TimeQuest Timing Analyzer report for mp1
Sun Feb 18 01:37:18 2018
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1100mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1100mV 85C Model Setup Summary
  9. Slow 1100mV 85C Model Hold Summary
 10. Slow 1100mV 85C Model Recovery Summary
 11. Slow 1100mV 85C Model Removal Summary
 12. Slow 1100mV 85C Model Minimum Pulse Width Summary
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1100mV 85C Model Metastability Report
 18. Slow 1100mV 0C Model Fmax Summary
 19. Slow 1100mV 0C Model Setup Summary
 20. Slow 1100mV 0C Model Hold Summary
 21. Slow 1100mV 0C Model Recovery Summary
 22. Slow 1100mV 0C Model Removal Summary
 23. Slow 1100mV 0C Model Minimum Pulse Width Summary
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1100mV 0C Model Metastability Report
 29. Fast 1100mV 0C Model Setup Summary
 30. Fast 1100mV 0C Model Hold Summary
 31. Fast 1100mV 0C Model Recovery Summary
 32. Fast 1100mV 0C Model Removal Summary
 33. Fast 1100mV 0C Model Minimum Pulse Width Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Fast 1100mV 0C Model Metastability Report
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name      ; mp1                                                 ;
; Device Family      ; Stratix III                                         ;
; Device Name        ; EP3SE50F780C2                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 24          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ; < 0.1%      ;
;     Processors 13-24       ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mp1.out.sdc   ; OK     ; Sun Feb 18 01:37:15 2018 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 114.03 MHz ; 114.03 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1100mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 1.230 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1100mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.304 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1100mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1100mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 4.376 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.624 ; 3.356 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.209 ; 2.950 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.650 ; 2.445 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.155 ; 2.934 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.727 ; 2.514 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.919 ; 2.725 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.155 ; 3.004 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.879 ; 2.690 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.989 ; 2.804 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.007 ; 2.773 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.589 ; 3.332 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.163 ; 2.964 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.269 ; 3.078 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.147 ; 2.929 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.624 ; 3.356 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.112 ; 2.919 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.063 ; 2.832 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.464 ; 3.251 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.180 ; -1.986 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.690 ; -2.428 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.180 ; -1.986 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.664 ; -2.454 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.256 ; -2.054 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.424 ; -2.240 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.663 ; -2.520 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.400 ; -2.221 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.503 ; -2.329 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.431 ; -2.222 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.827 ; -2.630 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.554 ; -2.364 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.713 ; -2.488 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.395 ; -2.213 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -3.055 ; -2.828 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.558 ; -2.368 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.275 ; -2.085 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.385 ; -2.185 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 6.287 ; 6.263 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.043 ; 5.985 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 5.980 ; 5.945 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.007 ; 5.956 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.287 ; 6.263 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.042 ; 6.040 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.225 ; 6.171 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.181 ; 6.163 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.982 ; 5.985 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.043 ; 6.049 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.025 ; 5.978 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.022 ; 5.990 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.016 ; 5.966 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.025 ; 6.013 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.048 ; 6.036 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.038 ; 6.035 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 6.051 ; 5.996 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.010 ; 6.018 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.006 ; 6.018 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.010 ; 6.001 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.964 ; 6.953 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 6.357 ; 6.288 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.019 ; 5.912 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 5.964 ; 5.921 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.244 ; 6.248 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 5.991 ; 5.955 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 5.988 ; 5.954 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.002 ; 5.972 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.020 ; 6.014 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.295 ; 6.285 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 5.984 ; 5.984 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.357 ; 6.288 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.026 ; 5.971 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.189 ; 6.185 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.036 ; 6.049 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.225 ; 6.245 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.040 ; 6.043 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.090 ; 6.107 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.984 ; 6.875 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.698 ; 5.656 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 5.740 ; 5.684 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 5.699 ; 5.665 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.706 ; 5.656 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.991 ; 5.966 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 5.759 ; 5.755 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.932 ; 5.879 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 5.891 ; 5.872 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.698 ; 5.702 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 5.759 ; 5.762 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 5.721 ; 5.675 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 5.719 ; 5.690 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.715 ; 5.665 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 5.723 ; 5.712 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.747 ; 5.736 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.735 ; 5.730 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.765 ; 5.710 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 5.703 ; 5.701 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 5.703 ; 5.714 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 5.708 ; 5.701 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.021 ; 6.020 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.683 ; 5.611 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 5.716 ; 5.611 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 5.683 ; 5.642 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 5.950 ; 5.951 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 5.707 ; 5.675 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 5.706 ; 5.675 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.720 ; 5.690 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 5.737 ; 5.728 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.000 ; 5.988 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 5.700 ; 5.700 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.041 ; 5.973 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 5.726 ; 5.670 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 5.898 ; 5.892 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 5.751 ; 5.761 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 5.933 ; 5.949 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 5.755 ; 5.755 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.805 ; 5.818 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.289 ; 6.214 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 123.3 MHz ; 123.3 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 1.890 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.281 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.374 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.388 ; 3.128 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.979 ; 2.743 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.478 ; 2.289 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.950 ; 2.741 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.551 ; 2.355 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.716 ; 2.535 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.949 ; 2.786 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.696 ; 2.527 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.796 ; 2.630 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.811 ; 2.592 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.357 ; 3.121 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.962 ; 2.774 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.053 ; 2.886 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.954 ; 2.752 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.388 ; 3.128 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.913 ; 2.738 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.855 ; 2.656 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.215 ; 3.013 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.078 ; -1.899 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.537 ; -2.297 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.078 ; -1.899 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.531 ; -2.333 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.151 ; -1.963 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.298 ; -2.125 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.530 ; -2.376 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.289 ; -2.129 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.384 ; -2.226 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.314 ; -2.117 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.683 ; -2.500 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.439 ; -2.263 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.584 ; -2.376 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.283 ; -2.116 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.898 ; -2.641 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.430 ; -2.261 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.169 ; -1.990 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.264 ; -2.077 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.945 ; 5.922 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 5.702 ; 5.655 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 5.657 ; 5.634 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.662 ; 5.593 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.945 ; 5.922 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 5.716 ; 5.728 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.888 ; 5.842 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 5.846 ; 5.840 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.654 ; 5.676 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 5.713 ; 5.723 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 5.683 ; 5.628 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 5.676 ; 5.630 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.671 ; 5.607 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 5.684 ; 5.641 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.703 ; 5.687 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.696 ; 5.659 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.737 ; 5.687 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 5.666 ; 5.677 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 5.666 ; 5.677 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 5.666 ; 5.660 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.553 ; 6.549 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.997 ; 5.925 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 5.683 ; 5.586 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 5.653 ; 5.612 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 5.920 ; 5.920 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 5.662 ; 5.642 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 5.654 ; 5.635 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.675 ; 5.649 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 5.708 ; 5.704 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 5.950 ; 5.925 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 5.670 ; 5.673 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 5.997 ; 5.913 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 5.699 ; 5.637 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 5.867 ; 5.871 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 5.699 ; 5.721 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 5.883 ; 5.906 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 5.711 ; 5.734 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.752 ; 5.778 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.615 ; 6.516 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.387 ; 5.323 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 5.428 ; 5.383 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 5.401 ; 5.381 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.387 ; 5.323 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.675 ; 5.653 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 5.458 ; 5.470 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.621 ; 5.577 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 5.582 ; 5.577 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.402 ; 5.423 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 5.455 ; 5.465 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 5.406 ; 5.355 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 5.404 ; 5.361 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.396 ; 5.336 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 5.412 ; 5.371 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.433 ; 5.418 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.421 ; 5.387 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.476 ; 5.428 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 5.390 ; 5.390 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 5.390 ; 5.404 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 5.394 ; 5.390 ; Rise       ; clk             ;
; mem_read            ; clk        ; 5.692 ; 5.698 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.400 ; 5.316 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 5.407 ; 5.316 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 5.400 ; 5.361 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 5.651 ; 5.651 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 5.411 ; 5.391 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 5.404 ; 5.386 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.419 ; 5.394 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 5.449 ; 5.445 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 5.682 ; 5.659 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 5.414 ; 5.418 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 5.709 ; 5.628 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 5.425 ; 5.366 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 5.600 ; 5.605 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 5.440 ; 5.462 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 5.617 ; 5.639 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 5.452 ; 5.475 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.493 ; 5.518 ; Rise       ; clk             ;
; mem_write           ; clk        ; 5.971 ; 5.909 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 4.587 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.190 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.654 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 2.381 ; 2.364 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 1.995 ; 1.969 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 1.724 ; 1.708 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.087 ; 2.084 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 1.792 ; 1.766 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 1.864 ; 1.848 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.086 ; 2.109 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 1.893 ; 1.887 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 1.943 ; 1.953 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 1.920 ; 1.908 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.381 ; 2.364 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.070 ; 2.074 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.137 ; 2.134 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.073 ; 2.064 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.320 ; 2.290 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.034 ; 2.031 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.000 ; 1.971 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.174 ; 2.140 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.450 ; -1.438 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.695 ; -1.663 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.450 ; -1.438 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.798 ; -1.800 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.517 ; -1.497 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.573 ; -1.562 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.797 ; -1.825 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.614 ; -1.613 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.662 ; -1.676 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.574 ; -1.567 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.891 ; -1.883 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.696 ; -1.712 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.820 ; -1.811 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.606 ; -1.602 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.992 ; -1.982 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.682 ; -1.694 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.524 ; -1.510 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.566 ; -1.553 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 4.404 ; 4.438 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.151 ; 4.145 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.179 ; 4.196 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 4.143 ; 4.141 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.404 ; 4.438 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.248 ; 4.276 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.340 ; 4.367 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.321 ; 4.352 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.192 ; 4.232 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.232 ; 4.281 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.159 ; 4.140 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.145 ; 4.132 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.148 ; 4.139 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.162 ; 4.167 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.132 ; 4.149 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.142 ; 4.163 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 4.222 ; 4.232 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.173 ; 4.162 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.173 ; 4.162 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.164 ; 4.131 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.779 ; 4.796 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 4.406 ; 4.442 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.173 ; 4.125 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.162 ; 4.174 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.383 ; 4.427 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.188 ; 4.210 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.180 ; 4.183 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.191 ; 4.221 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.206 ; 4.231 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.406 ; 4.442 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.180 ; 4.219 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.347 ; 4.354 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.150 ; 4.143 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.335 ; 4.392 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.223 ; 4.281 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.367 ; 4.423 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.224 ; 4.278 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.278 ; 4.334 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.827 ; 4.863 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 3.930 ; 3.928 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 3.943 ; 3.938 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 3.986 ; 4.003 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 3.936 ; 3.935 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.200 ; 4.231 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.053 ; 4.078 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.140 ; 4.164 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.121 ; 4.149 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 3.998 ; 4.038 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.037 ; 4.082 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 3.950 ; 3.933 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 3.939 ; 3.928 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 3.942 ; 3.933 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 3.956 ; 3.961 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 3.930 ; 3.945 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 3.933 ; 3.954 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 4.024 ; 4.033 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 3.955 ; 3.926 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 3.964 ; 3.957 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 3.955 ; 3.926 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.160 ; 4.158 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 3.944 ; 3.918 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 3.963 ; 3.918 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 3.970 ; 3.982 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.179 ; 4.220 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 3.995 ; 4.017 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 3.989 ; 3.993 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 3.997 ; 4.024 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.010 ; 4.033 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.203 ; 4.236 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 3.986 ; 4.024 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.131 ; 4.137 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 3.944 ; 3.937 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.134 ; 4.187 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.027 ; 4.081 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.166 ; 4.219 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.028 ; 4.079 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.081 ; 4.134 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.408 ; 4.435 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 1.230 ; 0.190 ; N/A      ; N/A     ; 4.374               ;
;  clk             ; 1.230 ; 0.190 ; N/A      ; N/A     ; 4.374               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.624 ; 3.356 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.209 ; 2.950 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.650 ; 2.445 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.155 ; 2.934 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.727 ; 2.514 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.919 ; 2.725 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.155 ; 3.004 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.879 ; 2.690 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.989 ; 2.804 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.007 ; 2.773 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.589 ; 3.332 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.163 ; 2.964 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.269 ; 3.078 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.147 ; 2.929 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.624 ; 3.356 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.112 ; 2.919 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.063 ; 2.832 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.464 ; 3.251 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.450 ; -1.438 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.695 ; -1.663 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.450 ; -1.438 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.798 ; -1.800 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.517 ; -1.497 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.573 ; -1.562 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.797 ; -1.825 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.614 ; -1.613 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.662 ; -1.676 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.574 ; -1.567 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.891 ; -1.883 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.696 ; -1.712 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.820 ; -1.811 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.606 ; -1.602 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.992 ; -1.982 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.682 ; -1.694 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.524 ; -1.510 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.566 ; -1.553 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 6.287 ; 6.263 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.043 ; 5.985 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 5.980 ; 5.945 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.007 ; 5.956 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.287 ; 6.263 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.042 ; 6.040 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.225 ; 6.171 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.181 ; 6.163 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.982 ; 5.985 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.043 ; 6.049 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.025 ; 5.978 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.022 ; 5.990 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.016 ; 5.966 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.025 ; 6.013 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.048 ; 6.036 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.038 ; 6.035 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 6.051 ; 5.996 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.010 ; 6.018 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.006 ; 6.018 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.010 ; 6.001 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.964 ; 6.953 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 6.357 ; 6.288 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.019 ; 5.912 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 5.964 ; 5.921 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.244 ; 6.248 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 5.991 ; 5.955 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 5.988 ; 5.954 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.002 ; 5.972 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.020 ; 6.014 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.295 ; 6.285 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 5.984 ; 5.984 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.357 ; 6.288 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.026 ; 5.971 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.189 ; 6.185 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.036 ; 6.049 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.225 ; 6.245 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.040 ; 6.043 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.090 ; 6.107 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.984 ; 6.875 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 3.930 ; 3.928 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 3.943 ; 3.938 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 3.986 ; 4.003 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 3.936 ; 3.935 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.200 ; 4.231 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.053 ; 4.078 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.140 ; 4.164 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.121 ; 4.149 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 3.998 ; 4.038 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.037 ; 4.082 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 3.950 ; 3.933 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 3.939 ; 3.928 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 3.942 ; 3.933 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 3.956 ; 3.961 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 3.930 ; 3.945 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 3.933 ; 3.954 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 4.024 ; 4.033 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 3.955 ; 3.926 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 3.964 ; 3.957 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 3.955 ; 3.926 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.160 ; 4.158 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 3.944 ; 3.918 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 3.963 ; 3.918 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 3.970 ; 3.982 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.179 ; 4.220 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 3.995 ; 4.017 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 3.989 ; 3.993 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 3.997 ; 4.024 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.010 ; 4.033 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.203 ; 4.236 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 3.986 ; 4.024 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.131 ; 4.137 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 3.944 ; 3.937 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.134 ; 4.187 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.027 ; 4.081 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.166 ; 4.219 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.028 ; 4.079 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.081 ; 4.134 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.408 ; 4.435 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem_read           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_write          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; mem_resp       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+----------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.003 V            ; 0.164 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.003 V           ; 0.164 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.003 V            ; 0.164 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.003 V           ; 0.164 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0165 V           ; 0.148 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0165 V          ; 0.148 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0165 V           ; 0.148 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0165 V          ; 0.148 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 525806   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 525806   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Full Version
    Info: Processing started: Sun Feb 18 01:37:12 2018
Info: Command: quartus_sta mp1 -c mp1
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 24 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 12 of the 12 physical processors detected instead.
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mp1.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 1.230
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.230               0.000 clk 
Info (332146): Worst-case hold slack is 0.304
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.304               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.376
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.376               0.000 clk 
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 1.890
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.890               0.000 clk 
Info (332146): Worst-case hold slack is 0.281
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.281               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.374
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.374               0.000 clk 
Info: Analyzing Fast 1100mV 0C Model
Info (332146): Worst-case setup slack is 4.587
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.587               0.000 clk 
Info (332146): Worst-case hold slack is 0.190
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.190               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.654
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.654               0.000 clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 584 megabytes
    Info: Processing ended: Sun Feb 18 01:37:18 2018
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:04


