---
sidebar_position: 3
title: Chapter3 메모리와 디스크의 핵심, 순차 논리
tags: [computer-architecture]
last_update:
  author: halang
---

이 포스트는 **한 권으로 읽는 컴퓨터 구조와 프로그래밍 (The Secret Life of Programs: Understand Computers)**의 Chapter3에 관한 내용이다.

## 들어가기 전

조합 논리 : 입력에 의해서만 출력이 결정된다.
순차 논리 : 순서라는 말에서 비롯되었다. 입력의 현재 상태와 과거 상태를 함께 고려하여 시간이라는 개념을 만든다.

## 시간 표현과 상태 기억

주기 함수를 사용해 시간을 측정할 수 있다.

### 발진자

![발진자](https://velog.velcdn.com/images%2Fyun2021%2Fpost%2Ff755cb8b-367b-4813-90d4-e99196b5f7d0%2F%EB%B0%9C%EC%8B%A0%EC%9E%90%20%EA%B7%B8%EB%A6%BC.png)

위 사진과 같이 인버터의 출력을 입력에 연결할 수 있다. 이런 식의 연결을 되먹임(feedback)이라고 한다. 이로 인해 출력이 0과 1 사이를 **진동한다.**

이 값이 진동하는 속도는 전파지연에 따라 결정되며 온도에 따라 달라진다. 보다 정확한 발진자를 적은 비용으로 효율적으로 만드는 방법은 크리스털(결정)을 활용하면 된다.

### 클록

발진자는 컴퓨터에 클록(clock, 시간을 셀 수 있게 해주는 신호)을 제공한다.

### 래치

시간을 표현하는 클록을 만들었으므로 정보를 1비트 기억할 방법이 필요하다.

![래치](https://bugoverdose.github.io/static/9c4c401041cbe1d47f69c5670e1f7987/aeb78/or-gate-latch.png)
래치는 어떠한 값을 꾸준히 입력하지 않아도 이전 상태를 기억할 수 있다. 하지만 해당 회로만으로는 한번 out이 1이 되면 다시 0으로 바꿀 수 없다.

![and or 게이트 래치](https://bugoverdose.github.io/static/ce0eb5c7816f92b4addf0c24a6ac907c/a6d36/and-or-gate-latch.png)
하지만 AND-OR 게이트 래치를 사용하면 리셋을 함으로써(리셋이 1) out이 1이 되더라도 다시 0으로 바꿀 수 있다.

![S-R 래치](https://bugoverdose.github.io/static/7b643fcaceb7129332dd47c0b700ef88/98b6e/s-r-latch.png)
| $\overline{\text{set}}$ | $\overline{\text{reset}}$ | $Q$ | $\overline{\text{Q}}$ |
| :-: | :-: | :------: | :-------: |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 1 |
| 1 | 1 | $memory$ | $\overline{\text{memory}}$ |

S-R 래치는 1비트 메모리를 만드는 방법이다. S-R은 set-reset을 의미한다. $set$이 1이고 $reset$이 0이면 $Q$가 1이고, 반대라면 $Q$는 0이다.
$set$과 $reset$이 둘 다 1인 경우, $\overline{\text{set}}$과 $\overline{\text{reset}}$은 0이다. 따라서 $Q$와 $\overline{\text{Q}}$ 모두 1인데 서로 반대되어야 하는 값이 같게 나오므로 모순이다. 애초에 set을 하는데 reset도 한다는것도 말이 안된다.

또한 위 회로의 설계가 대칭적이기 때문에 $set$과 $reset$ 신호의 지연 시간이 거의 비슷하다.
