TimeQuest Timing Analyzer report for lauf
Thu Jan 12 20:36:15 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK'
 12. Slow Model Setup: 'teiler:taktgeber|flipflop'
 13. Slow Model Setup: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'
 14. Slow Model Setup: 'status_in'
 15. Slow Model Setup: 'teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]'
 16. Slow Model Hold: 'teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]'
 17. Slow Model Hold: 'CLOCK'
 18. Slow Model Hold: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'
 19. Slow Model Hold: 'status_in'
 20. Slow Model Hold: 'teiler:taktgeber|flipflop'
 21. Slow Model Minimum Pulse Width: 'CLOCK'
 22. Slow Model Minimum Pulse Width: 'status_in'
 23. Slow Model Minimum Pulse Width: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'
 24. Slow Model Minimum Pulse Width: 'teiler:taktgeber|flipflop'
 25. Slow Model Minimum Pulse Width: 'teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Fast Model Setup Summary
 31. Fast Model Hold Summary
 32. Fast Model Recovery Summary
 33. Fast Model Removal Summary
 34. Fast Model Minimum Pulse Width Summary
 35. Fast Model Setup: 'CLOCK'
 36. Fast Model Setup: 'teiler:taktgeber|flipflop'
 37. Fast Model Setup: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'
 38. Fast Model Setup: 'status_in'
 39. Fast Model Setup: 'teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]'
 40. Fast Model Hold: 'CLOCK'
 41. Fast Model Hold: 'teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]'
 42. Fast Model Hold: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'
 43. Fast Model Hold: 'status_in'
 44. Fast Model Hold: 'teiler:taktgeber|flipflop'
 45. Fast Model Minimum Pulse Width: 'CLOCK'
 46. Fast Model Minimum Pulse Width: 'status_in'
 47. Fast Model Minimum Pulse Width: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'
 48. Fast Model Minimum Pulse Width: 'teiler:taktgeber|flipflop'
 49. Fast Model Minimum Pulse Width: 'teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Multicorner Timing Analysis Summary
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Setup Transfers
 60. Hold Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lauf                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------------+
; Clock Name                                                                         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                                ;
+------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------------+
; CLOCK                                                                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK }                                                                              ;
; status_in                                                                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { status_in }                                                                          ;
; teiler:taktgeber|flipflop                                                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { teiler:taktgeber|flipflop }                                                          ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] } ;
; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] }           ;
+------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                                                           ;
+------------+-----------------+------------------------------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                         ; Note                                                          ;
+------------+-----------------+------------------------------------------------------------------------------------+---------------------------------------------------------------+
; 218.34 MHz ; 218.34 MHz      ; CLOCK                                                                              ;                                                               ;
; 314.17 MHz ; 314.17 MHz      ; teiler:taktgeber|flipflop                                                          ;                                                               ;
; 344.59 MHz ; 344.59 MHz      ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ;                                                               ;
; 1443.0 MHz ; 380.08 MHz      ; status_in                                                                          ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                                                    ;
+------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                              ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------+--------+---------------+
; CLOCK                                                                              ; -2.935 ; -30.389       ;
; teiler:taktgeber|flipflop                                                          ; -2.183 ; -21.830       ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -1.902 ; -22.824       ;
; status_in                                                                          ; 0.307  ; 0.000         ;
; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; 3.590  ; 0.000         ;
+------------------------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                                                     ;
+------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                              ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------+--------+---------------+
; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; -3.338 ; -3.338        ;
; CLOCK                                                                              ; -2.314 ; -12.883       ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -2.211 ; -15.776       ;
; status_in                                                                          ; 0.445  ; 0.000         ;
; teiler:taktgeber|flipflop                                                          ; 0.633  ; 0.000         ;
+------------------------------------------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                                                      ;
+------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                              ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------+--------+---------------+
; CLOCK                                                                              ; -1.631 ; -27.293       ;
; status_in                                                                          ; -1.631 ; -2.853        ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.611 ; -14.664       ;
; teiler:taktgeber|flipflop                                                          ; -0.611 ; -12.220       ;
; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; -0.611 ; -1.222        ;
+------------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                                    ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                                            ; Launch Clock                                                                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.935 ; status~3                                                                           ; schiebe:register|speicher[2]                                                       ; status_in                                                                          ; CLOCK       ; 0.500        ; -1.323     ; 2.150      ;
; -2.928 ; status~3                                                                           ; schiebe:register|speicher[0]                                                       ; status_in                                                                          ; CLOCK       ; 0.500        ; -1.323     ; 2.143      ;
; -2.926 ; status~3                                                                           ; schiebe:register|speicher[1]                                                       ; status_in                                                                          ; CLOCK       ; 0.500        ; -1.323     ; 2.141      ;
; -2.825 ; status~3                                                                           ; schiebe:register|speicher[3]                                                       ; status_in                                                                          ; CLOCK       ; 0.500        ; -1.323     ; 2.040      ;
; -2.799 ; status~3                                                                           ; schiebe:register|speicher[4]                                                       ; status_in                                                                          ; CLOCK       ; 0.500        ; -1.323     ; 2.014      ;
; -2.781 ; status~3                                                                           ; schiebe:register|speicher[5]                                                       ; status_in                                                                          ; CLOCK       ; 0.500        ; -1.323     ; 1.996      ;
; -2.775 ; status~3                                                                           ; schiebe:register|speicher[7]                                                       ; status_in                                                                          ; CLOCK       ; 0.500        ; -1.323     ; 1.990      ;
; -2.772 ; status~3                                                                           ; schiebe:register|speicher[6]                                                       ; status_in                                                                          ; CLOCK       ; 0.500        ; -1.323     ; 1.987      ;
; -1.790 ; s4                                                                                 ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 2.328      ;
; -1.783 ; s4                                                                                 ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 2.321      ;
; -1.781 ; s4                                                                                 ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 2.319      ;
; -1.670 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.347      ; 3.055      ;
; -1.647 ; s2                                                                                 ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 2.185      ;
; -1.647 ; s2                                                                                 ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 2.185      ;
; -1.636 ; s4                                                                                 ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 2.174      ;
; -1.634 ; s4                                                                                 ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 2.172      ;
; -1.630 ; s4                                                                                 ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 2.168      ;
; -1.627 ; s4                                                                                 ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 2.165      ;
; -1.614 ; s2                                                                                 ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 2.152      ;
; -1.612 ; s6                                                                                 ; s3                                                                                 ; CLOCK                                                                              ; CLOCK       ; 1.000        ; -0.929     ; 1.721      ;
; -1.598 ; s2                                                                                 ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 2.136      ;
; -1.570 ; s5                                                                                 ; s5                                                                                 ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 2.608      ;
; -1.547 ; s4                                                                                 ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 2.085      ;
; -1.491 ; s2                                                                                 ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 2.029      ;
; -1.488 ; s2                                                                                 ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 2.026      ;
; -1.484 ; s2                                                                                 ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 2.022      ;
; -1.482 ; s2                                                                                 ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 2.020      ;
; -1.414 ; s2                                                                                 ; s3                                                                                 ; CLOCK                                                                              ; CLOCK       ; 1.000        ; -0.002     ; 2.450      ;
; -1.399 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.346      ; 2.783      ;
; -1.384 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.347      ; 2.769      ;
; -1.317 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.347      ; 2.702      ;
; -1.286 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.346      ; 2.670      ;
; -1.259 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.347      ; 2.644      ;
; -1.235 ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 2.273      ;
; -1.174 ; s5                                                                                 ; s3                                                                                 ; CLOCK                                                                              ; CLOCK       ; 1.000        ; -0.001     ; 2.211      ;
; -1.148 ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 2.186      ;
; -1.131 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.347      ; 2.516      ;
; -1.131 ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 2.169      ;
; -1.110 ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 2.148      ;
; -1.109 ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 2.147      ;
; -1.103 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.347      ; 2.488      ;
; -1.100 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.346      ; 2.484      ;
; -1.098 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.346      ; 2.482      ;
; -1.084 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.346      ; 2.468      ;
; -1.068 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.347      ; 2.453      ;
; -1.056 ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 2.094      ;
; -1.046 ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 2.084      ;
; -1.037 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.346      ; 2.421      ;
; -1.037 ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 2.075      ;
; -1.019 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.347      ; 2.404      ;
; -1.006 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.347      ; 2.391      ;
; -1.006 ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 2.044      ;
; -0.975 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.346      ; 2.359      ;
; -0.974 ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 2.012      ;
; -0.971 ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 2.009      ;
; -0.884 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.922      ;
; -0.861 ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.899      ;
; -0.849 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.887      ;
; -0.848 ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.886      ;
; -0.823 ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.861      ;
; -0.814 ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.852      ;
; -0.804 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.842      ;
; -0.798 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.346      ; 2.182      ;
; -0.769 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.807      ;
; -0.724 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.762      ;
; -0.724 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.762      ;
; -0.718 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.347      ; 2.103      ;
; -0.716 ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.754      ;
; -0.715 ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.753      ;
; -0.711 ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.749      ;
; -0.689 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.727      ;
; -0.689 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.727      ;
; -0.673 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.346      ; 2.057      ;
; -0.644 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.682      ;
; -0.644 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.682      ;
; -0.517 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.346      ; 1.901      ;
; -0.512 ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.550      ;
; -0.510 ; s4                                                                                 ; s5                                                                                 ; CLOCK                                                                              ; CLOCK       ; 1.000        ; -0.001     ; 1.547      ;
; -0.459 ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.497      ;
; -0.373 ; s3                                                                                 ; s4                                                                                 ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.002      ; 1.413      ;
; -0.363 ; s1                                                                                 ; s2                                                                                 ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.001      ; 1.402      ;
; -0.362 ; s7                                                                                 ; s1                                                                                 ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.400      ;
; -0.283 ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.321      ;
; -0.264 ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.302      ;
; -0.256 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.294      ;
; -0.256 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.294      ;
; -0.243 ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.281      ;
; -0.233 ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.271      ;
; -0.212 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.250      ;
; -0.212 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.250      ;
; -0.208 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.246      ;
; 0.121  ; s5                                                                                 ; s7                                                                                 ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.917      ;
; 0.147  ; s5                                                                                 ; s6                                                                                 ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.928      ; 1.819      ;
; 0.307  ; s2                                                                                 ; s2                                                                                 ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; s1                                                                                 ; s1                                                                                 ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; s7                                                                                 ; s7                                                                                 ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; s6                                                                                 ; s6                                                                                 ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.731      ;
; 2.246  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.500        ; 3.477      ; 2.046      ;
; 2.326  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.500        ; 3.477      ; 1.966      ;
; 2.365  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.500        ; 2.846      ; 1.296      ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'teiler:taktgeber|flipflop'                                                                                                                                                                                         ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -2.183 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.221      ;
; -2.183 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.221      ;
; -2.183 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.221      ;
; -2.183 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.221      ;
; -2.183 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.221      ;
; -2.183 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.221      ;
; -2.183 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.221      ;
; -2.183 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.221      ;
; -2.183 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.221      ;
; -2.183 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.221      ;
; -2.070 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.108      ;
; -2.070 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.108      ;
; -2.070 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.108      ;
; -2.070 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.108      ;
; -2.070 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.108      ;
; -2.070 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.108      ;
; -2.070 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.108      ;
; -2.070 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.108      ;
; -2.070 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.108      ;
; -2.070 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.108      ;
; -1.958 ; s5                                                           ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.347     ; 2.649      ;
; -1.958 ; s5                                                           ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.347     ; 2.649      ;
; -1.958 ; s5                                                           ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.347     ; 2.649      ;
; -1.958 ; s5                                                           ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.347     ; 2.649      ;
; -1.958 ; s5                                                           ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.347     ; 2.649      ;
; -1.958 ; s5                                                           ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.347     ; 2.649      ;
; -1.958 ; s5                                                           ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.347     ; 2.649      ;
; -1.958 ; s5                                                           ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.347     ; 2.649      ;
; -1.958 ; s5                                                           ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.347     ; 2.649      ;
; -1.958 ; s5                                                           ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.347     ; 2.649      ;
; -1.884 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.922      ;
; -1.884 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.922      ;
; -1.884 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.922      ;
; -1.884 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.922      ;
; -1.884 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.922      ;
; -1.884 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.922      ;
; -1.884 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.922      ;
; -1.884 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.922      ;
; -1.884 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.922      ;
; -1.884 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.922      ;
; -1.882 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.920      ;
; -1.882 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.920      ;
; -1.882 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.920      ;
; -1.882 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.920      ;
; -1.882 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.920      ;
; -1.882 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.920      ;
; -1.882 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.920      ;
; -1.882 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.920      ;
; -1.882 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.920      ;
; -1.882 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.920      ;
; -1.868 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.906      ;
; -1.868 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.906      ;
; -1.868 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.906      ;
; -1.868 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.906      ;
; -1.868 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.906      ;
; -1.868 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.906      ;
; -1.868 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.906      ;
; -1.868 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.906      ;
; -1.868 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.906      ;
; -1.868 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.906      ;
; -1.821 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.859      ;
; -1.821 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.859      ;
; -1.821 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.859      ;
; -1.821 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.859      ;
; -1.821 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.859      ;
; -1.821 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.859      ;
; -1.821 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.859      ;
; -1.821 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.859      ;
; -1.821 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.859      ;
; -1.821 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.859      ;
; -1.759 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.797      ;
; -1.759 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.797      ;
; -1.759 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.797      ;
; -1.759 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.797      ;
; -1.759 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.797      ;
; -1.759 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.797      ;
; -1.759 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.797      ;
; -1.759 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.797      ;
; -1.759 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.797      ;
; -1.759 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.797      ;
; -1.582 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.620      ;
; -1.582 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.620      ;
; -1.582 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.620      ;
; -1.582 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.620      ;
; -1.582 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.620      ;
; -1.582 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.620      ;
; -1.582 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.620      ;
; -1.582 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.620      ;
; -1.582 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.620      ;
; -1.582 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.620      ;
; -1.457 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.495      ;
; -1.457 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.495      ;
; -1.457 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.495      ;
; -1.457 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.495      ;
; -1.457 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.495      ;
; -1.457 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.495      ;
; -1.457 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.495      ;
; -1.457 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.495      ;
; -1.457 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.495      ;
; -1.457 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.495      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'                                                                                                                                                                                                                                                                            ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                                   ; Launch Clock                                                                       ; Latch Clock                                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+
; -1.902 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.940      ;
; -1.902 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.940      ;
; -1.902 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.940      ;
; -1.902 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.940      ;
; -1.902 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.940      ;
; -1.902 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.940      ;
; -1.902 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.940      ;
; -1.902 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.940      ;
; -1.902 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.940      ;
; -1.902 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.940      ;
; -1.902 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.940      ;
; -1.902 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.940      ;
; -1.879 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.917      ;
; -1.879 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.917      ;
; -1.879 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.917      ;
; -1.879 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.917      ;
; -1.879 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.917      ;
; -1.879 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.917      ;
; -1.879 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.917      ;
; -1.879 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.917      ;
; -1.879 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.917      ;
; -1.879 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.917      ;
; -1.879 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.917      ;
; -1.879 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.917      ;
; -1.831 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.869      ;
; -1.831 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.869      ;
; -1.831 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.869      ;
; -1.831 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.869      ;
; -1.831 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.869      ;
; -1.831 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.869      ;
; -1.831 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.869      ;
; -1.831 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.869      ;
; -1.831 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.869      ;
; -1.831 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.869      ;
; -1.831 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.869      ;
; -1.831 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.869      ;
; -1.752 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.790      ;
; -1.752 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.790      ;
; -1.752 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.790      ;
; -1.752 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.790      ;
; -1.752 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.790      ;
; -1.752 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.790      ;
; -1.752 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.790      ;
; -1.752 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.790      ;
; -1.752 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.790      ;
; -1.752 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.790      ;
; -1.752 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.790      ;
; -1.752 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.790      ;
; -1.722 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.760      ;
; -1.722 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.760      ;
; -1.722 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.760      ;
; -1.722 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.760      ;
; -1.722 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.760      ;
; -1.722 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.760      ;
; -1.722 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.760      ;
; -1.722 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.760      ;
; -1.722 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.760      ;
; -1.722 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.760      ;
; -1.722 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.760      ;
; -1.722 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.760      ;
; -1.605 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.643      ;
; -1.605 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.643      ;
; -1.605 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.643      ;
; -1.605 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.643      ;
; -1.605 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.643      ;
; -1.605 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.643      ;
; -1.605 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.643      ;
; -1.605 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.643      ;
; -1.605 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.643      ;
; -1.605 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.643      ;
; -1.605 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.643      ;
; -1.605 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.643      ;
; -1.601 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.639      ;
; -1.601 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.639      ;
; -1.601 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.639      ;
; -1.601 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.639      ;
; -1.601 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.639      ;
; -1.601 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.639      ;
; -1.601 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.639      ;
; -1.601 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.639      ;
; -1.601 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.639      ;
; -1.601 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.639      ;
; -1.601 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.639      ;
; -1.601 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.639      ;
; -1.555 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.593      ;
; -1.555 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.593      ;
; -1.555 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.593      ;
; -1.555 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.593      ;
; -1.555 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.593      ;
; -1.555 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.593      ;
; -1.555 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.593      ;
; -1.555 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.593      ;
; -1.555 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.593      ;
; -1.555 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.593      ;
; -1.555 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.593      ;
; -1.555 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.593      ;
; -1.443 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.481      ;
; -1.443 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.481      ;
; -1.443 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.481      ;
; -1.443 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.481      ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'status_in'                                                                      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.307 ; status~3  ; status~3 ; status_in    ; status_in   ; 1.000        ; 0.000      ; 0.731      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]'                                                                                                                  ;
+-------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; 3.590 ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; 0.500        ; 3.506      ; 0.731      ;
; 4.090 ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; 1.000        ; 3.506      ; 0.731      ;
+-------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]'                                                                                                                    ;
+--------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; -3.338 ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; 0.000        ; 3.506      ; 0.731      ;
; -2.838 ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; -0.500       ; 3.506      ; 0.731      ;
+--------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK'                                                                                                                                                                                                                                                                                                     ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                                            ; Launch Clock                                                                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.314 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 3.477      ; 1.726      ;
; -2.234 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 3.477      ; 1.806      ;
; -2.154 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 3.477      ; 1.886      ;
; -2.113 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 2.846      ; 1.296      ;
; -2.074 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 3.477      ; 1.966      ;
; -1.994 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 3.477      ; 2.046      ;
; -1.814 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 3.477      ; 1.726      ;
; -1.734 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 3.477      ; 1.806      ;
; -1.654 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 3.477      ; 1.886      ;
; -1.613 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 2.846      ; 1.296      ;
; -1.574 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 3.477      ; 1.966      ;
; -1.494 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 3.477      ; 2.046      ;
; 0.445  ; s7                                                                                 ; s7                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; s1                                                                                 ; s1                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; s2                                                                                 ; s2                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; s6                                                                                 ; s6                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.605  ; s5                                                                                 ; s6                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.928      ; 1.819      ;
; 0.631  ; s5                                                                                 ; s7                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.917      ;
; 0.960  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.246      ;
; 0.964  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.250      ;
; 0.964  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.250      ;
; 0.985  ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.271      ;
; 0.995  ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.281      ;
; 1.008  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.294      ;
; 1.016  ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.302      ;
; 1.035  ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.321      ;
; 1.114  ; s7                                                                                 ; s1                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.400      ;
; 1.115  ; s1                                                                                 ; s2                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.001      ; 1.402      ;
; 1.125  ; s3                                                                                 ; s4                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.002      ; 1.413      ;
; 1.211  ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.497      ;
; 1.262  ; s4                                                                                 ; s5                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; -0.001     ; 1.547      ;
; 1.264  ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.550      ;
; 1.269  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.346      ; 1.901      ;
; 1.396  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.682      ;
; 1.396  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.682      ;
; 1.425  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.346      ; 2.057      ;
; 1.441  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.727      ;
; 1.463  ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.749      ;
; 1.467  ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.753      ;
; 1.468  ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.754      ;
; 1.470  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.347      ; 2.103      ;
; 1.476  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.762      ;
; 1.476  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.762      ;
; 1.521  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.807      ;
; 1.550  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.346      ; 2.182      ;
; 1.556  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.842      ;
; 1.566  ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.852      ;
; 1.575  ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.861      ;
; 1.600  ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.886      ;
; 1.601  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.887      ;
; 1.613  ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.899      ;
; 1.636  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.922      ;
; 1.723  ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 2.009      ;
; 1.726  ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 2.012      ;
; 1.727  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.346      ; 2.359      ;
; 1.758  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.347      ; 2.391      ;
; 1.758  ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 2.044      ;
; 1.771  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.347      ; 2.404      ;
; 1.789  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.346      ; 2.421      ;
; 1.789  ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 2.075      ;
; 1.798  ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 2.084      ;
; 1.808  ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 2.094      ;
; 1.820  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.347      ; 2.453      ;
; 1.836  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.346      ; 2.468      ;
; 1.841  ; s4                                                                                 ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 1.627      ;
; 1.844  ; s4                                                                                 ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 1.630      ;
; 1.846  ; s4                                                                                 ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 1.632      ;
; 1.850  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.346      ; 2.482      ;
; 1.851  ; s2                                                                                 ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 1.637      ;
; 1.851  ; s2                                                                                 ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 1.637      ;
; 1.852  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.346      ; 2.484      ;
; 1.853  ; s2                                                                                 ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 1.639      ;
; 1.854  ; s4                                                                                 ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 1.640      ;
; 1.855  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.347      ; 2.488      ;
; 1.860  ; s2                                                                                 ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 1.646      ;
; 1.861  ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 2.147      ;
; 1.862  ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 2.148      ;
; 1.883  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.347      ; 2.516      ;
; 1.883  ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 2.169      ;
; 1.900  ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 2.186      ;
; 1.926  ; s5                                                                                 ; s3                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; -0.001     ; 2.211      ;
; 1.987  ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 2.273      ;
; 2.011  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.347      ; 2.644      ;
; 2.029  ; s4                                                                                 ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 1.815      ;
; 2.032  ; s4                                                                                 ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 1.818      ;
; 2.036  ; s4                                                                                 ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 1.822      ;
; 2.038  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.346      ; 2.670      ;
; 2.069  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.347      ; 2.702      ;
; 2.080  ; s2                                                                                 ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 1.866      ;
; 2.083  ; s2                                                                                 ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 1.869      ;
; 2.087  ; s2                                                                                 ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 1.873      ;
; 2.089  ; s2                                                                                 ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 1.875      ;
; 2.136  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.347      ; 2.769      ;
; 2.151  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.346      ; 2.783      ;
; 2.166  ; s2                                                                                 ; s3                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; -0.002     ; 2.450      ;
; 2.175  ; s4                                                                                 ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 1.961      ;
; 2.322  ; s5                                                                                 ; s5                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 2.608      ;
; 2.364  ; s6                                                                                 ; s3                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; -0.929     ; 1.721      ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'                                                                                                                                                                                                                                                                             ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                                   ; Launch Clock                                                                       ; Latch Clock                                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+
; -2.211 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.873      ; 1.225      ;
; -1.711 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.873      ; 1.225      ;
; -1.693 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.873      ; 1.743      ;
; -1.613 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.873      ; 1.823      ;
; -1.533 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.873      ; 1.903      ;
; -1.453 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.873      ; 1.983      ;
; -1.279 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.873      ; 2.157      ;
; -1.199 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.873      ; 2.237      ;
; -1.193 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.873      ; 1.743      ;
; -1.119 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.873      ; 2.317      ;
; -1.113 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.873      ; 1.823      ;
; -1.039 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.873      ; 2.397      ;
; -1.033 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.873      ; 1.903      ;
; -0.959 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.873      ; 2.477      ;
; -0.953 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.873      ; 1.983      ;
; -0.879 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.873      ; 2.557      ;
; -0.799 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.873      ; 2.637      ;
; -0.779 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.873      ; 2.157      ;
; -0.699 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.873      ; 2.237      ;
; -0.619 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.873      ; 2.317      ;
; -0.539 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.873      ; 2.397      ;
; -0.459 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.873      ; 2.477      ;
; -0.379 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.873      ; 2.557      ;
; -0.299 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.873      ; 2.637      ;
; 0.946  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.232      ;
; 0.951  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.237      ;
; 0.981  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.267      ;
; 0.991  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.277      ;
; 1.022  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.308      ;
; 1.024  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.310      ;
; 1.025  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.311      ;
; 1.026  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.312      ;
; 1.165  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.451      ;
; 1.234  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.520      ;
; 1.238  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.524      ;
; 1.408  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.694      ;
; 1.413  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.699      ;
; 1.452  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.738      ;
; 1.453  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.739      ;
; 1.454  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.740      ;
; 1.455  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.741      ;
; 1.456  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.742      ;
; 1.488  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.774      ;
; 1.493  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.779      ;
; 1.514  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.800      ;
; 1.533  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.819      ;
; 1.534  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.820      ;
; 1.535  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.821      ;
; 1.536  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.822      ;
; 1.568  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.854      ;
; 1.573  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.859      ;
; 1.594  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.880      ;
; 1.614  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.900      ;
; 1.615  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.901      ;
; 1.626  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.912      ;
; 1.627  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.913      ;
; 1.674  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.960      ;
; 1.694  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.980      ;
; 1.695  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.981      ;
; 1.700  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.986      ;
; 1.706  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.992      ;
; 1.707  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.993      ;
; 1.707  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.993      ;
; 1.747  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.033      ;
; 1.754  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.040      ;
; 1.774  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.060      ;
; 1.786  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.072      ;
; 1.787  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.073      ;
; 1.787  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.073      ;
; 1.827  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.113      ;
; 1.834  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.120      ;
; 1.854  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.140      ;
; 1.866  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.152      ;
; 1.867  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.153      ;
; 1.867  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.153      ;
; 1.907  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.193      ;
; 1.914  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.200      ;
; 1.946  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.232      ;
; 1.947  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.233      ;
; 1.947  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.233      ;
; 1.973  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.259      ;
; 1.974  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.260      ;
; 1.974  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.260      ;
; 1.975  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.261      ;
; 1.987  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.273      ;
; 1.994  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.280      ;
; 2.026  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.312      ;
; 2.027  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.313      ;
; 2.030  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.316      ;
; 2.030  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.316      ;
; 2.030  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.316      ;
; 2.030  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.316      ;
; 2.030  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.316      ;
; 2.030  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.316      ;
; 2.067  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.353      ;
; 2.106  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.392      ;
; 2.107  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.393      ;
; 2.133  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.419      ;
; 2.134  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.420      ;
; 2.135  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.421      ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'status_in'                                                                       ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.445 ; status~3  ; status~3 ; status_in    ; status_in   ; 0.000        ; 0.000      ; 0.731      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'teiler:taktgeber|flipflop'                                                                                                                                                                                         ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.633 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.919      ;
; 0.938 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.224      ;
; 0.945 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.231      ;
; 0.956 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.242      ;
; 1.021 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.307      ;
; 1.022 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.308      ;
; 1.026 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.312      ;
; 1.026 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.312      ;
; 1.157 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.443      ;
; 1.165 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.451      ;
; 1.407 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.693      ;
; 1.418 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.704      ;
; 1.451 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.737      ;
; 1.452 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.738      ;
; 1.456 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.742      ;
; 1.456 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.742      ;
; 1.456 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.742      ;
; 1.487 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.773      ;
; 1.531 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.817      ;
; 1.532 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.818      ;
; 1.536 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.822      ;
; 1.536 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.822      ;
; 1.567 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.853      ;
; 1.611 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.897      ;
; 1.616 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.902      ;
; 1.627 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.913      ;
; 1.630 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.916      ;
; 1.691 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.977      ;
; 1.696 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.982      ;
; 1.707 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.993      ;
; 1.710 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.996      ;
; 1.710 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.996      ;
; 1.722 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.008      ;
; 1.771 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.057      ;
; 1.787 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.073      ;
; 1.790 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.076      ;
; 1.790 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.076      ;
; 1.802 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.088      ;
; 1.851 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.137      ;
; 1.867 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.153      ;
; 1.870 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.156      ;
; 1.870 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.156      ;
; 1.882 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.168      ;
; 1.947 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.233      ;
; 1.950 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.236      ;
; 1.950 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.236      ;
; 1.962 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.248      ;
; 1.981 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.267      ;
; 1.983 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.269      ;
; 2.030 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.316      ;
; 2.030 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.316      ;
; 2.042 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.328      ;
; 2.053 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.339      ;
; 2.053 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.339      ;
; 2.053 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.339      ;
; 2.053 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.339      ;
; 2.110 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.396      ;
; 2.110 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.396      ;
; 2.122 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.408      ;
; 2.137 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.423      ;
; 2.139 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.425      ;
; 2.190 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.476      ;
; 2.202 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.488      ;
; 2.209 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.495      ;
; 2.209 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.495      ;
; 2.209 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.495      ;
; 2.209 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.495      ;
; 2.209 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.495      ;
; 2.262 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.548      ;
; 2.264 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.550      ;
; 2.334 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.620      ;
; 2.334 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.620      ;
; 2.334 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.620      ;
; 2.334 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.620      ;
; 2.334 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.620      ;
; 2.334 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.620      ;
; 2.334 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.620      ;
; 2.439 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.725      ;
; 2.501 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.787      ;
; 2.503 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.789      ;
; 2.511 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.797      ;
; 2.511 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.797      ;
; 2.548 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.834      ;
; 2.550 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.836      ;
; 2.564 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.850      ;
; 2.566 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.852      ;
; 2.573 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.859      ;
; 2.573 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.859      ;
; 2.573 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.859      ;
; 2.620 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.906      ;
; 2.620 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.906      ;
; 2.620 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.906      ;
; 2.620 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.906      ;
; 2.620 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.906      ;
; 2.620 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.906      ;
; 2.634 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.920      ;
; 2.636 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.922      ;
; 2.636 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.922      ;
; 2.638 ; s5                                                           ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; CLOCK                     ; teiler:taktgeber|flipflop ; 0.000        ; -0.347     ; 2.577      ;
; 2.640 ; s5                                                           ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; CLOCK                     ; teiler:taktgeber|flipflop ; 0.000        ; -0.347     ; 2.579      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK'                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; s1                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; s1                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; s2                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; s2                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; s3                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; s3                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; s4                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; s4                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; s5                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; s5                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; s6                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; s6                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; s7                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; s7                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[0]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[0]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[1]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[1]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[2]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[2]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[3]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[3]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[4]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[4]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[5]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[5]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[6]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[6]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[7]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[7]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK|combout                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK|combout                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~clkctrl|inclk[0]                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~clkctrl|inclk[0]                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~clkctrl|outclk                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~clkctrl|outclk                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[0]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[0]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[1]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[1]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[2]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[2]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[3]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[3]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[4]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[4]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[5]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[5]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[6]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[6]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[7]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[7]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; s1|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s1|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; s2|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s2|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; s3|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s3|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; s4|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s4|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; s5|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s5|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; s6|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s6|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; s7|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s7|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[2]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[2]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[3]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[3]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[4]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[4]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[5]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[5]|clk                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'status_in'                                                            ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; status_in ; Rise       ; status_in         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; status_in ; Rise       ; status~3          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; status_in ; Rise       ; status~3          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; status_in ; Rise       ; status_in|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; status_in ; Rise       ; status_in|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; status_in ; Rise       ; status|combout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; status_in ; Rise       ; status|combout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; status_in ; Rise       ; status|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; status_in ; Rise       ; status|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; status_in ; Rise       ; status~2|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; status_in ; Rise       ; status~2|clk      ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'                                                                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------+------------+---------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                              ; Clock Edge ; Target                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------+------------+---------------------------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita0|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita0|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita0|dataa                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita0|dataa                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita1|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita1|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita1|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita1|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita2|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita2|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita2|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita2|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita3|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita3|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita3|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita3|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita4|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita4|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita4|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita4|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita5|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita5|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita5|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita5|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita5~0|cin                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita5~0|cin                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita5~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita5~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[0]|regout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[0]|regout             ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------+------------+---------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'teiler:taktgeber|flipflop'                                                                                                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop|regout                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop|regout                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[6]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[6]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[7]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[7]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[8]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[8]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[9]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[9]|clk       ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]'                                                                                                         ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                    ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; teiler:taktgeber|flipflop                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; teiler:taktgeber|flipflop                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_|combout                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_|combout                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_|datab                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_|datab                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_~2|combout                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_~2|combout                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Rise       ; taktgeber|_~2|datac                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Rise       ; taktgeber|_~2|datac                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[0]|regout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[0]|regout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|flipflop|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|flipflop|clk                                         ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; T[*]      ; CLOCK                     ; 5.696 ; 5.696 ; Rise       ; CLOCK                     ;
;  T[1]     ; CLOCK                     ; 5.696 ; 5.696 ; Rise       ; CLOCK                     ;
;  T[2]     ; CLOCK                     ; 5.667 ; 5.667 ; Rise       ; CLOCK                     ;
; PARIN[*]  ; CLOCK                     ; 1.705 ; 1.705 ; Fall       ; CLOCK                     ;
;  PARIN[0] ; CLOCK                     ; 0.677 ; 0.677 ; Fall       ; CLOCK                     ;
;  PARIN[1] ; CLOCK                     ; 0.824 ; 0.824 ; Fall       ; CLOCK                     ;
;  PARIN[2] ; CLOCK                     ; 0.789 ; 0.789 ; Fall       ; CLOCK                     ;
;  PARIN[3] ; CLOCK                     ; 1.308 ; 1.308 ; Fall       ; CLOCK                     ;
;  PARIN[4] ; CLOCK                     ; 1.580 ; 1.580 ; Fall       ; CLOCK                     ;
;  PARIN[5] ; CLOCK                     ; 1.705 ; 1.705 ; Fall       ; CLOCK                     ;
;  PARIN[6] ; CLOCK                     ; 1.510 ; 1.510 ; Fall       ; CLOCK                     ;
;  PARIN[7] ; CLOCK                     ; 1.486 ; 1.486 ; Fall       ; CLOCK                     ;
; T[*]      ; teiler:taktgeber|flipflop ; 6.084 ; 6.084 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[1]     ; teiler:taktgeber|flipflop ; 6.084 ; 6.084 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[2]     ; teiler:taktgeber|flipflop ; 6.055 ; 6.055 ; Rise       ; teiler:taktgeber|flipflop ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; T[*]      ; CLOCK                     ; -2.483 ; -2.483 ; Rise       ; CLOCK                     ;
;  T[1]     ; CLOCK                     ; -3.065 ; -3.065 ; Rise       ; CLOCK                     ;
;  T[2]     ; CLOCK                     ; -2.483 ; -2.483 ; Rise       ; CLOCK                     ;
; PARIN[*]  ; CLOCK                     ; -0.429 ; -0.429 ; Fall       ; CLOCK                     ;
;  PARIN[0] ; CLOCK                     ; -0.429 ; -0.429 ; Fall       ; CLOCK                     ;
;  PARIN[1] ; CLOCK                     ; -0.576 ; -0.576 ; Fall       ; CLOCK                     ;
;  PARIN[2] ; CLOCK                     ; -0.541 ; -0.541 ; Fall       ; CLOCK                     ;
;  PARIN[3] ; CLOCK                     ; -1.060 ; -1.060 ; Fall       ; CLOCK                     ;
;  PARIN[4] ; CLOCK                     ; -1.332 ; -1.332 ; Fall       ; CLOCK                     ;
;  PARIN[5] ; CLOCK                     ; -1.457 ; -1.457 ; Fall       ; CLOCK                     ;
;  PARIN[6] ; CLOCK                     ; -1.262 ; -1.262 ; Fall       ; CLOCK                     ;
;  PARIN[7] ; CLOCK                     ; -1.238 ; -1.238 ; Fall       ; CLOCK                     ;
; T[*]      ; teiler:taktgeber|flipflop ; -5.735 ; -5.735 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[1]     ; teiler:taktgeber|flipflop ; -5.764 ; -5.764 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[2]     ; teiler:taktgeber|flipflop ; -5.735 ; -5.735 ; Rise       ; teiler:taktgeber|flipflop ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; hex[*]     ; CLOCK      ; 13.354 ; 13.354 ; Rise       ; CLOCK           ;
;  hex[0]    ; CLOCK      ; 12.958 ; 12.958 ; Rise       ; CLOCK           ;
;  hex[1]    ; CLOCK      ; 12.987 ; 12.987 ; Rise       ; CLOCK           ;
;  hex[2]    ; CLOCK      ; 13.043 ; 13.043 ; Rise       ; CLOCK           ;
;  hex[3]    ; CLOCK      ; 13.209 ; 13.209 ; Rise       ; CLOCK           ;
;  hex[4]    ; CLOCK      ; 13.354 ; 13.354 ; Rise       ; CLOCK           ;
;  hex[5]    ; CLOCK      ; 13.346 ; 13.346 ; Rise       ; CLOCK           ;
;  hex[6]    ; CLOCK      ; 13.345 ; 13.345 ; Rise       ; CLOCK           ;
; out[*]     ; CLOCK      ; 7.781  ; 7.781  ; Fall       ; CLOCK           ;
;  out[0]    ; CLOCK      ; 7.394  ; 7.394  ; Fall       ; CLOCK           ;
;  out[1]    ; CLOCK      ; 7.151  ; 7.151  ; Fall       ; CLOCK           ;
;  out[2]    ; CLOCK      ; 7.153  ; 7.153  ; Fall       ; CLOCK           ;
;  out[3]    ; CLOCK      ; 7.437  ; 7.437  ; Fall       ; CLOCK           ;
;  out[4]    ; CLOCK      ; 7.444  ; 7.444  ; Fall       ; CLOCK           ;
;  out[5]    ; CLOCK      ; 7.781  ; 7.781  ; Fall       ; CLOCK           ;
;  out[6]    ; CLOCK      ; 7.427  ; 7.427  ; Fall       ; CLOCK           ;
;  out[7]    ; CLOCK      ; 7.433  ; 7.433  ; Fall       ; CLOCK           ;
; status_out ; status_in  ; 8.736  ; 8.736  ; Rise       ; status_in       ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; hex[*]     ; CLOCK      ; 10.887 ; 10.887 ; Rise       ; CLOCK           ;
;  hex[0]    ; CLOCK      ; 11.030 ; 11.030 ; Rise       ; CLOCK           ;
;  hex[1]    ; CLOCK      ; 11.060 ; 11.060 ; Rise       ; CLOCK           ;
;  hex[2]    ; CLOCK      ; 10.887 ; 10.887 ; Rise       ; CLOCK           ;
;  hex[3]    ; CLOCK      ; 11.278 ; 11.278 ; Rise       ; CLOCK           ;
;  hex[4]    ; CLOCK      ; 11.424 ; 11.424 ; Rise       ; CLOCK           ;
;  hex[5]    ; CLOCK      ; 11.417 ; 11.417 ; Rise       ; CLOCK           ;
;  hex[6]    ; CLOCK      ; 11.416 ; 11.416 ; Rise       ; CLOCK           ;
; out[*]     ; CLOCK      ; 7.151  ; 7.151  ; Fall       ; CLOCK           ;
;  out[0]    ; CLOCK      ; 7.394  ; 7.394  ; Fall       ; CLOCK           ;
;  out[1]    ; CLOCK      ; 7.151  ; 7.151  ; Fall       ; CLOCK           ;
;  out[2]    ; CLOCK      ; 7.153  ; 7.153  ; Fall       ; CLOCK           ;
;  out[3]    ; CLOCK      ; 7.437  ; 7.437  ; Fall       ; CLOCK           ;
;  out[4]    ; CLOCK      ; 7.444  ; 7.444  ; Fall       ; CLOCK           ;
;  out[5]    ; CLOCK      ; 7.781  ; 7.781  ; Fall       ; CLOCK           ;
;  out[6]    ; CLOCK      ; 7.427  ; 7.427  ; Fall       ; CLOCK           ;
;  out[7]    ; CLOCK      ; 7.433  ; 7.433  ; Fall       ; CLOCK           ;
; status_out ; status_in  ; 8.736  ; 8.736  ; Rise       ; status_in       ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                                                    ;
+------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                              ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------+--------+---------------+
; CLOCK                                                                              ; -0.513 ; -3.844        ;
; teiler:taktgeber|flipflop                                                          ; -0.331 ; -3.310        ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.201 ; -2.412        ;
; status_in                                                                          ; 0.665  ; 0.000         ;
; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; 1.724  ; 0.000         ;
+------------------------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                                                     ;
+------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                              ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------+--------+---------------+
; CLOCK                                                                              ; -1.555 ; -7.830        ;
; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; -1.344 ; -1.344        ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.936 ; -7.354        ;
; status_in                                                                          ; 0.215  ; 0.000         ;
; teiler:taktgeber|flipflop                                                          ; 0.247  ; 0.000         ;
+------------------------------------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                                                      ;
+------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                              ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------+--------+---------------+
; CLOCK                                                                              ; -1.380 ; -22.380       ;
; status_in                                                                          ; -1.380 ; -2.380        ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500 ; -12.000       ;
; teiler:taktgeber|flipflop                                                          ; -0.500 ; -10.000       ;
; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; -0.500 ; -1.000        ;
+------------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                                    ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                                            ; Launch Clock                                                                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.513 ; status~3                                                                           ; schiebe:register|speicher[2]                                                       ; status_in                                                                          ; CLOCK       ; 0.500        ; -0.195     ; 0.850      ;
; -0.506 ; status~3                                                                           ; schiebe:register|speicher[0]                                                       ; status_in                                                                          ; CLOCK       ; 0.500        ; -0.195     ; 0.843      ;
; -0.504 ; status~3                                                                           ; schiebe:register|speicher[1]                                                       ; status_in                                                                          ; CLOCK       ; 0.500        ; -0.195     ; 0.841      ;
; -0.469 ; status~3                                                                           ; schiebe:register|speicher[4]                                                       ; status_in                                                                          ; CLOCK       ; 0.500        ; -0.195     ; 0.806      ;
; -0.468 ; status~3                                                                           ; schiebe:register|speicher[3]                                                       ; status_in                                                                          ; CLOCK       ; 0.500        ; -0.195     ; 0.805      ;
; -0.466 ; status~3                                                                           ; schiebe:register|speicher[5]                                                       ; status_in                                                                          ; CLOCK       ; 0.500        ; -0.195     ; 0.803      ;
; -0.461 ; status~3                                                                           ; schiebe:register|speicher[7]                                                       ; status_in                                                                          ; CLOCK       ; 0.500        ; -0.195     ; 0.798      ;
; -0.457 ; status~3                                                                           ; schiebe:register|speicher[6]                                                       ; status_in                                                                          ; CLOCK       ; 0.500        ; -0.195     ; 0.794      ;
; -0.388 ; s4                                                                                 ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 0.920      ;
; -0.381 ; s4                                                                                 ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 0.913      ;
; -0.379 ; s4                                                                                 ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 0.911      ;
; -0.341 ; s4                                                                                 ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 0.873      ;
; -0.340 ; s4                                                                                 ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 0.872      ;
; -0.336 ; s4                                                                                 ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 0.868      ;
; -0.334 ; s2                                                                                 ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 0.866      ;
; -0.333 ; s2                                                                                 ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 0.865      ;
; -0.332 ; s4                                                                                 ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 0.864      ;
; -0.327 ; s2                                                                                 ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 0.859      ;
; -0.317 ; s2                                                                                 ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 0.849      ;
; -0.308 ; s4                                                                                 ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 0.840      ;
; -0.269 ; s2                                                                                 ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 0.801      ;
; -0.267 ; s2                                                                                 ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 0.799      ;
; -0.260 ; s2                                                                                 ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 0.792      ;
; -0.258 ; s2                                                                                 ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.500        ; 0.000      ; 0.790      ;
; 0.031  ; s5                                                                                 ; s5                                                                                 ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.001      ;
; 0.064  ; s2                                                                                 ; s3                                                                                 ; CLOCK                                                                              ; CLOCK       ; 1.000        ; -0.001     ; 0.967      ;
; 0.089  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.241      ; 1.184      ;
; 0.143  ; s5                                                                                 ; s3                                                                                 ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.889      ;
; 0.155  ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.877      ;
; 0.171  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.241      ; 1.102      ;
; 0.192  ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.840      ;
; 0.195  ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.837      ;
; 0.202  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.241      ; 1.071      ;
; 0.202  ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.830      ;
; 0.203  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.241      ; 1.070      ;
; 0.204  ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.828      ;
; 0.205  ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.827      ;
; 0.207  ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.825      ;
; 0.210  ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.822      ;
; 0.213  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.241      ; 1.060      ;
; 0.231  ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.801      ;
; 0.252  ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.780      ;
; 0.253  ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.779      ;
; 0.268  ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.764      ;
; 0.272  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.241      ; 1.001      ;
; 0.273  ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.759      ;
; 0.279  ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.753      ;
; 0.281  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.241      ; 0.992      ;
; 0.281  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.241      ; 0.992      ;
; 0.281  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.751      ;
; 0.281  ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.751      ;
; 0.292  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.241      ; 0.981      ;
; 0.301  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.731      ;
; 0.302  ; s6                                                                                 ; s3                                                                                 ; CLOCK                                                                              ; CLOCK       ; 1.000        ; -0.039     ; 0.691      ;
; 0.306  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.241      ; 0.967      ;
; 0.316  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.716      ;
; 0.322  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.241      ; 0.951      ;
; 0.328  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.241      ; 0.945      ;
; 0.332  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.241      ; 0.941      ;
; 0.336  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.696      ;
; 0.340  ; s5                                                                                 ; s6                                                                                 ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.039      ; 0.731      ;
; 0.343  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.241      ; 0.930      ;
; 0.343  ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.689      ;
; 0.344  ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.688      ;
; 0.345  ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.687      ;
; 0.348  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.241      ; 0.925      ;
; 0.351  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.681      ;
; 0.351  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.681      ;
; 0.359  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.241      ; 0.914      ;
; 0.370  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.662      ;
; 0.371  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.661      ;
; 0.386  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.646      ;
; 0.386  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.646      ;
; 0.389  ; s4                                                                                 ; s5                                                                                 ; CLOCK                                                                              ; CLOCK       ; 1.000        ; -0.001     ; 0.642      ;
; 0.395  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.241      ; 0.878      ;
; 0.420  ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.612      ;
; 0.436  ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.596      ;
; 0.456  ; s3                                                                                 ; s4                                                                                 ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.001      ; 0.577      ;
; 0.457  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.241      ; 0.816      ;
; 0.464  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.241      ; 0.809      ;
; 0.465  ; s7                                                                                 ; s1                                                                                 ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.567      ;
; 0.465  ; s1                                                                                 ; s2                                                                                 ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.001      ; 0.568      ;
; 0.497  ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.535      ;
; 0.498  ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.534      ;
; 0.509  ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.523      ;
; 0.510  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.522      ;
; 0.511  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.521      ;
; 0.515  ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.517      ;
; 0.520  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 0.241      ; 0.753      ;
; 0.524  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.508      ;
; 0.524  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.508      ;
; 0.525  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.507      ;
; 0.635  ; s5                                                                                 ; s7                                                                                 ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.397      ;
; 0.665  ; s6                                                                                 ; s6                                                                                 ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; s1                                                                                 ; s1                                                                                 ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; s2                                                                                 ; s2                                                                                 ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; s7                                                                                 ; s7                                                                                 ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.367      ;
; 1.565  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.500        ; 1.693      ; 0.801      ;
; 1.600  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.500        ; 1.693      ; 0.766      ;
; 1.635  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.500        ; 1.693      ; 0.731      ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'teiler:taktgeber|flipflop'                                                                                                                                                                                         ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.331 ; s5                                                           ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.241     ; 1.122      ;
; -0.331 ; s5                                                           ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.241     ; 1.122      ;
; -0.331 ; s5                                                           ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.241     ; 1.122      ;
; -0.331 ; s5                                                           ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.241     ; 1.122      ;
; -0.331 ; s5                                                           ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.241     ; 1.122      ;
; -0.331 ; s5                                                           ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.241     ; 1.122      ;
; -0.331 ; s5                                                           ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.241     ; 1.122      ;
; -0.331 ; s5                                                           ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.241     ; 1.122      ;
; -0.331 ; s5                                                           ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.241     ; 1.122      ;
; -0.331 ; s5                                                           ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.241     ; 1.122      ;
; -0.303 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.335      ;
; -0.303 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.335      ;
; -0.303 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.335      ;
; -0.303 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.335      ;
; -0.303 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.335      ;
; -0.303 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.335      ;
; -0.303 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.335      ;
; -0.303 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.335      ;
; -0.303 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.335      ;
; -0.303 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.335      ;
; -0.272 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.304      ;
; -0.272 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.304      ;
; -0.272 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.304      ;
; -0.272 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.304      ;
; -0.272 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.304      ;
; -0.272 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.304      ;
; -0.272 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.304      ;
; -0.272 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.304      ;
; -0.272 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.304      ;
; -0.272 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.304      ;
; -0.193 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.225      ;
; -0.193 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.225      ;
; -0.193 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.225      ;
; -0.193 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.225      ;
; -0.193 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.225      ;
; -0.193 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.225      ;
; -0.193 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.225      ;
; -0.193 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.225      ;
; -0.193 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.225      ;
; -0.193 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.225      ;
; -0.193 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.225      ;
; -0.193 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.225      ;
; -0.193 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.225      ;
; -0.193 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.225      ;
; -0.193 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.225      ;
; -0.193 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.225      ;
; -0.193 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.225      ;
; -0.193 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.225      ;
; -0.193 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.225      ;
; -0.193 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.225      ;
; -0.168 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.200      ;
; -0.168 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.200      ;
; -0.168 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.200      ;
; -0.168 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.200      ;
; -0.168 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.200      ;
; -0.168 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.200      ;
; -0.168 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.200      ;
; -0.168 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.200      ;
; -0.168 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.200      ;
; -0.168 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.200      ;
; -0.142 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.174      ;
; -0.142 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.174      ;
; -0.142 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.174      ;
; -0.142 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.174      ;
; -0.142 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.174      ;
; -0.142 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.174      ;
; -0.142 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.174      ;
; -0.142 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.174      ;
; -0.142 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.174      ;
; -0.142 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.174      ;
; -0.126 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.158      ;
; -0.126 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.158      ;
; -0.126 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.158      ;
; -0.126 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.158      ;
; -0.126 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.158      ;
; -0.126 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.158      ;
; -0.126 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.158      ;
; -0.126 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.158      ;
; -0.126 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.158      ;
; -0.126 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.158      ;
; -0.079 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.111      ;
; -0.079 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.111      ;
; -0.079 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.111      ;
; -0.079 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.111      ;
; -0.079 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.111      ;
; -0.079 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.111      ;
; -0.079 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.111      ;
; -0.079 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.111      ;
; -0.079 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.111      ;
; -0.079 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.111      ;
; -0.010 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.042      ;
; -0.010 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.042      ;
; -0.010 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.042      ;
; -0.010 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.042      ;
; -0.010 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.042      ;
; -0.010 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.042      ;
; -0.010 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.042      ;
; -0.010 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.042      ;
; -0.010 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.042      ;
; -0.010 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.042      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'                                                                                                                                                                                                                                                                            ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                                   ; Launch Clock                                                                       ; Latch Clock                                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+
; -0.201 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.233      ;
; -0.201 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.233      ;
; -0.201 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.233      ;
; -0.201 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.233      ;
; -0.201 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.233      ;
; -0.201 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.233      ;
; -0.201 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.233      ;
; -0.201 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.233      ;
; -0.201 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.233      ;
; -0.201 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.233      ;
; -0.201 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.233      ;
; -0.201 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.233      ;
; -0.187 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.219      ;
; -0.187 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.219      ;
; -0.187 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.219      ;
; -0.187 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.219      ;
; -0.187 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.219      ;
; -0.187 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.219      ;
; -0.187 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.219      ;
; -0.187 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.219      ;
; -0.187 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.219      ;
; -0.187 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.219      ;
; -0.187 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.219      ;
; -0.187 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.219      ;
; -0.170 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.202      ;
; -0.170 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.202      ;
; -0.170 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.202      ;
; -0.170 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.202      ;
; -0.170 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.202      ;
; -0.170 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.202      ;
; -0.170 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.202      ;
; -0.170 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.202      ;
; -0.170 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.202      ;
; -0.170 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.202      ;
; -0.170 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.202      ;
; -0.170 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.202      ;
; -0.165 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.197      ;
; -0.165 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.197      ;
; -0.165 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.197      ;
; -0.165 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.197      ;
; -0.165 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.197      ;
; -0.165 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.197      ;
; -0.165 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.197      ;
; -0.165 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.197      ;
; -0.165 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.197      ;
; -0.165 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.197      ;
; -0.165 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.197      ;
; -0.165 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.197      ;
; -0.146 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.178      ;
; -0.146 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.178      ;
; -0.146 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.178      ;
; -0.146 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.178      ;
; -0.146 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.178      ;
; -0.146 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.178      ;
; -0.146 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.178      ;
; -0.146 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.178      ;
; -0.146 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.178      ;
; -0.146 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.178      ;
; -0.146 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.178      ;
; -0.146 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.178      ;
; -0.082 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.114      ;
; -0.082 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.114      ;
; -0.082 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.114      ;
; -0.082 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.114      ;
; -0.082 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.114      ;
; -0.082 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.114      ;
; -0.082 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.114      ;
; -0.082 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.114      ;
; -0.082 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.114      ;
; -0.082 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.114      ;
; -0.082 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.114      ;
; -0.082 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.114      ;
; -0.065 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.097      ;
; -0.060 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.092      ;
; -0.060 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.092      ;
; -0.060 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.092      ;
; -0.060 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.092      ;
; -0.060 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.092      ;
; -0.060 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.092      ;
; -0.060 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.092      ;
; -0.060 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.092      ;
; -0.060 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.092      ;
; -0.060 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.092      ;
; -0.060 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.092      ;
; -0.060 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.092      ;
; -0.020 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.052      ;
; -0.020 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.052      ;
; -0.020 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.052      ;
; -0.020 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.052      ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'status_in'                                                                      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.665 ; status~3  ; status~3 ; status_in    ; status_in   ; 1.000        ; 0.000      ; 0.367      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]'                                                                                                                  ;
+-------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; 1.724 ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; 0.500        ; 1.418      ; 0.367      ;
; 2.224 ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; 1.000        ; 1.418      ; 0.367      ;
+-------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK'                                                                                                                                                                                                                                                                                                     ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                                            ; Launch Clock                                                                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.555 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 1.783      ; 0.521      ;
; -1.325 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 1.693      ; 0.661      ;
; -1.290 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 1.693      ; 0.696      ;
; -1.255 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 1.693      ; 0.731      ;
; -1.220 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 1.693      ; 0.766      ;
; -1.185 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 1.693      ; 0.801      ;
; -1.055 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 1.783      ; 0.521      ;
; -0.825 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 1.693      ; 0.661      ;
; -0.790 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 1.693      ; 0.696      ;
; -0.755 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 1.693      ; 0.731      ;
; -0.720 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 1.693      ; 0.766      ;
; -0.685 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 1.693      ; 0.801      ;
; 0.215  ; s7                                                                                 ; s7                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; s1                                                                                 ; s1                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; s2                                                                                 ; s2                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; s6                                                                                 ; s6                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.245  ; s5                                                                                 ; s7                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.397      ;
; 0.355  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.507      ;
; 0.356  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.508      ;
; 0.360  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.241      ; 0.753      ;
; 0.365  ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.517      ;
; 0.369  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.523      ;
; 0.382  ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.534      ;
; 0.383  ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.535      ;
; 0.415  ; s7                                                                                 ; s1                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.567      ;
; 0.415  ; s1                                                                                 ; s2                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.001      ; 0.568      ;
; 0.416  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.241      ; 0.809      ;
; 0.423  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.241      ; 0.816      ;
; 0.424  ; s3                                                                                 ; s4                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.001      ; 0.577      ;
; 0.444  ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.596      ;
; 0.460  ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.612      ;
; 0.485  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.241      ; 0.878      ;
; 0.491  ; s4                                                                                 ; s5                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; -0.001     ; 0.642      ;
; 0.494  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.646      ;
; 0.494  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.646      ;
; 0.509  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.661      ;
; 0.510  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.662      ;
; 0.521  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.241      ; 0.914      ;
; 0.529  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.681      ;
; 0.529  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.681      ;
; 0.532  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.241      ; 0.925      ;
; 0.535  ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.687      ;
; 0.536  ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.688      ;
; 0.537  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.241      ; 0.930      ;
; 0.537  ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.689      ;
; 0.540  ; s5                                                                                 ; s6                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.039      ; 0.731      ;
; 0.544  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.696      ;
; 0.548  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.241      ; 0.941      ;
; 0.552  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.241      ; 0.945      ;
; 0.558  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.241      ; 0.951      ;
; 0.564  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.716      ;
; 0.574  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.241      ; 0.967      ;
; 0.578  ; s6                                                                                 ; s3                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; -0.039     ; 0.691      ;
; 0.579  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.588  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.241      ; 0.981      ;
; 0.599  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.241      ; 0.992      ;
; 0.599  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.241      ; 0.992      ;
; 0.599  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.751      ;
; 0.599  ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.751      ;
; 0.601  ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.753      ;
; 0.607  ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.759      ;
; 0.608  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.241      ; 1.001      ;
; 0.612  ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.764      ;
; 0.627  ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.779      ;
; 0.628  ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.780      ;
; 0.649  ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.801      ;
; 0.667  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.241      ; 1.060      ;
; 0.670  ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.822      ;
; 0.673  ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.825      ;
; 0.675  ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.827      ;
; 0.676  ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.828      ;
; 0.677  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.241      ; 1.070      ;
; 0.678  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.241      ; 1.071      ;
; 0.678  ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.830      ;
; 0.685  ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.837      ;
; 0.688  ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.840      ;
; 0.709  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.241      ; 1.102      ;
; 0.725  ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.877      ;
; 0.737  ; s5                                                                                 ; s3                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.889      ;
; 0.791  ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.241      ; 1.184      ;
; 0.816  ; s2                                                                                 ; s3                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; -0.001     ; 0.967      ;
; 0.849  ; s5                                                                                 ; s5                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.001      ;
; 1.011  ; s4                                                                                 ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 0.663      ;
; 1.021  ; s2                                                                                 ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 0.673      ;
; 1.022  ; s2                                                                                 ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 0.674      ;
; 1.022  ; s2                                                                                 ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 0.674      ;
; 1.026  ; s2                                                                                 ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 0.678      ;
; 1.038  ; s4                                                                                 ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 0.690      ;
; 1.042  ; s4                                                                                 ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 0.694      ;
; 1.049  ; s4                                                                                 ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 0.701      ;
; 1.086  ; s4                                                                                 ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 0.738      ;
; 1.091  ; s2                                                                                 ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 0.743      ;
; 1.092  ; s4                                                                                 ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 0.744      ;
; 1.094  ; s4                                                                                 ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 0.746      ;
; 1.095  ; s2                                                                                 ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 0.747      ;
; 1.099  ; s2                                                                                 ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 0.751      ;
; 1.100  ; s2                                                                                 ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 0.752      ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]'                                                                                                                    ;
+--------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; -1.344 ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; 0.000        ; 1.418      ; 0.367      ;
; -0.844 ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; -0.500       ; 1.418      ; 0.367      ;
+--------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'                                                                                                                                                                                                                                                                             ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                                   ; Launch Clock                                                                       ; Latch Clock                                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+
; -0.936 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.171      ; 0.528      ;
; -0.796 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.171      ; 0.668      ;
; -0.761 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.171      ; 0.703      ;
; -0.726 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.171      ; 0.738      ;
; -0.691 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.171      ; 0.773      ;
; -0.597 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.171      ; 0.867      ;
; -0.562 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.171      ; 0.902      ;
; -0.527 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.171      ; 0.937      ;
; -0.492 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.171      ; 0.972      ;
; -0.457 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.171      ; 1.007      ;
; -0.436 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.171      ; 0.528      ;
; -0.422 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.171      ; 1.042      ;
; -0.387 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.171      ; 1.077      ;
; -0.296 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.171      ; 0.668      ;
; -0.261 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.171      ; 0.703      ;
; -0.226 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.171      ; 0.738      ;
; -0.191 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.171      ; 0.773      ;
; -0.097 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.171      ; 0.867      ;
; -0.062 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.171      ; 0.902      ;
; -0.027 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.171      ; 0.937      ;
; 0.008  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.171      ; 0.972      ;
; 0.043  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.171      ; 1.007      ;
; 0.078  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.171      ; 1.042      ;
; 0.113  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.171      ; 1.077      ;
; 0.360  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.365  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.376  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.436  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.588      ;
; 0.448  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.600      ;
; 0.469  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.621      ;
; 0.498  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.503  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.655      ;
; 0.516  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.668      ;
; 0.516  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.668      ;
; 0.517  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.669      ;
; 0.517  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.669      ;
; 0.518  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.670      ;
; 0.533  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.538  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.690      ;
; 0.551  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.703      ;
; 0.552  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.552  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.705      ;
; 0.558  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.710      ;
; 0.568  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.720      ;
; 0.573  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.725      ;
; 0.574  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.726      ;
; 0.587  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.739      ;
; 0.587  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.739      ;
; 0.593  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.745      ;
; 0.609  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.761      ;
; 0.609  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.761      ;
; 0.610  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.762      ;
; 0.622  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.774      ;
; 0.622  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.774      ;
; 0.628  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.780      ;
; 0.644  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.796      ;
; 0.645  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.645  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.657  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.809      ;
; 0.663  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.815      ;
; 0.667  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.819      ;
; 0.679  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.831      ;
; 0.680  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.832      ;
; 0.680  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.832      ;
; 0.692  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.844      ;
; 0.698  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.850      ;
; 0.702  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.854      ;
; 0.714  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.866      ;
; 0.715  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.867      ;
; 0.715  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.867      ;
; 0.733  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.885      ;
; 0.737  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.889      ;
; 0.750  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.902      ;
; 0.750  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.902      ;
; 0.768  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.920      ;
; 0.772  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.924      ;
; 0.780  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.932      ;
; 0.782  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.934      ;
; 0.782  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.934      ;
; 0.782  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.934      ;
; 0.785  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.937      ;
; 0.785  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.937      ;
; 0.807  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.959      ;
; 0.817  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.969      ;
; 0.817  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.969      ;
; 0.817  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.969      ;
; 0.817  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.969      ;
; 0.817  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.969      ;
; 0.817  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.969      ;
; 0.820  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.972      ;
; 0.820  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.972      ;
; 0.841  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.993      ;
; 0.842  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.994      ;
; 0.843  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.995      ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'status_in'                                                                       ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.215 ; status~3  ; status~3 ; status_in    ; status_in   ; 0.000        ; 0.000      ; 0.367      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'teiler:taktgeber|flipflop'                                                                                                                                                                                         ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.247 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.399      ;
; 0.362 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.514      ;
; 0.365 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.517      ;
; 0.375 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.530      ;
; 0.436 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.588      ;
; 0.444 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.596      ;
; 0.500 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.652      ;
; 0.503 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.655      ;
; 0.515 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.668      ;
; 0.518 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.670      ;
; 0.535 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.687      ;
; 0.550 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.703      ;
; 0.553 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.705      ;
; 0.570 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.722      ;
; 0.574 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.726      ;
; 0.585 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.737      ;
; 0.586 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.738      ;
; 0.609 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.761      ;
; 0.612 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.764      ;
; 0.620 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.772      ;
; 0.621 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.773      ;
; 0.638 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.790      ;
; 0.644 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.796      ;
; 0.647 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.799      ;
; 0.647 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.799      ;
; 0.655 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.807      ;
; 0.673 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.825      ;
; 0.679 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.831      ;
; 0.682 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.834      ;
; 0.682 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.834      ;
; 0.690 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.842      ;
; 0.708 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.860      ;
; 0.714 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.866      ;
; 0.717 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.869      ;
; 0.717 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.869      ;
; 0.743 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.895      ;
; 0.752 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.904      ;
; 0.752 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.904      ;
; 0.778 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.930      ;
; 0.786 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.938      ;
; 0.787 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.939      ;
; 0.787 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.939      ;
; 0.788 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.940      ;
; 0.813 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.965      ;
; 0.822 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.974      ;
; 0.822 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.974      ;
; 0.834 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.986      ;
; 0.834 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.986      ;
; 0.834 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.986      ;
; 0.834 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.986      ;
; 0.842 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.994      ;
; 0.844 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.996      ;
; 0.848 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.000      ;
; 0.857 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.009      ;
; 0.890 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.042      ;
; 0.890 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.042      ;
; 0.890 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.042      ;
; 0.890 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.042      ;
; 0.890 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.042      ;
; 0.911 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.063      ;
; 0.913 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.065      ;
; 0.958 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.110      ;
; 0.959 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.111      ;
; 0.959 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.111      ;
; 0.959 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.111      ;
; 0.959 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.111      ;
; 0.959 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.111      ;
; 0.959 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.111      ;
; 0.959 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.111      ;
; 0.974 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.126      ;
; 0.976 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.128      ;
; 1.006 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.158      ;
; 1.006 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.158      ;
; 1.022 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.174      ;
; 1.022 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.174      ;
; 1.022 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.174      ;
; 1.025 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.177      ;
; 1.025 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.177      ;
; 1.027 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.179      ;
; 1.027 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.179      ;
; 1.048 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.200      ;
; 1.073 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.225      ;
; 1.073 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.225      ;
; 1.073 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.225      ;
; 1.073 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.225      ;
; 1.073 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.225      ;
; 1.073 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.225      ;
; 1.073 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.225      ;
; 1.073 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.225      ;
; 1.104 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.256      ;
; 1.152 ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.304      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK'                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; s1                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s1                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; s2                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s2                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; s3                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s3                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; s4                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s4                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; s5                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s5                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; s6                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s6                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; s7                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s7                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[0]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[0]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[1]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[1]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[2]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[2]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[3]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[3]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[4]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[4]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[5]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[5]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[6]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[6]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[7]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[7]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK|combout                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK|combout                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~clkctrl|inclk[0]                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~clkctrl|inclk[0]                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~clkctrl|outclk                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~clkctrl|outclk                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[0]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[0]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[1]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[1]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[2]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[2]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[3]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[3]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[4]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[4]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[5]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[5]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[6]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[6]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[7]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[7]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; s1|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s1|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; s2|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s2|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; s3|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s3|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; s4|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s4|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; s5|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s5|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; s6|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s6|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; s7|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s7|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[2]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[2]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[3]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[3]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[4]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[4]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[5]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[5]|clk                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'status_in'                                                            ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; status_in ; Rise       ; status_in         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; status_in ; Rise       ; status~3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; status_in ; Rise       ; status~3          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; status_in ; Rise       ; status_in|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; status_in ; Rise       ; status_in|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; status_in ; Rise       ; status|combout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; status_in ; Rise       ; status|combout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; status_in ; Rise       ; status|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; status_in ; Rise       ; status|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; status_in ; Rise       ; status~2|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; status_in ; Rise       ; status~2|clk      ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'                                                                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------+------------+---------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                              ; Clock Edge ; Target                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------+------------+---------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita0|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita0|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita0|dataa                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita0|dataa                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita1|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita1|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita1|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita1|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita2|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita2|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita2|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita2|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita3|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita3|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita3|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita3|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita4|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita4|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita4|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita4|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita5|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita5|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita5|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita5|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita5~0|cin                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita5~0|cin                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita5~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita5~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[0]|regout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[0]|regout             ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------+------------+---------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'teiler:taktgeber|flipflop'                                                                                                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_djj:auto_generated|safe_q[9] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop|regout                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop|regout                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[6]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[6]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[7]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[7]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[8]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[8]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[9]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[9]|clk       ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]'                                                                                                         ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                    ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; teiler:taktgeber|flipflop                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; teiler:taktgeber|flipflop                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_|combout                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_|combout                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_|datab                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_|datab                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_~2|combout                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_~2|combout                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Rise       ; taktgeber|_~2|datac                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Rise       ; taktgeber|_~2|datac                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[0]|regout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[0]|regout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|flipflop|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|flipflop|clk                                         ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; T[*]      ; CLOCK                     ; 2.439  ; 2.439  ; Rise       ; CLOCK                     ;
;  T[1]     ; CLOCK                     ; 2.439  ; 2.439  ; Rise       ; CLOCK                     ;
;  T[2]     ; CLOCK                     ; 2.398  ; 2.398  ; Rise       ; CLOCK                     ;
; PARIN[*]  ; CLOCK                     ; 0.119  ; 0.119  ; Fall       ; CLOCK                     ;
;  PARIN[0] ; CLOCK                     ; -0.313 ; -0.313 ; Fall       ; CLOCK                     ;
;  PARIN[1] ; CLOCK                     ; -0.241 ; -0.241 ; Fall       ; CLOCK                     ;
;  PARIN[2] ; CLOCK                     ; -0.258 ; -0.258 ; Fall       ; CLOCK                     ;
;  PARIN[3] ; CLOCK                     ; -0.052 ; -0.052 ; Fall       ; CLOCK                     ;
;  PARIN[4] ; CLOCK                     ; 0.061  ; 0.061  ; Fall       ; CLOCK                     ;
;  PARIN[5] ; CLOCK                     ; 0.119  ; 0.119  ; Fall       ; CLOCK                     ;
;  PARIN[6] ; CLOCK                     ; 0.086  ; 0.086  ; Fall       ; CLOCK                     ;
;  PARIN[7] ; CLOCK                     ; 0.064  ; 0.064  ; Fall       ; CLOCK                     ;
; T[*]      ; teiler:taktgeber|flipflop ; 2.801  ; 2.801  ; Rise       ; teiler:taktgeber|flipflop ;
;  T[1]     ; teiler:taktgeber|flipflop ; 2.801  ; 2.801  ; Rise       ; teiler:taktgeber|flipflop ;
;  T[2]     ; teiler:taktgeber|flipflop ; 2.760  ; 2.760  ; Rise       ; teiler:taktgeber|flipflop ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; T[*]      ; CLOCK                     ; -1.510 ; -1.510 ; Rise       ; CLOCK                     ;
;  T[1]     ; CLOCK                     ; -1.733 ; -1.733 ; Rise       ; CLOCK                     ;
;  T[2]     ; CLOCK                     ; -1.510 ; -1.510 ; Rise       ; CLOCK                     ;
; PARIN[*]  ; CLOCK                     ; 0.433  ; 0.433  ; Fall       ; CLOCK                     ;
;  PARIN[0] ; CLOCK                     ; 0.433  ; 0.433  ; Fall       ; CLOCK                     ;
;  PARIN[1] ; CLOCK                     ; 0.361  ; 0.361  ; Fall       ; CLOCK                     ;
;  PARIN[2] ; CLOCK                     ; 0.378  ; 0.378  ; Fall       ; CLOCK                     ;
;  PARIN[3] ; CLOCK                     ; 0.172  ; 0.172  ; Fall       ; CLOCK                     ;
;  PARIN[4] ; CLOCK                     ; 0.059  ; 0.059  ; Fall       ; CLOCK                     ;
;  PARIN[5] ; CLOCK                     ; 0.001  ; 0.001  ; Fall       ; CLOCK                     ;
;  PARIN[6] ; CLOCK                     ; 0.034  ; 0.034  ; Fall       ; CLOCK                     ;
;  PARIN[7] ; CLOCK                     ; 0.056  ; 0.056  ; Fall       ; CLOCK                     ;
; T[*]      ; teiler:taktgeber|flipflop ; -2.592 ; -2.592 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[1]     ; teiler:taktgeber|flipflop ; -2.633 ; -2.633 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[2]     ; teiler:taktgeber|flipflop ; -2.592 ; -2.592 ; Rise       ; teiler:taktgeber|flipflop ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; hex[*]     ; CLOCK      ; 6.337 ; 6.337 ; Rise       ; CLOCK           ;
;  hex[0]    ; CLOCK      ; 6.155 ; 6.155 ; Rise       ; CLOCK           ;
;  hex[1]    ; CLOCK      ; 6.186 ; 6.186 ; Rise       ; CLOCK           ;
;  hex[2]    ; CLOCK      ; 6.047 ; 6.047 ; Rise       ; CLOCK           ;
;  hex[3]    ; CLOCK      ; 6.259 ; 6.259 ; Rise       ; CLOCK           ;
;  hex[4]    ; CLOCK      ; 6.337 ; 6.337 ; Rise       ; CLOCK           ;
;  hex[5]    ; CLOCK      ; 6.330 ; 6.330 ; Rise       ; CLOCK           ;
;  hex[6]    ; CLOCK      ; 6.329 ; 6.329 ; Rise       ; CLOCK           ;
; out[*]     ; CLOCK      ; 4.078 ; 4.078 ; Fall       ; CLOCK           ;
;  out[0]    ; CLOCK      ; 3.905 ; 3.905 ; Fall       ; CLOCK           ;
;  out[1]    ; CLOCK      ; 3.823 ; 3.823 ; Fall       ; CLOCK           ;
;  out[2]    ; CLOCK      ; 3.826 ; 3.826 ; Fall       ; CLOCK           ;
;  out[3]    ; CLOCK      ; 3.939 ; 3.939 ; Fall       ; CLOCK           ;
;  out[4]    ; CLOCK      ; 3.949 ; 3.949 ; Fall       ; CLOCK           ;
;  out[5]    ; CLOCK      ; 4.078 ; 4.078 ; Fall       ; CLOCK           ;
;  out[6]    ; CLOCK      ; 3.940 ; 3.940 ; Fall       ; CLOCK           ;
;  out[7]    ; CLOCK      ; 3.944 ; 3.944 ; Fall       ; CLOCK           ;
; status_out ; status_in  ; 4.100 ; 4.100 ; Rise       ; status_in       ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; hex[*]     ; CLOCK      ; 5.066 ; 5.066 ; Rise       ; CLOCK           ;
;  hex[0]    ; CLOCK      ; 5.066 ; 5.066 ; Rise       ; CLOCK           ;
;  hex[1]    ; CLOCK      ; 5.096 ; 5.096 ; Rise       ; CLOCK           ;
;  hex[2]    ; CLOCK      ; 5.463 ; 5.463 ; Rise       ; CLOCK           ;
;  hex[3]    ; CLOCK      ; 5.165 ; 5.165 ; Rise       ; CLOCK           ;
;  hex[4]    ; CLOCK      ; 5.245 ; 5.245 ; Rise       ; CLOCK           ;
;  hex[5]    ; CLOCK      ; 5.239 ; 5.239 ; Rise       ; CLOCK           ;
;  hex[6]    ; CLOCK      ; 5.238 ; 5.238 ; Rise       ; CLOCK           ;
; out[*]     ; CLOCK      ; 3.823 ; 3.823 ; Fall       ; CLOCK           ;
;  out[0]    ; CLOCK      ; 3.905 ; 3.905 ; Fall       ; CLOCK           ;
;  out[1]    ; CLOCK      ; 3.823 ; 3.823 ; Fall       ; CLOCK           ;
;  out[2]    ; CLOCK      ; 3.826 ; 3.826 ; Fall       ; CLOCK           ;
;  out[3]    ; CLOCK      ; 3.939 ; 3.939 ; Fall       ; CLOCK           ;
;  out[4]    ; CLOCK      ; 3.949 ; 3.949 ; Fall       ; CLOCK           ;
;  out[5]    ; CLOCK      ; 4.078 ; 4.078 ; Fall       ; CLOCK           ;
;  out[6]    ; CLOCK      ; 3.940 ; 3.940 ; Fall       ; CLOCK           ;
;  out[7]    ; CLOCK      ; 3.944 ; 3.944 ; Fall       ; CLOCK           ;
; status_out ; status_in  ; 4.100 ; 4.100 ; Rise       ; status_in       ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                                ;
+-------------------------------------------------------------------------------------+---------+---------+----------+---------+---------------------+
; Clock                                                                               ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------------------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack                                                                    ; -2.935  ; -3.338  ; N/A      ; N/A     ; -1.631              ;
;  CLOCK                                                                              ; -2.935  ; -2.314  ; N/A      ; N/A     ; -1.631              ;
;  status_in                                                                          ; 0.307   ; 0.215   ; N/A      ; N/A     ; -1.631              ;
;  teiler:taktgeber|flipflop                                                          ; -2.183  ; 0.247   ; N/A      ; N/A     ; -0.611              ;
;  teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; 1.724   ; -3.338  ; N/A      ; N/A     ; -0.611              ;
;  teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -1.902  ; -2.211  ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS                                                                     ; -75.043 ; -31.997 ; 0.0      ; 0.0     ; -58.252             ;
;  CLOCK                                                                              ; -30.389 ; -12.883 ; N/A      ; N/A     ; -27.293             ;
;  status_in                                                                          ; 0.000   ; 0.000   ; N/A      ; N/A     ; -2.853              ;
;  teiler:taktgeber|flipflop                                                          ; -21.830 ; 0.000   ; N/A      ; N/A     ; -12.220             ;
;  teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; 0.000   ; -3.338  ; N/A      ; N/A     ; -1.222              ;
;  teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -22.824 ; -15.776 ; N/A      ; N/A     ; -14.664             ;
+-------------------------------------------------------------------------------------+---------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; T[*]      ; CLOCK                     ; 5.696 ; 5.696 ; Rise       ; CLOCK                     ;
;  T[1]     ; CLOCK                     ; 5.696 ; 5.696 ; Rise       ; CLOCK                     ;
;  T[2]     ; CLOCK                     ; 5.667 ; 5.667 ; Rise       ; CLOCK                     ;
; PARIN[*]  ; CLOCK                     ; 1.705 ; 1.705 ; Fall       ; CLOCK                     ;
;  PARIN[0] ; CLOCK                     ; 0.677 ; 0.677 ; Fall       ; CLOCK                     ;
;  PARIN[1] ; CLOCK                     ; 0.824 ; 0.824 ; Fall       ; CLOCK                     ;
;  PARIN[2] ; CLOCK                     ; 0.789 ; 0.789 ; Fall       ; CLOCK                     ;
;  PARIN[3] ; CLOCK                     ; 1.308 ; 1.308 ; Fall       ; CLOCK                     ;
;  PARIN[4] ; CLOCK                     ; 1.580 ; 1.580 ; Fall       ; CLOCK                     ;
;  PARIN[5] ; CLOCK                     ; 1.705 ; 1.705 ; Fall       ; CLOCK                     ;
;  PARIN[6] ; CLOCK                     ; 1.510 ; 1.510 ; Fall       ; CLOCK                     ;
;  PARIN[7] ; CLOCK                     ; 1.486 ; 1.486 ; Fall       ; CLOCK                     ;
; T[*]      ; teiler:taktgeber|flipflop ; 6.084 ; 6.084 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[1]     ; teiler:taktgeber|flipflop ; 6.084 ; 6.084 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[2]     ; teiler:taktgeber|flipflop ; 6.055 ; 6.055 ; Rise       ; teiler:taktgeber|flipflop ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; T[*]      ; CLOCK                     ; -1.510 ; -1.510 ; Rise       ; CLOCK                     ;
;  T[1]     ; CLOCK                     ; -1.733 ; -1.733 ; Rise       ; CLOCK                     ;
;  T[2]     ; CLOCK                     ; -1.510 ; -1.510 ; Rise       ; CLOCK                     ;
; PARIN[*]  ; CLOCK                     ; 0.433  ; 0.433  ; Fall       ; CLOCK                     ;
;  PARIN[0] ; CLOCK                     ; 0.433  ; 0.433  ; Fall       ; CLOCK                     ;
;  PARIN[1] ; CLOCK                     ; 0.361  ; 0.361  ; Fall       ; CLOCK                     ;
;  PARIN[2] ; CLOCK                     ; 0.378  ; 0.378  ; Fall       ; CLOCK                     ;
;  PARIN[3] ; CLOCK                     ; 0.172  ; 0.172  ; Fall       ; CLOCK                     ;
;  PARIN[4] ; CLOCK                     ; 0.059  ; 0.059  ; Fall       ; CLOCK                     ;
;  PARIN[5] ; CLOCK                     ; 0.001  ; 0.001  ; Fall       ; CLOCK                     ;
;  PARIN[6] ; CLOCK                     ; 0.034  ; 0.034  ; Fall       ; CLOCK                     ;
;  PARIN[7] ; CLOCK                     ; 0.056  ; 0.056  ; Fall       ; CLOCK                     ;
; T[*]      ; teiler:taktgeber|flipflop ; -2.592 ; -2.592 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[1]     ; teiler:taktgeber|flipflop ; -2.633 ; -2.633 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[2]     ; teiler:taktgeber|flipflop ; -2.592 ; -2.592 ; Rise       ; teiler:taktgeber|flipflop ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; hex[*]     ; CLOCK      ; 13.354 ; 13.354 ; Rise       ; CLOCK           ;
;  hex[0]    ; CLOCK      ; 12.958 ; 12.958 ; Rise       ; CLOCK           ;
;  hex[1]    ; CLOCK      ; 12.987 ; 12.987 ; Rise       ; CLOCK           ;
;  hex[2]    ; CLOCK      ; 13.043 ; 13.043 ; Rise       ; CLOCK           ;
;  hex[3]    ; CLOCK      ; 13.209 ; 13.209 ; Rise       ; CLOCK           ;
;  hex[4]    ; CLOCK      ; 13.354 ; 13.354 ; Rise       ; CLOCK           ;
;  hex[5]    ; CLOCK      ; 13.346 ; 13.346 ; Rise       ; CLOCK           ;
;  hex[6]    ; CLOCK      ; 13.345 ; 13.345 ; Rise       ; CLOCK           ;
; out[*]     ; CLOCK      ; 7.781  ; 7.781  ; Fall       ; CLOCK           ;
;  out[0]    ; CLOCK      ; 7.394  ; 7.394  ; Fall       ; CLOCK           ;
;  out[1]    ; CLOCK      ; 7.151  ; 7.151  ; Fall       ; CLOCK           ;
;  out[2]    ; CLOCK      ; 7.153  ; 7.153  ; Fall       ; CLOCK           ;
;  out[3]    ; CLOCK      ; 7.437  ; 7.437  ; Fall       ; CLOCK           ;
;  out[4]    ; CLOCK      ; 7.444  ; 7.444  ; Fall       ; CLOCK           ;
;  out[5]    ; CLOCK      ; 7.781  ; 7.781  ; Fall       ; CLOCK           ;
;  out[6]    ; CLOCK      ; 7.427  ; 7.427  ; Fall       ; CLOCK           ;
;  out[7]    ; CLOCK      ; 7.433  ; 7.433  ; Fall       ; CLOCK           ;
; status_out ; status_in  ; 8.736  ; 8.736  ; Rise       ; status_in       ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; hex[*]     ; CLOCK      ; 5.066 ; 5.066 ; Rise       ; CLOCK           ;
;  hex[0]    ; CLOCK      ; 5.066 ; 5.066 ; Rise       ; CLOCK           ;
;  hex[1]    ; CLOCK      ; 5.096 ; 5.096 ; Rise       ; CLOCK           ;
;  hex[2]    ; CLOCK      ; 5.463 ; 5.463 ; Rise       ; CLOCK           ;
;  hex[3]    ; CLOCK      ; 5.165 ; 5.165 ; Rise       ; CLOCK           ;
;  hex[4]    ; CLOCK      ; 5.245 ; 5.245 ; Rise       ; CLOCK           ;
;  hex[5]    ; CLOCK      ; 5.239 ; 5.239 ; Rise       ; CLOCK           ;
;  hex[6]    ; CLOCK      ; 5.238 ; 5.238 ; Rise       ; CLOCK           ;
; out[*]     ; CLOCK      ; 3.823 ; 3.823 ; Fall       ; CLOCK           ;
;  out[0]    ; CLOCK      ; 3.905 ; 3.905 ; Fall       ; CLOCK           ;
;  out[1]    ; CLOCK      ; 3.823 ; 3.823 ; Fall       ; CLOCK           ;
;  out[2]    ; CLOCK      ; 3.826 ; 3.826 ; Fall       ; CLOCK           ;
;  out[3]    ; CLOCK      ; 3.939 ; 3.939 ; Fall       ; CLOCK           ;
;  out[4]    ; CLOCK      ; 3.949 ; 3.949 ; Fall       ; CLOCK           ;
;  out[5]    ; CLOCK      ; 4.078 ; 4.078 ; Fall       ; CLOCK           ;
;  out[6]    ; CLOCK      ; 3.940 ; 3.940 ; Fall       ; CLOCK           ;
;  out[7]    ; CLOCK      ; 3.944 ; 3.944 ; Fall       ; CLOCK           ;
; status_out ; status_in  ; 4.100 ; 4.100 ; Rise       ; status_in       ;
+------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                         ; To Clock                                                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+----------+----------+----------+----------+
; CLOCK                                                                              ; CLOCK                                                                              ; 29       ; 0        ; 48       ; 24       ;
; status_in                                                                          ; CLOCK                                                                              ; 0        ; 0        ; 16       ; 0        ;
; teiler:taktgeber|flipflop                                                          ; CLOCK                                                                              ; 20       ; 0        ; 0        ; 0        ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK                                                                              ; 6        ; 6        ; 0        ; 0        ;
; status_in                                                                          ; status_in                                                                          ; 1        ; 0        ; 0        ; 0        ;
; CLOCK                                                                              ; teiler:taktgeber|flipflop                                                          ; 12       ; 0        ; 0        ; 0        ;
; teiler:taktgeber|flipflop                                                          ; teiler:taktgeber|flipflop                                                          ; 175      ; 0        ; 0        ; 0        ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 264      ; 0        ; 0        ; 0        ;
; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 30       ; 30       ; 0        ; 0        ;
; teiler:taktgeber|flipflop                                                          ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; 0        ; 0        ; 1        ; 1        ;
+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                         ; To Clock                                                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+----------+----------+----------+----------+
; CLOCK                                                                              ; CLOCK                                                                              ; 29       ; 0        ; 48       ; 24       ;
; status_in                                                                          ; CLOCK                                                                              ; 0        ; 0        ; 16       ; 0        ;
; teiler:taktgeber|flipflop                                                          ; CLOCK                                                                              ; 20       ; 0        ; 0        ; 0        ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK                                                                              ; 6        ; 6        ; 0        ; 0        ;
; status_in                                                                          ; status_in                                                                          ; 1        ; 0        ; 0        ; 0        ;
; CLOCK                                                                              ; teiler:taktgeber|flipflop                                                          ; 12       ; 0        ; 0        ; 0        ;
; teiler:taktgeber|flipflop                                                          ; teiler:taktgeber|flipflop                                                          ; 175      ; 0        ; 0        ; 0        ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 264      ; 0        ; 0        ; 0        ;
; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 30       ; 30       ; 0        ; 0        ;
; teiler:taktgeber|flipflop                                                          ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; 0        ; 0        ; 1        ; 1        ;
+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 37    ; 37   ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 51    ; 51   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jan 12 20:36:13 2017
Info: Command: quartus_sta lauf -c lauf
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lauf.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name teiler:taktgeber|flipflop teiler:taktgeber|flipflop
    Info (332105): create_clock -period 1.000 -name teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]
    Info (332105): create_clock -period 1.000 -name teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
    Info (332105): create_clock -period 1.000 -name status_in status_in
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita0  from: dataa  to: combout
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita1  from: cin  to: combout
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita2  from: cin  to: combout
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita3  from: cin  to: combout
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita4  from: cin  to: combout
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita5  from: cin  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.935
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.935       -30.389 CLOCK 
    Info (332119):    -2.183       -21.830 teiler:taktgeber|flipflop 
    Info (332119):    -1.902       -22.824 teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] 
    Info (332119):     0.307         0.000 status_in 
    Info (332119):     3.590         0.000 teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] 
Info (332146): Worst-case hold slack is -3.338
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.338        -3.338 teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] 
    Info (332119):    -2.314       -12.883 CLOCK 
    Info (332119):    -2.211       -15.776 teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] 
    Info (332119):     0.445         0.000 status_in 
    Info (332119):     0.633         0.000 teiler:taktgeber|flipflop 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -27.293 CLOCK 
    Info (332119):    -1.631        -2.853 status_in 
    Info (332119):    -0.611       -14.664 teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] 
    Info (332119):    -0.611       -12.220 teiler:taktgeber|flipflop 
    Info (332119):    -0.611        -1.222 teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita0  from: dataa  to: combout
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita1  from: cin  to: combout
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita2  from: cin  to: combout
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita3  from: cin  to: combout
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita4  from: cin  to: combout
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita5  from: cin  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.513
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.513        -3.844 CLOCK 
    Info (332119):    -0.331        -3.310 teiler:taktgeber|flipflop 
    Info (332119):    -0.201        -2.412 teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] 
    Info (332119):     0.665         0.000 status_in 
    Info (332119):     1.724         0.000 teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] 
Info (332146): Worst-case hold slack is -1.555
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.555        -7.830 CLOCK 
    Info (332119):    -1.344        -1.344 teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] 
    Info (332119):    -0.936        -7.354 teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] 
    Info (332119):     0.215         0.000 status_in 
    Info (332119):     0.247         0.000 teiler:taktgeber|flipflop 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -22.380 CLOCK 
    Info (332119):    -1.380        -2.380 status_in 
    Info (332119):    -0.500       -12.000 teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] 
    Info (332119):    -0.500       -10.000 teiler:taktgeber|flipflop 
    Info (332119):    -0.500        -1.000 teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 430 megabytes
    Info: Processing ended: Thu Jan 12 20:36:15 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


