 1
先進之混合信號式電路設計技術開發－總計畫(I) 
 
Advanced Mixed-Signal Circuit Design Techniques 
 
計畫編號：NSC 100-2221-E-009-095 
執行期限：100 年 08 月 01 日至 101 年 07 月 31 日 
主持人：柯明道教授  國立交通大學電子研究所 
共同主持人：陳巍仁教授、吳介琮教授、黃有榕教授 
 
一、中文摘要 
 
本整合型研究計畫有幸能夠集合國內從
事無線傳輸電路設計之專家、高速連結技術之
專家、高性能濾波技術之專家、高性能類比數
位轉換技術之專家、以及積體電路可靠度技術
之專家，共同成立整合型研究團隊從事「先進
之混合信號式電路設計技術開發」整合型研究
計畫的研發工作，藉由各相關領域專家之合
作，使用奈米級積體電路製程開發先進之混合
信號式電路所需之各種核心技術。本整合型研
究計畫包含五個子計畫，分別是 (1) 高性能光
連結系統收發機積體電路；(2) 非接觸鄰近晶
片間高速通訊介面技術設計之研究；(3) 先進
之 Gm-C 類比濾波器設計技術開發；(4) 高性
能類比數位轉換技術；(5) 先進之靜電放電防
護技術開發。 
本計畫之整合，除了專業技術互補連接之
外，最重要之目的是研究資源之整合。本整合
型研究計畫五位主持人組成共同之研究群，所
有學生之座位及實驗設備均共同分享使用，同
學間交流非常密切。本整合型研究計畫所發展
的核心技術非常貼近現今臺灣積體電路設計
產業之實際需求，為目前國內積極推動的混合
信號式積體電路產業中不可或缺的重要技
術。而參與本計畫執行的工作人員能培養最新
進的混合信號式電路設計技術，將可成為積體
電路產業之高級設計人才，以提昇國內積體電
路設計產業之競爭力。 
 
 
Abstract 
 
To promote the government policy and 
satisfy the industry’s need, this project combines 
the resources of several researchers to 
investigate the mixed-signal circuit techniques in 
nanoscale CMOS technology. There are 5 
sub-projects in this combined project: (1) 
high-performance transceivers for optical 
interconnects, (2) the study of contactless 
high-speed chip-to-chip communication interface 
design, (3) advanced Gm-C analog filter design 
techniques, (4) high-performance analog-digital 
conversion techniques, and (5) development of 
advanced on-chip ESD protection circuits. 
The topics of all the sub-projects are related 
to the mixed-signal circuit techniques. Besides, 
the resources of all the sub-projects can be 
shared in this combined project. In addition, the 
technical abilities of the graduated students will 
be enhanced to satisfy the need of IC design 
industry in Taiwan. 
 
 
二、本年度執行成果 
本整合型研究計畫包含四個子計畫，分別
是： 
○1  高性能光連結系統收發機積體電路 (陳巍
仁教授)； 
○2  非接觸鄰近晶片間高速通訊介面技術設計
之研究 (黃有榕教授)； 
○3  高性能類比數位轉換技術 (吳介琮教授)； 
○4  先進之靜電放電防護技術開發 (柯明道教
授)。 
本計畫之整合，除了專業技術互補連接之
外，更重要的是研究資源之整合，圖 1 顯示了
本整合型計畫各子計畫間之相互支援關係，以
下章節將簡述各子計畫之研究成果。 
 
 3
(1.3) 單通道 40 Gb/s 光接收機電路 
本研究為一個操作於 40 Gb/s 的光通訊接
收機，整體架構中包含了一個轉阻放大器和一
個後級限幅放大器，以應用在 OC-768 同步光
纖網路之接收機前端。使用的系統架構如圖
1.5 所示。 
此核心放大器的架構也採用前面所介紹的
零點套疊式主動回授 Cherry-Hooper 放大器，
並且為了減少電感數，只於核心放大器的第一
級加上並聯峰化(Shunt peaking) 電感，希望藉
由這兩個機制提供的增益峰化值來增加轉阻
放大器頻寬。 
此外，為了達到 40Gb/s 操作速度，本設計
同時採用電感串聯峰化(Series peaking) 的方
式來更進一步拓展頻寬，故最後的轉阻放大器
完整架構如圖 1.6 所示。 
此晶片採用 65nm CMOS 標準製程，晶片
面積為 0.825 mm2。 
量測結果顯示本接收器提供 92 dB 的整體
轉換增益、35 GHz 的-3dB 頻寬、以及 800 
mVpp 輸出擺幅，頻率響應圖如圖 1.7 所示，
40Gb/s 的眼圖如圖 1.8 所示，本設計提供極佳
之功耗對增益及頻寬之轉換效率(0.12mW/K 
ΩGHz)。 
 
 
圖 1.5. 光接收機前端電路架構。 
 
 
圖 1.6. 本計畫提出的轉阻放大器電路。 
 
 
圖 1.7. 頻率響應圖。 
 
 
圖 1.8. 40Gb/s 量測眼圖。 
 
 
2. 子計畫二：非接觸鄰近晶片間高速通訊介
面技術設計之研究 (黃有榕教授) 
本計畫提出了“交流耦合互連＂ (AC 
coupled interconnect; ACCI）傳輸接收電路，由
反饋電阻放大器組成的一個自偏置的非接觸
式的傳輸方式。 
電容式耦合晶片傳輸端的設計電路較為簡
單，需要有足夠的驅動即可，且所需的耦合電
容面積小，相當適合應用在多個晶片之間的整
合。接收端的電路和傳輸方式及準確之訊號接
收回復有關，如圖 2.1 所示。 
 
 
圖 2.1. 利用電容耦合的非接觸式晶片互連結構。 
 
採用 AC 耦合互連的封裝結構具有很多潛
在的好處，其機械結構簡單，因此可以避免體
 5
Pad 最上層 Metal 6 長為 50um 與寬 50um 之金
屬層；Metal 5 為長 16um、寬 16um，而 Metal 
1 至 Metal 4 金屬層之大小都一致為長 6um、
寬 6um。對於接收端 Rx Pad 最上層 Metal 6 為
長 36um、寬 36um，Metal 5 的長為 10um、寬
為 10um，Metal 1 至 Metal 4 大小則與 Tx Pad
端相同為長 6um、寬 6um。電路佈局中，盡量
讓寄生電容愈少愈好。在電路最外圍畫上一圈
保護環，保護環由金屬層 Metal 1 至 Metal 6
組成，分別在金屬層接上 VDD 與 VSS，讓電
路在高速運作時減少雜訊干擾。在保護環的四
角都做切角的動作，此方法可讓晶片切割時減
少斷裂的機會。電路中使用金屬層 Metal 5 與
Metal 6 來佈局 IO PAD，使用雙層金屬用意為
加強 IO PAD 的機械硬力，減低 IO PAD 因量
測下針所造成的破壞。 
整體電路佈局及採用 65nm 1P9M TSMC 
CMOS 製程晶片實作。在電源電壓的 1V 和
10Gbps 的數據速率進行測量時，接收器的功
耗為 275 mW。接收電路測量的輸出電壓波形
如圖 2.4 所示。圖中所示的測量結果是從 16 
Mbps 到 11.2Gbps 帶寬的數據速率。 
 
 
(a) 
 
(b) 
圖 2.4. ACCI 電路測量結果(a)16Mbps；(b)11.2 Gbps。 
 
本計畫提出了 ACCI 傳輸接收電路，由反
饋電阻放大器組成的一個自偏置的非接觸式
的傳輸方式。此電容耦合電路經由 65nm 1P9M 
CMOS 製程完成晶片實作及量測驗證。測試結
果顯示在電源電壓 1V 時其晶片與晶片資料傳
輸速率可達 10 Gbps。由於數據量的不斷增
加，為提升產品功能性則晶片與晶片間的數據
傳輸速度乃扮演關鍵性之角色，故進一步將
ACCI 電路加以改良乃為未來重要之研發方
向。 
 
 
3. 子計畫四：高性能類比數位轉換技術 (吳
介琮教授) 
本子計畫研究在奈米 CMOS 製程下的混合
訊號式積體電路設計技術，將利用數位信號處
理（DSP）的方法來彌補先進製程所造成的非
理想效應，進而完成高效能的混合信號式積體
電路。今年度的結案報告將描述一個我們設計
並且量測成功的 10-bit 200-MS/s pipelined 
ADC 晶片，此晶片是以 65m CMOS 製程製
作。我們提出雙路徑訊號放大的技術來產生
Pipeline Stage 的餘數。我們將每一 Pipeline 
Stage 切分粗階 MDAC 以及細階 MDAC。它們
所用的運算放大器需要不同的規格。不同規格
的運算放大器可以分別設計與最佳化。運算放
大器在不需要時會被關掉以節省耗電。我們利
用時間交錯電容組將雙路徑訊號放大技術運
用於 Pipeline Stage。當取樣頻率達 200MS/s
時，此 ADC 只需從 1 V 電源消耗 5.37 mW。
此 ADC 在整個 Nyquist Band 輸入頻率都至少
有 55 dB 的量測到的 SNDR 性能。此 ADC 晶
片的面積是 0.19mm2。以下將簡述此晶片的設
計。 
 
(3.1) A CMOS 5.37-mW 10-Bit 200-MS/s 
Dual-Path Pipelined ADC 
A pipelined ADC consists of a cascade of 
pipeline stages. Each pipeline stage uses the 
quantized-feed forward conversion operation to 
resolve its input into a digital code and an analog 
residue. The residue then serves as the input for 
the next stage. In most cases, it is the accuracy 
and speed of this residue generation that 
determines the overall performance of a pipeline 
ADC. In CMOS technologies, the residue 
generation is realized using a multiplying 
digital-to-analog converter (MDAC), consisting 
of an opamp, switches, and capacitors. It is the 
opamp that determines the performance of an 
MDAC. Key opamp specifications are dc gain, 
 7
Consider the 2nd pipeline stage, it is split 
into a coarse stage 2C and a fine stage 2F. Its 
two inputs are the coarse input V2c and the fine 
input V2f. Stage2C samples V2c[k] during Ф1b[k] 
and V2f[k] during Ф2[k]. Its output V3c[k] is 
generated during Ф1[k+1]. Stage 2F samples 
V2c[k] during Ф1b[k], V2f[k] during Ф2[k],and 
V3c[k] during Ф1[k+1]. Its output V3f[k] is 
generated during Ф2[k+1]. 
Excluding the 1st pipeline stage, all other 
pipeline stages employ the same architecture and 
the same timing scheme. Each stage has two 
inputs, a coarse input and a fine input. The 
effective input is the summation of the coarse 
input and the fine input. Each pipeline stage 
comprises a coarse stage and a fine stage. Both 
the coarse stage and the fine stage have an 
amplification time of half clock period in each 
clock cycle. Each pipeline stage includes a 
sub-ADC, which quantizes the coarse stage's 
output. The sub-ADC has the entire Ф2 period 
for quantization operation. Note that the design 
of the 1st pipeline stage is different. It receives 
only one input, V1. Stage 1C has only the 1b 
period for amplification. The sub-ADC that 
quantizes V1 has a quantization time shorter than 
the 1b period. 
The ADC was fabricated using a standard 
65nm CMOS process. Fig. 3.3 shows the chip 
micrograph. It has an active area of 0.19mm2, 
including clock generator and encoder. All 
capacitors are standard metal-oxide-metal 
(MOM) capacitors. The chip was mounted 
directly on a circuit board for testing. Voltage 
references are externally supplied. At 200MS/s 
sampling rate, the total power consumption of 
the ADC is 5.37mW, among which the opamps 
consume 3.11mW, the comparators consume 
0.11mW, the digital encoder consumes 0.36mW, 
and the clock drivers consume 1.55mW. 
Fig. 3.4 shows the measured differential 
nonlinearity (DNL) and integral nonlinearity 
(INL). The maximum DNL is+0.08/-0.38LSB, 
and the maximum INL is +1.36/-1.29LSB. Fig. 
3.5 shows the dynamic performance versus input 
frequency measured at 200MS/s sampling rate. 
At low input frequencies, the 
signal-to-noise-plus-distortion ratio (SNDR) is 
57dBand the spurious-free dynamic range 
(SFDR) is 64dB. The measured effectivere 
solution bandwidth (ERBW) is above 100MHz. 
Table 3.1 is the ADC performance summary. 
This ADC consumes 5.37mW from a 1V supply. 
The differential input signal range is 1.3Vpp. 
 
 
Fig. 3.3. ADC chip micrograph. 
 
 
Fig. 3.4. Measured DNL and INL. 
 
 
Fig. 3.5. Measured SNDR and SFDR. 
 9
 
圖 4.3. SEM photo of core circuit after 500-V CDM ESD 
test. 
 
(4.3) 高壓製程之靜電放電防護設計及高壓元
件安全操作區域之研究 
針對工業界的案例需求，本子計畫於一高
壓製程電路方案之應用中加入改進方法，藉由
改 善 佈 局 方 式 進 而 提 高 過 度 電 性 應 力
(Electrical Overstress, EOS)的容忍能力，此外
為了能更進一步增加容忍能力，亦提出了一偵
測電路以及補償電路，其提出之改善電路圖如
圖 4.4 所示。此提出的方法已於 0.6-m 40 伏
特 Bipolar-CMOS-DMOS (BCD)製程製作出實
驗晶片並成功驗證。 
 
 
圖 4.4. New proposed sense and compensation circuit. 
 
除了靜電放電等等的可靠度問題，高壓元
件中之安全操作區域 (Safe Operating Area, 
SOA)已儼然為另一個重要的可靠度議題。本
研究實驗了不同附載所引發的 SOA 現象，並
提出一些改進方法，改善 SOA 問題。在電路
應用方面，可以增加電路技巧例如置入齊納二
極體、電阻等等，使引發 SOA 的條件改變進
而改善。而在製程方面，改善方法有置入額外
基底參雜層、電流趨勢配置、和改變佈局方
式。然在一般積體電路設計公司無法直接改變
製程參數的情況下，只能以改變佈局方式來達
成，再利用佈局的變異情況下，改變原寄生元
件的形成或置入，將可以達到同樣的效果。 
 
(4.4) 系統層級之靜電放電防護設計 
由系統層級靜電放電測試所引起的可靠度
問題來自於多功能整合型的積體電路設計。圖
4.5 是我們所提出的四位元暫態偵測電路，此
偵測電路是利用反相器電路架構以及電阻電
容延遲效應來設計。此暫態偵測電路已於
0.13-μm 1.8-V CMOS 製程中實作，在系統層級
靜電放電或是快速暫態脈衝發生時，已成功驗
證可偵測出發生在電源線上的暫態干擾訊號
並紀錄，使電子產品在受到電磁干擾而故障
時，可配合韌體或軟體設定送出重新啟動訊號 
(reset) 使系統自動作回復的動作，圖 4.6 為實
際應用於手機面板的量測架設圖。 
 
 
圖 4.5. Proposed 4-bit transient-to-digital converter. 
 
 
圖 4.6. Measurement setup for system-level ESD test. 
國科會補助計畫衍生研發成果推廣資料表
日期:2012/10/23
國科會補助計畫
計畫名稱: 總計畫(I)
計畫主持人: 柯明道
計畫編號: 100-2221-E-009-095- 學門領域: 積體電路及系統設計
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
