---
layout: post
title:  "任意波形发生器"
author: XUP-2020
categories: [ project, 2020competition ]
image: assets/images/summer2020_21/cover.png
---

![isolution]({{ site.baseurl }}/assets/images/all_white.jpg)



**任意波形发生器**

**by&nbsp;于大江 &amp;&nbsp;张青毅**

&nbsp;

**第一部分**

设计概述 /Design Introduction

&nbsp;

设计了一个任意波形发生器，可通过WIFI远程配置波形相关参数，从而使DA输出符合要求的模拟信号，同时还可以远程实时接收到任意波形发生器的相关参数信息。

&nbsp;

通过这个设计我掌握了DDS原理，串口通信协议，FSM，数据传输格式的定义，74H595芯片使用，esp8266的配置，及对程序的优化。

&nbsp;

波形发生器是在电路设计与调试中应用很多的一种信号发生装置和信号源。一般的信号源仅能产生几种固定形状的波形,而任意波形发生器可以创造和产生任何可以设想的波形,其先导性易用性和灵活性大大方便人们的设计与调试。任意波形发生器对于模拟现场信号和各种信号合成能产生各种各样的波形。任意波形发生器是信号源的一种,它具有信号源所有的特点和要领,信号源在电子实验和测试处理中，并不测量任何参数,而是根据使用者的要求,仿真各种测试信号,提供给被测电路,以达到测试的需要，而任意波形发生器是&mdash;种特殊的信号源,具有综合其它信号源波形生成能力,因而适合各种仿真实验的需要。

![image_1]({{ site.baseurl }}/assets/images/summer2020_21/image_1.png)

**第二部分**

系统组成及功能说明 /System Construction &amp; Function Description

&nbsp;

1、DDS

DDS(Direct Digital Synthesizer)即数字合成器，是一种新型的频率合成技术，具有相对带宽大，频率转换时间短、分辨率高和相位连续性好等优点，很容易实现频率，相位和幅度的数控调制，广泛应用于通信领域。 DDS 的基本结构图如下图所示

![image_2]({{ site.baseurl }}/assets/images/summer2020_21/image_2.png) 

主要由相位累加器，相位调制器，波形数据表，和 D/A 转换器构成，相位累加器由 N 位加法器与 N 位寄存器构成。每来一个时钟，加法器就将频率控制字，与累加寄存器输出的相位数据相加，相加的结果又反馈至累加寄存器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加，这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此可以看出，在每一个时钟脉冲输入时，相位累加器便把频率控制字累加一次。相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率，就是 DDS 输出 的信号频率，用相位累加器输出的数据，作为波形存储器的相位采样地址，这样就可以把存储在波形存储器里的波形采样值经查表找出，完成相位到幅度的转换，波形存储器的付出送到 D/A 转换器，由 D/A 转换器将数字信号转换成模拟信号输出，DDS信号流程示意图如下图所示。

![image_3]({{ site.baseurl }}/assets/images/summer2020_21/image_3.png)

&nbsp;

由于相位累加器为 N 位，相当于把正弦信号在相位上的精度定义为 N 位，（N 的取值范围一般为 24~32），所以其分辨率为 1/2N，若系统时钟频率为 Fclk，频率控制字 fword 为 1，则输出频率为

**Fout=Fclk/** **2** **N** ，这个频率相当于&ldquo;基频&rdquo;，若 fword 为 B，则输出频率为**Fout=B&times;Fclk** **/2** **N** 

当系统输入时钟频率， Fclk不变时，输出信号频率由频率控制字 M 所决定，由上式可得：

**B=** **2** **N** **&times;Fout/Fclk** 其中 B 为频率字，注意 B 要取整，有时会有误差，在本设计中，N 取 32 位，系统时钟频率 Fclk 为 125 兆， 选取 ROM 的地址（即相位累加器的输出数据）时，可以间隔选通，相位寄存器输出的位数一般取 10~16 位，这种截取方法称为截断式用法，以减少 ROM 的容量，M 太大会导致 ROM 容量的成倍上升，而输出精度受 D/A 位数的限制未有很大改善，在本设计中 M 取 12 位。

&nbsp;

2、串口通信（FSM）

&nbsp;

![image_4]({{ site.baseurl }}/assets/images/summer2020_21/image_4.png)

2.1接收模块设计

![image_5]({{ site.baseurl }}/assets/images/summer2020_21/image_5.png) 

&ldquo;S_IDLE&rdquo;状态为空闲状态，上电后进入&ldquo;S_IDLE&rdquo;，如果信号&ldquo;rx_pin&rdquo;有下降沿，认为是串口的起始位，进入状态&ldquo;S_START&rdquo;,等一个 BIT 时间起始位结束后进入数据位接收状态&ldquo;S_REC_BYTE&rdquo;,接收完成以后进入&ldquo;S_STOP&rdquo;状态，在&ldquo;S_STOP&rdquo;没有等待一个 BIT 周期，只等待了半个 BIT 时间，这是因为如果等待了一个周期， 有可能会错过下一个数据的起始位判断，最后进入&ldquo;S_DATA&rdquo;状态，将接收到的数据送到其他模块。在这个模块中为了满足采样定理，在接受数据时每个数据都在波特率计数器的时间中点进行采样，以避免数据出错的情况。

![image_6]({{ site.baseurl }}/assets/images/summer2020_21/image_6.png) 

2.2发送模块设计

![image_7]({{ site.baseurl }}/assets/images/summer2020_21/image_7.png) 

上电后进入&ldquo;S_IDLE&rdquo;空闲状态，如果有发送请求，进入发送起始位状态&ldquo;S_START&rdquo;,起始位发送完成后进入发送数据位状态&ldquo;S_SEND_BYTE&rdquo;,数据位发送完成后进入发送停止位状态&ldquo;S_STOP&rdquo;,停止位发送完成后又进入空闲状态。在数据发送模块中，从顶层模块写入的数据 直接传递给寄存器&lsquo;tx_reg&rsquo;，并通过&lsquo;tx_reg&rsquo;寄存器模拟串口传输协议在状态机的条件转换下进行数据传送。

![image_8]({{ site.baseurl }}/assets/images/summer2020_21/image_8.png) 

2.3控制模块设计

![insert_1]({{ site.baseurl }}/assets/images/summer2020_21/insert_1.png) 

上电后进入&ldquo;IDLE&rdquo;空闲状态；然后进入&ldquo;SEND&rdquo;状态，发送完8个数据后进入&ldquo;等待&rdquo;状态；若接收到数据，则连续接收8个数据到波形参数配置寄存器，1s后再次回到&ldquo;发送&rdquo;状态。

&nbsp;

数据格式设计

![insert_2]({{ site.baseurl }}/assets/images/summer2020_21/insert_2.png) 

对接收到的第1到4个数据进行合并，存入频率寄存器中；第5到6个数据进行合并存入相位寄存器中；<a name="_Hlk47196681">第七个数据存入幅度寄存器中；</a>第8个数据存入波形寄存器中。

![image_9]({{ site.baseurl }}/assets/images/summer2020_21/image_9.png) 

3、WIFI

通过ESP8266配置软件配置两个esp8266模块处于分别为AP和Station模式,并设置成开机透传，每次启动后可自动连接，方便了数据传输。

 ![image_10]({{ site.baseurl }}/assets/images/summer2020_21/image_10.png) 

 ![image_11]({{ site.baseurl }}/assets/images/summer2020_21/image_11.png) 

**第三部分**

完成情况及性能参数 /Final Design &amp; Performance Parameters

频率：1Hz~33MHz

幅度：0.1~1vpp

相位：0~360度

波形：4种

&nbsp;

可以通过串口发送波形参数到FPGA中的参数寄存器

&nbsp;

可通过esp8266远程发送配置信息以及实时接收任意波形发生器状态信息。
