+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                        ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; rst_dsp11                                                                                                                                                                                                                        ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_dsp10                                                                                                                                                                                                                        ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_dsp01                                                                                                                                                                                                                        ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_dsp00                                                                                                                                                                                                                        ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_adr_read_MEM                                                                                                                                                                                                                 ; 6     ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_read_data_MEM                                                                                                                                                                                                                ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_test_sdram_wr                                                                                                                                                                                                                ; 6     ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; reset008                                                                                                                                                                                                                         ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_wr|altsyncram_component|auto_generated                                                                                                                                                                                         ; 38    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_wr                                                                                                                                                                                                                             ; 38    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_rd|altsyncram_component|auto_generated                                                                                                                                                                                         ; 38    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_rd                                                                                                                                                                                                                             ; 38    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1                                                                                                                                                                                                                               ; 88    ; 0              ; 0            ; 0              ; 79     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_CNTR0                                                                                                                                                                                                                      ; 71    ; 11             ; 0            ; 11             ; 58     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_sdr                                                                                                                                                                                                                          ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|spi_i2c_rd1                                                                                                                                                                                                                 ; 29    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|spi_i2c_upr1                                                                                                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|i2c_1                                                                                                                                                                                                                       ; 36    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|buf_i2c_inst|buf_i2c_iobuf_bidir_nho_component                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|buf_i2c_inst                                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|spi_eth1                                                                                                                                                                                                                    ; 37    ; 24             ; 0            ; 24             ; 1      ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|spi_rd_data_MAC0                                                                                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|spi_wr_data_MAC0                                                                                                                                                                                                            ; 6     ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|spi_wr_adr_MAC0                                                                                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|rst_controller_001                                                                                                                                                                                           ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|rst_controller|alt_rst_sync_uq1                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|rst_controller                                                                                                                                                                                               ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_phyip_terminator_0                                                                                                                                                                                         ; 276   ; 2              ; 3            ; 2              ; 278    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[0].g_rx.counter_rx_ready                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[0].g_rx.counter_rx_digitalreset                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[0].g_rx.counter_rx_analogreset                                                                                                             ; 4     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[0].g_rx.resync_rx_cal_busy                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|gen_embedded_reset.reset_controller|g_tx.g_tx[0].g_tx.counter_tx_ready                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|gen_embedded_reset.reset_controller|g_tx.g_tx[0].g_tx.counter_tx_digitalreset                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|gen_embedded_reset.reset_controller|g_tx.g_tx[0].g_tx.resync_tx_cal_busy                                                                                                                 ; 6     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|gen_embedded_reset.reset_controller|g_pll.counter_pll_powerdown                                                                                                                          ; 4     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|gen_embedded_reset.reset_controller                                                                                                                                                      ; 11    ; 2              ; 0            ; 2              ; 6      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rlv|o_narrow                                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rlv                                                                                                                                                                          ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_tx_phase_comp_fifo_error|o_narrow                                                                                                                                            ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_tx_phase_comp_fifo_error                                                                                                                                                     ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rx_bitslipboundaryselectout|o_narrow                                                                                                                                         ; 10    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rx_bitslipboundaryselectout                                                                                                                                                  ; 11    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rx_phase_comp_fifo_error|o_narrow                                                                                                                                            ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rx_phase_comp_fifo_error                                                                                                                                                     ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rx_a1a2sizeout|o_narrow                                                                                                                                                      ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rx_a1a2sizeout                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rx_disperr|o_narrow                                                                                                                                                          ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rx_disperr                                                                                                                                                                   ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rx_errdetect|o_narrow                                                                                                                                                        ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rx_errdetect                                                                                                                                                                 ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rx_syncstatus|o_narrow                                                                                                                                                       ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rx_syncstatus                                                                                                                                                                ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rx_patterndetect|o_narrow                                                                                                                                                    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rx_patterndetect                                                                                                                                                             ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_rx_a1a2size|o_narrow                                                                                                                                                        ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_rx_a1a2size                                                                                                                                                                 ; 7     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_rx_bitslip|o_narrow                                                                                                                                                         ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_rx_bitslip                                                                                                                                                                  ; 7     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_rx_bytereversalenable|o_narrow                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_rx_bytereversalenable                                                                                                                                                       ; 7     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_rx_bitreversalenable|o_narrow                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_rx_bitreversalenable                                                                                                                                                        ; 7     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_rx_enapatternalign|o_narrow                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_rx_enapatternalign                                                                                                                                                          ; 7     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_rx_invpolarity|o_narrow                                                                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_rx_invpolarity                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_tx_bitslipboundaryselect|o_narrow                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_tx_bitslipboundaryselect                                                                                                                                                    ; 15    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_tx_invpolarity|o_narrow                                                                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_tx_invpolarity                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs                                                                                                                                                                                  ; 59    ; 0              ; 27           ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|top_wait|rst_sync                                                                                                                                                                        ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|top_wait                                                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|csr                                                                                                                                                                                      ; 54    ; 0              ; 29           ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|av_xcvr_data_adapter_inst                                                                                                                                               ; 75    ; 33             ; 48           ; 33             ; 61     ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|av_reconfig_bundle_merger_inst                                                                                                                                          ; 232   ; 0              ; 4            ; 0              ; 232    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst|gen_status_reg_rx.alt_xcvr_resync_inst ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst|gen_status_reg_tx.alt_xcvr_resync_inst ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst                                        ; 30    ; 2              ; 11           ; 2              ; 23     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].av_reconfig_bundle_to_xcvr_inst                              ; 111   ; 5              ; 22           ; 5              ; 94     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm                                                                                      ; 415   ; 2              ; 65           ; 2              ; 88     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pld_pcs_interface                                     ; 217   ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_common_pld_pcs_interface                                 ; 146   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs                                                ; 167   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pcs_pma_interface                                     ; 125   ; 60             ; 0            ; 60             ; 48     ; 60              ; 60            ; 60              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface                                     ; 56    ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs                                                ; 230   ; 3              ; 0            ; 3              ; 278    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_common_pcs_pma_interface                                 ; 194   ; 20             ; 0            ; 20             ; 183    ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pld_pcs_interface                                     ; 156   ; 0              ; 0            ; 0              ; 266    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch                                                                       ; 461   ; 49             ; 0            ; 49             ; 601    ; 49              ; 49            ; 49              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs                                                                                            ; 429   ; 0              ; 0            ; 0              ; 569    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst                                                ; 132   ; 66             ; 9            ; 66             ; 64     ; 66              ; 66            ; 66              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma                                                                                  ; 72    ; 1              ; 6            ; 1              ; 58     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma                                                                                  ; 47    ; 0              ; 0            ; 0              ; 95     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma                                                                                            ; 80    ; 1              ; 1            ; 1              ; 153    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst                                                                                                        ; 164   ; 16             ; 0            ; 16             ; 132    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_xcvr_avmm_csr_inst|gen_status_reg_pll.alt_xcvr_resync_inst                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_xcvr_avmm_csr_inst                                                                           ; 25    ; 0              ; 14           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_reconfig_bundle_to_xcvr_inst                                                                 ; 111   ; 6              ; 22           ; 6              ; 92     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls                                                                                                             ; 73    ; 7              ; 1            ; 7              ; 55     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core                                                                                                                                                                         ; 179   ; 0              ; 4            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0|A5                                                                                                                                                                                          ; 214   ; 0              ; 5            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_custom_phyip_0                                                                                                                                                                                             ; 215   ; 19             ; 1            ; 19             ; 154    ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_tse_pcs_0                                                                                                                                                                                                  ; 69    ; 1              ; 1            ; 1              ; 58     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|avalon_arbiter                                                                                                                                                                                               ; 1244  ; 1150           ; 0            ; 1150           ; 98     ; 1150            ; 1150          ; 1150            ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst|i_tse_mac                                                                                                                                                                                                    ; 134   ; 24             ; 0            ; 24             ; 122    ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|eth_full1_inst                                                                                                                                                                                                              ; 228   ; 7              ; 0            ; 7              ; 201    ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|arp1                                                                                                                                                                                                                        ; 315   ; 8              ; 16           ; 8              ; 49     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|mem_ICMP_inst|altsyncram_component|auto_generated                                                                                                                                                                           ; 357   ; 0              ; 0            ; 0              ; 338    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|mem_ICMP_inst                                                                                                                                                                                                               ; 356   ; 612            ; 0            ; 612            ; 338    ; 612             ; 612           ; 612             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_1|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_1|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_1|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_1|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_1|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_1|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_1|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_1|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_1|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                                ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_1|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_1|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_1|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_1|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_1|dcfifo_component|auto_generated|ws_dgrp|dffpipe13                                                                                                                                                             ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_1|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_1|dcfifo_component|auto_generated|rs_dgwp|dffpipe3                                                                                                                                                              ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_1|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_1|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                                        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_1|dcfifo_component|auto_generated|rs_brp                                                                                                                                                                        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_1|dcfifo_component|auto_generated|rdaclr                                                                                                                                                                        ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_1|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                                      ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_1|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_1|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_1|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                              ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_1|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                              ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_1|dcfifo_component|auto_generated                                                                                                                                                                               ; 37    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_1                                                                                                                                                                                                               ; 37    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_0|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_0|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_0|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_0|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_0|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_0|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_0|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_0|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_0|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                                ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_0|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_0|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_0|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_0|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe13                                                                                                                                                             ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_0|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe3                                                                                                                                                              ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_0|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_0|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                                        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_0|dcfifo_component|auto_generated|rs_brp                                                                                                                                                                        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_0|dcfifo_component|auto_generated|rdaclr                                                                                                                                                                        ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_0|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                                      ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_0|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_0|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_0|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                              ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_0|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                              ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_0|dcfifo_component|auto_generated                                                                                                                                                                               ; 37    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|fifo_to_125_0                                                                                                                                                                                                               ; 37    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|crc1                                                                                                                                                                                                                        ; 97    ; 23             ; 7            ; 23             ; 103    ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|ram4_inst|altsyncram_component|auto_generated                                                                                                                                                                               ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|ram4_inst                                                                                                                                                                                                                   ; 56    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|udp1                                                                                                                                                                                                                        ; 317   ; 4              ; 0            ; 4              ; 49     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|time1                                                                                                                                                                                                                       ; 20    ; 0              ; 2            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|ar1                                                                                                                                                                                                                         ; 116   ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|udp_send2                                                                                                                                                                                                                   ; 277   ; 2              ; 0            ; 2              ; 48     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|mem3_inst|altsyncram_component|auto_generated                                                                                                                                                                               ; 357   ; 0              ; 0            ; 0              ; 338    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|mem3_inst                                                                                                                                                                                                                   ; 356   ; 612            ; 0            ; 612            ; 338    ; 612             ; 612           ; 612             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|spi_wr_crc_mem3                                                                                                                                                                                                             ; 6     ; 1              ; 0            ; 1              ; 49     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|spi_wr_data_mem3                                                                                                                                                                                                            ; 6     ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|spi_wr_adr_mem3                                                                                                                                                                                                             ; 6     ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|spi_rd_data_mem2                                                                                                                                                                                                            ; 38    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|spi_wr_adr_mem2                                                                                                                                                                                                             ; 6     ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|rcv1                                                                                                                                                                                                                        ; 67    ; 0              ; 33           ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|mem2_inst|altsyncram_component|auto_generated                                                                                                                                                                               ; 357   ; 0              ; 0            ; 0              ; 338    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|mem2_inst                                                                                                                                                                                                                   ; 356   ; 612            ; 0            ; 612            ; 338    ; 612             ; 612           ; 612             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|spi_wr_data_UDP_MAC0                                                                                                                                                                                                        ; 6     ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|udp_rcv1                                                                                                                                                                                                                    ; 167   ; 41             ; 3            ; 41             ; 403    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|mem1_inst|altsyncram_component|auto_generated                                                                                                                                                                               ; 357   ; 0              ; 0            ; 0              ; 338    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|mem1_inst                                                                                                                                                                                                                   ; 356   ; 612            ; 0            ; 612            ; 338    ; 612             ; 612           ; 612             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|spi_wr_data_adr_mem1                                                                                                                                                                                                        ; 6     ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|spi_rd_data_mem1                                                                                                                                                                                                            ; 38    ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|spi_rd_stat_mem1                                                                                                                                                                                                            ; 54    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|spi_wr_data_IP_my                                                                                                                                                                                                           ; 6     ; 1              ; 0            ; 1              ; 65     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|spi_wr_data_PORT_my                                                                                                                                                                                                         ; 6     ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|spi_wr_data_MAC_my                                                                                                                                                                                                          ; 6     ; 1              ; 0            ; 1              ; 49     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2|mrst1                                                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth2                                                                                                                                                                                                                             ; 78    ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; reset_ETH2                                                                                                                                                                                                                       ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tst1                                                                                                                                                                                                                             ; 1     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|spi_i2c_rd1                                                                                                                                                                                                                 ; 29    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|spi_i2c_upr1                                                                                                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|i2c_1                                                                                                                                                                                                                       ; 36    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|buf_i2c_inst|buf_i2c_iobuf_bidir_nho_component                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|buf_i2c_inst                                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|spi_eth1                                                                                                                                                                                                                    ; 37    ; 24             ; 0            ; 24             ; 1      ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|spi_rd_data_MAC0                                                                                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|spi_wr_data_MAC0                                                                                                                                                                                                            ; 6     ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|spi_wr_adr_MAC0                                                                                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|rst_controller_001                                                                                                                                                                                           ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|rst_controller|alt_rst_sync_uq1                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|rst_controller                                                                                                                                                                                               ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_phyip_terminator_0                                                                                                                                                                                         ; 276   ; 2              ; 3            ; 2              ; 278    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[0].g_rx.counter_rx_ready                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[0].g_rx.counter_rx_digitalreset                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[0].g_rx.counter_rx_analogreset                                                                                                             ; 4     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[0].g_rx.resync_rx_cal_busy                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|gen_embedded_reset.reset_controller|g_tx.g_tx[0].g_tx.counter_tx_ready                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|gen_embedded_reset.reset_controller|g_tx.g_tx[0].g_tx.counter_tx_digitalreset                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|gen_embedded_reset.reset_controller|g_tx.g_tx[0].g_tx.resync_tx_cal_busy                                                                                                                 ; 6     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|gen_embedded_reset.reset_controller|g_pll.counter_pll_powerdown                                                                                                                          ; 4     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|gen_embedded_reset.reset_controller                                                                                                                                                      ; 11    ; 2              ; 0            ; 2              ; 6      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rlv|o_narrow                                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rlv                                                                                                                                                                          ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_tx_phase_comp_fifo_error|o_narrow                                                                                                                                            ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_tx_phase_comp_fifo_error                                                                                                                                                     ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rx_bitslipboundaryselectout|o_narrow                                                                                                                                         ; 10    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rx_bitslipboundaryselectout                                                                                                                                                  ; 11    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rx_phase_comp_fifo_error|o_narrow                                                                                                                                            ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rx_phase_comp_fifo_error                                                                                                                                                     ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rx_a1a2sizeout|o_narrow                                                                                                                                                      ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rx_a1a2sizeout                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rx_disperr|o_narrow                                                                                                                                                          ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rx_disperr                                                                                                                                                                   ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rx_errdetect|o_narrow                                                                                                                                                        ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rx_errdetect                                                                                                                                                                 ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rx_syncstatus|o_narrow                                                                                                                                                       ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rx_syncstatus                                                                                                                                                                ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rx_patterndetect|o_narrow                                                                                                                                                    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|mux_rx_patterndetect                                                                                                                                                             ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_rx_a1a2size|o_narrow                                                                                                                                                        ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_rx_a1a2size                                                                                                                                                                 ; 7     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_rx_bitslip|o_narrow                                                                                                                                                         ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_rx_bitslip                                                                                                                                                                  ; 7     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_rx_bytereversalenable|o_narrow                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_rx_bytereversalenable                                                                                                                                                       ; 7     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_rx_bitreversalenable|o_narrow                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_rx_bitreversalenable                                                                                                                                                        ; 7     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_rx_enapatternalign|o_narrow                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_rx_enapatternalign                                                                                                                                                          ; 7     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_rx_invpolarity|o_narrow                                                                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_rx_invpolarity                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_tx_bitslipboundaryselect|o_narrow                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_tx_bitslipboundaryselect                                                                                                                                                    ; 15    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_tx_invpolarity|o_narrow                                                                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs|wmux_tx_invpolarity                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr_pcs                                                                                                                                                                                  ; 59    ; 0              ; 27           ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|top_wait|rst_sync                                                                                                                                                                        ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|top_wait                                                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|csr                                                                                                                                                                                      ; 54    ; 0              ; 29           ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|av_xcvr_data_adapter_inst                                                                                                                                               ; 75    ; 33             ; 48           ; 33             ; 61     ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|av_reconfig_bundle_merger_inst                                                                                                                                          ; 232   ; 0              ; 4            ; 0              ; 232    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst|gen_status_reg_rx.alt_xcvr_resync_inst ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst|gen_status_reg_tx.alt_xcvr_resync_inst ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst                                        ; 30    ; 2              ; 11           ; 2              ; 23     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].av_reconfig_bundle_to_xcvr_inst                              ; 111   ; 5              ; 22           ; 5              ; 94     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm                                                                                      ; 415   ; 2              ; 65           ; 2              ; 88     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pld_pcs_interface                                     ; 217   ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_common_pld_pcs_interface                                 ; 146   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs                                                ; 167   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pcs_pma_interface                                     ; 125   ; 60             ; 0            ; 60             ; 48     ; 60              ; 60            ; 60              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface                                     ; 56    ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs                                                ; 230   ; 3              ; 0            ; 3              ; 278    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_common_pcs_pma_interface                                 ; 194   ; 20             ; 0            ; 20             ; 183    ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pld_pcs_interface                                     ; 156   ; 0              ; 0            ; 0              ; 266    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch                                                                       ; 461   ; 49             ; 0            ; 49             ; 601    ; 49              ; 49            ; 49              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs                                                                                            ; 429   ; 0              ; 0            ; 0              ; 569    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst                                                ; 132   ; 66             ; 9            ; 66             ; 64     ; 66              ; 66            ; 66              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma                                                                                  ; 72    ; 1              ; 6            ; 1              ; 58     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma                                                                                  ; 47    ; 0              ; 0            ; 0              ; 95     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma                                                                                            ; 80    ; 1              ; 1            ; 1              ; 153    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst                                                                                                        ; 164   ; 16             ; 0            ; 16             ; 132    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_xcvr_avmm_csr_inst|gen_status_reg_pll.alt_xcvr_resync_inst                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_xcvr_avmm_csr_inst                                                                           ; 25    ; 0              ; 14           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_reconfig_bundle_to_xcvr_inst                                                                 ; 111   ; 6              ; 22           ; 6              ; 92     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls                                                                                                             ; 73    ; 7              ; 1            ; 7              ; 55     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core                                                                                                                                                                         ; 179   ; 0              ; 4            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0|A5                                                                                                                                                                                          ; 214   ; 0              ; 5            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_custom_phyip_0                                                                                                                                                                                             ; 215   ; 19             ; 1            ; 19             ; 154    ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_tse_pcs_0                                                                                                                                                                                                  ; 69    ; 1              ; 1            ; 1              ; 58     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|avalon_arbiter                                                                                                                                                                                               ; 1244  ; 1150           ; 0            ; 1150           ; 98     ; 1150            ; 1150          ; 1150            ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst|i_tse_mac                                                                                                                                                                                                    ; 134   ; 24             ; 0            ; 24             ; 122    ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|eth_full1_inst                                                                                                                                                                                                              ; 228   ; 7              ; 0            ; 7              ; 201    ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|arp1                                                                                                                                                                                                                        ; 315   ; 8              ; 16           ; 8              ; 49     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|mem_ICMP_inst|altsyncram_component|auto_generated                                                                                                                                                                           ; 357   ; 0              ; 0            ; 0              ; 338    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|mem_ICMP_inst                                                                                                                                                                                                               ; 356   ; 612            ; 0            ; 612            ; 338    ; 612             ; 612           ; 612             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_1|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_1|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_1|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_1|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_1|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_1|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_1|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_1|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_1|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                                ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_1|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_1|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_1|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_1|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_1|dcfifo_component|auto_generated|ws_dgrp|dffpipe13                                                                                                                                                             ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_1|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_1|dcfifo_component|auto_generated|rs_dgwp|dffpipe3                                                                                                                                                              ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_1|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_1|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                                        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_1|dcfifo_component|auto_generated|rs_brp                                                                                                                                                                        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_1|dcfifo_component|auto_generated|rdaclr                                                                                                                                                                        ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_1|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                                      ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_1|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_1|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_1|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                              ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_1|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                              ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_1|dcfifo_component|auto_generated                                                                                                                                                                               ; 37    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_1                                                                                                                                                                                                               ; 37    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_0|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_0|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_0|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_0|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_0|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_0|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_0|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_0|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_0|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                                ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_0|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_0|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_0|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_0|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe13                                                                                                                                                             ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_0|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe3                                                                                                                                                              ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_0|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_0|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                                        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_0|dcfifo_component|auto_generated|rs_brp                                                                                                                                                                        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_0|dcfifo_component|auto_generated|rdaclr                                                                                                                                                                        ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_0|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                                      ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_0|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_0|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_0|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                              ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_0|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                              ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_0|dcfifo_component|auto_generated                                                                                                                                                                               ; 37    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|fifo_to_125_0                                                                                                                                                                                                               ; 37    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|crc1                                                                                                                                                                                                                        ; 97    ; 23             ; 7            ; 23             ; 103    ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|ram4_inst|altsyncram_component|auto_generated                                                                                                                                                                               ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|ram4_inst                                                                                                                                                                                                                   ; 56    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|udp1                                                                                                                                                                                                                        ; 317   ; 4              ; 0            ; 4              ; 49     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|time1                                                                                                                                                                                                                       ; 20    ; 0              ; 2            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|ar1                                                                                                                                                                                                                         ; 116   ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|udp_send2                                                                                                                                                                                                                   ; 277   ; 2              ; 0            ; 2              ; 48     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|mem3_inst|altsyncram_component|auto_generated                                                                                                                                                                               ; 357   ; 0              ; 0            ; 0              ; 338    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|mem3_inst                                                                                                                                                                                                                   ; 356   ; 612            ; 0            ; 612            ; 338    ; 612             ; 612           ; 612             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|spi_wr_crc_mem3                                                                                                                                                                                                             ; 6     ; 1              ; 0            ; 1              ; 49     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|spi_wr_data_mem3                                                                                                                                                                                                            ; 6     ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|spi_wr_adr_mem3                                                                                                                                                                                                             ; 6     ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|spi_rd_data_mem2                                                                                                                                                                                                            ; 38    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|spi_wr_adr_mem2                                                                                                                                                                                                             ; 6     ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|rcv1                                                                                                                                                                                                                        ; 67    ; 0              ; 33           ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|mem2_inst|altsyncram_component|auto_generated                                                                                                                                                                               ; 357   ; 0              ; 0            ; 0              ; 338    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|mem2_inst                                                                                                                                                                                                                   ; 356   ; 612            ; 0            ; 612            ; 338    ; 612             ; 612           ; 612             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|spi_wr_data_UDP_MAC0                                                                                                                                                                                                        ; 6     ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|udp_rcv1                                                                                                                                                                                                                    ; 167   ; 41             ; 3            ; 41             ; 403    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|mem1_inst|altsyncram_component|auto_generated                                                                                                                                                                               ; 357   ; 0              ; 0            ; 0              ; 338    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|mem1_inst                                                                                                                                                                                                                   ; 356   ; 612            ; 0            ; 612            ; 338    ; 612             ; 612           ; 612             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|spi_wr_data_adr_mem1                                                                                                                                                                                                        ; 6     ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|spi_rd_data_mem1                                                                                                                                                                                                            ; 38    ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|spi_rd_stat_mem1                                                                                                                                                                                                            ; 54    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|spi_wr_data_IP_my                                                                                                                                                                                                           ; 6     ; 1              ; 0            ; 1              ; 65     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|spi_wr_data_PORT_my                                                                                                                                                                                                         ; 6     ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|spi_wr_data_MAC_my                                                                                                                                                                                                          ; 6     ; 1              ; 0            ; 1              ; 49     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1|mrst1                                                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; eth1                                                                                                                                                                                                                             ; 78    ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; reset_ETH1                                                                                                                                                                                                                       ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_wr_custom_phy_dac1_D2                                                                                                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_custom_phy_dac2_D2                                                                                                                                                                                                           ; 13    ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; reset007                                                                                                                                                                                                                         ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|gen_embedded_reset.reset_controller|g_tx.g_tx[0].g_tx.counter_tx_ready                                                                                                                               ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|gen_embedded_reset.reset_controller|g_tx.g_tx[0].g_tx.counter_tx_digitalreset                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|gen_embedded_reset.reset_controller|g_tx.g_tx[0].g_tx.resync_tx_cal_busy                                                                                                                             ; 6     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|gen_embedded_reset.reset_controller|g_pll.counter_pll_powerdown                                                                                                                                      ; 4     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|gen_embedded_reset.reset_controller                                                                                                                                                                  ; 18    ; 9              ; 8            ; 9              ; 11     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|mux_rlv|o_narrow                                                                                                                                                                             ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|mux_rlv                                                                                                                                                                                      ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|mux_tx_phase_comp_fifo_error|o_narrow                                                                                                                                                        ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|mux_tx_phase_comp_fifo_error                                                                                                                                                                 ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|mux_rx_bitslipboundaryselectout|o_narrow                                                                                                                                                     ; 15    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|mux_rx_bitslipboundaryselectout                                                                                                                                                              ; 16    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|mux_rx_phase_comp_fifo_error|o_narrow                                                                                                                                                        ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|mux_rx_phase_comp_fifo_error                                                                                                                                                                 ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|mux_rx_a1a2sizeout|o_narrow                                                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|mux_rx_a1a2sizeout                                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|mux_rx_disperr|o_narrow                                                                                                                                                                      ; 9     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|mux_rx_disperr                                                                                                                                                                               ; 10    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|mux_rx_errdetect|o_narrow                                                                                                                                                                    ; 9     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|mux_rx_errdetect                                                                                                                                                                             ; 10    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|mux_rx_syncstatus|o_narrow                                                                                                                                                                   ; 9     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|mux_rx_syncstatus                                                                                                                                                                            ; 10    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|mux_rx_patterndetect|o_narrow                                                                                                                                                                ; 9     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|mux_rx_patterndetect                                                                                                                                                                         ; 10    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|wmux_rx_a1a2size|o_narrow                                                                                                                                                                    ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|wmux_rx_a1a2size                                                                                                                                                                             ; 8     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|wmux_rx_bitslip|o_narrow                                                                                                                                                                     ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|wmux_rx_bitslip                                                                                                                                                                              ; 8     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|wmux_rx_bytereversalenable|o_narrow                                                                                                                                                          ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|wmux_rx_bytereversalenable                                                                                                                                                                   ; 8     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|wmux_rx_bitreversalenable|o_narrow                                                                                                                                                           ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|wmux_rx_bitreversalenable                                                                                                                                                                    ; 8     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|wmux_rx_enapatternalign|o_narrow                                                                                                                                                             ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|wmux_rx_enapatternalign                                                                                                                                                                      ; 8     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|wmux_rx_invpolarity|o_narrow                                                                                                                                                                 ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|wmux_rx_invpolarity                                                                                                                                                                          ; 8     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|wmux_tx_bitslipboundaryselect|o_narrow                                                                                                                                                       ; 15    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|wmux_tx_bitslipboundaryselect                                                                                                                                                                ; 20    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|wmux_tx_invpolarity|o_narrow                                                                                                                                                                 ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs|wmux_tx_invpolarity                                                                                                                                                                          ; 8     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr_pcs                                                                                                                                                                                              ; 82    ; 0              ; 27           ; 0              ; 54     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|top_wait|rst_sync                                                                                                                                                                                    ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|top_wait                                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|csr                                                                                                                                                                                                  ; 60    ; 0              ; 29           ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|av_xcvr_data_adapter_inst                                                                                                                                                           ; 172   ; 44             ; 64           ; 44             ; 156    ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|av_reconfig_bundle_merger_inst                                                                                                                                                      ; 464   ; 0              ; 12           ; 0              ; 464    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst|gen_status_reg_tx.alt_xcvr_resync_inst             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst                                                    ; 30    ; 8              ; 16           ; 8              ; 23     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].av_reconfig_bundle_to_xcvr_inst                                          ; 111   ; 5              ; 22           ; 5              ; 94     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm                                                                                                  ; 415   ; 2              ; 65           ; 2              ; 88     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pld_pcs_interface                                                 ; 217   ; 3              ; 0            ; 3              ; 99     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs                                                            ; 167   ; 60             ; 0            ; 60             ; 145    ; 60              ; 60            ; 60              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface                                                 ; 56    ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch                                                                                   ; 461   ; 527            ; 217          ; 527            ; 601    ; 527             ; 527           ; 527             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs                                                                                                        ; 429   ; 0              ; 0            ; 0              ; 569    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst                                                            ; 132   ; 66             ; 9            ; 66             ; 64     ; 66              ; 66            ; 66              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma                                                                                              ; 72    ; 4              ; 6            ; 4              ; 58     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma                                                                                                        ; 80    ; 97             ; 12           ; 97             ; 153    ; 97              ; 97            ; 97              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst                                                                                                                    ; 164   ; 16             ; 0            ; 16             ; 132    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_xcvr_avmm_csr_inst|gen_status_reg_pll.alt_xcvr_resync_inst                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_xcvr_avmm_csr_inst                                                                                       ; 25    ; 0              ; 14           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_reconfig_bundle_to_xcvr_inst                                                                             ; 111   ; 6              ; 22           ; 6              ; 92     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls                                                                                                                         ; 73    ; 7              ; 1            ; 7              ; 55     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst|gen_status_reg_tx.alt_xcvr_resync_inst             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst                                                    ; 30    ; 8              ; 16           ; 8              ; 23     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].av_reconfig_bundle_to_xcvr_inst                                          ; 111   ; 5              ; 22           ; 5              ; 94     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm                                                                                                  ; 415   ; 2              ; 65           ; 2              ; 88     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pld_pcs_interface                                                 ; 217   ; 3              ; 0            ; 3              ; 99     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs                                                            ; 167   ; 60             ; 0            ; 60             ; 145    ; 60              ; 60            ; 60              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface                                                 ; 56    ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch                                                                                   ; 461   ; 527            ; 217          ; 527            ; 601    ; 527             ; 527           ; 527             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs                                                                                                        ; 429   ; 0              ; 0            ; 0              ; 569    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst                                                            ; 132   ; 66             ; 9            ; 66             ; 64     ; 66              ; 66            ; 66              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma                                                                                              ; 72    ; 4              ; 6            ; 4              ; 58     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma                                                                                                        ; 80    ; 97             ; 12           ; 97             ; 153    ; 97              ; 97            ; 97              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst                                                                                                                    ; 164   ; 16             ; 0            ; 16             ; 132    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_xcvr_avmm_csr_inst|gen_status_reg_pll.alt_xcvr_resync_inst                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_xcvr_avmm_csr_inst                                                                                       ; 25    ; 0              ; 14           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_reconfig_bundle_to_xcvr_inst                                                                             ; 111   ; 6              ; 22           ; 6              ; 92     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls                                                                                                                         ; 73    ; 7              ; 1            ; 7              ; 55     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5|transceiver_core                                                                                                                                                                                     ; 377   ; 0              ; 7            ; 0              ; 293    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst|A5                                                                                                                                                                                                      ; 403   ; 0              ; 9            ; 0              ; 316    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2|custom_phy_dac_inst                                                                                                                                                                                                         ; 404   ; 42             ; 1            ; 42             ; 223    ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac2                                                                                                                                                                                                                             ; 82    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sa_ila_D2                                                                                                                                                                                                                        ; 35    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_error_dac2_D2                                                                                                                                                                                                                ; 21    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_error_dac1_D2                                                                                                                                                                                                                ; 21    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; reset006                                                                                                                                                                                                                         ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; error2_D2                                                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; error1_D2                                                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_wr_custom_phy_dac1                                                                                                                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_custom_phy_dac1                                                                                                                                                                                                              ; 13    ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; reset005                                                                                                                                                                                                                         ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|gen_embedded_reset.reset_controller|g_tx.g_tx[0].g_tx.counter_tx_ready                                                                                                                               ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|gen_embedded_reset.reset_controller|g_tx.g_tx[0].g_tx.counter_tx_digitalreset                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|gen_embedded_reset.reset_controller|g_tx.g_tx[0].g_tx.resync_tx_cal_busy                                                                                                                             ; 6     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|gen_embedded_reset.reset_controller|g_pll.counter_pll_powerdown                                                                                                                                      ; 4     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|gen_embedded_reset.reset_controller                                                                                                                                                                  ; 18    ; 9              ; 8            ; 9              ; 11     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|mux_rlv|o_narrow                                                                                                                                                                             ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|mux_rlv                                                                                                                                                                                      ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|mux_tx_phase_comp_fifo_error|o_narrow                                                                                                                                                        ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|mux_tx_phase_comp_fifo_error                                                                                                                                                                 ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|mux_rx_bitslipboundaryselectout|o_narrow                                                                                                                                                     ; 15    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|mux_rx_bitslipboundaryselectout                                                                                                                                                              ; 16    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|mux_rx_phase_comp_fifo_error|o_narrow                                                                                                                                                        ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|mux_rx_phase_comp_fifo_error                                                                                                                                                                 ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|mux_rx_a1a2sizeout|o_narrow                                                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|mux_rx_a1a2sizeout                                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|mux_rx_disperr|o_narrow                                                                                                                                                                      ; 9     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|mux_rx_disperr                                                                                                                                                                               ; 10    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|mux_rx_errdetect|o_narrow                                                                                                                                                                    ; 9     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|mux_rx_errdetect                                                                                                                                                                             ; 10    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|mux_rx_syncstatus|o_narrow                                                                                                                                                                   ; 9     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|mux_rx_syncstatus                                                                                                                                                                            ; 10    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|mux_rx_patterndetect|o_narrow                                                                                                                                                                ; 9     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|mux_rx_patterndetect                                                                                                                                                                         ; 10    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|wmux_rx_a1a2size|o_narrow                                                                                                                                                                    ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|wmux_rx_a1a2size                                                                                                                                                                             ; 8     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|wmux_rx_bitslip|o_narrow                                                                                                                                                                     ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|wmux_rx_bitslip                                                                                                                                                                              ; 8     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|wmux_rx_bytereversalenable|o_narrow                                                                                                                                                          ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|wmux_rx_bytereversalenable                                                                                                                                                                   ; 8     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|wmux_rx_bitreversalenable|o_narrow                                                                                                                                                           ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|wmux_rx_bitreversalenable                                                                                                                                                                    ; 8     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|wmux_rx_enapatternalign|o_narrow                                                                                                                                                             ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|wmux_rx_enapatternalign                                                                                                                                                                      ; 8     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|wmux_rx_invpolarity|o_narrow                                                                                                                                                                 ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|wmux_rx_invpolarity                                                                                                                                                                          ; 8     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|wmux_tx_bitslipboundaryselect|o_narrow                                                                                                                                                       ; 15    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|wmux_tx_bitslipboundaryselect                                                                                                                                                                ; 20    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|wmux_tx_invpolarity|o_narrow                                                                                                                                                                 ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs|wmux_tx_invpolarity                                                                                                                                                                          ; 8     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr_pcs                                                                                                                                                                                              ; 82    ; 0              ; 27           ; 0              ; 54     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|top_wait|rst_sync                                                                                                                                                                                    ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|top_wait                                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|csr                                                                                                                                                                                                  ; 60    ; 0              ; 29           ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|av_xcvr_data_adapter_inst                                                                                                                                                           ; 172   ; 44             ; 64           ; 44             ; 156    ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|av_reconfig_bundle_merger_inst                                                                                                                                                      ; 464   ; 0              ; 12           ; 0              ; 464    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst|gen_status_reg_tx.alt_xcvr_resync_inst             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst                                                    ; 30    ; 8              ; 16           ; 8              ; 23     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].av_reconfig_bundle_to_xcvr_inst                                          ; 111   ; 5              ; 22           ; 5              ; 94     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm                                                                                                  ; 415   ; 2              ; 65           ; 2              ; 88     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pld_pcs_interface                                                 ; 217   ; 3              ; 0            ; 3              ; 99     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs                                                            ; 167   ; 60             ; 0            ; 60             ; 145    ; 60              ; 60            ; 60              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface                                                 ; 56    ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch                                                                                   ; 461   ; 527            ; 217          ; 527            ; 601    ; 527             ; 527           ; 527             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs                                                                                                        ; 429   ; 0              ; 0            ; 0              ; 569    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst                                                            ; 132   ; 66             ; 9            ; 66             ; 64     ; 66              ; 66            ; 66              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma                                                                                              ; 72    ; 4              ; 6            ; 4              ; 58     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma                                                                                                        ; 80    ; 97             ; 12           ; 97             ; 153    ; 97              ; 97            ; 97              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst                                                                                                                    ; 164   ; 16             ; 0            ; 16             ; 132    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_xcvr_avmm_csr_inst|gen_status_reg_pll.alt_xcvr_resync_inst                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_xcvr_avmm_csr_inst                                                                                       ; 25    ; 0              ; 14           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_reconfig_bundle_to_xcvr_inst                                                                             ; 111   ; 6              ; 22           ; 6              ; 92     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls                                                                                                                         ; 73    ; 7              ; 1            ; 7              ; 55     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst|gen_status_reg_tx.alt_xcvr_resync_inst             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst                                                    ; 30    ; 8              ; 16           ; 8              ; 23     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].av_reconfig_bundle_to_xcvr_inst                                          ; 111   ; 5              ; 22           ; 5              ; 94     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm                                                                                                  ; 415   ; 2              ; 65           ; 2              ; 88     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pld_pcs_interface                                                 ; 217   ; 3              ; 0            ; 3              ; 99     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs                                                            ; 167   ; 60             ; 0            ; 60             ; 145    ; 60              ; 60            ; 60              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface                                                 ; 56    ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch                                                                                   ; 461   ; 527            ; 217          ; 527            ; 601    ; 527             ; 527           ; 527             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs                                                                                                        ; 429   ; 0              ; 0            ; 0              ; 569    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst                                                            ; 132   ; 66             ; 9            ; 66             ; 64     ; 66              ; 66            ; 66              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma                                                                                              ; 72    ; 4              ; 6            ; 4              ; 58     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma                                                                                                        ; 80    ; 97             ; 12           ; 97             ; 153    ; 97              ; 97            ; 97              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst                                                                                                                    ; 164   ; 16             ; 0            ; 16             ; 132    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_xcvr_avmm_csr_inst|gen_status_reg_pll.alt_xcvr_resync_inst                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_xcvr_avmm_csr_inst                                                                                       ; 25    ; 0              ; 14           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_reconfig_bundle_to_xcvr_inst                                                                             ; 111   ; 6              ; 22           ; 6              ; 92     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls                                                                                                                         ; 73    ; 7              ; 1            ; 7              ; 55     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5|transceiver_core                                                                                                                                                                                     ; 377   ; 0              ; 7            ; 0              ; 293    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst|A5                                                                                                                                                                                                      ; 403   ; 0              ; 9            ; 0              ; 316    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1|custom_phy_dac_inst                                                                                                                                                                                                         ; 404   ; 42             ; 1            ; 42             ; 223    ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dac1                                                                                                                                                                                                                             ; 82    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sa_ila                                                                                                                                                                                                                           ; 35    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_error_dac2                                                                                                                                                                                                                   ; 21    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_error_dac1                                                                                                                                                                                                                   ; 21    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; reset004                                                                                                                                                                                                                         ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; error2                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; error1                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_test2_sync                                                                                                                                                                                                                   ; 69    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_test1_sync                                                                                                                                                                                                                   ; 69    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx1|tickgen                                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx1                                                                                                                                                                                                                              ; 10    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tst_u1                                                                                                                                                                                                                           ; 412   ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; reset_u1_1                                                                                                                                                                                                                       ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi1                                                                                                                                                                                                                             ; 6     ; 1              ; 1            ; 1              ; 410    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; reset_spi1_1                                                                                                                                                                                                                     ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wcm1|registre_MEM_inst|altsyncram_component|auto_generated                                                                                                                                                                       ; 357   ; 0              ; 0            ; 0              ; 338    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wcm1|registre_MEM_inst                                                                                                                                                                                                           ; 357   ; 0              ; 0            ; 0              ; 338    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wcm1                                                                                                                                                                                                                             ; 413   ; 44             ; 6            ; 44             ; 371    ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; reset_wcm1_1                                                                                                                                                                                                                     ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sync1                                                                                                                                                                                                                            ; 408   ; 1              ; 0            ; 1              ; 262    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst_test_t1hz                                                                                                                                                                                                                   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; reset_sync1_1                                                                                                                                                                                                                    ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|ux710isdr                                                                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|dop                                                                                                                                                                                                          ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|ux005                                                                                                                                                                                                        ; 69    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|cordinv                                                                                                                                                                                                      ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u47                                                                                                                                                                                                          ; 36    ; 0              ; 15           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u46                                                                                                                                                                                                          ; 36    ; 0              ; 15           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u45                                                                                                                                                                                                          ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u44                                                                                                                                                                                                          ; 36    ; 0              ; 14           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u43                                                                                                                                                                                                          ; 36    ; 0              ; 14           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u42                                                                                                                                                                                                          ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u41                                                                                                                                                                                                          ; 36    ; 0              ; 13           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u40                                                                                                                                                                                                          ; 36    ; 0              ; 13           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u39                                                                                                                                                                                                          ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u38                                                                                                                                                                                                          ; 36    ; 0              ; 12           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u37                                                                                                                                                                                                          ; 36    ; 0              ; 12           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u36                                                                                                                                                                                                          ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u35                                                                                                                                                                                                          ; 36    ; 0              ; 11           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u34                                                                                                                                                                                                          ; 36    ; 0              ; 11           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u33                                                                                                                                                                                                          ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u32                                                                                                                                                                                                          ; 36    ; 0              ; 10           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u31                                                                                                                                                                                                          ; 36    ; 0              ; 10           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u30                                                                                                                                                                                                          ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u29                                                                                                                                                                                                          ; 36    ; 0              ; 9            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u28                                                                                                                                                                                                          ; 36    ; 0              ; 9            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u27                                                                                                                                                                                                          ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u26                                                                                                                                                                                                          ; 36    ; 0              ; 8            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u25                                                                                                                                                                                                          ; 36    ; 0              ; 8            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u24                                                                                                                                                                                                          ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u23                                                                                                                                                                                                          ; 36    ; 0              ; 7            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u22                                                                                                                                                                                                          ; 36    ; 0              ; 7            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u21                                                                                                                                                                                                          ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u20                                                                                                                                                                                                          ; 36    ; 0              ; 6            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u19                                                                                                                                                                                                          ; 36    ; 0              ; 6            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u18                                                                                                                                                                                                          ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u17                                                                                                                                                                                                          ; 36    ; 0              ; 5            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u16                                                                                                                                                                                                          ; 36    ; 0              ; 5            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u15                                                                                                                                                                                                          ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u14                                                                                                                                                                                                          ; 36    ; 0              ; 4            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u13                                                                                                                                                                                                          ; 36    ; 0              ; 4            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u12                                                                                                                                                                                                          ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u11                                                                                                                                                                                                          ; 36    ; 0              ; 3            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u10                                                                                                                                                                                                          ; 36    ; 0              ; 3            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u9                                                                                                                                                                                                           ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u8                                                                                                                                                                                                           ; 36    ; 0              ; 2            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u7                                                                                                                                                                                                           ; 36    ; 0              ; 2            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u6                                                                                                                                                                                                           ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u5                                                                                                                                                                                                           ; 36    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u4                                                                                                                                                                                                           ; 36    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|u3                                                                                                                                                                                                           ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|ux004                                                                                                                                                                                                        ; 35    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|ux0219                                                                                                                                                                                                       ; 48    ; 0              ; 27           ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|ux002                                                                                                                                                                                                        ; 32    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|ux001                                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|ux000                                                                                                                                                                                                        ; 51    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|ux003                                                                                                                                                                                                        ; 83    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|css                                                                                                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|cfs                                                                                                                                                                                                          ; 36    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0|ci                                                                                                                                                                                                           ; 19    ; 0              ; 2            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0|nco_ii_0                                                                                                                                                                                                              ; 99    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1|dds_0                                                                                                                                                                                                                       ; 99    ; 48             ; 0            ; 48             ; 33     ; 48              ; 48            ; 48              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dds1                                                                                                                                                                                                                             ; 132   ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufi1_inst2|bufi1_iobuf_in_1qh_component                                                                                                                                                                                         ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufi1_inst2                                                                                                                                                                                                                      ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_custom_phy_reg7_adc2                                                                                                                                                                                                         ; 29    ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_custom_phy_reg6_adc2                                                                                                                                                                                                         ; 29    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_custom_phy_reg5_adc2                                                                                                                                                                                                         ; 69    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_custom_phy_reg4_adc2                                                                                                                                                                                                         ; 69    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_custom_phy_reg1_adc2                                                                                                                                                                                                         ; 37    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_walign_adc2                                                                                                                                                                                                                  ; 13    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_error_sysref_adc2                                                                                                                                                                                                            ; 21    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_error_adc2                                                                                                                                                                                                                   ; 21    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; reset002                                                                                                                                                                                                                         ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; block_error_sysref_adc2                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; block_error_adc2                                                                                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2|lmfc1                                                                                                                                                                                                                       ; 21    ; 18             ; 0            ; 18             ; 2      ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2|al2|elastic1                                                                                                                                                                                                                ; 20    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2|al2|elastic0                                                                                                                                                                                                                ; 20    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2|al2                                                                                                                                                                                                                         ; 55    ; 4              ; 0            ; 4              ; 37     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2|al1|elastic1                                                                                                                                                                                                                ; 20    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2|al1|elastic0                                                                                                                                                                                                                ; 20    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2|al1                                                                                                                                                                                                                         ; 55    ; 4              ; 0            ; 4              ; 38     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2|gen_lane[3].al                                                                                                                                                                                                              ; 21    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2|gen_lane[2].al                                                                                                                                                                                                              ; 21    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2|gen_lane[1].al                                                                                                                                                                                                              ; 21    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2|gen_lane[0].al                                                                                                                                                                                                              ; 21    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2|fifo1_1                                                                                                                                                                                                                     ; 68    ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2                                                                                                                                                                                                                             ; 101   ; 0              ; 0            ; 0              ; 178    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[3].g_rx.counter_rx_ready                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[3].g_rx.counter_rx_digitalreset                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[3].g_rx.counter_rx_analogreset                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[3].g_rx.resync_rx_cal_busy                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[2].g_rx.counter_rx_ready                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[2].g_rx.counter_rx_digitalreset                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[2].g_rx.counter_rx_analogreset                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[2].g_rx.resync_rx_cal_busy                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[1].g_rx.counter_rx_ready                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[1].g_rx.counter_rx_digitalreset                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[1].g_rx.counter_rx_analogreset                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[1].g_rx.resync_rx_cal_busy                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[0].g_rx.counter_rx_ready                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[0].g_rx.counter_rx_digitalreset                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[0].g_rx.counter_rx_analogreset                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[0].g_rx.resync_rx_cal_busy                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller                                                                                                                                                            ; 32    ; 14             ; 9            ; 14             ; 21     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rlv|o_narrow                                                                                                                                                                       ; 9     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rlv                                                                                                                                                                                ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|mux_tx_phase_comp_fifo_error|o_narrow                                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|mux_tx_phase_comp_fifo_error                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rx_bitslipboundaryselectout|o_narrow                                                                                                                                               ; 25    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rx_bitslipboundaryselectout                                                                                                                                                        ; 26    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rx_phase_comp_fifo_error|o_narrow                                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rx_phase_comp_fifo_error                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rx_a1a2sizeout|o_narrow                                                                                                                                                            ; 13    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rx_a1a2sizeout                                                                                                                                                                     ; 14    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rx_disperr|o_narrow                                                                                                                                                                ; 13    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rx_disperr                                                                                                                                                                         ; 14    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rx_errdetect|o_narrow                                                                                                                                                              ; 13    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rx_errdetect                                                                                                                                                                       ; 14    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rx_syncstatus|o_narrow                                                                                                                                                             ; 13    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rx_syncstatus                                                                                                                                                                      ; 14    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rx_patterndetect|o_narrow                                                                                                                                                          ; 13    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rx_patterndetect                                                                                                                                                                   ; 14    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_rx_a1a2size|o_narrow                                                                                                                                                              ; 9     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_rx_a1a2size                                                                                                                                                                       ; 10    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_rx_bitslip|o_narrow                                                                                                                                                               ; 9     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_rx_bitslip                                                                                                                                                                        ; 10    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_rx_bytereversalenable|o_narrow                                                                                                                                                    ; 9     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_rx_bytereversalenable                                                                                                                                                             ; 10    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_rx_bitreversalenable|o_narrow                                                                                                                                                     ; 9     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_rx_bitreversalenable                                                                                                                                                              ; 10    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_rx_enapatternalign|o_narrow                                                                                                                                                       ; 9     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_rx_enapatternalign                                                                                                                                                                ; 10    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_rx_invpolarity|o_narrow                                                                                                                                                           ; 9     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_rx_invpolarity                                                                                                                                                                    ; 10    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_tx_bitslipboundaryselect|o_narrow                                                                                                                                                 ; 25    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_tx_bitslipboundaryselect                                                                                                                                                          ; 30    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_tx_invpolarity|o_narrow                                                                                                                                                           ; 9     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_tx_invpolarity                                                                                                                                                                    ; 10    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr_pcs                                                                                                                                                                                        ; 118   ; 0              ; 27           ; 0              ; 76     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|top_wait|rst_sync                                                                                                                                                                              ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|top_wait                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|csr                                                                                                                                                                                            ; 72    ; 0              ; 29           ; 0              ; 60     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|av_xcvr_data_adapter_inst                                                                                                                                                     ; 344   ; 88             ; 128          ; 88             ; 312    ; 88              ; 88            ; 88              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|av_reconfig_bundle_merger_inst                                                                                                                                                ; 464   ; 0              ; 12           ; 0              ; 464    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst|gen_status_reg_rx.alt_xcvr_resync_inst       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst                                              ; 30    ; 5              ; 13           ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].av_reconfig_bundle_to_xcvr_inst                                    ; 111   ; 5              ; 22           ; 5              ; 94     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm                                                                                            ; 415   ; 2              ; 65           ; 2              ; 88     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_common_pld_pcs_interface                                       ; 146   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pcs_pma_interface                                           ; 125   ; 60             ; 0            ; 60             ; 48     ; 60              ; 60            ; 60              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs                                                      ; 230   ; 71             ; 0            ; 71             ; 278    ; 71              ; 71            ; 71              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_common_pcs_pma_interface                                       ; 194   ; 31             ; 0            ; 31             ; 183    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pld_pcs_interface                                           ; 156   ; 0              ; 0            ; 0              ; 266    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch                                                                             ; 461   ; 155            ; 179          ; 155            ; 601    ; 155             ; 155           ; 155             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs                                                                                                  ; 429   ; 0              ; 0            ; 0              ; 569    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma                                                                                        ; 47    ; 3              ; 0            ; 3              ; 95     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pma                                                                                                  ; 80    ; 57             ; 36           ; 57             ; 153    ; 57              ; 57            ; 57              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst                                                                                                              ; 164   ; 17             ; 0            ; 17             ; 132    ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst|gen_status_reg_rx.alt_xcvr_resync_inst       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst                                              ; 30    ; 5              ; 13           ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].av_reconfig_bundle_to_xcvr_inst                                    ; 111   ; 5              ; 22           ; 5              ; 94     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm                                                                                            ; 415   ; 2              ; 65           ; 2              ; 88     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_common_pld_pcs_interface                                       ; 146   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pcs_pma_interface                                           ; 125   ; 60             ; 0            ; 60             ; 48     ; 60              ; 60            ; 60              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs                                                      ; 230   ; 71             ; 0            ; 71             ; 278    ; 71              ; 71            ; 71              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_common_pcs_pma_interface                                       ; 194   ; 31             ; 0            ; 31             ; 183    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pld_pcs_interface                                           ; 156   ; 0              ; 0            ; 0              ; 266    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch                                                                             ; 461   ; 155            ; 179          ; 155            ; 601    ; 155             ; 155           ; 155             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs                                                                                                  ; 429   ; 0              ; 0            ; 0              ; 569    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma                                                                                        ; 47    ; 3              ; 0            ; 3              ; 95     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pma                                                                                                  ; 80    ; 57             ; 36           ; 57             ; 153    ; 57              ; 57            ; 57              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst                                                                                                              ; 164   ; 17             ; 0            ; 17             ; 132    ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst|gen_status_reg_rx.alt_xcvr_resync_inst       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst                                              ; 30    ; 5              ; 13           ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].av_reconfig_bundle_to_xcvr_inst                                    ; 111   ; 5              ; 22           ; 5              ; 94     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm                                                                                            ; 415   ; 2              ; 65           ; 2              ; 88     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_common_pld_pcs_interface                                       ; 146   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pcs_pma_interface                                           ; 125   ; 60             ; 0            ; 60             ; 48     ; 60              ; 60            ; 60              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs                                                      ; 230   ; 71             ; 0            ; 71             ; 278    ; 71              ; 71            ; 71              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_common_pcs_pma_interface                                       ; 194   ; 31             ; 0            ; 31             ; 183    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pld_pcs_interface                                           ; 156   ; 0              ; 0            ; 0              ; 266    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch                                                                             ; 461   ; 155            ; 179          ; 155            ; 601    ; 155             ; 155           ; 155             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs                                                                                                  ; 429   ; 0              ; 0            ; 0              ; 569    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma                                                                                        ; 47    ; 3              ; 0            ; 3              ; 95     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma                                                                                                  ; 80    ; 57             ; 36           ; 57             ; 153    ; 57              ; 57            ; 57              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst                                                                                                              ; 164   ; 17             ; 0            ; 17             ; 132    ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst|gen_status_reg_rx.alt_xcvr_resync_inst       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst                                              ; 30    ; 5              ; 13           ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].av_reconfig_bundle_to_xcvr_inst                                    ; 111   ; 5              ; 22           ; 5              ; 94     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm                                                                                            ; 415   ; 2              ; 65           ; 2              ; 88     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_common_pld_pcs_interface                                       ; 146   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pcs_pma_interface                                           ; 125   ; 60             ; 0            ; 60             ; 48     ; 60              ; 60            ; 60              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs                                                      ; 230   ; 71             ; 0            ; 71             ; 278    ; 71              ; 71            ; 71              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_common_pcs_pma_interface                                       ; 194   ; 31             ; 0            ; 31             ; 183    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pld_pcs_interface                                           ; 156   ; 0              ; 0            ; 0              ; 266    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch                                                                             ; 461   ; 155            ; 179          ; 155            ; 601    ; 155             ; 155           ; 155             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs                                                                                                  ; 429   ; 0              ; 0            ; 0              ; 569    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma                                                                                        ; 47    ; 3              ; 0            ; 3              ; 95     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma                                                                                                  ; 80    ; 57             ; 36           ; 57             ; 153    ; 57              ; 57            ; 57              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst                                                                                                              ; 164   ; 17             ; 0            ; 17             ; 132    ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5|transceiver_core                                                                                                                                                                               ; 471   ; 1              ; 9            ; 1              ; 401    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst|A5                                                                                                                                                                                                ; 479   ; 0              ; 17           ; 0              ; 412    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy|custom_phy_4line_inst                                                                                                                                                                                                   ; 480   ; 146            ; 1            ; 146            ; 354    ; 146             ; 146           ; 146             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc2_phy                                                                                                                                                                                                                         ; 10    ; 0              ; 0            ; 0              ; 137    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_custom_phy_reg7_adc1                                                                                                                                                                                                         ; 29    ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_custom_phy_reg6_adc1                                                                                                                                                                                                         ; 29    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_custom_phy_reg5_adc1                                                                                                                                                                                                         ; 69    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_custom_phy_reg4_adc1                                                                                                                                                                                                         ; 69    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_custom_phy_reg1_adc1                                                                                                                                                                                                         ; 37    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_walign_adc1                                                                                                                                                                                                                  ; 13    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_error_sysref_adc1                                                                                                                                                                                                            ; 21    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_error_adc1                                                                                                                                                                                                                   ; 21    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; reset001                                                                                                                                                                                                                         ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; block_error_sysref_adc1                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; block_error_adc1                                                                                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1|lmfc1                                                                                                                                                                                                                       ; 21    ; 18             ; 0            ; 18             ; 2      ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1|al2|elastic1                                                                                                                                                                                                                ; 20    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1|al2|elastic0                                                                                                                                                                                                                ; 20    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1|al2                                                                                                                                                                                                                         ; 55    ; 4              ; 0            ; 4              ; 37     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1|al1|elastic1                                                                                                                                                                                                                ; 20    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1|al1|elastic0                                                                                                                                                                                                                ; 20    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1|al1                                                                                                                                                                                                                         ; 55    ; 4              ; 0            ; 4              ; 38     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1|gen_lane[3].al                                                                                                                                                                                                              ; 21    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1|gen_lane[2].al                                                                                                                                                                                                              ; 21    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1|gen_lane[1].al                                                                                                                                                                                                              ; 21    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1|gen_lane[0].al                                                                                                                                                                                                              ; 21    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1|fifo1_1                                                                                                                                                                                                                     ; 68    ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1                                                                                                                                                                                                                             ; 101   ; 0              ; 0            ; 0              ; 178    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[3].g_rx.counter_rx_ready                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[3].g_rx.counter_rx_digitalreset                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[3].g_rx.counter_rx_analogreset                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[3].g_rx.resync_rx_cal_busy                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[2].g_rx.counter_rx_ready                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[2].g_rx.counter_rx_digitalreset                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[2].g_rx.counter_rx_analogreset                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[2].g_rx.resync_rx_cal_busy                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[1].g_rx.counter_rx_ready                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[1].g_rx.counter_rx_digitalreset                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[1].g_rx.counter_rx_analogreset                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[1].g_rx.resync_rx_cal_busy                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[0].g_rx.counter_rx_ready                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[0].g_rx.counter_rx_digitalreset                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[0].g_rx.counter_rx_analogreset                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller|g_rx.g_rx[0].g_rx.resync_rx_cal_busy                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|gen_embedded_reset.reset_controller                                                                                                                                                            ; 32    ; 14             ; 9            ; 14             ; 21     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rlv|o_narrow                                                                                                                                                                       ; 9     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rlv                                                                                                                                                                                ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|mux_tx_phase_comp_fifo_error|o_narrow                                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|mux_tx_phase_comp_fifo_error                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rx_bitslipboundaryselectout|o_narrow                                                                                                                                               ; 25    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rx_bitslipboundaryselectout                                                                                                                                                        ; 26    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rx_phase_comp_fifo_error|o_narrow                                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rx_phase_comp_fifo_error                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rx_a1a2sizeout|o_narrow                                                                                                                                                            ; 13    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rx_a1a2sizeout                                                                                                                                                                     ; 14    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rx_disperr|o_narrow                                                                                                                                                                ; 13    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rx_disperr                                                                                                                                                                         ; 14    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rx_errdetect|o_narrow                                                                                                                                                              ; 13    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rx_errdetect                                                                                                                                                                       ; 14    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rx_syncstatus|o_narrow                                                                                                                                                             ; 13    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rx_syncstatus                                                                                                                                                                      ; 14    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rx_patterndetect|o_narrow                                                                                                                                                          ; 13    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|mux_rx_patterndetect                                                                                                                                                                   ; 14    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_rx_a1a2size|o_narrow                                                                                                                                                              ; 9     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_rx_a1a2size                                                                                                                                                                       ; 10    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_rx_bitslip|o_narrow                                                                                                                                                               ; 9     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_rx_bitslip                                                                                                                                                                        ; 10    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_rx_bytereversalenable|o_narrow                                                                                                                                                    ; 9     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_rx_bytereversalenable                                                                                                                                                             ; 10    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_rx_bitreversalenable|o_narrow                                                                                                                                                     ; 9     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_rx_bitreversalenable                                                                                                                                                              ; 10    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_rx_enapatternalign|o_narrow                                                                                                                                                       ; 9     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_rx_enapatternalign                                                                                                                                                                ; 10    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_rx_invpolarity|o_narrow                                                                                                                                                           ; 9     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_rx_invpolarity                                                                                                                                                                    ; 10    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_tx_bitslipboundaryselect|o_narrow                                                                                                                                                 ; 25    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_tx_bitslipboundaryselect                                                                                                                                                          ; 30    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_tx_invpolarity|o_narrow                                                                                                                                                           ; 9     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs|wmux_tx_invpolarity                                                                                                                                                                    ; 10    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr_pcs                                                                                                                                                                                        ; 118   ; 0              ; 27           ; 0              ; 76     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|top_wait|rst_sync                                                                                                                                                                              ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|top_wait                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|csr                                                                                                                                                                                            ; 72    ; 0              ; 29           ; 0              ; 60     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|av_xcvr_data_adapter_inst                                                                                                                                                     ; 344   ; 88             ; 128          ; 88             ; 312    ; 88              ; 88            ; 88              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|av_reconfig_bundle_merger_inst                                                                                                                                                ; 464   ; 0              ; 12           ; 0              ; 464    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst|gen_status_reg_rx.alt_xcvr_resync_inst       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst                                              ; 30    ; 5              ; 13           ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].av_reconfig_bundle_to_xcvr_inst                                    ; 111   ; 5              ; 22           ; 5              ; 94     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm                                                                                            ; 415   ; 2              ; 65           ; 2              ; 88     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_common_pld_pcs_interface                                       ; 146   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pcs_pma_interface                                           ; 125   ; 60             ; 0            ; 60             ; 48     ; 60              ; 60            ; 60              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs                                                      ; 230   ; 71             ; 0            ; 71             ; 278    ; 71              ; 71            ; 71              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_common_pcs_pma_interface                                       ; 194   ; 31             ; 0            ; 31             ; 183    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pld_pcs_interface                                           ; 156   ; 0              ; 0            ; 0              ; 266    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch                                                                             ; 461   ; 155            ; 179          ; 155            ; 601    ; 155             ; 155           ; 155             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs                                                                                                  ; 429   ; 0              ; 0            ; 0              ; 569    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma                                                                                        ; 47    ; 3              ; 0            ; 3              ; 95     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pma                                                                                                  ; 80    ; 57             ; 36           ; 57             ; 153    ; 57              ; 57            ; 57              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst                                                                                                              ; 164   ; 17             ; 0            ; 17             ; 132    ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst|gen_status_reg_rx.alt_xcvr_resync_inst       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst                                              ; 30    ; 5              ; 13           ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].av_reconfig_bundle_to_xcvr_inst                                    ; 111   ; 5              ; 22           ; 5              ; 94     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm                                                                                            ; 415   ; 2              ; 65           ; 2              ; 88     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_common_pld_pcs_interface                                       ; 146   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pcs_pma_interface                                           ; 125   ; 60             ; 0            ; 60             ; 48     ; 60              ; 60            ; 60              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs                                                      ; 230   ; 71             ; 0            ; 71             ; 278    ; 71              ; 71            ; 71              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_common_pcs_pma_interface                                       ; 194   ; 31             ; 0            ; 31             ; 183    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pld_pcs_interface                                           ; 156   ; 0              ; 0            ; 0              ; 266    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch                                                                             ; 461   ; 155            ; 179          ; 155            ; 601    ; 155             ; 155           ; 155             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs                                                                                                  ; 429   ; 0              ; 0            ; 0              ; 569    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma                                                                                        ; 47    ; 3              ; 0            ; 3              ; 95     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pma                                                                                                  ; 80    ; 57             ; 36           ; 57             ; 153    ; 57              ; 57            ; 57              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst                                                                                                              ; 164   ; 17             ; 0            ; 17             ; 132    ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst|gen_status_reg_rx.alt_xcvr_resync_inst       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst                                              ; 30    ; 5              ; 13           ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].av_reconfig_bundle_to_xcvr_inst                                    ; 111   ; 5              ; 22           ; 5              ; 94     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm                                                                                            ; 415   ; 2              ; 65           ; 2              ; 88     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_common_pld_pcs_interface                                       ; 146   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pcs_pma_interface                                           ; 125   ; 60             ; 0            ; 60             ; 48     ; 60              ; 60            ; 60              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs                                                      ; 230   ; 71             ; 0            ; 71             ; 278    ; 71              ; 71            ; 71              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_common_pcs_pma_interface                                       ; 194   ; 31             ; 0            ; 31             ; 183    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pld_pcs_interface                                           ; 156   ; 0              ; 0            ; 0              ; 266    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch                                                                             ; 461   ; 155            ; 179          ; 155            ; 601    ; 155             ; 155           ; 155             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs                                                                                                  ; 429   ; 0              ; 0            ; 0              ; 569    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma                                                                                        ; 47    ; 3              ; 0            ; 3              ; 95     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma                                                                                                  ; 80    ; 57             ; 36           ; 57             ; 153    ; 57              ; 57            ; 57              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst                                                                                                              ; 164   ; 17             ; 0            ; 17             ; 132    ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst|gen_status_reg_rx.alt_xcvr_resync_inst       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst                                              ; 30    ; 5              ; 13           ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].av_reconfig_bundle_to_xcvr_inst                                    ; 111   ; 5              ; 22           ; 5              ; 94     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_xcvr_avmm                                                                                            ; 415   ; 2              ; 65           ; 2              ; 88     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_common_pld_pcs_interface                                       ; 146   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pcs_pma_interface                                           ; 125   ; 60             ; 0            ; 60             ; 48     ; 60              ; 60            ; 60              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs                                                      ; 230   ; 71             ; 0            ; 71             ; 278    ; 71              ; 71            ; 71              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_common_pcs_pma_interface                                       ; 194   ; 31             ; 0            ; 31             ; 183    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pld_pcs_interface                                           ; 156   ; 0              ; 0            ; 0              ; 266    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch                                                                             ; 461   ; 155            ; 179          ; 155            ; 601    ; 155             ; 155           ; 155             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs                                                                                                  ; 429   ; 0              ; 0            ; 0              ; 569    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma                                                                                        ; 47    ; 3              ; 0            ; 3              ; 95     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma                                                                                                  ; 80    ; 57             ; 36           ; 57             ; 153    ; 57              ; 57            ; 57              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst                                                                                                              ; 164   ; 17             ; 0            ; 17             ; 132    ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5|transceiver_core                                                                                                                                                                               ; 471   ; 1              ; 9            ; 1              ; 401    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst|A5                                                                                                                                                                                                ; 479   ; 0              ; 17           ; 0              ; 412    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy|custom_phy_4line_inst                                                                                                                                                                                                   ; 480   ; 146            ; 1            ; 146            ; 354    ; 146             ; 146           ; 146             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc1_phy                                                                                                                                                                                                                         ; 10    ; 0              ; 0            ; 0              ; 137    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_mk                                                                                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_control3                                                                                                                                                                                                                     ; 13    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_control2                                                                                                                                                                                                                     ; 13    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_control1                                                                                                                                                                                                                     ; 13    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_LED                                                                                                                                                                                                                          ; 5     ; 5              ; 0            ; 5              ; 8      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_PWRDN                                                                                                                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_upr1                                                                                                                                                                                                                         ; 5     ; 3              ; 0            ; 3              ; 8      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_att4                                                                                                                                                                                                                         ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_att3                                                                                                                                                                                                                         ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_att2                                                                                                                                                                                                                         ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_att1                                                                                                                                                                                                                         ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; reset000                                                                                                                                                                                                                         ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_TEST_wr                                                                                                                                                                                                                      ; 5     ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_TEST_rd                                                                                                                                                                                                                      ; 37    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_test                                                                                                                                                                                                                         ; 37    ; 33             ; 0            ; 33             ; 1      ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufi5_inst|bufi5_iobuf_in_5qh_component                                                                                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufi5_inst                                                                                                                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufi1_inst5|bufi1_iobuf_in_1qh_component                                                                                                                                                                                         ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufi1_inst5                                                                                                                                                                                                                      ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufout17_inst2|bufout17_iobuf_out_fjs_component                                                                                                                                                                                  ; 17    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufout17_inst2                                                                                                                                                                                                                   ; 17    ; 3              ; 0            ; 3              ; 17     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; buf_out1_inst2|buf_out1_iobuf_out_ohs_component                                                                                                                                                                                  ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; buf_out1_inst2                                                                                                                                                                                                                   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; buf_out1_inst1|buf_out1_iobuf_out_ohs_component                                                                                                                                                                                  ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; buf_out1_inst1                                                                                                                                                                                                                   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufout16_inst|bufout16_iobuf_out_ejs_component                                                                                                                                                                                   ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufout16_inst                                                                                                                                                                                                                    ; 16    ; 6              ; 0            ; 6              ; 16     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufi6_inst2|bufi6_iobuf_in_6qh_component                                                                                                                                                                                         ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufi6_inst2                                                                                                                                                                                                                      ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufout3_inst1|bufout3_iobuf_out_qhs_component                                                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufout3_inst1                                                                                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufi4_inst1|bufi4_iobuf_in_4qh_component                                                                                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufi4_inst1                                                                                                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufi_d2_sdo|bufi1_iobuf_in_1qh_component                                                                                                                                                                                         ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufi_d2_sdo                                                                                                                                                                                                                      ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufi_d1_sdo|bufi1_iobuf_in_1qh_component                                                                                                                                                                                         ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufi_d1_sdo                                                                                                                                                                                                                      ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufout11_1|bufout11_iobuf_out_9js_component                                                                                                                                                                                      ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufout11_1                                                                                                                                                                                                                       ; 11    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; buf4_1|bufi4_iobuf_in_4qh_component                                                                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; buf4_1                                                                                                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufi1_inst1|bufi1_iobuf_in_1qh_component                                                                                                                                                                                         ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufi1_inst1                                                                                                                                                                                                                      ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; buf_out1_1|buf_out1_iobuf_out_ohs_component                                                                                                                                                                                      ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; buf_out1_1                                                                                                                                                                                                                       ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufi3_1|bufi3_iobuf_in_3qh_component                                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufi3_1                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufout10_inst|bufout10_iobuf_out_8js_component                                                                                                                                                                                   ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufout10_inst                                                                                                                                                                                                                    ; 10    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; buf34_out_inst|buf34_out_iobuf_out_ejs_component                                                                                                                                                                                 ; 34    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; buf34_out_inst                                                                                                                                                                                                                   ; 34    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; buf_in24_inst1|bufin24_iobuf_in_mrh_component                                                                                                                                                                                    ; 24    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; buf_in24_inst1                                                                                                                                                                                                                   ; 24    ; 2              ; 0            ; 2              ; 24     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufout2_1|bufout2_iobuf_out_phs_component                                                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufout2_1                                                                                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tst_led2                                                                                                                                                                                                                         ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; buf_out1_inst3|buf_out1_iobuf_out_ohs_component                                                                                                                                                                                  ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; buf_out1_inst3                                                                                                                                                                                                                   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufi3_inst1|bufi3_iobuf_in_3qh_component                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bufi3_inst1                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst8                                                                                                                                                                                                                             ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst7                                                                                                                                                                                                                             ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst6                                                                                                                                                                                                                             ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst3                                                                                                                                                                                                                             ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_125_eth1                                                                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_125_eth0                                                                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_96_dac2|pll_96_48_inst                                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_96_dac2                                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_96_dac1|pll_96_48_inst                                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_96_dac1                                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll240_120_ADC2                                                                                                                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll240_120_ADC1                                                                                                                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_1                                                                                                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
