<?xml version="1.0" encoding="utf-8" standalone="no"?>
<!DOCTYPE Archive SYSTEM "http://greenstone.org/dtd/Archive/1.0/Archive.dtd">
<Archive>
<Section>
  <Description>
    <Metadata name="gsdldoctype">indexed_doc</Metadata>
    <Metadata name="Language">en</Metadata>
    <Metadata name="Encoding">utf8</Metadata>
    <Metadata name="Title">Slide 1</Metadata>
    <Metadata name="URL">http://C:/Program Files/Greenstone/tmp/F641.html</Metadata>
    <Metadata name="UTF8URL">http://C:/Program Files/Greenstone/tmp/F641.html</Metadata>
    <Metadata name="gsdlsourcefilename">import\ch-3.pdf</Metadata>
    <Metadata name="gsdlconvertedfilename">C:\Program Files\Greenstone\tmp\F641.html</Metadata>
    <Metadata name="OrigSource">F641.html</Metadata>
    <Metadata name="Source">ch-3.pdf</Metadata>
    <Metadata name="SourceFile">ch-3.pdf</Metadata>
    <Metadata name="Plugin">PDFPlugin</Metadata>
    <Metadata name="FileSize">728524</Metadata>
    <Metadata name="FilenameRoot">ch-3</Metadata>
    <Metadata name="FileFormat">PDF</Metadata>
    <Metadata name="srcicon">_iconpdf_</Metadata>
    <Metadata name="srclink_file">doc.pdf</Metadata>
    <Metadata name="srclinkFile">doc.pdf</Metadata>
    <Metadata name="NumPages">64</Metadata>
    <Metadata name="dc.Creator">cc</Metadata>
    <Metadata name="dc.Subject">Physics</Metadata>
    <Metadata name="dc.Title">ch-3.pdf</Metadata>
    <Metadata name="dls.Organization">Natural Science|Physics|Books</Metadata>
    <Metadata name="ex.ExifTool.ExifToolVersion">8.57</Metadata>
    <Metadata name="ex.File.Directory">C:\Program Files\Greenstone\collect\ebook\import</Metadata>
    <Metadata name="ex.File.FileModifyDate">2018:12:10 02:53:40-08:00</Metadata>
    <Metadata name="ex.File.FileName">ch-3.pdf</Metadata>
    <Metadata name="ex.File.FilePermissions">666</Metadata>
    <Metadata name="ex.File.FileSize">728524</Metadata>
    <Metadata name="ex.File.FileType">PDF</Metadata>
    <Metadata name="ex.File.MIMEType">application/pdf</Metadata>
    <Metadata name="ex.PDF.Author">Mulu</Metadata>
    <Metadata name="ex.PDF.CreateDate">2018:07:27 08:36:45+03:00</Metadata>
    <Metadata name="ex.PDF.Creator">Microsoft® PowerPoint® 2016</Metadata>
    <Metadata name="ex.PDF.Language">en-US</Metadata>
    <Metadata name="ex.PDF.Linearized">false</Metadata>
    <Metadata name="ex.PDF.ModifyDate">2018:07:27 08:36:45+03:00</Metadata>
    <Metadata name="ex.PDF.PDFVersion">1.7</Metadata>
    <Metadata name="ex.PDF.PageCount">64</Metadata>
    <Metadata name="ex.PDF.Producer">Microsoft® PowerPoint® 2016</Metadata>
    <Metadata name="ex.PDF.TaggedPDF">true</Metadata>
    <Metadata name="ex.PDF.Title">Slide 1</Metadata>
    <Metadata name="ex.XMP.CreateDate">2018:07:27 08:36:45+03:00</Metadata>
    <Metadata name="ex.XMP.Creator">Microsoft® PowerPoint® 2016</Metadata>
    <Metadata name="ex.XMP.CreatorTool">Microsoft® PowerPoint® 2016</Metadata>
    <Metadata name="ex.XMP.DocumentID">uuid:649C79A2-182F-4D5F-8521-8E6F58F6A922</Metadata>
    <Metadata name="ex.XMP.InstanceID">uuid:649C79A2-182F-4D5F-8521-8E6F58F6A922</Metadata>
    <Metadata name="ex.XMP.ModifyDate">2018:07:27 08:36:45+03:00</Metadata>
    <Metadata name="ex.XMP.Producer">Microsoft® PowerPoint® 2016</Metadata>
    <Metadata name="ex.XMP.Title">Slide 1</Metadata>
    <Metadata name="ex.XMP.XMPToolkit">3.1-701</Metadata>
    <Metadata name="Identifier">HASH019e9167e8bdf41c7cad9e91</Metadata>
    <Metadata name="lastmodified">1544439220</Metadata>
    <Metadata name="lastmodifieddate">20181210</Metadata>
    <Metadata name="oailastmodified">1545141389</Metadata>
    <Metadata name="oailastmodifieddate">20181218</Metadata>
    <Metadata name="assocfilepath">HASH019e.dir</Metadata>
    <Metadata name="gsdlassocfile">doc.pdf:application/pdf:</Metadata>
  </Description>
  <Content>
&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;Chapter 3&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Hardware Features of 8086/8088 and &lt;br /&gt;Memory Interfacing&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• Pin details&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• Interfacing and address decoding&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;1&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;Features of 8086/8088 -Pin details&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;2&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;AD0 – AD15&lt;br /&gt;Pin 16-2, 39 (Bi-directional)&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•These lines are multiplexed bidirectional&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;address/data bus.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• During T1, they carry lower order 16-bit &lt;br /&gt;address.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•In the remaining clock cycles, they carry 16-bit &lt;br /&gt;data.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• AD0-AD7 carry lower order byte of data.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•AD8-AD15 carry higher order byte of data.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;3&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;A19/S6, A18/S5, A17/S4, A16/S3&lt;br /&gt;Pin 35-38 (Unidirectional)&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•These lines are multiplexed unidirectional&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;address and status bus.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•During T1, they carry higher order 4-bit &lt;br /&gt;address.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• In the remaining clock cycles, they carry status &lt;br /&gt;signals.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;4&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;BHE / S7&lt;br /&gt;Pin 34 (Output)&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•BHE stands for Bus High Enable.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• BHE signal is used to indicate the transfer of &lt;br /&gt;data over higher order data bus (D8 – D15).&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• 8-bit I/O devices use this signal.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• It is multiplexed with status pin S7.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;5&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;RD (Read)&lt;br /&gt;Pin 32 (Output)&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•It is a read signal used for read operation.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• It is an output signal.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• It is an active low signal.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;READY Pin 22 (Input)&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•This is an acknowledgement signal from slower &lt;br /&gt;I/O devices or memory.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• It is an active high signal.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• When high, it indicates that the device is ready &lt;br /&gt;to transfer data.&lt;br /&gt;•When low, then microprocessor is in wait state.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;6&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;RESET&lt;br /&gt;Pin 21 (Input)&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;It is a system reset.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt; It is an active high signal.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt; When high, microprocessor enters into&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;reset state and terminates the current activity.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt; It must be active for at least four clock cycles to &lt;br /&gt;reset the microprocessor.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;INTR Pin 18 (Input)&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;It is an interrupt request signal.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt; It is active high.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt; It is level triggered.&lt;br /&gt;7&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;NMI&lt;br /&gt;Pin 17 (Input)&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•It is a non-maskable interrupt signal.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• It is an active high.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• It is an edge triggered interrupt.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•TEST Pin 23 (Input)&lt;br /&gt;• It is used to test the status of  coprocessor 8087.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• The BUSY pin of 8087 is connected to the pin of&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;8086.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• If low, execution continues else microprocessor is in&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;wait state.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;8&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;CLK&lt;br /&gt;Pin 19 (Input)&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•This clock input provides the basic timing for&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;processor operation.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• It is symmetric square wave.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•The range of frequency of different versions is 5 MHz, 8 &lt;br /&gt;MHz and 10 MHz.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•VCC and VSS&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Pin 40 and Pin 20 (Input)&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•VCC is power supply signal.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• +5V DC is supplied through this pin.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•VSS is ground signal.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;9&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;MN / MX&lt;br /&gt;Pin 33 (Input)&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•8086 works in two modes:&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• Minimum Mode&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• Maximum Mode&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• If MN/MX is high, it works in minimum mode.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• If MN/MX is low, it works in maximum mode.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•Pins 24 to 31 issue two different sets of signals.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•One set of signals is issued when CPU operates in &lt;br /&gt;minimum mode.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•Other set of signals is issued when CPU operates in &lt;br /&gt;maximum mode.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;10&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;Pin Description for Minimum Mode&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt; INTA Pin 24 (Output)&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;This is an interrupt acknowledge signal.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt; When microprocessor receives INTR signal, it &lt;br /&gt;acknowledges the interrupt by generating this signal.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt; It is an active low signal.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;ALE Pin 25 (Output)&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;This is an Address Latch Enable signal.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt; It indicates that valid address is available on bus &lt;br /&gt;AD0 – AD15.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt; It is an active high signal and remains high during &lt;br /&gt;T1 state.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt; It is connected to enable pin of latch 8282. 11&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;DEN&lt;br /&gt;Pin 26 (Output)&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• This is a Data Enable signal.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• This signal is used to enable the transceiver 8286.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• Transceiver is used to separate the data from the address/data bus.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• It is an active low signal.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•DT / R Pin 27 (Output)&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•This is a Data Transmit/Receive signal.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• It decides the direction of data flow through the&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;transceiver.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• When it is high, data is transmitted out.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• When it is low, data is received in.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;12&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;M / IO&lt;br /&gt;Pin 28 (Output)&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• This signal is issued by the microprocessor to&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;distinguish memory access from I/O access.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• When it is high, memory is accessed.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• When it is low, I/O devices are accessed.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•WR Pin 29 (Output)&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• It is a Write signal.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• It is used to write data in memory or output device &lt;br /&gt;depending on the status of M/IO signal.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• It is an active low signal.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;13&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;HLDA&lt;br /&gt;Pin 30 (Output)&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• It is a Hold Acknowledge signal.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• It is issued after receiving the HOLD signal.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• It is an active high signal.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•HOLD Pin 31 (Input)&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•When DMA controller needs to use address/data &lt;br /&gt;bus, it sends a request to the CPU through this pin.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•It is an active high signal.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• When microprocessor receives HOLD signal, it &lt;br /&gt;issues HLDA signal to the DMA controller.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;14&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;Pin Description for Maximum Mode&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•QS1 and QS0 Pin 24 and 25 (Output)&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•These pins provide the status of instruction&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;queue.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;15&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;S0, S1, S2&lt;br /&gt;Pin 26, 27, 28 (Output)&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• These status signals indicate the operation&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;being done by the microprocessor.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• This information is required by the Bus Controller 8288.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• Bus controller 8288 generates all memory and I/O control signals.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;16&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;LOCK, Pin 29 (Output)&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• This signal indicates that other processors should not ask CPU to relinquish &lt;br /&gt;the system bus.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• When it goes low, all interrupts are masked and&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;HOLD request is not granted.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• This pin is activated by using LOCK prefix on any instruction&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•RQ/GT1, RQ/GT0 Pin 30 and 31 (Bi-dxn)&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•These are Request/Grant pins.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•Other processors request the CPU through these &lt;br /&gt;lines to release the system bus.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•RQ/GT0 has higher priority than RQ/GT1&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;17&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;Clock Generator&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•8284A Clock Generator provides the proper clock &lt;br /&gt;signal of the microprocessor.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•An 18-pin chip. &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•Not only provide the clock and synchronization &lt;br /&gt;that provides the READY signal for the insertion of &lt;br /&gt;WAIT states into the CPU bus cycle.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;18&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;•Clock generator uses clock signal for the 8086 through &lt;br /&gt;execution of its instructions in an orderly manner.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• The 8284A also synchronizes the RESET signal with the clock so &lt;br /&gt;that this signal is applied to the 8086 at the proper times.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• The clock speed supported by the 80X86 family are:&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•Standard 8086 operate at 5 MHz clock speed, whereas &lt;br /&gt;8086-2 and 8086-1 processors operate at 8-MHz and 10 &lt;br /&gt;MHz clock speed, respectively.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• Standard 8088 operate at 5 MHz, whereas 8088-2 &lt;br /&gt;processor operates at 8 MHz clock speed.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;19&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;•The CLK signal is externally generated by 8284A clock &lt;br /&gt;generator and feed into the processor using Pin number &lt;br /&gt;19.         &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• Fig. of 8284A clock generator&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;20&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;•The first instruction of the system start-up program is &lt;br /&gt;usually located at this address, so asserting this signal is a &lt;br /&gt;way to boot or start the system.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Bus buffering&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•Buffering (boosting) of the control, data, and &lt;br /&gt;address busses to provide sufficiently strong &lt;br /&gt;signals to drive various IC chips.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•bus buffering = boosting the signals travelling on &lt;br /&gt;the busses.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•– unidirectional bus 74LS244.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•– bidirectional bus 74LS245. &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;21&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;•Buffers used on the data bus must be bidirectional because &lt;br /&gt;the 8086 sends data out on the data bus and also reads &lt;br /&gt;data in on the data bus.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•The DT/R from the 8086 sets the direction in which data &lt;br /&gt;will pass through the buffers.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•When DT/R becomes high, the buffers will be set up to &lt;br /&gt;transmit data from the 8086 to ROM, RAM or Ports.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•When DT/R becomes low, the buffers will be setup to &lt;br /&gt;allow data to come into the 8086 from ROM, RAM or &lt;br /&gt;Ports.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;22&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;•Bus Cycle and Time States&lt;br /&gt;•A bus cycle (machine cycle) defines the basic operation &lt;br /&gt;that a microprocessor performs to communicate with &lt;br /&gt;external devices.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•Such as, memory read bus-cycle, where data stored in &lt;br /&gt;main memory is read into the internal registers of the CPU &lt;br /&gt;(such as AX).&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•There are four basic types of bus cycles: &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•Read, Write, Interrupt acknowledge and Halt.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•The bus-cycle of the 8086 and 8088 processors consist of &lt;br /&gt;four clock cycles or pulses. Thus, duration of a bus-cycle &lt;br /&gt;is = ‘4*T’.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;23&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;•Interrupt acknowledge and halt bus cycles define &lt;br /&gt;special bus operations. &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•Read bus cycles include memory, I/O and &lt;br /&gt;instruction  prefetch bus  operations.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•Write bus cycles include memory and I/O bus &lt;br /&gt;operations.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•During these operations, a series of control signals &lt;br /&gt;are also produced by the MPU to control the &lt;br /&gt;direction and timing of the bus.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;24&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;•Each bus cycle consists of at least four clock &lt;br /&gt;periods: T1, T2, T3, and T4.These clock periods are &lt;br /&gt;also called the T-States.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•T- States&lt;br /&gt;•Why are there T states?&lt;br /&gt;•In the 8086/8088, the address and data lines are &lt;br /&gt;multiplexed. &lt;br /&gt;•The MP needs time to change the signals during &lt;br /&gt;each bus cycle.&lt;br /&gt;•Memory devices need time to decipher the &lt;br /&gt;address value and then read/write the data      &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;(access time).&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•&lt;br /&gt;25&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;oTiming&lt;br /&gt;•10-MHz 8086 CPU.&lt;br /&gt;•Each clock cycle has a period of 100ns.&lt;br /&gt;•Machine cycle period is 400ns.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;26&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;• T1 - Start of bus cycle. Actions include setting control signals (or &lt;br /&gt;S0-S2status lines) to give the required values for ALE, DT/R and &lt;br /&gt;IO/M  putting a valid address onto the address bus. &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• T2 - The RD or WR control signals are issued, DEN  is asserted  &lt;br /&gt;and in the case of a write, data is put onto the data bus. The DEN  &lt;br /&gt;turns on the data bus buffers to connect the CPU to the external data &lt;br /&gt;bus. The READY input to the CPU is sampled at the end of T2 and &lt;br /&gt;if READY is low, a wait state TW before T3 begin. &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• T3 - This clock period is provided to allow memory to access the &lt;br /&gt;data. If  the bus cycle is a read cycle, the data bus is sampled at the &lt;br /&gt;end of T3.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;27&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;•T4 - all bus signals are deactivated in preparation &lt;br /&gt;for the next  clock cycle. &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•For the write cycle, the  WR  signal transfers data &lt;br /&gt;to the memory or I/O, which activates and write &lt;br /&gt;when WR  returns to logic 1 level.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;28&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;Figure . Timing Diagram for  Read operation 29&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;•Write Cycle &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;30&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;8086 Memory Interfacing &amp;amp; address &lt;br /&gt;decoding&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;Memory interfacing&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;➢ The 8086 has 20- bit address bus. &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;➢ It can address up to 220 bytes = 1 MB.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;➢ A memory location stores  1 byte of  &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;information.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;➢ A word (2 bytes) is stored in two &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;consecutives  memory locations. &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;➢ For ex: &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;MOV [3245], 3BH &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;MOV [3246],763BH&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;To make it possible to read or write  a word&lt;br /&gt;With one machine cycle, the memory of &lt;br /&gt;8086 is set up as  two banks:&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;❑ Lower bank contain all the bytes which have &lt;br /&gt;even addresses 00000, 00002, 00004H, …..., &lt;br /&gt;FFFFEH connecting to data lines D0 throughD7&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;❑ Upper bank contain all bytes with odd &lt;br /&gt;addresses 00001, 00003H, 00005H, ……, FFFFH   &lt;br /&gt;connecting to data lines D8- D15.&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;Memory interfacing…&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;00003&lt;br /&gt;00001&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;FFFFF&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;00005&lt;br /&gt;8086&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;ALE&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A0-A19&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Latches&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A1-A19&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;BHE&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;BHE&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A1-A19&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A0&lt;br /&gt;CS&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;CS&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;D0-D7&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;BHE&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;00004&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;00000&lt;br /&gt;00002&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;FFFFE&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;From&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;latches&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;D8- D15&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Upper &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;memory &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;bank&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Lower &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;memory &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;bank&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;❑ A0 is used as chip select for lower bank.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;❑ BHE used as chip select for upper bank.&lt;br /&gt;❑One bus cycle is required to read or write a data word&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;starting from even address.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;❑To read or write a data word starting from  &lt;br /&gt;odd address, it requires two bus cycles. &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;❑One bank is enabled for writing a byte into memory &lt;br /&gt;location. why?&lt;br /&gt;• To prevent the writing of an unwanted byte into an adjacent &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;memory location. &lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;Ex:&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Determine the logical level(0 or 1), number&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;of bus cycles and data bus lines used when&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;the following  instructions are executed: &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;1. MOV  AX, [1000H].&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;2. MOV  AX, [1001H].&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;3. MOV [1000H], AL.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Assume  DS =  2000H.&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;MOV  AX, [1000]&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;one bus cycle is required to execute&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;this instruction? (even address)&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;➢ When the instruction  MOV  AX, [1000H] is&lt;br /&gt;executed; both A0 and BHE will go low and&lt;br /&gt;both lower and upper memory banks are&lt;br /&gt;enabled: (in one bus cycle)&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;➢The low byte of the word is transferred from &lt;br /&gt;memory  location 21000H to AL on D0-D7.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;➢The high byte of the word is transferred from &lt;br /&gt;memory  location 21001H to AH on D8-D15. &lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;MOV  AX, [1001]&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Two bus cycles are required to execute this &lt;br /&gt;instruction? (odd address)&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;❑ During the first bus cycle, the 8086:&lt;br /&gt;➢ Sends out address 21001H.(odd address)&lt;br /&gt;➢ Makes BHE low and A0 high.&lt;br /&gt;➢ Low byte of the word is transferred from    &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;memory location 21001H to AL &lt;br /&gt;on D8-D15.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;❑ During the 2nd bus cycle, the 8086:&lt;br /&gt;➢ Sends out address 21002H.( even address)&lt;br /&gt;➢A0 is made low and  BHE high. &lt;br /&gt;➢ 2nd byte is read from 21002H on D0-D7 and  &lt;br /&gt;put in AH.                  &lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;MOV [1000H], AL&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;For executing this instruction, the 8086 mp: &lt;br /&gt;➢ Sends out address 21000H.(even address)&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;➢Makes BHE low and A0 high.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;➢The data is transferred from AL to memory &lt;br /&gt;location 21000H on data lines D0-D7 (in a lower &lt;br /&gt;bank as required).&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;➢Since 8086 makes      BHE  high, any data &lt;br /&gt;available on D8-D15 will not be written in the &lt;br /&gt;memory location 21001H&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;Address decoder&lt;br /&gt;➢ Several memory and I/O devices are&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;required in computer system. &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;➢They are connected to mp through decoders. &lt;br /&gt;The address of memory location or I/O device &lt;br /&gt;is sent out by the mp. &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;➢ It is the function of the decoder to:&lt;br /&gt;•produce a signal which will enables the   ROM, &lt;br /&gt;RAM or  port device.&lt;br /&gt;•make sure that only one device at a time  is &lt;br /&gt;enabled to put data on the data lines. &lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;Address decoding methods&lt;br /&gt;➢Every memory chip  and I/O port have one &lt;br /&gt;pin by which it can be enabled (sometimes &lt;br /&gt;called chip selects (CS)).&lt;br /&gt;➢ No data can be written into or read from the &lt;br /&gt;memory chips or I/O ports unless this pin is &lt;br /&gt;enabled.&lt;br /&gt;➢ The pin input is normally low and can be &lt;br /&gt;activated using one of the following methods&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;Simple logic gates:&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Using a combination of logic gates, one &lt;br /&gt;Can decode any address range. &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;The disadvantages of this method:&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;1.The excessive cost of the gates.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;2. limited number of inputs.&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;PROM:&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• PROM has a larger number of input    &lt;br /&gt;connections which permit to select a       &lt;br /&gt;specific area of memory without using          &lt;br /&gt;additional electronic circuitry. &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•As PROM is programmable, it can simply move &lt;br /&gt;the memory device to new address by &lt;br /&gt;programming a new PROM.&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;Decoder 74LS138:&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;This is one of the most widely used address &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;decoders. 74LS138 is enabled &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;by making:&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;G2A &amp;amp; G2B inputs&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Low. G1 input high,&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;then only one output &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;of the decoder&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;will be low at a time.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;The output that will&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;be low is determined&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;by inputs:  A, B and C.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Enabled &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;signals &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;For &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;memory &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;I/O&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;portsEnable&lt;br /&gt;inputs&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Selection&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;inputs&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A Y0&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;B     Y1&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;C  Y2&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Y3&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Y4                                    &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;G2A  &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Y5 &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;G2B&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Y6&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;G1              &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Y7&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;Memory control connections:&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A2&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A1&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A0 Q0&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A3&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;An&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Q2&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Q1&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;CS OE W&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;WriteReadSelect&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Qn&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Q3&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Address&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;lines&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Data output &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;or&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Input/ output&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;connection&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;•RAM memory generally has at least one CS&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;or S  input and ROM at least one CE .&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•If the CE , CS, S input is active, the memory &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;device can perform read or write operation.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•If it is inactive the memory device cannot &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;perform read or write operation.&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;ROM control connections:&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• ROM usually has only one control input&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Which  is  the output enable (OE) or gate&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;(G), this allows data to flow out of the output&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;data pins of the ROM.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;• If OE and the selected input are both active,&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;then the output is enable, if OE is inactive,&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;the output is disabled at its high- impedance&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;state.&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;•If the RAM has two control inputs, they&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;are usually labelled WE and OE or G.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•WE:  write enable must be active to&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Perform a memory write operation.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•OE: must be active to perform a memory    &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;read operation.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•When these two controls WE and OE are &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;present, they must never be active at the &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;same time.&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;The memory systems &amp;quot;sees&amp;quot; the 8086 as&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;a device with:&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;▪20 address connections (A19 to A0).&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;▪16 data bus connections (D15 to D0).&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;▪3 control signals, M/IO, RD, and WR.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;▪A0 to  select the lower bank.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;▪BHE to select the upper bank.&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;ROM (EPROM) decoder example:&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Use the decoder 74LS138 to select one of eight 2K byte &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;starting address FF000H to FFFFFH. &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Solution:&lt;br /&gt;▪ 2K byte = 2 x 1024 = 2048 bytes&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;▪ 211=  2048                       11 address lines …….A1- A11 are  connecting to each &lt;br /&gt;ROM&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;▪ A0 is connected to CE  to  select the lower bank.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;▪ BHE is connected to CE to select the upper bank.&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;▪M/IO is connected to G1 to enable memory &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;chips.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;▪RD   is connected to G2A to read  ROM &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;contents.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;▪A12- A16 are connected through NAND gate to &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;G2B.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;▪Address lines A17- A19 are applied to A, B and &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;C pins. &lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;ROM interfacing using 74LS 138 decoder.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;D8- D15&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A12&lt;br /&gt;.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A16&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A0&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;D0- D7&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;OE&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;ROM1&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;CE&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;OE&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;CE&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;ROM2&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A1- A11&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A1- A11&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;BHE&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Y6&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Y2&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Y1&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Y0&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;G2A&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;B&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;M/IO&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;RD G2B&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;G1&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;CA19&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A18&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A17&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Y7&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;Address Range&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A19 A18 A17 A16 A15 A14  A13 A12  A11 A10  A9  A8  A7 A6 A5  A4 A3 A2 A1 A0 Addres&lt;br /&gt;s range&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;1 1     1     1    1     1     1      1     0    0     0   0   0   0   0    0   0   0  0   0&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;1      1    1    1     1     1     1    1      1     1    1    1   1   1   1   1    1   1   1   1    &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;FF000&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;FFFFF&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;RAM address decoding:&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Use the decoder 74LS138 to select one of eight &lt;br /&gt;32K byte. The starting address is E0000H.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Solution:&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;▪2n = 32 x 1024 = 32768 bytes.&lt;br /&gt;n = 15 address lines must be assigned to the RAM.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;▪A0 for selecting  lower bank &amp;amp; BHE for &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;upper bank.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;▪M/IO is connected to G1 of the decoder.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;▪RD is connected to  OE pin of the RAM.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;▪WR is connected to W pin of the RAM.&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;A0&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;OE&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;CE&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;CE&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;RAM2&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A1- A15&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A1- A15&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;BHE&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Y6&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Y1&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Y7&lt;br /&gt;WR W&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;RD&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;RAM1&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;OERD&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;WWR&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Y0&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Y2&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Y0&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;G2A&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;B&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;M/IO&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;G2B&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;G1&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;CA19&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A18&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A17&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A16&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Y1&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;D8- D15&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;D0- D7&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;Memory interfacing in 8088 based system: &lt;br /&gt;•8088 is a 16-bit mp that communicate with the outside via &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;8- bit bidirectional data bus.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•This requires the 8088 to perform two m/c cycles  to read or &lt;br /&gt;write a word. &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;•8088 have 20 address bus to access 1M Byte of Memory. &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;&amp;amp; 8086 instruction set are identical and  the registers are the &lt;br /&gt;same.  &lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;8088 Vs 8086 mp:&lt;br /&gt;1) 8088 mp is 8 bit data bus D0-D7.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;All memory devices and ports system are&lt;br /&gt;connected onto D0-D7 lines. Address&lt;br /&gt;lines A0 through A19 are used to select a&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;desired byte in memory. &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;2) 8088 does not produce the BHE signal,&lt;br /&gt;because 8088 read or write only a byte at a &lt;br /&gt;time (does not need it).&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;3) 8088 do two m/c cycle to read or write a &lt;br /&gt;word.&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;4) 8088 memory is not divided into two &lt;br /&gt;banks as 8086, it consist of a single bank &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;5) 8086 has an M/IO pin, but 8088 has an IO/M &lt;br /&gt;pin. &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;6) 8088 instruction byte queue is 4- byte long &lt;br /&gt;instead of 6.&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;8088 memory address decoding:&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;EX1:&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Use address decoder to show  how decoder&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;74LS138 can be connected to select one of&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;8x 4Kbyte RAMs starting address 80000H.&lt;br /&gt;How many address lines required for 4K bytes?&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;4 K = 4 x 1024 = 4096          212 = 4096&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;12 address lines required  A0 to A11 must be&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;connected to the RAM. &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A12 , A13 &amp;amp; A14 to select one of the 8 RAMs.&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;80000H&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;1000 0000&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;RAM1&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;OERD&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;WWR&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;CE&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A19 A0&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A0&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A11&lt;br /&gt;IO/M&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Y2&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Y0&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;G2A&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;B&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;G2B&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;G1&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;CA14&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A13&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A12&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A19&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Y1&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Y0&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Y7&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A16&lt;br /&gt;A15&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A17&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A18&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;…&lt;br /&gt;…&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;…&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;EX2: &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Map a 16Kx8RAM chip to an 8088 based system,&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;beginning at B8000H using decoder 74LS138.&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Solution:&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;16K byte = 16 x1024 &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;214 = 16x 1024       n = 14  address  lines decoded&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;on the chip (A0– A13).The remaining 6( A14-A19)&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;must be decoded externally (using 74LS138). &lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;B8000H = 1011 1000 0000 0000 0000B &lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;&lt;a name=0&gt;&lt;/a&gt;&lt;div style=&quot;page-break-before:always; page-break-after:always&quot;&gt;&lt;div&gt;&lt;p&gt;The remaining 6 are 1011 10 B&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Last address is: 1011 1011 1111 1111 1111 B&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;B      B      F        F      F     H&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Y2&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Y0&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;G2A&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;B&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;G2B&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;G1&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;CA16&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A15&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A14&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A19&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Y1&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Y0&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;Y7&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A17&lt;br /&gt;Y6&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;A18&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;IO/M&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;RAM CE pin&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;MEMR &lt;br /&gt;?&lt;br /&gt;&lt;/p&gt;&lt;br /&gt;&lt;p&gt;MEMW&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;&lt;/div&gt;&lt;/div&gt;&lt;br /&gt;</Content>
</Section>
</Archive>
