# 晶体与晶振

## 晶体与晶振是什么

**晶体**（Crystal）是一种无源压电元件，需要外部电路配合才能产生振荡信号。

**晶振**（Oscillator）是包含晶体和振荡电路的完整模块，直接输出时钟信号。

在高速数字电路中，晶体/晶振为系统提供精准的时钟基准，是电路的"心脏"。



## 晶体与晶振布局布线的重要性

时钟信号的质量直接影响系统的稳定性和性能。不当的PCB设计会导致：
*   **频率偏移**：时钟频率不准确，影响通信时序
*   **启动失败**：振荡电路无法正常起振
*   **电磁干扰**：时钟谐波辐射超标，影响其他电路
*   **信号完整性**：时钟抖动过大，导致数据误码



## PCB设计规范

### 布局原则
*   **就近放置**：晶体/晶振必须尽可能靠近主芯片的时钟引脚
*   **远离干扰源**：远离电源、磁性元件、发热器件等噪声源
*   **平行板边**：晶体应平行于板边放置，避免45°斜角



### 走线要求

*   **短而直**：时钟走线应尽量短，避免长距离迂回
*   **等长匹配**：晶体两脚到芯片的走线应等长，保证相位一致
*   **阻抗控制**：重要时钟线需做阻抗控制，通常50Ω单端阻抗



### 接地与屏蔽

*   **完整地平面**：晶体下方必须保持完整的地平面，提供信号返回路径
*   **接地包围**：用接地过孔在晶体周围形成"屏蔽墙"，抑制辐射
*   **金属外壳**：有源晶振的金属外壳必须直接接到系统地



### 电容布置

*   **负载电容**：晶体的负载电容必须紧靠晶体引脚放置，容值按 datasheet 计算
*   **电源去耦**：有源晶振的电源引脚必须添加100nF+10uF去耦电容，就近放置



### 其他注意事项

*   **表层走线**：时钟信号优先在表层走线，避免过孔引起的阻抗不连续
*   **跨分割禁止**：时钟线绝对不能跨越地平面或电源平面的分割区域
*   **测试点预留**：预留时钟测试点，方便调试和量产测试



## 晶体 vs 晶振设计差异

| 类型     | 布局重点                   | 布线复杂度           | 抗干扰性         |
| -------- | -------------------------- | -------------------- | ---------------- |
| **晶体** | 负载电容就近放置，走线对称 | 较高，需考虑振荡回路 | 较差，需严格保护 |
| **晶振** | 电源去耦，输出阻抗匹配     | 较低，单端输出       | 较好，自带缓冲   |

