TimeQuest Timing Analyzer report for uart_tx
Sun May 26 21:26:10 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'clk'
 41. Fast 1200mV 0C Model Hold: 'clk'
 42. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Fast 1200mV 0C Model Metastability Report
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Slow Corner Signal Integrity Metrics
 56. Fast Corner Signal Integrity Metrics
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; uart_tx                                            ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; uart_tx.sdc   ; OK     ; Sun May 26 21:26:09 2024 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 168.8 MHz ; 168.8 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; 14.076 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.358 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.686 ; 0.000                             ;
+-------+-------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                            ;
+--------+----------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; 14.076 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.859      ;
; 14.076 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.859      ;
; 14.076 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.859      ;
; 14.076 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.859      ;
; 14.083 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.852      ;
; 14.083 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.852      ;
; 14.083 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.852      ;
; 14.083 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.852      ;
; 14.118 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.817      ;
; 14.118 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.817      ;
; 14.118 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.817      ;
; 14.118 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.817      ;
; 14.139 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.796      ;
; 14.139 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.796      ;
; 14.139 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.796      ;
; 14.139 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.796      ;
; 14.140 ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.795      ;
; 14.140 ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.795      ;
; 14.140 ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.795      ;
; 14.140 ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.795      ;
; 14.173 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.762      ;
; 14.173 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.762      ;
; 14.173 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.762      ;
; 14.173 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.762      ;
; 14.193 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.742      ;
; 14.193 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.742      ;
; 14.193 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.742      ;
; 14.193 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.742      ;
; 14.202 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.733      ;
; 14.202 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.733      ;
; 14.202 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.733      ;
; 14.202 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.733      ;
; 14.300 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.635      ;
; 14.300 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.635      ;
; 14.300 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.635      ;
; 14.300 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.635      ;
; 14.302 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.633      ;
; 14.302 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.633      ;
; 14.302 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.633      ;
; 14.302 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.633      ;
; 14.307 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.628      ;
; 14.307 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.628      ;
; 14.307 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.628      ;
; 14.307 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.628      ;
; 14.342 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.593      ;
; 14.342 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.593      ;
; 14.342 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.593      ;
; 14.342 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.593      ;
; 14.350 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.585      ;
; 14.350 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.585      ;
; 14.350 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.585      ;
; 14.350 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.585      ;
; 14.363 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.572      ;
; 14.363 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.572      ;
; 14.363 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.572      ;
; 14.363 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.572      ;
; 14.364 ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.571      ;
; 14.364 ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.571      ;
; 14.364 ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.571      ;
; 14.364 ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.571      ;
; 14.395 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.540      ;
; 14.395 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.540      ;
; 14.395 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.540      ;
; 14.395 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.540      ;
; 14.397 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.538      ;
; 14.397 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.538      ;
; 14.397 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.538      ;
; 14.397 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.538      ;
; 14.417 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.518      ;
; 14.417 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.518      ;
; 14.417 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.518      ;
; 14.417 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.518      ;
; 14.426 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.509      ;
; 14.426 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.509      ;
; 14.426 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.509      ;
; 14.426 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.509      ;
; 14.439 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.496      ;
; 14.439 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.496      ;
; 14.439 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.496      ;
; 14.439 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.496      ;
; 14.526 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.409      ;
; 14.526 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.409      ;
; 14.526 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.409      ;
; 14.526 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.409      ;
; 14.574 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.361      ;
; 14.574 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.361      ;
; 14.574 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.361      ;
; 14.574 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.361      ;
; 14.619 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.316      ;
; 14.619 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.316      ;
; 14.619 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.316      ;
; 14.619 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.316      ;
; 14.663 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.272      ;
; 14.663 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.272      ;
; 14.663 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.272      ;
; 14.663 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.272      ;
; 14.799 ; uart_rx:u_uart_rx|cnt_rx_div[12] ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.136      ;
; 14.799 ; uart_rx:u_uart_rx|cnt_rx_div[12] ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.136      ;
; 14.799 ; uart_rx:u_uart_rx|cnt_rx_div[12] ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.136      ;
; 14.799 ; uart_rx:u_uart_rx|cnt_rx_div[12] ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.060     ; 5.136      ;
+--------+----------------------------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                             ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; spi_master_adc:u_spi_master_adc|sclk           ; spi_master_adc:u_spi_master_adc|sclk           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master_adc:u_spi_master_adc|cnt[0]         ; spi_master_adc:u_spi_master_adc|cnt[0]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master_adc:u_spi_master_adc|cnt[1]         ; spi_master_adc:u_spi_master_adc|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master_adc:u_spi_master_adc|cnt[2]         ; spi_master_adc:u_spi_master_adc|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; uart_tx:u_uart_tx|cnt_bit[2]                   ; uart_tx:u_uart_tx|cnt_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_tx:u_uart_tx|cnt_bit[1]                   ; uart_tx:u_uart_tx|cnt_bit[1]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_tx:u_uart_tx|cnt_bit[3]                   ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_tx:u_uart_tx|tx_en                        ; uart_tx:u_uart_tx|tx_en                        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; byte2ascill:u_byte2ascill|c_state.W2           ; byte2ascill:u_byte2ascill|c_state.W2           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; byte2ascill:u_byte2ascill|c_state.W1           ; byte2ascill:u_byte2ascill|c_state.W1           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; byte2ascill:u_byte2ascill|c_state.IDLE         ; byte2ascill:u_byte2ascill|c_state.IDLE         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; byte2ascill:u_byte2ascill|c_state.W3           ; byte2ascill:u_byte2ascill|c_state.W3           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_master_adc:u_spi_master_adc|cs_n           ; spi_master_adc:u_spi_master_adc|cs_n           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_rx:u_uart_rx|data_buffer[9]               ; uart_rx:u_uart_rx|data_buffer[9]               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_rx:u_uart_rx|cnt_bit[3]                   ; uart_rx:u_uart_rx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_rx:u_uart_rx|cnt_bit[1]                   ; uart_rx:u_uart_rx|cnt_bit[1]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_rx:u_uart_rx|cnt_bit[2]                   ; uart_rx:u_uart_rx|cnt_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.362 ; uart_tx:u_uart_tx|cnt_bit[0]                   ; uart_tx:u_uart_tx|cnt_bit[0]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.580      ;
; 0.362 ; uart_rx:u_uart_rx|cnt_bit[0]                   ; uart_rx:u_uart_rx|cnt_bit[0]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.580      ;
; 0.371 ; spi_master_adc:u_spi_master_adc|n_start_0d2    ; spi_master_adc:u_spi_master_adc|w_n_start      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.589      ;
; 0.374 ; uart_tx:u_uart_tx|tx_data[4]                   ; uart_tx:u_uart_tx|tx_data[3]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; uart_tx:u_uart_tx|tx_data[5]                   ; uart_tx:u_uart_tx|tx_data[4]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; byte2ascill:u_byte2ascill|c_state.W1           ; byte2ascill:u_byte2ascill|c_state.S2           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.375 ; uart_tx:u_uart_tx|tx_data[1]                   ; uart_tx:u_uart_tx|tx_data[0]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; uart_tx:u_uart_tx|tx_data[7]                   ; uart_tx:u_uart_tx|tx_data[6]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; d2_push                                        ; spi_master_adc:u_spi_master_adc|n_start_0d1    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.376 ; uart_tx:u_uart_tx|tx_data[2]                   ; uart_tx:u_uart_tx|tx_data[1]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.594      ;
; 0.376 ; uart_tx:u_uart_tx|tx_data[6]                   ; uart_tx:u_uart_tx|tx_data[5]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.594      ;
; 0.376 ; uart_tx:u_uart_tx|tx_data[9]                   ; uart_tx:u_uart_tx|tx_data[8]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.594      ;
; 0.376 ; byte2ascill:u_byte2ascill|c_state.W2           ; byte2ascill:u_byte2ascill|c_state.S3           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.594      ;
; 0.381 ; uart_rx:u_uart_rx|uart_rxd_d2                  ; uart_rx:u_uart_rx|start_en                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.599      ;
; 0.381 ; uart_rx:u_uart_rx|uart_rxd_d2                  ; uart_rx:u_uart_rx|uart_rxd_d3                  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.599      ;
; 0.382 ; spi_master_adc:u_spi_master_adc|n_start_0d1    ; spi_master_adc:u_spi_master_adc|n_start_0d2    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.600      ;
; 0.383 ; d_push                                         ; d2_push                                        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.601      ;
; 0.390 ; uart_tx:u_uart_tx|cnt_tx_div[12]               ; uart_tx:u_uart_tx|cnt_tx_div[12]               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.608      ;
; 0.391 ; uart_tx:u_uart_tx|cnt_bit[2]                   ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.609      ;
; 0.394 ; uart_rx:u_uart_rx|data_buffer[3]               ; uart_rx:u_uart_rx|data_buffer[2]               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.612      ;
; 0.395 ; byte2ascill:u_byte2ascill|c_state.S3           ; byte2ascill:u_byte2ascill|c_state.W3           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.613      ;
; 0.395 ; uart_rx:u_uart_rx|data_buffer[2]               ; uart_rx:u_uart_rx|data_buffer[1]               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.613      ;
; 0.395 ; uart_rx:u_uart_rx|data_buffer[4]               ; uart_rx:u_uart_rx|data_buffer[3]               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.613      ;
; 0.395 ; uart_rx:u_uart_rx|data_buffer[7]               ; uart_rx:u_uart_rx|data_buffer[6]               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.613      ;
; 0.395 ; uart_rx:u_uart_rx|data_buffer[8]               ; uart_rx:u_uart_rx|data_buffer[7]               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.613      ;
; 0.395 ; spi_master_adc:u_spi_master_adc|data_buffer[2] ; spi_master_adc:u_spi_master_adc|data_buffer[3] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.613      ;
; 0.396 ; uart_rx:u_uart_rx|data_buffer[5]               ; uart_rx:u_uart_rx|data_buffer[4]               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.614      ;
; 0.396 ; spi_master_adc:u_spi_master_adc|data_buffer[1] ; spi_master_adc:u_spi_master_adc|data_buffer[2] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.614      ;
; 0.401 ; uart_tx:u_uart_tx|tx_en                        ; uart_tx:u_uart_tx|cnt_bit[0]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.619      ;
; 0.402 ; spi_master_adc:u_spi_master_adc|data_buffer[6] ; byte2ascill:u_byte2ascill|top_4bit[2]          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.620      ;
; 0.403 ; spi_master_adc:u_spi_master_adc|data_buffer[6] ; spi_master_adc:u_spi_master_adc|data_buffer[7] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.621      ;
; 0.408 ; uart_tx:u_uart_tx|cnt_bit[0]                   ; uart_tx:u_uart_tx|cnt_bit[1]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.626      ;
; 0.409 ; uart_rx:u_uart_rx|start_en                     ; uart_rx:u_uart_rx|cnt_bit[0]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.627      ;
; 0.411 ; uart_tx:u_uart_tx|cnt_bit[0]                   ; uart_tx:u_uart_tx|cnt_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.629      ;
; 0.412 ; spi_master_adc:u_spi_master_adc|cnt_sclk[0]    ; byte2ascill:u_byte2ascill|c_state.S1           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.630      ;
; 0.480 ; uart_rx:u_uart_rx|data_buffer[9]               ; uart_rx:u_uart_rx|data_buffer[8]               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.698      ;
; 0.515 ; fnd_data[2]                                    ; lower_4bit[2]                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.734      ;
; 0.516 ; byte2ascill:u_byte2ascill|c_state.S2           ; byte2ascill:u_byte2ascill|c_state.W2           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.734      ;
; 0.516 ; fnd_data[7]                                    ; top_4bit[3]                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.735      ;
; 0.516 ; fnd_data[4]                                    ; top_4bit[0]                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.735      ;
; 0.516 ; fnd_data[0]                                    ; lower_4bit[0]                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.735      ;
; 0.517 ; fnd_data[5]                                    ; top_4bit[1]                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.736      ;
; 0.517 ; fnd_data[1]                                    ; lower_4bit[1]                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.736      ;
; 0.518 ; fnd_data[6]                                    ; top_4bit[2]                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.737      ;
; 0.537 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[0]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.755      ;
; 0.539 ; spi_master_adc:u_spi_master_adc|data_buffer[3] ; spi_master_adc:u_spi_master_adc|data_buffer[4] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.757      ;
; 0.544 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[3]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.762      ;
; 0.547 ; spi_master_adc:u_spi_master_adc|data_buffer[0] ; byte2ascill:u_byte2ascill|lower_4bit[0]        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.765      ;
; 0.547 ; spi_master_adc:u_spi_master_adc|data_buffer[0] ; spi_master_adc:u_spi_master_adc|data_buffer[1] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.765      ;
; 0.553 ; uart_tx:u_uart_tx|tx_data[3]                   ; uart_tx:u_uart_tx|tx_data[2]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.771      ;
; 0.553 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[3]               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.771      ;
; 0.554 ; uart_tx:u_uart_tx|tx_data[8]                   ; uart_tx:u_uart_tx|tx_data[7]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.772      ;
; 0.554 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[4]               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.772      ;
; 0.556 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[2]               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.774      ;
; 0.557 ; uart_tx:u_uart_tx|cnt_tx_div[1]                ; uart_tx:u_uart_tx|cnt_tx_div[1]                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.775      ;
; 0.558 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[1]               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.559 ; uart_tx:u_uart_tx|cnt_tx_div[3]                ; uart_tx:u_uart_tx|cnt_tx_div[3]                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.559 ; uart_tx:u_uart_tx|cnt_tx_div[9]                ; uart_tx:u_uart_tx|cnt_tx_div[9]                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.560 ; uart_tx:u_uart_tx|cnt_tx_div[4]                ; uart_tx:u_uart_tx|cnt_tx_div[4]                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.560 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[7]               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.561 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[5]               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.779      ;
; 0.562 ; uart_tx:u_uart_tx|cnt_tx_div[5]                ; uart_tx:u_uart_tx|cnt_tx_div[5]                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.780      ;
; 0.562 ; uart_tx:u_uart_tx|cnt_tx_div[7]                ; uart_tx:u_uart_tx|cnt_tx_div[7]                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.780      ;
; 0.563 ; uart_tx:u_uart_tx|cnt_tx_div[2]                ; uart_tx:u_uart_tx|cnt_tx_div[2]                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.781      ;
; 0.563 ; uart_tx:u_uart_tx|cnt_tx_div[8]                ; uart_tx:u_uart_tx|cnt_tx_div[8]                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.781      ;
; 0.563 ; uart_tx:u_uart_tx|cnt_tx_div[6]                ; uart_tx:u_uart_tx|cnt_tx_div[6]                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.781      ;
; 0.563 ; uart_tx:u_uart_tx|cnt_tx_div[10]               ; uart_tx:u_uart_tx|cnt_tx_div[10]               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.781      ;
; 0.563 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[6]               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.781      ;
; 0.566 ; uart_rx:u_uart_rx|cnt_rx_div[11]               ; uart_rx:u_uart_rx|cnt_rx_div[11]               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.785      ;
; 0.567 ; uart_rx:u_uart_rx|cnt_rx_div[6]                ; uart_rx:u_uart_rx|cnt_rx_div[6]                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.786      ;
; 0.569 ; uart_rx:u_uart_rx|cnt_rx_div[3]                ; uart_rx:u_uart_rx|cnt_rx_div[3]                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; uart_rx:u_uart_rx|cnt_rx_div[9]                ; uart_rx:u_uart_rx|cnt_rx_div[9]                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; uart_tx:u_uart_tx|cnt_tx_div[11]               ; uart_tx:u_uart_tx|cnt_tx_div[11]               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; uart_rx:u_uart_rx|cnt_rx_div[10]               ; uart_rx:u_uart_rx|cnt_rx_div[10]               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; uart_rx:u_uart_rx|cnt_rx_div[1]                ; uart_rx:u_uart_rx|cnt_rx_div[1]                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; uart_rx:u_uart_rx|cnt_rx_div[5]                ; uart_rx:u_uart_rx|cnt_rx_div[5]                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.573 ; uart_rx:u_uart_rx|cnt_rx_div[2]                ; uart_rx:u_uart_rx|cnt_rx_div[2]                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.573 ; uart_rx:u_uart_rx|cnt_rx_div[7]                ; uart_rx:u_uart_rx|cnt_rx_div[7]                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; uart_rx:u_uart_rx|cnt_rx_div[4]                ; uart_rx:u_uart_rx|cnt_rx_div[4]                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.575 ; uart_rx:u_uart_rx|cnt_rx_div[8]                ; uart_rx:u_uart_rx|cnt_rx_div[8]                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.794      ;
; 0.576 ; uart_rx:u_uart_rx|data_buffer[6]               ; uart_rx:u_uart_rx|data_buffer[5]               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.794      ;
; 0.577 ; byte2ascill:u_byte2ascill|c_state.W3           ; byte2ascill:u_byte2ascill|c_state.IDLE         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.795      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                              ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[0]                   ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[1]                   ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[2]                   ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[3]                   ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|start_en                     ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d2                  ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d3                  ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.IDLE         ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.S2           ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.S3           ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.W1           ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.W2           ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.W3           ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|lower_4bit[3]        ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[0]         ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[1]         ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[2]         ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[3]         ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[4]         ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|sclk           ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[0]                ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[10]               ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[11]               ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[12]               ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[1]                ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[2]                ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[3]                ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[4]                ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[5]                ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[6]                ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[7]                ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[8]                ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[9]                ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_bit[0]                   ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_bit[1]                   ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_bit[2]                   ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_bit[3]                   ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[0]                ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[10]               ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[11]               ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[12]               ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[1]                ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[2]                ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[3]                ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[4]                ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[5]                ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[6]                ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[7]                ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[8]                ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[9]                ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_en                        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.S1           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[0]          ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[1]          ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[2]          ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[3]          ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[4]          ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[5]          ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[6]          ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|lower_4bit[0]        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|lower_4bit[1]        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|lower_4bit[2]        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|top_4bit[0]          ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|top_4bit[1]          ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|top_4bit[2]          ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|top_4bit[3]          ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[0]    ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[1]    ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[2]    ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[3]    ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cs_n           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[0] ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[1] ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[2] ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[3] ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[4] ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[5] ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[6] ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[7] ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|sclk_rise      ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[0]                   ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[1]                   ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[2]                   ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[3]                   ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[4]                   ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[5]                   ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[6]                   ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[7]                   ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[8]                   ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[9]                   ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d2_push                                        ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_push                                         ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; fnd_data[0]                                    ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; fnd_data[1]                                    ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; fnd_data[2]                                    ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; fnd_data[3]                                    ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; lower_4bit[0]                                  ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; lower_4bit[1]                                  ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; lower_4bit[2]                                  ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; inv_rxd    ; clk        ; 1.937 ; 2.381 ; Rise       ; clk             ;
; push_start ; clk        ; 2.273 ; 2.748 ; Rise       ; clk             ;
; sdata      ; clk        ; 1.935 ; 2.383 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; inv_rxd    ; clk        ; -1.553 ; -1.974 ; Rise       ; clk             ;
; push_start ; clk        ; -1.876 ; -2.327 ; Rise       ; clk             ;
; sdata      ; clk        ; -1.545 ; -1.973 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; cs_n           ; clk        ; 6.954 ; 6.946 ; Rise       ; clk             ;
; fnd_30_out[*]  ; clk        ; 6.665 ; 6.630 ; Rise       ; clk             ;
;  fnd_30_out[0] ; clk        ; 6.163 ; 6.134 ; Rise       ; clk             ;
;  fnd_30_out[1] ; clk        ; 6.141 ; 6.162 ; Rise       ; clk             ;
;  fnd_30_out[2] ; clk        ; 6.665 ; 6.630 ; Rise       ; clk             ;
;  fnd_30_out[3] ; clk        ; 6.510 ; 6.426 ; Rise       ; clk             ;
;  fnd_30_out[4] ; clk        ; 6.516 ; 6.428 ; Rise       ; clk             ;
;  fnd_30_out[5] ; clk        ; 6.467 ; 6.407 ; Rise       ; clk             ;
;  fnd_30_out[6] ; clk        ; 6.457 ; 6.488 ; Rise       ; clk             ;
; fnd_74_out[*]  ; clk        ; 6.430 ; 6.383 ; Rise       ; clk             ;
;  fnd_74_out[0] ; clk        ; 6.220 ; 6.117 ; Rise       ; clk             ;
;  fnd_74_out[1] ; clk        ; 6.183 ; 6.120 ; Rise       ; clk             ;
;  fnd_74_out[2] ; clk        ; 5.988 ; 5.913 ; Rise       ; clk             ;
;  fnd_74_out[3] ; clk        ; 6.124 ; 6.002 ; Rise       ; clk             ;
;  fnd_74_out[4] ; clk        ; 5.949 ; 5.925 ; Rise       ; clk             ;
;  fnd_74_out[5] ; clk        ; 6.430 ; 6.383 ; Rise       ; clk             ;
;  fnd_74_out[6] ; clk        ; 6.181 ; 6.196 ; Rise       ; clk             ;
; led[*]         ; clk        ; 7.942 ; 8.129 ; Rise       ; clk             ;
;  led[0]        ; clk        ; 6.648 ; 6.727 ; Rise       ; clk             ;
;  led[1]        ; clk        ; 6.274 ; 6.362 ; Rise       ; clk             ;
;  led[2]        ; clk        ; 7.942 ; 8.129 ; Rise       ; clk             ;
;  led[3]        ; clk        ; 6.537 ; 6.615 ; Rise       ; clk             ;
;  led[4]        ; clk        ; 6.420 ; 6.495 ; Rise       ; clk             ;
;  led[5]        ; clk        ; 6.719 ; 6.785 ; Rise       ; clk             ;
;  led[6]        ; clk        ; 6.715 ; 6.768 ; Rise       ; clk             ;
;  led[7]        ; clk        ; 6.819 ; 6.862 ; Rise       ; clk             ;
; sclk           ; clk        ; 7.331 ; 7.247 ; Rise       ; clk             ;
; txd            ; clk        ; 7.308 ; 7.215 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; cs_n           ; clk        ; 6.777 ; 6.771 ; Rise       ; clk             ;
; fnd_30_out[*]  ; clk        ; 5.637 ; 5.578 ; Rise       ; clk             ;
;  fnd_30_out[0] ; clk        ; 5.637 ; 5.578 ; Rise       ; clk             ;
;  fnd_30_out[1] ; clk        ; 5.646 ; 5.605 ; Rise       ; clk             ;
;  fnd_30_out[2] ; clk        ; 6.118 ; 6.053 ; Rise       ; clk             ;
;  fnd_30_out[3] ; clk        ; 5.957 ; 5.898 ; Rise       ; clk             ;
;  fnd_30_out[4] ; clk        ; 5.963 ; 5.917 ; Rise       ; clk             ;
;  fnd_30_out[5] ; clk        ; 5.916 ; 5.871 ; Rise       ; clk             ;
;  fnd_30_out[6] ; clk        ; 5.906 ; 5.966 ; Rise       ; clk             ;
; fnd_74_out[*]  ; clk        ; 5.445 ; 5.390 ; Rise       ; clk             ;
;  fnd_74_out[0] ; clk        ; 5.706 ; 5.625 ; Rise       ; clk             ;
;  fnd_74_out[1] ; clk        ; 5.686 ; 5.609 ; Rise       ; clk             ;
;  fnd_74_out[2] ; clk        ; 5.509 ; 5.514 ; Rise       ; clk             ;
;  fnd_74_out[3] ; clk        ; 5.451 ; 5.390 ; Rise       ; clk             ;
;  fnd_74_out[4] ; clk        ; 5.445 ; 5.402 ; Rise       ; clk             ;
;  fnd_74_out[5] ; clk        ; 5.889 ; 5.839 ; Rise       ; clk             ;
;  fnd_74_out[6] ; clk        ; 5.625 ; 5.676 ; Rise       ; clk             ;
; led[*]         ; clk        ; 6.134 ; 6.217 ; Rise       ; clk             ;
;  led[0]        ; clk        ; 6.493 ; 6.568 ; Rise       ; clk             ;
;  led[1]        ; clk        ; 6.134 ; 6.217 ; Rise       ; clk             ;
;  led[2]        ; clk        ; 7.784 ; 7.967 ; Rise       ; clk             ;
;  led[3]        ; clk        ; 6.387 ; 6.461 ; Rise       ; clk             ;
;  led[4]        ; clk        ; 6.275 ; 6.346 ; Rise       ; clk             ;
;  led[5]        ; clk        ; 6.562 ; 6.625 ; Rise       ; clk             ;
;  led[6]        ; clk        ; 6.559 ; 6.609 ; Rise       ; clk             ;
;  led[7]        ; clk        ; 6.658 ; 6.699 ; Rise       ; clk             ;
; sclk           ; clk        ; 7.140 ; 7.061 ; Rise       ; clk             ;
; txd            ; clk        ; 7.127 ; 7.038 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 186.67 MHz ; 186.67 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 14.643 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.313 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.683 ; 0.000                            ;
+-------+-------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                             ;
+--------+----------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; 14.643 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.300      ;
; 14.643 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.300      ;
; 14.643 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.300      ;
; 14.643 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.300      ;
; 14.662 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.281      ;
; 14.662 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.281      ;
; 14.662 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.281      ;
; 14.662 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.281      ;
; 14.702 ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.241      ;
; 14.702 ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.241      ;
; 14.702 ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.241      ;
; 14.702 ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.241      ;
; 14.711 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.232      ;
; 14.711 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.232      ;
; 14.711 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.232      ;
; 14.711 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.232      ;
; 14.748 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.195      ;
; 14.748 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.195      ;
; 14.748 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.195      ;
; 14.748 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.195      ;
; 14.779 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.164      ;
; 14.779 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.164      ;
; 14.779 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.164      ;
; 14.779 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.164      ;
; 14.804 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.139      ;
; 14.804 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.139      ;
; 14.804 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.139      ;
; 14.804 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.139      ;
; 14.804 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.139      ;
; 14.804 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.139      ;
; 14.804 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.139      ;
; 14.804 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.139      ;
; 14.828 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.115      ;
; 14.828 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.115      ;
; 14.828 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.115      ;
; 14.828 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.115      ;
; 14.859 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.054     ; 5.082      ;
; 14.859 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.054     ; 5.082      ;
; 14.859 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.054     ; 5.082      ;
; 14.859 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.054     ; 5.082      ;
; 14.871 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.054     ; 5.070      ;
; 14.871 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.054     ; 5.070      ;
; 14.871 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.054     ; 5.070      ;
; 14.871 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.054     ; 5.070      ;
; 14.892 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.051      ;
; 14.892 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.051      ;
; 14.892 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.051      ;
; 14.892 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.051      ;
; 14.894 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.049      ;
; 14.894 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.049      ;
; 14.894 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.049      ;
; 14.894 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.049      ;
; 14.901 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.042      ;
; 14.901 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.042      ;
; 14.901 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.042      ;
; 14.901 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.052     ; 5.042      ;
; 14.912 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.054     ; 5.029      ;
; 14.912 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.054     ; 5.029      ;
; 14.912 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.054     ; 5.029      ;
; 14.912 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.054     ; 5.029      ;
; 14.918 ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.054     ; 5.023      ;
; 14.918 ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.054     ; 5.023      ;
; 14.918 ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.054     ; 5.023      ;
; 14.918 ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.054     ; 5.023      ;
; 14.962 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.979      ;
; 14.962 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.979      ;
; 14.962 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.979      ;
; 14.962 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.979      ;
; 14.990 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.951      ;
; 14.990 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.951      ;
; 14.990 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.951      ;
; 14.990 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.951      ;
; 15.005 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.936      ;
; 15.005 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.936      ;
; 15.005 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.936      ;
; 15.005 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.936      ;
; 15.005 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.936      ;
; 15.005 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.936      ;
; 15.005 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.936      ;
; 15.005 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.936      ;
; 15.044 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.897      ;
; 15.044 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.897      ;
; 15.044 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.897      ;
; 15.044 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.897      ;
; 15.102 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.839      ;
; 15.102 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.839      ;
; 15.102 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.839      ;
; 15.102 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.839      ;
; 15.108 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.833      ;
; 15.108 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.833      ;
; 15.108 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.833      ;
; 15.108 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.833      ;
; 15.110 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.831      ;
; 15.110 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.831      ;
; 15.110 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.831      ;
; 15.110 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.054     ; 4.831      ;
; 15.261 ; uart_rx:u_uart_rx|cnt_rx_div[12] ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.052     ; 4.682      ;
; 15.261 ; uart_rx:u_uart_rx|cnt_rx_div[12] ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.052     ; 4.682      ;
; 15.261 ; uart_rx:u_uart_rx|cnt_rx_div[12] ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.052     ; 4.682      ;
; 15.261 ; uart_rx:u_uart_rx|cnt_rx_div[12] ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.052     ; 4.682      ;
+--------+----------------------------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                              ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.313 ; uart_rx:u_uart_rx|data_buffer[9]               ; uart_rx:u_uart_rx|data_buffer[9]               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; uart_rx:u_uart_rx|cnt_bit[3]                   ; uart_rx:u_uart_rx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; uart_rx:u_uart_rx|cnt_bit[1]                   ; uart_rx:u_uart_rx|cnt_bit[1]                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; uart_rx:u_uart_rx|cnt_bit[2]                   ; uart_rx:u_uart_rx|cnt_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_master_adc:u_spi_master_adc|sclk           ; spi_master_adc:u_spi_master_adc|sclk           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; uart_tx:u_uart_tx|cnt_bit[2]                   ; uart_tx:u_uart_tx|cnt_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; uart_tx:u_uart_tx|cnt_bit[1]                   ; uart_tx:u_uart_tx|cnt_bit[1]                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; uart_tx:u_uart_tx|cnt_bit[3]                   ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; uart_tx:u_uart_tx|tx_en                        ; uart_tx:u_uart_tx|tx_en                        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; byte2ascill:u_byte2ascill|c_state.W2           ; byte2ascill:u_byte2ascill|c_state.W2           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; byte2ascill:u_byte2ascill|c_state.W1           ; byte2ascill:u_byte2ascill|c_state.W1           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; byte2ascill:u_byte2ascill|c_state.IDLE         ; byte2ascill:u_byte2ascill|c_state.IDLE         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; byte2ascill:u_byte2ascill|c_state.W3           ; byte2ascill:u_byte2ascill|c_state.W3           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_master_adc:u_spi_master_adc|cs_n           ; spi_master_adc:u_spi_master_adc|cs_n           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_master_adc:u_spi_master_adc|cnt[0]         ; spi_master_adc:u_spi_master_adc|cnt[0]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_master_adc:u_spi_master_adc|cnt[1]         ; spi_master_adc:u_spi_master_adc|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_master_adc:u_spi_master_adc|cnt[2]         ; spi_master_adc:u_spi_master_adc|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.321 ; uart_rx:u_uart_rx|cnt_bit[0]                   ; uart_rx:u_uart_rx|cnt_bit[0]                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.519      ;
; 0.321 ; uart_tx:u_uart_tx|cnt_bit[0]                   ; uart_tx:u_uart_tx|cnt_bit[0]                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.519      ;
; 0.329 ; spi_master_adc:u_spi_master_adc|n_start_0d2    ; spi_master_adc:u_spi_master_adc|w_n_start      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.528      ;
; 0.338 ; uart_tx:u_uart_tx|tx_data[5]                   ; uart_tx:u_uart_tx|tx_data[4]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.537      ;
; 0.339 ; d2_push                                        ; spi_master_adc:u_spi_master_adc|n_start_0d1    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; uart_tx:u_uart_tx|tx_data[1]                   ; uart_tx:u_uart_tx|tx_data[0]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; uart_tx:u_uart_tx|tx_data[4]                   ; uart_tx:u_uart_tx|tx_data[3]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; uart_tx:u_uart_tx|tx_data[7]                   ; uart_tx:u_uart_tx|tx_data[6]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.340 ; uart_tx:u_uart_tx|tx_data[2]                   ; uart_tx:u_uart_tx|tx_data[1]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; uart_tx:u_uart_tx|tx_data[6]                   ; uart_tx:u_uart_tx|tx_data[5]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; byte2ascill:u_byte2ascill|c_state.W1           ; byte2ascill:u_byte2ascill|c_state.S2           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.538      ;
; 0.341 ; uart_tx:u_uart_tx|tx_data[9]                   ; uart_tx:u_uart_tx|tx_data[8]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.540      ;
; 0.341 ; byte2ascill:u_byte2ascill|c_state.W2           ; byte2ascill:u_byte2ascill|c_state.S3           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.539      ;
; 0.346 ; uart_rx:u_uart_rx|uart_rxd_d2                  ; uart_rx:u_uart_rx|start_en                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.544      ;
; 0.346 ; uart_rx:u_uart_rx|uart_rxd_d2                  ; uart_rx:u_uart_rx|uart_rxd_d3                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.544      ;
; 0.346 ; spi_master_adc:u_spi_master_adc|n_start_0d1    ; spi_master_adc:u_spi_master_adc|n_start_0d2    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; d_push                                         ; d2_push                                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; uart_tx:u_uart_tx|cnt_tx_div[12]               ; uart_tx:u_uart_tx|cnt_tx_div[12]               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.545      ;
; 0.349 ; uart_tx:u_uart_tx|cnt_bit[2]                   ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.547      ;
; 0.358 ; uart_rx:u_uart_rx|data_buffer[2]               ; uart_rx:u_uart_rx|data_buffer[1]               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.556      ;
; 0.358 ; uart_rx:u_uart_rx|data_buffer[3]               ; uart_rx:u_uart_rx|data_buffer[2]               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.556      ;
; 0.358 ; uart_rx:u_uart_rx|data_buffer[4]               ; uart_rx:u_uart_rx|data_buffer[3]               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.556      ;
; 0.358 ; uart_rx:u_uart_rx|data_buffer[7]               ; uart_rx:u_uart_rx|data_buffer[6]               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.556      ;
; 0.358 ; uart_rx:u_uart_rx|data_buffer[8]               ; uart_rx:u_uart_rx|data_buffer[7]               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.556      ;
; 0.358 ; spi_master_adc:u_spi_master_adc|data_buffer[2] ; spi_master_adc:u_spi_master_adc|data_buffer[3] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.556      ;
; 0.358 ; byte2ascill:u_byte2ascill|c_state.S3           ; byte2ascill:u_byte2ascill|c_state.W3           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.556      ;
; 0.359 ; uart_rx:u_uart_rx|data_buffer[5]               ; uart_rx:u_uart_rx|data_buffer[4]               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.557      ;
; 0.359 ; spi_master_adc:u_spi_master_adc|data_buffer[1] ; spi_master_adc:u_spi_master_adc|data_buffer[2] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.557      ;
; 0.363 ; uart_tx:u_uart_tx|tx_en                        ; uart_tx:u_uart_tx|cnt_bit[0]                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.561      ;
; 0.364 ; spi_master_adc:u_spi_master_adc|cnt_sclk[0]    ; byte2ascill:u_byte2ascill|c_state.S1           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.562      ;
; 0.365 ; spi_master_adc:u_spi_master_adc|data_buffer[6] ; byte2ascill:u_byte2ascill|top_4bit[2]          ; clk          ; clk         ; 0.000        ; 0.054      ; 0.563      ;
; 0.365 ; uart_tx:u_uart_tx|cnt_bit[0]                   ; uart_tx:u_uart_tx|cnt_bit[1]                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.563      ;
; 0.366 ; spi_master_adc:u_spi_master_adc|data_buffer[6] ; spi_master_adc:u_spi_master_adc|data_buffer[7] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.564      ;
; 0.368 ; uart_tx:u_uart_tx|cnt_bit[0]                   ; uart_tx:u_uart_tx|cnt_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.566      ;
; 0.371 ; uart_rx:u_uart_rx|start_en                     ; uart_rx:u_uart_rx|cnt_bit[0]                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.569      ;
; 0.433 ; uart_rx:u_uart_rx|data_buffer[9]               ; uart_rx:u_uart_rx|data_buffer[8]               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.631      ;
; 0.465 ; fnd_data[7]                                    ; top_4bit[3]                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.664      ;
; 0.465 ; fnd_data[4]                                    ; top_4bit[0]                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.664      ;
; 0.465 ; fnd_data[2]                                    ; lower_4bit[2]                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.664      ;
; 0.465 ; fnd_data[0]                                    ; lower_4bit[0]                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.664      ;
; 0.466 ; fnd_data[5]                                    ; top_4bit[1]                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; fnd_data[1]                                    ; lower_4bit[1]                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.665      ;
; 0.467 ; fnd_data[6]                                    ; top_4bit[2]                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.666      ;
; 0.470 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[0]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.668      ;
; 0.471 ; byte2ascill:u_byte2ascill|c_state.S2           ; byte2ascill:u_byte2ascill|c_state.W2           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.669      ;
; 0.477 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[3]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.675      ;
; 0.486 ; spi_master_adc:u_spi_master_adc|data_buffer[3] ; spi_master_adc:u_spi_master_adc|data_buffer[4] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.684      ;
; 0.492 ; spi_master_adc:u_spi_master_adc|data_buffer[0] ; byte2ascill:u_byte2ascill|lower_4bit[0]        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.690      ;
; 0.492 ; spi_master_adc:u_spi_master_adc|data_buffer[0] ; spi_master_adc:u_spi_master_adc|data_buffer[1] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.690      ;
; 0.495 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[2]               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.693      ;
; 0.495 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[3]               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.693      ;
; 0.495 ; uart_tx:u_uart_tx|tx_data[3]                   ; uart_tx:u_uart_tx|tx_data[2]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.694      ;
; 0.496 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[4]               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.694      ;
; 0.497 ; uart_tx:u_uart_tx|tx_data[8]                   ; uart_tx:u_uart_tx|tx_data[7]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.696      ;
; 0.498 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[1]               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.696      ;
; 0.500 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[5]               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.698      ;
; 0.500 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[7]               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.698      ;
; 0.500 ; uart_tx:u_uart_tx|cnt_tx_div[1]                ; uart_tx:u_uart_tx|cnt_tx_div[1]                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.501 ; uart_tx:u_uart_tx|cnt_tx_div[9]                ; uart_tx:u_uart_tx|cnt_tx_div[9]                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.502 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[6]               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.502 ; uart_tx:u_uart_tx|cnt_tx_div[3]                ; uart_tx:u_uart_tx|cnt_tx_div[3]                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; uart_tx:u_uart_tx|cnt_tx_div[4]                ; uart_tx:u_uart_tx|cnt_tx_div[4]                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; uart_tx:u_uart_tx|cnt_tx_div[7]                ; uart_tx:u_uart_tx|cnt_tx_div[7]                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.504 ; uart_tx:u_uart_tx|cnt_tx_div[2]                ; uart_tx:u_uart_tx|cnt_tx_div[2]                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.504 ; uart_tx:u_uart_tx|cnt_tx_div[5]                ; uart_tx:u_uart_tx|cnt_tx_div[5]                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.504 ; uart_tx:u_uart_tx|cnt_tx_div[10]               ; uart_tx:u_uart_tx|cnt_tx_div[10]               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.506 ; uart_tx:u_uart_tx|cnt_tx_div[8]                ; uart_tx:u_uart_tx|cnt_tx_div[8]                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.705      ;
; 0.506 ; uart_tx:u_uart_tx|cnt_tx_div[6]                ; uart_tx:u_uart_tx|cnt_tx_div[6]                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.705      ;
; 0.507 ; uart_rx:u_uart_rx|cnt_rx_div[11]               ; uart_rx:u_uart_rx|cnt_rx_div[11]               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.706      ;
; 0.509 ; uart_rx:u_uart_rx|cnt_rx_div[9]                ; uart_rx:u_uart_rx|cnt_rx_div[9]                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.708      ;
; 0.510 ; uart_rx:u_uart_rx|cnt_rx_div[6]                ; uart_rx:u_uart_rx|cnt_rx_div[6]                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.709      ;
; 0.511 ; uart_rx:u_uart_rx|cnt_rx_div[3]                ; uart_rx:u_uart_rx|cnt_rx_div[3]                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; uart_tx:u_uart_tx|cnt_tx_div[11]               ; uart_tx:u_uart_tx|cnt_tx_div[11]               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; uart_rx:u_uart_rx|cnt_rx_div[1]                ; uart_rx:u_uart_rx|cnt_rx_div[1]                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; uart_rx:u_uart_rx|cnt_rx_div[5]                ; uart_rx:u_uart_rx|cnt_rx_div[5]                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; uart_rx:u_uart_rx|cnt_rx_div[10]               ; uart_rx:u_uart_rx|cnt_rx_div[10]               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.515 ; uart_rx:u_uart_rx|cnt_rx_div[2]                ; uart_rx:u_uart_rx|cnt_rx_div[2]                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; uart_rx:u_uart_rx|cnt_rx_div[7]                ; uart_rx:u_uart_rx|cnt_rx_div[7]                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; uart_rx:u_uart_rx|cnt_rx_div[4]                ; uart_rx:u_uart_rx|cnt_rx_div[4]                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; uart_rx:u_uart_rx|cnt_rx_div[8]                ; uart_rx:u_uart_rx|cnt_rx_div[8]                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; byte2ascill:u_byte2ascill|c_state.W3           ; byte2ascill:u_byte2ascill|c_state.IDLE         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.518 ; uart_rx:u_uart_rx|uart_rxd_d3                  ; uart_rx:u_uart_rx|start_en                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.716      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                               ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.IDLE         ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.S2           ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.S3           ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.W1           ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.W2           ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.W3           ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|lower_4bit[3]        ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[0]         ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[1]         ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[2]         ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[3]         ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[4]         ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|sclk           ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[0]                   ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[1]                   ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[2]                   ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[3]                   ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[0]                ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[10]               ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[11]               ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[12]               ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[1]                ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[2]                ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[3]                ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[4]                ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[5]                ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[6]                ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[7]                ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[8]                ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[9]                ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|start_en                     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d2                  ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d3                  ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_bit[0]                   ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_bit[1]                   ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_bit[2]                   ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_bit[3]                   ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_en                        ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[0]          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[1]          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[2]          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[3]          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[4]          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[5]          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[6]          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|lower_4bit[0]        ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|lower_4bit[1]        ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|lower_4bit[2]        ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|top_4bit[0]          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|top_4bit[1]          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|top_4bit[2]          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|top_4bit[3]          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; fnd_data[0]                                    ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; fnd_data[1]                                    ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; fnd_data[2]                                    ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; fnd_data[3]                                    ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; lower_4bit[0]                                  ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; lower_4bit[1]                                  ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; lower_4bit[2]                                  ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; lower_4bit[3]                                  ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[0] ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[1] ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[2] ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[3] ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[4] ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[5] ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[6] ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[7] ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|sclk_rise      ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[0]                ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[10]               ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[11]               ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[12]               ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[1]                ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[2]                ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[3]                ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[4]                ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[5]                ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[6]                ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[7]                ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[8]                ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[9]                ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[0]                   ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[1]                   ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[2]                   ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[3]                   ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[4]                   ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[5]                   ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[6]                   ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[7]                   ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[8]                   ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[9]                   ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d2_push                                        ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_push                                         ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; fnd_data[4]                                    ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; fnd_data[5]                                    ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; fnd_data[6]                                    ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; fnd_data[7]                                    ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|n_start_0d1    ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|n_start_0d2    ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; inv_rxd    ; clk        ; 1.666 ; 2.014 ; Rise       ; clk             ;
; push_start ; clk        ; 1.991 ; 2.352 ; Rise       ; clk             ;
; sdata      ; clk        ; 1.669 ; 2.010 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; inv_rxd    ; clk        ; -1.326 ; -1.659 ; Rise       ; clk             ;
; push_start ; clk        ; -1.638 ; -1.984 ; Rise       ; clk             ;
; sdata      ; clk        ; -1.324 ; -1.653 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; cs_n           ; clk        ; 6.477 ; 6.572 ; Rise       ; clk             ;
; fnd_30_out[*]  ; clk        ; 6.271 ; 6.194 ; Rise       ; clk             ;
;  fnd_30_out[0] ; clk        ; 5.805 ; 5.772 ; Rise       ; clk             ;
;  fnd_30_out[1] ; clk        ; 5.809 ; 5.773 ; Rise       ; clk             ;
;  fnd_30_out[2] ; clk        ; 6.271 ; 6.194 ; Rise       ; clk             ;
;  fnd_30_out[3] ; clk        ; 6.141 ; 6.025 ; Rise       ; clk             ;
;  fnd_30_out[4] ; clk        ; 6.145 ; 6.012 ; Rise       ; clk             ;
;  fnd_30_out[5] ; clk        ; 6.092 ; 5.982 ; Rise       ; clk             ;
;  fnd_30_out[6] ; clk        ; 6.052 ; 6.116 ; Rise       ; clk             ;
; fnd_74_out[*]  ; clk        ; 6.071 ; 5.987 ; Rise       ; clk             ;
;  fnd_74_out[0] ; clk        ; 5.874 ; 5.749 ; Rise       ; clk             ;
;  fnd_74_out[1] ; clk        ; 5.845 ; 5.748 ; Rise       ; clk             ;
;  fnd_74_out[2] ; clk        ; 5.653 ; 5.575 ; Rise       ; clk             ;
;  fnd_74_out[3] ; clk        ; 5.764 ; 5.669 ; Rise       ; clk             ;
;  fnd_74_out[4] ; clk        ; 5.619 ; 5.586 ; Rise       ; clk             ;
;  fnd_74_out[5] ; clk        ; 6.071 ; 5.987 ; Rise       ; clk             ;
;  fnd_74_out[6] ; clk        ; 5.823 ; 5.853 ; Rise       ; clk             ;
; led[*]         ; clk        ; 7.591 ; 7.701 ; Rise       ; clk             ;
;  led[0]        ; clk        ; 6.307 ; 6.333 ; Rise       ; clk             ;
;  led[1]        ; clk        ; 5.952 ; 5.994 ; Rise       ; clk             ;
;  led[2]        ; clk        ; 7.591 ; 7.701 ; Rise       ; clk             ;
;  led[3]        ; clk        ; 6.196 ; 6.216 ; Rise       ; clk             ;
;  led[4]        ; clk        ; 6.094 ; 6.100 ; Rise       ; clk             ;
;  led[5]        ; clk        ; 6.378 ; 6.369 ; Rise       ; clk             ;
;  led[6]        ; clk        ; 6.374 ; 6.340 ; Rise       ; clk             ;
;  led[7]        ; clk        ; 6.469 ; 6.446 ; Rise       ; clk             ;
; sclk           ; clk        ; 6.834 ; 6.865 ; Rise       ; clk             ;
; txd            ; clk        ; 6.820 ; 6.831 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; cs_n           ; clk        ; 6.321 ; 6.414 ; Rise       ; clk             ;
; fnd_30_out[*]  ; clk        ; 5.350 ; 5.290 ; Rise       ; clk             ;
;  fnd_30_out[0] ; clk        ; 5.350 ; 5.290 ; Rise       ; clk             ;
;  fnd_30_out[1] ; clk        ; 5.358 ; 5.292 ; Rise       ; clk             ;
;  fnd_30_out[2] ; clk        ; 5.798 ; 5.695 ; Rise       ; clk             ;
;  fnd_30_out[3] ; clk        ; 5.648 ; 5.554 ; Rise       ; clk             ;
;  fnd_30_out[4] ; clk        ; 5.649 ; 5.558 ; Rise       ; clk             ;
;  fnd_30_out[5] ; clk        ; 5.601 ; 5.504 ; Rise       ; clk             ;
;  fnd_30_out[6] ; clk        ; 5.558 ; 5.652 ; Rise       ; clk             ;
; fnd_74_out[*]  ; clk        ; 5.168 ; 5.109 ; Rise       ; clk             ;
;  fnd_74_out[0] ; clk        ; 5.426 ; 5.316 ; Rise       ; clk             ;
;  fnd_74_out[1] ; clk        ; 5.410 ; 5.300 ; Rise       ; clk             ;
;  fnd_74_out[2] ; clk        ; 5.235 ; 5.223 ; Rise       ; clk             ;
;  fnd_74_out[3] ; clk        ; 5.175 ; 5.109 ; Rise       ; clk             ;
;  fnd_74_out[4] ; clk        ; 5.168 ; 5.121 ; Rise       ; clk             ;
;  fnd_74_out[5] ; clk        ; 5.589 ; 5.501 ; Rise       ; clk             ;
;  fnd_74_out[6] ; clk        ; 5.324 ; 5.388 ; Rise       ; clk             ;
; led[*]         ; clk        ; 5.826 ; 5.866 ; Rise       ; clk             ;
;  led[0]        ; clk        ; 6.167 ; 6.191 ; Rise       ; clk             ;
;  led[1]        ; clk        ; 5.826 ; 5.866 ; Rise       ; clk             ;
;  led[2]        ; clk        ; 7.448 ; 7.557 ; Rise       ; clk             ;
;  led[3]        ; clk        ; 6.060 ; 6.080 ; Rise       ; clk             ;
;  led[4]        ; clk        ; 5.963 ; 5.968 ; Rise       ; clk             ;
;  led[5]        ; clk        ; 6.236 ; 6.227 ; Rise       ; clk             ;
;  led[6]        ; clk        ; 6.232 ; 6.199 ; Rise       ; clk             ;
;  led[7]        ; clk        ; 6.324 ; 6.302 ; Rise       ; clk             ;
; sclk           ; clk        ; 6.665 ; 6.697 ; Rise       ; clk             ;
; txd            ; clk        ; 6.659 ; 6.670 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 16.469 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.442 ; 0.000                            ;
+-------+-------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                             ;
+--------+----------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; 16.469 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.487      ;
; 16.469 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.487      ;
; 16.469 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.487      ;
; 16.469 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.487      ;
; 16.494 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.462      ;
; 16.494 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.462      ;
; 16.494 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.462      ;
; 16.494 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.462      ;
; 16.494 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.462      ;
; 16.494 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.462      ;
; 16.494 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.462      ;
; 16.494 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.462      ;
; 16.515 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.441      ;
; 16.515 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.441      ;
; 16.515 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.441      ;
; 16.515 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.441      ;
; 16.532 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.424      ;
; 16.532 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.424      ;
; 16.532 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.424      ;
; 16.532 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.424      ;
; 16.534 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.422      ;
; 16.534 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.422      ;
; 16.534 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.422      ;
; 16.534 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.422      ;
; 16.536 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.420      ;
; 16.536 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.420      ;
; 16.536 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.420      ;
; 16.536 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.420      ;
; 16.560 ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.396      ;
; 16.560 ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.396      ;
; 16.560 ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.396      ;
; 16.560 ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.396      ;
; 16.576 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.380      ;
; 16.576 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.380      ;
; 16.576 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.380      ;
; 16.576 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.380      ;
; 16.615 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.340      ;
; 16.615 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.340      ;
; 16.615 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.340      ;
; 16.615 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.340      ;
; 16.640 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.315      ;
; 16.640 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.315      ;
; 16.640 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.315      ;
; 16.640 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.315      ;
; 16.640 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.315      ;
; 16.640 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.315      ;
; 16.640 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.315      ;
; 16.640 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.315      ;
; 16.645 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.311      ;
; 16.645 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.311      ;
; 16.645 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.311      ;
; 16.645 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.311      ;
; 16.661 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.294      ;
; 16.661 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.294      ;
; 16.661 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.294      ;
; 16.661 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.294      ;
; 16.671 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.285      ;
; 16.671 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.285      ;
; 16.671 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.285      ;
; 16.671 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.285      ;
; 16.678 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.277      ;
; 16.678 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.277      ;
; 16.678 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.277      ;
; 16.678 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.277      ;
; 16.680 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.275      ;
; 16.680 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.275      ;
; 16.680 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.275      ;
; 16.680 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.275      ;
; 16.682 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.273      ;
; 16.682 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.273      ;
; 16.682 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.273      ;
; 16.682 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.273      ;
; 16.706 ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.249      ;
; 16.706 ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.249      ;
; 16.706 ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.249      ;
; 16.706 ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.249      ;
; 16.719 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.237      ;
; 16.719 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.237      ;
; 16.719 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.237      ;
; 16.719 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.237      ;
; 16.722 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.233      ;
; 16.722 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.233      ;
; 16.722 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.233      ;
; 16.722 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.233      ;
; 16.791 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.164      ;
; 16.791 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.164      ;
; 16.791 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.164      ;
; 16.791 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.164      ;
; 16.817 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.138      ;
; 16.817 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.138      ;
; 16.817 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.138      ;
; 16.817 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.138      ;
; 16.865 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; fnd_data[0] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.090      ;
; 16.865 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; fnd_data[1] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.090      ;
; 16.865 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; fnd_data[2] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.090      ;
; 16.865 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; fnd_data[3] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.090      ;
; 16.934 ; uart_rx:u_uart_rx|cnt_rx_div[12] ; fnd_data[4] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.022      ;
; 16.934 ; uart_rx:u_uart_rx|cnt_rx_div[12] ; fnd_data[5] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.022      ;
; 16.934 ; uart_rx:u_uart_rx|cnt_rx_div[12] ; fnd_data[6] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.022      ;
; 16.934 ; uart_rx:u_uart_rx|cnt_rx_div[12] ; fnd_data[7] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.022      ;
+--------+----------------------------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                              ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; spi_master_adc:u_spi_master_adc|sclk           ; spi_master_adc:u_spi_master_adc|sclk           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master_adc:u_spi_master_adc|cnt[0]         ; spi_master_adc:u_spi_master_adc|cnt[0]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master_adc:u_spi_master_adc|cnt[1]         ; spi_master_adc:u_spi_master_adc|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master_adc:u_spi_master_adc|cnt[2]         ; spi_master_adc:u_spi_master_adc|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; uart_rx:u_uart_rx|data_buffer[9]               ; uart_rx:u_uart_rx|data_buffer[9]               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_rx:u_uart_rx|cnt_bit[3]                   ; uart_rx:u_uart_rx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_rx:u_uart_rx|cnt_bit[1]                   ; uart_rx:u_uart_rx|cnt_bit[1]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_rx:u_uart_rx|cnt_bit[2]                   ; uart_rx:u_uart_rx|cnt_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_tx:u_uart_tx|cnt_bit[2]                   ; uart_tx:u_uart_tx|cnt_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_tx:u_uart_tx|cnt_bit[1]                   ; uart_tx:u_uart_tx|cnt_bit[1]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_tx:u_uart_tx|cnt_bit[3]                   ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_tx:u_uart_tx|tx_en                        ; uart_tx:u_uart_tx|tx_en                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; byte2ascill:u_byte2ascill|c_state.W2           ; byte2ascill:u_byte2ascill|c_state.W2           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; byte2ascill:u_byte2ascill|c_state.W1           ; byte2ascill:u_byte2ascill|c_state.W1           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; byte2ascill:u_byte2ascill|c_state.IDLE         ; byte2ascill:u_byte2ascill|c_state.IDLE         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; byte2ascill:u_byte2ascill|c_state.W3           ; byte2ascill:u_byte2ascill|c_state.W3           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_master_adc:u_spi_master_adc|cs_n           ; spi_master_adc:u_spi_master_adc|cs_n           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.194 ; d2_push                                        ; spi_master_adc:u_spi_master_adc|n_start_0d1    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; uart_tx:u_uart_tx|tx_data[5]                   ; uart_tx:u_uart_tx|tx_data[4]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.313      ;
; 0.195 ; uart_rx:u_uart_rx|cnt_bit[0]                   ; uart_rx:u_uart_rx|cnt_bit[0]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; uart_tx:u_uart_tx|tx_data[1]                   ; uart_tx:u_uart_tx|tx_data[0]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; uart_tx:u_uart_tx|tx_data[4]                   ; uart_tx:u_uart_tx|tx_data[3]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; uart_tx:u_uart_tx|tx_data[7]                   ; uart_tx:u_uart_tx|tx_data[6]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; uart_tx:u_uart_tx|cnt_bit[0]                   ; uart_tx:u_uart_tx|cnt_bit[0]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; byte2ascill:u_byte2ascill|c_state.W1           ; byte2ascill:u_byte2ascill|c_state.S2           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; byte2ascill:u_byte2ascill|c_state.W2           ; byte2ascill:u_byte2ascill|c_state.S3           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.196 ; uart_tx:u_uart_tx|tx_data[2]                   ; uart_tx:u_uart_tx|tx_data[1]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.315      ;
; 0.196 ; uart_tx:u_uart_tx|tx_data[6]                   ; uart_tx:u_uart_tx|tx_data[5]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.315      ;
; 0.196 ; uart_tx:u_uart_tx|tx_data[9]                   ; uart_tx:u_uart_tx|tx_data[8]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.315      ;
; 0.197 ; spi_master_adc:u_spi_master_adc|n_start_0d2    ; spi_master_adc:u_spi_master_adc|w_n_start      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.199 ; uart_rx:u_uart_rx|uart_rxd_d2                  ; uart_rx:u_uart_rx|uart_rxd_d3                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; spi_master_adc:u_spi_master_adc|n_start_0d1    ; spi_master_adc:u_spi_master_adc|n_start_0d2    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.200 ; uart_rx:u_uart_rx|uart_rxd_d2                  ; uart_rx:u_uart_rx|start_en                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.319      ;
; 0.200 ; d_push                                         ; d2_push                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.205 ; uart_tx:u_uart_tx|cnt_tx_div[12]               ; uart_tx:u_uart_tx|cnt_tx_div[12]               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.324      ;
; 0.205 ; uart_tx:u_uart_tx|cnt_bit[2]                   ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.324      ;
; 0.206 ; uart_rx:u_uart_rx|data_buffer[3]               ; uart_rx:u_uart_rx|data_buffer[2]               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.206 ; uart_rx:u_uart_rx|data_buffer[4]               ; uart_rx:u_uart_rx|data_buffer[3]               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.206 ; uart_rx:u_uart_rx|data_buffer[7]               ; uart_rx:u_uart_rx|data_buffer[6]               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.206 ; uart_rx:u_uart_rx|data_buffer[8]               ; uart_rx:u_uart_rx|data_buffer[7]               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.206 ; byte2ascill:u_byte2ascill|c_state.S3           ; byte2ascill:u_byte2ascill|c_state.W3           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.207 ; uart_rx:u_uart_rx|data_buffer[2]               ; uart_rx:u_uart_rx|data_buffer[1]               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.326      ;
; 0.207 ; spi_master_adc:u_spi_master_adc|data_buffer[2] ; spi_master_adc:u_spi_master_adc|data_buffer[3] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.326      ;
; 0.208 ; uart_rx:u_uart_rx|data_buffer[5]               ; uart_rx:u_uart_rx|data_buffer[4]               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.327      ;
; 0.208 ; spi_master_adc:u_spi_master_adc|data_buffer[1] ; spi_master_adc:u_spi_master_adc|data_buffer[2] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.327      ;
; 0.210 ; spi_master_adc:u_spi_master_adc|data_buffer[6] ; byte2ascill:u_byte2ascill|top_4bit[2]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.329      ;
; 0.210 ; uart_tx:u_uart_tx|tx_en                        ; uart_tx:u_uart_tx|cnt_bit[0]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.329      ;
; 0.213 ; spi_master_adc:u_spi_master_adc|data_buffer[6] ; spi_master_adc:u_spi_master_adc|data_buffer[7] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.332      ;
; 0.214 ; uart_rx:u_uart_rx|start_en                     ; uart_rx:u_uart_rx|cnt_bit[0]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.333      ;
; 0.217 ; uart_tx:u_uart_tx|cnt_bit[0]                   ; uart_tx:u_uart_tx|cnt_bit[1]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.336      ;
; 0.222 ; uart_tx:u_uart_tx|cnt_bit[0]                   ; uart_tx:u_uart_tx|cnt_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.341      ;
; 0.225 ; spi_master_adc:u_spi_master_adc|cnt_sclk[0]    ; byte2ascill:u_byte2ascill|c_state.S1           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.344      ;
; 0.254 ; uart_rx:u_uart_rx|data_buffer[9]               ; uart_rx:u_uart_rx|data_buffer[8]               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.373      ;
; 0.266 ; byte2ascill:u_byte2ascill|c_state.S2           ; byte2ascill:u_byte2ascill|c_state.W2           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.385      ;
; 0.267 ; fnd_data[2]                                    ; lower_4bit[2]                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.386      ;
; 0.268 ; fnd_data[7]                                    ; top_4bit[3]                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.387      ;
; 0.268 ; fnd_data[5]                                    ; top_4bit[1]                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.387      ;
; 0.268 ; fnd_data[4]                                    ; top_4bit[0]                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.387      ;
; 0.268 ; fnd_data[1]                                    ; lower_4bit[1]                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.387      ;
; 0.268 ; fnd_data[0]                                    ; lower_4bit[0]                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.387      ;
; 0.269 ; fnd_data[6]                                    ; top_4bit[2]                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.388      ;
; 0.281 ; spi_master_adc:u_spi_master_adc|data_buffer[3] ; spi_master_adc:u_spi_master_adc|data_buffer[4] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.400      ;
; 0.286 ; spi_master_adc:u_spi_master_adc|data_buffer[0] ; byte2ascill:u_byte2ascill|lower_4bit[0]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.405      ;
; 0.287 ; spi_master_adc:u_spi_master_adc|data_buffer[0] ; spi_master_adc:u_spi_master_adc|data_buffer[1] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.406      ;
; 0.287 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[0]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.406      ;
; 0.294 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[3]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.413      ;
; 0.295 ; uart_tx:u_uart_tx|tx_data[3]                   ; uart_tx:u_uart_tx|tx_data[2]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; uart_tx:u_uart_tx|tx_data[8]                   ; uart_tx:u_uart_tx|tx_data[7]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.414      ;
; 0.298 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[2]               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.417      ;
; 0.298 ; uart_tx:u_uart_tx|cnt_tx_div[1]                ; uart_tx:u_uart_tx|cnt_tx_div[1]                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.417      ;
; 0.299 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[3]               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[1]               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[4]               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.300 ; uart_tx:u_uart_tx|cnt_tx_div[3]                ; uart_tx:u_uart_tx|cnt_tx_div[3]                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; uart_tx:u_uart_tx|cnt_tx_div[5]                ; uart_tx:u_uart_tx|cnt_tx_div[5]                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; uart_tx:u_uart_tx|cnt_tx_div[6]                ; uart_tx:u_uart_tx|cnt_tx_div[6]                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; uart_tx:u_uart_tx|cnt_tx_div[7]                ; uart_tx:u_uart_tx|cnt_tx_div[7]                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; uart_tx:u_uart_tx|cnt_tx_div[9]                ; uart_tx:u_uart_tx|cnt_tx_div[9]                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.301 ; uart_tx:u_uart_tx|cnt_tx_div[8]                ; uart_tx:u_uart_tx|cnt_tx_div[8]                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.301 ; uart_tx:u_uart_tx|cnt_tx_div[4]                ; uart_tx:u_uart_tx|cnt_tx_div[4]                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.302 ; uart_tx:u_uart_tx|cnt_tx_div[2]                ; uart_tx:u_uart_tx|cnt_tx_div[2]                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.421      ;
; 0.302 ; uart_tx:u_uart_tx|cnt_tx_div[10]               ; uart_tx:u_uart_tx|cnt_tx_div[10]               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.421      ;
; 0.303 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[7]               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.422      ;
; 0.304 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[5]               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.423      ;
; 0.304 ; uart_rx:u_uart_rx|cnt_rx_div[6]                ; uart_rx:u_uart_rx|cnt_rx_div[6]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart_rx:u_uart_rx|cnt_rx_div[11]               ; uart_rx:u_uart_rx|cnt_rx_div[11]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[6]               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.423      ;
; 0.305 ; uart_rx:u_uart_rx|cnt_rx_div[10]               ; uart_rx:u_uart_rx|cnt_rx_div[10]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:u_uart_rx|cnt_rx_div[1]                ; uart_rx:u_uart_rx|cnt_rx_div[1]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:u_uart_rx|cnt_rx_div[3]                ; uart_rx:u_uart_rx|cnt_rx_div[3]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:u_uart_rx|cnt_rx_div[5]                ; uart_rx:u_uart_rx|cnt_rx_div[5]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:u_uart_rx|cnt_rx_div[9]                ; uart_rx:u_uart_rx|cnt_rx_div[9]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_tx:u_uart_tx|cnt_tx_div[11]               ; uart_tx:u_uart_tx|cnt_tx_div[11]               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.306 ; uart_rx:u_uart_rx|cnt_rx_div[7]                ; uart_rx:u_uart_rx|cnt_rx_div[7]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; uart_rx:u_uart_rx|cnt_rx_div[2]                ; uart_rx:u_uart_rx|cnt_rx_div[2]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_rx:u_uart_rx|cnt_rx_div[8]                ; uart_rx:u_uart_rx|cnt_rx_div[8]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; uart_rx:u_uart_rx|cnt_rx_div[4]                ; uart_rx:u_uart_rx|cnt_rx_div[4]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; uart_rx:u_uart_rx|data_buffer[6]               ; uart_rx:u_uart_rx|data_buffer[5]               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.309 ; uart_rx:u_uart_rx|uart_rxd_d3                  ; uart_rx:u_uart_rx|start_en                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.428      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                               ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.IDLE         ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.S2           ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.S3           ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.W1           ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.W2           ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.W3           ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|lower_4bit[3]        ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[0]         ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[1]         ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[2]         ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[3]         ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[4]         ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|sclk           ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[0]                   ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[1]                   ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[2]                   ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[3]                   ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[0]                ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[10]               ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[11]               ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[12]               ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[1]                ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[2]                ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[3]                ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[4]                ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[5]                ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[6]                ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[7]                ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[8]                ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[9]                ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|start_en                     ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d2                  ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d3                  ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_bit[0]                   ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_bit[1]                   ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_bit[2]                   ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_bit[3]                   ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_en                        ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|lower_4bit[0]        ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|top_4bit[0]          ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|top_4bit[1]          ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|top_4bit[2]          ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d2_push                                        ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_push                                         ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; fnd_data[0]                                    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; fnd_data[1]                                    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; fnd_data[2]                                    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; fnd_data[3]                                    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; fnd_data[4]                                    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; fnd_data[5]                                    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; fnd_data[6]                                    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; fnd_data[7]                                    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; lower_4bit[0]                                  ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; lower_4bit[1]                                  ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; lower_4bit[2]                                  ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; lower_4bit[3]                                  ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[0] ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[1] ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[2] ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[3] ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[4] ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[5] ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[6] ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[7] ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|n_start_0d1    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|n_start_0d2    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|sclk_rise      ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|w_n_start      ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; top_4bit[0]                                    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; top_4bit[1]                                    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; top_4bit[2]                                    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; top_4bit[3]                                    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[1]               ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[2]               ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[3]               ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[4]               ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[5]               ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[6]               ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[7]               ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[8]               ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[9]               ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|rx_en                        ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d1                  ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[0]                ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[10]               ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[11]               ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[12]               ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[1]                ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[2]                ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[3]                ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[4]                ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[5]                ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[6]                ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[7]                ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[8]                ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[9]                ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[0]                   ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[1]                   ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[2]                   ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[3]                   ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; inv_rxd    ; clk        ; 1.091 ; 1.708 ; Rise       ; clk             ;
; push_start ; clk        ; 1.287 ; 1.938 ; Rise       ; clk             ;
; sdata      ; clk        ; 1.068 ; 1.701 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; inv_rxd    ; clk        ; -0.872 ; -1.474 ; Rise       ; clk             ;
; push_start ; clk        ; -1.060 ; -1.696 ; Rise       ; clk             ;
; sdata      ; clk        ; -0.851 ; -1.468 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; cs_n           ; clk        ; 4.244 ; 4.050 ; Rise       ; clk             ;
; fnd_30_out[*]  ; clk        ; 3.914 ; 3.981 ; Rise       ; clk             ;
;  fnd_30_out[0] ; clk        ; 3.643 ; 3.689 ; Rise       ; clk             ;
;  fnd_30_out[1] ; clk        ; 3.590 ; 3.690 ; Rise       ; clk             ;
;  fnd_30_out[2] ; clk        ; 3.914 ; 3.981 ; Rise       ; clk             ;
;  fnd_30_out[3] ; clk        ; 3.832 ; 3.858 ; Rise       ; clk             ;
;  fnd_30_out[4] ; clk        ; 3.834 ; 3.865 ; Rise       ; clk             ;
;  fnd_30_out[5] ; clk        ; 3.803 ; 3.837 ; Rise       ; clk             ;
;  fnd_30_out[6] ; clk        ; 3.873 ; 3.807 ; Rise       ; clk             ;
; fnd_74_out[*]  ; clk        ; 3.778 ; 3.830 ; Rise       ; clk             ;
;  fnd_74_out[0] ; clk        ; 3.667 ; 3.671 ; Rise       ; clk             ;
;  fnd_74_out[1] ; clk        ; 3.648 ; 3.676 ; Rise       ; clk             ;
;  fnd_74_out[2] ; clk        ; 3.541 ; 3.556 ; Rise       ; clk             ;
;  fnd_74_out[3] ; clk        ; 3.629 ; 3.597 ; Rise       ; clk             ;
;  fnd_74_out[4] ; clk        ; 3.521 ; 3.567 ; Rise       ; clk             ;
;  fnd_74_out[5] ; clk        ; 3.778 ; 3.830 ; Rise       ; clk             ;
;  fnd_74_out[6] ; clk        ; 3.724 ; 3.663 ; Rise       ; clk             ;
; led[*]         ; clk        ; 4.851 ; 5.137 ; Rise       ; clk             ;
;  led[0]        ; clk        ; 3.997 ; 4.140 ; Rise       ; clk             ;
;  led[1]        ; clk        ; 3.787 ; 3.922 ; Rise       ; clk             ;
;  led[2]        ; clk        ; 4.851 ; 5.137 ; Rise       ; clk             ;
;  led[3]        ; clk        ; 3.924 ; 4.074 ; Rise       ; clk             ;
;  led[4]        ; clk        ; 3.878 ; 4.000 ; Rise       ; clk             ;
;  led[5]        ; clk        ; 4.046 ; 4.173 ; Rise       ; clk             ;
;  led[6]        ; clk        ; 4.012 ; 4.135 ; Rise       ; clk             ;
;  led[7]        ; clk        ; 4.099 ; 4.247 ; Rise       ; clk             ;
; sclk           ; clk        ; 4.486 ; 4.266 ; Rise       ; clk             ;
; txd            ; clk        ; 4.495 ; 4.347 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; cs_n           ; clk        ; 4.136 ; 3.951 ; Rise       ; clk             ;
; fnd_30_out[*]  ; clk        ; 3.323 ; 3.354 ; Rise       ; clk             ;
;  fnd_30_out[0] ; clk        ; 3.323 ; 3.354 ; Rise       ; clk             ;
;  fnd_30_out[1] ; clk        ; 3.329 ; 3.355 ; Rise       ; clk             ;
;  fnd_30_out[2] ; clk        ; 3.584 ; 3.635 ; Rise       ; clk             ;
;  fnd_30_out[3] ; clk        ; 3.511 ; 3.564 ; Rise       ; clk             ;
;  fnd_30_out[4] ; clk        ; 3.515 ; 3.574 ; Rise       ; clk             ;
;  fnd_30_out[5] ; clk        ; 3.483 ; 3.538 ; Rise       ; clk             ;
;  fnd_30_out[6] ; clk        ; 3.562 ; 3.502 ; Rise       ; clk             ;
; fnd_74_out[*]  ; clk        ; 3.233 ; 3.264 ; Rise       ; clk             ;
;  fnd_74_out[0] ; clk        ; 3.362 ; 3.390 ; Rise       ; clk             ;
;  fnd_74_out[1] ; clk        ; 3.351 ; 3.381 ; Rise       ; clk             ;
;  fnd_74_out[2] ; clk        ; 3.259 ; 3.331 ; Rise       ; clk             ;
;  fnd_74_out[3] ; clk        ; 3.233 ; 3.264 ; Rise       ; clk             ;
;  fnd_74_out[4] ; clk        ; 3.234 ; 3.265 ; Rise       ; clk             ;
;  fnd_74_out[5] ; clk        ; 3.464 ; 3.523 ; Rise       ; clk             ;
;  fnd_74_out[6] ; clk        ; 3.411 ; 3.361 ; Rise       ; clk             ;
; led[*]         ; clk        ; 3.706 ; 3.834 ; Rise       ; clk             ;
;  led[0]        ; clk        ; 3.907 ; 4.044 ; Rise       ; clk             ;
;  led[1]        ; clk        ; 3.706 ; 3.834 ; Rise       ; clk             ;
;  led[2]        ; clk        ; 4.760 ; 5.039 ; Rise       ; clk             ;
;  led[3]        ; clk        ; 3.838 ; 3.981 ; Rise       ; clk             ;
;  led[4]        ; clk        ; 3.794 ; 3.910 ; Rise       ; clk             ;
;  led[5]        ; clk        ; 3.955 ; 4.076 ; Rise       ; clk             ;
;  led[6]        ; clk        ; 3.923 ; 4.040 ; Rise       ; clk             ;
;  led[7]        ; clk        ; 4.006 ; 4.148 ; Rise       ; clk             ;
; sclk           ; clk        ; 4.370 ; 4.159 ; Rise       ; clk             ;
; txd            ; clk        ; 4.386 ; 4.244 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 14.076 ; 0.187 ; N/A      ; N/A     ; 9.442               ;
;  clk             ; 14.076 ; 0.187 ; N/A      ; N/A     ; 9.442               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; inv_rxd    ; clk        ; 1.937 ; 2.381 ; Rise       ; clk             ;
; push_start ; clk        ; 2.273 ; 2.748 ; Rise       ; clk             ;
; sdata      ; clk        ; 1.935 ; 2.383 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; inv_rxd    ; clk        ; -0.872 ; -1.474 ; Rise       ; clk             ;
; push_start ; clk        ; -1.060 ; -1.696 ; Rise       ; clk             ;
; sdata      ; clk        ; -0.851 ; -1.468 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; cs_n           ; clk        ; 6.954 ; 6.946 ; Rise       ; clk             ;
; fnd_30_out[*]  ; clk        ; 6.665 ; 6.630 ; Rise       ; clk             ;
;  fnd_30_out[0] ; clk        ; 6.163 ; 6.134 ; Rise       ; clk             ;
;  fnd_30_out[1] ; clk        ; 6.141 ; 6.162 ; Rise       ; clk             ;
;  fnd_30_out[2] ; clk        ; 6.665 ; 6.630 ; Rise       ; clk             ;
;  fnd_30_out[3] ; clk        ; 6.510 ; 6.426 ; Rise       ; clk             ;
;  fnd_30_out[4] ; clk        ; 6.516 ; 6.428 ; Rise       ; clk             ;
;  fnd_30_out[5] ; clk        ; 6.467 ; 6.407 ; Rise       ; clk             ;
;  fnd_30_out[6] ; clk        ; 6.457 ; 6.488 ; Rise       ; clk             ;
; fnd_74_out[*]  ; clk        ; 6.430 ; 6.383 ; Rise       ; clk             ;
;  fnd_74_out[0] ; clk        ; 6.220 ; 6.117 ; Rise       ; clk             ;
;  fnd_74_out[1] ; clk        ; 6.183 ; 6.120 ; Rise       ; clk             ;
;  fnd_74_out[2] ; clk        ; 5.988 ; 5.913 ; Rise       ; clk             ;
;  fnd_74_out[3] ; clk        ; 6.124 ; 6.002 ; Rise       ; clk             ;
;  fnd_74_out[4] ; clk        ; 5.949 ; 5.925 ; Rise       ; clk             ;
;  fnd_74_out[5] ; clk        ; 6.430 ; 6.383 ; Rise       ; clk             ;
;  fnd_74_out[6] ; clk        ; 6.181 ; 6.196 ; Rise       ; clk             ;
; led[*]         ; clk        ; 7.942 ; 8.129 ; Rise       ; clk             ;
;  led[0]        ; clk        ; 6.648 ; 6.727 ; Rise       ; clk             ;
;  led[1]        ; clk        ; 6.274 ; 6.362 ; Rise       ; clk             ;
;  led[2]        ; clk        ; 7.942 ; 8.129 ; Rise       ; clk             ;
;  led[3]        ; clk        ; 6.537 ; 6.615 ; Rise       ; clk             ;
;  led[4]        ; clk        ; 6.420 ; 6.495 ; Rise       ; clk             ;
;  led[5]        ; clk        ; 6.719 ; 6.785 ; Rise       ; clk             ;
;  led[6]        ; clk        ; 6.715 ; 6.768 ; Rise       ; clk             ;
;  led[7]        ; clk        ; 6.819 ; 6.862 ; Rise       ; clk             ;
; sclk           ; clk        ; 7.331 ; 7.247 ; Rise       ; clk             ;
; txd            ; clk        ; 7.308 ; 7.215 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; cs_n           ; clk        ; 4.136 ; 3.951 ; Rise       ; clk             ;
; fnd_30_out[*]  ; clk        ; 3.323 ; 3.354 ; Rise       ; clk             ;
;  fnd_30_out[0] ; clk        ; 3.323 ; 3.354 ; Rise       ; clk             ;
;  fnd_30_out[1] ; clk        ; 3.329 ; 3.355 ; Rise       ; clk             ;
;  fnd_30_out[2] ; clk        ; 3.584 ; 3.635 ; Rise       ; clk             ;
;  fnd_30_out[3] ; clk        ; 3.511 ; 3.564 ; Rise       ; clk             ;
;  fnd_30_out[4] ; clk        ; 3.515 ; 3.574 ; Rise       ; clk             ;
;  fnd_30_out[5] ; clk        ; 3.483 ; 3.538 ; Rise       ; clk             ;
;  fnd_30_out[6] ; clk        ; 3.562 ; 3.502 ; Rise       ; clk             ;
; fnd_74_out[*]  ; clk        ; 3.233 ; 3.264 ; Rise       ; clk             ;
;  fnd_74_out[0] ; clk        ; 3.362 ; 3.390 ; Rise       ; clk             ;
;  fnd_74_out[1] ; clk        ; 3.351 ; 3.381 ; Rise       ; clk             ;
;  fnd_74_out[2] ; clk        ; 3.259 ; 3.331 ; Rise       ; clk             ;
;  fnd_74_out[3] ; clk        ; 3.233 ; 3.264 ; Rise       ; clk             ;
;  fnd_74_out[4] ; clk        ; 3.234 ; 3.265 ; Rise       ; clk             ;
;  fnd_74_out[5] ; clk        ; 3.464 ; 3.523 ; Rise       ; clk             ;
;  fnd_74_out[6] ; clk        ; 3.411 ; 3.361 ; Rise       ; clk             ;
; led[*]         ; clk        ; 3.706 ; 3.834 ; Rise       ; clk             ;
;  led[0]        ; clk        ; 3.907 ; 4.044 ; Rise       ; clk             ;
;  led[1]        ; clk        ; 3.706 ; 3.834 ; Rise       ; clk             ;
;  led[2]        ; clk        ; 4.760 ; 5.039 ; Rise       ; clk             ;
;  led[3]        ; clk        ; 3.838 ; 3.981 ; Rise       ; clk             ;
;  led[4]        ; clk        ; 3.794 ; 3.910 ; Rise       ; clk             ;
;  led[5]        ; clk        ; 3.955 ; 4.076 ; Rise       ; clk             ;
;  led[6]        ; clk        ; 3.923 ; 4.040 ; Rise       ; clk             ;
;  led[7]        ; clk        ; 4.006 ; 4.148 ; Rise       ; clk             ;
; sclk           ; clk        ; 4.370 ; 4.159 ; Rise       ; clk             ;
; txd            ; clk        ; 4.386 ; 4.244 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sclk          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cs_n          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; txd           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_30_out[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_30_out[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_30_out[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_30_out[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_30_out[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_30_out[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_30_out[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_74_out[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_74_out[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_74_out[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_74_out[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_74_out[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_74_out[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_74_out[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; n_rst                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdata                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; push_start              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inv_rxd                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; cs_n          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; led[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; led[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; led[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; cs_n          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; led[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; led[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; led[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; fnd_30_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1706     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1706     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 126   ; 126  ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 67    ; 67   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sun May 26 21:26:08 2024
Info: Command: quartus_sta uart_tx -c uart_tx
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'uart_tx.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 14.076
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    14.076               0.000 clk 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.686
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.686               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 14.643
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    14.643               0.000 clk 
Info (332146): Worst-case hold slack is 0.313
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.313               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.683
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.683               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 16.469
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.469               0.000 clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.442
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.442               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4683 megabytes
    Info: Processing ended: Sun May 26 21:26:10 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


