/* Generated by Yosys 0.7 (git sha1 61f6811, i686-w64-mingw32.static-gcc 4.9.3 -Os) */

module Q1(a, b, c, d, f);
  wire _00_;
  wire _01_;
  wire _02_;
  wire _03_;
  wire _04_;
  wire _05_;
  wire _06_;
  wire _07_;
  wire _08_;
  wire _09_;
  wire _10_;
  wire _11_;
  wire _12_;
  wire _13_;
  wire _14_;
  wire _15_;
  wire _16_;
  wire _17_;
  wire _18_;
  wire _19_;
  wire _20_;
  wire _21_;
  wire _22_;
  wire _23_;
  wire _24_;
  wire _25_;
  wire _26_;
  wire _27_;
  wire _28_;
  wire _29_;
  input a;
  input b;
  input c;
  input d;
  output f;
  NOT _30_ (.A(_18_),.Y(_25_));
  NOT _31_ (.A(_24_),.Y(_26_));
  NOR _32_ (.A(_26_),.B(_25_),.Y(_28_));
  NOT _33_ (.A(_19_),.Y(_29_));
  NOR _34_ (.A(_27_),.B(_29_),.Y(_20_));
  NAND _35_ (.A(_26_),.B(_25_),.Y(_21_));
  NOR _36_ (.A(_21_),.B(_20_),.Y(_22_));
  NOR _37_ (.A(_22_),.B(_28_),.Y(_23_));
  assign _18_ = c;
  assign _19_ = b;
  assign _24_ = a;
  assign _27_ = d;
  assign f = _23_;
endmodule
