{"hands_on_practices": [{"introduction": "要真正理解闪存，我们必须从其最基本的单元——存储单元——开始。本练习将一个闪存单元的“已编程”和“已擦除”状态简化为具有不同电阻的开关，这是一个用来建立物理直觉的有效模型。通过应用基本的电路理论来计算特定配置下的比特线电压，您将亲身体验数据是如何在物理层面被读取的 [@problem_id:1936150]。", "problem": "在一个简化的 NOR 型闪存阵列模型中，存储单元的状态由其电阻表示。一个已擦除的单元如同一个闭合的开关，具有较低的导通电阻 $R_{on}$，而一个已编程的单元如同一个断开的开关，具有较高的关断电阻 $R_{off}$。\n\n考虑这样一个阵列中的单根位线 (BL)。该位线通过一个上拉电阻 $R_{pullup}$ 连接到电源电压 $V_{dd}$。两个存储单元，单元 1 和单元 2，并联在该位线与地 ($V_{ss} = 0 \\text{ V}$) 之间。为了读取这些单元，它们各自的控制线被置为有效，将它们连接到位线上。\n\n假设单元 1 已被擦除，单元 2 已被编程。给定以下参数：\n- 电源电压, $V_{dd} = 2.5 \\text{ V}$\n- 上拉电阻, $R_{pullup} = 50 \\text{ k}\\Omega$\n- 单元导通电阻, $R_{on} = 10 \\text{ k}\\Omega$\n- 单元关断电阻, $R_{off} = 5.0 \\text{ M}\\Omega$\n\n计算位线上的稳态电压 $V_{BL}$。以伏特为单位表示您的答案，并四舍五入到三位有效数字。", "solution": "位线通过一个上拉电阻驱动，并有两个单元接地；由于单元 1 已擦除，单元 2 已编程，因此到地的等效电阻是 $R_{\\text{on}}$ 和 $R_{\\text{off}}$ 的并联组合：\n$$\nR_{\\text{eq}}=\\left(\\frac{1}{R_{\\text{on}}}+\\frac{1}{R_{\\text{off}}}\\right)^{-1}=\\frac{R_{\\text{on}}R_{\\text{off}}}{R_{\\text{on}}+R_{\\text{off}}}.\n$$\n使用给定值，\n$$\nR_{\\text{eq}}=\\frac{(10\\times 10^{3})(5.0\\times 10^{6})}{10\\times 10^{3}+5.0\\times 10^{6}}=\\frac{5.0\\times 10^{10}}{5.01\\times 10^{6}}=\\left(\\frac{5.0}{5.01}\\right)\\times 10^{4}\\approx 9.98004\\times 10^{3}.\n$$\n位线电压由分压器设定：\n$$\nV_{\\text{BL}}=V_{dd}\\frac{R_{\\text{eq}}}{R_{\\text{pullup}}+R_{\\text{eq}}}.\n$$\n代入数值，\n$$\nV_{\\text{BL}}=2.5\\times \\frac{9.98004\\times 10^{3}}{5.0\\times 10^{4}+9.98004\\times 10^{3}}=2.5\\times \\frac{1}{6.01}\\approx 0.415973,\n$$\n四舍五入到三位有效数字为 $0.416$。", "answer": "$$\\boxed{0.416}$$", "id": "1936150"}, {"introduction": "在掌握了单个存储单元的原理之后，下一步是理解如何在一个庞大的单元阵列中进行寻址。本练习将引导您设计一个行解码器，这是数字逻辑中的一个关键组合电路，其功能是将二进制地址转换为对特定字线（word-line）的物理选择。通过构建这个解码器的布尔逻辑表达式，您将把抽象的地址概念与存储器阵列的具体硬件实现联系起来 [@problem_id:1936179]。", "problem": "闪存系统中的一个关键组件是行解码器，它负责选择特定的字线，以实现对一行存储单元的读取或写入。考虑一个包含四条不同字线的闪存阵列的简化模型。我们需要设计一个2-4行解码器的组合逻辑来管理这个阵列。\n\n该解码器有三个输入：\n1.  两条地址线 $A_1$ 和 $A_0$，它们共同构成一个2位二进制数 $(A_1A_0)_2$，用于指定选择哪条字线。\n2.  一个高电平有效的使能信号 $E$。只有当 $E$ 处于高逻辑电平 (1) 时，解码器才被激活。\n\n该解码器有四个输出，分别对应四条字线：$WL_0, WL_1, WL_2, WL_3$。\n\n解码器的行为如下：\n- 当使能信号 $E$ 为低电平 (0) 时，所有四个字线输出必须为低电平 (0)。\n- 当使能信号 $E$ 为高电平 (1) 时，解码器使用地址输入 $(A_1A_0)_2$ 来精确选择一条字线。被选中的字线输出被驱动为高电平 (1)，而所有其他字线输出则保持低电平 (0)。\n- 地址 $(00)_2$ 选择 $WL_0$。\n- 地址 $(01)_2$ 选择 $WL_1$。\n- 地址 $(10)_2$ 选择 $WL_2$。\n- 地址 $(11)_2$ 选择 $WL_3$。\n\n你的任务是确定用输入 $A_1, A_0,$ 和 $E$ 表示的四个字线输出各自的简化布尔逻辑表达式。你的最终答案应该以一个 $1 \\times 4$ 行矩阵的形式给出，该矩阵按特定顺序包含 $WL_0, WL_1, WL_2,$ 和 $WL_3$ 的表达式。使用上划线表示逻辑非（例如，$\\overline{A}$），`+` 符号表示逻辑或，并置表示逻辑与（例如，$AB$ 表示 $A$ 与 $B$）。", "solution": "当使能输入为低电平时，解码器必须输出全零。在布尔代数中，这个要求可以通过将每个输出与使能信号 $E$ 相乘来满足。因此，对于每条字线 $WL_{k}$，我们写作 $WL_{k}=E\\cdot f_{k}(A_{1},A_{0})$，其中 $f_{k}$ 仅在选择 $WL_{k}$ 的地址时值为 $1$，在其他情况下值为 $0$。\n\n对于地址 $(A_{1}A_{0})_{2}$：\n- $WL_{0}$ 仅在 $A_{1}=0$ 且 $A_{0}=0$ 时被选择，这由最小项 $\\overline{A_{1}}\\overline{A_{0}}$ 捕获。因此 $WL_{0}=E\\overline{A_{1}}\\overline{A_{0}}$。\n- $WL_{1}$ 仅在 $A_{1}=0$ 且 $A_{0}=1$ 时被选择，这由最小项 $\\overline{A_{1}}A_{0}$ 捕获。因此 $WL_{1}=E\\overline{A_{1}}A_{0}$。\n- $WL_{2}$ 仅在 $A_{1}=1$ 且 $A_{0}=0$ 时被选择，这由最小项 $A_{1}\\overline{A_{0}}$ 捕获。因此 $WL_{2}=EA_{1}\\overline{A_{0}}$。\n- $WL_{3}$ 仅在 $A_{1}=1$ 且 $A_{0}=1$ 时被选择，这由最小项 $A_{1}A_{0}$ 捕获。因此 $WL_{3}=EA_{1}A_{0}$。\n\n这些表达式已经是简化的，因为每个输出都是由 $E$ 门控的单个最小项。因此，按 $(WL_{0},WL_{1},WL_{2},WL_{3})$ 顺序排列的所要求的 $1\\times 4$ 行矩阵是\n$$\\begin{pmatrix} E\\overline{A_{1}}\\overline{A_{0}} & E\\overline{A_{1}}A_{0} & EA_{1}\\overline{A_{0}} & EA_{1}A_{0} \\end{pmatrix}.$$", "answer": "$$\\boxed{\\begin{pmatrix}E\\overline{A_{1}}\\overline{A_{0}} & E\\overline{A_{1}}A_{0} & EA_{1}\\overline{A_{0}} & EA_{1}A_{0}\\end{pmatrix}}$$", "id": "1936179"}, {"introduction": "除了 NOR 结构，NAND 闪存因其高密度特性在现代存储中占据主导地位，但其串联结构也带来了独特的挑战。本练习通过一个假设的“卡滞”故障情景，挑战您对 NAND 闪存串（NAND string）工作方式的理解。通过分析在这种故障条件下整个串的行为，您将深刻体会到 NAND 架构的读取机制以及串联通路中每个晶体管的完整性为何至关重要 [@problem_id:1936188]。", "problem": "一个与非（NAND）型闪存阵列由串联的浮栅金属氧化物半导体场效应晶体管（MOSFET）串构成，其中每个晶体管用作一个存储单元。单元的状态由其阈值电压 $V_{th}$ 决定。一个代表逻辑'1'的已擦除单元具有较低的阈值电压 $V_{th1}$。一个代表逻辑'0'的已编程单元具有较高的阈值电压 $V_{th0}$。\n\n对一个串中特定单元的读取操作涉及以下电压施加：\n1.  选中单元的控制栅（连接到其字线）接收一个读取电压 $V_{read}$。\n2.  同一串中所有其他未选中单元的字线被驱动至一个高的通过电压 $V_{pass}$。\n3.  连接到串一端的位线被预充电到一个正电压，而另一端的源极线保持在0V。\n\n逻辑值是通过在设定的时间后感知位线电压来确定的。如果该串导通电流，位线会放电，这被感知为逻辑'1'。如果该串不导通，位线保持充电状态，这被感知为逻辑'0'。电压设置满足 $V_{th1} < 0 < V_{read} < V_{th0} < V_{pass}$。\n\n考虑一个由16个单元（C0到C15）组成的NAND串，它们分别连接到字线WL0到WL15。对单元C9（位于WL9上）发起一个读取操作。然而，WL5的字线驱动电路存在一个故障，导致其“固定为0”，即WL5上的电压永久保持在0V。所有其他未选中的字线（WL0-WL4, WL6-WL8, WL10-WL15）正确地接收到通过电压 $V_{pass}$，并且选中的字线WL9正确地接收到读取电压 $V_{read}$。\n\n已知目标单元C9处于已擦除状态（逻辑'1'），而位于故障字线上的单元C5处于已编程状态（逻辑'0'），那么读出放大器读取到的逻辑值是什么？\n\nA. 逻辑'1'，因为目标单元C9是已擦除状态，因此是导通的。\n\nB. 逻辑'1'，因为除了C5之外，串中的所有其他单元都是导通的，产生的部分放电被解释为'1'。\n\nC. 逻辑'0'，因为WL5上的故障阻止了目标单元C9被正确偏置，导致其默认读出为'0'状态。\n\nD. 逻辑'0'，因为位于固定为0的字线上的已编程单元C5是不导通的，从而切断了整个串的电流路径。\n\nE. 结果不确定，因为固定为0的故障在读出放大器中造成了竞争条件。", "solution": "在一个NAND串中，只有当每个串联的NMOS单元都导通时，读取电流才会流动。对于一个NMOS单元，其导通条件约等于\n$$\nV_{gs} \\ge V_{th}.\n$$\n在读取期间：\n- 选中单元接收 $V_{g} = V_{read}$，其中 $V_{th1} < 0 < V_{read} < V_{th0}$。\n- 所有未选中单元名义上接收 $V_{g} = V_{pass}$，其中 $V_{pass} > V_{th0}$。\n- 位线被预充电到一个正电压，源极线保持在$0$。\n\n因此：\n1. 对于处于已擦除状态的选中单元C9，其阈值为 $V_{th} = V_{th1}$。由于根据 $V_{th1} < 0 < V_{read}$ 可知 $V_{read} > V_{th1}$，该选中单元导通。\n2. 对于每个被正确偏置的未选中单元 $i \\ne 5,9$，$V_{g} = V_{pass}$ 并且 $V_{pass} > V_{th0} \\ge V_{th,i}$，所以无论其数据状态如何，这些单元都导通。\n3. 对于故障字线WL5，其栅极电压 $V_{g}$ 永久为0。单元C5处于编程状态，因此其阈值 $V_{th} = V_{th0}$。因此，其栅源电压满足\n$$\nV_{gs} \\le 0 - V_{s} \\le 0 < V_{th0},\n$$\n所以C5是截止的。由于NAND串是一个串联路径，一个截止的晶体管会阻断整个串的电流。\n\n由于串联电流路径在C5处被切断，位线无法放电，并保持在其预充电电平。根据读取约定，未放电的位线被感知为逻辑'0'。正确的原因是，位于固定为0的字线上的已编程单元C5不导通并切断了路径，而不是因为选中的单元未被正确偏置。\n\n因此，正确选项是D。", "answer": "$$\\boxed{D}$$", "id": "1936188"}]}