Quartus Prime Archive log --	C:/Users/gabri/CODE/VERILOG/QUARTUS/PULOdoSAPO/PULOdoSAPO/QUARTUS/pulo_arquivado.qarlog

Archive:	C:/Users/gabri/CODE/VERILOG/QUARTUS/PULOdoSAPO/PULOdoSAPO/QUARTUS/pulo_arquivado.qar
Date:		Mon Apr 07 18:21:11 2025
Quartus Prime		20.1.1 Build 720 11/11/2020 SJ Lite Edition

	=========== Files Selected: ===========
C:/Users/gabri/CODE/VERILOG/QUARTUS/PULOdoSAPO/QUARTUS/circuito_projeto.qpf
C:/Users/gabri/CODE/VERILOG/QUARTUS/PULOdoSAPO/QUARTUS/circuito_projeto.qsf
C:/Users/gabri/CODE/VERILOG/QUARTUS/PULOdoSAPO/VERILOG/FD_projeto.v
C:/Users/gabri/CODE/VERILOG/QUARTUS/PULOdoSAPO/VERILOG/UC_projeto.v
C:/Users/gabri/CODE/VERILOG/QUARTUS/PULOdoSAPO/VERILOG/buttons_handler.v
C:/Users/gabri/CODE/VERILOG/QUARTUS/PULOdoSAPO/VERILOG/circuito_projeto.v
C:/Users/gabri/CODE/VERILOG/QUARTUS/PULOdoSAPO/VERILOG/comparador_85.v
C:/Users/gabri/CODE/VERILOG/QUARTUS/PULOdoSAPO/VERILOG/contador_m.v
C:/Users/gabri/CODE/VERILOG/QUARTUS/PULOdoSAPO/VERILOG/edge_detector.v
C:/Users/gabri/CODE/VERILOG/QUARTUS/PULOdoSAPO/VERILOG/hexa7seg.v
C:/Users/gabri/CODE/VERILOG/QUARTUS/PULOdoSAPO/VERILOG/registrador_N.v
C:/Users/gabri/CODE/VERILOG/QUARTUS/PULOdoSAPO/VERILOG/sync_ram_16x4.v
C:/Users/gabri/CODE/VERILOG/QUARTUS/PULOdoSAPO/VERILOG/sync_rom_16x4.v
c:/intelfpga_lite/20.1/quartus/bin64/assignment_defaults.qdf
	======= Total: 14 files to archive =======

	================ Status: ===============
All files archived successfully.
