<h2> 컴퓨터공학실험2 🕵️ </h2>

<h3> 1주차 </h3>
Vivado 환경 설치<br>

<h3> 2주차 </h3>
연속 할당문, 절차형 할당문 차이 시뮬레이션<br>
Blocking, Nonblocking 차이 시뮬레이션<br>
Verilog의 for, if, while, case문 C언어와 비교<br>
Verilog의 net형 자료형 조사<br>

<h3> 3주차 </h3>
3-input AND gate, 4-input AND gate, 3-input OR gate, 4-input OR gate<br>
시뮬레이션, FPGA 동작, 카르노 맵과 비교 및 걸과 검토<br>

<h3> 4주차 </h3>
4-input NAND gate, 4-input NOR gate, 4-input XOR gate, 4-input AOI gate<br>
시뮬레이션, FPGA 동작, 카르노 맵과 비교 및 걸과 검토<br>

<h3> 5주차 </h3>
De-Morgan 제 1, 2 법칙, (A'+B')*C' = ((A*B)+C), 1 Bit 비교기<br>
시뮬레이션, FPGA 동작, 카르노 맵과 비교 및 걸과 검토<br>

<h3> 6주차 </h3>
Full Adder, Half Adder, Full Subtractor, Half Subtractor, 8421(BCD)-2421 Code converter<br>
시뮬레이션, FPGA 동작, 카르노 맵과 비교 및 걸과 검토<br>

<h3> 7주차 </h3>
Even Parity bit generator/checker, Odd Parity bit generator/checker, 2-bit binary comparator<br>
시뮬레이션, FPGA 동작, 카르노 맵과 비교 및 걸과 검토<br>

<h3> 8주차 </h3>
7-Segment Display<br>
시뮬레이션, FPGA 동작, 카르노 맵과 비교 및 걸과 검토<br>

<h3> 9주차 </h3>
2 to 4 Decoder, 4 to 2 Encoder, BCD to Decimal decoder, 8 to 1 line MUX, 1 to 4 line deMUX<br>
시뮬레이션, FPGA 동작, 카르노 맵과 비교 및 걸과 검토<br>

<h3> 10주차 </h3>
4bit Binary Parallel Adder, 4bit Binary Parallel Subtractor, BCD Adder<br>
시뮬레이션, FPGA 동작, 카르노 맵과 비교 및 걸과 검토<br>

<h3> 11주차 </h3>
RS Flip-Flop, D Flip-Flop, JK Flip-Flop<br>
시뮬레이션, FPGA 동작, 카르노 맵과 비교 및 걸과 검토<br>

<h3> 12주차 </h3>
2-bit counter, 4-bit decade counter, 4-bit 2421 decade counter<br>
시뮬레이션, FPGA 동작, 카르노 맵과 비교 및 걸과 검토<br>

<h3> 13주차 </h3>
4-bit Shift Register, 4-bit Ring counter, 4-bit Up/Down counter<br>
시뮬레이션, FPGA 동작, 카르노 맵과 비교 및 걸과 검토<br>

<h3> 14주차 </h3>
밀리 머신과 무어 머신의 특징 및 차이점, 이를 사용한 sequence detect<br>

<br>
Environment
<i>Vivado</i><br>
