{
  "module_name": "ice_cgu_regs.h",
  "hash_id": "d19a64e7ce608ba7ea662f462902ab3ef88133a7f94bb667e717efca2426bb76",
  "original_prompt": "Ingested from linux-6.6.14/drivers/net/ethernet/intel/ice/ice_cgu_regs.h",
  "human_readable_source": " \n \n\n#ifndef _ICE_CGU_REGS_H_\n#define _ICE_CGU_REGS_H_\n\n#define NAC_CGU_DWORD9 0x24\nunion nac_cgu_dword9 {\n\tstruct {\n\t\tu32 time_ref_freq_sel : 3;\n\t\tu32 clk_eref1_en : 1;\n\t\tu32 clk_eref0_en : 1;\n\t\tu32 time_ref_en : 1;\n\t\tu32 time_sync_en : 1;\n\t\tu32 one_pps_out_en : 1;\n\t\tu32 clk_ref_synce_en : 1;\n\t\tu32 clk_synce1_en : 1;\n\t\tu32 clk_synce0_en : 1;\n\t\tu32 net_clk_ref1_en : 1;\n\t\tu32 net_clk_ref0_en : 1;\n\t\tu32 clk_synce1_amp : 2;\n\t\tu32 misc6 : 1;\n\t\tu32 clk_synce0_amp : 2;\n\t\tu32 one_pps_out_amp : 2;\n\t\tu32 misc24 : 12;\n\t} field;\n\tu32 val;\n};\n\n#define NAC_CGU_DWORD19 0x4c\nunion nac_cgu_dword19 {\n\tstruct {\n\t\tu32 tspll_fbdiv_intgr : 8;\n\t\tu32 fdpll_ulck_thr : 5;\n\t\tu32 misc15 : 3;\n\t\tu32 tspll_ndivratio : 4;\n\t\tu32 tspll_iref_ndivratio : 3;\n\t\tu32 misc19 : 1;\n\t\tu32 japll_ndivratio : 4;\n\t\tu32 japll_iref_ndivratio : 3;\n\t\tu32 misc27 : 1;\n\t} field;\n\tu32 val;\n};\n\n#define NAC_CGU_DWORD22 0x58\nunion nac_cgu_dword22 {\n\tstruct {\n\t\tu32 fdpll_frac_div_out_nc : 2;\n\t\tu32 fdpll_lock_int_for : 1;\n\t\tu32 synce_hdov_int_for : 1;\n\t\tu32 synce_lock_int_for : 1;\n\t\tu32 fdpll_phlead_slip_nc : 1;\n\t\tu32 fdpll_acc1_ovfl_nc : 1;\n\t\tu32 fdpll_acc2_ovfl_nc : 1;\n\t\tu32 synce_status_nc : 6;\n\t\tu32 fdpll_acc1f_ovfl : 1;\n\t\tu32 misc18 : 1;\n\t\tu32 fdpllclk_div : 4;\n\t\tu32 time1588clk_div : 4;\n\t\tu32 synceclk_div : 4;\n\t\tu32 synceclk_sel_div2 : 1;\n\t\tu32 fdpllclk_sel_div2 : 1;\n\t\tu32 time1588clk_sel_div2 : 1;\n\t\tu32 misc3 : 1;\n\t} field;\n\tu32 val;\n};\n\n#define NAC_CGU_DWORD24 0x60\nunion nac_cgu_dword24 {\n\tstruct {\n\t\tu32 tspll_fbdiv_frac : 22;\n\t\tu32 misc20 : 2;\n\t\tu32 ts_pll_enable : 1;\n\t\tu32 time_sync_tspll_align_sel : 1;\n\t\tu32 ext_synce_sel : 1;\n\t\tu32 ref1588_ck_div : 4;\n\t\tu32 time_ref_sel : 1;\n\t} field;\n\tu32 val;\n};\n\n#define TSPLL_CNTR_BIST_SETTINGS 0x344\nunion tspll_cntr_bist_settings {\n\tstruct {\n\t\tu32 i_irefgen_settling_time_cntr_7_0 : 8;\n\t\tu32 i_irefgen_settling_time_ro_standby_1_0 : 2;\n\t\tu32 reserved195 : 5;\n\t\tu32 i_plllock_sel_0 : 1;\n\t\tu32 i_plllock_sel_1 : 1;\n\t\tu32 i_plllock_cnt_6_0 : 7;\n\t\tu32 i_plllock_cnt_10_7 : 4;\n\t\tu32 reserved200 : 4;\n\t} field;\n\tu32 val;\n};\n\n#define TSPLL_RO_BWM_LF 0x370\nunion tspll_ro_bwm_lf {\n\tstruct {\n\t\tu32 bw_freqov_high_cri_7_0 : 8;\n\t\tu32 bw_freqov_high_cri_9_8 : 2;\n\t\tu32 biascaldone_cri : 1;\n\t\tu32 plllock_gain_tran_cri : 1;\n\t\tu32 plllock_true_lock_cri : 1;\n\t\tu32 pllunlock_flag_cri : 1;\n\t\tu32 afcerr_cri : 1;\n\t\tu32 afcdone_cri : 1;\n\t\tu32 feedfwrdgain_cal_cri_7_0 : 8;\n\t\tu32 m2fbdivmod_cri_7_0 : 8;\n\t} field;\n\tu32 val;\n};\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}