
#Circuit Summary:
#---------------
#number of inputs = 36
#number of outputs = 7
#number of gates = 245
#number of wires = 281
#atpg: cputime for reading in circuit ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for levelling circuit ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for rearranging gate inputs ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for creating dummy nodes ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for generating fault list ../sample_circuits/c432.ckt: 0.0s 0.0s
T'101111111011101110111011101011101010 0'
T'101110101110111010111010111010111000 1'
T'111111111011101010101111111110111001 0'
T'101111101010101111101010101110111001 1'
T'011111111111111111111111111111111110 1'
T'101111101011111111111111111011101001 1'
T'011111111111111111111111111111111111 1'
T'101010101011111011101010101010101111 1'
T'110111111111111111111111111111111110 1'
T'101011111110101011101011101011101010 1'
T'110111101011101010111111111110101101 1'
T'101011101111101011111111101010101111 1'
T'111101111111111111111111111111111111 1'
T'101111101111101111101011101111101110 1'
T'101101101111101010111110101110111101 1'
T'111110101010101110101111101111101101 1'
T'101010011010111010111011101011111010 1'
T'111011011111101011101110111011101110 1'
T'101110100110101110111110101110111010 1'
T'101111111110111010111010101010101101 1'
T'101110110111111111111011111010101010 1'
T'101010111111101110101111101111111111 1'
T'111111111101111111111111111111111111 1'
T'111010111101101111101111101111111010 1'
T'111111101010011010101010101011111010 1'
T'111010101011011010101111101111111101 1'
T'111010111011110110111010111110111111 1'
T'101011101111100111111011111111101101 1'
T'111111111111111101111111111111111111 1'
T'101010111011111010101111111010111001 1'
T'101111111010111001101010111111111010 1'
T'111011101111111111011110101011101110 1'
T'101011101111101011011011101010111010 1'
T'101010101011111010100111111111111111 1'
T'111111111111111111110111111111111110 1'
T'101010111010111110111101111111101011 1'
T'111011101110111110101010101010111111 1'
T'111111111111111111111101111111111110 1'
T'111111111111111111111111011111111111 1'
T'111011101010111010111111011110111110 1'
T'111011111111111110111011100111101001 1'
T'111011111110111011101110100111101011 1'
T'111010111110101111111111101001111101 1'
T'101010111010111111101111111101111001 1'
T'111111101010111010101110111010011001 1'
T'101111111011111111101110101111011000 1'
T'111110101011111010101010111110100110 1'
T'111111111111101111101111101110110100 1'
T'111111111111111111111111111111011111 1'
T'111111111111111111111111110111111111 1'
T'111111111111111111111101111111111111 1'
T'101010101011111111011010111010111110 1'
T'101111101111100111101011101010101000 1'
T'111010111101111011111110111110111110 1'
T'111110011110111011101011111110111101 1'
T'100110111011101011101011101111101000 1'
T'111010111010111010111011111011111101 0'
T'101011111111101110101010101011110100 1'
T'111111111111111111111111111111110110 1'
T'111010101110111111111111111101111001 1'
T'101110101011111111010111111110101010 1'
T'101010111011111010100110101111111101 1'
T'111010111011111101111011101010111011 1'
T'111111111111111101111111111111111110 1'
T'111111111111011111111111111111111110 1'
T'111111111111011111111111111111111111 1'
T'101110110111111011101111101011101101 1'
T'111111110111111111111111111111111111 1'
T'111001111011111010111010111010101101 1'
T'110101111010111110101110101010101001 1'
T'011110101111101111101110111011101101 1'
T'011110101010101011111110111110101010 1'
T'111111111111111111111111111111011110 1'
T'111111111111111111111111011111111110 1'
T'111111111111111111111111111111111110 0'
T'111111111111111111111111111111110111 1'
T'111011111111111111111111111101111110 1'
T'111111111111111111111111111111111111 0'
T'111111110111111111111111111111111110 1'
T'111101111111111111111111111111111110 1'
T'011111101111101111111110101011111000 1'
T'100110101110101010101110111010111101 1'
T'100110101110111111101111101010111011 1'
T'101001111110101010111011101111101010 1'
T'101111011111111110111011101111101111 1'
T'111110011110101010111011111111111011 1'
T'111111111101111110101110111010111111 1'
T'101011101101101011111110101010101100 1'
T'101110111111011110101110111011111011 1'
T'111111111111110111111111111111111111 1'
T'111111101010110110101111111010101001 1'
T'101110101111101101101011111011111110 1'
T'101110101010101010011010101111101011 1'
T'111010101111101110011111111011101100 1'
T'101110101011101011110111101011111110 1'
T'111011101011101010100110101111111010 1'
T'101011101110111011101101101010111010 1'
T'101110111010111010111101101110101001 1'
T'101011101010101110101011011010111001 1'
T'111010101011101010111111011011111000 1'
T'111111111111111111111111110111111110 1'
T'111010111011101010101011110110111010 1'
T'111110111010111110111110101101111100 1'
T'101111111111111110111111111111011011 1'
T'111111111111111111111111111111111111 0'

#FAULT COVERAGE RESULTS :
#number of test vectors = 105
#total number of gate faults (uncollapsed) = 1110
#total number of detected faults = 129
#total gate fault coverage = 11.62%
#number of equivalent gate faults (collapsed) = 1034
#number of equivalent detected faults = 129
#equivalent gate fault coverage = 12.48%

#atpg: cputime for test pattern generation ../sample_circuits/c432.ckt: 0.4s 0.4s
