Fitter report for test
Thu May 17 11:15:10 2018
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Thu May 17 11:15:09 2018    ;
; Quartus II 32-bit Version          ; 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name                      ; test                                     ;
; Top-level Entity Name              ; FPGA_test                                ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C20F484C6                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 1,419 / 18,752 ( 8 % )                   ;
;     Total combinational functions  ; 1,407 / 18,752 ( 8 % )                   ;
;     Dedicated logic registers      ; 132 / 18,752 ( < 1 % )                   ;
; Total registers                    ; 132                                      ;
; Total pins                         ; 77 / 315 ( 24 % )                        ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 0 / 239,616 ( 0 % )                      ;
; Embedded Multiplier 9-bit elements ; 9 / 52 ( 17 % )                          ;
; Total PLLs                         ; 0 / 4 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.35        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  21.4%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                               ;
+------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                     ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                             ; Destination Port ; Destination Port Name ;
+------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; N_dff:reg1|dff_1bit:\N_dffs:0:stage_i|q  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; N_dff:reg1|dff_1bit:\N_dffs:0:stage_i|q  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg1|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1                                                         ; REGOUT           ;                       ;
; N_dff:reg1|dff_1bit:\N_dffs:1:stage_i|q  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; N_dff:reg1|dff_1bit:\N_dffs:1:stage_i|q  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg1|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1                                                         ; REGOUT           ;                       ;
; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1                                                         ; REGOUT           ;                       ;
; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1                                                         ; REGOUT           ;                       ;
; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1                                                         ; REGOUT           ;                       ;
; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1                                                         ; REGOUT           ;                       ;
; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1                                                         ; REGOUT           ;                       ;
; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1                                                         ; REGOUT           ;                       ;
; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1                                                         ; REGOUT           ;                       ;
; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1                                                         ; REGOUT           ;                       ;
; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1                                                        ; REGOUT           ;                       ;
; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1                                                        ; REGOUT           ;                       ;
; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1                                                        ; REGOUT           ;                       ;
; N_dff:reg1|dff_1bit:\N_dffs:13:stage_i|q ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; N_dff:reg1|dff_1bit:\N_dffs:13:stage_i|q ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg1|dff_1bit:\N_dffs:13:stage_i|q~_Duplicate_1                                                        ; REGOUT           ;                       ;
; N_dff:reg1|dff_1bit:\N_dffs:14:stage_i|q ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; N_dff:reg1|dff_1bit:\N_dffs:14:stage_i|q ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg1|dff_1bit:\N_dffs:14:stage_i|q~_Duplicate_1                                                        ; REGOUT           ;                       ;
; N_dff:reg1|dff_1bit:\N_dffs:15:stage_i|q ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; N_dff:reg1|dff_1bit:\N_dffs:15:stage_i|q ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg1|dff_1bit:\N_dffs:15:stage_i|q~_Duplicate_1                                                        ; REGOUT           ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1                                                         ; REGOUT           ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1                                                         ; REGOUT           ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:2:stage_i|q  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:2:stage_i|q  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg2|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1                                                         ; REGOUT           ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:3:stage_i|q  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:3:stage_i|q  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg2|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1                                                         ; REGOUT           ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:4:stage_i|q  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:4:stage_i|q  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg2|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1                                                         ; REGOUT           ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:5:stage_i|q  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:5:stage_i|q  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg2|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1                                                         ; REGOUT           ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:6:stage_i|q  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:6:stage_i|q  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg2|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1                                                         ; REGOUT           ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:7:stage_i|q  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:7:stage_i|q  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg2|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1                                                         ; REGOUT           ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:8:stage_i|q  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:8:stage_i|q  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg2|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1                                                         ; REGOUT           ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:9:stage_i|q  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:9:stage_i|q  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg2|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1                                                         ; REGOUT           ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:10:stage_i|q ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:10:stage_i|q ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg2|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1                                                        ; REGOUT           ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:11:stage_i|q ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:11:stage_i|q ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg2|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1                                                        ; REGOUT           ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:12:stage_i|q ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:12:stage_i|q ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg2|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1                                                        ; REGOUT           ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:13:stage_i|q ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:13:stage_i|q ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg2|dff_1bit:\N_dffs:13:stage_i|q~_Duplicate_1                                                        ; REGOUT           ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:14:stage_i|q ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:14:stage_i|q ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg2|dff_1bit:\N_dffs:14:stage_i|q~_Duplicate_1                                                        ; REGOUT           ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:15:stage_i|q ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; N_dff:reg2|dff_1bit:\N_dffs:15:stage_i|q ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; N_dff:reg2|dff_1bit:\N_dffs:15:stage_i|q~_Duplicate_1                                                        ; REGOUT           ;                       ;
+------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1630 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1630 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1627    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/MaorA/Desktop/github/Architecture-of-CPU-projects/Designing ALU with FPU to FPGA/QUARTUS - PERFORMENCE test part/output_files/test.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,419 / 18,752 ( 8 % ) ;
;     -- Combinational with no register       ; 1287                   ;
;     -- Register only                        ; 12                     ;
;     -- Combinational with a register        ; 120                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 891                    ;
;     -- 3 input functions                    ; 410                    ;
;     -- <=2 input functions                  ; 106                    ;
;     -- Register only                        ; 12                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1345                   ;
;     -- arithmetic mode                      ; 62                     ;
;                                             ;                        ;
; Total registers*                            ; 132 / 19,649 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 132 / 18,752 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 101 / 1,172 ( 9 % )    ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 77 / 315 ( 24 % )      ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )         ;
;                                             ;                        ;
; Global signals                              ; 1                      ;
; M4Ks                                        ; 0 / 52 ( 0 % )         ;
; Total block memory bits                     ; 0 / 239,616 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 239,616 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 9 / 52 ( 17 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 1 / 16 ( 6 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 3%           ;
; Peak interconnect usage (total/H/V)         ; 9% / 7% / 11%          ;
; Maximum fan-out                             ; 394                    ;
; Highest non-global fan-out                  ; 394                    ;
; Total fan-out                               ; 5455                   ;
; Average fan-out                             ; 3.32                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 1419 / 18752 ( 8 % )  ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 1287                  ; 0                              ;
;     -- Register only                        ; 12                    ; 0                              ;
;     -- Combinational with a register        ; 120                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 891                   ; 0                              ;
;     -- 3 input functions                    ; 410                   ; 0                              ;
;     -- <=2 input functions                  ; 106                   ; 0                              ;
;     -- Register only                        ; 12                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1345                  ; 0                              ;
;     -- arithmetic mode                      ; 62                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 132                   ; 0                              ;
;     -- Dedicated logic registers            ; 132 / 18752 ( < 1 % ) ; 0 / 18752 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 101 / 1172 ( 9 % )    ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 77                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 9 / 52 ( 17 % )       ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 1 / 20 ( 5 % )        ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 5626                  ; 0                              ;
;     -- Registered Connections               ; 894                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 39                    ; 0                              ;
;     -- Output Ports                         ; 38                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; FPU_SW_8   ; D11   ; 3        ; 22           ; 27           ; 3           ; 19                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPP[0]     ; G11   ; 3        ; 20           ; 27           ; 1           ; 394                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPP[1]     ; B10   ; 3        ; 20           ; 27           ; 2           ; 73                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPP[2]     ; F10   ; 3        ; 18           ; 27           ; 1           ; 88                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPP[3]     ; C10   ; 3        ; 18           ; 27           ; 2           ; 29                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clk        ; M1    ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin1[0]  ; C16   ; 4        ; 44           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin1[10] ; AB13  ; 7        ; 29           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin1[11] ; A16   ; 4        ; 33           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin1[12] ; H15   ; 4        ; 44           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin1[13] ; F15   ; 4        ; 39           ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin1[14] ; G16   ; 4        ; 44           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin1[15] ; C14   ; 4        ; 39           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin1[1]  ; J14   ; 4        ; 42           ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin1[2]  ; G22   ; 5        ; 50           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin1[3]  ; D15   ; 4        ; 39           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin1[4]  ; G15   ; 4        ; 39           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin1[5]  ; E14   ; 4        ; 35           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin1[6]  ; E15   ; 4        ; 42           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin1[7]  ; F9    ; 3        ; 11           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin1[8]  ; B17   ; 4        ; 37           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin1[9]  ; D16   ; 4        ; 42           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin2[0]  ; D14   ; 4        ; 35           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin2[10] ; A10   ; 3        ; 20           ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin2[11] ; A8    ; 3        ; 13           ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin2[12] ; E11   ; 3        ; 22           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin2[13] ; B12   ; 4        ; 24           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin2[14] ; B9    ; 3        ; 15           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin2[15] ; A12   ; 4        ; 24           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin2[1]  ; H13   ; 4        ; 37           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin2[2]  ; E8    ; 3        ; 11           ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin2[3]  ; H10   ; 3        ; 15           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin2[4]  ; H11   ; 3        ; 20           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin2[5]  ; H14   ; 4        ; 42           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin2[6]  ; J17   ; 5        ; 50           ; 18           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin2[7]  ; H12   ; 4        ; 31           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin2[8]  ; C13   ; 4        ; 31           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; numin2[9]  ; A17   ; 4        ; 37           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rst        ; F11   ; 3        ; 18           ; 27           ; 0           ; 60                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                             ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; HI[0]     ; B8    ; 3        ; 13           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HI[10]    ; G8    ; 3        ; 7            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HI[11]    ; D8    ; 3        ; 9            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HI[12]    ; A7    ; 3        ; 11           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HI[13]    ; H9    ; 3        ; 15           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HI[14]    ; F8    ; 3        ; 9            ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HI[15]    ; B7    ; 3        ; 11           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HI[1]     ; G12   ; 4        ; 31           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HI[2]     ; J19   ; 5        ; 50           ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HI[3]     ; AB11  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HI[4]     ; B11   ; 3        ; 22           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HI[5]     ; K20   ; 5        ; 50           ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HI[6]     ; D7    ; 3        ; 9            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HI[7]     ; C9    ; 3        ; 9            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HI[8]     ; H8    ; 3        ; 7            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HI[9]     ; D9    ; 3        ; 13           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LO[0]     ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LO[10]    ; F12   ; 4        ; 31           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LO[11]    ; A19   ; 4        ; 46           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LO[12]    ; A13   ; 4        ; 26           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LO[13]    ; B13   ; 4        ; 26           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LO[14]    ; F13   ; 4        ; 35           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LO[15]    ; B16   ; 4        ; 33           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LO[1]     ; E9    ; 3        ; 13           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LO[2]     ; A15   ; 4        ; 33           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LO[3]     ; F14   ; 4        ; 35           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LO[4]     ; B15   ; 4        ; 33           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LO[5]     ; A14   ; 4        ; 29           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LO[6]     ; B14   ; 4        ; 29           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LO[7]     ; AA11  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LO[8]     ; A9    ; 3        ; 15           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LO[9]     ; A11   ; 3        ; 22           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; STATUS[0] ; Y1    ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; STATUS[1] ; B5    ; 3        ; 3            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; STATUS[2] ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; STATUS[3] ; T5    ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; STATUS[4] ; G7    ; 3        ; 5            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; STATUS[5] ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 3 / 41 ( 7 % )   ; 3.3V          ; --           ;
; 2        ; 4 / 33 ( 12 % )  ; 3.3V          ; --           ;
; 3        ; 31 / 43 ( 72 % ) ; 3.3V          ; --           ;
; 4        ; 33 / 40 ( 83 % ) ; 3.3V          ; --           ;
; 5        ; 4 / 39 ( 10 % )  ; 3.3V          ; --           ;
; 6        ; 2 / 36 ( 6 % )   ; 3.3V          ; --           ;
; 7        ; 1 / 40 ( 3 % )   ; 3.3V          ; --           ;
; 8        ; 2 / 43 ( 5 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; HI[12]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 304        ; 3        ; numin2[11]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 298        ; 3        ; LO[8]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 293        ; 3        ; numin2[10]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 287        ; 3        ; LO[9]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 283        ; 4        ; numin2[15]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 281        ; 4        ; LO[12]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 279        ; 4        ; LO[5]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 273        ; 4        ; LO[2]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 271        ; 4        ; numin1[11]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 265        ; 4        ; numin2[9]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; LO[11]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; LO[7]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; HI[3]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; numin1[10]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; STATUS[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; HI[15]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 303        ; 3        ; HI[0]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 297        ; 3        ; numin2[14]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 292        ; 3        ; OPP[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 286        ; 3        ; HI[4]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 282        ; 4        ; numin2[13]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 280        ; 4        ; LO[13]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 278        ; 4        ; LO[6]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 272        ; 4        ; LO[4]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 270        ; 4        ; LO[15]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 264        ; 4        ; numin1[8]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; HI[7]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 296        ; 3        ; OPP[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; numin2[8]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 260        ; 4        ; numin1[15]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; numin1[0]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; STATUS[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D7       ; 311        ; 3        ; HI[6]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 309        ; 3        ; HI[11]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 302        ; 3        ; HI[9]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; FPU_SW_8                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; numin2[0]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 259        ; 4        ; numin1[3]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 255        ; 4        ; numin1[9]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; numin2[2]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 301        ; 3        ; LO[1]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; numin2[12]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; numin1[5]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 256        ; 4        ; numin1[6]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; HI[14]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 307        ; 3        ; numin1[7]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 295        ; 3        ; OPP[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 294        ; 3        ; rst                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 276        ; 4        ; LO[10]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 269        ; 4        ; LO[14]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 268        ; 4        ; LO[3]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 262        ; 4        ; numin1[13]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 317        ; 3        ; STATUS[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G8       ; 313        ; 3        ; HI[10]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; OPP[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 277        ; 4        ; HI[1]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; numin1[4]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 252        ; 4        ; numin1[14]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; numin1[2]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; HI[8]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H9       ; 300        ; 3        ; HI[13]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 299        ; 3        ; numin2[3]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 290        ; 3        ; numin2[4]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 274        ; 4        ; numin2[7]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ; 263        ; 4        ; numin2[1]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H14      ; 257        ; 4        ; numin2[5]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H15      ; 253        ; 4        ; numin1[12]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; LO[0]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; numin1[1]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; numin2[6]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; HI[2]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; HI[5]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 41         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 42         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ; 190        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; STATUS[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 182        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; STATUS[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; STATUS[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                    ; Library Name ;
+-----------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |FPGA_test                                                      ; 1419 (1)    ; 132 (0)                   ; 0 (0)         ; 0           ; 0    ; 9            ; 1       ; 4         ; 77   ; 0            ; 1287 (1)     ; 12 (0)            ; 120 (0)          ; |FPGA_test                                                                                                                                             ;              ;
;    |ALU:ALU_op|                                                 ; 1187 (0)    ; 68 (0)                    ; 0 (0)         ; 0           ; 0    ; 9            ; 1       ; 4         ; 0    ; 0            ; 1091 (0)     ; 0 (0)             ; 96 (0)           ; |FPGA_test|ALU:ALU_op                                                                                                                                  ;              ;
;       |Arithmetic_Unit:ArithmeticUnit|                          ; 264 (5)     ; 68 (3)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 191 (2)      ; 0 (0)             ; 73 (3)           ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit                                                                                                   ;              ;
;          |ADD_SUB:add_sub_component|                            ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component                                                                         ;              ;
;             |ADD:stage_1|                                       ; 64 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1                                                             ;              ;
;                |full_adder:\Array_Of_full_adders:0:stage_i|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:0:stage_i                  ;              ;
;                |full_adder:\Array_Of_full_adders:10:stage_i|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:10:stage_i                 ;              ;
;                |full_adder:\Array_Of_full_adders:11:stage_i|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:11:stage_i                 ;              ;
;                |full_adder:\Array_Of_full_adders:12:stage_i|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:12:stage_i                 ;              ;
;                |full_adder:\Array_Of_full_adders:13:stage_i|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:13:stage_i                 ;              ;
;                |full_adder:\Array_Of_full_adders:14:stage_i|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:14:stage_i                 ;              ;
;                |full_adder:\Array_Of_full_adders:15:stage_i|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:15:stage_i                 ;              ;
;                |full_adder:\Array_Of_full_adders:16:stage_i|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:16:stage_i                 ;              ;
;                |full_adder:\Array_Of_full_adders:17:stage_i|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:17:stage_i                 ;              ;
;                |full_adder:\Array_Of_full_adders:18:stage_i|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:18:stage_i                 ;              ;
;                |full_adder:\Array_Of_full_adders:19:stage_i|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:19:stage_i                 ;              ;
;                |full_adder:\Array_Of_full_adders:1:stage_i|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i                  ;              ;
;                |full_adder:\Array_Of_full_adders:20:stage_i|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:20:stage_i                 ;              ;
;                |full_adder:\Array_Of_full_adders:21:stage_i|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:21:stage_i                 ;              ;
;                |full_adder:\Array_Of_full_adders:22:stage_i|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:22:stage_i                 ;              ;
;                |full_adder:\Array_Of_full_adders:23:stage_i|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:23:stage_i                 ;              ;
;                |full_adder:\Array_Of_full_adders:24:stage_i|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:24:stage_i                 ;              ;
;                |full_adder:\Array_Of_full_adders:25:stage_i|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:25:stage_i                 ;              ;
;                |full_adder:\Array_Of_full_adders:26:stage_i|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:26:stage_i                 ;              ;
;                |full_adder:\Array_Of_full_adders:27:stage_i|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:27:stage_i                 ;              ;
;                |full_adder:\Array_Of_full_adders:28:stage_i|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:28:stage_i                 ;              ;
;                |full_adder:\Array_Of_full_adders:29:stage_i|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:29:stage_i                 ;              ;
;                |full_adder:\Array_Of_full_adders:2:stage_i|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i                  ;              ;
;                |full_adder:\Array_Of_full_adders:30:stage_i|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:30:stage_i                 ;              ;
;                |full_adder:\Array_Of_full_adders:31:stage_i|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:31:stage_i                 ;              ;
;                |full_adder:\Array_Of_full_adders:3:stage_i|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i                  ;              ;
;                |full_adder:\Array_Of_full_adders:4:stage_i|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i                  ;              ;
;                |full_adder:\Array_Of_full_adders:5:stage_i|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i                  ;              ;
;                |full_adder:\Array_Of_full_adders:6:stage_i|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:6:stage_i                  ;              ;
;                |full_adder:\Array_Of_full_adders:7:stage_i|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:7:stage_i                  ;              ;
;                |full_adder:\Array_Of_full_adders:8:stage_i|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:8:stage_i                  ;              ;
;                |full_adder:\Array_Of_full_adders:9:stage_i|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:9:stage_i                  ;              ;
;             |xor_gate:\stage_0:1:stage_i|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|xor_gate:\stage_0:1:stage_i                                             ;              ;
;          |Arithmetic_selector:arithmetic_selector_component|    ; 70 (70)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 33 (33)          ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component                                                 ;              ;
;          |MAC:mac_component|                                    ; 34 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 32 (0)           ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component                                                                                 ;              ;
;             |N_dff:HI_dff|                                      ; 17 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 16 (0)           ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff                                                                    ;              ;
;                |dff_1bit:\N_dffs:0:stage_i|                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:0:stage_i                                         ;              ;
;                |dff_1bit:\N_dffs:10:stage_i|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:10:stage_i                                        ;              ;
;                |dff_1bit:\N_dffs:11:stage_i|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:11:stage_i                                        ;              ;
;                |dff_1bit:\N_dffs:12:stage_i|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:12:stage_i                                        ;              ;
;                |dff_1bit:\N_dffs:13:stage_i|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:13:stage_i                                        ;              ;
;                |dff_1bit:\N_dffs:14:stage_i|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:14:stage_i                                        ;              ;
;                |dff_1bit:\N_dffs:15:stage_i|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:15:stage_i                                        ;              ;
;                |dff_1bit:\N_dffs:1:stage_i|                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:1:stage_i                                         ;              ;
;                |dff_1bit:\N_dffs:2:stage_i|                     ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:2:stage_i                                         ;              ;
;                |dff_1bit:\N_dffs:3:stage_i|                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:3:stage_i                                         ;              ;
;                |dff_1bit:\N_dffs:4:stage_i|                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:4:stage_i                                         ;              ;
;                |dff_1bit:\N_dffs:5:stage_i|                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:5:stage_i                                         ;              ;
;                |dff_1bit:\N_dffs:6:stage_i|                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:6:stage_i                                         ;              ;
;                |dff_1bit:\N_dffs:7:stage_i|                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:7:stage_i                                         ;              ;
;                |dff_1bit:\N_dffs:8:stage_i|                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:8:stage_i                                         ;              ;
;                |dff_1bit:\N_dffs:9:stage_i|                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:9:stage_i                                         ;              ;
;             |N_dff:LO_dff|                                      ; 17 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 16 (0)           ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff                                                                    ;              ;
;                |dff_1bit:\N_dffs:0:stage_i|                     ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:0:stage_i                                         ;              ;
;                |dff_1bit:\N_dffs:10:stage_i|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:10:stage_i                                        ;              ;
;                |dff_1bit:\N_dffs:11:stage_i|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:11:stage_i                                        ;              ;
;                |dff_1bit:\N_dffs:12:stage_i|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:12:stage_i                                        ;              ;
;                |dff_1bit:\N_dffs:13:stage_i|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:13:stage_i                                        ;              ;
;                |dff_1bit:\N_dffs:14:stage_i|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:14:stage_i                                        ;              ;
;                |dff_1bit:\N_dffs:15:stage_i|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:15:stage_i                                        ;              ;
;                |dff_1bit:\N_dffs:1:stage_i|                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:1:stage_i                                         ;              ;
;                |dff_1bit:\N_dffs:2:stage_i|                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:2:stage_i                                         ;              ;
;                |dff_1bit:\N_dffs:3:stage_i|                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:3:stage_i                                         ;              ;
;                |dff_1bit:\N_dffs:4:stage_i|                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:4:stage_i                                         ;              ;
;                |dff_1bit:\N_dffs:5:stage_i|                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:5:stage_i                                         ;              ;
;                |dff_1bit:\N_dffs:6:stage_i|                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:6:stage_i                                         ;              ;
;                |dff_1bit:\N_dffs:7:stage_i|                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:7:stage_i                                         ;              ;
;                |dff_1bit:\N_dffs:8:stage_i|                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:8:stage_i                                         ;              ;
;                |dff_1bit:\N_dffs:9:stage_i|                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:9:stage_i                                         ;              ;
;          |MAX_MIN:max_min_component|                            ; 30 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (10)      ; 0 (0)             ; 4 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAX_MIN:max_min_component                                                                         ;              ;
;             |ADD_SUB:stage_0|                                   ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 4 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAX_MIN:max_min_component|ADD_SUB:stage_0                                                         ;              ;
;                |ADD:stage_1|                                    ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 4 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAX_MIN:max_min_component|ADD_SUB:stage_0|ADD:stage_1                                             ;              ;
;                   |full_adder:\Array_Of_full_adders:10:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAX_MIN:max_min_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:10:stage_i ;              ;
;                   |full_adder:\Array_Of_full_adders:11:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAX_MIN:max_min_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:11:stage_i ;              ;
;                   |full_adder:\Array_Of_full_adders:12:stage_i| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAX_MIN:max_min_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:12:stage_i ;              ;
;                   |full_adder:\Array_Of_full_adders:13:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAX_MIN:max_min_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:13:stage_i ;              ;
;                   |full_adder:\Array_Of_full_adders:15:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAX_MIN:max_min_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:15:stage_i ;              ;
;                   |full_adder:\Array_Of_full_adders:1:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAX_MIN:max_min_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i  ;              ;
;                   |full_adder:\Array_Of_full_adders:2:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAX_MIN:max_min_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i  ;              ;
;                   |full_adder:\Array_Of_full_adders:3:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAX_MIN:max_min_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i  ;              ;
;                   |full_adder:\Array_Of_full_adders:4:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAX_MIN:max_min_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i  ;              ;
;                   |full_adder:\Array_Of_full_adders:5:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAX_MIN:max_min_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i  ;              ;
;                   |full_adder:\Array_Of_full_adders:6:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAX_MIN:max_min_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:6:stage_i  ;              ;
;                   |full_adder:\Array_Of_full_adders:7:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAX_MIN:max_min_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:7:stage_i  ;              ;
;                   |full_adder:\Array_Of_full_adders:8:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAX_MIN:max_min_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:8:stage_i  ;              ;
;                   |full_adder:\Array_Of_full_adders:9:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAX_MIN:max_min_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:9:stage_i  ;              ;
;          |MUL:mul_component|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component                                                                                 ;              ;
;             |lpm_mult:Mult0|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0                                                                  ;              ;
;                |mult_i1t:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated                                          ;              ;
;          |MUX_Nbits:mux_bits_A|                                 ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A                                                                              ;              ;
;          |MUX_Nbits:mux_bits_B|                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_B                                                                              ;              ;
;       |FPU_Unit:FPUUnit|                                        ; 432 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 431 (0)      ; 0 (0)             ; 1 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit                                                                                                                 ;              ;
;          |ADD_SUB_FPU:add_component|                            ; 194 (2)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 194 (2)      ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component                                                                                       ;              ;
;             |ADD_SUB:stage_0|                                   ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_0                                                                       ;              ;
;                |ADD:stage_1|                                    ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1                                                           ;              ;
;                   |full_adder:\Array_Of_full_adders:0:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:0:stage_i                ;              ;
;                   |full_adder:\Array_Of_full_adders:1:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i                ;              ;
;                   |full_adder:\Array_Of_full_adders:2:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i                ;              ;
;             |ADD_SUB:stage_4|                                   ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4                                                                       ;              ;
;                |ADD:stage_1|                                    ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1                                                           ;              ;
;                   |full_adder:\Array_Of_full_adders:10:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:10:stage_i               ;              ;
;                   |full_adder:\Array_Of_full_adders:11:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:11:stage_i               ;              ;
;                   |full_adder:\Array_Of_full_adders:12:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:12:stage_i               ;              ;
;                   |full_adder:\Array_Of_full_adders:13:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:13:stage_i               ;              ;
;                   |full_adder:\Array_Of_full_adders:14:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:14:stage_i               ;              ;
;                   |full_adder:\Array_Of_full_adders:15:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:15:stage_i               ;              ;
;                   |full_adder:\Array_Of_full_adders:16:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:16:stage_i               ;              ;
;                   |full_adder:\Array_Of_full_adders:17:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:17:stage_i               ;              ;
;                   |full_adder:\Array_Of_full_adders:18:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:18:stage_i               ;              ;
;                   |full_adder:\Array_Of_full_adders:19:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:19:stage_i               ;              ;
;                   |full_adder:\Array_Of_full_adders:20:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:20:stage_i               ;              ;
;                   |full_adder:\Array_Of_full_adders:21:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:21:stage_i               ;              ;
;                   |full_adder:\Array_Of_full_adders:22:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:22:stage_i               ;              ;
;                   |full_adder:\Array_Of_full_adders:23:stage_i| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:23:stage_i               ;              ;
;                   |full_adder:\Array_Of_full_adders:24:stage_i| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:24:stage_i               ;              ;
;                   |full_adder:\Array_Of_full_adders:8:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:8:stage_i                ;              ;
;                   |full_adder:\Array_Of_full_adders:9:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:9:stage_i                ;              ;
;             |ADD_SUB:stage_7|                                   ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_7                                                                       ;              ;
;                |ADD:stage_1|                                    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_7|ADD:stage_1                                                           ;              ;
;                   |full_adder:\Array_Of_full_adders:2:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_7|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i                ;              ;
;                   |full_adder:\Array_Of_full_adders:3:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_7|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i                ;              ;
;             |ADD_SUB:stage_8|                                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_8                                                                       ;              ;
;                |ADD:stage_1|                                    ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_8|ADD:stage_1                                                           ;              ;
;                   |full_adder:\Array_Of_full_adders:1:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_8|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i                ;              ;
;                   |full_adder:\Array_Of_full_adders:2:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_8|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i                ;              ;
;                   |full_adder:\Array_Of_full_adders:3:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_8|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i                ;              ;
;                   |full_adder:\Array_Of_full_adders:4:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_8|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i                ;              ;
;                   |full_adder:\Array_Of_full_adders:5:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_8|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i                ;              ;
;             |ADD_SUB:stage_9|                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_9                                                                       ;              ;
;                |ADD:stage_1|                                    ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_9|ADD:stage_1                                                           ;              ;
;                   |full_adder:\Array_Of_full_adders:1:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_9|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i                ;              ;
;                   |full_adder:\Array_Of_full_adders:2:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_9|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i                ;              ;
;                   |full_adder:\Array_Of_full_adders:3:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_9|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i                ;              ;
;                   |full_adder:\Array_Of_full_adders:4:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_9|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i                ;              ;
;                   |full_adder:\Array_Of_full_adders:5:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_9|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i                ;              ;
;             |LeadingZeros_counter:stage_5|                      ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5                                                          ;              ;
;             |MUX_Nbits:stage_10|                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|MUX_Nbits:stage_10                                                                    ;              ;
;             |MUX_Nbits:stage_1|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|MUX_Nbits:stage_1                                                                     ;              ;
;             |Swap:stage_2|                                      ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|Swap:stage_2                                                                          ;              ;
;             |shift_unit:stage_3|                                ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3                                                                    ;              ;
;                |shift_Nbits:\shift_loop_bit1:1:stage_i|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit1:1:stage_i                             ;              ;
;                |shift_Nbits:\shift_loop_bit2:3:stage_i|         ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i                             ;              ;
;                |shift_Nbits:\shift_loop_bit5:16:stage_i|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:16:stage_i                            ;              ;
;                |shift_Nbits:\shift_loop_bit5:31:stage_i|        ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i                            ;              ;
;                |shift_Nbits:shift_loop_bit0|                    ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0                                        ;              ;
;             |shift_unit:stage_6|                                ; 53 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6                                                                    ;              ;
;                |shift_Nbits:\shift_loop_bit1:1:stage_i|         ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i                             ;              ;
;                |shift_Nbits:\shift_loop_bit2:3:stage_i|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit2:3:stage_i                             ;              ;
;                |shift_Nbits:\shift_loop_bit3:7:stage_i|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit3:7:stage_i                             ;              ;
;                |shift_Nbits:\shift_loop_bit4:15:stage_i|        ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit4:15:stage_i                            ;              ;
;                |shift_Nbits:shift_loop_bit0|                    ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:shift_loop_bit0                                        ;              ;
;          |FPU_selector:selector|                                ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|FPU_selector:selector                                                                                           ;              ;
;          |MUL_FPU:mul_component|                                ; 229 (120)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 228 (119)    ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component                                                                                           ;              ;
;             |ADD_SUB:stage_2|                                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|ADD_SUB:stage_2                                                                           ;              ;
;                |ADD:stage_1|                                    ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1                                                               ;              ;
;                   |full_adder:\Array_Of_full_adders:1:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i                    ;              ;
;                   |full_adder:\Array_Of_full_adders:2:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i                    ;              ;
;                   |full_adder:\Array_Of_full_adders:3:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i                    ;              ;
;                   |full_adder:\Array_Of_full_adders:4:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i                    ;              ;
;                   |full_adder:\Array_Of_full_adders:5:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i                    ;              ;
;             |ADD_SUB:stage_3|                                   ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|ADD_SUB:stage_3                                                                           ;              ;
;                |ADD:stage_1|                                    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|ADD_SUB:stage_3|ADD:stage_1                                                               ;              ;
;                   |full_adder:\Array_Of_full_adders:4:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|ADD_SUB:stage_3|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i                    ;              ;
;             |ADD_SUB:stage_4|                                   ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|ADD_SUB:stage_4                                                                           ;              ;
;                |ADD:stage_1|                                    ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|ADD_SUB:stage_4|ADD:stage_1                                                               ;              ;
;                   |full_adder:\Array_Of_full_adders:1:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i                    ;              ;
;                   |full_adder:\Array_Of_full_adders:2:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i                    ;              ;
;                   |full_adder:\Array_Of_full_adders:3:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i                    ;              ;
;                   |full_adder:\Array_Of_full_adders:4:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i                    ;              ;
;                   |full_adder:\Array_Of_full_adders:5:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i                    ;              ;
;                   |full_adder:\Array_Of_full_adders:6:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:6:stage_i                    ;              ;
;                   |full_adder:\Array_Of_full_adders:7:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:7:stage_i                    ;              ;
;             |LeadingZeros_counter:stage_1|                      ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|LeadingZeros_counter:stage_1                                                              ;              ;
;             |MUL:stage_0|                                       ; 64 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0                                                                               ;              ;
;                |lpm_mult:Mult0|                                 ; 64 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0                                                                ;              ;
;                   |mult_h1t:auto_generated|                     ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated                                        ;              ;
;       |FloatingPointConvertor:FloatinPointConvert|              ; 57 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 2 (0)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert                                                                                       ;              ;
;          |ADD_SUB:stage_10|                                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|ADD_SUB:stage_10                                                                      ;              ;
;             |ADD:stage_1|                                       ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|ADD_SUB:stage_10|ADD:stage_1                                                          ;              ;
;                |full_adder:\Array_Of_full_adders:19:stage_i|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|ADD_SUB:stage_10|ADD:stage_1|full_adder:\Array_Of_full_adders:19:stage_i              ;              ;
;                |full_adder:\Array_Of_full_adders:20:stage_i|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|ADD_SUB:stage_10|ADD:stage_1|full_adder:\Array_Of_full_adders:20:stage_i              ;              ;
;                |full_adder:\Array_Of_full_adders:21:stage_i|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|ADD_SUB:stage_10|ADD:stage_1|full_adder:\Array_Of_full_adders:21:stage_i              ;              ;
;                |full_adder:\Array_Of_full_adders:22:stage_i|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|ADD_SUB:stage_10|ADD:stage_1|full_adder:\Array_Of_full_adders:22:stage_i              ;              ;
;          |ADD_SUB:stage_12|                                     ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|ADD_SUB:stage_12                                                                      ;              ;
;             |ADD:stage_1|                                       ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|ADD_SUB:stage_12|ADD:stage_1                                                          ;              ;
;                |full_adder:\Array_Of_full_adders:1:stage_i|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|ADD_SUB:stage_12|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i               ;              ;
;          |ADD_SUB:stage_9|                                      ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|ADD_SUB:stage_9                                                                       ;              ;
;             |ADD:stage_1|                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|ADD_SUB:stage_9|ADD:stage_1                                                           ;              ;
;                |full_adder:\Array_Of_full_adders:19:stage_i|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|ADD_SUB:stage_9|ADD:stage_1|full_adder:\Array_Of_full_adders:19:stage_i               ;              ;
;                |full_adder:\Array_Of_full_adders:20:stage_i|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|ADD_SUB:stage_9|ADD:stage_1|full_adder:\Array_Of_full_adders:20:stage_i               ;              ;
;                |full_adder:\Array_Of_full_adders:21:stage_i|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|ADD_SUB:stage_9|ADD:stage_1|full_adder:\Array_Of_full_adders:21:stage_i               ;              ;
;                |full_adder:\Array_Of_full_adders:22:stage_i|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|ADD_SUB:stage_9|ADD:stage_1|full_adder:\Array_Of_full_adders:22:stage_i               ;              ;
;          |LeadingZeros_counter:stage_1|                         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|LeadingZeros_counter:stage_1                                                          ;              ;
;          |LeadingZeros_counter:stage_2|                         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|LeadingZeros_counter:stage_2                                                          ;              ;
;          |shift_unit:stage_5|                                   ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_5                                                                    ;              ;
;             |shift_Nbits:\shift_loop_bit1:1:stage_i|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_5|shift_Nbits:\shift_loop_bit1:1:stage_i                             ;              ;
;             |shift_Nbits:\shift_loop_bit2:3:stage_i|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_5|shift_Nbits:\shift_loop_bit2:3:stage_i                             ;              ;
;             |shift_Nbits:shift_loop_bit0|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_5|shift_Nbits:shift_loop_bit0                                        ;              ;
;          |shift_unit:stage_6|                                   ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 1 (0)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_6                                                                    ;              ;
;             |shift_Nbits:\shift_loop_bit1:1:stage_i|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i                             ;              ;
;             |shift_Nbits:\shift_loop_bit2:3:stage_i|            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_6|shift_Nbits:\shift_loop_bit2:3:stage_i                             ;              ;
;          |shift_unit:stage_7|                                   ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 1 (0)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_7                                                                    ;              ;
;             |shift_Nbits:\shift_loop_bit1:1:stage_i|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_7|shift_Nbits:\shift_loop_bit1:1:stage_i                             ;              ;
;             |shift_Nbits:\shift_loop_bit5:21:stage_i|           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_7|shift_Nbits:\shift_loop_bit5:21:stage_i                            ;              ;
;             |shift_Nbits:\shift_loop_bit5:31:stage_i|           ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_7|shift_Nbits:\shift_loop_bit5:31:stage_i                            ;              ;
;          |shift_unit:stage_8|                                   ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_8                                                                    ;              ;
;             |shift_Nbits:\shift_loop_bit1:0:stage_i|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_8|shift_Nbits:\shift_loop_bit1:0:stage_i                             ;              ;
;             |shift_Nbits:\shift_loop_bit1:1:stage_i|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_8|shift_Nbits:\shift_loop_bit1:1:stage_i                             ;              ;
;             |shift_Nbits:\shift_loop_bit5:31:stage_i|           ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_8|shift_Nbits:\shift_loop_bit5:31:stage_i                            ;              ;
;       |Output_Selector:OutputSelector|                          ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 2 (0)            ; |FPGA_test|ALU:ALU_op|Output_Selector:OutputSelector                                                                                                   ;              ;
;          |MUX_Nbits:MUX_HI_prepare|                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|Output_Selector:OutputSelector|MUX_Nbits:MUX_HI_prepare                                                                          ;              ;
;          |MUX_Nbits:MUX_LO_prepare|                             ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 2 (2)            ; |FPGA_test|ALU:ALU_op|Output_Selector:OutputSelector|MUX_Nbits:MUX_LO_prepare                                                                          ;              ;
;       |shift_unit:ShiftUnit|                                    ; 416 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 398 (0)      ; 0 (0)             ; 18 (0)           ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit                                                                                                             ;              ;
;          |shift_Nbits:\shift_loop_bit1:0:stage_i|               ; 34 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 2 (2)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i                                                                      ;              ;
;          |shift_Nbits:\shift_loop_bit1:1:stage_i|               ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 3 (3)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i                                                                      ;              ;
;          |shift_Nbits:\shift_loop_bit2:0:stage_i|               ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:0:stage_i                                                                      ;              ;
;          |shift_Nbits:\shift_loop_bit2:1:stage_i|               ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 1 (1)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:1:stage_i                                                                      ;              ;
;          |shift_Nbits:\shift_loop_bit2:2:stage_i|               ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:2:stage_i                                                                      ;              ;
;          |shift_Nbits:\shift_loop_bit2:3:stage_i|               ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:3:stage_i                                                                      ;              ;
;          |shift_Nbits:\shift_loop_bit3:0:stage_i|               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:0:stage_i                                                                      ;              ;
;          |shift_Nbits:\shift_loop_bit3:1:stage_i|               ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:1:stage_i                                                                      ;              ;
;          |shift_Nbits:\shift_loop_bit3:2:stage_i|               ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:2:stage_i                                                                      ;              ;
;          |shift_Nbits:\shift_loop_bit3:3:stage_i|               ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:3:stage_i                                                                      ;              ;
;          |shift_Nbits:\shift_loop_bit3:4:stage_i|               ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:4:stage_i                                                                      ;              ;
;          |shift_Nbits:\shift_loop_bit3:5:stage_i|               ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:5:stage_i                                                                      ;              ;
;          |shift_Nbits:\shift_loop_bit3:6:stage_i|               ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:6:stage_i                                                                      ;              ;
;          |shift_Nbits:\shift_loop_bit3:7:stage_i|               ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:7:stage_i                                                                      ;              ;
;          |shift_Nbits:\shift_loop_bit4:10:stage_i|              ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:10:stage_i                                                                     ;              ;
;          |shift_Nbits:\shift_loop_bit4:11:stage_i|              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:11:stage_i                                                                     ;              ;
;          |shift_Nbits:\shift_loop_bit4:12:stage_i|              ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:12:stage_i                                                                     ;              ;
;          |shift_Nbits:\shift_loop_bit4:13:stage_i|              ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:13:stage_i                                                                     ;              ;
;          |shift_Nbits:\shift_loop_bit4:14:stage_i|              ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:14:stage_i                                                                     ;              ;
;          |shift_Nbits:\shift_loop_bit4:15:stage_i|              ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i                                                                     ;              ;
;          |shift_Nbits:\shift_loop_bit4:2:stage_i|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:2:stage_i                                                                      ;              ;
;          |shift_Nbits:\shift_loop_bit4:4:stage_i|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:4:stage_i                                                                      ;              ;
;          |shift_Nbits:\shift_loop_bit4:5:stage_i|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:5:stage_i                                                                      ;              ;
;          |shift_Nbits:\shift_loop_bit4:9:stage_i|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:9:stage_i                                                                      ;              ;
;          |shift_Nbits:\shift_loop_bit5:24:stage_i|              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:24:stage_i                                                                     ;              ;
;          |shift_Nbits:\shift_loop_bit5:25:stage_i|              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:25:stage_i                                                                     ;              ;
;          |shift_Nbits:\shift_loop_bit5:26:stage_i|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:26:stage_i                                                                     ;              ;
;          |shift_Nbits:\shift_loop_bit5:27:stage_i|              ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:27:stage_i                                                                     ;              ;
;          |shift_Nbits:\shift_loop_bit5:28:stage_i|              ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:28:stage_i                                                                     ;              ;
;          |shift_Nbits:\shift_loop_bit5:29:stage_i|              ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:29:stage_i                                                                     ;              ;
;          |shift_Nbits:\shift_loop_bit5:30:stage_i|              ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i                                                                     ;              ;
;          |shift_Nbits:\shift_loop_bit5:31:stage_i|              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:31:stage_i                                                                     ;              ;
;          |shift_Nbits:shift_loop_bit0|                          ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 12 (12)          ; |FPGA_test|ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0                                                                                 ;              ;
;    |N_dff:reg1|                                                 ; 32 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 16 (0)           ; |FPGA_test|N_dff:reg1                                                                                                                                  ;              ;
;       |dff_1bit:\N_dffs:0:stage_i|                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg1|dff_1bit:\N_dffs:0:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:10:stage_i|                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg1|dff_1bit:\N_dffs:10:stage_i                                                                                                      ;              ;
;       |dff_1bit:\N_dffs:11:stage_i|                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg1|dff_1bit:\N_dffs:11:stage_i                                                                                                      ;              ;
;       |dff_1bit:\N_dffs:12:stage_i|                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg1|dff_1bit:\N_dffs:12:stage_i                                                                                                      ;              ;
;       |dff_1bit:\N_dffs:13:stage_i|                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg1|dff_1bit:\N_dffs:13:stage_i                                                                                                      ;              ;
;       |dff_1bit:\N_dffs:14:stage_i|                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg1|dff_1bit:\N_dffs:14:stage_i                                                                                                      ;              ;
;       |dff_1bit:\N_dffs:15:stage_i|                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg1|dff_1bit:\N_dffs:15:stage_i                                                                                                      ;              ;
;       |dff_1bit:\N_dffs:1:stage_i|                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg1|dff_1bit:\N_dffs:1:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:2:stage_i|                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg1|dff_1bit:\N_dffs:2:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:3:stage_i|                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg1|dff_1bit:\N_dffs:3:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:4:stage_i|                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg1|dff_1bit:\N_dffs:4:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:5:stage_i|                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg1|dff_1bit:\N_dffs:5:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:6:stage_i|                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg1|dff_1bit:\N_dffs:6:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:7:stage_i|                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg1|dff_1bit:\N_dffs:7:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:8:stage_i|                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg1|dff_1bit:\N_dffs:8:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:9:stage_i|                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg1|dff_1bit:\N_dffs:9:stage_i                                                                                                       ;              ;
;    |N_dff:reg2|                                                 ; 32 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 6 (0)             ; 10 (0)           ; |FPGA_test|N_dff:reg2                                                                                                                                  ;              ;
;       |dff_1bit:\N_dffs:0:stage_i|                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg2|dff_1bit:\N_dffs:0:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:10:stage_i|                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |FPGA_test|N_dff:reg2|dff_1bit:\N_dffs:10:stage_i                                                                                                      ;              ;
;       |dff_1bit:\N_dffs:11:stage_i|                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg2|dff_1bit:\N_dffs:11:stage_i                                                                                                      ;              ;
;       |dff_1bit:\N_dffs:12:stage_i|                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |FPGA_test|N_dff:reg2|dff_1bit:\N_dffs:12:stage_i                                                                                                      ;              ;
;       |dff_1bit:\N_dffs:13:stage_i|                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |FPGA_test|N_dff:reg2|dff_1bit:\N_dffs:13:stage_i                                                                                                      ;              ;
;       |dff_1bit:\N_dffs:14:stage_i|                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |FPGA_test|N_dff:reg2|dff_1bit:\N_dffs:14:stage_i                                                                                                      ;              ;
;       |dff_1bit:\N_dffs:15:stage_i|                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |FPGA_test|N_dff:reg2|dff_1bit:\N_dffs:15:stage_i                                                                                                      ;              ;
;       |dff_1bit:\N_dffs:1:stage_i|                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg2|dff_1bit:\N_dffs:1:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:2:stage_i|                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg2|dff_1bit:\N_dffs:2:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:3:stage_i|                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg2|dff_1bit:\N_dffs:3:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:4:stage_i|                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg2|dff_1bit:\N_dffs:4:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:5:stage_i|                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg2|dff_1bit:\N_dffs:5:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:6:stage_i|                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg2|dff_1bit:\N_dffs:6:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:7:stage_i|                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg2|dff_1bit:\N_dffs:7:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:8:stage_i|                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg2|dff_1bit:\N_dffs:8:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:9:stage_i|                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |FPGA_test|N_dff:reg2|dff_1bit:\N_dffs:9:stage_i                                                                                                       ;              ;
;    |N_dff:reg3|                                                 ; 117 (0)     ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (0)      ; 5 (0)             ; 11 (0)           ; |FPGA_test|N_dff:reg3                                                                                                                                  ;              ;
;       |dff_1bit:\N_dffs:0:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg3|dff_1bit:\N_dffs:0:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:10:stage_i|                             ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg3|dff_1bit:\N_dffs:10:stage_i                                                                                                      ;              ;
;       |dff_1bit:\N_dffs:11:stage_i|                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg3|dff_1bit:\N_dffs:11:stage_i                                                                                                      ;              ;
;       |dff_1bit:\N_dffs:12:stage_i|                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg3|dff_1bit:\N_dffs:12:stage_i                                                                                                      ;              ;
;       |dff_1bit:\N_dffs:13:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |FPGA_test|N_dff:reg3|dff_1bit:\N_dffs:13:stage_i                                                                                                      ;              ;
;       |dff_1bit:\N_dffs:14:stage_i|                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg3|dff_1bit:\N_dffs:14:stage_i                                                                                                      ;              ;
;       |dff_1bit:\N_dffs:15:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg3|dff_1bit:\N_dffs:15:stage_i                                                                                                      ;              ;
;       |dff_1bit:\N_dffs:1:stage_i|                              ; 13 (13)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 0 (0)            ; |FPGA_test|N_dff:reg3|dff_1bit:\N_dffs:1:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:2:stage_i|                              ; 28 (28)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 1 (1)             ; 0 (0)            ; |FPGA_test|N_dff:reg3|dff_1bit:\N_dffs:2:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:3:stage_i|                              ; 22 (22)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg3|dff_1bit:\N_dffs:3:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:4:stage_i|                              ; 14 (14)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg3|dff_1bit:\N_dffs:4:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:5:stage_i|                              ; 15 (15)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg3|dff_1bit:\N_dffs:5:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:6:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |FPGA_test|N_dff:reg3|dff_1bit:\N_dffs:6:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:7:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |FPGA_test|N_dff:reg3|dff_1bit:\N_dffs:7:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:8:stage_i|                              ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg3|dff_1bit:\N_dffs:8:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:9:stage_i|                              ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg3|dff_1bit:\N_dffs:9:stage_i                                                                                                       ;              ;
;    |N_dff:reg4|                                                 ; 78 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (0)       ; 1 (0)             ; 15 (0)           ; |FPGA_test|N_dff:reg4                                                                                                                                  ;              ;
;       |dff_1bit:\N_dffs:0:stage_i|                              ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg4|dff_1bit:\N_dffs:0:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:10:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg4|dff_1bit:\N_dffs:10:stage_i                                                                                                      ;              ;
;       |dff_1bit:\N_dffs:11:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg4|dff_1bit:\N_dffs:11:stage_i                                                                                                      ;              ;
;       |dff_1bit:\N_dffs:12:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg4|dff_1bit:\N_dffs:12:stage_i                                                                                                      ;              ;
;       |dff_1bit:\N_dffs:13:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg4|dff_1bit:\N_dffs:13:stage_i                                                                                                      ;              ;
;       |dff_1bit:\N_dffs:14:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg4|dff_1bit:\N_dffs:14:stage_i                                                                                                      ;              ;
;       |dff_1bit:\N_dffs:15:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg4|dff_1bit:\N_dffs:15:stage_i                                                                                                      ;              ;
;       |dff_1bit:\N_dffs:1:stage_i|                              ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg4|dff_1bit:\N_dffs:1:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:2:stage_i|                              ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg4|dff_1bit:\N_dffs:2:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:3:stage_i|                              ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg4|dff_1bit:\N_dffs:3:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:4:stage_i|                              ; 14 (14)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg4|dff_1bit:\N_dffs:4:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:5:stage_i|                              ; 15 (15)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg4|dff_1bit:\N_dffs:5:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:6:stage_i|                              ; 12 (12)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg4|dff_1bit:\N_dffs:6:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:7:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |FPGA_test|N_dff:reg4|dff_1bit:\N_dffs:7:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:8:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg4|dff_1bit:\N_dffs:8:stage_i                                                                                                       ;              ;
;       |dff_1bit:\N_dffs:9:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_test|N_dff:reg4|dff_1bit:\N_dffs:9:stage_i                                                                                                       ;              ;
+-----------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                 ;
+------------+----------+---------------+---------------+-----------------------+-----+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------+----------+---------------+---------------+-----------------------+-----+
; HI[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; HI[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; HI[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; HI[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; HI[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; HI[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; HI[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; HI[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; HI[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; HI[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; HI[10]     ; Output   ; --            ; --            ; --                    ; --  ;
; HI[11]     ; Output   ; --            ; --            ; --                    ; --  ;
; HI[12]     ; Output   ; --            ; --            ; --                    ; --  ;
; HI[13]     ; Output   ; --            ; --            ; --                    ; --  ;
; HI[14]     ; Output   ; --            ; --            ; --                    ; --  ;
; HI[15]     ; Output   ; --            ; --            ; --                    ; --  ;
; LO[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; LO[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; LO[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; LO[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; LO[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; LO[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; LO[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; LO[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; LO[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; LO[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; LO[10]     ; Output   ; --            ; --            ; --                    ; --  ;
; LO[11]     ; Output   ; --            ; --            ; --                    ; --  ;
; LO[12]     ; Output   ; --            ; --            ; --                    ; --  ;
; LO[13]     ; Output   ; --            ; --            ; --                    ; --  ;
; LO[14]     ; Output   ; --            ; --            ; --                    ; --  ;
; LO[15]     ; Output   ; --            ; --            ; --                    ; --  ;
; STATUS[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; STATUS[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; STATUS[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; STATUS[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; STATUS[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; STATUS[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; clk        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; OPP[2]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPP[1]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPP[0]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FPU_SW_8   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; rst        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPP[3]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; numin2[1]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; numin2[0]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; numin1[2]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; numin1[0]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; numin1[1]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; numin1[5]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; numin1[3]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; numin1[4]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; numin1[6]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; numin2[2]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; numin1[7]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; numin1[8]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; numin1[9]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; numin1[10] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; numin1[11] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; numin2[3]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; numin1[12] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; numin1[13] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; numin1[14] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; numin1[15] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; numin2[4]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; numin2[5]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; numin2[7]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; numin2[6]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; numin2[14] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; numin2[8]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; numin2[9]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; numin2[10] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; numin2[11] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; numin2[12] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; numin2[13] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; numin2[15] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
+------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                       ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; clk                                                                                                                                       ;                   ;         ;
; OPP[2]                                                                                                                                    ;                   ;         ;
;      - N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~6                                                                                          ; 0                 ; 6       ;
;      - ALU:ALU_op|Output_Selector:OutputSelector|MUX_Nbits:MUX_LO_prepare|Y[0]~7                                                          ; 0                 ; 6       ;
;      - ALU:ALU_op|Output_Selector:OutputSelector|MUX_Nbits:MUX_HI_prepare|Y[7]~2                                                          ; 0                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~7                                                                                          ; 0                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~10                                                                                         ; 0                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~12                                                                                         ; 0                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~13                                                                                         ; 0                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~15                                                                                         ; 0                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~16                                                                                         ; 0                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~18                                                                                         ; 0                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~19                                                                                         ; 0                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q~16                                                                                         ; 0                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q~17                                                                                         ; 0                 ; 6       ;
;      - ALU:ALU_op|Output_Selector:OutputSelector|MUX_Nbits:MUX_LO_prepare|Y[6]~9                                                          ; 0                 ; 6       ;
;      - ALU:ALU_op|Output_Selector:OutputSelector|MUX_Nbits:MUX_LO_prepare|Y[7]~13                                                         ; 0                 ; 6       ;
;      - ALU:ALU_op|Output_Selector:OutputSelector|MUX_Nbits:MUX_LO_prepare|Y[7]~14                                                         ; 0                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q~0                                                                                         ; 0                 ; 6       ;
;      - ALU:ALU_op|Output_Selector:OutputSelector|MUX_Nbits:MUX_LO_prepare|Y[15]~18                                                        ; 0                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:4:stage_i|q~2                                                                                          ; 0                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:4:stage_i|q~3                                                                                          ; 0                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:4:stage_i|q~4                                                                                          ; 0                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:4:stage_i|q~5                                                                                          ; 0                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:5:stage_i|q~9                                                                                          ; 0                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:5:stage_i|q~12                                                                                         ; 0                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:5:stage_i|q~15                                                                                         ; 0                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:5:stage_i|q~16                                                                                         ; 0                 ; 6       ;
;      - ALU:ALU_op|FPU_Unit:FPUUnit|FPU_selector:selector|Mux16~0                                                                          ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[10]~1                               ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[10]~2                               ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[10]~3                               ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux30~2                                ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux29~2                                ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux28~2                                ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux27~2                                ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux26~2                                ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux25~2                                ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux24~2                                ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux23~2                                ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux22~2                                ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux21~2                                ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux20~2                                ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux19~2                                ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux18~2                                ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux17~2                                ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux16~2                                ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable~1                                                                             ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_rst                                                                                  ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:2:stage_i|q~2                            ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|mac_temp~0                             ; 0                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q~31                                                                                         ; 0                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q~32                                                                                         ; 0                 ; 6       ;
;      - ALU:ALU_op|Output_Selector:OutputSelector|MUX_Nbits:MUX_LO_prepare|Y[6]~19                                                         ; 0                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:4:stage_i|q~15                                                                                         ; 0                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:5:stage_i|q~21                                                                                         ; 0                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:6:stage_i|q~16                                                                                         ; 0                 ; 6       ;
;      - ALU:ALU_op|Output_Selector:OutputSelector|MUX_Nbits:MUX_HI_prepare|Y[7]~3                                                          ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux31~4                                ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux0~3                                 ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:1:stage_i|q~2                            ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:2:stage_i|q~2                            ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:3:stage_i|q~2                            ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:4:stage_i|q~2                            ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:5:stage_i|q~2                            ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:6:stage_i|q~2                            ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:7:stage_i|q~2                            ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:8:stage_i|q~2                            ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:9:stage_i|q~2                            ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:10:stage_i|q~2                           ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:11:stage_i|q~2                           ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:12:stage_i|q~2                           ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:13:stage_i|q~2                           ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:14:stage_i|q~2                           ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:15:stage_i|q~2                           ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:0:stage_i|q~2                            ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:1:stage_i|q~2                            ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:2:stage_i|q~3                            ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:3:stage_i|q~2                            ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:4:stage_i|q~2                            ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:5:stage_i|q~2                            ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:6:stage_i|q~2                            ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:7:stage_i|q~2                            ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:8:stage_i|q~2                            ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:9:stage_i|q~2                            ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:10:stage_i|q~2                           ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:11:stage_i|q~2                           ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:12:stage_i|q~2                           ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:13:stage_i|q~2                           ; 0                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:14:stage_i|q~2                           ; 0                 ; 6       ;
; OPP[1]                                                                                                                                    ;                   ;         ;
;      - N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~6                                                                                          ; 1                 ; 6       ;
;      - ALU:ALU_op|Output_Selector:OutputSelector|MUX_Nbits:MUX_HI_prepare|Y[7]~2                                                          ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~7                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~10                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~12                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~13                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:1:stage_i|q~5                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~15                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~16                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~19                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q~16                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q~0                                                                                         ; 1                 ; 6       ;
;      - ALU:ALU_op|Output_Selector:OutputSelector|MUX_Nbits:MUX_LO_prepare|Y[15]~18                                                        ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:4:stage_i|q~4                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:4:stage_i|q~5                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:4:stage_i|q~6                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:5:stage_i|q~8                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:5:stage_i|q~9                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:5:stage_i|q~12                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:5:stage_i|q~15                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:6:stage_i|q~7                                                                                          ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[10]~0                               ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[10]~1                               ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[10]~2                               ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[10]~3                               ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable~1                                                                             ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_rst                                                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:2:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|mac_temp~0                             ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~32                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q~31                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q~32                                                                                         ; 1                 ; 6       ;
;      - ALU:ALU_op|Output_Selector:OutputSelector|MUX_Nbits:MUX_LO_prepare|Y[6]~19                                                         ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:5:stage_i|q~20                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:5:stage_i|q~21                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:6:stage_i|q~15                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:6:stage_i|q~16                                                                                         ; 1                 ; 6       ;
;      - ALU:ALU_op|Output_Selector:OutputSelector|MUX_Nbits:MUX_HI_prepare|Y[7]~3                                                          ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux31~4                                ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux0~3                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:1:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:2:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:3:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:4:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:5:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:6:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:7:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:8:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:9:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:10:stage_i|q~2                           ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:11:stage_i|q~2                           ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:12:stage_i|q~2                           ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:13:stage_i|q~2                           ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:14:stage_i|q~2                           ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:15:stage_i|q~2                           ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:0:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:1:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:2:stage_i|q~3                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:3:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:4:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:5:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:6:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:7:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:8:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:9:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:10:stage_i|q~2                           ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:11:stage_i|q~2                           ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:12:stage_i|q~2                           ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:13:stage_i|q~2                           ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:14:stage_i|q~2                           ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q~33                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q~21                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q~22                                                                                         ; 1                 ; 6       ;
; OPP[0]                                                                                                                                    ;                   ;         ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[1]~0                                                              ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[3]~0                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[4]~1                                                              ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[5]~3                                                              ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[4]~0                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[3]~4                                                              ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[4]~1                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[3]~1                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[6]~7                                                              ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[5]~3                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[5]~4                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[3]~6                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[2]~8                                                              ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[3]~7                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[4]~2                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[7]~10                                                             ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[6]~9                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[6]~10                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[5]~4                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[8]~12                                                             ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[7]~12                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[7]~13                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[6]~5                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:0:stage_i|Aout[5]~1                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:1:stage_i|Aout[4]~1                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[2]~7                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:0:stage_i|Aout[3]~2                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:1:stage_i|Aout[4]~2                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:1:stage_i|Aout[2]~4                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[0]~9                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:1:stage_i|Aout[2]~5                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:2:stage_i|Aout[3]~2                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[9]~15                                                             ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[8]~15                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[8]~16                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[7]~10                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[10]~17                                                            ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[9]~18                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[9]~19                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[8]~11                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:0:stage_i|Aout[7]~3                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:1:stage_i|Aout[6]~8                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:1:stage_i|Aout[6]~9                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:2:stage_i|Aout[5]~4                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[4]~4                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:5:stage_i|Aout[5]~2                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[11]~19                                                            ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[10]~21                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[10]~22                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[9]~13                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:0:stage_i|Aout[8]~4                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:0:stage_i|Aout[8]~5                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:0:stage_i|Aout[6]~7                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:0:stage_i|Aout[6]~8                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:1:stage_i|Aout[7]~11                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:2:stage_i|Aout[6]~5                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:0:stage_i|Aout[4]~10                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:0:stage_i|Aout[4]~11                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:1:stage_i|Aout[5]~12                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:2:stage_i|Aout[6]~6                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:2:stage_i|Aout[4]~8                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[12]~21                                                            ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[11]~24                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[11]~25                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[10]~14                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:0:stage_i|Aout[9]~15                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:1:stage_i|Aout[8]~13                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:1:stage_i|Aout[8]~14                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:2:stage_i|Aout[7]~10                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[6]~5                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[6]~6                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[13]~22                                                            ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[12]~28                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[12]~29                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[11]~16                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:0:stage_i|Aout[10]~18                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:1:stage_i|Aout[9]~16                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:2:stage_i|Aout[8]~11                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:2:stage_i|Aout[8]~12                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:1:stage_i|Aout[7]~0                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:1:stage_i|Aout[7]~1                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:1:stage_i|Aout[10]~17                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[14]~23                                                            ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[13]~31                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[13]~32                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[12]~19                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:1:stage_i|Aout[10]~18                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:2:stage_i|Aout[9]~13                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[8]~8                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[13]~20                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:1:stage_i|Aout[11]~19                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:2:stage_i|Aout[10]~15                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[9]~9                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[14]~22                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:1:stage_i|Aout[12]~21                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:2:stage_i|Aout[13]~17                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:2:stage_i|Aout[11]~19                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:2:stage_i|Aout[11]~20                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[12]~10                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[10]~11                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:1:stage_i|Aout[8]~3                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:0:stage_i|Aout[7]~0                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:0:stage_i|Aout[7]~1                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:1:stage_i|Aout[8]~4                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:2:stage_i|Aout[9]~6                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:3:stage_i|Aout[8]~6                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:2:stage_i|Aout[7]~7                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:1:stage_i|Aout[6]~5                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:1:stage_i|Aout[6]~6                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:3:stage_i|Aout[8]~7                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:4:stage_i|Aout[7]~9                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:2:stage_i|Aout[5]~9                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:3:stage_i|Aout[6]~8                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:3:stage_i|Aout[6]~9                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:3:stage_i|Aout[4]~10                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:4:stage_i|Aout[5]~11                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:5:stage_i|Aout[6]~3                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:6:stage_i|Aout[5]~4                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[1]~16                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:2:stage_i|Aout[13]~10                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[13]~12                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[11]~14                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:1:stage_i|Aout[7]~7                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:2:stage_i|Aout[8]~11                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:3:stage_i|Aout[9]~13                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:5:stage_i|Aout[11]~6                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:6:stage_i|Aout[12]~5                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:2:stage_i|Aout[13]~0                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[14]~17                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:3:stage_i|Aout[10]~14                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:3:stage_i|Aout[10]~15                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:4:stage_i|Aout[9]~13                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:5:stage_i|Aout[8]~8                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:6:stage_i|Aout[7]~7                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[0]~1                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[0]~24                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[0]~24                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:2:stage_i|Aout[6]~13                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:3:stage_i|Aout[7]~17                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:4:stage_i|Aout[8]~15                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[1]~18                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[1]~19                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:3:stage_i|Aout[5]~19                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:4:stage_i|Aout[6]~17                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:5:stage_i|Aout[7]~10                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:6:stage_i|Aout[6]~9                                                   ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:5:stage_i|Aout[9]~13                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:6:stage_i|Aout[8]~10                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:4:stage_i|Aout[11]~18                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:5:stage_i|Aout[10]~15                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:6:stage_i|Aout[9]~11                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:11:stage_i|Aout[6]~2                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:12:stage_i|Aout[5]~2                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:11:stage_i|Aout[9]~3                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:6:stage_i|Aout[10]~12                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:10:stage_i|Aout[9]~6                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:10:stage_i|Aout[9]~7                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:11:stage_i|Aout[8]~4                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:12:stage_i|Aout[7]~3                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:13:stage_i|Aout[6]~7                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:14:stage_i|Aout[5]~2                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:25:stage_i|Aout[6]~2                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:12:stage_i|Aout[10]~6                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:5:stage_i|Aout[12]~17                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:6:stage_i|Aout[11]~13                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:6:stage_i|Aout[11]~14                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:7:stage_i|Aout[10]~0                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:7:stage_i|Aout[10]~1                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:12:stage_i|Aout[9]~7                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:12:stage_i|Aout[9]~8                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:13:stage_i|Aout[8]~8                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:13:stage_i|Aout[8]~9                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:14:stage_i|Aout[7]~3                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:14:stage_i|Aout[7]~4                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:12:stage_i|Aout[11]~9                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:12:stage_i|Aout[11]~11                                                ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:7:stage_i|Aout[12]~3                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:25:stage_i|Aout[6]~4                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|SUBorADD                                                                     ; 1                 ; 6       ;
;      - ALU:ALU_op|Output_Selector:OutputSelector|MUX_Nbits:MUX_HI_prepare|Y[7]~2                                                          ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:5:stage_i|Aout[11]~0                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:4:stage_i|Aout[3]~21                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:27:stage_i|Aout[3]~20                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:14:stage_i|Aout[8]~6                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:14:stage_i|Aout[6]~8                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:24:stage_i|Aout[7]~2                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:28:stage_i|Aout[4]~0                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[2]~18                                                 ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~10                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:1:stage_i|q~8                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~19                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~20                                                                                         ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:14:stage_i|Aout[9]~10                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[8]~19                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:28:stage_i|Aout[5]~1                                                  ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~25                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q~24                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q~26                                                                                         ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:28:stage_i|Aout[6]~3                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:29:stage_i|Aout[5]~24                                                 ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q~16                                                                                         ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:28:stage_i|Aout[7]~4                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:29:stage_i|Aout[6]~26                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[5]~25                                                 ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q~16                                                                                         ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[9]~21                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:28:stage_i|Aout[8]~5                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:29:stage_i|Aout[7]~27                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[6]~27                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:14:stage_i|Aout[11]~12                                                ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[10]~23                                                ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[7]~29                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|Output_Selector:OutputSelector|MUX_Nbits:MUX_LO_prepare|Y[6]~11                                                         ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[8]~30                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|Output_Selector:OutputSelector|MUX_Nbits:MUX_LO_prepare|Y[7]~15                                                         ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q~1                                                                                         ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[9]~32                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[11]~25                                                ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[10]~33                                                ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[12]~27                                                ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[11]~35                                                ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[14]~30                                                ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:4:stage_i|q~2                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:4:stage_i|q~3                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:5:stage_i|q~19                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:6:stage_i|q~14                                                                                         ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[10]~0                               ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[10]~1                               ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[10]~3                               ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|xor_gate:\stage_0:1:stage_i|c                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:0:stage_i|Cout~0  ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:0:stage_i|Cout~1  ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i|sum     ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i|Cout~0  ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i|sum     ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i|Cout~0  ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i|sum     ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i|Cout~0  ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i|sum     ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i|Cout~0  ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:6:stage_i|sum     ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:6:stage_i|Cout~0  ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:7:stage_i|sum     ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:7:stage_i|Cout~0  ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:8:stage_i|sum     ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:8:stage_i|Cout~0  ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:9:stage_i|sum     ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:9:stage_i|Cout~0  ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:10:stage_i|sum    ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:10:stage_i|Cout~0 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:11:stage_i|sum    ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:11:stage_i|Cout~0 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:12:stage_i|sum    ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:12:stage_i|Cout~0 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:13:stage_i|sum    ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:13:stage_i|Cout~0 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:14:stage_i|sum    ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:14:stage_i|Cout~0 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:15:stage_i|sum    ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:15:stage_i|Cout~0 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:16:stage_i|sum    ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux15~0                                ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:16:stage_i|Cout~0 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:17:stage_i|sum    ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux14~0                                ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:17:stage_i|Cout~0 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:18:stage_i|sum    ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux13~0                                ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:18:stage_i|Cout~0 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:19:stage_i|sum    ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux12~0                                ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:19:stage_i|Cout~0 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:20:stage_i|sum    ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux11~0                                ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:20:stage_i|Cout~0 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:21:stage_i|sum    ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux10~0                                ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:21:stage_i|Cout~0 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:22:stage_i|sum    ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux9~0                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:22:stage_i|Cout~0 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:23:stage_i|sum    ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux8~0                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:23:stage_i|Cout~0 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:24:stage_i|sum    ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux7~0                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:24:stage_i|Cout~0 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:25:stage_i|sum    ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux6~0                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:25:stage_i|Cout~0 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:26:stage_i|sum    ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux5~0                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:26:stage_i|Cout~0 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:27:stage_i|sum    ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux4~0                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:27:stage_i|Cout~0 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:28:stage_i|sum    ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux3~0                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:28:stage_i|Cout~0 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:29:stage_i|sum    ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux2~0                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:29:stage_i|Cout~0 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:30:stage_i|sum    ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux1~0                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:31:stage_i|sum~0  ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:30:stage_i|Cout~0 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux0~2                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable~0                                                                             ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable~1                                                                             ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_rst                                                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:2:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|mac_temp~0                             ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save~0                                                                               ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp~0                                                                                ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[5]~20                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:2:stage_i|Aout[7]~14                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:4:stage_i|Aout[7]~22                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:3:stage_i|Aout[4]~20                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:2:stage_i|Aout[12]~21                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:4:stage_i|Aout[11]~23                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:4:stage_i|Aout[10]~24                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:4:stage_i|Aout[11]~25                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:10:stage_i|Aout[8]~10                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:25:stage_i|Aout[6]~5                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:6:stage_i|Aout[13]~17                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:14:stage_i|Aout[13]~14                                                ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:24:stage_i|Aout[7]~4                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[4]~33                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:27:stage_i|Aout[4]~23                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[3]~35                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[3]~36                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[0]~38                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[5]~37                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:27:stage_i|Aout[5]~24                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[2]~38                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[1]~39                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[1]~40                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[1]~39                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[4]~40                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:27:stage_i|Aout[9]~25                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:29:stage_i|Aout[11]~34                                                ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[12]~44                                                ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[13]~45                                                ; 1                 ; 6       ;
;      - ALU:ALU_op|Output_Selector:OutputSelector|MUX_Nbits:MUX_LO_prepare|Y[13]~20                                                        ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:4:stage_i|q~15                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:5:stage_i|q~21                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:6:stage_i|q~16                                                                                         ; 1                 ; 6       ;
;      - ALU:ALU_op|Output_Selector:OutputSelector|MUX_Nbits:MUX_HI_prepare|Y[7]~3                                                          ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:1:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:2:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:3:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:4:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:5:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:6:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:7:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:8:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:9:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:10:stage_i|q~2                           ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:11:stage_i|q~2                           ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:12:stage_i|q~2                           ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:13:stage_i|q~2                           ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:14:stage_i|q~2                           ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:15:stage_i|q~2                           ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:0:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:1:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:2:stage_i|q~3                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:3:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:4:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:5:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:6:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:7:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:8:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:9:stage_i|q~2                            ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:10:stage_i|q~2                           ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:11:stage_i|q~2                           ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:12:stage_i|q~2                           ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:13:stage_i|q~2                           ; 1                 ; 6       ;
;      - ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:14:stage_i|q~2                           ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:29:stage_i|Aout[10]~35                                                ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:13:stage_i|Aout[7]~10                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:26:stage_i|Aout[6]~10                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[2]~46                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:26:stage_i|Aout[7]~11                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:4:stage_i|Aout[10]~4                                                  ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:27:stage_i|Aout[7]~27                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:29:stage_i|Aout[9]~37                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:29:stage_i|Aout[8]~38                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:14:stage_i|Aout[11]~15                                                ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:27:stage_i|Aout[8]~28                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:13:stage_i|Aout[10]~11                                                ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[3]~47                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:13:stage_i|Aout[5]~13                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:10:stage_i|Aout[7]~11                                                 ; 1                 ; 6       ;
;      - ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:0:stage_i|Aout[11]~20                                                 ; 1                 ; 6       ;
; FPU_SW_8                                                                                                                                  ;                   ;         ;
;      - ALU:ALU_op|FPU_Unit:FPUUnit|FPU_selector:selector|Mux31~0                                                                          ; 0                 ; 6       ;
;      - ALU:ALU_op|Output_Selector:OutputSelector|MUX_Nbits:MUX_LO_prepare|Y[0]~7                                                          ; 0                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~11                                                                                         ; 0                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~12                                                                                         ; 0                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~17                                                                                         ; 0                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~18                                                                                         ; 0                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q~25                                                                                         ; 0                 ; 6       ;
;      - ALU:ALU_op|FPU_Unit:FPUUnit|FPU_selector:selector|Mux25~0                                                                          ; 0                 ; 6       ;
;      - ALU:ALU_op|FPU_Unit:FPUUnit|FPU_selector:selector|Mux25~3                                                                          ; 0                 ; 6       ;
;      - ALU:ALU_op|Output_Selector:OutputSelector|MUX_Nbits:MUX_LO_prepare|Y[7]~12                                                         ; 0                 ; 6       ;
;      - ALU:ALU_op|Output_Selector:OutputSelector|MUX_Nbits:MUX_LO_prepare|Y[7]~13                                                         ; 0                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:4:stage_i|q~2                                                                                          ; 0                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:4:stage_i|q~3                                                                                          ; 0                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:5:stage_i|q~9                                                                                          ; 0                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:5:stage_i|q~15                                                                                         ; 0                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:5:stage_i|q~16                                                                                         ; 0                 ; 6       ;
;      - ALU:ALU_op|FPU_Unit:FPUUnit|FPU_selector:selector|Mux16~0                                                                          ; 0                 ; 6       ;
;      - ALU:ALU_op|FPU_Unit:FPUUnit|FPU_selector:selector|Mux16~1                                                                          ; 0                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:4:stage_i|q~15                                                                                         ; 0                 ; 6       ;
; rst                                                                                                                                       ;                   ;         ;
;      - N_dff:reg3|dff_1bit:\N_dffs:0:stage_i|q                                                                                            ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:1:stage_i|q                                                                                            ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q                                                                                            ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q                                                                                            ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q                                                                                            ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q                                                                                            ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q                                                                                            ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q                                                                                            ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:13:stage_i|q                                                                                           ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:15:stage_i|q                                                                                           ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:7:stage_i|q                                                                                            ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q~2                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q~2                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q~4                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q~2                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q~2                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:14:stage_i|q~2                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:4:stage_i|q~7                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:5:stage_i|q~19                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:6:stage_i|q~14                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:8:stage_i|q~0                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:9:stage_i|q~0                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:10:stage_i|q~0                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:11:stage_i|q~0                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:12:stage_i|q~0                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:13:stage_i|q~0                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:14:stage_i|q~0                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:15:stage_i|q~0                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q~0                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~0                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q~0                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg1|dff_1bit:\N_dffs:0:stage_i|q~0                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg1|dff_1bit:\N_dffs:1:stage_i|q~0                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~0                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~0                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~0                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~0                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg2|dff_1bit:\N_dffs:2:stage_i|q~0                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~0                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~0                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~0                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q~0                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q~0                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg2|dff_1bit:\N_dffs:3:stage_i|q~0                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q~0                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg1|dff_1bit:\N_dffs:13:stage_i|q~0                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg1|dff_1bit:\N_dffs:14:stage_i|q~0                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg1|dff_1bit:\N_dffs:15:stage_i|q~0                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg2|dff_1bit:\N_dffs:4:stage_i|q~0                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg2|dff_1bit:\N_dffs:5:stage_i|q~0                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg2|dff_1bit:\N_dffs:7:stage_i|q~0                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg2|dff_1bit:\N_dffs:6:stage_i|q~0                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg2|dff_1bit:\N_dffs:14:stage_i|q~0                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg2|dff_1bit:\N_dffs:8:stage_i|q~0                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg2|dff_1bit:\N_dffs:9:stage_i|q~0                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg2|dff_1bit:\N_dffs:10:stage_i|q~0                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg2|dff_1bit:\N_dffs:11:stage_i|q~0                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg2|dff_1bit:\N_dffs:12:stage_i|q~0                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg2|dff_1bit:\N_dffs:13:stage_i|q~0                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg2|dff_1bit:\N_dffs:15:stage_i|q~0                                                                                         ; 1                 ; 6       ;
; OPP[3]                                                                                                                                    ;                   ;         ;
;      - N_dff:reg3|dff_1bit:\N_dffs:0:stage_i|q                                                                                            ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:1:stage_i|q                                                                                            ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q                                                                                            ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q                                                                                            ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q                                                                                            ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:13:stage_i|q                                                                                           ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:15:stage_i|q                                                                                           ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:7:stage_i|q                                                                                            ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q~25                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q~0                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q~1                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:4:stage_i|q~7                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:0:stage_i|q~6                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:1:stage_i|q~6                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:2:stage_i|q~6                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:3:stage_i|q~6                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:4:stage_i|q~14                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:5:stage_i|q~9                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:5:stage_i|q~15                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:5:stage_i|q~16                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:8:stage_i|q~0                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:9:stage_i|q~0                                                                                          ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:10:stage_i|q~0                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:11:stage_i|q~0                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:12:stage_i|q~0                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:13:stage_i|q~0                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:14:stage_i|q~0                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg4|dff_1bit:\N_dffs:15:stage_i|q~0                                                                                         ; 1                 ; 6       ;
;      - N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q~32                                                                                         ; 1                 ; 6       ;
; numin2[1]                                                                                                                                 ;                   ;         ;
;      - N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q~0                                                                                          ; 0                 ; 6       ;
; numin2[0]                                                                                                                                 ;                   ;         ;
;      - N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~0                                                                                          ; 0                 ; 6       ;
; numin1[2]                                                                                                                                 ;                   ;         ;
;      - N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q~0                                                                                          ; 0                 ; 6       ;
; numin1[0]                                                                                                                                 ;                   ;         ;
;      - N_dff:reg1|dff_1bit:\N_dffs:0:stage_i|q~0                                                                                          ; 0                 ; 6       ;
; numin1[1]                                                                                                                                 ;                   ;         ;
;      - N_dff:reg1|dff_1bit:\N_dffs:1:stage_i|q~0                                                                                          ; 0                 ; 6       ;
; numin1[5]                                                                                                                                 ;                   ;         ;
;      - N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~0                                                                                          ; 1                 ; 6       ;
; numin1[3]                                                                                                                                 ;                   ;         ;
;      - N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~0                                                                                          ; 0                 ; 6       ;
; numin1[4]                                                                                                                                 ;                   ;         ;
;      - N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~0                                                                                          ; 1                 ; 6       ;
; numin1[6]                                                                                                                                 ;                   ;         ;
;      - N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~0                                                                                          ; 1                 ; 6       ;
; numin2[2]                                                                                                                                 ;                   ;         ;
;      - N_dff:reg2|dff_1bit:\N_dffs:2:stage_i|q~0                                                                                          ; 1                 ; 6       ;
; numin1[7]                                                                                                                                 ;                   ;         ;
;      - N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~0                                                                                          ; 0                 ; 6       ;
; numin1[8]                                                                                                                                 ;                   ;         ;
;      - N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~0                                                                                          ; 0                 ; 6       ;
; numin1[9]                                                                                                                                 ;                   ;         ;
;      - N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~0                                                                                          ; 1                 ; 6       ;
; numin1[10]                                                                                                                                ;                   ;         ;
;      - N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q~0                                                                                         ; 1                 ; 6       ;
; numin1[11]                                                                                                                                ;                   ;         ;
;      - N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q~0                                                                                         ; 1                 ; 6       ;
; numin2[3]                                                                                                                                 ;                   ;         ;
;      - N_dff:reg2|dff_1bit:\N_dffs:3:stage_i|q~0                                                                                          ; 0                 ; 6       ;
; numin1[12]                                                                                                                                ;                   ;         ;
;      - N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q~0                                                                                         ; 1                 ; 6       ;
; numin1[13]                                                                                                                                ;                   ;         ;
;      - N_dff:reg1|dff_1bit:\N_dffs:13:stage_i|q~0                                                                                         ; 1                 ; 6       ;
; numin1[14]                                                                                                                                ;                   ;         ;
;      - N_dff:reg1|dff_1bit:\N_dffs:14:stage_i|q~0                                                                                         ; 0                 ; 6       ;
; numin1[15]                                                                                                                                ;                   ;         ;
;      - N_dff:reg1|dff_1bit:\N_dffs:15:stage_i|q~0                                                                                         ; 1                 ; 6       ;
; numin2[4]                                                                                                                                 ;                   ;         ;
;      - N_dff:reg2|dff_1bit:\N_dffs:4:stage_i|q~0                                                                                          ; 1                 ; 6       ;
; numin2[5]                                                                                                                                 ;                   ;         ;
;      - N_dff:reg2|dff_1bit:\N_dffs:5:stage_i|q~0                                                                                          ; 0                 ; 6       ;
; numin2[7]                                                                                                                                 ;                   ;         ;
;      - N_dff:reg2|dff_1bit:\N_dffs:7:stage_i|q~0                                                                                          ; 0                 ; 6       ;
; numin2[6]                                                                                                                                 ;                   ;         ;
;      - N_dff:reg2|dff_1bit:\N_dffs:6:stage_i|q~0                                                                                          ; 0                 ; 6       ;
; numin2[14]                                                                                                                                ;                   ;         ;
;      - N_dff:reg2|dff_1bit:\N_dffs:14:stage_i|q~0                                                                                         ; 0                 ; 6       ;
; numin2[8]                                                                                                                                 ;                   ;         ;
;      - N_dff:reg2|dff_1bit:\N_dffs:8:stage_i|q~0                                                                                          ; 0                 ; 6       ;
; numin2[9]                                                                                                                                 ;                   ;         ;
;      - N_dff:reg2|dff_1bit:\N_dffs:9:stage_i|q~0                                                                                          ; 1                 ; 6       ;
; numin2[10]                                                                                                                                ;                   ;         ;
;      - N_dff:reg2|dff_1bit:\N_dffs:10:stage_i|q~0                                                                                         ; 0                 ; 6       ;
; numin2[11]                                                                                                                                ;                   ;         ;
;      - N_dff:reg2|dff_1bit:\N_dffs:11:stage_i|q~0                                                                                         ; 0                 ; 6       ;
; numin2[12]                                                                                                                                ;                   ;         ;
;      - N_dff:reg2|dff_1bit:\N_dffs:12:stage_i|q~0                                                                                         ; 0                 ; 6       ;
; numin2[13]                                                                                                                                ;                   ;         ;
; numin2[15]                                                                                                                                ;                   ;         ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                    ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[10]~3    ; LCCOMB_X20_Y21_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:2:stage_i|q~2 ; LCCOMB_X22_Y18_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable~1                                                  ; LCCOMB_X22_Y18_N22 ; 2       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; OPP[3]                                                                                                  ; PIN_C10            ; 29      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                     ; PIN_M1             ; 133     ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; rst                                                                                                     ; PIN_F11            ; 60      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_M1   ; 133     ; Global Clock         ; GCLK3            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                               ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; OPP[0]                                                                                                                                             ; 394     ;
; OPP[2]                                                                                                                                             ; 88      ;
; N_dff:reg2|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1                                                                                               ; 82      ;
; N_dff:reg2|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1                                                                                               ; 82      ;
; N_dff:reg2|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1                                                                                               ; 74      ;
; OPP[1]                                                                                                                                             ; 73      ;
; N_dff:reg2|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1                                                                                               ; 67      ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable                                                                                               ; 66      ;
; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1                                                                                               ; 64      ;
; rst                                                                                                                                                ; 60      ;
; N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1                                                                                               ; 60      ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|Y[2]~16                                                             ; 53      ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[9]~6                         ; 49      ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|Y[1]~14                                                             ; 49      ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|process_0~9                                                     ; 43      ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|Y[0]~23                                                             ; 41      ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[10]~1                                               ; 38      ;
; N_dff:reg1|dff_1bit:\N_dffs:15:stage_i|q~_Duplicate_1                                                                                              ; 38      ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|LeadingZeros_counter:stage_2|process_0~1                                                     ; 35      ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|SUBorADD                                                                                     ; 33      ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:2:stage_i|q~2                                            ; 32      ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[10]~3                                               ; 32      ;
; OPP[3]                                                                                                                                             ; 29      ;
; N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~6                                                                                                          ; 29      ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|LeadingZeros_counter:stage_1|process_0~0                                                     ; 25      ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[10]~2                                               ; 24      ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|Y[1]~26                                                         ; 24      ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|process_0~2                                                         ; 21      ;
; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1                                                                                               ; 21      ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:0:stage_i|sum~2                 ; 20      ;
; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1                                                                                               ; 20      ;
; FPU_SW_8                                                                                                                                           ; 19      ;
; N_dff:reg2|dff_1bit:\N_dffs:15:stage_i|q~_Duplicate_1                                                                                              ; 19      ;
; N_dff:reg2|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1                                                                                               ; 19      ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|process_0~20                                                    ; 18      ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i|sum                   ; 17      ;
; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1                                                                                               ; 17      ;
; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1                                                                                               ; 17      ;
; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q~1                                                                                                         ; 15      ;
; N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q~13                                                                                                         ; 15      ;
; N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q~12                                                                                                         ; 15      ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i|sum                   ; 15      ;
; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1                                                                                               ; 14      ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:24:stage_i|Aout[7]~4                                                                  ; 13      ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|LeadingZeros_counter:stage_1|Y[0]~0                                                          ; 13      ;
; N_dff:reg1|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1                                                                                               ; 13      ;
; N_dff:reg1|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1                                                                                               ; 12      ;
; N_dff:reg4|dff_1bit:\N_dffs:4:stage_i|q~4                                                                                                          ; 11      ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|LeadingZeros_counter:stage_2|Y[0]~1                                                          ; 11      ;
; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1                                                                                               ; 11      ;
; N_dff:reg4|dff_1bit:\N_dffs:4:stage_i|q~5                                                                                                          ; 10      ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|Y[2]~29                                                         ; 10      ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|process_0~18                                                    ; 10      ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|LeadingZeros_counter:stage_2|process_0~0                                                     ; 10      ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|Y[3]~25                                                             ; 10      ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:25:stage_i|Aout[6]~3                                                                  ; 10      ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:10:stage_i|Aout[6]~3                                                                  ; 10      ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:2:stage_i|Aout[8]~5                                                                   ; 10      ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:1:stage_i|Aout[5]~0                                                                   ; 10      ;
; N_dff:reg4|dff_1bit:\N_dffs:4:stage_i|q~2                                                                                                          ; 9       ;
; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q~0                                                                                                         ; 9       ;
; N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~14                                                                                                         ; 9       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:24:stage_i|Aout[7]~3                                                                  ; 9       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|Y[3]~30                                                         ; 9       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:11:stage_i|sum                  ; 9       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i|Cout~0                ; 9       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|LeadingZeros_counter:stage_1|process_0~3                                                     ; 9       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:10:stage_i|Aout[8]~5                                                                  ; 9       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:9:stage_i|Aout[7]~1                                                                   ; 9       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:3:stage_i|Aout[9]~5                                                                   ; 9       ;
; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1                                                                                              ; 9       ;
; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1                                                                                              ; 9       ;
; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1                                                                                               ; 9       ;
; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1                                                                                               ; 9       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~58                                       ; 9       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_9|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i|sum~0                 ; 8       ;
; N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~19                                                                                                         ; 8       ;
; N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~7                                                                                                          ; 8       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:10:stage_i|sum                  ; 8       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:10:stage_i|Aout[9]~8                                                                  ; 8       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:1:stage_i|Aout[7]~2                                                                   ; 8       ;
; N_dff:reg1|dff_1bit:\N_dffs:13:stage_i|q~_Duplicate_1                                                                                              ; 8       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:3:stage_i|Aout[5]~4                                                                   ; 8       ;
; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1                                                                                              ; 8       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|Y[2]~33                                                         ; 7       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|Y[0]~32                                                         ; 7       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:10:stage_i|Aout[8]~10                                                                 ; 7       ;
; N_dff:reg4|dff_1bit:\N_dffs:4:stage_i|q~3                                                                                                          ; 7       ;
; N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~8                                                                                                          ; 7       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:9:stage_i|sum                   ; 7       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|process_0~8                                                     ; 7       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|process_0~1                                                         ; 7       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:3:stage_i|Aout[10]~12                                                                 ; 7       ;
; N_dff:reg1|dff_1bit:\N_dffs:14:stage_i|q~_Duplicate_1                                                                                              ; 7       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:0:stage_i|Aout[10]~17                                                                 ; 7       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[6]~7                                                                   ; 7       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:5:stage_i|Aout[5]~2                                                                   ; 7       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:1:stage_i|Aout[7]~7                                                                   ; 7       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[4]~3                                                                   ; 7       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[19]~63                       ; 6       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|Y[3]~34                                                         ; 6       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[8]~55                        ; 6       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:24:stage_i|sum~2                ; 6       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|MUX_Nbits:stage_1|Y[1]~1                                                                     ; 6       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|MUX_Nbits:stage_1|Y[0]~0                                                                     ; 6       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|process_0~7                                                     ; 6       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:21:stage_i|sum                  ; 6       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|process_0~5                                                     ; 6       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:13:stage_i|sum                  ; 6       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|LeadingZeros_counter:stage_2|Y[0]~0                                                          ; 6       ;
; N_dff:reg2|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1                                                                                               ; 6       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:11:stage_i|Aout[5]~1                                                                  ; 6       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:0:stage_i|Aout[9]~14                                                                  ; 6       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~56                                       ; 6       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~52                                       ; 6       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~46                                       ; 6       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~44                                       ; 6       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~42                                       ; 6       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~40                                       ; 6       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~34                                       ; 6       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~28                                       ; 6       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~26                                       ; 6       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~24                                       ; 6       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i|sum                       ; 5       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[5]~37                                                                 ; 5       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i|Cout~0                    ; 5       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|ADD_SUB:stage_3|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i|Cout~0                    ; 5       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i|Cout~0                    ; 5       ;
; N_dff:reg4|dff_1bit:\N_dffs:4:stage_i|q~7                                                                                                          ; 5       ;
; N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~16                                                                                                         ; 5       ;
; N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~15                                                                                                         ; 5       ;
; N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~13                                                                                                         ; 5       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|Y[2]~22                                                         ; 5       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:14:stage_i|sum                  ; 5       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_7|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[18]~12                       ; 5       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_8|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[18]~4                        ; 5       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|ADD_SUB:stage_9|ADD:stage_1|full_adder:\Array_Of_full_adders:21:stage_i|sum                  ; 5       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|ADD_SUB:stage_10|ADD:stage_1|full_adder:\Array_Of_full_adders:21:stage_i|sum                 ; 5       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|ADD_SUB:stage_9|ADD:stage_1|full_adder:\Array_Of_full_adders:19:stage_i|sum~0                ; 5       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|ADD_SUB:stage_9|ADD:stage_1|full_adder:\Array_Of_full_adders:20:stage_i|sum                  ; 5       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|ADD_SUB:stage_10|ADD:stage_1|full_adder:\Array_Of_full_adders:19:stage_i|sum~1               ; 5       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|ADD_SUB:stage_10|ADD:stage_1|full_adder:\Array_Of_full_adders:20:stage_i|sum                 ; 5       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:14:stage_i|Aout[13]~5                                                                 ; 5       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[12]~27                                                                 ; 5       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:2:stage_i|Aout[6]~4                                                                   ; 5       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:0:stage_i|Aout[3]~0                                                                   ; 5       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~60                                       ; 5       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~54                                       ; 5       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~48                                       ; 5       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~38                                       ; 5       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~36                                       ; 5       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~32                                       ; 5       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~30                                       ; 5       ;
; ~GND                                                                                                                                               ; 4       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:13:stage_i|Aout[10]~12                                                                ; 4       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[12]~45                        ; 4       ;
; N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q~32                                                                                                         ; 4       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:4:stage_i|Aout[11]~23                                                                 ; 4       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[5]~20                                                                  ; 4       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                                                                 ; 4       ;
; N_dff:reg2|dff_1bit:\N_dffs:13:stage_i|q~_Duplicate_1                                                                                              ; 4       ;
; N_dff:reg2|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1                                                                                              ; 4       ;
; N_dff:reg2|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1                                                                                              ; 4       ;
; N_dff:reg2|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1                                                                                              ; 4       ;
; N_dff:reg2|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1                                                                                               ; 4       ;
; N_dff:reg2|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1                                                                                               ; 4       ;
; N_dff:reg2|dff_1bit:\N_dffs:14:stage_i|q~_Duplicate_1                                                                                              ; 4       ;
; N_dff:reg4|dff_1bit:\N_dffs:5:stage_i|q~15                                                                                                         ; 4       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i|sum                       ; 4       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[10]~24                                                                ; 4       ;
; N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q~25                                                                                                         ; 4       ;
; N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q~17                                                                                                         ; 4       ;
; N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q~16                                                                                                         ; 4       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~48                                                                                          ; 4       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~47                                                                                          ; 4       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[8]~20                                                                 ; 4       ;
; N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~11                                                                                                         ; 4       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~33                                                                                          ; 4       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~32                                                                                          ; 4       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:15:stage_i|sum                  ; 4       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:16:stage_i|sum                  ; 4       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:19:stage_i|sum                  ; 4       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:20:stage_i|sum                  ; 4       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|process_0~6                                                     ; 4       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:16:stage_i|Aout~0                            ; 4       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:22:stage_i|Cout~0               ; 4       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:18:stage_i|sum                  ; 4       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:12:stage_i|sum                  ; 4       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[20]~1                         ; 4       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0|Aout[21]~3                                    ; 4       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_7|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[21]~0                         ; 4       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|LeadingZeros_counter:stage_1|process_0~1                                                     ; 4       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~23                                                                                          ; 4       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|process_0~3                                                         ; 4       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|Y[1]~6                                                              ; 4       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:12:stage_i|Aout[11]~10                                                                ; 4       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:7:stage_i|Aout[10]~2                                                                  ; 4       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:2:stage_i|Aout[13]~0                                                                  ; 4       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[13]~13                                                                 ; 4       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:2:stage_i|Aout[13]~10                                                                 ; 4       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:5:stage_i|Aout[12]~5                                                                  ; 4       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:0:stage_i|Aout[11]~19                                                                 ; 4       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:1:stage_i|Aout[12]~20                                                                 ; 4       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:0:stage_i|Aout[8]~16                                                                  ; 4       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[11]~20                                                                            ; 4       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[8]~12                                                                  ; 4       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[9]~16                                                                             ; 4       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[6]~6                                                                   ; 4       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[7]~11                                                                             ; 4       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[5]~6                                                                              ; 4       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[3]~5                                                                              ; 4       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~50                                       ; 4       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~22                                       ; 4       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~20                                       ; 4       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~8                                        ; 4       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:10:stage_i|Aout[7]~12                                                                 ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_7|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i|sum                   ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[23]~64                       ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit3:7:stage_i|Aout[2]~6                          ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[23]~57                       ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[20]~56                       ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[12]~46                        ; 3       ;
; N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q~31                                                                                                         ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[3]~36                                                                 ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:27:stage_i|Aout[4]~23                                                                 ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[4]~34                                                                 ; 3       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp                                                                                                  ; 3       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A|Y[0]~0                                                                              ; 3       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_B|Y[0]~0                                                                              ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_7|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i|Cout                  ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_8|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i|Cout~0                ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_8|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i|Cout~0                ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[12]~28                                                                ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~97                                                                                          ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[9]~21                                                                 ; 3       ;
; N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q~26                                                                                                         ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~52                                                                                          ; 3       ;
; N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~17                                                                                                         ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~39                                                                                          ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~37                                                                                          ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:24:stage_i|Aout[7]~2                                                                  ; 3       ;
; ALU:ALU_op|Output_Selector:OutputSelector|MUX_Nbits:MUX_HI_prepare|Y[7]~2                                                                          ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:22:stage_i|sum                  ; 3       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|ADD_SUB:stage_10|ADD:stage_1|full_adder:\Array_Of_full_adders:22:stage_i|sum                 ; 3       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|ADD_SUB:stage_9|ADD:stage_1|full_adder:\Array_Of_full_adders:22:stage_i|sum                  ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:17:stage_i|sum                  ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|process_0~4                                                     ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[16]~7                         ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[18]~4                         ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0|Aout[18]~8                                    ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|Swap:stage_2|Out2[22]~1                                                                      ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|Swap:stage_2|Out2[22]~0                                                                      ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[19]~0                         ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0|Aout[19]~1                                    ; 3       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_5|shift_Nbits:shift_loop_bit0|Aout[1]~0                                     ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0|Aout[19]~0                                    ; 3       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_8|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[20]~5                         ; 3       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_8|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[20]~4                         ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~22                                                                                          ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~20                                                                                          ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~18                                                                                          ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~16                                                                                          ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~15                                                                                          ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|Y[3]~24                                                             ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~3                                                                                           ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~0                                                                                           ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|Y[2]~13                                                             ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|Y[1]~8                                                              ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|process_0~0                                                         ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:7:stage_i|Aout[12]~4                                                                  ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:4:stage_i|Aout[11]~20                                                                 ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:11:stage_i|Aout[8]~4                                                                  ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[0]~24                                                                 ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[11]~15                                                                 ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[1]~16                                                                 ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:12:stage_i|Aout[4]~1                                                                  ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[14]~23                                                                 ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[13]~21                                                                 ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[12]~19                                                                 ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[12]~21                                                                            ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[9]~13                                                                  ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[10]~18                                                                            ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:4:stage_i|Aout[4]~8                                                                   ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[10]~17                                                                            ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[7]~10                                                                  ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[9]~15                                                                             ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[8]~14                                                                             ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[0]~9                                                                   ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[2]~13                                                                             ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[8]~12                                                                             ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[5]~4                                                                   ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[7]~10                                                                             ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[6]~9                                                                              ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[6]~7                                                                              ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[5]~3                                                                              ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[4]~1                                                                              ; 3       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2                                        ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~62                                       ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~18                                       ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~16                                       ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~14                                       ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~12                                       ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~10                                       ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~6                                        ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~4                                        ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~2                                        ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~0                                        ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|w429w[15]                                     ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|w429w[14]                                     ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|w429w[13]                                     ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|w429w[12]                                     ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|w429w[11]                                     ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|w429w[10]                                     ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|w429w[9]                                      ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|w429w[6]                                      ; 3       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|w429w[5]                                      ; 3       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:0:stage_i|Aout[11]~21                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:13:stage_i|Aout[5]~14                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[3]~47                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:27:stage_i|Aout[8]~29                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:14:stage_i|Aout[11]~15                                                                ; 2       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_7|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[21]~13                       ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:29:stage_i|Aout[12]~36                                                                ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:27:stage_i|Aout[7]~27                                                                 ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[12]~22                        ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[10]~21                        ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[9]~49                         ; 2       ;
; N_dff:reg4|dff_1bit:\N_dffs:6:stage_i|q~17                                                                                                         ; 2       ;
; N_dff:reg4|dff_1bit:\N_dffs:5:stage_i|q~22                                                                                                         ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:shift_loop_bit0|Aout[21]~11                                   ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:shift_loop_bit0|Aout[20]~10                                   ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:shift_loop_bit0|Aout[19]~9                                    ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:26:stage_i|Aout[7]~11                                                                 ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:shift_loop_bit0|Aout[18]~8                                    ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[16]~48                        ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[16]~47                        ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[2]~46                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:13:stage_i|Aout[7]~10                                                                 ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[19]~44                        ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[15]~43                        ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[11]~42                        ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[13]~40                        ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i|sum                       ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_9|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i|sum                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[11]~43                                                                ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[9]~42                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:29:stage_i|Aout[9]~33                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:29:stage_i|Aout[7]~32                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[4]~40                                                                 ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[11]~19                        ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[1]~40                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[2]~38                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:27:stage_i|Aout[5]~24                                                                 ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[13]~39                        ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[13]~38                        ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:23:stage_i|sum                  ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[19]~23                       ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[20]~22                       ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[21]~21                       ; 2       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_5|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[2]~3                          ; 2       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[2]~3                          ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:6:stage_i|Aout[6]~16                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:3:stage_i|Aout[5]~21                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:2:stage_i|Aout[6]~15                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:4:stage_i|Aout[10]~24                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:2:stage_i|Aout[12]~21                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:5:stage_i|Aout[6]~18                                                                  ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_rst                                                                                                  ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable~1                                                                                             ; 2       ;
; N_dff:reg2|dff_1bit:\N_dffs:15:stage_i|q~0                                                                                                         ; 2       ;
; N_dff:reg2|dff_1bit:\N_dffs:13:stage_i|q~0                                                                                                         ; 2       ;
; N_dff:reg2|dff_1bit:\N_dffs:12:stage_i|q~0                                                                                                         ; 2       ;
; N_dff:reg2|dff_1bit:\N_dffs:11:stage_i|q~0                                                                                                         ; 2       ;
; N_dff:reg2|dff_1bit:\N_dffs:10:stage_i|q~0                                                                                                         ; 2       ;
; N_dff:reg2|dff_1bit:\N_dffs:9:stage_i|q~0                                                                                                          ; 2       ;
; N_dff:reg2|dff_1bit:\N_dffs:8:stage_i|q~0                                                                                                          ; 2       ;
; N_dff:reg2|dff_1bit:\N_dffs:14:stage_i|q~0                                                                                                         ; 2       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_8|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[17]~5                        ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:31:stage_i|sum~1                  ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:31:stage_i|sum~0                  ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:30:stage_i|sum                    ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A|Y[30]~30                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:29:stage_i|Cout~0                 ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_B|Y[30]~29                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:29:stage_i|sum                    ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A|Y[29]~29                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:28:stage_i|Cout~0                 ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_B|Y[29]~28                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:28:stage_i|sum                    ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_B|Y[28]~27                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:27:stage_i|Cout~0                 ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A|Y[28]~28                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:27:stage_i|sum                    ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_B|Y[27]~26                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:26:stage_i|Cout~0                 ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A|Y[27]~27                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:26:stage_i|sum                    ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A|Y[26]~26                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:25:stage_i|Cout~0                 ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_B|Y[26]~25                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:25:stage_i|sum                    ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A|Y[25]~25                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:24:stage_i|Cout~0                 ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_B|Y[25]~24                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:24:stage_i|sum                    ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A|Y[24]~24                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:23:stage_i|Cout~0                 ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_B|Y[24]~23                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:23:stage_i|sum                    ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A|Y[23]~23                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:22:stage_i|Cout~0                 ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_B|Y[23]~22                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:22:stage_i|sum                    ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A|Y[22]~22                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:21:stage_i|Cout~0                 ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_B|Y[22]~21                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:21:stage_i|sum                    ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A|Y[21]~21                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:20:stage_i|Cout~0                 ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_B|Y[21]~20                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:20:stage_i|sum                    ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A|Y[20]~20                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:19:stage_i|Cout~0                 ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_B|Y[20]~19                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:19:stage_i|sum                    ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A|Y[19]~19                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:18:stage_i|Cout~0                 ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_B|Y[19]~18                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:18:stage_i|sum                    ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A|Y[18]~18                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:17:stage_i|Cout~0                 ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_B|Y[18]~17                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:17:stage_i|sum                    ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A|Y[17]~17                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:16:stage_i|Cout~0                 ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_B|Y[17]~16                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:16:stage_i|sum                    ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A|Y[16]~16                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:15:stage_i|Cout~0                 ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_B|Y[16]~15                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:15:stage_i|sum                    ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A|Y[15]~15                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:14:stage_i|Cout~0                 ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_B|Y[15]~14                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:14:stage_i|sum                    ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A|Y[14]~14                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:13:stage_i|Cout~0                 ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_B|Y[14]~13                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:13:stage_i|sum                    ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A|Y[13]~13                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:12:stage_i|Cout~0                 ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_B|Y[13]~12                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:12:stage_i|sum                    ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A|Y[12]~12                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:11:stage_i|Cout~0                 ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_B|Y[12]~11                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:11:stage_i|sum                    ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A|Y[11]~11                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:10:stage_i|Cout~0                 ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_B|Y[11]~10                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:10:stage_i|sum                    ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A|Y[10]~10                                                                            ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:9:stage_i|Cout~0                  ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_B|Y[10]~9                                                                             ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:9:stage_i|sum                     ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_B|Y[9]~8                                                                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:8:stage_i|Cout~0                  ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A|Y[9]~9                                                                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:8:stage_i|sum                     ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A|Y[8]~8                                                                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:7:stage_i|Cout~0                  ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_B|Y[8]~7                                                                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:7:stage_i|sum                     ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A|Y[7]~7                                                                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:6:stage_i|Cout~0                  ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_B|Y[7]~6                                                                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:6:stage_i|sum                     ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_B|Y[6]~5                                                                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i|Cout~0                  ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A|Y[6]~6                                                                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i|sum                     ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A|Y[5]~5                                                                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i|Cout~0                  ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_B|Y[5]~4                                                                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i|sum                     ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A|Y[4]~4                                                                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i|Cout~0                  ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_B|Y[4]~3                                                                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i|sum                     ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A|Y[3]~3                                                                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i|Cout~0                  ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_B|Y[3]~2                                                                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i|sum                     ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A|Y[2]~2                                                                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i|Cout~0                  ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_B|Y[2]~1                                                                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i|sum                     ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:0:stage_i|Cout~1                  ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|ADD:stage_1|full_adder:\Array_Of_full_adders:0:stage_i|Cout~0                  ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|ADD_SUB:add_sub_component|xor_gate:\stage_0:1:stage_i|c                                                  ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUX_Nbits:mux_bits_A|Y[1]~1                                                                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|mac_temp                                               ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAX_MIN:max_min_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:13:stage_i|Cout~0 ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAX_MIN:max_min_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:11:stage_i|Cout~0 ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAX_MIN:max_min_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:10:stage_i|Cout~0 ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAX_MIN:max_min_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:8:stage_i|Cout~0  ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAX_MIN:max_min_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:7:stage_i|Cout~0  ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAX_MIN:max_min_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i|Cout~0  ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAX_MIN:max_min_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i|Cout~0  ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAX_MIN:max_min_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i|Cout~0  ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAX_MIN:max_min_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i|Cout~0  ; 2       ;
; N_dff:reg2|dff_1bit:\N_dffs:6:stage_i|q~0                                                                                                          ; 2       ;
; N_dff:reg2|dff_1bit:\N_dffs:7:stage_i|q~0                                                                                                          ; 2       ;
; N_dff:reg2|dff_1bit:\N_dffs:5:stage_i|q~0                                                                                                          ; 2       ;
; N_dff:reg2|dff_1bit:\N_dffs:4:stage_i|q~0                                                                                                          ; 2       ;
; N_dff:reg1|dff_1bit:\N_dffs:15:stage_i|q~0                                                                                                         ; 2       ;
; N_dff:reg1|dff_1bit:\N_dffs:14:stage_i|q~0                                                                                                         ; 2       ;
; N_dff:reg1|dff_1bit:\N_dffs:13:stage_i|q~0                                                                                                         ; 2       ;
; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q~0                                                                                                         ; 2       ;
; N_dff:reg2|dff_1bit:\N_dffs:3:stage_i|q~0                                                                                                          ; 2       ;
; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q~0                                                                                                         ; 2       ;
; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q~0                                                                                                         ; 2       ;
; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~0                                                                                                          ; 2       ;
; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~0                                                                                                          ; 2       ;
; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~0                                                                                                          ; 2       ;
; N_dff:reg2|dff_1bit:\N_dffs:2:stage_i|q~0                                                                                                          ; 2       ;
; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~0                                                                                                          ; 2       ;
; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~0                                                                                                          ; 2       ;
; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~0                                                                                                          ; 2       ;
; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~0                                                                                                          ; 2       ;
; N_dff:reg1|dff_1bit:\N_dffs:1:stage_i|q~0                                                                                                          ; 2       ;
; N_dff:reg1|dff_1bit:\N_dffs:0:stage_i|q~0                                                                                                          ; 2       ;
; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q~0                                                                                                          ; 2       ;
; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~0                                                                                                          ; 2       ;
; N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q~0                                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|SUM[31]~0                                                                                        ; 2       ;
; N_dff:reg4|dff_1bit:\N_dffs:5:stage_i|q~16                                                                                                         ; 2       ;
; N_dff:reg4|dff_1bit:\N_dffs:5:stage_i|q~12                                                                                                         ; 2       ;
; N_dff:reg4|dff_1bit:\N_dffs:5:stage_i|q~9                                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_8|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i|Cout~0                ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_7|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i|sum                   ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i|sum                       ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[13]~37                                                                ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[12]~36                                                                ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[10]~34                                                                ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:29:stage_i|Aout[11]~31                                                                ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[11]~26                                                                ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[11]~25                                                                ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:29:stage_i|Aout[10]~30                                                                ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[8]~31                                                                 ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux7~0                                                                                           ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[7]~29                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:29:stage_i|Aout[8]~28                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:14:stage_i|Aout[11]~13                                                                ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~102                                                                                         ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~101                                                                                         ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|FPU_selector:selector|Mux25~0                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~100                                                                                         ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~99                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~98                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux15~0                                                                                          ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[6]~28                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:28:stage_i|Aout[8]~5                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:27:stage_i|Aout[9]~22                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[9]~22                                                                 ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~95                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~94                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~93                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~92                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~91                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~89                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~88                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~87                                                                                          ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[5]~26                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:29:stage_i|Aout[6]~26                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:28:stage_i|Aout[7]~4                                                                  ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~86                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~85                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~84                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[13]~18                        ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~83                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~82                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~81                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~80                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~78                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~77                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~76                                                                                          ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:29:stage_i|Aout[5]~25                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:28:stage_i|Aout[6]~3                                                                  ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~75                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~74                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~73                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[16]~36                        ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~71                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~70                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~69                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~68                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~67                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~66                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~65                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~63                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[19]~35                        ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[15]~33                        ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~62                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~61                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~60                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~59                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~58                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~57                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~56                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~55                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~53                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~50                                                                                          ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:28:stage_i|Aout[5]~2                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:27:stage_i|Aout[6]~21                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:14:stage_i|Aout[9]~11                                                                 ; 2       ;
; N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~20                                                                                                         ; 2       ;
; N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~18                                                                                                         ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[18]~32                        ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[14]~31                        ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~46                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~45                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~44                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~43                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~42                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~41                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~40                                                                                          ; 2       ;
; N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~12                                                                                                         ; 2       ;
; N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~10                                                                                                         ; 2       ;
; N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~9                                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~36                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~35                                                                                          ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:28:stage_i|Aout[4]~0                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:14:stage_i|Aout[6]~9                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:14:stage_i|Aout[8]~7                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:27:stage_i|Aout[3]~20                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:12:stage_i|Aout[4]~13                                                                 ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[17]~30                        ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|Y[2]~24                                                         ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|Swap:stage_2|Out1[22]~5                                                                      ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:21:stage_i|Cout~0               ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|Swap:stage_2|Out1[21]~4                                                                      ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:20:stage_i|Cout~0               ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|Swap:stage_2|Out1[20]~3                                                                      ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:19:stage_i|Cout~0               ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|Swap:stage_2|Out1[19]~2                                                                      ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:18:stage_i|Cout~0               ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[22]~20                       ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:17:stage_i|Cout~0               ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|Swap:stage_2|Out1[18]~1                                                                      ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[18]~19                       ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:16:stage_i|Cout~0               ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:15:stage_i|Cout~0               ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:14:stage_i|Cout~0               ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[15]~18                       ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[17]~16                       ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|Swap:stage_2|Out1[17]~0                                                                      ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:13:stage_i|Cout~0               ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[14]~15                       ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:12:stage_i|Cout~0               ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:11:stage_i|Cout~0               ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[12]~14                       ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[12]~13                       ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[13]~11                       ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[21]~8                         ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:10:stage_i|Cout~0               ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:9:stage_i|Cout~0                ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:8:stage_i|Cout~0                ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0|Aout[20]~12                                   ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[9]~9                         ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[17]~5                         ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0|Aout[17]~11                                   ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[10]~8                        ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0|Aout[20]~10                                   ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0|Aout[20]~9                                    ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[18]~3                         ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[11]~7                        ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[15]~0                         ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0|Aout[17]~5                                    ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0|Aout[17]~4                                    ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[19]~1                         ; 2       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_7|shift_Nbits:\shift_loop_bit5:21:stage_i|Aout~1                            ; 2       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|ADD_SUB:stage_9|ADD:stage_1|full_adder:\Array_Of_full_adders:21:stage_i|Cout~0               ; 2       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_5|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[3]~1                          ; 2       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_6|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[3]~2                          ; 2       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|ADD_SUB:stage_10|ADD:stage_1|full_adder:\Array_Of_full_adders:21:stage_i|Cout~0              ; 2       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_8|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout~3                            ; 2       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|ADD_SUB:stage_9|ADD:stage_1|full_adder:\Array_Of_full_adders:20:stage_i|Cout~0               ; 2       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|ADD_SUB:stage_10|ADD:stage_1|full_adder:\Array_Of_full_adders:20:stage_i|Cout~1              ; 2       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_8|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[21]~1                        ; 2       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_7|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[20]~10                       ; 2       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|ADD_SUB:stage_12|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i|sum                  ; 2       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_8|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[21]~3                         ; 2       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_8|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[21]~2                         ; 2       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_8|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout~0                             ; 2       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_6|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout~0                             ; 2       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|LeadingZeros_counter:stage_1|process_0~2                                                     ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~31                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~30                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~29                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~28                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~27                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~26                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~25                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux22~1                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~24                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~19                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~12                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~11                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~10                                                                                          ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~9                                                                                           ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~8                                                                                           ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~7                                                                                           ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~6                                                                                           ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~5                                                                                           ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~4                                                                                           ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~2                                                                                           ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|Mux6~1                                                                                           ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|Y[2]~12                                                             ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|Y[1]~5                                                              ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:25:stage_i|Aout[6]~4                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:6:stage_i|Aout[13]~15                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:12:stage_i|Aout[11]~12                                                                ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:14:stage_i|Aout[7]~4                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:13:stage_i|Aout[8]~9                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:13:stage_i|Aout[8]~8                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:12:stage_i|Aout[9]~8                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:6:stage_i|Aout[11]~14                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:5:stage_i|Aout[12]~17                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:12:stage_i|Aout[10]~6                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:14:stage_i|Aout[5]~2                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:13:stage_i|Aout[6]~7                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:12:stage_i|Aout[7]~4                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:6:stage_i|Aout[10]~12                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:11:stage_i|Aout[9]~3                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:13:stage_i|Aout[4]~6                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:12:stage_i|Aout[5]~2                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:11:stage_i|Aout[6]~2                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:6:stage_i|Aout[9]~11                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:5:stage_i|Aout[10]~16                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:4:stage_i|Aout[11]~19                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:6:stage_i|Aout[8]~10                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:5:stage_i|Aout[9]~14                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:5:stage_i|Aout[5]~12                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:5:stage_i|Aout[7]~11                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:4:stage_i|Aout[6]~17                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[1]~19                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:4:stage_i|Aout[8]~16                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:3:stage_i|Aout[7]~18                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[0]~3                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:11:stage_i|Aout[4]~0                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:6:stage_i|Aout[7]~8                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:5:stage_i|Aout[8]~9                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:4:stage_i|Aout[9]~14                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:3:stage_i|Aout[10]~16                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[14]~17                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:2:stage_i|Aout[13]~1                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:6:stage_i|Aout[12]~6                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:5:stage_i|Aout[11]~7                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:3:stage_i|Aout[9]~13                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:2:stage_i|Aout[8]~12                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:1:stage_i|Aout[7]~8                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[11]~14                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:12:stage_i|Aout[4]~0                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:6:stage_i|Aout[5]~4                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:5:stage_i|Aout[4]~4                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:4:stage_i|Aout[5]~12                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:3:stage_i|Aout[4]~11                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:4:stage_i|Aout[7]~10                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:3:stage_i|Aout[6]~9                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:2:stage_i|Aout[5]~9                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:1:stage_i|Aout[2]~22                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:3:stage_i|Aout[8]~7                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:2:stage_i|Aout[7]~8                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:1:stage_i|Aout[6]~6                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:2:stage_i|Aout[9]~6                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:1:stage_i|Aout[8]~4                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:0:stage_i|Aout[7]~2                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[10]~11                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[12]~10                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:2:stage_i|Aout[11]~20                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:2:stage_i|Aout[13]~18                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:1:stage_i|Aout[12]~21                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[9]~9                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:2:stage_i|Aout[10]~16                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:1:stage_i|Aout[11]~19                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[8]~8                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:2:stage_i|Aout[9]~14                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:1:stage_i|Aout[10]~18                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[13]~33                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[14]~23                                                                            ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[13]~30                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:2:stage_i|Aout[8]~12                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:1:stage_i|Aout[9]~16                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:0:stage_i|Aout[10]~18                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[11]~17                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[11]~16                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[12]~29                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[13]~22                                                                            ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:2:stage_i|Aout[7]~10                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:1:stage_i|Aout[8]~15                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:0:stage_i|Aout[9]~15                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[10]~15                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[10]~14                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[11]~26                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:0:stage_i|Aout[6]~13                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:2:stage_i|Aout[4]~9                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:2:stage_i|Aout[4]~7                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:2:stage_i|Aout[6]~6                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:1:stage_i|Aout[5]~12                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:0:stage_i|Aout[4]~12                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:1:stage_i|Aout[7]~11                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:0:stage_i|Aout[6]~9                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:0:stage_i|Aout[8]~6                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[10]~23                                                                 ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[11]~19                                                                            ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[4]~4                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:2:stage_i|Aout[5]~4                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:1:stage_i|Aout[6]~10                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:0:stage_i|Aout[7]~3                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[8]~11                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[9]~20                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[8]~17                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:2:stage_i|Aout[3]~3                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:1:stage_i|Aout[2]~6                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:1:stage_i|Aout[4]~3                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:0:stage_i|Aout[3]~2                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[2]~8                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[2]~7                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:0:stage_i|Aout[5]~1                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[6]~5                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[7]~14                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[6]~11                                                                  ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[3]~8                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[2]~8                                                                              ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[5]~5                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[3]~1                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit1:0:stage_i|Aout[4]~2                                                                   ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[3]~4                                                                              ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[4]~2                                                                              ; 2       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:shift_loop_bit0|Aout[1]~0                                                                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2~DATAOUT31                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2~DATAOUT30                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2~DATAOUT29                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2~DATAOUT28                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2~DATAOUT27                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2~DATAOUT26                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2~DATAOUT25                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2~DATAOUT24                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2~DATAOUT23                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2~DATAOUT22                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2~DATAOUT21                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2~DATAOUT20                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2~DATAOUT19                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2~DATAOUT18                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2~DATAOUT17                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2~DATAOUT16                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2~DATAOUT15                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2~DATAOUT14                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2~DATAOUT13                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2~DATAOUT12                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2~DATAOUT11                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2~DATAOUT10                              ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2~DATAOUT9                               ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2~DATAOUT8                               ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2~DATAOUT7                               ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2~DATAOUT6                               ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2~DATAOUT5                               ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2~DATAOUT4                               ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2~DATAOUT3                               ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2~DATAOUT2                               ; 2       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2~DATAOUT1                               ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|w429w[17]                                     ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|w429w[16]                                     ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|w429w[8]                                      ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|w429w[7]                                      ; 2       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|w429w[4]                                      ; 2       ;
; numin2[15]                                                                                                                                         ; 1       ;
; numin2[13]                                                                                                                                         ; 1       ;
; numin2[12]                                                                                                                                         ; 1       ;
; numin2[11]                                                                                                                                         ; 1       ;
; numin2[10]                                                                                                                                         ; 1       ;
; numin2[9]                                                                                                                                          ; 1       ;
; numin2[8]                                                                                                                                          ; 1       ;
; numin2[14]                                                                                                                                         ; 1       ;
; numin2[6]                                                                                                                                          ; 1       ;
; numin2[7]                                                                                                                                          ; 1       ;
; numin2[5]                                                                                                                                          ; 1       ;
; numin2[4]                                                                                                                                          ; 1       ;
; numin1[15]                                                                                                                                         ; 1       ;
; numin1[14]                                                                                                                                         ; 1       ;
; numin1[13]                                                                                                                                         ; 1       ;
; numin1[12]                                                                                                                                         ; 1       ;
; numin2[3]                                                                                                                                          ; 1       ;
; numin1[11]                                                                                                                                         ; 1       ;
; numin1[10]                                                                                                                                         ; 1       ;
; numin1[9]                                                                                                                                          ; 1       ;
; numin1[8]                                                                                                                                          ; 1       ;
; numin1[7]                                                                                                                                          ; 1       ;
; numin2[2]                                                                                                                                          ; 1       ;
; numin1[6]                                                                                                                                          ; 1       ;
; numin1[4]                                                                                                                                          ; 1       ;
; numin1[3]                                                                                                                                          ; 1       ;
; numin1[5]                                                                                                                                          ; 1       ;
; numin1[1]                                                                                                                                          ; 1       ;
; numin1[0]                                                                                                                                          ; 1       ;
; numin1[2]                                                                                                                                          ; 1       ;
; numin2[0]                                                                                                                                          ; 1       ;
; numin2[1]                                                                                                                                          ; 1       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit2:0:stage_i|Aout[11]~20                                                                 ; 1       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:10:stage_i|Aout[7]~11                                                                 ; 1       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:13:stage_i|Aout[5]~13                                                                 ; 1       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:13:stage_i|Aout[10]~11                                                                ; 1       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:27:stage_i|Aout[8]~28                                                                 ; 1       ;
; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q~22                                                                                                         ; 1       ;
; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q~21                                                                                                         ; 1       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:29:stage_i|Aout[8]~38                                                                 ; 1       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:29:stage_i|Aout[9]~37                                                                 ; 1       ;
; ALU:ALU_op|FloatingPointConvertor:FloatinPointConvert|shift_unit:stage_7|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[21]~4                        ; 1       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[13]~62                       ; 1       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[12]~61                       ; 1       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[11]~60                       ; 1       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[10]~59                       ; 1       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:4:stage_i|Aout[10]~4                                                                  ; 1       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[9]~58                        ; 1       ;
; ALU:ALU_op|Output_Selector:OutputSelector|MUX_Nbits:MUX_LO_prepare|Y[7]~21                                                                         ; 1       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:27:stage_i|Aout[10]~26                                                                ; 1       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:26:stage_i|Aout[6]~10                                                                 ; 1       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[9]~20                         ; 1       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[15]~41                        ; 1       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:29:stage_i|Aout[10]~35                                                                ; 1       ;
; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q~21                                                                                                         ; 1       ;
; N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q~33                                                                                                         ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:14:stage_i|q~2                                           ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:13:stage_i|q~2                                           ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:12:stage_i|q~2                                           ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:11:stage_i|q~2                                           ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:10:stage_i|q~2                                           ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:9:stage_i|q~2                                            ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:8:stage_i|q~2                                            ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:7:stage_i|q~2                                            ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:6:stage_i|q~2                                            ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:5:stage_i|q~2                                            ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:4:stage_i|q~2                                            ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:3:stage_i|q~2                                            ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:2:stage_i|q~3                                            ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:1:stage_i|q~2                                            ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:0:stage_i|q~2                                            ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:15:stage_i|q~2                                           ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:14:stage_i|q~2                                           ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:13:stage_i|q~2                                           ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:12:stage_i|q~2                                           ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:11:stage_i|q~2                                           ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:10:stage_i|q~2                                           ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:9:stage_i|q~2                                            ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:8:stage_i|q~2                                            ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:7:stage_i|q~2                                            ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:6:stage_i|q~2                                            ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:5:stage_i|q~2                                            ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:4:stage_i|q~2                                            ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:3:stage_i|q~2                                            ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:2:stage_i|q~2                                            ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:1:stage_i|q~2                                            ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux0~3                                                 ; 1       ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|Mux31~4                                                ; 1       ;
; ALU:ALU_op|Output_Selector:OutputSelector|MUX_Nbits:MUX_HI_prepare|Y[7]~3                                                                          ; 1       ;
; N_dff:reg4|dff_1bit:\N_dffs:6:stage_i|q~16                                                                                                         ; 1       ;
; N_dff:reg4|dff_1bit:\N_dffs:6:stage_i|q~15                                                                                                         ; 1       ;
; N_dff:reg4|dff_1bit:\N_dffs:5:stage_i|q~21                                                                                                         ; 1       ;
; N_dff:reg4|dff_1bit:\N_dffs:5:stage_i|q~20                                                                                                         ; 1       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_9|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i|Cout~4                ; 1       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_9|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i|sum                   ; 1       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_8|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i|sum                   ; 1       ;
; N_dff:reg4|dff_1bit:\N_dffs:4:stage_i|q~15                                                                                                         ; 1       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|ADD_SUB:stage_9|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i|sum                   ; 1       ;
; ALU:ALU_op|Output_Selector:OutputSelector|MUX_Nbits:MUX_LO_prepare|Y[13]~20                                                                        ; 1       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[13]~45                                                                ; 1       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[12]~44                                                                ; 1       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:29:stage_i|Aout[11]~34                                                                ; 1       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[7]~41                                                                 ; 1       ;
; ALU:ALU_op|Output_Selector:OutputSelector|MUX_Nbits:MUX_LO_prepare|Y[6]~19                                                                         ; 1       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:27:stage_i|Aout[9]~25                                                                 ; 1       ;
; N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~32                                                                                                         ; 1       ;
; N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~31                                                                                                         ; 1       ;
; N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q~30                                                                                                         ; 1       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[1]~39                                                                 ; 1       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[1]~39                                                                 ; 1       ;
; N_dff:reg3|dff_1bit:\N_dffs:1:stage_i|q~13                                                                                                         ; 1       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:30:stage_i|Aout[0]~38                                                                 ; 1       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[3]~35                                                                 ; 1       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|process_0~19                                                    ; 1       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|Y[1]~31                                                         ; 1       ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|Y[2]~26                                                             ; 1       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[4]~33                                                                 ; 1       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit4:14:stage_i|Aout[13]~14                                                                ; 1       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:6:stage_i|Aout[13]~17                                                                 ; 1       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit5:25:stage_i|Aout[6]~5                                                                  ; 1       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:4:stage_i|Aout[11]~25                                                                 ; 1       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:3:stage_i|Aout[4]~20                                                                  ; 1       ;
; ALU:ALU_op|shift_unit:ShiftUnit|shift_Nbits:\shift_loop_bit3:4:stage_i|Aout[7]~22                                                                  ; 1       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 52                ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 26                ;
; Embedded Multiplier Blocks            ; 5           ; --                  ; 26                ;
; Embedded Multiplier 9-bit elements    ; 9           ; 2                   ; 52                ;
; Signed Embedded Multipliers           ; 2           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 2           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                              ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|w429w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y14_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out8     ; Simple Multiplier (9-bit)  ; DSPOUT_X28_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult7 ;                            ; DSPMULT_X28_Y11_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult5 ;                            ; DSPMULT_X28_Y12_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ALU:ALU_op|FPU_Unit:FPUUnit|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ;                            ; DSPMULT_X28_Y13_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out2       ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MUL:mul_component|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1   ;                            ; DSPMULT_X28_Y18_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
+-------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 2,068 / 54,004 ( 4 % ) ;
; C16 interconnects           ; 38 / 2,100 ( 2 % )     ;
; C4 interconnects            ; 1,073 / 36,000 ( 3 % ) ;
; Direct links                ; 373 / 54,004 ( < 1 % ) ;
; Global clocks               ; 1 / 16 ( 6 % )         ;
; Local interconnects         ; 901 / 18,752 ( 5 % )   ;
; R24 interconnects           ; 17 / 1,900 ( < 1 % )   ;
; R4 interconnects            ; 1,010 / 46,920 ( 2 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.05) ; Number of LABs  (Total = 101) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 2                             ;
; 2                                           ; 1                             ;
; 3                                           ; 2                             ;
; 4                                           ; 2                             ;
; 5                                           ; 1                             ;
; 6                                           ; 1                             ;
; 7                                           ; 0                             ;
; 8                                           ; 0                             ;
; 9                                           ; 4                             ;
; 10                                          ; 1                             ;
; 11                                          ; 2                             ;
; 12                                          ; 2                             ;
; 13                                          ; 5                             ;
; 14                                          ; 2                             ;
; 15                                          ; 11                            ;
; 16                                          ; 65                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.67) ; Number of LABs  (Total = 101) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 38                            ;
; 1 Clock enable                     ; 8                             ;
; 1 Sync. clear                      ; 8                             ;
; 1 Sync. load                       ; 6                             ;
; 2 Clock enables                    ; 8                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 15.35) ; Number of LABs  (Total = 101) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 1                             ;
; 3                                            ; 2                             ;
; 4                                            ; 2                             ;
; 5                                            ; 1                             ;
; 6                                            ; 0                             ;
; 7                                            ; 1                             ;
; 8                                            ; 0                             ;
; 9                                            ; 2                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 2                             ;
; 13                                           ; 3                             ;
; 14                                           ; 2                             ;
; 15                                           ; 7                             ;
; 16                                           ; 42                            ;
; 17                                           ; 9                             ;
; 18                                           ; 2                             ;
; 19                                           ; 10                            ;
; 20                                           ; 1                             ;
; 21                                           ; 6                             ;
; 22                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.11) ; Number of LABs  (Total = 101) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 2                             ;
; 2                                               ; 1                             ;
; 3                                               ; 8                             ;
; 4                                               ; 3                             ;
; 5                                               ; 8                             ;
; 6                                               ; 6                             ;
; 7                                               ; 18                            ;
; 8                                               ; 12                            ;
; 9                                               ; 14                            ;
; 10                                              ; 11                            ;
; 11                                              ; 5                             ;
; 12                                              ; 3                             ;
; 13                                              ; 2                             ;
; 14                                              ; 1                             ;
; 15                                              ; 2                             ;
; 16                                              ; 4                             ;
; 17                                              ; 0                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.62) ; Number of LABs  (Total = 101) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 0                             ;
; 4                                            ; 2                             ;
; 5                                            ; 2                             ;
; 6                                            ; 0                             ;
; 7                                            ; 0                             ;
; 8                                            ; 3                             ;
; 9                                            ; 0                             ;
; 10                                           ; 1                             ;
; 11                                           ; 4                             ;
; 12                                           ; 3                             ;
; 13                                           ; 2                             ;
; 14                                           ; 7                             ;
; 15                                           ; 4                             ;
; 16                                           ; 6                             ;
; 17                                           ; 12                            ;
; 18                                           ; 11                            ;
; 19                                           ; 6                             ;
; 20                                           ; 8                             ;
; 21                                           ; 10                            ;
; 22                                           ; 3                             ;
; 23                                           ; 2                             ;
; 24                                           ; 0                             ;
; 25                                           ; 4                             ;
; 26                                           ; 0                             ;
; 27                                           ; 1                             ;
; 28                                           ; 0                             ;
; 29                                           ; 3                             ;
; 30                                           ; 3                             ;
; 31                                           ; 0                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Thu May 17 11:14:55 2018
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off test -c test
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP2C20F484C6 for design "test"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C6 is compatible
    Info (176445): Device EP2C35F484C6 is compatible
    Info (176445): Device EP2C50F484C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Critical Warning (169085): No exact pin location assignment(s) for 77 pins of 77 total pins
    Info (169086): Pin HI[0] not assigned to an exact location on the device
    Info (169086): Pin HI[1] not assigned to an exact location on the device
    Info (169086): Pin HI[2] not assigned to an exact location on the device
    Info (169086): Pin HI[3] not assigned to an exact location on the device
    Info (169086): Pin HI[4] not assigned to an exact location on the device
    Info (169086): Pin HI[5] not assigned to an exact location on the device
    Info (169086): Pin HI[6] not assigned to an exact location on the device
    Info (169086): Pin HI[7] not assigned to an exact location on the device
    Info (169086): Pin HI[8] not assigned to an exact location on the device
    Info (169086): Pin HI[9] not assigned to an exact location on the device
    Info (169086): Pin HI[10] not assigned to an exact location on the device
    Info (169086): Pin HI[11] not assigned to an exact location on the device
    Info (169086): Pin HI[12] not assigned to an exact location on the device
    Info (169086): Pin HI[13] not assigned to an exact location on the device
    Info (169086): Pin HI[14] not assigned to an exact location on the device
    Info (169086): Pin HI[15] not assigned to an exact location on the device
    Info (169086): Pin LO[0] not assigned to an exact location on the device
    Info (169086): Pin LO[1] not assigned to an exact location on the device
    Info (169086): Pin LO[2] not assigned to an exact location on the device
    Info (169086): Pin LO[3] not assigned to an exact location on the device
    Info (169086): Pin LO[4] not assigned to an exact location on the device
    Info (169086): Pin LO[5] not assigned to an exact location on the device
    Info (169086): Pin LO[6] not assigned to an exact location on the device
    Info (169086): Pin LO[7] not assigned to an exact location on the device
    Info (169086): Pin LO[8] not assigned to an exact location on the device
    Info (169086): Pin LO[9] not assigned to an exact location on the device
    Info (169086): Pin LO[10] not assigned to an exact location on the device
    Info (169086): Pin LO[11] not assigned to an exact location on the device
    Info (169086): Pin LO[12] not assigned to an exact location on the device
    Info (169086): Pin LO[13] not assigned to an exact location on the device
    Info (169086): Pin LO[14] not assigned to an exact location on the device
    Info (169086): Pin LO[15] not assigned to an exact location on the device
    Info (169086): Pin STATUS[0] not assigned to an exact location on the device
    Info (169086): Pin STATUS[1] not assigned to an exact location on the device
    Info (169086): Pin STATUS[2] not assigned to an exact location on the device
    Info (169086): Pin STATUS[3] not assigned to an exact location on the device
    Info (169086): Pin STATUS[4] not assigned to an exact location on the device
    Info (169086): Pin STATUS[5] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin OPP[2] not assigned to an exact location on the device
    Info (169086): Pin OPP[1] not assigned to an exact location on the device
    Info (169086): Pin OPP[0] not assigned to an exact location on the device
    Info (169086): Pin FPU_SW_8 not assigned to an exact location on the device
    Info (169086): Pin rst not assigned to an exact location on the device
    Info (169086): Pin OPP[3] not assigned to an exact location on the device
    Info (169086): Pin numin2[1] not assigned to an exact location on the device
    Info (169086): Pin numin2[0] not assigned to an exact location on the device
    Info (169086): Pin numin1[2] not assigned to an exact location on the device
    Info (169086): Pin numin1[0] not assigned to an exact location on the device
    Info (169086): Pin numin1[1] not assigned to an exact location on the device
    Info (169086): Pin numin1[5] not assigned to an exact location on the device
    Info (169086): Pin numin1[3] not assigned to an exact location on the device
    Info (169086): Pin numin1[4] not assigned to an exact location on the device
    Info (169086): Pin numin1[6] not assigned to an exact location on the device
    Info (169086): Pin numin2[2] not assigned to an exact location on the device
    Info (169086): Pin numin1[7] not assigned to an exact location on the device
    Info (169086): Pin numin1[8] not assigned to an exact location on the device
    Info (169086): Pin numin1[9] not assigned to an exact location on the device
    Info (169086): Pin numin1[10] not assigned to an exact location on the device
    Info (169086): Pin numin1[11] not assigned to an exact location on the device
    Info (169086): Pin numin2[3] not assigned to an exact location on the device
    Info (169086): Pin numin1[12] not assigned to an exact location on the device
    Info (169086): Pin numin1[13] not assigned to an exact location on the device
    Info (169086): Pin numin1[14] not assigned to an exact location on the device
    Info (169086): Pin numin1[15] not assigned to an exact location on the device
    Info (169086): Pin numin2[4] not assigned to an exact location on the device
    Info (169086): Pin numin2[5] not assigned to an exact location on the device
    Info (169086): Pin numin2[7] not assigned to an exact location on the device
    Info (169086): Pin numin2[6] not assigned to an exact location on the device
    Info (169086): Pin numin2[14] not assigned to an exact location on the device
    Info (169086): Pin numin2[8] not assigned to an exact location on the device
    Info (169086): Pin numin2[9] not assigned to an exact location on the device
    Info (169086): Pin numin2[10] not assigned to an exact location on the device
    Info (169086): Pin numin2[11] not assigned to an exact location on the device
    Info (169086): Pin numin2[12] not assigned to an exact location on the device
    Info (169086): Pin numin2[13] not assigned to an exact location on the device
    Info (169086): Pin numin2[15] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN M1 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 32 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 32 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 76 (unused VREF, 3.3V VCCIO, 38 input, 38 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  35 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X12_Y14 to location X24_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 38 output pins without output pin load capacitance assignment
    Info (306007): Pin "HI[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HI[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HI[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HI[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HI[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HI[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HI[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HI[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HI[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HI[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HI[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HI[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HI[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HI[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HI[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HI[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LO[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LO[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LO[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LO[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LO[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LO[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LO[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LO[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LO[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LO[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LO[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LO[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LO[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LO[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LO[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LO[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "STATUS[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "STATUS[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "STATUS[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "STATUS[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "STATUS[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "STATUS[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/MaorA/Desktop/github/Architecture-of-CPU-projects/Designing ALU with FPU to FPGA/QUARTUS - PERFORMENCE test part/output_files/test.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 551 megabytes
    Info: Processing ended: Thu May 17 11:15:11 2018
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:17


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/MaorA/Desktop/github/Architecture-of-CPU-projects/Designing ALU with FPU to FPGA/QUARTUS - PERFORMENCE test part/output_files/test.fit.smsg.


