---
title: Ch2 Combinational Logic Circuits
sync: /course/dd/note/2.md
---

> [!quote]- Word Table
>
> -   集成电路(integreated circuit)
> -   逻辑门(logic gate)
> -   取反(complement)

> [!quote]- Useful Links
>
> -   [Chap 2 Combinational Logic Circuits - Isshiki 修's Notebook (isshikih.top)](https://note.isshikih.top/cour_note/D2QD_DigitalDesign/Chap02/)

## 1. 逻辑和逻辑门 Binary Logic and Gates

### 1.1. Logical Operators

三种基本的**逻辑运算(logical operator)**：

- **和(and)** is denoted by $\cdot$ or $\land$；
- **或(or)** is denoted by $+$ or $\lor$；
- **非(not)** is denoted by $\overline{\,\,}$ or $\sim$。

![认识基本的逻辑门|680](https://static.memset0.cn/img/v6/2024/03/07/V0JNs4Cc.png)

- 在与门和或门与线连接处画小圆圈可以表达非的意思。
- 逻辑门在从 01 直接跃迁时需要时间，在设计时序电路时可能需要考虑。

![用电路表示的逻辑运算|551](https://static.memset0.cn/img/v6/2024/03/07/HD2quX1U.png)

### 1.2. Logic Gates

**逻辑门(logic gate)** 是在硬件层面上实现布尔代数的逻辑单元。其操作对象为高低电平。但是由于是物理层面的实现，所以会有一些逻辑运算层面不会出现的问题，比如  **延时(delay)**。

一般来说，逻辑电路有 CMOS 和 TTL 两种：

| CMOS   | TTL    |     |
| ------ | ------ | --- |
| 功耗小 | 效率高 |     |

#### 1.2.1. CMOS Circuits

![CMOS 工作原理|416](https://static.memset0.cn/img/v6/2024/03/07/hcVeCMvR.png)

![CMOS 电路实现的逻辑门|434](https://static.memset0.cn/img/v6/2024/03/07/xM5AohXf.png)

#### 1.2.2. TTL Circuits

### 1.3. Universal Gates

NAND 和 NOR 门是**通用门(universal gate)**。

## 2. Boolean Algebra

### 2.1. Basic Boolean Identities

![|650](https://static.memset0.cn/img/v6/2024/03/07/YHH0ewpC.png)

### 2.2. Some Useful Terms

![xJeF24sl.png|393](https://static.memset0.cn/img/v6/2024/03/07/xJeF24sl.png)

![NkAqDi4u.png|482](https://static.memset0.cn/img/v6/2024/03/07/NkAqDi4u.png)

> 回头再看看例题！课件这里还有个比较难的。

### 2.3. Forms

#### 2.3.1. Normal Forms

对于一个逻辑变量 $X_i$，我们称 $X_i$ 为它的 true form，$\overline{X_i}$ 为它的 complemented form。

**最小项(minterm)**：Minterms are **AND** terms with every variable present just once in either true or complemented form.

- 所有 $n$ 个变量都需要出现在最小项中，一个最小项与真值表的一行相对应。
- 用 $m_i$ 表示第 $i$ 个最小项，如 $n=3$ 时 $m_0=\overline{ABC}$，$m_4=A\overline{BC}$。
- 对于一组变量的取值，只有一个最小项为 $1$。
- 任意两个最小项的积一定是 $0$：$m_i \cdot m_j = 0 \quad(i\neq j)$。
- 所有最小项的和为 $1$：$\displaystyle{\sum_{i=0}^{2^n-1} m_i} = 1$。
- 对于任意一个逻辑函数 $F$，$m_i$ 要么在 $F$ 的 DNF 中要么在 $\overline{F}$ 的 DNF 中。

**最大项(maxterm)**：Maxterms are **OR** terms with every variable
appearing just once in true or complemented form.

- 用 $M_i$ 表示第 $i$ 个最小项，如 $n=3$ 时 $M_4 = A + \overline{B} + \overline{C}$。
- 对于一组变量的取值，只有一个最大项为 $0$。
- 任意两个最大项的和一定是 $1$：$M_i+M_j = 1 \quad (i\neq j)$。
- 所有最大项的积为 $0$：$\displaystyle{\prod_{i=0}^{2^n-1} M_i= 0}$。
- 对于任意一个逻辑函数 $F$，$M_i$ 要么在 $F$ 的 CNF 中要么在 $\overline{F}$ 的 CNF 中。

**最小项的和(sum of minterm, SOM)** 也被称为 DNF，**最大项的积(product of maxterm, POM)** 也被称为 CNF。所有命题函数都可以被化简成这种形式，这两种形式被称为**规范形式(canonical form)**。

> [!note] Comment
> 要学会 DNF/CNF 的化简，前者可以直接从真值表中扣出来，后者先取反做然后用德摩根定律得到。具体参见离散数学笔记。

SOM/POM 和进一步的 SOP/POS 被称为二级电路。二级电路与多级电路相比，好处是时延少，代价是使用的逻辑门多。

#### 2.3.2. “AND-OR” Simplification

Two conditions：

1. The number of product terms in expression is minimized
2. With 1. satisfied, the number of literals in every product
   term is minimized

#### 2.3.3. “OR - AND” Simplification

Two conditions:

1. The number of sum terms in expression is minimized
2. With 1. satisfied, the number of product terms in
   every sum term is minimized

> TBD

Solution:

1. Obtain the dual of “OR - AND” expression, which is “AND - OR” expression.
2. Simplify the “AND - OR” expression
3. Obtain the dual of simplified “AND - OR” expression again

## 3. Circuit Optimization

### 3.1. The Goal of Circuit Optimization

**电路优化(circuit optimization)** 的目标是在找到给定成本计算方式下的最优电路。The goal is to obtain the simplest implementation for a given function.

- **Literal Cost**(L)：the number of literal appearances in a Boolean expression corresponding to the logic circuit diagram
- **Gate input cost**(G)：the number of inputs to the gates in the implementation corresponding exactly to the given equation or equations.
- **Gate input cost with NOTs**(GN): G with inverters counted

$$
F = BD + A \overline{B}C + A\overline{C}\overline{D}
\quad\Rightarrow\quad
\text{L} = 8,\ \text{G} = 11,\ \text{GN} = 14
$$

一般来说，成本函数是一个关于 $\text{L, G, GN}$ 的函数。

### 3.2. Karnaugh Maps

以三变量**卡诺图(karnaugh map, K-map)**为例：

![dcN7g5ue.png|606](https://static.memset0.cn/img/v6/2024/03/14/dcN7g5ue.png)

观察：哪些最小项是可以合并的。

![JgNKlCkA.png|574](https://static.memset0.cn/img/v6/2024/03/14/JgNKlCkA.png)

- 不能覆盖到为 $0$ 的格子。No zeros allowed.
- 每一个最小项对应这里的一个格子。如果这个最小项在表达式中，就把格子里填入 $1$。
- 方框要取的尽可能大，这样的极大的方框称为**质蕴含项(prime implicant)**，如果某一个最小项只能被一个质蕴含项包含，则这样的质蕴含项称为**必要质蕴含项(essential prime implicant)**。Groups shoule be as large as possible.
- 怎么判断方框对应的逻辑表达式是什么？观察其对应的 0/1 值，如果某一位上 0 和 1 都出现过则可以删除，否则根据是 0 还是 1 来确定在逻辑表达式里是 $\overline{X}$ 还是 $\overline{X}$。所以每个方框的大小一定是 $2$ 的幂次。Only $2^n$ number of squares in each group.
- 方框之间可以重叠。Groups may overlap.
- 方框可以跨越开头和结尾。Wrap around is allowed.

> [!important] 卡诺图的画法
>
> 标记出 $X$ 的两个位置，$\overline{X}$ 的记号可忽略。
>
> ![|260](https://static.memset0.cn/img/v6/2024/03/28/vMIr8Pwp.png)

### 3.3. Don’t Care (X) Conditions

**不定项(don't care condition)** 是指电路优化过程中，没有给出定义的项，他们可能是：

- 输入组合不会出现；
- 输入组合的输出不被使用；

对于这种项，在卡诺图中用 X 来表示，在最小项之和中用 $\sum d(\ldots)$ 表示。我们可以随意定义它们的输出，此时就可以利用这些项来方便我们的优化——当我们画出来的极大矩阵越大，成本就越低。

> [!example] 例：当 BCD 码数值大于等于 5 时返回 1
> 可以通过进行如下方法优化：
>
> ![|260](https://static.memset0.cn/img/v6/2024/03/14/Pry8PSNZ.png)
>
> 根据结果，写出优化后的表达式为：$F(W,X,Y,Z) = W+XY+XZ$。

## 4. Additional Gates and Circuits

TBD: https://note.isshikih.top/cour_note/D2QD_DigitalDesign/Chap02/#%E7%BB%8F%E5%85%B8%E7%BB%84%E5%90%88%E7%94%B5%E8%B7%AF

### 4.1. NAND Gates

PROS:

- 是实现起来最简单最快的电路门。The NAND gate is the natural implementation for the simplest and fastest electronic circuits
- 是通用门——可以通过与非门的组合表示任意布尔运算。Universal gate - a gate type that can implement any Boolean function.

### 4.2. Buffer

**缓冲器(buffer)**：

![oOztBCsR.png|642](https://static.memset0.cn/img/v6/2024/03/14/oOztBCsR.png)

PROS:

- 可以抬高电路电压。A buffer is an electronic amplifier used to improve circuit voltage levels
- 可以加速电路操作。To increase the speed of circuit operation.

### 4.3. 3-State Buffer

**三向缓冲器(3-state buffer)**：除了输入和输出，它还有一个**使能端(enable)** 来控制输出。

![OMyeNuBx.png|647](https://static.memset0.cn/img/v6/2024/03/14/OMyeNuBx.png)

- Hi-Z 高阻态（可以理解为悬空）
