`timescale 1ns/1ns

module tb_mux2_1();

reg in1;
reg in2;
reg sel;
reg out;

initial begin
    in1 = 1'b0;
    in2 = 1'b0;
    sel = 1'b0;
    #100
    in1 = 1'b0;
    in2 = 1'b0;
    sel = 1'b1;
    #100
    in1 = 1'b0;
    in2 = 1'b1;
    sel = 1'b0;
    #100
    in1 = 1'b0;
    in2 = 1'b1;
    sel = 1'b1;
    #100
    in1 = 1'b1;
    in2 = 1'b0;
    sel = 1'b0;
    #100
    in1 = 1'b1;
    in2 = 1'b0;
    sel = 1'b1;
    #100
    in1 = 1'b1;
    in2 = 1'b1;
    sel = 1'b1;
end

mux2_1 u_mux2_1(
 .in1(in1), //输入信号 in1
 .in2(in2), //输入信号 in2
 .sel(sel), //选择控制信号 sel

 .out(out) //输出信号 out
 );


endmodule