module xnor_gate_tb( );
reg a1,b1,a2,b2,a3,b3,a4,b4;

wire f1,f2,f3,f4;

   xnor_ic_74266 DUT(
.a1(a1),.b1(b1),
.a2(a2),.b2(b2),
.a3(a3),.b3(b3),
.a4(a4),.b4(b4),
.f1(f1),
.f2(f2),
.f3(f3),
.f4(f4)
);
initial begin
 
#10 a1=0; b1=0; a2=0; b2=1; a3=1; b3=0; a4=1; b4=1;
a1=0; b1=1; a2=1; b2=0; a3=1; b3=1; a4=0; b4=0;
#10;
a1=1; b1=1; a2=0; b2=0; a3=0; b3=1; a4=1; b4=0;
#10;
a1=1; b1=0; a2=1; b2=1; a3=0; b3=0; a4=1; b4=1;
#10;
$finish;
end

endmodule


