REM compila o design e o testbench, gerando um arquivo de design().vvp)
iverilog -o design.vvp tb_halfadder.v 

REM Verifica a sa√≠da do design
vvp design.vvp

REM Invoca o GTKWave para visualizar as ondas
gtkwave signals.vcd
