#Substrate Graph
# noVertices
30
# noArcs
96
# Vertices: id availableCpu routingCapacity isCenter
0 37 37 0
1 1016 1016 1
2 1159 1159 1
3 150 150 0
4 1277 1277 1
5 279 279 1
6 1047 1047 1
7 150 150 0
8 279 279 1
9 37 37 0
10 37 37 0
11 37 37 0
12 500 500 1
13 150 150 1
14 279 279 1
15 37 37 0
16 387 387 1
17 1058 1058 1
18 37 37 0
19 37 37 0
20 37 37 0
21 150 150 0
22 124 124 1
23 167 167 1
24 37 37 0
25 150 150 0
26 37 37 0
27 387 387 1
28 1058 1058 1
29 37 37 0
# Arcs: idS idT delay bandwidth
0 1 4 37
1 0 4 37
1 2 1 218
2 1 1 218
1 3 1 75
3 1 1 75
1 16 1 125
16 1 1 125
1 17 3 218
17 1 3 218
1 28 3 218
28 1 3 218
1 27 5 125
27 1 5 125
2 4 1 250
4 2 1 250
2 5 4 93
5 2 4 93
2 6 1 250
6 2 1 250
2 8 1 93
8 2 1 93
2 9 4 37
9 2 4 37
2 14 1 93
14 2 1 93
2 12 2 125
12 2 2 125
3 4 3 75
4 3 3 75
4 7 1 75
7 4 1 75
4 10 4 37
10 4 4 37
4 12 1 125
12 4 1 125
4 15 2 37
15 4 2 37
4 18 4 37
18 4 4 37
4 19 1 37
19 4 1 37
4 23 7 93
23 4 7 93
4 28 5 218
28 4 5 218
4 17 2 218
17 4 2 218
4 25 8 75
25 4 8 75
5 17 1 93
17 5 1 93
5 28 3 93
28 5 3 93
6 11 2 37
11 6 2 37
6 20 16 37
20 6 16 37
6 29 21 37
29 6 21 37
6 27 4 125
27 6 4 125
6 16 5 125
16 6 5 125
6 28 2 218
28 6 2 218
6 17 2 218
17 6 2 218
7 13 1 75
13 7 1 75
8 17 4 93
17 8 4 93
8 28 3 93
28 8 3 93
12 28 1 125
28 12 1 125
12 17 3 125
17 12 3 125
13 25 1 75
25 13 1 75
14 17 1 93
17 14 1 93
14 28 1 93
28 14 1 93
16 21 2 75
21 16 2 75
16 22 13 62
22 16 13 62
21 27 2 75
27 21 2 75
22 27 13 62
27 22 13 62
23 24 40 37
24 23 40 37
23 26 40 37
26 23 40 37
