(c) Copyright 2012-2018 Xilinx, Inc. All Rights Reserved.
#-----------------------------------------------------------
# Tool version  : sds++ 2018.3 SW Build 2405991 on Thu Dec  6 23:39:10 MST 2018
# Start time    : Tue Feb 12 20:02:39 +0000 2019
# Command line  : sds++ -Wall -O3 -I../src -c -fmessage-length=0 -MTsrc/mmult.o -MMD -MP -MFsrc/mmult.d -MTsrc/mmult.o -o src/mmult.o ../src/mmult.cpp -sds-hw madd madd.cpp -clkid 2 -sds-end -sds-hw mmult mmult.cpp -clkid 2 -sds-end -perf-root main -perf-est swdata.xml -perf-funcs madd,mmult -sds-sys-config standalone -sds-proc standalone -sds-pf zed
# Log file      : C:/Xilinx/workspace_sdx/lab_2/Release/_sds/reports/sds_mmult.log
# Journal file  : C:/Xilinx/workspace_sdx/lab_2/Release/_sds/reports/sds_mmult.jou
# Report file   : C:/Xilinx/workspace_sdx/lab_2/Release/_sds/reports/sds_mmult.rpt
#-----------------------------------------------------------

High-Level Synthesis
--------------------

  Vivado HLS Report : C:/Xilinx/workspace_sdx/lab_2/Release/_sds/vhls/mmult/solution/syn/report/mmult_csynth.rpt



================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|     8.317|        2.70|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-------+-------+-------+-------+---------+
    |    Latency    |    Interval   | Pipeline|
    |  min  |  max  |  min  |  max  |   Type  |
    +-------+-------+-------+-------+---------+
    |  17562|  17562|  17562|  17562|   none  |
    +-------+-------+-------+-------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------+-------+-------+----------+-----------+-----------+------+----------+
        |          |    Latency    | Iteration|  Initiation Interval  | Trip |          |
        | Loop Name|  min  |  max  |  Latency |  achieved |   target  | Count| Pipelined|
        +----------+-------+-------+----------+-----------+-----------+------+----------+
        |- Loop 1  |   1024|   1024|         2|          1|          1|  1024|    yes   |
        |- Loop 2  |  16534|  16534|       167|         16|          1|  1024|    yes   |
        +----------+-------+-------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|      -|       -|      -|
|Expression       |        -|      -|       0|   2042|
|FIFO             |        -|      -|       -|      -|
|Instance         |        -|     10|     696|   1422|
|Memory           |        4|      -|       0|      0|
|Multiplexer      |        -|      -|       -|   1189|
|Register         |        0|      -|    4314|    832|
+-----------------+---------+-------+--------+-------+
|Total            |        4|     10|    5010|   5485|
+-----------------+---------+-------+--------+-------+
|Available        |      280|    220|  106400|  53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |        1|      4|       4|     10|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    +-------------------------+----------------------+---------+-------+-----+-----+
    |         Instance        |        Module        | BRAM_18K| DSP48E|  FF | LUT |
    +-------------------------+----------------------+---------+-------+-----+-----+
    |mmult_fadd_32ns_3bkb_U1  |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U2  |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fmul_32ns_3cud_U3  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U4  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    +-------------------------+----------------------+---------+-------+-----+-----+
    |Total                    |                      |        0|     10|  696| 1422|
    +-------------------------+----------------------+---------+-------+-----+-----+

    * DSP48: 
    N/A

    * Memory: 
    +--------+------------+---------+---+----+------+-----+------+-------------+
    | Memory |   Module   | BRAM_18K| FF| LUT| Words| Bits| Banks| W*Bits*Banks|
    +--------+------------+---------+---+----+------+-----+------+-------------+
    |Abuf_U  |mmult_Abuf  |        2|  0|   0|  1024|   32|     1|        32768|
    |Bbuf_U  |mmult_Abuf  |        2|  0|   0|  1024|   32|     1|        32768|
    +--------+------------+---------+---+----+------+-----+------+-------------+
    |Total   |            |        4|  0|   0|  2048|   64|     2|        65536|
    +--------+------------+---------+---+----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-------------------------------------+----------+-------+---+----+------------+------------+
    |            Variable Name            | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-------------------------------------+----------+-------+---+----+------------+------------+
    |i_1_fu_958_p2                        |     +    |      0|  0|  15|           6|           1|
    |i_2_fu_1472_p2                       |     +    |      0|  0|  15|           6|           1|
    |indvar_flatten_next1_fu_1466_p2      |     +    |      0|  0|  13|          11|           1|
    |indvar_flatten_next_fu_952_p2        |     +    |      0|  0|  13|          11|           1|
    |j_1_fu_986_p2                        |     +    |      0|  0|  15|           6|           1|
    |j_2_fu_2502_p2                       |     +    |      0|  0|  15|           6|           1|
    |tmp_129_fu_2224_p2                   |     +    |      0|  0|  15|           7|           6|
    |tmp_131_fu_2235_p2                   |     +    |      0|  0|  15|           8|           7|
    |tmp_133_fu_2254_p2                   |     +    |      0|  0|  15|           8|           8|
    |tmp_135_fu_2275_p2                   |     +    |      0|  0|  15|           9|           8|
    |tmp_137_fu_2294_p2                   |     +    |      0|  0|  15|           9|           9|
    |tmp_139_fu_2312_p2                   |     +    |      0|  0|  15|           9|           9|
    |tmp_142_fu_2349_p2                   |     +    |      0|  0|  14|          10|           9|
    |tmp_144_fu_2368_p2                   |     +    |      0|  0|  14|          10|          10|
    |tmp_146_fu_2386_p2                   |     +    |      0|  0|  14|          10|          10|
    |tmp_148_fu_2404_p2                   |     +    |      0|  0|  14|          10|          10|
    |tmp_150_fu_2422_p2                   |     +    |      0|  0|  14|          10|          10|
    |tmp_155_fu_2491_p2                   |     +    |      0|  0|  13|          11|          10|
    |tmp_4_fu_1006_p2                     |     +    |      0|  0|  12|          12|          12|
    |ap_block_pp0_stage0_11001            |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp1_stage6_01001            |    and   |      0|  0|   2|           1|           1|
    |ap_block_state171_pp1_stage6_iter10  |    and   |      0|  0|   2|           1|           1|
    |exitcond1_fu_1478_p2                 |   icmp   |      0|  0|  11|           6|           7|
    |exitcond_flatten1_fu_1460_p2         |   icmp   |      0|  0|  13|          11|          12|
    |exitcond_flatten_fu_946_p2           |   icmp   |      0|  0|  13|          11|          12|
    |exitcond_fu_964_p2                   |   icmp   |      0|  0|  11|           6|           7|
    |ap_block_state3_pp0_stage0_iter1     |    or    |      0|  0|   2|           1|           1|
    |tmp_101_fu_1738_p2                   |    or    |      0|  0|  11|          11|           5|
    |tmp_103_fu_1752_p2                   |    or    |      0|  0|  11|          11|           5|
    |tmp_105_fu_1766_p2                   |    or    |      0|  0|  11|          11|           5|
    |tmp_107_fu_1780_p2                   |    or    |      0|  0|  11|          11|           5|
    |tmp_109_fu_1794_p2                   |    or    |      0|  0|  11|          11|           5|
    |tmp_10_fu_1068_p2                    |    or    |      0|  0|  11|          11|           3|
    |tmp_111_fu_1808_p2                   |    or    |      0|  0|  11|          11|           5|
    |tmp_113_fu_1822_p2                   |    or    |      0|  0|  11|          11|           5|
    |tmp_115_fu_1836_p2                   |    or    |      0|  0|  11|          11|           5|
    |tmp_117_fu_1850_p2                   |    or    |      0|  0|  11|          11|           5|
    |tmp_119_fu_1864_p2                   |    or    |      0|  0|  11|          11|           5|
    |tmp_121_fu_1878_p2                   |    or    |      0|  0|  11|          11|           5|
    |tmp_123_fu_1892_p2                   |    or    |      0|  0|  11|          11|           5|
    |tmp_125_fu_1906_p2                   |    or    |      0|  0|  11|          11|           5|
    |tmp_127_fu_1920_p2                   |    or    |      0|  0|  11|          11|           5|
    |tmp_12_fu_1082_p2                    |    or    |      0|  0|  11|          11|           3|
    |tmp_14_fu_1096_p2                    |    or    |      0|  0|  11|          11|           3|
    |tmp_16_fu_1110_p2                    |    or    |      0|  0|  11|          11|           3|
    |tmp_18_fu_1124_p2                    |    or    |      0|  0|  11|          11|           4|
    |tmp_20_fu_1138_p2                    |    or    |      0|  0|  11|          11|           4|
    |tmp_22_fu_1152_p2                    |    or    |      0|  0|  11|          11|           4|
    |tmp_24_fu_1166_p2                    |    or    |      0|  0|  11|          11|           4|
    |tmp_26_fu_1180_p2                    |    or    |      0|  0|  11|          11|           4|
    |tmp_28_fu_1194_p2                    |    or    |      0|  0|  11|          11|           4|
    |tmp_30_fu_1208_p2                    |    or    |      0|  0|  11|          11|           4|
    |tmp_32_fu_1222_p2                    |    or    |      0|  0|  11|          11|           4|
    |tmp_34_fu_1236_p2                    |    or    |      0|  0|  11|          11|           5|
    |tmp_36_fu_1250_p2                    |    or    |      0|  0|  11|          11|           5|
    |tmp_38_fu_1264_p2                    |    or    |      0|  0|  11|          11|           5|
    |tmp_40_fu_1278_p2                    |    or    |      0|  0|  11|          11|           5|
    |tmp_42_fu_1292_p2                    |    or    |      0|  0|  11|          11|           5|
    |tmp_44_fu_1306_p2                    |    or    |      0|  0|  11|          11|           5|
    |tmp_46_fu_1320_p2                    |    or    |      0|  0|  11|          11|           5|
    |tmp_48_fu_1334_p2                    |    or    |      0|  0|  11|          11|           5|
    |tmp_50_fu_1348_p2                    |    or    |      0|  0|  11|          11|           5|
    |tmp_52_fu_1362_p2                    |    or    |      0|  0|  11|          11|           5|
    |tmp_54_fu_1376_p2                    |    or    |      0|  0|  11|          11|           5|
    |tmp_56_fu_1390_p2                    |    or    |      0|  0|  11|          11|           5|
    |tmp_58_fu_1404_p2                    |    or    |      0|  0|  11|          11|           5|
    |tmp_60_fu_1418_p2                    |    or    |      0|  0|  11|          11|           5|
    |tmp_62_fu_1432_p2                    |    or    |      0|  0|  11|          11|           5|
    |tmp_64_fu_1446_p2                    |    or    |      0|  0|  11|          11|           5|
    |tmp_67_fu_1500_p2                    |    or    |      0|  0|  11|          11|           1|
    |tmp_69_fu_1514_p2                    |    or    |      0|  0|  11|          11|           2|
    |tmp_6_fu_1026_p2                     |    or    |      0|  0|  11|          11|           1|
    |tmp_71_fu_1528_p2                    |    or    |      0|  0|  11|          11|           2|
    |tmp_73_fu_1542_p2                    |    or    |      0|  0|  11|          11|           3|
    |tmp_75_fu_1556_p2                    |    or    |      0|  0|  11|          11|           3|
    |tmp_77_fu_1570_p2                    |    or    |      0|  0|  11|          11|           3|
    |tmp_79_fu_1584_p2                    |    or    |      0|  0|  11|          11|           3|
    |tmp_81_fu_1598_p2                    |    or    |      0|  0|  11|          11|           4|
    |tmp_83_fu_1612_p2                    |    or    |      0|  0|  11|          11|           4|
    |tmp_85_fu_1626_p2                    |    or    |      0|  0|  11|          11|           4|
    |tmp_87_fu_1640_p2                    |    or    |      0|  0|  11|          11|           4|
    |tmp_89_fu_1654_p2                    |    or    |      0|  0|  11|          11|           4|
    |tmp_8_fu_1040_p2                     |    or    |      0|  0|  11|          11|           2|
    |tmp_91_fu_1668_p2                    |    or    |      0|  0|  11|          11|           4|
    |tmp_93_fu_1682_p2                    |    or    |      0|  0|  11|          11|           4|
    |tmp_95_fu_1696_p2                    |    or    |      0|  0|  11|          11|           4|
    |tmp_97_fu_1710_p2                    |    or    |      0|  0|  11|          11|           5|
    |tmp_99_fu_1724_p2                    |    or    |      0|  0|  11|          11|           5|
    |tmp_s_fu_1054_p2                     |    or    |      0|  0|  11|          11|           2|
    |Abuf_load_10_mid2_fu_2020_p3         |  select  |      0|  0|  32|           1|          32|
    |Abuf_load_11_mid2_fu_2028_p3         |  select  |      0|  0|  32|           1|          32|
    |Abuf_load_12_mid2_fu_2036_p3         |  select  |      0|  0|  32|           1|          32|
    |Abuf_load_13_mid2_fu_2044_p3         |  select  |      0|  0|  32|           1|          32|
    |Abuf_load_14_mid2_fu_2052_p3         |  select  |      0|  0|  32|           1|          32|
    |Abuf_load_15_mid2_fu_2060_p3         |  select  |      0|  0|  32|           1|          32|
    |Abuf_load_16_mid2_fu_2068_p3         |  select  |      0|  0|  32|           1|          32|
    |Abuf_load_17_mid2_fu_2076_p3         |  select  |      0|  0|  32|           1|          32|
    |Abuf_load_18_mid2_fu_2084_p3         |  select  |      0|  0|  32|           1|          32|
    |Abuf_load_19_mid2_fu_2092_p3         |  select  |      0|  0|  32|           1|          32|
    |Abuf_load_1_mid2_fu_1947_p3          |  select  |      0|  0|  32|           1|          32|
    |Abuf_load_20_mid2_fu_2100_p3         |  select  |      0|  0|  32|           1|          32|
    |Abuf_load_21_mid2_fu_2108_p3         |  select  |      0|  0|  32|           1|          32|
    |Abuf_load_22_mid2_fu_2116_p3         |  select  |      0|  0|  32|           1|          32|
    |Abuf_load_23_mid2_fu_2124_p3         |  select  |      0|  0|  32|           1|          32|
    |Abuf_load_24_mid2_fu_2132_p3         |  select  |      0|  0|  32|           1|          32|
    |Abuf_load_25_mid2_fu_2140_p3         |  select  |      0|  0|  32|           1|          32|
    |Abuf_load_26_mid2_fu_2148_p3         |  select  |      0|  0|  32|           1|          32|
    |Abuf_load_27_mid2_fu_2156_p3         |  select  |      0|  0|  32|           1|          32|
    |Abuf_load_28_mid2_fu_2164_p3         |  select  |      0|  0|  32|           1|          32|
    |Abuf_load_29_mid2_fu_2172_p3         |  select  |      0|  0|  32|           1|          32|
    |Abuf_load_2_mid2_fu_1956_p3          |  select  |      0|  0|  32|           1|          32|
    |Abuf_load_30_mid2_fu_2180_p3         |  select  |      0|  0|  32|           1|          32|
    |Abuf_load_31_mid2_fu_2188_p3         |  select  |      0|  0|  32|           1|          32|
    |Abuf_load_3_mid2_fu_1964_p3          |  select  |      0|  0|  32|           1|          32|
    |Abuf_load_4_mid2_fu_1972_p3          |  select  |      0|  0|  32|           1|          32|
    |Abuf_load_5_mid2_fu_1980_p3          |  select  |      0|  0|  32|           1|          32|
    |Abuf_load_6_mid2_fu_1988_p3          |  select  |      0|  0|  32|           1|          32|
    |Abuf_load_7_mid2_fu_1996_p3          |  select  |      0|  0|  32|           1|          32|
    |Abuf_load_8_mid2_fu_2004_p3          |  select  |      0|  0|  32|           1|          32|
    |Abuf_load_9_mid2_fu_2012_p3          |  select  |      0|  0|  32|           1|          32|
    |Abuf_load_mid2_v_fu_1934_p3          |  select  |      0|  0|  11|           1|          11|
    |i1_mid2_fu_2196_p3                   |  select  |      0|  0|   6|           1|           6|
    |i_cast4_mid2_v_fu_978_p3             |  select  |      0|  0|   6|           1|           6|
    |j2_mid2_fu_1484_p3                   |  select  |      0|  0|   6|           1|           1|
    |j_mid2_fu_970_p3                     |  select  |      0|  0|   6|           1|           1|
    |ap_enable_pp0                        |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp1                        |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1              |    xor   |      0|  0|   2|           2|           1|
    +-------------------------------------+----------+-------+---+----+------------+------------+
    |Total                                |          |      0|  0|2042|         929|        1446|
    +-------------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +------------------------------------------+-----+-----------+-----+-----------+
    |                   Name                   | LUT | Input Size| Bits| Total Bits|
    +------------------------------------------+-----+-----------+-----+-----------+
    |A_blk_n                                   |    9|          2|    1|          2|
    |Abuf_address0                             |   89|         18|   10|        180|
    |Abuf_address1                             |   85|         17|   10|        170|
    |B_blk_n                                   |    9|          2|    1|          2|
    |Bbuf_address0                             |   89|         18|   10|        180|
    |Bbuf_address1                             |   85|         17|   10|        170|
    |C_blk_n                                   |    9|          2|    1|          2|
    |ap_NS_fsm                                 |  101|         21|    1|         21|
    |ap_enable_reg_pp0_iter1                   |   15|          3|    1|          3|
    |ap_enable_reg_pp1_iter10                  |    9|          2|    1|          2|
    |ap_phi_mux_i1_phi_fu_737_p4               |    9|          2|    6|         12|
    |ap_phi_mux_i_phi_fu_704_p4                |    9|          2|    6|         12|
    |ap_phi_mux_indvar_flatten1_phi_fu_726_p4  |    9|          2|   11|         22|
    |ap_phi_mux_j2_phi_fu_748_p4               |    9|          2|    6|         12|
    |grp_fu_755_p0                             |   38|          7|   32|        224|
    |grp_fu_755_p1                             |   85|         17|   32|        544|
    |grp_fu_760_p0                             |   38|          7|   32|        224|
    |grp_fu_760_p1                             |   85|         17|   32|        544|
    |grp_fu_764_p0                             |   53|         12|   32|        384|
    |grp_fu_764_p1                             |   50|         11|   32|        352|
    |grp_fu_768_p0                             |   53|         12|   32|        384|
    |grp_fu_768_p1                             |   53|         12|   32|        384|
    |i1_reg_733                                |    9|          2|    6|         12|
    |i_reg_700                                 |    9|          2|    6|         12|
    |indvar_flatten1_reg_722                   |    9|          2|   11|         22|
    |indvar_flatten_reg_689                    |    9|          2|   11|         22|
    |j2_reg_744                                |    9|          2|    6|         12|
    |j_reg_711                                 |    9|          2|    6|         12|
    |reg_772                                   |    9|          2|   32|         64|
    |reg_785                                   |    9|          2|   32|         64|
    |reg_797                                   |    9|          2|   32|         64|
    |reg_804                                   |    9|          2|   32|         64|
    |reg_811                                   |    9|          2|   32|         64|
    |reg_818                                   |    9|          2|   32|         64|
    |reg_825                                   |    9|          2|   32|         64|
    |reg_832                                   |    9|          2|   32|         64|
    |reg_839                                   |    9|          2|   32|         64|
    |reg_846                                   |    9|          2|   32|         64|
    |reg_853                                   |    9|          2|   32|         64|
    |reg_860                                   |    9|          2|   32|         64|
    |reg_867                                   |    9|          2|   32|         64|
    |reg_874                                   |    9|          2|   32|         64|
    |reg_881                                   |    9|          2|   32|         64|
    |reg_888                                   |    9|          2|   32|         64|
    +------------------------------------------+-----+-----------+-----+-----------+
    |Total                                     | 1189|        249|  889|       4946|
    +------------------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +---------------------------------+----+----+-----+-----------+
    |               Name              | FF | LUT| Bits| Const Bits|
    +---------------------------------+----+----+-----+-----------+
    |Abuf_load_10_mid2_reg_2615       |   6|   0|   32|         26|
    |Abuf_load_11_mid2_reg_2620       |   6|   0|   32|         26|
    |Abuf_load_12_mid2_reg_2625       |   6|   0|   32|         26|
    |Abuf_load_13_mid2_reg_2630       |   6|   0|   32|         26|
    |Abuf_load_14_mid2_reg_2635       |   6|   0|   32|         26|
    |Abuf_load_15_mid2_reg_2640       |   6|   0|   32|         26|
    |Abuf_load_16_mid2_reg_2645       |   6|   0|   32|         26|
    |Abuf_load_17_mid2_reg_2650       |   6|   0|   32|         26|
    |Abuf_load_18_mid2_reg_2655       |   6|   0|   32|         26|
    |Abuf_load_19_mid2_reg_2660       |   6|   0|   32|         26|
    |Abuf_load_20_mid2_reg_2665       |   6|   0|   32|         26|
    |Abuf_load_21_mid2_reg_2670       |   6|   0|   32|         26|
    |Abuf_load_22_mid2_reg_2675       |   6|   0|   32|         26|
    |Abuf_load_23_mid2_reg_2680       |   6|   0|   32|         26|
    |Abuf_load_24_mid2_reg_2685       |   6|   0|   32|         26|
    |Abuf_load_25_mid2_reg_2690       |   6|   0|   32|         26|
    |Abuf_load_26_mid2_reg_2695       |   6|   0|   32|         26|
    |Abuf_load_27_mid2_reg_2700       |   6|   0|   32|         26|
    |Abuf_load_27_reg_3120            |  32|   0|   32|          0|
    |Abuf_load_28_mid2_reg_2705       |   6|   0|   32|         26|
    |Abuf_load_29_mid2_reg_2710       |   6|   0|   32|         26|
    |Abuf_load_29_reg_3160            |  32|   0|   32|          0|
    |Abuf_load_2_mid2_reg_2575        |   6|   0|   32|         26|
    |Abuf_load_30_mid2_reg_2715       |   6|   0|   32|         26|
    |Abuf_load_30_reg_3205            |  32|   0|   32|          0|
    |Abuf_load_31_mid2_reg_2720       |   6|   0|   32|         26|
    |Abuf_load_31_reg_3210            |  32|   0|   32|          0|
    |Abuf_load_3_mid2_reg_2580        |   6|   0|   32|         26|
    |Abuf_load_4_mid2_reg_2585        |   6|   0|   32|         26|
    |Abuf_load_5_mid2_reg_2590        |   6|   0|   32|         26|
    |Abuf_load_6_mid2_reg_2595        |   6|   0|   32|         26|
    |Abuf_load_7_mid2_reg_2600        |   6|   0|   32|         26|
    |Abuf_load_8_mid2_reg_2605        |   6|   0|   32|         26|
    |Abuf_load_9_mid2_reg_2610        |   6|   0|   32|         26|
    |Bbuf_load_27_reg_3155            |  32|   0|   32|          0|
    |Bbuf_load_29_reg_3195            |  32|   0|   32|          0|
    |Bbuf_load_30_reg_3225            |  32|   0|   32|          0|
    |Bbuf_load_31_reg_3230            |  32|   0|   32|          0|
    |ap_CS_fsm                        |  20|   0|   20|          0|
    |ap_enable_reg_pp0_iter0          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1          |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0          |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1          |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter10         |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter2          |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter3          |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter4          |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter5          |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter6          |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter7          |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter8          |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter9          |   1|   0|    1|          0|
    |exitcond_flatten1_reg_2532       |   1|   0|    1|          0|
    |exitcond_flatten_reg_2507        |   1|   0|    1|          0|
    |i1_mid2_reg_2725                 |   6|   0|    6|          0|
    |i1_reg_733                       |   6|   0|    6|          0|
    |i_cast4_mid2_v_reg_2521          |   6|   0|    6|          0|
    |i_reg_700                        |   6|   0|    6|          0|
    |indvar_flatten1_reg_722          |  11|   0|   11|          0|
    |indvar_flatten_next1_reg_2536    |  11|   0|   11|          0|
    |indvar_flatten_reg_689           |  11|   0|   11|          0|
    |j2_cast1_cast118_cas_1_reg_2801  |   6|   0|    9|          3|
    |j2_cast1_cast118_cas_reg_2750    |   6|   0|    8|          2|
    |j2_cast1_cast2_reg_2912          |   6|   0|   10|          4|
    |j2_mid2_reg_2541                 |   6|   0|    6|          0|
    |j2_reg_744                       |   6|   0|    6|          0|
    |j_2_reg_3200                     |   6|   0|    6|          0|
    |j_mid2_reg_2516                  |   6|   0|    6|          0|
    |j_reg_711                        |   6|   0|    6|          0|
    |reg_772                          |  32|   0|   32|          0|
    |reg_779                          |  32|   0|   32|          0|
    |reg_785                          |  32|   0|   32|          0|
    |reg_792                          |  32|   0|   32|          0|
    |reg_797                          |  32|   0|   32|          0|
    |reg_804                          |  32|   0|   32|          0|
    |reg_811                          |  32|   0|   32|          0|
    |reg_818                          |  32|   0|   32|          0|
    |reg_825                          |  32|   0|   32|          0|
    |reg_832                          |  32|   0|   32|          0|
    |reg_839                          |  32|   0|   32|          0|
    |reg_846                          |  32|   0|   32|          0|
    |reg_853                          |  32|   0|   32|          0|
    |reg_860                          |  32|   0|   32|          0|
    |reg_867                          |  32|   0|   32|          0|
    |reg_874                          |  32|   0|   32|          0|
    |reg_881                          |  32|   0|   32|          0|
    |reg_888                          |  32|   0|   32|          0|
    |reg_895                          |  32|   0|   32|          0|
    |reg_900                          |  32|   0|   32|          0|
    |reg_905                          |  32|   0|   32|          0|
    |reg_910                          |  32|   0|   32|          0|
    |reg_915                          |  32|   0|   32|          0|
    |reg_920                          |  32|   0|   32|          0|
    |reg_925                          |  32|   0|   32|          0|
    |reg_930                          |  32|   0|   32|          0|
    |reg_935                          |  32|   0|   32|          0|
    |reg_940                          |  32|   0|   32|          0|
    |result_1_14_reg_3280             |  32|   0|   32|          0|
    |term_10_reg_3050                 |  32|   0|   32|          0|
    |term_11_reg_3055                 |  32|   0|   32|          0|
    |term_12_reg_3080                 |  32|   0|   32|          0|
    |term_13_reg_3085                 |  32|   0|   32|          0|
    |term_14_reg_3110                 |  32|   0|   32|          0|
    |term_15_reg_3115                 |  32|   0|   32|          0|
    |term_16_reg_3145                 |  32|   0|   32|          0|
    |term_17_reg_3150                 |  32|   0|   32|          0|
    |term_18_reg_3185                 |  32|   0|   32|          0|
    |term_19_reg_3190                 |  32|   0|   32|          0|
    |term_1_reg_2892                  |  32|   0|   32|          0|
    |term_20_reg_3215                 |  32|   0|   32|          0|
    |term_21_reg_3220                 |  32|   0|   32|          0|
    |term_22_reg_3235                 |  32|   0|   32|          0|
    |term_23_reg_3240                 |  32|   0|   32|          0|
    |term_24_reg_3245                 |  32|   0|   32|          0|
    |term_25_reg_3250                 |  32|   0|   32|          0|
    |term_26_reg_3255                 |  32|   0|   32|          0|
    |term_27_reg_3260                 |  32|   0|   32|          0|
    |term_28_reg_3265                 |  32|   0|   32|          0|
    |term_29_reg_3270                 |  32|   0|   32|          0|
    |term_2_reg_2897                  |  32|   0|   32|          0|
    |term_30_reg_3275                 |  32|   0|   32|          0|
    |term_3_reg_2930                  |  32|   0|   32|          0|
    |term_4_reg_2935                  |  32|   0|   32|          0|
    |term_4_reg_2935_pp1_iter1_reg    |  32|   0|   32|          0|
    |term_5_reg_2960                  |  32|   0|   32|          0|
    |term_5_reg_2960_pp1_iter1_reg    |  32|   0|   32|          0|
    |term_6_reg_2965                  |  32|   0|   32|          0|
    |term_6_reg_2965_pp1_iter1_reg    |  32|   0|   32|          0|
    |term_7_reg_2990                  |  32|   0|   32|          0|
    |term_8_reg_2995                  |  32|   0|   32|          0|
    |term_9_reg_3020                  |  32|   0|   32|          0|
    |term_reg_2867                    |  32|   0|   32|          0|
    |term_s_reg_3025                  |  32|   0|   32|          0|
    |tmp_133_reg_2780                 |   8|   0|    8|          0|
    |tmp_137_reg_2832                 |   9|   0|    9|          0|
    |tmp_139_reg_2857                 |   9|   0|    9|          0|
    |exitcond_flatten1_reg_2532       |  64|  32|    1|          0|
    |term_10_reg_3050                 |  64|  32|   32|          0|
    |term_11_reg_3055                 |  64|  32|   32|          0|
    |term_12_reg_3080                 |  64|  32|   32|          0|
    |term_13_reg_3085                 |  64|  32|   32|          0|
    |term_14_reg_3110                 |  64|  32|   32|          0|
    |term_15_reg_3115                 |  64|  32|   32|          0|
    |term_16_reg_3145                 |  64|  32|   32|          0|
    |term_17_reg_3150                 |  64|  32|   32|          0|
    |term_18_reg_3185                 |  64|  32|   32|          0|
    |term_19_reg_3190                 |  64|  32|   32|          0|
    |term_20_reg_3215                 |  64|  32|   32|          0|
    |term_21_reg_3220                 |  64|  32|   32|          0|
    |term_22_reg_3235                 |  64|  32|   32|          0|
    |term_23_reg_3240                 |  64|  32|   32|          0|
    |term_24_reg_3245                 |  64|  32|   32|          0|
    |term_25_reg_3250                 |  64|  32|   32|          0|
    |term_26_reg_3255                 |  64|  32|   32|          0|
    |term_27_reg_3260                 |  64|  32|   32|          0|
    |term_28_reg_3265                 |  64|  32|   32|          0|
    |term_29_reg_3270                 |  64|  32|   32|          0|
    |term_30_reg_3275                 |  64|  32|   32|          0|
    |term_7_reg_2990                  |  64|  32|   32|          0|
    |term_8_reg_2995                  |  64|  32|   32|          0|
    |term_9_reg_3020                  |  64|  32|   32|          0|
    |term_s_reg_3025                  |  64|  32|   32|          0|
    +---------------------------------+----+----+-----+-----------+
    |Total                            |4314| 832| 4240|        789|
    +---------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------+-----+-----+------------+--------------+--------------+
| RTL Ports | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-----------+-----+-----+------------+--------------+--------------+
|ap_clk     |  in |    1| ap_ctrl_hs |     mmult    | return value |
|ap_rst_n   |  in |    1| ap_ctrl_hs |     mmult    | return value |
|ap_start   |  in |    1| ap_ctrl_hs |     mmult    | return value |
|ap_done    | out |    1| ap_ctrl_hs |     mmult    | return value |
|ap_idle    | out |    1| ap_ctrl_hs |     mmult    | return value |
|ap_ready   | out |    1| ap_ctrl_hs |     mmult    | return value |
|A_dout     |  in |   32|   ap_fifo  |       A      |    pointer   |
|A_empty_n  |  in |    1|   ap_fifo  |       A      |    pointer   |
|A_read     | out |    1|   ap_fifo  |       A      |    pointer   |
|B_dout     |  in |   32|   ap_fifo  |       B      |    pointer   |
|B_empty_n  |  in |    1|   ap_fifo  |       B      |    pointer   |
|B_read     | out |    1|   ap_fifo  |       B      |    pointer   |
|C_din      | out |   32|   ap_fifo  |       C      |    pointer   |
|C_full_n   |  in |    1|   ap_fifo  |       C      |    pointer   |
|C_write    | out |    1|   ap_fifo  |       C      |    pointer   |
+-----------+-----+-----+------------+--------------+--------------+

