Fitter Place Stage Report for if_loop_2
Thu Apr 27 19:18:53 2023
Quartus Prime Version 21.4.0 Build 67 12/06/2021 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Resource Usage Summary
  3. Fitter Resource Utilization by Entity
  4. Global & Other Fast Signals Summary
  5. Global Signal Visualization
  6. Global & Other Fast Signals Details
  7. Place Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                           ;
+-------------------------------------------------------------+-------------------+-------+
; Resource                                                    ; Usage             ; %     ;
+-------------------------------------------------------------+-------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 643 / 933,120     ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 643               ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 723 / 933,120     ; < 1 % ;
;         [a] ALMs used for LUT logic and register circuitry  ; 407               ;       ;
;         [b] ALMs used for LUT logic                         ; 218               ;       ;
;         [c] ALMs used for register circuitry                ; 98                ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                 ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 84 / 933,120      ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 4 / 933,120       ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                 ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                 ;       ;
;         [c] Due to LAB input limits                         ; 4                 ;       ;
;         [d] Due to virtual I/Os                             ; 0                 ;       ;
;                                                             ;                   ;       ;
; Difficulty packing design                                   ; High              ;       ;
;                                                             ;                   ;       ;
; Total LABs:  partially or completely used                   ; 86 / 93,312       ; < 1 % ;
;     -- Logic LABs                                           ; 86                ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                 ;       ;
;                                                             ;                   ;       ;
; Combinational ALUT usage for logic                          ; 1,103             ;       ;
;     -- 8 input functions                                    ; 1                 ;       ;
;     -- 7 input functions                                    ; 1                 ;       ;
;     -- 6 input functions                                    ; 115               ;       ;
;     -- 5 input functions                                    ; 123               ;       ;
;     -- 4 input functions                                    ; 239               ;       ;
;     -- <=3 input functions                                  ; 624               ;       ;
; Combinational ALUT usage for route-throughs                 ; 152               ;       ;
;                                                             ;                   ;       ;
; Dedicated logic registers                                   ; 1,034             ;       ;
;     -- By type:                                             ;                   ;       ;
;         -- LAB logic registers:                             ;                   ;       ;
;             -- Primary logic registers                      ; 1,010 / 1,866,240 ; < 1 % ;
;             -- Secondary logic registers                    ; 24 / 1,866,240    ; < 1 % ;
;         -- Hyper-Registers:                                 ; 0                 ;       ;
;                                                             ;                   ;       ;
; Register control circuitry for power estimation             ; 0                 ;       ;
;                                                             ;                   ;       ;
; ALMs adjustment for power estimation                        ; 82                ;       ;
;                                                             ;                   ;       ;
; I/O pins                                                    ; 269 / 1,272       ; 21 %  ;
;     -- Clock pins                                           ; 23 / 104          ; 22 %  ;
;     -- Dedicated input pins                                 ; 3 / 54            ; 6 %   ;
;                                                             ;                   ;       ;
; Hard processor system peripheral utilization                ;                   ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )     ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )     ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )     ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )     ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )     ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )     ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )     ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )     ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )     ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )     ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )     ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )     ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )     ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )     ;       ;
;     -- EMAC                                                 ; 0 / 3 ( 0 % )     ;       ;
;     -- I2C                                                  ; 0 / 5 ( 0 % )     ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )     ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )     ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )     ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )     ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )     ;       ;
;                                                             ;                   ;       ;
; M20K blocks                                                 ; 0 / 11,721        ; 0 %   ;
; Total MLAB memory bits                                      ; 0                 ;       ;
; Total block memory bits                                     ; 0 / 240,046,080   ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 240,046,080   ; 0 %   ;
;                                                             ;                   ;       ;
; DSP Blocks Needed [=A+B-C]                                  ; 0 / 5,760         ; 0 %   ;
;     [A] Total Fixed Point DSP Blocks                        ; 0                 ;       ;
;     [B] Total Floating Point DSP Blocks                     ; 0                 ;       ;
;     [C] Estimate of DSP Blocks recoverable by dense merging ; 0                 ;       ;
;                                                             ;                   ;       ;
; IOPLLs                                                      ; 0 / 24            ; 0 %   ;
; Global signals                                              ; 2                 ;       ;
; Impedance control blocks                                    ; 0 / 24            ; 0 %   ;
; Maximum fan-out                                             ; 1034              ;       ;
; Highest non-global fan-out                                  ; 97                ;       ;
; Total fan-out                                               ; 8212              ;       ;
; Average fan-out                                             ; 2.77              ;       ;
+-------------------------------------------------------------+-------------------+-------+
The Fitter Resource Usage Summary report displays a detailed analysis of logic utilization based on calculations of ALM usage. Refer to <a class="xref" href="https://www.intel.com/content/www/us/en/programmable/quartushelp/current/index.htm#mapIdTopics/mwh1465496451103.htm" target="_blank">Fitter Resource Usage Summary Report</a> in the <i>Intel® Quartus® Prime Pro Edition Help</i> for more information.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+-------------------------------------------+-------------------------+--------------+
; Compilation Hierarchy Node            ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M20Ks ; DSP Blocks ; Pins ; IOPLLs ; Full Hierarchy Name                       ; Entity Name             ; Library Name ;
+---------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+-------------------------------------------+-------------------------+--------------+
; |                                     ; 642.7 (0.5)          ; 722.5 (0.5)                      ; 83.4 (0.0)                                        ; 3.6 (0.0)                        ; 0.0 (0.0)            ; 1103 (1)            ; 1034 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 269  ; 0 (0)  ; |                                         ; if_loop_2               ; altera_work  ;
;    |Buffer_1|                         ; 42.6 (0.0)           ; 43.5 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (0)              ; 66 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_1                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 12.0 (12.0)          ; 12.5 (12.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_1|oehb1                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 30.6 (30.6)          ; 31.0 (31.0)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_1|tehb1                            ; TEHB                    ; altera_work  ;
;    |Buffer_10|                        ; 2.6 (0.0)            ; 2.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_10                                 ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_10|oehb1                           ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_10|tehb1                           ; TEHB                    ; altera_work  ;
;    |Buffer_11|                        ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_11                                 ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_11|oehb1                           ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_11|tehb1                           ; TEHB                    ; altera_work  ;
;    |Buffer_12|                        ; 10.3 (2.0)           ; 10.8 (2.3)                       ; 0.5 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (3)              ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_12                                 ; transpFIFO              ; altera_work  ;
;       |fifo|                          ; 8.3 (8.3)            ; 8.5 (8.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_12|fifo                            ; elasticFifoInner        ; altera_work  ;
;    |Buffer_2|                         ; 28.4 (0.0)           ; 34.2 (0.0)                       ; 6.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 46 (0)              ; 64 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 9.7 (9.7)            ; 14.8 (14.8)                      ; 5.2 (5.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2|oehb1                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 18.7 (18.7)          ; 19.4 (19.4)                      ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 36 (36)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2|tehb1                            ; TEHB                    ; altera_work  ;
;    |Buffer_3|                         ; 28.5 (0.0)           ; 28.8 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 66 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_3                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 10.9 (10.9)          ; 10.9 (10.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_3|oehb1                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 17.4 (17.4)          ; 17.9 (17.9)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_3|tehb1                            ; TEHB                    ; altera_work  ;
;    |Buffer_4|                         ; 2.8 (0.0)            ; 3.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_4                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_4|oehb1                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 2.3 (2.3)            ; 2.8 (2.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_4|tehb1                            ; TEHB                    ; altera_work  ;
;    |Buffer_5|                         ; 2.8 (0.0)            ; 3.1 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_5                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_5|oehb1                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 2.0 (2.0)            ; 2.3 (2.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_5|tehb1                            ; TEHB                    ; altera_work  ;
;    |Buffer_6|                         ; 51.9 (0.0)           ; 62.6 (0.0)                       ; 11.6 (0.0)                                        ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 70 (0)              ; 135 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_6                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 37.3 (37.3)          ; 46.9 (46.9)                      ; 10.5 (10.5)                                       ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 34 (34)             ; 103 (103)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_6|oehb1                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 14.6 (14.6)          ; 15.7 (15.7)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_6|tehb1                            ; TEHB                    ; altera_work  ;
;    |Buffer_7|                         ; 26.0 (0.0)           ; 27.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (0)              ; 66 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_7                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 9.3 (9.3)            ; 9.8 (9.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_7|oehb1                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 16.7 (16.7)          ; 17.2 (17.2)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_7|tehb1                            ; TEHB                    ; altera_work  ;
;    |Buffer_8|                         ; 10.1 (1.7)           ; 10.8 (2.0)                       ; 0.7 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (3)              ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_8                                  ; transpFIFO              ; altera_work  ;
;       |fifo|                          ; 8.4 (8.4)            ; 8.8 (8.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_8|fifo                             ; elasticFifoInner        ; altera_work  ;
;    |Buffer_9|                         ; 1.8 (0.0)            ; 2.2 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_9                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_9|oehb1                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 1.3 (1.3)            ; 1.6 (1.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_9|tehb1                            ; TEHB                    ; altera_work  ;
;    |MC_a|                             ; 22.5 (0.0)           ; 23.0 (0.0)                       ; 0.6 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 33 (0)              ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_a                                      ; MemCont                 ; altera_work  ;
;       |read_arbiter|                  ; 22.5 (0.0)           ; 23.0 (0.0)                       ; 0.6 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 33 (0)              ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_a|read_arbiter                         ; read_memory_arbiter     ; altera_work  ;
;          |addressing|                 ; 13.1 (13.1)          ; 13.0 (13.0)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 31 (31)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_a|read_arbiter|addressing              ; read_address_mux        ; altera_work  ;
;          |data|                       ; 8.8 (8.8)            ; 9.8 (9.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_a|read_arbiter|data                    ; read_data_signals       ; altera_work  ;
;          |priority|                   ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_a|read_arbiter|priority                ; read_priority           ; altera_work  ;
;    |add_10|                           ; 8.0 (8.0)            ; 10.0 (10.0)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_10                                    ; add_op                  ; altera_work  ;
;    |add_9|                            ; 9.0 (8.0)            ; 9.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_9                                     ; add_op                  ; altera_work  ;
;       |join_write_temp|               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_9|join_write_temp                     ; join                    ; altera_work  ;
;    |branchC_8|                        ; 0.9 (0.0)            ; 0.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_8                                 ; branch                  ; altera_work  ;
;       |br|                            ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_8|br                              ; branchSimple            ; altera_work  ;
;    |branch_0|                         ; 0.4 (0.0)            ; 0.5 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_0                                  ; branch                  ; altera_work  ;
;       |br|                            ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_0|br                               ; branchSimple            ; altera_work  ;
;    |branch_1|                         ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_1                                  ; branch                  ; altera_work  ;
;       |br|                            ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_1|br                               ; branchSimple            ; altera_work  ;
;    |branch_5|                         ; 11.5 (0.0)           ; 11.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_5                                  ; branch                  ; altera_work  ;
;       |br|                            ; 7.2 (7.2)            ; 7.2 (7.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_5|br                               ; branchSimple            ; altera_work  ;
;       |j|                             ; 4.3 (2.3)            ; 4.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_5|j                                ; join                    ; altera_work  ;
;          |allPValidAndGate|           ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_5|j|allPValidAndGate               ; andN                    ; altera_work  ;
;    |branch_6|                         ; 1.1 (0.0)            ; 1.1 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_6                                  ; branch                  ; altera_work  ;
;       |br|                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_6|br                               ; branchSimple            ; altera_work  ;
;       |j|                             ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_6|j                                ; join                    ; altera_work  ;
;    |branch_7|                         ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_7                                  ; branch                  ; altera_work  ;
;       |br|                            ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_7|br                               ; branchSimple            ; altera_work  ;
;    |forkC_10|                         ; 2.0 (0.0)            ; 2.4 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_10                                  ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.0 (1.0)            ; 1.1 (1.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_10|generateBlocks[0].regblock       ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_10|generateBlocks[1].regblock       ; eagerFork_RegisterBLock ; altera_work  ;
;       |genericOr|                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_10|genericOr                        ; orN                     ; altera_work  ;
;    |forkC_11|                         ; 5.8 (0.0)            ; 6.5 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_11                                  ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.1 (1.1)            ; 1.2 (1.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_11|generateBlocks[0].regblock       ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.1 (1.1)            ; 1.2 (1.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_11|generateBlocks[1].regblock       ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 0.6 (0.6)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_11|generateBlocks[2].regblock       ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[3].regblock|    ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_11|generateBlocks[3].regblock       ; eagerFork_RegisterBLock ; altera_work  ;
;    |fork_0|                           ; 2.5 (0.0)            ; 3.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.5 (1.5)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;    |fork_1|                           ; 3.5 (0.0)            ; 3.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_1                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_1|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_1|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;    |fork_14|                          ; 4.0 (1.8)            ; 4.4 (1.8)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (4)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_14                                   ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_14|generateBlocks[0].regblock        ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_14|generateBlocks[1].regblock        ; eagerFork_RegisterBLock ; altera_work  ;
;    |fork_2|                           ; 2.2 (0.0)            ; 2.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_2                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_2|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_2|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;    |fork_4|                           ; 4.9 (0.0)            ; 5.0 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_4                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_4|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 2.4 (2.4)            ; 2.7 (2.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_4|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;    |fork_5|                           ; 3.7 (1.3)            ; 3.7 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (2)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_5                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_5|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_5|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;    |fork_6|                           ; 4.8 (0.0)            ; 5.2 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_6                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_6|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_6|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_6|generateBlocks[2].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |genericOr|                     ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_6|genericOr                          ; orN                     ; altera_work  ;
;    |fork_7|                           ; 6.8 (0.0)            ; 7.6 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_7                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_7|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.5 (1.5)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_7|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 1.3 (1.3)            ; 1.7 (1.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_7|generateBlocks[2].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[3].regblock|    ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_7|generateBlocks[3].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |genericOr|                     ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_7|genericOr                          ; orN                     ; altera_work  ;
;    |fork_8|                           ; 9.3 (0.0)            ; 16.7 (0.0)                       ; 7.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (0)              ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_8                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.6 (1.6)            ; 2.0 (2.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_8|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.7 (1.7)            ; 2.3 (2.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_8|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_8|generateBlocks[2].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[3].regblock|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_8|generateBlocks[3].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |genericOr|                     ; 3.5 (3.5)            ; 9.3 (9.3)                        ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_8|genericOr                          ; orN                     ; altera_work  ;
;    |icmp_0|                           ; 4.6 (4.6)            ; 4.6 (4.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; icmp_0                                    ; icmp_sgt_op             ; altera_work  ;
;    |icmp_11|                          ; 16.0 (15.5)          ; 16.2 (15.7)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; icmp_11                                   ; icmp_slt_op             ; altera_work  ;
;       |join_write_temp|               ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; icmp_11|join_write_temp                   ; join                    ; altera_work  ;
;          |allPValidAndGate|           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; icmp_11|join_write_temp|allPValidAndGate  ; andN                    ; altera_work  ;
;    |icmp_8|                           ; 5.7 (5.7)            ; 5.7 (5.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; icmp_8                                    ; icmp_sgt_op             ; altera_work  ;
;    |load_7|                           ; 61.3 (0.0)           ; 73.3 (0.0)                       ; 12.4 (0.0)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 101 (0)             ; 100 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_7                                    ; mc_load_op              ; altera_work  ;
;       |Buffer_1|                      ; 23.7 (23.7)          ; 30.3 (30.3)                      ; 7.0 (7.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 33 (33)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_7|Buffer_1                           ; TEHB                    ; altera_work  ;
;       |Buffer_2|                      ; 37.6 (37.6)          ; 43.0 (43.0)                      ; 5.4 (5.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (68)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_7|Buffer_2                           ; TEHB                    ; altera_work  ;
;    |n|                                ; 30.5 (1.0)           ; 35.0 (1.0)                       ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (1)              ; 71 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; n                                         ; start_node              ; altera_work  ;
;       |startBuff|                     ; 29.5 (0.0)           ; 34.0 (0.0)                       ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (0)              ; 69 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; n|startBuff                               ; elasticBuffer           ; altera_work  ;
;          |oehb1|                      ; 11.9 (11.9)          ; 12.3 (12.3)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; n|startBuff|oehb1                         ; OEHB                    ; altera_work  ;
;          |tehb1|                      ; 17.6 (17.6)          ; 21.7 (21.7)                      ; 4.1 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; n|startBuff|tehb1                         ; TEHB                    ; altera_work  ;
;    |phiC_2|                           ; 1.1 (0.0)            ; 1.3 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_2                                    ; merge                   ; altera_work  ;
;       |tehb1|                         ; 1.1 (1.1)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_2|tehb1                              ; TEHB                    ; altera_work  ;
;    |phiC_3|                           ; 5.6 (0.0)            ; 6.8 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_3                                    ; cntrlMerge              ; altera_work  ;
;       |fork_C1|                       ; 2.9 (0.0)            ; 3.5 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_3|fork_C1                            ; fork                    ; altera_work  ;
;          |generateBlocks[0].regblock| ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_3|fork_C1|generateBlocks[0].regblock ; eagerFork_RegisterBLock ; altera_work  ;
;          |generateBlocks[1].regblock| ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_3|fork_C1|generateBlocks[1].regblock ; eagerFork_RegisterBLock ; altera_work  ;
;       |oehb1|                         ; 2.7 (2.7)            ; 3.3 (3.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_3|oehb1                              ; TEHB                    ; altera_work  ;
;    |phiC_4|                           ; 3.7 (0.0)            ; 5.1 (0.0)                        ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_4                                    ; cntrlMerge              ; altera_work  ;
;       |oehb1|                         ; 3.7 (3.7)            ; 5.1 (5.1)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_4|oehb1                              ; TEHB                    ; altera_work  ;
;    |phi_13|                           ; 45.6 (1.3)           ; 45.6 (1.3)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 101 (2)             ; 71 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_13                                    ; mux                     ; altera_work  ;
;       |tehb1|                         ; 44.2 (44.2)          ; 44.2 (44.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 99 (99)             ; 71 (71)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_13|tehb1                              ; TEHB                    ; altera_work  ;
;    |phi_3|                            ; 22.5 (3.2)           ; 29.2 (4.0)                       ; 6.7 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (6)              ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_3                                     ; mux                     ; altera_work  ;
;       |tehb1|                         ; 19.3 (19.3)          ; 25.2 (25.2)                      ; 5.9 (5.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_3|tehb1                               ; TEHB                    ; altera_work  ;
;    |phi_4|                            ; 34.6 (0.6)           ; 37.6 (1.1)                       ; 3.3 (0.4)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 67 (3)              ; 70 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_4                                     ; mux                     ; altera_work  ;
;       |tehb1|                         ; 33.9 (33.9)          ; 36.5 (36.5)                      ; 2.9 (2.9)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 64 (64)             ; 70 (70)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_4|tehb1                               ; TEHB                    ; altera_work  ;
;    |phi_n0|                           ; 28.3 (0.0)           ; 39.8 (0.0)                       ; 13.2 (0.0)                                        ; 1.7 (0.0)                        ; 0.0 (0.0)            ; 66 (0)              ; 67 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n0                                    ; merge                   ; altera_work  ;
;       |tehb1|                         ; 28.3 (28.3)          ; 39.8 (39.8)                      ; 13.2 (13.2)                                       ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 66 (66)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n0|tehb1                              ; TEHB                    ; altera_work  ;
;    |phi_n1|                           ; 42.8 (8.2)           ; 43.8 (8.6)                       ; 1.1 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 100 (33)            ; 69 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n1                                    ; merge                   ; altera_work  ;
;       |tehb1|                         ; 34.6 (34.6)          ; 35.2 (35.2)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (67)             ; 69 (69)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n1|tehb1                              ; TEHB                    ; altera_work  ;
;    |ret_0|                            ; 21.4 (0.0)           ; 25.3 (0.0)                       ; 3.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; ret_0                                     ; ret_op                  ; altera_work  ;
;       |tehb|                          ; 21.4 (21.4)          ; 25.3 (25.3)                      ; 3.9 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; ret_0|tehb                                ; TEHB                    ; altera_work  ;
;    |select_0|                         ; 1.6 (0.5)            ; 1.8 (0.5)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (1)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; select_0                                  ; select_op               ; altera_work  ;
;       |Antitokens|                    ; 1.1 (1.1)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; select_0|Antitokens                       ; antitokens              ; altera_work  ;
;    |start_0|                          ; 2.2 (0.6)            ; 2.8 (1.2)                        ; 0.6 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (1)               ; 6 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0                                   ; start_node              ; altera_work  ;
;       |startBuff|                     ; 1.5 (0.0)            ; 1.6 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0|startBuff                         ; elasticBuffer           ; altera_work  ;
;          |oehb1|                      ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0|startBuff|oehb1                   ; OEHB                    ; altera_work  ;
;          |tehb1|                      ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0|startBuff|tehb1                   ; TEHB                    ; altera_work  ;
+---------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+-------------------------------------------+-------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------+
; Global & Other Fast Signals Summary                  ;
+------+----------+---------+--------------------------+
; Name ; Location ; Fan-Out ; Clock Region             ;
+------+----------+---------+--------------------------+
; clk  ; PIN_BN40 ; 1034    ; Sectors (2, 4) to (2, 6) ;
; rst  ; PIN_V44  ; 990     ; Sectors (2, 4) to (2, 6) ;
+------+----------+---------+--------------------------+


-------------------------------
; Global Signal Visualization ;
-------------------------------
This report is unavailable in plain text report export.


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Details                                                              ;
+---------------------------------------------------+----------------------------------------------+
; Property                                          ; Value                                        ;
+---------------------------------------------------+----------------------------------------------+
; Name                                              ; clk                                          ;
;     -- Source Node                                ; clk~pad                                      ;
;     -- Source Type                                ; I/O pad                                      ;
;     -- Source Location                            ; PIN_BN40                                     ;
;     -- Fan-Out                                    ; 1034                                         ;
;     -- Promotion Reason                           ; Automatically promoted                       ;
;     -- Clock Region                               ; Sectors (2, 4) to (2, 6)                     ;
;     -- Clock Partition Ownership for Preservation ; root_partition                               ;
;     -- Clock Region Size (in Sectors)             ; 1 x 3 (3 total)                              ;
;     -- Clock Region Bounding Box                  ; (62, 145) to (95, 252)                       ;
;     -- Clock Region Constraint                    ; SX2 SY4 SX2 SY6                              ;
;     -- Terminating Spine Index                    ; 9                                            ;
;     -- Path Length                                ; 5.5 clock sector wire(s) and 2 layer jump(s) ;
;         -- Length from Clock Source to Clock Tree ; 4.0 clock sector wire(s) and 1 layer jump(s) ;
;         -- Clock Tree Length                      ; 1.5 clock sector wire(s) and 1 layer jump(s) ;
;                                                   ;                                              ;
; Name                                              ; rst                                          ;
;     -- Source Node                                ; rst~pad                                      ;
;     -- Source Type                                ; I/O pad                                      ;
;     -- Source Location                            ; PIN_V44                                      ;
;     -- Fan-Out                                    ; 990                                          ;
;     -- Promotion Reason                           ; Automatically promoted                       ;
;     -- Clock Region                               ; Sectors (2, 4) to (2, 6)                     ;
;     -- Clock Partition Ownership for Preservation ; root_partition                               ;
;     -- Clock Region Size (in Sectors)             ; 1 x 3 (3 total)                              ;
;     -- Clock Region Bounding Box                  ; (62, 145) to (95, 252)                       ;
;     -- Clock Region Constraint                    ; SX2 SY4 SX2 SY6                              ;
;     -- Terminating Spine Index                    ; 23                                           ;
;     -- Path Length                                ; 2.5 clock sector wire(s) and 2 layer jump(s) ;
;         -- Length from Clock Source to Clock Tree ; 1.0 clock sector wire(s) and 1 layer jump(s) ;
;         -- Clock Tree Length                      ; 1.5 clock sector wire(s) and 1 layer jump(s) ;
+---------------------------------------------------+----------------------------------------------+
To visualize how these signals are routed, use the Chip Planner task "Report Clock Details".
To manually specify the size and placement of these signals, use the Assignment Editor to make Clock Region assignments.


+----------------+
; Place Messages ;
+----------------+
Info (20030): Parallel compilation is enabled and will use 16 of the 40 processors detected
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 21.4.0 Build 67 12/06/2021 SC Pro Edition
    Info: Processing started: Thu Apr 27 19:12:47 2023
    Info: System process ID: 104002
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off if_loop_2 -c if_loop_2
Info: qfit2_default_script.tcl version: #1
Info: Project  = if_loop_2
Info: Revision = if_loop_2
Info (11165): Fitter preparation operations ending: elapsed time is 00:01:36
Info (18252): The Fitter is using Physical Synthesis.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:11
Info (11888): Total time spent on timing analysis during Global Placement is 2.02 seconds.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:01
Info (11178): Promoted 2 clocks 
    Info (18386): rst (990 fanout) drives clock sectors (2, 4) to (2, 6)
    Info (18386): clk (1034 fanout) drives clock sectors (2, 4) to (2, 6)
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:08
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:26
Info (11888): Total time spent on timing analysis during Global Placement is 2.14 seconds.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (11888): Total time spent on timing analysis during Placement is 0.00 seconds.


