---
title: "Chapter05"
excerpt: "Chapter05. Design of Digital System"

categories:
  - DesignOfDigitalSystem
tags:
  - [Design Of Digital System]

permalink: /categories/DesignOfDigitalSystem/Chapter05_DSS

toc: true
toc_sticky: true

date: 2025-04-23
last_modified_at: 2025-04-23
---



⸻

💡 Chapter 5: Dataflow Design

출처: Young-woo Lee 교수님 (Inha University)
강의자료: 04Design of Digital Systems - Ch05 Dataflow Design.pdf

⸻

🧭 목차 (p.2)
	•	Introduction
	•	Continuous Assignments
	•	Delays
	•	Expressions, Operators, and Operands
	•	Operator Types
	•	Examples
	•	Summary

⸻

1. 📌 Dataflow란? (p.3–4)
	•	레지스터 사이의 데이터 흐름 중심 설계 방식
	•	연산자와 표현식을 통해 회로 동작을 정의
	•	RTL(레지스터 전송 수준) 설계: dataflow + behavioral 모델링 결합

⸻

2. 🔁 Continuous Assignment (p.5–9)

assign out = a & b;  // 항상 활성화된 연산 (combinational logic)

	•	좌변(LHS): 반드시 net (예: wire) 이어야 함
	•	우변(RHS): net 또는 reg 사용 가능
	•	암시적 선언도 가능: wire out = a & b;
	•	예시:

assign {c_out, sum} = a + b + c_in;  // 4-bit adder (p.12)



⸻

3. ⏱ Delay Types (p.13–16)
	1.	Regular Delay:

assign #10 out = a & b;

	2.	Implicit Delay:

wire #10 out = a & b;

	3.	Net Declaration Delay:

wire #10 out; assign out = a & b;

※ Inertial Delay: 짧은 펄스 무시

⸻

4. 🧮 Expressions, Operators, Operands (p.17–21)
	•	표현식: a + b, in1 | in2
	•	피연산자: 정수, 실수, net, reg 등
	•	연산자 종류: 단항, 이항, 삼항

a = ~b;           // Unary
a = b && c;       // Binary
a = b ? c : d;    // Ternary



⸻

5. 🔧 연산자 종류 정리 (p.22–38)

종류	연산자	설명
산술	+, -, *, /, %, **	기본 연산
논리	&&, `	
관계	>, <, >=, <=	비교
동등	==, !=, ===, !==	일반 vs case equality
비트	~, &, `	, ^, ^~`
쉬프트	>>, <<, >>>, <<<	비트 이동
축약	&a, ^a 등	벡터 → 1비트
조건	? :	조건에 따라 선택
연결	{a, b}	벡터 병합
반복	{4{a}}	벡터 반복 생성



⸻

6. 🧪 Examples (p.39–47)

✅ 4-to-1 MUX
	•	논리식 기반 (p.39)

assign out = (~s1 & ~s0 & i0) | (~s1 & s0 & i1) | ...

	•	조건 연산자 기반 (p.40)

assign out = s1 ? (s0 ? i3 : i2) : (s0 ? i1 : i0);



⸻

✅ 4-bit Full Adder (p.41–42)

assign {c_out, sum} = a + b + c_in;

	•	Carry Lookahead 구현도 있음

⸻

✅ 4-bit Ripple Counter (p.43–45)
	•	T_FF + D_FF로 구성

t_ff tff0(Q[0], clock, reset);
t_ff tff1(Q[1], Q[0], reset);



⸻

✅ Stimulus 예시 (p.46)

initial begin
  CLEAR = 1'b1;
  #34 CLEAR = 1'b0;
end

initial begin
  CLOCK = 1'b0;
  forever #10 CLOCK = ~CLOCK;
end



⸻

🧾 요약 (p.48)
	•	assign은 데이터 흐름 중심 설계의 핵심
	•	delay는 3가지 방식으로 지정 가능
	•	다양한 연산자 조합으로 회로 동작 표현
	•	예시를 통해 실제 하드웨어 회로와 연결 가능

⸻

