//! **************************************************************************
// Written by: Map P.20131013 on Wed Mar 07 13:10:30 2018
//! **************************************************************************

SCHEMATIC START;
COMP "Q2_CLK1_MGTREFCLK_PAD_N_IN" LOCATE = SITE "G3" LEVEL 1;
COMP "Q2_CLK1_MGTREFCLK_PAD_P_IN" LOCATE = SITE "G4" LEVEL 1;
COMP "xaui_wrapper_i/gtx2_xaui_wrapper_i/gtxe1_i" LOCATE = SITE "GTXE1_X0Y10"
        LEVEL 1;
COMP "xaui_wrapper_i/gtx3_xaui_wrapper_i/gtxe1_i" LOCATE = SITE "GTXE1_X0Y11"
        LEVEL 1;
COMP "xaui_wrapper_i/gtx0_xaui_wrapper_i/gtxe1_i" LOCATE = SITE "GTXE1_X0Y8"
        LEVEL 1;
COMP "xaui_wrapper_i/gtx1_xaui_wrapper_i/gtxe1_i" LOCATE = SITE "GTXE1_X0Y9"
        LEVEL 1;
PIN xaui_wrapper_i/gtx3_xaui_wrapper_i/gtxe1_i_pins<8> = BEL
        "xaui_wrapper_i/gtx3_xaui_wrapper_i/gtxe1_i" PINNAME DCLK;
PIN xaui_wrapper_i/gtx3_xaui_wrapper_i/gtxe1_i_pins<173> = BEL
        "xaui_wrapper_i/gtx3_xaui_wrapper_i/gtxe1_i" PINNAME RXUSRCLK2;
PIN xaui_wrapper_i/gtx3_xaui_wrapper_i/gtxe1_i_pins<318> = BEL
        "xaui_wrapper_i/gtx3_xaui_wrapper_i/gtxe1_i" PINNAME TXUSRCLK2;
PIN xaui_wrapper_i/gtx2_xaui_wrapper_i/gtxe1_i_pins<8> = BEL
        "xaui_wrapper_i/gtx2_xaui_wrapper_i/gtxe1_i" PINNAME DCLK;
PIN xaui_wrapper_i/gtx2_xaui_wrapper_i/gtxe1_i_pins<177> = BEL
        "xaui_wrapper_i/gtx2_xaui_wrapper_i/gtxe1_i" PINNAME RXUSRCLK2;
PIN xaui_wrapper_i/gtx2_xaui_wrapper_i/gtxe1_i_pins<322> = BEL
        "xaui_wrapper_i/gtx2_xaui_wrapper_i/gtxe1_i" PINNAME TXUSRCLK2;
PIN xaui_wrapper_i/gtx1_xaui_wrapper_i/gtxe1_i_pins<8> = BEL
        "xaui_wrapper_i/gtx1_xaui_wrapper_i/gtxe1_i" PINNAME DCLK;
PIN xaui_wrapper_i/gtx1_xaui_wrapper_i/gtxe1_i_pins<177> = BEL
        "xaui_wrapper_i/gtx1_xaui_wrapper_i/gtxe1_i" PINNAME RXUSRCLK2;
PIN xaui_wrapper_i/gtx1_xaui_wrapper_i/gtxe1_i_pins<322> = BEL
        "xaui_wrapper_i/gtx1_xaui_wrapper_i/gtxe1_i" PINNAME TXUSRCLK2;
PIN xaui_wrapper_i/gtx0_xaui_wrapper_i/gtxe1_i_pins<8> = BEL
        "xaui_wrapper_i/gtx0_xaui_wrapper_i/gtxe1_i" PINNAME DCLK;
PIN xaui_wrapper_i/gtx0_xaui_wrapper_i/gtxe1_i_pins<173> = BEL
        "xaui_wrapper_i/gtx0_xaui_wrapper_i/gtxe1_i" PINNAME RXUSRCLK2;
PIN xaui_wrapper_i/gtx0_xaui_wrapper_i/gtxe1_i_pins<319> = BEL
        "xaui_wrapper_i/gtx0_xaui_wrapper_i/gtxe1_i" PINNAME TXUSRCLK2;
PIN
        chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B18KGT0.u_ramb18/U_RAMB18E1_pins<33>
        = BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B18KGT0.u_ramb18/U_RAMB18E1"
        PINNAME CLKBWRCLK;
PIN gtx0_frame_check/dual_port_block_ram_i_pins<63> = BEL
        "gtx0_frame_check/dual_port_block_ram_i" PINNAME CLKARDCLKU;
PIN gtx0_frame_check/dual_port_block_ram_i_pins<62> = BEL
        "gtx0_frame_check/dual_port_block_ram_i" PINNAME CLKARDCLKL;
PIN gtx0_frame_gen/dual_port_block_ram_i_pins<63> = BEL
        "gtx0_frame_gen/dual_port_block_ram_i" PINNAME CLKARDCLKU;
PIN gtx0_frame_gen/dual_port_block_ram_i_pins<62> = BEL
        "gtx0_frame_gen/dual_port_block_ram_i" PINNAME CLKARDCLKL;
PIN gtx1_frame_check/dual_port_block_ram_i_pins<63> = BEL
        "gtx1_frame_check/dual_port_block_ram_i" PINNAME CLKARDCLKU;
PIN gtx1_frame_check/dual_port_block_ram_i_pins<62> = BEL
        "gtx1_frame_check/dual_port_block_ram_i" PINNAME CLKARDCLKL;
PIN gtx1_frame_gen/dual_port_block_ram_i_pins<63> = BEL
        "gtx1_frame_gen/dual_port_block_ram_i" PINNAME CLKARDCLKU;
PIN gtx1_frame_gen/dual_port_block_ram_i_pins<62> = BEL
        "gtx1_frame_gen/dual_port_block_ram_i" PINNAME CLKARDCLKL;
PIN gtx2_frame_check/dual_port_block_ram_i_pins<63> = BEL
        "gtx2_frame_check/dual_port_block_ram_i" PINNAME CLKARDCLKU;
PIN gtx2_frame_check/dual_port_block_ram_i_pins<62> = BEL
        "gtx2_frame_check/dual_port_block_ram_i" PINNAME CLKARDCLKL;
PIN gtx2_frame_gen/dual_port_block_ram_i_pins<63> = BEL
        "gtx2_frame_gen/dual_port_block_ram_i" PINNAME CLKARDCLKU;
PIN gtx2_frame_gen/dual_port_block_ram_i_pins<62> = BEL
        "gtx2_frame_gen/dual_port_block_ram_i" PINNAME CLKARDCLKL;
PIN gtx3_frame_check/dual_port_block_ram_i_pins<63> = BEL
        "gtx3_frame_check/dual_port_block_ram_i" PINNAME CLKARDCLKU;
PIN gtx3_frame_check/dual_port_block_ram_i_pins<62> = BEL
        "gtx3_frame_check/dual_port_block_ram_i" PINNAME CLKARDCLKL;
PIN gtx3_frame_gen/dual_port_block_ram_i_pins<63> = BEL
        "gtx3_frame_gen/dual_port_block_ram_i" PINNAME CLKARDCLKU;
PIN gtx3_frame_gen/dual_port_block_ram_i_pins<62> = BEL
        "gtx3_frame_gen/dual_port_block_ram_i" PINNAME CLKARDCLKL;
PIN
        chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[0].u_ramb36/U_RAMB36_pins<65>
        = BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[0].u_ramb36/U_RAMB36"
        PINNAME CLKBWRCLKU;
PIN
        chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[0].u_ramb36/U_RAMB36_pins<64>
        = BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[0].u_ramb36/U_RAMB36"
        PINNAME CLKBWRCLKL;
PIN
        chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[1].u_ramb36/U_RAMB36_pins<65>
        = BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[1].u_ramb36/U_RAMB36"
        PINNAME CLKBWRCLKU;
PIN
        chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[1].u_ramb36/U_RAMB36_pins<64>
        = BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[1].u_ramb36/U_RAMB36"
        PINNAME CLKBWRCLKL;
TIMEGRP D_CLK = BEL "gtx0_rxresetdone_i_r" BEL "gtx1_rxresetdone_i_r" BEL
        "gtx0_txresetdone_r" BEL "gtx2_rxresetdone_i_r" BEL
        "gtx1_txresetdone_r" BEL "gtx3_rxresetdone_i_r" BEL
        "gtx2_txresetdone_r" BEL "gtx3_txresetdone_r" BEL
        "gtx0_txresetdone_r2" BEL "gtx1_txresetdone_r2" BEL
        "gtx2_txresetdone_r2" BEL "gtx3_txresetdone_r2" BEL
        "gtx0_rxresetdone_r" BEL "gtx1_rxresetdone_r" BEL "gtx2_rxresetdone_r"
        BEL "gtx3_rxresetdone_r" BEL "gtx0_rxresetdone_r2" BEL
        "gtx1_rxresetdone_r2" BEL "gtx2_rxresetdone_r2" BEL
        "gtx3_rxresetdone_r2" BEL "gtx0_rxresetdone_r3" BEL
        "gtx3_rxresetdone_r3" BEL "gtx1_rxresetdone_r3" BEL
        "gtx2_rxresetdone_r3" BEL "xaui_wrapper_i/gtx3_xaui_wrapper_i/gtxe1_i"
        PIN "xaui_wrapper_i/gtx3_xaui_wrapper_i/gtxe1_i_pins<8>" PIN
        "xaui_wrapper_i/gtx3_xaui_wrapper_i/gtxe1_i_pins<173>" PIN
        "xaui_wrapper_i/gtx3_xaui_wrapper_i/gtxe1_i_pins<318>" PIN
        "xaui_wrapper_i/gtx3_xaui_wrapper_i/gtxe1_i_pins<173>" PIN
        "xaui_wrapper_i/gtx3_xaui_wrapper_i/gtxe1_i_pins<318>" BEL
        "xaui_wrapper_i/gtx2_xaui_wrapper_i/gtxe1_i" PIN
        "xaui_wrapper_i/gtx2_xaui_wrapper_i/gtxe1_i_pins<8>" PIN
        "xaui_wrapper_i/gtx2_xaui_wrapper_i/gtxe1_i_pins<177>" PIN
        "xaui_wrapper_i/gtx2_xaui_wrapper_i/gtxe1_i_pins<322>" PIN
        "xaui_wrapper_i/gtx2_xaui_wrapper_i/gtxe1_i_pins<177>" PIN
        "xaui_wrapper_i/gtx2_xaui_wrapper_i/gtxe1_i_pins<322>" BEL
        "xaui_wrapper_i/gtx1_xaui_wrapper_i/gtxe1_i" PIN
        "xaui_wrapper_i/gtx1_xaui_wrapper_i/gtxe1_i_pins<8>" PIN
        "xaui_wrapper_i/gtx1_xaui_wrapper_i/gtxe1_i_pins<177>" PIN
        "xaui_wrapper_i/gtx1_xaui_wrapper_i/gtxe1_i_pins<322>" PIN
        "xaui_wrapper_i/gtx1_xaui_wrapper_i/gtxe1_i_pins<177>" PIN
        "xaui_wrapper_i/gtx1_xaui_wrapper_i/gtxe1_i_pins<322>" BEL
        "xaui_wrapper_i/gtx0_xaui_wrapper_i/gtxe1_i" PIN
        "xaui_wrapper_i/gtx0_xaui_wrapper_i/gtxe1_i_pins<8>" PIN
        "xaui_wrapper_i/gtx0_xaui_wrapper_i/gtxe1_i_pins<173>" PIN
        "xaui_wrapper_i/gtx0_xaui_wrapper_i/gtxe1_i_pins<319>" PIN
        "xaui_wrapper_i/gtx0_xaui_wrapper_i/gtxe1_i_pins<173>" PIN
        "xaui_wrapper_i/gtx0_xaui_wrapper_i/gtxe1_i_pins<319>" BEL
        "gtx0_frame_check/read_counter_i_8" BEL
        "gtx0_frame_check/read_counter_i_7" BEL
        "gtx0_frame_check/read_counter_i_6" BEL
        "gtx0_frame_check/read_counter_i_5" BEL
        "gtx0_frame_check/read_counter_i_4" BEL
        "gtx0_frame_check/read_counter_i_3" BEL
        "gtx0_frame_check/read_counter_i_2" BEL
        "gtx0_frame_check/read_counter_i_1" BEL
        "gtx0_frame_check/read_counter_i_0" BEL
        "gtx0_frame_check/error_count_r_7" BEL
        "gtx0_frame_check/error_count_r_6" BEL
        "gtx0_frame_check/error_count_r_5" BEL
        "gtx0_frame_check/error_count_r_4" BEL
        "gtx0_frame_check/error_count_r_3" BEL
        "gtx0_frame_check/error_count_r_2" BEL
        "gtx0_frame_check/error_count_r_1" BEL
        "gtx0_frame_check/error_count_r_0" BEL
        "gtx0_frame_check/register_chan_seq[0].rx_chanbond_reg_0" BEL
        "gtx0_frame_check/rx_data_r3_15" BEL "gtx0_frame_check/rx_data_r3_14"
        BEL "gtx0_frame_check/rx_data_r3_13" BEL
        "gtx0_frame_check/rx_data_r3_12" BEL "gtx0_frame_check/rx_data_r3_11"
        BEL "gtx0_frame_check/rx_data_r3_10" BEL
        "gtx0_frame_check/rx_data_r3_9" BEL "gtx0_frame_check/rx_data_r3_8"
        BEL "gtx0_frame_check/rx_data_r3_7" BEL
        "gtx0_frame_check/rx_data_r3_6" BEL "gtx0_frame_check/rx_data_r3_5"
        BEL "gtx0_frame_check/rx_data_r3_4" BEL
        "gtx0_frame_check/rx_data_r3_3" BEL "gtx0_frame_check/rx_data_r3_2"
        BEL "gtx0_frame_check/rx_data_r3_1" BEL
        "gtx0_frame_check/rx_data_r3_0" BEL "gtx0_frame_check/rxctrl_r3_1" BEL
        "gtx0_frame_check/rxctrl_r3_0" BEL "gtx0_frame_check/bram_data_r_15"
        BEL "gtx0_frame_check/bram_data_r_14" BEL
        "gtx0_frame_check/bram_data_r_13" BEL
        "gtx0_frame_check/bram_data_r_12" BEL
        "gtx0_frame_check/bram_data_r_11" BEL
        "gtx0_frame_check/bram_data_r_10" BEL "gtx0_frame_check/bram_data_r_9"
        BEL "gtx0_frame_check/bram_data_r_8" BEL
        "gtx0_frame_check/bram_data_r_7" BEL "gtx0_frame_check/bram_data_r_6"
        BEL "gtx0_frame_check/bram_data_r_5" BEL
        "gtx0_frame_check/bram_data_r_4" BEL "gtx0_frame_check/bram_data_r_3"
        BEL "gtx0_frame_check/bram_data_r_2" BEL
        "gtx0_frame_check/bram_data_r_1" BEL "gtx0_frame_check/bram_data_r_0"
        BEL "gtx0_frame_check/rxctrl_r2_1" BEL "gtx0_frame_check/rxctrl_r2_0"
        BEL "gtx0_frame_check/rx_data_r2_15" BEL
        "gtx0_frame_check/rx_data_r2_14" BEL "gtx0_frame_check/rx_data_r2_13"
        BEL "gtx0_frame_check/rx_data_r2_12" BEL
        "gtx0_frame_check/rx_data_r2_11" BEL "gtx0_frame_check/rx_data_r2_10"
        BEL "gtx0_frame_check/rx_data_r2_9" BEL
        "gtx0_frame_check/rx_data_r2_8" BEL "gtx0_frame_check/rx_data_r2_7"
        BEL "gtx0_frame_check/rx_data_r2_6" BEL
        "gtx0_frame_check/rx_data_r2_5" BEL "gtx0_frame_check/rx_data_r2_4"
        BEL "gtx0_frame_check/rx_data_r2_3" BEL
        "gtx0_frame_check/rx_data_r2_2" BEL "gtx0_frame_check/rx_data_r2_1"
        BEL "gtx0_frame_check/rx_data_r2_0" BEL
        "gtx0_frame_check/rx_chanbond_seq_r2" BEL
        "gtx0_frame_check/RX_ENMCOMMA_ALIGN" BEL "gtx0_frame_check/begin_r"
        BEL "gtx0_frame_check/track_data_r" BEL
        "gtx0_frame_check/start_of_packet_detected_r" BEL
        "gtx0_frame_check/rx_chanbond_seq_r" BEL "gtx0_frame_check/rxctrl_r_1"
        BEL "gtx0_frame_check/rxctrl_r_0" BEL "gtx0_frame_check/rx_data_r_15"
        BEL "gtx0_frame_check/rx_data_r_14" BEL
        "gtx0_frame_check/rx_data_r_13" BEL "gtx0_frame_check/rx_data_r_12"
        BEL "gtx0_frame_check/rx_data_r_11" BEL
        "gtx0_frame_check/rx_data_r_10" BEL "gtx0_frame_check/rx_data_r_9" BEL
        "gtx0_frame_check/rx_data_r_8" BEL "gtx0_frame_check/rx_data_r_7" BEL
        "gtx0_frame_check/rx_data_r_6" BEL "gtx0_frame_check/rx_data_r_5" BEL
        "gtx0_frame_check/rx_data_r_4" BEL "gtx0_frame_check/rx_data_r_3" BEL
        "gtx0_frame_check/rx_data_r_2" BEL "gtx0_frame_check/rx_data_r_1" BEL
        "gtx0_frame_check/rx_data_r_0" BEL "gtx3_frame_check/read_counter_i_8"
        BEL "gtx3_frame_check/read_counter_i_7" BEL
        "gtx3_frame_check/read_counter_i_6" BEL
        "gtx3_frame_check/read_counter_i_5" BEL
        "gtx3_frame_check/read_counter_i_4" BEL
        "gtx3_frame_check/read_counter_i_3" BEL
        "gtx3_frame_check/read_counter_i_2" BEL
        "gtx3_frame_check/read_counter_i_1" BEL
        "gtx3_frame_check/read_counter_i_0" BEL
        "gtx3_frame_check/error_count_r_7" BEL
        "gtx3_frame_check/error_count_r_6" BEL
        "gtx3_frame_check/error_count_r_5" BEL
        "gtx3_frame_check/error_count_r_4" BEL
        "gtx3_frame_check/error_count_r_3" BEL
        "gtx3_frame_check/error_count_r_2" BEL
        "gtx3_frame_check/error_count_r_1" BEL
        "gtx3_frame_check/error_count_r_0" BEL
        "gtx3_frame_check/rx_data_r3_15" BEL "gtx3_frame_check/rx_data_r3_14"
        BEL "gtx3_frame_check/rx_data_r3_13" BEL
        "gtx3_frame_check/rx_data_r3_12" BEL "gtx3_frame_check/rx_data_r3_11"
        BEL "gtx3_frame_check/rx_data_r3_10" BEL
        "gtx3_frame_check/rx_data_r3_9" BEL "gtx3_frame_check/rx_data_r3_8"
        BEL "gtx3_frame_check/rx_data_r3_7" BEL
        "gtx3_frame_check/rx_data_r3_6" BEL "gtx3_frame_check/rx_data_r3_5"
        BEL "gtx3_frame_check/rx_data_r3_4" BEL
        "gtx3_frame_check/rx_data_r3_3" BEL "gtx3_frame_check/rx_data_r3_2"
        BEL "gtx3_frame_check/rx_data_r3_1" BEL
        "gtx3_frame_check/rx_data_r3_0" BEL "gtx3_frame_check/bram_data_r_15"
        BEL "gtx3_frame_check/bram_data_r_14" BEL
        "gtx3_frame_check/bram_data_r_13" BEL
        "gtx3_frame_check/bram_data_r_12" BEL
        "gtx3_frame_check/bram_data_r_11" BEL
        "gtx3_frame_check/bram_data_r_10" BEL "gtx3_frame_check/bram_data_r_9"
        BEL "gtx3_frame_check/bram_data_r_8" BEL
        "gtx3_frame_check/bram_data_r_7" BEL "gtx3_frame_check/bram_data_r_6"
        BEL "gtx3_frame_check/bram_data_r_5" BEL
        "gtx3_frame_check/bram_data_r_4" BEL "gtx3_frame_check/bram_data_r_3"
        BEL "gtx3_frame_check/bram_data_r_2" BEL
        "gtx3_frame_check/bram_data_r_1" BEL "gtx3_frame_check/bram_data_r_0"
        BEL "gtx3_frame_check/rx_data_r2_15" BEL
        "gtx3_frame_check/rx_data_r2_14" BEL "gtx3_frame_check/rx_data_r2_13"
        BEL "gtx3_frame_check/rx_data_r2_12" BEL
        "gtx3_frame_check/rx_data_r2_11" BEL "gtx3_frame_check/rx_data_r2_10"
        BEL "gtx3_frame_check/rx_data_r2_9" BEL
        "gtx3_frame_check/rx_data_r2_8" BEL "gtx3_frame_check/rx_data_r2_7"
        BEL "gtx3_frame_check/rx_data_r2_6" BEL
        "gtx3_frame_check/rx_data_r2_5" BEL "gtx3_frame_check/rx_data_r2_4"
        BEL "gtx3_frame_check/rx_data_r2_3" BEL
        "gtx3_frame_check/rx_data_r2_2" BEL "gtx3_frame_check/rx_data_r2_1"
        BEL "gtx3_frame_check/rx_data_r2_0" BEL
        "gtx3_frame_check/RX_ENMCOMMA_ALIGN" BEL "gtx3_frame_check/begin_r"
        BEL "gtx3_frame_check/track_data_r" BEL
        "gtx3_frame_check/rx_chanbond_seq_r" BEL "gtx3_frame_check/rxctrl_r_1"
        BEL "gtx3_frame_check/rxctrl_r_0" BEL "gtx3_frame_check/rx_data_r_15"
        BEL "gtx3_frame_check/rx_data_r_14" BEL
        "gtx3_frame_check/rx_data_r_13" BEL "gtx3_frame_check/rx_data_r_12"
        BEL "gtx3_frame_check/rx_data_r_11" BEL
        "gtx3_frame_check/rx_data_r_10" BEL "gtx3_frame_check/rx_data_r_9" BEL
        "gtx3_frame_check/rx_data_r_8" BEL "gtx3_frame_check/rx_data_r_7" BEL
        "gtx3_frame_check/rx_data_r_6" BEL "gtx3_frame_check/rx_data_r_5" BEL
        "gtx3_frame_check/rx_data_r_4" BEL "gtx3_frame_check/rx_data_r_3" BEL
        "gtx3_frame_check/rx_data_r_2" BEL "gtx3_frame_check/rx_data_r_1" BEL
        "gtx3_frame_check/rx_data_r_0" BEL "gtx2_frame_check/read_counter_i_8"
        BEL "gtx2_frame_check/read_counter_i_7" BEL
        "gtx2_frame_check/read_counter_i_6" BEL
        "gtx2_frame_check/read_counter_i_5" BEL
        "gtx2_frame_check/read_counter_i_4" BEL
        "gtx2_frame_check/read_counter_i_3" BEL
        "gtx2_frame_check/read_counter_i_2" BEL
        "gtx2_frame_check/read_counter_i_1" BEL
        "gtx2_frame_check/read_counter_i_0" BEL
        "gtx2_frame_check/error_count_r_7" BEL
        "gtx2_frame_check/error_count_r_6" BEL
        "gtx2_frame_check/error_count_r_5" BEL
        "gtx2_frame_check/error_count_r_4" BEL
        "gtx2_frame_check/error_count_r_3" BEL
        "gtx2_frame_check/error_count_r_2" BEL
        "gtx2_frame_check/error_count_r_1" BEL
        "gtx2_frame_check/error_count_r_0" BEL
        "gtx2_frame_check/rx_data_r3_15" BEL "gtx2_frame_check/rx_data_r3_14"
        BEL "gtx2_frame_check/rx_data_r3_13" BEL
        "gtx2_frame_check/rx_data_r3_12" BEL "gtx2_frame_check/rx_data_r3_11"
        BEL "gtx2_frame_check/rx_data_r3_10" BEL
        "gtx2_frame_check/rx_data_r3_9" BEL "gtx2_frame_check/rx_data_r3_8"
        BEL "gtx2_frame_check/rx_data_r3_7" BEL
        "gtx2_frame_check/rx_data_r3_6" BEL "gtx2_frame_check/rx_data_r3_5"
        BEL "gtx2_frame_check/rx_data_r3_4" BEL
        "gtx2_frame_check/rx_data_r3_3" BEL "gtx2_frame_check/rx_data_r3_2"
        BEL "gtx2_frame_check/rx_data_r3_1" BEL
        "gtx2_frame_check/rx_data_r3_0" BEL "gtx2_frame_check/bram_data_r_15"
        BEL "gtx2_frame_check/bram_data_r_14" BEL
        "gtx2_frame_check/bram_data_r_13" BEL
        "gtx2_frame_check/bram_data_r_12" BEL
        "gtx2_frame_check/bram_data_r_11" BEL
        "gtx2_frame_check/bram_data_r_10" BEL "gtx2_frame_check/bram_data_r_9"
        BEL "gtx2_frame_check/bram_data_r_8" BEL
        "gtx2_frame_check/bram_data_r_7" BEL "gtx2_frame_check/bram_data_r_6"
        BEL "gtx2_frame_check/bram_data_r_5" BEL
        "gtx2_frame_check/bram_data_r_4" BEL "gtx2_frame_check/bram_data_r_3"
        BEL "gtx2_frame_check/bram_data_r_2" BEL
        "gtx2_frame_check/bram_data_r_1" BEL "gtx2_frame_check/bram_data_r_0"
        BEL "gtx2_frame_check/rx_data_r2_15" BEL
        "gtx2_frame_check/rx_data_r2_14" BEL "gtx2_frame_check/rx_data_r2_13"
        BEL "gtx2_frame_check/rx_data_r2_12" BEL
        "gtx2_frame_check/rx_data_r2_11" BEL "gtx2_frame_check/rx_data_r2_10"
        BEL "gtx2_frame_check/rx_data_r2_9" BEL
        "gtx2_frame_check/rx_data_r2_8" BEL "gtx2_frame_check/rx_data_r2_7"
        BEL "gtx2_frame_check/rx_data_r2_6" BEL
        "gtx2_frame_check/rx_data_r2_5" BEL "gtx2_frame_check/rx_data_r2_4"
        BEL "gtx2_frame_check/rx_data_r2_3" BEL
        "gtx2_frame_check/rx_data_r2_2" BEL "gtx2_frame_check/rx_data_r2_1"
        BEL "gtx2_frame_check/rx_data_r2_0" BEL
        "gtx2_frame_check/RX_ENMCOMMA_ALIGN" BEL "gtx2_frame_check/begin_r"
        BEL "gtx2_frame_check/track_data_r" BEL
        "gtx2_frame_check/rx_chanbond_seq_r" BEL "gtx2_frame_check/rxctrl_r_1"
        BEL "gtx2_frame_check/rxctrl_r_0" BEL "gtx2_frame_check/rx_data_r_15"
        BEL "gtx2_frame_check/rx_data_r_14" BEL
        "gtx2_frame_check/rx_data_r_13" BEL "gtx2_frame_check/rx_data_r_12"
        BEL "gtx2_frame_check/rx_data_r_11" BEL
        "gtx2_frame_check/rx_data_r_10" BEL "gtx2_frame_check/rx_data_r_9" BEL
        "gtx2_frame_check/rx_data_r_8" BEL "gtx2_frame_check/rx_data_r_7" BEL
        "gtx2_frame_check/rx_data_r_6" BEL "gtx2_frame_check/rx_data_r_5" BEL
        "gtx2_frame_check/rx_data_r_4" BEL "gtx2_frame_check/rx_data_r_3" BEL
        "gtx2_frame_check/rx_data_r_2" BEL "gtx2_frame_check/rx_data_r_1" BEL
        "gtx2_frame_check/rx_data_r_0" BEL "gtx1_frame_check/read_counter_i_8"
        BEL "gtx1_frame_check/read_counter_i_7" BEL
        "gtx1_frame_check/read_counter_i_6" BEL
        "gtx1_frame_check/read_counter_i_5" BEL
        "gtx1_frame_check/read_counter_i_4" BEL
        "gtx1_frame_check/read_counter_i_3" BEL
        "gtx1_frame_check/read_counter_i_2" BEL
        "gtx1_frame_check/read_counter_i_1" BEL
        "gtx1_frame_check/read_counter_i_0" BEL
        "gtx1_frame_check/error_count_r_7" BEL
        "gtx1_frame_check/error_count_r_6" BEL
        "gtx1_frame_check/error_count_r_5" BEL
        "gtx1_frame_check/error_count_r_4" BEL
        "gtx1_frame_check/error_count_r_3" BEL
        "gtx1_frame_check/error_count_r_2" BEL
        "gtx1_frame_check/error_count_r_1" BEL
        "gtx1_frame_check/error_count_r_0" BEL
        "gtx1_frame_check/rx_data_r3_15" BEL "gtx1_frame_check/rx_data_r3_14"
        BEL "gtx1_frame_check/rx_data_r3_13" BEL
        "gtx1_frame_check/rx_data_r3_12" BEL "gtx1_frame_check/rx_data_r3_11"
        BEL "gtx1_frame_check/rx_data_r3_10" BEL
        "gtx1_frame_check/rx_data_r3_9" BEL "gtx1_frame_check/rx_data_r3_8"
        BEL "gtx1_frame_check/rx_data_r3_7" BEL
        "gtx1_frame_check/rx_data_r3_6" BEL "gtx1_frame_check/rx_data_r3_5"
        BEL "gtx1_frame_check/rx_data_r3_4" BEL
        "gtx1_frame_check/rx_data_r3_3" BEL "gtx1_frame_check/rx_data_r3_2"
        BEL "gtx1_frame_check/rx_data_r3_1" BEL
        "gtx1_frame_check/rx_data_r3_0" BEL "gtx1_frame_check/bram_data_r_15"
        BEL "gtx1_frame_check/bram_data_r_14" BEL
        "gtx1_frame_check/bram_data_r_13" BEL
        "gtx1_frame_check/bram_data_r_12" BEL
        "gtx1_frame_check/bram_data_r_11" BEL
        "gtx1_frame_check/bram_data_r_10" BEL "gtx1_frame_check/bram_data_r_9"
        BEL "gtx1_frame_check/bram_data_r_8" BEL
        "gtx1_frame_check/bram_data_r_7" BEL "gtx1_frame_check/bram_data_r_6"
        BEL "gtx1_frame_check/bram_data_r_5" BEL
        "gtx1_frame_check/bram_data_r_4" BEL "gtx1_frame_check/bram_data_r_3"
        BEL "gtx1_frame_check/bram_data_r_2" BEL
        "gtx1_frame_check/bram_data_r_1" BEL "gtx1_frame_check/bram_data_r_0"
        BEL "gtx1_frame_check/rx_data_r2_15" BEL
        "gtx1_frame_check/rx_data_r2_14" BEL "gtx1_frame_check/rx_data_r2_13"
        BEL "gtx1_frame_check/rx_data_r2_12" BEL
        "gtx1_frame_check/rx_data_r2_11" BEL "gtx1_frame_check/rx_data_r2_10"
        BEL "gtx1_frame_check/rx_data_r2_9" BEL
        "gtx1_frame_check/rx_data_r2_8" BEL "gtx1_frame_check/rx_data_r2_7"
        BEL "gtx1_frame_check/rx_data_r2_6" BEL
        "gtx1_frame_check/rx_data_r2_5" BEL "gtx1_frame_check/rx_data_r2_4"
        BEL "gtx1_frame_check/rx_data_r2_3" BEL
        "gtx1_frame_check/rx_data_r2_2" BEL "gtx1_frame_check/rx_data_r2_1"
        BEL "gtx1_frame_check/rx_data_r2_0" BEL
        "gtx1_frame_check/RX_ENMCOMMA_ALIGN" BEL "gtx1_frame_check/begin_r"
        BEL "gtx1_frame_check/track_data_r" BEL
        "gtx1_frame_check/rx_chanbond_seq_r" BEL "gtx1_frame_check/rxctrl_r_1"
        BEL "gtx1_frame_check/rxctrl_r_0" BEL "gtx1_frame_check/rx_data_r_15"
        BEL "gtx1_frame_check/rx_data_r_14" BEL
        "gtx1_frame_check/rx_data_r_13" BEL "gtx1_frame_check/rx_data_r_12"
        BEL "gtx1_frame_check/rx_data_r_11" BEL
        "gtx1_frame_check/rx_data_r_10" BEL "gtx1_frame_check/rx_data_r_9" BEL
        "gtx1_frame_check/rx_data_r_8" BEL "gtx1_frame_check/rx_data_r_7" BEL
        "gtx1_frame_check/rx_data_r_6" BEL "gtx1_frame_check/rx_data_r_5" BEL
        "gtx1_frame_check/rx_data_r_4" BEL "gtx1_frame_check/rx_data_r_3" BEL
        "gtx1_frame_check/rx_data_r_2" BEL "gtx1_frame_check/rx_data_r_1" BEL
        "gtx1_frame_check/rx_data_r_0" BEL
        "gtx3_txsync_i/align_reset_counter_r_4" BEL
        "gtx3_txsync_i/align_reset_counter_r_3" BEL
        "gtx3_txsync_i/align_reset_counter_r_2" BEL
        "gtx3_txsync_i/align_reset_counter_r_1" BEL
        "gtx3_txsync_i/align_reset_counter_r_0" BEL
        "gtx3_txsync_i/wait_before_setphase_counter_r_5" BEL
        "gtx3_txsync_i/wait_before_setphase_counter_r_4" BEL
        "gtx3_txsync_i/wait_before_setphase_counter_r_3" BEL
        "gtx3_txsync_i/wait_before_setphase_counter_r_2" BEL
        "gtx3_txsync_i/wait_before_setphase_counter_r_1" BEL
        "gtx3_txsync_i/wait_before_setphase_counter_r_0" BEL
        "gtx3_txsync_i/sync_counter_r_6" BEL "gtx3_txsync_i/sync_counter_r_5"
        BEL "gtx3_txsync_i/sync_counter_r_4" BEL
        "gtx3_txsync_i/sync_counter_r_3" BEL "gtx3_txsync_i/sync_counter_r_2"
        BEL "gtx3_txsync_i/sync_counter_r_1" BEL
        "gtx3_txsync_i/sync_counter_r_0" BEL "gtx3_txsync_i/ready_r" BEL
        "gtx3_txsync_i/align_reset_r" BEL
        "gtx3_txsync_i/wait_before_setphase_r" BEL
        "gtx3_txsync_i/phase_align_r" BEL "gtx3_txsync_i/begin_r" BEL
        "gtx2_txsync_i/align_reset_counter_r_4" BEL
        "gtx2_txsync_i/align_reset_counter_r_3" BEL
        "gtx2_txsync_i/align_reset_counter_r_2" BEL
        "gtx2_txsync_i/align_reset_counter_r_1" BEL
        "gtx2_txsync_i/align_reset_counter_r_0" BEL
        "gtx2_txsync_i/wait_before_setphase_counter_r_5" BEL
        "gtx2_txsync_i/wait_before_setphase_counter_r_4" BEL
        "gtx2_txsync_i/wait_before_setphase_counter_r_3" BEL
        "gtx2_txsync_i/wait_before_setphase_counter_r_2" BEL
        "gtx2_txsync_i/wait_before_setphase_counter_r_1" BEL
        "gtx2_txsync_i/wait_before_setphase_counter_r_0" BEL
        "gtx2_txsync_i/sync_counter_r_6" BEL "gtx2_txsync_i/sync_counter_r_5"
        BEL "gtx2_txsync_i/sync_counter_r_4" BEL
        "gtx2_txsync_i/sync_counter_r_3" BEL "gtx2_txsync_i/sync_counter_r_2"
        BEL "gtx2_txsync_i/sync_counter_r_1" BEL
        "gtx2_txsync_i/sync_counter_r_0" BEL "gtx2_txsync_i/ready_r" BEL
        "gtx2_txsync_i/align_reset_r" BEL
        "gtx2_txsync_i/wait_before_setphase_r" BEL
        "gtx2_txsync_i/phase_align_r" BEL "gtx2_txsync_i/begin_r" BEL
        "gtx1_txsync_i/align_reset_counter_r_4" BEL
        "gtx1_txsync_i/align_reset_counter_r_3" BEL
        "gtx1_txsync_i/align_reset_counter_r_2" BEL
        "gtx1_txsync_i/align_reset_counter_r_1" BEL
        "gtx1_txsync_i/align_reset_counter_r_0" BEL
        "gtx1_txsync_i/wait_before_setphase_counter_r_5" BEL
        "gtx1_txsync_i/wait_before_setphase_counter_r_4" BEL
        "gtx1_txsync_i/wait_before_setphase_counter_r_3" BEL
        "gtx1_txsync_i/wait_before_setphase_counter_r_2" BEL
        "gtx1_txsync_i/wait_before_setphase_counter_r_1" BEL
        "gtx1_txsync_i/wait_before_setphase_counter_r_0" BEL
        "gtx1_txsync_i/sync_counter_r_6" BEL "gtx1_txsync_i/sync_counter_r_5"
        BEL "gtx1_txsync_i/sync_counter_r_4" BEL
        "gtx1_txsync_i/sync_counter_r_3" BEL "gtx1_txsync_i/sync_counter_r_2"
        BEL "gtx1_txsync_i/sync_counter_r_1" BEL
        "gtx1_txsync_i/sync_counter_r_0" BEL "gtx1_txsync_i/ready_r" BEL
        "gtx1_txsync_i/align_reset_r" BEL
        "gtx1_txsync_i/wait_before_setphase_r" BEL
        "gtx1_txsync_i/phase_align_r" BEL "gtx1_txsync_i/begin_r" BEL
        "gtx0_txsync_i/align_reset_counter_r_4" BEL
        "gtx0_txsync_i/align_reset_counter_r_3" BEL
        "gtx0_txsync_i/align_reset_counter_r_2" BEL
        "gtx0_txsync_i/align_reset_counter_r_1" BEL
        "gtx0_txsync_i/align_reset_counter_r_0" BEL
        "gtx0_txsync_i/wait_before_setphase_counter_r_5" BEL
        "gtx0_txsync_i/wait_before_setphase_counter_r_4" BEL
        "gtx0_txsync_i/wait_before_setphase_counter_r_3" BEL
        "gtx0_txsync_i/wait_before_setphase_counter_r_2" BEL
        "gtx0_txsync_i/wait_before_setphase_counter_r_1" BEL
        "gtx0_txsync_i/wait_before_setphase_counter_r_0" BEL
        "gtx0_txsync_i/sync_counter_r_6" BEL "gtx0_txsync_i/sync_counter_r_5"
        BEL "gtx0_txsync_i/sync_counter_r_4" BEL
        "gtx0_txsync_i/sync_counter_r_3" BEL "gtx0_txsync_i/sync_counter_r_2"
        BEL "gtx0_txsync_i/sync_counter_r_1" BEL
        "gtx0_txsync_i/sync_counter_r_0" BEL "gtx0_txsync_i/ready_r" BEL
        "gtx0_txsync_i/align_reset_r" BEL
        "gtx0_txsync_i/wait_before_setphase_r" BEL
        "gtx0_txsync_i/phase_align_r" BEL "gtx0_txsync_i/begin_r" BEL
        "gtx3_frame_gen/read_counter_i_8" BEL
        "gtx3_frame_gen/read_counter_i_7" BEL
        "gtx3_frame_gen/read_counter_i_6" BEL
        "gtx3_frame_gen/read_counter_i_5" BEL
        "gtx3_frame_gen/read_counter_i_4" BEL
        "gtx3_frame_gen/read_counter_i_3" BEL
        "gtx3_frame_gen/read_counter_i_2" BEL
        "gtx3_frame_gen/read_counter_i_1" BEL
        "gtx3_frame_gen/read_counter_i_0" BEL "gtx3_frame_gen/TX_DATA_15" BEL
        "gtx3_frame_gen/TX_DATA_14" BEL "gtx3_frame_gen/TX_DATA_13" BEL
        "gtx3_frame_gen/TX_DATA_12" BEL "gtx3_frame_gen/TX_DATA_11" BEL
        "gtx3_frame_gen/TX_DATA_10" BEL "gtx3_frame_gen/TX_DATA_9" BEL
        "gtx3_frame_gen/TX_DATA_8" BEL "gtx3_frame_gen/TX_DATA_7" BEL
        "gtx3_frame_gen/TX_DATA_6" BEL "gtx3_frame_gen/TX_DATA_5" BEL
        "gtx3_frame_gen/TX_DATA_4" BEL "gtx3_frame_gen/TX_DATA_3" BEL
        "gtx3_frame_gen/TX_DATA_2" BEL "gtx3_frame_gen/TX_DATA_1" BEL
        "gtx3_frame_gen/TX_DATA_0" BEL "gtx3_frame_gen/TX_CHARISK_1" BEL
        "gtx3_frame_gen/TX_CHARISK_0" BEL "gtx2_frame_gen/read_counter_i_8"
        BEL "gtx2_frame_gen/read_counter_i_7" BEL
        "gtx2_frame_gen/read_counter_i_6" BEL
        "gtx2_frame_gen/read_counter_i_5" BEL
        "gtx2_frame_gen/read_counter_i_4" BEL
        "gtx2_frame_gen/read_counter_i_3" BEL
        "gtx2_frame_gen/read_counter_i_2" BEL
        "gtx2_frame_gen/read_counter_i_1" BEL
        "gtx2_frame_gen/read_counter_i_0" BEL "gtx2_frame_gen/TX_DATA_15" BEL
        "gtx2_frame_gen/TX_DATA_14" BEL "gtx2_frame_gen/TX_DATA_13" BEL
        "gtx2_frame_gen/TX_DATA_12" BEL "gtx2_frame_gen/TX_DATA_11" BEL
        "gtx2_frame_gen/TX_DATA_10" BEL "gtx2_frame_gen/TX_DATA_9" BEL
        "gtx2_frame_gen/TX_DATA_8" BEL "gtx2_frame_gen/TX_DATA_7" BEL
        "gtx2_frame_gen/TX_DATA_6" BEL "gtx2_frame_gen/TX_DATA_5" BEL
        "gtx2_frame_gen/TX_DATA_4" BEL "gtx2_frame_gen/TX_DATA_3" BEL
        "gtx2_frame_gen/TX_DATA_2" BEL "gtx2_frame_gen/TX_DATA_1" BEL
        "gtx2_frame_gen/TX_DATA_0" BEL "gtx2_frame_gen/TX_CHARISK_1" BEL
        "gtx2_frame_gen/TX_CHARISK_0" BEL "gtx1_frame_gen/read_counter_i_8"
        BEL "gtx1_frame_gen/read_counter_i_7" BEL
        "gtx1_frame_gen/read_counter_i_6" BEL
        "gtx1_frame_gen/read_counter_i_5" BEL
        "gtx1_frame_gen/read_counter_i_4" BEL
        "gtx1_frame_gen/read_counter_i_3" BEL
        "gtx1_frame_gen/read_counter_i_2" BEL
        "gtx1_frame_gen/read_counter_i_1" BEL
        "gtx1_frame_gen/read_counter_i_0" BEL "gtx1_frame_gen/TX_DATA_15" BEL
        "gtx1_frame_gen/TX_DATA_14" BEL "gtx1_frame_gen/TX_DATA_13" BEL
        "gtx1_frame_gen/TX_DATA_12" BEL "gtx1_frame_gen/TX_DATA_11" BEL
        "gtx1_frame_gen/TX_DATA_10" BEL "gtx1_frame_gen/TX_DATA_9" BEL
        "gtx1_frame_gen/TX_DATA_8" BEL "gtx1_frame_gen/TX_DATA_7" BEL
        "gtx1_frame_gen/TX_DATA_6" BEL "gtx1_frame_gen/TX_DATA_5" BEL
        "gtx1_frame_gen/TX_DATA_4" BEL "gtx1_frame_gen/TX_DATA_3" BEL
        "gtx1_frame_gen/TX_DATA_2" BEL "gtx1_frame_gen/TX_DATA_1" BEL
        "gtx1_frame_gen/TX_DATA_0" BEL "gtx1_frame_gen/TX_CHARISK_1" BEL
        "gtx1_frame_gen/TX_CHARISK_0" BEL "gtx0_frame_gen/read_counter_i_8"
        BEL "gtx0_frame_gen/read_counter_i_7" BEL
        "gtx0_frame_gen/read_counter_i_6" BEL
        "gtx0_frame_gen/read_counter_i_5" BEL
        "gtx0_frame_gen/read_counter_i_4" BEL
        "gtx0_frame_gen/read_counter_i_3" BEL
        "gtx0_frame_gen/read_counter_i_2" BEL
        "gtx0_frame_gen/read_counter_i_1" BEL
        "gtx0_frame_gen/read_counter_i_0" BEL "gtx0_frame_gen/TX_DATA_15" BEL
        "gtx0_frame_gen/TX_DATA_14" BEL "gtx0_frame_gen/TX_DATA_13" BEL
        "gtx0_frame_gen/TX_DATA_12" BEL "gtx0_frame_gen/TX_DATA_11" BEL
        "gtx0_frame_gen/TX_DATA_10" BEL "gtx0_frame_gen/TX_DATA_9" BEL
        "gtx0_frame_gen/TX_DATA_8" BEL "gtx0_frame_gen/TX_DATA_7" BEL
        "gtx0_frame_gen/TX_DATA_6" BEL "gtx0_frame_gen/TX_DATA_5" BEL
        "gtx0_frame_gen/TX_DATA_4" BEL "gtx0_frame_gen/TX_DATA_3" BEL
        "gtx0_frame_gen/TX_DATA_2" BEL "gtx0_frame_gen/TX_DATA_1" BEL
        "gtx0_frame_gen/TX_DATA_0" BEL "gtx0_frame_gen/TX_CHARISK_1" BEL
        "gtx0_frame_gen/TX_CHARISK_0" BEL "gtx0_frame_check/error_detected_r"
        BEL "gtx0_frame_check/data_error_detected_r" BEL
        "gtx3_frame_check/error_detected_r" BEL
        "gtx3_frame_check/data_error_detected_r" BEL
        "gtx2_frame_check/error_detected_r" BEL
        "gtx2_frame_check/data_error_detected_r" BEL
        "gtx1_frame_check/error_detected_r" BEL
        "gtx1_frame_check/data_error_detected_r" BEL "gtx0_frame_check/sel_0"
        BEL "gtx3_frame_check/sel_0" BEL "gtx2_frame_check/sel_0" BEL
        "gtx1_frame_check/sel_0" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_13" BEL
        "gtx0_frame_check/rx_data_r_track_131" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_15" BEL
        "gtx0_frame_check/rx_data_r_track_151" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_14" BEL
        "gtx0_frame_check/rx_data_r_track_141" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_12" BEL
        "gtx0_frame_check/rx_data_r_track_121" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_11" BEL
        "gtx0_frame_check/rx_data_r_track_111" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_10" BEL
        "gtx0_frame_check/rx_data_r_track_101" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_9" BEL
        "gtx0_frame_check/rx_data_r_track_91" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_8" BEL
        "gtx0_frame_check/rx_data_r_track_81" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_7" BEL
        "gtx0_frame_check/rx_data_r_track_71" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_6" BEL
        "gtx0_frame_check/rx_data_r_track_61" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_5" BEL
        "gtx0_frame_check/rx_data_r_track_51" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_4" BEL
        "gtx0_frame_check/rx_data_r_track_41" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_3" BEL
        "gtx0_frame_check/rx_data_r_track_31" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_2" BEL
        "gtx0_frame_check/rx_data_r_track_21" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_1" BEL
        "gtx0_frame_check/rx_data_r_track_112" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_0" BEL
        "gtx0_frame_check/rx_data_r_track_01" BEL
        "gtx0_frame_check/Mshreg_track_data_r4" BEL
        "gtx0_frame_check/track_data_r4" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_13" BEL
        "gtx3_frame_check/rx_data_r_track_131" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_15" BEL
        "gtx3_frame_check/rx_data_r_track_151" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_14" BEL
        "gtx3_frame_check/rx_data_r_track_141" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_12" BEL
        "gtx3_frame_check/rx_data_r_track_121" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_11" BEL
        "gtx3_frame_check/rx_data_r_track_111" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_10" BEL
        "gtx3_frame_check/rx_data_r_track_101" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_9" BEL
        "gtx3_frame_check/rx_data_r_track_91" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_8" BEL
        "gtx3_frame_check/rx_data_r_track_81" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_7" BEL
        "gtx3_frame_check/rx_data_r_track_71" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_6" BEL
        "gtx3_frame_check/rx_data_r_track_61" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_5" BEL
        "gtx3_frame_check/rx_data_r_track_51" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_4" BEL
        "gtx3_frame_check/rx_data_r_track_41" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_3" BEL
        "gtx3_frame_check/rx_data_r_track_31" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_2" BEL
        "gtx3_frame_check/rx_data_r_track_21" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_1" BEL
        "gtx3_frame_check/rx_data_r_track_112" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_0" BEL
        "gtx3_frame_check/rx_data_r_track_01" BEL
        "gtx3_frame_check/Mshreg_track_data_r4" BEL
        "gtx3_frame_check/track_data_r4" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_13" BEL
        "gtx2_frame_check/rx_data_r_track_131" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_15" BEL
        "gtx2_frame_check/rx_data_r_track_151" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_14" BEL
        "gtx2_frame_check/rx_data_r_track_141" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_12" BEL
        "gtx2_frame_check/rx_data_r_track_121" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_11" BEL
        "gtx2_frame_check/rx_data_r_track_111" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_10" BEL
        "gtx2_frame_check/rx_data_r_track_101" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_9" BEL
        "gtx2_frame_check/rx_data_r_track_91" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_8" BEL
        "gtx2_frame_check/rx_data_r_track_81" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_7" BEL
        "gtx2_frame_check/rx_data_r_track_71" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_6" BEL
        "gtx2_frame_check/rx_data_r_track_61" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_5" BEL
        "gtx2_frame_check/rx_data_r_track_51" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_4" BEL
        "gtx2_frame_check/rx_data_r_track_41" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_3" BEL
        "gtx2_frame_check/rx_data_r_track_31" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_2" BEL
        "gtx2_frame_check/rx_data_r_track_21" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_1" BEL
        "gtx2_frame_check/rx_data_r_track_112" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_0" BEL
        "gtx2_frame_check/rx_data_r_track_01" BEL
        "gtx2_frame_check/Mshreg_track_data_r4" BEL
        "gtx2_frame_check/track_data_r4" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_13" BEL
        "gtx1_frame_check/rx_data_r_track_131" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_15" BEL
        "gtx1_frame_check/rx_data_r_track_151" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_14" BEL
        "gtx1_frame_check/rx_data_r_track_141" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_12" BEL
        "gtx1_frame_check/rx_data_r_track_121" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_11" BEL
        "gtx1_frame_check/rx_data_r_track_111" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_10" BEL
        "gtx1_frame_check/rx_data_r_track_101" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_9" BEL
        "gtx1_frame_check/rx_data_r_track_91" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_8" BEL
        "gtx1_frame_check/rx_data_r_track_81" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_7" BEL
        "gtx1_frame_check/rx_data_r_track_71" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_6" BEL
        "gtx1_frame_check/rx_data_r_track_61" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_5" BEL
        "gtx1_frame_check/rx_data_r_track_51" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_4" BEL
        "gtx1_frame_check/rx_data_r_track_41" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_3" BEL
        "gtx1_frame_check/rx_data_r_track_31" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_2" BEL
        "gtx1_frame_check/rx_data_r_track_21" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_1" BEL
        "gtx1_frame_check/rx_data_r_track_112" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_0" BEL
        "gtx1_frame_check/rx_data_r_track_01" BEL
        "gtx1_frame_check/Mshreg_track_data_r4" BEL
        "gtx1_frame_check/track_data_r4" BEL "gtx0_rx_system_reset_c_shift1"
        BEL "gtx0_rx_system_reset_c_shift2" BEL
        "gtx0_rx_system_reset_c_shift3" BEL "gtx0_rx_system_reset_c_shift4"
        BEL "gtx0_frame_check/rx_data_r_track_0" BEL
        "gtx0_frame_check/rx_data_r_track_10" BEL
        "gtx0_frame_check/rx_data_r_track_11" BEL
        "gtx0_frame_check/rx_data_r_track_12" BEL
        "gtx0_frame_check/rx_data_r_track_13" BEL
        "gtx0_frame_check/rx_data_r_track_14" BEL
        "gtx0_frame_check/rx_data_r_track_15" BEL
        "gtx0_frame_check/rx_data_r_track_1" BEL
        "gtx0_frame_check/rx_data_r_track_2" BEL
        "gtx0_frame_check/rx_data_r_track_3" BEL
        "gtx0_frame_check/rx_data_r_track_4" BEL
        "gtx0_frame_check/rx_data_r_track_5" BEL
        "gtx0_frame_check/rx_data_r_track_6" BEL
        "gtx0_frame_check/rx_data_r_track_7" BEL
        "gtx0_frame_check/rx_data_r_track_8" BEL
        "gtx0_frame_check/rx_data_r_track_9" BEL
        "gtx1_rx_system_reset_c_shift1" BEL "gtx1_rx_system_reset_c_shift2"
        BEL "gtx1_rx_system_reset_c_shift3" BEL
        "gtx1_rx_system_reset_c_shift4" BEL
        "gtx1_frame_check/rx_data_r_track_0" BEL
        "gtx1_frame_check/rx_data_r_track_10" BEL
        "gtx1_frame_check/rx_data_r_track_11" BEL
        "gtx1_frame_check/rx_data_r_track_12" BEL
        "gtx1_frame_check/rx_data_r_track_13" BEL
        "gtx1_frame_check/rx_data_r_track_14" BEL
        "gtx1_frame_check/rx_data_r_track_15" BEL
        "gtx1_frame_check/rx_data_r_track_1" BEL
        "gtx1_frame_check/rx_data_r_track_2" BEL
        "gtx1_frame_check/rx_data_r_track_3" BEL
        "gtx1_frame_check/rx_data_r_track_4" BEL
        "gtx1_frame_check/rx_data_r_track_5" BEL
        "gtx1_frame_check/rx_data_r_track_6" BEL
        "gtx1_frame_check/rx_data_r_track_7" BEL
        "gtx1_frame_check/rx_data_r_track_8" BEL
        "gtx1_frame_check/rx_data_r_track_9" BEL
        "gtx2_rx_system_reset_c_shift1" BEL "gtx2_rx_system_reset_c_shift2"
        BEL "gtx2_rx_system_reset_c_shift3" BEL
        "gtx2_rx_system_reset_c_shift4" BEL
        "gtx2_frame_check/rx_data_r_track_0" BEL
        "gtx2_frame_check/rx_data_r_track_10" BEL
        "gtx2_frame_check/rx_data_r_track_11" BEL
        "gtx2_frame_check/rx_data_r_track_12" BEL
        "gtx2_frame_check/rx_data_r_track_13" BEL
        "gtx2_frame_check/rx_data_r_track_14" BEL
        "gtx2_frame_check/rx_data_r_track_15" BEL
        "gtx2_frame_check/rx_data_r_track_1" BEL
        "gtx2_frame_check/rx_data_r_track_2" BEL
        "gtx2_frame_check/rx_data_r_track_3" BEL
        "gtx2_frame_check/rx_data_r_track_4" BEL
        "gtx2_frame_check/rx_data_r_track_5" BEL
        "gtx2_frame_check/rx_data_r_track_6" BEL
        "gtx2_frame_check/rx_data_r_track_7" BEL
        "gtx2_frame_check/rx_data_r_track_8" BEL
        "gtx2_frame_check/rx_data_r_track_9" BEL
        "gtx3_rx_system_reset_c_shift1" BEL "gtx3_rx_system_reset_c_shift2"
        BEL "gtx3_rx_system_reset_c_shift3" BEL
        "gtx3_rx_system_reset_c_shift4" BEL
        "gtx3_frame_check/rx_data_r_track_0" BEL
        "gtx3_frame_check/rx_data_r_track_10" BEL
        "gtx3_frame_check/rx_data_r_track_11" BEL
        "gtx3_frame_check/rx_data_r_track_12" BEL
        "gtx3_frame_check/rx_data_r_track_13" BEL
        "gtx3_frame_check/rx_data_r_track_14" BEL
        "gtx3_frame_check/rx_data_r_track_15" BEL
        "gtx3_frame_check/rx_data_r_track_1" BEL
        "gtx3_frame_check/rx_data_r_track_2" BEL
        "gtx3_frame_check/rx_data_r_track_3" BEL
        "gtx3_frame_check/rx_data_r_track_4" BEL
        "gtx3_frame_check/rx_data_r_track_5" BEL
        "gtx3_frame_check/rx_data_r_track_6" BEL
        "gtx3_frame_check/rx_data_r_track_7" BEL
        "gtx3_frame_check/rx_data_r_track_8" BEL
        "gtx3_frame_check/rx_data_r_track_9" BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[31].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[30].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[29].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[28].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[27].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[26].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[25].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[24].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[23].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[22].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[21].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[20].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[19].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[18].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[17].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[16].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[15].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[14].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[13].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[12].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[11].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[10].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[9].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[8].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[7].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[6].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[5].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[4].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[3].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[2].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[1].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[124].UPDATE_CELL/GEN_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[125].UPDATE_CELL/GEN_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[126].UPDATE_CELL/GEN_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[127].UPDATE_CELL/GEN_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[60].SYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[61].SYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[62].SYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[63].SYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT_ADDR.SYNC_OUT_ADDR/DLY1_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT_ADDR.SYNC_OUT_ADDR/DLY2_REG"
        BEL "chipscope.rx_data_vio_i/U0/I_VIO/GEN_TRANS.U_ARM/U_DOUT0" BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_TRANS.U_ARM/U_DOUT1" BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_TRANS.U_ARM/U_DOUT" BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_TRANS.U_ARM/U_RFDRE" BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_TRANS.U_ARM/U_GEN_DELAY[1].U_FD"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT_ADDR.SYNC_OUT_ADDR/COUNT/G[0].U_FDRE"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT_ADDR.SYNC_OUT_ADDR/COUNT/G[1].U_FDRE"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT_ADDR.SYNC_OUT_ADDR/COUNT/G[2].U_FDRE"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT_ADDR.SYNC_OUT_ADDR/COUNT/G[3].U_FDRE"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[29].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[28].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[27].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[26].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[25].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[24].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[23].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[22].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[21].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[20].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[19].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[18].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[17].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[16].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[15].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[14].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[13].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[12].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[11].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[10].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[9].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[8].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[7].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[6].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[5].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[4].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[3].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[2].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[1].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[121].UPDATE_CELL/GEN_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[122].UPDATE_CELL/GEN_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[123].UPDATE_CELL/GEN_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[124].UPDATE_CELL/GEN_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[125].UPDATE_CELL/GEN_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[126].UPDATE_CELL/GEN_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[127].UPDATE_CELL/GEN_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[57].SYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[58].SYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[59].SYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[60].SYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[61].SYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[62].SYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[63].SYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT_ADDR.SYNC_OUT_ADDR/DLY1_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT_ADDR.SYNC_OUT_ADDR/DLY2_REG"
        BEL "chipscope.tx_data_vio_i/U0/I_VIO/GEN_TRANS.U_ARM/U_DOUT0" BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_TRANS.U_ARM/U_DOUT1" BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_TRANS.U_ARM/U_DOUT" BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_TRANS.U_ARM/U_RFDRE" BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_TRANS.U_ARM/U_GEN_DELAY[1].U_FD"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT_ADDR.SYNC_OUT_ADDR/COUNT/G[0].U_FDRE"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT_ADDR.SYNC_OUT_ADDR/COUNT/G[1].U_FDRE"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT_ADDR.SYNC_OUT_ADDR/COUNT/G[2].U_FDRE"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT_ADDR.SYNC_OUT_ADDR/COUNT/G[3].U_FDRE"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[31].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[21].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[20].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[19].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[18].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[17].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[16].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[15].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[14].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[13].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[12].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[11].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[10].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[9].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[8].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[7].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[6].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[5].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[4].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[3].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[2].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[1].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TC/I_TSEQ_NEQ2.U_TC_EQUATION/I_SRLT_NE_1.I_NMU_1_TO_4.U_TCL/I_OUTREG.U_DOUT"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TC/I_STORAGE_QUAL.U_STORAGE_QUAL/I_SRLT_NE_1.I_NMU_1_TO_4.U_TCL/I_OUTREG.U_DOUT"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TC/I_STORAGE_QUAL.U_STORAGE_QUAL/I_SRLT_NE_1.I_NMU_1_TO_4.U_TRIGQ"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TC/I_TSEQ_NEQ2.U_TC_EQUATION/I_SRLT_NE_1.I_NMU_1_TO_4.U_TRIGQ"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TC/I_STORAGE_QUAL.U_CAP_DLY"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_OREG.I_YES_OREG.U_OREG"
        BEL "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/F_NO_TCMC.U_FDR" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[84].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[83].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[82].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[81].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[80].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[79].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[78].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[77].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[76].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[75].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[74].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[73].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[72].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[71].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[70].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[69].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[68].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[67].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[66].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[65].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[64].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[63].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[62].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[61].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[60].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[59].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[58].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[57].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[56].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[55].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[54].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[53].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[52].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[51].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[50].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[49].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[48].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[47].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[46].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[45].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[44].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[43].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[42].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[41].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[40].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[39].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[38].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[37].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[36].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[35].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[34].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[33].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[32].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[31].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[30].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[29].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[28].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[27].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[26].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[25].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[24].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[23].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[22].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[21].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[20].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[19].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[18].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[17].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[16].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[15].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[14].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[13].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[12].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[11].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[10].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[9].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[8].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[7].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[6].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[5].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[4].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[3].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[2].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[1].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[0].U_TQ" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[84].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[83].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[82].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[81].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[80].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[79].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[78].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[77].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[76].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[75].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[74].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[73].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[72].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[71].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[70].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[69].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[68].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[67].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[66].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[65].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[64].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[63].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[62].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[61].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[60].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[59].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[58].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[57].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[56].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[55].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[54].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[53].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[52].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[51].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[50].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[49].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[48].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[47].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[46].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[45].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[44].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[43].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[42].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[41].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[40].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[39].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[38].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[37].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[36].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[35].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[34].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[33].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[32].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[31].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[30].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[29].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[28].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[27].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[26].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[25].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[24].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[23].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[22].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[21].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[20].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[19].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[18].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[17].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[16].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[15].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[14].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[13].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[12].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[11].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[10].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[9].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[8].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[7].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[6].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[5].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[4].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[3].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[2].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[1].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[0].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[84].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[83].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[82].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[81].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[80].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[79].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[78].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[77].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[76].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[75].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[74].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[73].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[72].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[71].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[70].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[69].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[68].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[67].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[66].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[65].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[64].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[63].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[62].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[61].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[60].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[59].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[58].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[57].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[56].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[55].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[54].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[53].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[52].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[51].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[50].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[49].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[48].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[47].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[46].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[45].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[44].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[43].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[42].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[41].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[40].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[39].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[38].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[37].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[36].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[35].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[34].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[33].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[32].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[31].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[30].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[29].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[28].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[27].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[26].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[25].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[24].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[23].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[22].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[21].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[20].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[19].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[18].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[17].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[16].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[15].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[14].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[13].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[12].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[11].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[10].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[9].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[8].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[7].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[6].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[5].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[4].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[3].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[2].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[1].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[0].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[0].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[1].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[2].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[3].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[4].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[5].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[6].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[7].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[8].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[9].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[10].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[11].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[12].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[13].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[14].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[15].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[16].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[17].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[18].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[19].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[20].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[21].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[22].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[23].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[24].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[25].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[26].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[27].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[28].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[29].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[30].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[31].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[32].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[33].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[34].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[35].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[36].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[37].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[38].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[39].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[40].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[41].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[42].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[43].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[44].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[45].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[46].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[47].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[48].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[49].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[50].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[51].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[52].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[53].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[54].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[55].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[56].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[57].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[58].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[59].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[60].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[61].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[62].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[63].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[64].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[65].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[66].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[67].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[68].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[69].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[70].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[71].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[72].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[73].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[74].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[75].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[76].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[77].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[78].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[79].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[80].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[81].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[82].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[83].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[84].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[0].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[1].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[2].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[3].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[4].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[5].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[6].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[7].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[8].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[9].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[10].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[11].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[12].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[13].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[14].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[15].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[16].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[17].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[18].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[19].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[20].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[21].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[22].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[23].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[24].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[25].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[26].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[27].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[28].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[29].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[30].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[31].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[32].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[33].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[34].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[35].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[36].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[37].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[38].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[39].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[40].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[41].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[42].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[43].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[44].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[45].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[46].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[47].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[48].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[49].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[50].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[51].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[52].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[53].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[54].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[55].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[56].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[57].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[58].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[59].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[60].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[61].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[62].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[63].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[64].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[65].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[66].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[67].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[68].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[69].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[70].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[71].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[72].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[73].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[74].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[75].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[76].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[77].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[78].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[79].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[80].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[81].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[82].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[83].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[84].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[10].U_GAND_SRL_SLICE/I_IS_TERMINATION_SLICE_NE0.I_USE_OUTPUT_REG_NE0.U_OREG"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/I_MC_YES.U_MC/I_SRLT_NE_1.U_MCNT/G[0].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/I_MC_YES.U_MC/U_DOUT"
        BEL "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_DSL1/U_DOUT0" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_DSL1/U_DOUT1" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_DSL1/U_DOUT" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_DSL1/U_RFDRE" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_DSL1/U_GEN_DELAY[1].U_FD"
        BEL "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_RISING" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_STATE0" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_STATE1" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/G_NS[0].U_NSQ" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/G_NS[1].U_NSQ" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/G_NS[2].U_NSQ" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/G_NS[3].U_NSQ" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/G_NS[4].U_NSQ" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/G_NS[5].U_NSQ" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/G_NS[6].U_NSQ" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/G_NS[7].U_NSQ" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/G_NS[8].U_NSQ" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/G_NS[9].U_NSQ" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_CR" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_DSL3" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_DSL2" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/G_RST[7].U_RST" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/G_RST[6].U_RST" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/G_RST[5].U_RST" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/G_RST[4].U_RST" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/G_RST[3].U_RST" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/G_RST[2].U_RST" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/G_RST[1].U_RST" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/G_RST[0].U_RST" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_POR" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_HALT_XFER/U_GEN_DELAY[2].U_FD"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_HALT_XFER/U_GEN_DELAY[1].U_FD"
        BEL "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_HALT_XFER/U_RFDRE" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_HALT_XFER/U_DOUT" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_HALT_XFER/U_DOUT1" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_HALT_XFER/U_DOUT0" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_ARM_XFER/U_GEN_DELAY[4].U_FD"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_ARM_XFER/U_GEN_DELAY[3].U_FD"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_ARM_XFER/U_GEN_DELAY[2].U_FD"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_ARM_XFER/U_GEN_DELAY[1].U_FD"
        BEL "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_ARM_XFER/U_RFDRE" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_ARM_XFER/U_DOUT" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_ARM_XFER/U_DOUT1" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_ARM_XFER/U_DOUT0" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_SRLT_NE_1.U_CDONE/I_YESLUT6.I_YES_RPM.I_YES_OREG.OUT_REG"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_SRLT_NE_1.U_NS1/I_YESLUT6.I_YES_RPM.I_YES_OREG.OUT_REG"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_SRLT_NE_1.U_NS0/I_YESLUT6.I_YES_RPM.I_YES_OREG.OUT_REG"
        BEL "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_TRIG1" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_TRIG0" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_INTCAP_F.U_CAPWE1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_INTCAP_F.U_CAPWE0"
        BEL "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_SCNT_CMP_Q"
        BEL "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_WCNT_LCMP_Q"
        BEL "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_WCNT_HCMP_Q"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_NO_TSEQ.I_SRLT_NE_1.U_SCNT/G[9].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_NO_TSEQ.I_SRLT_NE_1.U_SCNT/G[8].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_NO_TSEQ.I_SRLT_NE_1.U_SCNT/G[7].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_NO_TSEQ.I_SRLT_NE_1.U_SCNT/G[6].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_NO_TSEQ.I_SRLT_NE_1.U_SCNT/G[5].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_NO_TSEQ.I_SRLT_NE_1.U_SCNT/G[4].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_NO_TSEQ.I_SRLT_NE_1.U_SCNT/G[3].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_NO_TSEQ.I_SRLT_NE_1.U_SCNT/G[2].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_NO_TSEQ.I_SRLT_NE_1.U_SCNT/G[1].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_NO_TSEQ.I_SRLT_NE_1.U_SCNT/G[0].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_SRLT_NE_1.U_WCNT/G[9].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_SRLT_NE_1.U_WCNT/G[8].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_SRLT_NE_1.U_WCNT/G[7].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_SRLT_NE_1.U_WCNT/G[6].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_SRLT_NE_1.U_WCNT/G[5].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_SRLT_NE_1.U_WCNT/G[4].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_SRLT_NE_1.U_WCNT/G[3].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_SRLT_NE_1.U_WCNT/G[2].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_SRLT_NE_1.U_WCNT/G[1].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_SRLT_NE_1.U_WCNT/G[0].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[9].U_CAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[9].U_iCAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[8].U_CAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[8].U_iCAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[7].U_CAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[7].U_iCAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[6].U_CAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[6].U_iCAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[5].U_CAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[5].U_iCAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[4].U_CAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[4].U_iCAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[3].U_CAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[3].U_iCAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[2].U_CAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[2].U_iCAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[1].U_CAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[1].U_iCAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[0].U_CAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[0].U_iCAP_ADDR"
        BEL "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_ECR" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_FULL" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_TRIGGER" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_ARM" PIN
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B18KGT0.u_ramb18/U_RAMB18E1_pins<33>"
        PIN "gtx0_frame_check/dual_port_block_ram_i_pins<63>" PIN
        "gtx0_frame_check/dual_port_block_ram_i_pins<62>" PIN
        "gtx0_frame_gen/dual_port_block_ram_i_pins<63>" PIN
        "gtx0_frame_gen/dual_port_block_ram_i_pins<62>" PIN
        "gtx1_frame_check/dual_port_block_ram_i_pins<63>" PIN
        "gtx1_frame_check/dual_port_block_ram_i_pins<62>" PIN
        "gtx1_frame_gen/dual_port_block_ram_i_pins<63>" PIN
        "gtx1_frame_gen/dual_port_block_ram_i_pins<62>" PIN
        "gtx2_frame_check/dual_port_block_ram_i_pins<63>" PIN
        "gtx2_frame_check/dual_port_block_ram_i_pins<62>" PIN
        "gtx2_frame_gen/dual_port_block_ram_i_pins<63>" PIN
        "gtx2_frame_gen/dual_port_block_ram_i_pins<62>" PIN
        "gtx3_frame_check/dual_port_block_ram_i_pins<63>" PIN
        "gtx3_frame_check/dual_port_block_ram_i_pins<62>" PIN
        "gtx3_frame_gen/dual_port_block_ram_i_pins<63>" PIN
        "gtx3_frame_gen/dual_port_block_ram_i_pins<62>" PIN
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[0].u_ramb36/U_RAMB36_pins<65>"
        PIN
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[0].u_ramb36/U_RAMB36_pins<64>"
        PIN
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[1].u_ramb36/U_RAMB36_pins<65>"
        PIN
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[1].u_ramb36/U_RAMB36_pins<64>";
TIMEGRP gtx0_txusrclk2_i = BEL "gtx0_rxresetdone_i_r" BEL
        "gtx1_rxresetdone_i_r" BEL "gtx0_txresetdone_r" BEL
        "gtx2_rxresetdone_i_r" BEL "gtx1_txresetdone_r" BEL
        "gtx3_rxresetdone_i_r" BEL "gtx2_txresetdone_r" BEL
        "gtx3_txresetdone_r" BEL "gtx0_txresetdone_r2" BEL
        "gtx1_txresetdone_r2" BEL "gtx2_txresetdone_r2" BEL
        "gtx3_txresetdone_r2" BEL "gtx0_rxresetdone_r" BEL
        "gtx1_rxresetdone_r" BEL "gtx2_rxresetdone_r" BEL "gtx3_rxresetdone_r"
        BEL "gtx0_rxresetdone_r2" BEL "gtx1_rxresetdone_r2" BEL
        "gtx2_rxresetdone_r2" BEL "gtx3_rxresetdone_r2" BEL
        "gtx0_rxresetdone_r3" BEL "gtx3_rxresetdone_r3" BEL
        "gtx1_rxresetdone_r3" BEL "gtx2_rxresetdone_r3" PIN
        "xaui_wrapper_i/gtx3_xaui_wrapper_i/gtxe1_i_pins<173>" PIN
        "xaui_wrapper_i/gtx3_xaui_wrapper_i/gtxe1_i_pins<318>" PIN
        "xaui_wrapper_i/gtx3_xaui_wrapper_i/gtxe1_i_pins<173>" PIN
        "xaui_wrapper_i/gtx3_xaui_wrapper_i/gtxe1_i_pins<318>" PIN
        "xaui_wrapper_i/gtx2_xaui_wrapper_i/gtxe1_i_pins<177>" PIN
        "xaui_wrapper_i/gtx2_xaui_wrapper_i/gtxe1_i_pins<322>" PIN
        "xaui_wrapper_i/gtx2_xaui_wrapper_i/gtxe1_i_pins<177>" PIN
        "xaui_wrapper_i/gtx2_xaui_wrapper_i/gtxe1_i_pins<322>" PIN
        "xaui_wrapper_i/gtx1_xaui_wrapper_i/gtxe1_i_pins<177>" PIN
        "xaui_wrapper_i/gtx1_xaui_wrapper_i/gtxe1_i_pins<322>" PIN
        "xaui_wrapper_i/gtx1_xaui_wrapper_i/gtxe1_i_pins<177>" PIN
        "xaui_wrapper_i/gtx1_xaui_wrapper_i/gtxe1_i_pins<322>" PIN
        "xaui_wrapper_i/gtx0_xaui_wrapper_i/gtxe1_i_pins<173>" PIN
        "xaui_wrapper_i/gtx0_xaui_wrapper_i/gtxe1_i_pins<319>" PIN
        "xaui_wrapper_i/gtx0_xaui_wrapper_i/gtxe1_i_pins<173>" PIN
        "xaui_wrapper_i/gtx0_xaui_wrapper_i/gtxe1_i_pins<319>" BEL
        "gtx0_frame_check/read_counter_i_8" BEL
        "gtx0_frame_check/read_counter_i_7" BEL
        "gtx0_frame_check/read_counter_i_6" BEL
        "gtx0_frame_check/read_counter_i_5" BEL
        "gtx0_frame_check/read_counter_i_4" BEL
        "gtx0_frame_check/read_counter_i_3" BEL
        "gtx0_frame_check/read_counter_i_2" BEL
        "gtx0_frame_check/read_counter_i_1" BEL
        "gtx0_frame_check/read_counter_i_0" BEL
        "gtx0_frame_check/error_count_r_7" BEL
        "gtx0_frame_check/error_count_r_6" BEL
        "gtx0_frame_check/error_count_r_5" BEL
        "gtx0_frame_check/error_count_r_4" BEL
        "gtx0_frame_check/error_count_r_3" BEL
        "gtx0_frame_check/error_count_r_2" BEL
        "gtx0_frame_check/error_count_r_1" BEL
        "gtx0_frame_check/error_count_r_0" BEL
        "gtx0_frame_check/register_chan_seq[0].rx_chanbond_reg_0" BEL
        "gtx0_frame_check/rx_data_r3_15" BEL "gtx0_frame_check/rx_data_r3_14"
        BEL "gtx0_frame_check/rx_data_r3_13" BEL
        "gtx0_frame_check/rx_data_r3_12" BEL "gtx0_frame_check/rx_data_r3_11"
        BEL "gtx0_frame_check/rx_data_r3_10" BEL
        "gtx0_frame_check/rx_data_r3_9" BEL "gtx0_frame_check/rx_data_r3_8"
        BEL "gtx0_frame_check/rx_data_r3_7" BEL
        "gtx0_frame_check/rx_data_r3_6" BEL "gtx0_frame_check/rx_data_r3_5"
        BEL "gtx0_frame_check/rx_data_r3_4" BEL
        "gtx0_frame_check/rx_data_r3_3" BEL "gtx0_frame_check/rx_data_r3_2"
        BEL "gtx0_frame_check/rx_data_r3_1" BEL
        "gtx0_frame_check/rx_data_r3_0" BEL "gtx0_frame_check/rxctrl_r3_1" BEL
        "gtx0_frame_check/rxctrl_r3_0" BEL "gtx0_frame_check/bram_data_r_15"
        BEL "gtx0_frame_check/bram_data_r_14" BEL
        "gtx0_frame_check/bram_data_r_13" BEL
        "gtx0_frame_check/bram_data_r_12" BEL
        "gtx0_frame_check/bram_data_r_11" BEL
        "gtx0_frame_check/bram_data_r_10" BEL "gtx0_frame_check/bram_data_r_9"
        BEL "gtx0_frame_check/bram_data_r_8" BEL
        "gtx0_frame_check/bram_data_r_7" BEL "gtx0_frame_check/bram_data_r_6"
        BEL "gtx0_frame_check/bram_data_r_5" BEL
        "gtx0_frame_check/bram_data_r_4" BEL "gtx0_frame_check/bram_data_r_3"
        BEL "gtx0_frame_check/bram_data_r_2" BEL
        "gtx0_frame_check/bram_data_r_1" BEL "gtx0_frame_check/bram_data_r_0"
        BEL "gtx0_frame_check/rxctrl_r2_1" BEL "gtx0_frame_check/rxctrl_r2_0"
        BEL "gtx0_frame_check/rx_data_r2_15" BEL
        "gtx0_frame_check/rx_data_r2_14" BEL "gtx0_frame_check/rx_data_r2_13"
        BEL "gtx0_frame_check/rx_data_r2_12" BEL
        "gtx0_frame_check/rx_data_r2_11" BEL "gtx0_frame_check/rx_data_r2_10"
        BEL "gtx0_frame_check/rx_data_r2_9" BEL
        "gtx0_frame_check/rx_data_r2_8" BEL "gtx0_frame_check/rx_data_r2_7"
        BEL "gtx0_frame_check/rx_data_r2_6" BEL
        "gtx0_frame_check/rx_data_r2_5" BEL "gtx0_frame_check/rx_data_r2_4"
        BEL "gtx0_frame_check/rx_data_r2_3" BEL
        "gtx0_frame_check/rx_data_r2_2" BEL "gtx0_frame_check/rx_data_r2_1"
        BEL "gtx0_frame_check/rx_data_r2_0" BEL
        "gtx0_frame_check/rx_chanbond_seq_r2" BEL
        "gtx0_frame_check/RX_ENMCOMMA_ALIGN" BEL "gtx0_frame_check/begin_r"
        BEL "gtx0_frame_check/track_data_r" BEL
        "gtx0_frame_check/start_of_packet_detected_r" BEL
        "gtx0_frame_check/rx_chanbond_seq_r" BEL "gtx0_frame_check/rxctrl_r_1"
        BEL "gtx0_frame_check/rxctrl_r_0" BEL "gtx0_frame_check/rx_data_r_15"
        BEL "gtx0_frame_check/rx_data_r_14" BEL
        "gtx0_frame_check/rx_data_r_13" BEL "gtx0_frame_check/rx_data_r_12"
        BEL "gtx0_frame_check/rx_data_r_11" BEL
        "gtx0_frame_check/rx_data_r_10" BEL "gtx0_frame_check/rx_data_r_9" BEL
        "gtx0_frame_check/rx_data_r_8" BEL "gtx0_frame_check/rx_data_r_7" BEL
        "gtx0_frame_check/rx_data_r_6" BEL "gtx0_frame_check/rx_data_r_5" BEL
        "gtx0_frame_check/rx_data_r_4" BEL "gtx0_frame_check/rx_data_r_3" BEL
        "gtx0_frame_check/rx_data_r_2" BEL "gtx0_frame_check/rx_data_r_1" BEL
        "gtx0_frame_check/rx_data_r_0" BEL "gtx3_frame_check/read_counter_i_8"
        BEL "gtx3_frame_check/read_counter_i_7" BEL
        "gtx3_frame_check/read_counter_i_6" BEL
        "gtx3_frame_check/read_counter_i_5" BEL
        "gtx3_frame_check/read_counter_i_4" BEL
        "gtx3_frame_check/read_counter_i_3" BEL
        "gtx3_frame_check/read_counter_i_2" BEL
        "gtx3_frame_check/read_counter_i_1" BEL
        "gtx3_frame_check/read_counter_i_0" BEL
        "gtx3_frame_check/error_count_r_7" BEL
        "gtx3_frame_check/error_count_r_6" BEL
        "gtx3_frame_check/error_count_r_5" BEL
        "gtx3_frame_check/error_count_r_4" BEL
        "gtx3_frame_check/error_count_r_3" BEL
        "gtx3_frame_check/error_count_r_2" BEL
        "gtx3_frame_check/error_count_r_1" BEL
        "gtx3_frame_check/error_count_r_0" BEL
        "gtx3_frame_check/rx_data_r3_15" BEL "gtx3_frame_check/rx_data_r3_14"
        BEL "gtx3_frame_check/rx_data_r3_13" BEL
        "gtx3_frame_check/rx_data_r3_12" BEL "gtx3_frame_check/rx_data_r3_11"
        BEL "gtx3_frame_check/rx_data_r3_10" BEL
        "gtx3_frame_check/rx_data_r3_9" BEL "gtx3_frame_check/rx_data_r3_8"
        BEL "gtx3_frame_check/rx_data_r3_7" BEL
        "gtx3_frame_check/rx_data_r3_6" BEL "gtx3_frame_check/rx_data_r3_5"
        BEL "gtx3_frame_check/rx_data_r3_4" BEL
        "gtx3_frame_check/rx_data_r3_3" BEL "gtx3_frame_check/rx_data_r3_2"
        BEL "gtx3_frame_check/rx_data_r3_1" BEL
        "gtx3_frame_check/rx_data_r3_0" BEL "gtx3_frame_check/bram_data_r_15"
        BEL "gtx3_frame_check/bram_data_r_14" BEL
        "gtx3_frame_check/bram_data_r_13" BEL
        "gtx3_frame_check/bram_data_r_12" BEL
        "gtx3_frame_check/bram_data_r_11" BEL
        "gtx3_frame_check/bram_data_r_10" BEL "gtx3_frame_check/bram_data_r_9"
        BEL "gtx3_frame_check/bram_data_r_8" BEL
        "gtx3_frame_check/bram_data_r_7" BEL "gtx3_frame_check/bram_data_r_6"
        BEL "gtx3_frame_check/bram_data_r_5" BEL
        "gtx3_frame_check/bram_data_r_4" BEL "gtx3_frame_check/bram_data_r_3"
        BEL "gtx3_frame_check/bram_data_r_2" BEL
        "gtx3_frame_check/bram_data_r_1" BEL "gtx3_frame_check/bram_data_r_0"
        BEL "gtx3_frame_check/rx_data_r2_15" BEL
        "gtx3_frame_check/rx_data_r2_14" BEL "gtx3_frame_check/rx_data_r2_13"
        BEL "gtx3_frame_check/rx_data_r2_12" BEL
        "gtx3_frame_check/rx_data_r2_11" BEL "gtx3_frame_check/rx_data_r2_10"
        BEL "gtx3_frame_check/rx_data_r2_9" BEL
        "gtx3_frame_check/rx_data_r2_8" BEL "gtx3_frame_check/rx_data_r2_7"
        BEL "gtx3_frame_check/rx_data_r2_6" BEL
        "gtx3_frame_check/rx_data_r2_5" BEL "gtx3_frame_check/rx_data_r2_4"
        BEL "gtx3_frame_check/rx_data_r2_3" BEL
        "gtx3_frame_check/rx_data_r2_2" BEL "gtx3_frame_check/rx_data_r2_1"
        BEL "gtx3_frame_check/rx_data_r2_0" BEL
        "gtx3_frame_check/RX_ENMCOMMA_ALIGN" BEL "gtx3_frame_check/begin_r"
        BEL "gtx3_frame_check/track_data_r" BEL
        "gtx3_frame_check/rx_chanbond_seq_r" BEL "gtx3_frame_check/rxctrl_r_1"
        BEL "gtx3_frame_check/rxctrl_r_0" BEL "gtx3_frame_check/rx_data_r_15"
        BEL "gtx3_frame_check/rx_data_r_14" BEL
        "gtx3_frame_check/rx_data_r_13" BEL "gtx3_frame_check/rx_data_r_12"
        BEL "gtx3_frame_check/rx_data_r_11" BEL
        "gtx3_frame_check/rx_data_r_10" BEL "gtx3_frame_check/rx_data_r_9" BEL
        "gtx3_frame_check/rx_data_r_8" BEL "gtx3_frame_check/rx_data_r_7" BEL
        "gtx3_frame_check/rx_data_r_6" BEL "gtx3_frame_check/rx_data_r_5" BEL
        "gtx3_frame_check/rx_data_r_4" BEL "gtx3_frame_check/rx_data_r_3" BEL
        "gtx3_frame_check/rx_data_r_2" BEL "gtx3_frame_check/rx_data_r_1" BEL
        "gtx3_frame_check/rx_data_r_0" BEL "gtx2_frame_check/read_counter_i_8"
        BEL "gtx2_frame_check/read_counter_i_7" BEL
        "gtx2_frame_check/read_counter_i_6" BEL
        "gtx2_frame_check/read_counter_i_5" BEL
        "gtx2_frame_check/read_counter_i_4" BEL
        "gtx2_frame_check/read_counter_i_3" BEL
        "gtx2_frame_check/read_counter_i_2" BEL
        "gtx2_frame_check/read_counter_i_1" BEL
        "gtx2_frame_check/read_counter_i_0" BEL
        "gtx2_frame_check/error_count_r_7" BEL
        "gtx2_frame_check/error_count_r_6" BEL
        "gtx2_frame_check/error_count_r_5" BEL
        "gtx2_frame_check/error_count_r_4" BEL
        "gtx2_frame_check/error_count_r_3" BEL
        "gtx2_frame_check/error_count_r_2" BEL
        "gtx2_frame_check/error_count_r_1" BEL
        "gtx2_frame_check/error_count_r_0" BEL
        "gtx2_frame_check/rx_data_r3_15" BEL "gtx2_frame_check/rx_data_r3_14"
        BEL "gtx2_frame_check/rx_data_r3_13" BEL
        "gtx2_frame_check/rx_data_r3_12" BEL "gtx2_frame_check/rx_data_r3_11"
        BEL "gtx2_frame_check/rx_data_r3_10" BEL
        "gtx2_frame_check/rx_data_r3_9" BEL "gtx2_frame_check/rx_data_r3_8"
        BEL "gtx2_frame_check/rx_data_r3_7" BEL
        "gtx2_frame_check/rx_data_r3_6" BEL "gtx2_frame_check/rx_data_r3_5"
        BEL "gtx2_frame_check/rx_data_r3_4" BEL
        "gtx2_frame_check/rx_data_r3_3" BEL "gtx2_frame_check/rx_data_r3_2"
        BEL "gtx2_frame_check/rx_data_r3_1" BEL
        "gtx2_frame_check/rx_data_r3_0" BEL "gtx2_frame_check/bram_data_r_15"
        BEL "gtx2_frame_check/bram_data_r_14" BEL
        "gtx2_frame_check/bram_data_r_13" BEL
        "gtx2_frame_check/bram_data_r_12" BEL
        "gtx2_frame_check/bram_data_r_11" BEL
        "gtx2_frame_check/bram_data_r_10" BEL "gtx2_frame_check/bram_data_r_9"
        BEL "gtx2_frame_check/bram_data_r_8" BEL
        "gtx2_frame_check/bram_data_r_7" BEL "gtx2_frame_check/bram_data_r_6"
        BEL "gtx2_frame_check/bram_data_r_5" BEL
        "gtx2_frame_check/bram_data_r_4" BEL "gtx2_frame_check/bram_data_r_3"
        BEL "gtx2_frame_check/bram_data_r_2" BEL
        "gtx2_frame_check/bram_data_r_1" BEL "gtx2_frame_check/bram_data_r_0"
        BEL "gtx2_frame_check/rx_data_r2_15" BEL
        "gtx2_frame_check/rx_data_r2_14" BEL "gtx2_frame_check/rx_data_r2_13"
        BEL "gtx2_frame_check/rx_data_r2_12" BEL
        "gtx2_frame_check/rx_data_r2_11" BEL "gtx2_frame_check/rx_data_r2_10"
        BEL "gtx2_frame_check/rx_data_r2_9" BEL
        "gtx2_frame_check/rx_data_r2_8" BEL "gtx2_frame_check/rx_data_r2_7"
        BEL "gtx2_frame_check/rx_data_r2_6" BEL
        "gtx2_frame_check/rx_data_r2_5" BEL "gtx2_frame_check/rx_data_r2_4"
        BEL "gtx2_frame_check/rx_data_r2_3" BEL
        "gtx2_frame_check/rx_data_r2_2" BEL "gtx2_frame_check/rx_data_r2_1"
        BEL "gtx2_frame_check/rx_data_r2_0" BEL
        "gtx2_frame_check/RX_ENMCOMMA_ALIGN" BEL "gtx2_frame_check/begin_r"
        BEL "gtx2_frame_check/track_data_r" BEL
        "gtx2_frame_check/rx_chanbond_seq_r" BEL "gtx2_frame_check/rxctrl_r_1"
        BEL "gtx2_frame_check/rxctrl_r_0" BEL "gtx2_frame_check/rx_data_r_15"
        BEL "gtx2_frame_check/rx_data_r_14" BEL
        "gtx2_frame_check/rx_data_r_13" BEL "gtx2_frame_check/rx_data_r_12"
        BEL "gtx2_frame_check/rx_data_r_11" BEL
        "gtx2_frame_check/rx_data_r_10" BEL "gtx2_frame_check/rx_data_r_9" BEL
        "gtx2_frame_check/rx_data_r_8" BEL "gtx2_frame_check/rx_data_r_7" BEL
        "gtx2_frame_check/rx_data_r_6" BEL "gtx2_frame_check/rx_data_r_5" BEL
        "gtx2_frame_check/rx_data_r_4" BEL "gtx2_frame_check/rx_data_r_3" BEL
        "gtx2_frame_check/rx_data_r_2" BEL "gtx2_frame_check/rx_data_r_1" BEL
        "gtx2_frame_check/rx_data_r_0" BEL "gtx1_frame_check/read_counter_i_8"
        BEL "gtx1_frame_check/read_counter_i_7" BEL
        "gtx1_frame_check/read_counter_i_6" BEL
        "gtx1_frame_check/read_counter_i_5" BEL
        "gtx1_frame_check/read_counter_i_4" BEL
        "gtx1_frame_check/read_counter_i_3" BEL
        "gtx1_frame_check/read_counter_i_2" BEL
        "gtx1_frame_check/read_counter_i_1" BEL
        "gtx1_frame_check/read_counter_i_0" BEL
        "gtx1_frame_check/error_count_r_7" BEL
        "gtx1_frame_check/error_count_r_6" BEL
        "gtx1_frame_check/error_count_r_5" BEL
        "gtx1_frame_check/error_count_r_4" BEL
        "gtx1_frame_check/error_count_r_3" BEL
        "gtx1_frame_check/error_count_r_2" BEL
        "gtx1_frame_check/error_count_r_1" BEL
        "gtx1_frame_check/error_count_r_0" BEL
        "gtx1_frame_check/rx_data_r3_15" BEL "gtx1_frame_check/rx_data_r3_14"
        BEL "gtx1_frame_check/rx_data_r3_13" BEL
        "gtx1_frame_check/rx_data_r3_12" BEL "gtx1_frame_check/rx_data_r3_11"
        BEL "gtx1_frame_check/rx_data_r3_10" BEL
        "gtx1_frame_check/rx_data_r3_9" BEL "gtx1_frame_check/rx_data_r3_8"
        BEL "gtx1_frame_check/rx_data_r3_7" BEL
        "gtx1_frame_check/rx_data_r3_6" BEL "gtx1_frame_check/rx_data_r3_5"
        BEL "gtx1_frame_check/rx_data_r3_4" BEL
        "gtx1_frame_check/rx_data_r3_3" BEL "gtx1_frame_check/rx_data_r3_2"
        BEL "gtx1_frame_check/rx_data_r3_1" BEL
        "gtx1_frame_check/rx_data_r3_0" BEL "gtx1_frame_check/bram_data_r_15"
        BEL "gtx1_frame_check/bram_data_r_14" BEL
        "gtx1_frame_check/bram_data_r_13" BEL
        "gtx1_frame_check/bram_data_r_12" BEL
        "gtx1_frame_check/bram_data_r_11" BEL
        "gtx1_frame_check/bram_data_r_10" BEL "gtx1_frame_check/bram_data_r_9"
        BEL "gtx1_frame_check/bram_data_r_8" BEL
        "gtx1_frame_check/bram_data_r_7" BEL "gtx1_frame_check/bram_data_r_6"
        BEL "gtx1_frame_check/bram_data_r_5" BEL
        "gtx1_frame_check/bram_data_r_4" BEL "gtx1_frame_check/bram_data_r_3"
        BEL "gtx1_frame_check/bram_data_r_2" BEL
        "gtx1_frame_check/bram_data_r_1" BEL "gtx1_frame_check/bram_data_r_0"
        BEL "gtx1_frame_check/rx_data_r2_15" BEL
        "gtx1_frame_check/rx_data_r2_14" BEL "gtx1_frame_check/rx_data_r2_13"
        BEL "gtx1_frame_check/rx_data_r2_12" BEL
        "gtx1_frame_check/rx_data_r2_11" BEL "gtx1_frame_check/rx_data_r2_10"
        BEL "gtx1_frame_check/rx_data_r2_9" BEL
        "gtx1_frame_check/rx_data_r2_8" BEL "gtx1_frame_check/rx_data_r2_7"
        BEL "gtx1_frame_check/rx_data_r2_6" BEL
        "gtx1_frame_check/rx_data_r2_5" BEL "gtx1_frame_check/rx_data_r2_4"
        BEL "gtx1_frame_check/rx_data_r2_3" BEL
        "gtx1_frame_check/rx_data_r2_2" BEL "gtx1_frame_check/rx_data_r2_1"
        BEL "gtx1_frame_check/rx_data_r2_0" BEL
        "gtx1_frame_check/RX_ENMCOMMA_ALIGN" BEL "gtx1_frame_check/begin_r"
        BEL "gtx1_frame_check/track_data_r" BEL
        "gtx1_frame_check/rx_chanbond_seq_r" BEL "gtx1_frame_check/rxctrl_r_1"
        BEL "gtx1_frame_check/rxctrl_r_0" BEL "gtx1_frame_check/rx_data_r_15"
        BEL "gtx1_frame_check/rx_data_r_14" BEL
        "gtx1_frame_check/rx_data_r_13" BEL "gtx1_frame_check/rx_data_r_12"
        BEL "gtx1_frame_check/rx_data_r_11" BEL
        "gtx1_frame_check/rx_data_r_10" BEL "gtx1_frame_check/rx_data_r_9" BEL
        "gtx1_frame_check/rx_data_r_8" BEL "gtx1_frame_check/rx_data_r_7" BEL
        "gtx1_frame_check/rx_data_r_6" BEL "gtx1_frame_check/rx_data_r_5" BEL
        "gtx1_frame_check/rx_data_r_4" BEL "gtx1_frame_check/rx_data_r_3" BEL
        "gtx1_frame_check/rx_data_r_2" BEL "gtx1_frame_check/rx_data_r_1" BEL
        "gtx1_frame_check/rx_data_r_0" BEL
        "gtx3_txsync_i/align_reset_counter_r_4" BEL
        "gtx3_txsync_i/align_reset_counter_r_3" BEL
        "gtx3_txsync_i/align_reset_counter_r_2" BEL
        "gtx3_txsync_i/align_reset_counter_r_1" BEL
        "gtx3_txsync_i/align_reset_counter_r_0" BEL
        "gtx3_txsync_i/wait_before_setphase_counter_r_5" BEL
        "gtx3_txsync_i/wait_before_setphase_counter_r_4" BEL
        "gtx3_txsync_i/wait_before_setphase_counter_r_3" BEL
        "gtx3_txsync_i/wait_before_setphase_counter_r_2" BEL
        "gtx3_txsync_i/wait_before_setphase_counter_r_1" BEL
        "gtx3_txsync_i/wait_before_setphase_counter_r_0" BEL
        "gtx3_txsync_i/sync_counter_r_6" BEL "gtx3_txsync_i/sync_counter_r_5"
        BEL "gtx3_txsync_i/sync_counter_r_4" BEL
        "gtx3_txsync_i/sync_counter_r_3" BEL "gtx3_txsync_i/sync_counter_r_2"
        BEL "gtx3_txsync_i/sync_counter_r_1" BEL
        "gtx3_txsync_i/sync_counter_r_0" BEL "gtx3_txsync_i/ready_r" BEL
        "gtx3_txsync_i/align_reset_r" BEL
        "gtx3_txsync_i/wait_before_setphase_r" BEL
        "gtx3_txsync_i/phase_align_r" BEL "gtx3_txsync_i/begin_r" BEL
        "gtx2_txsync_i/align_reset_counter_r_4" BEL
        "gtx2_txsync_i/align_reset_counter_r_3" BEL
        "gtx2_txsync_i/align_reset_counter_r_2" BEL
        "gtx2_txsync_i/align_reset_counter_r_1" BEL
        "gtx2_txsync_i/align_reset_counter_r_0" BEL
        "gtx2_txsync_i/wait_before_setphase_counter_r_5" BEL
        "gtx2_txsync_i/wait_before_setphase_counter_r_4" BEL
        "gtx2_txsync_i/wait_before_setphase_counter_r_3" BEL
        "gtx2_txsync_i/wait_before_setphase_counter_r_2" BEL
        "gtx2_txsync_i/wait_before_setphase_counter_r_1" BEL
        "gtx2_txsync_i/wait_before_setphase_counter_r_0" BEL
        "gtx2_txsync_i/sync_counter_r_6" BEL "gtx2_txsync_i/sync_counter_r_5"
        BEL "gtx2_txsync_i/sync_counter_r_4" BEL
        "gtx2_txsync_i/sync_counter_r_3" BEL "gtx2_txsync_i/sync_counter_r_2"
        BEL "gtx2_txsync_i/sync_counter_r_1" BEL
        "gtx2_txsync_i/sync_counter_r_0" BEL "gtx2_txsync_i/ready_r" BEL
        "gtx2_txsync_i/align_reset_r" BEL
        "gtx2_txsync_i/wait_before_setphase_r" BEL
        "gtx2_txsync_i/phase_align_r" BEL "gtx2_txsync_i/begin_r" BEL
        "gtx1_txsync_i/align_reset_counter_r_4" BEL
        "gtx1_txsync_i/align_reset_counter_r_3" BEL
        "gtx1_txsync_i/align_reset_counter_r_2" BEL
        "gtx1_txsync_i/align_reset_counter_r_1" BEL
        "gtx1_txsync_i/align_reset_counter_r_0" BEL
        "gtx1_txsync_i/wait_before_setphase_counter_r_5" BEL
        "gtx1_txsync_i/wait_before_setphase_counter_r_4" BEL
        "gtx1_txsync_i/wait_before_setphase_counter_r_3" BEL
        "gtx1_txsync_i/wait_before_setphase_counter_r_2" BEL
        "gtx1_txsync_i/wait_before_setphase_counter_r_1" BEL
        "gtx1_txsync_i/wait_before_setphase_counter_r_0" BEL
        "gtx1_txsync_i/sync_counter_r_6" BEL "gtx1_txsync_i/sync_counter_r_5"
        BEL "gtx1_txsync_i/sync_counter_r_4" BEL
        "gtx1_txsync_i/sync_counter_r_3" BEL "gtx1_txsync_i/sync_counter_r_2"
        BEL "gtx1_txsync_i/sync_counter_r_1" BEL
        "gtx1_txsync_i/sync_counter_r_0" BEL "gtx1_txsync_i/ready_r" BEL
        "gtx1_txsync_i/align_reset_r" BEL
        "gtx1_txsync_i/wait_before_setphase_r" BEL
        "gtx1_txsync_i/phase_align_r" BEL "gtx1_txsync_i/begin_r" BEL
        "gtx0_txsync_i/align_reset_counter_r_4" BEL
        "gtx0_txsync_i/align_reset_counter_r_3" BEL
        "gtx0_txsync_i/align_reset_counter_r_2" BEL
        "gtx0_txsync_i/align_reset_counter_r_1" BEL
        "gtx0_txsync_i/align_reset_counter_r_0" BEL
        "gtx0_txsync_i/wait_before_setphase_counter_r_5" BEL
        "gtx0_txsync_i/wait_before_setphase_counter_r_4" BEL
        "gtx0_txsync_i/wait_before_setphase_counter_r_3" BEL
        "gtx0_txsync_i/wait_before_setphase_counter_r_2" BEL
        "gtx0_txsync_i/wait_before_setphase_counter_r_1" BEL
        "gtx0_txsync_i/wait_before_setphase_counter_r_0" BEL
        "gtx0_txsync_i/sync_counter_r_6" BEL "gtx0_txsync_i/sync_counter_r_5"
        BEL "gtx0_txsync_i/sync_counter_r_4" BEL
        "gtx0_txsync_i/sync_counter_r_3" BEL "gtx0_txsync_i/sync_counter_r_2"
        BEL "gtx0_txsync_i/sync_counter_r_1" BEL
        "gtx0_txsync_i/sync_counter_r_0" BEL "gtx0_txsync_i/ready_r" BEL
        "gtx0_txsync_i/align_reset_r" BEL
        "gtx0_txsync_i/wait_before_setphase_r" BEL
        "gtx0_txsync_i/phase_align_r" BEL "gtx0_txsync_i/begin_r" BEL
        "gtx3_frame_gen/read_counter_i_8" BEL
        "gtx3_frame_gen/read_counter_i_7" BEL
        "gtx3_frame_gen/read_counter_i_6" BEL
        "gtx3_frame_gen/read_counter_i_5" BEL
        "gtx3_frame_gen/read_counter_i_4" BEL
        "gtx3_frame_gen/read_counter_i_3" BEL
        "gtx3_frame_gen/read_counter_i_2" BEL
        "gtx3_frame_gen/read_counter_i_1" BEL
        "gtx3_frame_gen/read_counter_i_0" BEL "gtx3_frame_gen/TX_DATA_15" BEL
        "gtx3_frame_gen/TX_DATA_14" BEL "gtx3_frame_gen/TX_DATA_13" BEL
        "gtx3_frame_gen/TX_DATA_12" BEL "gtx3_frame_gen/TX_DATA_11" BEL
        "gtx3_frame_gen/TX_DATA_10" BEL "gtx3_frame_gen/TX_DATA_9" BEL
        "gtx3_frame_gen/TX_DATA_8" BEL "gtx3_frame_gen/TX_DATA_7" BEL
        "gtx3_frame_gen/TX_DATA_6" BEL "gtx3_frame_gen/TX_DATA_5" BEL
        "gtx3_frame_gen/TX_DATA_4" BEL "gtx3_frame_gen/TX_DATA_3" BEL
        "gtx3_frame_gen/TX_DATA_2" BEL "gtx3_frame_gen/TX_DATA_1" BEL
        "gtx3_frame_gen/TX_DATA_0" BEL "gtx3_frame_gen/TX_CHARISK_1" BEL
        "gtx3_frame_gen/TX_CHARISK_0" BEL "gtx2_frame_gen/read_counter_i_8"
        BEL "gtx2_frame_gen/read_counter_i_7" BEL
        "gtx2_frame_gen/read_counter_i_6" BEL
        "gtx2_frame_gen/read_counter_i_5" BEL
        "gtx2_frame_gen/read_counter_i_4" BEL
        "gtx2_frame_gen/read_counter_i_3" BEL
        "gtx2_frame_gen/read_counter_i_2" BEL
        "gtx2_frame_gen/read_counter_i_1" BEL
        "gtx2_frame_gen/read_counter_i_0" BEL "gtx2_frame_gen/TX_DATA_15" BEL
        "gtx2_frame_gen/TX_DATA_14" BEL "gtx2_frame_gen/TX_DATA_13" BEL
        "gtx2_frame_gen/TX_DATA_12" BEL "gtx2_frame_gen/TX_DATA_11" BEL
        "gtx2_frame_gen/TX_DATA_10" BEL "gtx2_frame_gen/TX_DATA_9" BEL
        "gtx2_frame_gen/TX_DATA_8" BEL "gtx2_frame_gen/TX_DATA_7" BEL
        "gtx2_frame_gen/TX_DATA_6" BEL "gtx2_frame_gen/TX_DATA_5" BEL
        "gtx2_frame_gen/TX_DATA_4" BEL "gtx2_frame_gen/TX_DATA_3" BEL
        "gtx2_frame_gen/TX_DATA_2" BEL "gtx2_frame_gen/TX_DATA_1" BEL
        "gtx2_frame_gen/TX_DATA_0" BEL "gtx2_frame_gen/TX_CHARISK_1" BEL
        "gtx2_frame_gen/TX_CHARISK_0" BEL "gtx1_frame_gen/read_counter_i_8"
        BEL "gtx1_frame_gen/read_counter_i_7" BEL
        "gtx1_frame_gen/read_counter_i_6" BEL
        "gtx1_frame_gen/read_counter_i_5" BEL
        "gtx1_frame_gen/read_counter_i_4" BEL
        "gtx1_frame_gen/read_counter_i_3" BEL
        "gtx1_frame_gen/read_counter_i_2" BEL
        "gtx1_frame_gen/read_counter_i_1" BEL
        "gtx1_frame_gen/read_counter_i_0" BEL "gtx1_frame_gen/TX_DATA_15" BEL
        "gtx1_frame_gen/TX_DATA_14" BEL "gtx1_frame_gen/TX_DATA_13" BEL
        "gtx1_frame_gen/TX_DATA_12" BEL "gtx1_frame_gen/TX_DATA_11" BEL
        "gtx1_frame_gen/TX_DATA_10" BEL "gtx1_frame_gen/TX_DATA_9" BEL
        "gtx1_frame_gen/TX_DATA_8" BEL "gtx1_frame_gen/TX_DATA_7" BEL
        "gtx1_frame_gen/TX_DATA_6" BEL "gtx1_frame_gen/TX_DATA_5" BEL
        "gtx1_frame_gen/TX_DATA_4" BEL "gtx1_frame_gen/TX_DATA_3" BEL
        "gtx1_frame_gen/TX_DATA_2" BEL "gtx1_frame_gen/TX_DATA_1" BEL
        "gtx1_frame_gen/TX_DATA_0" BEL "gtx1_frame_gen/TX_CHARISK_1" BEL
        "gtx1_frame_gen/TX_CHARISK_0" BEL "gtx0_frame_gen/read_counter_i_8"
        BEL "gtx0_frame_gen/read_counter_i_7" BEL
        "gtx0_frame_gen/read_counter_i_6" BEL
        "gtx0_frame_gen/read_counter_i_5" BEL
        "gtx0_frame_gen/read_counter_i_4" BEL
        "gtx0_frame_gen/read_counter_i_3" BEL
        "gtx0_frame_gen/read_counter_i_2" BEL
        "gtx0_frame_gen/read_counter_i_1" BEL
        "gtx0_frame_gen/read_counter_i_0" BEL "gtx0_frame_gen/TX_DATA_15" BEL
        "gtx0_frame_gen/TX_DATA_14" BEL "gtx0_frame_gen/TX_DATA_13" BEL
        "gtx0_frame_gen/TX_DATA_12" BEL "gtx0_frame_gen/TX_DATA_11" BEL
        "gtx0_frame_gen/TX_DATA_10" BEL "gtx0_frame_gen/TX_DATA_9" BEL
        "gtx0_frame_gen/TX_DATA_8" BEL "gtx0_frame_gen/TX_DATA_7" BEL
        "gtx0_frame_gen/TX_DATA_6" BEL "gtx0_frame_gen/TX_DATA_5" BEL
        "gtx0_frame_gen/TX_DATA_4" BEL "gtx0_frame_gen/TX_DATA_3" BEL
        "gtx0_frame_gen/TX_DATA_2" BEL "gtx0_frame_gen/TX_DATA_1" BEL
        "gtx0_frame_gen/TX_DATA_0" BEL "gtx0_frame_gen/TX_CHARISK_1" BEL
        "gtx0_frame_gen/TX_CHARISK_0" BEL "gtx0_frame_check/error_detected_r"
        BEL "gtx0_frame_check/data_error_detected_r" BEL
        "gtx3_frame_check/error_detected_r" BEL
        "gtx3_frame_check/data_error_detected_r" BEL
        "gtx2_frame_check/error_detected_r" BEL
        "gtx2_frame_check/data_error_detected_r" BEL
        "gtx1_frame_check/error_detected_r" BEL
        "gtx1_frame_check/data_error_detected_r" BEL "gtx0_frame_check/sel_0"
        BEL "gtx3_frame_check/sel_0" BEL "gtx2_frame_check/sel_0" BEL
        "gtx1_frame_check/sel_0" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_13" BEL
        "gtx0_frame_check/rx_data_r_track_131" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_15" BEL
        "gtx0_frame_check/rx_data_r_track_151" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_14" BEL
        "gtx0_frame_check/rx_data_r_track_141" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_12" BEL
        "gtx0_frame_check/rx_data_r_track_121" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_11" BEL
        "gtx0_frame_check/rx_data_r_track_111" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_10" BEL
        "gtx0_frame_check/rx_data_r_track_101" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_9" BEL
        "gtx0_frame_check/rx_data_r_track_91" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_8" BEL
        "gtx0_frame_check/rx_data_r_track_81" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_7" BEL
        "gtx0_frame_check/rx_data_r_track_71" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_6" BEL
        "gtx0_frame_check/rx_data_r_track_61" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_5" BEL
        "gtx0_frame_check/rx_data_r_track_51" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_4" BEL
        "gtx0_frame_check/rx_data_r_track_41" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_3" BEL
        "gtx0_frame_check/rx_data_r_track_31" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_2" BEL
        "gtx0_frame_check/rx_data_r_track_21" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_1" BEL
        "gtx0_frame_check/rx_data_r_track_112" BEL
        "gtx0_frame_check/Mshreg_rx_data_r_track_0" BEL
        "gtx0_frame_check/rx_data_r_track_01" BEL
        "gtx0_frame_check/Mshreg_track_data_r4" BEL
        "gtx0_frame_check/track_data_r4" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_13" BEL
        "gtx3_frame_check/rx_data_r_track_131" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_15" BEL
        "gtx3_frame_check/rx_data_r_track_151" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_14" BEL
        "gtx3_frame_check/rx_data_r_track_141" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_12" BEL
        "gtx3_frame_check/rx_data_r_track_121" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_11" BEL
        "gtx3_frame_check/rx_data_r_track_111" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_10" BEL
        "gtx3_frame_check/rx_data_r_track_101" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_9" BEL
        "gtx3_frame_check/rx_data_r_track_91" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_8" BEL
        "gtx3_frame_check/rx_data_r_track_81" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_7" BEL
        "gtx3_frame_check/rx_data_r_track_71" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_6" BEL
        "gtx3_frame_check/rx_data_r_track_61" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_5" BEL
        "gtx3_frame_check/rx_data_r_track_51" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_4" BEL
        "gtx3_frame_check/rx_data_r_track_41" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_3" BEL
        "gtx3_frame_check/rx_data_r_track_31" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_2" BEL
        "gtx3_frame_check/rx_data_r_track_21" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_1" BEL
        "gtx3_frame_check/rx_data_r_track_112" BEL
        "gtx3_frame_check/Mshreg_rx_data_r_track_0" BEL
        "gtx3_frame_check/rx_data_r_track_01" BEL
        "gtx3_frame_check/Mshreg_track_data_r4" BEL
        "gtx3_frame_check/track_data_r4" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_13" BEL
        "gtx2_frame_check/rx_data_r_track_131" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_15" BEL
        "gtx2_frame_check/rx_data_r_track_151" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_14" BEL
        "gtx2_frame_check/rx_data_r_track_141" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_12" BEL
        "gtx2_frame_check/rx_data_r_track_121" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_11" BEL
        "gtx2_frame_check/rx_data_r_track_111" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_10" BEL
        "gtx2_frame_check/rx_data_r_track_101" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_9" BEL
        "gtx2_frame_check/rx_data_r_track_91" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_8" BEL
        "gtx2_frame_check/rx_data_r_track_81" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_7" BEL
        "gtx2_frame_check/rx_data_r_track_71" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_6" BEL
        "gtx2_frame_check/rx_data_r_track_61" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_5" BEL
        "gtx2_frame_check/rx_data_r_track_51" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_4" BEL
        "gtx2_frame_check/rx_data_r_track_41" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_3" BEL
        "gtx2_frame_check/rx_data_r_track_31" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_2" BEL
        "gtx2_frame_check/rx_data_r_track_21" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_1" BEL
        "gtx2_frame_check/rx_data_r_track_112" BEL
        "gtx2_frame_check/Mshreg_rx_data_r_track_0" BEL
        "gtx2_frame_check/rx_data_r_track_01" BEL
        "gtx2_frame_check/Mshreg_track_data_r4" BEL
        "gtx2_frame_check/track_data_r4" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_13" BEL
        "gtx1_frame_check/rx_data_r_track_131" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_15" BEL
        "gtx1_frame_check/rx_data_r_track_151" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_14" BEL
        "gtx1_frame_check/rx_data_r_track_141" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_12" BEL
        "gtx1_frame_check/rx_data_r_track_121" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_11" BEL
        "gtx1_frame_check/rx_data_r_track_111" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_10" BEL
        "gtx1_frame_check/rx_data_r_track_101" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_9" BEL
        "gtx1_frame_check/rx_data_r_track_91" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_8" BEL
        "gtx1_frame_check/rx_data_r_track_81" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_7" BEL
        "gtx1_frame_check/rx_data_r_track_71" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_6" BEL
        "gtx1_frame_check/rx_data_r_track_61" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_5" BEL
        "gtx1_frame_check/rx_data_r_track_51" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_4" BEL
        "gtx1_frame_check/rx_data_r_track_41" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_3" BEL
        "gtx1_frame_check/rx_data_r_track_31" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_2" BEL
        "gtx1_frame_check/rx_data_r_track_21" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_1" BEL
        "gtx1_frame_check/rx_data_r_track_112" BEL
        "gtx1_frame_check/Mshreg_rx_data_r_track_0" BEL
        "gtx1_frame_check/rx_data_r_track_01" BEL
        "gtx1_frame_check/Mshreg_track_data_r4" BEL
        "gtx1_frame_check/track_data_r4" BEL "gtx0_rx_system_reset_c_shift1"
        BEL "gtx0_rx_system_reset_c_shift2" BEL
        "gtx0_rx_system_reset_c_shift3" BEL "gtx0_rx_system_reset_c_shift4"
        BEL "gtx0_frame_check/rx_data_r_track_0" BEL
        "gtx0_frame_check/rx_data_r_track_10" BEL
        "gtx0_frame_check/rx_data_r_track_11" BEL
        "gtx0_frame_check/rx_data_r_track_12" BEL
        "gtx0_frame_check/rx_data_r_track_13" BEL
        "gtx0_frame_check/rx_data_r_track_14" BEL
        "gtx0_frame_check/rx_data_r_track_15" BEL
        "gtx0_frame_check/rx_data_r_track_1" BEL
        "gtx0_frame_check/rx_data_r_track_2" BEL
        "gtx0_frame_check/rx_data_r_track_3" BEL
        "gtx0_frame_check/rx_data_r_track_4" BEL
        "gtx0_frame_check/rx_data_r_track_5" BEL
        "gtx0_frame_check/rx_data_r_track_6" BEL
        "gtx0_frame_check/rx_data_r_track_7" BEL
        "gtx0_frame_check/rx_data_r_track_8" BEL
        "gtx0_frame_check/rx_data_r_track_9" BEL
        "gtx1_rx_system_reset_c_shift1" BEL "gtx1_rx_system_reset_c_shift2"
        BEL "gtx1_rx_system_reset_c_shift3" BEL
        "gtx1_rx_system_reset_c_shift4" BEL
        "gtx1_frame_check/rx_data_r_track_0" BEL
        "gtx1_frame_check/rx_data_r_track_10" BEL
        "gtx1_frame_check/rx_data_r_track_11" BEL
        "gtx1_frame_check/rx_data_r_track_12" BEL
        "gtx1_frame_check/rx_data_r_track_13" BEL
        "gtx1_frame_check/rx_data_r_track_14" BEL
        "gtx1_frame_check/rx_data_r_track_15" BEL
        "gtx1_frame_check/rx_data_r_track_1" BEL
        "gtx1_frame_check/rx_data_r_track_2" BEL
        "gtx1_frame_check/rx_data_r_track_3" BEL
        "gtx1_frame_check/rx_data_r_track_4" BEL
        "gtx1_frame_check/rx_data_r_track_5" BEL
        "gtx1_frame_check/rx_data_r_track_6" BEL
        "gtx1_frame_check/rx_data_r_track_7" BEL
        "gtx1_frame_check/rx_data_r_track_8" BEL
        "gtx1_frame_check/rx_data_r_track_9" BEL
        "gtx2_rx_system_reset_c_shift1" BEL "gtx2_rx_system_reset_c_shift2"
        BEL "gtx2_rx_system_reset_c_shift3" BEL
        "gtx2_rx_system_reset_c_shift4" BEL
        "gtx2_frame_check/rx_data_r_track_0" BEL
        "gtx2_frame_check/rx_data_r_track_10" BEL
        "gtx2_frame_check/rx_data_r_track_11" BEL
        "gtx2_frame_check/rx_data_r_track_12" BEL
        "gtx2_frame_check/rx_data_r_track_13" BEL
        "gtx2_frame_check/rx_data_r_track_14" BEL
        "gtx2_frame_check/rx_data_r_track_15" BEL
        "gtx2_frame_check/rx_data_r_track_1" BEL
        "gtx2_frame_check/rx_data_r_track_2" BEL
        "gtx2_frame_check/rx_data_r_track_3" BEL
        "gtx2_frame_check/rx_data_r_track_4" BEL
        "gtx2_frame_check/rx_data_r_track_5" BEL
        "gtx2_frame_check/rx_data_r_track_6" BEL
        "gtx2_frame_check/rx_data_r_track_7" BEL
        "gtx2_frame_check/rx_data_r_track_8" BEL
        "gtx2_frame_check/rx_data_r_track_9" BEL
        "gtx3_rx_system_reset_c_shift1" BEL "gtx3_rx_system_reset_c_shift2"
        BEL "gtx3_rx_system_reset_c_shift3" BEL
        "gtx3_rx_system_reset_c_shift4" BEL
        "gtx3_frame_check/rx_data_r_track_0" BEL
        "gtx3_frame_check/rx_data_r_track_10" BEL
        "gtx3_frame_check/rx_data_r_track_11" BEL
        "gtx3_frame_check/rx_data_r_track_12" BEL
        "gtx3_frame_check/rx_data_r_track_13" BEL
        "gtx3_frame_check/rx_data_r_track_14" BEL
        "gtx3_frame_check/rx_data_r_track_15" BEL
        "gtx3_frame_check/rx_data_r_track_1" BEL
        "gtx3_frame_check/rx_data_r_track_2" BEL
        "gtx3_frame_check/rx_data_r_track_3" BEL
        "gtx3_frame_check/rx_data_r_track_4" BEL
        "gtx3_frame_check/rx_data_r_track_5" BEL
        "gtx3_frame_check/rx_data_r_track_6" BEL
        "gtx3_frame_check/rx_data_r_track_7" BEL
        "gtx3_frame_check/rx_data_r_track_8" BEL
        "gtx3_frame_check/rx_data_r_track_9" BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[124].UPDATE_CELL/GEN_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[125].UPDATE_CELL/GEN_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[126].UPDATE_CELL/GEN_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[127].UPDATE_CELL/GEN_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[60].SYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[61].SYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[62].SYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[63].SYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT_ADDR.SYNC_OUT_ADDR/DLY1_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT_ADDR.SYNC_OUT_ADDR/DLY2_REG"
        BEL "chipscope.rx_data_vio_i/U0/I_VIO/GEN_TRANS.U_ARM/U_DOUT0" BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_TRANS.U_ARM/U_DOUT1" BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_TRANS.U_ARM/U_DOUT" BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_TRANS.U_ARM/U_RFDRE" BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_TRANS.U_ARM/U_GEN_DELAY[1].U_FD"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT_ADDR.SYNC_OUT_ADDR/COUNT/G[0].U_FDRE"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT_ADDR.SYNC_OUT_ADDR/COUNT/G[1].U_FDRE"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT_ADDR.SYNC_OUT_ADDR/COUNT/G[2].U_FDRE"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT_ADDR.SYNC_OUT_ADDR/COUNT/G[3].U_FDRE"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[121].UPDATE_CELL/GEN_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[122].UPDATE_CELL/GEN_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[123].UPDATE_CELL/GEN_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[124].UPDATE_CELL/GEN_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[125].UPDATE_CELL/GEN_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[126].UPDATE_CELL/GEN_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[127].UPDATE_CELL/GEN_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[57].SYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[58].SYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[59].SYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[60].SYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[61].SYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[62].SYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[63].SYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT_ADDR.SYNC_OUT_ADDR/DLY1_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT_ADDR.SYNC_OUT_ADDR/DLY2_REG"
        BEL "chipscope.tx_data_vio_i/U0/I_VIO/GEN_TRANS.U_ARM/U_DOUT0" BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_TRANS.U_ARM/U_DOUT1" BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_TRANS.U_ARM/U_DOUT" BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_TRANS.U_ARM/U_RFDRE" BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_TRANS.U_ARM/U_GEN_DELAY[1].U_FD"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT_ADDR.SYNC_OUT_ADDR/COUNT/G[0].U_FDRE"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT_ADDR.SYNC_OUT_ADDR/COUNT/G[1].U_FDRE"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT_ADDR.SYNC_OUT_ADDR/COUNT/G[2].U_FDRE"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT_ADDR.SYNC_OUT_ADDR/COUNT/G[3].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TC/I_TSEQ_NEQ2.U_TC_EQUATION/I_SRLT_NE_1.I_NMU_1_TO_4.U_TCL/I_OUTREG.U_DOUT"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TC/I_STORAGE_QUAL.U_STORAGE_QUAL/I_SRLT_NE_1.I_NMU_1_TO_4.U_TCL/I_OUTREG.U_DOUT"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TC/I_STORAGE_QUAL.U_STORAGE_QUAL/I_SRLT_NE_1.I_NMU_1_TO_4.U_TRIGQ"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TC/I_TSEQ_NEQ2.U_TC_EQUATION/I_SRLT_NE_1.I_NMU_1_TO_4.U_TRIGQ"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TC/I_STORAGE_QUAL.U_CAP_DLY"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_OREG.I_YES_OREG.U_OREG"
        BEL "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/F_NO_TCMC.U_FDR" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[84].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[83].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[82].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[81].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[80].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[79].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[78].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[77].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[76].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[75].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[74].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[73].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[72].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[71].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[70].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[69].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[68].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[67].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[66].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[65].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[64].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[63].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[62].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[61].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[60].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[59].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[58].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[57].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[56].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[55].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[54].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[53].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[52].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[51].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[50].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[49].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[48].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[47].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[46].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[45].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[44].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[43].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[42].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[41].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[40].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[39].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[38].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[37].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[36].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[35].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[34].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[33].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[32].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[31].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[30].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[29].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[28].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[27].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[26].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[25].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[24].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[23].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[22].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[21].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[20].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[19].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[18].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[17].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[16].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[15].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[14].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[13].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[12].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[11].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[10].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[9].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[8].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[7].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[6].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[5].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[4].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[3].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[2].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[1].U_TQ" BEL
        "chipscope.ila_i/U0/I_TQ0.G_TW[0].U_TQ" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[84].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[83].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[82].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[81].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[80].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[79].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[78].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[77].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[76].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[75].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[74].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[73].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[72].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[71].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[70].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[69].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[68].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[67].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[66].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[65].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[64].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[63].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[62].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[61].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[60].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[59].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[58].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[57].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[56].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[55].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[54].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[53].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[52].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[51].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[50].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[49].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[48].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[47].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[46].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[45].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[44].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[43].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[42].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[41].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[40].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[39].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[38].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[37].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[36].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[35].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[34].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[33].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[32].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[31].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[30].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[29].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[28].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[27].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[26].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[25].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[24].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[23].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[22].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[21].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[20].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[19].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[18].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[17].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[16].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[15].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[14].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[13].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[12].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[11].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[10].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[9].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[8].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[7].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[6].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[5].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[4].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[3].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[2].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[1].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[0].I_SRLT_NE_0.DLY9/SRL16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[84].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[83].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[82].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[81].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[80].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[79].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[78].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[77].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[76].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[75].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[74].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[73].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[72].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[71].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[70].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[69].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[68].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[67].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[66].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[65].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[64].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[63].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[62].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[61].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[60].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[59].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[58].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[57].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[56].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[55].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[54].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[53].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[52].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[51].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[50].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[49].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[48].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[47].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[46].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[45].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[44].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[43].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[42].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[41].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[40].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[39].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[38].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[37].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[36].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[35].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[34].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[33].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[32].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[31].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[30].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[29].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[28].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[27].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[26].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[25].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[24].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[23].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[22].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[21].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[20].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[19].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[18].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[17].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[16].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[15].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[14].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[13].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[12].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[11].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[10].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[9].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[8].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[7].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[6].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[5].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[4].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[3].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[2].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[1].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[0].I_SRLT_NE_0.FF"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[0].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[1].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[2].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[3].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[4].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[5].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[6].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[7].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[8].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[9].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[10].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[11].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[12].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[13].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[14].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[15].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[16].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[17].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[18].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[19].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[20].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[21].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[22].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[23].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[24].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[25].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[26].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[27].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[28].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[29].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[30].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[31].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[32].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[33].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[34].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[35].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[36].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[37].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[38].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[39].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[40].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[41].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[42].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[43].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[44].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[45].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[46].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[47].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[48].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[49].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[50].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[51].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[52].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[53].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[54].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[55].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[56].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[57].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[58].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[59].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[60].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[61].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[62].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[63].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[64].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[65].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[66].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[67].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[68].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[69].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[70].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[71].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[72].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[73].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[74].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[75].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[76].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[77].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[78].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[79].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[80].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[81].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[82].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[83].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY2[84].I_IN_RANGE.U_GAND_DLY2"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[0].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[1].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[2].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[3].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[4].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[5].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[6].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[7].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[8].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[9].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[10].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[11].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[12].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[13].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[14].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[15].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[16].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[17].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[18].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[19].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[20].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[21].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[22].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[23].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[24].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[25].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[26].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[27].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[28].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[29].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[30].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[31].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[32].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[33].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[34].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[35].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[36].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[37].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[38].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[39].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[40].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[41].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[42].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[43].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[44].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[45].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[46].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[47].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[48].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[49].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[50].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[51].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[52].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[53].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[54].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[55].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[56].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[57].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[58].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[59].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[60].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[61].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[62].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[63].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[64].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[65].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[66].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[67].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[68].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[69].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[70].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[71].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[72].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[73].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[74].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[75].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[76].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[77].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[78].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[79].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[80].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[81].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[82].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[83].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/G_GAND_DLY1[84].I_IN_RANGE.I_USE_INPUT_REG_NE0.U_GAND_DLY1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[10].U_GAND_SRL_SLICE/I_IS_TERMINATION_SLICE_NE0.I_USE_OUTPUT_REG_NE0.U_OREG"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/I_MC_YES.U_MC/I_SRLT_NE_1.U_MCNT/G[0].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/I_MC_YES.U_MC/U_DOUT"
        BEL "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_DSL1/U_DOUT0" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_DSL1/U_DOUT1" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_DSL1/U_DOUT" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_DSL1/U_RFDRE" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_DSL1/U_GEN_DELAY[1].U_FD"
        BEL "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_RISING" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_STATE0" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_STATE1" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/G_NS[0].U_NSQ" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/G_NS[1].U_NSQ" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/G_NS[2].U_NSQ" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/G_NS[3].U_NSQ" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/G_NS[4].U_NSQ" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/G_NS[5].U_NSQ" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/G_NS[6].U_NSQ" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/G_NS[7].U_NSQ" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/G_NS[8].U_NSQ" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/G_NS[9].U_NSQ" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_CR" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_DSL3" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_DSL2" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/G_RST[7].U_RST" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/G_RST[6].U_RST" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/G_RST[5].U_RST" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/G_RST[4].U_RST" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/G_RST[3].U_RST" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/G_RST[2].U_RST" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/G_RST[1].U_RST" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/G_RST[0].U_RST" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_POR" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_HALT_XFER/U_GEN_DELAY[2].U_FD"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_HALT_XFER/U_GEN_DELAY[1].U_FD"
        BEL "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_HALT_XFER/U_RFDRE" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_HALT_XFER/U_DOUT" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_HALT_XFER/U_DOUT1" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_HALT_XFER/U_DOUT0" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_ARM_XFER/U_GEN_DELAY[4].U_FD"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_ARM_XFER/U_GEN_DELAY[3].U_FD"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_ARM_XFER/U_GEN_DELAY[2].U_FD"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_ARM_XFER/U_GEN_DELAY[1].U_FD"
        BEL "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_ARM_XFER/U_RFDRE" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_ARM_XFER/U_DOUT" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_ARM_XFER/U_DOUT1" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_ARM_XFER/U_DOUT0" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_SRLT_NE_1.U_CDONE/I_YESLUT6.I_YES_RPM.I_YES_OREG.OUT_REG"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_SRLT_NE_1.U_NS1/I_YESLUT6.I_YES_RPM.I_YES_OREG.OUT_REG"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_SRLT_NE_1.U_NS0/I_YESLUT6.I_YES_RPM.I_YES_OREG.OUT_REG"
        BEL "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_TRIG1" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_TRIG0" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_INTCAP_F.U_CAPWE1"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_INTCAP_F.U_CAPWE0"
        BEL "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_SCNT_CMP_Q"
        BEL "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_WCNT_LCMP_Q"
        BEL "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_WCNT_HCMP_Q"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_NO_TSEQ.I_SRLT_NE_1.U_SCNT/G[9].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_NO_TSEQ.I_SRLT_NE_1.U_SCNT/G[8].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_NO_TSEQ.I_SRLT_NE_1.U_SCNT/G[7].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_NO_TSEQ.I_SRLT_NE_1.U_SCNT/G[6].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_NO_TSEQ.I_SRLT_NE_1.U_SCNT/G[5].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_NO_TSEQ.I_SRLT_NE_1.U_SCNT/G[4].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_NO_TSEQ.I_SRLT_NE_1.U_SCNT/G[3].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_NO_TSEQ.I_SRLT_NE_1.U_SCNT/G[2].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_NO_TSEQ.I_SRLT_NE_1.U_SCNT/G[1].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_NO_TSEQ.I_SRLT_NE_1.U_SCNT/G[0].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_SRLT_NE_1.U_WCNT/G[9].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_SRLT_NE_1.U_WCNT/G[8].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_SRLT_NE_1.U_WCNT/G[7].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_SRLT_NE_1.U_WCNT/G[6].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_SRLT_NE_1.U_WCNT/G[5].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_SRLT_NE_1.U_WCNT/G[4].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_SRLT_NE_1.U_WCNT/G[3].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_SRLT_NE_1.U_WCNT/G[2].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_SRLT_NE_1.U_WCNT/G[1].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_SRLT_NE_1.U_WCNT/G[0].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[9].U_CAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[9].U_iCAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[8].U_CAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[8].U_iCAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[7].U_CAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[7].U_iCAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[6].U_CAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[6].U_iCAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[5].U_CAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[5].U_iCAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[4].U_CAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[4].U_iCAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[3].U_CAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[3].U_iCAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[2].U_CAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[2].U_iCAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[1].U_CAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[1].U_iCAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[0].U_CAP_ADDR"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_INTCAP.F_CAP_ADDR[0].U_iCAP_ADDR"
        BEL "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_ECR" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_FULL" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_TRIGGER" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_ARM" PIN
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B18KGT0.u_ramb18/U_RAMB18E1_pins<33>"
        PIN "gtx0_frame_check/dual_port_block_ram_i_pins<63>" PIN
        "gtx0_frame_check/dual_port_block_ram_i_pins<62>" PIN
        "gtx0_frame_gen/dual_port_block_ram_i_pins<63>" PIN
        "gtx0_frame_gen/dual_port_block_ram_i_pins<62>" PIN
        "gtx1_frame_check/dual_port_block_ram_i_pins<63>" PIN
        "gtx1_frame_check/dual_port_block_ram_i_pins<62>" PIN
        "gtx1_frame_gen/dual_port_block_ram_i_pins<63>" PIN
        "gtx1_frame_gen/dual_port_block_ram_i_pins<62>" PIN
        "gtx2_frame_check/dual_port_block_ram_i_pins<63>" PIN
        "gtx2_frame_check/dual_port_block_ram_i_pins<62>" PIN
        "gtx2_frame_gen/dual_port_block_ram_i_pins<63>" PIN
        "gtx2_frame_gen/dual_port_block_ram_i_pins<62>" PIN
        "gtx3_frame_check/dual_port_block_ram_i_pins<63>" PIN
        "gtx3_frame_check/dual_port_block_ram_i_pins<62>" PIN
        "gtx3_frame_gen/dual_port_block_ram_i_pins<63>" PIN
        "gtx3_frame_gen/dual_port_block_ram_i_pins<62>" PIN
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[0].u_ramb36/U_RAMB36_pins<65>"
        PIN
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[0].u_ramb36/U_RAMB36_pins<64>"
        PIN
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[1].u_ramb36/U_RAMB36_pins<65>"
        PIN
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[1].u_ramb36/U_RAMB36_pins<64>";
TIMEGRP drp_clk_in_i = PIN
        "xaui_wrapper_i/gtx3_xaui_wrapper_i/gtxe1_i_pins<8>" PIN
        "xaui_wrapper_i/gtx2_xaui_wrapper_i/gtxe1_i_pins<8>" PIN
        "xaui_wrapper_i/gtx1_xaui_wrapper_i/gtxe1_i_pins<8>" PIN
        "xaui_wrapper_i/gtx0_xaui_wrapper_i/gtxe1_i_pins<8>";
PIN xaui_wrapper_i/gtx3_xaui_wrapper_i/gtxe1_i_pins<73> = BEL
        "xaui_wrapper_i/gtx3_xaui_wrapper_i/gtxe1_i" PINNAME MGTREFCLKRX0;
PIN xaui_wrapper_i/gtx3_xaui_wrapper_i/gtxe1_i_pins<74> = BEL
        "xaui_wrapper_i/gtx3_xaui_wrapper_i/gtxe1_i" PINNAME MGTREFCLKTX0;
PIN xaui_wrapper_i/gtx2_xaui_wrapper_i/gtxe1_i_pins<73> = BEL
        "xaui_wrapper_i/gtx2_xaui_wrapper_i/gtxe1_i" PINNAME MGTREFCLKRX0;
PIN xaui_wrapper_i/gtx2_xaui_wrapper_i/gtxe1_i_pins<74> = BEL
        "xaui_wrapper_i/gtx2_xaui_wrapper_i/gtxe1_i" PINNAME MGTREFCLKTX0;
PIN xaui_wrapper_i/gtx1_xaui_wrapper_i/gtxe1_i_pins<73> = BEL
        "xaui_wrapper_i/gtx1_xaui_wrapper_i/gtxe1_i" PINNAME MGTREFCLKRX0;
PIN xaui_wrapper_i/gtx1_xaui_wrapper_i/gtxe1_i_pins<74> = BEL
        "xaui_wrapper_i/gtx1_xaui_wrapper_i/gtxe1_i" PINNAME MGTREFCLKTX0;
PIN xaui_wrapper_i/gtx0_xaui_wrapper_i/gtxe1_i_pins<73> = BEL
        "xaui_wrapper_i/gtx0_xaui_wrapper_i/gtxe1_i" PINNAME MGTREFCLKRX0;
PIN xaui_wrapper_i/gtx0_xaui_wrapper_i/gtxe1_i_pins<74> = BEL
        "xaui_wrapper_i/gtx0_xaui_wrapper_i/gtxe1_i" PINNAME MGTREFCLKTX0;
TIMEGRP q2_clk1_refclk_i = PIN
        "xaui_wrapper_i/gtx3_xaui_wrapper_i/gtxe1_i_pins<73>" PIN
        "xaui_wrapper_i/gtx3_xaui_wrapper_i/gtxe1_i_pins<74>" PIN
        "xaui_wrapper_i/gtx3_xaui_wrapper_i/gtxe1_i_pins<73>" PIN
        "xaui_wrapper_i/gtx3_xaui_wrapper_i/gtxe1_i_pins<74>" PIN
        "xaui_wrapper_i/gtx2_xaui_wrapper_i/gtxe1_i_pins<73>" PIN
        "xaui_wrapper_i/gtx2_xaui_wrapper_i/gtxe1_i_pins<74>" PIN
        "xaui_wrapper_i/gtx2_xaui_wrapper_i/gtxe1_i_pins<73>" PIN
        "xaui_wrapper_i/gtx2_xaui_wrapper_i/gtxe1_i_pins<74>" PIN
        "xaui_wrapper_i/gtx1_xaui_wrapper_i/gtxe1_i_pins<73>" PIN
        "xaui_wrapper_i/gtx1_xaui_wrapper_i/gtxe1_i_pins<74>" PIN
        "xaui_wrapper_i/gtx1_xaui_wrapper_i/gtxe1_i_pins<73>" PIN
        "xaui_wrapper_i/gtx1_xaui_wrapper_i/gtxe1_i_pins<74>" PIN
        "xaui_wrapper_i/gtx0_xaui_wrapper_i/gtxe1_i_pins<73>" PIN
        "xaui_wrapper_i/gtx0_xaui_wrapper_i/gtxe1_i_pins<74>" PIN
        "xaui_wrapper_i/gtx0_xaui_wrapper_i/gtxe1_i_pins<73>" PIN
        "xaui_wrapper_i/gtx0_xaui_wrapper_i/gtxe1_i_pins<74>";
PIN
        chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B18KGT0.u_ramb18/U_RAMB18E1_pins<32>
        = BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B18KGT0.u_ramb18/U_RAMB18E1"
        PINNAME CLKARDCLK;
PIN
        chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[0].u_ramb36/U_RAMB36_pins<63>
        = BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[0].u_ramb36/U_RAMB36"
        PINNAME CLKARDCLKU;
PIN
        chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[0].u_ramb36/U_RAMB36_pins<62>
        = BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[0].u_ramb36/U_RAMB36"
        PINNAME CLKARDCLKL;
PIN
        chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[1].u_ramb36/U_RAMB36_pins<63>
        = BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[1].u_ramb36/U_RAMB36"
        PINNAME CLKARDCLKU;
PIN
        chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[1].u_ramb36/U_RAMB36_pins<62>
        = BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[1].u_ramb36/U_RAMB36"
        PINNAME CLKARDCLKL;
TIMEGRP J_CLK = BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[32].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[33].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[34].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[35].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[36].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[37].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[38].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[39].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[40].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[41].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[42].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[43].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[44].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[45].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[46].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[47].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[48].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[49].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[50].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[51].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[52].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[53].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[54].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[55].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[56].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[57].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[58].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[59].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[60].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[61].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[62].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_OUT[63].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[0].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[1].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[2].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[3].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[4].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[5].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[6].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[7].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[8].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[9].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[10].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[11].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[12].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[13].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[14].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[15].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[16].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[17].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[18].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[19].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[20].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[21].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[22].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[23].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[24].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[25].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[26].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[26].ASYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[27].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[27].ASYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[28].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[28].ASYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[29].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[29].ASYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[30].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[30].ASYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[31].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_OUT[31].ASYNC_OUT_CELL/USER_REG"
        BEL "chipscope.shared_vio_i/U0/I_VIO/reset_f_edge/U_DOUT0" BEL
        "chipscope.shared_vio_i/U0/I_VIO/reset_f_edge/U_DOUT1" BEL
        "chipscope.shared_vio_i/U0/I_VIO/reset_f_edge/I_H2L.U_DOUT" BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[96].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[97].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[98].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[99].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[100].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[101].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[102].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[103].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[104].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[105].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[106].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[107].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[108].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[109].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[110].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[111].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[112].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[113].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[114].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[115].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[116].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[117].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[118].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[119].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[120].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[121].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[122].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[123].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[124].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[125].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[126].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[127].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[64].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[64].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[65].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[65].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[66].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[66].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[67].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[67].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[68].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[68].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[69].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[69].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[70].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[70].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[71].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[71].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[72].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[72].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[73].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[73].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[74].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[74].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[75].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[75].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[76].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[76].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[77].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[77].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[78].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[78].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[79].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[79].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[80].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[80].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[81].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[81].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[82].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[82].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[83].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[83].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[84].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[84].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[85].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[85].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[86].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[86].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[87].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[87].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[88].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[88].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[89].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[89].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[90].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[90].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[91].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[91].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[92].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[92].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[93].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[93].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[94].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[94].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[95].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_UPDATE_OUT[95].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL "chipscope.shared_vio_i/U0/I_VIO/GEN_TRANS.U_ARM/U_TFDRE" BEL
        "chipscope.shared_vio_i/U0/I_VIO/U_DATA_OUT" BEL
        "chipscope.shared_vio_i/U0/I_VIO/U_STATUS/U_TDO" BEL
        "chipscope.shared_vio_i/U0/I_VIO/U_STATUS/U_STAT_CNT/G[0].U_FDRE" BEL
        "chipscope.shared_vio_i/U0/I_VIO/U_STATUS/U_STAT_CNT/G[1].U_FDRE" BEL
        "chipscope.shared_vio_i/U0/I_VIO/U_STATUS/U_STAT_CNT/G[2].U_FDRE" BEL
        "chipscope.shared_vio_i/U0/I_VIO/U_STATUS/U_STAT_CNT/G[3].U_FDRE" BEL
        "chipscope.shared_vio_i/U0/I_VIO/U_STATUS/U_STAT_CNT/G[4].U_FDRE" BEL
        "chipscope.shared_vio_i/U0/I_VIO/U_STATUS/U_STAT_CNT/G[5].U_FDRE" BEL
        "chipscope.shared_vio_i/U0/I_VIO/U_STATUS/U_STAT_CNT/G[6].U_FDRE" BEL
        "chipscope.shared_vio_i/U0/I_VIO/U_STATUS/U_STAT_CNT/G[7].U_FDRE" BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[63].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[63].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[63].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[63].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[63].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[63].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[62].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[62].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[62].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[62].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[62].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[62].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[61].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[61].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[61].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[61].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[61].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[61].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[60].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[60].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[60].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[60].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[60].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[60].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[59].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[59].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[59].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[59].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[59].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[59].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[58].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[58].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[58].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[58].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[58].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[58].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[57].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[57].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[57].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[57].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[57].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[57].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[56].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[56].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[56].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[56].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[56].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[56].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[55].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[55].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[55].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[55].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[55].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[55].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[54].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[54].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[54].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[54].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[54].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[54].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[53].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[53].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[53].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[53].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[53].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[53].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[52].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[52].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[52].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[52].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[52].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[52].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[51].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[51].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[51].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[51].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[51].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[51].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[50].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[50].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[50].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[50].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[50].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[50].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[49].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[49].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[49].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[49].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[49].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[49].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[48].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[48].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[48].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[48].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[48].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[48].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[47].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[47].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[47].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[47].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[47].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[47].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[46].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[46].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[46].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[46].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[46].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[46].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[45].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[45].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[45].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[45].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[45].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[45].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[44].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[44].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[44].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[44].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[44].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[44].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[43].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[43].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[43].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[43].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[43].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[43].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[42].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[42].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[42].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[42].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[42].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[42].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[41].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[41].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[41].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[41].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[41].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[41].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[40].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[40].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[40].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[40].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[40].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[40].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[39].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[39].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[39].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[39].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[39].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[39].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[38].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[38].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[38].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[38].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[38].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[38].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[37].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[37].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[37].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[37].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[37].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[37].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[36].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[36].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[36].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[36].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[36].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[36].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[35].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[35].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[35].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[35].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[35].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[35].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[34].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[34].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[34].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[34].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[34].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[34].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[33].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[33].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[33].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[33].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[33].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[33].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[32].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[32].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[32].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[32].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[32].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_SYNC_IN[32].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[31].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[31].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[31].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[31].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[30].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[30].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[30].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[30].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[29].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[29].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[29].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[29].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[28].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[28].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[28].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[28].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[27].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[27].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[27].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[27].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[26].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[26].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[26].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[26].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[25].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[25].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[25].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[25].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[24].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[24].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[24].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[24].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[23].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[23].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[23].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[23].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[22].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[22].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[22].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[22].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[21].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[21].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[21].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[21].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[20].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[20].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[20].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[20].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[19].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[19].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[19].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[19].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[18].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[18].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[18].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[18].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[17].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[17].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[17].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[17].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[16].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[16].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[16].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[16].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[15].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[15].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[15].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[15].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[14].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[14].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[14].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[14].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[13].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[13].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[13].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[13].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[12].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[12].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[12].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[12].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[11].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[11].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[11].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[11].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[10].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[10].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[10].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[10].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[9].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[9].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[9].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[9].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[8].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[8].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[8].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[8].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[7].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[7].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[7].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[7].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[6].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[6].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[6].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[6].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[5].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[5].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[5].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[5].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[4].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[4].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[4].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[4].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[3].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[3].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[3].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[3].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[2].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[2].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[2].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[2].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[1].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[1].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[1].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[1].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[0].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[0].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.shared_vio_i/U0/I_VIO/GEN_ASYNC_IN[0].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[32].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[33].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[34].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[35].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[36].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[37].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[38].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[39].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[40].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[41].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[42].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[43].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[44].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[45].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[46].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[47].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[48].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[49].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[50].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[51].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[52].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[53].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[54].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[55].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[56].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[57].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[58].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[59].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[60].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[61].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[62].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[63].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[0].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[1].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[2].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[3].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[4].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[5].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[6].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[7].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[8].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[9].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[10].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[11].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[12].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[13].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[14].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[15].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[16].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[17].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[18].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[19].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[20].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[21].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[22].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[23].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[24].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[24].ASYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[25].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[25].ASYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[26].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[26].ASYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[27].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[27].ASYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[28].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[28].ASYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[29].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[29].ASYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[30].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[30].ASYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[31].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[31].ASYNC_OUT_CELL/USER_REG"
        BEL "chipscope.rx_data_vio_i/U0/I_VIO/reset_f_edge/U_DOUT0" BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/reset_f_edge/U_DOUT1" BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/reset_f_edge/I_H2L.U_DOUT" BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[96].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[97].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[98].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[99].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[100].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[101].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[102].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[103].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[104].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[105].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[106].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[107].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[108].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[109].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[110].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[111].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[112].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[113].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[114].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[115].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[116].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[117].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[118].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[119].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[120].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[121].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[122].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[123].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[124].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[125].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[126].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[127].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[64].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[64].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[65].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[65].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[66].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[66].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[67].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[67].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[68].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[68].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[69].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[69].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[70].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[70].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[71].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[71].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[72].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[72].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[73].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[73].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[74].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[74].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[75].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[75].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[76].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[76].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[77].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[77].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[78].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[78].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[79].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[79].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[80].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[80].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[81].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[81].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[82].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[82].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[83].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[83].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[84].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[84].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[85].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[85].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[86].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[86].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[87].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[87].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[88].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[88].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[89].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[89].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[90].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[90].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[91].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[91].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[92].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[92].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[93].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[93].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[94].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[94].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[95].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[95].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL "chipscope.rx_data_vio_i/U0/I_VIO/GEN_TRANS.U_ARM/U_TFDRE" BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/U_DATA_OUT" BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/U_STATUS/U_TDO" BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/U_STATUS/U_STAT_CNT/G[0].U_FDRE" BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/U_STATUS/U_STAT_CNT/G[1].U_FDRE" BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/U_STATUS/U_STAT_CNT/G[2].U_FDRE" BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/U_STATUS/U_STAT_CNT/G[3].U_FDRE" BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/U_STATUS/U_STAT_CNT/G[4].U_FDRE" BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/U_STATUS/U_STAT_CNT/G[5].U_FDRE" BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/U_STATUS/U_STAT_CNT/G[6].U_FDRE" BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/U_STATUS/U_STAT_CNT/G[7].U_FDRE" BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[63].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[63].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[63].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[63].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[63].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[63].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[62].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[62].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[62].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[62].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[62].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[62].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[61].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[61].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[61].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[61].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[61].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[61].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[60].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[60].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[60].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[60].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[60].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[60].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[59].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[59].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[59].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[59].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[59].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[59].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[58].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[58].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[58].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[58].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[58].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[58].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[57].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[57].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[57].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[57].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[57].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[57].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[56].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[56].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[56].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[56].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[56].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[56].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[55].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[55].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[55].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[55].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[55].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[55].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[54].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[54].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[54].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[54].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[54].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[54].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[53].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[53].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[53].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[53].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[53].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[53].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[52].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[52].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[52].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[52].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[52].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[52].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[51].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[51].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[51].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[51].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[51].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[51].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[50].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[50].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[50].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[50].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[50].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[50].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[49].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[49].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[49].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[49].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[49].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[49].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[48].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[48].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[48].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[48].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[48].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[48].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[47].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[47].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[47].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[47].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[47].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[47].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[46].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[46].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[46].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[46].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[46].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[46].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[45].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[45].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[45].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[45].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[45].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[45].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[44].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[44].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[44].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[44].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[44].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[44].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[43].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[43].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[43].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[43].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[43].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[43].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[42].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[42].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[42].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[42].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[42].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[42].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[41].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[41].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[41].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[41].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[41].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[41].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[40].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[40].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[40].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[40].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[40].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[40].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[39].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[39].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[39].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[39].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[39].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[39].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[38].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[38].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[38].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[38].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[38].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[38].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[37].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[37].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[37].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[37].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[37].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[37].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[36].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[36].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[36].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[36].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[36].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[36].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[35].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[35].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[35].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[35].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[35].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[35].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[34].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[34].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[34].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[34].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[34].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[34].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[33].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[33].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[33].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[33].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[33].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[33].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[32].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[32].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[32].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[32].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[32].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[32].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[31].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[31].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[31].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[31].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[30].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[30].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[30].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[30].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[29].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[29].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[29].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[29].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[28].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[28].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[28].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[28].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[27].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[27].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[27].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[27].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[26].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[26].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[26].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[26].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[25].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[25].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[25].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[25].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[24].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[24].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[24].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[24].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[23].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[23].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[23].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[23].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[22].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[22].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[22].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[22].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[21].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[21].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[21].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[21].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[20].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[20].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[20].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[20].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[19].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[19].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[19].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[19].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[18].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[18].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[18].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[18].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[17].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[17].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[17].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[17].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[16].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[16].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[16].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[16].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[15].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[15].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[15].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[15].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[14].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[14].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[14].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[14].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[13].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[13].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[13].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[13].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[12].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[12].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[12].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[12].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[11].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[11].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[11].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[11].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[10].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[10].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[10].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[10].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[9].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[9].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[9].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[9].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[8].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[8].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[8].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[8].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[7].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[7].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[7].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[7].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[6].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[6].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[6].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[6].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[5].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[5].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[5].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[5].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[4].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[4].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[4].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[4].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[3].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[3].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[3].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[3].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[2].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[2].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[2].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[2].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[1].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[1].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[1].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[1].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[0].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[0].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.rx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[0].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[32].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[33].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[34].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[35].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[36].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[37].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[38].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[39].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[40].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[41].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[42].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[43].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[44].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[45].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[46].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[47].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[48].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[49].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[50].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[51].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[52].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[53].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[54].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[55].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[56].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[57].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[58].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[59].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[60].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[61].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[62].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_OUT[63].SYNC_OUT_CELL/I_SRL_T2.U_SRL"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[0].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[1].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[2].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[3].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[4].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[5].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[6].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[7].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[8].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[9].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[10].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[11].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[12].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[13].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[14].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[14].ASYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[15].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[15].ASYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[16].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[16].ASYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[17].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[17].ASYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[18].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[18].ASYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[19].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[19].ASYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[20].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[20].ASYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[21].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[21].ASYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[22].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[22].ASYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[23].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[23].ASYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[24].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[24].ASYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[25].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[25].ASYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[26].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[26].ASYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[27].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[27].ASYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[28].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[28].ASYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[29].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[29].ASYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[30].ASYNC_OUT_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[30].ASYNC_OUT_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_OUT[31].ASYNC_OUT_CELL/SHIFT_REG"
        BEL "chipscope.tx_data_vio_i/U0/I_VIO/reset_f_edge/U_DOUT0" BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/reset_f_edge/U_DOUT1" BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/reset_f_edge/I_H2L.U_DOUT" BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[96].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[97].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[98].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[99].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[100].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[101].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[102].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[103].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[104].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[105].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[106].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[107].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[108].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[109].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[110].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[111].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[112].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[113].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[114].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[115].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[116].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[117].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[118].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[119].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[120].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[121].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[122].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[123].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[124].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[125].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[126].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[127].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[64].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[64].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[65].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[65].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[66].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[66].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[67].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[67].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[68].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[68].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[69].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[69].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[70].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[70].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[71].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[71].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[72].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[72].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[73].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[73].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[74].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[74].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[75].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[75].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[76].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[76].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[77].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[77].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[78].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[78].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[79].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[79].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[80].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[80].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[81].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[81].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[82].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[82].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[83].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[83].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[84].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[84].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[85].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[85].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[86].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[86].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[87].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[87].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[88].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[88].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[89].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[89].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[90].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[90].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[91].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[91].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[92].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[92].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[93].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[93].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[94].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[94].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[95].UPDATE_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_UPDATE_OUT[95].UPDATE_CELL/GEN_NO_CLK.USER_REG"
        BEL "chipscope.tx_data_vio_i/U0/I_VIO/GEN_TRANS.U_ARM/U_TFDRE" BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/U_DATA_OUT" BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/U_STATUS/U_TDO" BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/U_STATUS/U_STAT_CNT/G[0].U_FDRE" BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/U_STATUS/U_STAT_CNT/G[1].U_FDRE" BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/U_STATUS/U_STAT_CNT/G[2].U_FDRE" BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/U_STATUS/U_STAT_CNT/G[3].U_FDRE" BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/U_STATUS/U_STAT_CNT/G[4].U_FDRE" BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/U_STATUS/U_STAT_CNT/G[5].U_FDRE" BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/U_STATUS/U_STAT_CNT/G[6].U_FDRE" BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/U_STATUS/U_STAT_CNT/G[7].U_FDRE" BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[63].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[63].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[63].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[63].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[63].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[63].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[62].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[62].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[62].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[62].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[62].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[62].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[61].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[61].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[61].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[61].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[61].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[61].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[60].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[60].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[60].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[60].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[60].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[60].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[59].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[59].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[59].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[59].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[59].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[59].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[58].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[58].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[58].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[58].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[58].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[58].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[57].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[57].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[57].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[57].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[57].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[57].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[56].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[56].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[56].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[56].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[56].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[56].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[55].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[55].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[55].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[55].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[55].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[55].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[54].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[54].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[54].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[54].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[54].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[54].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[53].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[53].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[53].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[53].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[53].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[53].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[52].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[52].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[52].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[52].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[52].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[52].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[51].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[51].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[51].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[51].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[51].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[51].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[50].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[50].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[50].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[50].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[50].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[50].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[49].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[49].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[49].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[49].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[49].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[49].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[48].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[48].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[48].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[48].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[48].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[48].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[47].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[47].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[47].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[47].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[47].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[47].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[46].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[46].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[46].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[46].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[46].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[46].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[45].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[45].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[45].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[45].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[45].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[45].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[44].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[44].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[44].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[44].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[44].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[44].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[43].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[43].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[43].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[43].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[43].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[43].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[42].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[42].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[42].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[42].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[42].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[42].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[41].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[41].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[41].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[41].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[41].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[41].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[40].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[40].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[40].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[40].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[40].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[40].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[39].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[39].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[39].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[39].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[39].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[39].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[38].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[38].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[38].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[38].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[38].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[38].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[37].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[37].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[37].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[37].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[37].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[37].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[36].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[36].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[36].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[36].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[36].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[36].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[35].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[35].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[35].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[35].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[35].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[35].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[34].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[34].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[34].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[34].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[34].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[34].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[33].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[33].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[33].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[33].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[33].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[33].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[32].SYNC_IN_CELL/SHIFT_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[32].SYNC_IN_CELL/S_SYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[32].SYNC_IN_CELL/S_SYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[32].SYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[32].SYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_SYNC_IN[32].SYNC_IN_CELL/USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[31].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[31].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[31].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[31].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[30].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[30].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[30].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[30].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[29].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[29].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[29].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[29].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[28].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[28].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[28].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[28].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[27].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[27].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[27].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[27].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[26].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[26].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[26].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[26].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[25].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[25].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[25].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[25].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[24].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[24].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[24].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[24].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[23].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[23].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[23].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[23].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[22].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[22].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[22].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[22].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[21].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[21].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[21].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[21].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[20].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[20].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[20].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[20].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[19].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[19].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[19].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[19].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[18].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[18].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[18].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[18].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[17].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[17].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[17].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[17].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[16].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[16].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[16].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[16].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[15].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[15].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[15].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[15].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[14].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[14].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[14].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[14].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[13].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[13].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[13].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[13].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[12].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[12].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[12].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[12].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[11].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[11].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[11].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[11].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[10].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[10].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[10].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[10].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[9].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[9].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[9].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[9].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[8].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[8].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[8].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[8].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[7].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[7].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[7].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[7].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[6].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[6].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[6].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[6].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[5].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[5].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[5].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[5].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[4].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[4].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[4].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[4].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[3].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[3].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[3].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[3].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[2].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[2].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[2].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[2].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[1].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[1].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[1].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[1].ASYNC_IN_CELL/S_USER_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[0].ASYNC_IN_CELL/S_ASYNC_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[0].ASYNC_IN_CELL/S_ASYNC_F_REG"
        BEL
        "chipscope.tx_data_vio_i/U0/I_VIO/GEN_ASYNC_IN[0].ASYNC_IN_CELL/S_ASYNC_R_REG"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TC/I_STORAGE_QUAL.U_STORAGE_QUAL/I_SRLT_NE_1.I_NMU_1_TO_4.U_TCL/I_NMU_EQ1.U_iDOUT/I_YESLUT6.U_SRLC16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TC/I_TSEQ_NEQ2.U_TC_EQUATION/I_SRLT_NE_1.I_NMU_1_TO_4.U_TCL/I_NMU_EQ1.U_iDOUT/I_YESLUT6.U_SRLC16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[0].U_GAND_SRL_SLICE/U_SRLD"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[0].U_GAND_SRL_SLICE/U_SRLC"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[0].U_GAND_SRL_SLICE/U_SRLB"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[0].U_GAND_SRL_SLICE/U_SRLA"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[1].U_GAND_SRL_SLICE/U_SRLD"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[1].U_GAND_SRL_SLICE/U_SRLC"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[1].U_GAND_SRL_SLICE/U_SRLB"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[1].U_GAND_SRL_SLICE/U_SRLA"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[2].U_GAND_SRL_SLICE/U_SRLD"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[2].U_GAND_SRL_SLICE/U_SRLC"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[2].U_GAND_SRL_SLICE/U_SRLB"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[2].U_GAND_SRL_SLICE/U_SRLA"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[3].U_GAND_SRL_SLICE/U_SRLD"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[3].U_GAND_SRL_SLICE/U_SRLC"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[3].U_GAND_SRL_SLICE/U_SRLB"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[3].U_GAND_SRL_SLICE/U_SRLA"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[4].U_GAND_SRL_SLICE/U_SRLD"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[4].U_GAND_SRL_SLICE/U_SRLC"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[4].U_GAND_SRL_SLICE/U_SRLB"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[4].U_GAND_SRL_SLICE/U_SRLA"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[5].U_GAND_SRL_SLICE/U_SRLD"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[5].U_GAND_SRL_SLICE/U_SRLC"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[5].U_GAND_SRL_SLICE/U_SRLB"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[5].U_GAND_SRL_SLICE/U_SRLA"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[6].U_GAND_SRL_SLICE/U_SRLD"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[6].U_GAND_SRL_SLICE/U_SRLC"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[6].U_GAND_SRL_SLICE/U_SRLB"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[6].U_GAND_SRL_SLICE/U_SRLA"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[7].U_GAND_SRL_SLICE/U_SRLD"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[7].U_GAND_SRL_SLICE/U_SRLC"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[7].U_GAND_SRL_SLICE/U_SRLB"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[7].U_GAND_SRL_SLICE/U_SRLA"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[8].U_GAND_SRL_SLICE/U_SRLD"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[8].U_GAND_SRL_SLICE/U_SRLC"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[8].U_GAND_SRL_SLICE/U_SRLB"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[8].U_GAND_SRL_SLICE/U_SRLA"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[9].U_GAND_SRL_SLICE/U_SRLD"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[9].U_GAND_SRL_SLICE/U_SRLC"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[9].U_GAND_SRL_SLICE/U_SRLB"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[9].U_GAND_SRL_SLICE/U_SRLA"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[10].U_GAND_SRL_SLICE/U_SRLD"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[10].U_GAND_SRL_SLICE/U_SRLC"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[10].U_GAND_SRL_SLICE/U_SRLB"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_CS_GANDX.U_CS_GANDX_SRL/I_V6.U_CS_GANDX_SRL_V6/U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[10].U_GAND_SRL_SLICE/U_SRLA"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/I_MC_YES.U_MC/I_SRLT_NE_1.I_MCNT_en_SRLC16.U_MCNT_en"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/I_MC_YES.U_MC/I_SRLT_NE_1.I_DOUT_flag_SRLC16.U_DOUT_flag"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/I_MC_YES.U_MC/I_SRLT_NE_1.I_MCNT_rst_SRLC16.U_MCNT_rst"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/I_MC_YES.U_MC/U_GAND_MATCH/I_CS_GAND.U_CS_GAND_SRL/I_V6.U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_PARTIAL_SLICE.U_GAND_SRL_SLICE/U_SRLD"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/I_MC_YES.U_MC/U_GAND_MATCH/I_CS_GAND.U_CS_GAND_SRL/I_V6.U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_PARTIAL_SLICE.U_GAND_SRL_SLICE/U_SRLC"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/I_MC_YES.U_MC/U_GAND_MATCH/I_CS_GAND.U_CS_GAND_SRL/I_V6.U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_PARTIAL_SLICE.U_GAND_SRL_SLICE/U_SRLB"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/I_MC_YES.U_MC/U_GAND_MATCH/I_CS_GAND.U_CS_GAND_SRL/I_V6.U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_PARTIAL_SLICE.U_GAND_SRL_SLICE/U_SRLA"
        BEL "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_RESET_EDGE/U_DOUT0" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_RESET_EDGE/U_DOUT1" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_RESET_EDGE/I_H2L.U_DOUT" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_DSL1/U_TFDRE" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_TDO" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDPE" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDCE" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_STAT_CNT/G[0].U_FDRE" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_STAT_CNT/G[1].U_FDRE" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_STAT_CNT/G[2].U_FDRE" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_STAT_CNT/G[3].U_FDRE" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_STAT_CNT/G[4].U_FDRE" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_STAT_CNT/G[5].U_FDRE" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_STAT_CNT/G[6].U_FDRE" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_STAT_CNT/G[7].U_FDRE" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_STAT_CNT/G[8].U_FDRE" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_STAT/U_STAT_CNT/G[9].U_FDRE" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_HALT_XFER/U_TFDRE" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_RST/U_ARM_XFER/U_TFDRE" BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_SRLT_NE_1.U_SCMPCE/I_YESLUT6.U_SRL32"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_SRLT_NE_1.U_WLCMPCE/I_YESLUT6.U_SRL32"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_SRLT_NE_1.U_WHCMPCE/I_YESLUT6.U_SRL32"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_SRLT_NE_1.U_CDONE/I_YESLUT6.I_YES_RPM.U_SRL32_B"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_SRLT_NE_1.U_CDONE/I_YESLUT6.I_YES_RPM.U_SRL32_A"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_SRLT_NE_1.U_SCRST/I_YESLUT6.I_YES_RPM.U_SRL32_B"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_SRLT_NE_1.U_SCRST/I_YESLUT6.I_YES_RPM.U_SRL32_A"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_SRLT_NE_1.U_CMPRESET/I_YESLUT6.I_YES_RPM.U_SRL32_B"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_SRLT_NE_1.U_CMPRESET/I_YESLUT6.I_YES_RPM.U_SRL32_A"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_SRLT_NE_1.U_NS1/I_YESLUT6.I_YES_RPM.U_SRL32_D"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_SRLT_NE_1.U_NS1/I_YESLUT6.I_YES_RPM.U_SRL32_C"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_SRLT_NE_1.U_NS1/I_YESLUT6.I_YES_RPM.U_SRL32_B"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_SRLT_NE_1.U_NS1/I_YESLUT6.I_YES_RPM.U_SRL32_A"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_SRLT_NE_1.U_NS0/I_YESLUT6.I_YES_RPM.U_SRL32_D"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_SRLT_NE_1.U_NS0/I_YESLUT6.I_YES_RPM.U_SRL32_C"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_SRLT_NE_1.U_NS0/I_YESLUT6.I_YES_RPM.U_SRL32_B"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_SRLT_NE_1.U_NS0/I_YESLUT6.I_YES_RPM.U_SRL32_A"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_SRLT_NE_1.U_WCE/I_YESLUT6.U_SRLC16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_SRLT_NE_1.U_SCE/I_YESLUT6.U_SRLC16E"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_0_TO_64K.I_SRL.U_SELX"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_0_TO_64K.F_SEL[15].U_SEL"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_0_TO_64K.F_SEL[14].U_SEL"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_0_TO_64K.F_SEL[13].U_SEL"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_0_TO_64K.F_SEL[12].U_SEL"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_0_TO_64K.F_SEL[11].U_SEL"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_0_TO_64K.F_SEL[10].U_SEL"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_0_TO_64K.F_SEL[9].U_SEL"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_0_TO_64K.F_SEL[8].U_SEL"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_0_TO_64K.F_SEL[7].U_SEL"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_0_TO_64K.F_SEL[6].U_SEL"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_0_TO_64K.F_SEL[5].U_SEL"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_0_TO_64K.F_SEL[4].U_SEL"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_0_TO_64K.F_SEL[3].U_SEL"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_0_TO_64K.F_SEL[2].U_SEL"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_0_TO_64K.F_SEL[1].U_SEL"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/I_0_TO_64K.F_SEL[0].U_SEL"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/U_SCNT_CMP/I_CS_GAND.U_CS_GAND_SRL/I_V6.U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_PARTIAL_SLICE.U_GAND_SRL_SLICE/U_SRLD"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/U_SCNT_CMP/I_CS_GAND.U_CS_GAND_SRL/I_V6.U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_PARTIAL_SLICE.U_GAND_SRL_SLICE/U_SRLC"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/U_SCNT_CMP/I_CS_GAND.U_CS_GAND_SRL/I_V6.U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_PARTIAL_SLICE.U_GAND_SRL_SLICE/U_SRLB"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/U_SCNT_CMP/I_CS_GAND.U_CS_GAND_SRL/I_V6.U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_PARTIAL_SLICE.U_GAND_SRL_SLICE/U_SRLA"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/U_WCNT_HCMP/I_CS_GAND.U_CS_GAND_SRL/I_V6.U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_PARTIAL_SLICE.U_GAND_SRL_SLICE/U_SRLD"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/U_WCNT_HCMP/I_CS_GAND.U_CS_GAND_SRL/I_V6.U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_PARTIAL_SLICE.U_GAND_SRL_SLICE/U_SRLC"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/U_WCNT_HCMP/I_CS_GAND.U_CS_GAND_SRL/I_V6.U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_PARTIAL_SLICE.U_GAND_SRL_SLICE/U_SRLB"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/U_WCNT_HCMP/I_CS_GAND.U_CS_GAND_SRL/I_V6.U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_PARTIAL_SLICE.U_GAND_SRL_SLICE/U_SRLA"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/U_WCNT_LCMP/I_CS_GAND.U_CS_GAND_SRL/I_V6.U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_PARTIAL_SLICE.U_GAND_SRL_SLICE/U_SRLD"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/U_WCNT_LCMP/I_CS_GAND.U_CS_GAND_SRL/I_V6.U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_PARTIAL_SLICE.U_GAND_SRL_SLICE/U_SRLC"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/U_WCNT_LCMP/I_CS_GAND.U_CS_GAND_SRL/I_V6.U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_PARTIAL_SLICE.U_GAND_SRL_SLICE/U_SRLB"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/U_CAP_ADDRGEN/U_WCNT_LCMP/I_CS_GAND.U_CS_GAND_SRL/I_V6.U_CS_GAND_SRL_V6/I_USE_RPM_NE0.U_GAND_SRL_SET/I_PARTIAL_SLICE.U_GAND_SRL_SLICE/U_SRLA"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/I_MULT_ROW.U_RD_COL_ADDR_DLY/G_REG_BIT[5].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/I_MULT_ROW.U_RD_COL_ADDR_DLY/G_REG_BIT[4].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/I_MULT_ROW.U_RD_COL_ADDR_DLY/G_REG_BIT[3].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/I_MULT_ROW.U_RD_COL_ADDR_DLY/G_REG_BIT[2].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/I_MULT_ROW.U_RD_COL_ADDR_DLY/G_REG_BIT[1].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/I_MULT_ROW.U_RD_COL_ADDR_DLY/G_REG_BIT[0].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RD_ROW_ADDR/G[0].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RD_ROW_ADDR/G[1].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RD_ROW_ADDR/G[2].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RD_ROW_ADDR/G[3].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RD_ROW_ADDR/G[4].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RD_ROW_ADDR/G[5].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RD_ROW_ADDR/G[6].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RD_ROW_ADDR/G[7].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RD_ROW_ADDR/G[8].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RD_ROW_ADDR/G[9].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RD_ROW_ADDR/G[10].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/I_MULT_ROW.U_RD_COL_ADDR_A/u_cnt/G[0].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/I_MULT_ROW.U_RD_COL_ADDR_A/u_cnt/G[1].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/I_MULT_ROW.U_RD_COL_ADDR_A/u_cnt/G[2].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/I_MULT_ROW.U_RD_COL_ADDR_A/u_cnt/G[3].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/I_MULT_ROW.U_RD_COL_ADDR_A/u_cnt/G[4].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/I_MULT_ROW.U_RD_COL_ADDR_A/u_cnt/G[5].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/I_MULT_ROW.U_RD_COL_ADDR_A/u_cnt/G[6].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/I_MULT_ROW.U_RD_COL_ADDR_B/u_cnt/G[0].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/I_MULT_ROW.U_RD_COL_ADDR_B/u_cnt/G[1].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/I_MULT_ROW.U_RD_COL_ADDR_B/u_cnt/G[2].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/I_MULT_ROW.U_RD_COL_ADDR_B/u_cnt/G[3].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/I_MULT_ROW.U_RD_COL_ADDR_B/u_cnt/G[4].U_FDRE"
        BEL
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/I_MULT_ROW.U_RD_COL_ADDR_B/u_cnt/G[5].U_FDRE"
        BEL "chipscope.i_icon/U0/U_ICON/U_TDI_reg" BEL
        "chipscope.i_icon/U0/U_ICON/U_TDO_reg" BEL
        "chipscope.i_icon/U0/U_ICON/U_CMD/G_TARGET[6].I_NE0.U_TARGET" BEL
        "chipscope.i_icon/U0/U_ICON/U_CMD/G_TARGET[7].I_NE0.U_TARGET" BEL
        "chipscope.i_icon/U0/U_ICON/U_CMD/G_TARGET[8].I_NE0.U_TARGET" BEL
        "chipscope.i_icon/U0/U_ICON/U_CMD/G_TARGET[9].I_NE0.U_TARGET" BEL
        "chipscope.i_icon/U0/U_ICON/U_CMD/G_TARGET[10].I_NE0.U_TARGET" BEL
        "chipscope.i_icon/U0/U_ICON/U_CMD/G_TARGET[11].I_NE0.U_TARGET" BEL
        "chipscope.i_icon/U0/U_ICON/U_CMD/G_TARGET[12].I_NE0.U_TARGET" BEL
        "chipscope.i_icon/U0/U_ICON/U_CMD/G_TARGET[13].I_NE0.U_TARGET" BEL
        "chipscope.i_icon/U0/U_ICON/U_CMD/G_TARGET[14].I_NE0.U_TARGET" BEL
        "chipscope.i_icon/U0/U_ICON/U_CMD/G_TARGET[15].I_EQ0.U_TARGET" BEL
        "chipscope.i_icon/U0/U_ICON/U_STAT/U_TDO" BEL
        "chipscope.i_icon/U0/U_ICON/U_STAT/U_STAT_CNT/G[0].U_FDRE" BEL
        "chipscope.i_icon/U0/U_ICON/U_STAT/U_STAT_CNT/G[1].U_FDRE" BEL
        "chipscope.i_icon/U0/U_ICON/U_STAT/U_STAT_CNT/G[2].U_FDRE" BEL
        "chipscope.i_icon/U0/U_ICON/U_STAT/U_STAT_CNT/G[3].U_FDRE" BEL
        "chipscope.i_icon/U0/U_ICON/U_STAT/U_STAT_CNT/G[4].U_FDRE" BEL
        "chipscope.i_icon/U0/U_ICON/U_STAT/U_STAT_CNT/G[5].U_FDRE" BEL
        "chipscope.i_icon/U0/U_ICON/U_SYNC/U_SYNC" BEL
        "chipscope.i_icon/U0/U_ICON/U_SYNC/G_SYNC_WORD[0].I_NE0.U_FDR" BEL
        "chipscope.i_icon/U0/U_ICON/U_SYNC/G_SYNC_WORD[1].I_NE0.U_FDR" BEL
        "chipscope.i_icon/U0/U_ICON/U_SYNC/G_SYNC_WORD[2].I_NE0.U_FDR" BEL
        "chipscope.i_icon/U0/U_ICON/U_SYNC/G_SYNC_WORD[3].I_NE0.U_FDR" BEL
        "chipscope.i_icon/U0/U_ICON/U_SYNC/G_SYNC_WORD[4].I_NE0.U_FDR" BEL
        "chipscope.i_icon/U0/U_ICON/U_SYNC/G_SYNC_WORD[5].I_NE0.U_FDR" BEL
        "chipscope.i_icon/U0/U_ICON/U_SYNC/G_SYNC_WORD[6].I_EQ0.U_FDR" PIN
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B18KGT0.u_ramb18/U_RAMB18E1_pins<32>"
        PIN
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[0].u_ramb36/U_RAMB36_pins<63>"
        PIN
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[0].u_ramb36/U_RAMB36_pins<62>"
        PIN
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[1].u_ramb36/U_RAMB36_pins<63>"
        PIN
        "chipscope.ila_i/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_TB.U_TRACE_BUFFER/U_RAM/I_V6.U_CS_BRAM_CASCADE_V6/I_DEPTH_LTEQ_32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[1].u_ramb36/U_RAMB36_pins<62>";
TIMEGRP U_CLK = BEL "chipscope.i_icon/U0/U_ICON/U_iDATA_CMD";
PATH TS_J_TO_D_path = FROM TIMEGRP "J_CLK" TO TIMEGRP "D_CLK";
PATH "TS_J_TO_D_path" TIG;
PATH TS_D_TO_J_path = FROM TIMEGRP "D_CLK" TO TIMEGRP "J_CLK";
PATH "TS_D_TO_J_path" TIG;
TS_J_CLK = PERIOD TIMEGRP "J_CLK" 30 ns HIGH 50%;
TS_U_TO_J = MAXDELAY FROM TIMEGRP "U_CLK" TO TIMEGRP "J_CLK" 15 ns;
TS_U_TO_U = MAXDELAY FROM TIMEGRP "U_CLK" TO TIMEGRP "U_CLK" 15 ns;
TS_q2_clk1_refclk_i = PERIOD TIMEGRP "q2_clk1_refclk_i" 6.4 ns HIGH 50%;
TS_drp_clk_in_i = PERIOD TIMEGRP "drp_clk_in_i" 20 ns HIGH 50%;
TS_gtx0_txusrclk2_i = PERIOD TIMEGRP "gtx0_txusrclk2_i" 6.4 ns HIGH 50%;
PIN
        chipscope.i_icon/U0/U_ICON/I_YES_BSCAN.U_BS/I_V6.ISYN.I_USE_SOFTBSCAN_EQ0.U_BS_pins<2>
        = BEL
        "chipscope.i_icon/U0/U_ICON/I_YES_BSCAN.U_BS/I_V6.ISYN.I_USE_SOFTBSCAN_EQ0.U_BS"
        PINNAME SHIFT;
PIN
        "chipscope.i_icon/U0/U_ICON/I_YES_BSCAN.U_BS/I_V6.ISYN.I_USE_SOFTBSCAN_EQ0.U_BS_pins<2>"
        TIG;
SCHEMATIC END;

