<!DOCTYPE HTML PUBLIC "-//W3C//DTD HTML 4.01//EN" "http://www.w3.org/TR/html4/strict.dtd">
<html>
<head>
<meta http-equiv="Content-Type" content="text/html; charset=utf-8">
<meta HTTP-EQUIV=Cache-Control content=no-cache>
<meta name="author" content="S.V. Danilenko">
<meta http-equiv="refresh" content="360; URL=p07.html">
<title>Основы электроники и цифровой схемотехники</title>
<link href="../img/style02.css" rel="stylesheet" type="text/css">
</head>
<body oncopy="return false" onselectstart="return false">
<a name="ChapTop"></a>
<table width="98%" border="0" background="../img/bgkletka.gif" bgcolor="#FFFFFF">
  <tr>
    <td width="5%" height="58"><div align="center"></div></td>
    <td width="90%">&nbsp; <div align="center"><a href="../cont/ktp-el.html" title="Календарно-тематический план">К Т П</a>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; &nbsp;&nbsp; <a href="p00.html">План занятия</a>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;<img src="../img/book.jpg" alt="1" width="59" height="44">&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; &nbsp;&nbsp;&nbsp; Страницы&nbsp; | <a href="p01.html">1 </a>| | <a href="p02.html">2</a> | | <a href="p03.html">3</a> | | <a href="p04.html">4</a> | | <a href="p05.html">5</a> | | 6 | | <a href="p07.html">7</a> | | <a href="p08.html">8</a> | | <a href="p09.html">9</a> |<br/>
    </div>
    <hr width="100%" size="5" noshade></td>
    <td width="5%"><div align="center"><form name="d"> <input type="text" size="4" name="d2"></form></div></td>
  </tr>
  <tr>
    <td height="79"><div align="center"></div></td>
    <td><div align="center">
      <h3>2.11.6. DDR SDRAM</h3>
    </div></td>
    <td><div align="center"></div></td>
  </tr>
  <tr>
    <td height="100%"><div align="center"></div></td>
    <td align="left" valign="top"><p><b>DDR SDRAM</b> (от <i>англ</i>. <b>D</b>ouble <b>D</b>ata <b>R</b>ate <b>S</b>ynchronous <b>D</b>ynamic <b>R</b>andom <b>A</b>ccess <b>M</b>emory — <i><b>синхронная динамическая память с произвольным доступом и удвоенной скоростью передачи данных</b></i>) — тип компьютерной памяти, используемой в вычислительной технике в качестве оперативной и видеопамяти. Пришла на смену памяти типа SDRAM. </p>
    <p>При использовании DDR SDRAM достигается удвоенная скорость работы, нежели в SDRAM, за счёт считывания команд и данных не только по фронту, как в SDRAM, но и по спаду тактового сигнала. За счёт этого удваивается скорость передачи данных без увеличения частоты тактового сигнала шины памяти. Таким образом, при работе DDR на частоте 100 МГц мы получим эффективную частоту 200 МГц (при сравнении с аналогом SDR SDRAM). </p>
    <p>В спецификации JEDEC есть замечание, что использовать термин «МГц» в DDR некорректно, правильно указывать скорость «миллионов передач в секунду через один вывод данных». Специфическим режимом работы модулей памяти является двухканальный.</p>
    <p>Память DDR SDRAM работает на частотах в 100, 133, 166 и 200 МГц, её   время полного доступа — 30 и 22,5 нс, а время рабочего цикла — 5, 3,75, 3   и 2,5 нс.</p>
    <p>Так как частота синхронизации лежит в пределах от 100 до 200 МГц, а   данные передаются по 2 бита на один синхроимпульс, как по фронту, так и   по срезу тактового импульса, то эффективная частота передачи данных   лежит в пределах от 200 до 400 МГц. Такие модули памяти обозначаются   <b>DDR200, DDR266, DDR333, DDR400</b>.</p></td>
    <td><div align="center"></div></td>
  </tr>
  <tr>
    <td height="100%"><div align="center"></div></td>
    <td align="left" valign="top"><p>Микросхемы памяти DDR SDRAM выпускаются в корпусах TSOP и (освоено позднее) корпусах типа BGA (FBGA), производятся по нормам 0,13 и 0,09-микронного техпроцесса.  </p>
    <p>Ширина шины памяти составляет <i><b>64</b></i> бита, то есть по шине за один такт одновременно передаётся <i><b>8</b></i> байт. В результате получаем следующую формулу для расчёта максимальной скорости передачи для заданного типа памяти: тактовая частота шины памяти <b>x2</b> (передача данных дважды за такт) <b>x8</b> (число байтов передающихся за один такт). <i>Например</i>, чтобы обеспечить передачу данных дважды за такт, используется специальная архитектура «2n Prefetch». Внутренняя шина данных имеет ширину в два раза больше внешней. При передаче данных сначала передаётся первая половина шины данных по фронту тактового сигнала, а затем вторая половина шины данных по спаду. </p>
    <p>Помимо удвоенной передачи данных, DDR SDRAM имеет несколько других принципиальных отличий от простой памяти SDRAM. В основном они являются технологическими. <i>Например</i>, был добавлен сигнал QDS, который располагается на печатной плате вместе с линиями данных. По нему происходит синхронизация при передаче данных. Если используется два модуля памяти, то данные от них приходят к контроллеру памяти с небольшой разницей из-за разного расстояния. Возникает проблема в выборе синхросигнала для их считывания и использование QDS успешно это решает. JEDEC устанавливает стандарты для скоростей DDR SDRAM, разделённых на две части: первая для чипов памяти, а вторая для модулей памяти, на которых, собственно, и размещаются чипы памяти.</p>
    <p><b>Модули DDR SDRAM</b> выполнены в форм-факторе <i><b>DIMM</b></i>. На каждом модуле расположено несколько одинаковых чипов памяти и конфигурационный чип SPD. На модулях регистровой (registered) памяти также располагаются регистровые чипы, буферизующие и усиливающие сигнал на шине, на модулях нерегистровой (небуферизованной, unbuffered) памяти их нет. В состав каждого модуля DDR SDRAM входит несколько идентичных чипов DDR SDRAM. Для модулей без коррекции ошибок (<b>ECC</b>) их количество кратно <b>4</b>, для модулей с ECC — формула <b>4+1</b>.</p>
<p><b><i>Характеристики модулей:</i></b></p>
    <ul>
      <li><b>Объём</b>. Указывается в мегабайтах или гигабайтах. </li>
      <li><b>Количество чипов</b> (# of DRAM Devices). Кратно 8 для модулей без ECC, для модулей с ECC &#8211; кратно 9. Чипы могут располагаться на одной или обеих сторонах модуля. Максимальное умещающееся на DIMM количество — 36 (9x4). </li>
      <li><b>Количество строк</b> (рангов или ранков) (# of DRAM rows/ranks). </li>
    </ul>
    <p><font size="-1">Чипы, как видно из их характеристики, имеют 4- или 8-ми битную шину данных. Чтобы обеспечить более широкую полосу (например DIMM требует 64 бита и 72 бита для памяти с ECC), чипы связываются в ранги. Ранг памяти имеет общую шину адреса и дополняющие друг-друга линии данных. На одном модуле может размещаться несколько рангов. Но если нужно больше памяти, то добавлять ранги можно и дальше, установкой нескольких модулей на одной плате и используя тот же принцип: все ранги сидят на одной шине, только чип селекты разные - у каждого свой. Большое количество рангов электически нагружает шину, точнее контроллер и чипы памяти, и замедляет их работу. Отсюда начали применять многоканальную архитектуру, которая позволяет также независимо обращатся к несколькольким модулям. </font>    </p>
    <ul>
      <li><b>Задержки</b> (тайминги): CAS Latency (CL), Clock Cycle Time (tCK), Row Cycle Time (tRC), Refresh Row Cycle Time (tRFC), Row Active Time (tRAS). </li>
    </ul>
    <p><font size="-1">Характеристики модулей и чипов, из которых они состоят, связаны. Объём модуля равен произведению объёма одного чипа на число чипов. При использовании ECC это число дополнительно умножается на коэффициент 9/8, так как на каждый байт приходится один бит избыточности для контроля ошибок. Таким образом один и тот же объём модуля памяти можно набрать большим числом (36) маленьких чипов или малым числом (9) чипов большего объёма. Общая разрядность модуля равна произведению разрядности одного чипа на число чипов и равна произведению числа ранков на 64 (72) бита. Таким образом, увеличение числа чипов или использование чипов x8 вместо x4 ведёт к увеличению числа ранков модуля.</font></p></td>
    <td><div align="center"></div></td>
  </tr>
  <tr>
    <td height="100%"><div align="center"></div></td>
    <td align="center" valign="top"><div><img src="img/ddr1.jpg" width="280" height="219"><br><br>
      Рис. 26.5. Модуль памяти DDR   PC3200 Hynix (1Gb, 400Mhz). </div>    </td>
    <td><div align="center"></div></td>
  </tr>
  <tr>
    <td><div align="center"></div></td>
    <td><div align="center">
      <hr width="100%" size="4" noshade>
      <a href='javascript:history.go(-1)'><img src="../img/nazad.jpg" alt="Предыдущая" width="31" height="20"></a>&nbsp;&nbsp;&nbsp;&nbsp; &nbsp;&nbsp; <a href="p06.html#ChapTop"><img src="../img/vverh.gif" alt="В начало страницы" width="20" height="31"></a>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; <a href="p07.html"><img src="../img/vpr.jpg" alt="Следующая" width="31" height="20"></a>
      
    </div></td>
    <td><div align="center">6</div></td>
  </tr>
</table>
</body>

<script>
var milisec=0
var seconds=0
document.d.d2.value='0'
function display(){
if (milisec>=9){
milisec=0
seconds+=1
}
else
milisec+=1
document.d.d2.value=seconds+"."+milisec
setTimeout("display()",100)
}
display()
</script>

</html>
