
COMP I1 ( .CLK(net017), .VSS(VSS), .VDD(VDD), .OUT(COMP_OUT), 
    .INP(VREF), .INN(net8));

ADC_ctrl I7 ( .VSS(VSS), .VREF(VREF), .VDD(VDD), .B(B[7:0]), 
    .S(D[7:0]));

inverter I8 ( .IN(CLK), .VSS(VSS), .VDD(VDD), .OUT(net017));

endmodule
