 Address ; RegName ; Clk ; Rst ; Port ; Public ; Signal ; BitPos ; Default ; SW(R/W) ; HW(W) ; MCU(W) ; MISC ; Description 
 0x0000; PCNT_U0_CONF0; clk ; reset_n ;;; reg_ch1_lctrl_mode_u0; [31:30]; 2'd0; R/W ;;;;
;;;;;; reg_ch1_hctrl_mode_u0; [29:28]; 2'd0; R/W ;;;;
;;;;;; reg_ch1_pos_mode_u0; [27:26]; 2'd0; R/W ;;;;
;;;;;; reg_ch1_neg_mode_u0; [25:24]; 2'd0; R/W ;;;;
;;;;;; reg_ch0_lctrl_mode_u0; [23:22]; 2'd0; R/W ;;;;
;;;;;; reg_ch0_hctrl_mode_u0; [21:20]; 2'd0; R/W ;;;;
;;;;;; reg_ch0_pos_mode_u0; [19:18]; 2'd0; R/W ;;;;
;;;;;; reg_ch0_neg_mode_u0; [17:16]; 2'd0; R/W ;;;;
;;;;;; reg_thr_thres1_en_u0; [15]; 1'b0 ; R/W ;;;;
;;;;;; reg_thr_thres0_en_u0; [14]; 1'b0 ; R/W ;;;;
;;;;;; reg_thr_l_lim_en_u0; [13]; 1'b1 ; R/W ;;;;
;;;;;; reg_thr_h_lim_en_u0; [12]; 1'b1 ; R/W ;;;;
;;;;;; reg_thr_zero_en_u0; [11] ; 1'b1 ; R/W ;;;;
;;;;;; reg_filter_en_u0; [10]; 1'b1 ; R/W ;;;;
;;;;;; reg_filter_thres_u0; [9:0]; 10'h10; R/W ;;;;
 0x0004; PCNT_U0_CONF1; clk ; reset_n ;;; reg_cnt_thres1_u0; [31:16]; 10'h0; R/W ;;;;
;;;;;; reg_cnt_thres0_u0; [15:0]; 10'h0; R/W ;;;;
 0x0008; PCNT_U0_CONF2; clk ; reset_n ;;; reg_cnt_l_lim_u0; [31:16]; 10'h0; R/W ;;;;
;;;;;; reg_cnt_h_lim_u0; [15:0]; 10'h0; R/W ;;;;
 0x000c; PCNT_U1_CONF0; clk ; reset_n ;;; reg_ch1_lctrl_mode_u1; [31:30]; 2'd0; R/W ;;;;
;;;;;; reg_ch1_hctrl_mode_u1; [29:28]; 2'd0; R/W ;;;;
;;;;;; reg_ch1_pos_mode_u1; [27:26]; 2'd0; R/W ;;;;
;;;;;; reg_ch1_neg_mode_u1; [25:24]; 2'd0; R/W ;;;;
;;;;;; reg_ch0_lctrl_mode_u1; [23:22]; 2'd0; R/W ;;;;
;;;;;; reg_ch0_hctrl_mode_u1; [21:20]; 2'd0; R/W ;;;;
;;;;;; reg_ch0_pos_mode_u1; [19:18]; 2'd0; R/W ;;;;
;;;;;; reg_ch0_neg_mode_u1; [17:16]; 2'd0; R/W ;;;;
;;;;;; reg_thr_thres1_en_u1; [15]; 1'b0 ; R/W ;;;;
;;;;;; reg_thr_thres0_en_u1; [14]; 1'b0 ; R/W ;;;;
;;;;;; reg_thr_l_lim_en_u1; [13]; 1'b1 ; R/W ;;;;
;;;;;; reg_thr_h_lim_en_u1; [12]; 1'b1 ; R/W ;;;;
;;;;;; reg_thr_zero_en_u1; [11] ; 1'b1 ; R/W ;;;;
;;;;;; reg_filter_en_u1; [10]; 1'b1 ; R/W ;;;;
;;;;;; reg_filter_thres_u1; [9:0]; 10'h10; R/W ;;;;
 0x0010; PCNT_U1_CONF1; clk ; reset_n ;;; reg_cnt_thres1_u1; [31:16]; 10'h0; R/W ;;;;
;;;;;; reg_cnt_thres0_u1; [15:0]; 10'h0; R/W ;;;;
 0x0014; PCNT_U1_CONF2; clk ; reset_n ;;; reg_cnt_l_lim_u1; [31:16]; 10'h0; R/W ;;;;
;;;;;; reg_cnt_h_lim_u1; [15:0]; 10'h0; R/W ;;;;
 0x0018; PCNT_U2_CONF0; clk ; reset_n ;;; reg_ch1_lctrl_mode_u2; [31:30]; 2'd0; R/W ;;;;
;;;;;; reg_ch1_hctrl_mode_u2; [29:28]; 2'd0; R/W ;;;;
;;;;;; reg_ch1_pos_mode_u2; [27:26]; 2'd0; R/W ;;;;
;;;;;; reg_ch1_neg_mode_u2; [25:24]; 2'd0; R/W ;;;;
;;;;;; reg_ch0_lctrl_mode_u2; [23:22]; 2'd0; R/W ;;;;
;;;;;; reg_ch0_hctrl_mode_u2; [21:20]; 2'd0; R/W ;;;;
;;;;;; reg_ch0_pos_mode_u2; [19:18]; 2'd0; R/W ;;;;
;;;;;; reg_ch0_neg_mode_u2; [17:16]; 2'd0; R/W ;;;;
;;;;;; reg_thr_thres1_en_u2; [15]; 1'b0 ; R/W ;;;;
;;;;;; reg_thr_thres0_en_u2; [14]; 1'b0 ; R/W ;;;;
;;;;;; reg_thr_l_lim_en_u2; [13]; 1'b1 ; R/W ;;;;
;;;;;; reg_thr_h_lim_en_u2; [12]; 1'b1 ; R/W ;;;;
;;;;;; reg_thr_zero_en_u2; [11] ; 1'b1 ; R/W ;;;;
;;;;;; reg_filter_en_u2; [10]; 1'b1 ; R/W ;;;;
;;;;;; reg_filter_thres_u2; [9:0]; 10'h10; R/W ;;;;
 0x001c; PCNT_U2_CONF1; clk ; reset_n ;;; reg_cnt_thres1_u2; [31:16]; 10'h0; R/W ;;;;
;;;;;; reg_cnt_thres0_u2; [15:0]; 10'h0; R/W ;;;;
 0x0020; PCNT_U2_CONF2; clk ; reset_n ;;; reg_cnt_l_lim_u2; [31:16]; 10'h0; R/W ;;;;
;;;;;; reg_cnt_h_lim_u2; [15:0]; 10'h0; R/W ;;;;
 0x0024; PCNT_U3_CONF0; clk ; reset_n ;;; reg_ch1_lctrl_mode_u3; [31:30]; 2'd0; R/W ;;;;
;;;;;; reg_ch1_hctrl_mode_u3; [29:28]; 2'd0; R/W ;;;;
;;;;;; reg_ch1_pos_mode_u3; [27:26]; 2'd0; R/W ;;;;
;;;;;; reg_ch1_neg_mode_u3; [25:24]; 2'd0; R/W ;;;;
;;;;;; reg_ch0_lctrl_mode_u3; [23:22]; 2'd0; R/W ;;;;
;;;;;; reg_ch0_hctrl_mode_u3; [21:20]; 2'd0; R/W ;;;;
;;;;;; reg_ch0_pos_mode_u3; [19:18]; 2'd0; R/W ;;;;
;;;;;; reg_ch0_neg_mode_u3; [17:16]; 2'd0; R/W ;;;;
;;;;;; reg_thr_thres1_en_u3; [15]; 1'b0 ; R/W ;;;;
;;;;;; reg_thr_thres0_en_u3; [14]; 1'b0 ; R/W ;;;;
;;;;;; reg_thr_l_lim_en_u3; [13]; 1'b1 ; R/W ;;;;
;;;;;; reg_thr_h_lim_en_u3; [12]; 1'b1 ; R/W ;;;;
;;;;;; reg_thr_zero_en_u3; [11] ; 1'b1 ; R/W ;;;;
;;;;;; reg_filter_en_u3; [10]; 1'b1 ; R/W ;;;;
;;;;;; reg_filter_thres_u3; [9:0]; 10'h10; R/W ;;;;
 0x0028; PCNT_U3_CONF1; clk ; reset_n ;;; reg_cnt_thres1_u3; [31:16]; 10'h0; R/W ;;;;
;;;;;; reg_cnt_thres0_u3; [15:0]; 10'h0; R/W ;;;;
 0x002c; PCNT_U3_CONF2; clk ; reset_n ;;; reg_cnt_l_lim_u3; [31:16]; 10'h0; R/W ;;;;
;;;;;; reg_cnt_h_lim_u3; [15:0]; 10'h0; R/W ;;;;
 0x0030; PCNT_U0_CNT; clk ; reset_n ;;;; [31:16]; 16'b0; RO ;;;;
;;;;;; pulse_cnt_u0; [15:0]; 16'h0; RO ;;;;
 0x0034; PCNT_U1_CNT; clk ; reset_n ;;;; [31:16]; 16'b0; RO ;;;;
;;;;;; pulse_cnt_u1; [15:0]; 16'h0; RO ;;;;
 0x0038; PCNT_U2_CNT; clk ; reset_n ;;;; [31:16]; 16'b0; RO ;;;;
;;;;;; pulse_cnt_u2; [15:0]; 16'h0; RO ;;;;
 0x003c; PCNT_U3_CNT; clk ; reset_n ;;;; [31:16]; 16'b0; RO ;;;;
;;;;;; pulse_cnt_u3; [15:0]; 16'h0; RO ;;;;
 0x0040; PCNT_INT_RAW; clk; reset_n ;;;; [31:4]; 28'h0 ; RO ;;;INT_RAW;
;;;; Not;; cnt_thr_event_u3_int_raw; [3]; 1'b0 ; RO ; cnt_thr_event_u3/1'b1 ; cnt_thr_event_u3_int_clr/1'b0;;
;;;; Not;; cnt_thr_event_u2_int_raw; [2]; 1'b0 ; RO ; cnt_thr_event_u2/1'b1 ; cnt_thr_event_u2_int_clr/1'b0;;
;;;; Not;; cnt_thr_event_u1_int_raw; [1]; 1'b0 ; RO ; cnt_thr_event_u1/1'b1 ; cnt_thr_event_u1_int_clr/1'b0;;
;;;; Not;; cnt_thr_event_u0_int_raw; [0]; 1'b0 ; RO ; cnt_thr_event_u0/1'b1 ; cnt_thr_event_u0_int_clr/1'b0;;
0x0044; PCNT_INT_ST; clk; reset_n ;;;; [31:4]; 28'h0 ; RO ;;;INT_ST;
;;;; Not;; cnt_thr_event_u3_int_st; [3]; 1'b0 ; RO ;;;;
;;;; Not;; cnt_thr_event_u2_int_st; [2]; 1'b0 ; RO ;;;;
;;;; Not;; cnt_thr_event_u1_int_st; [1] ; 1'b0 ; RO ;;;;
;;;; Not;; cnt_thr_event_u0_int_st; [0]; 1'b0 ; RO ;;;;
0x0048; PCNT_INT_ENA; clk; reset_n ;;;; [31:4]; 28'h0 ; RO ;;;INT_ENA;
;;;; Not;; cnt_thr_event_u3_int_ena; [3]; 1'b0 ; R/W ;;;;
;;;; Not;; cnt_thr_event_u2_int_ena; [2] ; 1'b0 ; R/W ;;;;
;;;; Not;; cnt_thr_event_u1_int_ena; [1]; 1'b0 ; R/W ;;;;
;;;; Not;; cnt_thr_event_u0_int_ena; [0]; 1'b0 ; R/W ;;;;
0x004c; PCNT_INT_CLR; clk; reset_n ;;;; [31:4]; 28'h0 ; RO ;;;;
;;;; Not;; cnt_thr_event_u3_int_clr; [3]; 1'b0 ; WO ;;;;
;;;; Not;; cnt_thr_event_u2_int_clr; [2] ; 1'b0 ; WO ;;;;
;;;; Not;; cnt_thr_event_u1_int_clr; [1]; 1'b0 ; WO ;;;;
;;;; Not;; cnt_thr_event_u0_int_clr; [0]; 1'b0 ; WO ;;;;
0x0050; PCNT_U0_STATUS; clk; reset_n ;;;; [31:7]; 25'h0 ; RO ;;;;
;;;;;; cnt_thr_zero_lat_u0; [6]; 1'b0; RO ;;;;
;;;;;; cnt_thr_h_lim_lat_u0; [5]; 1'b0; RO ;;;;
;;;;;; cnt_thr_l_lim_lat_u0; [4]; 1'b0; RO ;;;;
;;;;;; cnt_thr_thres0_lat_u0; [3]; 1'b0; RO ;;;;
;;;;;; cnt_thr_thres1_lat_u0; [2]; 1'b0; RO ;;;;
;;;;;; cnt_thr_zero_mode_u0; [1:0]; 2'b0; RO ;;;;
0x0054; PCNT_U1_STATUS; clk; reset_n ;;;; [31:7]; 25'h0 ; RO ;;;;
;;;;;; cnt_thr_zero_lat_u1; [6]; 1'b0; RO ;;;;
;;;;;; cnt_thr_h_lim_lat_u1; [5]; 1'b0; RO ;;;;
;;;;;; cnt_thr_l_lim_lat_u1; [4]; 1'b0; RO ;;;;
;;;;;; cnt_thr_thres0_lat_u1; [3]; 1'b0; RO ;;;;
;;;;;; cnt_thr_thres1_lat_u1; [2]; 1'b0; RO ;;;;
;;;;;; cnt_thr_zero_mode_u1; [1:0]; 2'b0; RO ;;;;
0x0058; PCNT_U2_STATUS; clk; reset_n ;;;; [31:7]; 25'h0 ; RO ;;;;
;;;;;; cnt_thr_zero_lat_u2; [6]; 1'b0; RO ;;;;
;;;;;; cnt_thr_h_lim_lat_u2; [5]; 1'b0; RO ;;;;
;;;;;; cnt_thr_l_lim_lat_u2; [4]; 1'b0; RO ;;;;
;;;;;; cnt_thr_thres0_lat_u2; [3]; 1'b0; RO ;;;;
;;;;;; cnt_thr_thres1_lat_u2; [2]; 1'b0; RO ;;;;
;;;;;; cnt_thr_zero_mode_u2; [1:0]; 2'b0; RO ;;;;
0x005c; PCNT_U3_STATUS; clk; reset_n ;;;; [31:7]; 25'h0 ; RO ;;;;
;;;;;; cnt_thr_zero_lat_u3; [6]; 1'b0; RO ;;;;
;;;;;; cnt_thr_h_lim_lat_u3; [5]; 1'b0; RO ;;;;
;;;;;; cnt_thr_l_lim_lat_u3; [4]; 1'b0; RO ;;;;
;;;;;; cnt_thr_thres0_lat_u3; [3]; 1'b0; RO ;;;;
;;;;;; cnt_thr_thres1_lat_u3; [2]; 1'b0; RO ;;;;
;;;;;; cnt_thr_zero_mode_u3; [1:0]; 2'b0; RO ;;;;
0x0060; PCNT_CTRL; clk; reset_n ;;;; [31:17]; 15'h0; RO ;;;;
;;;; Not;; reg_clk_en; [16]; 1'b0; R/W ;;;;
;;;;;;; [15:8];8'b0; RO ;;;;
;;;;;; reg_cnt_pause_u3; [7]; 1'b0 ; R/W ;;;;
;;;;;; reg_pulse_cnt_rst_u3; [6]; 1'b1 ; R/W ;;;;
;;;;;; reg_cnt_pause_u2; [5]; 1'b0 ; R/W ;;;;
;;;;;; reg_pulse_cnt_rst_u2; [4]; 1'b1 ; R/W ;;;;
;;;;;; reg_cnt_pause_u1; [3]; 1'b0 ; R/W ;;;;
;;;;;; reg_pulse_cnt_rst_u1; [2]; 1'b1 ; R/W ;;;;
;;;;;; reg_cnt_pause_u0; [1]; 1'b0 ; R/W ;;;;
;;;;;; reg_pulse_cnt_rst_u0; [0]; 1'b1 ; R/W ;;;;
0x00fc; PCNT_DATE; clk; reset_n ; Not;; pcnt_date; [31:0]; 32'h18072600; R/W ;;;;
