<?xml version="1.0" encoding="UTF-8"?>
<!--This file is part of uvgKvazaarHW.-->
<!-- -->
<!--Copyright (c) 2025, Tampere University, ITU/ISO/IEC, project contributors-->
<!--All rights reserved.-->
<!---->
<!--Redistribution and use in source and binary forms, with or without modification,-->
<!--are permitted provided that the following conditions are met:-->
<!---->
<!--* Redistributions of source code must retain the above copyright notice, this-->
<!--  list of conditions and the following disclaimer.-->
<!---->
<!--* Redistributions in binary form must reproduce the above copyright notice, this-->
<!--  list of conditions and the following disclaimer in the documentation and/or-->
<!--  other materials provided with the distribution.-->
<!---->
<!--* Neither the name of the Tampere University or ITU/ISO/IEC nor the names of its-->
<!--  contributors may be used to endorse or promote products derived from-->
<!--  this software without specific prior written permission.-->
<!---->
<!--THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS" AND-->
<!--ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED-->
<!--WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE-->
<!--DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE LIABLE FOR-->
<!--ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES-->
<!--INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;-->
<!--LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION HOWEVER CAUSED AND ON-->
<!--ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT-->
<!--SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.-->
<!--INCLUDING NEGLIGENCE OR OTHERWISE ARISING IN ANY WAY OUT OF THE USE OF THIS-->
<ipxact:component xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:kactus2="http://kactus2.cs.tut.fi" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014 http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
	<ipxact:vendor>tuni.fi</ipxact:vendor>
	<ipxact:library>KvazaarControl</ipxact:library>
	<ipxact:name>scheduler</ipxact:name>
	<ipxact:version>1.0</ipxact:version>
	<ipxact:busInterfaces>
		<ipxact:busInterface>
			<ipxact:name>clk</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="clk" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="clk.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>CLK</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>clk</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>arst_n</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="reset" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="reset.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>arst_n</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>arst_n</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>conf_in_rsc</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="data_channel" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="data_channel.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>DAT</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>conf_in_rsc_dat</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>VLD</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>conf_in_rsc_vld</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>RDY</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>conf_in_rsc_rdy</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>inst_done_rsc</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="data_channel" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="data_channel.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>DAT</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>inst_done_rsc_dat</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>VLD</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>inst_done_rsc_vld</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>RDY</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>inst_done_rsc_rdy</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>inst_out_rsc</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="data_channel" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="data_channel.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>DAT</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>inst_out_rsc_dat</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>VLD</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>inst_out_rsc_vld</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>RDY</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>inst_out_rsc_rdy</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:master/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>inst_rsc</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="mem_read_and_write" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="mem_read_and_write.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>ADDR</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>inst_rsc_adr</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WREN</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>inst_rsc_we</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>RDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>inst_rsc_q</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>inst_rsc_d</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:master/>
		</ipxact:busInterface>
	</ipxact:busInterfaces>
	<ipxact:model>
		<ipxact:views>
			<ipxact:view>
				<ipxact:name>flat_verilog</ipxact:name>
				<ipxact:envIdentifier>Verilog:kactus2.cs.tut.fi:</ipxact:envIdentifier>
				<ipxact:componentInstantiationRef>verilog_implementation</ipxact:componentInstantiationRef>
			</ipxact:view>
		</ipxact:views>
		<ipxact:instantiations>
			<ipxact:componentInstantiation>
				<ipxact:name>verilog_implementation</ipxact:name>
				<ipxact:language>Verilog</ipxact:language>
				<ipxact:moduleName>scheduler</ipxact:moduleName>
				<ipxact:fileSetRef>
					<ipxact:localName>rtl</ipxact:localName>
				</ipxact:fileSetRef>
			</ipxact:componentInstantiation>
		</ipxact:instantiations>
		<ipxact:ports>
			<ipxact:port>
				<ipxact:name>clk</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>arst_n</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>conf_in_rsc_dat</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>8</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>conf_in_rsc_vld</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>conf_in_rsc_rdy</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>inst_done_rsc_dat</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>4</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>inst_done_rsc_vld</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>inst_done_rsc_rdy</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>inst_rsc_adr</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>12</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>inst_rsc_we</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>inst_rsc_d</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>22</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>inst_rsc_q</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>22</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>inst_out_rsc_dat</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>21</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>inst_out_rsc_vld</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>inst_out_rsc_rdy</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
		</ipxact:ports>
	</ipxact:model>
	<ipxact:fileSets>
		<ipxact:fileSet>
			<ipxact:name>rtl</ipxact:name>
			<ipxact:file>
				<ipxact:name>../../../../rtls/control/h265_main_ctrl/scheduler_rtl.v</ipxact:name>
				<ipxact:fileType>verilogSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>5cc36b02e16876e21a31585a70939c13ccacbaeb</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
		</ipxact:fileSet>
		<ipxact:fileSet>
			<ipxact:name>hls</ipxact:name>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/control/h265_main_ctrl/scheduler/constraints.tcl</ipxact:name>
				<ipxact:fileType>tclSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>3c3b4b06a2e0aba20e6956d9e82ece8f</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/control/h265_main_ctrl/scheduler/input_files.tcl</ipxact:name>
				<ipxact:fileType>tclSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>b86d6220ac172925555c2fbe2fd3d56d</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/control/h265_main_ctrl/scheduler/main_scheduler.cpp</ipxact:name>
				<ipxact:fileType>cppSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>4c81173083f5ab2b3500119a2388a4f144b614b6</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/control/h265_main_ctrl/scheduler/tb_scheduler.cpp</ipxact:name>
				<ipxact:fileType>cppSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>e709e037548fbd0e38adf41a259213acd0a25ac3</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/control/h265_main_ctrl/includes/intra.h</ipxact:name>
				<ipxact:fileType>cSource</ipxact:fileType>
				<ipxact:fileType>cppSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>111db3719b5917cb642177cbf4105b853fd9079b</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/control/h265_main_ctrl/includes/tables.h</ipxact:name>
				<ipxact:fileType>cSource</ipxact:fileType>
				<ipxact:fileType>cppSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>ab851e70ee5d0f0263e4f5ab5f84041893b77cd5</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/control/h265_main_ctrl/includes/types.h</ipxact:name>
				<ipxact:fileType>cSource</ipxact:fileType>
				<ipxact:fileType>cppSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>3d5f23a734111d8b354e36759d387fee7ed2fd25</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/control/h265_main_ctrl/includes/global.h</ipxact:name>
				<ipxact:fileType>cSource</ipxact:fileType>
				<ipxact:fileType>cppSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>63412de1e018774c73692576f21e8c08bba3f2cc</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
		</ipxact:fileSet>
	</ipxact:fileSets>
	<ipxact:vendorExtensions>
		<kactus2:author>Tampere University</kactus2:author>
		<kactus2:version>3,11,1,0</kactus2:version>
		<kactus2:kts_attributes>
			<kactus2:kts_productHier>Flat</kactus2:kts_productHier>
			<kactus2:kts_implementation>HW</kactus2:kts_implementation>
			<kactus2:kts_firmness>Mutable</kactus2:kts_firmness>
		</kactus2:kts_attributes>
		<kactus2:license>3-BSD clause</kactus2:license>
		
	</ipxact:vendorExtensions>
</ipxact:component>