TimeQuest Timing Analyzer report for kotku
Tue Apr  7 14:27:33 2015
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'pll|altpll_component|pll|clk[0]'
 14. Slow 1200mV 85C Model Setup: 'pll|altpll_component|pll|clk[2]'
 15. Slow 1200mV 85C Model Setup: 'vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc'
 16. Slow 1200mV 85C Model Hold: 'pll|altpll_component|pll|clk[0]'
 17. Slow 1200mV 85C Model Hold: 'pll|altpll_component|pll|clk[2]'
 18. Slow 1200mV 85C Model Hold: 'vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc'
 19. Slow 1200mV 85C Model Recovery: 'pll|altpll_component|pll|clk[2]'
 20. Slow 1200mV 85C Model Removal: 'pll|altpll_component|pll|clk[2]'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_50_'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[2]'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Output Enable Times
 30. Minimum Output Enable Times
 31. Output Disable Times
 32. Minimum Output Disable Times
 33. Slow 1200mV 85C Model Metastability Report
 34. Slow 1200mV 0C Model Fmax Summary
 35. Slow 1200mV 0C Model Setup Summary
 36. Slow 1200mV 0C Model Hold Summary
 37. Slow 1200mV 0C Model Recovery Summary
 38. Slow 1200mV 0C Model Removal Summary
 39. Slow 1200mV 0C Model Minimum Pulse Width Summary
 40. Slow 1200mV 0C Model Setup: 'pll|altpll_component|pll|clk[0]'
 41. Slow 1200mV 0C Model Setup: 'pll|altpll_component|pll|clk[2]'
 42. Slow 1200mV 0C Model Setup: 'vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc'
 43. Slow 1200mV 0C Model Hold: 'pll|altpll_component|pll|clk[0]'
 44. Slow 1200mV 0C Model Hold: 'pll|altpll_component|pll|clk[2]'
 45. Slow 1200mV 0C Model Hold: 'vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc'
 46. Slow 1200mV 0C Model Recovery: 'pll|altpll_component|pll|clk[2]'
 47. Slow 1200mV 0C Model Removal: 'pll|altpll_component|pll|clk[2]'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'
 49. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_50_'
 50. Slow 1200mV 0C Model Minimum Pulse Width: 'vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[2]'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Output Enable Times
 57. Minimum Output Enable Times
 58. Output Disable Times
 59. Minimum Output Disable Times
 60. Slow 1200mV 0C Model Metastability Report
 61. Fast 1200mV 0C Model Setup Summary
 62. Fast 1200mV 0C Model Hold Summary
 63. Fast 1200mV 0C Model Recovery Summary
 64. Fast 1200mV 0C Model Removal Summary
 65. Fast 1200mV 0C Model Minimum Pulse Width Summary
 66. Fast 1200mV 0C Model Setup: 'pll|altpll_component|pll|clk[0]'
 67. Fast 1200mV 0C Model Setup: 'pll|altpll_component|pll|clk[2]'
 68. Fast 1200mV 0C Model Setup: 'vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc'
 69. Fast 1200mV 0C Model Hold: 'pll|altpll_component|pll|clk[0]'
 70. Fast 1200mV 0C Model Hold: 'pll|altpll_component|pll|clk[2]'
 71. Fast 1200mV 0C Model Hold: 'vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc'
 72. Fast 1200mV 0C Model Recovery: 'pll|altpll_component|pll|clk[2]'
 73. Fast 1200mV 0C Model Removal: 'pll|altpll_component|pll|clk[2]'
 74. Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'
 75. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_50_'
 76. Fast 1200mV 0C Model Minimum Pulse Width: 'vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc'
 77. Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[2]'
 78. Setup Times
 79. Hold Times
 80. Clock to Output Times
 81. Minimum Clock to Output Times
 82. Output Enable Times
 83. Minimum Output Enable Times
 84. Output Disable Times
 85. Minimum Output Disable Times
 86. Fast 1200mV 0C Model Metastability Report
 87. Multicorner Timing Analysis Summary
 88. Setup Times
 89. Hold Times
 90. Clock to Output Times
 91. Minimum Clock to Output Times
 92. Board Trace Model Assignments
 93. Input Transition Times
 94. Slow Corner Signal Integrity Metrics
 95. Fast Corner Signal Integrity Metrics
 96. Setup Transfers
 97. Hold Transfers
 98. Recovery Transfers
 99. Removal Transfers
100. Report TCCS
101. Report RSKM
102. Unconstrained Paths
103. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; kotku                                              ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.57        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  28.6%      ;
;     Processors 3-4         ;  14.3%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; kotku.sdc     ; OK     ; Tue Apr  7 14:27:26 2015 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+--------+--------+-----------+------------+----------+---------+-----------------------------------+--------------------------------------------------+
; Clock Name                                   ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase  ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                            ; Targets                                          ;
+----------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+--------+--------+-----------+------------+----------+---------+-----------------------------------+--------------------------------------------------+
; clk_50_                                      ; Base      ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ;            ;           ;             ;        ;        ;           ;            ;          ;         ;                                   ; { clk_50_ }                                      ;
; pll|altpll_component|pll|clk[0]              ; Generated ; 10.000 ; 100.0 MHz ; -2.916 ; 2.084  ; 50.00      ; 1         ; 2           ; -105.0 ;        ;           ;            ; false    ; clk_50_ ; pll|altpll_component|pll|inclk[0] ; { pll|altpll_component|pll|clk[0] }              ;
; pll|altpll_component|pll|clk[2]              ; Generated ; 80.000 ; 12.5 MHz  ; 0.000  ; 40.000 ; 50.00      ; 4         ; 1           ;        ;        ;           ;            ; false    ; clk_50_ ; pll|altpll_component|pll|inclk[0] ; { pll|altpll_component|pll|clk[2] }              ;
; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Base      ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;        ;        ;           ;            ;          ;         ;                                   ; { vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc } ;
+----------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+--------+--------+-----------+------------+----------+---------+-----------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                 ;
+------------+-----------------+----------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                   ; Note ;
+------------+-----------------+----------------------------------------------+------+
; 20.83 MHz  ; 20.83 MHz       ; pll|altpll_component|pll|clk[2]              ;      ;
; 118.5 MHz  ; 118.5 MHz       ; pll|altpll_component|pll|clk[0]              ;      ;
; 383.88 MHz ; 383.88 MHz      ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ;      ;
+------------+-----------------+----------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                   ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[0]              ; -2.746 ; -4.295        ;
; pll|altpll_component|pll|clk[2]              ; 1.336  ; 0.000         ;
; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 36.578 ; 0.000         ;
+----------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                   ;
+----------------------------------------------+-------+---------------+
; Clock                                        ; Slack ; End Point TNS ;
+----------------------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0]              ; 0.315 ; 0.000         ;
; pll|altpll_component|pll|clk[2]              ; 0.358 ; 0.000         ;
; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.392 ; 0.000         ;
+----------------------------------------------+-------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[2] ; 77.210 ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                   ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[2] ; 1.096 ; 0.000         ;
+---------------------------------+-------+---------------+


+-----------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                     ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[0]              ; 4.731  ; 0.000         ;
; clk_50_                                      ; 9.740  ; 0.000         ;
; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 19.774 ; 0.000         ;
; pll|altpll_component|pll|clk[2]              ; 39.685 ; 0.000         ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                         ; To Node                                                                                                                                 ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -2.746 ; zet:zet|zet_core:core|zet_fetch:fetch|state[2]                                                                    ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.191      ; 10.016     ;
; -2.598 ; zet:zet|zet_core:core|zet_fetch:fetch|state[1]                                                                    ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.191      ; 9.868      ;
; -2.591 ; zet:zet|zet_core:core|zet_fetch:fetch|state[0]                                                                    ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.191      ; 9.861      ;
; -2.494 ; zet:zet|zet_core:core|zet_fetch:fetch|modrm_l[6]                                                                  ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.192      ; 9.765      ;
; -2.373 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[6]                                                                      ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.192      ; 9.644      ;
; -2.253 ; zet:zet|zet_core:core|zet_fetch:fetch|modrm_l[4]                                                                  ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.192      ; 9.524      ;
; -2.156 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[7]                                                                      ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.192      ; 9.427      ;
; -2.139 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[6]                                                                 ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.192      ; 9.410      ;
; -2.131 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[3]                                                                      ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.182      ; 9.392      ;
; -2.114 ; zet:zet|zet_core:core|zet_fetch:fetch|modrm_l[7]                                                                  ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.183      ; 9.376      ;
; -2.109 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[3]                                                                 ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.191      ; 9.379      ;
; -2.092 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[2]                                                                      ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.190      ; 9.361      ;
; -2.072 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[2]                                                                 ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.190      ; 9.341      ;
; -1.961 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[1]                                                                 ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.190      ; 9.230      ;
; -1.867 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[4]                                                                      ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.192      ; 9.138      ;
; -1.815 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[1]                                                                      ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.190      ; 9.084      ;
; -1.779 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[0]                                                                 ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.190      ; 9.048      ;
; -1.738 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[0]                                                                      ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.190      ; 9.007      ;
; -1.681 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[5]                                                                      ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.192      ; 8.952      ;
; -1.630 ; zet:zet|zet_core:core|zet_fetch:fetch|modrm_l[3]                                                                  ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.192      ; 8.901      ;
; -1.561 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[4]                                                                 ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.183      ; 8.823      ;
; -1.549 ; zet:zet|zet_core:core|zet_fetch:fetch|state[2]                                                                    ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.191      ; 8.819      ;
; -1.472 ; zet:zet|zet_core:core|zet_fetch:fetch|state[0]                                                                    ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.191      ; 8.742      ;
; -1.457 ; zet:zet|zet_core:core|zet_fetch:fetch|modrm_l[5]                                                                  ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.192      ; 8.728      ;
; -1.401 ; zet:zet|zet_core:core|zet_fetch:fetch|state[1]                                                                    ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.191      ; 8.671      ;
; -1.320 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[5]                                                                 ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.189      ; 8.588      ;
; -1.285 ; zet:zet|zet_core:core|zet_fetch:fetch|modrm_l[6]                                                                  ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.192      ; 8.556      ;
; -1.164 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[6]                                                                      ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.192      ; 8.435      ;
; -1.056 ; zet:zet|zet_core:core|zet_fetch:fetch|modrm_l[4]                                                                  ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.192      ; 8.327      ;
; -1.020 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[6]                                                                 ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.192      ; 8.291      ;
; -0.973 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[2]                                                                      ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.190      ; 8.242      ;
; -0.962 ; zet:zet|zet_core:core|zet_fetch:fetch|pref_l[1]                                                                   ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.191      ; 8.232      ;
; -0.953 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[2]                                                                 ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.190      ; 8.222      ;
; -0.947 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[7]                                                                      ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.192      ; 8.218      ;
; -0.945 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[3]                                                                      ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.182      ; 8.206      ;
; -0.923 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[3]                                                                 ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.191      ; 8.193      ;
; -0.905 ; zet:zet|zet_core:core|zet_fetch:fetch|modrm_l[7]                                                                  ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.183      ; 8.167      ;
; -0.849 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[1]                                                                 ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.190      ; 8.118      ;
; -0.703 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[1]                                                                      ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.190      ; 7.972      ;
; -0.670 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[4]                                                                      ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.192      ; 7.941      ;
; -0.660 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[0]                                                                 ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.190      ; 7.929      ;
; -0.619 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[0]                                                                      ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.190      ; 7.888      ;
; -0.569 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[5]                                                                      ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.192      ; 7.840      ;
; -0.509 ; zet:zet|zet_core:core|zet_decode:decode|ext_int                                                                   ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.184      ; 7.772      ;
; -0.412 ; zet:zet|zet_core:core|zet_fetch:fetch|modrm_l[3]                                                                  ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.192      ; 7.683      ;
; -0.378 ; zet:zet|zet_core:core|zet_decode:decode|dive                                                                      ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.184      ; 7.641      ;
; -0.343 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[4]                                                                 ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.183      ; 7.605      ;
; -0.315 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[7]                                                                 ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.193      ; 7.587      ;
; -0.310 ; zet:zet|zet_core:core|zet_fetch:fetch|modrm_l[5]                                                                  ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.192      ; 7.581      ;
; -0.226 ; zet:zet|zet_core:core|zet_decode:decode|tfle                                                                      ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.184      ; 7.489      ;
; -0.208 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[5]                                                                 ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.189      ; 7.476      ;
; 0.150  ; zet:zet|zet_core:core|zet_fetch:fetch|pref_l[1]                                                                   ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.191      ; 7.120      ;
; 0.709  ; zet:zet|zet_core:core|zet_decode:decode|ext_int                                                                   ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.184      ; 6.554      ;
; 0.779  ; rst                                                                                                               ; sdspi:sdspi|ss                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 2.084        ; -0.146     ; 1.154      ;
; 0.811  ; zet:zet|zet_core:core|zet_decode:decode|dive                                                                      ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.184      ; 6.452      ;
; 0.858  ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[7]                                                                 ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.193      ; 6.414      ;
; 0.992  ; zet:zet|zet_core:core|zet_decode:decode|tfle                                                                      ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.184      ; 6.271      ;
; 1.557  ; zet:zet|zet_core:core|zet_decode:decode|seq[5]                                                                    ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.183      ; 5.705      ;
; 1.561  ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_read_iface:read_iface|latch_sel                                   ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram0_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~porta_datain_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.238      ; 8.705      ;
; 1.585  ; zet:zet|zet_core:core|zet_decode:decode|seq[4]                                                                    ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.183      ; 5.677      ;
; 1.640  ; zet:zet|zet_core:core|zet_decode:decode|seq[0]                                                                    ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.183      ; 5.622      ;
; 1.737  ; zet:zet|zet_core:core|zet_decode:decode|seq[2]                                                                    ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.183      ; 5.525      ;
; 1.893  ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_we_reg ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[11]                                                                                                      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.371     ; 7.731      ;
; 1.893  ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_we_reg ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[12]                                                                                                      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.371     ; 7.731      ;
; 1.911  ; wb_abrgr:sd_brg|wbm_sel_o[1]                                                                                      ; sdspi:sdspi|ss                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.084     ; 3.000      ;
; 1.923  ; fmlarb:fmlarb|master.001                                                                                          ; hpdmc:hpdmc|sdram_adr[4]                                                                                                                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.079     ; 7.898      ;
; 1.926  ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_we_reg ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[1]                                                                                                       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.378     ; 7.691      ;
; 1.944  ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_read_iface:read_iface|latch[1][10]                                ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram0_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~porta_datain_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.235      ; 8.319      ;
; 1.965  ; vga_fml:vga|vga_lcd_fml:lcd|fml_adr[9]                                                                            ; hpdmc:hpdmc|sdram_adr[4]                                                                                                                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.073     ; 7.862      ;
; 1.971  ; fmlarb:fmlarb|master.001                                                                                          ; hpdmc:hpdmc|sdram_adr[7]                                                                                                                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.079     ; 7.850      ;
; 1.976  ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_we_reg ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[8]                                                                                                       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.376     ; 7.643      ;
; 1.976  ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_we_reg ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[10]                                                                                                      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.376     ; 7.643      ;
; 1.976  ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_we_reg ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[13]                                                                                                      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.376     ; 7.643      ;
; 1.979  ; rst                                                                                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_rp[1]                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.131     ; 4.969      ;
; 1.981  ; zet:zet|zet_core:core|zet_decode:decode|seq[1]                                                                    ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.183      ; 5.281      ;
; 2.013  ; vga_fml:vga|vga_lcd_fml:lcd|fml_adr[9]                                                                            ; hpdmc:hpdmc|sdram_adr[7]                                                                                                                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.073     ; 7.814      ;
; 2.024  ; rst                                                                                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_rfc[3]                                                                                                ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.130     ; 4.925      ;
; 2.024  ; rst                                                                                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_rfc[2]                                                                                                ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.130     ; 4.925      ;
; 2.024  ; rst                                                                                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_rfc[1]                                                                                                ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.130     ; 4.925      ;
; 2.028  ; fmlarb:fmlarb|master.001                                                                                          ; hpdmc:hpdmc|sdram_adr[0]                                                                                                                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.078     ; 7.794      ;
; 2.043  ; fmlarb:fmlarb|master.001                                                                                          ; hpdmc:hpdmc|sdram_adr[6]                                                                                                                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.079     ; 7.778      ;
; 2.054  ; vga_fml:vga|vga_lcd_fml:lcd|fml_adr[10]                                                                           ; hpdmc:hpdmc|sdram_adr[4]                                                                                                                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.073     ; 7.773      ;
; 2.070  ; vga_fml:vga|vga_lcd_fml:lcd|fml_adr[9]                                                                            ; hpdmc:hpdmc|sdram_adr[0]                                                                                                                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.072     ; 7.758      ;
; 2.072  ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_we_reg ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[15]                                                                                                      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.368     ; 7.555      ;
; 2.072  ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_we_reg ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[3]                                                                                                       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.368     ; 7.555      ;
; 2.072  ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_we_reg ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[7]                                                                                                       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.368     ; 7.555      ;
; 2.072  ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_we_reg ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[14]                                                                                                      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.368     ; 7.555      ;
; 2.085  ; vga_fml:vga|vga_lcd_fml:lcd|fml_adr[9]                                                                            ; hpdmc:hpdmc|sdram_adr[6]                                                                                                                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.073     ; 7.742      ;
; 2.102  ; vga_fml:vga|vga_lcd_fml:lcd|fml_adr[10]                                                                           ; hpdmc:hpdmc|sdram_adr[7]                                                                                                                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.073     ; 7.725      ;
; 2.119  ; rst                                                                                                               ; vga_fml:vga|fmlbrg:vgafmlbrg|state.TEST_HIT                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.135     ; 4.825      ;
; 2.121  ; rst                                                                                                               ; vga_fml:vga|fmlbrg:vgafmlbrg|state.REFILL_WAIT                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.135     ; 4.823      ;
; 2.122  ; zet:zet|zet_core:core|zet_decode:decode|seq[3]                                                                    ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.183      ; 5.140      ;
; 2.149  ; fmlarb:fmlarb|master.001                                                                                          ; hpdmc:hpdmc|sdram_adr[1]                                                                                                                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.078     ; 7.673      ;
; 2.150  ; zet:zet|zet_core:core|zet_decode:decode|seq[7]                                                                    ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.183      ; 5.112      ;
; 2.159  ; vga_fml:vga|vga_lcd_fml:lcd|fml_adr[10]                                                                           ; hpdmc:hpdmc|sdram_adr[0]                                                                                                                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.072     ; 7.669      ;
; 2.170  ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_read_iface:read_iface|latch_sel                                   ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram1_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~porta_datain_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.235      ; 8.093      ;
; 2.170  ; fmlarb:fmlarb|master.001                                                                                          ; hpdmc:hpdmc|sdram_adr[3]                                                                                                                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.078     ; 7.652      ;
; 2.174  ; vga_fml:vga|vga_lcd_fml:lcd|fml_adr[10]                                                                           ; hpdmc:hpdmc|sdram_adr[6]                                                                                                                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.073     ; 7.653      ;
; 2.179  ; vga_fml:vga|fmlbrg:vgafmlbrg|fml_adr[4]                                                                           ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram1_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~porta_datain_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.259      ; 8.108      ;
; 2.183  ; fmlarb:fmlarb|master.001                                                                                          ; hpdmc:hpdmc|sdram_adr[2]                                                                                                                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.078     ; 7.639      ;
+--------+-------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll|altpll_component|pll|clk[2]'                                                                                                                                ;
+--------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 1.336  ; wb_abrgr:wb_fmlbrg|ft_ack          ; wb_abrgr:wb_fmlbrg|sync_ack[0]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.172     ; 1.403      ;
; 1.394  ; wb_abrg:vga_brg|wbm_dat_i_r[2]     ; wb_abrg:vga_brg|wbs_dat_o_r[2]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.151     ; 1.366      ;
; 1.399  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[10] ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[10] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.152     ; 1.360      ;
; 1.440  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[8]  ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[8]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.158     ; 1.313      ;
; 1.505  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[1]  ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[1]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.156     ; 1.250      ;
; 1.596  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[5]  ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[5]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.164     ; 1.151      ;
; 1.612  ; wb_abrg:vga_brg|wbm_dat_i_r[13]    ; wb_abrg:vga_brg|wbs_dat_o_r[13]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.160     ; 1.139      ;
; 1.637  ; wb_abrg:vga_brg|wbm_dat_i_r[9]     ; wb_abrg:vga_brg|wbs_dat_o_r[9]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.155     ; 1.119      ;
; 1.638  ; wb_abrg:vga_brg|wbm_dat_i_r[0]     ; wb_abrg:vga_brg|wbs_dat_o_r[0]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.155     ; 1.118      ;
; 1.638  ; wb_abrg:vga_brg|wbm_dat_i_r[3]     ; wb_abrg:vga_brg|wbs_dat_o_r[3]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.155     ; 1.118      ;
; 1.641  ; wb_abrg:vga_brg|wbm_dat_i_r[4]     ; wb_abrg:vga_brg|wbs_dat_o_r[4]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.149     ; 1.121      ;
; 1.662  ; wb_abrg:vga_brg|wbm_dat_i_r[5]     ; wb_abrg:vga_brg|wbs_dat_o_r[5]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.148     ; 1.101      ;
; 1.757  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[6]  ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[6]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.161     ; 0.993      ;
; 1.788  ; wb_abrg:vga_brg|ft_ack             ; wb_abrg:vga_brg|sync_ack[0]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.151     ; 0.972      ;
; 1.789  ; wb_abrgr:sd_brg|ft_ack             ; wb_abrgr:sd_brg|sync_ack[0]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.152     ; 0.970      ;
; 1.795  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[5]  ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[5]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.162     ; 0.954      ;
; 1.915  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[4]  ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[4]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.162     ; 0.834      ;
; 1.916  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[15] ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[15] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.162     ; 0.833      ;
; 1.925  ; wb_abrg:vga_brg|wbm_dat_i_r[12]    ; wb_abrg:vga_brg|wbs_dat_o_r[12]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.152     ; 0.834      ;
; 1.925  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[3]  ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[3]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.152     ; 0.834      ;
; 1.926  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[0]  ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[0]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.152     ; 0.833      ;
; 1.926  ; wb_abrg:vga_brg|wbm_dat_i_r[10]    ; wb_abrg:vga_brg|wbs_dat_o_r[10]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.152     ; 0.833      ;
; 1.927  ; wb_abrg:vga_brg|wbm_dat_i_r[8]     ; wb_abrg:vga_brg|wbs_dat_o_r[8]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.152     ; 0.832      ;
; 1.928  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[9]  ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[9]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.152     ; 0.831      ;
; 1.929  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[11] ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[11] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.152     ; 0.830      ;
; 1.939  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[7]  ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[7]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.140     ; 0.832      ;
; 1.942  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[15] ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[15] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.140     ; 0.829      ;
; 1.948  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[8]  ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[8]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.152     ; 0.811      ;
; 2.058  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[14] ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[14] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.162     ; 0.691      ;
; 2.059  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[0]  ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[0]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.162     ; 0.690      ;
; 2.060  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[12] ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[12] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.162     ; 0.689      ;
; 2.060  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[3]  ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[3]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.162     ; 0.689      ;
; 2.060  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[9]  ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[9]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.162     ; 0.689      ;
; 2.062  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[10] ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[10] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.161     ; 0.688      ;
; 2.062  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[7]  ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[7]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.162     ; 0.687      ;
; 2.062  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[2]  ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[2]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.162     ; 0.687      ;
; 2.062  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[11] ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[11] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.162     ; 0.687      ;
; 2.064  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[13] ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[13] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.161     ; 0.686      ;
; 2.069  ; wb_abrg:vga_brg|wbm_dat_i_r[7]     ; wb_abrg:vga_brg|wbs_dat_o_r[7]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.152     ; 0.690      ;
; 2.070  ; wb_abrgr:sd_brg|wbm_dat_i_r[5]     ; wb_abrgr:sd_brg|wbs_dat_o_r[5]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.152     ; 0.689      ;
; 2.070  ; wb_abrgr:sd_brg|wbm_dat_i_r[7]     ; wb_abrgr:sd_brg|wbs_dat_o_r[7]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.152     ; 0.689      ;
; 2.070  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[6]  ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[6]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.152     ; 0.689      ;
; 2.071  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[13] ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[13] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.152     ; 0.688      ;
; 2.071  ; wb_abrgr:sd_brg|wbm_dat_i_r[1]     ; wb_abrgr:sd_brg|wbs_dat_o_r[1]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.152     ; 0.688      ;
; 2.071  ; wb_abrg:vga_brg|wbm_dat_i_r[1]     ; wb_abrg:vga_brg|wbs_dat_o_r[1]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.151     ; 0.689      ;
; 2.071  ; wb_abrgr:sd_brg|wbm_dat_i_r[0]     ; wb_abrgr:sd_brg|wbs_dat_o_r[0]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.151     ; 0.689      ;
; 2.071  ; wb_abrgr:sd_brg|wbm_dat_i_r[6]     ; wb_abrgr:sd_brg|wbs_dat_o_r[6]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.151     ; 0.689      ;
; 2.071  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[2]  ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[2]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.152     ; 0.688      ;
; 2.071  ; wb_abrgr:sd_brg|wbm_dat_i_r[4]     ; wb_abrgr:sd_brg|wbs_dat_o_r[4]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.152     ; 0.688      ;
; 2.071  ; wb_abrgr:sd_brg|wbm_dat_i_r[3]     ; wb_abrgr:sd_brg|wbs_dat_o_r[3]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.151     ; 0.689      ;
; 2.072  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[1]  ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[1]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.152     ; 0.687      ;
; 2.072  ; wb_abrg:vga_brg|wbm_dat_i_r[14]    ; wb_abrg:vga_brg|wbs_dat_o_r[14]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.152     ; 0.687      ;
; 2.072  ; wb_abrg:vga_brg|wbm_dat_i_r[6]     ; wb_abrg:vga_brg|wbs_dat_o_r[6]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.152     ; 0.687      ;
; 2.072  ; wb_abrg:vga_brg|wbm_dat_i_r[15]    ; wb_abrg:vga_brg|wbs_dat_o_r[15]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.152     ; 0.687      ;
; 2.072  ; wb_abrgr:wb_csrbrg|ft_ack          ; wb_abrgr:wb_csrbrg|sync_ack[0]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.151     ; 0.688      ;
; 2.073  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[14] ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[14] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.151     ; 0.687      ;
; 2.073  ; wb_abrgr:sd_brg|wbm_dat_i_r[2]     ; wb_abrgr:sd_brg|wbs_dat_o_r[2]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.151     ; 0.687      ;
; 2.073  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[4]  ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[4]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.152     ; 0.686      ;
; 2.073  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[12] ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[12] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.152     ; 0.686      ;
; 2.073  ; wb_abrg:vga_brg|wbm_dat_i_r[11]    ; wb_abrg:vga_brg|wbs_dat_o_r[11]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.152     ; 0.686      ;
; 31.997 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[17]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.944     ;
; 32.002 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[17]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.939     ;
; 32.023 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[18]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.918     ;
; 32.028 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[18]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.913     ;
; 32.113 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[15]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.828     ;
; 32.118 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[15]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.823     ;
; 32.119 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[16]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.822     ;
; 32.124 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[16]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.817     ;
; 32.155 ; serial:com1|dlh[6]                 ; serial:com1|BaudAcc1[17]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.786     ;
; 32.181 ; serial:com1|dlh[6]                 ; serial:com1|BaudAcc1[18]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.760     ;
; 32.229 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[13]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.712     ;
; 32.234 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[13]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.707     ;
; 32.235 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[14]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.706     ;
; 32.240 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[14]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.701     ;
; 32.266 ; serial:com1|dlh[4]                 ; serial:com1|BaudAcc1[17]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.675     ;
; 32.271 ; serial:com1|dlh[6]                 ; serial:com1|BaudAcc1[15]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.670     ;
; 32.277 ; serial:com1|dlh[6]                 ; serial:com1|BaudAcc1[16]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.664     ;
; 32.292 ; serial:com1|dlh[4]                 ; serial:com1|BaudAcc1[18]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.649     ;
; 32.345 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[11]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.596     ;
; 32.350 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[11]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.591     ;
; 32.351 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[12]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.590     ;
; 32.356 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[12]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.585     ;
; 32.382 ; serial:com1|dlh[4]                 ; serial:com1|BaudAcc1[15]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.559     ;
; 32.387 ; serial:com1|dlh[6]                 ; serial:com1|BaudAcc1[13]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.554     ;
; 32.388 ; serial:com1|dlh[4]                 ; serial:com1|BaudAcc1[16]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.553     ;
; 32.393 ; serial:com1|dlh[6]                 ; serial:com1|BaudAcc1[14]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.548     ;
; 32.461 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[9]            ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.480     ;
; 32.466 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[9]            ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.475     ;
; 32.467 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[10]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.474     ;
; 32.472 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[10]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.469     ;
; 32.498 ; serial:com1|dlh[4]                 ; serial:com1|BaudAcc1[13]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.443     ;
; 32.503 ; serial:com1|dlh[6]                 ; serial:com1|BaudAcc1[11]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.438     ;
; 32.504 ; serial:com1|dlh[4]                 ; serial:com1|BaudAcc1[14]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.437     ;
; 32.509 ; serial:com1|dlh[6]                 ; serial:com1|BaudAcc1[12]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.432     ;
; 32.570 ; serial:com1|dlh[3]                 ; serial:com1|BaudAcc1[17]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.371     ;
; 32.580 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[7]            ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.051     ; 47.364     ;
; 32.585 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[7]            ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.051     ; 47.359     ;
; 32.586 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[8]            ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.051     ; 47.358     ;
; 32.591 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[8]            ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.051     ; 47.353     ;
; 32.596 ; serial:com1|dlh[3]                 ; serial:com1|BaudAcc1[18]           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 47.345     ;
+--------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc'                                                                                                                         ;
+--------+--------------------------+--------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 36.578 ; rst                      ; clk_gen:timerclk|cnt[19] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.961      ; 5.298      ;
; 36.578 ; rst                      ; clk_gen:timerclk|cnt[18] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.961      ; 5.298      ;
; 36.578 ; rst                      ; clk_gen:timerclk|cnt[17] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.961      ; 5.298      ;
; 36.578 ; rst                      ; clk_gen:timerclk|cnt[16] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.961      ; 5.298      ;
; 36.578 ; rst                      ; clk_gen:timerclk|cnt[15] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.961      ; 5.298      ;
; 36.578 ; rst                      ; clk_gen:timerclk|cnt[14] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.961      ; 5.298      ;
; 36.578 ; rst                      ; clk_gen:timerclk|cnt[13] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.961      ; 5.298      ;
; 36.578 ; rst                      ; clk_gen:timerclk|cnt[12] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.961      ; 5.298      ;
; 36.578 ; rst                      ; clk_gen:timerclk|cnt[11] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.961      ; 5.298      ;
; 36.578 ; rst                      ; clk_gen:timerclk|cnt[10] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.961      ; 5.298      ;
; 36.578 ; rst                      ; clk_gen:timerclk|cnt[20] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.961      ; 5.298      ;
; 36.592 ; rst                      ; clk_gen:timerclk|cnt[9]  ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.958      ; 5.281      ;
; 36.592 ; rst                      ; clk_gen:timerclk|cnt[8]  ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.958      ; 5.281      ;
; 36.592 ; rst                      ; clk_gen:timerclk|cnt[7]  ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.958      ; 5.281      ;
; 36.592 ; rst                      ; clk_gen:timerclk|cnt[6]  ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.958      ; 5.281      ;
; 36.592 ; rst                      ; clk_gen:timerclk|cnt[5]  ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.958      ; 5.281      ;
; 36.592 ; rst                      ; clk_gen:timerclk|cnt[4]  ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.958      ; 5.281      ;
; 36.592 ; rst                      ; clk_gen:timerclk|cnt[3]  ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.958      ; 5.281      ;
; 36.592 ; rst                      ; clk_gen:timerclk|cnt[2]  ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.958      ; 5.281      ;
; 36.592 ; rst                      ; clk_gen:timerclk|cnt[1]  ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.958      ; 5.281      ;
; 36.592 ; rst                      ; clk_gen:timerclk|cnt[0]  ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.958      ; 5.281      ;
; 37.395 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.543      ;
; 37.476 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.462      ;
; 37.511 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.427      ;
; 37.511 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.427      ;
; 37.517 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.421      ;
; 37.517 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.421      ;
; 37.592 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.346      ;
; 37.594 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.344      ;
; 37.627 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.311      ;
; 37.627 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.311      ;
; 37.629 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.309      ;
; 37.632 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.306      ;
; 37.633 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.305      ;
; 37.633 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.305      ;
; 37.633 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.305      ;
; 37.708 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.230      ;
; 37.710 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.228      ;
; 37.710 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.228      ;
; 37.743 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.195      ;
; 37.743 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.195      ;
; 37.745 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.193      ;
; 37.745 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.193      ;
; 37.748 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.190      ;
; 37.749 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.189      ;
; 37.749 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.189      ;
; 37.749 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.189      ;
; 37.749 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.189      ;
; 37.754 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.184      ;
; 37.824 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.114      ;
; 37.826 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.112      ;
; 37.826 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.112      ;
; 37.828 ; clk_gen:timerclk|cnt[6]  ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.110      ;
; 37.859 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[12] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.079      ;
; 37.859 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.079      ;
; 37.861 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.077      ;
; 37.861 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.077      ;
; 37.862 ; clk_gen:timerclk|cnt[6]  ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.076      ;
; 37.864 ; clk_gen:timerclk|cnt[9]  ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.074      ;
; 37.864 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.074      ;
; 37.865 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[13] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.073      ;
; 37.865 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[13] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.073      ;
; 37.865 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.073      ;
; 37.865 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.073      ;
; 37.870 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.068      ;
; 37.871 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 2.067      ;
; 37.940 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[12] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 1.998      ;
; 37.942 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 1.996      ;
; 37.942 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 1.996      ;
; 37.944 ; clk_gen:timerclk|cnt[8]  ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 1.994      ;
; 37.944 ; clk_gen:timerclk|cnt[6]  ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 1.994      ;
; 37.973 ; clk_gen:timerclk|cnt[11] ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.061     ; 1.961      ;
; 37.975 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[10] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 1.963      ;
; 37.975 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[12] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 1.963      ;
; 37.977 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 1.961      ;
; 37.977 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[13] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 1.961      ;
; 37.978 ; clk_gen:timerclk|cnt[6]  ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 1.960      ;
; 37.979 ; clk_gen:timerclk|cnt[8]  ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 1.959      ;
; 37.980 ; clk_gen:timerclk|cnt[9]  ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 1.958      ;
; 37.980 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 1.958      ;
; 37.981 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[11] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 1.957      ;
; 37.981 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[11] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 1.957      ;
; 37.981 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 1.957      ;
; 37.981 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[13] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 1.957      ;
; 37.986 ; clk_gen:timerclk|cnt[9]  ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 1.952      ;
; 37.986 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 1.952      ;
; 37.987 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 1.951      ;
; 38.056 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[10] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 1.882      ;
; 38.057 ; clk_gen:timerclk|cnt[10] ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.061     ; 1.877      ;
; 38.058 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 1.880      ;
; 38.058 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[12] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 1.880      ;
; 38.060 ; clk_gen:timerclk|cnt[8]  ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 1.878      ;
; 38.060 ; clk_gen:timerclk|cnt[6]  ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 1.878      ;
; 38.088 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[8]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.060     ; 1.847      ;
; 38.089 ; clk_gen:timerclk|cnt[11] ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.061     ; 1.845      ;
; 38.091 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[10] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 1.847      ;
; 38.092 ; clk_gen:timerclk|cnt[13] ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.061     ; 1.842      ;
; 38.092 ; clk_gen:timerclk|cnt[10] ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.061     ; 1.842      ;
; 38.093 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[13] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 1.845      ;
; 38.093 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[11] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.057     ; 1.845      ;
+--------+--------------------------+--------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                           ; To Node                                                                                                                                                                                       ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.315 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[3] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a4~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.375      ; 0.877      ;
; 0.325 ; wb_abrgr:wb_fmlbrg|wbm_adr_o[19]                                                                    ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_datain_reg0                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.380      ; 0.892      ;
; 0.325 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[2] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a4~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.375      ; 0.887      ;
; 0.326 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[3] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a0~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.372      ; 0.885      ;
; 0.327 ; wb_abrgr:wb_fmlbrg|wbm_adr_o[16]                                                                    ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_datain_reg0                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.380      ; 0.894      ;
; 0.329 ; vga_fml:vga|vga_config_iface:config_iface|pal_addr[0]                                               ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_palette_regs_fml:palette_regs|altsyncram:palette_rtl_0|altsyncram_h8u1:auto_generated|ram_block1a0~porta_address_reg0                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.379      ; 0.895      ;
; 0.330 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[0] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a6~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.375      ; 0.892      ;
; 0.331 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[6] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a4~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.375      ; 0.893      ;
; 0.331 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[2] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a2~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.377      ; 0.895      ;
; 0.333 ; vga_fml:vga|fmlbrg:vgafmlbrg|index_r[0]                                                             ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram1_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~porta_address_reg0                                                      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.377      ; 0.897      ;
; 0.335 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[2] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a0~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.372      ; 0.894      ;
; 0.335 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[4] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a6~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.375      ; 0.897      ;
; 0.336 ; wb_abrgr:wb_fmlbrg|wbm_adr_o[17]                                                                    ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_datain_reg0                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.380      ; 0.903      ;
; 0.340 ; wb_abrgr:wb_fmlbrg|wbm_adr_o[18]                                                                    ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_datain_reg0                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.380      ; 0.907      ;
; 0.341 ; wb_abrg:vga_brg|wbm_dat_o[11]                                                                       ; vga_fml:vga|vga_config_iface:config_iface|altsyncram:graphics_ctrl[0][7]__1|altsyncram_dog1:auto_generated|ram_block1a0~porta_datain_reg0                                                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.381      ; 0.909      ;
; 0.341 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[1] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a4~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.375      ; 0.903      ;
; 0.342 ; vga_fml:vga|vga_lcd_fml:lcd|vga_crtc_fml:crtc|video_on_v                                            ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|altsyncram:mem_rtl_0|altsyncram_nec1:auto_generated|ram_block1a0~porta_datain_reg0                                                             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.381      ; 0.910      ;
; 0.342 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[6] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a0~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.372      ; 0.901      ;
; 0.342 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[5] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a2~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.377      ; 0.906      ;
; 0.343 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[4] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a4~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.375      ; 0.905      ;
; 0.343 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[1] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a2~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.377      ; 0.907      ;
; 0.346 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[5] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a6~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.375      ; 0.908      ;
; 0.351 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[6] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a6~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.375      ; 0.913      ;
; 0.352 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[1] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a0~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.372      ; 0.911      ;
; 0.355 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|wp[6]                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|altsyncram:mem_rtl_0|altsyncram_nec1:auto_generated|ram_block1a0~porta_address_reg0                                                            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.373      ; 0.915      ;
; 0.356 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[2] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a6~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.375      ; 0.918      ;
; 0.358 ; wb_abrgr:wb_csrbrg|wbm_stb                                                                          ; wb_abrgr:wb_csrbrg|wbm_stb                                                                                                                                                                    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; csrbrg:csrbrg|state.IDLE                                                                            ; csrbrg:csrbrg|state.IDLE                                                                                                                                                                      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga_fml:vga|vga_config_iface:config_iface|crtc_idx[4]                                               ; vga_fml:vga|vga_config_iface:config_iface|crtc_idx[4]                                                                                                                                         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga_fml:vga|vga_config_iface:config_iface|crtc_idx[1]                                               ; vga_fml:vga|vga_config_iface:config_iface|crtc_idx[1]                                                                                                                                         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga_fml:vga|vga_config_iface:config_iface|crtc_idx[3]                                               ; vga_fml:vga|vga_config_iface:config_iface|crtc_idx[3]                                                                                                                                         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; wb_abrgr:sd_brg|ft_ack                                                                              ; wb_abrgr:sd_brg|ft_ack                                                                                                                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; wb_abrgr:sd_brg|wbm_stb                                                                             ; wb_abrgr:sd_brg|wbm_stb                                                                                                                                                                       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdspi:sdspi|st                                                                                      ; sdspi:sdspi|st                                                                                                                                                                                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdspi:sdspi|clk_div[1]                                                                              ; sdspi:sdspi|clk_div[1]                                                                                                                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_read_iface:read_iface|latch_sel                     ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_read_iface:read_iface|latch_sel                                                                                                               ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; hpdmc:hpdmc|hpdmc_datactl:datactl|counter_writedirection[1]                                         ; hpdmc:hpdmc|hpdmc_datactl:datactl|counter_writedirection[1]                                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; hpdmc:hpdmc|hpdmc_datactl:datactl|direction                                                         ; hpdmc:hpdmc|hpdmc_datactl:datactl|direction                                                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; wb_abrgr:wb_fmlbrg|wbm_stb                                                                          ; wb_abrgr:wb_fmlbrg|wbm_stb                                                                                                                                                                    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; wb_abrg:vga_brg|wbm_adr_o[15]                                                                       ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_datain_reg0                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.377      ; 0.922      ;
; 0.358 ; hpdmc:hpdmc|hpdmc_busif:busif|mgmt_stb_en                                                           ; hpdmc:hpdmc|hpdmc_busif:busif|mgmt_stb_en                                                                                                                                                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; hpdmc:hpdmc|hpdmc_datactl:datactl|ack_read2                                                         ; hpdmc:hpdmc|hpdmc_datactl:datactl|ack_read2                                                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; hpdmc:hpdmc|hpdmc_datactl:datactl|read_safe_counter[1]                                              ; hpdmc:hpdmc|hpdmc_datactl:datactl|read_safe_counter[1]                                                                                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; hpdmc:hpdmc|hpdmc_datactl:datactl|hpdmc_banktimer:banktimer3|precharge_safe                         ; hpdmc:hpdmc|hpdmc_datactl:datactl|hpdmc_banktimer:banktimer3|precharge_safe                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; hpdmc:hpdmc|hpdmc_datactl:datactl|hpdmc_banktimer:banktimer0|precharge_safe                         ; hpdmc:hpdmc|hpdmc_datactl:datactl|hpdmc_banktimer:banktimer0|precharge_safe                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; hpdmc:hpdmc|hpdmc_datactl:datactl|write_safe                                                        ; hpdmc:hpdmc|hpdmc_datactl:datactl|write_safe                                                                                                                                                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|state.READ                                                              ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|state.READ                                                                                                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|state.WRITE                                                             ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|state.WRITE                                                                                                                                                       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; fmlbrg:fmlbrg|state.REFILL2                                                                         ; fmlbrg:fmlbrg|state.REFILL2                                                                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; fmlbrg:fmlbrg|state.EVICT2                                                                          ; fmlbrg:fmlbrg|state.EVICT2                                                                                                                                                                    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga_fml:vga|vga_lcd_fml:lcd|vga_crtc_fml:crtc|video_on_h_i                                          ; vga_fml:vga|vga_lcd_fml:lcd|vga_crtc_fml:crtc|video_on_h_i                                                                                                                                    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|cursor_on       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|cursor_on                                                                                                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga_fml:vga|fmlbrg:vgafmlbrg|state.REFILL_WAIT                                                      ; vga_fml:vga|fmlbrg:vgafmlbrg|state.REFILL_WAIT                                                                                                                                                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga_fml:vga|fmlbrg:vgafmlbrg|state.TEST_HIT                                                         ; vga_fml:vga|fmlbrg:vgafmlbrg|state.TEST_HIT                                                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|state.AUTOREFRESH_WAIT                                                  ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|state.AUTOREFRESH_WAIT                                                                                                                                            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_write_iface:write_iface|plane[1]                    ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_write_iface:write_iface|plane[1]                                                                                                              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_write_iface:write_iface|plane[0]                    ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_write_iface:write_iface|plane[0]                                                                                                              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdspi:sdspi|ss                                                                                      ; sdspi:sdspi|ss                                                                                                                                                                                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; sdspi:sdspi|sclk                                                                                    ; sdspi:sdspi|sclk                                                                                                                                                                              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; wb_abrgr:wb_csrbrg|ft_ack                                                                           ; wb_abrgr:wb_csrbrg|ft_ack                                                                                                                                                                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_fml:vga|vga_config_iface:config_iface|flip_flop                                                 ; vga_fml:vga|vga_config_iface:config_iface|flip_flop                                                                                                                                           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_fml:vga|vga_config_iface:config_iface|seq_idx[0]                                                ; vga_fml:vga|vga_config_iface:config_iface|seq_idx[0]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_fml:vga|vga_config_iface:config_iface|seq_idx[1]                                                ; vga_fml:vga|vga_config_iface:config_iface|seq_idx[1]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_fml:vga|vga_config_iface:config_iface|seq_idx[3]                                                ; vga_fml:vga|vga_config_iface:config_iface|seq_idx[3]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_fml:vga|vga_config_iface:config_iface|seq_idx[2]                                                ; vga_fml:vga|vga_config_iface:config_iface|seq_idx[2]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; wb_abrg:vga_brg|ft_ack                                                                              ; wb_abrg:vga_brg|ft_ack                                                                                                                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_fml:vga|vga_lcd_fml:lcd|pixel_clk_counter[1]                                                    ; vga_fml:vga|vga_lcd_fml:lcd|pixel_clk_counter[1]                                                                                                                                              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; wb_abrgr:wb_fmlbrg|ft_ack                                                                           ; wb_abrgr:wb_fmlbrg|ft_ack                                                                                                                                                                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; fmlbrg:fmlbrg|state.REFILL1                                                                         ; fmlbrg:fmlbrg|state.REFILL1                                                                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; hpdmc:hpdmc|hpdmc_datactl:datactl|hpdmc_banktimer:banktimer1|precharge_safe                         ; hpdmc:hpdmc|hpdmc_datactl:datactl|hpdmc_banktimer:banktimer1|precharge_safe                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; hpdmc:hpdmc|hpdmc_datactl:datactl|hpdmc_banktimer:banktimer2|precharge_safe                         ; hpdmc:hpdmc|hpdmc_datactl:datactl|hpdmc_banktimer:banktimer2|precharge_safe                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|state.PRECHARGEALL                                                      ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|state.PRECHARGEALL                                                                                                                                                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|state.IDLE                                                              ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|state.IDLE                                                                                                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_fml:vga|vga_lcd_fml:lcd|vga_crtc_fml:crtc|video_on_v                                            ; vga_fml:vga|vga_lcd_fml:lcd|vga_crtc_fml:crtc|video_on_v                                                                                                                                      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|empty                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|empty                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|full                                                 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|full                                                                                                                                           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_fml:vga|fmlbrg:vgafmlbrg|state.REFILL1                                                          ; vga_fml:vga|fmlbrg:vgafmlbrg|state.REFILL1                                                                                                                                                    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_fml:vga|fmlbrg:vgafmlbrg|state.REFILL2                                                          ; vga_fml:vga|fmlbrg:vgafmlbrg|state.REFILL2                                                                                                                                                    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_fml:vga|fmlbrg:vgafmlbrg|state.EVICT2                                                           ; vga_fml:vga|fmlbrg:vgafmlbrg|state.EVICT2                                                                                                                                                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_fml:vga|fmlbrg:vgafmlbrg|state.EVICT                                                            ; vga_fml:vga|fmlbrg:vgafmlbrg|state.EVICT                                                                                                                                                      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_fml:vga|vga_lcd_fml:lcd|dcb_index[1]                                                            ; vga_fml:vga|vga_lcd_fml:lcd|dcb_index[1]                                                                                                                                                      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; wb_abrg:vga_brg|wbm_stb                                                                             ; wb_abrg:vga_brg|wbm_stb                                                                                                                                                                       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_c4_iface:c4_iface|plane_low                         ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_c4_iface:c4_iface|plane_low                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_read_iface:read_iface|plane[0]                      ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_read_iface:read_iface|plane[0]                                                                                                                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_read_iface:read_iface|plane[1]                      ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_read_iface:read_iface|plane[1]                                                                                                                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_c4_iface:c4_iface|wbm_stb_o                         ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_c4_iface:c4_iface|wbm_stb_o                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_read_iface:read_iface|wbm_stb_o                     ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_read_iface:read_iface|wbm_stb_o                                                                                                               ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_fml:vga|vga_lcd_fml:lcd|state.IDLE                                                              ; vga_fml:vga|vga_lcd_fml:lcd|state.IDLE                                                                                                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[8]                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[8]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[1]                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[1]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[9]                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[9]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[2]                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[2]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[3]                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[3]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[4]                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[4]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[5]                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[5]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[6]                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[6]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[7]                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[7]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_fml:vga|fmlbrg:vgafmlbrg|index_r[0]                                                             ; vga_fml:vga|fmlbrg:vgafmlbrg|index_r[0]                                                                                                                                                       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.361 ; vga_fml:vga|vga_config_iface:config_iface|write_data_cycle[0]                                       ; vga_fml:vga|vga_config_iface:config_iface|write_data_cycle[0]                                                                                                                                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; vga_fml:vga|vga_config_iface:config_iface|write_data_cycle[1]                                       ; vga_fml:vga|vga_config_iface:config_iface|write_data_cycle[1]                                                                                                                                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.580      ;
+-------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                           ; To Node                                                                                                                                                                                             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.358 ; simple_pic:pic0|irr[4]                                                                                                                                                                              ; simple_pic:pic0|irr[4]                                                                                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; simple_pic:pic0|iid[2]                                                                                                                                                                              ; simple_pic:pic0|iid[2]                                                                                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; simple_pic:pic0|irr[3]                                                                                                                                                                              ; simple_pic:pic0|irr[3]                                                                                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; simple_pic:pic0|irr[0]                                                                                                                                                                              ; simple_pic:pic0|irr[0]                                                                                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; timer:timer|timer_counter:cnt0|bOut                                                                                                                                                                 ; timer:timer|timer_counter:cnt0|bOut                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ps2:ps2|MSE_INT                                                                                                                                                                                     ; ps2:ps2|MSE_INT                                                                                                                                                                                     ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sound:sound|sb_dat_o[7]                                                                                                                                                                             ; sound:sound|sb_dat_o[7]                                                                                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; serial:com1|INTID[0]                                                                                                                                                                                ; serial:com1|INTID[0]                                                                                                                                                                                ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; serial:com1|THRE                                                                                                                                                                                    ; serial:com1|THRE                                                                                                                                                                                    ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; serial:com1|IPEN                                                                                                                                                                                    ; serial:com1|IPEN                                                                                                                                                                                    ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; serial:com1|IPEND                                                                                                                                                                                   ; serial:com1|IPEND                                                                                                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; timer:timer|timer_counter:cnt1|fWroteLow                                                                                                                                                            ; timer:timer|timer_counter:cnt1|fWroteLow                                                                                                                                                            ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; wb_abrgr:sd_brg|ft_stb                                                                                                                                                                              ; wb_abrgr:sd_brg|ft_stb                                                                                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; timer:timer|timer_counter:cnt0|fToggleHigh                                                                                                                                                          ; timer:timer|timer_counter:cnt0|fToggleHigh                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; timer:timer|timer_counter:cnt0|fWroteLow                                                                                                                                                            ; timer:timer|timer_counter:cnt0|fWroteLow                                                                                                                                                            ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; timer:timer|timer_counter:cnt0|fLatchData                                                                                                                                                           ; timer:timer|timer_counter:cnt0|fLatchData                                                                                                                                                           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; timer:timer|timer_counter:cnt0|fLatchStat                                                                                                                                                           ; timer:timer|timer_counter:cnt0|fLatchStat                                                                                                                                                           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; timer:timer|timer_counter:cnt2|fWroteLow                                                                                                                                                            ; timer:timer|timer_counter:cnt2|fWroteLow                                                                                                                                                            ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; wb_abrg:vga_brg|ft_stb                                                                                                                                                                              ; wb_abrg:vga_brg|ft_stb                                                                                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ps2:ps2|cmd_r_mint                                                                                                                                                                                  ; ps2:ps2|cmd_r_mint                                                                                                                                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|s_ps2_receiver.PS2_STATE_4_STOP_IN                                                                              ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|s_ps2_receiver.PS2_STATE_4_STOP_IN                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|s_ps2_receiver.PS2_STATE_3_PARITY_IN                                                                            ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|s_ps2_receiver.PS2_STATE_3_PARITY_IN                                                                            ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_count[3]                                                                                                   ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_count[3]                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_count[2]                                                                                                   ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_count[2]                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_count[1]                                                                                                   ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_count[1]                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|error_communication_timed_out                                                                                   ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|error_communication_timed_out                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|s_ps2_transmitter.PS2_STATE_6_COMMAND_WAS_SENT                                                                  ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|s_ps2_transmitter.PS2_STATE_6_COMMAND_WAS_SENT                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|s_ps2_transmitter.PS2_STATE_7_TRANSMISSION_ERROR                                                                ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|s_ps2_transmitter.PS2_STATE_7_TRANSMISSION_ERROR                                                                ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|command_was_sent                                                                                                ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|command_was_sent                                                                                                ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|s_ps2_transmitter.PS2_STATE_5_RECEIVE_ACK_BIT                                                                   ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|s_ps2_transmitter.PS2_STATE_5_RECEIVE_ACK_BIT                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|cur_bit[1]                                                                                                      ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|cur_bit[1]                                                                                                      ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|cur_bit[2]                                                                                                      ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|cur_bit[2]                                                                                                      ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[0]                                                                                                                                                   ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[0]                                                                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[1]                                                                                                                                                   ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[1]                                                                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; zet:zet|zet_core:core|nmir                                                                                                                                                                          ; zet:zet|zet_core:core|nmir                                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; ps2:ps2|cnt_w_flag                                                                                                                                                                                  ; ps2:ps2|cnt_w_flag                                                                                                                                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; timer:timer|timer_counter:cnt1|fLatchData                                                                                                                                                           ; timer:timer|timer_counter:cnt1|fLatchData                                                                                                                                                           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; sw_leds:sw_leds|nmi_cnt[0]                                                                                                                                                                          ; sw_leds:sw_leds|nmi_cnt[0]                                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; sw_leds:sw_leds|nmi_cnt[2]                                                                                                                                                                          ; sw_leds:sw_leds|nmi_cnt[2]                                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; sw_leds:sw_leds|nmi_cnt[1]                                                                                                                                                                          ; sw_leds:sw_leds|nmi_cnt[1]                                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; sw_leds:sw_leds|nmi_pb                                                                                                                                                                              ; sw_leds:sw_leds|nmi_pb                                                                                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; wb_abrgr:wb_csrbrg|ft_stb                                                                                                                                                                           ; wb_abrgr:wb_csrbrg|ft_stb                                                                                                                                                                           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; serial:com1|serial_atx:atx|state[0]                                                                                                                                                                 ; serial:com1|serial_atx:atx|state[0]                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; serial:com1|serial_atx:atx|state[3]                                                                                                                                                                 ; serial:com1|serial_atx:atx|state[3]                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; serial:com1|serial_atx:atx|state[1]                                                                                                                                                                 ; serial:com1|serial_atx:atx|state[1]                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; serial:com1|serial_atx:atx|state[2]                                                                                                                                                                 ; serial:com1|serial_atx:atx|state[2]                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; timer:timer|timer_counter:cnt1|fToggleHigh                                                                                                                                                          ; timer:timer|timer_counter:cnt1|fToggleHigh                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; timer:timer|timer_counter:cnt1|fLatchStat                                                                                                                                                           ; timer:timer|timer_counter:cnt1|fLatchStat                                                                                                                                                           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; timer:timer|timer_counter:cnt1|bOut                                                                                                                                                                 ; timer:timer|timer_counter:cnt1|bOut                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; timer:timer|timer_counter:cnt2|fToggleHigh                                                                                                                                                          ; timer:timer|timer_counter:cnt2|fToggleHigh                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; timer:timer|timer_counter:cnt2|bOut                                                                                                                                                                 ; timer:timer|timer_counter:cnt2|bOut                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; timer:timer|timer_counter:cnt0|bCurrentClk                                                                                                                                                          ; timer:timer|timer_counter:cnt0|bCurrentClk                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; timer:timer|timer_counter:cnt2|fLatchData                                                                                                                                                           ; timer:timer|timer_counter:cnt2|fLatchData                                                                                                                                                           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; timer:timer|timer_counter:cnt2|fLatchStat                                                                                                                                                           ; timer:timer|timer_counter:cnt2|fLatchStat                                                                                                                                                           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; wb_abrgr:wb_fmlbrg|ft_stb                                                                                                                                                                           ; wb_abrgr:wb_fmlbrg|ft_stb                                                                                                                                                                           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ps2:ps2|cnt_r_flag                                                                                                                                                                                  ; ps2:ps2|cnt_r_flag                                                                                                                                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|s_ps2_transceiver.PS2_STATE_1_DATA_IN                                                                                                         ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|s_ps2_transceiver.PS2_STATE_1_DATA_IN                                                                                                         ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION                                                            ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION                                                            ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ps2:ps2|cmd_w_msnd                                                                                                                                                                                  ; ps2:ps2|cmd_w_msnd                                                                                                                                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ps2:ps2|ps2_keyb:keyb|dat_o[7]                                                                                                                                                                      ; ps2:ps2|ps2_keyb:keyb|dat_o[7]                                                                                                                                                                      ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ps2:ps2|ps2_keyb:keyb|hold_released                                                                                                                                                                 ; ps2:ps2|ps2_keyb:keyb|hold_released                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ps2:ps2|ps2_keyb:keyb|bit_count[1]                                                                                                                                                                  ; ps2:ps2|ps2_keyb:keyb|bit_count[1]                                                                                                                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ps2:ps2|ps2_keyb:keyb|bit_count[2]                                                                                                                                                                  ; ps2:ps2|ps2_keyb:keyb|bit_count[2]                                                                                                                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ps2:ps2|ps2_keyb:keyb|bit_count[3]                                                                                                                                                                  ; ps2:ps2|ps2_keyb:keyb|bit_count[3]                                                                                                                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ps2:ps2|ps2_keyb:keyb|bit_count[0]                                                                                                                                                                  ; ps2:ps2|ps2_keyb:keyb|bit_count[0]                                                                                                                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_rx_clk_l                                                                                                                                                          ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_rx_clk_l                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_error_no_keyboard_ack                                                                                                                                          ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_error_no_keyboard_ack                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_done_recovery                                                                                                                                                  ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_done_recovery                                                                                                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_wait_keyboard_ack                                                                                                                                              ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_wait_keyboard_ack                                                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_clk_l                                                                                                                                                          ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_clk_l                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_clk_h                                                                                                                                                          ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_clk_h                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_wait_clk_h                                                                                                                                                     ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_wait_clk_h                                                                                                                                                     ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|altshift_taps:ovf_pipe_rtl_0|shift_taps_65m:auto_generated|cntr_lpf:cntr1|counter_reg_bit[0] ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|altshift_taps:ovf_pipe_rtl_0|shift_taps_65m:auto_generated|cntr_lpf:cntr1|counter_reg_bit[0] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; zet:zet|zet_core:core|zet_fetch:fetch|lock_l                                                                                                                                                        ; zet:zet|zet_core:core|zet_fetch:fetch|lock_l                                                                                                                                                        ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; zet:zet|zet_core:core|zet_fetch:fetch|sop_l[2]                                                                                                                                                      ; zet:zet|zet_core:core|zet_fetch:fetch|sop_l[2]                                                                                                                                                      ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; zet:zet|zet_core:core|zet_fetch:fetch|state[2]                                                                                                                                                      ; zet:zet|zet_core:core|zet_fetch:fetch|state[2]                                                                                                                                                      ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[2]                                                                                                                                                   ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[2]                                                                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[7]                                                                                                                                                   ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[7]                                                                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[5]                                                                                                                                                   ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[5]                                                                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[3]                                                                                                                                                   ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[3]                                                                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[15]                                                                                                                                                       ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[15]                                                                                                                                                       ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; zet:zet|zet_core:core|zet_decode:decode|dive                                                                                                                                                        ; zet:zet|zet_core:core|zet_decode:decode|dive                                                                                                                                                        ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; zet:zet|zet_core:core|zet_decode:decode|tfle                                                                                                                                                        ; zet:zet|zet_core:core|zet_decode:decode|tfle                                                                                                                                                        ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; zet:zet|zet_core:core|zet_decode:decode|ext_int                                                                                                                                                     ; zet:zet|zet_core:core|zet_decode:decode|ext_int                                                                                                                                                     ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; zet:zet|zet_core:core|hlt                                                                                                                                                                           ; zet:zet|zet_core:core|hlt                                                                                                                                                                           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.577      ;
; 0.361 ; sound:sound|wb_ack_o                                                                                                                                                                                ; sound:sound|wb_ack_o                                                                                                                                                                                ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; timer:timer|timer_counter:cnt0|clcs                                                                                                                                                                 ; timer:timer|timer_counter:cnt0|clcs                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; timer:timer|timer_counter:cnt0|clcd                                                                                                                                                                 ; timer:timer|timer_counter:cnt0|clcd                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; timer:timer|timer_counter:cnt2|clcs                                                                                                                                                                 ; timer:timer|timer_counter:cnt2|clcs                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; timer:timer|timer_counter:cnt2|clcd                                                                                                                                                                 ; timer:timer|timer_counter:cnt2|clcd                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_count[0]                                                                                                   ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_count[0]                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|cur_bit[0]                                                                                                      ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|cur_bit[0]                                                                                                      ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.580      ;
; 0.362 ; serial:com1|wb_ack_o                                                                                                                                                                                ; serial:com1|wb_ack_o                                                                                                                                                                                ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.580      ;
; 0.362 ; timer:timer|timer_counter:cnt1|clcd                                                                                                                                                                 ; timer:timer|timer_counter:cnt1|clcd                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.580      ;
; 0.362 ; timer:timer|timer_counter:cnt1|clcs                                                                                                                                                                 ; timer:timer|timer_counter:cnt1|clcs                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.580      ;
; 0.362 ; timer:timer|timer_counter:cnt0|fCount                                                                                                                                                               ; timer:timer|timer_counter:cnt0|fCount                                                                                                                                                               ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.580      ;
; 0.362 ; zet:zet|zet_core:core|zet_decode:decode|div_cnt[4]                                                                                                                                                  ; zet:zet|zet_core:core|zet_decode:decode|div_cnt[4]                                                                                                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.580      ;
; 0.371 ; sw_leds:sw_leds|tick_old                                                                                                                                                                            ; sw_leds:sw_leds|tick1                                                                                                                                                                               ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.589      ;
; 0.371 ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|s_pipe[2][33]                                                                                ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|s_pipe[3][34]                                                                                ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.590      ;
; 0.372 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|s_ps2_receiver.PS2_STATE_3_PARITY_IN                                                                            ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|s_ps2_receiver.PS2_STATE_4_STOP_IN                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.591      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc'                                                                                                                         ;
+-------+--------------------------+--------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.392 ; clk_gen:timerclk|cnt[20] ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 0.610      ;
; 0.550 ; clk_gen:timerclk|cnt[13] ; clk_gen:timerclk|cnt[13] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 0.768      ;
; 0.551 ; clk_gen:timerclk|cnt[16] ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 0.769      ;
; 0.551 ; clk_gen:timerclk|cnt[11] ; clk_gen:timerclk|cnt[11] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 0.769      ;
; 0.551 ; clk_gen:timerclk|cnt[10] ; clk_gen:timerclk|cnt[10] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 0.769      ;
; 0.551 ; clk_gen:timerclk|cnt[9]  ; clk_gen:timerclk|cnt[9]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 0.768      ;
; 0.551 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[7]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 0.768      ;
; 0.552 ; clk_gen:timerclk|cnt[15] ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 0.770      ;
; 0.552 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[5]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 0.769      ;
; 0.553 ; clk_gen:timerclk|cnt[6]  ; clk_gen:timerclk|cnt[6]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 0.770      ;
; 0.554 ; clk_gen:timerclk|cnt[19] ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 0.772      ;
; 0.554 ; clk_gen:timerclk|cnt[17] ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 0.772      ;
; 0.554 ; clk_gen:timerclk|cnt[12] ; clk_gen:timerclk|cnt[12] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 0.772      ;
; 0.554 ; clk_gen:timerclk|cnt[8]  ; clk_gen:timerclk|cnt[8]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 0.771      ;
; 0.554 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[4]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 0.771      ;
; 0.555 ; clk_gen:timerclk|cnt[14] ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 0.773      ;
; 0.556 ; clk_gen:timerclk|cnt[18] ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 0.774      ;
; 0.556 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[3]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 0.773      ;
; 0.556 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[2]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 0.773      ;
; 0.556 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[1]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 0.773      ;
; 0.570 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[0]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 0.787      ;
; 0.821 ; clk_gen:timerclk|cnt[9]  ; clk_gen:timerclk|cnt[10] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.064      ; 1.042      ;
; 0.825 ; clk_gen:timerclk|cnt[11] ; clk_gen:timerclk|cnt[12] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.043      ;
; 0.825 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[8]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 1.042      ;
; 0.825 ; clk_gen:timerclk|cnt[13] ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.043      ;
; 0.826 ; clk_gen:timerclk|cnt[15] ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.044      ;
; 0.826 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[6]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 1.043      ;
; 0.828 ; clk_gen:timerclk|cnt[19] ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.046      ;
; 0.828 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[4]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 1.045      ;
; 0.828 ; clk_gen:timerclk|cnt[17] ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.046      ;
; 0.828 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[2]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 1.045      ;
; 0.839 ; clk_gen:timerclk|cnt[8]  ; clk_gen:timerclk|cnt[10] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.064      ; 1.060      ;
; 0.840 ; clk_gen:timerclk|cnt[10] ; clk_gen:timerclk|cnt[11] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.058      ;
; 0.840 ; clk_gen:timerclk|cnt[16] ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.058      ;
; 0.840 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[1]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 1.057      ;
; 0.841 ; clk_gen:timerclk|cnt[12] ; clk_gen:timerclk|cnt[13] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.059      ;
; 0.841 ; clk_gen:timerclk|cnt[8]  ; clk_gen:timerclk|cnt[9]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 1.058      ;
; 0.842 ; clk_gen:timerclk|cnt[6]  ; clk_gen:timerclk|cnt[7]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 1.059      ;
; 0.842 ; clk_gen:timerclk|cnt[14] ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.060      ;
; 0.842 ; clk_gen:timerclk|cnt[10] ; clk_gen:timerclk|cnt[12] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.060      ;
; 0.842 ; clk_gen:timerclk|cnt[16] ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.060      ;
; 0.842 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[2]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 1.059      ;
; 0.843 ; clk_gen:timerclk|cnt[18] ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.061      ;
; 0.843 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[5]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 1.060      ;
; 0.843 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[3]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 1.060      ;
; 0.843 ; clk_gen:timerclk|cnt[12] ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.061      ;
; 0.844 ; clk_gen:timerclk|cnt[6]  ; clk_gen:timerclk|cnt[8]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 1.061      ;
; 0.844 ; clk_gen:timerclk|cnt[14] ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.062      ;
; 0.845 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[6]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 1.062      ;
; 0.845 ; clk_gen:timerclk|cnt[18] ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[4]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 1.062      ;
; 0.931 ; clk_gen:timerclk|cnt[9]  ; clk_gen:timerclk|cnt[11] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.064      ; 1.152      ;
; 0.933 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[10] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.064      ; 1.154      ;
; 0.933 ; clk_gen:timerclk|cnt[9]  ; clk_gen:timerclk|cnt[12] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.064      ; 1.154      ;
; 0.935 ; clk_gen:timerclk|cnt[11] ; clk_gen:timerclk|cnt[13] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.153      ;
; 0.935 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[9]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 1.152      ;
; 0.935 ; clk_gen:timerclk|cnt[13] ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.153      ;
; 0.936 ; clk_gen:timerclk|cnt[15] ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.154      ;
; 0.936 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[7]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 1.153      ;
; 0.937 ; clk_gen:timerclk|cnt[11] ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.155      ;
; 0.937 ; clk_gen:timerclk|cnt[13] ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.155      ;
; 0.938 ; clk_gen:timerclk|cnt[15] ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.156      ;
; 0.938 ; clk_gen:timerclk|cnt[17] ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.156      ;
; 0.938 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[5]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 1.155      ;
; 0.938 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[3]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 1.155      ;
; 0.938 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[8]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 1.155      ;
; 0.940 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[6]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 1.157      ;
; 0.940 ; clk_gen:timerclk|cnt[17] ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.158      ;
; 0.940 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[4]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 1.157      ;
; 0.949 ; clk_gen:timerclk|cnt[8]  ; clk_gen:timerclk|cnt[11] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.064      ; 1.170      ;
; 0.951 ; clk_gen:timerclk|cnt[8]  ; clk_gen:timerclk|cnt[12] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.064      ; 1.172      ;
; 0.952 ; clk_gen:timerclk|cnt[6]  ; clk_gen:timerclk|cnt[10] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.064      ; 1.173      ;
; 0.952 ; clk_gen:timerclk|cnt[10] ; clk_gen:timerclk|cnt[13] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.170      ;
; 0.952 ; clk_gen:timerclk|cnt[16] ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.170      ;
; 0.952 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[3]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 1.169      ;
; 0.953 ; clk_gen:timerclk|cnt[12] ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.171      ;
; 0.954 ; clk_gen:timerclk|cnt[6]  ; clk_gen:timerclk|cnt[9]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 1.171      ;
; 0.954 ; clk_gen:timerclk|cnt[14] ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.172      ;
; 0.954 ; clk_gen:timerclk|cnt[10] ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.172      ;
; 0.954 ; clk_gen:timerclk|cnt[16] ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.172      ;
; 0.954 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[4]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 1.171      ;
; 0.955 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[7]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 1.172      ;
; 0.955 ; clk_gen:timerclk|cnt[12] ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.173      ;
; 0.955 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[5]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 1.172      ;
; 0.956 ; clk_gen:timerclk|cnt[14] ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.174      ;
; 0.957 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[8]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 1.174      ;
; 0.957 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[6]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 1.174      ;
; 1.043 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[11] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.064      ; 1.264      ;
; 1.043 ; clk_gen:timerclk|cnt[9]  ; clk_gen:timerclk|cnt[13] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.064      ; 1.264      ;
; 1.045 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[12] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.064      ; 1.266      ;
; 1.045 ; clk_gen:timerclk|cnt[9]  ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.064      ; 1.266      ;
; 1.046 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[10] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.064      ; 1.267      ;
; 1.047 ; clk_gen:timerclk|cnt[11] ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.265      ;
; 1.047 ; clk_gen:timerclk|cnt[13] ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.265      ;
; 1.048 ; clk_gen:timerclk|cnt[15] ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.266      ;
; 1.048 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[9]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 1.265      ;
; 1.049 ; clk_gen:timerclk|cnt[11] ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.267      ;
; 1.049 ; clk_gen:timerclk|cnt[13] ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.267      ;
; 1.050 ; clk_gen:timerclk|cnt[15] ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.061      ; 1.268      ;
; 1.050 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[7]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.060      ; 1.267      ;
+-------+--------------------------+--------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'pll|altpll_component|pll|clk[2]'                                                                                      ;
+--------+-----------+----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 77.210 ; rst       ; sound:sound|wb_ack_o ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.040     ; 2.745      ;
; 77.842 ; rst       ; serial:com1|dll[7]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.045     ; 2.108      ;
; 77.842 ; rst       ; serial:com1|dlh[0]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.045     ; 2.108      ;
; 77.895 ; rst       ; ps2:ps2|MSE_INT      ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.045     ; 2.055      ;
; 77.903 ; rst       ; serial:com1|dll[5]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.047     ; 2.045      ;
; 77.917 ; rst       ; serial:com1|dat_o[6] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.045     ; 2.033      ;
; 77.917 ; rst       ; serial:com1|lcr[5]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.045     ; 2.033      ;
; 77.917 ; rst       ; serial:com1|lcr[6]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.045     ; 2.033      ;
; 77.917 ; rst       ; serial:com1|lcr[4]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.045     ; 2.033      ;
; 77.918 ; rst       ; serial:com1|dlh[3]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.058     ; 2.019      ;
; 77.918 ; rst       ; serial:com1|dlh[4]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.058     ; 2.019      ;
; 77.918 ; rst       ; serial:com1|dlh[2]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.058     ; 2.019      ;
; 77.918 ; rst       ; serial:com1|dlh[1]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.058     ; 2.019      ;
; 77.918 ; rst       ; serial:com1|dlh[7]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.058     ; 2.019      ;
; 77.918 ; rst       ; serial:com1|dlh[6]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.058     ; 2.019      ;
; 77.918 ; rst       ; serial:com1|dlh[5]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.058     ; 2.019      ;
; 77.946 ; rst       ; serial:com1|dat_o[0] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.057     ; 1.992      ;
; 77.946 ; rst       ; serial:com1|dat_o[1] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.057     ; 1.992      ;
; 77.946 ; rst       ; serial:com1|lcr[0]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.057     ; 1.992      ;
; 77.946 ; rst       ; serial:com1|lcr[1]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.057     ; 1.992      ;
; 77.958 ; rst       ; serial:com1|dat_o[5] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 1.983      ;
; 77.958 ; rst       ; serial:com1|INTID[0] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 1.983      ;
; 77.958 ; rst       ; serial:com1|THRE     ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 1.983      ;
; 77.958 ; rst       ; serial:com1|IPEN     ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 1.983      ;
; 77.958 ; rst       ; serial:com1|IPEND    ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 1.983      ;
; 77.958 ; rst       ; serial:com1|dat_o[4] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 1.983      ;
; 78.044 ; rst       ; serial:com1|dll[3]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.046     ; 1.905      ;
; 78.044 ; rst       ; serial:com1|dll[4]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.046     ; 1.905      ;
; 78.044 ; rst       ; serial:com1|dll[2]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.046     ; 1.905      ;
; 78.044 ; rst       ; serial:com1|dll[1]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.046     ; 1.905      ;
; 78.044 ; rst       ; serial:com1|dll[0]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.046     ; 1.905      ;
; 78.155 ; rst       ; serial:com1|dll[6]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 1.791      ;
; 78.162 ; rst       ; serial:com1|ier[3]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.053     ; 1.780      ;
; 78.162 ; rst       ; serial:com1|ier[2]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.053     ; 1.780      ;
; 78.162 ; rst       ; serial:com1|ier[1]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.053     ; 1.780      ;
; 78.162 ; rst       ; serial:com1|ier[0]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.053     ; 1.780      ;
; 78.162 ; rst       ; serial:com1|lcr[2]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.053     ; 1.780      ;
; 78.162 ; rst       ; serial:com1|lcr[3]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.053     ; 1.780      ;
; 78.162 ; rst       ; serial:com1|lcr[7]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.053     ; 1.780      ;
; 78.182 ; rst       ; serial:com1|wb_ack_o ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.062     ; 1.751      ;
; 78.201 ; rst       ; serial:com1|dat_o[7] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.053     ; 1.741      ;
; 78.201 ; rst       ; serial:com1|dat_o[2] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.053     ; 1.741      ;
; 78.201 ; rst       ; serial:com1|dat_o[3] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.053     ; 1.741      ;
; 78.201 ; rst       ; serial:com1|mcr[0]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.053     ; 1.741      ;
; 78.201 ; rst       ; serial:com1|mcr[2]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.053     ; 1.741      ;
; 78.201 ; rst       ; serial:com1|mcr[1]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.053     ; 1.741      ;
; 78.201 ; rst       ; serial:com1|mcr[4]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.053     ; 1.741      ;
; 78.201 ; rst       ; serial:com1|mcr[3]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.053     ; 1.741      ;
; 78.462 ; rst       ; serial:com1|tx_send  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.061     ; 1.472      ;
+--------+-----------+----------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'pll|altpll_component|pll|clk[2]'                                                                                      ;
+-------+-----------+----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 1.096 ; rst       ; serial:com1|tx_send  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 1.314      ;
; 1.344 ; rst       ; serial:com1|dat_o[7] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.069      ; 1.570      ;
; 1.344 ; rst       ; serial:com1|dat_o[2] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.069      ; 1.570      ;
; 1.344 ; rst       ; serial:com1|dat_o[3] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.069      ; 1.570      ;
; 1.344 ; rst       ; serial:com1|mcr[0]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.069      ; 1.570      ;
; 1.344 ; rst       ; serial:com1|mcr[2]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.069      ; 1.570      ;
; 1.344 ; rst       ; serial:com1|mcr[1]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.069      ; 1.570      ;
; 1.344 ; rst       ; serial:com1|mcr[4]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.069      ; 1.570      ;
; 1.344 ; rst       ; serial:com1|mcr[3]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.069      ; 1.570      ;
; 1.365 ; rst       ; serial:com1|wb_ack_o ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.060      ; 1.582      ;
; 1.365 ; rst       ; serial:com1|ier[3]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.070      ; 1.592      ;
; 1.365 ; rst       ; serial:com1|ier[2]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.070      ; 1.592      ;
; 1.365 ; rst       ; serial:com1|ier[1]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.070      ; 1.592      ;
; 1.365 ; rst       ; serial:com1|ier[0]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.070      ; 1.592      ;
; 1.365 ; rst       ; serial:com1|lcr[2]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.070      ; 1.592      ;
; 1.365 ; rst       ; serial:com1|lcr[3]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.070      ; 1.592      ;
; 1.365 ; rst       ; serial:com1|lcr[7]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.070      ; 1.592      ;
; 1.375 ; rst       ; serial:com1|dll[6]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.074      ; 1.606      ;
; 1.507 ; rst       ; serial:com1|dll[3]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.077      ; 1.741      ;
; 1.507 ; rst       ; serial:com1|dll[4]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.077      ; 1.741      ;
; 1.507 ; rst       ; serial:com1|dll[2]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.077      ; 1.741      ;
; 1.507 ; rst       ; serial:com1|dll[1]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.077      ; 1.741      ;
; 1.507 ; rst       ; serial:com1|dll[0]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.077      ; 1.741      ;
; 1.588 ; rst       ; serial:com1|dat_o[5] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.069      ; 1.814      ;
; 1.588 ; rst       ; serial:com1|INTID[0] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.069      ; 1.814      ;
; 1.588 ; rst       ; serial:com1|THRE     ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.069      ; 1.814      ;
; 1.588 ; rst       ; serial:com1|IPEN     ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.069      ; 1.814      ;
; 1.588 ; rst       ; serial:com1|IPEND    ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.069      ; 1.814      ;
; 1.588 ; rst       ; serial:com1|dat_o[4] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.069      ; 1.814      ;
; 1.607 ; rst       ; ps2:ps2|MSE_INT      ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.078      ; 1.842      ;
; 1.609 ; rst       ; serial:com1|dlh[3]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.064      ; 1.830      ;
; 1.609 ; rst       ; serial:com1|dlh[4]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.064      ; 1.830      ;
; 1.609 ; rst       ; serial:com1|dlh[2]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.064      ; 1.830      ;
; 1.609 ; rst       ; serial:com1|dlh[1]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.064      ; 1.830      ;
; 1.609 ; rst       ; serial:com1|dlh[7]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.064      ; 1.830      ;
; 1.609 ; rst       ; serial:com1|dlh[6]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.064      ; 1.830      ;
; 1.609 ; rst       ; serial:com1|dlh[5]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.064      ; 1.830      ;
; 1.613 ; rst       ; serial:com1|dat_o[0] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.065      ; 1.835      ;
; 1.613 ; rst       ; serial:com1|dat_o[1] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.065      ; 1.835      ;
; 1.613 ; rst       ; serial:com1|lcr[0]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.065      ; 1.835      ;
; 1.613 ; rst       ; serial:com1|lcr[1]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.065      ; 1.835      ;
; 1.623 ; rst       ; serial:com1|dat_o[6] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.078      ; 1.858      ;
; 1.623 ; rst       ; serial:com1|lcr[5]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.078      ; 1.858      ;
; 1.623 ; rst       ; serial:com1|lcr[6]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.078      ; 1.858      ;
; 1.623 ; rst       ; serial:com1|lcr[4]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.078      ; 1.858      ;
; 1.638 ; rst       ; serial:com1|dll[5]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.075      ; 1.870      ;
; 1.699 ; rst       ; serial:com1|dll[7]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.077      ; 1.933      ;
; 1.699 ; rst       ; serial:com1|dlh[0]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.077      ; 1.933      ;
; 2.244 ; rst       ; sound:sound|wb_ack_o ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.083      ; 2.484      ;
+-------+-----------+----------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'                                                                                                                                                                                                                            ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                                                                                                                                                                        ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 4.731 ; 4.961        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_palette_regs_fml:palette_regs|altsyncram:palette_rtl_0|altsyncram_h8u1:auto_generated|ram_block1a0~portb_address_reg0                 ;
; 4.733 ; 4.963        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram1_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~portb_address_reg0                                                      ;
; 4.733 ; 4.963        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|altsyncram:CRTC[0][7]__2|altsyncram_bog1:auto_generated|ram_block1a0~portb_address_reg0                                                             ;
; 4.733 ; 4.963        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|altsyncram:mem_rtl_0|altsyncram_nec1:auto_generated|ram_block1a0~porta_address_reg0                                                            ;
; 4.733 ; 4.963        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|altsyncram:mem_rtl_0|altsyncram_nec1:auto_generated|ram_block1a0~porta_datain_reg0                                                             ;
; 4.733 ; 4.963        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|altsyncram:mem_rtl_0|altsyncram_nec1:auto_generated|ram_block1a0~porta_we_reg                                                                  ;
; 4.733 ; 4.963        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:blue_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~portb_address_reg0                        ;
; 4.733 ; 4.963        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:blue_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~portb_address_reg0                        ;
; 4.733 ; 4.963        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:green_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~portb_address_reg0                       ;
; 4.733 ; 4.963        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_palette_regs_fml:palette_regs|altsyncram:palette_rtl_0|altsyncram_h8u1:auto_generated|ram_block1a0~porta_address_reg0                 ;
; 4.733 ; 4.963        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_palette_regs_fml:palette_regs|altsyncram:palette_rtl_0|altsyncram_h8u1:auto_generated|ram_block1a0~porta_datain_reg0                  ;
; 4.733 ; 4.963        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_palette_regs_fml:palette_regs|altsyncram:palette_rtl_0|altsyncram_h8u1:auto_generated|ram_block1a0~porta_we_reg                       ;
; 4.734 ; 4.964        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|fmlbrg_datamem:datamem|altsyncram:ram1_rtl_0|altsyncram_ic41:auto_generated|ram_block1a0~porta_address_reg0                                                                     ;
; 4.734 ; 4.964        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|fmlbrg_datamem:datamem|altsyncram:ram1_rtl_0|altsyncram_ic41:auto_generated|ram_block1a0~porta_datain_reg0                                                                      ;
; 4.734 ; 4.964        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|fmlbrg_datamem:datamem|altsyncram:ram1_rtl_0|altsyncram_ic41:auto_generated|ram_block1a0~porta_we_reg                                                                           ;
; 4.734 ; 4.964        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_address_reg0                                                                       ;
; 4.734 ; 4.964        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_datain_reg0                                                                        ;
; 4.734 ; 4.964        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_we_reg                                                                             ;
; 4.734 ; 4.964        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram0_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~portb_address_reg0                                                      ;
; 4.734 ; 4.964        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:red_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~portb_address_reg0                         ;
; 4.734 ; 4.964        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:red_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~portb_address_reg0                         ;
; 4.734 ; 4.964        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_palette_regs_fml:palette_regs|altsyncram:palette_rtl_0|altsyncram_h8u1:auto_generated|ram_block1a0~portb_datain_reg0                  ;
; 4.734 ; 4.964        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a6~porta_address_reg0 ;
; 4.735 ; 4.965        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram1_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~porta_address_reg0                                                      ;
; 4.735 ; 4.965        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram1_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~porta_datain_reg0                                                       ;
; 4.735 ; 4.965        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram1_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~porta_we_reg                                                            ;
; 4.735 ; 4.965        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|altsyncram:CRTC[0][7]__2|altsyncram_bog1:auto_generated|ram_block1a0~porta_address_reg0                                                             ;
; 4.735 ; 4.965        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|altsyncram:CRTC[0][7]__2|altsyncram_bog1:auto_generated|ram_block1a0~porta_datain_reg0                                                              ;
; 4.735 ; 4.965        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|altsyncram:CRTC[0][7]__2|altsyncram_bog1:auto_generated|ram_block1a0~porta_we_reg                                                                   ;
; 4.735 ; 4.965        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|altsyncram:graphics_ctrl[0][7]__1|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0                                                    ;
; 4.735 ; 4.965        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:blue_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~porta_address_reg0                        ;
; 4.735 ; 4.965        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:blue_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~porta_datain_reg0                         ;
; 4.735 ; 4.965        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:blue_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~porta_we_reg                              ;
; 4.735 ; 4.965        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:blue_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~porta_address_reg0                        ;
; 4.735 ; 4.965        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:blue_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~porta_datain_reg0                         ;
; 4.735 ; 4.965        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:blue_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~porta_we_reg                              ;
; 4.735 ; 4.965        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:green_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~porta_address_reg0                       ;
; 4.735 ; 4.965        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:green_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~porta_datain_reg0                        ;
; 4.735 ; 4.965        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:green_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~porta_we_reg                             ;
; 4.735 ; 4.965        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:green_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~portb_address_reg0                       ;
; 4.735 ; 4.965        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.736 ; 4.966        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|fmlbrg_datamem:datamem|altsyncram:ram0_rtl_0|altsyncram_ic41:auto_generated|ram_block1a0~porta_address_reg0                                                                     ;
; 4.736 ; 4.966        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|fmlbrg_datamem:datamem|altsyncram:ram0_rtl_0|altsyncram_ic41:auto_generated|ram_block1a0~porta_datain_reg0                                                                      ;
; 4.736 ; 4.966        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|fmlbrg_datamem:datamem|altsyncram:ram0_rtl_0|altsyncram_ic41:auto_generated|ram_block1a0~porta_we_reg                                                                           ;
; 4.736 ; 4.966        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram0_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~porta_address_reg0                                                      ;
; 4.736 ; 4.966        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram0_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~porta_datain_reg0                                                       ;
; 4.736 ; 4.966        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram0_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~porta_we_reg                                                            ;
; 4.736 ; 4.966        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram1_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~portb_datain_reg0                                                       ;
; 4.736 ; 4.966        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:red_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~porta_address_reg0                         ;
; 4.736 ; 4.966        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:red_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~porta_datain_reg0                          ;
; 4.736 ; 4.966        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:red_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~porta_we_reg                               ;
; 4.736 ; 4.966        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:red_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~porta_address_reg0                         ;
; 4.736 ; 4.966        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:red_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~porta_datain_reg0                          ;
; 4.736 ; 4.966        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:red_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~porta_we_reg                               ;
; 4.736 ; 4.966        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a2~porta_address_reg0 ;
; 4.736 ; 4.966        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a4~porta_address_reg0 ;
; 4.737 ; 4.967        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram0_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~portb_datain_reg0                                                       ;
; 4.737 ; 4.967        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|altsyncram:graphics_ctrl[0][7]__1|altsyncram_dog1:auto_generated|ram_block1a0~porta_address_reg0                                                    ;
; 4.737 ; 4.967        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|altsyncram:graphics_ctrl[0][7]__1|altsyncram_dog1:auto_generated|ram_block1a0~porta_datain_reg0                                                     ;
; 4.737 ; 4.967        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|altsyncram:graphics_ctrl[0][7]__1|altsyncram_dog1:auto_generated|ram_block1a0~porta_we_reg                                                          ;
; 4.737 ; 4.967        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:green_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~porta_address_reg0                       ;
; 4.737 ; 4.967        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:green_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~porta_datain_reg0                        ;
; 4.737 ; 4.967        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:green_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~porta_we_reg                             ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|altsyncram:mem_rtl_0|altsyncram_nec1:auto_generated|ram_block1a0~portb_address_reg0                                                            ;
; 4.754 ; 4.970        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|graphics_ctrl[6][3]                                                                                                                                 ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; csrbrg:csrbrg|csr_do[10]                                                                                                                                                                      ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; csrbrg:csrbrg|csr_do[13]                                                                                                                                                                      ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; csrbrg:csrbrg|csr_do[3]                                                                                                                                                                       ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; csrbrg:csrbrg|csr_do[4]                                                                                                                                                                       ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; csrbrg:csrbrg|csr_do[5]                                                                                                                                                                       ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; csrbrg:csrbrg|csr_do[6]                                                                                                                                                                       ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; csrbrg:csrbrg|csr_do[8]                                                                                                                                                                       ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; csrbrg:csrbrg|csr_do[9]                                                                                                                                                                       ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; csrbrg:csrbrg|csr_we                                                                                                                                                                          ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; csrbrg:csrbrg|state.ACK                                                                                                                                                                       ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; csrbrg:csrbrg|state.DELAYACK1                                                                                                                                                                 ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; csrbrg:csrbrg|state.DELAYACK2                                                                                                                                                                 ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; csrbrg:csrbrg|state.IDLE                                                                                                                                                                      ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|bcounter[0]                                                                                                                                                                     ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|bcounter[1]                                                                                                                                                                     ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|bcounter[2]                                                                                                                                                                     ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|index_r[1]                                                                                                                                                                      ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|index_r[2]                                                                                                                                                                      ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|index_r[3]                                                                                                                                                                      ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|index_r[5]                                                                                                                                                                      ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|state.EVICT                                                                                                                                                                     ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|state.EVICT2                                                                                                                                                                    ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|state.EVICT3                                                                                                                                                                    ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|state.EVICT4                                                                                                                                                                    ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|state.EVICT5                                                                                                                                                                    ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|state.EVICT6                                                                                                                                                                    ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|state.EVICT7                                                                                                                                                                    ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|state.EVICT8                                                                                                                                                                    ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|state.IDLE                                                                                                                                                                      ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|state.INVALIDATE                                                                                                                                                                ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|state.REFILL                                                                                                                                                                    ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|state.REFILL1                                                                                                                                                                   ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|state.REFILL2                                                                                                                                                                   ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|state.REFILL_WAIT                                                                                                                                                               ;
; 4.755 ; 4.971        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|state.TEST_HIT                                                                                                                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_50_'                                                                         ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------+
; 9.740  ; 9.740        ; 0.000          ; Low Pulse Width  ; clk_50_ ; Rise       ; pll|altpll_component|pll|clk[0]           ;
; 9.740  ; 9.740        ; 0.000          ; Low Pulse Width  ; clk_50_ ; Rise       ; pll|altpll_component|pll|clk[2]           ;
; 9.740  ; 9.740        ; 0.000          ; Low Pulse Width  ; clk_50_ ; Rise       ; pll|altpll_component|pll|observablevcoout ;
; 9.745  ; 9.745        ; 0.000          ; Low Pulse Width  ; clk_50_ ; Rise       ; clk_50_~input|o                           ;
; 9.766  ; 9.766        ; 0.000          ; Low Pulse Width  ; clk_50_ ; Rise       ; pll|altpll_component|pll|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk_50_ ; Rise       ; clk_50_~input|i                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk_50_ ; Rise       ; clk_50_~input|i                           ;
; 10.234 ; 10.234       ; 0.000          ; High Pulse Width ; clk_50_ ; Rise       ; pll|altpll_component|pll|inclk[0]         ;
; 10.255 ; 10.255       ; 0.000          ; High Pulse Width ; clk_50_ ; Rise       ; clk_50_~input|o                           ;
; 10.258 ; 10.258       ; 0.000          ; High Pulse Width ; clk_50_ ; Rise       ; pll|altpll_component|pll|clk[0]           ;
; 10.258 ; 10.258       ; 0.000          ; High Pulse Width ; clk_50_ ; Rise       ; pll|altpll_component|pll|clk[2]           ;
; 10.258 ; 10.258       ; 0.000          ; High Pulse Width ; clk_50_ ; Rise       ; pll|altpll_component|pll|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk_50_ ; Rise       ; clk_50_                                   ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc'                                                                         ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------------+
; 19.774 ; 19.958       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[0]                   ;
; 19.774 ; 19.958       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[1]                   ;
; 19.774 ; 19.958       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[2]                   ;
; 19.774 ; 19.958       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[3]                   ;
; 19.774 ; 19.958       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[4]                   ;
; 19.774 ; 19.958       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[5]                   ;
; 19.774 ; 19.958       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[6]                   ;
; 19.774 ; 19.958       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[7]                   ;
; 19.774 ; 19.958       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[8]                   ;
; 19.774 ; 19.958       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[9]                   ;
; 19.776 ; 19.960       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[10]                  ;
; 19.776 ; 19.960       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[11]                  ;
; 19.776 ; 19.960       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[12]                  ;
; 19.776 ; 19.960       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[13]                  ;
; 19.776 ; 19.960       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[14]                  ;
; 19.776 ; 19.960       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[15]                  ;
; 19.776 ; 19.960       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[16]                  ;
; 19.776 ; 19.960       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[17]                  ;
; 19.776 ; 19.960       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[18]                  ;
; 19.776 ; 19.960       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[19]                  ;
; 19.776 ; 19.960       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[20]                  ;
; 19.820 ; 20.036       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[10]                  ;
; 19.820 ; 20.036       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[11]                  ;
; 19.820 ; 20.036       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[12]                  ;
; 19.820 ; 20.036       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[13]                  ;
; 19.820 ; 20.036       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[14]                  ;
; 19.820 ; 20.036       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[15]                  ;
; 19.820 ; 20.036       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[16]                  ;
; 19.820 ; 20.036       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[17]                  ;
; 19.820 ; 20.036       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[18]                  ;
; 19.820 ; 20.036       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[19]                  ;
; 19.820 ; 20.036       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[20]                  ;
; 19.821 ; 20.037       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[0]                   ;
; 19.821 ; 20.037       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[1]                   ;
; 19.821 ; 20.037       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[2]                   ;
; 19.821 ; 20.037       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[3]                   ;
; 19.821 ; 20.037       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[4]                   ;
; 19.821 ; 20.037       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[5]                   ;
; 19.821 ; 20.037       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[6]                   ;
; 19.821 ; 20.037       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[7]                   ;
; 19.821 ; 20.037       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[8]                   ;
; 19.821 ; 20.037       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[9]                   ;
; 19.936 ; 19.936       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[0]|clk                       ;
; 19.936 ; 19.936       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[1]|clk                       ;
; 19.936 ; 19.936       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[2]|clk                       ;
; 19.936 ; 19.936       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[3]|clk                       ;
; 19.936 ; 19.936       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[4]|clk                       ;
; 19.936 ; 19.936       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[5]|clk                       ;
; 19.936 ; 19.936       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[6]|clk                       ;
; 19.936 ; 19.936       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[7]|clk                       ;
; 19.936 ; 19.936       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[8]|clk                       ;
; 19.936 ; 19.936       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[9]|clk                       ;
; 19.938 ; 19.938       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[10]|clk                      ;
; 19.938 ; 19.938       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[11]|clk                      ;
; 19.938 ; 19.938       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[12]|clk                      ;
; 19.938 ; 19.938       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[13]|clk                      ;
; 19.938 ; 19.938       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[14]|clk                      ;
; 19.938 ; 19.938       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[15]|clk                      ;
; 19.938 ; 19.938       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[16]|clk                      ;
; 19.938 ; 19.938       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[17]|clk                      ;
; 19.938 ; 19.938       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[18]|clk                      ;
; 19.938 ; 19.938       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[19]|clk                      ;
; 19.938 ; 19.938       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[20]|clk                      ;
; 19.945 ; 19.945       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; vga|lcd|next_pal_dac_cyc~clkctrl|inclk[0] ;
; 19.945 ; 19.945       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; vga|lcd|next_pal_dac_cyc~clkctrl|outclk   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; vga|lcd|next_pal_dac_cyc|q                ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; vga|lcd|next_pal_dac_cyc|q                ;
; 20.053 ; 20.053       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; vga|lcd|next_pal_dac_cyc~clkctrl|inclk[0] ;
; 20.053 ; 20.053       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; vga|lcd|next_pal_dac_cyc~clkctrl|outclk   ;
; 20.060 ; 20.060       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[10]|clk                      ;
; 20.060 ; 20.060       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[11]|clk                      ;
; 20.060 ; 20.060       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[12]|clk                      ;
; 20.060 ; 20.060       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[13]|clk                      ;
; 20.060 ; 20.060       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[14]|clk                      ;
; 20.060 ; 20.060       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[15]|clk                      ;
; 20.060 ; 20.060       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[16]|clk                      ;
; 20.060 ; 20.060       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[17]|clk                      ;
; 20.060 ; 20.060       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[18]|clk                      ;
; 20.060 ; 20.060       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[19]|clk                      ;
; 20.060 ; 20.060       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[20]|clk                      ;
; 20.061 ; 20.061       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[0]|clk                       ;
; 20.061 ; 20.061       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[1]|clk                       ;
; 20.061 ; 20.061       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[2]|clk                       ;
; 20.061 ; 20.061       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[3]|clk                       ;
; 20.061 ; 20.061       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[4]|clk                       ;
; 20.061 ; 20.061       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[5]|clk                       ;
; 20.061 ; 20.061       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[6]|clk                       ;
; 20.061 ; 20.061       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[7]|clk                       ;
; 20.061 ; 20.061       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[8]|clk                       ;
; 20.061 ; 20.061       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[9]|clk                       ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[0]                   ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[10]                  ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[11]                  ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[12]                  ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[13]                  ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[14]                  ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[15]                  ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[16]                  ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[17]                  ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[18]                  ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[0]                                                                                                                                ;
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[10]                                                                                                                               ;
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[11]                                                                                                                               ;
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[12]                                                                                                                               ;
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[13]                                                                                                                               ;
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[14]                                                                                                                               ;
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[15]                                                                                                                               ;
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[16]                                                                                                                               ;
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[17]                                                                                                                               ;
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[18]                                                                                                                               ;
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[19]                                                                                                                               ;
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[1]                                                                                                                                ;
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[20]                                                                                                                               ;
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[21]                                                                                                                               ;
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[22]                                                                                                                               ;
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[23]                                                                                                                               ;
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[24]                                                                                                                               ;
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[25]                                                                                                                               ;
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[26]                                                                                                                               ;
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[27]                                                                                                                               ;
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[28]                                                                                                                               ;
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[29]                                                                                                                               ;
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[2]                                                                                                                                ;
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[30]                                                                                                                               ;
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[31]                                                                                                                               ;
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[3]                                                                                                                                ;
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[4]                                                                                                                                ;
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[5]                                                                                                                                ;
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[6]                                                                                                                                ;
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[7]                                                                                                                                ;
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[8]                                                                                                                                ;
; 39.685 ; 39.979       ; 0.294          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[9]                                                                                                                                ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[0]                                                                                                                                ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[10]                                                                                                                               ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[11]                                                                                                                               ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[12]                                                                                                                               ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[13]                                                                                                                               ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[14]                                                                                                                               ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[15]                                                                                                                               ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[16]                                                                                                                               ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[17]                                                                                                                               ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[18]                                                                                                                               ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[19]                                                                                                                               ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[1]                                                                                                                                ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[20]                                                                                                                               ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[21]                                                                                                                               ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[22]                                                                                                                               ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[23]                                                                                                                               ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[24]                                                                                                                               ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[25]                                                                                                                               ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[26]                                                                                                                               ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[27]                                                                                                                               ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[28]                                                                                                                               ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[29]                                                                                                                               ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[2]                                                                                                                                ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[30]                                                                                                                               ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[31]                                                                                                                               ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[3]                                                                                                                                ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[4]                                                                                                                                ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[5]                                                                                                                                ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[6]                                                                                                                                ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[7]                                                                                                                                ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[8]                                                                                                                                ;
; 39.708 ; 40.002       ; 0.294          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[9]                                                                                                                                ;
; 39.730 ; 39.960       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|altshift_taps:ovf_pipe_rtl_0|shift_taps_65m:auto_generated|altsyncram_1d81:altsyncram2|ram_block3a0~portb_address_reg0 ;
; 39.732 ; 39.962       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|altshift_taps:ovf_pipe_rtl_0|shift_taps_65m:auto_generated|altsyncram_1d81:altsyncram2|ram_block3a0~porta_address_reg0 ;
; 39.732 ; 39.962       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|altshift_taps:ovf_pipe_rtl_0|shift_taps_65m:auto_generated|altsyncram_1d81:altsyncram2|ram_block3a0~porta_datain_reg0  ;
; 39.736 ; 39.966       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|altshift_taps:ovf_pipe_rtl_0|shift_taps_65m:auto_generated|altsyncram_1d81:altsyncram2|ram_block3a0                    ;
; 39.736 ; 39.966       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|altshift_taps:ovf_pipe_rtl_0|shift_taps_65m:auto_generated|altsyncram_1d81:altsyncram2|ram_block3a1                    ;
; 39.736 ; 39.966       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|altshift_taps:ovf_pipe_rtl_0|shift_taps_65m:auto_generated|altsyncram_1d81:altsyncram2|ram_block3a2                    ;
; 39.755 ; 39.971       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|PS_CNTL[0]                                                                                                                                                                                                            ;
; 39.755 ; 39.971       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|PS_CNTL[1]                                                                                                                                                                                                            ;
; 39.755 ; 39.971       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|PS_CNTL[2]                                                                                                                                                                                                            ;
; 39.755 ; 39.971       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|PS_CNTL[3]                                                                                                                                                                                                            ;
; 39.755 ; 39.971       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|PS_CNTL[6]                                                                                                                                                                                                            ;
; 39.755 ; 39.971       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|PS_CNTL[7]                                                                                                                                                                                                            ;
; 39.755 ; 39.971       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_clk_h                                                                                                                                                                                    ;
; 39.755 ; 39.971       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_clk_l                                                                                                                                                                                    ;
; 39.755 ; 39.971       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_done_recovery                                                                                                                                                                            ;
; 39.755 ; 39.971       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_rising_edge_marker                                                                                                                                                                       ;
; 39.755 ; 39.971       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_wait_clk_h                                                                                                                                                                               ;
; 39.755 ; 39.971       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_wait_keyboard_ack                                                                                                                                                                        ;
; 39.755 ; 39.971       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|q_r[0]                                                                                                                                                                                                  ;
; 39.755 ; 39.971       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|q_r[10]                                                                                                                                                                                                 ;
; 39.755 ; 39.971       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|q_r[1]                                                                                                                                                                                                  ;
; 39.755 ; 39.971       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|q_r[2]                                                                                                                                                                                                  ;
; 39.755 ; 39.971       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|q_r[3]                                                                                                                                                                                                  ;
; 39.755 ; 39.971       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|q_r[4]                                                                                                                                                                                                  ;
; 39.755 ; 39.971       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|q_r[8]                                                                                                                                                                                                  ;
; 39.755 ; 39.971       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|q_r[9]                                                                                                                                                                                                  ;
; 39.755 ; 39.971       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_count[0]                                                                                                                             ;
; 39.755 ; 39.971       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_count[1]                                                                                                                             ;
; 39.755 ; 39.971       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_count[2]                                                                                                                             ;
; 39.755 ; 39.971       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_count[3]                                                                                                                             ;
; 39.755 ; 39.971       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_shift_reg[0]                                                                                                                         ;
; 39.755 ; 39.971       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_shift_reg[1]                                                                                                                         ;
; 39.755 ; 39.971       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_shift_reg[2]                                                                                                                         ;
; 39.755 ; 39.971       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_shift_reg[3]                                                                                                                         ;
; 39.755 ; 39.971       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_shift_reg[4]                                                                                                                         ;
; 39.755 ; 39.971       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_shift_reg[5]                                                                                                                         ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+------------------+------------+--------+--------+------------+---------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------------+------------+--------+--------+------------+---------------------------------+
; sd_miso_         ; clk_50_    ; 7.540  ; 8.105  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_data_[*]   ; clk_50_    ; 7.079  ; 7.606  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[0]  ; clk_50_    ; 7.024  ; 7.569  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[1]  ; clk_50_    ; 7.079  ; 7.606  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[2]  ; clk_50_    ; 6.647  ; 7.159  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[3]  ; clk_50_    ; 7.057  ; 7.596  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[4]  ; clk_50_    ; 6.935  ; 7.453  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[5]  ; clk_50_    ; 7.016  ; 7.523  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[6]  ; clk_50_    ; 6.995  ; 7.492  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[7]  ; clk_50_    ; 7.033  ; 7.553  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[8]  ; clk_50_    ; 7.003  ; 7.506  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[9]  ; clk_50_    ; 6.936  ; 7.462  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[10] ; clk_50_    ; 7.020  ; 7.537  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[11] ; clk_50_    ; 6.618  ; 7.130  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[12] ; clk_50_    ; 6.833  ; 7.346  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[13] ; clk_50_    ; 7.065  ; 7.577  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[14] ; clk_50_    ; 7.051  ; 7.569  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[15] ; clk_50_    ; 6.982  ; 7.490  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; flash_data_[*]   ; clk_50_    ; 17.971 ; 18.848 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[0]  ; clk_50_    ; 17.174 ; 18.060 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[1]  ; clk_50_    ; 17.971 ; 18.848 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[2]  ; clk_50_    ; 16.552 ; 17.437 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[3]  ; clk_50_    ; 10.022 ; 10.821 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[4]  ; clk_50_    ; 8.962  ; 9.651  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[5]  ; clk_50_    ; 8.445  ; 9.177  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[6]  ; clk_50_    ; 8.222  ; 8.897  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[7]  ; clk_50_    ; 9.317  ; 10.200 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[8]  ; clk_50_    ; 9.280  ; 10.083 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[9]  ; clk_50_    ; 8.881  ; 9.686  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[10] ; clk_50_    ; 8.945  ; 9.788  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[11] ; clk_50_    ; 8.641  ; 9.311  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[12] ; clk_50_    ; 8.871  ; 9.543  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[13] ; clk_50_    ; 8.860  ; 9.615  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[14] ; clk_50_    ; 8.168  ; 8.882  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[15] ; clk_50_    ; 8.655  ; 9.452  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; key_             ; clk_50_    ; 4.536  ; 5.102  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_kclk_        ; clk_50_    ; 4.318  ; 4.867  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_kdat_        ; clk_50_    ; 4.400  ; 4.952  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mclk_        ; clk_50_    ; 4.328  ; 4.860  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mdat_        ; clk_50_    ; 4.581  ; 5.156  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; sw_[*]           ; clk_50_    ; 19.010 ; 19.948 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[0]          ; clk_50_    ; 19.010 ; 19.948 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[1]          ; clk_50_    ; 18.402 ; 19.199 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[2]          ; clk_50_    ; 18.138 ; 18.951 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[3]          ; clk_50_    ; 8.606  ; 9.363  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[4]          ; clk_50_    ; 11.219 ; 11.933 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[5]          ; clk_50_    ; 8.568  ; 9.274  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[6]          ; clk_50_    ; 9.427  ; 10.094 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[7]          ; clk_50_    ; 9.370  ; 10.023 ; Rise       ; pll|altpll_component|pll|clk[2] ;
+------------------+------------+--------+--------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------+
; Hold Times                                                                                      ;
+------------------+------------+--------+---------+------------+---------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall    ; Clock Edge ; Clock Reference                 ;
+------------------+------------+--------+---------+------------+---------------------------------+
; sd_miso_         ; clk_50_    ; -6.832 ; -7.374  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_data_[*]   ; clk_50_    ; -5.939 ; -6.432  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[0]  ; clk_50_    ; -6.340 ; -6.874  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[1]  ; clk_50_    ; -6.381 ; -6.888  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[2]  ; clk_50_    ; -5.967 ; -6.459  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[3]  ; clk_50_    ; -6.372 ; -6.901  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[4]  ; clk_50_    ; -6.255 ; -6.763  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[5]  ; clk_50_    ; -6.332 ; -6.830  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[6]  ; clk_50_    ; -6.313 ; -6.802  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[7]  ; clk_50_    ; -6.337 ; -6.837  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[8]  ; clk_50_    ; -6.321 ; -6.816  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[9]  ; clk_50_    ; -6.244 ; -6.750  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[10] ; clk_50_    ; -6.337 ; -6.845  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[11] ; clk_50_    ; -5.939 ; -6.432  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[12] ; clk_50_    ; -6.157 ; -6.661  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[13] ; clk_50_    ; -6.380 ; -6.883  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[14] ; clk_50_    ; -6.367 ; -6.875  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[15] ; clk_50_    ; -6.299 ; -6.799  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; flash_data_[*]   ; clk_50_    ; -6.579 ; -7.273  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[0]  ; clk_50_    ; -7.426 ; -8.053  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[1]  ; clk_50_    ; -7.757 ; -8.426  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[2]  ; clk_50_    ; -7.054 ; -7.750  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[3]  ; clk_50_    ; -8.803 ; -9.541  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[4]  ; clk_50_    ; -7.481 ; -8.115  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[5]  ; clk_50_    ; -7.401 ; -8.044  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[6]  ; clk_50_    ; -6.924 ; -7.570  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[7]  ; clk_50_    ; -7.306 ; -8.021  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[8]  ; clk_50_    ; -8.281 ; -8.984  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[9]  ; clk_50_    ; -7.703 ; -8.420  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[10] ; clk_50_    ; -7.291 ; -7.918  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[11] ; clk_50_    ; -7.238 ; -7.839  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[12] ; clk_50_    ; -7.720 ; -8.396  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[13] ; clk_50_    ; -6.930 ; -7.523  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[14] ; clk_50_    ; -6.825 ; -7.493  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[15] ; clk_50_    ; -6.579 ; -7.273  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; key_             ; clk_50_    ; -3.820 ; -4.381  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_kclk_        ; clk_50_    ; -3.621 ; -4.146  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_kdat_        ; clk_50_    ; -3.700 ; -4.228  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mclk_        ; clk_50_    ; -3.629 ; -4.139  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mdat_        ; clk_50_    ; -3.873 ; -4.424  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; sw_[*]           ; clk_50_    ; -3.821 ; -4.393  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[0]          ; clk_50_    ; -3.821 ; -4.393  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[1]          ; clk_50_    ; -8.139 ; -8.760  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[2]          ; clk_50_    ; -8.613 ; -9.209  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[3]          ; clk_50_    ; -7.443 ; -8.141  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[4]          ; clk_50_    ; -9.629 ; -10.257 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[5]          ; clk_50_    ; -7.518 ; -8.118  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[6]          ; clk_50_    ; -8.078 ; -8.697  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[7]          ; clk_50_    ; -7.419 ; -7.937  ; Rise       ; pll|altpll_component|pll|clk[2] ;
+------------------+------------+--------+---------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+------------------+------------+--------+--------+------------+---------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------------+------------+--------+--------+------------+---------------------------------+
; sd_mosi_         ; clk_50_    ; 2.460  ; 2.116  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sd_sclk_         ; clk_50_    ; 2.073  ; 1.756  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_addr_[*]   ; clk_50_    ; -0.258 ; -0.403 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[0]  ; clk_50_    ; -0.278 ; -0.423 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[1]  ; clk_50_    ; -0.258 ; -0.403 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[2]  ; clk_50_    ; -0.258 ; -0.403 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[3]  ; clk_50_    ; -0.278 ; -0.423 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[4]  ; clk_50_    ; -0.259 ; -0.404 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[5]  ; clk_50_    ; -0.289 ; -0.434 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[6]  ; clk_50_    ; -0.269 ; -0.414 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[7]  ; clk_50_    ; -0.259 ; -0.404 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[8]  ; clk_50_    ; -0.289 ; -0.434 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[9]  ; clk_50_    ; -0.269 ; -0.414 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[10] ; clk_50_    ; -0.259 ; -0.404 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[11] ; clk_50_    ; -0.279 ; -0.424 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_ba_[*]     ; clk_50_    ; 0.638  ; 0.574  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_ba_[0]    ; clk_50_    ; 0.638  ; 0.574  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_ba_[1]    ; clk_50_    ; 0.415  ; 0.346  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_cas_n_     ; clk_50_    ; 0.166  ; 0.086  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_ce_        ; clk_50_    ; 0.483  ; 0.377  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_clk_       ; clk_50_    ; -0.891 ;        ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_cs_n_      ; clk_50_    ; 0.357  ; 0.262  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_data_[*]   ; clk_50_    ; 6.805  ; 6.497  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[0]  ; clk_50_    ; 4.444  ; 4.348  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[1]  ; clk_50_    ; 4.953  ; 4.868  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[2]  ; clk_50_    ; 4.572  ; 4.535  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[3]  ; clk_50_    ; 6.805  ; 6.497  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[4]  ; clk_50_    ; 4.881  ; 4.833  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[5]  ; clk_50_    ; 4.483  ; 4.427  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[6]  ; clk_50_    ; 4.542  ; 4.438  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[7]  ; clk_50_    ; 4.700  ; 4.592  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[8]  ; clk_50_    ; 4.384  ; 4.316  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[9]  ; clk_50_    ; 4.289  ; 4.214  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[10] ; clk_50_    ; 4.891  ; 4.814  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[11] ; clk_50_    ; 5.432  ; 5.372  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[12] ; clk_50_    ; 5.514  ; 5.471  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[13] ; clk_50_    ; 4.362  ; 4.256  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[14] ; clk_50_    ; 4.688  ; 4.570  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[15] ; clk_50_    ; 5.150  ; 5.064  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_ras_n_     ; clk_50_    ; 0.348  ; 0.273  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_we_n_      ; clk_50_    ; 2.167  ; 1.866  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_b_[*]    ; clk_50_    ; -0.071 ; -0.228 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[0]   ; clk_50_    ; -0.071 ; -0.228 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[1]   ; clk_50_    ; -0.071 ; -0.228 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[2]   ; clk_50_    ; -0.071 ; -0.228 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[3]   ; clk_50_    ; -0.090 ; -0.247 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_g_[*]    ; clk_50_    ; -0.065 ; -0.222 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[0]   ; clk_50_    ; -0.065 ; -0.222 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[1]   ; clk_50_    ; -0.079 ; -0.236 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[2]   ; clk_50_    ; -0.090 ; -0.247 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[3]   ; clk_50_    ; -0.075 ; -0.232 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_hsync_   ; clk_50_    ; 1.402  ; 1.292  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_r_[*]    ; clk_50_    ; -0.070 ; -0.227 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[0]   ; clk_50_    ; -0.071 ; -0.228 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[1]   ; clk_50_    ; -0.087 ; -0.244 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[2]   ; clk_50_    ; -0.085 ; -0.242 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[3]   ; clk_50_    ; -0.070 ; -0.227 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_vsync_   ; clk_50_    ; 5.188  ; 5.345  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sd_ss_           ; clk_50_    ; 1.622  ; 1.316  ; Fall       ; pll|altpll_component|pll|clk[0] ;
; sdram_clk_       ; clk_50_    ;        ; -1.019 ; Fall       ; pll|altpll_component|pll|clk[0] ;
; chassis_spk_     ; clk_50_    ; 5.518  ; 5.335  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; flash_addr_[*]   ; clk_50_    ; 8.175  ; 6.912  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[0]  ; clk_50_    ; 4.643  ; 4.291  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[1]  ; clk_50_    ; 3.884  ; 3.640  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[2]  ; clk_50_    ; 4.351  ; 4.012  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[3]  ; clk_50_    ; 4.363  ; 4.020  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[4]  ; clk_50_    ; 4.087  ; 3.803  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[5]  ; clk_50_    ; 4.367  ; 4.024  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[6]  ; clk_50_    ; 4.615  ; 4.271  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[7]  ; clk_50_    ; 4.035  ; 3.681  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[8]  ; clk_50_    ; 5.297  ; 5.010  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[9]  ; clk_50_    ; 5.253  ; 4.956  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[10] ; clk_50_    ; 5.056  ; 4.726  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[11] ; clk_50_    ; 4.923  ; 4.614  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[12] ; clk_50_    ; 5.130  ; 4.869  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[13] ; clk_50_    ; 4.965  ; 4.631  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[14] ; clk_50_    ; 4.806  ; 4.613  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[15] ; clk_50_    ; 5.289  ; 4.959  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[16] ; clk_50_    ; 4.495  ; 4.172  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[17] ; clk_50_    ; 8.175  ; 6.912  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[18] ; clk_50_    ; 4.041  ; 3.688  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[19] ; clk_50_    ; 4.082  ; 3.719  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[20] ; clk_50_    ; 4.362  ; 3.981  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[21] ; clk_50_    ; 4.397  ; 4.053  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; flash_ce_n_      ; clk_50_    ; 17.397 ; 17.501 ; Rise       ; pll|altpll_component|pll|clk[2] ;
; flash_oe_n_      ; clk_50_    ; 17.091 ; 17.215 ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex0_[*]         ; clk_50_    ; 8.433  ; 8.248  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[0]        ; clk_50_    ; 8.112  ; 7.907  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[1]        ; clk_50_    ; 7.695  ; 7.464  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[2]        ; clk_50_    ; 8.108  ; 7.853  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[3]        ; clk_50_    ; 8.433  ; 8.194  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[4]        ; clk_50_    ; 8.295  ; 8.074  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[5]        ; clk_50_    ; 8.042  ; 7.842  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[6]        ; clk_50_    ; 8.040  ; 8.248  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex1_[*]         ; clk_50_    ; 8.964  ; 8.770  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[0]        ; clk_50_    ; 8.484  ; 8.226  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[1]        ; clk_50_    ; 8.373  ; 8.233  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[2]        ; clk_50_    ; 8.503  ; 8.228  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[3]        ; clk_50_    ; 8.514  ; 8.206  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[4]        ; clk_50_    ; 8.473  ; 8.193  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[5]        ; clk_50_    ; 8.964  ; 8.689  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[6]        ; clk_50_    ; 8.505  ; 8.770  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex2_[*]         ; clk_50_    ; 9.056  ; 9.253  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[0]        ; clk_50_    ; 9.056  ; 8.741  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[1]        ; clk_50_    ; 8.870  ; 8.561  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[2]        ; clk_50_    ; 8.997  ; 8.711  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[3]        ; clk_50_    ; 8.865  ; 8.560  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[4]        ; clk_50_    ; 8.888  ; 8.604  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[5]        ; clk_50_    ; 8.896  ; 8.609  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[6]        ; clk_50_    ; 8.927  ; 9.253  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex3_[*]         ; clk_50_    ; 9.853  ; 9.847  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[0]        ; clk_50_    ; 9.411  ; 9.128  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[1]        ; clk_50_    ; 9.707  ; 9.519  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[2]        ; clk_50_    ; 9.669  ; 9.300  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[3]        ; clk_50_    ; 9.712  ; 9.416  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[4]        ; clk_50_    ; 9.794  ; 9.537  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[5]        ; clk_50_    ; 9.853  ; 9.439  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[6]        ; clk_50_    ; 9.505  ; 9.847  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ledg_[*]         ; clk_50_    ; 9.755  ; 8.625  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[0]        ; clk_50_    ; 5.857  ; 5.603  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[1]        ; clk_50_    ; 6.053  ; 5.884  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[2]        ; clk_50_    ; 9.755  ; 8.625  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[3]        ; clk_50_    ; 5.878  ; 5.604  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[4]        ; clk_50_    ; 4.426  ; 4.066  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[5]        ; clk_50_    ; 4.382  ; 4.032  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[6]        ; clk_50_    ; 4.444  ; 4.094  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[7]        ; clk_50_    ; 5.755  ; 5.411  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[8]        ; clk_50_    ; 4.499  ; 4.193  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[9]        ; clk_50_    ; 4.712  ; 4.398  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_kdat_        ; clk_50_    ; 5.529  ; 5.141  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mclk_        ; clk_50_    ; 4.649  ; 4.984  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mdat_        ; clk_50_    ; 8.611  ; 8.282  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; speaker_l_       ; clk_50_    ; 4.223  ; 4.012  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; speaker_r_       ; clk_50_    ; 4.432  ; 4.197  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; uart_txd_        ; clk_50_    ; 5.047  ; 4.736  ; Rise       ; pll|altpll_component|pll|clk[2] ;
+------------------+------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+------------------+------------+--------+--------+------------+---------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------------+------------+--------+--------+------------+---------------------------------+
; sd_mosi_         ; clk_50_    ; 1.980  ; 1.634  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sd_sclk_         ; clk_50_    ; 1.609  ; 1.289  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_addr_[*]   ; clk_50_    ; -0.700 ; -0.845 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[0]  ; clk_50_    ; -0.689 ; -0.834 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[1]  ; clk_50_    ; -0.669 ; -0.814 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[2]  ; clk_50_    ; -0.669 ; -0.814 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[3]  ; clk_50_    ; -0.689 ; -0.834 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[4]  ; clk_50_    ; -0.670 ; -0.815 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[5]  ; clk_50_    ; -0.699 ; -0.844 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[6]  ; clk_50_    ; -0.680 ; -0.825 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[7]  ; clk_50_    ; -0.670 ; -0.815 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[8]  ; clk_50_    ; -0.700 ; -0.845 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[9]  ; clk_50_    ; -0.680 ; -0.825 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[10] ; clk_50_    ; -0.669 ; -0.814 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[11] ; clk_50_    ; -0.690 ; -0.835 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_ba_[*]     ; clk_50_    ; -0.018 ; -0.089 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_ba_[0]    ; clk_50_    ; 0.196  ; 0.130  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_ba_[1]    ; clk_50_    ; -0.018 ; -0.089 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_cas_n_     ; clk_50_    ; -0.259 ; -0.340 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_ce_        ; clk_50_    ; 0.045  ; -0.061 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_clk_       ; clk_50_    ; -1.264 ;        ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_cs_n_      ; clk_50_    ; -0.076 ; -0.172 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_data_[*]   ; clk_50_    ; 1.177  ; 1.211  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[0]  ; clk_50_    ; 1.562  ; 1.598  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[1]  ; clk_50_    ; 1.630  ; 1.668  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[2]  ; clk_50_    ; 1.665  ; 1.726  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[3]  ; clk_50_    ; 3.692  ; 3.496  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[4]  ; clk_50_    ; 1.873  ; 1.898  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[5]  ; clk_50_    ; 1.547  ; 1.568  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[6]  ; clk_50_    ; 1.940  ; 1.986  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[7]  ; clk_50_    ; 1.655  ; 1.692  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[8]  ; clk_50_    ; 1.279  ; 1.266  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[9]  ; clk_50_    ; 1.267  ; 1.265  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[10] ; clk_50_    ; 1.573  ; 1.589  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[11] ; clk_50_    ; 1.791  ; 1.774  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[12] ; clk_50_    ; 1.801  ; 1.780  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[13] ; clk_50_    ; 1.669  ; 1.689  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[14] ; clk_50_    ; 1.177  ; 1.211  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[15] ; clk_50_    ; 1.786  ; 1.816  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_ras_n_     ; clk_50_    ; -0.085 ; -0.161 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_we_n_      ; clk_50_    ; 1.743  ; 1.440  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_b_[*]    ; clk_50_    ; -0.499 ; -0.656 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[0]   ; clk_50_    ; -0.481 ; -0.638 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[1]   ; clk_50_    ; -0.481 ; -0.638 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[2]   ; clk_50_    ; -0.481 ; -0.638 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[3]   ; clk_50_    ; -0.499 ; -0.656 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_g_[*]    ; clk_50_    ; -0.499 ; -0.656 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[0]   ; clk_50_    ; -0.474 ; -0.631 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[1]   ; clk_50_    ; -0.488 ; -0.645 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[2]   ; clk_50_    ; -0.499 ; -0.656 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[3]   ; clk_50_    ; -0.484 ; -0.641 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_hsync_   ; clk_50_    ; 0.938  ; 0.828  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_r_[*]    ; clk_50_    ; -0.496 ; -0.653 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[0]   ; clk_50_    ; -0.481 ; -0.638 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[1]   ; clk_50_    ; -0.496 ; -0.653 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[2]   ; clk_50_    ; -0.494 ; -0.651 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[3]   ; clk_50_    ; -0.479 ; -0.636 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_vsync_   ; clk_50_    ; 1.607  ; 1.771  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sd_ss_           ; clk_50_    ; 1.176  ; 0.866  ; Fall       ; pll|altpll_component|pll|clk[0] ;
; sdram_clk_       ; clk_50_    ;        ; -1.391 ; Fall       ; pll|altpll_component|pll|clk[0] ;
; chassis_spk_     ; clk_50_    ; 4.508  ; 4.325  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; flash_addr_[*]   ; clk_50_    ; 3.451  ; 3.204  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[0]  ; clk_50_    ; 4.191  ; 3.837  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[1]  ; clk_50_    ; 3.451  ; 3.204  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[2]  ; clk_50_    ; 3.911  ; 3.569  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[3]  ; clk_50_    ; 3.922  ; 3.577  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[4]  ; clk_50_    ; 3.645  ; 3.360  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[5]  ; clk_50_    ; 3.926  ; 3.581  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[6]  ; clk_50_    ; 4.164  ; 3.819  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[7]  ; clk_50_    ; 3.607  ; 3.251  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[8]  ; clk_50_    ; 4.819  ; 4.528  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[9]  ; clk_50_    ; 4.777  ; 4.476  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[10] ; clk_50_    ; 4.588  ; 4.255  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[11] ; clk_50_    ; 4.459  ; 4.148  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[12] ; clk_50_    ; 4.658  ; 4.392  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[13] ; clk_50_    ; 4.500  ; 4.164  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[14] ; clk_50_    ; 4.336  ; 4.138  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[15] ; clk_50_    ; 4.810  ; 4.478  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[16] ; clk_50_    ; 4.051  ; 3.725  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[17] ; clk_50_    ; 7.735  ; 6.471  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[18] ; clk_50_    ; 3.613  ; 3.259  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[19] ; clk_50_    ; 3.653  ; 3.289  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[20] ; clk_50_    ; 3.921  ; 3.540  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[21] ; clk_50_    ; 3.956  ; 3.609  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; flash_ce_n_      ; clk_50_    ; 6.155  ; 6.347  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; flash_oe_n_      ; clk_50_    ; 5.860  ; 6.071  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex0_[*]         ; clk_50_    ; 5.630  ; 5.384  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[0]        ; clk_50_    ; 6.028  ; 5.849  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[1]        ; clk_50_    ; 5.630  ; 5.384  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[2]        ; clk_50_    ; 6.096  ; 5.766  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[3]        ; clk_50_    ; 6.331  ; 6.101  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[4]        ; clk_50_    ; 6.216  ; 6.012  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[5]        ; clk_50_    ; 5.972  ; 5.788  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[6]        ; clk_50_    ; 5.937  ; 6.232  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex1_[*]         ; clk_50_    ; 5.376  ; 5.086  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[0]        ; clk_50_    ; 5.399  ; 5.088  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[1]        ; clk_50_    ; 5.406  ; 5.098  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[2]        ; clk_50_    ; 5.520  ; 5.096  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[3]        ; clk_50_    ; 5.396  ; 5.086  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[4]        ; clk_50_    ; 5.394  ; 5.182  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[5]        ; clk_50_    ; 5.849  ; 5.636  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[6]        ; clk_50_    ; 5.376  ; 5.808  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex2_[*]         ; clk_50_    ; 5.374  ; 5.082  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[0]        ; clk_50_    ; 5.551  ; 5.261  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[1]        ; clk_50_    ; 5.374  ; 5.082  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[2]        ; clk_50_    ; 5.495  ; 5.298  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[3]        ; clk_50_    ; 5.420  ; 5.090  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[4]        ; clk_50_    ; 5.533  ; 5.130  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[5]        ; clk_50_    ; 5.437  ; 5.134  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[6]        ; clk_50_    ; 5.524  ; 5.746  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex3_[*]         ; clk_50_    ; 5.212  ; 4.934  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[0]        ; clk_50_    ; 5.212  ; 4.934  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[1]        ; clk_50_    ; 5.567  ; 5.337  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[2]        ; clk_50_    ; 5.404  ; 5.223  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[3]        ; clk_50_    ; 5.489  ; 5.229  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[4]        ; clk_50_    ; 5.716  ; 5.307  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[5]        ; clk_50_    ; 5.616  ; 5.292  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[6]        ; clk_50_    ; 5.342  ; 5.640  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ledg_[*]         ; clk_50_    ; 3.942  ; 3.590  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[0]        ; clk_50_    ; 5.357  ; 5.096  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[1]        ; clk_50_    ; 5.545  ; 5.367  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[2]        ; clk_50_    ; 9.253  ; 8.116  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[3]        ; clk_50_    ; 5.377  ; 5.098  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[4]        ; clk_50_    ; 3.983  ; 3.623  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[5]        ; clk_50_    ; 3.942  ; 3.590  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[6]        ; clk_50_    ; 4.001  ; 3.650  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[7]        ; clk_50_    ; 5.260  ; 4.915  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[8]        ; clk_50_    ; 4.055  ; 3.745  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[9]        ; clk_50_    ; 4.259  ; 3.942  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_kdat_        ; clk_50_    ; 4.617  ; 4.360  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mclk_        ; clk_50_    ; 4.182  ; 4.519  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mdat_        ; clk_50_    ; 4.564  ; 4.229  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; speaker_l_       ; clk_50_    ; 3.768  ; 3.555  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; speaker_r_       ; clk_50_    ; 3.969  ; 3.732  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; uart_txd_        ; clk_50_    ; 4.580  ; 4.266  ; Rise       ; pll|altpll_component|pll|clk[2] ;
+------------------+------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------+
; Output Enable Times                                                                          ;
+------------------+------------+-------+-------+------------+---------------------------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+------------------+------------+-------+-------+------------+---------------------------------+
; sdram_data_[*]   ; clk_50_    ; 0.271 ; 0.271 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[0]  ; clk_50_    ; 0.870 ; 0.870 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[1]  ; clk_50_    ; 0.505 ; 0.505 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[2]  ; clk_50_    ; 0.515 ; 0.515 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[3]  ; clk_50_    ; 0.743 ; 0.743 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[4]  ; clk_50_    ; 0.290 ; 0.290 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[5]  ; clk_50_    ; 0.505 ; 0.505 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[6]  ; clk_50_    ; 0.310 ; 0.310 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[7]  ; clk_50_    ; 0.271 ; 0.271 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[8]  ; clk_50_    ; 0.905 ; 0.905 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[9]  ; clk_50_    ; 0.905 ; 0.905 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[10] ; clk_50_    ; 0.890 ; 0.890 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[11] ; clk_50_    ; 0.895 ; 0.895 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[12] ; clk_50_    ; 0.880 ; 0.880 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[13] ; clk_50_    ; 0.890 ; 0.890 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[14] ; clk_50_    ; 0.870 ; 0.870 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[15] ; clk_50_    ; 0.290 ; 0.290 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; ps2_mdat_        ; clk_50_    ; 5.522 ; 5.522 ; Rise       ; pll|altpll_component|pll|clk[2] ;
+------------------+------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                    ;
+------------------+------------+--------+--------+------------+---------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------------+------------+--------+--------+------------+---------------------------------+
; sdram_data_[*]   ; clk_50_    ; -0.439 ; -0.439 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[0]  ; clk_50_    ; 0.137  ; 0.137  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[1]  ; clk_50_    ; -0.213 ; -0.213 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[2]  ; clk_50_    ; -0.203 ; -0.203 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[3]  ; clk_50_    ; 0.015  ; 0.015  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[4]  ; clk_50_    ; -0.420 ; -0.420 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[5]  ; clk_50_    ; -0.213 ; -0.213 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[6]  ; clk_50_    ; -0.400 ; -0.400 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[7]  ; clk_50_    ; -0.439 ; -0.439 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[8]  ; clk_50_    ; 0.171  ; 0.171  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[9]  ; clk_50_    ; 0.171  ; 0.171  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[10] ; clk_50_    ; 0.157  ; 0.157  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[11] ; clk_50_    ; 0.161  ; 0.161  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[12] ; clk_50_    ; 0.147  ; 0.147  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[13] ; clk_50_    ; 0.157  ; 0.157  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[14] ; clk_50_    ; 0.137  ; 0.137  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[15] ; clk_50_    ; -0.420 ; -0.420 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; ps2_mdat_        ; clk_50_    ; 3.839  ; 3.874  ; Rise       ; pll|altpll_component|pll|clk[2] ;
+------------------+------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                 ;
+------------------+------------+-----------+-----------+------------+---------------------------------+
; Data Port        ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                 ;
+------------------+------------+-----------+-----------+------------+---------------------------------+
; sdram_data_[*]   ; clk_50_    ; 0.203     ; 0.305     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[0]  ; clk_50_    ; 0.850     ; 0.952     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[1]  ; clk_50_    ; 0.428     ; 0.530     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[2]  ; clk_50_    ; 0.438     ; 0.540     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[3]  ; clk_50_    ; 0.657     ; 0.759     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[4]  ; clk_50_    ; 0.219     ; 0.321     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[5]  ; clk_50_    ; 0.428     ; 0.530     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[6]  ; clk_50_    ; 0.239     ; 0.341     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[7]  ; clk_50_    ; 0.203     ; 0.305     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[8]  ; clk_50_    ; 0.883     ; 0.985     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[9]  ; clk_50_    ; 0.883     ; 0.985     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[10] ; clk_50_    ; 0.870     ; 0.972     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[11] ; clk_50_    ; 0.873     ; 0.975     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[12] ; clk_50_    ; 0.860     ; 0.962     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[13] ; clk_50_    ; 0.870     ; 0.972     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[14] ; clk_50_    ; 0.850     ; 0.952     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[15] ; clk_50_    ; 0.219     ; 0.321     ; Rise       ; pll|altpll_component|pll|clk[0] ;
; ps2_mdat_        ; clk_50_    ; 5.214     ; 5.645     ; Rise       ; pll|altpll_component|pll|clk[2] ;
+------------------+------------+-----------+-----------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                         ;
+------------------+------------+-----------+-----------+------------+---------------------------------+
; Data Port        ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                 ;
+------------------+------------+-----------+-----------+------------+---------------------------------+
; sdram_data_[*]   ; clk_50_    ; -0.406    ; -0.310    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[0]  ; clk_50_    ; 0.215     ; 0.311     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[1]  ; clk_50_    ; -0.189    ; -0.093    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[2]  ; clk_50_    ; -0.179    ; -0.083    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[3]  ; clk_50_    ; 0.030     ; 0.126     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[4]  ; clk_50_    ; -0.390    ; -0.294    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[5]  ; clk_50_    ; -0.189    ; -0.093    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[6]  ; clk_50_    ; -0.370    ; -0.274    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[7]  ; clk_50_    ; -0.406    ; -0.310    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[8]  ; clk_50_    ; 0.248     ; 0.344     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[9]  ; clk_50_    ; 0.248     ; 0.344     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[10] ; clk_50_    ; 0.235     ; 0.331     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[11] ; clk_50_    ; 0.238     ; 0.334     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[12] ; clk_50_    ; 0.225     ; 0.321     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[13] ; clk_50_    ; 0.235     ; 0.331     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[14] ; clk_50_    ; 0.215     ; 0.311     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[15] ; clk_50_    ; -0.390    ; -0.294    ; Rise       ; pll|altpll_component|pll|clk[0] ;
; ps2_mdat_        ; clk_50_    ; 3.920     ; 3.920     ; Rise       ; pll|altpll_component|pll|clk[2] ;
+------------------+------------+-----------+-----------+------------+---------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                  ;
+------------+-----------------+----------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                   ; Note ;
+------------+-----------------+----------------------------------------------+------+
; 23.42 MHz  ; 23.42 MHz       ; pll|altpll_component|pll|clk[2]              ;      ;
; 131.27 MHz ; 131.27 MHz      ; pll|altpll_component|pll|clk[0]              ;      ;
; 437.45 MHz ; 437.45 MHz      ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ;      ;
+------------+-----------------+----------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                    ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[0]              ; -1.764 ; -2.425        ;
; pll|altpll_component|pll|clk[2]              ; 1.495  ; 0.000         ;
; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 36.744 ; 0.000         ;
+----------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                    ;
+----------------------------------------------+-------+---------------+
; Clock                                        ; Slack ; End Point TNS ;
+----------------------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0]              ; 0.301 ; 0.000         ;
; pll|altpll_component|pll|clk[2]              ; 0.312 ; 0.000         ;
; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.349 ; 0.000         ;
+----------------------------------------------+-------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                    ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[2] ; 77.479 ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                    ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[2] ; 0.996 ; 0.000         ;
+---------------------------------+-------+---------------+


+-----------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                      ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[0]              ; 4.738  ; 0.000         ;
; clk_50_                                      ; 9.713  ; 0.000         ;
; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 19.786 ; 0.000         ;
; pll|altpll_component|pll|clk[2]              ; 39.713 ; 0.000         ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                         ; To Node                                                                                                                                 ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.764 ; zet:zet|zet_core:core|zet_fetch:fetch|state[2]                                                                    ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.174      ; 9.017      ;
; -1.643 ; zet:zet|zet_core:core|zet_fetch:fetch|state[1]                                                                    ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.174      ; 8.896      ;
; -1.562 ; zet:zet|zet_core:core|zet_fetch:fetch|state[0]                                                                    ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.174      ; 8.815      ;
; -1.519 ; zet:zet|zet_core:core|zet_fetch:fetch|modrm_l[6]                                                                  ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.175      ; 8.773      ;
; -1.407 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[6]                                                                      ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.175      ; 8.661      ;
; -1.312 ; zet:zet|zet_core:core|zet_fetch:fetch|modrm_l[4]                                                                  ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.175      ; 8.566      ;
; -1.225 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[7]                                                                      ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.175      ; 8.479      ;
; -1.197 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[3]                                                                      ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.166      ; 8.442      ;
; -1.184 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[3]                                                                 ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.174      ; 8.437      ;
; -1.182 ; zet:zet|zet_core:core|zet_fetch:fetch|modrm_l[7]                                                                  ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.167      ; 8.428      ;
; -1.143 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[6]                                                                 ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.175      ; 8.397      ;
; -1.101 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[2]                                                                      ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.173      ; 8.353      ;
; -1.092 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[2]                                                                 ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.174      ; 8.345      ;
; -0.966 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[4]                                                                      ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.175      ; 8.220      ;
; -0.955 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[1]                                                                 ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.173      ; 8.207      ;
; -0.833 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[0]                                                                 ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.173      ; 8.085      ;
; -0.831 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[1]                                                                      ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.173      ; 8.083      ;
; -0.795 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[0]                                                                      ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.173      ; 8.047      ;
; -0.766 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[5]                                                                      ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.175      ; 8.020      ;
; -0.748 ; zet:zet|zet_core:core|zet_fetch:fetch|modrm_l[3]                                                                  ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.175      ; 8.002      ;
; -0.684 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[4]                                                                 ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.167      ; 7.930      ;
; -0.661 ; zet:zet|zet_core:core|zet_fetch:fetch|state[2]                                                                    ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.174      ; 7.914      ;
; -0.581 ; zet:zet|zet_core:core|zet_fetch:fetch|modrm_l[5]                                                                  ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.175      ; 7.835      ;
; -0.553 ; zet:zet|zet_core:core|zet_fetch:fetch|state[0]                                                                    ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.174      ; 7.806      ;
; -0.540 ; zet:zet|zet_core:core|zet_fetch:fetch|state[1]                                                                    ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.174      ; 7.793      ;
; -0.416 ; zet:zet|zet_core:core|zet_fetch:fetch|modrm_l[6]                                                                  ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.175      ; 7.670      ;
; -0.401 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[5]                                                                 ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.172      ; 7.652      ;
; -0.304 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[6]                                                                      ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.175      ; 7.558      ;
; -0.209 ; zet:zet|zet_core:core|zet_fetch:fetch|modrm_l[4]                                                                  ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.175      ; 7.463      ;
; -0.180 ; zet:zet|zet_core:core|zet_fetch:fetch|pref_l[1]                                                                   ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.175      ; 7.434      ;
; -0.137 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[6]                                                                 ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.175      ; 7.391      ;
; -0.122 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[7]                                                                      ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.175      ; 7.376      ;
; -0.095 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[2]                                                                      ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.173      ; 7.347      ;
; -0.094 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[3]                                                                      ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.166      ; 7.339      ;
; -0.086 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[2]                                                                 ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.174      ; 7.339      ;
; -0.081 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[3]                                                                 ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.174      ; 7.334      ;
; -0.079 ; zet:zet|zet_core:core|zet_fetch:fetch|modrm_l[7]                                                                  ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.167      ; 7.325      ;
; 0.043  ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[1]                                                                 ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.173      ; 7.209      ;
; 0.137  ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[4]                                                                      ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.175      ; 7.117      ;
; 0.167  ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[1]                                                                      ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.173      ; 7.085      ;
; 0.184  ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[0]                                                                 ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.173      ; 7.068      ;
; 0.222  ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[0]                                                                      ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.173      ; 7.030      ;
; 0.238  ; zet:zet|zet_core:core|zet_decode:decode|ext_int                                                                   ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.168      ; 7.009      ;
; 0.269  ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[5]                                                                      ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.175      ; 6.985      ;
; 0.355  ; zet:zet|zet_core:core|zet_fetch:fetch|modrm_l[3]                                                                  ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.175      ; 6.899      ;
; 0.363  ; zet:zet|zet_core:core|zet_decode:decode|dive                                                                      ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.168      ; 6.884      ;
; 0.419  ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[4]                                                                 ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.167      ; 6.827      ;
; 0.453  ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[7]                                                                 ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.177      ; 6.803      ;
; 0.466  ; zet:zet|zet_core:core|zet_fetch:fetch|modrm_l[5]                                                                  ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.175      ; 6.788      ;
; 0.485  ; zet:zet|zet_core:core|zet_decode:decode|tfle                                                                      ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.168      ; 6.762      ;
; 0.597  ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[5]                                                                 ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.172      ; 6.654      ;
; 0.866  ; zet:zet|zet_core:core|zet_fetch:fetch|pref_l[1]                                                                   ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.175      ; 6.388      ;
; 0.892  ; rst                                                                                                               ; sdspi:sdspi|ss                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 2.084        ; -0.140     ; 1.047      ;
; 1.341  ; zet:zet|zet_core:core|zet_decode:decode|ext_int                                                                   ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.168      ; 5.906      ;
; 1.466  ; zet:zet|zet_core:core|zet_decode:decode|dive                                                                      ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.168      ; 5.781      ;
; 1.474  ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[7]                                                                 ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.177      ; 5.782      ;
; 1.588  ; zet:zet|zet_core:core|zet_decode:decode|tfle                                                                      ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.168      ; 5.659      ;
; 2.137  ; zet:zet|zet_core:core|zet_decode:decode|seq[4]                                                                    ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.168      ; 5.110      ;
; 2.141  ; zet:zet|zet_core:core|zet_decode:decode|seq[5]                                                                    ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.168      ; 5.106      ;
; 2.187  ; zet:zet|zet_core:core|zet_decode:decode|seq[0]                                                                    ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.168      ; 5.060      ;
; 2.232  ; wb_abrgr:sd_brg|wbm_sel_o[1]                                                                                      ; sdspi:sdspi|ss                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.086     ; 2.677      ;
; 2.277  ; zet:zet|zet_core:core|zet_decode:decode|seq[2]                                                                    ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.168      ; 4.970      ;
; 2.382  ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_read_iface:read_iface|latch_sel                                   ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram0_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~porta_datain_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.205      ; 7.843      ;
; 2.455  ; rst                                                                                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_rp[1]                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.114     ; 4.510      ;
; 2.489  ; rst                                                                                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_rfc[3]                                                                                                ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.117     ; 4.473      ;
; 2.489  ; rst                                                                                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_rfc[2]                                                                                                ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.117     ; 4.473      ;
; 2.489  ; rst                                                                                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_rfc[1]                                                                                                ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.117     ; 4.473      ;
; 2.520  ; zet:zet|zet_core:core|zet_decode:decode|seq[1]                                                                    ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.168      ; 4.727      ;
; 2.650  ; rst                                                                                                               ; vga_fml:vga|fmlbrg:vgafmlbrg|state.TEST_HIT                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.120     ; 4.309      ;
; 2.652  ; rst                                                                                                               ; vga_fml:vga|fmlbrg:vgafmlbrg|state.REFILL_WAIT                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.120     ; 4.307      ;
; 2.662  ; zet:zet|zet_core:core|zet_decode:decode|seq[3]                                                                    ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.168      ; 4.585      ;
; 2.664  ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_we_reg ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[11]                                                                                                      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.332     ; 6.999      ;
; 2.664  ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_we_reg ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[12]                                                                                                      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.332     ; 6.999      ;
; 2.671  ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_read_iface:read_iface|latch[1][10]                                ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram0_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~porta_datain_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.204      ; 7.553      ;
; 2.671  ; rst                                                                                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|sdram_adr[8]                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.114     ; 4.294      ;
; 2.688  ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_we_reg ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[1]                                                                                                       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.337     ; 6.970      ;
; 2.690  ; zet:zet|zet_core:core|zet_decode:decode|seq[7]                                                                    ; wb_abrg:vga_brg|wbm_we_o_r                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.168      ; 4.557      ;
; 2.694  ; rst                                                                                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|sdram_adr[10]                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.113     ; 4.272      ;
; 2.694  ; rst                                                                                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|sdram_adr[11]                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.113     ; 4.272      ;
; 2.703  ; rst                                                                                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_refi[7]                                                                                               ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.115     ; 4.261      ;
; 2.703  ; rst                                                                                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_refi[5]                                                                                               ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.115     ; 4.261      ;
; 2.703  ; rst                                                                                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_refi[6]                                                                                               ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.115     ; 4.261      ;
; 2.703  ; rst                                                                                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_refi[0]                                                                                               ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.115     ; 4.261      ;
; 2.703  ; rst                                                                                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_refi[1]                                                                                               ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.115     ; 4.261      ;
; 2.703  ; rst                                                                                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_refi[9]                                                                                               ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.115     ; 4.261      ;
; 2.703  ; rst                                                                                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_refi[2]                                                                                               ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.115     ; 4.261      ;
; 2.703  ; rst                                                                                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_refi[4]                                                                                               ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.115     ; 4.261      ;
; 2.703  ; rst                                                                                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_refi[8]                                                                                               ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.115     ; 4.261      ;
; 2.706  ; rst                                                                                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_rfc[0]                                                                                                ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.115     ; 4.258      ;
; 2.706  ; rst                                                                                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_rp[0]                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.115     ; 4.258      ;
; 2.706  ; rst                                                                                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_cas                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.115     ; 4.258      ;
; 2.706  ; rst                                                                                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_rp[2]                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.115     ; 4.258      ;
; 2.706  ; rst                                                                                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_wr[0]                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.115     ; 4.258      ;
; 2.720  ; rst                                                                                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|sdram_adr[1]                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.115     ; 4.244      ;
; 2.720  ; rst                                                                                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|sdram_adr[3]                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.115     ; 4.244      ;
; 2.720  ; rst                                                                                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|sdram_adr[2]                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.115     ; 4.244      ;
; 2.720  ; rst                                                                                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|sdram_adr[0]                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.115     ; 4.244      ;
; 2.720  ; rst                                                                                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|sdram_adr[7]                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.115     ; 4.244      ;
; 2.740  ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_we_reg ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[8]                                                                                                       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.336     ; 6.919      ;
; 2.740  ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_we_reg ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[10]                                                                                                      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.336     ; 6.919      ;
+--------+-------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll|altpll_component|pll|clk[2]'                                                                                                                                                      ;
+--------+------------------------------------+--------------------------------------------+----------------------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                    ; Launch Clock                                 ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------------------------------+----------------------------------------------+---------------------------------+--------------+------------+------------+
; 1.495  ; wb_abrgr:wb_fmlbrg|ft_ack          ; wb_abrgr:wb_fmlbrg|sync_ack[0]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.153     ; 1.263      ;
; 1.575  ; wb_abrg:vga_brg|wbm_dat_i_r[2]     ; wb_abrg:vga_brg|wbs_dat_o_r[2]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.134     ; 1.202      ;
; 1.581  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[10] ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[10]         ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.134     ; 1.196      ;
; 1.618  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[8]  ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[8]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.142     ; 1.151      ;
; 1.656  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[1]  ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[1]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.140     ; 1.115      ;
; 1.743  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[5]  ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[5]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.144     ; 1.024      ;
; 1.764  ; wb_abrg:vga_brg|wbm_dat_i_r[13]    ; wb_abrg:vga_brg|wbs_dat_o_r[13]            ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.141     ; 1.006      ;
; 1.784  ; wb_abrg:vga_brg|wbm_dat_i_r[9]     ; wb_abrg:vga_brg|wbs_dat_o_r[9]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.139     ; 0.988      ;
; 1.791  ; wb_abrg:vga_brg|wbm_dat_i_r[4]     ; wb_abrg:vga_brg|wbs_dat_o_r[4]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.132     ; 0.988      ;
; 1.792  ; wb_abrg:vga_brg|wbm_dat_i_r[0]     ; wb_abrg:vga_brg|wbs_dat_o_r[0]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.137     ; 0.982      ;
; 1.795  ; wb_abrg:vga_brg|wbm_dat_i_r[3]     ; wb_abrg:vga_brg|wbs_dat_o_r[3]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.137     ; 0.979      ;
; 1.809  ; wb_abrg:vga_brg|wbm_dat_i_r[5]     ; wb_abrg:vga_brg|wbs_dat_o_r[5]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.132     ; 0.970      ;
; 1.888  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[6]  ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[6]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.144     ; 0.879      ;
; 1.908  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[5]  ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[5]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.146     ; 0.857      ;
; 1.914  ; wb_abrg:vga_brg|ft_ack             ; wb_abrg:vga_brg|sync_ack[0]                ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.135     ; 0.862      ;
; 1.916  ; wb_abrgr:sd_brg|ft_ack             ; wb_abrgr:sd_brg|sync_ack[0]                ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.135     ; 0.860      ;
; 2.016  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[4]  ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[4]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.145     ; 0.750      ;
; 2.018  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[15] ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[15]         ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.145     ; 0.748      ;
; 2.027  ; wb_abrg:vga_brg|wbm_dat_i_r[12]    ; wb_abrg:vga_brg|wbs_dat_o_r[12]            ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.135     ; 0.749      ;
; 2.028  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[0]  ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[0]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.135     ; 0.748      ;
; 2.028  ; wb_abrg:vga_brg|wbm_dat_i_r[10]    ; wb_abrg:vga_brg|wbs_dat_o_r[10]            ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.135     ; 0.748      ;
; 2.029  ; wb_abrg:vga_brg|wbm_dat_i_r[8]     ; wb_abrg:vga_brg|wbs_dat_o_r[8]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.135     ; 0.747      ;
; 2.035  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[3]  ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[3]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.135     ; 0.741      ;
; 2.038  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[9]  ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[9]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.135     ; 0.738      ;
; 2.039  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[11] ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[11]         ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.135     ; 0.737      ;
; 2.047  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[7]  ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[7]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.125     ; 0.739      ;
; 2.050  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[15] ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[15]         ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.125     ; 0.736      ;
; 2.057  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[8]  ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[8]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.135     ; 0.719      ;
; 2.153  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[14] ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[14]         ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.145     ; 0.613      ;
; 2.154  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[0]  ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[0]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.145     ; 0.612      ;
; 2.154  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[12] ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[12]         ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.146     ; 0.611      ;
; 2.155  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[3]  ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[3]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.145     ; 0.611      ;
; 2.155  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[9]  ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[9]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.145     ; 0.611      ;
; 2.156  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[11] ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[11]         ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.146     ; 0.609      ;
; 2.157  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[10] ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[10]         ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.144     ; 0.610      ;
; 2.157  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[7]  ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[7]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.145     ; 0.609      ;
; 2.157  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[2]  ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[2]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.145     ; 0.609      ;
; 2.159  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[13] ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[13]         ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.144     ; 0.608      ;
; 2.164  ; wb_abrg:vga_brg|wbm_dat_i_r[7]     ; wb_abrg:vga_brg|wbs_dat_o_r[7]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.135     ; 0.612      ;
; 2.165  ; wb_abrg:vga_brg|wbm_dat_i_r[1]     ; wb_abrg:vga_brg|wbs_dat_o_r[1]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.135     ; 0.611      ;
; 2.165  ; wb_abrgr:sd_brg|wbm_dat_i_r[0]     ; wb_abrgr:sd_brg|wbs_dat_o_r[0]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.135     ; 0.611      ;
; 2.165  ; wb_abrgr:sd_brg|wbm_dat_i_r[7]     ; wb_abrgr:sd_brg|wbs_dat_o_r[7]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.135     ; 0.611      ;
; 2.165  ; wb_abrgr:sd_brg|wbm_dat_i_r[6]     ; wb_abrgr:sd_brg|wbs_dat_o_r[6]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.135     ; 0.611      ;
; 2.166  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[13] ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[13]         ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.135     ; 0.610      ;
; 2.166  ; wb_abrgr:sd_brg|wbm_dat_i_r[1]     ; wb_abrgr:sd_brg|wbs_dat_o_r[1]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.135     ; 0.610      ;
; 2.166  ; wb_abrgr:sd_brg|wbm_dat_i_r[5]     ; wb_abrgr:sd_brg|wbs_dat_o_r[5]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.135     ; 0.610      ;
; 2.166  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[6]  ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[6]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.135     ; 0.610      ;
; 2.166  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[2]  ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[2]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.135     ; 0.610      ;
; 2.166  ; wb_abrgr:sd_brg|wbm_dat_i_r[4]     ; wb_abrgr:sd_brg|wbs_dat_o_r[4]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.135     ; 0.610      ;
; 2.166  ; wb_abrgr:sd_brg|wbm_dat_i_r[3]     ; wb_abrgr:sd_brg|wbs_dat_o_r[3]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.135     ; 0.610      ;
; 2.167  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[1]  ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[1]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.135     ; 0.609      ;
; 2.167  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[14] ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[14]         ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.135     ; 0.609      ;
; 2.167  ; wb_abrg:vga_brg|wbm_dat_i_r[14]    ; wb_abrg:vga_brg|wbs_dat_o_r[14]            ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.135     ; 0.609      ;
; 2.167  ; wb_abrg:vga_brg|wbm_dat_i_r[6]     ; wb_abrg:vga_brg|wbs_dat_o_r[6]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.135     ; 0.609      ;
; 2.167  ; wb_abrg:vga_brg|wbm_dat_i_r[15]    ; wb_abrg:vga_brg|wbs_dat_o_r[15]            ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.135     ; 0.609      ;
; 2.167  ; wb_abrgr:wb_csrbrg|ft_ack          ; wb_abrgr:wb_csrbrg|sync_ack[0]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.134     ; 0.610      ;
; 2.168  ; wb_abrgr:sd_brg|wbm_dat_i_r[2]     ; wb_abrgr:sd_brg|wbs_dat_o_r[2]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.135     ; 0.608      ;
; 2.168  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[4]  ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[4]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.135     ; 0.608      ;
; 2.168  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[12] ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[12]         ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.135     ; 0.608      ;
; 2.168  ; wb_abrg:vga_brg|wbm_dat_i_r[11]    ; wb_abrg:vga_brg|wbs_dat_o_r[11]            ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.135     ; 0.608      ;
; 36.485 ; clk_gen:timerclk|cnt[20]           ; timer:timer|timer_counter:cnt0|bFilterClk1 ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; pll|altpll_component|pll|clk[2] ; 40.000       ; -2.068     ; 1.392      ;
; 37.298 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[17]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.648     ;
; 37.302 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[17]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.644     ;
; 37.317 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[18]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.629     ;
; 37.321 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[18]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.625     ;
; 37.398 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[15]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.548     ;
; 37.402 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[15]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.544     ;
; 37.407 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[16]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.539     ;
; 37.411 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[16]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.535     ;
; 37.429 ; serial:com1|dlh[6]                 ; serial:com1|BaudAcc1[17]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.517     ;
; 37.448 ; serial:com1|dlh[6]                 ; serial:com1|BaudAcc1[18]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.498     ;
; 37.498 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[13]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.448     ;
; 37.502 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[13]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.444     ;
; 37.507 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[14]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.439     ;
; 37.511 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[14]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.435     ;
; 37.529 ; serial:com1|dlh[6]                 ; serial:com1|BaudAcc1[15]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.417     ;
; 37.534 ; serial:com1|dlh[4]                 ; serial:com1|BaudAcc1[17]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.412     ;
; 37.538 ; serial:com1|dlh[6]                 ; serial:com1|BaudAcc1[16]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.408     ;
; 37.553 ; serial:com1|dlh[4]                 ; serial:com1|BaudAcc1[18]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.393     ;
; 37.598 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[11]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.348     ;
; 37.602 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[11]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.344     ;
; 37.607 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[12]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.339     ;
; 37.611 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[12]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.335     ;
; 37.629 ; serial:com1|dlh[6]                 ; serial:com1|BaudAcc1[13]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.317     ;
; 37.634 ; serial:com1|dlh[4]                 ; serial:com1|BaudAcc1[15]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.312     ;
; 37.638 ; serial:com1|dlh[6]                 ; serial:com1|BaudAcc1[14]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.308     ;
; 37.643 ; serial:com1|dlh[4]                 ; serial:com1|BaudAcc1[16]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.303     ;
; 37.698 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[9]                    ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.248     ;
; 37.702 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[9]                    ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.244     ;
; 37.707 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[10]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.239     ;
; 37.711 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[10]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.235     ;
; 37.729 ; serial:com1|dlh[6]                 ; serial:com1|BaudAcc1[11]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.217     ;
; 37.734 ; serial:com1|dlh[4]                 ; serial:com1|BaudAcc1[13]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.212     ;
; 37.738 ; serial:com1|dlh[6]                 ; serial:com1|BaudAcc1[12]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.208     ;
; 37.743 ; serial:com1|dlh[4]                 ; serial:com1|BaudAcc1[14]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.203     ;
; 37.799 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[7]                    ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.048     ; 42.148     ;
; 37.803 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[7]                    ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.048     ; 42.144     ;
; 37.808 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[8]                    ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.048     ; 42.139     ;
; 37.812 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[8]                    ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.048     ; 42.135     ;
; 37.816 ; serial:com1|dlh[3]                 ; serial:com1|BaudAcc1[17]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.049     ; 42.130     ;
+--------+------------------------------------+--------------------------------------------+----------------------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc'                                                                                                                          ;
+--------+--------------------------+--------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 36.744 ; rst                      ; clk_gen:timerclk|cnt[19] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.631      ; 4.802      ;
; 36.744 ; rst                      ; clk_gen:timerclk|cnt[18] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.631      ; 4.802      ;
; 36.744 ; rst                      ; clk_gen:timerclk|cnt[17] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.631      ; 4.802      ;
; 36.744 ; rst                      ; clk_gen:timerclk|cnt[16] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.631      ; 4.802      ;
; 36.744 ; rst                      ; clk_gen:timerclk|cnt[15] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.631      ; 4.802      ;
; 36.744 ; rst                      ; clk_gen:timerclk|cnt[14] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.631      ; 4.802      ;
; 36.744 ; rst                      ; clk_gen:timerclk|cnt[13] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.631      ; 4.802      ;
; 36.744 ; rst                      ; clk_gen:timerclk|cnt[12] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.631      ; 4.802      ;
; 36.744 ; rst                      ; clk_gen:timerclk|cnt[11] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.631      ; 4.802      ;
; 36.744 ; rst                      ; clk_gen:timerclk|cnt[10] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.631      ; 4.802      ;
; 36.744 ; rst                      ; clk_gen:timerclk|cnt[20] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.631      ; 4.802      ;
; 36.759 ; rst                      ; clk_gen:timerclk|cnt[9]  ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.629      ; 4.785      ;
; 36.759 ; rst                      ; clk_gen:timerclk|cnt[8]  ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.629      ; 4.785      ;
; 36.759 ; rst                      ; clk_gen:timerclk|cnt[7]  ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.629      ; 4.785      ;
; 36.759 ; rst                      ; clk_gen:timerclk|cnt[6]  ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.629      ; 4.785      ;
; 36.759 ; rst                      ; clk_gen:timerclk|cnt[5]  ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.629      ; 4.785      ;
; 36.759 ; rst                      ; clk_gen:timerclk|cnt[4]  ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.629      ; 4.785      ;
; 36.759 ; rst                      ; clk_gen:timerclk|cnt[3]  ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.629      ; 4.785      ;
; 36.759 ; rst                      ; clk_gen:timerclk|cnt[2]  ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.629      ; 4.785      ;
; 36.759 ; rst                      ; clk_gen:timerclk|cnt[1]  ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.629      ; 4.785      ;
; 36.759 ; rst                      ; clk_gen:timerclk|cnt[0]  ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.629      ; 4.785      ;
; 37.714 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 2.230      ;
; 37.779 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 2.165      ;
; 37.813 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 2.131      ;
; 37.814 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 2.130      ;
; 37.818 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 2.126      ;
; 37.832 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 2.112      ;
; 37.879 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 2.065      ;
; 37.883 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 2.061      ;
; 37.913 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 2.031      ;
; 37.913 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 2.031      ;
; 37.914 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 2.030      ;
; 37.918 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 2.026      ;
; 37.919 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 2.025      ;
; 37.931 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 2.013      ;
; 37.932 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 2.012      ;
; 37.979 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.965      ;
; 37.983 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.961      ;
; 37.983 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.961      ;
; 38.013 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.931      ;
; 38.013 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.931      ;
; 38.014 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.930      ;
; 38.014 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.930      ;
; 38.018 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.926      ;
; 38.019 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.925      ;
; 38.019 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.925      ;
; 38.031 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.913      ;
; 38.032 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.912      ;
; 38.037 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.907      ;
; 38.079 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.865      ;
; 38.083 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.861      ;
; 38.083 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.861      ;
; 38.085 ; clk_gen:timerclk|cnt[6]  ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.859      ;
; 38.113 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.831      ;
; 38.113 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.831      ;
; 38.114 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[12] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.830      ;
; 38.114 ; clk_gen:timerclk|cnt[6]  ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.830      ;
; 38.114 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.830      ;
; 38.118 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[13] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.826      ;
; 38.119 ; clk_gen:timerclk|cnt[9]  ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.825      ;
; 38.119 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.825      ;
; 38.119 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.825      ;
; 38.131 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.813      ;
; 38.132 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[13] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.812      ;
; 38.137 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.807      ;
; 38.137 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.807      ;
; 38.179 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[12] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.765      ;
; 38.183 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.761      ;
; 38.183 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.761      ;
; 38.185 ; clk_gen:timerclk|cnt[6]  ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.759      ;
; 38.186 ; clk_gen:timerclk|cnt[8]  ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.758      ;
; 38.213 ; clk_gen:timerclk|cnt[11] ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.054     ; 1.728      ;
; 38.213 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[12] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.731      ;
; 38.213 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[13] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.731      ;
; 38.214 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[10] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.730      ;
; 38.214 ; clk_gen:timerclk|cnt[6]  ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.730      ;
; 38.214 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.730      ;
; 38.215 ; clk_gen:timerclk|cnt[8]  ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.729      ;
; 38.218 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[11] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.726      ;
; 38.219 ; clk_gen:timerclk|cnt[9]  ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.725      ;
; 38.219 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.725      ;
; 38.219 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.725      ;
; 38.231 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[13] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.713      ;
; 38.232 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[11] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.712      ;
; 38.237 ; clk_gen:timerclk|cnt[9]  ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.707      ;
; 38.237 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.707      ;
; 38.237 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.707      ;
; 38.279 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[10] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.665      ;
; 38.283 ; clk_gen:timerclk|cnt[10] ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.054     ; 1.658      ;
; 38.283 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.661      ;
; 38.283 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[12] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.661      ;
; 38.285 ; clk_gen:timerclk|cnt[6]  ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.659      ;
; 38.286 ; clk_gen:timerclk|cnt[8]  ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.658      ;
; 38.312 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[8]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.053     ; 1.630      ;
; 38.313 ; clk_gen:timerclk|cnt[11] ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.054     ; 1.628      ;
; 38.313 ; clk_gen:timerclk|cnt[10] ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.054     ; 1.628      ;
; 38.313 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[10] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.631      ;
; 38.313 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[11] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.631      ;
; 38.314 ; clk_gen:timerclk|cnt[6]  ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.630      ;
; 38.314 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[13] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.051     ; 1.630      ;
+--------+--------------------------+--------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                           ; To Node                                                                                                                                                                                       ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.301 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[3] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a4~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.336      ; 0.806      ;
; 0.308 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[2] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a4~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.336      ; 0.813      ;
; 0.309 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[3] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a0~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.335      ; 0.813      ;
; 0.309 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[0] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a6~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.340      ; 0.818      ;
; 0.311 ; hpdmc:hpdmc|hpdmc_datactl:datactl|hpdmc_banktimer:banktimer3|precharge_safe                         ; hpdmc:hpdmc|hpdmc_datactl:datactl|hpdmc_banktimer:banktimer3|precharge_safe                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; sdspi:sdspi|sclk                                                                                    ; sdspi:sdspi|sclk                                                                                                                                                                              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; wb_abrgr:wb_csrbrg|wbm_stb                                                                          ; wb_abrgr:wb_csrbrg|wbm_stb                                                                                                                                                                    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; csrbrg:csrbrg|state.IDLE                                                                            ; csrbrg:csrbrg|state.IDLE                                                                                                                                                                      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga_fml:vga|vga_config_iface:config_iface|crtc_idx[4]                                               ; vga_fml:vga|vga_config_iface:config_iface|crtc_idx[4]                                                                                                                                         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga_fml:vga|vga_config_iface:config_iface|crtc_idx[1]                                               ; vga_fml:vga|vga_config_iface:config_iface|crtc_idx[1]                                                                                                                                         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga_fml:vga|vga_config_iface:config_iface|crtc_idx[3]                                               ; vga_fml:vga|vga_config_iface:config_iface|crtc_idx[3]                                                                                                                                         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; wb_abrg:vga_brg|ft_ack                                                                              ; wb_abrg:vga_brg|ft_ack                                                                                                                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; wb_abrgr:sd_brg|ft_ack                                                                              ; wb_abrgr:sd_brg|ft_ack                                                                                                                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; wb_abrgr:sd_brg|wbm_stb                                                                             ; wb_abrgr:sd_brg|wbm_stb                                                                                                                                                                       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdspi:sdspi|st                                                                                      ; sdspi:sdspi|st                                                                                                                                                                                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdspi:sdspi|clk_div[1]                                                                              ; sdspi:sdspi|clk_div[1]                                                                                                                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_read_iface:read_iface|latch_sel                     ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_read_iface:read_iface|latch_sel                                                                                                               ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; hpdmc:hpdmc|hpdmc_datactl:datactl|counter_writedirection[1]                                         ; hpdmc:hpdmc|hpdmc_datactl:datactl|counter_writedirection[1]                                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; hpdmc:hpdmc|hpdmc_datactl:datactl|direction                                                         ; hpdmc:hpdmc|hpdmc_datactl:datactl|direction                                                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; wb_abrgr:wb_fmlbrg|wbm_stb                                                                          ; wb_abrgr:wb_fmlbrg|wbm_stb                                                                                                                                                                    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; wb_abrgr:wb_fmlbrg|ft_ack                                                                           ; wb_abrgr:wb_fmlbrg|ft_ack                                                                                                                                                                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; fmlbrg:fmlbrg|state.REFILL1                                                                         ; fmlbrg:fmlbrg|state.REFILL1                                                                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; hpdmc:hpdmc|hpdmc_busif:busif|mgmt_stb_en                                                           ; hpdmc:hpdmc|hpdmc_busif:busif|mgmt_stb_en                                                                                                                                                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; hpdmc:hpdmc|hpdmc_datactl:datactl|ack_read2                                                         ; hpdmc:hpdmc|hpdmc_datactl:datactl|ack_read2                                                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; hpdmc:hpdmc|hpdmc_datactl:datactl|read_safe_counter[1]                                              ; hpdmc:hpdmc|hpdmc_datactl:datactl|read_safe_counter[1]                                                                                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; hpdmc:hpdmc|hpdmc_datactl:datactl|hpdmc_banktimer:banktimer1|precharge_safe                         ; hpdmc:hpdmc|hpdmc_datactl:datactl|hpdmc_banktimer:banktimer1|precharge_safe                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; hpdmc:hpdmc|hpdmc_datactl:datactl|hpdmc_banktimer:banktimer2|precharge_safe                         ; hpdmc:hpdmc|hpdmc_datactl:datactl|hpdmc_banktimer:banktimer2|precharge_safe                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; hpdmc:hpdmc|hpdmc_datactl:datactl|hpdmc_banktimer:banktimer0|precharge_safe                         ; hpdmc:hpdmc|hpdmc_datactl:datactl|hpdmc_banktimer:banktimer0|precharge_safe                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; hpdmc:hpdmc|hpdmc_datactl:datactl|write_safe                                                        ; hpdmc:hpdmc|hpdmc_datactl:datactl|write_safe                                                                                                                                                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|state.PRECHARGEALL                                                      ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|state.PRECHARGEALL                                                                                                                                                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|state.IDLE                                                              ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|state.IDLE                                                                                                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|state.READ                                                              ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|state.READ                                                                                                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|state.WRITE                                                             ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|state.WRITE                                                                                                                                                       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; fmlbrg:fmlbrg|state.REFILL2                                                                         ; fmlbrg:fmlbrg|state.REFILL2                                                                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; fmlbrg:fmlbrg|state.EVICT2                                                                          ; fmlbrg:fmlbrg|state.EVICT2                                                                                                                                                                    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga_fml:vga|vga_lcd_fml:lcd|vga_crtc_fml:crtc|video_on_h_i                                          ; vga_fml:vga|vga_lcd_fml:lcd|vga_crtc_fml:crtc|video_on_h_i                                                                                                                                    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|empty                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|empty                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|full                                                 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|full                                                                                                                                           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga_fml:vga|fmlbrg:vgafmlbrg|state.REFILL1                                                          ; vga_fml:vga|fmlbrg:vgafmlbrg|state.REFILL1                                                                                                                                                    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga_fml:vga|fmlbrg:vgafmlbrg|state.REFILL2                                                          ; vga_fml:vga|fmlbrg:vgafmlbrg|state.REFILL2                                                                                                                                                    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga_fml:vga|fmlbrg:vgafmlbrg|state.EVICT2                                                           ; vga_fml:vga|fmlbrg:vgafmlbrg|state.EVICT2                                                                                                                                                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga_fml:vga|fmlbrg:vgafmlbrg|state.EVICT                                                            ; vga_fml:vga|fmlbrg:vgafmlbrg|state.EVICT                                                                                                                                                      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga_fml:vga|fmlbrg:vgafmlbrg|state.REFILL_WAIT                                                      ; vga_fml:vga|fmlbrg:vgafmlbrg|state.REFILL_WAIT                                                                                                                                                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga_fml:vga|fmlbrg:vgafmlbrg|state.TEST_HIT                                                         ; vga_fml:vga|fmlbrg:vgafmlbrg|state.TEST_HIT                                                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|state.AUTOREFRESH_WAIT                                                  ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|state.AUTOREFRESH_WAIT                                                                                                                                            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga_fml:vga|vga_lcd_fml:lcd|dcb_index[1]                                                            ; vga_fml:vga|vga_lcd_fml:lcd|dcb_index[1]                                                                                                                                                      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_write_iface:write_iface|plane[1]                    ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_write_iface:write_iface|plane[1]                                                                                                              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_write_iface:write_iface|plane[0]                    ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_write_iface:write_iface|plane[0]                                                                                                              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_read_iface:read_iface|plane[0]                      ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_read_iface:read_iface|plane[0]                                                                                                                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_read_iface:read_iface|plane[1]                      ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_read_iface:read_iface|plane[1]                                                                                                                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_read_iface:read_iface|wbm_stb_o                     ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_read_iface:read_iface|wbm_stb_o                                                                                                               ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[8]                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[8]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[1]                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[1]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[9]                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[9]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[2]                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[2]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[3]                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[3]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[4]                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[4]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[5]                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[5]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[6]                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[6]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[7]                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[7]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga_fml:vga|fmlbrg:vgafmlbrg|index_r[0]                                                             ; vga_fml:vga|fmlbrg:vgafmlbrg|index_r[0]                                                                                                                                                       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdspi:sdspi|ss                                                                                      ; sdspi:sdspi|ss                                                                                                                                                                                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; wb_abrgr:wb_csrbrg|ft_ack                                                                           ; wb_abrgr:wb_csrbrg|ft_ack                                                                                                                                                                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_fml:vga|vga_config_iface:config_iface|flip_flop                                                 ; vga_fml:vga|vga_config_iface:config_iface|flip_flop                                                                                                                                           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_fml:vga|vga_config_iface:config_iface|seq_idx[0]                                                ; vga_fml:vga|vga_config_iface:config_iface|seq_idx[0]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_fml:vga|vga_config_iface:config_iface|seq_idx[1]                                                ; vga_fml:vga|vga_config_iface:config_iface|seq_idx[1]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_fml:vga|vga_config_iface:config_iface|seq_idx[3]                                                ; vga_fml:vga|vga_config_iface:config_iface|seq_idx[3]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_fml:vga|vga_config_iface:config_iface|seq_idx[2]                                                ; vga_fml:vga|vga_config_iface:config_iface|seq_idx[2]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_fml:vga|vga_lcd_fml:lcd|pixel_clk_counter[1]                                                    ; vga_fml:vga|vga_lcd_fml:lcd|pixel_clk_counter[1]                                                                                                                                              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_fml:vga|vga_lcd_fml:lcd|vga_crtc_fml:crtc|video_on_v                                            ; vga_fml:vga|vga_lcd_fml:lcd|vga_crtc_fml:crtc|video_on_v                                                                                                                                      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|cursor_on       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|cursor_on                                                                                                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_fml:vga|fmlbrg:vgafmlbrg|index_r[0]                                                             ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram1_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~porta_address_reg0                                                      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.337      ; 0.819      ;
; 0.313 ; wb_abrg:vga_brg|wbm_stb                                                                             ; wb_abrg:vga_brg|wbm_stb                                                                                                                                                                       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_c4_iface:c4_iface|plane_low                         ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_c4_iface:c4_iface|plane_low                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_c4_iface:c4_iface|wbm_stb_o                         ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_c4_iface:c4_iface|wbm_stb_o                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_fml:vga|vga_lcd_fml:lcd|state.IDLE                                                              ; vga_fml:vga|vga_lcd_fml:lcd|state.IDLE                                                                                                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[4] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a6~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.340      ; 0.822      ;
; 0.314 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[6] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a4~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.336      ; 0.819      ;
; 0.315 ; wb_abrgr:wb_fmlbrg|wbm_adr_o[19]                                                                    ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_datain_reg0                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.341      ; 0.825      ;
; 0.316 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[2] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a0~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.335      ; 0.820      ;
; 0.319 ; wb_abrgr:wb_fmlbrg|wbm_adr_o[16]                                                                    ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_datain_reg0                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.341      ; 0.829      ;
; 0.319 ; hpdmc:hpdmc|hpdmc_datactl:datactl|hpdmc_banktimer:banktimer3|counter[0]                             ; hpdmc:hpdmc|hpdmc_datactl:datactl|hpdmc_banktimer:banktimer3|counter[0]                                                                                                                       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.056      ; 0.519      ;
; 0.320 ; vga_fml:vga|vga_config_iface:config_iface|write_data_cycle[0]                                       ; vga_fml:vga|vga_config_iface:config_iface|write_data_cycle[0]                                                                                                                                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; vga_fml:vga|vga_config_iface:config_iface|write_data_cycle[1]                                       ; vga_fml:vga|vga_config_iface:config_iface|write_data_cycle[1]                                                                                                                                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; vga_fml:vga|vga_config_iface:config_iface|dac_read_data_cycle[1]                                    ; vga_fml:vga|vga_config_iface:config_iface|dac_read_data_cycle[1]                                                                                                                              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; vga_fml:vga|vga_config_iface:config_iface|dac_read_data_cycle[0]                                    ; vga_fml:vga|vga_config_iface:config_iface|dac_read_data_cycle[0]                                                                                                                              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; sdspi:sdspi|wb_ack_o                                                                                ; sdspi:sdspi|wb_ack_o                                                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; sdspi:sdspi|clk_div[0]                                                                              ; sdspi:sdspi|clk_div[0]                                                                                                                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; vga_fml:vga|vga_config_iface:config_iface|ack_delay                                                 ; vga_fml:vga|vga_config_iface:config_iface|ack_delay                                                                                                                                           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; hpdmc:hpdmc|hpdmc_datactl:datactl|counter_writedirection[0]                                         ; hpdmc:hpdmc|hpdmc_datactl:datactl|counter_writedirection[0]                                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|activate_counter[0]                                                     ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|activate_counter[0]                                                                                                                                               ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; hpdmc:hpdmc|hpdmc_datactl:datactl|hpdmc_banktimer:banktimer1|counter[0]                             ; hpdmc:hpdmc|hpdmc_datactl:datactl|hpdmc_banktimer:banktimer1|counter[0]                                                                                                                       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; hpdmc:hpdmc|hpdmc_datactl:datactl|hpdmc_banktimer:banktimer2|counter[0]                             ; hpdmc:hpdmc|hpdmc_datactl:datactl|hpdmc_banktimer:banktimer2|counter[0]                                                                                                                       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|precharge_counter[0]                                                    ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|precharge_counter[0]                                                                                                                                              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; fmlbrg:fmlbrg|bcounter[0]                                                                           ; fmlbrg:fmlbrg|bcounter[0]                                                                                                                                                                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|autorefresh_counter[0]                                                  ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|autorefresh_counter[0]                                                                                                                                            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; vga_fml:vga|vga_lcd_fml:lcd|dcb_index[0]                                                            ; vga_fml:vga|vga_lcd_fml:lcd|dcb_index[0]                                                                                                                                                      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; vga_fml:vga|vga_lcd_fml:lcd|pixel_clk_counter[0]                                                    ; vga_fml:vga|vga_lcd_fml:lcd|pixel_clk_counter[0]                                                                                                                                              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[2] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a2~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.338      ; 0.827      ;
; 0.324 ; vga_fml:vga|vga_config_iface:config_iface|pal_addr[0]                                               ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_palette_regs_fml:palette_regs|altsyncram:palette_rtl_0|altsyncram_h8u1:auto_generated|ram_block1a0~porta_address_reg0                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.339      ; 0.832      ;
+-------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                           ; To Node                                                                                                                                                                                             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.312 ; simple_pic:pic0|irr[4]                                                                                                                                                                              ; simple_pic:pic0|irr[4]                                                                                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; simple_pic:pic0|iid[2]                                                                                                                                                                              ; simple_pic:pic0|iid[2]                                                                                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; simple_pic:pic0|irr[3]                                                                                                                                                                              ; simple_pic:pic0|irr[3]                                                                                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; simple_pic:pic0|irr[0]                                                                                                                                                                              ; simple_pic:pic0|irr[0]                                                                                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; timer:timer|timer_counter:cnt1|fLatchData                                                                                                                                                           ; timer:timer|timer_counter:cnt1|fLatchData                                                                                                                                                           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sw_leds:sw_leds|nmi_cnt[0]                                                                                                                                                                          ; sw_leds:sw_leds|nmi_cnt[0]                                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sw_leds:sw_leds|nmi_cnt[2]                                                                                                                                                                          ; sw_leds:sw_leds|nmi_cnt[2]                                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sw_leds:sw_leds|nmi_cnt[1]                                                                                                                                                                          ; sw_leds:sw_leds|nmi_cnt[1]                                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sw_leds:sw_leds|nmi_pb                                                                                                                                                                              ; sw_leds:sw_leds|nmi_pb                                                                                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ps2:ps2|MSE_INT                                                                                                                                                                                     ; ps2:ps2|MSE_INT                                                                                                                                                                                     ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sound:sound|sb_dat_o[7]                                                                                                                                                                             ; sound:sound|sb_dat_o[7]                                                                                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; serial:com1|INTID[0]                                                                                                                                                                                ; serial:com1|INTID[0]                                                                                                                                                                                ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; serial:com1|THRE                                                                                                                                                                                    ; serial:com1|THRE                                                                                                                                                                                    ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; serial:com1|IPEN                                                                                                                                                                                    ; serial:com1|IPEN                                                                                                                                                                                    ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; serial:com1|IPEND                                                                                                                                                                                   ; serial:com1|IPEND                                                                                                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; timer:timer|timer_counter:cnt1|fToggleHigh                                                                                                                                                          ; timer:timer|timer_counter:cnt1|fToggleHigh                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; timer:timer|timer_counter:cnt1|fLatchStat                                                                                                                                                           ; timer:timer|timer_counter:cnt1|fLatchStat                                                                                                                                                           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; timer:timer|timer_counter:cnt1|bOut                                                                                                                                                                 ; timer:timer|timer_counter:cnt1|bOut                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; timer:timer|timer_counter:cnt1|fWroteLow                                                                                                                                                            ; timer:timer|timer_counter:cnt1|fWroteLow                                                                                                                                                            ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; wb_abrgr:sd_brg|ft_stb                                                                                                                                                                              ; wb_abrgr:sd_brg|ft_stb                                                                                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; timer:timer|timer_counter:cnt0|fToggleHigh                                                                                                                                                          ; timer:timer|timer_counter:cnt0|fToggleHigh                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; timer:timer|timer_counter:cnt2|fToggleHigh                                                                                                                                                          ; timer:timer|timer_counter:cnt2|fToggleHigh                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; timer:timer|timer_counter:cnt0|fWroteLow                                                                                                                                                            ; timer:timer|timer_counter:cnt0|fWroteLow                                                                                                                                                            ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; timer:timer|timer_counter:cnt0|fLatchData                                                                                                                                                           ; timer:timer|timer_counter:cnt0|fLatchData                                                                                                                                                           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; timer:timer|timer_counter:cnt0|fLatchStat                                                                                                                                                           ; timer:timer|timer_counter:cnt0|fLatchStat                                                                                                                                                           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; timer:timer|timer_counter:cnt0|bCurrentClk                                                                                                                                                          ; timer:timer|timer_counter:cnt0|bCurrentClk                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; timer:timer|timer_counter:cnt2|fWroteLow                                                                                                                                                            ; timer:timer|timer_counter:cnt2|fWroteLow                                                                                                                                                            ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; timer:timer|timer_counter:cnt2|fLatchData                                                                                                                                                           ; timer:timer|timer_counter:cnt2|fLatchData                                                                                                                                                           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; timer:timer|timer_counter:cnt2|fLatchStat                                                                                                                                                           ; timer:timer|timer_counter:cnt2|fLatchStat                                                                                                                                                           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; wb_abrg:vga_brg|ft_stb                                                                                                                                                                              ; wb_abrg:vga_brg|ft_stb                                                                                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ps2:ps2|cmd_r_mint                                                                                                                                                                                  ; ps2:ps2|cmd_r_mint                                                                                                                                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|s_ps2_receiver.PS2_STATE_4_STOP_IN                                                                              ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|s_ps2_receiver.PS2_STATE_4_STOP_IN                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|s_ps2_receiver.PS2_STATE_3_PARITY_IN                                                                            ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|s_ps2_receiver.PS2_STATE_3_PARITY_IN                                                                            ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_count[3]                                                                                                   ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_count[3]                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_count[2]                                                                                                   ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_count[2]                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_count[1]                                                                                                   ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_count[1]                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|error_communication_timed_out                                                                                   ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|error_communication_timed_out                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|s_ps2_transmitter.PS2_STATE_6_COMMAND_WAS_SENT                                                                  ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|s_ps2_transmitter.PS2_STATE_6_COMMAND_WAS_SENT                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|s_ps2_transmitter.PS2_STATE_7_TRANSMISSION_ERROR                                                                ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|s_ps2_transmitter.PS2_STATE_7_TRANSMISSION_ERROR                                                                ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|command_was_sent                                                                                                ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|command_was_sent                                                                                                ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|s_ps2_transmitter.PS2_STATE_5_RECEIVE_ACK_BIT                                                                   ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|s_ps2_transmitter.PS2_STATE_5_RECEIVE_ACK_BIT                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|cur_bit[1]                                                                                                      ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|cur_bit[1]                                                                                                      ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|cur_bit[2]                                                                                                      ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|cur_bit[2]                                                                                                      ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_rx_clk_l                                                                                                                                                          ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_rx_clk_l                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_error_no_keyboard_ack                                                                                                                                          ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_error_no_keyboard_ack                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|altshift_taps:ovf_pipe_rtl_0|shift_taps_65m:auto_generated|cntr_lpf:cntr1|counter_reg_bit[0] ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|altshift_taps:ovf_pipe_rtl_0|shift_taps_65m:auto_generated|cntr_lpf:cntr1|counter_reg_bit[0] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; zet:zet|zet_core:core|zet_fetch:fetch|state[2]                                                                                                                                                      ; zet:zet|zet_core:core|zet_fetch:fetch|state[2]                                                                                                                                                      ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[2]                                                                                                                                                   ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[2]                                                                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[3]                                                                                                                                                   ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[3]                                                                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[0]                                                                                                                                                   ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[0]                                                                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[1]                                                                                                                                                   ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[1]                                                                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; zet:zet|zet_core:core|zet_decode:decode|dive                                                                                                                                                        ; zet:zet|zet_core:core|zet_decode:decode|dive                                                                                                                                                        ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; zet:zet|zet_core:core|zet_decode:decode|tfle                                                                                                                                                        ; zet:zet|zet_core:core|zet_decode:decode|tfle                                                                                                                                                        ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; zet:zet|zet_core:core|zet_decode:decode|ext_int                                                                                                                                                     ; zet:zet|zet_core:core|zet_decode:decode|ext_int                                                                                                                                                     ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; zet:zet|zet_core:core|hlt                                                                                                                                                                           ; zet:zet|zet_core:core|hlt                                                                                                                                                                           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; zet:zet|zet_core:core|nmir                                                                                                                                                                          ; zet:zet|zet_core:core|nmir                                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; ps2:ps2|cnt_w_flag                                                                                                                                                                                  ; ps2:ps2|cnt_w_flag                                                                                                                                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; timer:timer|timer_counter:cnt0|bOut                                                                                                                                                                 ; timer:timer|timer_counter:cnt0|bOut                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; wb_abrgr:wb_csrbrg|ft_stb                                                                                                                                                                           ; wb_abrgr:wb_csrbrg|ft_stb                                                                                                                                                                           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; serial:com1|serial_atx:atx|state[0]                                                                                                                                                                 ; serial:com1|serial_atx:atx|state[0]                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; serial:com1|serial_atx:atx|state[3]                                                                                                                                                                 ; serial:com1|serial_atx:atx|state[3]                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; serial:com1|serial_atx:atx|state[1]                                                                                                                                                                 ; serial:com1|serial_atx:atx|state[1]                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; serial:com1|serial_atx:atx|state[2]                                                                                                                                                                 ; serial:com1|serial_atx:atx|state[2]                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; timer:timer|timer_counter:cnt2|bOut                                                                                                                                                                 ; timer:timer|timer_counter:cnt2|bOut                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; wb_abrgr:wb_fmlbrg|ft_stb                                                                                                                                                                           ; wb_abrgr:wb_fmlbrg|ft_stb                                                                                                                                                                           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; ps2:ps2|cnt_r_flag                                                                                                                                                                                  ; ps2:ps2|cnt_r_flag                                                                                                                                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|s_ps2_transceiver.PS2_STATE_1_DATA_IN                                                                                                         ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|s_ps2_transceiver.PS2_STATE_1_DATA_IN                                                                                                         ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION                                                            ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION                                                            ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; ps2:ps2|cmd_w_msnd                                                                                                                                                                                  ; ps2:ps2|cmd_w_msnd                                                                                                                                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; ps2:ps2|ps2_keyb:keyb|dat_o[7]                                                                                                                                                                      ; ps2:ps2|ps2_keyb:keyb|dat_o[7]                                                                                                                                                                      ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; ps2:ps2|ps2_keyb:keyb|hold_released                                                                                                                                                                 ; ps2:ps2|ps2_keyb:keyb|hold_released                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; ps2:ps2|ps2_keyb:keyb|bit_count[1]                                                                                                                                                                  ; ps2:ps2|ps2_keyb:keyb|bit_count[1]                                                                                                                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; ps2:ps2|ps2_keyb:keyb|bit_count[2]                                                                                                                                                                  ; ps2:ps2|ps2_keyb:keyb|bit_count[2]                                                                                                                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; ps2:ps2|ps2_keyb:keyb|bit_count[3]                                                                                                                                                                  ; ps2:ps2|ps2_keyb:keyb|bit_count[3]                                                                                                                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; ps2:ps2|ps2_keyb:keyb|bit_count[0]                                                                                                                                                                  ; ps2:ps2|ps2_keyb:keyb|bit_count[0]                                                                                                                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_done_recovery                                                                                                                                                  ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_done_recovery                                                                                                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_wait_keyboard_ack                                                                                                                                              ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_wait_keyboard_ack                                                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_clk_l                                                                                                                                                          ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_clk_l                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_clk_h                                                                                                                                                          ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_clk_h                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_wait_clk_h                                                                                                                                                     ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_wait_clk_h                                                                                                                                                     ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; zet:zet|zet_core:core|zet_fetch:fetch|lock_l                                                                                                                                                        ; zet:zet|zet_core:core|zet_fetch:fetch|lock_l                                                                                                                                                        ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; zet:zet|zet_core:core|zet_fetch:fetch|sop_l[2]                                                                                                                                                      ; zet:zet|zet_core:core|zet_fetch:fetch|sop_l[2]                                                                                                                                                      ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[7]                                                                                                                                                   ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[7]                                                                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[5]                                                                                                                                                   ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[5]                                                                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[15]                                                                                                                                                       ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[15]                                                                                                                                                       ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.511      ;
; 0.320 ; sound:sound|wb_ack_o                                                                                                                                                                                ; sound:sound|wb_ack_o                                                                                                                                                                                ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; timer:timer|timer_counter:cnt1|clcd                                                                                                                                                                 ; timer:timer|timer_counter:cnt1|clcd                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; timer:timer|timer_counter:cnt1|clcs                                                                                                                                                                 ; timer:timer|timer_counter:cnt1|clcs                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; timer:timer|timer_counter:cnt0|clcs                                                                                                                                                                 ; timer:timer|timer_counter:cnt0|clcs                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; timer:timer|timer_counter:cnt0|clcd                                                                                                                                                                 ; timer:timer|timer_counter:cnt0|clcd                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; timer:timer|timer_counter:cnt0|fCount                                                                                                                                                               ; timer:timer|timer_counter:cnt0|fCount                                                                                                                                                               ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; timer:timer|timer_counter:cnt2|clcs                                                                                                                                                                 ; timer:timer|timer_counter:cnt2|clcs                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; timer:timer|timer_counter:cnt2|clcd                                                                                                                                                                 ; timer:timer|timer_counter:cnt2|clcd                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_count[0]                                                                                                   ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_count[0]                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|cur_bit[0]                                                                                                      ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|cur_bit[0]                                                                                                      ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; zet:zet|zet_core:core|zet_decode:decode|div_cnt[4]                                                                                                                                                  ; zet:zet|zet_core:core|zet_decode:decode|div_cnt[4]                                                                                                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.519      ;
; 0.321 ; serial:com1|wb_ack_o                                                                                                                                                                                ; serial:com1|wb_ack_o                                                                                                                                                                                ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.519      ;
; 0.330 ; sw_leds:sw_leds|tick_old                                                                                                                                                                            ; sw_leds:sw_leds|tick1                                                                                                                                                                               ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.529      ;
; 0.331 ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|s_pipe[2][33]                                                                                ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|s_pipe[3][34]                                                                                ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.530      ;
; 0.331 ; zet:zet|zet_core:core|nmia_old                                                                                                                                                                      ; zet:zet|zet_core:core|nmir                                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 0.530      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc'                                                                                                                          ;
+-------+--------------------------+--------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.349 ; clk_gen:timerclk|cnt[20] ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 0.547      ;
; 0.494 ; clk_gen:timerclk|cnt[13] ; clk_gen:timerclk|cnt[13] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 0.692      ;
; 0.495 ; clk_gen:timerclk|cnt[10] ; clk_gen:timerclk|cnt[10] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 0.693      ;
; 0.495 ; clk_gen:timerclk|cnt[9]  ; clk_gen:timerclk|cnt[9]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 0.692      ;
; 0.495 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[7]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 0.692      ;
; 0.496 ; clk_gen:timerclk|cnt[16] ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 0.694      ;
; 0.496 ; clk_gen:timerclk|cnt[11] ; clk_gen:timerclk|cnt[11] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 0.694      ;
; 0.497 ; clk_gen:timerclk|cnt[15] ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 0.695      ;
; 0.497 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[5]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 0.694      ;
; 0.498 ; clk_gen:timerclk|cnt[6]  ; clk_gen:timerclk|cnt[6]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 0.695      ;
; 0.499 ; clk_gen:timerclk|cnt[19] ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 0.697      ;
; 0.499 ; clk_gen:timerclk|cnt[17] ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 0.697      ;
; 0.499 ; clk_gen:timerclk|cnt[12] ; clk_gen:timerclk|cnt[12] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 0.697      ;
; 0.499 ; clk_gen:timerclk|cnt[8]  ; clk_gen:timerclk|cnt[8]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 0.696      ;
; 0.499 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[4]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 0.696      ;
; 0.500 ; clk_gen:timerclk|cnt[14] ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 0.698      ;
; 0.500 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[3]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 0.697      ;
; 0.501 ; clk_gen:timerclk|cnt[18] ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 0.699      ;
; 0.501 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[2]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 0.698      ;
; 0.501 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[1]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 0.698      ;
; 0.512 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[0]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 0.709      ;
; 0.735 ; clk_gen:timerclk|cnt[9]  ; clk_gen:timerclk|cnt[10] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.056      ; 0.935      ;
; 0.738 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[8]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 0.935      ;
; 0.738 ; clk_gen:timerclk|cnt[13] ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 0.936      ;
; 0.740 ; clk_gen:timerclk|cnt[15] ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 0.938      ;
; 0.740 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[6]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 0.937      ;
; 0.741 ; clk_gen:timerclk|cnt[11] ; clk_gen:timerclk|cnt[12] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 0.939      ;
; 0.743 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[4]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 0.940      ;
; 0.744 ; clk_gen:timerclk|cnt[19] ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 0.942      ;
; 0.744 ; clk_gen:timerclk|cnt[17] ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 0.942      ;
; 0.744 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[2]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 0.941      ;
; 0.746 ; clk_gen:timerclk|cnt[10] ; clk_gen:timerclk|cnt[11] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 0.944      ;
; 0.746 ; clk_gen:timerclk|cnt[16] ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 0.944      ;
; 0.746 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[1]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 0.943      ;
; 0.748 ; clk_gen:timerclk|cnt[12] ; clk_gen:timerclk|cnt[13] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 0.946      ;
; 0.748 ; clk_gen:timerclk|cnt[8]  ; clk_gen:timerclk|cnt[9]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 0.945      ;
; 0.749 ; clk_gen:timerclk|cnt[6]  ; clk_gen:timerclk|cnt[7]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 0.946      ;
; 0.749 ; clk_gen:timerclk|cnt[14] ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 0.947      ;
; 0.750 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[5]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 0.947      ;
; 0.750 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[3]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 0.947      ;
; 0.750 ; clk_gen:timerclk|cnt[18] ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 0.948      ;
; 0.752 ; clk_gen:timerclk|cnt[8]  ; clk_gen:timerclk|cnt[10] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.056      ; 0.952      ;
; 0.753 ; clk_gen:timerclk|cnt[10] ; clk_gen:timerclk|cnt[12] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 0.951      ;
; 0.753 ; clk_gen:timerclk|cnt[16] ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 0.951      ;
; 0.753 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[2]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 0.950      ;
; 0.755 ; clk_gen:timerclk|cnt[12] ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 0.953      ;
; 0.756 ; clk_gen:timerclk|cnt[6]  ; clk_gen:timerclk|cnt[8]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 0.953      ;
; 0.756 ; clk_gen:timerclk|cnt[14] ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 0.954      ;
; 0.757 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[6]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 0.954      ;
; 0.757 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[4]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 0.954      ;
; 0.757 ; clk_gen:timerclk|cnt[18] ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 0.955      ;
; 0.824 ; clk_gen:timerclk|cnt[9]  ; clk_gen:timerclk|cnt[11] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.056      ; 1.024      ;
; 0.827 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[9]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 1.024      ;
; 0.827 ; clk_gen:timerclk|cnt[13] ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 1.025      ;
; 0.829 ; clk_gen:timerclk|cnt[15] ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 1.027      ;
; 0.829 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[7]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 1.026      ;
; 0.830 ; clk_gen:timerclk|cnt[11] ; clk_gen:timerclk|cnt[13] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 1.028      ;
; 0.831 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[10] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.056      ; 1.031      ;
; 0.831 ; clk_gen:timerclk|cnt[9]  ; clk_gen:timerclk|cnt[12] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.056      ; 1.031      ;
; 0.832 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[5]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 1.029      ;
; 0.833 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[3]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 1.030      ;
; 0.833 ; clk_gen:timerclk|cnt[17] ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 1.031      ;
; 0.834 ; clk_gen:timerclk|cnt[13] ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 1.032      ;
; 0.836 ; clk_gen:timerclk|cnt[15] ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 1.034      ;
; 0.836 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[8]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 1.033      ;
; 0.837 ; clk_gen:timerclk|cnt[11] ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 1.035      ;
; 0.839 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[6]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 1.036      ;
; 0.840 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[4]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 1.037      ;
; 0.840 ; clk_gen:timerclk|cnt[17] ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 1.038      ;
; 0.841 ; clk_gen:timerclk|cnt[8]  ; clk_gen:timerclk|cnt[11] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.056      ; 1.041      ;
; 0.842 ; clk_gen:timerclk|cnt[10] ; clk_gen:timerclk|cnt[13] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 1.040      ;
; 0.842 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[3]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 1.039      ;
; 0.842 ; clk_gen:timerclk|cnt[16] ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 1.040      ;
; 0.844 ; clk_gen:timerclk|cnt[12] ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 1.042      ;
; 0.845 ; clk_gen:timerclk|cnt[6]  ; clk_gen:timerclk|cnt[9]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 1.042      ;
; 0.845 ; clk_gen:timerclk|cnt[14] ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 1.043      ;
; 0.846 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[7]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 1.043      ;
; 0.846 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[5]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 1.043      ;
; 0.848 ; clk_gen:timerclk|cnt[8]  ; clk_gen:timerclk|cnt[12] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.056      ; 1.048      ;
; 0.849 ; clk_gen:timerclk|cnt[6]  ; clk_gen:timerclk|cnt[10] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.056      ; 1.049      ;
; 0.849 ; clk_gen:timerclk|cnt[10] ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 1.047      ;
; 0.849 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[4]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 1.046      ;
; 0.849 ; clk_gen:timerclk|cnt[16] ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 1.047      ;
; 0.851 ; clk_gen:timerclk|cnt[12] ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 1.049      ;
; 0.852 ; clk_gen:timerclk|cnt[14] ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 1.050      ;
; 0.853 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[8]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 1.050      ;
; 0.853 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[6]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 1.050      ;
; 0.920 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[11] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.056      ; 1.120      ;
; 0.920 ; clk_gen:timerclk|cnt[9]  ; clk_gen:timerclk|cnt[13] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.056      ; 1.120      ;
; 0.923 ; clk_gen:timerclk|cnt[13] ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 1.121      ;
; 0.925 ; clk_gen:timerclk|cnt[15] ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 1.123      ;
; 0.925 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[9]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 1.122      ;
; 0.926 ; clk_gen:timerclk|cnt[11] ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 1.124      ;
; 0.927 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[12] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.056      ; 1.127      ;
; 0.927 ; clk_gen:timerclk|cnt[9]  ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.056      ; 1.127      ;
; 0.928 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[7]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 1.125      ;
; 0.929 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[5]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.053      ; 1.126      ;
; 0.929 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[10] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.056      ; 1.129      ;
; 0.930 ; clk_gen:timerclk|cnt[13] ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 1.128      ;
; 0.932 ; clk_gen:timerclk|cnt[15] ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.054      ; 1.130      ;
+-------+--------------------------+--------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'pll|altpll_component|pll|clk[2]'                                                                                       ;
+--------+-----------+----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 77.479 ; rst       ; sound:sound|wb_ack_o ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.037     ; 2.479      ;
; 78.070 ; rst       ; serial:com1|dll[7]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.042     ; 1.883      ;
; 78.070 ; rst       ; serial:com1|dlh[0]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.042     ; 1.883      ;
; 78.109 ; rst       ; ps2:ps2|MSE_INT      ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.040     ; 1.846      ;
; 78.127 ; rst       ; serial:com1|dll[5]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.044     ; 1.824      ;
; 78.143 ; rst       ; serial:com1|dat_o[6] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.040     ; 1.812      ;
; 78.143 ; rst       ; serial:com1|lcr[5]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.040     ; 1.812      ;
; 78.143 ; rst       ; serial:com1|lcr[6]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.040     ; 1.812      ;
; 78.143 ; rst       ; serial:com1|lcr[4]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.040     ; 1.812      ;
; 78.147 ; rst       ; serial:com1|dlh[3]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.051     ; 1.797      ;
; 78.147 ; rst       ; serial:com1|dlh[4]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.051     ; 1.797      ;
; 78.147 ; rst       ; serial:com1|dlh[2]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.051     ; 1.797      ;
; 78.147 ; rst       ; serial:com1|dlh[1]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.051     ; 1.797      ;
; 78.147 ; rst       ; serial:com1|dlh[7]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.051     ; 1.797      ;
; 78.147 ; rst       ; serial:com1|dlh[6]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.051     ; 1.797      ;
; 78.147 ; rst       ; serial:com1|dlh[5]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.051     ; 1.797      ;
; 78.167 ; rst       ; serial:com1|dat_o[0] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.051     ; 1.777      ;
; 78.167 ; rst       ; serial:com1|dat_o[1] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.051     ; 1.777      ;
; 78.167 ; rst       ; serial:com1|lcr[0]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.051     ; 1.777      ;
; 78.167 ; rst       ; serial:com1|lcr[1]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.051     ; 1.777      ;
; 78.176 ; rst       ; serial:com1|dat_o[5] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.048     ; 1.771      ;
; 78.176 ; rst       ; serial:com1|INTID[0] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.048     ; 1.771      ;
; 78.176 ; rst       ; serial:com1|THRE     ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.048     ; 1.771      ;
; 78.176 ; rst       ; serial:com1|IPEN     ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.048     ; 1.771      ;
; 78.176 ; rst       ; serial:com1|IPEND    ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.048     ; 1.771      ;
; 78.176 ; rst       ; serial:com1|dat_o[4] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.048     ; 1.771      ;
; 78.253 ; rst       ; serial:com1|dll[3]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.042     ; 1.700      ;
; 78.253 ; rst       ; serial:com1|dll[4]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.042     ; 1.700      ;
; 78.253 ; rst       ; serial:com1|dll[2]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.042     ; 1.700      ;
; 78.253 ; rst       ; serial:com1|dll[1]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.042     ; 1.700      ;
; 78.253 ; rst       ; serial:com1|dll[0]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.042     ; 1.700      ;
; 78.358 ; rst       ; serial:com1|dll[6]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.045     ; 1.592      ;
; 78.361 ; rst       ; serial:com1|ier[3]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.047     ; 1.587      ;
; 78.361 ; rst       ; serial:com1|ier[2]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.047     ; 1.587      ;
; 78.361 ; rst       ; serial:com1|ier[1]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.047     ; 1.587      ;
; 78.361 ; rst       ; serial:com1|ier[0]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.047     ; 1.587      ;
; 78.361 ; rst       ; serial:com1|lcr[2]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.047     ; 1.587      ;
; 78.361 ; rst       ; serial:com1|lcr[3]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.047     ; 1.587      ;
; 78.361 ; rst       ; serial:com1|lcr[7]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.047     ; 1.587      ;
; 78.386 ; rst       ; serial:com1|wb_ack_o ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.055     ; 1.554      ;
; 78.389 ; rst       ; serial:com1|dat_o[7] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.047     ; 1.559      ;
; 78.389 ; rst       ; serial:com1|dat_o[2] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.047     ; 1.559      ;
; 78.389 ; rst       ; serial:com1|dat_o[3] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.047     ; 1.559      ;
; 78.389 ; rst       ; serial:com1|mcr[0]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.047     ; 1.559      ;
; 78.389 ; rst       ; serial:com1|mcr[2]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.047     ; 1.559      ;
; 78.389 ; rst       ; serial:com1|mcr[1]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.047     ; 1.559      ;
; 78.389 ; rst       ; serial:com1|mcr[4]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.047     ; 1.559      ;
; 78.389 ; rst       ; serial:com1|mcr[3]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.047     ; 1.559      ;
; 78.636 ; rst       ; serial:com1|tx_send  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.054     ; 1.305      ;
+--------+-----------+----------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'pll|altpll_component|pll|clk[2]'                                                                                       ;
+-------+-----------+----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.996 ; rst       ; serial:com1|tx_send  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 1.194      ;
; 1.230 ; rst       ; serial:com1|dat_o[7] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 1.435      ;
; 1.230 ; rst       ; serial:com1|dat_o[2] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 1.435      ;
; 1.230 ; rst       ; serial:com1|dat_o[3] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 1.435      ;
; 1.230 ; rst       ; serial:com1|mcr[0]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 1.435      ;
; 1.230 ; rst       ; serial:com1|mcr[2]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 1.435      ;
; 1.230 ; rst       ; serial:com1|mcr[1]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 1.435      ;
; 1.230 ; rst       ; serial:com1|mcr[4]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 1.435      ;
; 1.230 ; rst       ; serial:com1|mcr[3]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 1.435      ;
; 1.244 ; rst       ; serial:com1|wb_ack_o ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.053      ; 1.441      ;
; 1.245 ; rst       ; serial:com1|ier[3]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 1.451      ;
; 1.245 ; rst       ; serial:com1|ier[2]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 1.451      ;
; 1.245 ; rst       ; serial:com1|ier[1]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 1.451      ;
; 1.245 ; rst       ; serial:com1|ier[0]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 1.451      ;
; 1.245 ; rst       ; serial:com1|lcr[2]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 1.451      ;
; 1.245 ; rst       ; serial:com1|lcr[3]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 1.451      ;
; 1.245 ; rst       ; serial:com1|lcr[7]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 1.451      ;
; 1.251 ; rst       ; serial:com1|dll[6]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.064      ; 1.459      ;
; 1.381 ; rst       ; serial:com1|dll[3]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.067      ; 1.592      ;
; 1.381 ; rst       ; serial:com1|dll[4]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.067      ; 1.592      ;
; 1.381 ; rst       ; serial:com1|dll[2]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.067      ; 1.592      ;
; 1.381 ; rst       ; serial:com1|dll[1]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.067      ; 1.592      ;
; 1.381 ; rst       ; serial:com1|dll[0]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.067      ; 1.592      ;
; 1.450 ; rst       ; serial:com1|dat_o[5] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 1.655      ;
; 1.450 ; rst       ; serial:com1|INTID[0] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 1.655      ;
; 1.450 ; rst       ; serial:com1|THRE     ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 1.655      ;
; 1.450 ; rst       ; serial:com1|IPEN     ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 1.655      ;
; 1.450 ; rst       ; serial:com1|IPEND    ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 1.655      ;
; 1.450 ; rst       ; serial:com1|dat_o[4] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 1.655      ;
; 1.466 ; rst       ; serial:com1|dlh[3]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.058      ; 1.668      ;
; 1.466 ; rst       ; serial:com1|dlh[4]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.058      ; 1.668      ;
; 1.466 ; rst       ; serial:com1|dlh[2]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.058      ; 1.668      ;
; 1.466 ; rst       ; serial:com1|dlh[1]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.058      ; 1.668      ;
; 1.466 ; rst       ; serial:com1|dlh[7]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.058      ; 1.668      ;
; 1.466 ; rst       ; serial:com1|dlh[6]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.058      ; 1.668      ;
; 1.466 ; rst       ; serial:com1|dlh[5]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.058      ; 1.668      ;
; 1.468 ; rst       ; ps2:ps2|MSE_INT      ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.069      ; 1.681      ;
; 1.471 ; rst       ; serial:com1|dat_o[0] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.057      ; 1.672      ;
; 1.471 ; rst       ; serial:com1|dat_o[1] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.057      ; 1.672      ;
; 1.471 ; rst       ; serial:com1|lcr[0]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.057      ; 1.672      ;
; 1.471 ; rst       ; serial:com1|lcr[1]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.057      ; 1.672      ;
; 1.483 ; rst       ; serial:com1|dat_o[6] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.069      ; 1.696      ;
; 1.483 ; rst       ; serial:com1|lcr[5]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.069      ; 1.696      ;
; 1.483 ; rst       ; serial:com1|lcr[6]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.069      ; 1.696      ;
; 1.483 ; rst       ; serial:com1|lcr[4]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.069      ; 1.696      ;
; 1.493 ; rst       ; serial:com1|dll[5]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.065      ; 1.702      ;
; 1.562 ; rst       ; serial:com1|dll[7]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.067      ; 1.773      ;
; 1.562 ; rst       ; serial:com1|dlh[0]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.067      ; 1.773      ;
; 2.066 ; rst       ; sound:sound|wb_ack_o ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.072      ; 2.282      ;
+-------+-----------+----------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'                                                                                                                                                                                                                             ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                                                                                                                                                                        ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram0_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~portb_address_reg0                                                      ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|altsyncram:mem_rtl_0|altsyncram_nec1:auto_generated|ram_block1a0~porta_address_reg0                                                            ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|altsyncram:mem_rtl_0|altsyncram_nec1:auto_generated|ram_block1a0~porta_we_reg                                                                  ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_palette_regs_fml:palette_regs|altsyncram:palette_rtl_0|altsyncram_h8u1:auto_generated|ram_block1a0~portb_address_reg0                 ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram0_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~porta_address_reg0                                                      ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram0_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~porta_we_reg                                                            ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram0_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~portb_datain_reg0                                                       ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram1_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~portb_address_reg0                                                      ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:red_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~portb_address_reg0                         ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_palette_regs_fml:palette_regs|altsyncram:palette_rtl_0|altsyncram_h8u1:auto_generated|ram_block1a0~porta_address_reg0                 ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_palette_regs_fml:palette_regs|altsyncram:palette_rtl_0|altsyncram_h8u1:auto_generated|ram_block1a0~porta_we_reg                       ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_palette_regs_fml:palette_regs|altsyncram:palette_rtl_0|altsyncram_h8u1:auto_generated|ram_block1a0~portb_datain_reg0                  ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a4~porta_address_reg0 ;
; 4.740 ; 4.970        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|fmlbrg_datamem:datamem|altsyncram:ram0_rtl_0|altsyncram_ic41:auto_generated|ram_block1a0~porta_address_reg0                                                                     ;
; 4.740 ; 4.970        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|fmlbrg_datamem:datamem|altsyncram:ram0_rtl_0|altsyncram_ic41:auto_generated|ram_block1a0~porta_we_reg                                                                           ;
; 4.740 ; 4.970        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram1_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~porta_address_reg0                                                      ;
; 4.740 ; 4.970        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram1_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~porta_we_reg                                                            ;
; 4.740 ; 4.970        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram1_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~portb_datain_reg0                                                       ;
; 4.740 ; 4.970        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|altsyncram:CRTC[0][7]__2|altsyncram_bog1:auto_generated|ram_block1a0~portb_address_reg0                                                             ;
; 4.740 ; 4.970        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|altsyncram:mem_rtl_0|altsyncram_nec1:auto_generated|ram_block1a0~porta_datain_reg0                                                             ;
; 4.740 ; 4.970        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:blue_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~portb_address_reg0                        ;
; 4.740 ; 4.970        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:blue_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~portb_address_reg0                        ;
; 4.740 ; 4.970        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:green_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~portb_address_reg0                       ;
; 4.740 ; 4.970        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:red_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~porta_address_reg0                         ;
; 4.740 ; 4.970        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:red_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~porta_we_reg                               ;
; 4.740 ; 4.970        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.740 ; 4.970        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a2~porta_address_reg0 ;
; 4.741 ; 4.971        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|fmlbrg_datamem:datamem|altsyncram:ram1_rtl_0|altsyncram_ic41:auto_generated|ram_block1a0~porta_address_reg0                                                                     ;
; 4.741 ; 4.971        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|fmlbrg_datamem:datamem|altsyncram:ram1_rtl_0|altsyncram_ic41:auto_generated|ram_block1a0~porta_we_reg                                                                           ;
; 4.741 ; 4.971        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_address_reg0                                                                       ;
; 4.741 ; 4.971        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_we_reg                                                                             ;
; 4.741 ; 4.971        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram0_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~porta_datain_reg0                                                       ;
; 4.741 ; 4.971        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|altsyncram:CRTC[0][7]__2|altsyncram_bog1:auto_generated|ram_block1a0~porta_address_reg0                                                             ;
; 4.741 ; 4.971        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|altsyncram:CRTC[0][7]__2|altsyncram_bog1:auto_generated|ram_block1a0~porta_we_reg                                                                   ;
; 4.741 ; 4.971        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:blue_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~porta_address_reg0                        ;
; 4.741 ; 4.971        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:blue_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~porta_we_reg                              ;
; 4.741 ; 4.971        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:blue_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~porta_address_reg0                        ;
; 4.741 ; 4.971        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:blue_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~porta_we_reg                              ;
; 4.741 ; 4.971        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:green_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~porta_address_reg0                       ;
; 4.741 ; 4.971        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:green_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~porta_we_reg                             ;
; 4.741 ; 4.971        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:green_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~portb_address_reg0                       ;
; 4.741 ; 4.971        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_palette_regs_fml:palette_regs|altsyncram:palette_rtl_0|altsyncram_h8u1:auto_generated|ram_block1a0~porta_datain_reg0                  ;
; 4.741 ; 4.971        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a6~porta_address_reg0 ;
; 4.742 ; 4.972        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|fmlbrg_datamem:datamem|altsyncram:ram0_rtl_0|altsyncram_ic41:auto_generated|ram_block1a0~porta_datain_reg0                                                                      ;
; 4.742 ; 4.972        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram1_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~porta_datain_reg0                                                       ;
; 4.742 ; 4.972        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|altsyncram:graphics_ctrl[0][7]__1|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0                                                    ;
; 4.742 ; 4.972        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:green_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~porta_address_reg0                       ;
; 4.742 ; 4.972        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:green_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~porta_we_reg                             ;
; 4.742 ; 4.972        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:red_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~porta_datain_reg0                          ;
; 4.742 ; 4.972        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:red_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~portb_address_reg0                         ;
; 4.743 ; 4.973        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|fmlbrg_datamem:datamem|altsyncram:ram1_rtl_0|altsyncram_ic41:auto_generated|ram_block1a0~porta_datain_reg0                                                                      ;
; 4.743 ; 4.973        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_datain_reg0                                                                        ;
; 4.743 ; 4.973        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|altsyncram:CRTC[0][7]__2|altsyncram_bog1:auto_generated|ram_block1a0~porta_datain_reg0                                                              ;
; 4.743 ; 4.973        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|altsyncram:graphics_ctrl[0][7]__1|altsyncram_dog1:auto_generated|ram_block1a0~porta_address_reg0                                                    ;
; 4.743 ; 4.973        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|altsyncram:graphics_ctrl[0][7]__1|altsyncram_dog1:auto_generated|ram_block1a0~porta_we_reg                                                          ;
; 4.743 ; 4.973        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:blue_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~porta_datain_reg0                         ;
; 4.743 ; 4.973        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:blue_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~porta_datain_reg0                         ;
; 4.743 ; 4.973        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:green_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~porta_datain_reg0                        ;
; 4.743 ; 4.973        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:red_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~porta_address_reg0                         ;
; 4.743 ; 4.973        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:red_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~porta_we_reg                               ;
; 4.744 ; 4.974        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:green_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~porta_datain_reg0                        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|altsyncram:graphics_ctrl[0][7]__1|altsyncram_dog1:auto_generated|ram_block1a0~porta_datain_reg0                                                     ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:red_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~porta_datain_reg0                          ;
; 4.747 ; 4.977        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|altsyncram:mem_rtl_0|altsyncram_nec1:auto_generated|ram_block1a0~portb_address_reg0                                                            ;
; 4.749 ; 4.965        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|graph_idx[0]                                                                                                                                        ;
; 4.749 ; 4.965        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|graph_idx[1]                                                                                                                                        ;
; 4.749 ; 4.965        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|graph_idx[2]                                                                                                                                        ;
; 4.749 ; 4.965        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|graph_idx[3]                                                                                                                                        ;
; 4.749 ; 4.965        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|graphics_ctrl[6][3]                                                                                                                                 ;
; 4.749 ; 4.965        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|graphics_ctrl[8][1]                                                                                                                                 ;
; 4.749 ; 4.965        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_read_iface:read_iface|latch[3][3]                                                                                                             ;
; 4.749 ; 4.965        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|blink_count[11]                                                                                           ;
; 4.749 ; 4.965        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|blink_count[12]                                                                                           ;
; 4.749 ; 4.965        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|blink_count[13]                                                                                           ;
; 4.749 ; 4.965        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|blink_count[14]                                                                                           ;
; 4.749 ; 4.965        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|blink_count[15]                                                                                           ;
; 4.749 ; 4.965        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|blink_count[16]                                                                                           ;
; 4.749 ; 4.965        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|blink_count[17]                                                                                           ;
; 4.749 ; 4.965        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|blink_count[18]                                                                                           ;
; 4.749 ; 4.965        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|blink_count[19]                                                                                           ;
; 4.749 ; 4.965        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|blink_count[20]                                                                                           ;
; 4.749 ; 4.965        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|blink_count[21]                                                                                           ;
; 4.749 ; 4.965        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|blink_count[22]                                                                                           ;
; 4.749 ; 4.965        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|cursor_on_h                                                                                               ;
; 4.749 ; 4.965        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|cursor_on_v                                                                                               ;
; 4.749 ; 4.965        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; wb_abrg:vga_brg|wbm_dat_o[11]                                                                                                                                                                 ;
; 4.749 ; 4.965        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; wb_abrg:vga_brg|wbm_dat_o[9]                                                                                                                                                                  ;
; 4.749 ; 4.965        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; wb_abrg:vga_brg|wbm_dat_o_r[11]                                                                                                                                                               ;
; 4.749 ; 4.965        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; wb_abrg:vga_brg|wbm_dat_o_r[9]                                                                                                                                                                ;
; 4.749 ; 4.965        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; wb_abrgr:sd_brg|wbm_dat_o[1]                                                                                                                                                                  ;
; 4.749 ; 4.965        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; wb_abrgr:sd_brg|wbm_dat_o_r[1]                                                                                                                                                                ;
; 4.750 ; 4.966        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; csrbrg:csrbrg|csr_do[0]                                                                                                                                                                       ;
; 4.750 ; 4.966        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; csrbrg:csrbrg|csr_do[2]                                                                                                                                                                       ;
; 4.750 ; 4.966        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|dac_read_data_register[0]                                                                                                                           ;
; 4.750 ; 4.966        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|dac_read_data_register[1]                                                                                                                           ;
; 4.750 ; 4.966        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|dac_read_data_register[2]                                                                                                                           ;
; 4.750 ; 4.966        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|dac_read_data_register[3]                                                                                                                           ;
; 4.750 ; 4.966        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|dac_read_data_register[4]                                                                                                                           ;
; 4.750 ; 4.966        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|dac_read_data_register[5]                                                                                                                           ;
; 4.750 ; 4.966        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|dac_read_data_register[6]                                                                                                                           ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_50_'                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------+
; 9.713  ; 9.713        ; 0.000          ; Low Pulse Width  ; clk_50_ ; Rise       ; pll|altpll_component|pll|clk[0]           ;
; 9.713  ; 9.713        ; 0.000          ; Low Pulse Width  ; clk_50_ ; Rise       ; pll|altpll_component|pll|clk[2]           ;
; 9.713  ; 9.713        ; 0.000          ; Low Pulse Width  ; clk_50_ ; Rise       ; pll|altpll_component|pll|observablevcoout ;
; 9.745  ; 9.745        ; 0.000          ; Low Pulse Width  ; clk_50_ ; Rise       ; clk_50_~input|o                           ;
; 9.766  ; 9.766        ; 0.000          ; Low Pulse Width  ; clk_50_ ; Rise       ; pll|altpll_component|pll|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk_50_ ; Rise       ; clk_50_~input|i                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk_50_ ; Rise       ; clk_50_~input|i                           ;
; 10.233 ; 10.233       ; 0.000          ; High Pulse Width ; clk_50_ ; Rise       ; pll|altpll_component|pll|inclk[0]         ;
; 10.255 ; 10.255       ; 0.000          ; High Pulse Width ; clk_50_ ; Rise       ; clk_50_~input|o                           ;
; 10.286 ; 10.286       ; 0.000          ; High Pulse Width ; clk_50_ ; Rise       ; pll|altpll_component|pll|clk[0]           ;
; 10.286 ; 10.286       ; 0.000          ; High Pulse Width ; clk_50_ ; Rise       ; pll|altpll_component|pll|clk[2]           ;
; 10.286 ; 10.286       ; 0.000          ; High Pulse Width ; clk_50_ ; Rise       ; pll|altpll_component|pll|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk_50_ ; Rise       ; clk_50_                                   ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc'                                                                          ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------------+
; 19.786 ; 19.970       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[0]                   ;
; 19.786 ; 19.970       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[1]                   ;
; 19.786 ; 19.970       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[2]                   ;
; 19.786 ; 19.970       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[3]                   ;
; 19.786 ; 19.970       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[4]                   ;
; 19.786 ; 19.970       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[5]                   ;
; 19.786 ; 19.970       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[6]                   ;
; 19.786 ; 19.970       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[7]                   ;
; 19.786 ; 19.970       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[8]                   ;
; 19.786 ; 19.970       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[9]                   ;
; 19.788 ; 19.972       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[10]                  ;
; 19.788 ; 19.972       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[11]                  ;
; 19.788 ; 19.972       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[12]                  ;
; 19.788 ; 19.972       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[13]                  ;
; 19.788 ; 19.972       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[14]                  ;
; 19.788 ; 19.972       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[15]                  ;
; 19.788 ; 19.972       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[16]                  ;
; 19.788 ; 19.972       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[17]                  ;
; 19.788 ; 19.972       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[18]                  ;
; 19.788 ; 19.972       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[19]                  ;
; 19.788 ; 19.972       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[20]                  ;
; 19.810 ; 20.026       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[10]                  ;
; 19.810 ; 20.026       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[11]                  ;
; 19.810 ; 20.026       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[12]                  ;
; 19.810 ; 20.026       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[13]                  ;
; 19.810 ; 20.026       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[14]                  ;
; 19.810 ; 20.026       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[15]                  ;
; 19.810 ; 20.026       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[16]                  ;
; 19.810 ; 20.026       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[17]                  ;
; 19.810 ; 20.026       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[18]                  ;
; 19.810 ; 20.026       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[19]                  ;
; 19.810 ; 20.026       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[20]                  ;
; 19.811 ; 20.027       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[0]                   ;
; 19.811 ; 20.027       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[1]                   ;
; 19.811 ; 20.027       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[2]                   ;
; 19.811 ; 20.027       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[3]                   ;
; 19.811 ; 20.027       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[4]                   ;
; 19.811 ; 20.027       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[5]                   ;
; 19.811 ; 20.027       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[6]                   ;
; 19.811 ; 20.027       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[7]                   ;
; 19.811 ; 20.027       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[8]                   ;
; 19.811 ; 20.027       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[9]                   ;
; 19.946 ; 19.946       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[0]|clk                       ;
; 19.946 ; 19.946       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[1]|clk                       ;
; 19.946 ; 19.946       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[2]|clk                       ;
; 19.946 ; 19.946       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[3]|clk                       ;
; 19.946 ; 19.946       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[4]|clk                       ;
; 19.946 ; 19.946       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[5]|clk                       ;
; 19.946 ; 19.946       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[6]|clk                       ;
; 19.946 ; 19.946       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[7]|clk                       ;
; 19.946 ; 19.946       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[8]|clk                       ;
; 19.946 ; 19.946       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[9]|clk                       ;
; 19.948 ; 19.948       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[10]|clk                      ;
; 19.948 ; 19.948       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[11]|clk                      ;
; 19.948 ; 19.948       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[12]|clk                      ;
; 19.948 ; 19.948       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[13]|clk                      ;
; 19.948 ; 19.948       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[14]|clk                      ;
; 19.948 ; 19.948       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[15]|clk                      ;
; 19.948 ; 19.948       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[16]|clk                      ;
; 19.948 ; 19.948       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[17]|clk                      ;
; 19.948 ; 19.948       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[18]|clk                      ;
; 19.948 ; 19.948       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[19]|clk                      ;
; 19.948 ; 19.948       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[20]|clk                      ;
; 19.951 ; 19.951       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; vga|lcd|next_pal_dac_cyc~clkctrl|inclk[0] ;
; 19.951 ; 19.951       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; vga|lcd|next_pal_dac_cyc~clkctrl|outclk   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; vga|lcd|next_pal_dac_cyc|q                ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; vga|lcd|next_pal_dac_cyc|q                ;
; 20.047 ; 20.047       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; vga|lcd|next_pal_dac_cyc~clkctrl|inclk[0] ;
; 20.047 ; 20.047       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; vga|lcd|next_pal_dac_cyc~clkctrl|outclk   ;
; 20.050 ; 20.050       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[10]|clk                      ;
; 20.050 ; 20.050       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[11]|clk                      ;
; 20.050 ; 20.050       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[12]|clk                      ;
; 20.050 ; 20.050       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[13]|clk                      ;
; 20.050 ; 20.050       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[14]|clk                      ;
; 20.050 ; 20.050       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[15]|clk                      ;
; 20.050 ; 20.050       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[16]|clk                      ;
; 20.050 ; 20.050       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[17]|clk                      ;
; 20.050 ; 20.050       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[18]|clk                      ;
; 20.050 ; 20.050       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[19]|clk                      ;
; 20.050 ; 20.050       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[20]|clk                      ;
; 20.051 ; 20.051       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[0]|clk                       ;
; 20.051 ; 20.051       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[1]|clk                       ;
; 20.051 ; 20.051       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[2]|clk                       ;
; 20.051 ; 20.051       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[3]|clk                       ;
; 20.051 ; 20.051       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[4]|clk                       ;
; 20.051 ; 20.051       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[5]|clk                       ;
; 20.051 ; 20.051       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[6]|clk                       ;
; 20.051 ; 20.051       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[7]|clk                       ;
; 20.051 ; 20.051       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[8]|clk                       ;
; 20.051 ; 20.051       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[9]|clk                       ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[0]                   ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[10]                  ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[11]                  ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[12]                  ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[13]                  ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[14]                  ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[15]                  ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[16]                  ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[17]                  ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[18]                  ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[0]                                                                                                                                ;
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[10]                                                                                                                               ;
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[11]                                                                                                                               ;
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[12]                                                                                                                               ;
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[13]                                                                                                                               ;
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[14]                                                                                                                               ;
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[15]                                                                                                                               ;
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[16]                                                                                                                               ;
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[17]                                                                                                                               ;
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[18]                                                                                                                               ;
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[19]                                                                                                                               ;
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[1]                                                                                                                                ;
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[20]                                                                                                                               ;
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[21]                                                                                                                               ;
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[22]                                                                                                                               ;
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[23]                                                                                                                               ;
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[24]                                                                                                                               ;
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[25]                                                                                                                               ;
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[26]                                                                                                                               ;
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[27]                                                                                                                               ;
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[28]                                                                                                                               ;
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[29]                                                                                                                               ;
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[2]                                                                                                                                ;
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[30]                                                                                                                               ;
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[31]                                                                                                                               ;
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[3]                                                                                                                                ;
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[4]                                                                                                                                ;
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[5]                                                                                                                                ;
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[6]                                                                                                                                ;
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[7]                                                                                                                                ;
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[8]                                                                                                                                ;
; 39.713 ; 39.984       ; 0.271          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[9]                                                                                                                                ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[0]                                                                                                                                ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[10]                                                                                                                               ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[11]                                                                                                                               ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[12]                                                                                                                               ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[13]                                                                                                                               ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[14]                                                                                                                               ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[15]                                                                                                                               ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[16]                                                                                                                               ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[17]                                                                                                                               ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[18]                                                                                                                               ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[19]                                                                                                                               ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[1]                                                                                                                                ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[20]                                                                                                                               ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[21]                                                                                                                               ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[22]                                                                                                                               ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[23]                                                                                                                               ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[24]                                                                                                                               ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[25]                                                                                                                               ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[26]                                                                                                                               ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[27]                                                                                                                               ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[28]                                                                                                                               ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[29]                                                                                                                               ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[2]                                                                                                                                ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[30]                                                                                                                               ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[31]                                                                                                                               ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[3]                                                                                                                                ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[4]                                                                                                                                ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[5]                                                                                                                                ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[6]                                                                                                                                ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[7]                                                                                                                                ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[8]                                                                                                                                ;
; 39.729 ; 40.000       ; 0.271          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_signmul17:signmul17|p[9]                                                                                                                                ;
; 39.741 ; 39.971       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|altshift_taps:ovf_pipe_rtl_0|shift_taps_65m:auto_generated|altsyncram_1d81:altsyncram2|ram_block3a0~portb_address_reg0 ;
; 39.742 ; 39.972       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|altshift_taps:ovf_pipe_rtl_0|shift_taps_65m:auto_generated|altsyncram_1d81:altsyncram2|ram_block3a0~porta_address_reg0 ;
; 39.744 ; 39.974       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|altshift_taps:ovf_pipe_rtl_0|shift_taps_65m:auto_generated|altsyncram_1d81:altsyncram2|ram_block3a0~porta_datain_reg0  ;
; 39.746 ; 39.976       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|altshift_taps:ovf_pipe_rtl_0|shift_taps_65m:auto_generated|altsyncram_1d81:altsyncram2|ram_block3a0                    ;
; 39.746 ; 39.976       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|altshift_taps:ovf_pipe_rtl_0|shift_taps_65m:auto_generated|altsyncram_1d81:altsyncram2|ram_block3a1                    ;
; 39.746 ; 39.976       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|altshift_taps:ovf_pipe_rtl_0|shift_taps_65m:auto_generated|altsyncram_1d81:altsyncram2|ram_block3a2                    ;
; 39.747 ; 39.963       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|d_pipe[10][17]                                                                                                         ;
; 39.747 ; 39.963       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|d_pipe[4][18]                                                                                                          ;
; 39.747 ; 39.963       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|d_pipe[5][18]                                                                                                          ;
; 39.747 ; 39.963       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|d_pipe[5][25]                                                                                                          ;
; 39.747 ; 39.963       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|d_pipe[6][18]                                                                                                          ;
; 39.747 ; 39.963       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|d_pipe[6][19]                                                                                                          ;
; 39.747 ; 39.963       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|d_pipe[7][18]                                                                                                          ;
; 39.747 ; 39.963       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|d_pipe[9][19]                                                                                                          ;
; 39.747 ; 39.963       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|q_pipe[2][0]                                                                                                           ;
; 39.747 ; 39.963       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|q_pipe[3][1]                                                                                                           ;
; 39.747 ; 39.963       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|s_pipe[10][16]                                                                                                         ;
; 39.747 ; 39.963       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|s_pipe[10][17]                                                                                                         ;
; 39.747 ; 39.963       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|s_pipe[10][18]                                                                                                         ;
; 39.747 ; 39.963       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|s_pipe[10][19]                                                                                                         ;
; 39.747 ; 39.963       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|s_pipe[10][20]                                                                                                         ;
; 39.747 ; 39.963       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|s_pipe[10][21]                                                                                                         ;
; 39.747 ; 39.963       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|s_pipe[3][16]                                                                                                          ;
; 39.747 ; 39.963       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|s_pipe[5][10]                                                                                                          ;
; 39.747 ; 39.963       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|s_pipe[5][11]                                                                                                          ;
; 39.747 ; 39.963       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|s_pipe[5][12]                                                                                                          ;
; 39.747 ; 39.963       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|s_pipe[5][13]                                                                                                          ;
; 39.747 ; 39.963       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|s_pipe[5][14]                                                                                                          ;
; 39.747 ; 39.963       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|s_pipe[5][15]                                                                                                          ;
; 39.747 ; 39.963       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|s_pipe[5][5]                                                                                                           ;
; 39.747 ; 39.963       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|s_pipe[5][6]                                                                                                           ;
; 39.747 ; 39.963       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|s_pipe[5][7]                                                                                                           ;
; 39.747 ; 39.963       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|s_pipe[5][8]                                                                                                           ;
; 39.747 ; 39.963       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|s_pipe[5][9]                                                                                                           ;
; 39.747 ; 39.963       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|s_pipe[6][10]                                                                                                          ;
; 39.747 ; 39.963       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|s_pipe[6][11]                                                                                                          ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+------------------+------------+--------+--------+------------+---------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------------+------------+--------+--------+------------+---------------------------------+
; sd_miso_         ; clk_50_    ; 6.926  ; 7.409  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_data_[*]   ; clk_50_    ; 6.497  ; 6.942  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[0]  ; clk_50_    ; 6.441  ; 6.907  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[1]  ; clk_50_    ; 6.497  ; 6.935  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[2]  ; clk_50_    ; 6.098  ; 6.541  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[3]  ; clk_50_    ; 6.477  ; 6.942  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[4]  ; clk_50_    ; 6.361  ; 6.808  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[5]  ; clk_50_    ; 6.431  ; 6.869  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[6]  ; clk_50_    ; 6.416  ; 6.849  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[7]  ; clk_50_    ; 6.459  ; 6.879  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[8]  ; clk_50_    ; 6.423  ; 6.854  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[9]  ; clk_50_    ; 6.367  ; 6.817  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[10] ; clk_50_    ; 6.448  ; 6.877  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[11] ; clk_50_    ; 6.073  ; 6.508  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[12] ; clk_50_    ; 6.261  ; 6.714  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[13] ; clk_50_    ; 6.487  ; 6.917  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[14] ; clk_50_    ; 6.469  ; 6.909  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[15] ; clk_50_    ; 6.402  ; 6.839  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; flash_data_[*]   ; clk_50_    ; 16.168 ; 16.767 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[0]  ; clk_50_    ; 15.428 ; 16.012 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[1]  ; clk_50_    ; 16.168 ; 16.767 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[2]  ; clk_50_    ; 14.882 ; 15.423 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[3]  ; clk_50_    ; 8.955  ; 9.477  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[4]  ; clk_50_    ; 7.998  ; 8.480  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[5]  ; clk_50_    ; 7.515  ; 7.980  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[6]  ; clk_50_    ; 7.311  ; 7.791  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[7]  ; clk_50_    ; 8.314  ; 8.925  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[8]  ; clk_50_    ; 8.278  ; 8.847  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[9]  ; clk_50_    ; 7.904  ; 8.449  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[10] ; clk_50_    ; 7.958  ; 8.566  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[11] ; clk_50_    ; 7.689  ; 8.165  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[12] ; clk_50_    ; 7.910  ; 8.380  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[13] ; clk_50_    ; 7.873  ; 8.393  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[14] ; clk_50_    ; 7.250  ; 7.756  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[15] ; clk_50_    ; 7.690  ; 8.279  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; key_             ; clk_50_    ; 3.922  ; 4.421  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_kclk_        ; clk_50_    ; 3.739  ; 4.179  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_kdat_        ; clk_50_    ; 3.810  ; 4.261  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mclk_        ; clk_50_    ; 3.741  ; 4.173  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mdat_        ; clk_50_    ; 3.971  ; 4.464  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; sw_[*]           ; clk_50_    ; 17.118 ; 17.691 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[0]          ; clk_50_    ; 17.118 ; 17.691 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[1]          ; clk_50_    ; 16.557 ; 17.050 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[2]          ; clk_50_    ; 16.354 ; 16.767 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[3]          ; clk_50_    ; 7.660  ; 8.176  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[4]          ; clk_50_    ; 10.092 ; 10.538 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[5]          ; clk_50_    ; 7.617  ; 8.099  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[6]          ; clk_50_    ; 8.418  ; 8.878  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[7]          ; clk_50_    ; 8.382  ; 8.794  ; Rise       ; pll|altpll_component|pll|clk[2] ;
+------------------+------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+------------------+------------+--------+--------+------------+---------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------------+------------+--------+--------+------------+---------------------------------+
; sd_miso_         ; clk_50_    ; -6.301 ; -6.767 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_data_[*]   ; clk_50_    ; -5.476 ; -5.897 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[0]  ; clk_50_    ; -5.839 ; -6.297 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[1]  ; clk_50_    ; -5.882 ; -6.306 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[2]  ; clk_50_    ; -5.499 ; -5.929 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[3]  ; clk_50_    ; -5.874 ; -6.330 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[4]  ; clk_50_    ; -5.763 ; -6.201 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[5]  ; clk_50_    ; -5.829 ; -6.260 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[6]  ; clk_50_    ; -5.816 ; -6.241 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[7]  ; clk_50_    ; -5.845 ; -6.253 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[8]  ; clk_50_    ; -5.823 ; -6.246 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[9]  ; clk_50_    ; -5.758 ; -6.194 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[10] ; clk_50_    ; -5.847 ; -6.268 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[11] ; clk_50_    ; -5.476 ; -5.897 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[12] ; clk_50_    ; -5.666 ; -6.111 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[13] ; clk_50_    ; -5.884 ; -6.306 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[14] ; clk_50_    ; -5.866 ; -6.298 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[15] ; clk_50_    ; -5.801 ; -6.231 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; flash_data_[*]   ; clk_50_    ; -5.825 ; -6.356 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[0]  ; clk_50_    ; -6.620 ; -7.011 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[1]  ; clk_50_    ; -6.908 ; -7.380 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[2]  ; clk_50_    ; -6.264 ; -6.764 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[3]  ; clk_50_    ; -7.864 ; -8.351 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[4]  ; clk_50_    ; -6.650 ; -7.080 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[5]  ; clk_50_    ; -6.577 ; -6.993 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[6]  ; clk_50_    ; -6.142 ; -6.614 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[7]  ; clk_50_    ; -6.497 ; -6.990 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[8]  ; clk_50_    ; -7.386 ; -7.862 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[9]  ; clk_50_    ; -6.849 ; -7.367 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[10] ; clk_50_    ; -6.477 ; -6.928 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[11] ; clk_50_    ; -6.437 ; -6.869 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[12] ; clk_50_    ; -6.870 ; -7.330 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[13] ; clk_50_    ; -6.139 ; -6.548 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[14] ; clk_50_    ; -6.043 ; -6.525 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[15] ; clk_50_    ; -5.825 ; -6.356 ; Rise       ; pll|altpll_component|pll|clk[2] ;
; key_             ; clk_50_    ; -3.290 ; -3.785 ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_kclk_        ; clk_50_    ; -3.123 ; -3.548 ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_kdat_        ; clk_50_    ; -3.191 ; -3.627 ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mclk_        ; clk_50_    ; -3.124 ; -3.541 ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mdat_        ; clk_50_    ; -3.346 ; -3.822 ; Rise       ; pll|altpll_component|pll|clk[2] ;
; sw_[*]           ; clk_50_    ; -3.292 ; -3.777 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[0]          ; clk_50_    ; -3.292 ; -3.777 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[1]          ; clk_50_    ; -7.256 ; -7.643 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[2]          ; clk_50_    ; -7.706 ; -8.063 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[3]          ; clk_50_    ; -6.620 ; -7.101 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[4]          ; clk_50_    ; -8.640 ; -9.010 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[5]          ; clk_50_    ; -6.672 ; -7.090 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[6]          ; clk_50_    ; -7.200 ; -7.636 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[7]          ; clk_50_    ; -6.617 ; -6.940 ; Rise       ; pll|altpll_component|pll|clk[2] ;
+------------------+------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+------------------+------------+--------+--------+------------+---------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------------+------------+--------+--------+------------+---------------------------------+
; sd_mosi_         ; clk_50_    ; 2.386  ; 1.987  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sd_sclk_         ; clk_50_    ; 2.031  ; 1.660  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_addr_[*]   ; clk_50_    ; -0.197 ; -0.336 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[0]  ; clk_50_    ; -0.216 ; -0.355 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[1]  ; clk_50_    ; -0.197 ; -0.336 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[2]  ; clk_50_    ; -0.197 ; -0.336 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[3]  ; clk_50_    ; -0.217 ; -0.356 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[4]  ; clk_50_    ; -0.197 ; -0.336 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[5]  ; clk_50_    ; -0.227 ; -0.366 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[6]  ; clk_50_    ; -0.208 ; -0.347 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[7]  ; clk_50_    ; -0.198 ; -0.337 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[8]  ; clk_50_    ; -0.228 ; -0.367 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[9]  ; clk_50_    ; -0.208 ; -0.347 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[10] ; clk_50_    ; -0.197 ; -0.336 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[11] ; clk_50_    ; -0.218 ; -0.357 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_ba_[*]     ; clk_50_    ; 0.629  ; 0.527  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_ba_[0]    ; clk_50_    ; 0.629  ; 0.527  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_ba_[1]    ; clk_50_    ; 0.426  ; 0.334  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_cas_n_     ; clk_50_    ; 0.196  ; 0.107  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_ce_        ; clk_50_    ; 0.502  ; 0.372  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_clk_       ; clk_50_    ; -0.764 ;        ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_cs_n_      ; clk_50_    ; 0.377  ; 0.260  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_data_[*]   ; clk_50_    ; 6.423  ; 6.035  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[0]  ; clk_50_    ; 4.078  ; 3.912  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[1]  ; clk_50_    ; 4.562  ; 4.385  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[2]  ; clk_50_    ; 4.191  ; 4.068  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[3]  ; clk_50_    ; 6.423  ; 6.035  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[4]  ; clk_50_    ; 4.487  ; 4.368  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[5]  ; clk_50_    ; 4.121  ; 3.988  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[6]  ; clk_50_    ; 4.174  ; 4.007  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[7]  ; clk_50_    ; 4.329  ; 4.147  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[8]  ; clk_50_    ; 4.020  ; 3.881  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[9]  ; clk_50_    ; 3.931  ; 3.805  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[10] ; clk_50_    ; 4.488  ; 4.346  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[11] ; clk_50_    ; 4.998  ; 4.820  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[12] ; clk_50_    ; 5.067  ; 4.945  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[13] ; clk_50_    ; 4.015  ; 3.867  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[14] ; clk_50_    ; 4.300  ; 4.108  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[15] ; clk_50_    ; 4.750  ; 4.557  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_ras_n_     ; clk_50_    ; 0.366  ; 0.250  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_we_n_      ; clk_50_    ; 2.189  ; 1.883  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_b_[*]    ; clk_50_    ; -0.006 ; -0.157 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[0]   ; clk_50_    ; -0.006 ; -0.157 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[1]   ; clk_50_    ; -0.006 ; -0.157 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[2]   ; clk_50_    ; -0.006 ; -0.157 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[3]   ; clk_50_    ; -0.023 ; -0.174 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_g_[*]    ; clk_50_    ; 0.000  ; -0.151 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[0]   ; clk_50_    ; 0.000  ; -0.151 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[1]   ; clk_50_    ; -0.015 ; -0.166 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[2]   ; clk_50_    ; -0.023 ; -0.174 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[3]   ; clk_50_    ; -0.010 ; -0.161 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_hsync_   ; clk_50_    ; 1.362  ; 1.210  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_r_[*]    ; clk_50_    ; -0.003 ; -0.154 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[0]   ; clk_50_    ; -0.006 ; -0.157 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[1]   ; clk_50_    ; -0.023 ; -0.174 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[2]   ; clk_50_    ; -0.020 ; -0.171 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[3]   ; clk_50_    ; -0.003 ; -0.154 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_vsync_   ; clk_50_    ; 4.700  ; 4.898  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sd_ss_           ; clk_50_    ; 1.600  ; 1.256  ; Fall       ; pll|altpll_component|pll|clk[0] ;
; sdram_clk_       ; clk_50_    ;        ; -0.911 ; Fall       ; pll|altpll_component|pll|clk[0] ;
; chassis_spk_     ; clk_50_    ; 5.404  ; 5.118  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; flash_addr_[*]   ; clk_50_    ; 8.182  ; 6.883  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[0]  ; clk_50_    ; 4.627  ; 4.243  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[1]  ; clk_50_    ; 3.901  ; 3.612  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[2]  ; clk_50_    ; 4.361  ; 3.954  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[3]  ; clk_50_    ; 4.374  ; 3.969  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[4]  ; clk_50_    ; 4.090  ; 3.770  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[5]  ; clk_50_    ; 4.373  ; 3.982  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[6]  ; clk_50_    ; 4.597  ; 4.208  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[7]  ; clk_50_    ; 4.071  ; 3.679  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[8]  ; clk_50_    ; 5.232  ; 4.857  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[9]  ; clk_50_    ; 5.199  ; 4.827  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[10] ; clk_50_    ; 5.011  ; 4.614  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[11] ; clk_50_    ; 4.892  ; 4.512  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[12] ; clk_50_    ; 5.075  ; 4.727  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[13] ; clk_50_    ; 4.933  ; 4.514  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[14] ; clk_50_    ; 4.753  ; 4.484  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[15] ; clk_50_    ; 5.237  ; 4.832  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[16] ; clk_50_    ; 4.484  ; 4.121  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[17] ; clk_50_    ; 8.182  ; 6.883  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[18] ; clk_50_    ; 4.076  ; 3.685  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[19] ; clk_50_    ; 4.113  ; 3.715  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[20] ; clk_50_    ; 4.368  ; 3.967  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[21] ; clk_50_    ; 4.402  ; 4.019  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; flash_ce_n_      ; clk_50_    ; 15.960 ; 16.338 ; Rise       ; pll|altpll_component|pll|clk[2] ;
; flash_oe_n_      ; clk_50_    ; 15.686 ; 16.077 ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex0_[*]         ; clk_50_    ; 7.997  ; 7.821  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[0]        ; clk_50_    ; 7.706  ; 7.424  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[1]        ; clk_50_    ; 7.322  ; 7.011  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[2]        ; clk_50_    ; 7.698  ; 7.370  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[3]        ; clk_50_    ; 7.997  ; 7.670  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[4]        ; clk_50_    ; 7.864  ; 7.573  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[5]        ; clk_50_    ; 7.638  ; 7.352  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[6]        ; clk_50_    ; 7.519  ; 7.821  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex1_[*]         ; clk_50_    ; 8.411  ; 8.253  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[0]        ; clk_50_    ; 7.964  ; 7.684  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[1]        ; clk_50_    ; 7.955  ; 7.692  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[2]        ; clk_50_    ; 7.989  ; 7.688  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[3]        ; clk_50_    ; 7.997  ; 7.670  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[4]        ; clk_50_    ; 7.960  ; 7.660  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[5]        ; clk_50_    ; 8.411  ; 8.086  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[6]        ; clk_50_    ; 7.948  ; 8.253  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex2_[*]         ; clk_50_    ; 8.513  ; 8.694  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[0]        ; clk_50_    ; 8.513  ; 8.160  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[1]        ; clk_50_    ; 8.341  ; 7.999  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[2]        ; clk_50_    ; 8.449  ; 8.125  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[3]        ; clk_50_    ; 8.332  ; 7.998  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[4]        ; clk_50_    ; 8.377  ; 8.040  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[5]        ; clk_50_    ; 8.377  ; 8.046  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[6]        ; clk_50_    ; 8.327  ; 8.694  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex3_[*]         ; clk_50_    ; 9.177  ; 9.177  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[0]        ; clk_50_    ; 8.795  ; 8.485  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[1]        ; clk_50_    ; 9.135  ; 8.825  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[2]        ; clk_50_    ; 9.005  ; 8.693  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[3]        ; clk_50_    ; 9.068  ; 8.730  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[4]        ; clk_50_    ; 9.176  ; 8.842  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[5]        ; clk_50_    ; 9.177  ; 8.842  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[6]        ; clk_50_    ; 8.830  ; 9.177  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ledg_[*]         ; clk_50_    ; 9.637  ; 8.388  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[0]        ; clk_50_    ; 5.754  ; 5.400  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[1]        ; clk_50_    ; 5.921  ; 5.631  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[2]        ; clk_50_    ; 9.637  ; 8.388  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[3]        ; clk_50_    ; 5.780  ; 5.400  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[4]        ; clk_50_    ; 4.423  ; 4.026  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[5]        ; clk_50_    ; 4.391  ; 3.998  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[6]        ; clk_50_    ; 4.445  ; 4.037  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[7]        ; clk_50_    ; 5.671  ; 5.221  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[8]        ; clk_50_    ; 4.494  ; 4.128  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[9]        ; clk_50_    ; 4.691  ; 4.305  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_kdat_        ; clk_50_    ; 5.416  ; 4.987  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mclk_        ; clk_50_    ; 4.561  ; 4.937  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mdat_        ; clk_50_    ; 8.197  ; 7.788  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; speaker_l_       ; clk_50_    ; 4.204  ; 3.936  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; speaker_r_       ; clk_50_    ; 4.387  ; 4.098  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; uart_txd_        ; clk_50_    ; 5.003  ; 4.642  ; Rise       ; pll|altpll_component|pll|clk[2] ;
+------------------+------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+------------------+------------+--------+--------+------------+---------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------------+------------+--------+--------+------------+---------------------------------+
; sd_mosi_         ; clk_50_    ; 1.960  ; 1.561  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sd_sclk_         ; clk_50_    ; 1.619  ; 1.248  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_addr_[*]   ; clk_50_    ; -0.591 ; -0.730 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[0]  ; clk_50_    ; -0.580 ; -0.719 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[1]  ; clk_50_    ; -0.560 ; -0.699 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[2]  ; clk_50_    ; -0.560 ; -0.699 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[3]  ; clk_50_    ; -0.580 ; -0.719 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[4]  ; clk_50_    ; -0.561 ; -0.700 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[5]  ; clk_50_    ; -0.591 ; -0.730 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[6]  ; clk_50_    ; -0.571 ; -0.710 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[7]  ; clk_50_    ; -0.561 ; -0.700 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[8]  ; clk_50_    ; -0.591 ; -0.730 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[9]  ; clk_50_    ; -0.571 ; -0.710 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[10] ; clk_50_    ; -0.561 ; -0.700 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[11] ; clk_50_    ; -0.581 ; -0.720 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_ba_[*]     ; clk_50_    ; 0.042  ; -0.051 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_ba_[0]    ; clk_50_    ; 0.237  ; 0.134  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_ba_[1]    ; clk_50_    ; 0.042  ; -0.051 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_cas_n_     ; clk_50_    ; -0.179 ; -0.270 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_ce_        ; clk_50_    ; 0.114  ; -0.015 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_clk_       ; clk_50_    ; -1.093 ;        ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_cs_n_      ; clk_50_    ; -0.006 ; -0.123 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_data_[*]   ; clk_50_    ; 1.137  ; 1.081  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[0]  ; clk_50_    ; 1.485  ; 1.423  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[1]  ; clk_50_    ; 1.576  ; 1.499  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[2]  ; clk_50_    ; 1.582  ; 1.534  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[3]  ; clk_50_    ; 3.630  ; 3.316  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[4]  ; clk_50_    ; 1.781  ; 1.709  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[5]  ; clk_50_    ; 1.490  ; 1.419  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[6]  ; clk_50_    ; 1.848  ; 1.777  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[7]  ; clk_50_    ; 1.593  ; 1.525  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[8]  ; clk_50_    ; 1.233  ; 1.138  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[9]  ; clk_50_    ; 1.232  ; 1.159  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[10] ; clk_50_    ; 1.497  ; 1.435  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[11] ; clk_50_    ; 1.716  ; 1.616  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[12] ; clk_50_    ; 1.728  ; 1.625  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[13] ; clk_50_    ; 1.592  ; 1.525  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[14] ; clk_50_    ; 1.137  ; 1.081  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[15] ; clk_50_    ; 1.725  ; 1.632  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_ras_n_     ; clk_50_    ; -0.016 ; -0.133 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_we_n_      ; clk_50_    ; 1.815  ; 1.507  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_b_[*]    ; clk_50_    ; -0.386 ; -0.537 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[0]   ; clk_50_    ; -0.368 ; -0.519 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[1]   ; clk_50_    ; -0.368 ; -0.519 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[2]   ; clk_50_    ; -0.368 ; -0.519 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[3]   ; clk_50_    ; -0.386 ; -0.537 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_g_[*]    ; clk_50_    ; -0.386 ; -0.537 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[0]   ; clk_50_    ; -0.362 ; -0.513 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[1]   ; clk_50_    ; -0.378 ; -0.529 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[2]   ; clk_50_    ; -0.386 ; -0.537 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[3]   ; clk_50_    ; -0.372 ; -0.523 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_hsync_   ; clk_50_    ; 0.952  ; 0.800  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_r_[*]    ; clk_50_    ; -0.386 ; -0.537 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[0]   ; clk_50_    ; -0.368 ; -0.519 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[1]   ; clk_50_    ; -0.386 ; -0.537 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[2]   ; clk_50_    ; -0.382 ; -0.533 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[3]   ; clk_50_    ; -0.366 ; -0.517 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_vsync_   ; clk_50_    ; 1.494  ; 1.691  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sd_ss_           ; clk_50_    ; 1.206  ; 0.860  ; Fall       ; pll|altpll_component|pll|clk[0] ;
; sdram_clk_       ; clk_50_    ;        ; -1.238 ; Fall       ; pll|altpll_component|pll|clk[0] ;
; chassis_spk_     ; clk_50_    ; 4.463  ; 4.206  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; flash_addr_[*]   ; clk_50_    ; 3.518  ; 3.229  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[0]  ; clk_50_    ; 4.227  ; 3.842  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[1]  ; clk_50_    ; 3.518  ; 3.229  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[2]  ; clk_50_    ; 3.971  ; 3.565  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[3]  ; clk_50_    ; 3.984  ; 3.580  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[4]  ; clk_50_    ; 3.700  ; 3.380  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[5]  ; clk_50_    ; 3.983  ; 3.591  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[6]  ; clk_50_    ; 4.198  ; 3.809  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[7]  ; clk_50_    ; 3.692  ; 3.300  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[8]  ; clk_50_    ; 4.807  ; 4.431  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[9]  ; clk_50_    ; 4.775  ; 4.402  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[10] ; clk_50_    ; 4.595  ; 4.198  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[11] ; clk_50_    ; 4.480  ; 4.099  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[12] ; clk_50_    ; 4.656  ; 4.306  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[13] ; clk_50_    ; 4.519  ; 4.101  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[14] ; clk_50_    ; 4.336  ; 4.065  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[15] ; clk_50_    ; 4.811  ; 4.407  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[16] ; clk_50_    ; 4.091  ; 3.727  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[17] ; clk_50_    ; 7.793  ; 6.495  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[18] ; clk_50_    ; 3.698  ; 3.306  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[19] ; clk_50_    ; 3.734  ; 3.336  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[20] ; clk_50_    ; 3.978  ; 3.578  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[21] ; clk_50_    ; 4.011  ; 3.628  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; flash_ce_n_      ; clk_50_    ; 5.930  ; 6.216  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; flash_oe_n_      ; clk_50_    ; 5.666  ; 5.965  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex0_[*]         ; clk_50_    ; 5.505  ; 5.217  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[0]        ; clk_50_    ; 5.875  ; 5.652  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[1]        ; clk_50_    ; 5.505  ; 5.217  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[2]        ; clk_50_    ; 5.915  ; 5.573  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[3]        ; clk_50_    ; 6.151  ; 5.860  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[4]        ; clk_50_    ; 6.043  ; 5.775  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[5]        ; clk_50_    ; 5.820  ; 5.556  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[6]        ; clk_50_    ; 5.709  ; 6.034  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex1_[*]         ; clk_50_    ; 5.233  ; 4.963  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[0]        ; clk_50_    ; 5.291  ; 4.963  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[1]        ; clk_50_    ; 5.297  ; 4.972  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[2]        ; clk_50_    ; 5.362  ; 4.972  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[3]        ; clk_50_    ; 5.292  ; 4.965  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[4]        ; clk_50_    ; 5.291  ; 5.009  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[5]        ; clk_50_    ; 5.709  ; 5.398  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[6]        ; clk_50_    ; 5.233  ; 5.627  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex2_[*]         ; clk_50_    ; 5.266  ; 4.959  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[0]        ; clk_50_    ; 5.429  ; 5.114  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[1]        ; clk_50_    ; 5.266  ; 4.959  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[2]        ; clk_50_    ; 5.368  ; 5.143  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[3]        ; clk_50_    ; 5.302  ; 4.963  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[4]        ; clk_50_    ; 5.381  ; 5.003  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[5]        ; clk_50_    ; 5.329  ; 5.006  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[6]        ; clk_50_    ; 5.318  ; 5.610  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex3_[*]         ; clk_50_    ; 5.122  ; 4.826  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[0]        ; clk_50_    ; 5.122  ; 4.826  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[1]        ; clk_50_    ; 5.444  ; 5.168  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[2]        ; clk_50_    ; 5.295  ; 5.059  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[3]        ; clk_50_    ; 5.375  ; 5.090  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[4]        ; clk_50_    ; 5.549  ; 5.167  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[5]        ; clk_50_    ; 5.491  ; 5.149  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[6]        ; clk_50_    ; 5.184  ; 5.515  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ledg_[*]         ; clk_50_    ; 4.001  ; 3.609  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[0]        ; clk_50_    ; 5.308  ; 4.953  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[1]        ; clk_50_    ; 5.469  ; 5.175  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[2]        ; clk_50_    ; 9.191  ; 7.940  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[3]        ; clk_50_    ; 5.334  ; 4.954  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[4]        ; clk_50_    ; 4.032  ; 3.635  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[5]        ; clk_50_    ; 4.001  ; 3.609  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[6]        ; clk_50_    ; 4.053  ; 3.646  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[7]        ; clk_50_    ; 5.231  ; 4.783  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[8]        ; clk_50_    ; 4.101  ; 3.733  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[9]        ; clk_50_    ; 4.290  ; 3.904  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_kdat_        ; clk_50_    ; 4.608  ; 4.291  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mclk_        ; clk_50_    ; 4.148  ; 4.525  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mdat_        ; clk_50_    ; 4.561  ; 4.191  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; speaker_l_       ; clk_50_    ; 3.802  ; 3.533  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; speaker_r_       ; clk_50_    ; 3.977  ; 3.688  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; uart_txd_        ; clk_50_    ; 4.589  ; 4.227  ; Rise       ; pll|altpll_component|pll|clk[2] ;
+------------------+------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------+
; Output Enable Times                                                                          ;
+------------------+------------+-------+-------+------------+---------------------------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+------------------+------------+-------+-------+------------+---------------------------------+
; sdram_data_[*]   ; clk_50_    ; 0.227 ; 0.214 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[0]  ; clk_50_    ; 0.786 ; 0.773 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[1]  ; clk_50_    ; 0.449 ; 0.436 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[2]  ; clk_50_    ; 0.459 ; 0.446 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[3]  ; clk_50_    ; 0.661 ; 0.648 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[4]  ; clk_50_    ; 0.251 ; 0.238 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[5]  ; clk_50_    ; 0.449 ; 0.436 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[6]  ; clk_50_    ; 0.271 ; 0.258 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[7]  ; clk_50_    ; 0.227 ; 0.214 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[8]  ; clk_50_    ; 0.821 ; 0.808 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[9]  ; clk_50_    ; 0.821 ; 0.808 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[10] ; clk_50_    ; 0.806 ; 0.793 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[11] ; clk_50_    ; 0.811 ; 0.798 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[12] ; clk_50_    ; 0.796 ; 0.783 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[13] ; clk_50_    ; 0.806 ; 0.793 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[14] ; clk_50_    ; 0.786 ; 0.773 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[15] ; clk_50_    ; 0.251 ; 0.238 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; ps2_mdat_        ; clk_50_    ; 4.971 ; 4.971 ; Rise       ; pll|altpll_component|pll|clk[2] ;
+------------------+------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                    ;
+------------------+------------+--------+--------+------------+---------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------------+------------+--------+--------+------------+---------------------------------+
; sdram_data_[*]   ; clk_50_    ; -0.641 ; -0.641 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[0]  ; clk_50_    ; -0.105 ; -0.105 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[1]  ; clk_50_    ; -0.429 ; -0.429 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[2]  ; clk_50_    ; -0.419 ; -0.419 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[3]  ; clk_50_    ; -0.225 ; -0.225 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[4]  ; clk_50_    ; -0.619 ; -0.619 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[5]  ; clk_50_    ; -0.429 ; -0.429 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[6]  ; clk_50_    ; -0.599 ; -0.599 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[7]  ; clk_50_    ; -0.641 ; -0.641 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[8]  ; clk_50_    ; -0.070 ; -0.070 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[9]  ; clk_50_    ; -0.070 ; -0.070 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[10] ; clk_50_    ; -0.085 ; -0.085 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[11] ; clk_50_    ; -0.080 ; -0.080 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[12] ; clk_50_    ; -0.095 ; -0.095 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[13] ; clk_50_    ; -0.085 ; -0.085 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[14] ; clk_50_    ; -0.105 ; -0.105 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[15] ; clk_50_    ; -0.619 ; -0.619 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; ps2_mdat_        ; clk_50_    ; 3.581  ; 3.581  ; Rise       ; pll|altpll_component|pll|clk[2] ;
+------------------+------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                 ;
+------------------+------------+-----------+-----------+------------+---------------------------------+
; Data Port        ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                 ;
+------------------+------------+-----------+-----------+------------+---------------------------------+
; sdram_data_[*]   ; clk_50_    ; 0.240     ; 0.240     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[0]  ; clk_50_    ; 0.822     ; 0.822     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[1]  ; clk_50_    ; 0.445     ; 0.445     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[2]  ; clk_50_    ; 0.455     ; 0.455     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[3]  ; clk_50_    ; 0.646     ; 0.646     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[4]  ; clk_50_    ; 0.258     ; 0.258     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[5]  ; clk_50_    ; 0.445     ; 0.445     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[6]  ; clk_50_    ; 0.278     ; 0.278     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[7]  ; clk_50_    ; 0.240     ; 0.240     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[8]  ; clk_50_    ; 0.849     ; 0.849     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[9]  ; clk_50_    ; 0.849     ; 0.849     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[10] ; clk_50_    ; 0.842     ; 0.842     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[11] ; clk_50_    ; 0.839     ; 0.839     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[12] ; clk_50_    ; 0.832     ; 0.832     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[13] ; clk_50_    ; 0.842     ; 0.842     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[14] ; clk_50_    ; 0.822     ; 0.822     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[15] ; clk_50_    ; 0.258     ; 0.258     ; Rise       ; pll|altpll_component|pll|clk[0] ;
; ps2_mdat_        ; clk_50_    ; 4.999     ; 5.006     ; Rise       ; pll|altpll_component|pll|clk[2] ;
+------------------+------------+-----------+-----------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                         ;
+------------------+------------+-----------+-----------+------------+---------------------------------+
; Data Port        ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                 ;
+------------------+------------+-----------+-----------+------------+---------------------------------+
; sdram_data_[*]   ; clk_50_    ; -0.629    ; -0.441    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[0]  ; clk_50_    ; -0.071    ; 0.117     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[1]  ; clk_50_    ; -0.433    ; -0.245    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[2]  ; clk_50_    ; -0.423    ; -0.235    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[3]  ; clk_50_    ; -0.240    ; -0.052    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[4]  ; clk_50_    ; -0.611    ; -0.423    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[5]  ; clk_50_    ; -0.433    ; -0.245    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[6]  ; clk_50_    ; -0.591    ; -0.403    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[7]  ; clk_50_    ; -0.629    ; -0.441    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[8]  ; clk_50_    ; -0.043    ; 0.145     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[9]  ; clk_50_    ; -0.043    ; 0.145     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[10] ; clk_50_    ; -0.051    ; 0.137     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[11] ; clk_50_    ; -0.053    ; 0.135     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[12] ; clk_50_    ; -0.061    ; 0.127     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[13] ; clk_50_    ; -0.051    ; 0.137     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[14] ; clk_50_    ; -0.071    ; 0.117     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[15] ; clk_50_    ; -0.611    ; -0.423    ; Rise       ; pll|altpll_component|pll|clk[0] ;
; ps2_mdat_        ; clk_50_    ; 3.594     ; 3.862     ; Rise       ; pll|altpll_component|pll|clk[2] ;
+------------------+------------+-----------+-----------+------------+---------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                    ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[0]              ; 1.384  ; 0.000         ;
; pll|altpll_component|pll|clk[2]              ; 1.955  ; 0.000         ;
; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 37.856 ; 0.000         ;
+----------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                    ;
+----------------------------------------------+-------+---------------+
; Clock                                        ; Slack ; End Point TNS ;
+----------------------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0]              ; 0.155 ; 0.000         ;
; pll|altpll_component|pll|clk[2]              ; 0.187 ; 0.000         ;
; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.206 ; 0.000         ;
+----------------------------------------------+-------+---------------+


+----------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                    ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[2] ; 78.315 ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                    ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[2] ; 0.595 ; 0.000         ;
+---------------------------------+-------+---------------+


+-----------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                      ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[0]              ; 4.746  ; 0.000         ;
; clk_50_                                      ; 9.425  ; 0.000         ;
; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 19.753 ; 0.000         ;
; pll|altpll_component|pll|clk[2]              ; 39.746 ; 0.000         ;
+----------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll|altpll_component|pll|clk[0]'                                                                                                                                                                                                    ;
+-------+---------------------------------------------------+-----------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                                                                 ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+-----------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 1.384 ; rst                                               ; sdspi:sdspi|ss                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 2.084        ; -0.068     ; 0.619      ;
; 1.566 ; zet:zet|zet_core:core|zet_fetch:fetch|state[2]    ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.094      ; 5.599      ;
; 1.634 ; zet:zet|zet_core:core|zet_fetch:fetch|state[0]    ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.094      ; 5.531      ;
; 1.656 ; zet:zet|zet_core:core|zet_fetch:fetch|state[1]    ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.094      ; 5.509      ;
; 1.724 ; zet:zet|zet_core:core|zet_fetch:fetch|modrm_l[6]  ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.095      ; 5.442      ;
; 1.797 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[6]      ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.095      ; 5.369      ;
; 1.832 ; zet:zet|zet_core:core|zet_fetch:fetch|modrm_l[4]  ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.095      ; 5.334      ;
; 1.889 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[2] ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.093      ; 5.275      ;
; 1.889 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[3]      ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.089      ; 5.271      ;
; 1.896 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[6] ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.095      ; 5.270      ;
; 1.902 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[2]      ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.094      ; 5.263      ;
; 1.902 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[3] ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.093      ; 5.262      ;
; 1.932 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[7]      ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.095      ; 5.234      ;
; 1.940 ; zet:zet|zet_core:core|zet_fetch:fetch|modrm_l[7]  ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.090      ; 5.221      ;
; 1.959 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[1] ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.094      ; 5.206      ;
; 2.045 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[4]      ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.095      ; 5.121      ;
; 2.047 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[1]      ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.094      ; 5.118      ;
; 2.098 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[0] ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.094      ; 5.067      ;
; 2.116 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[0]      ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.094      ; 5.049      ;
; 2.145 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[5]      ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.095      ; 5.021      ;
; 2.175 ; zet:zet|zet_core:core|zet_fetch:fetch|state[2]    ; wb_abrg:vga_brg|wbm_tga_o_r                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.094      ; 4.990      ;
; 2.209 ; zet:zet|zet_core:core|zet_fetch:fetch|modrm_l[5]  ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.095      ; 4.957      ;
; 2.246 ; zet:zet|zet_core:core|zet_fetch:fetch|state[0]    ; wb_abrg:vga_brg|wbm_tga_o_r                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.094      ; 4.919      ;
; 2.260 ; zet:zet|zet_core:core|zet_fetch:fetch|modrm_l[3]  ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.095      ; 4.906      ;
; 2.265 ; zet:zet|zet_core:core|zet_fetch:fetch|state[1]    ; wb_abrg:vga_brg|wbm_tga_o_r                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.094      ; 4.900      ;
; 2.285 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[4] ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.090      ; 4.876      ;
; 2.333 ; zet:zet|zet_core:core|zet_fetch:fetch|modrm_l[6]  ; wb_abrg:vga_brg|wbm_tga_o_r                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.095      ; 4.833      ;
; 2.365 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[5] ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.092      ; 4.798      ;
; 2.406 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[6]      ; wb_abrg:vga_brg|wbm_tga_o_r                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.095      ; 4.760      ;
; 2.441 ; zet:zet|zet_core:core|zet_fetch:fetch|modrm_l[4]  ; wb_abrg:vga_brg|wbm_tga_o_r                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.095      ; 4.725      ;
; 2.498 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[3]      ; wb_abrg:vga_brg|wbm_tga_o_r                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.089      ; 4.662      ;
; 2.511 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[3] ; wb_abrg:vga_brg|wbm_tga_o_r                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.093      ; 4.653      ;
; 2.514 ; zet:zet|zet_core:core|zet_fetch:fetch|pref_l[1]   ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.096      ; 4.653      ;
; 2.524 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[2] ; wb_abrg:vga_brg|wbm_tga_o_r                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.093      ; 4.640      ;
; 2.531 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[6] ; wb_abrg:vga_brg|wbm_tga_o_r                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.095      ; 4.635      ;
; 2.537 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[2]      ; wb_abrg:vga_brg|wbm_tga_o_r                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.094      ; 4.628      ;
; 2.541 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[7]      ; wb_abrg:vga_brg|wbm_tga_o_r                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.095      ; 4.625      ;
; 2.549 ; zet:zet|zet_core:core|zet_fetch:fetch|modrm_l[7]  ; wb_abrg:vga_brg|wbm_tga_o_r                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.090      ; 4.612      ;
; 2.568 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[1] ; wb_abrg:vga_brg|wbm_tga_o_r                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.094      ; 4.597      ;
; 2.654 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[4]      ; wb_abrg:vga_brg|wbm_tga_o_r                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.095      ; 4.512      ;
; 2.656 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[1]      ; wb_abrg:vga_brg|wbm_tga_o_r                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.094      ; 4.509      ;
; 2.733 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[0] ; wb_abrg:vga_brg|wbm_tga_o_r                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.094      ; 4.432      ;
; 2.751 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[0]      ; wb_abrg:vga_brg|wbm_tga_o_r                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.094      ; 4.414      ;
; 2.754 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[5]      ; wb_abrg:vga_brg|wbm_tga_o_r                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.095      ; 4.412      ;
; 2.841 ; zet:zet|zet_core:core|zet_decode:decode|dive      ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.092      ; 4.322      ;
; 2.869 ; zet:zet|zet_core:core|zet_fetch:fetch|modrm_l[3]  ; wb_abrg:vga_brg|wbm_tga_o_r                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.095      ; 4.297      ;
; 2.886 ; zet:zet|zet_core:core|zet_decode:decode|ext_int   ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.092      ; 4.277      ;
; 2.920 ; zet:zet|zet_core:core|zet_fetch:fetch|modrm_l[5]  ; wb_abrg:vga_brg|wbm_tga_o_r                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.095      ; 4.246      ;
; 2.930 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[4] ; wb_abrg:vga_brg|wbm_tga_o_r                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.090      ; 4.231      ;
; 2.931 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[7] ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.097      ; 4.237      ;
; 2.974 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[5] ; wb_abrg:vga_brg|wbm_tga_o_r                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.092      ; 4.189      ;
; 3.040 ; zet:zet|zet_core:core|zet_decode:decode|tfle      ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.092      ; 4.123      ;
; 3.123 ; zet:zet|zet_core:core|zet_fetch:fetch|pref_l[1]   ; wb_abrg:vga_brg|wbm_tga_o_r                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.096      ; 4.044      ;
; 3.176 ; wb_abrgr:sd_brg|wbm_sel_o[1]                      ; sdspi:sdspi|ss                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.031     ; 1.780      ;
; 3.486 ; zet:zet|zet_core:core|zet_decode:decode|dive      ; wb_abrg:vga_brg|wbm_tga_o_r                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.092      ; 3.677      ;
; 3.512 ; wb_abrgr:sd_brg|wbm_dat_o[8]                      ; sdspi:sdspi|ss                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.037     ; 1.438      ;
; 3.531 ; zet:zet|zet_core:core|zet_decode:decode|ext_int   ; wb_abrg:vga_brg|wbm_tga_o_r                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.092      ; 3.632      ;
; 3.598 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[7] ; wb_abrg:vga_brg|wbm_tga_o_r                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.097      ; 3.570      ;
; 3.685 ; zet:zet|zet_core:core|zet_decode:decode|tfle      ; wb_abrg:vga_brg|wbm_tga_o_r                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.092      ; 3.478      ;
; 3.843 ; wb_abrgr:sd_brg|wbm_we_o                          ; sdspi:sdspi|ss                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.025     ; 1.119      ;
; 3.857 ; zet:zet|zet_core:core|zet_decode:decode|seq[5]    ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.091      ; 3.305      ;
; 3.996 ; zet:zet|zet_core:core|zet_decode:decode|seq[4]    ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.091      ; 3.166      ;
; 3.997 ; wb_abrgr:sd_brg|wbm_stb                           ; sdspi:sdspi|ss                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.026     ; 0.964      ;
; 4.046 ; rst                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_rp[1]                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.075     ; 2.950      ;
; 4.081 ; rst                                               ; vga_fml:vga|fmlbrg:vgafmlbrg|state.TEST_HIT                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.080     ; 2.910      ;
; 4.083 ; rst                                               ; vga_fml:vga|fmlbrg:vgafmlbrg|state.REFILL_WAIT                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.080     ; 2.908      ;
; 4.084 ; zet:zet|zet_core:core|zet_decode:decode|seq[0]    ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.091      ; 3.078      ;
; 4.087 ; rst                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_rfc[3]                                                ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.077     ; 2.907      ;
; 4.087 ; rst                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_rfc[2]                                                ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.077     ; 2.907      ;
; 4.087 ; rst                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_rfc[1]                                                ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.077     ; 2.907      ;
; 4.133 ; zet:zet|zet_core:core|zet_decode:decode|seq[2]    ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.091      ; 3.029      ;
; 4.186 ; rst                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|sdram_adr[10]                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.075     ; 2.810      ;
; 4.186 ; rst                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|sdram_adr[11]                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.075     ; 2.810      ;
; 4.191 ; zet:zet|zet_core:core|zet_decode:decode|seq[1]    ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.091      ; 2.971      ;
; 4.196 ; rst                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|sdram_adr[8]                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.074     ; 2.801      ;
; 4.204 ; rst                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_refi[7]                                               ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.075     ; 2.792      ;
; 4.204 ; rst                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_refi[5]                                               ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.075     ; 2.792      ;
; 4.204 ; rst                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_refi[6]                                               ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.075     ; 2.792      ;
; 4.204 ; rst                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_refi[0]                                               ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.075     ; 2.792      ;
; 4.204 ; rst                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_refi[1]                                               ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.075     ; 2.792      ;
; 4.204 ; rst                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_refi[9]                                               ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.075     ; 2.792      ;
; 4.204 ; rst                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_refi[2]                                               ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.075     ; 2.792      ;
; 4.204 ; rst                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_refi[4]                                               ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.075     ; 2.792      ;
; 4.204 ; rst                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_refi[8]                                               ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.075     ; 2.792      ;
; 4.207 ; rst                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_rfc[0]                                                ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.075     ; 2.789      ;
; 4.207 ; rst                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_rp[0]                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.075     ; 2.789      ;
; 4.207 ; rst                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_cas                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.075     ; 2.789      ;
; 4.207 ; rst                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_rp[2]                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.075     ; 2.789      ;
; 4.207 ; rst                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|tim_wr[0]                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.075     ; 2.789      ;
; 4.218 ; rst                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|sdram_adr[1]                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.075     ; 2.778      ;
; 4.218 ; rst                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|sdram_adr[3]                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.075     ; 2.778      ;
; 4.218 ; rst                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|sdram_adr[2]                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.075     ; 2.778      ;
; 4.218 ; rst                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|sdram_adr[0]                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.075     ; 2.778      ;
; 4.218 ; rst                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|sdram_adr[7]                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.075     ; 2.778      ;
; 4.235 ; rst                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|csr_do[1]                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.074     ; 2.762      ;
; 4.244 ; rst                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|csr_do[0]                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.074     ; 2.753      ;
; 4.255 ; rst                                               ; hpdmc:hpdmc|hpdmc_ctlif:ctlif|sdram_rst                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.075     ; 2.741      ;
; 4.257 ; zet:zet|zet_core:core|zet_decode:decode|seq[3]    ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.091      ; 2.905      ;
; 4.263 ; zet:zet|zet_core:core|zet_decode:decode|seq[7]    ; wb_abrg:vga_brg|wbm_we_o_r                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; 0.091      ; 2.899      ;
; 4.282 ; rst                                               ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_planar_fml:planar|plane0[2] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[0] ; 7.084        ; -0.078     ; 2.711      ;
+-------+---------------------------------------------------+-----------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll|altpll_component|pll|clk[2]'                                                                                                                                                      ;
+--------+------------------------------------+--------------------------------------------+----------------------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                    ; Launch Clock                                 ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------------------------------+----------------------------------------------+---------------------------------+--------------+------------+------------+
; 1.955  ; wb_abrgr:wb_fmlbrg|ft_ack          ; wb_abrgr:wb_fmlbrg|sync_ack[0]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.104     ; 0.844      ;
; 2.019  ; wb_abrg:vga_brg|wbm_dat_i_r[2]     ; wb_abrg:vga_brg|wbs_dat_o_r[2]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.090     ; 0.794      ;
; 2.021  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[10] ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[10]         ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.091     ; 0.791      ;
; 2.054  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[8]  ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[8]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.094     ; 0.755      ;
; 2.096  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[1]  ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[1]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.094     ; 0.713      ;
; 2.154  ; wb_abrg:vga_brg|wbm_dat_i_r[13]    ; wb_abrg:vga_brg|wbs_dat_o_r[13]            ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.096     ; 0.653      ;
; 2.168  ; wb_abrg:vga_brg|wbm_dat_i_r[9]     ; wb_abrg:vga_brg|wbs_dat_o_r[9]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.093     ; 0.642      ;
; 2.170  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[5]  ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[5]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.096     ; 0.637      ;
; 2.175  ; wb_abrg:vga_brg|wbm_dat_i_r[0]     ; wb_abrg:vga_brg|wbs_dat_o_r[0]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.093     ; 0.635      ;
; 2.177  ; wb_abrg:vga_brg|wbm_dat_i_r[4]     ; wb_abrg:vga_brg|wbs_dat_o_r[4]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.089     ; 0.637      ;
; 2.179  ; wb_abrg:vga_brg|wbm_dat_i_r[3]     ; wb_abrg:vga_brg|wbs_dat_o_r[3]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.093     ; 0.631      ;
; 2.186  ; wb_abrg:vga_brg|wbm_dat_i_r[5]     ; wb_abrg:vga_brg|wbs_dat_o_r[5]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.088     ; 0.629      ;
; 2.248  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[6]  ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[6]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.096     ; 0.559      ;
; 2.282  ; wb_abrg:vga_brg|ft_ack             ; wb_abrg:vga_brg|sync_ack[0]                ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.090     ; 0.531      ;
; 2.284  ; wb_abrgr:sd_brg|ft_ack             ; wb_abrgr:sd_brg|sync_ack[0]                ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.090     ; 0.529      ;
; 2.295  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[5]  ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[5]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.097     ; 0.511      ;
; 2.351  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[3]  ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[3]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.091     ; 0.461      ;
; 2.353  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[9]  ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[9]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.091     ; 0.459      ;
; 2.354  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[11] ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[11]         ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.091     ; 0.458      ;
; 2.359  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[7]  ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[7]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.085     ; 0.459      ;
; 2.362  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[15] ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[15]         ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.085     ; 0.456      ;
; 2.365  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[8]  ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[8]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.091     ; 0.447      ;
; 2.366  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[4]  ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[4]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.096     ; 0.441      ;
; 2.368  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[15] ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[15]         ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.097     ; 0.438      ;
; 2.373  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[0]  ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[0]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.091     ; 0.439      ;
; 2.374  ; wb_abrg:vga_brg|wbm_dat_i_r[10]    ; wb_abrg:vga_brg|wbs_dat_o_r[10]            ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.091     ; 0.438      ;
; 2.374  ; wb_abrg:vga_brg|wbm_dat_i_r[8]     ; wb_abrg:vga_brg|wbs_dat_o_r[8]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.091     ; 0.438      ;
; 2.375  ; wb_abrg:vga_brg|wbm_dat_i_r[12]    ; wb_abrg:vga_brg|wbs_dat_o_r[12]            ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.091     ; 0.437      ;
; 2.430  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[14] ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[14]         ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.097     ; 0.376      ;
; 2.432  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[0]  ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[0]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.096     ; 0.375      ;
; 2.432  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[12] ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[12]         ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.097     ; 0.374      ;
; 2.432  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[3]  ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[3]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.097     ; 0.374      ;
; 2.433  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[7]  ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[7]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.097     ; 0.373      ;
; 2.433  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[11] ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[11]         ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.097     ; 0.373      ;
; 2.433  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[9]  ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[9]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.096     ; 0.374      ;
; 2.434  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[10] ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[10]         ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.097     ; 0.372      ;
; 2.434  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[2]  ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[2]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.096     ; 0.373      ;
; 2.435  ; wb_abrgr:wb_fmlbrg|wbm_dat_i_r[13] ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[13]         ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.097     ; 0.371      ;
; 2.437  ; wb_abrg:vga_brg|wbm_dat_i_r[7]     ; wb_abrg:vga_brg|wbs_dat_o_r[7]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.091     ; 0.375      ;
; 2.438  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[6]  ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[6]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.091     ; 0.374      ;
; 2.439  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[13] ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[13]         ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.091     ; 0.373      ;
; 2.439  ; wb_abrgr:sd_brg|wbm_dat_i_r[1]     ; wb_abrgr:sd_brg|wbs_dat_o_r[1]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.090     ; 0.374      ;
; 2.439  ; wb_abrg:vga_brg|wbm_dat_i_r[1]     ; wb_abrg:vga_brg|wbs_dat_o_r[1]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.090     ; 0.374      ;
; 2.439  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[1]  ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[1]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.091     ; 0.373      ;
; 2.439  ; wb_abrgr:sd_brg|wbm_dat_i_r[0]     ; wb_abrgr:sd_brg|wbs_dat_o_r[0]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.090     ; 0.374      ;
; 2.439  ; wb_abrgr:sd_brg|wbm_dat_i_r[5]     ; wb_abrgr:sd_brg|wbs_dat_o_r[5]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.090     ; 0.374      ;
; 2.439  ; wb_abrgr:sd_brg|wbm_dat_i_r[7]     ; wb_abrgr:sd_brg|wbs_dat_o_r[7]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.090     ; 0.374      ;
; 2.439  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[2]  ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[2]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.091     ; 0.373      ;
; 2.439  ; wb_abrgr:sd_brg|wbm_dat_i_r[3]     ; wb_abrgr:sd_brg|wbs_dat_o_r[3]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.090     ; 0.374      ;
; 2.440  ; wb_abrgr:sd_brg|wbm_dat_i_r[6]     ; wb_abrgr:sd_brg|wbs_dat_o_r[6]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.090     ; 0.373      ;
; 2.440  ; wb_abrgr:wb_csrbrg|ft_ack          ; wb_abrgr:wb_csrbrg|sync_ack[0]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.090     ; 0.373      ;
; 2.441  ; wb_abrg:vga_brg|wbm_dat_i_r[6]     ; wb_abrg:vga_brg|wbs_dat_o_r[6]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.091     ; 0.371      ;
; 2.441  ; wb_abrg:vga_brg|wbm_dat_i_r[15]    ; wb_abrg:vga_brg|wbs_dat_o_r[15]            ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.091     ; 0.371      ;
; 2.441  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[4]  ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[4]          ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.091     ; 0.371      ;
; 2.441  ; wb_abrgr:sd_brg|wbm_dat_i_r[4]     ; wb_abrgr:sd_brg|wbs_dat_o_r[4]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.090     ; 0.372      ;
; 2.441  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[12] ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[12]         ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.091     ; 0.371      ;
; 2.441  ; wb_abrg:vga_brg|wbm_dat_i_r[11]    ; wb_abrg:vga_brg|wbs_dat_o_r[11]            ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.091     ; 0.371      ;
; 2.442  ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[14] ; wb_abrgr:wb_csrbrg|wbs_dat_o_r[14]         ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.090     ; 0.371      ;
; 2.442  ; wb_abrg:vga_brg|wbm_dat_i_r[14]    ; wb_abrg:vga_brg|wbs_dat_o_r[14]            ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.090     ; 0.371      ;
; 2.442  ; wb_abrgr:sd_brg|wbm_dat_i_r[2]     ; wb_abrgr:sd_brg|wbs_dat_o_r[2]             ; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2] ; 2.916        ; -0.090     ; 0.371      ;
; 37.521 ; clk_gen:timerclk|cnt[20]           ; timer:timer|timer_counter:cnt0|bFilterClk1 ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; pll|altpll_component|pll|clk[2] ; 40.000       ; -1.509     ; 0.907      ;
; 53.098 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[17]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.856     ;
; 53.103 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[17]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.851     ;
; 53.124 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[18]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.830     ;
; 53.129 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[18]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.825     ;
; 53.162 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[16]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.792     ;
; 53.166 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[15]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.788     ;
; 53.167 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[16]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.787     ;
; 53.171 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[15]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.783     ;
; 53.183 ; serial:com1|dlh[6]                 ; serial:com1|BaudAcc1[17]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.771     ;
; 53.209 ; serial:com1|dlh[6]                 ; serial:com1|BaudAcc1[18]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.745     ;
; 53.230 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[14]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.724     ;
; 53.234 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[13]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.720     ;
; 53.235 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[14]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.719     ;
; 53.239 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[13]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.715     ;
; 53.245 ; serial:com1|dlh[4]                 ; serial:com1|BaudAcc1[17]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.709     ;
; 53.247 ; serial:com1|dlh[6]                 ; serial:com1|BaudAcc1[16]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.707     ;
; 53.251 ; serial:com1|dlh[6]                 ; serial:com1|BaudAcc1[15]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.703     ;
; 53.271 ; serial:com1|dlh[4]                 ; serial:com1|BaudAcc1[18]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.683     ;
; 53.298 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[12]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.656     ;
; 53.302 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[11]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.652     ;
; 53.303 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[12]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.651     ;
; 53.307 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[11]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.647     ;
; 53.309 ; serial:com1|dlh[4]                 ; serial:com1|BaudAcc1[16]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.645     ;
; 53.313 ; serial:com1|dlh[4]                 ; serial:com1|BaudAcc1[15]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.641     ;
; 53.315 ; serial:com1|dlh[6]                 ; serial:com1|BaudAcc1[14]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.639     ;
; 53.319 ; serial:com1|dlh[6]                 ; serial:com1|BaudAcc1[13]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.635     ;
; 53.366 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[10]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.588     ;
; 53.370 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[9]                    ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.584     ;
; 53.371 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[10]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.583     ;
; 53.375 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[9]                    ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.579     ;
; 53.377 ; serial:com1|dlh[4]                 ; serial:com1|BaudAcc1[14]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.577     ;
; 53.381 ; serial:com1|dlh[4]                 ; serial:com1|BaudAcc1[13]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.573     ;
; 53.383 ; serial:com1|dlh[6]                 ; serial:com1|BaudAcc1[12]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.571     ;
; 53.387 ; serial:com1|dlh[6]                 ; serial:com1|BaudAcc1[11]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.567     ;
; 53.436 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[8]                    ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.031     ; 26.520     ;
; 53.440 ; serial:com1|dlh[7]                 ; serial:com1|BaudAcc1[7]                    ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.031     ; 26.516     ;
; 53.441 ; serial:com1|dlh[3]                 ; serial:com1|BaudAcc1[17]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.513     ;
; 53.441 ; serial:com1|dlh[5]                 ; serial:com1|BaudAcc1[8]                    ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.031     ; 26.515     ;
; 53.445 ; serial:com1|dlh[4]                 ; serial:com1|BaudAcc1[12]                   ; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 26.509     ;
+--------+------------------------------------+--------------------------------------------+----------------------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc'                                                                                                                          ;
+--------+--------------------------+--------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 37.856 ; rst                      ; clk_gen:timerclk|cnt[19] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.217      ; 3.268      ;
; 37.856 ; rst                      ; clk_gen:timerclk|cnt[18] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.217      ; 3.268      ;
; 37.856 ; rst                      ; clk_gen:timerclk|cnt[17] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.217      ; 3.268      ;
; 37.856 ; rst                      ; clk_gen:timerclk|cnt[16] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.217      ; 3.268      ;
; 37.856 ; rst                      ; clk_gen:timerclk|cnt[15] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.217      ; 3.268      ;
; 37.856 ; rst                      ; clk_gen:timerclk|cnt[14] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.217      ; 3.268      ;
; 37.856 ; rst                      ; clk_gen:timerclk|cnt[13] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.217      ; 3.268      ;
; 37.856 ; rst                      ; clk_gen:timerclk|cnt[12] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.217      ; 3.268      ;
; 37.856 ; rst                      ; clk_gen:timerclk|cnt[11] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.217      ; 3.268      ;
; 37.856 ; rst                      ; clk_gen:timerclk|cnt[10] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.217      ; 3.268      ;
; 37.856 ; rst                      ; clk_gen:timerclk|cnt[20] ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.217      ; 3.268      ;
; 37.868 ; rst                      ; clk_gen:timerclk|cnt[9]  ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.215      ; 3.254      ;
; 37.868 ; rst                      ; clk_gen:timerclk|cnt[8]  ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.215      ; 3.254      ;
; 37.868 ; rst                      ; clk_gen:timerclk|cnt[7]  ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.215      ; 3.254      ;
; 37.868 ; rst                      ; clk_gen:timerclk|cnt[6]  ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.215      ; 3.254      ;
; 37.868 ; rst                      ; clk_gen:timerclk|cnt[5]  ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.215      ; 3.254      ;
; 37.868 ; rst                      ; clk_gen:timerclk|cnt[4]  ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.215      ; 3.254      ;
; 37.868 ; rst                      ; clk_gen:timerclk|cnt[3]  ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.215      ; 3.254      ;
; 37.868 ; rst                      ; clk_gen:timerclk|cnt[2]  ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.215      ; 3.254      ;
; 37.868 ; rst                      ; clk_gen:timerclk|cnt[1]  ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.215      ; 3.254      ;
; 37.868 ; rst                      ; clk_gen:timerclk|cnt[0]  ; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; 1.215      ; 3.254      ;
; 38.519 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.435      ;
; 38.567 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.387      ;
; 38.583 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.371      ;
; 38.586 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.368      ;
; 38.587 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.367      ;
; 38.597 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.357      ;
; 38.635 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.319      ;
; 38.635 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.319      ;
; 38.650 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.304      ;
; 38.651 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.303      ;
; 38.654 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.300      ;
; 38.655 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.299      ;
; 38.659 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.295      ;
; 38.665 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.289      ;
; 38.665 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.289      ;
; 38.702 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.252      ;
; 38.703 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.251      ;
; 38.703 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.251      ;
; 38.718 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.236      ;
; 38.719 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.235      ;
; 38.722 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.232      ;
; 38.723 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.231      ;
; 38.723 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.231      ;
; 38.727 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.227      ;
; 38.727 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.227      ;
; 38.732 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.222      ;
; 38.733 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.221      ;
; 38.733 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.221      ;
; 38.770 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.184      ;
; 38.771 ; clk_gen:timerclk|cnt[6]  ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.183      ;
; 38.771 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.183      ;
; 38.771 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.183      ;
; 38.786 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.168      ;
; 38.787 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[13] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.167      ;
; 38.790 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.164      ;
; 38.791 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[12] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.163      ;
; 38.791 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.163      ;
; 38.791 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.163      ;
; 38.795 ; clk_gen:timerclk|cnt[9]  ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.159      ;
; 38.795 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.159      ;
; 38.795 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.159      ;
; 38.800 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.154      ;
; 38.801 ; clk_gen:timerclk|cnt[6]  ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.153      ;
; 38.801 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.153      ;
; 38.801 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[13] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.153      ;
; 38.838 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.116      ;
; 38.839 ; clk_gen:timerclk|cnt[8]  ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.115      ;
; 38.839 ; clk_gen:timerclk|cnt[6]  ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.115      ;
; 38.839 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.115      ;
; 38.839 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[12] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.115      ;
; 38.854 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[13] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.100      ;
; 38.855 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[11] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.099      ;
; 38.857 ; clk_gen:timerclk|cnt[11] ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.035     ; 1.095      ;
; 38.858 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[12] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.096      ;
; 38.859 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[10] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.095      ;
; 38.859 ; clk_gen:timerclk|cnt[9]  ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.095      ;
; 38.859 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.095      ;
; 38.859 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.095      ;
; 38.863 ; clk_gen:timerclk|cnt[9]  ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.091      ;
; 38.863 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.091      ;
; 38.863 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.091      ;
; 38.868 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.086      ;
; 38.869 ; clk_gen:timerclk|cnt[8]  ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.085      ;
; 38.869 ; clk_gen:timerclk|cnt[6]  ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.085      ;
; 38.869 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[13] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.085      ;
; 38.869 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[11] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.085      ;
; 38.906 ; clk_gen:timerclk|cnt[10] ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.035     ; 1.046      ;
; 38.906 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.048      ;
; 38.907 ; clk_gen:timerclk|cnt[8]  ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.047      ;
; 38.907 ; clk_gen:timerclk|cnt[6]  ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.047      ;
; 38.907 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[12] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.047      ;
; 38.907 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[10] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.047      ;
; 38.921 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[9]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.035     ; 1.031      ;
; 38.921 ; clk_gen:timerclk|cnt[11] ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.035     ; 1.031      ;
; 38.922 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[11] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.032      ;
; 38.925 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[8]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.035     ; 1.027      ;
; 38.925 ; clk_gen:timerclk|cnt[11] ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.035     ; 1.027      ;
; 38.926 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[10] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.028      ;
; 38.927 ; clk_gen:timerclk|cnt[9]  ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 40.000       ; -0.033     ; 1.027      ;
+--------+--------------------------+--------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                           ; To Node                                                                                                                                                                                       ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.155 ; vga_fml:vga|fmlbrg:vgafmlbrg|index_r[0]                                                             ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram1_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~porta_address_reg0                                                      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.218      ; 0.477      ;
; 0.156 ; wb_abrgr:wb_fmlbrg|wbm_adr_o[19]                                                                    ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_datain_reg0                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.220      ; 0.480      ;
; 0.156 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[3] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a4~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.217      ; 0.477      ;
; 0.159 ; wb_abrgr:wb_fmlbrg|wbm_adr_o[16]                                                                    ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_datain_reg0                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.220      ; 0.483      ;
; 0.161 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[0] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a6~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.220      ; 0.485      ;
; 0.163 ; vga_fml:vga|vga_config_iface:config_iface|pal_addr[0]                                               ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_palette_regs_fml:palette_regs|altsyncram:palette_rtl_0|altsyncram_h8u1:auto_generated|ram_block1a0~porta_address_reg0                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.220      ; 0.487      ;
; 0.163 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[2] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a4~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.217      ; 0.484      ;
; 0.163 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[4] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a6~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.220      ; 0.487      ;
; 0.165 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[6] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a4~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.217      ; 0.486      ;
; 0.165 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[2] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a2~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.218      ; 0.487      ;
; 0.166 ; wb_abrgr:wb_fmlbrg|wbm_adr_o[17]                                                                    ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_datain_reg0                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.220      ; 0.490      ;
; 0.166 ; wb_abrgr:wb_fmlbrg|wbm_adr_o[18]                                                                    ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_datain_reg0                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.220      ; 0.490      ;
; 0.167 ; wb_abrg:vga_brg|wbm_dat_o[11]                                                                       ; vga_fml:vga|vga_config_iface:config_iface|altsyncram:graphics_ctrl[0][7]__1|altsyncram_dog1:auto_generated|ram_block1a0~porta_datain_reg0                                                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.220      ; 0.491      ;
; 0.168 ; vga_fml:vga|vga_lcd_fml:lcd|vga_crtc_fml:crtc|video_on_v                                            ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|altsyncram:mem_rtl_0|altsyncram_nec1:auto_generated|ram_block1a0~porta_datain_reg0                                                             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.220      ; 0.492      ;
; 0.169 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[3] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a0~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.215      ; 0.488      ;
; 0.170 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[5] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a6~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.220      ; 0.494      ;
; 0.172 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[1] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a4~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.217      ; 0.493      ;
; 0.172 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[6] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a6~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.220      ; 0.496      ;
; 0.173 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[4] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a4~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.217      ; 0.494      ;
; 0.175 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[1] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a2~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.218      ; 0.497      ;
; 0.175 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[5] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a2~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.218      ; 0.497      ;
; 0.175 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[2] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a6~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.220      ; 0.499      ;
; 0.176 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[2] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a0~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.215      ; 0.495      ;
; 0.179 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[1] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a6~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.220      ; 0.503      ;
; 0.180 ; vga_fml:vga|vga_config_iface:config_iface|graph_idx[2]                                              ; vga_fml:vga|vga_config_iface:config_iface|altsyncram:graphics_ctrl[0][7]__1|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0                                                    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.223      ; 0.507      ;
; 0.180 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[6] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a0~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.215      ; 0.499      ;
; 0.181 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[7] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a6~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.220      ; 0.505      ;
; 0.182 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[0] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a4~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.217      ; 0.503      ;
; 0.185 ; wb_abrg:vga_brg|wbm_adr_o[13]                                                                       ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_datain_reg0                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.218      ; 0.507      ;
; 0.185 ; wb_abrg:vga_brg|wbm_adr_o[15]                                                                       ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_datain_reg0                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.219      ; 0.508      ;
; 0.185 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[0] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a2~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.218      ; 0.507      ;
; 0.186 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|wp[6]                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|altsyncram:mem_rtl_0|altsyncram_nec1:auto_generated|ram_block1a0~porta_address_reg0                                                            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.216      ; 0.506      ;
; 0.186 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|char_addr_in[1] ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a0~porta_address_reg0 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.215      ; 0.505      ;
; 0.186 ; sdspi:sdspi|ss                                                                                      ; sdspi:sdspi|ss                                                                                                                                                                                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; vga_fml:vga|vga_config_iface:config_iface|crtc_idx[4]                                               ; vga_fml:vga|vga_config_iface:config_iface|crtc_idx[4]                                                                                                                                         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_fml:vga|vga_config_iface:config_iface|crtc_idx[1]                                               ; vga_fml:vga|vga_config_iface:config_iface|crtc_idx[1]                                                                                                                                         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_fml:vga|vga_config_iface:config_iface|crtc_idx[3]                                               ; vga_fml:vga|vga_config_iface:config_iface|crtc_idx[3]                                                                                                                                         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_fml:vga|vga_config_iface:config_iface|graph_idx[1]                                              ; vga_fml:vga|vga_config_iface:config_iface|altsyncram:graphics_ctrl[0][7]__1|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0                                                    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.223      ; 0.514      ;
; 0.187 ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_read_iface:read_iface|latch_sel                     ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_read_iface:read_iface|latch_sel                                                                                                               ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; hpdmc:hpdmc|hpdmc_datactl:datactl|counter_writedirection[1]                                         ; hpdmc:hpdmc|hpdmc_datactl:datactl|counter_writedirection[1]                                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; hpdmc:hpdmc|hpdmc_datactl:datactl|direction                                                         ; hpdmc:hpdmc|hpdmc_datactl:datactl|direction                                                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; wb_abrg:vga_brg|wbm_adr_o[12]                                                                       ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_datain_reg0                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.219      ; 0.510      ;
; 0.187 ; wb_abrgr:wb_fmlbrg|ft_ack                                                                           ; wb_abrgr:wb_fmlbrg|ft_ack                                                                                                                                                                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fmlbrg:fmlbrg|state.REFILL1                                                                         ; fmlbrg:fmlbrg|state.REFILL1                                                                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; hpdmc:hpdmc|hpdmc_datactl:datactl|ack_read2                                                         ; hpdmc:hpdmc|hpdmc_datactl:datactl|ack_read2                                                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; hpdmc:hpdmc|hpdmc_datactl:datactl|read_safe_counter[1]                                              ; hpdmc:hpdmc|hpdmc_datactl:datactl|read_safe_counter[1]                                                                                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; hpdmc:hpdmc|hpdmc_datactl:datactl|hpdmc_banktimer:banktimer2|precharge_safe                         ; hpdmc:hpdmc|hpdmc_datactl:datactl|hpdmc_banktimer:banktimer2|precharge_safe                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; hpdmc:hpdmc|hpdmc_datactl:datactl|hpdmc_banktimer:banktimer0|precharge_safe                         ; hpdmc:hpdmc|hpdmc_datactl:datactl|hpdmc_banktimer:banktimer0|precharge_safe                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; hpdmc:hpdmc|hpdmc_datactl:datactl|write_safe                                                        ; hpdmc:hpdmc|hpdmc_datactl:datactl|write_safe                                                                                                                                                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|state.READ                                                              ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|state.READ                                                                                                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|state.WRITE                                                             ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|state.WRITE                                                                                                                                                       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fmlbrg:fmlbrg|state.REFILL2                                                                         ; fmlbrg:fmlbrg|state.REFILL2                                                                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fmlbrg:fmlbrg|state.EVICT2                                                                          ; fmlbrg:fmlbrg|state.EVICT2                                                                                                                                                                    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|cursor_on       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|cursor_on                                                                                                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_fml:vga|fmlbrg:vgafmlbrg|state.REFILL1                                                          ; vga_fml:vga|fmlbrg:vgafmlbrg|state.REFILL1                                                                                                                                                    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_fml:vga|fmlbrg:vgafmlbrg|state.REFILL2                                                          ; vga_fml:vga|fmlbrg:vgafmlbrg|state.REFILL2                                                                                                                                                    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_fml:vga|fmlbrg:vgafmlbrg|state.EVICT2                                                           ; vga_fml:vga|fmlbrg:vgafmlbrg|state.EVICT2                                                                                                                                                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_fml:vga|fmlbrg:vgafmlbrg|state.EVICT                                                            ; vga_fml:vga|fmlbrg:vgafmlbrg|state.EVICT                                                                                                                                                      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|state.AUTOREFRESH_WAIT                                                  ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|state.AUTOREFRESH_WAIT                                                                                                                                            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_fml:vga|vga_lcd_fml:lcd|dcb_index[1]                                                            ; vga_fml:vga|vga_lcd_fml:lcd|dcb_index[1]                                                                                                                                                      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_write_iface:write_iface|plane[1]                    ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_write_iface:write_iface|plane[1]                                                                                                              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_write_iface:write_iface|plane[0]                    ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_write_iface:write_iface|plane[0]                                                                                                              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[8]                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[8]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[1]                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[1]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[9]                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[9]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[2]                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[2]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[3]                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[3]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[4]                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[4]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[5]                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[5]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[6]                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[6]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[7]                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|rp[7]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; sdspi:sdspi|sclk                                                                                    ; sdspi:sdspi|sclk                                                                                                                                                                              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; wb_abrgr:wb_csrbrg|wbm_stb                                                                          ; wb_abrgr:wb_csrbrg|wbm_stb                                                                                                                                                                    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; csrbrg:csrbrg|state.IDLE                                                                            ; csrbrg:csrbrg|state.IDLE                                                                                                                                                                      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; wb_abrgr:wb_csrbrg|ft_ack                                                                           ; wb_abrgr:wb_csrbrg|ft_ack                                                                                                                                                                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_fml:vga|vga_config_iface:config_iface|flip_flop                                                 ; vga_fml:vga|vga_config_iface:config_iface|flip_flop                                                                                                                                           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_fml:vga|vga_config_iface:config_iface|seq_idx[0]                                                ; vga_fml:vga|vga_config_iface:config_iface|seq_idx[0]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_fml:vga|vga_config_iface:config_iface|seq_idx[1]                                                ; vga_fml:vga|vga_config_iface:config_iface|seq_idx[1]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_fml:vga|vga_config_iface:config_iface|seq_idx[3]                                                ; vga_fml:vga|vga_config_iface:config_iface|seq_idx[3]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_fml:vga|vga_config_iface:config_iface|seq_idx[2]                                                ; vga_fml:vga|vga_config_iface:config_iface|seq_idx[2]                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; wb_abrg:vga_brg|ft_ack                                                                              ; wb_abrg:vga_brg|ft_ack                                                                                                                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; wb_abrgr:sd_brg|ft_ack                                                                              ; wb_abrgr:sd_brg|ft_ack                                                                                                                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; wb_abrgr:sd_brg|wbm_stb                                                                             ; wb_abrgr:sd_brg|wbm_stb                                                                                                                                                                       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sdspi:sdspi|st                                                                                      ; sdspi:sdspi|st                                                                                                                                                                                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sdspi:sdspi|clk_div[1]                                                                              ; sdspi:sdspi|clk_div[1]                                                                                                                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_fml:vga|vga_lcd_fml:lcd|pixel_clk_counter[1]                                                    ; vga_fml:vga|vga_lcd_fml:lcd|pixel_clk_counter[1]                                                                                                                                              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; wb_abrg:vga_brg|wbm_dat_o[9]                                                                        ; vga_fml:vga|vga_config_iface:config_iface|altsyncram:graphics_ctrl[0][7]__1|altsyncram_dog1:auto_generated|ram_block1a0~porta_datain_reg0                                                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.220      ; 0.512      ;
; 0.188 ; wb_abrgr:wb_fmlbrg|wbm_stb                                                                          ; wb_abrgr:wb_fmlbrg|wbm_stb                                                                                                                                                                    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; wb_abrg:vga_brg|wbm_adr_o[14]                                                                       ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_datain_reg0                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.219      ; 0.511      ;
; 0.188 ; hpdmc:hpdmc|hpdmc_busif:busif|mgmt_stb_en                                                           ; hpdmc:hpdmc|hpdmc_busif:busif|mgmt_stb_en                                                                                                                                                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; hpdmc:hpdmc|hpdmc_datactl:datactl|hpdmc_banktimer:banktimer1|precharge_safe                         ; hpdmc:hpdmc|hpdmc_datactl:datactl|hpdmc_banktimer:banktimer1|precharge_safe                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; hpdmc:hpdmc|hpdmc_datactl:datactl|hpdmc_banktimer:banktimer3|precharge_safe                         ; hpdmc:hpdmc|hpdmc_datactl:datactl|hpdmc_banktimer:banktimer3|precharge_safe                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|state.PRECHARGEALL                                                      ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|state.PRECHARGEALL                                                                                                                                                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|state.IDLE                                                              ; hpdmc:hpdmc|hpdmc_mgmt:mgmt|state.IDLE                                                                                                                                                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_fml:vga|vga_lcd_fml:lcd|vga_crtc_fml:crtc|video_on_h_i                                          ; vga_fml:vga|vga_lcd_fml:lcd|vga_crtc_fml:crtc|video_on_h_i                                                                                                                                    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_fml:vga|vga_lcd_fml:lcd|vga_crtc_fml:crtc|video_on_v                                            ; vga_fml:vga|vga_lcd_fml:lcd|vga_crtc_fml:crtc|video_on_v                                                                                                                                      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|empty                                                ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|empty                                                                                                                                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|full                                                 ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|full                                                                                                                                           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_fml:vga|fmlbrg:vgafmlbrg|state.REFILL_WAIT                                                      ; vga_fml:vga|fmlbrg:vgafmlbrg|state.REFILL_WAIT                                                                                                                                                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_fml:vga|fmlbrg:vgafmlbrg|state.TEST_HIT                                                         ; vga_fml:vga|fmlbrg:vgafmlbrg|state.TEST_HIT                                                                                                                                                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
+-------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                           ; To Node                                                                                                                                                                                             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.187 ; timer:timer|timer_counter:cnt0|bOut                                                                                                                                                                 ; timer:timer|timer_counter:cnt0|bOut                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sound:sound|sb_dat_o[7]                                                                                                                                                                             ; sound:sound|sb_dat_o[7]                                                                                                                                                                             ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer:timer|timer_counter:cnt1|bOut                                                                                                                                                                 ; timer:timer|timer_counter:cnt1|bOut                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; wb_abrgr:sd_brg|ft_stb                                                                                                                                                                              ; wb_abrgr:sd_brg|ft_stb                                                                                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer:timer|timer_counter:cnt2|fToggleHigh                                                                                                                                                          ; timer:timer|timer_counter:cnt2|fToggleHigh                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer:timer|timer_counter:cnt2|fWroteLow                                                                                                                                                            ; timer:timer|timer_counter:cnt2|fWroteLow                                                                                                                                                            ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer:timer|timer_counter:cnt2|fLatchData                                                                                                                                                           ; timer:timer|timer_counter:cnt2|fLatchData                                                                                                                                                           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer:timer|timer_counter:cnt2|fLatchStat                                                                                                                                                           ; timer:timer|timer_counter:cnt2|fLatchStat                                                                                                                                                           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; wb_abrg:vga_brg|ft_stb                                                                                                                                                                              ; wb_abrg:vga_brg|ft_stb                                                                                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_done_recovery                                                                                                                                                  ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_done_recovery                                                                                                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_wait_keyboard_ack                                                                                                                                              ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_wait_keyboard_ack                                                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_clk_l                                                                                                                                                          ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_clk_l                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_clk_h                                                                                                                                                          ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_clk_h                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_wait_clk_h                                                                                                                                                     ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_wait_clk_h                                                                                                                                                     ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[3]                                                                                                                                                   ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[3]                                                                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; zet:zet|zet_core:core|hlt                                                                                                                                                                           ; zet:zet|zet_core:core|hlt                                                                                                                                                                           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; zet:zet|zet_core:core|nmir                                                                                                                                                                          ; zet:zet|zet_core:core|nmir                                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; simple_pic:pic0|irr[4]                                                                                                                                                                              ; simple_pic:pic0|irr[4]                                                                                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; simple_pic:pic0|iid[2]                                                                                                                                                                              ; simple_pic:pic0|iid[2]                                                                                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; simple_pic:pic0|irr[3]                                                                                                                                                                              ; simple_pic:pic0|irr[3]                                                                                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; simple_pic:pic0|irr[0]                                                                                                                                                                              ; simple_pic:pic0|irr[0]                                                                                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ps2:ps2|cnt_w_flag                                                                                                                                                                                  ; ps2:ps2|cnt_w_flag                                                                                                                                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; timer:timer|timer_counter:cnt1|fLatchData                                                                                                                                                           ; timer:timer|timer_counter:cnt1|fLatchData                                                                                                                                                           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sw_leds:sw_leds|nmi_cnt[0]                                                                                                                                                                          ; sw_leds:sw_leds|nmi_cnt[0]                                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sw_leds:sw_leds|nmi_cnt[2]                                                                                                                                                                          ; sw_leds:sw_leds|nmi_cnt[2]                                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sw_leds:sw_leds|nmi_cnt[1]                                                                                                                                                                          ; sw_leds:sw_leds|nmi_cnt[1]                                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sw_leds:sw_leds|nmi_pb                                                                                                                                                                              ; sw_leds:sw_leds|nmi_pb                                                                                                                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ps2:ps2|MSE_INT                                                                                                                                                                                     ; ps2:ps2|MSE_INT                                                                                                                                                                                     ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; wb_abrgr:wb_csrbrg|ft_stb                                                                                                                                                                           ; wb_abrgr:wb_csrbrg|ft_stb                                                                                                                                                                           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; serial:com1|INTID[0]                                                                                                                                                                                ; serial:com1|INTID[0]                                                                                                                                                                                ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; serial:com1|THRE                                                                                                                                                                                    ; serial:com1|THRE                                                                                                                                                                                    ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; serial:com1|IPEN                                                                                                                                                                                    ; serial:com1|IPEN                                                                                                                                                                                    ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; serial:com1|IPEND                                                                                                                                                                                   ; serial:com1|IPEND                                                                                                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; serial:com1|serial_atx:atx|state[0]                                                                                                                                                                 ; serial:com1|serial_atx:atx|state[0]                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; serial:com1|serial_atx:atx|state[3]                                                                                                                                                                 ; serial:com1|serial_atx:atx|state[3]                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; serial:com1|serial_atx:atx|state[1]                                                                                                                                                                 ; serial:com1|serial_atx:atx|state[1]                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; serial:com1|serial_atx:atx|state[2]                                                                                                                                                                 ; serial:com1|serial_atx:atx|state[2]                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; timer:timer|timer_counter:cnt1|fToggleHigh                                                                                                                                                          ; timer:timer|timer_counter:cnt1|fToggleHigh                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; timer:timer|timer_counter:cnt1|fLatchStat                                                                                                                                                           ; timer:timer|timer_counter:cnt1|fLatchStat                                                                                                                                                           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; timer:timer|timer_counter:cnt1|fWroteLow                                                                                                                                                            ; timer:timer|timer_counter:cnt1|fWroteLow                                                                                                                                                            ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; timer:timer|timer_counter:cnt0|fToggleHigh                                                                                                                                                          ; timer:timer|timer_counter:cnt0|fToggleHigh                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; timer:timer|timer_counter:cnt0|fWroteLow                                                                                                                                                            ; timer:timer|timer_counter:cnt0|fWroteLow                                                                                                                                                            ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; timer:timer|timer_counter:cnt0|fLatchData                                                                                                                                                           ; timer:timer|timer_counter:cnt0|fLatchData                                                                                                                                                           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; timer:timer|timer_counter:cnt0|fLatchStat                                                                                                                                                           ; timer:timer|timer_counter:cnt0|fLatchStat                                                                                                                                                           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; timer:timer|timer_counter:cnt2|bOut                                                                                                                                                                 ; timer:timer|timer_counter:cnt2|bOut                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; timer:timer|timer_counter:cnt0|bCurrentClk                                                                                                                                                          ; timer:timer|timer_counter:cnt0|bCurrentClk                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; wb_abrgr:wb_fmlbrg|ft_stb                                                                                                                                                                           ; wb_abrgr:wb_fmlbrg|ft_stb                                                                                                                                                                           ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ps2:ps2|cmd_r_mint                                                                                                                                                                                  ; ps2:ps2|cmd_r_mint                                                                                                                                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ps2:ps2|cnt_r_flag                                                                                                                                                                                  ; ps2:ps2|cnt_r_flag                                                                                                                                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|s_ps2_transceiver.PS2_STATE_1_DATA_IN                                                                                                         ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|s_ps2_transceiver.PS2_STATE_1_DATA_IN                                                                                                         ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|s_ps2_receiver.PS2_STATE_4_STOP_IN                                                                              ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|s_ps2_receiver.PS2_STATE_4_STOP_IN                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|s_ps2_receiver.PS2_STATE_3_PARITY_IN                                                                            ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|s_ps2_receiver.PS2_STATE_3_PARITY_IN                                                                            ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_count[3]                                                                                                   ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_count[3]                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_count[2]                                                                                                   ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_count[2]                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_count[1]                                                                                                   ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|data_count[1]                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|error_communication_timed_out                                                                                   ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|error_communication_timed_out                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|s_ps2_transmitter.PS2_STATE_6_COMMAND_WAS_SENT                                                                  ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|s_ps2_transmitter.PS2_STATE_6_COMMAND_WAS_SENT                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|s_ps2_transmitter.PS2_STATE_7_TRANSMISSION_ERROR                                                                ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|s_ps2_transmitter.PS2_STATE_7_TRANSMISSION_ERROR                                                                ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION                                                            ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION                                                            ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|command_was_sent                                                                                                ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|command_was_sent                                                                                                ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ps2:ps2|cmd_w_msnd                                                                                                                                                                                  ; ps2:ps2|cmd_w_msnd                                                                                                                                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|s_ps2_transmitter.PS2_STATE_5_RECEIVE_ACK_BIT                                                                   ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|s_ps2_transmitter.PS2_STATE_5_RECEIVE_ACK_BIT                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|cur_bit[1]                                                                                                      ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|cur_bit[1]                                                                                                      ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|cur_bit[2]                                                                                                      ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|cur_bit[2]                                                                                                      ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ps2:ps2|ps2_keyb:keyb|dat_o[7]                                                                                                                                                                      ; ps2:ps2|ps2_keyb:keyb|dat_o[7]                                                                                                                                                                      ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ps2:ps2|ps2_keyb:keyb|hold_released                                                                                                                                                                 ; ps2:ps2|ps2_keyb:keyb|hold_released                                                                                                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ps2:ps2|ps2_keyb:keyb|bit_count[1]                                                                                                                                                                  ; ps2:ps2|ps2_keyb:keyb|bit_count[1]                                                                                                                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ps2:ps2|ps2_keyb:keyb|bit_count[2]                                                                                                                                                                  ; ps2:ps2|ps2_keyb:keyb|bit_count[2]                                                                                                                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ps2:ps2|ps2_keyb:keyb|bit_count[3]                                                                                                                                                                  ; ps2:ps2|ps2_keyb:keyb|bit_count[3]                                                                                                                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ps2:ps2|ps2_keyb:keyb|bit_count[0]                                                                                                                                                                  ; ps2:ps2|ps2_keyb:keyb|bit_count[0]                                                                                                                                                                  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_rx_clk_l                                                                                                                                                          ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_rx_clk_l                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_error_no_keyboard_ack                                                                                                                                          ; ps2:ps2|ps2_keyb:keyb|m1_state.m1_tx_error_no_keyboard_ack                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|altshift_taps:ovf_pipe_rtl_0|shift_taps_65m:auto_generated|cntr_lpf:cntr1|counter_reg_bit[0] ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|altshift_taps:ovf_pipe_rtl_0|shift_taps_65m:auto_generated|cntr_lpf:cntr1|counter_reg_bit[0] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; zet:zet|zet_core:core|zet_fetch:fetch|lock_l                                                                                                                                                        ; zet:zet|zet_core:core|zet_fetch:fetch|lock_l                                                                                                                                                        ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; zet:zet|zet_core:core|zet_fetch:fetch|sop_l[2]                                                                                                                                                      ; zet:zet|zet_core:core|zet_fetch:fetch|sop_l[2]                                                                                                                                                      ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; zet:zet|zet_core:core|zet_fetch:fetch|state[2]                                                                                                                                                      ; zet:zet|zet_core:core|zet_fetch:fetch|state[2]                                                                                                                                                      ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[2]                                                                                                                                                   ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[2]                                                                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[7]                                                                                                                                                   ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[7]                                                                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[5]                                                                                                                                                   ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[5]                                                                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[0]                                                                                                                                                   ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[0]                                                                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[1]                                                                                                                                                   ; zet:zet|zet_core:core|zet_fetch:fetch|opcode_l[1]                                                                                                                                                   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[15]                                                                                                                                                       ; zet:zet|zet_wb_master:wb_master|cpu_dat_i[15]                                                                                                                                                       ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; zet:zet|zet_core:core|zet_decode:decode|dive                                                                                                                                                        ; zet:zet|zet_core:core|zet_decode:decode|dive                                                                                                                                                        ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; zet:zet|zet_core:core|zet_decode:decode|tfle                                                                                                                                                        ; zet:zet|zet_core:core|zet_decode:decode|tfle                                                                                                                                                        ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; zet:zet|zet_core:core|zet_decode:decode|ext_int                                                                                                                                                     ; zet:zet|zet_core:core|zet_decode:decode|ext_int                                                                                                                                                     ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.307      ;
; 0.193 ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|q_pipe[8][3]                                                                                 ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|q_pipe[9][4]                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.312      ;
; 0.193 ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|q_pipe[8][0]                                                                                 ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|q_pipe[9][1]                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.312      ;
; 0.193 ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|q_pipe[15][2]                                                                                ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|q_pipe[16][3]                                                                                ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 0.313      ;
; 0.193 ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|q_pipe[14][1]                                                                                ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|q_pipe[15][2]                                                                                ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 0.313      ;
; 0.194 ; sound:sound|wb_ack_o                                                                                                                                                                                ; sound:sound|wb_ack_o                                                                                                                                                                                ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; timer:timer|timer_counter:cnt2|rConstant[6]                                                                                                                                                         ; timer:timer|timer_counter:cnt2|rCounter[6]                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; timer:timer|timer_counter:cnt2|rConstant[4]                                                                                                                                                         ; timer:timer|timer_counter:cnt2|rCounter[4]                                                                                                                                                          ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|s_ps2_receiver.PS2_STATE_3_PARITY_IN                                                                            ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_datain:mouse_datain|s_ps2_receiver.PS2_STATE_4_STOP_IN                                                                              ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.035      ; 0.313      ;
; 0.194 ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|q_pipe[13][12]                                                                               ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|q_pipe[14][13]                                                                               ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|q_pipe[11][10]                                                                               ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|q_pipe[12][11]                                                                               ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|q_pipe[10][9]                                                                                ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|q_pipe[11][10]                                                                               ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|q_pipe[9][8]                                                                                 ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|q_pipe[10][9]                                                                                ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|q_pipe[8][7]                                                                                 ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|q_pipe[9][8]                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|q_pipe[7][6]                                                                                 ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|q_pipe[8][7]                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|q_pipe[5][4]                                                                                 ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|q_pipe[6][5]                                                                                 ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 0.314      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc'                                                                                                                          ;
+-------+--------------------------+--------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.206 ; clk_gen:timerclk|cnt[20] ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.325      ;
; 0.294 ; clk_gen:timerclk|cnt[13] ; clk_gen:timerclk|cnt[13] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.413      ;
; 0.294 ; clk_gen:timerclk|cnt[10] ; clk_gen:timerclk|cnt[10] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.413      ;
; 0.294 ; clk_gen:timerclk|cnt[9]  ; clk_gen:timerclk|cnt[9]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.413      ;
; 0.294 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[7]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.413      ;
; 0.295 ; clk_gen:timerclk|cnt[16] ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; clk_gen:timerclk|cnt[11] ; clk_gen:timerclk|cnt[11] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; clk_gen:timerclk|cnt[6]  ; clk_gen:timerclk|cnt[6]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[5]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.414      ;
; 0.296 ; clk_gen:timerclk|cnt[19] ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; clk_gen:timerclk|cnt[17] ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; clk_gen:timerclk|cnt[15] ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; clk_gen:timerclk|cnt[12] ; clk_gen:timerclk|cnt[12] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; clk_gen:timerclk|cnt[8]  ; clk_gen:timerclk|cnt[8]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[4]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[3]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[2]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[1]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.415      ;
; 0.297 ; clk_gen:timerclk|cnt[18] ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.416      ;
; 0.297 ; clk_gen:timerclk|cnt[14] ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.416      ;
; 0.304 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[0]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.423      ;
; 0.440 ; clk_gen:timerclk|cnt[9]  ; clk_gen:timerclk|cnt[10] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.037      ; 0.561      ;
; 0.442 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[8]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.561      ;
; 0.443 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[6]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.562      ;
; 0.443 ; clk_gen:timerclk|cnt[13] ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.562      ;
; 0.444 ; clk_gen:timerclk|cnt[15] ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.563      ;
; 0.444 ; clk_gen:timerclk|cnt[11] ; clk_gen:timerclk|cnt[12] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.563      ;
; 0.444 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[4]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.563      ;
; 0.444 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[2]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.563      ;
; 0.445 ; clk_gen:timerclk|cnt[19] ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.564      ;
; 0.445 ; clk_gen:timerclk|cnt[17] ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.564      ;
; 0.453 ; clk_gen:timerclk|cnt[10] ; clk_gen:timerclk|cnt[11] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.572      ;
; 0.453 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[1]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.572      ;
; 0.454 ; clk_gen:timerclk|cnt[12] ; clk_gen:timerclk|cnt[13] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; clk_gen:timerclk|cnt[8]  ; clk_gen:timerclk|cnt[9]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; clk_gen:timerclk|cnt[6]  ; clk_gen:timerclk|cnt[7]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; clk_gen:timerclk|cnt[16] ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[3]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.573      ;
; 0.455 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[5]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; clk_gen:timerclk|cnt[18] ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; clk_gen:timerclk|cnt[14] ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; clk_gen:timerclk|cnt[8]  ; clk_gen:timerclk|cnt[10] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; clk_gen:timerclk|cnt[10] ; clk_gen:timerclk|cnt[12] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[2]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.575      ;
; 0.457 ; clk_gen:timerclk|cnt[6]  ; clk_gen:timerclk|cnt[8]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.576      ;
; 0.457 ; clk_gen:timerclk|cnt[12] ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.576      ;
; 0.457 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[4]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.576      ;
; 0.457 ; clk_gen:timerclk|cnt[16] ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.576      ;
; 0.458 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[6]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.577      ;
; 0.458 ; clk_gen:timerclk|cnt[14] ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.577      ;
; 0.458 ; clk_gen:timerclk|cnt[18] ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.577      ;
; 0.503 ; clk_gen:timerclk|cnt[9]  ; clk_gen:timerclk|cnt[11] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.037      ; 0.624      ;
; 0.505 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[9]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.624      ;
; 0.506 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[7]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.625      ;
; 0.506 ; clk_gen:timerclk|cnt[13] ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.625      ;
; 0.506 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[10] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.037      ; 0.627      ;
; 0.506 ; clk_gen:timerclk|cnt[9]  ; clk_gen:timerclk|cnt[12] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.037      ; 0.627      ;
; 0.507 ; clk_gen:timerclk|cnt[11] ; clk_gen:timerclk|cnt[13] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.626      ;
; 0.507 ; clk_gen:timerclk|cnt[15] ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.626      ;
; 0.507 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[3]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.626      ;
; 0.507 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[5]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.626      ;
; 0.508 ; clk_gen:timerclk|cnt[17] ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.627      ;
; 0.509 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[8]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.628      ;
; 0.509 ; clk_gen:timerclk|cnt[13] ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.628      ;
; 0.510 ; clk_gen:timerclk|cnt[11] ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.629      ;
; 0.510 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[4]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.629      ;
; 0.510 ; clk_gen:timerclk|cnt[15] ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.629      ;
; 0.510 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[6]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.629      ;
; 0.511 ; clk_gen:timerclk|cnt[17] ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.630      ;
; 0.518 ; clk_gen:timerclk|cnt[8]  ; clk_gen:timerclk|cnt[11] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; clk_gen:timerclk|cnt[10] ; clk_gen:timerclk|cnt[13] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.638      ;
; 0.519 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[3]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.638      ;
; 0.520 ; clk_gen:timerclk|cnt[6]  ; clk_gen:timerclk|cnt[9]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.639      ;
; 0.520 ; clk_gen:timerclk|cnt[12] ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.639      ;
; 0.520 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[5]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.639      ;
; 0.520 ; clk_gen:timerclk|cnt[16] ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.639      ;
; 0.521 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[7]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.640      ;
; 0.521 ; clk_gen:timerclk|cnt[6]  ; clk_gen:timerclk|cnt[10] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; clk_gen:timerclk|cnt[8]  ; clk_gen:timerclk|cnt[12] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; clk_gen:timerclk|cnt[14] ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.640      ;
; 0.522 ; clk_gen:timerclk|cnt[10] ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.641      ;
; 0.522 ; clk_gen:timerclk|cnt[0]  ; clk_gen:timerclk|cnt[4]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.641      ;
; 0.523 ; clk_gen:timerclk|cnt[12] ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.642      ;
; 0.523 ; clk_gen:timerclk|cnt[2]  ; clk_gen:timerclk|cnt[6]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.642      ;
; 0.523 ; clk_gen:timerclk|cnt[16] ; clk_gen:timerclk|cnt[20] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.642      ;
; 0.524 ; clk_gen:timerclk|cnt[4]  ; clk_gen:timerclk|cnt[8]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.643      ;
; 0.524 ; clk_gen:timerclk|cnt[14] ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.643      ;
; 0.569 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[11] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.037      ; 0.690      ;
; 0.569 ; clk_gen:timerclk|cnt[9]  ; clk_gen:timerclk|cnt[13] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.037      ; 0.690      ;
; 0.572 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[9]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.691      ;
; 0.572 ; clk_gen:timerclk|cnt[7]  ; clk_gen:timerclk|cnt[12] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.037      ; 0.693      ;
; 0.572 ; clk_gen:timerclk|cnt[13] ; clk_gen:timerclk|cnt[17] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.691      ;
; 0.572 ; clk_gen:timerclk|cnt[9]  ; clk_gen:timerclk|cnt[14] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.037      ; 0.693      ;
; 0.573 ; clk_gen:timerclk|cnt[11] ; clk_gen:timerclk|cnt[15] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.692      ;
; 0.573 ; clk_gen:timerclk|cnt[1]  ; clk_gen:timerclk|cnt[5]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.692      ;
; 0.573 ; clk_gen:timerclk|cnt[15] ; clk_gen:timerclk|cnt[19] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.692      ;
; 0.573 ; clk_gen:timerclk|cnt[3]  ; clk_gen:timerclk|cnt[7]  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.692      ;
; 0.573 ; clk_gen:timerclk|cnt[5]  ; clk_gen:timerclk|cnt[10] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.037      ; 0.694      ;
; 0.575 ; clk_gen:timerclk|cnt[13] ; clk_gen:timerclk|cnt[18] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.694      ;
; 0.576 ; clk_gen:timerclk|cnt[11] ; clk_gen:timerclk|cnt[16] ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000        ; 0.035      ; 0.695      ;
+-------+--------------------------+--------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'pll|altpll_component|pll|clk[2]'                                                                                       ;
+--------+-----------+----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 78.315 ; rst       ; sound:sound|wb_ack_o ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.022     ; 1.650      ;
; 78.726 ; rst       ; serial:com1|dll[7]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.024     ; 1.237      ;
; 78.726 ; rst       ; serial:com1|dlh[0]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.024     ; 1.237      ;
; 78.741 ; rst       ; ps2:ps2|MSE_INT      ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.025     ; 1.221      ;
; 78.765 ; rst       ; serial:com1|dll[5]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.026     ; 1.196      ;
; 78.766 ; rst       ; serial:com1|dat_o[6] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.025     ; 1.196      ;
; 78.766 ; rst       ; serial:com1|lcr[5]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.025     ; 1.196      ;
; 78.766 ; rst       ; serial:com1|lcr[6]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.025     ; 1.196      ;
; 78.766 ; rst       ; serial:com1|lcr[4]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.025     ; 1.196      ;
; 78.767 ; rst       ; serial:com1|dlh[3]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.030     ; 1.190      ;
; 78.767 ; rst       ; serial:com1|dlh[4]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.030     ; 1.190      ;
; 78.767 ; rst       ; serial:com1|dlh[2]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.030     ; 1.190      ;
; 78.767 ; rst       ; serial:com1|dlh[1]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.030     ; 1.190      ;
; 78.767 ; rst       ; serial:com1|dlh[7]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.030     ; 1.190      ;
; 78.767 ; rst       ; serial:com1|dlh[6]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.030     ; 1.190      ;
; 78.767 ; rst       ; serial:com1|dlh[5]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.030     ; 1.190      ;
; 78.789 ; rst       ; serial:com1|dat_o[5] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.031     ; 1.167      ;
; 78.789 ; rst       ; serial:com1|INTID[0] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.031     ; 1.167      ;
; 78.789 ; rst       ; serial:com1|THRE     ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.031     ; 1.167      ;
; 78.789 ; rst       ; serial:com1|IPEN     ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.031     ; 1.167      ;
; 78.789 ; rst       ; serial:com1|IPEND    ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.031     ; 1.167      ;
; 78.789 ; rst       ; serial:com1|dat_o[4] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.031     ; 1.167      ;
; 78.805 ; rst       ; serial:com1|dat_o[0] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 1.149      ;
; 78.805 ; rst       ; serial:com1|dat_o[1] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 1.149      ;
; 78.805 ; rst       ; serial:com1|lcr[0]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 1.149      ;
; 78.805 ; rst       ; serial:com1|lcr[1]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.033     ; 1.149      ;
; 78.848 ; rst       ; serial:com1|dll[3]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.024     ; 1.115      ;
; 78.848 ; rst       ; serial:com1|dll[4]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.024     ; 1.115      ;
; 78.848 ; rst       ; serial:com1|dll[2]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.024     ; 1.115      ;
; 78.848 ; rst       ; serial:com1|dll[1]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.024     ; 1.115      ;
; 78.848 ; rst       ; serial:com1|dll[0]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.024     ; 1.115      ;
; 78.921 ; rst       ; serial:com1|dll[6]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.027     ; 1.039      ;
; 78.927 ; rst       ; serial:com1|ier[3]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.029     ; 1.031      ;
; 78.927 ; rst       ; serial:com1|ier[2]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.029     ; 1.031      ;
; 78.927 ; rst       ; serial:com1|ier[1]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.029     ; 1.031      ;
; 78.927 ; rst       ; serial:com1|ier[0]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.029     ; 1.031      ;
; 78.927 ; rst       ; serial:com1|lcr[2]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.029     ; 1.031      ;
; 78.927 ; rst       ; serial:com1|lcr[3]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.029     ; 1.031      ;
; 78.927 ; rst       ; serial:com1|lcr[7]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.029     ; 1.031      ;
; 78.939 ; rst       ; serial:com1|dat_o[7] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.030     ; 1.018      ;
; 78.939 ; rst       ; serial:com1|dat_o[2] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.030     ; 1.018      ;
; 78.939 ; rst       ; serial:com1|dat_o[3] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.030     ; 1.018      ;
; 78.939 ; rst       ; serial:com1|mcr[0]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.030     ; 1.018      ;
; 78.939 ; rst       ; serial:com1|mcr[2]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.030     ; 1.018      ;
; 78.939 ; rst       ; serial:com1|mcr[1]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.030     ; 1.018      ;
; 78.939 ; rst       ; serial:com1|mcr[4]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.030     ; 1.018      ;
; 78.939 ; rst       ; serial:com1|mcr[3]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.030     ; 1.018      ;
; 78.945 ; rst       ; serial:com1|wb_ack_o ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.037     ; 1.005      ;
; 79.115 ; rst       ; serial:com1|tx_send  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 80.000       ; -0.036     ; 0.836      ;
+--------+-----------+----------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'pll|altpll_component|pll|clk[2]'                                                                                       ;
+-------+-----------+----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.595 ; rst       ; serial:com1|tx_send  ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.034      ; 0.713      ;
; 0.744 ; rst       ; serial:com1|wb_ack_o ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.033      ; 0.861      ;
; 0.744 ; rst       ; serial:com1|dat_o[7] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.040      ; 0.868      ;
; 0.744 ; rst       ; serial:com1|dat_o[2] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.040      ; 0.868      ;
; 0.744 ; rst       ; serial:com1|dat_o[3] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.040      ; 0.868      ;
; 0.744 ; rst       ; serial:com1|mcr[0]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.040      ; 0.868      ;
; 0.744 ; rst       ; serial:com1|mcr[2]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.040      ; 0.868      ;
; 0.744 ; rst       ; serial:com1|mcr[1]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.040      ; 0.868      ;
; 0.744 ; rst       ; serial:com1|mcr[4]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.040      ; 0.868      ;
; 0.744 ; rst       ; serial:com1|mcr[3]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.040      ; 0.868      ;
; 0.749 ; rst       ; serial:com1|ier[3]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.041      ; 0.874      ;
; 0.749 ; rst       ; serial:com1|ier[2]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.041      ; 0.874      ;
; 0.749 ; rst       ; serial:com1|ier[1]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.041      ; 0.874      ;
; 0.749 ; rst       ; serial:com1|ier[0]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.041      ; 0.874      ;
; 0.749 ; rst       ; serial:com1|lcr[2]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.041      ; 0.874      ;
; 0.749 ; rst       ; serial:com1|lcr[3]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.041      ; 0.874      ;
; 0.749 ; rst       ; serial:com1|lcr[7]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.041      ; 0.874      ;
; 0.754 ; rst       ; serial:com1|dll[6]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.044      ; 0.882      ;
; 0.836 ; rst       ; serial:com1|dll[3]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.046      ; 0.966      ;
; 0.836 ; rst       ; serial:com1|dll[4]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.046      ; 0.966      ;
; 0.836 ; rst       ; serial:com1|dll[2]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.046      ; 0.966      ;
; 0.836 ; rst       ; serial:com1|dll[1]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.046      ; 0.966      ;
; 0.836 ; rst       ; serial:com1|dll[0]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.046      ; 0.966      ;
; 0.869 ; rst       ; serial:com1|dat_o[5] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.039      ; 0.992      ;
; 0.869 ; rst       ; serial:com1|INTID[0] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.039      ; 0.992      ;
; 0.869 ; rst       ; serial:com1|THRE     ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.039      ; 0.992      ;
; 0.869 ; rst       ; serial:com1|IPEN     ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.039      ; 0.992      ;
; 0.869 ; rst       ; serial:com1|IPEND    ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.039      ; 0.992      ;
; 0.869 ; rst       ; serial:com1|dat_o[4] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.039      ; 0.992      ;
; 0.870 ; rst       ; serial:com1|dat_o[0] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.037      ; 0.991      ;
; 0.870 ; rst       ; serial:com1|dat_o[1] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.037      ; 0.991      ;
; 0.870 ; rst       ; serial:com1|lcr[0]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.037      ; 0.991      ;
; 0.870 ; rst       ; serial:com1|lcr[1]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.037      ; 0.991      ;
; 0.892 ; rst       ; serial:com1|dat_o[6] ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.045      ; 1.021      ;
; 0.892 ; rst       ; serial:com1|lcr[5]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.045      ; 1.021      ;
; 0.892 ; rst       ; serial:com1|lcr[6]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.045      ; 1.021      ;
; 0.892 ; rst       ; serial:com1|lcr[4]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.045      ; 1.021      ;
; 0.896 ; rst       ; serial:com1|dlh[3]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.040      ; 1.020      ;
; 0.896 ; rst       ; serial:com1|dlh[4]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.040      ; 1.020      ;
; 0.896 ; rst       ; serial:com1|dlh[2]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.040      ; 1.020      ;
; 0.896 ; rst       ; serial:com1|dlh[1]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.040      ; 1.020      ;
; 0.896 ; rst       ; serial:com1|dlh[7]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.040      ; 1.020      ;
; 0.896 ; rst       ; serial:com1|dlh[6]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.040      ; 1.020      ;
; 0.896 ; rst       ; serial:com1|dlh[5]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.040      ; 1.020      ;
; 0.902 ; rst       ; ps2:ps2|MSE_INT      ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.045      ; 1.031      ;
; 0.907 ; rst       ; serial:com1|dll[5]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.045      ; 1.036      ;
; 0.940 ; rst       ; serial:com1|dll[7]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.046      ; 1.070      ;
; 0.940 ; rst       ; serial:com1|dlh[0]   ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.046      ; 1.070      ;
; 1.267 ; rst       ; sound:sound|wb_ack_o ; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 0.000        ; 0.049      ; 1.400      ;
+-------+-----------+----------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'                                                                                                                                                                                                                             ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                                                                                                                                                                        ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|fmlbrg_datamem:datamem|altsyncram:ram0_rtl_0|altsyncram_ic41:auto_generated|ram_block1a0~porta_address_reg0                                                                     ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|fmlbrg_datamem:datamem|altsyncram:ram0_rtl_0|altsyncram_ic41:auto_generated|ram_block1a0~porta_we_reg                                                                           ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|fmlbrg_datamem:datamem|altsyncram:ram1_rtl_0|altsyncram_ic41:auto_generated|ram_block1a0~porta_address_reg0                                                                     ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|fmlbrg_datamem:datamem|altsyncram:ram1_rtl_0|altsyncram_ic41:auto_generated|ram_block1a0~porta_we_reg                                                                           ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_address_reg0                                                                       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_we_reg                                                                             ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|altsyncram:CRTC[0][7]__2|altsyncram_bog1:auto_generated|ram_block1a0~porta_address_reg0                                                             ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|altsyncram:CRTC[0][7]__2|altsyncram_bog1:auto_generated|ram_block1a0~porta_we_reg                                                                   ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|altsyncram:mem_rtl_0|altsyncram_nec1:auto_generated|ram_block1a0~porta_address_reg0                                                            ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|altsyncram:mem_rtl_0|altsyncram_nec1:auto_generated|ram_block1a0~porta_we_reg                                                                  ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:green_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~porta_address_reg0                       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:green_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~porta_we_reg                             ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:red_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~porta_address_reg0                         ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:red_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~porta_we_reg                               ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_palette_regs_fml:palette_regs|altsyncram:palette_rtl_0|altsyncram_h8u1:auto_generated|ram_block1a0~porta_address_reg0                 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_palette_regs_fml:palette_regs|altsyncram:palette_rtl_0|altsyncram_h8u1:auto_generated|ram_block1a0~porta_we_reg                       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a2~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a6~porta_address_reg0 ;
; 4.747 ; 4.977        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram0_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~porta_address_reg0                                                      ;
; 4.747 ; 4.977        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram0_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~porta_we_reg                                                            ;
; 4.747 ; 4.977        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram1_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~porta_address_reg0                                                      ;
; 4.747 ; 4.977        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram1_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~porta_we_reg                                                            ;
; 4.747 ; 4.977        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|altsyncram:CRTC[0][7]__2|altsyncram_bog1:auto_generated|ram_block1a0~portb_address_reg0                                                             ;
; 4.747 ; 4.977        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:blue_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~porta_address_reg0                        ;
; 4.747 ; 4.977        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:blue_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~porta_we_reg                              ;
; 4.747 ; 4.977        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:blue_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~porta_address_reg0                        ;
; 4.747 ; 4.977        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:blue_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~porta_we_reg                              ;
; 4.747 ; 4.977        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:green_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~portb_address_reg0                       ;
; 4.747 ; 4.977        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:red_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~portb_address_reg0                         ;
; 4.747 ; 4.977        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_palette_regs_fml:palette_regs|altsyncram:palette_rtl_0|altsyncram_h8u1:auto_generated|ram_block1a0~portb_address_reg0                 ;
; 4.747 ; 4.977        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.747 ; 4.977        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|vga_char_rom:char_rom|altsyncram:rom_rtl_0|altsyncram_pb71:auto_generated|ram_block1a4~porta_address_reg0 ;
; 4.748 ; 4.978        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|fmlbrg_datamem:datamem|altsyncram:ram0_rtl_0|altsyncram_ic41:auto_generated|ram_block1a0~porta_datain_reg0                                                                      ;
; 4.748 ; 4.978        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|fmlbrg_datamem:datamem|altsyncram:ram1_rtl_0|altsyncram_ic41:auto_generated|ram_block1a0~porta_datain_reg0                                                                      ;
; 4.748 ; 4.978        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; fmlbrg:fmlbrg|fmlbrg_tagmem:tagmem|altsyncram:tags_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_datain_reg0                                                                        ;
; 4.748 ; 4.978        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram0_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~portb_address_reg0                                                      ;
; 4.748 ; 4.978        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram1_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~portb_address_reg0                                                      ;
; 4.748 ; 4.978        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|altsyncram:CRTC[0][7]__2|altsyncram_bog1:auto_generated|ram_block1a0~porta_datain_reg0                                                              ;
; 4.748 ; 4.978        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|altsyncram:graphics_ctrl[0][7]__1|altsyncram_dog1:auto_generated|ram_block1a0~porta_address_reg0                                                    ;
; 4.748 ; 4.978        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|altsyncram:graphics_ctrl[0][7]__1|altsyncram_dog1:auto_generated|ram_block1a0~porta_we_reg                                                          ;
; 4.748 ; 4.978        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|altsyncram:mem_rtl_0|altsyncram_nec1:auto_generated|ram_block1a0~porta_datain_reg0                                                             ;
; 4.748 ; 4.978        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:blue_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~portb_address_reg0                        ;
; 4.748 ; 4.978        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:blue_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~portb_address_reg0                        ;
; 4.748 ; 4.978        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:green_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~porta_datain_reg0                        ;
; 4.748 ; 4.978        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:green_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~porta_address_reg0                       ;
; 4.748 ; 4.978        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:green_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~porta_we_reg                             ;
; 4.748 ; 4.978        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:red_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~porta_datain_reg0                          ;
; 4.748 ; 4.978        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_palette_regs_fml:palette_regs|altsyncram:palette_rtl_0|altsyncram_h8u1:auto_generated|ram_block1a0~porta_datain_reg0                  ;
; 4.749 ; 4.979        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram0_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~porta_datain_reg0                                                       ;
; 4.749 ; 4.979        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram1_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~porta_datain_reg0                                                       ;
; 4.749 ; 4.979        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|altsyncram:graphics_ctrl[0][7]__1|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0                                                    ;
; 4.749 ; 4.979        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_fifo:data_fifo|altsyncram:mem_rtl_0|altsyncram_nec1:auto_generated|ram_block1a0~portb_address_reg0                                                            ;
; 4.749 ; 4.979        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:blue_dac_rtl_0|altsyncram_prg1:auto_generated|ram_block1a0~porta_datain_reg0                         ;
; 4.749 ; 4.979        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:blue_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~porta_datain_reg0                         ;
; 4.749 ; 4.979        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:green_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~portb_address_reg0                       ;
; 4.749 ; 4.979        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:red_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~porta_address_reg0                         ;
; 4.749 ; 4.979        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:red_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~porta_we_reg                               ;
; 4.749 ; 4.979        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_palette_regs_fml:palette_regs|altsyncram:palette_rtl_0|altsyncram_h8u1:auto_generated|ram_block1a0~portb_datain_reg0                  ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram0_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~portb_datain_reg0                                                       ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|fmlbrg:vgafmlbrg|fmlbrg_datamem:datamem|altsyncram:ram1_rtl_0|altsyncram_aql1:auto_generated|ram_block1a0~portb_datain_reg0                                                       ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|altsyncram:graphics_ctrl[0][7]__1|altsyncram_dog1:auto_generated|ram_block1a0~porta_datain_reg0                                                     ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:green_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~porta_datain_reg0                        ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:red_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~portb_address_reg0                         ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_pal_dac_fml:pal_dac|vga_dac_regs_fml:dac_regs|altsyncram:red_dac_rtl_1|altsyncram_prg1:auto_generated|ram_block1a0~porta_datain_reg0                          ;
; 4.768 ; 4.984        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Fall       ; sdspi:sdspi|ss                                                                                                                                                                                ;
; 4.783 ; 4.967        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; wb_abrg:vga_brg|wbm_tga_o_r                                                                                                                                                                   ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|graphics_ctrl[6][3]                                                                                                                                 ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_cpu_mem_iface:cpu_mem_iface|vga_read_iface:read_iface|latch[3][3]                                                                                                             ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|blink_count[11]                                                                                           ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|blink_count[12]                                                                                           ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|blink_count[13]                                                                                           ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|blink_count[14]                                                                                           ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|blink_count[15]                                                                                           ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|blink_count[16]                                                                                           ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|blink_count[17]                                                                                           ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|blink_count[18]                                                                                           ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|blink_count[19]                                                                                           ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|blink_count[20]                                                                                           ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|blink_count[21]                                                                                           ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|blink_count[22]                                                                                           ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|cursor_on_h                                                                                               ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_lcd_fml:lcd|vga_sequencer_fml:sequencer|vga_text_mode_fml:text_mode|cursor_on_v                                                                                               ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; wb_abrg:vga_brg|wbm_adr_o_r[5]                                                                                                                                                                ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; wb_abrg:vga_brg|wbm_adr_o_r[7]                                                                                                                                                                ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; wb_abrg:vga_brg|wbm_dat_o[11]                                                                                                                                                                 ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; wb_abrg:vga_brg|wbm_dat_o_r[11]                                                                                                                                                               ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[15]                                                                                                                                                            ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; wb_abrgr:wb_csrbrg|wbm_dat_i_r[7]                                                                                                                                                             ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|dac_read_data_register[0]                                                                                                                           ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|dac_read_data_register[1]                                                                                                                           ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|dac_read_data_register[2]                                                                                                                           ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|dac_read_data_register[3]                                                                                                                           ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|dac_read_data_register[4]                                                                                                                           ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|dac_read_data_register[5]                                                                                                                           ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|dac_read_data_register[6]                                                                                                                           ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|dac_read_data_register[7]                                                                                                                           ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|graph_idx[0]                                                                                                                                        ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|graph_idx[1]                                                                                                                                        ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|graph_idx[2]                                                                                                                                        ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; vga_fml:vga|vga_config_iface:config_iface|graph_idx[3]                                                                                                                                        ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_50_'                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------+
; 9.425  ; 9.425        ; 0.000          ; Low Pulse Width  ; clk_50_ ; Rise       ; pll|altpll_component|pll|clk[0]           ;
; 9.425  ; 9.425        ; 0.000          ; Low Pulse Width  ; clk_50_ ; Rise       ; pll|altpll_component|pll|clk[2]           ;
; 9.425  ; 9.425        ; 0.000          ; Low Pulse Width  ; clk_50_ ; Rise       ; pll|altpll_component|pll|observablevcoout ;
; 9.441  ; 9.441        ; 0.000          ; Low Pulse Width  ; clk_50_ ; Rise       ; clk_50_~input|o                           ;
; 9.451  ; 9.451        ; 0.000          ; Low Pulse Width  ; clk_50_ ; Rise       ; pll|altpll_component|pll|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk_50_ ; Rise       ; clk_50_~input|i                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk_50_ ; Rise       ; clk_50_~input|i                           ;
; 10.548 ; 10.548       ; 0.000          ; High Pulse Width ; clk_50_ ; Rise       ; pll|altpll_component|pll|inclk[0]         ;
; 10.559 ; 10.559       ; 0.000          ; High Pulse Width ; clk_50_ ; Rise       ; clk_50_~input|o                           ;
; 10.573 ; 10.573       ; 0.000          ; High Pulse Width ; clk_50_ ; Rise       ; pll|altpll_component|pll|clk[0]           ;
; 10.573 ; 10.573       ; 0.000          ; High Pulse Width ; clk_50_ ; Rise       ; pll|altpll_component|pll|clk[2]           ;
; 10.573 ; 10.573       ; 0.000          ; High Pulse Width ; clk_50_ ; Rise       ; pll|altpll_component|pll|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk_50_ ; Rise       ; clk_50_                                   ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc'                                                                          ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------------+
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[10]                  ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[11]                  ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[12]                  ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[13]                  ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[14]                  ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[15]                  ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[16]                  ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[17]                  ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[18]                  ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[19]                  ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[20]                  ;
; 19.754 ; 19.938       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[0]                   ;
; 19.754 ; 19.938       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[1]                   ;
; 19.754 ; 19.938       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[2]                   ;
; 19.754 ; 19.938       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[3]                   ;
; 19.754 ; 19.938       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[4]                   ;
; 19.754 ; 19.938       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[5]                   ;
; 19.754 ; 19.938       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[6]                   ;
; 19.754 ; 19.938       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[7]                   ;
; 19.754 ; 19.938       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[8]                   ;
; 19.754 ; 19.938       ; 0.184          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[9]                   ;
; 19.841 ; 20.057       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[0]                   ;
; 19.841 ; 20.057       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[1]                   ;
; 19.841 ; 20.057       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[2]                   ;
; 19.841 ; 20.057       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[3]                   ;
; 19.841 ; 20.057       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[4]                   ;
; 19.841 ; 20.057       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[5]                   ;
; 19.841 ; 20.057       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[6]                   ;
; 19.841 ; 20.057       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[7]                   ;
; 19.841 ; 20.057       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[8]                   ;
; 19.841 ; 20.057       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[9]                   ;
; 19.842 ; 20.058       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[10]                  ;
; 19.842 ; 20.058       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[11]                  ;
; 19.842 ; 20.058       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[12]                  ;
; 19.842 ; 20.058       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[13]                  ;
; 19.842 ; 20.058       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[14]                  ;
; 19.842 ; 20.058       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[15]                  ;
; 19.842 ; 20.058       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[16]                  ;
; 19.842 ; 20.058       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[17]                  ;
; 19.842 ; 20.058       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[18]                  ;
; 19.842 ; 20.058       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[19]                  ;
; 19.842 ; 20.058       ; 0.216          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[20]                  ;
; 19.933 ; 19.933       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[10]|clk                      ;
; 19.933 ; 19.933       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[11]|clk                      ;
; 19.933 ; 19.933       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[12]|clk                      ;
; 19.933 ; 19.933       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[13]|clk                      ;
; 19.933 ; 19.933       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[14]|clk                      ;
; 19.933 ; 19.933       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[15]|clk                      ;
; 19.933 ; 19.933       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[16]|clk                      ;
; 19.933 ; 19.933       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[17]|clk                      ;
; 19.933 ; 19.933       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[18]|clk                      ;
; 19.933 ; 19.933       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[19]|clk                      ;
; 19.933 ; 19.933       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[20]|clk                      ;
; 19.934 ; 19.934       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[0]|clk                       ;
; 19.934 ; 19.934       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[1]|clk                       ;
; 19.934 ; 19.934       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[2]|clk                       ;
; 19.934 ; 19.934       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[3]|clk                       ;
; 19.934 ; 19.934       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[4]|clk                       ;
; 19.934 ; 19.934       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[5]|clk                       ;
; 19.934 ; 19.934       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[6]|clk                       ;
; 19.934 ; 19.934       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[7]|clk                       ;
; 19.934 ; 19.934       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[8]|clk                       ;
; 19.934 ; 19.934       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[9]|clk                       ;
; 19.941 ; 19.941       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; vga|lcd|next_pal_dac_cyc~clkctrl|inclk[0] ;
; 19.941 ; 19.941       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; vga|lcd|next_pal_dac_cyc~clkctrl|outclk   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; vga|lcd|next_pal_dac_cyc|q                ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; vga|lcd|next_pal_dac_cyc|q                ;
; 20.056 ; 20.056       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; vga|lcd|next_pal_dac_cyc~clkctrl|inclk[0] ;
; 20.056 ; 20.056       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; vga|lcd|next_pal_dac_cyc~clkctrl|outclk   ;
; 20.063 ; 20.063       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[0]|clk                       ;
; 20.063 ; 20.063       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[1]|clk                       ;
; 20.063 ; 20.063       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[2]|clk                       ;
; 20.063 ; 20.063       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[3]|clk                       ;
; 20.063 ; 20.063       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[4]|clk                       ;
; 20.063 ; 20.063       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[5]|clk                       ;
; 20.063 ; 20.063       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[6]|clk                       ;
; 20.063 ; 20.063       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[7]|clk                       ;
; 20.063 ; 20.063       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[8]|clk                       ;
; 20.063 ; 20.063       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[9]|clk                       ;
; 20.064 ; 20.064       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[10]|clk                      ;
; 20.064 ; 20.064       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[11]|clk                      ;
; 20.064 ; 20.064       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[12]|clk                      ;
; 20.064 ; 20.064       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[13]|clk                      ;
; 20.064 ; 20.064       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[14]|clk                      ;
; 20.064 ; 20.064       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[15]|clk                      ;
; 20.064 ; 20.064       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[16]|clk                      ;
; 20.064 ; 20.064       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[17]|clk                      ;
; 20.064 ; 20.064       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[18]|clk                      ;
; 20.064 ; 20.064       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[19]|clk                      ;
; 20.064 ; 20.064       ; 0.000          ; High Pulse Width ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; timerclk|cnt[20]|clk                      ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[0]                   ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[10]                  ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[11]                  ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[12]                  ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[13]                  ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[14]                  ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[15]                  ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[16]                  ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[17]                  ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; Rise       ; clk_gen:timerclk|cnt[18]                  ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 39.746 ; 39.976       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|altshift_taps:ovf_pipe_rtl_0|shift_taps_65m:auto_generated|altsyncram_1d81:altsyncram2|ram_block3a0~porta_address_reg0 ;
; 39.747 ; 39.977       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|altshift_taps:ovf_pipe_rtl_0|shift_taps_65m:auto_generated|altsyncram_1d81:altsyncram2|ram_block3a0                    ;
; 39.747 ; 39.977       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|altshift_taps:ovf_pipe_rtl_0|shift_taps_65m:auto_generated|altsyncram_1d81:altsyncram2|ram_block3a0~portb_address_reg0 ;
; 39.747 ; 39.977       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|altshift_taps:ovf_pipe_rtl_0|shift_taps_65m:auto_generated|altsyncram_1d81:altsyncram2|ram_block3a1                    ;
; 39.747 ; 39.977       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|altshift_taps:ovf_pipe_rtl_0|shift_taps_65m:auto_generated|altsyncram_1d81:altsyncram2|ram_block3a2                    ;
; 39.748 ; 39.978       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|altshift_taps:ovf_pipe_rtl_0|shift_taps_65m:auto_generated|altsyncram_1d81:altsyncram2|ram_block3a0~porta_datain_reg0  ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; flash16:flash16|address[0]                                                                                                                                                                                                    ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; flash16:flash16|address[16]                                                                                                                                                                                                   ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; flash16:flash16|address[17]                                                                                                                                                                                                   ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; flash16:flash16|address[18]                                                                                                                                                                                                   ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; flash16:flash16|address[19]                                                                                                                                                                                                   ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; flash16:flash16|address[1]                                                                                                                                                                                                    ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; flash16:flash16|address[20]                                                                                                                                                                                                   ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; flash16:flash16|address[21]                                                                                                                                                                                                   ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; flash16:flash16|address[2]                                                                                                                                                                                                    ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; flash16:flash16|address[3]                                                                                                                                                                                                    ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; flash16:flash16|address[4]                                                                                                                                                                                                    ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; flash16:flash16|address[5]                                                                                                                                                                                                    ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; flash16:flash16|address[6]                                                                                                                                                                                                    ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; flash16:flash16|address[7]                                                                                                                                                                                                    ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|bit_count[0]                                                                                                                                                                                            ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|bit_count[1]                                                                                                                                                                                            ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|bit_count[2]                                                                                                                                                                                            ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|bit_count[3]                                                                                                                                                                                            ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|dat_o[2]                                                                                                                                                                                                ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|dat_o[3]                                                                                                                                                                                                ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|dat_o[4]                                                                                                                                                                                                ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|dat_o[5]                                                                                                                                                                                                ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|dat_o[7]                                                                                                                                                                                                ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|hold_released                                                                                                                                                                                           ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|ps2_data_s                                                                                                                                                                                              ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|q_r[5]                                                                                                                                                                                                  ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|q_r[6]                                                                                                                                                                                                  ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|q_r[7]                                                                                                                                                                                                  ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|timer_60usec_count[0]                                                                                                                                                                                   ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|timer_60usec_count[1]                                                                                                                                                                                   ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|timer_60usec_count[2]                                                                                                                                                                                   ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|timer_60usec_count[3]                                                                                                                                                                                   ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|timer_60usec_count[4]                                                                                                                                                                                   ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|timer_60usec_count[5]                                                                                                                                                                                   ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|timer_60usec_count[6]                                                                                                                                                                                   ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|timer_60usec_count[7]                                                                                                                                                                                   ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|timer_60usec_count[8]                                                                                                                                                                                   ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_keyb:keyb|timer_60usec_count[9]                                                                                                                                                                                   ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|waiting_counter[10]                                                                                                                       ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|waiting_counter[11]                                                                                                                       ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|waiting_counter[12]                                                                                                                       ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|waiting_counter[13]                                                                                                                       ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|waiting_counter[14]                                                                                                                       ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|waiting_counter[15]                                                                                                                       ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|waiting_counter[16]                                                                                                                       ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|waiting_counter[17]                                                                                                                       ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|waiting_counter[18]                                                                                                                       ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|waiting_counter[19]                                                                                                                       ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|waiting_counter[1]                                                                                                                        ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|waiting_counter[20]                                                                                                                       ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|waiting_counter[2]                                                                                                                        ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|waiting_counter[3]                                                                                                                        ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|waiting_counter[4]                                                                                                                        ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|waiting_counter[5]                                                                                                                        ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|waiting_counter[6]                                                                                                                        ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|waiting_counter[7]                                                                                                                        ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|waiting_counter[8]                                                                                                                        ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; ps2:ps2|ps2_mouse_nofifo:mouse_nofifo|ps2_mouse:mouse|ps2_mouse_cmdout:mouse_cmdout|waiting_counter[9]                                                                                                                        ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; serial:com1|dlh[1]                                                                                                                                                                                                            ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; serial:com1|dlh[2]                                                                                                                                                                                                            ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; serial:com1|dlh[3]                                                                                                                                                                                                            ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; serial:com1|dlh[4]                                                                                                                                                                                                            ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; serial:com1|dlh[5]                                                                                                                                                                                                            ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; serial:com1|dlh[6]                                                                                                                                                                                                            ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; serial:com1|dlh[7]                                                                                                                                                                                                            ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; sw_leds:sw_leds|leds_[0]                                                                                                                                                                                                      ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; sw_leds:sw_leds|leds_[1]                                                                                                                                                                                                      ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; sw_leds:sw_leds|leds_[2]                                                                                                                                                                                                      ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; sw_leds:sw_leds|leds_[4]                                                                                                                                                                                                      ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; sw_leds:sw_leds|leds_[5]                                                                                                                                                                                                      ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; sw_leds:sw_leds|leds_[6]                                                                                                                                                                                                      ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; sw_leds:sw_leds|leds_[7]                                                                                                                                                                                                      ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; wb_abrgr:wb_fmlbrg|sync_ack[0]                                                                                                                                                                                                ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; wb_abrgr:wb_fmlbrg|wbs_dat_o[11]                                                                                                                                                                                              ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[0]                                                                                                                                                                                             ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[10]                                                                                                                                                                                            ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[11]                                                                                                                                                                                            ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[12]                                                                                                                                                                                            ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[13]                                                                                                                                                                                            ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[2]                                                                                                                                                                                             ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[4]                                                                                                                                                                                             ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[5]                                                                                                                                                                                             ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[8]                                                                                                                                                                                             ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; wb_abrgr:wb_fmlbrg|wbs_dat_o_r[9]                                                                                                                                                                                             ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|d_pipe[10][17]                                                                                                         ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|d_pipe[14][30]                                                                                                         ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|d_pipe[16][32]                                                                                                         ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|d_pipe[17][26]                                                                                                         ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|d_pipe[17][27]                                                                                                         ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|d_pipe[17][28]                                                                                                         ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|d_pipe[17][29]                                                                                                         ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|d_pipe[17][30]                                                                                                         ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|d_pipe[17][31]                                                                                                         ;
; 39.785 ; 40.001       ; 0.216          ; High Pulse Width ; pll|altpll_component|pll|clk[2] ; Rise       ; zet:zet|zet_core:core|zet_exec:exec|zet_alu:alu|zet_muldiv:muldiv|zet_div_su:div_su|zet_div_uu:divider|d_pipe[17][32]                                                                                                         ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+------------------+------------+--------+--------+------------+---------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------------+------------+--------+--------+------------+---------------------------------+
; sd_miso_         ; clk_50_    ; 5.585  ; 6.408  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_data_[*]   ; clk_50_    ; 5.301  ; 6.077  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[0]  ; clk_50_    ; 5.265  ; 6.038  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[1]  ; clk_50_    ; 5.301  ; 6.077  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[2]  ; clk_50_    ; 5.067  ; 5.819  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[3]  ; clk_50_    ; 5.293  ; 6.074  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[4]  ; clk_50_    ; 5.203  ; 5.966  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[5]  ; clk_50_    ; 5.258  ; 6.021  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[6]  ; clk_50_    ; 5.257  ; 6.005  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[7]  ; clk_50_    ; 5.271  ; 6.049  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[8]  ; clk_50_    ; 5.256  ; 6.008  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[9]  ; clk_50_    ; 5.243  ; 6.017  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[10] ; clk_50_    ; 5.269  ; 6.033  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[11] ; clk_50_    ; 5.049  ; 5.799  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[12] ; clk_50_    ; 5.158  ; 5.908  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[13] ; clk_50_    ; 5.297  ; 6.061  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[14] ; clk_50_    ; 5.289  ; 6.052  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[15] ; clk_50_    ; 5.240  ; 5.998  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; flash_data_[*]   ; clk_50_    ; 10.039 ; 11.291 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[0]  ; clk_50_    ; 9.593  ; 10.776 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[1]  ; clk_50_    ; 10.039 ; 11.291 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[2]  ; clk_50_    ; 9.209  ; 10.462 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[3]  ; clk_50_    ; 5.653  ; 6.811  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[4]  ; clk_50_    ; 5.029  ; 6.117  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[5]  ; clk_50_    ; 4.748  ; 5.820  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[6]  ; clk_50_    ; 4.613  ; 5.661  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[7]  ; clk_50_    ; 5.245  ; 6.394  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[8]  ; clk_50_    ; 5.241  ; 6.368  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[9]  ; clk_50_    ; 5.024  ; 6.106  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[10] ; clk_50_    ; 5.045  ; 6.137  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[11] ; clk_50_    ; 4.901  ; 5.937  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[12] ; clk_50_    ; 4.991  ; 6.066  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[13] ; clk_50_    ; 4.986  ; 6.044  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[14] ; clk_50_    ; 4.592  ; 5.626  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[15] ; clk_50_    ; 4.927  ; 6.042  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; key_             ; clk_50_    ; 2.639  ; 3.452  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_kclk_        ; clk_50_    ; 2.478  ; 3.278  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_kdat_        ; clk_50_    ; 2.519  ; 3.337  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mclk_        ; clk_50_    ; 2.498  ; 3.286  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mdat_        ; clk_50_    ; 2.680  ; 3.506  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; sw_[*]           ; clk_50_    ; 10.601 ; 11.910 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[0]          ; clk_50_    ; 10.601 ; 11.910 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[1]          ; clk_50_    ; 10.264 ; 11.486 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[2]          ; clk_50_    ; 10.076 ; 11.381 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[3]          ; clk_50_    ; 4.869  ; 5.935  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[4]          ; clk_50_    ; 6.260  ; 7.488  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[5]          ; clk_50_    ; 4.807  ; 5.874  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[6]          ; clk_50_    ; 5.224  ; 6.354  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[7]          ; clk_50_    ; 5.247  ; 6.366  ; Rise       ; pll|altpll_component|pll|clk[2] ;
+------------------+------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+------------------+------------+--------+--------+------------+---------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------------+------------+--------+--------+------------+---------------------------------+
; sd_miso_         ; clk_50_    ; -5.173 ; -5.980 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_data_[*]   ; clk_50_    ; -4.656 ; -5.392 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[0]  ; clk_50_    ; -4.868 ; -5.632 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[1]  ; clk_50_    ; -4.898 ; -5.658 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[2]  ; clk_50_    ; -4.674 ; -5.412 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[3]  ; clk_50_    ; -4.895 ; -5.667 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[4]  ; clk_50_    ; -4.808 ; -5.563 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[5]  ; clk_50_    ; -4.862 ; -5.617 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[6]  ; clk_50_    ; -4.862 ; -5.602 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[7]  ; clk_50_    ; -4.870 ; -5.632 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[8]  ; clk_50_    ; -4.861 ; -5.604 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[9]  ; clk_50_    ; -4.844 ; -5.602 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[10] ; clk_50_    ; -4.874 ; -5.630 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[11] ; clk_50_    ; -4.656 ; -5.392 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[12] ; clk_50_    ; -4.767 ; -5.509 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[13] ; clk_50_    ; -4.899 ; -5.655 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[14] ; clk_50_    ; -4.892 ; -5.647 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[15] ; clk_50_    ; -4.844 ; -5.594 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; flash_data_[*]   ; clk_50_    ; -3.774 ; -4.772 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[0]  ; clk_50_    ; -4.183 ; -5.171 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[1]  ; clk_50_    ; -4.354 ; -5.399 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[2]  ; clk_50_    ; -3.972 ; -4.961 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[3]  ; clk_50_    ; -4.958 ; -6.077 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[4]  ; clk_50_    ; -4.208 ; -5.188 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[5]  ; clk_50_    ; -4.139 ; -5.152 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[6]  ; clk_50_    ; -3.896 ; -4.886 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[7]  ; clk_50_    ; -4.118 ; -5.112 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[8]  ; clk_50_    ; -4.662 ; -5.751 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[9]  ; clk_50_    ; -4.353 ; -5.415 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[10] ; clk_50_    ; -4.103 ; -5.080 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[11] ; clk_50_    ; -4.103 ; -5.079 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[12] ; clk_50_    ; -4.336 ; -5.352 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[13] ; clk_50_    ; -3.906 ; -4.859 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[14] ; clk_50_    ; -3.849 ; -4.818 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[15] ; clk_50_    ; -3.774 ; -4.772 ; Rise       ; pll|altpll_component|pll|clk[2] ;
; key_             ; clk_50_    ; -2.220 ; -3.031 ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_kclk_        ; clk_50_    ; -2.071 ; -2.856 ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_kdat_        ; clk_50_    ; -2.112 ; -2.913 ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mclk_        ; clk_50_    ; -2.091 ; -2.865 ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mdat_        ; clk_50_    ; -2.266 ; -3.076 ; Rise       ; pll|altpll_component|pll|clk[2] ;
; sw_[*]           ; clk_50_    ; -2.201 ; -3.014 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[0]          ; clk_50_    ; -2.201 ; -3.014 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[1]          ; clk_50_    ; -4.551 ; -5.584 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[2]          ; clk_50_    ; -4.826 ; -5.846 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[3]          ; clk_50_    ; -4.204 ; -5.235 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[4]          ; clk_50_    ; -5.383 ; -6.476 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[5]          ; clk_50_    ; -4.196 ; -5.198 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[6]          ; clk_50_    ; -4.480 ; -5.542 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[7]          ; clk_50_    ; -4.152 ; -5.132 ; Rise       ; pll|altpll_component|pll|clk[2] ;
+------------------+------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+------------------+------------+--------+--------+------------+---------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------------+------------+--------+--------+------------+---------------------------------+
; sd_mosi_         ; clk_50_    ; 0.337  ; 0.287  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sd_sclk_         ; clk_50_    ; 0.141  ; 0.059  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_addr_[*]   ; clk_50_    ; -1.246 ; -1.341 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[0]  ; clk_50_    ; -1.266 ; -1.361 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[1]  ; clk_50_    ; -1.246 ; -1.341 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[2]  ; clk_50_    ; -1.246 ; -1.341 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[3]  ; clk_50_    ; -1.266 ; -1.361 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[4]  ; clk_50_    ; -1.247 ; -1.342 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[5]  ; clk_50_    ; -1.277 ; -1.372 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[6]  ; clk_50_    ; -1.258 ; -1.353 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[7]  ; clk_50_    ; -1.248 ; -1.343 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[8]  ; clk_50_    ; -1.277 ; -1.372 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[9]  ; clk_50_    ; -1.258 ; -1.353 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[10] ; clk_50_    ; -1.247 ; -1.342 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[11] ; clk_50_    ; -1.268 ; -1.363 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_ba_[*]     ; clk_50_    ; -0.753 ; -0.748 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_ba_[0]    ; clk_50_    ; -0.753 ; -0.748 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_ba_[1]    ; clk_50_    ; -0.874 ; -0.879 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_cas_n_     ; clk_50_    ; -1.029 ; -1.054 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_ce_        ; clk_50_    ; -0.861 ; -0.876 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_clk_       ; clk_50_    ; -1.629 ;        ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_cs_n_      ; clk_50_    ; -0.938 ; -0.953 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_data_[*]   ; clk_50_    ; 2.871  ; 2.748  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[0]  ; clk_50_    ; 1.143  ; 1.185  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[1]  ; clk_50_    ; 1.456  ; 1.534  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[2]  ; clk_50_    ; 1.236  ; 1.316  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[3]  ; clk_50_    ; 2.871  ; 2.748  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[4]  ; clk_50_    ; 1.393  ; 1.526  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[5]  ; clk_50_    ; 1.192  ; 1.238  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[6]  ; clk_50_    ; 1.202  ; 1.269  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[7]  ; clk_50_    ; 1.281  ; 1.356  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[8]  ; clk_50_    ; 1.121  ; 1.160  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[9]  ; clk_50_    ; 1.059  ; 1.123  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[10] ; clk_50_    ; 1.391  ; 1.491  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[11] ; clk_50_    ; 1.698  ; 1.829  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[12] ; clk_50_    ; 1.753  ; 1.890  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[13] ; clk_50_    ; 1.116  ; 1.173  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[14] ; clk_50_    ; 1.261  ; 1.314  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[15] ; clk_50_    ; 1.524  ; 1.658  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_ras_n_     ; clk_50_    ; -0.932 ; -0.950 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_we_n_      ; clk_50_    ; 0.486  ; 0.265  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_b_[*]    ; clk_50_    ; -1.157 ; -1.245 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[0]   ; clk_50_    ; -1.157 ; -1.245 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[1]   ; clk_50_    ; -1.157 ; -1.245 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[2]   ; clk_50_    ; -1.157 ; -1.245 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[3]   ; clk_50_    ; -1.173 ; -1.261 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_g_[*]    ; clk_50_    ; -1.149 ; -1.237 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[0]   ; clk_50_    ; -1.149 ; -1.237 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[1]   ; clk_50_    ; -1.165 ; -1.253 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[2]   ; clk_50_    ; -1.173 ; -1.261 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[3]   ; clk_50_    ; -1.159 ; -1.247 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_hsync_   ; clk_50_    ; -0.326 ; -0.303 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_r_[*]    ; clk_50_    ; -1.153 ; -1.241 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[0]   ; clk_50_    ; -1.157 ; -1.245 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[1]   ; clk_50_    ; -1.173 ; -1.261 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[2]   ; clk_50_    ; -1.169 ; -1.257 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[3]   ; clk_50_    ; -1.153 ; -1.241 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_vsync_   ; clk_50_    ; 1.726  ; 1.738  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sd_ss_           ; clk_50_    ; -0.105 ; -0.195 ; Fall       ; pll|altpll_component|pll|clk[0] ;
; sdram_clk_       ; clk_50_    ;        ; -1.682 ; Fall       ; pll|altpll_component|pll|clk[0] ;
; chassis_spk_     ; clk_50_    ; 3.300  ; 3.283  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; flash_addr_[*]   ; clk_50_    ; 5.408  ; 4.728  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[0]  ; clk_50_    ; 2.831  ; 2.729  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[1]  ; clk_50_    ; 2.374  ; 2.273  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[2]  ; clk_50_    ; 2.636  ; 2.524  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[3]  ; clk_50_    ; 2.648  ; 2.531  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[4]  ; clk_50_    ; 2.464  ; 2.370  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[5]  ; clk_50_    ; 2.672  ; 2.551  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[6]  ; clk_50_    ; 2.812  ; 2.709  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[7]  ; clk_50_    ; 2.479  ; 2.328  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[8]  ; clk_50_    ; 3.200  ; 3.163  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[9]  ; clk_50_    ; 3.189  ; 3.154  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[10] ; clk_50_    ; 3.055  ; 3.004  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[11] ; clk_50_    ; 2.992  ; 2.919  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[12] ; clk_50_    ; 3.119  ; 3.070  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[13] ; clk_50_    ; 2.996  ; 2.943  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[14] ; clk_50_    ; 2.872  ; 2.870  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[15] ; clk_50_    ; 3.205  ; 3.172  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[16] ; clk_50_    ; 2.770  ; 2.659  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[17] ; clk_50_    ; 5.408  ; 4.728  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[18] ; clk_50_    ; 2.483  ; 2.332  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[19] ; clk_50_    ; 2.507  ; 2.360  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[20] ; clk_50_    ; 2.659  ; 2.532  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[21] ; clk_50_    ; 2.692  ; 2.574  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; flash_ce_n_      ; clk_50_    ; 10.413 ; 10.132 ; Rise       ; pll|altpll_component|pll|clk[2] ;
; flash_oe_n_      ; clk_50_    ; 10.207 ; 9.942  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex0_[*]         ; clk_50_    ; 5.033  ; 4.969  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[0]        ; clk_50_    ; 4.894  ; 4.831  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[1]        ; clk_50_    ; 4.557  ; 4.513  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[2]        ; clk_50_    ; 4.855  ; 4.754  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[3]        ; clk_50_    ; 5.033  ; 4.969  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[4]        ; clk_50_    ; 4.982  ; 4.910  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[5]        ; clk_50_    ; 4.839  ; 4.750  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[6]        ; clk_50_    ; 4.871  ; 4.961  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex1_[*]         ; clk_50_    ; 5.406  ; 5.308  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[0]        ; clk_50_    ; 5.147  ; 4.998  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[1]        ; clk_50_    ; 5.014  ; 5.009  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[2]        ; clk_50_    ; 5.156  ; 5.001  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[3]        ; clk_50_    ; 5.170  ; 4.992  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[4]        ; clk_50_    ; 5.147  ; 4.985  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[5]        ; clk_50_    ; 5.406  ; 5.279  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[6]        ; clk_50_    ; 5.175  ; 5.308  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex2_[*]         ; clk_50_    ; 5.467  ; 5.581  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[0]        ; clk_50_    ; 5.467  ; 5.295  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[1]        ; clk_50_    ; 5.380  ; 5.202  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[2]        ; clk_50_    ; 5.455  ; 5.251  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[3]        ; clk_50_    ; 5.367  ; 5.192  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[4]        ; clk_50_    ; 5.336  ; 5.229  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[5]        ; clk_50_    ; 5.348  ; 5.239  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[6]        ; clk_50_    ; 5.378  ; 5.581  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex3_[*]         ; clk_50_    ; 5.929  ; 5.916  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[0]        ; clk_50_    ; 5.696  ; 5.541  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[1]        ; clk_50_    ; 5.791  ; 5.764  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[2]        ; clk_50_    ; 5.846  ; 5.656  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[3]        ; clk_50_    ; 5.863  ; 5.721  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[4]        ; clk_50_    ; 5.896  ; 5.789  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[5]        ; clk_50_    ; 5.929  ; 5.737  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[6]        ; clk_50_    ; 5.771  ; 5.916  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ledg_[*]         ; clk_50_    ; 6.351  ; 5.819  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[0]        ; clk_50_    ; 3.539  ; 3.540  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[1]        ; clk_50_    ; 3.701  ; 3.732  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[2]        ; clk_50_    ; 6.351  ; 5.819  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[3]        ; clk_50_    ; 3.534  ; 3.554  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[4]        ; clk_50_    ; 2.703  ; 2.576  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[5]        ; clk_50_    ; 2.695  ; 2.563  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[6]        ; clk_50_    ; 2.704  ; 2.587  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[7]        ; clk_50_    ; 3.468  ; 3.446  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[8]        ; clk_50_    ; 2.789  ; 2.669  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[9]        ; clk_50_    ; 2.907  ; 2.789  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_kdat_        ; clk_50_    ; 3.327  ; 3.182  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mclk_        ; clk_50_    ; 2.957  ; 3.035  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mdat_        ; clk_50_    ; 5.030  ; 5.017  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; speaker_l_       ; clk_50_    ; 2.570  ; 2.497  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; speaker_r_       ; clk_50_    ; 2.652  ; 2.594  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; uart_txd_        ; clk_50_    ; 3.083  ; 3.026  ; Rise       ; pll|altpll_component|pll|clk[2] ;
+------------------+------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+------------------+------------+--------+--------+------------+---------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------------+------------+--------+--------+------------+---------------------------------+
; sd_mosi_         ; clk_50_    ; 0.052  ; -0.003 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sd_sclk_         ; clk_50_    ; -0.134 ; -0.221 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_addr_[*]   ; clk_50_    ; -1.525 ; -1.620 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[0]  ; clk_50_    ; -1.513 ; -1.608 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[1]  ; clk_50_    ; -1.494 ; -1.589 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[2]  ; clk_50_    ; -1.494 ; -1.589 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[3]  ; clk_50_    ; -1.514 ; -1.609 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[4]  ; clk_50_    ; -1.494 ; -1.589 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[5]  ; clk_50_    ; -1.524 ; -1.619 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[6]  ; clk_50_    ; -1.505 ; -1.600 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[7]  ; clk_50_    ; -1.495 ; -1.590 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[8]  ; clk_50_    ; -1.525 ; -1.620 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[9]  ; clk_50_    ; -1.505 ; -1.600 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[10] ; clk_50_    ; -1.494 ; -1.589 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[11] ; clk_50_    ; -1.515 ; -1.610 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_ba_[*]     ; clk_50_    ; -1.132 ; -1.141 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_ba_[0]    ; clk_50_    ; -1.016 ; -1.015 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_ba_[1]    ; clk_50_    ; -1.132 ; -1.141 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_cas_n_     ; clk_50_    ; -1.282 ; -1.309 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_ce_        ; clk_50_    ; -1.121 ; -1.139 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_clk_       ; clk_50_    ; -1.853 ;        ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_cs_n_      ; clk_50_    ; -1.195 ; -1.212 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_data_[*]   ; clk_50_    ; -0.488 ; -0.399 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[0]  ; clk_50_    ; -0.289 ; -0.164 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[1]  ; clk_50_    ; -0.205 ; -0.102 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[2]  ; clk_50_    ; -0.206 ; -0.060 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[3]  ; clk_50_    ; 1.339  ; 1.248  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[4]  ; clk_50_    ; -0.109 ; 0.053  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[5]  ; clk_50_    ; -0.255 ; -0.164 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[6]  ; clk_50_    ; -0.048 ; 0.087  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[7]  ; clk_50_    ; -0.213 ; -0.093 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[8]  ; clk_50_    ; -0.414 ; -0.348 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[9]  ; clk_50_    ; -0.421 ; -0.340 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[10] ; clk_50_    ; -0.278 ; -0.147 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[11] ; clk_50_    ; -0.140 ; -0.020 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[12] ; clk_50_    ; -0.154 ; -0.032 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[13] ; clk_50_    ; -0.210 ; -0.111 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[14] ; clk_50_    ; -0.488 ; -0.399 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[15] ; clk_50_    ; -0.128 ; -0.005 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_ras_n_     ; clk_50_    ; -1.189 ; -1.209 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_we_n_      ; clk_50_    ; 0.234  ; 0.011  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_b_[*]    ; clk_50_    ; -1.419 ; -1.507 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[0]   ; clk_50_    ; -1.403 ; -1.491 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[1]   ; clk_50_    ; -1.403 ; -1.491 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[2]   ; clk_50_    ; -1.403 ; -1.491 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[3]   ; clk_50_    ; -1.419 ; -1.507 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_g_[*]    ; clk_50_    ; -1.419 ; -1.507 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[0]   ; clk_50_    ; -1.395 ; -1.483 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[1]   ; clk_50_    ; -1.411 ; -1.499 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[2]   ; clk_50_    ; -1.419 ; -1.507 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[3]   ; clk_50_    ; -1.405 ; -1.493 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_hsync_   ; clk_50_    ; -0.601 ; -0.582 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_r_[*]    ; clk_50_    ; -1.420 ; -1.508 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[0]   ; clk_50_    ; -1.403 ; -1.491 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[1]   ; clk_50_    ; -1.420 ; -1.508 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[2]   ; clk_50_    ; -1.415 ; -1.503 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[3]   ; clk_50_    ; -1.399 ; -1.487 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_vsync_   ; clk_50_    ; -0.185 ; -0.161 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sd_ss_           ; clk_50_    ; -0.372 ; -0.466 ; Fall       ; pll|altpll_component|pll|clk[0] ;
; sdram_clk_       ; clk_50_    ;        ; -1.907 ; Fall       ; pll|altpll_component|pll|clk[0] ;
; chassis_spk_     ; clk_50_    ; 2.696  ; 2.653  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; flash_addr_[*]   ; clk_50_    ; 2.116  ; 2.012  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[0]  ; clk_50_    ; 2.562  ; 2.456  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[1]  ; clk_50_    ; 2.116  ; 2.012  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[2]  ; clk_50_    ; 2.375  ; 2.259  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[3]  ; clk_50_    ; 2.387  ; 2.267  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[4]  ; clk_50_    ; 2.202  ; 2.105  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[5]  ; clk_50_    ; 2.409  ; 2.285  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[6]  ; clk_50_    ; 2.544  ; 2.438  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[7]  ; clk_50_    ; 2.224  ; 2.072  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[8]  ; clk_50_    ; 2.918  ; 2.874  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[9]  ; clk_50_    ; 2.907  ; 2.865  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[10] ; clk_50_    ; 2.778  ; 2.721  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[11] ; clk_50_    ; 2.717  ; 2.640  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[12] ; clk_50_    ; 2.839  ; 2.785  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[13] ; clk_50_    ; 2.722  ; 2.663  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[14] ; clk_50_    ; 2.593  ; 2.585  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[15] ; clk_50_    ; 2.921  ; 2.882  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[16] ; clk_50_    ; 2.505  ; 2.390  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[17] ; clk_50_    ; 5.146  ; 4.464  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[18] ; clk_50_    ; 2.228  ; 2.076  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[19] ; clk_50_    ; 2.252  ; 2.103  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[20] ; clk_50_    ; 2.398  ; 2.267  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[21] ; clk_50_    ; 2.429  ; 2.308  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; flash_ce_n_      ; clk_50_    ; 3.890  ; 3.817  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; flash_oe_n_      ; clk_50_    ; 3.691  ; 3.633  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex0_[*]         ; clk_50_    ; 3.276  ; 3.154  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[0]        ; clk_50_    ; 3.537  ; 3.482  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[1]        ; clk_50_    ; 3.276  ; 3.154  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[2]        ; clk_50_    ; 3.581  ; 3.390  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[3]        ; clk_50_    ; 3.671  ; 3.605  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[4]        ; clk_50_    ; 3.630  ; 3.613  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[5]        ; clk_50_    ; 3.490  ; 3.458  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[6]        ; clk_50_    ; 3.500  ; 3.683  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex1_[*]         ; clk_50_    ; 3.155  ; 2.986  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[0]        ; clk_50_    ; 3.155  ; 2.986  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[1]        ; clk_50_    ; 3.161  ; 2.993  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[2]        ; clk_50_    ; 3.277  ; 2.987  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[3]        ; clk_50_    ; 3.156  ; 2.988  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[4]        ; clk_50_    ; 3.155  ; 3.098  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[5]        ; clk_50_    ; 3.392  ; 3.364  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[6]        ; clk_50_    ; 3.163  ; 3.440  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex2_[*]         ; clk_50_    ; 3.159  ; 2.985  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[0]        ; clk_50_    ; 3.243  ; 3.085  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[1]        ; clk_50_    ; 3.159  ; 2.994  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[2]        ; clk_50_    ; 3.237  ; 3.126  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[3]        ; clk_50_    ; 3.173  ; 2.985  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[4]        ; clk_50_    ; 3.351  ; 3.022  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[5]        ; clk_50_    ; 3.202  ; 3.032  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[6]        ; clk_50_    ; 3.341  ; 3.352  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex3_[*]         ; clk_50_    ; 3.076  ; 2.927  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[0]        ; clk_50_    ; 3.076  ; 2.927  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[1]        ; clk_50_    ; 3.249  ; 3.153  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[2]        ; clk_50_    ; 3.187  ; 3.194  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[3]        ; clk_50_    ; 3.233  ; 3.112  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[4]        ; clk_50_    ; 3.441  ; 3.158  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[5]        ; clk_50_    ; 3.285  ; 3.146  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[6]        ; clk_50_    ; 3.174  ; 3.290  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ledg_[*]         ; clk_50_    ; 2.433  ; 2.298  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[0]        ; clk_50_    ; 3.242  ; 3.235  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[1]        ; clk_50_    ; 3.398  ; 3.419  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[2]        ; clk_50_    ; 6.053  ; 5.512  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[3]        ; clk_50_    ; 3.238  ; 3.249  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[4]        ; clk_50_    ; 2.440  ; 2.310  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[5]        ; clk_50_    ; 2.433  ; 2.298  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[6]        ; clk_50_    ; 2.442  ; 2.321  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[7]        ; clk_50_    ; 3.175  ; 3.146  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[8]        ; clk_50_    ; 2.524  ; 2.401  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[9]        ; clk_50_    ; 2.637  ; 2.516  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_kdat_        ; clk_50_    ; 2.802  ; 2.740  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mclk_        ; clk_50_    ; 2.676  ; 2.759  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mdat_        ; clk_50_    ; 2.757  ; 2.666  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; speaker_l_       ; clk_50_    ; 2.299  ; 2.221  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; speaker_r_       ; clk_50_    ; 2.379  ; 2.315  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; uart_txd_        ; clk_50_    ; 2.805  ; 2.743  ; Rise       ; pll|altpll_component|pll|clk[2] ;
+------------------+------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                            ;
+------------------+------------+--------+--------+------------+---------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------------+------------+--------+--------+------------+---------------------------------+
; sdram_data_[*]   ; clk_50_    ; -0.307 ; -0.326 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[0]  ; clk_50_    ; 0.031  ; 0.012  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[1]  ; clk_50_    ; -0.180 ; -0.199 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[2]  ; clk_50_    ; -0.170 ; -0.189 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[3]  ; clk_50_    ; -0.055 ; -0.074 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[4]  ; clk_50_    ; -0.298 ; -0.317 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[5]  ; clk_50_    ; -0.180 ; -0.199 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[6]  ; clk_50_    ; -0.278 ; -0.297 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[7]  ; clk_50_    ; -0.307 ; -0.326 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[8]  ; clk_50_    ; 0.056  ; 0.037  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[9]  ; clk_50_    ; 0.056  ; 0.037  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[10] ; clk_50_    ; 0.051  ; 0.032  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[11] ; clk_50_    ; 0.046  ; 0.027  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[12] ; clk_50_    ; 0.041  ; 0.022  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[13] ; clk_50_    ; 0.051  ; 0.032  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[14] ; clk_50_    ; 0.031  ; 0.012  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[15] ; clk_50_    ; -0.298 ; -0.317 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; ps2_mdat_        ; clk_50_    ; 3.761  ; 3.806  ; Rise       ; pll|altpll_component|pll|clk[2] ;
+------------------+------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                    ;
+------------------+------------+--------+--------+------------+---------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------------+------------+--------+--------+------------+---------------------------------+
; sdram_data_[*]   ; clk_50_    ; -1.429 ; -1.429 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[0]  ; clk_50_    ; -1.104 ; -1.104 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[1]  ; clk_50_    ; -1.307 ; -1.307 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[2]  ; clk_50_    ; -1.297 ; -1.297 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[3]  ; clk_50_    ; -1.187 ; -1.187 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[4]  ; clk_50_    ; -1.420 ; -1.420 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[5]  ; clk_50_    ; -1.307 ; -1.307 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[6]  ; clk_50_    ; -1.400 ; -1.400 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[7]  ; clk_50_    ; -1.429 ; -1.429 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[8]  ; clk_50_    ; -1.079 ; -1.079 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[9]  ; clk_50_    ; -1.079 ; -1.079 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[10] ; clk_50_    ; -1.084 ; -1.084 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[11] ; clk_50_    ; -1.089 ; -1.089 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[12] ; clk_50_    ; -1.094 ; -1.094 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[13] ; clk_50_    ; -1.084 ; -1.084 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[14] ; clk_50_    ; -1.104 ; -1.104 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[15] ; clk_50_    ; -1.420 ; -1.420 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; ps2_mdat_        ; clk_50_    ; 2.318  ; 2.318  ; Rise       ; pll|altpll_component|pll|clk[2] ;
+------------------+------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                 ;
+------------------+------------+-----------+-----------+------------+---------------------------------+
; Data Port        ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                 ;
+------------------+------------+-----------+-----------+------------+---------------------------------+
; sdram_data_[*]   ; clk_50_    ; -0.262    ; -0.262    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[0]  ; clk_50_    ; 0.139     ; 0.139     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[1]  ; clk_50_    ; -0.128    ; -0.128    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[2]  ; clk_50_    ; -0.118    ; -0.118    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[3]  ; clk_50_    ; 0.009     ; 0.009     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[4]  ; clk_50_    ; -0.251    ; -0.251    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[5]  ; clk_50_    ; -0.128    ; -0.128    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[6]  ; clk_50_    ; -0.231    ; -0.231    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[7]  ; clk_50_    ; -0.262    ; -0.262    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[8]  ; clk_50_    ; 0.162     ; 0.162     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[9]  ; clk_50_    ; 0.162     ; 0.162     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[10] ; clk_50_    ; 0.159     ; 0.159     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[11] ; clk_50_    ; 0.152     ; 0.152     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[12] ; clk_50_    ; 0.149     ; 0.149     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[13] ; clk_50_    ; 0.159     ; 0.159     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[14] ; clk_50_    ; 0.139     ; 0.139     ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[15] ; clk_50_    ; -0.251    ; -0.251    ; Rise       ; pll|altpll_component|pll|clk[0] ;
; ps2_mdat_        ; clk_50_    ; 3.987     ; 3.987     ; Rise       ; pll|altpll_component|pll|clk[2] ;
+------------------+------------+-----------+-----------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                         ;
+------------------+------------+-----------+-----------+------------+---------------------------------+
; Data Port        ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                 ;
+------------------+------------+-----------+-----------+------------+---------------------------------+
; sdram_data_[*]   ; clk_50_    ; -1.386    ; -1.254    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[0]  ; clk_50_    ; -1.001    ; -0.869    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[1]  ; clk_50_    ; -1.257    ; -1.125    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[2]  ; clk_50_    ; -1.247    ; -1.115    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[3]  ; clk_50_    ; -1.125    ; -0.993    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[4]  ; clk_50_    ; -1.375    ; -1.243    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[5]  ; clk_50_    ; -1.257    ; -1.125    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[6]  ; clk_50_    ; -1.355    ; -1.223    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[7]  ; clk_50_    ; -1.386    ; -1.254    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[8]  ; clk_50_    ; -0.978    ; -0.846    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[9]  ; clk_50_    ; -0.978    ; -0.846    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[10] ; clk_50_    ; -0.981    ; -0.849    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[11] ; clk_50_    ; -0.988    ; -0.856    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[12] ; clk_50_    ; -0.991    ; -0.859    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[13] ; clk_50_    ; -0.981    ; -0.849    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[14] ; clk_50_    ; -1.001    ; -0.869    ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[15] ; clk_50_    ; -1.375    ; -1.243    ; Rise       ; pll|altpll_component|pll|clk[0] ;
; ps2_mdat_        ; clk_50_    ; 2.441     ; 2.669     ; Rise       ; pll|altpll_component|pll|clk[2] ;
+------------------+------------+-----------+-----------+------------+---------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                       ;
+-----------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                         ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                              ; -2.746 ; 0.155 ; 77.210   ; 0.595   ; 4.731               ;
;  clk_50_                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 9.425               ;
;  pll|altpll_component|pll|clk[0]              ; -2.746 ; 0.155 ; N/A      ; N/A     ; 4.731               ;
;  pll|altpll_component|pll|clk[2]              ; 1.336  ; 0.187 ; 77.210   ; 0.595   ; 39.685              ;
;  vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 36.578 ; 0.206 ; N/A      ; N/A     ; 19.753              ;
; Design-wide TNS                               ; -4.295 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk_50_                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  pll|altpll_component|pll|clk[0]              ; -4.295 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pll|altpll_component|pll|clk[2]              ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+------------------+------------+--------+--------+------------+---------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------------+------------+--------+--------+------------+---------------------------------+
; sd_miso_         ; clk_50_    ; 7.540  ; 8.105  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_data_[*]   ; clk_50_    ; 7.079  ; 7.606  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[0]  ; clk_50_    ; 7.024  ; 7.569  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[1]  ; clk_50_    ; 7.079  ; 7.606  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[2]  ; clk_50_    ; 6.647  ; 7.159  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[3]  ; clk_50_    ; 7.057  ; 7.596  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[4]  ; clk_50_    ; 6.935  ; 7.453  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[5]  ; clk_50_    ; 7.016  ; 7.523  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[6]  ; clk_50_    ; 6.995  ; 7.492  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[7]  ; clk_50_    ; 7.033  ; 7.553  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[8]  ; clk_50_    ; 7.003  ; 7.506  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[9]  ; clk_50_    ; 6.936  ; 7.462  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[10] ; clk_50_    ; 7.020  ; 7.537  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[11] ; clk_50_    ; 6.618  ; 7.130  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[12] ; clk_50_    ; 6.833  ; 7.346  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[13] ; clk_50_    ; 7.065  ; 7.577  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[14] ; clk_50_    ; 7.051  ; 7.569  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[15] ; clk_50_    ; 6.982  ; 7.490  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; flash_data_[*]   ; clk_50_    ; 17.971 ; 18.848 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[0]  ; clk_50_    ; 17.174 ; 18.060 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[1]  ; clk_50_    ; 17.971 ; 18.848 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[2]  ; clk_50_    ; 16.552 ; 17.437 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[3]  ; clk_50_    ; 10.022 ; 10.821 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[4]  ; clk_50_    ; 8.962  ; 9.651  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[5]  ; clk_50_    ; 8.445  ; 9.177  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[6]  ; clk_50_    ; 8.222  ; 8.897  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[7]  ; clk_50_    ; 9.317  ; 10.200 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[8]  ; clk_50_    ; 9.280  ; 10.083 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[9]  ; clk_50_    ; 8.881  ; 9.686  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[10] ; clk_50_    ; 8.945  ; 9.788  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[11] ; clk_50_    ; 8.641  ; 9.311  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[12] ; clk_50_    ; 8.871  ; 9.543  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[13] ; clk_50_    ; 8.860  ; 9.615  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[14] ; clk_50_    ; 8.168  ; 8.882  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[15] ; clk_50_    ; 8.655  ; 9.452  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; key_             ; clk_50_    ; 4.536  ; 5.102  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_kclk_        ; clk_50_    ; 4.318  ; 4.867  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_kdat_        ; clk_50_    ; 4.400  ; 4.952  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mclk_        ; clk_50_    ; 4.328  ; 4.860  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mdat_        ; clk_50_    ; 4.581  ; 5.156  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; sw_[*]           ; clk_50_    ; 19.010 ; 19.948 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[0]          ; clk_50_    ; 19.010 ; 19.948 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[1]          ; clk_50_    ; 18.402 ; 19.199 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[2]          ; clk_50_    ; 18.138 ; 18.951 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[3]          ; clk_50_    ; 8.606  ; 9.363  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[4]          ; clk_50_    ; 11.219 ; 11.933 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[5]          ; clk_50_    ; 8.568  ; 9.274  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[6]          ; clk_50_    ; 9.427  ; 10.094 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[7]          ; clk_50_    ; 9.370  ; 10.023 ; Rise       ; pll|altpll_component|pll|clk[2] ;
+------------------+------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+------------------+------------+--------+--------+------------+---------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------------+------------+--------+--------+------------+---------------------------------+
; sd_miso_         ; clk_50_    ; -5.173 ; -5.980 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_data_[*]   ; clk_50_    ; -4.656 ; -5.392 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[0]  ; clk_50_    ; -4.868 ; -5.632 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[1]  ; clk_50_    ; -4.898 ; -5.658 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[2]  ; clk_50_    ; -4.674 ; -5.412 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[3]  ; clk_50_    ; -4.895 ; -5.667 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[4]  ; clk_50_    ; -4.808 ; -5.563 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[5]  ; clk_50_    ; -4.862 ; -5.617 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[6]  ; clk_50_    ; -4.862 ; -5.602 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[7]  ; clk_50_    ; -4.870 ; -5.632 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[8]  ; clk_50_    ; -4.861 ; -5.604 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[9]  ; clk_50_    ; -4.844 ; -5.602 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[10] ; clk_50_    ; -4.874 ; -5.630 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[11] ; clk_50_    ; -4.656 ; -5.392 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[12] ; clk_50_    ; -4.767 ; -5.509 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[13] ; clk_50_    ; -4.899 ; -5.655 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[14] ; clk_50_    ; -4.892 ; -5.647 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[15] ; clk_50_    ; -4.844 ; -5.594 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; flash_data_[*]   ; clk_50_    ; -3.774 ; -4.772 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[0]  ; clk_50_    ; -4.183 ; -5.171 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[1]  ; clk_50_    ; -4.354 ; -5.399 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[2]  ; clk_50_    ; -3.972 ; -4.961 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[3]  ; clk_50_    ; -4.958 ; -6.077 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[4]  ; clk_50_    ; -4.208 ; -5.188 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[5]  ; clk_50_    ; -4.139 ; -5.152 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[6]  ; clk_50_    ; -3.896 ; -4.886 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[7]  ; clk_50_    ; -4.118 ; -5.112 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[8]  ; clk_50_    ; -4.662 ; -5.751 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[9]  ; clk_50_    ; -4.353 ; -5.415 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[10] ; clk_50_    ; -4.103 ; -5.080 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[11] ; clk_50_    ; -4.103 ; -5.079 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[12] ; clk_50_    ; -4.336 ; -5.352 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[13] ; clk_50_    ; -3.906 ; -4.859 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[14] ; clk_50_    ; -3.849 ; -4.818 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_data_[15] ; clk_50_    ; -3.774 ; -4.772 ; Rise       ; pll|altpll_component|pll|clk[2] ;
; key_             ; clk_50_    ; -2.220 ; -3.031 ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_kclk_        ; clk_50_    ; -2.071 ; -2.856 ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_kdat_        ; clk_50_    ; -2.112 ; -2.913 ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mclk_        ; clk_50_    ; -2.091 ; -2.865 ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mdat_        ; clk_50_    ; -2.266 ; -3.076 ; Rise       ; pll|altpll_component|pll|clk[2] ;
; sw_[*]           ; clk_50_    ; -2.201 ; -3.014 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[0]          ; clk_50_    ; -2.201 ; -3.014 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[1]          ; clk_50_    ; -4.551 ; -5.584 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[2]          ; clk_50_    ; -4.826 ; -5.846 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[3]          ; clk_50_    ; -4.204 ; -5.235 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[4]          ; clk_50_    ; -5.383 ; -6.476 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[5]          ; clk_50_    ; -4.196 ; -5.198 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[6]          ; clk_50_    ; -4.480 ; -5.542 ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  sw_[7]          ; clk_50_    ; -4.152 ; -5.132 ; Rise       ; pll|altpll_component|pll|clk[2] ;
+------------------+------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+------------------+------------+--------+--------+------------+---------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------------+------------+--------+--------+------------+---------------------------------+
; sd_mosi_         ; clk_50_    ; 2.460  ; 2.116  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sd_sclk_         ; clk_50_    ; 2.073  ; 1.756  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_addr_[*]   ; clk_50_    ; -0.197 ; -0.336 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[0]  ; clk_50_    ; -0.216 ; -0.355 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[1]  ; clk_50_    ; -0.197 ; -0.336 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[2]  ; clk_50_    ; -0.197 ; -0.336 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[3]  ; clk_50_    ; -0.217 ; -0.356 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[4]  ; clk_50_    ; -0.197 ; -0.336 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[5]  ; clk_50_    ; -0.227 ; -0.366 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[6]  ; clk_50_    ; -0.208 ; -0.347 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[7]  ; clk_50_    ; -0.198 ; -0.337 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[8]  ; clk_50_    ; -0.228 ; -0.367 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[9]  ; clk_50_    ; -0.208 ; -0.347 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[10] ; clk_50_    ; -0.197 ; -0.336 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[11] ; clk_50_    ; -0.218 ; -0.357 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_ba_[*]     ; clk_50_    ; 0.638  ; 0.574  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_ba_[0]    ; clk_50_    ; 0.638  ; 0.574  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_ba_[1]    ; clk_50_    ; 0.426  ; 0.346  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_cas_n_     ; clk_50_    ; 0.196  ; 0.107  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_ce_        ; clk_50_    ; 0.502  ; 0.377  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_clk_       ; clk_50_    ; -0.764 ;        ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_cs_n_      ; clk_50_    ; 0.377  ; 0.262  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_data_[*]   ; clk_50_    ; 6.805  ; 6.497  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[0]  ; clk_50_    ; 4.444  ; 4.348  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[1]  ; clk_50_    ; 4.953  ; 4.868  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[2]  ; clk_50_    ; 4.572  ; 4.535  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[3]  ; clk_50_    ; 6.805  ; 6.497  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[4]  ; clk_50_    ; 4.881  ; 4.833  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[5]  ; clk_50_    ; 4.483  ; 4.427  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[6]  ; clk_50_    ; 4.542  ; 4.438  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[7]  ; clk_50_    ; 4.700  ; 4.592  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[8]  ; clk_50_    ; 4.384  ; 4.316  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[9]  ; clk_50_    ; 4.289  ; 4.214  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[10] ; clk_50_    ; 4.891  ; 4.814  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[11] ; clk_50_    ; 5.432  ; 5.372  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[12] ; clk_50_    ; 5.514  ; 5.471  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[13] ; clk_50_    ; 4.362  ; 4.256  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[14] ; clk_50_    ; 4.688  ; 4.570  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[15] ; clk_50_    ; 5.150  ; 5.064  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_ras_n_     ; clk_50_    ; 0.366  ; 0.273  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_we_n_      ; clk_50_    ; 2.189  ; 1.883  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_b_[*]    ; clk_50_    ; -0.006 ; -0.157 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[0]   ; clk_50_    ; -0.006 ; -0.157 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[1]   ; clk_50_    ; -0.006 ; -0.157 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[2]   ; clk_50_    ; -0.006 ; -0.157 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[3]   ; clk_50_    ; -0.023 ; -0.174 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_g_[*]    ; clk_50_    ; 0.000  ; -0.151 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[0]   ; clk_50_    ; 0.000  ; -0.151 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[1]   ; clk_50_    ; -0.015 ; -0.166 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[2]   ; clk_50_    ; -0.023 ; -0.174 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[3]   ; clk_50_    ; -0.010 ; -0.161 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_hsync_   ; clk_50_    ; 1.402  ; 1.292  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_r_[*]    ; clk_50_    ; -0.003 ; -0.154 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[0]   ; clk_50_    ; -0.006 ; -0.157 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[1]   ; clk_50_    ; -0.023 ; -0.174 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[2]   ; clk_50_    ; -0.020 ; -0.171 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[3]   ; clk_50_    ; -0.003 ; -0.154 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_vsync_   ; clk_50_    ; 5.188  ; 5.345  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sd_ss_           ; clk_50_    ; 1.622  ; 1.316  ; Fall       ; pll|altpll_component|pll|clk[0] ;
; sdram_clk_       ; clk_50_    ;        ; -0.911 ; Fall       ; pll|altpll_component|pll|clk[0] ;
; chassis_spk_     ; clk_50_    ; 5.518  ; 5.335  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; flash_addr_[*]   ; clk_50_    ; 8.182  ; 6.912  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[0]  ; clk_50_    ; 4.643  ; 4.291  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[1]  ; clk_50_    ; 3.901  ; 3.640  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[2]  ; clk_50_    ; 4.361  ; 4.012  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[3]  ; clk_50_    ; 4.374  ; 4.020  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[4]  ; clk_50_    ; 4.090  ; 3.803  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[5]  ; clk_50_    ; 4.373  ; 4.024  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[6]  ; clk_50_    ; 4.615  ; 4.271  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[7]  ; clk_50_    ; 4.071  ; 3.681  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[8]  ; clk_50_    ; 5.297  ; 5.010  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[9]  ; clk_50_    ; 5.253  ; 4.956  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[10] ; clk_50_    ; 5.056  ; 4.726  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[11] ; clk_50_    ; 4.923  ; 4.614  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[12] ; clk_50_    ; 5.130  ; 4.869  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[13] ; clk_50_    ; 4.965  ; 4.631  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[14] ; clk_50_    ; 4.806  ; 4.613  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[15] ; clk_50_    ; 5.289  ; 4.959  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[16] ; clk_50_    ; 4.495  ; 4.172  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[17] ; clk_50_    ; 8.182  ; 6.912  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[18] ; clk_50_    ; 4.076  ; 3.688  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[19] ; clk_50_    ; 4.113  ; 3.719  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[20] ; clk_50_    ; 4.368  ; 3.981  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[21] ; clk_50_    ; 4.402  ; 4.053  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; flash_ce_n_      ; clk_50_    ; 17.397 ; 17.501 ; Rise       ; pll|altpll_component|pll|clk[2] ;
; flash_oe_n_      ; clk_50_    ; 17.091 ; 17.215 ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex0_[*]         ; clk_50_    ; 8.433  ; 8.248  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[0]        ; clk_50_    ; 8.112  ; 7.907  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[1]        ; clk_50_    ; 7.695  ; 7.464  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[2]        ; clk_50_    ; 8.108  ; 7.853  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[3]        ; clk_50_    ; 8.433  ; 8.194  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[4]        ; clk_50_    ; 8.295  ; 8.074  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[5]        ; clk_50_    ; 8.042  ; 7.842  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[6]        ; clk_50_    ; 8.040  ; 8.248  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex1_[*]         ; clk_50_    ; 8.964  ; 8.770  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[0]        ; clk_50_    ; 8.484  ; 8.226  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[1]        ; clk_50_    ; 8.373  ; 8.233  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[2]        ; clk_50_    ; 8.503  ; 8.228  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[3]        ; clk_50_    ; 8.514  ; 8.206  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[4]        ; clk_50_    ; 8.473  ; 8.193  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[5]        ; clk_50_    ; 8.964  ; 8.689  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[6]        ; clk_50_    ; 8.505  ; 8.770  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex2_[*]         ; clk_50_    ; 9.056  ; 9.253  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[0]        ; clk_50_    ; 9.056  ; 8.741  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[1]        ; clk_50_    ; 8.870  ; 8.561  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[2]        ; clk_50_    ; 8.997  ; 8.711  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[3]        ; clk_50_    ; 8.865  ; 8.560  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[4]        ; clk_50_    ; 8.888  ; 8.604  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[5]        ; clk_50_    ; 8.896  ; 8.609  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[6]        ; clk_50_    ; 8.927  ; 9.253  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex3_[*]         ; clk_50_    ; 9.853  ; 9.847  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[0]        ; clk_50_    ; 9.411  ; 9.128  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[1]        ; clk_50_    ; 9.707  ; 9.519  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[2]        ; clk_50_    ; 9.669  ; 9.300  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[3]        ; clk_50_    ; 9.712  ; 9.416  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[4]        ; clk_50_    ; 9.794  ; 9.537  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[5]        ; clk_50_    ; 9.853  ; 9.439  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[6]        ; clk_50_    ; 9.505  ; 9.847  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ledg_[*]         ; clk_50_    ; 9.755  ; 8.625  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[0]        ; clk_50_    ; 5.857  ; 5.603  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[1]        ; clk_50_    ; 6.053  ; 5.884  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[2]        ; clk_50_    ; 9.755  ; 8.625  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[3]        ; clk_50_    ; 5.878  ; 5.604  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[4]        ; clk_50_    ; 4.426  ; 4.066  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[5]        ; clk_50_    ; 4.391  ; 4.032  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[6]        ; clk_50_    ; 4.445  ; 4.094  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[7]        ; clk_50_    ; 5.755  ; 5.411  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[8]        ; clk_50_    ; 4.499  ; 4.193  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[9]        ; clk_50_    ; 4.712  ; 4.398  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_kdat_        ; clk_50_    ; 5.529  ; 5.141  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mclk_        ; clk_50_    ; 4.649  ; 4.984  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mdat_        ; clk_50_    ; 8.611  ; 8.282  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; speaker_l_       ; clk_50_    ; 4.223  ; 4.012  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; speaker_r_       ; clk_50_    ; 4.432  ; 4.197  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; uart_txd_        ; clk_50_    ; 5.047  ; 4.736  ; Rise       ; pll|altpll_component|pll|clk[2] ;
+------------------+------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+------------------+------------+--------+--------+------------+---------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------------+------------+--------+--------+------------+---------------------------------+
; sd_mosi_         ; clk_50_    ; 0.052  ; -0.003 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sd_sclk_         ; clk_50_    ; -0.134 ; -0.221 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_addr_[*]   ; clk_50_    ; -1.525 ; -1.620 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[0]  ; clk_50_    ; -1.513 ; -1.608 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[1]  ; clk_50_    ; -1.494 ; -1.589 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[2]  ; clk_50_    ; -1.494 ; -1.589 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[3]  ; clk_50_    ; -1.514 ; -1.609 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[4]  ; clk_50_    ; -1.494 ; -1.589 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[5]  ; clk_50_    ; -1.524 ; -1.619 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[6]  ; clk_50_    ; -1.505 ; -1.600 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[7]  ; clk_50_    ; -1.495 ; -1.590 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[8]  ; clk_50_    ; -1.525 ; -1.620 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[9]  ; clk_50_    ; -1.505 ; -1.600 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[10] ; clk_50_    ; -1.494 ; -1.589 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_addr_[11] ; clk_50_    ; -1.515 ; -1.610 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_ba_[*]     ; clk_50_    ; -1.132 ; -1.141 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_ba_[0]    ; clk_50_    ; -1.016 ; -1.015 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_ba_[1]    ; clk_50_    ; -1.132 ; -1.141 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_cas_n_     ; clk_50_    ; -1.282 ; -1.309 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_ce_        ; clk_50_    ; -1.121 ; -1.139 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_clk_       ; clk_50_    ; -1.853 ;        ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_cs_n_      ; clk_50_    ; -1.195 ; -1.212 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_data_[*]   ; clk_50_    ; -0.488 ; -0.399 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[0]  ; clk_50_    ; -0.289 ; -0.164 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[1]  ; clk_50_    ; -0.205 ; -0.102 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[2]  ; clk_50_    ; -0.206 ; -0.060 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[3]  ; clk_50_    ; 1.339  ; 1.248  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[4]  ; clk_50_    ; -0.109 ; 0.053  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[5]  ; clk_50_    ; -0.255 ; -0.164 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[6]  ; clk_50_    ; -0.048 ; 0.087  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[7]  ; clk_50_    ; -0.213 ; -0.093 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[8]  ; clk_50_    ; -0.414 ; -0.348 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[9]  ; clk_50_    ; -0.421 ; -0.340 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[10] ; clk_50_    ; -0.278 ; -0.147 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[11] ; clk_50_    ; -0.140 ; -0.020 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[12] ; clk_50_    ; -0.154 ; -0.032 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[13] ; clk_50_    ; -0.210 ; -0.111 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[14] ; clk_50_    ; -0.488 ; -0.399 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  sdram_data_[15] ; clk_50_    ; -0.128 ; -0.005 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_ras_n_     ; clk_50_    ; -1.189 ; -1.209 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sdram_we_n_      ; clk_50_    ; 0.234  ; 0.011  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_b_[*]    ; clk_50_    ; -1.419 ; -1.507 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[0]   ; clk_50_    ; -1.403 ; -1.491 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[1]   ; clk_50_    ; -1.403 ; -1.491 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[2]   ; clk_50_    ; -1.403 ; -1.491 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_b_[3]   ; clk_50_    ; -1.419 ; -1.507 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_g_[*]    ; clk_50_    ; -1.419 ; -1.507 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[0]   ; clk_50_    ; -1.395 ; -1.483 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[1]   ; clk_50_    ; -1.411 ; -1.499 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[2]   ; clk_50_    ; -1.419 ; -1.507 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_g_[3]   ; clk_50_    ; -1.405 ; -1.493 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_hsync_   ; clk_50_    ; -0.601 ; -0.582 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_r_[*]    ; clk_50_    ; -1.420 ; -1.508 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[0]   ; clk_50_    ; -1.403 ; -1.491 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[1]   ; clk_50_    ; -1.420 ; -1.508 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[2]   ; clk_50_    ; -1.415 ; -1.503 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  tft_lcd_r_[3]   ; clk_50_    ; -1.399 ; -1.487 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; tft_lcd_vsync_   ; clk_50_    ; -0.185 ; -0.161 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; sd_ss_           ; clk_50_    ; -0.372 ; -0.466 ; Fall       ; pll|altpll_component|pll|clk[0] ;
; sdram_clk_       ; clk_50_    ;        ; -1.907 ; Fall       ; pll|altpll_component|pll|clk[0] ;
; chassis_spk_     ; clk_50_    ; 2.696  ; 2.653  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; flash_addr_[*]   ; clk_50_    ; 2.116  ; 2.012  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[0]  ; clk_50_    ; 2.562  ; 2.456  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[1]  ; clk_50_    ; 2.116  ; 2.012  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[2]  ; clk_50_    ; 2.375  ; 2.259  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[3]  ; clk_50_    ; 2.387  ; 2.267  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[4]  ; clk_50_    ; 2.202  ; 2.105  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[5]  ; clk_50_    ; 2.409  ; 2.285  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[6]  ; clk_50_    ; 2.544  ; 2.438  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[7]  ; clk_50_    ; 2.224  ; 2.072  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[8]  ; clk_50_    ; 2.918  ; 2.874  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[9]  ; clk_50_    ; 2.907  ; 2.865  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[10] ; clk_50_    ; 2.778  ; 2.721  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[11] ; clk_50_    ; 2.717  ; 2.640  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[12] ; clk_50_    ; 2.839  ; 2.785  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[13] ; clk_50_    ; 2.722  ; 2.663  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[14] ; clk_50_    ; 2.593  ; 2.585  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[15] ; clk_50_    ; 2.921  ; 2.882  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[16] ; clk_50_    ; 2.505  ; 2.390  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[17] ; clk_50_    ; 5.146  ; 4.464  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[18] ; clk_50_    ; 2.228  ; 2.076  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[19] ; clk_50_    ; 2.252  ; 2.103  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[20] ; clk_50_    ; 2.398  ; 2.267  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  flash_addr_[21] ; clk_50_    ; 2.429  ; 2.308  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; flash_ce_n_      ; clk_50_    ; 3.890  ; 3.817  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; flash_oe_n_      ; clk_50_    ; 3.691  ; 3.633  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex0_[*]         ; clk_50_    ; 3.276  ; 3.154  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[0]        ; clk_50_    ; 3.537  ; 3.482  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[1]        ; clk_50_    ; 3.276  ; 3.154  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[2]        ; clk_50_    ; 3.581  ; 3.390  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[3]        ; clk_50_    ; 3.671  ; 3.605  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[4]        ; clk_50_    ; 3.630  ; 3.613  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[5]        ; clk_50_    ; 3.490  ; 3.458  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex0_[6]        ; clk_50_    ; 3.500  ; 3.683  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex1_[*]         ; clk_50_    ; 3.155  ; 2.986  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[0]        ; clk_50_    ; 3.155  ; 2.986  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[1]        ; clk_50_    ; 3.161  ; 2.993  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[2]        ; clk_50_    ; 3.277  ; 2.987  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[3]        ; clk_50_    ; 3.156  ; 2.988  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[4]        ; clk_50_    ; 3.155  ; 3.098  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[5]        ; clk_50_    ; 3.392  ; 3.364  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex1_[6]        ; clk_50_    ; 3.163  ; 3.440  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex2_[*]         ; clk_50_    ; 3.159  ; 2.985  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[0]        ; clk_50_    ; 3.243  ; 3.085  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[1]        ; clk_50_    ; 3.159  ; 2.994  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[2]        ; clk_50_    ; 3.237  ; 3.126  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[3]        ; clk_50_    ; 3.173  ; 2.985  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[4]        ; clk_50_    ; 3.351  ; 3.022  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[5]        ; clk_50_    ; 3.202  ; 3.032  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex2_[6]        ; clk_50_    ; 3.341  ; 3.352  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; hex3_[*]         ; clk_50_    ; 3.076  ; 2.927  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[0]        ; clk_50_    ; 3.076  ; 2.927  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[1]        ; clk_50_    ; 3.249  ; 3.153  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[2]        ; clk_50_    ; 3.187  ; 3.194  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[3]        ; clk_50_    ; 3.233  ; 3.112  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[4]        ; clk_50_    ; 3.441  ; 3.158  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[5]        ; clk_50_    ; 3.285  ; 3.146  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  hex3_[6]        ; clk_50_    ; 3.174  ; 3.290  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ledg_[*]         ; clk_50_    ; 2.433  ; 2.298  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[0]        ; clk_50_    ; 3.242  ; 3.235  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[1]        ; clk_50_    ; 3.398  ; 3.419  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[2]        ; clk_50_    ; 6.053  ; 5.512  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[3]        ; clk_50_    ; 3.238  ; 3.249  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[4]        ; clk_50_    ; 2.440  ; 2.310  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[5]        ; clk_50_    ; 2.433  ; 2.298  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[6]        ; clk_50_    ; 2.442  ; 2.321  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[7]        ; clk_50_    ; 3.175  ; 3.146  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[8]        ; clk_50_    ; 2.524  ; 2.401  ; Rise       ; pll|altpll_component|pll|clk[2] ;
;  ledg_[9]        ; clk_50_    ; 2.637  ; 2.516  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_kdat_        ; clk_50_    ; 2.802  ; 2.740  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mclk_        ; clk_50_    ; 2.676  ; 2.759  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; ps2_mdat_        ; clk_50_    ; 2.757  ; 2.666  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; speaker_l_       ; clk_50_    ; 2.299  ; 2.221  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; speaker_r_       ; clk_50_    ; 2.379  ; 2.315  ; Rise       ; pll|altpll_component|pll|clk[2] ;
; uart_txd_        ; clk_50_    ; 2.805  ; 2.743  ; Rise       ; pll|altpll_component|pll|clk[2] ;
+------------------+------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; hex0_[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex0_[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex0_[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex0_[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex0_[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex0_[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex0_[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1_[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1_[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1_[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1_[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1_[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1_[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1_[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex2_[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex2_[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex2_[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex2_[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex2_[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex2_[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex2_[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex3_[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex3_[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex3_[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex3_[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex3_[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex3_[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex3_[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ledg_[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ledg_[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ledg_[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ledg_[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ledg_[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ledg_[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ledg_[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ledg_[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ledg_[8]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ledg_[9]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr_[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr_[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr_[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr_[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr_[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr_[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr_[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr_[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr_[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr_[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr_[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr_[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr_[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr_[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr_[14] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr_[15] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr_[16] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr_[17] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr_[18] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr_[19] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr_[20] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr_[21] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_oe_n_     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_ce_n_     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr_[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr_[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr_[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr_[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr_[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr_[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr_[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr_[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr_[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr_[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr_[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr_[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_ba_[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_ba_[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_ras_n_    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_cas_n_    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_ce_       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_clk_      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_we_n_     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_cs_n_     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tft_lcd_r_[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tft_lcd_r_[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tft_lcd_r_[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tft_lcd_r_[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tft_lcd_g_[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tft_lcd_g_[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tft_lcd_g_[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tft_lcd_g_[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tft_lcd_b_[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tft_lcd_b_[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tft_lcd_b_[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tft_lcd_b_[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tft_lcd_hsync_  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tft_lcd_vsync_  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_txd_       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sd_sclk_        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sd_mosi_        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sd_ss_          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; chassis_spk_    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; speaker_l_      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; speaker_r_      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_data_[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_data_[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_data_[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_data_[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_data_[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_data_[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_data_[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_data_[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_data_[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_data_[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_data_[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_data_[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_data_[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_data_[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_data_[14] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_data_[15] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps2_kdat_       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps2_mclk_       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps2_mdat_       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_rst_n_    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_we_n_     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dqm_[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dqm_[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sdram_data_[0]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdram_data_[1]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdram_data_[2]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdram_data_[3]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdram_data_[4]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdram_data_[5]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdram_data_[6]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdram_data_[7]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdram_data_[8]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdram_data_[9]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdram_data_[10]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdram_data_[11]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdram_data_[12]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdram_data_[13]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdram_data_[14]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdram_data_[15]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ps2_kdat_               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ps2_mclk_               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ps2_mdat_               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; flash_data_[0]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sw_[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sw_[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; flash_data_[1]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; flash_data_[2]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sw_[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; flash_data_[13]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sw_[5]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; flash_data_[5]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; flash_data_[3]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sw_[3]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; flash_data_[11]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; flash_data_[9]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; flash_data_[8]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; flash_data_[10]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; flash_data_[12]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; flash_data_[4]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sw_[4]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; flash_data_[14]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; flash_data_[6]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sw_[6]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; flash_data_[15]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sw_[7]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; flash_data_[7]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk_50_                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ps2_kclk_               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; key_                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sd_miso_                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hex0_[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.31e-06 V                   ; 3.09 V              ; -0.018 V            ; 0.015 V                              ; 0.166 V                              ; 1.42e-09 s                  ; 1e-09 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 5.31e-06 V                  ; 3.09 V             ; -0.018 V           ; 0.015 V                             ; 0.166 V                             ; 1.42e-09 s                 ; 1e-09 s                    ; Yes                       ; Yes                       ;
; hex0_[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.31e-06 V                   ; 3.09 V              ; -0.018 V            ; 0.015 V                              ; 0.166 V                              ; 1.42e-09 s                  ; 1e-09 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 5.31e-06 V                  ; 3.09 V             ; -0.018 V           ; 0.015 V                             ; 0.166 V                             ; 1.42e-09 s                 ; 1e-09 s                    ; Yes                       ; Yes                       ;
; hex0_[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.31e-06 V                   ; 3.09 V              ; -0.018 V            ; 0.015 V                              ; 0.166 V                              ; 1.42e-09 s                  ; 1e-09 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 5.31e-06 V                  ; 3.09 V             ; -0.018 V           ; 0.015 V                             ; 0.166 V                             ; 1.42e-09 s                 ; 1e-09 s                    ; Yes                       ; Yes                       ;
; hex0_[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.31e-06 V                   ; 3.09 V              ; -0.018 V            ; 0.015 V                              ; 0.166 V                              ; 1.42e-09 s                  ; 1e-09 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 5.31e-06 V                  ; 3.09 V             ; -0.018 V           ; 0.015 V                             ; 0.166 V                             ; 1.42e-09 s                 ; 1e-09 s                    ; Yes                       ; Yes                       ;
; hex0_[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.31e-06 V                   ; 3.09 V              ; -0.018 V            ; 0.015 V                              ; 0.166 V                              ; 1.42e-09 s                  ; 1e-09 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 5.31e-06 V                  ; 3.09 V             ; -0.018 V           ; 0.015 V                             ; 0.166 V                             ; 1.42e-09 s                 ; 1e-09 s                    ; Yes                       ; Yes                       ;
; hex0_[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.31e-06 V                   ; 3.09 V              ; -0.018 V            ; 0.015 V                              ; 0.166 V                              ; 1.42e-09 s                  ; 1e-09 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 5.31e-06 V                  ; 3.09 V             ; -0.018 V           ; 0.015 V                             ; 0.166 V                             ; 1.42e-09 s                 ; 1e-09 s                    ; Yes                       ; Yes                       ;
; hex0_[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.31e-06 V                   ; 3.09 V              ; -0.018 V            ; 0.015 V                              ; 0.166 V                              ; 1.42e-09 s                  ; 1e-09 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 5.31e-06 V                  ; 3.09 V             ; -0.018 V           ; 0.015 V                             ; 0.166 V                             ; 1.42e-09 s                 ; 1e-09 s                    ; Yes                       ; Yes                       ;
; hex1_[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.31e-06 V                   ; 3.09 V              ; -0.018 V            ; 0.015 V                              ; 0.166 V                              ; 1.42e-09 s                  ; 1e-09 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 5.31e-06 V                  ; 3.09 V             ; -0.018 V           ; 0.015 V                             ; 0.166 V                             ; 1.42e-09 s                 ; 1e-09 s                    ; Yes                       ; Yes                       ;
; hex1_[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.31e-06 V                   ; 3.09 V              ; -0.018 V            ; 0.015 V                              ; 0.166 V                              ; 1.42e-09 s                  ; 1e-09 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 5.31e-06 V                  ; 3.09 V             ; -0.018 V           ; 0.015 V                             ; 0.166 V                             ; 1.42e-09 s                 ; 1e-09 s                    ; Yes                       ; Yes                       ;
; hex1_[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.31e-06 V                   ; 3.09 V              ; -0.018 V            ; 0.015 V                              ; 0.166 V                              ; 1.42e-09 s                  ; 1e-09 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 5.31e-06 V                  ; 3.09 V             ; -0.018 V           ; 0.015 V                             ; 0.166 V                             ; 1.42e-09 s                 ; 1e-09 s                    ; Yes                       ; Yes                       ;
; hex1_[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.31e-06 V                   ; 3.09 V              ; -0.018 V            ; 0.015 V                              ; 0.166 V                              ; 1.42e-09 s                  ; 1e-09 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 5.31e-06 V                  ; 3.09 V             ; -0.018 V           ; 0.015 V                             ; 0.166 V                             ; 1.42e-09 s                 ; 1e-09 s                    ; Yes                       ; Yes                       ;
; hex1_[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.31e-06 V                   ; 3.09 V              ; -0.018 V            ; 0.015 V                              ; 0.166 V                              ; 1.42e-09 s                  ; 1e-09 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 5.31e-06 V                  ; 3.09 V             ; -0.018 V           ; 0.015 V                             ; 0.166 V                             ; 1.42e-09 s                 ; 1e-09 s                    ; Yes                       ; Yes                       ;
; hex1_[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.31e-06 V                   ; 3.09 V              ; -0.018 V            ; 0.015 V                              ; 0.166 V                              ; 1.42e-09 s                  ; 1e-09 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 5.31e-06 V                  ; 3.09 V             ; -0.018 V           ; 0.015 V                             ; 0.166 V                             ; 1.42e-09 s                 ; 1e-09 s                    ; Yes                       ; Yes                       ;
; hex1_[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.31e-06 V                   ; 3.09 V              ; -0.018 V            ; 0.015 V                              ; 0.166 V                              ; 1.42e-09 s                  ; 1e-09 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 5.31e-06 V                  ; 3.09 V             ; -0.018 V           ; 0.015 V                             ; 0.166 V                             ; 1.42e-09 s                 ; 1e-09 s                    ; Yes                       ; Yes                       ;
; hex2_[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.31e-06 V                   ; 3.09 V              ; -0.018 V            ; 0.015 V                              ; 0.166 V                              ; 1.42e-09 s                  ; 1e-09 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 5.31e-06 V                  ; 3.09 V             ; -0.018 V           ; 0.015 V                             ; 0.166 V                             ; 1.42e-09 s                 ; 1e-09 s                    ; Yes                       ; Yes                       ;
; hex2_[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.31e-06 V                   ; 3.09 V              ; -0.018 V            ; 0.015 V                              ; 0.166 V                              ; 1.42e-09 s                  ; 1e-09 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 5.31e-06 V                  ; 3.09 V             ; -0.018 V           ; 0.015 V                             ; 0.166 V                             ; 1.42e-09 s                 ; 1e-09 s                    ; Yes                       ; Yes                       ;
; hex2_[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.31e-06 V                   ; 3.09 V              ; -0.018 V            ; 0.015 V                              ; 0.166 V                              ; 1.42e-09 s                  ; 1e-09 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 5.31e-06 V                  ; 3.09 V             ; -0.018 V           ; 0.015 V                             ; 0.166 V                             ; 1.42e-09 s                 ; 1e-09 s                    ; Yes                       ; Yes                       ;
; hex2_[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.31e-06 V                   ; 3.09 V              ; -0.018 V            ; 0.015 V                              ; 0.166 V                              ; 1.42e-09 s                  ; 1e-09 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 5.31e-06 V                  ; 3.09 V             ; -0.018 V           ; 0.015 V                             ; 0.166 V                             ; 1.42e-09 s                 ; 1e-09 s                    ; Yes                       ; Yes                       ;
; hex2_[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.31e-06 V                   ; 3.09 V              ; -0.018 V            ; 0.015 V                              ; 0.166 V                              ; 1.42e-09 s                  ; 1e-09 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 5.31e-06 V                  ; 3.09 V             ; -0.018 V           ; 0.015 V                             ; 0.166 V                             ; 1.42e-09 s                 ; 1e-09 s                    ; Yes                       ; Yes                       ;
; hex2_[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.31e-06 V                   ; 3.09 V              ; -0.018 V            ; 0.015 V                              ; 0.166 V                              ; 1.42e-09 s                  ; 1e-09 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 5.31e-06 V                  ; 3.09 V             ; -0.018 V           ; 0.015 V                             ; 0.166 V                             ; 1.42e-09 s                 ; 1e-09 s                    ; Yes                       ; Yes                       ;
; hex2_[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.31e-06 V                   ; 3.09 V              ; -0.018 V            ; 0.015 V                              ; 0.166 V                              ; 1.42e-09 s                  ; 1e-09 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 5.31e-06 V                  ; 3.09 V             ; -0.018 V           ; 0.015 V                             ; 0.166 V                             ; 1.42e-09 s                 ; 1e-09 s                    ; Yes                       ; Yes                       ;
; hex3_[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.31e-06 V                   ; 3.09 V              ; -0.018 V            ; 0.015 V                              ; 0.166 V                              ; 1.42e-09 s                  ; 1e-09 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 5.31e-06 V                  ; 3.09 V             ; -0.018 V           ; 0.015 V                             ; 0.166 V                             ; 1.42e-09 s                 ; 1e-09 s                    ; Yes                       ; Yes                       ;
; hex3_[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.31e-06 V                   ; 3.09 V              ; -0.018 V            ; 0.015 V                              ; 0.166 V                              ; 1.42e-09 s                  ; 1e-09 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 5.31e-06 V                  ; 3.09 V             ; -0.018 V           ; 0.015 V                             ; 0.166 V                             ; 1.42e-09 s                 ; 1e-09 s                    ; Yes                       ; Yes                       ;
; hex3_[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.31e-06 V                   ; 3.09 V              ; -0.018 V            ; 0.015 V                              ; 0.166 V                              ; 1.42e-09 s                  ; 1e-09 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 5.31e-06 V                  ; 3.09 V             ; -0.018 V           ; 0.015 V                             ; 0.166 V                             ; 1.42e-09 s                 ; 1e-09 s                    ; Yes                       ; Yes                       ;
; hex3_[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.31e-06 V                   ; 3.09 V              ; -0.018 V            ; 0.015 V                              ; 0.166 V                              ; 1.42e-09 s                  ; 1e-09 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 5.31e-06 V                  ; 3.09 V             ; -0.018 V           ; 0.015 V                             ; 0.166 V                             ; 1.42e-09 s                 ; 1e-09 s                    ; Yes                       ; Yes                       ;
; hex3_[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.31e-06 V                   ; 3.09 V              ; -0.018 V            ; 0.015 V                              ; 0.166 V                              ; 1.42e-09 s                  ; 1e-09 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 5.31e-06 V                  ; 3.09 V             ; -0.018 V           ; 0.015 V                             ; 0.166 V                             ; 1.42e-09 s                 ; 1e-09 s                    ; Yes                       ; Yes                       ;
; hex3_[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.31e-06 V                   ; 3.09 V              ; -0.018 V            ; 0.015 V                              ; 0.166 V                              ; 1.42e-09 s                  ; 1e-09 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 5.31e-06 V                  ; 3.09 V             ; -0.018 V           ; 0.015 V                             ; 0.166 V                             ; 1.42e-09 s                 ; 1e-09 s                    ; Yes                       ; Yes                       ;
; hex3_[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.31e-06 V                   ; 3.09 V              ; -0.018 V            ; 0.015 V                              ; 0.166 V                              ; 1.42e-09 s                  ; 1e-09 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 5.31e-06 V                  ; 3.09 V             ; -0.018 V           ; 0.015 V                             ; 0.166 V                             ; 1.42e-09 s                 ; 1e-09 s                    ; Yes                       ; Yes                       ;
; ledg_[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; ledg_[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; ledg_[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; 3.56e-06 V          ; 0.129 V                              ; 0.174 V                              ; 1.16e-08 s                  ; 7.95e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; 3.56e-06 V         ; 0.129 V                             ; 0.174 V                             ; 1.16e-08 s                 ; 7.95e-09 s                 ; Yes                       ; Yes                       ;
; ledg_[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; ledg_[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; ledg_[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; ledg_[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; ledg_[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; ledg_[8]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; ledg_[9]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; flash_addr_[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; flash_addr_[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0154 V           ; 0.014 V                              ; 0.17 V                               ; 1.99e-09 s                  ; 1.34e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0154 V          ; 0.014 V                             ; 0.17 V                              ; 1.99e-09 s                 ; 1.34e-09 s                 ; Yes                       ; Yes                       ;
; flash_addr_[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; flash_addr_[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; flash_addr_[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0154 V           ; 0.014 V                              ; 0.17 V                               ; 1.99e-09 s                  ; 1.34e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0154 V          ; 0.014 V                             ; 0.17 V                              ; 1.99e-09 s                 ; 1.34e-09 s                 ; Yes                       ; Yes                       ;
; flash_addr_[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; flash_addr_[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; flash_addr_[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; flash_addr_[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; flash_addr_[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; flash_addr_[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; flash_addr_[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; flash_addr_[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; flash_addr_[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; flash_addr_[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0154 V           ; 0.014 V                              ; 0.17 V                               ; 1.99e-09 s                  ; 1.34e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0154 V          ; 0.014 V                             ; 0.17 V                              ; 1.99e-09 s                 ; 1.34e-09 s                 ; Yes                       ; Yes                       ;
; flash_addr_[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; flash_addr_[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; flash_addr_[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; 3.56e-06 V          ; 0.129 V                              ; 0.174 V                              ; 1.16e-08 s                  ; 7.95e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; 3.56e-06 V         ; 0.129 V                             ; 0.174 V                             ; 1.16e-08 s                 ; 7.95e-09 s                 ; Yes                       ; Yes                       ;
; flash_addr_[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; flash_addr_[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; flash_addr_[20] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; flash_addr_[21] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; flash_oe_n_     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; flash_ce_n_     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; sdram_addr_[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_addr_[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_addr_[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_addr_[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_addr_[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_addr_[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_addr_[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_addr_[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_addr_[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_addr_[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_addr_[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_addr_[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_ba_[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_ba_[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_ras_n_    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_cas_n_    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_ce_       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_clk_      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_we_n_     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.08 V              ; -0.00596 V          ; 0.305 V                              ; 0.266 V                              ; 5.3e-09 s                   ; 4.39e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.08e-06 V                  ; 3.08 V             ; -0.00596 V         ; 0.305 V                             ; 0.266 V                             ; 5.3e-09 s                  ; 4.39e-09 s                 ; Yes                       ; Yes                       ;
; sdram_cs_n_     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; tft_lcd_r_[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; tft_lcd_r_[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; tft_lcd_r_[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; tft_lcd_r_[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; tft_lcd_g_[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; tft_lcd_g_[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; tft_lcd_g_[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; tft_lcd_g_[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; tft_lcd_b_[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; tft_lcd_b_[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; tft_lcd_b_[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; tft_lcd_b_[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; tft_lcd_hsync_  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; tft_lcd_vsync_  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; uart_txd_       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; sd_sclk_        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; sd_mosi_        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; sd_ss_          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; chassis_spk_    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.31e-06 V                   ; 3.09 V              ; -0.018 V            ; 0.015 V                              ; 0.166 V                              ; 1.42e-09 s                  ; 1e-09 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 5.31e-06 V                  ; 3.09 V             ; -0.018 V           ; 0.015 V                             ; 0.166 V                             ; 1.42e-09 s                 ; 1e-09 s                    ; Yes                       ; Yes                       ;
; speaker_l_      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.31e-06 V                   ; 3.09 V              ; -0.018 V            ; 0.015 V                              ; 0.166 V                              ; 1.42e-09 s                  ; 1e-09 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 5.31e-06 V                  ; 3.09 V             ; -0.018 V           ; 0.015 V                             ; 0.166 V                             ; 1.42e-09 s                 ; 1e-09 s                    ; Yes                       ; Yes                       ;
; speaker_r_      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.31e-06 V                   ; 3.09 V              ; -0.018 V            ; 0.015 V                              ; 0.166 V                              ; 1.42e-09 s                  ; 1e-09 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 5.31e-06 V                  ; 3.09 V             ; -0.018 V           ; 0.015 V                             ; 0.166 V                             ; 1.42e-09 s                 ; 1e-09 s                    ; Yes                       ; Yes                       ;
; sdram_data_[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_data_[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_data_[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_data_[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.08 V              ; -0.00596 V          ; 0.305 V                              ; 0.266 V                              ; 5.3e-09 s                   ; 4.39e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.08e-06 V                  ; 3.08 V             ; -0.00596 V         ; 0.305 V                             ; 0.266 V                             ; 5.3e-09 s                  ; 4.39e-09 s                 ; Yes                       ; Yes                       ;
; sdram_data_[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_data_[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_data_[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_data_[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_data_[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_data_[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_data_[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_data_[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_data_[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_data_[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_data_[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; sdram_data_[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; ps2_kdat_       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; ps2_mclk_       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; ps2_mdat_       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-06 V                   ; 3.08 V              ; -0.0119 V           ; 0.024 V                              ; 0.179 V                              ; 2.62e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-06 V                  ; 3.08 V             ; -0.0119 V          ; 0.024 V                             ; 0.179 V                             ; 2.62e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; flash_rst_n_    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.74e-07 V                   ; 3.6 V               ; -0.427 V            ; 0.592 V                              ; 0.417 V                              ; 1.04e-10 s                  ; 1.61e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.74e-07 V                  ; 3.6 V              ; -0.427 V           ; 0.592 V                             ; 0.417 V                             ; 1.04e-10 s                 ; 1.61e-10 s                 ; No                        ; No                        ;
; flash_we_n_     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.74e-07 V                   ; 3.6 V               ; -0.427 V            ; 0.592 V                              ; 0.417 V                              ; 1.04e-10 s                  ; 1.61e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.74e-07 V                  ; 3.6 V              ; -0.427 V           ; 0.592 V                             ; 0.417 V                             ; 1.04e-10 s                 ; 1.61e-10 s                 ; No                        ; No                        ;
; sdram_dqm_[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.59e-07 V                   ; 4.79 V              ; -0.812 V            ; 1.63 V                               ; 0.769 V                              ; 6.8e-11 s                   ; 1.6e-10 s                   ; No                         ; No                         ; 3.08 V                      ; 2.59e-07 V                  ; 4.79 V             ; -0.812 V           ; 1.63 V                              ; 0.769 V                             ; 6.8e-11 s                  ; 1.6e-10 s                  ; No                        ; No                        ;
; sdram_dqm_[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.59e-07 V                   ; 4.79 V              ; -0.812 V            ; 1.63 V                               ; 0.769 V                              ; 6.8e-11 s                   ; 1.6e-10 s                   ; No                         ; No                         ; 3.08 V                      ; 2.59e-07 V                  ; 4.79 V             ; -0.812 V           ; 1.63 V                              ; 0.769 V                             ; 6.8e-11 s                  ; 1.6e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.0402 V           ; 0.146 V                              ; 0.156 V                              ; 4.62e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.0402 V          ; 0.146 V                             ; 0.156 V                             ; 4.62e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hex0_[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.29e-07 V                   ; 3.48 V              ; -0.0514 V           ; 0.226 V                              ; 0.285 V                              ; 1.03e-09 s                  ; 6.7e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; 3.29e-07 V                  ; 3.48 V             ; -0.0514 V          ; 0.226 V                             ; 0.285 V                             ; 1.03e-09 s                 ; 6.7e-10 s                  ; Yes                       ; Yes                       ;
; hex0_[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.29e-07 V                   ; 3.48 V              ; -0.0514 V           ; 0.226 V                              ; 0.285 V                              ; 1.03e-09 s                  ; 6.7e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; 3.29e-07 V                  ; 3.48 V             ; -0.0514 V          ; 0.226 V                             ; 0.285 V                             ; 1.03e-09 s                 ; 6.7e-10 s                  ; Yes                       ; Yes                       ;
; hex0_[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.29e-07 V                   ; 3.48 V              ; -0.0514 V           ; 0.226 V                              ; 0.285 V                              ; 1.03e-09 s                  ; 6.7e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; 3.29e-07 V                  ; 3.48 V             ; -0.0514 V          ; 0.226 V                             ; 0.285 V                             ; 1.03e-09 s                 ; 6.7e-10 s                  ; Yes                       ; Yes                       ;
; hex0_[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.29e-07 V                   ; 3.48 V              ; -0.0514 V           ; 0.226 V                              ; 0.285 V                              ; 1.03e-09 s                  ; 6.7e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; 3.29e-07 V                  ; 3.48 V             ; -0.0514 V          ; 0.226 V                             ; 0.285 V                             ; 1.03e-09 s                 ; 6.7e-10 s                  ; Yes                       ; Yes                       ;
; hex0_[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.29e-07 V                   ; 3.48 V              ; -0.0514 V           ; 0.226 V                              ; 0.285 V                              ; 1.03e-09 s                  ; 6.7e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; 3.29e-07 V                  ; 3.48 V             ; -0.0514 V          ; 0.226 V                             ; 0.285 V                             ; 1.03e-09 s                 ; 6.7e-10 s                  ; Yes                       ; Yes                       ;
; hex0_[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.29e-07 V                   ; 3.48 V              ; -0.0514 V           ; 0.226 V                              ; 0.285 V                              ; 1.03e-09 s                  ; 6.7e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; 3.29e-07 V                  ; 3.48 V             ; -0.0514 V          ; 0.226 V                             ; 0.285 V                             ; 1.03e-09 s                 ; 6.7e-10 s                  ; Yes                       ; Yes                       ;
; hex0_[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.29e-07 V                   ; 3.48 V              ; -0.0514 V           ; 0.226 V                              ; 0.285 V                              ; 1.03e-09 s                  ; 6.7e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; 3.29e-07 V                  ; 3.48 V             ; -0.0514 V          ; 0.226 V                             ; 0.285 V                             ; 1.03e-09 s                 ; 6.7e-10 s                  ; Yes                       ; Yes                       ;
; hex1_[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.29e-07 V                   ; 3.48 V              ; -0.0514 V           ; 0.226 V                              ; 0.285 V                              ; 1.03e-09 s                  ; 6.7e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; 3.29e-07 V                  ; 3.48 V             ; -0.0514 V          ; 0.226 V                             ; 0.285 V                             ; 1.03e-09 s                 ; 6.7e-10 s                  ; Yes                       ; Yes                       ;
; hex1_[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.29e-07 V                   ; 3.48 V              ; -0.0514 V           ; 0.226 V                              ; 0.285 V                              ; 1.03e-09 s                  ; 6.7e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; 3.29e-07 V                  ; 3.48 V             ; -0.0514 V          ; 0.226 V                             ; 0.285 V                             ; 1.03e-09 s                 ; 6.7e-10 s                  ; Yes                       ; Yes                       ;
; hex1_[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.29e-07 V                   ; 3.48 V              ; -0.0514 V           ; 0.226 V                              ; 0.285 V                              ; 1.03e-09 s                  ; 6.7e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; 3.29e-07 V                  ; 3.48 V             ; -0.0514 V          ; 0.226 V                             ; 0.285 V                             ; 1.03e-09 s                 ; 6.7e-10 s                  ; Yes                       ; Yes                       ;
; hex1_[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.29e-07 V                   ; 3.48 V              ; -0.0514 V           ; 0.226 V                              ; 0.285 V                              ; 1.03e-09 s                  ; 6.7e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; 3.29e-07 V                  ; 3.48 V             ; -0.0514 V          ; 0.226 V                             ; 0.285 V                             ; 1.03e-09 s                 ; 6.7e-10 s                  ; Yes                       ; Yes                       ;
; hex1_[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.29e-07 V                   ; 3.48 V              ; -0.0514 V           ; 0.226 V                              ; 0.285 V                              ; 1.03e-09 s                  ; 6.7e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; 3.29e-07 V                  ; 3.48 V             ; -0.0514 V          ; 0.226 V                             ; 0.285 V                             ; 1.03e-09 s                 ; 6.7e-10 s                  ; Yes                       ; Yes                       ;
; hex1_[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.29e-07 V                   ; 3.48 V              ; -0.0514 V           ; 0.226 V                              ; 0.285 V                              ; 1.03e-09 s                  ; 6.7e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; 3.29e-07 V                  ; 3.48 V             ; -0.0514 V          ; 0.226 V                             ; 0.285 V                             ; 1.03e-09 s                 ; 6.7e-10 s                  ; Yes                       ; Yes                       ;
; hex1_[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.29e-07 V                   ; 3.48 V              ; -0.0514 V           ; 0.226 V                              ; 0.285 V                              ; 1.03e-09 s                  ; 6.7e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; 3.29e-07 V                  ; 3.48 V             ; -0.0514 V          ; 0.226 V                             ; 0.285 V                             ; 1.03e-09 s                 ; 6.7e-10 s                  ; Yes                       ; Yes                       ;
; hex2_[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.29e-07 V                   ; 3.48 V              ; -0.0514 V           ; 0.226 V                              ; 0.285 V                              ; 1.03e-09 s                  ; 6.7e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; 3.29e-07 V                  ; 3.48 V             ; -0.0514 V          ; 0.226 V                             ; 0.285 V                             ; 1.03e-09 s                 ; 6.7e-10 s                  ; Yes                       ; Yes                       ;
; hex2_[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.29e-07 V                   ; 3.48 V              ; -0.0514 V           ; 0.226 V                              ; 0.285 V                              ; 1.03e-09 s                  ; 6.7e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; 3.29e-07 V                  ; 3.48 V             ; -0.0514 V          ; 0.226 V                             ; 0.285 V                             ; 1.03e-09 s                 ; 6.7e-10 s                  ; Yes                       ; Yes                       ;
; hex2_[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.29e-07 V                   ; 3.48 V              ; -0.0514 V           ; 0.226 V                              ; 0.285 V                              ; 1.03e-09 s                  ; 6.7e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; 3.29e-07 V                  ; 3.48 V             ; -0.0514 V          ; 0.226 V                             ; 0.285 V                             ; 1.03e-09 s                 ; 6.7e-10 s                  ; Yes                       ; Yes                       ;
; hex2_[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.29e-07 V                   ; 3.48 V              ; -0.0514 V           ; 0.226 V                              ; 0.285 V                              ; 1.03e-09 s                  ; 6.7e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; 3.29e-07 V                  ; 3.48 V             ; -0.0514 V          ; 0.226 V                             ; 0.285 V                             ; 1.03e-09 s                 ; 6.7e-10 s                  ; Yes                       ; Yes                       ;
; hex2_[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.29e-07 V                   ; 3.48 V              ; -0.0514 V           ; 0.226 V                              ; 0.285 V                              ; 1.03e-09 s                  ; 6.7e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; 3.29e-07 V                  ; 3.48 V             ; -0.0514 V          ; 0.226 V                             ; 0.285 V                             ; 1.03e-09 s                 ; 6.7e-10 s                  ; Yes                       ; Yes                       ;
; hex2_[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.29e-07 V                   ; 3.48 V              ; -0.0514 V           ; 0.226 V                              ; 0.285 V                              ; 1.03e-09 s                  ; 6.7e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; 3.29e-07 V                  ; 3.48 V             ; -0.0514 V          ; 0.226 V                             ; 0.285 V                             ; 1.03e-09 s                 ; 6.7e-10 s                  ; Yes                       ; Yes                       ;
; hex2_[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.29e-07 V                   ; 3.48 V              ; -0.0514 V           ; 0.226 V                              ; 0.285 V                              ; 1.03e-09 s                  ; 6.7e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; 3.29e-07 V                  ; 3.48 V             ; -0.0514 V          ; 0.226 V                             ; 0.285 V                             ; 1.03e-09 s                 ; 6.7e-10 s                  ; Yes                       ; Yes                       ;
; hex3_[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.29e-07 V                   ; 3.48 V              ; -0.0514 V           ; 0.226 V                              ; 0.285 V                              ; 1.03e-09 s                  ; 6.7e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; 3.29e-07 V                  ; 3.48 V             ; -0.0514 V          ; 0.226 V                             ; 0.285 V                             ; 1.03e-09 s                 ; 6.7e-10 s                  ; Yes                       ; Yes                       ;
; hex3_[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.29e-07 V                   ; 3.48 V              ; -0.0514 V           ; 0.226 V                              ; 0.285 V                              ; 1.03e-09 s                  ; 6.7e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; 3.29e-07 V                  ; 3.48 V             ; -0.0514 V          ; 0.226 V                             ; 0.285 V                             ; 1.03e-09 s                 ; 6.7e-10 s                  ; Yes                       ; Yes                       ;
; hex3_[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.29e-07 V                   ; 3.48 V              ; -0.0514 V           ; 0.226 V                              ; 0.285 V                              ; 1.03e-09 s                  ; 6.7e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; 3.29e-07 V                  ; 3.48 V             ; -0.0514 V          ; 0.226 V                             ; 0.285 V                             ; 1.03e-09 s                 ; 6.7e-10 s                  ; Yes                       ; Yes                       ;
; hex3_[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.29e-07 V                   ; 3.48 V              ; -0.0514 V           ; 0.226 V                              ; 0.285 V                              ; 1.03e-09 s                  ; 6.7e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; 3.29e-07 V                  ; 3.48 V             ; -0.0514 V          ; 0.226 V                             ; 0.285 V                             ; 1.03e-09 s                 ; 6.7e-10 s                  ; Yes                       ; Yes                       ;
; hex3_[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.29e-07 V                   ; 3.48 V              ; -0.0514 V           ; 0.226 V                              ; 0.285 V                              ; 1.03e-09 s                  ; 6.7e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; 3.29e-07 V                  ; 3.48 V             ; -0.0514 V          ; 0.226 V                             ; 0.285 V                             ; 1.03e-09 s                 ; 6.7e-10 s                  ; Yes                       ; Yes                       ;
; hex3_[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.29e-07 V                   ; 3.48 V              ; -0.0514 V           ; 0.226 V                              ; 0.285 V                              ; 1.03e-09 s                  ; 6.7e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; 3.29e-07 V                  ; 3.48 V             ; -0.0514 V          ; 0.226 V                             ; 0.285 V                             ; 1.03e-09 s                 ; 6.7e-10 s                  ; Yes                       ; Yes                       ;
; hex3_[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.29e-07 V                   ; 3.48 V              ; -0.0514 V           ; 0.226 V                              ; 0.285 V                              ; 1.03e-09 s                  ; 6.7e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; 3.29e-07 V                  ; 3.48 V             ; -0.0514 V          ; 0.226 V                             ; 0.285 V                             ; 1.03e-09 s                 ; 6.7e-10 s                  ; Yes                       ; Yes                       ;
; ledg_[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; ledg_[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; ledg_[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.46 V              ; -0.00557 V          ; 0.239 V                              ; 0.325 V                              ; 8.32e-09 s                  ; 5.88e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.46 V             ; -0.00557 V         ; 0.239 V                             ; 0.325 V                             ; 8.32e-09 s                 ; 5.88e-09 s                 ; Yes                       ; No                        ;
; ledg_[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; ledg_[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; ledg_[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; ledg_[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; ledg_[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; ledg_[8]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; ledg_[9]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; flash_addr_[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; flash_addr_[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.047 V            ; 0.237 V                              ; 0.211 V                              ; 1.47e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.047 V           ; 0.237 V                             ; 0.211 V                             ; 1.47e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; flash_addr_[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; flash_addr_[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; flash_addr_[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.047 V            ; 0.237 V                              ; 0.211 V                              ; 1.47e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.047 V           ; 0.237 V                             ; 0.211 V                             ; 1.47e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; flash_addr_[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; flash_addr_[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; flash_addr_[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; flash_addr_[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; flash_addr_[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; flash_addr_[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; flash_addr_[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; flash_addr_[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; flash_addr_[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; flash_addr_[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.047 V            ; 0.237 V                              ; 0.211 V                              ; 1.47e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.047 V           ; 0.237 V                             ; 0.211 V                             ; 1.47e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; flash_addr_[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; flash_addr_[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; flash_addr_[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.46 V              ; -0.00557 V          ; 0.239 V                              ; 0.325 V                              ; 8.32e-09 s                  ; 5.88e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.46 V             ; -0.00557 V         ; 0.239 V                             ; 0.325 V                             ; 8.32e-09 s                 ; 5.88e-09 s                 ; Yes                       ; No                        ;
; flash_addr_[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; flash_addr_[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; flash_addr_[20] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; flash_addr_[21] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; flash_oe_n_     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; flash_ce_n_     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; sdram_addr_[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_addr_[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_addr_[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_addr_[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_addr_[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_addr_[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_addr_[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_addr_[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_addr_[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_addr_[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_addr_[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_addr_[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_ba_[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_ba_[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_ras_n_    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_cas_n_    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_ce_       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_clk_      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_we_n_     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.48 V              ; -0.0142 V           ; 0.362 V                              ; 0.291 V                              ; 3.89e-09 s                  ; 3.25e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.9e-07 V                   ; 3.48 V             ; -0.0142 V          ; 0.362 V                             ; 0.291 V                             ; 3.89e-09 s                 ; 3.25e-09 s                 ; No                        ; No                        ;
; sdram_cs_n_     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; tft_lcd_r_[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; tft_lcd_r_[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; tft_lcd_r_[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; tft_lcd_r_[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; tft_lcd_g_[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; tft_lcd_g_[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; tft_lcd_g_[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; tft_lcd_g_[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; tft_lcd_b_[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; tft_lcd_b_[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; tft_lcd_b_[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; tft_lcd_b_[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; tft_lcd_hsync_  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; tft_lcd_vsync_  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; uart_txd_       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; sd_sclk_        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; sd_mosi_        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; sd_ss_          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; chassis_spk_    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.29e-07 V                   ; 3.48 V              ; -0.0514 V           ; 0.226 V                              ; 0.285 V                              ; 1.03e-09 s                  ; 6.7e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; 3.29e-07 V                  ; 3.48 V             ; -0.0514 V          ; 0.226 V                             ; 0.285 V                             ; 1.03e-09 s                 ; 6.7e-10 s                  ; Yes                       ; Yes                       ;
; speaker_l_      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.29e-07 V                   ; 3.48 V              ; -0.0514 V           ; 0.226 V                              ; 0.285 V                              ; 1.03e-09 s                  ; 6.7e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; 3.29e-07 V                  ; 3.48 V             ; -0.0514 V          ; 0.226 V                             ; 0.285 V                             ; 1.03e-09 s                 ; 6.7e-10 s                  ; Yes                       ; Yes                       ;
; speaker_r_      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.29e-07 V                   ; 3.48 V              ; -0.0514 V           ; 0.226 V                              ; 0.285 V                              ; 1.03e-09 s                  ; 6.7e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; 3.29e-07 V                  ; 3.48 V             ; -0.0514 V          ; 0.226 V                             ; 0.285 V                             ; 1.03e-09 s                 ; 6.7e-10 s                  ; Yes                       ; Yes                       ;
; sdram_data_[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_data_[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_data_[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_data_[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.48 V              ; -0.0142 V           ; 0.362 V                              ; 0.291 V                              ; 3.89e-09 s                  ; 3.25e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.9e-07 V                   ; 3.48 V             ; -0.0142 V          ; 0.362 V                             ; 0.291 V                             ; 3.89e-09 s                 ; 3.25e-09 s                 ; No                        ; No                        ;
; sdram_data_[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_data_[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_data_[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_data_[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_data_[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_data_[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_data_[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_data_[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_data_[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_data_[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_data_[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sdram_data_[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; ps2_kdat_       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; ps2_mclk_       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; ps2_mdat_       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.22e-07 V                   ; 3.48 V              ; -0.0371 V           ; 0.345 V                              ; 0.286 V                              ; 1.84e-09 s                  ; 1.32e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 2.22e-07 V                  ; 3.48 V             ; -0.0371 V          ; 0.345 V                             ; 0.286 V                             ; 1.84e-09 s                 ; 1.32e-09 s                 ; Yes                       ; No                        ;
; flash_rst_n_    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.17e-08 V                   ; 4.68 V              ; -0.763 V            ; 1.24 V                               ; 0.748 V                              ; 8.41e-11 s                  ; 1.13e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.17e-08 V                  ; 4.68 V             ; -0.763 V           ; 1.24 V                              ; 0.748 V                             ; 8.41e-11 s                 ; 1.13e-10 s                 ; No                        ; No                        ;
; flash_we_n_     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.17e-08 V                   ; 4.68 V              ; -0.763 V            ; 1.24 V                               ; 0.748 V                              ; 8.41e-11 s                  ; 1.13e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.17e-08 V                  ; 4.68 V             ; -0.763 V           ; 1.24 V                              ; 0.748 V                             ; 8.41e-11 s                 ; 1.13e-10 s                 ; No                        ; No                        ;
; sdram_dqm_[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.74e-08 V                   ; 5.83 V              ; -1.13 V             ; 2.29 V                               ; 1.1 V                                ; 6.22e-11 s                  ; 1.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.74e-08 V                  ; 5.83 V             ; -1.13 V            ; 2.29 V                              ; 1.1 V                               ; 6.22e-11 s                 ; 1.25e-10 s                 ; No                        ; No                        ;
; sdram_dqm_[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.74e-08 V                   ; 5.83 V              ; -1.13 V             ; 2.29 V                               ; 1.1 V                                ; 6.22e-11 s                  ; 1.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.74e-08 V                  ; 5.83 V             ; -1.13 V            ; 2.29 V                              ; 1.1 V                               ; 6.22e-11 s                 ; 1.25e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.52e-08 V                   ; 3.58 V              ; -0.065 V            ; 0.234 V                              ; 0.088 V                              ; 2.93e-10 s                  ; 3.06e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.52e-08 V                  ; 3.58 V             ; -0.065 V           ; 0.234 V                             ; 0.088 V                             ; 2.93e-10 s                 ; 3.06e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                             ;
+----------------------------------------------+----------------------------------------------+--------------+----------+----------+----------+
; From Clock                                   ; To Clock                                     ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------+----------------------------------------------+--------------+----------+----------+----------+
; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[0]              ; 131422       ; 0        ; 4        ; 1        ;
; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[0]              ; 346292       ; 0        ; 1        ; 0        ;
; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; pll|altpll_component|pll|clk[0]              ; 101          ; 101      ; 0        ; 0        ;
; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2]              ; 60           ; 0        ; 0        ; 0        ;
; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2]              ; > 2147483647 ; 0        ; 0        ; 0        ;
; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; pll|altpll_component|pll|clk[2]              ; 1            ; 0        ; 0        ; 0        ;
; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 21           ; 0        ; 0        ; 0        ;
; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 231          ; 0        ; 0        ; 0        ;
+----------------------------------------------+----------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                              ;
+----------------------------------------------+----------------------------------------------+--------------+----------+----------+----------+
; From Clock                                   ; To Clock                                     ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------+----------------------------------------------+--------------+----------+----------+----------+
; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[0]              ; 131422       ; 0        ; 4        ; 1        ;
; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[0]              ; 346292       ; 0        ; 1        ; 0        ;
; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; pll|altpll_component|pll|clk[0]              ; 101          ; 101      ; 0        ; 0        ;
; pll|altpll_component|pll|clk[0]              ; pll|altpll_component|pll|clk[2]              ; 60           ; 0        ; 0        ; 0        ;
; pll|altpll_component|pll|clk[2]              ; pll|altpll_component|pll|clk[2]              ; > 2147483647 ; 0        ; 0        ; 0        ;
; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; pll|altpll_component|pll|clk[2]              ; 1            ; 0        ; 0        ; 0        ;
; pll|altpll_component|pll|clk[2]              ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 21           ; 0        ; 0        ; 0        ;
; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc ; 231          ; 0        ; 0        ; 0        ;
+----------------------------------------------+----------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                            ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 49       ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                             ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; pll|altpll_component|pll|clk[2] ; pll|altpll_component|pll|clk[2] ; 49       ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 46    ; 46   ;
; Unconstrained Input Port Paths  ; 570   ; 570  ;
; Unconstrained Output Ports      ; 122   ; 122  ;
; Unconstrained Output Port Paths ; 814   ; 814  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Apr  7 14:27:25 2015
Info: Command: quartus_sta kotku -c kotku
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'kotku.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll|altpll_component|pll|inclk[0]} -multiply_by 2 -phase -105.00 -duty_cycle 50.00 -name {pll|altpll_component|pll|clk[0]} {pll|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {pll|altpll_component|pll|inclk[0]} -divide_by 4 -duty_cycle 50.00 -name {pll|altpll_component|pll|clk[2]} {pll|altpll_component|pll|clk[2]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.746
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.746              -4.295 pll|altpll_component|pll|clk[0] 
    Info (332119):     1.336               0.000 pll|altpll_component|pll|clk[2] 
    Info (332119):    36.578               0.000 vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc 
Info (332146): Worst-case hold slack is 0.315
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.315               0.000 pll|altpll_component|pll|clk[0] 
    Info (332119):     0.358               0.000 pll|altpll_component|pll|clk[2] 
    Info (332119):     0.392               0.000 vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc 
Info (332146): Worst-case recovery slack is 77.210
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    77.210               0.000 pll|altpll_component|pll|clk[2] 
Info (332146): Worst-case removal slack is 1.096
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.096               0.000 pll|altpll_component|pll|clk[2] 
Info (332146): Worst-case minimum pulse width slack is 4.731
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.731               0.000 pll|altpll_component|pll|clk[0] 
    Info (332119):     9.740               0.000 clk_50_ 
    Info (332119):    19.774               0.000 vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc 
    Info (332119):    39.685               0.000 pll|altpll_component|pll|clk[2] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.764
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.764              -2.425 pll|altpll_component|pll|clk[0] 
    Info (332119):     1.495               0.000 pll|altpll_component|pll|clk[2] 
    Info (332119):    36.744               0.000 vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc 
Info (332146): Worst-case hold slack is 0.301
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.301               0.000 pll|altpll_component|pll|clk[0] 
    Info (332119):     0.312               0.000 pll|altpll_component|pll|clk[2] 
    Info (332119):     0.349               0.000 vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc 
Info (332146): Worst-case recovery slack is 77.479
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    77.479               0.000 pll|altpll_component|pll|clk[2] 
Info (332146): Worst-case removal slack is 0.996
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.996               0.000 pll|altpll_component|pll|clk[2] 
Info (332146): Worst-case minimum pulse width slack is 4.738
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.738               0.000 pll|altpll_component|pll|clk[0] 
    Info (332119):     9.713               0.000 clk_50_ 
    Info (332119):    19.786               0.000 vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc 
    Info (332119):    39.713               0.000 pll|altpll_component|pll|clk[2] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 1.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.384               0.000 pll|altpll_component|pll|clk[0] 
    Info (332119):     1.955               0.000 pll|altpll_component|pll|clk[2] 
    Info (332119):    37.856               0.000 vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc 
Info (332146): Worst-case hold slack is 0.155
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.155               0.000 pll|altpll_component|pll|clk[0] 
    Info (332119):     0.187               0.000 pll|altpll_component|pll|clk[2] 
    Info (332119):     0.206               0.000 vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc 
Info (332146): Worst-case recovery slack is 78.315
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    78.315               0.000 pll|altpll_component|pll|clk[2] 
Info (332146): Worst-case removal slack is 0.595
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.595               0.000 pll|altpll_component|pll|clk[2] 
Info (332146): Worst-case minimum pulse width slack is 4.746
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.746               0.000 pll|altpll_component|pll|clk[0] 
    Info (332119):     9.425               0.000 clk_50_ 
    Info (332119):    19.753               0.000 vga_fml:vga|vga_lcd_fml:lcd|next_pal_dac_cyc 
    Info (332119):    39.746               0.000 pll|altpll_component|pll|clk[2] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 901 megabytes
    Info: Processing ended: Tue Apr  7 14:27:33 2015
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:10


