Fitter report for Leningrad
Thu Aug 01 11:34:41 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. Bidir Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Control Signals
 16. Global & Other Fast Signals
 17. Non-Global High Fan-Out Signals
 18. Other Routing Usage Summary
 19. LAB Logic Elements
 20. LAB-wide Signals
 21. LAB Signals Sourced
 22. LAB Signals Sourced Out
 23. LAB Distinct Inputs
 24. Fitter Device Options
 25. Estimated Delay Added for Hold Timing Summary
 26. Estimated Delay Added for Hold Timing Details
 27. Fitter Messages
 28. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------+--------------------------------------------------+
; Fitter Status             ; Successful - Thu Aug 01 11:34:41 2024            ;
; Quartus II 64-Bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name             ; Leningrad                                        ;
; Top-level Entity Name     ; Leningrad                                        ;
; Family                    ; MAX II                                           ;
; Device                    ; EPM1270T144C5                                    ;
; Timing Models             ; Final                                            ;
; Total logic elements      ; 580 / 1,270 ( 46 % )                             ;
; Total pins                ; 107 / 116 ( 92 % )                               ;
; Total virtual pins        ; 0                                                ;
; UFM blocks                ; 0 / 1 ( 0 % )                                    ;
+---------------------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EPM1270T144C5                  ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Guarantee I/O Paths Have Zero Hold Time at Fast Corner                     ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ; < 0.1%      ;
+----------------------------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/quartus_projects/Leningrad/output_files/Leningrad.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 580 / 1,270 ( 46 % ) ;
;     -- Combinational with no register       ; 267                  ;
;     -- Register only                        ; 59                   ;
;     -- Combinational with a register        ; 254                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 264                  ;
;     -- 3 input functions                    ; 100                  ;
;     -- 2 input functions                    ; 128                  ;
;     -- 1 input functions                    ; 25                   ;
;     -- 0 input functions                    ; 4                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 535                  ;
;     -- arithmetic mode                      ; 45                   ;
;     -- qfbk mode                            ; 26                   ;
;     -- register cascade mode                ; 0                    ;
;     -- synchronous clear/load mode          ; 115                  ;
;     -- asynchronous clear/load mode         ; 181                  ;
;                                             ;                      ;
; Total registers                             ; 313 / 1,270 ( 25 % ) ;
; Total LABs                                  ; 75 / 127 ( 59 % )    ;
; Logic elements in carry chains              ; 52                   ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 107 / 116 ( 92 % )   ;
;     -- Clock pins                           ; 4 / 4 ( 100 % )      ;
;                                             ;                      ;
; Global signals                              ; 4                    ;
; UFM blocks                                  ; 0 / 1 ( 0 % )        ;
; Global clocks                               ; 4 / 4 ( 100 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 28% / 31% / 25%      ;
; Peak interconnect usage (total/H/V)         ; 33% / 35% / 31%      ;
; Maximum fan-out                             ; 184                  ;
; Highest non-global fan-out                  ; 184                  ;
; Total fan-out                               ; 2537                 ;
; Average fan-out                             ; 3.69                 ;
+---------------------------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                       ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; A[0]      ; 108   ; 3        ; 17           ; 10           ; 4           ; 17                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; A[10]     ; 62    ; 4        ; 10           ; 3            ; 2           ; 10                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; A[11]     ; 63    ; 4        ; 10           ; 3            ; 1           ; 9                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; A[12]     ; 95    ; 3        ; 17           ; 6            ; 3           ; 9                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; A[13]     ; 96    ; 3        ; 17           ; 6            ; 2           ; 17                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; A[14]     ; 98    ; 3        ; 17           ; 6            ; 0           ; 17                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; A[15]     ; 97    ; 3        ; 17           ; 6            ; 1           ; 17                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; A[1]      ; 107   ; 3        ; 17           ; 9            ; 1           ; 7                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; A[2]      ; 106   ; 3        ; 17           ; 9            ; 3           ; 11                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; A[3]      ; 105   ; 3        ; 17           ; 8            ; 0           ; 11                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; A[4]      ; 104   ; 3        ; 17           ; 8            ; 1           ; 7                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; A[5]      ; 103   ; 3        ; 17           ; 8            ; 5           ; 11                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; A[6]      ; 102   ; 3        ; 17           ; 7            ; 0           ; 13                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; A[7]      ; 101   ; 3        ; 17           ; 7            ; 4           ; 12                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; A[8]      ; 67    ; 4        ; 12           ; 0            ; 0           ; 10                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; A[9]      ; 66    ; 4        ; 12           ; 0            ; 1           ; 10                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; EPROM     ; 89    ; 3        ; 17           ; 5            ; 1           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; IORQ      ; 114   ; 2        ; 12           ; 11           ; 1           ; 14                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; M1        ; 109   ; 2        ; 16           ; 11           ; 1           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; MISO      ; 124   ; 2        ; 9            ; 11           ; 1           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; MREQ      ; 117   ; 2        ; 11           ; 11           ; 1           ; 6                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; POWERON   ; 91    ; 3        ; 17           ; 5            ; 0           ; 8                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; PS2_CLOCK ; 18    ; 1        ; 0            ; 7            ; 5           ; 6                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; PS2_DAT   ; 4     ; 1        ; 0            ; 9            ; 0           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; RD        ; 113   ; 2        ; 13           ; 11           ; 1           ; 6                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; TAPEIN    ; 131   ; 2        ; 8            ; 11           ; 2           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; WR        ; 112   ; 2        ; 14           ; 11           ; 1           ; 13                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; clk       ; 20    ; 1        ; 0            ; 7            ; 6           ; 141                   ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; rst       ; 133   ; 2        ; 7            ; 11           ; 1           ; 184                   ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; AY_BC1      ; 48    ; 4        ; 7            ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; AY_BDIR     ; 49    ; 4        ; 7            ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; AY_CLK      ; 50    ; 4        ; 7            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; B           ; 1     ; 1        ; 0            ; 10           ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; BANKOUT[0]  ; 71    ; 4        ; 16           ; 0            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; BANKOUT[1]  ; 53    ; 4        ; 8            ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; BANKOUT[2]  ; 68    ; 4        ; 13           ; 0            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; BANKOUT[3]  ; 55    ; 4        ; 8            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; BANKOUT[4]  ; 69    ; 4        ; 14           ; 0            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; BANKOUT[5]  ; 57    ; 4        ; 8            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; BEEP        ; 130   ; 2        ; 8            ; 11           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; BRIGHT      ; 143   ; 2        ; 2            ; 11           ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; CARD[0]     ; 123   ; 2        ; 9            ; 11           ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; CARD[1]     ; 129   ; 2        ; 8            ; 11           ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; G           ; 2     ; 1        ; 0            ; 10           ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; MAPCOND     ; 118   ; 2        ; 11           ; 11           ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; MOSI        ; 127   ; 2        ; 9            ; 11           ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; R           ; 3     ; 1        ; 0            ; 10           ; 5           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; RAMCE       ; 58    ; 4        ; 9            ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; RAMOE       ; 59    ; 4        ; 9            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; RAMWR       ; 70    ; 4        ; 15           ; 0            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; RAM_A[0]    ; 45    ; 4        ; 6            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; RAM_A[10]   ; 12    ; 1        ; 0            ; 7            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; RAM_A[11]   ; 11    ; 1        ; 0            ; 8            ; 6           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; RAM_A[12]   ; 8     ; 1        ; 0            ; 8            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; RAM_A[13]   ; 7     ; 1        ; 0            ; 8            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; RAM_A[14]   ; 6     ; 1        ; 0            ; 9            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; RAM_A[15]   ; 16    ; 1        ; 0            ; 7            ; 4           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; RAM_A[16]   ; 21    ; 1        ; 0            ; 6            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; RAM_A[17]   ; 22    ; 1        ; 0            ; 6            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; RAM_A[18]   ; 23    ; 1        ; 0            ; 6            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; RAM_A[1]    ; 44    ; 4        ; 5            ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; RAM_A[2]    ; 43    ; 4        ; 5            ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; RAM_A[3]    ; 42    ; 4        ; 4            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; RAM_A[4]    ; 41    ; 4        ; 3            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; RAM_A[5]    ; 28    ; 1        ; 0            ; 5            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; RAM_A[6]    ; 29    ; 1        ; 0            ; 5            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; RAM_A[7]    ; 30    ; 1        ; 0            ; 5            ; 6           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; RAM_A[8]    ; 31    ; 1        ; 0            ; 4            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; RAM_A[9]    ; 32    ; 1        ; 0            ; 4            ; 5           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; RAM_CE      ; 40    ; 4        ; 3            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; RAM_RD      ; 15    ; 1        ; 0            ; 7            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; RAM_WE      ; 27    ; 1        ; 0            ; 6            ; 5           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; ROMOE       ; 52    ; 4        ; 8            ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; ROMWR       ; 51    ; 4        ; 7            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; ROM_BANK[0] ; 94    ; 3        ; 17           ; 6            ; 4           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; ROM_BANK[1] ; 72    ; 4        ; 16           ; 0            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; ROM_CE      ; 93    ; 3        ; 17           ; 6            ; 5           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; SCK         ; 125   ; 2        ; 9            ; 11           ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; SYNC        ; 144   ; 2        ; 1            ; 11           ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
; WAIT        ; 111   ; 2        ; 15           ; 11           ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; Z80_CLK     ; 120   ; 2        ; 10           ; 11           ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; Z80_RST     ; 110   ; 2        ; 16           ; 11           ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
; nINT        ; 119   ; 2        ; 11           ; 11           ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                        ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; DIVDAT[0] ; 74    ; 3        ; 17           ; 1            ; 1           ; 3                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; divmmc_v:mdv|D~10    ; -                   ;
; DIVDAT[1] ; 76    ; 3        ; 17           ; 2            ; 3           ; 3                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; divmmc_v:mdv|D~10    ; -                   ;
; DIVDAT[2] ; 78    ; 3        ; 17           ; 3            ; 2           ; 2                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; divmmc_v:mdv|D~10    ; -                   ;
; DIVDAT[3] ; 80    ; 3        ; 17           ; 3            ; 0           ; 2                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; divmmc_v:mdv|D~10    ; -                   ;
; DIVDAT[4] ; 122   ; 2        ; 10           ; 11           ; 2           ; 2                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; divmmc_v:mdv|D~10    ; -                   ;
; DIVDAT[5] ; 84    ; 3        ; 17           ; 4            ; 0           ; 2                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; divmmc_v:mdv|D~10    ; -                   ;
; DIVDAT[6] ; 86    ; 3        ; 17           ; 5            ; 4           ; 2                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; divmmc_v:mdv|D~10    ; -                   ;
; DIVDAT[7] ; 88    ; 3        ; 17           ; 5            ; 2           ; 2                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; divmmc_v:mdv|D~10    ; -                   ;
; D[0]      ; 73    ; 3        ; 17           ; 1            ; 2           ; 3                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; D~18                 ; -                   ;
; D[1]      ; 75    ; 3        ; 17           ; 1            ; 0           ; 3                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; D~18                 ; -                   ;
; D[2]      ; 77    ; 3        ; 17           ; 2            ; 0           ; 3                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; D~18                 ; -                   ;
; D[3]      ; 79    ; 3        ; 17           ; 3            ; 1           ; 2                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; D~18                 ; -                   ;
; D[4]      ; 121   ; 2        ; 10           ; 11           ; 1           ; 3                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; D~18                 ; -                   ;
; D[5]      ; 81    ; 3        ; 17           ; 4            ; 2           ; 2                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; D~18                 ; -                   ;
; D[6]      ; 85    ; 3        ; 17           ; 5            ; 5           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; D~18                 ; -                   ;
; D[7]      ; 87    ; 3        ; 17           ; 5            ; 3           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; D~18                 ; -                   ;
; RAM_DQ[0] ; 39    ; 4        ; 2            ; 3            ; 0           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; ramwe                ; -                   ;
; RAM_DQ[1] ; 38    ; 4        ; 2            ; 3            ; 3           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; ramwe                ; -                   ;
; RAM_DQ[2] ; 37    ; 4        ; 1            ; 3            ; 0           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; ramwe                ; -                   ;
; RAM_DQ[3] ; 24    ; 1        ; 0            ; 6            ; 3           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; ramwe                ; -                   ;
; RAM_DQ[4] ; 5     ; 1        ; 0            ; 9            ; 2           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; ramwe                ; -                   ;
; RAM_DQ[5] ; 13    ; 1        ; 0            ; 7            ; 1           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; ramwe                ; -                   ;
; RAM_DQ[6] ; 142   ; 2        ; 3            ; 11           ; 2           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; ramwe                ; -                   ;
; RAM_DQ[7] ; 14    ; 1        ; 0            ; 7            ; 2           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; ramwe                ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 26 / 26 ( 100 % ) ; 3.3V          ; --           ;
; 2        ; 23 / 30 ( 77 % )  ; 3.3V          ; --           ;
; 3        ; 30 / 30 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 28 / 30 ( 93 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                               ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; 1        ; 2          ; 1        ; B              ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 3          ; 1        ; G              ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 5          ; 1        ; R              ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 7          ; 1        ; PS2_DAT        ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ; 9          ; 1        ; RAM_DQ[4]      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 10         ; 1        ; RAM_A[14]      ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ; 14         ; 1        ; RAM_A[13]      ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 15         ; 1        ; RAM_A[12]      ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 11       ; 20         ; 1        ; RAM_A[11]      ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 21         ; 1        ; RAM_A[10]      ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 13       ; 22         ; 1        ; RAM_DQ[5]      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 23         ; 1        ; RAM_DQ[7]      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 15       ; 24         ; 1        ; RAM_RD         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 16       ; 25         ; 1        ; RAM_A[15]      ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 17       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 18       ; 26         ; 1        ; PS2_CLOCK      ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 19       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 20       ; 27         ; 1        ; clk            ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 21       ; 28         ; 1        ; RAM_A[16]      ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 22       ; 29         ; 1        ; RAM_A[17]      ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 23       ; 30         ; 1        ; RAM_A[18]      ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 31         ; 1        ; RAM_DQ[3]      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 26       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 27       ; 33         ; 1        ; RAM_WE         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 28       ; 36         ; 1        ; RAM_A[5]       ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ; 37         ; 1        ; RAM_A[6]       ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 30       ; 41         ; 1        ; RAM_A[7]       ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 44         ; 1        ; RAM_A[8]       ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 47         ; 1        ; RAM_A[9]       ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ; 50         ; 1        ; #TMS           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 34       ; 51         ; 1        ; #TDI           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 35       ; 52         ; 1        ; #TCK           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 36       ; 53         ; 1        ; #TDO           ; output ;              ;           ; --         ;                 ; --       ; --           ;
; 37       ; 56         ; 4        ; RAM_DQ[2]      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 38       ; 57         ; 4        ; RAM_DQ[1]      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 60         ; 4        ; RAM_DQ[0]      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 40       ; 62         ; 4        ; RAM_CE         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 63         ; 4        ; RAM_A[4]       ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 67         ; 4        ; RAM_A[3]       ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 68         ; 4        ; RAM_A[2]       ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 69         ; 4        ; RAM_A[1]       ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 74         ; 4        ; RAM_A[0]       ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 47       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 48       ; 75         ; 4        ; AY_BC1         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 49       ; 76         ; 4        ; AY_BDIR        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 77         ; 4        ; AY_CLK         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 78         ; 4        ; ROMWR          ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 79         ; 4        ; ROMOE          ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 80         ; 4        ; BANKOUT[1]     ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 55       ; 81         ; 4        ; BANKOUT[3]     ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 57       ; 82         ; 4        ; BANKOUT[5]     ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 83         ; 4        ; RAMCE          ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 84         ; 4        ; RAMOE          ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 85         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 61       ; 86         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 62       ; 87         ; 4        ; A[10]          ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 63       ; 88         ; 4        ; A[11]          ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 64       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 65       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 66       ; 91         ; 4        ; A[9]           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 92         ; 4        ; A[8]           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 95         ; 4        ; BANKOUT[2]     ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 98         ; 4        ; BANKOUT[4]     ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 101        ; 4        ; RAMWR          ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 104        ; 4        ; BANKOUT[0]     ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 107        ; 4        ; ROM_BANK[1]    ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 111        ; 3        ; D[0]           ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 112        ; 3        ; DIVDAT[0]      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 113        ; 3        ; D[1]           ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 115        ; 3        ; DIVDAT[1]      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 118        ; 3        ; D[2]           ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ; 122        ; 3        ; DIVDAT[2]      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 79       ; 123        ; 3        ; D[3]           ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ; 124        ; 3        ; DIVDAT[3]      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ; 127        ; 3        ; D[5]           ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 82       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 83       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 84       ; 129        ; 3        ; DIVDAT[5]      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 130        ; 3        ; D[6]           ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 131        ; 3        ; DIVDAT[6]      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 132        ; 3        ; D[7]           ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 133        ; 3        ; DIVDAT[7]      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 134        ; 3        ; EPROM          ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 90       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 91       ; 135        ; 3        ; POWERON        ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 93       ; 136        ; 3        ; ROM_CE         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 94       ; 137        ; 3        ; ROM_BANK[0]    ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 95       ; 138        ; 3        ; A[12]          ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 96       ; 139        ; 3        ; A[13]          ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 140        ; 3        ; A[15]          ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ; 141        ; 3        ; A[14]          ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 99       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 100      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 101      ; 142        ; 3        ; A[7]           ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ; 146        ; 3        ; A[6]           ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 103      ; 147        ; 3        ; A[5]           ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 151        ; 3        ; A[4]           ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 152        ; 3        ; A[3]           ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 154        ; 3        ; A[2]           ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ; 156        ; 3        ; A[1]           ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 108      ; 158        ; 3        ; A[0]           ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 109      ; 164        ; 2        ; M1             ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 110      ; 165        ; 2        ; Z80_RST        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 166        ; 2        ; WAIT           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 171        ; 2        ; WR             ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 174        ; 2        ; RD             ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 177        ; 2        ; IORQ           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 115      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 116      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 117      ; 180        ; 2        ; MREQ           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 118      ; 181        ; 2        ; MAPCOND        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 182        ; 2        ; nINT           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 183        ; 2        ; Z80_CLK        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 184        ; 2        ; D[4]           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 185        ; 2        ; DIVDAT[4]      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 123      ; 186        ; 2        ; CARD[0]        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 124      ; 187        ; 2        ; MISO           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 188        ; 2        ; SCK            ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 126      ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 127      ; 189        ; 2        ; MOSI           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 128      ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 129      ; 190        ; 2        ; CARD[1]        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 130      ; 191        ; 2        ; BEEP           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 131      ; 192        ; 2        ; TAPEIN         ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 132      ; 193        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 194        ; 2        ; rst            ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 195        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 135      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 136      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 137      ; 199        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 138      ; 200        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 139      ; 201        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 140      ; 204        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 141      ; 205        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 208        ; 2        ; RAM_DQ[6]      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 212        ; 2        ; BRIGHT         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 215        ; 2        ; SYNC           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                    ;
+----------------------------+-------+------------------------+
; I/O Standard               ; Load  ; Termination Resistance ;
+----------------------------+-------+------------------------+
; 3.3-V LVTTL                ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS               ; 10 pF ; Not Available          ;
; 2.5 V                      ; 10 pF ; Not Available          ;
; 1.8 V                      ; 10 pF ; Not Available          ;
; 1.5 V                      ; 10 pF ; Not Available          ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 3.3-V PCI                  ; 10 pF ; 25 Ohm (Parallel)      ;
+----------------------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                    ;
+----------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name     ; Library Name ;
+----------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------+--------------+
; |Leningrad                 ; 580 (289)   ; 313          ; 0          ; 107  ; 0            ; 267 (104)    ; 59 (44)           ; 254 (141)        ; 52 (32)         ; 26 (18)    ; |Leningrad              ; work         ;
;    |divmmc_v:mdv|          ; 87 (87)     ; 42           ; 0          ; 0    ; 0            ; 45 (45)      ; 13 (13)           ; 29 (29)          ; 0 (0)           ; 0 (0)      ; |Leningrad|divmmc_v:mdv ; work         ;
;    |ps2:mkb|               ; 204 (204)   ; 86           ; 0          ; 0    ; 0            ; 118 (118)    ; 2 (2)             ; 84 (84)          ; 20 (20)         ; 8 (8)      ; |Leningrad|ps2:mkb      ; work         ;
+----------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------+
; Delay Chain Summary                    ;
+-------------+----------+---------------+
; Name        ; Pin Type ; Pad to Core 0 ;
+-------------+----------+---------------+
; rst         ; Input    ; (1)           ;
; EPROM       ; Input    ; (1)           ;
; MREQ        ; Input    ; (0)           ;
; RD          ; Input    ; (1)           ;
; A[14]       ; Input    ; (1)           ;
; A[15]       ; Input    ; (1)           ;
; A[1]        ; Input    ; (1)           ;
; IORQ        ; Input    ; (1)           ;
; WR          ; Input    ; (1)           ;
; M1          ; Input    ; (1)           ;
; A[13]       ; Input    ; (1)           ;
; clk         ; Input    ; (0)           ;
; POWERON     ; Input    ; (1)           ;
; A[8]        ; Input    ; (1)           ;
; A[10]       ; Input    ; (1)           ;
; A[11]       ; Input    ; (1)           ;
; A[12]       ; Input    ; (1)           ;
; A[9]        ; Input    ; (1)           ;
; A[3]        ; Input    ; (1)           ;
; A[4]        ; Input    ; (1)           ;
; A[7]        ; Input    ; (1)           ;
; A[5]        ; Input    ; (1)           ;
; A[6]        ; Input    ; (1)           ;
; A[0]        ; Input    ; (0)           ;
; A[2]        ; Input    ; (1)           ;
; PS2_CLOCK   ; Input    ; (1)           ;
; TAPEIN      ; Input    ; (1)           ;
; MISO        ; Input    ; (1)           ;
; PS2_DAT     ; Input    ; (1)           ;
; Z80_CLK     ; Output   ; --            ;
; Z80_RST     ; Output   ; --            ;
; nINT        ; Output   ; --            ;
; WAIT        ; Output   ; --            ;
; ROM_CE      ; Output   ; --            ;
; ROM_BANK[0] ; Output   ; --            ;
; ROM_BANK[1] ; Output   ; --            ;
; RAM_CE      ; Output   ; --            ;
; RAM_WE      ; Output   ; --            ;
; RAM_RD      ; Output   ; --            ;
; RAM_A[0]    ; Output   ; --            ;
; RAM_A[1]    ; Output   ; --            ;
; RAM_A[2]    ; Output   ; --            ;
; RAM_A[3]    ; Output   ; --            ;
; RAM_A[4]    ; Output   ; --            ;
; RAM_A[5]    ; Output   ; --            ;
; RAM_A[6]    ; Output   ; --            ;
; RAM_A[7]    ; Output   ; --            ;
; RAM_A[8]    ; Output   ; --            ;
; RAM_A[9]    ; Output   ; --            ;
; RAM_A[10]   ; Output   ; --            ;
; RAM_A[11]   ; Output   ; --            ;
; RAM_A[12]   ; Output   ; --            ;
; RAM_A[13]   ; Output   ; --            ;
; RAM_A[14]   ; Output   ; --            ;
; RAM_A[15]   ; Output   ; --            ;
; RAM_A[16]   ; Output   ; --            ;
; RAM_A[17]   ; Output   ; --            ;
; RAM_A[18]   ; Output   ; --            ;
; R           ; Output   ; --            ;
; G           ; Output   ; --            ;
; B           ; Output   ; --            ;
; BRIGHT      ; Output   ; --            ;
; SYNC        ; Output   ; --            ;
; AY_CLK      ; Output   ; --            ;
; AY_BDIR     ; Output   ; --            ;
; AY_BC1      ; Output   ; --            ;
; BEEP        ; Output   ; --            ;
; ROMOE       ; Output   ; --            ;
; ROMWR       ; Output   ; --            ;
; RAMOE       ; Output   ; --            ;
; RAMWR       ; Output   ; --            ;
; RAMCE       ; Output   ; --            ;
; BANKOUT[0]  ; Output   ; --            ;
; BANKOUT[1]  ; Output   ; --            ;
; BANKOUT[2]  ; Output   ; --            ;
; BANKOUT[3]  ; Output   ; --            ;
; BANKOUT[4]  ; Output   ; --            ;
; BANKOUT[5]  ; Output   ; --            ;
; CARD[0]     ; Output   ; --            ;
; CARD[1]     ; Output   ; --            ;
; SCK         ; Output   ; --            ;
; MOSI        ; Output   ; --            ;
; MAPCOND     ; Output   ; --            ;
; D[0]        ; Bidir    ; (1)           ;
; D[1]        ; Bidir    ; (1)           ;
; D[2]        ; Bidir    ; (1)           ;
; D[3]        ; Bidir    ; (1)           ;
; D[4]        ; Bidir    ; (1)           ;
; D[5]        ; Bidir    ; (1)           ;
; D[6]        ; Bidir    ; (1)           ;
; D[7]        ; Bidir    ; (1)           ;
; RAM_DQ[0]   ; Bidir    ; (1)           ;
; RAM_DQ[1]   ; Bidir    ; (1)           ;
; RAM_DQ[2]   ; Bidir    ; (1)           ;
; RAM_DQ[3]   ; Bidir    ; (1)           ;
; RAM_DQ[4]   ; Bidir    ; (1)           ;
; RAM_DQ[5]   ; Bidir    ; (1)           ;
; RAM_DQ[6]   ; Bidir    ; (1)           ;
; RAM_DQ[7]   ; Bidir    ; (1)           ;
; DIVDAT[0]   ; Bidir    ; (1)           ;
; DIVDAT[1]   ; Bidir    ; (1)           ;
; DIVDAT[2]   ; Bidir    ; (1)           ;
; DIVDAT[3]   ; Bidir    ; (1)           ;
; DIVDAT[4]   ; Bidir    ; (1)           ;
; DIVDAT[5]   ; Bidir    ; (1)           ;
; DIVDAT[6]   ; Bidir    ; (1)           ;
; DIVDAT[7]   ; Bidir    ; (1)           ;
+-------------+----------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                        ;
+------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; Name                         ; Location      ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ;
+------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; A[14]                        ; PIN_98        ; 17      ; Sync. clear                ; no     ; --                   ; --               ;
; CPUWRQ                       ; LC_X7_Y9_N0   ; 26      ; Clock                      ; no     ; --                   ; --               ;
; D~18                         ; LC_X12_Y8_N2  ; 16      ; Output enable              ; no     ; --                   ; --               ;
; Equal3~1                     ; LC_X10_Y6_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; IORD                         ; LC_X13_Y6_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; LessThan0~1                  ; LC_X3_Y10_N9  ; 18      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ;
; LessThan17~1                 ; LC_X7_Y8_N1   ; 6       ; Sync. clear                ; no     ; --                   ; --               ;
; LessThan1~0                  ; LC_X1_Y10_N6  ; 9       ; Sync. clear                ; no     ; --                   ; --               ;
; M1                           ; PIN_109       ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; MREQ                         ; PIN_117       ; 6       ; Clock                      ; no     ; --                   ; --               ;
; RAMOUT                       ; LC_X12_Y8_N6  ; 19      ; Clock                      ; no     ; --                   ; --               ;
; Selector8~0                  ; LC_X6_Y8_N9   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; VIDRQ                        ; LC_X10_Y6_N2  ; 1       ; Clock                      ; no     ; --                   ; --               ;
; VIDRQ1                       ; LC_X10_Y6_N0  ; 1       ; Clock                      ; no     ; --                   ; --               ;
; WideOr17                     ; LC_X8_Y8_N9   ; 20      ; Clock enable               ; no     ; --                   ; --               ;
; always12~2                   ; LC_X8_Y10_N8  ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; always12~3                   ; LC_X16_Y10_N8 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; clk                          ; PIN_20        ; 141     ; Clock                      ; yes    ; Global Clock         ; GCLK1            ;
; div[0]                       ; LC_X10_Y6_N9  ; 35      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ;
; div[1]                       ; LC_X10_Y6_N5  ; 33      ; Clock                      ; yes    ; Global Clock         ; GCLK0            ;
; divmmc_v:mdv|D~10            ; LC_X14_Y7_N4  ; 8       ; Output enable              ; no     ; --                   ; --               ;
; divmmc_v:mdv|divideio        ; LC_X16_Y8_N4  ; 8       ; Clock                      ; no     ; --                   ; --               ;
; divmmc_v:mdv|fromSDByte[0]~4 ; LC_X15_Y8_N7  ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; divmmc_v:mdv|toCPUByte[0]~0  ; LC_X16_Y7_N5  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; divmmc_v:mdv|toSDByte[4]~2   ; LC_X15_Y7_N5  ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; divmmc_v:mdv|zxmmcio         ; LC_X16_Y10_N4 ; 2       ; Clock                      ; no     ; --                   ; --               ;
; ps2:mkb|LessThan0~2          ; LC_X5_Y5_N8   ; 8       ; Sync. clear                ; no     ; --                   ; --               ;
; ps2:mkb|TRIGGER              ; LC_X5_Y5_N8   ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; ps2:mkb|TRIG_ARR             ; LC_X12_Y3_N2  ; 49      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ;
; ps2:mkb|read                 ; LC_X8_Y5_N5   ; 13      ; Sync. clear                ; no     ; --                   ; --               ;
; ps2:mkb|scan_code[8]~0       ; LC_X6_Y5_N2   ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; ramwe                        ; LC_X6_Y9_N7   ; 18      ; Output enable              ; no     ; --                   ; --               ;
; rrdy                         ; LC_X6_Y8_N5   ; 19      ; Async. clear, Clock enable ; no     ; --                   ; --               ;
; rst                          ; PIN_133       ; 184     ; Async. clear               ; no     ; --                   ; --               ;
; rstate.1010                  ; LC_X8_Y8_N3   ; 20      ; Sync. load                 ; no     ; --                   ; --               ;
; tattr[4]~0                   ; LC_X6_Y8_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; tpix[0]~0                    ; LC_X5_Y8_N7   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; vrdy                         ; LC_X9_Y8_N0   ; 3       ; Async. clear               ; no     ; --                   ; --               ;
; vrdy1                        ; LC_X8_Y8_N6   ; 3       ; Async. clear               ; no     ; --                   ; --               ;
; vsync                        ; LC_X1_Y10_N7  ; 7       ; Clock                      ; no     ; --                   ; --               ;
; wrdy                         ; LC_X7_Y9_N5   ; 28      ; Async. clear, Clock enable ; no     ; --                   ; --               ;
+------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+


+-------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                         ;
+------------------+--------------+---------+----------------------+------------------+
; Name             ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------------------+--------------+---------+----------------------+------------------+
; clk              ; PIN_20       ; 141     ; Global Clock         ; GCLK1            ;
; div[0]           ; LC_X10_Y6_N9 ; 35      ; Global Clock         ; GCLK2            ;
; div[1]           ; LC_X10_Y6_N5 ; 33      ; Global Clock         ; GCLK0            ;
; ps2:mkb|TRIG_ARR ; LC_X12_Y3_N2 ; 49      ; Global Clock         ; GCLK3            ;
+------------------+--------------+---------+----------------------+------------------+


+-----------------------------------------------+
; Non-Global High Fan-Out Signals               ;
+-------------------------------------+---------+
; Name                                ; Fan-Out ;
+-------------------------------------+---------+
; rst                                 ; 184     ;
; ps2:mkb|pr                          ; 47      ;
; ps2:mkb|scan_code[2]                ; 34      ;
; ps2:mkb|scan_code[7]                ; 34      ;
; ps2:mkb|scan_code[1]                ; 32      ;
; ps2:mkb|scan_code[3]                ; 32      ;
; ps2:mkb|scan_code[4]                ; 31      ;
; wrdy                                ; 28      ;
; CPUWRQ                              ; 26      ;
; ps2:mkb|scan_code[6]                ; 23      ;
; ps2:mkb|scan_code[5]                ; 22      ;
; WideOr17                            ; 20      ;
; rstate.0110                         ; 20      ;
; rstate.1010                         ; 20      ;
; ps2:mkb|joy                         ; 20      ;
; RAMOUT                              ; 19      ;
; rrdy                                ; 19      ;
; LessThan0~1                         ; 18      ;
; divmmc_v:mdv|transState.TRANSMIT    ; 18      ;
; ramwe                               ; 18      ;
; A[0]                                ; 17      ;
; A[13]                               ; 17      ;
; A[15]                               ; 17      ;
; A[14]                               ; 17      ;
; ps2:mkb|TRIGGER                     ; 16      ;
; D~18                                ; 16      ;
; Equal3~1                            ; 16      ;
; rdel[0]                             ; 15      ;
; rdel[1]                             ; 15      ;
; ps2:mkb|scan_code[8]                ; 15      ;
; IORQ                                ; 14      ;
; A[6]                                ; 13      ;
; WR                                  ; 13      ;
; ps2:mkb|KR[15]~51                   ; 13      ;
; ps2:mkb|read                        ; 13      ;
; A[7]                                ; 12      ;
; A[2]                                ; 11      ;
; A[5]                                ; 11      ;
; A[3]                                ; 11      ;
; ps2:mkb|scan_code[8]~0              ; 11      ;
; A[9]                                ; 10      ;
; A[10]                               ; 10      ;
; A[8]                                ; 10      ;
; Equal7~3                            ; 10      ;
; divmmc_v:mdv|TState[0]              ; 10      ;
; A[12]                               ; 9       ;
; A[11]                               ; 9       ;
; LessThan1~0                         ; 9       ;
; rstate.0000                         ; 9       ;
; rstate.1101                         ; 9       ;
; border                              ; 9       ;
; POWERON                             ; 8       ;
; divmmc_v:mdv|toCPUByte[0]~0         ; 8       ;
; IORD                                ; 8       ;
; tpix[0]~0                           ; 8       ;
; Selector8~0                         ; 8       ;
; ps2:mkb|LessThan0~2                 ; 8       ;
; divmmc_v:mdv|D~10                   ; 8       ;
; tattr[4]~0                          ; 8       ;
; divmmc_v:mdv|divideio               ; 8       ;
; ps2:mkb|Equal1~1                    ; 8       ;
; A[4]                                ; 7       ;
; A[1]                                ; 7       ;
; divmmc_v:mdv|fromSDByte[0]~4        ; 7       ;
; ior[0]~1                            ; 7       ;
; divmmc_v:mdv|toSDByte[4]~2          ; 7       ;
; divmmc_v:mdv|toSDByte[4]~0          ; 7       ;
; hcnt[7]                             ; 7       ;
; vcnt[7]                             ; 7       ;
; vcnt[6]                             ; 7       ;
; hcnt[6]                             ; 7       ;
; vsync                               ; 7       ;
; PS2_CLOCK                           ; 6       ;
; RD                                  ; 6       ;
; MREQ                                ; 6       ;
; LessThan17~1                        ; 6       ;
; ps2:mkb|Equal2~1                    ; 6       ;
; ps2:mkb|PREVIOUS_STATE              ; 6       ;
; divmmc_v:mdv|Equal12~0              ; 6       ;
; pcn[1]                              ; 6       ;
; always12~2                          ; 6       ;
; hcnt[8]                             ; 6       ;
; hcnt[5]                             ; 6       ;
; ps2:mkb|count_reading[0]~23         ; 5       ;
; ps2:mkb|KR[35]~102                  ; 5       ;
; ps2:mkb|Decoder0~5                  ; 5       ;
; ps2:mkb|Decoder0~4                  ; 5       ;
; ps2:mkb|count_reading[5]~1          ; 5       ;
; divmmc_v:mdv|zxmmcio~1              ; 5       ;
; ps2:mkb|COUNT[0]                    ; 5       ;
; ps2:mkb|Equal1~2                    ; 5       ;
; pcn[0]                              ; 5       ;
; P7FFD[5]                            ; 5       ;
; rstate.1110                         ; 5       ;
; rstate.0010                         ; 5       ;
; rstate.0001                         ; 5       ;
; hcnt[3]                             ; 5       ;
; hcnt[4]                             ; 5       ;
; vcnt[8]                             ; 5       ;
; divmmc_v:mdv|mapram                 ; 5       ;
; divmmc_v:mdv|conmem                 ; 5       ;
; M1                                  ; 4       ;
; Equal7~4                            ; 4       ;
; ps2:mkb|Decoder0~3                  ; 4       ;
; ps2:mkb|KR[14]~50                   ; 4       ;
; ior[0]~2                            ; 4       ;
; ps2:mkb|COUNT[0]~5                  ; 4       ;
; wreq                                ; 4       ;
; ior[0]~0                            ; 4       ;
; ps2:mkb|COUNT[2]                    ; 4       ;
; ps2:mkb|COUNT[1]                    ; 4       ;
; ps2:mkb|Equal1~0                    ; 4       ;
; divmmc_v:mdv|TState[1]              ; 4       ;
; divmmc_v:mdv|D~1                    ; 4       ;
; always12~3                          ; 4       ;
; div[4]                              ; 4       ;
; rstate.1100                         ; 4       ;
; rstate.1011                         ; 4       ;
; Equal7~2                            ; 4       ;
; vcnt[2]                             ; 4       ;
; vcnt[1]                             ; 4       ;
; vcnt[0]                             ; 4       ;
; hcnt[4]~7                           ; 4       ;
; hcnt[2]                             ; 4       ;
; hcnt[1]                             ; 4       ;
; vcnt[4]~7                           ; 4       ;
; div[3]                              ; 4       ;
; div[2]                              ; 4       ;
; DIVDAT[1]~1                         ; 3       ;
; DIVDAT[0]~0                         ; 3       ;
; D[4]~4                              ; 3       ;
; D[2]~2                              ; 3       ;
; D[1]~1                              ; 3       ;
; D[0]~0                              ; 3       ;
; ps2:mkb|KR[2]~70                    ; 3       ;
; ps2:mkb|KR[5]~53                    ; 3       ;
; ps2:mkb|KR[16]~52                   ; 3       ;
; ps2:mkb|Decoder0~1                  ; 3       ;
; ior[0]~4                            ; 3       ;
; vrdy1                               ; 3       ;
; vrdy                                ; 3       ;
; ps2:mkb|always2~0                   ; 3       ;
; ps2:mkb|DOWNCOUNTER[4]~1            ; 3       ;
; divmmc_v:mdv|transState.00          ; 3       ;
; vreq1                               ; 3       ;
; rreq                                ; 3       ;
; ps2:mkb|COUNT[3]                    ; 3       ;
; divmmc_v:mdv|TState[2]              ; 3       ;
; LessThan10~0                        ; 3       ;
; hcnt[0]                             ; 3       ;
; ramadd[9]~1                         ; 3       ;
; ramadd[9]~0                         ; 3       ;
; rstate.0111                         ; 3       ;
; divmmc_v:mdv|Equal8~0               ; 3       ;
; nint~1                              ; 3       ;
; nint~0                              ; 3       ;
; vcnt[5]                             ; 3       ;
; vcnt[4]                             ; 3       ;
; vcnt[3]                             ; 3       ;
; ps2:mkb|reset~0                     ; 3       ;
; divmmc_v:mdv|mapcond                ; 3       ;
; divmmc_v:mdv|mapcond~0              ; 3       ;
; blank                               ; 3       ;
; cmux                                ; 3       ;
; ROM_CE~0                            ; 3       ;
; DIVDAT[7]~7                         ; 2       ;
; DIVDAT[6]~6                         ; 2       ;
; DIVDAT[5]~5                         ; 2       ;
; DIVDAT[4]~4                         ; 2       ;
; DIVDAT[3]~3                         ; 2       ;
; DIVDAT[2]~2                         ; 2       ;
; D[5]~5                              ; 2       ;
; D[3]~3                              ; 2       ;
; MISO                                ; 2       ;
; EPROM                               ; 2       ;
; ps2:mkb|KR[4]~154                   ; 2       ;
; ps2:mkb|KR[35]~153                  ; 2       ;
; divmmc_v:mdv|toSDByte[0]~3          ; 2       ;
; divmmc_v:mdv|toSDByte[0]            ; 2       ;
; ps2:mkb|Decoder0~10                 ; 2       ;
; ps2:mkb|KR[28]~126                  ; 2       ;
; ps2:mkb|KR[3]~120                   ; 2       ;
; ps2:mkb|KR[27]~115                  ; 2       ;
; ps2:mkb|KR[22]~112                  ; 2       ;
; ps2:mkb|KR[22]~111                  ; 2       ;
; ps2:mkb|KR[22]~110                  ; 2       ;
; ps2:mkb|KR[17]~107                  ; 2       ;
; ps2:mkb|KR[26]~91                   ; 2       ;
; ps2:mkb|KR[26]~90                   ; 2       ;
; ps2:mkb|KR[6]~80                    ; 2       ;
; ps2:mkb|Decoder0~8                  ; 2       ;
; ps2:mkb|Decoder0~7                  ; 2       ;
; ps2:mkb|kempston[0]~4               ; 2       ;
; ps2:mkb|KR[30]~78                   ; 2       ;
; ps2:mkb|Decoder0~6                  ; 2       ;
; ps2:mkb|KR[13]~71                   ; 2       ;
; ps2:mkb|KR[29]~66                   ; 2       ;
; ps2:mkb|Equal1~3                    ; 2       ;
; ps2:mkb|kempston[2]~2               ; 2       ;
; ps2:mkb|Decoder0~2                  ; 2       ;
; LessThan12~0                        ; 2       ;
; divmmc_v:mdv|fromSDByte[5]          ; 2       ;
; divmmc_v:mdv|fromSDByte[4]          ; 2       ;
; divmmc_v:mdv|fromSDByte[3]          ; 2       ;
; divmmc_v:mdv|fromSDByte[2]          ; 2       ;
; divmmc_v:mdv|fromSDByte[1]          ; 2       ;
; divmmc_v:mdv|fromSDByte[0]          ; 2       ;
; ps2:mkb|kempston[4]                 ; 2       ;
; ps2:mkb|KR[34]                      ; 2       ;
; ps2:mkb|KR[39]                      ; 2       ;
; ps2:mkb|KR[29]                      ; 2       ;
; ps2:mkb|KR[24]                      ; 2       ;
; ps2:mkb|KR[14]                      ; 2       ;
; ps2:mkb|KR[19]                      ; 2       ;
; ps2:mkb|KR[4]                       ; 2       ;
; ps2:mkb|KR[9]                       ; 2       ;
; Selector38~7                        ; 2       ;
; ps2:mkb|kempston[3]                 ; 2       ;
; ps2:mkb|KR[33]                      ; 2       ;
; ps2:mkb|KR[38]                      ; 2       ;
; ps2:mkb|KR[28]                      ; 2       ;
; ps2:mkb|KR[23]                      ; 2       ;
; ps2:mkb|KR[13]                      ; 2       ;
; ps2:mkb|KR[18]                      ; 2       ;
; ps2:mkb|KR[3]                       ; 2       ;
; ps2:mkb|KR[8]                       ; 2       ;
; ps2:mkb|KR[32]                      ; 2       ;
; ps2:mkb|KR[37]                      ; 2       ;
; ps2:mkb|KR[27]                      ; 2       ;
; ps2:mkb|KR[22]                      ; 2       ;
; ps2:mkb|KR[12]                      ; 2       ;
; ps2:mkb|KR[17]                      ; 2       ;
; ps2:mkb|KR[2]                       ; 2       ;
; ps2:mkb|KR[7]                       ; 2       ;
; ps2:mkb|kempston[2]                 ; 2       ;
; ps2:mkb|KR[31]                      ; 2       ;
; ps2:mkb|KR[36]                      ; 2       ;
; ps2:mkb|KR[26]                      ; 2       ;
; ps2:mkb|KR[21]                      ; 2       ;
; ps2:mkb|KR[11]                      ; 2       ;
; ps2:mkb|KR[16]                      ; 2       ;
; ps2:mkb|KR[1]                       ; 2       ;
; ps2:mkb|KR[6]                       ; 2       ;
; ps2:mkb|kempston[1]                 ; 2       ;
; ps2:mkb|KR[30]                      ; 2       ;
; ps2:mkb|KR[35]                      ; 2       ;
; ps2:mkb|KR[25]                      ; 2       ;
; ps2:mkb|KR[20]                      ; 2       ;
; ps2:mkb|KR[10]                      ; 2       ;
; ps2:mkb|KR[15]                      ; 2       ;
; ps2:mkb|KR[0]                       ; 2       ;
; ps2:mkb|KR[5]                       ; 2       ;
; ps2:mkb|kempston[0]                 ; 2       ;
; SRAMDO[7]~7                         ; 2       ;
; rstate.1000                         ; 2       ;
; ps2:mkb|COUNT[3]~4                  ; 2       ;
; ps2:mkb|count_reading[10]           ; 2       ;
; ps2:mkb|count_reading[9]            ; 2       ;
; ps2:mkb|count_reading[8]            ; 2       ;
; ps2:mkb|count_reading[7]            ; 2       ;
; ps2:mkb|count_reading[11]           ; 2       ;
; ps2:mkb|count_reading[6]            ; 2       ;
; ps2:mkb|count_reading[5]            ; 2       ;
; ps2:mkb|DOWNCOUNTER[3]              ; 2       ;
; ps2:mkb|DOWNCOUNTER[0]              ; 2       ;
; ps2:mkb|DOWNCOUNTER[2]              ; 2       ;
; ps2:mkb|DOWNCOUNTER[1]              ; 2       ;
; ps2:mkb|DOWNCOUNTER[7]              ; 2       ;
; ps2:mkb|DOWNCOUNTER[6]              ; 2       ;
; ps2:mkb|DOWNCOUNTER[5]              ; 2       ;
; ps2:mkb|DOWNCOUNTER[4]              ; 2       ;
; D~16                                ; 2       ;
; divmmc_v:mdv|Selector0~0            ; 2       ;
; divmmc_v:mdv|zxmmcio                ; 2       ;
; SRAMDO[6]~6                         ; 2       ;
; SRAMDO[3]~5                         ; 2       ;
; SRAMDO[0]~4                         ; 2       ;
; SRAMDO[5]~3                         ; 2       ;
; SRAMDO[2]~2                         ; 2       ;
; flcnt[3]                            ; 2       ;
; flcnt[4]                            ; 2       ;
; flcnt[0]                            ; 2       ;
; flcnt[2]                            ; 2       ;
; flcnt[1]                            ; 2       ;
; SRAMDO[4]~1                         ; 2       ;
; SRAMDO[1]~0                         ; 2       ;
; rstate.1111                         ; 2       ;
; rstate.0011                         ; 2       ;
; rstate~38                           ; 2       ;
; vreq                                ; 2       ;
; ps2:mkb|TRIG_ARR~1                  ; 2       ;
; ps2:mkb|TRIG_ARR~0                  ; 2       ;
; ps2:mkb|Equal2~0                    ; 2       ;
; divmmc_v:mdv|transState.SAMPLE      ; 2       ;
; divmmc_v:mdv|TState[1]~1            ; 2       ;
; divmmc_v:mdv|TState[3]              ; 2       ;
; divmmc_v:mdv|D~0                    ; 2       ;
; divmmc_v:mdv|zxmmcio~0              ; 2       ;
; border~4                            ; 2       ;
; flash                               ; 2       ;
; attr[7]                             ; 2       ;
; pcn[2]                              ; 2       ;
; Equal3~0                            ; 2       ;
; Selector34~0                        ; 2       ;
; Selector33~1                        ; 2       ;
; rstate.1001                         ; 2       ;
; divmmc_v:mdv|mapcond~2              ; 2       ;
; divmmc_v:mdv|mapcond~1              ; 2       ;
; nint~3                              ; 2       ;
; LessThan14~0                        ; 2       ;
; ps2:mkb|Decoder0~0                  ; 2       ;
; divmmc_v:mdv|bank[5]                ; 2       ;
; divmmc_v:mdv|bank[4]                ; 2       ;
; divmmc_v:mdv|bank[3]                ; 2       ;
; divmmc_v:mdv|bank[2]                ; 2       ;
; divmmc_v:mdv|bank[1]                ; 2       ;
; divmmc_v:mdv|bank[0]                ; 2       ;
; always12~0                          ; 2       ;
; FE_W[0]                             ; 2       ;
; FE_W[2]                             ; 2       ;
; FE_W[1]                             ; 2       ;
; ramadd[16]                          ; 2       ;
; ramadd[15]                          ; 2       ;
; ramoe                               ; 2       ;
; ramce                               ; 2       ;
; ROM_CE~1                            ; 2       ;
; divmmc_v:mdv|automap                ; 2       ;
; ps2:mkb|reset                       ; 2       ;
; RAM_DQ[7]~7                         ; 1       ;
; RAM_DQ[6]~6                         ; 1       ;
; RAM_DQ[5]~5                         ; 1       ;
; RAM_DQ[4]~4                         ; 1       ;
; RAM_DQ[3]~3                         ; 1       ;
; RAM_DQ[2]~2                         ; 1       ;
; RAM_DQ[1]~1                         ; 1       ;
; RAM_DQ[0]~0                         ; 1       ;
; D[7]~7                              ; 1       ;
; D[6]~6                              ; 1       ;
; PS2_DAT                             ; 1       ;
; TAPEIN                              ; 1       ;
; ps2:mkb|KR[37]~157                  ; 1       ;
; ps2:mkb|KR[37]~156                  ; 1       ;
; ps2:mkb|KR[37]~155                  ; 1       ;
; ps2:mkb|KR[4]~24                    ; 1       ;
; ps2:mkb|KR[35]~9                    ; 1       ;
; ps2:mkb|KR[37]~152                  ; 1       ;
; ps2:mkb|KR[23]~151                  ; 1       ;
; ps2:mkb|KR[20]~150                  ; 1       ;
; ps2:mkb|kempston[0]~11              ; 1       ;
; Selector39~5                        ; 1       ;
; Selector40~5                        ; 1       ;
; Selector41~5                        ; 1       ;
; divmmc_v:mdv|Selector10~0           ; 1       ;
; divmmc_v:mdv|toSDByte[0]~4          ; 1       ;
; ps2:mkb|count_reading[0]            ; 1       ;
; ps2:mkb|count_reading[1]~21COUT1_34 ; 1       ;
; ps2:mkb|count_reading[1]~21         ; 1       ;
; ps2:mkb|count_reading[1]            ; 1       ;
; divmmc_v:mdv|toSDByte[1]            ; 1       ;
; ps2:mkb|count_reading[2]~19COUT1_36 ; 1       ;
; ps2:mkb|count_reading[2]~19         ; 1       ;
; ps2:mkb|count_reading[2]            ; 1       ;
; divmmc_v:mdv|toSDByte[2]            ; 1       ;
; ps2:mkb|count_reading[3]~17COUT1_38 ; 1       ;
; ps2:mkb|count_reading[3]~17         ; 1       ;
; ps2:mkb|count_reading[3]            ; 1       ;
; ps2:mkb|kempston[4]~9               ; 1       ;
; ps2:mkb|KR[34]~148                  ; 1       ;
; ps2:mkb|KR[39]~146                  ; 1       ;
; ps2:mkb|KR[24]~143                  ; 1       ;
; ps2:mkb|KR[24]~142                  ; 1       ;
; ps2:mkb|KR[14]~140                  ; 1       ;
; ps2:mkb|KR[19]~138                  ; 1       ;
; ps2:mkb|KR[5]~135                   ; 1       ;
; ps2:mkb|Decoder0~11                 ; 1       ;
; ps2:mkb|KR[33]~133                  ; 1       ;
; ps2:mkb|KR[33]~132                  ; 1       ;
; ps2:mkb|KR[33]~131                  ; 1       ;
; ps2:mkb|KR[38]~129                  ; 1       ;
; ps2:mkb|KR~128                      ; 1       ;
; ps2:mkb|KR[23]~124                  ; 1       ;
; ps2:mkb|KR[22]~113                  ; 1       ;
; ps2:mkb|KR[17]~106                  ; 1       ;
; ps2:mkb|KR[7]~103                   ; 1       ;
; ps2:mkb|kempston[2]~6               ; 1       ;
; ps2:mkb|KR[31]~100                  ; 1       ;
; ps2:mkb|KR~99                       ; 1       ;
; ps2:mkb|KR[31]~98                   ; 1       ;
; ps2:mkb|KR[36]~96                   ; 1       ;
; ps2:mkb|KR[36]~95                   ; 1       ;
; ps2:mkb|WideOr1~1                   ; 1       ;
; ps2:mkb|KR[36]~94                   ; 1       ;
; ps2:mkb|WideOr1~0                   ; 1       ;
; ps2:mkb|KR[11]~88                   ; 1       ;
; ps2:mkb|KR[39]~86                   ; 1       ;
; ps2:mkb|KR[16]~85                   ; 1       ;
; ps2:mkb|KR[16]~84                   ; 1       ;
; ps2:mkb|KR[6]~81                    ; 1       ;
; ps2:mkb|Decoder0~9                  ; 1       ;
; ps2:mkb|KR[35]~76                   ; 1       ;
; ps2:mkb|KR[37]~75                   ; 1       ;
; ps2:mkb|KR[25]~73                   ; 1       ;
; ps2:mkb|KR[25]~72                   ; 1       ;
; ps2:mkb|KR~68                       ; 1       ;
; ps2:mkb|KR[15]~64                   ; 1       ;
; ps2:mkb|KR[15]~63                   ; 1       ;
; ps2:mkb|KR[0]~61                    ; 1       ;
; ps2:mkb|KR[0]~60                    ; 1       ;
; ps2:mkb|KR[0]~59                    ; 1       ;
; ps2:mkb|KR[0]~58                    ; 1       ;
; ps2:mkb|KR[0]~57                    ; 1       ;
; ps2:mkb|WideOr0~0                   ; 1       ;
; ps2:mkb|KR[0]~56                    ; 1       ;
; ps2:mkb|KR[0]~55                    ; 1       ;
; divmmc_v:mdv|toSDByte[3]            ; 1       ;
; Selector3~0                         ; 1       ;
; VIDRQ1                              ; 1       ;
; Selector2~0                         ; 1       ;
; VIDRQ                               ; 1       ;
; VIDRQ~0                             ; 1       ;
; ps2:mkb|count_reading[4]~15COUT1_40 ; 1       ;
; ps2:mkb|count_reading[4]~15         ; 1       ;
; ps2:mkb|count_reading[4]            ; 1       ;
; divmmc_v:mdv|fromSDByte[6]          ; 1       ;
; attr[6]                             ; 1       ;
; Selector36~0                        ; 1       ;
; attr[4]                             ; 1       ;
; Selector37~5                        ; 1       ;
; Selector37~4                        ; 1       ;
; Selector37~3                        ; 1       ;
; Selector37~2                        ; 1       ;
; Selector37~1                        ; 1       ;
; Selector37~0                        ; 1       ;
; Selector38~6                        ; 1       ;
; attr[3]                             ; 1       ;
; Selector38~5                        ; 1       ;
; Selector38~4                        ; 1       ;
; Selector38~3                        ; 1       ;
; Selector38~2                        ; 1       ;
; Selector38~1                        ; 1       ;
; Selector38~0                        ; 1       ;
; attr[2]                             ; 1       ;
; Selector39~3                        ; 1       ;
; Selector39~2                        ; 1       ;
; ps2:mkb|KD[2]~14                    ; 1       ;
; ps2:mkb|KD[2]~13                    ; 1       ;
; ps2:mkb|KD[2]~12                    ; 1       ;
; ps2:mkb|KD[2]~11                    ; 1       ;
; ps2:mkb|KD[2]~10                    ; 1       ;
; attr[1]                             ; 1       ;
; Selector40~3                        ; 1       ;
; Selector40~2                        ; 1       ;
; ps2:mkb|KD[1]~9                     ; 1       ;
; ps2:mkb|KD[1]~8                     ; 1       ;
; ps2:mkb|KD[1]~7                     ; 1       ;
; ps2:mkb|KD[1]~6                     ; 1       ;
; ps2:mkb|KD[1]~5                     ; 1       ;
; attr[0]                             ; 1       ;
; Selector41~3                        ; 1       ;
; Selector41~2                        ; 1       ;
; ior[0]~3                            ; 1       ;
; ps2:mkb|KD[0]~4                     ; 1       ;
; ps2:mkb|KD[0]~3                     ; 1       ;
; ps2:mkb|KD[0]~2                     ; 1       ;
; ps2:mkb|KD[0]~1                     ; 1       ;
; ps2:mkb|KD[0]~0                     ; 1       ;
; divmmc_v:mdv|toSDByte[4]            ; 1       ;
; tpix[7]                             ; 1       ;
; P7FFD[2]                            ; 1       ;
; P7FFD[1]                            ; 1       ;
; P7FFD[0]                            ; 1       ;
; Selector1~0                         ; 1       ;
; ps2:mkb|LessThan1~0                 ; 1       ;
; ps2:mkb|Add2~0                      ; 1       ;
; ps2:mkb|COUNT[3]~3                  ; 1       ;
; ps2:mkb|count_reading[10]~13        ; 1       ;
; ps2:mkb|count_reading[9]~11COUT1_48 ; 1       ;
; ps2:mkb|count_reading[9]~11         ; 1       ;
; ps2:mkb|count_reading[8]~9COUT1_46  ; 1       ;
; ps2:mkb|count_reading[8]~9          ; 1       ;
; ps2:mkb|count_reading[7]~7COUT1_44  ; 1       ;
; ps2:mkb|count_reading[7]~7          ; 1       ;
; ps2:mkb|COUNT[3]~2                  ; 1       ;
; ps2:mkb|count_reading[6]~3COUT1_42  ; 1       ;
; ps2:mkb|count_reading[6]~3          ; 1       ;
; ps2:mkb|scan_code[10]               ; 1       ;
; ps2:mkb|DOWNCOUNTER[3]~15COUT1_30   ; 1       ;
; ps2:mkb|DOWNCOUNTER[3]~15           ; 1       ;
; ps2:mkb|DOWNCOUNTER[0]~13COUT1_24   ; 1       ;
; ps2:mkb|DOWNCOUNTER[0]~13           ; 1       ;
; ps2:mkb|LessThan0~1                 ; 1       ;
; ps2:mkb|DOWNCOUNTER[2]~11COUT1_28   ; 1       ;
; ps2:mkb|DOWNCOUNTER[2]~11           ; 1       ;
; ps2:mkb|DOWNCOUNTER[1]~9COUT1_26    ; 1       ;
; ps2:mkb|DOWNCOUNTER[1]~9            ; 1       ;
; ps2:mkb|LessThan0~0                 ; 1       ;
; ps2:mkb|DOWNCOUNTER[6]~5COUT1_34    ; 1       ;
; ps2:mkb|DOWNCOUNTER[6]~5            ; 1       ;
; ps2:mkb|DOWNCOUNTER[5]~3COUT1_32    ; 1       ;
; ps2:mkb|DOWNCOUNTER[5]~3            ; 1       ;
; divmmc_v:mdv|toCPUByte[7]           ; 1       ;
; divmmc_v:mdv|toCPUByte[6]           ; 1       ;
; divmmc_v:mdv|toCPUByte[5]           ; 1       ;
; divmmc_v:mdv|toCPUByte[4]           ; 1       ;
; divmmc_v:mdv|toCPUByte[3]           ; 1       ;
; divmmc_v:mdv|toCPUByte[2]           ; 1       ;
; divmmc_v:mdv|toCPUByte[1]           ; 1       ;
; divmmc_v:mdv|toCPUByte[0]           ; 1       ;
; cpudout[7]                          ; 1       ;
; cpudout[6]                          ; 1       ;
; cpudout[5]                          ; 1       ;
; cpudout[4]                          ; 1       ;
; cpudout[3]                          ; 1       ;
; cpudout[2]                          ; 1       ;
; cpudout[1]                          ; 1       ;
; cpudout[0]                          ; 1       ;
; CPUDI[7]~7                          ; 1       ;
; cpudin[7]                           ; 1       ;
; ior[7]                              ; 1       ;
; CPUDI[6]~6                          ; 1       ;
; cpudin[6]                           ; 1       ;
; ior[6]                              ; 1       ;
; CPUDI[5]~5                          ; 1       ;
; cpudin[5]                           ; 1       ;
; ior[5]                              ; 1       ;
; CPUDI[4]~4                          ; 1       ;
; cpudin[4]                           ; 1       ;
; ior[4]                              ; 1       ;
; CPUDI[3]~3                          ; 1       ;
; cpudin[3]                           ; 1       ;
; ior[3]                              ; 1       ;
; CPUDI[2]~2                          ; 1       ;
; cpudin[2]                           ; 1       ;
; ior[2]                              ; 1       ;
; CPUDI[1]~1                          ; 1       ;
; cpudin[1]                           ; 1       ;
; ior[1]                              ; 1       ;
; D~17                                ; 1       ;
; CPUDI[0]~0                          ; 1       ;
; cpudin[0]                           ; 1       ;
; ior[0]                              ; 1       ;
; divmmc_v:mdv|toSDByte[5]            ; 1       ;
; tattr[6]                            ; 1       ;
; tattr[3]                            ; 1       ;
; tattr[0]                            ; 1       ;
; tattr[5]                            ; 1       ;
; tattr[2]                            ; 1       ;
; flcnt[3]~9COUT1_22                  ; 1       ;
; flcnt[3]~9                          ; 1       ;
; flcnt[0]~5COUT1_16                  ; 1       ;
; flcnt[0]~5                          ; 1       ;
; LessThan17~0                        ; 1       ;
; flcnt[2]~3COUT1_20                  ; 1       ;
; flcnt[2]~3                          ; 1       ;
; flcnt[1]~1COUT1_18                  ; 1       ;
; flcnt[1]~1                          ; 1       ;
; tattr[7]                            ; 1       ;
; tpix[4]                             ; 1       ;
; tpix[6]                             ; 1       ;
; tpix[5]                             ; 1       ;
; tpix[0]                             ; 1       ;
; tpix[3]                             ; 1       ;
; tpix[2]                             ; 1       ;
; tpix[1]                             ; 1       ;
; tattr[4]                            ; 1       ;
; tattr[1]                            ; 1       ;
; wreqadd[16]                         ; 1       ;
; RAM_BANK[2]~2                       ; 1       ;
; ram_bank[2]                         ; 1       ;
; wreqadd[15]                         ; 1       ;
; RAM_BANK[1]~1                       ; 1       ;
; ram_bank[1]                         ; 1       ;
; rreqadd[14]                         ; 1       ;
; RAM_BANK[0]~0                       ; 1       ;
; ram_bank[0]                         ; 1       ;
; Selector4~0                         ; 1       ;
; LessThan0~0                         ; 1       ;
; ps2:mkb|scan_code[9]                ; 1       ;
; divmmc_v:mdv|mapcond~11             ; 1       ;
; divmmc_v:mdv|mapcond~10             ; 1       ;
; divmmc_v:mdv|mapcond~9              ; 1       ;
; divmmc_v:mdv|mapcond~8              ; 1       ;
; divmmc_v:mdv|mapcond~7              ; 1       ;
; divmmc_v:mdv|mapcond~6              ; 1       ;
; divmmc_v:mdv|mapcond~5              ; 1       ;
; divmmc_v:mdv|mapcond~4              ; 1       ;
; divmmc_v:mdv|mapcond~3              ; 1       ;
; divmmc_v:mdv|toSDByte[4]~1          ; 1       ;
; divmmc_v:mdv|toSDByte[6]            ; 1       ;
; hsync~3                             ; 1       ;
; hsync~2                             ; 1       ;
; border~3                            ; 1       ;
; border~2                            ; 1       ;
; hcnt[0]~17COUT1_27                  ; 1       ;
; hcnt[0]~17                          ; 1       ;
; border~1                            ; 1       ;
; border~0                            ; 1       ;
; Mux0~4                              ; 1       ;
; Mux0~3                              ; 1       ;
; pix[4]                              ; 1       ;
; Mux0~2                              ; 1       ;
; pix[7]                              ; 1       ;
; Mux0~1                              ; 1       ;
; pix[0]                              ; 1       ;
; Mux0~0                              ; 1       ;
; pix[3]                              ; 1       ;
; Selector16~0                        ; 1       ;
; Selector17~3                        ; 1       ;
; Selector17~1                        ; 1       ;
; Selector17~0                        ; 1       ;
; wreqadd[14]                         ; 1       ;
; wreqadd[13]                         ; 1       ;
; rreqadd[13]                         ; 1       ;
; wreqadd[12]                         ; 1       ;
; rreqadd[12]                         ; 1       ;
; Selector20~0                        ; 1       ;
; wreqadd[11]                         ; 1       ;
; rreqadd[11]                         ; 1       ;
; Selector21~0                        ; 1       ;
; wreqadd[10]                         ; 1       ;
; rreqadd[10]                         ; 1       ;
; Selector22~0                        ; 1       ;
; wreqadd[9]                          ; 1       ;
; Selector23~0                        ; 1       ;
; wreqadd[8]                          ; 1       ;
; Selector24~0                        ; 1       ;
; rreqadd[8]                          ; 1       ;
; wreqadd[7]                          ; 1       ;
; rreqadd[7]                          ; 1       ;
; wreqadd[6]                          ; 1       ;
; rreqadd[6]                          ; 1       ;
; wreqadd[5]                          ; 1       ;
; rreqadd[5]                          ; 1       ;
; wreqadd[4]                          ; 1       ;
; rreqadd[4]                          ; 1       ;
; Add4~20                             ; 1       ;
; wreqadd[3]                          ; 1       ;
; rreqadd[3]                          ; 1       ;
; Add4~17COUT1_37                     ; 1       ;
; Add4~17                             ; 1       ;
; Add4~15                             ; 1       ;
; wreqadd[2]                          ; 1       ;
; rreqadd[2]                          ; 1       ;
; Add4~12COUT1_35                     ; 1       ;
; Add4~12                             ; 1       ;
; Add4~10                             ; 1       ;
; wreqadd[1]                          ; 1       ;
; rreqadd[1]                          ; 1       ;
; Add4~7COUT1_33                      ; 1       ;
; Add4~7                              ; 1       ;
; Add4~5                              ; 1       ;
; wreqadd[0]                          ; 1       ;
; rreqadd[0]                          ; 1       ;
; Add4~2COUT1_31                      ; 1       ;
; Add4~2                              ; 1       ;
; Add4~0                              ; 1       ;
; Selector33~0                        ; 1       ;
; always12~1                          ; 1       ;
; nint~4                              ; 1       ;
; hcnt[7]~13COUT1_39                  ; 1       ;
; hcnt[7]~13                          ; 1       ;
; vcnt[2]~17COUT1_31                  ; 1       ;
; vcnt[2]~17                          ; 1       ;
; vcnt[1]~15COUT1_29                  ; 1       ;
; vcnt[1]~15                          ; 1       ;
; vcnt[0]~13COUT1_27                  ; 1       ;
; vcnt[0]~13                          ; 1       ;
; nint~2                              ; 1       ;
; hcnt[3]~11COUT1_33                  ; 1       ;
; hcnt[3]~11                          ; 1       ;
; hcnt[5]~9COUT1_35                   ; 1       ;
; hcnt[5]~9                           ; 1       ;
; hcnt[2]~5COUT1_31                   ; 1       ;
; hcnt[2]~5                           ; 1       ;
; hcnt[1]~3COUT1_29                   ; 1       ;
; hcnt[1]~3                           ; 1       ;
; vcnt[5]~9COUT1_35                   ; 1       ;
; vcnt[5]~9                           ; 1       ;
; vcnt[3]~5COUT1_33                   ; 1       ;
; vcnt[3]~5                           ; 1       ;
; vcnt[7]~3COUT1_39                   ; 1       ;
; vcnt[7]~3                           ; 1       ;
; vcnt[6]~1COUT1_37                   ; 1       ;
; vcnt[6]~1                           ; 1       ;
; hcnt[6]~1COUT1_37                   ; 1       ;
; hcnt[6]~1                           ; 1       ;
; ps2:mkb|reset~2                     ; 1       ;
; ps2:mkb|reset~1                     ; 1       ;
; div[1]~5COUT1_14                    ; 1       ;
; div[1]~5                            ; 1       ;
; divmmc_v:mdv|toSDByte[7]            ; 1       ;
; divmmc_v:mdv|card[1]                ; 1       ;
; divmmc_v:mdv|card[0]                ; 1       ;
; divmmc_v:mdv|bankout[5]             ; 1       ;
; divmmc_v:mdv|bankout[4]             ; 1       ;
; divmmc_v:mdv|bankout[3]             ; 1       ;
; divmmc_v:mdv|bankout[2]             ; 1       ;
; divmmc_v:mdv|bankout[1]             ; 1       ;
; divmmc_v:mdv|bankout[0]             ; 1       ;
; divmmc_v:mdv|ramwr~3                ; 1       ;
; divmmc_v:mdv|ramwr~2                ; 1       ;
; divmmc_v:mdv|ramwr~1                ; 1       ;
; divmmc_v:mdv|ramwr~0                ; 1       ;
; divmmc_v:mdv|ramoe~1                ; 1       ;
; divmmc_v:mdv|ramoe~0                ; 1       ;
; divmmc_v:mdv|romoe~1                ; 1       ;
; divmmc_v:mdv|romoe~0                ; 1       ;
; FE_W[4]                             ; 1       ;
; AY_BC1~0                            ; 1       ;
; AY_BDIR~0                           ; 1       ;
; div[3]~3COUT1_18                    ; 1       ;
; div[3]~3                            ; 1       ;
; SYNC~0                              ; 1       ;
; hsync                               ; 1       ;
; BRIGHT~0                            ; 1       ;
; B~1                                 ; 1       ;
; B~0                                 ; 1       ;
; G~1                                 ; 1       ;
; attr[5]                             ; 1       ;
; G~0                                 ; 1       ;
; R~1                                 ; 1       ;
; R~0                                 ; 1       ;
; ramadd[14]                          ; 1       ;
; ramadd[13]                          ; 1       ;
; ramadd[12]                          ; 1       ;
; ramadd[11]                          ; 1       ;
; ramadd[10]                          ; 1       ;
; ramadd[9]                           ; 1       ;
; ramadd[8]                           ; 1       ;
; ramadd[7]                           ; 1       ;
; ramadd[6]                           ; 1       ;
; ramadd[5]                           ; 1       ;
; ramadd[4]                           ; 1       ;
; ramadd[3]                           ; 1       ;
; ramadd[2]                           ; 1       ;
; ramadd[1]                           ; 1       ;
; ramadd[0]                           ; 1       ;
; ROM_BANK~0                          ; 1       ;
; ROM_CE~2                            ; 1       ;
; nint                                ; 1       ;
; Z80_RST~0                           ; 1       ;
; div[2]~1COUT1_16                    ; 1       ;
; div[2]~1                            ; 1       ;
+-------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; C4s                         ; 587 / 2,870 ( 20 % )   ;
; Direct links                ; 169 / 3,938 ( 4 % )    ;
; Global clocks               ; 4 / 4 ( 100 % )        ;
; LAB clocks                  ; 27 / 72 ( 38 % )       ;
; LUT chains                  ; 71 / 1,143 ( 6 % )     ;
; Local interconnects         ; 1,077 / 3,938 ( 27 % ) ;
; R4s                         ; 754 / 2,832 ( 27 % )   ;
+-----------------------------+------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 7.73) ; Number of LABs  (Total = 75) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 4                            ;
; 2                                          ; 3                            ;
; 3                                          ; 3                            ;
; 4                                          ; 3                            ;
; 5                                          ; 5                            ;
; 6                                          ; 4                            ;
; 7                                          ; 5                            ;
; 8                                          ; 4                            ;
; 9                                          ; 7                            ;
; 10                                         ; 37                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.09) ; Number of LABs  (Total = 75) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 49                           ;
; 1 Clock                            ; 48                           ;
; 1 Clock enable                     ; 21                           ;
; 1 Sync. clear                      ; 4                            ;
; 1 Sync. load                       ; 4                            ;
; 2 Clock enables                    ; 14                           ;
; 2 Clocks                           ; 17                           ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 8.13) ; Number of LABs  (Total = 75) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 4                            ;
; 2                                           ; 3                            ;
; 3                                           ; 3                            ;
; 4                                           ; 2                            ;
; 5                                           ; 5                            ;
; 6                                           ; 3                            ;
; 7                                           ; 5                            ;
; 8                                           ; 4                            ;
; 9                                           ; 8                            ;
; 10                                          ; 29                           ;
; 11                                          ; 4                            ;
; 12                                          ; 2                            ;
; 13                                          ; 1                            ;
; 14                                          ; 0                            ;
; 15                                          ; 2                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.20) ; Number of LABs  (Total = 75) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 6                            ;
; 2                                               ; 6                            ;
; 3                                               ; 14                           ;
; 4                                               ; 10                           ;
; 5                                               ; 12                           ;
; 6                                               ; 6                            ;
; 7                                               ; 5                            ;
; 8                                               ; 5                            ;
; 9                                               ; 3                            ;
; 10                                              ; 5                            ;
; 11                                              ; 0                            ;
; 12                                              ; 0                            ;
; 13                                              ; 1                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 12.47) ; Number of LABs  (Total = 75) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 4                            ;
; 4                                            ; 3                            ;
; 5                                            ; 1                            ;
; 6                                            ; 3                            ;
; 7                                            ; 2                            ;
; 8                                            ; 5                            ;
; 9                                            ; 4                            ;
; 10                                           ; 5                            ;
; 11                                           ; 5                            ;
; 12                                           ; 7                            ;
; 13                                           ; 3                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 6                            ;
; 17                                           ; 3                            ;
; 18                                           ; 4                            ;
; 19                                           ; 5                            ;
; 20                                           ; 4                            ;
; 21                                           ; 3                            ;
; 22                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+---------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                       ;
+--------------------------+----------------------+-------------------+
; Source Clock(s)          ; Destination Clock(s) ; Delay Added in ns ;
+--------------------------+----------------------+-------------------+
; I/O                      ; div[1]               ; 13.1              ;
; I/O                      ; MREQ                 ; 10.3              ;
; clk                      ; div[1]               ; 8.8               ;
; div[0],I/O               ; div[0]               ; 3.2               ;
; I/O                      ; MREQ,I/O             ; 2.8               ;
; I/O                      ; div[0]               ; 2.7               ;
; clk,ps2:mkb|TRIG_ARR,I/O ; div[1]               ; 1.9               ;
; clk,I/O                  ; div[1]               ; 1.6               ;
+--------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                   ;
+----------------------------------+--------------------------+-------------------+
; Source Register                  ; Destination Register     ; Delay Added in ns ;
+----------------------------------+--------------------------+-------------------+
; A[15]                            ; cpudout[7]               ; 2.562             ;
; A[14]                            ; cpudout[7]               ; 2.562             ;
; RD                               ; cpudout[7]               ; 2.562             ;
; MREQ                             ; cpudout[7]               ; 2.562             ;
; A[0]                             ; ior[1]                   ; 2.120             ;
; A[7]                             ; ior[1]                   ; 2.120             ;
; A[6]                             ; divmmc_v:mdv|toSDByte[0] ; 1.201             ;
; A[5]                             ; divmmc_v:mdv|toSDByte[0] ; 1.201             ;
; A[4]                             ; divmmc_v:mdv|toSDByte[0] ; 1.201             ;
; A[1]                             ; divmmc_v:mdv|toSDByte[0] ; 1.201             ;
; M1                               ; divmmc_v:mdv|toSDByte[0] ; 1.201             ;
; IORQ                             ; divmmc_v:mdv|toSDByte[0] ; 1.201             ;
; border                           ; ior[1]                   ; 1.121             ;
; WR                               ; wreqadd[6]               ; 1.119             ;
; A[2]                             ; ior[4]                   ; 0.963             ;
; A[3]                             ; ior[4]                   ; 0.963             ;
; ps2:mkb|KR[33]                   ; ior[3]                   ; 0.780             ;
; ps2:mkb|KR[38]                   ; ior[3]                   ; 0.780             ;
; ps2:mkb|KR[28]                   ; ior[3]                   ; 0.780             ;
; ps2:mkb|KR[23]                   ; ior[3]                   ; 0.780             ;
; ps2:mkb|KR[13]                   ; ior[3]                   ; 0.780             ;
; ps2:mkb|KR[18]                   ; ior[3]                   ; 0.780             ;
; ps2:mkb|KR[3]                    ; ior[3]                   ; 0.780             ;
; ps2:mkb|KR[8]                    ; ior[3]                   ; 0.780             ;
; A[12]                            ; ior[3]                   ; 0.780             ;
; A[11]                            ; ior[3]                   ; 0.780             ;
; A[10]                            ; ior[3]                   ; 0.780             ;
; A[8]                             ; ior[3]                   ; 0.780             ;
; A[13]                            ; ior[3]                   ; 0.780             ;
; attr[3]                          ; ior[3]                   ; 0.780             ;
; A[9]                             ; ior[3]                   ; 0.780             ;
; divmmc_v:mdv|transState.TRANSMIT ; divmmc_v:mdv|toSDByte[0] ; 0.690             ;
; ps2:mkb|KR[34]                   ; ior[4]                   ; 0.560             ;
; ps2:mkb|KR[39]                   ; ior[4]                   ; 0.560             ;
; ps2:mkb|KR[29]                   ; ior[4]                   ; 0.560             ;
; ps2:mkb|KR[24]                   ; ior[4]                   ; 0.560             ;
; ps2:mkb|KR[14]                   ; ior[4]                   ; 0.560             ;
; ps2:mkb|KR[19]                   ; ior[4]                   ; 0.560             ;
; ps2:mkb|KR[4]                    ; ior[4]                   ; 0.560             ;
; ps2:mkb|KR[9]                    ; ior[4]                   ; 0.560             ;
; attr[4]                          ; ior[4]                   ; 0.560             ;
; ps2:mkb|KR[31]                   ; ior[1]                   ; 0.523             ;
; ps2:mkb|KR[36]                   ; ior[1]                   ; 0.523             ;
; ps2:mkb|KR[26]                   ; ior[1]                   ; 0.523             ;
; ps2:mkb|KR[21]                   ; ior[1]                   ; 0.523             ;
; ps2:mkb|KR[11]                   ; ior[1]                   ; 0.523             ;
; ps2:mkb|KR[16]                   ; ior[1]                   ; 0.523             ;
; ps2:mkb|KR[1]                    ; ior[1]                   ; 0.523             ;
; ps2:mkb|KR[6]                    ; ior[1]                   ; 0.523             ;
; ps2:mkb|kempston[1]              ; ior[1]                   ; 0.523             ;
; FE_W[1]                          ; ior[1]                   ; 0.347             ;
; attr[1]                          ; ior[1]                   ; 0.347             ;
; divmmc_v:mdv|TState[2]           ; divmmc_v:mdv|toSDByte[1] ; 0.339             ;
; divmmc_v:mdv|TState[1]           ; divmmc_v:mdv|toSDByte[1] ; 0.339             ;
; divmmc_v:mdv|TState[3]           ; divmmc_v:mdv|toSDByte[1] ; 0.339             ;
; divmmc_v:mdv|TState[0]           ; divmmc_v:mdv|toSDByte[1] ; 0.339             ;
; div[1]                           ; ior[0]                   ; 0.291             ;
; div[0]                           ; vreq1                    ; 0.108             ;
; div[4]                           ; vreq1                    ; 0.108             ;
; DIVDAT[0]                        ; divmmc_v:mdv|toSDByte[0] ; 0.083             ;
+----------------------------------+--------------------------+-------------------+
Note: This table only shows the top 60 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device EPM1270T144C5 for design "Leningrad"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EPM570T144C5 is compatible
    Info (176445): Device EPM570T144I5 is compatible
    Info (176445): Device EPM570T144A5 is compatible
    Info (176445): Device EPM1270T144I5 is compatible
    Info (176445): Device EPM1270T144A5 is compatible
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Leningrad.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 7 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000         A[0]
    Info (332111):    1.000          clk
    Info (332111):    1.000       div[0]
    Info (332111):    1.000       div[1]
    Info (332111):    1.000         MREQ
    Info (332111):    1.000 ps2:mkb|TRIG_ARR
    Info (332111):    1.000        vsync
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186215): Automatically promoted signal "clk" to use Global clock in PIN 20
Info (186216): Automatically promoted some destinations of signal "ps2:mkb|TRIG_ARR" to use Global clock
    Info (186217): Destination "ps2:mkb|TRIG_ARR" may be non-global or may not use global clock
Info (186216): Automatically promoted some destinations of signal "div[0]" to use Global clock
    Info (186217): Destination "div[1]" may be non-global or may not use global clock
    Info (186217): Destination "div[0]" may be non-global or may not use global clock
    Info (186217): Destination "Equal3~1" may be non-global or may not use global clock
    Info (186217): Destination "VIDRQ~0" may be non-global or may not use global clock
    Info (186217): Destination "VIDRQ1" may be non-global or may not use global clock
Info (186216): Automatically promoted some destinations of signal "div[1]" to use Global clock
    Info (186217): Destination "div[1]" may be non-global or may not use global clock
    Info (186217): Destination "Equal3~0" may be non-global or may not use global clock
    Info (186217): Destination "VIDRQ~0" may be non-global or may not use global clock
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186391): Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info (186468): Started processing fast register assignments
Info (186469): Finished processing fast register assignments
Info (176235): Finished register packing
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 21% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 24% of the available device resources in the region that extends from location X9_Y0 to location X17_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.41 seconds.
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Info (144001): Generated suppressed messages file D:/quartus_projects/Leningrad/output_files/Leningrad.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 5711 megabytes
    Info: Processing ended: Thu Aug 01 11:34:41 2024
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:08


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/quartus_projects/Leningrad/output_files/Leningrad.fit.smsg.


