## [ULA UFPEL]: Unidade L√≥gica e Aritm√©tica (ULA)üìå 
**Sobre o Projeto:**
Este projeto consiste na implementa√ß√£o de uma ULA (ALU - Arithmetic Logic Unit) de 6 bits. Ela √© capaz de realizar opera√ß√µes aritm√©ticas b√°sicas e opera√ß√µes l√≥gicas bit a bit, servindo como o bloco construtor principal para o caminho de dados de um processador simples.


‚öôÔ∏è Funcionalidades
A ULA processa dois operandos de entrada (A e B) e um sinal de controle (Seletor), gerando um resultado e flags de status.

Opera√ß√µes Suportadas:
Seletor (Bin√°rio),Opera√ß√£o,Descri√ß√£o
| Seletor | Opera√ß√£o                  | Descri√ß√£o T√©cnica        | Status |
| :---:   | :---                      | :---                     | :---: |
| `0000`  | **SOMA**                  | A + B                    | ‚úÖ OK |
| `0001`  | **SUB**                   | A - B                    | ‚úÖ OK |
| `0010`  | **OR**                    | OU L√ìGICO ENTRE A E B    | ‚úÖ OK |
| `0011`  | **AND**                   | E L√ìGICO ENTRE A E B     | ‚úÖ OK |
| `0100`  | **NOT A**                 | NEGA√á√ÉO L√ìGICA DE A      | ‚úÖ OK |
| `0101`  | **NOT B**                 | NEGA√á√ÉO LOGICA DE B      | ‚úÖ OK |
| `0110`  | **SHIFTER RIGHT A**       | DIVIDE A POR 2           | ‚úÖ OK |
| `0111`  | **SHIFTER LEFT A**        | MULTIPLICA A POR 2       | ‚úÖ OK |
| `1000`  | **A**                     | EXIBE O PR√ìPRIO A        | ‚úÖ OK |
| `1001`  | **B**                     | EXIBE O PR√ìPRIO B        | ‚úÖ OK |
| `1010`  | **SHIFTER RIGHT B**       | DIVIDE B POR 2           | ‚úÖ OK |
| `1011`  | **SHIFTER RIGHT B**       | MULTIPLICA B POR 2       | ‚úÖ OK |
| `1100`  | **INCREMENTADOR**         | A + 1                    | ‚úÖ OK |
| `1101`  | **DECREMENTADOR**         | A - 1                    | ‚úÖ OK |
| `OTHERS`| **000000**                | N√ÉO FAZ NENHUMA OPERA√á√ÉO | ‚úÖ OK |
## üö© Flags de Status
A ULA monitora o resultado de cada opera√ß√£o e atualiza as seguintes flags:

| Flag | Nome | Descri√ß√£o |
| :---: | :---       | :---                                                                                           |
| **Z** | Zero       | Ativa (1) se todos os bits do resultado forem 0.                                               |
| **N** | Negativo   | Ativa (1) se o bit mais significativo (MSB) for 1 (indica valor negativo em Complemento de 2). |
| **I** | Igualdade  | Ativa (1) se os n√∫meros forem iguais (bit a bit).                                              |
| **V** | Overflow   | Ativa (1) se ocorrer um erro de sinal em opera√ß√µes aritm√©ticas.                                |

üõ†Ô∏è Tecnologias Utilizadas
Linguagem: VHDL (IEEE 1164)

Alvo de S√≠ntese: Kit FPGA Altera DE-2



Conceitos: Portas l√≥gicas, Somadores, Multiplexadores.

      Desenvolvido por Carlos Henrique Leite Bianchin e Pedro Henrique Balen ‚Ä¢ Engenharia de Computa√ß√£o (UFPel)
