/*
 * Zcode Library - Command System for Microcontrollers)
 * Copyright (c) 2022 Zcode team (Susan Witts, Alicia Witts)
 *
 * SPDX-License-Identifier:Â MIT
 */

#ifndef SRC_MAIN_CPP_ARM_NO_OS_STM32G484_UDP_MODULE_LOWLEVEL_SPIPINS_HPP_
#define SRC_MAIN_CPP_ARM_NO_OS_STM32G484_UDP_MODULE_LOWLEVEL_SPIPINS_HPP_

#define SPI_1_SCK_PA_5_ PA_5,GPIO_AF5
#define SPI_1_MISO_PA_6_ PA_6,GPIO_AF5
#define SPI_1_MOSI_PA_7_ PA_7,GPIO_AF5

#define SPI_1_SCK_PB_3_ PB_3,GPIO_AF5
#define SPI_1_MISO_PB_4_ PB_4,GPIO_AF5
#define SPI_1_MOSI_PB_5_ PB_5,GPIO_AF5
//

//

#define SPI_2_MISO_PA_10_ PA_10,GPIO_AF5
#define SPI_2_MOSI_PA_11_ PA_11,GPIO_AF5

#define SPI_2_SCK_PB_13_ PB_13,GPIO_AF5
#define SPI_2_MISO_PB_14_ PB_14,GPIO_AF5
#define SPI_2_MOSI_PB_15_ PB_15,GPIO_AF5

#define SPI_2_SCK_PF_1_ PF_1,GPIO_AF5
//

//

#define SPI_3_SCK_PB_3_ PB_3,GPIO_AF6
#define SPI_3_MISO_PB_4_ PB_4,GPIO_AF6
#define SPI_3_MOSI_PB_5_ PB_5,GPIO_AF6

#define SPI_3_SCK_PC_10_ PC_10,GPIO_AF6
#define SPI_3_MISO_PC_11_ PC_11,GPIO_AF6
#define SPI_3_MOSI_PC_12_ PC_12,GPIO_AF6
//

//

//

#define _SPI_1_SCK_PA_5_ 1
#define _SPI_1_MISO_PA_6_ 1
#define _SPI_1_MOSI_PA_7_ 1

#define _SPI_1_SCK_PB_3_ 1
#define _SPI_1_MISO_PB_4_ 1
#define _SPI_1_MOSI_PB_5_ 1
//

//

#define _SPI_2_MISO_PA_10_ 1
#define _SPI_2_MOSI_PA_11_ 1

#define _SPI_2_SCK_PB_13_ 1
#define _SPI_2_MISO_PB_14_ 1
#define _SPI_2_MOSI_PB_15_ 1

#define _SPI_2_SCK_PF_1_ 1
//

//

#define _SPI_3_SCK_PB_3_ 1
#define _SPI_3_MISO_PB_4_ 1
#define _SPI_3_MOSI_PB_5_ 1

#define _SPI_3_SCK_PC_10_ 1
#define _SPI_3_MISO_PC_11_ 1
#define _SPI_3_MOSI_PC_12_ 1

#endif /* SRC_MAIN_CPP_ARM_NO_OS_STM32G484_UDP_MODULE_LOWLEVEL_SPIPINS_HPP_ */
