<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:36:49.3649</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.06.09</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0070294</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치</inventionTitle><inventionTitleEng>Display apparatus</inventionTitleEng><openDate>2023.12.19</openDate><openNumber>10-2023-0170193</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.04.22</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 50/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3208</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 표시 영역에 인가되는 신호 지연의 편차를 줄이고, 신호 지연 차이로 인한 가로줄 얼룩 불량을 방지하는 표시 장치를 위하여, 표시 영역 및 상기 표시 영역의 외곽의 주변 영역이 정의된 기판; 상기 주변 영역의 일측 상에 제1 방향을 따라 순차적으로 배열되고, 각각 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제1 및 제2 도전 라인들; 상기 주변 영역의 상기 일측 상에 상기 제2 방향을 따라 배열되는 제1 및 제2 스테이지들; 상기 제1 방향으로 연장되어 상기 제1 도전 라인을 상기 제1 스테이지에 연결하는 제1 연결 라인; 상기 제1 방향으로 연장되어 상기 제2 도전 라인을 상기 제2 스테이지에 연결하는 제2 연결 라인; 및 상기 제1 도전 라인으로부터 상기 제1 방향을 따라 연장되어 상기 제2 연결 라인에 연결되는 제1 보조 라인을 포함하고, 상기 제1 방향을 따르는 상기 제1 연결 라인의 제1 길이는 상기 제1 방향을 따르는 상기 제2 연결 라인의 제2 길이보다 큰 표시 장치를 제공한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 표시 영역 및 상기 표시 영역의 외곽의 주변 영역이 정의된 기판;상기 주변 영역의 일측 상에 제1 방향을 따라 순차적으로 배열되고, 각각 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제1 및 제2 도전 라인들;상기 주변 영역의 상기 일측 상에 상기 제2 방향을 따라 배열되는 제1 및 제2 스테이지들;상기 제1 방향으로 연장되어 상기 제1 도전 라인을 상기 제1 스테이지에 연결하는 제1 연결 라인;상기 제1 방향으로 연장되어 상기 제2 도전 라인을 상기 제2 스테이지에 연결하는 제2 연결 라인; 및상기 제1 도전 라인으로부터 상기 제1 방향을 따라 연장되어 상기 제2 연결 라인에 연결되는 제1 보조 라인을 포함하고,상기 제1 방향을 따르는 상기 제1 연결 라인의 제1 길이는 상기 제1 방향을 따르는 상기 제2 연결 라인의 제2 길이보다 큰 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 제1 연결 라인의 상기 제1 길이는 상기 제2 연결 라인의 상기 제2 길이와 상기 제1 방향을 따르는 상기 제1 보조 라인의 제1 보조 길이의 합과 실질적으로 동일한 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서,상기 제2 도전 라인과 상기 제1 및 제2 스테이지들 사이에 배치되고, 상기 제2 방향으로 연장되는 제3 도전 라인;상기 주변 영역의 상기 일측 상에 배치되는 제3 스테이지;상기 제1 방향으로 연장되어 상기 제3 도전 라인을 상기 제3 스테이지에 연결하는 제3 연결 라인; 및상기 제1 도전 라인으로부터 상기 제1 방향을 따라 연장되어 상기 제3 연결 라인에 연결되는 제2 보조 라인을 더 포함하고,상기 제1 방향을 따르는 상기 제1 보조 라인의 제1 보조 길이는 상기 제1 방향을 따르는 상기 제2 보조 라인의 제2 보조 길이보다 작은 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,상기 제2 연결 라인의 상기 제2 길이는 상기 제1 방향을 따르는 상기 제3 연결 라인의 제3 길이보다 큰 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제3 항에 있어서,상기 제1 연결 라인의 상기 제1 길이는 상기 제2 연결 라인의 상기 제2 길이와 상기 제1 방향을 따르는 상기 제1 보조 라인의 제1 보조 길이의 합과 실질적으로 동일하고,상기 제1 연결 라인의 상기 제1 길이는 상기 제1 방향을 따르는 상기 제3 연결 라인의 제3 길이와 상기 제1 방향을 따르는 상기 제2 보조 라인의 제2 보조 길이의 합과 실질적으로 동일한 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제3 항에 있어서,상기 표시 영역 상에 배열되는 복수의 화소들을 더 포함하고,상기 복수의 화소들 각각은, 애노드 및 캐소드를 갖는 발광 소자; 상기 발광 소자로 흐르는 구동 전류의 크기를 제어하는 구동 트랜지스터; 스캔 신호에 응답하여 데이터 전압을 상기 구동 트랜지스터의 게이트에 전달하는 스캔 트랜지스터; 및 센싱 신호에 응답하여 센싱 전압 또는 초기화 전압을 상기 발광 소자의 상기 애노드에 전달하는 센싱 트랜지스터를 포함하고,상기 제1 내지 제3 도전 라인들은 상기 제1 내지 제3 연결 라인들을 통해 스캔 클럭 신호들 또는 센싱 클럭 신호들을 각각 상기 제1 내지 제3 스테이지들에 전달하고,상기 제1 내지 제3 스테이지들은 상기 스캔 클럭 신호들 또는 상기 센싱 클럭 신호들에 기초하여 각각 상기 스캔 신호들 또는 상기 센싱 신호들을 출력하는 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제1 항에 있어서,상기 주변 영역의 상기 일측 상에 상기 제1 방향을 따라 순차적으로 배열되고, 각각 상기 제2 방향으로 연장되는 제3 및 제4 도전 라인들;상기 제1 방향으로 연장되어 상기 제3 도전 라인을 상기 제1 스테이지에 연결하는 제3 연결 라인; 및상기 제1 방향으로 연장되어 상기 제4 도전 라인을 상기 제2 스테이지에 연결하는 제4 연결 라인을 더 포함하고,상기 제1 및 제2 도전 라인들은 상기 제3 및 제4 도전 라인들과 상기 제1 및 제2 스테이지들 사이에 위치하고,상기 제1 연결 라인과 상기 제3 연결 라인 사이에 형성되는 제1 프린지 커패시턴스 값은 상기 제2 연결 라인 및 상기 제1 보조 라인과, 상기 제4 연결 라인 사이에 형성되는 제2 프린지 커패시턴스 값과 실질적으로 동일한 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제1 항에 있어서,상기 주변 영역의 상기 일측 상에 상기 제1 방향을 따라 순차적으로 배열되고, 각각 상기 제2 방향으로 연장되는 제3 및 제4 도전 라인들;상기 제1 방향으로 연장되어 상기 제3 도전 라인을 상기 제1 스테이지에 연결하는 제3 연결 라인;상기 제1 방향으로 연장되어 상기 제4 도전 라인을 상기 제2 스테이지에 연결하는 제4 연결 라인;상기 제3 도전 라인으로부터 상기 제1 방향을 따라 연장되어 상기 제4 연결 라인에 연결되는 제2 보조 라인; 및상기 표시 영역 상에 배열되는 복수의 화소들을 더 포함하고,상기 복수의 화소들 각각은, 애노드 및 캐소드를 갖는 발광 소자; 상기 발광 소자로 흐르는 구동 전류의 크기를 제어하는 구동 트랜지스터; 스캔 신호에 응답하여 데이터 전압을 상기 구동 트랜지스터의 게이트에 전달하는 스캔 트랜지스터; 및 센싱 신호에 응답하여 센싱 전압 또는 초기화 전압을 상기 발광 소자의 상기 애노드에 전달하는 센싱 트랜지스터를 포함하고,상기 제1 및 제2 도전 라인들은 상기 제1 및 제2 연결 라인들을 통해 스캔 클럭 신호들 또는 센싱 클럭 신호들 중 하나를 각각 상기 제1 및 제2 스테이지들에 전달하고,상기 제3 및 제4 도전 라인들은 상기 제3 및 제4 연결 라인들을 통해 상기 스캔 클럭 신호들 또는 상기 센싱 클럭 신호들 중 다른 하나를 각각 상기 제1 및 제2 스테이지들에 전달하고,상기 제1 및 제2 스테이지들은 상기 스캔 클럭 신호들에 기초하여 상기 스캔 신호들을 출력하고, 상기 센싱 클럭 신호들에 기초하여 상기 센싱 신호들을 출력하는 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제8 항에 있어서,상기 제1 연결 라인의 상기 제1 길이는 상기 제2 연결 라인의 상기 제2 길이와 상기 제1 방향을 따르는 상기 제1 보조 라인의 제1 보조 길이의 합과 실질적으로 동일하고,상기 제1 방향을 따르는 상기 제3 연결 라인의 제3 길이는 상기 제1 방향을 따르는 상기 제4 연결 라인의 제4 길이와 상기 제1 방향을 따르는 상기 제2 보조 라인의 제2 보조 길이의 합과 실질적으로 동일한 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제8 항에 있어서,상기 주변 영역의 상기 일측 상에 상기 제1 방향을 따라 순차적으로 배열되고, 각각 상기 제2 방향으로 연장되는 제5 및 제6 도전 라인들;상기 제1 방향으로 연장되어 상기 제5 도전 라인을 상기 제1 스테이지에 연결하는 제5 연결 라인; 및상기 제1 방향으로 연장되어 상기 제6 도전 라인을 상기 제2 스테이지에 연결하는 제6 연결 라인을 더 포함하고,상기 제1 및 제2 도전 라인들은 상기 제5 및 제6 도전 라인들과 상기 제1 및 제2 스테이지들 사이에 위치하고,상기 제3 및 제4 도전 라인들은 상기 제1 및 제2 도전 라인들과 상기 제1 및 제2 스테이지들 사이에 위치하고,상기 제1 연결 라인 및 상기 제5 연결 라인에 의해 형성되는 제1 프린지 커패시턴스 값은 상기 제2 연결 라인과 상기 제1 보조 라인, 및 상기 제6 연결 라인에 의해 형성되는 제2 프린지 커패시턴스 값과 실질적으로 동일하고,상기 제1 연결 라인, 상기 제3 연결 라인, 및 상기 제5 연결 라인에 의해 형성되는 제3 프린지 커패시턴스 값은 상기 제2 연결 라인, 상기 제4 연결 라인과 상기 제2 보조 라인, 및 상기 제6 연결 라인에 의해 형성되는 제4 프린지 커패시턴스 값과 실질적으로 동일한 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제1 항에 있어서,상기 표시 영역 상에 배치되고, 반도체층 및 상기 반도체층 상의 게이트 전극을 포함하는 트랜지스터;상기 기판과 상기 반도체층 사이에 개재되는 버퍼층; 및상기 게이트 전극 상에 배치되는 층간 절연층을 더 포함하고,상기 제1 및 제2 도전 라인들 각각은 상기 기판과 상기 버퍼층 사이에 개재되는 하부 도전 라인, 및 상기 층간 절연층 상에서 상기 하부 도전 라인과 중첩하도록 배치되고 상기 하부 도전 라인과 전기적으로 연결되는 상부 도전 라인을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서,상기 하부 도전 라인들 각각은 상기 기판의 적어도 일부를 노출하는 복수의 제1 개구들을 갖고,상기 상부 도전 라인들 각각은 상기 복수의 제1 개구들에 각각 대응하는 복수의 제2 개구들을 갖는 표시 장치.</claim></claimInfo><claimInfo><claim>13. 제11 항에 있어서,상기 제1 연결 라인, 상기 제2 연결 라인, 및 상기 제1 보조 라인은 상기 하부 도전 라인과 동일한 층에 배치되는 표시 장치.</claim></claimInfo><claimInfo><claim>14. 제1 항에 있어서,상기 제2 연결 라인과 상기 제1 보조 라인은 일체(一體)인 표시 장치.</claim></claimInfo><claimInfo><claim>15. 제1 항에 있어서,상기 표시 영역 상에 배치되고, 제1 색 발광층을 포함하는 제1 발광 소자, 제2 발광 소자, 및 제3 발광 소자;상기 제1 발광 소자 상에 배치되는 투과층;상기 제2 발광 소자 및 상기 제3 발광 소자 상에 각각 배치되는 제2 색 양자점층 및 제3 색 양자점층; 및상기 투과층, 상기 제2 색 양자점층, 및 상기 제3 색 양자점층 상에 각각 배치되는 제1 색 칼라 필터층, 제2 색 칼라 필터층, 및 제3 색 칼라 필터층을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>16. 표시 영역 및 상기 표시 영역의 외곽의 주변 영역이 정의된 기판;상기 주변 영역의 일측 상에 제1 방향을 따라 순차적으로 배열되고, 각각 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제1 내지 제4 도전 라인들;상기 주변 영역의 상기 일측 상에 상기 제2 방향을 따라 배열되는 제1 및 제2 스테이지들;상기 제1 방향으로 연장되어 상기 제1 도전 라인을 상기 제1 스테이지에 연결하는 제1 연결 라인;상기 제1 방향으로 연장되어 상기 제2 도전 라인을 상기 제2 스테이지에 연결하는 제2 연결 라인;상기 제1 방향으로 연장되어 상기 제3 도전 라인을 상기 제1 스테이지에 연결하는 제3 연결 라인;상기 제1 방향으로 연장되어 상기 제4 도전 라인을 상기 제2 스테이지에 연결하는 제4 연결 라인; 및상기 제3 도전 라인으로부터 상기 제1 방향을 따라 연장되어 상기 제4 연결 라인에 연결되는 보조 라인을 포함하고,상기 제1 연결 라인과 상기 제3 연결 라인 사이에 형성되는 제1 프린지 커패시턴스 값은 상기 제2 연결 라인과, 상기 제4 연결 라인 및 상기 보조 라인 사이에 형성되는 제2 프린지 커패시턴스 값과 실질적으로 동일한 표시 장치.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서,상기 표시 영역 상에 배열되는 복수의 화소들을 더 포함하고,상기 복수의 화소들 각각은, 애노드 및 캐소드를 갖는 발광 소자; 상기 발광 소자로 흐르는 구동 전류의 크기를 제어하는 구동 트랜지스터; 스캔 신호에 응답하여 데이터 전압을 상기 구동 트랜지스터의 게이트에 전달하는 스캔 트랜지스터; 및 센싱 신호에 응답하여 센싱 전압 또는 초기화 전압을 상기 발광 소자의 상기 애노드에 전달하는 센싱 트랜지스터를 포함하고,상기 제1 및 제2 도전 라인들은 상기 제1 및 제2 연결 라인들을 통해 캐리 클럭 신호들을 각각 상기 제1 및 제2 스테이지들에 전달하고,상기 제3 및 제4 도전 라인들은 상기 제3 및 제4 연결 라인들을 통해 스캔 클럭 신호들 또는 센싱 클럭 신호들을 각각 상기 제1 및 제2 스테이지들에 전달하고,상기 제1 및 제2 스테이지들은 상기 스캔 클럭 신호들 또는 상기 센싱 클럭 신호들에 기초하여 각각 상기 스캔 신호들 또는 상기 센싱 신호들을 출력하는 표시 장치.</claim></claimInfo><claimInfo><claim>18. 제16 항에 있어서,상기 제1 방향을 따르는 상기 제1 연결 라인의 제1 길이는 상기 제1 방향을 따르는 상기 제2 연결 라인의 제2 길이보다 크고,상기 제1 방향을 따르는 상기 제3 연결 라인의 제3 길이는 상기 제1 방향을 따르는 상기 제4 연결 라인의 제4 길이와 상기 제1 방향을 따르는 상기 보조 라인의 보조 길이의 합과 실질적으로 동일한 표시 장치.</claim></claimInfo><claimInfo><claim>19. 제16 항에 있어서,상기 제4 연결 라인과 상기 보조 라인은 일체(一體)인 표시 장치.</claim></claimInfo><claimInfo><claim>20. 제16 항에 있어서,상기 표시 영역 상에 배치되고, 제1 색 발광층을 포함하는 제1 발광 소자, 제2 발광 소자, 및 제3 발광 소자;상기 제1 발광 소자 상에 배치되는 투과층;상기 제2 발광 소자 및 상기 제3 발광 소자 상에 각각 배치되는 제2 색 양자점층 및 제3 색 양자점층; 및상기 투과층, 상기 제2 색 양자점층, 및 상기 제3 색 양자점층 상에 각각 배치되는 제1 색 칼라 필터층, 제2 색 칼라 필터층, 및 제3 색 칼라 필터층을 더 포함하는 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>LEE, Doo Young</engName><name>이두영</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Bo Gyeong</engName><name>김보경</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>LEE, Tak Young</engName><name>이탁영</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)</address><code>920051000028</code><country>대한민국</country><engName>Y.P.LEE,MOCK&amp;PARTNERS</engName><name>리앤목특허법인</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.06.09</receiptDate><receiptNumber>1-1-2022-0604061-27</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.04.22</receiptDate><receiptNumber>1-1-2025-0456620-71</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220070294.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93e70ee2d649143797a823b392aa681ef80196d0ac0a4b48221fabd954b6d9aedd5c5e008e08ff2cd50ac5c5a594908e80a82a23cd24eb16df</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfa0c19fcc94713e7e794869a13390e740bf4b7b1414ae7dbbe8a482dd6915caf65194ca332ee015f4ab0a0dd412a678db682d8a49e8755e78</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>