+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                   ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; B_fifo_gen.B_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; B_fifo_gen.B_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; B_fifo_gen.B_fifo|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; B_fifo_gen.B_fifo|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; B_fifo_gen.B_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; B_fifo_gen.B_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; B_fifo_gen.B_fifo|dcfifo_component|auto_generated|wrfull_eq_comp1_msb       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; B_fifo_gen.B_fifo|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; B_fifo_gen.B_fifo|dcfifo_component|auto_generated|rdempty_eq_comp_msb       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; B_fifo_gen.B_fifo|dcfifo_component|auto_generated|rdempty_eq_comp_lsb       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; B_fifo_gen.B_fifo|dcfifo_component|auto_generated|rdempty_eq_comp1_msb      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; B_fifo_gen.B_fifo|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; B_fifo_gen.B_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe8          ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; B_fifo_gen.B_fifo|dcfifo_component|auto_generated|ws_dgrp                   ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; B_fifo_gen.B_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe6          ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; B_fifo_gen.B_fifo|dcfifo_component|auto_generated|rs_dgwp                   ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; B_fifo_gen.B_fifo|dcfifo_component|auto_generated|fifo_ram                  ; 20    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; B_fifo_gen.B_fifo|dcfifo_component|auto_generated|wrptr_g1p                 ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; B_fifo_gen.B_fifo|dcfifo_component|auto_generated|rdptr_g1p                 ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; B_fifo_gen.B_fifo|dcfifo_component|auto_generated                           ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; B_fifo_gen.B_fifo                                                           ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[7].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[7].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[7].A_fifo|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[7].A_fifo|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[7].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[7].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[7].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp1_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[7].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[7].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[7].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp_lsb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[7].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp1_msb   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[7].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[7].A_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe8       ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[7].A_fifo|dcfifo_component|auto_generated|ws_dgrp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[7].A_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe6       ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[7].A_fifo|dcfifo_component|auto_generated|rs_dgwp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[7].A_fifo|dcfifo_component|auto_generated|fifo_ram               ; 20    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[7].A_fifo|dcfifo_component|auto_generated|wrptr_g1p              ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[7].A_fifo|dcfifo_component|auto_generated|rdptr_g1p              ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[7].A_fifo|dcfifo_component|auto_generated                        ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[7].A_fifo                                                        ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[6].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[6].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[6].A_fifo|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[6].A_fifo|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[6].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[6].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[6].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp1_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[6].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[6].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[6].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp_lsb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[6].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp1_msb   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[6].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[6].A_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe8       ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[6].A_fifo|dcfifo_component|auto_generated|ws_dgrp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[6].A_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe6       ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[6].A_fifo|dcfifo_component|auto_generated|rs_dgwp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[6].A_fifo|dcfifo_component|auto_generated|fifo_ram               ; 20    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[6].A_fifo|dcfifo_component|auto_generated|wrptr_g1p              ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[6].A_fifo|dcfifo_component|auto_generated|rdptr_g1p              ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[6].A_fifo|dcfifo_component|auto_generated                        ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[6].A_fifo                                                        ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[5].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[5].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[5].A_fifo|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[5].A_fifo|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[5].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[5].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[5].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp1_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[5].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[5].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[5].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp_lsb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[5].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp1_msb   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[5].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[5].A_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe8       ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[5].A_fifo|dcfifo_component|auto_generated|ws_dgrp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[5].A_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe6       ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[5].A_fifo|dcfifo_component|auto_generated|rs_dgwp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[5].A_fifo|dcfifo_component|auto_generated|fifo_ram               ; 20    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[5].A_fifo|dcfifo_component|auto_generated|wrptr_g1p              ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[5].A_fifo|dcfifo_component|auto_generated|rdptr_g1p              ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[5].A_fifo|dcfifo_component|auto_generated                        ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[5].A_fifo                                                        ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[4].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[4].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[4].A_fifo|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[4].A_fifo|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[4].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[4].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[4].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp1_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[4].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[4].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[4].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp_lsb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[4].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp1_msb   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[4].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[4].A_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe8       ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[4].A_fifo|dcfifo_component|auto_generated|ws_dgrp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[4].A_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe6       ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[4].A_fifo|dcfifo_component|auto_generated|rs_dgwp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[4].A_fifo|dcfifo_component|auto_generated|fifo_ram               ; 20    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[4].A_fifo|dcfifo_component|auto_generated|wrptr_g1p              ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[4].A_fifo|dcfifo_component|auto_generated|rdptr_g1p              ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[4].A_fifo|dcfifo_component|auto_generated                        ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[4].A_fifo                                                        ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[3].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[3].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[3].A_fifo|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[3].A_fifo|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[3].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[3].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[3].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp1_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[3].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[3].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[3].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp_lsb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[3].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp1_msb   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[3].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[3].A_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe8       ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[3].A_fifo|dcfifo_component|auto_generated|ws_dgrp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[3].A_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe6       ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[3].A_fifo|dcfifo_component|auto_generated|rs_dgwp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[3].A_fifo|dcfifo_component|auto_generated|fifo_ram               ; 20    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[3].A_fifo|dcfifo_component|auto_generated|wrptr_g1p              ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[3].A_fifo|dcfifo_component|auto_generated|rdptr_g1p              ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[3].A_fifo|dcfifo_component|auto_generated                        ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[3].A_fifo                                                        ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[2].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[2].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[2].A_fifo|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[2].A_fifo|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[2].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[2].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[2].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp1_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[2].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[2].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[2].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp_lsb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[2].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp1_msb   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[2].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[2].A_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe8       ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[2].A_fifo|dcfifo_component|auto_generated|ws_dgrp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[2].A_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe6       ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[2].A_fifo|dcfifo_component|auto_generated|rs_dgwp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[2].A_fifo|dcfifo_component|auto_generated|fifo_ram               ; 20    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[2].A_fifo|dcfifo_component|auto_generated|wrptr_g1p              ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[2].A_fifo|dcfifo_component|auto_generated|rdptr_g1p              ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[2].A_fifo|dcfifo_component|auto_generated                        ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[2].A_fifo                                                        ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[1].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[1].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[1].A_fifo|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[1].A_fifo|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[1].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[1].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[1].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp1_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[1].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[1].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[1].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp_lsb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[1].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp1_msb   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[1].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[1].A_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe8       ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[1].A_fifo|dcfifo_component|auto_generated|ws_dgrp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[1].A_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe6       ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[1].A_fifo|dcfifo_component|auto_generated|rs_dgwp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[1].A_fifo|dcfifo_component|auto_generated|fifo_ram               ; 20    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[1].A_fifo|dcfifo_component|auto_generated|wrptr_g1p              ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[1].A_fifo|dcfifo_component|auto_generated|rdptr_g1p              ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[1].A_fifo|dcfifo_component|auto_generated                        ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[1].A_fifo                                                        ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[0].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[0].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[0].A_fifo|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[0].A_fifo|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[0].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[0].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[0].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp1_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[0].A_fifo|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[0].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[0].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp_lsb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[0].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp1_msb   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[0].A_fifo|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[0].A_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe8       ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[0].A_fifo|dcfifo_component|auto_generated|ws_dgrp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[0].A_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe6       ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[0].A_fifo|dcfifo_component|auto_generated|rs_dgwp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[0].A_fifo|dcfifo_component|auto_generated|fifo_ram               ; 20    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[0].A_fifo|dcfifo_component|auto_generated|wrptr_g1p              ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[0].A_fifo|dcfifo_component|auto_generated|rdptr_g1p              ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[0].A_fifo|dcfifo_component|auto_generated                        ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A_fifo_gen[0].A_fifo                                                        ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; memory|memory|altsyncram_component|auto_generated                           ; 5     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; memory|memory                                                               ; 5     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; memory                                                                      ; 35    ; 0              ; 27           ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mac|accum|LPM_ADD_SUB_component|auto_generated                              ; 48    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mac|accum                                                                   ; 48    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mac|mult|lpm_mult_component|auto_generated                                  ; 16    ; 8              ; 0            ; 8              ; 24     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mac|mult                                                                    ; 16    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mac                                                                         ; 20    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
