TimeQuest Timing Analyzer report for vga_with_hw_test_image
Wed Dec 06 13:41:57 2017
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Slow 1200mV 0C Model Metastability Report
 31. Fast 1200mV 0C Model Setup Summary
 32. Fast 1200mV 0C Model Hold Summary
 33. Fast 1200mV 0C Model Recovery Summary
 34. Fast 1200mV 0C Model Removal Summary
 35. Fast 1200mV 0C Model Minimum Pulse Width Summary
 36. Fast 1200mV 0C Model Setup: 'clk'
 37. Fast 1200mV 0C Model Hold: 'clk'
 38. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Fast 1200mV 0C Model Metastability Report
 42. Multicorner Timing Analysis Summary
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths
 55. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name      ; vga_with_hw_test_image                             ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------+
; SDC File List                                                      ;
+--------------------------------+--------+--------------------------+
; SDC File Path                  ; Status ; Read at                  ;
+--------------------------------+--------+--------------------------+
; vga_with_hw_test_image.out.sdc ; OK     ; Wed Dec 06 13:41:55 2017 ;
+--------------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 86.17 MHz ; 86.17 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 8.395 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.402 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.694 ; 0.000                             ;
+-------+-------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                ;
+-------+--------------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 8.395 ; vga_controller:inst1|column[1] ; pong:inst|green[3] ; clk          ; clk         ; 20.000       ; -0.104     ; 11.499     ;
; 8.395 ; vga_controller:inst1|column[1] ; pong:inst|red[6]   ; clk          ; clk         ; 20.000       ; -0.104     ; 11.499     ;
; 8.396 ; vga_controller:inst1|column[1] ; pong:inst|green[1] ; clk          ; clk         ; 20.000       ; -0.104     ; 11.498     ;
; 8.397 ; vga_controller:inst1|column[1] ; pong:inst|red[7]   ; clk          ; clk         ; 20.000       ; -0.104     ; 11.497     ;
; 8.397 ; vga_controller:inst1|column[1] ; pong:inst|red[4]   ; clk          ; clk         ; 20.000       ; -0.104     ; 11.497     ;
; 8.398 ; vga_controller:inst1|column[1] ; pong:inst|red[5]   ; clk          ; clk         ; 20.000       ; -0.104     ; 11.496     ;
; 8.398 ; vga_controller:inst1|column[1] ; pong:inst|red[2]   ; clk          ; clk         ; 20.000       ; -0.104     ; 11.496     ;
; 8.399 ; vga_controller:inst1|column[1] ; pong:inst|green[0] ; clk          ; clk         ; 20.000       ; -0.104     ; 11.495     ;
; 8.401 ; vga_controller:inst1|column[1] ; pong:inst|green[2] ; clk          ; clk         ; 20.000       ; -0.104     ; 11.493     ;
; 8.401 ; vga_controller:inst1|column[1] ; pong:inst|red[3]   ; clk          ; clk         ; 20.000       ; -0.104     ; 11.493     ;
; 8.402 ; vga_controller:inst1|column[1] ; pong:inst|green[5] ; clk          ; clk         ; 20.000       ; -0.104     ; 11.492     ;
; 8.403 ; vga_controller:inst1|column[1] ; pong:inst|green[7] ; clk          ; clk         ; 20.000       ; -0.104     ; 11.491     ;
; 8.404 ; vga_controller:inst1|column[1] ; pong:inst|green[6] ; clk          ; clk         ; 20.000       ; -0.104     ; 11.490     ;
; 8.405 ; vga_controller:inst1|column[1] ; pong:inst|green[4] ; clk          ; clk         ; 20.000       ; -0.104     ; 11.489     ;
; 8.405 ; vga_controller:inst1|column[1] ; pong:inst|red[1]   ; clk          ; clk         ; 20.000       ; -0.104     ; 11.489     ;
; 8.526 ; vga_controller:inst1|column[0] ; pong:inst|green[3] ; clk          ; clk         ; 20.000       ; -0.106     ; 11.366     ;
; 8.526 ; vga_controller:inst1|column[0] ; pong:inst|red[6]   ; clk          ; clk         ; 20.000       ; -0.106     ; 11.366     ;
; 8.527 ; vga_controller:inst1|column[0] ; pong:inst|green[1] ; clk          ; clk         ; 20.000       ; -0.106     ; 11.365     ;
; 8.528 ; vga_controller:inst1|column[0] ; pong:inst|red[7]   ; clk          ; clk         ; 20.000       ; -0.106     ; 11.364     ;
; 8.528 ; vga_controller:inst1|column[0] ; pong:inst|red[4]   ; clk          ; clk         ; 20.000       ; -0.106     ; 11.364     ;
; 8.529 ; vga_controller:inst1|column[0] ; pong:inst|red[5]   ; clk          ; clk         ; 20.000       ; -0.106     ; 11.363     ;
; 8.529 ; vga_controller:inst1|column[0] ; pong:inst|red[2]   ; clk          ; clk         ; 20.000       ; -0.106     ; 11.363     ;
; 8.530 ; vga_controller:inst1|column[0] ; pong:inst|green[0] ; clk          ; clk         ; 20.000       ; -0.106     ; 11.362     ;
; 8.532 ; vga_controller:inst1|column[0] ; pong:inst|green[2] ; clk          ; clk         ; 20.000       ; -0.106     ; 11.360     ;
; 8.532 ; vga_controller:inst1|column[0] ; pong:inst|red[3]   ; clk          ; clk         ; 20.000       ; -0.106     ; 11.360     ;
; 8.533 ; vga_controller:inst1|column[0] ; pong:inst|green[5] ; clk          ; clk         ; 20.000       ; -0.106     ; 11.359     ;
; 8.534 ; vga_controller:inst1|column[0] ; pong:inst|green[7] ; clk          ; clk         ; 20.000       ; -0.106     ; 11.358     ;
; 8.535 ; vga_controller:inst1|column[0] ; pong:inst|green[6] ; clk          ; clk         ; 20.000       ; -0.106     ; 11.357     ;
; 8.536 ; vga_controller:inst1|column[0] ; pong:inst|green[4] ; clk          ; clk         ; 20.000       ; -0.106     ; 11.356     ;
; 8.536 ; vga_controller:inst1|column[0] ; pong:inst|red[1]   ; clk          ; clk         ; 20.000       ; -0.106     ; 11.356     ;
; 8.717 ; lrpusherVTWO:inst9|a[0]        ; pong:inst|green[3] ; clk          ; clk         ; 20.000       ; -0.100     ; 11.181     ;
; 8.717 ; lrpusherVTWO:inst9|a[0]        ; pong:inst|red[6]   ; clk          ; clk         ; 20.000       ; -0.100     ; 11.181     ;
; 8.718 ; lrpusherVTWO:inst9|a[0]        ; pong:inst|green[1] ; clk          ; clk         ; 20.000       ; -0.100     ; 11.180     ;
; 8.719 ; lrpusherVTWO:inst9|a[0]        ; pong:inst|red[7]   ; clk          ; clk         ; 20.000       ; -0.100     ; 11.179     ;
; 8.719 ; lrpusherVTWO:inst9|a[0]        ; pong:inst|red[4]   ; clk          ; clk         ; 20.000       ; -0.100     ; 11.179     ;
; 8.720 ; lrpusherVTWO:inst9|a[0]        ; pong:inst|red[5]   ; clk          ; clk         ; 20.000       ; -0.100     ; 11.178     ;
; 8.720 ; lrpusherVTWO:inst9|a[0]        ; pong:inst|red[2]   ; clk          ; clk         ; 20.000       ; -0.100     ; 11.178     ;
; 8.721 ; lrpusherVTWO:inst9|a[0]        ; pong:inst|green[0] ; clk          ; clk         ; 20.000       ; -0.100     ; 11.177     ;
; 8.723 ; lrpusherVTWO:inst9|a[0]        ; pong:inst|green[2] ; clk          ; clk         ; 20.000       ; -0.100     ; 11.175     ;
; 8.723 ; lrpusherVTWO:inst9|a[0]        ; pong:inst|red[3]   ; clk          ; clk         ; 20.000       ; -0.100     ; 11.175     ;
; 8.724 ; lrpusherVTWO:inst9|a[0]        ; pong:inst|green[5] ; clk          ; clk         ; 20.000       ; -0.100     ; 11.174     ;
; 8.725 ; lrpusherVTWO:inst9|a[0]        ; pong:inst|green[7] ; clk          ; clk         ; 20.000       ; -0.100     ; 11.173     ;
; 8.726 ; lrpusherVTWO:inst9|a[0]        ; pong:inst|green[6] ; clk          ; clk         ; 20.000       ; -0.100     ; 11.172     ;
; 8.727 ; lrpusherVTWO:inst9|a[0]        ; pong:inst|green[4] ; clk          ; clk         ; 20.000       ; -0.100     ; 11.171     ;
; 8.727 ; lrpusherVTWO:inst9|a[0]        ; pong:inst|red[1]   ; clk          ; clk         ; 20.000       ; -0.100     ; 11.171     ;
; 8.999 ; vga_controller:inst1|column[1] ; pong:inst|red[0]   ; clk          ; clk         ; 20.000       ; -0.104     ; 10.895     ;
; 9.005 ; vga_controller:inst1|column[1] ; pong:inst|blue[3]  ; clk          ; clk         ; 20.000       ; -0.094     ; 10.899     ;
; 9.007 ; vga_controller:inst1|column[1] ; pong:inst|blue[4]  ; clk          ; clk         ; 20.000       ; -0.094     ; 10.897     ;
; 9.008 ; vga_controller:inst1|column[1] ; pong:inst|blue[2]  ; clk          ; clk         ; 20.000       ; -0.094     ; 10.896     ;
; 9.009 ; vga_controller:inst1|column[1] ; pong:inst|blue[5]  ; clk          ; clk         ; 20.000       ; -0.094     ; 10.895     ;
; 9.014 ; vga_controller:inst1|column[1] ; pong:inst|blue[7]  ; clk          ; clk         ; 20.000       ; -0.094     ; 10.890     ;
; 9.015 ; vga_controller:inst1|column[1] ; pong:inst|blue[6]  ; clk          ; clk         ; 20.000       ; -0.094     ; 10.889     ;
; 9.016 ; vga_controller:inst1|column[1] ; pong:inst|blue[1]  ; clk          ; clk         ; 20.000       ; -0.094     ; 10.888     ;
; 9.080 ; vga_controller:inst1|column[3] ; pong:inst|green[3] ; clk          ; clk         ; 20.000       ; -0.106     ; 10.812     ;
; 9.080 ; vga_controller:inst1|column[3] ; pong:inst|red[6]   ; clk          ; clk         ; 20.000       ; -0.106     ; 10.812     ;
; 9.081 ; vga_controller:inst1|column[3] ; pong:inst|green[1] ; clk          ; clk         ; 20.000       ; -0.106     ; 10.811     ;
; 9.082 ; vga_controller:inst1|column[3] ; pong:inst|red[7]   ; clk          ; clk         ; 20.000       ; -0.106     ; 10.810     ;
; 9.082 ; vga_controller:inst1|column[3] ; pong:inst|red[4]   ; clk          ; clk         ; 20.000       ; -0.106     ; 10.810     ;
; 9.083 ; vga_controller:inst1|column[3] ; pong:inst|red[5]   ; clk          ; clk         ; 20.000       ; -0.106     ; 10.809     ;
; 9.083 ; vga_controller:inst1|column[3] ; pong:inst|red[2]   ; clk          ; clk         ; 20.000       ; -0.106     ; 10.809     ;
; 9.084 ; vga_controller:inst1|column[3] ; pong:inst|green[0] ; clk          ; clk         ; 20.000       ; -0.106     ; 10.808     ;
; 9.086 ; vga_controller:inst1|column[3] ; pong:inst|green[2] ; clk          ; clk         ; 20.000       ; -0.106     ; 10.806     ;
; 9.086 ; vga_controller:inst1|column[3] ; pong:inst|red[3]   ; clk          ; clk         ; 20.000       ; -0.106     ; 10.806     ;
; 9.087 ; vga_controller:inst1|column[3] ; pong:inst|green[5] ; clk          ; clk         ; 20.000       ; -0.106     ; 10.805     ;
; 9.088 ; vga_controller:inst1|column[3] ; pong:inst|green[7] ; clk          ; clk         ; 20.000       ; -0.106     ; 10.804     ;
; 9.089 ; vga_controller:inst1|column[3] ; pong:inst|green[6] ; clk          ; clk         ; 20.000       ; -0.106     ; 10.803     ;
; 9.090 ; vga_controller:inst1|column[3] ; pong:inst|green[4] ; clk          ; clk         ; 20.000       ; -0.106     ; 10.802     ;
; 9.090 ; vga_controller:inst1|column[3] ; pong:inst|red[1]   ; clk          ; clk         ; 20.000       ; -0.106     ; 10.802     ;
; 9.130 ; vga_controller:inst1|column[0] ; pong:inst|red[0]   ; clk          ; clk         ; 20.000       ; -0.106     ; 10.762     ;
; 9.136 ; vga_controller:inst1|column[0] ; pong:inst|blue[3]  ; clk          ; clk         ; 20.000       ; -0.096     ; 10.766     ;
; 9.138 ; vga_controller:inst1|column[0] ; pong:inst|blue[4]  ; clk          ; clk         ; 20.000       ; -0.096     ; 10.764     ;
; 9.139 ; vga_controller:inst1|column[0] ; pong:inst|blue[2]  ; clk          ; clk         ; 20.000       ; -0.096     ; 10.763     ;
; 9.140 ; vga_controller:inst1|column[0] ; pong:inst|blue[5]  ; clk          ; clk         ; 20.000       ; -0.096     ; 10.762     ;
; 9.145 ; vga_controller:inst1|column[0] ; pong:inst|blue[7]  ; clk          ; clk         ; 20.000       ; -0.096     ; 10.757     ;
; 9.146 ; vga_controller:inst1|column[0] ; pong:inst|blue[6]  ; clk          ; clk         ; 20.000       ; -0.096     ; 10.756     ;
; 9.147 ; vga_controller:inst1|column[0] ; pong:inst|blue[1]  ; clk          ; clk         ; 20.000       ; -0.096     ; 10.755     ;
; 9.192 ; vga_controller:inst1|row[5]    ; pong:inst|green[3] ; clk          ; clk         ; 20.000       ; -0.105     ; 10.701     ;
; 9.192 ; vga_controller:inst1|row[5]    ; pong:inst|red[6]   ; clk          ; clk         ; 20.000       ; -0.105     ; 10.701     ;
; 9.193 ; vga_controller:inst1|row[5]    ; pong:inst|green[1] ; clk          ; clk         ; 20.000       ; -0.105     ; 10.700     ;
; 9.193 ; vga_controller:inst1|row[4]    ; pong:inst|green[3] ; clk          ; clk         ; 20.000       ; -0.105     ; 10.700     ;
; 9.193 ; vga_controller:inst1|row[4]    ; pong:inst|red[6]   ; clk          ; clk         ; 20.000       ; -0.105     ; 10.700     ;
; 9.194 ; vga_controller:inst1|row[5]    ; pong:inst|red[4]   ; clk          ; clk         ; 20.000       ; -0.105     ; 10.699     ;
; 9.194 ; vga_controller:inst1|row[4]    ; pong:inst|green[1] ; clk          ; clk         ; 20.000       ; -0.105     ; 10.699     ;
; 9.195 ; vga_controller:inst1|row[5]    ; pong:inst|red[7]   ; clk          ; clk         ; 20.000       ; -0.105     ; 10.698     ;
; 9.195 ; vga_controller:inst1|row[5]    ; pong:inst|red[2]   ; clk          ; clk         ; 20.000       ; -0.105     ; 10.698     ;
; 9.195 ; vga_controller:inst1|row[4]    ; pong:inst|red[4]   ; clk          ; clk         ; 20.000       ; -0.105     ; 10.698     ;
; 9.196 ; vga_controller:inst1|row[5]    ; pong:inst|red[5]   ; clk          ; clk         ; 20.000       ; -0.105     ; 10.697     ;
; 9.196 ; vga_controller:inst1|row[4]    ; pong:inst|red[7]   ; clk          ; clk         ; 20.000       ; -0.105     ; 10.697     ;
; 9.196 ; vga_controller:inst1|row[4]    ; pong:inst|red[2]   ; clk          ; clk         ; 20.000       ; -0.105     ; 10.697     ;
; 9.197 ; vga_controller:inst1|row[5]    ; pong:inst|green[0] ; clk          ; clk         ; 20.000       ; -0.105     ; 10.696     ;
; 9.197 ; vga_controller:inst1|row[4]    ; pong:inst|red[5]   ; clk          ; clk         ; 20.000       ; -0.105     ; 10.696     ;
; 9.198 ; vga_controller:inst1|row[4]    ; pong:inst|green[0] ; clk          ; clk         ; 20.000       ; -0.105     ; 10.695     ;
; 9.199 ; vga_controller:inst1|row[5]    ; pong:inst|green[2] ; clk          ; clk         ; 20.000       ; -0.105     ; 10.694     ;
; 9.199 ; vga_controller:inst1|row[5]    ; pong:inst|red[3]   ; clk          ; clk         ; 20.000       ; -0.105     ; 10.694     ;
; 9.200 ; vga_controller:inst1|row[5]    ; pong:inst|green[5] ; clk          ; clk         ; 20.000       ; -0.105     ; 10.693     ;
; 9.200 ; vga_controller:inst1|row[4]    ; pong:inst|green[2] ; clk          ; clk         ; 20.000       ; -0.105     ; 10.693     ;
; 9.200 ; vga_controller:inst1|row[4]    ; pong:inst|red[3]   ; clk          ; clk         ; 20.000       ; -0.105     ; 10.693     ;
; 9.201 ; vga_controller:inst1|row[5]    ; pong:inst|green[7] ; clk          ; clk         ; 20.000       ; -0.105     ; 10.692     ;
; 9.201 ; vga_controller:inst1|row[4]    ; pong:inst|green[5] ; clk          ; clk         ; 20.000       ; -0.105     ; 10.692     ;
; 9.202 ; vga_controller:inst1|row[5]    ; pong:inst|green[6] ; clk          ; clk         ; 20.000       ; -0.105     ; 10.691     ;
+-------+--------------------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                     ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; vga_controller:inst1|v_count[0]    ; vga_controller:inst1|v_count[0]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_controller:inst1|v_count[10]   ; vga_controller:inst1|v_count[10]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counterblockslow:inst8|CLK_1HZ     ; counterblockslow:inst8|CLK_1HZ     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.426 ; counterblockslow:inst8|counter[24] ; counterblockslow:inst8|counter[24] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.694      ;
; 0.633 ; counterblockslow:inst8|counter[1]  ; counterblockslow:inst8|counter[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.900      ;
; 0.635 ; counterblockslow:inst8|counter[2]  ; counterblockslow:inst8|counter[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.902      ;
; 0.635 ; counterblockslow:inst8|counter[5]  ; counterblockslow:inst8|counter[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.902      ;
; 0.636 ; counterblockslow:inst8|counter[3]  ; counterblockslow:inst8|counter[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.903      ;
; 0.639 ; counterblockslow:inst8|counter[4]  ; counterblockslow:inst8|counter[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.906      ;
; 0.639 ; counterblockslow:inst8|counter[9]  ; counterblockslow:inst8|counter[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.906      ;
; 0.639 ; counterblockslow:inst8|counter[11] ; counterblockslow:inst8|counter[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.906      ;
; 0.640 ; counterblockslow:inst8|counter[17] ; counterblockslow:inst8|counter[17] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.908      ;
; 0.640 ; counterblockslow:inst8|counter[7]  ; counterblockslow:inst8|counter[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.907      ;
; 0.642 ; counterblockslow:inst8|counter[23] ; counterblockslow:inst8|counter[23] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.910      ;
; 0.642 ; counterblockslow:inst8|counter[18] ; counterblockslow:inst8|counter[18] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.910      ;
; 0.643 ; counterblockslow:inst8|counter[21] ; counterblockslow:inst8|counter[21] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.911      ;
; 0.644 ; counterblockslow:inst8|counter[10] ; counterblockslow:inst8|counter[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.911      ;
; 0.644 ; counterblockslow:inst8|counter[19] ; counterblockslow:inst8|counter[19] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.912      ;
; 0.645 ; counterblockslow:inst8|counter[8]  ; counterblockslow:inst8|counter[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.912      ;
; 0.645 ; counterblockslow:inst8|counter[16] ; counterblockslow:inst8|counter[16] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.913      ;
; 0.646 ; counterblockslow:inst8|counter[6]  ; counterblockslow:inst8|counter[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.913      ;
; 0.646 ; counterblockslow:inst8|counter[20] ; counterblockslow:inst8|counter[20] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.914      ;
; 0.654 ; counterblockslow:inst8|counter[15] ; counterblockslow:inst8|counter[15] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.922      ;
; 0.655 ; counterblockslow:inst8|counter[13] ; counterblockslow:inst8|counter[13] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.923      ;
; 0.658 ; counterblockslow:inst8|counter[12] ; counterblockslow:inst8|counter[12] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.926      ;
; 0.659 ; counterblockslow:inst8|counter[14] ; counterblockslow:inst8|counter[14] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.927      ;
; 0.661 ; counterblockslow:inst8|counter[0]  ; counterblockslow:inst8|counter[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; counterblockslow:inst8|counter[22] ; counterblockslow:inst8|counter[22] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.929      ;
; 0.705 ; vga_controller:inst1|v_count[9]    ; vga_controller:inst1|row[9]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.972      ;
; 0.709 ; vga_controller:inst1|v_count[7]    ; vga_controller:inst1|row[7]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.976      ;
; 0.725 ; vga_controller:inst1|v_count[8]    ; vga_controller:inst1|row[8]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.992      ;
; 0.884 ; vga_controller:inst1|v_count[1]    ; vga_controller:inst1|row[1]        ; clk          ; clk         ; 0.000        ; 0.083      ; 1.153      ;
; 0.926 ; vga_controller:inst1|h_count[10]   ; vga_controller:inst1|column[1]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.192      ;
; 0.951 ; counterblockslow:inst8|counter[1]  ; counterblockslow:inst8|counter[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.218      ;
; 0.952 ; counterblockslow:inst8|counter[5]  ; counterblockslow:inst8|counter[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.219      ;
; 0.953 ; counterblockslow:inst8|counter[3]  ; counterblockslow:inst8|counter[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.220      ;
; 0.957 ; counterblockslow:inst8|counter[9]  ; counterblockslow:inst8|counter[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.224      ;
; 0.958 ; counterblockslow:inst8|counter[17] ; counterblockslow:inst8|counter[18] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.226      ;
; 0.958 ; counterblockslow:inst8|counter[7]  ; counterblockslow:inst8|counter[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.225      ;
; 0.958 ; counterblockslow:inst8|counter[11] ; counterblockslow:inst8|counter[12] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.224      ;
; 0.960 ; counterblockslow:inst8|counter[23] ; counterblockslow:inst8|counter[24] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.228      ;
; 0.960 ; counterblockslow:inst8|counter[21] ; counterblockslow:inst8|counter[22] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.228      ;
; 0.961 ; counterblockslow:inst8|counter[19] ; counterblockslow:inst8|counter[20] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.229      ;
; 0.962 ; counterblockslow:inst8|counter[2]  ; counterblockslow:inst8|counter[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.229      ;
; 0.965 ; counterblockslow:inst8|counter[0]  ; counterblockslow:inst8|counter[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.232      ;
; 0.966 ; counterblockslow:inst8|counter[4]  ; counterblockslow:inst8|counter[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.233      ;
; 0.967 ; counterblockslow:inst8|counter[2]  ; counterblockslow:inst8|counter[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.234      ;
; 0.969 ; counterblockslow:inst8|counter[18] ; counterblockslow:inst8|counter[19] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.237      ;
; 0.970 ; counterblockslow:inst8|counter[0]  ; counterblockslow:inst8|counter[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.237      ;
; 0.971 ; counterblockslow:inst8|counter[10] ; counterblockslow:inst8|counter[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.238      ;
; 0.971 ; counterblockslow:inst8|counter[4]  ; counterblockslow:inst8|counter[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.238      ;
; 0.972 ; counterblockslow:inst8|counter[15] ; counterblockslow:inst8|counter[16] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.240      ;
; 0.972 ; counterblockslow:inst8|counter[13] ; counterblockslow:inst8|counter[14] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.240      ;
; 0.972 ; counterblockslow:inst8|counter[8]  ; counterblockslow:inst8|counter[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.239      ;
; 0.972 ; counterblockslow:inst8|counter[16] ; counterblockslow:inst8|counter[17] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.240      ;
; 0.973 ; counterblockslow:inst8|counter[6]  ; counterblockslow:inst8|counter[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; counterblockslow:inst8|counter[20] ; counterblockslow:inst8|counter[21] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.241      ;
; 0.974 ; counterblockslow:inst8|counter[18] ; counterblockslow:inst8|counter[20] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.242      ;
; 0.977 ; counterblockslow:inst8|counter[8]  ; counterblockslow:inst8|counter[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.244      ;
; 0.977 ; counterblockslow:inst8|counter[16] ; counterblockslow:inst8|counter[18] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.245      ;
; 0.977 ; counterblockslow:inst8|counter[10] ; counterblockslow:inst8|counter[12] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.243      ;
; 0.978 ; counterblockslow:inst8|counter[6]  ; counterblockslow:inst8|counter[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.245      ;
; 0.978 ; counterblockslow:inst8|counter[20] ; counterblockslow:inst8|counter[22] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.246      ;
; 0.985 ; counterblockslow:inst8|counter[12] ; counterblockslow:inst8|counter[13] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.253      ;
; 0.986 ; counterblockslow:inst8|counter[14] ; counterblockslow:inst8|counter[15] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.254      ;
; 0.988 ; counterblockslow:inst8|counter[22] ; counterblockslow:inst8|counter[23] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.256      ;
; 0.989 ; vga_controller:inst1|h_count[10]   ; vga_controller:inst1|column[7]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.257      ;
; 0.989 ; vga_controller:inst1|h_count[10]   ; vga_controller:inst1|column[8]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.257      ;
; 0.990 ; vga_controller:inst1|h_count[10]   ; vga_controller:inst1|column[2]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.258      ;
; 0.990 ; counterblockslow:inst8|counter[12] ; counterblockslow:inst8|counter[14] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.258      ;
; 0.991 ; counterblockslow:inst8|counter[14] ; counterblockslow:inst8|counter[16] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.259      ;
; 0.993 ; counterblockslow:inst8|counter[22] ; counterblockslow:inst8|counter[24] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.261      ;
; 0.994 ; vga_controller:inst1|h_count[10]   ; vga_controller:inst1|column[9]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.262      ;
; 0.995 ; vga_controller:inst1|h_count[10]   ; vga_controller:inst1|column[3]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.263      ;
; 0.996 ; vga_controller:inst1|h_count[10]   ; vga_controller:inst1|column[10]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.264      ;
; 1.054 ; vga_controller:inst1|v_count[0]    ; vga_controller:inst1|row[0]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.321      ;
; 1.072 ; counterblockslow:inst8|counter[1]  ; counterblockslow:inst8|counter[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.339      ;
; 1.073 ; counterblockslow:inst8|counter[5]  ; counterblockslow:inst8|counter[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.340      ;
; 1.074 ; counterblockslow:inst8|counter[3]  ; counterblockslow:inst8|counter[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.341      ;
; 1.077 ; counterblockslow:inst8|counter[1]  ; counterblockslow:inst8|counter[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.344      ;
; 1.078 ; counterblockslow:inst8|counter[9]  ; counterblockslow:inst8|counter[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.345      ;
; 1.078 ; counterblockslow:inst8|counter[5]  ; counterblockslow:inst8|counter[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.345      ;
; 1.079 ; counterblockslow:inst8|counter[17] ; counterblockslow:inst8|counter[19] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.347      ;
; 1.079 ; counterblockslow:inst8|counter[3]  ; counterblockslow:inst8|counter[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.346      ;
; 1.079 ; counterblockslow:inst8|counter[7]  ; counterblockslow:inst8|counter[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.346      ;
; 1.079 ; counterblockslow:inst8|counter[11] ; counterblockslow:inst8|counter[13] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.345      ;
; 1.081 ; counterblockslow:inst8|counter[21] ; counterblockslow:inst8|counter[23] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.349      ;
; 1.082 ; counterblockslow:inst8|counter[19] ; counterblockslow:inst8|counter[21] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.350      ;
; 1.084 ; counterblockslow:inst8|counter[17] ; counterblockslow:inst8|counter[20] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.352      ;
; 1.084 ; counterblockslow:inst8|counter[7]  ; counterblockslow:inst8|counter[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.351      ;
; 1.084 ; counterblockslow:inst8|counter[9]  ; counterblockslow:inst8|counter[12] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.350      ;
; 1.084 ; counterblockslow:inst8|counter[11] ; counterblockslow:inst8|counter[14] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.350      ;
; 1.086 ; counterblockslow:inst8|counter[21] ; counterblockslow:inst8|counter[24] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.354      ;
; 1.087 ; counterblockslow:inst8|counter[19] ; counterblockslow:inst8|counter[22] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.355      ;
; 1.088 ; counterblockslow:inst8|counter[2]  ; counterblockslow:inst8|counter[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.355      ;
; 1.091 ; counterblockslow:inst8|counter[0]  ; counterblockslow:inst8|counter[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.358      ;
; 1.092 ; counterblockslow:inst8|counter[4]  ; counterblockslow:inst8|counter[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.359      ;
; 1.093 ; counterblockslow:inst8|counter[15] ; counterblockslow:inst8|counter[17] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.361      ;
; 1.093 ; counterblockslow:inst8|counter[13] ; counterblockslow:inst8|counter[15] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.361      ;
; 1.093 ; counterblockslow:inst8|counter[2]  ; counterblockslow:inst8|counter[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.360      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                  ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                             ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------+
; 9.694 ; 9.882        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|blue[0]                  ;
; 9.694 ; 9.882        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|blue[1]                  ;
; 9.694 ; 9.882        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|blue[2]                  ;
; 9.694 ; 9.882        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|blue[3]                  ;
; 9.694 ; 9.882        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|blue[4]                  ;
; 9.694 ; 9.882        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|blue[5]                  ;
; 9.694 ; 9.882        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|blue[6]                  ;
; 9.694 ; 9.882        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|blue[7]                  ;
; 9.695 ; 9.883        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|green[0]                 ;
; 9.695 ; 9.883        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|green[1]                 ;
; 9.695 ; 9.883        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|green[2]                 ;
; 9.695 ; 9.883        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|green[3]                 ;
; 9.695 ; 9.883        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|green[4]                 ;
; 9.695 ; 9.883        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|green[5]                 ;
; 9.695 ; 9.883        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|green[6]                 ;
; 9.695 ; 9.883        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|green[7]                 ;
; 9.695 ; 9.883        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|red[0]                   ;
; 9.695 ; 9.883        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|red[1]                   ;
; 9.695 ; 9.883        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|red[2]                   ;
; 9.695 ; 9.883        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|red[3]                   ;
; 9.695 ; 9.883        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|red[4]                   ;
; 9.695 ; 9.883        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|red[5]                   ;
; 9.695 ; 9.883        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|red[6]                   ;
; 9.695 ; 9.883        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|red[7]                   ;
; 9.703 ; 9.891        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|CLK_1HZ     ;
; 9.703 ; 9.891        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[0]  ;
; 9.703 ; 9.891        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[10] ;
; 9.703 ; 9.891        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[11] ;
; 9.703 ; 9.891        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[12] ;
; 9.703 ; 9.891        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[13] ;
; 9.703 ; 9.891        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[14] ;
; 9.703 ; 9.891        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[15] ;
; 9.703 ; 9.891        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[16] ;
; 9.703 ; 9.891        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[17] ;
; 9.703 ; 9.891        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[18] ;
; 9.703 ; 9.891        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[19] ;
; 9.703 ; 9.891        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[1]  ;
; 9.703 ; 9.891        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[20] ;
; 9.703 ; 9.891        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[21] ;
; 9.703 ; 9.891        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[22] ;
; 9.703 ; 9.891        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[23] ;
; 9.703 ; 9.891        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[24] ;
; 9.703 ; 9.891        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[2]  ;
; 9.703 ; 9.891        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[3]  ;
; 9.703 ; 9.891        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[4]  ;
; 9.703 ; 9.891        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[5]  ;
; 9.703 ; 9.891        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[6]  ;
; 9.703 ; 9.891        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[7]  ;
; 9.703 ; 9.891        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[8]  ;
; 9.703 ; 9.891        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[9]  ;
; 9.703 ; 9.891        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; lrpusherVTWO:inst9|a[0]            ;
; 9.704 ; 9.892        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[31]    ;
; 9.704 ; 9.892        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[4]     ;
; 9.704 ; 9.892        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[5]     ;
; 9.704 ; 9.892        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[6]     ;
; 9.704 ; 9.892        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[0]        ;
; 9.704 ; 9.892        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[1]        ;
; 9.704 ; 9.892        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[2]        ;
; 9.704 ; 9.892        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[31]       ;
; 9.704 ; 9.892        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[3]        ;
; 9.704 ; 9.892        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[4]        ;
; 9.704 ; 9.892        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[5]        ;
; 9.704 ; 9.892        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[6]        ;
; 9.704 ; 9.892        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[7]        ;
; 9.704 ; 9.892        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[8]        ;
; 9.704 ; 9.892        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[9]        ;
; 9.704 ; 9.892        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[0]    ;
; 9.704 ; 9.892        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[10]   ;
; 9.704 ; 9.892        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[1]    ;
; 9.704 ; 9.892        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[2]    ;
; 9.704 ; 9.892        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[3]    ;
; 9.704 ; 9.892        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[4]    ;
; 9.704 ; 9.892        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[5]    ;
; 9.704 ; 9.892        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[6]    ;
; 9.704 ; 9.892        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[7]    ;
; 9.704 ; 9.892        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[8]    ;
; 9.704 ; 9.892        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[9]    ;
; 9.704 ; 9.892        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_sync        ;
; 9.705 ; 9.893        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[0]     ;
; 9.705 ; 9.893        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[10]    ;
; 9.705 ; 9.893        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[1]     ;
; 9.705 ; 9.893        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[2]     ;
; 9.705 ; 9.893        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[3]     ;
; 9.705 ; 9.893        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[7]     ;
; 9.705 ; 9.893        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[8]     ;
; 9.705 ; 9.893        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[9]     ;
; 9.705 ; 9.893        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|disp_ena      ;
; 9.705 ; 9.893        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[0]    ;
; 9.705 ; 9.893        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[10]   ;
; 9.705 ; 9.893        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[1]    ;
; 9.705 ; 9.893        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[2]    ;
; 9.705 ; 9.893        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[3]    ;
; 9.705 ; 9.893        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[4]    ;
; 9.705 ; 9.893        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[5]    ;
; 9.705 ; 9.893        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[6]    ;
; 9.705 ; 9.893        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[7]    ;
; 9.705 ; 9.893        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[8]    ;
; 9.705 ; 9.893        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[9]    ;
; 9.705 ; 9.893        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_sync        ;
; 9.819 ; 9.819        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                        ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; blue[*]   ; clk        ; 4.699 ; 4.530 ; Rise       ; clk             ;
;  blue[0]  ; clk        ; 4.195 ; 4.075 ; Rise       ; clk             ;
;  blue[1]  ; clk        ; 4.174 ; 4.055 ; Rise       ; clk             ;
;  blue[2]  ; clk        ; 4.532 ; 4.452 ; Rise       ; clk             ;
;  blue[3]  ; clk        ; 3.934 ; 3.827 ; Rise       ; clk             ;
;  blue[4]  ; clk        ; 3.883 ; 3.780 ; Rise       ; clk             ;
;  blue[5]  ; clk        ; 4.532 ; 4.456 ; Rise       ; clk             ;
;  blue[6]  ; clk        ; 4.526 ; 4.445 ; Rise       ; clk             ;
;  blue[7]  ; clk        ; 4.699 ; 4.530 ; Rise       ; clk             ;
; green[*]  ; clk        ; 4.861 ; 4.712 ; Rise       ; clk             ;
;  green[0] ; clk        ; 4.861 ; 4.712 ; Rise       ; clk             ;
;  green[1] ; clk        ; 3.832 ; 3.732 ; Rise       ; clk             ;
;  green[2] ; clk        ; 4.483 ; 4.403 ; Rise       ; clk             ;
;  green[3] ; clk        ; 3.836 ; 3.735 ; Rise       ; clk             ;
;  green[4] ; clk        ; 4.349 ; 4.224 ; Rise       ; clk             ;
;  green[5] ; clk        ; 4.362 ; 4.235 ; Rise       ; clk             ;
;  green[6] ; clk        ; 4.146 ; 4.027 ; Rise       ; clk             ;
;  green[7] ; clk        ; 4.105 ; 3.985 ; Rise       ; clk             ;
; h_sync    ; clk        ; 9.291 ; 9.234 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 2.809 ; 2.840 ; Rise       ; clk             ;
; red[*]    ; clk        ; 4.839 ; 4.691 ; Rise       ; clk             ;
;  red[0]   ; clk        ; 4.585 ; 4.410 ; Rise       ; clk             ;
;  red[1]   ; clk        ; 4.369 ; 4.214 ; Rise       ; clk             ;
;  red[2]   ; clk        ; 4.614 ; 4.440 ; Rise       ; clk             ;
;  red[3]   ; clk        ; 4.334 ; 4.191 ; Rise       ; clk             ;
;  red[4]   ; clk        ; 4.140 ; 4.019 ; Rise       ; clk             ;
;  red[5]   ; clk        ; 4.505 ; 4.420 ; Rise       ; clk             ;
;  red[6]   ; clk        ; 4.839 ; 4.691 ; Rise       ; clk             ;
;  red[7]   ; clk        ; 4.315 ; 4.183 ; Rise       ; clk             ;
; v_sync    ; clk        ; 8.655 ; 8.571 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 2.809 ; 2.840 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; blue[*]   ; clk        ; 3.285 ; 3.182 ; Rise       ; clk             ;
;  blue[0]  ; clk        ; 3.585 ; 3.465 ; Rise       ; clk             ;
;  blue[1]  ; clk        ; 3.565 ; 3.447 ; Rise       ; clk             ;
;  blue[2]  ; clk        ; 3.907 ; 3.827 ; Rise       ; clk             ;
;  blue[3]  ; clk        ; 3.334 ; 3.227 ; Rise       ; clk             ;
;  blue[4]  ; clk        ; 3.285 ; 3.182 ; Rise       ; clk             ;
;  blue[5]  ; clk        ; 3.908 ; 3.831 ; Rise       ; clk             ;
;  blue[6]  ; clk        ; 3.901 ; 3.820 ; Rise       ; clk             ;
;  blue[7]  ; clk        ; 4.068 ; 3.902 ; Rise       ; clk             ;
; green[*]  ; clk        ; 3.235 ; 3.134 ; Rise       ; clk             ;
;  green[0] ; clk        ; 4.223 ; 4.076 ; Rise       ; clk             ;
;  green[1] ; clk        ; 3.235 ; 3.134 ; Rise       ; clk             ;
;  green[2] ; clk        ; 3.861 ; 3.780 ; Rise       ; clk             ;
;  green[3] ; clk        ; 3.239 ; 3.137 ; Rise       ; clk             ;
;  green[4] ; clk        ; 3.733 ; 3.609 ; Rise       ; clk             ;
;  green[5] ; clk        ; 3.746 ; 3.620 ; Rise       ; clk             ;
;  green[6] ; clk        ; 3.536 ; 3.418 ; Rise       ; clk             ;
;  green[7] ; clk        ; 3.498 ; 3.380 ; Rise       ; clk             ;
; h_sync    ; clk        ; 8.475 ; 8.416 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 2.264 ; 2.295 ; Rise       ; clk             ;
; red[*]    ; clk        ; 3.531 ; 3.411 ; Rise       ; clk             ;
;  red[0]   ; clk        ; 3.958 ; 3.786 ; Rise       ; clk             ;
;  red[1]   ; clk        ; 3.751 ; 3.598 ; Rise       ; clk             ;
;  red[2]   ; clk        ; 3.987 ; 3.816 ; Rise       ; clk             ;
;  red[3]   ; clk        ; 3.717 ; 3.575 ; Rise       ; clk             ;
;  red[4]   ; clk        ; 3.531 ; 3.411 ; Rise       ; clk             ;
;  red[5]   ; clk        ; 3.881 ; 3.796 ; Rise       ; clk             ;
;  red[6]   ; clk        ; 4.202 ; 4.056 ; Rise       ; clk             ;
;  red[7]   ; clk        ; 3.698 ; 3.568 ; Rise       ; clk             ;
; v_sync    ; clk        ; 7.866 ; 7.781 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 2.264 ; 2.295 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 94.64 MHz ; 94.64 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 9.434 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.353 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.678 ; 0.000                            ;
+-------+-------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                  ;
+--------+--------------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 9.434  ; vga_controller:inst1|column[1] ; pong:inst|green[3] ; clk          ; clk         ; 20.000       ; -0.093     ; 10.472     ;
; 9.434  ; vga_controller:inst1|column[1] ; pong:inst|red[6]   ; clk          ; clk         ; 20.000       ; -0.093     ; 10.472     ;
; 9.435  ; vga_controller:inst1|column[1] ; pong:inst|green[1] ; clk          ; clk         ; 20.000       ; -0.093     ; 10.471     ;
; 9.436  ; vga_controller:inst1|column[1] ; pong:inst|red[7]   ; clk          ; clk         ; 20.000       ; -0.093     ; 10.470     ;
; 9.436  ; vga_controller:inst1|column[1] ; pong:inst|red[4]   ; clk          ; clk         ; 20.000       ; -0.093     ; 10.470     ;
; 9.437  ; vga_controller:inst1|column[1] ; pong:inst|red[2]   ; clk          ; clk         ; 20.000       ; -0.093     ; 10.469     ;
; 9.438  ; vga_controller:inst1|column[1] ; pong:inst|green[0] ; clk          ; clk         ; 20.000       ; -0.093     ; 10.468     ;
; 9.438  ; vga_controller:inst1|column[1] ; pong:inst|red[5]   ; clk          ; clk         ; 20.000       ; -0.093     ; 10.468     ;
; 9.440  ; vga_controller:inst1|column[1] ; pong:inst|red[3]   ; clk          ; clk         ; 20.000       ; -0.093     ; 10.466     ;
; 9.441  ; vga_controller:inst1|column[1] ; pong:inst|green[5] ; clk          ; clk         ; 20.000       ; -0.093     ; 10.465     ;
; 9.441  ; vga_controller:inst1|column[1] ; pong:inst|green[2] ; clk          ; clk         ; 20.000       ; -0.093     ; 10.465     ;
; 9.443  ; vga_controller:inst1|column[1] ; pong:inst|green[7] ; clk          ; clk         ; 20.000       ; -0.093     ; 10.463     ;
; 9.443  ; vga_controller:inst1|column[1] ; pong:inst|green[6] ; clk          ; clk         ; 20.000       ; -0.093     ; 10.463     ;
; 9.444  ; vga_controller:inst1|column[1] ; pong:inst|red[1]   ; clk          ; clk         ; 20.000       ; -0.093     ; 10.462     ;
; 9.445  ; vga_controller:inst1|column[1] ; pong:inst|green[4] ; clk          ; clk         ; 20.000       ; -0.093     ; 10.461     ;
; 9.604  ; vga_controller:inst1|column[0] ; pong:inst|green[3] ; clk          ; clk         ; 20.000       ; -0.095     ; 10.300     ;
; 9.604  ; vga_controller:inst1|column[0] ; pong:inst|red[6]   ; clk          ; clk         ; 20.000       ; -0.095     ; 10.300     ;
; 9.605  ; vga_controller:inst1|column[0] ; pong:inst|green[1] ; clk          ; clk         ; 20.000       ; -0.095     ; 10.299     ;
; 9.606  ; vga_controller:inst1|column[0] ; pong:inst|red[7]   ; clk          ; clk         ; 20.000       ; -0.095     ; 10.298     ;
; 9.606  ; vga_controller:inst1|column[0] ; pong:inst|red[4]   ; clk          ; clk         ; 20.000       ; -0.095     ; 10.298     ;
; 9.607  ; vga_controller:inst1|column[0] ; pong:inst|red[2]   ; clk          ; clk         ; 20.000       ; -0.095     ; 10.297     ;
; 9.608  ; vga_controller:inst1|column[0] ; pong:inst|green[0] ; clk          ; clk         ; 20.000       ; -0.095     ; 10.296     ;
; 9.608  ; vga_controller:inst1|column[0] ; pong:inst|red[5]   ; clk          ; clk         ; 20.000       ; -0.095     ; 10.296     ;
; 9.610  ; vga_controller:inst1|column[0] ; pong:inst|red[3]   ; clk          ; clk         ; 20.000       ; -0.095     ; 10.294     ;
; 9.611  ; vga_controller:inst1|column[0] ; pong:inst|green[5] ; clk          ; clk         ; 20.000       ; -0.095     ; 10.293     ;
; 9.611  ; vga_controller:inst1|column[0] ; pong:inst|green[2] ; clk          ; clk         ; 20.000       ; -0.095     ; 10.293     ;
; 9.613  ; vga_controller:inst1|column[0] ; pong:inst|green[7] ; clk          ; clk         ; 20.000       ; -0.095     ; 10.291     ;
; 9.613  ; vga_controller:inst1|column[0] ; pong:inst|green[6] ; clk          ; clk         ; 20.000       ; -0.095     ; 10.291     ;
; 9.614  ; vga_controller:inst1|column[0] ; pong:inst|red[1]   ; clk          ; clk         ; 20.000       ; -0.095     ; 10.290     ;
; 9.615  ; vga_controller:inst1|column[0] ; pong:inst|green[4] ; clk          ; clk         ; 20.000       ; -0.095     ; 10.289     ;
; 9.728  ; lrpusherVTWO:inst9|a[0]        ; pong:inst|green[3] ; clk          ; clk         ; 20.000       ; -0.090     ; 10.181     ;
; 9.728  ; lrpusherVTWO:inst9|a[0]        ; pong:inst|red[6]   ; clk          ; clk         ; 20.000       ; -0.090     ; 10.181     ;
; 9.729  ; lrpusherVTWO:inst9|a[0]        ; pong:inst|green[1] ; clk          ; clk         ; 20.000       ; -0.090     ; 10.180     ;
; 9.730  ; lrpusherVTWO:inst9|a[0]        ; pong:inst|red[7]   ; clk          ; clk         ; 20.000       ; -0.090     ; 10.179     ;
; 9.730  ; lrpusherVTWO:inst9|a[0]        ; pong:inst|red[4]   ; clk          ; clk         ; 20.000       ; -0.090     ; 10.179     ;
; 9.731  ; lrpusherVTWO:inst9|a[0]        ; pong:inst|red[2]   ; clk          ; clk         ; 20.000       ; -0.090     ; 10.178     ;
; 9.732  ; lrpusherVTWO:inst9|a[0]        ; pong:inst|green[0] ; clk          ; clk         ; 20.000       ; -0.090     ; 10.177     ;
; 9.732  ; lrpusherVTWO:inst9|a[0]        ; pong:inst|red[5]   ; clk          ; clk         ; 20.000       ; -0.090     ; 10.177     ;
; 9.734  ; lrpusherVTWO:inst9|a[0]        ; pong:inst|red[3]   ; clk          ; clk         ; 20.000       ; -0.090     ; 10.175     ;
; 9.735  ; lrpusherVTWO:inst9|a[0]        ; pong:inst|green[5] ; clk          ; clk         ; 20.000       ; -0.090     ; 10.174     ;
; 9.735  ; lrpusherVTWO:inst9|a[0]        ; pong:inst|green[2] ; clk          ; clk         ; 20.000       ; -0.090     ; 10.174     ;
; 9.737  ; lrpusherVTWO:inst9|a[0]        ; pong:inst|green[7] ; clk          ; clk         ; 20.000       ; -0.090     ; 10.172     ;
; 9.737  ; lrpusherVTWO:inst9|a[0]        ; pong:inst|green[6] ; clk          ; clk         ; 20.000       ; -0.090     ; 10.172     ;
; 9.738  ; lrpusherVTWO:inst9|a[0]        ; pong:inst|red[1]   ; clk          ; clk         ; 20.000       ; -0.090     ; 10.171     ;
; 9.739  ; lrpusherVTWO:inst9|a[0]        ; pong:inst|green[4] ; clk          ; clk         ; 20.000       ; -0.090     ; 10.170     ;
; 9.978  ; vga_controller:inst1|column[1] ; pong:inst|blue[3]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.941      ;
; 9.980  ; vga_controller:inst1|column[1] ; pong:inst|blue[4]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.939      ;
; 9.981  ; vga_controller:inst1|column[1] ; pong:inst|blue[2]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.938      ;
; 9.982  ; vga_controller:inst1|column[1] ; pong:inst|blue[5]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.937      ;
; 9.987  ; vga_controller:inst1|column[1] ; pong:inst|blue[7]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.932      ;
; 9.988  ; vga_controller:inst1|column[1] ; pong:inst|red[0]   ; clk          ; clk         ; 20.000       ; -0.093     ; 9.918      ;
; 9.988  ; vga_controller:inst1|column[1] ; pong:inst|blue[6]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.931      ;
; 9.989  ; vga_controller:inst1|column[1] ; pong:inst|blue[1]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.930      ;
; 10.049 ; vga_controller:inst1|column[3] ; pong:inst|green[3] ; clk          ; clk         ; 20.000       ; -0.095     ; 9.855      ;
; 10.049 ; vga_controller:inst1|column[3] ; pong:inst|red[6]   ; clk          ; clk         ; 20.000       ; -0.095     ; 9.855      ;
; 10.050 ; vga_controller:inst1|column[3] ; pong:inst|green[1] ; clk          ; clk         ; 20.000       ; -0.095     ; 9.854      ;
; 10.051 ; vga_controller:inst1|column[3] ; pong:inst|red[7]   ; clk          ; clk         ; 20.000       ; -0.095     ; 9.853      ;
; 10.051 ; vga_controller:inst1|column[3] ; pong:inst|red[4]   ; clk          ; clk         ; 20.000       ; -0.095     ; 9.853      ;
; 10.052 ; vga_controller:inst1|column[3] ; pong:inst|red[2]   ; clk          ; clk         ; 20.000       ; -0.095     ; 9.852      ;
; 10.053 ; vga_controller:inst1|column[3] ; pong:inst|green[0] ; clk          ; clk         ; 20.000       ; -0.095     ; 9.851      ;
; 10.053 ; vga_controller:inst1|column[3] ; pong:inst|red[5]   ; clk          ; clk         ; 20.000       ; -0.095     ; 9.851      ;
; 10.055 ; vga_controller:inst1|column[3] ; pong:inst|red[3]   ; clk          ; clk         ; 20.000       ; -0.095     ; 9.849      ;
; 10.056 ; vga_controller:inst1|column[3] ; pong:inst|green[5] ; clk          ; clk         ; 20.000       ; -0.095     ; 9.848      ;
; 10.056 ; vga_controller:inst1|column[3] ; pong:inst|green[2] ; clk          ; clk         ; 20.000       ; -0.095     ; 9.848      ;
; 10.058 ; vga_controller:inst1|column[3] ; pong:inst|green[7] ; clk          ; clk         ; 20.000       ; -0.095     ; 9.846      ;
; 10.058 ; vga_controller:inst1|column[3] ; pong:inst|green[6] ; clk          ; clk         ; 20.000       ; -0.095     ; 9.846      ;
; 10.059 ; vga_controller:inst1|column[3] ; pong:inst|red[1]   ; clk          ; clk         ; 20.000       ; -0.095     ; 9.845      ;
; 10.060 ; vga_controller:inst1|column[3] ; pong:inst|green[4] ; clk          ; clk         ; 20.000       ; -0.095     ; 9.844      ;
; 10.123 ; vga_controller:inst1|row[4]    ; pong:inst|green[3] ; clk          ; clk         ; 20.000       ; -0.095     ; 9.781      ;
; 10.124 ; vga_controller:inst1|row[4]    ; pong:inst|red[6]   ; clk          ; clk         ; 20.000       ; -0.095     ; 9.780      ;
; 10.124 ; vga_controller:inst1|row[5]    ; pong:inst|green[3] ; clk          ; clk         ; 20.000       ; -0.095     ; 9.780      ;
; 10.125 ; vga_controller:inst1|row[4]    ; pong:inst|green[1] ; clk          ; clk         ; 20.000       ; -0.095     ; 9.779      ;
; 10.125 ; vga_controller:inst1|row[5]    ; pong:inst|red[6]   ; clk          ; clk         ; 20.000       ; -0.095     ; 9.779      ;
; 10.126 ; vga_controller:inst1|row[4]    ; pong:inst|red[7]   ; clk          ; clk         ; 20.000       ; -0.095     ; 9.778      ;
; 10.126 ; vga_controller:inst1|row[4]    ; pong:inst|red[4]   ; clk          ; clk         ; 20.000       ; -0.095     ; 9.778      ;
; 10.126 ; vga_controller:inst1|row[5]    ; pong:inst|green[1] ; clk          ; clk         ; 20.000       ; -0.095     ; 9.778      ;
; 10.127 ; vga_controller:inst1|row[4]    ; pong:inst|red[2]   ; clk          ; clk         ; 20.000       ; -0.095     ; 9.777      ;
; 10.127 ; vga_controller:inst1|row[5]    ; pong:inst|red[7]   ; clk          ; clk         ; 20.000       ; -0.095     ; 9.777      ;
; 10.127 ; vga_controller:inst1|row[5]    ; pong:inst|red[4]   ; clk          ; clk         ; 20.000       ; -0.095     ; 9.777      ;
; 10.128 ; vga_controller:inst1|row[4]    ; pong:inst|green[0] ; clk          ; clk         ; 20.000       ; -0.095     ; 9.776      ;
; 10.128 ; vga_controller:inst1|row[4]    ; pong:inst|red[5]   ; clk          ; clk         ; 20.000       ; -0.095     ; 9.776      ;
; 10.128 ; vga_controller:inst1|row[5]    ; pong:inst|red[2]   ; clk          ; clk         ; 20.000       ; -0.095     ; 9.776      ;
; 10.129 ; vga_controller:inst1|row[5]    ; pong:inst|green[0] ; clk          ; clk         ; 20.000       ; -0.095     ; 9.775      ;
; 10.129 ; vga_controller:inst1|row[5]    ; pong:inst|red[5]   ; clk          ; clk         ; 20.000       ; -0.095     ; 9.775      ;
; 10.130 ; vga_controller:inst1|row[4]    ; pong:inst|red[3]   ; clk          ; clk         ; 20.000       ; -0.095     ; 9.774      ;
; 10.131 ; vga_controller:inst1|row[4]    ; pong:inst|green[5] ; clk          ; clk         ; 20.000       ; -0.095     ; 9.773      ;
; 10.131 ; vga_controller:inst1|row[4]    ; pong:inst|green[2] ; clk          ; clk         ; 20.000       ; -0.095     ; 9.773      ;
; 10.131 ; vga_controller:inst1|row[5]    ; pong:inst|red[3]   ; clk          ; clk         ; 20.000       ; -0.095     ; 9.773      ;
; 10.132 ; vga_controller:inst1|row[5]    ; pong:inst|green[5] ; clk          ; clk         ; 20.000       ; -0.095     ; 9.772      ;
; 10.132 ; vga_controller:inst1|row[5]    ; pong:inst|green[2] ; clk          ; clk         ; 20.000       ; -0.095     ; 9.772      ;
; 10.133 ; vga_controller:inst1|row[4]    ; pong:inst|green[7] ; clk          ; clk         ; 20.000       ; -0.095     ; 9.771      ;
; 10.134 ; vga_controller:inst1|row[4]    ; pong:inst|green[6] ; clk          ; clk         ; 20.000       ; -0.095     ; 9.770      ;
; 10.134 ; vga_controller:inst1|row[4]    ; pong:inst|red[1]   ; clk          ; clk         ; 20.000       ; -0.095     ; 9.770      ;
; 10.134 ; vga_controller:inst1|row[5]    ; pong:inst|green[7] ; clk          ; clk         ; 20.000       ; -0.095     ; 9.770      ;
; 10.135 ; vga_controller:inst1|row[4]    ; pong:inst|green[4] ; clk          ; clk         ; 20.000       ; -0.095     ; 9.769      ;
; 10.135 ; vga_controller:inst1|row[5]    ; pong:inst|green[6] ; clk          ; clk         ; 20.000       ; -0.095     ; 9.769      ;
; 10.135 ; vga_controller:inst1|row[5]    ; pong:inst|red[1]   ; clk          ; clk         ; 20.000       ; -0.095     ; 9.769      ;
; 10.136 ; vga_controller:inst1|row[5]    ; pong:inst|green[4] ; clk          ; clk         ; 20.000       ; -0.095     ; 9.768      ;
; 10.140 ; vga_controller:inst1|row[3]    ; pong:inst|green[3] ; clk          ; clk         ; 20.000       ; -0.095     ; 9.764      ;
; 10.141 ; vga_controller:inst1|row[3]    ; pong:inst|red[6]   ; clk          ; clk         ; 20.000       ; -0.095     ; 9.763      ;
+--------+--------------------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.353 ; counterblockslow:inst8|CLK_1HZ     ; counterblockslow:inst8|CLK_1HZ     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[0]    ; vga_controller:inst1|v_count[0]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[10]   ; vga_controller:inst1|v_count[10]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.386 ; counterblockslow:inst8|counter[24] ; counterblockslow:inst8|counter[24] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.630      ;
; 0.578 ; counterblockslow:inst8|counter[1]  ; counterblockslow:inst8|counter[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.822      ;
; 0.579 ; counterblockslow:inst8|counter[2]  ; counterblockslow:inst8|counter[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.823      ;
; 0.582 ; counterblockslow:inst8|counter[3]  ; counterblockslow:inst8|counter[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.826      ;
; 0.582 ; counterblockslow:inst8|counter[5]  ; counterblockslow:inst8|counter[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.826      ;
; 0.583 ; counterblockslow:inst8|counter[9]  ; counterblockslow:inst8|counter[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.827      ;
; 0.583 ; counterblockslow:inst8|counter[11] ; counterblockslow:inst8|counter[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.827      ;
; 0.584 ; counterblockslow:inst8|counter[4]  ; counterblockslow:inst8|counter[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.828      ;
; 0.585 ; counterblockslow:inst8|counter[17] ; counterblockslow:inst8|counter[17] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.829      ;
; 0.585 ; counterblockslow:inst8|counter[7]  ; counterblockslow:inst8|counter[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.829      ;
; 0.586 ; counterblockslow:inst8|counter[23] ; counterblockslow:inst8|counter[23] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.830      ;
; 0.587 ; counterblockslow:inst8|counter[18] ; counterblockslow:inst8|counter[18] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.831      ;
; 0.588 ; counterblockslow:inst8|counter[8]  ; counterblockslow:inst8|counter[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.832      ;
; 0.588 ; counterblockslow:inst8|counter[10] ; counterblockslow:inst8|counter[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.832      ;
; 0.589 ; counterblockslow:inst8|counter[19] ; counterblockslow:inst8|counter[19] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.833      ;
; 0.589 ; counterblockslow:inst8|counter[21] ; counterblockslow:inst8|counter[21] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.833      ;
; 0.590 ; counterblockslow:inst8|counter[6]  ; counterblockslow:inst8|counter[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.834      ;
; 0.590 ; counterblockslow:inst8|counter[16] ; counterblockslow:inst8|counter[16] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.834      ;
; 0.591 ; counterblockslow:inst8|counter[20] ; counterblockslow:inst8|counter[20] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.835      ;
; 0.598 ; counterblockslow:inst8|counter[15] ; counterblockslow:inst8|counter[15] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.842      ;
; 0.601 ; counterblockslow:inst8|counter[13] ; counterblockslow:inst8|counter[13] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.845      ;
; 0.602 ; counterblockslow:inst8|counter[12] ; counterblockslow:inst8|counter[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.846      ;
; 0.603 ; counterblockslow:inst8|counter[14] ; counterblockslow:inst8|counter[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.847      ;
; 0.604 ; counterblockslow:inst8|counter[0]  ; counterblockslow:inst8|counter[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.848      ;
; 0.605 ; counterblockslow:inst8|counter[22] ; counterblockslow:inst8|counter[22] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.849      ;
; 0.645 ; vga_controller:inst1|v_count[9]    ; vga_controller:inst1|row[9]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.887      ;
; 0.648 ; vga_controller:inst1|v_count[7]    ; vga_controller:inst1|row[7]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.890      ;
; 0.663 ; vga_controller:inst1|v_count[8]    ; vga_controller:inst1|row[8]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.905      ;
; 0.816 ; vga_controller:inst1|v_count[1]    ; vga_controller:inst1|row[1]        ; clk          ; clk         ; 0.000        ; 0.074      ; 1.061      ;
; 0.824 ; vga_controller:inst1|h_count[10]   ; vga_controller:inst1|column[1]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.067      ;
; 0.864 ; counterblockslow:inst8|counter[1]  ; counterblockslow:inst8|counter[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.108      ;
; 0.867 ; counterblockslow:inst8|counter[2]  ; counterblockslow:inst8|counter[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.111      ;
; 0.869 ; counterblockslow:inst8|counter[3]  ; counterblockslow:inst8|counter[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.113      ;
; 0.869 ; counterblockslow:inst8|counter[9]  ; counterblockslow:inst8|counter[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.113      ;
; 0.869 ; counterblockslow:inst8|counter[5]  ; counterblockslow:inst8|counter[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.113      ;
; 0.869 ; counterblockslow:inst8|counter[11] ; counterblockslow:inst8|counter[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.113      ;
; 0.871 ; counterblockslow:inst8|counter[17] ; counterblockslow:inst8|counter[18] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.115      ;
; 0.871 ; counterblockslow:inst8|counter[7]  ; counterblockslow:inst8|counter[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.115      ;
; 0.871 ; counterblockslow:inst8|counter[0]  ; counterblockslow:inst8|counter[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.115      ;
; 0.872 ; counterblockslow:inst8|counter[23] ; counterblockslow:inst8|counter[24] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.116      ;
; 0.872 ; counterblockslow:inst8|counter[4]  ; counterblockslow:inst8|counter[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.116      ;
; 0.875 ; counterblockslow:inst8|counter[18] ; counterblockslow:inst8|counter[19] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.119      ;
; 0.876 ; counterblockslow:inst8|counter[19] ; counterblockslow:inst8|counter[20] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.120      ;
; 0.876 ; counterblockslow:inst8|counter[8]  ; counterblockslow:inst8|counter[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.120      ;
; 0.876 ; counterblockslow:inst8|counter[10] ; counterblockslow:inst8|counter[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.120      ;
; 0.876 ; counterblockslow:inst8|counter[21] ; counterblockslow:inst8|counter[22] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.120      ;
; 0.878 ; counterblockslow:inst8|counter[16] ; counterblockslow:inst8|counter[17] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.122      ;
; 0.878 ; counterblockslow:inst8|counter[6]  ; counterblockslow:inst8|counter[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.122      ;
; 0.878 ; counterblockslow:inst8|counter[2]  ; counterblockslow:inst8|counter[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.122      ;
; 0.879 ; counterblockslow:inst8|counter[20] ; counterblockslow:inst8|counter[21] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.123      ;
; 0.882 ; counterblockslow:inst8|counter[0]  ; counterblockslow:inst8|counter[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.126      ;
; 0.883 ; counterblockslow:inst8|counter[4]  ; counterblockslow:inst8|counter[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.127      ;
; 0.884 ; counterblockslow:inst8|counter[15] ; counterblockslow:inst8|counter[16] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.128      ;
; 0.886 ; counterblockslow:inst8|counter[18] ; counterblockslow:inst8|counter[20] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.130      ;
; 0.887 ; counterblockslow:inst8|counter[8]  ; counterblockslow:inst8|counter[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.131      ;
; 0.887 ; counterblockslow:inst8|counter[10] ; counterblockslow:inst8|counter[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.131      ;
; 0.888 ; counterblockslow:inst8|counter[13] ; counterblockslow:inst8|counter[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.132      ;
; 0.889 ; counterblockslow:inst8|counter[16] ; counterblockslow:inst8|counter[18] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.133      ;
; 0.889 ; counterblockslow:inst8|counter[6]  ; counterblockslow:inst8|counter[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.133      ;
; 0.890 ; counterblockslow:inst8|counter[12] ; counterblockslow:inst8|counter[13] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.134      ;
; 0.890 ; counterblockslow:inst8|counter[20] ; counterblockslow:inst8|counter[22] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.134      ;
; 0.891 ; vga_controller:inst1|h_count[10]   ; vga_controller:inst1|column[7]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.136      ;
; 0.891 ; vga_controller:inst1|h_count[10]   ; vga_controller:inst1|column[8]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.136      ;
; 0.891 ; counterblockslow:inst8|counter[14] ; counterblockslow:inst8|counter[15] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.135      ;
; 0.892 ; vga_controller:inst1|h_count[10]   ; vga_controller:inst1|column[2]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.137      ;
; 0.893 ; counterblockslow:inst8|counter[22] ; counterblockslow:inst8|counter[23] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.137      ;
; 0.897 ; vga_controller:inst1|h_count[10]   ; vga_controller:inst1|column[3]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.142      ;
; 0.897 ; vga_controller:inst1|h_count[10]   ; vga_controller:inst1|column[9]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.142      ;
; 0.898 ; vga_controller:inst1|h_count[10]   ; vga_controller:inst1|column[10]    ; clk          ; clk         ; 0.000        ; 0.074      ; 1.143      ;
; 0.901 ; counterblockslow:inst8|counter[12] ; counterblockslow:inst8|counter[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.145      ;
; 0.902 ; counterblockslow:inst8|counter[14] ; counterblockslow:inst8|counter[16] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.146      ;
; 0.904 ; counterblockslow:inst8|counter[22] ; counterblockslow:inst8|counter[24] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.148      ;
; 0.943 ; vga_controller:inst1|v_count[0]    ; vga_controller:inst1|row[0]        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.186      ;
; 0.963 ; counterblockslow:inst8|counter[1]  ; counterblockslow:inst8|counter[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.207      ;
; 0.968 ; counterblockslow:inst8|counter[3]  ; counterblockslow:inst8|counter[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.212      ;
; 0.968 ; counterblockslow:inst8|counter[9]  ; counterblockslow:inst8|counter[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.212      ;
; 0.968 ; counterblockslow:inst8|counter[5]  ; counterblockslow:inst8|counter[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.212      ;
; 0.968 ; counterblockslow:inst8|counter[11] ; counterblockslow:inst8|counter[13] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.212      ;
; 0.970 ; counterblockslow:inst8|counter[17] ; counterblockslow:inst8|counter[19] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.214      ;
; 0.970 ; counterblockslow:inst8|counter[7]  ; counterblockslow:inst8|counter[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.214      ;
; 0.974 ; counterblockslow:inst8|counter[1]  ; counterblockslow:inst8|counter[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.218      ;
; 0.975 ; counterblockslow:inst8|counter[19] ; counterblockslow:inst8|counter[21] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.219      ;
; 0.975 ; counterblockslow:inst8|counter[21] ; counterblockslow:inst8|counter[23] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.219      ;
; 0.977 ; counterblockslow:inst8|counter[2]  ; counterblockslow:inst8|counter[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.221      ;
; 0.979 ; counterblockslow:inst8|counter[3]  ; counterblockslow:inst8|counter[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.223      ;
; 0.979 ; counterblockslow:inst8|counter[9]  ; counterblockslow:inst8|counter[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.223      ;
; 0.979 ; counterblockslow:inst8|counter[5]  ; counterblockslow:inst8|counter[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.223      ;
; 0.979 ; counterblockslow:inst8|counter[11] ; counterblockslow:inst8|counter[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.223      ;
; 0.981 ; counterblockslow:inst8|counter[17] ; counterblockslow:inst8|counter[20] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.225      ;
; 0.981 ; counterblockslow:inst8|counter[7]  ; counterblockslow:inst8|counter[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.225      ;
; 0.981 ; counterblockslow:inst8|counter[0]  ; counterblockslow:inst8|counter[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.225      ;
; 0.982 ; counterblockslow:inst8|counter[4]  ; counterblockslow:inst8|counter[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.226      ;
; 0.983 ; counterblockslow:inst8|counter[15] ; counterblockslow:inst8|counter[17] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.227      ;
; 0.984 ; vga_controller:inst1|v_count[10]   ; vga_controller:inst1|v_sync        ; clk          ; clk         ; 0.000        ; 0.074      ; 1.229      ;
; 0.985 ; counterblockslow:inst8|counter[18] ; counterblockslow:inst8|counter[21] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.229      ;
; 0.986 ; counterblockslow:inst8|counter[19] ; counterblockslow:inst8|counter[22] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.230      ;
; 0.986 ; counterblockslow:inst8|counter[21] ; counterblockslow:inst8|counter[24] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.230      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                  ;
+-------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                            ;
+-------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------+
; 9.678 ; 9.864        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|green[0]                                ;
; 9.678 ; 9.864        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|green[1]                                ;
; 9.678 ; 9.864        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|green[2]                                ;
; 9.678 ; 9.864        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|green[3]                                ;
; 9.678 ; 9.864        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|green[4]                                ;
; 9.678 ; 9.864        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|green[5]                                ;
; 9.678 ; 9.864        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|green[6]                                ;
; 9.678 ; 9.864        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|green[7]                                ;
; 9.678 ; 9.864        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|red[0]                                  ;
; 9.678 ; 9.864        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|red[1]                                  ;
; 9.678 ; 9.864        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|red[2]                                  ;
; 9.678 ; 9.864        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|red[3]                                  ;
; 9.678 ; 9.864        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|red[4]                                  ;
; 9.678 ; 9.864        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|red[5]                                  ;
; 9.678 ; 9.864        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|red[6]                                  ;
; 9.678 ; 9.864        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|red[7]                                  ;
; 9.679 ; 9.865        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|blue[0]                                 ;
; 9.679 ; 9.865        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|blue[1]                                 ;
; 9.679 ; 9.865        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|blue[2]                                 ;
; 9.679 ; 9.865        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|blue[3]                                 ;
; 9.679 ; 9.865        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|blue[4]                                 ;
; 9.679 ; 9.865        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|blue[5]                                 ;
; 9.679 ; 9.865        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|blue[6]                                 ;
; 9.679 ; 9.865        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|blue[7]                                 ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|CLK_1HZ                    ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[0]                 ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[10]                ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[11]                ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[12]                ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[13]                ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[14]                ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[15]                ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[16]                ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[17]                ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[18]                ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[19]                ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[1]                 ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[20]                ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[21]                ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[22]                ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[23]                ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[24]                ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[2]                 ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[3]                 ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[4]                 ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[5]                 ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[6]                 ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[7]                 ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[8]                 ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[9]                 ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[0]                    ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[10]                   ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[1]                    ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[2]                    ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[31]                   ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[3]                    ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[4]                    ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[5]                    ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[6]                    ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[7]                    ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[8]                    ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[9]                    ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|disp_ena                     ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[0]                   ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[10]                  ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[1]                   ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[2]                   ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[3]                   ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[4]                   ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[5]                   ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[6]                   ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[7]                   ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[8]                   ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[9]                   ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_sync                       ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[0]                       ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[1]                       ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[2]                       ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[31]                      ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[3]                       ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[4]                       ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[5]                       ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[6]                       ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[7]                       ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[8]                       ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[9]                       ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[0]                   ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[10]                  ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[1]                   ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[2]                   ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[3]                   ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[4]                   ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[5]                   ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[6]                   ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[7]                   ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[8]                   ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[9]                   ;
; 9.683 ; 9.869        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_sync                       ;
; 9.684 ; 9.870        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; lrpusherVTWO:inst9|a[0]                           ;
; 9.799 ; 9.799        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; blue[*]   ; clk        ; 4.374 ; 4.157 ; Rise       ; clk             ;
;  blue[0]  ; clk        ; 3.909 ; 3.748 ; Rise       ; clk             ;
;  blue[1]  ; clk        ; 3.893 ; 3.734 ; Rise       ; clk             ;
;  blue[2]  ; clk        ; 4.228 ; 4.088 ; Rise       ; clk             ;
;  blue[3]  ; clk        ; 3.665 ; 3.529 ; Rise       ; clk             ;
;  blue[4]  ; clk        ; 3.613 ; 3.488 ; Rise       ; clk             ;
;  blue[5]  ; clk        ; 4.216 ; 4.090 ; Rise       ; clk             ;
;  blue[6]  ; clk        ; 4.216 ; 4.078 ; Rise       ; clk             ;
;  blue[7]  ; clk        ; 4.374 ; 4.157 ; Rise       ; clk             ;
; green[*]  ; clk        ; 4.556 ; 4.311 ; Rise       ; clk             ;
;  green[0] ; clk        ; 4.556 ; 4.311 ; Rise       ; clk             ;
;  green[1] ; clk        ; 3.560 ; 3.435 ; Rise       ; clk             ;
;  green[2] ; clk        ; 4.177 ; 4.036 ; Rise       ; clk             ;
;  green[3] ; clk        ; 3.565 ; 3.437 ; Rise       ; clk             ;
;  green[4] ; clk        ; 4.061 ; 3.877 ; Rise       ; clk             ;
;  green[5] ; clk        ; 4.074 ; 3.888 ; Rise       ; clk             ;
;  green[6] ; clk        ; 3.856 ; 3.698 ; Rise       ; clk             ;
;  green[7] ; clk        ; 3.825 ; 3.667 ; Rise       ; clk             ;
; h_sync    ; clk        ; 8.691 ; 8.370 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 2.621 ; 2.670 ; Rise       ; clk             ;
; red[*]    ; clk        ; 4.532 ; 4.291 ; Rise       ; clk             ;
;  red[0]   ; clk        ; 4.264 ; 4.041 ; Rise       ; clk             ;
;  red[1]   ; clk        ; 4.059 ; 3.868 ; Rise       ; clk             ;
;  red[2]   ; clk        ; 4.296 ; 4.071 ; Rise       ; clk             ;
;  red[3]   ; clk        ; 4.029 ; 3.850 ; Rise       ; clk             ;
;  red[4]   ; clk        ; 3.852 ; 3.692 ; Rise       ; clk             ;
;  red[5]   ; clk        ; 4.192 ; 4.055 ; Rise       ; clk             ;
;  red[6]   ; clk        ; 4.532 ; 4.291 ; Rise       ; clk             ;
;  red[7]   ; clk        ; 4.028 ; 3.835 ; Rise       ; clk             ;
; v_sync    ; clk        ; 8.090 ; 7.787 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 2.621 ; 2.670 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; blue[*]   ; clk        ; 3.065 ; 2.941 ; Rise       ; clk             ;
;  blue[0]  ; clk        ; 3.349 ; 3.191 ; Rise       ; clk             ;
;  blue[1]  ; clk        ; 3.334 ; 3.177 ; Rise       ; clk             ;
;  blue[2]  ; clk        ; 3.654 ; 3.516 ; Rise       ; clk             ;
;  blue[3]  ; clk        ; 3.114 ; 2.980 ; Rise       ; clk             ;
;  blue[4]  ; clk        ; 3.065 ; 2.941 ; Rise       ; clk             ;
;  blue[5]  ; clk        ; 3.643 ; 3.518 ; Rise       ; clk             ;
;  blue[6]  ; clk        ; 3.642 ; 3.506 ; Rise       ; clk             ;
;  blue[7]  ; clk        ; 3.794 ; 3.582 ; Rise       ; clk             ;
; green[*]  ; clk        ; 3.011 ; 2.887 ; Rise       ; clk             ;
;  green[0] ; clk        ; 3.967 ; 3.728 ; Rise       ; clk             ;
;  green[1] ; clk        ; 3.011 ; 2.887 ; Rise       ; clk             ;
;  green[2] ; clk        ; 3.605 ; 3.465 ; Rise       ; clk             ;
;  green[3] ; clk        ; 3.016 ; 2.889 ; Rise       ; clk             ;
;  green[4] ; clk        ; 3.493 ; 3.314 ; Rise       ; clk             ;
;  green[5] ; clk        ; 3.506 ; 3.324 ; Rise       ; clk             ;
;  green[6] ; clk        ; 3.296 ; 3.140 ; Rise       ; clk             ;
;  green[7] ; clk        ; 3.267 ; 3.112 ; Rise       ; clk             ;
; h_sync    ; clk        ; 7.936 ; 7.625 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 2.120 ; 2.170 ; Rise       ; clk             ;
; red[*]    ; clk        ; 3.292 ; 3.134 ; Rise       ; clk             ;
;  red[0]   ; clk        ; 3.687 ; 3.469 ; Rise       ; clk             ;
;  red[1]   ; clk        ; 3.491 ; 3.304 ; Rise       ; clk             ;
;  red[2]   ; clk        ; 3.719 ; 3.499 ; Rise       ; clk             ;
;  red[3]   ; clk        ; 3.462 ; 3.285 ; Rise       ; clk             ;
;  red[4]   ; clk        ; 3.292 ; 3.134 ; Rise       ; clk             ;
;  red[5]   ; clk        ; 3.618 ; 3.483 ; Rise       ; clk             ;
;  red[6]   ; clk        ; 3.944 ; 3.710 ; Rise       ; clk             ;
;  red[7]   ; clk        ; 3.460 ; 3.271 ; Rise       ; clk             ;
; v_sync    ; clk        ; 7.361 ; 7.067 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 2.120 ; 2.170 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 14.247 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.180 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.214 ; 0.000                            ;
+-------+-------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                  ;
+--------+--------------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 14.247 ; vga_controller:inst1|column[0] ; pong:inst|green[3] ; clk          ; clk         ; 20.000       ; -0.057     ; 5.683      ;
; 14.248 ; vga_controller:inst1|column[0] ; pong:inst|green[1] ; clk          ; clk         ; 20.000       ; -0.057     ; 5.682      ;
; 14.248 ; vga_controller:inst1|column[0] ; pong:inst|red[6]   ; clk          ; clk         ; 20.000       ; -0.057     ; 5.682      ;
; 14.249 ; vga_controller:inst1|column[0] ; pong:inst|red[4]   ; clk          ; clk         ; 20.000       ; -0.057     ; 5.681      ;
; 14.250 ; vga_controller:inst1|column[0] ; pong:inst|red[7]   ; clk          ; clk         ; 20.000       ; -0.057     ; 5.680      ;
; 14.251 ; vga_controller:inst1|column[0] ; pong:inst|red[5]   ; clk          ; clk         ; 20.000       ; -0.057     ; 5.679      ;
; 14.251 ; vga_controller:inst1|column[0] ; pong:inst|red[2]   ; clk          ; clk         ; 20.000       ; -0.057     ; 5.679      ;
; 14.252 ; vga_controller:inst1|column[0] ; pong:inst|green[0] ; clk          ; clk         ; 20.000       ; -0.057     ; 5.678      ;
; 14.254 ; vga_controller:inst1|column[0] ; pong:inst|green[2] ; clk          ; clk         ; 20.000       ; -0.057     ; 5.676      ;
; 14.254 ; vga_controller:inst1|column[0] ; pong:inst|red[3]   ; clk          ; clk         ; 20.000       ; -0.057     ; 5.676      ;
; 14.255 ; vga_controller:inst1|column[0] ; pong:inst|green[5] ; clk          ; clk         ; 20.000       ; -0.057     ; 5.675      ;
; 14.256 ; vga_controller:inst1|column[0] ; pong:inst|green[7] ; clk          ; clk         ; 20.000       ; -0.057     ; 5.674      ;
; 14.257 ; vga_controller:inst1|column[0] ; pong:inst|green[6] ; clk          ; clk         ; 20.000       ; -0.057     ; 5.673      ;
; 14.257 ; vga_controller:inst1|column[0] ; pong:inst|red[1]   ; clk          ; clk         ; 20.000       ; -0.057     ; 5.673      ;
; 14.258 ; vga_controller:inst1|column[0] ; pong:inst|green[4] ; clk          ; clk         ; 20.000       ; -0.057     ; 5.672      ;
; 14.265 ; vga_controller:inst1|column[1] ; pong:inst|green[3] ; clk          ; clk         ; 20.000       ; -0.055     ; 5.667      ;
; 14.266 ; vga_controller:inst1|column[1] ; pong:inst|green[1] ; clk          ; clk         ; 20.000       ; -0.055     ; 5.666      ;
; 14.266 ; vga_controller:inst1|column[1] ; pong:inst|red[6]   ; clk          ; clk         ; 20.000       ; -0.055     ; 5.666      ;
; 14.267 ; vga_controller:inst1|column[1] ; pong:inst|red[4]   ; clk          ; clk         ; 20.000       ; -0.055     ; 5.665      ;
; 14.268 ; vga_controller:inst1|column[1] ; pong:inst|red[7]   ; clk          ; clk         ; 20.000       ; -0.055     ; 5.664      ;
; 14.269 ; vga_controller:inst1|column[1] ; pong:inst|red[5]   ; clk          ; clk         ; 20.000       ; -0.055     ; 5.663      ;
; 14.269 ; vga_controller:inst1|column[1] ; pong:inst|red[2]   ; clk          ; clk         ; 20.000       ; -0.055     ; 5.663      ;
; 14.270 ; vga_controller:inst1|column[1] ; pong:inst|green[0] ; clk          ; clk         ; 20.000       ; -0.055     ; 5.662      ;
; 14.272 ; vga_controller:inst1|column[1] ; pong:inst|green[2] ; clk          ; clk         ; 20.000       ; -0.055     ; 5.660      ;
; 14.272 ; vga_controller:inst1|column[1] ; pong:inst|red[3]   ; clk          ; clk         ; 20.000       ; -0.055     ; 5.660      ;
; 14.273 ; vga_controller:inst1|column[1] ; pong:inst|green[5] ; clk          ; clk         ; 20.000       ; -0.055     ; 5.659      ;
; 14.274 ; vga_controller:inst1|column[1] ; pong:inst|green[7] ; clk          ; clk         ; 20.000       ; -0.055     ; 5.658      ;
; 14.275 ; vga_controller:inst1|column[1] ; pong:inst|green[6] ; clk          ; clk         ; 20.000       ; -0.055     ; 5.657      ;
; 14.275 ; vga_controller:inst1|column[1] ; pong:inst|red[1]   ; clk          ; clk         ; 20.000       ; -0.055     ; 5.657      ;
; 14.276 ; vga_controller:inst1|column[1] ; pong:inst|green[4] ; clk          ; clk         ; 20.000       ; -0.055     ; 5.656      ;
; 14.404 ; lrpusherVTWO:inst9|a[0]        ; pong:inst|green[3] ; clk          ; clk         ; 20.000       ; -0.053     ; 5.530      ;
; 14.405 ; lrpusherVTWO:inst9|a[0]        ; pong:inst|green[1] ; clk          ; clk         ; 20.000       ; -0.053     ; 5.529      ;
; 14.405 ; lrpusherVTWO:inst9|a[0]        ; pong:inst|red[6]   ; clk          ; clk         ; 20.000       ; -0.053     ; 5.529      ;
; 14.406 ; lrpusherVTWO:inst9|a[0]        ; pong:inst|red[4]   ; clk          ; clk         ; 20.000       ; -0.053     ; 5.528      ;
; 14.407 ; lrpusherVTWO:inst9|a[0]        ; pong:inst|red[7]   ; clk          ; clk         ; 20.000       ; -0.053     ; 5.527      ;
; 14.408 ; lrpusherVTWO:inst9|a[0]        ; pong:inst|red[5]   ; clk          ; clk         ; 20.000       ; -0.053     ; 5.526      ;
; 14.408 ; lrpusherVTWO:inst9|a[0]        ; pong:inst|red[2]   ; clk          ; clk         ; 20.000       ; -0.053     ; 5.526      ;
; 14.409 ; lrpusherVTWO:inst9|a[0]        ; pong:inst|green[0] ; clk          ; clk         ; 20.000       ; -0.053     ; 5.525      ;
; 14.411 ; lrpusherVTWO:inst9|a[0]        ; pong:inst|green[2] ; clk          ; clk         ; 20.000       ; -0.053     ; 5.523      ;
; 14.411 ; lrpusherVTWO:inst9|a[0]        ; pong:inst|red[3]   ; clk          ; clk         ; 20.000       ; -0.053     ; 5.523      ;
; 14.412 ; lrpusherVTWO:inst9|a[0]        ; pong:inst|green[5] ; clk          ; clk         ; 20.000       ; -0.053     ; 5.522      ;
; 14.413 ; lrpusherVTWO:inst9|a[0]        ; pong:inst|green[7] ; clk          ; clk         ; 20.000       ; -0.053     ; 5.521      ;
; 14.414 ; lrpusherVTWO:inst9|a[0]        ; pong:inst|green[6] ; clk          ; clk         ; 20.000       ; -0.053     ; 5.520      ;
; 14.414 ; lrpusherVTWO:inst9|a[0]        ; pong:inst|red[1]   ; clk          ; clk         ; 20.000       ; -0.053     ; 5.520      ;
; 14.415 ; lrpusherVTWO:inst9|a[0]        ; pong:inst|green[4] ; clk          ; clk         ; 20.000       ; -0.053     ; 5.519      ;
; 14.502 ; vga_controller:inst1|column[4] ; pong:inst|green[3] ; clk          ; clk         ; 20.000       ; -0.059     ; 5.426      ;
; 14.503 ; vga_controller:inst1|column[4] ; pong:inst|green[1] ; clk          ; clk         ; 20.000       ; -0.059     ; 5.425      ;
; 14.503 ; vga_controller:inst1|column[4] ; pong:inst|red[6]   ; clk          ; clk         ; 20.000       ; -0.059     ; 5.425      ;
; 14.504 ; vga_controller:inst1|column[4] ; pong:inst|red[4]   ; clk          ; clk         ; 20.000       ; -0.059     ; 5.424      ;
; 14.505 ; vga_controller:inst1|column[4] ; pong:inst|red[7]   ; clk          ; clk         ; 20.000       ; -0.059     ; 5.423      ;
; 14.506 ; vga_controller:inst1|column[4] ; pong:inst|red[5]   ; clk          ; clk         ; 20.000       ; -0.059     ; 5.422      ;
; 14.506 ; vga_controller:inst1|column[4] ; pong:inst|red[2]   ; clk          ; clk         ; 20.000       ; -0.059     ; 5.422      ;
; 14.507 ; vga_controller:inst1|column[4] ; pong:inst|green[0] ; clk          ; clk         ; 20.000       ; -0.059     ; 5.421      ;
; 14.509 ; vga_controller:inst1|column[4] ; pong:inst|green[2] ; clk          ; clk         ; 20.000       ; -0.059     ; 5.419      ;
; 14.509 ; vga_controller:inst1|column[4] ; pong:inst|red[3]   ; clk          ; clk         ; 20.000       ; -0.059     ; 5.419      ;
; 14.510 ; vga_controller:inst1|column[4] ; pong:inst|green[5] ; clk          ; clk         ; 20.000       ; -0.059     ; 5.418      ;
; 14.511 ; vga_controller:inst1|column[4] ; pong:inst|green[7] ; clk          ; clk         ; 20.000       ; -0.059     ; 5.417      ;
; 14.512 ; vga_controller:inst1|column[4] ; pong:inst|green[6] ; clk          ; clk         ; 20.000       ; -0.059     ; 5.416      ;
; 14.512 ; vga_controller:inst1|column[4] ; pong:inst|red[1]   ; clk          ; clk         ; 20.000       ; -0.059     ; 5.416      ;
; 14.513 ; vga_controller:inst1|column[4] ; pong:inst|green[4] ; clk          ; clk         ; 20.000       ; -0.059     ; 5.415      ;
; 14.535 ; vga_controller:inst1|column[0] ; pong:inst|red[0]   ; clk          ; clk         ; 20.000       ; -0.057     ; 5.395      ;
; 14.553 ; vga_controller:inst1|column[1] ; pong:inst|red[0]   ; clk          ; clk         ; 20.000       ; -0.055     ; 5.379      ;
; 14.585 ; vga_controller:inst1|column[3] ; pong:inst|green[3] ; clk          ; clk         ; 20.000       ; -0.057     ; 5.345      ;
; 14.586 ; vga_controller:inst1|column[3] ; pong:inst|green[1] ; clk          ; clk         ; 20.000       ; -0.057     ; 5.344      ;
; 14.586 ; vga_controller:inst1|column[3] ; pong:inst|red[6]   ; clk          ; clk         ; 20.000       ; -0.057     ; 5.344      ;
; 14.587 ; vga_controller:inst1|column[3] ; pong:inst|red[4]   ; clk          ; clk         ; 20.000       ; -0.057     ; 5.343      ;
; 14.588 ; vga_controller:inst1|column[3] ; pong:inst|red[7]   ; clk          ; clk         ; 20.000       ; -0.057     ; 5.342      ;
; 14.589 ; vga_controller:inst1|column[0] ; pong:inst|blue[3]  ; clk          ; clk         ; 20.000       ; -0.042     ; 5.356      ;
; 14.589 ; vga_controller:inst1|column[3] ; pong:inst|red[5]   ; clk          ; clk         ; 20.000       ; -0.057     ; 5.341      ;
; 14.589 ; vga_controller:inst1|column[3] ; pong:inst|red[2]   ; clk          ; clk         ; 20.000       ; -0.057     ; 5.341      ;
; 14.590 ; vga_controller:inst1|column[0] ; pong:inst|blue[4]  ; clk          ; clk         ; 20.000       ; -0.042     ; 5.355      ;
; 14.590 ; vga_controller:inst1|column[3] ; pong:inst|green[0] ; clk          ; clk         ; 20.000       ; -0.057     ; 5.340      ;
; 14.591 ; vga_controller:inst1|column[0] ; pong:inst|blue[5]  ; clk          ; clk         ; 20.000       ; -0.042     ; 5.354      ;
; 14.591 ; vga_controller:inst1|column[0] ; pong:inst|blue[2]  ; clk          ; clk         ; 20.000       ; -0.042     ; 5.354      ;
; 14.592 ; vga_controller:inst1|column[3] ; pong:inst|green[2] ; clk          ; clk         ; 20.000       ; -0.057     ; 5.338      ;
; 14.592 ; vga_controller:inst1|column[3] ; pong:inst|red[3]   ; clk          ; clk         ; 20.000       ; -0.057     ; 5.338      ;
; 14.593 ; vga_controller:inst1|column[3] ; pong:inst|green[5] ; clk          ; clk         ; 20.000       ; -0.057     ; 5.337      ;
; 14.594 ; vga_controller:inst1|column[3] ; pong:inst|green[7] ; clk          ; clk         ; 20.000       ; -0.057     ; 5.336      ;
; 14.595 ; vga_controller:inst1|column[3] ; pong:inst|green[6] ; clk          ; clk         ; 20.000       ; -0.057     ; 5.335      ;
; 14.595 ; vga_controller:inst1|column[3] ; pong:inst|red[1]   ; clk          ; clk         ; 20.000       ; -0.057     ; 5.335      ;
; 14.596 ; vga_controller:inst1|column[3] ; pong:inst|green[4] ; clk          ; clk         ; 20.000       ; -0.057     ; 5.334      ;
; 14.597 ; vga_controller:inst1|column[0] ; pong:inst|blue[7]  ; clk          ; clk         ; 20.000       ; -0.042     ; 5.348      ;
; 14.599 ; vga_controller:inst1|column[0] ; pong:inst|blue[6]  ; clk          ; clk         ; 20.000       ; -0.042     ; 5.346      ;
; 14.599 ; vga_controller:inst1|column[0] ; pong:inst|blue[1]  ; clk          ; clk         ; 20.000       ; -0.042     ; 5.346      ;
; 14.605 ; vga_controller:inst1|row[4]    ; pong:inst|green[3] ; clk          ; clk         ; 20.000       ; -0.057     ; 5.325      ;
; 14.606 ; vga_controller:inst1|row[4]    ; pong:inst|green[1] ; clk          ; clk         ; 20.000       ; -0.057     ; 5.324      ;
; 14.606 ; vga_controller:inst1|row[4]    ; pong:inst|red[6]   ; clk          ; clk         ; 20.000       ; -0.057     ; 5.324      ;
; 14.607 ; vga_controller:inst1|row[4]    ; pong:inst|red[4]   ; clk          ; clk         ; 20.000       ; -0.057     ; 5.323      ;
; 14.607 ; vga_controller:inst1|column[1] ; pong:inst|blue[3]  ; clk          ; clk         ; 20.000       ; -0.040     ; 5.340      ;
; 14.608 ; vga_controller:inst1|column[5] ; pong:inst|green[3] ; clk          ; clk         ; 20.000       ; -0.059     ; 5.320      ;
; 14.608 ; vga_controller:inst1|row[4]    ; pong:inst|red[7]   ; clk          ; clk         ; 20.000       ; -0.057     ; 5.322      ;
; 14.608 ; vga_controller:inst1|column[1] ; pong:inst|blue[4]  ; clk          ; clk         ; 20.000       ; -0.040     ; 5.339      ;
; 14.609 ; vga_controller:inst1|column[5] ; pong:inst|green[1] ; clk          ; clk         ; 20.000       ; -0.059     ; 5.319      ;
; 14.609 ; vga_controller:inst1|column[5] ; pong:inst|red[6]   ; clk          ; clk         ; 20.000       ; -0.059     ; 5.319      ;
; 14.609 ; vga_controller:inst1|row[4]    ; pong:inst|red[5]   ; clk          ; clk         ; 20.000       ; -0.057     ; 5.321      ;
; 14.609 ; vga_controller:inst1|row[4]    ; pong:inst|red[2]   ; clk          ; clk         ; 20.000       ; -0.057     ; 5.321      ;
; 14.609 ; vga_controller:inst1|column[1] ; pong:inst|blue[5]  ; clk          ; clk         ; 20.000       ; -0.040     ; 5.338      ;
; 14.609 ; vga_controller:inst1|column[1] ; pong:inst|blue[2]  ; clk          ; clk         ; 20.000       ; -0.040     ; 5.338      ;
; 14.610 ; vga_controller:inst1|column[5] ; pong:inst|red[4]   ; clk          ; clk         ; 20.000       ; -0.059     ; 5.318      ;
; 14.610 ; vga_controller:inst1|row[4]    ; pong:inst|green[0] ; clk          ; clk         ; 20.000       ; -0.057     ; 5.320      ;
+--------+--------------------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.180 ; counterblockslow:inst8|CLK_1HZ     ; counterblockslow:inst8|CLK_1HZ     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.182 ; vga_controller:inst1|v_count[0]    ; vga_controller:inst1|v_count[0]    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vga_controller:inst1|v_count[10]   ; vga_controller:inst1|v_count[10]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.192 ; counterblockslow:inst8|counter[24] ; counterblockslow:inst8|counter[24] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.318      ;
; 0.286 ; counterblockslow:inst8|counter[1]  ; counterblockslow:inst8|counter[1]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.413      ;
; 0.287 ; counterblockslow:inst8|counter[2]  ; counterblockslow:inst8|counter[2]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.414      ;
; 0.287 ; counterblockslow:inst8|counter[3]  ; counterblockslow:inst8|counter[3]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.414      ;
; 0.287 ; counterblockslow:inst8|counter[5]  ; counterblockslow:inst8|counter[5]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.414      ;
; 0.288 ; counterblockslow:inst8|counter[4]  ; counterblockslow:inst8|counter[4]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.415      ;
; 0.289 ; counterblockslow:inst8|counter[11] ; counterblockslow:inst8|counter[11] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.416      ;
; 0.290 ; counterblockslow:inst8|counter[9]  ; counterblockslow:inst8|counter[9]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.417      ;
; 0.291 ; counterblockslow:inst8|counter[7]  ; counterblockslow:inst8|counter[7]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.418      ;
; 0.291 ; counterblockslow:inst8|counter[10] ; counterblockslow:inst8|counter[10] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.418      ;
; 0.292 ; counterblockslow:inst8|counter[17] ; counterblockslow:inst8|counter[17] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; counterblockslow:inst8|counter[6]  ; counterblockslow:inst8|counter[6]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.419      ;
; 0.292 ; counterblockslow:inst8|counter[8]  ; counterblockslow:inst8|counter[8]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.419      ;
; 0.293 ; counterblockslow:inst8|counter[23] ; counterblockslow:inst8|counter[23] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; counterblockslow:inst8|counter[19] ; counterblockslow:inst8|counter[19] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.419      ;
; 0.294 ; counterblockslow:inst8|counter[16] ; counterblockslow:inst8|counter[16] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; counterblockslow:inst8|counter[20] ; counterblockslow:inst8|counter[20] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; counterblockslow:inst8|counter[18] ; counterblockslow:inst8|counter[18] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; counterblockslow:inst8|counter[21] ; counterblockslow:inst8|counter[21] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.299 ; counterblockslow:inst8|counter[0]  ; counterblockslow:inst8|counter[0]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; counterblockslow:inst8|counter[13] ; counterblockslow:inst8|counter[13] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; counterblockslow:inst8|counter[15] ; counterblockslow:inst8|counter[15] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; counterblockslow:inst8|counter[12] ; counterblockslow:inst8|counter[12] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; counterblockslow:inst8|counter[14] ; counterblockslow:inst8|counter[14] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.302 ; counterblockslow:inst8|counter[22] ; counterblockslow:inst8|counter[22] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.428      ;
; 0.326 ; vga_controller:inst1|v_count[7]    ; vga_controller:inst1|row[7]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.451      ;
; 0.326 ; vga_controller:inst1|v_count[9]    ; vga_controller:inst1|row[9]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.451      ;
; 0.335 ; vga_controller:inst1|v_count[8]    ; vga_controller:inst1|row[8]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.460      ;
; 0.399 ; vga_controller:inst1|v_count[1]    ; vga_controller:inst1|row[1]        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.526      ;
; 0.418 ; vga_controller:inst1|h_count[10]   ; vga_controller:inst1|column[1]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.543      ;
; 0.435 ; counterblockslow:inst8|counter[1]  ; counterblockslow:inst8|counter[2]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.562      ;
; 0.436 ; counterblockslow:inst8|counter[3]  ; counterblockslow:inst8|counter[4]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.563      ;
; 0.436 ; counterblockslow:inst8|counter[5]  ; counterblockslow:inst8|counter[6]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.563      ;
; 0.439 ; counterblockslow:inst8|counter[9]  ; counterblockslow:inst8|counter[10] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.566      ;
; 0.439 ; counterblockslow:inst8|counter[11] ; counterblockslow:inst8|counter[12] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.565      ;
; 0.440 ; counterblockslow:inst8|counter[7]  ; counterblockslow:inst8|counter[8]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.567      ;
; 0.441 ; counterblockslow:inst8|counter[17] ; counterblockslow:inst8|counter[18] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.567      ;
; 0.442 ; counterblockslow:inst8|counter[23] ; counterblockslow:inst8|counter[24] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; counterblockslow:inst8|counter[19] ; counterblockslow:inst8|counter[20] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.568      ;
; 0.443 ; counterblockslow:inst8|counter[21] ; counterblockslow:inst8|counter[22] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.569      ;
; 0.445 ; counterblockslow:inst8|counter[2]  ; counterblockslow:inst8|counter[3]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.572      ;
; 0.446 ; counterblockslow:inst8|counter[0]  ; counterblockslow:inst8|counter[1]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.573      ;
; 0.446 ; counterblockslow:inst8|counter[4]  ; counterblockslow:inst8|counter[5]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.573      ;
; 0.447 ; vga_controller:inst1|h_count[10]   ; vga_controller:inst1|column[7]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.574      ;
; 0.448 ; vga_controller:inst1|h_count[10]   ; vga_controller:inst1|column[2]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.575      ;
; 0.448 ; vga_controller:inst1|h_count[10]   ; vga_controller:inst1|column[8]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.575      ;
; 0.448 ; counterblockslow:inst8|counter[15] ; counterblockslow:inst8|counter[16] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; counterblockslow:inst8|counter[13] ; counterblockslow:inst8|counter[14] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; counterblockslow:inst8|counter[2]  ; counterblockslow:inst8|counter[4]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.575      ;
; 0.449 ; counterblockslow:inst8|counter[10] ; counterblockslow:inst8|counter[11] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.576      ;
; 0.449 ; counterblockslow:inst8|counter[0]  ; counterblockslow:inst8|counter[2]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.576      ;
; 0.449 ; counterblockslow:inst8|counter[4]  ; counterblockslow:inst8|counter[6]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.576      ;
; 0.450 ; counterblockslow:inst8|counter[8]  ; counterblockslow:inst8|counter[9]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.577      ;
; 0.450 ; counterblockslow:inst8|counter[6]  ; counterblockslow:inst8|counter[7]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.577      ;
; 0.452 ; counterblockslow:inst8|counter[16] ; counterblockslow:inst8|counter[17] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; counterblockslow:inst8|counter[18] ; counterblockslow:inst8|counter[19] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; counterblockslow:inst8|counter[20] ; counterblockslow:inst8|counter[21] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.578      ;
; 0.453 ; vga_controller:inst1|h_count[10]   ; vga_controller:inst1|column[3]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.580      ;
; 0.453 ; vga_controller:inst1|h_count[10]   ; vga_controller:inst1|column[9]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.580      ;
; 0.453 ; counterblockslow:inst8|counter[8]  ; counterblockslow:inst8|counter[10] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.580      ;
; 0.453 ; counterblockslow:inst8|counter[10] ; counterblockslow:inst8|counter[12] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.579      ;
; 0.453 ; counterblockslow:inst8|counter[6]  ; counterblockslow:inst8|counter[8]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.580      ;
; 0.454 ; vga_controller:inst1|h_count[10]   ; vga_controller:inst1|column[10]    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.581      ;
; 0.455 ; counterblockslow:inst8|counter[16] ; counterblockslow:inst8|counter[18] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; counterblockslow:inst8|counter[18] ; counterblockslow:inst8|counter[20] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; counterblockslow:inst8|counter[20] ; counterblockslow:inst8|counter[22] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.581      ;
; 0.458 ; counterblockslow:inst8|counter[12] ; counterblockslow:inst8|counter[13] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.584      ;
; 0.459 ; counterblockslow:inst8|counter[14] ; counterblockslow:inst8|counter[15] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.585      ;
; 0.460 ; counterblockslow:inst8|counter[22] ; counterblockslow:inst8|counter[23] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.586      ;
; 0.461 ; counterblockslow:inst8|counter[12] ; counterblockslow:inst8|counter[14] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.587      ;
; 0.462 ; counterblockslow:inst8|counter[14] ; counterblockslow:inst8|counter[16] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.588      ;
; 0.463 ; counterblockslow:inst8|counter[22] ; counterblockslow:inst8|counter[24] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.589      ;
; 0.477 ; vga_controller:inst1|v_count[0]    ; vga_controller:inst1|row[0]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.602      ;
; 0.489 ; vga_controller:inst1|v_count[10]   ; vga_controller:inst1|v_sync        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.616      ;
; 0.496 ; vga_controller:inst1|v_count[4]    ; vga_controller:inst1|row[4]        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.623      ;
; 0.498 ; counterblockslow:inst8|counter[1]  ; counterblockslow:inst8|counter[3]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.625      ;
; 0.499 ; counterblockslow:inst8|counter[3]  ; counterblockslow:inst8|counter[5]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.626      ;
; 0.499 ; counterblockslow:inst8|counter[5]  ; counterblockslow:inst8|counter[7]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.626      ;
; 0.501 ; counterblockslow:inst8|counter[1]  ; counterblockslow:inst8|counter[4]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.628      ;
; 0.502 ; vga_controller:inst1|v_count[6]    ; vga_controller:inst1|row[6]        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.629      ;
; 0.502 ; counterblockslow:inst8|counter[9]  ; counterblockslow:inst8|counter[11] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.629      ;
; 0.502 ; counterblockslow:inst8|counter[3]  ; counterblockslow:inst8|counter[6]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.629      ;
; 0.502 ; counterblockslow:inst8|counter[5]  ; counterblockslow:inst8|counter[8]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.629      ;
; 0.502 ; counterblockslow:inst8|counter[11] ; counterblockslow:inst8|counter[13] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.628      ;
; 0.503 ; counterblockslow:inst8|counter[7]  ; counterblockslow:inst8|counter[9]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.630      ;
; 0.504 ; counterblockslow:inst8|counter[17] ; counterblockslow:inst8|counter[19] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.630      ;
; 0.505 ; counterblockslow:inst8|counter[19] ; counterblockslow:inst8|counter[21] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; counterblockslow:inst8|counter[11] ; counterblockslow:inst8|counter[14] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.631      ;
; 0.506 ; counterblockslow:inst8|counter[7]  ; counterblockslow:inst8|counter[10] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.633      ;
; 0.506 ; counterblockslow:inst8|counter[9]  ; counterblockslow:inst8|counter[12] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.632      ;
; 0.506 ; counterblockslow:inst8|counter[21] ; counterblockslow:inst8|counter[23] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.632      ;
; 0.507 ; counterblockslow:inst8|counter[17] ; counterblockslow:inst8|counter[20] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.633      ;
; 0.508 ; counterblockslow:inst8|counter[19] ; counterblockslow:inst8|counter[22] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.634      ;
; 0.509 ; counterblockslow:inst8|counter[21] ; counterblockslow:inst8|counter[24] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.635      ;
; 0.510 ; vga_controller:inst1|v_count[3]    ; vga_controller:inst1|row[3]        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.637      ;
; 0.511 ; counterblockslow:inst8|counter[15] ; counterblockslow:inst8|counter[17] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; counterblockslow:inst8|counter[13] ; counterblockslow:inst8|counter[15] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.637      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                   ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                             ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------+
; 9.214 ; 9.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|blue[0]                  ;
; 9.214 ; 9.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|blue[1]                  ;
; 9.214 ; 9.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|blue[2]                  ;
; 9.214 ; 9.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|blue[3]                  ;
; 9.214 ; 9.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|blue[4]                  ;
; 9.214 ; 9.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|blue[5]                  ;
; 9.214 ; 9.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|blue[6]                  ;
; 9.214 ; 9.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|blue[7]                  ;
; 9.214 ; 9.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|green[0]                 ;
; 9.214 ; 9.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|green[1]                 ;
; 9.214 ; 9.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|green[2]                 ;
; 9.214 ; 9.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|green[3]                 ;
; 9.214 ; 9.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|green[4]                 ;
; 9.214 ; 9.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|green[5]                 ;
; 9.214 ; 9.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|green[6]                 ;
; 9.214 ; 9.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|green[7]                 ;
; 9.214 ; 9.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|red[0]                   ;
; 9.214 ; 9.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|red[1]                   ;
; 9.214 ; 9.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|red[2]                   ;
; 9.214 ; 9.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|red[3]                   ;
; 9.214 ; 9.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|red[4]                   ;
; 9.214 ; 9.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|red[5]                   ;
; 9.214 ; 9.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|red[6]                   ;
; 9.214 ; 9.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pong:inst|red[7]                   ;
; 9.217 ; 9.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[12] ;
; 9.217 ; 9.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[13] ;
; 9.217 ; 9.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[14] ;
; 9.217 ; 9.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[15] ;
; 9.217 ; 9.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[16] ;
; 9.217 ; 9.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[17] ;
; 9.217 ; 9.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[18] ;
; 9.217 ; 9.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[19] ;
; 9.217 ; 9.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[20] ;
; 9.217 ; 9.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[21] ;
; 9.217 ; 9.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[22] ;
; 9.217 ; 9.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[23] ;
; 9.217 ; 9.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[24] ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|CLK_1HZ     ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[0]  ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[10] ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[11] ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[1]  ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[2]  ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[3]  ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[4]  ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[5]  ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[6]  ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[7]  ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[8]  ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counterblockslow:inst8|counter[9]  ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[0]     ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[10]    ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[1]     ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[2]     ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[31]    ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[3]     ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[4]     ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[5]     ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[6]     ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[7]     ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[8]     ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[9]     ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|disp_ena      ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[0]    ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[10]   ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[1]    ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[2]    ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[3]    ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[4]    ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[5]    ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[6]    ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[7]    ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[8]    ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[9]    ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_sync        ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[0]        ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[1]        ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[2]        ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[31]       ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[3]        ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[4]        ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[5]        ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[6]        ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[0]    ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[10]   ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[2]    ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[5]    ;
; 9.218 ; 9.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_sync        ;
; 9.219 ; 9.403        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; lrpusherVTWO:inst9|a[0]            ;
; 9.219 ; 9.403        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[7]        ;
; 9.219 ; 9.403        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[8]        ;
; 9.219 ; 9.403        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[9]        ;
; 9.219 ; 9.403        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[1]    ;
; 9.219 ; 9.403        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[3]    ;
; 9.219 ; 9.403        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[4]    ;
; 9.219 ; 9.403        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[6]    ;
; 9.219 ; 9.403        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[7]    ;
; 9.219 ; 9.403        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[8]    ;
; 9.219 ; 9.403        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[9]    ;
; 9.394 ; 9.394        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|blue[0]|clk                   ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; blue[*]   ; clk        ; 2.411 ; 2.426 ; Rise       ; clk             ;
;  blue[0]  ; clk        ; 2.180 ; 2.179 ; Rise       ; clk             ;
;  blue[1]  ; clk        ; 2.180 ; 2.175 ; Rise       ; clk             ;
;  blue[2]  ; clk        ; 2.353 ; 2.392 ; Rise       ; clk             ;
;  blue[3]  ; clk        ; 2.057 ; 2.043 ; Rise       ; clk             ;
;  blue[4]  ; clk        ; 2.036 ; 2.018 ; Rise       ; clk             ;
;  blue[5]  ; clk        ; 2.351 ; 2.389 ; Rise       ; clk             ;
;  blue[6]  ; clk        ; 2.339 ; 2.378 ; Rise       ; clk             ;
;  blue[7]  ; clk        ; 2.411 ; 2.426 ; Rise       ; clk             ;
; green[*]  ; clk        ; 2.475 ; 2.506 ; Rise       ; clk             ;
;  green[0] ; clk        ; 2.475 ; 2.506 ; Rise       ; clk             ;
;  green[1] ; clk        ; 1.975 ; 1.959 ; Rise       ; clk             ;
;  green[2] ; clk        ; 2.311 ; 2.344 ; Rise       ; clk             ;
;  green[3] ; clk        ; 1.971 ; 1.956 ; Rise       ; clk             ;
;  green[4] ; clk        ; 2.240 ; 2.246 ; Rise       ; clk             ;
;  green[5] ; clk        ; 2.252 ; 2.254 ; Rise       ; clk             ;
;  green[6] ; clk        ; 2.121 ; 2.120 ; Rise       ; clk             ;
;  green[7] ; clk        ; 2.124 ; 2.117 ; Rise       ; clk             ;
; h_sync    ; clk        ; 4.690 ; 5.057 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 1.524 ; 2.098 ; Rise       ; clk             ;
; red[*]    ; clk        ; 2.465 ; 2.495 ; Rise       ; clk             ;
;  red[0]   ; clk        ; 2.318 ; 2.332 ; Rise       ; clk             ;
;  red[1]   ; clk        ; 2.226 ; 2.230 ; Rise       ; clk             ;
;  red[2]   ; clk        ; 2.347 ; 2.361 ; Rise       ; clk             ;
;  red[3]   ; clk        ; 2.214 ; 2.216 ; Rise       ; clk             ;
;  red[4]   ; clk        ; 2.118 ; 2.116 ; Rise       ; clk             ;
;  red[5]   ; clk        ; 2.315 ; 2.349 ; Rise       ; clk             ;
;  red[6]   ; clk        ; 2.465 ; 2.495 ; Rise       ; clk             ;
;  red[7]   ; clk        ; 2.197 ; 2.203 ; Rise       ; clk             ;
; v_sync    ; clk        ; 4.406 ; 4.720 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 1.524 ; 2.098 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; blue[*]   ; clk        ; 1.722 ; 1.703 ; Rise       ; clk             ;
;  blue[0]  ; clk        ; 1.861 ; 1.858 ; Rise       ; clk             ;
;  blue[1]  ; clk        ; 1.861 ; 1.853 ; Rise       ; clk             ;
;  blue[2]  ; clk        ; 2.026 ; 2.061 ; Rise       ; clk             ;
;  blue[3]  ; clk        ; 1.743 ; 1.726 ; Rise       ; clk             ;
;  blue[4]  ; clk        ; 1.722 ; 1.703 ; Rise       ; clk             ;
;  blue[5]  ; clk        ; 2.024 ; 2.058 ; Rise       ; clk             ;
;  blue[6]  ; clk        ; 2.012 ; 2.047 ; Rise       ; clk             ;
;  blue[7]  ; clk        ; 2.081 ; 2.093 ; Rise       ; clk             ;
; green[*]  ; clk        ; 1.658 ; 1.641 ; Rise       ; clk             ;
;  green[0] ; clk        ; 2.142 ; 2.170 ; Rise       ; clk             ;
;  green[1] ; clk        ; 1.663 ; 1.644 ; Rise       ; clk             ;
;  green[2] ; clk        ; 1.986 ; 2.015 ; Rise       ; clk             ;
;  green[3] ; clk        ; 1.658 ; 1.641 ; Rise       ; clk             ;
;  green[4] ; clk        ; 1.918 ; 1.922 ; Rise       ; clk             ;
;  green[5] ; clk        ; 1.930 ; 1.930 ; Rise       ; clk             ;
;  green[6] ; clk        ; 1.803 ; 1.799 ; Rise       ; clk             ;
;  green[7] ; clk        ; 1.807 ; 1.798 ; Rise       ; clk             ;
; h_sync    ; clk        ; 4.268 ; 4.618 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 1.237 ; 1.808 ; Rise       ; clk             ;
; red[*]    ; clk        ; 1.799 ; 1.795 ; Rise       ; clk             ;
;  red[0]   ; clk        ; 1.991 ; 2.003 ; Rise       ; clk             ;
;  red[1]   ; clk        ; 1.903 ; 1.905 ; Rise       ; clk             ;
;  red[2]   ; clk        ; 2.020 ; 2.032 ; Rise       ; clk             ;
;  red[3]   ; clk        ; 1.891 ; 1.891 ; Rise       ; clk             ;
;  red[4]   ; clk        ; 1.799 ; 1.795 ; Rise       ; clk             ;
;  red[5]   ; clk        ; 1.989 ; 2.020 ; Rise       ; clk             ;
;  red[6]   ; clk        ; 2.133 ; 2.160 ; Rise       ; clk             ;
;  red[7]   ; clk        ; 1.875 ; 1.879 ; Rise       ; clk             ;
; v_sync    ; clk        ; 3.998 ; 4.297 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 1.237 ; 1.808 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 8.395 ; 0.180 ; N/A      ; N/A     ; 9.214               ;
;  clk             ; 8.395 ; 0.180 ; N/A      ; N/A     ; 9.214               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; blue[*]   ; clk        ; 4.699 ; 4.530 ; Rise       ; clk             ;
;  blue[0]  ; clk        ; 4.195 ; 4.075 ; Rise       ; clk             ;
;  blue[1]  ; clk        ; 4.174 ; 4.055 ; Rise       ; clk             ;
;  blue[2]  ; clk        ; 4.532 ; 4.452 ; Rise       ; clk             ;
;  blue[3]  ; clk        ; 3.934 ; 3.827 ; Rise       ; clk             ;
;  blue[4]  ; clk        ; 3.883 ; 3.780 ; Rise       ; clk             ;
;  blue[5]  ; clk        ; 4.532 ; 4.456 ; Rise       ; clk             ;
;  blue[6]  ; clk        ; 4.526 ; 4.445 ; Rise       ; clk             ;
;  blue[7]  ; clk        ; 4.699 ; 4.530 ; Rise       ; clk             ;
; green[*]  ; clk        ; 4.861 ; 4.712 ; Rise       ; clk             ;
;  green[0] ; clk        ; 4.861 ; 4.712 ; Rise       ; clk             ;
;  green[1] ; clk        ; 3.832 ; 3.732 ; Rise       ; clk             ;
;  green[2] ; clk        ; 4.483 ; 4.403 ; Rise       ; clk             ;
;  green[3] ; clk        ; 3.836 ; 3.735 ; Rise       ; clk             ;
;  green[4] ; clk        ; 4.349 ; 4.224 ; Rise       ; clk             ;
;  green[5] ; clk        ; 4.362 ; 4.235 ; Rise       ; clk             ;
;  green[6] ; clk        ; 4.146 ; 4.027 ; Rise       ; clk             ;
;  green[7] ; clk        ; 4.105 ; 3.985 ; Rise       ; clk             ;
; h_sync    ; clk        ; 9.291 ; 9.234 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 2.809 ; 2.840 ; Rise       ; clk             ;
; red[*]    ; clk        ; 4.839 ; 4.691 ; Rise       ; clk             ;
;  red[0]   ; clk        ; 4.585 ; 4.410 ; Rise       ; clk             ;
;  red[1]   ; clk        ; 4.369 ; 4.214 ; Rise       ; clk             ;
;  red[2]   ; clk        ; 4.614 ; 4.440 ; Rise       ; clk             ;
;  red[3]   ; clk        ; 4.334 ; 4.191 ; Rise       ; clk             ;
;  red[4]   ; clk        ; 4.140 ; 4.019 ; Rise       ; clk             ;
;  red[5]   ; clk        ; 4.505 ; 4.420 ; Rise       ; clk             ;
;  red[6]   ; clk        ; 4.839 ; 4.691 ; Rise       ; clk             ;
;  red[7]   ; clk        ; 4.315 ; 4.183 ; Rise       ; clk             ;
; v_sync    ; clk        ; 8.655 ; 8.571 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 2.809 ; 2.840 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; blue[*]   ; clk        ; 1.722 ; 1.703 ; Rise       ; clk             ;
;  blue[0]  ; clk        ; 1.861 ; 1.858 ; Rise       ; clk             ;
;  blue[1]  ; clk        ; 1.861 ; 1.853 ; Rise       ; clk             ;
;  blue[2]  ; clk        ; 2.026 ; 2.061 ; Rise       ; clk             ;
;  blue[3]  ; clk        ; 1.743 ; 1.726 ; Rise       ; clk             ;
;  blue[4]  ; clk        ; 1.722 ; 1.703 ; Rise       ; clk             ;
;  blue[5]  ; clk        ; 2.024 ; 2.058 ; Rise       ; clk             ;
;  blue[6]  ; clk        ; 2.012 ; 2.047 ; Rise       ; clk             ;
;  blue[7]  ; clk        ; 2.081 ; 2.093 ; Rise       ; clk             ;
; green[*]  ; clk        ; 1.658 ; 1.641 ; Rise       ; clk             ;
;  green[0] ; clk        ; 2.142 ; 2.170 ; Rise       ; clk             ;
;  green[1] ; clk        ; 1.663 ; 1.644 ; Rise       ; clk             ;
;  green[2] ; clk        ; 1.986 ; 2.015 ; Rise       ; clk             ;
;  green[3] ; clk        ; 1.658 ; 1.641 ; Rise       ; clk             ;
;  green[4] ; clk        ; 1.918 ; 1.922 ; Rise       ; clk             ;
;  green[5] ; clk        ; 1.930 ; 1.930 ; Rise       ; clk             ;
;  green[6] ; clk        ; 1.803 ; 1.799 ; Rise       ; clk             ;
;  green[7] ; clk        ; 1.807 ; 1.798 ; Rise       ; clk             ;
; h_sync    ; clk        ; 4.268 ; 4.618 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 1.237 ; 1.808 ; Rise       ; clk             ;
; red[*]    ; clk        ; 1.799 ; 1.795 ; Rise       ; clk             ;
;  red[0]   ; clk        ; 1.991 ; 2.003 ; Rise       ; clk             ;
;  red[1]   ; clk        ; 1.903 ; 1.905 ; Rise       ; clk             ;
;  red[2]   ; clk        ; 2.020 ; 2.032 ; Rise       ; clk             ;
;  red[3]   ; clk        ; 1.891 ; 1.891 ; Rise       ; clk             ;
;  red[4]   ; clk        ; 1.799 ; 1.795 ; Rise       ; clk             ;
;  red[5]   ; clk        ; 1.989 ; 2.020 ; Rise       ; clk             ;
;  red[6]   ; clk        ; 2.133 ; 2.160 ; Rise       ; clk             ;
;  red[7]   ; clk        ; 1.875 ; 1.879 ; Rise       ; clk             ;
; v_sync    ; clk        ; 3.998 ; 4.297 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 1.237 ; 1.808 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; v_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_blank       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; p1reset                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; P1Left                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; p1Right                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 21069    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 21069    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 19    ; 19   ;
; Unconstrained Output Ports      ; 27    ; 27   ;
; Unconstrained Output Port Paths ; 27    ; 27   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.0.0 Build 200 06/17/2014 SJ Web Edition
    Info: Processing started: Wed Dec 06 13:41:54 2017
Info: Command: quartus_sta vga_with_hw_test_image -c vga_with_hw_test_image
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'vga_with_hw_test_image.out.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: counterblockslow:inst8|CLK_1HZ was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register FSMgame:inst7|d is being clocked by counterblockslow:inst8|CLK_1HZ
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 8.395
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.395               0.000 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.694
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.694               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: counterblockslow:inst8|CLK_1HZ was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register FSMgame:inst7|d is being clocked by counterblockslow:inst8|CLK_1HZ
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 9.434
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.434               0.000 clk 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.353               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.678
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.678               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: counterblockslow:inst8|CLK_1HZ was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register FSMgame:inst7|d is being clocked by counterblockslow:inst8|CLK_1HZ
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 14.247
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    14.247               0.000 clk 
Info (332146): Worst-case hold slack is 0.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.180               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.214
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.214               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 599 megabytes
    Info: Processing ended: Wed Dec 06 13:41:57 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


