英文關鍵詞： Galois Field, Lagrange interpolation, Look-up Table, 
Syndrome 
 
 2
中文摘要 
 
使用拉格朗日插值法 (Lagrange Interpolation Formula)，透過查表法改良 Reed Solomon 
Codes (RS 碼)提升編碼的效率，再針對查表有限體乘法運算進行簡化予以提升編碼的速
度。因此，就整體編碼效能就比一般 Linear Feedback Shift Register (LFSR) 編碼速度約快了
40%。 
拉格朗日插值法，可以預先算出多項式之係數儲存於記憶體中，之後與訊息症狀子進行
多項的乘法，編碼計算方式很明顯的，可以用多核心的 CPU 中進行平行計算，顯示方法是
具有即時處理的能力。而且計算訊息症狀子的方法，可用在解碼端症狀子計算上提升解碼
速度。 
更近一步，藉由 CCS 發展的工具協助下開發 DSP 軔體之 RS 碼編碼器，並且採用 TI 公
司生產的高階 DaVanci DM 6446 HDTV 發展平台，進行 (204, 188, t=8) RS 編解碼於 DSP
的軔體平台上，並驗證分析哪些計算最為耗時再予以改良。最後提升整體編碼器之效能，
實現快速 RS 編解碼器。 
 
關鍵詞：迦羅瓦場、拉格朗日、查表、症狀子。 
 
Abstract 
 
The aim of this project is to bring multiplier and Lagrange interpolation formula speed for the 
implementation of Reed Solomon Codes (RS codes) encoder by Look-up Table method. 
Furthermore, the proposed scheme actually set up a method to performance both of speed and the 
memory size. By the Lagrange interpolation algorithm, the RS code speed of encoding can be 
improved up to 40%. 
It is worth to mention that the above improvement will not affect the speed of encoder in 
real-time system with memory requirement issue. This project will accomplish the above RS code 
via DSP implementations. For firmware implementation, this project makes a use of integrated 
CCS Software released from TI developed tool to speed up the designing program of the RS code. 
On the contrary, TI DaVanci DM 6446 is selected as platform in this project for DSP 
implementation. 
The proposed RS codec will be developed in this year. The Lagrange interpolation algorithm 
will be implemented via CCS tool. The (204, 188, t=8) RS encode structure embedded the DSP 
platform will be developed to improve the codec performance and still keep good speed of the 
corrected data. 
 
Keywords: Galois Field, Lagrange interpolation, Look-up Table, Syndrome, 
 
 
 4
 
三、 文獻探討 
 
目前國內外對於除錯碼的研究發展方向，主要是針對解碼方法為主；所以相對於解碼[12]
論文發表數量，就比編碼的論文數量多。因此在RS編碼的演算法在發展過程中，使用拉格
朗日插值法進行編碼的相關研究的論文[5-6]也就就非常的少。最近國外發表的論文[13-15]
對於RS碼的編解碼研究有些重要的發現，其中論文[15]提出一種簡單的方式利用拉格朗日
插值法與拉普拉斯轉換進行理論性的編碼。然而這些發表的論文大部份只專注於理論編碼
方法與硬體演算法的改良，對在DSP編碼的這方面的研究並不多見。因此本計畫根據訊號
處理器的特性，發展容易實現的軔體演算法，計畫所提出改良編碼方法對未來國內通訊產
業，可以提供一個更好的選擇。 
 
四、 研究方法與實驗數據 
 
首先計劃提出查表方法用於拉格朗日插值法與有限體 (Finite Field) 乘法器，進行編碼速
度的改良，在編碼過程中取代一些需複雜有限體的數學運算經由查表執行，改良國內在
DVB 通訊系統使用的 (204, 188, t=8) RS 編碼作為理論與實作的探討，由於規格是採用對稱
編碼 (Systematic Encode) 的方式產生冗餘。所以需要讀取 188bytesy 資料量產生冗餘
16bytes 的資料，冗餘資料產生方式目前可由拉格朗日插值法與 LFSR 方法。其中 LFSR 生
成的過程中與每次輸入的資料與生成多項式前後有關連性進行運算，所以就不利於查表方
法使用，然而，拉格朗日插值法就不會有這狀況，特別是拉格朗日插值法是可以單獨分成
兩個部份計算 1.訊息症狀子的計算 2.多項式的係數與症狀子相乘，所以利於查表方式進行
改良。由於新的 RS 編碼演算法具有這個特性，因此運算上不需透過複雜的有限體數學計
算，而是透過預先計算的結果進行查表減少需 CPU 運算的乘法與加法次數，這對於即時性 
(Real Time) 需要大量傳送多媒體資料有很大的幫助。計畫除了發展演算法的改良之外，同
時也開發一些輔助軟體工具(如 RS 碼程式模擬工具以進行演算法的測試)，並分析 DSP 管
線式架構中找出程式最佳可執行的效能，及分析最為耗時是哪些部份，再予以改良提升編
解碼的速率。後序將說明計畫的關鍵技術、以及預計完成之工作項目及進度。 
 
RS 碼關鍵技術的研究 
 
拉格朗日插值法，原本是用來求平面上通過相異數點之間的曲線方程式，其中的論文
[5-6]就是應用此概念進行 RS 編碼，所以計畫主要利用 R. L. Miller 及 T .K. Truong 等學
者提出使用拉格朗日插值法 [5] 進行編碼改良，以減少訊息症狀子的乘法數與加法數的
計算，達成快速編碼的目的。將此概念用於編解碼程序如下: 
 
一般 (n, k, d) RS 編碼過程是使用下列定義的生成多項式， 
 
 
∏−
=
−=
12
0
)()(
t
i
ixxg α  (1)
 
 6
的資料當作索引值，之後將 data1 與 1α 相乘得到的結果與 data0 相加，其結果儲存至記
憶體中，由於 )( 0αm 的計算即為本身的資料數值相加，所以我們不用建立 0α 的表單，
只需建立其它 15 張表，也就是只計算 151 ~αα 的表即可，每張表需建立儲存 256256 ∗ 排
列組合，如圖三所示。所以總共需要 15*64 Kbytes 的記憶體儲存量約 0.94 Mbytes。 
 
 
圖三 拉格朗日建表示意圖 
 
拉格朗日多項式係數 )(xEi 多項式係數是如何產生，其過程中必須依照(7)式中的條件
ij ≠ 進行運算，假設要計算的是 )(0 xE 的話，則式子可以寫成 
 
  
120for    
)(
)(
)( 00 −≤≤−
−
= ∏
∏
≠
≠ tj
x
xE
ij
j
ij
j
αα
α
 (7)
 
再求取其他 15 個多項式也是同樣的情況。拉格朗日多項式的計算分為分子與分母兩個
部份，首先對分子∏
≠
−
ij
jx )( α 的部份，當 i =0 時，式子展開第一項不是 )( 0α+x 而是
)( 1α+x ，因 0≠j 略過不用相乘，因此分子展開相乘後會得到一個多項式，如同生成多
項式的展開一樣。第二個部份針對分母的∏
≠
−
ij
j )( 0 αα 計算，分母計算出來的結果為元
素數值。根據公式(7)分子所求得的多項式需除以分母求得元素數值，根據迦羅瓦場中除
法的特性是先行對元素求取反元再與元素相乘會等於 1。由於在迦羅瓦場中， 1255 =α 利
用此關係表示為 xxxx −− ⋅=⋅ αααα 255 ，因此反元素的求得可以直接將 255 扣掉元素的指
數，其結果再透過以指數與元素對應(如表四)求得該元素的反元素。最後反元素與分母
多項式相乘就可得到 16 個多項式。這些 )(xEi 多項式需與訊息症狀子 iS 相乘，產生新的
16 個多項式為 )(xESE iii = ， 160 <≤ i ，再進行多項式加法得到 ∑
=
=
15
0
)()(
i
i xExd 冗餘部
份多項式。在拉格朗日插值法的運算方式，可以表示成兩矩陣相乘運算求得冗餘資料
ic ， )(xEi 多項式之係數可以寫成 jia , 矩陣，各訊息症狀子可表示成 S 矩陣如圖四。編碼
速度如表三。 
 8
 
利用上述產成迦羅瓦場的方法就可以生成兩張表，其中一張儲存元素所代表的十進位
數值，另外一張則儲存α 的次方數值。一般有限體元素乘法計算是透過兩個多項式相乘
再除以本質多項式取餘數，這方法使得 CPU 需要耗費更多的時間運算，所以查表運算
就非常適合程式發展與撰寫(如 Listing 1)。 
 
Listing 1. Modified LUT implementation of finite field multiplication 
 
unsigned char GFMC(unsigned char x1,unsigned char Index) 
{ 
unsigned char c; 
if (x1==0) 
  c=0; 
else 
  c= Anti_Log_table [(Log_table [x1]+Index)%255]; 
return c; 
} 
 
從程式中得知乘法運算實際上只是指數的加減運算，若任意兩變數相乘，則必須將兩元
素經由 table 表轉換成指數後才能進行相加運算；相對的如果其中元素為常數，只要將
其元素轉成指數直接代入就可以減少一次的查表。因此改良後的乘法只能限定其中一個
元素必須為固定常數，如果此一條件不符則無法使用此方法進行乘法運算。 
    
(C) 查表法用於解碼端的運算 
 
利用快速計算訊息症狀子的查表方法，除了可以使用在編碼外也可以用在解碼端的症
狀子計算上如圖五所示。 
 
 
圖五 解碼流程圖 
 
這裡簡單說明一下如何計算解碼端的症狀子。當資料編碼由媒介傳送過來接收後，需
要進行資料確認是否有雜訊的干擾，其中雜訊的干擾數值可以當作為錯誤多項式。令傳
 10
表四. Complexity of evaluation syndrome method for some RS codes 
RS codes Method Decoding time(s) 
Number of 
multiplications 
Number of 
additions 
Memory size 
Kbytes 
(208, 192, t=8) Horner's rule 48.59 3312 3312 0 Proposed Algorithm 8.60 16 2256 1028 
(255, 223, t=16) Horner's rule 119.37 8128 8128 0 Proposed Algorithm 23.43 0 5440 2056 
 
參考文獻 
 
[1] I. S. Reed and G. Solomon, “Polynomial codes over certain finite fields”, Journal of the 
Society of industrial and Applied Mathematics, vol. 8. pp. 300-304, June 1960. 
[2] S. B. Wicker, Error Control systems for Digital Communication and Storage, Englewood 
Cliffs, N.J.: Prentice-Hall, 1994. 
[3] Wicker and Bhargava, ”Reed-Solomon Codes and Their Applications”, IEEE Press, 1994 
[4] T.R.N. RAO, E.Fujiwara, “Error--Control Coding for Computer Systems”, Prentice-Hall, 
1989 
[5] R. L. Miller and T. K. Truong “Fast Algorithm for encoding the (255,223) Reed-Solomon 
Code over GF(28),” Electron Lett, vol. 16, pp. 222-223, 1989. 
[6] C. T. Hsueh, J. F. Wang, and J. Y. Lee, “Using Lagrange’s Interpolation Formula to 
Construct Reed-Solomon Codes over GF(p),” Electron Lett, vol. 24, pp. 174-175 ,1988. 
[7] P. K. Meher, “Systolic and Non-Systolic Scalable Modular Designs of Finite Field 
Multipliers for Reed–Solomon Codec,” IEEE Trans. Very Large Scale Integr. (VLSI) Syst, 
vol. 17, pp. 747-757, 2009. 
[8] F. Rodriguez-Henriguez and C. K. Koc, “Parallel multipliers based on special irreducible 
pentanomials,” IEEE Trans. Computers, vol. 52, no. 12, pp. 1535–1542, 2003. 
[9] J. L. Imaña, J. M. Sánchez, and F. Tirado, “Bit-parallel finite field multipliers for 
irreducible trinomials,” IEEE Trans. Computers, vol. 55, no.5, pp. 520–533, 2006. 
[10]  H. Wu, “Low complexity bit-parallel multiplier for a class of finite fields,” in Proc. Int. 
Conf. Commun., Circuits Syst., vol. 4, pp. 565–568, 2006. 
[11]  S. Roy “A Sub-Word-Parallel Galois Field Multiply-Accumulate Unit for digital signal 
Processors,” IEEE Circuits and Systems, ISCAS 2005, Kobe in Japan, May, pp 1626–1629, 
2005. 
[12]  T. K. Truong, P. D. Chen, L. J. Wang, Y. Chang, and I. S. Reed, "Fast, Prime Factor, 
Discrete Fourier Transfer on Algorithm over GF(2m) for 8≦m≦10," Information Sciences , 
vol.176, pp.1-26, 2006. 
[13]  X. Tang, and S. Wang “A Low Hardware Overhead Self-Diagnosis Technique Using 
Reed-Solomon Codes for Self-Repairing Chips,” IEEE Trans. Computers, vol. 59, no. 10, 
pp.1309-1319, 2010 
[14]  M. A. Song, S. Y. Kuo, I. F. Lan, “A Low Complexity Design of Reed Solomon Code 
Algorithm for Advanced RAID System,” IEEE Trans. Consumer Electronics, vol. 53, no 2, 
pp. 265-273, 2007, 
[15]  J. J. Daniel, N. James, C. Hendrik, S. J. Helberg, “On Systematic Generator Matrices for 
Reed–Solomon Codes,” IEEE Trans. Info. Theory, vol 56, no 6, pp.2549-2550, 2010. 
 
五、 計畫成果自評 
 
本計畫已經完成 RS 編碼器與解碼器內部計算症狀子加速新方法。研究結果顯示演算法
在 DSP 執行測試的過程沒有錯誤發生，目前可確認此演算法是目前 RS (208, 188, t-8) 最快
國科會補助計畫衍生研發成果推廣資料表
日期:2012/10/13
國科會補助計畫
計畫名稱: 採用格朗日插值公式與利用查表法改良RS 編碼之研究
計畫主持人: 陳延華
計畫編號: 100-2221-E-214-053- 學門領域: 計算機網路與網際網路
無研發成果推廣資料
and low power VLSI 
design of a pipeline 
Reed-Solomon encoder 
for storage and 
communication 
systems,’ Journal of 
the Chinese Institute 
of Engineers, vol. 
37, 2014 
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100%  
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
其他成果 
(無法以量化表達之
成果如辦理學術活
動、獲得獎項、重要
國際合作、研究成果
國際影響力及其他協
助產業技術發展之具
體效益事項等，請以
文字敘述填列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
