<!DOCTYPE html>
<html lang="ja">
  <head>

  <meta charset="utf-8">
  <meta name="viewport" content="width=device-width">
  <meta name="format-detection" content="telephone=no, address=no, email=no">
  <base href="https://www.coelacanth-dream.com/posts/2021/12/02/adl_n-io/">
  <meta property="og:site_name" content="Coelacanth&#39;s Dream">
  <meta name="twitter:card" content="summary">
  <meta property="og:type" content="article">
  <title>Alder Lake-N の PCIe I/O 構成 | Coelacanth&#39;s Dream</title>
  <meta property="og:title" content="Alder Lake-N の PCIe I/O 構成 | Coelacanth&#39;s Dream">
  <meta name="twitter:title" content="Alder Lake-N の PCIe I/O 構成 | Coelacanth&#39;s Dream">

  <link rel="canonical" href="https://www.coelacanth-dream.com/posts/2021/12/02/adl_n-io/">
  <meta name="description" content="CPUID、DeviceID の追加に続いて、Intel の Usha P 氏により、Coreboot に Alder Lake-N の PCIe I/O 構成情報を追加するパッチが投稿、公開されている">
  <meta property="og:description" content="CPUID、DeviceID の追加に続いて、Intel の Usha P 氏により、Coreboot に Alder Lake-N の PCIe I/O 構成情報を追加するパッチが投稿、公開されている">
  <meta name="twitter:description" content="CPUID、DeviceID の追加に続いて、Intel の Usha P 氏により、Coreboot に Alder Lake-N の PCIe I/O 構成情報を追加するパッチが投稿、公開されている">
  <meta property="og:image" content="https://www.coelacanth-dream.com/image/coelacanth_dream.png">
  <meta name="twitter:image" content="https://www.coelacanth-dream.com/image/coelacanth_dream.png">
  <meta name="url" content="https://www.coelacanth-dream.com/posts/2021/12/02/adl_n-io/">
  <meta property="og:url" content="https://www.coelacanth-dream.com/posts/2021/12/02/adl_n-io/">
  <meta property="og:locale" content="ja_JP">
  <meta name="author" content="Umio Yasuno">
  <meta name="copyright" content="&copy; 2019 - 2021 Umio-Yasuno">
  <meta name="keywords" content="Alder Lake, Coreboot, Coelacanth&#39;s Dream">
    <link rel="preload" href="https://www.coelacanth-dream.com/css/ds.min.css" as="style">
    <link rel="preload" href="https://www.coelacanth-dream.com/css/page.min.css" as="style">

    <style>html{background:#004955 fixed no-repeat;font-size:.925rem}main{display:grid;grid-template:repeat(6,auto)3rem/.5vw 1vw auto 4vw;gap:1rem 0}header{grid-row:1;grid-column:3/-2;margin:1rem 0 0 auto}.site-title{font:2rem/1.1 monospace;text-decoration:none;word-spacing:100vw;text-align:end;word-break:keep-all;overflow-wrap:normal;isolation:isolate}.site-title a{color:#a7b8b4;text-shadow:2px 2px 1.1em #d4dcda;padding:0}.site-title a:hover{color:#c3cfcc;text-shadow:2px 2px 1.1em #fff}.site-title .lain-e{display:inline-block;font:700 .7em/1 monospace;padding:0 .4em .2em;margin:0 -.2em 0 -.1em;vertical-align:bottom;background-color:#1003;clip-path:circle(.5em);transform:rotateZ(-32deg)}.site-title a:hover .lain-e{background-color:#1004}a{color:#b7ffff;text-decoration:none;padding:0 .2rem;margin:0}.text{grid-row:2/4;grid-column:1/-1;color:#fffefe;line-height:1.67;display:grid;grid-template:auto/.5% .5% auto 1%;gap:.6rem 0;overflow:clip;contain:content;overflow-wrap:anywhere;word-break:break-word}.side,.slide{position:fixed;top:1vh;left:0;visibility:hidden;contain:paint}footer{visibility:hidden;grid-row:5;grid-column:1/-1}.head-cat-tag{grid-row:auto;grid-column:1/-1;border:1px solid #23aea3;background-color:#1332;max-width:max-content;margin:1rem 0;padding:.4rem .2rem;font:.96rem/1.2 monospace;color:#1a847b;display:flex;flex-flow:column nowrap;gap:.4rem 0}.head-cat-tag-type{color:#00eaea;padding:0 .4rem}.head-cat-tag-block{max-width:max-content;display:flex;flex-flow:row wrap;gap:.3rem 0}.head-cat-tag-lower{margin:0 .1rem;padding:0 .5rem}.head-cat-tag-lower:hover{text-decoration:underline}::-webkit-scrollbar{width:4px;height:4px;background-color:#0000}::-webkit-scrollbar-thumb{background-color:#0886}::-webkit-scrollbar-corner,::-webkit-scrollbar-resizer{display:none}.crt{background:radial-gradient(ellipse 69% 67%,#fee2 0%,#0000 97%,#000 103%)50%/contain fixed no-repeat,linear-gradient(#8001 0%,#8001 33%,#0801 33%,#0801 67%,#0081 67%,#0081 100%)50%/100% .6rem fixed repeat-y;opacity:.3;width:100%;height:100%;position:fixed;top:0;left:0;z-index:2;pointer-events:none;isolation:isolate}@media(min-width:840px){main{display:grid;grid-template:repeat(5,auto)6vh/200px 4px 12px auto 16px;gap:.2rem 0}.text{grid-row:3;grid-column:3/-1}.side{height:96vh;width:180px;padding:0 .5rem 0 1rem;color:#26bfb3;border-right:1px solid #156a63;font-size:1rem;overflow:scroll;scrollbar-width:thin;scrollbar-color:#0886 #0000;transform:translateX(0)}.slide{visibility:hidden}}article>*{grid-column:3/-1}article>h1~*{visibility:hidden}article blockquote,article pre{overflow-x:scroll}article>p{margin:.5rem 0}article>p:before{content:'';padding:0 .3rem}h1{color:#ffaa37;font:1.1rem/1.4 sans-serif;grid-column:2/-1;margin:0;overflow-wrap:break-word;word-break:break-word}figure{width:90%;height:54vh}</style>

    <link rel="icon" href="https://www.coelacanth-dream.com/favicon.ico">
    <link rel="apple-touch-icon" sizes="196x196" href="https://www.coelacanth-dream.com/image/coelacanth_dream-196x196.png">
    <link rel="preload" href="https://www.coelacanth-dream.com/js/share.min.js" as="script">

    <script type="application/ld+json">{
  "@context" : "https://schema.org/",
  "@type" : "Article",
  "name"     : "Alder Lake-N の PCIe I/O 構成",
  "headline" : "Alder Lake-N の PCIe I/O 構成",
  "author" : {
    "@type" : "Person",
    "name"  : "Umio Yasuno"
  },
    "dateCreated"   : "2021-12-02",
    "datePublished" : "2021-12-02",
    "dateModufied"  : "2021-12-02",
  "image" : "https://www.coelacanth-dream.com/image/coelacanth_dream.png"
}
</script>
  </head>
  <body>
    <main>
      <header><div class="site-title">
  <a href="https://www.coelacanth-dream.com/">Co<span class="lain-e">e</span>lacanth's Dream</a>
</div>
</header>
      <link rel="stylesheet" href="https://www.coelacanth-dream.com/css/ds.min.css">
        <link rel="stylesheet" href="https://www.coelacanth-dream.com/css/page.min.css"><article class="text">
    <div class="head-cat-tag"><div class="head-cat-tag-block">
    <a href="https://www.coelacanth-dream.com/categories/" class="head-cat-tag-type" title="Category">CAT</a>:<a href="https://www.coelacanth-dream.com/categories/cpu/" class="head-cat-tag-lower">CPU</a>/<a href="https://www.coelacanth-dream.com/categories/hardware/" class="head-cat-tag-lower">Hardware</a>/<a href="https://www.coelacanth-dream.com/categories/intel/" class="head-cat-tag-lower">Intel</a></div><div class="head-cat-tag-block">
    <a href="https://www.coelacanth-dream.com/tags/" class="head-cat-tag-type" title="Tag">TAG</a>:<a href="https://www.coelacanth-dream.com/tags/alder_lake/" class="head-cat-tag-lower">Alder Lake</a>/<a href="https://www.coelacanth-dream.com/tags/coreboot/" class="head-cat-tag-lower">Coreboot</a></div>
    </div>
    <h1 class="page-title">Alder Lake-N の PCIe I/O 構成</h1>
<nav class="article-share">
  <button type="button" class="share-copy-button sb cp-url" onclick="copy_url('url')"></button>
  <button type="button" class="share-copy-button sb cp-url-title" onclick="copy_url('title_url')"></button></nav>
<div class="article-time">
    <time datetime="2021-12-02 01:37 &#43;0900" class="time-b">Post: 2021/12/02 01:37 &#43;0900</time>
    <div class="article-time-update time-b">Update: 2021/12/02 22:24 &#43;0900</div>
  </div><p>CPUID、DeviceID の追加に続いて、Intel の <a href="https://review.coreboot.org/q/owner:usha.p%2540intel.com" target="_blank" rel="noopener" >Usha P</a> 氏により、Coreboot に <em>Alder Lake-N</em> の PCIe I/O 構成情報を追加するパッチが投稿、公開されている。<br>
<span class="thread-link"><a target="_blank" rel="noreferrer noopener" href="https://www.coelacanth-dream.com/posts/2021/11/16/coreboot-intel-adl_n/">N バリアントも存在する Alder Lake | Coelacanth&rsquo;s Dream</a></span>
</p>
<ul>
<li><a href="https://review.coreboot.org/c/coreboot/&#43;/59752/7/" target="_blank" rel="noopener" >soc/intel/alderlake: Add support for ADL-N PCH (I7ebbcdcd) · Gerrit Code Review</a></li>
</ul>
<p>コミットメッセージとパッチ内容によれば、<em>Alder Lake-N</em> では CPU側の PCIe root ports を持たず、PCH側は 12 PCIe root ports を持つが、PCIe clock sources、clock request signals は 5基となっているため、有効可能なのは 5-Ports までとされる。PCIe Lane 数は最大 9-Lanes だとコメントで触れられている。</p>
<blockquote>
<pre><code> soc/intel/alderlake: Add support for ADL-N PCH
	
 Introduce the `SOC_INTEL_ALDERLAKE_PCH_N` Kconfig option and
 use it to specify the correct amount of PCIe I/O.
	
 Document number 645550 indicates that Alder Lake-N has
 12 PCH root ports and no CPU root ports.
	
 Document number 645548 indicates ADL-N has 5 clock sources
 and 5 clock request signals.
</code></pre>

<div class="quote-source">引用元:<cite class="source-link"><a href="https://review.coreboot.org/c/coreboot/&#43;/59752/8" target="_blank" rel="noopener" >soc/intel/alderlake: Add support for ADL-N PCH (I7ebbcdcd) · Gerrit Code Review</a></cite>
</div>

</blockquote>
<p>CPU側 PCIe は、<em>Alder Lake-S (Desktop)</em> では Gen5 8-Lanes x2・Gen4 4-Lanes x2、<em>Alder Lake-P (Mobile)</em> では Gen5 8-Lanes・Gen4 4-Lanes x2、<em>Alder Lake-M (Mobile)</em> では Gen4 4-Lanes をサポートするとされている。<br>
<em>Alder Lake-N</em> は CPU側 PCIe を持たない構成となるが、これは現世代の Atomプロセッサ <a href="https://www.coelacanth-dream.com/tags/jasper_lake/">Elkhart/Jasper Lake</a> (<a href="https://www.coelacanth-dream.com/tags/tremont/">Tremont</a>) の構成に近い。</p>
<p><em>Elkhart Lake</em> は組み込み向け、<em>Jasper Lake</em> はモバイル向けとなるが、Compute die と PCH die を 1つのパッケージに実装するという構成は共通する。<br>
<em>Jasper Lake</em> の例では、Compute die には Tremont 4-Core CPU、Gen11 32EU GPU、IPU (Image Processing Unit)、GNA、FIVR、メモリコントローラ/インターフェイス、ディスプレイコントローラ/インターフェイスが集積されており、<em>Ice Lake</em> と同じ Intel 10+nmプロセスで製造される。<br>
PCH die にはその他各種 I/O が集積され、PCIe I/O は Gen3、最大 5-ports、最大 8-Lanes をサポートしている。製造プロセスは Intel 14nm。<sup id="fnref:1"><a href="#fn:1" class="footnote-ref" role="doc-noteref">1</a></sup></p>
<p><em>Alder Lake-N</em> のサポート追加に向けた他パッチから、<em>Alder Lake-N</em> は他バリアントと異なりハイブリッドコア構成を採らず、 <em>Gracemont (Atom/small)</em> のみの CPU構成になるとされる。<br>
<span class="thread-link"><a target="_blank" rel="noreferrer noopener" href="https://www.coelacanth-dream.com/posts/2021/11/25/adl_n-atom-only/">Alder Lake-N は Atom系コアのみの構成か | Coelacanth&rsquo;s Dream</a></span>

CPU構成、I/O 規模で言えば、<em>Alder Lake-N</em> は <em>Elkhart/Jasper Lake</em> の構成に近いと言える。<br>
<em>Jasper Lake</em> は TDP 6W・10W・15W の SKU が、<em>Elkhart Lake</em> は TDP 4.5-10W の SKU がラインナップされているが、<em>Alder Lake-N</em> も近い TDP (PL1) 設定になっているのではないかと思われる。</p>
<p>ただ <em>Elkhart/Jasper Lake</em> の GPU部は Gen11 32EU が最大だったのに対し、<em>Alder Lake-N</em> は DeviceID から最大 Gen12 96EU の構成になるとされるため、GPU部の規模は大きく異なる。<br>
また、<em>Elkhart/Jasper Lake</em> は最大 4-Core、L2キャッシュを共有するクラスタは 1基となる構成だったが、<em>Alder Lake</em> の他バリアントでは <em>Gracemont (Atom/small)</em> コアを最大 8-Core、クラスタ 2基の構成であるため、<em>Alder Lake-N</em> もそれを踏襲することも考えられる。</p>
<p><em>Tiger Lake UP4</em> の後継になると目される <em>Alder Lake-M</em> は、現在 3種類の構成が Coreboot でサポートされている。<br>
一番 PowerLimit が小さい 2+4+2 (big, small, GPU GT) 構成で PL1: 9W、PL2: 30W であり、<em>Alder Lake-N</em> はそれより PowerLimit を抑えた、低消費電力なバリアントとなる可能性がある。<sup id="fnref:2"><a href="#fn:2" class="footnote-ref" role="doc-noteref">2</a></sup><br>
<span class="thread-link"><a target="_blank" rel="noreferrer noopener" href="https://www.coelacanth-dream.com/posts/2021/08/12/intel-adl-pl4/">Alder Lake-P/M の PL4 参考値と Brya の設定値 | Coelacanth&rsquo;s Dream</a></span>
</p>
<p><em>Alder Lake-N</em> がモバイル向けにもリリースされるかは、<em>Alder Lake-P/M</em> とは異なる Model ID が割り当てられていることから、その可能性が低いように思える。<br>
だが、元々 Atom系コアのみで構成されたプロセッサは <em>Elkhart/Jasper Lake</em> で最後になるという話があったが、それに反して <em>Alder Lake-N</em> の存在が浮かび上がってきたことから何らかの方針転換があったと思われ、今後どう展開されるかは判然としない。<sup id="fnref:3"><a href="#fn:3" class="footnote-ref" role="doc-noteref">3</a></sup></p>
<table>
<thead>
<tr>
<th style="text-align:left">Alder Lake</th>
<th style="text-align:center">-S</th>
<th style="text-align:center">-P</th>
<th style="text-align:center">-M</th>
<th style="text-align:center">-N</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:left">Variant (Model)</td>
<td style="text-align:center">Desktop (0x97)</td>
<td style="text-align:center">Mobile (0x9A)</td>
<td style="text-align:center">Mobile (0x9A)</td>
<td style="text-align:center">Embedded? (0xBE)</td>
</tr>
<tr>
<td style="text-align:left">CPU (big + small)</td>
<td style="text-align:center">8 + 8</td>
<td style="text-align:center">6 + 8</td>
<td style="text-align:center">2 + 8</td>
<td style="text-align:center">0 + ?</td>
</tr>
<tr>
<td style="text-align:left">GPU (Gen12.2)</td>
<td style="text-align:center">GT1 32EU</td>
<td style="text-align:center">GT2 96EU</td>
<td style="text-align:center">GT2 96EU</td>
<td style="text-align:center">GT2 96EU?</td>
</tr>
<tr>
<td style="text-align:left">CPU PCIe</td>
<td style="text-align:center">Gen5 8L x2,<br>Gen4 4L x2</td>
<td style="text-align:center">Gen5 8L,<br>Gen4 4L x2</td>
<td style="text-align:center">Gen4 4L ?</td>
<td style="text-align:center">N/A</td>
</tr>
<tr>
<td style="text-align:left">TDP (PL1)</td>
<td style="text-align:center">-</td>
<td style="text-align:center">15-45W</td>
<td style="text-align:center">9-15W ?</td>
<td style="text-align:center"></td>
</tr>
</tbody>
</table>
<div class="reference">
  <h3 class="reference_title" id="reference_title">参考リンク</h3><ul>
<li><a href="https://review.coreboot.org/q/topic:ADL_N_UPSTREAM" target="_blank" rel="noopener" >topic:ADL_N_UPSTREAM · Gerrit Code Review</a></li>
<li><a href="https://review.coreboot.org/c/coreboot/&#43;/49136/8" target="_blank" rel="noopener" >soc/intel/alderlake: Refactor SoC code to maintain CPU and PCH PCIE RPs (I92123450) · Gerrit Code Review</a></li>
</ul>

</div>

<section class="footnotes" role="doc-endnotes">
<hr>
<ol>
<li id="fn:1" role="doc-endnote">
<p><a href="https://edc.intel.com/content/www/us/en/design/ipla/software-development-platforms/servers/platforms/intel-pentium-silver-and-intel-celeron-processors-datasheet-volume-1-of-2/005/block-diagram/" target="_blank" rel="noopener" >Block Diagram - 005 - ID:633935 | Intel® Pentium® Silver and Intel® Celeron® Processors Datasheet, Volume 1</a>&#160;<a href="#fnref:1" class="footnote-backref" role="doc-backlink">&#x21a9;&#xfe0e;</a></p>
</li>
<li id="fn:2" role="doc-endnote">
<p><a href="https://github.com/coreboot/coreboot/blob/0c54461cf99010d9ebeae869f0a486b0268ec860/src/soc/intel/alderlake/chipset.cb#L29-L43" target="_blank" rel="noopener" >coreboot/chipset.cb at 0c54461cf99010d9ebeae869f0a486b0268ec860 · coreboot/coreboot</a>&#160;<a href="#fnref:2" class="footnote-backref" role="doc-backlink">&#x21a9;&#xfe0e;</a></p>
</li>
<li id="fn:3" role="doc-endnote">
<p><a href="https://ascii.jp/elem/000/004/040/4040489/3/" target="_blank" rel="noopener" >ASCII.jp：最後のAtomとなるChromebook向けプロセッサーのJasper Lake　インテル CPUロードマップ (3/3)</a>&#160;<a href="#fnref:3" class="footnote-backref" role="doc-backlink">&#x21a9;&#xfe0e;</a></p>
</li>
</ol>
</section>
<div class="article-bottom-misc">
  <div class="rss-block">
  <a href="https://www.coelacanth-dream.com/posts/index.xml" class="rss sb" target="_blank">RSS: Home</a>
  <a href="https://www.coelacanth-dream.com/lastmod/index.xml" class="rss sb" target="_blank">RSS: Updated</a>
</div>
<a href="https://www.coelacanth-dream.com/about/#contact"  class="sb" target="_blank" rel="noopener noreferrer">Feedback</a>
<a href="https://github.com/Umio-Yasuno/coelacanth-dream/commits/master/content/posts/2021/12/02/adl_n-io.md"  class="changelog sb" target="_blank" rel="noopener noreferrer">Changelog</a>
</div><div class="amzn">
  <div class="amzn_head">Amazonアソシエイト</div>
  <div class="amzn_links">



  <div class="amzn_link_block">
    <a href="https://amzn.to/3vpqQ8L" class="amzn_link_main" target="_blank" rel="noopener noreferrer sponsored">[増補改訂]GPUを支える技術 ――超並列ハードウェアの快進撃[技術基礎] (WEB+DB PRESS plus)</a>
  </div>
  <div class="amzn_link_block">
    <a href="https://amzn.to/370TEcp" class="amzn_link_main" target="_blank" rel="noopener noreferrer sponsored">プロセッサを支える技術　－－果てしなくスピードを追求する世界 (WEB+DB PRESS plus) | Hisa Ando</a>
  </div>
  <div class="amzn_link_block">
    <a href="https://amzn.to/3HV7bnk" class="amzn_link_main" target="_blank" rel="noopener noreferrer sponsored">serial experiments lain Blu-ray BOX</a>
      <div class="amzn_link_desc">Present day, Preset time</div>
  </div><br>

  </div>
</div>
</article><div class="side">
  <div class="side-block" id="side-menu"><nav class="menu-links">
  <a href="https://www.coelacanth-dream.com/">Home</a>
  <a href="https://www.coelacanth-dream.com/posts/">Archive</a>
  <a href="https://www.coelacanth-dream.com/lastmod/">Updated</a>
  <a href="https://www.coelacanth-dream.com/categories/database/">Database</a></nav>
<div class="menu-cat-tag-block">
  <a href="https://www.coelacanth-dream.com/tags/" class="menu-cat-tag-title">Tag :</a>
    <a href="https://www.coelacanth-dream.com/tags/alder_lake/" class="menu-cat-tag-lower">Alder Lake</a>
    <a href="https://www.coelacanth-dream.com/tags/coreboot/" class="menu-cat-tag-lower">Coreboot</a>
</div>
<div class="menu-cat-tag-block">
  <a href="https://www.coelacanth-dream.com/categories/" class="menu-cat-tag-title">Category :</a>
    <a href="https://www.coelacanth-dream.com/categories/cpu/" class="menu-cat-tag-lower">CPU</a>
    <a href="https://www.coelacanth-dream.com/categories/hardware/" class="menu-cat-tag-lower">Hardware</a>
    <a href="https://www.coelacanth-dream.com/categories/intel/" class="menu-cat-tag-lower">Intel</a>
</div>
<nav class="menu-share">
  <button type="button" class="share-copy-button sb cp-url" onclick="copy_url('url')"></button>
  <button type="button" class="share-copy-button sb cp-url-title" onclick="copy_url('title_url')"></button></nav>
<div class="rss-block">
  <a href="https://www.coelacanth-dream.com/posts/index.xml" class="rss sb" target="_blank">RSS: Home</a>
  <a href="https://www.coelacanth-dream.com/lastmod/index.xml" class="rss sb" target="_blank">RSS: Updated</a>
</div>
<a class="s-search" href="https://www.coelacanth-dream.com/gh-search/">Site Search by Github (Beta)</a>
<nav class="menu-about"><a href="https://www.coelacanth-dream.com/about/">About</a>
<a href="https://www.coelacanth-dream.com/about/#contact">Contact</a>
</nav>
  <small class="copyright">
    &copy; 2019 - 2021 Umio-Yasuno
  </small>
<div class="hosted">Hosted by
    <a href="https://github.com/Umio-Yasuno/umio-yasuno.github.io" target="_blank" rel="noopener noreferrer">Github Pages</a>
,
  Powered by
    <a href="https://github.com/gohugoio/hugo" target="_blank" rel="noopener noreferrer">Hugo 0.89.4</a>
</div>

  </div>
</div>
<footer><hr><nav class="foot-links">
  <a href="https://www.coelacanth-dream.com/">Home</a>
  <a href="https://www.coelacanth-dream.com/posts/">Archive</a>
  <a href="https://www.coelacanth-dream.com/lastmod/">Updated</a>
  <a href="https://www.coelacanth-dream.com/categories/database/">Database</a></nav>
<nav class="foot-about"><a href="https://www.coelacanth-dream.com/about/">About</a>
<a href="https://www.coelacanth-dream.com/about/#contact">Contact</a>
<a href="#" class="pagetop">Page Top</a></nav><a class="s-search" href="https://www.coelacanth-dream.com/gh-search/">Site Search by Github (Beta)</a>

  <small class="copyright">
    &copy; 2019 - 2021 Umio-Yasuno
  </small>
<div class="hosted">Hosted by
    <a href="https://github.com/Umio-Yasuno/umio-yasuno.github.io" target="_blank" rel="noopener noreferrer">Github Pages</a>
,
  Powered by
    <a href="https://github.com/gohugoio/hugo" target="_blank" rel="noopener noreferrer">Hugo 0.89.4</a>
</div>

</footer>
<div class="slide">
  <input type="radio" name="menu-open-close" id="open-menu" value="open" class="menu-open-input">
  <label class="menu-open-label" for="open-menu"></label>
  <input type="radio" name="menu-open-close" id="close-menu" value="close" class="menu-close-input" checked="">
  <label class="menu-close-label" for="close-menu"></label>

  <div class="slide-menu-block"><nav class="menu-links">
  <a href="https://www.coelacanth-dream.com/">Home</a>
  <a href="https://www.coelacanth-dream.com/posts/">Archive</a>
  <a href="https://www.coelacanth-dream.com/lastmod/">Updated</a>
  <a href="https://www.coelacanth-dream.com/categories/database/">Database</a></nav>
<div class="menu-cat-tag-block">
  <a href="https://www.coelacanth-dream.com/tags/" class="menu-cat-tag-title">Tag :</a>
    <a href="https://www.coelacanth-dream.com/tags/alder_lake/" class="menu-cat-tag-lower">Alder Lake</a>
    <a href="https://www.coelacanth-dream.com/tags/coreboot/" class="menu-cat-tag-lower">Coreboot</a>
</div>
<div class="menu-cat-tag-block">
  <a href="https://www.coelacanth-dream.com/categories/" class="menu-cat-tag-title">Category :</a>
    <a href="https://www.coelacanth-dream.com/categories/cpu/" class="menu-cat-tag-lower">CPU</a>
    <a href="https://www.coelacanth-dream.com/categories/hardware/" class="menu-cat-tag-lower">Hardware</a>
    <a href="https://www.coelacanth-dream.com/categories/intel/" class="menu-cat-tag-lower">Intel</a>
</div>
<div class="rss-block">
  <a href="https://www.coelacanth-dream.com/posts/index.xml" class="rss sb" target="_blank">RSS: Home</a>
  <a href="https://www.coelacanth-dream.com/lastmod/index.xml" class="rss sb" target="_blank">RSS: Updated</a>
</div>
<a class="s-search" href="https://www.coelacanth-dream.com/gh-search/">Site Search by Github (Beta)</a>
<nav class="menu-about"><a href="https://www.coelacanth-dream.com/about/">About</a>
<a href="https://www.coelacanth-dream.com/about/#contact">Contact</a>

    </nav>
  </div>
</div>
</main>
      <script defer src="https://www.coelacanth-dream.com/js/share.min.js"></script>
      <div class="crt">
      </div>
      <div id="msg"></div>
  </body>
</html>
