#  PWMW 

El proyecto implementa un m贸dulo que genera una se帽al PWM que va aumentando o disminuyendo acorde a 2 botones "aumentar" y <br>"disminuir", al mismo tiempo que se muestra en display 7 segmentos el valor de la se帽al PWM y un led va ajustando su brillo <br> acorde al valor del duty. <br>

# ORGANIZACIN DEL PROYECTO
 rtl : Contiene los m贸dulos .vhdl del proyecto. <br>
 quartus : Contiene los scripts tcl para bajar el dise帽o mediante quartus. <br>

# EJECUTABLES
Se incluyen 2 ejecutables en la carpeta: <br>
 Compilar_Simular : Compila el dise帽o mediante ghdl, simula y visualiza mediante GTKWave.<br>
 Bajar_AFPGA :  Baja el dise帽o al FPGA.<br>

 # 锔 ! ACERCA DE LOS MODULOS TOP ! 锔
 Modulo_Top.vhd : Es el m贸dulo top a nivel rtl del proyecto. <br>
 Top.vhd : Es el m贸dulo top a nivel de hardware el cual se encarga de enlazar pines f铆sicos del FPGA con puertos del dise帽o.
 
 #  ! ACERCA DEL PROYECTO ! 
 Para el funcionamiento del proyecto este esta desarrollado en diferentes m贸dulos con una funci贸n especifica entre los cuales se encuentran: <br>
* Divisor_Frecuencia : Genera un pulso de 1 hz para visualizar los cambios en los displays y led.
* DoubleDabble : Genera 3 Valores en formato binario a partir de un n煤mero de 8 bits (los del duty). 
* DecoderBCD_7Seg : Recibe y muestra en display 7 segmentos los valores del duty.
* Pwm : Genera el pulso pwm.
* Modulo_Top :  Conecta todos los m贸dulos en uno solo (top rtl).
* Pwm_TB : Desarrolla el testbench del m贸dulo top.
* Top : Conecta los puertos del m贸dulo top con los pines f铆sicos del FPGA.

# 锔 ! ACERCA DEL TESTBENCH ! 锔
El testbench se elaboro sin el m贸dulo presionar boton, dado que al incluirlo el tiempo de simulaci贸n es demasiado elevado por lo que no es viable el agregarlo, para esto solo es cuestion de omitir estas instanciaciones en el m贸dulo top rtl.