<img width=100% src="https://capsule-render.vercel.app/api?type=waving&color=00bfbf&height=120&section=header"/>


[![Typing SVG](https://readme-typing-svg.herokuapp.com/?color=00bfbf&size=35&center=true&vCenter=true&width=1000&lines=+Vetores+in+Verilog+language+:%29)](https://git.io/typing-svg) 
<p>Vetores são usados para agrupar sinais relacionados usando um nome para torná-lo mais conveniente de manipulação. Por exemplo, o fio [7:0] w; declara um vetor de 8 bits chamado w que é funcionalmente equivalente a ter 8 fios separados.
Observe que a declaração de um vetor coloca as dimensões antes do nome do vetor, o que é incomum em comparação com a sintaxe C. No entanto, a seleção de peças tem as dimensões após o nome do vetor, como seria de esperar.</p>

<img width=100% src="https://capsule-render.vercel.app/api?type=waving&color=00bfbf&height=120&section=footer"/>
