---
## Metadata
tags : 
 - Note_done Note_WIP Informatique
 - 
source : UMons - Fonctionnement des ordinateurs
---

Link :
_Fonctionnement des ordinateurs : Eléments de conception logique_
1. [[../4 - Eléments de conception logique/4.6.6 - Mémoire à accès aléatoire (RAM)|4.6.6 - Mémoire à accès aléatoire (RAM)]]
3. [[../4 - Eléments de conception logique/4.6.6.3 - Modèle de mémoire|4.6.6.3 - Modèle de mémoire]]

_Fonctionnement des ordinateurs : Processeur_
1. [[5.4.1.1 - Instruction Fetch]]
2. [[5.4.6.5 - Architecture Load-Store]]
3. [[5.4.6.6.6 - Instructions Load & Store (MIPS)]]

_Fonctionnement des ordinateurs : Hiérarchie de mémoires_
1. [[8.1 - Mémoire SRAM]]
2. [[8.2 - Mémoire DRAM]]
3. [[8.5 - Mémoire cache]]
4. [[8.7 - Caches secondaires]]

# Définition
La cache de premier niveau (Cache L1) est souvent séparée pour les instructions (fetch) et pour les données (load/store). On parle alors d'instruction-cache ($\color{red}\text{i-cache}$) et de data-cache ($\color{blue}\text{d-cache}$) 
**Illustration** : ![[IMG_5272.jpeg]]
Les caches qui ne font pas la distinction instructions/données sont appelées caches unifiées ($\text{unified cache}$)