Fitter report for Estacionamento
Tue Jan 16 16:09:07 2018
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Device Options
  6. Input Pins
  7. Output Pins
  8. All Package Pins
  9. Control Signals
 10. Global & Other Fast Signals
 11. Carry Chains
 12. Cascade Chains
 13. Non-Global High Fan-Out Signals
 14. Peripheral Signals
 15. LAB
 16. Local Routing Interconnect
 17. LAB External Interconnect
 18. Row Interconnect
 19. LAB Column Interconnect
 20. LAB Column Interconnect
 21. Fitter Resource Usage Summary
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pin-Out File
 25. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Tue Jan 16 16:09:07 2018        ;
; Quartus II Version    ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name         ; Estacionamento                               ;
; Top-level Entity Name ; Garagem                                      ;
; Family                ; ACEX1K                                       ;
; Device                ; EP1K100QC208-3                               ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 289 / 4,992 ( 6 % )                          ;
; Total pins            ; 35 / 147 ( 24 % )                            ;
; Total memory bits     ; 0 / 49,152 ( 0 % )                           ;
; Total PLLs            ; 0                                            ;
+-----------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EP1K100QC208-3     ;                    ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                                   ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles             ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; PCI I/O                                                    ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Fitter Effort                                              ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
; Force Fitter to Avoid Periphery Placement Warnings         ; Off                ; Off                ;
+------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                 ;
+----------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; Name     ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; PCI I/O Enabled ; Single-Pin CE ; I/O Standard ;
+----------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; DIP_8    ; 121   ;  G  ; --   ; 31      ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; PB_4     ; 94    ; --  ; 13   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; PB_1     ; 87    ; --  ; 21   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; PB_2     ; 89    ; --  ; 18   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; PB_3     ; 92    ; --  ; 15   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; clock_in ; 79    ; --  ; --   ; 1       ; yes    ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; clock_25 ; 183   ; --  ; --   ; 1       ; yes    ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; A        ; 101   ; --  ; 4    ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; B        ; 103   ; --  ; 2    ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
+----------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                            ;
+----------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; Name     ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+----------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; GPIO0    ; 70    ; --  ; 31   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; GPIO9    ; 45    ;  L  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; GPIO10   ; 41    ;  K  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; GPIO8    ; 47    ;  L  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; GPIO1    ; 68    ; --  ; 33   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; GPIO11   ; 39    ;  J  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; GPIO6    ; 56    ; --  ; 45   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; GPIO4    ; 61    ; --  ; 40   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; GPIO3    ; 63    ; --  ; 35   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; GPIO2    ; 65    ; --  ; 34   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; GPIO7    ; 54    ; --  ; 51   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; AS       ; 127   ;  F  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; BS       ; 131   ;  E  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; CS       ; 133   ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Coluna_1 ; 193   ; --  ; 38   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Coluna_2 ; 198   ; --  ; 44   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Coluna_3 ; 205   ; --  ; 50   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Coluna_4 ; 9     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Coluna_5 ; 7     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Linha_1  ; 15    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Linha_2  ; 13    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Linha_3  ; 11    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Linha_4  ; 207   ; --  ; 51   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Linha_5  ; 196   ; --  ; 41   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Linha_6  ; 203   ; --  ; 48   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Linha_7  ; 200   ; --  ; 46   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
+----------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+


+-----------------------------------+
; All Package Pins                  ;
+-------+------------+--------------+
; Pin # ; Usage      ; I/O Standard ;
+-------+------------+--------------+
; 1     ; #TCK       ;              ;
; 2     ; ^CONF_DONE ;              ;
; 3     ; ^nCEO      ;              ;
; 4     ; #TDO       ;              ;
; 5     ; VCC_IO     ;              ;
; 6     ; GND        ;              ;
; 7     ; Coluna_5   ; LVTTL/LVCMOS ;
; 8     ; GND*       ;              ;
; 9     ; Coluna_4   ; LVTTL/LVCMOS ;
; 10    ; GND*       ;              ;
; 11    ; Linha_3    ; LVTTL/LVCMOS ;
; 12    ; GND*       ;              ;
; 13    ; Linha_2    ; LVTTL/LVCMOS ;
; 14    ; GND*       ;              ;
; 15    ; Linha_1    ; LVTTL/LVCMOS ;
; 16    ; GND*       ;              ;
; 17    ; GND*       ;              ;
; 18    ; GND*       ;              ;
; 19    ; GND*       ;              ;
; 20    ; GND        ;              ;
; 21    ; VCC_INT    ;              ;
; 22    ; VCC_IO     ;              ;
; 23    ; GND        ;              ;
; 24    ; GND*       ;              ;
; 25    ; GND*       ;              ;
; 26    ; GND*       ;              ;
; 27    ; GND*       ;              ;
; 28    ; GND*       ;              ;
; 29    ; GND*       ;              ;
; 30    ; GND*       ;              ;
; 31    ; GND*       ;              ;
; 32    ; GND        ;              ;
; 33    ; VCC_INT    ;              ;
; 34    ; VCC_IO     ;              ;
; 35    ; GND        ;              ;
; 36    ; GND*       ;              ;
; 37    ; GND*       ;              ;
; 38    ; GND*       ;              ;
; 39    ; GPIO11     ; LVTTL/LVCMOS ;
; 40    ; GND*       ;              ;
; 41    ; GPIO10     ; LVTTL/LVCMOS ;
; 42    ; VCC_IO     ;              ;
; 43    ; GND        ;              ;
; 44    ; GND*       ;              ;
; 45    ; GPIO9      ; LVTTL/LVCMOS ;
; 46    ; GND*       ;              ;
; 47    ; GPIO8      ; LVTTL/LVCMOS ;
; 48    ; VCC_INT    ;              ;
; 49    ; GND        ;              ;
; 50    ; #TMS       ;              ;
; 51    ; #TRST      ;              ;
; 52    ; ^nSTATUS   ;              ;
; 53    ; GND*       ;              ;
; 54    ; GPIO7      ; LVTTL/LVCMOS ;
; 55    ; GND*       ;              ;
; 56    ; GPIO6      ; LVTTL/LVCMOS ;
; 57    ; GND*       ;              ;
; 58    ; GND*       ;              ;
; 59    ; GND        ;              ;
; 60    ; GND*       ;              ;
; 61    ; GPIO4      ; LVTTL/LVCMOS ;
; 62    ; GND*       ;              ;
; 63    ; GPIO3      ; LVTTL/LVCMOS ;
; 64    ; GND*       ;              ;
; 65    ; GPIO2      ; LVTTL/LVCMOS ;
; 66    ; VCC_IO     ;              ;
; 67    ; GND*       ;              ;
; 68    ; GPIO1      ; LVTTL/LVCMOS ;
; 69    ; GND*       ;              ;
; 70    ; GPIO0      ; LVTTL/LVCMOS ;
; 71    ; GND*       ;              ;
; 72    ; VCC_INT    ;              ;
; 73    ; GND*       ;              ;
; 74    ; GND*       ;              ;
; 75    ; GND*       ;              ;
; 76    ; GND        ;              ;
; 77    ; VCC_CKLK   ;              ;
; 78    ; GND+       ;              ;
; 79    ; clock_in   ; LVTTL/LVCMOS ;
; 80    ; GND+       ;              ;
; 81    ; GND_CKLK   ;              ;
; 82    ; GND        ;              ;
; 83    ; GND*       ;              ;
; 84    ; VCC_IO     ;              ;
; 85    ; GND*       ;              ;
; 86    ; GND*       ;              ;
; 87    ; PB_1       ; LVTTL/LVCMOS ;
; 88    ; GND*       ;              ;
; 89    ; PB_2       ; LVTTL/LVCMOS ;
; 90    ; GND*       ;              ;
; 91    ; VCC_INT    ;              ;
; 92    ; PB_3       ; LVTTL/LVCMOS ;
; 93    ; GND*       ;              ;
; 94    ; PB_4       ; LVTTL/LVCMOS ;
; 95    ; GND*       ;              ;
; 96    ; GND*       ;              ;
; 97    ; GND*       ;              ;
; 98    ; VCC_IO     ;              ;
; 99    ; GND*       ;              ;
; 100   ; GND*       ;              ;
; 101   ; A          ; LVTTL/LVCMOS ;
; 102   ; GND*       ;              ;
; 103   ; B          ; LVTTL/LVCMOS ;
; 104   ; GND*       ;              ;
; 105   ; ^nCONFIG   ;              ;
; 106   ; VCC_INT    ;              ;
; 107   ; ^MSEL1     ;              ;
; 108   ; ^MSEL0     ;              ;
; 109   ; GND        ;              ;
; 110   ; VCC_IO     ;              ;
; 111   ; GND*       ;              ;
; 112   ; GND*       ;              ;
; 113   ; GND*       ;              ;
; 114   ; GND*       ;              ;
; 115   ; GND*       ;              ;
; 116   ; GND*       ;              ;
; 117   ; GND        ;              ;
; 118   ; VCC_IO     ;              ;
; 119   ; GND*       ;              ;
; 120   ; GND*       ;              ;
; 121   ; DIP_8      ; LVTTL/LVCMOS ;
; 122   ; GND*       ;              ;
; 123   ; GND        ;              ;
; 124   ; VCC_INT    ;              ;
; 125   ; GND*       ;              ;
; 126   ; GND*       ;              ;
; 127   ; AS         ; LVTTL/LVCMOS ;
; 128   ; GND*       ;              ;
; 129   ; GND        ;              ;
; 130   ; VCC_INT    ;              ;
; 131   ; BS         ; LVTTL/LVCMOS ;
; 132   ; GND*       ;              ;
; 133   ; CS         ; LVTTL/LVCMOS ;
; 134   ; GND*       ;              ;
; 135   ; GND*       ;              ;
; 136   ; GND*       ;              ;
; 137   ; GND        ;              ;
; 138   ; VCC_IO     ;              ;
; 139   ; GND*       ;              ;
; 140   ; GND*       ;              ;
; 141   ; GND*       ;              ;
; 142   ; GND*       ;              ;
; 143   ; GND*       ;              ;
; 144   ; GND*       ;              ;
; 145   ; GND        ;              ;
; 146   ; VCC_IO     ;              ;
; 147   ; GND*       ;              ;
; 148   ; GND*       ;              ;
; 149   ; GND*       ;              ;
; 150   ; GND*       ;              ;
; 151   ; GND        ;              ;
; 152   ; VCC_INT    ;              ;
; 153   ; #TDI       ;              ;
; 154   ; ^nCE       ;              ;
; 155   ; ^DCLK      ;              ;
; 156   ; ^DATA0     ;              ;
; 157   ; GND*       ;              ;
; 158   ; GND*       ;              ;
; 159   ; GND*       ;              ;
; 160   ; GND*       ;              ;
; 161   ; GND*       ;              ;
; 162   ; GND*       ;              ;
; 163   ; GND*       ;              ;
; 164   ; GND*       ;              ;
; 165   ; VCC_IO     ;              ;
; 166   ; GND*       ;              ;
; 167   ; GND*       ;              ;
; 168   ; GND*       ;              ;
; 169   ; GND*       ;              ;
; 170   ; GND*       ;              ;
; 171   ; GND        ;              ;
; 172   ; GND*       ;              ;
; 173   ; GND*       ;              ;
; 174   ; GND*       ;              ;
; 175   ; GND*       ;              ;
; 176   ; GND*       ;              ;
; 177   ; GND*       ;              ;
; 178   ; VCC_IO     ;              ;
; 179   ; GND*       ;              ;
; 180   ; GND*       ;              ;
; 181   ; GND        ;              ;
; 182   ; GND+       ;              ;
; 183   ; clock_25   ; LVTTL/LVCMOS ;
; 184   ; GND+       ;              ;
; 185   ; VCC_INT    ;              ;
; 186   ; GND*       ;              ;
; 187   ; GND*       ;              ;
; 188   ; GND        ;              ;
; 189   ; GND*       ;              ;
; 190   ; GND*       ;              ;
; 191   ; GND*       ;              ;
; 192   ; GND*       ;              ;
; 193   ; Coluna_1   ; LVTTL/LVCMOS ;
; 194   ; VCC_IO     ;              ;
; 195   ; GND*       ;              ;
; 196   ; Linha_5    ; LVTTL/LVCMOS ;
; 197   ; GND*       ;              ;
; 198   ; Coluna_2   ; LVTTL/LVCMOS ;
; 199   ; GND*       ;              ;
; 200   ; Linha_7    ; LVTTL/LVCMOS ;
; 201   ; VCC_INT    ;              ;
; 202   ; GND*       ;              ;
; 203   ; Linha_6    ; LVTTL/LVCMOS ;
; 204   ; GND*       ;              ;
; 205   ; Coluna_3   ; LVTTL/LVCMOS ;
; 206   ; GND*       ;              ;
; 207   ; Linha_4    ; LVTTL/LVCMOS ;
; 208   ; GND*       ;              ;
+-------+------------+--------------+


+------------------------------------------------------------------------------------------------+
; Control Signals                                                                                ;
+----------------------------------------------+---------+---------+--------------+--------------+
; Name                                         ; Pin #   ; Fan-Out ; Usage        ; Global Usage ;
+----------------------------------------------+---------+---------+--------------+--------------+
; seletor:inst|inst29~9                        ; LC3_D22 ; 3       ; Clock        ; Non-global   ;
; seletor:inst|inst33~9                        ; LC6_D22 ; 2       ; Clock        ; Non-global   ;
; Estacionamento:inst1|74190:ones62|58~1       ; LC2_D28 ; 4       ; Clock        ; Non-global   ;
; clock_in                                     ; 79      ; 1       ; Clock        ; Pin          ;
; Divisor:inst11|inst                          ; LC1_J26 ; 2       ; Clock        ; Non-global   ;
; clock_25                                     ; 183     ; 1       ; Clock        ; Pin          ;
; Divisor:inst11|inst7                         ; LC1_J29 ; 2       ; Clock        ; Non-global   ;
; seletor2:inst3|inst1                         ; LC2_L32 ; 9       ; Clock        ; Non-global   ;
; Divisor:inst11|inst38                        ; LC1_C48 ; 2       ; Clock        ; Non-global   ;
; seletor2:inst3|inst                          ; LC6_L32 ; 14      ; Clock        ; Non-global   ;
; Divisor:inst11|inst36                        ; LC1_L41 ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|inst103                       ; LC1_B48 ; 53      ; Clock        ; Internal     ;
; seletor:inst|inst20                          ; LC6_D5  ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|inst97                        ; LC1_B47 ; 7       ; Clock        ; Non-global   ;
; Divisor:inst11|inst40                        ; LC2_C41 ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|inst78                        ; LC1_C28 ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|inst39                        ; LC1_C50 ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|inst35                        ; LC1_L25 ; 2       ; Clock        ; Non-global   ;
; seletor:inst|74161:inst117|f74161:sub|99     ; LC3_D5  ; 4       ; Async. clear ; Non-global   ;
; seletor:inst|74161:inst118|f74161:sub|87     ; LC2_D24 ; 3       ; Async. clear ; Non-global   ;
; Divisor:inst11|inst29                        ; LC6_D24 ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|inst30                        ; LC1_D26 ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|inst60                        ; LC1_D18 ; 2       ; Clock        ; Non-global   ;
; Estacionamento:inst1|Debouncer:inst14|inst~0 ; LC1_D28 ; 4       ; Clock        ; Non-global   ;
; Debouncer:inst10|inst~0                      ; LC1_A43 ; 24      ; Async. clear ; Non-global   ;
; Estacionamento:inst1|74190:ones|58~1         ; LC1_C35 ; 4       ; Clock        ; Non-global   ;
; Estacionamento:inst1|Debouncer:inst12|inst~0 ; LC2_C35 ; 4       ; Clock        ; Non-global   ;
; Estacionamento:inst1|74190:ones61|58~1       ; LC1_E28 ; 4       ; Clock        ; Non-global   ;
; Estacionamento:inst1|Debouncer:inst13|inst~0 ; LC6_E28 ; 4       ; Clock        ; Non-global   ;
; Divisor:inst11|inst96                        ; LC1_B52 ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|inst34                        ; LC1_L6  ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|inst54                        ; LC1_A51 ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|inst33                        ; LC1_L12 ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|inst53                        ; LC1_A33 ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|inst32                        ; LC1_L9  ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|inst66                        ; LC2_L12 ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|inst44                        ; LC1_C11 ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|74161:inst114|f74161:sub|9    ; LC7_D22 ; 6       ; Async. clear ; Non-global   ;
; Divisor:inst11|inst95                        ; LC1_A41 ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|inst43                        ; LC1_C10 ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|inst52                        ; LC1_A39 ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|inst31                        ; LC1_D12 ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|inst42                        ; LC1_C2  ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|inst51                        ; LC1_A32 ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|inst41                        ; LC2_C39 ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|inst50                        ; LC1_J43 ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|inst49                        ; LC1_J30 ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|inst89                        ; LC1_J38 ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|inst27                        ; LC1_D19 ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|inst28                        ; LC2_D18 ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|inst48                        ; LC1_J36 ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|inst47                        ; LC1_J44 ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|inst26                        ; LC4_J18 ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|inst46                        ; LC1_J32 ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|inst25                        ; LC1_J6  ; 2       ; Clock        ; Non-global   ;
; Divisor:inst11|inst45                        ; LC1_J46 ; 2       ; Clock        ; Non-global   ;
+----------------------------------------------+---------+---------+--------------+--------------+


+-----------------------------------------------------+
; Global & Other Fast Signals                         ;
+------------------------+---------+---------+--------+
; Name                   ; Pin #   ; Fan-Out ; Global ;
+------------------------+---------+---------+--------+
; clock_in               ; 79      ; 1       ; yes    ;
; clock_25               ; 183     ; 1       ; yes    ;
; Divisor:inst11|inst103 ; LC1_B48 ; 53      ; yes    ;
+------------------------+---------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0                  ; 0                      ;
; 1                  ; 0                      ;
; 2                  ; 1                      ;
; 3                  ; 1                      ;
+--------------------+------------------------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 3      ; 2     ;
; 2      ; 19    ;
+--------+-------+


+-----------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                               ;
+-------------------------------------------------------------------------------------+---------+
; Name                                                                                ; Fan-Out ;
+-------------------------------------------------------------------------------------+---------+
; seletor:inst|inst3~3                                                                ; 33      ;
; seletor:inst|inst5~3                                                                ; 32      ;
; DIP_8                                                                               ; 31      ;
; Debouncer:inst10|inst~1                                                             ; 24      ;
; Estacionamento:inst1|74190:tens63|51~1                                              ; 14      ;
; seletor2:inst3|inst~2                                                               ; 14      ;
; Estacionamento:inst1|74190:ones|51~1                                                ; 13      ;
; Estacionamento:inst1|74190:ones61|51~1                                              ; 13      ;
; Estacionamento:inst1|74190:ones62|51~1                                              ; 13      ;
; Estacionamento:inst1|74190:ones61|50~1                                              ; 12      ;
; Estacionamento:inst1|74190:tens62|50~1                                              ; 12      ;
; Estacionamento:inst1|74190:ones|50~1                                                ; 12      ;
; Estacionamento:inst1|74190:ones62|50~1                                              ; 12      ;
; Estacionamento:inst1|74190:tens63|48~1                                              ; 11      ;
; Estacionamento:inst1|74190:tens62|51~1                                              ; 11      ;
; Estacionamento:inst1|74190:tens|48~1                                                ; 11      ;
; Estacionamento:inst1|74190:ones61|48~0                                              ; 11      ;
; Estacionamento:inst1|74190:tens|49~1                                                ; 11      ;
; Estacionamento:inst1|74190:tens|50~1                                                ; 11      ;
; Estacionamento:inst1|74190:tens|51~1                                                ; 11      ;
; Estacionamento:inst1|74190:ones62|48~0                                              ; 11      ;
; Estacionamento:inst1|74190:ones61|49~1                                              ; 11      ;
; Estacionamento:inst1|74190:tens63|50~1                                              ; 11      ;
; Estacionamento:inst1|74190:ones|48~0                                                ; 11      ;
; Estacionamento:inst1|74190:ones62|49~1                                              ; 11      ;
; Estacionamento:inst1|74190:ones|49~1                                                ; 11      ;
; Estacionamento:inst1|74190:tens63|49~1                                              ; 10      ;
; Estacionamento:inst1|74190:tens62|49~1                                              ; 10      ;
; Estacionamento:inst1|74190:tens62|48~1                                              ; 9       ;
; seletor2:inst3|inst1~2                                                              ; 9       ;
; Divisor:inst11|inst97~1                                                             ; 7       ;
; MUX:inst32|inst8~13                                                                 ; 7       ;
; Estacionamento:inst1|ComparadorA:inst32|Comparador:inst1|7485:inst1|f7485:sub|109~6 ; 7       ;
; Estacionamento:inst1|ComparadorA:inst32|Comparador:inst3|7485:inst1|f7485:sub|109~6 ; 7       ;
; MUX:inst32|inst11~13                                                                ; 7       ;
; MUX:inst32|inst5~17                                                                 ; 7       ;
; Estacionamento:inst1|ComparadorA:inst32|Comparador:inst1|7485:inst|f7485:sub|109~6  ; 7       ;
; Estacionamento:inst1|ComparadorA:inst32|Comparador:inst3|7485:inst|f7485:sub|109~6  ; 6       ;
; Divisor:inst11|74161:inst114|f74161:sub|9~1                                         ; 6       ;
; Estacionamento:inst1|ComparadorA:inst32|Decoders:inst4|inst12~1                     ; 5       ;
; Estacionamento:inst1|ComparadorA:inst32|Comparador:inst1|7485:inst1|f7485:sub|87~1  ; 5       ;
; MUX:inst32|inst12~15                                                                ; 5       ;
; Estacionamento:inst1|inst62~5                                                       ; 5       ;
; Estacionamento:inst1|inst71~0                                                       ; 5       ;
; Estacionamento:inst1|74190:ones62|58~8                                              ; 4       ;
; Estacionamento:inst1|Debouncer:inst14|inst~2                                        ; 4       ;
; Estacionamento:inst1|74190:ones|58~8                                                ; 4       ;
; seletor:inst|74161:inst117|f74161:sub|99~1                                          ; 4       ;
; MUX:inst32|inst4~1                                                                  ; 4       ;
; Estacionamento:inst1|ComparadorA:inst32|Comparador:inst3|7485:inst1|f7485:sub|84~0  ; 4       ;
+-------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                                ;
+------------------------+---------+-------+-----------------+---------------------------+----------+
; Peripheral Signal      ; Source  ; Usage ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+------------------------+---------+-------+-----------------+---------------------------+----------+
; Divisor:inst11|inst103 ; LC1_B48 ; Clock ; no              ; yes                       ; +ve      ;
+------------------------+---------+-------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 539            ;
; 1                        ; 46             ;
; 2                        ; 4              ;
; 3                        ; 3              ;
; 4                        ; 3              ;
; 5                        ; 3              ;
; 6                        ; 3              ;
; 7                        ; 3              ;
; 8                        ; 20             ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 555            ;
; 1                           ; 36             ;
; 2                           ; 9              ;
; 3                           ; 8              ;
; 4                           ; 3              ;
; 5                           ; 4              ;
; 6                           ; 3              ;
; 7                           ; 2              ;
; 8                           ; 4              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0                          ; 541            ;
; 1                          ; 41             ;
; 2                          ; 6              ;
; 3                          ; 3              ;
; 4                          ; 6              ;
; 5                          ; 1              ;
; 6                          ; 3              ;
; 7                          ; 4              ;
; 8                          ; 5              ;
; 9                          ; 7              ;
; 10                         ; 1              ;
; 11                         ; 2              ;
; 12                         ; 4              ;
+----------------------------+----------------+


+-----------------------------------------------------------------------------------------+
; Row Interconnect                                                                        ;
+-------+--------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used  ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+--------------------+-----------------------------+------------------------------+
;  A    ;  1 / 208 ( < 1 % ) ;  0 / 104 ( 0 % )            ;  7 / 104 ( 7 % )             ;
;  B    ;  1 / 208 ( < 1 % ) ;  0 / 104 ( 0 % )            ;  5 / 104 ( 5 % )             ;
;  C    ;  22 / 208 ( 11 % ) ;  2 / 104 ( 2 % )            ;  30 / 104 ( 29 % )           ;
;  D    ;  38 / 208 ( 18 % ) ;  22 / 104 ( 21 % )          ;  20 / 104 ( 19 % )           ;
;  E    ;  14 / 208 ( 7 % )  ;  1 / 104 ( < 1 % )          ;  21 / 104 ( 20 % )           ;
;  F    ;  0 / 208 ( 0 % )   ;  1 / 104 ( < 1 % )          ;  0 / 104 ( 0 % )             ;
;  G    ;  1 / 208 ( < 1 % ) ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  H    ;  0 / 208 ( 0 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  I    ;  0 / 208 ( 0 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  J    ;  2 / 208 ( < 1 % ) ;  2 / 104 ( 2 % )            ;  10 / 104 ( 10 % )           ;
;  K    ;  0 / 208 ( 0 % )   ;  0 / 104 ( 0 % )            ;  1 / 104 ( < 1 % )           ;
;  L    ;  1 / 208 ( < 1 % ) ;  4 / 104 ( 4 % )            ;  5 / 104 ( 5 % )             ;
; Total ;  80 / 2496 ( 3 % ) ;  32 / 1248 ( 3 % )          ;  99 / 1248 ( 8 % )           ;
+-------+--------------------+-----------------------------+------------------------------+


+----------------------------+
; LAB Column Interconnect    ;
+-------+--------------------+
; Col.  ; Interconnect Used  ;
+-------+--------------------+
; 1     ;  0 / 24 ( 0 % )    ;
; 2     ;  0 / 24 ( 0 % )    ;
; 3     ;  0 / 24 ( 0 % )    ;
; 4     ;  0 / 24 ( 0 % )    ;
; 5     ;  0 / 24 ( 0 % )    ;
; 6     ;  0 / 24 ( 0 % )    ;
; 7     ;  0 / 24 ( 0 % )    ;
; 8     ;  0 / 24 ( 0 % )    ;
; 9     ;  0 / 24 ( 0 % )    ;
; 10    ;  0 / 24 ( 0 % )    ;
; 11    ;  4 / 24 ( 17 % )   ;
; 12    ;  0 / 24 ( 0 % )    ;
; 13    ;  1 / 24 ( 4 % )    ;
; 14    ;  0 / 24 ( 0 % )    ;
; 15    ;  1 / 24 ( 4 % )    ;
; 16    ;  0 / 24 ( 0 % )    ;
; 17    ;  0 / 24 ( 0 % )    ;
; 18    ;  2 / 24 ( 8 % )    ;
; 19    ;  0 / 24 ( 0 % )    ;
; 20    ;  0 / 24 ( 0 % )    ;
; 21    ;  1 / 24 ( 4 % )    ;
; 22    ;  0 / 24 ( 0 % )    ;
; 23    ;  0 / 24 ( 0 % )    ;
; 24    ;  0 / 24 ( 0 % )    ;
; 25    ;  0 / 24 ( 0 % )    ;
; 26    ;  0 / 24 ( 0 % )    ;
; 27    ;  0 / 24 ( 0 % )    ;
; 28    ;  0 / 24 ( 0 % )    ;
; 29    ;  1 / 24 ( 4 % )    ;
; 30    ;  0 / 24 ( 0 % )    ;
; 31    ;  3 / 24 ( 13 % )   ;
; 32    ;  4 / 24 ( 17 % )   ;
; 33    ;  4 / 24 ( 17 % )   ;
; 34    ;  1 / 24 ( 4 % )    ;
; 35    ;  1 / 24 ( 4 % )    ;
; 36    ;  0 / 24 ( 0 % )    ;
; 37    ;  0 / 24 ( 0 % )    ;
; 38    ;  1 / 24 ( 4 % )    ;
; 39    ;  1 / 24 ( 4 % )    ;
; 40    ;  6 / 24 ( 25 % )   ;
; 41    ;  2 / 24 ( 8 % )    ;
; 42    ;  0 / 24 ( 0 % )    ;
; 43    ;  4 / 24 ( 17 % )   ;
; 44    ;  5 / 24 ( 21 % )   ;
; 45    ;  7 / 24 ( 29 % )   ;
; 46    ;  3 / 24 ( 13 % )   ;
; 47    ;  2 / 24 ( 8 % )    ;
; 48    ;  3 / 24 ( 13 % )   ;
; 49    ;  4 / 24 ( 17 % )   ;
; 50    ;  1 / 24 ( 4 % )    ;
; 51    ;  5 / 24 ( 21 % )   ;
; 52    ;  5 / 24 ( 21 % )   ;
; Total ;  72 / 1248 ( 6 % ) ;
+-------+--------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 48 ( 0 % )   ;
; Total ;  0 / 48 ( 0 % )   ;
+-------+-------------------+


+------------------------------------------------------------+
; Fitter Resource Usage Summary                              ;
+-----------------------------------+------------------------+
; Resource                          ; Usage                  ;
+-----------------------------------+------------------------+
; Total logic elements              ; 289 / 4,992 ( 6 % )    ;
; Registers                         ; 118 / 4,992 ( 2 % )    ;
; Logic elements in carry chains    ; 5                      ;
; User inserted logic elements      ; 0                      ;
; I/O pins                          ; 35 / 147 ( 24 % )      ;
;     -- Clock pins                 ; 2 / 2 ( 100 % )        ;
;     -- Dedicated input pins       ; 2 / 4 ( 50 % )         ;
; Global signals                    ; 3                      ;
; EABs                              ; 0 / 12 ( 0 % )         ;
; Total memory bits                 ; 0 / 49,152 ( 0 % )     ;
; Total RAM block bits              ; 0 / 49,152 ( 0 % )     ;
; Maximum fan-out node              ; Divisor:inst11|inst103 ;
; Maximum fan-out                   ; 53                     ;
; Highest non-global fan-out signal ; seletor:inst|inst3     ;
; Highest non-global fan-out        ; 33                     ;
; Total fan-out                     ; 960                    ;
; Average fan-out                   ; 2.96                   ;
+-----------------------------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                              ;
+-------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node          ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                    ; Library Name ;
+-------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------+--------------+
; |Garagem                            ; 289 (1)     ; 118          ; 0           ; 35   ; 171 (1)      ; 33 (0)            ; 85 (0)           ; 5 (0)           ; 0 (0)      ; |Garagem                                                                               ; work         ;
;    |74139o:inst6|                   ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|74139o:inst6                                                                  ; work         ;
;    |7449:inst5|                     ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|7449:inst5                                                                    ; work         ;
;    |Debouncer:inst10|               ; 5 (5)       ; 4            ; 0           ; 0    ; 1 (1)        ; 4 (4)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|Debouncer:inst10                                                              ; work         ;
;    |Divisor:inst11|                 ; 45 (44)     ; 45           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 45 (44)          ; 0 (0)           ; 0 (0)      ; |Garagem|Divisor:inst11                                                                ; work         ;
;       |74161:inst114|               ; 1 (0)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|Divisor:inst11|74161:inst114                                                  ; work         ;
;          |f74161:sub|               ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |Garagem|Divisor:inst11|74161:inst114|f74161:sub                                       ; work         ;
;    |Estacionamento:inst1|           ; 179 (9)     ; 60           ; 0           ; 0    ; 119 (9)      ; 29 (0)            ; 31 (0)           ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1                                                          ; work         ;
;       |74173:inst27|                ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|74173:inst27                                             ; work         ;
;       |74173:inst28|                ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 2 (2)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|74173:inst28                                             ; work         ;
;       |74173:inst29|                ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 3 (3)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|74173:inst29                                             ; work         ;
;       |74173:inst30|                ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|74173:inst30                                             ; work         ;
;       |74173:inst31|                ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|74173:inst31                                             ; work         ;
;       |74173:inst33|                ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 3 (3)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|74173:inst33                                             ; work         ;
;       |74190:ones61|                ; 13 (13)     ; 4            ; 0           ; 0    ; 9 (9)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|74190:ones61                                             ; work         ;
;       |74190:ones62|                ; 13 (13)     ; 4            ; 0           ; 0    ; 9 (9)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|74190:ones62                                             ; work         ;
;       |74190:ones|                  ; 13 (13)     ; 4            ; 0           ; 0    ; 9 (9)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|74190:ones                                               ; work         ;
;       |74190:tens62|                ; 9 (9)       ; 4            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|74190:tens62                                             ; work         ;
;       |74190:tens63|                ; 10 (10)     ; 4            ; 0           ; 0    ; 6 (6)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|74190:tens63                                             ; work         ;
;       |74190:tens|                  ; 10 (10)     ; 4            ; 0           ; 0    ; 6 (6)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|74190:tens                                               ; work         ;
;       |ComparadorA:inst32|          ; 63 (0)      ; 0            ; 0           ; 0    ; 63 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|ComparadorA:inst32                                       ; work         ;
;          |Comparador:inst1|         ; 14 (0)      ; 0            ; 0           ; 0    ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|ComparadorA:inst32|Comparador:inst1                      ; work         ;
;             |7485:inst1|            ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|ComparadorA:inst32|Comparador:inst1|7485:inst1           ; work         ;
;                |f7485:sub|          ; 8 (8)       ; 0            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|ComparadorA:inst32|Comparador:inst1|7485:inst1|f7485:sub ; work         ;
;             |7485:inst|             ; 6 (0)       ; 0            ; 0           ; 0    ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|ComparadorA:inst32|Comparador:inst1|7485:inst            ; work         ;
;                |f7485:sub|          ; 6 (6)       ; 0            ; 0           ; 0    ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|ComparadorA:inst32|Comparador:inst1|7485:inst|f7485:sub  ; work         ;
;          |Comparador:inst2|         ; 12 (0)      ; 0            ; 0           ; 0    ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|ComparadorA:inst32|Comparador:inst2                      ; work         ;
;             |7485:inst1|            ; 6 (0)       ; 0            ; 0           ; 0    ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|ComparadorA:inst32|Comparador:inst2|7485:inst1           ; work         ;
;                |f7485:sub|          ; 6 (6)       ; 0            ; 0           ; 0    ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|ComparadorA:inst32|Comparador:inst2|7485:inst1|f7485:sub ; work         ;
;             |7485:inst|             ; 6 (0)       ; 0            ; 0           ; 0    ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|ComparadorA:inst32|Comparador:inst2|7485:inst            ; work         ;
;                |f7485:sub|          ; 6 (6)       ; 0            ; 0           ; 0    ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|ComparadorA:inst32|Comparador:inst2|7485:inst|f7485:sub  ; work         ;
;          |Comparador:inst3|         ; 12 (0)      ; 0            ; 0           ; 0    ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|ComparadorA:inst32|Comparador:inst3                      ; work         ;
;             |7485:inst1|            ; 6 (0)       ; 0            ; 0           ; 0    ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|ComparadorA:inst32|Comparador:inst3|7485:inst1           ; work         ;
;                |f7485:sub|          ; 6 (6)       ; 0            ; 0           ; 0    ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|ComparadorA:inst32|Comparador:inst3|7485:inst1|f7485:sub ; work         ;
;             |7485:inst|             ; 6 (0)       ; 0            ; 0           ; 0    ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|ComparadorA:inst32|Comparador:inst3|7485:inst            ; work         ;
;                |f7485:sub|          ; 6 (6)       ; 0            ; 0           ; 0    ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|ComparadorA:inst32|Comparador:inst3|7485:inst|f7485:sub  ; work         ;
;          |Decoders:inst4|           ; 25 (25)     ; 0            ; 0           ; 0    ; 25 (25)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|ComparadorA:inst32|Decoders:inst4                        ; work         ;
;       |Debouncer:inst12|            ; 5 (5)       ; 4            ; 0           ; 0    ; 1 (1)        ; 3 (3)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|Debouncer:inst12                                         ; work         ;
;       |Debouncer:inst13|            ; 5 (5)       ; 4            ; 0           ; 0    ; 1 (1)        ; 3 (3)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|Debouncer:inst13                                         ; work         ;
;       |Debouncer:inst14|            ; 5 (5)       ; 4            ; 0           ; 0    ; 1 (1)        ; 3 (3)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |Garagem|Estacionamento:inst1|Debouncer:inst14                                         ; work         ;
;    |LetrasMatriz:inst25|            ; 6 (0)       ; 0            ; 0           ; 0    ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|LetrasMatriz:inst25                                                           ; work         ;
;       |GerenciadorLinhaColuna:inst| ; 6 (0)       ; 0            ; 0           ; 0    ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|LetrasMatriz:inst25|GerenciadorLinhaColuna:inst                               ; work         ;
;          |MuxLetras:inst17|         ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|LetrasMatriz:inst25|GerenciadorLinhaColuna:inst|MuxLetras:inst17              ; work         ;
;          |MuxLetras:inst21|         ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|LetrasMatriz:inst25|GerenciadorLinhaColuna:inst|MuxLetras:inst21              ; work         ;
;          |MuxLetras:inst22|         ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|LetrasMatriz:inst25|GerenciadorLinhaColuna:inst|MuxLetras:inst22              ; work         ;
;          |MuxLetras:inst25|         ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|LetrasMatriz:inst25|GerenciadorLinhaColuna:inst|MuxLetras:inst25              ; work         ;
;          |MuxLetras:inst26|         ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|LetrasMatriz:inst25|GerenciadorLinhaColuna:inst|MuxLetras:inst26              ; work         ;
;          |MuxLetras:inst28|         ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|LetrasMatriz:inst25|GerenciadorLinhaColuna:inst|MuxLetras:inst28              ; work         ;
;    |MUX:inst32|                     ; 26 (26)     ; 0            ; 0           ; 0    ; 26 (26)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Garagem|MUX:inst32                                                                    ; work         ;
;    |seletor2:inst3|                 ; 2 (2)       ; 2            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |Garagem|seletor2:inst3                                                                ; work         ;
;    |seletor:inst|                   ; 15 (10)     ; 7            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 7 (2)            ; 5 (0)           ; 0 (0)      ; |Garagem|seletor:inst                                                                  ; work         ;
;       |74161:inst117|               ; 3 (0)       ; 3            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 3 (0)            ; 3 (0)           ; 0 (0)      ; |Garagem|seletor:inst|74161:inst117                                                    ; work         ;
;          |f74161:sub|               ; 3 (3)       ; 3            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 3 (3)           ; 0 (0)      ; |Garagem|seletor:inst|74161:inst117|f74161:sub                                         ; work         ;
;       |74161:inst118|               ; 2 (0)       ; 2            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 2 (0)           ; 0 (0)      ; |Garagem|seletor:inst|74161:inst118                                                    ; work         ;
;          |f74161:sub|               ; 2 (2)       ; 2            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 2 (2)           ; 0 (0)      ; |Garagem|seletor:inst|74161:inst118|f74161:sub                                         ; work         ;
+-------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------+
; Delay Chain Summary               ;
+----------+----------+-------------+
; Name     ; Pin Type ; Pad to Core ;
+----------+----------+-------------+
; A        ; Input    ; OFF         ;
; B        ; Input    ; OFF         ;
; DIP_8    ; Input    ; ON          ;
; PB_4     ; Input    ; ON          ;
; PB_1     ; Input    ; ON          ;
; PB_2     ; Input    ; ON          ;
; PB_3     ; Input    ; ON          ;
; clock_in ; Input    ; OFF         ;
; clock_25 ; Input    ; OFF         ;
; GPIO0    ; Output   ; OFF         ;
; GPIO9    ; Output   ; OFF         ;
; GPIO10   ; Output   ; OFF         ;
; GPIO8    ; Output   ; OFF         ;
; GPIO1    ; Output   ; OFF         ;
; GPIO11   ; Output   ; OFF         ;
; GPIO6    ; Output   ; OFF         ;
; GPIO4    ; Output   ; OFF         ;
; GPIO3    ; Output   ; OFF         ;
; GPIO2    ; Output   ; OFF         ;
; GPIO7    ; Output   ; OFF         ;
; AS       ; Output   ; OFF         ;
; BS       ; Output   ; OFF         ;
; CS       ; Output   ; OFF         ;
; Coluna_1 ; Output   ; OFF         ;
; Coluna_2 ; Output   ; OFF         ;
; Coluna_3 ; Output   ; OFF         ;
; Coluna_4 ; Output   ; OFF         ;
; Coluna_5 ; Output   ; OFF         ;
; Linha_1  ; Output   ; OFF         ;
; Linha_2  ; Output   ; OFF         ;
; Linha_3  ; Output   ; OFF         ;
; Linha_4  ; Output   ; OFF         ;
; Linha_5  ; Output   ; OFF         ;
; Linha_6  ; Output   ; OFF         ;
; Linha_7  ; Output   ; OFF         ;
+----------+----------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Gabriel Yago M/Desktop/2017.2/CD_2017.2/PBLs/2/PBL2/Estacionamento.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Jan 16 16:08:58 2018
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Estacionamento -c Estacionamento
Info: Selected device EP1K100QC208-3 for design "Estacionamento"
Warning: Feature SignalProbe is not available with your current license
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 6 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Tue Jan 16 2018 at 16:08:59
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: Quartus II Fitter was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 253 megabytes
    Info: Processing ended: Tue Jan 16 16:09:07 2018
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:09


