---
layout: default
title: "DRAM技術導入とその戦略的位置づけ（1997–2001）"
description: "セイコーエプソン酒田事業所におけるDRAM技術導入の経緯と戦略的位置づけを、筆者の実体験をもとに整理したアーカイブ論文。"
tags: ["DRAM", "半導体プロセス", "エプソン", "技術移管", "酒田事業所", "ロジック展開"]
---

# 📝 序論 / Introduction

1997年、世界の半導体産業は急速な成長局面にあった。  
Windows 95 の普及、Intel Pentium II の登場、そして **8インチライン・0.35 µm世代プロセス**の商用化が進み、DRAM・ロジック両分野で国際競争が激化していた。

セイコーエプソンはこの時期、山形県酒田市に新たな**8インチ半導体工場**を建設し、巨額投資（1000億円超と推定）を行った。  
しかし、その狙いは **DRAM事業で勝つことそのものではなく**、むしろ **DRAMを通じて最新プロセス技術を吸収し、自前化すること** にあった。

具体的には以下の三段階を視野に入れていたと筆者は推測する。

1. **DRAM量産による先端プロセス習得**  
   - 三菱電機からの技術供与により、0.5 µm (16M DRAM) → 0.35 µm (64M DRAM) → 0.25 µm (64M DRAM) という三世代を順次導入。  
   - これにより酒田Fabは、短期間で世界最先端のCMOSプロセスを内製化可能となった。  

2. **先端ロジックへの展開**  
   - 習得したプロセスを、Xilinx などのファンドリ案件に応用。  
   - 配線モジュールやトランジスタ技術を吸収し、将来的なファンドリビジネスの基盤を築く。  

3. **社内製品への展開**  
   - 自社ASIC、ロジックICへ展開。  
   - さらに高耐圧・混載CMOSへ応用し、液晶ドライバやインクジェットヘッド駆動ICなど、エプソン独自の製品群を強化する。  

この「**DRAMを通じて先端プロセスを自前化し、最終的に独自デバイスで差別化する**」という戦略的布石こそが、酒田Fab建設の本質であった。  

当時、NEC・東芝・富士通・三菱といった日本の大手メーカーがDRAMを主導していたが、エプソンはその中で**三菱電機から技術移管を受ける道**を選んだ。  
その理由は以下のように整理できる。

- NEC・東芝は規模が大きく外部移管余地が少なかった  
- 富士通は自社Fab集中で外部供与困難  
- 三菱はエプソンと既存取引があり、**三世代一括移管を提示**  
- 熊本KD棟は酒田Fabと同じ8インチ対応で、相性が良かった  

筆者は入社式の場で、当時の安川社長が「この酒田Fabに勝負をかける」と述べたことを今でも鮮明に覚えている。  
この言葉は、DRAMという一見逆風の事業への投資を単なる冒険ではなく、**将来のロジック・混載CMOS展開へとつなげる挑戦**であったことを示していた。  

# 📘 第1章：0.5 µm 第1世代DRAMと 0.35 µm 第2世代DRAMの立ち上げ

## 1.1 0.5 µm 16M DRAM ― 酒田Fab最初の本番製品

酒田Fabで最初に取り組んだのは、**0.5 µm世代の16M DRAM**であった。  
これは工場を本格稼働させるための**最初の量産製品**として位置づけられており、現場にとっては極めて重要な意味を持っていた。  

経営的にも技術的にも、この製品を安定して立ち上げることが「酒田Fabは稼働可能な生産拠点である」ことを示す最初の証明であった。  

- 三菱熊本Fabで確立されたプロセスを導入  
- 酒田の8インチ設備との親和性が高く、大きなトラブルなく立ち上がった  
- 歩留まりも初期から安定し、短期間で量産化に到達  

この成功によってFabは稼働率を確保し、次の**0.35 µm 64M DRAM**へ挑戦する足場が整えられた。  

---

## 1.2 0.35 µm 64M DRAM ― 苦難の始まり

次のステップは、**0.35 µm世代の64M DRAM**であった。  
筆者がDRAMに参画したのはこのプロジェクトからであり、現場で最初の本格的な経験を積むことになった。  

### 1.2.1 初期投入と不具合
1997年秋、試作ロットを**30ロット以上投入**したが、ほぼすべてで**パターン形状が崩れ**、SEMで寸法を測ることすらできなかった。  

- 熊本Fabでは安定していたプロセスが、酒田では再現できない  
- 同じ装置・同じレシピを使っても、結果は形状不良の連続  
- Fab全体が「なぜ動かないのか」という重苦しい空気に包まれていた  

筆者もSEMに張り付く毎日を送り、**「ロットを流しても形ができない」**という絶望的な現実を目の当たりにした。

### 1.2.2 原因究明
原因は意外なところにあった。徹底調査の結果、**洗浄工程のフローが熊本と異なっていた**のである。  

| 工程比較 | 三菱 熊本Fab | エプソン 酒田Fab |
|----------|--------------|-------------------|
| 洗浄フロー | 硫酸過水 → アンモニア過水 → 塩酸過水 | アンモニア過水 → 塩酸過水 （硫酸過水省略） |

酒田では工程短縮のため、硫酸過水が省略されていた。  
しかしそれがウェーハ表面状態を変化させ、後工程のプラズマ処理と相互作用して**膜厚のばらつき**を生み出していた。

### 1.2.3 解決 ― 「鏡写し」
最終的な対応は、**熊本のプロセスを完全に「鏡写し」する**ことであった。  
この一手により異常は解消し、酒田Fabはようやく0.35 µm 64M DRAMの量産化に成功した。  

当時のキーワードはまさに「鏡写し」であり、筆者にとっては**現場で30ロット以上失敗を見届け、その後の完全移植で量産化を達成する**という強烈な原体験となった。  

---

## 1.3 小括

- **0.5 µm 16M DRAM**：酒田Fab最初の本番製品として立ち上げに成功、量産工場としての稼働を確立  
- **0.35 µm 64M DRAM**：30ロット以上の失敗 → 洗浄工程差異が原因 → 熊本の「鏡写し」で解決  

この対比は、酒田Fabの立ち上げ初期を象徴していた。  
そしてこの経験が、次の**0.25 µm 第3世代DRAM立ち上げ**において、筆者が最初から深く関与する土台となった。

# 📘 第2章：0.25 µm 第3世代 64M DRAMの立ち上げ

## 2.1 プロジェクト開始 ― フロッピー2枚からの出発

1998年、酒田Fabは次世代である**0.25 µm世代の64M DRAM**の立ち上げに挑んだ。  
筆者はこのプロジェクトに**最初からフル参画**することとなり、以後の半導体エンジニア人生の基盤となる経験を積むことになる。  

移管元は三菱熊本Fab（KD棟）であり、提供されたデータはわずか**フロッピー2枚**に収められた条件情報であった。  
ただし実際には、各個別要素技術の担当向けに **SCF（Short Cycle Feedback）方式用の仕様書**が別途渡されており、それを基に現場では立ち上げが進められた。  

---

## 2.2 当時の0.25 µm DRAMプロセス仕様（概要）

本プロジェクトで導入された0.25 µm世代プロセスは、当時の最先端DRAM専用仕様であり、ロジックプロセスとは異なる最適化が施されていた。

| 項目 / Item | 内容 / Description |
|------------|---------------------|
| **電源電圧 / Supply Voltage** | **2.5V 単一電源**<br>*2.5V single supply for core, peripheral, and I/O* |
| **ゲート酸化膜 / Gate Oxide** | 80Å 熱酸化膜<br>*80 Å thermal gate oxide* |
| **セルキャパシタ構造 / Cell Capacitor Structure** | スタック型キャパシタ（ONO誘電体）<br>*Stacked capacitor with ONO dielectric* |
| **ウェル構成 / Well Structure** | トリプルウェル構造<br>*Triple-well structure* |
| **ワードライン構造 / Word Line** | デバイデッドWL構造、WSA-ALA接続<br>*Divided word-line structure with WSA-ALA connection* |
| **ビットライン形成 / Bit Line** | BLとBLコンタクトを同時形成（WSB-CVD）<br>*Bit line and BL contact formed simultaneously by WSB-CVD* |
| **ストレージノード処理 / Storage Node Surface Treatment** | 粗面化処理で容量1.5〜1.8倍向上<br>*Surface roughening improved capacitance by 1.5–1.8×* |

これらの技術要素は、DRAMセルの**高密度化・信頼性確保**を同時に実現するためのバランスであり、  
特に**Wプラグ導入**や**ONO誘電体**は歩留まり・保持特性に直結した。

---

## 2.3 SCF方式による立ち上げ

採用した手法は **SCF（Short Cycle Feedback）方式**であった。  
これは短いサイクルで評価・修正を繰り返し、迅速に条件を最適化する方式である。  

手順は以下の通りだった。

1. フロッピー2枚の条件データを電子流動票へ展開  
2. 各工程で形式ロット（10ロット、うち一部はマージン条件付き）を投入  
3. SEM・電気特性を確認 → SCFで条件を修正  
4. 最終条件をFixし、本番ロット投入へ進む  
5. 本番ロット（3ロット、長期信頼性用）＋ マージンロット並行投入  
6. バーンイン評価用にさらに3ロット投入  
7. 信頼性評価を経て量産移行  

この方式により、条件は短期間で整備され、量産準備が整った。

---

## 2.4 初期歩留まりと不良モード

立ち上げ初期に投入した形式ロット（約10ロット）は、最終完成品を得るためではなく、  
**途中工程で止めて形状や膜質を確認する目的で流された**。  
ゲート形成やキャパシタ形成など重要工程ごとにロットを途中止めし、  
SEM断面観察や電気的中間評価を行いながら条件を修正していった。  
このショートサイクルフィードバック（SCF）を繰り返すことで、  
プロセス条件の最適化を加速させることができた。  

同時に、信頼性確認用として3ロットの本番ロットも投入され、  
最終まで流動させた評価の結果、歩留まりは **およそ65%前後** に到達した。  
0.5 µm世代で90%以上を達成していた後では一見「低い」と映ったが、  
通常、新世代DRAMの初期立ち上げでは20〜30%台から始まるケースが多く、  
**初回から65%という数字はむしろ高い水準**であった。  

主たる不良モードは **Pause Refresh Fail（ポーズリフレッシュ不良）** に集中していた。  
これはDRAM特有の試験で、セルのリフレッシュ動作を一定時間停止した後にセルを読み出し、  
保持電荷が失われたセルを検出することで、セル保持特性を直接評価するものである。  

ただし、このPause Refresh Failの原因特定は容易ではなかった。  
SEM断面観察ではセル構造に異常は見られず、容量値も正常。  
リーク電流も数十〜数百 fA レベルと微小で、測定ノイズに近かった。  
このため、**「なぜ保持できないのか」** という疑問は長く残り、  
原因解明には段階的な解析と工程差異の追跡が不可欠となった。

---

### 2.4.1 ポーズリフレッシュ試験の条件と結果解釈

- **試験装置**：アドバンテスト製メモリテスタ（T5590系）を使用。  
- **試験方法**：リフレッシュ動作を 32 ms → 64 ms → 128 ms と段階的に停止し、その後のセルデータを読み出す。  
- **正常セル**：64 ms 以上データを保持。  
- **不良セル**：停止時間を延ばすごとに段階的に増加。  
- **試験環境**：ハンドラで 85–90 °C に温度制御し、リークを加速評価。  

> 実際の試験結果では、**32 ms 時点で不良セルはごく少数**にとどまっていたが、  
> 停止時間を 64 ms、128 ms と延ばすごとに単ビット不良がじわじわ増加する傾向を示した。  
> この挙動から、主因は **SNコンタクト局所欠陥**ではなく、  
> **拡散層 N+/P- ジャンクションのリーク電流**が支配的であると推定された。  

フェイルマップでは、エッジ集中やクラスタリングはほとんど見られず、  
**全面に薄く散在する単ビット不良**が典型的なパターンであった。  
これは、欠陥セルの点在ではなく、**プロセス統計ばらつき由来のジャンクションリーク**を反映したものと考えられる。

---

### 2.4.2 フェイルマップの特徴
- **ランダム点在型**：ウエハ全面にまばらに分布、クラスター性は弱い。  
- **クラスタなし**：ライン欠陥やエッジ集中は見られず、工程ばらつきよりもセル単位のリーク起因と判断。  
- **増加傾向**：Pause時間を延ばすと、同じ座標に再現性を持って不良が出現。  

**擬似ウエハマップ例**（不良セルを "x" で表示）  

. . . . x . . . . . . . . x . . .
. . . . . . . x . . . . . . . . .
. . x . . . . . . . . x . . . . .
. . . . . . . x . . . . . . x . .

このパターンは「製造工程の系統的欠陥」ではなく、  
**セル単位での拡散層リーク電流の分布**に起因するものであり、  
Pause Refresh 試験が統計的リーク特性を可視化する典型例となった。

---

### 2.4.3 不良モードの物理的背景

DRAMセルの保持時間は以下で表される：  

$$
\tau = \dfrac{C_{cell} \cdot V_{cell}}{I_{leak}}
$$

本件においては、C–V測定などで **$C_{cell}$（キャパシタ容量）は正常**に確保されていることが確認されており、  
原因は **リーク電流 $I_{leak}$ の増大**にあると考えられた。  

想定されるリーク経路は以下の通りである：  

1. **ONO誘電体リーク** – 絶縁膜欠陥に起因するトンネル電流。  
2. **ジャンクションリーク** – N+/P-well逆バイアス接合での熱励起リーク電流。  
3. **欠陥リーク** – コンタクト不良やプラズマダメージにより発生する局所的ショートパス。  

今回のPause Refresh Failで観測された **ランダム点在型・再現性のある単ビット不良**は、  
ONO欠陥や大規模欠陥リークよりも、**ジャンクションリークの統計的分布**を示唆していた。  
すなわち、個別セルの微小なリーク特性が全体の歩留まりを支配していたと推定される。

---

### 2.4.4 初期解析での観察結果

- **容量測定**：セルキャパシタ容量は設計値どおり確保されており、ONO欠陥の兆候は見られなかった。  
- **SEM断面観察**：セル構造に顕著な欠陥は検出されず、膜厚・寸法も公称仕様の範囲内に収まっていた。  
- **リーク電流分布**：プローバでの測定では µA オーダーの異常電流は確認されず、数十 fA〜数百 fA レベルの微小リークが検出限界付近でばらついていた。  
  → 通常のパラメトリックテスト環境ではノイズに埋もれやすく、統計的にしか評価できなかった。  
- **不良分類**：ウエハテスト結果では不良の大半が **Bin5（Pause Refresh Fail）** に集中。  

---

これらの観察結果から、初期歩留まり低迷の主因は  
「**SNコンタクト近傍のリーク**」に収束していった。  

しかし、断面や電気特性に明確な異常が表れないため、  
その発生要因は特定困難であり、**プロセスフローの微細な差異を精査することが不可欠**であった。

---

## 2.5 不良要因の考察と推定モデル

本節では、Pause Refresh Fail が顕在化した背景について、  
当時の解析プロセスと推定モデルを整理する。  

KD（熊本）Fab・酒田Fabの両ラインで同様の不良が観測されており、  
Fab差や設備差によるものではなく、**プロセスフローに内在する本質的課題**であることが明らかとなった。  

### 2.5.1 候補要因の洗い出し

1. **ONO誘電体欠陥仮説**  
   - C–V測定や容量モニタでは設計値通りで、ONO膜欠陥の兆候は見られなかった。  
   - **結論**：主要因ではない。  

2. **パーティクル・突発欠陥仮説**  
   - フェイルマップはランダム点在型で座標再現性あり。  
   - パーティクル由来であればランダムかつ非再現性になるはず。  
   - **結論**：説明不十分。  

3. **Fab差・設備差仮説**  
   - KD・酒田両Fabで共通に発生。  
   - **結論**：Fab依存ではなく、フロー固有の問題。  

4. **単純なばらつき仮説**  
   - Pause時間を延ばすと段階的に不良が増加。  
   - 統計的ばらつきで説明可能だが、それだけでは65%という歩留まり低迷は説明できない。  
   - **結論**：副次的要因の一部に留まる。  

最終的に残った有力仮説が、**プラズマダメージ仮説**であった。  

---

### 2.5.2 推定モデル

Pause Refresh Fail の挙動は以下のように整理できる：  

- **欠陥性リークではない**  
  - 一部セルが初期から壊れているのではなく、Pause時間延長に比例して同一座標のセルが再現的に不良化。  

- **セルの N+/P- ジャンクションリーク**  
  - キャパシタ容量が正常である以上、保持特性を支配するのはリーク電流。  
  - リーク経路として最も整合するのは、セル拡散層ジャンクションの逆バイアスリーク。  

- **ジャンクション界面に形成された深準位・欠陥準位**  
  - プラズマダメージにより格子欠陥や界面欠陥が発生し、深準位を形成。  
  - これが熱励起キャリア生成を促進し、リーク電流を統計的に増加させた。  

---

### 2.5.3 工程要因との関連付け

- **ゲートエッチ工程後**  
  - アクティブ領域のゲート酸化膜が部分的に露出し、後続工程でダメージを受けやすい状態となる。  

- **LDD形成工程におけるレジスト剥離アッシング**  
  - 高周波プラズマによる酸化膜表面の損傷が繰り返し加わる。  
  - 累積的なダメージがジャンクション界面に欠陥準位を形成。  

このモデルにより、Pause Refresh Fail の「時間延長に伴い段階的に増える単ビット不良」という挙動が合理的に説明可能となった。  

---

### 2.5.4 まとめ

- **原因はセルキャパシタではなくジャンクションリーク**。  
- **リーク増加の物理要因は、プラズマダメージによるジャンクション界面の深準位生成**。  
- **主要なダメージ源は、ゲートエッチ後の露出酸化膜領域および LDD 工程のレジスト剥離アッシング**。  

この推定は、後続のプロセス改善アクション（アッシング条件最適化・酸化膜保護プロセス導入など）に直結し、  
歩留まり改善活動の出発点となった。

---

## 3. 歩留まり改善活動

2章で述べたように、初期歩留まり低迷の主因は  
「セルN+/P-ジャンクション界面の深準位・欠陥準位によるリーク増加」であると推定された。  
この節では、実際に行われた改善施策と、その効果について整理する。  

---

### 3.1 改善ターゲットの明確化

- **プロセス差異の切り分け**  
  - KD・酒田両Fabで同様の不良が観測されていたため、Fab固有要因は除外。  
  - **工程フローの共通部分**に焦点を絞る。  

- **不良モードの収束点**  
  - Pause Refresh Fail は「キャパシタ健全」「ランダム点在」「再現性あり」という特徴を持つ。  
  - → 改善の主対象は **LDD工程周辺のアッシング条件**と特定された。  

---

### 3.2 プロセス改善アプローチ

1. **アッシング条件最適化**  
   - 酸素プラズマのパワー・時間を低減。  
   - 真空度・基板温度を制御し、酸化膜表面の損傷を最小化。  

2. **ダミー酸化膜による表面保護**  
   - ゲートエッチ後に薄い酸化膜を再成長させ、アッシング耐性を向上。  
   - いわゆる「サクリフィシャル酸化膜（sacrificial oxide）」によるダメージ回復。  

3. **レジスト材料変更**  
   - アッシング残渣を減らす低残渣型レジストを採用し、  
     長時間アッシングを不要化。  

4. **工程シーケンスの見直し**  
   - ダメージを受けやすいセル領域の処理順序を再設計。  
   - 高温アニールを適切に配置し、欠陥準位の部分的なアニール回復を狙った。  

---

### 3.3 改善効果

- **Pause Refresh 特性の改善**  
  - 32 ms → 128 ms 延長時の不良増加率が大幅に低下。  
  - 初期65%前後だった歩留まりが、改善ロットでは **80%台後半**に到達。  

- **フェイルマップの変化**  
  - 不良点のランダム点在は依然存在するものの、分布密度が大幅に減少。  
  - 「全面に散在」から「まばらに点在」へと改善。  

- **信頼性試験**  
  - 高温動作・長時間保持試験においても安定性が確認され、  
    製品仕様上の 90 °C 保証を満たすレベルに到達。  

---

### 3.4 教訓と位置づけ

- **SCF（ショートサイクルフィードバック）の重要性**  
  - 工程ごとのロット途中止め・形状観察・即時条件変更が、改善スピードを飛躍的に高めた。  

- **「不良の統計性」への着目**  
  - 欠陥性不良ではなく、リークばらつきの統計分布として捉える発想が、  
    解決の糸口となった。  

- **後続技術への影響**  
  - この歩留まり改善手法は、後の VSRAM 製品や aTFT ドライバ開発における  
    プラズマダメージ対策にも活用されていくことになる。  

---
