42译码器
======

简介
---
该模块实现了42译码器的功能。83译码器的真值表如下：

| in  | out  |
| --- | ---- |
| 00  | 0001 |
| 01  | 0010 |
| 10  | 0100 |
| 11  | 1000 |

本电路有一个2位的输入in和4位的输出out.

测试用例与参考输出
---

| 序号 | in  | out  |
| ---- | --- | ---- |
| 1    | 00  | 0001 |
| 2    | 01  | 0010 |
| 3    | 10  | 0100 |
| 4    | 11  | 1000 |

参考代码
---
参见https://github.com/wkxfudan/verilog_case/tree/main/Decoder