---
title: "Chapter02"
excerpt: "Chapter02. Design of Digital System"

categories:
  - DesignOfDigitalSystem
tags:
  - [Design Of Digital System]

permalink: /categories/DesignOfDigitalSystem/Chapter02_DSS

toc: true
toc_sticky: true

date: 2025-04-23
last_modified_at: 2025-04-23
---


⸻

📘 Chapter 2: Digital Logic Design

✅ 개요

이 장에서는 조합논리(Combinational Logic) 와 순차논리(Sequential Logic) 설계의 기초를 다루며, PLD, FPGA, Standard Cell 기반 구현 방식까지 디지털 회로의 실제 구현 흐름을 소개한다.

⸻

🔹 Digital vs. Analog

📄 슬라이드 3 | PDF p.4

💡 핵심 개념
	•	디지털 시스템은 이산적(0과 1) 입력/출력을 전제로 설계
	•	실제 회로는 아날로그적인 성질을 가짐
	•	디지털 추상화는 설계를 단순화하며 오류 전파를 줄임

⸻

🔹 Combinational Logic

📄 슬라이드 4–34 | PDF p.5–35

💡 주요 개념 정리
	•	조합논리 회로: 출력이 현재 입력에만 의존
	•	기본 게이트: AND, OR, NOT, NAND, NOR, XOR, XNOR
	•	표현 방법:
	1.	진리표
	2.	불 대수
	3.	논리게이트
	4.	파형
	5.	블록 다이어그램
	6.	HDL (Verilog)

✅ 주요 수식 예시
	•	2:1 Mux:
$$ Z = A’ \cdot I_0 + A \cdot I_1 $$
	•	4:1 Mux:
$$ Z = A’B’I_0 + A’BI_1 + AB’I_2 + ABI_3 $$

⸻

🔹 Canonical Forms & Minimization

📄 슬라이드 15–20 | PDF p.16–21

💡 수식 표현
	•	SOP (Sum of Products):
$$ F = A’B + AB’ $$
	•	POS (Product of Sums):
$$ F = (A + B)(A + B’) $$
	•	K-map을 통한 최소화 알고리즘 단계 소개

⸻

🔹 Best Realization & Logic Optimization

📄 슬라이드 21–24 | PDF p.22–25
	•	리터럴 수 감소 → 면적/속도 최적화
	•	Multi-level 회로 장단점 비교
	•	팩터링, 서브 회로 추출 등 고급 최적화 기법 소개

⸻

🔹 Multiplexers / Decoders

📄 슬라이드 25–31 | PDF p.26–32
	•	Mux 수식 일반화:
$$ Z = \sum_{k=0}^{2^n - 1} m_k I_k $$
	•	Decoder: 입력 n → 출력 2ⁿ로 확장
	•	Tri-state buffer를 활용한 Mux 구현 방식 소개

⸻

🔹 Twos Complement & Arithmetic Circuits

📄 슬라이드 32–34 | PDF p.33–35
	•	2의 보수 표현 및 산술 회로 구현
	•	뺄셈:
$$ A - B = A + \overline{B} + 1 $$

⸻

🔹 Sequential Logic

📄 슬라이드 35–50 | PDF p.36–51

💡 개념 정리
	•	RS Latch, D Flip-Flop, Edge Triggered FF
	•	특성 방정식 예시:
$$ Q(t+1) = D $$
$$ Q(t+\Delta) = S + \overline{R} \cdot Q(t) $$
	•	Clocking & Setup/Hold Time 중요성 설명

⸻

🔹 FSM (Finite State Machine)

📄 슬라이드 52–72 | PDF p.53–73
	•	설계 순서:
	1.	문제 이해
	2.	상태 다이어그램 작성
	3.	상태 최소화
	4.	상태 부여
	5.	논리 회로 구현
	•	Moore vs. Mealy 기계 구조 차이 설명
	•	베스트 케이스: 상태 수 최소화 + 단순 수식화

⸻

🔹 PLD (ROM, PLA, PAL)

📄 슬라이드 73–90 | PDF p.74–91
	•	ROM 기반 구현: 큰 진리표 형태
	•	PLA: 유연하지만 느림
	•	PAL: 빠르지만 제약 있음
	•	각 방식의 장단점 비교

⸻

🔹 FPGA

📄 슬라이드 91–100 | PDF p.92–101
	•	Field Programmable Gate Array
	•	LUT 기반 회로 구성
	•	CLB, IOB, Switch Matrix 등 구조 설명
	•	장점: 빠른 프로토타이핑, 비용 절감
	•	단점: 게이트 기반보다 느리고 고가

⸻

🔹 CPLD & System Implementation

📄 슬라이드 101–104 | PDF p.102–105
	•	CPLD: PAL을 확장한 구조
	•	구현 기술 비교표 (PLA/PAL, FPGA, ASIC 등)

⸻

📌 이 장의 핵심 요약
	•	디지털 논리는 조합논리 + 순차논리로 구성됨
	•	SOP, POS, K-map 등은 회로 최소화를 위한 핵심 도구
	•	FSM은 상태 다이어그램 → 부여 → 회로화 흐름
	•	구현 방식은 PLD → FPGA → ASIC 순으로 고도화됨
	•	각각의 방식은 비용/속도/유연성 트레이드오프 존재

⸻
