|metastability_2
CLOCK_27 => cnt[0].CLK
CLOCK_27 => cnt[1].CLK
CLOCK_27 => cnt[2].CLK
CLOCK_27 => cnt[3].CLK
CLOCK_50 => pulse_sync2.CLK
CLOCK_50 => pulse_sync1.CLK
CLOCK_50 => state[0].CLK
CLOCK_50 => state[1].CLK
CLOCK_50 => state[2].CLK
KEY_1 => state[0].PRESET
KEY_1 => state[1].ACLR
KEY_1 => state[2].ACLR
KEY_1 => cnt[0].ACLR
KEY_1 => cnt[1].ACLR
KEY_1 => cnt[2].ACLR
KEY_1 => cnt[3].ACLR
KEY_1 => pulse_sync1.ENA
KEY_1 => pulse_sync2.ENA
GPIO_0_0 <= Mux4.DB_MAX_OUTPUT_PORT_TYPE
GPIO_0_1 <= Equal0.DB_MAX_OUTPUT_PORT_TYPE
SW_17 => pulse.OUTPUTSELECT
LEDR_0 <= Mux2.DB_MAX_OUTPUT_PORT_TYPE
LEDR_1 <= Mux3.DB_MAX_OUTPUT_PORT_TYPE
LEDG_7 <= Mux5.DB_MAX_OUTPUT_PORT_TYPE


