<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:34:27.3427</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.02.29</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0029727</applicationNumber><claimCount>21</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>게이트 구동부 및 이를 포함하는 표시 장치</inventionTitle><inventionTitleEng>GATE DRIVER AND DISPLAY APPARATUS INCLUDING THE SAME</inventionTitleEng><openDate>2025.09.05</openDate><openNumber>10-2025-0132764</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3266</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 명세서의 일 실시예에 따른 게이트 구동부는 복수의 스테이지를 포함하고, 복수의 스테이지 각각은 제1 클럭 신호 및 제2 클럭 신호에 기초하여, Q 노드, Q2 노드, Qb 노드 및 QN 노드의 전압을 제어하는 노드 제어부, Q 노드 및 Qb 노드의 전압에 기초하여, 더미 신호를 출력하는 더미 신호 출력부 및 Q 노드 및 QN 노드의 전압에 기초하여, 스캔 라인에 스캔 신호를 출력하는 스캔 신호 출력부를 포함하고, 스캔 신호 출력부의 구성 중 Q 노드의 전압에 따라 게이트 로우 전압을 스캔 신호로 출력하는 트랜지스터는 P 타입 트랜지스터일 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 복수의 스테이지를 포함하고,상기 복수의 스테이지 각각은,제1 클럭 신호 및 제2 클럭 신호에 기초하여, Q 노드, Q2 노드, Qb 노드, 및 QN 노드의 전압을 제어하는 노드 제어부;상기 Q 노드 및 상기 Qb 노드의 전압에 기초하여, 더미 신호를 출력하는 더미 신호 출력부; 및상기 Q 노드 및 상기 QN 노드의 전압에 기초하여, 스캔 라인에 스캔 신호를 출력하는 스캔 신호 출력부를 포함하고,상기 스캔 신호 출력부의 구성 중 상기 Q 노드의 전압에 따라 게이트 로우 전압을 상기 스캔 신호로 출력하는 트랜지스터는 P 타입 트랜지스터인, 게이트 구동부.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 스캔 신호 출력부는,게이트 로우 전압 공급 라인과 스캔 신호 출력단 사이에 연결되는 제1 트랜지스터;제2 클럭  공급 라인과 상기 스캔 신호 출력단 사이에 연결되는 제2 트랜지스터; 및상기 제2 트랜지스터의 게이트 전극과 제2 전극 사이에 연결되는 제1 커패시터를 포함하는, 게이트 구동부.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서, 상기 제1 트랜지스터 상기 제2 트랜지스터 각각은 P타입 다결정 실리콘 트랜지스터인, 게이트 구동부.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 노드 제어부는,스타트 신호 입력단 또는 이전 스테이지의 스캔 신호 출력단과 상기 Q2 노드 사이에 연결되는 제3 트랜지스터;게이트 하이 전압 공급 라인과 상기 Qb 노드 사이에 연결되는 제4 트랜지스터;게이트 로우 전압 공급 라인과 상기 Qb 노드 사이에 연결되는 제5 트랜지스터;상기 Q2 노드와 상기 Q 노드 사이에 연결되는 제6 트랜지스터;  및상기 Qb 노드와 상기 QN 노드 사이에 연결되는 제7 트랜지스터;를 포함하는, 게이트 구동부.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 제5 트랜지스터는 N타입 산화물 트랜지스터이고,상기 제3 트랜지스터, 상기 제4 트랜지스터, 상기 제6 트랜지스터, 및 상기 제7 트랜지스터 각각은 P타입 다결정 실리콘 트랜지스터인, 게이트 구동부.</claim></claimInfo><claimInfo><claim>6. 제4항에 있어서, 상기 노드 제어부는,상기 Qb 노드와 게이트 하이 전압 공급 라인 사이에 연결되는, 게이트 구동부.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 더미 신호 출력부는,게이트 로우 전압 공급 라인과 더미 신호 출력단 사이에 연결되는 제8 트랜지스터;게이트 하이 전압 공급 라인과 상기 더미 신호 출력단 사이에 연결되는 제9 트랜지스터; 및상기 제8 트랜지스터의 게이트 전극과 제2 전극 사이에 연결되는 제2 커패시터를 포함하는, 게이트 구동부.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 제8 트랜지스터 및 상기 제9 트랜지스터 각각은 P타입 다결정 실리콘 트랜지스터인, 게이트 구동부.</claim></claimInfo><claimInfo><claim>9. 제2 항에 있어서, 상기 스캔 신호 출력부는,상기 제2 클럭  공급 라인과 상기 스캔 신호 출력단 사이에 연결되는 제10 트랜지스터를 더 포함하는, 게이트 구동부.</claim></claimInfo><claimInfo><claim>10. 제9 항에 있어서, 상기 제10 트랜지스터는 N타입 산화물 트랜지스터인, 게이트 구동부.</claim></claimInfo><claimInfo><claim>11. 복수의 화소가 배치되는 표시 영역을 포함하는 표시 패널; 및복수의 스테이지를 포함하는 게이트 구동부를 포함하고,상기 복수의 스테이지 각각은,제1 클럭 신호 및 제2 클럭 신호에 기초하여, Q 노드, Q2 노드, Qb 노드, 및 QN 노드의 전압을 제어하는 노드 제어부;상기 Q 노드 및 상기 Qb 노드의 전압에 기초하여, 더미 신호를 출력하는 더미 신호 출력부; 및상기 Q 노드 및 상기 QN 노드의 전압에 기초하여, 스캔 라인에 스캔 신호를 출력하는 스캔 신호 출력부를 포함하고,상기 스캔 신호 출력부의 구성 중 상기 Q 노드의 전압에 따라 게이트 로우 전압을 상기 스캔 신호로 출력하는 트랜지스터는 P 타입 트랜지스터인, 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 스캔 신호 출력부는,게이트 로우 전압 공급 라인과 스캔 신호 출력단 사이에 연결되는 제1 트랜지스터;제2 클럭  공급 라인과 상기 스캔 신호 출력단 사이에 연결되는 제2 트랜지스터; 및상기 제2 트랜지스터의 게이트 전극과 제2 전극 사이에 연결되는 제1 커패시터를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서, 상기 제1 트랜지스터 상기 제2 트랜지스터 각각은 P타입 다결정 실리콘 트랜지스터인, 표시 장치.</claim></claimInfo><claimInfo><claim>14. 제11항에 있어서, 상기 노드 제어부는,스타트 신호 입력단 또는 이전 스테이지의 스캔 신호 출력단과 상기 Q2 노드 사이에 연결되는 제3 트랜지스터;게이트 하이 전압 공급 라인과 상기 Qb 노드 사이에 연결되는 제4 트랜지스터;게이트 로우 전압 공급 라인과 상기 Qb 노드 사이에 연결되는 제5 트랜지스터;상기 Q2 노드와 상기 Q 노드 사이에 연결되는 제6 트랜지스터;  및상기 Qb 노드와 상기 QN 노드 사이에 연결되는 제7 트랜지스터를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상기 제5 트랜지스터는 N타입 산화물 트랜지스터이고,상기 제3 트랜지스터, 상기 제4 트랜지스터, 상기 제6 트랜지스터, 및 상기 제7 트랜지스터 각각은 P타입 다결정 실리콘 트랜지스터인, 표시 장치.</claim></claimInfo><claimInfo><claim>16. 제14항에 있어서, 상기 노드 제어부는,상기 Qb 노드와 게이트 하이 전압 공급 라인 사이에 연결되는, 표시 장치.</claim></claimInfo><claimInfo><claim>17. 제11항에 있어서, 상기 더미 신호 출력부는,게이트 로우 전압 공급 라인과 더미 신호 출력단 사이에 연결되는 제8 트랜지스터;게이트 하이 전압 공급 라인과 상기 더미 신호 출력단 사이에 연결되는 제9 트랜지스터; 및상기 제8 트랜지스터의 게이트 전극과 제2 전극 사이에 연결되는 제2 커패시터를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 제8 트랜지스터 및 상기 제9 트랜지스터 각각은 P타입 다결정 실리콘 트랜지스터인, 표시 장치.</claim></claimInfo><claimInfo><claim>19. 제11항에 있어서,상기 복수의 화소 각각은,p타입 트랜지스터 및 n타입 트랜지스터 중 하나 또는 이들의 조합으로 구성되는, 표시 장치.</claim></claimInfo><claimInfo><claim>20. 제12 항에 있어서, 상기 스캔 신호 출력부는,상기 제2 클럭  공급 라인과 상기 스캔 신호 출력단 사이에 연결되는 제10 트랜지스터를 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>21. 제14 항에 있어서, 상기 제10 트랜지스터는 N타입 산화물 트랜지스터인, 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 영등포구...</address><code>119981018655</code><country>대한민국</country><engName>LG Display Co.,Ltd.</engName><name>엘지디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>Ahn, Soon Sung</engName><name>안순성</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 언주로 ***, *층, *층  (역삼동, 아레나빌딩)</address><code>920161000011</code><country>대한민국</country><engName>INVENSYNC Intellectual Property Group</engName><name>특허법인인벤싱크</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.02.29</receiptDate><receiptNumber>1-1-2024-0235635-48</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240029727.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9318c3eaa83b55144ceff0355248d2245286ecd62ef10812ae5906bd4691db0430143cf035a9448957f87ec55abb2f7b0ac2f4bbca09adcfe2</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf1c0dddddfc53afeb164a65a2541e860db03b66b64dda19280d76744106bae10c553513acd9148844a02d51efd372fee2faaa96f9a0c53ecc</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>