module bcd_tb;
reg [3:0]a;
wire [7:1]y; //inputs are reg for test bench

bcd dut(.a(a),.y(y));

//define input sequence
initial begin
a=4'b0000;
#50;a=4'b1111;
#50;a=4'b0001;
#50;a=4'b0010;
#50;a=4'b0011;
#50;a=4'b0100;
#50;a=4'b0101;
#50;a=4'b0110;
#50;a=4'b0111;
#50;a=4'b1000;
#50;a=4'b1001;
#50;a=4'b1101;
#50;a=4'b1011;
end
endmodule
