Fitter report for acelerometer
Thu May 02 20:36:44 2024
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. I/O Assignment Warnings
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu May 02 20:36:44 2024       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; acelerometer                                ;
; Top-level Entity Name              ; de10litegum                                 ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C6GES                            ;
; Timing Models                      ; Preliminary                                 ;
; Total logic elements               ; 4,073 / 49,760 ( 8 % )                      ;
;     Total combinational functions  ; 3,001 / 49,760 ( 6 % )                      ;
;     Dedicated logic registers      ; 2,494 / 49,760 ( 5 % )                      ;
; Total registers                    ; 2494                                        ;
; Total pins                         ; 52 / 360 ( 14 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 1,677,312 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                             ; Setting             ; Default Value                         ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C6GES    ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                  ;                                       ;
; Fit Attempts to Skip                                               ; 0                   ; 0.0                                   ;
; Device Migration List                                              ; 10M50DAF484C6GES    ;                                       ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                              ; Off                 ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                  ; On                                    ;
; Enable compact report table                                        ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                    ; On                  ; On                                    ;
; Router Timing Optimization Level                                   ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                  ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                 ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal              ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                 ; Off                                   ;
; PCI I/O                                                            ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                   ;
; Auto Packed Registers                                              ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                  ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                 ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                ; Auto                                  ;
; Auto Global Clock                                                  ; On                  ; On                                    ;
; Auto Global Register Control Signals                               ; On                  ; On                                    ;
; Synchronizer Identification                                        ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                  ; On                                    ;
; Optimize Design for Metastability                                  ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                 ; Off                                   ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.6%      ;
;     Processor 3            ;   1.2%      ;
;     Processor 4            ;   1.2%      ;
;     Processor 5            ;   1.2%      ;
;     Processor 6            ;   1.2%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                           ;
+--------------+----------------+--------------+---------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+---------------+---------------+----------------+
; Location     ;                ;              ; ADC_CLK_10    ; PIN_N5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[0]  ; PIN_U17       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[10] ; PIN_T20       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[11] ; PIN_P20       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[12] ; PIN_R20       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[1]  ; PIN_W19       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[2]  ; PIN_V18       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[3]  ; PIN_U18       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[4]  ; PIN_U19       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[5]  ; PIN_T18       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[6]  ; PIN_T19       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[7]  ; PIN_R18       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[8]  ; PIN_P18       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[9]  ; PIN_P19       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA[0]    ; PIN_T21       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA[1]    ; PIN_T22       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CAS_N    ; PIN_U21       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CKE      ; PIN_N22       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CLK      ; PIN_L14       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CS_N     ; PIN_U20       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[0]    ; PIN_Y21       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[10]   ; PIN_H21       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[11]   ; PIN_H22       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[12]   ; PIN_G22       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[13]   ; PIN_G20       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[14]   ; PIN_G19       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[15]   ; PIN_F22       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[1]    ; PIN_Y20       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[2]    ; PIN_AA22      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[3]    ; PIN_AA21      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[4]    ; PIN_Y22       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[5]    ; PIN_W22       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[6]    ; PIN_W20       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[7]    ; PIN_V21       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[8]    ; PIN_P21       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[9]    ; PIN_J22       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_LDQM     ; PIN_V22       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_RAS_N    ; PIN_U22       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_UDQM     ; PIN_J21       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_WE_N     ; PIN_V20       ; QSF Assignment ;
; Location     ;                ;              ; MAX10_CLK2_50 ; PIN_N14       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[0]      ; PIN_P1        ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[1]      ; PIN_T1        ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[2]      ; PIN_P4        ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[3]      ; PIN_N2        ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[0]      ; PIN_W1        ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[1]      ; PIN_T2        ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[2]      ; PIN_R2        ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[3]      ; PIN_R1        ; QSF Assignment ;
; Location     ;                ;              ; VGA_HS        ; PIN_N3        ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[0]      ; PIN_AA1       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[1]      ; PIN_V1        ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[2]      ; PIN_Y2        ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[3]      ; PIN_Y1        ; QSF Assignment ;
; Location     ;                ;              ; VGA_VS        ; PIN_N1        ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; ADC_CLK_10    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_ADDR[0]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_ADDR[10] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_ADDR[11] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_ADDR[12] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_ADDR[1]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_ADDR[2]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_ADDR[3]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_ADDR[4]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_ADDR[5]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_ADDR[6]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_ADDR[7]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_ADDR[8]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_ADDR[9]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_BA[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_BA[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_CAS_N    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_CKE      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_CLK      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_CS_N     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_DQ[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_DQ[10]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_DQ[11]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_DQ[12]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_DQ[13]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_DQ[14]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_DQ[15]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_DQ[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_DQ[2]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_DQ[3]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_DQ[4]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_DQ[5]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_DQ[6]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_DQ[7]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_DQ[8]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_DQ[9]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_LDQM     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_RAS_N    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_UDQM     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; DRAM_WE_N     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; MAX10_CLK1_50 ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; MAX10_CLK2_50 ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; VGA_B[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; VGA_B[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; VGA_B[2]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; VGA_B[3]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; VGA_G[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; VGA_G[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; VGA_G[2]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; VGA_G[3]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; VGA_HS        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; VGA_R[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; VGA_R[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; VGA_R[2]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; VGA_R[3]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de10litegum    ;              ; VGA_VS        ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+---------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 5629 ) ; 0.00 % ( 0 / 5629 )        ; 0.00 % ( 0 / 5629 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 5629 ) ; 0.00 % ( 0 / 5629 )        ; 0.00 % ( 0 / 5629 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 5610 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 19 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/output_files/acelerometer.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 4,073 / 49,760 ( 8 % ) ;
;     -- Combinational with no register       ; 1579                   ;
;     -- Register only                        ; 1072                   ;
;     -- Combinational with a register        ; 1422                   ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 2048                   ;
;     -- 3 input functions                    ; 650                    ;
;     -- <=2 input functions                  ; 303                    ;
;     -- Register only                        ; 1072                   ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 2808                   ;
;     -- arithmetic mode                      ; 193                    ;
;                                             ;                        ;
; Total registers*                            ; 2,494 / 51,509 ( 5 % ) ;
;     -- Dedicated logic registers            ; 2,494 / 49,760 ( 5 % ) ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 312 / 3,110 ( 10 % )   ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 52 / 360 ( 14 % )      ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )         ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )        ;
;                                             ;                        ;
; M9Ks                                        ; 0 / 182 ( 0 % )        ;
; UFM blocks                                  ; 0 / 1 ( 0 % )          ;
; ADC blocks                                  ; 0 / 2 ( 0 % )          ;
; Total block memory bits                     ; 0 / 1,677,312 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 1,677,312 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )        ;
; PLLs                                        ; 1 / 4 ( 25 % )         ;
; Global signals                              ; 6                      ;
;     -- Global clocks                        ; 6 / 20 ( 30 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Remote update blocks                        ; 0 / 1 ( 0 % )          ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 4.4% / 4.1% / 4.9%     ;
; Peak interconnect usage (total/H/V)         ; 60.9% / 57.9% / 65.2%  ;
; Maximum fan-out                             ; 2398                   ;
; Highest non-global fan-out                  ; 293                    ;
; Total fan-out                               ; 19394                  ;
; Average fan-out                             ; 2.90                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 4073 / 49760 ( 8 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 1579                 ; 0                              ;
;     -- Register only                        ; 1072                 ; 0                              ;
;     -- Combinational with a register        ; 1422                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 2048                 ; 0                              ;
;     -- 3 input functions                    ; 650                  ; 0                              ;
;     -- <=2 input functions                  ; 303                  ; 0                              ;
;     -- Register only                        ; 1072                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 2808                 ; 0                              ;
;     -- arithmetic mode                      ; 193                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 2494                 ; 0                              ;
;     -- Dedicated logic registers            ; 2494 / 49760 ( 5 % ) ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 312 / 3110 ( 10 % )  ; 0 / 3110 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 52                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )      ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; Clock control block                         ; 4 / 24 ( 16 % )      ; 2 / 24 ( 8 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )      ; 0 / 2 ( 0 % )                  ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 69                   ; 2                              ;
;     -- Registered Input Connections         ; 66                   ; 0                              ;
;     -- Output Connections                   ; 4                    ; 67                             ;
;     -- Registered Output Connections        ; 1                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 19397                ; 80                             ;
;     -- Registered Connections               ; 6200                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 4                    ; 69                             ;
;     -- hard_block:auto_generated_inst       ; 69                   ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 16                   ; 2                              ;
;     -- Output Ports                         ; 34                   ; 2                              ;
;     -- Bidir Ports                          ; 2                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                      ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLOCK_50       ; P11   ; 3        ; 34           ; 0            ; 28           ; 2429                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; GPIO_24        ; W6    ; 3        ; 16           ; 0            ; 28           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; GSENSOR_INT[0] ; AA19  ; 4        ; 58           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; 0         ;
; GSENSOR_INT[1] ; Y14   ; 4        ; 51           ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; KEY[0]         ; B8    ; 7        ; 46           ; 54           ; 28           ; 182                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; KEY[1]         ; A7    ; 7        ; 49           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; SW[0]          ; C10   ; 7        ; 51           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; SW[1]          ; C11   ; 7        ; 51           ; 54           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; SW[2]          ; D12   ; 7        ; 51           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; SW[3]          ; C12   ; 7        ; 54           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; SW[4]          ; A12   ; 7        ; 54           ; 54           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; SW[5]          ; B12   ; 7        ; 49           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; SW[6]          ; A13   ; 7        ; 54           ; 54           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; SW[7]          ; A14   ; 7        ; 58           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; SW[8]          ; B14   ; 7        ; 56           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; SW[9]          ; F15   ; 7        ; 69           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; GPIO_25      ; V5    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GSENSOR_CS_N ; AB16  ; 4        ; 54           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GSENSOR_SCLK ; AB15  ; 4        ; 51           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[0]      ; C17   ; 7        ; 74           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]      ; D17   ; 7        ; 74           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]      ; E16   ; 7        ; 74           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]      ; C16   ; 7        ; 62           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]      ; C15   ; 7        ; 60           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]      ; E15   ; 7        ; 74           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]      ; C14   ; 7        ; 58           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]      ; B17   ; 7        ; 69           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]      ; A18   ; 7        ; 66           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]      ; A17   ; 7        ; 64           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]      ; B16   ; 7        ; 60           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]      ; E18   ; 6        ; 78           ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]      ; D18   ; 6        ; 78           ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]      ; C18   ; 7        ; 69           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0]      ; B22   ; 6        ; 78           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1]      ; C22   ; 6        ; 78           ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2]      ; B21   ; 6        ; 78           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3]      ; A21   ; 6        ; 78           ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4]      ; B19   ; 7        ; 69           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5]      ; A20   ; 7        ; 66           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6]      ; B20   ; 6        ; 78           ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]      ; A8    ; 7        ; 46           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]      ; A9    ; 7        ; 46           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]      ; A10   ; 7        ; 51           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]      ; B10   ; 7        ; 46           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]      ; D13   ; 7        ; 56           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]      ; C13   ; 7        ; 58           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]      ; E14   ; 7        ; 66           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]      ; D14   ; 7        ; 56           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]      ; A11   ; 7        ; 51           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]      ; B11   ; 7        ; 49           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                            ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------+
; GSENSOR_SDI ; V11   ; 4        ; 38           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; spi_ee_config:spi_config|spi_controller:u_spi_controller|SPI_SDIO~1 (inverted) ;
; GSENSOR_SDO ; V12   ; 4        ; 38           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                              ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 36 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 3 / 48 ( 6 % )   ; 3.3V          ; --           ;
; 4        ; 6 / 48 ( 13 % )  ; 3.3V          ; --           ;
; 5        ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 7 / 60 ( 12 % )  ; 3.3V          ; --           ;
; 7        ; 36 / 52 ( 69 % ) ; 3.3V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A3       ; 483        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 475        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 473        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 471        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 445        ; 7        ; KEY[1]                                         ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 447        ; 7        ; LEDR[0]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 449        ; 7        ; LEDR[1]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 439        ; 7        ; LEDR[2]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 437        ; 7        ; LEDR[8]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 435        ; 7        ; SW[4]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 433        ; 7        ; SW[6]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 425        ; 7        ; SW[7]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 421        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 419        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 407        ; 7        ; HEX1[2]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 405        ; 7        ; HEX1[1]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 403        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 401        ; 7        ; HEX2[5]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 371        ; 6        ; HEX2[3]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; GSENSOR_INT[0]                                 ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 203        ; 4        ; GSENSOR_SCLK                                   ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 209        ; 4        ; GSENSOR_CS_N                                   ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B2       ; 493        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B3       ; 484        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 486        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 485        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 451        ; 7        ; KEY[0]                                         ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; LEDR[3]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 443        ; 7        ; LEDR[9]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 441        ; 7        ; SW[5]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; SW[8]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 423        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; HEX1[3]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 402        ; 7        ; HEX1[0]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; HEX2[4]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 369        ; 6        ; HEX2[6]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B21      ; 367        ; 6        ; HEX2[2]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 365        ; 6        ; HEX2[0]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C3       ; 497        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ; 487        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 489        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 477        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 467        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 465        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 450        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 442        ; 7        ; SW[0]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 440        ; 7        ; SW[1]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 436        ; 7        ; SW[3]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 426        ; 7        ; LEDR[5]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 424        ; 7        ; HEX0[6]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 418        ; 7        ; HEX0[4]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 416        ; 7        ; HEX0[3]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 391        ; 7        ; HEX0[0]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 400        ; 7        ; HEX1[6]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 397        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ; 357        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 347        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 343        ; 6        ; HEX2[1]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 496        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 479        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 474        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 476        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; SW[2]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 431        ; 7        ; LEDR[4]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 428        ; 7        ; LEDR[7]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 404        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; HEX0[1]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 385        ; 6        ; HEX1[5]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 359        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 478        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 466        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 464        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 429        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 430        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E14      ; 406        ; 7        ; LEDR[6]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 390        ; 7        ; HEX0[5]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 388        ; 7        ; HEX0[2]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 366        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E18      ; 387        ; 6        ; HEX1[4]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 352        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 355        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 335        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 333        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; SW[9]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 396        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 364        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F18      ; 354        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F19      ; 353        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F20      ; 342        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 340        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 331        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G20      ; 328        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 444        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 432        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 420        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 374        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 372        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ; 375        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H21      ; 323        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ; 321        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J10      ; 468        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 446        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ; 434        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; J13      ; 422        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 368        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 370        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 327        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 325        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K15      ; 358        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 361        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ; 363        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 326        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 324        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L15      ; 346        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 349        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 351        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 79         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 77         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ; 74         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M15      ; 332        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 312        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 315        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 87         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 75         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 73         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 56         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ; 58         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N9       ; 86         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 322        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ; 338        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N20      ; 339        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ; 313        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 307        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 85         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 57         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ; 59         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P9       ; 142        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ; 154        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; P11      ; 166        ; 3        ; CLOCK_50                                       ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; P13      ; 198        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; P14      ; 306        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P15      ; 304        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ; 309        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P20      ; 311        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P21      ; 305        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P22      ; 303        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 123        ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 78         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 80         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 82         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 152        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 164        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 176        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 196        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 294        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R15      ; 292        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 81         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 83         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 88         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 122        ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 296        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 297        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 293        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 295        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 89         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 90         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 93         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 92         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 94         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 128        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; U7       ; 130        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U18      ; 244        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 282        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 290        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 300        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 302        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 91         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 125        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V5       ; 127        ; 3        ; GPIO_25                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V8       ; 138        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 160        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 162        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 172        ; 4        ; GSENSOR_SDI                                    ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 174        ; 4        ; GSENSOR_SDO                                    ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ; 192        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 204        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 216        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ; 210        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V17      ; 242        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 280        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 289        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 291        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 99         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 134        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W4       ; 132        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W5       ; 124        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W6       ; 126        ; 3        ; GPIO_24                                        ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 148        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 150        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 144        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ; 146        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 173        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 193        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ; 195        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W14      ; 194        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 206        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 218        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 240        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ; 226        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W19      ; 284        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; W20      ; 286        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 202        ; 4        ; GSENSOR_INT[1]                                 ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                            ;
+-------------------------------+------------------------------------------------------------------------+
; Name                          ; spi_pll:pll|altpll:altpll_component|spi_pll_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------+
; SDC pin name                  ; pll|altpll_component|auto_generated|pll1                               ;
; PLL mode                      ; Normal                                                                 ;
; Compensate clock              ; clock0                                                                 ;
; Compensated input/output pins ; --                                                                     ;
; Switchover type               ; --                                                                     ;
; Input frequency 0             ; 50.0 MHz                                                               ;
; Input frequency 1             ; --                                                                     ;
; Nominal PFD frequency         ; 50.0 MHz                                                               ;
; Nominal VCO frequency         ; 450.0 MHz                                                              ;
; VCO post scale K counter      ; 2                                                                      ;
; VCO frequency control         ; Auto                                                                   ;
; VCO phase shift step          ; 277 ps                                                                 ;
; VCO multiply                  ; --                                                                     ;
; VCO divide                    ; --                                                                     ;
; Freq min lock                 ; 33.34 MHz                                                              ;
; Freq max lock                 ; 72.24 MHz                                                              ;
; M VCO Tap                     ; 0                                                                      ;
; M Initial                     ; 1                                                                      ;
; M value                       ; 9                                                                      ;
; N value                       ; 1                                                                      ;
; Charge pump current           ; setting 1                                                              ;
; Loop filter resistance        ; setting 27                                                             ;
; Loop filter capacitance       ; setting 0                                                              ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                   ;
; Bandwidth type                ; Medium                                                                 ;
; Real time reconfigurable      ; Off                                                                    ;
; Scan chain MIF file           ; --                                                                     ;
; Preserve PLL counter order    ; Off                                                                    ;
; PLL location                  ; PLL_1                                                                  ;
; Inclk0 signal                 ; CLOCK_50                                                               ;
; Inclk1 signal                 ; --                                                                     ;
; Inclk0 signal type            ; Dedicated Pin                                                          ;
; Inclk1 signal type            ; --                                                                     ;
+-------------------------------+------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+-------------+---------------+---------+---------+-------------------------------------------------+
; Name                                                                               ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low  ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                    ;
+------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+-------------+---------------+---------+---------+-------------------------------------------------+
; spi_pll:pll|altpll:altpll_component|spi_pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 25  ; 2.0 MHz          ; 200 (277778 ps) ; 0.20 (277 ps)    ; 50/50      ; C0      ; 225           ; 113/112 Odd ; --            ; 126     ; 0       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; spi_pll:pll|altpll:altpll_component|spi_pll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 25  ; 2.0 MHz          ; 120 (166667 ps) ; 0.20 (277 ps)    ; 50/50      ; C1      ; 225           ; 113/112 Odd ; --            ; 76      ; 0       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+-------------+---------------+---------+---------+-------------------------------------------------+


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+----------------+-----------------------------+
; Pin Name       ; Reason                      ;
+----------------+-----------------------------+
; GPIO_25        ; Missing drive strength      ;
; LEDR[0]        ; Missing drive strength      ;
; LEDR[1]        ; Missing drive strength      ;
; LEDR[2]        ; Missing drive strength      ;
; LEDR[3]        ; Missing drive strength      ;
; LEDR[4]        ; Missing drive strength      ;
; LEDR[5]        ; Missing drive strength      ;
; LEDR[6]        ; Missing drive strength      ;
; LEDR[7]        ; Missing drive strength      ;
; LEDR[8]        ; Missing drive strength      ;
; LEDR[9]        ; Missing drive strength      ;
; HEX0[0]        ; Missing drive strength      ;
; HEX0[1]        ; Missing drive strength      ;
; HEX0[2]        ; Missing drive strength      ;
; HEX0[3]        ; Missing drive strength      ;
; HEX0[4]        ; Missing drive strength      ;
; HEX0[5]        ; Missing drive strength      ;
; HEX0[6]        ; Missing drive strength      ;
; HEX1[0]        ; Missing drive strength      ;
; HEX1[1]        ; Missing drive strength      ;
; HEX1[2]        ; Missing drive strength      ;
; HEX1[3]        ; Missing drive strength      ;
; HEX1[4]        ; Missing drive strength      ;
; HEX1[5]        ; Missing drive strength      ;
; HEX1[6]        ; Missing drive strength      ;
; HEX2[0]        ; Missing drive strength      ;
; HEX2[1]        ; Missing drive strength      ;
; HEX2[2]        ; Missing drive strength      ;
; HEX2[3]        ; Missing drive strength      ;
; HEX2[4]        ; Missing drive strength      ;
; HEX2[5]        ; Missing drive strength      ;
; HEX2[6]        ; Missing drive strength      ;
; GSENSOR_CS_N   ; Missing drive strength      ;
; GSENSOR_SCLK   ; Missing drive strength      ;
; GSENSOR_SDO    ; Missing drive strength      ;
; GSENSOR_SDI    ; Missing drive strength      ;
; GSENSOR_INT[0] ; Missing location assignment ;
+----------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                         ; Entity Name         ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |de10litegum                              ; 4073 (54)   ; 2494 (10)                 ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 52   ; 0            ; 1579 (43)    ; 1072 (7)          ; 1422 (13)        ; 0          ; |de10litegum                                                                                                                                ; de10litegum         ; work         ;
;    |DisplayController:display_ctrl|       ; 284 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 276 (0)      ; 0 (0)             ; 8 (0)            ; 0          ; |de10litegum|DisplayController:display_ctrl                                                                                                 ; DisplayController   ; work         ;
;       |display_control:Decoder_hundreds|  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10litegum|DisplayController:display_ctrl|display_control:Decoder_hundreds                                                                ; display_control     ; work         ;
;       |display_control:Decoder_ones|      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10litegum|DisplayController:display_ctrl|display_control:Decoder_ones                                                                    ; display_control     ; work         ;
;       |display_control:Decoder_tens|      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10litegum|DisplayController:display_ctrl|display_control:Decoder_tens                                                                    ; display_control     ; work         ;
;       |lpm_divide:Div0|                   ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |de10litegum|DisplayController:display_ctrl|lpm_divide:Div0                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_ltl:auto_generated|  ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |de10litegum|DisplayController:display_ctrl|lpm_divide:Div0|lpm_divide_ltl:auto_generated                                                   ; lpm_divide_ltl      ; work         ;
;             |sign_div_unsign_nlh:divider| ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |de10litegum|DisplayController:display_ctrl|lpm_divide:Div0|lpm_divide_ltl:auto_generated|sign_div_unsign_nlh:divider                       ; sign_div_unsign_nlh ; work         ;
;                |alt_u_div_ohe:divider|    ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 0 (0)            ; 0          ; |de10litegum|DisplayController:display_ctrl|lpm_divide:Div0|lpm_divide_ltl:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_ohe:divider ; alt_u_div_ohe       ; work         ;
;       |lpm_divide:Div1|                   ; 88 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |de10litegum|DisplayController:display_ctrl|lpm_divide:Div1                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_itl:auto_generated|  ; 88 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |de10litegum|DisplayController:display_ctrl|lpm_divide:Div1|lpm_divide_itl:auto_generated                                                   ; lpm_divide_itl      ; work         ;
;             |sign_div_unsign_klh:divider| ; 88 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |de10litegum|DisplayController:display_ctrl|lpm_divide:Div1|lpm_divide_itl:auto_generated|sign_div_unsign_klh:divider                       ; sign_div_unsign_klh ; work         ;
;                |alt_u_div_ihe:divider|    ; 88 (88)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (88)      ; 0 (0)             ; 0 (0)            ; 0          ; |de10litegum|DisplayController:display_ctrl|lpm_divide:Div1|lpm_divide_itl:auto_generated|sign_div_unsign_klh:divider|alt_u_div_ihe:divider ; alt_u_div_ihe       ; work         ;
;       |lpm_divide:Mod0|                   ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 8 (0)            ; 0          ; |de10litegum|DisplayController:display_ctrl|lpm_divide:Mod0                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_2nl:auto_generated|  ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 8 (0)            ; 0          ; |de10litegum|DisplayController:display_ctrl|lpm_divide:Mod0|lpm_divide_2nl:auto_generated                                                   ; lpm_divide_2nl      ; work         ;
;             |sign_div_unsign_1nh:divider| ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 8 (0)            ; 0          ; |de10litegum|DisplayController:display_ctrl|lpm_divide:Mod0|lpm_divide_2nl:auto_generated|sign_div_unsign_1nh:divider                       ; sign_div_unsign_1nh ; work         ;
;                |alt_u_div_cke:divider|    ; 52 (52)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 8 (8)            ; 0          ; |de10litegum|DisplayController:display_ctrl|lpm_divide:Mod0|lpm_divide_2nl:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_cke:divider ; alt_u_div_cke       ; work         ;
;       |lpm_divide:Mod1|                   ; 101 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |de10litegum|DisplayController:display_ctrl|lpm_divide:Mod1                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_2nl:auto_generated|  ; 101 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |de10litegum|DisplayController:display_ctrl|lpm_divide:Mod1|lpm_divide_2nl:auto_generated                                                   ; lpm_divide_2nl      ; work         ;
;             |sign_div_unsign_1nh:divider| ; 101 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |de10litegum|DisplayController:display_ctrl|lpm_divide:Mod1|lpm_divide_2nl:auto_generated|sign_div_unsign_1nh:divider                       ; sign_div_unsign_1nh ; work         ;
;                |alt_u_div_cke:divider|    ; 101 (101)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (101)    ; 0 (0)             ; 0 (0)            ; 0          ; |de10litegum|DisplayController:display_ctrl|lpm_divide:Mod1|lpm_divide_2nl:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_cke:divider ; alt_u_div_cke       ; work         ;
;    |debounce:button_de10|                 ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |de10litegum|debounce:button_de10                                                                                                           ; debounce            ; work         ;
;    |gumnut_with_mem:gumnut|               ; 3474 (0)    ; 2309 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1165 (0)     ; 1036 (0)          ; 1273 (0)         ; 0          ; |de10litegum|gumnut_with_mem:gumnut                                                                                                         ; gumnut_with_mem     ; work         ;
;       |data_mem:core_data_mem|            ; 2692 (2692) ; 2057 (2057)               ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 635 (635)    ; 1024 (1024)       ; 1033 (1033)      ; 0          ; |de10litegum|gumnut_with_mem:gumnut|data_mem:core_data_mem                                                                                  ; data_mem            ; work         ;
;       |gumnut:core|                       ; 639 (639)   ; 252 (252)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 377 (377)    ; 12 (12)           ; 250 (250)        ; 0          ; |de10litegum|gumnut_with_mem:gumnut|gumnut:core                                                                                             ; gumnut              ; work         ;
;       |inst_mem:core_inst_mem|            ; 169 (169)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 153 (153)    ; 0 (0)             ; 16 (16)          ; 0          ; |de10litegum|gumnut_with_mem:gumnut|inst_mem:core_inst_mem                                                                                  ; inst_mem            ; work         ;
;    |led_driver:led|                       ; 74 (74)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 2 (2)             ; 28 (28)          ; 0          ; |de10litegum|led_driver:led                                                                                                                 ; led_driver          ; work         ;
;    |reset_delay:reset|                    ; 23 (23)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 21 (21)          ; 0          ; |de10litegum|reset_delay:reset                                                                                                              ; reset_delay         ; work         ;
;    |spi_ee_config:spi_config|             ; 92 (66)     ; 66 (53)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (13)      ; 15 (8)            ; 51 (45)          ; 0          ; |de10litegum|spi_ee_config:spi_config                                                                                                       ; spi_ee_config       ; work         ;
;       |spi_controller:u_spi_controller|   ; 26 (26)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 7 (7)             ; 6 (6)            ; 0          ; |de10litegum|spi_ee_config:spi_config|spi_controller:u_spi_controller                                                                       ; spi_controller      ; work         ;
;    |spi_pll:pll|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10litegum|spi_pll:pll                                                                                                                    ; spi_pll             ; work         ;
;       |altpll:altpll_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10litegum|spi_pll:pll|altpll:altpll_component                                                                                            ; altpll              ; work         ;
;          |spi_pll_altpll:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10litegum|spi_pll:pll|altpll:altpll_component|spi_pll_altpll:auto_generated                                                              ; spi_pll_altpll      ; work         ;
;    |uart:uart_de10|                       ; 80 (80)     ; 57 (57)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 11 (11)           ; 46 (46)          ; 0          ; |de10litegum|uart:uart_de10                                                                                                                 ; uart                ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; SW[8]          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[9]          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_25        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[8]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[9]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GSENSOR_CS_N   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GSENSOR_INT[0] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GSENSOR_SCLK   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GSENSOR_SDO    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GSENSOR_SDI    ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GSENSOR_INT[1] ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; CLOCK_50       ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; KEY[0]         ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO_24        ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; SW[0]          ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; SW[1]          ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; SW[3]          ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; SW[2]          ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; SW[4]          ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; SW[6]          ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; SW[5]          ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; SW[7]          ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; KEY[1]         ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                    ;
+-------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                 ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------+-------------------+---------+
; SW[8]                                                                               ;                   ;         ;
; SW[9]                                                                               ;                   ;         ;
; GSENSOR_INT[0]                                                                      ;                   ;         ;
; GSENSOR_SDO                                                                         ;                   ;         ;
; GSENSOR_SDI                                                                         ;                   ;         ;
;      - spi_ee_config:spi_config|spi_controller:u_spi_controller|oS2P_DATA[0]~feeder ; 0                 ; 6       ;
; GSENSOR_INT[1]                                                                      ;                   ;         ;
;      - led_driver:led|abs_select_high[3]~8                                          ; 1                 ; 6       ;
;      - led_driver:led|abs_select_high[1]~9                                          ; 1                 ; 6       ;
;      - led_driver:led|abs_select_high[2]~11                                         ; 1                 ; 6       ;
;      - led_driver:led|abs_select_high[0]~12                                         ; 1                 ; 6       ;
;      - spi_ee_config:spi_config|clear_status~0                                      ; 1                 ; 6       ;
;      - led_driver:led|abs_select_high[1]~13                                         ; 1                 ; 6       ;
;      - led_driver:led|abs_select_high[0]~14                                         ; 1                 ; 6       ;
;      - led_driver:led|int2_d[0]~feeder                                              ; 1                 ; 6       ;
; CLOCK_50                                                                            ;                   ;         ;
;      - gumnut_with_mem:gumnut|gumnut:core|GPR_rs[0]                                 ; 0                 ; 0       ;
;      - gumnut_with_mem:gumnut|gumnut:core|GPR_rs[1]                                 ; 0                 ; 0       ;
;      - gumnut_with_mem:gumnut|gumnut:core|GPR_rs[3]                                 ; 0                 ; 0       ;
;      - gumnut_with_mem:gumnut|gumnut:core|IR[6]                                     ; 0                 ; 0       ;
;      - gumnut_with_mem:gumnut|gumnut:core|GPR_rs[2]                                 ; 0                 ; 0       ;
;      - gumnut_with_mem:gumnut|gumnut:core|GPR_rs[4]                                 ; 0                 ; 0       ;
;      - gumnut_with_mem:gumnut|gumnut:core|GPR_rs[6]                                 ; 0                 ; 0       ;
;      - gumnut_with_mem:gumnut|gumnut:core|GPR_rs[5]                                 ; 0                 ; 0       ;
;      - gumnut_with_mem:gumnut|gumnut:core|GPR_rs[7]                                 ; 0                 ; 0       ;
;      - gumnut_with_mem:gumnut|gumnut:core|IR[7]                                     ; 0                 ; 0       ;
;      - gumnut_with_mem:gumnut|gumnut:core|IR[2]                                     ; 0                 ; 0       ;
;      - gumnut_with_mem:gumnut|gumnut:core|cc_C                                      ; 1                 ; 0       ;
;      - gumnut_with_mem:gumnut|gumnut:core|GPR_r2[2]                                 ; 0                 ; 0       ;
;      - gumnut_with_mem:gumnut|gumnut:core|GPR_r2[3]                                 ; 0                 ; 0       ;
;      - gumnut_with_mem:gumnut|gumnut:core|IR[3]                                     ; 0                 ; 0       ;
;      - gumnut_with_mem:gumnut|gumnut:core|GPR_r2[6]                                 ; 0                 ; 0       ;
;      - gumnut_with_mem:gumnut|gumnut:core|GPR_r2[7]                                 ; 0                 ; 0       ;
;      - gumnut_with_mem:gumnut|gumnut:core|state.execute_state                       ; 0                 ; 0       ;
;      - gumnut_with_mem:gumnut|gumnut:core|state.mem_state                           ; 0                 ; 0       ;
; KEY[0]                                                                              ;                   ;         ;
;      - uart:uart_de10|rx_data[0]                                                    ; 0                 ; 6       ;
;      - uart:uart_de10|rx_data[1]                                                    ; 0                 ; 6       ;
;      - uart:uart_de10|rx_data[2]                                                    ; 0                 ; 6       ;
;      - uart:uart_de10|rx_data[3]                                                    ; 0                 ; 6       ;
;      - uart:uart_de10|rx_data[4]                                                    ; 0                 ; 6       ;
;      - uart:uart_de10|rx_data[5]                                                    ; 0                 ; 6       ;
;      - uart:uart_de10|rx_data[6]                                                    ; 0                 ; 6       ;
;      - uart:uart_de10|rx_data[7]                                                    ; 0                 ; 6       ;
;      - uart:uart_de10|tx_state                                                      ; 0                 ; 6       ;
;      - uart:uart_de10|count_baud[0]                                                 ; 0                 ; 6       ;
;      - uart:uart_de10|count_baud[1]                                                 ; 0                 ; 6       ;
;      - uart:uart_de10|count_baud[2]                                                 ; 0                 ; 6       ;
;      - uart:uart_de10|count_baud[3]                                                 ; 0                 ; 6       ;
;      - uart:uart_de10|count_baud[4]                                                 ; 0                 ; 6       ;
;      - uart:uart_de10|count_baud[5]                                                 ; 0                 ; 6       ;
;      - uart:uart_de10|count_baud[6]                                                 ; 0                 ; 6       ;
;      - uart:uart_de10|count_baud[7]                                                 ; 0                 ; 6       ;
;      - uart:uart_de10|count_baud[8]                                                 ; 0                 ; 6       ;
;      - uart:uart_de10|count_os[1]                                                   ; 0                 ; 6       ;
;      - uart:uart_de10|count_os[2]                                                   ; 0                 ; 6       ;
;      - uart:uart_de10|count_os[3]                                                   ; 0                 ; 6       ;
;      - uart:uart_de10|count_os[4]                                                   ; 0                 ; 6       ;
;      - uart:uart_de10|count_os[0]                                                   ; 0                 ; 6       ;
;      - uart:uart_de10|tx                                                            ; 0                 ; 6       ;
;      - reset_delay:reset|oRST                                                       ; 0                 ; 6       ;
;      - uart:uart_de10|rx_state                                                      ; 0                 ; 6       ;
;      - uart:uart_de10|os_pulse                                                      ; 0                 ; 6       ;
;      - uart:uart_de10|rx_count[3]                                                   ; 0                 ; 6       ;
;      - uart:uart_de10|os_count[3]                                                   ; 0                 ; 6       ;
;      - uart:uart_de10|os_count[2]                                                   ; 0                 ; 6       ;
;      - uart:uart_de10|os_count[0]                                                   ; 0                 ; 6       ;
;      - uart:uart_de10|os_count[1]                                                   ; 0                 ; 6       ;
;      - uart:uart_de10|baud_pulse                                                    ; 0                 ; 6       ;
;      - tx_ena_de10                                                                  ; 0                 ; 6       ;
;      - uart:uart_de10|tx_buffer[0]~1                                                ; 0                 ; 6       ;
;      - reset_delay:reset|cont[20]                                                   ; 0                 ; 6       ;
;      - uart:uart_de10|rx_buffer[8]~0                                                ; 0                 ; 6       ;
;      - uart:uart_de10|rx_count[2]                                                   ; 0                 ; 6       ;
;      - uart:uart_de10|rx_count[0]                                                   ; 0                 ; 6       ;
;      - uart:uart_de10|rx_count[1]                                                   ; 0                 ; 6       ;
;      - uart:uart_de10|tx_count[0]                                                   ; 0                 ; 6       ;
;      - uart:uart_de10|tx_count[1]                                                   ; 0                 ; 6       ;
;      - uart:uart_de10|tx_count[2]                                                   ; 0                 ; 6       ;
;      - uart:uart_de10|tx_count[3]                                                   ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|cc_C                                      ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|state.execute_state                       ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|state.mem_state                           ; 0                 ; 6       ;
;      - reset_delay:reset|cont[19]                                                   ; 0                 ; 6       ;
;      - reset_delay:reset|cont[18]                                                   ; 0                 ; 6       ;
;      - reset_delay:reset|cont[17]                                                   ; 0                 ; 6       ;
;      - reset_delay:reset|cont[16]                                                   ; 0                 ; 6       ;
;      - reset_delay:reset|cont[15]                                                   ; 0                 ; 6       ;
;      - reset_delay:reset|cont[14]                                                   ; 0                 ; 6       ;
;      - reset_delay:reset|cont[13]                                                   ; 0                 ; 6       ;
;      - reset_delay:reset|cont[12]                                                   ; 0                 ; 6       ;
;      - reset_delay:reset|cont[11]                                                   ; 0                 ; 6       ;
;      - reset_delay:reset|cont[10]                                                   ; 0                 ; 6       ;
;      - reset_delay:reset|cont[9]                                                    ; 0                 ; 6       ;
;      - reset_delay:reset|cont[8]                                                    ; 0                 ; 6       ;
;      - reset_delay:reset|cont[7]                                                    ; 0                 ; 6       ;
;      - reset_delay:reset|cont[6]                                                    ; 0                 ; 6       ;
;      - reset_delay:reset|cont[5]                                                    ; 0                 ; 6       ;
;      - reset_delay:reset|cont[4]                                                    ; 0                 ; 6       ;
;      - reset_delay:reset|cont[3]                                                    ; 0                 ; 6       ;
;      - reset_delay:reset|cont[2]                                                    ; 0                 ; 6       ;
;      - reset_delay:reset|cont[0]                                                    ; 0                 ; 6       ;
;      - reset_delay:reset|cont[1]                                                    ; 0                 ; 6       ;
;      - tx_data_de10[0]                                                              ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[6][0]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|state.write_back_state                    ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[5][0]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[4][0]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[7][0]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[2][0]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[1][0]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[3][0]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|state.decode_state                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|GPR_r2[0]~2                               ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|PC[11]                                    ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|PC[10]                                    ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|PC[9]                                     ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|PC[8]                                     ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|PC[7]                                     ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|PC[1]                                     ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|PC[0]                                     ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|PC[4]                                     ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|PC[2]                                     ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|PC[3]                                     ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|PC[5]                                     ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|PC[6]                                     ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|state.fetch_state                         ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[5][1]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[6][1]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[4][1]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[7][1]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[2][1]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[1][1]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[3][1]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[5][3]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[6][3]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[4][3]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[7][3]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[2][3]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[1][3]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[3][3]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[2][2]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[6][2]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[5][2]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[4][2]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[7][2]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[1][2]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[3][2]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[2][4]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[6][4]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[5][4]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[4][4]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[7][4]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[1][4]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[3][4]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[5][6]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[6][6]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[4][6]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[7][6]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[2][6]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[1][6]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[3][6]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[2][5]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[6][5]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[5][5]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[4][5]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[7][5]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[1][5]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[3][5]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[2][7]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[6][7]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[5][7]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[4][7]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[7][7]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[1][7]                        ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[3][7]                        ; 0                 ; 6       ;
;      - tx_data_de10[1]                                                              ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:write_data[0]~0                  ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|cc_Z                                      ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|stack_top[11]                             ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|stack_top[10]                             ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|stack_top[9]                              ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|stack_top[8]                              ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|stack_top[7]                              ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|stack_top[1]                              ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|stack_top[0]                              ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|stack_top[4]                              ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|stack_top[2]                              ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|stack_top[3]                              ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|stack_top[5]                              ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|stack_top[6]                              ; 0                 ; 6       ;
;      - tx_data_de10[2]                                                              ; 0                 ; 6       ;
;      - key1_inp[0]                                                                  ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|SP[2]                                     ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|SP[1]                                     ; 0                 ; 6       ;
;      - gumnut_with_mem:gumnut|gumnut:core|SP[0]                                     ; 0                 ; 6       ;
;      - rtl~10                                                                       ; 0                 ; 6       ;
;      - tx_data_de10[3]                                                              ; 0                 ; 6       ;
;      - tx_data_de10[4]                                                              ; 0                 ; 6       ;
;      - tx_data_de10[5]                                                              ; 0                 ; 6       ;
;      - tx_data_de10[6]                                                              ; 0                 ; 6       ;
;      - tx_data_de10[7]                                                              ; 0                 ; 6       ;
;      - acc_inp[0]                                                                   ; 0                 ; 6       ;
;      - switch_inp[0]                                                                ; 0                 ; 6       ;
;      - acc_inp[1]                                                                   ; 0                 ; 6       ;
;      - switch_inp[1]                                                                ; 0                 ; 6       ;
;      - acc_inp[3]                                                                   ; 0                 ; 6       ;
;      - switch_inp[3]                                                                ; 0                 ; 6       ;
;      - acc_inp[2]                                                                   ; 0                 ; 6       ;
;      - switch_inp[2]                                                                ; 0                 ; 6       ;
;      - acc_inp[4]                                                                   ; 0                 ; 6       ;
;      - switch_inp[4]                                                                ; 0                 ; 6       ;
;      - acc_inp[6]                                                                   ; 0                 ; 6       ;
;      - switch_inp[6]                                                                ; 0                 ; 6       ;
;      - acc_inp[5]                                                                   ; 0                 ; 6       ;
;      - switch_inp[5]                                                                ; 0                 ; 6       ;
;      - acc_inp[7]                                                                   ; 0                 ; 6       ;
;      - switch_inp[7]                                                                ; 0                 ; 6       ;
; GPIO_24                                                                             ;                   ;         ;
;      - uart:uart_de10|rx_state~0                                                    ; 0                 ; 6       ;
;      - uart:uart_de10|os_count[1]~1                                                 ; 0                 ; 6       ;
;      - uart:uart_de10|rx_buffer[8]~feeder                                           ; 0                 ; 6       ;
; SW[0]                                                                               ;                   ;         ;
;      - switch_inp[0]                                                                ; 1                 ; 6       ;
; SW[1]                                                                               ;                   ;         ;
;      - switch_inp[1]                                                                ; 0                 ; 6       ;
; SW[3]                                                                               ;                   ;         ;
;      - switch_inp[3]                                                                ; 0                 ; 6       ;
; SW[2]                                                                               ;                   ;         ;
;      - switch_inp[2]                                                                ; 1                 ; 6       ;
; SW[4]                                                                               ;                   ;         ;
;      - switch_inp[4]                                                                ; 0                 ; 6       ;
; SW[6]                                                                               ;                   ;         ;
;      - switch_inp[6]                                                                ; 1                 ; 6       ;
; SW[5]                                                                               ;                   ;         ;
;      - switch_inp[5]                                                                ; 1                 ; 6       ;
; SW[7]                                                                               ;                   ;         ;
;      - switch_inp[7]                                                                ; 0                 ; 6       ;
; KEY[1]                                                                              ;                   ;         ;
;      - debounce:button_de10|debounced~1                                             ; 0                 ; 6       ;
+-------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                               ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                           ; PIN_P11            ; 2398    ; Clock                      ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; CLOCK_50                                                                           ; PIN_P11            ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                             ; PIN_B8             ; 182     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; Mux2~2                                                                             ; LCCOMB_X43_Y14_N18 ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3410                            ; LCCOMB_X32_Y15_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3413                            ; LCCOMB_X45_Y15_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3414                            ; LCCOMB_X45_Y15_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3415                            ; LCCOMB_X35_Y20_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3418                            ; LCCOMB_X31_Y16_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3421                            ; LCCOMB_X30_Y19_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3422                            ; LCCOMB_X37_Y13_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3423                            ; LCCOMB_X30_Y17_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3424                            ; LCCOMB_X36_Y15_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3425                            ; LCCOMB_X46_Y20_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3426                            ; LCCOMB_X38_Y20_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3427                            ; LCCOMB_X31_Y17_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3428                            ; LCCOMB_X36_Y15_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3429                            ; LCCOMB_X46_Y20_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3430                            ; LCCOMB_X47_Y15_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3431                            ; LCCOMB_X32_Y14_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3433                            ; LCCOMB_X47_Y17_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3435                            ; LCCOMB_X46_Y22_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3437                            ; LCCOMB_X47_Y17_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3439                            ; LCCOMB_X46_Y22_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3440                            ; LCCOMB_X35_Y15_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3441                            ; LCCOMB_X35_Y24_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3442                            ; LCCOMB_X35_Y16_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3443                            ; LCCOMB_X35_Y19_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3444                            ; LCCOMB_X36_Y14_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3445                            ; LCCOMB_X37_Y17_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3446                            ; LCCOMB_X42_Y17_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3447                            ; LCCOMB_X47_Y20_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3448                            ; LCCOMB_X36_Y15_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3449                            ; LCCOMB_X34_Y20_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3450                            ; LCCOMB_X35_Y18_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3451                            ; LCCOMB_X34_Y20_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3453                            ; LCCOMB_X39_Y17_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3455                            ; LCCOMB_X47_Y15_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3457                            ; LCCOMB_X44_Y15_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3459                            ; LCCOMB_X41_Y22_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3460                            ; LCCOMB_X32_Y18_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3461                            ; LCCOMB_X34_Y14_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3462                            ; LCCOMB_X35_Y15_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3463                            ; LCCOMB_X35_Y15_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3464                            ; LCCOMB_X36_Y22_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3465                            ; LCCOMB_X36_Y14_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3466                            ; LCCOMB_X37_Y14_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3467                            ; LCCOMB_X36_Y17_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3468                            ; LCCOMB_X32_Y22_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3469                            ; LCCOMB_X37_Y18_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3470                            ; LCCOMB_X35_Y18_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3471                            ; LCCOMB_X40_Y25_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3473                            ; LCCOMB_X39_Y17_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3474                            ; LCCOMB_X32_Y16_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3475                            ; LCCOMB_X37_Y20_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3476                            ; LCCOMB_X31_Y18_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3478                            ; LCCOMB_X46_Y19_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3479                            ; LCCOMB_X35_Y14_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3480                            ; LCCOMB_X40_Y16_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3481                            ; LCCOMB_X38_Y16_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3483                            ; LCCOMB_X45_Y16_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3484                            ; LCCOMB_X42_Y13_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3485                            ; LCCOMB_X40_Y16_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3486                            ; LCCOMB_X45_Y16_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3488                            ; LCCOMB_X45_Y16_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3489                            ; LCCOMB_X35_Y14_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3490                            ; LCCOMB_X36_Y23_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3491                            ; LCCOMB_X32_Y17_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3493                            ; LCCOMB_X38_Y22_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3494                            ; LCCOMB_X42_Y22_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3495                            ; LCCOMB_X42_Y22_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3496                            ; LCCOMB_X44_Y22_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3497                            ; LCCOMB_X31_Y15_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3498                            ; LCCOMB_X34_Y19_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3499                            ; LCCOMB_X34_Y21_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3500                            ; LCCOMB_X39_Y21_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3501                            ; LCCOMB_X43_Y18_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3502                            ; LCCOMB_X41_Y20_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3503                            ; LCCOMB_X41_Y14_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3504                            ; LCCOMB_X41_Y14_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3505                            ; LCCOMB_X29_Y22_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3506                            ; LCCOMB_X31_Y21_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3507                            ; LCCOMB_X32_Y21_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3508                            ; LCCOMB_X32_Y21_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3510                            ; LCCOMB_X41_Y26_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3511                            ; LCCOMB_X41_Y23_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3512                            ; LCCOMB_X40_Y24_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3513                            ; LCCOMB_X42_Y23_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3514                            ; LCCOMB_X46_Y17_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3515                            ; LCCOMB_X47_Y19_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3516                            ; LCCOMB_X46_Y18_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3517                            ; LCCOMB_X46_Y17_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3518                            ; LCCOMB_X39_Y21_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3519                            ; LCCOMB_X50_Y19_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3520                            ; LCCOMB_X45_Y20_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3521                            ; LCCOMB_X45_Y20_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3522                            ; LCCOMB_X41_Y19_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3523                            ; LCCOMB_X41_Y26_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3524                            ; LCCOMB_X41_Y24_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3525                            ; LCCOMB_X44_Y23_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3527                            ; LCCOMB_X43_Y19_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3528                            ; LCCOMB_X44_Y14_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3529                            ; LCCOMB_X43_Y19_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3530                            ; LCCOMB_X43_Y19_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3531                            ; LCCOMB_X42_Y25_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3532                            ; LCCOMB_X36_Y24_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3533                            ; LCCOMB_X37_Y24_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3534                            ; LCCOMB_X37_Y24_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3535                            ; LCCOMB_X42_Y17_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3536                            ; LCCOMB_X36_Y21_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3537                            ; LCCOMB_X38_Y13_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3538                            ; LCCOMB_X47_Y21_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3539                            ; LCCOMB_X35_Y26_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3540                            ; LCCOMB_X40_Y26_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3541                            ; LCCOMB_X38_Y22_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3542                            ; LCCOMB_X39_Y23_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3544                            ; LCCOMB_X41_Y25_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3545                            ; LCCOMB_X43_Y16_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3546                            ; LCCOMB_X47_Y18_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3547                            ; LCCOMB_X44_Y20_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3548                            ; LCCOMB_X46_Y23_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3549                            ; LCCOMB_X45_Y21_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3550                            ; LCCOMB_X46_Y23_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3551                            ; LCCOMB_X43_Y23_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3552                            ; LCCOMB_X41_Y25_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3553                            ; LCCOMB_X44_Y17_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3554                            ; LCCOMB_X40_Y20_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3555                            ; LCCOMB_X40_Y20_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3556                            ; LCCOMB_X43_Y20_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3557                            ; LCCOMB_X44_Y24_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3558                            ; LCCOMB_X46_Y18_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3559                            ; LCCOMB_X44_Y23_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3561                            ; LCCOMB_X40_Y23_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3563                            ; LCCOMB_X31_Y21_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3565                            ; LCCOMB_X38_Y21_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3567                            ; LCCOMB_X43_Y23_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3568                            ; LCCOMB_X39_Y24_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3569                            ; LCCOMB_X39_Y26_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3570                            ; LCCOMB_X42_Y25_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3571                            ; LCCOMB_X39_Y24_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3572                            ; LCCOMB_X38_Y26_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3573                            ; LCCOMB_X43_Y22_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3574                            ; LCCOMB_X38_Y22_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3575                            ; LCCOMB_X40_Y25_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3576                            ; LCCOMB_X42_Y23_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3577                            ; LCCOMB_X32_Y16_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3578                            ; LCCOMB_X42_Y16_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3579                            ; LCCOMB_X43_Y24_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3580                            ; LCCOMB_X34_Y16_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3581                            ; LCCOMB_X46_Y15_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3582                            ; LCCOMB_X42_Y14_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3583                            ; LCCOMB_X43_Y17_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3584                            ; LCCOMB_X35_Y17_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3585                            ; LCCOMB_X45_Y14_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3586                            ; LCCOMB_X45_Y14_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3587                            ; LCCOMB_X42_Y20_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3588                            ; LCCOMB_X47_Y18_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3589                            ; LCCOMB_X46_Y21_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3590                            ; LCCOMB_X38_Y18_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3591                            ; LCCOMB_X39_Y18_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3592                            ; LCCOMB_X46_Y16_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3593                            ; LCCOMB_X49_Y19_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3594                            ; LCCOMB_X46_Y16_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3595                            ; LCCOMB_X41_Y23_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3596                            ; LCCOMB_X31_Y15_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3597                            ; LCCOMB_X50_Y19_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3598                            ; LCCOMB_X38_Y18_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3599                            ; LCCOMB_X43_Y17_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3600                            ; LCCOMB_X36_Y20_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3601                            ; LCCOMB_X45_Y23_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3602                            ; LCCOMB_X41_Y16_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3603                            ; LCCOMB_X39_Y20_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3604                            ; LCCOMB_X37_Y15_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3605                            ; LCCOMB_X44_Y18_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3606                            ; LCCOMB_X38_Y14_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3607                            ; LCCOMB_X39_Y16_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3608                            ; LCCOMB_X40_Y16_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3609                            ; LCCOMB_X49_Y19_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3610                            ; LCCOMB_X42_Y16_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3611                            ; LCCOMB_X43_Y20_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3612                            ; LCCOMB_X30_Y17_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3613                            ; LCCOMB_X36_Y20_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3614                            ; LCCOMB_X37_Y15_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3615                            ; LCCOMB_X34_Y23_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3616                            ; LCCOMB_X45_Y23_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3617                            ; LCCOMB_X39_Y19_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3618                            ; LCCOMB_X45_Y22_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3619                            ; LCCOMB_X45_Y22_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3620                            ; LCCOMB_X36_Y17_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3621                            ; LCCOMB_X41_Y16_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3622                            ; LCCOMB_X38_Y18_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3623                            ; LCCOMB_X39_Y23_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3624                            ; LCCOMB_X44_Y20_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3625                            ; LCCOMB_X39_Y20_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3626                            ; LCCOMB_X39_Y18_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3627                            ; LCCOMB_X32_Y19_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3629                            ; LCCOMB_X32_Y22_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3631                            ; LCCOMB_X31_Y20_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3632                            ; LCCOMB_X31_Y20_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3633                            ; LCCOMB_X32_Y20_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3635                            ; LCCOMB_X39_Y26_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3637                            ; LCCOMB_X37_Y20_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3638                            ; LCCOMB_X36_Y18_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3639                            ; LCCOMB_X42_Y24_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3640                            ; LCCOMB_X40_Y24_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3641                            ; LCCOMB_X38_Y25_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3642                            ; LCCOMB_X38_Y24_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3643                            ; LCCOMB_X42_Y24_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3644                            ; LCCOMB_X34_Y22_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3645                            ; LCCOMB_X35_Y22_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3646                            ; LCCOMB_X34_Y22_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3647                            ; LCCOMB_X35_Y22_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3648                            ; LCCOMB_X32_Y15_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3649                            ; LCCOMB_X44_Y19_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3650                            ; LCCOMB_X37_Y13_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3651                            ; LCCOMB_X31_Y16_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3652                            ; LCCOMB_X49_Y18_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3653                            ; LCCOMB_X45_Y18_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3654                            ; LCCOMB_X44_Y14_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3655                            ; LCCOMB_X45_Y18_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3656                            ; LCCOMB_X47_Y18_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3657                            ; LCCOMB_X34_Y17_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3658                            ; LCCOMB_X37_Y14_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3659                            ; LCCOMB_X45_Y18_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3660                            ; LCCOMB_X30_Y18_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3661                            ; LCCOMB_X47_Y19_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3662                            ; LCCOMB_X37_Y16_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3663                            ; LCCOMB_X44_Y16_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3664                            ; LCCOMB_X43_Y25_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3665                            ; LCCOMB_X35_Y23_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3666                            ; LCCOMB_X35_Y23_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3667                            ; LCCOMB_X36_Y25_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3668                            ; LCCOMB_X35_Y19_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3669                            ; LCCOMB_X45_Y19_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3670                            ; LCCOMB_X35_Y19_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3671                            ; LCCOMB_X44_Y17_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3672                            ; LCCOMB_X45_Y19_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3673                            ; LCCOMB_X34_Y17_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3674                            ; LCCOMB_X38_Y13_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3675                            ; LCCOMB_X36_Y25_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3676                            ; LCCOMB_X35_Y16_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3677                            ; LCCOMB_X47_Y21_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3678                            ; LCCOMB_X36_Y13_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3679                            ; LCCOMB_X44_Y16_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3680                            ; LCCOMB_X37_Y25_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3681                            ; LCCOMB_X40_Y26_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3682                            ; LCCOMB_X41_Y22_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3683                            ; LCCOMB_X40_Y25_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3684                            ; LCCOMB_X34_Y17_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3685                            ; LCCOMB_X36_Y23_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3686                            ; LCCOMB_X35_Y18_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3687                            ; LCCOMB_X34_Y18_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3688                            ; LCCOMB_X30_Y21_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3689                            ; LCCOMB_X39_Y22_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3690                            ; LCCOMB_X37_Y22_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3691                            ; LCCOMB_X37_Y22_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3692                            ; LCCOMB_X35_Y20_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3693                            ; LCCOMB_X37_Y23_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3694                            ; LCCOMB_X37_Y23_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3695                            ; LCCOMB_X37_Y18_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|gumnut:core|GPR_r2[0]~2                                     ; LCCOMB_X43_Y10_N8  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|gumnut:core|PC[7]~7                                         ; LCCOMB_X40_Y10_N30 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|gumnut:core|SP[0]~0                                         ; LCCOMB_X43_Y10_N16 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:write_data[0]~1                        ; LCCOMB_X44_Y11_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|gumnut:core|cc_Z~1                                          ; LCCOMB_X39_Y14_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|gumnut:core|data_cyc_o~0                                    ; LCCOMB_X43_Y14_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|gumnut:core|data_reg~0                                      ; LCCOMB_X44_Y13_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|gumnut:core|data_we_o                                       ; LCCOMB_X44_Y13_N12 ; 264     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|gumnut:core|port_reg~0                                      ; LCCOMB_X43_Y14_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|gumnut:core|state.execute_state                             ; FF_X40_Y13_N15     ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_with_mem:gumnut|gumnut:core|state.fetch_state                               ; FF_X40_Y10_N29     ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; led_driver:led|int2_count[19]~2                                                    ; LCCOMB_X45_Y6_N12  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; process_0~0                                                                        ; LCCOMB_X42_Y27_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; process_3~2                                                                        ; LCCOMB_X43_Y14_N26 ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; process_4~1                                                                        ; LCCOMB_X43_Y14_N4  ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; reset_delay:reset|cont[20]                                                         ; FF_X46_Y8_N21      ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reset_delay:reset|oRST                                                             ; FF_X45_Y5_N27      ; 66      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:spi_config|low_byte_data[7]~0                                        ; LCCOMB_X46_Y5_N16  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:spi_config|oDATA_H[1]~1                                              ; LCCOMB_X47_Y6_N16  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:spi_config|p2s_data[15]~12                                           ; LCCOMB_X46_Y5_N2   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:spi_config|p2s_data[6]~16                                            ; LCCOMB_X46_Y4_N20  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:spi_config|read_idle_count[14]~45                                    ; LCCOMB_X45_Y4_N4   ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:spi_config|spi_controller:u_spi_controller|SPI_SDIO~1                ; LCCOMB_X45_Y4_N8   ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:spi_config|spi_controller:u_spi_controller|oS2P_DATA[1]~0            ; LCCOMB_X47_Y5_N4   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:spi_config|spi_go                                                    ; FF_X45_Y5_N11      ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; spi_pll:pll|altpll:altpll_component|spi_pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 66      ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; uart:uart_de10|LessThan0~2                                                         ; LCCOMB_X40_Y34_N2  ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; uart:uart_de10|LessThan1~1                                                         ; LCCOMB_X40_Y34_N12 ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; uart:uart_de10|rx_buffer[8]~0                                                      ; LCCOMB_X45_Y38_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart:uart_de10|rx_count[3]~1                                                       ; LCCOMB_X45_Y38_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart:uart_de10|rx_data[7]~0                                                        ; LCCOMB_X45_Y38_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart:uart_de10|tx_buffer[0]~1                                                      ; LCCOMB_X44_Y38_N20 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart:uart_de10|tx_count[0]~1                                                       ; LCCOMB_X44_Y38_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart:uart_de10|tx_state                                                            ; FF_X44_Y38_N1      ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                               ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                           ; PIN_P11            ; 2398    ; 20                                   ; Global Clock         ; GCLK16           ; --                        ;
; Mux2~2                                                                             ; LCCOMB_X43_Y14_N18 ; 8       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; process_3~2                                                                        ; LCCOMB_X43_Y14_N26 ; 8       ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; process_4~1                                                                        ; LCCOMB_X43_Y14_N4  ; 8       ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; spi_pll:pll|altpll:altpll_component|spi_pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 66      ; 51                                   ; Global Clock         ; GCLK18           ; --                        ;
; spi_pll:pll|altpll:altpll_component|spi_pll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1              ; 1       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
+------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 7,068 / 148,641 ( 5 % ) ;
; C16 interconnects     ; 210 / 5,382 ( 4 % )     ;
; C4 interconnects      ; 4,941 / 106,704 ( 5 % ) ;
; Direct links          ; 599 / 148,641 ( < 1 % ) ;
; Global clocks         ; 6 / 20 ( 30 % )         ;
; Local interconnects   ; 1,461 / 49,760 ( 3 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 203 / 5,406 ( 4 % )     ;
; R4 interconnects      ; 5,704 / 147,764 ( 4 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.06) ; Number of LABs  (Total = 312) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 17                            ;
; 2                                           ; 6                             ;
; 3                                           ; 9                             ;
; 4                                           ; 0                             ;
; 5                                           ; 5                             ;
; 6                                           ; 4                             ;
; 7                                           ; 3                             ;
; 8                                           ; 6                             ;
; 9                                           ; 6                             ;
; 10                                          ; 5                             ;
; 11                                          ; 10                            ;
; 12                                          ; 9                             ;
; 13                                          ; 8                             ;
; 14                                          ; 23                            ;
; 15                                          ; 63                            ;
; 16                                          ; 138                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.52) ; Number of LABs  (Total = 312) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 31                            ;
; 1 Clock                            ; 269                           ;
; 1 Clock enable                     ; 114                           ;
; 1 Sync. clear                      ; 2                             ;
; 1 Sync. load                       ; 5                             ;
; 2 Clock enables                    ; 48                            ;
; 2 Clocks                           ; 5                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.97) ; Number of LABs  (Total = 312) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 6                             ;
; 2                                            ; 12                            ;
; 3                                            ; 1                             ;
; 4                                            ; 5                             ;
; 5                                            ; 4                             ;
; 6                                            ; 4                             ;
; 7                                            ; 2                             ;
; 8                                            ; 2                             ;
; 9                                            ; 3                             ;
; 10                                           ; 3                             ;
; 11                                           ; 2                             ;
; 12                                           ; 6                             ;
; 13                                           ; 2                             ;
; 14                                           ; 7                             ;
; 15                                           ; 8                             ;
; 16                                           ; 16                            ;
; 17                                           ; 10                            ;
; 18                                           ; 13                            ;
; 19                                           ; 12                            ;
; 20                                           ; 12                            ;
; 21                                           ; 17                            ;
; 22                                           ; 13                            ;
; 23                                           ; 10                            ;
; 24                                           ; 12                            ;
; 25                                           ; 15                            ;
; 26                                           ; 15                            ;
; 27                                           ; 13                            ;
; 28                                           ; 18                            ;
; 29                                           ; 16                            ;
; 30                                           ; 18                            ;
; 31                                           ; 12                            ;
; 32                                           ; 23                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.40) ; Number of LABs  (Total = 312) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 27                            ;
; 2                                               ; 13                            ;
; 3                                               ; 10                            ;
; 4                                               ; 22                            ;
; 5                                               ; 9                             ;
; 6                                               ; 11                            ;
; 7                                               ; 15                            ;
; 8                                               ; 20                            ;
; 9                                               ; 19                            ;
; 10                                              ; 16                            ;
; 11                                              ; 22                            ;
; 12                                              ; 15                            ;
; 13                                              ; 32                            ;
; 14                                              ; 22                            ;
; 15                                              ; 33                            ;
; 16                                              ; 19                            ;
; 17                                              ; 3                             ;
; 18                                              ; 0                             ;
; 19                                              ; 2                             ;
; 20                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 21.46) ; Number of LABs  (Total = 312) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 14                            ;
; 4                                            ; 8                             ;
; 5                                            ; 0                             ;
; 6                                            ; 3                             ;
; 7                                            ; 11                            ;
; 8                                            ; 7                             ;
; 9                                            ; 6                             ;
; 10                                           ; 8                             ;
; 11                                           ; 6                             ;
; 12                                           ; 12                            ;
; 13                                           ; 17                            ;
; 14                                           ; 2                             ;
; 15                                           ; 4                             ;
; 16                                           ; 8                             ;
; 17                                           ; 6                             ;
; 18                                           ; 4                             ;
; 19                                           ; 9                             ;
; 20                                           ; 9                             ;
; 21                                           ; 10                            ;
; 22                                           ; 11                            ;
; 23                                           ; 7                             ;
; 24                                           ; 9                             ;
; 25                                           ; 8                             ;
; 26                                           ; 13                            ;
; 27                                           ; 10                            ;
; 28                                           ; 9                             ;
; 29                                           ; 11                            ;
; 30                                           ; 10                            ;
; 31                                           ; 8                             ;
; 32                                           ; 12                            ;
; 33                                           ; 5                             ;
; 34                                           ; 10                            ;
; 35                                           ; 13                            ;
; 36                                           ; 11                            ;
; 37                                           ; 18                            ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 51           ; 0            ; 51           ; 0            ; 0            ; 52        ; 51           ; 0            ; 52        ; 52        ; 0            ; 0            ; 0            ; 0            ; 18           ; 0            ; 0            ; 18           ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 52        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 1            ; 52           ; 1            ; 52           ; 52           ; 0         ; 1            ; 52           ; 0         ; 0         ; 52           ; 52           ; 52           ; 52           ; 34           ; 52           ; 52           ; 34           ; 52           ; 52           ; 51           ; 52           ; 52           ; 52           ; 52           ; 52           ; 52           ; 0         ; 52           ; 52           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; SW[8]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_25            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_CS_N       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_INT[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_SCLK       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_SDO        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_SDI        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_INT[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_24            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                       ;
+--------------------------------------------------------------+--------------------------------------------------+-------------------+
; Source Clock(s)                                              ; Destination Clock(s)                             ; Delay Added in ns ;
+--------------------------------------------------------------+--------------------------------------------------+-------------------+
; CLOCK_50                                                     ; CLOCK_50                                         ; 1056.5            ;
; pll|altpll_component|auto_generated|pll1|clk[0]              ; gumnut_with_mem:gumnut|gumnut:core|GPR_r2[0],I/O ; 107.4             ;
; CLOCK_50                                                     ; gumnut_with_mem:gumnut|gumnut:core|GPR_r2[0]     ; 88.6              ;
; pll|altpll_component|auto_generated|pll1|clk[0],I/O          ; gumnut_with_mem:gumnut|gumnut:core|GPR_r2[0],I/O ; 84.6              ;
; CLOCK_50                                                     ; gumnut_with_mem:gumnut|gumnut:core|GPR_r2[0],I/O ; 63.2              ;
; CLOCK_50,gumnut_with_mem:gumnut|gumnut:core|GPR_r2[0]        ; gumnut_with_mem:gumnut|gumnut:core|GPR_r2[0]     ; 37.9              ;
; pll|altpll_component|auto_generated|pll1|clk[0],CLOCK_50,I/O ; gumnut_with_mem:gumnut|gumnut:core|GPR_r2[0]     ; 35.4              ;
+--------------------------------------------------------------+--------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                           ;
+---------------------------------------------------------+-----------------------------------------------------------+-------------------+
; Source Register                                         ; Destination Register                                      ; Delay Added in ns ;
+---------------------------------------------------------+-----------------------------------------------------------+-------------------+
; spi_ee_config:spi_config|oDATA_H[1]                     ; acc_inp[2]                                                ; 14.893            ;
; spi_ee_config:spi_config|oDATA_L[7]                     ; acc_inp[2]                                                ; 14.773            ;
; spi_ee_config:spi_config|oDATA_H[0]                     ; acc_inp[2]                                                ; 14.612            ;
; spi_ee_config:spi_config|oDATA_L[6]                     ; acc_inp[2]                                                ; 14.558            ;
; spi_ee_config:spi_config|oDATA_L[5]                     ; acc_inp[3]                                                ; 14.504            ;
; GSENSOR_INT[1]                                          ; acc_inp[2]                                                ; 13.485            ;
; spi_ee_config:spi_config|oDATA_L[4]                     ; acc_inp[2]                                                ; 13.389            ;
; gumnut_with_mem:gumnut|gumnut:core|GPR_rs[7]            ; port_dat_i[6]                                             ; 9.310             ;
; gumnut_with_mem:gumnut|gumnut:core|GPR_rs[3]            ; port_dat_i[6]                                             ; 9.310             ;
; gumnut_with_mem:gumnut|gumnut:core|GPR_rs[4]            ; port_dat_i[6]                                             ; 9.310             ;
; gumnut_with_mem:gumnut|gumnut:core|GPR_rs[5]            ; port_dat_i[6]                                             ; 9.310             ;
; gumnut_with_mem:gumnut|gumnut:core|GPR_rs[2]            ; port_dat_i[6]                                             ; 9.310             ;
; gumnut_with_mem:gumnut|gumnut:core|GPR_rs[1]            ; port_dat_i[6]                                             ; 9.310             ;
; gumnut_with_mem:gumnut|gumnut:core|GPR_r2[0]            ; port_dat_i[6]                                             ; 9.310             ;
; gumnut_with_mem:gumnut|gumnut:core|GPR_rs[6]            ; port_dat_i[6]                                             ; 9.310             ;
; gumnut_with_mem:gumnut|gumnut:core|GPR_rs[0]            ; port_dat_i[6]                                             ; 9.310             ;
; gumnut_with_mem:gumnut|gumnut:core|cc_C                 ; port_dat_i[6]                                             ; 9.310             ;
; gumnut_with_mem:gumnut|gumnut:core|IR[14]               ; port_dat_i[6]                                             ; 9.310             ;
; gumnut_with_mem:gumnut|gumnut:core|IR[15]               ; port_dat_i[6]                                             ; 9.310             ;
; gumnut_with_mem:gumnut|gumnut:core|IR[7]                ; port_dat_i[6]                                             ; 9.310             ;
; gumnut_with_mem:gumnut|gumnut:core|IR[6]                ; port_dat_i[6]                                             ; 9.310             ;
; gumnut_with_mem:gumnut|gumnut:core|IR[5]                ; port_dat_i[6]                                             ; 9.310             ;
; gumnut_with_mem:gumnut|gumnut:core|IR[2]                ; port_dat_i[6]                                             ; 9.310             ;
; gumnut_with_mem:gumnut|gumnut:core|IR[1]                ; port_dat_i[6]                                             ; 9.310             ;
; gumnut_with_mem:gumnut|gumnut:core|IR[16]               ; port_dat_i[6]                                             ; 9.310             ;
; gumnut_with_mem:gumnut|gumnut:core|IR[0]                ; port_dat_i[6]                                             ; 9.310             ;
; gumnut_with_mem:gumnut|gumnut:core|IR[17]               ; port_dat_i[6]                                             ; 9.310             ;
; led_driver:led|int2_count[20]                           ; acc_inp[6]                                                ; 8.982             ;
; led_driver:led|int2_count[23]                           ; acc_inp[4]                                                ; 8.880             ;
; gumnut_with_mem:gumnut|gumnut:core|GPR_r2[2]            ; port_dat_i[0]                                             ; 8.626             ;
; gumnut_with_mem:gumnut|gumnut:core|GPR_r2[1]            ; port_dat_i[0]                                             ; 8.626             ;
; gumnut_with_mem:gumnut|gumnut:core|GPR_r2[3]            ; port_dat_i[0]                                             ; 8.485             ;
; gumnut_with_mem:gumnut|gumnut:core|GPR_r2[4]            ; port_dat_i[0]                                             ; 8.485             ;
; gumnut_with_mem:gumnut|gumnut:core|IR[4]                ; port_dat_i[0]                                             ; 8.485             ;
; gumnut_with_mem:gumnut|gumnut:core|IR[3]                ; port_dat_i[0]                                             ; 8.485             ;
; key1_inp[0]                                             ; port_dat_i[0]                                             ; 7.014             ;
; acc_inp[0]                                              ; port_dat_i[0]                                             ; 5.976             ;
; switch_inp[0]                                           ; port_dat_i[0]                                             ; 5.928             ;
; acc_inp[2]                                              ; port_dat_i[2]                                             ; 4.394             ;
; acc_inp[7]                                              ; port_dat_i[7]                                             ; 4.394             ;
; acc_inp[5]                                              ; port_dat_i[5]                                             ; 4.394             ;
; acc_inp[6]                                              ; port_dat_i[6]                                             ; 4.392             ;
; acc_inp[1]                                              ; port_dat_i[1]                                             ; 4.392             ;
; acc_inp[4]                                              ; port_dat_i[4]                                             ; 4.392             ;
; acc_inp[3]                                              ; port_dat_i[3]                                             ; 4.392             ;
; switch_inp[6]                                           ; port_dat_i[6]                                             ; 4.226             ;
; switch_inp[1]                                           ; port_dat_i[1]                                             ; 4.226             ;
; switch_inp[4]                                           ; port_dat_i[4]                                             ; 4.226             ;
; switch_inp[3]                                           ; port_dat_i[3]                                             ; 4.226             ;
; switch_inp[5]                                           ; port_dat_i[5]                                             ; 4.198             ;
; switch_inp[7]                                           ; port_dat_i[7]                                             ; 4.198             ;
; switch_inp[2]                                           ; port_dat_i[2]                                             ; 4.198             ;
; gumnut_with_mem:gumnut|gumnut:core|GPR_r2[6]            ; gumnut_with_mem:gumnut|gumnut:core|ALU_out[6]             ; 1.422             ;
; gumnut_with_mem:gumnut|gumnut:core|GPR_r2[5]            ; gumnut_with_mem:gumnut|gumnut:core|ALU_out[6]             ; 1.422             ;
; gumnut_with_mem:gumnut|gumnut:core|GPR_r2[7]            ; gumnut_with_mem:gumnut|gumnut:core|ALU_out[7]             ; 1.050             ;
; gumnut_with_mem:gumnut|gumnut:core|state.mem_state      ; tx_ena_de10                                               ; 0.853             ;
; gumnut_with_mem:gumnut|gumnut:core|state.execute_state  ; tx_ena_de10                                               ; 0.853             ;
; CLOCK_50                                                ; gumnut_with_mem:gumnut|gumnut:core|cc_C                   ; 0.681             ;
; gumnut_with_mem:gumnut|gumnut:core|cc_Z                 ; gumnut_with_mem:gumnut|gumnut:core|PC[4]                  ; 0.369             ;
; gumnut_with_mem:gumnut|gumnut:core|IR[11]               ; gumnut_with_mem:gumnut|gumnut:core|PC[4]                  ; 0.369             ;
; gumnut_with_mem:gumnut|gumnut:core|PC[2]                ; gumnut_with_mem:gumnut|gumnut:core|PC[4]                  ; 0.369             ;
; gumnut_with_mem:gumnut|gumnut:core|IR[13]               ; gumnut_with_mem:gumnut|gumnut:core|PC[4]                  ; 0.369             ;
; gumnut_with_mem:gumnut|gumnut:core|PC[1]                ; gumnut_with_mem:gumnut|gumnut:core|PC[4]                  ; 0.369             ;
; gumnut_with_mem:gumnut|gumnut:core|PC[0]                ; gumnut_with_mem:gumnut|gumnut:core|PC[4]                  ; 0.369             ;
; gumnut_with_mem:gumnut|gumnut:core|IR[8]                ; gumnut_with_mem:gumnut|gumnut:core|PC[4]                  ; 0.369             ;
; gumnut_with_mem:gumnut|gumnut:core|PC[4]                ; gumnut_with_mem:gumnut|gumnut:core|PC[4]                  ; 0.369             ;
; gumnut_with_mem:gumnut|gumnut:core|IR[12]               ; gumnut_with_mem:gumnut|gumnut:core|PC[4]                  ; 0.369             ;
; gumnut_with_mem:gumnut|gumnut:core|IR[10]               ; gumnut_with_mem:gumnut|gumnut:core|PC[4]                  ; 0.369             ;
; gumnut_with_mem:gumnut|gumnut:core|PC[3]                ; gumnut_with_mem:gumnut|gumnut:core|PC[4]                  ; 0.369             ;
; gumnut_with_mem:gumnut|gumnut:core|IR[9]                ; gumnut_with_mem:gumnut|gumnut:core|PC[4]                  ; 0.369             ;
; gumnut_with_mem:gumnut|gumnut:core|state.decode_state   ; gumnut_with_mem:gumnut|gumnut:core|PC[4]                  ; 0.369             ;
; gumnut_with_mem:gumnut|gumnut:core|state.fetch_state    ; gumnut_with_mem:gumnut|gumnut:core|PC[4]                  ; 0.369             ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|read_ack  ; gumnut_with_mem:gumnut|gumnut:core|state.write_back_state ; 0.282             ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~631  ; gumnut_with_mem:gumnut|data_mem:core_data_mem|dat_o[7]    ; 0.136             ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~375  ; gumnut_with_mem:gumnut|data_mem:core_data_mem|dat_o[7]    ; 0.136             ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~119  ; gumnut_with_mem:gumnut|data_mem:core_data_mem|dat_o[7]    ; 0.136             ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~887  ; gumnut_with_mem:gumnut|data_mem:core_data_mem|dat_o[7]    ; 0.136             ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~599  ; gumnut_with_mem:gumnut|data_mem:core_data_mem|dat_o[7]    ; 0.136             ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~343  ; gumnut_with_mem:gumnut|data_mem:core_data_mem|dat_o[7]    ; 0.136             ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~87   ; gumnut_with_mem:gumnut|data_mem:core_data_mem|dat_o[7]    ; 0.136             ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~855  ; gumnut_with_mem:gumnut|data_mem:core_data_mem|dat_o[7]    ; 0.136             ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~1719 ; gumnut_with_mem:gumnut|data_mem:core_data_mem|dat_o[7]    ; 0.129             ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~1847 ; gumnut_with_mem:gumnut|data_mem:core_data_mem|dat_o[7]    ; 0.129             ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~1591 ; gumnut_with_mem:gumnut|data_mem:core_data_mem|dat_o[7]    ; 0.129             ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~1975 ; gumnut_with_mem:gumnut|data_mem:core_data_mem|dat_o[7]    ; 0.129             ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~1687 ; gumnut_with_mem:gumnut|data_mem:core_data_mem|dat_o[7]    ; 0.129             ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~1815 ; gumnut_with_mem:gumnut|data_mem:core_data_mem|dat_o[7]    ; 0.129             ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~1559 ; gumnut_with_mem:gumnut|data_mem:core_data_mem|dat_o[7]    ; 0.129             ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~1943 ; gumnut_with_mem:gumnut|data_mem:core_data_mem|dat_o[7]    ; 0.129             ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~1695 ; gumnut_with_mem:gumnut|data_mem:core_data_mem|dat_o[7]    ; 0.118             ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~1823 ; gumnut_with_mem:gumnut|data_mem:core_data_mem|dat_o[7]    ; 0.118             ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~1567 ; gumnut_with_mem:gumnut|data_mem:core_data_mem|dat_o[7]    ; 0.118             ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~1951 ; gumnut_with_mem:gumnut|data_mem:core_data_mem|dat_o[7]    ; 0.118             ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~1727 ; gumnut_with_mem:gumnut|data_mem:core_data_mem|dat_o[7]    ; 0.118             ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~1855 ; gumnut_with_mem:gumnut|data_mem:core_data_mem|dat_o[7]    ; 0.118             ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~1599 ; gumnut_with_mem:gumnut|data_mem:core_data_mem|dat_o[7]    ; 0.118             ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~1983 ; gumnut_with_mem:gumnut|data_mem:core_data_mem|dat_o[7]    ; 0.118             ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~399  ; gumnut_with_mem:gumnut|data_mem:core_data_mem|dat_o[7]    ; 0.117             ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~175  ; gumnut_with_mem:gumnut|data_mem:core_data_mem|dat_o[7]    ; 0.117             ;
; gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~143  ; gumnut_with_mem:gumnut|data_mem:core_data_mem|dat_o[7]    ; 0.117             ;
+---------------------------------------------------------+-----------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 10M50DAF484C6GES for design "acelerometer"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "spi_pll:pll|altpll:altpll_component|spi_pll_altpll:auto_generated|pll1" as MAX 10 PLL type File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/db/spi_pll_altpll.v Line: 46
    Info (15099): Implementing clock multiplication of 1, clock division of 25, and phase shift of 200 degrees (277778 ps) for spi_pll:pll|altpll:altpll_component|spi_pll_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/db/spi_pll_altpll.v Line: 46
    Info (15099): Implementing clock multiplication of 1, clock division of 25, and phase shift of 120 degrees (166667 ps) for spi_pll:pll|altpll:altpll_component|spi_pll_altpll:auto_generated|wire_pll1_clk[1] port File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/db/spi_pll_altpll.v Line: 46
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 52 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Warning (335093): The Timing Analyzer is analyzing 24 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'DE10_LITE_GSensor.sdc'
Warning (332174): Ignored filter at DE10_LITE_GSensor.sdc(9): ADC_CLK_10 could not be matched with a port File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/DE10_LITE_GSensor.sdc Line: 9
Warning (332049): Ignored create_clock at DE10_LITE_GSensor.sdc(9): Argument <targets> is an empty collection File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/DE10_LITE_GSensor.sdc Line: 9
    Info (332050): create_clock -period "10.0 MHz" [get_ports ADC_CLK_10] File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/DE10_LITE_GSensor.sdc Line: 9
Warning (332174): Ignored filter at DE10_LITE_GSensor.sdc(10): MAX10_CLK1_50 could not be matched with a port File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/DE10_LITE_GSensor.sdc Line: 10
Warning (332049): Ignored create_clock at DE10_LITE_GSensor.sdc(10): Argument <targets> is an empty collection File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/DE10_LITE_GSensor.sdc Line: 10
    Info (332050): create_clock -period "50.0 MHz" [get_ports MAX10_CLK1_50] File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/DE10_LITE_GSensor.sdc Line: 10
Warning (332174): Ignored filter at DE10_LITE_GSensor.sdc(11): MAX10_CLK2_50 could not be matched with a port File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/DE10_LITE_GSensor.sdc Line: 11
Warning (332049): Ignored create_clock at DE10_LITE_GSensor.sdc(11): Argument <targets> is an empty collection File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/DE10_LITE_GSensor.sdc Line: 11
    Info (332050): create_clock -period "50.0 MHz" [get_ports MAX10_CLK2_50] File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/DE10_LITE_GSensor.sdc Line: 11
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 25 -phase 200.00 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[0]} {pll|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 25 -phase 120.00 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[1]} {pll|altpll_component|auto_generated|pll1|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Mux2~1  from: datab  to: combout
    Info (332098): Cell: Mux2~1  from: datac  to: combout
    Info (332098): Cell: gumnut|core|Add4~0  from: dataa  to: combout
    Info (332098): Cell: gumnut|core|Add4~10  from: cin  to: combout
    Info (332098): Cell: gumnut|core|Add4~12  from: cin  to: combout
    Info (332098): Cell: gumnut|core|Add4~14  from: cin  to: combout
    Info (332098): Cell: gumnut|core|Add4~2  from: cin  to: combout
    Info (332098): Cell: gumnut|core|Add4~4  from: cin  to: combout
    Info (332098): Cell: gumnut|core|Add4~6  from: cin  to: combout
    Info (332098): Cell: gumnut|core|Add4~8  from: cin  to: combout
    Info (332098): Cell: gumnut|core|Add5~10  from: cin  to: combout
    Info (332098): Cell: gumnut|core|Add5~10  from: dataa  to: combout
    Info (332098): Cell: gumnut|core|Add5~10  from: datab  to: combout
    Info (332098): Cell: gumnut|core|Add5~12  from: cin  to: combout
    Info (332098): Cell: gumnut|core|Add5~12  from: dataa  to: combout
    Info (332098): Cell: gumnut|core|Add5~12  from: datab  to: combout
    Info (332098): Cell: gumnut|core|Add5~20  from: cin  to: combout
    Info (332098): Cell: gumnut|core|Add5~20  from: dataa  to: combout
    Info (332098): Cell: gumnut|core|Add5~20  from: datab  to: combout
    Info (332098): Cell: gumnut|core|Add5~22  from: cin  to: combout
    Info (332098): Cell: gumnut|core|Add5~22  from: dataa  to: combout
    Info (332098): Cell: gumnut|core|Add5~22  from: datab  to: combout
    Info (332098): Cell: gumnut|core|Add5~24  from: cin  to: combout
    Info (332098): Cell: gumnut|core|Add5~24  from: dataa  to: combout
    Info (332098): Cell: gumnut|core|Add5~24  from: datab  to: combout
    Info (332098): Cell: gumnut|core|Add5~28  from: cin  to: combout
    Info (332098): Cell: gumnut|core|Add5~28  from: dataa  to: combout
    Info (332098): Cell: gumnut|core|Add5~28  from: datab  to: combout
    Info (332098): Cell: gumnut|core|Add5~32  from: cin  to: combout
    Info (332098): Cell: gumnut|core|Add5~32  from: dataa  to: combout
    Info (332098): Cell: gumnut|core|Add5~32  from: datab  to: combout
    Info (332098): Cell: gumnut|core|Add5~4  from: dataa  to: combout
    Info (332098): Cell: gumnut|core|Add5~4  from: datab  to: combout
    Info (332098): Cell: gumnut|core|Add6~0  from: dataa  to: combout
    Info (332098): Cell: gumnut|core|Add6~10  from: cin  to: combout
    Info (332098): Cell: gumnut|core|Add6~12  from: cin  to: combout
    Info (332098): Cell: gumnut|core|Add6~14  from: cin  to: combout
    Info (332098): Cell: gumnut|core|Add6~2  from: cin  to: combout
    Info (332098): Cell: gumnut|core|Add6~4  from: cin  to: combout
    Info (332098): Cell: gumnut|core|Add6~6  from: cin  to: combout
    Info (332098): Cell: gumnut|core|Add6~8  from: cin  to: combout
    Info (332098): Cell: gumnut|core|data_adr_o[0]~7  from: datac  to: combout
    Info (332098): Cell: gumnut|core|data_adr_o[1]~55  from: datac  to: combout
    Info (332098): Cell: gumnut|core|data_adr_o[2]~20  from: datad  to: combout
    Info (332098): Cell: gumnut|core|data_adr_o[2]~23  from: datac  to: combout
    Info (332098): Cell: gumnut|core|data_adr_o[5]  from: datad  to: combout
    Info (332098): Cell: gumnut|core|data_adr_o[5]~31  from: datac  to: combout
    Info (332098): Cell: gumnut|core|data_adr_o[6]  from: datad  to: combout
    Info (332098): Cell: gumnut|core|data_adr_o[6]~39  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: pll|altpll_component|auto_generated|pll1|clk[0] with master clock period: 1.000 found on PLL node: pll|altpll_component|auto_generated|pll1|clk[0] does not match the master clock period requirement: 20.000
    Warning (332056): Clock: pll|altpll_component|auto_generated|pll1|clk[1] with master clock period: 1.000 found on PLL node: pll|altpll_component|auto_generated|pll1|clk[1] does not match the master clock period requirement: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000     CLOCK_50
    Info (332111):    1.000 gumnut_with_mem:gumnut|gumnut:core|GPR_r2[0]
    Info (332111):   25.000 pll|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   25.000 pll|altpll_component|auto_generated|pll1|clk[1]
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN P11 (CLK7p, DIFFIO_TX_RX_B20p, DIFFOUT_B20p, High_Speed)) File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/de10litegum.vhd Line: 6
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G16
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node gumnut_with_mem:gumnut|gumnut:core|GPR_rs[0] File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/gumnut-rtl_unpipelined.vhd Line: 258
        Info (176357): Destination node gumnut_with_mem:gumnut|gumnut:core|IR[1] File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/gumnut-rtl_unpipelined.vhd Line: 224
        Info (176357): Destination node gumnut_with_mem:gumnut|gumnut:core|GPR_rs[1] File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/gumnut-rtl_unpipelined.vhd Line: 258
        Info (176357): Destination node gumnut_with_mem:gumnut|gumnut:core|GPR_rs[3] File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/gumnut-rtl_unpipelined.vhd Line: 258
        Info (176357): Destination node gumnut_with_mem:gumnut|gumnut:core|IR[6] File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/gumnut-rtl_unpipelined.vhd Line: 224
        Info (176357): Destination node gumnut_with_mem:gumnut|gumnut:core|GPR_rs[2] File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/gumnut-rtl_unpipelined.vhd Line: 258
        Info (176357): Destination node gumnut_with_mem:gumnut|gumnut:core|GPR_rs[4] File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/gumnut-rtl_unpipelined.vhd Line: 258
        Info (176357): Destination node gumnut_with_mem:gumnut|gumnut:core|IR[5] File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/gumnut-rtl_unpipelined.vhd Line: 224
        Info (176357): Destination node gumnut_with_mem:gumnut|gumnut:core|GPR_rs[6] File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/gumnut-rtl_unpipelined.vhd Line: 258
        Info (176357): Destination node gumnut_with_mem:gumnut|gumnut:core|GPR_rs[5] File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/gumnut-rtl_unpipelined.vhd Line: 258
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node spi_pll:pll|altpll:altpll_component|spi_pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/db/spi_pll_altpll.v Line: 80
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node spi_pll:pll|altpll:altpll_component|spi_pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1) File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/db/spi_pll_altpll.v Line: 80
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node Mux2~2  File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/de10litegum.vhd Line: 352
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node process_3~2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node process_4~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 1 input, 0 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 3 total pin(s) used --  45 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 5 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 7 total pin(s) used --  53 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 36 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  32 pins available
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CLK_10" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_LDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_UDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MAX10_CLK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:12
Info (170193): Fitter routing operations beginning
Info (170089): 1e+03 ns of routing delay (approximately 1.4% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 43% of the available device resources in the region that extends from location X33_Y11 to location X44_Y21
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:04:57
Info (11888): Total time spent on timing analysis during the Fitter is 7.88 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 18 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin SW[8] uses I/O standard 3.3-V LVTTL at B14 File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/de10litegum.vhd Line: 8
    Info (169178): Pin SW[9] uses I/O standard 3.3-V LVTTL at F15 File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/de10litegum.vhd Line: 8
    Info (169178): Pin GSENSOR_INT[0] uses I/O standard 3.3-V LVTTL at AA19 File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/de10litegum.vhd Line: 16
    Info (169178): Pin GSENSOR_SDO uses I/O standard 3.3-V LVTTL at V12 File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/de10litegum.vhd Line: 19
    Info (169178): Pin GSENSOR_SDI uses I/O standard 3.3-V LVTTL at V11 File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/de10litegum.vhd Line: 18
    Info (169178): Pin GSENSOR_INT[1] uses I/O standard 3.3-V LVTTL at Y14 File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/de10litegum.vhd Line: 16
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at P11 File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/de10litegum.vhd Line: 6
    Info (169178): Pin KEY[0] uses I/O standard 3.3-V LVTTL at B8 File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/de10litegum.vhd Line: 7
    Info (169178): Pin GPIO_24 uses I/O standard 3.3-V LVTTL at W6 File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/de10litegum.vhd Line: 9
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at C10 File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/de10litegum.vhd Line: 8
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at C11 File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/de10litegum.vhd Line: 8
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at C12 File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/de10litegum.vhd Line: 8
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at D12 File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/de10litegum.vhd Line: 8
    Info (169178): Pin SW[4] uses I/O standard 3.3-V LVTTL at A12 File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/de10litegum.vhd Line: 8
    Info (169178): Pin SW[6] uses I/O standard 3.3-V LVTTL at A13 File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/de10litegum.vhd Line: 8
    Info (169178): Pin SW[5] uses I/O standard 3.3-V LVTTL at B12 File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/de10litegum.vhd Line: 8
    Info (169178): Pin SW[7] uses I/O standard 3.3-V LVTTL at A14 File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/de10litegum.vhd Line: 8
    Info (169178): Pin KEY[1] uses I/O standard 3.3-V LVTTL at A7 File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/de10litegum.vhd Line: 7
Warning (169064): Following 1 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GSENSOR_SDO has a permanently disabled output enable File: C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/de10litegum.vhd Line: 19
Info (144001): Generated suppressed messages file C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/output_files/acelerometer.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 75 warnings
    Info: Peak virtual memory: 5833 megabytes
    Info: Processing ended: Thu May 02 20:36:45 2024
    Info: Elapsed time: 00:05:31
    Info: Total CPU time (on all processors): 00:05:27


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Felipe/Desktop/FPGAS/Uart_Digikey (3)/Uart_Digikey/output_files/acelerometer.fit.smsg.


