module ula(Dado1, Dado2, S, Enable, Resultado, zero);
input wire[31:0] Dado1, Dado2;
input wire[3:0] S;
input wire Enable;
output reg[31:0] Resultado;
output reg zero;
always@(*)
	if(Enable == 1)
	begin
	zero = 0;
	case({S})
	4'b0000: Resultado = Dado1 + Dado2;
	4'b0001: Resultado = Dado1 - Dado2;
	4'b0010: Resultado = Dado1 * Dado2;
	4'b0011: Resultado = Dado1 / Dado2;
	4'b0100: Resultado = Dado1 & Dado2;
	4'b0101: Resultado = Dado1 | Dado2;
	4'b0110: Resultado = !Dado1;
	4'b0111: 
	begin
		Resultado = Dado1 - Dado2;
		if(Resultado == 0)
		zero = 1;
	end
	4'b1000: 
	begin
		if(Dado1 > Dado2)
		zero = 1;
	end
	4'b1001: 
	begin
		if(Dado1 <= Dado2)
		zero = 1;
	end
	default: Resultado = 0;
	endcase
end
endmodule


