# Generated by Yosys 0.60 (git sha1 UNKNOWN, g++ 11.4.0-1ubuntu1~22.04.2 -fPIC -O3)
autoidx 11098
attribute \whitebox 1
attribute \area "27.526400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__xor3_4
  wire output 4 \X
  attribute \capacitance "0.0034650000"
  wire input 3 \C
  attribute \capacitance "0.0052750000"
  wire input 2 \B
  attribute \capacitance "0.0024220000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$5466
  wire $auto$rtlil.cc:3574:OrGate$5460
  wire $auto$rtlil.cc:3574:OrGate$5450
  wire $auto$rtlil.cc:3572:AndGate$5464
  wire $auto$rtlil.cc:3572:AndGate$5462
  wire $auto$rtlil.cc:3572:AndGate$5458
  wire $auto$rtlil.cc:3572:AndGate$5456
  wire $auto$rtlil.cc:3572:AndGate$5448
  wire $auto$rtlil.cc:3572:AndGate$5444
  wire $auto$rtlil.cc:3572:AndGate$5440
  wire $auto$rtlil.cc:3572:AndGate$5436
  wire $auto$rtlil.cc:3571:NotGate$5454
  wire $auto$rtlil.cc:3571:NotGate$5452
  wire $auto$rtlil.cc:3571:NotGate$5446
  wire $auto$rtlil.cc:3571:NotGate$5442
  wire $auto$rtlil.cc:3571:NotGate$5438
  wire $auto$rtlil.cc:3571:NotGate$5434
  cell $specify2 $auto$liberty.cc:754:execute$5469
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$5468
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$5467
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5453
    connect \Y $auto$rtlil.cc:3571:NotGate$5454
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5451
    connect \Y $auto$rtlil.cc:3571:NotGate$5452
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5445
    connect \Y $auto$rtlil.cc:3571:NotGate$5446
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5441
    connect \Y $auto$rtlil.cc:3571:NotGate$5442
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5437
    connect \Y $auto$rtlil.cc:3571:NotGate$5438
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5433
    connect \Y $auto$rtlil.cc:3571:NotGate$5434
    connect \A \B
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5465
    connect \Y $auto$rtlil.cc:3574:OrGate$5466
    connect \B $auto$rtlil.cc:3572:AndGate$5464
    connect \A $auto$rtlil.cc:3574:OrGate$5460
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5459
    connect \Y $auto$rtlil.cc:3574:OrGate$5460
    connect \B $auto$rtlil.cc:3572:AndGate$5458
    connect \A $auto$rtlil.cc:3574:OrGate$5450
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5449
    connect \Y $auto$rtlil.cc:3574:OrGate$5450
    connect \B $auto$rtlil.cc:3572:AndGate$5448
    connect \A $auto$rtlil.cc:3572:AndGate$5440
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5463
    connect \Y $auto$rtlil.cc:3572:AndGate$5464
    connect \B \C
    connect \A $auto$rtlil.cc:3572:AndGate$5462
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5461
    connect \Y $auto$rtlil.cc:3572:AndGate$5462
    connect \B \B
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5457
    connect \Y $auto$rtlil.cc:3572:AndGate$5458
    connect \B \C
    connect \A $auto$rtlil.cc:3572:AndGate$5456
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5455
    connect \Y $auto$rtlil.cc:3572:AndGate$5456
    connect \B $auto$rtlil.cc:3571:NotGate$5454
    connect \A $auto$rtlil.cc:3571:NotGate$5452
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5447
    connect \Y $auto$rtlil.cc:3572:AndGate$5448
    connect \B $auto$rtlil.cc:3571:NotGate$5446
    connect \A $auto$rtlil.cc:3572:AndGate$5444
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5443
    connect \Y $auto$rtlil.cc:3572:AndGate$5444
    connect \B \B
    connect \A $auto$rtlil.cc:3571:NotGate$5442
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5439
    connect \Y $auto$rtlil.cc:3572:AndGate$5440
    connect \B $auto$rtlil.cc:3571:NotGate$5438
    connect \A $auto$rtlil.cc:3572:AndGate$5436
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5435
    connect \Y $auto$rtlil.cc:3572:AndGate$5436
    connect \B $auto$rtlil.cc:3571:NotGate$5434
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$5466
end
attribute \whitebox 1
attribute \area "25.024000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__xor3_2
  wire output 4 \X
  attribute \capacitance "0.0034820000"
  wire input 3 \C
  attribute \capacitance "0.0052790000"
  wire input 2 \B
  attribute \capacitance "0.0024400000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$5429
  wire $auto$rtlil.cc:3574:OrGate$5423
  wire $auto$rtlil.cc:3574:OrGate$5413
  wire $auto$rtlil.cc:3572:AndGate$5427
  wire $auto$rtlil.cc:3572:AndGate$5425
  wire $auto$rtlil.cc:3572:AndGate$5421
  wire $auto$rtlil.cc:3572:AndGate$5419
  wire $auto$rtlil.cc:3572:AndGate$5411
  wire $auto$rtlil.cc:3572:AndGate$5407
  wire $auto$rtlil.cc:3572:AndGate$5403
  wire $auto$rtlil.cc:3572:AndGate$5399
  wire $auto$rtlil.cc:3571:NotGate$5417
  wire $auto$rtlil.cc:3571:NotGate$5415
  wire $auto$rtlil.cc:3571:NotGate$5409
  wire $auto$rtlil.cc:3571:NotGate$5405
  wire $auto$rtlil.cc:3571:NotGate$5401
  wire $auto$rtlil.cc:3571:NotGate$5397
  cell $specify2 $auto$liberty.cc:754:execute$5432
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$5431
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$5430
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5416
    connect \Y $auto$rtlil.cc:3571:NotGate$5417
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5414
    connect \Y $auto$rtlil.cc:3571:NotGate$5415
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5408
    connect \Y $auto$rtlil.cc:3571:NotGate$5409
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5404
    connect \Y $auto$rtlil.cc:3571:NotGate$5405
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5400
    connect \Y $auto$rtlil.cc:3571:NotGate$5401
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5396
    connect \Y $auto$rtlil.cc:3571:NotGate$5397
    connect \A \B
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5428
    connect \Y $auto$rtlil.cc:3574:OrGate$5429
    connect \B $auto$rtlil.cc:3572:AndGate$5427
    connect \A $auto$rtlil.cc:3574:OrGate$5423
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5422
    connect \Y $auto$rtlil.cc:3574:OrGate$5423
    connect \B $auto$rtlil.cc:3572:AndGate$5421
    connect \A $auto$rtlil.cc:3574:OrGate$5413
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5412
    connect \Y $auto$rtlil.cc:3574:OrGate$5413
    connect \B $auto$rtlil.cc:3572:AndGate$5411
    connect \A $auto$rtlil.cc:3572:AndGate$5403
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5426
    connect \Y $auto$rtlil.cc:3572:AndGate$5427
    connect \B \C
    connect \A $auto$rtlil.cc:3572:AndGate$5425
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5424
    connect \Y $auto$rtlil.cc:3572:AndGate$5425
    connect \B \B
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5420
    connect \Y $auto$rtlil.cc:3572:AndGate$5421
    connect \B \C
    connect \A $auto$rtlil.cc:3572:AndGate$5419
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5418
    connect \Y $auto$rtlil.cc:3572:AndGate$5419
    connect \B $auto$rtlil.cc:3571:NotGate$5417
    connect \A $auto$rtlil.cc:3571:NotGate$5415
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5410
    connect \Y $auto$rtlil.cc:3572:AndGate$5411
    connect \B $auto$rtlil.cc:3571:NotGate$5409
    connect \A $auto$rtlil.cc:3572:AndGate$5407
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5406
    connect \Y $auto$rtlil.cc:3572:AndGate$5407
    connect \B \B
    connect \A $auto$rtlil.cc:3571:NotGate$5405
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5402
    connect \Y $auto$rtlil.cc:3572:AndGate$5403
    connect \B $auto$rtlil.cc:3571:NotGate$5401
    connect \A $auto$rtlil.cc:3572:AndGate$5399
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5398
    connect \Y $auto$rtlil.cc:3572:AndGate$5399
    connect \B $auto$rtlil.cc:3571:NotGate$5397
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$5429
end
attribute \whitebox 1
attribute \area "23.772800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__xor3_1
  wire output 4 \X
  attribute \capacitance "0.0034850000"
  wire input 3 \C
  attribute \capacitance "0.0052800000"
  wire input 2 \B
  attribute \capacitance "0.0024410000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$5392
  wire $auto$rtlil.cc:3574:OrGate$5386
  wire $auto$rtlil.cc:3574:OrGate$5376
  wire $auto$rtlil.cc:3572:AndGate$5390
  wire $auto$rtlil.cc:3572:AndGate$5388
  wire $auto$rtlil.cc:3572:AndGate$5384
  wire $auto$rtlil.cc:3572:AndGate$5382
  wire $auto$rtlil.cc:3572:AndGate$5374
  wire $auto$rtlil.cc:3572:AndGate$5370
  wire $auto$rtlil.cc:3572:AndGate$5366
  wire $auto$rtlil.cc:3572:AndGate$5362
  wire $auto$rtlil.cc:3571:NotGate$5380
  wire $auto$rtlil.cc:3571:NotGate$5378
  wire $auto$rtlil.cc:3571:NotGate$5372
  wire $auto$rtlil.cc:3571:NotGate$5368
  wire $auto$rtlil.cc:3571:NotGate$5364
  wire $auto$rtlil.cc:3571:NotGate$5360
  cell $specify2 $auto$liberty.cc:754:execute$5395
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$5394
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$5393
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5379
    connect \Y $auto$rtlil.cc:3571:NotGate$5380
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5377
    connect \Y $auto$rtlil.cc:3571:NotGate$5378
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5371
    connect \Y $auto$rtlil.cc:3571:NotGate$5372
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5367
    connect \Y $auto$rtlil.cc:3571:NotGate$5368
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5363
    connect \Y $auto$rtlil.cc:3571:NotGate$5364
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5359
    connect \Y $auto$rtlil.cc:3571:NotGate$5360
    connect \A \B
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5391
    connect \Y $auto$rtlil.cc:3574:OrGate$5392
    connect \B $auto$rtlil.cc:3572:AndGate$5390
    connect \A $auto$rtlil.cc:3574:OrGate$5386
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5385
    connect \Y $auto$rtlil.cc:3574:OrGate$5386
    connect \B $auto$rtlil.cc:3572:AndGate$5384
    connect \A $auto$rtlil.cc:3574:OrGate$5376
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5375
    connect \Y $auto$rtlil.cc:3574:OrGate$5376
    connect \B $auto$rtlil.cc:3572:AndGate$5374
    connect \A $auto$rtlil.cc:3572:AndGate$5366
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5389
    connect \Y $auto$rtlil.cc:3572:AndGate$5390
    connect \B \C
    connect \A $auto$rtlil.cc:3572:AndGate$5388
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5387
    connect \Y $auto$rtlil.cc:3572:AndGate$5388
    connect \B \B
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5383
    connect \Y $auto$rtlil.cc:3572:AndGate$5384
    connect \B \C
    connect \A $auto$rtlil.cc:3572:AndGate$5382
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5381
    connect \Y $auto$rtlil.cc:3572:AndGate$5382
    connect \B $auto$rtlil.cc:3571:NotGate$5380
    connect \A $auto$rtlil.cc:3571:NotGate$5378
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5373
    connect \Y $auto$rtlil.cc:3572:AndGate$5374
    connect \B $auto$rtlil.cc:3571:NotGate$5372
    connect \A $auto$rtlil.cc:3572:AndGate$5370
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5369
    connect \Y $auto$rtlil.cc:3572:AndGate$5370
    connect \B \B
    connect \A $auto$rtlil.cc:3571:NotGate$5368
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5365
    connect \Y $auto$rtlil.cc:3572:AndGate$5366
    connect \B $auto$rtlil.cc:3571:NotGate$5364
    connect \A $auto$rtlil.cc:3572:AndGate$5362
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5361
    connect \Y $auto$rtlil.cc:3572:AndGate$5362
    connect \B $auto$rtlil.cc:3571:NotGate$5360
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$5392
end
attribute \whitebox 1
attribute \area "27.526400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__xor2_4
  wire output 3 \X
  attribute \capacitance "0.0150830000"
  wire input 2 \B
  attribute \capacitance "0.0173590000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$5356
  wire $auto$rtlil.cc:3572:AndGate$5354
  wire $auto$rtlil.cc:3572:AndGate$5350
  wire $auto$rtlil.cc:3571:NotGate$5352
  wire $auto$rtlil.cc:3571:NotGate$5348
  cell $specify2 $auto$liberty.cc:754:execute$5358
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$5357
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5351
    connect \Y $auto$rtlil.cc:3571:NotGate$5352
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5347
    connect \Y $auto$rtlil.cc:3571:NotGate$5348
    connect \A \B
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5355
    connect \Y $auto$rtlil.cc:3574:OrGate$5356
    connect \B $auto$rtlil.cc:3572:AndGate$5354
    connect \A $auto$rtlil.cc:3572:AndGate$5350
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5353
    connect \Y $auto$rtlil.cc:3572:AndGate$5354
    connect \B \B
    connect \A $auto$rtlil.cc:3571:NotGate$5352
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5349
    connect \Y $auto$rtlil.cc:3572:AndGate$5350
    connect \B $auto$rtlil.cc:3571:NotGate$5348
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$5356
end
attribute \whitebox 1
attribute \area "16.265600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__xor2_2
  wire output 3 \X
  attribute \capacitance "0.0081650000"
  wire input 2 \B
  attribute \capacitance "0.0089800000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$5344
  wire $auto$rtlil.cc:3572:AndGate$5342
  wire $auto$rtlil.cc:3572:AndGate$5338
  wire $auto$rtlil.cc:3571:NotGate$5340
  wire $auto$rtlil.cc:3571:NotGate$5336
  cell $specify2 $auto$liberty.cc:754:execute$5346
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$5345
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5339
    connect \Y $auto$rtlil.cc:3571:NotGate$5340
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5335
    connect \Y $auto$rtlil.cc:3571:NotGate$5336
    connect \A \B
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5343
    connect \Y $auto$rtlil.cc:3574:OrGate$5344
    connect \B $auto$rtlil.cc:3572:AndGate$5342
    connect \A $auto$rtlil.cc:3572:AndGate$5338
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5341
    connect \Y $auto$rtlil.cc:3572:AndGate$5342
    connect \B \B
    connect \A $auto$rtlil.cc:3571:NotGate$5340
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5337
    connect \Y $auto$rtlil.cc:3572:AndGate$5338
    connect \B $auto$rtlil.cc:3571:NotGate$5336
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$5344
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__xor2_1
  wire output 3 \X
  attribute \capacitance "0.0043390000"
  wire input 2 \B
  attribute \capacitance "0.0043770000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$5332
  wire $auto$rtlil.cc:3572:AndGate$5330
  wire $auto$rtlil.cc:3572:AndGate$5326
  wire $auto$rtlil.cc:3571:NotGate$5328
  wire $auto$rtlil.cc:3571:NotGate$5324
  cell $specify2 $auto$liberty.cc:754:execute$5334
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$5333
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5327
    connect \Y $auto$rtlil.cc:3571:NotGate$5328
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5323
    connect \Y $auto$rtlil.cc:3571:NotGate$5324
    connect \A \B
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5331
    connect \Y $auto$rtlil.cc:3574:OrGate$5332
    connect \B $auto$rtlil.cc:3572:AndGate$5330
    connect \A $auto$rtlil.cc:3572:AndGate$5326
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5329
    connect \Y $auto$rtlil.cc:3572:AndGate$5330
    connect \B \B
    connect \A $auto$rtlil.cc:3571:NotGate$5328
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5325
    connect \Y $auto$rtlil.cc:3572:AndGate$5326
    connect \B $auto$rtlil.cc:3571:NotGate$5324
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$5332
end
attribute \whitebox 1
attribute \area "26.275200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__xnor3_4
  wire output 4 \X
  attribute \capacitance "0.0034750000"
  wire input 3 \C
  attribute \capacitance "0.0052800000"
  wire input 2 \B
  attribute \capacitance "0.0024370000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$5319
  wire $auto$rtlil.cc:3574:OrGate$5311
  wire $auto$rtlil.cc:3574:OrGate$5303
  wire $auto$rtlil.cc:3572:AndGate$5317
  wire $auto$rtlil.cc:3572:AndGate$5315
  wire $auto$rtlil.cc:3572:AndGate$5309
  wire $auto$rtlil.cc:3572:AndGate$5307
  wire $auto$rtlil.cc:3572:AndGate$5301
  wire $auto$rtlil.cc:3572:AndGate$5297
  wire $auto$rtlil.cc:3572:AndGate$5295
  wire $auto$rtlil.cc:3572:AndGate$5291
  wire $auto$rtlil.cc:3571:NotGate$5313
  wire $auto$rtlil.cc:3571:NotGate$5305
  wire $auto$rtlil.cc:3571:NotGate$5299
  wire $auto$rtlil.cc:3571:NotGate$5293
  wire $auto$rtlil.cc:3571:NotGate$5289
  wire $auto$rtlil.cc:3571:NotGate$5287
  cell $specify2 $auto$liberty.cc:754:execute$5322
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$5321
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$5320
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5312
    connect \Y $auto$rtlil.cc:3571:NotGate$5313
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5304
    connect \Y $auto$rtlil.cc:3571:NotGate$5305
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5298
    connect \Y $auto$rtlil.cc:3571:NotGate$5299
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5292
    connect \Y $auto$rtlil.cc:3571:NotGate$5293
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5288
    connect \Y $auto$rtlil.cc:3571:NotGate$5289
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5286
    connect \Y $auto$rtlil.cc:3571:NotGate$5287
    connect \A \A
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5318
    connect \Y $auto$rtlil.cc:3574:OrGate$5319
    connect \B $auto$rtlil.cc:3572:AndGate$5317
    connect \A $auto$rtlil.cc:3574:OrGate$5311
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5310
    connect \Y $auto$rtlil.cc:3574:OrGate$5311
    connect \B $auto$rtlil.cc:3572:AndGate$5309
    connect \A $auto$rtlil.cc:3574:OrGate$5303
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5302
    connect \Y $auto$rtlil.cc:3574:OrGate$5303
    connect \B $auto$rtlil.cc:3572:AndGate$5301
    connect \A $auto$rtlil.cc:3572:AndGate$5295
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5316
    connect \Y $auto$rtlil.cc:3572:AndGate$5317
    connect \B \C
    connect \A $auto$rtlil.cc:3572:AndGate$5315
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5314
    connect \Y $auto$rtlil.cc:3572:AndGate$5315
    connect \B \B
    connect \A $auto$rtlil.cc:3571:NotGate$5313
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5308
    connect \Y $auto$rtlil.cc:3572:AndGate$5309
    connect \B \C
    connect \A $auto$rtlil.cc:3572:AndGate$5307
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5306
    connect \Y $auto$rtlil.cc:3572:AndGate$5307
    connect \B $auto$rtlil.cc:3571:NotGate$5305
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5300
    connect \Y $auto$rtlil.cc:3572:AndGate$5301
    connect \B $auto$rtlil.cc:3571:NotGate$5299
    connect \A $auto$rtlil.cc:3572:AndGate$5297
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5296
    connect \Y $auto$rtlil.cc:3572:AndGate$5297
    connect \B \B
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5294
    connect \Y $auto$rtlil.cc:3572:AndGate$5295
    connect \B $auto$rtlil.cc:3571:NotGate$5293
    connect \A $auto$rtlil.cc:3572:AndGate$5291
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5290
    connect \Y $auto$rtlil.cc:3572:AndGate$5291
    connect \B $auto$rtlil.cc:3571:NotGate$5289
    connect \A $auto$rtlil.cc:3571:NotGate$5287
  end
  connect \X $auto$rtlil.cc:3574:OrGate$5319
end
attribute \whitebox 1
attribute \area "23.772800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__xnor3_2
  wire output 4 \X
  attribute \capacitance "0.0034750000"
  wire input 3 \C
  attribute \capacitance "0.0052800000"
  wire input 2 \B
  attribute \capacitance "0.0024400000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$5282
  wire $auto$rtlil.cc:3574:OrGate$5274
  wire $auto$rtlil.cc:3574:OrGate$5266
  wire $auto$rtlil.cc:3572:AndGate$5280
  wire $auto$rtlil.cc:3572:AndGate$5278
  wire $auto$rtlil.cc:3572:AndGate$5272
  wire $auto$rtlil.cc:3572:AndGate$5270
  wire $auto$rtlil.cc:3572:AndGate$5264
  wire $auto$rtlil.cc:3572:AndGate$5260
  wire $auto$rtlil.cc:3572:AndGate$5258
  wire $auto$rtlil.cc:3572:AndGate$5254
  wire $auto$rtlil.cc:3571:NotGate$5276
  wire $auto$rtlil.cc:3571:NotGate$5268
  wire $auto$rtlil.cc:3571:NotGate$5262
  wire $auto$rtlil.cc:3571:NotGate$5256
  wire $auto$rtlil.cc:3571:NotGate$5252
  wire $auto$rtlil.cc:3571:NotGate$5250
  cell $specify2 $auto$liberty.cc:754:execute$5285
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$5284
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$5283
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5275
    connect \Y $auto$rtlil.cc:3571:NotGate$5276
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5267
    connect \Y $auto$rtlil.cc:3571:NotGate$5268
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5261
    connect \Y $auto$rtlil.cc:3571:NotGate$5262
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5255
    connect \Y $auto$rtlil.cc:3571:NotGate$5256
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5251
    connect \Y $auto$rtlil.cc:3571:NotGate$5252
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5249
    connect \Y $auto$rtlil.cc:3571:NotGate$5250
    connect \A \A
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5281
    connect \Y $auto$rtlil.cc:3574:OrGate$5282
    connect \B $auto$rtlil.cc:3572:AndGate$5280
    connect \A $auto$rtlil.cc:3574:OrGate$5274
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5273
    connect \Y $auto$rtlil.cc:3574:OrGate$5274
    connect \B $auto$rtlil.cc:3572:AndGate$5272
    connect \A $auto$rtlil.cc:3574:OrGate$5266
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5265
    connect \Y $auto$rtlil.cc:3574:OrGate$5266
    connect \B $auto$rtlil.cc:3572:AndGate$5264
    connect \A $auto$rtlil.cc:3572:AndGate$5258
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5279
    connect \Y $auto$rtlil.cc:3572:AndGate$5280
    connect \B \C
    connect \A $auto$rtlil.cc:3572:AndGate$5278
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5277
    connect \Y $auto$rtlil.cc:3572:AndGate$5278
    connect \B \B
    connect \A $auto$rtlil.cc:3571:NotGate$5276
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5271
    connect \Y $auto$rtlil.cc:3572:AndGate$5272
    connect \B \C
    connect \A $auto$rtlil.cc:3572:AndGate$5270
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5269
    connect \Y $auto$rtlil.cc:3572:AndGate$5270
    connect \B $auto$rtlil.cc:3571:NotGate$5268
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5263
    connect \Y $auto$rtlil.cc:3572:AndGate$5264
    connect \B $auto$rtlil.cc:3571:NotGate$5262
    connect \A $auto$rtlil.cc:3572:AndGate$5260
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5259
    connect \Y $auto$rtlil.cc:3572:AndGate$5260
    connect \B \B
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5257
    connect \Y $auto$rtlil.cc:3572:AndGate$5258
    connect \B $auto$rtlil.cc:3571:NotGate$5256
    connect \A $auto$rtlil.cc:3572:AndGate$5254
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5253
    connect \Y $auto$rtlil.cc:3572:AndGate$5254
    connect \B $auto$rtlil.cc:3571:NotGate$5252
    connect \A $auto$rtlil.cc:3571:NotGate$5250
  end
  connect \X $auto$rtlil.cc:3574:OrGate$5282
end
attribute \whitebox 1
attribute \area "22.521600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__xnor3_1
  wire output 4 \X
  attribute \capacitance "0.0034800000"
  wire input 3 \C
  attribute \capacitance "0.0052840000"
  wire input 2 \B
  attribute \capacitance "0.0024440000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$5245
  wire $auto$rtlil.cc:3574:OrGate$5237
  wire $auto$rtlil.cc:3574:OrGate$5229
  wire $auto$rtlil.cc:3572:AndGate$5243
  wire $auto$rtlil.cc:3572:AndGate$5241
  wire $auto$rtlil.cc:3572:AndGate$5235
  wire $auto$rtlil.cc:3572:AndGate$5233
  wire $auto$rtlil.cc:3572:AndGate$5227
  wire $auto$rtlil.cc:3572:AndGate$5223
  wire $auto$rtlil.cc:3572:AndGate$5221
  wire $auto$rtlil.cc:3572:AndGate$5217
  wire $auto$rtlil.cc:3571:NotGate$5239
  wire $auto$rtlil.cc:3571:NotGate$5231
  wire $auto$rtlil.cc:3571:NotGate$5225
  wire $auto$rtlil.cc:3571:NotGate$5219
  wire $auto$rtlil.cc:3571:NotGate$5215
  wire $auto$rtlil.cc:3571:NotGate$5213
  cell $specify2 $auto$liberty.cc:754:execute$5248
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$5247
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$5246
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5238
    connect \Y $auto$rtlil.cc:3571:NotGate$5239
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5230
    connect \Y $auto$rtlil.cc:3571:NotGate$5231
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5224
    connect \Y $auto$rtlil.cc:3571:NotGate$5225
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5218
    connect \Y $auto$rtlil.cc:3571:NotGate$5219
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5214
    connect \Y $auto$rtlil.cc:3571:NotGate$5215
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5212
    connect \Y $auto$rtlil.cc:3571:NotGate$5213
    connect \A \A
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5244
    connect \Y $auto$rtlil.cc:3574:OrGate$5245
    connect \B $auto$rtlil.cc:3572:AndGate$5243
    connect \A $auto$rtlil.cc:3574:OrGate$5237
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5236
    connect \Y $auto$rtlil.cc:3574:OrGate$5237
    connect \B $auto$rtlil.cc:3572:AndGate$5235
    connect \A $auto$rtlil.cc:3574:OrGate$5229
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5228
    connect \Y $auto$rtlil.cc:3574:OrGate$5229
    connect \B $auto$rtlil.cc:3572:AndGate$5227
    connect \A $auto$rtlil.cc:3572:AndGate$5221
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5242
    connect \Y $auto$rtlil.cc:3572:AndGate$5243
    connect \B \C
    connect \A $auto$rtlil.cc:3572:AndGate$5241
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5240
    connect \Y $auto$rtlil.cc:3572:AndGate$5241
    connect \B \B
    connect \A $auto$rtlil.cc:3571:NotGate$5239
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5234
    connect \Y $auto$rtlil.cc:3572:AndGate$5235
    connect \B \C
    connect \A $auto$rtlil.cc:3572:AndGate$5233
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5232
    connect \Y $auto$rtlil.cc:3572:AndGate$5233
    connect \B $auto$rtlil.cc:3571:NotGate$5231
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5226
    connect \Y $auto$rtlil.cc:3572:AndGate$5227
    connect \B $auto$rtlil.cc:3571:NotGate$5225
    connect \A $auto$rtlil.cc:3572:AndGate$5223
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5222
    connect \Y $auto$rtlil.cc:3572:AndGate$5223
    connect \B \B
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5220
    connect \Y $auto$rtlil.cc:3572:AndGate$5221
    connect \B $auto$rtlil.cc:3571:NotGate$5219
    connect \A $auto$rtlil.cc:3572:AndGate$5217
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5216
    connect \Y $auto$rtlil.cc:3572:AndGate$5217
    connect \B $auto$rtlil.cc:3571:NotGate$5215
    connect \A $auto$rtlil.cc:3571:NotGate$5213
  end
  connect \X $auto$rtlil.cc:3574:OrGate$5245
end
attribute \whitebox 1
attribute \area "27.526400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__xnor2_4
  wire output 3 \Y
  attribute \capacitance "0.0159280000"
  wire input 2 \B
  attribute \capacitance "0.0167660000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$5209
  wire $auto$rtlil.cc:3572:AndGate$5207
  wire $auto$rtlil.cc:3572:AndGate$5205
  wire $auto$rtlil.cc:3571:NotGate$5203
  wire $auto$rtlil.cc:3571:NotGate$5201
  cell $specify2 $auto$liberty.cc:754:execute$5211
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$5210
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5202
    connect \Y $auto$rtlil.cc:3571:NotGate$5203
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5200
    connect \Y $auto$rtlil.cc:3571:NotGate$5201
    connect \A \A
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5208
    connect \Y $auto$rtlil.cc:3574:OrGate$5209
    connect \B $auto$rtlil.cc:3572:AndGate$5207
    connect \A $auto$rtlil.cc:3572:AndGate$5205
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5206
    connect \Y $auto$rtlil.cc:3572:AndGate$5207
    connect \B \B
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5204
    connect \Y $auto$rtlil.cc:3572:AndGate$5205
    connect \B $auto$rtlil.cc:3571:NotGate$5203
    connect \A $auto$rtlil.cc:3571:NotGate$5201
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$5209
end
attribute \whitebox 1
attribute \area "16.265600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__xnor2_2
  wire output 3 \Y
  attribute \capacitance "0.0082590000"
  wire input 2 \B
  attribute \capacitance "0.0086790000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$5197
  wire $auto$rtlil.cc:3572:AndGate$5195
  wire $auto$rtlil.cc:3572:AndGate$5193
  wire $auto$rtlil.cc:3571:NotGate$5191
  wire $auto$rtlil.cc:3571:NotGate$5189
  cell $specify2 $auto$liberty.cc:754:execute$5199
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$5198
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5190
    connect \Y $auto$rtlil.cc:3571:NotGate$5191
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5188
    connect \Y $auto$rtlil.cc:3571:NotGate$5189
    connect \A \A
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5196
    connect \Y $auto$rtlil.cc:3574:OrGate$5197
    connect \B $auto$rtlil.cc:3572:AndGate$5195
    connect \A $auto$rtlil.cc:3572:AndGate$5193
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5194
    connect \Y $auto$rtlil.cc:3572:AndGate$5195
    connect \B \B
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5192
    connect \Y $auto$rtlil.cc:3572:AndGate$5193
    connect \B $auto$rtlil.cc:3571:NotGate$5191
    connect \A $auto$rtlil.cc:3571:NotGate$5189
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$5197
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__xnor2_1
  wire output 3 \Y
  attribute \capacitance "0.0045620000"
  wire input 2 \B
  attribute \capacitance "0.0045080000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$5185
  wire $auto$rtlil.cc:3572:AndGate$5183
  wire $auto$rtlil.cc:3572:AndGate$5181
  wire $auto$rtlil.cc:3571:NotGate$5179
  wire $auto$rtlil.cc:3571:NotGate$5177
  cell $specify2 $auto$liberty.cc:754:execute$5187
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$5186
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5178
    connect \Y $auto$rtlil.cc:3571:NotGate$5179
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5176
    connect \Y $auto$rtlil.cc:3571:NotGate$5177
    connect \A \A
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5184
    connect \Y $auto$rtlil.cc:3574:OrGate$5185
    connect \B $auto$rtlil.cc:3572:AndGate$5183
    connect \A $auto$rtlil.cc:3572:AndGate$5181
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5182
    connect \Y $auto$rtlil.cc:3572:AndGate$5183
    connect \B \B
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5180
    connect \Y $auto$rtlil.cc:3572:AndGate$5181
    connect \B $auto$rtlil.cc:3571:NotGate$5179
    connect \A $auto$rtlil.cc:3571:NotGate$5177
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$5185
end
attribute \whitebox 1
attribute \area "40.038400000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__sedfxtp_4
  attribute \capacitance "0.0029420000"
  wire input 6 \SCE
  attribute \capacitance "0.0017260000"
  wire input 5 \SCD
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0032910000"
  wire input 4 \DE
  attribute \capacitance "0.0017660000"
  wire input 2 \D
  attribute \capacitance "0.0017740000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3574:OrGate$5173
  wire $auto$rtlil.cc:3574:OrGate$5169
  wire $auto$rtlil.cc:3572:AndGate$5171
  wire $auto$rtlil.cc:3572:AndGate$5167
  wire $auto$rtlil.cc:3572:AndGate$5163
  wire $auto$rtlil.cc:3572:AndGate$5159
  wire $auto$rtlil.cc:3572:AndGate$5155
  wire $auto$rtlil.cc:3571:NotGate$5165
  wire $auto$rtlil.cc:3571:NotGate$5161
  wire $auto$rtlil.cc:3571:NotGate$5157
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5164
    connect \Y $auto$rtlil.cc:3571:NotGate$5165
    connect \A \SCE
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5160
    connect \Y $auto$rtlil.cc:3571:NotGate$5161
    connect \A \DE
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5156
    connect \Y $auto$rtlil.cc:3571:NotGate$5157
    connect \A \SCE
  end
  cell $_DFF_P_ $auto$liberty.cc:255:create_ff$5175
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3574:OrGate$5173
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$5174
    connect \Y \IQ_N
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5172
    connect \Y $auto$rtlil.cc:3574:OrGate$5173
    connect \B $auto$rtlil.cc:3572:AndGate$5171
    connect \A $auto$rtlil.cc:3574:OrGate$5169
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5168
    connect \Y $auto$rtlil.cc:3574:OrGate$5169
    connect \B $auto$rtlil.cc:3572:AndGate$5167
    connect \A $auto$rtlil.cc:3572:AndGate$5159
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5170
    connect \Y $auto$rtlil.cc:3572:AndGate$5171
    connect \B \SCE
    connect \A \SCD
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5166
    connect \Y $auto$rtlil.cc:3572:AndGate$5167
    connect \B $auto$rtlil.cc:3571:NotGate$5165
    connect \A $auto$rtlil.cc:3572:AndGate$5163
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5162
    connect \Y $auto$rtlil.cc:3572:AndGate$5163
    connect \B $auto$rtlil.cc:3571:NotGate$5161
    connect \A \IQ
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5158
    connect \Y $auto$rtlil.cc:3572:AndGate$5159
    connect \B $auto$rtlil.cc:3571:NotGate$5157
    connect \A $auto$rtlil.cc:3572:AndGate$5155
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5154
    connect \Y $auto$rtlil.cc:3572:AndGate$5155
    connect \B \DE
    connect \A \D
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "37.536000000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__sedfxtp_2
  attribute \capacitance "0.0029600000"
  wire input 6 \SCE
  attribute \capacitance "0.0017260000"
  wire input 5 \SCD
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0032920000"
  wire input 4 \DE
  attribute \capacitance "0.0017650000"
  wire input 2 \D
  attribute \capacitance "0.0017680000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3574:OrGate$5151
  wire $auto$rtlil.cc:3574:OrGate$5147
  wire $auto$rtlil.cc:3572:AndGate$5149
  wire $auto$rtlil.cc:3572:AndGate$5145
  wire $auto$rtlil.cc:3572:AndGate$5141
  wire $auto$rtlil.cc:3572:AndGate$5137
  wire $auto$rtlil.cc:3572:AndGate$5133
  wire $auto$rtlil.cc:3571:NotGate$5143
  wire $auto$rtlil.cc:3571:NotGate$5139
  wire $auto$rtlil.cc:3571:NotGate$5135
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5142
    connect \Y $auto$rtlil.cc:3571:NotGate$5143
    connect \A \SCE
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5138
    connect \Y $auto$rtlil.cc:3571:NotGate$5139
    connect \A \DE
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5134
    connect \Y $auto$rtlil.cc:3571:NotGate$5135
    connect \A \SCE
  end
  cell $_DFF_P_ $auto$liberty.cc:255:create_ff$5153
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3574:OrGate$5151
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$5152
    connect \Y \IQ_N
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5150
    connect \Y $auto$rtlil.cc:3574:OrGate$5151
    connect \B $auto$rtlil.cc:3572:AndGate$5149
    connect \A $auto$rtlil.cc:3574:OrGate$5147
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5146
    connect \Y $auto$rtlil.cc:3574:OrGate$5147
    connect \B $auto$rtlil.cc:3572:AndGate$5145
    connect \A $auto$rtlil.cc:3572:AndGate$5137
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5148
    connect \Y $auto$rtlil.cc:3572:AndGate$5149
    connect \B \SCE
    connect \A \SCD
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5144
    connect \Y $auto$rtlil.cc:3572:AndGate$5145
    connect \B $auto$rtlil.cc:3571:NotGate$5143
    connect \A $auto$rtlil.cc:3572:AndGate$5141
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5140
    connect \Y $auto$rtlil.cc:3572:AndGate$5141
    connect \B $auto$rtlil.cc:3571:NotGate$5139
    connect \A \IQ
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5136
    connect \Y $auto$rtlil.cc:3572:AndGate$5137
    connect \B $auto$rtlil.cc:3571:NotGate$5135
    connect \A $auto$rtlil.cc:3572:AndGate$5133
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5132
    connect \Y $auto$rtlil.cc:3572:AndGate$5133
    connect \B \DE
    connect \A \D
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "36.284800000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__sedfxtp_1
  attribute \capacitance "0.0029610000"
  wire input 6 \SCE
  attribute \capacitance "0.0017270000"
  wire input 5 \SCD
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0032910000"
  wire input 4 \DE
  attribute \capacitance "0.0017660000"
  wire input 2 \D
  attribute \capacitance "0.0017670000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3574:OrGate$5129
  wire $auto$rtlil.cc:3574:OrGate$5125
  wire $auto$rtlil.cc:3572:AndGate$5127
  wire $auto$rtlil.cc:3572:AndGate$5123
  wire $auto$rtlil.cc:3572:AndGate$5119
  wire $auto$rtlil.cc:3572:AndGate$5115
  wire $auto$rtlil.cc:3572:AndGate$5111
  wire $auto$rtlil.cc:3571:NotGate$5121
  wire $auto$rtlil.cc:3571:NotGate$5117
  wire $auto$rtlil.cc:3571:NotGate$5113
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5120
    connect \Y $auto$rtlil.cc:3571:NotGate$5121
    connect \A \SCE
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5116
    connect \Y $auto$rtlil.cc:3571:NotGate$5117
    connect \A \DE
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5112
    connect \Y $auto$rtlil.cc:3571:NotGate$5113
    connect \A \SCE
  end
  cell $_DFF_P_ $auto$liberty.cc:255:create_ff$5131
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3574:OrGate$5129
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$5130
    connect \Y \IQ_N
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5128
    connect \Y $auto$rtlil.cc:3574:OrGate$5129
    connect \B $auto$rtlil.cc:3572:AndGate$5127
    connect \A $auto$rtlil.cc:3574:OrGate$5125
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5124
    connect \Y $auto$rtlil.cc:3574:OrGate$5125
    connect \B $auto$rtlil.cc:3572:AndGate$5123
    connect \A $auto$rtlil.cc:3572:AndGate$5115
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5126
    connect \Y $auto$rtlil.cc:3572:AndGate$5127
    connect \B \SCE
    connect \A \SCD
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5122
    connect \Y $auto$rtlil.cc:3572:AndGate$5123
    connect \B $auto$rtlil.cc:3571:NotGate$5121
    connect \A $auto$rtlil.cc:3572:AndGate$5119
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5118
    connect \Y $auto$rtlil.cc:3572:AndGate$5119
    connect \B $auto$rtlil.cc:3571:NotGate$5117
    connect \A \IQ
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5114
    connect \Y $auto$rtlil.cc:3572:AndGate$5115
    connect \B $auto$rtlil.cc:3571:NotGate$5113
    connect \A $auto$rtlil.cc:3572:AndGate$5111
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5110
    connect \Y $auto$rtlil.cc:3572:AndGate$5111
    connect \B \DE
    connect \A \D
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "41.289600000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__sedfxbp_2
  attribute \capacitance "0.0029540000"
  wire input 7 \SCE
  attribute \capacitance "0.0017260000"
  wire input 6 \SCD
  wire output 4 \Q_N
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0033020000"
  wire input 5 \DE
  attribute \capacitance "0.0017660000"
  wire input 2 \D
  attribute \capacitance "0.0017640000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3574:OrGate$5107
  wire $auto$rtlil.cc:3574:OrGate$5103
  wire $auto$rtlil.cc:3572:AndGate$5105
  wire $auto$rtlil.cc:3572:AndGate$5101
  wire $auto$rtlil.cc:3572:AndGate$5097
  wire $auto$rtlil.cc:3572:AndGate$5093
  wire $auto$rtlil.cc:3572:AndGate$5089
  wire $auto$rtlil.cc:3571:NotGate$5099
  wire $auto$rtlil.cc:3571:NotGate$5095
  wire $auto$rtlil.cc:3571:NotGate$5091
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5098
    connect \Y $auto$rtlil.cc:3571:NotGate$5099
    connect \A \SCE
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5094
    connect \Y $auto$rtlil.cc:3571:NotGate$5095
    connect \A \DE
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5090
    connect \Y $auto$rtlil.cc:3571:NotGate$5091
    connect \A \SCE
  end
  cell $_DFF_P_ $auto$liberty.cc:255:create_ff$5109
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3574:OrGate$5107
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$5108
    connect \Y \IQ_N
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5106
    connect \Y $auto$rtlil.cc:3574:OrGate$5107
    connect \B $auto$rtlil.cc:3572:AndGate$5105
    connect \A $auto$rtlil.cc:3574:OrGate$5103
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5102
    connect \Y $auto$rtlil.cc:3574:OrGate$5103
    connect \B $auto$rtlil.cc:3572:AndGate$5101
    connect \A $auto$rtlil.cc:3572:AndGate$5093
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5104
    connect \Y $auto$rtlil.cc:3572:AndGate$5105
    connect \B \SCE
    connect \A \SCD
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5100
    connect \Y $auto$rtlil.cc:3572:AndGate$5101
    connect \B $auto$rtlil.cc:3571:NotGate$5099
    connect \A $auto$rtlil.cc:3572:AndGate$5097
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5096
    connect \Y $auto$rtlil.cc:3572:AndGate$5097
    connect \B $auto$rtlil.cc:3571:NotGate$5095
    connect \A \IQ
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5092
    connect \Y $auto$rtlil.cc:3572:AndGate$5093
    connect \B $auto$rtlil.cc:3571:NotGate$5091
    connect \A $auto$rtlil.cc:3572:AndGate$5089
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5088
    connect \Y $auto$rtlil.cc:3572:AndGate$5089
    connect \B \DE
    connect \A \D
  end
  connect \Q \IQ
  connect \Q_N \IQ_N
end
attribute \whitebox 1
attribute \area "38.787200000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__sedfxbp_1
  attribute \capacitance "0.0029600000"
  wire input 7 \SCE
  attribute \capacitance "0.0017260000"
  wire input 6 \SCD
  wire output 4 \Q_N
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0033020000"
  wire input 5 \DE
  attribute \capacitance "0.0017660000"
  wire input 2 \D
  attribute \capacitance "0.0017580000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3574:OrGate$5085
  wire $auto$rtlil.cc:3574:OrGate$5081
  wire $auto$rtlil.cc:3572:AndGate$5083
  wire $auto$rtlil.cc:3572:AndGate$5079
  wire $auto$rtlil.cc:3572:AndGate$5075
  wire $auto$rtlil.cc:3572:AndGate$5071
  wire $auto$rtlil.cc:3572:AndGate$5067
  wire $auto$rtlil.cc:3571:NotGate$5077
  wire $auto$rtlil.cc:3571:NotGate$5073
  wire $auto$rtlil.cc:3571:NotGate$5069
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5076
    connect \Y $auto$rtlil.cc:3571:NotGate$5077
    connect \A \SCE
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5072
    connect \Y $auto$rtlil.cc:3571:NotGate$5073
    connect \A \DE
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5068
    connect \Y $auto$rtlil.cc:3571:NotGate$5069
    connect \A \SCE
  end
  cell $_DFF_P_ $auto$liberty.cc:255:create_ff$5087
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3574:OrGate$5085
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$5086
    connect \Y \IQ_N
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5084
    connect \Y $auto$rtlil.cc:3574:OrGate$5085
    connect \B $auto$rtlil.cc:3572:AndGate$5083
    connect \A $auto$rtlil.cc:3574:OrGate$5081
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5080
    connect \Y $auto$rtlil.cc:3574:OrGate$5081
    connect \B $auto$rtlil.cc:3572:AndGate$5079
    connect \A $auto$rtlil.cc:3572:AndGate$5071
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5082
    connect \Y $auto$rtlil.cc:3572:AndGate$5083
    connect \B \SCE
    connect \A \SCD
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5078
    connect \Y $auto$rtlil.cc:3572:AndGate$5079
    connect \B $auto$rtlil.cc:3571:NotGate$5077
    connect \A $auto$rtlil.cc:3572:AndGate$5075
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5074
    connect \Y $auto$rtlil.cc:3572:AndGate$5075
    connect \B $auto$rtlil.cc:3571:NotGate$5073
    connect \A \IQ
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5070
    connect \Y $auto$rtlil.cc:3572:AndGate$5071
    connect \B $auto$rtlil.cc:3571:NotGate$5069
    connect \A $auto$rtlil.cc:3572:AndGate$5067
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5066
    connect \Y $auto$rtlil.cc:3572:AndGate$5067
    connect \B \DE
    connect \A \D
  end
  connect \Q \IQ
  connect \Q_N \IQ_N
end
attribute \blackbox 1
attribute \area "22.521600000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__sdlclkp_4
  attribute \capacitance "0.0018340000"
  wire input 4 \SCE
  wire output 3 \GCLK
  attribute \capacitance "0.0019350000"
  wire input 2 \GATE
  attribute \capacitance "0.0042780000"
  wire input 1 \CLK
end
attribute \blackbox 1
attribute \area "20.019200000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__sdlclkp_2
  attribute \capacitance "0.0018270000"
  wire input 4 \SCE
  wire output 3 \GCLK
  attribute \capacitance "0.0019120000"
  wire input 2 \GATE
  attribute \capacitance "0.0036390000"
  wire input 1 \CLK
end
attribute \blackbox 1
attribute \area "18.768000000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__sdlclkp_1
  attribute \capacitance "0.0018290000"
  wire input 4 \SCE
  wire output 3 \GCLK
  attribute \capacitance "0.0018960000"
  wire input 2 \GATE
  attribute \capacitance "0.0036450000"
  wire input 1 \CLK
end
attribute \whitebox 1
attribute \area "30.028800000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__sdfxtp_4
  attribute \capacitance "0.0033760000"
  wire input 5 \SCE
  attribute \capacitance "0.0018160000"
  wire input 4 \SCD
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0016930000"
  wire input 2 \D
  attribute \capacitance "0.0017750000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3574:OrGate$5063
  wire $auto$rtlil.cc:3572:AndGate$5061
  wire $auto$rtlil.cc:3572:AndGate$5059
  wire $auto$rtlil.cc:3571:NotGate$5057
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5056
    connect \Y $auto$rtlil.cc:3571:NotGate$5057
    connect \A \SCE
  end
  cell $_DFF_P_ $auto$liberty.cc:255:create_ff$5065
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3574:OrGate$5063
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$5064
    connect \Y \IQ_N
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5062
    connect \Y $auto$rtlil.cc:3574:OrGate$5063
    connect \B $auto$rtlil.cc:3572:AndGate$5061
    connect \A $auto$rtlil.cc:3572:AndGate$5059
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5060
    connect \Y $auto$rtlil.cc:3572:AndGate$5061
    connect \B \SCE
    connect \A \SCD
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5058
    connect \Y $auto$rtlil.cc:3572:AndGate$5059
    connect \B $auto$rtlil.cc:3571:NotGate$5057
    connect \A \D
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "27.526400000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__sdfxtp_2
  attribute \capacitance "0.0033690000"
  wire input 5 \SCE
  attribute \capacitance "0.0018140000"
  wire input 4 \SCD
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0016920000"
  wire input 2 \D
  attribute \capacitance "0.0017840000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3574:OrGate$5053
  wire $auto$rtlil.cc:3572:AndGate$5051
  wire $auto$rtlil.cc:3572:AndGate$5049
  wire $auto$rtlil.cc:3571:NotGate$5047
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5046
    connect \Y $auto$rtlil.cc:3571:NotGate$5047
    connect \A \SCE
  end
  cell $_DFF_P_ $auto$liberty.cc:255:create_ff$5055
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3574:OrGate$5053
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$5054
    connect \Y \IQ_N
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5052
    connect \Y $auto$rtlil.cc:3574:OrGate$5053
    connect \B $auto$rtlil.cc:3572:AndGate$5051
    connect \A $auto$rtlil.cc:3572:AndGate$5049
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5050
    connect \Y $auto$rtlil.cc:3572:AndGate$5051
    connect \B \SCE
    connect \A \SCD
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5048
    connect \Y $auto$rtlil.cc:3572:AndGate$5049
    connect \B $auto$rtlil.cc:3571:NotGate$5047
    connect \A \D
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "26.275200000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__sdfxtp_1
  attribute \capacitance "0.0033870000"
  wire input 5 \SCE
  attribute \capacitance "0.0018110000"
  wire input 4 \SCD
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0016960000"
  wire input 2 \D
  attribute \capacitance "0.0017760000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3574:OrGate$5043
  wire $auto$rtlil.cc:3572:AndGate$5041
  wire $auto$rtlil.cc:3572:AndGate$5039
  wire $auto$rtlil.cc:3571:NotGate$5037
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5036
    connect \Y $auto$rtlil.cc:3571:NotGate$5037
    connect \A \SCE
  end
  cell $_DFF_P_ $auto$liberty.cc:255:create_ff$5045
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3574:OrGate$5043
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$5044
    connect \Y \IQ_N
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5042
    connect \Y $auto$rtlil.cc:3574:OrGate$5043
    connect \B $auto$rtlil.cc:3572:AndGate$5041
    connect \A $auto$rtlil.cc:3572:AndGate$5039
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5040
    connect \Y $auto$rtlil.cc:3572:AndGate$5041
    connect \B \SCE
    connect \A \SCD
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5038
    connect \Y $auto$rtlil.cc:3572:AndGate$5039
    connect \B $auto$rtlil.cc:3571:NotGate$5037
    connect \A \D
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "32.531200000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__sdfxbp_2
  attribute \capacitance "0.0033670000"
  wire input 6 \SCE
  attribute \capacitance "0.0018240000"
  wire input 5 \SCD
  wire output 4 \Q_N
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0016930000"
  wire input 2 \D
  attribute \capacitance "0.0017850000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3574:OrGate$5033
  wire $auto$rtlil.cc:3572:AndGate$5031
  wire $auto$rtlil.cc:3572:AndGate$5029
  wire $auto$rtlil.cc:3571:NotGate$5027
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5026
    connect \Y $auto$rtlil.cc:3571:NotGate$5027
    connect \A \SCE
  end
  cell $_DFF_P_ $auto$liberty.cc:255:create_ff$5035
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3574:OrGate$5033
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$5034
    connect \Y \IQ_N
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5032
    connect \Y $auto$rtlil.cc:3574:OrGate$5033
    connect \B $auto$rtlil.cc:3572:AndGate$5031
    connect \A $auto$rtlil.cc:3572:AndGate$5029
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5030
    connect \Y $auto$rtlil.cc:3572:AndGate$5031
    connect \B \SCE
    connect \A \SCD
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5028
    connect \Y $auto$rtlil.cc:3572:AndGate$5029
    connect \B $auto$rtlil.cc:3571:NotGate$5027
    connect \A \D
  end
  connect \Q \IQ
  connect \Q_N \IQ_N
end
attribute \whitebox 1
attribute \area "30.028800000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__sdfxbp_1
  attribute \capacitance "0.0033610000"
  wire input 6 \SCE
  attribute \capacitance "0.0018150000"
  wire input 5 \SCD
  wire output 4 \Q_N
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0016980000"
  wire input 2 \D
  attribute \capacitance "0.0017840000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3574:OrGate$5023
  wire $auto$rtlil.cc:3572:AndGate$5021
  wire $auto$rtlil.cc:3572:AndGate$5019
  wire $auto$rtlil.cc:3571:NotGate$5017
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5016
    connect \Y $auto$rtlil.cc:3571:NotGate$5017
    connect \A \SCE
  end
  cell $_DFF_P_ $auto$liberty.cc:255:create_ff$5025
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3574:OrGate$5023
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$5024
    connect \Y \IQ_N
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5022
    connect \Y $auto$rtlil.cc:3574:OrGate$5023
    connect \B $auto$rtlil.cc:3572:AndGate$5021
    connect \A $auto$rtlil.cc:3572:AndGate$5019
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5020
    connect \Y $auto$rtlil.cc:3572:AndGate$5021
    connect \B \SCE
    connect \A \SCD
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5018
    connect \Y $auto$rtlil.cc:3572:AndGate$5019
    connect \B $auto$rtlil.cc:3571:NotGate$5017
    connect \A \D
  end
  connect \Q \IQ
  connect \Q_N \IQ_N
end
attribute \whitebox 1
attribute \area "37.536000000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__sdfstp_4
  attribute \capacitance "0.0033200000"
  wire input 4 \SET_B
  attribute \capacitance "0.0035400000"
  wire input 6 \SCE
  attribute \capacitance "0.0017320000"
  wire input 5 \SCD
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0018710000"
  wire input 2 \D
  attribute \capacitance "0.0019500000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3574:OrGate$5011
  wire $auto$rtlil.cc:3572:AndGate$5009
  wire $auto$rtlil.cc:3572:AndGate$5007
  wire $auto$rtlil.cc:3571:NotGate$5013
  wire $auto$rtlil.cc:3571:NotGate$5005
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5012
    connect \Y $auto$rtlil.cc:3571:NotGate$5013
    connect \A \SET_B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5004
    connect \Y $auto$rtlil.cc:3571:NotGate$5005
    connect \A \SCE
  end
  cell $_DFF_PN1_ $auto$liberty.cc:255:create_ff$5015
    connect \R \SET_B
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3574:OrGate$5011
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$5014
    connect \Y \IQ_N
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5010
    connect \Y $auto$rtlil.cc:3574:OrGate$5011
    connect \B $auto$rtlil.cc:3572:AndGate$5009
    connect \A $auto$rtlil.cc:3572:AndGate$5007
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5008
    connect \Y $auto$rtlil.cc:3572:AndGate$5009
    connect \B \SCE
    connect \A \SCD
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5006
    connect \Y $auto$rtlil.cc:3572:AndGate$5007
    connect \B $auto$rtlil.cc:3571:NotGate$5005
    connect \A \D
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "35.033600000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__sdfstp_2
  attribute \capacitance "0.0033190000"
  wire input 4 \SET_B
  attribute \capacitance "0.0035400000"
  wire input 6 \SCE
  attribute \capacitance "0.0017320000"
  wire input 5 \SCD
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0018710000"
  wire input 2 \D
  attribute \capacitance "0.0019580000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3574:OrGate$4999
  wire $auto$rtlil.cc:3572:AndGate$4997
  wire $auto$rtlil.cc:3572:AndGate$4995
  wire $auto$rtlil.cc:3571:NotGate$5001
  wire $auto$rtlil.cc:3571:NotGate$4993
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$5000
    connect \Y $auto$rtlil.cc:3571:NotGate$5001
    connect \A \SET_B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4992
    connect \Y $auto$rtlil.cc:3571:NotGate$4993
    connect \A \SCE
  end
  cell $_DFF_PN1_ $auto$liberty.cc:255:create_ff$5003
    connect \R \SET_B
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3574:OrGate$4999
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$5002
    connect \Y \IQ_N
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4998
    connect \Y $auto$rtlil.cc:3574:OrGate$4999
    connect \B $auto$rtlil.cc:3572:AndGate$4997
    connect \A $auto$rtlil.cc:3572:AndGate$4995
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4996
    connect \Y $auto$rtlil.cc:3572:AndGate$4997
    connect \B \SCE
    connect \A \SCD
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4994
    connect \Y $auto$rtlil.cc:3572:AndGate$4995
    connect \B $auto$rtlil.cc:3571:NotGate$4993
    connect \A \D
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "33.782400000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__sdfstp_1
  attribute \capacitance "0.0033190000"
  wire input 4 \SET_B
  attribute \capacitance "0.0035400000"
  wire input 6 \SCE
  attribute \capacitance "0.0017320000"
  wire input 5 \SCD
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0018710000"
  wire input 2 \D
  attribute \capacitance "0.0019500000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3574:OrGate$4987
  wire $auto$rtlil.cc:3572:AndGate$4985
  wire $auto$rtlil.cc:3572:AndGate$4983
  wire $auto$rtlil.cc:3571:NotGate$4989
  wire $auto$rtlil.cc:3571:NotGate$4981
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4988
    connect \Y $auto$rtlil.cc:3571:NotGate$4989
    connect \A \SET_B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4980
    connect \Y $auto$rtlil.cc:3571:NotGate$4981
    connect \A \SCE
  end
  cell $_DFF_PN1_ $auto$liberty.cc:255:create_ff$4991
    connect \R \SET_B
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3574:OrGate$4987
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$4990
    connect \Y \IQ_N
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4986
    connect \Y $auto$rtlil.cc:3574:OrGate$4987
    connect \B $auto$rtlil.cc:3572:AndGate$4985
    connect \A $auto$rtlil.cc:3572:AndGate$4983
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4984
    connect \Y $auto$rtlil.cc:3572:AndGate$4985
    connect \B \SCE
    connect \A \SCD
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4982
    connect \Y $auto$rtlil.cc:3572:AndGate$4983
    connect \B $auto$rtlil.cc:3571:NotGate$4981
    connect \A \D
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "38.787200000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__sdfsbp_2
  attribute \capacitance "0.0033290000"
  wire input 5 \SET_B
  attribute \capacitance "0.0035350000"
  wire input 7 \SCE
  attribute \capacitance "0.0017310000"
  wire input 6 \SCD
  wire output 4 \Q_N
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0018570000"
  wire input 2 \D
  attribute \capacitance "0.0019810000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3574:OrGate$4975
  wire $auto$rtlil.cc:3572:AndGate$4973
  wire $auto$rtlil.cc:3572:AndGate$4971
  wire $auto$rtlil.cc:3571:NotGate$4977
  wire $auto$rtlil.cc:3571:NotGate$4969
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4976
    connect \Y $auto$rtlil.cc:3571:NotGate$4977
    connect \A \SET_B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4968
    connect \Y $auto$rtlil.cc:3571:NotGate$4969
    connect \A \SCE
  end
  cell $_DFF_PN1_ $auto$liberty.cc:255:create_ff$4979
    connect \R \SET_B
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3574:OrGate$4975
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$4978
    connect \Y \IQ_N
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4974
    connect \Y $auto$rtlil.cc:3574:OrGate$4975
    connect \B $auto$rtlil.cc:3572:AndGate$4973
    connect \A $auto$rtlil.cc:3572:AndGate$4971
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4972
    connect \Y $auto$rtlil.cc:3572:AndGate$4973
    connect \B \SCE
    connect \A \SCD
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4970
    connect \Y $auto$rtlil.cc:3572:AndGate$4971
    connect \B $auto$rtlil.cc:3571:NotGate$4969
    connect \A \D
  end
  connect \Q \IQ
  connect \Q_N \IQ_N
end
attribute \whitebox 1
attribute \area "36.284800000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__sdfsbp_1
  attribute \capacitance "0.0033440000"
  wire input 5 \SET_B
  attribute \capacitance "0.0035260000"
  wire input 7 \SCE
  attribute \capacitance "0.0017350000"
  wire input 6 \SCD
  wire output 4 \Q_N
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0018640000"
  wire input 2 \D
  attribute \capacitance "0.0019500000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3574:OrGate$4963
  wire $auto$rtlil.cc:3572:AndGate$4961
  wire $auto$rtlil.cc:3572:AndGate$4959
  wire $auto$rtlil.cc:3571:NotGate$4965
  wire $auto$rtlil.cc:3571:NotGate$4957
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4964
    connect \Y $auto$rtlil.cc:3571:NotGate$4965
    connect \A \SET_B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4956
    connect \Y $auto$rtlil.cc:3571:NotGate$4957
    connect \A \SCE
  end
  cell $_DFF_PN1_ $auto$liberty.cc:255:create_ff$4967
    connect \R \SET_B
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3574:OrGate$4963
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$4966
    connect \Y \IQ_N
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4962
    connect \Y $auto$rtlil.cc:3574:OrGate$4963
    connect \B $auto$rtlil.cc:3572:AndGate$4961
    connect \A $auto$rtlil.cc:3572:AndGate$4959
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4960
    connect \Y $auto$rtlil.cc:3572:AndGate$4961
    connect \B \SCE
    connect \A \SCD
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4958
    connect \Y $auto$rtlil.cc:3572:AndGate$4959
    connect \B $auto$rtlil.cc:3571:NotGate$4957
    connect \A \D
  end
  connect \Q \IQ
  connect \Q_N \IQ_N
end
attribute \whitebox 1
attribute \area "35.033600000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__sdfrtp_4
  attribute \capacitance "0.0036860000"
  wire input 6 \SCE
  attribute \capacitance "0.0018710000"
  wire input 5 \SCD
  attribute \capacitance "0.0035230000"
  wire input 4 \RESET_B
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0016140000"
  wire input 2 \D
  attribute \capacitance "0.0024390000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3574:OrGate$4953
  wire $auto$rtlil.cc:3572:AndGate$4951
  wire $auto$rtlil.cc:3572:AndGate$4949
  wire $auto$rtlil.cc:3571:NotGate$4947
  wire $auto$rtlil.cc:3571:NotGate$4945
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4946
    connect \Y $auto$rtlil.cc:3571:NotGate$4947
    connect \A \SCE
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4944
    connect \Y $auto$rtlil.cc:3571:NotGate$4945
    connect \A \RESET_B
  end
  cell $_DFF_PN0_ $auto$liberty.cc:255:create_ff$4955
    connect \R \RESET_B
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3574:OrGate$4953
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$4954
    connect \Y \IQ_N
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4952
    connect \Y $auto$rtlil.cc:3574:OrGate$4953
    connect \B $auto$rtlil.cc:3572:AndGate$4951
    connect \A $auto$rtlil.cc:3572:AndGate$4949
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4950
    connect \Y $auto$rtlil.cc:3572:AndGate$4951
    connect \B \SCE
    connect \A \SCD
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4948
    connect \Y $auto$rtlil.cc:3572:AndGate$4949
    connect \B $auto$rtlil.cc:3571:NotGate$4947
    connect \A \D
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "32.531200000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__sdfrtp_2
  attribute \capacitance "0.0036860000"
  wire input 6 \SCE
  attribute \capacitance "0.0018710000"
  wire input 5 \SCD
  attribute \capacitance "0.0035310000"
  wire input 4 \RESET_B
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0016140000"
  wire input 2 \D
  attribute \capacitance "0.0024370000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3574:OrGate$4941
  wire $auto$rtlil.cc:3572:AndGate$4939
  wire $auto$rtlil.cc:3572:AndGate$4937
  wire $auto$rtlil.cc:3571:NotGate$4935
  wire $auto$rtlil.cc:3571:NotGate$4933
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4934
    connect \Y $auto$rtlil.cc:3571:NotGate$4935
    connect \A \SCE
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4932
    connect \Y $auto$rtlil.cc:3571:NotGate$4933
    connect \A \RESET_B
  end
  cell $_DFF_PN0_ $auto$liberty.cc:255:create_ff$4943
    connect \R \RESET_B
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3574:OrGate$4941
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$4942
    connect \Y \IQ_N
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4940
    connect \Y $auto$rtlil.cc:3574:OrGate$4941
    connect \B $auto$rtlil.cc:3572:AndGate$4939
    connect \A $auto$rtlil.cc:3572:AndGate$4937
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4938
    connect \Y $auto$rtlil.cc:3572:AndGate$4939
    connect \B \SCE
    connect \A \SCD
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4936
    connect \Y $auto$rtlil.cc:3572:AndGate$4937
    connect \B $auto$rtlil.cc:3571:NotGate$4935
    connect \A \D
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "31.280000000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__sdfrtp_1
  attribute \capacitance "0.0036860000"
  wire input 6 \SCE
  attribute \capacitance "0.0018710000"
  wire input 5 \SCD
  attribute \capacitance "0.0035390000"
  wire input 4 \RESET_B
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0016140000"
  wire input 2 \D
  attribute \capacitance "0.0024400000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3574:OrGate$4929
  wire $auto$rtlil.cc:3572:AndGate$4927
  wire $auto$rtlil.cc:3572:AndGate$4925
  wire $auto$rtlil.cc:3571:NotGate$4923
  wire $auto$rtlil.cc:3571:NotGate$4921
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4922
    connect \Y $auto$rtlil.cc:3571:NotGate$4923
    connect \A \SCE
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4920
    connect \Y $auto$rtlil.cc:3571:NotGate$4921
    connect \A \RESET_B
  end
  cell $_DFF_PN0_ $auto$liberty.cc:255:create_ff$4931
    connect \R \RESET_B
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3574:OrGate$4929
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$4930
    connect \Y \IQ_N
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4928
    connect \Y $auto$rtlil.cc:3574:OrGate$4929
    connect \B $auto$rtlil.cc:3572:AndGate$4927
    connect \A $auto$rtlil.cc:3572:AndGate$4925
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4926
    connect \Y $auto$rtlil.cc:3572:AndGate$4927
    connect \B \SCE
    connect \A \SCD
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4924
    connect \Y $auto$rtlil.cc:3572:AndGate$4925
    connect \B $auto$rtlil.cc:3571:NotGate$4923
    connect \A \D
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "31.280000000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__sdfrtn_1
  attribute \capacitance "0.0036840000"
  wire input 6 \SCE
  attribute \capacitance "0.0018710000"
  wire input 5 \SCD
  attribute \capacitance "0.0035030000"
  wire input 4 \RESET_B
  wire output 2 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0016130000"
  wire input 1 \D
  attribute \capacitance "0.0024530000"
  wire input 3 \CLK_N
  wire $auto$rtlil.cc:3574:OrGate$4917
  wire $auto$rtlil.cc:3572:AndGate$4915
  wire $auto$rtlil.cc:3572:AndGate$4913
  wire $auto$rtlil.cc:3571:NotGate$4911
  wire $auto$rtlil.cc:3571:NotGate$4909
  wire $auto$rtlil.cc:3571:NotGate$4907
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4910
    connect \Y $auto$rtlil.cc:3571:NotGate$4911
    connect \A \SCE
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4908
    connect \Y $auto$rtlil.cc:3571:NotGate$4909
    connect \A \CLK_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4906
    connect \Y $auto$rtlil.cc:3571:NotGate$4907
    connect \A \RESET_B
  end
  cell $_DFF_NN0_ $auto$liberty.cc:255:create_ff$4919
    connect \R \RESET_B
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3574:OrGate$4917
    connect \C \CLK_N
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$4918
    connect \Y \IQ_N
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4916
    connect \Y $auto$rtlil.cc:3574:OrGate$4917
    connect \B $auto$rtlil.cc:3572:AndGate$4915
    connect \A $auto$rtlil.cc:3572:AndGate$4913
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4914
    connect \Y $auto$rtlil.cc:3572:AndGate$4915
    connect \B \SCE
    connect \A \SCD
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4912
    connect \Y $auto$rtlil.cc:3572:AndGate$4913
    connect \B $auto$rtlil.cc:3571:NotGate$4911
    connect \A \D
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "36.284800000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__sdfrbp_2
  attribute \capacitance "0.0036860000"
  wire input 7 \SCE
  attribute \capacitance "0.0018710000"
  wire input 6 \SCD
  attribute \capacitance "0.0035140000"
  wire input 5 \RESET_B
  wire output 4 \Q_N
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0016140000"
  wire input 2 \D
  attribute \capacitance "0.0024460000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3574:OrGate$4903
  wire $auto$rtlil.cc:3572:AndGate$4901
  wire $auto$rtlil.cc:3572:AndGate$4899
  wire $auto$rtlil.cc:3571:NotGate$4897
  wire $auto$rtlil.cc:3571:NotGate$4895
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4896
    connect \Y $auto$rtlil.cc:3571:NotGate$4897
    connect \A \SCE
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4894
    connect \Y $auto$rtlil.cc:3571:NotGate$4895
    connect \A \RESET_B
  end
  cell $_DFF_PN0_ $auto$liberty.cc:255:create_ff$4905
    connect \R \RESET_B
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3574:OrGate$4903
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$4904
    connect \Y \IQ_N
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4902
    connect \Y $auto$rtlil.cc:3574:OrGate$4903
    connect \B $auto$rtlil.cc:3572:AndGate$4901
    connect \A $auto$rtlil.cc:3572:AndGate$4899
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4900
    connect \Y $auto$rtlil.cc:3572:AndGate$4901
    connect \B \SCE
    connect \A \SCD
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4898
    connect \Y $auto$rtlil.cc:3572:AndGate$4899
    connect \B $auto$rtlil.cc:3571:NotGate$4897
    connect \A \D
  end
  connect \Q \IQ
  connect \Q_N \IQ_N
end
attribute \whitebox 1
attribute \area "35.033600000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__sdfrbp_1
  attribute \capacitance "0.0036860000"
  wire input 7 \SCE
  attribute \capacitance "0.0018710000"
  wire input 6 \SCD
  attribute \capacitance "0.0035110000"
  wire input 5 \RESET_B
  wire output 4 \Q_N
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0016140000"
  wire input 2 \D
  attribute \capacitance "0.0024510000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3574:OrGate$4891
  wire $auto$rtlil.cc:3572:AndGate$4889
  wire $auto$rtlil.cc:3572:AndGate$4887
  wire $auto$rtlil.cc:3571:NotGate$4885
  wire $auto$rtlil.cc:3571:NotGate$4883
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4884
    connect \Y $auto$rtlil.cc:3571:NotGate$4885
    connect \A \SCE
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4882
    connect \Y $auto$rtlil.cc:3571:NotGate$4883
    connect \A \RESET_B
  end
  cell $_DFF_PN0_ $auto$liberty.cc:255:create_ff$4893
    connect \R \RESET_B
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3574:OrGate$4891
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$4892
    connect \Y \IQ_N
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4890
    connect \Y $auto$rtlil.cc:3574:OrGate$4891
    connect \B $auto$rtlil.cc:3572:AndGate$4889
    connect \A $auto$rtlil.cc:3572:AndGate$4887
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4888
    connect \Y $auto$rtlil.cc:3572:AndGate$4889
    connect \B \SCE
    connect \A \SCD
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4886
    connect \Y $auto$rtlil.cc:3572:AndGate$4887
    connect \B $auto$rtlil.cc:3571:NotGate$4885
    connect \A \D
  end
  connect \Q \IQ
  connect \Q_N \IQ_N
end
attribute \whitebox 1
attribute \area "38.787200000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__sdfbbp_1
  attribute \capacitance "0.0034300000"
  wire input 6 \SET_B
  attribute \capacitance "0.0026210000"
  wire input 8 \SCE
  attribute \capacitance "0.0017440000"
  wire input 7 \SCD
  attribute \capacitance "0.0016390000"
  wire input 5 \RESET_B
  wire output 4 \Q_N
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0015420000"
  wire input 2 \D
  attribute \capacitance "0.0017630000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3574:OrGate$4877
  wire $auto$rtlil.cc:3572:AndGate$4875
  wire $auto$rtlil.cc:3572:AndGate$4873
  wire $auto$rtlil.cc:3571:NotGate$4879
  wire $auto$rtlil.cc:3571:NotGate$4871
  wire $auto$rtlil.cc:3571:NotGate$4869
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4878
    connect \Y $auto$rtlil.cc:3571:NotGate$4879
    connect \A \SET_B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4870
    connect \Y $auto$rtlil.cc:3571:NotGate$4871
    connect \A \SCE
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4868
    connect \Y $auto$rtlil.cc:3571:NotGate$4869
    connect \A \RESET_B
  end
  cell $_DFFSR_PNN_ $auto$liberty.cc:255:create_ff$4881
    connect \S \SET_B
    connect \R \RESET_B
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3574:OrGate$4877
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$4880
    connect \Y \IQ_N
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4876
    connect \Y $auto$rtlil.cc:3574:OrGate$4877
    connect \B $auto$rtlil.cc:3572:AndGate$4875
    connect \A $auto$rtlil.cc:3572:AndGate$4873
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4874
    connect \Y $auto$rtlil.cc:3572:AndGate$4875
    connect \B \SCE
    connect \A \SCD
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4872
    connect \Y $auto$rtlil.cc:3572:AndGate$4873
    connect \B $auto$rtlil.cc:3571:NotGate$4871
    connect \A \D
  end
  connect \Q \IQ
  connect \Q_N \IQ_N
end
attribute \whitebox 1
attribute \area "41.289600000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__sdfbbn_2
  attribute \capacitance "0.0034250000"
  wire input 6 \SET_B
  attribute \capacitance "0.0026180000"
  wire input 8 \SCE
  attribute \capacitance "0.0017590000"
  wire input 7 \SCD
  attribute \capacitance "0.0016250000"
  wire input 5 \RESET_B
  wire output 4 \Q_N
  wire output 2 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0015420000"
  wire input 1 \D
  attribute \capacitance "0.0017700000"
  wire input 3 \CLK_N
  wire $auto$rtlil.cc:3574:OrGate$4863
  wire $auto$rtlil.cc:3572:AndGate$4861
  wire $auto$rtlil.cc:3572:AndGate$4859
  wire $auto$rtlil.cc:3571:NotGate$4865
  wire $auto$rtlil.cc:3571:NotGate$4857
  wire $auto$rtlil.cc:3571:NotGate$4855
  wire $auto$rtlil.cc:3571:NotGate$4853
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4864
    connect \Y $auto$rtlil.cc:3571:NotGate$4865
    connect \A \SET_B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4856
    connect \Y $auto$rtlil.cc:3571:NotGate$4857
    connect \A \SCE
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4854
    connect \Y $auto$rtlil.cc:3571:NotGate$4855
    connect \A \CLK_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4852
    connect \Y $auto$rtlil.cc:3571:NotGate$4853
    connect \A \RESET_B
  end
  cell $_DFFSR_NNN_ $auto$liberty.cc:255:create_ff$4867
    connect \S \SET_B
    connect \R \RESET_B
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3574:OrGate$4863
    connect \C \CLK_N
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$4866
    connect \Y \IQ_N
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4862
    connect \Y $auto$rtlil.cc:3574:OrGate$4863
    connect \B $auto$rtlil.cc:3572:AndGate$4861
    connect \A $auto$rtlil.cc:3572:AndGate$4859
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4860
    connect \Y $auto$rtlil.cc:3572:AndGate$4861
    connect \B \SCE
    connect \A \SCD
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4858
    connect \Y $auto$rtlil.cc:3572:AndGate$4859
    connect \B $auto$rtlil.cc:3571:NotGate$4857
    connect \A \D
  end
  connect \Q \IQ
  connect \Q_N \IQ_N
end
attribute \whitebox 1
attribute \area "38.787200000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__sdfbbn_1
  attribute \capacitance "0.0034340000"
  wire input 6 \SET_B
  attribute \capacitance "0.0026290000"
  wire input 8 \SCE
  attribute \capacitance "0.0017630000"
  wire input 7 \SCD
  attribute \capacitance "0.0016200000"
  wire input 5 \RESET_B
  wire output 4 \Q_N
  wire output 2 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0015380000"
  wire input 1 \D
  attribute \capacitance "0.0017800000"
  wire input 3 \CLK_N
  wire $auto$rtlil.cc:3574:OrGate$4847
  wire $auto$rtlil.cc:3572:AndGate$4845
  wire $auto$rtlil.cc:3572:AndGate$4843
  wire $auto$rtlil.cc:3571:NotGate$4849
  wire $auto$rtlil.cc:3571:NotGate$4841
  wire $auto$rtlil.cc:3571:NotGate$4839
  wire $auto$rtlil.cc:3571:NotGate$4837
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4848
    connect \Y $auto$rtlil.cc:3571:NotGate$4849
    connect \A \SET_B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4840
    connect \Y $auto$rtlil.cc:3571:NotGate$4841
    connect \A \SCE
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4838
    connect \Y $auto$rtlil.cc:3571:NotGate$4839
    connect \A \CLK_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4836
    connect \Y $auto$rtlil.cc:3571:NotGate$4837
    connect \A \RESET_B
  end
  cell $_DFFSR_NNN_ $auto$liberty.cc:255:create_ff$4851
    connect \S \SET_B
    connect \R \RESET_B
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3574:OrGate$4847
    connect \C \CLK_N
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$4850
    connect \Y \IQ_N
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4846
    connect \Y $auto$rtlil.cc:3574:OrGate$4847
    connect \B $auto$rtlil.cc:3572:AndGate$4845
    connect \A $auto$rtlil.cc:3572:AndGate$4843
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4844
    connect \Y $auto$rtlil.cc:3572:AndGate$4845
    connect \B \SCE
    connect \A \SCD
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4842
    connect \Y $auto$rtlil.cc:3572:AndGate$4843
    connect \B $auto$rtlil.cc:3571:NotGate$4841
    connect \A \D
  end
  connect \Q \IQ
  connect \Q_N \IQ_N
end
attribute \whitebox 1
attribute \area "15.014400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__probec_p_8
  wire output 2 \X
  attribute \capacitance "0.0068760000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$4835
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "15.014400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__probe_p_8
  wire output 2 \X
  attribute \capacitance "0.0068580000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$4834
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "15.014400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__or4bb_4
  wire output 3 \X
  attribute \capacitance "0.0013970000"
  wire input 5 \D_N
  attribute \capacitance "0.0015030000"
  wire input 4 \C_N
  attribute \capacitance "0.0024190000"
  wire input 2 \B
  attribute \capacitance "0.0023650000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$4829
  wire $auto$rtlil.cc:3574:OrGate$4825
  wire $auto$rtlil.cc:3574:OrGate$4821
  wire $auto$rtlil.cc:3571:NotGate$4827
  wire $auto$rtlil.cc:3571:NotGate$4823
  cell $specify2 $auto$liberty.cc:754:execute$4833
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4832
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4831
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4830
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4826
    connect \Y $auto$rtlil.cc:3571:NotGate$4827
    connect \A \D_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4822
    connect \Y $auto$rtlil.cc:3571:NotGate$4823
    connect \A \C_N
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4828
    connect \Y $auto$rtlil.cc:3574:OrGate$4829
    connect \B $auto$rtlil.cc:3571:NotGate$4827
    connect \A $auto$rtlil.cc:3574:OrGate$4825
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4824
    connect \Y $auto$rtlil.cc:3574:OrGate$4825
    connect \B $auto$rtlil.cc:3571:NotGate$4823
    connect \A $auto$rtlil.cc:3574:OrGate$4821
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4820
    connect \Y $auto$rtlil.cc:3574:OrGate$4821
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4829
end
attribute \whitebox 1
attribute \area "12.512000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__or4bb_2
  wire output 3 \X
  attribute \capacitance "0.0014070000"
  wire input 5 \D_N
  attribute \capacitance "0.0015170000"
  wire input 4 \C_N
  attribute \capacitance "0.0015340000"
  wire input 2 \B
  attribute \capacitance "0.0014890000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$4815
  wire $auto$rtlil.cc:3574:OrGate$4811
  wire $auto$rtlil.cc:3574:OrGate$4807
  wire $auto$rtlil.cc:3571:NotGate$4813
  wire $auto$rtlil.cc:3571:NotGate$4809
  cell $specify2 $auto$liberty.cc:754:execute$4819
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4818
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4817
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4816
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4812
    connect \Y $auto$rtlil.cc:3571:NotGate$4813
    connect \A \D_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4808
    connect \Y $auto$rtlil.cc:3571:NotGate$4809
    connect \A \C_N
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4814
    connect \Y $auto$rtlil.cc:3574:OrGate$4815
    connect \B $auto$rtlil.cc:3571:NotGate$4813
    connect \A $auto$rtlil.cc:3574:OrGate$4811
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4810
    connect \Y $auto$rtlil.cc:3574:OrGate$4811
    connect \B $auto$rtlil.cc:3571:NotGate$4809
    connect \A $auto$rtlil.cc:3574:OrGate$4807
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4806
    connect \Y $auto$rtlil.cc:3574:OrGate$4807
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4815
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__or4bb_1
  wire output 3 \X
  attribute \capacitance "0.0014080000"
  wire input 5 \D_N
  attribute \capacitance "0.0015160000"
  wire input 4 \C_N
  attribute \capacitance "0.0015440000"
  wire input 2 \B
  attribute \capacitance "0.0015030000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$4801
  wire $auto$rtlil.cc:3574:OrGate$4797
  wire $auto$rtlil.cc:3574:OrGate$4793
  wire $auto$rtlil.cc:3571:NotGate$4799
  wire $auto$rtlil.cc:3571:NotGate$4795
  cell $specify2 $auto$liberty.cc:754:execute$4805
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4804
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4803
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4802
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4798
    connect \Y $auto$rtlil.cc:3571:NotGate$4799
    connect \A \D_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4794
    connect \Y $auto$rtlil.cc:3571:NotGate$4795
    connect \A \C_N
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4800
    connect \Y $auto$rtlil.cc:3574:OrGate$4801
    connect \B $auto$rtlil.cc:3571:NotGate$4799
    connect \A $auto$rtlil.cc:3574:OrGate$4797
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4796
    connect \Y $auto$rtlil.cc:3574:OrGate$4797
    connect \B $auto$rtlil.cc:3571:NotGate$4795
    connect \A $auto$rtlil.cc:3574:OrGate$4793
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4792
    connect \Y $auto$rtlil.cc:3574:OrGate$4793
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4801
end
attribute \whitebox 1
attribute \area "13.763200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__or4b_4
  wire output 4 \X
  attribute \capacitance "0.0014850000"
  wire input 5 \D_N
  attribute \capacitance "0.0024470000"
  wire input 3 \C
  attribute \capacitance "0.0024460000"
  wire input 2 \B
  attribute \capacitance "0.0023650000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$4787
  wire $auto$rtlil.cc:3574:OrGate$4783
  wire $auto$rtlil.cc:3574:OrGate$4781
  wire $auto$rtlil.cc:3571:NotGate$4785
  cell $specify2 $auto$liberty.cc:754:execute$4791
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4790
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4789
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4788
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4784
    connect \Y $auto$rtlil.cc:3571:NotGate$4785
    connect \A \D_N
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4786
    connect \Y $auto$rtlil.cc:3574:OrGate$4787
    connect \B $auto$rtlil.cc:3571:NotGate$4785
    connect \A $auto$rtlil.cc:3574:OrGate$4783
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4782
    connect \Y $auto$rtlil.cc:3574:OrGate$4783
    connect \B \C
    connect \A $auto$rtlil.cc:3574:OrGate$4781
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4780
    connect \Y $auto$rtlil.cc:3574:OrGate$4781
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4787
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__or4b_2
  wire output 4 \X
  attribute \capacitance "0.0014390000"
  wire input 5 \D_N
  attribute \capacitance "0.0014920000"
  wire input 3 \C
  attribute \capacitance "0.0014960000"
  wire input 2 \B
  attribute \capacitance "0.0014520000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$4775
  wire $auto$rtlil.cc:3574:OrGate$4771
  wire $auto$rtlil.cc:3574:OrGate$4769
  wire $auto$rtlil.cc:3571:NotGate$4773
  cell $specify2 $auto$liberty.cc:754:execute$4779
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4778
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4777
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4776
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4772
    connect \Y $auto$rtlil.cc:3571:NotGate$4773
    connect \A \D_N
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4774
    connect \Y $auto$rtlil.cc:3574:OrGate$4775
    connect \B $auto$rtlil.cc:3571:NotGate$4773
    connect \A $auto$rtlil.cc:3574:OrGate$4771
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4770
    connect \Y $auto$rtlil.cc:3574:OrGate$4771
    connect \B \C
    connect \A $auto$rtlil.cc:3574:OrGate$4769
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4768
    connect \Y $auto$rtlil.cc:3574:OrGate$4769
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4775
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__or4b_1
  wire output 4 \X
  attribute \capacitance "0.0014190000"
  wire input 5 \D_N
  attribute \capacitance "0.0015030000"
  wire input 3 \C
  attribute \capacitance "0.0018110000"
  wire input 2 \B
  attribute \capacitance "0.0014450000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$4763
  wire $auto$rtlil.cc:3574:OrGate$4759
  wire $auto$rtlil.cc:3574:OrGate$4757
  wire $auto$rtlil.cc:3571:NotGate$4761
  cell $specify2 $auto$liberty.cc:754:execute$4767
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4766
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4765
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4764
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4760
    connect \Y $auto$rtlil.cc:3571:NotGate$4761
    connect \A \D_N
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4762
    connect \Y $auto$rtlil.cc:3574:OrGate$4763
    connect \B $auto$rtlil.cc:3571:NotGate$4761
    connect \A $auto$rtlil.cc:3574:OrGate$4759
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4758
    connect \Y $auto$rtlil.cc:3574:OrGate$4759
    connect \B \C
    connect \A $auto$rtlil.cc:3574:OrGate$4757
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4756
    connect \Y $auto$rtlil.cc:3574:OrGate$4757
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4763
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__or4_4
  wire output 5 \X
  attribute \capacitance "0.0023000000"
  wire input 4 \D
  attribute \capacitance "0.0024460000"
  wire input 3 \C
  attribute \capacitance "0.0024510000"
  wire input 2 \B
  attribute \capacitance "0.0023670000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$4751
  wire $auto$rtlil.cc:3574:OrGate$4749
  wire $auto$rtlil.cc:3574:OrGate$4747
  cell $specify2 $auto$liberty.cc:754:execute$4755
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4754
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4753
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4752
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4750
    connect \Y $auto$rtlil.cc:3574:OrGate$4751
    connect \B \D
    connect \A $auto$rtlil.cc:3574:OrGate$4749
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4748
    connect \Y $auto$rtlil.cc:3574:OrGate$4749
    connect \B \C
    connect \A $auto$rtlil.cc:3574:OrGate$4747
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4746
    connect \Y $auto$rtlil.cc:3574:OrGate$4747
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4751
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__or4_2
  wire output 5 \X
  attribute \capacitance "0.0013490000"
  wire input 4 \D
  attribute \capacitance "0.0015080000"
  wire input 3 \C
  attribute \capacitance "0.0017160000"
  wire input 2 \B
  attribute \capacitance "0.0014250000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$4741
  wire $auto$rtlil.cc:3574:OrGate$4739
  wire $auto$rtlil.cc:3574:OrGate$4737
  cell $specify2 $auto$liberty.cc:754:execute$4745
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4744
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4743
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4742
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4740
    connect \Y $auto$rtlil.cc:3574:OrGate$4741
    connect \B \D
    connect \A $auto$rtlil.cc:3574:OrGate$4739
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4738
    connect \Y $auto$rtlil.cc:3574:OrGate$4739
    connect \B \C
    connect \A $auto$rtlil.cc:3574:OrGate$4737
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4736
    connect \Y $auto$rtlil.cc:3574:OrGate$4737
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4741
end
attribute \whitebox 1
attribute \area "7.5072000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__or4_1
  wire output 5 \X
  attribute \capacitance "0.0013590000"
  wire input 4 \D
  attribute \capacitance "0.0015200000"
  wire input 3 \C
  attribute \capacitance "0.0017270000"
  wire input 2 \B
  attribute \capacitance "0.0014380000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$4731
  wire $auto$rtlil.cc:3574:OrGate$4729
  wire $auto$rtlil.cc:3574:OrGate$4727
  cell $specify2 $auto$liberty.cc:754:execute$4735
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4734
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4733
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4732
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4730
    connect \Y $auto$rtlil.cc:3574:OrGate$4731
    connect \B \D
    connect \A $auto$rtlil.cc:3574:OrGate$4729
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4728
    connect \Y $auto$rtlil.cc:3574:OrGate$4729
    connect \B \C
    connect \A $auto$rtlil.cc:3574:OrGate$4727
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4726
    connect \Y $auto$rtlil.cc:3574:OrGate$4727
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4731
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__or3b_4
  wire output 3 \X
  attribute \capacitance "0.0014920000"
  wire input 4 \C_N
  attribute \capacitance "0.0023740000"
  wire input 2 \B
  attribute \capacitance "0.0024290000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$4722
  wire $auto$rtlil.cc:3574:OrGate$4718
  wire $auto$rtlil.cc:3571:NotGate$4720
  cell $specify2 $auto$liberty.cc:754:execute$4725
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4724
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4723
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4719
    connect \Y $auto$rtlil.cc:3571:NotGate$4720
    connect \A \C_N
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4721
    connect \Y $auto$rtlil.cc:3574:OrGate$4722
    connect \B $auto$rtlil.cc:3571:NotGate$4720
    connect \A $auto$rtlil.cc:3574:OrGate$4718
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4717
    connect \Y $auto$rtlil.cc:3574:OrGate$4718
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4722
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__or3b_2
  wire output 3 \X
  attribute \capacitance "0.0015090000"
  wire input 4 \C_N
  attribute \capacitance "0.0015510000"
  wire input 2 \B
  attribute \capacitance "0.0014640000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$4713
  wire $auto$rtlil.cc:3574:OrGate$4709
  wire $auto$rtlil.cc:3571:NotGate$4711
  cell $specify2 $auto$liberty.cc:754:execute$4716
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4715
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4714
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4710
    connect \Y $auto$rtlil.cc:3571:NotGate$4711
    connect \A \C_N
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4712
    connect \Y $auto$rtlil.cc:3574:OrGate$4713
    connect \B $auto$rtlil.cc:3571:NotGate$4711
    connect \A $auto$rtlil.cc:3574:OrGate$4709
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4708
    connect \Y $auto$rtlil.cc:3574:OrGate$4709
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4713
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__or3b_1
  wire output 3 \X
  attribute \capacitance "0.0013530000"
  wire input 4 \C_N
  attribute \capacitance "0.0017330000"
  wire input 2 \B
  attribute \capacitance "0.0015730000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$4704
  wire $auto$rtlil.cc:3574:OrGate$4700
  wire $auto$rtlil.cc:3571:NotGate$4702
  cell $specify2 $auto$liberty.cc:754:execute$4707
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4706
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4705
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4701
    connect \Y $auto$rtlil.cc:3571:NotGate$4702
    connect \A \C_N
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4703
    connect \Y $auto$rtlil.cc:3574:OrGate$4704
    connect \B $auto$rtlil.cc:3571:NotGate$4702
    connect \A $auto$rtlil.cc:3574:OrGate$4700
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4699
    connect \Y $auto$rtlil.cc:3574:OrGate$4700
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4704
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__or3_4
  wire output 4 \X
  attribute \capacitance "0.0023010000"
  wire input 3 \C
  attribute \capacitance "0.0023510000"
  wire input 2 \B
  attribute \capacitance "0.0024030000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$4695
  wire $auto$rtlil.cc:3574:OrGate$4693
  cell $specify2 $auto$liberty.cc:754:execute$4698
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4697
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4696
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4694
    connect \Y $auto$rtlil.cc:3574:OrGate$4695
    connect \B \C
    connect \A $auto$rtlil.cc:3574:OrGate$4693
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4692
    connect \Y $auto$rtlil.cc:3574:OrGate$4693
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4695
end
attribute \whitebox 1
attribute \area "7.5072000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__or3_2
  wire output 4 \X
  attribute \capacitance "0.0013790000"
  wire input 3 \C
  attribute \capacitance "0.0016220000"
  wire input 2 \B
  attribute \capacitance "0.0015540000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$4688
  wire $auto$rtlil.cc:3574:OrGate$4686
  cell $specify2 $auto$liberty.cc:754:execute$4691
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4690
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4689
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4687
    connect \Y $auto$rtlil.cc:3574:OrGate$4688
    connect \B \C
    connect \A $auto$rtlil.cc:3574:OrGate$4686
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4685
    connect \Y $auto$rtlil.cc:3574:OrGate$4686
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4688
end
attribute \whitebox 1
attribute \area "6.2560000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__or3_1
  wire output 4 \X
  attribute \capacitance "0.0013960000"
  wire input 3 \C
  attribute \capacitance "0.0016360000"
  wire input 2 \B
  attribute \capacitance "0.0015700000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$4681
  wire $auto$rtlil.cc:3574:OrGate$4679
  cell $specify2 $auto$liberty.cc:754:execute$4684
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4683
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4682
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4680
    connect \Y $auto$rtlil.cc:3574:OrGate$4681
    connect \B \C
    connect \A $auto$rtlil.cc:3574:OrGate$4679
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4678
    connect \Y $auto$rtlil.cc:3574:OrGate$4679
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4681
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__or2b_4
  wire output 2 \X
  attribute \capacitance "0.0015690000"
  wire input 3 \B_N
  attribute \capacitance "0.0024740000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$4675
  wire $auto$rtlil.cc:3571:NotGate$4673
  cell $specify2 $auto$liberty.cc:754:execute$4677
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4676
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4672
    connect \Y $auto$rtlil.cc:3571:NotGate$4673
    connect \A \B_N
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4674
    connect \Y $auto$rtlil.cc:3574:OrGate$4675
    connect \B $auto$rtlil.cc:3571:NotGate$4673
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4675
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__or2b_2
  wire output 2 \X
  attribute \capacitance "0.0014220000"
  wire input 3 \B_N
  attribute \capacitance "0.0017060000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$4669
  wire $auto$rtlil.cc:3571:NotGate$4667
  cell $specify2 $auto$liberty.cc:754:execute$4671
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4670
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4666
    connect \Y $auto$rtlil.cc:3571:NotGate$4667
    connect \A \B_N
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4668
    connect \Y $auto$rtlil.cc:3574:OrGate$4669
    connect \B $auto$rtlil.cc:3571:NotGate$4667
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4669
end
attribute \whitebox 1
attribute \area "7.5072000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__or2b_1
  wire output 2 \X
  attribute \capacitance "0.0014180000"
  wire input 3 \B_N
  attribute \capacitance "0.0017300000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$4663
  wire $auto$rtlil.cc:3571:NotGate$4661
  cell $specify2 $auto$liberty.cc:754:execute$4665
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4664
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4660
    connect \Y $auto$rtlil.cc:3571:NotGate$4661
    connect \A \B_N
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4662
    connect \Y $auto$rtlil.cc:3574:OrGate$4663
    connect \B $auto$rtlil.cc:3571:NotGate$4661
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4663
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__or2_4
  wire output 3 \X
  attribute \capacitance "0.0023670000"
  wire input 2 \B
  attribute \capacitance "0.0024100000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$4657
  cell $specify2 $auto$liberty.cc:754:execute$4659
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4658
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4656
    connect \Y $auto$rtlil.cc:3574:OrGate$4657
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4657
end
attribute \whitebox 1
attribute \area "6.2560000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__or2_2
  wire output 3 \X
  attribute \capacitance "0.0014080000"
  wire input 2 \B
  attribute \capacitance "0.0014920000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$4653
  cell $specify2 $auto$liberty.cc:754:execute$4655
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4654
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4652
    connect \Y $auto$rtlil.cc:3574:OrGate$4653
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4653
end
attribute \whitebox 1
attribute \area "6.2560000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__or2_1
  wire output 3 \X
  attribute \capacitance "0.0014600000"
  wire input 2 \B
  attribute \capacitance "0.0014710000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$4649
  cell $specify2 $auto$liberty.cc:754:execute$4651
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4650
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4648
    connect \Y $auto$rtlil.cc:3574:OrGate$4649
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4649
end
attribute \whitebox 1
attribute \area "6.2560000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__or2_0
  wire output 3 \X
  attribute \capacitance "0.0014860000"
  wire input 2 \B
  attribute \capacitance "0.0015330000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$4645
  cell $specify2 $auto$liberty.cc:754:execute$4647
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4646
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4644
    connect \Y $auto$rtlil.cc:3574:OrGate$4645
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4645
end
attribute \whitebox 1
attribute \area "27.526400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o41ai_4
  wire output 6 \Y
  attribute \capacitance "0.0086500000"
  wire input 5 \B1
  attribute \capacitance "0.0084050000"
  wire input 4 \A4
  attribute \capacitance "0.0083630000"
  wire input 3 \A3
  attribute \capacitance "0.0084130000"
  wire input 2 \A2
  attribute \capacitance "0.0086400000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$4638
  wire $auto$rtlil.cc:3572:AndGate$4634
  wire $auto$rtlil.cc:3572:AndGate$4630
  wire $auto$rtlil.cc:3572:AndGate$4626
  wire $auto$rtlil.cc:3571:NotGate$4636
  wire $auto$rtlil.cc:3571:NotGate$4632
  wire $auto$rtlil.cc:3571:NotGate$4628
  wire $auto$rtlil.cc:3571:NotGate$4624
  wire $auto$rtlil.cc:3571:NotGate$4622
  cell $specify2 $auto$liberty.cc:754:execute$4643
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4642
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4641
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4640
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A4
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4639
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4635
    connect \Y $auto$rtlil.cc:3571:NotGate$4636
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4631
    connect \Y $auto$rtlil.cc:3571:NotGate$4632
    connect \A \A4
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4627
    connect \Y $auto$rtlil.cc:3571:NotGate$4628
    connect \A \A3
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4623
    connect \Y $auto$rtlil.cc:3571:NotGate$4624
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4621
    connect \Y $auto$rtlil.cc:3571:NotGate$4622
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4637
    connect \Y $auto$rtlil.cc:3574:OrGate$4638
    connect \B $auto$rtlil.cc:3571:NotGate$4636
    connect \A $auto$rtlil.cc:3572:AndGate$4634
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4633
    connect \Y $auto$rtlil.cc:3572:AndGate$4634
    connect \B $auto$rtlil.cc:3571:NotGate$4632
    connect \A $auto$rtlil.cc:3572:AndGate$4630
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4629
    connect \Y $auto$rtlil.cc:3572:AndGate$4630
    connect \B $auto$rtlil.cc:3571:NotGate$4628
    connect \A $auto$rtlil.cc:3572:AndGate$4626
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4625
    connect \Y $auto$rtlil.cc:3572:AndGate$4626
    connect \B $auto$rtlil.cc:3571:NotGate$4624
    connect \A $auto$rtlil.cc:3571:NotGate$4622
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$4638
end
attribute \whitebox 1
attribute \area "16.265600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o41ai_2
  wire output 6 \Y
  attribute \capacitance "0.0043460000"
  wire input 5 \B1
  attribute \capacitance "0.0043310000"
  wire input 4 \A4
  attribute \capacitance "0.0043230000"
  wire input 3 \A3
  attribute \capacitance "0.0042970000"
  wire input 2 \A2
  attribute \capacitance "0.0044270000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$4615
  wire $auto$rtlil.cc:3572:AndGate$4611
  wire $auto$rtlil.cc:3572:AndGate$4607
  wire $auto$rtlil.cc:3572:AndGate$4603
  wire $auto$rtlil.cc:3571:NotGate$4613
  wire $auto$rtlil.cc:3571:NotGate$4609
  wire $auto$rtlil.cc:3571:NotGate$4605
  wire $auto$rtlil.cc:3571:NotGate$4601
  wire $auto$rtlil.cc:3571:NotGate$4599
  cell $specify2 $auto$liberty.cc:754:execute$4620
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4619
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4618
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4617
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A4
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4616
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4612
    connect \Y $auto$rtlil.cc:3571:NotGate$4613
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4608
    connect \Y $auto$rtlil.cc:3571:NotGate$4609
    connect \A \A4
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4604
    connect \Y $auto$rtlil.cc:3571:NotGate$4605
    connect \A \A3
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4600
    connect \Y $auto$rtlil.cc:3571:NotGate$4601
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4598
    connect \Y $auto$rtlil.cc:3571:NotGate$4599
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4614
    connect \Y $auto$rtlil.cc:3574:OrGate$4615
    connect \B $auto$rtlil.cc:3571:NotGate$4613
    connect \A $auto$rtlil.cc:3572:AndGate$4611
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4610
    connect \Y $auto$rtlil.cc:3572:AndGate$4611
    connect \B $auto$rtlil.cc:3571:NotGate$4609
    connect \A $auto$rtlil.cc:3572:AndGate$4607
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4606
    connect \Y $auto$rtlil.cc:3572:AndGate$4607
    connect \B $auto$rtlil.cc:3571:NotGate$4605
    connect \A $auto$rtlil.cc:3572:AndGate$4603
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4602
    connect \Y $auto$rtlil.cc:3572:AndGate$4603
    connect \B $auto$rtlil.cc:3571:NotGate$4601
    connect \A $auto$rtlil.cc:3571:NotGate$4599
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$4615
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o41ai_1
  wire output 6 \Y
  attribute \capacitance "0.0022880000"
  wire input 5 \B1
  attribute \capacitance "0.0023800000"
  wire input 4 \A4
  attribute \capacitance "0.0024070000"
  wire input 3 \A3
  attribute \capacitance "0.0024190000"
  wire input 2 \A2
  attribute \capacitance "0.0023290000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$4592
  wire $auto$rtlil.cc:3572:AndGate$4588
  wire $auto$rtlil.cc:3572:AndGate$4584
  wire $auto$rtlil.cc:3572:AndGate$4580
  wire $auto$rtlil.cc:3571:NotGate$4590
  wire $auto$rtlil.cc:3571:NotGate$4586
  wire $auto$rtlil.cc:3571:NotGate$4582
  wire $auto$rtlil.cc:3571:NotGate$4578
  wire $auto$rtlil.cc:3571:NotGate$4576
  cell $specify2 $auto$liberty.cc:754:execute$4597
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4596
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4595
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4594
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A4
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4593
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4589
    connect \Y $auto$rtlil.cc:3571:NotGate$4590
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4585
    connect \Y $auto$rtlil.cc:3571:NotGate$4586
    connect \A \A4
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4581
    connect \Y $auto$rtlil.cc:3571:NotGate$4582
    connect \A \A3
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4577
    connect \Y $auto$rtlil.cc:3571:NotGate$4578
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4575
    connect \Y $auto$rtlil.cc:3571:NotGate$4576
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4591
    connect \Y $auto$rtlil.cc:3574:OrGate$4592
    connect \B $auto$rtlil.cc:3571:NotGate$4590
    connect \A $auto$rtlil.cc:3572:AndGate$4588
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4587
    connect \Y $auto$rtlil.cc:3572:AndGate$4588
    connect \B $auto$rtlil.cc:3571:NotGate$4586
    connect \A $auto$rtlil.cc:3572:AndGate$4584
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4583
    connect \Y $auto$rtlil.cc:3572:AndGate$4584
    connect \B $auto$rtlil.cc:3571:NotGate$4582
    connect \A $auto$rtlil.cc:3572:AndGate$4580
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4579
    connect \Y $auto$rtlil.cc:3572:AndGate$4580
    connect \B $auto$rtlil.cc:3571:NotGate$4578
    connect \A $auto$rtlil.cc:3571:NotGate$4576
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$4592
end
attribute \whitebox 1
attribute \area "21.270400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o41a_4
  wire output 6 \X
  attribute \capacitance "0.0044470000"
  wire input 5 \B1
  attribute \capacitance "0.0042080000"
  wire input 4 \A4
  attribute \capacitance "0.0041920000"
  wire input 3 \A3
  attribute \capacitance "0.0044620000"
  wire input 2 \A2
  attribute \capacitance "0.0044650000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$4569
  wire $auto$rtlil.cc:3574:OrGate$4565
  wire $auto$rtlil.cc:3574:OrGate$4561
  wire $auto$rtlil.cc:3572:AndGate$4567
  wire $auto$rtlil.cc:3572:AndGate$4563
  wire $auto$rtlil.cc:3572:AndGate$4559
  wire $auto$rtlil.cc:3572:AndGate$4557
  cell $specify2 $auto$liberty.cc:754:execute$4574
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4573
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4572
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4571
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A4
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4570
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4568
    connect \Y $auto$rtlil.cc:3574:OrGate$4569
    connect \B $auto$rtlil.cc:3572:AndGate$4567
    connect \A $auto$rtlil.cc:3574:OrGate$4565
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4564
    connect \Y $auto$rtlil.cc:3574:OrGate$4565
    connect \B $auto$rtlil.cc:3572:AndGate$4563
    connect \A $auto$rtlil.cc:3574:OrGate$4561
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4560
    connect \Y $auto$rtlil.cc:3574:OrGate$4561
    connect \B $auto$rtlil.cc:3572:AndGate$4559
    connect \A $auto$rtlil.cc:3572:AndGate$4557
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4566
    connect \Y $auto$rtlil.cc:3572:AndGate$4567
    connect \B \B1
    connect \A \A4
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4562
    connect \Y $auto$rtlil.cc:3572:AndGate$4563
    connect \B \B1
    connect \A \A3
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4558
    connect \Y $auto$rtlil.cc:3572:AndGate$4559
    connect \B \B1
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4556
    connect \Y $auto$rtlil.cc:3572:AndGate$4557
    connect \B \B1
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4569
end
attribute \whitebox 1
attribute \area "12.512000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o41a_2
  wire output 6 \X
  attribute \capacitance "0.0023190000"
  wire input 5 \B1
  attribute \capacitance "0.0023050000"
  wire input 4 \A4
  attribute \capacitance "0.0023900000"
  wire input 3 \A3
  attribute \capacitance "0.0023900000"
  wire input 2 \A2
  attribute \capacitance "0.0023700000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$4550
  wire $auto$rtlil.cc:3574:OrGate$4546
  wire $auto$rtlil.cc:3574:OrGate$4542
  wire $auto$rtlil.cc:3572:AndGate$4548
  wire $auto$rtlil.cc:3572:AndGate$4544
  wire $auto$rtlil.cc:3572:AndGate$4540
  wire $auto$rtlil.cc:3572:AndGate$4538
  cell $specify2 $auto$liberty.cc:754:execute$4555
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4554
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4553
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4552
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A4
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4551
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4549
    connect \Y $auto$rtlil.cc:3574:OrGate$4550
    connect \B $auto$rtlil.cc:3572:AndGate$4548
    connect \A $auto$rtlil.cc:3574:OrGate$4546
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4545
    connect \Y $auto$rtlil.cc:3574:OrGate$4546
    connect \B $auto$rtlil.cc:3572:AndGate$4544
    connect \A $auto$rtlil.cc:3574:OrGate$4542
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4541
    connect \Y $auto$rtlil.cc:3574:OrGate$4542
    connect \B $auto$rtlil.cc:3572:AndGate$4540
    connect \A $auto$rtlil.cc:3572:AndGate$4538
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4547
    connect \Y $auto$rtlil.cc:3572:AndGate$4548
    connect \B \B1
    connect \A \A4
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4543
    connect \Y $auto$rtlil.cc:3572:AndGate$4544
    connect \B \B1
    connect \A \A3
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4539
    connect \Y $auto$rtlil.cc:3572:AndGate$4540
    connect \B \B1
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4537
    connect \Y $auto$rtlil.cc:3572:AndGate$4538
    connect \B \B1
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4550
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o41a_1
  wire output 6 \X
  attribute \capacitance "0.0023950000"
  wire input 5 \B1
  attribute \capacitance "0.0024250000"
  wire input 4 \A4
  attribute \capacitance "0.0023890000"
  wire input 3 \A3
  attribute \capacitance "0.0023980000"
  wire input 2 \A2
  attribute \capacitance "0.0023150000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$4531
  wire $auto$rtlil.cc:3574:OrGate$4527
  wire $auto$rtlil.cc:3574:OrGate$4523
  wire $auto$rtlil.cc:3572:AndGate$4529
  wire $auto$rtlil.cc:3572:AndGate$4525
  wire $auto$rtlil.cc:3572:AndGate$4521
  wire $auto$rtlil.cc:3572:AndGate$4519
  cell $specify2 $auto$liberty.cc:754:execute$4536
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4535
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4534
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4533
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A4
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4532
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4530
    connect \Y $auto$rtlil.cc:3574:OrGate$4531
    connect \B $auto$rtlil.cc:3572:AndGate$4529
    connect \A $auto$rtlil.cc:3574:OrGate$4527
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4526
    connect \Y $auto$rtlil.cc:3574:OrGate$4527
    connect \B $auto$rtlil.cc:3572:AndGate$4525
    connect \A $auto$rtlil.cc:3574:OrGate$4523
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4522
    connect \Y $auto$rtlil.cc:3574:OrGate$4523
    connect \B $auto$rtlil.cc:3572:AndGate$4521
    connect \A $auto$rtlil.cc:3572:AndGate$4519
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4528
    connect \Y $auto$rtlil.cc:3572:AndGate$4529
    connect \B \B1
    connect \A \A4
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4524
    connect \Y $auto$rtlil.cc:3572:AndGate$4525
    connect \B \B1
    connect \A \A3
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4520
    connect \Y $auto$rtlil.cc:3572:AndGate$4521
    connect \B \B1
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4518
    connect \Y $auto$rtlil.cc:3572:AndGate$4519
    connect \B \B1
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4531
end
attribute \whitebox 1
attribute \area "27.526400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o32ai_4
  wire output 6 \Y
  attribute \capacitance "0.0083060000"
  wire input 5 \B2
  attribute \capacitance "0.0083800000"
  wire input 4 \B1
  attribute \capacitance "0.0084670000"
  wire input 3 \A3
  attribute \capacitance "0.0082520000"
  wire input 2 \A2
  attribute \capacitance "0.0086590000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$4512
  wire $auto$rtlil.cc:3572:AndGate$4510
  wire $auto$rtlil.cc:3572:AndGate$4504
  wire $auto$rtlil.cc:3572:AndGate$4500
  wire $auto$rtlil.cc:3571:NotGate$4508
  wire $auto$rtlil.cc:3571:NotGate$4506
  wire $auto$rtlil.cc:3571:NotGate$4502
  wire $auto$rtlil.cc:3571:NotGate$4498
  wire $auto$rtlil.cc:3571:NotGate$4496
  cell $specify2 $auto$liberty.cc:754:execute$4517
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4516
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4515
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4514
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4513
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4507
    connect \Y $auto$rtlil.cc:3571:NotGate$4508
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4505
    connect \Y $auto$rtlil.cc:3571:NotGate$4506
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4501
    connect \Y $auto$rtlil.cc:3571:NotGate$4502
    connect \A \A3
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4497
    connect \Y $auto$rtlil.cc:3571:NotGate$4498
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4495
    connect \Y $auto$rtlil.cc:3571:NotGate$4496
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4511
    connect \Y $auto$rtlil.cc:3574:OrGate$4512
    connect \B $auto$rtlil.cc:3572:AndGate$4510
    connect \A $auto$rtlil.cc:3572:AndGate$4504
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4509
    connect \Y $auto$rtlil.cc:3572:AndGate$4510
    connect \B $auto$rtlil.cc:3571:NotGate$4508
    connect \A $auto$rtlil.cc:3571:NotGate$4506
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4503
    connect \Y $auto$rtlil.cc:3572:AndGate$4504
    connect \B $auto$rtlil.cc:3571:NotGate$4502
    connect \A $auto$rtlil.cc:3572:AndGate$4500
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4499
    connect \Y $auto$rtlil.cc:3572:AndGate$4500
    connect \B $auto$rtlil.cc:3571:NotGate$4498
    connect \A $auto$rtlil.cc:3571:NotGate$4496
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$4512
end
attribute \whitebox 1
attribute \area "16.265600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o32ai_2
  wire output 6 \Y
  attribute \capacitance "0.0042410000"
  wire input 5 \B2
  attribute \capacitance "0.0043800000"
  wire input 4 \B1
  attribute \capacitance "0.0043800000"
  wire input 3 \A3
  attribute \capacitance "0.0043190000"
  wire input 2 \A2
  attribute \capacitance "0.0044600000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$4489
  wire $auto$rtlil.cc:3572:AndGate$4487
  wire $auto$rtlil.cc:3572:AndGate$4481
  wire $auto$rtlil.cc:3572:AndGate$4477
  wire $auto$rtlil.cc:3571:NotGate$4485
  wire $auto$rtlil.cc:3571:NotGate$4483
  wire $auto$rtlil.cc:3571:NotGate$4479
  wire $auto$rtlil.cc:3571:NotGate$4475
  wire $auto$rtlil.cc:3571:NotGate$4473
  cell $specify2 $auto$liberty.cc:754:execute$4494
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4493
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4492
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4491
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4490
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4484
    connect \Y $auto$rtlil.cc:3571:NotGate$4485
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4482
    connect \Y $auto$rtlil.cc:3571:NotGate$4483
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4478
    connect \Y $auto$rtlil.cc:3571:NotGate$4479
    connect \A \A3
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4474
    connect \Y $auto$rtlil.cc:3571:NotGate$4475
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4472
    connect \Y $auto$rtlil.cc:3571:NotGate$4473
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4488
    connect \Y $auto$rtlil.cc:3574:OrGate$4489
    connect \B $auto$rtlil.cc:3572:AndGate$4487
    connect \A $auto$rtlil.cc:3572:AndGate$4481
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4486
    connect \Y $auto$rtlil.cc:3572:AndGate$4487
    connect \B $auto$rtlil.cc:3571:NotGate$4485
    connect \A $auto$rtlil.cc:3571:NotGate$4483
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4480
    connect \Y $auto$rtlil.cc:3572:AndGate$4481
    connect \B $auto$rtlil.cc:3571:NotGate$4479
    connect \A $auto$rtlil.cc:3572:AndGate$4477
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4476
    connect \Y $auto$rtlil.cc:3572:AndGate$4477
    connect \B $auto$rtlil.cc:3571:NotGate$4475
    connect \A $auto$rtlil.cc:3571:NotGate$4473
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$4489
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o32ai_1
  wire output 6 \Y
  attribute \capacitance "0.0023840000"
  wire input 5 \B2
  attribute \capacitance "0.0023490000"
  wire input 4 \B1
  attribute \capacitance "0.0022880000"
  wire input 3 \A3
  attribute \capacitance "0.0024000000"
  wire input 2 \A2
  attribute \capacitance "0.0023140000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$4466
  wire $auto$rtlil.cc:3572:AndGate$4464
  wire $auto$rtlil.cc:3572:AndGate$4458
  wire $auto$rtlil.cc:3572:AndGate$4454
  wire $auto$rtlil.cc:3571:NotGate$4462
  wire $auto$rtlil.cc:3571:NotGate$4460
  wire $auto$rtlil.cc:3571:NotGate$4456
  wire $auto$rtlil.cc:3571:NotGate$4452
  wire $auto$rtlil.cc:3571:NotGate$4450
  cell $specify2 $auto$liberty.cc:754:execute$4471
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4470
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4469
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4468
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4467
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4461
    connect \Y $auto$rtlil.cc:3571:NotGate$4462
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4459
    connect \Y $auto$rtlil.cc:3571:NotGate$4460
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4455
    connect \Y $auto$rtlil.cc:3571:NotGate$4456
    connect \A \A3
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4451
    connect \Y $auto$rtlil.cc:3571:NotGate$4452
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4449
    connect \Y $auto$rtlil.cc:3571:NotGate$4450
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4465
    connect \Y $auto$rtlil.cc:3574:OrGate$4466
    connect \B $auto$rtlil.cc:3572:AndGate$4464
    connect \A $auto$rtlil.cc:3572:AndGate$4458
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4463
    connect \Y $auto$rtlil.cc:3572:AndGate$4464
    connect \B $auto$rtlil.cc:3571:NotGate$4462
    connect \A $auto$rtlil.cc:3571:NotGate$4460
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4457
    connect \Y $auto$rtlil.cc:3572:AndGate$4458
    connect \B $auto$rtlil.cc:3571:NotGate$4456
    connect \A $auto$rtlil.cc:3572:AndGate$4454
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4453
    connect \Y $auto$rtlil.cc:3572:AndGate$4454
    connect \B $auto$rtlil.cc:3571:NotGate$4452
    connect \A $auto$rtlil.cc:3571:NotGate$4450
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$4466
end
attribute \whitebox 1
attribute \area "22.521600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o32a_4
  wire output 6 \X
  attribute \capacitance "0.0042170000"
  wire input 5 \B2
  attribute \capacitance "0.0042390000"
  wire input 4 \B1
  attribute \capacitance "0.0042940000"
  wire input 3 \A3
  attribute \capacitance "0.0042450000"
  wire input 2 \A2
  attribute \capacitance "0.0043510000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$4443
  wire $auto$rtlil.cc:3574:OrGate$4439
  wire $auto$rtlil.cc:3574:OrGate$4435
  wire $auto$rtlil.cc:3574:OrGate$4431
  wire $auto$rtlil.cc:3574:OrGate$4427
  wire $auto$rtlil.cc:3572:AndGate$4441
  wire $auto$rtlil.cc:3572:AndGate$4437
  wire $auto$rtlil.cc:3572:AndGate$4433
  wire $auto$rtlil.cc:3572:AndGate$4429
  wire $auto$rtlil.cc:3572:AndGate$4425
  wire $auto$rtlil.cc:3572:AndGate$4423
  cell $specify2 $auto$liberty.cc:754:execute$4448
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4447
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4446
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4445
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4444
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4442
    connect \Y $auto$rtlil.cc:3574:OrGate$4443
    connect \B $auto$rtlil.cc:3572:AndGate$4441
    connect \A $auto$rtlil.cc:3574:OrGate$4439
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4438
    connect \Y $auto$rtlil.cc:3574:OrGate$4439
    connect \B $auto$rtlil.cc:3572:AndGate$4437
    connect \A $auto$rtlil.cc:3574:OrGate$4435
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4434
    connect \Y $auto$rtlil.cc:3574:OrGate$4435
    connect \B $auto$rtlil.cc:3572:AndGate$4433
    connect \A $auto$rtlil.cc:3574:OrGate$4431
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4430
    connect \Y $auto$rtlil.cc:3574:OrGate$4431
    connect \B $auto$rtlil.cc:3572:AndGate$4429
    connect \A $auto$rtlil.cc:3574:OrGate$4427
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4426
    connect \Y $auto$rtlil.cc:3574:OrGate$4427
    connect \B $auto$rtlil.cc:3572:AndGate$4425
    connect \A $auto$rtlil.cc:3572:AndGate$4423
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4440
    connect \Y $auto$rtlil.cc:3572:AndGate$4441
    connect \B \B2
    connect \A \A3
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4436
    connect \Y $auto$rtlil.cc:3572:AndGate$4437
    connect \B \B2
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4432
    connect \Y $auto$rtlil.cc:3572:AndGate$4433
    connect \B \B1
    connect \A \A3
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4428
    connect \Y $auto$rtlil.cc:3572:AndGate$4429
    connect \B \B1
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4424
    connect \Y $auto$rtlil.cc:3572:AndGate$4425
    connect \B \B2
    connect \A \A1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4422
    connect \Y $auto$rtlil.cc:3572:AndGate$4423
    connect \B \B1
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4443
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o32a_2
  wire output 6 \X
  attribute \capacitance "0.0023010000"
  wire input 5 \B2
  attribute \capacitance "0.0022760000"
  wire input 4 \B1
  attribute \capacitance "0.0022950000"
  wire input 3 \A3
  attribute \capacitance "0.0022960000"
  wire input 2 \A2
  attribute \capacitance "0.0023510000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$4416
  wire $auto$rtlil.cc:3574:OrGate$4412
  wire $auto$rtlil.cc:3574:OrGate$4408
  wire $auto$rtlil.cc:3574:OrGate$4404
  wire $auto$rtlil.cc:3574:OrGate$4400
  wire $auto$rtlil.cc:3572:AndGate$4414
  wire $auto$rtlil.cc:3572:AndGate$4410
  wire $auto$rtlil.cc:3572:AndGate$4406
  wire $auto$rtlil.cc:3572:AndGate$4402
  wire $auto$rtlil.cc:3572:AndGate$4398
  wire $auto$rtlil.cc:3572:AndGate$4396
  cell $specify2 $auto$liberty.cc:754:execute$4421
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4420
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4419
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4418
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4417
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4415
    connect \Y $auto$rtlil.cc:3574:OrGate$4416
    connect \B $auto$rtlil.cc:3572:AndGate$4414
    connect \A $auto$rtlil.cc:3574:OrGate$4412
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4411
    connect \Y $auto$rtlil.cc:3574:OrGate$4412
    connect \B $auto$rtlil.cc:3572:AndGate$4410
    connect \A $auto$rtlil.cc:3574:OrGate$4408
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4407
    connect \Y $auto$rtlil.cc:3574:OrGate$4408
    connect \B $auto$rtlil.cc:3572:AndGate$4406
    connect \A $auto$rtlil.cc:3574:OrGate$4404
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4403
    connect \Y $auto$rtlil.cc:3574:OrGate$4404
    connect \B $auto$rtlil.cc:3572:AndGate$4402
    connect \A $auto$rtlil.cc:3574:OrGate$4400
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4399
    connect \Y $auto$rtlil.cc:3574:OrGate$4400
    connect \B $auto$rtlil.cc:3572:AndGate$4398
    connect \A $auto$rtlil.cc:3572:AndGate$4396
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4413
    connect \Y $auto$rtlil.cc:3572:AndGate$4414
    connect \B \B2
    connect \A \A3
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4409
    connect \Y $auto$rtlil.cc:3572:AndGate$4410
    connect \B \B2
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4405
    connect \Y $auto$rtlil.cc:3572:AndGate$4406
    connect \B \B1
    connect \A \A3
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4401
    connect \Y $auto$rtlil.cc:3572:AndGate$4402
    connect \B \B1
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4397
    connect \Y $auto$rtlil.cc:3572:AndGate$4398
    connect \B \B2
    connect \A \A1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4395
    connect \Y $auto$rtlil.cc:3572:AndGate$4396
    connect \B \B1
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4416
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o32a_1
  wire output 6 \X
  attribute \capacitance "0.0023740000"
  wire input 5 \B2
  attribute \capacitance "0.0023180000"
  wire input 4 \B1
  attribute \capacitance "0.0023210000"
  wire input 3 \A3
  attribute \capacitance "0.0024080000"
  wire input 2 \A2
  attribute \capacitance "0.0023170000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$4389
  wire $auto$rtlil.cc:3574:OrGate$4385
  wire $auto$rtlil.cc:3574:OrGate$4381
  wire $auto$rtlil.cc:3574:OrGate$4377
  wire $auto$rtlil.cc:3574:OrGate$4373
  wire $auto$rtlil.cc:3572:AndGate$4387
  wire $auto$rtlil.cc:3572:AndGate$4383
  wire $auto$rtlil.cc:3572:AndGate$4379
  wire $auto$rtlil.cc:3572:AndGate$4375
  wire $auto$rtlil.cc:3572:AndGate$4371
  wire $auto$rtlil.cc:3572:AndGate$4369
  cell $specify2 $auto$liberty.cc:754:execute$4394
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4393
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4392
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4391
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4390
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4388
    connect \Y $auto$rtlil.cc:3574:OrGate$4389
    connect \B $auto$rtlil.cc:3572:AndGate$4387
    connect \A $auto$rtlil.cc:3574:OrGate$4385
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4384
    connect \Y $auto$rtlil.cc:3574:OrGate$4385
    connect \B $auto$rtlil.cc:3572:AndGate$4383
    connect \A $auto$rtlil.cc:3574:OrGate$4381
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4380
    connect \Y $auto$rtlil.cc:3574:OrGate$4381
    connect \B $auto$rtlil.cc:3572:AndGate$4379
    connect \A $auto$rtlil.cc:3574:OrGate$4377
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4376
    connect \Y $auto$rtlil.cc:3574:OrGate$4377
    connect \B $auto$rtlil.cc:3572:AndGate$4375
    connect \A $auto$rtlil.cc:3574:OrGate$4373
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4372
    connect \Y $auto$rtlil.cc:3574:OrGate$4373
    connect \B $auto$rtlil.cc:3572:AndGate$4371
    connect \A $auto$rtlil.cc:3572:AndGate$4369
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4386
    connect \Y $auto$rtlil.cc:3572:AndGate$4387
    connect \B \B2
    connect \A \A3
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4382
    connect \Y $auto$rtlil.cc:3572:AndGate$4383
    connect \B \B2
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4378
    connect \Y $auto$rtlil.cc:3572:AndGate$4379
    connect \B \B1
    connect \A \A3
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4374
    connect \Y $auto$rtlil.cc:3572:AndGate$4375
    connect \B \B1
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4370
    connect \Y $auto$rtlil.cc:3572:AndGate$4371
    connect \B \B2
    connect \A \A1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4368
    connect \Y $auto$rtlil.cc:3572:AndGate$4369
    connect \B \B1
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4389
end
attribute \whitebox 1
attribute \area "21.270400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o31ai_4
  wire output 5 \Y
  attribute \capacitance "0.0085620000"
  wire input 4 \B1
  attribute \capacitance "0.0086850000"
  wire input 3 \A3
  attribute \capacitance "0.0084620000"
  wire input 2 \A2
  attribute \capacitance "0.0086170000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$4363
  wire $auto$rtlil.cc:3572:AndGate$4359
  wire $auto$rtlil.cc:3572:AndGate$4355
  wire $auto$rtlil.cc:3571:NotGate$4361
  wire $auto$rtlil.cc:3571:NotGate$4357
  wire $auto$rtlil.cc:3571:NotGate$4353
  wire $auto$rtlil.cc:3571:NotGate$4351
  cell $specify2 $auto$liberty.cc:754:execute$4367
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4366
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4365
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4364
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4360
    connect \Y $auto$rtlil.cc:3571:NotGate$4361
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4356
    connect \Y $auto$rtlil.cc:3571:NotGate$4357
    connect \A \A3
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4352
    connect \Y $auto$rtlil.cc:3571:NotGate$4353
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4350
    connect \Y $auto$rtlil.cc:3571:NotGate$4351
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4362
    connect \Y $auto$rtlil.cc:3574:OrGate$4363
    connect \B $auto$rtlil.cc:3571:NotGate$4361
    connect \A $auto$rtlil.cc:3572:AndGate$4359
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4358
    connect \Y $auto$rtlil.cc:3572:AndGate$4359
    connect \B $auto$rtlil.cc:3571:NotGate$4357
    connect \A $auto$rtlil.cc:3572:AndGate$4355
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4354
    connect \Y $auto$rtlil.cc:3572:AndGate$4355
    connect \B $auto$rtlil.cc:3571:NotGate$4353
    connect \A $auto$rtlil.cc:3571:NotGate$4351
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$4363
end
attribute \whitebox 1
attribute \area "12.512000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o31ai_2
  wire output 5 \Y
  attribute \capacitance "0.0044040000"
  wire input 4 \B1
  attribute \capacitance "0.0043160000"
  wire input 3 \A3
  attribute \capacitance "0.0043700000"
  wire input 2 \A2
  attribute \capacitance "0.0044550000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$4345
  wire $auto$rtlil.cc:3572:AndGate$4341
  wire $auto$rtlil.cc:3572:AndGate$4337
  wire $auto$rtlil.cc:3571:NotGate$4343
  wire $auto$rtlil.cc:3571:NotGate$4339
  wire $auto$rtlil.cc:3571:NotGate$4335
  wire $auto$rtlil.cc:3571:NotGate$4333
  cell $specify2 $auto$liberty.cc:754:execute$4349
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4348
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4347
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4346
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4342
    connect \Y $auto$rtlil.cc:3571:NotGate$4343
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4338
    connect \Y $auto$rtlil.cc:3571:NotGate$4339
    connect \A \A3
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4334
    connect \Y $auto$rtlil.cc:3571:NotGate$4335
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4332
    connect \Y $auto$rtlil.cc:3571:NotGate$4333
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4344
    connect \Y $auto$rtlil.cc:3574:OrGate$4345
    connect \B $auto$rtlil.cc:3571:NotGate$4343
    connect \A $auto$rtlil.cc:3572:AndGate$4341
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4340
    connect \Y $auto$rtlil.cc:3572:AndGate$4341
    connect \B $auto$rtlil.cc:3571:NotGate$4339
    connect \A $auto$rtlil.cc:3572:AndGate$4337
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4336
    connect \Y $auto$rtlil.cc:3572:AndGate$4337
    connect \B $auto$rtlil.cc:3571:NotGate$4335
    connect \A $auto$rtlil.cc:3571:NotGate$4333
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$4345
end
attribute \whitebox 1
attribute \area "7.5072000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o31ai_1
  wire output 5 \Y
  attribute \capacitance "0.0023300000"
  wire input 4 \B1
  attribute \capacitance "0.0024790000"
  wire input 3 \A3
  attribute \capacitance "0.0025250000"
  wire input 2 \A2
  attribute \capacitance "0.0023040000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$4327
  wire $auto$rtlil.cc:3572:AndGate$4323
  wire $auto$rtlil.cc:3572:AndGate$4319
  wire $auto$rtlil.cc:3571:NotGate$4325
  wire $auto$rtlil.cc:3571:NotGate$4321
  wire $auto$rtlil.cc:3571:NotGate$4317
  wire $auto$rtlil.cc:3571:NotGate$4315
  cell $specify2 $auto$liberty.cc:754:execute$4331
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4330
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4329
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4328
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4324
    connect \Y $auto$rtlil.cc:3571:NotGate$4325
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4320
    connect \Y $auto$rtlil.cc:3571:NotGate$4321
    connect \A \A3
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4316
    connect \Y $auto$rtlil.cc:3571:NotGate$4317
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4314
    connect \Y $auto$rtlil.cc:3571:NotGate$4315
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4326
    connect \Y $auto$rtlil.cc:3574:OrGate$4327
    connect \B $auto$rtlil.cc:3571:NotGate$4325
    connect \A $auto$rtlil.cc:3572:AndGate$4323
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4322
    connect \Y $auto$rtlil.cc:3572:AndGate$4323
    connect \B $auto$rtlil.cc:3571:NotGate$4321
    connect \A $auto$rtlil.cc:3572:AndGate$4319
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4318
    connect \Y $auto$rtlil.cc:3572:AndGate$4319
    connect \B $auto$rtlil.cc:3571:NotGate$4317
    connect \A $auto$rtlil.cc:3571:NotGate$4315
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$4327
end
attribute \whitebox 1
attribute \area "17.516800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o31a_4
  wire output 5 \X
  attribute \capacitance "0.0045730000"
  wire input 4 \B1
  attribute \capacitance "0.0042530000"
  wire input 3 \A3
  attribute \capacitance "0.0047900000"
  wire input 2 \A2
  attribute \capacitance "0.0043750000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$4309
  wire $auto$rtlil.cc:3574:OrGate$4305
  wire $auto$rtlil.cc:3572:AndGate$4307
  wire $auto$rtlil.cc:3572:AndGate$4303
  wire $auto$rtlil.cc:3572:AndGate$4301
  cell $specify2 $auto$liberty.cc:754:execute$4313
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4312
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4311
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4310
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4308
    connect \Y $auto$rtlil.cc:3574:OrGate$4309
    connect \B $auto$rtlil.cc:3572:AndGate$4307
    connect \A $auto$rtlil.cc:3574:OrGate$4305
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4304
    connect \Y $auto$rtlil.cc:3574:OrGate$4305
    connect \B $auto$rtlil.cc:3572:AndGate$4303
    connect \A $auto$rtlil.cc:3572:AndGate$4301
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4306
    connect \Y $auto$rtlil.cc:3572:AndGate$4307
    connect \B \B1
    connect \A \A3
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4302
    connect \Y $auto$rtlil.cc:3572:AndGate$4303
    connect \B \B1
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4300
    connect \Y $auto$rtlil.cc:3572:AndGate$4301
    connect \B \B1
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4309
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o31a_2
  wire output 5 \X
  attribute \capacitance "0.0023400000"
  wire input 4 \B1
  attribute \capacitance "0.0023230000"
  wire input 3 \A3
  attribute \capacitance "0.0023560000"
  wire input 2 \A2
  attribute \capacitance "0.0023680000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$4295
  wire $auto$rtlil.cc:3574:OrGate$4291
  wire $auto$rtlil.cc:3572:AndGate$4293
  wire $auto$rtlil.cc:3572:AndGate$4289
  wire $auto$rtlil.cc:3572:AndGate$4287
  cell $specify2 $auto$liberty.cc:754:execute$4299
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4298
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4297
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4296
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4294
    connect \Y $auto$rtlil.cc:3574:OrGate$4295
    connect \B $auto$rtlil.cc:3572:AndGate$4293
    connect \A $auto$rtlil.cc:3574:OrGate$4291
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4290
    connect \Y $auto$rtlil.cc:3574:OrGate$4291
    connect \B $auto$rtlil.cc:3572:AndGate$4289
    connect \A $auto$rtlil.cc:3572:AndGate$4287
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4292
    connect \Y $auto$rtlil.cc:3572:AndGate$4293
    connect \B \B1
    connect \A \A3
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4288
    connect \Y $auto$rtlil.cc:3572:AndGate$4289
    connect \B \B1
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4286
    connect \Y $auto$rtlil.cc:3572:AndGate$4287
    connect \B \B1
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4295
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o31a_1
  wire output 5 \X
  attribute \capacitance "0.0023630000"
  wire input 4 \B1
  attribute \capacitance "0.0023360000"
  wire input 3 \A3
  attribute \capacitance "0.0023650000"
  wire input 2 \A2
  attribute \capacitance "0.0023790000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$4281
  wire $auto$rtlil.cc:3574:OrGate$4277
  wire $auto$rtlil.cc:3572:AndGate$4279
  wire $auto$rtlil.cc:3572:AndGate$4275
  wire $auto$rtlil.cc:3572:AndGate$4273
  cell $specify2 $auto$liberty.cc:754:execute$4285
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4284
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4283
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4282
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4280
    connect \Y $auto$rtlil.cc:3574:OrGate$4281
    connect \B $auto$rtlil.cc:3572:AndGate$4279
    connect \A $auto$rtlil.cc:3574:OrGate$4277
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4276
    connect \Y $auto$rtlil.cc:3574:OrGate$4277
    connect \B $auto$rtlil.cc:3572:AndGate$4275
    connect \A $auto$rtlil.cc:3572:AndGate$4273
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4278
    connect \Y $auto$rtlil.cc:3572:AndGate$4279
    connect \B \B1
    connect \A \A3
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4274
    connect \Y $auto$rtlil.cc:3572:AndGate$4275
    connect \B \B1
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4272
    connect \Y $auto$rtlil.cc:3572:AndGate$4273
    connect \B \B1
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4281
end
attribute \whitebox 1
attribute \area "26.275200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o311ai_4
  wire output 5 \Y
  attribute \capacitance "0.0084520000"
  wire input 6 \C1
  attribute \capacitance "0.0084630000"
  wire input 4 \B1
  attribute \capacitance "0.0085460000"
  wire input 3 \A3
  attribute \capacitance "0.0084510000"
  wire input 2 \A2
  attribute \capacitance "0.0086430000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$4266
  wire $auto$rtlil.cc:3574:OrGate$4262
  wire $auto$rtlil.cc:3572:AndGate$4258
  wire $auto$rtlil.cc:3572:AndGate$4254
  wire $auto$rtlil.cc:3571:NotGate$4264
  wire $auto$rtlil.cc:3571:NotGate$4260
  wire $auto$rtlil.cc:3571:NotGate$4256
  wire $auto$rtlil.cc:3571:NotGate$4252
  wire $auto$rtlil.cc:3571:NotGate$4250
  cell $specify2 $auto$liberty.cc:754:execute$4271
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4270
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4269
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4268
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4267
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4263
    connect \Y $auto$rtlil.cc:3571:NotGate$4264
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4259
    connect \Y $auto$rtlil.cc:3571:NotGate$4260
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4255
    connect \Y $auto$rtlil.cc:3571:NotGate$4256
    connect \A \A3
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4251
    connect \Y $auto$rtlil.cc:3571:NotGate$4252
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4249
    connect \Y $auto$rtlil.cc:3571:NotGate$4250
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4265
    connect \Y $auto$rtlil.cc:3574:OrGate$4266
    connect \B $auto$rtlil.cc:3571:NotGate$4264
    connect \A $auto$rtlil.cc:3574:OrGate$4262
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4261
    connect \Y $auto$rtlil.cc:3574:OrGate$4262
    connect \B $auto$rtlil.cc:3571:NotGate$4260
    connect \A $auto$rtlil.cc:3572:AndGate$4258
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4257
    connect \Y $auto$rtlil.cc:3572:AndGate$4258
    connect \B $auto$rtlil.cc:3571:NotGate$4256
    connect \A $auto$rtlil.cc:3572:AndGate$4254
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4253
    connect \Y $auto$rtlil.cc:3572:AndGate$4254
    connect \B $auto$rtlil.cc:3571:NotGate$4252
    connect \A $auto$rtlil.cc:3571:NotGate$4250
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$4266
end
attribute \whitebox 1
attribute \area "16.265600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o311ai_2
  wire output 5 \Y
  attribute \capacitance "0.0043780000"
  wire input 6 \C1
  attribute \capacitance "0.0044880000"
  wire input 4 \B1
  attribute \capacitance "0.0044110000"
  wire input 3 \A3
  attribute \capacitance "0.0043630000"
  wire input 2 \A2
  attribute \capacitance "0.0044470000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$4243
  wire $auto$rtlil.cc:3574:OrGate$4239
  wire $auto$rtlil.cc:3572:AndGate$4235
  wire $auto$rtlil.cc:3572:AndGate$4231
  wire $auto$rtlil.cc:3571:NotGate$4241
  wire $auto$rtlil.cc:3571:NotGate$4237
  wire $auto$rtlil.cc:3571:NotGate$4233
  wire $auto$rtlil.cc:3571:NotGate$4229
  wire $auto$rtlil.cc:3571:NotGate$4227
  cell $specify2 $auto$liberty.cc:754:execute$4248
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4247
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4246
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4245
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4244
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4240
    connect \Y $auto$rtlil.cc:3571:NotGate$4241
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4236
    connect \Y $auto$rtlil.cc:3571:NotGate$4237
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4232
    connect \Y $auto$rtlil.cc:3571:NotGate$4233
    connect \A \A3
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4228
    connect \Y $auto$rtlil.cc:3571:NotGate$4229
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4226
    connect \Y $auto$rtlil.cc:3571:NotGate$4227
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4242
    connect \Y $auto$rtlil.cc:3574:OrGate$4243
    connect \B $auto$rtlil.cc:3571:NotGate$4241
    connect \A $auto$rtlil.cc:3574:OrGate$4239
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4238
    connect \Y $auto$rtlil.cc:3574:OrGate$4239
    connect \B $auto$rtlil.cc:3571:NotGate$4237
    connect \A $auto$rtlil.cc:3572:AndGate$4235
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4234
    connect \Y $auto$rtlil.cc:3572:AndGate$4235
    connect \B $auto$rtlil.cc:3571:NotGate$4233
    connect \A $auto$rtlil.cc:3572:AndGate$4231
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4230
    connect \Y $auto$rtlil.cc:3572:AndGate$4231
    connect \B $auto$rtlil.cc:3571:NotGate$4229
    connect \A $auto$rtlil.cc:3571:NotGate$4227
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$4243
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o311ai_1
  wire output 5 \Y
  attribute \capacitance "0.0023320000"
  wire input 6 \C1
  attribute \capacitance "0.0023410000"
  wire input 4 \B1
  attribute \capacitance "0.0023330000"
  wire input 3 \A3
  attribute \capacitance "0.0024650000"
  wire input 2 \A2
  attribute \capacitance "0.0023690000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$4220
  wire $auto$rtlil.cc:3574:OrGate$4216
  wire $auto$rtlil.cc:3572:AndGate$4212
  wire $auto$rtlil.cc:3572:AndGate$4208
  wire $auto$rtlil.cc:3571:NotGate$4218
  wire $auto$rtlil.cc:3571:NotGate$4214
  wire $auto$rtlil.cc:3571:NotGate$4210
  wire $auto$rtlil.cc:3571:NotGate$4206
  wire $auto$rtlil.cc:3571:NotGate$4204
  cell $specify2 $auto$liberty.cc:754:execute$4225
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4224
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4223
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4222
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4221
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4217
    connect \Y $auto$rtlil.cc:3571:NotGate$4218
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4213
    connect \Y $auto$rtlil.cc:3571:NotGate$4214
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4209
    connect \Y $auto$rtlil.cc:3571:NotGate$4210
    connect \A \A3
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4205
    connect \Y $auto$rtlil.cc:3571:NotGate$4206
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4203
    connect \Y $auto$rtlil.cc:3571:NotGate$4204
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4219
    connect \Y $auto$rtlil.cc:3574:OrGate$4220
    connect \B $auto$rtlil.cc:3571:NotGate$4218
    connect \A $auto$rtlil.cc:3574:OrGate$4216
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4215
    connect \Y $auto$rtlil.cc:3574:OrGate$4216
    connect \B $auto$rtlil.cc:3571:NotGate$4214
    connect \A $auto$rtlil.cc:3572:AndGate$4212
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4211
    connect \Y $auto$rtlil.cc:3572:AndGate$4212
    connect \B $auto$rtlil.cc:3571:NotGate$4210
    connect \A $auto$rtlil.cc:3572:AndGate$4208
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4207
    connect \Y $auto$rtlil.cc:3572:AndGate$4208
    connect \B $auto$rtlil.cc:3571:NotGate$4206
    connect \A $auto$rtlil.cc:3571:NotGate$4204
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$4220
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o311ai_0
  wire output 5 \Y
  attribute \capacitance "0.0017240000"
  wire input 6 \C1
  attribute \capacitance "0.0017280000"
  wire input 4 \B1
  attribute \capacitance "0.0016940000"
  wire input 3 \A3
  attribute \capacitance "0.0018750000"
  wire input 2 \A2
  attribute \capacitance "0.0017820000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$4197
  wire $auto$rtlil.cc:3574:OrGate$4193
  wire $auto$rtlil.cc:3572:AndGate$4189
  wire $auto$rtlil.cc:3572:AndGate$4185
  wire $auto$rtlil.cc:3571:NotGate$4195
  wire $auto$rtlil.cc:3571:NotGate$4191
  wire $auto$rtlil.cc:3571:NotGate$4187
  wire $auto$rtlil.cc:3571:NotGate$4183
  wire $auto$rtlil.cc:3571:NotGate$4181
  cell $specify2 $auto$liberty.cc:754:execute$4202
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4201
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4200
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4199
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4198
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4194
    connect \Y $auto$rtlil.cc:3571:NotGate$4195
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4190
    connect \Y $auto$rtlil.cc:3571:NotGate$4191
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4186
    connect \Y $auto$rtlil.cc:3571:NotGate$4187
    connect \A \A3
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4182
    connect \Y $auto$rtlil.cc:3571:NotGate$4183
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4180
    connect \Y $auto$rtlil.cc:3571:NotGate$4181
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4196
    connect \Y $auto$rtlil.cc:3574:OrGate$4197
    connect \B $auto$rtlil.cc:3571:NotGate$4195
    connect \A $auto$rtlil.cc:3574:OrGate$4193
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4192
    connect \Y $auto$rtlil.cc:3574:OrGate$4193
    connect \B $auto$rtlil.cc:3571:NotGate$4191
    connect \A $auto$rtlil.cc:3572:AndGate$4189
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4188
    connect \Y $auto$rtlil.cc:3572:AndGate$4189
    connect \B $auto$rtlil.cc:3571:NotGate$4187
    connect \A $auto$rtlil.cc:3572:AndGate$4185
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4184
    connect \Y $auto$rtlil.cc:3572:AndGate$4185
    connect \B $auto$rtlil.cc:3571:NotGate$4183
    connect \A $auto$rtlil.cc:3571:NotGate$4181
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$4197
end
attribute \whitebox 1
attribute \area "21.270400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o311a_4
  wire output 5 \X
  attribute \capacitance "0.0044320000"
  wire input 6 \C1
  attribute \capacitance "0.0044550000"
  wire input 4 \B1
  attribute \capacitance "0.0044440000"
  wire input 3 \A3
  attribute \capacitance "0.0043240000"
  wire input 2 \A2
  attribute \capacitance "0.0044250000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$4174
  wire $auto$rtlil.cc:3574:OrGate$4168
  wire $auto$rtlil.cc:3572:AndGate$4172
  wire $auto$rtlil.cc:3572:AndGate$4170
  wire $auto$rtlil.cc:3572:AndGate$4166
  wire $auto$rtlil.cc:3572:AndGate$4164
  wire $auto$rtlil.cc:3572:AndGate$4162
  wire $auto$rtlil.cc:3572:AndGate$4160
  cell $specify2 $auto$liberty.cc:754:execute$4179
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4178
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4177
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4176
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4175
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4173
    connect \Y $auto$rtlil.cc:3574:OrGate$4174
    connect \B $auto$rtlil.cc:3572:AndGate$4172
    connect \A $auto$rtlil.cc:3574:OrGate$4168
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4167
    connect \Y $auto$rtlil.cc:3574:OrGate$4168
    connect \B $auto$rtlil.cc:3572:AndGate$4166
    connect \A $auto$rtlil.cc:3572:AndGate$4162
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4171
    connect \Y $auto$rtlil.cc:3572:AndGate$4172
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$4170
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4169
    connect \Y $auto$rtlil.cc:3572:AndGate$4170
    connect \B \B1
    connect \A \A3
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4165
    connect \Y $auto$rtlil.cc:3572:AndGate$4166
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$4164
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4163
    connect \Y $auto$rtlil.cc:3572:AndGate$4164
    connect \B \B1
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4161
    connect \Y $auto$rtlil.cc:3572:AndGate$4162
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$4160
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4159
    connect \Y $auto$rtlil.cc:3572:AndGate$4160
    connect \B \B1
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4174
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o311a_2
  wire output 5 \X
  attribute \capacitance "0.0023440000"
  wire input 6 \C1
  attribute \capacitance "0.0023600000"
  wire input 4 \B1
  attribute \capacitance "0.0023420000"
  wire input 3 \A3
  attribute \capacitance "0.0023580000"
  wire input 2 \A2
  attribute \capacitance "0.0023460000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$4153
  wire $auto$rtlil.cc:3574:OrGate$4147
  wire $auto$rtlil.cc:3572:AndGate$4151
  wire $auto$rtlil.cc:3572:AndGate$4149
  wire $auto$rtlil.cc:3572:AndGate$4145
  wire $auto$rtlil.cc:3572:AndGate$4143
  wire $auto$rtlil.cc:3572:AndGate$4141
  wire $auto$rtlil.cc:3572:AndGate$4139
  cell $specify2 $auto$liberty.cc:754:execute$4158
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4157
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4156
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4155
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4154
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4152
    connect \Y $auto$rtlil.cc:3574:OrGate$4153
    connect \B $auto$rtlil.cc:3572:AndGate$4151
    connect \A $auto$rtlil.cc:3574:OrGate$4147
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4146
    connect \Y $auto$rtlil.cc:3574:OrGate$4147
    connect \B $auto$rtlil.cc:3572:AndGate$4145
    connect \A $auto$rtlil.cc:3572:AndGate$4141
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4150
    connect \Y $auto$rtlil.cc:3572:AndGate$4151
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$4149
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4148
    connect \Y $auto$rtlil.cc:3572:AndGate$4149
    connect \B \B1
    connect \A \A3
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4144
    connect \Y $auto$rtlil.cc:3572:AndGate$4145
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$4143
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4142
    connect \Y $auto$rtlil.cc:3572:AndGate$4143
    connect \B \B1
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4140
    connect \Y $auto$rtlil.cc:3572:AndGate$4141
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$4139
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4138
    connect \Y $auto$rtlil.cc:3572:AndGate$4139
    connect \B \B1
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4153
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o311a_1
  wire output 5 \X
  attribute \capacitance "0.0023650000"
  wire input 6 \C1
  attribute \capacitance "0.0023720000"
  wire input 4 \B1
  attribute \capacitance "0.0023490000"
  wire input 3 \A3
  attribute \capacitance "0.0023620000"
  wire input 2 \A2
  attribute \capacitance "0.0023510000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$4132
  wire $auto$rtlil.cc:3574:OrGate$4126
  wire $auto$rtlil.cc:3572:AndGate$4130
  wire $auto$rtlil.cc:3572:AndGate$4128
  wire $auto$rtlil.cc:3572:AndGate$4124
  wire $auto$rtlil.cc:3572:AndGate$4122
  wire $auto$rtlil.cc:3572:AndGate$4120
  wire $auto$rtlil.cc:3572:AndGate$4118
  cell $specify2 $auto$liberty.cc:754:execute$4137
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4136
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4135
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4134
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4133
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4131
    connect \Y $auto$rtlil.cc:3574:OrGate$4132
    connect \B $auto$rtlil.cc:3572:AndGate$4130
    connect \A $auto$rtlil.cc:3574:OrGate$4126
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4125
    connect \Y $auto$rtlil.cc:3574:OrGate$4126
    connect \B $auto$rtlil.cc:3572:AndGate$4124
    connect \A $auto$rtlil.cc:3572:AndGate$4120
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4129
    connect \Y $auto$rtlil.cc:3572:AndGate$4130
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$4128
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4127
    connect \Y $auto$rtlil.cc:3572:AndGate$4128
    connect \B \B1
    connect \A \A3
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4123
    connect \Y $auto$rtlil.cc:3572:AndGate$4124
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$4122
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4121
    connect \Y $auto$rtlil.cc:3572:AndGate$4122
    connect \B \B1
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4119
    connect \Y $auto$rtlil.cc:3572:AndGate$4120
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$4118
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4117
    connect \Y $auto$rtlil.cc:3572:AndGate$4118
    connect \B \B1
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4132
end
attribute \whitebox 1
attribute \area "27.526400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o2bb2ai_4
  wire output 3 \Y
  attribute \capacitance "0.0084840000"
  wire input 2 \B2
  attribute \capacitance "0.0086730000"
  wire input 1 \B1
  attribute \capacitance "0.0088120000"
  wire input 5 \A2_N
  attribute \capacitance "0.0087480000"
  wire input 4 \A1_N
  wire $auto$rtlil.cc:3574:OrGate$4112
  wire $auto$rtlil.cc:3572:AndGate$4110
  wire $auto$rtlil.cc:3572:AndGate$4108
  wire $auto$rtlil.cc:3571:NotGate$4106
  wire $auto$rtlil.cc:3571:NotGate$4104
  cell $specify2 $auto$liberty.cc:754:execute$4116
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4115
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4114
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4113
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4105
    connect \Y $auto$rtlil.cc:3571:NotGate$4106
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4103
    connect \Y $auto$rtlil.cc:3571:NotGate$4104
    connect \A \B1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4111
    connect \Y $auto$rtlil.cc:3574:OrGate$4112
    connect \B $auto$rtlil.cc:3572:AndGate$4110
    connect \A $auto$rtlil.cc:3572:AndGate$4108
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4109
    connect \Y $auto$rtlil.cc:3572:AndGate$4110
    connect \B \A2_N
    connect \A \A1_N
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4107
    connect \Y $auto$rtlil.cc:3572:AndGate$4108
    connect \B $auto$rtlil.cc:3571:NotGate$4106
    connect \A $auto$rtlil.cc:3571:NotGate$4104
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$4112
end
attribute \whitebox 1
attribute \area "15.014400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o2bb2ai_2
  wire output 3 \Y
  attribute \capacitance "0.0043440000"
  wire input 2 \B2
  attribute \capacitance "0.0048090000"
  wire input 1 \B1
  attribute \capacitance "0.0044510000"
  wire input 5 \A2_N
  attribute \capacitance "0.0049000000"
  wire input 4 \A1_N
  wire $auto$rtlil.cc:3574:OrGate$4098
  wire $auto$rtlil.cc:3572:AndGate$4096
  wire $auto$rtlil.cc:3572:AndGate$4094
  wire $auto$rtlil.cc:3571:NotGate$4092
  wire $auto$rtlil.cc:3571:NotGate$4090
  cell $specify2 $auto$liberty.cc:754:execute$4102
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4101
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4100
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4099
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4091
    connect \Y $auto$rtlil.cc:3571:NotGate$4092
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4089
    connect \Y $auto$rtlil.cc:3571:NotGate$4090
    connect \A \B1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4097
    connect \Y $auto$rtlil.cc:3574:OrGate$4098
    connect \B $auto$rtlil.cc:3572:AndGate$4096
    connect \A $auto$rtlil.cc:3572:AndGate$4094
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4095
    connect \Y $auto$rtlil.cc:3572:AndGate$4096
    connect \B \A2_N
    connect \A \A1_N
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4093
    connect \Y $auto$rtlil.cc:3572:AndGate$4094
    connect \B $auto$rtlil.cc:3571:NotGate$4092
    connect \A $auto$rtlil.cc:3571:NotGate$4090
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$4098
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o2bb2ai_1
  wire output 3 \Y
  attribute \capacitance "0.0023790000"
  wire input 2 \B2
  attribute \capacitance "0.0023240000"
  wire input 1 \B1
  attribute \capacitance "0.0025040000"
  wire input 5 \A2_N
  attribute \capacitance "0.0023580000"
  wire input 4 \A1_N
  wire $auto$rtlil.cc:3574:OrGate$4084
  wire $auto$rtlil.cc:3572:AndGate$4082
  wire $auto$rtlil.cc:3572:AndGate$4080
  wire $auto$rtlil.cc:3571:NotGate$4078
  wire $auto$rtlil.cc:3571:NotGate$4076
  cell $specify2 $auto$liberty.cc:754:execute$4088
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4087
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4086
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$4085
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4077
    connect \Y $auto$rtlil.cc:3571:NotGate$4078
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4075
    connect \Y $auto$rtlil.cc:3571:NotGate$4076
    connect \A \B1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4083
    connect \Y $auto$rtlil.cc:3574:OrGate$4084
    connect \B $auto$rtlil.cc:3572:AndGate$4082
    connect \A $auto$rtlil.cc:3572:AndGate$4080
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4081
    connect \Y $auto$rtlil.cc:3572:AndGate$4082
    connect \B \A2_N
    connect \A \A1_N
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4079
    connect \Y $auto$rtlil.cc:3572:AndGate$4080
    connect \B $auto$rtlil.cc:3571:NotGate$4078
    connect \A $auto$rtlil.cc:3571:NotGate$4076
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$4084
end
attribute \whitebox 1
attribute \area "20.019200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o2bb2a_4
  wire output 3 \X
  attribute \capacitance "0.0043550000"
  wire input 2 \B2
  attribute \capacitance "0.0048120000"
  wire input 1 \B1
  attribute \capacitance "0.0044270000"
  wire input 5 \A2_N
  attribute \capacitance "0.0048940000"
  wire input 4 \A1_N
  wire $auto$rtlil.cc:3574:OrGate$4070
  wire $auto$rtlil.cc:3574:OrGate$4064
  wire $auto$rtlil.cc:3574:OrGate$4058
  wire $auto$rtlil.cc:3572:AndGate$4068
  wire $auto$rtlil.cc:3572:AndGate$4062
  wire $auto$rtlil.cc:3572:AndGate$4056
  wire $auto$rtlil.cc:3572:AndGate$4052
  wire $auto$rtlil.cc:3571:NotGate$4066
  wire $auto$rtlil.cc:3571:NotGate$4060
  wire $auto$rtlil.cc:3571:NotGate$4054
  wire $auto$rtlil.cc:3571:NotGate$4050
  cell $specify2 $auto$liberty.cc:754:execute$4074
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4073
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4072
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4071
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4065
    connect \Y $auto$rtlil.cc:3571:NotGate$4066
    connect \A \A2_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4059
    connect \Y $auto$rtlil.cc:3571:NotGate$4060
    connect \A \A1_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4053
    connect \Y $auto$rtlil.cc:3571:NotGate$4054
    connect \A \A2_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4049
    connect \Y $auto$rtlil.cc:3571:NotGate$4050
    connect \A \A1_N
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4069
    connect \Y $auto$rtlil.cc:3574:OrGate$4070
    connect \B $auto$rtlil.cc:3572:AndGate$4068
    connect \A $auto$rtlil.cc:3574:OrGate$4064
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4063
    connect \Y $auto$rtlil.cc:3574:OrGate$4064
    connect \B $auto$rtlil.cc:3572:AndGate$4062
    connect \A $auto$rtlil.cc:3574:OrGate$4058
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4057
    connect \Y $auto$rtlil.cc:3574:OrGate$4058
    connect \B $auto$rtlil.cc:3572:AndGate$4056
    connect \A $auto$rtlil.cc:3572:AndGate$4052
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4067
    connect \Y $auto$rtlil.cc:3572:AndGate$4068
    connect \B \B2
    connect \A $auto$rtlil.cc:3571:NotGate$4066
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4061
    connect \Y $auto$rtlil.cc:3572:AndGate$4062
    connect \B \B2
    connect \A $auto$rtlil.cc:3571:NotGate$4060
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4055
    connect \Y $auto$rtlil.cc:3572:AndGate$4056
    connect \B \B1
    connect \A $auto$rtlil.cc:3571:NotGate$4054
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4051
    connect \Y $auto$rtlil.cc:3572:AndGate$4052
    connect \B \B1
    connect \A $auto$rtlil.cc:3571:NotGate$4050
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4070
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o2bb2a_2
  wire output 3 \X
  attribute \capacitance "0.0018810000"
  wire input 2 \B2
  attribute \capacitance "0.0017220000"
  wire input 1 \B1
  attribute \capacitance "0.0017540000"
  wire input 5 \A2_N
  attribute \capacitance "0.0016650000"
  wire input 4 \A1_N
  wire $auto$rtlil.cc:3574:OrGate$4044
  wire $auto$rtlil.cc:3574:OrGate$4038
  wire $auto$rtlil.cc:3574:OrGate$4032
  wire $auto$rtlil.cc:3572:AndGate$4042
  wire $auto$rtlil.cc:3572:AndGate$4036
  wire $auto$rtlil.cc:3572:AndGate$4030
  wire $auto$rtlil.cc:3572:AndGate$4026
  wire $auto$rtlil.cc:3571:NotGate$4040
  wire $auto$rtlil.cc:3571:NotGate$4034
  wire $auto$rtlil.cc:3571:NotGate$4028
  wire $auto$rtlil.cc:3571:NotGate$4024
  cell $specify2 $auto$liberty.cc:754:execute$4048
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4047
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4046
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4045
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4039
    connect \Y $auto$rtlil.cc:3571:NotGate$4040
    connect \A \A2_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4033
    connect \Y $auto$rtlil.cc:3571:NotGate$4034
    connect \A \A1_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4027
    connect \Y $auto$rtlil.cc:3571:NotGate$4028
    connect \A \A2_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4023
    connect \Y $auto$rtlil.cc:3571:NotGate$4024
    connect \A \A1_N
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4043
    connect \Y $auto$rtlil.cc:3574:OrGate$4044
    connect \B $auto$rtlil.cc:3572:AndGate$4042
    connect \A $auto$rtlil.cc:3574:OrGate$4038
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4037
    connect \Y $auto$rtlil.cc:3574:OrGate$4038
    connect \B $auto$rtlil.cc:3572:AndGate$4036
    connect \A $auto$rtlil.cc:3574:OrGate$4032
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4031
    connect \Y $auto$rtlil.cc:3574:OrGate$4032
    connect \B $auto$rtlil.cc:3572:AndGate$4030
    connect \A $auto$rtlil.cc:3572:AndGate$4026
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4041
    connect \Y $auto$rtlil.cc:3572:AndGate$4042
    connect \B \B2
    connect \A $auto$rtlil.cc:3571:NotGate$4040
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4035
    connect \Y $auto$rtlil.cc:3572:AndGate$4036
    connect \B \B2
    connect \A $auto$rtlil.cc:3571:NotGate$4034
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4029
    connect \Y $auto$rtlil.cc:3572:AndGate$4030
    connect \B \B1
    connect \A $auto$rtlil.cc:3571:NotGate$4028
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4025
    connect \Y $auto$rtlil.cc:3572:AndGate$4026
    connect \B \B1
    connect \A $auto$rtlil.cc:3571:NotGate$4024
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4044
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o2bb2a_1
  wire output 3 \X
  attribute \capacitance "0.0016130000"
  wire input 2 \B2
  attribute \capacitance "0.0014810000"
  wire input 1 \B1
  attribute \capacitance "0.0014870000"
  wire input 5 \A2_N
  attribute \capacitance "0.0013960000"
  wire input 4 \A1_N
  wire $auto$rtlil.cc:3574:OrGate$4018
  wire $auto$rtlil.cc:3574:OrGate$4012
  wire $auto$rtlil.cc:3574:OrGate$4006
  wire $auto$rtlil.cc:3572:AndGate$4016
  wire $auto$rtlil.cc:3572:AndGate$4010
  wire $auto$rtlil.cc:3572:AndGate$4004
  wire $auto$rtlil.cc:3572:AndGate$4000
  wire $auto$rtlil.cc:3571:NotGate$4014
  wire $auto$rtlil.cc:3571:NotGate$4008
  wire $auto$rtlil.cc:3571:NotGate$4002
  wire $auto$rtlil.cc:3571:NotGate$3998
  cell $specify2 $auto$liberty.cc:754:execute$4022
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4021
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4020
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$4019
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4013
    connect \Y $auto$rtlil.cc:3571:NotGate$4014
    connect \A \A2_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4007
    connect \Y $auto$rtlil.cc:3571:NotGate$4008
    connect \A \A1_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$4001
    connect \Y $auto$rtlil.cc:3571:NotGate$4002
    connect \A \A2_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3997
    connect \Y $auto$rtlil.cc:3571:NotGate$3998
    connect \A \A1_N
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4017
    connect \Y $auto$rtlil.cc:3574:OrGate$4018
    connect \B $auto$rtlil.cc:3572:AndGate$4016
    connect \A $auto$rtlil.cc:3574:OrGate$4012
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4011
    connect \Y $auto$rtlil.cc:3574:OrGate$4012
    connect \B $auto$rtlil.cc:3572:AndGate$4010
    connect \A $auto$rtlil.cc:3574:OrGate$4006
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$4005
    connect \Y $auto$rtlil.cc:3574:OrGate$4006
    connect \B $auto$rtlil.cc:3572:AndGate$4004
    connect \A $auto$rtlil.cc:3572:AndGate$4000
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4015
    connect \Y $auto$rtlil.cc:3572:AndGate$4016
    connect \B \B2
    connect \A $auto$rtlil.cc:3571:NotGate$4014
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4009
    connect \Y $auto$rtlil.cc:3572:AndGate$4010
    connect \B \B2
    connect \A $auto$rtlil.cc:3571:NotGate$4008
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$4003
    connect \Y $auto$rtlil.cc:3572:AndGate$4004
    connect \B \B1
    connect \A $auto$rtlil.cc:3571:NotGate$4002
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3999
    connect \Y $auto$rtlil.cc:3572:AndGate$4000
    connect \B \B1
    connect \A $auto$rtlil.cc:3571:NotGate$3998
  end
  connect \X $auto$rtlil.cc:3574:OrGate$4018
end
attribute \whitebox 1
attribute \area "20.019200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o22ai_4
  wire output 5 \Y
  attribute \capacitance "0.0083220000"
  wire input 4 \B2
  attribute \capacitance "0.0089300000"
  wire input 3 \B1
  attribute \capacitance "0.0084970000"
  wire input 2 \A2
  attribute \capacitance "0.0091080000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3992
  wire $auto$rtlil.cc:3572:AndGate$3990
  wire $auto$rtlil.cc:3572:AndGate$3984
  wire $auto$rtlil.cc:3571:NotGate$3988
  wire $auto$rtlil.cc:3571:NotGate$3986
  wire $auto$rtlil.cc:3571:NotGate$3982
  wire $auto$rtlil.cc:3571:NotGate$3980
  cell $specify2 $auto$liberty.cc:754:execute$3996
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3995
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3994
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3993
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3987
    connect \Y $auto$rtlil.cc:3571:NotGate$3988
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3985
    connect \Y $auto$rtlil.cc:3571:NotGate$3986
    connect \A \A1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3981
    connect \Y $auto$rtlil.cc:3571:NotGate$3982
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3979
    connect \Y $auto$rtlil.cc:3571:NotGate$3980
    connect \A \B1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3991
    connect \Y $auto$rtlil.cc:3574:OrGate$3992
    connect \B $auto$rtlil.cc:3572:AndGate$3990
    connect \A $auto$rtlil.cc:3572:AndGate$3984
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3989
    connect \Y $auto$rtlil.cc:3572:AndGate$3990
    connect \B $auto$rtlil.cc:3571:NotGate$3988
    connect \A $auto$rtlil.cc:3571:NotGate$3986
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3983
    connect \Y $auto$rtlil.cc:3572:AndGate$3984
    connect \B $auto$rtlil.cc:3571:NotGate$3982
    connect \A $auto$rtlil.cc:3571:NotGate$3980
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$3992
end
attribute \whitebox 1
attribute \area "12.512000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o22ai_2
  wire output 5 \Y
  attribute \capacitance "0.0043140000"
  wire input 4 \B2
  attribute \capacitance "0.0042990000"
  wire input 3 \B1
  attribute \capacitance "0.0043120000"
  wire input 2 \A2
  attribute \capacitance "0.0043670000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3974
  wire $auto$rtlil.cc:3572:AndGate$3972
  wire $auto$rtlil.cc:3572:AndGate$3966
  wire $auto$rtlil.cc:3571:NotGate$3970
  wire $auto$rtlil.cc:3571:NotGate$3968
  wire $auto$rtlil.cc:3571:NotGate$3964
  wire $auto$rtlil.cc:3571:NotGate$3962
  cell $specify2 $auto$liberty.cc:754:execute$3978
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3977
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3976
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3975
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3969
    connect \Y $auto$rtlil.cc:3571:NotGate$3970
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3967
    connect \Y $auto$rtlil.cc:3571:NotGate$3968
    connect \A \A1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3963
    connect \Y $auto$rtlil.cc:3571:NotGate$3964
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3961
    connect \Y $auto$rtlil.cc:3571:NotGate$3962
    connect \A \B1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3973
    connect \Y $auto$rtlil.cc:3574:OrGate$3974
    connect \B $auto$rtlil.cc:3572:AndGate$3972
    connect \A $auto$rtlil.cc:3572:AndGate$3966
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3971
    connect \Y $auto$rtlil.cc:3572:AndGate$3972
    connect \B $auto$rtlil.cc:3571:NotGate$3970
    connect \A $auto$rtlil.cc:3571:NotGate$3968
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3965
    connect \Y $auto$rtlil.cc:3572:AndGate$3966
    connect \B $auto$rtlil.cc:3571:NotGate$3964
    connect \A $auto$rtlil.cc:3571:NotGate$3962
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$3974
end
attribute \whitebox 1
attribute \area "6.2560000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o22ai_1
  wire output 5 \Y
  attribute \capacitance "0.0023630000"
  wire input 4 \B2
  attribute \capacitance "0.0024310000"
  wire input 3 \B1
  attribute \capacitance "0.0023450000"
  wire input 2 \A2
  attribute \capacitance "0.0023300000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3956
  wire $auto$rtlil.cc:3572:AndGate$3954
  wire $auto$rtlil.cc:3572:AndGate$3948
  wire $auto$rtlil.cc:3571:NotGate$3952
  wire $auto$rtlil.cc:3571:NotGate$3950
  wire $auto$rtlil.cc:3571:NotGate$3946
  wire $auto$rtlil.cc:3571:NotGate$3944
  cell $specify2 $auto$liberty.cc:754:execute$3960
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3959
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3958
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3957
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3951
    connect \Y $auto$rtlil.cc:3571:NotGate$3952
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3949
    connect \Y $auto$rtlil.cc:3571:NotGate$3950
    connect \A \A1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3945
    connect \Y $auto$rtlil.cc:3571:NotGate$3946
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3943
    connect \Y $auto$rtlil.cc:3571:NotGate$3944
    connect \A \B1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3955
    connect \Y $auto$rtlil.cc:3574:OrGate$3956
    connect \B $auto$rtlil.cc:3572:AndGate$3954
    connect \A $auto$rtlil.cc:3572:AndGate$3948
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3953
    connect \Y $auto$rtlil.cc:3572:AndGate$3954
    connect \B $auto$rtlil.cc:3571:NotGate$3952
    connect \A $auto$rtlil.cc:3571:NotGate$3950
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3947
    connect \Y $auto$rtlil.cc:3572:AndGate$3948
    connect \B $auto$rtlil.cc:3571:NotGate$3946
    connect \A $auto$rtlil.cc:3571:NotGate$3944
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$3956
end
attribute \whitebox 1
attribute \area "17.516800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o22a_4
  wire output 5 \X
  attribute \capacitance "0.0043130000"
  wire input 4 \B2
  attribute \capacitance "0.0048190000"
  wire input 3 \B1
  attribute \capacitance "0.0043350000"
  wire input 2 \A2
  attribute \capacitance "0.0047950000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3938
  wire $auto$rtlil.cc:3574:OrGate$3934
  wire $auto$rtlil.cc:3574:OrGate$3930
  wire $auto$rtlil.cc:3572:AndGate$3936
  wire $auto$rtlil.cc:3572:AndGate$3932
  wire $auto$rtlil.cc:3572:AndGate$3928
  wire $auto$rtlil.cc:3572:AndGate$3926
  cell $specify2 $auto$liberty.cc:754:execute$3942
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3941
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3940
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3939
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3937
    connect \Y $auto$rtlil.cc:3574:OrGate$3938
    connect \B $auto$rtlil.cc:3572:AndGate$3936
    connect \A $auto$rtlil.cc:3574:OrGate$3934
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3933
    connect \Y $auto$rtlil.cc:3574:OrGate$3934
    connect \B $auto$rtlil.cc:3572:AndGate$3932
    connect \A $auto$rtlil.cc:3574:OrGate$3930
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3929
    connect \Y $auto$rtlil.cc:3574:OrGate$3930
    connect \B $auto$rtlil.cc:3572:AndGate$3928
    connect \A $auto$rtlil.cc:3572:AndGate$3926
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3935
    connect \Y $auto$rtlil.cc:3572:AndGate$3936
    connect \B \B2
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3931
    connect \Y $auto$rtlil.cc:3572:AndGate$3932
    connect \B \B2
    connect \A \A1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3927
    connect \Y $auto$rtlil.cc:3572:AndGate$3928
    connect \B \B1
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3925
    connect \Y $auto$rtlil.cc:3572:AndGate$3926
    connect \B \B1
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$3938
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o22a_2
  wire output 5 \X
  attribute \capacitance "0.0023440000"
  wire input 4 \B2
  attribute \capacitance "0.0023890000"
  wire input 3 \B1
  attribute \capacitance "0.0023550000"
  wire input 2 \A2
  attribute \capacitance "0.0023490000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3920
  wire $auto$rtlil.cc:3574:OrGate$3916
  wire $auto$rtlil.cc:3574:OrGate$3912
  wire $auto$rtlil.cc:3572:AndGate$3918
  wire $auto$rtlil.cc:3572:AndGate$3914
  wire $auto$rtlil.cc:3572:AndGate$3910
  wire $auto$rtlil.cc:3572:AndGate$3908
  cell $specify2 $auto$liberty.cc:754:execute$3924
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3923
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3922
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3921
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3919
    connect \Y $auto$rtlil.cc:3574:OrGate$3920
    connect \B $auto$rtlil.cc:3572:AndGate$3918
    connect \A $auto$rtlil.cc:3574:OrGate$3916
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3915
    connect \Y $auto$rtlil.cc:3574:OrGate$3916
    connect \B $auto$rtlil.cc:3572:AndGate$3914
    connect \A $auto$rtlil.cc:3574:OrGate$3912
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3911
    connect \Y $auto$rtlil.cc:3574:OrGate$3912
    connect \B $auto$rtlil.cc:3572:AndGate$3910
    connect \A $auto$rtlil.cc:3572:AndGate$3908
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3917
    connect \Y $auto$rtlil.cc:3572:AndGate$3918
    connect \B \B2
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3913
    connect \Y $auto$rtlil.cc:3572:AndGate$3914
    connect \B \B2
    connect \A \A1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3909
    connect \Y $auto$rtlil.cc:3572:AndGate$3910
    connect \B \B1
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3907
    connect \Y $auto$rtlil.cc:3572:AndGate$3908
    connect \B \B1
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$3920
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o22a_1
  wire output 5 \X
  attribute \capacitance "0.0023640000"
  wire input 4 \B2
  attribute \capacitance "0.0024050000"
  wire input 3 \B1
  attribute \capacitance "0.0024230000"
  wire input 2 \A2
  attribute \capacitance "0.0023540000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3902
  wire $auto$rtlil.cc:3574:OrGate$3898
  wire $auto$rtlil.cc:3574:OrGate$3894
  wire $auto$rtlil.cc:3572:AndGate$3900
  wire $auto$rtlil.cc:3572:AndGate$3896
  wire $auto$rtlil.cc:3572:AndGate$3892
  wire $auto$rtlil.cc:3572:AndGate$3890
  cell $specify2 $auto$liberty.cc:754:execute$3906
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3905
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3904
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3903
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3901
    connect \Y $auto$rtlil.cc:3574:OrGate$3902
    connect \B $auto$rtlil.cc:3572:AndGate$3900
    connect \A $auto$rtlil.cc:3574:OrGate$3898
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3897
    connect \Y $auto$rtlil.cc:3574:OrGate$3898
    connect \B $auto$rtlil.cc:3572:AndGate$3896
    connect \A $auto$rtlil.cc:3574:OrGate$3894
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3893
    connect \Y $auto$rtlil.cc:3574:OrGate$3894
    connect \B $auto$rtlil.cc:3572:AndGate$3892
    connect \A $auto$rtlil.cc:3572:AndGate$3890
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3899
    connect \Y $auto$rtlil.cc:3572:AndGate$3900
    connect \B \B2
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3895
    connect \Y $auto$rtlil.cc:3572:AndGate$3896
    connect \B \B2
    connect \A \A1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3891
    connect \Y $auto$rtlil.cc:3572:AndGate$3892
    connect \B \B1
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3889
    connect \Y $auto$rtlil.cc:3572:AndGate$3890
    connect \B \B1
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$3902
end
attribute \whitebox 1
attribute \area "26.275200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o221ai_4
  wire output 5 \Y
  attribute \capacitance "0.0084170000"
  wire input 6 \C1
  attribute \capacitance "0.0081250000"
  wire input 4 \B2
  attribute \capacitance "0.0089150000"
  wire input 3 \B1
  attribute \capacitance "0.0084800000"
  wire input 2 \A2
  attribute \capacitance "0.0091070000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3883
  wire $auto$rtlil.cc:3574:OrGate$3879
  wire $auto$rtlil.cc:3572:AndGate$3877
  wire $auto$rtlil.cc:3572:AndGate$3871
  wire $auto$rtlil.cc:3571:NotGate$3881
  wire $auto$rtlil.cc:3571:NotGate$3875
  wire $auto$rtlil.cc:3571:NotGate$3873
  wire $auto$rtlil.cc:3571:NotGate$3869
  wire $auto$rtlil.cc:3571:NotGate$3867
  cell $specify2 $auto$liberty.cc:754:execute$3888
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3887
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3886
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3885
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3884
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3880
    connect \Y $auto$rtlil.cc:3571:NotGate$3881
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3874
    connect \Y $auto$rtlil.cc:3571:NotGate$3875
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3872
    connect \Y $auto$rtlil.cc:3571:NotGate$3873
    connect \A \A1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3868
    connect \Y $auto$rtlil.cc:3571:NotGate$3869
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3866
    connect \Y $auto$rtlil.cc:3571:NotGate$3867
    connect \A \B1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3882
    connect \Y $auto$rtlil.cc:3574:OrGate$3883
    connect \B $auto$rtlil.cc:3571:NotGate$3881
    connect \A $auto$rtlil.cc:3574:OrGate$3879
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3878
    connect \Y $auto$rtlil.cc:3574:OrGate$3879
    connect \B $auto$rtlil.cc:3572:AndGate$3877
    connect \A $auto$rtlil.cc:3572:AndGate$3871
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3876
    connect \Y $auto$rtlil.cc:3572:AndGate$3877
    connect \B $auto$rtlil.cc:3571:NotGate$3875
    connect \A $auto$rtlil.cc:3571:NotGate$3873
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3870
    connect \Y $auto$rtlil.cc:3572:AndGate$3871
    connect \B $auto$rtlil.cc:3571:NotGate$3869
    connect \A $auto$rtlil.cc:3571:NotGate$3867
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$3883
end
attribute \whitebox 1
attribute \area "15.014400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o221ai_2
  wire output 5 \Y
  attribute \capacitance "0.0042400000"
  wire input 6 \C1
  attribute \capacitance "0.0042780000"
  wire input 4 \B2
  attribute \capacitance "0.0048790000"
  wire input 3 \B1
  attribute \capacitance "0.0043180000"
  wire input 2 \A2
  attribute \capacitance "0.0047770000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3860
  wire $auto$rtlil.cc:3574:OrGate$3856
  wire $auto$rtlil.cc:3572:AndGate$3854
  wire $auto$rtlil.cc:3572:AndGate$3848
  wire $auto$rtlil.cc:3571:NotGate$3858
  wire $auto$rtlil.cc:3571:NotGate$3852
  wire $auto$rtlil.cc:3571:NotGate$3850
  wire $auto$rtlil.cc:3571:NotGate$3846
  wire $auto$rtlil.cc:3571:NotGate$3844
  cell $specify2 $auto$liberty.cc:754:execute$3865
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3864
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3863
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3862
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3861
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3857
    connect \Y $auto$rtlil.cc:3571:NotGate$3858
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3851
    connect \Y $auto$rtlil.cc:3571:NotGate$3852
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3849
    connect \Y $auto$rtlil.cc:3571:NotGate$3850
    connect \A \A1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3845
    connect \Y $auto$rtlil.cc:3571:NotGate$3846
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3843
    connect \Y $auto$rtlil.cc:3571:NotGate$3844
    connect \A \B1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3859
    connect \Y $auto$rtlil.cc:3574:OrGate$3860
    connect \B $auto$rtlil.cc:3571:NotGate$3858
    connect \A $auto$rtlil.cc:3574:OrGate$3856
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3855
    connect \Y $auto$rtlil.cc:3574:OrGate$3856
    connect \B $auto$rtlil.cc:3572:AndGate$3854
    connect \A $auto$rtlil.cc:3572:AndGate$3848
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3853
    connect \Y $auto$rtlil.cc:3572:AndGate$3854
    connect \B $auto$rtlil.cc:3571:NotGate$3852
    connect \A $auto$rtlil.cc:3571:NotGate$3850
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3847
    connect \Y $auto$rtlil.cc:3572:AndGate$3848
    connect \B $auto$rtlil.cc:3571:NotGate$3846
    connect \A $auto$rtlil.cc:3571:NotGate$3844
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$3860
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o221ai_1
  wire output 5 \Y
  attribute \capacitance "0.0022480000"
  wire input 6 \C1
  attribute \capacitance "0.0023020000"
  wire input 4 \B2
  attribute \capacitance "0.0023190000"
  wire input 3 \B1
  attribute \capacitance "0.0023230000"
  wire input 2 \A2
  attribute \capacitance "0.0023270000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3837
  wire $auto$rtlil.cc:3574:OrGate$3833
  wire $auto$rtlil.cc:3572:AndGate$3831
  wire $auto$rtlil.cc:3572:AndGate$3825
  wire $auto$rtlil.cc:3571:NotGate$3835
  wire $auto$rtlil.cc:3571:NotGate$3829
  wire $auto$rtlil.cc:3571:NotGate$3827
  wire $auto$rtlil.cc:3571:NotGate$3823
  wire $auto$rtlil.cc:3571:NotGate$3821
  cell $specify2 $auto$liberty.cc:754:execute$3842
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3841
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3840
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3839
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3838
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3834
    connect \Y $auto$rtlil.cc:3571:NotGate$3835
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3828
    connect \Y $auto$rtlil.cc:3571:NotGate$3829
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3826
    connect \Y $auto$rtlil.cc:3571:NotGate$3827
    connect \A \A1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3822
    connect \Y $auto$rtlil.cc:3571:NotGate$3823
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3820
    connect \Y $auto$rtlil.cc:3571:NotGate$3821
    connect \A \B1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3836
    connect \Y $auto$rtlil.cc:3574:OrGate$3837
    connect \B $auto$rtlil.cc:3571:NotGate$3835
    connect \A $auto$rtlil.cc:3574:OrGate$3833
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3832
    connect \Y $auto$rtlil.cc:3574:OrGate$3833
    connect \B $auto$rtlil.cc:3572:AndGate$3831
    connect \A $auto$rtlil.cc:3572:AndGate$3825
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3830
    connect \Y $auto$rtlil.cc:3572:AndGate$3831
    connect \B $auto$rtlil.cc:3571:NotGate$3829
    connect \A $auto$rtlil.cc:3571:NotGate$3827
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3824
    connect \Y $auto$rtlil.cc:3572:AndGate$3825
    connect \B $auto$rtlil.cc:3571:NotGate$3823
    connect \A $auto$rtlil.cc:3571:NotGate$3821
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$3837
end
attribute \whitebox 1
attribute \area "20.019200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o221a_4
  wire output 5 \X
  attribute \capacitance "0.0043050000"
  wire input 6 \C1
  attribute \capacitance "0.0042740000"
  wire input 4 \B2
  attribute \capacitance "0.0047430000"
  wire input 3 \B1
  attribute \capacitance "0.0043010000"
  wire input 2 \A2
  attribute \capacitance "0.0048640000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3814
  wire $auto$rtlil.cc:3574:OrGate$3808
  wire $auto$rtlil.cc:3574:OrGate$3802
  wire $auto$rtlil.cc:3572:AndGate$3812
  wire $auto$rtlil.cc:3572:AndGate$3810
  wire $auto$rtlil.cc:3572:AndGate$3806
  wire $auto$rtlil.cc:3572:AndGate$3804
  wire $auto$rtlil.cc:3572:AndGate$3800
  wire $auto$rtlil.cc:3572:AndGate$3798
  wire $auto$rtlil.cc:3572:AndGate$3796
  wire $auto$rtlil.cc:3572:AndGate$3794
  cell $specify2 $auto$liberty.cc:754:execute$3819
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3818
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3817
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3816
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3815
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3813
    connect \Y $auto$rtlil.cc:3574:OrGate$3814
    connect \B $auto$rtlil.cc:3572:AndGate$3812
    connect \A $auto$rtlil.cc:3574:OrGate$3808
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3807
    connect \Y $auto$rtlil.cc:3574:OrGate$3808
    connect \B $auto$rtlil.cc:3572:AndGate$3806
    connect \A $auto$rtlil.cc:3574:OrGate$3802
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3801
    connect \Y $auto$rtlil.cc:3574:OrGate$3802
    connect \B $auto$rtlil.cc:3572:AndGate$3800
    connect \A $auto$rtlil.cc:3572:AndGate$3796
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3811
    connect \Y $auto$rtlil.cc:3572:AndGate$3812
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$3810
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3809
    connect \Y $auto$rtlil.cc:3572:AndGate$3810
    connect \B \B2
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3805
    connect \Y $auto$rtlil.cc:3572:AndGate$3806
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$3804
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3803
    connect \Y $auto$rtlil.cc:3572:AndGate$3804
    connect \B \B2
    connect \A \A1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3799
    connect \Y $auto$rtlil.cc:3572:AndGate$3800
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$3798
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3797
    connect \Y $auto$rtlil.cc:3572:AndGate$3798
    connect \B \B1
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3795
    connect \Y $auto$rtlil.cc:3572:AndGate$3796
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$3794
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3793
    connect \Y $auto$rtlil.cc:3572:AndGate$3794
    connect \B \B1
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$3814
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o221a_2
  wire output 5 \X
  attribute \capacitance "0.0023120000"
  wire input 6 \C1
  attribute \capacitance "0.0023400000"
  wire input 4 \B2
  attribute \capacitance "0.0023330000"
  wire input 3 \B1
  attribute \capacitance "0.0023810000"
  wire input 2 \A2
  attribute \capacitance "0.0023740000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3787
  wire $auto$rtlil.cc:3574:OrGate$3781
  wire $auto$rtlil.cc:3574:OrGate$3775
  wire $auto$rtlil.cc:3572:AndGate$3785
  wire $auto$rtlil.cc:3572:AndGate$3783
  wire $auto$rtlil.cc:3572:AndGate$3779
  wire $auto$rtlil.cc:3572:AndGate$3777
  wire $auto$rtlil.cc:3572:AndGate$3773
  wire $auto$rtlil.cc:3572:AndGate$3771
  wire $auto$rtlil.cc:3572:AndGate$3769
  wire $auto$rtlil.cc:3572:AndGate$3767
  cell $specify2 $auto$liberty.cc:754:execute$3792
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3791
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3790
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3789
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3788
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3786
    connect \Y $auto$rtlil.cc:3574:OrGate$3787
    connect \B $auto$rtlil.cc:3572:AndGate$3785
    connect \A $auto$rtlil.cc:3574:OrGate$3781
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3780
    connect \Y $auto$rtlil.cc:3574:OrGate$3781
    connect \B $auto$rtlil.cc:3572:AndGate$3779
    connect \A $auto$rtlil.cc:3574:OrGate$3775
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3774
    connect \Y $auto$rtlil.cc:3574:OrGate$3775
    connect \B $auto$rtlil.cc:3572:AndGate$3773
    connect \A $auto$rtlil.cc:3572:AndGate$3769
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3784
    connect \Y $auto$rtlil.cc:3572:AndGate$3785
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$3783
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3782
    connect \Y $auto$rtlil.cc:3572:AndGate$3783
    connect \B \B2
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3778
    connect \Y $auto$rtlil.cc:3572:AndGate$3779
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$3777
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3776
    connect \Y $auto$rtlil.cc:3572:AndGate$3777
    connect \B \B2
    connect \A \A1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3772
    connect \Y $auto$rtlil.cc:3572:AndGate$3773
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$3771
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3770
    connect \Y $auto$rtlil.cc:3572:AndGate$3771
    connect \B \B1
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3768
    connect \Y $auto$rtlil.cc:3572:AndGate$3769
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$3767
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3766
    connect \Y $auto$rtlil.cc:3572:AndGate$3767
    connect \B \B1
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$3787
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o221a_1
  wire output 5 \X
  attribute \capacitance "0.0023180000"
  wire input 6 \C1
  attribute \capacitance "0.0023550000"
  wire input 4 \B2
  attribute \capacitance "0.0023410000"
  wire input 3 \B1
  attribute \capacitance "0.0024010000"
  wire input 2 \A2
  attribute \capacitance "0.0023800000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3760
  wire $auto$rtlil.cc:3574:OrGate$3754
  wire $auto$rtlil.cc:3574:OrGate$3748
  wire $auto$rtlil.cc:3572:AndGate$3758
  wire $auto$rtlil.cc:3572:AndGate$3756
  wire $auto$rtlil.cc:3572:AndGate$3752
  wire $auto$rtlil.cc:3572:AndGate$3750
  wire $auto$rtlil.cc:3572:AndGate$3746
  wire $auto$rtlil.cc:3572:AndGate$3744
  wire $auto$rtlil.cc:3572:AndGate$3742
  wire $auto$rtlil.cc:3572:AndGate$3740
  cell $specify2 $auto$liberty.cc:754:execute$3765
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3764
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3763
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3762
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3761
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3759
    connect \Y $auto$rtlil.cc:3574:OrGate$3760
    connect \B $auto$rtlil.cc:3572:AndGate$3758
    connect \A $auto$rtlil.cc:3574:OrGate$3754
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3753
    connect \Y $auto$rtlil.cc:3574:OrGate$3754
    connect \B $auto$rtlil.cc:3572:AndGate$3752
    connect \A $auto$rtlil.cc:3574:OrGate$3748
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3747
    connect \Y $auto$rtlil.cc:3574:OrGate$3748
    connect \B $auto$rtlil.cc:3572:AndGate$3746
    connect \A $auto$rtlil.cc:3572:AndGate$3742
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3757
    connect \Y $auto$rtlil.cc:3572:AndGate$3758
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$3756
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3755
    connect \Y $auto$rtlil.cc:3572:AndGate$3756
    connect \B \B2
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3751
    connect \Y $auto$rtlil.cc:3572:AndGate$3752
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$3750
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3749
    connect \Y $auto$rtlil.cc:3572:AndGate$3750
    connect \B \B2
    connect \A \A1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3745
    connect \Y $auto$rtlil.cc:3572:AndGate$3746
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$3744
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3743
    connect \Y $auto$rtlil.cc:3572:AndGate$3744
    connect \B \B1
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3741
    connect \Y $auto$rtlil.cc:3572:AndGate$3742
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$3740
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3739
    connect \Y $auto$rtlil.cc:3572:AndGate$3740
    connect \B \B1
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$3760
end
attribute \whitebox 1
attribute \area "18.768000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o21bai_4
  wire output 3 \Y
  attribute \capacitance "0.0023560000"
  wire input 4 \B1_N
  attribute \capacitance "0.0085010000"
  wire input 2 \A2
  attribute \capacitance "0.0088780000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3735
  wire $auto$rtlil.cc:3572:AndGate$3733
  wire $auto$rtlil.cc:3571:NotGate$3731
  wire $auto$rtlil.cc:3571:NotGate$3729
  cell $specify2 $auto$liberty.cc:754:execute$3738
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3737
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3736
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3730
    connect \Y $auto$rtlil.cc:3571:NotGate$3731
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3728
    connect \Y $auto$rtlil.cc:3571:NotGate$3729
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3734
    connect \Y $auto$rtlil.cc:3574:OrGate$3735
    connect \B \B1_N
    connect \A $auto$rtlil.cc:3572:AndGate$3733
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3732
    connect \Y $auto$rtlil.cc:3572:AndGate$3733
    connect \B $auto$rtlil.cc:3571:NotGate$3731
    connect \A $auto$rtlil.cc:3571:NotGate$3729
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$3735
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o21bai_2
  wire output 3 \Y
  attribute \capacitance "0.0013440000"
  wire input 4 \B1_N
  attribute \capacitance "0.0044110000"
  wire input 2 \A2
  attribute \capacitance "0.0043790000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3724
  wire $auto$rtlil.cc:3572:AndGate$3722
  wire $auto$rtlil.cc:3571:NotGate$3720
  wire $auto$rtlil.cc:3571:NotGate$3718
  cell $specify2 $auto$liberty.cc:754:execute$3727
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3726
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3725
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3719
    connect \Y $auto$rtlil.cc:3571:NotGate$3720
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3717
    connect \Y $auto$rtlil.cc:3571:NotGate$3718
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3723
    connect \Y $auto$rtlil.cc:3574:OrGate$3724
    connect \B \B1_N
    connect \A $auto$rtlil.cc:3572:AndGate$3722
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3721
    connect \Y $auto$rtlil.cc:3572:AndGate$3722
    connect \B $auto$rtlil.cc:3571:NotGate$3720
    connect \A $auto$rtlil.cc:3571:NotGate$3718
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$3724
end
attribute \whitebox 1
attribute \area "7.5072000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o21bai_1
  wire output 3 \Y
  attribute \capacitance "0.0016960000"
  wire input 4 \B1_N
  attribute \capacitance "0.0023380000"
  wire input 2 \A2
  attribute \capacitance "0.0023460000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3713
  wire $auto$rtlil.cc:3572:AndGate$3711
  wire $auto$rtlil.cc:3571:NotGate$3709
  wire $auto$rtlil.cc:3571:NotGate$3707
  cell $specify2 $auto$liberty.cc:754:execute$3716
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3715
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3714
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3708
    connect \Y $auto$rtlil.cc:3571:NotGate$3709
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3706
    connect \Y $auto$rtlil.cc:3571:NotGate$3707
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3712
    connect \Y $auto$rtlil.cc:3574:OrGate$3713
    connect \B \B1_N
    connect \A $auto$rtlil.cc:3572:AndGate$3711
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3710
    connect \Y $auto$rtlil.cc:3572:AndGate$3711
    connect \B $auto$rtlil.cc:3571:NotGate$3709
    connect \A $auto$rtlil.cc:3571:NotGate$3707
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$3713
end
attribute \whitebox 1
attribute \area "16.265600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o21ba_4
  wire output 3 \X
  attribute \capacitance "0.0023920000"
  wire input 4 \B1_N
  attribute \capacitance "0.0043840000"
  wire input 2 \A2
  attribute \capacitance "0.0043960000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3702
  wire $auto$rtlil.cc:3572:AndGate$3700
  wire $auto$rtlil.cc:3572:AndGate$3696
  wire $auto$rtlil.cc:3571:NotGate$3698
  wire $auto$rtlil.cc:3571:NotGate$3694
  cell $specify2 $auto$liberty.cc:754:execute$3705
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3704
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3703
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3697
    connect \Y $auto$rtlil.cc:3571:NotGate$3698
    connect \A \B1_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3693
    connect \Y $auto$rtlil.cc:3571:NotGate$3694
    connect \A \B1_N
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3701
    connect \Y $auto$rtlil.cc:3574:OrGate$3702
    connect \B $auto$rtlil.cc:3572:AndGate$3700
    connect \A $auto$rtlil.cc:3572:AndGate$3696
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3699
    connect \Y $auto$rtlil.cc:3572:AndGate$3700
    connect \B $auto$rtlil.cc:3571:NotGate$3698
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3695
    connect \Y $auto$rtlil.cc:3572:AndGate$3696
    connect \B $auto$rtlil.cc:3571:NotGate$3694
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$3702
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o21ba_2
  wire output 3 \X
  attribute \capacitance "0.0013850000"
  wire input 4 \B1_N
  attribute \capacitance "0.0023780000"
  wire input 2 \A2
  attribute \capacitance "0.0023900000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3689
  wire $auto$rtlil.cc:3572:AndGate$3687
  wire $auto$rtlil.cc:3572:AndGate$3683
  wire $auto$rtlil.cc:3571:NotGate$3685
  wire $auto$rtlil.cc:3571:NotGate$3681
  cell $specify2 $auto$liberty.cc:754:execute$3692
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3691
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3690
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3684
    connect \Y $auto$rtlil.cc:3571:NotGate$3685
    connect \A \B1_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3680
    connect \Y $auto$rtlil.cc:3571:NotGate$3681
    connect \A \B1_N
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3688
    connect \Y $auto$rtlil.cc:3574:OrGate$3689
    connect \B $auto$rtlil.cc:3572:AndGate$3687
    connect \A $auto$rtlil.cc:3572:AndGate$3683
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3686
    connect \Y $auto$rtlil.cc:3572:AndGate$3687
    connect \B $auto$rtlil.cc:3571:NotGate$3685
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3682
    connect \Y $auto$rtlil.cc:3572:AndGate$3683
    connect \B $auto$rtlil.cc:3571:NotGate$3681
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$3689
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o21ba_1
  wire output 3 \X
  attribute \capacitance "0.0013550000"
  wire input 4 \B1_N
  attribute \capacitance "0.0024160000"
  wire input 2 \A2
  attribute \capacitance "0.0023960000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3676
  wire $auto$rtlil.cc:3572:AndGate$3674
  wire $auto$rtlil.cc:3572:AndGate$3670
  wire $auto$rtlil.cc:3571:NotGate$3672
  wire $auto$rtlil.cc:3571:NotGate$3668
  cell $specify2 $auto$liberty.cc:754:execute$3679
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3678
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3677
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3671
    connect \Y $auto$rtlil.cc:3571:NotGate$3672
    connect \A \B1_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3667
    connect \Y $auto$rtlil.cc:3571:NotGate$3668
    connect \A \B1_N
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3675
    connect \Y $auto$rtlil.cc:3574:OrGate$3676
    connect \B $auto$rtlil.cc:3572:AndGate$3674
    connect \A $auto$rtlil.cc:3572:AndGate$3670
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3673
    connect \Y $auto$rtlil.cc:3572:AndGate$3674
    connect \B $auto$rtlil.cc:3571:NotGate$3672
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3669
    connect \Y $auto$rtlil.cc:3572:AndGate$3670
    connect \B $auto$rtlil.cc:3571:NotGate$3668
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$3676
end
attribute \whitebox 1
attribute \area "16.265600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o21ai_4
  wire output 4 \Y
  attribute \capacitance "0.0086920000"
  wire input 3 \B1
  attribute \capacitance "0.0084740000"
  wire input 2 \A2
  attribute \capacitance "0.0091440000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3663
  wire $auto$rtlil.cc:3572:AndGate$3659
  wire $auto$rtlil.cc:3571:NotGate$3661
  wire $auto$rtlil.cc:3571:NotGate$3657
  wire $auto$rtlil.cc:3571:NotGate$3655
  cell $specify2 $auto$liberty.cc:754:execute$3666
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3665
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3664
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3660
    connect \Y $auto$rtlil.cc:3571:NotGate$3661
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3656
    connect \Y $auto$rtlil.cc:3571:NotGate$3657
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3654
    connect \Y $auto$rtlil.cc:3571:NotGate$3655
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3662
    connect \Y $auto$rtlil.cc:3574:OrGate$3663
    connect \B $auto$rtlil.cc:3571:NotGate$3661
    connect \A $auto$rtlil.cc:3572:AndGate$3659
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3658
    connect \Y $auto$rtlil.cc:3572:AndGate$3659
    connect \B $auto$rtlil.cc:3571:NotGate$3657
    connect \A $auto$rtlil.cc:3571:NotGate$3655
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$3663
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o21ai_2
  wire output 4 \Y
  attribute \capacitance "0.0043790000"
  wire input 3 \B1
  attribute \capacitance "0.0044220000"
  wire input 2 \A2
  attribute \capacitance "0.0048320000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3650
  wire $auto$rtlil.cc:3572:AndGate$3646
  wire $auto$rtlil.cc:3571:NotGate$3648
  wire $auto$rtlil.cc:3571:NotGate$3644
  wire $auto$rtlil.cc:3571:NotGate$3642
  cell $specify2 $auto$liberty.cc:754:execute$3653
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3652
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3651
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3647
    connect \Y $auto$rtlil.cc:3571:NotGate$3648
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3643
    connect \Y $auto$rtlil.cc:3571:NotGate$3644
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3641
    connect \Y $auto$rtlil.cc:3571:NotGate$3642
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3649
    connect \Y $auto$rtlil.cc:3574:OrGate$3650
    connect \B $auto$rtlil.cc:3571:NotGate$3648
    connect \A $auto$rtlil.cc:3572:AndGate$3646
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3645
    connect \Y $auto$rtlil.cc:3572:AndGate$3646
    connect \B $auto$rtlil.cc:3571:NotGate$3644
    connect \A $auto$rtlil.cc:3571:NotGate$3642
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$3650
end
attribute \whitebox 1
attribute \area "5.0048000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o21ai_1
  wire output 4 \Y
  attribute \capacitance "0.0019960000"
  wire input 3 \B1
  attribute \capacitance "0.0024590000"
  wire input 2 \A2
  attribute \capacitance "0.0023350000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3637
  wire $auto$rtlil.cc:3572:AndGate$3633
  wire $auto$rtlil.cc:3571:NotGate$3635
  wire $auto$rtlil.cc:3571:NotGate$3631
  wire $auto$rtlil.cc:3571:NotGate$3629
  cell $specify2 $auto$liberty.cc:754:execute$3640
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3639
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3638
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3634
    connect \Y $auto$rtlil.cc:3571:NotGate$3635
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3630
    connect \Y $auto$rtlil.cc:3571:NotGate$3631
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3628
    connect \Y $auto$rtlil.cc:3571:NotGate$3629
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3636
    connect \Y $auto$rtlil.cc:3574:OrGate$3637
    connect \B $auto$rtlil.cc:3571:NotGate$3635
    connect \A $auto$rtlil.cc:3572:AndGate$3633
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3632
    connect \Y $auto$rtlil.cc:3572:AndGate$3633
    connect \B $auto$rtlil.cc:3571:NotGate$3631
    connect \A $auto$rtlil.cc:3571:NotGate$3629
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$3637
end
attribute \whitebox 1
attribute \area "5.0048000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o21ai_0
  wire output 4 \Y
  attribute \capacitance "0.0016580000"
  wire input 3 \B1
  attribute \capacitance "0.0017060000"
  wire input 2 \A2
  attribute \capacitance "0.0017470000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3624
  wire $auto$rtlil.cc:3572:AndGate$3620
  wire $auto$rtlil.cc:3571:NotGate$3622
  wire $auto$rtlil.cc:3571:NotGate$3618
  wire $auto$rtlil.cc:3571:NotGate$3616
  cell $specify2 $auto$liberty.cc:754:execute$3627
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3626
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3625
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3621
    connect \Y $auto$rtlil.cc:3571:NotGate$3622
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3617
    connect \Y $auto$rtlil.cc:3571:NotGate$3618
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3615
    connect \Y $auto$rtlil.cc:3571:NotGate$3616
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3623
    connect \Y $auto$rtlil.cc:3574:OrGate$3624
    connect \B $auto$rtlil.cc:3571:NotGate$3622
    connect \A $auto$rtlil.cc:3572:AndGate$3620
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3619
    connect \Y $auto$rtlil.cc:3572:AndGate$3620
    connect \B $auto$rtlil.cc:3571:NotGate$3618
    connect \A $auto$rtlil.cc:3571:NotGate$3616
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$3624
end
attribute \whitebox 1
attribute \area "15.014400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o21a_4
  wire output 4 \X
  attribute \capacitance "0.0045100000"
  wire input 3 \B1
  attribute \capacitance "0.0044330000"
  wire input 2 \A2
  attribute \capacitance "0.0048480000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3611
  wire $auto$rtlil.cc:3572:AndGate$3609
  wire $auto$rtlil.cc:3572:AndGate$3607
  cell $specify2 $auto$liberty.cc:754:execute$3614
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3613
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3612
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3610
    connect \Y $auto$rtlil.cc:3574:OrGate$3611
    connect \B $auto$rtlil.cc:3572:AndGate$3609
    connect \A $auto$rtlil.cc:3572:AndGate$3607
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3608
    connect \Y $auto$rtlil.cc:3572:AndGate$3609
    connect \B \B1
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3606
    connect \Y $auto$rtlil.cc:3572:AndGate$3607
    connect \B \B1
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$3611
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o21a_2
  wire output 4 \X
  attribute \capacitance "0.0024110000"
  wire input 3 \B1
  attribute \capacitance "0.0024040000"
  wire input 2 \A2
  attribute \capacitance "0.0023320000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3602
  wire $auto$rtlil.cc:3572:AndGate$3600
  wire $auto$rtlil.cc:3572:AndGate$3598
  cell $specify2 $auto$liberty.cc:754:execute$3605
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3604
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3603
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3601
    connect \Y $auto$rtlil.cc:3574:OrGate$3602
    connect \B $auto$rtlil.cc:3572:AndGate$3600
    connect \A $auto$rtlil.cc:3572:AndGate$3598
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3599
    connect \Y $auto$rtlil.cc:3572:AndGate$3600
    connect \B \B1
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3597
    connect \Y $auto$rtlil.cc:3572:AndGate$3598
    connect \B \B1
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$3602
end
attribute \whitebox 1
attribute \area "7.5072000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o21a_1
  wire output 4 \X
  attribute \capacitance "0.0023690000"
  wire input 3 \B1
  attribute \capacitance "0.0024150000"
  wire input 2 \A2
  attribute \capacitance "0.0023610000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3593
  wire $auto$rtlil.cc:3572:AndGate$3591
  wire $auto$rtlil.cc:3572:AndGate$3589
  cell $specify2 $auto$liberty.cc:754:execute$3596
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3595
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3594
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3592
    connect \Y $auto$rtlil.cc:3574:OrGate$3593
    connect \B $auto$rtlil.cc:3572:AndGate$3591
    connect \A $auto$rtlil.cc:3572:AndGate$3589
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3590
    connect \Y $auto$rtlil.cc:3572:AndGate$3591
    connect \B \B1
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3588
    connect \Y $auto$rtlil.cc:3572:AndGate$3589
    connect \B \B1
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$3593
end
attribute \whitebox 1
attribute \area "21.270400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o211ai_4
  wire output 4 \Y
  attribute \capacitance "0.0084390000"
  wire input 5 \C1
  attribute \capacitance "0.0090450000"
  wire input 3 \B1
  attribute \capacitance "0.0085000000"
  wire input 2 \A2
  attribute \capacitance "0.0090560000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3583
  wire $auto$rtlil.cc:3574:OrGate$3579
  wire $auto$rtlil.cc:3572:AndGate$3575
  wire $auto$rtlil.cc:3571:NotGate$3581
  wire $auto$rtlil.cc:3571:NotGate$3577
  wire $auto$rtlil.cc:3571:NotGate$3573
  wire $auto$rtlil.cc:3571:NotGate$3571
  cell $specify2 $auto$liberty.cc:754:execute$3587
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3586
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3585
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3584
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3580
    connect \Y $auto$rtlil.cc:3571:NotGate$3581
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3576
    connect \Y $auto$rtlil.cc:3571:NotGate$3577
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3572
    connect \Y $auto$rtlil.cc:3571:NotGate$3573
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3570
    connect \Y $auto$rtlil.cc:3571:NotGate$3571
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3582
    connect \Y $auto$rtlil.cc:3574:OrGate$3583
    connect \B $auto$rtlil.cc:3571:NotGate$3581
    connect \A $auto$rtlil.cc:3574:OrGate$3579
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3578
    connect \Y $auto$rtlil.cc:3574:OrGate$3579
    connect \B $auto$rtlil.cc:3571:NotGate$3577
    connect \A $auto$rtlil.cc:3572:AndGate$3575
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3574
    connect \Y $auto$rtlil.cc:3572:AndGate$3575
    connect \B $auto$rtlil.cc:3571:NotGate$3573
    connect \A $auto$rtlil.cc:3571:NotGate$3571
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$3583
end
attribute \whitebox 1
attribute \area "12.512000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o211ai_2
  wire output 4 \Y
  attribute \capacitance "0.0043510000"
  wire input 5 \C1
  attribute \capacitance "0.0043810000"
  wire input 3 \B1
  attribute \capacitance "0.0043690000"
  wire input 2 \A2
  attribute \capacitance "0.0043840000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3565
  wire $auto$rtlil.cc:3574:OrGate$3561
  wire $auto$rtlil.cc:3572:AndGate$3557
  wire $auto$rtlil.cc:3571:NotGate$3563
  wire $auto$rtlil.cc:3571:NotGate$3559
  wire $auto$rtlil.cc:3571:NotGate$3555
  wire $auto$rtlil.cc:3571:NotGate$3553
  cell $specify2 $auto$liberty.cc:754:execute$3569
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3568
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3567
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3566
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3562
    connect \Y $auto$rtlil.cc:3571:NotGate$3563
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3558
    connect \Y $auto$rtlil.cc:3571:NotGate$3559
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3554
    connect \Y $auto$rtlil.cc:3571:NotGate$3555
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3552
    connect \Y $auto$rtlil.cc:3571:NotGate$3553
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3564
    connect \Y $auto$rtlil.cc:3574:OrGate$3565
    connect \B $auto$rtlil.cc:3571:NotGate$3563
    connect \A $auto$rtlil.cc:3574:OrGate$3561
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3560
    connect \Y $auto$rtlil.cc:3574:OrGate$3561
    connect \B $auto$rtlil.cc:3571:NotGate$3559
    connect \A $auto$rtlil.cc:3572:AndGate$3557
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3556
    connect \Y $auto$rtlil.cc:3572:AndGate$3557
    connect \B $auto$rtlil.cc:3571:NotGate$3555
    connect \A $auto$rtlil.cc:3571:NotGate$3553
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$3565
end
attribute \whitebox 1
attribute \area "7.5072000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o211ai_1
  wire output 4 \Y
  attribute \capacitance "0.0023590000"
  wire input 5 \C1
  attribute \capacitance "0.0023400000"
  wire input 3 \B1
  attribute \capacitance "0.0023310000"
  wire input 2 \A2
  attribute \capacitance "0.0023410000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3547
  wire $auto$rtlil.cc:3574:OrGate$3543
  wire $auto$rtlil.cc:3572:AndGate$3539
  wire $auto$rtlil.cc:3571:NotGate$3545
  wire $auto$rtlil.cc:3571:NotGate$3541
  wire $auto$rtlil.cc:3571:NotGate$3537
  wire $auto$rtlil.cc:3571:NotGate$3535
  cell $specify2 $auto$liberty.cc:754:execute$3551
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3550
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3549
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3548
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3544
    connect \Y $auto$rtlil.cc:3571:NotGate$3545
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3540
    connect \Y $auto$rtlil.cc:3571:NotGate$3541
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3536
    connect \Y $auto$rtlil.cc:3571:NotGate$3537
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3534
    connect \Y $auto$rtlil.cc:3571:NotGate$3535
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3546
    connect \Y $auto$rtlil.cc:3574:OrGate$3547
    connect \B $auto$rtlil.cc:3571:NotGate$3545
    connect \A $auto$rtlil.cc:3574:OrGate$3543
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3542
    connect \Y $auto$rtlil.cc:3574:OrGate$3543
    connect \B $auto$rtlil.cc:3571:NotGate$3541
    connect \A $auto$rtlil.cc:3572:AndGate$3539
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3538
    connect \Y $auto$rtlil.cc:3572:AndGate$3539
    connect \B $auto$rtlil.cc:3571:NotGate$3537
    connect \A $auto$rtlil.cc:3571:NotGate$3535
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$3547
end
attribute \whitebox 1
attribute \area "17.516800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o211a_4
  wire output 4 \X
  attribute \capacitance "0.0044470000"
  wire input 5 \C1
  attribute \capacitance "0.0049490000"
  wire input 3 \B1
  attribute \capacitance "0.0044610000"
  wire input 2 \A2
  attribute \capacitance "0.0048630000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3529
  wire $auto$rtlil.cc:3572:AndGate$3527
  wire $auto$rtlil.cc:3572:AndGate$3525
  wire $auto$rtlil.cc:3572:AndGate$3523
  wire $auto$rtlil.cc:3572:AndGate$3521
  cell $specify2 $auto$liberty.cc:754:execute$3533
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3532
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3531
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3530
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3528
    connect \Y $auto$rtlil.cc:3574:OrGate$3529
    connect \B $auto$rtlil.cc:3572:AndGate$3527
    connect \A $auto$rtlil.cc:3572:AndGate$3523
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3526
    connect \Y $auto$rtlil.cc:3572:AndGate$3527
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$3525
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3524
    connect \Y $auto$rtlil.cc:3572:AndGate$3525
    connect \B \B1
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3522
    connect \Y $auto$rtlil.cc:3572:AndGate$3523
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$3521
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3520
    connect \Y $auto$rtlil.cc:3572:AndGate$3521
    connect \B \B1
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$3529
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o211a_2
  wire output 4 \X
  attribute \capacitance "0.0023710000"
  wire input 5 \C1
  attribute \capacitance "0.0023420000"
  wire input 3 \B1
  attribute \capacitance "0.0023240000"
  wire input 2 \A2
  attribute \capacitance "0.0024100000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3515
  wire $auto$rtlil.cc:3572:AndGate$3513
  wire $auto$rtlil.cc:3572:AndGate$3511
  wire $auto$rtlil.cc:3572:AndGate$3509
  wire $auto$rtlil.cc:3572:AndGate$3507
  cell $specify2 $auto$liberty.cc:754:execute$3519
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3518
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3517
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3516
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3514
    connect \Y $auto$rtlil.cc:3574:OrGate$3515
    connect \B $auto$rtlil.cc:3572:AndGate$3513
    connect \A $auto$rtlil.cc:3572:AndGate$3509
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3512
    connect \Y $auto$rtlil.cc:3572:AndGate$3513
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$3511
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3510
    connect \Y $auto$rtlil.cc:3572:AndGate$3511
    connect \B \B1
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3508
    connect \Y $auto$rtlil.cc:3572:AndGate$3509
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$3507
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3506
    connect \Y $auto$rtlil.cc:3572:AndGate$3507
    connect \B \B1
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$3515
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o211a_1
  wire output 4 \X
  attribute \capacitance "0.0023460000"
  wire input 5 \C1
  attribute \capacitance "0.0023110000"
  wire input 3 \B1
  attribute \capacitance "0.0023450000"
  wire input 2 \A2
  attribute \capacitance "0.0023550000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3501
  wire $auto$rtlil.cc:3572:AndGate$3499
  wire $auto$rtlil.cc:3572:AndGate$3497
  wire $auto$rtlil.cc:3572:AndGate$3495
  wire $auto$rtlil.cc:3572:AndGate$3493
  cell $specify2 $auto$liberty.cc:754:execute$3505
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3504
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3503
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3502
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3500
    connect \Y $auto$rtlil.cc:3574:OrGate$3501
    connect \B $auto$rtlil.cc:3572:AndGate$3499
    connect \A $auto$rtlil.cc:3572:AndGate$3495
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3498
    connect \Y $auto$rtlil.cc:3572:AndGate$3499
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$3497
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3496
    connect \Y $auto$rtlil.cc:3572:AndGate$3497
    connect \B \B1
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3494
    connect \Y $auto$rtlil.cc:3572:AndGate$3495
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$3493
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3492
    connect \Y $auto$rtlil.cc:3572:AndGate$3493
    connect \B \B1
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$3501
end
attribute \whitebox 1
attribute \area "26.275200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o2111ai_4
  wire output 4 \Y
  attribute \capacitance "0.0083610000"
  wire input 6 \D1
  attribute \capacitance "0.0083670000"
  wire input 5 \C1
  attribute \capacitance "0.0084830000"
  wire input 3 \B1
  attribute \capacitance "0.0084330000"
  wire input 2 \A2
  attribute \capacitance "0.0086720000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3486
  wire $auto$rtlil.cc:3574:OrGate$3482
  wire $auto$rtlil.cc:3574:OrGate$3478
  wire $auto$rtlil.cc:3572:AndGate$3474
  wire $auto$rtlil.cc:3571:NotGate$3484
  wire $auto$rtlil.cc:3571:NotGate$3480
  wire $auto$rtlil.cc:3571:NotGate$3476
  wire $auto$rtlil.cc:3571:NotGate$3472
  wire $auto$rtlil.cc:3571:NotGate$3470
  cell $specify2 $auto$liberty.cc:754:execute$3491
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3490
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3489
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3488
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3487
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3483
    connect \Y $auto$rtlil.cc:3571:NotGate$3484
    connect \A \D1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3479
    connect \Y $auto$rtlil.cc:3571:NotGate$3480
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3475
    connect \Y $auto$rtlil.cc:3571:NotGate$3476
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3471
    connect \Y $auto$rtlil.cc:3571:NotGate$3472
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3469
    connect \Y $auto$rtlil.cc:3571:NotGate$3470
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3485
    connect \Y $auto$rtlil.cc:3574:OrGate$3486
    connect \B $auto$rtlil.cc:3571:NotGate$3484
    connect \A $auto$rtlil.cc:3574:OrGate$3482
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3481
    connect \Y $auto$rtlil.cc:3574:OrGate$3482
    connect \B $auto$rtlil.cc:3571:NotGate$3480
    connect \A $auto$rtlil.cc:3574:OrGate$3478
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3477
    connect \Y $auto$rtlil.cc:3574:OrGate$3478
    connect \B $auto$rtlil.cc:3571:NotGate$3476
    connect \A $auto$rtlil.cc:3572:AndGate$3474
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3473
    connect \Y $auto$rtlil.cc:3572:AndGate$3474
    connect \B $auto$rtlil.cc:3571:NotGate$3472
    connect \A $auto$rtlil.cc:3571:NotGate$3470
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$3486
end
attribute \whitebox 1
attribute \area "15.014400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o2111ai_2
  wire output 4 \Y
  attribute \capacitance "0.0042940000"
  wire input 6 \D1
  attribute \capacitance "0.0043070000"
  wire input 5 \C1
  attribute \capacitance "0.0044470000"
  wire input 3 \B1
  attribute \capacitance "0.0043280000"
  wire input 2 \A2
  attribute \capacitance "0.0043420000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3463
  wire $auto$rtlil.cc:3574:OrGate$3459
  wire $auto$rtlil.cc:3574:OrGate$3455
  wire $auto$rtlil.cc:3572:AndGate$3451
  wire $auto$rtlil.cc:3571:NotGate$3461
  wire $auto$rtlil.cc:3571:NotGate$3457
  wire $auto$rtlil.cc:3571:NotGate$3453
  wire $auto$rtlil.cc:3571:NotGate$3449
  wire $auto$rtlil.cc:3571:NotGate$3447
  cell $specify2 $auto$liberty.cc:754:execute$3468
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3467
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3466
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3465
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3464
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3460
    connect \Y $auto$rtlil.cc:3571:NotGate$3461
    connect \A \D1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3456
    connect \Y $auto$rtlil.cc:3571:NotGate$3457
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3452
    connect \Y $auto$rtlil.cc:3571:NotGate$3453
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3448
    connect \Y $auto$rtlil.cc:3571:NotGate$3449
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3446
    connect \Y $auto$rtlil.cc:3571:NotGate$3447
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3462
    connect \Y $auto$rtlil.cc:3574:OrGate$3463
    connect \B $auto$rtlil.cc:3571:NotGate$3461
    connect \A $auto$rtlil.cc:3574:OrGate$3459
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3458
    connect \Y $auto$rtlil.cc:3574:OrGate$3459
    connect \B $auto$rtlil.cc:3571:NotGate$3457
    connect \A $auto$rtlil.cc:3574:OrGate$3455
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3454
    connect \Y $auto$rtlil.cc:3574:OrGate$3455
    connect \B $auto$rtlil.cc:3571:NotGate$3453
    connect \A $auto$rtlil.cc:3572:AndGate$3451
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3450
    connect \Y $auto$rtlil.cc:3572:AndGate$3451
    connect \B $auto$rtlil.cc:3571:NotGate$3449
    connect \A $auto$rtlil.cc:3571:NotGate$3447
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$3463
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o2111ai_1
  wire output 4 \Y
  attribute \capacitance "0.0023090000"
  wire input 6 \D1
  attribute \capacitance "0.0024040000"
  wire input 5 \C1
  attribute \capacitance "0.0023240000"
  wire input 3 \B1
  attribute \capacitance "0.0023850000"
  wire input 2 \A2
  attribute \capacitance "0.0023260000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3440
  wire $auto$rtlil.cc:3574:OrGate$3436
  wire $auto$rtlil.cc:3574:OrGate$3432
  wire $auto$rtlil.cc:3572:AndGate$3428
  wire $auto$rtlil.cc:3571:NotGate$3438
  wire $auto$rtlil.cc:3571:NotGate$3434
  wire $auto$rtlil.cc:3571:NotGate$3430
  wire $auto$rtlil.cc:3571:NotGate$3426
  wire $auto$rtlil.cc:3571:NotGate$3424
  cell $specify2 $auto$liberty.cc:754:execute$3445
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3444
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3443
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3442
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3441
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3437
    connect \Y $auto$rtlil.cc:3571:NotGate$3438
    connect \A \D1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3433
    connect \Y $auto$rtlil.cc:3571:NotGate$3434
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3429
    connect \Y $auto$rtlil.cc:3571:NotGate$3430
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3425
    connect \Y $auto$rtlil.cc:3571:NotGate$3426
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3423
    connect \Y $auto$rtlil.cc:3571:NotGate$3424
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3439
    connect \Y $auto$rtlil.cc:3574:OrGate$3440
    connect \B $auto$rtlil.cc:3571:NotGate$3438
    connect \A $auto$rtlil.cc:3574:OrGate$3436
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3435
    connect \Y $auto$rtlil.cc:3574:OrGate$3436
    connect \B $auto$rtlil.cc:3571:NotGate$3434
    connect \A $auto$rtlil.cc:3574:OrGate$3432
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3431
    connect \Y $auto$rtlil.cc:3574:OrGate$3432
    connect \B $auto$rtlil.cc:3571:NotGate$3430
    connect \A $auto$rtlil.cc:3572:AndGate$3428
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3427
    connect \Y $auto$rtlil.cc:3572:AndGate$3428
    connect \B $auto$rtlil.cc:3571:NotGate$3426
    connect \A $auto$rtlil.cc:3571:NotGate$3424
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$3440
end
attribute \whitebox 1
attribute \area "20.019200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o2111a_4
  wire output 4 \X
  attribute \capacitance "0.0043290000"
  wire input 6 \D1
  attribute \capacitance "0.0047180000"
  wire input 5 \C1
  attribute \capacitance "0.0043640000"
  wire input 3 \B1
  attribute \capacitance "0.0046810000"
  wire input 2 \A2
  attribute \capacitance "0.0043670000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3417
  wire $auto$rtlil.cc:3572:AndGate$3415
  wire $auto$rtlil.cc:3572:AndGate$3413
  wire $auto$rtlil.cc:3572:AndGate$3411
  wire $auto$rtlil.cc:3572:AndGate$3409
  wire $auto$rtlil.cc:3572:AndGate$3407
  wire $auto$rtlil.cc:3572:AndGate$3405
  cell $specify2 $auto$liberty.cc:754:execute$3422
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3421
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3420
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3419
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3418
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3416
    connect \Y $auto$rtlil.cc:3574:OrGate$3417
    connect \B $auto$rtlil.cc:3572:AndGate$3415
    connect \A $auto$rtlil.cc:3572:AndGate$3409
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3414
    connect \Y $auto$rtlil.cc:3572:AndGate$3415
    connect \B \D1
    connect \A $auto$rtlil.cc:3572:AndGate$3413
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3412
    connect \Y $auto$rtlil.cc:3572:AndGate$3413
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$3411
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3410
    connect \Y $auto$rtlil.cc:3572:AndGate$3411
    connect \B \B1
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3408
    connect \Y $auto$rtlil.cc:3572:AndGate$3409
    connect \B \D1
    connect \A $auto$rtlil.cc:3572:AndGate$3407
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3406
    connect \Y $auto$rtlil.cc:3572:AndGate$3407
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$3405
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3404
    connect \Y $auto$rtlil.cc:3572:AndGate$3405
    connect \B \B1
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$3417
end
attribute \whitebox 1
attribute \area "12.512000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o2111a_2
  wire output 4 \X
  attribute \capacitance "0.0023650000"
  wire input 6 \D1
  attribute \capacitance "0.0024500000"
  wire input 5 \C1
  attribute \capacitance "0.0023230000"
  wire input 3 \B1
  attribute \capacitance "0.0023830000"
  wire input 2 \A2
  attribute \capacitance "0.0024700000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3398
  wire $auto$rtlil.cc:3572:AndGate$3396
  wire $auto$rtlil.cc:3572:AndGate$3394
  wire $auto$rtlil.cc:3572:AndGate$3392
  wire $auto$rtlil.cc:3572:AndGate$3390
  wire $auto$rtlil.cc:3572:AndGate$3388
  wire $auto$rtlil.cc:3572:AndGate$3386
  cell $specify2 $auto$liberty.cc:754:execute$3403
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3402
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3401
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3400
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3399
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3397
    connect \Y $auto$rtlil.cc:3574:OrGate$3398
    connect \B $auto$rtlil.cc:3572:AndGate$3396
    connect \A $auto$rtlil.cc:3572:AndGate$3390
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3395
    connect \Y $auto$rtlil.cc:3572:AndGate$3396
    connect \B \D1
    connect \A $auto$rtlil.cc:3572:AndGate$3394
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3393
    connect \Y $auto$rtlil.cc:3572:AndGate$3394
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$3392
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3391
    connect \Y $auto$rtlil.cc:3572:AndGate$3392
    connect \B \B1
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3389
    connect \Y $auto$rtlil.cc:3572:AndGate$3390
    connect \B \D1
    connect \A $auto$rtlil.cc:3572:AndGate$3388
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3387
    connect \Y $auto$rtlil.cc:3572:AndGate$3388
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$3386
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3385
    connect \Y $auto$rtlil.cc:3572:AndGate$3386
    connect \B \B1
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$3398
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__o2111a_1
  wire output 4 \X
  attribute \capacitance "0.0023640000"
  wire input 6 \D1
  attribute \capacitance "0.0023800000"
  wire input 5 \C1
  attribute \capacitance "0.0023600000"
  wire input 3 \B1
  attribute \capacitance "0.0023410000"
  wire input 2 \A2
  attribute \capacitance "0.0023640000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$3379
  wire $auto$rtlil.cc:3572:AndGate$3377
  wire $auto$rtlil.cc:3572:AndGate$3375
  wire $auto$rtlil.cc:3572:AndGate$3373
  wire $auto$rtlil.cc:3572:AndGate$3371
  wire $auto$rtlil.cc:3572:AndGate$3369
  wire $auto$rtlil.cc:3572:AndGate$3367
  cell $specify2 $auto$liberty.cc:754:execute$3384
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3383
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3382
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3381
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$3380
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3378
    connect \Y $auto$rtlil.cc:3574:OrGate$3379
    connect \B $auto$rtlil.cc:3572:AndGate$3377
    connect \A $auto$rtlil.cc:3572:AndGate$3371
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3376
    connect \Y $auto$rtlil.cc:3572:AndGate$3377
    connect \B \D1
    connect \A $auto$rtlil.cc:3572:AndGate$3375
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3374
    connect \Y $auto$rtlil.cc:3572:AndGate$3375
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$3373
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3372
    connect \Y $auto$rtlil.cc:3572:AndGate$3373
    connect \B \B1
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3370
    connect \Y $auto$rtlil.cc:3572:AndGate$3371
    connect \B \D1
    connect \A $auto$rtlil.cc:3572:AndGate$3369
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3368
    connect \Y $auto$rtlil.cc:3572:AndGate$3369
    connect \B \C1
    connect \A $auto$rtlil.cc:3572:AndGate$3367
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3366
    connect \Y $auto$rtlil.cc:3572:AndGate$3367
    connect \B \B1
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$3379
end
attribute \whitebox 1
attribute \area "25.024000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nor4bb_4
  wire output 3 \Y
  attribute \capacitance "0.0023990000"
  wire input 5 \D_N
  attribute \capacitance "0.0023790000"
  wire input 4 \C_N
  attribute \capacitance "0.0085340000"
  wire input 2 \B
  attribute \capacitance "0.0086380000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$3361
  wire $auto$rtlil.cc:3572:AndGate$3359
  wire $auto$rtlil.cc:3572:AndGate$3357
  wire $auto$rtlil.cc:3571:NotGate$3355
  wire $auto$rtlil.cc:3571:NotGate$3353
  cell $specify2 $auto$liberty.cc:754:execute$3365
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3364
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3363
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3362
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3354
    connect \Y $auto$rtlil.cc:3571:NotGate$3355
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3352
    connect \Y $auto$rtlil.cc:3571:NotGate$3353
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3360
    connect \Y $auto$rtlil.cc:3572:AndGate$3361
    connect \B \D_N
    connect \A $auto$rtlil.cc:3572:AndGate$3359
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3358
    connect \Y $auto$rtlil.cc:3572:AndGate$3359
    connect \B \C_N
    connect \A $auto$rtlil.cc:3572:AndGate$3357
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3356
    connect \Y $auto$rtlil.cc:3572:AndGate$3357
    connect \B $auto$rtlil.cc:3571:NotGate$3355
    connect \A $auto$rtlil.cc:3571:NotGate$3353
  end
  connect \Y $auto$rtlil.cc:3572:AndGate$3361
end
attribute \whitebox 1
attribute \area "16.265600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nor4bb_2
  wire output 3 \Y
  attribute \capacitance "0.0014870000"
  wire input 5 \D_N
  attribute \capacitance "0.0013610000"
  wire input 4 \C_N
  attribute \capacitance "0.0043280000"
  wire input 2 \B
  attribute \capacitance "0.0043720000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$3347
  wire $auto$rtlil.cc:3572:AndGate$3345
  wire $auto$rtlil.cc:3572:AndGate$3343
  wire $auto$rtlil.cc:3571:NotGate$3341
  wire $auto$rtlil.cc:3571:NotGate$3339
  cell $specify2 $auto$liberty.cc:754:execute$3351
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3350
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3349
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3348
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3340
    connect \Y $auto$rtlil.cc:3571:NotGate$3341
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3338
    connect \Y $auto$rtlil.cc:3571:NotGate$3339
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3346
    connect \Y $auto$rtlil.cc:3572:AndGate$3347
    connect \B \D_N
    connect \A $auto$rtlil.cc:3572:AndGate$3345
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3344
    connect \Y $auto$rtlil.cc:3572:AndGate$3345
    connect \B \C_N
    connect \A $auto$rtlil.cc:3572:AndGate$3343
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3342
    connect \Y $auto$rtlil.cc:3572:AndGate$3343
    connect \B $auto$rtlil.cc:3571:NotGate$3341
    connect \A $auto$rtlil.cc:3571:NotGate$3339
  end
  connect \Y $auto$rtlil.cc:3572:AndGate$3347
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nor4bb_1
  wire output 3 \Y
  attribute \capacitance "0.0013900000"
  wire input 5 \D_N
  attribute \capacitance "0.0015020000"
  wire input 4 \C_N
  attribute \capacitance "0.0023560000"
  wire input 2 \B
  attribute \capacitance "0.0023290000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$3333
  wire $auto$rtlil.cc:3572:AndGate$3331
  wire $auto$rtlil.cc:3572:AndGate$3329
  wire $auto$rtlil.cc:3571:NotGate$3327
  wire $auto$rtlil.cc:3571:NotGate$3325
  cell $specify2 $auto$liberty.cc:754:execute$3337
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3336
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3335
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3334
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3326
    connect \Y $auto$rtlil.cc:3571:NotGate$3327
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3324
    connect \Y $auto$rtlil.cc:3571:NotGate$3325
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3332
    connect \Y $auto$rtlil.cc:3572:AndGate$3333
    connect \B \D_N
    connect \A $auto$rtlil.cc:3572:AndGate$3331
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3330
    connect \Y $auto$rtlil.cc:3572:AndGate$3331
    connect \B \C_N
    connect \A $auto$rtlil.cc:3572:AndGate$3329
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3328
    connect \Y $auto$rtlil.cc:3572:AndGate$3329
    connect \B $auto$rtlil.cc:3571:NotGate$3327
    connect \A $auto$rtlil.cc:3571:NotGate$3325
  end
  connect \Y $auto$rtlil.cc:3572:AndGate$3333
end
attribute \whitebox 1
attribute \area "23.772800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nor4b_4
  wire output 4 \Y
  attribute \capacitance "0.0024210000"
  wire input 5 \D_N
  attribute \capacitance "0.0083790000"
  wire input 3 \C
  attribute \capacitance "0.0084790000"
  wire input 2 \B
  attribute \capacitance "0.0085850000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$3319
  wire $auto$rtlil.cc:3572:AndGate$3317
  wire $auto$rtlil.cc:3572:AndGate$3313
  wire $auto$rtlil.cc:3571:NotGate$3315
  wire $auto$rtlil.cc:3571:NotGate$3311
  wire $auto$rtlil.cc:3571:NotGate$3309
  cell $specify2 $auto$liberty.cc:754:execute$3323
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3322
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3321
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3320
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3314
    connect \Y $auto$rtlil.cc:3571:NotGate$3315
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3310
    connect \Y $auto$rtlil.cc:3571:NotGate$3311
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3308
    connect \Y $auto$rtlil.cc:3571:NotGate$3309
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3318
    connect \Y $auto$rtlil.cc:3572:AndGate$3319
    connect \B \D_N
    connect \A $auto$rtlil.cc:3572:AndGate$3317
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3316
    connect \Y $auto$rtlil.cc:3572:AndGate$3317
    connect \B $auto$rtlil.cc:3571:NotGate$3315
    connect \A $auto$rtlil.cc:3572:AndGate$3313
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3312
    connect \Y $auto$rtlil.cc:3572:AndGate$3313
    connect \B $auto$rtlil.cc:3571:NotGate$3311
    connect \A $auto$rtlil.cc:3571:NotGate$3309
  end
  connect \Y $auto$rtlil.cc:3572:AndGate$3319
end
attribute \whitebox 1
attribute \area "15.014400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nor4b_2
  wire output 4 \Y
  attribute \capacitance "0.0014290000"
  wire input 5 \D_N
  attribute \capacitance "0.0043030000"
  wire input 3 \C
  attribute \capacitance "0.0044220000"
  wire input 2 \B
  attribute \capacitance "0.0044560000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$3303
  wire $auto$rtlil.cc:3572:AndGate$3301
  wire $auto$rtlil.cc:3572:AndGate$3297
  wire $auto$rtlil.cc:3571:NotGate$3299
  wire $auto$rtlil.cc:3571:NotGate$3295
  wire $auto$rtlil.cc:3571:NotGate$3293
  cell $specify2 $auto$liberty.cc:754:execute$3307
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3306
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3305
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3304
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3298
    connect \Y $auto$rtlil.cc:3571:NotGate$3299
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3294
    connect \Y $auto$rtlil.cc:3571:NotGate$3295
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3292
    connect \Y $auto$rtlil.cc:3571:NotGate$3293
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3302
    connect \Y $auto$rtlil.cc:3572:AndGate$3303
    connect \B \D_N
    connect \A $auto$rtlil.cc:3572:AndGate$3301
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3300
    connect \Y $auto$rtlil.cc:3572:AndGate$3301
    connect \B $auto$rtlil.cc:3571:NotGate$3299
    connect \A $auto$rtlil.cc:3572:AndGate$3297
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3296
    connect \Y $auto$rtlil.cc:3572:AndGate$3297
    connect \B $auto$rtlil.cc:3571:NotGate$3295
    connect \A $auto$rtlil.cc:3571:NotGate$3293
  end
  connect \Y $auto$rtlil.cc:3572:AndGate$3303
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nor4b_1
  wire output 4 \Y
  attribute \capacitance "0.0014580000"
  wire input 5 \D_N
  attribute \capacitance "0.0023450000"
  wire input 3 \C
  attribute \capacitance "0.0023770000"
  wire input 2 \B
  attribute \capacitance "0.0023910000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$3287
  wire $auto$rtlil.cc:3572:AndGate$3285
  wire $auto$rtlil.cc:3572:AndGate$3281
  wire $auto$rtlil.cc:3571:NotGate$3283
  wire $auto$rtlil.cc:3571:NotGate$3279
  wire $auto$rtlil.cc:3571:NotGate$3277
  cell $specify2 $auto$liberty.cc:754:execute$3291
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3290
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3289
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3288
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3282
    connect \Y $auto$rtlil.cc:3571:NotGate$3283
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3278
    connect \Y $auto$rtlil.cc:3571:NotGate$3279
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3276
    connect \Y $auto$rtlil.cc:3571:NotGate$3277
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3286
    connect \Y $auto$rtlil.cc:3572:AndGate$3287
    connect \B \D_N
    connect \A $auto$rtlil.cc:3572:AndGate$3285
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3284
    connect \Y $auto$rtlil.cc:3572:AndGate$3285
    connect \B $auto$rtlil.cc:3571:NotGate$3283
    connect \A $auto$rtlil.cc:3572:AndGate$3281
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3280
    connect \Y $auto$rtlil.cc:3572:AndGate$3281
    connect \B $auto$rtlil.cc:3571:NotGate$3279
    connect \A $auto$rtlil.cc:3571:NotGate$3277
  end
  connect \Y $auto$rtlil.cc:3572:AndGate$3287
end
attribute \whitebox 1
attribute \area "21.270400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nor4_4
  wire output 5 \Y
  attribute \capacitance "0.0085430000"
  wire input 4 \D
  attribute \capacitance "0.0083640000"
  wire input 3 \C
  attribute \capacitance "0.0085660000"
  wire input 2 \B
  attribute \capacitance "0.0086290000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$3271
  wire $auto$rtlil.cc:3572:AndGate$3267
  wire $auto$rtlil.cc:3572:AndGate$3263
  wire $auto$rtlil.cc:3571:NotGate$3269
  wire $auto$rtlil.cc:3571:NotGate$3265
  wire $auto$rtlil.cc:3571:NotGate$3261
  wire $auto$rtlil.cc:3571:NotGate$3259
  cell $specify2 $auto$liberty.cc:754:execute$3275
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3274
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3273
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3272
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3268
    connect \Y $auto$rtlil.cc:3571:NotGate$3269
    connect \A \D
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3264
    connect \Y $auto$rtlil.cc:3571:NotGate$3265
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3260
    connect \Y $auto$rtlil.cc:3571:NotGate$3261
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3258
    connect \Y $auto$rtlil.cc:3571:NotGate$3259
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3270
    connect \Y $auto$rtlil.cc:3572:AndGate$3271
    connect \B $auto$rtlil.cc:3571:NotGate$3269
    connect \A $auto$rtlil.cc:3572:AndGate$3267
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3266
    connect \Y $auto$rtlil.cc:3572:AndGate$3267
    connect \B $auto$rtlil.cc:3571:NotGate$3265
    connect \A $auto$rtlil.cc:3572:AndGate$3263
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3262
    connect \Y $auto$rtlil.cc:3572:AndGate$3263
    connect \B $auto$rtlil.cc:3571:NotGate$3261
    connect \A $auto$rtlil.cc:3571:NotGate$3259
  end
  connect \Y $auto$rtlil.cc:3572:AndGate$3271
end
attribute \whitebox 1
attribute \area "12.512000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nor4_2
  wire output 5 \Y
  attribute \capacitance "0.0042970000"
  wire input 4 \D
  attribute \capacitance "0.0043000000"
  wire input 3 \C
  attribute \capacitance "0.0043070000"
  wire input 2 \B
  attribute \capacitance "0.0043590000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$3253
  wire $auto$rtlil.cc:3572:AndGate$3249
  wire $auto$rtlil.cc:3572:AndGate$3245
  wire $auto$rtlil.cc:3571:NotGate$3251
  wire $auto$rtlil.cc:3571:NotGate$3247
  wire $auto$rtlil.cc:3571:NotGate$3243
  wire $auto$rtlil.cc:3571:NotGate$3241
  cell $specify2 $auto$liberty.cc:754:execute$3257
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3256
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3255
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3254
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3250
    connect \Y $auto$rtlil.cc:3571:NotGate$3251
    connect \A \D
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3246
    connect \Y $auto$rtlil.cc:3571:NotGate$3247
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3242
    connect \Y $auto$rtlil.cc:3571:NotGate$3243
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3240
    connect \Y $auto$rtlil.cc:3571:NotGate$3241
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3252
    connect \Y $auto$rtlil.cc:3572:AndGate$3253
    connect \B $auto$rtlil.cc:3571:NotGate$3251
    connect \A $auto$rtlil.cc:3572:AndGate$3249
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3248
    connect \Y $auto$rtlil.cc:3572:AndGate$3249
    connect \B $auto$rtlil.cc:3571:NotGate$3247
    connect \A $auto$rtlil.cc:3572:AndGate$3245
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3244
    connect \Y $auto$rtlil.cc:3572:AndGate$3245
    connect \B $auto$rtlil.cc:3571:NotGate$3243
    connect \A $auto$rtlil.cc:3571:NotGate$3241
  end
  connect \Y $auto$rtlil.cc:3572:AndGate$3253
end
attribute \whitebox 1
attribute \area "6.2560000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nor4_1
  wire output 5 \Y
  attribute \capacitance "0.0023470000"
  wire input 4 \D
  attribute \capacitance "0.0024120000"
  wire input 3 \C
  attribute \capacitance "0.0023450000"
  wire input 2 \B
  attribute \capacitance "0.0023370000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$3235
  wire $auto$rtlil.cc:3572:AndGate$3231
  wire $auto$rtlil.cc:3572:AndGate$3227
  wire $auto$rtlil.cc:3571:NotGate$3233
  wire $auto$rtlil.cc:3571:NotGate$3229
  wire $auto$rtlil.cc:3571:NotGate$3225
  wire $auto$rtlil.cc:3571:NotGate$3223
  cell $specify2 $auto$liberty.cc:754:execute$3239
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3238
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3237
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3236
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3232
    connect \Y $auto$rtlil.cc:3571:NotGate$3233
    connect \A \D
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3228
    connect \Y $auto$rtlil.cc:3571:NotGate$3229
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3224
    connect \Y $auto$rtlil.cc:3571:NotGate$3225
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3222
    connect \Y $auto$rtlil.cc:3571:NotGate$3223
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3234
    connect \Y $auto$rtlil.cc:3572:AndGate$3235
    connect \B $auto$rtlil.cc:3571:NotGate$3233
    connect \A $auto$rtlil.cc:3572:AndGate$3231
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3230
    connect \Y $auto$rtlil.cc:3572:AndGate$3231
    connect \B $auto$rtlil.cc:3571:NotGate$3229
    connect \A $auto$rtlil.cc:3572:AndGate$3227
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3226
    connect \Y $auto$rtlil.cc:3572:AndGate$3227
    connect \B $auto$rtlil.cc:3571:NotGate$3225
    connect \A $auto$rtlil.cc:3571:NotGate$3223
  end
  connect \Y $auto$rtlil.cc:3572:AndGate$3235
end
attribute \whitebox 1
attribute \area "18.768000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nor3b_4
  wire output 3 \Y
  attribute \capacitance "0.0023650000"
  wire input 4 \C_N
  attribute \capacitance "0.0084420000"
  wire input 2 \B
  attribute \capacitance "0.0087190000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$3218
  wire $auto$rtlil.cc:3572:AndGate$3216
  wire $auto$rtlil.cc:3571:NotGate$3214
  wire $auto$rtlil.cc:3571:NotGate$3212
  cell $specify2 $auto$liberty.cc:754:execute$3221
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3220
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3219
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3213
    connect \Y $auto$rtlil.cc:3571:NotGate$3214
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3211
    connect \Y $auto$rtlil.cc:3571:NotGate$3212
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3217
    connect \Y $auto$rtlil.cc:3572:AndGate$3218
    connect \B \C_N
    connect \A $auto$rtlil.cc:3572:AndGate$3216
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3215
    connect \Y $auto$rtlil.cc:3572:AndGate$3216
    connect \B $auto$rtlil.cc:3571:NotGate$3214
    connect \A $auto$rtlil.cc:3571:NotGate$3212
  end
  connect \Y $auto$rtlil.cc:3572:AndGate$3218
end
attribute \whitebox 1
attribute \area "12.512000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nor3b_2
  wire output 3 \Y
  attribute \capacitance "0.0012770000"
  wire input 4 \C_N
  attribute \capacitance "0.0044790000"
  wire input 2 \B
  attribute \capacitance "0.0043910000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$3207
  wire $auto$rtlil.cc:3572:AndGate$3205
  wire $auto$rtlil.cc:3571:NotGate$3203
  wire $auto$rtlil.cc:3571:NotGate$3201
  cell $specify2 $auto$liberty.cc:754:execute$3210
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3209
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3208
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3202
    connect \Y $auto$rtlil.cc:3571:NotGate$3203
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3200
    connect \Y $auto$rtlil.cc:3571:NotGate$3201
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3206
    connect \Y $auto$rtlil.cc:3572:AndGate$3207
    connect \B \C_N
    connect \A $auto$rtlil.cc:3572:AndGate$3205
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3204
    connect \Y $auto$rtlil.cc:3572:AndGate$3205
    connect \B $auto$rtlil.cc:3571:NotGate$3203
    connect \A $auto$rtlil.cc:3571:NotGate$3201
  end
  connect \Y $auto$rtlil.cc:3572:AndGate$3207
end
attribute \whitebox 1
attribute \area "7.5072000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nor3b_1
  wire output 3 \Y
  attribute \capacitance "0.0014530000"
  wire input 4 \C_N
  attribute \capacitance "0.0023770000"
  wire input 2 \B
  attribute \capacitance "0.0023970000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$3196
  wire $auto$rtlil.cc:3572:AndGate$3194
  wire $auto$rtlil.cc:3571:NotGate$3192
  wire $auto$rtlil.cc:3571:NotGate$3190
  cell $specify2 $auto$liberty.cc:754:execute$3199
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3198
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3197
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3191
    connect \Y $auto$rtlil.cc:3571:NotGate$3192
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3189
    connect \Y $auto$rtlil.cc:3571:NotGate$3190
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3195
    connect \Y $auto$rtlil.cc:3572:AndGate$3196
    connect \B \C_N
    connect \A $auto$rtlil.cc:3572:AndGate$3194
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3193
    connect \Y $auto$rtlil.cc:3572:AndGate$3194
    connect \B $auto$rtlil.cc:3571:NotGate$3192
    connect \A $auto$rtlil.cc:3571:NotGate$3190
  end
  connect \Y $auto$rtlil.cc:3572:AndGate$3196
end
attribute \whitebox 1
attribute \area "16.265600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nor3_4
  wire output 4 \Y
  attribute \capacitance "0.0083840000"
  wire input 3 \C
  attribute \capacitance "0.0090040000"
  wire input 2 \B
  attribute \capacitance "0.0086740000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$3185
  wire $auto$rtlil.cc:3572:AndGate$3181
  wire $auto$rtlil.cc:3571:NotGate$3183
  wire $auto$rtlil.cc:3571:NotGate$3179
  wire $auto$rtlil.cc:3571:NotGate$3177
  cell $specify2 $auto$liberty.cc:754:execute$3188
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3187
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3186
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3182
    connect \Y $auto$rtlil.cc:3571:NotGate$3183
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3178
    connect \Y $auto$rtlil.cc:3571:NotGate$3179
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3176
    connect \Y $auto$rtlil.cc:3571:NotGate$3177
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3184
    connect \Y $auto$rtlil.cc:3572:AndGate$3185
    connect \B $auto$rtlil.cc:3571:NotGate$3183
    connect \A $auto$rtlil.cc:3572:AndGate$3181
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3180
    connect \Y $auto$rtlil.cc:3572:AndGate$3181
    connect \B $auto$rtlil.cc:3571:NotGate$3179
    connect \A $auto$rtlil.cc:3571:NotGate$3177
  end
  connect \Y $auto$rtlil.cc:3572:AndGate$3185
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nor3_2
  wire output 4 \Y
  attribute \capacitance "0.0043460000"
  wire input 3 \C
  attribute \capacitance "0.0043790000"
  wire input 2 \B
  attribute \capacitance "0.0043840000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$3172
  wire $auto$rtlil.cc:3572:AndGate$3168
  wire $auto$rtlil.cc:3571:NotGate$3170
  wire $auto$rtlil.cc:3571:NotGate$3166
  wire $auto$rtlil.cc:3571:NotGate$3164
  cell $specify2 $auto$liberty.cc:754:execute$3175
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3174
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3173
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3169
    connect \Y $auto$rtlil.cc:3571:NotGate$3170
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3165
    connect \Y $auto$rtlil.cc:3571:NotGate$3166
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3163
    connect \Y $auto$rtlil.cc:3571:NotGate$3164
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3171
    connect \Y $auto$rtlil.cc:3572:AndGate$3172
    connect \B $auto$rtlil.cc:3571:NotGate$3170
    connect \A $auto$rtlil.cc:3572:AndGate$3168
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3167
    connect \Y $auto$rtlil.cc:3572:AndGate$3168
    connect \B $auto$rtlil.cc:3571:NotGate$3166
    connect \A $auto$rtlil.cc:3571:NotGate$3164
  end
  connect \Y $auto$rtlil.cc:3572:AndGate$3172
end
attribute \whitebox 1
attribute \area "5.0048000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nor3_1
  wire output 4 \Y
  attribute \capacitance "0.0023250000"
  wire input 3 \C
  attribute \capacitance "0.0023800000"
  wire input 2 \B
  attribute \capacitance "0.0024410000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$3159
  wire $auto$rtlil.cc:3572:AndGate$3155
  wire $auto$rtlil.cc:3571:NotGate$3157
  wire $auto$rtlil.cc:3571:NotGate$3153
  wire $auto$rtlil.cc:3571:NotGate$3151
  cell $specify2 $auto$liberty.cc:754:execute$3162
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3161
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3160
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3156
    connect \Y $auto$rtlil.cc:3571:NotGate$3157
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3152
    connect \Y $auto$rtlil.cc:3571:NotGate$3153
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3150
    connect \Y $auto$rtlil.cc:3571:NotGate$3151
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3158
    connect \Y $auto$rtlil.cc:3572:AndGate$3159
    connect \B $auto$rtlil.cc:3571:NotGate$3157
    connect \A $auto$rtlil.cc:3572:AndGate$3155
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3154
    connect \Y $auto$rtlil.cc:3572:AndGate$3155
    connect \B $auto$rtlil.cc:3571:NotGate$3153
    connect \A $auto$rtlil.cc:3571:NotGate$3151
  end
  connect \Y $auto$rtlil.cc:3572:AndGate$3159
end
attribute \whitebox 1
attribute \area "13.763200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nor2b_4
  wire output 2 \Y
  attribute \capacitance "0.0023750000"
  wire input 3 \B_N
  attribute \capacitance "0.0086810000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$3147
  wire $auto$rtlil.cc:3571:NotGate$3145
  cell $specify2 $auto$liberty.cc:754:execute$3149
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3148
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3144
    connect \Y $auto$rtlil.cc:3571:NotGate$3145
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3146
    connect \Y $auto$rtlil.cc:3572:AndGate$3147
    connect \B \B_N
    connect \A $auto$rtlil.cc:3571:NotGate$3145
  end
  connect \Y $auto$rtlil.cc:3572:AndGate$3147
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nor2b_2
  wire output 2 \Y
  attribute \capacitance "0.0014500000"
  wire input 3 \B_N
  attribute \capacitance "0.0043250000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$3141
  wire $auto$rtlil.cc:3571:NotGate$3139
  cell $specify2 $auto$liberty.cc:754:execute$3143
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3142
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3138
    connect \Y $auto$rtlil.cc:3571:NotGate$3139
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3140
    connect \Y $auto$rtlil.cc:3572:AndGate$3141
    connect \B \B_N
    connect \A $auto$rtlil.cc:3571:NotGate$3139
  end
  connect \Y $auto$rtlil.cc:3572:AndGate$3141
end
attribute \whitebox 1
attribute \area "6.2560000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nor2b_1
  wire output 2 \Y
  attribute \capacitance "0.0014900000"
  wire input 3 \B_N
  attribute \capacitance "0.0023670000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$3135
  wire $auto$rtlil.cc:3571:NotGate$3133
  cell $specify2 $auto$liberty.cc:754:execute$3137
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3136
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3132
    connect \Y $auto$rtlil.cc:3571:NotGate$3133
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3134
    connect \Y $auto$rtlil.cc:3572:AndGate$3135
    connect \B \B_N
    connect \A $auto$rtlil.cc:3571:NotGate$3133
  end
  connect \Y $auto$rtlil.cc:3572:AndGate$3135
end
attribute \whitebox 1
attribute \area "20.019200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nor2_8
  wire output 3 \Y
  attribute \capacitance "0.0168590000"
  wire input 2 \B
  attribute \capacitance "0.0169770000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$3129
  wire $auto$rtlil.cc:3571:NotGate$3127
  wire $auto$rtlil.cc:3571:NotGate$3125
  cell $specify2 $auto$liberty.cc:754:execute$3131
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3130
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3126
    connect \Y $auto$rtlil.cc:3571:NotGate$3127
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3124
    connect \Y $auto$rtlil.cc:3571:NotGate$3125
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3128
    connect \Y $auto$rtlil.cc:3572:AndGate$3129
    connect \B $auto$rtlil.cc:3571:NotGate$3127
    connect \A $auto$rtlil.cc:3571:NotGate$3125
  end
  connect \Y $auto$rtlil.cc:3572:AndGate$3129
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nor2_4
  wire output 3 \Y
  attribute \capacitance "0.0086870000"
  wire input 2 \B
  attribute \capacitance "0.0087330000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$3121
  wire $auto$rtlil.cc:3571:NotGate$3119
  wire $auto$rtlil.cc:3571:NotGate$3117
  cell $specify2 $auto$liberty.cc:754:execute$3123
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3122
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3118
    connect \Y $auto$rtlil.cc:3571:NotGate$3119
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3116
    connect \Y $auto$rtlil.cc:3571:NotGate$3117
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3120
    connect \Y $auto$rtlil.cc:3572:AndGate$3121
    connect \B $auto$rtlil.cc:3571:NotGate$3119
    connect \A $auto$rtlil.cc:3571:NotGate$3117
  end
  connect \Y $auto$rtlil.cc:3572:AndGate$3121
end
attribute \whitebox 1
attribute \area "6.2560000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nor2_2
  wire output 3 \Y
  attribute \capacitance "0.0044380000"
  wire input 2 \B
  attribute \capacitance "0.0044010000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$3113
  wire $auto$rtlil.cc:3571:NotGate$3111
  wire $auto$rtlil.cc:3571:NotGate$3109
  cell $specify2 $auto$liberty.cc:754:execute$3115
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3114
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3110
    connect \Y $auto$rtlil.cc:3571:NotGate$3111
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3108
    connect \Y $auto$rtlil.cc:3571:NotGate$3109
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3112
    connect \Y $auto$rtlil.cc:3572:AndGate$3113
    connect \B $auto$rtlil.cc:3571:NotGate$3111
    connect \A $auto$rtlil.cc:3571:NotGate$3109
  end
  connect \Y $auto$rtlil.cc:3572:AndGate$3113
end
attribute \whitebox 1
attribute \area "3.7536000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nor2_1
  wire output 3 \Y
  attribute \capacitance "0.0023530000"
  wire input 2 \B
  attribute \capacitance "0.0023730000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$3105
  wire $auto$rtlil.cc:3571:NotGate$3103
  wire $auto$rtlil.cc:3571:NotGate$3101
  cell $specify2 $auto$liberty.cc:754:execute$3107
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3106
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3102
    connect \Y $auto$rtlil.cc:3571:NotGate$3103
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3100
    connect \Y $auto$rtlil.cc:3571:NotGate$3101
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$3104
    connect \Y $auto$rtlil.cc:3572:AndGate$3105
    connect \B $auto$rtlil.cc:3571:NotGate$3103
    connect \A $auto$rtlil.cc:3571:NotGate$3101
  end
  connect \Y $auto$rtlil.cc:3572:AndGate$3105
end
attribute \whitebox 1
attribute \area "27.526400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nand4bb_4
  wire output 3 \Y
  attribute \capacitance "0.0087430000"
  wire input 2 \D
  attribute \capacitance "0.0085950000"
  wire input 1 \C
  attribute \capacitance "0.0023850000"
  wire input 5 \B_N
  attribute \capacitance "0.0023840000"
  wire input 4 \A_N
  wire $auto$rtlil.cc:3574:OrGate$3095
  wire $auto$rtlil.cc:3574:OrGate$3091
  wire $auto$rtlil.cc:3574:OrGate$3087
  wire $auto$rtlil.cc:3571:NotGate$3093
  wire $auto$rtlil.cc:3571:NotGate$3089
  cell $specify2 $auto$liberty.cc:754:execute$3099
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3098
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3097
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3096
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3092
    connect \Y $auto$rtlil.cc:3571:NotGate$3093
    connect \A \D
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3088
    connect \Y $auto$rtlil.cc:3571:NotGate$3089
    connect \A \C
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3094
    connect \Y $auto$rtlil.cc:3574:OrGate$3095
    connect \B $auto$rtlil.cc:3571:NotGate$3093
    connect \A $auto$rtlil.cc:3574:OrGate$3091
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3090
    connect \Y $auto$rtlil.cc:3574:OrGate$3091
    connect \B $auto$rtlil.cc:3571:NotGate$3089
    connect \A $auto$rtlil.cc:3574:OrGate$3087
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3086
    connect \Y $auto$rtlil.cc:3574:OrGate$3087
    connect \B \B_N
    connect \A \A_N
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$3095
end
attribute \whitebox 1
attribute \area "16.265600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nand4bb_2
  wire output 3 \Y
  attribute \capacitance "0.0044700000"
  wire input 2 \D
  attribute \capacitance "0.0044620000"
  wire input 1 \C
  attribute \capacitance "0.0014890000"
  wire input 5 \B_N
  attribute \capacitance "0.0015000000"
  wire input 4 \A_N
  wire $auto$rtlil.cc:3574:OrGate$3081
  wire $auto$rtlil.cc:3574:OrGate$3077
  wire $auto$rtlil.cc:3574:OrGate$3073
  wire $auto$rtlil.cc:3571:NotGate$3079
  wire $auto$rtlil.cc:3571:NotGate$3075
  cell $specify2 $auto$liberty.cc:754:execute$3085
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3084
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3083
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3082
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3078
    connect \Y $auto$rtlil.cc:3571:NotGate$3079
    connect \A \D
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3074
    connect \Y $auto$rtlil.cc:3571:NotGate$3075
    connect \A \C
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3080
    connect \Y $auto$rtlil.cc:3574:OrGate$3081
    connect \B $auto$rtlil.cc:3571:NotGate$3079
    connect \A $auto$rtlil.cc:3574:OrGate$3077
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3076
    connect \Y $auto$rtlil.cc:3574:OrGate$3077
    connect \B $auto$rtlil.cc:3571:NotGate$3075
    connect \A $auto$rtlil.cc:3574:OrGate$3073
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3072
    connect \Y $auto$rtlil.cc:3574:OrGate$3073
    connect \B \B_N
    connect \A \A_N
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$3081
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nand4bb_1
  wire output 3 \Y
  attribute \capacitance "0.0023130000"
  wire input 2 \D
  attribute \capacitance "0.0022900000"
  wire input 1 \C
  attribute \capacitance "0.0014960000"
  wire input 5 \B_N
  attribute \capacitance "0.0015440000"
  wire input 4 \A_N
  wire $auto$rtlil.cc:3574:OrGate$3067
  wire $auto$rtlil.cc:3574:OrGate$3063
  wire $auto$rtlil.cc:3574:OrGate$3059
  wire $auto$rtlil.cc:3571:NotGate$3065
  wire $auto$rtlil.cc:3571:NotGate$3061
  cell $specify2 $auto$liberty.cc:754:execute$3071
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3070
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3069
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3068
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3064
    connect \Y $auto$rtlil.cc:3571:NotGate$3065
    connect \A \D
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3060
    connect \Y $auto$rtlil.cc:3571:NotGate$3061
    connect \A \C
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3066
    connect \Y $auto$rtlil.cc:3574:OrGate$3067
    connect \B $auto$rtlil.cc:3571:NotGate$3065
    connect \A $auto$rtlil.cc:3574:OrGate$3063
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3062
    connect \Y $auto$rtlil.cc:3574:OrGate$3063
    connect \B $auto$rtlil.cc:3571:NotGate$3061
    connect \A $auto$rtlil.cc:3574:OrGate$3059
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3058
    connect \Y $auto$rtlil.cc:3574:OrGate$3059
    connect \B \B_N
    connect \A \A_N
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$3067
end
attribute \whitebox 1
attribute \area "23.772800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nand4b_4
  wire output 4 \Y
  attribute \capacitance "0.0087340000"
  wire input 3 \D
  attribute \capacitance "0.0086320000"
  wire input 2 \C
  attribute \capacitance "0.0085040000"
  wire input 1 \B
  attribute \capacitance "0.0023740000"
  wire input 5 \A_N
  wire $auto$rtlil.cc:3574:OrGate$3053
  wire $auto$rtlil.cc:3574:OrGate$3049
  wire $auto$rtlil.cc:3574:OrGate$3045
  wire $auto$rtlil.cc:3571:NotGate$3051
  wire $auto$rtlil.cc:3571:NotGate$3047
  wire $auto$rtlil.cc:3571:NotGate$3043
  cell $specify2 $auto$liberty.cc:754:execute$3057
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3056
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3055
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3054
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3050
    connect \Y $auto$rtlil.cc:3571:NotGate$3051
    connect \A \D
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3046
    connect \Y $auto$rtlil.cc:3571:NotGate$3047
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3042
    connect \Y $auto$rtlil.cc:3571:NotGate$3043
    connect \A \B
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3052
    connect \Y $auto$rtlil.cc:3574:OrGate$3053
    connect \B $auto$rtlil.cc:3571:NotGate$3051
    connect \A $auto$rtlil.cc:3574:OrGate$3049
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3048
    connect \Y $auto$rtlil.cc:3574:OrGate$3049
    connect \B $auto$rtlil.cc:3571:NotGate$3047
    connect \A $auto$rtlil.cc:3574:OrGate$3045
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3044
    connect \Y $auto$rtlil.cc:3574:OrGate$3045
    connect \B $auto$rtlil.cc:3571:NotGate$3043
    connect \A \A_N
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$3053
end
attribute \whitebox 1
attribute \area "15.014400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nand4b_2
  wire output 4 \Y
  attribute \capacitance "0.0044730000"
  wire input 3 \D
  attribute \capacitance "0.0044460000"
  wire input 2 \C
  attribute \capacitance "0.0044400000"
  wire input 1 \B
  attribute \capacitance "0.0015060000"
  wire input 5 \A_N
  wire $auto$rtlil.cc:3574:OrGate$3037
  wire $auto$rtlil.cc:3574:OrGate$3033
  wire $auto$rtlil.cc:3574:OrGate$3029
  wire $auto$rtlil.cc:3571:NotGate$3035
  wire $auto$rtlil.cc:3571:NotGate$3031
  wire $auto$rtlil.cc:3571:NotGate$3027
  cell $specify2 $auto$liberty.cc:754:execute$3041
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3040
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3039
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3038
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3034
    connect \Y $auto$rtlil.cc:3571:NotGate$3035
    connect \A \D
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3030
    connect \Y $auto$rtlil.cc:3571:NotGate$3031
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3026
    connect \Y $auto$rtlil.cc:3571:NotGate$3027
    connect \A \B
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3036
    connect \Y $auto$rtlil.cc:3574:OrGate$3037
    connect \B $auto$rtlil.cc:3571:NotGate$3035
    connect \A $auto$rtlil.cc:3574:OrGate$3033
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3032
    connect \Y $auto$rtlil.cc:3574:OrGate$3033
    connect \B $auto$rtlil.cc:3571:NotGate$3031
    connect \A $auto$rtlil.cc:3574:OrGate$3029
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3028
    connect \Y $auto$rtlil.cc:3574:OrGate$3029
    connect \B $auto$rtlil.cc:3571:NotGate$3027
    connect \A \A_N
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$3037
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nand4b_1
  wire output 4 \Y
  attribute \capacitance "0.0023190000"
  wire input 3 \D
  attribute \capacitance "0.0023280000"
  wire input 2 \C
  attribute \capacitance "0.0023110000"
  wire input 1 \B
  attribute \capacitance "0.0013760000"
  wire input 5 \A_N
  wire $auto$rtlil.cc:3574:OrGate$3021
  wire $auto$rtlil.cc:3574:OrGate$3017
  wire $auto$rtlil.cc:3574:OrGate$3013
  wire $auto$rtlil.cc:3571:NotGate$3019
  wire $auto$rtlil.cc:3571:NotGate$3015
  wire $auto$rtlil.cc:3571:NotGate$3011
  cell $specify2 $auto$liberty.cc:754:execute$3025
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3024
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3023
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3022
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3018
    connect \Y $auto$rtlil.cc:3571:NotGate$3019
    connect \A \D
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3014
    connect \Y $auto$rtlil.cc:3571:NotGate$3015
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3010
    connect \Y $auto$rtlil.cc:3571:NotGate$3011
    connect \A \B
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3020
    connect \Y $auto$rtlil.cc:3574:OrGate$3021
    connect \B $auto$rtlil.cc:3571:NotGate$3019
    connect \A $auto$rtlil.cc:3574:OrGate$3017
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3016
    connect \Y $auto$rtlil.cc:3574:OrGate$3017
    connect \B $auto$rtlil.cc:3571:NotGate$3015
    connect \A $auto$rtlil.cc:3574:OrGate$3013
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3012
    connect \Y $auto$rtlil.cc:3574:OrGate$3013
    connect \B $auto$rtlil.cc:3571:NotGate$3011
    connect \A \A_N
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$3021
end
attribute \whitebox 1
attribute \area "21.270400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nand4_4
  wire output 5 \Y
  attribute \capacitance "0.0087390000"
  wire input 4 \D
  attribute \capacitance "0.0085330000"
  wire input 3 \C
  attribute \capacitance "0.0084720000"
  wire input 2 \B
  attribute \capacitance "0.0084590000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$3005
  wire $auto$rtlil.cc:3574:OrGate$3001
  wire $auto$rtlil.cc:3574:OrGate$2997
  wire $auto$rtlil.cc:3571:NotGate$3003
  wire $auto$rtlil.cc:3571:NotGate$2999
  wire $auto$rtlil.cc:3571:NotGate$2995
  wire $auto$rtlil.cc:3571:NotGate$2993
  cell $specify2 $auto$liberty.cc:754:execute$3009
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3008
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3007
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$3006
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$3002
    connect \Y $auto$rtlil.cc:3571:NotGate$3003
    connect \A \D
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2998
    connect \Y $auto$rtlil.cc:3571:NotGate$2999
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2994
    connect \Y $auto$rtlil.cc:3571:NotGate$2995
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2992
    connect \Y $auto$rtlil.cc:3571:NotGate$2993
    connect \A \A
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3004
    connect \Y $auto$rtlil.cc:3574:OrGate$3005
    connect \B $auto$rtlil.cc:3571:NotGate$3003
    connect \A $auto$rtlil.cc:3574:OrGate$3001
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3000
    connect \Y $auto$rtlil.cc:3574:OrGate$3001
    connect \B $auto$rtlil.cc:3571:NotGate$2999
    connect \A $auto$rtlil.cc:3574:OrGate$2997
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2996
    connect \Y $auto$rtlil.cc:3574:OrGate$2997
    connect \B $auto$rtlil.cc:3571:NotGate$2995
    connect \A $auto$rtlil.cc:3571:NotGate$2993
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$3005
end
attribute \whitebox 1
attribute \area "12.512000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nand4_2
  wire output 5 \Y
  attribute \capacitance "0.0044380000"
  wire input 4 \D
  attribute \capacitance "0.0043170000"
  wire input 3 \C
  attribute \capacitance "0.0043790000"
  wire input 2 \B
  attribute \capacitance "0.0042940000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$2987
  wire $auto$rtlil.cc:3574:OrGate$2983
  wire $auto$rtlil.cc:3574:OrGate$2979
  wire $auto$rtlil.cc:3571:NotGate$2985
  wire $auto$rtlil.cc:3571:NotGate$2981
  wire $auto$rtlil.cc:3571:NotGate$2977
  wire $auto$rtlil.cc:3571:NotGate$2975
  cell $specify2 $auto$liberty.cc:754:execute$2991
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$2990
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$2989
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$2988
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2984
    connect \Y $auto$rtlil.cc:3571:NotGate$2985
    connect \A \D
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2980
    connect \Y $auto$rtlil.cc:3571:NotGate$2981
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2976
    connect \Y $auto$rtlil.cc:3571:NotGate$2977
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2974
    connect \Y $auto$rtlil.cc:3571:NotGate$2975
    connect \A \A
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2986
    connect \Y $auto$rtlil.cc:3574:OrGate$2987
    connect \B $auto$rtlil.cc:3571:NotGate$2985
    connect \A $auto$rtlil.cc:3574:OrGate$2983
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2982
    connect \Y $auto$rtlil.cc:3574:OrGate$2983
    connect \B $auto$rtlil.cc:3571:NotGate$2981
    connect \A $auto$rtlil.cc:3574:OrGate$2979
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2978
    connect \Y $auto$rtlil.cc:3574:OrGate$2979
    connect \B $auto$rtlil.cc:3571:NotGate$2977
    connect \A $auto$rtlil.cc:3571:NotGate$2975
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$2987
end
attribute \whitebox 1
attribute \area "6.2560000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nand4_1
  wire output 5 \Y
  attribute \capacitance "0.0022960000"
  wire input 4 \D
  attribute \capacitance "0.0023490000"
  wire input 3 \C
  attribute \capacitance "0.0023910000"
  wire input 2 \B
  attribute \capacitance "0.0023120000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$2969
  wire $auto$rtlil.cc:3574:OrGate$2965
  wire $auto$rtlil.cc:3574:OrGate$2961
  wire $auto$rtlil.cc:3571:NotGate$2967
  wire $auto$rtlil.cc:3571:NotGate$2963
  wire $auto$rtlil.cc:3571:NotGate$2959
  wire $auto$rtlil.cc:3571:NotGate$2957
  cell $specify2 $auto$liberty.cc:754:execute$2973
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$2972
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$2971
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$2970
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2966
    connect \Y $auto$rtlil.cc:3571:NotGate$2967
    connect \A \D
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2962
    connect \Y $auto$rtlil.cc:3571:NotGate$2963
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2958
    connect \Y $auto$rtlil.cc:3571:NotGate$2959
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2956
    connect \Y $auto$rtlil.cc:3571:NotGate$2957
    connect \A \A
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2968
    connect \Y $auto$rtlil.cc:3574:OrGate$2969
    connect \B $auto$rtlil.cc:3571:NotGate$2967
    connect \A $auto$rtlil.cc:3574:OrGate$2965
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2964
    connect \Y $auto$rtlil.cc:3574:OrGate$2965
    connect \B $auto$rtlil.cc:3571:NotGate$2963
    connect \A $auto$rtlil.cc:3574:OrGate$2961
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2960
    connect \Y $auto$rtlil.cc:3574:OrGate$2961
    connect \B $auto$rtlil.cc:3571:NotGate$2959
    connect \A $auto$rtlil.cc:3571:NotGate$2957
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$2969
end
attribute \whitebox 1
attribute \area "20.019200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nand3b_4
  wire output 3 \Y
  attribute \capacitance "0.0088630000"
  wire input 2 \C
  attribute \capacitance "0.0084720000"
  wire input 1 \B
  attribute \capacitance "0.0023570000"
  wire input 4 \A_N
  wire $auto$rtlil.cc:3574:OrGate$2952
  wire $auto$rtlil.cc:3574:OrGate$2948
  wire $auto$rtlil.cc:3571:NotGate$2950
  wire $auto$rtlil.cc:3571:NotGate$2946
  cell $specify2 $auto$liberty.cc:754:execute$2955
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$2954
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$2953
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2949
    connect \Y $auto$rtlil.cc:3571:NotGate$2950
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2945
    connect \Y $auto$rtlil.cc:3571:NotGate$2946
    connect \A \B
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2951
    connect \Y $auto$rtlil.cc:3574:OrGate$2952
    connect \B $auto$rtlil.cc:3571:NotGate$2950
    connect \A $auto$rtlil.cc:3574:OrGate$2948
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2947
    connect \Y $auto$rtlil.cc:3574:OrGate$2948
    connect \B $auto$rtlil.cc:3571:NotGate$2946
    connect \A \A_N
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$2952
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nand3b_2
  wire output 3 \Y
  attribute \capacitance "0.0044480000"
  wire input 2 \C
  attribute \capacitance "0.0045160000"
  wire input 1 \B
  attribute \capacitance "0.0014470000"
  wire input 4 \A_N
  wire $auto$rtlil.cc:3574:OrGate$2941
  wire $auto$rtlil.cc:3574:OrGate$2937
  wire $auto$rtlil.cc:3571:NotGate$2939
  wire $auto$rtlil.cc:3571:NotGate$2935
  cell $specify2 $auto$liberty.cc:754:execute$2944
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$2943
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$2942
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2938
    connect \Y $auto$rtlil.cc:3571:NotGate$2939
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2934
    connect \Y $auto$rtlil.cc:3571:NotGate$2935
    connect \A \B
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2940
    connect \Y $auto$rtlil.cc:3574:OrGate$2941
    connect \B $auto$rtlil.cc:3571:NotGate$2939
    connect \A $auto$rtlil.cc:3574:OrGate$2937
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2936
    connect \Y $auto$rtlil.cc:3574:OrGate$2937
    connect \B $auto$rtlil.cc:3571:NotGate$2935
    connect \A \A_N
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$2941
end
attribute \whitebox 1
attribute \area "7.5072000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nand3b_1
  wire output 3 \Y
  attribute \capacitance "0.0023300000"
  wire input 2 \C
  attribute \capacitance "0.0023250000"
  wire input 1 \B
  attribute \capacitance "0.0013770000"
  wire input 4 \A_N
  wire $auto$rtlil.cc:3574:OrGate$2930
  wire $auto$rtlil.cc:3574:OrGate$2926
  wire $auto$rtlil.cc:3571:NotGate$2928
  wire $auto$rtlil.cc:3571:NotGate$2924
  cell $specify2 $auto$liberty.cc:754:execute$2933
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$2932
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$2931
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2927
    connect \Y $auto$rtlil.cc:3571:NotGate$2928
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2923
    connect \Y $auto$rtlil.cc:3571:NotGate$2924
    connect \A \B
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2929
    connect \Y $auto$rtlil.cc:3574:OrGate$2930
    connect \B $auto$rtlil.cc:3571:NotGate$2928
    connect \A $auto$rtlil.cc:3574:OrGate$2926
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2925
    connect \Y $auto$rtlil.cc:3574:OrGate$2926
    connect \B $auto$rtlil.cc:3571:NotGate$2924
    connect \A \A_N
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$2930
end
attribute \whitebox 1
attribute \area "17.516800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nand3_4
  wire output 4 \Y
  attribute \capacitance "0.0087760000"
  wire input 3 \C
  attribute \capacitance "0.0085870000"
  wire input 2 \B
  attribute \capacitance "0.0086630000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$2919
  wire $auto$rtlil.cc:3574:OrGate$2915
  wire $auto$rtlil.cc:3571:NotGate$2917
  wire $auto$rtlil.cc:3571:NotGate$2913
  wire $auto$rtlil.cc:3571:NotGate$2911
  cell $specify2 $auto$liberty.cc:754:execute$2922
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$2921
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$2920
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2916
    connect \Y $auto$rtlil.cc:3571:NotGate$2917
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2912
    connect \Y $auto$rtlil.cc:3571:NotGate$2913
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2910
    connect \Y $auto$rtlil.cc:3571:NotGate$2911
    connect \A \A
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2918
    connect \Y $auto$rtlil.cc:3574:OrGate$2919
    connect \B $auto$rtlil.cc:3571:NotGate$2917
    connect \A $auto$rtlil.cc:3574:OrGate$2915
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2914
    connect \Y $auto$rtlil.cc:3574:OrGate$2915
    connect \B $auto$rtlil.cc:3571:NotGate$2913
    connect \A $auto$rtlil.cc:3571:NotGate$2911
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$2919
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nand3_2
  wire output 4 \Y
  attribute \capacitance "0.0045040000"
  wire input 3 \C
  attribute \capacitance "0.0044680000"
  wire input 2 \B
  attribute \capacitance "0.0043400000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$2906
  wire $auto$rtlil.cc:3574:OrGate$2902
  wire $auto$rtlil.cc:3571:NotGate$2904
  wire $auto$rtlil.cc:3571:NotGate$2900
  wire $auto$rtlil.cc:3571:NotGate$2898
  cell $specify2 $auto$liberty.cc:754:execute$2909
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$2908
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$2907
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2903
    connect \Y $auto$rtlil.cc:3571:NotGate$2904
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2899
    connect \Y $auto$rtlil.cc:3571:NotGate$2900
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2897
    connect \Y $auto$rtlil.cc:3571:NotGate$2898
    connect \A \A
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2905
    connect \Y $auto$rtlil.cc:3574:OrGate$2906
    connect \B $auto$rtlil.cc:3571:NotGate$2904
    connect \A $auto$rtlil.cc:3574:OrGate$2902
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2901
    connect \Y $auto$rtlil.cc:3574:OrGate$2902
    connect \B $auto$rtlil.cc:3571:NotGate$2900
    connect \A $auto$rtlil.cc:3571:NotGate$2898
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$2906
end
attribute \whitebox 1
attribute \area "5.0048000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nand3_1
  wire output 4 \Y
  attribute \capacitance "0.0023550000"
  wire input 3 \C
  attribute \capacitance "0.0023950000"
  wire input 2 \B
  attribute \capacitance "0.0023010000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$2893
  wire $auto$rtlil.cc:3574:OrGate$2889
  wire $auto$rtlil.cc:3571:NotGate$2891
  wire $auto$rtlil.cc:3571:NotGate$2887
  wire $auto$rtlil.cc:3571:NotGate$2885
  cell $specify2 $auto$liberty.cc:754:execute$2896
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$2895
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$2894
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2890
    connect \Y $auto$rtlil.cc:3571:NotGate$2891
    connect \A \C
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2886
    connect \Y $auto$rtlil.cc:3571:NotGate$2887
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2884
    connect \Y $auto$rtlil.cc:3571:NotGate$2885
    connect \A \A
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2892
    connect \Y $auto$rtlil.cc:3574:OrGate$2893
    connect \B $auto$rtlil.cc:3571:NotGate$2891
    connect \A $auto$rtlil.cc:3574:OrGate$2889
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2888
    connect \Y $auto$rtlil.cc:3574:OrGate$2889
    connect \B $auto$rtlil.cc:3571:NotGate$2887
    connect \A $auto$rtlil.cc:3571:NotGate$2885
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$2893
end
attribute \whitebox 1
attribute \area "13.763200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nand2b_4
  wire output 2 \Y
  attribute \capacitance "0.0088640000"
  wire input 1 \B
  attribute \capacitance "0.0023730000"
  wire input 3 \A_N
  wire $auto$rtlil.cc:3574:OrGate$2881
  wire $auto$rtlil.cc:3571:NotGate$2879
  cell $specify2 $auto$liberty.cc:754:execute$2883
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$2882
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2878
    connect \Y $auto$rtlil.cc:3571:NotGate$2879
    connect \A \B
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2880
    connect \Y $auto$rtlil.cc:3574:OrGate$2881
    connect \B $auto$rtlil.cc:3571:NotGate$2879
    connect \A \A_N
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$2881
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nand2b_2
  wire output 2 \Y
  attribute \capacitance "0.0045610000"
  wire input 1 \B
  attribute \capacitance "0.0013780000"
  wire input 3 \A_N
  wire $auto$rtlil.cc:3574:OrGate$2875
  wire $auto$rtlil.cc:3571:NotGate$2873
  cell $specify2 $auto$liberty.cc:754:execute$2877
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$2876
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2872
    connect \Y $auto$rtlil.cc:3571:NotGate$2873
    connect \A \B
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2874
    connect \Y $auto$rtlil.cc:3574:OrGate$2875
    connect \B $auto$rtlil.cc:3571:NotGate$2873
    connect \A \A_N
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$2875
end
attribute \whitebox 1
attribute \area "6.2560000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nand2b_1
  wire output 2 \Y
  attribute \capacitance "0.0023990000"
  wire input 1 \B
  attribute \capacitance "0.0013950000"
  wire input 3 \A_N
  wire $auto$rtlil.cc:3574:OrGate$2869
  wire $auto$rtlil.cc:3571:NotGate$2867
  cell $specify2 $auto$liberty.cc:754:execute$2871
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$2870
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2866
    connect \Y $auto$rtlil.cc:3571:NotGate$2867
    connect \A \B
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2868
    connect \Y $auto$rtlil.cc:3574:OrGate$2869
    connect \B $auto$rtlil.cc:3571:NotGate$2867
    connect \A \A_N
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$2869
end
attribute \whitebox 1
attribute \area "20.019200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nand2_8
  wire output 3 \Y
  attribute \capacitance "0.0172050000"
  wire input 2 \B
  attribute \capacitance "0.0169330000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$2863
  wire $auto$rtlil.cc:3571:NotGate$2861
  wire $auto$rtlil.cc:3571:NotGate$2859
  cell $specify2 $auto$liberty.cc:754:execute$2865
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$2864
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2860
    connect \Y $auto$rtlil.cc:3571:NotGate$2861
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2858
    connect \Y $auto$rtlil.cc:3571:NotGate$2859
    connect \A \A
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2862
    connect \Y $auto$rtlil.cc:3574:OrGate$2863
    connect \B $auto$rtlil.cc:3571:NotGate$2861
    connect \A $auto$rtlil.cc:3571:NotGate$2859
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$2863
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nand2_4
  wire output 3 \Y
  attribute \capacitance "0.0088300000"
  wire input 2 \B
  attribute \capacitance "0.0085370000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$2855
  wire $auto$rtlil.cc:3571:NotGate$2853
  wire $auto$rtlil.cc:3571:NotGate$2851
  cell $specify2 $auto$liberty.cc:754:execute$2857
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$2856
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2852
    connect \Y $auto$rtlil.cc:3571:NotGate$2853
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2850
    connect \Y $auto$rtlil.cc:3571:NotGate$2851
    connect \A \A
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2854
    connect \Y $auto$rtlil.cc:3574:OrGate$2855
    connect \B $auto$rtlil.cc:3571:NotGate$2853
    connect \A $auto$rtlil.cc:3571:NotGate$2851
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$2855
end
attribute \whitebox 1
attribute \area "6.2560000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nand2_2
  wire output 3 \Y
  attribute \capacitance "0.0044180000"
  wire input 2 \B
  attribute \capacitance "0.0044310000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$2847
  wire $auto$rtlil.cc:3571:NotGate$2845
  wire $auto$rtlil.cc:3571:NotGate$2843
  cell $specify2 $auto$liberty.cc:754:execute$2849
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$2848
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2844
    connect \Y $auto$rtlil.cc:3571:NotGate$2845
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2842
    connect \Y $auto$rtlil.cc:3571:NotGate$2843
    connect \A \A
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2846
    connect \Y $auto$rtlil.cc:3574:OrGate$2847
    connect \B $auto$rtlil.cc:3571:NotGate$2845
    connect \A $auto$rtlil.cc:3571:NotGate$2843
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$2847
end
attribute \whitebox 1
attribute \area "3.7536000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__nand2_1
  wire output 3 \Y
  attribute \capacitance "0.0023240000"
  wire input 2 \B
  attribute \capacitance "0.0023150000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$2839
  wire $auto$rtlil.cc:3571:NotGate$2837
  wire $auto$rtlil.cc:3571:NotGate$2835
  cell $specify2 $auto$liberty.cc:754:execute$2841
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$2840
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2836
    connect \Y $auto$rtlil.cc:3571:NotGate$2837
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2834
    connect \Y $auto$rtlil.cc:3571:NotGate$2835
    connect \A \A
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2838
    connect \Y $auto$rtlil.cc:3574:OrGate$2839
    connect \B $auto$rtlil.cc:3571:NotGate$2837
    connect \A $auto$rtlil.cc:3571:NotGate$2835
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$2839
end
attribute \whitebox 1
attribute \area "25.024000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__mux4_4
  wire output 5 \X
  attribute \capacitance "0.0031760000"
  wire input 4 \S1
  attribute \capacitance "0.0054620000"
  wire input 7 \S0
  attribute \capacitance "0.0017450000"
  wire input 3 \A3
  attribute \capacitance "0.0017420000"
  wire input 2 \A2
  attribute \capacitance "0.0017780000"
  wire input 1 \A1
  attribute \capacitance "0.0017890000"
  wire input 6 \A0
  wire $auto$rtlil.cc:3574:OrGate$2827
  wire $auto$rtlil.cc:3574:OrGate$2821
  wire $auto$rtlil.cc:3574:OrGate$2813
  wire $auto$rtlil.cc:3572:AndGate$2825
  wire $auto$rtlil.cc:3572:AndGate$2823
  wire $auto$rtlil.cc:3572:AndGate$2819
  wire $auto$rtlil.cc:3572:AndGate$2817
  wire $auto$rtlil.cc:3572:AndGate$2811
  wire $auto$rtlil.cc:3572:AndGate$2807
  wire $auto$rtlil.cc:3572:AndGate$2805
  wire $auto$rtlil.cc:3572:AndGate$2801
  wire $auto$rtlil.cc:3571:NotGate$2815
  wire $auto$rtlil.cc:3571:NotGate$2809
  wire $auto$rtlil.cc:3571:NotGate$2803
  wire $auto$rtlil.cc:3571:NotGate$2799
  cell $specify2 $auto$liberty.cc:754:execute$2833
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A0
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2832
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2831
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2830
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2829
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \S0
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2828
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \S1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2814
    connect \Y $auto$rtlil.cc:3571:NotGate$2815
    connect \A \S0
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2808
    connect \Y $auto$rtlil.cc:3571:NotGate$2809
    connect \A \S1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2802
    connect \Y $auto$rtlil.cc:3571:NotGate$2803
    connect \A \S1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2798
    connect \Y $auto$rtlil.cc:3571:NotGate$2799
    connect \A \S0
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2826
    connect \Y $auto$rtlil.cc:3574:OrGate$2827
    connect \B $auto$rtlil.cc:3572:AndGate$2825
    connect \A $auto$rtlil.cc:3574:OrGate$2821
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2820
    connect \Y $auto$rtlil.cc:3574:OrGate$2821
    connect \B $auto$rtlil.cc:3572:AndGate$2819
    connect \A $auto$rtlil.cc:3574:OrGate$2813
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2812
    connect \Y $auto$rtlil.cc:3574:OrGate$2813
    connect \B $auto$rtlil.cc:3572:AndGate$2811
    connect \A $auto$rtlil.cc:3572:AndGate$2805
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2824
    connect \Y $auto$rtlil.cc:3572:AndGate$2825
    connect \B \S1
    connect \A $auto$rtlil.cc:3572:AndGate$2823
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2822
    connect \Y $auto$rtlil.cc:3572:AndGate$2823
    connect \B \S0
    connect \A \A3
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2818
    connect \Y $auto$rtlil.cc:3572:AndGate$2819
    connect \B \S1
    connect \A $auto$rtlil.cc:3572:AndGate$2817
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2816
    connect \Y $auto$rtlil.cc:3572:AndGate$2817
    connect \B $auto$rtlil.cc:3571:NotGate$2815
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2810
    connect \Y $auto$rtlil.cc:3572:AndGate$2811
    connect \B $auto$rtlil.cc:3571:NotGate$2809
    connect \A $auto$rtlil.cc:3572:AndGate$2807
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2806
    connect \Y $auto$rtlil.cc:3572:AndGate$2807
    connect \B \S0
    connect \A \A1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2804
    connect \Y $auto$rtlil.cc:3572:AndGate$2805
    connect \B $auto$rtlil.cc:3571:NotGate$2803
    connect \A $auto$rtlil.cc:3572:AndGate$2801
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2800
    connect \Y $auto$rtlil.cc:3572:AndGate$2801
    connect \B $auto$rtlil.cc:3571:NotGate$2799
    connect \A \A0
  end
  connect \X $auto$rtlil.cc:3574:OrGate$2827
end
attribute \whitebox 1
attribute \area "22.521600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__mux4_2
  wire output 5 \X
  attribute \capacitance "0.0031740000"
  wire input 4 \S1
  attribute \capacitance "0.0054550000"
  wire input 7 \S0
  attribute \capacitance "0.0017510000"
  wire input 3 \A3
  attribute \capacitance "0.0017380000"
  wire input 2 \A2
  attribute \capacitance "0.0017890000"
  wire input 1 \A1
  attribute \capacitance "0.0018020000"
  wire input 6 \A0
  wire $auto$rtlil.cc:3574:OrGate$2791
  wire $auto$rtlil.cc:3574:OrGate$2785
  wire $auto$rtlil.cc:3574:OrGate$2777
  wire $auto$rtlil.cc:3572:AndGate$2789
  wire $auto$rtlil.cc:3572:AndGate$2787
  wire $auto$rtlil.cc:3572:AndGate$2783
  wire $auto$rtlil.cc:3572:AndGate$2781
  wire $auto$rtlil.cc:3572:AndGate$2775
  wire $auto$rtlil.cc:3572:AndGate$2771
  wire $auto$rtlil.cc:3572:AndGate$2769
  wire $auto$rtlil.cc:3572:AndGate$2765
  wire $auto$rtlil.cc:3571:NotGate$2779
  wire $auto$rtlil.cc:3571:NotGate$2773
  wire $auto$rtlil.cc:3571:NotGate$2767
  wire $auto$rtlil.cc:3571:NotGate$2763
  cell $specify2 $auto$liberty.cc:754:execute$2797
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A0
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2796
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2795
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2794
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2793
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \S0
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2792
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \S1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2778
    connect \Y $auto$rtlil.cc:3571:NotGate$2779
    connect \A \S0
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2772
    connect \Y $auto$rtlil.cc:3571:NotGate$2773
    connect \A \S1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2766
    connect \Y $auto$rtlil.cc:3571:NotGate$2767
    connect \A \S1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2762
    connect \Y $auto$rtlil.cc:3571:NotGate$2763
    connect \A \S0
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2790
    connect \Y $auto$rtlil.cc:3574:OrGate$2791
    connect \B $auto$rtlil.cc:3572:AndGate$2789
    connect \A $auto$rtlil.cc:3574:OrGate$2785
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2784
    connect \Y $auto$rtlil.cc:3574:OrGate$2785
    connect \B $auto$rtlil.cc:3572:AndGate$2783
    connect \A $auto$rtlil.cc:3574:OrGate$2777
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2776
    connect \Y $auto$rtlil.cc:3574:OrGate$2777
    connect \B $auto$rtlil.cc:3572:AndGate$2775
    connect \A $auto$rtlil.cc:3572:AndGate$2769
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2788
    connect \Y $auto$rtlil.cc:3572:AndGate$2789
    connect \B \S1
    connect \A $auto$rtlil.cc:3572:AndGate$2787
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2786
    connect \Y $auto$rtlil.cc:3572:AndGate$2787
    connect \B \S0
    connect \A \A3
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2782
    connect \Y $auto$rtlil.cc:3572:AndGate$2783
    connect \B \S1
    connect \A $auto$rtlil.cc:3572:AndGate$2781
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2780
    connect \Y $auto$rtlil.cc:3572:AndGate$2781
    connect \B $auto$rtlil.cc:3571:NotGate$2779
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2774
    connect \Y $auto$rtlil.cc:3572:AndGate$2775
    connect \B $auto$rtlil.cc:3571:NotGate$2773
    connect \A $auto$rtlil.cc:3572:AndGate$2771
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2770
    connect \Y $auto$rtlil.cc:3572:AndGate$2771
    connect \B \S0
    connect \A \A1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2768
    connect \Y $auto$rtlil.cc:3572:AndGate$2769
    connect \B $auto$rtlil.cc:3571:NotGate$2767
    connect \A $auto$rtlil.cc:3572:AndGate$2765
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2764
    connect \Y $auto$rtlil.cc:3572:AndGate$2765
    connect \B $auto$rtlil.cc:3571:NotGate$2763
    connect \A \A0
  end
  connect \X $auto$rtlil.cc:3574:OrGate$2791
end
attribute \whitebox 1
attribute \area "26.275200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__mux4_1
  wire output 5 \X
  attribute \capacitance "0.0026750000"
  wire input 4 \S1
  attribute \capacitance "0.0038950000"
  wire input 7 \S0
  attribute \capacitance "0.0014780000"
  wire input 3 \A3
  attribute \capacitance "0.0014640000"
  wire input 2 \A2
  attribute \capacitance "0.0014380000"
  wire input 1 \A1
  attribute \capacitance "0.0015250000"
  wire input 6 \A0
  wire $auto$rtlil.cc:3574:OrGate$2755
  wire $auto$rtlil.cc:3574:OrGate$2749
  wire $auto$rtlil.cc:3574:OrGate$2741
  wire $auto$rtlil.cc:3572:AndGate$2753
  wire $auto$rtlil.cc:3572:AndGate$2751
  wire $auto$rtlil.cc:3572:AndGate$2747
  wire $auto$rtlil.cc:3572:AndGate$2745
  wire $auto$rtlil.cc:3572:AndGate$2739
  wire $auto$rtlil.cc:3572:AndGate$2735
  wire $auto$rtlil.cc:3572:AndGate$2733
  wire $auto$rtlil.cc:3572:AndGate$2729
  wire $auto$rtlil.cc:3571:NotGate$2743
  wire $auto$rtlil.cc:3571:NotGate$2737
  wire $auto$rtlil.cc:3571:NotGate$2731
  wire $auto$rtlil.cc:3571:NotGate$2727
  cell $specify2 $auto$liberty.cc:754:execute$2761
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A0
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2760
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2759
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2758
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2757
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \S0
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2756
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \S1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2742
    connect \Y $auto$rtlil.cc:3571:NotGate$2743
    connect \A \S0
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2736
    connect \Y $auto$rtlil.cc:3571:NotGate$2737
    connect \A \S1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2730
    connect \Y $auto$rtlil.cc:3571:NotGate$2731
    connect \A \S1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2726
    connect \Y $auto$rtlil.cc:3571:NotGate$2727
    connect \A \S0
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2754
    connect \Y $auto$rtlil.cc:3574:OrGate$2755
    connect \B $auto$rtlil.cc:3572:AndGate$2753
    connect \A $auto$rtlil.cc:3574:OrGate$2749
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2748
    connect \Y $auto$rtlil.cc:3574:OrGate$2749
    connect \B $auto$rtlil.cc:3572:AndGate$2747
    connect \A $auto$rtlil.cc:3574:OrGate$2741
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2740
    connect \Y $auto$rtlil.cc:3574:OrGate$2741
    connect \B $auto$rtlil.cc:3572:AndGate$2739
    connect \A $auto$rtlil.cc:3572:AndGate$2733
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2752
    connect \Y $auto$rtlil.cc:3572:AndGate$2753
    connect \B \S1
    connect \A $auto$rtlil.cc:3572:AndGate$2751
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2750
    connect \Y $auto$rtlil.cc:3572:AndGate$2751
    connect \B \S0
    connect \A \A3
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2746
    connect \Y $auto$rtlil.cc:3572:AndGate$2747
    connect \B \S1
    connect \A $auto$rtlil.cc:3572:AndGate$2745
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2744
    connect \Y $auto$rtlil.cc:3572:AndGate$2745
    connect \B $auto$rtlil.cc:3571:NotGate$2743
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2738
    connect \Y $auto$rtlil.cc:3572:AndGate$2739
    connect \B $auto$rtlil.cc:3571:NotGate$2737
    connect \A $auto$rtlil.cc:3572:AndGate$2735
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2734
    connect \Y $auto$rtlil.cc:3572:AndGate$2735
    connect \B \S0
    connect \A \A1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2732
    connect \Y $auto$rtlil.cc:3572:AndGate$2733
    connect \B $auto$rtlil.cc:3571:NotGate$2731
    connect \A $auto$rtlil.cc:3572:AndGate$2729
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2728
    connect \Y $auto$rtlil.cc:3572:AndGate$2729
    connect \B $auto$rtlil.cc:3571:NotGate$2727
    connect \A \A0
  end
  connect \X $auto$rtlil.cc:3574:OrGate$2755
end
attribute \whitebox 1
attribute \area "22.521600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__mux2i_4
  wire output 3 \Y
  attribute \capacitance "0.0111250000"
  wire input 2 \S
  attribute \capacitance "0.0082660000"
  wire input 1 \A1
  attribute \capacitance "0.0081010000"
  wire input 4 \A0
  wire $auto$rtlil.cc:3574:OrGate$2722
  wire $auto$rtlil.cc:3572:AndGate$2720
  wire $auto$rtlil.cc:3572:AndGate$2716
  wire $auto$rtlil.cc:3571:NotGate$2718
  wire $auto$rtlil.cc:3571:NotGate$2714
  wire $auto$rtlil.cc:3571:NotGate$2712
  cell $specify2 $auto$liberty.cc:754:execute$2725
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A0
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$2724
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$2723
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \S
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2717
    connect \Y $auto$rtlil.cc:3571:NotGate$2718
    connect \A \A1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2713
    connect \Y $auto$rtlil.cc:3571:NotGate$2714
    connect \A \S
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2711
    connect \Y $auto$rtlil.cc:3571:NotGate$2712
    connect \A \A0
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2721
    connect \Y $auto$rtlil.cc:3574:OrGate$2722
    connect \B $auto$rtlil.cc:3572:AndGate$2720
    connect \A $auto$rtlil.cc:3572:AndGate$2716
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2719
    connect \Y $auto$rtlil.cc:3572:AndGate$2720
    connect \B \S
    connect \A $auto$rtlil.cc:3571:NotGate$2718
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2715
    connect \Y $auto$rtlil.cc:3572:AndGate$2716
    connect \B $auto$rtlil.cc:3571:NotGate$2714
    connect \A $auto$rtlil.cc:3571:NotGate$2712
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$2722
end
attribute \whitebox 1
attribute \area "13.763200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__mux2i_2
  wire output 3 \Y
  attribute \capacitance "0.0064110000"
  wire input 2 \S
  attribute \capacitance "0.0041860000"
  wire input 1 \A1
  attribute \capacitance "0.0043320000"
  wire input 4 \A0
  wire $auto$rtlil.cc:3574:OrGate$2707
  wire $auto$rtlil.cc:3572:AndGate$2705
  wire $auto$rtlil.cc:3572:AndGate$2701
  wire $auto$rtlil.cc:3571:NotGate$2703
  wire $auto$rtlil.cc:3571:NotGate$2699
  wire $auto$rtlil.cc:3571:NotGate$2697
  cell $specify2 $auto$liberty.cc:754:execute$2710
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A0
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$2709
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$2708
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \S
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2702
    connect \Y $auto$rtlil.cc:3571:NotGate$2703
    connect \A \A1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2698
    connect \Y $auto$rtlil.cc:3571:NotGate$2699
    connect \A \S
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2696
    connect \Y $auto$rtlil.cc:3571:NotGate$2697
    connect \A \A0
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2706
    connect \Y $auto$rtlil.cc:3574:OrGate$2707
    connect \B $auto$rtlil.cc:3572:AndGate$2705
    connect \A $auto$rtlil.cc:3572:AndGate$2701
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2704
    connect \Y $auto$rtlil.cc:3572:AndGate$2705
    connect \B \S
    connect \A $auto$rtlil.cc:3571:NotGate$2703
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2700
    connect \Y $auto$rtlil.cc:3572:AndGate$2701
    connect \B $auto$rtlil.cc:3571:NotGate$2699
    connect \A $auto$rtlil.cc:3571:NotGate$2697
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$2707
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__mux2i_1
  wire output 3 \Y
  attribute \capacitance "0.0046530000"
  wire input 2 \S
  attribute \capacitance "0.0022600000"
  wire input 1 \A1
  attribute \capacitance "0.0022070000"
  wire input 4 \A0
  wire $auto$rtlil.cc:3574:OrGate$2692
  wire $auto$rtlil.cc:3572:AndGate$2690
  wire $auto$rtlil.cc:3572:AndGate$2686
  wire $auto$rtlil.cc:3571:NotGate$2688
  wire $auto$rtlil.cc:3571:NotGate$2684
  wire $auto$rtlil.cc:3571:NotGate$2682
  cell $specify2 $auto$liberty.cc:754:execute$2695
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A0
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$2694
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$2693
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \S
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2687
    connect \Y $auto$rtlil.cc:3571:NotGate$2688
    connect \A \A1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2683
    connect \Y $auto$rtlil.cc:3571:NotGate$2684
    connect \A \S
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2681
    connect \Y $auto$rtlil.cc:3571:NotGate$2682
    connect \A \A0
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2691
    connect \Y $auto$rtlil.cc:3574:OrGate$2692
    connect \B $auto$rtlil.cc:3572:AndGate$2690
    connect \A $auto$rtlil.cc:3572:AndGate$2686
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2689
    connect \Y $auto$rtlil.cc:3572:AndGate$2690
    connect \B \S
    connect \A $auto$rtlil.cc:3571:NotGate$2688
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2685
    connect \Y $auto$rtlil.cc:3572:AndGate$2686
    connect \B $auto$rtlil.cc:3571:NotGate$2684
    connect \A $auto$rtlil.cc:3571:NotGate$2682
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$2692
end
attribute \whitebox 1
attribute \area "26.275200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__mux2_8
  wire output 3 \X
  attribute \capacitance "0.0078480000"
  wire input 2 \S
  attribute \capacitance "0.0051000000"
  wire input 1 \A1
  attribute \capacitance "0.0047680000"
  wire input 4 \A0
  wire $auto$rtlil.cc:3574:OrGate$2677
  wire $auto$rtlil.cc:3572:AndGate$2675
  wire $auto$rtlil.cc:3572:AndGate$2673
  wire $auto$rtlil.cc:3571:NotGate$2671
  cell $specify2 $auto$liberty.cc:754:execute$2680
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A0
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2679
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2678
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \S
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2670
    connect \Y $auto$rtlil.cc:3571:NotGate$2671
    connect \A \S
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2676
    connect \Y $auto$rtlil.cc:3574:OrGate$2677
    connect \B $auto$rtlil.cc:3572:AndGate$2675
    connect \A $auto$rtlil.cc:3572:AndGate$2673
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2674
    connect \Y $auto$rtlil.cc:3572:AndGate$2675
    connect \B \S
    connect \A \A1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2672
    connect \Y $auto$rtlil.cc:3572:AndGate$2673
    connect \B $auto$rtlil.cc:3571:NotGate$2671
    connect \A \A0
  end
  connect \X $auto$rtlil.cc:3574:OrGate$2677
end
attribute \whitebox 1
attribute \area "15.014400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__mux2_4
  wire output 3 \X
  attribute \capacitance "0.0051430000"
  wire input 2 \S
  attribute \capacitance "0.0022800000"
  wire input 1 \A1
  attribute \capacitance "0.0022690000"
  wire input 4 \A0
  wire $auto$rtlil.cc:3574:OrGate$2666
  wire $auto$rtlil.cc:3572:AndGate$2664
  wire $auto$rtlil.cc:3572:AndGate$2662
  wire $auto$rtlil.cc:3571:NotGate$2660
  cell $specify2 $auto$liberty.cc:754:execute$2669
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A0
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2668
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2667
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \S
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2659
    connect \Y $auto$rtlil.cc:3571:NotGate$2660
    connect \A \S
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2665
    connect \Y $auto$rtlil.cc:3574:OrGate$2666
    connect \B $auto$rtlil.cc:3572:AndGate$2664
    connect \A $auto$rtlil.cc:3572:AndGate$2662
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2663
    connect \Y $auto$rtlil.cc:3572:AndGate$2664
    connect \B \S
    connect \A \A1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2661
    connect \Y $auto$rtlil.cc:3572:AndGate$2662
    connect \B $auto$rtlil.cc:3571:NotGate$2660
    connect \A \A0
  end
  connect \X $auto$rtlil.cc:3574:OrGate$2666
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__mux2_2
  wire output 3 \X
  attribute \capacitance "0.0032150000"
  wire input 2 \S
  attribute \capacitance "0.0017040000"
  wire input 1 \A1
  attribute \capacitance "0.0018780000"
  wire input 4 \A0
  wire $auto$rtlil.cc:3574:OrGate$2655
  wire $auto$rtlil.cc:3572:AndGate$2653
  wire $auto$rtlil.cc:3572:AndGate$2651
  wire $auto$rtlil.cc:3571:NotGate$2649
  cell $specify2 $auto$liberty.cc:754:execute$2658
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A0
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2657
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2656
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \S
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2648
    connect \Y $auto$rtlil.cc:3571:NotGate$2649
    connect \A \S
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2654
    connect \Y $auto$rtlil.cc:3574:OrGate$2655
    connect \B $auto$rtlil.cc:3572:AndGate$2653
    connect \A $auto$rtlil.cc:3572:AndGate$2651
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2652
    connect \Y $auto$rtlil.cc:3572:AndGate$2653
    connect \B \S
    connect \A \A1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2650
    connect \Y $auto$rtlil.cc:3572:AndGate$2651
    connect \B $auto$rtlil.cc:3571:NotGate$2649
    connect \A \A0
  end
  connect \X $auto$rtlil.cc:3574:OrGate$2655
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__mux2_1
  wire output 3 \X
  attribute \capacitance "0.0034020000"
  wire input 2 \S
  attribute \capacitance "0.0018840000"
  wire input 1 \A1
  attribute \capacitance "0.0015580000"
  wire input 4 \A0
  wire $auto$rtlil.cc:3574:OrGate$2644
  wire $auto$rtlil.cc:3572:AndGate$2642
  wire $auto$rtlil.cc:3572:AndGate$2640
  wire $auto$rtlil.cc:3571:NotGate$2638
  cell $specify2 $auto$liberty.cc:754:execute$2647
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A0
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2646
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2645
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \S
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2637
    connect \Y $auto$rtlil.cc:3571:NotGate$2638
    connect \A \S
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2643
    connect \Y $auto$rtlil.cc:3574:OrGate$2644
    connect \B $auto$rtlil.cc:3572:AndGate$2642
    connect \A $auto$rtlil.cc:3572:AndGate$2640
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2641
    connect \Y $auto$rtlil.cc:3572:AndGate$2642
    connect \B \S
    connect \A \A1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2639
    connect \Y $auto$rtlil.cc:3572:AndGate$2640
    connect \B $auto$rtlil.cc:3571:NotGate$2638
    connect \A \A0
  end
  connect \X $auto$rtlil.cc:3574:OrGate$2644
end
attribute \whitebox 1
attribute \area "13.763200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__maj3_4
  wire output 4 \X
  attribute \capacitance "0.0049570000"
  wire input 3 \C
  attribute \capacitance "0.0041370000"
  wire input 2 \B
  attribute \capacitance "0.0043770000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$2633
  wire $auto$rtlil.cc:3574:OrGate$2629
  wire $auto$rtlil.cc:3572:AndGate$2631
  wire $auto$rtlil.cc:3572:AndGate$2627
  wire $auto$rtlil.cc:3572:AndGate$2625
  cell $specify2 $auto$liberty.cc:754:execute$2636
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2635
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2634
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2632
    connect \Y $auto$rtlil.cc:3574:OrGate$2633
    connect \B $auto$rtlil.cc:3572:AndGate$2631
    connect \A $auto$rtlil.cc:3574:OrGate$2629
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2628
    connect \Y $auto$rtlil.cc:3574:OrGate$2629
    connect \B $auto$rtlil.cc:3572:AndGate$2627
    connect \A $auto$rtlil.cc:3572:AndGate$2625
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2630
    connect \Y $auto$rtlil.cc:3572:AndGate$2631
    connect \B \C
    connect \A \B
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2626
    connect \Y $auto$rtlil.cc:3572:AndGate$2627
    connect \B \C
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2624
    connect \Y $auto$rtlil.cc:3572:AndGate$2625
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$2633
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__maj3_2
  wire output 4 \X
  attribute \capacitance "0.0037180000"
  wire input 3 \C
  attribute \capacitance "0.0029880000"
  wire input 2 \B
  attribute \capacitance "0.0032460000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$2620
  wire $auto$rtlil.cc:3574:OrGate$2616
  wire $auto$rtlil.cc:3572:AndGate$2618
  wire $auto$rtlil.cc:3572:AndGate$2614
  wire $auto$rtlil.cc:3572:AndGate$2612
  cell $specify2 $auto$liberty.cc:754:execute$2623
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2622
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2621
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2619
    connect \Y $auto$rtlil.cc:3574:OrGate$2620
    connect \B $auto$rtlil.cc:3572:AndGate$2618
    connect \A $auto$rtlil.cc:3574:OrGate$2616
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2615
    connect \Y $auto$rtlil.cc:3574:OrGate$2616
    connect \B $auto$rtlil.cc:3572:AndGate$2614
    connect \A $auto$rtlil.cc:3572:AndGate$2612
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2617
    connect \Y $auto$rtlil.cc:3572:AndGate$2618
    connect \B \C
    connect \A \B
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2613
    connect \Y $auto$rtlil.cc:3572:AndGate$2614
    connect \B \C
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2611
    connect \Y $auto$rtlil.cc:3572:AndGate$2612
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$2620
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__maj3_1
  wire output 4 \X
  attribute \capacitance "0.0030520000"
  wire input 3 \C
  attribute \capacitance "0.0025380000"
  wire input 2 \B
  attribute \capacitance "0.0027450000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$2607
  wire $auto$rtlil.cc:3574:OrGate$2603
  wire $auto$rtlil.cc:3572:AndGate$2605
  wire $auto$rtlil.cc:3572:AndGate$2601
  wire $auto$rtlil.cc:3572:AndGate$2599
  cell $specify2 $auto$liberty.cc:754:execute$2610
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2609
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2608
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2606
    connect \Y $auto$rtlil.cc:3574:OrGate$2607
    connect \B $auto$rtlil.cc:3572:AndGate$2605
    connect \A $auto$rtlil.cc:3574:OrGate$2603
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2602
    connect \Y $auto$rtlil.cc:3574:OrGate$2603
    connect \B $auto$rtlil.cc:3572:AndGate$2601
    connect \A $auto$rtlil.cc:3572:AndGate$2599
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2604
    connect \Y $auto$rtlil.cc:3572:AndGate$2605
    connect \B \C
    connect \A \B
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2600
    connect \Y $auto$rtlil.cc:3572:AndGate$2601
    connect \B \C
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2598
    connect \Y $auto$rtlil.cc:3572:AndGate$2599
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$2607
end
attribute \whitebox 1
attribute \area "36.284800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__macro_sparecell
  wire output 1 \LO
  connect \LO 1'0
end
attribute \whitebox 1
attribute \area "40.038400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__lpflow_lsbuf_lh_isowell_tap_4
  wire output 2 \X
  attribute \capacitance "0.0060060000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$2597
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "35.033600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__lpflow_lsbuf_lh_isowell_tap_2
  wire output 2 \X
  attribute \capacitance "0.0060240000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$2596
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "35.033600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__lpflow_lsbuf_lh_isowell_tap_1
  wire output 2 \X
  attribute \capacitance "0.0060050000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$2595
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "40.038400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__lpflow_lsbuf_lh_isowell_4
  wire output 2 \X
  attribute \capacitance "0.0060130000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$2594
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "40.038400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__lpflow_lsbuf_lh_hl_isowell_tap_4
  wire output 2 \X
  attribute \capacitance "0.0060090000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$2593
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "35.033600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__lpflow_lsbuf_lh_hl_isowell_tap_2
  wire output 2 \X
  attribute \capacitance "0.0060240000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$2592
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "35.033600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__lpflow_lsbuf_lh_hl_isowell_tap_1
  wire output 2 \X
  attribute \capacitance "0.0060050000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$2591
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "38.787200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__lpflow_isobufsrckapwr_16
  wire output 2 \X
  attribute \capacitance "0.0087260000"
  wire input 3 \SLEEP
  attribute \capacitance "0.0023720000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$2588
  wire $auto$rtlil.cc:3571:NotGate$2586
  cell $specify2 $auto$liberty.cc:754:execute$2590
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2589
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \SLEEP
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2585
    connect \Y $auto$rtlil.cc:3571:NotGate$2586
    connect \A \SLEEP
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2587
    connect \Y $auto$rtlil.cc:3572:AndGate$2588
    connect \B $auto$rtlil.cc:3571:NotGate$2586
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3572:AndGate$2588
end
attribute \whitebox 1
attribute \area "23.772800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__lpflow_isobufsrc_8
  wire output 2 \X
  attribute \capacitance "0.0167970000"
  wire input 3 \SLEEP
  attribute \capacitance "0.0046180000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$2582
  wire $auto$rtlil.cc:3571:NotGate$2580
  cell $specify2 $auto$liberty.cc:754:execute$2584
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2583
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \SLEEP
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2579
    connect \Y $auto$rtlil.cc:3571:NotGate$2580
    connect \A \SLEEP
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2581
    connect \Y $auto$rtlil.cc:3572:AndGate$2582
    connect \B $auto$rtlil.cc:3571:NotGate$2580
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3572:AndGate$2582
end
attribute \whitebox 1
attribute \area "13.763200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__lpflow_isobufsrc_4
  wire output 2 \X
  attribute \capacitance "0.0086810000"
  wire input 3 \SLEEP
  attribute \capacitance "0.0023750000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$2576
  wire $auto$rtlil.cc:3571:NotGate$2574
  cell $specify2 $auto$liberty.cc:754:execute$2578
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2577
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \SLEEP
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2573
    connect \Y $auto$rtlil.cc:3571:NotGate$2574
    connect \A \SLEEP
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2575
    connect \Y $auto$rtlil.cc:3572:AndGate$2576
    connect \B $auto$rtlil.cc:3571:NotGate$2574
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3572:AndGate$2576
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__lpflow_isobufsrc_2
  wire output 2 \X
  attribute \capacitance "0.0043250000"
  wire input 3 \SLEEP
  attribute \capacitance "0.0014500000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$2570
  wire $auto$rtlil.cc:3571:NotGate$2568
  cell $specify2 $auto$liberty.cc:754:execute$2572
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2571
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \SLEEP
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2567
    connect \Y $auto$rtlil.cc:3571:NotGate$2568
    connect \A \SLEEP
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2569
    connect \Y $auto$rtlil.cc:3572:AndGate$2570
    connect \B $auto$rtlil.cc:3571:NotGate$2568
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3572:AndGate$2570
end
attribute \whitebox 1
attribute \area "45.043200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__lpflow_isobufsrc_16
  wire output 2 \X
  attribute \capacitance "0.0323230000"
  wire input 3 \SLEEP
  attribute \capacitance "0.0087530000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$2564
  wire $auto$rtlil.cc:3571:NotGate$2562
  cell $specify2 $auto$liberty.cc:754:execute$2566
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2565
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \SLEEP
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2561
    connect \Y $auto$rtlil.cc:3571:NotGate$2562
    connect \A \SLEEP
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2563
    connect \Y $auto$rtlil.cc:3572:AndGate$2564
    connect \B $auto$rtlil.cc:3571:NotGate$2562
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3572:AndGate$2564
end
attribute \whitebox 1
attribute \area "6.2560000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__lpflow_isobufsrc_1
  wire output 2 \X
  attribute \capacitance "0.0023670000"
  wire input 3 \SLEEP
  attribute \capacitance "0.0014900000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$2558
  wire $auto$rtlil.cc:3571:NotGate$2556
  cell $specify2 $auto$liberty.cc:754:execute$2560
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2559
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \SLEEP
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2555
    connect \Y $auto$rtlil.cc:3571:NotGate$2556
    connect \A \SLEEP
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2557
    connect \Y $auto$rtlil.cc:3572:AndGate$2558
    connect \B $auto$rtlil.cc:3571:NotGate$2556
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3572:AndGate$2558
end
attribute \whitebox 1
attribute \area "13.763200000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__lpflow_inputisolatch_1
  attribute \capacitance "0.0016520000"
  wire input 3 \SLEEP_B
  wire output 2 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0016200000"
  wire input 1 \D
  cell $_DLATCH_P_ $auto$liberty.cc:392:create_latch$2554
    connect \Q \IQ
    connect \E \SLEEP_B
    connect \D \D
  end
  cell $_NOT_ $auto$liberty.cc:332:create_latch$2553
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "6.2560000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__lpflow_inputiso1p_1
  wire output 2 \X
  attribute \capacitance "0.0014710000"
  wire input 3 \SLEEP
  attribute \capacitance "0.0014600000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$2550
  cell $specify2 $auto$liberty.cc:754:execute$2552
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2551
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \SLEEP
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2549
    connect \Y $auto$rtlil.cc:3574:OrGate$2550
    connect \B \SLEEP
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$2550
end
attribute \whitebox 1
attribute \area "7.5072000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__lpflow_inputiso1n_1
  wire output 2 \X
  attribute \capacitance "0.0014180000"
  wire input 3 \SLEEP_B
  attribute \capacitance "0.0017300000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$2546
  wire $auto$rtlil.cc:3571:NotGate$2544
  cell $specify2 $auto$liberty.cc:754:execute$2548
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2547
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \SLEEP_B
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2543
    connect \Y $auto$rtlil.cc:3571:NotGate$2544
    connect \A \SLEEP_B
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2545
    connect \Y $auto$rtlil.cc:3574:OrGate$2546
    connect \B $auto$rtlil.cc:3571:NotGate$2544
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3574:OrGate$2546
end
attribute \whitebox 1
attribute \area "7.5072000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__lpflow_inputiso0p_1
  wire output 2 \X
  attribute \capacitance "0.0015580000"
  wire input 3 \SLEEP
  attribute \capacitance "0.0016410000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$2540
  wire $auto$rtlil.cc:3571:NotGate$2538
  cell $specify2 $auto$liberty.cc:754:execute$2542
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2541
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \SLEEP
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2537
    connect \Y $auto$rtlil.cc:3571:NotGate$2538
    connect \A \SLEEP
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2539
    connect \Y $auto$rtlil.cc:3572:AndGate$2540
    connect \B \A
    connect \A $auto$rtlil.cc:3571:NotGate$2538
  end
  connect \X $auto$rtlil.cc:3572:AndGate$2540
end
attribute \whitebox 1
attribute \area "6.2560000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__lpflow_inputiso0n_1
  wire output 2 \X
  attribute \capacitance "0.0014960000"
  wire input 3 \SLEEP_B
  attribute \capacitance "0.0014620000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$2534
  cell $specify2 $auto$liberty.cc:754:execute$2536
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$2535
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \SLEEP_B
    connect \EN 1'1
    connect \DST \X
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2533
    connect \Y $auto$rtlil.cc:3572:AndGate$2534
    connect \B \A
    connect \A \SLEEP_B
  end
  connect \X $auto$rtlil.cc:3572:AndGate$2534
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__lpflow_decapkapwr_8
end
attribute \whitebox 1
attribute \area "7.5072000000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__lpflow_decapkapwr_6
end
attribute \whitebox 1
attribute \area "5.0048000000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__lpflow_decapkapwr_4
end
attribute \whitebox 1
attribute \area "3.7536000000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__lpflow_decapkapwr_3
end
attribute \whitebox 1
attribute \area "15.014400000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__lpflow_decapkapwr_12
end
attribute \whitebox 1
attribute \area "16.265600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__lpflow_clkinvkapwr_8
  wire output 2 \Y
  attribute \capacitance "0.0203390000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$2531
  cell $specify2 $auto$liberty.cc:754:execute$2532
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2530
    connect \Y $auto$rtlil.cc:3571:NotGate$2531
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3571:NotGate$2531
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__lpflow_clkinvkapwr_4
  wire output 2 \Y
  attribute \capacitance "0.0102490000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$2528
  cell $specify2 $auto$liberty.cc:754:execute$2529
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2527
    connect \Y $auto$rtlil.cc:3571:NotGate$2528
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3571:NotGate$2528
end
attribute \whitebox 1
attribute \area "5.0048000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__lpflow_clkinvkapwr_2
  wire output 2 \Y
  attribute \capacitance "0.0051870000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$2525
  cell $specify2 $auto$liberty.cc:754:execute$2526
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2524
    connect \Y $auto$rtlil.cc:3571:NotGate$2525
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3571:NotGate$2525
end
attribute \whitebox 1
attribute \area "30.028800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__lpflow_clkinvkapwr_16
  wire output 2 \Y
  attribute \capacitance "0.0382660000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$2522
  cell $specify2 $auto$liberty.cc:754:execute$2523
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2521
    connect \Y $auto$rtlil.cc:3571:NotGate$2522
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3571:NotGate$2522
end
attribute \whitebox 1
attribute \area "3.7536000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__lpflow_clkinvkapwr_1
  wire output 2 \Y
  attribute \capacitance "0.0030170000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$2519
  cell $specify2 $auto$liberty.cc:754:execute$2520
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2518
    connect \Y $auto$rtlil.cc:3571:NotGate$2519
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3571:NotGate$2519
end
attribute \whitebox 1
attribute \area "13.763200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__lpflow_clkbufkapwr_8
  wire output 2 \X
  attribute \capacitance "0.0039180000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$2517
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "7.5072000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__lpflow_clkbufkapwr_4
  wire output 2 \X
  attribute \capacitance "0.0021140000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$2516
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "5.0048000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__lpflow_clkbufkapwr_2
  wire output 2 \X
  attribute \capacitance "0.0021700000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$2515
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "25.024000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__lpflow_clkbufkapwr_16
  wire output 2 \X
  attribute \capacitance "0.0074310000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$2514
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "3.7536000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__lpflow_clkbufkapwr_1
  wire output 2 \X
  attribute \capacitance "0.0020970000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$2513
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "7.5072000000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__lpflow_bleeder_1
  attribute \capacitance "0.0021860000"
  wire input 1 \SHORT
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__inv_8
  wire output 2 \Y
  attribute \capacitance "0.0176530000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$2511
  cell $specify2 $auto$liberty.cc:754:execute$2512
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2510
    connect \Y $auto$rtlil.cc:3571:NotGate$2511
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3571:NotGate$2511
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__inv_6
  wire output 2 \Y
  attribute \capacitance "0.0132720000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$2508
  cell $specify2 $auto$liberty.cc:754:execute$2509
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2507
    connect \Y $auto$rtlil.cc:3571:NotGate$2508
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3571:NotGate$2508
end
attribute \whitebox 1
attribute \area "6.2560000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__inv_4
  wire output 2 \Y
  attribute \capacitance "0.0090040000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$2505
  cell $specify2 $auto$liberty.cc:754:execute$2506
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2504
    connect \Y $auto$rtlil.cc:3571:NotGate$2505
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3571:NotGate$2505
end
attribute \whitebox 1
attribute \area "3.7536000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__inv_2
  wire output 2 \Y
  attribute \capacitance "0.0044590000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$2502
  cell $specify2 $auto$liberty.cc:754:execute$2503
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2501
    connect \Y $auto$rtlil.cc:3571:NotGate$2502
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3571:NotGate$2502
end
attribute \whitebox 1
attribute \area "20.019200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__inv_16
  wire output 2 \Y
  attribute \capacitance "0.0334420000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$2499
  cell $specify2 $auto$liberty.cc:754:execute$2500
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2498
    connect \Y $auto$rtlil.cc:3571:NotGate$2499
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3571:NotGate$2499
end
attribute \whitebox 1
attribute \area "16.265600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__inv_12
  wire output 2 \Y
  attribute \capacitance "0.0260110000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$2496
  cell $specify2 $auto$liberty.cc:754:execute$2497
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2495
    connect \Y $auto$rtlil.cc:3571:NotGate$2496
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3571:NotGate$2496
end
attribute \whitebox 1
attribute \area "3.7536000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__inv_1
  wire output 2 \Y
  attribute \capacitance "0.0023020000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$2493
  cell $specify2 $auto$liberty.cc:754:execute$2494
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2492
    connect \Y $auto$rtlil.cc:3571:NotGate$2493
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3571:NotGate$2493
end
attribute \whitebox 1
attribute \area "25.024000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__ha_4
  wire output 4 \SUM
  wire output 3 \COUT
  attribute \capacitance "0.0080620000"
  wire input 2 \B
  attribute \capacitance "0.0093100000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$2487
  wire $auto$rtlil.cc:3572:AndGate$2485
  wire $auto$rtlil.cc:3572:AndGate$2481
  wire $auto$rtlil.cc:3572:AndGate$2477
  wire $auto$rtlil.cc:3571:NotGate$2483
  wire $auto$rtlil.cc:3571:NotGate$2479
  cell $specify2 $auto$liberty.cc:754:execute$2491
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \COUT
  end
  cell $specify2 $auto$liberty.cc:754:execute$2490
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \SUM
  end
  cell $specify2 $auto$liberty.cc:754:execute$2489
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \COUT
  end
  cell $specify2 $auto$liberty.cc:754:execute$2488
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \SUM
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2482
    connect \Y $auto$rtlil.cc:3571:NotGate$2483
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2478
    connect \Y $auto$rtlil.cc:3571:NotGate$2479
    connect \A \B
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2486
    connect \Y $auto$rtlil.cc:3574:OrGate$2487
    connect \B $auto$rtlil.cc:3572:AndGate$2485
    connect \A $auto$rtlil.cc:3572:AndGate$2481
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2484
    connect \Y $auto$rtlil.cc:3572:AndGate$2485
    connect \B \B
    connect \A $auto$rtlil.cc:3571:NotGate$2483
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2480
    connect \Y $auto$rtlil.cc:3572:AndGate$2481
    connect \B $auto$rtlil.cc:3571:NotGate$2479
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2476
    connect \Y $auto$rtlil.cc:3572:AndGate$2477
    connect \B \B
    connect \A \A
  end
  connect \COUT $auto$rtlil.cc:3572:AndGate$2477
  connect \SUM $auto$rtlil.cc:3574:OrGate$2487
end
attribute \whitebox 1
attribute \area "15.014400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__ha_2
  wire output 4 \SUM
  wire output 3 \COUT
  attribute \capacitance "0.0032770000"
  wire input 2 \B
  attribute \capacitance "0.0034790000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$2471
  wire $auto$rtlil.cc:3572:AndGate$2469
  wire $auto$rtlil.cc:3572:AndGate$2465
  wire $auto$rtlil.cc:3572:AndGate$2461
  wire $auto$rtlil.cc:3571:NotGate$2467
  wire $auto$rtlil.cc:3571:NotGate$2463
  cell $specify2 $auto$liberty.cc:754:execute$2475
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \COUT
  end
  cell $specify2 $auto$liberty.cc:754:execute$2474
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \SUM
  end
  cell $specify2 $auto$liberty.cc:754:execute$2473
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \COUT
  end
  cell $specify2 $auto$liberty.cc:754:execute$2472
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \SUM
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2466
    connect \Y $auto$rtlil.cc:3571:NotGate$2467
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2462
    connect \Y $auto$rtlil.cc:3571:NotGate$2463
    connect \A \B
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2470
    connect \Y $auto$rtlil.cc:3574:OrGate$2471
    connect \B $auto$rtlil.cc:3572:AndGate$2469
    connect \A $auto$rtlil.cc:3572:AndGate$2465
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2468
    connect \Y $auto$rtlil.cc:3572:AndGate$2469
    connect \B \B
    connect \A $auto$rtlil.cc:3571:NotGate$2467
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2464
    connect \Y $auto$rtlil.cc:3572:AndGate$2465
    connect \B $auto$rtlil.cc:3571:NotGate$2463
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2460
    connect \Y $auto$rtlil.cc:3572:AndGate$2461
    connect \B \B
    connect \A \A
  end
  connect \COUT $auto$rtlil.cc:3572:AndGate$2461
  connect \SUM $auto$rtlil.cc:3574:OrGate$2471
end
attribute \whitebox 1
attribute \area "12.512000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__ha_1
  wire output 4 \SUM
  wire output 3 \COUT
  attribute \capacitance "0.0028380000"
  wire input 2 \B
  attribute \capacitance "0.0030260000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$2455
  wire $auto$rtlil.cc:3572:AndGate$2453
  wire $auto$rtlil.cc:3572:AndGate$2449
  wire $auto$rtlil.cc:3572:AndGate$2445
  wire $auto$rtlil.cc:3571:NotGate$2451
  wire $auto$rtlil.cc:3571:NotGate$2447
  cell $specify2 $auto$liberty.cc:754:execute$2459
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \COUT
  end
  cell $specify2 $auto$liberty.cc:754:execute$2458
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \SUM
  end
  cell $specify2 $auto$liberty.cc:754:execute$2457
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \COUT
  end
  cell $specify2 $auto$liberty.cc:754:execute$2456
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \SUM
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2450
    connect \Y $auto$rtlil.cc:3571:NotGate$2451
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2446
    connect \Y $auto$rtlil.cc:3571:NotGate$2447
    connect \A \B
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2454
    connect \Y $auto$rtlil.cc:3574:OrGate$2455
    connect \B $auto$rtlil.cc:3572:AndGate$2453
    connect \A $auto$rtlil.cc:3572:AndGate$2449
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2452
    connect \Y $auto$rtlil.cc:3572:AndGate$2453
    connect \B \B
    connect \A $auto$rtlil.cc:3571:NotGate$2451
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2448
    connect \Y $auto$rtlil.cc:3572:AndGate$2449
    connect \B $auto$rtlil.cc:3571:NotGate$2447
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2444
    connect \Y $auto$rtlil.cc:3572:AndGate$2445
    connect \B \B
    connect \A \A
  end
  connect \COUT $auto$rtlil.cc:3572:AndGate$2445
  connect \SUM $auto$rtlil.cc:3574:OrGate$2455
end
attribute \whitebox 1
attribute \area "33.782400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__fahcon_1
  wire output 4 \SUM
  wire output 5 \COUT_N
  attribute \capacitance "0.0047060000"
  wire input 3 \CI
  attribute \capacitance "0.0084420000"
  wire input 2 \B
  attribute \capacitance "0.0024420000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$2437
  wire $auto$rtlil.cc:3574:OrGate$2431
  wire $auto$rtlil.cc:3574:OrGate$2421
  wire $auto$rtlil.cc:3574:OrGate$2403
  wire $auto$rtlil.cc:3574:OrGate$2395
  wire $auto$rtlil.cc:3572:AndGate$2435
  wire $auto$rtlil.cc:3572:AndGate$2433
  wire $auto$rtlil.cc:3572:AndGate$2429
  wire $auto$rtlil.cc:3572:AndGate$2427
  wire $auto$rtlil.cc:3572:AndGate$2419
  wire $auto$rtlil.cc:3572:AndGate$2415
  wire $auto$rtlil.cc:3572:AndGate$2411
  wire $auto$rtlil.cc:3572:AndGate$2407
  wire $auto$rtlil.cc:3572:AndGate$2401
  wire $auto$rtlil.cc:3572:AndGate$2393
  wire $auto$rtlil.cc:3572:AndGate$2387
  wire $auto$rtlil.cc:3571:NotGate$2425
  wire $auto$rtlil.cc:3571:NotGate$2423
  wire $auto$rtlil.cc:3571:NotGate$2417
  wire $auto$rtlil.cc:3571:NotGate$2413
  wire $auto$rtlil.cc:3571:NotGate$2409
  wire $auto$rtlil.cc:3571:NotGate$2405
  wire $auto$rtlil.cc:3571:NotGate$2399
  wire $auto$rtlil.cc:3571:NotGate$2397
  wire $auto$rtlil.cc:3571:NotGate$2391
  wire $auto$rtlil.cc:3571:NotGate$2389
  wire $auto$rtlil.cc:3571:NotGate$2385
  wire $auto$rtlil.cc:3571:NotGate$2383
  cell $specify2 $auto$liberty.cc:754:execute$2443
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \COUT_N
  end
  cell $specify2 $auto$liberty.cc:754:execute$2442
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \SUM
  end
  cell $specify2 $auto$liberty.cc:754:execute$2441
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \COUT_N
  end
  cell $specify2 $auto$liberty.cc:754:execute$2440
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \SUM
  end
  cell $specify2 $auto$liberty.cc:754:execute$2439
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \CI
    connect \EN 1'1
    connect \DST \COUT_N
  end
  cell $specify2 $auto$liberty.cc:754:execute$2438
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \CI
    connect \EN 1'1
    connect \DST \SUM
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2424
    connect \Y $auto$rtlil.cc:3571:NotGate$2425
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2422
    connect \Y $auto$rtlil.cc:3571:NotGate$2423
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2416
    connect \Y $auto$rtlil.cc:3571:NotGate$2417
    connect \A \CI
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2412
    connect \Y $auto$rtlil.cc:3571:NotGate$2413
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2408
    connect \Y $auto$rtlil.cc:3571:NotGate$2409
    connect \A \CI
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2404
    connect \Y $auto$rtlil.cc:3571:NotGate$2405
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2398
    connect \Y $auto$rtlil.cc:3571:NotGate$2399
    connect \A \CI
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2396
    connect \Y $auto$rtlil.cc:3571:NotGate$2397
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2390
    connect \Y $auto$rtlil.cc:3571:NotGate$2391
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2388
    connect \Y $auto$rtlil.cc:3571:NotGate$2389
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2384
    connect \Y $auto$rtlil.cc:3571:NotGate$2385
    connect \A \CI
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2382
    connect \Y $auto$rtlil.cc:3571:NotGate$2383
    connect \A \A
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2436
    connect \Y $auto$rtlil.cc:3574:OrGate$2437
    connect \B $auto$rtlil.cc:3572:AndGate$2435
    connect \A $auto$rtlil.cc:3574:OrGate$2431
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2430
    connect \Y $auto$rtlil.cc:3574:OrGate$2431
    connect \B $auto$rtlil.cc:3572:AndGate$2429
    connect \A $auto$rtlil.cc:3574:OrGate$2421
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2420
    connect \Y $auto$rtlil.cc:3574:OrGate$2421
    connect \B $auto$rtlil.cc:3572:AndGate$2419
    connect \A $auto$rtlil.cc:3572:AndGate$2411
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2402
    connect \Y $auto$rtlil.cc:3574:OrGate$2403
    connect \B $auto$rtlil.cc:3572:AndGate$2401
    connect \A $auto$rtlil.cc:3574:OrGate$2395
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2394
    connect \Y $auto$rtlil.cc:3574:OrGate$2395
    connect \B $auto$rtlil.cc:3572:AndGate$2393
    connect \A $auto$rtlil.cc:3572:AndGate$2387
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2434
    connect \Y $auto$rtlil.cc:3572:AndGate$2435
    connect \B \CI
    connect \A $auto$rtlil.cc:3572:AndGate$2433
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2432
    connect \Y $auto$rtlil.cc:3572:AndGate$2433
    connect \B \B
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2428
    connect \Y $auto$rtlil.cc:3572:AndGate$2429
    connect \B \CI
    connect \A $auto$rtlil.cc:3572:AndGate$2427
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2426
    connect \Y $auto$rtlil.cc:3572:AndGate$2427
    connect \B $auto$rtlil.cc:3571:NotGate$2425
    connect \A $auto$rtlil.cc:3571:NotGate$2423
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2418
    connect \Y $auto$rtlil.cc:3572:AndGate$2419
    connect \B $auto$rtlil.cc:3571:NotGate$2417
    connect \A $auto$rtlil.cc:3572:AndGate$2415
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2414
    connect \Y $auto$rtlil.cc:3572:AndGate$2415
    connect \B \B
    connect \A $auto$rtlil.cc:3571:NotGate$2413
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2410
    connect \Y $auto$rtlil.cc:3572:AndGate$2411
    connect \B $auto$rtlil.cc:3571:NotGate$2409
    connect \A $auto$rtlil.cc:3572:AndGate$2407
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2406
    connect \Y $auto$rtlil.cc:3572:AndGate$2407
    connect \B $auto$rtlil.cc:3571:NotGate$2405
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2400
    connect \Y $auto$rtlil.cc:3572:AndGate$2401
    connect \B $auto$rtlil.cc:3571:NotGate$2399
    connect \A $auto$rtlil.cc:3571:NotGate$2397
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2392
    connect \Y $auto$rtlil.cc:3572:AndGate$2393
    connect \B $auto$rtlil.cc:3571:NotGate$2391
    connect \A $auto$rtlil.cc:3571:NotGate$2389
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2386
    connect \Y $auto$rtlil.cc:3572:AndGate$2387
    connect \B $auto$rtlil.cc:3571:NotGate$2385
    connect \A $auto$rtlil.cc:3571:NotGate$2383
  end
  connect \COUT_N $auto$rtlil.cc:3574:OrGate$2403
  connect \SUM $auto$rtlil.cc:3574:OrGate$2437
end
attribute \whitebox 1
attribute \area "33.782400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__fahcin_1
  wire output 5 \SUM
  wire output 4 \COUT
  attribute \capacitance "0.0047150000"
  wire input 3 \CIN
  attribute \capacitance "0.0064330000"
  wire input 2 \B
  attribute \capacitance "0.0024400000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$2375
  wire $auto$rtlil.cc:3574:OrGate$2367
  wire $auto$rtlil.cc:3574:OrGate$2359
  wire $auto$rtlil.cc:3574:OrGate$2341
  wire $auto$rtlil.cc:3574:OrGate$2335
  wire $auto$rtlil.cc:3572:AndGate$2373
  wire $auto$rtlil.cc:3572:AndGate$2371
  wire $auto$rtlil.cc:3572:AndGate$2365
  wire $auto$rtlil.cc:3572:AndGate$2363
  wire $auto$rtlil.cc:3572:AndGate$2357
  wire $auto$rtlil.cc:3572:AndGate$2353
  wire $auto$rtlil.cc:3572:AndGate$2351
  wire $auto$rtlil.cc:3572:AndGate$2347
  wire $auto$rtlil.cc:3572:AndGate$2339
  wire $auto$rtlil.cc:3572:AndGate$2333
  wire $auto$rtlil.cc:3572:AndGate$2331
  wire $auto$rtlil.cc:3571:NotGate$2369
  wire $auto$rtlil.cc:3571:NotGate$2361
  wire $auto$rtlil.cc:3571:NotGate$2355
  wire $auto$rtlil.cc:3571:NotGate$2349
  wire $auto$rtlil.cc:3571:NotGate$2345
  wire $auto$rtlil.cc:3571:NotGate$2343
  wire $auto$rtlil.cc:3571:NotGate$2337
  wire $auto$rtlil.cc:3571:NotGate$2329
  cell $specify2 $auto$liberty.cc:754:execute$2381
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \COUT
  end
  cell $specify2 $auto$liberty.cc:754:execute$2380
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \SUM
  end
  cell $specify2 $auto$liberty.cc:754:execute$2379
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \COUT
  end
  cell $specify2 $auto$liberty.cc:754:execute$2378
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \SUM
  end
  cell $specify2 $auto$liberty.cc:754:execute$2377
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \CIN
    connect \EN 1'1
    connect \DST \COUT
  end
  cell $specify2 $auto$liberty.cc:754:execute$2376
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \CIN
    connect \EN 1'1
    connect \DST \SUM
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2368
    connect \Y $auto$rtlil.cc:3571:NotGate$2369
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2360
    connect \Y $auto$rtlil.cc:3571:NotGate$2361
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2354
    connect \Y $auto$rtlil.cc:3571:NotGate$2355
    connect \A \CIN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2348
    connect \Y $auto$rtlil.cc:3571:NotGate$2349
    connect \A \CIN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2344
    connect \Y $auto$rtlil.cc:3571:NotGate$2345
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2342
    connect \Y $auto$rtlil.cc:3571:NotGate$2343
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2336
    connect \Y $auto$rtlil.cc:3571:NotGate$2337
    connect \A \CIN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2328
    connect \Y $auto$rtlil.cc:3571:NotGate$2329
    connect \A \CIN
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2374
    connect \Y $auto$rtlil.cc:3574:OrGate$2375
    connect \B $auto$rtlil.cc:3572:AndGate$2373
    connect \A $auto$rtlil.cc:3574:OrGate$2367
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2366
    connect \Y $auto$rtlil.cc:3574:OrGate$2367
    connect \B $auto$rtlil.cc:3572:AndGate$2365
    connect \A $auto$rtlil.cc:3574:OrGate$2359
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2358
    connect \Y $auto$rtlil.cc:3574:OrGate$2359
    connect \B $auto$rtlil.cc:3572:AndGate$2357
    connect \A $auto$rtlil.cc:3572:AndGate$2351
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2340
    connect \Y $auto$rtlil.cc:3574:OrGate$2341
    connect \B $auto$rtlil.cc:3572:AndGate$2339
    connect \A $auto$rtlil.cc:3574:OrGate$2335
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2334
    connect \Y $auto$rtlil.cc:3574:OrGate$2335
    connect \B $auto$rtlil.cc:3572:AndGate$2333
    connect \A $auto$rtlil.cc:3572:AndGate$2331
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2372
    connect \Y $auto$rtlil.cc:3572:AndGate$2373
    connect \B \CIN
    connect \A $auto$rtlil.cc:3572:AndGate$2371
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2370
    connect \Y $auto$rtlil.cc:3572:AndGate$2371
    connect \B \B
    connect \A $auto$rtlil.cc:3571:NotGate$2369
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2364
    connect \Y $auto$rtlil.cc:3572:AndGate$2365
    connect \B \CIN
    connect \A $auto$rtlil.cc:3572:AndGate$2363
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2362
    connect \Y $auto$rtlil.cc:3572:AndGate$2363
    connect \B $auto$rtlil.cc:3571:NotGate$2361
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2356
    connect \Y $auto$rtlil.cc:3572:AndGate$2357
    connect \B $auto$rtlil.cc:3571:NotGate$2355
    connect \A $auto$rtlil.cc:3572:AndGate$2353
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2352
    connect \Y $auto$rtlil.cc:3572:AndGate$2353
    connect \B \B
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2350
    connect \Y $auto$rtlil.cc:3572:AndGate$2351
    connect \B $auto$rtlil.cc:3571:NotGate$2349
    connect \A $auto$rtlil.cc:3572:AndGate$2347
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2346
    connect \Y $auto$rtlil.cc:3572:AndGate$2347
    connect \B $auto$rtlil.cc:3571:NotGate$2345
    connect \A $auto$rtlil.cc:3571:NotGate$2343
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2338
    connect \Y $auto$rtlil.cc:3572:AndGate$2339
    connect \B $auto$rtlil.cc:3571:NotGate$2337
    connect \A \B
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2332
    connect \Y $auto$rtlil.cc:3572:AndGate$2333
    connect \B \B
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2330
    connect \Y $auto$rtlil.cc:3572:AndGate$2331
    connect \B $auto$rtlil.cc:3571:NotGate$2329
    connect \A \A
  end
  connect \COUT $auto$rtlil.cc:3574:OrGate$2341
  connect \SUM $auto$rtlil.cc:3574:OrGate$2375
end
attribute \whitebox 1
attribute \area "33.782400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__fah_1
  wire output 5 \SUM
  wire output 4 \COUT
  attribute \capacitance "0.0023950000"
  wire input 3 \CI
  attribute \capacitance "0.0067030000"
  wire input 2 \B
  attribute \capacitance "0.0046980000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$2321
  wire $auto$rtlil.cc:3574:OrGate$2315
  wire $auto$rtlil.cc:3574:OrGate$2305
  wire $auto$rtlil.cc:3574:OrGate$2287
  wire $auto$rtlil.cc:3574:OrGate$2283
  wire $auto$rtlil.cc:3572:AndGate$2319
  wire $auto$rtlil.cc:3572:AndGate$2317
  wire $auto$rtlil.cc:3572:AndGate$2313
  wire $auto$rtlil.cc:3572:AndGate$2311
  wire $auto$rtlil.cc:3572:AndGate$2303
  wire $auto$rtlil.cc:3572:AndGate$2299
  wire $auto$rtlil.cc:3572:AndGate$2295
  wire $auto$rtlil.cc:3572:AndGate$2291
  wire $auto$rtlil.cc:3572:AndGate$2285
  wire $auto$rtlil.cc:3572:AndGate$2281
  wire $auto$rtlil.cc:3572:AndGate$2279
  wire $auto$rtlil.cc:3571:NotGate$2309
  wire $auto$rtlil.cc:3571:NotGate$2307
  wire $auto$rtlil.cc:3571:NotGate$2301
  wire $auto$rtlil.cc:3571:NotGate$2297
  wire $auto$rtlil.cc:3571:NotGate$2293
  wire $auto$rtlil.cc:3571:NotGate$2289
  cell $specify2 $auto$liberty.cc:754:execute$2327
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \COUT
  end
  cell $specify2 $auto$liberty.cc:754:execute$2326
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \SUM
  end
  cell $specify2 $auto$liberty.cc:754:execute$2325
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \COUT
  end
  cell $specify2 $auto$liberty.cc:754:execute$2324
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \SUM
  end
  cell $specify2 $auto$liberty.cc:754:execute$2323
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \CI
    connect \EN 1'1
    connect \DST \COUT
  end
  cell $specify2 $auto$liberty.cc:754:execute$2322
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \CI
    connect \EN 1'1
    connect \DST \SUM
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2308
    connect \Y $auto$rtlil.cc:3571:NotGate$2309
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2306
    connect \Y $auto$rtlil.cc:3571:NotGate$2307
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2300
    connect \Y $auto$rtlil.cc:3571:NotGate$2301
    connect \A \CI
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2296
    connect \Y $auto$rtlil.cc:3571:NotGate$2297
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2292
    connect \Y $auto$rtlil.cc:3571:NotGate$2293
    connect \A \CI
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2288
    connect \Y $auto$rtlil.cc:3571:NotGate$2289
    connect \A \B
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2320
    connect \Y $auto$rtlil.cc:3574:OrGate$2321
    connect \B $auto$rtlil.cc:3572:AndGate$2319
    connect \A $auto$rtlil.cc:3574:OrGate$2315
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2314
    connect \Y $auto$rtlil.cc:3574:OrGate$2315
    connect \B $auto$rtlil.cc:3572:AndGate$2313
    connect \A $auto$rtlil.cc:3574:OrGate$2305
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2304
    connect \Y $auto$rtlil.cc:3574:OrGate$2305
    connect \B $auto$rtlil.cc:3572:AndGate$2303
    connect \A $auto$rtlil.cc:3572:AndGate$2295
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2286
    connect \Y $auto$rtlil.cc:3574:OrGate$2287
    connect \B $auto$rtlil.cc:3572:AndGate$2285
    connect \A $auto$rtlil.cc:3574:OrGate$2283
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2282
    connect \Y $auto$rtlil.cc:3574:OrGate$2283
    connect \B $auto$rtlil.cc:3572:AndGate$2281
    connect \A $auto$rtlil.cc:3572:AndGate$2279
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2318
    connect \Y $auto$rtlil.cc:3572:AndGate$2319
    connect \B \CI
    connect \A $auto$rtlil.cc:3572:AndGate$2317
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2316
    connect \Y $auto$rtlil.cc:3572:AndGate$2317
    connect \B \B
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2312
    connect \Y $auto$rtlil.cc:3572:AndGate$2313
    connect \B \CI
    connect \A $auto$rtlil.cc:3572:AndGate$2311
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2310
    connect \Y $auto$rtlil.cc:3572:AndGate$2311
    connect \B $auto$rtlil.cc:3571:NotGate$2309
    connect \A $auto$rtlil.cc:3571:NotGate$2307
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2302
    connect \Y $auto$rtlil.cc:3572:AndGate$2303
    connect \B $auto$rtlil.cc:3571:NotGate$2301
    connect \A $auto$rtlil.cc:3572:AndGate$2299
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2298
    connect \Y $auto$rtlil.cc:3572:AndGate$2299
    connect \B \B
    connect \A $auto$rtlil.cc:3571:NotGate$2297
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2294
    connect \Y $auto$rtlil.cc:3572:AndGate$2295
    connect \B $auto$rtlil.cc:3571:NotGate$2293
    connect \A $auto$rtlil.cc:3572:AndGate$2291
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2290
    connect \Y $auto$rtlil.cc:3572:AndGate$2291
    connect \B $auto$rtlil.cc:3571:NotGate$2289
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2284
    connect \Y $auto$rtlil.cc:3572:AndGate$2285
    connect \B \CI
    connect \A \B
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2280
    connect \Y $auto$rtlil.cc:3572:AndGate$2281
    connect \B \CI
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2278
    connect \Y $auto$rtlil.cc:3572:AndGate$2279
    connect \B \B
    connect \A \A
  end
  connect \COUT $auto$rtlil.cc:3574:OrGate$2287
  connect \SUM $auto$rtlil.cc:3574:OrGate$2321
end
attribute \whitebox 1
attribute \area "27.526400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__fa_4
  wire output 5 \SUM
  wire output 4 \COUT
  attribute \capacitance "0.0051040000"
  wire input 3 \CIN
  attribute \capacitance "0.0069770000"
  wire input 2 \B
  attribute \capacitance "0.0077000000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$2271
  wire $auto$rtlil.cc:3574:OrGate$2265
  wire $auto$rtlil.cc:3574:OrGate$2255
  wire $auto$rtlil.cc:3574:OrGate$2237
  wire $auto$rtlil.cc:3574:OrGate$2233
  wire $auto$rtlil.cc:3572:AndGate$2269
  wire $auto$rtlil.cc:3572:AndGate$2267
  wire $auto$rtlil.cc:3572:AndGate$2263
  wire $auto$rtlil.cc:3572:AndGate$2261
  wire $auto$rtlil.cc:3572:AndGate$2253
  wire $auto$rtlil.cc:3572:AndGate$2249
  wire $auto$rtlil.cc:3572:AndGate$2245
  wire $auto$rtlil.cc:3572:AndGate$2241
  wire $auto$rtlil.cc:3572:AndGate$2235
  wire $auto$rtlil.cc:3572:AndGate$2231
  wire $auto$rtlil.cc:3572:AndGate$2229
  wire $auto$rtlil.cc:3571:NotGate$2259
  wire $auto$rtlil.cc:3571:NotGate$2257
  wire $auto$rtlil.cc:3571:NotGate$2251
  wire $auto$rtlil.cc:3571:NotGate$2247
  wire $auto$rtlil.cc:3571:NotGate$2243
  wire $auto$rtlil.cc:3571:NotGate$2239
  cell $specify2 $auto$liberty.cc:754:execute$2277
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \COUT
  end
  cell $specify2 $auto$liberty.cc:754:execute$2276
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \SUM
  end
  cell $specify2 $auto$liberty.cc:754:execute$2275
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \COUT
  end
  cell $specify2 $auto$liberty.cc:754:execute$2274
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \SUM
  end
  cell $specify2 $auto$liberty.cc:754:execute$2273
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \CIN
    connect \EN 1'1
    connect \DST \COUT
  end
  cell $specify2 $auto$liberty.cc:754:execute$2272
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \CIN
    connect \EN 1'1
    connect \DST \SUM
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2258
    connect \Y $auto$rtlil.cc:3571:NotGate$2259
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2256
    connect \Y $auto$rtlil.cc:3571:NotGate$2257
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2250
    connect \Y $auto$rtlil.cc:3571:NotGate$2251
    connect \A \CIN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2246
    connect \Y $auto$rtlil.cc:3571:NotGate$2247
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2242
    connect \Y $auto$rtlil.cc:3571:NotGate$2243
    connect \A \CIN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2238
    connect \Y $auto$rtlil.cc:3571:NotGate$2239
    connect \A \B
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2270
    connect \Y $auto$rtlil.cc:3574:OrGate$2271
    connect \B $auto$rtlil.cc:3572:AndGate$2269
    connect \A $auto$rtlil.cc:3574:OrGate$2265
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2264
    connect \Y $auto$rtlil.cc:3574:OrGate$2265
    connect \B $auto$rtlil.cc:3572:AndGate$2263
    connect \A $auto$rtlil.cc:3574:OrGate$2255
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2254
    connect \Y $auto$rtlil.cc:3574:OrGate$2255
    connect \B $auto$rtlil.cc:3572:AndGate$2253
    connect \A $auto$rtlil.cc:3572:AndGate$2245
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2236
    connect \Y $auto$rtlil.cc:3574:OrGate$2237
    connect \B $auto$rtlil.cc:3572:AndGate$2235
    connect \A $auto$rtlil.cc:3574:OrGate$2233
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2232
    connect \Y $auto$rtlil.cc:3574:OrGate$2233
    connect \B $auto$rtlil.cc:3572:AndGate$2231
    connect \A $auto$rtlil.cc:3572:AndGate$2229
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2268
    connect \Y $auto$rtlil.cc:3572:AndGate$2269
    connect \B \CIN
    connect \A $auto$rtlil.cc:3572:AndGate$2267
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2266
    connect \Y $auto$rtlil.cc:3572:AndGate$2267
    connect \B \B
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2262
    connect \Y $auto$rtlil.cc:3572:AndGate$2263
    connect \B \CIN
    connect \A $auto$rtlil.cc:3572:AndGate$2261
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2260
    connect \Y $auto$rtlil.cc:3572:AndGate$2261
    connect \B $auto$rtlil.cc:3571:NotGate$2259
    connect \A $auto$rtlil.cc:3571:NotGate$2257
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2252
    connect \Y $auto$rtlil.cc:3572:AndGate$2253
    connect \B $auto$rtlil.cc:3571:NotGate$2251
    connect \A $auto$rtlil.cc:3572:AndGate$2249
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2248
    connect \Y $auto$rtlil.cc:3572:AndGate$2249
    connect \B \B
    connect \A $auto$rtlil.cc:3571:NotGate$2247
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2244
    connect \Y $auto$rtlil.cc:3572:AndGate$2245
    connect \B $auto$rtlil.cc:3571:NotGate$2243
    connect \A $auto$rtlil.cc:3572:AndGate$2241
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2240
    connect \Y $auto$rtlil.cc:3572:AndGate$2241
    connect \B $auto$rtlil.cc:3571:NotGate$2239
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2234
    connect \Y $auto$rtlil.cc:3572:AndGate$2235
    connect \B \CIN
    connect \A \B
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2230
    connect \Y $auto$rtlil.cc:3572:AndGate$2231
    connect \B \CIN
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2228
    connect \Y $auto$rtlil.cc:3572:AndGate$2229
    connect \B \B
    connect \A \A
  end
  connect \COUT $auto$rtlil.cc:3574:OrGate$2237
  connect \SUM $auto$rtlil.cc:3574:OrGate$2271
end
attribute \whitebox 1
attribute \area "22.521600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__fa_2
  wire output 5 \SUM
  wire output 4 \COUT
  attribute \capacitance "0.0050900000"
  wire input 3 \CIN
  attribute \capacitance "0.0069540000"
  wire input 2 \B
  attribute \capacitance "0.0077040000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$2221
  wire $auto$rtlil.cc:3574:OrGate$2215
  wire $auto$rtlil.cc:3574:OrGate$2205
  wire $auto$rtlil.cc:3574:OrGate$2187
  wire $auto$rtlil.cc:3574:OrGate$2183
  wire $auto$rtlil.cc:3572:AndGate$2219
  wire $auto$rtlil.cc:3572:AndGate$2217
  wire $auto$rtlil.cc:3572:AndGate$2213
  wire $auto$rtlil.cc:3572:AndGate$2211
  wire $auto$rtlil.cc:3572:AndGate$2203
  wire $auto$rtlil.cc:3572:AndGate$2199
  wire $auto$rtlil.cc:3572:AndGate$2195
  wire $auto$rtlil.cc:3572:AndGate$2191
  wire $auto$rtlil.cc:3572:AndGate$2185
  wire $auto$rtlil.cc:3572:AndGate$2181
  wire $auto$rtlil.cc:3572:AndGate$2179
  wire $auto$rtlil.cc:3571:NotGate$2209
  wire $auto$rtlil.cc:3571:NotGate$2207
  wire $auto$rtlil.cc:3571:NotGate$2201
  wire $auto$rtlil.cc:3571:NotGate$2197
  wire $auto$rtlil.cc:3571:NotGate$2193
  wire $auto$rtlil.cc:3571:NotGate$2189
  cell $specify2 $auto$liberty.cc:754:execute$2227
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \COUT
  end
  cell $specify2 $auto$liberty.cc:754:execute$2226
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \SUM
  end
  cell $specify2 $auto$liberty.cc:754:execute$2225
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \COUT
  end
  cell $specify2 $auto$liberty.cc:754:execute$2224
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \SUM
  end
  cell $specify2 $auto$liberty.cc:754:execute$2223
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \CIN
    connect \EN 1'1
    connect \DST \COUT
  end
  cell $specify2 $auto$liberty.cc:754:execute$2222
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \CIN
    connect \EN 1'1
    connect \DST \SUM
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2208
    connect \Y $auto$rtlil.cc:3571:NotGate$2209
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2206
    connect \Y $auto$rtlil.cc:3571:NotGate$2207
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2200
    connect \Y $auto$rtlil.cc:3571:NotGate$2201
    connect \A \CIN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2196
    connect \Y $auto$rtlil.cc:3571:NotGate$2197
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2192
    connect \Y $auto$rtlil.cc:3571:NotGate$2193
    connect \A \CIN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2188
    connect \Y $auto$rtlil.cc:3571:NotGate$2189
    connect \A \B
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2220
    connect \Y $auto$rtlil.cc:3574:OrGate$2221
    connect \B $auto$rtlil.cc:3572:AndGate$2219
    connect \A $auto$rtlil.cc:3574:OrGate$2215
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2214
    connect \Y $auto$rtlil.cc:3574:OrGate$2215
    connect \B $auto$rtlil.cc:3572:AndGate$2213
    connect \A $auto$rtlil.cc:3574:OrGate$2205
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2204
    connect \Y $auto$rtlil.cc:3574:OrGate$2205
    connect \B $auto$rtlil.cc:3572:AndGate$2203
    connect \A $auto$rtlil.cc:3572:AndGate$2195
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2186
    connect \Y $auto$rtlil.cc:3574:OrGate$2187
    connect \B $auto$rtlil.cc:3572:AndGate$2185
    connect \A $auto$rtlil.cc:3574:OrGate$2183
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2182
    connect \Y $auto$rtlil.cc:3574:OrGate$2183
    connect \B $auto$rtlil.cc:3572:AndGate$2181
    connect \A $auto$rtlil.cc:3572:AndGate$2179
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2218
    connect \Y $auto$rtlil.cc:3572:AndGate$2219
    connect \B \CIN
    connect \A $auto$rtlil.cc:3572:AndGate$2217
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2216
    connect \Y $auto$rtlil.cc:3572:AndGate$2217
    connect \B \B
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2212
    connect \Y $auto$rtlil.cc:3572:AndGate$2213
    connect \B \CIN
    connect \A $auto$rtlil.cc:3572:AndGate$2211
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2210
    connect \Y $auto$rtlil.cc:3572:AndGate$2211
    connect \B $auto$rtlil.cc:3571:NotGate$2209
    connect \A $auto$rtlil.cc:3571:NotGate$2207
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2202
    connect \Y $auto$rtlil.cc:3572:AndGate$2203
    connect \B $auto$rtlil.cc:3571:NotGate$2201
    connect \A $auto$rtlil.cc:3572:AndGate$2199
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2198
    connect \Y $auto$rtlil.cc:3572:AndGate$2199
    connect \B \B
    connect \A $auto$rtlil.cc:3571:NotGate$2197
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2194
    connect \Y $auto$rtlil.cc:3572:AndGate$2195
    connect \B $auto$rtlil.cc:3571:NotGate$2193
    connect \A $auto$rtlil.cc:3572:AndGate$2191
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2190
    connect \Y $auto$rtlil.cc:3572:AndGate$2191
    connect \B $auto$rtlil.cc:3571:NotGate$2189
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2184
    connect \Y $auto$rtlil.cc:3572:AndGate$2185
    connect \B \CIN
    connect \A \B
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2180
    connect \Y $auto$rtlil.cc:3572:AndGate$2181
    connect \B \CIN
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2178
    connect \Y $auto$rtlil.cc:3572:AndGate$2179
    connect \B \B
    connect \A \A
  end
  connect \COUT $auto$rtlil.cc:3574:OrGate$2187
  connect \SUM $auto$rtlil.cc:3574:OrGate$2221
end
attribute \whitebox 1
attribute \area "20.019200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__fa_1
  wire output 5 \SUM
  wire output 4 \COUT
  attribute \capacitance "0.0045230000"
  wire input 3 \CIN
  attribute \capacitance "0.0060260000"
  wire input 2 \B
  attribute \capacitance "0.0067290000"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:OrGate$2171
  wire $auto$rtlil.cc:3574:OrGate$2165
  wire $auto$rtlil.cc:3574:OrGate$2155
  wire $auto$rtlil.cc:3574:OrGate$2137
  wire $auto$rtlil.cc:3574:OrGate$2133
  wire $auto$rtlil.cc:3572:AndGate$2169
  wire $auto$rtlil.cc:3572:AndGate$2167
  wire $auto$rtlil.cc:3572:AndGate$2163
  wire $auto$rtlil.cc:3572:AndGate$2161
  wire $auto$rtlil.cc:3572:AndGate$2153
  wire $auto$rtlil.cc:3572:AndGate$2149
  wire $auto$rtlil.cc:3572:AndGate$2145
  wire $auto$rtlil.cc:3572:AndGate$2141
  wire $auto$rtlil.cc:3572:AndGate$2135
  wire $auto$rtlil.cc:3572:AndGate$2131
  wire $auto$rtlil.cc:3572:AndGate$2129
  wire $auto$rtlil.cc:3571:NotGate$2159
  wire $auto$rtlil.cc:3571:NotGate$2157
  wire $auto$rtlil.cc:3571:NotGate$2151
  wire $auto$rtlil.cc:3571:NotGate$2147
  wire $auto$rtlil.cc:3571:NotGate$2143
  wire $auto$rtlil.cc:3571:NotGate$2139
  cell $specify2 $auto$liberty.cc:754:execute$2177
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \COUT
  end
  cell $specify2 $auto$liberty.cc:754:execute$2176
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \SUM
  end
  cell $specify2 $auto$liberty.cc:754:execute$2175
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \COUT
  end
  cell $specify2 $auto$liberty.cc:754:execute$2174
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \SUM
  end
  cell $specify2 $auto$liberty.cc:754:execute$2173
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \CIN
    connect \EN 1'1
    connect \DST \COUT
  end
  cell $specify2 $auto$liberty.cc:754:execute$2172
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \CIN
    connect \EN 1'1
    connect \DST \SUM
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2158
    connect \Y $auto$rtlil.cc:3571:NotGate$2159
    connect \A \B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2156
    connect \Y $auto$rtlil.cc:3571:NotGate$2157
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2150
    connect \Y $auto$rtlil.cc:3571:NotGate$2151
    connect \A \CIN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2146
    connect \Y $auto$rtlil.cc:3571:NotGate$2147
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2142
    connect \Y $auto$rtlil.cc:3571:NotGate$2143
    connect \A \CIN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2138
    connect \Y $auto$rtlil.cc:3571:NotGate$2139
    connect \A \B
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2170
    connect \Y $auto$rtlil.cc:3574:OrGate$2171
    connect \B $auto$rtlil.cc:3572:AndGate$2169
    connect \A $auto$rtlil.cc:3574:OrGate$2165
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2164
    connect \Y $auto$rtlil.cc:3574:OrGate$2165
    connect \B $auto$rtlil.cc:3572:AndGate$2163
    connect \A $auto$rtlil.cc:3574:OrGate$2155
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2154
    connect \Y $auto$rtlil.cc:3574:OrGate$2155
    connect \B $auto$rtlil.cc:3572:AndGate$2153
    connect \A $auto$rtlil.cc:3572:AndGate$2145
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2136
    connect \Y $auto$rtlil.cc:3574:OrGate$2137
    connect \B $auto$rtlil.cc:3572:AndGate$2135
    connect \A $auto$rtlil.cc:3574:OrGate$2133
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2132
    connect \Y $auto$rtlil.cc:3574:OrGate$2133
    connect \B $auto$rtlil.cc:3572:AndGate$2131
    connect \A $auto$rtlil.cc:3572:AndGate$2129
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2168
    connect \Y $auto$rtlil.cc:3572:AndGate$2169
    connect \B \CIN
    connect \A $auto$rtlil.cc:3572:AndGate$2167
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2166
    connect \Y $auto$rtlil.cc:3572:AndGate$2167
    connect \B \B
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2162
    connect \Y $auto$rtlil.cc:3572:AndGate$2163
    connect \B \CIN
    connect \A $auto$rtlil.cc:3572:AndGate$2161
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2160
    connect \Y $auto$rtlil.cc:3572:AndGate$2161
    connect \B $auto$rtlil.cc:3571:NotGate$2159
    connect \A $auto$rtlil.cc:3571:NotGate$2157
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2152
    connect \Y $auto$rtlil.cc:3572:AndGate$2153
    connect \B $auto$rtlil.cc:3571:NotGate$2151
    connect \A $auto$rtlil.cc:3572:AndGate$2149
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2148
    connect \Y $auto$rtlil.cc:3572:AndGate$2149
    connect \B \B
    connect \A $auto$rtlil.cc:3571:NotGate$2147
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2144
    connect \Y $auto$rtlil.cc:3572:AndGate$2145
    connect \B $auto$rtlil.cc:3571:NotGate$2143
    connect \A $auto$rtlil.cc:3572:AndGate$2141
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2140
    connect \Y $auto$rtlil.cc:3572:AndGate$2141
    connect \B $auto$rtlil.cc:3571:NotGate$2139
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2134
    connect \Y $auto$rtlil.cc:3572:AndGate$2135
    connect \B \CIN
    connect \A \B
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2130
    connect \Y $auto$rtlil.cc:3572:AndGate$2131
    connect \B \CIN
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2128
    connect \Y $auto$rtlil.cc:3572:AndGate$2129
    connect \B \B
    connect \A \A
  end
  connect \COUT $auto$rtlil.cc:3574:OrGate$2137
  connect \SUM $auto$rtlil.cc:3574:OrGate$2171
end
attribute \whitebox 1
attribute \area "22.521600000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__einvp_8
  attribute \capacitance "0.0094840000"
  wire output 2 \Z
  attribute \capacitance "0.0090710000"
  wire input 3 \TE
  attribute \capacitance "0.0165350000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$2126
  wire $auto$rtlil.cc:3571:NotGate$2123
  wire $auto$rtlil.cc:3571:NotGate$2121
  wire $auto$liberty.cc:190:create_tristate$2127
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$2122
    connect \Y $auto$rtlil.cc:3571:NotGate$2123
    connect \A \TE
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2120
    connect \Y $auto$rtlil.cc:3571:NotGate$2121
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$2125
    connect \Y $auto$rtlil.cc:3571:NotGate$2126
    connect \A $auto$rtlil.cc:3571:NotGate$2123
  end
  cell $tribuf $auto$liberty.cc:186:create_tristate$2124
    parameter \WIDTH 1
    connect \Y $auto$liberty.cc:190:create_tristate$2127
    connect \EN $auto$rtlil.cc:3571:NotGate$2126
    connect \A $auto$rtlil.cc:3571:NotGate$2121
  end
  connect \Z $auto$liberty.cc:190:create_tristate$2127
end
attribute \whitebox 1
attribute \area "13.763200000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__einvp_4
  attribute \capacitance "0.0048940000"
  wire output 2 \Z
  attribute \capacitance "0.0060230000"
  wire input 3 \TE
  attribute \capacitance "0.0084480000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$2118
  wire $auto$rtlil.cc:3571:NotGate$2115
  wire $auto$rtlil.cc:3571:NotGate$2113
  wire $auto$liberty.cc:190:create_tristate$2119
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$2114
    connect \Y $auto$rtlil.cc:3571:NotGate$2115
    connect \A \TE
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2112
    connect \Y $auto$rtlil.cc:3571:NotGate$2113
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$2117
    connect \Y $auto$rtlil.cc:3571:NotGate$2118
    connect \A $auto$rtlil.cc:3571:NotGate$2115
  end
  cell $tribuf $auto$liberty.cc:186:create_tristate$2116
    parameter \WIDTH 1
    connect \Y $auto$liberty.cc:190:create_tristate$2119
    connect \EN $auto$rtlil.cc:3571:NotGate$2118
    connect \A $auto$rtlil.cc:3571:NotGate$2113
  end
  connect \Z $auto$liberty.cc:190:create_tristate$2119
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__einvp_2
  attribute \capacitance "0.0024370000"
  wire output 2 \Z
  attribute \capacitance "0.0036180000"
  wire input 3 \TE
  attribute \capacitance "0.0043170000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$2110
  wire $auto$rtlil.cc:3571:NotGate$2107
  wire $auto$rtlil.cc:3571:NotGate$2105
  wire $auto$liberty.cc:190:create_tristate$2111
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$2106
    connect \Y $auto$rtlil.cc:3571:NotGate$2107
    connect \A \TE
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2104
    connect \Y $auto$rtlil.cc:3571:NotGate$2105
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$2109
    connect \Y $auto$rtlil.cc:3571:NotGate$2110
    connect \A $auto$rtlil.cc:3571:NotGate$2107
  end
  cell $tribuf $auto$liberty.cc:186:create_tristate$2108
    parameter \WIDTH 1
    connect \Y $auto$liberty.cc:190:create_tristate$2111
    connect \EN $auto$rtlil.cc:3571:NotGate$2110
    connect \A $auto$rtlil.cc:3571:NotGate$2105
  end
  connect \Z $auto$liberty.cc:190:create_tristate$2111
end
attribute \whitebox 1
attribute \area "6.2560000000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__einvp_1
  attribute \capacitance "0.0019260000"
  wire output 2 \Z
  attribute \capacitance "0.0025230000"
  wire input 3 \TE
  attribute \capacitance "0.0024030000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$2102
  wire $auto$rtlil.cc:3571:NotGate$2099
  wire $auto$rtlil.cc:3571:NotGate$2097
  wire $auto$liberty.cc:190:create_tristate$2103
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$2098
    connect \Y $auto$rtlil.cc:3571:NotGate$2099
    connect \A \TE
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2096
    connect \Y $auto$rtlil.cc:3571:NotGate$2097
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$2101
    connect \Y $auto$rtlil.cc:3571:NotGate$2102
    connect \A $auto$rtlil.cc:3571:NotGate$2099
  end
  cell $tribuf $auto$liberty.cc:186:create_tristate$2100
    parameter \WIDTH 1
    connect \Y $auto$liberty.cc:190:create_tristate$2103
    connect \EN $auto$rtlil.cc:3571:NotGate$2102
    connect \A $auto$rtlil.cc:3571:NotGate$2097
  end
  connect \Z $auto$liberty.cc:190:create_tristate$2103
end
attribute \whitebox 1
attribute \area "22.521600000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__einvn_8
  attribute \capacitance "0.0095480000"
  wire output 2 \Z
  attribute \capacitance "0.0102150000"
  wire input 3 \TE_B
  attribute \capacitance "0.0166200000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$2094
  wire $auto$rtlil.cc:3571:NotGate$2091
  wire $auto$liberty.cc:190:create_tristate$2095
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2090
    connect \Y $auto$rtlil.cc:3571:NotGate$2091
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$2093
    connect \Y $auto$rtlil.cc:3571:NotGate$2094
    connect \A \TE_B
  end
  cell $tribuf $auto$liberty.cc:186:create_tristate$2092
    parameter \WIDTH 1
    connect \Y $auto$liberty.cc:190:create_tristate$2095
    connect \EN $auto$rtlil.cc:3571:NotGate$2094
    connect \A $auto$rtlil.cc:3571:NotGate$2091
  end
  connect \Z $auto$liberty.cc:190:create_tristate$2095
end
attribute \whitebox 1
attribute \area "13.763200000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__einvn_4
  attribute \capacitance "0.0046800000"
  wire output 2 \Z
  attribute \capacitance "0.0066830000"
  wire input 3 \TE_B
  attribute \capacitance "0.0082270000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$2088
  wire $auto$rtlil.cc:3571:NotGate$2085
  wire $auto$liberty.cc:190:create_tristate$2089
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2084
    connect \Y $auto$rtlil.cc:3571:NotGate$2085
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$2087
    connect \Y $auto$rtlil.cc:3571:NotGate$2088
    connect \A \TE_B
  end
  cell $tribuf $auto$liberty.cc:186:create_tristate$2086
    parameter \WIDTH 1
    connect \Y $auto$liberty.cc:190:create_tristate$2089
    connect \EN $auto$rtlil.cc:3571:NotGate$2088
    connect \A $auto$rtlil.cc:3571:NotGate$2085
  end
  connect \Z $auto$liberty.cc:190:create_tristate$2089
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__einvn_2
  attribute \capacitance "0.0029180000"
  wire output 2 \Z
  attribute \capacitance "0.0040030000"
  wire input 3 \TE_B
  attribute \capacitance "0.0042870000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$2082
  wire $auto$rtlil.cc:3571:NotGate$2079
  wire $auto$liberty.cc:190:create_tristate$2083
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2078
    connect \Y $auto$rtlil.cc:3571:NotGate$2079
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$2081
    connect \Y $auto$rtlil.cc:3571:NotGate$2082
    connect \A \TE_B
  end
  cell $tribuf $auto$liberty.cc:186:create_tristate$2080
    parameter \WIDTH 1
    connect \Y $auto$liberty.cc:190:create_tristate$2083
    connect \EN $auto$rtlil.cc:3571:NotGate$2082
    connect \A $auto$rtlil.cc:3571:NotGate$2079
  end
  connect \Z $auto$liberty.cc:190:create_tristate$2083
end
attribute \whitebox 1
attribute \area "6.2560000000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__einvn_1
  attribute \capacitance "0.0019930000"
  wire output 2 \Z
  attribute \capacitance "0.0030030000"
  wire input 3 \TE_B
  attribute \capacitance "0.0023840000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$2076
  wire $auto$rtlil.cc:3571:NotGate$2073
  wire $auto$liberty.cc:190:create_tristate$2077
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2072
    connect \Y $auto$rtlil.cc:3571:NotGate$2073
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$2075
    connect \Y $auto$rtlil.cc:3571:NotGate$2076
    connect \A \TE_B
  end
  cell $tribuf $auto$liberty.cc:186:create_tristate$2074
    parameter \WIDTH 1
    connect \Y $auto$liberty.cc:190:create_tristate$2077
    connect \EN $auto$rtlil.cc:3571:NotGate$2076
    connect \A $auto$rtlil.cc:3571:NotGate$2073
  end
  connect \Z $auto$liberty.cc:190:create_tristate$2077
end
attribute \whitebox 1
attribute \area "5.0048000000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__einvn_0
  attribute \capacitance "0.0014550000"
  wire output 2 \Z
  attribute \capacitance "0.0024830000"
  wire input 3 \TE_B
  attribute \capacitance "0.0018180000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$2070
  wire $auto$rtlil.cc:3571:NotGate$2067
  wire $auto$liberty.cc:190:create_tristate$2071
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2066
    connect \Y $auto$rtlil.cc:3571:NotGate$2067
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$2069
    connect \Y $auto$rtlil.cc:3571:NotGate$2070
    connect \A \TE_B
  end
  cell $tribuf $auto$liberty.cc:186:create_tristate$2068
    parameter \WIDTH 1
    connect \Y $auto$liberty.cc:190:create_tristate$2071
    connect \EN $auto$rtlil.cc:3571:NotGate$2070
    connect \A $auto$rtlil.cc:3571:NotGate$2067
  end
  connect \Z $auto$liberty.cc:190:create_tristate$2071
end
attribute \whitebox 1
attribute \area "30.028800000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__edfxtp_1
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0032900000"
  wire input 4 \DE
  attribute \capacitance "0.0018040000"
  wire input 2 \D
  attribute \capacitance "0.0017580000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3574:OrGate$2063
  wire $auto$rtlil.cc:3572:AndGate$2061
  wire $auto$rtlil.cc:3572:AndGate$2057
  wire $auto$rtlil.cc:3571:NotGate$2059
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2058
    connect \Y $auto$rtlil.cc:3571:NotGate$2059
    connect \A \DE
  end
  cell $_DFF_P_ $auto$liberty.cc:255:create_ff$2065
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3574:OrGate$2063
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$2064
    connect \Y \IQ_N
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2062
    connect \Y $auto$rtlil.cc:3574:OrGate$2063
    connect \B $auto$rtlil.cc:3572:AndGate$2061
    connect \A $auto$rtlil.cc:3572:AndGate$2057
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2060
    connect \Y $auto$rtlil.cc:3572:AndGate$2061
    connect \B $auto$rtlil.cc:3571:NotGate$2059
    connect \A \IQ
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2056
    connect \Y $auto$rtlil.cc:3572:AndGate$2057
    connect \B \DE
    connect \A \D
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "32.531200000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__edfxbp_1
  wire output 4 \Q_N
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0032910000"
  wire input 5 \DE
  attribute \capacitance "0.0018030000"
  wire input 2 \D
  attribute \capacitance "0.0017620000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3574:OrGate$2053
  wire $auto$rtlil.cc:3572:AndGate$2051
  wire $auto$rtlil.cc:3572:AndGate$2047
  wire $auto$rtlil.cc:3571:NotGate$2049
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2048
    connect \Y $auto$rtlil.cc:3571:NotGate$2049
    connect \A \DE
  end
  cell $_DFF_P_ $auto$liberty.cc:255:create_ff$2055
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3574:OrGate$2053
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$2054
    connect \Y \IQ_N
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$2052
    connect \Y $auto$rtlil.cc:3574:OrGate$2053
    connect \B $auto$rtlil.cc:3572:AndGate$2051
    connect \A $auto$rtlil.cc:3572:AndGate$2047
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2050
    connect \Y $auto$rtlil.cc:3572:AndGate$2051
    connect \B $auto$rtlil.cc:3571:NotGate$2049
    connect \A \IQ
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$2046
    connect \Y $auto$rtlil.cc:3572:AndGate$2047
    connect \B \DE
    connect \A \D
  end
  connect \Q \IQ
  connect \Q_N \IQ_N
end
attribute \whitebox 1
attribute \area "26.275200000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__ebufn_8
  attribute \capacitance "0.0097500000"
  wire output 2 \Z
  attribute \capacitance "0.0105390000"
  wire input 3 \TE_B
  attribute \capacitance "0.0044740000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$2044
  wire $auto$liberty.cc:190:create_tristate$2045
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$2043
    connect \Y $auto$rtlil.cc:3571:NotGate$2044
    connect \A \TE_B
  end
  cell $tribuf $auto$liberty.cc:186:create_tristate$2042
    parameter \WIDTH 1
    connect \Y $auto$liberty.cc:190:create_tristate$2045
    connect \EN $auto$rtlil.cc:3571:NotGate$2044
    connect \A \A
  end
  connect \Z $auto$liberty.cc:190:create_tristate$2045
end
attribute \whitebox 1
attribute \area "16.265600000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__ebufn_4
  attribute \capacitance "0.0052040000"
  wire output 2 \Z
  attribute \capacitance "0.0068680000"
  wire input 3 \TE_B
  attribute \capacitance "0.0024870000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$2040
  wire $auto$liberty.cc:190:create_tristate$2041
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$2039
    connect \Y $auto$rtlil.cc:3571:NotGate$2040
    connect \A \TE_B
  end
  cell $tribuf $auto$liberty.cc:186:create_tristate$2038
    parameter \WIDTH 1
    connect \Y $auto$liberty.cc:190:create_tristate$2041
    connect \EN $auto$rtlil.cc:3571:NotGate$2040
    connect \A \A
  end
  connect \Z $auto$liberty.cc:190:create_tristate$2041
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__ebufn_2
  attribute \capacitance "0.0027540000"
  wire output 2 \Z
  attribute \capacitance "0.0040830000"
  wire input 3 \TE_B
  attribute \capacitance "0.0018180000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$2036
  wire $auto$liberty.cc:190:create_tristate$2037
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$2035
    connect \Y $auto$rtlil.cc:3571:NotGate$2036
    connect \A \TE_B
  end
  cell $tribuf $auto$liberty.cc:186:create_tristate$2034
    parameter \WIDTH 1
    connect \Y $auto$liberty.cc:190:create_tristate$2037
    connect \EN $auto$rtlil.cc:3571:NotGate$2036
    connect \A \A
  end
  connect \Z $auto$liberty.cc:190:create_tristate$2037
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__ebufn_1
  attribute \capacitance "0.0022600000"
  wire output 2 \Z
  attribute \capacitance "0.0031340000"
  wire input 3 \TE_B
  attribute \capacitance "0.0018070000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$2032
  wire $auto$liberty.cc:190:create_tristate$2033
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$2031
    connect \Y $auto$rtlil.cc:3571:NotGate$2032
    connect \A \TE_B
  end
  cell $tribuf $auto$liberty.cc:186:create_tristate$2030
    parameter \WIDTH 1
    connect \Y $auto$liberty.cc:190:create_tristate$2033
    connect \EN $auto$rtlil.cc:3571:NotGate$2032
    connect \A \A
  end
  connect \Z $auto$liberty.cc:190:create_tristate$2033
end
attribute \whitebox 1
attribute \area "12.512000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__dlymetal6s6s_1
  wire output 2 \X
  attribute \capacitance "0.0016650000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$2029
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "12.512000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__dlymetal6s4s_1
  wire output 2 \X
  attribute \capacitance "0.0016640000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$2028
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "12.512000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__dlymetal6s2s_1
  wire output 2 \X
  attribute \capacitance "0.0016660000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$2027
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__dlygate4sd3_1
  wire output 2 \X
  attribute \capacitance "0.0016410000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$2026
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__dlygate4sd2_1
  wire output 2 \X
  attribute \capacitance "0.0016760000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$2025
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__dlygate4sd1_1
  wire output 2 \X
  attribute \capacitance "0.0016450000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$2024
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "15.014400000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dlxtp_1
  wire output 2 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0017510000"
  wire input 3 \GATE
  attribute \capacitance "0.0017740000"
  wire input 1 \D
  cell $_DLATCH_P_ $auto$liberty.cc:392:create_latch$2023
    connect \Q \IQ
    connect \E \GATE
    connect \D \D
  end
  cell $_NOT_ $auto$liberty.cc:332:create_latch$2022
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "18.768000000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dlxtn_4
  wire output 2 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0017450000"
  wire input 3 \GATE_N
  attribute \capacitance "0.0017880000"
  wire input 1 \D
  wire $auto$rtlil.cc:3571:NotGate$2019
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2018
    connect \Y $auto$rtlil.cc:3571:NotGate$2019
    connect \A \GATE_N
  end
  cell $_DLATCH_N_ $auto$liberty.cc:392:create_latch$2021
    connect \Q \IQ
    connect \E \GATE_N
    connect \D \D
  end
  cell $_NOT_ $auto$liberty.cc:332:create_latch$2020
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "16.265600000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dlxtn_2
  wire output 2 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0017450000"
  wire input 3 \GATE_N
  attribute \capacitance "0.0017880000"
  wire input 1 \D
  wire $auto$rtlil.cc:3571:NotGate$2015
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2014
    connect \Y $auto$rtlil.cc:3571:NotGate$2015
    connect \A \GATE_N
  end
  cell $_DLATCH_N_ $auto$liberty.cc:392:create_latch$2017
    connect \Q \IQ
    connect \E \GATE_N
    connect \D \D
  end
  cell $_NOT_ $auto$liberty.cc:332:create_latch$2016
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "15.014400000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dlxtn_1
  wire output 2 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0017450000"
  wire input 3 \GATE_N
  attribute \capacitance "0.0017970000"
  wire input 1 \D
  wire $auto$rtlil.cc:3571:NotGate$2011
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2010
    connect \Y $auto$rtlil.cc:3571:NotGate$2011
    connect \A \GATE_N
  end
  cell $_DLATCH_N_ $auto$liberty.cc:392:create_latch$2013
    connect \Q \IQ
    connect \E \GATE_N
    connect \D \D
  end
  cell $_NOT_ $auto$liberty.cc:332:create_latch$2012
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "18.768000000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dlxbp_1
  wire output 3 \Q_N
  wire output 2 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0017560000"
  wire input 4 \GATE
  attribute \capacitance "0.0018060000"
  wire input 1 \D
  cell $_DLATCH_P_ $auto$liberty.cc:392:create_latch$2009
    connect \Q \IQ
    connect \E \GATE
    connect \D \D
  end
  cell $_NOT_ $auto$liberty.cc:332:create_latch$2008
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
  connect \Q_N \IQ_N
end
attribute \whitebox 1
attribute \area "21.270400000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dlxbn_2
  wire output 3 \Q_N
  wire output 2 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0017580000"
  wire input 4 \GATE_N
  attribute \capacitance "0.0017870000"
  wire input 1 \D
  wire $auto$rtlil.cc:3571:NotGate$2005
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2004
    connect \Y $auto$rtlil.cc:3571:NotGate$2005
    connect \A \GATE_N
  end
  cell $_DLATCH_N_ $auto$liberty.cc:392:create_latch$2007
    connect \Q \IQ
    connect \E \GATE_N
    connect \D \D
  end
  cell $_NOT_ $auto$liberty.cc:332:create_latch$2006
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
  connect \Q_N \IQ_N
end
attribute \whitebox 1
attribute \area "18.768000000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dlxbn_1
  wire output 3 \Q_N
  wire output 2 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0017640000"
  wire input 4 \GATE_N
  attribute \capacitance "0.0017900000"
  wire input 1 \D
  wire $auto$rtlil.cc:3571:NotGate$2001
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$2000
    connect \Y $auto$rtlil.cc:3571:NotGate$2001
    connect \A \GATE_N
  end
  cell $_DLATCH_N_ $auto$liberty.cc:392:create_latch$2003
    connect \Q \IQ
    connect \E \GATE_N
    connect \D \D
  end
  cell $_NOT_ $auto$liberty.cc:332:create_latch$2002
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
  connect \Q_N \IQ_N
end
attribute \whitebox 1
attribute \area "20.019200000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dlrtp_4
  attribute \capacitance "0.0023760000"
  wire input 3 \RESET_B
  wire output 2 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0017590000"
  wire input 4 \GATE
  attribute \capacitance "0.0017950000"
  wire input 1 \D
  wire $auto$rtlil.cc:3571:NotGate$1991
  wire $auto$liberty.cc:361:create_latch$1998
  wire $auto$liberty.cc:356:create_latch$1996
  wire $auto$liberty.cc:345:create_latch$1994
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1990
    connect \Y $auto$rtlil.cc:3571:NotGate$1991
    connect \A \RESET_B
  end
  cell $_DLATCH_P_ $auto$liberty.cc:392:create_latch$1999
    connect \Q \IQ
    connect \E $auto$liberty.cc:361:create_latch$1998
    connect \D $auto$liberty.cc:356:create_latch$1996
  end
  cell $_OR_ $auto$liberty.cc:358:create_latch$1997
    connect \Y $auto$liberty.cc:361:create_latch$1998
    connect \B $auto$liberty.cc:345:create_latch$1994
    connect \A \GATE
  end
  cell $_AND_ $auto$liberty.cc:353:create_latch$1995
    connect \Y $auto$liberty.cc:356:create_latch$1996
    connect \B \RESET_B
    connect \A \D
  end
  cell $_NOT_ $auto$liberty.cc:343:create_latch$1993
    connect \Y $auto$liberty.cc:345:create_latch$1994
    connect \A \RESET_B
  end
  cell $_NOT_ $auto$liberty.cc:332:create_latch$1992
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "17.516800000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dlrtp_2
  attribute \capacitance "0.0024330000"
  wire input 3 \RESET_B
  wire output 2 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0017650000"
  wire input 4 \GATE
  attribute \capacitance "0.0017790000"
  wire input 1 \D
  wire $auto$rtlil.cc:3571:NotGate$1981
  wire $auto$liberty.cc:361:create_latch$1988
  wire $auto$liberty.cc:356:create_latch$1986
  wire $auto$liberty.cc:345:create_latch$1984
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1980
    connect \Y $auto$rtlil.cc:3571:NotGate$1981
    connect \A \RESET_B
  end
  cell $_DLATCH_P_ $auto$liberty.cc:392:create_latch$1989
    connect \Q \IQ
    connect \E $auto$liberty.cc:361:create_latch$1988
    connect \D $auto$liberty.cc:356:create_latch$1986
  end
  cell $_OR_ $auto$liberty.cc:358:create_latch$1987
    connect \Y $auto$liberty.cc:361:create_latch$1988
    connect \B $auto$liberty.cc:345:create_latch$1984
    connect \A \GATE
  end
  cell $_AND_ $auto$liberty.cc:353:create_latch$1985
    connect \Y $auto$liberty.cc:356:create_latch$1986
    connect \B \RESET_B
    connect \A \D
  end
  cell $_NOT_ $auto$liberty.cc:343:create_latch$1983
    connect \Y $auto$liberty.cc:345:create_latch$1984
    connect \A \RESET_B
  end
  cell $_NOT_ $auto$liberty.cc:332:create_latch$1982
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "16.265600000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dlrtp_1
  attribute \capacitance "0.0024350000"
  wire input 3 \RESET_B
  wire output 2 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0017520000"
  wire input 4 \GATE
  attribute \capacitance "0.0017910000"
  wire input 1 \D
  wire $auto$rtlil.cc:3571:NotGate$1971
  wire $auto$liberty.cc:361:create_latch$1978
  wire $auto$liberty.cc:356:create_latch$1976
  wire $auto$liberty.cc:345:create_latch$1974
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1970
    connect \Y $auto$rtlil.cc:3571:NotGate$1971
    connect \A \RESET_B
  end
  cell $_DLATCH_P_ $auto$liberty.cc:392:create_latch$1979
    connect \Q \IQ
    connect \E $auto$liberty.cc:361:create_latch$1978
    connect \D $auto$liberty.cc:356:create_latch$1976
  end
  cell $_OR_ $auto$liberty.cc:358:create_latch$1977
    connect \Y $auto$liberty.cc:361:create_latch$1978
    connect \B $auto$liberty.cc:345:create_latch$1974
    connect \A \GATE
  end
  cell $_AND_ $auto$liberty.cc:353:create_latch$1975
    connect \Y $auto$liberty.cc:356:create_latch$1976
    connect \B \RESET_B
    connect \A \D
  end
  cell $_NOT_ $auto$liberty.cc:343:create_latch$1973
    connect \Y $auto$liberty.cc:345:create_latch$1974
    connect \A \RESET_B
  end
  cell $_NOT_ $auto$liberty.cc:332:create_latch$1972
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "20.019200000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dlrtn_4
  attribute \capacitance "0.0023930000"
  wire input 3 \RESET_B
  wire output 2 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0017450000"
  wire input 4 \GATE_N
  attribute \capacitance "0.0017880000"
  wire input 1 \D
  wire $auto$rtlil.cc:3571:NotGate$1963
  wire $auto$rtlil.cc:3571:NotGate$1961
  wire $auto$liberty.cc:361:create_latch$1968
  wire $auto$liberty.cc:356:create_latch$1966
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1962
    connect \Y $auto$rtlil.cc:3571:NotGate$1963
    connect \A \GATE_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1960
    connect \Y $auto$rtlil.cc:3571:NotGate$1961
    connect \A \RESET_B
  end
  cell $_DLATCH_N_ $auto$liberty.cc:392:create_latch$1969
    connect \Q \IQ
    connect \E $auto$liberty.cc:361:create_latch$1968
    connect \D $auto$liberty.cc:356:create_latch$1966
  end
  cell $_AND_ $auto$liberty.cc:358:create_latch$1967
    connect \Y $auto$liberty.cc:361:create_latch$1968
    connect \B \RESET_B
    connect \A \GATE_N
  end
  cell $_AND_ $auto$liberty.cc:353:create_latch$1965
    connect \Y $auto$liberty.cc:356:create_latch$1966
    connect \B \RESET_B
    connect \A \D
  end
  cell $_NOT_ $auto$liberty.cc:332:create_latch$1964
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "17.516800000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dlrtn_2
  attribute \capacitance "0.0024340000"
  wire input 3 \RESET_B
  wire output 2 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0017450000"
  wire input 4 \GATE_N
  attribute \capacitance "0.0017750000"
  wire input 1 \D
  wire $auto$rtlil.cc:3571:NotGate$1953
  wire $auto$rtlil.cc:3571:NotGate$1951
  wire $auto$liberty.cc:361:create_latch$1958
  wire $auto$liberty.cc:356:create_latch$1956
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1952
    connect \Y $auto$rtlil.cc:3571:NotGate$1953
    connect \A \GATE_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1950
    connect \Y $auto$rtlil.cc:3571:NotGate$1951
    connect \A \RESET_B
  end
  cell $_DLATCH_N_ $auto$liberty.cc:392:create_latch$1959
    connect \Q \IQ
    connect \E $auto$liberty.cc:361:create_latch$1958
    connect \D $auto$liberty.cc:356:create_latch$1956
  end
  cell $_AND_ $auto$liberty.cc:358:create_latch$1957
    connect \Y $auto$liberty.cc:361:create_latch$1958
    connect \B \RESET_B
    connect \A \GATE_N
  end
  cell $_AND_ $auto$liberty.cc:353:create_latch$1955
    connect \Y $auto$liberty.cc:356:create_latch$1956
    connect \B \RESET_B
    connect \A \D
  end
  cell $_NOT_ $auto$liberty.cc:332:create_latch$1954
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "17.516800000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dlrtn_1
  attribute \capacitance "0.0025130000"
  wire input 3 \RESET_B
  wire output 2 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0017450000"
  wire input 4 \GATE_N
  attribute \capacitance "0.0017880000"
  wire input 1 \D
  wire $auto$rtlil.cc:3571:NotGate$1943
  wire $auto$rtlil.cc:3571:NotGate$1941
  wire $auto$liberty.cc:361:create_latch$1948
  wire $auto$liberty.cc:356:create_latch$1946
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1942
    connect \Y $auto$rtlil.cc:3571:NotGate$1943
    connect \A \GATE_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1940
    connect \Y $auto$rtlil.cc:3571:NotGate$1941
    connect \A \RESET_B
  end
  cell $_DLATCH_N_ $auto$liberty.cc:392:create_latch$1949
    connect \Q \IQ
    connect \E $auto$liberty.cc:361:create_latch$1948
    connect \D $auto$liberty.cc:356:create_latch$1946
  end
  cell $_AND_ $auto$liberty.cc:358:create_latch$1947
    connect \Y $auto$liberty.cc:361:create_latch$1948
    connect \B \RESET_B
    connect \A \GATE_N
  end
  cell $_AND_ $auto$liberty.cc:353:create_latch$1945
    connect \Y $auto$liberty.cc:356:create_latch$1946
    connect \B \RESET_B
    connect \A \D
  end
  cell $_NOT_ $auto$liberty.cc:332:create_latch$1944
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "22.521600000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dlrbp_2
  attribute \capacitance "0.0024270000"
  wire input 4 \RESET_B
  wire output 3 \Q_N
  wire output 2 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0017710000"
  wire input 5 \GATE
  attribute \capacitance "0.0017890000"
  wire input 1 \D
  wire $auto$rtlil.cc:3571:NotGate$1931
  wire $auto$liberty.cc:361:create_latch$1938
  wire $auto$liberty.cc:356:create_latch$1936
  wire $auto$liberty.cc:345:create_latch$1934
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1930
    connect \Y $auto$rtlil.cc:3571:NotGate$1931
    connect \A \RESET_B
  end
  cell $_DLATCH_P_ $auto$liberty.cc:392:create_latch$1939
    connect \Q \IQ
    connect \E $auto$liberty.cc:361:create_latch$1938
    connect \D $auto$liberty.cc:356:create_latch$1936
  end
  cell $_OR_ $auto$liberty.cc:358:create_latch$1937
    connect \Y $auto$liberty.cc:361:create_latch$1938
    connect \B $auto$liberty.cc:345:create_latch$1934
    connect \A \GATE
  end
  cell $_AND_ $auto$liberty.cc:353:create_latch$1935
    connect \Y $auto$liberty.cc:356:create_latch$1936
    connect \B \RESET_B
    connect \A \D
  end
  cell $_NOT_ $auto$liberty.cc:343:create_latch$1933
    connect \Y $auto$liberty.cc:345:create_latch$1934
    connect \A \RESET_B
  end
  cell $_NOT_ $auto$liberty.cc:332:create_latch$1932
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
  connect \Q_N \IQ_N
end
attribute \whitebox 1
attribute \area "21.270400000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dlrbp_1
  attribute \capacitance "0.0024390000"
  wire input 4 \RESET_B
  wire output 3 \Q_N
  wire output 2 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0017730000"
  wire input 5 \GATE
  attribute \capacitance "0.0017890000"
  wire input 1 \D
  wire $auto$rtlil.cc:3571:NotGate$1921
  wire $auto$liberty.cc:361:create_latch$1928
  wire $auto$liberty.cc:356:create_latch$1926
  wire $auto$liberty.cc:345:create_latch$1924
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1920
    connect \Y $auto$rtlil.cc:3571:NotGate$1921
    connect \A \RESET_B
  end
  cell $_DLATCH_P_ $auto$liberty.cc:392:create_latch$1929
    connect \Q \IQ
    connect \E $auto$liberty.cc:361:create_latch$1928
    connect \D $auto$liberty.cc:356:create_latch$1926
  end
  cell $_OR_ $auto$liberty.cc:358:create_latch$1927
    connect \Y $auto$liberty.cc:361:create_latch$1928
    connect \B $auto$liberty.cc:345:create_latch$1924
    connect \A \GATE
  end
  cell $_AND_ $auto$liberty.cc:353:create_latch$1925
    connect \Y $auto$liberty.cc:356:create_latch$1926
    connect \B \RESET_B
    connect \A \D
  end
  cell $_NOT_ $auto$liberty.cc:343:create_latch$1923
    connect \Y $auto$liberty.cc:345:create_latch$1924
    connect \A \RESET_B
  end
  cell $_NOT_ $auto$liberty.cc:332:create_latch$1922
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
  connect \Q_N \IQ_N
end
attribute \whitebox 1
attribute \area "22.521600000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dlrbn_2
  attribute \capacitance "0.0024570000"
  wire input 4 \RESET_B
  wire output 3 \Q_N
  wire output 2 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0017750000"
  wire input 5 \GATE_N
  attribute \capacitance "0.0017880000"
  wire input 1 \D
  wire $auto$rtlil.cc:3571:NotGate$1913
  wire $auto$rtlil.cc:3571:NotGate$1911
  wire $auto$liberty.cc:361:create_latch$1918
  wire $auto$liberty.cc:356:create_latch$1916
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1912
    connect \Y $auto$rtlil.cc:3571:NotGate$1913
    connect \A \GATE_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1910
    connect \Y $auto$rtlil.cc:3571:NotGate$1911
    connect \A \RESET_B
  end
  cell $_DLATCH_N_ $auto$liberty.cc:392:create_latch$1919
    connect \Q \IQ
    connect \E $auto$liberty.cc:361:create_latch$1918
    connect \D $auto$liberty.cc:356:create_latch$1916
  end
  cell $_AND_ $auto$liberty.cc:358:create_latch$1917
    connect \Y $auto$liberty.cc:361:create_latch$1918
    connect \B \RESET_B
    connect \A \GATE_N
  end
  cell $_AND_ $auto$liberty.cc:353:create_latch$1915
    connect \Y $auto$liberty.cc:356:create_latch$1916
    connect \B \RESET_B
    connect \A \D
  end
  cell $_NOT_ $auto$liberty.cc:332:create_latch$1914
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
  connect \Q_N \IQ_N
end
attribute \whitebox 1
attribute \area "21.270400000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dlrbn_1
  attribute \capacitance "0.0024650000"
  wire input 4 \RESET_B
  wire output 3 \Q_N
  wire output 2 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0017710000"
  wire input 5 \GATE_N
  attribute \capacitance "0.0017880000"
  wire input 1 \D
  wire $auto$rtlil.cc:3571:NotGate$1903
  wire $auto$rtlil.cc:3571:NotGate$1901
  wire $auto$liberty.cc:361:create_latch$1908
  wire $auto$liberty.cc:356:create_latch$1906
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1902
    connect \Y $auto$rtlil.cc:3571:NotGate$1903
    connect \A \GATE_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1900
    connect \Y $auto$rtlil.cc:3571:NotGate$1901
    connect \A \RESET_B
  end
  cell $_DLATCH_N_ $auto$liberty.cc:392:create_latch$1909
    connect \Q \IQ
    connect \E $auto$liberty.cc:361:create_latch$1908
    connect \D $auto$liberty.cc:356:create_latch$1906
  end
  cell $_AND_ $auto$liberty.cc:358:create_latch$1907
    connect \Y $auto$liberty.cc:361:create_latch$1908
    connect \B \RESET_B
    connect \A \GATE_N
  end
  cell $_AND_ $auto$liberty.cc:353:create_latch$1905
    connect \Y $auto$liberty.cc:356:create_latch$1906
    connect \B \RESET_B
    connect \A \D
  end
  cell $_NOT_ $auto$liberty.cc:332:create_latch$1904
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
  connect \Q_N \IQ_N
end
attribute \blackbox 1
attribute \area "21.270400000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dlclkp_4
  wire output 3 \GCLK
  attribute \capacitance "0.0016640000"
  wire input 2 \GATE
  attribute \capacitance "0.0048780000"
  wire input 1 \CLK
end
attribute \blackbox 1
attribute \area "18.768000000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dlclkp_2
  wire output 3 \GCLK
  attribute \capacitance "0.0018130000"
  wire input 2 \GATE
  attribute \capacitance "0.0041320000"
  wire input 1 \CLK
end
attribute \blackbox 1
attribute \area "17.516800000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dlclkp_1
  wire output 3 \GCLK
  attribute \capacitance "0.0017780000"
  wire input 2 \GATE
  attribute \capacitance "0.0041510000"
  wire input 1 \CLK
end
attribute \whitebox 1
attribute \area "2.5024000000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__diode_2
  attribute \capacitance "0.0008780000"
  wire input 1 \DIODE
end
attribute \whitebox 1
attribute \area "23.772800000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dfxtp_4
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0015530000"
  wire input 2 \D
  attribute \capacitance "0.0017750000"
  wire input 1 \CLK
  cell $_DFF_P_ $auto$liberty.cc:255:create_ff$1899
    connect \Q \IQ
    connect \D \D
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$1898
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "21.270400000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dfxtp_2
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0016770000"
  wire input 2 \D
  attribute \capacitance "0.0017870000"
  wire input 1 \CLK
  cell $_DFF_P_ $auto$liberty.cc:255:create_ff$1897
    connect \Q \IQ
    connect \D \D
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$1896
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "20.019200000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dfxtp_1
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0016780000"
  wire input 2 \D
  attribute \capacitance "0.0017940000"
  wire input 1 \CLK
  cell $_DFF_P_ $auto$liberty.cc:255:create_ff$1895
    connect \Q \IQ
    connect \D \D
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$1894
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "26.275200000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dfxbp_2
  wire output 4 \Q_N
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0016770000"
  wire input 2 \D
  attribute \capacitance "0.0017800000"
  wire input 1 \CLK
  cell $_DFF_P_ $auto$liberty.cc:255:create_ff$1893
    connect \Q \IQ
    connect \D \D
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$1892
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
  connect \Q_N \IQ_N
end
attribute \whitebox 1
attribute \area "23.772800000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dfxbp_1
  wire output 4 \Q_N
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0016770000"
  wire input 2 \D
  attribute \capacitance "0.0017830000"
  wire input 1 \CLK
  cell $_DFF_P_ $auto$liberty.cc:255:create_ff$1891
    connect \Q \IQ
    connect \D \D
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$1890
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
  connect \Q_N \IQ_N
end
attribute \whitebox 1
attribute \area "30.028800000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dfstp_4
  attribute \capacitance "0.0033590000"
  wire input 4 \SET_B
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0023610000"
  wire input 2 \D
  attribute \capacitance "0.0017760000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3571:NotGate$1887
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1886
    connect \Y $auto$rtlil.cc:3571:NotGate$1887
    connect \A \SET_B
  end
  cell $_DFF_PN1_ $auto$liberty.cc:255:create_ff$1889
    connect \R \SET_B
    connect \Q \IQ
    connect \D \D
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$1888
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "26.275200000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dfstp_2
  attribute \capacitance "0.0033620000"
  wire input 4 \SET_B
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0023610000"
  wire input 2 \D
  attribute \capacitance "0.0017930000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3571:NotGate$1883
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1882
    connect \Y $auto$rtlil.cc:3571:NotGate$1883
    connect \A \SET_B
  end
  cell $_DFF_PN1_ $auto$liberty.cc:255:create_ff$1885
    connect \R \SET_B
    connect \Q \IQ
    connect \D \D
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$1884
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "26.275200000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dfstp_1
  attribute \capacitance "0.0034020000"
  wire input 4 \SET_B
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0023610000"
  wire input 2 \D
  attribute \capacitance "0.0017760000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3571:NotGate$1879
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1878
    connect \Y $auto$rtlil.cc:3571:NotGate$1879
    connect \A \SET_B
  end
  cell $_DFF_PN1_ $auto$liberty.cc:255:create_ff$1881
    connect \R \SET_B
    connect \Q \IQ
    connect \D \D
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$1880
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "30.015200000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dfsbp_2
  attribute \capacitance "0.0034010000"
  wire input 5 \SET_B
  wire output 4 \Q_N
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0023610000"
  wire input 2 \D
  attribute \capacitance "0.0017720000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3571:NotGate$1875
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1874
    connect \Y $auto$rtlil.cc:3571:NotGate$1875
    connect \A \SET_B
  end
  cell $_DFF_PN1_ $auto$liberty.cc:255:create_ff$1877
    connect \R \SET_B
    connect \Q \IQ
    connect \D \D
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$1876
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
  connect \Q_N \IQ_N
end
attribute \whitebox 1
attribute \area "28.777600000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dfsbp_1
  attribute \capacitance "0.0033800000"
  wire input 5 \SET_B
  wire output 4 \Q_N
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0023610000"
  wire input 2 \D
  attribute \capacitance "0.0017720000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3571:NotGate$1871
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1870
    connect \Y $auto$rtlil.cc:3571:NotGate$1871
    connect \A \SET_B
  end
  cell $_DFF_PN1_ $auto$liberty.cc:255:create_ff$1873
    connect \R \SET_B
    connect \Q \IQ
    connect \D \D
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$1872
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
  connect \Q_N \IQ_N
end
attribute \whitebox 1
attribute \area "28.777600000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dfrtp_4
  attribute \capacitance "0.0035610000"
  wire input 4 \RESET_B
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0019770000"
  wire input 2 \D
  attribute \capacitance "0.0017940000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3571:NotGate$1867
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1866
    connect \Y $auto$rtlil.cc:3571:NotGate$1867
    connect \A \RESET_B
  end
  cell $_DFF_PN0_ $auto$liberty.cc:255:create_ff$1869
    connect \R \RESET_B
    connect \Q \IQ
    connect \D \D
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$1868
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "26.275200000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dfrtp_2
  attribute \capacitance "0.0036030000"
  wire input 4 \RESET_B
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0019770000"
  wire input 2 \D
  attribute \capacitance "0.0017960000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3571:NotGate$1863
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1862
    connect \Y $auto$rtlil.cc:3571:NotGate$1863
    connect \A \RESET_B
  end
  cell $_DFF_PN0_ $auto$liberty.cc:255:create_ff$1865
    connect \R \RESET_B
    connect \Q \IQ
    connect \D \D
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$1864
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "25.024000000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dfrtp_1
  attribute \capacitance "0.0035960000"
  wire input 4 \RESET_B
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0019770000"
  wire input 2 \D
  attribute \capacitance "0.0017880000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3571:NotGate$1859
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1858
    connect \Y $auto$rtlil.cc:3571:NotGate$1859
    connect \A \RESET_B
  end
  cell $_DFF_PN0_ $auto$liberty.cc:255:create_ff$1861
    connect \R \RESET_B
    connect \Q \IQ
    connect \D \D
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$1860
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "25.024000000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dfrtn_1
  attribute \capacitance "0.0035600000"
  wire input 4 \RESET_B
  wire output 2 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0019730000"
  wire input 1 \D
  attribute \capacitance "0.0017890000"
  wire input 3 \CLK_N
  wire $auto$rtlil.cc:3571:NotGate$1855
  wire $auto$rtlil.cc:3571:NotGate$1853
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1854
    connect \Y $auto$rtlil.cc:3571:NotGate$1855
    connect \A \CLK_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1852
    connect \Y $auto$rtlil.cc:3571:NotGate$1853
    connect \A \RESET_B
  end
  cell $_DFF_NN0_ $auto$liberty.cc:255:create_ff$1857
    connect \R \RESET_B
    connect \Q \IQ
    connect \D \D
    connect \C \CLK_N
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$1856
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "30.028800000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dfrbp_2
  attribute \capacitance "0.0035500000"
  wire input 5 \RESET_B
  wire output 4 \Q_N
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0019770000"
  wire input 2 \D
  attribute \capacitance "0.0018000000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3571:NotGate$1849
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1848
    connect \Y $auto$rtlil.cc:3571:NotGate$1849
    connect \A \RESET_B
  end
  cell $_DFF_PN0_ $auto$liberty.cc:255:create_ff$1851
    connect \R \RESET_B
    connect \Q \IQ
    connect \D \D
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$1850
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
  connect \Q_N \IQ_N
end
attribute \whitebox 1
attribute \area "28.777600000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dfrbp_1
  attribute \capacitance "0.0035570000"
  wire input 5 \RESET_B
  wire output 4 \Q_N
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0019770000"
  wire input 2 \D
  attribute \capacitance "0.0017940000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3571:NotGate$1845
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1844
    connect \Y $auto$rtlil.cc:3571:NotGate$1845
    connect \A \RESET_B
  end
  cell $_DFF_PN0_ $auto$liberty.cc:255:create_ff$1847
    connect \R \RESET_B
    connect \Q \IQ
    connect \D \D
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$1846
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
  connect \Q_N \IQ_N
end
attribute \whitebox 1
attribute \area "32.531200000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dfbbp_1
  attribute \capacitance "0.0034380000"
  wire input 6 \SET_B
  attribute \capacitance "0.0015970000"
  wire input 5 \RESET_B
  wire output 4 \Q_N
  wire output 3 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0015950000"
  wire input 2 \D
  attribute \capacitance "0.0017920000"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3571:NotGate$1841
  wire $auto$rtlil.cc:3571:NotGate$1839
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1840
    connect \Y $auto$rtlil.cc:3571:NotGate$1841
    connect \A \SET_B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1838
    connect \Y $auto$rtlil.cc:3571:NotGate$1839
    connect \A \RESET_B
  end
  cell $_DFFSR_PNN_ $auto$liberty.cc:255:create_ff$1843
    connect \S \SET_B
    connect \R \RESET_B
    connect \Q \IQ
    connect \D \D
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$1842
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
  connect \Q_N \IQ_N
end
attribute \whitebox 1
attribute \area "35.033600000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dfbbn_2
  attribute \capacitance "0.0034300000"
  wire input 6 \SET_B
  attribute \capacitance "0.0016230000"
  wire input 5 \RESET_B
  wire output 4 \Q_N
  wire output 2 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0015930000"
  wire input 1 \D
  attribute \capacitance "0.0017970000"
  wire input 3 \CLK_N
  wire $auto$rtlil.cc:3571:NotGate$1835
  wire $auto$rtlil.cc:3571:NotGate$1833
  wire $auto$rtlil.cc:3571:NotGate$1831
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1834
    connect \Y $auto$rtlil.cc:3571:NotGate$1835
    connect \A \SET_B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1832
    connect \Y $auto$rtlil.cc:3571:NotGate$1833
    connect \A \CLK_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1830
    connect \Y $auto$rtlil.cc:3571:NotGate$1831
    connect \A \RESET_B
  end
  cell $_DFFSR_NNN_ $auto$liberty.cc:255:create_ff$1837
    connect \S \SET_B
    connect \R \RESET_B
    connect \Q \IQ
    connect \D \D
    connect \C \CLK_N
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$1836
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
  connect \Q_N \IQ_N
end
attribute \whitebox 1
attribute \area "32.531200000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__dfbbn_1
  attribute \capacitance "0.0034670000"
  wire input 6 \SET_B
  attribute \capacitance "0.0016230000"
  wire input 5 \RESET_B
  wire output 4 \Q_N
  wire output 2 \Q
  wire \IQ_N
  wire \IQ
  attribute \capacitance "0.0015960000"
  wire input 1 \D
  attribute \capacitance "0.0017710000"
  wire input 3 \CLK_N
  wire $auto$rtlil.cc:3571:NotGate$1827
  wire $auto$rtlil.cc:3571:NotGate$1825
  wire $auto$rtlil.cc:3571:NotGate$1823
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1826
    connect \Y $auto$rtlil.cc:3571:NotGate$1827
    connect \A \SET_B
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1824
    connect \Y $auto$rtlil.cc:3571:NotGate$1825
    connect \A \CLK_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1822
    connect \Y $auto$rtlil.cc:3571:NotGate$1823
    connect \A \RESET_B
  end
  cell $_DFFSR_NNN_ $auto$liberty.cc:255:create_ff$1829
    connect \S \SET_B
    connect \R \RESET_B
    connect \Q \IQ
    connect \D \D
    connect \C \CLK_N
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$1828
    connect \Y \IQ_N
    connect \A \IQ
  end
  connect \Q \IQ
  connect \Q_N \IQ_N
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__decap_8
end
attribute \whitebox 1
attribute \area "7.5072000000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__decap_6
end
attribute \whitebox 1
attribute \area "5.0048000000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__decap_4
end
attribute \whitebox 1
attribute \area "3.7536000000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__decap_3
end
attribute \whitebox 1
attribute \area "15.014400000"
attribute \liberty_cell 1
module \sky130_fd_sc_hd__decap_12
end
attribute \whitebox 1
attribute \area "3.7536000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__conb_1
  wire output 2 \LO
  wire output 1 \HI
  connect \HI 1'1
  connect \LO 1'0
end
attribute \whitebox 1
attribute \area "7.5072000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__clkinvlp_4
  wire output 2 \Y
  attribute \capacitance "0.0086870000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$1820
  cell $specify2 $auto$liberty.cc:754:execute$1821
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1819
    connect \Y $auto$rtlil.cc:3571:NotGate$1820
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3571:NotGate$1820
end
attribute \whitebox 1
attribute \area "5.0048000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__clkinvlp_2
  wire output 2 \Y
  attribute \capacitance "0.0045310000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$1817
  cell $specify2 $auto$liberty.cc:754:execute$1818
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1816
    connect \Y $auto$rtlil.cc:3571:NotGate$1817
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3571:NotGate$1817
end
attribute \whitebox 1
attribute \area "16.265600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__clkinv_8
  wire output 2 \Y
  attribute \capacitance "0.0202110000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$1814
  cell $specify2 $auto$liberty.cc:754:execute$1815
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1813
    connect \Y $auto$rtlil.cc:3571:NotGate$1814
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3571:NotGate$1814
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__clkinv_4
  wire output 2 \Y
  attribute \capacitance "0.0102180000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$1811
  cell $specify2 $auto$liberty.cc:754:execute$1812
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1810
    connect \Y $auto$rtlil.cc:3571:NotGate$1811
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3571:NotGate$1811
end
attribute \whitebox 1
attribute \area "5.0048000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__clkinv_2
  wire output 2 \Y
  attribute \capacitance "0.0051740000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$1808
  cell $specify2 $auto$liberty.cc:754:execute$1809
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1807
    connect \Y $auto$rtlil.cc:3571:NotGate$1808
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3571:NotGate$1808
end
attribute \whitebox 1
attribute \area "30.028800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__clkinv_16
  wire output 2 \Y
  attribute \capacitance "0.0377460000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$1805
  cell $specify2 $auto$liberty.cc:754:execute$1806
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1804
    connect \Y $auto$rtlil.cc:3571:NotGate$1805
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3571:NotGate$1805
end
attribute \whitebox 1
attribute \area "3.7536000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__clkinv_1
  wire output 2 \Y
  attribute \capacitance "0.0030770000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$1802
  cell $specify2 $auto$liberty.cc:754:execute$1803
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1801
    connect \Y $auto$rtlil.cc:3571:NotGate$1802
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3571:NotGate$1802
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__clkdlybuf4s50_2
  wire output 2 \X
  attribute \capacitance "0.0021630000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$1800
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__clkdlybuf4s50_1
  wire output 2 \X
  attribute \capacitance "0.0021710000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$1799
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__clkdlybuf4s25_2
  wire output 2 \X
  attribute \capacitance "0.0022090000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$1798
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__clkdlybuf4s25_1
  wire output 2 \X
  attribute \capacitance "0.0022080000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$1797
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__clkdlybuf4s18_2
  wire output 2 \X
  attribute \capacitance "0.0022060000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$1796
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__clkdlybuf4s18_1
  wire output 2 \X
  attribute \capacitance "0.0022010000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$1795
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__clkdlybuf4s15_2
  wire output 2 \X
  attribute \capacitance "0.0022040000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$1794
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__clkdlybuf4s15_1
  wire output 2 \X
  attribute \capacitance "0.0021990000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$1793
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "13.763200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__clkbuf_8
  wire output 2 \X
  attribute \capacitance "0.0039170000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$1792
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "7.5072000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__clkbuf_4
  wire output 2 \X
  attribute \capacitance "0.0021060000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$1791
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "5.0048000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__clkbuf_2
  wire output 2 \X
  attribute \capacitance "0.0021800000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$1790
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "25.024000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__clkbuf_16
  wire output 2 \X
  attribute \capacitance "0.0073970000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$1789
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "3.7536000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__clkbuf_1
  wire output 2 \X
  attribute \capacitance "0.0020980000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$1788
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "17.516800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__bufinv_8
  wire output 2 \Y
  attribute \capacitance "0.0023280000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$1786
  cell $specify2 $auto$liberty.cc:754:execute$1787
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1785
    connect \Y $auto$rtlil.cc:3571:NotGate$1786
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3571:NotGate$1786
end
attribute \whitebox 1
attribute \area "30.028800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__bufinv_16
  wire output 2 \Y
  attribute \capacitance "0.0067840000"
  wire input 1 \A
  wire $auto$rtlil.cc:3571:NotGate$1783
  cell $specify2 $auto$liberty.cc:754:execute$1784
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1782
    connect \Y $auto$rtlil.cc:3571:NotGate$1783
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3571:NotGate$1783
end
attribute \whitebox 1
attribute \area "18.768000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__bufbuf_8
  wire output 2 \X
  attribute \capacitance "0.0017490000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$1781
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "32.531200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__bufbuf_16
  wire output 2 \X
  attribute \capacitance "0.0023270000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$1780
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "15.014400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__buf_8
  wire output 2 \X
  attribute \capacitance "0.0070070000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$1779
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__buf_6
  wire output 2 \X
  attribute \capacitance "0.0046200000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$1778
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "7.5072000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__buf_4
  wire output 2 \X
  attribute \capacitance "0.0024000000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$1777
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "5.0048000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__buf_2
  wire output 2 \X
  attribute \capacitance "0.0017270000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$1776
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "27.526400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__buf_16
  wire output 2 \X
  attribute \capacitance "0.0136390000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$1775
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "20.019200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__buf_12
  wire output 2 \X
  attribute \capacitance "0.0091870000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$1774
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "3.7536000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__buf_1
  wire output 2 \X
  attribute \capacitance "0.0021030000"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$1773
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "16.265600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__and4bb_4
  wire output 3 \X
  attribute \capacitance "0.0024020000"
  wire input 2 \D
  attribute \capacitance "0.0023600000"
  wire input 1 \C
  attribute \capacitance "0.0015430000"
  wire input 5 \B_N
  attribute \capacitance "0.0014860000"
  wire input 4 \A_N
  wire $auto$rtlil.cc:3572:AndGate$1768
  wire $auto$rtlil.cc:3572:AndGate$1766
  wire $auto$rtlil.cc:3572:AndGate$1764
  wire $auto$rtlil.cc:3571:NotGate$1762
  wire $auto$rtlil.cc:3571:NotGate$1760
  cell $specify2 $auto$liberty.cc:754:execute$1772
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1771
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1770
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1769
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1761
    connect \Y $auto$rtlil.cc:3571:NotGate$1762
    connect \A \B_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1759
    connect \Y $auto$rtlil.cc:3571:NotGate$1760
    connect \A \A_N
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1767
    connect \Y $auto$rtlil.cc:3572:AndGate$1768
    connect \B \D
    connect \A $auto$rtlil.cc:3572:AndGate$1766
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1765
    connect \Y $auto$rtlil.cc:3572:AndGate$1766
    connect \B \C
    connect \A $auto$rtlil.cc:3572:AndGate$1764
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1763
    connect \Y $auto$rtlil.cc:3572:AndGate$1764
    connect \B $auto$rtlil.cc:3571:NotGate$1762
    connect \A $auto$rtlil.cc:3571:NotGate$1760
  end
  connect \X $auto$rtlil.cc:3572:AndGate$1768
end
attribute \whitebox 1
attribute \area "12.512000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__and4bb_2
  wire output 3 \X
  attribute \capacitance "0.0015200000"
  wire input 2 \D
  attribute \capacitance "0.0014950000"
  wire input 1 \C
  attribute \capacitance "0.0014970000"
  wire input 5 \B_N
  attribute \capacitance "0.0015040000"
  wire input 4 \A_N
  wire $auto$rtlil.cc:3572:AndGate$1754
  wire $auto$rtlil.cc:3572:AndGate$1752
  wire $auto$rtlil.cc:3572:AndGate$1750
  wire $auto$rtlil.cc:3571:NotGate$1748
  wire $auto$rtlil.cc:3571:NotGate$1746
  cell $specify2 $auto$liberty.cc:754:execute$1758
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1757
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1756
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1755
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1747
    connect \Y $auto$rtlil.cc:3571:NotGate$1748
    connect \A \B_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1745
    connect \Y $auto$rtlil.cc:3571:NotGate$1746
    connect \A \A_N
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1753
    connect \Y $auto$rtlil.cc:3572:AndGate$1754
    connect \B \D
    connect \A $auto$rtlil.cc:3572:AndGate$1752
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1751
    connect \Y $auto$rtlil.cc:3572:AndGate$1752
    connect \B \C
    connect \A $auto$rtlil.cc:3572:AndGate$1750
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1749
    connect \Y $auto$rtlil.cc:3572:AndGate$1750
    connect \B $auto$rtlil.cc:3571:NotGate$1748
    connect \A $auto$rtlil.cc:3571:NotGate$1746
  end
  connect \X $auto$rtlil.cc:3572:AndGate$1754
end
attribute \whitebox 1
attribute \area "12.512000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__and4bb_1
  wire output 3 \X
  attribute \capacitance "0.0015130000"
  wire input 2 \D
  attribute \capacitance "0.0014820000"
  wire input 1 \C
  attribute \capacitance "0.0015210000"
  wire input 5 \B_N
  attribute \capacitance "0.0015080000"
  wire input 4 \A_N
  wire $auto$rtlil.cc:3572:AndGate$1740
  wire $auto$rtlil.cc:3572:AndGate$1738
  wire $auto$rtlil.cc:3572:AndGate$1736
  wire $auto$rtlil.cc:3571:NotGate$1734
  wire $auto$rtlil.cc:3571:NotGate$1732
  cell $specify2 $auto$liberty.cc:754:execute$1744
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1743
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1742
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1741
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1733
    connect \Y $auto$rtlil.cc:3571:NotGate$1734
    connect \A \B_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1731
    connect \Y $auto$rtlil.cc:3571:NotGate$1732
    connect \A \A_N
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1739
    connect \Y $auto$rtlil.cc:3572:AndGate$1740
    connect \B \D
    connect \A $auto$rtlil.cc:3572:AndGate$1738
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1737
    connect \Y $auto$rtlil.cc:3572:AndGate$1738
    connect \B \C
    connect \A $auto$rtlil.cc:3572:AndGate$1736
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1735
    connect \Y $auto$rtlil.cc:3572:AndGate$1736
    connect \B $auto$rtlil.cc:3571:NotGate$1734
    connect \A $auto$rtlil.cc:3571:NotGate$1732
  end
  connect \X $auto$rtlil.cc:3572:AndGate$1740
end
attribute \whitebox 1
attribute \area "13.763200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__and4b_4
  wire output 4 \X
  attribute \capacitance "0.0023350000"
  wire input 3 \D
  attribute \capacitance "0.0023140000"
  wire input 2 \C
  attribute \capacitance "0.0022910000"
  wire input 1 \B
  attribute \capacitance "0.0015400000"
  wire input 5 \A_N
  wire $auto$rtlil.cc:3572:AndGate$1726
  wire $auto$rtlil.cc:3572:AndGate$1724
  wire $auto$rtlil.cc:3572:AndGate$1722
  wire $auto$rtlil.cc:3571:NotGate$1720
  cell $specify2 $auto$liberty.cc:754:execute$1730
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1729
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1728
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1727
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1719
    connect \Y $auto$rtlil.cc:3571:NotGate$1720
    connect \A \A_N
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1725
    connect \Y $auto$rtlil.cc:3572:AndGate$1726
    connect \B \D
    connect \A $auto$rtlil.cc:3572:AndGate$1724
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1723
    connect \Y $auto$rtlil.cc:3572:AndGate$1724
    connect \B \C
    connect \A $auto$rtlil.cc:3572:AndGate$1722
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1721
    connect \Y $auto$rtlil.cc:3572:AndGate$1722
    connect \B \B
    connect \A $auto$rtlil.cc:3571:NotGate$1720
  end
  connect \X $auto$rtlil.cc:3572:AndGate$1726
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__and4b_2
  wire output 4 \X
  attribute \capacitance "0.0015620000"
  wire input 3 \D
  attribute \capacitance "0.0015620000"
  wire input 2 \C
  attribute \capacitance "0.0015670000"
  wire input 1 \B
  attribute \capacitance "0.0015290000"
  wire input 5 \A_N
  wire $auto$rtlil.cc:3572:AndGate$1714
  wire $auto$rtlil.cc:3572:AndGate$1712
  wire $auto$rtlil.cc:3572:AndGate$1710
  wire $auto$rtlil.cc:3571:NotGate$1708
  cell $specify2 $auto$liberty.cc:754:execute$1718
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1717
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1716
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1715
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1707
    connect \Y $auto$rtlil.cc:3571:NotGate$1708
    connect \A \A_N
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1713
    connect \Y $auto$rtlil.cc:3572:AndGate$1714
    connect \B \D
    connect \A $auto$rtlil.cc:3572:AndGate$1712
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1711
    connect \Y $auto$rtlil.cc:3572:AndGate$1712
    connect \B \C
    connect \A $auto$rtlil.cc:3572:AndGate$1710
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1709
    connect \Y $auto$rtlil.cc:3572:AndGate$1710
    connect \B \B
    connect \A $auto$rtlil.cc:3571:NotGate$1708
  end
  connect \X $auto$rtlil.cc:3572:AndGate$1714
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__and4b_1
  wire output 4 \X
  attribute \capacitance "0.0015940000"
  wire input 3 \D
  attribute \capacitance "0.0015470000"
  wire input 2 \C
  attribute \capacitance "0.0015740000"
  wire input 1 \B
  attribute \capacitance "0.0015860000"
  wire input 5 \A_N
  wire $auto$rtlil.cc:3572:AndGate$1702
  wire $auto$rtlil.cc:3572:AndGate$1700
  wire $auto$rtlil.cc:3572:AndGate$1698
  wire $auto$rtlil.cc:3571:NotGate$1696
  cell $specify2 $auto$liberty.cc:754:execute$1706
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1705
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1704
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1703
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1695
    connect \Y $auto$rtlil.cc:3571:NotGate$1696
    connect \A \A_N
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1701
    connect \Y $auto$rtlil.cc:3572:AndGate$1702
    connect \B \D
    connect \A $auto$rtlil.cc:3572:AndGate$1700
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1699
    connect \Y $auto$rtlil.cc:3572:AndGate$1700
    connect \B \C
    connect \A $auto$rtlil.cc:3572:AndGate$1698
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1697
    connect \Y $auto$rtlil.cc:3572:AndGate$1698
    connect \B \B
    connect \A $auto$rtlil.cc:3571:NotGate$1696
  end
  connect \X $auto$rtlil.cc:3572:AndGate$1702
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__and4_4
  wire output 5 \X
  attribute \capacitance "0.0023420000"
  wire input 4 \D
  attribute \capacitance "0.0023630000"
  wire input 3 \C
  attribute \capacitance "0.0024100000"
  wire input 2 \B
  attribute \capacitance "0.0023460000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$1690
  wire $auto$rtlil.cc:3572:AndGate$1688
  wire $auto$rtlil.cc:3572:AndGate$1686
  cell $specify2 $auto$liberty.cc:754:execute$1694
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1693
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1692
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1691
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D
    connect \EN 1'1
    connect \DST \X
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1689
    connect \Y $auto$rtlil.cc:3572:AndGate$1690
    connect \B \D
    connect \A $auto$rtlil.cc:3572:AndGate$1688
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1687
    connect \Y $auto$rtlil.cc:3572:AndGate$1688
    connect \B \C
    connect \A $auto$rtlil.cc:3572:AndGate$1686
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1685
    connect \Y $auto$rtlil.cc:3572:AndGate$1686
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3572:AndGate$1690
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__and4_2
  wire output 5 \X
  attribute \capacitance "0.0015370000"
  wire input 4 \D
  attribute \capacitance "0.0015200000"
  wire input 3 \C
  attribute \capacitance "0.0015240000"
  wire input 2 \B
  attribute \capacitance "0.0014950000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$1680
  wire $auto$rtlil.cc:3572:AndGate$1678
  wire $auto$rtlil.cc:3572:AndGate$1676
  cell $specify2 $auto$liberty.cc:754:execute$1684
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1683
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1682
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1681
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D
    connect \EN 1'1
    connect \DST \X
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1679
    connect \Y $auto$rtlil.cc:3572:AndGate$1680
    connect \B \D
    connect \A $auto$rtlil.cc:3572:AndGate$1678
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1677
    connect \Y $auto$rtlil.cc:3572:AndGate$1678
    connect \B \C
    connect \A $auto$rtlil.cc:3572:AndGate$1676
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1675
    connect \Y $auto$rtlil.cc:3572:AndGate$1676
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3572:AndGate$1680
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__and4_1
  wire output 5 \X
  attribute \capacitance "0.0015660000"
  wire input 4 \D
  attribute \capacitance "0.0015410000"
  wire input 3 \C
  attribute \capacitance "0.0015500000"
  wire input 2 \B
  attribute \capacitance "0.0015340000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$1670
  wire $auto$rtlil.cc:3572:AndGate$1668
  wire $auto$rtlil.cc:3572:AndGate$1666
  cell $specify2 $auto$liberty.cc:754:execute$1674
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1673
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1672
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1671
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D
    connect \EN 1'1
    connect \DST \X
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1669
    connect \Y $auto$rtlil.cc:3572:AndGate$1670
    connect \B \D
    connect \A $auto$rtlil.cc:3572:AndGate$1668
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1667
    connect \Y $auto$rtlil.cc:3572:AndGate$1668
    connect \B \C
    connect \A $auto$rtlil.cc:3572:AndGate$1666
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1665
    connect \Y $auto$rtlil.cc:3572:AndGate$1666
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3572:AndGate$1670
end
attribute \whitebox 1
attribute \area "12.512000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__and3b_4
  wire output 3 \X
  attribute \capacitance "0.0023900000"
  wire input 2 \C
  attribute \capacitance "0.0023640000"
  wire input 1 \B
  attribute \capacitance "0.0015770000"
  wire input 4 \A_N
  wire $auto$rtlil.cc:3572:AndGate$1661
  wire $auto$rtlil.cc:3572:AndGate$1659
  wire $auto$rtlil.cc:3571:NotGate$1657
  cell $specify2 $auto$liberty.cc:754:execute$1664
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1663
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1662
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1656
    connect \Y $auto$rtlil.cc:3571:NotGate$1657
    connect \A \A_N
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1660
    connect \Y $auto$rtlil.cc:3572:AndGate$1661
    connect \B \C
    connect \A $auto$rtlil.cc:3572:AndGate$1659
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1658
    connect \Y $auto$rtlil.cc:3572:AndGate$1659
    connect \B \B
    connect \A $auto$rtlil.cc:3571:NotGate$1657
  end
  connect \X $auto$rtlil.cc:3572:AndGate$1661
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__and3b_2
  wire output 3 \X
  attribute \capacitance "0.0015160000"
  wire input 2 \C
  attribute \capacitance "0.0015010000"
  wire input 1 \B
  attribute \capacitance "0.0014120000"
  wire input 4 \A_N
  wire $auto$rtlil.cc:3572:AndGate$1652
  wire $auto$rtlil.cc:3572:AndGate$1650
  wire $auto$rtlil.cc:3571:NotGate$1648
  cell $specify2 $auto$liberty.cc:754:execute$1655
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1654
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1653
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1647
    connect \Y $auto$rtlil.cc:3571:NotGate$1648
    connect \A \A_N
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1651
    connect \Y $auto$rtlil.cc:3572:AndGate$1652
    connect \B \C
    connect \A $auto$rtlil.cc:3572:AndGate$1650
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1649
    connect \Y $auto$rtlil.cc:3572:AndGate$1650
    connect \B \B
    connect \A $auto$rtlil.cc:3571:NotGate$1648
  end
  connect \X $auto$rtlil.cc:3572:AndGate$1652
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__and3b_1
  wire output 3 \X
  attribute \capacitance "0.0015480000"
  wire input 2 \C
  attribute \capacitance "0.0015200000"
  wire input 1 \B
  attribute \capacitance "0.0015310000"
  wire input 4 \A_N
  wire $auto$rtlil.cc:3572:AndGate$1643
  wire $auto$rtlil.cc:3572:AndGate$1641
  wire $auto$rtlil.cc:3571:NotGate$1639
  cell $specify2 $auto$liberty.cc:754:execute$1646
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1645
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1644
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1638
    connect \Y $auto$rtlil.cc:3571:NotGate$1639
    connect \A \A_N
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1642
    connect \Y $auto$rtlil.cc:3572:AndGate$1643
    connect \B \C
    connect \A $auto$rtlil.cc:3572:AndGate$1641
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1640
    connect \Y $auto$rtlil.cc:3572:AndGate$1641
    connect \B \B
    connect \A $auto$rtlil.cc:3571:NotGate$1639
  end
  connect \X $auto$rtlil.cc:3572:AndGate$1643
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__and3_4
  wire output 4 \X
  attribute \capacitance "0.0024070000"
  wire input 3 \C
  attribute \capacitance "0.0023830000"
  wire input 2 \B
  attribute \capacitance "0.0024720000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$1634
  wire $auto$rtlil.cc:3572:AndGate$1632
  cell $specify2 $auto$liberty.cc:754:execute$1637
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1636
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1635
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1633
    connect \Y $auto$rtlil.cc:3572:AndGate$1634
    connect \B \C
    connect \A $auto$rtlil.cc:3572:AndGate$1632
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1631
    connect \Y $auto$rtlil.cc:3572:AndGate$1632
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3572:AndGate$1634
end
attribute \whitebox 1
attribute \area "7.5072000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__and3_2
  wire output 4 \X
  attribute \capacitance "0.0015240000"
  wire input 3 \C
  attribute \capacitance "0.0015050000"
  wire input 2 \B
  attribute \capacitance "0.0014260000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$1627
  wire $auto$rtlil.cc:3572:AndGate$1625
  cell $specify2 $auto$liberty.cc:754:execute$1630
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1629
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1628
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1626
    connect \Y $auto$rtlil.cc:3572:AndGate$1627
    connect \B \C
    connect \A $auto$rtlil.cc:3572:AndGate$1625
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1624
    connect \Y $auto$rtlil.cc:3572:AndGate$1625
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3572:AndGate$1627
end
attribute \whitebox 1
attribute \area "6.2560000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__and3_1
  wire output 4 \X
  attribute \capacitance "0.0015560000"
  wire input 3 \C
  attribute \capacitance "0.0015200000"
  wire input 2 \B
  attribute \capacitance "0.0014760000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$1620
  wire $auto$rtlil.cc:3572:AndGate$1618
  cell $specify2 $auto$liberty.cc:754:execute$1623
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1622
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1621
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1619
    connect \Y $auto$rtlil.cc:3572:AndGate$1620
    connect \B \C
    connect \A $auto$rtlil.cc:3572:AndGate$1618
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1617
    connect \Y $auto$rtlil.cc:3572:AndGate$1618
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3572:AndGate$1620
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__and2b_4
  wire output 2 \X
  attribute \capacitance "0.0024580000"
  wire input 1 \B
  attribute \capacitance "0.0014540000"
  wire input 3 \A_N
  wire $auto$rtlil.cc:3572:AndGate$1614
  wire $auto$rtlil.cc:3571:NotGate$1612
  cell $specify2 $auto$liberty.cc:754:execute$1616
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1615
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1611
    connect \Y $auto$rtlil.cc:3571:NotGate$1612
    connect \A \A_N
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1613
    connect \Y $auto$rtlil.cc:3572:AndGate$1614
    connect \B \B
    connect \A $auto$rtlil.cc:3571:NotGate$1612
  end
  connect \X $auto$rtlil.cc:3572:AndGate$1614
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__and2b_2
  wire output 2 \X
  attribute \capacitance "0.0016150000"
  wire input 1 \B
  attribute \capacitance "0.0015530000"
  wire input 3 \A_N
  wire $auto$rtlil.cc:3572:AndGate$1608
  wire $auto$rtlil.cc:3571:NotGate$1606
  cell $specify2 $auto$liberty.cc:754:execute$1610
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1609
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1605
    connect \Y $auto$rtlil.cc:3571:NotGate$1606
    connect \A \A_N
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1607
    connect \Y $auto$rtlil.cc:3572:AndGate$1608
    connect \B \B
    connect \A $auto$rtlil.cc:3571:NotGate$1606
  end
  connect \X $auto$rtlil.cc:3572:AndGate$1608
end
attribute \whitebox 1
attribute \area "7.5072000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__and2b_1
  wire output 2 \X
  attribute \capacitance "0.0016410000"
  wire input 1 \B
  attribute \capacitance "0.0015580000"
  wire input 3 \A_N
  wire $auto$rtlil.cc:3572:AndGate$1602
  wire $auto$rtlil.cc:3571:NotGate$1600
  cell $specify2 $auto$liberty.cc:754:execute$1604
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1603
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1599
    connect \Y $auto$rtlil.cc:3571:NotGate$1600
    connect \A \A_N
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1601
    connect \Y $auto$rtlil.cc:3572:AndGate$1602
    connect \B \B
    connect \A $auto$rtlil.cc:3571:NotGate$1600
  end
  connect \X $auto$rtlil.cc:3572:AndGate$1602
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__and2_4
  wire output 3 \X
  attribute \capacitance "0.0024240000"
  wire input 2 \B
  attribute \capacitance "0.0023220000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$1596
  cell $specify2 $auto$liberty.cc:754:execute$1598
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1597
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1595
    connect \Y $auto$rtlil.cc:3572:AndGate$1596
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3572:AndGate$1596
end
attribute \whitebox 1
attribute \area "7.5072000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__and2_2
  wire output 3 \X
  attribute \capacitance "0.0014720000"
  wire input 2 \B
  attribute \capacitance "0.0014500000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$1592
  cell $specify2 $auto$liberty.cc:754:execute$1594
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1593
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1591
    connect \Y $auto$rtlil.cc:3572:AndGate$1592
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3572:AndGate$1592
end
attribute \whitebox 1
attribute \area "6.2560000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__and2_1
  wire output 3 \X
  attribute \capacitance "0.0014960000"
  wire input 2 \B
  attribute \capacitance "0.0014620000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$1588
  cell $specify2 $auto$liberty.cc:754:execute$1590
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1589
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1587
    connect \Y $auto$rtlil.cc:3572:AndGate$1588
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3572:AndGate$1588
end
attribute \whitebox 1
attribute \area "6.2560000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__and2_0
  wire output 3 \X
  attribute \capacitance "0.0016360000"
  wire input 2 \B
  attribute \capacitance "0.0016000000"
  wire input 1 \A
  wire $auto$rtlil.cc:3572:AndGate$1584
  cell $specify2 $auto$liberty.cc:754:execute$1586
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1585
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1583
    connect \Y $auto$rtlil.cc:3572:AndGate$1584
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3572:AndGate$1584
end
attribute \whitebox 1
attribute \area "27.526400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a41oi_4
  wire output 6 \Y
  attribute \capacitance "0.0084790000"
  wire input 5 \B1
  attribute \capacitance "0.0085280000"
  wire input 4 \A4
  attribute \capacitance "0.0082840000"
  wire input 3 \A3
  attribute \capacitance "0.0083460000"
  wire input 2 \A2
  attribute \capacitance "0.0083200000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$1577
  wire $auto$rtlil.cc:3574:OrGate$1569
  wire $auto$rtlil.cc:3574:OrGate$1561
  wire $auto$rtlil.cc:3572:AndGate$1575
  wire $auto$rtlil.cc:3572:AndGate$1567
  wire $auto$rtlil.cc:3572:AndGate$1559
  wire $auto$rtlil.cc:3572:AndGate$1553
  wire $auto$rtlil.cc:3571:NotGate$1573
  wire $auto$rtlil.cc:3571:NotGate$1571
  wire $auto$rtlil.cc:3571:NotGate$1565
  wire $auto$rtlil.cc:3571:NotGate$1563
  wire $auto$rtlil.cc:3571:NotGate$1557
  wire $auto$rtlil.cc:3571:NotGate$1555
  wire $auto$rtlil.cc:3571:NotGate$1551
  wire $auto$rtlil.cc:3571:NotGate$1549
  cell $specify2 $auto$liberty.cc:754:execute$1582
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1581
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1580
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1579
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A4
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1578
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1572
    connect \Y $auto$rtlil.cc:3571:NotGate$1573
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1570
    connect \Y $auto$rtlil.cc:3571:NotGate$1571
    connect \A \A4
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1564
    connect \Y $auto$rtlil.cc:3571:NotGate$1565
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1562
    connect \Y $auto$rtlil.cc:3571:NotGate$1563
    connect \A \A3
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1556
    connect \Y $auto$rtlil.cc:3571:NotGate$1557
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1554
    connect \Y $auto$rtlil.cc:3571:NotGate$1555
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1550
    connect \Y $auto$rtlil.cc:3571:NotGate$1551
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1548
    connect \Y $auto$rtlil.cc:3571:NotGate$1549
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1576
    connect \Y $auto$rtlil.cc:3574:OrGate$1577
    connect \B $auto$rtlil.cc:3572:AndGate$1575
    connect \A $auto$rtlil.cc:3574:OrGate$1569
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1568
    connect \Y $auto$rtlil.cc:3574:OrGate$1569
    connect \B $auto$rtlil.cc:3572:AndGate$1567
    connect \A $auto$rtlil.cc:3574:OrGate$1561
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1560
    connect \Y $auto$rtlil.cc:3574:OrGate$1561
    connect \B $auto$rtlil.cc:3572:AndGate$1559
    connect \A $auto$rtlil.cc:3572:AndGate$1553
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1574
    connect \Y $auto$rtlil.cc:3572:AndGate$1575
    connect \B $auto$rtlil.cc:3571:NotGate$1573
    connect \A $auto$rtlil.cc:3571:NotGate$1571
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1566
    connect \Y $auto$rtlil.cc:3572:AndGate$1567
    connect \B $auto$rtlil.cc:3571:NotGate$1565
    connect \A $auto$rtlil.cc:3571:NotGate$1563
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1558
    connect \Y $auto$rtlil.cc:3572:AndGate$1559
    connect \B $auto$rtlil.cc:3571:NotGate$1557
    connect \A $auto$rtlil.cc:3571:NotGate$1555
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1552
    connect \Y $auto$rtlil.cc:3572:AndGate$1553
    connect \B $auto$rtlil.cc:3571:NotGate$1551
    connect \A $auto$rtlil.cc:3571:NotGate$1549
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$1577
end
attribute \whitebox 1
attribute \area "16.265600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a41oi_2
  wire output 6 \Y
  attribute \capacitance "0.0044770000"
  wire input 5 \B1
  attribute \capacitance "0.0044300000"
  wire input 4 \A4
  attribute \capacitance "0.0044070000"
  wire input 3 \A3
  attribute \capacitance "0.0042180000"
  wire input 2 \A2
  attribute \capacitance "0.0042020000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$1542
  wire $auto$rtlil.cc:3574:OrGate$1534
  wire $auto$rtlil.cc:3574:OrGate$1526
  wire $auto$rtlil.cc:3572:AndGate$1540
  wire $auto$rtlil.cc:3572:AndGate$1532
  wire $auto$rtlil.cc:3572:AndGate$1524
  wire $auto$rtlil.cc:3572:AndGate$1518
  wire $auto$rtlil.cc:3571:NotGate$1538
  wire $auto$rtlil.cc:3571:NotGate$1536
  wire $auto$rtlil.cc:3571:NotGate$1530
  wire $auto$rtlil.cc:3571:NotGate$1528
  wire $auto$rtlil.cc:3571:NotGate$1522
  wire $auto$rtlil.cc:3571:NotGate$1520
  wire $auto$rtlil.cc:3571:NotGate$1516
  wire $auto$rtlil.cc:3571:NotGate$1514
  cell $specify2 $auto$liberty.cc:754:execute$1547
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1546
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1545
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1544
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A4
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1543
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1537
    connect \Y $auto$rtlil.cc:3571:NotGate$1538
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1535
    connect \Y $auto$rtlil.cc:3571:NotGate$1536
    connect \A \A4
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1529
    connect \Y $auto$rtlil.cc:3571:NotGate$1530
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1527
    connect \Y $auto$rtlil.cc:3571:NotGate$1528
    connect \A \A3
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1521
    connect \Y $auto$rtlil.cc:3571:NotGate$1522
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1519
    connect \Y $auto$rtlil.cc:3571:NotGate$1520
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1515
    connect \Y $auto$rtlil.cc:3571:NotGate$1516
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1513
    connect \Y $auto$rtlil.cc:3571:NotGate$1514
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1541
    connect \Y $auto$rtlil.cc:3574:OrGate$1542
    connect \B $auto$rtlil.cc:3572:AndGate$1540
    connect \A $auto$rtlil.cc:3574:OrGate$1534
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1533
    connect \Y $auto$rtlil.cc:3574:OrGate$1534
    connect \B $auto$rtlil.cc:3572:AndGate$1532
    connect \A $auto$rtlil.cc:3574:OrGate$1526
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1525
    connect \Y $auto$rtlil.cc:3574:OrGate$1526
    connect \B $auto$rtlil.cc:3572:AndGate$1524
    connect \A $auto$rtlil.cc:3572:AndGate$1518
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1539
    connect \Y $auto$rtlil.cc:3572:AndGate$1540
    connect \B $auto$rtlil.cc:3571:NotGate$1538
    connect \A $auto$rtlil.cc:3571:NotGate$1536
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1531
    connect \Y $auto$rtlil.cc:3572:AndGate$1532
    connect \B $auto$rtlil.cc:3571:NotGate$1530
    connect \A $auto$rtlil.cc:3571:NotGate$1528
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1523
    connect \Y $auto$rtlil.cc:3572:AndGate$1524
    connect \B $auto$rtlil.cc:3571:NotGate$1522
    connect \A $auto$rtlil.cc:3571:NotGate$1520
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1517
    connect \Y $auto$rtlil.cc:3572:AndGate$1518
    connect \B $auto$rtlil.cc:3571:NotGate$1516
    connect \A $auto$rtlil.cc:3571:NotGate$1514
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$1542
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a41oi_1
  wire output 6 \Y
  attribute \capacitance "0.0023260000"
  wire input 5 \B1
  attribute \capacitance "0.0023820000"
  wire input 4 \A4
  attribute \capacitance "0.0023330000"
  wire input 3 \A3
  attribute \capacitance "0.0022940000"
  wire input 2 \A2
  attribute \capacitance "0.0022370000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$1507
  wire $auto$rtlil.cc:3574:OrGate$1499
  wire $auto$rtlil.cc:3574:OrGate$1491
  wire $auto$rtlil.cc:3572:AndGate$1505
  wire $auto$rtlil.cc:3572:AndGate$1497
  wire $auto$rtlil.cc:3572:AndGate$1489
  wire $auto$rtlil.cc:3572:AndGate$1483
  wire $auto$rtlil.cc:3571:NotGate$1503
  wire $auto$rtlil.cc:3571:NotGate$1501
  wire $auto$rtlil.cc:3571:NotGate$1495
  wire $auto$rtlil.cc:3571:NotGate$1493
  wire $auto$rtlil.cc:3571:NotGate$1487
  wire $auto$rtlil.cc:3571:NotGate$1485
  wire $auto$rtlil.cc:3571:NotGate$1481
  wire $auto$rtlil.cc:3571:NotGate$1479
  cell $specify2 $auto$liberty.cc:754:execute$1512
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1511
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1510
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1509
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A4
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1508
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1502
    connect \Y $auto$rtlil.cc:3571:NotGate$1503
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1500
    connect \Y $auto$rtlil.cc:3571:NotGate$1501
    connect \A \A4
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1494
    connect \Y $auto$rtlil.cc:3571:NotGate$1495
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1492
    connect \Y $auto$rtlil.cc:3571:NotGate$1493
    connect \A \A3
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1486
    connect \Y $auto$rtlil.cc:3571:NotGate$1487
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1484
    connect \Y $auto$rtlil.cc:3571:NotGate$1485
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1480
    connect \Y $auto$rtlil.cc:3571:NotGate$1481
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1478
    connect \Y $auto$rtlil.cc:3571:NotGate$1479
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1506
    connect \Y $auto$rtlil.cc:3574:OrGate$1507
    connect \B $auto$rtlil.cc:3572:AndGate$1505
    connect \A $auto$rtlil.cc:3574:OrGate$1499
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1498
    connect \Y $auto$rtlil.cc:3574:OrGate$1499
    connect \B $auto$rtlil.cc:3572:AndGate$1497
    connect \A $auto$rtlil.cc:3574:OrGate$1491
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1490
    connect \Y $auto$rtlil.cc:3574:OrGate$1491
    connect \B $auto$rtlil.cc:3572:AndGate$1489
    connect \A $auto$rtlil.cc:3572:AndGate$1483
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1504
    connect \Y $auto$rtlil.cc:3572:AndGate$1505
    connect \B $auto$rtlil.cc:3571:NotGate$1503
    connect \A $auto$rtlil.cc:3571:NotGate$1501
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1496
    connect \Y $auto$rtlil.cc:3572:AndGate$1497
    connect \B $auto$rtlil.cc:3571:NotGate$1495
    connect \A $auto$rtlil.cc:3571:NotGate$1493
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1488
    connect \Y $auto$rtlil.cc:3572:AndGate$1489
    connect \B $auto$rtlil.cc:3571:NotGate$1487
    connect \A $auto$rtlil.cc:3571:NotGate$1485
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1482
    connect \Y $auto$rtlil.cc:3572:AndGate$1483
    connect \B $auto$rtlil.cc:3571:NotGate$1481
    connect \A $auto$rtlil.cc:3571:NotGate$1479
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$1507
end
attribute \whitebox 1
attribute \area "21.270400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a41o_4
  wire output 6 \X
  attribute \capacitance "0.0045140000"
  wire input 5 \B1
  attribute \capacitance "0.0044010000"
  wire input 4 \A4
  attribute \capacitance "0.0043970000"
  wire input 3 \A3
  attribute \capacitance "0.0042220000"
  wire input 2 \A2
  attribute \capacitance "0.0042110000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$1472
  wire $auto$rtlil.cc:3572:AndGate$1470
  wire $auto$rtlil.cc:3572:AndGate$1468
  wire $auto$rtlil.cc:3572:AndGate$1466
  cell $specify2 $auto$liberty.cc:754:execute$1477
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1476
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1475
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1474
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A4
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1473
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1471
    connect \Y $auto$rtlil.cc:3574:OrGate$1472
    connect \B \B1
    connect \A $auto$rtlil.cc:3572:AndGate$1470
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1469
    connect \Y $auto$rtlil.cc:3572:AndGate$1470
    connect \B \A4
    connect \A $auto$rtlil.cc:3572:AndGate$1468
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1467
    connect \Y $auto$rtlil.cc:3572:AndGate$1468
    connect \B \A3
    connect \A $auto$rtlil.cc:3572:AndGate$1466
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1465
    connect \Y $auto$rtlil.cc:3572:AndGate$1466
    connect \B \A2
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$1472
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a41o_2
  wire output 6 \X
  attribute \capacitance "0.0023360000"
  wire input 5 \B1
  attribute \capacitance "0.0023640000"
  wire input 4 \A4
  attribute \capacitance "0.0023260000"
  wire input 3 \A3
  attribute \capacitance "0.0023350000"
  wire input 2 \A2
  attribute \capacitance "0.0022800000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$1459
  wire $auto$rtlil.cc:3572:AndGate$1457
  wire $auto$rtlil.cc:3572:AndGate$1455
  wire $auto$rtlil.cc:3572:AndGate$1453
  cell $specify2 $auto$liberty.cc:754:execute$1464
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1463
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1462
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1461
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A4
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1460
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1458
    connect \Y $auto$rtlil.cc:3574:OrGate$1459
    connect \B \B1
    connect \A $auto$rtlil.cc:3572:AndGate$1457
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1456
    connect \Y $auto$rtlil.cc:3572:AndGate$1457
    connect \B \A4
    connect \A $auto$rtlil.cc:3572:AndGate$1455
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1454
    connect \Y $auto$rtlil.cc:3572:AndGate$1455
    connect \B \A3
    connect \A $auto$rtlil.cc:3572:AndGate$1453
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1452
    connect \Y $auto$rtlil.cc:3572:AndGate$1453
    connect \B \A2
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$1459
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a41o_1
  wire output 6 \X
  attribute \capacitance "0.0024140000"
  wire input 5 \B1
  attribute \capacitance "0.0023120000"
  wire input 4 \A4
  attribute \capacitance "0.0023460000"
  wire input 3 \A3
  attribute \capacitance "0.0023640000"
  wire input 2 \A2
  attribute \capacitance "0.0023100000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$1446
  wire $auto$rtlil.cc:3572:AndGate$1444
  wire $auto$rtlil.cc:3572:AndGate$1442
  wire $auto$rtlil.cc:3572:AndGate$1440
  cell $specify2 $auto$liberty.cc:754:execute$1451
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1450
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1449
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1448
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A4
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1447
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1445
    connect \Y $auto$rtlil.cc:3574:OrGate$1446
    connect \B \B1
    connect \A $auto$rtlil.cc:3572:AndGate$1444
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1443
    connect \Y $auto$rtlil.cc:3572:AndGate$1444
    connect \B \A4
    connect \A $auto$rtlil.cc:3572:AndGate$1442
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1441
    connect \Y $auto$rtlil.cc:3572:AndGate$1442
    connect \B \A3
    connect \A $auto$rtlil.cc:3572:AndGate$1440
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1439
    connect \Y $auto$rtlil.cc:3572:AndGate$1440
    connect \B \A2
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$1446
end
attribute \whitebox 1
attribute \area "27.526400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a32oi_4
  wire output 6 \Y
  attribute \capacitance "0.0084790000"
  wire input 5 \B2
  attribute \capacitance "0.0082430000"
  wire input 4 \B1
  attribute \capacitance "0.0085060000"
  wire input 3 \A3
  attribute \capacitance "0.0082260000"
  wire input 2 \A2
  attribute \capacitance "0.0083290000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$1433
  wire $auto$rtlil.cc:3574:OrGate$1425
  wire $auto$rtlil.cc:3574:OrGate$1417
  wire $auto$rtlil.cc:3574:OrGate$1409
  wire $auto$rtlil.cc:3574:OrGate$1401
  wire $auto$rtlil.cc:3572:AndGate$1431
  wire $auto$rtlil.cc:3572:AndGate$1423
  wire $auto$rtlil.cc:3572:AndGate$1415
  wire $auto$rtlil.cc:3572:AndGate$1407
  wire $auto$rtlil.cc:3572:AndGate$1399
  wire $auto$rtlil.cc:3572:AndGate$1393
  wire $auto$rtlil.cc:3571:NotGate$1429
  wire $auto$rtlil.cc:3571:NotGate$1427
  wire $auto$rtlil.cc:3571:NotGate$1421
  wire $auto$rtlil.cc:3571:NotGate$1419
  wire $auto$rtlil.cc:3571:NotGate$1413
  wire $auto$rtlil.cc:3571:NotGate$1411
  wire $auto$rtlil.cc:3571:NotGate$1405
  wire $auto$rtlil.cc:3571:NotGate$1403
  wire $auto$rtlil.cc:3571:NotGate$1397
  wire $auto$rtlil.cc:3571:NotGate$1395
  wire $auto$rtlil.cc:3571:NotGate$1391
  wire $auto$rtlil.cc:3571:NotGate$1389
  cell $specify2 $auto$liberty.cc:754:execute$1438
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1437
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1436
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1435
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1434
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1428
    connect \Y $auto$rtlil.cc:3571:NotGate$1429
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1426
    connect \Y $auto$rtlil.cc:3571:NotGate$1427
    connect \A \A3
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1420
    connect \Y $auto$rtlil.cc:3571:NotGate$1421
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1418
    connect \Y $auto$rtlil.cc:3571:NotGate$1419
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1412
    connect \Y $auto$rtlil.cc:3571:NotGate$1413
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1410
    connect \Y $auto$rtlil.cc:3571:NotGate$1411
    connect \A \A3
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1404
    connect \Y $auto$rtlil.cc:3571:NotGate$1405
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1402
    connect \Y $auto$rtlil.cc:3571:NotGate$1403
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1396
    connect \Y $auto$rtlil.cc:3571:NotGate$1397
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1394
    connect \Y $auto$rtlil.cc:3571:NotGate$1395
    connect \A \A1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1390
    connect \Y $auto$rtlil.cc:3571:NotGate$1391
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1388
    connect \Y $auto$rtlil.cc:3571:NotGate$1389
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1432
    connect \Y $auto$rtlil.cc:3574:OrGate$1433
    connect \B $auto$rtlil.cc:3572:AndGate$1431
    connect \A $auto$rtlil.cc:3574:OrGate$1425
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1424
    connect \Y $auto$rtlil.cc:3574:OrGate$1425
    connect \B $auto$rtlil.cc:3572:AndGate$1423
    connect \A $auto$rtlil.cc:3574:OrGate$1417
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1416
    connect \Y $auto$rtlil.cc:3574:OrGate$1417
    connect \B $auto$rtlil.cc:3572:AndGate$1415
    connect \A $auto$rtlil.cc:3574:OrGate$1409
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1408
    connect \Y $auto$rtlil.cc:3574:OrGate$1409
    connect \B $auto$rtlil.cc:3572:AndGate$1407
    connect \A $auto$rtlil.cc:3574:OrGate$1401
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1400
    connect \Y $auto$rtlil.cc:3574:OrGate$1401
    connect \B $auto$rtlil.cc:3572:AndGate$1399
    connect \A $auto$rtlil.cc:3572:AndGate$1393
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1430
    connect \Y $auto$rtlil.cc:3572:AndGate$1431
    connect \B $auto$rtlil.cc:3571:NotGate$1429
    connect \A $auto$rtlil.cc:3571:NotGate$1427
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1422
    connect \Y $auto$rtlil.cc:3572:AndGate$1423
    connect \B $auto$rtlil.cc:3571:NotGate$1421
    connect \A $auto$rtlil.cc:3571:NotGate$1419
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1414
    connect \Y $auto$rtlil.cc:3572:AndGate$1415
    connect \B $auto$rtlil.cc:3571:NotGate$1413
    connect \A $auto$rtlil.cc:3571:NotGate$1411
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1406
    connect \Y $auto$rtlil.cc:3572:AndGate$1407
    connect \B $auto$rtlil.cc:3571:NotGate$1405
    connect \A $auto$rtlil.cc:3571:NotGate$1403
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1398
    connect \Y $auto$rtlil.cc:3572:AndGate$1399
    connect \B $auto$rtlil.cc:3571:NotGate$1397
    connect \A $auto$rtlil.cc:3571:NotGate$1395
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1392
    connect \Y $auto$rtlil.cc:3572:AndGate$1393
    connect \B $auto$rtlil.cc:3571:NotGate$1391
    connect \A $auto$rtlil.cc:3571:NotGate$1389
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$1433
end
attribute \whitebox 1
attribute \area "16.265600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a32oi_2
  wire output 6 \Y
  attribute \capacitance "0.0042970000"
  wire input 5 \B2
  attribute \capacitance "0.0042230000"
  wire input 4 \B1
  attribute \capacitance "0.0044840000"
  wire input 3 \A3
  attribute \capacitance "0.0043260000"
  wire input 2 \A2
  attribute \capacitance "0.0043510000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$1382
  wire $auto$rtlil.cc:3574:OrGate$1374
  wire $auto$rtlil.cc:3574:OrGate$1366
  wire $auto$rtlil.cc:3574:OrGate$1358
  wire $auto$rtlil.cc:3574:OrGate$1350
  wire $auto$rtlil.cc:3572:AndGate$1380
  wire $auto$rtlil.cc:3572:AndGate$1372
  wire $auto$rtlil.cc:3572:AndGate$1364
  wire $auto$rtlil.cc:3572:AndGate$1356
  wire $auto$rtlil.cc:3572:AndGate$1348
  wire $auto$rtlil.cc:3572:AndGate$1342
  wire $auto$rtlil.cc:3571:NotGate$1378
  wire $auto$rtlil.cc:3571:NotGate$1376
  wire $auto$rtlil.cc:3571:NotGate$1370
  wire $auto$rtlil.cc:3571:NotGate$1368
  wire $auto$rtlil.cc:3571:NotGate$1362
  wire $auto$rtlil.cc:3571:NotGate$1360
  wire $auto$rtlil.cc:3571:NotGate$1354
  wire $auto$rtlil.cc:3571:NotGate$1352
  wire $auto$rtlil.cc:3571:NotGate$1346
  wire $auto$rtlil.cc:3571:NotGate$1344
  wire $auto$rtlil.cc:3571:NotGate$1340
  wire $auto$rtlil.cc:3571:NotGate$1338
  cell $specify2 $auto$liberty.cc:754:execute$1387
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1386
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1385
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1384
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1383
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1377
    connect \Y $auto$rtlil.cc:3571:NotGate$1378
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1375
    connect \Y $auto$rtlil.cc:3571:NotGate$1376
    connect \A \A3
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1369
    connect \Y $auto$rtlil.cc:3571:NotGate$1370
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1367
    connect \Y $auto$rtlil.cc:3571:NotGate$1368
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1361
    connect \Y $auto$rtlil.cc:3571:NotGate$1362
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1359
    connect \Y $auto$rtlil.cc:3571:NotGate$1360
    connect \A \A3
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1353
    connect \Y $auto$rtlil.cc:3571:NotGate$1354
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1351
    connect \Y $auto$rtlil.cc:3571:NotGate$1352
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1345
    connect \Y $auto$rtlil.cc:3571:NotGate$1346
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1343
    connect \Y $auto$rtlil.cc:3571:NotGate$1344
    connect \A \A1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1339
    connect \Y $auto$rtlil.cc:3571:NotGate$1340
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1337
    connect \Y $auto$rtlil.cc:3571:NotGate$1338
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1381
    connect \Y $auto$rtlil.cc:3574:OrGate$1382
    connect \B $auto$rtlil.cc:3572:AndGate$1380
    connect \A $auto$rtlil.cc:3574:OrGate$1374
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1373
    connect \Y $auto$rtlil.cc:3574:OrGate$1374
    connect \B $auto$rtlil.cc:3572:AndGate$1372
    connect \A $auto$rtlil.cc:3574:OrGate$1366
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1365
    connect \Y $auto$rtlil.cc:3574:OrGate$1366
    connect \B $auto$rtlil.cc:3572:AndGate$1364
    connect \A $auto$rtlil.cc:3574:OrGate$1358
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1357
    connect \Y $auto$rtlil.cc:3574:OrGate$1358
    connect \B $auto$rtlil.cc:3572:AndGate$1356
    connect \A $auto$rtlil.cc:3574:OrGate$1350
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1349
    connect \Y $auto$rtlil.cc:3574:OrGate$1350
    connect \B $auto$rtlil.cc:3572:AndGate$1348
    connect \A $auto$rtlil.cc:3572:AndGate$1342
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1379
    connect \Y $auto$rtlil.cc:3572:AndGate$1380
    connect \B $auto$rtlil.cc:3571:NotGate$1378
    connect \A $auto$rtlil.cc:3571:NotGate$1376
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1371
    connect \Y $auto$rtlil.cc:3572:AndGate$1372
    connect \B $auto$rtlil.cc:3571:NotGate$1370
    connect \A $auto$rtlil.cc:3571:NotGate$1368
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1363
    connect \Y $auto$rtlil.cc:3572:AndGate$1364
    connect \B $auto$rtlil.cc:3571:NotGate$1362
    connect \A $auto$rtlil.cc:3571:NotGate$1360
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1355
    connect \Y $auto$rtlil.cc:3572:AndGate$1356
    connect \B $auto$rtlil.cc:3571:NotGate$1354
    connect \A $auto$rtlil.cc:3571:NotGate$1352
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1347
    connect \Y $auto$rtlil.cc:3572:AndGate$1348
    connect \B $auto$rtlil.cc:3571:NotGate$1346
    connect \A $auto$rtlil.cc:3571:NotGate$1344
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1341
    connect \Y $auto$rtlil.cc:3572:AndGate$1342
    connect \B $auto$rtlil.cc:3571:NotGate$1340
    connect \A $auto$rtlil.cc:3571:NotGate$1338
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$1382
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a32oi_1
  wire output 6 \Y
  attribute \capacitance "0.0023080000"
  wire input 5 \B2
  attribute \capacitance "0.0023410000"
  wire input 4 \B1
  attribute \capacitance "0.0023110000"
  wire input 3 \A3
  attribute \capacitance "0.0023550000"
  wire input 2 \A2
  attribute \capacitance "0.0023090000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$1331
  wire $auto$rtlil.cc:3574:OrGate$1323
  wire $auto$rtlil.cc:3574:OrGate$1315
  wire $auto$rtlil.cc:3574:OrGate$1307
  wire $auto$rtlil.cc:3574:OrGate$1299
  wire $auto$rtlil.cc:3572:AndGate$1329
  wire $auto$rtlil.cc:3572:AndGate$1321
  wire $auto$rtlil.cc:3572:AndGate$1313
  wire $auto$rtlil.cc:3572:AndGate$1305
  wire $auto$rtlil.cc:3572:AndGate$1297
  wire $auto$rtlil.cc:3572:AndGate$1291
  wire $auto$rtlil.cc:3571:NotGate$1327
  wire $auto$rtlil.cc:3571:NotGate$1325
  wire $auto$rtlil.cc:3571:NotGate$1319
  wire $auto$rtlil.cc:3571:NotGate$1317
  wire $auto$rtlil.cc:3571:NotGate$1311
  wire $auto$rtlil.cc:3571:NotGate$1309
  wire $auto$rtlil.cc:3571:NotGate$1303
  wire $auto$rtlil.cc:3571:NotGate$1301
  wire $auto$rtlil.cc:3571:NotGate$1295
  wire $auto$rtlil.cc:3571:NotGate$1293
  wire $auto$rtlil.cc:3571:NotGate$1289
  wire $auto$rtlil.cc:3571:NotGate$1287
  cell $specify2 $auto$liberty.cc:754:execute$1336
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1335
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1334
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1333
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1332
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1326
    connect \Y $auto$rtlil.cc:3571:NotGate$1327
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1324
    connect \Y $auto$rtlil.cc:3571:NotGate$1325
    connect \A \A3
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1318
    connect \Y $auto$rtlil.cc:3571:NotGate$1319
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1316
    connect \Y $auto$rtlil.cc:3571:NotGate$1317
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1310
    connect \Y $auto$rtlil.cc:3571:NotGate$1311
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1308
    connect \Y $auto$rtlil.cc:3571:NotGate$1309
    connect \A \A3
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1302
    connect \Y $auto$rtlil.cc:3571:NotGate$1303
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1300
    connect \Y $auto$rtlil.cc:3571:NotGate$1301
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1294
    connect \Y $auto$rtlil.cc:3571:NotGate$1295
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1292
    connect \Y $auto$rtlil.cc:3571:NotGate$1293
    connect \A \A1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1288
    connect \Y $auto$rtlil.cc:3571:NotGate$1289
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1286
    connect \Y $auto$rtlil.cc:3571:NotGate$1287
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1330
    connect \Y $auto$rtlil.cc:3574:OrGate$1331
    connect \B $auto$rtlil.cc:3572:AndGate$1329
    connect \A $auto$rtlil.cc:3574:OrGate$1323
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1322
    connect \Y $auto$rtlil.cc:3574:OrGate$1323
    connect \B $auto$rtlil.cc:3572:AndGate$1321
    connect \A $auto$rtlil.cc:3574:OrGate$1315
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1314
    connect \Y $auto$rtlil.cc:3574:OrGate$1315
    connect \B $auto$rtlil.cc:3572:AndGate$1313
    connect \A $auto$rtlil.cc:3574:OrGate$1307
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1306
    connect \Y $auto$rtlil.cc:3574:OrGate$1307
    connect \B $auto$rtlil.cc:3572:AndGate$1305
    connect \A $auto$rtlil.cc:3574:OrGate$1299
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1298
    connect \Y $auto$rtlil.cc:3574:OrGate$1299
    connect \B $auto$rtlil.cc:3572:AndGate$1297
    connect \A $auto$rtlil.cc:3572:AndGate$1291
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1328
    connect \Y $auto$rtlil.cc:3572:AndGate$1329
    connect \B $auto$rtlil.cc:3571:NotGate$1327
    connect \A $auto$rtlil.cc:3571:NotGate$1325
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1320
    connect \Y $auto$rtlil.cc:3572:AndGate$1321
    connect \B $auto$rtlil.cc:3571:NotGate$1319
    connect \A $auto$rtlil.cc:3571:NotGate$1317
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1312
    connect \Y $auto$rtlil.cc:3572:AndGate$1313
    connect \B $auto$rtlil.cc:3571:NotGate$1311
    connect \A $auto$rtlil.cc:3571:NotGate$1309
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1304
    connect \Y $auto$rtlil.cc:3572:AndGate$1305
    connect \B $auto$rtlil.cc:3571:NotGate$1303
    connect \A $auto$rtlil.cc:3571:NotGate$1301
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1296
    connect \Y $auto$rtlil.cc:3572:AndGate$1297
    connect \B $auto$rtlil.cc:3571:NotGate$1295
    connect \A $auto$rtlil.cc:3571:NotGate$1293
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1290
    connect \Y $auto$rtlil.cc:3572:AndGate$1291
    connect \B $auto$rtlil.cc:3571:NotGate$1289
    connect \A $auto$rtlil.cc:3571:NotGate$1287
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$1331
end
attribute \whitebox 1
attribute \area "21.270400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a32o_4
  wire output 6 \X
  attribute \capacitance "0.0042810000"
  wire input 5 \B2
  attribute \capacitance "0.0043510000"
  wire input 4 \B1
  attribute \capacitance "0.0044660000"
  wire input 3 \A3
  attribute \capacitance "0.0042840000"
  wire input 2 \A2
  attribute \capacitance "0.0042720000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$1280
  wire $auto$rtlil.cc:3572:AndGate$1278
  wire $auto$rtlil.cc:3572:AndGate$1276
  wire $auto$rtlil.cc:3572:AndGate$1274
  cell $specify2 $auto$liberty.cc:754:execute$1285
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1284
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1283
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1282
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1281
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1279
    connect \Y $auto$rtlil.cc:3574:OrGate$1280
    connect \B $auto$rtlil.cc:3572:AndGate$1278
    connect \A $auto$rtlil.cc:3572:AndGate$1276
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1277
    connect \Y $auto$rtlil.cc:3572:AndGate$1278
    connect \B \B2
    connect \A \B1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1275
    connect \Y $auto$rtlil.cc:3572:AndGate$1276
    connect \B \A3
    connect \A $auto$rtlil.cc:3572:AndGate$1274
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1273
    connect \Y $auto$rtlil.cc:3572:AndGate$1274
    connect \B \A2
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$1280
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a32o_2
  wire output 6 \X
  attribute \capacitance "0.0024630000"
  wire input 5 \B2
  attribute \capacitance "0.0022850000"
  wire input 4 \B1
  attribute \capacitance "0.0023030000"
  wire input 3 \A3
  attribute \capacitance "0.0023440000"
  wire input 2 \A2
  attribute \capacitance "0.0022910000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$1267
  wire $auto$rtlil.cc:3572:AndGate$1265
  wire $auto$rtlil.cc:3572:AndGate$1263
  wire $auto$rtlil.cc:3572:AndGate$1261
  cell $specify2 $auto$liberty.cc:754:execute$1272
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1271
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1270
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1269
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1268
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1266
    connect \Y $auto$rtlil.cc:3574:OrGate$1267
    connect \B $auto$rtlil.cc:3572:AndGate$1265
    connect \A $auto$rtlil.cc:3572:AndGate$1263
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1264
    connect \Y $auto$rtlil.cc:3572:AndGate$1265
    connect \B \B2
    connect \A \B1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1262
    connect \Y $auto$rtlil.cc:3572:AndGate$1263
    connect \B \A3
    connect \A $auto$rtlil.cc:3572:AndGate$1261
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1260
    connect \Y $auto$rtlil.cc:3572:AndGate$1261
    connect \B \A2
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$1267
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a32o_1
  wire output 6 \X
  attribute \capacitance "0.0022690000"
  wire input 5 \B2
  attribute \capacitance "0.0023780000"
  wire input 4 \B1
  attribute \capacitance "0.0023520000"
  wire input 3 \A3
  attribute \capacitance "0.0023360000"
  wire input 2 \A2
  attribute \capacitance "0.0023450000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$1254
  wire $auto$rtlil.cc:3572:AndGate$1252
  wire $auto$rtlil.cc:3572:AndGate$1250
  wire $auto$rtlil.cc:3572:AndGate$1248
  cell $specify2 $auto$liberty.cc:754:execute$1259
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1258
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1257
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1256
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1255
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1253
    connect \Y $auto$rtlil.cc:3574:OrGate$1254
    connect \B $auto$rtlil.cc:3572:AndGate$1252
    connect \A $auto$rtlil.cc:3572:AndGate$1250
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1251
    connect \Y $auto$rtlil.cc:3572:AndGate$1252
    connect \B \B2
    connect \A \B1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1249
    connect \Y $auto$rtlil.cc:3572:AndGate$1250
    connect \B \A3
    connect \A $auto$rtlil.cc:3572:AndGate$1248
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1247
    connect \Y $auto$rtlil.cc:3572:AndGate$1248
    connect \B \A2
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$1254
end
attribute \whitebox 1
attribute \area "21.270400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a31oi_4
  wire output 5 \Y
  attribute \capacitance "0.0085110000"
  wire input 4 \B1
  attribute \capacitance "0.0086310000"
  wire input 3 \A3
  attribute \capacitance "0.0084170000"
  wire input 2 \A2
  attribute \capacitance "0.0084220000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$1242
  wire $auto$rtlil.cc:3574:OrGate$1234
  wire $auto$rtlil.cc:3572:AndGate$1240
  wire $auto$rtlil.cc:3572:AndGate$1232
  wire $auto$rtlil.cc:3572:AndGate$1226
  wire $auto$rtlil.cc:3571:NotGate$1238
  wire $auto$rtlil.cc:3571:NotGate$1236
  wire $auto$rtlil.cc:3571:NotGate$1230
  wire $auto$rtlil.cc:3571:NotGate$1228
  wire $auto$rtlil.cc:3571:NotGate$1224
  wire $auto$rtlil.cc:3571:NotGate$1222
  cell $specify2 $auto$liberty.cc:754:execute$1246
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1245
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1244
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1243
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1237
    connect \Y $auto$rtlil.cc:3571:NotGate$1238
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1235
    connect \Y $auto$rtlil.cc:3571:NotGate$1236
    connect \A \A3
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1229
    connect \Y $auto$rtlil.cc:3571:NotGate$1230
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1227
    connect \Y $auto$rtlil.cc:3571:NotGate$1228
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1223
    connect \Y $auto$rtlil.cc:3571:NotGate$1224
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1221
    connect \Y $auto$rtlil.cc:3571:NotGate$1222
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1241
    connect \Y $auto$rtlil.cc:3574:OrGate$1242
    connect \B $auto$rtlil.cc:3572:AndGate$1240
    connect \A $auto$rtlil.cc:3574:OrGate$1234
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1233
    connect \Y $auto$rtlil.cc:3574:OrGate$1234
    connect \B $auto$rtlil.cc:3572:AndGate$1232
    connect \A $auto$rtlil.cc:3572:AndGate$1226
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1239
    connect \Y $auto$rtlil.cc:3572:AndGate$1240
    connect \B $auto$rtlil.cc:3571:NotGate$1238
    connect \A $auto$rtlil.cc:3571:NotGate$1236
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1231
    connect \Y $auto$rtlil.cc:3572:AndGate$1232
    connect \B $auto$rtlil.cc:3571:NotGate$1230
    connect \A $auto$rtlil.cc:3571:NotGate$1228
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1225
    connect \Y $auto$rtlil.cc:3572:AndGate$1226
    connect \B $auto$rtlil.cc:3571:NotGate$1224
    connect \A $auto$rtlil.cc:3571:NotGate$1222
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$1242
end
attribute \whitebox 1
attribute \area "12.512000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a31oi_2
  wire output 5 \Y
  attribute \capacitance "0.0043920000"
  wire input 4 \B1
  attribute \capacitance "0.0044070000"
  wire input 3 \A3
  attribute \capacitance "0.0043430000"
  wire input 2 \A2
  attribute \capacitance "0.0044510000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$1216
  wire $auto$rtlil.cc:3574:OrGate$1208
  wire $auto$rtlil.cc:3572:AndGate$1214
  wire $auto$rtlil.cc:3572:AndGate$1206
  wire $auto$rtlil.cc:3572:AndGate$1200
  wire $auto$rtlil.cc:3571:NotGate$1212
  wire $auto$rtlil.cc:3571:NotGate$1210
  wire $auto$rtlil.cc:3571:NotGate$1204
  wire $auto$rtlil.cc:3571:NotGate$1202
  wire $auto$rtlil.cc:3571:NotGate$1198
  wire $auto$rtlil.cc:3571:NotGate$1196
  cell $specify2 $auto$liberty.cc:754:execute$1220
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1219
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1218
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1217
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1211
    connect \Y $auto$rtlil.cc:3571:NotGate$1212
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1209
    connect \Y $auto$rtlil.cc:3571:NotGate$1210
    connect \A \A3
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1203
    connect \Y $auto$rtlil.cc:3571:NotGate$1204
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1201
    connect \Y $auto$rtlil.cc:3571:NotGate$1202
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1197
    connect \Y $auto$rtlil.cc:3571:NotGate$1198
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1195
    connect \Y $auto$rtlil.cc:3571:NotGate$1196
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1215
    connect \Y $auto$rtlil.cc:3574:OrGate$1216
    connect \B $auto$rtlil.cc:3572:AndGate$1214
    connect \A $auto$rtlil.cc:3574:OrGate$1208
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1207
    connect \Y $auto$rtlil.cc:3574:OrGate$1208
    connect \B $auto$rtlil.cc:3572:AndGate$1206
    connect \A $auto$rtlil.cc:3572:AndGate$1200
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1213
    connect \Y $auto$rtlil.cc:3572:AndGate$1214
    connect \B $auto$rtlil.cc:3571:NotGate$1212
    connect \A $auto$rtlil.cc:3571:NotGate$1210
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1205
    connect \Y $auto$rtlil.cc:3572:AndGate$1206
    connect \B $auto$rtlil.cc:3571:NotGate$1204
    connect \A $auto$rtlil.cc:3571:NotGate$1202
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1199
    connect \Y $auto$rtlil.cc:3572:AndGate$1200
    connect \B $auto$rtlil.cc:3571:NotGate$1198
    connect \A $auto$rtlil.cc:3571:NotGate$1196
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$1216
end
attribute \whitebox 1
attribute \area "6.2560000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a31oi_1
  wire output 5 \Y
  attribute \capacitance "0.0022850000"
  wire input 4 \B1
  attribute \capacitance "0.0023240000"
  wire input 3 \A3
  attribute \capacitance "0.0024260000"
  wire input 2 \A2
  attribute \capacitance "0.0022990000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$1190
  wire $auto$rtlil.cc:3574:OrGate$1182
  wire $auto$rtlil.cc:3572:AndGate$1188
  wire $auto$rtlil.cc:3572:AndGate$1180
  wire $auto$rtlil.cc:3572:AndGate$1174
  wire $auto$rtlil.cc:3571:NotGate$1186
  wire $auto$rtlil.cc:3571:NotGate$1184
  wire $auto$rtlil.cc:3571:NotGate$1178
  wire $auto$rtlil.cc:3571:NotGate$1176
  wire $auto$rtlil.cc:3571:NotGate$1172
  wire $auto$rtlil.cc:3571:NotGate$1170
  cell $specify2 $auto$liberty.cc:754:execute$1194
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1193
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1192
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1191
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1185
    connect \Y $auto$rtlil.cc:3571:NotGate$1186
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1183
    connect \Y $auto$rtlil.cc:3571:NotGate$1184
    connect \A \A3
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1177
    connect \Y $auto$rtlil.cc:3571:NotGate$1178
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1175
    connect \Y $auto$rtlil.cc:3571:NotGate$1176
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1171
    connect \Y $auto$rtlil.cc:3571:NotGate$1172
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1169
    connect \Y $auto$rtlil.cc:3571:NotGate$1170
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1189
    connect \Y $auto$rtlil.cc:3574:OrGate$1190
    connect \B $auto$rtlil.cc:3572:AndGate$1188
    connect \A $auto$rtlil.cc:3574:OrGate$1182
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1181
    connect \Y $auto$rtlil.cc:3574:OrGate$1182
    connect \B $auto$rtlil.cc:3572:AndGate$1180
    connect \A $auto$rtlil.cc:3572:AndGate$1174
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1187
    connect \Y $auto$rtlil.cc:3572:AndGate$1188
    connect \B $auto$rtlil.cc:3571:NotGate$1186
    connect \A $auto$rtlil.cc:3571:NotGate$1184
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1179
    connect \Y $auto$rtlil.cc:3572:AndGate$1180
    connect \B $auto$rtlil.cc:3571:NotGate$1178
    connect \A $auto$rtlil.cc:3571:NotGate$1176
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1173
    connect \Y $auto$rtlil.cc:3572:AndGate$1174
    connect \B $auto$rtlil.cc:3571:NotGate$1172
    connect \A $auto$rtlil.cc:3571:NotGate$1170
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$1190
end
attribute \whitebox 1
attribute \area "17.516800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a31o_4
  wire output 5 \X
  attribute \capacitance "0.0044590000"
  wire input 4 \B1
  attribute \capacitance "0.0049160000"
  wire input 3 \A3
  attribute \capacitance "0.0047420000"
  wire input 2 \A2
  attribute \capacitance "0.0042770000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$1164
  wire $auto$rtlil.cc:3572:AndGate$1162
  wire $auto$rtlil.cc:3572:AndGate$1160
  cell $specify2 $auto$liberty.cc:754:execute$1168
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1167
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1166
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1165
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1163
    connect \Y $auto$rtlil.cc:3574:OrGate$1164
    connect \B \B1
    connect \A $auto$rtlil.cc:3572:AndGate$1162
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1161
    connect \Y $auto$rtlil.cc:3572:AndGate$1162
    connect \B \A3
    connect \A $auto$rtlil.cc:3572:AndGate$1160
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1159
    connect \Y $auto$rtlil.cc:3572:AndGate$1160
    connect \B \A2
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$1164
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a31o_2
  wire output 5 \X
  attribute \capacitance "0.0023260000"
  wire input 4 \B1
  attribute \capacitance "0.0023730000"
  wire input 3 \A3
  attribute \capacitance "0.0023480000"
  wire input 2 \A2
  attribute \capacitance "0.0023710000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$1154
  wire $auto$rtlil.cc:3572:AndGate$1152
  wire $auto$rtlil.cc:3572:AndGate$1150
  cell $specify2 $auto$liberty.cc:754:execute$1158
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1157
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1156
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1155
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1153
    connect \Y $auto$rtlil.cc:3574:OrGate$1154
    connect \B \B1
    connect \A $auto$rtlil.cc:3572:AndGate$1152
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1151
    connect \Y $auto$rtlil.cc:3572:AndGate$1152
    connect \B \A3
    connect \A $auto$rtlil.cc:3572:AndGate$1150
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1149
    connect \Y $auto$rtlil.cc:3572:AndGate$1150
    connect \B \A2
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$1154
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a31o_1
  wire output 5 \X
  attribute \capacitance "0.0023210000"
  wire input 4 \B1
  attribute \capacitance "0.0023830000"
  wire input 3 \A3
  attribute \capacitance "0.0023720000"
  wire input 2 \A2
  attribute \capacitance "0.0023440000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$1144
  wire $auto$rtlil.cc:3572:AndGate$1142
  wire $auto$rtlil.cc:3572:AndGate$1140
  cell $specify2 $auto$liberty.cc:754:execute$1148
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1147
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1146
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1145
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1143
    connect \Y $auto$rtlil.cc:3574:OrGate$1144
    connect \B \B1
    connect \A $auto$rtlil.cc:3572:AndGate$1142
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1141
    connect \Y $auto$rtlil.cc:3572:AndGate$1142
    connect \B \A3
    connect \A $auto$rtlil.cc:3572:AndGate$1140
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1139
    connect \Y $auto$rtlil.cc:3572:AndGate$1140
    connect \B \A2
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$1144
end
attribute \whitebox 1
attribute \area "26.275200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a311oi_4
  wire output 5 \Y
  attribute \capacitance "0.0084540000"
  wire input 6 \C1
  attribute \capacitance "0.0082960000"
  wire input 4 \B1
  attribute \capacitance "0.0086050000"
  wire input 3 \A3
  attribute \capacitance "0.0084220000"
  wire input 2 \A2
  attribute \capacitance "0.0084310000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$1133
  wire $auto$rtlil.cc:3574:OrGate$1121
  wire $auto$rtlil.cc:3572:AndGate$1131
  wire $auto$rtlil.cc:3572:AndGate$1127
  wire $auto$rtlil.cc:3572:AndGate$1119
  wire $auto$rtlil.cc:3572:AndGate$1115
  wire $auto$rtlil.cc:3572:AndGate$1109
  wire $auto$rtlil.cc:3572:AndGate$1105
  wire $auto$rtlil.cc:3571:NotGate$1129
  wire $auto$rtlil.cc:3571:NotGate$1125
  wire $auto$rtlil.cc:3571:NotGate$1123
  wire $auto$rtlil.cc:3571:NotGate$1117
  wire $auto$rtlil.cc:3571:NotGate$1113
  wire $auto$rtlil.cc:3571:NotGate$1111
  wire $auto$rtlil.cc:3571:NotGate$1107
  wire $auto$rtlil.cc:3571:NotGate$1103
  wire $auto$rtlil.cc:3571:NotGate$1101
  cell $specify2 $auto$liberty.cc:754:execute$1138
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1137
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1136
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1135
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1134
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1128
    connect \Y $auto$rtlil.cc:3571:NotGate$1129
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1124
    connect \Y $auto$rtlil.cc:3571:NotGate$1125
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1122
    connect \Y $auto$rtlil.cc:3571:NotGate$1123
    connect \A \A3
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1116
    connect \Y $auto$rtlil.cc:3571:NotGate$1117
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1112
    connect \Y $auto$rtlil.cc:3571:NotGate$1113
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1110
    connect \Y $auto$rtlil.cc:3571:NotGate$1111
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1106
    connect \Y $auto$rtlil.cc:3571:NotGate$1107
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1102
    connect \Y $auto$rtlil.cc:3571:NotGate$1103
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1100
    connect \Y $auto$rtlil.cc:3571:NotGate$1101
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1132
    connect \Y $auto$rtlil.cc:3574:OrGate$1133
    connect \B $auto$rtlil.cc:3572:AndGate$1131
    connect \A $auto$rtlil.cc:3574:OrGate$1121
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1120
    connect \Y $auto$rtlil.cc:3574:OrGate$1121
    connect \B $auto$rtlil.cc:3572:AndGate$1119
    connect \A $auto$rtlil.cc:3572:AndGate$1109
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1130
    connect \Y $auto$rtlil.cc:3572:AndGate$1131
    connect \B $auto$rtlil.cc:3571:NotGate$1129
    connect \A $auto$rtlil.cc:3572:AndGate$1127
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1126
    connect \Y $auto$rtlil.cc:3572:AndGate$1127
    connect \B $auto$rtlil.cc:3571:NotGate$1125
    connect \A $auto$rtlil.cc:3571:NotGate$1123
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1118
    connect \Y $auto$rtlil.cc:3572:AndGate$1119
    connect \B $auto$rtlil.cc:3571:NotGate$1117
    connect \A $auto$rtlil.cc:3572:AndGate$1115
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1114
    connect \Y $auto$rtlil.cc:3572:AndGate$1115
    connect \B $auto$rtlil.cc:3571:NotGate$1113
    connect \A $auto$rtlil.cc:3571:NotGate$1111
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1108
    connect \Y $auto$rtlil.cc:3572:AndGate$1109
    connect \B $auto$rtlil.cc:3571:NotGate$1107
    connect \A $auto$rtlil.cc:3572:AndGate$1105
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1104
    connect \Y $auto$rtlil.cc:3572:AndGate$1105
    connect \B $auto$rtlil.cc:3571:NotGate$1103
    connect \A $auto$rtlil.cc:3571:NotGate$1101
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$1133
end
attribute \whitebox 1
attribute \area "15.014400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a311oi_2
  wire output 5 \Y
  attribute \capacitance "0.0043080000"
  wire input 6 \C1
  attribute \capacitance "0.0043140000"
  wire input 4 \B1
  attribute \capacitance "0.0043690000"
  wire input 3 \A3
  attribute \capacitance "0.0043240000"
  wire input 2 \A2
  attribute \capacitance "0.0044240000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$1094
  wire $auto$rtlil.cc:3574:OrGate$1082
  wire $auto$rtlil.cc:3572:AndGate$1092
  wire $auto$rtlil.cc:3572:AndGate$1088
  wire $auto$rtlil.cc:3572:AndGate$1080
  wire $auto$rtlil.cc:3572:AndGate$1076
  wire $auto$rtlil.cc:3572:AndGate$1070
  wire $auto$rtlil.cc:3572:AndGate$1066
  wire $auto$rtlil.cc:3571:NotGate$1090
  wire $auto$rtlil.cc:3571:NotGate$1086
  wire $auto$rtlil.cc:3571:NotGate$1084
  wire $auto$rtlil.cc:3571:NotGate$1078
  wire $auto$rtlil.cc:3571:NotGate$1074
  wire $auto$rtlil.cc:3571:NotGate$1072
  wire $auto$rtlil.cc:3571:NotGate$1068
  wire $auto$rtlil.cc:3571:NotGate$1064
  wire $auto$rtlil.cc:3571:NotGate$1062
  cell $specify2 $auto$liberty.cc:754:execute$1099
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1098
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1097
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1096
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1095
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1089
    connect \Y $auto$rtlil.cc:3571:NotGate$1090
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1085
    connect \Y $auto$rtlil.cc:3571:NotGate$1086
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1083
    connect \Y $auto$rtlil.cc:3571:NotGate$1084
    connect \A \A3
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1077
    connect \Y $auto$rtlil.cc:3571:NotGate$1078
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1073
    connect \Y $auto$rtlil.cc:3571:NotGate$1074
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1071
    connect \Y $auto$rtlil.cc:3571:NotGate$1072
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1067
    connect \Y $auto$rtlil.cc:3571:NotGate$1068
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1063
    connect \Y $auto$rtlil.cc:3571:NotGate$1064
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1061
    connect \Y $auto$rtlil.cc:3571:NotGate$1062
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1093
    connect \Y $auto$rtlil.cc:3574:OrGate$1094
    connect \B $auto$rtlil.cc:3572:AndGate$1092
    connect \A $auto$rtlil.cc:3574:OrGate$1082
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1081
    connect \Y $auto$rtlil.cc:3574:OrGate$1082
    connect \B $auto$rtlil.cc:3572:AndGate$1080
    connect \A $auto$rtlil.cc:3572:AndGate$1070
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1091
    connect \Y $auto$rtlil.cc:3572:AndGate$1092
    connect \B $auto$rtlil.cc:3571:NotGate$1090
    connect \A $auto$rtlil.cc:3572:AndGate$1088
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1087
    connect \Y $auto$rtlil.cc:3572:AndGate$1088
    connect \B $auto$rtlil.cc:3571:NotGate$1086
    connect \A $auto$rtlil.cc:3571:NotGate$1084
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1079
    connect \Y $auto$rtlil.cc:3572:AndGate$1080
    connect \B $auto$rtlil.cc:3571:NotGate$1078
    connect \A $auto$rtlil.cc:3572:AndGate$1076
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1075
    connect \Y $auto$rtlil.cc:3572:AndGate$1076
    connect \B $auto$rtlil.cc:3571:NotGate$1074
    connect \A $auto$rtlil.cc:3571:NotGate$1072
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1069
    connect \Y $auto$rtlil.cc:3572:AndGate$1070
    connect \B $auto$rtlil.cc:3571:NotGate$1068
    connect \A $auto$rtlil.cc:3572:AndGate$1066
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1065
    connect \Y $auto$rtlil.cc:3572:AndGate$1066
    connect \B $auto$rtlil.cc:3571:NotGate$1064
    connect \A $auto$rtlil.cc:3571:NotGate$1062
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$1094
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a311oi_1
  wire output 5 \Y
  attribute \capacitance "0.0022830000"
  wire input 6 \C1
  attribute \capacitance "0.0023310000"
  wire input 4 \B1
  attribute \capacitance "0.0023110000"
  wire input 3 \A3
  attribute \capacitance "0.0023420000"
  wire input 2 \A2
  attribute \capacitance "0.0023740000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$1055
  wire $auto$rtlil.cc:3574:OrGate$1043
  wire $auto$rtlil.cc:3572:AndGate$1053
  wire $auto$rtlil.cc:3572:AndGate$1049
  wire $auto$rtlil.cc:3572:AndGate$1041
  wire $auto$rtlil.cc:3572:AndGate$1037
  wire $auto$rtlil.cc:3572:AndGate$1031
  wire $auto$rtlil.cc:3572:AndGate$1027
  wire $auto$rtlil.cc:3571:NotGate$1051
  wire $auto$rtlil.cc:3571:NotGate$1047
  wire $auto$rtlil.cc:3571:NotGate$1045
  wire $auto$rtlil.cc:3571:NotGate$1039
  wire $auto$rtlil.cc:3571:NotGate$1035
  wire $auto$rtlil.cc:3571:NotGate$1033
  wire $auto$rtlil.cc:3571:NotGate$1029
  wire $auto$rtlil.cc:3571:NotGate$1025
  wire $auto$rtlil.cc:3571:NotGate$1023
  cell $specify2 $auto$liberty.cc:754:execute$1060
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1059
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1058
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1057
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$1056
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1050
    connect \Y $auto$rtlil.cc:3571:NotGate$1051
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1046
    connect \Y $auto$rtlil.cc:3571:NotGate$1047
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1044
    connect \Y $auto$rtlil.cc:3571:NotGate$1045
    connect \A \A3
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1038
    connect \Y $auto$rtlil.cc:3571:NotGate$1039
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1034
    connect \Y $auto$rtlil.cc:3571:NotGate$1035
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1032
    connect \Y $auto$rtlil.cc:3571:NotGate$1033
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1028
    connect \Y $auto$rtlil.cc:3571:NotGate$1029
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1024
    connect \Y $auto$rtlil.cc:3571:NotGate$1025
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$1022
    connect \Y $auto$rtlil.cc:3571:NotGate$1023
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1054
    connect \Y $auto$rtlil.cc:3574:OrGate$1055
    connect \B $auto$rtlil.cc:3572:AndGate$1053
    connect \A $auto$rtlil.cc:3574:OrGate$1043
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1042
    connect \Y $auto$rtlil.cc:3574:OrGate$1043
    connect \B $auto$rtlil.cc:3572:AndGate$1041
    connect \A $auto$rtlil.cc:3572:AndGate$1031
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1052
    connect \Y $auto$rtlil.cc:3572:AndGate$1053
    connect \B $auto$rtlil.cc:3571:NotGate$1051
    connect \A $auto$rtlil.cc:3572:AndGate$1049
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1048
    connect \Y $auto$rtlil.cc:3572:AndGate$1049
    connect \B $auto$rtlil.cc:3571:NotGate$1047
    connect \A $auto$rtlil.cc:3571:NotGate$1045
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1040
    connect \Y $auto$rtlil.cc:3572:AndGate$1041
    connect \B $auto$rtlil.cc:3571:NotGate$1039
    connect \A $auto$rtlil.cc:3572:AndGate$1037
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1036
    connect \Y $auto$rtlil.cc:3572:AndGate$1037
    connect \B $auto$rtlil.cc:3571:NotGate$1035
    connect \A $auto$rtlil.cc:3571:NotGate$1033
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1030
    connect \Y $auto$rtlil.cc:3572:AndGate$1031
    connect \B $auto$rtlil.cc:3571:NotGate$1029
    connect \A $auto$rtlil.cc:3572:AndGate$1027
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1026
    connect \Y $auto$rtlil.cc:3572:AndGate$1027
    connect \B $auto$rtlil.cc:3571:NotGate$1025
    connect \A $auto$rtlil.cc:3571:NotGate$1023
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$1055
end
attribute \whitebox 1
attribute \area "20.019200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a311o_4
  wire output 5 \X
  attribute \capacitance "0.0042640000"
  wire input 6 \C1
  attribute \capacitance "0.0042840000"
  wire input 4 \B1
  attribute \capacitance "0.0043800000"
  wire input 3 \A3
  attribute \capacitance "0.0043190000"
  wire input 2 \A2
  attribute \capacitance "0.0042440000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$1016
  wire $auto$rtlil.cc:3574:OrGate$1014
  wire $auto$rtlil.cc:3572:AndGate$1012
  wire $auto$rtlil.cc:3572:AndGate$1010
  cell $specify2 $auto$liberty.cc:754:execute$1021
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1020
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1019
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1018
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1017
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1015
    connect \Y $auto$rtlil.cc:3574:OrGate$1016
    connect \B \C1
    connect \A $auto$rtlil.cc:3574:OrGate$1014
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1013
    connect \Y $auto$rtlil.cc:3574:OrGate$1014
    connect \B \B1
    connect \A $auto$rtlil.cc:3572:AndGate$1012
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1011
    connect \Y $auto$rtlil.cc:3572:AndGate$1012
    connect \B \A3
    connect \A $auto$rtlil.cc:3572:AndGate$1010
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1009
    connect \Y $auto$rtlil.cc:3572:AndGate$1010
    connect \B \A2
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$1016
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a311o_2
  wire output 5 \X
  attribute \capacitance "0.0022340000"
  wire input 6 \C1
  attribute \capacitance "0.0022710000"
  wire input 4 \B1
  attribute \capacitance "0.0023440000"
  wire input 3 \A3
  attribute \capacitance "0.0023050000"
  wire input 2 \A2
  attribute \capacitance "0.0022790000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$1003
  wire $auto$rtlil.cc:3574:OrGate$1001
  wire $auto$rtlil.cc:3572:AndGate$999
  wire $auto$rtlil.cc:3572:AndGate$997
  cell $specify2 $auto$liberty.cc:754:execute$1008
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1007
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1006
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1005
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$1004
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1002
    connect \Y $auto$rtlil.cc:3574:OrGate$1003
    connect \B \C1
    connect \A $auto$rtlil.cc:3574:OrGate$1001
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$1000
    connect \Y $auto$rtlil.cc:3574:OrGate$1001
    connect \B \B1
    connect \A $auto$rtlil.cc:3572:AndGate$999
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$998
    connect \Y $auto$rtlil.cc:3572:AndGate$999
    connect \B \A3
    connect \A $auto$rtlil.cc:3572:AndGate$997
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$996
    connect \Y $auto$rtlil.cc:3572:AndGate$997
    connect \B \A2
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$1003
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a311o_1
  wire output 5 \X
  attribute \capacitance "0.0022530000"
  wire input 6 \C1
  attribute \capacitance "0.0023380000"
  wire input 4 \B1
  attribute \capacitance "0.0023750000"
  wire input 3 \A3
  attribute \capacitance "0.0023030000"
  wire input 2 \A2
  attribute \capacitance "0.0022720000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$990
  wire $auto$rtlil.cc:3574:OrGate$988
  wire $auto$rtlil.cc:3572:AndGate$986
  wire $auto$rtlil.cc:3572:AndGate$984
  cell $specify2 $auto$liberty.cc:754:execute$995
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$994
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$993
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$992
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$991
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$989
    connect \Y $auto$rtlil.cc:3574:OrGate$990
    connect \B \C1
    connect \A $auto$rtlil.cc:3574:OrGate$988
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$987
    connect \Y $auto$rtlil.cc:3574:OrGate$988
    connect \B \B1
    connect \A $auto$rtlil.cc:3572:AndGate$986
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$985
    connect \Y $auto$rtlil.cc:3572:AndGate$986
    connect \B \A3
    connect \A $auto$rtlil.cc:3572:AndGate$984
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$983
    connect \Y $auto$rtlil.cc:3572:AndGate$984
    connect \B \A2
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$990
end
attribute \whitebox 1
attribute \area "26.275200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a2bb2oi_4
  wire output 3 \Y
  attribute \capacitance "0.0085110000"
  wire input 2 \B2
  attribute \capacitance "0.0091800000"
  wire input 1 \B1
  attribute \capacitance "0.0087550000"
  wire input 5 \A2_N
  attribute \capacitance "0.0087620000"
  wire input 4 \A1_N
  wire $auto$rtlil.cc:3574:OrGate$978
  wire $auto$rtlil.cc:3574:OrGate$972
  wire $auto$rtlil.cc:3574:OrGate$966
  wire $auto$rtlil.cc:3572:AndGate$976
  wire $auto$rtlil.cc:3572:AndGate$970
  wire $auto$rtlil.cc:3572:AndGate$964
  wire $auto$rtlil.cc:3572:AndGate$960
  wire $auto$rtlil.cc:3571:NotGate$974
  wire $auto$rtlil.cc:3571:NotGate$968
  wire $auto$rtlil.cc:3571:NotGate$962
  wire $auto$rtlil.cc:3571:NotGate$958
  cell $specify2 $auto$liberty.cc:754:execute$982
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$981
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$980
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$979
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$973
    connect \Y $auto$rtlil.cc:3571:NotGate$974
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$967
    connect \Y $auto$rtlil.cc:3571:NotGate$968
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$961
    connect \Y $auto$rtlil.cc:3571:NotGate$962
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$957
    connect \Y $auto$rtlil.cc:3571:NotGate$958
    connect \A \B1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$977
    connect \Y $auto$rtlil.cc:3574:OrGate$978
    connect \B $auto$rtlil.cc:3572:AndGate$976
    connect \A $auto$rtlil.cc:3574:OrGate$972
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$971
    connect \Y $auto$rtlil.cc:3574:OrGate$972
    connect \B $auto$rtlil.cc:3572:AndGate$970
    connect \A $auto$rtlil.cc:3574:OrGate$966
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$965
    connect \Y $auto$rtlil.cc:3574:OrGate$966
    connect \B $auto$rtlil.cc:3572:AndGate$964
    connect \A $auto$rtlil.cc:3572:AndGate$960
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$975
    connect \Y $auto$rtlil.cc:3572:AndGate$976
    connect \B $auto$rtlil.cc:3571:NotGate$974
    connect \A \A2_N
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$969
    connect \Y $auto$rtlil.cc:3572:AndGate$970
    connect \B $auto$rtlil.cc:3571:NotGate$968
    connect \A \A2_N
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$963
    connect \Y $auto$rtlil.cc:3572:AndGate$964
    connect \B $auto$rtlil.cc:3571:NotGate$962
    connect \A \A1_N
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$959
    connect \Y $auto$rtlil.cc:3572:AndGate$960
    connect \B $auto$rtlil.cc:3571:NotGate$958
    connect \A \A1_N
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$978
end
attribute \whitebox 1
attribute \area "15.014400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a2bb2oi_2
  wire output 3 \Y
  attribute \capacitance "0.0043360000"
  wire input 2 \B2
  attribute \capacitance "0.0047990000"
  wire input 1 \B1
  attribute \capacitance "0.0044340000"
  wire input 5 \A2_N
  attribute \capacitance "0.0045730000"
  wire input 4 \A1_N
  wire $auto$rtlil.cc:3574:OrGate$952
  wire $auto$rtlil.cc:3574:OrGate$946
  wire $auto$rtlil.cc:3574:OrGate$940
  wire $auto$rtlil.cc:3572:AndGate$950
  wire $auto$rtlil.cc:3572:AndGate$944
  wire $auto$rtlil.cc:3572:AndGate$938
  wire $auto$rtlil.cc:3572:AndGate$934
  wire $auto$rtlil.cc:3571:NotGate$948
  wire $auto$rtlil.cc:3571:NotGate$942
  wire $auto$rtlil.cc:3571:NotGate$936
  wire $auto$rtlil.cc:3571:NotGate$932
  cell $specify2 $auto$liberty.cc:754:execute$956
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$955
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$954
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$953
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$947
    connect \Y $auto$rtlil.cc:3571:NotGate$948
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$941
    connect \Y $auto$rtlil.cc:3571:NotGate$942
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$935
    connect \Y $auto$rtlil.cc:3571:NotGate$936
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$931
    connect \Y $auto$rtlil.cc:3571:NotGate$932
    connect \A \B1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$951
    connect \Y $auto$rtlil.cc:3574:OrGate$952
    connect \B $auto$rtlil.cc:3572:AndGate$950
    connect \A $auto$rtlil.cc:3574:OrGate$946
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$945
    connect \Y $auto$rtlil.cc:3574:OrGate$946
    connect \B $auto$rtlil.cc:3572:AndGate$944
    connect \A $auto$rtlil.cc:3574:OrGate$940
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$939
    connect \Y $auto$rtlil.cc:3574:OrGate$940
    connect \B $auto$rtlil.cc:3572:AndGate$938
    connect \A $auto$rtlil.cc:3572:AndGate$934
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$949
    connect \Y $auto$rtlil.cc:3572:AndGate$950
    connect \B $auto$rtlil.cc:3571:NotGate$948
    connect \A \A2_N
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$943
    connect \Y $auto$rtlil.cc:3572:AndGate$944
    connect \B $auto$rtlil.cc:3571:NotGate$942
    connect \A \A2_N
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$937
    connect \Y $auto$rtlil.cc:3572:AndGate$938
    connect \B $auto$rtlil.cc:3571:NotGate$936
    connect \A \A1_N
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$933
    connect \Y $auto$rtlil.cc:3572:AndGate$934
    connect \B $auto$rtlil.cc:3571:NotGate$932
    connect \A \A1_N
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$952
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a2bb2oi_1
  wire output 3 \Y
  attribute \capacitance "0.0024190000"
  wire input 2 \B2
  attribute \capacitance "0.0023450000"
  wire input 1 \B1
  attribute \capacitance "0.0024790000"
  wire input 5 \A2_N
  attribute \capacitance "0.0023790000"
  wire input 4 \A1_N
  wire $auto$rtlil.cc:3574:OrGate$926
  wire $auto$rtlil.cc:3574:OrGate$920
  wire $auto$rtlil.cc:3574:OrGate$914
  wire $auto$rtlil.cc:3572:AndGate$924
  wire $auto$rtlil.cc:3572:AndGate$918
  wire $auto$rtlil.cc:3572:AndGate$912
  wire $auto$rtlil.cc:3572:AndGate$908
  wire $auto$rtlil.cc:3571:NotGate$922
  wire $auto$rtlil.cc:3571:NotGate$916
  wire $auto$rtlil.cc:3571:NotGate$910
  wire $auto$rtlil.cc:3571:NotGate$906
  cell $specify2 $auto$liberty.cc:754:execute$930
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$929
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$928
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$927
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$921
    connect \Y $auto$rtlil.cc:3571:NotGate$922
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$915
    connect \Y $auto$rtlil.cc:3571:NotGate$916
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$909
    connect \Y $auto$rtlil.cc:3571:NotGate$910
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$905
    connect \Y $auto$rtlil.cc:3571:NotGate$906
    connect \A \B1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$925
    connect \Y $auto$rtlil.cc:3574:OrGate$926
    connect \B $auto$rtlil.cc:3572:AndGate$924
    connect \A $auto$rtlil.cc:3574:OrGate$920
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$919
    connect \Y $auto$rtlil.cc:3574:OrGate$920
    connect \B $auto$rtlil.cc:3572:AndGate$918
    connect \A $auto$rtlil.cc:3574:OrGate$914
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$913
    connect \Y $auto$rtlil.cc:3574:OrGate$914
    connect \B $auto$rtlil.cc:3572:AndGate$912
    connect \A $auto$rtlil.cc:3572:AndGate$908
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$923
    connect \Y $auto$rtlil.cc:3572:AndGate$924
    connect \B $auto$rtlil.cc:3571:NotGate$922
    connect \A \A2_N
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$917
    connect \Y $auto$rtlil.cc:3572:AndGate$918
    connect \B $auto$rtlil.cc:3571:NotGate$916
    connect \A \A2_N
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$911
    connect \Y $auto$rtlil.cc:3572:AndGate$912
    connect \B $auto$rtlil.cc:3571:NotGate$910
    connect \A \A1_N
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$907
    connect \Y $auto$rtlil.cc:3572:AndGate$908
    connect \B $auto$rtlil.cc:3571:NotGate$906
    connect \A \A1_N
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$926
end
attribute \whitebox 1
attribute \area "20.019200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a2bb2o_4
  wire output 3 \X
  attribute \capacitance "0.0043600000"
  wire input 2 \B2
  attribute \capacitance "0.0047680000"
  wire input 1 \B1
  attribute \capacitance "0.0044270000"
  wire input 5 \A2_N
  attribute \capacitance "0.0049000000"
  wire input 4 \A1_N
  wire $auto$rtlil.cc:3574:OrGate$900
  wire $auto$rtlil.cc:3572:AndGate$898
  wire $auto$rtlil.cc:3572:AndGate$892
  wire $auto$rtlil.cc:3571:NotGate$896
  wire $auto$rtlil.cc:3571:NotGate$894
  cell $specify2 $auto$liberty.cc:754:execute$904
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$903
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$902
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$901
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$895
    connect \Y $auto$rtlil.cc:3571:NotGate$896
    connect \A \A2_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$893
    connect \Y $auto$rtlil.cc:3571:NotGate$894
    connect \A \A1_N
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$899
    connect \Y $auto$rtlil.cc:3574:OrGate$900
    connect \B $auto$rtlil.cc:3572:AndGate$898
    connect \A $auto$rtlil.cc:3572:AndGate$892
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$897
    connect \Y $auto$rtlil.cc:3572:AndGate$898
    connect \B $auto$rtlil.cc:3571:NotGate$896
    connect \A $auto$rtlil.cc:3571:NotGate$894
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$891
    connect \Y $auto$rtlil.cc:3572:AndGate$892
    connect \B \B2
    connect \A \B1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$900
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a2bb2o_2
  wire output 3 \X
  attribute \capacitance "0.0017960000"
  wire input 2 \B2
  attribute \capacitance "0.0017260000"
  wire input 1 \B1
  attribute \capacitance "0.0017070000"
  wire input 5 \A2_N
  attribute \capacitance "0.0016570000"
  wire input 4 \A1_N
  wire $auto$rtlil.cc:3574:OrGate$886
  wire $auto$rtlil.cc:3572:AndGate$884
  wire $auto$rtlil.cc:3572:AndGate$878
  wire $auto$rtlil.cc:3571:NotGate$882
  wire $auto$rtlil.cc:3571:NotGate$880
  cell $specify2 $auto$liberty.cc:754:execute$890
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$889
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$888
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$887
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$881
    connect \Y $auto$rtlil.cc:3571:NotGate$882
    connect \A \A2_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$879
    connect \Y $auto$rtlil.cc:3571:NotGate$880
    connect \A \A1_N
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$885
    connect \Y $auto$rtlil.cc:3574:OrGate$886
    connect \B $auto$rtlil.cc:3572:AndGate$884
    connect \A $auto$rtlil.cc:3572:AndGate$878
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$883
    connect \Y $auto$rtlil.cc:3572:AndGate$884
    connect \B $auto$rtlil.cc:3571:NotGate$882
    connect \A $auto$rtlil.cc:3571:NotGate$880
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$877
    connect \Y $auto$rtlil.cc:3572:AndGate$878
    connect \B \B2
    connect \A \B1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$886
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a2bb2o_1
  wire output 3 \X
  attribute \capacitance "0.0015660000"
  wire input 2 \B2
  attribute \capacitance "0.0014910000"
  wire input 1 \B1
  attribute \capacitance "0.0014370000"
  wire input 5 \A2_N
  attribute \capacitance "0.0013830000"
  wire input 4 \A1_N
  wire $auto$rtlil.cc:3574:OrGate$872
  wire $auto$rtlil.cc:3572:AndGate$870
  wire $auto$rtlil.cc:3572:AndGate$864
  wire $auto$rtlil.cc:3571:NotGate$868
  wire $auto$rtlil.cc:3571:NotGate$866
  cell $specify2 $auto$liberty.cc:754:execute$876
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$875
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$874
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$873
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$867
    connect \Y $auto$rtlil.cc:3571:NotGate$868
    connect \A \A2_N
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$865
    connect \Y $auto$rtlil.cc:3571:NotGate$866
    connect \A \A1_N
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$871
    connect \Y $auto$rtlil.cc:3574:OrGate$872
    connect \B $auto$rtlil.cc:3572:AndGate$870
    connect \A $auto$rtlil.cc:3572:AndGate$864
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$869
    connect \Y $auto$rtlil.cc:3572:AndGate$870
    connect \B $auto$rtlil.cc:3571:NotGate$868
    connect \A $auto$rtlil.cc:3571:NotGate$866
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$863
    connect \Y $auto$rtlil.cc:3572:AndGate$864
    connect \B \B2
    connect \A \B1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$872
end
attribute \whitebox 1
attribute \area "21.270400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a22oi_4
  wire output 5 \Y
  attribute \capacitance "0.0085430000"
  wire input 4 \B2
  attribute \capacitance "0.0083380000"
  wire input 3 \B1
  attribute \capacitance "0.0086170000"
  wire input 2 \A2
  attribute \capacitance "0.0083100000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$858
  wire $auto$rtlil.cc:3574:OrGate$850
  wire $auto$rtlil.cc:3574:OrGate$842
  wire $auto$rtlil.cc:3572:AndGate$856
  wire $auto$rtlil.cc:3572:AndGate$848
  wire $auto$rtlil.cc:3572:AndGate$840
  wire $auto$rtlil.cc:3572:AndGate$834
  wire $auto$rtlil.cc:3571:NotGate$854
  wire $auto$rtlil.cc:3571:NotGate$852
  wire $auto$rtlil.cc:3571:NotGate$846
  wire $auto$rtlil.cc:3571:NotGate$844
  wire $auto$rtlil.cc:3571:NotGate$838
  wire $auto$rtlil.cc:3571:NotGate$836
  wire $auto$rtlil.cc:3571:NotGate$832
  wire $auto$rtlil.cc:3571:NotGate$830
  cell $specify2 $auto$liberty.cc:754:execute$862
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$861
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$860
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$859
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$853
    connect \Y $auto$rtlil.cc:3571:NotGate$854
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$851
    connect \Y $auto$rtlil.cc:3571:NotGate$852
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$845
    connect \Y $auto$rtlil.cc:3571:NotGate$846
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$843
    connect \Y $auto$rtlil.cc:3571:NotGate$844
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$837
    connect \Y $auto$rtlil.cc:3571:NotGate$838
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$835
    connect \Y $auto$rtlil.cc:3571:NotGate$836
    connect \A \A1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$831
    connect \Y $auto$rtlil.cc:3571:NotGate$832
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$829
    connect \Y $auto$rtlil.cc:3571:NotGate$830
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$857
    connect \Y $auto$rtlil.cc:3574:OrGate$858
    connect \B $auto$rtlil.cc:3572:AndGate$856
    connect \A $auto$rtlil.cc:3574:OrGate$850
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$849
    connect \Y $auto$rtlil.cc:3574:OrGate$850
    connect \B $auto$rtlil.cc:3572:AndGate$848
    connect \A $auto$rtlil.cc:3574:OrGate$842
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$841
    connect \Y $auto$rtlil.cc:3574:OrGate$842
    connect \B $auto$rtlil.cc:3572:AndGate$840
    connect \A $auto$rtlil.cc:3572:AndGate$834
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$855
    connect \Y $auto$rtlil.cc:3572:AndGate$856
    connect \B $auto$rtlil.cc:3571:NotGate$854
    connect \A $auto$rtlil.cc:3571:NotGate$852
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$847
    connect \Y $auto$rtlil.cc:3572:AndGate$848
    connect \B $auto$rtlil.cc:3571:NotGate$846
    connect \A $auto$rtlil.cc:3571:NotGate$844
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$839
    connect \Y $auto$rtlil.cc:3572:AndGate$840
    connect \B $auto$rtlil.cc:3571:NotGate$838
    connect \A $auto$rtlil.cc:3571:NotGate$836
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$833
    connect \Y $auto$rtlil.cc:3572:AndGate$834
    connect \B $auto$rtlil.cc:3571:NotGate$832
    connect \A $auto$rtlil.cc:3571:NotGate$830
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$858
end
attribute \whitebox 1
attribute \area "12.512000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a22oi_2
  wire output 5 \Y
  attribute \capacitance "0.0042690000"
  wire input 4 \B2
  attribute \capacitance "0.0042340000"
  wire input 3 \B1
  attribute \capacitance "0.0043650000"
  wire input 2 \A2
  attribute \capacitance "0.0042620000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$824
  wire $auto$rtlil.cc:3574:OrGate$816
  wire $auto$rtlil.cc:3574:OrGate$808
  wire $auto$rtlil.cc:3572:AndGate$822
  wire $auto$rtlil.cc:3572:AndGate$814
  wire $auto$rtlil.cc:3572:AndGate$806
  wire $auto$rtlil.cc:3572:AndGate$800
  wire $auto$rtlil.cc:3571:NotGate$820
  wire $auto$rtlil.cc:3571:NotGate$818
  wire $auto$rtlil.cc:3571:NotGate$812
  wire $auto$rtlil.cc:3571:NotGate$810
  wire $auto$rtlil.cc:3571:NotGate$804
  wire $auto$rtlil.cc:3571:NotGate$802
  wire $auto$rtlil.cc:3571:NotGate$798
  wire $auto$rtlil.cc:3571:NotGate$796
  cell $specify2 $auto$liberty.cc:754:execute$828
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$827
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$826
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$825
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$819
    connect \Y $auto$rtlil.cc:3571:NotGate$820
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$817
    connect \Y $auto$rtlil.cc:3571:NotGate$818
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$811
    connect \Y $auto$rtlil.cc:3571:NotGate$812
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$809
    connect \Y $auto$rtlil.cc:3571:NotGate$810
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$803
    connect \Y $auto$rtlil.cc:3571:NotGate$804
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$801
    connect \Y $auto$rtlil.cc:3571:NotGate$802
    connect \A \A1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$797
    connect \Y $auto$rtlil.cc:3571:NotGate$798
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$795
    connect \Y $auto$rtlil.cc:3571:NotGate$796
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$823
    connect \Y $auto$rtlil.cc:3574:OrGate$824
    connect \B $auto$rtlil.cc:3572:AndGate$822
    connect \A $auto$rtlil.cc:3574:OrGate$816
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$815
    connect \Y $auto$rtlil.cc:3574:OrGate$816
    connect \B $auto$rtlil.cc:3572:AndGate$814
    connect \A $auto$rtlil.cc:3574:OrGate$808
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$807
    connect \Y $auto$rtlil.cc:3574:OrGate$808
    connect \B $auto$rtlil.cc:3572:AndGate$806
    connect \A $auto$rtlil.cc:3572:AndGate$800
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$821
    connect \Y $auto$rtlil.cc:3572:AndGate$822
    connect \B $auto$rtlil.cc:3571:NotGate$820
    connect \A $auto$rtlil.cc:3571:NotGate$818
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$813
    connect \Y $auto$rtlil.cc:3572:AndGate$814
    connect \B $auto$rtlil.cc:3571:NotGate$812
    connect \A $auto$rtlil.cc:3571:NotGate$810
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$805
    connect \Y $auto$rtlil.cc:3572:AndGate$806
    connect \B $auto$rtlil.cc:3571:NotGate$804
    connect \A $auto$rtlil.cc:3571:NotGate$802
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$799
    connect \Y $auto$rtlil.cc:3572:AndGate$800
    connect \B $auto$rtlil.cc:3571:NotGate$798
    connect \A $auto$rtlil.cc:3571:NotGate$796
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$824
end
attribute \whitebox 1
attribute \area "7.5072000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a22oi_1
  wire output 5 \Y
  attribute \capacitance "0.0023220000"
  wire input 4 \B2
  attribute \capacitance "0.0023420000"
  wire input 3 \B1
  attribute \capacitance "0.0023770000"
  wire input 2 \A2
  attribute \capacitance "0.0023600000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$790
  wire $auto$rtlil.cc:3574:OrGate$782
  wire $auto$rtlil.cc:3574:OrGate$774
  wire $auto$rtlil.cc:3572:AndGate$788
  wire $auto$rtlil.cc:3572:AndGate$780
  wire $auto$rtlil.cc:3572:AndGate$772
  wire $auto$rtlil.cc:3572:AndGate$766
  wire $auto$rtlil.cc:3571:NotGate$786
  wire $auto$rtlil.cc:3571:NotGate$784
  wire $auto$rtlil.cc:3571:NotGate$778
  wire $auto$rtlil.cc:3571:NotGate$776
  wire $auto$rtlil.cc:3571:NotGate$770
  wire $auto$rtlil.cc:3571:NotGate$768
  wire $auto$rtlil.cc:3571:NotGate$764
  wire $auto$rtlil.cc:3571:NotGate$762
  cell $specify2 $auto$liberty.cc:754:execute$794
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$793
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$792
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$791
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$785
    connect \Y $auto$rtlil.cc:3571:NotGate$786
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$783
    connect \Y $auto$rtlil.cc:3571:NotGate$784
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$777
    connect \Y $auto$rtlil.cc:3571:NotGate$778
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$775
    connect \Y $auto$rtlil.cc:3571:NotGate$776
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$769
    connect \Y $auto$rtlil.cc:3571:NotGate$770
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$767
    connect \Y $auto$rtlil.cc:3571:NotGate$768
    connect \A \A1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$763
    connect \Y $auto$rtlil.cc:3571:NotGate$764
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$761
    connect \Y $auto$rtlil.cc:3571:NotGate$762
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$789
    connect \Y $auto$rtlil.cc:3574:OrGate$790
    connect \B $auto$rtlil.cc:3572:AndGate$788
    connect \A $auto$rtlil.cc:3574:OrGate$782
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$781
    connect \Y $auto$rtlil.cc:3574:OrGate$782
    connect \B $auto$rtlil.cc:3572:AndGate$780
    connect \A $auto$rtlil.cc:3574:OrGate$774
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$773
    connect \Y $auto$rtlil.cc:3574:OrGate$774
    connect \B $auto$rtlil.cc:3572:AndGate$772
    connect \A $auto$rtlil.cc:3572:AndGate$766
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$787
    connect \Y $auto$rtlil.cc:3572:AndGate$788
    connect \B $auto$rtlil.cc:3571:NotGate$786
    connect \A $auto$rtlil.cc:3571:NotGate$784
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$779
    connect \Y $auto$rtlil.cc:3572:AndGate$780
    connect \B $auto$rtlil.cc:3571:NotGate$778
    connect \A $auto$rtlil.cc:3571:NotGate$776
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$771
    connect \Y $auto$rtlil.cc:3572:AndGate$772
    connect \B $auto$rtlil.cc:3571:NotGate$770
    connect \A $auto$rtlil.cc:3571:NotGate$768
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$765
    connect \Y $auto$rtlil.cc:3572:AndGate$766
    connect \B $auto$rtlil.cc:3571:NotGate$764
    connect \A $auto$rtlil.cc:3571:NotGate$762
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$790
end
attribute \whitebox 1
attribute \area "17.516800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a22o_4
  wire output 5 \X
  attribute \capacitance "0.0048580000"
  wire input 4 \B2
  attribute \capacitance "0.0043360000"
  wire input 3 \B1
  attribute \capacitance "0.0047870000"
  wire input 2 \A2
  attribute \capacitance "0.0043320000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$756
  wire $auto$rtlil.cc:3572:AndGate$754
  wire $auto$rtlil.cc:3572:AndGate$752
  cell $specify2 $auto$liberty.cc:754:execute$760
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$759
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$758
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$757
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$755
    connect \Y $auto$rtlil.cc:3574:OrGate$756
    connect \B $auto$rtlil.cc:3572:AndGate$754
    connect \A $auto$rtlil.cc:3572:AndGate$752
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$753
    connect \Y $auto$rtlil.cc:3572:AndGate$754
    connect \B \A2
    connect \A \A1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$751
    connect \Y $auto$rtlil.cc:3572:AndGate$752
    connect \B \B2
    connect \A \B1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$756
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a22o_2
  wire output 5 \X
  attribute \capacitance "0.0023200000"
  wire input 4 \B2
  attribute \capacitance "0.0023610000"
  wire input 3 \B1
  attribute \capacitance "0.0023740000"
  wire input 2 \A2
  attribute \capacitance "0.0023350000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$746
  wire $auto$rtlil.cc:3572:AndGate$744
  wire $auto$rtlil.cc:3572:AndGate$742
  cell $specify2 $auto$liberty.cc:754:execute$750
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$749
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$748
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$747
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$745
    connect \Y $auto$rtlil.cc:3574:OrGate$746
    connect \B $auto$rtlil.cc:3572:AndGate$744
    connect \A $auto$rtlil.cc:3572:AndGate$742
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$743
    connect \Y $auto$rtlil.cc:3572:AndGate$744
    connect \B \A2
    connect \A \A1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$741
    connect \Y $auto$rtlil.cc:3572:AndGate$742
    connect \B \B2
    connect \A \B1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$746
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a22o_1
  wire output 5 \X
  attribute \capacitance "0.0023240000"
  wire input 4 \B2
  attribute \capacitance "0.0023750000"
  wire input 3 \B1
  attribute \capacitance "0.0023920000"
  wire input 2 \A2
  attribute \capacitance "0.0023470000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$736
  wire $auto$rtlil.cc:3572:AndGate$734
  wire $auto$rtlil.cc:3572:AndGate$732
  cell $specify2 $auto$liberty.cc:754:execute$740
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$739
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$738
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$737
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$735
    connect \Y $auto$rtlil.cc:3574:OrGate$736
    connect \B $auto$rtlil.cc:3572:AndGate$734
    connect \A $auto$rtlil.cc:3572:AndGate$732
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$733
    connect \Y $auto$rtlil.cc:3572:AndGate$734
    connect \B \A2
    connect \A \A1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$731
    connect \Y $auto$rtlil.cc:3572:AndGate$732
    connect \B \B2
    connect \A \B1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$736
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a222oi_1
  wire output 5 \Y
  attribute \capacitance "0.0022990000"
  wire input 7 \C2
  attribute \capacitance "0.0022600000"
  wire input 6 \C1
  attribute \capacitance "0.0022960000"
  wire input 4 \B2
  attribute \capacitance "0.0022360000"
  wire input 3 \B1
  attribute \capacitance "0.0022470000"
  wire input 2 \A2
  attribute \capacitance "0.0022100000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$724
  wire $auto$rtlil.cc:3574:OrGate$712
  wire $auto$rtlil.cc:3574:OrGate$700
  wire $auto$rtlil.cc:3574:OrGate$688
  wire $auto$rtlil.cc:3574:OrGate$676
  wire $auto$rtlil.cc:3574:OrGate$664
  wire $auto$rtlil.cc:3574:OrGate$652
  wire $auto$rtlil.cc:3572:AndGate$722
  wire $auto$rtlil.cc:3572:AndGate$718
  wire $auto$rtlil.cc:3572:AndGate$710
  wire $auto$rtlil.cc:3572:AndGate$706
  wire $auto$rtlil.cc:3572:AndGate$698
  wire $auto$rtlil.cc:3572:AndGate$694
  wire $auto$rtlil.cc:3572:AndGate$686
  wire $auto$rtlil.cc:3572:AndGate$682
  wire $auto$rtlil.cc:3572:AndGate$674
  wire $auto$rtlil.cc:3572:AndGate$670
  wire $auto$rtlil.cc:3572:AndGate$662
  wire $auto$rtlil.cc:3572:AndGate$658
  wire $auto$rtlil.cc:3572:AndGate$650
  wire $auto$rtlil.cc:3572:AndGate$646
  wire $auto$rtlil.cc:3572:AndGate$640
  wire $auto$rtlil.cc:3572:AndGate$636
  wire $auto$rtlil.cc:3571:NotGate$720
  wire $auto$rtlil.cc:3571:NotGate$716
  wire $auto$rtlil.cc:3571:NotGate$714
  wire $auto$rtlil.cc:3571:NotGate$708
  wire $auto$rtlil.cc:3571:NotGate$704
  wire $auto$rtlil.cc:3571:NotGate$702
  wire $auto$rtlil.cc:3571:NotGate$696
  wire $auto$rtlil.cc:3571:NotGate$692
  wire $auto$rtlil.cc:3571:NotGate$690
  wire $auto$rtlil.cc:3571:NotGate$684
  wire $auto$rtlil.cc:3571:NotGate$680
  wire $auto$rtlil.cc:3571:NotGate$678
  wire $auto$rtlil.cc:3571:NotGate$672
  wire $auto$rtlil.cc:3571:NotGate$668
  wire $auto$rtlil.cc:3571:NotGate$666
  wire $auto$rtlil.cc:3571:NotGate$660
  wire $auto$rtlil.cc:3571:NotGate$656
  wire $auto$rtlil.cc:3571:NotGate$654
  wire $auto$rtlil.cc:3571:NotGate$648
  wire $auto$rtlil.cc:3571:NotGate$644
  wire $auto$rtlil.cc:3571:NotGate$642
  wire $auto$rtlil.cc:3571:NotGate$638
  wire $auto$rtlil.cc:3571:NotGate$634
  wire $auto$rtlil.cc:3571:NotGate$632
  cell $specify2 $auto$liberty.cc:754:execute$730
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$729
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$728
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$727
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$726
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$725
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$719
    connect \Y $auto$rtlil.cc:3571:NotGate$720
    connect \A \C2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$715
    connect \Y $auto$rtlil.cc:3571:NotGate$716
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$713
    connect \Y $auto$rtlil.cc:3571:NotGate$714
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$707
    connect \Y $auto$rtlil.cc:3571:NotGate$708
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$703
    connect \Y $auto$rtlil.cc:3571:NotGate$704
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$701
    connect \Y $auto$rtlil.cc:3571:NotGate$702
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$695
    connect \Y $auto$rtlil.cc:3571:NotGate$696
    connect \A \C2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$691
    connect \Y $auto$rtlil.cc:3571:NotGate$692
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$689
    connect \Y $auto$rtlil.cc:3571:NotGate$690
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$683
    connect \Y $auto$rtlil.cc:3571:NotGate$684
    connect \A \C2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$679
    connect \Y $auto$rtlil.cc:3571:NotGate$680
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$677
    connect \Y $auto$rtlil.cc:3571:NotGate$678
    connect \A \A1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$671
    connect \Y $auto$rtlil.cc:3571:NotGate$672
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$667
    connect \Y $auto$rtlil.cc:3571:NotGate$668
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$665
    connect \Y $auto$rtlil.cc:3571:NotGate$666
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$659
    connect \Y $auto$rtlil.cc:3571:NotGate$660
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$655
    connect \Y $auto$rtlil.cc:3571:NotGate$656
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$653
    connect \Y $auto$rtlil.cc:3571:NotGate$654
    connect \A \A1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$647
    connect \Y $auto$rtlil.cc:3571:NotGate$648
    connect \A \C2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$643
    connect \Y $auto$rtlil.cc:3571:NotGate$644
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$641
    connect \Y $auto$rtlil.cc:3571:NotGate$642
    connect \A \A1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$637
    connect \Y $auto$rtlil.cc:3571:NotGate$638
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$633
    connect \Y $auto$rtlil.cc:3571:NotGate$634
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$631
    connect \Y $auto$rtlil.cc:3571:NotGate$632
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$723
    connect \Y $auto$rtlil.cc:3574:OrGate$724
    connect \B $auto$rtlil.cc:3572:AndGate$722
    connect \A $auto$rtlil.cc:3574:OrGate$712
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$711
    connect \Y $auto$rtlil.cc:3574:OrGate$712
    connect \B $auto$rtlil.cc:3572:AndGate$710
    connect \A $auto$rtlil.cc:3574:OrGate$700
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$699
    connect \Y $auto$rtlil.cc:3574:OrGate$700
    connect \B $auto$rtlil.cc:3572:AndGate$698
    connect \A $auto$rtlil.cc:3574:OrGate$688
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$687
    connect \Y $auto$rtlil.cc:3574:OrGate$688
    connect \B $auto$rtlil.cc:3572:AndGate$686
    connect \A $auto$rtlil.cc:3574:OrGate$676
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$675
    connect \Y $auto$rtlil.cc:3574:OrGate$676
    connect \B $auto$rtlil.cc:3572:AndGate$674
    connect \A $auto$rtlil.cc:3574:OrGate$664
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$663
    connect \Y $auto$rtlil.cc:3574:OrGate$664
    connect \B $auto$rtlil.cc:3572:AndGate$662
    connect \A $auto$rtlil.cc:3574:OrGate$652
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$651
    connect \Y $auto$rtlil.cc:3574:OrGate$652
    connect \B $auto$rtlil.cc:3572:AndGate$650
    connect \A $auto$rtlil.cc:3572:AndGate$640
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$721
    connect \Y $auto$rtlil.cc:3572:AndGate$722
    connect \B $auto$rtlil.cc:3571:NotGate$720
    connect \A $auto$rtlil.cc:3572:AndGate$718
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$717
    connect \Y $auto$rtlil.cc:3572:AndGate$718
    connect \B $auto$rtlil.cc:3571:NotGate$716
    connect \A $auto$rtlil.cc:3571:NotGate$714
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$709
    connect \Y $auto$rtlil.cc:3572:AndGate$710
    connect \B $auto$rtlil.cc:3571:NotGate$708
    connect \A $auto$rtlil.cc:3572:AndGate$706
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$705
    connect \Y $auto$rtlil.cc:3572:AndGate$706
    connect \B $auto$rtlil.cc:3571:NotGate$704
    connect \A $auto$rtlil.cc:3571:NotGate$702
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$697
    connect \Y $auto$rtlil.cc:3572:AndGate$698
    connect \B $auto$rtlil.cc:3571:NotGate$696
    connect \A $auto$rtlil.cc:3572:AndGate$694
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$693
    connect \Y $auto$rtlil.cc:3572:AndGate$694
    connect \B $auto$rtlil.cc:3571:NotGate$692
    connect \A $auto$rtlil.cc:3571:NotGate$690
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$685
    connect \Y $auto$rtlil.cc:3572:AndGate$686
    connect \B $auto$rtlil.cc:3571:NotGate$684
    connect \A $auto$rtlil.cc:3572:AndGate$682
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$681
    connect \Y $auto$rtlil.cc:3572:AndGate$682
    connect \B $auto$rtlil.cc:3571:NotGate$680
    connect \A $auto$rtlil.cc:3571:NotGate$678
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$673
    connect \Y $auto$rtlil.cc:3572:AndGate$674
    connect \B $auto$rtlil.cc:3571:NotGate$672
    connect \A $auto$rtlil.cc:3572:AndGate$670
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$669
    connect \Y $auto$rtlil.cc:3572:AndGate$670
    connect \B $auto$rtlil.cc:3571:NotGate$668
    connect \A $auto$rtlil.cc:3571:NotGate$666
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$661
    connect \Y $auto$rtlil.cc:3572:AndGate$662
    connect \B $auto$rtlil.cc:3571:NotGate$660
    connect \A $auto$rtlil.cc:3572:AndGate$658
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$657
    connect \Y $auto$rtlil.cc:3572:AndGate$658
    connect \B $auto$rtlil.cc:3571:NotGate$656
    connect \A $auto$rtlil.cc:3571:NotGate$654
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$649
    connect \Y $auto$rtlil.cc:3572:AndGate$650
    connect \B $auto$rtlil.cc:3571:NotGate$648
    connect \A $auto$rtlil.cc:3572:AndGate$646
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$645
    connect \Y $auto$rtlil.cc:3572:AndGate$646
    connect \B $auto$rtlil.cc:3571:NotGate$644
    connect \A $auto$rtlil.cc:3571:NotGate$642
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$639
    connect \Y $auto$rtlil.cc:3572:AndGate$640
    connect \B $auto$rtlil.cc:3571:NotGate$638
    connect \A $auto$rtlil.cc:3572:AndGate$636
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$635
    connect \Y $auto$rtlil.cc:3572:AndGate$636
    connect \B $auto$rtlil.cc:3571:NotGate$634
    connect \A $auto$rtlil.cc:3571:NotGate$632
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$724
end
attribute \whitebox 1
attribute \area "26.275200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a221oi_4
  wire output 5 \Y
  attribute \capacitance "0.0084180000"
  wire input 6 \C1
  attribute \capacitance "0.0088370000"
  wire input 4 \B2
  attribute \capacitance "0.0083010000"
  wire input 3 \B1
  attribute \capacitance "0.0091650000"
  wire input 2 \A2
  attribute \capacitance "0.0084210000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$625
  wire $auto$rtlil.cc:3574:OrGate$613
  wire $auto$rtlil.cc:3574:OrGate$601
  wire $auto$rtlil.cc:3572:AndGate$623
  wire $auto$rtlil.cc:3572:AndGate$619
  wire $auto$rtlil.cc:3572:AndGate$611
  wire $auto$rtlil.cc:3572:AndGate$607
  wire $auto$rtlil.cc:3572:AndGate$599
  wire $auto$rtlil.cc:3572:AndGate$595
  wire $auto$rtlil.cc:3572:AndGate$589
  wire $auto$rtlil.cc:3572:AndGate$585
  wire $auto$rtlil.cc:3571:NotGate$621
  wire $auto$rtlil.cc:3571:NotGate$617
  wire $auto$rtlil.cc:3571:NotGate$615
  wire $auto$rtlil.cc:3571:NotGate$609
  wire $auto$rtlil.cc:3571:NotGate$605
  wire $auto$rtlil.cc:3571:NotGate$603
  wire $auto$rtlil.cc:3571:NotGate$597
  wire $auto$rtlil.cc:3571:NotGate$593
  wire $auto$rtlil.cc:3571:NotGate$591
  wire $auto$rtlil.cc:3571:NotGate$587
  wire $auto$rtlil.cc:3571:NotGate$583
  wire $auto$rtlil.cc:3571:NotGate$581
  cell $specify2 $auto$liberty.cc:754:execute$630
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$629
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$628
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$627
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$626
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$620
    connect \Y $auto$rtlil.cc:3571:NotGate$621
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$616
    connect \Y $auto$rtlil.cc:3571:NotGate$617
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$614
    connect \Y $auto$rtlil.cc:3571:NotGate$615
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$608
    connect \Y $auto$rtlil.cc:3571:NotGate$609
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$604
    connect \Y $auto$rtlil.cc:3571:NotGate$605
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$602
    connect \Y $auto$rtlil.cc:3571:NotGate$603
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$596
    connect \Y $auto$rtlil.cc:3571:NotGate$597
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$592
    connect \Y $auto$rtlil.cc:3571:NotGate$593
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$590
    connect \Y $auto$rtlil.cc:3571:NotGate$591
    connect \A \A1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$586
    connect \Y $auto$rtlil.cc:3571:NotGate$587
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$582
    connect \Y $auto$rtlil.cc:3571:NotGate$583
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$580
    connect \Y $auto$rtlil.cc:3571:NotGate$581
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$624
    connect \Y $auto$rtlil.cc:3574:OrGate$625
    connect \B $auto$rtlil.cc:3572:AndGate$623
    connect \A $auto$rtlil.cc:3574:OrGate$613
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$612
    connect \Y $auto$rtlil.cc:3574:OrGate$613
    connect \B $auto$rtlil.cc:3572:AndGate$611
    connect \A $auto$rtlil.cc:3574:OrGate$601
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$600
    connect \Y $auto$rtlil.cc:3574:OrGate$601
    connect \B $auto$rtlil.cc:3572:AndGate$599
    connect \A $auto$rtlil.cc:3572:AndGate$589
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$622
    connect \Y $auto$rtlil.cc:3572:AndGate$623
    connect \B $auto$rtlil.cc:3571:NotGate$621
    connect \A $auto$rtlil.cc:3572:AndGate$619
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$618
    connect \Y $auto$rtlil.cc:3572:AndGate$619
    connect \B $auto$rtlil.cc:3571:NotGate$617
    connect \A $auto$rtlil.cc:3571:NotGate$615
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$610
    connect \Y $auto$rtlil.cc:3572:AndGate$611
    connect \B $auto$rtlil.cc:3571:NotGate$609
    connect \A $auto$rtlil.cc:3572:AndGate$607
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$606
    connect \Y $auto$rtlil.cc:3572:AndGate$607
    connect \B $auto$rtlil.cc:3571:NotGate$605
    connect \A $auto$rtlil.cc:3571:NotGate$603
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$598
    connect \Y $auto$rtlil.cc:3572:AndGate$599
    connect \B $auto$rtlil.cc:3571:NotGate$597
    connect \A $auto$rtlil.cc:3572:AndGate$595
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$594
    connect \Y $auto$rtlil.cc:3572:AndGate$595
    connect \B $auto$rtlil.cc:3571:NotGate$593
    connect \A $auto$rtlil.cc:3571:NotGate$591
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$588
    connect \Y $auto$rtlil.cc:3572:AndGate$589
    connect \B $auto$rtlil.cc:3571:NotGate$587
    connect \A $auto$rtlil.cc:3572:AndGate$585
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$584
    connect \Y $auto$rtlil.cc:3572:AndGate$585
    connect \B $auto$rtlil.cc:3571:NotGate$583
    connect \A $auto$rtlil.cc:3571:NotGate$581
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$625
end
attribute \whitebox 1
attribute \area "15.014400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a221oi_2
  wire output 5 \Y
  attribute \capacitance "0.0042930000"
  wire input 6 \C1
  attribute \capacitance "0.0047580000"
  wire input 4 \B2
  attribute \capacitance "0.0042760000"
  wire input 3 \B1
  attribute \capacitance "0.0047660000"
  wire input 2 \A2
  attribute \capacitance "0.0043060000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$574
  wire $auto$rtlil.cc:3574:OrGate$562
  wire $auto$rtlil.cc:3574:OrGate$550
  wire $auto$rtlil.cc:3572:AndGate$572
  wire $auto$rtlil.cc:3572:AndGate$568
  wire $auto$rtlil.cc:3572:AndGate$560
  wire $auto$rtlil.cc:3572:AndGate$556
  wire $auto$rtlil.cc:3572:AndGate$548
  wire $auto$rtlil.cc:3572:AndGate$544
  wire $auto$rtlil.cc:3572:AndGate$538
  wire $auto$rtlil.cc:3572:AndGate$534
  wire $auto$rtlil.cc:3571:NotGate$570
  wire $auto$rtlil.cc:3571:NotGate$566
  wire $auto$rtlil.cc:3571:NotGate$564
  wire $auto$rtlil.cc:3571:NotGate$558
  wire $auto$rtlil.cc:3571:NotGate$554
  wire $auto$rtlil.cc:3571:NotGate$552
  wire $auto$rtlil.cc:3571:NotGate$546
  wire $auto$rtlil.cc:3571:NotGate$542
  wire $auto$rtlil.cc:3571:NotGate$540
  wire $auto$rtlil.cc:3571:NotGate$536
  wire $auto$rtlil.cc:3571:NotGate$532
  wire $auto$rtlil.cc:3571:NotGate$530
  cell $specify2 $auto$liberty.cc:754:execute$579
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$578
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$577
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$576
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$575
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$569
    connect \Y $auto$rtlil.cc:3571:NotGate$570
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$565
    connect \Y $auto$rtlil.cc:3571:NotGate$566
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$563
    connect \Y $auto$rtlil.cc:3571:NotGate$564
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$557
    connect \Y $auto$rtlil.cc:3571:NotGate$558
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$553
    connect \Y $auto$rtlil.cc:3571:NotGate$554
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$551
    connect \Y $auto$rtlil.cc:3571:NotGate$552
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$545
    connect \Y $auto$rtlil.cc:3571:NotGate$546
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$541
    connect \Y $auto$rtlil.cc:3571:NotGate$542
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$539
    connect \Y $auto$rtlil.cc:3571:NotGate$540
    connect \A \A1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$535
    connect \Y $auto$rtlil.cc:3571:NotGate$536
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$531
    connect \Y $auto$rtlil.cc:3571:NotGate$532
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$529
    connect \Y $auto$rtlil.cc:3571:NotGate$530
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$573
    connect \Y $auto$rtlil.cc:3574:OrGate$574
    connect \B $auto$rtlil.cc:3572:AndGate$572
    connect \A $auto$rtlil.cc:3574:OrGate$562
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$561
    connect \Y $auto$rtlil.cc:3574:OrGate$562
    connect \B $auto$rtlil.cc:3572:AndGate$560
    connect \A $auto$rtlil.cc:3574:OrGate$550
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$549
    connect \Y $auto$rtlil.cc:3574:OrGate$550
    connect \B $auto$rtlil.cc:3572:AndGate$548
    connect \A $auto$rtlil.cc:3572:AndGate$538
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$571
    connect \Y $auto$rtlil.cc:3572:AndGate$572
    connect \B $auto$rtlil.cc:3571:NotGate$570
    connect \A $auto$rtlil.cc:3572:AndGate$568
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$567
    connect \Y $auto$rtlil.cc:3572:AndGate$568
    connect \B $auto$rtlil.cc:3571:NotGate$566
    connect \A $auto$rtlil.cc:3571:NotGate$564
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$559
    connect \Y $auto$rtlil.cc:3572:AndGate$560
    connect \B $auto$rtlil.cc:3571:NotGate$558
    connect \A $auto$rtlil.cc:3572:AndGate$556
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$555
    connect \Y $auto$rtlil.cc:3572:AndGate$556
    connect \B $auto$rtlil.cc:3571:NotGate$554
    connect \A $auto$rtlil.cc:3571:NotGate$552
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$547
    connect \Y $auto$rtlil.cc:3572:AndGate$548
    connect \B $auto$rtlil.cc:3571:NotGate$546
    connect \A $auto$rtlil.cc:3572:AndGate$544
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$543
    connect \Y $auto$rtlil.cc:3572:AndGate$544
    connect \B $auto$rtlil.cc:3571:NotGate$542
    connect \A $auto$rtlil.cc:3571:NotGate$540
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$537
    connect \Y $auto$rtlil.cc:3572:AndGate$538
    connect \B $auto$rtlil.cc:3571:NotGate$536
    connect \A $auto$rtlil.cc:3572:AndGate$534
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$533
    connect \Y $auto$rtlil.cc:3572:AndGate$534
    connect \B $auto$rtlil.cc:3571:NotGate$532
    connect \A $auto$rtlil.cc:3571:NotGate$530
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$574
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a221oi_1
  wire output 5 \Y
  attribute \capacitance "0.0022490000"
  wire input 6 \C1
  attribute \capacitance "0.0023440000"
  wire input 4 \B2
  attribute \capacitance "0.0023250000"
  wire input 3 \B1
  attribute \capacitance "0.0023040000"
  wire input 2 \A2
  attribute \capacitance "0.0023110000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$523
  wire $auto$rtlil.cc:3574:OrGate$511
  wire $auto$rtlil.cc:3574:OrGate$499
  wire $auto$rtlil.cc:3572:AndGate$521
  wire $auto$rtlil.cc:3572:AndGate$517
  wire $auto$rtlil.cc:3572:AndGate$509
  wire $auto$rtlil.cc:3572:AndGate$505
  wire $auto$rtlil.cc:3572:AndGate$497
  wire $auto$rtlil.cc:3572:AndGate$493
  wire $auto$rtlil.cc:3572:AndGate$487
  wire $auto$rtlil.cc:3572:AndGate$483
  wire $auto$rtlil.cc:3571:NotGate$519
  wire $auto$rtlil.cc:3571:NotGate$515
  wire $auto$rtlil.cc:3571:NotGate$513
  wire $auto$rtlil.cc:3571:NotGate$507
  wire $auto$rtlil.cc:3571:NotGate$503
  wire $auto$rtlil.cc:3571:NotGate$501
  wire $auto$rtlil.cc:3571:NotGate$495
  wire $auto$rtlil.cc:3571:NotGate$491
  wire $auto$rtlil.cc:3571:NotGate$489
  wire $auto$rtlil.cc:3571:NotGate$485
  wire $auto$rtlil.cc:3571:NotGate$481
  wire $auto$rtlil.cc:3571:NotGate$479
  cell $specify2 $auto$liberty.cc:754:execute$528
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$527
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$526
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$525
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$524
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$518
    connect \Y $auto$rtlil.cc:3571:NotGate$519
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$514
    connect \Y $auto$rtlil.cc:3571:NotGate$515
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$512
    connect \Y $auto$rtlil.cc:3571:NotGate$513
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$506
    connect \Y $auto$rtlil.cc:3571:NotGate$507
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$502
    connect \Y $auto$rtlil.cc:3571:NotGate$503
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$500
    connect \Y $auto$rtlil.cc:3571:NotGate$501
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$494
    connect \Y $auto$rtlil.cc:3571:NotGate$495
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$490
    connect \Y $auto$rtlil.cc:3571:NotGate$491
    connect \A \B2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$488
    connect \Y $auto$rtlil.cc:3571:NotGate$489
    connect \A \A1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$484
    connect \Y $auto$rtlil.cc:3571:NotGate$485
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$480
    connect \Y $auto$rtlil.cc:3571:NotGate$481
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$478
    connect \Y $auto$rtlil.cc:3571:NotGate$479
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$522
    connect \Y $auto$rtlil.cc:3574:OrGate$523
    connect \B $auto$rtlil.cc:3572:AndGate$521
    connect \A $auto$rtlil.cc:3574:OrGate$511
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$510
    connect \Y $auto$rtlil.cc:3574:OrGate$511
    connect \B $auto$rtlil.cc:3572:AndGate$509
    connect \A $auto$rtlil.cc:3574:OrGate$499
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$498
    connect \Y $auto$rtlil.cc:3574:OrGate$499
    connect \B $auto$rtlil.cc:3572:AndGate$497
    connect \A $auto$rtlil.cc:3572:AndGate$487
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$520
    connect \Y $auto$rtlil.cc:3572:AndGate$521
    connect \B $auto$rtlil.cc:3571:NotGate$519
    connect \A $auto$rtlil.cc:3572:AndGate$517
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$516
    connect \Y $auto$rtlil.cc:3572:AndGate$517
    connect \B $auto$rtlil.cc:3571:NotGate$515
    connect \A $auto$rtlil.cc:3571:NotGate$513
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$508
    connect \Y $auto$rtlil.cc:3572:AndGate$509
    connect \B $auto$rtlil.cc:3571:NotGate$507
    connect \A $auto$rtlil.cc:3572:AndGate$505
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$504
    connect \Y $auto$rtlil.cc:3572:AndGate$505
    connect \B $auto$rtlil.cc:3571:NotGate$503
    connect \A $auto$rtlil.cc:3571:NotGate$501
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$496
    connect \Y $auto$rtlil.cc:3572:AndGate$497
    connect \B $auto$rtlil.cc:3571:NotGate$495
    connect \A $auto$rtlil.cc:3572:AndGate$493
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$492
    connect \Y $auto$rtlil.cc:3572:AndGate$493
    connect \B $auto$rtlil.cc:3571:NotGate$491
    connect \A $auto$rtlil.cc:3571:NotGate$489
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$486
    connect \Y $auto$rtlil.cc:3572:AndGate$487
    connect \B $auto$rtlil.cc:3571:NotGate$485
    connect \A $auto$rtlil.cc:3572:AndGate$483
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$482
    connect \Y $auto$rtlil.cc:3572:AndGate$483
    connect \B $auto$rtlil.cc:3571:NotGate$481
    connect \A $auto$rtlil.cc:3571:NotGate$479
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$523
end
attribute \whitebox 1
attribute \area "21.270400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a221o_4
  wire output 5 \X
  attribute \capacitance "0.0043110000"
  wire input 6 \C1
  attribute \capacitance "0.0042700000"
  wire input 4 \B2
  attribute \capacitance "0.0042340000"
  wire input 3 \B1
  attribute \capacitance "0.0043610000"
  wire input 2 \A2
  attribute \capacitance "0.0044890000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$472
  wire $auto$rtlil.cc:3574:OrGate$470
  wire $auto$rtlil.cc:3572:AndGate$468
  wire $auto$rtlil.cc:3572:AndGate$466
  cell $specify2 $auto$liberty.cc:754:execute$477
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$476
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$475
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$474
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$473
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$471
    connect \Y $auto$rtlil.cc:3574:OrGate$472
    connect \B \C1
    connect \A $auto$rtlil.cc:3574:OrGate$470
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$469
    connect \Y $auto$rtlil.cc:3574:OrGate$470
    connect \B $auto$rtlil.cc:3572:AndGate$468
    connect \A $auto$rtlil.cc:3572:AndGate$466
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$467
    connect \Y $auto$rtlil.cc:3572:AndGate$468
    connect \B \A2
    connect \A \A1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$465
    connect \Y $auto$rtlil.cc:3572:AndGate$466
    connect \B \B2
    connect \A \B1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$472
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a221o_2
  wire output 5 \X
  attribute \capacitance "0.0022570000"
  wire input 6 \C1
  attribute \capacitance "0.0023600000"
  wire input 4 \B2
  attribute \capacitance "0.0023460000"
  wire input 3 \B1
  attribute \capacitance "0.0023440000"
  wire input 2 \A2
  attribute \capacitance "0.0023270000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$459
  wire $auto$rtlil.cc:3574:OrGate$457
  wire $auto$rtlil.cc:3572:AndGate$455
  wire $auto$rtlil.cc:3572:AndGate$453
  cell $specify2 $auto$liberty.cc:754:execute$464
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$463
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$462
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$461
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$460
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$458
    connect \Y $auto$rtlil.cc:3574:OrGate$459
    connect \B \C1
    connect \A $auto$rtlil.cc:3574:OrGate$457
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$456
    connect \Y $auto$rtlil.cc:3574:OrGate$457
    connect \B $auto$rtlil.cc:3572:AndGate$455
    connect \A $auto$rtlil.cc:3572:AndGate$453
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$454
    connect \Y $auto$rtlil.cc:3572:AndGate$455
    connect \B \A2
    connect \A \A1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$452
    connect \Y $auto$rtlil.cc:3572:AndGate$453
    connect \B \B2
    connect \A \B1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$459
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a221o_1
  wire output 5 \X
  attribute \capacitance "0.0022730000"
  wire input 6 \C1
  attribute \capacitance "0.0023670000"
  wire input 4 \B2
  attribute \capacitance "0.0023610000"
  wire input 3 \B1
  attribute \capacitance "0.0023540000"
  wire input 2 \A2
  attribute \capacitance "0.0023420000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$446
  wire $auto$rtlil.cc:3574:OrGate$444
  wire $auto$rtlil.cc:3572:AndGate$442
  wire $auto$rtlil.cc:3572:AndGate$440
  cell $specify2 $auto$liberty.cc:754:execute$451
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$450
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$449
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$448
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$447
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$445
    connect \Y $auto$rtlil.cc:3574:OrGate$446
    connect \B \C1
    connect \A $auto$rtlil.cc:3574:OrGate$444
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$443
    connect \Y $auto$rtlil.cc:3574:OrGate$444
    connect \B $auto$rtlil.cc:3572:AndGate$442
    connect \A $auto$rtlil.cc:3572:AndGate$440
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$441
    connect \Y $auto$rtlil.cc:3572:AndGate$442
    connect \B \A2
    connect \A \A1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$439
    connect \Y $auto$rtlil.cc:3572:AndGate$440
    connect \B \B2
    connect \A \B1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$446
end
attribute \whitebox 1
attribute \area "16.265600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a21oi_4
  wire output 4 \Y
  attribute \capacitance "0.0085960000"
  wire input 3 \B1
  attribute \capacitance "0.0092380000"
  wire input 2 \A2
  attribute \capacitance "0.0085710000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$435
  wire $auto$rtlil.cc:3572:AndGate$433
  wire $auto$rtlil.cc:3572:AndGate$427
  wire $auto$rtlil.cc:3571:NotGate$431
  wire $auto$rtlil.cc:3571:NotGate$429
  wire $auto$rtlil.cc:3571:NotGate$425
  wire $auto$rtlil.cc:3571:NotGate$423
  cell $specify2 $auto$liberty.cc:754:execute$438
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$437
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$436
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$430
    connect \Y $auto$rtlil.cc:3571:NotGate$431
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$428
    connect \Y $auto$rtlil.cc:3571:NotGate$429
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$424
    connect \Y $auto$rtlil.cc:3571:NotGate$425
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$422
    connect \Y $auto$rtlil.cc:3571:NotGate$423
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$434
    connect \Y $auto$rtlil.cc:3574:OrGate$435
    connect \B $auto$rtlil.cc:3572:AndGate$433
    connect \A $auto$rtlil.cc:3572:AndGate$427
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$432
    connect \Y $auto$rtlil.cc:3572:AndGate$433
    connect \B $auto$rtlil.cc:3571:NotGate$431
    connect \A $auto$rtlil.cc:3571:NotGate$429
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$426
    connect \Y $auto$rtlil.cc:3572:AndGate$427
    connect \B $auto$rtlil.cc:3571:NotGate$425
    connect \A $auto$rtlil.cc:3571:NotGate$423
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$435
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a21oi_2
  wire output 4 \Y
  attribute \capacitance "0.0044130000"
  wire input 3 \B1
  attribute \capacitance "0.0048300000"
  wire input 2 \A2
  attribute \capacitance "0.0044430000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$418
  wire $auto$rtlil.cc:3572:AndGate$416
  wire $auto$rtlil.cc:3572:AndGate$410
  wire $auto$rtlil.cc:3571:NotGate$414
  wire $auto$rtlil.cc:3571:NotGate$412
  wire $auto$rtlil.cc:3571:NotGate$408
  wire $auto$rtlil.cc:3571:NotGate$406
  cell $specify2 $auto$liberty.cc:754:execute$421
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$420
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$419
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$413
    connect \Y $auto$rtlil.cc:3571:NotGate$414
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$411
    connect \Y $auto$rtlil.cc:3571:NotGate$412
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$407
    connect \Y $auto$rtlil.cc:3571:NotGate$408
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$405
    connect \Y $auto$rtlil.cc:3571:NotGate$406
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$417
    connect \Y $auto$rtlil.cc:3574:OrGate$418
    connect \B $auto$rtlil.cc:3572:AndGate$416
    connect \A $auto$rtlil.cc:3572:AndGate$410
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$415
    connect \Y $auto$rtlil.cc:3572:AndGate$416
    connect \B $auto$rtlil.cc:3571:NotGate$414
    connect \A $auto$rtlil.cc:3571:NotGate$412
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$409
    connect \Y $auto$rtlil.cc:3572:AndGate$410
    connect \B $auto$rtlil.cc:3571:NotGate$408
    connect \A $auto$rtlil.cc:3571:NotGate$406
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$418
end
attribute \whitebox 1
attribute \area "5.0048000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a21oi_1
  wire output 4 \Y
  attribute \capacitance "0.0023230000"
  wire input 3 \B1
  attribute \capacitance "0.0023210000"
  wire input 2 \A2
  attribute \capacitance "0.0023520000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$401
  wire $auto$rtlil.cc:3572:AndGate$399
  wire $auto$rtlil.cc:3572:AndGate$393
  wire $auto$rtlil.cc:3571:NotGate$397
  wire $auto$rtlil.cc:3571:NotGate$395
  wire $auto$rtlil.cc:3571:NotGate$391
  wire $auto$rtlil.cc:3571:NotGate$389
  cell $specify2 $auto$liberty.cc:754:execute$404
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$403
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$402
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$396
    connect \Y $auto$rtlil.cc:3571:NotGate$397
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$394
    connect \Y $auto$rtlil.cc:3571:NotGate$395
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$390
    connect \Y $auto$rtlil.cc:3571:NotGate$391
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$388
    connect \Y $auto$rtlil.cc:3571:NotGate$389
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$400
    connect \Y $auto$rtlil.cc:3574:OrGate$401
    connect \B $auto$rtlil.cc:3572:AndGate$399
    connect \A $auto$rtlil.cc:3572:AndGate$393
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$398
    connect \Y $auto$rtlil.cc:3572:AndGate$399
    connect \B $auto$rtlil.cc:3571:NotGate$397
    connect \A $auto$rtlil.cc:3571:NotGate$395
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$392
    connect \Y $auto$rtlil.cc:3572:AndGate$393
    connect \B $auto$rtlil.cc:3571:NotGate$391
    connect \A $auto$rtlil.cc:3571:NotGate$389
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$401
end
attribute \whitebox 1
attribute \area "15.014400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a21o_4
  wire output 4 \X
  attribute \capacitance "0.0044150000"
  wire input 3 \B1
  attribute \capacitance "0.0047940000"
  wire input 2 \A2
  attribute \capacitance "0.0044000000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$384
  wire $auto$rtlil.cc:3572:AndGate$382
  cell $specify2 $auto$liberty.cc:754:execute$387
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$386
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$385
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$383
    connect \Y $auto$rtlil.cc:3574:OrGate$384
    connect \B \B1
    connect \A $auto$rtlil.cc:3572:AndGate$382
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$381
    connect \Y $auto$rtlil.cc:3572:AndGate$382
    connect \B \A2
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$384
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a21o_2
  wire output 4 \X
  attribute \capacitance "0.0023800000"
  wire input 3 \B1
  attribute \capacitance "0.0023150000"
  wire input 2 \A2
  attribute \capacitance "0.0023590000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$377
  wire $auto$rtlil.cc:3572:AndGate$375
  cell $specify2 $auto$liberty.cc:754:execute$380
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$379
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$378
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$376
    connect \Y $auto$rtlil.cc:3574:OrGate$377
    connect \B \B1
    connect \A $auto$rtlil.cc:3572:AndGate$375
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$374
    connect \Y $auto$rtlil.cc:3572:AndGate$375
    connect \B \A2
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$377
end
attribute \whitebox 1
attribute \area "7.5072000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a21o_1
  wire output 4 \X
  attribute \capacitance "0.0024200000"
  wire input 3 \B1
  attribute \capacitance "0.0023340000"
  wire input 2 \A2
  attribute \capacitance "0.0023920000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$370
  wire $auto$rtlil.cc:3572:AndGate$368
  cell $specify2 $auto$liberty.cc:754:execute$373
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$372
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$371
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$369
    connect \Y $auto$rtlil.cc:3574:OrGate$370
    connect \B \B1
    connect \A $auto$rtlil.cc:3572:AndGate$368
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$367
    connect \Y $auto$rtlil.cc:3572:AndGate$368
    connect \B \A2
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$370
end
attribute \whitebox 1
attribute \area "18.768000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a21boi_4
  wire output 3 \Y
  attribute \capacitance "0.0024730000"
  wire input 4 \B1_N
  attribute \capacitance "0.0092350000"
  wire input 2 \A2
  attribute \capacitance "0.0085800000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$363
  wire $auto$rtlil.cc:3572:AndGate$361
  wire $auto$rtlil.cc:3572:AndGate$357
  wire $auto$rtlil.cc:3571:NotGate$359
  wire $auto$rtlil.cc:3571:NotGate$355
  cell $specify2 $auto$liberty.cc:754:execute$366
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$365
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$364
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$358
    connect \Y $auto$rtlil.cc:3571:NotGate$359
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$354
    connect \Y $auto$rtlil.cc:3571:NotGate$355
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$362
    connect \Y $auto$rtlil.cc:3574:OrGate$363
    connect \B $auto$rtlil.cc:3572:AndGate$361
    connect \A $auto$rtlil.cc:3572:AndGate$357
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$360
    connect \Y $auto$rtlil.cc:3572:AndGate$361
    connect \B \B1_N
    connect \A $auto$rtlil.cc:3571:NotGate$359
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$356
    connect \Y $auto$rtlil.cc:3572:AndGate$357
    connect \B \B1_N
    connect \A $auto$rtlil.cc:3571:NotGate$355
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$363
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a21boi_2
  wire output 3 \Y
  attribute \capacitance "0.0015470000"
  wire input 4 \B1_N
  attribute \capacitance "0.0047950000"
  wire input 2 \A2
  attribute \capacitance "0.0044420000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$350
  wire $auto$rtlil.cc:3572:AndGate$348
  wire $auto$rtlil.cc:3572:AndGate$344
  wire $auto$rtlil.cc:3571:NotGate$346
  wire $auto$rtlil.cc:3571:NotGate$342
  cell $specify2 $auto$liberty.cc:754:execute$353
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$352
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$351
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$345
    connect \Y $auto$rtlil.cc:3571:NotGate$346
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$341
    connect \Y $auto$rtlil.cc:3571:NotGate$342
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$349
    connect \Y $auto$rtlil.cc:3574:OrGate$350
    connect \B $auto$rtlil.cc:3572:AndGate$348
    connect \A $auto$rtlil.cc:3572:AndGate$344
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$347
    connect \Y $auto$rtlil.cc:3572:AndGate$348
    connect \B \B1_N
    connect \A $auto$rtlil.cc:3571:NotGate$346
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$343
    connect \Y $auto$rtlil.cc:3572:AndGate$344
    connect \B \B1_N
    connect \A $auto$rtlil.cc:3571:NotGate$342
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$350
end
attribute \whitebox 1
attribute \area "7.5072000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a21boi_1
  wire output 3 \Y
  attribute \capacitance "0.0016370000"
  wire input 4 \B1_N
  attribute \capacitance "0.0023130000"
  wire input 2 \A2
  attribute \capacitance "0.0023340000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$337
  wire $auto$rtlil.cc:3572:AndGate$335
  wire $auto$rtlil.cc:3572:AndGate$331
  wire $auto$rtlil.cc:3571:NotGate$333
  wire $auto$rtlil.cc:3571:NotGate$329
  cell $specify2 $auto$liberty.cc:754:execute$340
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$339
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$338
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$332
    connect \Y $auto$rtlil.cc:3571:NotGate$333
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$328
    connect \Y $auto$rtlil.cc:3571:NotGate$329
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$336
    connect \Y $auto$rtlil.cc:3574:OrGate$337
    connect \B $auto$rtlil.cc:3572:AndGate$335
    connect \A $auto$rtlil.cc:3572:AndGate$331
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$334
    connect \Y $auto$rtlil.cc:3572:AndGate$335
    connect \B \B1_N
    connect \A $auto$rtlil.cc:3571:NotGate$333
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$330
    connect \Y $auto$rtlil.cc:3572:AndGate$331
    connect \B \B1_N
    connect \A $auto$rtlil.cc:3571:NotGate$329
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$337
end
attribute \whitebox 1
attribute \area "7.5072000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a21boi_0
  wire output 3 \Y
  attribute \capacitance "0.0016230000"
  wire input 4 \B1_N
  attribute \capacitance "0.0017180000"
  wire input 2 \A2
  attribute \capacitance "0.0018010000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$324
  wire $auto$rtlil.cc:3572:AndGate$322
  wire $auto$rtlil.cc:3572:AndGate$318
  wire $auto$rtlil.cc:3571:NotGate$320
  wire $auto$rtlil.cc:3571:NotGate$316
  cell $specify2 $auto$liberty.cc:754:execute$327
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$326
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$325
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$319
    connect \Y $auto$rtlil.cc:3571:NotGate$320
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$315
    connect \Y $auto$rtlil.cc:3571:NotGate$316
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$323
    connect \Y $auto$rtlil.cc:3574:OrGate$324
    connect \B $auto$rtlil.cc:3572:AndGate$322
    connect \A $auto$rtlil.cc:3572:AndGate$318
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$321
    connect \Y $auto$rtlil.cc:3572:AndGate$322
    connect \B \B1_N
    connect \A $auto$rtlil.cc:3571:NotGate$320
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$317
    connect \Y $auto$rtlil.cc:3572:AndGate$318
    connect \B \B1_N
    connect \A $auto$rtlil.cc:3571:NotGate$316
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$324
end
attribute \whitebox 1
attribute \area "16.265600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a21bo_4
  wire output 3 \X
  attribute \capacitance "0.0023800000"
  wire input 4 \B1_N
  attribute \capacitance "0.0047940000"
  wire input 2 \A2
  attribute \capacitance "0.0044110000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$311
  wire $auto$rtlil.cc:3572:AndGate$307
  wire $auto$rtlil.cc:3571:NotGate$309
  cell $specify2 $auto$liberty.cc:754:execute$314
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$313
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$312
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$308
    connect \Y $auto$rtlil.cc:3571:NotGate$309
    connect \A \B1_N
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$310
    connect \Y $auto$rtlil.cc:3574:OrGate$311
    connect \B $auto$rtlil.cc:3571:NotGate$309
    connect \A $auto$rtlil.cc:3572:AndGate$307
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$306
    connect \Y $auto$rtlil.cc:3572:AndGate$307
    connect \B \A2
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$311
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a21bo_2
  wire output 3 \X
  attribute \capacitance "0.0013370000"
  wire input 4 \B1_N
  attribute \capacitance "0.0023710000"
  wire input 2 \A2
  attribute \capacitance "0.0023930000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$302
  wire $auto$rtlil.cc:3572:AndGate$298
  wire $auto$rtlil.cc:3571:NotGate$300
  cell $specify2 $auto$liberty.cc:754:execute$305
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$304
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$303
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$299
    connect \Y $auto$rtlil.cc:3571:NotGate$300
    connect \A \B1_N
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$301
    connect \Y $auto$rtlil.cc:3574:OrGate$302
    connect \B $auto$rtlil.cc:3571:NotGate$300
    connect \A $auto$rtlil.cc:3572:AndGate$298
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$297
    connect \Y $auto$rtlil.cc:3572:AndGate$298
    connect \B \A2
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$302
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a21bo_1
  wire output 3 \X
  attribute \capacitance "0.0017330000"
  wire input 4 \B1_N
  attribute \capacitance "0.0024440000"
  wire input 2 \A2
  attribute \capacitance "0.0024270000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$293
  wire $auto$rtlil.cc:3572:AndGate$289
  wire $auto$rtlil.cc:3571:NotGate$291
  cell $specify2 $auto$liberty.cc:754:execute$296
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$295
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$294
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1_N
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$290
    connect \Y $auto$rtlil.cc:3571:NotGate$291
    connect \A \B1_N
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$292
    connect \Y $auto$rtlil.cc:3574:OrGate$293
    connect \B $auto$rtlil.cc:3571:NotGate$291
    connect \A $auto$rtlil.cc:3572:AndGate$289
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$288
    connect \Y $auto$rtlil.cc:3572:AndGate$289
    connect \B \A2
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$293
end
attribute \whitebox 1
attribute \area "20.019200000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a211oi_4
  wire output 4 \Y
  attribute \capacitance "0.0085760000"
  wire input 5 \C1
  attribute \capacitance "0.0091130000"
  wire input 3 \B1
  attribute \capacitance "0.0091250000"
  wire input 2 \A2
  attribute \capacitance "0.0084810000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$283
  wire $auto$rtlil.cc:3572:AndGate$281
  wire $auto$rtlil.cc:3572:AndGate$277
  wire $auto$rtlil.cc:3572:AndGate$271
  wire $auto$rtlil.cc:3572:AndGate$267
  wire $auto$rtlil.cc:3571:NotGate$279
  wire $auto$rtlil.cc:3571:NotGate$275
  wire $auto$rtlil.cc:3571:NotGate$273
  wire $auto$rtlil.cc:3571:NotGate$269
  wire $auto$rtlil.cc:3571:NotGate$265
  wire $auto$rtlil.cc:3571:NotGate$263
  cell $specify2 $auto$liberty.cc:754:execute$287
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$286
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$285
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$284
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$278
    connect \Y $auto$rtlil.cc:3571:NotGate$279
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$274
    connect \Y $auto$rtlil.cc:3571:NotGate$275
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$272
    connect \Y $auto$rtlil.cc:3571:NotGate$273
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$268
    connect \Y $auto$rtlil.cc:3571:NotGate$269
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$264
    connect \Y $auto$rtlil.cc:3571:NotGate$265
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$262
    connect \Y $auto$rtlil.cc:3571:NotGate$263
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$282
    connect \Y $auto$rtlil.cc:3574:OrGate$283
    connect \B $auto$rtlil.cc:3572:AndGate$281
    connect \A $auto$rtlil.cc:3572:AndGate$271
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$280
    connect \Y $auto$rtlil.cc:3572:AndGate$281
    connect \B $auto$rtlil.cc:3571:NotGate$279
    connect \A $auto$rtlil.cc:3572:AndGate$277
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$276
    connect \Y $auto$rtlil.cc:3572:AndGate$277
    connect \B $auto$rtlil.cc:3571:NotGate$275
    connect \A $auto$rtlil.cc:3571:NotGate$273
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$270
    connect \Y $auto$rtlil.cc:3572:AndGate$271
    connect \B $auto$rtlil.cc:3571:NotGate$269
    connect \A $auto$rtlil.cc:3572:AndGate$267
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$266
    connect \Y $auto$rtlil.cc:3572:AndGate$267
    connect \B $auto$rtlil.cc:3571:NotGate$265
    connect \A $auto$rtlil.cc:3571:NotGate$263
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$283
end
attribute \whitebox 1
attribute \area "12.512000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a211oi_2
  wire output 4 \Y
  attribute \capacitance "0.0043270000"
  wire input 5 \C1
  attribute \capacitance "0.0043340000"
  wire input 3 \B1
  attribute \capacitance "0.0043880000"
  wire input 2 \A2
  attribute \capacitance "0.0043700000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$257
  wire $auto$rtlil.cc:3572:AndGate$255
  wire $auto$rtlil.cc:3572:AndGate$251
  wire $auto$rtlil.cc:3572:AndGate$245
  wire $auto$rtlil.cc:3572:AndGate$241
  wire $auto$rtlil.cc:3571:NotGate$253
  wire $auto$rtlil.cc:3571:NotGate$249
  wire $auto$rtlil.cc:3571:NotGate$247
  wire $auto$rtlil.cc:3571:NotGate$243
  wire $auto$rtlil.cc:3571:NotGate$239
  wire $auto$rtlil.cc:3571:NotGate$237
  cell $specify2 $auto$liberty.cc:754:execute$261
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$260
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$259
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$258
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$252
    connect \Y $auto$rtlil.cc:3571:NotGate$253
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$248
    connect \Y $auto$rtlil.cc:3571:NotGate$249
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$246
    connect \Y $auto$rtlil.cc:3571:NotGate$247
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$242
    connect \Y $auto$rtlil.cc:3571:NotGate$243
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$238
    connect \Y $auto$rtlil.cc:3571:NotGate$239
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$236
    connect \Y $auto$rtlil.cc:3571:NotGate$237
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$256
    connect \Y $auto$rtlil.cc:3574:OrGate$257
    connect \B $auto$rtlil.cc:3572:AndGate$255
    connect \A $auto$rtlil.cc:3572:AndGate$245
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$254
    connect \Y $auto$rtlil.cc:3572:AndGate$255
    connect \B $auto$rtlil.cc:3571:NotGate$253
    connect \A $auto$rtlil.cc:3572:AndGate$251
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$250
    connect \Y $auto$rtlil.cc:3572:AndGate$251
    connect \B $auto$rtlil.cc:3571:NotGate$249
    connect \A $auto$rtlil.cc:3571:NotGate$247
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$244
    connect \Y $auto$rtlil.cc:3572:AndGate$245
    connect \B $auto$rtlil.cc:3571:NotGate$243
    connect \A $auto$rtlil.cc:3572:AndGate$241
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$240
    connect \Y $auto$rtlil.cc:3572:AndGate$241
    connect \B $auto$rtlil.cc:3571:NotGate$239
    connect \A $auto$rtlil.cc:3571:NotGate$237
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$257
end
attribute \whitebox 1
attribute \area "7.5072000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a211oi_1
  wire output 4 \Y
  attribute \capacitance "0.0023570000"
  wire input 5 \C1
  attribute \capacitance "0.0024080000"
  wire input 3 \B1
  attribute \capacitance "0.0023770000"
  wire input 2 \A2
  attribute \capacitance "0.0024190000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$231
  wire $auto$rtlil.cc:3572:AndGate$229
  wire $auto$rtlil.cc:3572:AndGate$225
  wire $auto$rtlil.cc:3572:AndGate$219
  wire $auto$rtlil.cc:3572:AndGate$215
  wire $auto$rtlil.cc:3571:NotGate$227
  wire $auto$rtlil.cc:3571:NotGate$223
  wire $auto$rtlil.cc:3571:NotGate$221
  wire $auto$rtlil.cc:3571:NotGate$217
  wire $auto$rtlil.cc:3571:NotGate$213
  wire $auto$rtlil.cc:3571:NotGate$211
  cell $specify2 $auto$liberty.cc:754:execute$235
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$234
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$233
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$232
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$226
    connect \Y $auto$rtlil.cc:3571:NotGate$227
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$222
    connect \Y $auto$rtlil.cc:3571:NotGate$223
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$220
    connect \Y $auto$rtlil.cc:3571:NotGate$221
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$216
    connect \Y $auto$rtlil.cc:3571:NotGate$217
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$212
    connect \Y $auto$rtlil.cc:3571:NotGate$213
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$210
    connect \Y $auto$rtlil.cc:3571:NotGate$211
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$230
    connect \Y $auto$rtlil.cc:3574:OrGate$231
    connect \B $auto$rtlil.cc:3572:AndGate$229
    connect \A $auto$rtlil.cc:3572:AndGate$219
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$228
    connect \Y $auto$rtlil.cc:3572:AndGate$229
    connect \B $auto$rtlil.cc:3571:NotGate$227
    connect \A $auto$rtlil.cc:3572:AndGate$225
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$224
    connect \Y $auto$rtlil.cc:3572:AndGate$225
    connect \B $auto$rtlil.cc:3571:NotGate$223
    connect \A $auto$rtlil.cc:3571:NotGate$221
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$218
    connect \Y $auto$rtlil.cc:3572:AndGate$219
    connect \B $auto$rtlil.cc:3571:NotGate$217
    connect \A $auto$rtlil.cc:3572:AndGate$215
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$214
    connect \Y $auto$rtlil.cc:3572:AndGate$215
    connect \B $auto$rtlil.cc:3571:NotGate$213
    connect \A $auto$rtlil.cc:3571:NotGate$211
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$231
end
attribute \whitebox 1
attribute \area "17.516800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a211o_4
  wire output 4 \X
  attribute \capacitance "0.0044290000"
  wire input 5 \C1
  attribute \capacitance "0.0048560000"
  wire input 3 \B1
  attribute \capacitance "0.0047860000"
  wire input 2 \A2
  attribute \capacitance "0.0043620000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$205
  wire $auto$rtlil.cc:3574:OrGate$203
  wire $auto$rtlil.cc:3572:AndGate$201
  cell $specify2 $auto$liberty.cc:754:execute$209
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$208
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$207
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$206
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$204
    connect \Y $auto$rtlil.cc:3574:OrGate$205
    connect \B \C1
    connect \A $auto$rtlil.cc:3574:OrGate$203
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$202
    connect \Y $auto$rtlil.cc:3574:OrGate$203
    connect \B \B1
    connect \A $auto$rtlil.cc:3572:AndGate$201
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$200
    connect \Y $auto$rtlil.cc:3572:AndGate$201
    connect \B \A2
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$205
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a211o_2
  wire output 4 \X
  attribute \capacitance "0.0023280000"
  wire input 5 \C1
  attribute \capacitance "0.0023600000"
  wire input 3 \B1
  attribute \capacitance "0.0023760000"
  wire input 2 \A2
  attribute \capacitance "0.0023470000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$195
  wire $auto$rtlil.cc:3574:OrGate$193
  wire $auto$rtlil.cc:3572:AndGate$191
  cell $specify2 $auto$liberty.cc:754:execute$199
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$198
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$197
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$196
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$194
    connect \Y $auto$rtlil.cc:3574:OrGate$195
    connect \B \C1
    connect \A $auto$rtlil.cc:3574:OrGate$193
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$192
    connect \Y $auto$rtlil.cc:3574:OrGate$193
    connect \B \B1
    connect \A $auto$rtlil.cc:3572:AndGate$191
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$190
    connect \Y $auto$rtlil.cc:3572:AndGate$191
    connect \B \A2
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$195
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a211o_1
  wire output 4 \X
  attribute \capacitance "0.0023300000"
  wire input 5 \C1
  attribute \capacitance "0.0023730000"
  wire input 3 \B1
  attribute \capacitance "0.0024320000"
  wire input 2 \A2
  attribute \capacitance "0.0024200000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$185
  wire $auto$rtlil.cc:3574:OrGate$183
  wire $auto$rtlil.cc:3572:AndGate$181
  cell $specify2 $auto$liberty.cc:754:execute$189
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$188
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$187
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$186
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$184
    connect \Y $auto$rtlil.cc:3574:OrGate$185
    connect \B \C1
    connect \A $auto$rtlil.cc:3574:OrGate$183
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$182
    connect \Y $auto$rtlil.cc:3574:OrGate$183
    connect \B \B1
    connect \A $auto$rtlil.cc:3572:AndGate$181
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$180
    connect \Y $auto$rtlil.cc:3572:AndGate$181
    connect \B \A2
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$185
end
attribute \whitebox 1
attribute \area "27.526400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a2111oi_4
  wire output 4 \Y
  attribute \capacitance "0.0084560000"
  wire input 6 \D1
  attribute \capacitance "0.0083860000"
  wire input 5 \C1
  attribute \capacitance "0.0084530000"
  wire input 3 \B1
  attribute \capacitance "0.0087170000"
  wire input 2 \A2
  attribute \capacitance "0.0084230000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$174
  wire $auto$rtlil.cc:3572:AndGate$172
  wire $auto$rtlil.cc:3572:AndGate$168
  wire $auto$rtlil.cc:3572:AndGate$164
  wire $auto$rtlil.cc:3572:AndGate$158
  wire $auto$rtlil.cc:3572:AndGate$154
  wire $auto$rtlil.cc:3572:AndGate$150
  wire $auto$rtlil.cc:3571:NotGate$170
  wire $auto$rtlil.cc:3571:NotGate$166
  wire $auto$rtlil.cc:3571:NotGate$162
  wire $auto$rtlil.cc:3571:NotGate$160
  wire $auto$rtlil.cc:3571:NotGate$156
  wire $auto$rtlil.cc:3571:NotGate$152
  wire $auto$rtlil.cc:3571:NotGate$148
  wire $auto$rtlil.cc:3571:NotGate$146
  cell $specify2 $auto$liberty.cc:754:execute$179
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$178
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$177
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$176
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$175
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$169
    connect \Y $auto$rtlil.cc:3571:NotGate$170
    connect \A \D1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$165
    connect \Y $auto$rtlil.cc:3571:NotGate$166
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$161
    connect \Y $auto$rtlil.cc:3571:NotGate$162
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$159
    connect \Y $auto$rtlil.cc:3571:NotGate$160
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$155
    connect \Y $auto$rtlil.cc:3571:NotGate$156
    connect \A \D1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$151
    connect \Y $auto$rtlil.cc:3571:NotGate$152
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$147
    connect \Y $auto$rtlil.cc:3571:NotGate$148
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$145
    connect \Y $auto$rtlil.cc:3571:NotGate$146
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$173
    connect \Y $auto$rtlil.cc:3574:OrGate$174
    connect \B $auto$rtlil.cc:3572:AndGate$172
    connect \A $auto$rtlil.cc:3572:AndGate$158
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$171
    connect \Y $auto$rtlil.cc:3572:AndGate$172
    connect \B $auto$rtlil.cc:3571:NotGate$170
    connect \A $auto$rtlil.cc:3572:AndGate$168
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$167
    connect \Y $auto$rtlil.cc:3572:AndGate$168
    connect \B $auto$rtlil.cc:3571:NotGate$166
    connect \A $auto$rtlil.cc:3572:AndGate$164
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$163
    connect \Y $auto$rtlil.cc:3572:AndGate$164
    connect \B $auto$rtlil.cc:3571:NotGate$162
    connect \A $auto$rtlil.cc:3571:NotGate$160
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$157
    connect \Y $auto$rtlil.cc:3572:AndGate$158
    connect \B $auto$rtlil.cc:3571:NotGate$156
    connect \A $auto$rtlil.cc:3572:AndGate$154
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$153
    connect \Y $auto$rtlil.cc:3572:AndGate$154
    connect \B $auto$rtlil.cc:3571:NotGate$152
    connect \A $auto$rtlil.cc:3572:AndGate$150
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$149
    connect \Y $auto$rtlil.cc:3572:AndGate$150
    connect \B $auto$rtlil.cc:3571:NotGate$148
    connect \A $auto$rtlil.cc:3571:NotGate$146
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$174
end
attribute \whitebox 1
attribute \area "15.014400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a2111oi_2
  wire output 4 \Y
  attribute \capacitance "0.0044040000"
  wire input 6 \D1
  attribute \capacitance "0.0047370000"
  wire input 5 \C1
  attribute \capacitance "0.0043640000"
  wire input 3 \B1
  attribute \capacitance "0.0044720000"
  wire input 2 \A2
  attribute \capacitance "0.0048170000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$139
  wire $auto$rtlil.cc:3572:AndGate$137
  wire $auto$rtlil.cc:3572:AndGate$133
  wire $auto$rtlil.cc:3572:AndGate$129
  wire $auto$rtlil.cc:3572:AndGate$123
  wire $auto$rtlil.cc:3572:AndGate$119
  wire $auto$rtlil.cc:3572:AndGate$115
  wire $auto$rtlil.cc:3571:NotGate$135
  wire $auto$rtlil.cc:3571:NotGate$131
  wire $auto$rtlil.cc:3571:NotGate$127
  wire $auto$rtlil.cc:3571:NotGate$125
  wire $auto$rtlil.cc:3571:NotGate$121
  wire $auto$rtlil.cc:3571:NotGate$117
  wire $auto$rtlil.cc:3571:NotGate$113
  wire $auto$rtlil.cc:3571:NotGate$111
  cell $specify2 $auto$liberty.cc:754:execute$144
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$143
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$142
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$141
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$140
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$134
    connect \Y $auto$rtlil.cc:3571:NotGate$135
    connect \A \D1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$130
    connect \Y $auto$rtlil.cc:3571:NotGate$131
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$126
    connect \Y $auto$rtlil.cc:3571:NotGate$127
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$124
    connect \Y $auto$rtlil.cc:3571:NotGate$125
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$120
    connect \Y $auto$rtlil.cc:3571:NotGate$121
    connect \A \D1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$116
    connect \Y $auto$rtlil.cc:3571:NotGate$117
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$112
    connect \Y $auto$rtlil.cc:3571:NotGate$113
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$110
    connect \Y $auto$rtlil.cc:3571:NotGate$111
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$138
    connect \Y $auto$rtlil.cc:3574:OrGate$139
    connect \B $auto$rtlil.cc:3572:AndGate$137
    connect \A $auto$rtlil.cc:3572:AndGate$123
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$136
    connect \Y $auto$rtlil.cc:3572:AndGate$137
    connect \B $auto$rtlil.cc:3571:NotGate$135
    connect \A $auto$rtlil.cc:3572:AndGate$133
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$132
    connect \Y $auto$rtlil.cc:3572:AndGate$133
    connect \B $auto$rtlil.cc:3571:NotGate$131
    connect \A $auto$rtlil.cc:3572:AndGate$129
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$128
    connect \Y $auto$rtlil.cc:3572:AndGate$129
    connect \B $auto$rtlil.cc:3571:NotGate$127
    connect \A $auto$rtlil.cc:3571:NotGate$125
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$122
    connect \Y $auto$rtlil.cc:3572:AndGate$123
    connect \B $auto$rtlil.cc:3571:NotGate$121
    connect \A $auto$rtlil.cc:3572:AndGate$119
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$118
    connect \Y $auto$rtlil.cc:3572:AndGate$119
    connect \B $auto$rtlil.cc:3571:NotGate$117
    connect \A $auto$rtlil.cc:3572:AndGate$115
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$114
    connect \Y $auto$rtlil.cc:3572:AndGate$115
    connect \B $auto$rtlil.cc:3571:NotGate$113
    connect \A $auto$rtlil.cc:3571:NotGate$111
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$139
end
attribute \whitebox 1
attribute \area "10.009600000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a2111oi_1
  wire output 4 \Y
  attribute \capacitance "0.0024550000"
  wire input 6 \D1
  attribute \capacitance "0.0024310000"
  wire input 5 \C1
  attribute \capacitance "0.0024050000"
  wire input 3 \B1
  attribute \capacitance "0.0023500000"
  wire input 2 \A2
  attribute \capacitance "0.0022890000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$104
  wire $auto$rtlil.cc:3572:AndGate$98
  wire $auto$rtlil.cc:3572:AndGate$94
  wire $auto$rtlil.cc:3572:AndGate$88
  wire $auto$rtlil.cc:3572:AndGate$84
  wire $auto$rtlil.cc:3572:AndGate$80
  wire $auto$rtlil.cc:3572:AndGate$102
  wire $auto$rtlil.cc:3571:NotGate$96
  wire $auto$rtlil.cc:3571:NotGate$92
  wire $auto$rtlil.cc:3571:NotGate$90
  wire $auto$rtlil.cc:3571:NotGate$86
  wire $auto$rtlil.cc:3571:NotGate$82
  wire $auto$rtlil.cc:3571:NotGate$78
  wire $auto$rtlil.cc:3571:NotGate$76
  wire $auto$rtlil.cc:3571:NotGate$100
  cell $specify2 $auto$liberty.cc:754:execute$109
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$108
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$107
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$106
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$105
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$99
    connect \Y $auto$rtlil.cc:3571:NotGate$100
    connect \A \D1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$95
    connect \Y $auto$rtlil.cc:3571:NotGate$96
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$91
    connect \Y $auto$rtlil.cc:3571:NotGate$92
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$89
    connect \Y $auto$rtlil.cc:3571:NotGate$90
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$85
    connect \Y $auto$rtlil.cc:3571:NotGate$86
    connect \A \D1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$81
    connect \Y $auto$rtlil.cc:3571:NotGate$82
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$77
    connect \Y $auto$rtlil.cc:3571:NotGate$78
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$75
    connect \Y $auto$rtlil.cc:3571:NotGate$76
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$103
    connect \Y $auto$rtlil.cc:3574:OrGate$104
    connect \B $auto$rtlil.cc:3572:AndGate$102
    connect \A $auto$rtlil.cc:3572:AndGate$88
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$97
    connect \Y $auto$rtlil.cc:3572:AndGate$98
    connect \B $auto$rtlil.cc:3571:NotGate$96
    connect \A $auto$rtlil.cc:3572:AndGate$94
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$93
    connect \Y $auto$rtlil.cc:3572:AndGate$94
    connect \B $auto$rtlil.cc:3571:NotGate$92
    connect \A $auto$rtlil.cc:3571:NotGate$90
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$87
    connect \Y $auto$rtlil.cc:3572:AndGate$88
    connect \B $auto$rtlil.cc:3571:NotGate$86
    connect \A $auto$rtlil.cc:3572:AndGate$84
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$83
    connect \Y $auto$rtlil.cc:3572:AndGate$84
    connect \B $auto$rtlil.cc:3571:NotGate$82
    connect \A $auto$rtlil.cc:3572:AndGate$80
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$79
    connect \Y $auto$rtlil.cc:3572:AndGate$80
    connect \B $auto$rtlil.cc:3571:NotGate$78
    connect \A $auto$rtlil.cc:3571:NotGate$76
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$101
    connect \Y $auto$rtlil.cc:3572:AndGate$102
    connect \B $auto$rtlil.cc:3571:NotGate$100
    connect \A $auto$rtlil.cc:3572:AndGate$98
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$104
end
attribute \whitebox 1
attribute \area "8.758400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a2111oi_0
  wire output 4 \Y
  attribute \capacitance "0.0017730000"
  wire input 6 \D1
  attribute \capacitance "0.0018950000"
  wire input 5 \C1
  attribute \capacitance "0.0017480000"
  wire input 3 \B1
  attribute \capacitance "0.0018450000"
  wire input 2 \A2
  attribute \capacitance "0.0018940000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$69
  wire $auto$rtlil.cc:3572:AndGate$67
  wire $auto$rtlil.cc:3572:AndGate$63
  wire $auto$rtlil.cc:3572:AndGate$59
  wire $auto$rtlil.cc:3572:AndGate$53
  wire $auto$rtlil.cc:3572:AndGate$49
  wire $auto$rtlil.cc:3572:AndGate$45
  wire $auto$rtlil.cc:3571:NotGate$65
  wire $auto$rtlil.cc:3571:NotGate$61
  wire $auto$rtlil.cc:3571:NotGate$57
  wire $auto$rtlil.cc:3571:NotGate$55
  wire $auto$rtlil.cc:3571:NotGate$51
  wire $auto$rtlil.cc:3571:NotGate$47
  wire $auto$rtlil.cc:3571:NotGate$43
  wire $auto$rtlil.cc:3571:NotGate$41
  cell $specify2 $auto$liberty.cc:754:execute$74
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$73
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$72
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$71
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$70
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$64
    connect \Y $auto$rtlil.cc:3571:NotGate$65
    connect \A \D1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$60
    connect \Y $auto$rtlil.cc:3571:NotGate$61
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$56
    connect \Y $auto$rtlil.cc:3571:NotGate$57
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$54
    connect \Y $auto$rtlil.cc:3571:NotGate$55
    connect \A \A2
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$50
    connect \Y $auto$rtlil.cc:3571:NotGate$51
    connect \A \D1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$46
    connect \Y $auto$rtlil.cc:3571:NotGate$47
    connect \A \C1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$42
    connect \Y $auto$rtlil.cc:3571:NotGate$43
    connect \A \B1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$40
    connect \Y $auto$rtlil.cc:3571:NotGate$41
    connect \A \A1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$68
    connect \Y $auto$rtlil.cc:3574:OrGate$69
    connect \B $auto$rtlil.cc:3572:AndGate$67
    connect \A $auto$rtlil.cc:3572:AndGate$53
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$66
    connect \Y $auto$rtlil.cc:3572:AndGate$67
    connect \B $auto$rtlil.cc:3571:NotGate$65
    connect \A $auto$rtlil.cc:3572:AndGate$63
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$62
    connect \Y $auto$rtlil.cc:3572:AndGate$63
    connect \B $auto$rtlil.cc:3571:NotGate$61
    connect \A $auto$rtlil.cc:3572:AndGate$59
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$58
    connect \Y $auto$rtlil.cc:3572:AndGate$59
    connect \B $auto$rtlil.cc:3571:NotGate$57
    connect \A $auto$rtlil.cc:3571:NotGate$55
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$52
    connect \Y $auto$rtlil.cc:3572:AndGate$53
    connect \B $auto$rtlil.cc:3571:NotGate$51
    connect \A $auto$rtlil.cc:3572:AndGate$49
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$48
    connect \Y $auto$rtlil.cc:3572:AndGate$49
    connect \B $auto$rtlil.cc:3571:NotGate$47
    connect \A $auto$rtlil.cc:3572:AndGate$45
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$44
    connect \Y $auto$rtlil.cc:3572:AndGate$45
    connect \B $auto$rtlil.cc:3571:NotGate$43
    connect \A $auto$rtlil.cc:3571:NotGate$41
  end
  connect \Y $auto$rtlil.cc:3574:OrGate$69
end
attribute \whitebox 1
attribute \area "21.270400000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a2111o_4
  wire output 4 \X
  attribute \capacitance "0.0043130000"
  wire input 6 \D1
  attribute \capacitance "0.0043980000"
  wire input 5 \C1
  attribute \capacitance "0.0044630000"
  wire input 3 \B1
  attribute \capacitance "0.0044660000"
  wire input 2 \A2
  attribute \capacitance "0.0042960000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$34
  wire $auto$rtlil.cc:3574:OrGate$32
  wire $auto$rtlil.cc:3574:OrGate$30
  wire $auto$rtlil.cc:3572:AndGate$28
  cell $specify2 $auto$liberty.cc:754:execute$39
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$38
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$37
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$36
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$35
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$33
    connect \Y $auto$rtlil.cc:3574:OrGate$34
    connect \B \D1
    connect \A $auto$rtlil.cc:3574:OrGate$32
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$31
    connect \Y $auto$rtlil.cc:3574:OrGate$32
    connect \B \C1
    connect \A $auto$rtlil.cc:3574:OrGate$30
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$29
    connect \Y $auto$rtlil.cc:3574:OrGate$30
    connect \B \B1
    connect \A $auto$rtlil.cc:3572:AndGate$28
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$27
    connect \Y $auto$rtlil.cc:3572:AndGate$28
    connect \B \A2
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$34
end
attribute \whitebox 1
attribute \area "12.512000000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a2111o_2
  wire output 4 \X
  attribute \capacitance "0.0024250000"
  wire input 6 \D1
  attribute \capacitance "0.0024560000"
  wire input 5 \C1
  attribute \capacitance "0.0023330000"
  wire input 3 \B1
  attribute \capacitance "0.0023940000"
  wire input 2 \A2
  attribute \capacitance "0.0024650000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$21
  wire $auto$rtlil.cc:3574:OrGate$19
  wire $auto$rtlil.cc:3574:OrGate$17
  wire $auto$rtlil.cc:3572:AndGate$15
  cell $specify2 $auto$liberty.cc:754:execute$26
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$25
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$24
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$23
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$22
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$20
    connect \Y $auto$rtlil.cc:3574:OrGate$21
    connect \B \D1
    connect \A $auto$rtlil.cc:3574:OrGate$19
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$18
    connect \Y $auto$rtlil.cc:3574:OrGate$19
    connect \B \C1
    connect \A $auto$rtlil.cc:3574:OrGate$17
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$16
    connect \Y $auto$rtlil.cc:3574:OrGate$17
    connect \B \B1
    connect \A $auto$rtlil.cc:3572:AndGate$15
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$14
    connect \Y $auto$rtlil.cc:3572:AndGate$15
    connect \B \A2
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$21
end
attribute \whitebox 1
attribute \area "11.260800000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sky130_fd_sc_hd__a2111o_1
  wire output 4 \X
  attribute \capacitance "0.0023470000"
  wire input 6 \D1
  attribute \capacitance "0.0023750000"
  wire input 5 \C1
  attribute \capacitance "0.0024100000"
  wire input 3 \B1
  attribute \capacitance "0.0022890000"
  wire input 2 \A2
  attribute \capacitance "0.0024120000"
  wire input 1 \A1
  wire $auto$rtlil.cc:3574:OrGate$8
  wire $auto$rtlil.cc:3574:OrGate$6
  wire $auto$rtlil.cc:3574:OrGate$4
  wire $auto$rtlil.cc:3572:AndGate$2
  cell $specify2 $auto$liberty.cc:754:execute$9
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$13
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$12
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$11
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$10
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$7
    connect \Y $auto$rtlil.cc:3574:OrGate$8
    connect \B \D1
    connect \A $auto$rtlil.cc:3574:OrGate$6
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$5
    connect \Y $auto$rtlil.cc:3574:OrGate$6
    connect \B \C1
    connect \A $auto$rtlil.cc:3574:OrGate$4
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3
    connect \Y $auto$rtlil.cc:3574:OrGate$4
    connect \B \B1
    connect \A $auto$rtlil.cc:3572:AndGate$2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1
    connect \Y $auto$rtlil.cc:3572:AndGate$2
    connect \B \A2
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3574:OrGate$8
end
attribute \src "designs/src/ibex_sv/syn/rtl/prim_clock_gating.v:7.8"
module \prim_clock_gating$ibex_core.core_clock_gate_i
  attribute \src "designs/src/ibex_sv/syn/rtl/prim_clock_gating.v:10.10"
  wire input 2 \test_en_i
  attribute \src "designs/src/ibex_sv/syn/rtl/prim_clock_gating.v:14.7"
  wire \en_latch
  attribute \src "designs/src/ibex_sv/syn/rtl/prim_clock_gating.v:9.10"
  wire input 3 \en_i
  attribute \src "designs/src/ibex_sv/syn/rtl/prim_clock_gating.v:11.10"
  wire output 4 \clk_o
  attribute \src "designs/src/ibex_sv/syn/rtl/prim_clock_gating.v:8.10"
  wire input 1 \clk_i
  wire $5
  wire $2y
  attribute \src "designs/src/ibex_sv/syn/rtl/prim_clock_gating.v:18.7-18.35|designs/src/ibex_sv/syn/rtl/prim_clock_gating.v:17.5-19.8"
  cell $mux $procmux$11086
    parameter \WIDTH 1
    connect \Y $5
    connect \S \clk_i
    connect \B 1'x
    connect \A $2y
  end
  attribute \src "designs/src/ibex_sv/syn/rtl/prim_clock_gating.v:21.18-21.34"
  cell $and $7
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \clk_o
    connect \B \clk_i
    connect \A \en_latch
  end
  attribute \src "designs/src/ibex_sv/syn/rtl/prim_clock_gating.v:16.3"
  cell $dlatch $6
    parameter \WIDTH 1
    parameter \EN_POLARITY 0
    connect \Q \en_latch
    connect \EN \clk_i
    connect \D $5
  end
  attribute \src "designs/src/ibex_sv/syn/rtl/prim_clock_gating.v:18.18-18.34"
  cell $or $2
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $2y
    connect \B \test_en_i
    connect \A \en_i
  end
end
attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:16.8"
module \ibex_wb_stage$ibex_core.wb_stage_i
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:20.36"
  wire input 2 \rst_ni
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:29.36"
  wire output 10 \rf_write_wb_o
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:47.36"
  wire output 24 \rf_we_wb_o
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:41.36"
  wire input 20 \rf_we_lsu_i
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:38.36"
  wire input 18 \rf_we_id_i
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:46.36"
  wire width 32 output 23 \rf_wdata_wb_o
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:40.36"
  wire width 32 input 19 \rf_wdata_lsu_i
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:37.36"
  wire width 32 input 17 \rf_wdata_id_i
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:43.36"
  wire width 32 output 21 \rf_wdata_fwd_wb_o
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:45.36"
  wire width 5 output 22 \rf_waddr_wb_o
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:36.36"
  wire width 5 input 16 \rf_waddr_id_i
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:28.36"
  wire output 9 \ready_wb_o
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:33.36"
  wire output 14 \perf_instr_ret_wb_o
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:34.36"
  wire output 15 \perf_instr_ret_compressed_wb_o
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:32.36"
  wire width 32 output 13 \pc_wb_o
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:24.36"
  wire width 32 input 3 \pc_id_i
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:31.36"
  wire output 12 \outstanding_store_wb_o
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:30.36"
  wire output 11 \outstanding_load_wb_o
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:49.36"
  wire input 4 \lsu_resp_valid_i
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:50.36"
  wire input 25 \lsu_resp_err_i
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:23.36"
  wire width 2 input 6 \instr_type_wb_i
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:26.36"
  wire input 8 \instr_perf_count_id_i
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:25.36"
  wire input 7 \instr_is_compressed_id_i
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:52.36"
  wire output 26 \instr_done_wb_o
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:22.36"
  wire input 5 \en_wb_i
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:19.36"
  wire input 1 \clk_i
  wire $2y
  wire $1y
  wire $0y
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:173.26-173.45"
  cell $reduce_or $6
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y \rf_we_wb_o
    connect \A { \rf_we_lsu_i \rf_we_id_i }
  end
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:172.26-172.89"
  cell $mux $5
    parameter \WIDTH 32
    connect \Y \rf_wdata_wb_o
    connect \S \rf_we_id_i
    connect \B \rf_wdata_id_i
    connect \A \rf_wdata_lsu_i
  end
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:141.45-141.91"
  cell $and $4
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \perf_instr_ret_compressed_wb_o
    connect \B \instr_is_compressed_id_i
    connect \A \perf_instr_ret_wb_o
  end
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:139.45-140.81"
  cell $and $3
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \perf_instr_ret_wb_o
    connect \B $2y
    connect \A $0y
  end
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:140.45-140.81"
  cell $not $2
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $2y
    connect \A $1y
  end
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:140.47-140.80"
  cell $and $1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $1y
    connect \B \lsu_resp_err_i
    connect \A \lsu_resp_valid_i
  end
  attribute \src "designs/src/ibex_sv/ibex_wb_stage.sv:139.45-139.76"
  cell $and $0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $0y
    connect \B \en_wb_i
    connect \A \instr_perf_count_id_i
  end
  connect \instr_done_wb_o 1'0
  connect \rf_waddr_wb_o \rf_waddr_id_i
  connect \rf_wdata_fwd_wb_o 0
  connect \pc_wb_o 0
  connect \outstanding_store_wb_o 1'0
  connect \outstanding_load_wb_o 1'0
  connect \rf_write_wb_o 1'0
  connect \ready_wb_o 1'1
end
attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:13.8"
module \ibex_register_file_ff$ibex_core.gen_regfile_ff.register_file_i
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:37.34"
  wire input 11 \we_a_i
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:46.40"
  wire width 31 \we_a_dec
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:36.34"
  wire width 32 input 10 \wdata_a_i
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:35.34"
  wire width 5 input 9 \waddr_a_i
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:22.34"
  wire input 3 \test_en_i
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:20.34"
  wire input 2 \rst_ni
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:44.40"
  wire width 1024 \rf_reg
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:31.34"
  wire width 32 output 8 \rdata_b_o
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:27.34"
  wire width 32 output 6 \rdata_a_o
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:30.34"
  wire width 5 input 7 \raddr_b_i
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:26.34"
  wire width 5 input 5 \raddr_a_i
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:23.34"
  wire input 4 \dummy_instr_id_i
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:19.34"
  wire input 1 \clk_i
  wire width 32 $procmux$10174_Y
  wire width 32 $procmux$10172_Y
  wire width 32 $procmux$10170_Y
  wire width 32 $procmux$10168_Y
  wire width 32 $procmux$10166_Y
  wire width 32 $procmux$10164_Y
  wire width 32 $procmux$10162_Y
  wire width 32 $procmux$10160_Y
  wire width 32 $procmux$10158_Y
  wire width 32 $procmux$10156_Y
  wire width 32 $procmux$10154_Y
  wire width 32 $procmux$10152_Y
  wire width 32 $procmux$10150_Y
  wire width 32 $procmux$10148_Y
  wire width 32 $procmux$10146_Y
  wire width 32 $procmux$10144_Y
  wire width 32 $procmux$10142_Y
  wire width 32 $procmux$10140_Y
  wire width 32 $procmux$10138_Y
  wire width 32 $procmux$10136_Y
  wire width 32 $procmux$10134_Y
  wire width 32 $procmux$10132_Y
  wire width 32 $procmux$10130_Y
  wire width 32 $procmux$10128_Y
  wire width 32 $procmux$10126_Y
  wire width 32 $procmux$10124_Y
  wire width 32 $procmux$10122_Y
  wire width 32 $procmux$10120_Y
  wire width 32 $procmux$10118_Y
  wire width 32 $procmux$10116_Y
  wire width 32 $procmux$10114_Y
  wire $9y
  wire $7y
  wire $61y
  wire $5y
  wire $59y
  wire $57y
  wire $55y
  wire $53y
  wire $51y
  wire $49y
  wire $47y
  wire $45y
  wire $43y
  wire $41y
  wire $3y
  wire $39y
  wire $37y
  wire $35y
  wire $33y
  wire $31y
  wire $29y
  wire $27y
  wire $25y
  wire $23y
  wire $21y
  wire $1y
  wire $19y
  wire width 32 $191y
  wire $190y
  wire width 32 $188y
  wire $187y
  wire $17y
  wire $15y
  wire $13y
  wire $11y
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:60.9-60.34|designs/src/ibex_sv/ibex_register_file_ff.sv:59.16-61.10"
  cell $mux $procmux$10174
    parameter \WIDTH 32
    connect \Y $procmux$10174_Y
    connect \S \we_a_dec [30]
    connect \B \wdata_a_i
    connect \A \rf_reg [1023:992]
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:60.9-60.34|designs/src/ibex_sv/ibex_register_file_ff.sv:59.16-61.10"
  cell $mux $procmux$10172
    parameter \WIDTH 32
    connect \Y $procmux$10172_Y
    connect \S \we_a_dec [0]
    connect \B \wdata_a_i
    connect \A \rf_reg [63:32]
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:60.9-60.34|designs/src/ibex_sv/ibex_register_file_ff.sv:59.16-61.10"
  cell $mux $procmux$10170
    parameter \WIDTH 32
    connect \Y $procmux$10170_Y
    connect \S \we_a_dec [1]
    connect \B \wdata_a_i
    connect \A \rf_reg [95:64]
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:60.9-60.34|designs/src/ibex_sv/ibex_register_file_ff.sv:59.16-61.10"
  cell $mux $procmux$10168
    parameter \WIDTH 32
    connect \Y $procmux$10168_Y
    connect \S \we_a_dec [2]
    connect \B \wdata_a_i
    connect \A \rf_reg [127:96]
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:60.9-60.34|designs/src/ibex_sv/ibex_register_file_ff.sv:59.16-61.10"
  cell $mux $procmux$10166
    parameter \WIDTH 32
    connect \Y $procmux$10166_Y
    connect \S \we_a_dec [3]
    connect \B \wdata_a_i
    connect \A \rf_reg [159:128]
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:60.9-60.34|designs/src/ibex_sv/ibex_register_file_ff.sv:59.16-61.10"
  cell $mux $procmux$10164
    parameter \WIDTH 32
    connect \Y $procmux$10164_Y
    connect \S \we_a_dec [4]
    connect \B \wdata_a_i
    connect \A \rf_reg [191:160]
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:60.9-60.34|designs/src/ibex_sv/ibex_register_file_ff.sv:59.16-61.10"
  cell $mux $procmux$10162
    parameter \WIDTH 32
    connect \Y $procmux$10162_Y
    connect \S \we_a_dec [5]
    connect \B \wdata_a_i
    connect \A \rf_reg [223:192]
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:60.9-60.34|designs/src/ibex_sv/ibex_register_file_ff.sv:59.16-61.10"
  cell $mux $procmux$10160
    parameter \WIDTH 32
    connect \Y $procmux$10160_Y
    connect \S \we_a_dec [6]
    connect \B \wdata_a_i
    connect \A \rf_reg [255:224]
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:60.9-60.34|designs/src/ibex_sv/ibex_register_file_ff.sv:59.16-61.10"
  cell $mux $procmux$10158
    parameter \WIDTH 32
    connect \Y $procmux$10158_Y
    connect \S \we_a_dec [7]
    connect \B \wdata_a_i
    connect \A \rf_reg [287:256]
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:60.9-60.34|designs/src/ibex_sv/ibex_register_file_ff.sv:59.16-61.10"
  cell $mux $procmux$10156
    parameter \WIDTH 32
    connect \Y $procmux$10156_Y
    connect \S \we_a_dec [8]
    connect \B \wdata_a_i
    connect \A \rf_reg [319:288]
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:60.9-60.34|designs/src/ibex_sv/ibex_register_file_ff.sv:59.16-61.10"
  cell $mux $procmux$10154
    parameter \WIDTH 32
    connect \Y $procmux$10154_Y
    connect \S \we_a_dec [9]
    connect \B \wdata_a_i
    connect \A \rf_reg [351:320]
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:60.9-60.34|designs/src/ibex_sv/ibex_register_file_ff.sv:59.16-61.10"
  cell $mux $procmux$10152
    parameter \WIDTH 32
    connect \Y $procmux$10152_Y
    connect \S \we_a_dec [10]
    connect \B \wdata_a_i
    connect \A \rf_reg [383:352]
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:60.9-60.34|designs/src/ibex_sv/ibex_register_file_ff.sv:59.16-61.10"
  cell $mux $procmux$10150
    parameter \WIDTH 32
    connect \Y $procmux$10150_Y
    connect \S \we_a_dec [11]
    connect \B \wdata_a_i
    connect \A \rf_reg [415:384]
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:60.9-60.34|designs/src/ibex_sv/ibex_register_file_ff.sv:59.16-61.10"
  cell $mux $procmux$10148
    parameter \WIDTH 32
    connect \Y $procmux$10148_Y
    connect \S \we_a_dec [12]
    connect \B \wdata_a_i
    connect \A \rf_reg [447:416]
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:60.9-60.34|designs/src/ibex_sv/ibex_register_file_ff.sv:59.16-61.10"
  cell $mux $procmux$10146
    parameter \WIDTH 32
    connect \Y $procmux$10146_Y
    connect \S \we_a_dec [13]
    connect \B \wdata_a_i
    connect \A \rf_reg [479:448]
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:60.9-60.34|designs/src/ibex_sv/ibex_register_file_ff.sv:59.16-61.10"
  cell $mux $procmux$10144
    parameter \WIDTH 32
    connect \Y $procmux$10144_Y
    connect \S \we_a_dec [14]
    connect \B \wdata_a_i
    connect \A \rf_reg [511:480]
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:60.9-60.34|designs/src/ibex_sv/ibex_register_file_ff.sv:59.16-61.10"
  cell $mux $procmux$10142
    parameter \WIDTH 32
    connect \Y $procmux$10142_Y
    connect \S \we_a_dec [15]
    connect \B \wdata_a_i
    connect \A \rf_reg [543:512]
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:60.9-60.34|designs/src/ibex_sv/ibex_register_file_ff.sv:59.16-61.10"
  cell $mux $procmux$10140
    parameter \WIDTH 32
    connect \Y $procmux$10140_Y
    connect \S \we_a_dec [16]
    connect \B \wdata_a_i
    connect \A \rf_reg [575:544]
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:60.9-60.34|designs/src/ibex_sv/ibex_register_file_ff.sv:59.16-61.10"
  cell $mux $procmux$10138
    parameter \WIDTH 32
    connect \Y $procmux$10138_Y
    connect \S \we_a_dec [17]
    connect \B \wdata_a_i
    connect \A \rf_reg [607:576]
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:60.9-60.34|designs/src/ibex_sv/ibex_register_file_ff.sv:59.16-61.10"
  cell $mux $procmux$10136
    parameter \WIDTH 32
    connect \Y $procmux$10136_Y
    connect \S \we_a_dec [18]
    connect \B \wdata_a_i
    connect \A \rf_reg [639:608]
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:60.9-60.34|designs/src/ibex_sv/ibex_register_file_ff.sv:59.16-61.10"
  cell $mux $procmux$10134
    parameter \WIDTH 32
    connect \Y $procmux$10134_Y
    connect \S \we_a_dec [19]
    connect \B \wdata_a_i
    connect \A \rf_reg [671:640]
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:60.9-60.34|designs/src/ibex_sv/ibex_register_file_ff.sv:59.16-61.10"
  cell $mux $procmux$10132
    parameter \WIDTH 32
    connect \Y $procmux$10132_Y
    connect \S \we_a_dec [20]
    connect \B \wdata_a_i
    connect \A \rf_reg [703:672]
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:60.9-60.34|designs/src/ibex_sv/ibex_register_file_ff.sv:59.16-61.10"
  cell $mux $procmux$10130
    parameter \WIDTH 32
    connect \Y $procmux$10130_Y
    connect \S \we_a_dec [21]
    connect \B \wdata_a_i
    connect \A \rf_reg [735:704]
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:60.9-60.34|designs/src/ibex_sv/ibex_register_file_ff.sv:59.16-61.10"
  cell $mux $procmux$10128
    parameter \WIDTH 32
    connect \Y $procmux$10128_Y
    connect \S \we_a_dec [22]
    connect \B \wdata_a_i
    connect \A \rf_reg [767:736]
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:60.9-60.34|designs/src/ibex_sv/ibex_register_file_ff.sv:59.16-61.10"
  cell $mux $procmux$10126
    parameter \WIDTH 32
    connect \Y $procmux$10126_Y
    connect \S \we_a_dec [23]
    connect \B \wdata_a_i
    connect \A \rf_reg [799:768]
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:60.9-60.34|designs/src/ibex_sv/ibex_register_file_ff.sv:59.16-61.10"
  cell $mux $procmux$10124
    parameter \WIDTH 32
    connect \Y $procmux$10124_Y
    connect \S \we_a_dec [24]
    connect \B \wdata_a_i
    connect \A \rf_reg [831:800]
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:60.9-60.34|designs/src/ibex_sv/ibex_register_file_ff.sv:59.16-61.10"
  cell $mux $procmux$10122
    parameter \WIDTH 32
    connect \Y $procmux$10122_Y
    connect \S \we_a_dec [25]
    connect \B \wdata_a_i
    connect \A \rf_reg [863:832]
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:60.9-60.34|designs/src/ibex_sv/ibex_register_file_ff.sv:59.16-61.10"
  cell $mux $procmux$10120
    parameter \WIDTH 32
    connect \Y $procmux$10120_Y
    connect \S \we_a_dec [26]
    connect \B \wdata_a_i
    connect \A \rf_reg [895:864]
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:60.9-60.34|designs/src/ibex_sv/ibex_register_file_ff.sv:59.16-61.10"
  cell $mux $procmux$10118
    parameter \WIDTH 32
    connect \Y $procmux$10118_Y
    connect \S \we_a_dec [27]
    connect \B \wdata_a_i
    connect \A \rf_reg [927:896]
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:60.9-60.34|designs/src/ibex_sv/ibex_register_file_ff.sv:59.16-61.10"
  cell $mux $procmux$10116
    parameter \WIDTH 32
    connect \Y $procmux$10116_Y
    connect \S \we_a_dec [28]
    connect \B \wdata_a_i
    connect \A \rf_reg [959:928]
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:60.9-60.34|designs/src/ibex_sv/ibex_register_file_ff.sv:59.16-61.10"
  cell $mux $procmux$10114
    parameter \WIDTH 32
    connect \Y $procmux$10114_Y
    connect \S \we_a_dec [29]
    connect \B \wdata_a_i
    connect \A \rf_reg [991:960]
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:56.5"
  cell $aldff $driver$rf_reg_q[9]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rf_reg [319:288]
    connect \D $procmux$10156_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:56.5"
  cell $aldff $driver$rf_reg_q[8]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rf_reg [287:256]
    connect \D $procmux$10158_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:56.5"
  cell $aldff $driver$rf_reg_q[7]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rf_reg [255:224]
    connect \D $procmux$10160_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:56.5"
  cell $aldff $driver$rf_reg_q[6]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rf_reg [223:192]
    connect \D $procmux$10162_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:56.5"
  cell $aldff $driver$rf_reg_q[5]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rf_reg [191:160]
    connect \D $procmux$10164_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:56.5"
  cell $aldff $driver$rf_reg_q[4]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rf_reg [159:128]
    connect \D $procmux$10166_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:56.5"
  cell $aldff $driver$rf_reg_q[3]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rf_reg [127:96]
    connect \D $procmux$10168_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:56.5"
  cell $aldff $driver$rf_reg_q[31]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rf_reg [1023:992]
    connect \D $procmux$10174_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:56.5"
  cell $aldff $driver$rf_reg_q[30]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rf_reg [991:960]
    connect \D $procmux$10114_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:56.5"
  cell $aldff $driver$rf_reg_q[2]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rf_reg [95:64]
    connect \D $procmux$10170_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:56.5"
  cell $aldff $driver$rf_reg_q[29]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rf_reg [959:928]
    connect \D $procmux$10116_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:56.5"
  cell $aldff $driver$rf_reg_q[28]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rf_reg [927:896]
    connect \D $procmux$10118_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:56.5"
  cell $aldff $driver$rf_reg_q[27]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rf_reg [895:864]
    connect \D $procmux$10120_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:56.5"
  cell $aldff $driver$rf_reg_q[26]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rf_reg [863:832]
    connect \D $procmux$10122_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:56.5"
  cell $aldff $driver$rf_reg_q[25]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rf_reg [831:800]
    connect \D $procmux$10124_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:56.5"
  cell $aldff $driver$rf_reg_q[24]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rf_reg [799:768]
    connect \D $procmux$10126_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:56.5"
  cell $aldff $driver$rf_reg_q[23]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rf_reg [767:736]
    connect \D $procmux$10128_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:56.5"
  cell $aldff $driver$rf_reg_q[22]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rf_reg [735:704]
    connect \D $procmux$10130_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:56.5"
  cell $aldff $driver$rf_reg_q[21]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rf_reg [703:672]
    connect \D $procmux$10132_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:56.5"
  cell $aldff $driver$rf_reg_q[20]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rf_reg [671:640]
    connect \D $procmux$10134_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:56.5"
  cell $aldff $driver$rf_reg_q[1]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rf_reg [63:32]
    connect \D $procmux$10172_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:56.5"
  cell $aldff $driver$rf_reg_q[19]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rf_reg [639:608]
    connect \D $procmux$10136_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:56.5"
  cell $aldff $driver$rf_reg_q[18]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rf_reg [607:576]
    connect \D $procmux$10138_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:56.5"
  cell $aldff $driver$rf_reg_q[17]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rf_reg [575:544]
    connect \D $procmux$10140_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:56.5"
  cell $aldff $driver$rf_reg_q[16]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rf_reg [543:512]
    connect \D $procmux$10142_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:56.5"
  cell $aldff $driver$rf_reg_q[15]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rf_reg [511:480]
    connect \D $procmux$10144_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:56.5"
  cell $aldff $driver$rf_reg_q[14]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rf_reg [479:448]
    connect \D $procmux$10146_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:56.5"
  cell $aldff $driver$rf_reg_q[13]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rf_reg [447:416]
    connect \D $procmux$10148_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:56.5"
  cell $aldff $driver$rf_reg_q[12]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rf_reg [415:384]
    connect \D $procmux$10150_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:56.5"
  cell $aldff $driver$rf_reg_q[11]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rf_reg [383:352]
    connect \D $procmux$10152_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:56.5"
  cell $aldff $driver$rf_reg_q[10]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rf_reg [351:320]
    connect \D $procmux$10154_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.22-50.40"
  cell $eq $9
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $9y
    connect \B 5'00101
    connect \A \waddr_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.21-50.58"
  cell $mux $8
    parameter \WIDTH 1
    connect \Y \we_a_dec [3]
    connect \S $7y
    connect \B \we_a_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.22-50.40"
  cell $eq $7
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $7y
    connect \B 5'00100
    connect \A \waddr_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.21-50.58"
  cell $mux $62
    parameter \WIDTH 1
    connect \Y \we_a_dec [30]
    connect \S $61y
    connect \B \we_a_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.22-50.40"
  cell $eq $61
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $61y
    connect \B 5'11111
    connect \A \waddr_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.21-50.58"
  cell $mux $60
    parameter \WIDTH 1
    connect \Y \we_a_dec [29]
    connect \S $59y
    connect \B \we_a_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.21-50.58"
  cell $mux $6
    parameter \WIDTH 1
    connect \Y \we_a_dec [2]
    connect \S $5y
    connect \B \we_a_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.22-50.40"
  cell $eq $59
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $59y
    connect \B 5'11110
    connect \A \waddr_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.21-50.58"
  cell $mux $58
    parameter \WIDTH 1
    connect \Y \we_a_dec [28]
    connect \S $57y
    connect \B \we_a_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.22-50.40"
  cell $eq $57
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $57y
    connect \B 5'11101
    connect \A \waddr_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.21-50.58"
  cell $mux $56
    parameter \WIDTH 1
    connect \Y \we_a_dec [27]
    connect \S $55y
    connect \B \we_a_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.22-50.40"
  cell $eq $55
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $55y
    connect \B 5'11100
    connect \A \waddr_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.21-50.58"
  cell $mux $54
    parameter \WIDTH 1
    connect \Y \we_a_dec [26]
    connect \S $53y
    connect \B \we_a_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.22-50.40"
  cell $eq $53
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $53y
    connect \B 5'11011
    connect \A \waddr_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.21-50.58"
  cell $mux $52
    parameter \WIDTH 1
    connect \Y \we_a_dec [25]
    connect \S $51y
    connect \B \we_a_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.22-50.40"
  cell $eq $51
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $51y
    connect \B 5'11010
    connect \A \waddr_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.21-50.58"
  cell $mux $50
    parameter \WIDTH 1
    connect \Y \we_a_dec [24]
    connect \S $49y
    connect \B \we_a_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.22-50.40"
  cell $eq $5
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $5y
    connect \B 5'00011
    connect \A \waddr_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.22-50.40"
  cell $eq $49
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $49y
    connect \B 5'11001
    connect \A \waddr_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.21-50.58"
  cell $mux $48
    parameter \WIDTH 1
    connect \Y \we_a_dec [23]
    connect \S $47y
    connect \B \we_a_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.22-50.40"
  cell $eq $47
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $47y
    connect \B 5'11000
    connect \A \waddr_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.21-50.58"
  cell $mux $46
    parameter \WIDTH 1
    connect \Y \we_a_dec [22]
    connect \S $45y
    connect \B \we_a_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.22-50.40"
  cell $eq $45
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $45y
    connect \B 5'10111
    connect \A \waddr_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.21-50.58"
  cell $mux $44
    parameter \WIDTH 1
    connect \Y \we_a_dec [21]
    connect \S $43y
    connect \B \we_a_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.22-50.40"
  cell $eq $43
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $43y
    connect \B 5'10110
    connect \A \waddr_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.21-50.58"
  cell $mux $42
    parameter \WIDTH 1
    connect \Y \we_a_dec [20]
    connect \S $41y
    connect \B \we_a_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.22-50.40"
  cell $eq $41
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $41y
    connect \B 5'10101
    connect \A \waddr_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.21-50.58"
  cell $mux $40
    parameter \WIDTH 1
    connect \Y \we_a_dec [19]
    connect \S $39y
    connect \B \we_a_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.21-50.58"
  cell $mux $4
    parameter \WIDTH 1
    connect \Y \we_a_dec [1]
    connect \S $3y
    connect \B \we_a_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.22-50.40"
  cell $eq $39
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $39y
    connect \B 5'10100
    connect \A \waddr_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.21-50.58"
  cell $mux $38
    parameter \WIDTH 1
    connect \Y \we_a_dec [18]
    connect \S $37y
    connect \B \we_a_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.22-50.40"
  cell $eq $37
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $37y
    connect \B 5'10011
    connect \A \waddr_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.21-50.58"
  cell $mux $36
    parameter \WIDTH 1
    connect \Y \we_a_dec [17]
    connect \S $35y
    connect \B \we_a_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.22-50.40"
  cell $eq $35
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $35y
    connect \B 5'10010
    connect \A \waddr_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.21-50.58"
  cell $mux $34
    parameter \WIDTH 1
    connect \Y \we_a_dec [16]
    connect \S $33y
    connect \B \we_a_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.22-50.40"
  cell $eq $33
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $33y
    connect \B 5'10001
    connect \A \waddr_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.21-50.58"
  cell $mux $32
    parameter \WIDTH 1
    connect \Y \we_a_dec [15]
    connect \S $31y
    connect \B \we_a_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.22-50.40"
  cell $eq $31
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $31y
    connect \B 5'10000
    connect \A \waddr_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.21-50.58"
  cell $mux $30
    parameter \WIDTH 1
    connect \Y \we_a_dec [14]
    connect \S $29y
    connect \B \we_a_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.22-50.40"
  cell $eq $3
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $3y
    connect \B 5'00010
    connect \A \waddr_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.22-50.40"
  cell $eq $29
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $29y
    connect \B 5'01111
    connect \A \waddr_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.21-50.58"
  cell $mux $28
    parameter \WIDTH 1
    connect \Y \we_a_dec [13]
    connect \S $27y
    connect \B \we_a_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.22-50.40"
  cell $eq $27
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $27y
    connect \B 5'01110
    connect \A \waddr_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.21-50.58"
  cell $mux $26
    parameter \WIDTH 1
    connect \Y \we_a_dec [12]
    connect \S $25y
    connect \B \we_a_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.22-50.40"
  cell $eq $25
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $25y
    connect \B 5'01101
    connect \A \waddr_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.21-50.58"
  cell $mux $24
    parameter \WIDTH 1
    connect \Y \we_a_dec [11]
    connect \S $23y
    connect \B \we_a_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.22-50.40"
  cell $eq $23
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $23y
    connect \B 5'01100
    connect \A \waddr_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.21-50.58"
  cell $mux $22
    parameter \WIDTH 1
    connect \Y \we_a_dec [10]
    connect \S $21y
    connect \B \we_a_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.22-50.40"
  cell $eq $21
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $21y
    connect \B 5'01011
    connect \A \waddr_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.21-50.58"
  cell $mux $20
    parameter \WIDTH 1
    connect \Y \we_a_dec [9]
    connect \S $19y
    connect \B \we_a_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.21-50.58"
  cell $mux $2
    parameter \WIDTH 1
    connect \Y \we_a_dec [0]
    connect \S $1y
    connect \B \we_a_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:96.22-96.39"
  cell $mux $192
    parameter \WIDTH 32
    connect \Y \rdata_b_o
    connect \S $190y
    connect \B $191y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:96.22-96.39"
  cell $bmux $191
    parameter \WIDTH 32
    parameter \S_WIDTH 5
    connect \Y $191y
    connect \S \raddr_b_i
    connect \A { \rf_reg [1023:32] 32'00000000000000000000000000000000 }
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:96.22-96.39"
  cell $lt $190
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 1
    parameter \A_WIDTH 6
    parameter \A_SIGNED 1
    connect \Y $190y
    connect \B 7'0100000
    connect \A { 1'0 \raddr_b_i }
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.22-50.40"
  cell $eq $19
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $19y
    connect \B 5'01010
    connect \A \waddr_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:95.22-95.39"
  cell $mux $189
    parameter \WIDTH 32
    connect \Y \rdata_a_o
    connect \S $187y
    connect \B $188y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:95.22-95.39"
  cell $bmux $188
    parameter \WIDTH 32
    parameter \S_WIDTH 5
    connect \Y $188y
    connect \S \raddr_a_i
    connect \A { \rf_reg [1023:32] 32'00000000000000000000000000000000 }
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:95.22-95.39"
  cell $lt $187
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 1
    parameter \A_WIDTH 6
    parameter \A_SIGNED 1
    connect \Y $187y
    connect \B 7'0100000
    connect \A { 1'0 \raddr_a_i }
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.21-50.58"
  cell $mux $18
    parameter \WIDTH 1
    connect \Y \we_a_dec [8]
    connect \S $17y
    connect \B \we_a_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.22-50.40"
  cell $eq $17
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $17y
    connect \B 5'01001
    connect \A \waddr_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.21-50.58"
  cell $mux $16
    parameter \WIDTH 1
    connect \Y \we_a_dec [7]
    connect \S $15y
    connect \B \we_a_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.22-50.40"
  cell $eq $15
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $15y
    connect \B 5'01000
    connect \A \waddr_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.21-50.58"
  cell $mux $14
    parameter \WIDTH 1
    connect \Y \we_a_dec [6]
    connect \S $13y
    connect \B \we_a_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.22-50.40"
  cell $eq $13
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $13y
    connect \B 5'00111
    connect \A \waddr_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.21-50.58"
  cell $mux $12
    parameter \WIDTH 1
    connect \Y \we_a_dec [5]
    connect \S $11y
    connect \B \we_a_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.22-50.40"
  cell $eq $11
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $11y
    connect \B 5'00110
    connect \A \waddr_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.21-50.58"
  cell $mux $10
    parameter \WIDTH 1
    connect \Y \we_a_dec [4]
    connect \S $9y
    connect \B \we_a_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_register_file_ff.sv:50.22-50.40"
  cell $eq $1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $1y
    connect \B 5'00001
    connect \A \waddr_a_i
  end
  connect \rf_reg [31:0] 0
end
attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:12.8"
module \ibex_prefetch_buffer$ibex_core.if_stage_i.gen_prefetch_buffer.prefetch_buffer_i
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:52.37"
  wire \valid_req_q
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:52.24"
  wire \valid_req_d
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:74.24"
  wire \valid_raw
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:28.25"
  wire output 18 \valid_o
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:51.24"
  wire \valid_new_req
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:60.39"
  wire width 32 \stored_addr_q
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:61.24"
  wire \stored_addr_en
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:54.40"
  wire \rvalid_or_pmp_err
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:16.25"
  wire input 2 \rst_ni
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:18.25"
  wire input 9 \req_i
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:27.25"
  wire input 17 \ready_i
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:57.41"
  wire width 2 \rdata_pmp_err_s
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:57.58"
  wire width 2 \rdata_pmp_err_q
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:57.24"
  wire width 2 \rdata_pmp_err_n
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:55.45"
  wire width 2 \rdata_outstanding_s
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:55.66"
  wire width 2 \rdata_outstanding_q
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:55.24"
  wire width 2 \rdata_outstanding_n
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:29.25"
  wire width 32 output 19 \rdata_o
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:22.25"
  wire input 14 \predicted_branch_i
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:42.25"
  wire input 5 \instr_rvalid_i
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:36.25"
  wire output 3 \instr_req_o
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:39.25"
  wire width 32 input 7 \instr_rdata_i
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:41.25"
  wire input 10 \instr_pmp_err_i
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:66.24"
  wire \instr_or_pmp_err
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:37.25"
  wire input 4 \instr_gnt_i
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:40.25"
  wire input 8 \instr_err_i
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:38.25"
  wire width 32 output 6 \instr_addr_o
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:65.24"
  wire width 32 \instr_addr
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:54.24"
  wire \gnt_or_pmp_err
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:68.24"
  wire \fifo_valid
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:70.24"
  wire \fifo_ready
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:72.24"
  wire width 2 \fifo_busy
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:69.24"
  wire width 32 \fifo_addr
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:62.38"
  wire width 32 \fetch_addr_q
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:63.24"
  wire \fetch_addr_en
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:62.24"
  wire width 32 \fetch_addr_d
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:32.25"
  wire output 22 \err_plus2_o
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:31.25"
  wire output 21 \err_o
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:53.39"
  wire \discard_req_q
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:53.24"
  wire \discard_req_d
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:15.25"
  wire input 1 \clk_i
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:45.25"
  wire output 11 \busy_o
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:50.24"
  wire \branch_suppress
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:21.25"
  wire input 13 \branch_spec_i
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:78.24"
  wire \branch_or_mispredict
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:23.25"
  wire input 15 \branch_mispredict_i
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:20.25"
  wire input 12 \branch_i
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:56.42"
  wire width 2 \branch_discard_s
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:56.60"
  wire width 2 \branch_discard_q
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:56.24"
  wire width 2 \branch_discard_n
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:30.25"
  wire width 32 output 20 \addr_o
  attribute \unused_bits "0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31"
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:76.24"
  wire width 32 \addr_next
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:24.25"
  wire width 32 input 16 \addr_i
  wire width 32 $procmux$9362_Y
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:228.5-230.8"
  wire width 32 $fetch_addr_q$38
  wire $9y
  wire $7y
  wire $76y
  wire $70y
  wire $65y
  wire $64y
  wire $63y
  wire $62y
  wire $60y
  wire $5y
  wire $59y
  wire $58y
  wire $57y
  wire $56y
  wire $54y
  wire $53y
  wire $51y
  wire $50y
  wire width 2 $4y
  wire $49y
  wire $47y
  wire $46y
  wire $45y
  wire $44y
  wire $42y
  wire width 32 $40y
  wire width 32 $39y
  wire $35y
  wire $34y
  wire width 32 $33y
  wire width 32 $32y
  wire $30y
  wire $29y
  wire $25y
  wire $24y
  wire $23y
  wire $21y
  wire $19y
  wire $17y
  wire $13y
  wire $12y
  wire $11y
  wire $10y
  wire $0y
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:113.5"
  cell \ibex_fetch_fifo$ibex_core.if_stage_i.gen_prefetch_buffer.prefetch_buffer_i.fifo_i \fifo_i
    connect \rst_ni \rst_ni
    connect \out_valid_o \valid_raw
    connect \out_ready_i \ready_i
    connect \out_rdata_o \rdata_o
    connect \out_err_plus2_o \err_plus2_o
    connect \out_err_o \err_o
    connect \out_addr_o \addr_o
    connect \out_addr_next_o \addr_next
    connect \in_valid_i \fifo_valid
    connect \in_rdata_i \instr_rdata_i
    connect \in_err_i \instr_or_pmp_err
    connect \in_addr_i \fifo_addr
    connect \clk_i \clk_i
    connect \clear_i \branch_or_mispredict
    connect \busy_o \fifo_busy
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:186.7-186.38|designs/src/ibex_sv/ibex_prefetch_buffer.sv:185.5-187.8"
  cell $mux $procmux$9362
    parameter \WIDTH 32
    connect \Y $procmux$9362_Y
    connect \S \stored_addr_en
    connect \B \instr_addr
    connect \A \stored_addr_q
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:229.7-229.36|designs/src/ibex_sv/ibex_prefetch_buffer.sv:228.5-230.8"
  cell $mux $procmux$9360
    parameter \WIDTH 32
    connect \Y $fetch_addr_q$38
    connect \S \fetch_addr_en
    connect \B \fetch_addr_d
    connect \A \fetch_addr_q
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:295.3"
  cell $aldff $driver$valid_req_q
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \valid_req_q
    connect \D \valid_req_d
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:184.3"
  cell $dff $driver$stored_addr_q
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    connect \Q \stored_addr_q
    connect \D $procmux$9362_Y
    connect \CLK \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:295.3"
  cell $aldff $driver$rdata_pmp_err_q
    parameter \WIDTH 2
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rdata_pmp_err_q
    connect \D \rdata_pmp_err_s
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 2'00
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:295.3"
  cell $aldff $driver$rdata_outstanding_q
    parameter \WIDTH 2
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rdata_outstanding_q
    connect \D \rdata_outstanding_s
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 2'00
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:227.3"
  cell $dff $driver$fetch_addr_q
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    connect \Q \fetch_addr_q
    connect \D $fetch_addr_q$38
    connect \CLK \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:295.3"
  cell $aldff $driver$discard_req_q
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \discard_req_q
    connect \D \discard_req_d
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:295.3"
  cell $aldff $driver$branch_discard_q
    parameter \WIDTH 2
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \branch_discard_q
    connect \D \branch_discard_s
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 2'00
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:142.26-142.42"
  cell $not $9
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $9y
    connect \A \branch_suppress
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:139.28-139.53"
  cell $and $8
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \branch_suppress
    connect \B $7y
    connect \A \branch_spec_i
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:318.20-318.52"
  cell $and $77
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \valid_o
    connect \B $76y
    connect \A \valid_raw
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:318.32-318.52"
  cell $not $76
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $76y
    connect \A \branch_mispredict_i
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:289.22-289.75"
  cell $mux $72
    parameter \WIDTH 32
    connect \Y \fifo_addr
    connect \S \branch_mispredict_i
    connect \B 0
    connect \A \addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:287.23-287.63"
  cell $and $71
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \fifo_valid
    connect \B $70y
    connect \A \rvalid_or_pmp_err
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:287.43-287.63"
  cell $not $70
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $70y
    connect \A \branch_discard_q [0]
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:139.44-139.53"
  cell $not $7
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $7y
    connect \A \branch_i
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:283.32-284.67"
  cell $mux $69
    parameter \WIDTH 2
    connect \Y \rdata_pmp_err_s
    connect \S \rvalid_or_pmp_err
    connect \B { 1'0 \rdata_pmp_err_n [1] }
    connect \A \rdata_pmp_err_n
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:281.32-282.68"
  cell $mux $68
    parameter \WIDTH 2
    connect \Y \branch_discard_s
    connect \S \rvalid_or_pmp_err
    connect \B { 1'0 \branch_discard_n [1] }
    connect \A \branch_discard_n
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:279.32-280.71"
  cell $mux $67
    parameter \WIDTH 2
    connect \Y \rdata_outstanding_s
    connect \S \rvalid_or_pmp_err
    connect \B { 1'0 \rdata_outstanding_n [1] }
    connect \A \rdata_outstanding_n
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:272.39-274.57"
  cell $or $66
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \rdata_pmp_err_n [1]
    connect \B \rdata_pmp_err_q [1]
    connect \A $65y
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:272.40-273.64"
  cell $and $65
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $65y
    connect \B \rdata_outstanding_q [0]
    connect \A $64y
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:272.40-272.93"
  cell $and $64
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $64y
    connect \B \instr_pmp_err_i
    connect \A $63y
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:272.40-272.75"
  cell $and $63
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $63y
    connect \B $62y
    connect \A \instr_req_o
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:272.52-272.75"
  cell $not $62
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $62y
    connect \A \rdata_outstanding_q [1]
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:268.39-271.58"
  cell $or $61
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \branch_discard_n [1]
    connect \B \branch_discard_q [1]
    connect \A $60y
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:268.39-270.86"
  cell $or $60
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $60y
    connect \B $59y
    connect \A $58y
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:109.23-109.60"
  cell $logic_not $6
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \fifo_ready
    connect \A $5y
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:270.40-270.85"
  cell $and $59
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $59y
    connect \B \rdata_outstanding_q [1]
    connect \A \branch_or_mispredict
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:268.40-269.64"
  cell $and $58
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $58y
    connect \B \rdata_outstanding_q [0]
    connect \A $57y
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:268.40-268.82"
  cell $and $57
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $57y
    connect \B \discard_req_d
    connect \A $56y
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:268.40-268.66"
  cell $and $56
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $56y
    connect \B \gnt_or_pmp_err
    connect \A \instr_req_o
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:265.39-267.61"
  cell $or $55
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \rdata_outstanding_n [1]
    connect \B \rdata_outstanding_q [1]
    connect \A $54y
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:265.40-266.64"
  cell $and $54
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $54y
    connect \B \rdata_outstanding_q [0]
    connect \A $53y
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:265.40-265.66"
  cell $and $53
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $53y
    connect \B \gnt_or_pmp_err
    connect \A \instr_req_o
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:258.39-259.57"
  cell $or $52
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \rdata_pmp_err_n [0]
    connect \B \rdata_pmp_err_q [0]
    connect \A $51y
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:258.40-258.93"
  cell $and $51
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $51y
    connect \B \instr_pmp_err_i
    connect \A $50y
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:258.40-258.75"
  cell $and $50
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $50y
    connect \B $49y
    connect \A \instr_req_o
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:109.23-109.60"
  cell $reduce_and $5
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $5y
    connect \A $4y
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:258.52-258.75"
  cell $not $49
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $49y
    connect \A \rdata_outstanding_q [0]
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:254.39-256.58"
  cell $or $48
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \branch_discard_n [0]
    connect \B \branch_discard_q [0]
    connect \A $47y
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:254.39-255.86"
  cell $or $47
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $47y
    connect \B $46y
    connect \A $45y
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:255.40-255.85"
  cell $and $46
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $46y
    connect \B \rdata_outstanding_q [0]
    connect \A \branch_or_mispredict
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:254.40-254.82"
  cell $and $45
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $45y
    connect \B \discard_req_d
    connect \A $44y
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:254.40-254.66"
  cell $and $44
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $44y
    connect \B \gnt_or_pmp_err
    connect \A \instr_req_o
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:250.39-251.61"
  cell $or $43
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \rdata_outstanding_n [0]
    connect \B \rdata_outstanding_q [0]
    connect \A $42y
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:250.40-250.66"
  cell $and $42
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $42y
    connect \B \gnt_or_pmp_err
    connect \A \instr_req_o
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:234.23-237.57"
  cell $mux $41
    parameter \WIDTH 32
    connect \Y \instr_addr
    connect \S \valid_req_q
    connect \B \stored_addr_q
    connect \A $40y
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:235.23-237.57"
  cell $mux $40
    parameter \WIDTH 32
    connect \Y $40y
    connect \S \branch_spec_i
    connect \B \addr_i
    connect \A $39y
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:109.26-109.59"
  cell $or $4
    parameter \Y_WIDTH 2
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $4y
    connect \B { \rdata_outstanding_q [0] \rdata_outstanding_q [1] }
    connect \A \fifo_busy
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:236.23-237.57"
  cell $mux $39
    parameter \WIDTH 32
    connect \Y $39y
    connect \S \branch_mispredict_i
    connect \B 0
    connect \A \fetch_addr_q
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:221.25-225.74"
  cell $add $36
    parameter \Y_WIDTH 32
    parameter \B_WIDTH 32
    parameter \B_SIGNED 0
    parameter \A_WIDTH 32
    parameter \A_SIGNED 0
    connect \Y \fetch_addr_d
    connect \B { 29'00000000000000000000000000000 $35y 2'00 }
    connect \A $33y
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:225.38-225.66"
  cell $and $35
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $35y
    connect \B $34y
    connect \A \valid_new_req
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:225.54-225.66"
  cell $not $34
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $34y
    connect \A \valid_req_q
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:221.26-223.75"
  cell $mux $33
    parameter \WIDTH 32
    connect \Y $33y
    connect \S \branch_i
    connect \B \addr_i
    connect \A $32y
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:222.26-223.75"
  cell $mux $32
    parameter \WIDTH 32
    connect \Y $32y
    connect \S \branch_mispredict_i
    connect \B 0
    connect \A { \fetch_addr_q [31:2] 2'00 }
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:219.26-219.79"
  cell $or $31
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \fetch_addr_en
    connect \B $30y
    connect \A \branch_or_mispredict
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:219.50-219.78"
  cell $and $30
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $30y
    connect \B $29y
    connect \A \valid_new_req
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:94.29-94.61"
  cell $or $3
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \instr_or_pmp_err
    connect \B \rdata_pmp_err_q [0]
    connect \A \instr_err_i
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:219.66-219.78"
  cell $not $29
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $29y
    connect \A \valid_req_q
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:178.27-178.73"
  cell $and $26
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \stored_addr_en
    connect \B $25y
    connect \A $24y
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:178.58-178.73"
  cell $not $25
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $25y
    connect \A \gnt_or_pmp_err
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:178.27-178.55"
  cell $and $24
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $24y
    connect \B $23y
    connect \A \valid_new_req
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:178.43-178.55"
  cell $not $23
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $23y
    connect \A \valid_req_q
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:159.26-159.78"
  cell $and $22
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \discard_req_d
    connect \B $21y
    connect \A \valid_req_q
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:159.41-159.77"
  cell $or $21
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $21y
    connect \B \discard_req_q
    connect \A \branch_or_mispredict
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:156.24-156.51"
  cell $and $20
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \valid_req_d
    connect \B $19y
    connect \A \instr_req_o
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:86.33-86.63"
  cell $or $2
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \branch_or_mispredict
    connect \B \branch_mispredict_i
    connect \A \branch_i
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:156.36-156.51"
  cell $not $19
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $19y
    connect \A \gnt_or_pmp_err
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:153.30-153.92"
  cell $and $18
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \rvalid_or_pmp_err
    connect \B $17y
    connect \A \rdata_outstanding_q [0]
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:153.56-153.91"
  cell $or $17
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $17y
    connect \B \rdata_pmp_err_q [0]
    connect \A \instr_rvalid_i
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:150.27-150.56"
  cell $or $16
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \gnt_or_pmp_err
    connect \B \instr_pmp_err_i
    connect \A \instr_gnt_i
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:145.22-145.49"
  cell $or $15
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \instr_req_o
    connect \B \valid_new_req
    connect \A \valid_req_q
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:142.26-143.58"
  cell $and $14
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \valid_new_req
    connect \B $13y
    connect \A $12y
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:143.26-143.58"
  cell $not $13
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $13y
    connect \A \rdata_outstanding_q [1]
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:142.26-142.88"
  cell $and $12
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $12y
    connect \B $11y
    connect \A $10y
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:142.54-142.87"
  cell $or $11
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $11y
    connect \B \branch_or_mispredict
    connect \A \fifo_ready
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:142.26-142.50"
  cell $and $10
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $10y
    connect \B \req_i
    connect \A $9y
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:84.19-84.55"
  cell $or $1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \busy_o
    connect \B \instr_req_o
    connect \A $0y
  end
  attribute \src "designs/src/ibex_sv/ibex_prefetch_buffer.sv:84.20-84.40"
  cell $reduce_or $0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $0y
    connect \A \rdata_outstanding_q
  end
  connect \instr_addr_o { \instr_addr [31:2] 2'00 }
end
attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:17.8"
module \ibex_multdiv_fast$ibex_core.ex_block_i.gen_multdiv_fast.multdiv_i
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:45.30"
  wire output 12 \valid_o
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:56.16"
  wire \signed_mult
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:27.30"
  wire width 2 input 14 \signed_mode_i
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:54.24"
  wire \sign_b
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:54.16"
  wire \sign_a
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:21.30"
  wire input 2 \rst_ni
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:26.30"
  wire width 2 input 13 \operator_i
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:59.27"
  wire width 34 \op_remainder_d
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:70.16"
  wire width 32 \op_quotient_q
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:73.16"
  wire width 32 \op_quotient_d
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:69.16"
  wire width 32 \op_numerator_q
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:72.16"
  wire width 32 \op_numerator_d
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:71.16"
  wire width 32 \op_denominator_d
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:29.30"
  wire width 32 input 16 \op_b_i
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:28.30"
  wire width 32 input 15 \op_a_i
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:67.16"
  wire width 32 \one_shift
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:74.16"
  wire width 32 \next_remainder
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:75.16"
  wire width 33 \next_quotient
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:44.30"
  wire width 32 output 22 \multdiv_result_o
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:42.30"
  wire input 8 \multdiv_ready_id_i
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:79.16"
  wire \multdiv_en
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:55.16"
  wire \mult_valid
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:24.30"
  wire input 6 \mult_sel_i
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:80.16"
  wire \mult_hold
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:84.16"
  wire \mult_en_internal
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:22.30"
  wire input 4 \mult_en_i
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:90.12"
  wire width 3 \md_state_q
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:90.24"
  wire width 3 \md_state_d
  attribute \unused_bits "34"
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:52.23"
  wire width 35 \mac_res_ext
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:59.16"
  wire width 34 \mac_res_d
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:65.16"
  wire \is_greater_equal
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:40.30"
  wire width 2 output 9 \imd_val_we_o
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:38.30"
  wire width 68 input 11 \imd_val_q_i
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:39.30"
  wire width 68 output 10 \imd_val_d_o
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:266.16"
  wire width 2 \gen_mult_fast.mult_state_q
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:266.30"
  wire width 2 \gen_mult_fast.mult_state_d
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:261.18"
  wire width 16 \gen_mult_fast.mult_op_b
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:260.18"
  wire width 16 \gen_mult_fast.mult_op_a
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:32.30"
  wire input 19 \equal_to_zero_i
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:77.16"
  wire \div_valid
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:64.28"
  wire \div_sign_b
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:64.16"
  wire \div_sign_a
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:25.30"
  wire input 7 \div_sel_i
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:81.16"
  wire \div_hold
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:85.16"
  wire \div_en_internal
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:23.30"
  wire input 5 \div_en_i
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:78.16"
  wire width 5 \div_counter_q
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:78.31"
  wire width 5 \div_counter_d
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:66.16"
  wire \div_change_sign
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:82.31"
  wire \div_by_zero_q
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:82.16"
  wire \div_by_zero_d
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:33.30"
  wire input 3 \data_ind_timing_i
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:20.30"
  wire input 1 \clk_i
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:36.30"
  wire width 33 output 21 \alu_operand_b_o
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:35.30"
  wire width 33 output 20 \alu_operand_a_o
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:31.30"
  wire width 32 input 18 \alu_adder_i
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:30.30"
  wire width 34 input 17 \alu_adder_ext_i
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:53.23"
  wire width 34 \accum
  wire $procmux$5805_CMP
  wire $procmux$5803_CMP
  wire $procmux$5801_CMP
  wire $procmux$5799_CMP
  wire $procmux$5797_CMP
  wire $procmux$5796_CMP
  wire $procmux$5794_CMP
  wire $procmux$5792_CMP
  wire $procmux$5790_CMP
  wire $procmux$5789_CMP
  wire $procmux$5787_CMP
  wire $procmux$5785_CMP
  wire $procmux$5783_CMP
  wire $procmux$5782_CMP
  wire $procmux$5780_CMP
  wire $procmux$5778_CMP
  wire $procmux$5776_CMP
  wire $procmux$5775_CMP
  wire $procmux$5773_CMP
  wire $procmux$5771_CMP
  wire $procmux$5769_CMP
  wire $procmux$5768_CMP
  wire $procmux$5766_CMP
  wire $procmux$5764_CMP
  wire $procmux$5762_CMP
  wire $procmux$5761_CMP
  wire $procmux$5759_CMP
  wire $procmux$5757_CMP
  wire $procmux$5755_CMP
  wire $procmux$5754_CMP
  wire $procmux$5752_CMP
  wire $procmux$5750_CMP
  wire $procmux$5748_CMP
  wire width 34 $procmux$5745_Y
  wire $procmux$5741_CMP
  wire $procmux$5738_Y
  wire $procmux$5735_CMP
  wire $procmux$5732_Y
  wire $procmux$5729_CMP
  wire width 34 $procmux$5726_Y
  wire $procmux$5723_CMP
  wire width 34 $procmux$5720_Y
  wire $procmux$5717_CMP
  wire width 2 $procmux$5714_Y
  wire $procmux$5705_CMP
  wire $procmux$5704_CMP
  wire $procmux$5697_CMP
  wire $procmux$5695_CMP
  wire $procmux$5694_CMP
  wire $procmux$5693_CMP
  wire $procmux$5692_CMP
  wire $procmux$5690_CMP
  wire $procmux$5685_CMP
  wire $procmux$5683_CMP
  wire $procmux$5682_CMP
  wire $procmux$5681_CMP
  wire $procmux$5679_CMP
  wire $procmux$5674_CMP
  wire $procmux$5667_CMP
  wire $procmux$5659_CMP
  wire $procmux$5658_CMP
  wire $procmux$5652_CMP
  wire $procmux$5649_CMP
  wire $procmux$5647_CMP
  wire $procmux$5646_CMP
  wire $procmux$5639_CMP
  wire $procmux$5636_CMP
  wire $procmux$5626_CMP
  wire $procmux$5623_Y
  wire $procmux$5614_CMP
  wire width 34 $procmux$5611_Y
  wire $procmux$5602_CMP
  wire width 3 $procmux$5599_Y
  wire $procmux$5590_CMP
  wire $procmux$5588_CMP
  wire $procmux$5587_CMP
  wire $procmux$5586_CMP
  wire $procmux$5585_CMP
  wire $procmux$5583_CMP
  wire $procmux$5578_CMP
  wire width 34 $procmux$5575_Y
  wire $procmux$5570_CMP
  wire width 34 $procmux$5567_Y
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:495.9-499.12"
  wire width 34 $op_remainder_d$91
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:478.9-485.12"
  wire width 34 $op_remainder_d$86
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:420.9-437.12"
  wire width 34 $op_remainder_d$71
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:105.14-111.8"
  wire width 32 $op_quotient_q$8
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:105.14-111.8"
  wire width 32 $op_numerator_q$7
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:324.11-336.14"
  wire $mult_valid$26
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:324.11-336.14"
  wire $mult_hold$28
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:105.14-111.8"
  wire width 3 $md_state_q$11
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:420.9-437.12"
  wire width 3 $md_state_d$73
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:324.11-336.14"
  wire width 34 $mac_res_d$27
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:309.11-314.14"
  wire width 34 $mac_res_d$21
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:366.9-368.12"
  wire width 2 $gen_mult_fast.mult_state_q$46
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:324.11-336.14"
  wire width 2 $gen_mult_fast.mult_state_d$29
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:105.14-111.8"
  wire width 5 $div_counter_q$9
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:105.14-111.8"
  wire $div_by_zero_q$10
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:420.9-437.12"
  wire $div_by_zero_d$72
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:324.11-336.14"
  wire width 34 $accum$25
  wire $93y
  wire width 32 $92y
  wire width 34 $90y
  wire width 34 $89y
  wire $88y
  wire width 32 $87y
  wire $85y
  wire width 32 $84y
  wire width 3 $83y
  wire $82y
  wire $81y
  wire $80y
  wire $79y
  wire width 32 $78y
  wire width 32 $77y
  wire width 32 $76y
  wire width 32 $75y
  wire width 32 $74y
  wire width 3 $70y
  wire $69y
  wire $68y
  wire width 3 $67y
  wire $66y
  wire $65y
  wire $64y
  wire width 32 $63y
  wire width 5 $62y
  wire $59y
  wire $58y
  wire $54y
  wire $52y
  wire width 33 $48y
  wire $33y
  wire $32y
  wire $31y
  wire $30y
  wire $2y
  wire $24y
  wire $23y
  wire $22y
  wire $20y
  wire $19y
  wire width 35 $16y
  wire $0y
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:105.35-111.8|designs/src/ibex_sv/ibex_multdiv_fast.sv:105.14-111.8"
  cell $mux $procmux$5814
    parameter \WIDTH 32
    connect \Y $op_numerator_q$7
    connect \S \div_en_internal
    connect \B \op_numerator_d
    connect \A \op_numerator_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:105.35-111.8|designs/src/ibex_sv/ibex_multdiv_fast.sv:105.14-111.8"
  cell $mux $procmux$5812
    parameter \WIDTH 32
    connect \Y $op_quotient_q$8
    connect \S \div_en_internal
    connect \B \op_quotient_d
    connect \A \op_quotient_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:105.35-111.8|designs/src/ibex_sv/ibex_multdiv_fast.sv:105.14-111.8"
  cell $mux $procmux$5810
    parameter \WIDTH 5
    connect \Y $div_counter_q$9
    connect \S \div_en_internal
    connect \B \div_counter_d
    connect \A \div_counter_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:105.35-111.8|designs/src/ibex_sv/ibex_multdiv_fast.sv:105.14-111.8"
  cell $mux $procmux$5808
    parameter \WIDTH 1
    connect \Y $div_by_zero_q$10
    connect \S \div_en_internal
    connect \B \div_by_zero_d
    connect \A \div_by_zero_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:105.35-111.8|designs/src/ibex_sv/ibex_multdiv_fast.sv:105.14-111.8"
  cell $mux $procmux$5806
    parameter \WIDTH 3
    connect \Y $md_state_q$11
    connect \S \div_en_internal
    connect \B \md_state_d
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:318.15-337.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5805_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5805_CMP
    connect \B 2'10
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:339.15-355.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5803_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5803_CMP
    connect \B 2'11
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:339.15-355.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$5802
    parameter \WIDTH 1
    parameter \S_WIDTH 2
    connect \Y \mult_valid
    connect \S { $procmux$5805_CMP $procmux$5803_CMP }
    connect \B { $mult_valid$26 1'1 }
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:318.15-337.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5801_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5801_CMP
    connect \B 2'10
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:339.15-355.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5799_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5799_CMP
    connect \B 2'11
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:339.15-355.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$5798
    parameter \WIDTH 1
    parameter \S_WIDTH 2
    connect \Y \mult_hold
    connect \S { $procmux$5801_CMP $procmux$5799_CMP }
    connect \B { $mult_hold$28 $33y }
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:290.15-299.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$5797_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5797_CMP
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:301.15-316.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5796_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5796_CMP
    connect \B 2'01
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:318.15-337.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5794_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5794_CMP
    connect \B 2'10
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:339.15-355.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5792_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5792_CMP
    connect \B 2'11
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:339.15-355.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$5791
    parameter \WIDTH 34
    parameter \S_WIDTH 4
    connect \Y \accum
    connect \S { $procmux$5797_CMP $procmux$5796_CMP $procmux$5794_CMP $procmux$5792_CMP }
    connect \B { 52'0000000000000000000000000000000000000000000000000000 \imd_val_q_i [65:50] $accum$25 $32y $32y $32y $32y $32y $32y $32y $32y $32y $32y $32y $32y $32y $32y $32y $32y \imd_val_q_i [67:50] }
    connect \A 34'x
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:290.15-299.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$5790_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5790_CMP
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:301.15-316.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5789_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5789_CMP
    connect \B 2'01
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:318.15-337.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5787_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5787_CMP
    connect \B 2'10
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:339.15-355.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5785_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5785_CMP
    connect \B 2'11
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:339.15-355.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$5784
    parameter \WIDTH 1
    parameter \S_WIDTH 4
    connect \Y \sign_a
    connect \S { $procmux$5790_CMP $procmux$5789_CMP $procmux$5787_CMP $procmux$5785_CMP }
    connect \B { 2'00 $22y $30y }
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:290.15-299.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$5783_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5783_CMP
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:301.15-316.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5782_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5782_CMP
    connect \B 2'01
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:318.15-337.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5780_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5780_CMP
    connect \B 2'10
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:339.15-355.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5778_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5778_CMP
    connect \B 2'11
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:339.15-355.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$5777
    parameter \WIDTH 1
    parameter \S_WIDTH 4
    connect \Y \sign_b
    connect \S { $procmux$5783_CMP $procmux$5782_CMP $procmux$5780_CMP $procmux$5778_CMP }
    connect \B { 1'0 $19y 1'0 $31y }
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:290.15-299.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$5776_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5776_CMP
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:301.15-316.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5775_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5775_CMP
    connect \B 2'01
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:318.15-337.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5773_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5773_CMP
    connect \B 2'10
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:339.15-355.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5771_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5771_CMP
    connect \B 2'11
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:339.15-355.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$5770
    parameter \WIDTH 34
    parameter \S_WIDTH 4
    connect \Y \mac_res_d
    connect \S { $procmux$5776_CMP $procmux$5775_CMP $procmux$5773_CMP $procmux$5771_CMP }
    connect \B { \mac_res_ext [33:0] $mac_res_d$21 $mac_res_d$27 \mac_res_ext [33:0] }
    connect \A 34'x
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:290.15-299.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$5769_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5769_CMP
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:301.15-316.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5768_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5768_CMP
    connect \B 2'01
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:318.15-337.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5766_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5766_CMP
    connect \B 2'10
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:339.15-355.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5764_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5764_CMP
    connect \B 2'11
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:339.15-355.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$5763
    parameter \WIDTH 16
    parameter \S_WIDTH 4
    connect \Y \gen_mult_fast.mult_op_a
    connect \S { $procmux$5769_CMP $procmux$5768_CMP $procmux$5766_CMP $procmux$5764_CMP }
    connect \B { \op_a_i [15:0] \op_a_i [15:0] \op_a_i [31:16] \op_a_i [31:16] }
    connect \A 16'x
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:290.15-299.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$5762_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5762_CMP
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:301.15-316.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5761_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5761_CMP
    connect \B 2'01
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:318.15-337.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5759_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5759_CMP
    connect \B 2'10
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:339.15-355.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5757_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5757_CMP
    connect \B 2'11
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:339.15-355.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$5756
    parameter \WIDTH 16
    parameter \S_WIDTH 4
    connect \Y \gen_mult_fast.mult_op_b
    connect \S { $procmux$5762_CMP $procmux$5761_CMP $procmux$5759_CMP $procmux$5757_CMP }
    connect \B { \op_b_i [15:0] \op_b_i \op_b_i [31:16] }
    connect \A 16'x
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:290.15-299.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$5755_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5755_CMP
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:301.15-316.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5754_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5754_CMP
    connect \B 2'01
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:318.15-337.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5752_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5752_CMP
    connect \B 2'10
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:339.15-355.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5750_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5750_CMP
    connect \B 2'11
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:339.15-355.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$5749
    parameter \WIDTH 2
    parameter \S_WIDTH 4
    connect \Y \gen_mult_fast.mult_state_d
    connect \S { $procmux$5755_CMP $procmux$5754_CMP $procmux$5752_CMP $procmux$5750_CMP }
    connect \B { 4'0110 $gen_mult_fast.mult_state_d$29 2'00 }
    connect \A 2'x
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:301.15-316.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5748_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5748_CMP
    connect \B 2'01
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:301.15-316.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$5747
    parameter \WIDTH 34
    connect \Y $mac_res_d$21
    connect \S $procmux$5748_CMP
    connect \B $procmux$5745_Y
    connect \A 34'x
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:310.13-310.71|designs/src/ibex_sv/ibex_multdiv_fast.sv:309.11-314.14"
  attribute \full_case 1
  cell $mux $procmux$5745
    parameter \WIDTH 34
    connect \Y $procmux$5745_Y
    connect \S $20y
    connect \B { 2'00 \mac_res_ext [15:0] \imd_val_q_i [49:34] }
    connect \A \mac_res_ext [33:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:318.15-337.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5741_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5741_CMP
    connect \B 2'10
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:318.15-337.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$5740
    parameter \WIDTH 1
    connect \Y $mult_valid$26
    connect \S $procmux$5741_CMP
    connect \B $procmux$5738_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:324.41-332.14|designs/src/ibex_sv/ibex_multdiv_fast.sv:324.11-336.14"
  attribute \full_case 1
  cell $mux $procmux$5738
    parameter \WIDTH 1
    connect \Y $procmux$5738_Y
    connect \S $23y
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:318.15-337.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5735_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5735_CMP
    connect \B 2'10
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:318.15-337.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$5734
    parameter \WIDTH 1
    connect \Y $mult_hold$28
    connect \S $procmux$5735_CMP
    connect \B $procmux$5732_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:324.41-332.14|designs/src/ibex_sv/ibex_multdiv_fast.sv:324.11-336.14"
  attribute \full_case 1
  cell $mux $procmux$5732
    parameter \WIDTH 1
    connect \Y $procmux$5732_Y
    connect \S $23y
    connect \B $24y
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:318.15-337.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5729_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5729_CMP
    connect \B 2'10
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:318.15-337.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$5728
    parameter \WIDTH 34
    connect \Y $accum$25
    connect \S $procmux$5729_CMP
    connect \B $procmux$5726_Y
    connect \A 34'x
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:324.41-332.14|designs/src/ibex_sv/ibex_multdiv_fast.sv:324.11-336.14"
  attribute \full_case 1
  cell $mux $procmux$5726
    parameter \WIDTH 34
    connect \Y $procmux$5726_Y
    connect \S $23y
    connect \B { 18'000000000000000000 \imd_val_q_i [65:50] }
    connect \A \imd_val_q_i [67:34]
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:318.15-337.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5723_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5723_CMP
    connect \B 2'10
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:318.15-337.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$5722
    parameter \WIDTH 34
    connect \Y $mac_res_d$27
    connect \S $procmux$5723_CMP
    connect \B $procmux$5720_Y
    connect \A 34'x
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:324.41-332.14|designs/src/ibex_sv/ibex_multdiv_fast.sv:324.11-336.14"
  attribute \full_case 1
  cell $mux $procmux$5720
    parameter \WIDTH 34
    connect \Y $procmux$5720_Y
    connect \S $23y
    connect \B { 2'00 \mac_res_ext [15:0] \imd_val_q_i [49:34] }
    connect \A \mac_res_ext [33:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:318.15-337.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5717_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5717_CMP
    connect \B 2'10
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:318.15-337.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:288.7-359.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$5716
    parameter \WIDTH 2
    connect \Y $gen_mult_fast.mult_state_d$29
    connect \S $procmux$5717_CMP
    connect \B $procmux$5714_Y
    connect \A 2'x
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:324.41-332.14|designs/src/ibex_sv/ibex_multdiv_fast.sv:324.11-336.14"
  attribute \full_case 1
  cell $mux $procmux$5714
    parameter \WIDTH 2
    connect \Y $procmux$5714_Y
    connect \S $23y
    connect \B 2'00
    connect \A 2'11
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:367.11-367.40|designs/src/ibex_sv/ibex_multdiv_fast.sv:366.9-368.12"
  cell $mux $procmux$5710
    parameter \WIDTH 2
    connect \Y $gen_mult_fast.mult_state_q$46
    connect \S \mult_en_internal
    connect \B \gen_mult_fast.mult_state_d
    connect \A \gen_mult_fast.mult_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:393.7-393.52|designs/src/ibex_sv/ibex_multdiv_fast.sv:392.5-396.8"
  attribute \full_case 1
  cell $mux $procmux$5708
    parameter \WIDTH 1
    connect \Y \is_greater_equal
    connect \S $52y
    connect \B \imd_val_q_i [65]
    connect \A $54y
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:468.16-475.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5705_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5705_CMP
    connect \B 3'011
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:477.16-491.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5704_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5704_CMP
    connect \B 3'100
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:477.16-491.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$5703
    parameter \WIDTH 33
    parameter \S_WIDTH 2
    connect \Y \alu_operand_a_o
    connect \S { $procmux$5705_CMP $procmux$5704_CMP }
    connect \B { \imd_val_q_i [65:34] 1'1 \imd_val_q_i [65:34] 1'1 }
    connect \A 33'000000000000000000000000000000001
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:419.16-442.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$5697_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5697_CMP
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:444.17-454.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5695_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5695_CMP
    connect \B 3'001
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:456.17-466.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5694_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5694_CMP
    connect \B 3'010
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:468.16-475.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5693_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5693_CMP
    connect \B 3'011
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:477.16-491.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5692_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5692_CMP
    connect \B 3'100
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:493.23-503.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5690_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5690_CMP
    connect \B 3'101
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:493.23-503.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$5689
    parameter \WIDTH 33
    parameter \S_WIDTH 6
    connect \Y \alu_operand_b_o
    connect \S { $procmux$5697_CMP $procmux$5695_CMP $procmux$5694_CMP $procmux$5693_CMP $procmux$5692_CMP $procmux$5690_CMP }
    connect \B { $74y 1'1 $76y 1'1 $78y 1'1 $84y 1'1 $87y 1'1 $92y 1'1 }
    connect \A { $63y 1'1 }
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:419.16-442.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$5685_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5685_CMP
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:456.17-466.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5683_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5683_CMP
    connect \B 3'010
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:468.16-475.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5682_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5682_CMP
    connect \B 3'011
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:477.16-491.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5681_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5681_CMP
    connect \B 3'100
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:493.23-503.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5679_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5679_CMP
    connect \B 3'101
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:493.23-503.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$5678
    parameter \WIDTH 34
    parameter \S_WIDTH 5
    connect \Y \op_remainder_d
    connect \S { $procmux$5685_CMP $procmux$5683_CMP $procmux$5682_CMP $procmux$5681_CMP $procmux$5679_CMP }
    connect \B { $op_remainder_d$71 33'000000000000000000000000000000000 \op_numerator_q [31] 1'0 \next_remainder $81y $op_remainder_d$86 $op_remainder_d$91 }
    connect \A \imd_val_q_i [67:34]
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:456.17-466.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5674_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5674_CMP
    connect \B 3'010
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:456.17-466.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$5673
    parameter \WIDTH 32
    connect \Y \op_denominator_d
    connect \S $procmux$5674_CMP
    connect \B $77y
    connect \A \imd_val_q_i [31:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:444.17-454.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5667_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5667_CMP
    connect \B 3'001
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:444.17-454.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$5666
    parameter \WIDTH 32
    connect \Y \op_numerator_d
    connect \S $procmux$5667_CMP
    connect \B $75y
    connect \A \op_numerator_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:444.17-454.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5659_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5659_CMP
    connect \B 3'001
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:468.16-475.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5658_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5658_CMP
    connect \B 3'011
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:468.16-475.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$5657
    parameter \WIDTH 32
    parameter \S_WIDTH 2
    connect \Y \op_quotient_d
    connect \S { $procmux$5659_CMP $procmux$5658_CMP }
    connect \B { 32'00000000000000000000000000000000 \next_quotient [31:0] }
    connect \A \op_quotient_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:505.18-511.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5652_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5652_CMP
    connect \B 3'110
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:505.18-511.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$5651
    parameter \WIDTH 1
    connect \Y \div_valid
    connect \S $procmux$5652_CMP
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:419.16-442.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$5649_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5649_CMP
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:444.17-454.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5647_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5647_CMP
    connect \B 3'001
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:456.17-466.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5646_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5646_CMP
    connect \B 3'010
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:456.17-466.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$5645
    parameter \WIDTH 5
    parameter \S_WIDTH 3
    connect \Y \div_counter_d
    connect \S { $procmux$5649_CMP $procmux$5647_CMP $procmux$5646_CMP }
    connect \B 15'111111111111111
    connect \A $62y
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:505.18-511.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5639_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5639_CMP
    connect \B 3'110
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:505.18-511.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$5638
    parameter \WIDTH 1
    connect \Y \div_hold
    connect \S $procmux$5639_CMP
    connect \B $93y
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:419.16-442.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$5636_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5636_CMP
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:419.16-442.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$5635
    parameter \WIDTH 1
    connect \Y \div_by_zero_d
    connect \S $procmux$5636_CMP
    connect \B $div_by_zero_d$72
    connect \A \div_by_zero_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:419.16-442.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$5626_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5626_CMP
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:419.16-442.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$5625
    parameter \WIDTH 1
    connect \Y $div_by_zero_d$72
    connect \S $procmux$5626_CMP
    connect \B $procmux$5623_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:420.38-430.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:420.9-437.12"
  attribute \full_case 1
  cell $mux $procmux$5623
    parameter \WIDTH 1
    connect \Y $procmux$5623_Y
    connect \S $64y
    connect \B \equal_to_zero_i
    connect \A \div_by_zero_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:419.16-442.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$5614_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5614_CMP
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:419.16-442.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$5613
    parameter \WIDTH 34
    connect \Y $op_remainder_d$71
    connect \S $procmux$5614_CMP
    connect \B $procmux$5611_Y
    connect \A 34'x
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:420.38-430.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:420.9-437.12"
  attribute \full_case 1
  cell $mux $procmux$5611
    parameter \WIDTH 34
    connect \Y $procmux$5611_Y
    connect \S $64y
    connect \B 34'1111111111111111111111111111111111
    connect \A { 2'00 \op_a_i }
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:419.16-442.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$5602_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5602_CMP
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:419.16-442.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$5601
    parameter \WIDTH 3
    connect \Y $md_state_d$73
    connect \S $procmux$5602_CMP
    connect \B $procmux$5599_Y
    connect \A 3'x
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:420.38-430.12|designs/src/ibex_sv/ibex_multdiv_fast.sv:420.9-437.12"
  attribute \full_case 1
  cell $mux $procmux$5599
    parameter \WIDTH 3
    connect \Y $procmux$5599_Y
    connect \S $64y
    connect \B $67y
    connect \A $70y
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:419.16-442.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$5590_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5590_CMP
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:444.17-454.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5588_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5588_CMP
    connect \B 3'001
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:456.17-466.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5587_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5587_CMP
    connect \B 3'010
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:468.16-475.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5586_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5586_CMP
    connect \B 3'011
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:477.16-491.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5585_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5585_CMP
    connect \B 3'100
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:493.23-503.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5583_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5583_CMP
    connect \B 3'101
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:493.23-503.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$5582
    parameter \WIDTH 3
    parameter \S_WIDTH 6
    connect \Y \md_state_d
    connect \S { $procmux$5590_CMP $procmux$5588_CMP $procmux$5587_CMP $procmux$5586_CMP $procmux$5585_CMP $procmux$5583_CMP }
    connect \B { $md_state_d$73 6'010011 $83y 6'101110 }
    connect \A 3'000
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:477.16-491.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5578_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5578_CMP
    connect \B 3'100
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:477.16-491.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$5577
    parameter \WIDTH 34
    connect \Y $op_remainder_d$86
    connect \S $procmux$5578_CMP
    connect \B $procmux$5575_Y
    connect \A 34'x
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:481.11-481.50|designs/src/ibex_sv/ibex_multdiv_fast.sv:478.9-485.12"
  attribute \full_case 1
  cell $mux $procmux$5575
    parameter \WIDTH 34
    connect \Y $procmux$5575_Y
    connect \S $85y
    connect \B { 1'0 \next_quotient }
    connect \A { 2'00 \next_remainder }
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:493.23-503.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5570_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$5570_CMP
    connect \B 3'101
    connect \A \md_state_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:493.23-503.10|designs/src/ibex_sv/ibex_multdiv_fast.sv:418.5-516.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$5569
    parameter \WIDTH 34
    connect \Y $op_remainder_d$91
    connect \S $procmux$5570_CMP
    connect \B $procmux$5567_Y
    connect \A 34'x
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:496.11-496.85|designs/src/ibex_sv/ibex_multdiv_fast.sv:495.9-499.12"
  attribute \full_case 1
  cell $mux $procmux$5567
    parameter \WIDTH 34
    connect \Y $procmux$5567_Y
    connect \S $88y
    connect \B $89y
    connect \A $90y
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:98.3"
  cell $aldff $driver$op_quotient_q
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \op_quotient_q
    connect \D $op_quotient_q$8
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:98.3"
  cell $aldff $driver$op_numerator_q
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \op_numerator_q
    connect \D $op_numerator_q$7
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:98.3"
  cell $aldff $driver$md_state_q
    parameter \WIDTH 3
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \md_state_q
    connect \D $md_state_q$11
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 3'000
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:362.5"
  cell $aldff $driver$gen_mult_fast.mult_state_q
    parameter \WIDTH 2
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \gen_mult_fast.mult_state_q
    connect \D $gen_mult_fast.mult_state_q$46
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 2'00
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:98.3"
  cell $aldff $driver$div_counter_q
    parameter \WIDTH 5
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \div_counter_q
    connect \D $div_counter_q$9
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 5'00000
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:98.3"
  cell $aldff $driver$div_by_zero_q
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \div_by_zero_q
    connect \D $div_by_zero_q$10
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:509.22-509.41"
  cell $not $93
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $93y
    connect \A \multdiv_ready_id_i
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:502.29-502.50"
  cell $not $92
    parameter \Y_WIDTH 32
    parameter \A_WIDTH 32
    parameter \A_SIGNED 0
    connect \Y $92y
    connect \A \imd_val_q_i [65:34]
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:498.28-498.84"
  cell $mux $90
    parameter \WIDTH 34
    connect \Y $90y
    connect \S \div_sign_a
    connect \B { 2'00 \alu_adder_i }
    connect \A \imd_val_q_i [67:34]
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:496.28-496.84"
  cell $mux $89
    parameter \WIDTH 34
    connect \Y $89y
    connect \S \div_change_sign
    connect \B { 2'00 \alu_adder_i }
    connect \A \imd_val_q_i [67:34]
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:495.13-495.36"
  cell $eq $88
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $88y
    connect \B 2'10
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:488.29-488.52"
  cell $not $87
    parameter \Y_WIDTH 32
    parameter \A_WIDTH 32
    parameter \A_SIGNED 0
    connect \Y $87y
    connect \A \imd_val_q_i [31:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:478.13-478.36"
  cell $eq $85
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $85y
    connect \B 2'10
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:474.28-474.51"
  cell $not $84
    parameter \Y_WIDTH 32
    parameter \A_WIDTH 32
    parameter \A_SIGNED 0
    connect \Y $84y
    connect \A \imd_val_q_i [31:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:471.27-471.70"
  cell $mux $83
    parameter \WIDTH 3
    connect \Y $83y
    connect \S $82y
    connect \B 3'100
    connect \A 3'011
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:471.28-471.49"
  cell $eq $82
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $82y
    connect \B 5'00001
    connect \A \div_counter_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:469.56-469.85"
  cell $mux $81
    parameter \WIDTH 1
    connect \Y $81y
    connect \S $79y
    connect \B $80y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:469.56-469.85"
  cell $bmux $80
    parameter \WIDTH 1
    parameter \S_WIDTH 5
    connect \Y $80y
    connect \S $62y
    connect \A \op_numerator_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:469.56-469.85"
  cell $lt $79
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 1
    parameter \A_WIDTH 6
    parameter \A_SIGNED 1
    connect \Y $79y
    connect \B 7'0100000
    connect \A { 1'0 $62y }
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:465.29-465.36"
  cell $not $78
    parameter \Y_WIDTH 32
    parameter \A_WIDTH 32
    parameter \A_SIGNED 0
    connect \Y $78y
    connect \A \op_b_i
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:460.28-460.61"
  cell $mux $77
    parameter \WIDTH 32
    connect \Y $77y
    connect \S \div_sign_b
    connect \B \alu_adder_i
    connect \A \op_b_i
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:453.28-453.35"
  cell $not $76
    parameter \Y_WIDTH 32
    parameter \A_WIDTH 32
    parameter \A_SIGNED 0
    connect \Y $76y
    connect \A \op_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:448.27-448.60"
  cell $mux $75
    parameter \WIDTH 32
    connect \Y $75y
    connect \S \div_sign_a
    connect \B \alu_adder_i
    connect \A \op_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:440.29-440.36"
  cell $not $74
    parameter \Y_WIDTH 32
    parameter \A_WIDTH 32
    parameter \A_SIGNED 0
    connect \Y $74y
    connect \A \op_b_i
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:436.28-436.90"
  cell $mux $70
    parameter \WIDTH 3
    connect \Y $70y
    connect \S $69y
    connect \B 3'110
    connect \A 3'001
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:436.29-436.66"
  cell $logic_and $69
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $69y
    connect \B \equal_to_zero_i
    connect \A $68y
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:436.29-436.47"
  cell $logic_not $68
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $68y
    connect \A \data_ind_timing_i
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:426.28-426.90"
  cell $mux $67
    parameter \WIDTH 3
    connect \Y $67y
    connect \S $66y
    connect \B 3'110
    connect \A 3'001
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:426.29-426.66"
  cell $logic_and $66
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $66y
    connect \B \equal_to_zero_i
    connect \A $65y
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:426.29-426.47"
  cell $logic_not $65
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $65y
    connect \A \data_ind_timing_i
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:420.13-420.36"
  cell $eq $64
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $64y
    connect \B 2'10
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:413.25-413.32"
  cell $not $63
    parameter \Y_WIDTH 32
    parameter \A_WIDTH 32
    parameter \A_SIGNED 0
    connect \Y $63y
    connect \A \op_b_i
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:406.24-406.44"
  cell $sub $62
    parameter \Y_WIDTH 5
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $62y
    connect \B 5'00001
    connect \A \div_counter_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:401.28-401.70"
  cell $and $60
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \div_change_sign
    connect \B $59y
    connect \A $58y
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:401.56-401.70"
  cell $not $59
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $59y
    connect \A \div_by_zero_q
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:401.29-401.52"
  cell $xor $58
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $58y
    connect \B \div_sign_b
    connect \A \div_sign_a
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:400.28-400.57"
  cell $and $57
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \div_sign_b
    connect \B \signed_mode_i [1]
    connect \A \op_b_i [31]
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:399.28-399.57"
  cell $and $56
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \div_sign_a
    connect \B \signed_mode_i [0]
    connect \A \op_a_i [31]
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:393.27-393.50"
  cell $not $54
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $54y
    connect \A \alu_adder_ext_i [32]
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:392.10-392.51"
  cell $xor $52
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $52y
    connect \B \imd_val_q_i [31]
    connect \A \imd_val_q_i [65]
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:386.27-386.57"
  cell $shl $50
    parameter \Y_WIDTH 32
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 32
    parameter \A_SIGNED 0
    connect \Y \one_shift
    connect \B \div_counter_q
    connect \A 1
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:383.27-384.67"
  cell $mux $49
    parameter \WIDTH 33
    connect \Y \next_quotient
    connect \S \is_greater_equal
    connect \B $48y
    connect \A { 1'0 \op_quotient_q }
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:383.46-383.87"
  cell $or $48
    parameter \Y_WIDTH 33
    parameter \B_WIDTH 33
    parameter \B_SIGNED 0
    parameter \A_WIDTH 33
    parameter \A_SIGNED 0
    connect \Y $48y
    connect \B { 1'0 \one_shift }
    connect \A { 1'0 \op_quotient_q }
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:382.27-382.86"
  cell $mux $47
    parameter \WIDTH 32
    connect \Y \next_remainder
    connect \S \is_greater_equal
    connect \B \alu_adder_ext_i [32:1]
    connect \A \imd_val_q_i [65:34]
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:354.26-354.45"
  cell $not $33
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $33y
    connect \A \multdiv_ready_id_i
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:347.31-347.63"
  cell $and $32
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $32y
    connect \B \imd_val_q_i [67]
    connect \A \signed_mult
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:345.23-345.52"
  cell $and $31
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $31y
    connect \B \op_b_i [31]
    connect \A \signed_mode_i [1]
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:344.23-344.52"
  cell $and $30
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $30y
    connect \B \op_a_i [31]
    connect \A \signed_mode_i [0]
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:96.29-96.49"
  cell $and $3
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \div_en_internal
    connect \B $2y
    connect \A \div_en_i
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:331.28-331.47"
  cell $not $24
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $24y
    connect \A \multdiv_ready_id_i
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:324.15-324.39"
  cell $logic_not $23
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $23y
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:322.23-322.52"
  cell $and $22
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $22y
    connect \B \op_a_i [31]
    connect \A \signed_mode_i [0]
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:309.15-309.39"
  cell $logic_not $20
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $20y
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:96.40-96.49"
  cell $not $2
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $2y
    connect \A \div_hold
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:306.23-306.52"
  cell $and $19
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $19y
    connect \B \op_b_i [31]
    connect \A \signed_mode_i [1]
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:273.9-273.85"
  cell $add $17
    parameter \Y_WIDTH 35
    parameter \B_WIDTH 35
    parameter \B_SIGNED 1
    parameter \A_WIDTH 35
    parameter \A_SIGNED 1
    connect \Y \mac_res_ext
    connect \B { \accum [33] \accum }
    connect \A $16y
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:273.9-273.68"
  cell $mul $16
    parameter \Y_WIDTH 35
    parameter \B_WIDTH 35
    parameter \B_SIGNED 1
    parameter \A_WIDTH 35
    parameter \A_SIGNED 1
    connect \Y $16y
    connect \B { \sign_b \sign_b \sign_b \sign_b \sign_b \sign_b \sign_b \sign_b \sign_b \sign_b \sign_b \sign_b \sign_b \sign_b \sign_b \sign_b \sign_b \sign_b \sign_b \gen_mult_fast.mult_op_b }
    connect \A { \sign_a \sign_a \sign_a \sign_a \sign_a \sign_a \sign_a \sign_a \sign_a \sign_a \sign_a \sign_a \sign_a \sign_a \sign_a \sign_a \sign_a \sign_a \sign_a \gen_mult_fast.mult_op_a }
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:133.29-133.79"
  cell $mux $15
    parameter \WIDTH 32
    connect \Y \multdiv_result_o
    connect \S \div_sel_i
    connect \B \imd_val_q_i [65:34]
    connect \A \mac_res_d [31:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:132.30-132.52"
  cell $reduce_bool $14
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y \signed_mult
    connect \A \signed_mode_i
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:121.27-121.65"
  cell $mux $13
    parameter \WIDTH 34
    connect \Y \imd_val_d_o [67:34]
    connect \S \div_sel_i
    connect \B \op_remainder_d
    connect \A \mac_res_d
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:118.23-118.57"
  cell $or $12
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \multdiv_en
    connect \B \div_en_internal
    connect \A \mult_en_internal
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:519.20-519.42"
  cell $or $105
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \valid_o
    connect \B \div_valid
    connect \A \mult_valid
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:95.29-95.51"
  cell $and $1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \mult_en_internal
    connect \B $0y
    connect \A \mult_en_i
  end
  attribute \src "designs/src/ibex_sv/ibex_multdiv_fast.sv:95.41-95.51"
  cell $not $0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $0y
    connect \A \mult_hold
  end
  connect \imd_val_we_o { \div_en_internal \multdiv_en }
  connect \imd_val_d_o [33:0] { 2'00 \op_denominator_d }
end
attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:16.8"
module \ibex_load_store_unit$ibex_core.load_store_unit_i
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:60.26"
  wire output 26 \store_err_o
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:92.17"
  wire \split_misaligned_access
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:19.26"
  wire input 2 \rst_ni
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:88.17"
  wire width 32 \rdata_w_ext
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:74.17"
  wire \rdata_update
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:75.17"
  wire width 24 \rdata_q
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:76.17"
  wire width 2 \rdata_offset_q
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:89.17"
  wire width 32 \rdata_h_ext
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:90.17"
  wire width 32 \rdata_b_ext
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:95.17"
  wire \pmp_err_q
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:95.28"
  wire \pmp_err_d
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:65.26"
  wire output 29 \perf_store_o
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:64.26"
  wire output 28 \perf_load_o
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:35.26"
  wire input 13 \lsu_we_i
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:37.26"
  wire width 32 input 15 \lsu_wdata_i
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:36.26"
  wire width 2 input 14 \lsu_type_i
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:38.26"
  wire input 16 \lsu_sign_ext_i
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:56.26"
  wire output 24 \lsu_resp_valid_o
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:42.26"
  wire input 19 \lsu_req_i
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:52.26"
  wire output 23 \lsu_req_done_o
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:41.26"
  wire output 18 \lsu_rdata_valid_o
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:40.26"
  wire width 32 output 17 \lsu_rdata_o
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:96.17"
  wire \lsu_err_q
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:96.28"
  wire \lsu_err_d
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:104.23"
  wire width 3 \ls_fsm_ns
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:104.12"
  wire width 3 \ls_fsm_cs
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:59.26"
  wire output 25 \load_err_o
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:93.17"
  wire \handle_misaligned_q
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:93.38"
  wire \handle_misaligned_d
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:79.17"
  wire \data_we_q
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:29.26"
  wire output 6 \data_we_o
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:31.26"
  wire width 32 output 9 \data_wdata_o
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:77.17"
  wire width 2 \data_type_q
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:78.17"
  wire \data_sign_ext_q
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:24.26"
  wire input 5 \data_rvalid_i
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:22.26"
  wire output 3 \data_req_o
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:32.26"
  wire width 32 input 10 \data_rdata_i
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:26.26"
  wire input 12 \data_pmp_err_i
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:97.17"
  wire \data_or_pmp_err
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:23.26"
  wire input 4 \data_gnt_i
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:25.26"
  wire input 11 \data_err_i
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:30.26"
  wire width 4 output 7 \data_be_o
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:28.26"
  wire width 32 output 8 \data_addr_o
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:73.17"
  wire \ctrl_update
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:18.26"
  wire input 1 \clk_i
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:62.26"
  wire output 27 \busy_o
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:72.17"
  wire \addr_update
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:48.26"
  wire width 32 output 22 \addr_last_o
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:46.26"
  wire output 21 \addr_incr_req_o
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:44.26"
  wire width 32 input 20 \adder_result_ex_i
  wire $procmux$10726_CMP
  wire width 4 $procmux$10723_Y
  wire $procmux$10722_CMP
  wire $procmux$10721_CMP
  wire $procmux$10720_CMP
  wire $procmux$10719_CMP
  wire width 4 $procmux$10718_Y
  wire $procmux$10714_CMP
  wire width 4 $procmux$10711_Y
  wire $procmux$10705_CMP
  wire width 4 $procmux$10702_Y
  wire $procmux$10700_CMP
  wire $procmux$10699_CMP
  wire $procmux$10698_CMP
  wire $procmux$10697_CMP
  wire width 4 $procmux$10696_Y
  wire $procmux$10693_CMP
  wire $procmux$10691_CMP
  wire $procmux$10689_CTRL
  wire width 2 $procmux$10689_CMP
  wire $procmux$10686_CMP
  wire width 4 $procmux$10683_Y
  wire $procmux$10682_CMP
  wire $procmux$10681_CMP
  wire $procmux$10680_CMP
  wire $procmux$10679_CMP
  wire width 4 $procmux$10678_Y
  wire $procmux$10675_CMP
  wire width 4 $procmux$10672_Y
  wire $procmux$10668_CTRL
  wire width 2 $procmux$10668_CMP
  wire $procmux$10666_CMP
  wire $procmux$10665_CMP
  wire $procmux$10664_CMP
  wire $procmux$10663_CMP
  wire width 4 $procmux$10662_Y
  wire $procmux$10661_CMP
  wire $procmux$10660_CMP
  wire $procmux$10659_CMP
  wire $procmux$10658_CMP
  wire width 24 $procmux$10655_Y
  wire width 2 $procmux$10653_Y
  wire $procmux$10644_CMP
  wire $procmux$10643_CMP
  wire $procmux$10642_CMP
  wire $procmux$10641_CMP
  wire $procmux$10639_CMP
  wire width 32 $procmux$10638_Y
  wire width 32 $procmux$10636_Y
  wire $procmux$10631_CMP
  wire $procmux$10629_CMP
  wire $procmux$10627_CMP
  wire $procmux$10625_CMP
  wire $procmux$10622_CMP
  wire width 32 $procmux$10621_Y
  wire width 32 $procmux$10619_Y
  wire $procmux$10615_CMP
  wire width 32 $procmux$10614_Y
  wire width 32 $procmux$10612_Y
  wire $procmux$10609_CMP
  wire width 32 $procmux$10608_Y
  wire width 32 $procmux$10606_Y
  wire $procmux$10604_CMP
  wire width 32 $procmux$10603_Y
  wire width 32 $procmux$10601_Y
  wire $procmux$10596_CMP
  wire $procmux$10594_CMP
  wire $procmux$10592_CMP
  wire $procmux$10590_CMP
  wire $procmux$10587_CMP
  wire width 32 $procmux$10586_Y
  wire width 32 $procmux$10584_Y
  wire $procmux$10580_CMP
  wire width 32 $procmux$10579_Y
  wire width 32 $procmux$10577_Y
  wire $procmux$10574_CMP
  wire width 32 $procmux$10573_Y
  wire width 32 $procmux$10571_Y
  wire $procmux$10569_CMP
  wire $procmux$10568_CMP
  wire $procmux$10567_CTRL
  wire width 2 $procmux$10567_CMP
  wire $procmux$10565_CMP
  wire $procmux$10563_CMP
  wire $procmux$10561_CMP
  wire $procmux$10559_CMP
  wire $procmux$10554_CMP
  wire $procmux$10552_CMP
  wire $procmux$10550_CMP
  wire $procmux$10546_CMP
  wire $procmux$10538_CMP
  wire $procmux$10530_CMP
  wire $procmux$10528_CMP
  wire $procmux$10526_CMP
  wire $procmux$10524_CMP
  wire $procmux$10522_CMP
  wire $procmux$10518_CMP
  wire $procmux$10516_CMP
  wire $procmux$10514_CMP
  wire $procmux$10509_CMP
  wire $procmux$10507_CMP
  wire $procmux$10503_CMP
  wire $procmux$10501_CMP
  wire $procmux$10499_CMP
  wire $procmux$10497_CMP
  wire $procmux$10492_CMP
  wire $procmux$10490_CMP
  wire $procmux$10488_CMP
  wire $procmux$10484_CMP
  wire $procmux$10482_CMP
  wire $procmux$10480_CMP
  wire $procmux$10476_CMP
  wire $procmux$10473_Y
  wire $procmux$10466_CMP
  wire $procmux$10463_Y
  wire $procmux$10456_CMP
  wire $procmux$10453_Y
  wire $procmux$10446_CMP
  wire $procmux$10443_Y
  wire $procmux$10436_CMP
  wire $procmux$10433_Y
  wire $procmux$10426_CMP
  wire $procmux$10423_Y
  wire $procmux$10416_CMP
  wire $procmux$10413_Y
  wire $procmux$10406_CMP
  wire $procmux$10403_Y
  wire $procmux$10396_CMP
  wire width 3 $procmux$10393_Y
  wire $procmux$10386_CMP
  wire $procmux$10383_Y
  wire $procmux$10381_Y
  wire $procmux$10374_CMP
  wire $procmux$10371_Y
  wire $procmux$10369_Y
  wire $procmux$10362_CMP
  wire $procmux$10359_Y
  wire $procmux$10357_Y
  wire $procmux$10350_CMP
  wire width 3 $procmux$10347_Y
  wire width 3 $procmux$10345_Y
  wire $procmux$10338_CMP
  wire $procmux$10336_CMP
  wire $procmux$10334_CMP
  wire $procmux$10332_CMP
  wire $procmux$10330_CMP
  wire $procmux$10326_CMP
  wire $procmux$10323_Y
  wire $procmux$10318_CMP
  wire $procmux$10315_Y
  wire $procmux$10310_CMP
  wire $procmux$10307_Y
  wire $procmux$10302_CMP
  wire width 3 $procmux$10299_Y
  wire $procmux$10294_CMP
  wire $procmux$10291_Y
  wire $procmux$10286_CMP
  wire $procmux$10285_Y
  wire $procmux$10283_Y
  wire $procmux$10278_CMP
  wire $procmux$10275_Y
  wire $procmux$10270_CMP
  wire $procmux$10267_Y
  wire $procmux$10262_CMP
  wire $procmux$10259_Y
  wire $procmux$10253_CMP
  wire width 3 $procmux$10250_Y
  wire $procmux$10244_CMP
  wire $procmux$10241_Y
  wire $procmux$10238_Y
  wire $procmux$10234_CMP
  wire width 3 $procmux$10231_Y
  wire width 3 $procmux$10228_Y
  wire $procmux$10224_CMP
  wire $procmux$10221_Y
  wire $procmux$10218_CMP
  wire $procmux$10215_Y
  wire $procmux$10212_CMP
  wire $procmux$10209_Y
  wire $procmux$10206_CMP
  wire width 3 $procmux$10203_Y
  wire $procmux$10200_CMP
  wire $procmux$10197_Y
  wire $procmux$10195_CMP
  wire $procmux$10194_Y
  wire $procmux$10192_Y
  wire $procmux$10190_CMP
  wire $procmux$10187_Y
  wire $procmux$10185_CMP
  wire $procmux$10182_Y
  wire $procmux$10180_CMP
  wire width 3 $procmux$10177_Y
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:390.9-410.12"
  wire $pmp_err_d$93
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:351.9-366.12"
  wire $pmp_err_d$72
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:431.9-442.12"
  wire $pmp_err_d$106
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:351.9-366.12"
  wire $perf_store_o$68
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:351.9-366.12"
  wire $perf_load_o$67
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:390.9-410.12"
  wire $lsu_err_d$94
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:351.9-366.12"
  wire $lsu_err_d$73
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:431.9-442.12"
  wire $lsu_err_d$107
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:390.9-410.12"
  wire width 3 $ls_fsm_ns$95
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:405.11-409.14"
  wire width 3 $ls_fsm_ns$89
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:375.9-380.12"
  wire width 3 $ls_fsm_ns$79
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:351.9-366.12"
  wire width 3 $ls_fsm_ns$74
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:358.11-365.14"
  wire width 3 $ls_fsm_ns$65
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:431.9-442.12"
  wire width 3 $ls_fsm_ns$108
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:417.9-423.12"
  wire width 3 $ls_fsm_ns$101
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:390.9-410.12"
  wire $handle_misaligned_d$92
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:405.11-409.14"
  wire $handle_misaligned_d$88
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:375.9-380.12"
  wire $handle_misaligned_d$78
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:351.9-366.12"
  wire $handle_misaligned_d$71
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:358.11-365.14"
  wire $handle_misaligned_d$64
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:417.9-423.12"
  wire $handle_misaligned_d$100
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:200.14-205.8"
  wire $data_we_q$22
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:200.14-205.8"
  wire width 2 $data_type_q$20
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:200.14-205.8"
  wire $data_sign_ext_q$21
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:351.9-366.12"
  wire $data_req_o$66
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:151.9-157.16"
  wire width 4 $data_be$8
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:136.9-146.12"
  wire width 4 $data_be$7
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:137.11-143.18"
  wire width 4 $data_be$6
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:116.9-132.12"
  wire width 4 $data_be$4
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:125.11-131.18"
  wire width 4 $data_be$3
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:117.11-123.18"
  wire width 4 $data_be$2
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:417.9-423.12"
  wire $ctrl_update$99
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:375.9-380.12"
  wire $ctrl_update$77
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:351.9-366.12"
  wire $ctrl_update$70
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:358.11-365.14"
  wire $ctrl_update$63
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:417.9-423.12"
  wire $addr_update$98
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:390.9-410.12"
  wire $addr_update$90
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:375.9-380.12"
  wire $addr_update$76
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:351.9-366.12"
  wire $addr_update$69
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:358.11-365.14"
  wire $addr_update$62
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:431.9-442.12"
  wire $addr_update$104
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:213.14-215.8"
  wire width 32 $addr_last_q$26
  wire $97y
  wire $96y
  wire $87y
  wire $86y
  wire $85y
  wire $84y
  wire width 3 $83y
  wire $82y
  wire $81y
  wire $80y
  wire $75y
  wire width 3 $61y
  wire width 3 $60y
  wire $59y
  wire $56y
  wire $55y
  wire $54y
  wire $53y
  wire $52y
  wire $51y
  wire $141y
  wire $139y
  wire $138y
  wire $136y
  wire $135y
  wire $134y
  wire $133y
  wire $132y
  wire $130y
  wire $129y
  wire $127y
  wire $122y
  wire $121y
  wire $120y
  wire $103y
  wire $102y
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:116.9-132.12|designs/src/ibex_sv/ibex_load_store_unit.sv:114.5-161.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10726_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10726_CMP
    connect \A \lsu_type_i
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:116.9-132.12|designs/src/ibex_sv/ibex_load_store_unit.sv:114.5-161.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10725
    parameter \WIDTH 4
    connect \Y $data_be$2
    connect \S $procmux$10726_CMP
    connect \B $procmux$10723_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:117.11-123.18|designs/src/ibex_sv/ibex_load_store_unit.sv:116.9-132.12"
  attribute \full_case 1
  cell $mux $procmux$10723
    parameter \WIDTH 4
    connect \Y $procmux$10723_Y
    connect \S \handle_misaligned_q
    connect \B 4'x
    connect \A $procmux$10718_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:118.22-118.40|designs/src/ibex_sv/ibex_load_store_unit.sv:117.11-123.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10722_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10722_CMP
    connect \A \adder_result_ex_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:119.22-119.40|designs/src/ibex_sv/ibex_load_store_unit.sv:117.11-123.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10721_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10721_CMP
    connect \B 2'01
    connect \A \adder_result_ex_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:120.22-120.40|designs/src/ibex_sv/ibex_load_store_unit.sv:117.11-123.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10720_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10720_CMP
    connect \B 2'10
    connect \A \adder_result_ex_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:121.22-121.40|designs/src/ibex_sv/ibex_load_store_unit.sv:117.11-123.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10719_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10719_CMP
    connect \B 2'11
    connect \A \adder_result_ex_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:121.22-121.40|designs/src/ibex_sv/ibex_load_store_unit.sv:117.11-123.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$10718
    parameter \WIDTH 4
    parameter \S_WIDTH 4
    connect \Y $procmux$10718_Y
    connect \S { $procmux$10722_CMP $procmux$10721_CMP $procmux$10720_CMP $procmux$10719_CMP }
    connect \B 16'1111111011001000
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:116.9-132.12|designs/src/ibex_sv/ibex_load_store_unit.sv:114.5-161.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10714_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10714_CMP
    connect \A \lsu_type_i
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:116.9-132.12|designs/src/ibex_sv/ibex_load_store_unit.sv:114.5-161.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10713
    parameter \WIDTH 4
    connect \Y $data_be$4
    connect \S $procmux$10714_CMP
    connect \B $procmux$10711_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:117.11-123.18|designs/src/ibex_sv/ibex_load_store_unit.sv:116.9-132.12"
  attribute \full_case 1
  cell $mux $procmux$10711
    parameter \WIDTH 4
    connect \Y $procmux$10711_Y
    connect \S \handle_misaligned_q
    connect \B $data_be$3
    connect \A $data_be$2
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:116.9-132.12|designs/src/ibex_sv/ibex_load_store_unit.sv:114.5-161.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10705_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10705_CMP
    connect \A \lsu_type_i
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:116.9-132.12|designs/src/ibex_sv/ibex_load_store_unit.sv:114.5-161.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10704
    parameter \WIDTH 4
    connect \Y $data_be$3
    connect \S $procmux$10705_CMP
    connect \B $procmux$10702_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:117.11-123.18|designs/src/ibex_sv/ibex_load_store_unit.sv:116.9-132.12"
  attribute \full_case 1
  cell $mux $procmux$10702
    parameter \WIDTH 4
    connect \Y $procmux$10702_Y
    connect \S \handle_misaligned_q
    connect \B $procmux$10696_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:126.22-126.40|designs/src/ibex_sv/ibex_load_store_unit.sv:125.11-131.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10700_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10700_CMP
    connect \A \adder_result_ex_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:127.22-127.40|designs/src/ibex_sv/ibex_load_store_unit.sv:125.11-131.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10699_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10699_CMP
    connect \B 2'01
    connect \A \adder_result_ex_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:128.22-128.40|designs/src/ibex_sv/ibex_load_store_unit.sv:125.11-131.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10698_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10698_CMP
    connect \B 2'10
    connect \A \adder_result_ex_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:129.22-129.40|designs/src/ibex_sv/ibex_load_store_unit.sv:125.11-131.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10697_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10697_CMP
    connect \B 2'11
    connect \A \adder_result_ex_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:129.22-129.40|designs/src/ibex_sv/ibex_load_store_unit.sv:125.11-131.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$10696
    parameter \WIDTH 4
    parameter \S_WIDTH 4
    connect \Y $procmux$10696_Y
    connect \S { $procmux$10700_CMP $procmux$10699_CMP $procmux$10698_CMP $procmux$10697_CMP }
    connect \B 16'0000000100110111
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:116.9-132.12|designs/src/ibex_sv/ibex_load_store_unit.sv:114.5-161.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10693_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10693_CMP
    connect \A \lsu_type_i
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:136.9-146.12|designs/src/ibex_sv/ibex_load_store_unit.sv:114.5-161.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10691_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10691_CMP
    connect \B 2'01
    connect \A \lsu_type_i
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:151.9-157.16|designs/src/ibex_sv/ibex_load_store_unit.sv:114.5-161.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10689_CMP1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10689_CMP [1]
    connect \B 2'11
    connect \A \lsu_type_i
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:151.9-157.16|designs/src/ibex_sv/ibex_load_store_unit.sv:114.5-161.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10689_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10689_CMP [0]
    connect \B 2'10
    connect \A \lsu_type_i
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:151.9-157.16|designs/src/ibex_sv/ibex_load_store_unit.sv:114.5-161.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $reduce_or $procmux$10689_ANY
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10689_CTRL
    connect \A $procmux$10689_CMP
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:151.9-157.16|designs/src/ibex_sv/ibex_load_store_unit.sv:114.5-161.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$10688
    parameter \WIDTH 4
    parameter \S_WIDTH 3
    connect \Y \data_be_o
    connect \S { $procmux$10693_CMP $procmux$10691_CMP $procmux$10689_CTRL }
    connect \B { $data_be$4 $data_be$7 $data_be$8 }
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:136.9-146.12|designs/src/ibex_sv/ibex_load_store_unit.sv:114.5-161.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10686_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10686_CMP
    connect \B 2'01
    connect \A \lsu_type_i
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:136.9-146.12|designs/src/ibex_sv/ibex_load_store_unit.sv:114.5-161.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10685
    parameter \WIDTH 4
    connect \Y $data_be$6
    connect \S $procmux$10686_CMP
    connect \B $procmux$10683_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:137.11-143.18|designs/src/ibex_sv/ibex_load_store_unit.sv:136.9-146.12"
  attribute \full_case 1
  cell $mux $procmux$10683
    parameter \WIDTH 4
    connect \Y $procmux$10683_Y
    connect \S \handle_misaligned_q
    connect \B 4'x
    connect \A $procmux$10678_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:138.22-138.40|designs/src/ibex_sv/ibex_load_store_unit.sv:137.11-143.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10682_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10682_CMP
    connect \A \adder_result_ex_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:139.22-139.40|designs/src/ibex_sv/ibex_load_store_unit.sv:137.11-143.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10681_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10681_CMP
    connect \B 2'01
    connect \A \adder_result_ex_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:140.22-140.40|designs/src/ibex_sv/ibex_load_store_unit.sv:137.11-143.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10680_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10680_CMP
    connect \B 2'10
    connect \A \adder_result_ex_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:141.22-141.40|designs/src/ibex_sv/ibex_load_store_unit.sv:137.11-143.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10679_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10679_CMP
    connect \B 2'11
    connect \A \adder_result_ex_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:141.22-141.40|designs/src/ibex_sv/ibex_load_store_unit.sv:137.11-143.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$10678
    parameter \WIDTH 4
    parameter \S_WIDTH 4
    connect \Y $procmux$10678_Y
    connect \S { $procmux$10682_CMP $procmux$10681_CMP $procmux$10680_CMP $procmux$10679_CMP }
    connect \B 16'0011011011001000
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:136.9-146.12|designs/src/ibex_sv/ibex_load_store_unit.sv:114.5-161.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10675_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10675_CMP
    connect \B 2'01
    connect \A \lsu_type_i
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:136.9-146.12|designs/src/ibex_sv/ibex_load_store_unit.sv:114.5-161.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10674
    parameter \WIDTH 4
    connect \Y $data_be$7
    connect \S $procmux$10675_CMP
    connect \B $procmux$10672_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:137.11-143.18|designs/src/ibex_sv/ibex_load_store_unit.sv:136.9-146.12"
  attribute \full_case 1
  cell $mux $procmux$10672
    parameter \WIDTH 4
    connect \Y $procmux$10672_Y
    connect \S \handle_misaligned_q
    connect \B 4'0001
    connect \A $data_be$6
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:151.9-157.16|designs/src/ibex_sv/ibex_load_store_unit.sv:114.5-161.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10668_CMP1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10668_CMP [1]
    connect \B 2'11
    connect \A \lsu_type_i
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:151.9-157.16|designs/src/ibex_sv/ibex_load_store_unit.sv:114.5-161.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10668_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10668_CMP [0]
    connect \B 2'10
    connect \A \lsu_type_i
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:151.9-157.16|designs/src/ibex_sv/ibex_load_store_unit.sv:114.5-161.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $reduce_or $procmux$10668_ANY
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10668_CTRL
    connect \A $procmux$10668_CMP
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:151.9-157.16|designs/src/ibex_sv/ibex_load_store_unit.sv:114.5-161.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10667
    parameter \WIDTH 4
    connect \Y $data_be$8
    connect \S $procmux$10668_CTRL
    connect \B $procmux$10662_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:152.20-152.38|designs/src/ibex_sv/ibex_load_store_unit.sv:151.9-157.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10666_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10666_CMP
    connect \A \adder_result_ex_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:153.20-153.38|designs/src/ibex_sv/ibex_load_store_unit.sv:151.9-157.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10665_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10665_CMP
    connect \B 2'01
    connect \A \adder_result_ex_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:154.20-154.38|designs/src/ibex_sv/ibex_load_store_unit.sv:151.9-157.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10664_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10664_CMP
    connect \B 2'10
    connect \A \adder_result_ex_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:155.20-155.38|designs/src/ibex_sv/ibex_load_store_unit.sv:151.9-157.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10663_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10663_CMP
    connect \B 2'11
    connect \A \adder_result_ex_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:155.20-155.38|designs/src/ibex_sv/ibex_load_store_unit.sv:151.9-157.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$10662
    parameter \WIDTH 4
    parameter \S_WIDTH 4
    connect \Y $procmux$10662_Y
    connect \S { $procmux$10666_CMP $procmux$10665_CMP $procmux$10664_CMP $procmux$10663_CMP }
    connect \B 16'0001001001001000
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:172.16-172.48|designs/src/ibex_sv/ibex_load_store_unit.sv:171.5-177.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10661_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10661_CMP
    connect \A \adder_result_ex_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:173.16-173.69|designs/src/ibex_sv/ibex_load_store_unit.sv:171.5-177.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10660_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10660_CMP
    connect \B 2'01
    connect \A \adder_result_ex_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:174.16-174.69|designs/src/ibex_sv/ibex_load_store_unit.sv:171.5-177.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10659_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10659_CMP
    connect \B 2'10
    connect \A \adder_result_ex_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:175.16-175.69|designs/src/ibex_sv/ibex_load_store_unit.sv:171.5-177.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10658_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10658_CMP
    connect \B 2'11
    connect \A \adder_result_ex_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:175.16-175.69|designs/src/ibex_sv/ibex_load_store_unit.sv:171.5-177.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$10657
    parameter \WIDTH 32
    parameter \S_WIDTH 4
    connect \Y \data_wdata_o
    connect \S { $procmux$10661_CMP $procmux$10660_CMP $procmux$10659_CMP $procmux$10658_CMP }
    connect \B { \lsu_wdata_i \lsu_wdata_i [23:0] \lsu_wdata_i [31:24] \lsu_wdata_i [15:0] \lsu_wdata_i [31:16] \lsu_wdata_i [7:0] \lsu_wdata_i [31:8] }
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:189.7-189.37|designs/src/ibex_sv/ibex_load_store_unit.sv:188.14-190.8"
  cell $mux $procmux$10655
    parameter \WIDTH 24
    connect \Y $procmux$10655_Y
    connect \S \rdata_update
    connect \B \data_rdata_i [31:8]
    connect \A \rdata_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:200.31-205.8|designs/src/ibex_sv/ibex_load_store_unit.sv:200.14-205.8"
  cell $mux $procmux$10653
    parameter \WIDTH 2
    connect \Y $procmux$10653_Y
    connect \S \ctrl_update
    connect \B \adder_result_ex_i [1:0]
    connect \A \rdata_offset_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:200.31-205.8|designs/src/ibex_sv/ibex_load_store_unit.sv:200.14-205.8"
  cell $mux $procmux$10651
    parameter \WIDTH 2
    connect \Y $data_type_q$20
    connect \S \ctrl_update
    connect \B \lsu_type_i
    connect \A \data_type_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:200.31-205.8|designs/src/ibex_sv/ibex_load_store_unit.sv:200.14-205.8"
  cell $mux $procmux$10649
    parameter \WIDTH 1
    connect \Y $data_sign_ext_q$21
    connect \S \ctrl_update
    connect \B \lsu_sign_ext_i
    connect \A \data_sign_ext_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:200.31-205.8|designs/src/ibex_sv/ibex_load_store_unit.sv:200.14-205.8"
  cell $mux $procmux$10647
    parameter \WIDTH 1
    connect \Y $data_we_q$22
    connect \S \ctrl_update
    connect \B \lsu_we_i
    connect \A \data_we_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:214.7-214.32|designs/src/ibex_sv/ibex_load_store_unit.sv:213.14-215.8"
  cell $mux $procmux$10645
    parameter \WIDTH 32
    connect \Y $addr_last_q$26
    connect \S \addr_update
    connect \B \adder_result_ex_i
    connect \A \addr_last_o
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:221.16-221.50|designs/src/ibex_sv/ibex_load_store_unit.sv:220.5-226.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10644_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10644_CMP
    connect \A \rdata_offset_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:222.16-222.66|designs/src/ibex_sv/ibex_load_store_unit.sv:220.5-226.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10643_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10643_CMP
    connect \B 2'01
    connect \A \rdata_offset_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:223.16-223.67|designs/src/ibex_sv/ibex_load_store_unit.sv:220.5-226.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10642_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10642_CMP
    connect \B 2'10
    connect \A \rdata_offset_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:224.16-224.67|designs/src/ibex_sv/ibex_load_store_unit.sv:220.5-226.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10641_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10641_CMP
    connect \B 2'11
    connect \A \rdata_offset_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:224.16-224.67|designs/src/ibex_sv/ibex_load_store_unit.sv:220.5-226.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$10640
    parameter \WIDTH 32
    parameter \S_WIDTH 4
    connect \Y \rdata_w_ext
    connect \S { $procmux$10644_CMP $procmux$10643_CMP $procmux$10642_CMP $procmux$10641_CMP }
    connect \B { \data_rdata_i \data_rdata_i [7:0] \rdata_q \data_rdata_i [15:0] \rdata_q [23:8] \data_rdata_i [23:0] \rdata_q [23:16] }
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:237.9-241.12|designs/src/ibex_sv/ibex_load_store_unit.sv:235.5-269.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10639_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10639_CMP
    connect \A \rdata_offset_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:237.9-241.12|designs/src/ibex_sv/ibex_load_store_unit.sv:235.5-269.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10638
    parameter \WIDTH 32
    connect \Y $procmux$10638_Y
    connect \S $procmux$10639_CMP
    connect \B $procmux$10636_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:238.11-238.56|designs/src/ibex_sv/ibex_load_store_unit.sv:237.9-241.12"
  attribute \full_case 1
  cell $mux $procmux$10636
    parameter \WIDTH 32
    connect \Y $procmux$10636_Y
    connect \S \data_sign_ext_q
    connect \B { \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15:0] }
    connect \A { 16'0000000000000000 \data_rdata_i [15:0] }
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:237.9-241.12|designs/src/ibex_sv/ibex_load_store_unit.sv:235.5-269.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10631_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10631_CMP
    connect \A \rdata_offset_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:245.9-249.12|designs/src/ibex_sv/ibex_load_store_unit.sv:235.5-269.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10629_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10629_CMP
    connect \B 2'01
    connect \A \rdata_offset_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:253.9-257.12|designs/src/ibex_sv/ibex_load_store_unit.sv:235.5-269.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10627_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10627_CMP
    connect \B 2'10
    connect \A \rdata_offset_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:261.9-265.12|designs/src/ibex_sv/ibex_load_store_unit.sv:235.5-269.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10625_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10625_CMP
    connect \B 2'11
    connect \A \rdata_offset_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:261.9-265.12|designs/src/ibex_sv/ibex_load_store_unit.sv:235.5-269.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$10624
    parameter \WIDTH 32
    parameter \S_WIDTH 4
    connect \Y \rdata_h_ext
    connect \S { $procmux$10631_CMP $procmux$10629_CMP $procmux$10627_CMP $procmux$10625_CMP }
    connect \B { $procmux$10638_Y $procmux$10621_Y $procmux$10614_Y $procmux$10608_Y }
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:245.9-249.12|designs/src/ibex_sv/ibex_load_store_unit.sv:235.5-269.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10622_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10622_CMP
    connect \B 2'01
    connect \A \rdata_offset_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:245.9-249.12|designs/src/ibex_sv/ibex_load_store_unit.sv:235.5-269.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10621
    parameter \WIDTH 32
    connect \Y $procmux$10621_Y
    connect \S $procmux$10622_CMP
    connect \B $procmux$10619_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:246.11-246.56|designs/src/ibex_sv/ibex_load_store_unit.sv:245.9-249.12"
  attribute \full_case 1
  cell $mux $procmux$10619
    parameter \WIDTH 32
    connect \Y $procmux$10619_Y
    connect \S \data_sign_ext_q
    connect \B { \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23:8] }
    connect \A { 16'0000000000000000 \data_rdata_i [23:8] }
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:253.9-257.12|designs/src/ibex_sv/ibex_load_store_unit.sv:235.5-269.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10615_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10615_CMP
    connect \B 2'10
    connect \A \rdata_offset_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:253.9-257.12|designs/src/ibex_sv/ibex_load_store_unit.sv:235.5-269.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10614
    parameter \WIDTH 32
    connect \Y $procmux$10614_Y
    connect \S $procmux$10615_CMP
    connect \B $procmux$10612_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:254.11-254.57|designs/src/ibex_sv/ibex_load_store_unit.sv:253.9-257.12"
  attribute \full_case 1
  cell $mux $procmux$10612
    parameter \WIDTH 32
    connect \Y $procmux$10612_Y
    connect \S \data_sign_ext_q
    connect \B { \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31:16] }
    connect \A { 16'0000000000000000 \data_rdata_i [31:16] }
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:261.9-265.12|designs/src/ibex_sv/ibex_load_store_unit.sv:235.5-269.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10609_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10609_CMP
    connect \B 2'11
    connect \A \rdata_offset_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:261.9-265.12|designs/src/ibex_sv/ibex_load_store_unit.sv:235.5-269.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10608
    parameter \WIDTH 32
    connect \Y $procmux$10608_Y
    connect \S $procmux$10609_CMP
    connect \B $procmux$10606_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:262.11-262.71|designs/src/ibex_sv/ibex_load_store_unit.sv:261.9-265.12"
  attribute \full_case 1
  cell $mux $procmux$10606
    parameter \WIDTH 32
    connect \Y $procmux$10606_Y
    connect \S \data_sign_ext_q
    connect \B { \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7:0] \rdata_q [23:16] }
    connect \A { 16'0000000000000000 \data_rdata_i [7:0] \rdata_q [23:16] }
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:276.9-280.12|designs/src/ibex_sv/ibex_load_store_unit.sv:274.5-308.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10604_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10604_CMP
    connect \A \rdata_offset_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:276.9-280.12|designs/src/ibex_sv/ibex_load_store_unit.sv:274.5-308.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10603
    parameter \WIDTH 32
    connect \Y $procmux$10603_Y
    connect \S $procmux$10604_CMP
    connect \B $procmux$10601_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:277.11-277.58|designs/src/ibex_sv/ibex_load_store_unit.sv:276.9-280.12"
  attribute \full_case 1
  cell $mux $procmux$10601
    parameter \WIDTH 32
    connect \Y $procmux$10601_Y
    connect \S \data_sign_ext_q
    connect \B { \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7] \data_rdata_i [7:0] }
    connect \A { 24'000000000000000000000000 \data_rdata_i [7:0] }
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:276.9-280.12|designs/src/ibex_sv/ibex_load_store_unit.sv:274.5-308.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10596_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10596_CMP
    connect \A \rdata_offset_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:284.9-288.12|designs/src/ibex_sv/ibex_load_store_unit.sv:274.5-308.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10594_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10594_CMP
    connect \B 2'01
    connect \A \rdata_offset_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:292.9-296.12|designs/src/ibex_sv/ibex_load_store_unit.sv:274.5-308.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10592_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10592_CMP
    connect \B 2'10
    connect \A \rdata_offset_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:300.9-304.12|designs/src/ibex_sv/ibex_load_store_unit.sv:274.5-308.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10590_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10590_CMP
    connect \B 2'11
    connect \A \rdata_offset_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:300.9-304.12|designs/src/ibex_sv/ibex_load_store_unit.sv:274.5-308.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$10589
    parameter \WIDTH 32
    parameter \S_WIDTH 4
    connect \Y \rdata_b_ext
    connect \S { $procmux$10596_CMP $procmux$10594_CMP $procmux$10592_CMP $procmux$10590_CMP }
    connect \B { $procmux$10603_Y $procmux$10586_Y $procmux$10579_Y $procmux$10573_Y }
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:284.9-288.12|designs/src/ibex_sv/ibex_load_store_unit.sv:274.5-308.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10587_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10587_CMP
    connect \B 2'01
    connect \A \rdata_offset_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:284.9-288.12|designs/src/ibex_sv/ibex_load_store_unit.sv:274.5-308.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10586
    parameter \WIDTH 32
    connect \Y $procmux$10586_Y
    connect \S $procmux$10587_CMP
    connect \B $procmux$10584_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:285.11-285.59|designs/src/ibex_sv/ibex_load_store_unit.sv:284.9-288.12"
  attribute \full_case 1
  cell $mux $procmux$10584
    parameter \WIDTH 32
    connect \Y $procmux$10584_Y
    connect \S \data_sign_ext_q
    connect \B { \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15] \data_rdata_i [15:8] }
    connect \A { 24'000000000000000000000000 \data_rdata_i [15:8] }
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:292.9-296.12|designs/src/ibex_sv/ibex_load_store_unit.sv:274.5-308.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10580_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10580_CMP
    connect \B 2'10
    connect \A \rdata_offset_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:292.9-296.12|designs/src/ibex_sv/ibex_load_store_unit.sv:274.5-308.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10579
    parameter \WIDTH 32
    connect \Y $procmux$10579_Y
    connect \S $procmux$10580_CMP
    connect \B $procmux$10577_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:293.11-293.60|designs/src/ibex_sv/ibex_load_store_unit.sv:292.9-296.12"
  attribute \full_case 1
  cell $mux $procmux$10577
    parameter \WIDTH 32
    connect \Y $procmux$10577_Y
    connect \S \data_sign_ext_q
    connect \B { \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23] \data_rdata_i [23:16] }
    connect \A { 24'000000000000000000000000 \data_rdata_i [23:16] }
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:300.9-304.12|designs/src/ibex_sv/ibex_load_store_unit.sv:274.5-308.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10574_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10574_CMP
    connect \B 2'11
    connect \A \rdata_offset_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:300.9-304.12|designs/src/ibex_sv/ibex_load_store_unit.sv:274.5-308.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10573
    parameter \WIDTH 32
    connect \Y $procmux$10573_Y
    connect \S $procmux$10574_CMP
    connect \B $procmux$10571_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:301.11-301.60|designs/src/ibex_sv/ibex_load_store_unit.sv:300.9-304.12"
  attribute \full_case 1
  cell $mux $procmux$10571
    parameter \WIDTH 32
    connect \Y $procmux$10571_Y
    connect \S \data_sign_ext_q
    connect \B { \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31] \data_rdata_i [31:24] }
    connect \A { 24'000000000000000000000000 \data_rdata_i [31:24] }
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:314.20-314.49|designs/src/ibex_sv/ibex_load_store_unit.sv:313.5-318.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10569_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10569_CMP
    connect \A \data_type_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:315.20-315.49|designs/src/ibex_sv/ibex_load_store_unit.sv:313.5-318.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10568_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10568_CMP
    connect \B 2'01
    connect \A \data_type_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:316.20-316.49|designs/src/ibex_sv/ibex_load_store_unit.sv:313.5-318.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10567_CMP1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10567_CMP [1]
    connect \B 2'11
    connect \A \data_type_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:316.20-316.49|designs/src/ibex_sv/ibex_load_store_unit.sv:313.5-318.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10567_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10567_CMP [0]
    connect \B 2'10
    connect \A \data_type_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:316.20-316.49|designs/src/ibex_sv/ibex_load_store_unit.sv:313.5-318.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $reduce_or $procmux$10567_ANY
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$10567_CTRL
    connect \A $procmux$10567_CMP
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:316.20-316.49|designs/src/ibex_sv/ibex_load_store_unit.sv:313.5-318.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$10566
    parameter \WIDTH 32
    parameter \S_WIDTH 3
    connect \Y \lsu_rdata_o
    connect \S { $procmux$10569_CMP $procmux$10568_CMP $procmux$10567_CTRL }
    connect \B { \rdata_w_ext \rdata_h_ext \rdata_b_ext }
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10565_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10565_CMP
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:369.21-381.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10563_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10563_CMP
    connect \B 3'001
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:383.24-411.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10561_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10561_CMP
    connect \B 3'010
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:413.17-424.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10559_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10559_CMP
    connect \B 3'011
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:413.17-424.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$10558
    parameter \WIDTH 1
    parameter \S_WIDTH 4
    connect \Y \data_req_o
    connect \S { $procmux$10565_CMP $procmux$10563_CMP $procmux$10561_CMP $procmux$10559_CMP }
    connect \B { $data_req_o$66 3'111 }
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:383.24-411.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10554_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10554_CMP
    connect \B 3'010
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:413.17-424.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10552_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10552_CMP
    connect \B 3'011
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:426.34-443.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10550_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10550_CMP
    connect \B 3'100
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:426.34-443.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$10549
    parameter \WIDTH 1
    parameter \S_WIDTH 3
    connect \Y \addr_incr_req_o
    connect \S { $procmux$10554_CMP $procmux$10552_CMP $procmux$10550_CMP }
    connect \B { 1'1 \handle_misaligned_q 1'1 }
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10546_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10546_CMP
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10545
    parameter \WIDTH 1
    connect \Y \perf_load_o
    connect \S $procmux$10546_CMP
    connect \B $perf_load_o$67
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10538_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10538_CMP
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10537
    parameter \WIDTH 1
    connect \Y \perf_store_o
    connect \S $procmux$10538_CMP
    connect \B $perf_store_o$68
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10530_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10530_CMP
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:369.21-381.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10528_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10528_CMP
    connect \B 3'001
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:383.24-411.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10526_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10526_CMP
    connect \B 3'010
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:413.17-424.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10524_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10524_CMP
    connect \B 3'011
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:426.34-443.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10522_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10522_CMP
    connect \B 3'100
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:426.34-443.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$10521
    parameter \WIDTH 1
    parameter \S_WIDTH 5
    connect \Y \addr_update
    connect \S { $procmux$10530_CMP $procmux$10528_CMP $procmux$10526_CMP $procmux$10524_CMP $procmux$10522_CMP }
    connect \B { $addr_update$69 $addr_update$76 $addr_update$90 $addr_update$98 $addr_update$104 }
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10518_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10518_CMP
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:369.21-381.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10516_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10516_CMP
    connect \B 3'001
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:413.17-424.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10514_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10514_CMP
    connect \B 3'011
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:413.17-424.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$10513
    parameter \WIDTH 1
    parameter \S_WIDTH 3
    connect \Y \ctrl_update
    connect \S { $procmux$10518_CMP $procmux$10516_CMP $procmux$10514_CMP }
    connect \B { $ctrl_update$70 $ctrl_update$77 $ctrl_update$99 }
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:383.24-411.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10509_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10509_CMP
    connect \B 3'010
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:426.34-443.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10507_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10507_CMP
    connect \B 3'100
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:426.34-443.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$10506
    parameter \WIDTH 1
    parameter \S_WIDTH 2
    connect \Y \rdata_update
    connect \S { $procmux$10509_CMP $procmux$10507_CMP }
    connect \B { $procmux$10285_Y $procmux$10194_Y }
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10503_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10503_CMP
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:369.21-381.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10501_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10501_CMP
    connect \B 3'001
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:383.24-411.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10499_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10499_CMP
    connect \B 3'010
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:413.17-424.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10497_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10497_CMP
    connect \B 3'011
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:413.17-424.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$10496
    parameter \WIDTH 1
    parameter \S_WIDTH 4
    connect \Y \handle_misaligned_d
    connect \S { $procmux$10503_CMP $procmux$10501_CMP $procmux$10499_CMP $procmux$10497_CMP }
    connect \B { $handle_misaligned_d$71 $handle_misaligned_d$78 $handle_misaligned_d$92 $handle_misaligned_d$100 }
    connect \A \handle_misaligned_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10492_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10492_CMP
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:383.24-411.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10490_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10490_CMP
    connect \B 3'010
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:426.34-443.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10488_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10488_CMP
    connect \B 3'100
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:426.34-443.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$10487
    parameter \WIDTH 1
    parameter \S_WIDTH 3
    connect \Y \pmp_err_d
    connect \S { $procmux$10492_CMP $procmux$10490_CMP $procmux$10488_CMP }
    connect \B { $pmp_err_d$72 $pmp_err_d$93 $pmp_err_d$106 }
    connect \A \pmp_err_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10484_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10484_CMP
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:383.24-411.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10482_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10482_CMP
    connect \B 3'010
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:426.34-443.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10480_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10480_CMP
    connect \B 3'100
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:426.34-443.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$10479
    parameter \WIDTH 1
    parameter \S_WIDTH 3
    connect \Y \lsu_err_d
    connect \S { $procmux$10484_CMP $procmux$10482_CMP $procmux$10480_CMP }
    connect \B { $lsu_err_d$73 $lsu_err_d$94 $lsu_err_d$107 }
    connect \A \lsu_err_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10476_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10476_CMP
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10475
    parameter \WIDTH 1
    connect \Y $data_req_o$66
    connect \S $procmux$10476_CMP
    connect \B $procmux$10473_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:351.24-366.12|designs/src/ibex_sv/ibex_load_store_unit.sv:351.9-366.12"
  cell $mux $procmux$10473
    parameter \WIDTH 1
    connect \Y $procmux$10473_Y
    connect \S \lsu_req_i
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10466_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10466_CMP
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10465
    parameter \WIDTH 1
    connect \Y $perf_load_o$67
    connect \S $procmux$10466_CMP
    connect \B $procmux$10463_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:351.24-366.12|designs/src/ibex_sv/ibex_load_store_unit.sv:351.9-366.12"
  cell $mux $procmux$10463
    parameter \WIDTH 1
    connect \Y $procmux$10463_Y
    connect \S \lsu_req_i
    connect \B $59y
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10456_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10456_CMP
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10455
    parameter \WIDTH 1
    connect \Y $perf_store_o$68
    connect \S $procmux$10456_CMP
    connect \B $procmux$10453_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:351.24-366.12|designs/src/ibex_sv/ibex_load_store_unit.sv:351.9-366.12"
  cell $mux $procmux$10453
    parameter \WIDTH 1
    connect \Y $procmux$10453_Y
    connect \S \lsu_req_i
    connect \B \lsu_we_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10446_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10446_CMP
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10445
    parameter \WIDTH 1
    connect \Y $addr_update$69
    connect \S $procmux$10446_CMP
    connect \B $procmux$10443_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:351.24-366.12|designs/src/ibex_sv/ibex_load_store_unit.sv:351.9-366.12"
  cell $mux $procmux$10443
    parameter \WIDTH 1
    connect \Y $procmux$10443_Y
    connect \S \lsu_req_i
    connect \B $addr_update$62
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10436_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10436_CMP
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10435
    parameter \WIDTH 1
    connect \Y $ctrl_update$70
    connect \S $procmux$10436_CMP
    connect \B $procmux$10433_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:351.24-366.12|designs/src/ibex_sv/ibex_load_store_unit.sv:351.9-366.12"
  cell $mux $procmux$10433
    parameter \WIDTH 1
    connect \Y $procmux$10433_Y
    connect \S \lsu_req_i
    connect \B $ctrl_update$63
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10426_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10426_CMP
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10425
    parameter \WIDTH 1
    connect \Y $handle_misaligned_d$71
    connect \S $procmux$10426_CMP
    connect \B $procmux$10423_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:351.24-366.12|designs/src/ibex_sv/ibex_load_store_unit.sv:351.9-366.12"
  cell $mux $procmux$10423
    parameter \WIDTH 1
    connect \Y $procmux$10423_Y
    connect \S \lsu_req_i
    connect \B $handle_misaligned_d$64
    connect \A \handle_misaligned_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10416_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10416_CMP
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10415
    parameter \WIDTH 1
    connect \Y $pmp_err_d$72
    connect \S $procmux$10416_CMP
    connect \B $procmux$10413_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:351.24-366.12|designs/src/ibex_sv/ibex_load_store_unit.sv:351.9-366.12"
  cell $mux $procmux$10413
    parameter \WIDTH 1
    connect \Y $procmux$10413_Y
    connect \S \lsu_req_i
    connect \B \data_pmp_err_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10406_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10406_CMP
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10405
    parameter \WIDTH 1
    connect \Y $lsu_err_d$73
    connect \S $procmux$10406_CMP
    connect \B $procmux$10403_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:351.24-366.12|designs/src/ibex_sv/ibex_load_store_unit.sv:351.9-366.12"
  cell $mux $procmux$10403
    parameter \WIDTH 1
    connect \Y $procmux$10403_Y
    connect \S \lsu_req_i
    connect \B 1'0
    connect \A \lsu_err_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10396_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10396_CMP
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10395
    parameter \WIDTH 3
    connect \Y $ls_fsm_ns$74
    connect \S $procmux$10396_CMP
    connect \B $procmux$10393_Y
    connect \A 3'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:351.24-366.12|designs/src/ibex_sv/ibex_load_store_unit.sv:351.9-366.12"
  cell $mux $procmux$10393
    parameter \WIDTH 3
    connect \Y $procmux$10393_Y
    connect \S \lsu_req_i
    connect \B $ls_fsm_ns$65
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10386_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10386_CMP
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10385
    parameter \WIDTH 1
    connect \Y $addr_update$62
    connect \S $procmux$10386_CMP
    connect \B $procmux$10383_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:351.24-366.12|designs/src/ibex_sv/ibex_load_store_unit.sv:351.9-366.12"
  cell $mux $procmux$10383
    parameter \WIDTH 1
    connect \Y $procmux$10383_Y
    connect \S \lsu_req_i
    connect \B $procmux$10381_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:358.27-363.14|designs/src/ibex_sv/ibex_load_store_unit.sv:358.11-365.14"
  attribute \full_case 1
  cell $mux $procmux$10381
    parameter \WIDTH 1
    connect \Y $procmux$10381_Y
    connect \S \data_gnt_i
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10374_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10374_CMP
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10373
    parameter \WIDTH 1
    connect \Y $ctrl_update$63
    connect \S $procmux$10374_CMP
    connect \B $procmux$10371_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:351.24-366.12|designs/src/ibex_sv/ibex_load_store_unit.sv:351.9-366.12"
  cell $mux $procmux$10371
    parameter \WIDTH 1
    connect \Y $procmux$10371_Y
    connect \S \lsu_req_i
    connect \B $procmux$10369_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:358.27-363.14|designs/src/ibex_sv/ibex_load_store_unit.sv:358.11-365.14"
  attribute \full_case 1
  cell $mux $procmux$10369
    parameter \WIDTH 1
    connect \Y $procmux$10369_Y
    connect \S \data_gnt_i
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10362_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10362_CMP
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10361
    parameter \WIDTH 1
    connect \Y $handle_misaligned_d$64
    connect \S $procmux$10362_CMP
    connect \B $procmux$10359_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:351.24-366.12|designs/src/ibex_sv/ibex_load_store_unit.sv:351.9-366.12"
  cell $mux $procmux$10359
    parameter \WIDTH 1
    connect \Y $procmux$10359_Y
    connect \S \lsu_req_i
    connect \B $procmux$10357_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:358.27-363.14|designs/src/ibex_sv/ibex_load_store_unit.sv:358.11-365.14"
  attribute \full_case 1
  cell $mux $procmux$10357
    parameter \WIDTH 1
    connect \Y $procmux$10357_Y
    connect \S \data_gnt_i
    connect \B \split_misaligned_access
    connect \A \handle_misaligned_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10350_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10350_CMP
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10349
    parameter \WIDTH 3
    connect \Y $ls_fsm_ns$65
    connect \S $procmux$10350_CMP
    connect \B $procmux$10347_Y
    connect \A 3'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:351.24-366.12|designs/src/ibex_sv/ibex_load_store_unit.sv:351.9-366.12"
  cell $mux $procmux$10347
    parameter \WIDTH 3
    connect \Y $procmux$10347_Y
    connect \S \lsu_req_i
    connect \B $procmux$10345_Y
    connect \A 3'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:358.27-363.14|designs/src/ibex_sv/ibex_load_store_unit.sv:358.11-365.14"
  attribute \full_case 1
  cell $mux $procmux$10345
    parameter \WIDTH 3
    connect \Y $procmux$10345_Y
    connect \S \data_gnt_i
    connect \B $60y
    connect \A $61y
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:349.13-367.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$10338_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10338_CMP
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:369.21-381.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10336_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10336_CMP
    connect \B 3'001
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:383.24-411.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10334_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10334_CMP
    connect \B 3'010
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:413.17-424.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10332_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10332_CMP
    connect \B 3'011
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:426.34-443.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10330_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10330_CMP
    connect \B 3'100
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:426.34-443.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$10329
    parameter \WIDTH 3
    parameter \S_WIDTH 5
    connect \Y \ls_fsm_ns
    connect \S { $procmux$10338_CMP $procmux$10336_CMP $procmux$10334_CMP $procmux$10332_CMP $procmux$10330_CMP }
    connect \B { $ls_fsm_ns$74 $ls_fsm_ns$79 $ls_fsm_ns$95 $ls_fsm_ns$101 $ls_fsm_ns$108 }
    connect \A 3'000
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:369.21-381.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10326_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10326_CMP
    connect \B 3'001
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:369.21-381.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10325
    parameter \WIDTH 1
    connect \Y $addr_update$76
    connect \S $procmux$10326_CMP
    connect \B $procmux$10323_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:375.38-380.12|designs/src/ibex_sv/ibex_load_store_unit.sv:375.9-380.12"
  cell $mux $procmux$10323
    parameter \WIDTH 1
    connect \Y $procmux$10323_Y
    connect \S $75y
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:369.21-381.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10318_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10318_CMP
    connect \B 3'001
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:369.21-381.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10317
    parameter \WIDTH 1
    connect \Y $ctrl_update$77
    connect \S $procmux$10318_CMP
    connect \B $procmux$10315_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:375.38-380.12|designs/src/ibex_sv/ibex_load_store_unit.sv:375.9-380.12"
  cell $mux $procmux$10315
    parameter \WIDTH 1
    connect \Y $procmux$10315_Y
    connect \S $75y
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:369.21-381.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10310_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10310_CMP
    connect \B 3'001
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:369.21-381.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10309
    parameter \WIDTH 1
    connect \Y $handle_misaligned_d$78
    connect \S $procmux$10310_CMP
    connect \B $procmux$10307_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:375.38-380.12|designs/src/ibex_sv/ibex_load_store_unit.sv:375.9-380.12"
  cell $mux $procmux$10307
    parameter \WIDTH 1
    connect \Y $procmux$10307_Y
    connect \S $75y
    connect \B 1'1
    connect \A \handle_misaligned_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:369.21-381.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10302_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10302_CMP
    connect \B 3'001
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:369.21-381.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10301
    parameter \WIDTH 3
    connect \Y $ls_fsm_ns$79
    connect \S $procmux$10302_CMP
    connect \B $procmux$10299_Y
    connect \A 3'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:375.38-380.12|designs/src/ibex_sv/ibex_load_store_unit.sv:375.9-380.12"
  cell $mux $procmux$10299
    parameter \WIDTH 3
    connect \Y $procmux$10299_Y
    connect \S $75y
    connect \B 3'010
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:383.24-411.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10294_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10294_CMP
    connect \B 3'010
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:383.24-411.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10293
    parameter \WIDTH 1
    connect \Y $addr_update$90
    connect \S $procmux$10294_CMP
    connect \B $procmux$10291_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:390.41-403.12|designs/src/ibex_sv/ibex_load_store_unit.sv:390.9-410.12"
  attribute \full_case 1
  cell $mux $procmux$10291
    parameter \WIDTH 1
    connect \Y $procmux$10291_Y
    connect \S $80y
    connect \B $86y
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:383.24-411.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10286_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10286_CMP
    connect \B 3'010
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:383.24-411.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10285
    parameter \WIDTH 1
    connect \Y $procmux$10285_Y
    connect \S $procmux$10286_CMP
    connect \B $procmux$10283_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:390.41-403.12|designs/src/ibex_sv/ibex_load_store_unit.sv:390.9-410.12"
  attribute \full_case 1
  cell $mux $procmux$10283
    parameter \WIDTH 1
    connect \Y $procmux$10283_Y
    connect \S $80y
    connect \B $82y
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:383.24-411.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10278_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10278_CMP
    connect \B 3'010
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:383.24-411.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10277
    parameter \WIDTH 1
    connect \Y $pmp_err_d$93
    connect \S $procmux$10278_CMP
    connect \B $procmux$10275_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:390.41-403.12|designs/src/ibex_sv/ibex_load_store_unit.sv:390.9-410.12"
  attribute \full_case 1
  cell $mux $procmux$10275
    parameter \WIDTH 1
    connect \Y $procmux$10275_Y
    connect \S $80y
    connect \B \data_pmp_err_i
    connect \A \pmp_err_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:383.24-411.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10270_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10270_CMP
    connect \B 3'010
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:383.24-411.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10269
    parameter \WIDTH 1
    connect \Y $lsu_err_d$94
    connect \S $procmux$10270_CMP
    connect \B $procmux$10267_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:390.41-403.12|designs/src/ibex_sv/ibex_load_store_unit.sv:390.9-410.12"
  attribute \full_case 1
  cell $mux $procmux$10267
    parameter \WIDTH 1
    connect \Y $procmux$10267_Y
    connect \S $80y
    connect \B $81y
    connect \A \lsu_err_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:383.24-411.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10262_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10262_CMP
    connect \B 3'010
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:383.24-411.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10261
    parameter \WIDTH 1
    connect \Y $handle_misaligned_d$92
    connect \S $procmux$10262_CMP
    connect \B $procmux$10259_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:390.41-403.12|designs/src/ibex_sv/ibex_load_store_unit.sv:390.9-410.12"
  attribute \full_case 1
  cell $mux $procmux$10259
    parameter \WIDTH 1
    connect \Y $procmux$10259_Y
    connect \S $80y
    connect \B $87y
    connect \A $handle_misaligned_d$88
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:383.24-411.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10253_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10253_CMP
    connect \B 3'010
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:383.24-411.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10252
    parameter \WIDTH 3
    connect \Y $ls_fsm_ns$95
    connect \S $procmux$10253_CMP
    connect \B $procmux$10250_Y
    connect \A 3'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:390.41-403.12|designs/src/ibex_sv/ibex_load_store_unit.sv:390.9-410.12"
  attribute \full_case 1
  cell $mux $procmux$10250
    parameter \WIDTH 3
    connect \Y $procmux$10250_Y
    connect \S $80y
    connect \B $83y
    connect \A $ls_fsm_ns$89
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:383.24-411.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10244_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10244_CMP
    connect \B 3'010
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:383.24-411.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10243
    parameter \WIDTH 1
    connect \Y $handle_misaligned_d$88
    connect \S $procmux$10244_CMP
    connect \B $procmux$10241_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:390.41-403.12|designs/src/ibex_sv/ibex_load_store_unit.sv:390.9-410.12"
  attribute \full_case 1
  cell $mux $procmux$10241
    parameter \WIDTH 1
    connect \Y $procmux$10241_Y
    connect \S $80y
    connect \B 1'x
    connect \A $procmux$10238_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:405.27-409.14|designs/src/ibex_sv/ibex_load_store_unit.sv:405.11-409.14"
  cell $mux $procmux$10238
    parameter \WIDTH 1
    connect \Y $procmux$10238_Y
    connect \S \data_gnt_i
    connect \B 1'0
    connect \A \handle_misaligned_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:383.24-411.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10234_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10234_CMP
    connect \B 3'010
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:383.24-411.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10233
    parameter \WIDTH 3
    connect \Y $ls_fsm_ns$89
    connect \S $procmux$10234_CMP
    connect \B $procmux$10231_Y
    connect \A 3'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:390.41-403.12|designs/src/ibex_sv/ibex_load_store_unit.sv:390.9-410.12"
  attribute \full_case 1
  cell $mux $procmux$10231
    parameter \WIDTH 3
    connect \Y $procmux$10231_Y
    connect \S $80y
    connect \B 3'x
    connect \A $procmux$10228_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:405.27-409.14|designs/src/ibex_sv/ibex_load_store_unit.sv:405.11-409.14"
  cell $mux $procmux$10228
    parameter \WIDTH 3
    connect \Y $procmux$10228_Y
    connect \S \data_gnt_i
    connect \B 3'100
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:413.17-424.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10224_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10224_CMP
    connect \B 3'011
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:413.17-424.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10223
    parameter \WIDTH 1
    connect \Y $addr_update$98
    connect \S $procmux$10224_CMP
    connect \B $procmux$10221_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:417.38-423.12|designs/src/ibex_sv/ibex_load_store_unit.sv:417.9-423.12"
  cell $mux $procmux$10221
    parameter \WIDTH 1
    connect \Y $procmux$10221_Y
    connect \S $96y
    connect \B $97y
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:413.17-424.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10218_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10218_CMP
    connect \B 3'011
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:413.17-424.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10217
    parameter \WIDTH 1
    connect \Y $ctrl_update$99
    connect \S $procmux$10218_CMP
    connect \B $procmux$10215_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:417.38-423.12|designs/src/ibex_sv/ibex_load_store_unit.sv:417.9-423.12"
  cell $mux $procmux$10215
    parameter \WIDTH 1
    connect \Y $procmux$10215_Y
    connect \S $96y
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:413.17-424.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10212_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10212_CMP
    connect \B 3'011
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:413.17-424.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10211
    parameter \WIDTH 1
    connect \Y $handle_misaligned_d$100
    connect \S $procmux$10212_CMP
    connect \B $procmux$10209_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:417.38-423.12|designs/src/ibex_sv/ibex_load_store_unit.sv:417.9-423.12"
  cell $mux $procmux$10209
    parameter \WIDTH 1
    connect \Y $procmux$10209_Y
    connect \S $96y
    connect \B 1'0
    connect \A \handle_misaligned_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:413.17-424.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10206_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10206_CMP
    connect \B 3'011
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:413.17-424.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10205
    parameter \WIDTH 3
    connect \Y $ls_fsm_ns$101
    connect \S $procmux$10206_CMP
    connect \B $procmux$10203_Y
    connect \A 3'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:417.38-423.12|designs/src/ibex_sv/ibex_load_store_unit.sv:417.9-423.12"
  cell $mux $procmux$10203
    parameter \WIDTH 3
    connect \Y $procmux$10203_Y
    connect \S $96y
    connect \B 3'000
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:426.34-443.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10200_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10200_CMP
    connect \B 3'100
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:426.34-443.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10199
    parameter \WIDTH 1
    connect \Y $addr_update$104
    connect \S $procmux$10200_CMP
    connect \B $procmux$10197_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:431.28-442.12|designs/src/ibex_sv/ibex_load_store_unit.sv:431.9-442.12"
  cell $mux $procmux$10197
    parameter \WIDTH 1
    connect \Y $procmux$10197_Y
    connect \S \data_rvalid_i
    connect \B $102y
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:426.34-443.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10195_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10195_CMP
    connect \B 3'100
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:426.34-443.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10194
    parameter \WIDTH 1
    connect \Y $procmux$10194_Y
    connect \S $procmux$10195_CMP
    connect \B $procmux$10192_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:431.28-442.12|designs/src/ibex_sv/ibex_load_store_unit.sv:431.9-442.12"
  cell $mux $procmux$10192
    parameter \WIDTH 1
    connect \Y $procmux$10192_Y
    connect \S \data_rvalid_i
    connect \B $103y
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:426.34-443.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10190_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10190_CMP
    connect \B 3'100
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:426.34-443.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10189
    parameter \WIDTH 1
    connect \Y $pmp_err_d$106
    connect \S $procmux$10190_CMP
    connect \B $procmux$10187_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:431.28-442.12|designs/src/ibex_sv/ibex_load_store_unit.sv:431.9-442.12"
  cell $mux $procmux$10187
    parameter \WIDTH 1
    connect \Y $procmux$10187_Y
    connect \S \data_rvalid_i
    connect \B \data_pmp_err_i
    connect \A \pmp_err_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:426.34-443.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10185_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10185_CMP
    connect \B 3'100
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:426.34-443.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10184
    parameter \WIDTH 1
    connect \Y $lsu_err_d$107
    connect \S $procmux$10185_CMP
    connect \B $procmux$10182_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:431.28-442.12|designs/src/ibex_sv/ibex_load_store_unit.sv:431.9-442.12"
  cell $mux $procmux$10182
    parameter \WIDTH 1
    connect \Y $procmux$10182_Y
    connect \S \data_rvalid_i
    connect \B \data_err_i
    connect \A \lsu_err_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:426.34-443.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10180_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$10180_CMP
    connect \B 3'100
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:426.34-443.10|designs/src/ibex_sv/ibex_load_store_unit.sv:347.5-448.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10179
    parameter \WIDTH 3
    connect \Y $ls_fsm_ns$108
    connect \S $procmux$10180_CMP
    connect \B $procmux$10177_Y
    connect \A 3'x
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:431.28-442.12|designs/src/ibex_sv/ibex_load_store_unit.sv:431.9-442.12"
  cell $mux $procmux$10177
    parameter \WIDTH 3
    connect \Y $procmux$10177_Y
    connect \S \data_rvalid_i
    connect \B 3'000
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:185.3"
  cell $aldff $driver$rdata_q
    parameter \WIDTH 24
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rdata_q
    connect \D $procmux$10655_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 24'000000000000000000000000
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:194.3"
  cell $aldff $driver$rdata_offset_q
    parameter \WIDTH 2
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rdata_offset_q
    connect \D $procmux$10653_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 2'00
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:454.3"
  cell $aldff $driver$pmp_err_q
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \pmp_err_q
    connect \D \pmp_err_d
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:454.3"
  cell $aldff $driver$lsu_err_q
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \lsu_err_q
    connect \D \lsu_err_d
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:454.3"
  cell $aldff $driver$ls_fsm_cs
    parameter \WIDTH 3
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \ls_fsm_cs
    connect \D \ls_fsm_ns
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 3'000
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:454.3"
  cell $aldff $driver$handle_misaligned_q
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \handle_misaligned_q
    connect \D \handle_misaligned_d
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:194.3"
  cell $aldff $driver$data_we_q
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \data_we_q
    connect \D $data_we_q$22
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:194.3"
  cell $aldff $driver$data_type_q
    parameter \WIDTH 2
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \data_type_q
    connect \D $data_type_q$20
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 2'00
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:194.3"
  cell $aldff $driver$data_sign_ext_q
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \data_sign_ext_q
    connect \D $data_sign_ext_q$21
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:210.3"
  cell $aldff $driver$addr_last_q
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \addr_last_o
    connect \D $addr_last_q$26
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:420.33-420.43"
  cell $not $97
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $97y
    connect \A \lsu_err_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:417.13-417.36"
  cell $logic_or $96
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $96y
    connect \B \pmp_err_q
    connect \A \data_gnt_i
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:402.33-402.44"
  cell $not $87
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $87y
    connect \A \data_gnt_i
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:400.25-400.63"
  cell $and $86
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $86y
    connect \B $85y
    connect \A \data_gnt_i
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:400.38-400.63"
  cell $not $85
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $85y
    connect \A $84y
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:400.40-400.62"
  cell $or $84
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $84y
    connect \B \pmp_err_q
    connect \A \data_err_i
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:398.23-398.51"
  cell $mux $83
    parameter \WIDTH 3
    connect \Y $83y
    connect \S \data_gnt_i
    connect \B 3'000
    connect \A 3'011
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:396.26-396.36"
  cell $not $82
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $82y
    connect \A \data_we_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:394.23-394.45"
  cell $or $81
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $81y
    connect \B \pmp_err_q
    connect \A \data_err_i
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:390.13-390.39"
  cell $logic_or $80
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $80y
    connect \B \pmp_err_q
    connect \A \data_rvalid_i
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:375.13-375.36"
  cell $logic_or $75
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $75y
    connect \B \pmp_err_q
    connect \A \data_gnt_i
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:364.35-364.87"
  cell $mux $61
    parameter \WIDTH 3
    connect \Y $61y
    connect \S \split_misaligned_access
    connect \B 3'001
    connect \A 3'011
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:362.35-362.83"
  cell $mux $60
    parameter \WIDTH 3
    connect \Y $60y
    connect \S \split_misaligned_access
    connect \B 3'010
    connect \A 3'000
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:355.26-355.35"
  cell $not $59
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $59y
    connect \A \lsu_we_i
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:327.7-328.56"
  cell $logic_or $57
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \split_misaligned_access
    connect \B $56y
    connect \A $53y
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:328.8-328.55"
  cell $logic_and $56
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $56y
    connect \B $55y
    connect \A $54y
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:328.34-328.54"
  cell $eq $55
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $55y
    connect \B 2'11
    connect \A \adder_result_ex_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:328.9-328.28"
  cell $eq $54
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $54y
    connect \B 2'01
    connect \A \lsu_type_i
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:327.8-327.55"
  cell $logic_and $53
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $53y
    connect \B $52y
    connect \A $51y
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:327.34-327.54"
  cell $reduce_bool $52
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $52y
    connect \A \adder_result_ex_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:327.9-327.28"
  cell $logic_not $51
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $51y
    connect \A \lsu_type_i
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:495.20-495.37"
  cell $reduce_bool $143
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y \busy_o
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:493.26-493.73"
  cell $and $142
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \store_err_o
    connect \B \lsu_resp_valid_o
    connect \A $141y
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:493.26-493.54"
  cell $and $141
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $141y
    connect \B \data_we_q
    connect \A \data_or_pmp_err
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:492.26-492.73"
  cell $and $140
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \load_err_o
    connect \B \lsu_resp_valid_o
    connect \A $139y
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:492.26-492.54"
  cell $and $139
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $139y
    connect \B $138y
    connect \A \data_or_pmp_err
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:492.44-492.54"
  cell $not $138
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $138y
    connect \A \data_we_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:474.31-474.98"
  cell $and $137
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \lsu_rdata_valid_o
    connect \B $136y
    connect \A $135y
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:474.88-474.98"
  cell $not $136
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $136y
    connect \A \data_we_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:474.31-474.85"
  cell $and $135
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $135y
    connect \B $134y
    connect \A $133y
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:474.69-474.85"
  cell $not $134
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $134y
    connect \A \data_or_pmp_err
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:474.31-474.66"
  cell $and $133
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $133y
    connect \B \data_rvalid_i
    connect \A $132y
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:474.32-474.49"
  cell $logic_not $132
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $132y
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:473.31-473.80"
  cell $and $131
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \lsu_resp_valid_o
    connect \B $130y
    connect \A $129y
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:473.62-473.79"
  cell $logic_not $130
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $130y
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:473.32-473.57"
  cell $or $129
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $129y
    connect \B \pmp_err_q
    connect \A \data_rvalid_i
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:472.31-472.65"
  cell $or $128
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \data_or_pmp_err
    connect \B \pmp_err_q
    connect \A $127y
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:472.31-472.53"
  cell $or $127
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $127y
    connect \B \data_err_i
    connect \A \lsu_err_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:451.27-451.82"
  cell $and $123
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \lsu_req_done_o
    connect \B $122y
    connect \A $121y
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:451.64-451.81"
  cell $logic_not $122
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $122y
    connect \A \ls_fsm_ns
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:451.28-451.59"
  cell $or $121
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $121y
    connect \B $120y
    connect \A \lsu_req_i
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:451.41-451.58"
  cell $reduce_bool $120
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $120y
    connect \A \ls_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:439.26-439.36"
  cell $not $103
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $103y
    connect \A \data_we_q
  end
  attribute \src "designs/src/ibex_sv/ibex_load_store_unit.sv:437.25-437.36"
  cell $not $102
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $102y
    connect \A \data_err_i
  end
  connect \data_we_o \lsu_we_i
  connect \data_addr_o { \adder_result_ex_i [31:2] 2'00 }
end
attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:15.8"
module \ibex_if_stage$ibex_core.if_stage_i
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:25.36"
  wire input 2 \rst_ni
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:28.36"
  wire input 11 \req_i
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:63.35"
  wire input 28 \pc_set_spec_i
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:62.35"
  wire input 27 \pc_set_i
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:64.35"
  wire width 3 input 29 \pc_mux_i
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:92.35"
  wire output 44 \pc_mismatch_alert_o
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:57.35"
  wire width 32 output 24 \pc_if_o
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:58.35"
  wire width 32 output 25 \pc_id_o
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:65.35"
  wire input 30 \nt_branch_mispredict_i
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:40.35"
  wire output 13 \instr_valid_id_o
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:98.22"
  wire \instr_valid_id_d
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:61.35"
  wire input 26 \instr_valid_clear_i
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:34.35"
  wire input 6 \instr_rvalid_i
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:31.35"
  wire output 4 \instr_req_o
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:42.35"
  wire width 32 output 15 \instr_rdata_id_o
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:35.35"
  wire width 32 input 8 \instr_rdata_i
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:45.35"
  wire width 16 output 17 \instr_rdata_c_id_o
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:43.35"
  wire width 32 output 16 \instr_rdata_alu_id_o
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:37.35"
  wire input 12 \instr_pmp_err_i
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:41.35"
  wire output 14 \instr_new_id_o
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:48.35"
  wire output 18 \instr_is_compressed_id_o
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:275.16"
  wire \instr_is_compressed
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:33.35"
  wire input 5 \instr_gnt_i
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:53.35"
  wire output 21 \instr_fetch_err_plus2_o
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:52.35"
  wire output 20 \instr_fetch_err_o
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:36.35"
  wire input 9 \instr_err_i
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:273.16"
  wire width 32 \instr_decompressed
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:50.35"
  wire output 19 \instr_bp_taken_o
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:32.35"
  wire width 32 output 7 \instr_addr_o
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:54.35"
  wire output 22 \illegal_c_insn_id_o
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:274.16"
  wire \illegal_c_insn
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:126.22"
  wire \if_id_pipe_reg_we
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:93.35"
  wire output 45 \if_busy_o
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:89.35"
  wire input 43 \id_in_ready_i
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:75.35"
  wire input 37 \icache_inval_i
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:74.35"
  wire input 36 \icache_enable_i
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:109.22"
  wire \fetch_valid
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:111.22"
  wire width 32 \fetch_rdata
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:114.22"
  wire \fetch_err_plus2
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:113.22"
  wire \fetch_err
  attribute \unused_bits "0"
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:106.22"
  wire width 32 \fetch_addr_n
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:67.35"
  wire width 2 input 31 \exc_pc_mux_i
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:121.22"
  wire width 32 \exc_pc
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:68.35"
  wire width 6 input 10 \exc_cause
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:73.35"
  wire width 32 input 35 \dummy_instr_seed_i
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:72.35"
  wire input 34 \dummy_instr_seed_en_i
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:71.35"
  wire width 3 input 33 \dummy_instr_mask_i
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:56.35"
  wire output 23 \dummy_instr_id_o
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:70.35"
  wire input 32 \dummy_instr_en_i
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:86.35"
  wire output 42 \csr_mtvec_init_o
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:85.35"
  wire width 32 input 41 \csr_mtvec_i
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:81.35"
  wire width 32 input 39 \csr_mepc_i
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:83.35"
  wire width 32 input 40 \csr_depc_i
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:24.36"
  wire input 1 \clk_i
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:78.35"
  wire width 32 input 38 \branch_target_ex_i
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:27.36"
  wire width 32 input 3 \boot_addr_i
  wire $procmux$11083_CMP
  wire $procmux$11082_CMP
  wire $procmux$11081_CMP
  wire $procmux$11080_CMP
  wire $procmux$11078_CMP
  wire $procmux$11077_CMP
  wire $procmux$11076_CMP
  wire $procmux$11075_CMP
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:368.5-378.8"
  wire width 32 $pc_id_o$28
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:368.5-378.8"
  wire width 32 $instr_rdata_id_o$21
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:368.5-378.8"
  wire width 16 $instr_rdata_c_id_o$23
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:368.5-378.8"
  wire width 32 $instr_rdata_alu_id_o$22
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:368.5-378.8"
  wire $instr_is_compressed_id_o$24
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:368.5-378.8"
  wire $instr_fetch_err_plus2_o$26
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:368.5-378.8"
  wire $instr_fetch_err_o$25
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:368.5-378.8"
  wire $illegal_c_insn_id_o$27
  wire $9y
  wire $8y
  wire $4y
  wire $14y
  wire $13y
  wire $12y
  wire $11y
  wire $10y
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:225.7"
  cell \ibex_prefetch_buffer$ibex_core.if_stage_i.gen_prefetch_buffer.prefetch_buffer_i \gen_prefetch_buffer.prefetch_buffer_i
    connect \valid_o \fetch_valid
    connect \rst_ni \rst_ni
    connect \req_i \req_i
    connect \ready_i \id_in_ready_i
    connect \rdata_o \fetch_rdata
    connect \predicted_branch_i 1'0
    connect \instr_rvalid_i \instr_rvalid_i
    connect \instr_req_o \instr_req_o
    connect \instr_rdata_i \instr_rdata_i
    connect \instr_pmp_err_i \instr_pmp_err_i
    connect \instr_gnt_i \instr_gnt_i
    connect \instr_err_i \instr_err_i
    connect \instr_addr_o \instr_addr_o
    connect \err_plus2_o \fetch_err_plus2
    connect \err_o \fetch_err
    connect \clk_i \clk_i
    connect \busy_o \if_busy_o
    connect \branch_spec_i \pc_set_spec_i
    connect \branch_mispredict_i \nt_branch_mispredict_i
    connect \branch_i \pc_set_i
    connect \addr_o \pc_if_o
    connect \addr_i { \fetch_addr_n [31:1] 1'0 }
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:277.27"
  cell \ibex_compressed_decoder$ibex_core.if_stage_i.compressed_decoder_i \compressed_decoder_i
    connect \valid_i $9y
    connect \rst_ni \rst_ni
    connect \is_compressed_o \instr_is_compressed
    connect \instr_o \instr_decompressed
    connect \instr_i \fetch_rdata
    connect \illegal_instr_o \illegal_c_insn
    connect \clk_i \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:153.23-153.80|designs/src/ibex_sv/ibex_if_stage.sv:152.5-158.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$11083_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$11083_CMP
    connect \A \exc_pc_mux_i
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:154.23-154.80|designs/src/ibex_sv/ibex_if_stage.sv:152.5-158.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$11082_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$11082_CMP
    connect \B 2'01
    connect \A \exc_pc_mux_i
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:155.23-155.43|designs/src/ibex_sv/ibex_if_stage.sv:152.5-158.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$11081_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$11081_CMP
    connect \B 2'10
    connect \A \exc_pc_mux_i
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:156.23-156.48|designs/src/ibex_sv/ibex_if_stage.sv:152.5-158.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$11080_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$11080_CMP
    connect \B 2'11
    connect \A \exc_pc_mux_i
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:156.23-156.48|designs/src/ibex_sv/ibex_if_stage.sv:152.5-158.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$11079
    parameter \WIDTH 32
    parameter \S_WIDTH 4
    connect \Y \exc_pc
    connect \S { $procmux$11083_CMP $procmux$11082_CMP $procmux$11081_CMP $procmux$11080_CMP }
    connect \B { \csr_mtvec_i [31:8] 8'00000000 \csr_mtvec_i [31:8] 1'0 \exc_cause [4:0] 66'000001101000010001000010000000000000011010000100010000100000001000 }
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:170.16-170.50|designs/src/ibex_sv/ibex_if_stage.sv:168.5-178.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$11078_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$11078_CMP
    connect \B 3'001
    connect \A \pc_mux_i
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:171.16-171.38|designs/src/ibex_sv/ibex_if_stage.sv:168.5-178.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$11077_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$11077_CMP
    connect \B 3'010
    connect \A \pc_mux_i
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:172.16-172.42|designs/src/ibex_sv/ibex_if_stage.sv:168.5-178.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$11076_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$11076_CMP
    connect \B 3'011
    connect \A \pc_mux_i
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:173.16-173.42|designs/src/ibex_sv/ibex_if_stage.sv:168.5-178.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$11075_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$11075_CMP
    connect \B 3'100
    connect \A \pc_mux_i
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:173.16-173.42|designs/src/ibex_sv/ibex_if_stage.sv:168.5-178.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$11074
    parameter \WIDTH 32
    parameter \S_WIDTH 4
    connect \Y \fetch_addr_n
    connect \S { $procmux$11078_CMP $procmux$11077_CMP $procmux$11076_CMP $procmux$11075_CMP }
    connect \B { \branch_target_ex_i \exc_pc \csr_mepc_i \csr_depc_i }
    connect \A { \boot_addr_i [31:8] 8'10000000 }
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:368.28-378.8|designs/src/ibex_sv/ibex_if_stage.sv:368.5-378.8"
  cell $mux $procmux$11070
    parameter \WIDTH 32
    connect \Y $instr_rdata_id_o$21
    connect \S \if_id_pipe_reg_we
    connect \B \instr_decompressed
    connect \A \instr_rdata_id_o
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:368.28-378.8|designs/src/ibex_sv/ibex_if_stage.sv:368.5-378.8"
  cell $mux $procmux$11068
    parameter \WIDTH 32
    connect \Y $instr_rdata_alu_id_o$22
    connect \S \if_id_pipe_reg_we
    connect \B \instr_decompressed
    connect \A \instr_rdata_alu_id_o
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:368.28-378.8|designs/src/ibex_sv/ibex_if_stage.sv:368.5-378.8"
  cell $mux $procmux$11066
    parameter \WIDTH 16
    connect \Y $instr_rdata_c_id_o$23
    connect \S \if_id_pipe_reg_we
    connect \B \fetch_rdata [15:0]
    connect \A \instr_rdata_c_id_o
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:368.28-378.8|designs/src/ibex_sv/ibex_if_stage.sv:368.5-378.8"
  cell $mux $procmux$11064
    parameter \WIDTH 1
    connect \Y $instr_is_compressed_id_o$24
    connect \S \if_id_pipe_reg_we
    connect \B \instr_is_compressed
    connect \A \instr_is_compressed_id_o
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:368.28-378.8|designs/src/ibex_sv/ibex_if_stage.sv:368.5-378.8"
  cell $mux $procmux$11062
    parameter \WIDTH 1
    connect \Y $instr_fetch_err_o$25
    connect \S \if_id_pipe_reg_we
    connect \B \fetch_err
    connect \A \instr_fetch_err_o
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:368.28-378.8|designs/src/ibex_sv/ibex_if_stage.sv:368.5-378.8"
  cell $mux $procmux$11060
    parameter \WIDTH 1
    connect \Y $instr_fetch_err_plus2_o$26
    connect \S \if_id_pipe_reg_we
    connect \B \fetch_err_plus2
    connect \A \instr_fetch_err_plus2_o
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:368.28-378.8|designs/src/ibex_sv/ibex_if_stage.sv:368.5-378.8"
  cell $mux $procmux$11058
    parameter \WIDTH 1
    connect \Y $illegal_c_insn_id_o$27
    connect \S \if_id_pipe_reg_we
    connect \B \illegal_c_insn
    connect \A \illegal_c_insn_id_o
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:368.28-378.8|designs/src/ibex_sv/ibex_if_stage.sv:368.5-378.8"
  cell $mux $procmux$11056
    parameter \WIDTH 32
    connect \Y $pc_id_o$28
    connect \S \if_id_pipe_reg_we
    connect \B \pc_if_o
    connect \A \pc_id_o
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:367.3"
  cell $dff $driver$pc_id_o
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    connect \Q \pc_id_o
    connect \D $pc_id_o$28
    connect \CLK \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:350.3"
  cell $aldff $driver$instr_valid_id_q
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \instr_valid_id_o
    connect \D \instr_valid_id_d
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:367.3"
  cell $dff $driver$instr_rdata_id_o
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    connect \Q \instr_rdata_id_o
    connect \D $instr_rdata_id_o$21
    connect \CLK \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:367.3"
  cell $dff $driver$instr_rdata_c_id_o
    parameter \WIDTH 16
    parameter \CLK_POLARITY 1
    connect \Q \instr_rdata_c_id_o
    connect \D $instr_rdata_c_id_o$23
    connect \CLK \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:367.3"
  cell $dff $driver$instr_rdata_alu_id_o
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    connect \Q \instr_rdata_alu_id_o
    connect \D $instr_rdata_alu_id_o$22
    connect \CLK \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:350.3"
  cell $aldff $driver$instr_new_id_q
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \instr_new_id_o
    connect \D \if_id_pipe_reg_we
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:367.3"
  cell $dff $driver$instr_is_compressed_id_o
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    connect \Q \instr_is_compressed_id_o
    connect \D $instr_is_compressed_id_o$24
    connect \CLK \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:367.3"
  cell $dff $driver$instr_fetch_err_plus2_o
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    connect \Q \instr_fetch_err_plus2_o
    connect \D $instr_fetch_err_plus2_o$26
    connect \CLK \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:367.3"
  cell $dff $driver$instr_fetch_err_o
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    connect \Q \instr_fetch_err_o
    connect \D $instr_fetch_err_o$25
    connect \CLK \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:367.3"
  cell $dff $driver$illegal_c_insn_id_o
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    connect \Q \illegal_c_insn_id_o
    connect \D $illegal_c_insn_id_o$27
    connect \CLK \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:280.26-280.50"
  cell $and $9
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $9y
    connect \B $8y
    connect \A \fetch_valid
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:280.40-280.50"
  cell $not $8
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $8y
    connect \A \fetch_err
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:182.29-182.61"
  cell $and $5
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \csr_mtvec_init_o
    connect \B \pc_set_i
    connect \A $4y
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:182.30-182.49"
  cell $logic_not $4
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $4y
    connect \A \pc_mux_i
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:348.29-348.59"
  cell $and $16
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \if_id_pipe_reg_we
    connect \B \id_in_ready_i
    connect \A \fetch_valid
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:346.29-347.70"
  cell $or $15
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \instr_valid_id_d
    connect \B $14y
    connect \A $12y
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:347.30-347.69"
  cell $and $14
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $14y
    connect \B $13y
    connect \A \instr_valid_id_o
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:347.49-347.69"
  cell $not $13
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $13y
    connect \A \instr_valid_clear_i
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:346.30-346.72"
  cell $and $12
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $12y
    connect \B $11y
    connect \A $10y
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:346.63-346.72"
  cell $not $11
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $11y
    connect \A \pc_set_i
  end
  attribute \src "designs/src/ibex_sv/ibex_if_stage.sv:346.30-346.60"
  cell $and $10
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $10y
    connect \B \id_in_ready_i
    connect \A \fetch_valid
  end
  connect \pc_mismatch_alert_o 1'0
  connect \dummy_instr_id_o 1'0
  connect \instr_bp_taken_o 1'0
end
attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:19.8"
module \ibex_id_stage$ibex_core.id_stage_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:227.16"
  wire width 32 \zimm_rs1_type
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:194.16"
  wire \wfi_insn_dec
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:142.39"
  wire input 82 \trigger_match_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:213.16"
  wire \stall_multdiv
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:212.16"
  wire \stall_mem
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:215.16"
  wire \stall_jump
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:216.16"
  wire \stall_id
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:214.16"
  wire \stall_branch
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:249.16"
  wire \stall_alu
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:30.39"
  wire input 2 \rst_ni
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:166.39"
  wire input 98 \rf_write_wb_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:235.27"
  wire \rf_we_raw
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:159.39"
  wire output 93 \rf_we_id_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:235.16"
  wire \rf_we_dec
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:234.16"
  wire \rf_wdata_sel
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:158.39"
  wire width 32 output 92 \rf_wdata_id_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:165.39"
  wire width 32 input 97 \rf_wdata_fwd_wb_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:164.39"
  wire width 5 input 96 \rf_waddr_wb_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:157.39"
  wire width 5 output 91 \rf_waddr_id_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:154.39"
  wire output 90 \rf_ren_b_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:153.39"
  wire output 89 \rf_ren_a_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:152.39"
  wire width 32 input 88 \rf_rdata_b_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:150.39"
  wire width 32 input 86 \rf_rdata_a_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:161.39"
  wire output 95 \rf_rd_b_wb_match_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:160.39"
  wire output 94 \rf_rd_a_wb_match_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:151.39"
  wire width 5 output 87 \rf_raddr_b_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:149.39"
  wire width 5 output 85 \rf_raddr_a_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:145.39"
  wire width 32 input 83 \result_ex_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:171.39"
  wire input 102 \ready_wb_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:104.39"
  wire width 2 input 58 \priv_mode_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:178.39"
  wire output 107 \perf_tbranch_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:181.39"
  wire output 109 \perf_mul_wait_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:176.39"
  wire output 105 \perf_jump_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:179.39"
  wire output 108 \perf_dside_wait_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:182.39"
  wire output 110 \perf_div_wait_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:177.39"
  wire output 106 \perf_branch_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:53.39"
  wire output 20 \pc_set_spec_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:52.39"
  wire output 19 \pc_set_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:54.39"
  wire width 3 output 21 \pc_mux_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:63.39"
  wire width 32 input 28 \pc_id_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:173.39"
  wire input 104 \outstanding_store_wb_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:172.39"
  wire input 103 \outstanding_load_wb_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:55.39"
  wire output 22 \nt_branch_mispredict_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:129.39"
  wire output 73 \nmi_mode_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:219.16"
  wire \multicycle_done
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:88.39"
  wire width 2 output 44 \multdiv_signed_mode_ex_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:91.39"
  wire output 47 \multdiv_ready_id_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:87.39"
  wire width 2 output 43 \multdiv_operator_ex_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:90.39"
  wire width 32 output 46 \multdiv_operand_b_ex_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:89.39"
  wire width 32 output 45 \multdiv_operand_a_ex_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:262.16"
  wire \multdiv_en_dec
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:85.39"
  wire output 41 \mult_sel_ex_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:83.39"
  wire output 39 \mult_en_ex_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:260.28"
  wire \mult_en_dec
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:191.16"
  wire \mret_insn_dec
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:111.39"
  wire output 63 \lsu_we_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:114.39"
  wire width 32 output 66 \lsu_wdata_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:112.39"
  wire width 2 output 64 \lsu_type_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:132.39"
  wire input 75 \lsu_store_err_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:113.39"
  wire output 65 \lsu_sign_ext_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:67.39"
  wire input 30 \lsu_resp_valid_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:110.39"
  wire output 62 \lsu_req_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:116.39"
  wire input 67 \lsu_req_done_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:270.25"
  wire \lsu_req_dec
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:131.39"
  wire input 74 \lsu_load_err_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:122.39"
  wire width 32 input 69 \lsu_addr_last_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:121.39"
  wire input 68 \lsu_addr_incr_req_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:204.16"
  wire \jump_set_dec
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:205.16"
  wire \jump_set
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:203.16"
  wire \jump_in_dec
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:127.39"
  wire width 18 input 72 \irqs_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:126.39"
  wire input 71 \irq_pending_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:128.39"
  wire input 5 \irq_nm_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:36.39"
  wire input 9 \instr_valid_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:44.39"
  wire output 15 \instr_valid_clear_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:169.39"
  wire width 2 output 100 \instr_type_wb_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:42.39"
  wire output 3 \instr_req_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:37.39"
  wire width 32 input 4 \instr_rdata_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:39.39"
  wire width 16 input 11 \instr_rdata_c_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:38.39"
  wire width 32 input 10 \instr_rdata_alu_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:170.39"
  wire output 101 \instr_perf_count_id_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:40.39"
  wire input 12 \instr_is_compressed_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:183.39"
  wire output 111 \instr_id_done_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:43.39"
  wire output 14 \instr_first_cycle_id_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:61.39"
  wire input 27 \instr_fetch_err_plus2_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:60.39"
  wire input 26 \instr_fetch_err_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:208.16"
  wire \instr_executing
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:41.39"
  wire input 13 \instr_bp_taken_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:225.16"
  wire width 32 \imm_u_type
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:223.16"
  wire width 32 \imm_s_type
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:226.16"
  wire width 32 \imm_j_type
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:222.16"
  wire width 32 \imm_i_type
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:224.16"
  wire width 32 \imm_b_type
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:257.31"
  wire width 3 \imm_b_mux_sel_dec
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:257.16"
  wire width 3 \imm_b_mux_sel
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:230.16"
  wire width 32 \imm_b
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:256.16"
  wire \imm_a_mux_sel
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:229.16"
  wire width 32 \imm_a
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:74.39"
  wire width 2 input 34 \imd_val_we_ex_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:76.39"
  wire width 68 output 36 \imd_val_q_ex_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:75.39"
  wire width 68 input 35 \imd_val_d_ex_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:33.39"
  wire output 8 \illegal_insn_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:189.16"
  wire \illegal_insn_dec
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:106.39"
  wire input 60 \illegal_csr_insn_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:59.39"
  wire input 25 \illegal_c_insn_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:45.39"
  wire output 16 \id_in_ready_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:709.12"
  wire \id_fsm_q
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:709.22"
  wire \id_fsm_d
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:46.39"
  wire output 17 \icache_inval_o
  attribute \unused_bits "0"
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:962.11"
  wire \gen_no_stall_mem.unused_wb_exception
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:218.16"
  wire \flush_id
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:56.39"
  wire width 2 output 23 \exc_pc_mux_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:57.39"
  wire width 6 output 24 \exc_cause_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:66.39"
  wire input 29 \ex_valid_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:168.39"
  wire output 99 \en_wb_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:193.16"
  wire \ecall_insn_dec
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:190.16"
  wire \ebrk_insn
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:192.16"
  wire \dret_insn_dec
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:86.39"
  wire output 42 \div_sel_ex_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:84.39"
  wire output 40 \div_en_ex_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:261.27"
  wire \div_en_dec
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:139.39"
  wire input 79 \debug_single_step_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:138.39"
  wire input 6 \debug_req_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:135.39"
  wire output 76 \debug_mode_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:141.39"
  wire input 81 \debug_ebreaku_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:140.39"
  wire input 80 \debug_ebreakm_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:137.39"
  wire output 78 \debug_csr_save_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:136.39"
  wire width 3 output 77 \debug_cause_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:107.39"
  wire input 61 \data_ind_timing_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:32.39"
  wire output 7 \ctrl_busy_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:99.39"
  wire output 53 \csr_save_wb_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:97.39"
  wire output 51 \csr_save_if_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:98.39"
  wire output 52 \csr_save_id_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:102.39"
  wire output 56 \csr_save_cause_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:100.39"
  wire output 54 \csr_restore_mret_id_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:101.39"
  wire output 55 \csr_restore_dret_id_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:146.39"
  wire width 32 input 84 \csr_rdata_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:274.16"
  wire \csr_pipe_flush
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:95.39"
  wire width 2 output 49 \csr_op_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:96.39"
  wire output 50 \csr_op_en_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:103.39"
  wire width 32 output 57 \csr_mtval_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:105.39"
  wire input 59 \csr_mstatus_tw_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:125.39"
  wire input 70 \csr_mstatus_mie_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:94.39"
  wire output 48 \csr_access_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:210.16"
  wire \controller_run
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:29.39"
  wire input 1 \clk_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:80.39"
  wire width 32 output 38 \bt_b_operand_o
  attribute \unused_bits "0 1 2"
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:254.16"
  wire width 3 \bt_b_mux_sel
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:79.39"
  wire width 32 output 37 \bt_a_operand_o
  attribute \unused_bits "0 1"
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:253.16"
  wire width 2 \bt_a_mux_sel
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:200.28"
  wire \branch_set_d
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:200.16"
  wire \branch_set
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:198.16"
  wire \branch_in_dec
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:49.39"
  wire input 18 \branch_decision_i
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:69.39"
  wire width 6 output 31 \alu_operator_ex_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:71.39"
  wire width 32 output 33 \alu_operand_b_ex_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:70.39"
  wire width 32 output 32 \alu_operand_a_ex_o
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:247.34"
  wire \alu_op_b_mux_sel_dec
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:247.16"
  wire \alu_op_b_mux_sel
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:246.34"
  wire width 2 \alu_op_a_mux_sel_dec
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:246.16"
  wire width 2 \alu_op_a_mux_sel
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:248.16"
  wire \alu_multicycle_dec
  wire $procmux$11055_CMP
  wire $procmux$11054_CMP
  wire $procmux$11053_CMP
  wire $procmux$11052_CMP
  wire $procmux$11050_CMP
  wire $procmux$11049_CMP
  wire $procmux$11048_CMP
  wire $procmux$11047_CMP
  wire $procmux$11046_CMP
  wire $procmux$11045_CMP
  wire $procmux$11037_CMP
  wire $procmux$11031_Y
  wire $procmux$11020_Y
  wire $procmux$11014_Y
  wire $procmux$11012_Y
  wire $procmux$10978_Y
  wire $procmux$10966_Y
  wire $procmux$10960_Y
  wire $procmux$10956_Y
  wire $procmux$10954_Y
  wire $procmux$10948_Y
  wire $procmux$10946_Y
  wire $procmux$10928_Y
  wire $procmux$10926_Y
  wire $procmux$10918_Y
  wire $procmux$10916_Y
  wire $procmux$10911_Y
  wire $procmux$10909_Y
  wire $procmux$10907_Y
  wire $procmux$10899_Y
  wire $procmux$10897_Y
  wire $procmux$10895_Y
  wire $procmux$10889_Y
  wire $procmux$10887_Y
  wire $procmux$10885_Y
  wire $procmux$10880_Y
  wire $procmux$10878_Y
  wire $procmux$10874_Y
  wire $procmux$10870_Y
  wire $procmux$10868_Y
  wire $procmux$10866_Y
  wire $procmux$10860_Y
  wire $procmux$10858_Y
  wire $procmux$10848_Y
  wire $procmux$10841_Y
  wire $procmux$10837_Y
  wire $procmux$10835_Y
  wire $procmux$10833_Y
  wire $procmux$10831_Y
  wire $procmux$10824_Y
  wire $procmux$10822_Y
  wire $procmux$10820_Y
  wire $procmux$10818_Y
  wire $procmux$10809_Y
  wire $procmux$10807_Y
  wire $procmux$10805_Y
  wire $procmux$10798_Y
  wire $procmux$10797_CMP
  wire $procmux$10794_Y
  wire $procmux$10791_Y
  wire $procmux$10790_CMP
  wire $procmux$10787_Y
  wire $procmux$10784_Y
  wire $procmux$10783_CMP
  wire $procmux$10780_Y
  wire $procmux$10777_Y
  wire $procmux$10776_CMP
  wire $procmux$10773_Y
  wire $procmux$10769_CMP
  wire $procmux$10766_Y
  wire $procmux$10763_Y
  wire $procmux$10761_Y
  wire $procmux$10759_Y
  wire $procmux$10757_Y
  wire $procmux$10755_Y
  wire $procmux$10753_Y
  wire $procmux$10749_Y
  wire $procmux$10747_Y
  wire $procmux$10745_Y
  wire $procmux$10741_Y
  wire $procmux$10739_Y
  wire $procmux$10737_Y
  wire $procmux$10731_Y
  wire $procmux$10729_Y
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  wire $perf_branch_o$94
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18"
  wire $perf_branch_o$77
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  wire $jump_set$97
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18"
  wire $jump_set$80
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:387.16-389.10"
  wire width 34 $imd_val_q[67:34]$15
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:387.16-389.10"
  wire width 34 $imd_val_q[33:0]$19
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:801.11-807.14"
  wire $id_fsm_d$93
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18"
  wire $id_fsm_d$86
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:753.15-759.18"
  wire $id_fsm_d$70
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:742.15-749.18"
  wire $id_fsm_d$66
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  wire $id_fsm_d$103
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:509.14-516.8"
  wire $csr_pipe_flush$46
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:510.7-515.10"
  wire $csr_pipe_flush$45
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:505.7-508.10"
  wire $csr_pipe_flush$34
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  wire $branch_set_d$96
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18"
  wire $branch_set_d$79
  wire width 32 $8y
  wire $89y
  wire $87y
  wire $76y
  wire $75y
  wire $73y
  wire $72y
  wire $55y
  wire $51y
  wire $48y
  wire $44y
  wire $43y
  wire $42y
  wire $41y
  wire $40y
  wire $39y
  wire $38y
  wire $37y
  wire $36y
  wire $33y
  wire $32y
  wire $31y
  wire $30y
  wire $29y
  wire $28y
  wire $27y
  wire $21y
  wire $20y
  wire $143y
  wire $142y
  wire $141y
  wire $140y
  wire $139y
  wire $138y
  wire $137y
  wire $136y
  wire $134y
  wire $133y
  wire $131y
  wire $130y
  wire $128y
  wire $127y
  wire $126y
  wire $123y
  wire $121y
  wire $120y
  wire $119y
  wire $117y
  wire $116y
  wire $115y
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:420.5"
  cell \ibex_decoder$ibex_core.id_stage_i.decoder_i \decoder_i
    connect \zimm_rs1_type_o \zimm_rs1_type
    connect \wfi_insn_o \wfi_insn_dec
    connect \rst_ni \rst_ni
    connect \rf_we_o \rf_we_dec
    connect \rf_wdata_sel_o \rf_wdata_sel
    connect \rf_waddr_o \rf_waddr_id_o
    connect \rf_ren_b_o \rf_ren_b_o
    connect \rf_ren_a_o \rf_ren_a_o
    connect \rf_raddr_b_o \rf_raddr_b_o
    connect \rf_raddr_a_o \rf_raddr_a_o
    connect \multdiv_signed_mode_o \multdiv_signed_mode_ex_o
    connect \multdiv_operator_o \multdiv_operator_ex_o
    connect \mult_sel_o \mult_sel_ex_o
    connect \mult_en_o \mult_en_dec
    connect \mret_insn_o \mret_insn_dec
    connect \jump_set_o \jump_set_dec
    connect \jump_in_dec_o \jump_in_dec
    connect \instr_rdata_i \instr_rdata_i
    connect \instr_rdata_alu_i \instr_rdata_alu_i
    connect \instr_first_cycle_i \instr_first_cycle_id_o
    connect \imm_u_type_o \imm_u_type
    connect \imm_s_type_o \imm_s_type
    connect \imm_j_type_o \imm_j_type
    connect \imm_i_type_o \imm_i_type
    connect \imm_b_type_o \imm_b_type
    connect \imm_b_mux_sel_o \imm_b_mux_sel_dec
    connect \imm_a_mux_sel_o \imm_a_mux_sel
    connect \illegal_insn_o \illegal_insn_dec
    connect \illegal_c_insn_i \illegal_c_insn_i
    connect \icache_inval_o \icache_inval_o
    connect \ecall_insn_o \ecall_insn_dec
    connect \ebrk_insn_o \ebrk_insn
    connect \dret_insn_o \dret_insn_dec
    connect \div_sel_o \div_sel_ex_o
    connect \div_en_o \div_en_dec
    connect \data_we_o \lsu_we_o
    connect \data_type_o \lsu_type_o
    connect \data_sign_extension_o \lsu_sign_ext_o
    connect \data_req_o \lsu_req_dec
    connect \csr_op_o \csr_op_o
    connect \csr_access_o \csr_access_o
    connect \clk_i \clk_i
    connect \bt_b_mux_sel_o \bt_b_mux_sel
    connect \bt_a_mux_sel_o \bt_a_mux_sel
    connect \branch_taken_i 1'1
    connect \branch_in_dec_o \branch_in_dec
    connect \alu_operator_o \alu_operator_ex_o
    connect \alu_op_b_mux_sel_o \alu_op_b_mux_sel_dec
    connect \alu_op_a_mux_sel_o \alu_op_a_mux_sel_dec
    connect \alu_multicycle_o \alu_multicycle_dec
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:528.5"
  cell \ibex_controller$ibex_core.id_stage_i.controller_i \controller_i
    connect \wfi_insn_i \wfi_insn_dec
    connect \wb_exception_o \gen_no_stall_mem.unused_wb_exception
    connect \trigger_match_i \trigger_match_i
    connect \store_err_i \lsu_store_err_i
    connect \stall_wb_i 1'0
    connect \stall_id_i \stall_id
    connect \rst_ni \rst_ni
    connect \ready_wb_i \ready_wb_i
    connect \priv_mode_i \priv_mode_i
    connect \perf_tbranch_o \perf_tbranch_o
    connect \perf_jump_o \perf_jump_o
    connect \pc_set_spec_o \pc_set_spec_o
    connect \pc_set_o \pc_set_o
    connect \pc_mux_o \pc_mux_o
    connect \pc_id_i \pc_id_i
    connect \nt_branch_mispredict_o \nt_branch_mispredict_o
    connect \nmi_mode_o \nmi_mode_o
    connect \mret_insn_i \mret_insn_dec
    connect \lsu_addr_last_i \lsu_addr_last_i
    connect \load_err_i \lsu_load_err_i
    connect \jump_set_i \jump_set
    connect \irqs_i \irqs_i
    connect \irq_pending_i \irq_pending_i
    connect \irq_nm_i \irq_nm_i
    connect \instr_valid_i \instr_valid_i
    connect \instr_valid_clear_o \instr_valid_clear_o
    connect \instr_req_o \instr_req_o
    connect \instr_is_compressed_i \instr_is_compressed_i
    connect \instr_i \instr_rdata_i
    connect \instr_fetch_err_plus2_i \instr_fetch_err_plus2_i
    connect \instr_fetch_err_i \instr_fetch_err_i
    connect \instr_compressed_i \instr_rdata_c_i
    connect \instr_bp_taken_i \instr_bp_taken_i
    connect \illegal_insn_i \illegal_insn_o
    connect \id_in_ready_o \id_in_ready_o
    connect \flush_id_o \flush_id
    connect \exc_pc_mux_o \exc_pc_mux_o
    connect \exc_cause_o \exc_cause_o
    connect \ecall_insn_i \ecall_insn_dec
    connect \ebrk_insn_i \ebrk_insn
    connect \dret_insn_i \dret_insn_dec
    connect \debug_single_step_i \debug_single_step_i
    connect \debug_req_i \debug_req_i
    connect \debug_mode_o \debug_mode_o
    connect \debug_ebreaku_i \debug_ebreaku_i
    connect \debug_ebreakm_i \debug_ebreakm_i
    connect \debug_csr_save_o \debug_csr_save_o
    connect \debug_cause_o \debug_cause_o
    connect \ctrl_busy_o \ctrl_busy_o
    connect \csr_save_wb_o \csr_save_wb_o
    connect \csr_save_if_o \csr_save_if_o
    connect \csr_save_id_o \csr_save_id_o
    connect \csr_save_cause_o \csr_save_cause_o
    connect \csr_restore_mret_id_o \csr_restore_mret_id_o
    connect \csr_restore_dret_id_o \csr_restore_dret_id_o
    connect \csr_pipe_flush_i \csr_pipe_flush
    connect \csr_mtval_o \csr_mtval_o
    connect \csr_mstatus_tw_i \csr_mstatus_tw_i
    connect \csr_mstatus_mie_i \csr_mstatus_mie_i
    connect \controller_run_o \controller_run
    connect \clk_i \clk_i
    connect \branch_set_spec_i \branch_set
    connect \branch_set_i \branch_set
    connect \branch_not_set_i 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:298.20-298.51|designs/src/ibex_sv/ibex_id_stage.sv:297.5-303.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$11055_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$11055_CMP
    connect \A \alu_op_a_mux_sel
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:299.20-299.52|designs/src/ibex_sv/ibex_id_stage.sv:297.5-303.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$11054_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$11054_CMP
    connect \B 2'01
    connect \A \alu_op_a_mux_sel
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:300.20-300.44|designs/src/ibex_sv/ibex_id_stage.sv:297.5-303.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$11053_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$11053_CMP
    connect \B 2'10
    connect \A \alu_op_a_mux_sel
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:301.20-301.42|designs/src/ibex_sv/ibex_id_stage.sv:297.5-303.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$11052_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$11052_CMP
    connect \B 2'11
    connect \A \alu_op_a_mux_sel
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:301.20-301.42|designs/src/ibex_sv/ibex_id_stage.sv:297.5-303.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$11051
    parameter \WIDTH 32
    parameter \S_WIDTH 4
    connect \Y \alu_operand_a_ex_o
    connect \S { $procmux$11055_CMP $procmux$11054_CMP $procmux$11053_CMP $procmux$11052_CMP }
    connect \B { \rf_rdata_a_i \lsu_addr_last_i \pc_id_i \imm_a }
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:356.26-356.45|designs/src/ibex_sv/ibex_id_stage.sv:355.7-364.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$11050_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$11050_CMP
    connect \A \imm_b_mux_sel
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:357.26-357.45|designs/src/ibex_sv/ibex_id_stage.sv:355.7-364.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$11049_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$11049_CMP
    connect \B 3'001
    connect \A \imm_b_mux_sel
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:358.26-358.45|designs/src/ibex_sv/ibex_id_stage.sv:355.7-364.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$11048_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$11048_CMP
    connect \B 3'010
    connect \A \imm_b_mux_sel
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:359.26-359.45|designs/src/ibex_sv/ibex_id_stage.sv:355.7-364.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$11047_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$11047_CMP
    connect \B 3'011
    connect \A \imm_b_mux_sel
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:360.26-360.45|designs/src/ibex_sv/ibex_id_stage.sv:355.7-364.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$11046_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$11046_CMP
    connect \B 3'100
    connect \A \imm_b_mux_sel
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:361.26-361.72|designs/src/ibex_sv/ibex_id_stage.sv:355.7-364.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$11045_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$11045_CMP
    connect \B 3'101
    connect \A \imm_b_mux_sel
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:361.26-361.72|designs/src/ibex_sv/ibex_id_stage.sv:355.7-364.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$11044
    parameter \WIDTH 32
    parameter \S_WIDTH 6
    connect \Y \imm_b
    connect \S { $procmux$11050_CMP $procmux$11049_CMP $procmux$11048_CMP $procmux$11047_CMP $procmux$11046_CMP $procmux$11045_CMP }
    connect \B { \imm_i_type \imm_s_type \imm_b_type \imm_u_type \imm_j_type $8y }
    connect \A 4
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:388.9-388.43|designs/src/ibex_sv/ibex_id_stage.sv:387.16-389.10"
  cell $mux $procmux$11040
    parameter \WIDTH 34
    connect \Y $imd_val_q[67:34]$15
    connect \S \imd_val_we_ex_i [0]
    connect \B \imd_val_d_ex_i [67:34]
    connect \A \imd_val_q_ex_o [67:34]
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:388.9-388.43|designs/src/ibex_sv/ibex_id_stage.sv:387.16-389.10"
  cell $mux $procmux$11038
    parameter \WIDTH 34
    connect \Y $imd_val_q[33:0]$19
    connect \S \imd_val_we_ex_i [1]
    connect \B \imd_val_d_ex_i [33:0]
    connect \A \imd_val_q_ex_o [33:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:405.18-405.46|designs/src/ibex_sv/ibex_id_stage.sv:404.5-408.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $not $procmux$11037_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $procmux$11037_CMP
    connect \A \rf_wdata_sel
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:406.18-406.46|designs/src/ibex_sv/ibex_id_stage.sv:404.5-408.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$11035
    parameter \WIDTH 32
    parameter \S_WIDTH 2
    connect \Y \rf_wdata_id_o
    connect \S { $procmux$11037_CMP \rf_wdata_sel }
    connect \B { \result_ex_i \csr_rdata_i }
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:505.7-508.10|designs/src/ibex_sv/ibex_id_stage.sv:504.5-516.8"
  attribute \full_case 1
  cell $mux $procmux$11033
    parameter \WIDTH 1
    connect \Y $csr_pipe_flush$34
    connect \S $30y
    connect \B $procmux$11031_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:507.9-507.31|designs/src/ibex_sv/ibex_id_stage.sv:505.7-508.10"
  cell $mux $procmux$11031
    parameter \WIDTH 1
    connect \Y $procmux$11031_Y
    connect \S $33y
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:505.7-508.10|designs/src/ibex_sv/ibex_id_stage.sv:504.5-516.8"
  attribute \full_case 1
  cell $mux $procmux$11028
    parameter \WIDTH 1
    connect \Y \csr_pipe_flush
    connect \S $30y
    connect \B $csr_pipe_flush$34
    connect \A $csr_pipe_flush$46
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:505.7-508.10|designs/src/ibex_sv/ibex_id_stage.sv:504.5-516.8"
  attribute \full_case 1
  cell $mux $procmux$11023
    parameter \WIDTH 1
    connect \Y $csr_pipe_flush$46
    connect \S $30y
    connect \B 1'x
    connect \A $procmux$11020_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:510.7-515.10|designs/src/ibex_sv/ibex_id_stage.sv:509.14-516.8"
  cell $mux $procmux$11020
    parameter \WIDTH 1
    connect \Y $procmux$11020_Y
    connect \S $37y
    connect \B $csr_pipe_flush$45
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:505.7-508.10|designs/src/ibex_sv/ibex_id_stage.sv:504.5-516.8"
  attribute \full_case 1
  cell $mux $procmux$11017
    parameter \WIDTH 1
    connect \Y $csr_pipe_flush$45
    connect \S $30y
    connect \B 1'x
    connect \A $procmux$11014_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:510.7-515.10|designs/src/ibex_sv/ibex_id_stage.sv:509.14-516.8"
  cell $mux $procmux$11014
    parameter \WIDTH 1
    connect \Y $procmux$11014_Y
    connect \S $37y
    connect \B $procmux$11012_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:514.9-514.31|designs/src/ibex_sv/ibex_id_stage.sv:510.7-515.10"
  cell $mux $procmux$11012
    parameter \WIDTH 1
    connect \Y $procmux$11012_Y
    connect \S $44y
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$11010
    parameter \WIDTH 1
    connect \Y \perf_branch_o
    connect \S \instr_executing
    connect \B $perf_branch_o$94
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$11004
    parameter \WIDTH 1
    connect \Y \branch_set_d
    connect \S \instr_executing
    connect \B $branch_set_d$96
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$11001
    parameter \WIDTH 1
    connect \Y \jump_set
    connect \S \instr_executing
    connect \B $jump_set$97
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10998
    parameter \WIDTH 1
    connect \Y \stall_multdiv
    connect \S \instr_executing
    connect \B $procmux$10798_Y
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10995
    parameter \WIDTH 1
    connect \Y \stall_branch
    connect \S \instr_executing
    connect \B $procmux$10791_Y
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10992
    parameter \WIDTH 1
    connect \Y \stall_jump
    connect \S \instr_executing
    connect \B $procmux$10784_Y
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10989
    parameter \WIDTH 1
    connect \Y \rf_we_raw
    connect \S \instr_executing
    connect \B $procmux$10777_Y
    connect \A \rf_we_dec
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10986
    parameter \WIDTH 1
    connect \Y \stall_alu
    connect \S \instr_executing
    connect \B $procmux$10956_Y
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10983
    parameter \WIDTH 1
    connect \Y \id_fsm_d
    connect \S \instr_executing
    connect \B $id_fsm_d$103
    connect \A \id_fsm_q
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10980
    parameter \WIDTH 1
    connect \Y $perf_branch_o$94
    connect \S \instr_executing
    connect \B $procmux$10978_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10978
    parameter \WIDTH 1
    connect \Y $procmux$10978_Y
    connect \S \id_fsm_q
    connect \B 1'0
    connect \A $perf_branch_o$77
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10968
    parameter \WIDTH 1
    connect \Y $branch_set_d$96
    connect \S \instr_executing
    connect \B $procmux$10966_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10966
    parameter \WIDTH 1
    connect \Y $procmux$10966_Y
    connect \S \id_fsm_q
    connect \B 1'0
    connect \A $branch_set_d$79
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10962
    parameter \WIDTH 1
    connect \Y $jump_set$97
    connect \S \instr_executing
    connect \B $procmux$10960_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10960
    parameter \WIDTH 1
    connect \Y $procmux$10960_Y
    connect \S \id_fsm_q
    connect \B 1'0
    connect \A $jump_set$80
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10956
    parameter \WIDTH 1
    connect \Y $procmux$10956_Y
    connect \S \instr_executing
    connect \B $procmux$10954_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10954
    parameter \WIDTH 1
    connect \Y $procmux$10954_Y
    connect \S \id_fsm_q
    connect \B 1'0
    connect \A $procmux$10870_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10950
    parameter \WIDTH 1
    connect \Y $perf_branch_o$77
    connect \S \instr_executing
    connect \B $procmux$10948_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10948
    parameter \WIDTH 1
    connect \Y $procmux$10948_Y
    connect \S \id_fsm_q
    connect \B 1'x
    connect \A $procmux$10946_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:761.28-777.16|designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10946
    parameter \WIDTH 1
    connect \Y $procmux$10946_Y
    connect \S \branch_in_dec
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10930
    parameter \WIDTH 1
    connect \Y $branch_set_d$79
    connect \S \instr_executing
    connect \B $procmux$10928_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10928
    parameter \WIDTH 1
    connect \Y $procmux$10928_Y
    connect \S \id_fsm_q
    connect \B 1'x
    connect \A $procmux$10926_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:761.28-777.16|designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10926
    parameter \WIDTH 1
    connect \Y $procmux$10926_Y
    connect \S \branch_in_dec
    connect \B $76y
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10920
    parameter \WIDTH 1
    connect \Y $jump_set$80
    connect \S \instr_executing
    connect \B $procmux$10918_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10918
    parameter \WIDTH 1
    connect \Y $procmux$10918_Y
    connect \S \id_fsm_q
    connect \B 1'x
    connect \A $procmux$10916_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:778.26-784.16|designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10916
    parameter \WIDTH 1
    connect \Y $procmux$10916_Y
    connect \S \jump_in_dec
    connect \B \jump_set_dec
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10911
    parameter \WIDTH 1
    connect \Y $procmux$10911_Y
    connect \S \instr_executing
    connect \B $procmux$10909_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10909
    parameter \WIDTH 1
    connect \Y $procmux$10909_Y
    connect \S \id_fsm_q
    connect \B 1'x
    connect \A $procmux$10907_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:753.15-759.18|designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10907
    parameter \WIDTH 1
    connect \Y $procmux$10907_Y
    connect \S \multdiv_en_dec
    connect \B $procmux$10837_Y
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10899
    parameter \WIDTH 1
    connect \Y $procmux$10899_Y
    connect \S \instr_executing
    connect \B $procmux$10897_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10897
    parameter \WIDTH 1
    connect \Y $procmux$10897_Y
    connect \S \id_fsm_q
    connect \B 1'x
    connect \A $procmux$10895_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:761.28-777.16|designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10895
    parameter \WIDTH 1
    connect \Y $procmux$10895_Y
    connect \S \branch_in_dec
    connect \B $75y
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10889
    parameter \WIDTH 1
    connect \Y $procmux$10889_Y
    connect \S \instr_executing
    connect \B $procmux$10887_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10887
    parameter \WIDTH 1
    connect \Y $procmux$10887_Y
    connect \S \id_fsm_q
    connect \B 1'x
    connect \A $procmux$10885_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:778.26-784.16|designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10885
    parameter \WIDTH 1
    connect \Y $procmux$10885_Y
    connect \S \jump_in_dec
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10880
    parameter \WIDTH 1
    connect \Y $procmux$10880_Y
    connect \S \instr_executing
    connect \B $procmux$10878_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10878
    parameter \WIDTH 1
    connect \Y $procmux$10878_Y
    connect \S \id_fsm_q
    connect \B 1'x
    connect \A $procmux$10874_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:785.33-789.16|designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$10874
    parameter \WIDTH 1
    parameter \S_WIDTH 2
    connect \Y $procmux$10874_Y
    connect \S { \multdiv_en_dec \alu_multicycle_dec }
    connect \B { $procmux$10824_Y 1'0 }
    connect \A \rf_we_dec
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10870
    parameter \WIDTH 1
    connect \Y $procmux$10870_Y
    connect \S \instr_executing
    connect \B $procmux$10868_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10868
    parameter \WIDTH 1
    connect \Y $procmux$10868_Y
    connect \S \id_fsm_q
    connect \B 1'x
    connect \A $procmux$10866_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:785.33-789.16|designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10866
    parameter \WIDTH 1
    connect \Y $procmux$10866_Y
    connect \S \alu_multicycle_dec
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10862
    parameter \WIDTH 1
    connect \Y $id_fsm_d$66
    connect \S \instr_executing
    connect \B $procmux$10860_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10860
    parameter \WIDTH 1
    connect \Y $procmux$10860_Y
    connect \S \id_fsm_q
    connect \B 1'x
    connect \A $procmux$10858_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:742.15-749.18|designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10858
    parameter \WIDTH 1
    connect \Y $procmux$10858_Y
    connect \S \lsu_req_dec
    connect \B 1'1
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10850
    parameter \WIDTH 1
    connect \Y $id_fsm_d$86
    connect \S \instr_executing
    connect \B $procmux$10848_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10848
    parameter \WIDTH 1
    connect \Y $procmux$10848_Y
    connect \S \id_fsm_q
    connect \B 1'x
    connect \A $procmux$10841_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:785.33-789.16|designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$10841
    parameter \WIDTH 1
    parameter \S_WIDTH 5
    connect \Y $procmux$10841_Y
    connect \S { \lsu_req_dec \multdiv_en_dec \branch_in_dec \jump_in_dec \alu_multicycle_dec }
    connect \B { $id_fsm_d$66 $id_fsm_d$70 $73y 2'11 }
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10837
    parameter \WIDTH 1
    connect \Y $procmux$10837_Y
    connect \S \instr_executing
    connect \B $procmux$10835_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10835
    parameter \WIDTH 1
    connect \Y $procmux$10835_Y
    connect \S \id_fsm_q
    connect \B 1'x
    connect \A $procmux$10833_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:753.15-759.18|designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10833
    parameter \WIDTH 1
    connect \Y $procmux$10833_Y
    connect \S \multdiv_en_dec
    connect \B $procmux$10831_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:753.32-759.18|designs/src/ibex_sv/ibex_id_stage.sv:753.15-759.18"
  cell $mux $procmux$10831
    parameter \WIDTH 1
    connect \Y $procmux$10831_Y
    connect \S \ex_valid_i
    connect \B 1'0
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10824
    parameter \WIDTH 1
    connect \Y $procmux$10824_Y
    connect \S \instr_executing
    connect \B $procmux$10822_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10822
    parameter \WIDTH 1
    connect \Y $procmux$10822_Y
    connect \S \id_fsm_q
    connect \B 1'x
    connect \A $procmux$10820_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:753.15-759.18|designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10820
    parameter \WIDTH 1
    connect \Y $procmux$10820_Y
    connect \S \multdiv_en_dec
    connect \B $procmux$10818_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:753.32-759.18|designs/src/ibex_sv/ibex_id_stage.sv:753.15-759.18"
  cell $mux $procmux$10818
    parameter \WIDTH 1
    connect \Y $procmux$10818_Y
    connect \S \ex_valid_i
    connect \B \rf_we_dec
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10811
    parameter \WIDTH 1
    connect \Y $id_fsm_d$70
    connect \S \instr_executing
    connect \B $procmux$10809_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10809
    parameter \WIDTH 1
    connect \Y $procmux$10809_Y
    connect \S \id_fsm_q
    connect \B 1'x
    connect \A $procmux$10807_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:753.15-759.18|designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10807
    parameter \WIDTH 1
    connect \Y $procmux$10807_Y
    connect \S \multdiv_en_dec
    connect \B $procmux$10805_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:753.32-759.18|designs/src/ibex_sv/ibex_id_stage.sv:753.15-759.18"
  cell $mux $procmux$10805
    parameter \WIDTH 1
    connect \Y $procmux$10805_Y
    connect \S \ex_valid_i
    connect \B \id_fsm_q
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10798
    parameter \WIDTH 1
    connect \Y $procmux$10798_Y
    connect \S \instr_executing
    connect \B $procmux$10794_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $not $procmux$10797_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $procmux$10797_CMP
    connect \A \id_fsm_q
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:796.22-808.12|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$10794
    parameter \WIDTH 1
    parameter \S_WIDTH 2
    connect \Y $procmux$10794_Y
    connect \S { $procmux$10797_CMP \id_fsm_q }
    connect \B { $procmux$10911_Y $procmux$10757_Y }
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10791
    parameter \WIDTH 1
    connect \Y $procmux$10791_Y
    connect \S \instr_executing
    connect \B $procmux$10787_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $not $procmux$10790_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $procmux$10790_CMP
    connect \A \id_fsm_q
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:796.22-808.12|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$10787
    parameter \WIDTH 1
    parameter \S_WIDTH 2
    connect \Y $procmux$10787_Y
    connect \S { $procmux$10790_CMP \id_fsm_q }
    connect \B { $procmux$10899_Y $procmux$10749_Y }
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10784
    parameter \WIDTH 1
    connect \Y $procmux$10784_Y
    connect \S \instr_executing
    connect \B $procmux$10780_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $not $procmux$10783_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $procmux$10783_CMP
    connect \A \id_fsm_q
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:796.22-808.12|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$10780
    parameter \WIDTH 1
    parameter \S_WIDTH 2
    connect \Y $procmux$10780_Y
    connect \S { $procmux$10783_CMP \id_fsm_q }
    connect \B { $procmux$10889_Y $procmux$10741_Y }
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10777
    parameter \WIDTH 1
    connect \Y $procmux$10777_Y
    connect \S \instr_executing
    connect \B $procmux$10773_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $not $procmux$10776_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $procmux$10776_CMP
    connect \A \id_fsm_q
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:796.22-808.12|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$10773
    parameter \WIDTH 1
    parameter \S_WIDTH 2
    connect \Y $procmux$10773_Y
    connect \S { $procmux$10776_CMP \id_fsm_q }
    connect \B { $procmux$10880_Y $procmux$10763_Y }
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10770
    parameter \WIDTH 1
    connect \Y $id_fsm_d$103
    connect \S \instr_executing
    connect \B $procmux$10766_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:740.11-793.18|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $not $procmux$10769_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $procmux$10769_CMP
    connect \A \id_fsm_q
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:796.22-808.12|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$10766
    parameter \WIDTH 1
    parameter \S_WIDTH 2
    connect \Y $procmux$10766_Y
    connect \S { $procmux$10769_CMP \id_fsm_q }
    connect \B { $id_fsm_d$86 $id_fsm_d$93 }
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10763
    parameter \WIDTH 1
    connect \Y $procmux$10763_Y
    connect \S \instr_executing
    connect \B $procmux$10761_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:796.22-808.12|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10761
    parameter \WIDTH 1
    connect \Y $procmux$10761_Y
    connect \S \id_fsm_q
    connect \B $procmux$10759_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:798.13-798.54|designs/src/ibex_sv/ibex_id_stage.sv:797.11-799.14"
  cell $mux $procmux$10759
    parameter \WIDTH 1
    connect \Y $procmux$10759_Y
    connect \S \multdiv_en_dec
    connect \B $87y
    connect \A \rf_we_dec
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10757
    parameter \WIDTH 1
    connect \Y $procmux$10757_Y
    connect \S \instr_executing
    connect \B $procmux$10755_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:796.22-808.12|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10755
    parameter \WIDTH 1
    connect \Y $procmux$10755_Y
    connect \S \id_fsm_q
    connect \B $procmux$10753_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:802.13-802.43|designs/src/ibex_sv/ibex_id_stage.sv:801.11-807.14"
  attribute \full_case 1
  cell $mux $procmux$10753
    parameter \WIDTH 1
    connect \Y $procmux$10753_Y
    connect \S $89y
    connect \B 1'0
    connect \A \multdiv_en_dec
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10749
    parameter \WIDTH 1
    connect \Y $procmux$10749_Y
    connect \S \instr_executing
    connect \B $procmux$10747_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:796.22-808.12|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10747
    parameter \WIDTH 1
    connect \Y $procmux$10747_Y
    connect \S \id_fsm_q
    connect \B $procmux$10745_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:802.13-802.43|designs/src/ibex_sv/ibex_id_stage.sv:801.11-807.14"
  attribute \full_case 1
  cell $mux $procmux$10745
    parameter \WIDTH 1
    connect \Y $procmux$10745_Y
    connect \S $89y
    connect \B 1'0
    connect \A \branch_in_dec
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10741
    parameter \WIDTH 1
    connect \Y $procmux$10741_Y
    connect \S \instr_executing
    connect \B $procmux$10739_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:796.22-808.12|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10739
    parameter \WIDTH 1
    connect \Y $procmux$10739_Y
    connect \S \id_fsm_q
    connect \B $procmux$10737_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:802.13-802.43|designs/src/ibex_sv/ibex_id_stage.sv:801.11-807.14"
  attribute \full_case 1
  cell $mux $procmux$10737
    parameter \WIDTH 1
    connect \Y $procmux$10737_Y
    connect \S $89y
    connect \B 1'0
    connect \A \jump_in_dec
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14|designs/src/ibex_sv/ibex_id_stage.sv:737.5-814.8"
  cell $mux $procmux$10733
    parameter \WIDTH 1
    connect \Y $id_fsm_d$93
    connect \S \instr_executing
    connect \B $procmux$10731_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:796.22-808.12|designs/src/ibex_sv/ibex_id_stage.sv:738.7-813.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$10731
    parameter \WIDTH 1
    connect \Y $procmux$10731_Y
    connect \S \id_fsm_q
    connect \B $procmux$10729_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:802.13-802.43|designs/src/ibex_sv/ibex_id_stage.sv:801.11-807.14"
  attribute \full_case 1
  cell $mux $procmux$10729
    parameter \WIDTH 1
    connect \Y $procmux$10729_Y
    connect \S $89y
    connect \B 1'0
    connect \A \id_fsm_q
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:384.5"
  cell $aldff $driver$imd_val_q[1]
    parameter \WIDTH 34
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \imd_val_q_ex_o [33:0]
    connect \D $imd_val_q[33:0]$19
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 34'0000000000000000000000000000000000
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:384.5"
  cell $aldff $driver$imd_val_q[0]
    parameter \WIDTH 34
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \imd_val_q_ex_o [67:34]
    connect \D $imd_val_q[67:34]$15
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 34'0000000000000000000000000000000000
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:711.3"
  cell $aldff $driver$id_fsm_q
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \id_fsm_q
    connect \D \id_fsm_d
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:660.5"
  cell $aldff $driver$g_branch_set_flop.branch_set_q
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \branch_set
    connect \D \branch_set_d
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:801.15-801.43"
  cell $and $89
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $89y
    connect \B \ready_wb_i
    connect \A \multicycle_done
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:798.31-798.53"
  cell $and $87
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $87y
    connect \B \ex_valid_i
    connect \A \rf_we_dec
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:361.34-361.71"
  cell $mux $8
    parameter \WIDTH 32
    connect \Y $8y
    connect \S \instr_is_compressed_i
    connect \B 2
    connect \A 4
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:768.31-768.68"
  cell $or $76
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $76y
    connect \B \data_ind_timing_i
    connect \A \branch_decision_i
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:767.31-767.89"
  cell $or $75
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $75y
    connect \B \data_ind_timing_i
    connect \A \branch_decision_i
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:765.31-766.60"
  cell $mux $73
    parameter \WIDTH 1
    connect \Y $73y
    connect \S $72y
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:765.32-765.92"
  cell $logic_or $72
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $72y
    connect \B \branch_decision_i
    connect \A \data_ind_timing_i
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:632.36-632.84"
  cell $and $56
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \csr_op_en_o
    connect \B \en_wb_o
    connect \A $55y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:632.36-632.66"
  cell $and $55
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $55y
    connect \B \instr_executing
    connect \A \csr_access_o
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:621.28-621.84"
  cell $mux $54
    parameter \WIDTH 1
    connect \Y \div_en_ex_o
    connect \S \instr_executing
    connect \B \div_en_dec
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:620.28-620.84"
  cell $mux $53
    parameter \WIDTH 1
    connect \Y \mult_en_ex_o
    connect \S \instr_executing
    connect \B \mult_en_dec
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:619.28-619.84"
  cell $mux $52
    parameter \WIDTH 1
    connect \Y \lsu_req_o
    connect \S \instr_executing
    connect \B $51y
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:619.46-619.76"
  cell $and $51
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $51y
    connect \B \lsu_req_dec
    connect \A \instr_first_cycle_id_o
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:617.29-617.53"
  cell $or $50
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \multdiv_en_dec
    connect \B \div_en_dec
    connect \A \mult_en_dec
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:523.27-523.82"
  cell $and $49
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \illegal_insn_o
    connect \B $48y
    connect \A \instr_valid_i
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:523.44-523.81"
  cell $or $48
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $48y
    connect \B \illegal_csr_insn_i
    connect \A \illegal_insn_dec
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:510.11-513.60"
  cell $logic_or $44
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $44y
    connect \B $43y
    connect \A $42y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:513.11-513.60"
  cell $eq $43
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $43y
    connect \B 12'011110110011
    connect \A \instr_rdata_i [31:20]
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:510.11-512.60"
  cell $logic_or $42
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $42y
    connect \B $41y
    connect \A $40y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:512.11-512.60"
  cell $eq $41
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $41y
    connect \B 12'011110110010
    connect \A \instr_rdata_i [31:20]
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:510.11-511.54"
  cell $logic_or $40
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $40y
    connect \B $39y
    connect \A $38y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:293.18-293.65"
  cell $mux $4
    parameter \WIDTH 32
    connect \Y \imm_a
    connect \S \imm_a_mux_sel
    connect \B 0
    connect \A \zimm_rs1_type
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:511.11-511.54"
  cell $eq $39
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $39y
    connect \B 12'011110110001
    connect \A \instr_rdata_i [31:20]
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:510.11-510.55"
  cell $eq $38
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $38y
    connect \B 12'011110110000
    connect \A \instr_rdata_i [31:20]
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:509.18-509.64"
  cell $logic_and $37
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $37y
    connect \B $36y
    connect \A \csr_op_en_o
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:509.41-509.64"
  cell $reduce_bool $36
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $36y
    connect \A \csr_op_o
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:505.11-506.54"
  cell $logic_or $33
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $33y
    connect \B $32y
    connect \A $31y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:506.11-506.54"
  cell $eq $32
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $32y
    connect \B 12'001100000100
    connect \A \instr_rdata_i [31:20]
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:505.11-505.58"
  cell $eq $31
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $31y
    connect \B 12'001100000000
    connect \A \instr_rdata_i [31:20]
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:504.9-504.84"
  cell $logic_and $30
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $30y
    connect \B $29y
    connect \A \csr_op_en_o
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:504.33-504.83"
  cell $logic_or $29
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $29y
    connect \B $28y
    connect \A $27y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:504.61-504.83"
  cell $eq $28
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $28y
    connect \B 2'10
    connect \A \csr_op_o
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:504.33-504.57"
  cell $eq $27
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $27y
    connect \B 2'01
    connect \A \csr_op_o
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:400.23-400.72"
  cell $and $22
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \rf_we_id_o
    connect \B $21y
    connect \A $20y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:400.53-400.72"
  cell $not $21
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $21y
    connect \A \illegal_csr_insn_i
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:400.23-400.50"
  cell $and $20
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $20y
    connect \B \instr_executing
    connect \A \rf_we_raw
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:286.29-286.86"
  cell $mux $2
    parameter \WIDTH 3
    connect \Y \imm_b_mux_sel
    connect \S \lsu_addr_incr_req_i
    connect \B 3'110
    connect \A \imm_b_mux_sel_dec
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:991.28-991.54"
  cell $and $146
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \perf_div_wait_o
    connect \B \div_en_dec
    connect \A \stall_multdiv
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:990.28-990.55"
  cell $and $145
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \perf_mul_wait_o
    connect \B \mult_en_dec
    connect \A \stall_multdiv
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:983.34-984.47"
  cell $and $144
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \instr_perf_count_id_o
    connect \B $143y
    connect \A $142y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:984.29-984.47"
  cell $not $143
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $143y
    connect \A \instr_fetch_err_i
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:983.34-984.26"
  cell $and $142
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $142y
    connect \B $141y
    connect \A $140y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:984.7-984.26"
  cell $not $141
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $141y
    connect \A \illegal_csr_insn_i
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:983.34-983.82"
  cell $and $140
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $140y
    connect \B $139y
    connect \A $138y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:983.65-983.82"
  cell $not $139
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $139y
    connect \A \illegal_insn_dec
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:983.34-983.62"
  cell $and $138
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $138y
    connect \B $137y
    connect \A $136y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:983.47-983.62"
  cell $not $137
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $137y
    connect \A \ecall_insn_dec
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:983.34-983.44"
  cell $not $136
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $136y
    connect \A \ebrk_insn
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:976.32-976.81"
  cell $and $135
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \perf_dside_wait_o
    connect \B $134y
    connect \A $133y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:976.64-976.81"
  cell $not $134
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $134y
    connect \A \lsu_resp_valid_i
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:976.32-976.61"
  cell $and $133
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $133y
    connect \B \lsu_req_dec
    connect \A \instr_executing
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:941.30-941.81"
  cell $and $132
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \instr_executing
    connect \B \controller_run
    connect \A $131y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:941.30-941.64"
  cell $and $131
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $131y
    connect \B $130y
    connect \A \instr_valid_i
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:941.46-941.64"
  cell $not $130
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $130y
    connect \A \instr_fetch_err_i
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:935.24-935.95"
  cell $and $129
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \stall_mem
    connect \B $128y
    connect \A \instr_valid_i
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:935.41-935.94"
  cell $and $128
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $128y
    connect \B $127y
    connect \A \lsu_req_dec
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:935.56-935.93"
  cell $or $127
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $127y
    connect \B \instr_first_cycle_id_o
    connect \A $126y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:935.56-935.73"
  cell $not $126
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $126y
    connect \A \lsu_resp_valid_i
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:929.30-929.73"
  cell $mux $125
    parameter \WIDTH 1
    connect \Y \multicycle_done
    connect \S \lsu_req_dec
    connect \B \lsu_resp_valid_i
    connect \A \ex_valid_i
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:830.35-830.76"
  cell $and $124
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \instr_first_cycle_id_o
    connect \B $123y
    connect \A \instr_valid_i
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:830.52-830.75"
  cell $not $123
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $123y
    connect \A \id_fsm_q
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:826.23-826.62"
  cell $and $122
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \en_wb_o
    connect \B \instr_executing
    connect \A $121y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:826.23-826.44"
  cell $and $121
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $121y
    connect \B $120y
    connect \A $119y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:826.35-826.44"
  cell $not $120
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $120y
    connect \A \flush_id
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:826.23-826.32"
  cell $not $119
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $119y
    connect \A \stall_id
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:823.21-824.32"
  cell $or $118
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \stall_id
    connect \B \stall_alu
    connect \A $117y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:823.21-823.88"
  cell $or $117
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $117y
    connect \B \stall_branch
    connect \A $116y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:823.21-823.73"
  cell $or $116
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $116y
    connect \B \stall_jump
    connect \A $115y
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:823.21-823.60"
  cell $or $115
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $115y
    connect \B \stall_multdiv
    connect \A \stall_mem
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:377.26-377.81"
  cell $mux $11
    parameter \WIDTH 32
    connect \Y \alu_operand_b_ex_o
    connect \S \alu_op_b_mux_sel
    connect \B \imm_b
    connect \A \rf_rdata_b_i
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:285.29-285.89"
  cell $mux $1
    parameter \WIDTH 1
    connect \Y \alu_op_b_mux_sel
    connect \S \lsu_addr_incr_req_i
    connect \B 1'1
    connect \A \alu_op_b_mux_sel_dec
  end
  attribute \src "designs/src/ibex_sv/ibex_id_stage.sv:284.29-284.89"
  cell $mux $0
    parameter \WIDTH 2
    connect \Y \alu_op_a_mux_sel
    connect \S \lsu_addr_incr_req_i
    connect \B 2'01
    connect \A \alu_op_a_mux_sel_dec
  end
  connect \instr_id_done_o \en_wb_o
  connect \instr_type_wb_o 2'10
  connect \rf_rd_b_wb_match_o 1'0
  connect \rf_rd_a_wb_match_o 1'0
  connect \lsu_wdata_o \rf_rdata_b_i
  connect \multdiv_ready_id_o \ready_wb_i
  connect \multdiv_operand_b_ex_o \rf_rdata_b_i
  connect \multdiv_operand_a_ex_o \rf_rdata_a_i
  connect \bt_b_operand_o 0
  connect \bt_a_operand_o 0
end
attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:15.8"
module \ibex_fetch_fifo$ibex_core.if_stage_i.gen_prefetch_buffer.prefetch_buffer_i.fifo_i
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:54.36"
  wire \valid_unaligned
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:46.40"
  wire width 3 \valid_q
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:48.29"
  wire width 3 \valid_pushed
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:48.43"
  wire width 3 \valid_popped
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:46.29"
  wire width 3 \valid_d
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:54.29"
  wire \valid
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:56.52"
  wire \unaligned_is_compressed
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:19.33"
  wire input 2 \rst_ni
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:52.36"
  wire width 32 \rdata_unaligned
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:44.40"
  wire width 96 \rdata_q
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:44.29"
  wire width 96 \rdata_d
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:52.29"
  wire width 32 \rdata
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:51.29"
  wire \pop_fifo
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:32.33"
  wire output 9 \out_valid_o
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:33.33"
  wire input 10 \out_ready_i
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:36.33"
  wire width 32 output 13 \out_rdata_o
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:38.33"
  wire output 15 \out_err_plus2_o
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:37.33"
  wire output 14 \out_err_o
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:34.33"
  wire width 32 output 11 \out_addr_o
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:35.33"
  wire width 32 output 12 \out_addr_next_o
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:47.29"
  wire width 3 \lowest_free_entry
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:60.43"
  wire width 31 \instr_addr_q
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:59.29"
  wire width 31 \instr_addr_next
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:61.29"
  wire \instr_addr_en
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:60.29"
  wire width 31 \instr_addr_d
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:26.33"
  wire input 5 \in_valid_i
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:28.33"
  wire width 32 input 7 \in_rdata_i
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:29.33"
  wire input 8 \in_err_i
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:27.33"
  wire width 32 input 6 \in_addr_i
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:53.36"
  wire \err_unaligned
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:45.40"
  wire width 3 \err_q
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:53.51"
  wire \err_plus2
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:45.29"
  wire width 3 \err_d
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:53.29"
  wire \err
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:49.29"
  wire width 3 \entry_en
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:18.33"
  wire input 1 \clk_i
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:22.33"
  wire input 4 \clear_i
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:23.33"
  wire width 2 output 3 \busy_o
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:56.29"
  wire \aligned_is_compressed
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:58.29"
  wire \addr_incr_two
  wire $procmux$5506_Y
  wire width 32 $procmux$5484_Y
  wire width 32 $procmux$5480_Y
  wire width 32 $procmux$5476_Y
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:120.7-124.10"
  wire $out_valid_o$29
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:153.5-155.8"
  wire width 31 $instr_addr_q$41
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:231.7-234.10"
  wire $err_q[2]$92
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:231.7-234.10"
  wire $err_q[1]$89
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:231.7-234.10"
  wire $err_q[0]$86
  wire $9y
  wire $8y
  wire $7y
  wire $78y
  wire $75y
  wire $73y
  wire $6y
  wire $69y
  wire $68y
  wire $67y
  wire $66y
  wire $64y
  wire $61y
  wire $5y
  wire $59y
  wire $55y
  wire $54y
  wire $53y
  wire $52y
  wire $50y
  wire $4y
  wire $47y
  wire $44y
  wire $43y
  wire $42y
  wire $37y
  wire $34y
  wire $26y
  wire $25y
  wire $23y
  wire $22y
  wire $20y
  wire $18y
  wire $17y
  wire $16y
  wire $15y
  wire $14y
  wire $12y
  wire $11y
  wire $10y
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:114.24-125.8|designs/src/ibex_sv/ibex_fetch_fifo.sv:114.5-131.8"
  attribute \full_case 1
  cell $mux $procmux$5508
    parameter \WIDTH 1
    connect \Y $out_valid_o$29
    connect \S \instr_addr_q [0]
    connect \B $procmux$5506_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:121.9-121.29|designs/src/ibex_sv/ibex_fetch_fifo.sv:120.7-124.10"
  attribute \full_case 1
  cell $mux $procmux$5506
    parameter \WIDTH 1
    connect \Y $procmux$5506_Y
    connect \S \unaligned_is_compressed
    connect \B \valid
    connect \A \valid_unaligned
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:114.24-125.8|designs/src/ibex_sv/ibex_fetch_fifo.sv:114.5-131.8"
  attribute \full_case 1
  cell $mux $procmux$5502
    parameter \WIDTH 1
    connect \Y \out_valid_o
    connect \S \instr_addr_q [0]
    connect \B $out_valid_o$29
    connect \A \valid
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:114.24-125.8|designs/src/ibex_sv/ibex_fetch_fifo.sv:114.5-131.8"
  attribute \full_case 1
  cell $mux $procmux$5498
    parameter \WIDTH 32
    connect \Y \out_rdata_o
    connect \S \instr_addr_q [0]
    connect \B \rdata_unaligned
    connect \A \rdata
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:114.24-125.8|designs/src/ibex_sv/ibex_fetch_fifo.sv:114.5-131.8"
  attribute \full_case 1
  cell $mux $procmux$5494
    parameter \WIDTH 1
    connect \Y \out_err_o
    connect \S \instr_addr_q [0]
    connect \B \err_unaligned
    connect \A \err
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:114.24-125.8|designs/src/ibex_sv/ibex_fetch_fifo.sv:114.5-131.8"
  attribute \full_case 1
  cell $mux $procmux$5490
    parameter \WIDTH 1
    connect \Y \out_err_plus2_o
    connect \S \instr_addr_q [0]
    connect \B \err_plus2
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:154.7-154.36|designs/src/ibex_sv/ibex_fetch_fifo.sv:153.5-155.8"
  cell $mux $procmux$5486
    parameter \WIDTH 31
    connect \Y $instr_addr_q$41
    connect \S \instr_addr_en
    connect \B \instr_addr_d
    connect \A \instr_addr_q
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:231.24-234.10|designs/src/ibex_sv/ibex_fetch_fifo.sv:231.7-234.10"
  cell $mux $procmux$5484
    parameter \WIDTH 32
    connect \Y $procmux$5484_Y
    connect \S \entry_en [2]
    connect \B \in_rdata_i
    connect \A \rdata_q [95:64]
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:231.24-234.10|designs/src/ibex_sv/ibex_fetch_fifo.sv:231.7-234.10"
  cell $mux $procmux$5482
    parameter \WIDTH 1
    connect \Y $err_q[2]$92
    connect \S \entry_en [2]
    connect \B \in_err_i
    connect \A \err_q [2]
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:231.24-234.10|designs/src/ibex_sv/ibex_fetch_fifo.sv:231.7-234.10"
  cell $mux $procmux$5480
    parameter \WIDTH 32
    connect \Y $procmux$5480_Y
    connect \S \entry_en [0]
    connect \B \rdata_d [31:0]
    connect \A \rdata_q [31:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:231.24-234.10|designs/src/ibex_sv/ibex_fetch_fifo.sv:231.7-234.10"
  cell $mux $procmux$5478
    parameter \WIDTH 1
    connect \Y $err_q[0]$86
    connect \S \entry_en [0]
    connect \B \err_d [0]
    connect \A \err_q [0]
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:231.24-234.10|designs/src/ibex_sv/ibex_fetch_fifo.sv:231.7-234.10"
  cell $mux $procmux$5476
    parameter \WIDTH 32
    connect \Y $procmux$5476_Y
    connect \S \entry_en [1]
    connect \B \rdata_d [63:32]
    connect \A \rdata_q [63:32]
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:231.24-234.10|designs/src/ibex_sv/ibex_fetch_fifo.sv:231.7-234.10"
  cell $mux $procmux$5474
    parameter \WIDTH 1
    connect \Y $err_q[1]$89
    connect \S \entry_en [1]
    connect \B \err_d [1]
    connect \A \err_q [1]
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:221.3"
  cell $aldff $driver$valid_q
    parameter \WIDTH 3
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \valid_q
    connect \D \valid_d
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 3'000
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:230.5"
  cell $dff $driver$rdata_q[2]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    connect \Q \rdata_q [95:64]
    connect \D $procmux$5484_Y
    connect \CLK \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:230.5"
  cell $dff $driver$rdata_q[1]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    connect \Q \rdata_q [63:32]
    connect \D $procmux$5476_Y
    connect \CLK \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:230.5"
  cell $dff $driver$rdata_q[0]
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    connect \Q \rdata_q [31:0]
    connect \D $procmux$5480_Y
    connect \CLK \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:152.3"
  cell $dff $driver$instr_addr_q
    parameter \WIDTH 31
    parameter \CLK_POLARITY 1
    connect \Q \instr_addr_q
    connect \D $instr_addr_q$41
    connect \CLK \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:230.5"
  cell $dff $driver$err_q[2:2]
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    connect \Q \err_q [2]
    connect \D $err_q[2]$92
    connect \CLK \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:230.5"
  cell $dff $driver$err_q[1:1]
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    connect \Q \err_q [1]
    connect \D $err_q[1]$89
    connect \CLK \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:230.5"
  cell $dff $driver$err_q[0:0]
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    connect \Q \err_q [0]
    connect \D $err_q[0]$86
    connect \CLK \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:94.69-94.93"
  cell $not $9
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $9y
    connect \A \unaligned_is_compressed
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:213.39-213.78"
  cell $and $80
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \entry_en [2]
    connect \B \lowest_free_entry [2]
    connect \A \in_valid_i
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:94.55-94.66"
  cell $not $8
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $8y
    connect \A \valid_q [0]
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:212.39-212.71"
  cell $and $79
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \valid_d [2]
    connect \B $78y
    connect \A \valid_popped [2]
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:212.63-212.71"
  cell $not $78
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $78y
    connect \A \clear_i
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:211.39-211.78"
  cell $mux $77
    parameter \WIDTH 1
    connect \Y \valid_popped [2]
    connect \S \pop_fifo
    connect \B 1'0
    connect \A \valid_pushed [2]
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:210.39-210.99"
  cell $or $76
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \valid_pushed [2]
    connect \B $75y
    connect \A \valid_q [2]
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:210.59-210.98"
  cell $and $75
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $75y
    connect \B \lowest_free_entry [2]
    connect \A \in_valid_i
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:209.39-209.75"
  cell $and $74
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \lowest_free_entry [2]
    connect \B \valid_q [1]
    connect \A $73y
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:209.39-209.56"
  cell $not $73
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $73y
    connect \A \valid_q [2]
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:206.26-206.64"
  cell $mux $72
    parameter \WIDTH 1
    connect \Y \err_d [1]
    connect \S \valid_q [2]
    connect \B \err_q [2]
    connect \A \in_err_i
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:205.26-205.66"
  cell $mux $71
    parameter \WIDTH 32
    connect \Y \rdata_d [63:32]
    connect \S \valid_q [2]
    connect \B \rdata_q [95:64]
    connect \A \in_rdata_i
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:200.26-202.73"
  cell $or $70
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \entry_en [1]
    connect \B $69y
    connect \A $66y
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:93.43-93.64"
  cell $and $7
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $7y
    connect \B \err_q [0]
    connect \A \valid_q [0]
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:202.27-202.72"
  cell $and $69
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $69y
    connect \B $68y
    connect \A $67y
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:202.63-202.72"
  cell $not $68
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $68y
    connect \A \pop_fifo
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:202.27-202.60"
  cell $and $67
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $67y
    connect \B \lowest_free_entry [1]
    connect \A \in_valid_i
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:200.27-200.55"
  cell $and $66
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $66y
    connect \B \pop_fifo
    connect \A \valid_pushed [2]
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:197.25-197.51"
  cell $and $65
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \valid_d [1]
    connect \B $64y
    connect \A \valid_popped [1]
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:197.43-197.51"
  cell $not $64
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $64y
    connect \A \clear_i
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:195.30-195.76"
  cell $mux $63
    parameter \WIDTH 1
    connect \Y \valid_popped [1]
    connect \S \pop_fifo
    connect \B \valid_pushed [2]
    connect \A \valid_pushed [1]
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:192.30-193.40"
  cell $or $62
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \valid_pushed [1]
    connect \B \valid_q [1]
    connect \A $61y
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:192.31-192.64"
  cell $and $61
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $61y
    connect \B \lowest_free_entry [1]
    connect \A \in_valid_i
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:188.37-188.63"
  cell $and $60
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \lowest_free_entry [1]
    connect \B \valid_q [0]
    connect \A $59y
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:92.42-92.90"
  cell $or $6
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $6y
    connect \B \err_q [0]
    connect \A $5y
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:188.37-188.48"
  cell $not $59
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $59y
    connect \A \valid_q [1]
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:206.26-206.64"
  cell $mux $58
    parameter \WIDTH 1
    connect \Y \err_d [0]
    connect \S \valid_q [1]
    connect \B \err_q [1]
    connect \A \in_err_i
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:205.26-205.66"
  cell $mux $57
    parameter \WIDTH 32
    connect \Y \rdata_d [31:0]
    connect \S \valid_q [1]
    connect \B \rdata_q [63:32]
    connect \A \in_rdata_i
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:200.26-202.73"
  cell $or $56
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \entry_en [0]
    connect \B $55y
    connect \A $52y
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:202.27-202.72"
  cell $and $55
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $55y
    connect \B $54y
    connect \A $53y
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:202.63-202.72"
  cell $not $54
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $54y
    connect \A \pop_fifo
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:202.27-202.60"
  cell $and $53
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $53y
    connect \B \lowest_free_entry [0]
    connect \A \in_valid_i
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:200.27-200.55"
  cell $and $52
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $52y
    connect \B \pop_fifo
    connect \A \valid_pushed [1]
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:197.25-197.51"
  cell $and $51
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \valid_d [0]
    connect \B $50y
    connect \A \valid_popped [0]
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:197.43-197.51"
  cell $not $50
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $50y
    connect \A \clear_i
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:92.43-92.78"
  cell $and $5
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $5y
    connect \B $4y
    connect \A \err_q [1]
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:195.30-195.76"
  cell $mux $49
    parameter \WIDTH 1
    connect \Y \valid_popped [0]
    connect \S \pop_fifo
    connect \B \valid_pushed [1]
    connect \A \valid_pushed [0]
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:192.30-193.40"
  cell $or $48
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \valid_pushed [0]
    connect \B \valid_q [0]
    connect \A $47y
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:192.31-192.64"
  cell $and $47
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $47y
    connect \B \lowest_free_entry [0]
    connect \A \in_valid_i
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:186.37-186.48"
  cell $not $46
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \lowest_free_entry [0]
    connect \A \valid_q [0]
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:181.21-181.89"
  cell $and $45
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \pop_fifo
    connect \B $44y
    connect \A $42y
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:181.50-181.88"
  cell $or $44
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $44y
    connect \B \instr_addr_q [0]
    connect \A $43y
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:181.50-181.72"
  cell $not $43
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $43y
    connect \A \aligned_is_compressed
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:181.21-181.46"
  cell $and $42
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $42y
    connect \B \out_valid_o
    connect \A \out_ready_i
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:92.54-92.78"
  cell $not $4
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $4y
    connect \A \unaligned_is_compressed
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:149.25-150.50"
  cell $mux $39
    parameter \WIDTH 31
    connect \Y \instr_addr_d
    connect \S \clear_i
    connect \B \in_addr_i [31:1]
    connect \A \instr_addr_next
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:145.29-147.65"
  cell $add $38
    parameter \Y_WIDTH 31
    parameter \B_WIDTH 31
    parameter \B_SIGNED 0
    parameter \A_WIDTH 31
    parameter \A_SIGNED 0
    connect \Y \instr_addr_next
    connect \B { 29'00000000000000000000000000000 $37y \addr_incr_two }
    connect \A \instr_addr_q
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:147.36-147.50"
  cell $not $37
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $37y
    connect \A \addr_incr_two
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:142.26-143.65"
  cell $mux $36
    parameter \WIDTH 1
    connect \Y \addr_incr_two
    connect \S \instr_addr_q [0]
    connect \B \unaligned_is_compressed
    connect \A \aligned_is_compressed
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:139.26-139.63"
  cell $or $35
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \instr_addr_en
    connect \B $34y
    connect \A \clear_i
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:139.37-139.62"
  cell $and $34
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $34y
    connect \B \out_valid_o
    connect \A \out_ready_i
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:84.28-85.73"
  cell $mux $3
    parameter \WIDTH 32
    connect \Y \rdata_unaligned
    connect \S \valid_q [1]
    connect \B { \rdata_q [47:32] \rdata [31:16] }
    connect \A { \in_rdata_i [15:0] \rdata [31:16] }
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:107.36-107.66"
  cell $and $27
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \aligned_is_compressed
    connect \B $26y
    connect \A $25y
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:107.62-107.66"
  cell $not $26
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $26y
    connect \A \err
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:107.37-107.58"
  cell $ne $25
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $25y
    connect \B 2'11
    connect \A \rdata [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:106.36-106.66"
  cell $and $24
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \unaligned_is_compressed
    connect \B $23y
    connect \A $22y
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:106.62-106.66"
  cell $not $23
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $23y
    connect \A \err
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:106.37-106.58"
  cell $ne $22
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $22y
    connect \B 2'11
    connect \A \rdata [17:16]
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:102.28-103.66"
  cell $mux $21
    parameter \WIDTH 1
    connect \Y \valid_unaligned
    connect \S \valid_q [1]
    connect \B 1'1
    connect \A $20y
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:103.42-103.65"
  cell $and $20
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $20y
    connect \B \in_valid_i
    connect \A \valid_q [0]
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:70.18-70.41"
  cell $or $2
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \valid
    connect \B \in_valid_i
    connect \A \valid_q [0]
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:98.28-99.76"
  cell $mux $19
    parameter \WIDTH 1
    connect \Y \err_plus2
    connect \S \valid_q [1]
    connect \B $15y
    connect \A $18y
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:99.42-99.75"
  cell $and $18
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $18y
    connect \B $17y
    connect \A $16y
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:99.66-99.75"
  cell $not $17
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $17y
    connect \A \err_q [0]
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:99.42-99.63"
  cell $and $16
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $16y
    connect \B \valid_q [0]
    connect \A \in_err_i
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:98.42-98.62"
  cell $and $15
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $15y
    connect \B $14y
    connect \A \err_q [1]
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:98.53-98.62"
  cell $not $14
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $14y
    connect \A \err_q [0]
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:92.28-94.96"
  cell $mux $13
    parameter \WIDTH 1
    connect \Y \err_unaligned
    connect \S \valid_q [1]
    connect \B $6y
    connect \A $12y
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:93.42-94.95"
  cell $or $12
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $12y
    connect \B $11y
    connect \A $7y
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:94.43-94.94"
  cell $and $11
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $11y
    connect \B $10y
    connect \A \in_err_i
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:94.55-94.93"
  cell $or $10
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $10y
    connect \B $9y
    connect \A $8y
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:69.18-69.52"
  cell $mux $1
    parameter \WIDTH 1
    connect \Y \err
    connect \S \valid_q [0]
    connect \B \err_q [0]
    connect \A \in_err_i
  end
  attribute \src "designs/src/ibex_sv/ibex_fetch_fifo.sv:68.18-68.54"
  cell $mux $0
    parameter \WIDTH 32
    connect \Y \rdata
    connect \S \valid_q [0]
    connect \B \rdata_q [31:0]
    connect \A \in_rdata_i
  end
  connect \err_d [2] \in_err_i
  connect \rdata_d [95:64] \in_rdata_i
  connect \out_addr_next_o { \instr_addr_next 1'0 }
  connect \out_addr_o { \instr_addr_q 1'0 }
  connect \busy_o \valid_q [2:1]
end
attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:11.8"
module \ibex_ex_block$ibex_core.ex_block_i
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:17.35"
  wire input 2 \rst_ni
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:49.35"
  wire width 32 output 23 \result_ex_o
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:63.16"
  wire \multdiv_valid
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:36.35"
  wire width 2 input 15 \multdiv_signed_mode_i
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:64.16"
  wire \multdiv_sel
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:58.28"
  wire width 32 \multdiv_result
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:39.35"
  wire input 18 \multdiv_ready_id_i
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:31.35"
  wire width 2 input 10 \multdiv_operator_i
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:38.35"
  wire width 32 input 17 \multdiv_operand_b_i
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:37.35"
  wire width 32 input 16 \multdiv_operand_a_i
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:69.16"
  wire width 2 \multdiv_imd_val_we
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:68.16"
  wire width 68 \multdiv_imd_val_d
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:60.16"
  wire width 33 \multdiv_alu_operand_b
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:60.39"
  wire width 33 \multdiv_alu_operand_a
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:34.35"
  wire input 13 \mult_sel_i
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:32.35"
  wire input 11 \mult_en_i
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:43.35"
  wire width 2 output 19 \imd_val_we_o
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:45.35"
  wire width 68 input 21 \imd_val_q_i
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:44.35"
  wire width 68 output 20 \imd_val_d_o
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:53.35"
  wire output 26 \ex_valid_o
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:35.35"
  wire input 14 \div_sel_i
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:33.35"
  wire input 12 \div_en_i
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:40.35"
  wire input 3 \data_ind_timing_i
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:16.35"
  wire input 1 \clk_i
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:28.35"
  wire width 32 input 9 \bt_b_operand_i
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:27.35"
  wire width 32 input 8 \bt_a_operand_i
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:50.35"
  wire width 32 output 24 \branch_target_o
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:51.35"
  wire output 25 \branch_decision_o
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:58.16"
  wire width 32 \alu_result
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:20.35"
  wire width 6 input 4 \alu_operator_i
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:22.35"
  wire width 32 input 6 \alu_operand_b_i
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:21.35"
  wire width 32 input 5 \alu_operand_a_i
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:62.32"
  wire \alu_is_equal_result
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:23.35"
  wire input 7 \alu_instr_first_cycle_i
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:67.16"
  wire width 2 \alu_imd_val_we
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:66.16"
  wire width 64 \alu_imd_val_d
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:61.16"
  wire width 34 \alu_adder_result_ext
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:48.35"
  wire width 32 output 22 \alu_adder_result_ex_o
  wire $6y
  wire $5y
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:168.7"
  cell \ibex_multdiv_fast$ibex_core.ex_block_i.gen_multdiv_fast.multdiv_i \gen_multdiv_fast.multdiv_i
    connect \valid_o \multdiv_valid
    connect \signed_mode_i \multdiv_signed_mode_i
    connect \rst_ni \rst_ni
    connect \operator_i \multdiv_operator_i
    connect \op_b_i \multdiv_operand_b_i
    connect \op_a_i \multdiv_operand_a_i
    connect \multdiv_result_o \multdiv_result
    connect \multdiv_ready_id_i \multdiv_ready_id_i
    connect \mult_sel_i \mult_sel_i
    connect \mult_en_i \mult_en_i
    connect \imd_val_we_o \multdiv_imd_val_we
    connect \imd_val_q_i \imd_val_q_i
    connect \imd_val_d_o \multdiv_imd_val_d
    connect \equal_to_zero_i \alu_is_equal_result
    connect \div_sel_i \div_sel_i
    connect \div_en_i \div_en_i
    connect \data_ind_timing_i \data_ind_timing_i
    connect \clk_i \clk_i
    connect \alu_operand_b_o \multdiv_alu_operand_b
    connect \alu_operand_a_o \multdiv_alu_operand_a
    connect \alu_adder_i \alu_adder_result_ex_o
    connect \alu_adder_ext_i \alu_adder_result_ext
  end
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:118.5"
  cell \ibex_alu$ibex_core.ex_block_i.alu_i \alu_i
    connect \result_o \alu_result
    connect \operator_i \alu_operator_i
    connect \operand_b_i \alu_operand_b_i
    connect \operand_a_i \alu_operand_a_i
    connect \multdiv_sel_i \multdiv_sel
    connect \multdiv_operand_b_i \multdiv_alu_operand_b
    connect \multdiv_operand_a_i \multdiv_alu_operand_a
    connect \is_equal_result_o \alu_is_equal_result
    connect \instr_first_cycle_i \alu_instr_first_cycle_i
    connect \imd_val_we_o \alu_imd_val_we
    connect \imd_val_q_i { \imd_val_q_i [65:34] \imd_val_q_i [31:0] }
    connect \imd_val_d_o \alu_imd_val_d
    connect \comparison_result_o \branch_decision_o
    connect \adder_result_o \alu_adder_result_ex_o
    connect \adder_result_ext_o \alu_adder_result_ext
  end
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:197.23-197.71"
  cell $mux $7
    parameter \WIDTH 1
    connect \Y \ex_valid_o
    connect \S \multdiv_sel
    connect \B \multdiv_valid
    connect \A $6y
  end
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:197.53-197.71"
  cell $not $6
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $6y
    connect \A $5y
  end
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:197.55-197.70"
  cell $reduce_or $5
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $5y
    connect \A \alu_imd_val_we
  end
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:89.25-89.66"
  cell $mux $4
    parameter \WIDTH 32
    connect \Y \result_ex_o
    connect \S \multdiv_sel
    connect \B \multdiv_result
    connect \A \alu_result
  end
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:85.27-85.76"
  cell $mux $3
    parameter \WIDTH 2
    connect \Y \imd_val_we_o
    connect \S \multdiv_sel
    connect \B \multdiv_imd_val_we
    connect \A \alu_imd_val_we
  end
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:84.27-84.88"
  cell $mux $2
    parameter \WIDTH 34
    connect \Y \imd_val_d_o [33:0]
    connect \S \multdiv_sel
    connect \B \multdiv_imd_val_d [33:0]
    connect \A { 2'00 \alu_imd_val_d [31:0] }
  end
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:83.27-83.88"
  cell $mux $1
    parameter \WIDTH 34
    connect \Y \imd_val_d_o [67:34]
    connect \S \multdiv_sel
    connect \B \multdiv_imd_val_d [67:34]
    connect \A { 2'00 \alu_imd_val_d [63:32] }
  end
  attribute \src "designs/src/ibex_sv/ibex_ex_block.sv:77.26-77.48"
  cell $or $0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \multdiv_sel
    connect \B \div_sel_i
    connect \A \mult_sel_i
  end
  connect \branch_target_o \alu_adder_result_ex_o
end
attribute \src "designs/src/ibex_sv/ibex_decoder.sv:16.8"
module \ibex_decoder$ibex_core.id_stage_i.decoder_i
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:55.35"
  wire width 32 output 33 \zimm_rs1_type_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:32.34"
  wire output 21 \wfi_insn_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:23.34"
  wire input 2 \rst_ni
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:59.34"
  wire output 35 \rf_we_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:58.34"
  wire output 34 \rf_wdata_sel_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:62.34"
  wire width 5 output 36 \rf_waddr_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:64.34"
  wire output 15 \rf_ren_b_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:63.34"
  wire output 14 \rf_ren_a_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:61.34"
  wire width 5 output 13 \rf_raddr_b_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:60.34"
  wire width 5 output 12 \rf_raddr_a_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:81.34"
  wire width 2 output 46 \multdiv_signed_mode_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:80.34"
  wire width 2 output 45 \multdiv_operator_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:77.34"
  wire output 43 \mult_sel_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:75.34"
  wire output 41 \mult_en_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:28.34"
  wire output 18 \mret_insn_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:33.34"
  wire output 22 \jump_set_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:96.34"
  wire output 49 \jump_in_dec_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:39.34"
  wire width 32 input 3 \instr_rdata_i
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:40.34"
  wire width 32 input 7 \instr_rdata_alu_i
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:38.34"
  wire input 23 \instr_first_cycle_i
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:53.35"
  wire width 32 output 31 \imm_u_type_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:51.35"
  wire width 32 output 29 \imm_s_type_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:54.35"
  wire width 32 output 32 \imm_j_type_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:50.35"
  wire width 32 output 28 \imm_i_type_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:52.35"
  wire width 32 output 30 \imm_b_type_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:47.35"
  wire width 3 output 25 \imm_b_mux_sel_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:46.35"
  wire output 24 \imm_a_mux_sel_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:26.34"
  wire output 6 \illegal_insn_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:43.34"
  wire input 9 \illegal_c_insn_i
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:35.34"
  wire output 8 \icache_inval_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:31.34"
  wire output 20 \ecall_insn_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:27.34"
  wire output 17 \ebrk_insn_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:30.34"
  wire output 19 \dret_insn_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:78.34"
  wire output 44 \div_sel_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:76.34"
  wire output 42 \div_en_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:89.34"
  wire output 5 \data_we_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:90.34"
  wire width 2 output 47 \data_type_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:92.34"
  wire output 48 \data_sign_extension_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:88.34"
  wire output 4 \data_req_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:85.34"
  wire width 2 output 11 \csr_op_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:119.16"
  wire width 2 \csr_op
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:84.34"
  wire output 10 \csr_access_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:22.34"
  wire input 1 \clk_i
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:49.35"
  wire width 3 output 27 \bt_b_mux_sel_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:48.35"
  wire width 2 output 26 \bt_a_mux_sel_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:34.34"
  wire input 16 \branch_taken_i
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:97.34"
  wire output 50 \branch_in_dec_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:67.34"
  wire width 6 output 37 \alu_operator_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:70.34"
  wire output 39 \alu_op_b_mux_sel_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:68.34"
  wire width 2 output 38 \alu_op_a_mux_sel_o
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:72.34"
  wire output 40 \alu_multicycle_o
  wire $procmux$9061_CMP
  wire $procmux$9057_CMP
  wire $procmux$9053_CMP
  wire $procmux$9049_CMP
  wire $procmux$9045_CMP
  wire $procmux$9041_CMP
  wire $procmux$9039_CMP
  wire $procmux$9037_CMP
  wire $procmux$9032_CMP
  wire $procmux$9027_CMP
  wire $procmux$9023_CMP
  wire $procmux$9021_CMP
  wire $procmux$9019_CMP
  wire $procmux$9017_CMP
  wire $procmux$9015_CMP
  wire $procmux$9013_CMP
  wire $procmux$9011_CMP
  wire $procmux$9007_CMP
  wire $procmux$9005_CMP
  wire $procmux$9003_CMP
  wire $procmux$8997_CMP
  wire $procmux$8991_CMP
  wire $procmux$8985_CMP
  wire $procmux$8981_CMP
  wire $procmux$8979_CMP
  wire $procmux$8969_CMP
  wire $procmux$8958_CMP
  wire $procmux$8956_CMP
  wire $procmux$8946_CMP
  wire $procmux$8936_CMP
  wire $procmux$8934_CMP
  wire $procmux$8932_CMP
  wire $procmux$8927_CMP
  wire $procmux$8915_CMP
  wire $procmux$8914_CMP
  wire $procmux$8912_CMP
  wire $procmux$8910_CMP
  wire $procmux$8908_CMP
  wire $procmux$8906_CMP
  wire $procmux$8905_CMP
  wire $procmux$8904_CMP
  wire $procmux$8902_CMP
  wire $procmux$8900_CMP
  wire $procmux$8898_CMP
  wire $procmux$8890_CMP
  wire $procmux$8888_CMP
  wire $procmux$8886_CMP
  wire $procmux$8885_CMP
  wire $procmux$8884_CMP
  wire $procmux$8882_CMP
  wire $procmux$8880_CMP
  wire $procmux$8878_CMP
  wire $procmux$8877_Y
  wire $procmux$8874_CMP
  wire $procmux$8870_CMP
  wire $procmux$8867_Y
  wire $procmux$8854_CMP
  wire $procmux$8853_Y
  wire $procmux$8851_Y
  wire $procmux$8838_CMP
  wire $procmux$8835_Y
  wire $procmux$8823_CMP
  wire $procmux$8822_Y
  wire $procmux$8820_Y
  wire $procmux$8808_CMP
  wire $procmux$8805_Y
  wire $procmux$8793_CMP
  wire $procmux$8791_CTRL
  wire width 6 $procmux$8791_CMP
  wire $procmux$8790_Y
  wire $procmux$8779_CMP
  wire $procmux$8776_Y
  wire $procmux$8767_CMP
  wire $procmux$8765_CMP
  wire $procmux$8764_CMP
  wire width 2 $procmux$8763_Y
  wire $procmux$8751_CMP
  wire $procmux$8749_CMP
  wire $procmux$8748_CMP
  wire $procmux$8747_CMP
  wire $procmux$8746_Y
  wire $procmux$8735_CMP
  wire $procmux$8733_CMP
  wire $procmux$8732_CMP
  wire width 2 $procmux$8731_Y
  wire $procmux$8720_CMP
  wire $procmux$8718_CMP
  wire $procmux$8717_CMP
  wire $procmux$8716_CMP
  wire $procmux$8715_Y
  wire $procmux$8705_CMP
  wire $procmux$8703_CMP
  wire $procmux$8702_Y
  wire $procmux$8700_Y
  wire $procmux$8691_CMP
  wire $procmux$8689_CTRL
  wire width 6 $procmux$8689_CMP
  wire $procmux$8688_CMP
  wire $procmux$8686_CMP
  wire $procmux$8685_Y
  wire $procmux$8679_CMP
  wire $procmux$8677_CMP
  wire $procmux$8676_Y
  wire $procmux$8675_CMP
  wire $procmux$8674_CMP
  wire $procmux$8672_CMP
  wire $procmux$8671_Y
  wire $procmux$8663_CMP
  wire $procmux$8661_CMP
  wire $procmux$8660_Y
  wire $procmux$8659_CMP
  wire $procmux$8658_Y
  wire $procmux$8648_CMP
  wire $procmux$8646_CMP
  wire $procmux$8645_Y
  wire $procmux$8644_CMP
  wire $procmux$8643_Y
  wire $procmux$8642_CMP
  wire $procmux$8641_Y
  wire $procmux$8633_CMP
  wire $procmux$8631_CMP
  wire $procmux$8630_Y
  wire $procmux$8628_Y
  wire $procmux$8621_CMP
  wire $procmux$8619_CMP
  wire $procmux$8618_Y
  wire $procmux$8616_Y
  wire $procmux$8614_CTRL
  wire width 2 $procmux$8614_CMP
  wire $procmux$8613_CMP
  wire $procmux$8611_CMP
  wire $procmux$8609_CMP
  wire $procmux$8608_Y
  wire $procmux$8601_CMP
  wire $procmux$8599_CMP
  wire $procmux$8598_Y
  wire $procmux$8596_Y
  wire $procmux$8594_CMP
  wire $procmux$8593_Y
  wire $procmux$8583_CMP
  wire $procmux$8581_CMP
  wire $procmux$8580_Y
  wire $procmux$8578_Y
  wire $procmux$8576_CMP
  wire $procmux$8575_Y
  wire $procmux$8566_CMP
  wire $procmux$8564_CMP
  wire $procmux$8563_Y
  wire $procmux$8561_Y
  wire $procmux$8559_CMP
  wire $procmux$8558_Y
  wire $procmux$8549_CMP
  wire $procmux$8547_CMP
  wire $procmux$8546_Y
  wire $procmux$8544_Y
  wire $procmux$8542_CMP
  wire $procmux$8541_Y
  wire $procmux$8533_CMP
  wire $procmux$8531_CMP
  wire $procmux$8530_Y
  wire $procmux$8528_Y
  wire $procmux$8526_CMP
  wire $procmux$8525_Y
  wire $procmux$8517_CMP
  wire width 2 $procmux$8514_Y
  wire $procmux$8508_CMP
  wire width 2 $procmux$8505_Y
  wire $procmux$8499_CMP
  wire $procmux$8496_Y
  wire $procmux$8490_CMP
  wire width 2 $procmux$8487_Y
  wire $procmux$8485_CMP
  wire $procmux$8484_CMP
  wire $procmux$8483_CMP
  wire $procmux$8482_CMP
  wire $procmux$8481_CMP
  wire $procmux$8480_CMP
  wire $procmux$8479_CMP
  wire width 2 $procmux$8478_Y
  wire $procmux$8473_CMP
  wire width 2 $procmux$8470_Y
  wire $procmux$8468_CMP
  wire $procmux$8467_CMP
  wire $procmux$8466_CMP
  wire $procmux$8465_CMP
  wire width 2 $procmux$8464_Y
  wire $procmux$8458_CMP
  wire $procmux$8455_Y
  wire $procmux$8453_CTRL
  wire width 10 $procmux$8453_CMP
  wire $procmux$8452_CMP
  wire $procmux$8451_CMP
  wire $procmux$8450_CMP
  wire $procmux$8449_CMP
  wire $procmux$8448_CMP
  wire $procmux$8447_CMP
  wire $procmux$8446_CMP
  wire $procmux$8445_CMP
  wire $procmux$8444_Y
  wire $procmux$8439_CMP
  wire $procmux$8437_CMP
  wire $procmux$8436_Y
  wire $procmux$8431_CMP
  wire $procmux$8429_CMP
  wire $procmux$8428_Y
  wire $procmux$8423_CMP
  wire $procmux$8421_CMP
  wire $procmux$8420_Y
  wire $procmux$8415_CMP
  wire $procmux$8413_CMP
  wire $procmux$8412_CMP
  wire $procmux$8411_Y
  wire $procmux$8407_CMP
  wire $procmux$8406_Y
  wire $procmux$8399_CMP
  wire $procmux$8397_CMP
  wire $procmux$8396_Y
  wire $procmux$8394_Y
  wire $procmux$8390_CMP
  wire $procmux$8388_CMP
  wire $procmux$8387_Y
  wire $procmux$8385_Y
  wire $procmux$8381_CMP
  wire $procmux$8378_Y
  wire $procmux$8374_CMP
  wire $procmux$8371_Y
  wire $procmux$8367_CMP
  wire $procmux$8364_Y
  wire $procmux$8360_CMP
  wire $procmux$8357_Y
  wire $procmux$8353_CMP
  wire $procmux$8352_Y
  wire $procmux$8350_Y
  wire $procmux$8346_CMP
  wire $procmux$8345_Y
  wire $procmux$8343_Y
  wire $procmux$8339_CMP
  wire $procmux$8338_Y
  wire $procmux$8336_Y
  wire $procmux$8332_CMP
  wire $procmux$8329_Y
  wire $procmux$8318_CMP
  wire $procmux$8317_Y
  wire $procmux$8315_Y
  wire $procmux$8311_CMP
  wire width 2 $procmux$8308_Y
  wire $procmux$8304_CMP
  wire $procmux$8301_Y
  wire $procmux$8300_CMP
  wire $procmux$8299_Y
  wire $procmux$8292_CMP
  wire $procmux$8289_Y
  wire $procmux$8288_CMP
  wire $procmux$8287_Y
  wire $procmux$8281_CMP
  wire $procmux$8278_Y
  wire $procmux$8277_CMP
  wire $procmux$8276_Y
  wire $procmux$8271_CMP
  wire $procmux$8268_Y
  wire $procmux$8267_CMP
  wire $procmux$8266_Y
  wire $procmux$8258_CMP
  wire $procmux$8257_Y
  wire $procmux$8255_Y
  wire $procmux$8254_CMP
  wire $procmux$8253_Y
  wire $procmux$8249_CMP
  wire $procmux$8246_Y
  wire $procmux$8245_CMP
  wire $procmux$8244_CMP
  wire $procmux$8243_CMP
  wire $procmux$8242_CMP
  wire $procmux$8241_CMP
  wire $procmux$8240_Y
  wire $procmux$8236_CMP
  wire $procmux$8233_Y
  wire $procmux$8231_Y
  wire $procmux$8227_CMP
  wire $procmux$8224_Y
  wire $procmux$8219_CMP
  wire $procmux$8218_Y
  wire $procmux$8216_Y
  wire $procmux$8213_Y
  wire $procmux$8211_CMP
  wire $procmux$8208_Y
  wire $procmux$8206_CMP
  wire $procmux$8205_CMP
  wire $procmux$8204_CMP
  wire $procmux$8203_Y
  wire $procmux$8199_CMP
  wire width 2 $procmux$8196_Y
  wire $procmux$8194_CMP
  wire $procmux$8193_CMP
  wire $procmux$8192_CMP
  wire width 2 $procmux$8191_Y
  wire $procmux$8163_CMP
  wire $procmux$8159_CMP
  wire $procmux$8157_CMP
  wire $procmux$8155_CMP
  wire $procmux$8153_CMP
  wire $procmux$8151_CMP
  wire $procmux$8150_CMP
  wire $procmux$8148_CMP
  wire $procmux$8146_CMP
  wire $procmux$8142_CMP
  wire $procmux$8140_CMP
  wire $procmux$8138_CMP
  wire $procmux$8136_CMP
  wire $procmux$8134_CMP
  wire $procmux$8133_CMP
  wire $procmux$8132_CMP
  wire $procmux$8131_CMP
  wire $procmux$8129_CMP
  wire $procmux$8127_CMP
  wire $procmux$8122_CMP
  wire $procmux$8120_CMP
  wire $procmux$8118_CMP
  wire $procmux$8116_CMP
  wire $procmux$8114_CMP
  wire $procmux$8113_CMP
  wire $procmux$8112_CMP
  wire $procmux$8110_CMP
  wire $procmux$8108_CMP
  wire $procmux$8106_CMP
  wire $procmux$8102_CMP
  wire $procmux$8100_CMP
  wire $procmux$8098_CMP
  wire $procmux$8096_CMP
  wire $procmux$8093_CMP
  wire $procmux$8091_CMP
  wire $procmux$8089_CMP
  wire $procmux$8085_CMP
  wire $procmux$8079_CMP
  wire $procmux$8073_CMP
  wire width 3 $procmux$8070_Y
  wire $procmux$8057_CMP
  wire $procmux$8042_CMP
  wire $procmux$8027_CMP
  wire $procmux$8012_CMP
  wire width 3 $procmux$8009_Y
  wire $procmux$7997_CMP
  wire $procmux$7983_CMP
  wire width 2 $procmux$7980_Y
  wire $procmux$7968_CMP
  wire $procmux$7954_CMP
  wire $procmux$7952_CMP
  wire $procmux$7951_CMP
  wire $procmux$7950_CMP
  wire $procmux$7949_CMP
  wire $procmux$7948_CMP
  wire $procmux$7947_CMP
  wire width 6 $procmux$7946_Y
  wire $procmux$7935_CMP
  wire width 3 $procmux$7932_Y
  wire $procmux$7920_CMP
  wire width 6 $procmux$7917_Y
  wire $procmux$7905_CMP
  wire width 2 $procmux$7902_Y
  wire $procmux$7891_CMP
  wire $procmux$7888_Y
  wire $procmux$7877_CMP
  wire width 3 $procmux$7874_Y
  wire $procmux$7865_CMP
  wire $procmux$7862_Y
  wire $procmux$7853_CMP
  wire $procmux$7851_CMP
  wire $procmux$7850_CMP
  wire $procmux$7849_CMP
  wire $procmux$7848_CMP
  wire $procmux$7847_CMP
  wire $procmux$7846_CMP
  wire $procmux$7845_CMP
  wire $procmux$7844_CMP
  wire width 6 $procmux$7843_Y
  wire $procmux$7837_CMP
  wire $procmux$7835_CMP
  wire width 6 $procmux$7834_Y
  wire $procmux$7828_CMP
  wire $procmux$7826_CMP
  wire width 6 $procmux$7825_Y
  wire width 6 $procmux$7823_Y
  wire $procmux$7816_CMP
  wire $procmux$7814_CMP
  wire width 6 $procmux$7813_Y
  wire width 6 $procmux$7811_Y
  wire width 6 $procmux$7808_Y
  wire $procmux$7803_CMP
  wire $procmux$7801_CMP
  wire width 6 $procmux$7800_Y
  wire $procmux$7794_CMP
  wire width 6 $procmux$7791_Y
  wire $procmux$7785_CMP
  wire $procmux$7782_Y
  wire $procmux$7776_CMP
  wire $procmux$7773_Y
  wire $procmux$7767_CMP
  wire width 6 $procmux$7764_Y
  wire $procmux$7762_CMP
  wire $procmux$7761_CMP
  wire $procmux$7760_CMP
  wire $procmux$7759_CMP
  wire $procmux$7758_CMP
  wire $procmux$7757_CMP
  wire $procmux$7756_CMP
  wire $procmux$7755_CMP
  wire $procmux$7754_CMP
  wire $procmux$7753_CMP
  wire $procmux$7752_CMP
  wire $procmux$7751_CMP
  wire $procmux$7750_CMP
  wire $procmux$7749_CMP
  wire $procmux$7748_CMP
  wire $procmux$7747_CMP
  wire $procmux$7746_CMP
  wire width 6 $procmux$7745_Y
  wire $procmux$7740_CMP
  wire $procmux$7737_Y
  wire $procmux$7735_CMP
  wire $procmux$7734_CMP
  wire $procmux$7733_CMP
  wire $procmux$7732_CMP
  wire $procmux$7731_Y
  wire $procmux$7722_CMP
  wire $procmux$7719_Y
  wire $procmux$7717_CMP
  wire $procmux$7716_CMP
  wire $procmux$7715_CMP
  wire $procmux$7714_CMP
  wire $procmux$7713_Y
  wire $procmux$7708_CMP
  wire $procmux$7706_CMP
  wire width 3 $procmux$7705_Y
  wire $procmux$7701_CMP
  wire $procmux$7699_CMP
  wire $procmux$7698_CMP
  wire width 6 $procmux$7697_Y
  wire $procmux$7693_CMP
  wire $procmux$7691_CMP
  wire $procmux$7690_CMP
  wire width 2 $procmux$7689_Y
  wire $procmux$7685_CMP
  wire $procmux$7683_CMP
  wire $procmux$7682_Y
  wire $procmux$7678_CMP
  wire $procmux$7676_CMP
  wire width 3 $procmux$7675_Y
  wire $procmux$7671_CMP
  wire $procmux$7669_CMP
  wire width 6 $procmux$7668_Y
  wire $procmux$7664_CMP
  wire $procmux$7662_CMP
  wire width 2 $procmux$7661_Y
  wire $procmux$7657_CMP
  wire $procmux$7655_CMP
  wire $procmux$7654_Y
  wire $procmux$7650_CMP
  wire $procmux$7647_Y
  wire $procmux$7643_CMP
  wire $procmux$7637_CMP
  wire width 2 $procmux$7634_Y
  wire $procmux$7630_CMP
  wire $procmux$7624_CMP
  wire width 2 $procmux$7621_Y
  wire width 2 $procmux$7618_Y
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:442.9-538.12"
  wire width 2 $multdiv_signed_mode_o$48
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  wire width 2 $multdiv_signed_mode_o$45
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:442.9-538.12"
  wire width 2 $multdiv_operator_o$47
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  wire width 2 $multdiv_operator_o$44
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:924.9-1079.12"
  wire $mult_sel_o$146
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:967.11-1078.18"
  wire $mult_sel_o$143
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12"
  wire $mret_insn_o$73
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:574.11-594.18"
  wire $mret_insn_o$59
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  wire $jump_set_o$89
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16"
  wire $jump_set_o$52
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:560.13-563.16"
  wire $jump_set_o$50
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:252.9-259.12"
  wire $jump_set_o$13
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:239.9-246.12"
  wire $jump_set_o$11
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16"
  wire $jump_in_dec_o$54
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  wire $jump_in_dec_o$101
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1111.9-1127.12"
  wire width 3 $imm_b_mux_sel_o$159
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16"
  wire width 3 $imm_b_mux_sel_o$152
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1096.13-1104.16"
  wire width 3 $imm_b_mux_sel_o$148
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:763.9-767.12"
  wire width 3 $imm_b_mux_sel_o$133
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:740.9-751.12"
  wire width 3 $imm_b_mux_sel_o$128
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:705.9-717.12"
  wire width 3 $imm_b_mux_sel_o$122
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:683.9-695.12"
  wire width 3 $imm_b_mux_sel_o$117
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1111.9-1127.12"
  wire $imm_a_mux_sel_o$158
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12"
  wire $illegal_insn$80
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:597.11-599.14"
  wire $illegal_insn$67
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:574.11-594.18"
  wire $illegal_insn$63
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16"
  wire $illegal_insn$55
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:442.9-538.12"
  wire $illegal_insn$49
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  wire $illegal_insn$46
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:347.9-435.16"
  wire $illegal_insn$42
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:389.13-431.16"
  wire $illegal_insn$41
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:392.15-430.22"
  wire $illegal_insn$40
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:422.19-426.22"
  wire $illegal_insn$39
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:413.19-419.22"
  wire $illegal_insn$37
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:415.28-419.22"
  wire $illegal_insn$36
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:401.19-410.22"
  wire $illegal_insn$34
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:404.21-409.28"
  wire $illegal_insn$33
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:356.13-385.20"
  wire $illegal_insn$30
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:368.17-382.24"
  wire $illegal_insn$29
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:362.26-366.18"
  wire $illegal_insn$28
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:316.9-328.16"
  wire $illegal_insn$24
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:321.13-323.16"
  wire $illegal_insn$22
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:299.9-304.16"
  wire $illegal_insn$20
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:294.9-296.12"
  wire $illegal_insn$18
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:270.9-278.16"
  wire $illegal_insn$17
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:260.9-262.12"
  wire $illegal_insn$16
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  wire $illegal_insn$103
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16"
  wire $icache_inval_o$53
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:560.13-563.16"
  wire $icache_inval_o$51
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12"
  wire $ecall_insn_o$75
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:574.11-594.18"
  wire $ecall_insn_o$61
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12"
  wire $ebrk_insn_o$72
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:574.11-594.18"
  wire $ebrk_insn_o$58
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12"
  wire $dret_insn_o$74
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:574.11-594.18"
  wire $dret_insn_o$60
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:924.9-1079.12"
  wire $div_sel_o$147
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:967.11-1078.18"
  wire $div_sel_o$144
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  wire $data_we_o$98
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:316.9-328.16"
  wire width 2 $data_type_o$23
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:299.9-304.16"
  wire width 2 $data_type_o$19
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  wire $data_req_o$97
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12"
  wire width 2 $csr_op$83
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:610.11-615.18"
  wire width 2 $csr_op$71
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:610.11-615.18"
  wire $csr_illegal$70
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  wire $csr_access_o$96
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12"
  wire $csr_access_o$79
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  wire $branch_in_dec_o$102
  wire $auto$proc_rom.cc:154:do_switch$5470
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16"
  wire width 6 $alu_operator_o$153
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1096.13-1104.16"
  wire width 6 $alu_operator_o$149
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:924.9-1079.12"
  wire width 6 $alu_operator_o$145
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:967.11-1078.18"
  wire width 6 $alu_operator_o$142
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:803.9-917.16"
  wire width 6 $alu_operator_o$141
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:876.13-913.16"
  wire width 6 $alu_operator_o$140
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:908.15-912.18"
  wire width 6 $alu_operator_o$139
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:910.24-912.18"
  wire width 6 $alu_operator_o$138
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:812.13-872.16"
  wire width 6 $alu_operator_o$135
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:740.9-751.12"
  wire width 6 $alu_operator_o$129
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:722.9-730.16"
  wire width 6 $alu_operator_o$126
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:705.9-717.12"
  wire width 6 $alu_operator_o$123
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:683.9-695.12"
  wire width 6 $alu_operator_o$118
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1111.9-1127.12"
  wire $alu_op_b_mux_sel_o$161
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16"
  wire $alu_op_b_mux_sel_o$155
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1096.13-1104.16"
  wire $alu_op_b_mux_sel_o$151
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:763.9-767.12"
  wire $alu_op_b_mux_sel_o$134
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:740.9-751.12"
  wire $alu_op_b_mux_sel_o$131
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:705.9-717.12"
  wire $alu_op_b_mux_sel_o$125
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:683.9-695.12"
  wire $alu_op_b_mux_sel_o$120
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1111.9-1127.12"
  wire width 2 $alu_op_a_mux_sel_o$160
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1121.11-1126.14"
  wire width 2 $alu_op_a_mux_sel_o$157
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16"
  wire width 2 $alu_op_a_mux_sel_o$154
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1096.13-1104.16"
  wire width 2 $alu_op_a_mux_sel_o$150
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:740.9-751.12"
  wire width 2 $alu_op_a_mux_sel_o$130
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:705.9-717.12"
  wire width 2 $alu_op_a_mux_sel_o$124
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:683.9-695.12"
  wire width 2 $alu_op_a_mux_sel_o$119
  wire $8y
  wire $7y
  wire $6y
  wire $66y
  wire $65y
  wire $64y
  wire $5y
  wire $57y
  wire $4y
  wire $43y
  wire $32y
  wire $31y
  wire $26y
  wire $25y
  wire $21y
  wire $15y
  wire $156y
  wire $137y
  wire $136y
  wire width 3 $127y
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:368.17-382.24"
  attribute \parallel_case 1
  attribute \full_case 1
  memory size 32 $auto$proc_rom.cc:155:do_switch$5471
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:190.7-190.30|designs/src/ibex_sv/ibex_decoder.sv:188.5-191.8"
  cell $mux $procmux$9062
    parameter \WIDTH 2
    connect \Y \csr_op_o
    connect \S $8y
    connect \B 2'00
    connect \A \csr_op
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9061_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$9061_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9060
    parameter \WIDTH 1
    connect \Y \ebrk_insn_o
    connect \S $procmux$9061_CMP
    connect \B $ebrk_insn_o$72
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9057_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$9057_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9056
    parameter \WIDTH 1
    connect \Y \mret_insn_o
    connect \S $procmux$9057_CMP
    connect \B $mret_insn_o$73
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9053_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$9053_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9052
    parameter \WIDTH 1
    connect \Y \dret_insn_o
    connect \S $procmux$9053_CMP
    connect \B $dret_insn_o$74
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9049_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$9049_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9048
    parameter \WIDTH 1
    connect \Y \ecall_insn_o
    connect \S $procmux$9049_CMP
    connect \B $ecall_insn_o$75
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9045_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$9045_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9044
    parameter \WIDTH 1
    connect \Y \wfi_insn_o
    connect \S $procmux$9045_CMP
    connect \B $procmux$8352_Y
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:236.19-247.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9041_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$9041_CMP
    connect \B 7'1101111
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:249.20-265.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9039_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$9039_CMP
    connect \B 7'1100111
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9037_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$9037_CMP
    connect \B 7'0001111
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$9036
    parameter \WIDTH 1
    parameter \S_WIDTH 3
    connect \Y $jump_set_o$89
    connect \S { $procmux$9041_CMP $procmux$9039_CMP $procmux$9037_CMP }
    connect \B { $jump_set_o$11 $jump_set_o$13 $jump_set_o$52 }
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9032_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$9032_CMP
    connect \B 7'0001111
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9031
    parameter \WIDTH 1
    connect \Y \icache_inval_o
    connect \S $procmux$9032_CMP
    connect \B $icache_inval_o$53
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9027_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$9027_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9026
    parameter \WIDTH 1
    connect \Y \rf_wdata_sel_o
    connect \S $procmux$9027_CMP
    connect \B $procmux$8345_Y
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:249.20-265.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9023_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$9023_CMP
    connect \B 7'1100111
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:267.22-282.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9021_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$9021_CMP
    connect \B 7'1100011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:288.21-305.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9019_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$9019_CMP
    connect \B 7'0100011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:307.20-329.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9017_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$9017_CMP
    connect \B 7'0000011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:343.22-436.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9015_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$9015_CMP
    connect \B 7'0010011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:438.18-539.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9013_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$9013_CMP
    connect \B 7'0110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9011_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$9011_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$9010
    parameter \WIDTH 1
    parameter \S_WIDTH 7
    connect \Y \rf_ren_a_o
    connect \S { $procmux$9023_CMP $procmux$9021_CMP $procmux$9019_CMP $procmux$9017_CMP $procmux$9015_CMP $procmux$9013_CMP $procmux$9011_CMP }
    connect \B { 6'111111 $procmux$8338_Y }
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:267.22-282.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9007_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$9007_CMP
    connect \B 7'1100011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:288.21-305.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9005_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$9005_CMP
    connect \B 7'0100011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:438.18-539.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9003_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$9003_CMP
    connect \B 7'0110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:438.18-539.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$9002
    parameter \WIDTH 1
    parameter \S_WIDTH 3
    connect \Y \rf_ren_b_o
    connect \S { $procmux$9007_CMP $procmux$9005_CMP $procmux$9003_CMP }
    connect \B 3'111
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:438.18-539.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8997_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8997_CMP
    connect \B 7'0110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:438.18-539.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8996
    parameter \WIDTH 2
    connect \Y \multdiv_operator_o
    connect \S $procmux$8997_CMP
    connect \B $multdiv_operator_o$47
    connect \A 2'00
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:438.18-539.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8991_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8991_CMP
    connect \B 7'0110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:438.18-539.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8990
    parameter \WIDTH 2
    connect \Y \multdiv_signed_mode_o
    connect \S $procmux$8991_CMP
    connect \B $multdiv_signed_mode_o$48
    connect \A 2'00
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8985_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8985_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8984
    parameter \WIDTH 1
    connect \Y $csr_access_o$96
    connect \S $procmux$8985_CMP
    connect \B $csr_access_o$79
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:288.21-305.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8981_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8981_CMP
    connect \B 7'0100011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:307.20-329.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8979_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8979_CMP
    connect \B 7'0000011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:307.20-329.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$8978
    parameter \WIDTH 1
    parameter \S_WIDTH 2
    connect \Y $data_req_o$97
    connect \S { $procmux$8981_CMP $procmux$8979_CMP }
    connect \B 2'11
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:288.21-305.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8969_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8969_CMP
    connect \B 7'0100011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:288.21-305.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8968
    parameter \WIDTH 1
    connect \Y $data_we_o$98
    connect \S $procmux$8969_CMP
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:288.21-305.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8958_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8958_CMP
    connect \B 7'0100011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:307.20-329.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8956_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8956_CMP
    connect \B 7'0000011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:307.20-329.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$8955
    parameter \WIDTH 2
    parameter \S_WIDTH 2
    connect \Y \data_type_o
    connect \S { $procmux$8958_CMP $procmux$8956_CMP }
    connect \B { $data_type_o$19 $data_type_o$23 }
    connect \A 2'00
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:307.20-329.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8946_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8946_CMP
    connect \B 7'0000011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:307.20-329.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8945
    parameter \WIDTH 1
    connect \Y \data_sign_extension_o
    connect \S $procmux$8946_CMP
    connect \B $21y
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:236.19-247.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8936_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8936_CMP
    connect \B 7'1101111
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:249.20-265.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8934_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8934_CMP
    connect \B 7'1100111
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8932_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8932_CMP
    connect \B 7'0001111
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$8931
    parameter \WIDTH 1
    parameter \S_WIDTH 3
    connect \Y $jump_in_dec_o$101
    connect \S { $procmux$8936_CMP $procmux$8934_CMP $procmux$8932_CMP }
    connect \B { 2'11 $jump_in_dec_o$54 }
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:267.22-282.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8927_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8927_CMP
    connect \B 7'1100011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:267.22-282.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8926
    parameter \WIDTH 1
    connect \Y $branch_in_dec_o$102
    connect \S $procmux$8927_CMP
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:236.19-247.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8915_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8915_CMP
    connect \B 7'1101111
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:249.20-265.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8914_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8914_CMP
    connect \B 7'1100111
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:267.22-282.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8912_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8912_CMP
    connect \B 7'1100011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:288.21-305.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8910_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8910_CMP
    connect \B 7'0100011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:307.20-329.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8908_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8908_CMP
    connect \B 7'0000011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:336.9-336.33|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8906_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8906_CMP
    connect \B 7'0110111
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:340.9-340.33|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8905_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8905_CMP
    connect \B 7'0010111
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:343.22-436.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8904_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8904_CMP
    connect \B 7'0010011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:438.18-539.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8902_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8902_CMP
    connect \B 7'0110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8900_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8900_CMP
    connect \B 7'0001111
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8898_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8898_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$8897
    parameter \WIDTH 1
    parameter \S_WIDTH 11
    connect \Y $illegal_insn$103
    connect \S { $procmux$8915_CMP $procmux$8914_CMP $procmux$8912_CMP $procmux$8910_CMP $procmux$8908_CMP $procmux$8906_CMP $procmux$8905_CMP $procmux$8904_CMP $procmux$8902_CMP $procmux$8900_CMP $procmux$8898_CMP }
    connect \B { 1'0 $illegal_insn$16 $illegal_insn$17 $illegal_insn$20 $illegal_insn$24 2'00 $illegal_insn$42 $illegal_insn$49 $illegal_insn$55 $illegal_insn$80 }
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:236.19-247.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8890_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8890_CMP
    connect \B 7'1101111
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:249.20-265.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8888_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8888_CMP
    connect \B 7'1100111
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:336.9-336.33|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8886_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8886_CMP
    connect \B 7'0110111
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:340.9-340.33|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8885_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8885_CMP
    connect \B 7'0010111
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:343.22-436.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8884_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8884_CMP
    connect \B 7'0010011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:438.18-539.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8882_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8882_CMP
    connect \B 7'0110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8880_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8880_CMP
    connect \B 7'0001111
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8878_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8878_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$8877
    parameter \WIDTH 1
    parameter \S_WIDTH 8
    connect \Y $procmux$8877_Y
    connect \S { $procmux$8890_CMP $procmux$8888_CMP $procmux$8886_CMP $procmux$8885_CMP $procmux$8884_CMP $procmux$8882_CMP $procmux$8880_CMP $procmux$8878_CMP }
    connect \B { $procmux$8853_Y $procmux$8822_Y 4'1111 $procmux$8406_Y $procmux$8317_Y }
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8874_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8874_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8873
    parameter \WIDTH 2
    connect \Y \csr_op
    connect \S $procmux$8874_CMP
    connect \B $csr_op$83
    connect \A 2'00
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:236.19-247.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8870_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8870_CMP
    connect \B 7'1101111
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:236.19-247.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8869
    parameter \WIDTH 1
    connect \Y $jump_set_o$11
    connect \S $procmux$8870_CMP
    connect \B $procmux$8867_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:239.34-243.12|designs/src/ibex_sv/ibex_decoder.sv:239.9-246.12"
  attribute \full_case 1
  cell $mux $procmux$8867
    parameter \WIDTH 1
    connect \Y $procmux$8867_Y
    connect \S \instr_first_cycle_i
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:236.19-247.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8854_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8854_CMP
    connect \B 7'1101111
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:236.19-247.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8853
    parameter \WIDTH 1
    connect \Y $procmux$8853_Y
    connect \S $procmux$8854_CMP
    connect \B $procmux$8851_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:239.34-243.12|designs/src/ibex_sv/ibex_decoder.sv:239.9-246.12"
  attribute \full_case 1
  cell $mux $procmux$8851
    parameter \WIDTH 1
    connect \Y $procmux$8851_Y
    connect \S \instr_first_cycle_i
    connect \B 1'0
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:249.20-265.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8838_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8838_CMP
    connect \B 7'1100111
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:249.20-265.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8837
    parameter \WIDTH 1
    connect \Y $jump_set_o$13
    connect \S $procmux$8838_CMP
    connect \B $procmux$8835_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:252.34-256.12|designs/src/ibex_sv/ibex_decoder.sv:252.9-259.12"
  attribute \full_case 1
  cell $mux $procmux$8835
    parameter \WIDTH 1
    connect \Y $procmux$8835_Y
    connect \S \instr_first_cycle_i
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:249.20-265.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8823_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8823_CMP
    connect \B 7'1100111
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:249.20-265.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8822
    parameter \WIDTH 1
    connect \Y $procmux$8822_Y
    connect \S $procmux$8823_CMP
    connect \B $procmux$8820_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:252.34-256.12|designs/src/ibex_sv/ibex_decoder.sv:252.9-259.12"
  attribute \full_case 1
  cell $mux $procmux$8820
    parameter \WIDTH 1
    connect \Y $procmux$8820_Y
    connect \S \instr_first_cycle_i
    connect \B 1'0
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:249.20-265.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8808_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8808_CMP
    connect \B 7'1100111
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:249.20-265.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8807
    parameter \WIDTH 1
    connect \Y $illegal_insn$16
    connect \S $procmux$8808_CMP
    connect \B $procmux$8805_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:261.11-261.31|designs/src/ibex_sv/ibex_decoder.sv:260.9-262.12"
  cell $mux $procmux$8805
    parameter \WIDTH 1
    connect \Y $procmux$8805_Y
    connect \S $15y
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:267.22-282.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8793_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8793_CMP
    connect \B 7'1100011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:267.22-282.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8792
    parameter \WIDTH 1
    connect \Y $illegal_insn$17
    connect \S $procmux$8793_CMP
    connect \B $procmux$8790_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:276.20-276.40|designs/src/ibex_sv/ibex_decoder.sv:270.9-278.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8791_CMP5
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$8791_CMP [5]
    connect \B 3'111
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:276.20-276.40|designs/src/ibex_sv/ibex_decoder.sv:270.9-278.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8791_CMP4
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$8791_CMP [4]
    connect \B 3'110
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:276.20-276.40|designs/src/ibex_sv/ibex_decoder.sv:270.9-278.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8791_CMP3
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$8791_CMP [3]
    connect \B 3'101
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:276.20-276.40|designs/src/ibex_sv/ibex_decoder.sv:270.9-278.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8791_CMP2
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$8791_CMP [2]
    connect \B 3'100
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:276.20-276.40|designs/src/ibex_sv/ibex_decoder.sv:270.9-278.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8791_CMP1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$8791_CMP [1]
    connect \B 3'001
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:276.20-276.40|designs/src/ibex_sv/ibex_decoder.sv:270.9-278.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$8791_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$8791_CMP [0]
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:276.20-276.40|designs/src/ibex_sv/ibex_decoder.sv:270.9-278.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $reduce_or $procmux$8791_ANY
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$8791_CTRL
    connect \A $procmux$8791_CMP
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:276.20-276.40|designs/src/ibex_sv/ibex_decoder.sv:270.9-278.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8790
    parameter \WIDTH 1
    connect \Y $procmux$8790_Y
    connect \S $procmux$8791_CTRL
    connect \B 1'0
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:288.21-305.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8779_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8779_CMP
    connect \B 7'0100011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:288.21-305.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8778
    parameter \WIDTH 1
    connect \Y $illegal_insn$18
    connect \S $procmux$8779_CMP
    connect \B $procmux$8776_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:295.11-295.31|designs/src/ibex_sv/ibex_decoder.sv:294.9-296.12"
  cell $mux $procmux$8776
    parameter \WIDTH 1
    connect \Y $procmux$8776_Y
    connect \S \instr_rdata_i [14]
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:288.21-305.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8767_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8767_CMP
    connect \B 7'0100011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:288.21-305.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8766
    parameter \WIDTH 2
    connect \Y $data_type_o$19
    connect \S $procmux$8767_CMP
    connect \B $procmux$8763_Y
    connect \A 2'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:300.20-300.41|designs/src/ibex_sv/ibex_decoder.sv:299.9-304.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$8765_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$8765_CMP
    connect \A \instr_rdata_i [13:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:301.20-301.41|designs/src/ibex_sv/ibex_decoder.sv:299.9-304.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8764_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$8764_CMP
    connect \B 2'01
    connect \A \instr_rdata_i [13:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:301.20-301.41|designs/src/ibex_sv/ibex_decoder.sv:299.9-304.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$8763
    parameter \WIDTH 2
    parameter \S_WIDTH 2
    connect \Y $procmux$8763_Y
    connect \S { $procmux$8765_CMP $procmux$8764_CMP }
    connect \B 4'1001
    connect \A 2'00
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:288.21-305.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8751_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8751_CMP
    connect \B 7'0100011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:288.21-305.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8750
    parameter \WIDTH 1
    connect \Y $illegal_insn$20
    connect \S $procmux$8751_CMP
    connect \B $procmux$8746_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:300.20-300.41|designs/src/ibex_sv/ibex_decoder.sv:299.9-304.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$8749_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$8749_CMP
    connect \A \instr_rdata_i [13:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:301.20-301.41|designs/src/ibex_sv/ibex_decoder.sv:299.9-304.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8748_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$8748_CMP
    connect \B 2'01
    connect \A \instr_rdata_i [13:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:302.20-302.41|designs/src/ibex_sv/ibex_decoder.sv:299.9-304.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8747_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$8747_CMP
    connect \B 2'10
    connect \A \instr_rdata_i [13:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:302.20-302.41|designs/src/ibex_sv/ibex_decoder.sv:299.9-304.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$8746
    parameter \WIDTH 1
    parameter \S_WIDTH 3
    connect \Y $procmux$8746_Y
    connect \S { $procmux$8749_CMP $procmux$8748_CMP $procmux$8747_CMP }
    connect \B { $illegal_insn$18 $illegal_insn$18 $illegal_insn$18 }
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:307.20-329.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8735_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8735_CMP
    connect \B 7'0000011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:307.20-329.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8734
    parameter \WIDTH 2
    connect \Y $data_type_o$23
    connect \S $procmux$8735_CMP
    connect \B $procmux$8731_Y
    connect \A 2'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:317.18-317.38|designs/src/ibex_sv/ibex_decoder.sv:316.9-328.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$8733_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$8733_CMP
    connect \A \instr_rdata_i [13:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:318.18-318.38|designs/src/ibex_sv/ibex_decoder.sv:316.9-328.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8732_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$8732_CMP
    connect \B 2'01
    connect \A \instr_rdata_i [13:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:318.18-318.38|designs/src/ibex_sv/ibex_decoder.sv:316.9-328.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$8731
    parameter \WIDTH 2
    parameter \S_WIDTH 2
    connect \Y $procmux$8731_Y
    connect \S { $procmux$8733_CMP $procmux$8732_CMP }
    connect \B 4'1001
    connect \A 2'00
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:307.20-329.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8720_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8720_CMP
    connect \B 7'0000011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:307.20-329.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8719
    parameter \WIDTH 1
    connect \Y $illegal_insn$24
    connect \S $procmux$8720_CMP
    connect \B $procmux$8715_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:317.18-317.38|designs/src/ibex_sv/ibex_decoder.sv:316.9-328.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$8718_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$8718_CMP
    connect \A \instr_rdata_i [13:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:318.18-318.38|designs/src/ibex_sv/ibex_decoder.sv:316.9-328.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8717_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$8717_CMP
    connect \B 2'01
    connect \A \instr_rdata_i [13:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:319.18-324.14|designs/src/ibex_sv/ibex_decoder.sv:316.9-328.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8716_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$8716_CMP
    connect \B 2'10
    connect \A \instr_rdata_i [13:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:319.18-324.14|designs/src/ibex_sv/ibex_decoder.sv:316.9-328.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$8715
    parameter \WIDTH 1
    parameter \S_WIDTH 3
    connect \Y $procmux$8715_Y
    connect \S { $procmux$8718_CMP $procmux$8717_CMP $procmux$8716_CMP }
    connect \B { 2'00 $illegal_insn$22 }
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:307.20-329.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8705_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8705_CMP
    connect \B 7'0000011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:307.20-329.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8704
    parameter \WIDTH 1
    connect \Y $illegal_insn$22
    connect \S $procmux$8705_CMP
    connect \B $procmux$8702_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:319.18-324.14|designs/src/ibex_sv/ibex_decoder.sv:316.9-328.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8703_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$8703_CMP
    connect \B 2'10
    connect \A \instr_rdata_i [13:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:319.18-324.14|designs/src/ibex_sv/ibex_decoder.sv:316.9-328.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8702
    parameter \WIDTH 1
    connect \Y $procmux$8702_Y
    connect \S $procmux$8703_CMP
    connect \B $procmux$8700_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:322.15-322.35|designs/src/ibex_sv/ibex_decoder.sv:321.13-323.16"
  cell $mux $procmux$8700
    parameter \WIDTH 1
    connect \Y $procmux$8700_Y
    connect \S \instr_rdata_i [14]
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:343.22-436.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8691_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8691_CMP
    connect \B 7'0010011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:343.22-436.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8690
    parameter \WIDTH 1
    connect \Y $illegal_insn$42
    connect \S $procmux$8691_CMP
    connect \B $procmux$8685_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:353.19-353.39|designs/src/ibex_sv/ibex_decoder.sv:347.9-435.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8689_CMP5
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$8689_CMP [5]
    connect \B 3'111
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:353.19-353.39|designs/src/ibex_sv/ibex_decoder.sv:347.9-435.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8689_CMP4
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$8689_CMP [4]
    connect \B 3'110
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:353.19-353.39|designs/src/ibex_sv/ibex_decoder.sv:347.9-435.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8689_CMP3
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$8689_CMP [3]
    connect \B 3'100
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:353.19-353.39|designs/src/ibex_sv/ibex_decoder.sv:347.9-435.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8689_CMP2
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$8689_CMP [2]
    connect \B 3'011
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:353.19-353.39|designs/src/ibex_sv/ibex_decoder.sv:347.9-435.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8689_CMP1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$8689_CMP [1]
    connect \B 3'010
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:353.19-353.39|designs/src/ibex_sv/ibex_decoder.sv:347.9-435.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$8689_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$8689_CMP [0]
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:353.19-353.39|designs/src/ibex_sv/ibex_decoder.sv:347.9-435.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $reduce_or $procmux$8689_ANY
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$8689_CTRL
    connect \A $procmux$8689_CMP
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:356.13-385.20|designs/src/ibex_sv/ibex_decoder.sv:347.9-435.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8688_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$8688_CMP
    connect \B 3'001
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:389.13-431.16|designs/src/ibex_sv/ibex_decoder.sv:347.9-435.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8686_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$8686_CMP
    connect \B 3'101
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:389.13-431.16|designs/src/ibex_sv/ibex_decoder.sv:347.9-435.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$8685
    parameter \WIDTH 1
    parameter \S_WIDTH 3
    connect \Y $procmux$8685_Y
    connect \S { $procmux$8689_CTRL $procmux$8688_CMP $procmux$8686_CMP }
    connect \B { 1'0 $illegal_insn$30 $illegal_insn$41 }
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:343.22-436.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8679_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8679_CMP
    connect \B 7'0010011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:343.22-436.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8678
    parameter \WIDTH 1
    connect \Y $illegal_insn$30
    connect \S $procmux$8679_CMP
    connect \B $procmux$8676_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:356.13-385.20|designs/src/ibex_sv/ibex_decoder.sv:347.9-435.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8677_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$8677_CMP
    connect \B 3'001
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:356.13-385.20|designs/src/ibex_sv/ibex_decoder.sv:347.9-435.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8676
    parameter \WIDTH 1
    connect \Y $procmux$8676_Y
    connect \S $procmux$8677_CMP
    connect \B $procmux$8671_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:357.26-357.79|designs/src/ibex_sv/ibex_decoder.sv:356.13-385.20"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$8675_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $procmux$8675_CMP
    connect \A \instr_rdata_i [31:27]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:362.26-366.18|designs/src/ibex_sv/ibex_decoder.sv:356.13-385.20"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8674_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $procmux$8674_CMP
    connect \B 5'00001
    connect \A \instr_rdata_i [31:27]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:368.17-382.24|designs/src/ibex_sv/ibex_decoder.sv:356.13-385.20"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8672_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $procmux$8672_CMP
    connect \B 5'01100
    connect \A \instr_rdata_i [31:27]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:368.17-382.24|designs/src/ibex_sv/ibex_decoder.sv:356.13-385.20"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$8671
    parameter \WIDTH 1
    parameter \S_WIDTH 3
    connect \Y $procmux$8671_Y
    connect \S { $procmux$8675_CMP $procmux$8674_CMP $procmux$8672_CMP }
    connect \B { $26y $illegal_insn$28 $illegal_insn$29 }
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:343.22-436.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8663_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8663_CMP
    connect \B 7'0010011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:343.22-436.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8662
    parameter \WIDTH 1
    connect \Y $illegal_insn$28
    connect \S $procmux$8663_CMP
    connect \B $procmux$8660_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:356.13-385.20|designs/src/ibex_sv/ibex_decoder.sv:347.9-435.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8661_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$8661_CMP
    connect \B 3'001
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:356.13-385.20|designs/src/ibex_sv/ibex_decoder.sv:347.9-435.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8660
    parameter \WIDTH 1
    connect \Y $procmux$8660_Y
    connect \S $procmux$8661_CMP
    connect \B $procmux$8658_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:362.26-366.18|designs/src/ibex_sv/ibex_decoder.sv:356.13-385.20"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8659_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $procmux$8659_CMP
    connect \B 5'00001
    connect \A \instr_rdata_i [31:27]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:362.26-366.18|designs/src/ibex_sv/ibex_decoder.sv:356.13-385.20"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8658
    parameter \WIDTH 1
    connect \Y $procmux$8658_Y
    connect \S $procmux$8659_CMP
    connect \B 1'1
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:343.22-436.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8648_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8648_CMP
    connect \B 7'0010011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:343.22-436.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8647
    parameter \WIDTH 1
    connect \Y $illegal_insn$29
    connect \S $procmux$8648_CMP
    connect \B $procmux$8645_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:356.13-385.20|designs/src/ibex_sv/ibex_decoder.sv:347.9-435.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8646_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$8646_CMP
    connect \B 3'001
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:356.13-385.20|designs/src/ibex_sv/ibex_decoder.sv:347.9-435.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8645
    parameter \WIDTH 1
    connect \Y $procmux$8645_Y
    connect \S $procmux$8646_CMP
    connect \B $procmux$8643_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:368.17-382.24|designs/src/ibex_sv/ibex_decoder.sv:356.13-385.20"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8644_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $procmux$8644_CMP
    connect \B 5'01100
    connect \A \instr_rdata_i [31:27]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:368.17-382.24|designs/src/ibex_sv/ibex_decoder.sv:356.13-385.20"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8643
    parameter \WIDTH 1
    connect \Y $procmux$8643_Y
    connect \S $procmux$8644_CMP
    connect \B $procmux$8641_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:368.17-382.24"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$8642_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$8642_CMP
    connect \A \instr_rdata_i [26:25]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:368.17-382.24"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8641
    parameter \WIDTH 1
    connect \Y $procmux$8641_Y
    connect \S $procmux$8642_CMP
    connect \B $auto$proc_rom.cc:154:do_switch$5470
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:343.22-436.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8633_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8633_CMP
    connect \B 7'0010011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:343.22-436.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8632
    parameter \WIDTH 1
    connect \Y $illegal_insn$41
    connect \S $procmux$8633_CMP
    connect \B $procmux$8630_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:389.13-431.16|designs/src/ibex_sv/ibex_decoder.sv:347.9-435.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8631_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$8631_CMP
    connect \B 3'101
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:389.13-431.16|designs/src/ibex_sv/ibex_decoder.sv:347.9-435.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8630
    parameter \WIDTH 1
    connect \Y $procmux$8630_Y
    connect \S $procmux$8631_CMP
    connect \B $procmux$8628_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:390.15-390.65|designs/src/ibex_sv/ibex_decoder.sv:389.13-431.16"
  attribute \full_case 1
  cell $mux $procmux$8628
    parameter \WIDTH 1
    connect \Y $procmux$8628_Y
    connect \S \instr_rdata_i [26]
    connect \B 1'1
    connect \A $illegal_insn$40
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:343.22-436.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8621_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8621_CMP
    connect \B 7'0010011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:343.22-436.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8620
    parameter \WIDTH 1
    connect \Y $illegal_insn$40
    connect \S $procmux$8621_CMP
    connect \B $procmux$8618_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:389.13-431.16|designs/src/ibex_sv/ibex_decoder.sv:347.9-435.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8619_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$8619_CMP
    connect \B 3'101
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:389.13-431.16|designs/src/ibex_sv/ibex_decoder.sv:347.9-435.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8618
    parameter \WIDTH 1
    connect \Y $procmux$8618_Y
    connect \S $procmux$8619_CMP
    connect \B $procmux$8616_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:390.15-390.65|designs/src/ibex_sv/ibex_decoder.sv:389.13-431.16"
  attribute \full_case 1
  cell $mux $procmux$8616
    parameter \WIDTH 1
    connect \Y $procmux$8616_Y
    connect \S \instr_rdata_i [26]
    connect \B 1'x
    connect \A $procmux$8608_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:394.28-394.81|designs/src/ibex_sv/ibex_decoder.sv:392.15-430.22"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8614_CMP1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $procmux$8614_CMP [1]
    connect \B 5'01000
    connect \A \instr_rdata_i [31:27]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:394.28-394.81|designs/src/ibex_sv/ibex_decoder.sv:392.15-430.22"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$8614_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $procmux$8614_CMP [0]
    connect \A \instr_rdata_i [31:27]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:394.28-394.81|designs/src/ibex_sv/ibex_decoder.sv:392.15-430.22"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $reduce_or $procmux$8614_ANY
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$8614_CTRL
    connect \A $procmux$8614_CMP
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:401.19-410.22|designs/src/ibex_sv/ibex_decoder.sv:392.15-430.22"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8613_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $procmux$8613_CMP
    connect \B 5'01101
    connect \A \instr_rdata_i [31:27]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:413.19-419.22|designs/src/ibex_sv/ibex_decoder.sv:392.15-430.22"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8611_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $procmux$8611_CMP
    connect \B 5'00101
    connect \A \instr_rdata_i [31:27]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:422.19-426.22|designs/src/ibex_sv/ibex_decoder.sv:392.15-430.22"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8609_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $procmux$8609_CMP
    connect \B 5'00001
    connect \A \instr_rdata_i [31:27]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:422.19-426.22|designs/src/ibex_sv/ibex_decoder.sv:392.15-430.22"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$8608
    parameter \WIDTH 1
    parameter \S_WIDTH 4
    connect \Y $procmux$8608_Y
    connect \S { $procmux$8614_CTRL $procmux$8613_CMP $procmux$8611_CMP $procmux$8609_CMP }
    connect \B { $32y $illegal_insn$34 $illegal_insn$37 $illegal_insn$39 }
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:343.22-436.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8601_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8601_CMP
    connect \B 7'0010011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:343.22-436.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8600
    parameter \WIDTH 1
    connect \Y $illegal_insn$33
    connect \S $procmux$8601_CMP
    connect \B $procmux$8598_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:389.13-431.16|designs/src/ibex_sv/ibex_decoder.sv:347.9-435.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8599_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$8599_CMP
    connect \B 3'101
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:389.13-431.16|designs/src/ibex_sv/ibex_decoder.sv:347.9-435.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8598
    parameter \WIDTH 1
    connect \Y $procmux$8598_Y
    connect \S $procmux$8599_CMP
    connect \B $procmux$8596_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:390.15-390.65|designs/src/ibex_sv/ibex_decoder.sv:389.13-431.16"
  attribute \full_case 1
  cell $mux $procmux$8596
    parameter \WIDTH 1
    connect \Y $procmux$8596_Y
    connect \S \instr_rdata_i [26]
    connect \B 1'x
    connect \A $procmux$8593_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:401.19-410.22|designs/src/ibex_sv/ibex_decoder.sv:392.15-430.22"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8594_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $procmux$8594_CMP
    connect \B 5'01101
    connect \A \instr_rdata_i [31:27]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:401.19-410.22|designs/src/ibex_sv/ibex_decoder.sv:392.15-430.22"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8593
    parameter \WIDTH 1
    connect \Y $procmux$8593_Y
    connect \S $procmux$8594_CMP
    connect \B 1'1
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:343.22-436.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8583_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8583_CMP
    connect \B 7'0010011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:343.22-436.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8582
    parameter \WIDTH 1
    connect \Y $illegal_insn$34
    connect \S $procmux$8583_CMP
    connect \B $procmux$8580_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:389.13-431.16|designs/src/ibex_sv/ibex_decoder.sv:347.9-435.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8581_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$8581_CMP
    connect \B 3'101
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:389.13-431.16|designs/src/ibex_sv/ibex_decoder.sv:347.9-435.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8580
    parameter \WIDTH 1
    connect \Y $procmux$8580_Y
    connect \S $procmux$8581_CMP
    connect \B $procmux$8578_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:390.15-390.65|designs/src/ibex_sv/ibex_decoder.sv:389.13-431.16"
  attribute \full_case 1
  cell $mux $procmux$8578
    parameter \WIDTH 1
    connect \Y $procmux$8578_Y
    connect \S \instr_rdata_i [26]
    connect \B 1'x
    connect \A $procmux$8575_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:401.19-410.22|designs/src/ibex_sv/ibex_decoder.sv:392.15-430.22"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8576_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $procmux$8576_CMP
    connect \B 5'01101
    connect \A \instr_rdata_i [31:27]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:401.19-410.22|designs/src/ibex_sv/ibex_decoder.sv:392.15-430.22"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8575
    parameter \WIDTH 1
    connect \Y $procmux$8575_Y
    connect \S $procmux$8576_CMP
    connect \B $illegal_insn$33
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:343.22-436.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8566_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8566_CMP
    connect \B 7'0010011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:343.22-436.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8565
    parameter \WIDTH 1
    connect \Y $illegal_insn$36
    connect \S $procmux$8566_CMP
    connect \B $procmux$8563_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:389.13-431.16|designs/src/ibex_sv/ibex_decoder.sv:347.9-435.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8564_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$8564_CMP
    connect \B 3'101
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:389.13-431.16|designs/src/ibex_sv/ibex_decoder.sv:347.9-435.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8563
    parameter \WIDTH 1
    connect \Y $procmux$8563_Y
    connect \S $procmux$8564_CMP
    connect \B $procmux$8561_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:390.15-390.65|designs/src/ibex_sv/ibex_decoder.sv:389.13-431.16"
  attribute \full_case 1
  cell $mux $procmux$8561
    parameter \WIDTH 1
    connect \Y $procmux$8561_Y
    connect \S \instr_rdata_i [26]
    connect \B 1'x
    connect \A $procmux$8558_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:413.19-419.22|designs/src/ibex_sv/ibex_decoder.sv:392.15-430.22"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8559_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $procmux$8559_CMP
    connect \B 5'00101
    connect \A \instr_rdata_i [31:27]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:413.19-419.22|designs/src/ibex_sv/ibex_decoder.sv:392.15-430.22"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8558
    parameter \WIDTH 1
    connect \Y $procmux$8558_Y
    connect \S $procmux$8559_CMP
    connect \B 1'1
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:343.22-436.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8549_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8549_CMP
    connect \B 7'0010011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:343.22-436.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8548
    parameter \WIDTH 1
    connect \Y $illegal_insn$37
    connect \S $procmux$8549_CMP
    connect \B $procmux$8546_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:389.13-431.16|designs/src/ibex_sv/ibex_decoder.sv:347.9-435.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8547_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$8547_CMP
    connect \B 3'101
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:389.13-431.16|designs/src/ibex_sv/ibex_decoder.sv:347.9-435.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8546
    parameter \WIDTH 1
    connect \Y $procmux$8546_Y
    connect \S $procmux$8547_CMP
    connect \B $procmux$8544_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:390.15-390.65|designs/src/ibex_sv/ibex_decoder.sv:389.13-431.16"
  attribute \full_case 1
  cell $mux $procmux$8544
    parameter \WIDTH 1
    connect \Y $procmux$8544_Y
    connect \S \instr_rdata_i [26]
    connect \B 1'x
    connect \A $procmux$8541_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:413.19-419.22|designs/src/ibex_sv/ibex_decoder.sv:392.15-430.22"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8542_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $procmux$8542_CMP
    connect \B 5'00101
    connect \A \instr_rdata_i [31:27]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:413.19-419.22|designs/src/ibex_sv/ibex_decoder.sv:392.15-430.22"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8541
    parameter \WIDTH 1
    connect \Y $procmux$8541_Y
    connect \S $procmux$8542_CMP
    connect \B $illegal_insn$36
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:343.22-436.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8533_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8533_CMP
    connect \B 7'0010011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:343.22-436.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8532
    parameter \WIDTH 1
    connect \Y $illegal_insn$39
    connect \S $procmux$8533_CMP
    connect \B $procmux$8530_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:389.13-431.16|designs/src/ibex_sv/ibex_decoder.sv:347.9-435.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8531_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$8531_CMP
    connect \B 3'101
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:389.13-431.16|designs/src/ibex_sv/ibex_decoder.sv:347.9-435.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8530
    parameter \WIDTH 1
    connect \Y $procmux$8530_Y
    connect \S $procmux$8531_CMP
    connect \B $procmux$8528_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:390.15-390.65|designs/src/ibex_sv/ibex_decoder.sv:389.13-431.16"
  attribute \full_case 1
  cell $mux $procmux$8528
    parameter \WIDTH 1
    connect \Y $procmux$8528_Y
    connect \S \instr_rdata_i [26]
    connect \B 1'x
    connect \A $procmux$8525_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:422.19-426.22|designs/src/ibex_sv/ibex_decoder.sv:392.15-430.22"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8526_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $procmux$8526_CMP
    connect \B 5'00001
    connect \A \instr_rdata_i [31:27]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:422.19-426.22|designs/src/ibex_sv/ibex_decoder.sv:392.15-430.22"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8525
    parameter \WIDTH 1
    connect \Y $procmux$8525_Y
    connect \S $procmux$8526_CMP
    connect \B 1'1
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:438.18-539.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8517_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8517_CMP
    connect \B 7'0110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:438.18-539.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8516
    parameter \WIDTH 2
    connect \Y $multdiv_operator_o$47
    connect \S $procmux$8517_CMP
    connect \B $procmux$8514_Y
    connect \A 2'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:443.11-443.61|designs/src/ibex_sv/ibex_decoder.sv:442.9-538.12"
  attribute \full_case 1
  cell $mux $procmux$8514
    parameter \WIDTH 2
    connect \Y $procmux$8514_Y
    connect \S $43y
    connect \B 2'00
    connect \A $multdiv_operator_o$44
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:438.18-539.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8508_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8508_CMP
    connect \B 7'0110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:438.18-539.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8507
    parameter \WIDTH 2
    connect \Y $multdiv_signed_mode_o$48
    connect \S $procmux$8508_CMP
    connect \B $procmux$8505_Y
    connect \A 2'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:443.11-443.61|designs/src/ibex_sv/ibex_decoder.sv:442.9-538.12"
  attribute \full_case 1
  cell $mux $procmux$8505
    parameter \WIDTH 2
    connect \Y $procmux$8505_Y
    connect \S $43y
    connect \B 2'00
    connect \A $multdiv_signed_mode_o$45
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:438.18-539.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8499_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8499_CMP
    connect \B 7'0110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:438.18-539.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8498
    parameter \WIDTH 1
    connect \Y $illegal_insn$49
    connect \S $procmux$8499_CMP
    connect \B $procmux$8496_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:443.11-443.61|designs/src/ibex_sv/ibex_decoder.sv:442.9-538.12"
  attribute \full_case 1
  cell $mux $procmux$8496
    parameter \WIDTH 1
    connect \Y $procmux$8496_Y
    connect \S $43y
    connect \B 1'1
    connect \A $illegal_insn$46
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:438.18-539.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8490_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8490_CMP
    connect \B 7'0110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:438.18-539.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8489
    parameter \WIDTH 2
    connect \Y $multdiv_operator_o$44
    connect \S $procmux$8490_CMP
    connect \B $procmux$8487_Y
    connect \A 2'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:443.11-443.61|designs/src/ibex_sv/ibex_decoder.sv:442.9-538.12"
  attribute \full_case 1
  cell $mux $procmux$8487
    parameter \WIDTH 2
    connect \Y $procmux$8487_Y
    connect \S $43y
    connect \B 2'x
    connect \A $procmux$8478_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:499.36-503.16|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8485_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$8485_CMP
    connect \B 10'0000001001
    connect \A { \instr_rdata_i [31:25] \instr_rdata_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:504.36-508.16|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8484_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$8484_CMP
    connect \B 10'0000001010
    connect \A { \instr_rdata_i [31:25] \instr_rdata_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:509.36-513.16|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8483_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$8483_CMP
    connect \B 10'0000001011
    connect \A { \instr_rdata_i [31:25] \instr_rdata_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:514.36-518.16|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8482_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$8482_CMP
    connect \B 10'0000001100
    connect \A { \instr_rdata_i [31:25] \instr_rdata_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:519.36-523.16|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8481_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$8481_CMP
    connect \B 10'0000001101
    connect \A { \instr_rdata_i [31:25] \instr_rdata_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:524.36-528.16|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8480_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$8480_CMP
    connect \B 10'0000001110
    connect \A { \instr_rdata_i [31:25] \instr_rdata_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:529.36-533.16|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8479_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$8479_CMP
    connect \B 10'0000001111
    connect \A { \instr_rdata_i [31:25] \instr_rdata_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:529.36-533.16|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$8478
    parameter \WIDTH 2
    parameter \S_WIDTH 7
    connect \Y $procmux$8478_Y
    connect \S { $procmux$8485_CMP $procmux$8484_CMP $procmux$8483_CMP $procmux$8482_CMP $procmux$8481_CMP $procmux$8480_CMP $procmux$8479_CMP }
    connect \B 14'01010110101111
    connect \A 2'00
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:438.18-539.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8473_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8473_CMP
    connect \B 7'0110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:438.18-539.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8472
    parameter \WIDTH 2
    connect \Y $multdiv_signed_mode_o$45
    connect \S $procmux$8473_CMP
    connect \B $procmux$8470_Y
    connect \A 2'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:443.11-443.61|designs/src/ibex_sv/ibex_decoder.sv:442.9-538.12"
  attribute \full_case 1
  cell $mux $procmux$8470
    parameter \WIDTH 2
    connect \Y $procmux$8470_Y
    connect \S $43y
    connect \B 2'x
    connect \A $procmux$8464_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:499.36-503.16|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8468_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$8468_CMP
    connect \B 10'0000001001
    connect \A { \instr_rdata_i [31:25] \instr_rdata_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:504.36-508.16|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8467_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$8467_CMP
    connect \B 10'0000001010
    connect \A { \instr_rdata_i [31:25] \instr_rdata_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:514.36-518.16|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8466_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$8466_CMP
    connect \B 10'0000001100
    connect \A { \instr_rdata_i [31:25] \instr_rdata_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:524.36-528.16|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8465_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$8465_CMP
    connect \B 10'0000001110
    connect \A { \instr_rdata_i [31:25] \instr_rdata_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:524.36-528.16|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$8464
    parameter \WIDTH 2
    parameter \S_WIDTH 4
    connect \Y $procmux$8464_Y
    connect \S { $procmux$8468_CMP $procmux$8467_CMP $procmux$8466_CMP $procmux$8465_CMP }
    connect \B 8'11011111
    connect \A 2'00
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:438.18-539.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8458_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8458_CMP
    connect \B 7'0110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:438.18-539.10|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8457
    parameter \WIDTH 1
    connect \Y $illegal_insn$46
    connect \S $procmux$8458_CMP
    connect \B $procmux$8455_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:443.11-443.61|designs/src/ibex_sv/ibex_decoder.sv:442.9-538.12"
  attribute \full_case 1
  cell $mux $procmux$8455
    parameter \WIDTH 1
    connect \Y $procmux$8455_Y
    connect \S $43y
    connect \B 1'x
    connect \A $procmux$8444_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:456.36-456.56|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8453_CMP9
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$8453_CMP [9]
    connect \B 10'0100000101
    connect \A { \instr_rdata_i [31:25] \instr_rdata_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:456.36-456.56|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8453_CMP8
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$8453_CMP [8]
    connect \B 10'0000000101
    connect \A { \instr_rdata_i [31:25] \instr_rdata_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:456.36-456.56|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8453_CMP7
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$8453_CMP [7]
    connect \B 10'0000000001
    connect \A { \instr_rdata_i [31:25] \instr_rdata_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:456.36-456.56|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8453_CMP6
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$8453_CMP [6]
    connect \B 10'0000000111
    connect \A { \instr_rdata_i [31:25] \instr_rdata_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:456.36-456.56|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8453_CMP5
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$8453_CMP [5]
    connect \B 10'0000000110
    connect \A { \instr_rdata_i [31:25] \instr_rdata_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:456.36-456.56|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8453_CMP4
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$8453_CMP [4]
    connect \B 10'0000000100
    connect \A { \instr_rdata_i [31:25] \instr_rdata_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:456.36-456.56|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8453_CMP3
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$8453_CMP [3]
    connect \B 10'0000000011
    connect \A { \instr_rdata_i [31:25] \instr_rdata_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:456.36-456.56|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8453_CMP2
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$8453_CMP [2]
    connect \B 10'0000000010
    connect \A { \instr_rdata_i [31:25] \instr_rdata_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:456.36-456.56|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8453_CMP1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$8453_CMP [1]
    connect \B 10'0100000000
    connect \A { \instr_rdata_i [31:25] \instr_rdata_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:456.36-456.56|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$8453_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$8453_CMP [0]
    connect \A { \instr_rdata_i [31:25] \instr_rdata_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:456.36-456.56|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $reduce_or $procmux$8453_ANY
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$8453_CTRL
    connect \A $procmux$8453_CMP
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:494.36-498.16|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8452_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$8452_CMP
    connect \B 10'0000001000
    connect \A { \instr_rdata_i [31:25] \instr_rdata_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:499.36-503.16|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8451_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$8451_CMP
    connect \B 10'0000001001
    connect \A { \instr_rdata_i [31:25] \instr_rdata_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:504.36-508.16|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8450_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$8450_CMP
    connect \B 10'0000001010
    connect \A { \instr_rdata_i [31:25] \instr_rdata_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:509.36-513.16|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8449_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$8449_CMP
    connect \B 10'0000001011
    connect \A { \instr_rdata_i [31:25] \instr_rdata_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:514.36-518.16|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8448_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$8448_CMP
    connect \B 10'0000001100
    connect \A { \instr_rdata_i [31:25] \instr_rdata_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:519.36-523.16|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8447_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$8447_CMP
    connect \B 10'0000001101
    connect \A { \instr_rdata_i [31:25] \instr_rdata_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:524.36-528.16|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8446_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$8446_CMP
    connect \B 10'0000001110
    connect \A { \instr_rdata_i [31:25] \instr_rdata_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:529.36-533.16|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8445_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$8445_CMP
    connect \B 10'0000001111
    connect \A { \instr_rdata_i [31:25] \instr_rdata_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:529.36-533.16|designs/src/ibex_sv/ibex_decoder.sv:445.11-537.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$8444
    parameter \WIDTH 1
    parameter \S_WIDTH 9
    connect \Y $procmux$8444_Y
    connect \S { $procmux$8453_CTRL $procmux$8452_CMP $procmux$8451_CMP $procmux$8450_CMP $procmux$8449_CMP $procmux$8448_CMP $procmux$8447_CMP $procmux$8446_CMP $procmux$8445_CMP }
    connect \B 9'000000000
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8439_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8439_CMP
    connect \B 7'0001111
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8438
    parameter \WIDTH 1
    connect \Y $jump_set_o$52
    connect \S $procmux$8439_CMP
    connect \B $procmux$8436_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:551.19-564.14|designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8437_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$8437_CMP
    connect \B 3'001
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:551.19-564.14|designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8436
    parameter \WIDTH 1
    connect \Y $procmux$8436_Y
    connect \S $procmux$8437_CMP
    connect \B $jump_set_o$50
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8431_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8431_CMP
    connect \B 7'0001111
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8430
    parameter \WIDTH 1
    connect \Y $icache_inval_o$53
    connect \S $procmux$8431_CMP
    connect \B $procmux$8428_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:551.19-564.14|designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8429_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$8429_CMP
    connect \B 3'001
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:551.19-564.14|designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8428
    parameter \WIDTH 1
    connect \Y $procmux$8428_Y
    connect \S $procmux$8429_CMP
    connect \B $icache_inval_o$51
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8423_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8423_CMP
    connect \B 7'0001111
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8422
    parameter \WIDTH 1
    connect \Y $jump_in_dec_o$54
    connect \S $procmux$8423_CMP
    connect \B $procmux$8420_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:551.19-564.14|designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8421_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$8421_CMP
    connect \B 3'001
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:551.19-564.14|designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8420
    parameter \WIDTH 1
    connect \Y $procmux$8420_Y
    connect \S $procmux$8421_CMP
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8415_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8415_CMP
    connect \B 7'0001111
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8414
    parameter \WIDTH 1
    connect \Y $illegal_insn$55
    connect \S $procmux$8415_CMP
    connect \B $procmux$8411_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:549.13-549.36|designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$8413_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$8413_CMP
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:551.19-564.14|designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8412_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$8412_CMP
    connect \B 3'001
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:551.19-564.14|designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$8411
    parameter \WIDTH 1
    parameter \S_WIDTH 2
    connect \Y $procmux$8411_Y
    connect \S { $procmux$8413_CMP $procmux$8412_CMP }
    connect \B 2'00
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8407_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8407_CMP
    connect \B 7'0001111
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8406
    parameter \WIDTH 1
    connect \Y $procmux$8406_Y
    connect \S $procmux$8407_CMP
    connect \B 1'0
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8399_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8399_CMP
    connect \B 7'0001111
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8398
    parameter \WIDTH 1
    connect \Y $jump_set_o$50
    connect \S $procmux$8399_CMP
    connect \B $procmux$8396_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:551.19-564.14|designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8397_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$8397_CMP
    connect \B 3'001
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:551.19-564.14|designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8396
    parameter \WIDTH 1
    connect \Y $procmux$8396_Y
    connect \S $procmux$8397_CMP
    connect \B $procmux$8394_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:560.38-563.16|designs/src/ibex_sv/ibex_decoder.sv:560.13-563.16"
  cell $mux $procmux$8394
    parameter \WIDTH 1
    connect \Y $procmux$8394_Y
    connect \S \instr_first_cycle_i
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8390_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8390_CMP
    connect \B 7'0001111
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8389
    parameter \WIDTH 1
    connect \Y $icache_inval_o$51
    connect \S $procmux$8390_CMP
    connect \B $procmux$8387_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:551.19-564.14|designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8388_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$8388_CMP
    connect \B 3'001
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:551.19-564.14|designs/src/ibex_sv/ibex_decoder.sv:546.9-568.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8387
    parameter \WIDTH 1
    connect \Y $procmux$8387_Y
    connect \S $procmux$8388_CMP
    connect \B $procmux$8385_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:560.38-563.16|designs/src/ibex_sv/ibex_decoder.sv:560.13-563.16"
  cell $mux $procmux$8385
    parameter \WIDTH 1
    connect \Y $procmux$8385_Y
    connect \S \instr_first_cycle_i
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8381_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8381_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8380
    parameter \WIDTH 1
    connect \Y $ebrk_insn_o$72
    connect \S $procmux$8381_CMP
    connect \B $procmux$8378_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.37-600.12|designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12"
  attribute \full_case 1
  cell $mux $procmux$8378
    parameter \WIDTH 1
    connect \Y $procmux$8378_Y
    connect \S $57y
    connect \B $ebrk_insn_o$58
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8374_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8374_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8373
    parameter \WIDTH 1
    connect \Y $mret_insn_o$73
    connect \S $procmux$8374_CMP
    connect \B $procmux$8371_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.37-600.12|designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12"
  attribute \full_case 1
  cell $mux $procmux$8371
    parameter \WIDTH 1
    connect \Y $procmux$8371_Y
    connect \S $57y
    connect \B $mret_insn_o$59
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8367_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8367_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8366
    parameter \WIDTH 1
    connect \Y $dret_insn_o$74
    connect \S $procmux$8367_CMP
    connect \B $procmux$8364_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.37-600.12|designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12"
  attribute \full_case 1
  cell $mux $procmux$8364
    parameter \WIDTH 1
    connect \Y $procmux$8364_Y
    connect \S $57y
    connect \B $dret_insn_o$60
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8360_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8360_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8359
    parameter \WIDTH 1
    connect \Y $ecall_insn_o$75
    connect \S $procmux$8360_CMP
    connect \B $procmux$8357_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.37-600.12|designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12"
  attribute \full_case 1
  cell $mux $procmux$8357
    parameter \WIDTH 1
    connect \Y $procmux$8357_Y
    connect \S $57y
    connect \B $ecall_insn_o$61
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8353_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8353_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8352
    parameter \WIDTH 1
    connect \Y $procmux$8352_Y
    connect \S $procmux$8353_CMP
    connect \B $procmux$8350_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.37-600.12|designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12"
  attribute \full_case 1
  cell $mux $procmux$8350
    parameter \WIDTH 1
    connect \Y $procmux$8350_Y
    connect \S $57y
    connect \B $procmux$8257_Y
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8346_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8346_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8345
    parameter \WIDTH 1
    connect \Y $procmux$8345_Y
    connect \S $procmux$8346_CMP
    connect \B $procmux$8343_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.37-600.12|designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12"
  attribute \full_case 1
  cell $mux $procmux$8343
    parameter \WIDTH 1
    connect \Y $procmux$8343_Y
    connect \S $57y
    connect \B 1'0
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8339_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8339_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8338
    parameter \WIDTH 1
    connect \Y $procmux$8338_Y
    connect \S $procmux$8339_CMP
    connect \B $procmux$8336_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.37-600.12|designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12"
  attribute \full_case 1
  cell $mux $procmux$8336
    parameter \WIDTH 1
    connect \Y $procmux$8336_Y
    connect \S $57y
    connect \B 1'0
    connect \A $procmux$8218_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8332_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8332_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8331
    parameter \WIDTH 1
    connect \Y $csr_access_o$79
    connect \S $procmux$8332_CMP
    connect \B $procmux$8329_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.37-600.12|designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12"
  attribute \full_case 1
  cell $mux $procmux$8329
    parameter \WIDTH 1
    connect \Y $procmux$8329_Y
    connect \S $57y
    connect \B 1'0
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8318_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8318_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8317
    parameter \WIDTH 1
    connect \Y $procmux$8317_Y
    connect \S $procmux$8318_CMP
    connect \B $procmux$8315_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.37-600.12|designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12"
  attribute \full_case 1
  cell $mux $procmux$8315
    parameter \WIDTH 1
    connect \Y $procmux$8315_Y
    connect \S $57y
    connect \B 1'0
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8311_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8311_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8310
    parameter \WIDTH 2
    connect \Y $csr_op$83
    connect \S $procmux$8311_CMP
    connect \B $procmux$8308_Y
    connect \A 2'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.37-600.12|designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12"
  attribute \full_case 1
  cell $mux $procmux$8308
    parameter \WIDTH 2
    connect \Y $procmux$8308_Y
    connect \S $57y
    connect \B 2'00
    connect \A $csr_op$71
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8304_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8304_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8303
    parameter \WIDTH 1
    connect \Y $ebrk_insn_o$58
    connect \S $procmux$8304_CMP
    connect \B $procmux$8301_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.37-600.12|designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12"
  attribute \full_case 1
  cell $mux $procmux$8301
    parameter \WIDTH 1
    connect \Y $procmux$8301_Y
    connect \S $57y
    connect \B $procmux$8299_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:581.15-581.34|designs/src/ibex_sv/ibex_decoder.sv:574.11-594.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8300_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$8300_CMP
    connect \B 12'000000000001
    connect \A \instr_rdata_i [31:20]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:581.15-581.34|designs/src/ibex_sv/ibex_decoder.sv:574.11-594.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8299
    parameter \WIDTH 1
    connect \Y $procmux$8299_Y
    connect \S $procmux$8300_CMP
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8292_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8292_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8291
    parameter \WIDTH 1
    connect \Y $mret_insn_o$59
    connect \S $procmux$8292_CMP
    connect \B $procmux$8289_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.37-600.12|designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12"
  attribute \full_case 1
  cell $mux $procmux$8289
    parameter \WIDTH 1
    connect \Y $procmux$8289_Y
    connect \S $57y
    connect \B $procmux$8287_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:584.15-584.34|designs/src/ibex_sv/ibex_decoder.sv:574.11-594.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8288_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$8288_CMP
    connect \B 12'001100000010
    connect \A \instr_rdata_i [31:20]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:584.15-584.34|designs/src/ibex_sv/ibex_decoder.sv:574.11-594.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8287
    parameter \WIDTH 1
    connect \Y $procmux$8287_Y
    connect \S $procmux$8288_CMP
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8281_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8281_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8280
    parameter \WIDTH 1
    connect \Y $dret_insn_o$60
    connect \S $procmux$8281_CMP
    connect \B $procmux$8278_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.37-600.12|designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12"
  attribute \full_case 1
  cell $mux $procmux$8278
    parameter \WIDTH 1
    connect \Y $procmux$8278_Y
    connect \S $57y
    connect \B $procmux$8276_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:587.15-587.34|designs/src/ibex_sv/ibex_decoder.sv:574.11-594.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8277_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$8277_CMP
    connect \B 12'011110110010
    connect \A \instr_rdata_i [31:20]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:587.15-587.34|designs/src/ibex_sv/ibex_decoder.sv:574.11-594.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8276
    parameter \WIDTH 1
    connect \Y $procmux$8276_Y
    connect \S $procmux$8277_CMP
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8271_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8271_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8270
    parameter \WIDTH 1
    connect \Y $ecall_insn_o$61
    connect \S $procmux$8271_CMP
    connect \B $procmux$8268_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.37-600.12|designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12"
  attribute \full_case 1
  cell $mux $procmux$8268
    parameter \WIDTH 1
    connect \Y $procmux$8268_Y
    connect \S $57y
    connect \B $procmux$8266_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:577.15-577.35|designs/src/ibex_sv/ibex_decoder.sv:574.11-594.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$8267_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$8267_CMP
    connect \A \instr_rdata_i [31:20]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:577.15-577.35|designs/src/ibex_sv/ibex_decoder.sv:574.11-594.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8266
    parameter \WIDTH 1
    connect \Y $procmux$8266_Y
    connect \S $procmux$8267_CMP
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8258_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8258_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8257
    parameter \WIDTH 1
    connect \Y $procmux$8257_Y
    connect \S $procmux$8258_CMP
    connect \B $procmux$8255_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.37-600.12|designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12"
  attribute \full_case 1
  cell $mux $procmux$8255
    parameter \WIDTH 1
    connect \Y $procmux$8255_Y
    connect \S $57y
    connect \B $procmux$8253_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:590.15-590.33|designs/src/ibex_sv/ibex_decoder.sv:574.11-594.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8254_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$8254_CMP
    connect \B 12'000100000101
    connect \A \instr_rdata_i [31:20]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:590.15-590.33|designs/src/ibex_sv/ibex_decoder.sv:574.11-594.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8253
    parameter \WIDTH 1
    connect \Y $procmux$8253_Y
    connect \S $procmux$8254_CMP
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8249_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8249_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8248
    parameter \WIDTH 1
    connect \Y $illegal_insn$63
    connect \S $procmux$8249_CMP
    connect \B $procmux$8246_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.37-600.12|designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12"
  attribute \full_case 1
  cell $mux $procmux$8246
    parameter \WIDTH 1
    connect \Y $procmux$8246_Y
    connect \S $57y
    connect \B $procmux$8240_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:577.15-577.35|designs/src/ibex_sv/ibex_decoder.sv:574.11-594.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$8245_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$8245_CMP
    connect \A \instr_rdata_i [31:20]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:581.15-581.34|designs/src/ibex_sv/ibex_decoder.sv:574.11-594.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8244_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$8244_CMP
    connect \B 12'000000000001
    connect \A \instr_rdata_i [31:20]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:584.15-584.34|designs/src/ibex_sv/ibex_decoder.sv:574.11-594.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8243_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$8243_CMP
    connect \B 12'001100000010
    connect \A \instr_rdata_i [31:20]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:587.15-587.34|designs/src/ibex_sv/ibex_decoder.sv:574.11-594.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8242_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$8242_CMP
    connect \B 12'011110110010
    connect \A \instr_rdata_i [31:20]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:590.15-590.33|designs/src/ibex_sv/ibex_decoder.sv:574.11-594.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8241_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$8241_CMP
    connect \B 12'000100000101
    connect \A \instr_rdata_i [31:20]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:590.15-590.33|designs/src/ibex_sv/ibex_decoder.sv:574.11-594.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$8240
    parameter \WIDTH 1
    parameter \S_WIDTH 5
    connect \Y $procmux$8240_Y
    connect \S { $procmux$8245_CMP $procmux$8244_CMP $procmux$8243_CMP $procmux$8242_CMP $procmux$8241_CMP }
    connect \B 5'00000
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8236_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8236_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8235
    parameter \WIDTH 1
    connect \Y $illegal_insn$67
    connect \S $procmux$8236_CMP
    connect \B $procmux$8233_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.37-600.12|designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12"
  attribute \full_case 1
  cell $mux $procmux$8233
    parameter \WIDTH 1
    connect \Y $procmux$8233_Y
    connect \S $57y
    connect \B $procmux$8231_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:598.13-598.33|designs/src/ibex_sv/ibex_decoder.sv:597.11-599.14"
  cell $mux $procmux$8231
    parameter \WIDTH 1
    connect \Y $procmux$8231_Y
    connect \S $66y
    connect \B 1'1
    connect \A $illegal_insn$63
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8227_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8227_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8226
    parameter \WIDTH 1
    connect \Y $illegal_insn$80
    connect \S $procmux$8227_CMP
    connect \B $procmux$8224_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.37-600.12|designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12"
  attribute \full_case 1
  cell $mux $procmux$8224
    parameter \WIDTH 1
    connect \Y $procmux$8224_Y
    connect \S $57y
    connect \B $illegal_insn$67
    connect \A $csr_illegal$70
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8219_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8219_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8218
    parameter \WIDTH 1
    connect \Y $procmux$8218_Y
    connect \S $procmux$8219_CMP
    connect \B $procmux$8216_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.37-600.12|designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12"
  attribute \full_case 1
  cell $mux $procmux$8216
    parameter \WIDTH 1
    connect \Y $procmux$8216_Y
    connect \S $57y
    connect \B 1'x
    connect \A $procmux$8213_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:607.13-607.39|designs/src/ibex_sv/ibex_decoder.sv:606.11-608.14"
  cell $mux $procmux$8213
    parameter \WIDTH 1
    connect \Y $procmux$8213_Y
    connect \S \instr_rdata_i [14]
    connect \B 1'0
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8211_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8211_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8210
    parameter \WIDTH 1
    connect \Y $csr_illegal$70
    connect \S $procmux$8211_CMP
    connect \B $procmux$8208_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.37-600.12|designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12"
  attribute \full_case 1
  cell $mux $procmux$8208
    parameter \WIDTH 1
    connect \Y $procmux$8208_Y
    connect \S $57y
    connect \B 1'x
    connect \A $procmux$8203_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:611.22-611.44|designs/src/ibex_sv/ibex_decoder.sv:610.11-615.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8206_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$8206_CMP
    connect \B 2'01
    connect \A \instr_rdata_i [13:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:612.22-612.42|designs/src/ibex_sv/ibex_decoder.sv:610.11-615.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8205_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$8205_CMP
    connect \B 2'10
    connect \A \instr_rdata_i [13:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:613.22-613.44|designs/src/ibex_sv/ibex_decoder.sv:610.11-615.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8204_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$8204_CMP
    connect \B 2'11
    connect \A \instr_rdata_i [13:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:613.22-613.44|designs/src/ibex_sv/ibex_decoder.sv:610.11-615.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$8203
    parameter \WIDTH 1
    parameter \S_WIDTH 3
    connect \Y $procmux$8203_Y
    connect \S { $procmux$8206_CMP $procmux$8205_CMP $procmux$8204_CMP }
    connect \B 3'000
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8199_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8199_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12|designs/src/ibex_sv/ibex_decoder.sv:230.5-624.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8198
    parameter \WIDTH 2
    connect \Y $csr_op$71
    connect \S $procmux$8199_CMP
    connect \B $procmux$8196_Y
    connect \A 2'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.37-600.12|designs/src/ibex_sv/ibex_decoder.sv:572.9-618.12"
  attribute \full_case 1
  cell $mux $procmux$8196
    parameter \WIDTH 2
    connect \Y $procmux$8196_Y
    connect \S $57y
    connect \B 2'x
    connect \A $procmux$8191_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:611.22-611.44|designs/src/ibex_sv/ibex_decoder.sv:610.11-615.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8194_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$8194_CMP
    connect \B 2'01
    connect \A \instr_rdata_i [13:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:612.22-612.42|designs/src/ibex_sv/ibex_decoder.sv:610.11-615.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8193_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$8193_CMP
    connect \B 2'10
    connect \A \instr_rdata_i [13:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:613.22-613.44|designs/src/ibex_sv/ibex_decoder.sv:610.11-615.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8192_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$8192_CMP
    connect \B 2'11
    connect \A \instr_rdata_i [13:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:613.22-613.44|designs/src/ibex_sv/ibex_decoder.sv:610.11-615.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$8191
    parameter \WIDTH 2
    parameter \S_WIDTH 3
    connect \Y $procmux$8191_Y
    connect \S { $procmux$8194_CMP $procmux$8193_CMP $procmux$8192_CMP }
    connect \B 6'011011
    connect \A 2'00
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:628.7-628.27|designs/src/ibex_sv/ibex_decoder.sv:627.5-629.8"
  cell $mux $procmux$8186
    parameter \WIDTH 1
    connect \Y \illegal_insn_o
    connect \S \illegal_c_insn_i
    connect \B 1'1
    connect \A $illegal_insn$103
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:636.23-644.8|designs/src/ibex_sv/ibex_decoder.sv:636.5-644.8"
  cell $mux $procmux$8183
    parameter \WIDTH 1
    connect \Y \jump_set_o
    connect \S \illegal_insn_o
    connect \B 1'0
    connect \A $jump_set_o$89
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:636.23-644.8|designs/src/ibex_sv/ibex_decoder.sv:636.5-644.8"
  cell $mux $procmux$8180
    parameter \WIDTH 1
    connect \Y \csr_access_o
    connect \S \illegal_insn_o
    connect \B 1'0
    connect \A $csr_access_o$96
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:636.23-644.8|designs/src/ibex_sv/ibex_decoder.sv:636.5-644.8"
  cell $mux $procmux$8177
    parameter \WIDTH 1
    connect \Y \data_req_o
    connect \S \illegal_insn_o
    connect \B 1'0
    connect \A $data_req_o$97
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:636.23-644.8|designs/src/ibex_sv/ibex_decoder.sv:636.5-644.8"
  cell $mux $procmux$8174
    parameter \WIDTH 1
    connect \Y \data_we_o
    connect \S \illegal_insn_o
    connect \B 1'0
    connect \A $data_we_o$98
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:636.23-644.8|designs/src/ibex_sv/ibex_decoder.sv:636.5-644.8"
  cell $mux $procmux$8171
    parameter \WIDTH 1
    connect \Y \jump_in_dec_o
    connect \S \illegal_insn_o
    connect \B 1'0
    connect \A $jump_in_dec_o$101
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:636.23-644.8|designs/src/ibex_sv/ibex_decoder.sv:636.5-644.8"
  cell $mux $procmux$8168
    parameter \WIDTH 1
    connect \Y \branch_in_dec_o
    connect \S \illegal_insn_o
    connect \B 1'0
    connect \A $branch_in_dec_o$102
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:636.23-644.8|designs/src/ibex_sv/ibex_decoder.sv:636.5-644.8"
  cell $mux $procmux$8165
    parameter \WIDTH 1
    connect \Y \rf_we_o
    connect \S \illegal_insn_o
    connect \B 1'0
    connect \A $procmux$8877_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1111.9-1127.12|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8163_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8163_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1111.9-1127.12|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8162
    parameter \WIDTH 1
    connect \Y \imm_a_mux_sel_o
    connect \S $procmux$8163_CMP
    connect \B $imm_a_mux_sel_o$158
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:676.19-696.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8159_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8159_CMP
    connect \B 7'1101111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:698.20-718.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8157_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8157_CMP
    connect \B 7'1100111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:720.22-752.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8155_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8155_CMP
    connect \B 7'1100011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:758.21-768.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8153_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8153_CMP
    connect \B 7'0100011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:783.19-789.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8151_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8151_CMP
    connect \B 7'0110111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:791.21-796.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8150_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8150_CMP
    connect \B 7'0010111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8148_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8148_CMP
    connect \B 7'0001111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1111.9-1127.12|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8146_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8146_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1111.9-1127.12|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$8145
    parameter \WIDTH 3
    parameter \S_WIDTH 8
    connect \Y \imm_b_mux_sel_o
    connect \S { $procmux$8159_CMP $procmux$8157_CMP $procmux$8155_CMP $procmux$8153_CMP $procmux$8151_CMP $procmux$8150_CMP $procmux$8148_CMP $procmux$8146_CMP }
    connect \B { $imm_b_mux_sel_o$117 $imm_b_mux_sel_o$122 $imm_b_mux_sel_o$128 $imm_b_mux_sel_o$133 6'011011 $imm_b_mux_sel_o$152 $imm_b_mux_sel_o$159 }
    connect \A 3'000
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:676.19-696.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8142_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8142_CMP
    connect \B 7'1101111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:698.20-718.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8140_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8140_CMP
    connect \B 7'1100111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:720.22-752.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8138_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8138_CMP
    connect \B 7'1100011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:758.21-768.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8136_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8136_CMP
    connect \B 7'0100011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:770.20-777.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8134_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8134_CMP
    connect \B 7'0000011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:783.19-789.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8133_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8133_CMP
    connect \B 7'0110111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:791.21-796.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8132_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8132_CMP
    connect \B 7'0010111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:798.22-918.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8131_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8131_CMP
    connect \B 7'0010011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:920.18-1080.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8129_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8129_CMP
    connect \B 7'0110011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8127_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8127_CMP
    connect \B 7'0001111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$8126
    parameter \WIDTH 6
    parameter \S_WIDTH 10
    connect \Y \alu_operator_o
    connect \S { $procmux$8142_CMP $procmux$8140_CMP $procmux$8138_CMP $procmux$8136_CMP $procmux$8134_CMP $procmux$8133_CMP $procmux$8132_CMP $procmux$8131_CMP $procmux$8129_CMP $procmux$8127_CMP }
    connect \B { $alu_operator_o$118 $alu_operator_o$123 $alu_operator_o$129 24'000000000000000000000000 $alu_operator_o$141 $alu_operator_o$145 $alu_operator_o$153 }
    connect \A 6'100110
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:676.19-696.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8122_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8122_CMP
    connect \B 7'1101111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:698.20-718.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8120_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8120_CMP
    connect \B 7'1100111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:720.22-752.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8118_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8118_CMP
    connect \B 7'1100011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:758.21-768.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8116_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8116_CMP
    connect \B 7'0100011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:770.20-777.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8114_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8114_CMP
    connect \B 7'0000011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:791.21-796.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8113_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8113_CMP
    connect \B 7'0010111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:798.22-918.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8112_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8112_CMP
    connect \B 7'0010011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:920.18-1080.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8110_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8110_CMP
    connect \B 7'0110011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8108_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8108_CMP
    connect \B 7'0001111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1111.9-1127.12|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8106_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8106_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1111.9-1127.12|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$8105
    parameter \WIDTH 2
    parameter \S_WIDTH 10
    connect \Y \alu_op_a_mux_sel_o
    connect \S { $procmux$8122_CMP $procmux$8120_CMP $procmux$8118_CMP $procmux$8116_CMP $procmux$8114_CMP $procmux$8113_CMP $procmux$8112_CMP $procmux$8110_CMP $procmux$8108_CMP $procmux$8106_CMP }
    connect \B { $alu_op_a_mux_sel_o$119 $alu_op_a_mux_sel_o$124 $alu_op_a_mux_sel_o$130 10'0000100000 $alu_op_a_mux_sel_o$154 $alu_op_a_mux_sel_o$160 }
    connect \A 2'11
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:676.19-696.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8102_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8102_CMP
    connect \B 7'1101111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:698.20-718.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8100_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8100_CMP
    connect \B 7'1100111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:720.22-752.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8098_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8098_CMP
    connect \B 7'1100011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:758.21-768.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8096_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8096_CMP
    connect \B 7'0100011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:920.18-1080.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8093_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8093_CMP
    connect \B 7'0110011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8091_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8091_CMP
    connect \B 7'0001111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1111.9-1127.12|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8089_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8089_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1111.9-1127.12|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$8088
    parameter \WIDTH 1
    parameter \S_WIDTH 7
    connect \Y \alu_op_b_mux_sel_o
    connect \S { $procmux$8102_CMP $procmux$8100_CMP $procmux$8098_CMP $procmux$8096_CMP $procmux$8093_CMP $procmux$8091_CMP $procmux$8089_CMP }
    connect \B { $alu_op_b_mux_sel_o$120 $alu_op_b_mux_sel_o$125 $alu_op_b_mux_sel_o$131 $alu_op_b_mux_sel_o$134 1'0 $alu_op_b_mux_sel_o$155 $alu_op_b_mux_sel_o$161 }
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:920.18-1080.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8085_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8085_CMP
    connect \B 7'0110011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:920.18-1080.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8084
    parameter \WIDTH 1
    connect \Y \mult_sel_o
    connect \S $procmux$8085_CMP
    connect \B $mult_sel_o$146
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:920.18-1080.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8079_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8079_CMP
    connect \B 7'0110011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:920.18-1080.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8078
    parameter \WIDTH 1
    connect \Y \div_sel_o
    connect \S $procmux$8079_CMP
    connect \B $div_sel_o$147
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:676.19-696.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8073_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8073_CMP
    connect \B 7'1101111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:676.19-696.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8072
    parameter \WIDTH 3
    connect \Y $imm_b_mux_sel_o$117
    connect \S $procmux$8073_CMP
    connect \B $procmux$8070_Y
    connect \A 3'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:683.54-689.12|designs/src/ibex_sv/ibex_decoder.sv:683.9-695.12"
  attribute \full_case 1
  cell $mux $procmux$8070
    parameter \WIDTH 3
    connect \Y $procmux$8070_Y
    connect \S \instr_first_cycle_i
    connect \B 3'100
    connect \A 3'101
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:676.19-696.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8057_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8057_CMP
    connect \B 7'1101111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:676.19-696.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8056
    parameter \WIDTH 6
    connect \Y $alu_operator_o$118
    connect \S $procmux$8057_CMP
    connect \B 6'000000
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:676.19-696.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8042_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8042_CMP
    connect \B 7'1101111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:676.19-696.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8041
    parameter \WIDTH 2
    connect \Y $alu_op_a_mux_sel_o$119
    connect \S $procmux$8042_CMP
    connect \B 2'10
    connect \A 2'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:676.19-696.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8027_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8027_CMP
    connect \B 7'1101111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:676.19-696.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8026
    parameter \WIDTH 1
    connect \Y $alu_op_b_mux_sel_o$120
    connect \S $procmux$8027_CMP
    connect \B 1'1
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:698.20-718.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$8012_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$8012_CMP
    connect \B 7'1100111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:698.20-718.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$8011
    parameter \WIDTH 3
    connect \Y $imm_b_mux_sel_o$122
    connect \S $procmux$8012_CMP
    connect \B $procmux$8009_Y
    connect \A 3'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:705.54-711.12|designs/src/ibex_sv/ibex_decoder.sv:705.9-717.12"
  attribute \full_case 1
  cell $mux $procmux$8009
    parameter \WIDTH 3
    connect \Y $procmux$8009_Y
    connect \S \instr_first_cycle_i
    connect \B 3'000
    connect \A 3'101
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:698.20-718.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7997_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7997_CMP
    connect \B 7'1100111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:698.20-718.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7996
    parameter \WIDTH 6
    connect \Y $alu_operator_o$123
    connect \S $procmux$7997_CMP
    connect \B 6'000000
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:698.20-718.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7983_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7983_CMP
    connect \B 7'1100111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:698.20-718.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7982
    parameter \WIDTH 2
    connect \Y $alu_op_a_mux_sel_o$124
    connect \S $procmux$7983_CMP
    connect \B $procmux$7980_Y
    connect \A 2'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:705.54-711.12|designs/src/ibex_sv/ibex_decoder.sv:705.9-717.12"
  attribute \full_case 1
  cell $mux $procmux$7980
    parameter \WIDTH 2
    connect \Y $procmux$7980_Y
    connect \S \instr_first_cycle_i
    connect \B 2'00
    connect \A 2'10
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:698.20-718.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7968_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7968_CMP
    connect \B 7'1100111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:698.20-718.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7967
    parameter \WIDTH 1
    connect \Y $alu_op_b_mux_sel_o$125
    connect \S $procmux$7968_CMP
    connect \B 1'1
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:720.22-752.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7954_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7954_CMP
    connect \B 7'1100011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:720.22-752.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7953
    parameter \WIDTH 6
    connect \Y $alu_operator_o$126
    connect \S $procmux$7954_CMP
    connect \B $procmux$7946_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:723.20-723.44|designs/src/ibex_sv/ibex_decoder.sv:722.9-730.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$7952_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$7952_CMP
    connect \A \instr_rdata_alu_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:724.20-724.44|designs/src/ibex_sv/ibex_decoder.sv:722.9-730.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7951_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$7951_CMP
    connect \B 3'001
    connect \A \instr_rdata_alu_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:725.20-725.44|designs/src/ibex_sv/ibex_decoder.sv:722.9-730.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7950_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$7950_CMP
    connect \B 3'100
    connect \A \instr_rdata_alu_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:726.20-726.44|designs/src/ibex_sv/ibex_decoder.sv:722.9-730.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7949_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$7949_CMP
    connect \B 3'101
    connect \A \instr_rdata_alu_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:727.20-727.45|designs/src/ibex_sv/ibex_decoder.sv:722.9-730.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7948_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$7948_CMP
    connect \B 3'110
    connect \A \instr_rdata_alu_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:728.20-728.45|designs/src/ibex_sv/ibex_decoder.sv:722.9-730.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7947_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$7947_CMP
    connect \B 3'111
    connect \A \instr_rdata_alu_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:728.20-728.45|designs/src/ibex_sv/ibex_decoder.sv:722.9-730.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$7946
    parameter \WIDTH 6
    parameter \S_WIDTH 6
    connect \Y $procmux$7946_Y
    connect \S { $procmux$7952_CMP $procmux$7951_CMP $procmux$7950_CMP $procmux$7949_CMP $procmux$7948_CMP $procmux$7947_CMP }
    connect \B 36'010111011000010011010101010100010110
    connect \A 6'100110
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:720.22-752.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7935_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7935_CMP
    connect \B 7'1100011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:720.22-752.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7934
    parameter \WIDTH 3
    connect \Y $imm_b_mux_sel_o$128
    connect \S $procmux$7935_CMP
    connect \B $procmux$7932_Y
    connect \A 3'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:740.34-744.12|designs/src/ibex_sv/ibex_decoder.sv:740.9-751.12"
  attribute \full_case 1
  cell $mux $procmux$7932
    parameter \WIDTH 3
    connect \Y $procmux$7932_Y
    connect \S \instr_first_cycle_i
    connect \B 3'000
    connect \A $127y
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:720.22-752.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7920_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7920_CMP
    connect \B 7'1100011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:720.22-752.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7919
    parameter \WIDTH 6
    connect \Y $alu_operator_o$129
    connect \S $procmux$7920_CMP
    connect \B $procmux$7917_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:740.34-744.12|designs/src/ibex_sv/ibex_decoder.sv:740.9-751.12"
  attribute \full_case 1
  cell $mux $procmux$7917
    parameter \WIDTH 6
    connect \Y $procmux$7917_Y
    connect \S \instr_first_cycle_i
    connect \B $alu_operator_o$126
    connect \A 6'000000
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:720.22-752.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7905_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7905_CMP
    connect \B 7'1100011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:720.22-752.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7904
    parameter \WIDTH 2
    connect \Y $alu_op_a_mux_sel_o$130
    connect \S $procmux$7905_CMP
    connect \B $procmux$7902_Y
    connect \A 2'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:740.34-744.12|designs/src/ibex_sv/ibex_decoder.sv:740.9-751.12"
  attribute \full_case 1
  cell $mux $procmux$7902
    parameter \WIDTH 2
    connect \Y $procmux$7902_Y
    connect \S \instr_first_cycle_i
    connect \B 2'00
    connect \A 2'10
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:720.22-752.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7891_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7891_CMP
    connect \B 7'1100011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:720.22-752.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7890
    parameter \WIDTH 1
    connect \Y $alu_op_b_mux_sel_o$131
    connect \S $procmux$7891_CMP
    connect \B $procmux$7888_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:740.34-744.12|designs/src/ibex_sv/ibex_decoder.sv:740.9-751.12"
  attribute \full_case 1
  cell $mux $procmux$7888
    parameter \WIDTH 1
    connect \Y $procmux$7888_Y
    connect \S \instr_first_cycle_i
    connect \B 1'0
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:758.21-768.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7877_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7877_CMP
    connect \B 7'0100011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:758.21-768.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7876
    parameter \WIDTH 3
    connect \Y $imm_b_mux_sel_o$133
    connect \S $procmux$7877_CMP
    connect \B $procmux$7874_Y
    connect \A 3'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:763.29-767.12|designs/src/ibex_sv/ibex_decoder.sv:763.9-767.12"
  cell $mux $procmux$7874
    parameter \WIDTH 3
    connect \Y $procmux$7874_Y
    connect \S \instr_rdata_alu_i [14]
    connect \B 3'000
    connect \A 3'001
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:758.21-768.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7865_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7865_CMP
    connect \B 7'0100011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:758.21-768.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7864
    parameter \WIDTH 1
    connect \Y $alu_op_b_mux_sel_o$134
    connect \S $procmux$7865_CMP
    connect \B $procmux$7862_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:763.29-767.12|designs/src/ibex_sv/ibex_decoder.sv:763.9-767.12"
  cell $mux $procmux$7862
    parameter \WIDTH 1
    connect \Y $procmux$7862_Y
    connect \S \instr_rdata_alu_i [14]
    connect \B 1'0
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:798.22-918.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7853_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7853_CMP
    connect \B 7'0010011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:798.22-918.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7852
    parameter \WIDTH 6
    connect \Y $alu_operator_o$141
    connect \S $procmux$7853_CMP
    connect \B $procmux$7843_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:804.19-804.44|designs/src/ibex_sv/ibex_decoder.sv:803.9-917.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$7851_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$7851_CMP
    connect \A \instr_rdata_alu_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:805.19-805.44|designs/src/ibex_sv/ibex_decoder.sv:803.9-917.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7850_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$7850_CMP
    connect \B 3'010
    connect \A \instr_rdata_alu_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:806.19-806.45|designs/src/ibex_sv/ibex_decoder.sv:803.9-917.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7849_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$7849_CMP
    connect \B 3'011
    connect \A \instr_rdata_alu_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:807.19-807.44|designs/src/ibex_sv/ibex_decoder.sv:803.9-917.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7848_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$7848_CMP
    connect \B 3'100
    connect \A \instr_rdata_alu_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:808.19-808.43|designs/src/ibex_sv/ibex_decoder.sv:803.9-917.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7847_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$7847_CMP
    connect \B 3'110
    connect \A \instr_rdata_alu_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:809.19-809.44|designs/src/ibex_sv/ibex_decoder.sv:803.9-917.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7846_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$7846_CMP
    connect \B 3'111
    connect \A \instr_rdata_alu_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:812.13-872.16|designs/src/ibex_sv/ibex_decoder.sv:803.9-917.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7845_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$7845_CMP
    connect \B 3'001
    connect \A \instr_rdata_alu_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:876.13-913.16|designs/src/ibex_sv/ibex_decoder.sv:803.9-917.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7844_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$7844_CMP
    connect \B 3'101
    connect \A \instr_rdata_alu_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:876.13-913.16|designs/src/ibex_sv/ibex_decoder.sv:803.9-917.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$7843
    parameter \WIDTH 6
    parameter \S_WIDTH 8
    connect \Y $procmux$7843_Y
    connect \S { $procmux$7851_CMP $procmux$7850_CMP $procmux$7849_CMP $procmux$7848_CMP $procmux$7847_CMP $procmux$7846_CMP $procmux$7845_CMP $procmux$7844_CMP }
    connect \B { 36'000000100101100110000010000011000100 $alu_operator_o$135 $alu_operator_o$140 }
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:798.22-918.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7837_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7837_CMP
    connect \B 7'0010011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:798.22-918.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7836
    parameter \WIDTH 6
    connect \Y $alu_operator_o$135
    connect \S $procmux$7837_CMP
    connect \B $procmux$7834_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:812.13-872.16|designs/src/ibex_sv/ibex_decoder.sv:803.9-917.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7835_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$7835_CMP
    connect \B 3'001
    connect \A \instr_rdata_alu_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:812.13-872.16|designs/src/ibex_sv/ibex_decoder.sv:803.9-917.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7834
    parameter \WIDTH 6
    connect \Y $procmux$7834_Y
    connect \S $procmux$7835_CMP
    connect \B 6'001010
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:798.22-918.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7828_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7828_CMP
    connect \B 7'0010011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:798.22-918.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7827
    parameter \WIDTH 6
    connect \Y $alu_operator_o$139
    connect \S $procmux$7828_CMP
    connect \B $procmux$7825_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:876.13-913.16|designs/src/ibex_sv/ibex_decoder.sv:803.9-917.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7826_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$7826_CMP
    connect \B 3'101
    connect \A \instr_rdata_alu_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:876.13-913.16|designs/src/ibex_sv/ibex_decoder.sv:803.9-917.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7825
    parameter \WIDTH 6
    connect \Y $procmux$7825_Y
    connect \S $procmux$7826_CMP
    connect \B $procmux$7823_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:909.17-909.42|designs/src/ibex_sv/ibex_decoder.sv:908.15-912.18"
  attribute \full_case 1
  cell $mux $procmux$7823
    parameter \WIDTH 6
    connect \Y $procmux$7823_Y
    connect \S $136y
    connect \B 6'001001
    connect \A $alu_operator_o$138
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:798.22-918.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7816_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7816_CMP
    connect \B 7'0010011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:798.22-918.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7815
    parameter \WIDTH 6
    connect \Y $alu_operator_o$138
    connect \S $procmux$7816_CMP
    connect \B $procmux$7813_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:876.13-913.16|designs/src/ibex_sv/ibex_decoder.sv:803.9-917.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7814_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$7814_CMP
    connect \B 3'101
    connect \A \instr_rdata_alu_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:876.13-913.16|designs/src/ibex_sv/ibex_decoder.sv:803.9-917.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7813
    parameter \WIDTH 6
    connect \Y $procmux$7813_Y
    connect \S $procmux$7814_CMP
    connect \B $procmux$7811_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:909.17-909.42|designs/src/ibex_sv/ibex_decoder.sv:908.15-912.18"
  attribute \full_case 1
  cell $mux $procmux$7811
    parameter \WIDTH 6
    connect \Y $procmux$7811_Y
    connect \S $136y
    connect \B 6'x
    connect \A $procmux$7808_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:911.17-911.42|designs/src/ibex_sv/ibex_decoder.sv:910.24-912.18"
  cell $mux $procmux$7808
    parameter \WIDTH 6
    connect \Y $procmux$7808_Y
    connect \S $137y
    connect \B 6'001000
    connect \A 6'100110
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:798.22-918.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7803_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7803_CMP
    connect \B 7'0010011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:798.22-918.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7802
    parameter \WIDTH 6
    connect \Y $alu_operator_o$140
    connect \S $procmux$7803_CMP
    connect \B $procmux$7800_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:876.13-913.16|designs/src/ibex_sv/ibex_decoder.sv:803.9-917.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7801_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$7801_CMP
    connect \B 3'101
    connect \A \instr_rdata_alu_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:876.13-913.16|designs/src/ibex_sv/ibex_decoder.sv:803.9-917.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7800
    parameter \WIDTH 6
    connect \Y $procmux$7800_Y
    connect \S $procmux$7801_CMP
    connect \B $alu_operator_o$139
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:920.18-1080.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7794_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7794_CMP
    connect \B 7'0110011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:920.18-1080.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7793
    parameter \WIDTH 6
    connect \Y $alu_operator_o$145
    connect \S $procmux$7794_CMP
    connect \B $procmux$7791_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:925.11-965.14|designs/src/ibex_sv/ibex_decoder.sv:924.9-1079.12"
  attribute \full_case 1
  cell $mux $procmux$7791
    parameter \WIDTH 6
    connect \Y $procmux$7791_Y
    connect \S \instr_rdata_alu_i [26]
    connect \B 6'100110
    connect \A $alu_operator_o$142
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:920.18-1080.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7785_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7785_CMP
    connect \B 7'0110011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:920.18-1080.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7784
    parameter \WIDTH 1
    connect \Y $mult_sel_o$146
    connect \S $procmux$7785_CMP
    connect \B $procmux$7782_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:925.11-965.14|designs/src/ibex_sv/ibex_decoder.sv:924.9-1079.12"
  attribute \full_case 1
  cell $mux $procmux$7782
    parameter \WIDTH 1
    connect \Y $procmux$7782_Y
    connect \S \instr_rdata_alu_i [26]
    connect \B 1'0
    connect \A $mult_sel_o$143
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:920.18-1080.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7776_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7776_CMP
    connect \B 7'0110011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:920.18-1080.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7775
    parameter \WIDTH 1
    connect \Y $div_sel_o$147
    connect \S $procmux$7776_CMP
    connect \B $procmux$7773_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:925.11-965.14|designs/src/ibex_sv/ibex_decoder.sv:924.9-1079.12"
  attribute \full_case 1
  cell $mux $procmux$7773
    parameter \WIDTH 1
    connect \Y $procmux$7773_Y
    connect \S \instr_rdata_alu_i [26]
    connect \B 1'0
    connect \A $div_sel_o$144
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:920.18-1080.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7767_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7767_CMP
    connect \B 7'0110011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:920.18-1080.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7766
    parameter \WIDTH 6
    connect \Y $alu_operator_o$142
    connect \S $procmux$7767_CMP
    connect \B $procmux$7764_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:925.11-965.14|designs/src/ibex_sv/ibex_decoder.sv:924.9-1079.12"
  attribute \full_case 1
  cell $mux $procmux$7764
    parameter \WIDTH 6
    connect \Y $procmux$7764_Y
    connect \S \instr_rdata_alu_i [26]
    connect \B 6'x
    connect \A $procmux$7745_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:969.36-969.61|designs/src/ibex_sv/ibex_decoder.sv:967.11-1078.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$7762_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$7762_CMP
    connect \A { \instr_rdata_alu_i [31:25] \instr_rdata_alu_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:970.36-970.61|designs/src/ibex_sv/ibex_decoder.sv:967.11-1078.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7761_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$7761_CMP
    connect \B 10'0100000000
    connect \A { \instr_rdata_alu_i [31:25] \instr_rdata_alu_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:971.36-971.61|designs/src/ibex_sv/ibex_decoder.sv:967.11-1078.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7760_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$7760_CMP
    connect \B 10'0000000010
    connect \A { \instr_rdata_alu_i [31:25] \instr_rdata_alu_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:973.36-973.61|designs/src/ibex_sv/ibex_decoder.sv:967.11-1078.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7759_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$7759_CMP
    connect \B 10'0000000100
    connect \A { \instr_rdata_alu_i [31:25] \instr_rdata_alu_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:974.36-974.60|designs/src/ibex_sv/ibex_decoder.sv:967.11-1078.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7758_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$7758_CMP
    connect \B 10'0000000110
    connect \A { \instr_rdata_alu_i [31:25] \instr_rdata_alu_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:975.36-975.61|designs/src/ibex_sv/ibex_decoder.sv:967.11-1078.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7757_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$7757_CMP
    connect \B 10'0000000111
    connect \A { \instr_rdata_alu_i [31:25] \instr_rdata_alu_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:976.36-976.61|designs/src/ibex_sv/ibex_decoder.sv:967.11-1078.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7756_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$7756_CMP
    connect \B 10'0000000001
    connect \A { \instr_rdata_alu_i [31:25] \instr_rdata_alu_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:977.36-977.61|designs/src/ibex_sv/ibex_decoder.sv:967.11-1078.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7755_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$7755_CMP
    connect \B 10'0000000101
    connect \A { \instr_rdata_alu_i [31:25] \instr_rdata_alu_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:978.36-978.61|designs/src/ibex_sv/ibex_decoder.sv:967.11-1078.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7754_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$7754_CMP
    connect \B 10'0100000101
    connect \A { \instr_rdata_alu_i [31:25] \instr_rdata_alu_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1044.36-1047.16|designs/src/ibex_sv/ibex_decoder.sv:967.11-1078.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7753_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$7753_CMP
    connect \B 10'0000001000
    connect \A { \instr_rdata_alu_i [31:25] \instr_rdata_alu_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1048.36-1051.16|designs/src/ibex_sv/ibex_decoder.sv:967.11-1078.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7752_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$7752_CMP
    connect \B 10'0000001001
    connect \A { \instr_rdata_alu_i [31:25] \instr_rdata_alu_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1052.36-1055.16|designs/src/ibex_sv/ibex_decoder.sv:967.11-1078.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7751_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$7751_CMP
    connect \B 10'0000001010
    connect \A { \instr_rdata_alu_i [31:25] \instr_rdata_alu_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1056.36-1059.16|designs/src/ibex_sv/ibex_decoder.sv:967.11-1078.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7750_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$7750_CMP
    connect \B 10'0000001011
    connect \A { \instr_rdata_alu_i [31:25] \instr_rdata_alu_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1060.36-1063.16|designs/src/ibex_sv/ibex_decoder.sv:967.11-1078.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7749_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$7749_CMP
    connect \B 10'0000001100
    connect \A { \instr_rdata_alu_i [31:25] \instr_rdata_alu_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1064.36-1067.16|designs/src/ibex_sv/ibex_decoder.sv:967.11-1078.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7748_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$7748_CMP
    connect \B 10'0000001101
    connect \A { \instr_rdata_alu_i [31:25] \instr_rdata_alu_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1068.36-1071.16|designs/src/ibex_sv/ibex_decoder.sv:967.11-1078.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7747_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$7747_CMP
    connect \B 10'0000001110
    connect \A { \instr_rdata_alu_i [31:25] \instr_rdata_alu_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1072.36-1075.16|designs/src/ibex_sv/ibex_decoder.sv:967.11-1078.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7746_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$7746_CMP
    connect \B 10'0000001111
    connect \A { \instr_rdata_alu_i [31:25] \instr_rdata_alu_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1072.36-1075.16|designs/src/ibex_sv/ibex_decoder.sv:967.11-1078.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$7745
    parameter \WIDTH 6
    parameter \S_WIDTH 17
    connect \Y $procmux$7745_Y
    connect \S { $procmux$7762_CMP $procmux$7761_CMP $procmux$7760_CMP $procmux$7759_CMP $procmux$7758_CMP $procmux$7757_CMP $procmux$7756_CMP $procmux$7755_CMP $procmux$7754_CMP $procmux$7753_CMP $procmux$7752_CMP $procmux$7751_CMP $procmux$7750_CMP $procmux$7749_CMP $procmux$7748_CMP $procmux$7747_CMP $procmux$7746_CMP }
    connect \B 102'000000000001100101000010000011000100001010001001001000000000000000000000000000000000000000000000000000
    connect \A 6'100110
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:920.18-1080.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7740_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7740_CMP
    connect \B 7'0110011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:920.18-1080.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7739
    parameter \WIDTH 1
    connect \Y $mult_sel_o$143
    connect \S $procmux$7740_CMP
    connect \B $procmux$7737_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:925.11-965.14|designs/src/ibex_sv/ibex_decoder.sv:924.9-1079.12"
  attribute \full_case 1
  cell $mux $procmux$7737
    parameter \WIDTH 1
    connect \Y $procmux$7737_Y
    connect \S \instr_rdata_alu_i [26]
    connect \B 1'x
    connect \A $procmux$7731_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1044.36-1047.16|designs/src/ibex_sv/ibex_decoder.sv:967.11-1078.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7735_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$7735_CMP
    connect \B 10'0000001000
    connect \A { \instr_rdata_alu_i [31:25] \instr_rdata_alu_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1048.36-1051.16|designs/src/ibex_sv/ibex_decoder.sv:967.11-1078.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7734_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$7734_CMP
    connect \B 10'0000001001
    connect \A { \instr_rdata_alu_i [31:25] \instr_rdata_alu_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1052.36-1055.16|designs/src/ibex_sv/ibex_decoder.sv:967.11-1078.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7733_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$7733_CMP
    connect \B 10'0000001010
    connect \A { \instr_rdata_alu_i [31:25] \instr_rdata_alu_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1056.36-1059.16|designs/src/ibex_sv/ibex_decoder.sv:967.11-1078.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7732_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$7732_CMP
    connect \B 10'0000001011
    connect \A { \instr_rdata_alu_i [31:25] \instr_rdata_alu_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1056.36-1059.16|designs/src/ibex_sv/ibex_decoder.sv:967.11-1078.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$7731
    parameter \WIDTH 1
    parameter \S_WIDTH 4
    connect \Y $procmux$7731_Y
    connect \S { $procmux$7735_CMP $procmux$7734_CMP $procmux$7733_CMP $procmux$7732_CMP }
    connect \B 4'1111
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:920.18-1080.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7722_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7722_CMP
    connect \B 7'0110011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:920.18-1080.10|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7721
    parameter \WIDTH 1
    connect \Y $div_sel_o$144
    connect \S $procmux$7722_CMP
    connect \B $procmux$7719_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:925.11-965.14|designs/src/ibex_sv/ibex_decoder.sv:924.9-1079.12"
  attribute \full_case 1
  cell $mux $procmux$7719
    parameter \WIDTH 1
    connect \Y $procmux$7719_Y
    connect \S \instr_rdata_alu_i [26]
    connect \B 1'x
    connect \A $procmux$7713_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1060.36-1063.16|designs/src/ibex_sv/ibex_decoder.sv:967.11-1078.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7717_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$7717_CMP
    connect \B 10'0000001100
    connect \A { \instr_rdata_alu_i [31:25] \instr_rdata_alu_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1064.36-1067.16|designs/src/ibex_sv/ibex_decoder.sv:967.11-1078.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7716_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$7716_CMP
    connect \B 10'0000001101
    connect \A { \instr_rdata_alu_i [31:25] \instr_rdata_alu_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1068.36-1071.16|designs/src/ibex_sv/ibex_decoder.sv:967.11-1078.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7715_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$7715_CMP
    connect \B 10'0000001110
    connect \A { \instr_rdata_alu_i [31:25] \instr_rdata_alu_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1072.36-1075.16|designs/src/ibex_sv/ibex_decoder.sv:967.11-1078.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7714_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 10
    parameter \B_SIGNED 0
    parameter \A_WIDTH 10
    parameter \A_SIGNED 0
    connect \Y $procmux$7714_CMP
    connect \B 10'0000001111
    connect \A { \instr_rdata_alu_i [31:25] \instr_rdata_alu_i [14:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1072.36-1075.16|designs/src/ibex_sv/ibex_decoder.sv:967.11-1078.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$7713
    parameter \WIDTH 1
    parameter \S_WIDTH 4
    connect \Y $procmux$7713_Y
    connect \S { $procmux$7717_CMP $procmux$7716_CMP $procmux$7715_CMP $procmux$7714_CMP }
    connect \B 4'1111
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7708_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7708_CMP
    connect \B 7'0001111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7707
    parameter \WIDTH 3
    connect \Y $imm_b_mux_sel_o$152
    connect \S $procmux$7708_CMP
    connect \B $procmux$7705_Y
    connect \A 3'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1096.13-1104.16|designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7706_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$7706_CMP
    connect \B 3'001
    connect \A \instr_rdata_alu_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1096.13-1104.16|designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7705
    parameter \WIDTH 3
    connect \Y $procmux$7705_Y
    connect \S $procmux$7706_CMP
    connect \B $imm_b_mux_sel_o$148
    connect \A 3'000
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7701_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7701_CMP
    connect \B 7'0001111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7700
    parameter \WIDTH 6
    connect \Y $alu_operator_o$153
    connect \S $procmux$7701_CMP
    connect \B $procmux$7697_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1088.19-1093.14|designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$7699_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$7699_CMP
    connect \A \instr_rdata_alu_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1096.13-1104.16|designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7698_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$7698_CMP
    connect \B 3'001
    connect \A \instr_rdata_alu_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1096.13-1104.16|designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$7697
    parameter \WIDTH 6
    parameter \S_WIDTH 2
    connect \Y $procmux$7697_Y
    connect \S { $procmux$7699_CMP $procmux$7698_CMP }
    connect \B { 6'000000 $alu_operator_o$149 }
    connect \A 6'100110
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7693_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7693_CMP
    connect \B 7'0001111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7692
    parameter \WIDTH 2
    connect \Y $alu_op_a_mux_sel_o$154
    connect \S $procmux$7693_CMP
    connect \B $procmux$7689_Y
    connect \A 2'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1088.19-1093.14|designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$7691_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$7691_CMP
    connect \A \instr_rdata_alu_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1096.13-1104.16|designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7690_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$7690_CMP
    connect \B 3'001
    connect \A \instr_rdata_alu_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1096.13-1104.16|designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$7689
    parameter \WIDTH 2
    parameter \S_WIDTH 2
    connect \Y $procmux$7689_Y
    connect \S { $procmux$7691_CMP $procmux$7690_CMP }
    connect \B { 2'00 $alu_op_a_mux_sel_o$150 }
    connect \A 2'11
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7685_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7685_CMP
    connect \B 7'0001111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7684
    parameter \WIDTH 1
    connect \Y $alu_op_b_mux_sel_o$155
    connect \S $procmux$7685_CMP
    connect \B $procmux$7682_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1096.13-1104.16|designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7683_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$7683_CMP
    connect \B 3'001
    connect \A \instr_rdata_alu_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1096.13-1104.16|designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7682
    parameter \WIDTH 1
    connect \Y $procmux$7682_Y
    connect \S $procmux$7683_CMP
    connect \B $alu_op_b_mux_sel_o$151
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7678_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7678_CMP
    connect \B 7'0001111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7677
    parameter \WIDTH 3
    connect \Y $imm_b_mux_sel_o$148
    connect \S $procmux$7678_CMP
    connect \B $procmux$7675_Y
    connect \A 3'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1096.13-1104.16|designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7676_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$7676_CMP
    connect \B 3'001
    connect \A \instr_rdata_alu_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1096.13-1104.16|designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7675
    parameter \WIDTH 3
    connect \Y $procmux$7675_Y
    connect \S $procmux$7676_CMP
    connect \B 3'101
    connect \A 3'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7671_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7671_CMP
    connect \B 7'0001111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7670
    parameter \WIDTH 6
    connect \Y $alu_operator_o$149
    connect \S $procmux$7671_CMP
    connect \B $procmux$7668_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1096.13-1104.16|designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7669_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$7669_CMP
    connect \B 3'001
    connect \A \instr_rdata_alu_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1096.13-1104.16|designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7668
    parameter \WIDTH 6
    connect \Y $procmux$7668_Y
    connect \S $procmux$7669_CMP
    connect \B 6'000000
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7664_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7664_CMP
    connect \B 7'0001111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7663
    parameter \WIDTH 2
    connect \Y $alu_op_a_mux_sel_o$150
    connect \S $procmux$7664_CMP
    connect \B $procmux$7661_Y
    connect \A 2'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1096.13-1104.16|designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7662_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$7662_CMP
    connect \B 3'001
    connect \A \instr_rdata_alu_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1096.13-1104.16|designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7661
    parameter \WIDTH 2
    connect \Y $procmux$7661_Y
    connect \S $procmux$7662_CMP
    connect \B 2'10
    connect \A 2'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7657_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7657_CMP
    connect \B 7'0001111
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7656
    parameter \WIDTH 1
    connect \Y $alu_op_b_mux_sel_o$151
    connect \S $procmux$7657_CMP
    connect \B $procmux$7654_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1096.13-1104.16|designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7655_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$7655_CMP
    connect \B 3'001
    connect \A \instr_rdata_alu_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1096.13-1104.16|designs/src/ibex_sv/ibex_decoder.sv:1087.9-1107.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7654
    parameter \WIDTH 1
    connect \Y $procmux$7654_Y
    connect \S $procmux$7655_CMP
    connect \B 1'1
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1111.9-1127.12|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7650_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7650_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1111.9-1127.12|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7649
    parameter \WIDTH 1
    connect \Y $imm_a_mux_sel_o$158
    connect \S $procmux$7650_CMP
    connect \B $procmux$7647_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1111.41-1115.12|designs/src/ibex_sv/ibex_decoder.sv:1111.9-1127.12"
  attribute \full_case 1
  cell $mux $procmux$7647
    parameter \WIDTH 1
    connect \Y $procmux$7647_Y
    connect \S $156y
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1111.9-1127.12|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7643_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7643_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1111.9-1127.12|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7642
    parameter \WIDTH 3
    connect \Y $imm_b_mux_sel_o$159
    connect \S $procmux$7643_CMP
    connect \B 3'000
    connect \A 3'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1111.9-1127.12|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7637_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7637_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1111.9-1127.12|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7636
    parameter \WIDTH 2
    connect \Y $alu_op_a_mux_sel_o$160
    connect \S $procmux$7637_CMP
    connect \B $procmux$7634_Y
    connect \A 2'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1111.41-1115.12|designs/src/ibex_sv/ibex_decoder.sv:1111.9-1127.12"
  attribute \full_case 1
  cell $mux $procmux$7634
    parameter \WIDTH 2
    connect \Y $procmux$7634_Y
    connect \S $156y
    connect \B 2'00
    connect \A $alu_op_a_mux_sel_o$157
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1111.9-1127.12|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7630_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7630_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1111.9-1127.12|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7629
    parameter \WIDTH 1
    connect \Y $alu_op_b_mux_sel_o$161
    connect \S $procmux$7630_CMP
    connect \B 1'1
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1111.9-1127.12|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7624_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 0
    parameter \A_WIDTH 7
    parameter \A_SIGNED 0
    connect \Y $procmux$7624_CMP
    connect \B 7'1110011
    connect \A \instr_rdata_alu_i [6:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1111.9-1127.12|designs/src/ibex_sv/ibex_decoder.sv:670.5-1131.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7623
    parameter \WIDTH 2
    connect \Y $alu_op_a_mux_sel_o$157
    connect \S $procmux$7624_CMP
    connect \B $procmux$7621_Y
    connect \A 2'x
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1111.41-1115.12|designs/src/ibex_sv/ibex_decoder.sv:1111.9-1127.12"
  attribute \full_case 1
  cell $mux $procmux$7621
    parameter \WIDTH 2
    connect \Y $procmux$7621_Y
    connect \S $156y
    connect \B 2'x
    connect \A $procmux$7618_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1123.13-1123.43|designs/src/ibex_sv/ibex_decoder.sv:1121.11-1126.14"
  attribute \full_case 1
  cell $mux $procmux$7618
    parameter \WIDTH 2
    connect \Y $procmux$7618_Y
    connect \S \instr_rdata_alu_i [14]
    connect \B 2'11
    connect \A 2'00
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:368.17-382.24"
  cell $meminit $auto$mem.cc:351:emit$5473
    parameter \WORDS 32
    parameter \WIDTH 1
    parameter \PRIORITY 0
    parameter \MEMID "$auto$proc_rom.cc:155:do_switch$5471"
    parameter \ABITS 32
    connect \DATA 32'11111111111111111111111111111111
    connect \ADDR 0
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:368.17-382.24"
  cell $memrd_v2 $auto$mem.cc:305:emit$5472
    parameter \WIDTH 1
    parameter \TRANSPARENCY_MASK 0'x
    parameter \SRST_VALUE 1'x
    parameter \MEMID "$auto$proc_rom.cc:155:do_switch$5471"
    parameter \INIT_VALUE 1'x
    parameter \COLLISION_X_MASK 0'x
    parameter \CLK_POLARITY 1
    parameter \CLK_ENABLE 0
    parameter \CE_OVER_SRST 0
    parameter \ARST_VALUE 1'x
    parameter \ABITS 5
    connect \SRST 1'0
    connect \EN 1'1
    connect \DATA $auto$proc_rom.cc:154:do_switch$5470
    connect \CLK 1'x
    connect \ARST 1'0
    connect \ADDR \instr_rdata_i [24:20]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:188.9-189.24"
  cell $logic_and $8
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $8y
    connect \B $7y
    connect \A $6y
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:189.9-189.24"
  cell $logic_not $7
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $7y
    connect \A \instr_rdata_i [19:15]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:597.15-597.52"
  cell $logic_or $66
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $66y
    connect \B $65y
    connect \A $64y
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:597.36-597.52"
  cell $reduce_bool $65
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $65y
    connect \A \instr_rdata_i [11:7]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:597.15-597.32"
  cell $reduce_bool $64
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $64y
    connect \A \instr_rdata_i [19:15]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:188.10-188.56"
  cell $logic_or $6
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $6y
    connect \B $5y
    connect \A $4y
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:572.13-572.35"
  cell $logic_not $57
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $57y
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:188.34-188.56"
  cell $eq $5
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $5y
    connect \B 2'11
    connect \A \csr_op
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:442.13-442.55"
  cell $eq $43
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $43y
    connect \B 3'101
    connect \A { \instr_rdata_i [26] \instr_rdata_i [13:12] }
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:188.10-188.30"
  cell $eq $4
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $4y
    connect \B 2'10
    connect \A \csr_op
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:394.43-394.80"
  cell $mux $32
    parameter \WIDTH 1
    connect \Y $32y
    connect \S $31y
    connect \B 1'0
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:394.44-394.65"
  cell $logic_not $31
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $31y
    connect \A \instr_rdata_i [26:25]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:357.41-357.78"
  cell $mux $26
    parameter \WIDTH 1
    connect \Y $26y
    connect \S $25y
    connect \B 1'0
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:357.42-357.63"
  cell $logic_not $25
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $25y
    connect \A \instr_rdata_i [26:25]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:313.33-313.43"
  cell $not $21
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $21y
    connect \A \instr_rdata_i [14]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1136.22-1136.53"
  cell $mux $170
    parameter \WIDTH 1
    connect \Y \div_en_o
    connect \S \illegal_insn_o
    connect \B 1'0
    connect \A \div_sel_o
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1135.22-1135.54"
  cell $mux $169
    parameter \WIDTH 1
    connect \Y \mult_en_o
    connect \S \illegal_insn_o
    connect \B 1'0
    connect \A \mult_sel_o
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:1111.13-1111.39"
  cell $logic_not $156
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $156y
    connect \A \instr_rdata_alu_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:260.13-260.33"
  cell $reduce_bool $15
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $15y
    connect \A \instr_rdata_i [14:12]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:910.28-910.57"
  cell $eq $137
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $137y
    connect \B 5'01000
    connect \A \instr_rdata_alu_i [31:27]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:908.19-908.48"
  cell $logic_not $136
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $136y
    connect \A \instr_rdata_alu_i [31:27]
  end
  attribute \src "designs/src/ibex_sv/ibex_decoder.sv:749.33-749.73"
  cell $mux $127
    parameter \WIDTH 3
    connect \Y $127y
    connect \S \branch_taken_i
    connect \B 3'010
    connect \A 3'101
  end
  connect \alu_multicycle_o 1'0
  connect \rf_waddr_o \instr_rdata_i [11:7]
  connect \rf_raddr_b_o \instr_rdata_i [24:20]
  connect \rf_raddr_a_o \instr_rdata_i [19:15]
  connect \zimm_rs1_type_o { 27'000000000000000000000000000 \instr_rdata_i [19:15] }
  connect \imm_j_type_o { \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [19:12] \instr_rdata_i [20] \instr_rdata_i [30:21] 1'0 }
  connect \imm_u_type_o { \instr_rdata_i [31:12] 12'000000000000 }
  connect \imm_b_type_o { \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [7] \instr_rdata_i [30:25] \instr_rdata_i [11:8] 1'0 }
  connect \imm_s_type_o { \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31:25] \instr_rdata_i [11:7] }
  connect \imm_i_type_o { \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31] \instr_rdata_i [31:20] }
  connect \bt_b_mux_sel_o 3'000
  connect \bt_a_mux_sel_o 2'10
end
attribute \src "designs/src/ibex_sv/ibex_csr.sv:11.8"
module \ibex_csr$ibex_core.cs_registers_i.u_mtvec_csr
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:20.30"
  wire input 4 \wr_en_i
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:19.30"
  wire width 32 input 3 \wr_data_i
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:17.30"
  wire input 2 \rst_ni
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:23.30"
  wire output 6 \rd_error_o
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:21.30"
  wire width 32 output 5 \rd_data_o
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:16.30"
  wire input 1 \clk_i
  wire width 32 $procmux$5550_Y
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:32.7-32.28|designs/src/ibex_sv/ibex_csr.sv:31.14-33.8"
  cell $mux $procmux$5550
    parameter \WIDTH 32
    connect \Y $procmux$5550_Y
    connect \S \wr_en_i
    connect \B \wr_data_i
    connect \A \rd_data_o
  end
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:28.3"
  cell $aldff $driver$rdata_q
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rd_data_o
    connect \D $procmux$5550_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 1
  end
  connect \rd_error_o 1'0
end
attribute \src "designs/src/ibex_sv/ibex_csr.sv:11.8"
module \ibex_csr$ibex_core.cs_registers_i.u_mtval_csr
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:20.30"
  wire input 4 \wr_en_i
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:19.30"
  wire width 32 input 3 \wr_data_i
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:17.30"
  wire input 2 \rst_ni
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:23.30"
  wire output 6 \rd_error_o
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:21.30"
  wire width 32 output 5 \rd_data_o
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:16.30"
  wire input 1 \clk_i
  wire width 32 $procmux$5552_Y
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:32.7-32.28|designs/src/ibex_sv/ibex_csr.sv:31.14-33.8"
  cell $mux $procmux$5552
    parameter \WIDTH 32
    connect \Y $procmux$5552_Y
    connect \S \wr_en_i
    connect \B \wr_data_i
    connect \A \rd_data_o
  end
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:28.3"
  cell $aldff $driver$rdata_q
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rd_data_o
    connect \D $procmux$5552_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  connect \rd_error_o 1'0
end
attribute \src "designs/src/ibex_sv/ibex_csr.sv:11.8"
module \ibex_csr$ibex_core.cs_registers_i.u_mstatus_csr
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:20.30"
  wire input 4 \wr_en_i
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:19.30"
  wire width 6 input 3 \wr_data_i
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:17.30"
  wire input 2 \rst_ni
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:23.30"
  wire output 6 \rd_error_o
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:21.30"
  wire width 6 output 5 \rd_data_o
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:16.30"
  wire input 1 \clk_i
  wire width 6 $procmux$5562_Y
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:32.7-32.28|designs/src/ibex_sv/ibex_csr.sv:31.14-33.8"
  cell $mux $procmux$5562
    parameter \WIDTH 6
    connect \Y $procmux$5562_Y
    connect \S \wr_en_i
    connect \B \wr_data_i
    connect \A \rd_data_o
  end
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:28.3"
  cell $aldff $driver$rdata_q
    parameter \WIDTH 6
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rd_data_o
    connect \D $procmux$5562_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 6'010000
  end
  connect \rd_error_o 1'0
end
attribute \src "designs/src/ibex_sv/ibex_csr.sv:11.8"
module \ibex_csr$ibex_core.cs_registers_i.u_mstack_epc_csr
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:20.30"
  wire input 4 \wr_en_i
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:19.30"
  wire width 32 input 3 \wr_data_i
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:17.30"
  wire input 2 \rst_ni
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:23.30"
  wire output 6 \rd_error_o
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:21.30"
  wire width 32 output 5 \rd_data_o
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:16.30"
  wire input 1 \clk_i
  wire width 32 $procmux$5538_Y
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:32.7-32.28|designs/src/ibex_sv/ibex_csr.sv:31.14-33.8"
  cell $mux $procmux$5538
    parameter \WIDTH 32
    connect \Y $procmux$5538_Y
    connect \S \wr_en_i
    connect \B \wr_data_i
    connect \A \rd_data_o
  end
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:28.3"
  cell $aldff $driver$rdata_q
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rd_data_o
    connect \D $procmux$5538_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  connect \rd_error_o 1'0
end
attribute \src "designs/src/ibex_sv/ibex_csr.sv:11.8"
module \ibex_csr$ibex_core.cs_registers_i.u_mstack_csr
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:20.30"
  wire input 4 \wr_en_i
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:19.30"
  wire width 3 input 3 \wr_data_i
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:17.30"
  wire input 2 \rst_ni
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:23.30"
  wire output 6 \rd_error_o
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:21.30"
  wire width 3 output 5 \rd_data_o
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:16.30"
  wire input 1 \clk_i
  wire width 3 $procmux$5540_Y
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:32.7-32.28|designs/src/ibex_sv/ibex_csr.sv:31.14-33.8"
  cell $mux $procmux$5540
    parameter \WIDTH 3
    connect \Y $procmux$5540_Y
    connect \S \wr_en_i
    connect \B \wr_data_i
    connect \A \rd_data_o
  end
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:28.3"
  cell $aldff $driver$rdata_q
    parameter \WIDTH 3
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rd_data_o
    connect \D $procmux$5540_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 3'100
  end
  connect \rd_error_o 1'0
end
attribute \src "designs/src/ibex_sv/ibex_csr.sv:11.8"
module \ibex_csr$ibex_core.cs_registers_i.u_mstack_cause_csr
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:20.30"
  wire input 4 \wr_en_i
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:19.30"
  wire width 6 input 3 \wr_data_i
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:17.30"
  wire input 2 \rst_ni
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:23.30"
  wire output 6 \rd_error_o
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:21.30"
  wire width 6 output 5 \rd_data_o
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:16.30"
  wire input 1 \clk_i
  wire width 6 $procmux$5536_Y
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:32.7-32.28|designs/src/ibex_sv/ibex_csr.sv:31.14-33.8"
  cell $mux $procmux$5536
    parameter \WIDTH 6
    connect \Y $procmux$5536_Y
    connect \S \wr_en_i
    connect \B \wr_data_i
    connect \A \rd_data_o
  end
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:28.3"
  cell $aldff $driver$rdata_q
    parameter \WIDTH 6
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rd_data_o
    connect \D $procmux$5536_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 6'000000
  end
  connect \rd_error_o 1'0
end
attribute \src "designs/src/ibex_sv/ibex_csr.sv:11.8"
module \ibex_csr$ibex_core.cs_registers_i.u_mscratch_csr
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:20.30"
  wire input 4 \wr_en_i
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:19.30"
  wire width 32 input 3 \wr_data_i
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:17.30"
  wire input 2 \rst_ni
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:23.30"
  wire output 6 \rd_error_o
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:21.30"
  wire width 32 output 5 \rd_data_o
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:16.30"
  wire input 1 \clk_i
  wire width 32 $procmux$5556_Y
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:32.7-32.28|designs/src/ibex_sv/ibex_csr.sv:31.14-33.8"
  cell $mux $procmux$5556
    parameter \WIDTH 32
    connect \Y $procmux$5556_Y
    connect \S \wr_en_i
    connect \B \wr_data_i
    connect \A \rd_data_o
  end
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:28.3"
  cell $aldff $driver$rdata_q
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rd_data_o
    connect \D $procmux$5556_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  connect \rd_error_o 1'0
end
attribute \src "designs/src/ibex_sv/ibex_csr.sv:11.8"
module \ibex_csr$ibex_core.cs_registers_i.u_mie_csr
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:20.30"
  wire input 4 \wr_en_i
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:19.30"
  wire width 18 input 3 \wr_data_i
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:17.30"
  wire input 2 \rst_ni
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:23.30"
  wire output 6 \rd_error_o
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:21.30"
  wire width 18 output 5 \rd_data_o
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:16.30"
  wire input 1 \clk_i
  wire width 18 $procmux$5558_Y
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:32.7-32.28|designs/src/ibex_sv/ibex_csr.sv:31.14-33.8"
  cell $mux $procmux$5558
    parameter \WIDTH 18
    connect \Y $procmux$5558_Y
    connect \S \wr_en_i
    connect \B \wr_data_i
    connect \A \rd_data_o
  end
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:28.3"
  cell $aldff $driver$rdata_q
    parameter \WIDTH 18
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rd_data_o
    connect \D $procmux$5558_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 18'000000000000000000
  end
  connect \rd_error_o 1'0
end
attribute \src "designs/src/ibex_sv/ibex_csr.sv:11.8"
module \ibex_csr$ibex_core.cs_registers_i.u_mepc_csr
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:20.30"
  wire input 4 \wr_en_i
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:19.30"
  wire width 32 input 3 \wr_data_i
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:17.30"
  wire input 2 \rst_ni
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:23.30"
  wire output 6 \rd_error_o
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:21.30"
  wire width 32 output 5 \rd_data_o
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:16.30"
  wire input 1 \clk_i
  wire width 32 $procmux$5560_Y
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:32.7-32.28|designs/src/ibex_sv/ibex_csr.sv:31.14-33.8"
  cell $mux $procmux$5560
    parameter \WIDTH 32
    connect \Y $procmux$5560_Y
    connect \S \wr_en_i
    connect \B \wr_data_i
    connect \A \rd_data_o
  end
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:28.3"
  cell $aldff $driver$rdata_q
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rd_data_o
    connect \D $procmux$5560_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  connect \rd_error_o 1'0
end
attribute \src "designs/src/ibex_sv/ibex_csr.sv:11.8"
module \ibex_csr$ibex_core.cs_registers_i.u_mcause_csr
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:20.30"
  wire input 4 \wr_en_i
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:19.30"
  wire width 6 input 3 \wr_data_i
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:17.30"
  wire input 2 \rst_ni
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:23.30"
  wire output 6 \rd_error_o
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:21.30"
  wire width 6 output 5 \rd_data_o
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:16.30"
  wire input 1 \clk_i
  wire width 6 $procmux$5554_Y
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:32.7-32.28|designs/src/ibex_sv/ibex_csr.sv:31.14-33.8"
  cell $mux $procmux$5554
    parameter \WIDTH 6
    connect \Y $procmux$5554_Y
    connect \S \wr_en_i
    connect \B \wr_data_i
    connect \A \rd_data_o
  end
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:28.3"
  cell $aldff $driver$rdata_q
    parameter \WIDTH 6
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rd_data_o
    connect \D $procmux$5554_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 6'000000
  end
  connect \rd_error_o 1'0
end
attribute \src "designs/src/ibex_sv/ibex_csr.sv:11.8"
module \ibex_csr$ibex_core.cs_registers_i.u_dscratch1_csr
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:20.30"
  wire input 4 \wr_en_i
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:19.30"
  wire width 32 input 3 \wr_data_i
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:17.30"
  wire input 2 \rst_ni
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:23.30"
  wire output 6 \rd_error_o
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:21.30"
  wire width 32 output 5 \rd_data_o
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:16.30"
  wire input 1 \clk_i
  wire width 32 $procmux$5542_Y
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:32.7-32.28|designs/src/ibex_sv/ibex_csr.sv:31.14-33.8"
  cell $mux $procmux$5542
    parameter \WIDTH 32
    connect \Y $procmux$5542_Y
    connect \S \wr_en_i
    connect \B \wr_data_i
    connect \A \rd_data_o
  end
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:28.3"
  cell $aldff $driver$rdata_q
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rd_data_o
    connect \D $procmux$5542_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  connect \rd_error_o 1'0
end
attribute \src "designs/src/ibex_sv/ibex_csr.sv:11.8"
module \ibex_csr$ibex_core.cs_registers_i.u_dscratch0_csr
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:20.30"
  wire input 4 \wr_en_i
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:19.30"
  wire width 32 input 3 \wr_data_i
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:17.30"
  wire input 2 \rst_ni
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:23.30"
  wire output 6 \rd_error_o
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:21.30"
  wire width 32 output 5 \rd_data_o
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:16.30"
  wire input 1 \clk_i
  wire width 32 $procmux$5544_Y
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:32.7-32.28|designs/src/ibex_sv/ibex_csr.sv:31.14-33.8"
  cell $mux $procmux$5544
    parameter \WIDTH 32
    connect \Y $procmux$5544_Y
    connect \S \wr_en_i
    connect \B \wr_data_i
    connect \A \rd_data_o
  end
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:28.3"
  cell $aldff $driver$rdata_q
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rd_data_o
    connect \D $procmux$5544_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  connect \rd_error_o 1'0
end
attribute \src "designs/src/ibex_sv/ibex_csr.sv:11.8"
module \ibex_csr$ibex_core.cs_registers_i.u_depc_csr
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:20.30"
  wire input 4 \wr_en_i
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:19.30"
  wire width 32 input 3 \wr_data_i
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:17.30"
  wire input 2 \rst_ni
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:23.30"
  wire output 6 \rd_error_o
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:21.30"
  wire width 32 output 5 \rd_data_o
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:16.30"
  wire input 1 \clk_i
  wire width 32 $procmux$5546_Y
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:32.7-32.28|designs/src/ibex_sv/ibex_csr.sv:31.14-33.8"
  cell $mux $procmux$5546
    parameter \WIDTH 32
    connect \Y $procmux$5546_Y
    connect \S \wr_en_i
    connect \B \wr_data_i
    connect \A \rd_data_o
  end
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:28.3"
  cell $aldff $driver$rdata_q
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rd_data_o
    connect \D $procmux$5546_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 0
  end
  connect \rd_error_o 1'0
end
attribute \src "designs/src/ibex_sv/ibex_csr.sv:11.8"
module \ibex_csr$ibex_core.cs_registers_i.u_dcsr_csr
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:20.30"
  wire input 4 \wr_en_i
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:19.30"
  wire width 32 input 3 \wr_data_i
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:17.30"
  wire input 2 \rst_ni
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:23.30"
  wire output 6 \rd_error_o
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:21.30"
  wire width 32 output 5 \rd_data_o
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:16.30"
  wire input 1 \clk_i
  wire width 32 $procmux$5548_Y
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:32.7-32.28|designs/src/ibex_sv/ibex_csr.sv:31.14-33.8"
  cell $mux $procmux$5548
    parameter \WIDTH 32
    connect \Y $procmux$5548_Y
    connect \S \wr_en_i
    connect \B \wr_data_i
    connect \A \rd_data_o
  end
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:28.3"
  cell $aldff $driver$rdata_q
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rd_data_o
    connect \D $procmux$5548_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 1073741827
  end
  connect \rd_error_o 1'0
end
attribute \src "designs/src/ibex_sv/ibex_csr.sv:11.8"
module \ibex_csr$ibex_core.cs_registers_i.u_cpuctrl_csr
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:20.30"
  wire input 4 \wr_en_i
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:19.30"
  wire width 6 input 3 \wr_data_i
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:17.30"
  wire input 2 \rst_ni
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:23.30"
  wire output 6 \rd_error_o
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:21.30"
  wire width 6 output 5 \rd_data_o
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:16.30"
  wire input 1 \clk_i
  wire width 6 $procmux$5510_Y
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:32.7-32.28|designs/src/ibex_sv/ibex_csr.sv:31.14-33.8"
  cell $mux $procmux$5510
    parameter \WIDTH 6
    connect \Y $procmux$5510_Y
    connect \S \wr_en_i
    connect \B \wr_data_i
    connect \A \rd_data_o
  end
  attribute \src "designs/src/ibex_sv/ibex_csr.sv:28.3"
  cell $aldff $driver$rdata_q
    parameter \WIDTH 6
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \rd_data_o
    connect \D $procmux$5510_Y
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 6'000000
  end
  connect \rd_error_o 1'0
end
attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:15.8"
module \ibex_cs_registers$ibex_core.cs_registers_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:79.34"
  wire output 36 \trigger_match_o
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:32.34"
  wire input 2 \rst_ni
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:40.34"
  wire width 2 output 12 \priv_mode_lsu_o
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:39.34"
  wire width 2 output 11 \priv_mode_if_o
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:38.34"
  wire width 2 output 10 \priv_mode_id_o
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:83.34"
  wire width 32 input 38 \pc_wb_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:81.34"
  wire width 32 input 37 \pc_if_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:82.34"
  wire width 32 input 9 \pc_id_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:61.34"
  wire input 22 \nmi_mode_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:116.34"
  wire input 64 \mul_wait_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:198.16"
  wire \mtvec_err
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:199.16"
  wire \mtvec_en
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:197.25"
  wire width 32 \mtvec_d
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:195.16"
  wire width 32 \mtval_q
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:196.16"
  wire \mtval_en
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:195.25"
  wire width 32 \mtval_d
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:184.16"
  wire width 6 \mstatus_q
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:185.16"
  wire \mstatus_err
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:186.16"
  wire \mstatus_en
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:184.27"
  wire width 6 \mstatus_d
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:211.16"
  wire width 3 \mstack_q
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:213.16"
  wire width 32 \mstack_epc_q
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:212.16"
  wire \mstack_en
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:214.16"
  wire width 6 \mstack_cause_q
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:189.16"
  wire width 32 \mscratch_q
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:190.16"
  wire \mscratch_en
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:187.16"
  wire width 18 \mie_q
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:188.16"
  wire \mie_en
  attribute \unused_bits "1 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31"
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:232.16"
  wire width 32 \mhpmcounterh_we
  attribute \unused_bits "1 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31"
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:231.16"
  wire width 32 \mhpmcounter_we
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:230.16"
  wire width 2048 \mhpmcounter
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:192.16"
  wire \mepc_en
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:191.24"
  wire width 32 \mepc_d
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:114.34"
  wire input 62 \mem_store_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:113.34"
  wire input 61 \mem_load_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:225.32"
  wire \mcountinhibit_we
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:224.49"
  wire width 3 \mcountinhibit_q
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:224.32"
  wire width 3 \mcountinhibit_d
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:193.16"
  wire width 6 \mcause_q
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:194.16"
  wire \mcause_en
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:193.26"
  wire width 6 \mcause_d
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:110.34"
  wire input 58 \jump_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:109.34"
  wire input 57 \iside_wait_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:63.34"
  wire width 18 output 24 \irqs_o
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:58.34"
  wire input 6 \irq_timer_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:57.34"
  wire input 5 \irq_software_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:62.34"
  wire output 23 \irq_pending_o
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:60.34"
  wire width 15 input 8 \irq_fast_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:59.34"
  wire input 7 \irq_external_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:107.34"
  wire input 55 \instr_ret_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:108.34"
  wire input 56 \instr_ret_compressed_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:259.16"
  wire \illegal_csr_write
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:258.16"
  wire \illegal_csr_priv
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:103.34"
  wire output 54 \illegal_csr_insn_o
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:257.16"
  wire \illegal_csr
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:91.34"
  wire output 44 \icache_enable_o
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:35.34"
  wire width 32 input 3 \hart_id_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:90.34"
  wire width 32 output 43 \dummy_instr_seed_o
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:89.34"
  wire output 42 \dummy_instr_seed_en_o
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:88.34"
  wire width 3 output 41 \dummy_instr_mask_o
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:87.34"
  wire output 40 \dummy_instr_en_o
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:115.34"
  wire input 63 \dside_wait_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:206.16"
  wire width 32 \dscratch1_q
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:207.30"
  wire \dscratch1_en
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:205.16"
  wire width 32 \dscratch0_q
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:207.16"
  wire \dscratch0_en
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:117.34"
  wire input 65 \div_wait_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:204.16"
  wire \depc_en
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:203.24"
  wire width 32 \depc_d
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:76.34"
  wire output 33 \debug_single_step_o
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:72.34"
  wire input 29 \debug_mode_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:78.34"
  wire output 35 \debug_ebreaku_o
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:77.34"
  wire output 34 \debug_ebreakm_o
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:74.34"
  wire input 31 \debug_csr_save_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:73.34"
  wire width 3 input 30 \debug_cause_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:201.16"
  wire width 32 \dcsr_q
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:202.16"
  wire \dcsr_en
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:201.24"
  wire width 32 \dcsr_d
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:86.34"
  wire output 39 \data_ind_timing_o
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:254.16"
  wire \csr_wreq
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:253.16"
  wire \csr_we_int
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:251.16"
  wire width 32 \csr_wdata_int
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:51.34"
  wire width 32 input 18 \csr_wdata_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:92.34"
  wire output 45 \csr_shadow_err_o
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:97.34"
  wire input 48 \csr_save_wb_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:95.34"
  wire input 46 \csr_save_if_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:96.34"
  wire input 47 \csr_save_id_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:100.34"
  wire input 51 \csr_save_cause_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:98.34"
  wire input 49 \csr_restore_mret_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:99.34"
  wire input 50 \csr_restore_dret_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:54.34"
  wire width 32 output 21 \csr_rdata_o
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:68.34"
  wire width 24 output 27 \csr_pmp_cfg_o
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:69.34"
  wire width 136 output 28 \csr_pmp_addr_o
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:52.34"
  wire width 2 input 19 \csr_op_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:53.34"
  wire input 20 \csr_op_en_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:44.34"
  wire width 32 output 14 \csr_mtvec_o
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:45.34"
  wire input 15 \csr_mtvec_init_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:102.34"
  wire width 32 input 53 \csr_mtval_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:41.34"
  wire output 13 \csr_mstatus_tw_o
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:64.34"
  wire output 25 \csr_mstatus_mie_o
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:65.34"
  wire width 32 output 26 \csr_mepc_o
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:101.34"
  wire width 6 input 52 \csr_mcause_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:75.34"
  wire width 32 output 32 \csr_depc_o
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:50.34"
  wire width 12 input 17 \csr_addr_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:49.34"
  wire input 16 \csr_access_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:247.16"
  wire \cpuctrl_we
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:246.16"
  wire width 6 \cpuctrl_q
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:248.16"
  wire \cpuctrl_err
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:31.34"
  wire input 1 \clk_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:112.34"
  wire input 60 \branch_taken_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:111.34"
  wire input 59 \branch_i
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:46.34"
  wire width 32 input 4 \boot_addr_i
  wire $procmux$9996_CMP
  wire width 6 $procmux$9995_Y
  wire $procmux$9976_CMP
  wire $procmux$9975_Y
  wire $procmux$9956_CMP
  wire $procmux$9955_Y
  wire $procmux$9938_CMP
  wire $procmux$9937_Y
  wire $procmux$9921_CMP
  wire $procmux$9920_Y
  wire $procmux$9905_CMP
  wire $procmux$9904_Y
  wire $procmux$9890_CMP
  wire $procmux$9889_Y
  wire $procmux$9876_CMP
  wire $procmux$9875_Y
  wire $procmux$9863_CMP
  wire width 32 $procmux$9862_Y
  wire $procmux$9850_CMP
  wire $procmux$9849_Y
  wire $procmux$9837_CMP
  wire $procmux$9836_Y
  wire $procmux$9826_CMP
  wire $procmux$9825_Y
  wire $procmux$9816_CMP
  wire $procmux$9815_Y
  wire $procmux$9807_CMP
  wire $procmux$9806_Y
  wire $procmux$9799_CTRL
  wire width 31 $procmux$9799_CMP
  wire width 32 $procmux$9798_Y
  wire $procmux$9792_CTRL
  wire width 31 $procmux$9792_CMP
  wire width 32 $procmux$9791_Y
  wire $procmux$9786_CMP
  wire $procmux$9785_Y
  wire $procmux$9781_CMP
  wire width 2 $procmux$9780_Y
  wire width 2 $procmux$9778_Y
  wire $procmux$9760_CMP
  wire width 2 $procmux$9759_Y
  wire width 2 $procmux$9757_Y
  wire width 32 $procmux$9631_Y
  wire width 4 $procmux$9623_Y
  wire $procmux$9613_Y
  wire width 32 $procmux$9603_Y
  wire $procmux$9593_Y
  wire width 6 $procmux$9583_Y
  wire $procmux$9573_Y
  wire width 32 $procmux$9563_Y
  wire $procmux$9553_Y
  wire width 2 $procmux$9543_Y
  wire width 3 $procmux$9534_Y
  wire $procmux$9525_Y
  wire width 32 $procmux$9516_Y
  wire $procmux$9507_Y
  wire $procmux$9498_Y
  wire width 4 $procmux$9488_Y
  wire width 4 $procmux$9485_Y
  wire $procmux$9478_Y
  wire $procmux$9475_Y
  wire width 32 $procmux$9468_Y
  wire width 32 $procmux$9465_Y
  wire $procmux$9458_Y
  wire $procmux$9455_Y
  wire width 6 $procmux$9448_Y
  wire width 6 $procmux$9445_Y
  wire $procmux$9438_Y
  wire $procmux$9435_Y
  wire width 32 $procmux$9428_Y
  wire width 32 $procmux$9425_Y
  wire $procmux$9418_Y
  wire $procmux$9415_Y
  wire $procmux$9408_Y
  wire $procmux$9405_Y
  wire width 32 $procmux$9398_Y
  wire $procmux$9392_Y
  wire width 6 $procmux$9386_Y
  wire $procmux$9380_Y
  wire width 3 $procmux$9374_Y
  wire $procmux$9368_CMP
  wire $procmux$9367_CMP
  wire $procmux$9366_CMP
  wire $procmux$9365_CMP
  wire $procmux$10113_CMP
  wire $procmux$10112_CMP
  wire $procmux$10111_CMP
  wire $procmux$10110_CMP
  wire $procmux$10109_CMP
  wire $procmux$10108_CMP
  wire $procmux$10107_CMP
  wire $procmux$10106_CMP
  wire $procmux$10105_CMP
  wire $procmux$10104_CMP
  wire $procmux$10103_CMP
  wire $procmux$10102_CMP
  wire $procmux$10101_CMP
  wire $procmux$10100_CMP
  wire $procmux$10099_CMP
  wire $procmux$10098_CTRL
  wire width 29 $procmux$10098_CMP
  wire $procmux$10097_CTRL
  wire width 31 $procmux$10097_CMP
  wire $procmux$10096_CTRL
  wire width 31 $procmux$10096_CMP
  wire $procmux$10095_CMP
  wire $procmux$10091_CMP
  wire $procmux$10090_CMP
  wire $procmux$10089_CMP
  wire $procmux$10088_CMP
  wire $procmux$10087_CMP
  wire $procmux$10086_CMP
  wire $procmux$10085_CMP
  wire $procmux$10084_CMP
  wire $procmux$10083_CMP
  wire $procmux$10082_CMP
  wire $procmux$10081_CMP
  wire $procmux$10080_CMP
  wire $procmux$10079_CMP
  wire $procmux$10078_CMP
  wire $procmux$10077_CMP
  wire $procmux$10076_CMP
  wire $procmux$10075_CMP
  wire $procmux$10074_CMP
  wire $procmux$10073_CMP
  wire $procmux$10072_CMP
  wire $procmux$10071_CMP
  wire $procmux$10070_CMP
  wire $procmux$10069_CMP
  wire $procmux$10068_CMP
  wire $procmux$10067_CMP
  wire $procmux$10066_CMP
  wire $procmux$10065_CMP
  wire $procmux$10064_CMP
  wire $procmux$10063_CMP
  wire $procmux$10062_CMP
  wire $procmux$10061_CMP
  wire $procmux$10060_CMP
  wire $procmux$10059_CMP
  wire $procmux$10058_CMP
  wire $procmux$10057_CMP
  wire $procmux$10056_CTRL
  wire width 29 $procmux$10056_CMP
  wire $procmux$10055_CTRL
  wire width 31 $procmux$10055_CMP
  wire $procmux$10054_CTRL
  wire width 31 $procmux$10054_CMP
  wire $procmux$10053_CMP
  wire $procmux$10052_CMP
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  wire $mtvec_en$59
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:631.18-647.12"
  wire $mtval_en$95
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  wire $mtval_en$75
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  wire $mtval_en$58
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  wire $mtval_en$104
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:631.18-647.12"
  wire width 32 $mtval_d$94
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  wire width 32 $mtval_d$103
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  wire $mstatus_en$98
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:631.18-647.12"
  wire $mstatus_en$89
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  wire $mstatus_en$70
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  wire $mstatus_en$53
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  wire width 4 $mstatus_d[5:2]$97
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:631.18-647.12"
  wire width 4 $mstatus_d[5:2]$88
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:659.9-672.12"
  wire width 3 $mstatus_d[4:2]$111
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:516.11-518.14"
  wire width 2 $mstatus_d[3:2]$33
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  wire width 6 $mstatus_d$69
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  wire width 6 $mstatus_d$52
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:631.18-647.12"
  wire $mstack_en$96
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  wire $mstack_en$110
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  wire $mscratch_en$55
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  wire $mie_en$54
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  wire width 32 $mhpmcounterh_we$67
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  wire width 32 $mhpmcounter_we$66
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:631.18-647.12"
  wire $mepc_en$91
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  wire $mepc_en$73
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  wire $mepc_en$56
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:659.9-672.12"
  wire $mepc_en$113
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  wire $mepc_en$100
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  wire width 32 $mepc_d$99
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:631.18-647.12"
  wire width 32 $mepc_d$90
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:659.9-672.12"
  wire width 32 $mepc_d$112
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  wire $mcountinhibit_we$65
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:631.18-647.12"
  wire $mcause_en$93
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  wire $mcause_en$74
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  wire $mcause_en$57
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:659.9-672.12"
  wire $mcause_en$115
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  wire $mcause_en$102
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:631.18-647.12"
  wire width 6 $mcause_d$92
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:659.9-672.12"
  wire width 6 $mcause_d$114
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  wire width 6 $mcause_d$101
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:607.9-618.16"
  wire width 32 $exception_pc$86
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  wire $dscratch1_en$64
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  wire $dscratch0_en$63
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  wire $depc_en$79
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  wire $depc_en$62
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  wire $depc_en$109
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  wire width 32 $depc_d$108
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  wire $dcsr_en$78
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  wire $dcsr_en$61
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  wire $dcsr_en$107
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  wire width 3 $dcsr_d[8:6]$106
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:542.11-544.14"
  wire width 2 $dcsr_d[1:0]$37
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  wire width 2 $dcsr_d[1:0]$105
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  wire width 32 $dcsr_d$77
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  wire width 32 $dcsr_d$60
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  wire $cpuctrl_we$68
  wire $9y
  wire $8y
  wire $7y
  wire width 32 $50y
  wire $4y
  wire $48y
  wire $47y
  wire $46y
  wire $45y
  wire width 32 $43y
  wire $41y
  wire $40y
  wire $3y
  wire $39y
  wire $38y
  wire $36y
  wire $35y
  wire $34y
  wire $32y
  wire $31y
  wire $30y
  attribute \unused_bits "0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31"
  wire width 64 $25y
  wire width 64 $24y
  wire width 64 $23y
  wire $22y
  wire width 6 $21y
  attribute \unused_bits "32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63"
  wire width 64 $20y
  wire $1y
  wire width 64 $19y
  wire width 64 $18y
  wire $17y
  wire width 6 $16y
  wire $162y
  wire width 32 $15y
  wire $158y
  wire $157y
  wire $155y
  wire width 32 $14y
  wire $146y
  wire $144y
  wire $143y
  wire $142y
  wire $141y
  wire width 32 $13y
  wire width 32 $139y
  wire width 32 $138y
  wire width 32 $137y
  wire $12y
  wire width 6 $11y
  wire $10y
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:834.5"
  cell \ibex_csr$ibex_core.cs_registers_i.u_mtvec_csr \u_mtvec_csr
    connect \wr_en_i \mtvec_en
    connect \wr_data_i \mtvec_d
    connect \rst_ni \rst_ni
    connect \rd_error_o \mtvec_err
    connect \rd_data_o \csr_mtvec_o
    connect \clk_i \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:820.5"
  cell \ibex_csr$ibex_core.cs_registers_i.u_mtval_csr \u_mtval_csr
    connect \wr_en_i \mtval_en
    connect \wr_data_i \mtval_d
    connect \rst_ni \rst_ni
    connect \rd_data_o \mtval_q
    connect \clk_i \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:746.5"
  cell \ibex_csr$ibex_core.cs_registers_i.u_mstatus_csr \u_mstatus_csr
    connect \wr_en_i \mstatus_en
    connect \wr_data_i \mstatus_d
    connect \rst_ni \rst_ni
    connect \rd_error_o \mstatus_err
    connect \rd_data_o \mstatus_q
    connect \clk_i \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:928.5"
  cell \ibex_csr$ibex_core.cs_registers_i.u_mstack_epc_csr \u_mstack_epc_csr
    connect \wr_en_i \mstack_en
    connect \wr_data_i \csr_mepc_o
    connect \rst_ni \rst_ni
    connect \rd_data_o \mstack_epc_q
    connect \clk_i \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:914.5"
  cell \ibex_csr$ibex_core.cs_registers_i.u_mstack_csr \u_mstack_csr
    connect \wr_en_i \mstack_en
    connect \wr_data_i \mstatus_q [4:2]
    connect \rst_ni \rst_ni
    connect \rd_data_o \mstack_q
    connect \clk_i \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:942.5"
  cell \ibex_csr$ibex_core.cs_registers_i.u_mstack_cause_csr \u_mstack_cause_csr
    connect \wr_en_i \mstack_en
    connect \wr_data_i \mcause_q
    connect \rst_ni \rst_ni
    connect \rd_data_o \mstack_cause_q
    connect \clk_i \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:792.5"
  cell \ibex_csr$ibex_core.cs_registers_i.u_mscratch_csr \u_mscratch_csr
    connect \wr_en_i \mscratch_en
    connect \wr_data_i \csr_wdata_int
    connect \rst_ni \rst_ni
    connect \rd_data_o \mscratch_q
    connect \clk_i \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:778.5"
  cell \ibex_csr$ibex_core.cs_registers_i.u_mie_csr \u_mie_csr
    connect \wr_en_i \mie_en
    connect \wr_data_i { \csr_wdata_int [3] \csr_wdata_int [7] \csr_wdata_int [11] \csr_wdata_int [30:16] }
    connect \rst_ni \rst_ni
    connect \rd_data_o \mie_q
    connect \clk_i \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:760.5"
  cell \ibex_csr$ibex_core.cs_registers_i.u_mepc_csr \u_mepc_csr
    connect \wr_en_i \mepc_en
    connect \wr_data_i \mepc_d
    connect \rst_ni \rst_ni
    connect \rd_data_o \csr_mepc_o
    connect \clk_i \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:806.5"
  cell \ibex_csr$ibex_core.cs_registers_i.u_mcause_csr \u_mcause_csr
    connect \wr_en_i \mcause_en
    connect \wr_data_i \mcause_d
    connect \rst_ni \rst_ni
    connect \rd_data_o \mcause_q
    connect \clk_i \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:896.5"
  cell \ibex_csr$ibex_core.cs_registers_i.u_dscratch1_csr \u_dscratch1_csr
    connect \wr_en_i \dscratch1_en
    connect \wr_data_i \csr_wdata_int
    connect \rst_ni \rst_ni
    connect \rd_data_o \dscratch1_q
    connect \clk_i \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:882.5"
  cell \ibex_csr$ibex_core.cs_registers_i.u_dscratch0_csr \u_dscratch0_csr
    connect \wr_en_i \dscratch0_en
    connect \wr_data_i \csr_wdata_int
    connect \rst_ni \rst_ni
    connect \rd_data_o \dscratch0_q
    connect \clk_i \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:868.5"
  cell \ibex_csr$ibex_core.cs_registers_i.u_depc_csr \u_depc_csr
    connect \wr_en_i \depc_en
    connect \wr_data_i \depc_d
    connect \rst_ni \rst_ni
    connect \rd_data_o \csr_depc_o
    connect \clk_i \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:854.5"
  cell \ibex_csr$ibex_core.cs_registers_i.u_dcsr_csr \u_dcsr_csr
    connect \wr_en_i \dcsr_en
    connect \wr_data_i \dcsr_d
    connect \rst_ni \rst_ni
    connect \rd_data_o \dcsr_q
    connect \clk_i \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:1403.5"
  cell \ibex_csr$ibex_core.cs_registers_i.u_cpuctrl_csr \u_cpuctrl_csr
    connect \wr_en_i \cpuctrl_we
    connect \wr_data_i 6'000000
    connect \rst_ni \rst_ni
    connect \rd_error_o \cpuctrl_err
    connect \rd_data_o \cpuctrl_q
    connect \clk_i \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:1163.5"
  cell \ibex_counter$ibex_core.cs_registers_i.minstret_counter_i \minstret_counter_i
    connect \rst_ni \rst_ni
    connect \counterh_we_i \mhpmcounterh_we [2]
    connect \counter_we_i \mhpmcounter_we [2]
    connect \counter_val_o \mhpmcounter [1919:1856]
    connect \counter_val_i \csr_wdata_int
    connect \counter_inc_i $158y
    connect \clk_i \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:1150.5"
  cell \ibex_counter$ibex_core.cs_registers_i.mcycle_counter_i \mcycle_counter_i
    connect \rst_ni \rst_ni
    connect \counterh_we_i \mhpmcounterh_we [0]
    connect \counter_we_i \mhpmcounter_we [0]
    connect \counter_val_o \mhpmcounter [2047:1984]
    connect \counter_val_i \csr_wdata_int
    connect \counter_inc_i $155y
    connect \clk_i \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$9997
    parameter \WIDTH 6
    connect \Y $mstatus_d$52
    connect \S \csr_we_int
    connect \B $procmux$9995_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:506.22-519.12|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9996_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9996_CMP
    connect \B 12'001100000000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:506.22-519.12|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9995
    parameter \WIDTH 6
    connect \Y $procmux$9995_Y
    connect \S $procmux$9996_CMP
    connect \B { \csr_wdata_int [3] \csr_wdata_int [7] $mstatus_d[3:2]$33 \csr_wdata_int [17] \csr_wdata_int [21] }
    connect \A \mstatus_q
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$9977
    parameter \WIDTH 1
    connect \Y $mstatus_en$53
    connect \S \csr_we_int
    connect \B $procmux$9975_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:506.22-519.12|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9976_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9976_CMP
    connect \B 12'001100000000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:506.22-519.12|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9975
    parameter \WIDTH 1
    connect \Y $procmux$9975_Y
    connect \S $procmux$9976_CMP
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$9957
    parameter \WIDTH 1
    connect \Y $mie_en$54
    connect \S \csr_we_int
    connect \B $procmux$9955_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:522.18-522.32|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9956_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9956_CMP
    connect \B 12'001100000100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:522.18-522.32|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9955
    parameter \WIDTH 1
    connect \Y $procmux$9955_Y
    connect \S $procmux$9956_CMP
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$9939
    parameter \WIDTH 1
    connect \Y $mscratch_en$55
    connect \S \csr_we_int
    connect \B $procmux$9937_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:524.23-524.42|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9938_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9938_CMP
    connect \B 12'001101000000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:524.23-524.42|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9937
    parameter \WIDTH 1
    connect \Y $procmux$9937_Y
    connect \S $procmux$9938_CMP
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$9922
    parameter \WIDTH 1
    connect \Y $mepc_en$56
    connect \S \csr_we_int
    connect \B $procmux$9920_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:527.19-527.34|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9921_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9921_CMP
    connect \B 12'001101000001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:527.19-527.34|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9920
    parameter \WIDTH 1
    connect \Y $procmux$9920_Y
    connect \S $procmux$9921_CMP
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$9906
    parameter \WIDTH 1
    connect \Y $mcause_en$57
    connect \S \csr_we_int
    connect \B $procmux$9904_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:530.21-530.38|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9905_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9905_CMP
    connect \B 12'001101000010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:530.21-530.38|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9904
    parameter \WIDTH 1
    connect \Y $procmux$9904_Y
    connect \S $procmux$9905_CMP
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$9891
    parameter \WIDTH 1
    connect \Y $mtval_en$58
    connect \S \csr_we_int
    connect \B $procmux$9889_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:533.20-533.36|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9890_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9890_CMP
    connect \B 12'001101000011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:533.20-533.36|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9889
    parameter \WIDTH 1
    connect \Y $procmux$9889_Y
    connect \S $procmux$9890_CMP
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$9877
    parameter \WIDTH 1
    connect \Y $mtvec_en$59
    connect \S \csr_we_int
    connect \B $procmux$9875_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:536.20-536.36|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9876_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9876_CMP
    connect \B 12'001100000101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:536.20-536.36|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9875
    parameter \WIDTH 1
    connect \Y $procmux$9875_Y
    connect \S $procmux$9876_CMP
    connect \B 1'1
    connect \A \csr_mtvec_init_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$9864
    parameter \WIDTH 32
    connect \Y $dcsr_d$60
    connect \S \csr_we_int
    connect \B $procmux$9862_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:538.19-560.12|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9863_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9863_CMP
    connect \B 12'011110110000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:538.19-560.12|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9862
    parameter \WIDTH 32
    connect \Y $procmux$9862_Y
    connect \S $procmux$9863_CMP
    connect \B { 16'0100000000000000 \csr_wdata_int [15] 1'0 \csr_wdata_int [13:11] 2'00 \dcsr_q [8:6] 3'000 \csr_wdata_int [2] $dcsr_d[1:0]$37 }
    connect \A \dcsr_q
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$9851
    parameter \WIDTH 1
    connect \Y $dcsr_en$61
    connect \S \csr_we_int
    connect \B $procmux$9849_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:538.19-560.12|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9850_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9850_CMP
    connect \B 12'011110110000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:538.19-560.12|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9849
    parameter \WIDTH 1
    connect \Y $procmux$9849_Y
    connect \S $procmux$9850_CMP
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$9838
    parameter \WIDTH 1
    connect \Y $depc_en$62
    connect \S \csr_we_int
    connect \B $procmux$9836_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:563.18-563.33|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9837_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9837_CMP
    connect \B 12'011110110001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:563.18-563.33|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9836
    parameter \WIDTH 1
    connect \Y $procmux$9836_Y
    connect \S $procmux$9837_CMP
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$9827
    parameter \WIDTH 1
    connect \Y $dscratch0_en$63
    connect \S \csr_we_int
    connect \B $procmux$9825_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:565.24-565.44|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9826_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9826_CMP
    connect \B 12'011110110010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:565.24-565.44|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9825
    parameter \WIDTH 1
    connect \Y $procmux$9825_Y
    connect \S $procmux$9826_CMP
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$9817
    parameter \WIDTH 1
    connect \Y $dscratch1_en$64
    connect \S \csr_we_int
    connect \B $procmux$9815_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:566.24-566.44|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9816_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9816_CMP
    connect \B 12'011110110011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:566.24-566.44|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9815
    parameter \WIDTH 1
    connect \Y $procmux$9815_Y
    connect \S $procmux$9816_CMP
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$9808
    parameter \WIDTH 1
    connect \Y $mcountinhibit_we$65
    connect \S \csr_we_int
    connect \B $procmux$9806_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:569.28-569.52|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9807_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9807_CMP
    connect \B 12'001100100000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:569.28-569.52|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9806
    parameter \WIDTH 1
    connect \Y $procmux$9806_Y
    connect \S $procmux$9807_CMP
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$9800
    parameter \WIDTH 32
    connect \Y $mhpmcounter_we$66
    connect \S \csr_we_int
    connect \B $procmux$9798_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9799_CMP9
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CMP [9]
    connect \B 12'101100001010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9799_CMP8
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CMP [8]
    connect \B 12'101100001001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9799_CMP7
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CMP [7]
    connect \B 12'101100001000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9799_CMP6
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CMP [6]
    connect \B 12'101100000111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9799_CMP5
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CMP [5]
    connect \B 12'101100000110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9799_CMP4
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CMP [4]
    connect \B 12'101100000101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9799_CMP30
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CMP [30]
    connect \B 12'101100011111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9799_CMP3
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CMP [3]
    connect \B 12'101100000100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9799_CMP29
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CMP [29]
    connect \B 12'101100011110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9799_CMP28
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CMP [28]
    connect \B 12'101100011101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9799_CMP27
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CMP [27]
    connect \B 12'101100011100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9799_CMP26
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CMP [26]
    connect \B 12'101100011011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9799_CMP25
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CMP [25]
    connect \B 12'101100011010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9799_CMP24
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CMP [24]
    connect \B 12'101100011001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9799_CMP23
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CMP [23]
    connect \B 12'101100011000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9799_CMP22
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CMP [22]
    connect \B 12'101100010111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9799_CMP21
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CMP [21]
    connect \B 12'101100010110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9799_CMP20
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CMP [20]
    connect \B 12'101100010101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9799_CMP2
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CMP [2]
    connect \B 12'101100000011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9799_CMP19
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CMP [19]
    connect \B 12'101100010100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9799_CMP18
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CMP [18]
    connect \B 12'101100010011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9799_CMP17
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CMP [17]
    connect \B 12'101100010010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9799_CMP16
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CMP [16]
    connect \B 12'101100010001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9799_CMP15
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CMP [15]
    connect \B 12'101100010000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9799_CMP14
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CMP [14]
    connect \B 12'101100001111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9799_CMP13
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CMP [13]
    connect \B 12'101100001110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9799_CMP12
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CMP [12]
    connect \B 12'101100001101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9799_CMP11
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CMP [11]
    connect \B 12'101100001100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9799_CMP10
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CMP [10]
    connect \B 12'101100001011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9799_CMP1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CMP [1]
    connect \B 12'101100000010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9799_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CMP [0]
    connect \B 12'101100000000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $reduce_or $procmux$9799_ANY
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 31
    parameter \A_SIGNED 0
    connect \Y $procmux$9799_CTRL
    connect \A $procmux$9799_CMP
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.50|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9798
    parameter \WIDTH 32
    connect \Y $procmux$9798_Y
    connect \S $procmux$9799_CTRL
    connect \B $43y
    connect \A 0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$9793
    parameter \WIDTH 32
    connect \Y $mhpmcounterh_we$67
    connect \S \csr_we_int
    connect \B $procmux$9791_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9792_CMP9
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CMP [9]
    connect \B 12'101110001010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9792_CMP8
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CMP [8]
    connect \B 12'101110001001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9792_CMP7
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CMP [7]
    connect \B 12'101110001000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9792_CMP6
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CMP [6]
    connect \B 12'101110000111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9792_CMP5
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CMP [5]
    connect \B 12'101110000110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9792_CMP4
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CMP [4]
    connect \B 12'101110000101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9792_CMP30
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CMP [30]
    connect \B 12'101110011111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9792_CMP3
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CMP [3]
    connect \B 12'101110000100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9792_CMP29
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CMP [29]
    connect \B 12'101110011110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9792_CMP28
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CMP [28]
    connect \B 12'101110011101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9792_CMP27
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CMP [27]
    connect \B 12'101110011100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9792_CMP26
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CMP [26]
    connect \B 12'101110011011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9792_CMP25
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CMP [25]
    connect \B 12'101110011010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9792_CMP24
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CMP [24]
    connect \B 12'101110011001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9792_CMP23
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CMP [23]
    connect \B 12'101110011000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9792_CMP22
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CMP [22]
    connect \B 12'101110010111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9792_CMP21
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CMP [21]
    connect \B 12'101110010110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9792_CMP20
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CMP [20]
    connect \B 12'101110010101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9792_CMP2
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CMP [2]
    connect \B 12'101110000011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9792_CMP19
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CMP [19]
    connect \B 12'101110010100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9792_CMP18
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CMP [18]
    connect \B 12'101110010011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9792_CMP17
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CMP [17]
    connect \B 12'101110010010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9792_CMP16
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CMP [16]
    connect \B 12'101110010001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9792_CMP15
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CMP [15]
    connect \B 12'101110010000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9792_CMP14
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CMP [14]
    connect \B 12'101110001111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9792_CMP13
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CMP [13]
    connect \B 12'101110001110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9792_CMP12
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CMP [12]
    connect \B 12'101110001101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9792_CMP11
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CMP [11]
    connect \B 12'101110001100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9792_CMP10
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CMP [10]
    connect \B 12'101110001011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9792_CMP1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CMP [1]
    connect \B 12'101110000010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9792_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CMP [0]
    connect \B 12'101110000000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $reduce_or $procmux$9792_ANY
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 31
    parameter \A_SIGNED 0
    connect \Y $procmux$9792_CTRL
    connect \A $procmux$9792_CMP
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.51|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9791
    parameter \WIDTH 32
    connect \Y $procmux$9791_Y
    connect \S $procmux$9792_CTRL
    connect \B $50y
    connect \A 0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$9787
    parameter \WIDTH 1
    connect \Y $cpuctrl_we$68
    connect \S \csr_we_int
    connect \B $procmux$9785_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:597.22-597.40|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9786_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9786_CMP
    connect \B 12'011111000000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:597.22-597.40|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9785
    parameter \WIDTH 1
    connect \Y $procmux$9785_Y
    connect \S $procmux$9786_CMP
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$9782
    parameter \WIDTH 2
    connect \Y $mstatus_d[3:2]$33
    connect \S \csr_we_int
    connect \B $procmux$9780_Y
    connect \A 2'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:506.22-519.12|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9781_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9781_CMP
    connect \B 12'001100000000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:506.22-519.12|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9780
    parameter \WIDTH 2
    connect \Y $procmux$9780_Y
    connect \S $procmux$9781_CMP
    connect \B $procmux$9778_Y
    connect \A 2'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:517.13-517.40|designs/src/ibex_sv/ibex_cs_registers.sv:516.11-518.14"
  cell $mux $procmux$9778
    parameter \WIDTH 2
    connect \Y $procmux$9778_Y
    connect \S $32y
    connect \B 2'11
    connect \A \csr_wdata_int [12:11]
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$9761
    parameter \WIDTH 2
    connect \Y $dcsr_d[1:0]$37
    connect \S \csr_we_int
    connect \B $procmux$9759_Y
    connect \A 2'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:538.19-560.12|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9760_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$9760_CMP
    connect \B 12'011110110000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:538.19-560.12|designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9759
    parameter \WIDTH 2
    connect \Y $procmux$9759_Y
    connect \S $procmux$9760_CMP
    connect \B $procmux$9757_Y
    connect \A 2'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:543.13-543.37|designs/src/ibex_sv/ibex_cs_registers.sv:542.11-544.14"
  cell $mux $procmux$9757
    parameter \WIDTH 2
    connect \Y $procmux$9757_Y
    connect \S $36y
    connect \B 2'11
    connect \A \csr_wdata_int [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:654.27-673.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$9737
    parameter \WIDTH 2
    parameter \S_WIDTH 3
    connect \Y \priv_mode_if_o
    connect \S { \csr_save_cause_i \csr_restore_dret_i \csr_restore_mret_i }
    connect \B { 2'11 \dcsr_q [1:0] \mstatus_q [3:2] }
    connect \A \priv_mode_id_o
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:654.27-673.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$9730
    parameter \WIDTH 4
    parameter \S_WIDTH 2
    connect \Y \mstatus_d [5:2]
    connect \S { \csr_save_cause_i \csr_restore_mret_i }
    connect \B { $mstatus_d[5:2]$97 \mstatus_q [4] $mstatus_d[4:2]$111 }
    connect \A $mstatus_d$69 [5:2]
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:654.27-673.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$9723
    parameter \WIDTH 1
    parameter \S_WIDTH 2
    connect \Y \mstatus_en
    connect \S { \csr_save_cause_i \csr_restore_mret_i }
    connect \B { $mstatus_en$98 1'1 }
    connect \A $mstatus_en$70
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:654.27-673.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$9716
    parameter \WIDTH 32
    parameter \S_WIDTH 2
    connect \Y \mepc_d
    connect \S { \csr_save_cause_i \csr_restore_mret_i }
    connect \B { $mepc_d$99 $mepc_d$112 }
    connect \A { \csr_wdata_int [31:1] 1'0 }
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:654.27-673.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$9709
    parameter \WIDTH 1
    parameter \S_WIDTH 2
    connect \Y \mepc_en
    connect \S { \csr_save_cause_i \csr_restore_mret_i }
    connect \B { $mepc_en$100 $mepc_en$113 }
    connect \A $mepc_en$73
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:654.27-673.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$9702
    parameter \WIDTH 6
    parameter \S_WIDTH 2
    connect \Y \mcause_d
    connect \S { \csr_save_cause_i \csr_restore_mret_i }
    connect \B { $mcause_d$101 $mcause_d$114 }
    connect \A { \csr_wdata_int [31] \csr_wdata_int [4:0] }
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:654.27-673.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$9695
    parameter \WIDTH 1
    parameter \S_WIDTH 2
    connect \Y \mcause_en
    connect \S { \csr_save_cause_i \csr_restore_mret_i }
    connect \B { $mcause_en$102 $mcause_en$115 }
    connect \A $mcause_en$74
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9690
    parameter \WIDTH 32
    connect \Y \mtval_d
    connect \S \csr_save_cause_i
    connect \B $mtval_d$103
    connect \A \csr_wdata_int
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9683
    parameter \WIDTH 1
    connect \Y \mtval_en
    connect \S \csr_save_cause_i
    connect \B $mtval_en$104
    connect \A $mtval_en$75
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9676
    parameter \WIDTH 2
    connect \Y \dcsr_d [1:0]
    connect \S \csr_save_cause_i
    connect \B $dcsr_d[1:0]$105
    connect \A $dcsr_d$77 [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9669
    parameter \WIDTH 3
    connect \Y \dcsr_d [8:6]
    connect \S \csr_save_cause_i
    connect \B $dcsr_d[8:6]$106
    connect \A $dcsr_d$77 [8:6]
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9662
    parameter \WIDTH 1
    connect \Y \dcsr_en
    connect \S \csr_save_cause_i
    connect \B $dcsr_en$107
    connect \A $dcsr_en$78
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9655
    parameter \WIDTH 32
    connect \Y \depc_d
    connect \S \csr_save_cause_i
    connect \B $depc_d$108
    connect \A { \csr_wdata_int [31:1] 1'0 }
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9648
    parameter \WIDTH 1
    connect \Y \depc_en
    connect \S \csr_save_cause_i
    connect \B $depc_en$109
    connect \A $depc_en$79
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9641
    parameter \WIDTH 1
    connect \Y \mstack_en
    connect \S \csr_save_cause_i
    connect \B $mstack_en$110
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9634
    parameter \WIDTH 32
    connect \Y $exception_pc$86
    connect \S \csr_save_cause_i
    connect \B $procmux$9631_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:615.13-615.36|designs/src/ibex_sv/ibex_cs_registers.sv:607.9-618.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$9631
    parameter \WIDTH 32
    parameter \S_WIDTH 2
    connect \Y $procmux$9631_Y
    connect \S { \csr_save_if_i \csr_save_wb_i }
    connect \B { \pc_if_i \pc_wb_i }
    connect \A \pc_id_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9625
    parameter \WIDTH 4
    connect \Y $mstatus_d[5:2]$97
    connect \S \csr_save_cause_i
    connect \B $procmux$9623_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.31-631.12|designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  attribute \full_case 1
  cell $mux $procmux$9623
    parameter \WIDTH 4
    connect \Y $procmux$9623_Y
    connect \S \debug_csr_save_i
    connect \B $mstatus_d$69 [5:2]
    connect \A $mstatus_d[5:2]$88
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9615
    parameter \WIDTH 1
    connect \Y $mstatus_en$98
    connect \S \csr_save_cause_i
    connect \B $procmux$9613_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.31-631.12|designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  attribute \full_case 1
  cell $mux $procmux$9613
    parameter \WIDTH 1
    connect \Y $procmux$9613_Y
    connect \S \debug_csr_save_i
    connect \B $mstatus_en$70
    connect \A $mstatus_en$89
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9605
    parameter \WIDTH 32
    connect \Y $mepc_d$99
    connect \S \csr_save_cause_i
    connect \B $procmux$9603_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.31-631.12|designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  attribute \full_case 1
  cell $mux $procmux$9603
    parameter \WIDTH 32
    connect \Y $procmux$9603_Y
    connect \S \debug_csr_save_i
    connect \B { \csr_wdata_int [31:1] 1'0 }
    connect \A $mepc_d$90
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9595
    parameter \WIDTH 1
    connect \Y $mepc_en$100
    connect \S \csr_save_cause_i
    connect \B $procmux$9593_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.31-631.12|designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  attribute \full_case 1
  cell $mux $procmux$9593
    parameter \WIDTH 1
    connect \Y $procmux$9593_Y
    connect \S \debug_csr_save_i
    connect \B $mepc_en$73
    connect \A $mepc_en$91
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9585
    parameter \WIDTH 6
    connect \Y $mcause_d$101
    connect \S \csr_save_cause_i
    connect \B $procmux$9583_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.31-631.12|designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  attribute \full_case 1
  cell $mux $procmux$9583
    parameter \WIDTH 6
    connect \Y $procmux$9583_Y
    connect \S \debug_csr_save_i
    connect \B { \csr_wdata_int [31] \csr_wdata_int [4:0] }
    connect \A $mcause_d$92
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9575
    parameter \WIDTH 1
    connect \Y $mcause_en$102
    connect \S \csr_save_cause_i
    connect \B $procmux$9573_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.31-631.12|designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  attribute \full_case 1
  cell $mux $procmux$9573
    parameter \WIDTH 1
    connect \Y $procmux$9573_Y
    connect \S \debug_csr_save_i
    connect \B $mcause_en$74
    connect \A $mcause_en$93
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9565
    parameter \WIDTH 32
    connect \Y $mtval_d$103
    connect \S \csr_save_cause_i
    connect \B $procmux$9563_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.31-631.12|designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  attribute \full_case 1
  cell $mux $procmux$9563
    parameter \WIDTH 32
    connect \Y $procmux$9563_Y
    connect \S \debug_csr_save_i
    connect \B \csr_wdata_int
    connect \A $mtval_d$94
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9555
    parameter \WIDTH 1
    connect \Y $mtval_en$104
    connect \S \csr_save_cause_i
    connect \B $procmux$9553_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.31-631.12|designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  attribute \full_case 1
  cell $mux $procmux$9553
    parameter \WIDTH 1
    connect \Y $procmux$9553_Y
    connect \S \debug_csr_save_i
    connect \B $mtval_en$75
    connect \A $mtval_en$95
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9545
    parameter \WIDTH 2
    connect \Y $dcsr_d[1:0]$105
    connect \S \csr_save_cause_i
    connect \B $procmux$9543_Y
    connect \A 2'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.31-631.12|designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  attribute \full_case 1
  cell $mux $procmux$9543
    parameter \WIDTH 2
    connect \Y $procmux$9543_Y
    connect \S \debug_csr_save_i
    connect \B \priv_mode_id_o
    connect \A $dcsr_d$77 [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9536
    parameter \WIDTH 3
    connect \Y $dcsr_d[8:6]$106
    connect \S \csr_save_cause_i
    connect \B $procmux$9534_Y
    connect \A 3'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.31-631.12|designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  attribute \full_case 1
  cell $mux $procmux$9534
    parameter \WIDTH 3
    connect \Y $procmux$9534_Y
    connect \S \debug_csr_save_i
    connect \B \debug_cause_i
    connect \A $dcsr_d$77 [8:6]
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9527
    parameter \WIDTH 1
    connect \Y $dcsr_en$107
    connect \S \csr_save_cause_i
    connect \B $procmux$9525_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.31-631.12|designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  attribute \full_case 1
  cell $mux $procmux$9525
    parameter \WIDTH 1
    connect \Y $procmux$9525_Y
    connect \S \debug_csr_save_i
    connect \B 1'1
    connect \A $dcsr_en$78
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9518
    parameter \WIDTH 32
    connect \Y $depc_d$108
    connect \S \csr_save_cause_i
    connect \B $procmux$9516_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.31-631.12|designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  attribute \full_case 1
  cell $mux $procmux$9516
    parameter \WIDTH 32
    connect \Y $procmux$9516_Y
    connect \S \debug_csr_save_i
    connect \B $exception_pc$86
    connect \A { \csr_wdata_int [31:1] 1'0 }
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9509
    parameter \WIDTH 1
    connect \Y $depc_en$109
    connect \S \csr_save_cause_i
    connect \B $procmux$9507_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.31-631.12|designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  attribute \full_case 1
  cell $mux $procmux$9507
    parameter \WIDTH 1
    connect \Y $procmux$9507_Y
    connect \S \debug_csr_save_i
    connect \B 1'1
    connect \A $depc_en$79
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9500
    parameter \WIDTH 1
    connect \Y $mstack_en$110
    connect \S \csr_save_cause_i
    connect \B $procmux$9498_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.31-631.12|designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  attribute \full_case 1
  cell $mux $procmux$9498
    parameter \WIDTH 1
    connect \Y $procmux$9498_Y
    connect \S \debug_csr_save_i
    connect \B 1'0
    connect \A $mstack_en$96
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9490
    parameter \WIDTH 4
    connect \Y $mstatus_d[5:2]$88
    connect \S \csr_save_cause_i
    connect \B $procmux$9488_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.31-631.12|designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  attribute \full_case 1
  cell $mux $procmux$9488
    parameter \WIDTH 4
    connect \Y $procmux$9488_Y
    connect \S \debug_csr_save_i
    connect \B 4'x
    connect \A $procmux$9485_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:631.37-647.12|designs/src/ibex_sv/ibex_cs_registers.sv:631.18-647.12"
  cell $mux $procmux$9485
    parameter \WIDTH 4
    connect \Y $procmux$9485_Y
    connect \S \debug_mode_i
    connect \B $mstatus_d$69 [5:2]
    connect \A { 1'0 \mstatus_q [5] \priv_mode_id_o }
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9480
    parameter \WIDTH 1
    connect \Y $mstatus_en$89
    connect \S \csr_save_cause_i
    connect \B $procmux$9478_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.31-631.12|designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  attribute \full_case 1
  cell $mux $procmux$9478
    parameter \WIDTH 1
    connect \Y $procmux$9478_Y
    connect \S \debug_csr_save_i
    connect \B 1'x
    connect \A $procmux$9475_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:631.37-647.12|designs/src/ibex_sv/ibex_cs_registers.sv:631.18-647.12"
  cell $mux $procmux$9475
    parameter \WIDTH 1
    connect \Y $procmux$9475_Y
    connect \S \debug_mode_i
    connect \B $mstatus_en$70
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9470
    parameter \WIDTH 32
    connect \Y $mepc_d$90
    connect \S \csr_save_cause_i
    connect \B $procmux$9468_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.31-631.12|designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  attribute \full_case 1
  cell $mux $procmux$9468
    parameter \WIDTH 32
    connect \Y $procmux$9468_Y
    connect \S \debug_csr_save_i
    connect \B 32'x
    connect \A $procmux$9465_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:631.37-647.12|designs/src/ibex_sv/ibex_cs_registers.sv:631.18-647.12"
  cell $mux $procmux$9465
    parameter \WIDTH 32
    connect \Y $procmux$9465_Y
    connect \S \debug_mode_i
    connect \B { \csr_wdata_int [31:1] 1'0 }
    connect \A $exception_pc$86
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9460
    parameter \WIDTH 1
    connect \Y $mepc_en$91
    connect \S \csr_save_cause_i
    connect \B $procmux$9458_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.31-631.12|designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  attribute \full_case 1
  cell $mux $procmux$9458
    parameter \WIDTH 1
    connect \Y $procmux$9458_Y
    connect \S \debug_csr_save_i
    connect \B 1'x
    connect \A $procmux$9455_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:631.37-647.12|designs/src/ibex_sv/ibex_cs_registers.sv:631.18-647.12"
  cell $mux $procmux$9455
    parameter \WIDTH 1
    connect \Y $procmux$9455_Y
    connect \S \debug_mode_i
    connect \B $mepc_en$73
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9450
    parameter \WIDTH 6
    connect \Y $mcause_d$92
    connect \S \csr_save_cause_i
    connect \B $procmux$9448_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.31-631.12|designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  attribute \full_case 1
  cell $mux $procmux$9448
    parameter \WIDTH 6
    connect \Y $procmux$9448_Y
    connect \S \debug_csr_save_i
    connect \B 6'x
    connect \A $procmux$9445_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:631.37-647.12|designs/src/ibex_sv/ibex_cs_registers.sv:631.18-647.12"
  cell $mux $procmux$9445
    parameter \WIDTH 6
    connect \Y $procmux$9445_Y
    connect \S \debug_mode_i
    connect \B { \csr_wdata_int [31] \csr_wdata_int [4:0] }
    connect \A \csr_mcause_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9440
    parameter \WIDTH 1
    connect \Y $mcause_en$93
    connect \S \csr_save_cause_i
    connect \B $procmux$9438_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.31-631.12|designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  attribute \full_case 1
  cell $mux $procmux$9438
    parameter \WIDTH 1
    connect \Y $procmux$9438_Y
    connect \S \debug_csr_save_i
    connect \B 1'x
    connect \A $procmux$9435_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:631.37-647.12|designs/src/ibex_sv/ibex_cs_registers.sv:631.18-647.12"
  cell $mux $procmux$9435
    parameter \WIDTH 1
    connect \Y $procmux$9435_Y
    connect \S \debug_mode_i
    connect \B $mcause_en$74
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9430
    parameter \WIDTH 32
    connect \Y $mtval_d$94
    connect \S \csr_save_cause_i
    connect \B $procmux$9428_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.31-631.12|designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  attribute \full_case 1
  cell $mux $procmux$9428
    parameter \WIDTH 32
    connect \Y $procmux$9428_Y
    connect \S \debug_csr_save_i
    connect \B 32'x
    connect \A $procmux$9425_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:631.37-647.12|designs/src/ibex_sv/ibex_cs_registers.sv:631.18-647.12"
  cell $mux $procmux$9425
    parameter \WIDTH 32
    connect \Y $procmux$9425_Y
    connect \S \debug_mode_i
    connect \B \csr_wdata_int
    connect \A \csr_mtval_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9420
    parameter \WIDTH 1
    connect \Y $mtval_en$95
    connect \S \csr_save_cause_i
    connect \B $procmux$9418_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.31-631.12|designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  attribute \full_case 1
  cell $mux $procmux$9418
    parameter \WIDTH 1
    connect \Y $procmux$9418_Y
    connect \S \debug_csr_save_i
    connect \B 1'x
    connect \A $procmux$9415_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:631.37-647.12|designs/src/ibex_sv/ibex_cs_registers.sv:631.18-647.12"
  cell $mux $procmux$9415
    parameter \WIDTH 1
    connect \Y $procmux$9415_Y
    connect \S \debug_mode_i
    connect \B $mtval_en$75
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:606.25-648.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9410
    parameter \WIDTH 1
    connect \Y $mstack_en$96
    connect \S \csr_save_cause_i
    connect \B $procmux$9408_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:623.31-631.12|designs/src/ibex_sv/ibex_cs_registers.sv:623.9-647.12"
  attribute \full_case 1
  cell $mux $procmux$9408
    parameter \WIDTH 1
    connect \Y $procmux$9408_Y
    connect \S \debug_csr_save_i
    connect \B 1'x
    connect \A $procmux$9405_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:631.37-647.12|designs/src/ibex_sv/ibex_cs_registers.sv:631.18-647.12"
  cell $mux $procmux$9405
    parameter \WIDTH 1
    connect \Y $procmux$9405_Y
    connect \S \debug_mode_i
    connect \B 1'0
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:654.27-673.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9400
    parameter \WIDTH 32
    connect \Y $mepc_d$112
    connect \S \csr_restore_mret_i
    connect \B $procmux$9398_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:659.25-667.12|designs/src/ibex_sv/ibex_cs_registers.sv:659.9-672.12"
  attribute \full_case 1
  cell $mux $procmux$9398
    parameter \WIDTH 32
    connect \Y $procmux$9398_Y
    connect \S \nmi_mode_i
    connect \B \mstack_epc_q
    connect \A { \csr_wdata_int [31:1] 1'0 }
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:654.27-673.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9394
    parameter \WIDTH 1
    connect \Y $mepc_en$113
    connect \S \csr_restore_mret_i
    connect \B $procmux$9392_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:659.25-667.12|designs/src/ibex_sv/ibex_cs_registers.sv:659.9-672.12"
  attribute \full_case 1
  cell $mux $procmux$9392
    parameter \WIDTH 1
    connect \Y $procmux$9392_Y
    connect \S \nmi_mode_i
    connect \B 1'1
    connect \A $mepc_en$73
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:654.27-673.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9388
    parameter \WIDTH 6
    connect \Y $mcause_d$114
    connect \S \csr_restore_mret_i
    connect \B $procmux$9386_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:659.25-667.12|designs/src/ibex_sv/ibex_cs_registers.sv:659.9-672.12"
  attribute \full_case 1
  cell $mux $procmux$9386
    parameter \WIDTH 6
    connect \Y $procmux$9386_Y
    connect \S \nmi_mode_i
    connect \B \mstack_cause_q
    connect \A { \csr_wdata_int [31] \csr_wdata_int [4:0] }
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:654.27-673.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9382
    parameter \WIDTH 1
    connect \Y $mcause_en$115
    connect \S \csr_restore_mret_i
    connect \B $procmux$9380_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:659.25-667.12|designs/src/ibex_sv/ibex_cs_registers.sv:659.9-672.12"
  attribute \full_case 1
  cell $mux $procmux$9380
    parameter \WIDTH 1
    connect \Y $procmux$9380_Y
    connect \S \nmi_mode_i
    connect \B 1'1
    connect \A $mcause_en$74
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:654.27-673.10|designs/src/ibex_sv/ibex_cs_registers.sv:604.5-676.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9376
    parameter \WIDTH 3
    connect \Y $mstatus_d[4:2]$111
    connect \S \csr_restore_mret_i
    connect \B $procmux$9374_Y
    connect \A 3'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:659.25-667.12|designs/src/ibex_sv/ibex_cs_registers.sv:659.9-672.12"
  attribute \full_case 1
  cell $mux $procmux$9374
    parameter \WIDTH 3
    connect \Y $procmux$9374_Y
    connect \S \nmi_mode_i
    connect \B \mstack_q
    connect \A 3'100
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:1097.7-1097.85|designs/src/ibex_sv/ibex_cs_registers.sv:1095.5-1100.8"
  attribute \full_case 1
  cell $mux $procmux$9370
    parameter \WIDTH 3
    connect \Y \mcountinhibit_d
    connect \S \mcountinhibit_we
    connect \B { \csr_wdata_int [2] 1'0 \csr_wdata_int [0] }
    connect \A \mcountinhibit_q
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:698.21-698.50|designs/src/ibex_sv/ibex_cs_registers.sv:697.5-703.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9368_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9368_CMP
    connect \B 2'01
    connect \A \csr_op_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:699.21-699.64|designs/src/ibex_sv/ibex_cs_registers.sv:697.5-703.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9367_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9367_CMP
    connect \B 2'10
    connect \A \csr_op_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:700.21-700.64|designs/src/ibex_sv/ibex_cs_registers.sv:697.5-703.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9366_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9366_CMP
    connect \B 2'11
    connect \A \csr_op_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:701.21-701.49|designs/src/ibex_sv/ibex_cs_registers.sv:697.5-703.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$9365_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9365_CMP
    connect \A \csr_op_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:701.21-701.49|designs/src/ibex_sv/ibex_cs_registers.sv:697.5-703.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$9364
    parameter \WIDTH 32
    parameter \S_WIDTH 4
    connect \Y \csr_wdata_int
    connect \S { $procmux$9368_CMP $procmux$9367_CMP $procmux$9366_CMP $procmux$9365_CMP }
    connect \B { \csr_wdata_i $137y $139y \csr_wdata_i }
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:293.20-293.46|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10113_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10113_CMP
    connect \B 12'111100010100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:296.20-303.10|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10112_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10112_CMP
    connect \B 12'001100000000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:306.17-306.44|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10111_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10111_CMP
    connect \B 12'001100000001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:309.16-315.10|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10110_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10110_CMP
    connect \B 12'001100000100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:317.21-317.48|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10109_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10109_CMP
    connect \B 12'001101000000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:320.18-320.42|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10108_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10108_CMP
    connect \B 12'001100000101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:323.17-323.40|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10107_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10107_CMP
    connect \B 12'001101000001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:326.19-326.71|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10106_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10106_CMP
    connect \B 12'001101000010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:329.18-329.42|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10105_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10105_CMP
    connect \B 12'001101000011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:332.16-338.10|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10104_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10104_CMP
    connect \B 12'001101000100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:366.17-369.10|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10103_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10103_CMP
    connect \B 12'011110110000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:370.16-373.10|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10102_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10102_CMP
    connect \B 12'011110110001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:374.22-377.10|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10101_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10101_CMP
    connect \B 12'011110110010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:378.22-381.10|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10100_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10100_CMP
    connect \B 12'011110110011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:384.26-384.56|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10099_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10099_CMP
    connect \B 12'001100100000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10098_CMP9
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10098_CMP [9]
    connect \B 12'001100101100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10098_CMP8
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10098_CMP [8]
    connect \B 12'001100101011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10098_CMP7
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10098_CMP [7]
    connect \B 12'001100101010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10098_CMP6
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10098_CMP [6]
    connect \B 12'001100101001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10098_CMP5
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10098_CMP [5]
    connect \B 12'001100101000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10098_CMP4
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10098_CMP [4]
    connect \B 12'001100100111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10098_CMP3
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10098_CMP [3]
    connect \B 12'001100100110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10098_CMP28
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10098_CMP [28]
    connect \B 12'001100111111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10098_CMP27
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10098_CMP [27]
    connect \B 12'001100111110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10098_CMP26
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10098_CMP [26]
    connect \B 12'001100111101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10098_CMP25
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10098_CMP [25]
    connect \B 12'001100111100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10098_CMP24
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10098_CMP [24]
    connect \B 12'001100111011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10098_CMP23
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10098_CMP [23]
    connect \B 12'001100111010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10098_CMP22
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10098_CMP [22]
    connect \B 12'001100111001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10098_CMP21
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10098_CMP [21]
    connect \B 12'001100111000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10098_CMP20
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10098_CMP [20]
    connect \B 12'001100110111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10098_CMP2
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10098_CMP [2]
    connect \B 12'001100100101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10098_CMP19
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10098_CMP [19]
    connect \B 12'001100110110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10098_CMP18
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10098_CMP [18]
    connect \B 12'001100110101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10098_CMP17
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10098_CMP [17]
    connect \B 12'001100110100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10098_CMP16
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10098_CMP [16]
    connect \B 12'001100110011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10098_CMP15
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10098_CMP [15]
    connect \B 12'001100110010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10098_CMP14
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10098_CMP [14]
    connect \B 12'001100110001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10098_CMP13
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10098_CMP [13]
    connect \B 12'001100110000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10098_CMP12
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10098_CMP [12]
    connect \B 12'001100101111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10098_CMP11
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10098_CMP [11]
    connect \B 12'001100101110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10098_CMP10
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10098_CMP [10]
    connect \B 12'001100101101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10098_CMP1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10098_CMP [1]
    connect \B 12'001100100100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10098_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10098_CMP [0]
    connect \B 12'001100100011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $reduce_or $procmux$10098_ANY
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 29
    parameter \A_SIGNED 0
    connect \Y $procmux$10098_CTRL
    connect \A $procmux$10098_CMP
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10097_CMP9
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CMP [9]
    connect \B 12'101100001010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10097_CMP8
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CMP [8]
    connect \B 12'101100001001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10097_CMP7
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CMP [7]
    connect \B 12'101100001000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10097_CMP6
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CMP [6]
    connect \B 12'101100000111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10097_CMP5
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CMP [5]
    connect \B 12'101100000110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10097_CMP4
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CMP [4]
    connect \B 12'101100000101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10097_CMP30
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CMP [30]
    connect \B 12'101100011111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10097_CMP3
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CMP [3]
    connect \B 12'101100000100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10097_CMP29
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CMP [29]
    connect \B 12'101100011110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10097_CMP28
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CMP [28]
    connect \B 12'101100011101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10097_CMP27
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CMP [27]
    connect \B 12'101100011100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10097_CMP26
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CMP [26]
    connect \B 12'101100011011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10097_CMP25
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CMP [25]
    connect \B 12'101100011010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10097_CMP24
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CMP [24]
    connect \B 12'101100011001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10097_CMP23
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CMP [23]
    connect \B 12'101100011000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10097_CMP22
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CMP [22]
    connect \B 12'101100010111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10097_CMP21
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CMP [21]
    connect \B 12'101100010110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10097_CMP20
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CMP [20]
    connect \B 12'101100010101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10097_CMP2
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CMP [2]
    connect \B 12'101100000011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10097_CMP19
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CMP [19]
    connect \B 12'101100010100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10097_CMP18
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CMP [18]
    connect \B 12'101100010011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10097_CMP17
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CMP [17]
    connect \B 12'101100010010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10097_CMP16
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CMP [16]
    connect \B 12'101100010001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10097_CMP15
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CMP [15]
    connect \B 12'101100010000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10097_CMP14
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CMP [14]
    connect \B 12'101100001111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10097_CMP13
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CMP [13]
    connect \B 12'101100001110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10097_CMP12
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CMP [12]
    connect \B 12'101100001101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10097_CMP11
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CMP [11]
    connect \B 12'101100001100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10097_CMP10
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CMP [10]
    connect \B 12'101100001011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10097_CMP1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CMP [1]
    connect \B 12'101100000010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10097_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CMP [0]
    connect \B 12'101100000000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $reduce_or $procmux$10097_ANY
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 31
    parameter \A_SIGNED 0
    connect \Y $procmux$10097_CTRL
    connect \A $procmux$10097_CMP
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10096_CMP9
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CMP [9]
    connect \B 12'101110001010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10096_CMP8
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CMP [8]
    connect \B 12'101110001001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10096_CMP7
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CMP [7]
    connect \B 12'101110001000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10096_CMP6
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CMP [6]
    connect \B 12'101110000111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10096_CMP5
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CMP [5]
    connect \B 12'101110000110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10096_CMP4
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CMP [4]
    connect \B 12'101110000101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10096_CMP30
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CMP [30]
    connect \B 12'101110011111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10096_CMP3
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CMP [3]
    connect \B 12'101110000100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10096_CMP29
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CMP [29]
    connect \B 12'101110011110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10096_CMP28
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CMP [28]
    connect \B 12'101110011101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10096_CMP27
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CMP [27]
    connect \B 12'101110011100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10096_CMP26
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CMP [26]
    connect \B 12'101110011011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10096_CMP25
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CMP [25]
    connect \B 12'101110011010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10096_CMP24
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CMP [24]
    connect \B 12'101110011001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10096_CMP23
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CMP [23]
    connect \B 12'101110011000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10096_CMP22
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CMP [22]
    connect \B 12'101110010111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10096_CMP21
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CMP [21]
    connect \B 12'101110010110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10096_CMP20
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CMP [20]
    connect \B 12'101110010101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10096_CMP2
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CMP [2]
    connect \B 12'101110000011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10096_CMP19
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CMP [19]
    connect \B 12'101110010100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10096_CMP18
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CMP [18]
    connect \B 12'101110010011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10096_CMP17
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CMP [17]
    connect \B 12'101110010010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10096_CMP16
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CMP [16]
    connect \B 12'101110010001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10096_CMP15
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CMP [15]
    connect \B 12'101110010000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10096_CMP14
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CMP [14]
    connect \B 12'101110001111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10096_CMP13
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CMP [13]
    connect \B 12'101110001110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10096_CMP12
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CMP [12]
    connect \B 12'101110001101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10096_CMP11
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CMP [11]
    connect \B 12'101110001100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10096_CMP10
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CMP [10]
    connect \B 12'101110001011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10096_CMP1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CMP [1]
    connect \B 12'101110000010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10096_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CMP [0]
    connect \B 12'101110000000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $reduce_or $procmux$10096_ANY
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 31
    parameter \A_SIGNED 0
    connect \Y $procmux$10096_CTRL
    connect \A $procmux$10096_CMP
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:450.9-450.66|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10095_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10095_CMP
    connect \B 12'011111000000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:450.9-450.66|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$10094
    parameter \WIDTH 32
    parameter \S_WIDTH 19
    connect \Y \csr_rdata_o
    connect \S { $procmux$10113_CMP $procmux$10112_CMP $procmux$10111_CMP $procmux$10110_CMP $procmux$10109_CMP $procmux$10108_CMP $procmux$10107_CMP $procmux$10106_CMP $procmux$10105_CMP $procmux$10104_CMP $procmux$10103_CMP $procmux$10102_CMP $procmux$10101_CMP $procmux$10100_CMP $procmux$10099_CMP $procmux$10098_CTRL $procmux$10097_CTRL $procmux$10096_CTRL $procmux$10095_CMP }
    connect \B { \hart_id_i 10'0000000000 \mstatus_q [0] 3'000 \mstatus_q [1] 4'0000 \mstatus_q [3:2] 3'000 \mstatus_q [4] 3'000 \mstatus_q [5] 36'000010000000001000000010001000001000 \mie_q [14:0] 4'0000 \mie_q [15] 3'000 \mie_q [16] 3'000 \mie_q [17] 3'000 \mscratch_q \csr_mtvec_o \csr_mepc_o \mcause_q [5] 26'00000000000000000000000000 \mcause_q [4:0] \mtval_q 1'0 \irq_fast_i 4'0000 \irq_external_i 3'000 \irq_timer_i 3'000 \irq_software_i 3'000 \dcsr_q \csr_depc_o \dscratch0_q \dscratch1_q 29'11111111111111111111111111111 \mcountinhibit_q $15y $20y [31:0] $25y [63:32] 26'00000000000000000000000000 \cpuctrl_q }
    connect \A 0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:293.20-293.46|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10091_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10091_CMP
    connect \B 12'111100010100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:296.20-303.10|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10090_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10090_CMP
    connect \B 12'001100000000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:306.17-306.44|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10089_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10089_CMP
    connect \B 12'001100000001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:309.16-315.10|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10088_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10088_CMP
    connect \B 12'001100000100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:317.21-317.48|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10087_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10087_CMP
    connect \B 12'001101000000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:320.18-320.42|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10086_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10086_CMP
    connect \B 12'001100000101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:323.17-323.40|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10085_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10085_CMP
    connect \B 12'001101000001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:326.19-326.71|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10084_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10084_CMP
    connect \B 12'001101000010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:329.18-329.42|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10083_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10083_CMP
    connect \B 12'001101000011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:332.16-338.10|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10082_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10082_CMP
    connect \B 12'001101000100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:341.22-342.76|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10081_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10081_CMP
    connect \B 12'001110100000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:343.22-344.76|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10080_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10080_CMP
    connect \B 12'001110100001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:345.22-346.76|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10079_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10079_CMP
    connect \B 12'001110100010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:347.22-348.77|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10078_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10078_CMP
    connect \B 12'001110100011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:349.22-349.56|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10077_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10077_CMP
    connect \B 12'001110110000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:350.22-350.56|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10076_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10076_CMP
    connect \B 12'001110110001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:351.22-351.56|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10075_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10075_CMP
    connect \B 12'001110110010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:352.22-352.56|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10074_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10074_CMP
    connect \B 12'001110110011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:353.22-353.56|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10073_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10073_CMP
    connect \B 12'001110110100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:354.22-354.56|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10072_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10072_CMP
    connect \B 12'001110110101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:355.22-355.56|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10071_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10071_CMP
    connect \B 12'001110110110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:356.22-356.56|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10070_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10070_CMP
    connect \B 12'001110110111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:357.22-357.56|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10069_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10069_CMP
    connect \B 12'001110111000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:358.22-358.56|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10068_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10068_CMP
    connect \B 12'001110111001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:359.22-359.57|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10067_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10067_CMP
    connect \B 12'001110111010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:360.22-360.57|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10066_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10066_CMP
    connect \B 12'001110111011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:361.22-361.57|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10065_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10065_CMP
    connect \B 12'001110111100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:362.22-362.57|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10064_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10064_CMP
    connect \B 12'001110111101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:363.22-363.57|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10063_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10063_CMP
    connect \B 12'001110111110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:364.22-364.57|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10062_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10062_CMP
    connect \B 12'001110111111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:366.17-369.10|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10061_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10061_CMP
    connect \B 12'011110110000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:370.16-373.10|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10060_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10060_CMP
    connect \B 12'011110110001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:374.22-377.10|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10059_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10059_CMP
    connect \B 12'011110110010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:378.22-381.10|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10058_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10058_CMP
    connect \B 12'011110110011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:384.26-384.56|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10057_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10057_CMP
    connect \B 12'001100100000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10056_CMP9
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10056_CMP [9]
    connect \B 12'001100101100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10056_CMP8
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10056_CMP [8]
    connect \B 12'001100101011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10056_CMP7
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10056_CMP [7]
    connect \B 12'001100101010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10056_CMP6
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10056_CMP [6]
    connect \B 12'001100101001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10056_CMP5
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10056_CMP [5]
    connect \B 12'001100101000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10056_CMP4
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10056_CMP [4]
    connect \B 12'001100100111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10056_CMP3
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10056_CMP [3]
    connect \B 12'001100100110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10056_CMP28
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10056_CMP [28]
    connect \B 12'001100111111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10056_CMP27
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10056_CMP [27]
    connect \B 12'001100111110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10056_CMP26
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10056_CMP [26]
    connect \B 12'001100111101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10056_CMP25
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10056_CMP [25]
    connect \B 12'001100111100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10056_CMP24
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10056_CMP [24]
    connect \B 12'001100111011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10056_CMP23
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10056_CMP [23]
    connect \B 12'001100111010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10056_CMP22
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10056_CMP [22]
    connect \B 12'001100111001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10056_CMP21
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10056_CMP [21]
    connect \B 12'001100111000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10056_CMP20
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10056_CMP [20]
    connect \B 12'001100110111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10056_CMP2
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10056_CMP [2]
    connect \B 12'001100100101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10056_CMP19
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10056_CMP [19]
    connect \B 12'001100110110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10056_CMP18
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10056_CMP [18]
    connect \B 12'001100110101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10056_CMP17
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10056_CMP [17]
    connect \B 12'001100110100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10056_CMP16
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10056_CMP [16]
    connect \B 12'001100110011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10056_CMP15
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10056_CMP [15]
    connect \B 12'001100110010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10056_CMP14
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10056_CMP [14]
    connect \B 12'001100110001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10056_CMP13
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10056_CMP [13]
    connect \B 12'001100110000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10056_CMP12
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10056_CMP [12]
    connect \B 12'001100101111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10056_CMP11
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10056_CMP [11]
    connect \B 12'001100101110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10056_CMP10
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10056_CMP [10]
    connect \B 12'001100101101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10056_CMP1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10056_CMP [1]
    connect \B 12'001100100100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10056_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10056_CMP [0]
    connect \B 12'001100100011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.9-393.52|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $reduce_or $procmux$10056_ANY
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 29
    parameter \A_SIGNED 0
    connect \Y $procmux$10056_CTRL
    connect \A $procmux$10056_CMP
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10055_CMP9
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CMP [9]
    connect \B 12'101100001010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10055_CMP8
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CMP [8]
    connect \B 12'101100001001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10055_CMP7
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CMP [7]
    connect \B 12'101100001000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10055_CMP6
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CMP [6]
    connect \B 12'101100000111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10055_CMP5
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CMP [5]
    connect \B 12'101100000110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10055_CMP4
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CMP [4]
    connect \B 12'101100000101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10055_CMP30
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CMP [30]
    connect \B 12'101100011111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10055_CMP3
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CMP [3]
    connect \B 12'101100000100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10055_CMP29
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CMP [29]
    connect \B 12'101100011110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10055_CMP28
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CMP [28]
    connect \B 12'101100011101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10055_CMP27
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CMP [27]
    connect \B 12'101100011100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10055_CMP26
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CMP [26]
    connect \B 12'101100011011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10055_CMP25
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CMP [25]
    connect \B 12'101100011010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10055_CMP24
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CMP [24]
    connect \B 12'101100011001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10055_CMP23
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CMP [23]
    connect \B 12'101100011000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10055_CMP22
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CMP [22]
    connect \B 12'101100010111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10055_CMP21
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CMP [21]
    connect \B 12'101100010110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10055_CMP20
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CMP [20]
    connect \B 12'101100010101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10055_CMP2
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CMP [2]
    connect \B 12'101100000011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10055_CMP19
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CMP [19]
    connect \B 12'101100010100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10055_CMP18
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CMP [18]
    connect \B 12'101100010011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10055_CMP17
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CMP [17]
    connect \B 12'101100010010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10055_CMP16
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CMP [16]
    connect \B 12'101100010001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10055_CMP15
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CMP [15]
    connect \B 12'101100010000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10055_CMP14
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CMP [14]
    connect \B 12'101100001111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10055_CMP13
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CMP [13]
    connect \B 12'101100001110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10055_CMP12
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CMP [12]
    connect \B 12'101100001101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10055_CMP11
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CMP [11]
    connect \B 12'101100001100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10055_CMP10
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CMP [10]
    connect \B 12'101100001011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10055_CMP1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CMP [1]
    connect \B 12'101100000010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10055_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CMP [0]
    connect \B 12'101100000000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.9-406.60|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $reduce_or $procmux$10055_ANY
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 31
    parameter \A_SIGNED 0
    connect \Y $procmux$10055_CTRL
    connect \A $procmux$10055_CMP
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10054_CMP9
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CMP [9]
    connect \B 12'101110001010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10054_CMP8
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CMP [8]
    connect \B 12'101110001001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10054_CMP7
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CMP [7]
    connect \B 12'101110001000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10054_CMP6
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CMP [6]
    connect \B 12'101110000111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10054_CMP5
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CMP [5]
    connect \B 12'101110000110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10054_CMP4
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CMP [4]
    connect \B 12'101110000101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10054_CMP30
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CMP [30]
    connect \B 12'101110011111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10054_CMP3
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CMP [3]
    connect \B 12'101110000100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10054_CMP29
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CMP [29]
    connect \B 12'101110011110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10054_CMP28
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CMP [28]
    connect \B 12'101110011101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10054_CMP27
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CMP [27]
    connect \B 12'101110011100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10054_CMP26
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CMP [26]
    connect \B 12'101110011011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10054_CMP25
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CMP [25]
    connect \B 12'101110011010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10054_CMP24
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CMP [24]
    connect \B 12'101110011001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10054_CMP23
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CMP [23]
    connect \B 12'101110011000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10054_CMP22
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CMP [22]
    connect \B 12'101110010111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10054_CMP21
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CMP [21]
    connect \B 12'101110010110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10054_CMP20
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CMP [20]
    connect \B 12'101110010101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10054_CMP2
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CMP [2]
    connect \B 12'101110000011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10054_CMP19
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CMP [19]
    connect \B 12'101110010100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10054_CMP18
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CMP [18]
    connect \B 12'101110010011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10054_CMP17
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CMP [17]
    connect \B 12'101110010010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10054_CMP16
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CMP [16]
    connect \B 12'101110010001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10054_CMP15
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CMP [15]
    connect \B 12'101110010000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10054_CMP14
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CMP [14]
    connect \B 12'101110001111
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10054_CMP13
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CMP [13]
    connect \B 12'101110001110
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10054_CMP12
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CMP [12]
    connect \B 12'101110001101
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10054_CMP11
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CMP [11]
    connect \B 12'101110001100
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10054_CMP10
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CMP [10]
    connect \B 12'101110001011
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10054_CMP1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CMP [1]
    connect \B 12'101110000010
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10054_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CMP [0]
    connect \B 12'101110000000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.9-419.61|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $reduce_or $procmux$10054_ANY
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 31
    parameter \A_SIGNED 0
    connect \Y $procmux$10054_CTRL
    connect \A $procmux$10054_CMP
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:450.9-450.66|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10053_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10053_CMP
    connect \B 12'011111000000
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:455.9-455.28|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$10052_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 12
    parameter \B_SIGNED 0
    parameter \A_WIDTH 12
    parameter \A_SIGNED 0
    connect \Y $procmux$10052_CMP
    connect \B 12'011111000001
    connect \A \csr_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:455.9-455.28|designs/src/ibex_sv/ibex_cs_registers.sv:291.5-461.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$10051
    parameter \WIDTH 1
    parameter \S_WIDTH 40
    connect \Y \illegal_csr
    connect \S { $procmux$10091_CMP $procmux$10090_CMP $procmux$10089_CMP $procmux$10088_CMP $procmux$10087_CMP $procmux$10086_CMP $procmux$10085_CMP $procmux$10084_CMP $procmux$10083_CMP $procmux$10082_CMP $procmux$10081_CMP $procmux$10080_CMP $procmux$10079_CMP $procmux$10078_CMP $procmux$10077_CMP $procmux$10076_CMP $procmux$10075_CMP $procmux$10074_CMP $procmux$10073_CMP $procmux$10072_CMP $procmux$10071_CMP $procmux$10070_CMP $procmux$10069_CMP $procmux$10068_CMP $procmux$10067_CMP $procmux$10066_CMP $procmux$10065_CMP $procmux$10064_CMP $procmux$10063_CMP $procmux$10062_CMP $procmux$10061_CMP $procmux$10060_CMP $procmux$10059_CMP $procmux$10058_CMP $procmux$10057_CMP $procmux$10056_CTRL $procmux$10055_CTRL $procmux$10054_CTRL $procmux$10053_CMP $procmux$10052_CMP }
    connect \B { 30'000000000000000000000000000000 $7y $8y $9y $10y 6'000000 }
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$10048
    parameter \WIDTH 6
    connect \Y { $mstatus_d$69 [5:2] \mstatus_d [1:0] }
    connect \S \csr_we_int
    connect \B $mstatus_d$52
    connect \A \mstatus_q
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$10045
    parameter \WIDTH 1
    connect \Y $mstatus_en$70
    connect \S \csr_we_int
    connect \B $mstatus_en$53
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$10042
    parameter \WIDTH 1
    connect \Y \mie_en
    connect \S \csr_we_int
    connect \B $mie_en$54
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$10039
    parameter \WIDTH 1
    connect \Y \mscratch_en
    connect \S \csr_we_int
    connect \B $mscratch_en$55
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$10036
    parameter \WIDTH 1
    connect \Y $mepc_en$73
    connect \S \csr_we_int
    connect \B $mepc_en$56
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$10033
    parameter \WIDTH 1
    connect \Y $mcause_en$74
    connect \S \csr_we_int
    connect \B $mcause_en$57
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$10030
    parameter \WIDTH 1
    connect \Y $mtval_en$75
    connect \S \csr_we_int
    connect \B $mtval_en$58
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$10027
    parameter \WIDTH 1
    connect \Y \mtvec_en
    connect \S \csr_we_int
    connect \B $mtvec_en$59
    connect \A \csr_mtvec_init_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$10024
    parameter \WIDTH 32
    connect \Y { \dcsr_d [31:9] $dcsr_d$77 [8:6] \dcsr_d [5:2] $dcsr_d$77 [1:0] }
    connect \S \csr_we_int
    connect \B $dcsr_d$60
    connect \A \dcsr_q
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$10021
    parameter \WIDTH 1
    connect \Y $dcsr_en$78
    connect \S \csr_we_int
    connect \B $dcsr_en$61
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$10018
    parameter \WIDTH 1
    connect \Y $depc_en$79
    connect \S \csr_we_int
    connect \B $depc_en$62
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$10015
    parameter \WIDTH 1
    connect \Y \dscratch0_en
    connect \S \csr_we_int
    connect \B $dscratch0_en$63
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$10012
    parameter \WIDTH 1
    connect \Y \dscratch1_en
    connect \S \csr_we_int
    connect \B $dscratch1_en$64
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$10009
    parameter \WIDTH 1
    connect \Y \mcountinhibit_we
    connect \S \csr_we_int
    connect \B $mcountinhibit_we$65
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$10006
    parameter \WIDTH 32
    connect \Y \mhpmcounter_we
    connect \S \csr_we_int
    connect \B $mhpmcounter_we$66
    connect \A 0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$10003
    parameter \WIDTH 32
    connect \Y \mhpmcounterh_we
    connect \S \csr_we_int
    connect \B $mhpmcounterh_we$67
    connect \A 0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:504.7-600.14|designs/src/ibex_sv/ibex_cs_registers.sv:503.5-601.8"
  cell $mux $procmux$10000
    parameter \WIDTH 1
    connect \Y \cpuctrl_we
    connect \S \csr_we_int
    connect \B $cpuctrl_we$68
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:680.3"
  cell $aldff $driver$priv_lvl_q
    parameter \WIDTH 2
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \priv_mode_id_o
    connect \D \priv_mode_if_o
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 2'11
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:1211.3"
  cell $aldff $driver$mcountinhibit_q
    parameter \WIDTH 3
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \mcountinhibit_q
    connect \D \mcountinhibit_d
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 3'000
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:376.23-376.36"
  cell $not $9
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $9y
    connect \A \debug_mode_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:372.23-372.36"
  cell $not $8
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $8y
    connect \A \debug_mode_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:368.23-368.36"
  cell $not $7
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $7y
    connect \A \debug_mode_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.50"
  cell $demux $50
    parameter \WIDTH 1
    parameter \S_WIDTH 5
    connect \Y $50y
    connect \S \csr_addr_i [4:0]
    connect \A $48y
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:278.31-278.98"
  cell $and $5
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \illegal_csr_insn_o
    connect \B $4y
    connect \A \csr_access_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.50"
  cell $mux $48
    parameter \WIDTH 1
    connect \Y $48y
    connect \S $47y
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.50"
  cell $logic_and $47
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $47y
    connect \B $45y
    connect \A $46y
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.50"
  cell $ge $46
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 1
    parameter \A_WIDTH 6
    parameter \A_SIGNED 1
    connect \Y $46y
    connect \B 1'0
    connect \A { 1'0 \csr_addr_i [4:0] }
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:594.11-594.50"
  cell $lt $45
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 1
    parameter \A_WIDTH 6
    parameter \A_SIGNED 1
    connect \Y $45y
    connect \B 7'0100000
    connect \A { 1'0 \csr_addr_i [4:0] }
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.49"
  cell $demux $43
    parameter \WIDTH 1
    parameter \S_WIDTH 5
    connect \Y $43y
    connect \S \csr_addr_i [4:0]
    connect \A $41y
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.49"
  cell $mux $41
    parameter \WIDTH 1
    connect \Y $41y
    connect \S $40y
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.49"
  cell $logic_and $40
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $40y
    connect \B $38y
    connect \A $39y
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:278.47-278.97"
  cell $or $4
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $4y
    connect \B \illegal_csr_priv
    connect \A $3y
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.49"
  cell $ge $39
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 1
    parameter \A_WIDTH 6
    parameter \A_SIGNED 1
    connect \Y $39y
    connect \B 1'0
    connect \A { 1'0 \csr_addr_i [4:0] }
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:581.11-581.49"
  cell $lt $38
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 7
    parameter \B_SIGNED 1
    parameter \A_WIDTH 6
    parameter \A_SIGNED 1
    connect \Y $38y
    connect \B 7'0100000
    connect \A { 1'0 \csr_addr_i [4:0] }
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:542.15-542.71"
  cell $logic_and $36
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $36y
    connect \B $35y
    connect \A $34y
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:542.46-542.70"
  cell $reduce_bool $35
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $35y
    connect \A \csr_wdata_int [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:542.16-542.40"
  cell $ne $34
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $34y
    connect \B 2'11
    connect \A \csr_wdata_int [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:516.15-516.77"
  cell $logic_and $32
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $32y
    connect \B $31y
    connect \A $30y
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:516.49-516.76"
  cell $reduce_bool $31
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $31y
    connect \A \csr_wdata_int [12:11]
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:516.16-516.43"
  cell $ne $30
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $30y
    connect \B 2'11
    connect \A \csr_wdata_int [12:11]
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:278.47-278.78"
  cell $or $3
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $3y
    connect \B \illegal_csr_write
    connect \A \illegal_csr
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:482.20-483.73"
  cell $mux $29
    parameter \WIDTH 32
    connect \Y \mtvec_d
    connect \S \csr_mtvec_init_i
    connect \B { \boot_addr_i [31:8] 8'00000001 }
    connect \A { \csr_wdata_int [31:8] 8'00000001 }
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.25-419.53"
  cell $mux $25
    parameter \WIDTH 64
    connect \Y $25y
    connect \S $21y [5]
    connect \B $24y
    connect \A 64'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.25-419.53"
  cell $mux $24
    parameter \WIDTH 64
    connect \Y $24y
    connect \S $22y
    connect \B $23y
    connect \A 64'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.25-419.53"
  cell $bmux $23
    parameter \WIDTH 64
    parameter \S_WIDTH 5
    connect \Y $23y
    connect \S $21y [4:0]
    connect \A { \mhpmcounter [2047:1984] 64'0000000000000000000000000000000000000000000000000000000000000000 \mhpmcounter [1919:1856] 1856'00000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000 }
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.25-419.53"
  cell $ge $22
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 1
    parameter \A_WIDTH 6
    parameter \A_SIGNED 1
    connect \Y $22y
    connect \B 6'100000
    connect \A $21y
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:419.25-419.53"
  cell $not $21
    parameter \Y_WIDTH 6
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $21y
    connect \A { 1'0 \csr_addr_i [4:0] }
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.25-406.53"
  cell $mux $20
    parameter \WIDTH 64
    connect \Y $20y
    connect \S $16y [5]
    connect \B $19y
    connect \A 64'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:277.31-277.69"
  cell $logic_and $2
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \illegal_csr_write
    connect \B \csr_wreq
    connect \A $1y
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.25-406.53"
  cell $mux $19
    parameter \WIDTH 64
    connect \Y $19y
    connect \S $17y
    connect \B $18y
    connect \A 64'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.25-406.53"
  cell $bmux $18
    parameter \WIDTH 64
    parameter \S_WIDTH 5
    connect \Y $18y
    connect \S $16y [4:0]
    connect \A { \mhpmcounter [2047:1984] 64'0000000000000000000000000000000000000000000000000000000000000000 \mhpmcounter [1919:1856] 1856'00000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000 }
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.25-406.53"
  cell $ge $17
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 1
    parameter \A_WIDTH 6
    parameter \A_SIGNED 1
    connect \Y $17y
    connect \B 6'100000
    connect \A $16y
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:1412.29-1412.80"
  cell $or $164
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \csr_shadow_err_o
    connect \B \cpuctrl_err
    connect \A $162y
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:1412.29-1412.52"
  cell $or $162
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $162y
    connect \B \mtvec_err
    connect \A \mstatus_err
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:406.25-406.53"
  cell $not $16
    parameter \Y_WIDTH 6
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $16y
    connect \A { 1'0 \csr_addr_i [4:0] }
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:1166.20-1166.59"
  cell $and $158
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $158y
    connect \B $157y
    connect \A \instr_ret_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:1166.42-1166.59"
  cell $not $157
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $157y
    connect \A \mcountinhibit_q [2]
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:1153.42-1153.59"
  cell $not $155
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $155y
    connect \A \mcountinhibit_q [0]
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.25-393.51"
  cell $mux $15
    parameter \WIDTH 32
    connect \Y $15y
    connect \S $11y [5]
    connect \B $14y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:730.26-730.33"
  cell $reduce_or $149
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 18
    parameter \A_SIGNED 0
    connect \Y \irq_pending_o
    connect \A \irqs_o
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:729.26-729.37"
  cell $and $148
    parameter \Y_WIDTH 18
    parameter \B_WIDTH 18
    parameter \B_SIGNED 0
    parameter \A_WIDTH 18
    parameter \A_SIGNED 0
    connect \Y \irqs_o
    connect \B \mie_q
    connect \A { \irq_software_i \irq_timer_i \irq_external_i \irq_fast_i }
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:712.24-712.54"
  cell $and $147
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \csr_we_int
    connect \B $146y
    connect \A \csr_wreq
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:712.35-712.54"
  cell $not $146
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $146y
    connect \A \illegal_csr_insn_o
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:706.21-709.37"
  cell $and $145
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \csr_wreq
    connect \B $144y
    connect \A \csr_op_en_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:707.6-709.36"
  cell $reduce_bool $144
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $144y
    connect \A { $143y $142y $141y }
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:707.6-709.36"
  cell $eq $143
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $143y
    connect \B 2'11
    connect \A \csr_op_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:707.6-709.36"
  cell $eq $142
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $142y
    connect \B 2'10
    connect \A \csr_op_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:707.6-709.36"
  cell $eq $141
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $141y
    connect \B 2'01
    connect \A \csr_op_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.25-393.51"
  cell $mux $14
    parameter \WIDTH 32
    connect \Y $14y
    connect \S $12y
    connect \B $13y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:700.37-700.63"
  cell $and $139
    parameter \Y_WIDTH 32
    parameter \B_WIDTH 32
    parameter \B_SIGNED 0
    parameter \A_WIDTH 32
    parameter \A_SIGNED 0
    connect \Y $139y
    connect \B \csr_rdata_o
    connect \A $138y
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:700.37-700.49"
  cell $not $138
    parameter \Y_WIDTH 32
    parameter \A_WIDTH 32
    parameter \A_SIGNED 0
    connect \Y $138y
    connect \A \csr_wdata_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:699.38-699.63"
  cell $or $137
    parameter \Y_WIDTH 32
    parameter \B_WIDTH 32
    parameter \B_SIGNED 0
    parameter \A_WIDTH 32
    parameter \A_SIGNED 0
    connect \Y $137y
    connect \B \csr_rdata_o
    connect \A \csr_wdata_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:693.28-693.71"
  cell $mux $135
    parameter \WIDTH 2
    connect \Y \priv_mode_lsu_o
    connect \S \mstatus_q [1]
    connect \B \mstatus_q [3:2]
    connect \A \priv_mode_id_o
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.25-393.51"
  cell $bmux $13
    parameter \WIDTH 32
    parameter \S_WIDTH 5
    connect \Y $13y
    connect \S $11y [4:0]
    connect \A 1024'0000000000000000000000000000000100000000000000000000000000000000000000000000000000000000000001000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.25-393.51"
  cell $ge $12
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 1
    parameter \A_WIDTH 6
    parameter \A_SIGNED 1
    connect \Y $12y
    connect \B 6'100000
    connect \A $11y
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:393.25-393.51"
  cell $not $11
    parameter \Y_WIDTH 6
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $11y
    connect \A { 1'0 \csr_addr_i [4:0] }
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:380.23-380.36"
  cell $not $10
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $10y
    connect \A \debug_mode_i
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:277.32-277.56"
  cell $eq $1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $1y
    connect \B 2'11
    connect \A \csr_addr_i [11:10]
  end
  attribute \src "designs/src/ibex_sv/ibex_cs_registers.sv:276.32-276.60"
  cell $gt $0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y \illegal_csr_priv
    connect \B \priv_mode_id_o
    connect \A \csr_addr_i [9:8]
  end
  connect { $dcsr_d$77 [31:9] $dcsr_d$77 [5:2] } { \dcsr_d [31:9] \dcsr_d [5:2] }
  connect $mstatus_d$69 [1:0] \mstatus_d [1:0]
  connect { \mhpmcounter [1983:1920] \mhpmcounter [1855:0] } 1920'000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
  connect \icache_enable_o \cpuctrl_q [0]
  connect \dummy_instr_seed_o 0
  connect \dummy_instr_seed_en_o 1'0
  connect \dummy_instr_mask_o \cpuctrl_q [5:3]
  connect \dummy_instr_en_o \cpuctrl_q [2]
  connect \data_ind_timing_o \cpuctrl_q [1]
  connect \trigger_match_o 1'0
  connect \debug_ebreaku_o \dcsr_q [12]
  connect \debug_ebreakm_o \dcsr_q [15]
  connect \debug_single_step_o \dcsr_q [2]
  connect \csr_pmp_addr_o 136'0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
  connect \csr_pmp_cfg_o 24'000000000000000000000000
  connect \csr_mstatus_mie_o \mstatus_q [5]
  connect \csr_mstatus_tw_o \mstatus_q [0]
end
attribute \src "designs/src/ibex_sv/ibex_counter.sv:1.8"
module \ibex_counter$ibex_core.cs_registers_i.minstret_counter_i
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:17.28"
  wire \we
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:5.23"
  wire input 2 \rst_ni
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:8.23"
  wire input 4 \counterh_we_i
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:9.23"
  wire input 5 \counter_we_i
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:11.23"
  wire width 64 output 7 \counter_val_o
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:10.23"
  wire width 32 input 6 \counter_val_i
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:15.28"
  wire width 64 \counter_upd
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:16.28"
  wire width 64 \counter_load
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:7.23"
  wire input 3 \counter_inc_i
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:18.28"
  wire width 64 \counter_d
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:4.23"
  wire input 1 \clk_i
  wire width 64 $procmux$5513_Y
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:38.14-42.8"
  wire width 64 $counter_d$4
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:27.24-30.8|designs/src/ibex_sv/ibex_counter.sv:27.5-30.8"
  cell $mux $procmux$5522
    parameter \WIDTH 64
    connect \Y \counter_load
    connect \S \counterh_we_i
    connect \B { \counter_val_i \counter_val_o [31:0] }
    connect \A { \counter_val_o [63:32] \counter_val_i }
  end
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:37.7-37.50|designs/src/ibex_sv/ibex_counter.sv:36.5-42.8"
  attribute \full_case 1
  cell $mux $procmux$5520
    parameter \WIDTH 64
    connect \Y \counter_d
    connect \S \we
    connect \B \counter_load
    connect \A $counter_d$4
  end
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:37.7-37.50|designs/src/ibex_sv/ibex_counter.sv:36.5-42.8"
  attribute \full_case 1
  cell $mux $procmux$5516
    parameter \WIDTH 64
    connect \Y $counter_d$4
    connect \S \we
    connect \B 64'x
    connect \A $procmux$5513_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:39.7-39.49|designs/src/ibex_sv/ibex_counter.sv:38.14-42.8"
  attribute \full_case 1
  cell $mux $procmux$5513
    parameter \WIDTH 64
    connect \Y $procmux$5513_Y
    connect \S \counter_inc_i
    connect \B \counter_upd
    connect \A \counter_val_o
  end
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:59.3"
  cell $aldff $driver$counter_q
    parameter \WIDTH 64
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \counter_val_o
    connect \D \counter_d
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 64'0000000000000000000000000000000000000000000000000000000000000000
  end
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:33.19-33.76"
  cell $add $3
    parameter \Y_WIDTH 64
    parameter \B_WIDTH 64
    parameter \B_SIGNED 0
    parameter \A_WIDTH 64
    parameter \A_SIGNED 0
    connect \Y \counter_upd
    connect \B 64'0000000000000000000000000000000000000000000000000000000000000001
    connect \A \counter_val_o
  end
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:24.10-24.38"
  cell $or $1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \we
    connect \B \counterh_we_i
    connect \A \counter_we_i
  end
end
attribute \src "designs/src/ibex_sv/ibex_counter.sv:1.8"
module \ibex_counter$ibex_core.cs_registers_i.mcycle_counter_i
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:17.28"
  wire \we
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:5.23"
  wire input 2 \rst_ni
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:8.23"
  wire input 4 \counterh_we_i
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:9.23"
  wire input 5 \counter_we_i
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:11.23"
  wire width 64 output 7 \counter_val_o
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:10.23"
  wire width 32 input 6 \counter_val_i
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:15.28"
  wire width 64 \counter_upd
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:16.28"
  wire width 64 \counter_load
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:7.23"
  wire input 3 \counter_inc_i
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:18.28"
  wire width 64 \counter_d
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:4.23"
  wire input 1 \clk_i
  wire width 64 $procmux$5525_Y
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:38.14-42.8"
  wire width 64 $counter_d$4
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:27.24-30.8|designs/src/ibex_sv/ibex_counter.sv:27.5-30.8"
  cell $mux $procmux$5534
    parameter \WIDTH 64
    connect \Y \counter_load
    connect \S \counterh_we_i
    connect \B { \counter_val_i \counter_val_o [31:0] }
    connect \A { \counter_val_o [63:32] \counter_val_i }
  end
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:37.7-37.50|designs/src/ibex_sv/ibex_counter.sv:36.5-42.8"
  attribute \full_case 1
  cell $mux $procmux$5532
    parameter \WIDTH 64
    connect \Y \counter_d
    connect \S \we
    connect \B \counter_load
    connect \A $counter_d$4
  end
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:37.7-37.50|designs/src/ibex_sv/ibex_counter.sv:36.5-42.8"
  attribute \full_case 1
  cell $mux $procmux$5528
    parameter \WIDTH 64
    connect \Y $counter_d$4
    connect \S \we
    connect \B 64'x
    connect \A $procmux$5525_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:39.7-39.49|designs/src/ibex_sv/ibex_counter.sv:38.14-42.8"
  attribute \full_case 1
  cell $mux $procmux$5525
    parameter \WIDTH 64
    connect \Y $procmux$5525_Y
    connect \S \counter_inc_i
    connect \B \counter_upd
    connect \A \counter_val_o
  end
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:59.3"
  cell $aldff $driver$counter_q
    parameter \WIDTH 64
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \counter_val_o
    connect \D \counter_d
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 64'0000000000000000000000000000000000000000000000000000000000000000
  end
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:33.19-33.76"
  cell $add $3
    parameter \Y_WIDTH 64
    parameter \B_WIDTH 64
    parameter \B_SIGNED 0
    parameter \A_WIDTH 64
    parameter \A_SIGNED 0
    connect \Y \counter_upd
    connect \B 64'0000000000000000000000000000000000000000000000000000000000000001
    connect \A \counter_val_o
  end
  attribute \src "designs/src/ibex_sv/ibex_counter.sv:24.10-24.38"
  cell $or $1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \we
    connect \B \counterh_we_i
    connect \A \counter_we_i
  end
end
attribute \src "designs/src/ibex_sv/ibex_core.sv:15.8"
attribute \top 1
module \ibex_core
  attribute \src "designs/src/ibex_sv/ibex_core.sv:298.16"
  wire \trigger_match
  attribute \src "designs/src/ibex_sv/ibex_core.sv:40.25"
  wire input 3 \test_en_i
  attribute \src "designs/src/ibex_sv/ibex_core.sv:38.25"
  wire input 2 \rst_ni
  attribute \src "designs/src/ibex_sv/ibex_core.sv:259.19"
  wire \rf_write_wb
  attribute \src "designs/src/ibex_sv/ibex_core.sv:195.16"
  wire \rf_we_wb
  attribute \src "designs/src/ibex_sv/ibex_core.sv:196.16"
  wire \rf_we_lsu
  attribute \src "designs/src/ibex_sv/ibex_core.sv:200.16"
  wire \rf_we_id
  attribute \src "designs/src/ibex_sv/ibex_core.sv:190.16"
  wire width 32 \rf_wdata_wb
  attribute \src "designs/src/ibex_sv/ibex_core.sv:194.16"
  wire width 32 \rf_wdata_lsu
  attribute \src "designs/src/ibex_sv/ibex_core.sv:199.16"
  wire width 32 \rf_wdata_id
  attribute \src "designs/src/ibex_sv/ibex_core.sv:193.16"
  wire width 32 \rf_wdata_fwd_wb
  attribute \src "designs/src/ibex_sv/ibex_core.sv:189.16"
  wire width 5 \rf_waddr_wb
  attribute \src "designs/src/ibex_sv/ibex_core.sv:198.16"
  wire width 5 \rf_waddr_id
  attribute \src "designs/src/ibex_sv/ibex_core.sv:186.16"
  wire width 32 \rf_rdata_b
  attribute \src "designs/src/ibex_sv/ibex_core.sv:184.16"
  wire width 32 \rf_rdata_a
  attribute \src "designs/src/ibex_sv/ibex_core.sv:185.16"
  wire width 5 \rf_raddr_b
  attribute \src "designs/src/ibex_sv/ibex_core.sv:183.16"
  wire width 5 \rf_raddr_a
  attribute \src "designs/src/ibex_sv/ibex_core.sv:213.16"
  wire width 32 \result_ex
  attribute \src "designs/src/ibex_sv/ibex_core.sv:258.19"
  wire \ready_wb
  attribute \src "designs/src/ibex_sv/ibex_core.sv:287.16"
  wire width 2 \priv_mode_id
  attribute \src "designs/src/ibex_sv/ibex_core.sv:313.16"
  wire \perf_tbranch
  attribute \src "designs/src/ibex_sv/ibex_core.sv:315.16"
  wire \perf_store
  attribute \src "designs/src/ibex_sv/ibex_core.sv:309.16"
  wire \perf_mul_wait
  attribute \src "designs/src/ibex_sv/ibex_core.sv:314.16"
  wire \perf_load
  attribute \src "designs/src/ibex_sv/ibex_core.sv:311.16"
  wire \perf_jump
  attribute \src "designs/src/ibex_sv/ibex_core.sv:307.16"
  wire \perf_iside_wait
  attribute \src "designs/src/ibex_sv/ibex_core.sv:305.16"
  wire \perf_instr_ret_wb
  attribute \src "designs/src/ibex_sv/ibex_core.sv:306.16"
  wire \perf_instr_ret_compressed_wb
  attribute \src "designs/src/ibex_sv/ibex_core.sv:308.16"
  wire \perf_dside_wait
  attribute \src "designs/src/ibex_sv/ibex_core.sv:310.16"
  wire \perf_div_wait
  attribute \src "designs/src/ibex_sv/ibex_core.sv:312.16"
  wire \perf_branch
  attribute \src "designs/src/ibex_sv/ibex_core.sv:141.16"
  wire width 32 \pc_wb
  attribute \src "designs/src/ibex_sv/ibex_core.sv:159.16"
  wire \pc_set_spec
  attribute \src "designs/src/ibex_sv/ibex_core.sv:158.16"
  wire \pc_set
  attribute \src "designs/src/ibex_sv/ibex_core.sv:161.16"
  wire width 3 \pc_mux_id
  attribute \src "designs/src/ibex_sv/ibex_core.sv:153.16"
  wire \pc_mismatch_alert
  attribute \src "designs/src/ibex_sv/ibex_core.sv:139.16"
  wire width 32 \pc_if
  attribute \src "designs/src/ibex_sv/ibex_core.sv:140.16"
  wire width 32 \pc_id
  attribute \src "designs/src/ibex_sv/ibex_core.sv:261.19"
  wire \outstanding_store_wb
  attribute \src "designs/src/ibex_sv/ibex_core.sv:260.19"
  wire \outstanding_load_wb
  attribute \src "designs/src/ibex_sv/ibex_core.sv:160.16"
  wire \nt_branch_mispredict
  attribute \src "designs/src/ibex_sv/ibex_core.sv:265.16"
  wire \nmi_mode
  attribute \src "designs/src/ibex_sv/ibex_core.sv:221.16"
  wire width 2 \multdiv_signed_mode_ex
  attribute \src "designs/src/ibex_sv/ibex_core.sv:224.16"
  wire \multdiv_ready_id
  attribute \src "designs/src/ibex_sv/ibex_core.sv:220.16"
  wire width 2 \multdiv_operator_ex
  attribute \src "designs/src/ibex_sv/ibex_core.sv:223.16"
  wire width 32 \multdiv_operand_b_ex
  attribute \src "designs/src/ibex_sv/ibex_core.sv:222.16"
  wire width 32 \multdiv_operand_a_ex
  attribute \src "designs/src/ibex_sv/ibex_core.sv:218.16"
  wire \mult_sel_ex
  attribute \src "designs/src/ibex_sv/ibex_core.sv:216.16"
  wire \mult_en_ex
  attribute \src "designs/src/ibex_sv/ibex_core.sv:238.16"
  wire \lsu_we
  attribute \src "designs/src/ibex_sv/ibex_core.sv:242.16"
  wire width 32 \lsu_wdata
  attribute \src "designs/src/ibex_sv/ibex_core.sv:239.16"
  wire width 2 \lsu_type
  attribute \src "designs/src/ibex_sv/ibex_core.sv:166.16"
  wire \lsu_store_err
  attribute \src "designs/src/ibex_sv/ibex_core.sv:240.16"
  wire \lsu_sign_ext
  attribute \src "designs/src/ibex_sv/ibex_core.sv:249.16"
  wire \lsu_resp_valid
  attribute \src "designs/src/ibex_sv/ibex_core.sv:250.16"
  wire \lsu_resp_err
  attribute \src "designs/src/ibex_sv/ibex_core.sv:243.16"
  wire \lsu_req_done
  attribute \src "designs/src/ibex_sv/ibex_core.sv:241.16"
  wire \lsu_req
  attribute \src "designs/src/ibex_sv/ibex_core.sv:165.16"
  wire \lsu_load_err
  attribute \src "designs/src/ibex_sv/ibex_core.sv:179.16"
  wire \lsu_busy
  attribute \src "designs/src/ibex_sv/ibex_core.sv:170.16"
  wire width 32 \lsu_addr_last
  attribute \src "designs/src/ibex_sv/ibex_core.sv:169.16"
  wire \lsu_addr_incr_req
  attribute \src "designs/src/ibex_sv/ibex_core.sv:266.16"
  wire width 18 \irqs
  attribute \src "designs/src/ibex_sv/ibex_core.sv:66.25"
  wire input 22 \irq_timer_i
  attribute \src "designs/src/ibex_sv/ibex_core.sv:65.25"
  wire input 21 \irq_software_i
  attribute \src "designs/src/ibex_sv/ibex_core.sv:264.16"
  wire \irq_pending
  attribute \src "designs/src/ibex_sv/ibex_core.sv:69.25"
  wire input 25 \irq_nm_i
  attribute \src "designs/src/ibex_sv/ibex_core.sv:68.25"
  wire width 15 input 24 \irq_fast_i
  attribute \src "designs/src/ibex_sv/ibex_core.sv:67.25"
  wire input 23 \irq_external_i
  attribute \src "designs/src/ibex_sv/ibex_core.sv:127.16"
  wire \instr_valid_id
  attribute \src "designs/src/ibex_sv/ibex_core.sv:157.16"
  wire \instr_valid_clear
  attribute \src "designs/src/ibex_sv/ibex_core.sv:257.19"
  wire width 2 \instr_type_wb
  attribute \src "designs/src/ibex_sv/ibex_core.sv:48.25"
  wire input 8 \instr_rvalid_i
  attribute \src "designs/src/ibex_sv/ibex_core.sv:46.25"
  wire output 6 \instr_req_o
  attribute \src "designs/src/ibex_sv/ibex_core.sv:253.16"
  wire \instr_req_int
  attribute \src "designs/src/ibex_sv/ibex_core.sv:129.16"
  wire width 32 \instr_rdata_id
  attribute \src "designs/src/ibex_sv/ibex_core.sv:50.25"
  wire width 32 input 10 \instr_rdata_i
  attribute \src "designs/src/ibex_sv/ibex_core.sv:132.16"
  wire width 16 \instr_rdata_c_id
  attribute \src "designs/src/ibex_sv/ibex_core.sv:130.16"
  wire width 32 \instr_rdata_alu_id
  attribute \src "designs/src/ibex_sv/ibex_core.sv:134.16"
  wire \instr_perf_count_id
  attribute \unused_bits "0"
  attribute \src "designs/src/ibex_sv/ibex_core.sv:128.16"
  wire \instr_new_id
  attribute \src "designs/src/ibex_sv/ibex_core.sv:133.16"
  wire \instr_is_compressed_id
  attribute \unused_bits "0"
  attribute \src "designs/src/ibex_sv/ibex_core.sv:302.16"
  wire \instr_id_done
  attribute \src "designs/src/ibex_sv/ibex_core.sv:47.25"
  wire input 7 \instr_gnt_i
  attribute \src "designs/src/ibex_sv/ibex_core.sv:156.16"
  wire \instr_first_cycle_id
  attribute \src "designs/src/ibex_sv/ibex_core.sv:137.16"
  wire \instr_fetch_err_plus2
  attribute \src "designs/src/ibex_sv/ibex_core.sv:136.16"
  wire \instr_fetch_err
  attribute \src "designs/src/ibex_sv/ibex_core.sv:51.25"
  wire input 11 \instr_err_i
  attribute \unused_bits "0"
  attribute \src "designs/src/ibex_sv/ibex_core.sv:303.16"
  wire \instr_done_wb
  attribute \src "designs/src/ibex_sv/ibex_core.sv:135.16"
  wire \instr_bp_taken_id
  attribute \src "designs/src/ibex_sv/ibex_core.sv:49.25"
  wire width 32 output 9 \instr_addr_o
  attribute \src "designs/src/ibex_sv/ibex_core.sv:144.16"
  wire width 2 \imd_val_we_ex
  attribute \src "designs/src/ibex_sv/ibex_core.sv:143.16"
  wire width 68 \imd_val_q_ex
  attribute \src "designs/src/ibex_sv/ibex_core.sv:142.16"
  wire width 68 \imd_val_d_ex
  attribute \unused_bits "0"
  attribute \src "designs/src/ibex_sv/ibex_core.sv:318.16"
  wire \illegal_insn_id
  attribute \src "designs/src/ibex_sv/ibex_core.sv:233.16"
  wire \illegal_csr_insn_id
  attribute \src "designs/src/ibex_sv/ibex_core.sv:138.16"
  wire \illegal_c_insn_id
  attribute \src "designs/src/ibex_sv/ibex_core.sv:178.16"
  wire \if_busy
  attribute \src "designs/src/ibex_sv/ibex_core.sv:246.16"
  wire \id_in_ready
  attribute \src "designs/src/ibex_sv/ibex_core.sv:152.16"
  wire \icache_inval
  attribute \src "designs/src/ibex_sv/ibex_core.sv:151.16"
  wire \icache_enable
  attribute \src "designs/src/ibex_sv/ibex_core.sv:42.25"
  wire width 32 input 4 \hart_id_i
  attribute \unused_bits "0"
  attribute \src "designs/src/ibex_sv/ibex_core.sv:822.28"
  wire \gen_no_regfile_ecc.unused_rf_ren_b
  attribute \unused_bits "0"
  attribute \src "designs/src/ibex_sv/ibex_core.sv:822.11"
  wire \gen_no_regfile_ecc.unused_rf_ren_a
  attribute \unused_bits "0"
  attribute \src "designs/src/ibex_sv/ibex_core.sv:823.36"
  wire \gen_no_regfile_ecc.unused_rf_rd_b_wb_match
  attribute \unused_bits "0"
  attribute \src "designs/src/ibex_sv/ibex_core.sv:823.11"
  wire \gen_no_regfile_ecc.unused_rf_rd_a_wb_match
  attribute \unused_bits "0 1"
  attribute \src "designs/src/ibex_sv/ibex_core.sv:1105.36"
  wire width 2 \g_no_pmp.unused_priv_lvl_ls
  attribute \unused_bits "0 1"
  attribute \src "designs/src/ibex_sv/ibex_core.sv:1105.16"
  wire width 2 \g_no_pmp.unused_priv_lvl_if
  attribute \src "designs/src/ibex_sv/ibex_core.sv:374.9"
  wire \fetch_enable_q
  attribute \src "designs/src/ibex_sv/ibex_core.sv:104.25"
  wire input 27 \fetch_enable_i
  attribute \src "designs/src/ibex_sv/ibex_core.sv:162.16"
  wire width 2 \exc_pc_mux_id
  attribute \src "designs/src/ibex_sv/ibex_core.sv:163.16"
  wire width 6 \exc_cause
  attribute \src "designs/src/ibex_sv/ibex_core.sv:247.16"
  wire \ex_valid
  attribute \src "designs/src/ibex_sv/ibex_core.sv:256.19"
  wire \en_wb
  attribute \src "designs/src/ibex_sv/ibex_core.sv:149.16"
  wire \dummy_instr_seed_en
  attribute \src "designs/src/ibex_sv/ibex_core.sv:150.16"
  wire width 32 \dummy_instr_seed
  attribute \src "designs/src/ibex_sv/ibex_core.sv:148.16"
  wire width 3 \dummy_instr_mask
  attribute \src "designs/src/ibex_sv/ibex_core.sv:126.16"
  wire \dummy_instr_id
  attribute \src "designs/src/ibex_sv/ibex_core.sv:147.16"
  wire \dummy_instr_en
  attribute \src "designs/src/ibex_sv/ibex_core.sv:219.16"
  wire \div_sel_ex
  attribute \src "designs/src/ibex_sv/ibex_core.sv:217.16"
  wire \div_en_ex
  attribute \src "designs/src/ibex_sv/ibex_core.sv:295.16"
  wire \debug_single_step
  attribute \src "designs/src/ibex_sv/ibex_core.sv:72.25"
  wire input 26 \debug_req_i
  attribute \src "designs/src/ibex_sv/ibex_core.sv:292.16"
  wire \debug_mode
  attribute \src "designs/src/ibex_sv/ibex_core.sv:297.16"
  wire \debug_ebreaku
  attribute \src "designs/src/ibex_sv/ibex_core.sv:296.16"
  wire \debug_ebreakm
  attribute \src "designs/src/ibex_sv/ibex_core.sv:294.16"
  wire \debug_csr_save
  attribute \src "designs/src/ibex_sv/ibex_core.sv:293.16"
  wire width 3 \debug_cause
  attribute \src "designs/src/ibex_sv/ibex_core.sv:57.25"
  wire output 15 \data_we_o
  attribute \src "designs/src/ibex_sv/ibex_core.sv:60.25"
  wire width 32 output 18 \data_wdata_o
  attribute \src "designs/src/ibex_sv/ibex_core.sv:56.25"
  wire input 14 \data_rvalid_i
  attribute \src "designs/src/ibex_sv/ibex_core.sv:54.25"
  wire output 12 \data_req_o
  attribute \src "designs/src/ibex_sv/ibex_core.sv:61.25"
  wire width 32 input 19 \data_rdata_i
  attribute \src "designs/src/ibex_sv/ibex_core.sv:146.16"
  wire \data_ind_timing
  attribute \src "designs/src/ibex_sv/ibex_core.sv:55.25"
  wire input 13 \data_gnt_i
  attribute \src "designs/src/ibex_sv/ibex_core.sv:62.25"
  wire input 20 \data_err_i
  attribute \src "designs/src/ibex_sv/ibex_core.sv:58.25"
  wire width 4 output 16 \data_be_o
  attribute \src "designs/src/ibex_sv/ibex_core.sv:59.25"
  wire width 32 output 17 \data_addr_o
  attribute \src "designs/src/ibex_sv/ibex_core.sv:177.16"
  wire \ctrl_busy
  attribute \src "designs/src/ibex_sv/ibex_core.sv:154.16"
  wire \csr_shadow_err
  attribute \src "designs/src/ibex_sv/ibex_core.sv:279.16"
  wire \csr_save_wb
  attribute \src "designs/src/ibex_sv/ibex_core.sv:277.16"
  wire \csr_save_if
  attribute \src "designs/src/ibex_sv/ibex_core.sv:278.16"
  wire \csr_save_id
  attribute \src "designs/src/ibex_sv/ibex_core.sv:282.16"
  wire \csr_save_cause
  attribute \src "designs/src/ibex_sv/ibex_core.sv:280.16"
  wire \csr_restore_mret_id
  attribute \src "designs/src/ibex_sv/ibex_core.sv:281.16"
  wire \csr_restore_dret_id
  attribute \src "designs/src/ibex_sv/ibex_core.sv:231.16"
  wire width 32 \csr_rdata
  attribute \unused_bits "0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23"
  attribute \src "designs/src/ibex_sv/ibex_core.sv:272.16"
  wire width 24 \csr_pmp_cfg
  attribute \unused_bits "0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135"
  attribute \src "designs/src/ibex_sv/ibex_core.sv:271.16"
  wire width 136 \csr_pmp_addr
  attribute \src "designs/src/ibex_sv/ibex_core.sv:229.16"
  wire \csr_op_en
  attribute \src "designs/src/ibex_sv/ibex_core.sv:228.16"
  wire width 2 \csr_op
  attribute \src "designs/src/ibex_sv/ibex_core.sv:283.16"
  wire \csr_mtvec_init
  attribute \src "designs/src/ibex_sv/ibex_core.sv:284.16"
  wire width 32 \csr_mtvec
  attribute \src "designs/src/ibex_sv/ibex_core.sv:285.16"
  wire width 32 \csr_mtval
  attribute \src "designs/src/ibex_sv/ibex_core.sv:286.16"
  wire \csr_mstatus_tw
  attribute \src "designs/src/ibex_sv/ibex_core.sv:267.16"
  wire \csr_mstatus_mie
  attribute \src "designs/src/ibex_sv/ibex_core.sv:268.16"
  wire width 32 \csr_mepc
  attribute \src "designs/src/ibex_sv/ibex_core.sv:268.26"
  wire width 32 \csr_depc
  attribute \src "designs/src/ibex_sv/ibex_core.sv:230.16"
  wire width 12 \csr_addr
  attribute \src "designs/src/ibex_sv/ibex_core.sv:227.16"
  wire \csr_access
  attribute \src "designs/src/ibex_sv/ibex_core.sv:107.25"
  wire output 30 \core_sleep_o
  attribute \src "designs/src/ibex_sv/ibex_core.sv:180.29"
  wire \core_busy_q
  attribute \src "designs/src/ibex_sv/ibex_core.sv:180.16"
  wire \core_busy_d
  attribute \src "designs/src/ibex_sv/ibex_core.sv:360.16"
  wire \clock_en
  attribute \src "designs/src/ibex_sv/ibex_core.sv:37.25"
  wire input 1 \clk_i
  attribute \src "designs/src/ibex_sv/ibex_core.sv:358.16"
  wire \clk
  attribute \src "designs/src/ibex_sv/ibex_core.sv:210.16"
  wire width 32 \bt_b_operand
  attribute \src "designs/src/ibex_sv/ibex_core.sv:209.16"
  wire width 32 \bt_a_operand
  attribute \src "designs/src/ibex_sv/ibex_core.sv:173.16"
  wire width 32 \branch_target_ex
  attribute \src "designs/src/ibex_sv/ibex_core.sv:174.16"
  wire \branch_decision
  attribute \src "designs/src/ibex_sv/ibex_core.sv:43.25"
  wire width 32 input 5 \boot_addr_i
  attribute \src "designs/src/ibex_sv/ibex_core.sv:205.16"
  wire width 6 \alu_operator_ex
  attribute \src "designs/src/ibex_sv/ibex_core.sv:207.16"
  wire width 32 \alu_operand_b_ex
  attribute \src "designs/src/ibex_sv/ibex_core.sv:206.16"
  wire width 32 \alu_operand_a_ex
  attribute \src "designs/src/ibex_sv/ibex_core.sv:212.16"
  wire width 32 \alu_adder_result_ex
  attribute \src "designs/src/ibex_sv/ibex_core.sv:105.25"
  wire output 28 \alert_minor_o
  attribute \src "designs/src/ibex_sv/ibex_core.sv:106.25"
  wire output 29 \alert_major_o
  attribute \src "designs/src/ibex_sv/ibex_core.sv:378.14-380.8"
  wire $fetch_enable_q$8
  wire $9y
  wire $14y
  wire $11y
  wire $10y
  wire $0y
  attribute \src "designs/src/ibex_sv/ibex_core.sv:740.5"
  cell \ibex_wb_stage$ibex_core.wb_stage_i \wb_stage_i
    connect \rst_ni \rst_ni
    connect \rf_write_wb_o \rf_write_wb
    connect \rf_we_wb_o \rf_we_wb
    connect \rf_we_lsu_i \rf_we_lsu
    connect \rf_we_id_i \rf_we_id
    connect \rf_wdata_wb_o \rf_wdata_wb
    connect \rf_wdata_lsu_i \rf_wdata_lsu
    connect \rf_wdata_id_i \rf_wdata_id
    connect \rf_wdata_fwd_wb_o \rf_wdata_fwd_wb
    connect \rf_waddr_wb_o \rf_waddr_wb
    connect \rf_waddr_id_i \rf_waddr_id
    connect \ready_wb_o \ready_wb
    connect \perf_instr_ret_wb_o \perf_instr_ret_wb
    connect \perf_instr_ret_compressed_wb_o \perf_instr_ret_compressed_wb
    connect \pc_wb_o \pc_wb
    connect \pc_id_i \pc_id
    connect \outstanding_store_wb_o \outstanding_store_wb
    connect \outstanding_load_wb_o \outstanding_load_wb
    connect \lsu_resp_valid_i \lsu_resp_valid
    connect \lsu_resp_err_i \lsu_resp_err
    connect \instr_type_wb_i \instr_type_wb
    connect \instr_perf_count_id_i \instr_perf_count_id
    connect \instr_is_compressed_id_i \instr_is_compressed_id
    connect \instr_done_wb_o \instr_done_wb
    connect \en_wb_i \en_wb
    connect \clk_i \clk
  end
  attribute \src "designs/src/ibex_sv/ibex_core.sv:692.24"
  cell \ibex_load_store_unit$ibex_core.load_store_unit_i \load_store_unit_i
    connect \store_err_o \lsu_store_err
    connect \rst_ni \rst_ni
    connect \perf_store_o \perf_store
    connect \perf_load_o \perf_load
    connect \lsu_we_i \lsu_we
    connect \lsu_wdata_i \lsu_wdata
    connect \lsu_type_i \lsu_type
    connect \lsu_sign_ext_i \lsu_sign_ext
    connect \lsu_resp_valid_o \lsu_resp_valid
    connect \lsu_req_i \lsu_req
    connect \lsu_req_done_o \lsu_req_done
    connect \lsu_rdata_valid_o \rf_we_lsu
    connect \lsu_rdata_o \rf_wdata_lsu
    connect \load_err_o \lsu_load_err
    connect \data_we_o \data_we_o
    connect \data_wdata_o \data_wdata_o
    connect \data_rvalid_i \data_rvalid_i
    connect \data_req_o \data_req_o
    connect \data_rdata_i \data_rdata_i
    connect \data_pmp_err_i 1'0
    connect \data_gnt_i \data_gnt_i
    connect \data_err_i \data_err_i
    connect \data_be_o \data_be_o
    connect \data_addr_o \data_addr_o
    connect \clk_i \clk
    connect \busy_o \lsu_busy
    connect \addr_last_o \lsu_addr_last
    connect \addr_incr_req_o \lsu_addr_incr_req
    connect \adder_result_ex_i \alu_adder_result_ex
  end
  attribute \src "designs/src/ibex_sv/ibex_core.sv:408.5"
  cell \ibex_if_stage$ibex_core.if_stage_i \if_stage_i
    connect \rst_ni \rst_ni
    connect \req_i \instr_req_int
    connect \pc_set_spec_i \pc_set_spec
    connect \pc_set_i \pc_set
    connect \pc_mux_i \pc_mux_id
    connect \pc_mismatch_alert_o \pc_mismatch_alert
    connect \pc_if_o \pc_if
    connect \pc_id_o \pc_id
    connect \nt_branch_mispredict_i \nt_branch_mispredict
    connect \instr_valid_id_o \instr_valid_id
    connect \instr_valid_clear_i \instr_valid_clear
    connect \instr_rvalid_i \instr_rvalid_i
    connect \instr_req_o \instr_req_o
    connect \instr_rdata_id_o \instr_rdata_id
    connect \instr_rdata_i \instr_rdata_i
    connect \instr_rdata_c_id_o \instr_rdata_c_id
    connect \instr_rdata_alu_id_o \instr_rdata_alu_id
    connect \instr_pmp_err_i 1'0
    connect \instr_new_id_o \instr_new_id
    connect \instr_is_compressed_id_o \instr_is_compressed_id
    connect \instr_gnt_i \instr_gnt_i
    connect \instr_fetch_err_plus2_o \instr_fetch_err_plus2
    connect \instr_fetch_err_o \instr_fetch_err
    connect \instr_err_i \instr_err_i
    connect \instr_bp_taken_o \instr_bp_taken_id
    connect \instr_addr_o \instr_addr_o
    connect \illegal_c_insn_id_o \illegal_c_insn_id
    connect \if_busy_o \if_busy
    connect \id_in_ready_i \id_in_ready
    connect \icache_inval_i \icache_inval
    connect \icache_enable_i \icache_enable
    connect \exc_pc_mux_i \exc_pc_mux_id
    connect \exc_cause \exc_cause
    connect \dummy_instr_seed_i \dummy_instr_seed
    connect \dummy_instr_seed_en_i \dummy_instr_seed_en
    connect \dummy_instr_mask_i \dummy_instr_mask
    connect \dummy_instr_id_o \dummy_instr_id
    connect \dummy_instr_en_i \dummy_instr_en
    connect \csr_mtvec_init_o \csr_mtvec_init
    connect \csr_mtvec_i \csr_mtvec
    connect \csr_mepc_i \csr_mepc
    connect \csr_depc_i \csr_depc
    connect \clk_i \clk
    connect \branch_target_ex_i \branch_target_ex
    connect \boot_addr_i \boot_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_core.sv:490.5"
  cell \ibex_id_stage$ibex_core.id_stage_i \id_stage_i
    connect \trigger_match_i \trigger_match
    connect \rst_ni \rst_ni
    connect \rf_write_wb_i \rf_write_wb
    connect \rf_we_id_o \rf_we_id
    connect \rf_wdata_id_o \rf_wdata_id
    connect \rf_wdata_fwd_wb_i \rf_wdata_fwd_wb
    connect \rf_waddr_wb_i \rf_waddr_wb
    connect \rf_waddr_id_o \rf_waddr_id
    connect \rf_ren_b_o \gen_no_regfile_ecc.unused_rf_ren_b
    connect \rf_ren_a_o \gen_no_regfile_ecc.unused_rf_ren_a
    connect \rf_rdata_b_i \rf_rdata_b
    connect \rf_rdata_a_i \rf_rdata_a
    connect \rf_rd_b_wb_match_o \gen_no_regfile_ecc.unused_rf_rd_b_wb_match
    connect \rf_rd_a_wb_match_o \gen_no_regfile_ecc.unused_rf_rd_a_wb_match
    connect \rf_raddr_b_o \rf_raddr_b
    connect \rf_raddr_a_o \rf_raddr_a
    connect \result_ex_i \result_ex
    connect \ready_wb_i \ready_wb
    connect \priv_mode_i \priv_mode_id
    connect \perf_tbranch_o \perf_tbranch
    connect \perf_mul_wait_o \perf_mul_wait
    connect \perf_jump_o \perf_jump
    connect \perf_dside_wait_o \perf_dside_wait
    connect \perf_div_wait_o \perf_div_wait
    connect \perf_branch_o \perf_branch
    connect \pc_set_spec_o \pc_set_spec
    connect \pc_set_o \pc_set
    connect \pc_mux_o \pc_mux_id
    connect \pc_id_i \pc_id
    connect \outstanding_store_wb_i \outstanding_store_wb
    connect \outstanding_load_wb_i \outstanding_load_wb
    connect \nt_branch_mispredict_o \nt_branch_mispredict
    connect \nmi_mode_o \nmi_mode
    connect \multdiv_signed_mode_ex_o \multdiv_signed_mode_ex
    connect \multdiv_ready_id_o \multdiv_ready_id
    connect \multdiv_operator_ex_o \multdiv_operator_ex
    connect \multdiv_operand_b_ex_o \multdiv_operand_b_ex
    connect \multdiv_operand_a_ex_o \multdiv_operand_a_ex
    connect \mult_sel_ex_o \mult_sel_ex
    connect \mult_en_ex_o \mult_en_ex
    connect \lsu_we_o \lsu_we
    connect \lsu_wdata_o \lsu_wdata
    connect \lsu_type_o \lsu_type
    connect \lsu_store_err_i \lsu_store_err
    connect \lsu_sign_ext_o \lsu_sign_ext
    connect \lsu_resp_valid_i \lsu_resp_valid
    connect \lsu_req_o \lsu_req
    connect \lsu_req_done_i \lsu_req_done
    connect \lsu_load_err_i \lsu_load_err
    connect \lsu_addr_last_i \lsu_addr_last
    connect \lsu_addr_incr_req_i \lsu_addr_incr_req
    connect \irqs_i \irqs
    connect \irq_pending_i \irq_pending
    connect \irq_nm_i \irq_nm_i
    connect \instr_valid_i \instr_valid_id
    connect \instr_valid_clear_o \instr_valid_clear
    connect \instr_type_wb_o \instr_type_wb
    connect \instr_req_o \instr_req_int
    connect \instr_rdata_i \instr_rdata_id
    connect \instr_rdata_c_i \instr_rdata_c_id
    connect \instr_rdata_alu_i \instr_rdata_alu_id
    connect \instr_perf_count_id_o \instr_perf_count_id
    connect \instr_is_compressed_i \instr_is_compressed_id
    connect \instr_id_done_o \instr_id_done
    connect \instr_first_cycle_id_o \instr_first_cycle_id
    connect \instr_fetch_err_plus2_i \instr_fetch_err_plus2
    connect \instr_fetch_err_i \instr_fetch_err
    connect \instr_bp_taken_i \instr_bp_taken_id
    connect \imd_val_we_ex_i \imd_val_we_ex
    connect \imd_val_q_ex_o \imd_val_q_ex
    connect \imd_val_d_ex_i \imd_val_d_ex
    connect \illegal_insn_o \illegal_insn_id
    connect \illegal_csr_insn_i \illegal_csr_insn_id
    connect \illegal_c_insn_i \illegal_c_insn_id
    connect \id_in_ready_o \id_in_ready
    connect \icache_inval_o \icache_inval
    connect \exc_pc_mux_o \exc_pc_mux_id
    connect \exc_cause_o \exc_cause
    connect \ex_valid_i \ex_valid
    connect \en_wb_o \en_wb
    connect \div_sel_ex_o \div_sel_ex
    connect \div_en_ex_o \div_en_ex
    connect \debug_single_step_i \debug_single_step
    connect \debug_req_i \debug_req_i
    connect \debug_mode_o \debug_mode
    connect \debug_ebreaku_i \debug_ebreaku
    connect \debug_ebreakm_i \debug_ebreakm
    connect \debug_csr_save_o \debug_csr_save
    connect \debug_cause_o \debug_cause
    connect \data_ind_timing_i \data_ind_timing
    connect \ctrl_busy_o \ctrl_busy
    connect \csr_save_wb_o \csr_save_wb
    connect \csr_save_if_o \csr_save_if
    connect \csr_save_id_o \csr_save_id
    connect \csr_save_cause_o \csr_save_cause
    connect \csr_restore_mret_id_o \csr_restore_mret_id
    connect \csr_restore_dret_id_o \csr_restore_dret_id
    connect \csr_rdata_i \csr_rdata
    connect \csr_op_o \csr_op
    connect \csr_op_en_o \csr_op_en
    connect \csr_mtval_o \csr_mtval
    connect \csr_mstatus_tw_i \csr_mstatus_tw
    connect \csr_mstatus_mie_i \csr_mstatus_mie
    connect \csr_access_o \csr_access
    connect \clk_i \clk
    connect \bt_b_operand_o \bt_b_operand
    connect \bt_a_operand_o \bt_a_operand
    connect \branch_decision_i \branch_decision
    connect \alu_operator_ex_o \alu_operator_ex
    connect \alu_operand_b_ex_o \alu_operand_b_ex
    connect \alu_operand_a_ex_o \alu_operand_a_ex
  end
  attribute \src "designs/src/ibex_sv/ibex_core.sv:840.7"
  cell \ibex_register_file_ff$ibex_core.gen_regfile_ff.register_file_i \gen_regfile_ff.register_file_i
    connect \we_a_i \rf_we_wb
    connect \wdata_a_i \rf_wdata_wb
    connect \waddr_a_i \rf_waddr_wb
    connect \test_en_i \test_en_i
    connect \rst_ni \rst_ni
    connect \rdata_b_o \rf_rdata_b
    connect \rdata_a_o \rf_rdata_a
    connect \raddr_b_i \rf_raddr_b
    connect \raddr_a_i \rf_raddr_a
    connect \dummy_instr_id_i \dummy_instr_id
    connect \clk_i \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_core.sv:644.5"
  cell \ibex_ex_block$ibex_core.ex_block_i \ex_block_i
    connect \rst_ni \rst_ni
    connect \result_ex_o \result_ex
    connect \multdiv_signed_mode_i \multdiv_signed_mode_ex
    connect \multdiv_ready_id_i \multdiv_ready_id
    connect \multdiv_operator_i \multdiv_operator_ex
    connect \multdiv_operand_b_i \multdiv_operand_b_ex
    connect \multdiv_operand_a_i \multdiv_operand_a_ex
    connect \mult_sel_i \mult_sel_ex
    connect \mult_en_i \mult_en_ex
    connect \imd_val_we_o \imd_val_we_ex
    connect \imd_val_q_i \imd_val_q_ex
    connect \imd_val_d_o \imd_val_d_ex
    connect \ex_valid_o \ex_valid
    connect \div_sel_i \div_sel_ex
    connect \div_en_i \div_en_ex
    connect \data_ind_timing_i \data_ind_timing
    connect \clk_i \clk
    connect \bt_b_operand_i \bt_b_operand
    connect \bt_a_operand_i \bt_a_operand
    connect \branch_target_o \branch_target_ex
    connect \branch_decision_o \branch_decision
    connect \alu_operator_i \alu_operator_ex
    connect \alu_operand_b_i \alu_operand_b_ex
    connect \alu_operand_a_i \alu_operand_a_ex
    connect \alu_instr_first_cycle_i \instr_first_cycle_id
    connect \alu_adder_result_ex_o \alu_adder_result_ex
  end
  attribute \src "designs/src/ibex_sv/ibex_core.sv:981.5"
  cell \ibex_cs_registers$ibex_core.cs_registers_i \cs_registers_i
    connect \trigger_match_o \trigger_match
    connect \rst_ni \rst_ni
    connect \priv_mode_lsu_o \g_no_pmp.unused_priv_lvl_ls
    connect \priv_mode_if_o \g_no_pmp.unused_priv_lvl_if
    connect \priv_mode_id_o \priv_mode_id
    connect \pc_wb_i \pc_wb
    connect \pc_if_i \pc_if
    connect \pc_id_i \pc_id
    connect \nmi_mode_i \nmi_mode
    connect \mul_wait_i \perf_mul_wait
    connect \mem_store_i \perf_store
    connect \mem_load_i \perf_load
    connect \jump_i \perf_jump
    connect \iside_wait_i \perf_iside_wait
    connect \irqs_o \irqs
    connect \irq_timer_i \irq_timer_i
    connect \irq_software_i \irq_software_i
    connect \irq_pending_o \irq_pending
    connect \irq_fast_i \irq_fast_i
    connect \irq_external_i \irq_external_i
    connect \instr_ret_i \perf_instr_ret_wb
    connect \instr_ret_compressed_i \perf_instr_ret_compressed_wb
    connect \illegal_csr_insn_o \illegal_csr_insn_id
    connect \icache_enable_o \icache_enable
    connect \hart_id_i \hart_id_i
    connect \dummy_instr_seed_o \dummy_instr_seed
    connect \dummy_instr_seed_en_o \dummy_instr_seed_en
    connect \dummy_instr_mask_o \dummy_instr_mask
    connect \dummy_instr_en_o \dummy_instr_en
    connect \dside_wait_i \perf_dside_wait
    connect \div_wait_i \perf_div_wait
    connect \debug_single_step_o \debug_single_step
    connect \debug_mode_i \debug_mode
    connect \debug_ebreaku_o \debug_ebreaku
    connect \debug_ebreakm_o \debug_ebreakm
    connect \debug_csr_save_i \debug_csr_save
    connect \debug_cause_i \debug_cause
    connect \data_ind_timing_o \data_ind_timing
    connect \csr_wdata_i \alu_operand_a_ex
    connect \csr_shadow_err_o \csr_shadow_err
    connect \csr_save_wb_i \csr_save_wb
    connect \csr_save_if_i \csr_save_if
    connect \csr_save_id_i \csr_save_id
    connect \csr_save_cause_i \csr_save_cause
    connect \csr_restore_mret_i \csr_restore_mret_id
    connect \csr_restore_dret_i \csr_restore_dret_id
    connect \csr_rdata_o \csr_rdata
    connect \csr_pmp_cfg_o \csr_pmp_cfg
    connect \csr_pmp_addr_o \csr_pmp_addr
    connect \csr_op_i \csr_op
    connect \csr_op_en_i \csr_op_en
    connect \csr_mtvec_o \csr_mtvec
    connect \csr_mtvec_init_i \csr_mtvec_init
    connect \csr_mtval_i \csr_mtval
    connect \csr_mstatus_tw_o \csr_mstatus_tw
    connect \csr_mstatus_mie_o \csr_mstatus_mie
    connect \csr_mepc_o \csr_mepc
    connect \csr_mcause_i \exc_cause
    connect \csr_depc_o \csr_depc
    connect \csr_addr_i \csr_addr
    connect \csr_access_i \csr_access
    connect \clk_i \clk
    connect \branch_taken_i \perf_tbranch
    connect \branch_i \perf_branch
    connect \boot_addr_i \boot_addr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_core.sv:389.21"
  cell \prim_clock_gating$ibex_core.core_clock_gate_i \core_clock_gate_i
    connect \test_en_i \test_en_i
    connect \en_i \clock_en
    connect \clk_o \clk
    connect \clk_i \clk_i
  end
  attribute \src "designs/src/ibex_sv/ibex_core.sv:379.7-379.30|designs/src/ibex_sv/ibex_core.sv:378.14-380.8"
  cell $mux $procmux$11090
    parameter \WIDTH 1
    connect \Y $fetch_enable_q$8
    connect \S \fetch_enable_i
    connect \B 1'1
    connect \A \fetch_enable_q
  end
  attribute \src "designs/src/ibex_sv/ibex_core.sv:375.3"
  cell $aldff $driver$fetch_enable_q
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \fetch_enable_q
    connect \D $fetch_enable_q$8
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_core.sv:366.3"
  cell $aldff $driver$core_busy_q
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \core_busy_q
    connect \D \core_busy_d
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_core.sv:383.43-383.68"
  cell $or $9
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $9y
    connect \B \debug_req_i
    connect \A \core_busy_q
  end
  attribute \src "designs/src/ibex_sv/ibex_core.sv:965.34-965.77"
  cell $mux $23
    parameter \WIDTH 12
    connect \Y \csr_addr
    connect \S \csr_access
    connect \B \alu_operand_b_ex [11:0]
    connect \A 12'000000000000
  end
  attribute \src "designs/src/ibex_sv/ibex_core.sv:906.26-906.78"
  cell $or $22
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \alert_major_o
    connect \B \csr_shadow_err
    connect \A \pc_mismatch_alert
  end
  attribute \src "designs/src/ibex_sv/ibex_core.sv:690.25-690.53"
  cell $or $20
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \lsu_resp_err
    connect \B \lsu_store_err
    connect \A \lsu_load_err
  end
  attribute \src "designs/src/ibex_sv/ibex_core.sv:472.28-472.57"
  cell $and $15
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \perf_iside_wait
    connect \B $14y
    connect \A \id_in_ready
  end
  attribute \src "designs/src/ibex_sv/ibex_core.sv:472.42-472.57"
  cell $not $14
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $14y
    connect \A \instr_valid_id
  end
  attribute \src "designs/src/ibex_sv/ibex_core.sv:384.25-384.34"
  cell $not $13
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \core_sleep_o
    connect \A \clock_en
  end
  attribute \src "designs/src/ibex_sv/ibex_core.sv:383.25-383.94"
  cell $and $12
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \clock_en
    connect \B $11y
    connect \A \fetch_enable_q
  end
  attribute \src "designs/src/ibex_sv/ibex_core.sv:383.43-383.93"
  cell $or $11
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $11y
    connect \B \irq_nm_i
    connect \A $10y
  end
  attribute \src "designs/src/ibex_sv/ibex_core.sv:383.43-383.82"
  cell $or $10
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $10y
    connect \B \irq_pending
    connect \A $9y
  end
  attribute \src "designs/src/ibex_sv/ibex_core.sv:364.24-364.54"
  cell $or $1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \core_busy_d
    connect \B \lsu_busy
    connect \A $0y
  end
  attribute \src "designs/src/ibex_sv/ibex_core.sv:364.24-364.43"
  cell $or $0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $0y
    connect \B \if_busy
    connect \A \ctrl_busy
  end
  connect \alert_minor_o 1'0
end
attribute \src "designs/src/ibex_sv/ibex_controller.sv:12.8"
module \ibex_controller$ibex_core.id_stage_i.controller_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:26.35"
  wire input 50 \wfi_insn_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:156.9"
  wire \wfi_insn
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:61.35"
  wire output 57 \wb_exception_o
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:87.35"
  wire input 41 \trigger_match_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:124.9"
  wire \store_err_q
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:134.9"
  wire \store_err_prio
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:60.35"
  wire input 56 \store_err_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:101.35"
  wire input 63 \stall_wb_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:100.35"
  wire input 62 \stall_id_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:137.9"
  wire \stall
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:145.9"
  wire \special_req_branch
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:144.9"
  wire \special_req_all
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:17.35"
  wire input 2 \rst_ni
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:139.9"
  wire \retain_id
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:103.35"
  wire input 42 \ready_wb_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:96.35"
  wire width 2 input 28 \priv_mode_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:108.35"
  wire output 44 \perf_tbranch_o
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:106.35"
  wire output 43 \perf_jump_o
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:49.35"
  wire output 13 \pc_set_spec_o
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:48.35"
  wire output 12 \pc_set_o
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:50.35"
  wire width 3 output 14 \pc_mux_o
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:38.35"
  wire width 32 input 20 \pc_id_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:52.35"
  wire output 15 \nt_branch_mispredict_o
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:77.35"
  wire output 34 \nmi_mode_o
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:121.21"
  wire \nmi_mode_d
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:24.35"
  wire input 48 \mret_insn_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:154.9"
  wire \mret_insn
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:150.15"
  wire width 4 \mfip_id
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:58.35"
  wire width 32 input 30 \lsu_addr_last_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:123.9"
  wire \load_err_q
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:135.9"
  wire \load_err_prio
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:59.35"
  wire input 55 \load_err_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:69.35"
  wire input 61 \jump_set_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:74.35"
  wire width 18 input 33 \irqs_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:73.35"
  wire input 32 \irq_pending_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:76.35"
  wire input 4 \irq_nm_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:31.35"
  wire input 7 \instr_valid_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:41.35"
  wire output 10 \instr_valid_clear_o
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:47.35"
  wire output 3 \instr_req_o
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:34.35"
  wire input 8 \instr_is_compressed_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:32.35"
  wire width 32 input 45 \instr_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:130.9"
  wire \instr_fetch_err_prio
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:37.35"
  wire input 19 \instr_fetch_err_plus2_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:36.35"
  wire input 18 \instr_fetch_err_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:159.9"
  wire \instr_fetch_err
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:33.35"
  wire width 16 input 53 \instr_compressed_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:35.35"
  wire input 9 \instr_bp_taken_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:142.9"
  wire \illegal_umode
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:126.9"
  wire \illegal_insn_q
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:131.9"
  wire \illegal_insn_prio
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:22.35"
  wire input 46 \illegal_insn_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:126.25"
  wire \illegal_insn_d
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:141.9"
  wire \illegal_dret
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:42.35"
  wire output 11 \id_in_ready_o
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:148.9"
  wire \handle_irq
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:138.9"
  wire \halt_if
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:102.35"
  wire output 64 \flush_id_o
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:125.9"
  wire \exc_req_q
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:143.9"
  wire \exc_req_lsu
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:125.20"
  wire \exc_req_d
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:54.35"
  wire width 2 output 16 \exc_pc_mux_o
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:55.35"
  wire width 6 output 17 \exc_cause_o
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:146.9"
  wire \enter_debug_mode
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:132.9"
  wire \ecall_insn_prio
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:23.35"
  wire input 47 \ecall_insn_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:153.9"
  wire \ecall_insn
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:133.9"
  wire \ebrk_insn_prio
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:27.35"
  wire input 51 \ebrk_insn_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:157.9"
  wire \ebrk_insn
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:147.9"
  wire \ebreak_into_debug
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:25.35"
  wire input 49 \dret_insn_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:155.9"
  wire \dret_insn
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:84.35"
  wire input 38 \debug_single_step_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:80.35"
  wire input 5 \debug_req_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:83.35"
  wire output 35 \debug_mode_o
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:122.23"
  wire \debug_mode_d
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:86.35"
  wire input 40 \debug_ebreaku_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:85.35"
  wire input 39 \debug_ebreakm_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:82.35"
  wire output 37 \debug_csr_save_o
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:81.35"
  wire width 3 output 36 \debug_cause_o
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:119.27"
  wire width 4 \ctrl_fsm_ns
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:119.14"
  wire width 4 \ctrl_fsm_cs
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:19.35"
  wire output 6 \ctrl_busy_o
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:91.35"
  wire output 23 \csr_save_wb_o
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:89.35"
  wire output 21 \csr_save_if_o
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:90.35"
  wire output 22 \csr_save_id_o
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:94.35"
  wire output 26 \csr_save_cause_o
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:92.35"
  wire output 24 \csr_restore_mret_id_o
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:93.35"
  wire output 25 \csr_restore_dret_id_o
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:28.35"
  wire input 52 \csr_pipe_flush_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:158.9"
  wire \csr_pipe_flush
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:95.35"
  wire width 32 output 27 \csr_mtval_o
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:97.35"
  wire input 29 \csr_mstatus_tw_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:72.35"
  wire input 31 \csr_mstatus_mie_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:43.35"
  wire output 54 \controller_run_o
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:16.35"
  wire input 1 \clk_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:66.35"
  wire input 59 \branch_set_spec_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:64.35"
  wire input 58 \branch_set_i
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:68.35"
  wire input 60 \branch_not_set_i
  wire $procmux$7588_Y
  wire $procmux$7582_Y
  wire $procmux$7575_Y
  wire $procmux$7571_Y
  wire $procmux$7568_Y
  wire $procmux$7561_Y
  wire $procmux$7554_Y
  wire $procmux$7551_Y
  wire $procmux$7545_Y
  wire $procmux$7542_Y
  wire $procmux$7538_Y
  wire $procmux$7535_Y
  wire $procmux$7532_Y
  wire $procmux$7525_Y
  wire $procmux$7522_Y
  wire $procmux$7515_Y
  wire $procmux$7512_Y
  wire $procmux$7509_Y
  wire $procmux$7506_Y
  wire $procmux$7503_Y
  wire $procmux$7500_Y
  wire $procmux$7497_Y
  wire $procmux$7490_Y
  wire $procmux$7487_Y
  wire $procmux$7484_Y
  wire $procmux$7480_Y
  wire $procmux$7477_Y
  wire $procmux$7474_Y
  wire $procmux$7471_Y
  wire $procmux$7468_Y
  wire $procmux$7462_Y
  wire $procmux$7459_Y
  wire $procmux$7456_Y
  wire $procmux$7453_Y
  wire $procmux$7446_Y
  wire $procmux$7443_Y
  wire $procmux$7440_Y
  wire $procmux$7437_Y
  wire $procmux$7434_Y
  wire width 4 $procmux$7425_Y
  wire width 4 $procmux$7418_Y
  wire width 4 $procmux$7415_Y
  wire width 4 $procmux$7408_Y
  wire width 4 $procmux$7405_Y
  wire width 4 $procmux$7402_Y
  wire width 4 $procmux$7395_Y
  wire width 4 $procmux$7392_Y
  wire width 4 $procmux$7389_Y
  wire width 4 $procmux$7386_Y
  wire width 4 $procmux$7379_Y
  wire width 4 $procmux$7376_Y
  wire width 4 $procmux$7373_Y
  wire width 4 $procmux$7370_Y
  wire width 4 $procmux$7367_Y
  wire width 4 $procmux$7360_Y
  wire width 4 $procmux$7357_Y
  wire width 4 $procmux$7354_Y
  wire width 4 $procmux$7351_Y
  wire width 4 $procmux$7348_Y
  wire width 4 $procmux$7345_Y
  wire width 4 $procmux$7338_Y
  wire width 4 $procmux$7335_Y
  wire width 4 $procmux$7332_Y
  wire width 4 $procmux$7329_Y
  wire width 4 $procmux$7326_Y
  wire width 4 $procmux$7323_Y
  wire width 4 $procmux$7320_Y
  wire width 4 $procmux$7313_Y
  wire width 4 $procmux$7310_Y
  wire width 4 $procmux$7307_Y
  wire width 4 $procmux$7304_Y
  wire width 4 $procmux$7301_Y
  wire width 4 $procmux$7298_Y
  wire width 4 $procmux$7295_Y
  wire width 4 $procmux$7292_Y
  wire width 4 $procmux$7285_Y
  wire width 4 $procmux$7282_Y
  wire width 4 $procmux$7279_Y
  wire width 4 $procmux$7276_Y
  wire width 4 $procmux$7273_Y
  wire width 4 $procmux$7270_Y
  wire width 4 $procmux$7267_Y
  wire width 4 $procmux$7264_Y
  wire width 4 $procmux$7261_Y
  wire width 4 $procmux$7254_Y
  wire width 4 $procmux$7251_Y
  wire width 4 $procmux$7248_Y
  wire width 4 $procmux$7245_Y
  wire width 4 $procmux$7242_Y
  wire width 4 $procmux$7239_Y
  wire width 4 $procmux$7236_Y
  wire width 4 $procmux$7233_Y
  wire width 4 $procmux$7230_Y
  wire width 4 $procmux$7227_Y
  wire width 4 $procmux$7220_Y
  wire width 4 $procmux$7217_Y
  wire width 4 $procmux$7214_Y
  wire width 4 $procmux$7211_Y
  wire width 4 $procmux$7208_Y
  wire width 4 $procmux$7205_Y
  wire width 4 $procmux$7202_Y
  wire width 4 $procmux$7199_Y
  wire width 4 $procmux$7196_Y
  wire width 4 $procmux$7193_Y
  wire width 4 $procmux$7190_Y
  wire width 4 $procmux$7183_Y
  wire width 4 $procmux$7180_Y
  wire width 4 $procmux$7177_Y
  wire width 4 $procmux$7174_Y
  wire width 4 $procmux$7171_Y
  wire width 4 $procmux$7168_Y
  wire width 4 $procmux$7165_Y
  wire width 4 $procmux$7162_Y
  wire width 4 $procmux$7159_Y
  wire width 4 $procmux$7156_Y
  wire width 4 $procmux$7153_Y
  wire width 4 $procmux$7150_Y
  wire width 4 $procmux$7143_Y
  wire width 4 $procmux$7140_Y
  wire width 4 $procmux$7137_Y
  wire width 4 $procmux$7134_Y
  wire width 4 $procmux$7131_Y
  wire width 4 $procmux$7128_Y
  wire width 4 $procmux$7125_Y
  wire width 4 $procmux$7122_Y
  wire width 4 $procmux$7119_Y
  wire width 4 $procmux$7116_Y
  wire width 4 $procmux$7113_Y
  wire width 4 $procmux$7110_Y
  wire width 4 $procmux$7107_Y
  wire $procmux$7105_CMP
  wire $procmux$7104_CMP
  wire $procmux$7094_CMP
  wire $procmux$7086_CMP
  wire $procmux$7084_CMP
  wire $procmux$7083_CMP
  wire $procmux$7082_CMP
  wire $procmux$7081_CMP
  wire $procmux$7080_CMP
  wire $procmux$7079_CMP
  wire $procmux$7076_CMP
  wire $procmux$7075_CMP
  wire $procmux$7074_CMP
  wire $procmux$7072_CMP
  wire $procmux$7070_CMP
  wire $procmux$7068_CMP
  wire $procmux$7066_CMP
  wire $procmux$7062_CMP
  wire $procmux$7061_CMP
  wire $procmux$7060_CMP
  wire $procmux$7058_CMP
  wire $procmux$7056_CMP
  wire $procmux$7054_CMP
  wire $procmux$7052_CMP
  wire $procmux$7048_CMP
  wire $procmux$7046_CMP
  wire $procmux$7044_CMP
  wire $procmux$7042_CMP
  wire $procmux$7040_CMP
  wire $procmux$7035_CMP
  wire $procmux$7033_CMP
  wire $procmux$7031_CMP
  wire $procmux$7027_CMP
  wire $procmux$7025_CMP
  wire $procmux$7021_CMP
  wire $procmux$7019_CMP
  wire $procmux$7014_CMP
  wire $procmux$7012_CMP
  wire $procmux$7007_CMP
  wire $procmux$7005_CMP
  wire $procmux$6999_CMP
  wire $procmux$6997_CMP
  wire $procmux$6993_CMP
  wire $procmux$6989_CMP
  wire $procmux$6985_CMP
  wire $procmux$6983_CMP
  wire $procmux$6981_CMP
  wire $procmux$6979_CMP
  wire $procmux$6975_CMP
  wire $procmux$6971_CMP
  wire $procmux$6963_CMP
  wire $procmux$6955_CMP
  wire $procmux$6953_CMP
  wire $procmux$6949_CMP
  wire $procmux$6947_CMP
  wire $procmux$6945_CMP
  wire $procmux$6941_CMP
  wire $procmux$6940_CMP
  wire $procmux$6938_CMP
  wire $procmux$6936_CMP
  wire $procmux$6934_CMP
  wire $procmux$6930_CMP
  wire $procmux$6922_CMP
  wire $procmux$6921_CMP
  wire $procmux$6919_CMP
  wire $procmux$6917_CMP
  wire $procmux$6915_CMP
  wire $procmux$6911_CMP
  wire $procmux$6910_CMP
  wire $procmux$6909_CMP
  wire $procmux$6908_CMP
  wire $procmux$6906_CMP
  wire $procmux$6904_CMP
  wire $procmux$6902_CMP
  wire $procmux$6900_CMP
  wire $procmux$6898_CMP
  wire $procmux$6896_CMP
  wire $procmux$6892_CMP
  wire $procmux$6889_Y
  wire $procmux$6880_CMP
  wire width 4 $procmux$6877_Y
  wire $procmux$6868_CMP
  wire width 4 $procmux$6865_Y
  wire $procmux$6858_CMP
  wire width 4 $procmux$6855_Y
  wire $procmux$6847_CMP
  wire $procmux$6844_Y
  wire $procmux$6836_CMP
  wire width 4 $procmux$6833_Y
  wire $procmux$6825_CMP
  wire $procmux$6822_Y
  wire $procmux$6814_CMP
  wire width 4 $procmux$6811_Y
  wire $procmux$6804_CMP
  wire $procmux$6803_Y
  wire $procmux$6801_Y
  wire $procmux$6794_CMP
  wire width 4 $procmux$6791_Y
  wire width 4 $procmux$6789_Y
  wire $procmux$6783_CMP
  wire $procmux$6780_Y
  wire $procmux$6772_CMP
  wire $procmux$6769_Y
  wire $procmux$6761_CMP
  wire $procmux$6758_Y
  wire $procmux$6750_CMP
  wire $procmux$6747_Y
  wire $procmux$6745_Y
  wire $procmux$6739_CMP
  wire $procmux$6736_Y
  wire $procmux$6734_Y
  wire $procmux$6728_CMP
  wire $procmux$6725_Y
  wire $procmux$6723_Y
  wire $procmux$6717_CMP
  wire $procmux$6714_Y
  wire $procmux$6707_CMP
  wire $procmux$6704_Y
  wire $procmux$6697_CMP
  wire width 4 $procmux$6694_Y
  wire $procmux$6686_CMP
  wire $procmux$6683_Y
  wire $procmux$6675_CMP
  wire width 4 $procmux$6672_Y
  wire width 4 $procmux$6670_Y
  wire $procmux$6662_CMP
  wire $procmux$6659_Y
  wire $procmux$6657_Y
  wire $procmux$6649_CMP
  wire width 4 $procmux$6646_Y
  wire width 4 $procmux$6644_Y
  wire width 4 $procmux$6641_Y
  wire $procmux$6635_CMP
  wire $procmux$6632_Y
  wire $procmux$6630_Y
  wire $procmux$6627_Y
  wire $procmux$6621_CMP
  wire $procmux$6618_Y
  wire $procmux$6612_CMP
  wire $procmux$6609_Y
  wire $procmux$6603_CMP
  wire width 6 $procmux$6600_Y
  wire $procmux$6594_CMP
  wire $procmux$6591_Y
  wire $procmux$6585_CMP
  wire $procmux$6582_Y
  wire $procmux$6576_CMP
  wire $procmux$6573_Y
  wire $procmux$6567_CMP
  wire $procmux$6564_Y
  wire $procmux$6562_Y
  wire $procmux$6556_CMP
  wire width 6 $procmux$6553_Y
  wire width 6 $procmux$6551_Y
  wire $procmux$6544_CMP
  wire width 6 $procmux$6541_Y
  wire width 6 $procmux$6539_Y
  wire width 6 $procmux$6536_Y
  wire $procmux$6529_CMP
  wire width 6 $procmux$6526_Y
  wire width 6 $procmux$6524_Y
  wire width 6 $procmux$6521_Y
  wire width 6 $procmux$6518_Y
  wire $procmux$6511_CMP
  wire width 6 $procmux$6508_Y
  wire width 6 $procmux$6506_Y
  wire width 6 $procmux$6503_Y
  wire width 6 $procmux$6500_Y
  wire width 6 $procmux$6497_Y
  wire $procmux$6491_CMP
  wire $procmux$6488_Y
  wire $procmux$6483_CMP
  wire $procmux$6480_Y
  wire $procmux$6475_CMP
  wire width 3 $procmux$6472_Y
  wire $procmux$6467_CMP
  wire $procmux$6464_Y
  wire $procmux$6459_CMP
  wire $procmux$6456_Y
  wire $procmux$6451_CMP
  wire $procmux$6448_Y
  wire $procmux$6443_CMP
  wire $procmux$6440_Y
  wire $procmux$6435_CMP
  wire $procmux$6432_Y
  wire $procmux$6427_CMP
  wire width 3 $procmux$6424_Y
  wire width 3 $procmux$6422_Y
  wire $procmux$6416_CMP
  wire width 3 $procmux$6413_Y
  wire width 3 $procmux$6411_Y
  wire width 3 $procmux$6408_Y
  wire $procmux$6403_CMP
  wire $procmux$6398_CMP
  wire $procmux$6395_Y
  wire $procmux$6392_CMP
  wire $procmux$6389_Y
  wire $procmux$6386_CMP
  wire $procmux$6383_Y
  wire $procmux$6380_CMP
  wire width 2 $procmux$6377_Y
  wire $procmux$6373_CMP
  wire width 6 $procmux$6370_Y
  wire $procmux$6366_CMP
  wire $procmux$6363_Y
  wire $procmux$6359_CMP
  wire $procmux$6356_Y
  wire $procmux$6352_CMP
  wire $procmux$6349_Y
  wire $procmux$6345_CMP
  wire $procmux$6342_Y
  wire $procmux$6338_CMP
  wire width 32 $procmux$6335_Y
  wire $procmux$6331_CMP
  wire $procmux$6328_Y
  wire $procmux$6324_CMP
  wire $procmux$6321_Y
  wire $procmux$6317_CMP
  wire $procmux$6314_Y
  wire $procmux$6310_CMP
  wire $procmux$6307_Y
  wire $procmux$6304_CMP
  wire $procmux$6301_Y
  wire $procmux$6299_Y
  wire $procmux$6292_CMP
  wire $procmux$6289_Y
  wire $procmux$6287_Y
  wire $procmux$6280_CMP
  wire width 6 $procmux$6277_Y
  wire width 6 $procmux$6269_Y
  wire $procmux$6265_CMP
  wire $procmux$6262_Y
  wire $procmux$6260_Y
  wire $procmux$6253_CMP
  wire $procmux$6250_Y
  wire $procmux$6248_Y
  wire $procmux$6241_CMP
  wire width 32 $procmux$6238_Y
  wire width 32 $procmux$6233_Y
  wire $procmux$6229_CMP
  wire width 4 $procmux$6226_Y
  wire width 4 $procmux$6224_Y
  wire $procmux$6217_CMP
  wire $procmux$6214_Y
  wire $procmux$6212_Y
  wire $procmux$6205_CMP
  wire $procmux$6202_Y
  wire $procmux$6200_Y
  wire $procmux$6198_Y
  wire $procmux$6191_CMP
  wire $procmux$6188_Y
  wire $procmux$6186_Y
  wire $procmux$6184_Y
  wire $procmux$6177_CMP
  wire width 6 $procmux$6174_Y
  wire width 6 $procmux$6172_Y
  wire width 6 $procmux$6170_Y
  wire $procmux$6163_CMP
  wire $procmux$6160_Y
  wire $procmux$6158_Y
  wire $procmux$6156_Y
  wire $procmux$6149_CMP
  wire $procmux$6146_Y
  wire $procmux$6144_Y
  wire $procmux$6142_Y
  wire $procmux$6135_CMP
  wire width 4 $procmux$6132_Y
  wire width 4 $procmux$6130_Y
  wire width 4 $procmux$6128_Y
  wire $procmux$6121_CMP
  wire $procmux$6118_Y
  wire $procmux$6116_Y
  wire $procmux$6114_Y
  wire $procmux$6107_CMP
  wire $procmux$6104_Y
  wire $procmux$6099_CMP
  wire $procmux$6096_Y
  wire $procmux$6091_CMP
  wire width 3 $procmux$6088_Y
  wire $procmux$6083_CMP
  wire width 4 $procmux$6080_Y
  wire $procmux$6075_CMP
  wire $procmux$6072_Y
  wire $procmux$6069_Y
  wire $procmux$6065_CMP
  wire $procmux$6062_Y
  wire $procmux$6059_Y
  wire $procmux$6055_CMP
  wire width 4 $procmux$6052_Y
  wire width 4 $procmux$6049_Y
  wire $procmux$6045_CMP
  wire $procmux$6042_Y
  wire $procmux$6039_Y
  wire $procmux$6035_CMP
  wire $procmux$6032_Y
  wire $procmux$6029_Y
  wire $procmux$6025_CMP
  wire $procmux$6022_Y
  wire $procmux$6019_Y
  wire $procmux$6017_Y
  wire $procmux$6014_CMP
  wire $procmux$6011_Y
  wire $procmux$6008_Y
  wire $procmux$6003_CMP
  wire $procmux$6000_Y
  wire $procmux$5997_Y
  wire $procmux$5992_CMP
  wire width 3 $procmux$5989_Y
  wire width 3 $procmux$5986_Y
  wire $procmux$5981_CMP
  wire $procmux$5978_Y
  wire $procmux$5975_Y
  wire $procmux$5972_Y
  wire $procmux$5969_CMP
  wire $procmux$5966_Y
  wire $procmux$5963_Y
  wire $procmux$5960_Y
  wire $procmux$5957_CMP
  wire width 3 $procmux$5954_Y
  wire width 3 $procmux$5951_Y
  wire width 3 $procmux$5948_Y
  wire $procmux$5945_CMP
  wire $procmux$5942_Y
  wire $procmux$5939_Y
  wire $procmux$5936_Y
  wire $procmux$5933_CMP
  wire width 4 $procmux$5930_Y
  wire width 4 $procmux$5927_Y
  wire width 4 $procmux$5924_Y
  wire $procmux$5920_CMP
  wire $procmux$5917_Y
  wire $procmux$5914_Y
  wire $procmux$5911_Y
  wire $procmux$5908_CMP
  wire width 4 $procmux$5905_Y
  wire width 4 $procmux$5902_Y
  wire width 4 $procmux$5899_Y
  wire width 4 $procmux$5896_Y
  wire $procmux$5892_CMP
  wire width 4 $procmux$5889_Y
  wire width 4 $procmux$5886_Y
  wire width 4 $procmux$5883_Y
  wire width 4 $procmux$5880_Y
  wire width 4 $procmux$5877_Y
  wire $procmux$5875_CMP
  wire width 4 $procmux$5872_Y
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:504.9-520.12"
  wire $perf_tbranch_o$105
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:505.11-511.14"
  wire $perf_tbranch_o$102
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:504.9-520.12"
  wire $perf_jump_o$104
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:505.11-511.14"
  wire $perf_jump_o$101
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  wire $pc_set_spec_o$198
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:741.11-760.14"
  wire $pc_set_spec_o$190
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:749.20-760.14"
  wire $pc_set_spec_o$184
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:682.11-738.18"
  wire $pc_set_spec_o$172
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:696.15-727.18"
  wire $pc_set_spec_o$165
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:596.9-615.12"
  wire $pc_set_spec_o$141
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:561.9-585.12"
  wire $pc_set_spec_o$131
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:523.9-527.12"
  wire $pc_set_spec_o$109
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  wire $pc_set_o$197
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:741.11-760.14"
  wire $pc_set_o$189
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:749.20-760.14"
  wire $pc_set_o$183
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:682.11-738.18"
  wire $pc_set_o$171
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:696.15-727.18"
  wire $pc_set_o$164
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:596.9-615.12"
  wire $pc_set_o$140
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:561.9-585.12"
  wire $pc_set_o$130
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:504.9-520.12"
  wire $pc_set_o$103
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:505.11-511.14"
  wire $pc_set_o$100
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  wire width 3 $pc_mux_o$199
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:741.11-760.14"
  wire width 3 $pc_mux_o$191
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:749.20-760.14"
  wire width 3 $pc_mux_o$185
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  wire $nmi_mode_d$208
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:741.11-760.14"
  wire $nmi_mode_d$195
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:746.13-748.16"
  wire $nmi_mode_d$179
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:561.9-585.12"
  wire $nmi_mode_d$135
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:569.11-584.14"
  wire $nmi_mode_d$129
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:338.10-351.50"
  wire width 4 $mfip_id$80
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:339.10-351.50"
  wire width 4 $mfip_id$79
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:340.10-351.50"
  wire width 4 $mfip_id$78
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:341.10-351.50"
  wire width 4 $mfip_id$77
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:342.10-351.50"
  wire width 4 $mfip_id$76
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:343.10-351.50"
  wire width 4 $mfip_id$75
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:344.10-351.50"
  wire width 4 $mfip_id$74
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:345.10-351.50"
  wire width 4 $mfip_id$73
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:346.10-351.50"
  wire width 4 $mfip_id$72
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:347.10-351.50"
  wire width 4 $mfip_id$71
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:348.10-351.50"
  wire width 4 $mfip_id$70
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:349.10-351.50"
  wire width 4 $mfip_id$69
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:350.10-351.50"
  wire width 4 $mfip_id$68
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:285.16-295.10"
  wire $load_err_prio$45
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:287.16-295.10"
  wire $load_err_prio$40
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:289.16-295.10"
  wire $load_err_prio$36
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:291.16-295.10"
  wire $load_err_prio$33
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:293.16-295.10"
  wire $load_err_prio$31
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:285.16-295.10"
  wire $illegal_insn_prio$41
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:463.9-468.12"
  wire $halt_if$93
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:453.9-460.12"
  wire $halt_if$91
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:536.9-553.12"
  wire $halt_if$121
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:537.11-552.14"
  wire $halt_if$119
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:543.20-552.14"
  wire $halt_if$117
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:532.9-534.12"
  wire $halt_if$112
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  wire $flush_id$210
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:682.11-738.18"
  wire $flush_id$178
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:696.15-727.18"
  wire $flush_id$170
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:596.9-615.12"
  wire $flush_id$147
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  wire width 2 $exc_pc_mux_o$200
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  wire width 6 $exc_cause_o$201
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:682.11-738.18"
  wire width 6 $exc_cause_o$173
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:696.15-727.18"
  wire width 6 $exc_cause_o$166
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:561.9-585.12"
  wire width 6 $exc_cause_o$132
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:569.11-584.14"
  wire width 6 $exc_cause_o$128
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:572.20-584.14"
  wire width 6 $exc_cause_o$127
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:578.20-584.14"
  wire width 6 $exc_cause_o$126
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:580.20-584.14"
  wire width 6 $exc_cause_o$125
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:285.16-295.10"
  wire $ecall_insn_prio$42
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:287.16-295.10"
  wire $ecall_insn_prio$37
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:285.16-295.10"
  wire $ebrk_insn_prio$43
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:287.16-295.10"
  wire $ebrk_insn_prio$38
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:289.16-295.10"
  wire $ebrk_insn_prio$34
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  wire $debug_mode_d$209
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:741.11-760.14"
  wire $debug_mode_d$196
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:749.20-760.14"
  wire $debug_mode_d$188
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:596.9-615.12"
  wire $debug_mode_d$146
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:635.9-644.12"
  wire $debug_csr_save_o$151
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:596.9-615.12"
  wire $debug_csr_save_o$143
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:635.9-644.12"
  wire width 3 $debug_cause_o$150
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:596.9-615.12"
  wire width 3 $debug_cause_o$142
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:605.11-611.14"
  wire width 3 $debug_cause_o$139
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:607.20-611.14"
  wire width 3 $debug_cause_o$138
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:487.9-502.12"
  wire width 4 $ctrl_fsm_ns$96
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:499.11-501.14"
  wire width 4 $ctrl_fsm_ns$95
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:463.9-468.12"
  wire width 4 $ctrl_fsm_ns$92
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:453.9-460.12"
  wire width 4 $ctrl_fsm_ns$90
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:448.9-450.12"
  wire width 4 $ctrl_fsm_ns$89
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:438.9-443.12"
  wire width 4 $ctrl_fsm_ns$88
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:772.9-774.12"
  wire width 4 $ctrl_fsm_ns$214
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  wire width 4 $ctrl_fsm_ns$207
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:741.11-760.14"
  wire width 4 $ctrl_fsm_ns$194
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:749.20-760.14"
  wire width 4 $ctrl_fsm_ns$187
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:755.20-760.14"
  wire width 4 $ctrl_fsm_ns$182
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:757.20-760.14"
  wire width 4 $ctrl_fsm_ns$181
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:682.11-738.18"
  wire width 4 $ctrl_fsm_ns$177
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:696.15-727.18"
  wire width 4 $ctrl_fsm_ns$169
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:536.9-553.12"
  wire width 4 $ctrl_fsm_ns$120
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:537.11-552.14"
  wire width 4 $ctrl_fsm_ns$118
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:543.20-552.14"
  wire width 4 $ctrl_fsm_ns$116
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:438.9-443.12"
  wire $ctrl_busy_o$87
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:596.9-615.12"
  wire $csr_save_if_o$144
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:561.9-585.12"
  wire $csr_save_if_o$133
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  wire $csr_save_id_o$202
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:682.11-738.18"
  wire $csr_save_id_o$174
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:696.15-727.18"
  wire $csr_save_id_o$167
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:669.11-677.14"
  wire $csr_save_id_o$157
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:635.9-644.12"
  wire $csr_save_id_o$152
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  wire $csr_save_cause_o$205
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:682.11-738.18"
  wire $csr_save_cause_o$175
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:696.15-727.18"
  wire $csr_save_cause_o$168
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:635.9-644.12"
  wire $csr_save_cause_o$153
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:596.9-615.12"
  wire $csr_save_cause_o$145
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:561.9-585.12"
  wire $csr_save_cause_o$134
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  wire $csr_restore_mret_id_o$203
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:741.11-760.14"
  wire $csr_restore_mret_id_o$192
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  wire $csr_restore_dret_id_o$204
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:741.11-760.14"
  wire $csr_restore_dret_id_o$193
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:749.20-760.14"
  wire $csr_restore_dret_id_o$186
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  wire width 32 $csr_mtval_o$206
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:682.11-738.18"
  wire width 32 $csr_mtval_o$176
  wire $9y
  wire $99y
  wire $86y
  wire $85y
  wire $84y
  wire $83y
  wire $7y
  wire $65y
  wire $64y
  wire $63y
  wire $62y
  wire $61y
  wire $59y
  wire $58y
  wire $57y
  wire $55y
  wire $54y
  wire $53y
  wire $52y
  wire $28y
  wire $26y
  wire $25y
  wire $24y
  wire $246y
  wire $245y
  wire $243y
  wire $242y
  wire $241y
  wire $240y
  wire $23y
  wire $213y
  wire $212y
  wire $211y
  wire $20y
  wire $19y
  wire $18y
  wire $180y
  wire $17y
  wire $163y
  wire width 6 $162y
  wire $161y
  wire width 32 $160y
  wire $15y
  wire width 32 $159y
  wire width 32 $158y
  wire width 2 $156y
  wire $155y
  wire $154y
  wire $14y
  wire $149y
  wire $148y
  wire $13y
  wire $137y
  wire $136y
  wire $124y
  wire $123y
  wire $122y
  wire $11y
  wire $115y
  wire $114y
  wire $113y
  wire $111y
  wire $110y
  wire $10y
  wire $108y
  wire $107y
  wire $106y
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:284.9-284.37|designs/src/ibex_sv/ibex_controller.sv:283.7-295.10"
  attribute \full_case 1
  cell $mux $procmux$7614
    parameter \WIDTH 1
    connect \Y \instr_fetch_err_prio
    connect \S \instr_fetch_err
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:284.9-284.37|designs/src/ibex_sv/ibex_controller.sv:283.7-295.10"
  attribute \full_case 1
  cell $mux $procmux$7611
    parameter \WIDTH 1
    connect \Y \illegal_insn_prio
    connect \S \instr_fetch_err
    connect \B 1'0
    connect \A $illegal_insn_prio$41
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:284.9-284.37|designs/src/ibex_sv/ibex_controller.sv:283.7-295.10"
  attribute \full_case 1
  cell $mux $procmux$7607
    parameter \WIDTH 1
    connect \Y \ecall_insn_prio
    connect \S \instr_fetch_err
    connect \B 1'0
    connect \A $ecall_insn_prio$42
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:284.9-284.37|designs/src/ibex_sv/ibex_controller.sv:283.7-295.10"
  attribute \full_case 1
  cell $mux $procmux$7603
    parameter \WIDTH 1
    connect \Y \ebrk_insn_prio
    connect \S \instr_fetch_err
    connect \B 1'0
    connect \A $ebrk_insn_prio$43
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:284.9-284.37|designs/src/ibex_sv/ibex_controller.sv:283.7-295.10"
  attribute \full_case 1
  cell $mux $procmux$7599
    parameter \WIDTH 1
    connect \Y \store_err_prio
    connect \S \instr_fetch_err
    connect \B 1'0
    connect \A $procmux$7571_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:284.9-284.37|designs/src/ibex_sv/ibex_controller.sv:283.7-295.10"
  attribute \full_case 1
  cell $mux $procmux$7595
    parameter \WIDTH 1
    connect \Y \load_err_prio
    connect \S \instr_fetch_err
    connect \B 1'0
    connect \A $load_err_prio$45
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:284.9-284.37|designs/src/ibex_sv/ibex_controller.sv:283.7-295.10"
  attribute \full_case 1
  cell $mux $procmux$7591
    parameter \WIDTH 1
    connect \Y $illegal_insn_prio$41
    connect \S \instr_fetch_err
    connect \B 1'x
    connect \A $procmux$7588_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:286.9-286.34|designs/src/ibex_sv/ibex_controller.sv:285.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7588
    parameter \WIDTH 1
    connect \Y $procmux$7588_Y
    connect \S \illegal_insn_q
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:284.9-284.37|designs/src/ibex_sv/ibex_controller.sv:283.7-295.10"
  attribute \full_case 1
  cell $mux $procmux$7585
    parameter \WIDTH 1
    connect \Y $ecall_insn_prio$42
    connect \S \instr_fetch_err
    connect \B 1'x
    connect \A $procmux$7582_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:286.9-286.34|designs/src/ibex_sv/ibex_controller.sv:285.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7582
    parameter \WIDTH 1
    connect \Y $procmux$7582_Y
    connect \S \illegal_insn_q
    connect \B 1'0
    connect \A $ecall_insn_prio$37
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:284.9-284.37|designs/src/ibex_sv/ibex_controller.sv:283.7-295.10"
  attribute \full_case 1
  cell $mux $procmux$7578
    parameter \WIDTH 1
    connect \Y $ebrk_insn_prio$43
    connect \S \instr_fetch_err
    connect \B 1'x
    connect \A $procmux$7575_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:286.9-286.34|designs/src/ibex_sv/ibex_controller.sv:285.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7575
    parameter \WIDTH 1
    connect \Y $procmux$7575_Y
    connect \S \illegal_insn_q
    connect \B 1'0
    connect \A $ebrk_insn_prio$38
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:284.9-284.37|designs/src/ibex_sv/ibex_controller.sv:283.7-295.10"
  attribute \full_case 1
  cell $mux $procmux$7571
    parameter \WIDTH 1
    connect \Y $procmux$7571_Y
    connect \S \instr_fetch_err
    connect \B 1'x
    connect \A $procmux$7568_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:286.9-286.34|designs/src/ibex_sv/ibex_controller.sv:285.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7568
    parameter \WIDTH 1
    connect \Y $procmux$7568_Y
    connect \S \illegal_insn_q
    connect \B 1'0
    connect \A $procmux$7538_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:284.9-284.37|designs/src/ibex_sv/ibex_controller.sv:283.7-295.10"
  attribute \full_case 1
  cell $mux $procmux$7564
    parameter \WIDTH 1
    connect \Y $load_err_prio$45
    connect \S \instr_fetch_err
    connect \B 1'x
    connect \A $procmux$7561_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:286.9-286.34|designs/src/ibex_sv/ibex_controller.sv:285.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7561
    parameter \WIDTH 1
    connect \Y $procmux$7561_Y
    connect \S \illegal_insn_q
    connect \B 1'0
    connect \A $load_err_prio$40
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:284.9-284.37|designs/src/ibex_sv/ibex_controller.sv:283.7-295.10"
  attribute \full_case 1
  cell $mux $procmux$7557
    parameter \WIDTH 1
    connect \Y $ecall_insn_prio$37
    connect \S \instr_fetch_err
    connect \B 1'x
    connect \A $procmux$7554_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:286.9-286.34|designs/src/ibex_sv/ibex_controller.sv:285.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7554
    parameter \WIDTH 1
    connect \Y $procmux$7554_Y
    connect \S \illegal_insn_q
    connect \B 1'x
    connect \A $procmux$7551_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:288.9-288.32|designs/src/ibex_sv/ibex_controller.sv:287.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7551
    parameter \WIDTH 1
    connect \Y $procmux$7551_Y
    connect \S \ecall_insn
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:284.9-284.37|designs/src/ibex_sv/ibex_controller.sv:283.7-295.10"
  attribute \full_case 1
  cell $mux $procmux$7548
    parameter \WIDTH 1
    connect \Y $ebrk_insn_prio$38
    connect \S \instr_fetch_err
    connect \B 1'x
    connect \A $procmux$7545_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:286.9-286.34|designs/src/ibex_sv/ibex_controller.sv:285.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7545
    parameter \WIDTH 1
    connect \Y $procmux$7545_Y
    connect \S \illegal_insn_q
    connect \B 1'x
    connect \A $procmux$7542_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:288.9-288.32|designs/src/ibex_sv/ibex_controller.sv:287.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7542
    parameter \WIDTH 1
    connect \Y $procmux$7542_Y
    connect \S \ecall_insn
    connect \B 1'0
    connect \A $ebrk_insn_prio$34
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:284.9-284.37|designs/src/ibex_sv/ibex_controller.sv:283.7-295.10"
  attribute \full_case 1
  cell $mux $procmux$7538
    parameter \WIDTH 1
    connect \Y $procmux$7538_Y
    connect \S \instr_fetch_err
    connect \B 1'x
    connect \A $procmux$7535_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:286.9-286.34|designs/src/ibex_sv/ibex_controller.sv:285.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7535
    parameter \WIDTH 1
    connect \Y $procmux$7535_Y
    connect \S \illegal_insn_q
    connect \B 1'x
    connect \A $procmux$7532_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:288.9-288.32|designs/src/ibex_sv/ibex_controller.sv:287.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7532
    parameter \WIDTH 1
    connect \Y $procmux$7532_Y
    connect \S \ecall_insn
    connect \B 1'0
    connect \A $procmux$7506_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:284.9-284.37|designs/src/ibex_sv/ibex_controller.sv:283.7-295.10"
  attribute \full_case 1
  cell $mux $procmux$7528
    parameter \WIDTH 1
    connect \Y $load_err_prio$40
    connect \S \instr_fetch_err
    connect \B 1'x
    connect \A $procmux$7525_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:286.9-286.34|designs/src/ibex_sv/ibex_controller.sv:285.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7525
    parameter \WIDTH 1
    connect \Y $procmux$7525_Y
    connect \S \illegal_insn_q
    connect \B 1'x
    connect \A $procmux$7522_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:288.9-288.32|designs/src/ibex_sv/ibex_controller.sv:287.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7522
    parameter \WIDTH 1
    connect \Y $procmux$7522_Y
    connect \S \ecall_insn
    connect \B 1'0
    connect \A $load_err_prio$36
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:284.9-284.37|designs/src/ibex_sv/ibex_controller.sv:283.7-295.10"
  attribute \full_case 1
  cell $mux $procmux$7518
    parameter \WIDTH 1
    connect \Y $ebrk_insn_prio$34
    connect \S \instr_fetch_err
    connect \B 1'x
    connect \A $procmux$7515_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:286.9-286.34|designs/src/ibex_sv/ibex_controller.sv:285.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7515
    parameter \WIDTH 1
    connect \Y $procmux$7515_Y
    connect \S \illegal_insn_q
    connect \B 1'x
    connect \A $procmux$7512_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:288.9-288.32|designs/src/ibex_sv/ibex_controller.sv:287.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7512
    parameter \WIDTH 1
    connect \Y $procmux$7512_Y
    connect \S \ecall_insn
    connect \B 1'x
    connect \A $procmux$7509_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:290.9-290.31|designs/src/ibex_sv/ibex_controller.sv:289.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7509
    parameter \WIDTH 1
    connect \Y $procmux$7509_Y
    connect \S \ebrk_insn
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:284.9-284.37|designs/src/ibex_sv/ibex_controller.sv:283.7-295.10"
  attribute \full_case 1
  cell $mux $procmux$7506
    parameter \WIDTH 1
    connect \Y $procmux$7506_Y
    connect \S \instr_fetch_err
    connect \B 1'x
    connect \A $procmux$7503_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:286.9-286.34|designs/src/ibex_sv/ibex_controller.sv:285.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7503
    parameter \WIDTH 1
    connect \Y $procmux$7503_Y
    connect \S \illegal_insn_q
    connect \B 1'x
    connect \A $procmux$7500_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:288.9-288.32|designs/src/ibex_sv/ibex_controller.sv:287.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7500
    parameter \WIDTH 1
    connect \Y $procmux$7500_Y
    connect \S \ecall_insn
    connect \B 1'x
    connect \A $procmux$7497_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:290.9-290.31|designs/src/ibex_sv/ibex_controller.sv:289.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7497
    parameter \WIDTH 1
    connect \Y $procmux$7497_Y
    connect \S \ebrk_insn
    connect \B 1'0
    connect \A $procmux$7480_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:284.9-284.37|designs/src/ibex_sv/ibex_controller.sv:283.7-295.10"
  attribute \full_case 1
  cell $mux $procmux$7493
    parameter \WIDTH 1
    connect \Y $load_err_prio$36
    connect \S \instr_fetch_err
    connect \B 1'x
    connect \A $procmux$7490_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:286.9-286.34|designs/src/ibex_sv/ibex_controller.sv:285.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7490
    parameter \WIDTH 1
    connect \Y $procmux$7490_Y
    connect \S \illegal_insn_q
    connect \B 1'x
    connect \A $procmux$7487_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:288.9-288.32|designs/src/ibex_sv/ibex_controller.sv:287.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7487
    parameter \WIDTH 1
    connect \Y $procmux$7487_Y
    connect \S \ecall_insn
    connect \B 1'x
    connect \A $procmux$7484_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:290.9-290.31|designs/src/ibex_sv/ibex_controller.sv:289.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7484
    parameter \WIDTH 1
    connect \Y $procmux$7484_Y
    connect \S \ebrk_insn
    connect \B 1'0
    connect \A $load_err_prio$33
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:284.9-284.37|designs/src/ibex_sv/ibex_controller.sv:283.7-295.10"
  attribute \full_case 1
  cell $mux $procmux$7480
    parameter \WIDTH 1
    connect \Y $procmux$7480_Y
    connect \S \instr_fetch_err
    connect \B 1'x
    connect \A $procmux$7477_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:286.9-286.34|designs/src/ibex_sv/ibex_controller.sv:285.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7477
    parameter \WIDTH 1
    connect \Y $procmux$7477_Y
    connect \S \illegal_insn_q
    connect \B 1'x
    connect \A $procmux$7474_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:288.9-288.32|designs/src/ibex_sv/ibex_controller.sv:287.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7474
    parameter \WIDTH 1
    connect \Y $procmux$7474_Y
    connect \S \ecall_insn
    connect \B 1'x
    connect \A $procmux$7471_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:290.9-290.31|designs/src/ibex_sv/ibex_controller.sv:289.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7471
    parameter \WIDTH 1
    connect \Y $procmux$7471_Y
    connect \S \ebrk_insn
    connect \B 1'x
    connect \A $procmux$7468_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:292.9-292.31|designs/src/ibex_sv/ibex_controller.sv:291.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7468
    parameter \WIDTH 1
    connect \Y $procmux$7468_Y
    connect \S \store_err_q
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:284.9-284.37|designs/src/ibex_sv/ibex_controller.sv:283.7-295.10"
  attribute \full_case 1
  cell $mux $procmux$7465
    parameter \WIDTH 1
    connect \Y $load_err_prio$33
    connect \S \instr_fetch_err
    connect \B 1'x
    connect \A $procmux$7462_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:286.9-286.34|designs/src/ibex_sv/ibex_controller.sv:285.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7462
    parameter \WIDTH 1
    connect \Y $procmux$7462_Y
    connect \S \illegal_insn_q
    connect \B 1'x
    connect \A $procmux$7459_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:288.9-288.32|designs/src/ibex_sv/ibex_controller.sv:287.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7459
    parameter \WIDTH 1
    connect \Y $procmux$7459_Y
    connect \S \ecall_insn
    connect \B 1'x
    connect \A $procmux$7456_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:290.9-290.31|designs/src/ibex_sv/ibex_controller.sv:289.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7456
    parameter \WIDTH 1
    connect \Y $procmux$7456_Y
    connect \S \ebrk_insn
    connect \B 1'x
    connect \A $procmux$7453_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:292.9-292.31|designs/src/ibex_sv/ibex_controller.sv:291.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7453
    parameter \WIDTH 1
    connect \Y $procmux$7453_Y
    connect \S \store_err_q
    connect \B 1'0
    connect \A $load_err_prio$31
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:284.9-284.37|designs/src/ibex_sv/ibex_controller.sv:283.7-295.10"
  attribute \full_case 1
  cell $mux $procmux$7449
    parameter \WIDTH 1
    connect \Y $load_err_prio$31
    connect \S \instr_fetch_err
    connect \B 1'x
    connect \A $procmux$7446_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:286.9-286.34|designs/src/ibex_sv/ibex_controller.sv:285.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7446
    parameter \WIDTH 1
    connect \Y $procmux$7446_Y
    connect \S \illegal_insn_q
    connect \B 1'x
    connect \A $procmux$7443_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:288.9-288.32|designs/src/ibex_sv/ibex_controller.sv:287.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7443
    parameter \WIDTH 1
    connect \Y $procmux$7443_Y
    connect \S \ecall_insn
    connect \B 1'x
    connect \A $procmux$7440_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:290.9-290.31|designs/src/ibex_sv/ibex_controller.sv:289.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7440
    parameter \WIDTH 1
    connect \Y $procmux$7440_Y
    connect \S \ebrk_insn
    connect \B 1'x
    connect \A $procmux$7437_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:292.9-292.31|designs/src/ibex_sv/ibex_controller.sv:291.16-295.10"
  attribute \full_case 1
  cell $mux $procmux$7437
    parameter \WIDTH 1
    connect \Y $procmux$7437_Y
    connect \S \store_err_q
    connect \B 1'x
    connect \A $procmux$7434_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:294.9-294.31|designs/src/ibex_sv/ibex_controller.sv:293.16-295.10"
  cell $mux $procmux$7434
    parameter \WIDTH 1
    connect \Y $procmux$7434_Y
    connect \S \load_err_q
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:337.35-337.51|designs/src/ibex_sv/ibex_controller.sv:337.5-351.50"
  attribute \full_case 1
  cell $mux $procmux$7432
    parameter \WIDTH 4
    connect \Y \mfip_id
    connect \S \irqs_i [14]
    connect \B 4'1110
    connect \A $mfip_id$80
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:337.35-337.51|designs/src/ibex_sv/ibex_controller.sv:337.5-351.50"
  attribute \full_case 1
  cell $mux $procmux$7428
    parameter \WIDTH 4
    connect \Y $mfip_id$80
    connect \S \irqs_i [14]
    connect \B 4'x
    connect \A $procmux$7425_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:338.35-338.51|designs/src/ibex_sv/ibex_controller.sv:338.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7425
    parameter \WIDTH 4
    connect \Y $procmux$7425_Y
    connect \S \irqs_i [13]
    connect \B 4'1101
    connect \A $mfip_id$79
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:337.35-337.51|designs/src/ibex_sv/ibex_controller.sv:337.5-351.50"
  attribute \full_case 1
  cell $mux $procmux$7421
    parameter \WIDTH 4
    connect \Y $mfip_id$79
    connect \S \irqs_i [14]
    connect \B 4'x
    connect \A $procmux$7418_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:338.35-338.51|designs/src/ibex_sv/ibex_controller.sv:338.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7418
    parameter \WIDTH 4
    connect \Y $procmux$7418_Y
    connect \S \irqs_i [13]
    connect \B 4'x
    connect \A $procmux$7415_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:339.35-339.51|designs/src/ibex_sv/ibex_controller.sv:339.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7415
    parameter \WIDTH 4
    connect \Y $procmux$7415_Y
    connect \S \irqs_i [12]
    connect \B 4'1100
    connect \A $mfip_id$78
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:337.35-337.51|designs/src/ibex_sv/ibex_controller.sv:337.5-351.50"
  attribute \full_case 1
  cell $mux $procmux$7411
    parameter \WIDTH 4
    connect \Y $mfip_id$78
    connect \S \irqs_i [14]
    connect \B 4'x
    connect \A $procmux$7408_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:338.35-338.51|designs/src/ibex_sv/ibex_controller.sv:338.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7408
    parameter \WIDTH 4
    connect \Y $procmux$7408_Y
    connect \S \irqs_i [13]
    connect \B 4'x
    connect \A $procmux$7405_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:339.35-339.51|designs/src/ibex_sv/ibex_controller.sv:339.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7405
    parameter \WIDTH 4
    connect \Y $procmux$7405_Y
    connect \S \irqs_i [12]
    connect \B 4'x
    connect \A $procmux$7402_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:340.35-340.51|designs/src/ibex_sv/ibex_controller.sv:340.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7402
    parameter \WIDTH 4
    connect \Y $procmux$7402_Y
    connect \S \irqs_i [11]
    connect \B 4'1011
    connect \A $mfip_id$77
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:337.35-337.51|designs/src/ibex_sv/ibex_controller.sv:337.5-351.50"
  attribute \full_case 1
  cell $mux $procmux$7398
    parameter \WIDTH 4
    connect \Y $mfip_id$77
    connect \S \irqs_i [14]
    connect \B 4'x
    connect \A $procmux$7395_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:338.35-338.51|designs/src/ibex_sv/ibex_controller.sv:338.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7395
    parameter \WIDTH 4
    connect \Y $procmux$7395_Y
    connect \S \irqs_i [13]
    connect \B 4'x
    connect \A $procmux$7392_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:339.35-339.51|designs/src/ibex_sv/ibex_controller.sv:339.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7392
    parameter \WIDTH 4
    connect \Y $procmux$7392_Y
    connect \S \irqs_i [12]
    connect \B 4'x
    connect \A $procmux$7389_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:340.35-340.51|designs/src/ibex_sv/ibex_controller.sv:340.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7389
    parameter \WIDTH 4
    connect \Y $procmux$7389_Y
    connect \S \irqs_i [11]
    connect \B 4'x
    connect \A $procmux$7386_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:341.35-341.51|designs/src/ibex_sv/ibex_controller.sv:341.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7386
    parameter \WIDTH 4
    connect \Y $procmux$7386_Y
    connect \S \irqs_i [10]
    connect \B 4'1010
    connect \A $mfip_id$76
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:337.35-337.51|designs/src/ibex_sv/ibex_controller.sv:337.5-351.50"
  attribute \full_case 1
  cell $mux $procmux$7382
    parameter \WIDTH 4
    connect \Y $mfip_id$76
    connect \S \irqs_i [14]
    connect \B 4'x
    connect \A $procmux$7379_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:338.35-338.51|designs/src/ibex_sv/ibex_controller.sv:338.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7379
    parameter \WIDTH 4
    connect \Y $procmux$7379_Y
    connect \S \irqs_i [13]
    connect \B 4'x
    connect \A $procmux$7376_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:339.35-339.51|designs/src/ibex_sv/ibex_controller.sv:339.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7376
    parameter \WIDTH 4
    connect \Y $procmux$7376_Y
    connect \S \irqs_i [12]
    connect \B 4'x
    connect \A $procmux$7373_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:340.35-340.51|designs/src/ibex_sv/ibex_controller.sv:340.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7373
    parameter \WIDTH 4
    connect \Y $procmux$7373_Y
    connect \S \irqs_i [11]
    connect \B 4'x
    connect \A $procmux$7370_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:341.35-341.51|designs/src/ibex_sv/ibex_controller.sv:341.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7370
    parameter \WIDTH 4
    connect \Y $procmux$7370_Y
    connect \S \irqs_i [10]
    connect \B 4'x
    connect \A $procmux$7367_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:342.35-342.50|designs/src/ibex_sv/ibex_controller.sv:342.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7367
    parameter \WIDTH 4
    connect \Y $procmux$7367_Y
    connect \S \irqs_i [9]
    connect \B 4'1001
    connect \A $mfip_id$75
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:337.35-337.51|designs/src/ibex_sv/ibex_controller.sv:337.5-351.50"
  attribute \full_case 1
  cell $mux $procmux$7363
    parameter \WIDTH 4
    connect \Y $mfip_id$75
    connect \S \irqs_i [14]
    connect \B 4'x
    connect \A $procmux$7360_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:338.35-338.51|designs/src/ibex_sv/ibex_controller.sv:338.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7360
    parameter \WIDTH 4
    connect \Y $procmux$7360_Y
    connect \S \irqs_i [13]
    connect \B 4'x
    connect \A $procmux$7357_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:339.35-339.51|designs/src/ibex_sv/ibex_controller.sv:339.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7357
    parameter \WIDTH 4
    connect \Y $procmux$7357_Y
    connect \S \irqs_i [12]
    connect \B 4'x
    connect \A $procmux$7354_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:340.35-340.51|designs/src/ibex_sv/ibex_controller.sv:340.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7354
    parameter \WIDTH 4
    connect \Y $procmux$7354_Y
    connect \S \irqs_i [11]
    connect \B 4'x
    connect \A $procmux$7351_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:341.35-341.51|designs/src/ibex_sv/ibex_controller.sv:341.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7351
    parameter \WIDTH 4
    connect \Y $procmux$7351_Y
    connect \S \irqs_i [10]
    connect \B 4'x
    connect \A $procmux$7348_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:342.35-342.50|designs/src/ibex_sv/ibex_controller.sv:342.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7348
    parameter \WIDTH 4
    connect \Y $procmux$7348_Y
    connect \S \irqs_i [9]
    connect \B 4'x
    connect \A $procmux$7345_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:343.35-343.50|designs/src/ibex_sv/ibex_controller.sv:343.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7345
    parameter \WIDTH 4
    connect \Y $procmux$7345_Y
    connect \S \irqs_i [8]
    connect \B 4'1000
    connect \A $mfip_id$74
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:337.35-337.51|designs/src/ibex_sv/ibex_controller.sv:337.5-351.50"
  attribute \full_case 1
  cell $mux $procmux$7341
    parameter \WIDTH 4
    connect \Y $mfip_id$74
    connect \S \irqs_i [14]
    connect \B 4'x
    connect \A $procmux$7338_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:338.35-338.51|designs/src/ibex_sv/ibex_controller.sv:338.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7338
    parameter \WIDTH 4
    connect \Y $procmux$7338_Y
    connect \S \irqs_i [13]
    connect \B 4'x
    connect \A $procmux$7335_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:339.35-339.51|designs/src/ibex_sv/ibex_controller.sv:339.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7335
    parameter \WIDTH 4
    connect \Y $procmux$7335_Y
    connect \S \irqs_i [12]
    connect \B 4'x
    connect \A $procmux$7332_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:340.35-340.51|designs/src/ibex_sv/ibex_controller.sv:340.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7332
    parameter \WIDTH 4
    connect \Y $procmux$7332_Y
    connect \S \irqs_i [11]
    connect \B 4'x
    connect \A $procmux$7329_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:341.35-341.51|designs/src/ibex_sv/ibex_controller.sv:341.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7329
    parameter \WIDTH 4
    connect \Y $procmux$7329_Y
    connect \S \irqs_i [10]
    connect \B 4'x
    connect \A $procmux$7326_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:342.35-342.50|designs/src/ibex_sv/ibex_controller.sv:342.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7326
    parameter \WIDTH 4
    connect \Y $procmux$7326_Y
    connect \S \irqs_i [9]
    connect \B 4'x
    connect \A $procmux$7323_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:343.35-343.50|designs/src/ibex_sv/ibex_controller.sv:343.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7323
    parameter \WIDTH 4
    connect \Y $procmux$7323_Y
    connect \S \irqs_i [8]
    connect \B 4'x
    connect \A $procmux$7320_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:344.35-344.50|designs/src/ibex_sv/ibex_controller.sv:344.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7320
    parameter \WIDTH 4
    connect \Y $procmux$7320_Y
    connect \S \irqs_i [7]
    connect \B 4'0111
    connect \A $mfip_id$73
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:337.35-337.51|designs/src/ibex_sv/ibex_controller.sv:337.5-351.50"
  attribute \full_case 1
  cell $mux $procmux$7316
    parameter \WIDTH 4
    connect \Y $mfip_id$73
    connect \S \irqs_i [14]
    connect \B 4'x
    connect \A $procmux$7313_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:338.35-338.51|designs/src/ibex_sv/ibex_controller.sv:338.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7313
    parameter \WIDTH 4
    connect \Y $procmux$7313_Y
    connect \S \irqs_i [13]
    connect \B 4'x
    connect \A $procmux$7310_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:339.35-339.51|designs/src/ibex_sv/ibex_controller.sv:339.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7310
    parameter \WIDTH 4
    connect \Y $procmux$7310_Y
    connect \S \irqs_i [12]
    connect \B 4'x
    connect \A $procmux$7307_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:340.35-340.51|designs/src/ibex_sv/ibex_controller.sv:340.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7307
    parameter \WIDTH 4
    connect \Y $procmux$7307_Y
    connect \S \irqs_i [11]
    connect \B 4'x
    connect \A $procmux$7304_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:341.35-341.51|designs/src/ibex_sv/ibex_controller.sv:341.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7304
    parameter \WIDTH 4
    connect \Y $procmux$7304_Y
    connect \S \irqs_i [10]
    connect \B 4'x
    connect \A $procmux$7301_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:342.35-342.50|designs/src/ibex_sv/ibex_controller.sv:342.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7301
    parameter \WIDTH 4
    connect \Y $procmux$7301_Y
    connect \S \irqs_i [9]
    connect \B 4'x
    connect \A $procmux$7298_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:343.35-343.50|designs/src/ibex_sv/ibex_controller.sv:343.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7298
    parameter \WIDTH 4
    connect \Y $procmux$7298_Y
    connect \S \irqs_i [8]
    connect \B 4'x
    connect \A $procmux$7295_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:344.35-344.50|designs/src/ibex_sv/ibex_controller.sv:344.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7295
    parameter \WIDTH 4
    connect \Y $procmux$7295_Y
    connect \S \irqs_i [7]
    connect \B 4'x
    connect \A $procmux$7292_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:345.35-345.50|designs/src/ibex_sv/ibex_controller.sv:345.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7292
    parameter \WIDTH 4
    connect \Y $procmux$7292_Y
    connect \S \irqs_i [6]
    connect \B 4'0110
    connect \A $mfip_id$72
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:337.35-337.51|designs/src/ibex_sv/ibex_controller.sv:337.5-351.50"
  attribute \full_case 1
  cell $mux $procmux$7288
    parameter \WIDTH 4
    connect \Y $mfip_id$72
    connect \S \irqs_i [14]
    connect \B 4'x
    connect \A $procmux$7285_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:338.35-338.51|designs/src/ibex_sv/ibex_controller.sv:338.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7285
    parameter \WIDTH 4
    connect \Y $procmux$7285_Y
    connect \S \irqs_i [13]
    connect \B 4'x
    connect \A $procmux$7282_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:339.35-339.51|designs/src/ibex_sv/ibex_controller.sv:339.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7282
    parameter \WIDTH 4
    connect \Y $procmux$7282_Y
    connect \S \irqs_i [12]
    connect \B 4'x
    connect \A $procmux$7279_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:340.35-340.51|designs/src/ibex_sv/ibex_controller.sv:340.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7279
    parameter \WIDTH 4
    connect \Y $procmux$7279_Y
    connect \S \irqs_i [11]
    connect \B 4'x
    connect \A $procmux$7276_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:341.35-341.51|designs/src/ibex_sv/ibex_controller.sv:341.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7276
    parameter \WIDTH 4
    connect \Y $procmux$7276_Y
    connect \S \irqs_i [10]
    connect \B 4'x
    connect \A $procmux$7273_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:342.35-342.50|designs/src/ibex_sv/ibex_controller.sv:342.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7273
    parameter \WIDTH 4
    connect \Y $procmux$7273_Y
    connect \S \irqs_i [9]
    connect \B 4'x
    connect \A $procmux$7270_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:343.35-343.50|designs/src/ibex_sv/ibex_controller.sv:343.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7270
    parameter \WIDTH 4
    connect \Y $procmux$7270_Y
    connect \S \irqs_i [8]
    connect \B 4'x
    connect \A $procmux$7267_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:344.35-344.50|designs/src/ibex_sv/ibex_controller.sv:344.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7267
    parameter \WIDTH 4
    connect \Y $procmux$7267_Y
    connect \S \irqs_i [7]
    connect \B 4'x
    connect \A $procmux$7264_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:345.35-345.50|designs/src/ibex_sv/ibex_controller.sv:345.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7264
    parameter \WIDTH 4
    connect \Y $procmux$7264_Y
    connect \S \irqs_i [6]
    connect \B 4'x
    connect \A $procmux$7261_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:346.35-346.50|designs/src/ibex_sv/ibex_controller.sv:346.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7261
    parameter \WIDTH 4
    connect \Y $procmux$7261_Y
    connect \S \irqs_i [5]
    connect \B 4'0101
    connect \A $mfip_id$71
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:337.35-337.51|designs/src/ibex_sv/ibex_controller.sv:337.5-351.50"
  attribute \full_case 1
  cell $mux $procmux$7257
    parameter \WIDTH 4
    connect \Y $mfip_id$71
    connect \S \irqs_i [14]
    connect \B 4'x
    connect \A $procmux$7254_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:338.35-338.51|designs/src/ibex_sv/ibex_controller.sv:338.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7254
    parameter \WIDTH 4
    connect \Y $procmux$7254_Y
    connect \S \irqs_i [13]
    connect \B 4'x
    connect \A $procmux$7251_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:339.35-339.51|designs/src/ibex_sv/ibex_controller.sv:339.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7251
    parameter \WIDTH 4
    connect \Y $procmux$7251_Y
    connect \S \irqs_i [12]
    connect \B 4'x
    connect \A $procmux$7248_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:340.35-340.51|designs/src/ibex_sv/ibex_controller.sv:340.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7248
    parameter \WIDTH 4
    connect \Y $procmux$7248_Y
    connect \S \irqs_i [11]
    connect \B 4'x
    connect \A $procmux$7245_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:341.35-341.51|designs/src/ibex_sv/ibex_controller.sv:341.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7245
    parameter \WIDTH 4
    connect \Y $procmux$7245_Y
    connect \S \irqs_i [10]
    connect \B 4'x
    connect \A $procmux$7242_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:342.35-342.50|designs/src/ibex_sv/ibex_controller.sv:342.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7242
    parameter \WIDTH 4
    connect \Y $procmux$7242_Y
    connect \S \irqs_i [9]
    connect \B 4'x
    connect \A $procmux$7239_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:343.35-343.50|designs/src/ibex_sv/ibex_controller.sv:343.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7239
    parameter \WIDTH 4
    connect \Y $procmux$7239_Y
    connect \S \irqs_i [8]
    connect \B 4'x
    connect \A $procmux$7236_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:344.35-344.50|designs/src/ibex_sv/ibex_controller.sv:344.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7236
    parameter \WIDTH 4
    connect \Y $procmux$7236_Y
    connect \S \irqs_i [7]
    connect \B 4'x
    connect \A $procmux$7233_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:345.35-345.50|designs/src/ibex_sv/ibex_controller.sv:345.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7233
    parameter \WIDTH 4
    connect \Y $procmux$7233_Y
    connect \S \irqs_i [6]
    connect \B 4'x
    connect \A $procmux$7230_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:346.35-346.50|designs/src/ibex_sv/ibex_controller.sv:346.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7230
    parameter \WIDTH 4
    connect \Y $procmux$7230_Y
    connect \S \irqs_i [5]
    connect \B 4'x
    connect \A $procmux$7227_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:347.35-347.50|designs/src/ibex_sv/ibex_controller.sv:347.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7227
    parameter \WIDTH 4
    connect \Y $procmux$7227_Y
    connect \S \irqs_i [4]
    connect \B 4'0100
    connect \A $mfip_id$70
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:337.35-337.51|designs/src/ibex_sv/ibex_controller.sv:337.5-351.50"
  attribute \full_case 1
  cell $mux $procmux$7223
    parameter \WIDTH 4
    connect \Y $mfip_id$70
    connect \S \irqs_i [14]
    connect \B 4'x
    connect \A $procmux$7220_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:338.35-338.51|designs/src/ibex_sv/ibex_controller.sv:338.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7220
    parameter \WIDTH 4
    connect \Y $procmux$7220_Y
    connect \S \irqs_i [13]
    connect \B 4'x
    connect \A $procmux$7217_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:339.35-339.51|designs/src/ibex_sv/ibex_controller.sv:339.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7217
    parameter \WIDTH 4
    connect \Y $procmux$7217_Y
    connect \S \irqs_i [12]
    connect \B 4'x
    connect \A $procmux$7214_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:340.35-340.51|designs/src/ibex_sv/ibex_controller.sv:340.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7214
    parameter \WIDTH 4
    connect \Y $procmux$7214_Y
    connect \S \irqs_i [11]
    connect \B 4'x
    connect \A $procmux$7211_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:341.35-341.51|designs/src/ibex_sv/ibex_controller.sv:341.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7211
    parameter \WIDTH 4
    connect \Y $procmux$7211_Y
    connect \S \irqs_i [10]
    connect \B 4'x
    connect \A $procmux$7208_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:342.35-342.50|designs/src/ibex_sv/ibex_controller.sv:342.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7208
    parameter \WIDTH 4
    connect \Y $procmux$7208_Y
    connect \S \irqs_i [9]
    connect \B 4'x
    connect \A $procmux$7205_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:343.35-343.50|designs/src/ibex_sv/ibex_controller.sv:343.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7205
    parameter \WIDTH 4
    connect \Y $procmux$7205_Y
    connect \S \irqs_i [8]
    connect \B 4'x
    connect \A $procmux$7202_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:344.35-344.50|designs/src/ibex_sv/ibex_controller.sv:344.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7202
    parameter \WIDTH 4
    connect \Y $procmux$7202_Y
    connect \S \irqs_i [7]
    connect \B 4'x
    connect \A $procmux$7199_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:345.35-345.50|designs/src/ibex_sv/ibex_controller.sv:345.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7199
    parameter \WIDTH 4
    connect \Y $procmux$7199_Y
    connect \S \irqs_i [6]
    connect \B 4'x
    connect \A $procmux$7196_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:346.35-346.50|designs/src/ibex_sv/ibex_controller.sv:346.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7196
    parameter \WIDTH 4
    connect \Y $procmux$7196_Y
    connect \S \irqs_i [5]
    connect \B 4'x
    connect \A $procmux$7193_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:347.35-347.50|designs/src/ibex_sv/ibex_controller.sv:347.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7193
    parameter \WIDTH 4
    connect \Y $procmux$7193_Y
    connect \S \irqs_i [4]
    connect \B 4'x
    connect \A $procmux$7190_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:348.35-348.50|designs/src/ibex_sv/ibex_controller.sv:348.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7190
    parameter \WIDTH 4
    connect \Y $procmux$7190_Y
    connect \S \irqs_i [3]
    connect \B 4'0011
    connect \A $mfip_id$69
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:337.35-337.51|designs/src/ibex_sv/ibex_controller.sv:337.5-351.50"
  attribute \full_case 1
  cell $mux $procmux$7186
    parameter \WIDTH 4
    connect \Y $mfip_id$69
    connect \S \irqs_i [14]
    connect \B 4'x
    connect \A $procmux$7183_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:338.35-338.51|designs/src/ibex_sv/ibex_controller.sv:338.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7183
    parameter \WIDTH 4
    connect \Y $procmux$7183_Y
    connect \S \irqs_i [13]
    connect \B 4'x
    connect \A $procmux$7180_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:339.35-339.51|designs/src/ibex_sv/ibex_controller.sv:339.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7180
    parameter \WIDTH 4
    connect \Y $procmux$7180_Y
    connect \S \irqs_i [12]
    connect \B 4'x
    connect \A $procmux$7177_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:340.35-340.51|designs/src/ibex_sv/ibex_controller.sv:340.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7177
    parameter \WIDTH 4
    connect \Y $procmux$7177_Y
    connect \S \irqs_i [11]
    connect \B 4'x
    connect \A $procmux$7174_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:341.35-341.51|designs/src/ibex_sv/ibex_controller.sv:341.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7174
    parameter \WIDTH 4
    connect \Y $procmux$7174_Y
    connect \S \irqs_i [10]
    connect \B 4'x
    connect \A $procmux$7171_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:342.35-342.50|designs/src/ibex_sv/ibex_controller.sv:342.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7171
    parameter \WIDTH 4
    connect \Y $procmux$7171_Y
    connect \S \irqs_i [9]
    connect \B 4'x
    connect \A $procmux$7168_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:343.35-343.50|designs/src/ibex_sv/ibex_controller.sv:343.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7168
    parameter \WIDTH 4
    connect \Y $procmux$7168_Y
    connect \S \irqs_i [8]
    connect \B 4'x
    connect \A $procmux$7165_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:344.35-344.50|designs/src/ibex_sv/ibex_controller.sv:344.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7165
    parameter \WIDTH 4
    connect \Y $procmux$7165_Y
    connect \S \irqs_i [7]
    connect \B 4'x
    connect \A $procmux$7162_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:345.35-345.50|designs/src/ibex_sv/ibex_controller.sv:345.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7162
    parameter \WIDTH 4
    connect \Y $procmux$7162_Y
    connect \S \irqs_i [6]
    connect \B 4'x
    connect \A $procmux$7159_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:346.35-346.50|designs/src/ibex_sv/ibex_controller.sv:346.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7159
    parameter \WIDTH 4
    connect \Y $procmux$7159_Y
    connect \S \irqs_i [5]
    connect \B 4'x
    connect \A $procmux$7156_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:347.35-347.50|designs/src/ibex_sv/ibex_controller.sv:347.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7156
    parameter \WIDTH 4
    connect \Y $procmux$7156_Y
    connect \S \irqs_i [4]
    connect \B 4'x
    connect \A $procmux$7153_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:348.35-348.50|designs/src/ibex_sv/ibex_controller.sv:348.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7153
    parameter \WIDTH 4
    connect \Y $procmux$7153_Y
    connect \S \irqs_i [3]
    connect \B 4'x
    connect \A $procmux$7150_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:349.35-349.50|designs/src/ibex_sv/ibex_controller.sv:349.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7150
    parameter \WIDTH 4
    connect \Y $procmux$7150_Y
    connect \S \irqs_i [2]
    connect \B 4'0010
    connect \A $mfip_id$68
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:337.35-337.51|designs/src/ibex_sv/ibex_controller.sv:337.5-351.50"
  attribute \full_case 1
  cell $mux $procmux$7146
    parameter \WIDTH 4
    connect \Y $mfip_id$68
    connect \S \irqs_i [14]
    connect \B 4'x
    connect \A $procmux$7143_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:338.35-338.51|designs/src/ibex_sv/ibex_controller.sv:338.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7143
    parameter \WIDTH 4
    connect \Y $procmux$7143_Y
    connect \S \irqs_i [13]
    connect \B 4'x
    connect \A $procmux$7140_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:339.35-339.51|designs/src/ibex_sv/ibex_controller.sv:339.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7140
    parameter \WIDTH 4
    connect \Y $procmux$7140_Y
    connect \S \irqs_i [12]
    connect \B 4'x
    connect \A $procmux$7137_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:340.35-340.51|designs/src/ibex_sv/ibex_controller.sv:340.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7137
    parameter \WIDTH 4
    connect \Y $procmux$7137_Y
    connect \S \irqs_i [11]
    connect \B 4'x
    connect \A $procmux$7134_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:341.35-341.51|designs/src/ibex_sv/ibex_controller.sv:341.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7134
    parameter \WIDTH 4
    connect \Y $procmux$7134_Y
    connect \S \irqs_i [10]
    connect \B 4'x
    connect \A $procmux$7131_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:342.35-342.50|designs/src/ibex_sv/ibex_controller.sv:342.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7131
    parameter \WIDTH 4
    connect \Y $procmux$7131_Y
    connect \S \irqs_i [9]
    connect \B 4'x
    connect \A $procmux$7128_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:343.35-343.50|designs/src/ibex_sv/ibex_controller.sv:343.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7128
    parameter \WIDTH 4
    connect \Y $procmux$7128_Y
    connect \S \irqs_i [8]
    connect \B 4'x
    connect \A $procmux$7125_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:344.35-344.50|designs/src/ibex_sv/ibex_controller.sv:344.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7125
    parameter \WIDTH 4
    connect \Y $procmux$7125_Y
    connect \S \irqs_i [7]
    connect \B 4'x
    connect \A $procmux$7122_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:345.35-345.50|designs/src/ibex_sv/ibex_controller.sv:345.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7122
    parameter \WIDTH 4
    connect \Y $procmux$7122_Y
    connect \S \irqs_i [6]
    connect \B 4'x
    connect \A $procmux$7119_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:346.35-346.50|designs/src/ibex_sv/ibex_controller.sv:346.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7119
    parameter \WIDTH 4
    connect \Y $procmux$7119_Y
    connect \S \irqs_i [5]
    connect \B 4'x
    connect \A $procmux$7116_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:347.35-347.50|designs/src/ibex_sv/ibex_controller.sv:347.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7116
    parameter \WIDTH 4
    connect \Y $procmux$7116_Y
    connect \S \irqs_i [4]
    connect \B 4'x
    connect \A $procmux$7113_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:348.35-348.50|designs/src/ibex_sv/ibex_controller.sv:348.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7113
    parameter \WIDTH 4
    connect \Y $procmux$7113_Y
    connect \S \irqs_i [3]
    connect \B 4'x
    connect \A $procmux$7110_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:349.35-349.50|designs/src/ibex_sv/ibex_controller.sv:349.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7110
    parameter \WIDTH 4
    connect \Y $procmux$7110_Y
    connect \S \irqs_i [2]
    connect \B 4'x
    connect \A $procmux$7107_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:350.35-350.50|designs/src/ibex_sv/ibex_controller.sv:350.10-351.50"
  attribute \full_case 1
  cell $mux $procmux$7107
    parameter \WIDTH 4
    connect \Y $procmux$7107_Y
    connect \S \irqs_i [1]
    connect \B 4'0001
    connect \A 4'0000
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:421.19-427.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7105_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7105_CMP
    connect \B 4'0010
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:429.14-444.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7104_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7104_CMP
    connect \B 4'0011
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:429.14-444.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$7103
    parameter \WIDTH 1
    parameter \S_WIDTH 2
    connect \Y \ctrl_busy_o
    connect \S { $procmux$7105_CMP $procmux$7104_CMP }
    connect \B { 1'0 $ctrl_busy_o$87 }
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7094_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7094_CMP
    connect \B 4'0101
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$7093
    parameter \WIDTH 1
    connect \Y \controller_run_o
    connect \S $procmux$7094_CMP
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:411.17-419.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7086_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7086_CMP
    connect \B 4'0001
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:446.20-469.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7084_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7084_CMP
    connect \B 4'0100
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7083_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7083_CMP
    connect \B 4'0101
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:557.18-588.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7082_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7082_CMP
    connect \B 4'0111
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7081_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7081_CMP
    connect \B 4'1000
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:620.21-650.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7080_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7080_CMP
    connect \B 4'1001
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7079_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7079_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$7078
    parameter \WIDTH 1
    parameter \S_WIDTH 7
    connect \Y \instr_req_o
    connect \S { $procmux$7086_CMP $procmux$7084_CMP $procmux$7083_CMP $procmux$7082_CMP $procmux$7081_CMP $procmux$7080_CMP $procmux$7079_CMP }
    connect \B 7'1111111
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:403.14-409.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$7076_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7076_CMP
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:411.17-419.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7075_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7075_CMP
    connect \B 4'0001
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7074_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7074_CMP
    connect \B 4'0101
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:557.18-588.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7072_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7072_CMP
    connect \B 4'0111
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7070_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7070_CMP
    connect \B 4'1000
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:620.21-650.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7068_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7068_CMP
    connect \B 4'1001
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7066_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7066_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$7065
    parameter \WIDTH 1
    parameter \S_WIDTH 7
    connect \Y \pc_set_o
    connect \S { $procmux$7076_CMP $procmux$7075_CMP $procmux$7074_CMP $procmux$7072_CMP $procmux$7070_CMP $procmux$7068_CMP $procmux$7066_CMP }
    connect \B { 2'11 $pc_set_o$103 $pc_set_o$130 $pc_set_o$140 1'1 $pc_set_o$197 }
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:403.14-409.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$7062_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7062_CMP
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:411.17-419.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7061_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7061_CMP
    connect \B 4'0001
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7060_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7060_CMP
    connect \B 4'0101
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:557.18-588.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7058_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7058_CMP
    connect \B 4'0111
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7056_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7056_CMP
    connect \B 4'1000
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:620.21-650.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7054_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7054_CMP
    connect \B 4'1001
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7052_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7052_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$7051
    parameter \WIDTH 1
    parameter \S_WIDTH 7
    connect \Y \pc_set_spec_o
    connect \S { $procmux$7062_CMP $procmux$7061_CMP $procmux$7060_CMP $procmux$7058_CMP $procmux$7056_CMP $procmux$7054_CMP $procmux$7052_CMP }
    connect \B { 2'11 $pc_set_spec_o$109 $pc_set_spec_o$131 $pc_set_spec_o$141 1'1 $pc_set_spec_o$198 }
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7048_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7048_CMP
    connect \B 4'0101
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:557.18-588.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7046_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7046_CMP
    connect \B 4'0111
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7044_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7044_CMP
    connect \B 4'1000
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:620.21-650.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7042_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7042_CMP
    connect \B 4'1001
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7040_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7040_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$7039
    parameter \WIDTH 3
    parameter \S_WIDTH 5
    connect \Y \pc_mux_o
    connect \S { $procmux$7048_CMP $procmux$7046_CMP $procmux$7044_CMP $procmux$7042_CMP $procmux$7040_CMP }
    connect \B { 12'001010010010 $pc_mux_o$199 }
    connect \A 3'000
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7035_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7035_CMP
    connect \B 4'1000
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:620.21-650.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7033_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7033_CMP
    connect \B 4'1001
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7031_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7031_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$7030
    parameter \WIDTH 2
    parameter \S_WIDTH 3
    connect \Y \exc_pc_mux_o
    connect \S { $procmux$7035_CMP $procmux$7033_CMP $procmux$7031_CMP }
    connect \B { 4'1010 $exc_pc_mux_o$200 }
    connect \A 2'01
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:557.18-588.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7027_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7027_CMP
    connect \B 4'0111
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7025_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7025_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$7024
    parameter \WIDTH 6
    parameter \S_WIDTH 2
    connect \Y \exc_cause_o
    connect \S { $procmux$7027_CMP $procmux$7025_CMP }
    connect \B { $exc_cause_o$132 $exc_cause_o$201 }
    connect \A 6'000000
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7021_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7021_CMP
    connect \B 4'1000
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:620.21-650.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7019_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7019_CMP
    connect \B 4'1001
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:620.21-650.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$7018
    parameter \WIDTH 3
    parameter \S_WIDTH 2
    connect \Y \debug_cause_o
    connect \S { $procmux$7021_CMP $procmux$7019_CMP }
    connect \B { $debug_cause_o$142 $debug_cause_o$150 }
    connect \A 3'001
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7014_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7014_CMP
    connect \B 4'1000
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:620.21-650.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7012_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7012_CMP
    connect \B 4'1001
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:620.21-650.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$7011
    parameter \WIDTH 1
    parameter \S_WIDTH 2
    connect \Y \debug_csr_save_o
    connect \S { $procmux$7014_CMP $procmux$7012_CMP }
    connect \B { $debug_csr_save_o$143 $debug_csr_save_o$151 }
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:557.18-588.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7007_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7007_CMP
    connect \B 4'0111
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$7005_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$7005_CMP
    connect \B 4'1000
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$7004
    parameter \WIDTH 1
    parameter \S_WIDTH 2
    connect \Y \csr_save_if_o
    connect \S { $procmux$7007_CMP $procmux$7005_CMP }
    connect \B { $csr_save_if_o$133 $csr_save_if_o$144 }
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:620.21-650.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6999_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6999_CMP
    connect \B 4'1001
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6997_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6997_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$6996
    parameter \WIDTH 1
    parameter \S_WIDTH 2
    connect \Y \csr_save_id_o
    connect \S { $procmux$6999_CMP $procmux$6997_CMP }
    connect \B { $csr_save_id_o$152 $csr_save_id_o$202 }
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6993_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6993_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6992
    parameter \WIDTH 1
    connect \Y \csr_restore_mret_id_o
    connect \S $procmux$6993_CMP
    connect \B $csr_restore_mret_id_o$203
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6989_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6989_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6988
    parameter \WIDTH 1
    connect \Y \csr_restore_dret_id_o
    connect \S $procmux$6989_CMP
    connect \B $csr_restore_dret_id_o$204
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:557.18-588.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6985_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6985_CMP
    connect \B 4'0111
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6983_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6983_CMP
    connect \B 4'1000
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:620.21-650.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6981_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6981_CMP
    connect \B 4'1001
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6979_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6979_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$6978
    parameter \WIDTH 1
    parameter \S_WIDTH 4
    connect \Y \csr_save_cause_o
    connect \S { $procmux$6985_CMP $procmux$6983_CMP $procmux$6981_CMP $procmux$6979_CMP }
    connect \B { $csr_save_cause_o$134 $csr_save_cause_o$145 $csr_save_cause_o$153 $csr_save_cause_o$205 }
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6975_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6975_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6974
    parameter \WIDTH 32
    connect \Y \csr_mtval_o
    connect \S $procmux$6975_CMP
    connect \B $csr_mtval_o$206
    connect \A 0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6971_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6971_CMP
    connect \B 4'0101
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6970
    parameter \WIDTH 1
    connect \Y \perf_jump_o
    connect \S $procmux$6971_CMP
    connect \B $perf_jump_o$104
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6963_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6963_CMP
    connect \B 4'0101
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6962
    parameter \WIDTH 1
    connect \Y \perf_tbranch_o
    connect \S $procmux$6963_CMP
    connect \B $perf_tbranch_o$105
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:557.18-588.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6955_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6955_CMP
    connect \B 4'0111
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6953_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6953_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$6952
    parameter \WIDTH 1
    parameter \S_WIDTH 2
    connect \Y \nmi_mode_d
    connect \S { $procmux$6955_CMP $procmux$6953_CMP }
    connect \B { $nmi_mode_d$135 $nmi_mode_d$208 }
    connect \A \nmi_mode_o
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6949_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6949_CMP
    connect \B 4'1000
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:620.21-650.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6947_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6947_CMP
    connect \B 4'1001
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6945_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6945_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$6944
    parameter \WIDTH 1
    parameter \S_WIDTH 3
    connect \Y \debug_mode_d
    connect \S { $procmux$6949_CMP $procmux$6947_CMP $procmux$6945_CMP }
    connect \B { $debug_mode_d$146 1'1 $debug_mode_d$209 }
    connect \A \debug_mode_o
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:421.19-427.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6941_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6941_CMP
    connect \B 4'0010
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:429.14-444.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6940_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6940_CMP
    connect \B 4'0011
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:446.20-469.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6938_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6938_CMP
    connect \B 4'0100
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6936_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6936_CMP
    connect \B 4'0101
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6934_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6934_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$6933
    parameter \WIDTH 1
    parameter \S_WIDTH 5
    connect \Y \halt_if
    connect \S { $procmux$6941_CMP $procmux$6940_CMP $procmux$6938_CMP $procmux$6936_CMP $procmux$6934_CMP }
    connect \B { 2'11 $halt_if$93 $halt_if$121 1'1 }
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6930_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6930_CMP
    connect \B 4'0101
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6929
    parameter \WIDTH 1
    connect \Y \retain_id
    connect \S $procmux$6930_CMP
    connect \B $procmux$6803_Y
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:421.19-427.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6922_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6922_CMP
    connect \B 4'0010
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:429.14-444.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6921_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6921_CMP
    connect \B 4'0011
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6919_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6919_CMP
    connect \B 4'1000
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:620.21-650.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6917_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6917_CMP
    connect \B 4'1001
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6915_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6915_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$6914
    parameter \WIDTH 1
    parameter \S_WIDTH 5
    connect \Y \flush_id_o
    connect \S { $procmux$6922_CMP $procmux$6921_CMP $procmux$6919_CMP $procmux$6917_CMP $procmux$6915_CMP }
    connect \B { 2'11 $flush_id$147 1'1 $flush_id$210 }
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:403.14-409.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$6911_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6911_CMP
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:411.17-419.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6910_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6910_CMP
    connect \B 4'0001
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:421.19-427.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6909_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6909_CMP
    connect \B 4'0010
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:429.14-444.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6908_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6908_CMP
    connect \B 4'0011
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:446.20-469.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6906_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6906_CMP
    connect \B 4'0100
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6904_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6904_CMP
    connect \B 4'0101
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:557.18-588.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6902_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6902_CMP
    connect \B 4'0111
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6900_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6900_CMP
    connect \B 4'1000
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:620.21-650.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6898_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6898_CMP
    connect \B 4'1001
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6896_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6896_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$6895
    parameter \WIDTH 4
    parameter \S_WIDTH 10
    connect \Y \ctrl_fsm_ns
    connect \S { $procmux$6911_CMP $procmux$6910_CMP $procmux$6909_CMP $procmux$6908_CMP $procmux$6906_CMP $procmux$6904_CMP $procmux$6902_CMP $procmux$6900_CMP $procmux$6898_CMP $procmux$6896_CMP }
    connect \B { 12'000101000011 $ctrl_fsm_ns$88 $ctrl_fsm_ns$92 $ctrl_fsm_ns$120 12'010101010101 $ctrl_fsm_ns$214 }
    connect \A 4'0000
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:429.14-444.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6892_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6892_CMP
    connect \B 4'0011
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:429.14-444.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6891
    parameter \WIDTH 1
    connect \Y $ctrl_busy_o$87
    connect \S $procmux$6892_CMP
    connect \B $procmux$6889_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:439.11-439.37|designs/src/ibex_sv/ibex_controller.sv:438.9-443.12"
  attribute \full_case 1
  cell $mux $procmux$6889
    parameter \WIDTH 1
    connect \Y $procmux$6889_Y
    connect \S $86y
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:429.14-444.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6880_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6880_CMP
    connect \B 4'0011
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:429.14-444.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6879
    parameter \WIDTH 4
    connect \Y $ctrl_fsm_ns$88
    connect \S $procmux$6880_CMP
    connect \B $procmux$6877_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:439.11-439.37|designs/src/ibex_sv/ibex_controller.sv:438.9-443.12"
  attribute \full_case 1
  cell $mux $procmux$6877
    parameter \WIDTH 4
    connect \Y $procmux$6877_Y
    connect \S $86y
    connect \B 4'0100
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:446.20-469.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6868_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6868_CMP
    connect \B 4'0100
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:446.20-469.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6867
    parameter \WIDTH 4
    connect \Y $ctrl_fsm_ns$89
    connect \S $procmux$6868_CMP
    connect \B $procmux$6865_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:449.11-449.32|designs/src/ibex_sv/ibex_controller.sv:448.9-450.12"
  cell $mux $procmux$6865
    parameter \WIDTH 4
    connect \Y $procmux$6865_Y
    connect \S \id_in_ready_o
    connect \B 4'0101
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:446.20-469.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6858_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6858_CMP
    connect \B 4'0100
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:446.20-469.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6857
    parameter \WIDTH 4
    connect \Y $ctrl_fsm_ns$90
    connect \S $procmux$6858_CMP
    connect \B $procmux$6855_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:453.25-460.12|designs/src/ibex_sv/ibex_controller.sv:453.9-460.12"
  cell $mux $procmux$6855
    parameter \WIDTH 4
    connect \Y $procmux$6855_Y
    connect \S \handle_irq
    connect \B 4'0111
    connect \A $ctrl_fsm_ns$89
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:446.20-469.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6847_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6847_CMP
    connect \B 4'0100
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:446.20-469.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6846
    parameter \WIDTH 1
    connect \Y $halt_if$91
    connect \S $procmux$6847_CMP
    connect \B $procmux$6844_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:453.25-460.12|designs/src/ibex_sv/ibex_controller.sv:453.9-460.12"
  cell $mux $procmux$6844
    parameter \WIDTH 1
    connect \Y $procmux$6844_Y
    connect \S \handle_irq
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:446.20-469.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6836_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6836_CMP
    connect \B 4'0100
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:446.20-469.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6835
    parameter \WIDTH 4
    connect \Y $ctrl_fsm_ns$92
    connect \S $procmux$6836_CMP
    connect \B $procmux$6833_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:463.31-468.12|designs/src/ibex_sv/ibex_controller.sv:463.9-468.12"
  cell $mux $procmux$6833
    parameter \WIDTH 4
    connect \Y $procmux$6833_Y
    connect \S \enter_debug_mode
    connect \B 4'1000
    connect \A $ctrl_fsm_ns$90
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:446.20-469.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6825_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6825_CMP
    connect \B 4'0100
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:446.20-469.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6824
    parameter \WIDTH 1
    connect \Y $halt_if$93
    connect \S $procmux$6825_CMP
    connect \B $procmux$6822_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:463.31-468.12|designs/src/ibex_sv/ibex_controller.sv:463.9-468.12"
  cell $mux $procmux$6822
    parameter \WIDTH 1
    connect \Y $procmux$6822_Y
    connect \S \enter_debug_mode
    connect \B 1'1
    connect \A $halt_if$91
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6814_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6814_CMP
    connect \B 4'0101
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6813
    parameter \WIDTH 4
    connect \Y $ctrl_fsm_ns$96
    connect \S $procmux$6814_CMP
    connect \B $procmux$6811_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:487.30-502.12|designs/src/ibex_sv/ibex_controller.sv:487.9-502.12"
  cell $mux $procmux$6811
    parameter \WIDTH 4
    connect \Y $procmux$6811_Y
    connect \S \special_req_all
    connect \B $ctrl_fsm_ns$95
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6804_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6804_CMP
    connect \B 4'0101
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6803
    parameter \WIDTH 1
    connect \Y $procmux$6803_Y
    connect \S $procmux$6804_CMP
    connect \B $procmux$6801_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:487.30-502.12|designs/src/ibex_sv/ibex_controller.sv:487.9-502.12"
  cell $mux $procmux$6801
    parameter \WIDTH 1
    connect \Y $procmux$6801_Y
    connect \S \special_req_all
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6794_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6794_CMP
    connect \B 4'0101
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6793
    parameter \WIDTH 4
    connect \Y $ctrl_fsm_ns$95
    connect \S $procmux$6794_CMP
    connect \B $procmux$6791_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:487.30-502.12|designs/src/ibex_sv/ibex_controller.sv:487.9-502.12"
  cell $mux $procmux$6791
    parameter \WIDTH 4
    connect \Y $procmux$6791_Y
    connect \S \special_req_all
    connect \B $procmux$6789_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:500.13-500.33|designs/src/ibex_sv/ibex_controller.sv:499.11-501.14"
  cell $mux $procmux$6789
    parameter \WIDTH 4
    connect \Y $procmux$6789_Y
    connect \S \ready_wb_i
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6783_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6783_CMP
    connect \B 4'0101
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6782
    parameter \WIDTH 1
    connect \Y $pc_set_o$103
    connect \S $procmux$6783_CMP
    connect \B $procmux$6780_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:504.34-520.12|designs/src/ibex_sv/ibex_controller.sv:504.9-520.12"
  cell $mux $procmux$6780
    parameter \WIDTH 1
    connect \Y $procmux$6780_Y
    connect \S \special_req_branch
    connect \B 1'0
    connect \A $pc_set_o$100
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6772_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6772_CMP
    connect \B 4'0101
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6771
    parameter \WIDTH 1
    connect \Y $perf_jump_o$104
    connect \S $procmux$6772_CMP
    connect \B $procmux$6769_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:504.34-520.12|designs/src/ibex_sv/ibex_controller.sv:504.9-520.12"
  cell $mux $procmux$6769
    parameter \WIDTH 1
    connect \Y $procmux$6769_Y
    connect \S \special_req_branch
    connect \B 1'0
    connect \A $perf_jump_o$101
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6761_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6761_CMP
    connect \B 4'0101
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6760
    parameter \WIDTH 1
    connect \Y $perf_tbranch_o$105
    connect \S $procmux$6761_CMP
    connect \B $procmux$6758_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:504.34-520.12|designs/src/ibex_sv/ibex_controller.sv:504.9-520.12"
  cell $mux $procmux$6758
    parameter \WIDTH 1
    connect \Y $procmux$6758_Y
    connect \S \special_req_branch
    connect \B 1'0
    connect \A $perf_tbranch_o$102
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6750_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6750_CMP
    connect \B 4'0101
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6749
    parameter \WIDTH 1
    connect \Y $pc_set_o$100
    connect \S $procmux$6750_CMP
    connect \B $procmux$6747_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:504.34-520.12|designs/src/ibex_sv/ibex_controller.sv:504.9-520.12"
  cell $mux $procmux$6747
    parameter \WIDTH 1
    connect \Y $procmux$6747_Y
    connect \S \special_req_branch
    connect \B 1'x
    connect \A $procmux$6745_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:505.43-511.14|designs/src/ibex_sv/ibex_controller.sv:505.11-511.14"
  cell $mux $procmux$6745
    parameter \WIDTH 1
    connect \Y $procmux$6745_Y
    connect \S $99y
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6739_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6739_CMP
    connect \B 4'0101
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6738
    parameter \WIDTH 1
    connect \Y $perf_jump_o$101
    connect \S $procmux$6739_CMP
    connect \B $procmux$6736_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:504.34-520.12|designs/src/ibex_sv/ibex_controller.sv:504.9-520.12"
  cell $mux $procmux$6736
    parameter \WIDTH 1
    connect \Y $procmux$6736_Y
    connect \S \special_req_branch
    connect \B 1'x
    connect \A $procmux$6734_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:505.43-511.14|designs/src/ibex_sv/ibex_controller.sv:505.11-511.14"
  cell $mux $procmux$6734
    parameter \WIDTH 1
    connect \Y $procmux$6734_Y
    connect \S $99y
    connect \B \jump_set_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6728_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6728_CMP
    connect \B 4'0101
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6727
    parameter \WIDTH 1
    connect \Y $perf_tbranch_o$102
    connect \S $procmux$6728_CMP
    connect \B $procmux$6725_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:504.34-520.12|designs/src/ibex_sv/ibex_controller.sv:504.9-520.12"
  cell $mux $procmux$6725
    parameter \WIDTH 1
    connect \Y $procmux$6725_Y
    connect \S \special_req_branch
    connect \B 1'x
    connect \A $procmux$6723_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:505.43-511.14|designs/src/ibex_sv/ibex_controller.sv:505.11-511.14"
  cell $mux $procmux$6723
    parameter \WIDTH 1
    connect \Y $procmux$6723_Y
    connect \S $99y
    connect \B \branch_set_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6717_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6717_CMP
    connect \B 4'0101
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6716
    parameter \WIDTH 1
    connect \Y $pc_set_spec_o$109
    connect \S $procmux$6717_CMP
    connect \B $procmux$6714_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:526.11-526.70|designs/src/ibex_sv/ibex_controller.sv:523.9-527.12"
  cell $mux $procmux$6714
    parameter \WIDTH 1
    connect \Y $procmux$6714_Y
    connect \S $108y
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6707_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6707_CMP
    connect \B 4'0101
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6706
    parameter \WIDTH 1
    connect \Y $halt_if$112
    connect \S $procmux$6707_CMP
    connect \B $procmux$6704_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:533.11-533.26|designs/src/ibex_sv/ibex_controller.sv:532.9-534.12"
  cell $mux $procmux$6704
    parameter \WIDTH 1
    connect \Y $procmux$6704_Y
    connect \S $111y
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6697_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6697_CMP
    connect \B 4'0101
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6696
    parameter \WIDTH 4
    connect \Y $ctrl_fsm_ns$120
    connect \S $procmux$6697_CMP
    connect \B $procmux$6694_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:537.11-552.14|designs/src/ibex_sv/ibex_controller.sv:536.9-553.12"
  cell $mux $procmux$6694
    parameter \WIDTH 4
    connect \Y $procmux$6694_Y
    connect \S $115y
    connect \B $ctrl_fsm_ns$118
    connect \A $ctrl_fsm_ns$96
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6686_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6686_CMP
    connect \B 4'0101
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6685
    parameter \WIDTH 1
    connect \Y $halt_if$121
    connect \S $procmux$6686_CMP
    connect \B $procmux$6683_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:537.11-552.14|designs/src/ibex_sv/ibex_controller.sv:536.9-553.12"
  cell $mux $procmux$6683
    parameter \WIDTH 1
    connect \Y $procmux$6683_Y
    connect \S $115y
    connect \B $halt_if$119
    connect \A $halt_if$112
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6675_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6675_CMP
    connect \B 4'0101
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6674
    parameter \WIDTH 4
    connect \Y $ctrl_fsm_ns$118
    connect \S $procmux$6675_CMP
    connect \B $procmux$6672_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:537.11-552.14|designs/src/ibex_sv/ibex_controller.sv:536.9-553.12"
  cell $mux $procmux$6672
    parameter \WIDTH 4
    connect \Y $procmux$6672_Y
    connect \S $115y
    connect \B $procmux$6670_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:537.33-543.14|designs/src/ibex_sv/ibex_controller.sv:537.11-552.14"
  attribute \full_case 1
  cell $mux $procmux$6670
    parameter \WIDTH 4
    connect \Y $procmux$6670_Y
    connect \S \enter_debug_mode
    connect \B 4'1000
    connect \A $ctrl_fsm_ns$116
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6662_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6662_CMP
    connect \B 4'0101
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6661
    parameter \WIDTH 1
    connect \Y $halt_if$119
    connect \S $procmux$6662_CMP
    connect \B $procmux$6659_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:537.11-552.14|designs/src/ibex_sv/ibex_controller.sv:536.9-553.12"
  cell $mux $procmux$6659
    parameter \WIDTH 1
    connect \Y $procmux$6659_Y
    connect \S $115y
    connect \B $procmux$6657_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:537.33-543.14|designs/src/ibex_sv/ibex_controller.sv:537.11-552.14"
  attribute \full_case 1
  cell $mux $procmux$6657
    parameter \WIDTH 1
    connect \Y $procmux$6657_Y
    connect \S \enter_debug_mode
    connect \B 1'1
    connect \A $halt_if$117
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6649_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6649_CMP
    connect \B 4'0101
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6648
    parameter \WIDTH 4
    connect \Y $ctrl_fsm_ns$116
    connect \S $procmux$6649_CMP
    connect \B $procmux$6646_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:537.11-552.14|designs/src/ibex_sv/ibex_controller.sv:536.9-553.12"
  cell $mux $procmux$6646
    parameter \WIDTH 4
    connect \Y $procmux$6646_Y
    connect \S $115y
    connect \B $procmux$6644_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:537.33-543.14|designs/src/ibex_sv/ibex_controller.sv:537.11-552.14"
  attribute \full_case 1
  cell $mux $procmux$6644
    parameter \WIDTH 4
    connect \Y $procmux$6644_Y
    connect \S \enter_debug_mode
    connect \B 4'x
    connect \A $procmux$6641_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:543.36-552.14|designs/src/ibex_sv/ibex_controller.sv:543.20-552.14"
  cell $mux $procmux$6641
    parameter \WIDTH 4
    connect \Y $procmux$6641_Y
    connect \S \handle_irq
    connect \B 4'0111
    connect \A $ctrl_fsm_ns$96
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6635_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6635_CMP
    connect \B 4'0101
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:471.15-555.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6634
    parameter \WIDTH 1
    connect \Y $halt_if$117
    connect \S $procmux$6635_CMP
    connect \B $procmux$6632_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:537.11-552.14|designs/src/ibex_sv/ibex_controller.sv:536.9-553.12"
  cell $mux $procmux$6632
    parameter \WIDTH 1
    connect \Y $procmux$6632_Y
    connect \S $115y
    connect \B $procmux$6630_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:537.33-543.14|designs/src/ibex_sv/ibex_controller.sv:537.11-552.14"
  attribute \full_case 1
  cell $mux $procmux$6630
    parameter \WIDTH 1
    connect \Y $procmux$6630_Y
    connect \S \enter_debug_mode
    connect \B 1'x
    connect \A $procmux$6627_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:543.36-552.14|designs/src/ibex_sv/ibex_controller.sv:543.20-552.14"
  cell $mux $procmux$6627
    parameter \WIDTH 1
    connect \Y $procmux$6627_Y
    connect \S \handle_irq
    connect \B 1'1
    connect \A $halt_if$112
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:557.18-588.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6621_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6621_CMP
    connect \B 4'0111
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:557.18-588.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6620
    parameter \WIDTH 1
    connect \Y $pc_set_o$130
    connect \S $procmux$6621_CMP
    connect \B $procmux$6618_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:561.25-585.12|designs/src/ibex_sv/ibex_controller.sv:561.9-585.12"
  cell $mux $procmux$6618
    parameter \WIDTH 1
    connect \Y $procmux$6618_Y
    connect \S \handle_irq
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:557.18-588.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6612_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6612_CMP
    connect \B 4'0111
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:557.18-588.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6611
    parameter \WIDTH 1
    connect \Y $pc_set_spec_o$131
    connect \S $procmux$6612_CMP
    connect \B $procmux$6609_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:561.25-585.12|designs/src/ibex_sv/ibex_controller.sv:561.9-585.12"
  cell $mux $procmux$6609
    parameter \WIDTH 1
    connect \Y $procmux$6609_Y
    connect \S \handle_irq
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:557.18-588.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6603_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6603_CMP
    connect \B 4'0111
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:557.18-588.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6602
    parameter \WIDTH 6
    connect \Y $exc_cause_o$132
    connect \S $procmux$6603_CMP
    connect \B $procmux$6600_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:561.25-585.12|designs/src/ibex_sv/ibex_controller.sv:561.9-585.12"
  cell $mux $procmux$6600
    parameter \WIDTH 6
    connect \Y $procmux$6600_Y
    connect \S \handle_irq
    connect \B $exc_cause_o$128
    connect \A 6'000000
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:557.18-588.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6594_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6594_CMP
    connect \B 4'0111
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:557.18-588.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6593
    parameter \WIDTH 1
    connect \Y $csr_save_if_o$133
    connect \S $procmux$6594_CMP
    connect \B $procmux$6591_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:561.25-585.12|designs/src/ibex_sv/ibex_controller.sv:561.9-585.12"
  cell $mux $procmux$6591
    parameter \WIDTH 1
    connect \Y $procmux$6591_Y
    connect \S \handle_irq
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:557.18-588.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6585_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6585_CMP
    connect \B 4'0111
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:557.18-588.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6584
    parameter \WIDTH 1
    connect \Y $csr_save_cause_o$134
    connect \S $procmux$6585_CMP
    connect \B $procmux$6582_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:561.25-585.12|designs/src/ibex_sv/ibex_controller.sv:561.9-585.12"
  cell $mux $procmux$6582
    parameter \WIDTH 1
    connect \Y $procmux$6582_Y
    connect \S \handle_irq
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:557.18-588.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6576_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6576_CMP
    connect \B 4'0111
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:557.18-588.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6575
    parameter \WIDTH 1
    connect \Y $nmi_mode_d$135
    connect \S $procmux$6576_CMP
    connect \B $procmux$6573_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:561.25-585.12|designs/src/ibex_sv/ibex_controller.sv:561.9-585.12"
  cell $mux $procmux$6573
    parameter \WIDTH 1
    connect \Y $procmux$6573_Y
    connect \S \handle_irq
    connect \B $nmi_mode_d$129
    connect \A \nmi_mode_o
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:557.18-588.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6567_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6567_CMP
    connect \B 4'0111
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:557.18-588.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6566
    parameter \WIDTH 1
    connect \Y $nmi_mode_d$129
    connect \S $procmux$6567_CMP
    connect \B $procmux$6564_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:561.25-585.12|designs/src/ibex_sv/ibex_controller.sv:561.9-585.12"
  cell $mux $procmux$6564
    parameter \WIDTH 1
    connect \Y $procmux$6564_Y
    connect \S \handle_irq
    connect \B $procmux$6562_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:569.40-572.14|designs/src/ibex_sv/ibex_controller.sv:569.11-584.14"
  attribute \full_case 1
  cell $mux $procmux$6562
    parameter \WIDTH 1
    connect \Y $procmux$6562_Y
    connect \S $123y
    connect \B 1'1
    connect \A \nmi_mode_o
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:557.18-588.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6556_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6556_CMP
    connect \B 4'0111
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:557.18-588.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6555
    parameter \WIDTH 6
    connect \Y $exc_cause_o$128
    connect \S $procmux$6556_CMP
    connect \B $procmux$6553_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:561.25-585.12|designs/src/ibex_sv/ibex_controller.sv:561.9-585.12"
  cell $mux $procmux$6553
    parameter \WIDTH 6
    connect \Y $procmux$6553_Y
    connect \S \handle_irq
    connect \B $procmux$6551_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:569.40-572.14|designs/src/ibex_sv/ibex_controller.sv:569.11-584.14"
  attribute \full_case 1
  cell $mux $procmux$6551
    parameter \WIDTH 6
    connect \Y $procmux$6551_Y
    connect \S $123y
    connect \B 6'111111
    connect \A $exc_cause_o$127
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:557.18-588.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6544_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6544_CMP
    connect \B 4'0111
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:557.18-588.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6543
    parameter \WIDTH 6
    connect \Y $exc_cause_o$127
    connect \S $procmux$6544_CMP
    connect \B $procmux$6541_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:561.25-585.12|designs/src/ibex_sv/ibex_controller.sv:561.9-585.12"
  cell $mux $procmux$6541
    parameter \WIDTH 6
    connect \Y $procmux$6541_Y
    connect \S \handle_irq
    connect \B $procmux$6539_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:569.40-572.14|designs/src/ibex_sv/ibex_controller.sv:569.11-584.14"
  attribute \full_case 1
  cell $mux $procmux$6539
    parameter \WIDTH 6
    connect \Y $procmux$6539_Y
    connect \S $123y
    connect \B 6'x
    connect \A $procmux$6536_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:577.13-577.58|designs/src/ibex_sv/ibex_controller.sv:572.20-584.14"
  attribute \full_case 1
  cell $mux $procmux$6536
    parameter \WIDTH 6
    connect \Y $procmux$6536_Y
    connect \S $124y
    connect \B { 2'11 \mfip_id }
    connect \A $exc_cause_o$126
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:557.18-588.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6529_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6529_CMP
    connect \B 4'0111
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:557.18-588.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6528
    parameter \WIDTH 6
    connect \Y $exc_cause_o$126
    connect \S $procmux$6529_CMP
    connect \B $procmux$6526_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:561.25-585.12|designs/src/ibex_sv/ibex_controller.sv:561.9-585.12"
  cell $mux $procmux$6526
    parameter \WIDTH 6
    connect \Y $procmux$6526_Y
    connect \S \handle_irq
    connect \B $procmux$6524_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:569.40-572.14|designs/src/ibex_sv/ibex_controller.sv:569.11-584.14"
  attribute \full_case 1
  cell $mux $procmux$6524
    parameter \WIDTH 6
    connect \Y $procmux$6524_Y
    connect \S $123y
    connect \B 6'x
    connect \A $procmux$6521_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:577.13-577.58|designs/src/ibex_sv/ibex_controller.sv:572.20-584.14"
  attribute \full_case 1
  cell $mux $procmux$6521
    parameter \WIDTH 6
    connect \Y $procmux$6521_Y
    connect \S $124y
    connect \B 6'x
    connect \A $procmux$6518_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:579.13-579.52|designs/src/ibex_sv/ibex_controller.sv:578.20-584.14"
  attribute \full_case 1
  cell $mux $procmux$6518
    parameter \WIDTH 6
    connect \Y $procmux$6518_Y
    connect \S \irqs_i [15]
    connect \B 6'101011
    connect \A $exc_cause_o$125
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:557.18-588.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6511_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6511_CMP
    connect \B 4'0111
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:557.18-588.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6510
    parameter \WIDTH 6
    connect \Y $exc_cause_o$125
    connect \S $procmux$6511_CMP
    connect \B $procmux$6508_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:561.25-585.12|designs/src/ibex_sv/ibex_controller.sv:561.9-585.12"
  cell $mux $procmux$6508
    parameter \WIDTH 6
    connect \Y $procmux$6508_Y
    connect \S \handle_irq
    connect \B $procmux$6506_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:569.40-572.14|designs/src/ibex_sv/ibex_controller.sv:569.11-584.14"
  attribute \full_case 1
  cell $mux $procmux$6506
    parameter \WIDTH 6
    connect \Y $procmux$6506_Y
    connect \S $123y
    connect \B 6'x
    connect \A $procmux$6503_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:577.13-577.58|designs/src/ibex_sv/ibex_controller.sv:572.20-584.14"
  attribute \full_case 1
  cell $mux $procmux$6503
    parameter \WIDTH 6
    connect \Y $procmux$6503_Y
    connect \S $124y
    connect \B 6'x
    connect \A $procmux$6500_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:579.13-579.52|designs/src/ibex_sv/ibex_controller.sv:578.20-584.14"
  attribute \full_case 1
  cell $mux $procmux$6500
    parameter \WIDTH 6
    connect \Y $procmux$6500_Y
    connect \S \irqs_i [15]
    connect \B 6'x
    connect \A $procmux$6497_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:581.13-581.52|designs/src/ibex_sv/ibex_controller.sv:580.20-584.14"
  attribute \full_case 1
  cell $mux $procmux$6497
    parameter \WIDTH 6
    connect \Y $procmux$6497_Y
    connect \S \irqs_i [17]
    connect \B 6'100011
    connect \A 6'100111
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6491_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6491_CMP
    connect \B 4'1000
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6490
    parameter \WIDTH 1
    connect \Y $pc_set_o$140
    connect \S $procmux$6491_CMP
    connect \B $procmux$6488_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:596.68-615.12|designs/src/ibex_sv/ibex_controller.sv:596.9-615.12"
  cell $mux $procmux$6488
    parameter \WIDTH 1
    connect \Y $procmux$6488_Y
    connect \S $137y
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6483_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6483_CMP
    connect \B 4'1000
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6482
    parameter \WIDTH 1
    connect \Y $pc_set_spec_o$141
    connect \S $procmux$6483_CMP
    connect \B $procmux$6480_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:596.68-615.12|designs/src/ibex_sv/ibex_controller.sv:596.9-615.12"
  cell $mux $procmux$6480
    parameter \WIDTH 1
    connect \Y $procmux$6480_Y
    connect \S $137y
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6475_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6475_CMP
    connect \B 4'1000
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6474
    parameter \WIDTH 3
    connect \Y $debug_cause_o$142
    connect \S $procmux$6475_CMP
    connect \B $procmux$6472_Y
    connect \A 3'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:596.68-615.12|designs/src/ibex_sv/ibex_controller.sv:596.9-615.12"
  cell $mux $procmux$6472
    parameter \WIDTH 3
    connect \Y $procmux$6472_Y
    connect \S $137y
    connect \B $debug_cause_o$139
    connect \A 3'001
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6467_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6467_CMP
    connect \B 4'1000
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6466
    parameter \WIDTH 1
    connect \Y $debug_csr_save_o$143
    connect \S $procmux$6467_CMP
    connect \B $procmux$6464_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:596.68-615.12|designs/src/ibex_sv/ibex_controller.sv:596.9-615.12"
  cell $mux $procmux$6464
    parameter \WIDTH 1
    connect \Y $procmux$6464_Y
    connect \S $137y
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6459_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6459_CMP
    connect \B 4'1000
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6458
    parameter \WIDTH 1
    connect \Y $csr_save_if_o$144
    connect \S $procmux$6459_CMP
    connect \B $procmux$6456_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:596.68-615.12|designs/src/ibex_sv/ibex_controller.sv:596.9-615.12"
  cell $mux $procmux$6456
    parameter \WIDTH 1
    connect \Y $procmux$6456_Y
    connect \S $137y
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6451_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6451_CMP
    connect \B 4'1000
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6450
    parameter \WIDTH 1
    connect \Y $csr_save_cause_o$145
    connect \S $procmux$6451_CMP
    connect \B $procmux$6448_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:596.68-615.12|designs/src/ibex_sv/ibex_controller.sv:596.9-615.12"
  cell $mux $procmux$6448
    parameter \WIDTH 1
    connect \Y $procmux$6448_Y
    connect \S $137y
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6443_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6443_CMP
    connect \B 4'1000
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6442
    parameter \WIDTH 1
    connect \Y $debug_mode_d$146
    connect \S $procmux$6443_CMP
    connect \B $procmux$6440_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:596.68-615.12|designs/src/ibex_sv/ibex_controller.sv:596.9-615.12"
  cell $mux $procmux$6440
    parameter \WIDTH 1
    connect \Y $procmux$6440_Y
    connect \S $137y
    connect \B 1'1
    connect \A \debug_mode_o
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6435_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6435_CMP
    connect \B 4'1000
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6434
    parameter \WIDTH 1
    connect \Y $flush_id$147
    connect \S $procmux$6435_CMP
    connect \B $procmux$6432_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:596.68-615.12|designs/src/ibex_sv/ibex_controller.sv:596.9-615.12"
  cell $mux $procmux$6432
    parameter \WIDTH 1
    connect \Y $procmux$6432_Y
    connect \S $137y
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6427_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6427_CMP
    connect \B 4'1000
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6426
    parameter \WIDTH 3
    connect \Y $debug_cause_o$139
    connect \S $procmux$6427_CMP
    connect \B $procmux$6424_Y
    connect \A 3'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:596.68-615.12|designs/src/ibex_sv/ibex_controller.sv:596.9-615.12"
  cell $mux $procmux$6424
    parameter \WIDTH 3
    connect \Y $procmux$6424_Y
    connect \S $137y
    connect \B $procmux$6422_Y
    connect \A 3'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:606.13-606.47|designs/src/ibex_sv/ibex_controller.sv:605.11-611.14"
  attribute \full_case 1
  cell $mux $procmux$6422
    parameter \WIDTH 3
    connect \Y $procmux$6422_Y
    connect \S \trigger_match_i
    connect \B 3'010
    connect \A $debug_cause_o$138
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6416_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6416_CMP
    connect \B 4'1000
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:590.21-618.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6415
    parameter \WIDTH 3
    connect \Y $debug_cause_o$138
    connect \S $procmux$6416_CMP
    connect \B $procmux$6413_Y
    connect \A 3'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:596.68-615.12|designs/src/ibex_sv/ibex_controller.sv:596.9-615.12"
  cell $mux $procmux$6413
    parameter \WIDTH 3
    connect \Y $procmux$6413_Y
    connect \S $137y
    connect \B $procmux$6411_Y
    connect \A 3'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:606.13-606.47|designs/src/ibex_sv/ibex_controller.sv:605.11-611.14"
  attribute \full_case 1
  cell $mux $procmux$6411
    parameter \WIDTH 3
    connect \Y $procmux$6411_Y
    connect \S \trigger_match_i
    connect \B 3'x
    connect \A $procmux$6408_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:608.13-608.44|designs/src/ibex_sv/ibex_controller.sv:607.20-611.14"
  attribute \full_case 1
  cell $mux $procmux$6408
    parameter \WIDTH 3
    connect \Y $procmux$6408_Y
    connect \S \debug_single_step_i
    connect \B 3'100
    connect \A 3'011
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:620.21-650.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6403_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6403_CMP
    connect \B 4'1001
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:620.21-650.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6402
    parameter \WIDTH 3
    connect \Y $debug_cause_o$150
    connect \S $procmux$6403_CMP
    connect \B 3'001
    connect \A 3'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:620.21-650.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6398_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6398_CMP
    connect \B 4'1001
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:620.21-650.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6397
    parameter \WIDTH 1
    connect \Y $debug_csr_save_o$151
    connect \S $procmux$6398_CMP
    connect \B $procmux$6395_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:635.49-644.12|designs/src/ibex_sv/ibex_controller.sv:635.9-644.12"
  cell $mux $procmux$6395
    parameter \WIDTH 1
    connect \Y $procmux$6395_Y
    connect \S $149y
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:620.21-650.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6392_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6392_CMP
    connect \B 4'1001
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:620.21-650.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6391
    parameter \WIDTH 1
    connect \Y $csr_save_id_o$152
    connect \S $procmux$6392_CMP
    connect \B $procmux$6389_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:635.49-644.12|designs/src/ibex_sv/ibex_controller.sv:635.9-644.12"
  cell $mux $procmux$6389
    parameter \WIDTH 1
    connect \Y $procmux$6389_Y
    connect \S $149y
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:620.21-650.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6386_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6386_CMP
    connect \B 4'1001
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:620.21-650.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6385
    parameter \WIDTH 1
    connect \Y $csr_save_cause_o$153
    connect \S $procmux$6386_CMP
    connect \B $procmux$6383_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:635.49-644.12|designs/src/ibex_sv/ibex_controller.sv:635.9-644.12"
  cell $mux $procmux$6383
    parameter \WIDTH 1
    connect \Y $procmux$6383_Y
    connect \S $149y
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6380_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6380_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6379
    parameter \WIDTH 2
    connect \Y $exc_pc_mux_o$200
    connect \S $procmux$6380_CMP
    connect \B $procmux$6377_Y
    connect \A 2'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6377
    parameter \WIDTH 2
    connect \Y $procmux$6377_Y
    connect \S $155y
    connect \B $156y
    connect \A 2'01
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6373_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6373_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6372
    parameter \WIDTH 6
    connect \Y $exc_cause_o$201
    connect \S $procmux$6373_CMP
    connect \B $procmux$6370_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6370
    parameter \WIDTH 6
    connect \Y $procmux$6370_Y
    connect \S $155y
    connect \B $exc_cause_o$173
    connect \A 6'000000
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6366_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6366_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6365
    parameter \WIDTH 1
    connect \Y $csr_save_id_o$202
    connect \S $procmux$6366_CMP
    connect \B $procmux$6363_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6363
    parameter \WIDTH 1
    connect \Y $procmux$6363_Y
    connect \S $155y
    connect \B $csr_save_id_o$174
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6359_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6359_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6358
    parameter \WIDTH 1
    connect \Y $csr_restore_mret_id_o$203
    connect \S $procmux$6359_CMP
    connect \B $procmux$6356_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6356
    parameter \WIDTH 1
    connect \Y $procmux$6356_Y
    connect \S $155y
    connect \B 1'0
    connect \A $csr_restore_mret_id_o$192
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6352_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6352_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6351
    parameter \WIDTH 1
    connect \Y $csr_restore_dret_id_o$204
    connect \S $procmux$6352_CMP
    connect \B $procmux$6349_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6349
    parameter \WIDTH 1
    connect \Y $procmux$6349_Y
    connect \S $155y
    connect \B 1'0
    connect \A $csr_restore_dret_id_o$193
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6345_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6345_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6344
    parameter \WIDTH 1
    connect \Y $csr_save_cause_o$205
    connect \S $procmux$6345_CMP
    connect \B $procmux$6342_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6342
    parameter \WIDTH 1
    connect \Y $procmux$6342_Y
    connect \S $155y
    connect \B $csr_save_cause_o$175
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6338_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6338_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6337
    parameter \WIDTH 32
    connect \Y $csr_mtval_o$206
    connect \S $procmux$6338_CMP
    connect \B $procmux$6335_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6335
    parameter \WIDTH 32
    connect \Y $procmux$6335_Y
    connect \S $155y
    connect \B $csr_mtval_o$176
    connect \A 0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6331_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6331_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6330
    parameter \WIDTH 1
    connect \Y $nmi_mode_d$208
    connect \S $procmux$6331_CMP
    connect \B $procmux$6328_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6328
    parameter \WIDTH 1
    connect \Y $procmux$6328_Y
    connect \S $155y
    connect \B \nmi_mode_o
    connect \A $nmi_mode_d$195
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6324_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6324_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6323
    parameter \WIDTH 1
    connect \Y $debug_mode_d$209
    connect \S $procmux$6324_CMP
    connect \B $procmux$6321_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6321
    parameter \WIDTH 1
    connect \Y $procmux$6321_Y
    connect \S $155y
    connect \B \debug_mode_o
    connect \A $debug_mode_d$196
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6317_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6317_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6316
    parameter \WIDTH 1
    connect \Y $flush_id$210
    connect \S $procmux$6317_CMP
    connect \B $procmux$6314_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6314
    parameter \WIDTH 1
    connect \Y $procmux$6314_Y
    connect \S $155y
    connect \B $flush_id$178
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6310_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6310_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6309
    parameter \WIDTH 1
    connect \Y $csr_save_id_o$157
    connect \S $procmux$6310_CMP
    connect \B $procmux$6307_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6307
    parameter \WIDTH 1
    connect \Y $procmux$6307_Y
    connect \S $155y
    connect \B 1'0
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6304_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6304_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6303
    parameter \WIDTH 1
    connect \Y $pc_set_o$171
    connect \S $procmux$6304_CMP
    connect \B $procmux$6301_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6301
    parameter \WIDTH 1
    connect \Y $procmux$6301_Y
    connect \S $155y
    connect \B $procmux$6299_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:696.15-727.18|designs/src/ibex_sv/ibex_controller.sv:682.11-738.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6299
    parameter \WIDTH 1
    connect \Y $procmux$6299_Y
    connect \S \ebrk_insn_prio
    connect \B $pc_set_o$164
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6292_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6292_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6291
    parameter \WIDTH 1
    connect \Y $pc_set_spec_o$172
    connect \S $procmux$6292_CMP
    connect \B $procmux$6289_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6289
    parameter \WIDTH 1
    connect \Y $procmux$6289_Y
    connect \S $155y
    connect \B $procmux$6287_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:696.15-727.18|designs/src/ibex_sv/ibex_controller.sv:682.11-738.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6287
    parameter \WIDTH 1
    connect \Y $procmux$6287_Y
    connect \S \ebrk_insn_prio
    connect \B $pc_set_spec_o$165
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6280_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6280_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6279
    parameter \WIDTH 6
    connect \Y $exc_cause_o$173
    connect \S $procmux$6280_CMP
    connect \B $procmux$6277_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6277
    parameter \WIDTH 6
    connect \Y $procmux$6277_Y
    connect \S $155y
    connect \B $procmux$6269_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:733.28-736.16|designs/src/ibex_sv/ibex_controller.sv:682.11-738.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$6269
    parameter \WIDTH 6
    parameter \S_WIDTH 6
    connect \Y $procmux$6269_Y
    connect \S { \instr_fetch_err_prio \illegal_insn_prio \ecall_insn_prio \ebrk_insn_prio \store_err_prio \load_err_prio }
    connect \B { 12'000001000010 $162y $exc_cause_o$166 12'000111000101 }
    connect \A 6'000000
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6265_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6265_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6264
    parameter \WIDTH 1
    connect \Y $csr_save_id_o$174
    connect \S $procmux$6265_CMP
    connect \B $procmux$6262_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6262
    parameter \WIDTH 1
    connect \Y $procmux$6262_Y
    connect \S $155y
    connect \B $procmux$6260_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:696.15-727.18|designs/src/ibex_sv/ibex_controller.sv:682.11-738.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6260
    parameter \WIDTH 1
    connect \Y $procmux$6260_Y
    connect \S \ebrk_insn_prio
    connect \B $csr_save_id_o$167
    connect \A $csr_save_id_o$157
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6253_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6253_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6252
    parameter \WIDTH 1
    connect \Y $csr_save_cause_o$175
    connect \S $procmux$6253_CMP
    connect \B $procmux$6250_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6250
    parameter \WIDTH 1
    connect \Y $procmux$6250_Y
    connect \S $155y
    connect \B $procmux$6248_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:696.15-727.18|designs/src/ibex_sv/ibex_controller.sv:682.11-738.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6248
    parameter \WIDTH 1
    connect \Y $procmux$6248_Y
    connect \S \ebrk_insn_prio
    connect \B $csr_save_cause_o$168
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6241_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6241_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6240
    parameter \WIDTH 32
    connect \Y $csr_mtval_o$176
    connect \S $procmux$6241_CMP
    connect \B $procmux$6238_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6238
    parameter \WIDTH 32
    connect \Y $procmux$6238_Y
    connect \S $155y
    connect \B $procmux$6233_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:733.28-736.16|designs/src/ibex_sv/ibex_controller.sv:682.11-738.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$6233
    parameter \WIDTH 32
    parameter \S_WIDTH 4
    connect \Y $procmux$6233_Y
    connect \S { \instr_fetch_err_prio \illegal_insn_prio \store_err_prio \load_err_prio }
    connect \B { $159y $160y \lsu_addr_last_i \lsu_addr_last_i }
    connect \A 0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6229_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6229_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6228
    parameter \WIDTH 4
    connect \Y $ctrl_fsm_ns$177
    connect \S $procmux$6229_CMP
    connect \B $procmux$6226_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6226
    parameter \WIDTH 4
    connect \Y $procmux$6226_Y
    connect \S $155y
    connect \B $procmux$6224_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:696.15-727.18|designs/src/ibex_sv/ibex_controller.sv:682.11-738.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6224
    parameter \WIDTH 4
    connect \Y $procmux$6224_Y
    connect \S \ebrk_insn_prio
    connect \B $ctrl_fsm_ns$169
    connect \A 4'0101
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6217_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6217_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6216
    parameter \WIDTH 1
    connect \Y $flush_id$178
    connect \S $procmux$6217_CMP
    connect \B $procmux$6214_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6214
    parameter \WIDTH 1
    connect \Y $procmux$6214_Y
    connect \S $155y
    connect \B $procmux$6212_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:696.15-727.18|designs/src/ibex_sv/ibex_controller.sv:682.11-738.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6212
    parameter \WIDTH 1
    connect \Y $procmux$6212_Y
    connect \S \ebrk_insn_prio
    connect \B $flush_id$170
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6205_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6205_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6204
    parameter \WIDTH 1
    connect \Y $pc_set_o$164
    connect \S $procmux$6205_CMP
    connect \B $procmux$6202_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6202
    parameter \WIDTH 1
    connect \Y $procmux$6202_Y
    connect \S $155y
    connect \B $procmux$6200_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:696.15-727.18|designs/src/ibex_sv/ibex_controller.sv:682.11-738.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6200
    parameter \WIDTH 1
    connect \Y $procmux$6200_Y
    connect \S \ebrk_insn_prio
    connect \B $procmux$6198_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:696.53-716.18|designs/src/ibex_sv/ibex_controller.sv:696.15-727.18"
  attribute \full_case 1
  cell $mux $procmux$6198
    parameter \WIDTH 1
    connect \Y $procmux$6198_Y
    connect \S $163y
    connect \B 1'0
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6191_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6191_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6190
    parameter \WIDTH 1
    connect \Y $pc_set_spec_o$165
    connect \S $procmux$6191_CMP
    connect \B $procmux$6188_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6188
    parameter \WIDTH 1
    connect \Y $procmux$6188_Y
    connect \S $155y
    connect \B $procmux$6186_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:696.15-727.18|designs/src/ibex_sv/ibex_controller.sv:682.11-738.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6186
    parameter \WIDTH 1
    connect \Y $procmux$6186_Y
    connect \S \ebrk_insn_prio
    connect \B $procmux$6184_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:696.53-716.18|designs/src/ibex_sv/ibex_controller.sv:696.15-727.18"
  attribute \full_case 1
  cell $mux $procmux$6184
    parameter \WIDTH 1
    connect \Y $procmux$6184_Y
    connect \S $163y
    connect \B 1'0
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6177_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6177_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6176
    parameter \WIDTH 6
    connect \Y $exc_cause_o$166
    connect \S $procmux$6177_CMP
    connect \B $procmux$6174_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6174
    parameter \WIDTH 6
    connect \Y $procmux$6174_Y
    connect \S $155y
    connect \B $procmux$6172_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:696.15-727.18|designs/src/ibex_sv/ibex_controller.sv:682.11-738.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6172
    parameter \WIDTH 6
    connect \Y $procmux$6172_Y
    connect \S \ebrk_insn_prio
    connect \B $procmux$6170_Y
    connect \A 6'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:696.53-716.18|designs/src/ibex_sv/ibex_controller.sv:696.15-727.18"
  attribute \full_case 1
  cell $mux $procmux$6170
    parameter \WIDTH 6
    connect \Y $procmux$6170_Y
    connect \S $163y
    connect \B 6'000000
    connect \A 6'000011
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6163_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6163_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6162
    parameter \WIDTH 1
    connect \Y $csr_save_id_o$167
    connect \S $procmux$6163_CMP
    connect \B $procmux$6160_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6160
    parameter \WIDTH 1
    connect \Y $procmux$6160_Y
    connect \S $155y
    connect \B $procmux$6158_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:696.15-727.18|designs/src/ibex_sv/ibex_controller.sv:682.11-738.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6158
    parameter \WIDTH 1
    connect \Y $procmux$6158_Y
    connect \S \ebrk_insn_prio
    connect \B $procmux$6156_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:696.53-716.18|designs/src/ibex_sv/ibex_controller.sv:696.15-727.18"
  attribute \full_case 1
  cell $mux $procmux$6156
    parameter \WIDTH 1
    connect \Y $procmux$6156_Y
    connect \S $163y
    connect \B 1'0
    connect \A $csr_save_id_o$157
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6149_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6149_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6148
    parameter \WIDTH 1
    connect \Y $csr_save_cause_o$168
    connect \S $procmux$6149_CMP
    connect \B $procmux$6146_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6146
    parameter \WIDTH 1
    connect \Y $procmux$6146_Y
    connect \S $155y
    connect \B $procmux$6144_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:696.15-727.18|designs/src/ibex_sv/ibex_controller.sv:682.11-738.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6144
    parameter \WIDTH 1
    connect \Y $procmux$6144_Y
    connect \S \ebrk_insn_prio
    connect \B $procmux$6142_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:696.53-716.18|designs/src/ibex_sv/ibex_controller.sv:696.15-727.18"
  attribute \full_case 1
  cell $mux $procmux$6142
    parameter \WIDTH 1
    connect \Y $procmux$6142_Y
    connect \S $163y
    connect \B 1'0
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6135_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6135_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6134
    parameter \WIDTH 4
    connect \Y $ctrl_fsm_ns$169
    connect \S $procmux$6135_CMP
    connect \B $procmux$6132_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6132
    parameter \WIDTH 4
    connect \Y $procmux$6132_Y
    connect \S $155y
    connect \B $procmux$6130_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:696.15-727.18|designs/src/ibex_sv/ibex_controller.sv:682.11-738.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6130
    parameter \WIDTH 4
    connect \Y $procmux$6130_Y
    connect \S \ebrk_insn_prio
    connect \B $procmux$6128_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:696.53-716.18|designs/src/ibex_sv/ibex_controller.sv:696.15-727.18"
  attribute \full_case 1
  cell $mux $procmux$6128
    parameter \WIDTH 4
    connect \Y $procmux$6128_Y
    connect \S $163y
    connect \B 4'1001
    connect \A 4'0101
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6121_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6121_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6120
    parameter \WIDTH 1
    connect \Y $flush_id$170
    connect \S $procmux$6121_CMP
    connect \B $procmux$6118_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6118
    parameter \WIDTH 1
    connect \Y $procmux$6118_Y
    connect \S $155y
    connect \B $procmux$6116_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:696.15-727.18|designs/src/ibex_sv/ibex_controller.sv:682.11-738.18"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6116
    parameter \WIDTH 1
    connect \Y $procmux$6116_Y
    connect \S \ebrk_insn_prio
    connect \B $procmux$6114_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:696.53-716.18|designs/src/ibex_sv/ibex_controller.sv:696.15-727.18"
  attribute \full_case 1
  cell $mux $procmux$6114
    parameter \WIDTH 1
    connect \Y $procmux$6114_Y
    connect \S $163y
    connect \B 1'0
    connect \A 1'1
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6107_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6107_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6106
    parameter \WIDTH 1
    connect \Y $pc_set_o$197
    connect \S $procmux$6107_CMP
    connect \B $procmux$6104_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6104
    parameter \WIDTH 1
    connect \Y $procmux$6104_Y
    connect \S $155y
    connect \B $pc_set_o$171
    connect \A $pc_set_o$189
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6099_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6099_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6098
    parameter \WIDTH 1
    connect \Y $pc_set_spec_o$198
    connect \S $procmux$6099_CMP
    connect \B $procmux$6096_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6096
    parameter \WIDTH 1
    connect \Y $procmux$6096_Y
    connect \S $155y
    connect \B $pc_set_spec_o$172
    connect \A $pc_set_spec_o$190
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6091_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6091_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6090
    parameter \WIDTH 3
    connect \Y $pc_mux_o$199
    connect \S $procmux$6091_CMP
    connect \B $procmux$6088_Y
    connect \A 3'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6088
    parameter \WIDTH 3
    connect \Y $procmux$6088_Y
    connect \S $155y
    connect \B 3'010
    connect \A $pc_mux_o$191
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6083_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6083_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6082
    parameter \WIDTH 4
    connect \Y $ctrl_fsm_ns$207
    connect \S $procmux$6083_CMP
    connect \B $procmux$6080_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6080
    parameter \WIDTH 4
    connect \Y $procmux$6080_Y
    connect \S $155y
    connect \B $ctrl_fsm_ns$177
    connect \A $ctrl_fsm_ns$194
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6075_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6075_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6074
    parameter \WIDTH 1
    connect \Y $csr_restore_mret_id_o$192
    connect \S $procmux$6075_CMP
    connect \B $procmux$6072_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6072
    parameter \WIDTH 1
    connect \Y $procmux$6072_Y
    connect \S $155y
    connect \B 1'x
    connect \A $procmux$6069_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:741.26-749.14|designs/src/ibex_sv/ibex_controller.sv:741.11-760.14"
  attribute \full_case 1
  cell $mux $procmux$6069
    parameter \WIDTH 1
    connect \Y $procmux$6069_Y
    connect \S \mret_insn
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6065_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6065_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6064
    parameter \WIDTH 1
    connect \Y $csr_restore_dret_id_o$193
    connect \S $procmux$6065_CMP
    connect \B $procmux$6062_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6062
    parameter \WIDTH 1
    connect \Y $procmux$6062_Y
    connect \S $155y
    connect \B 1'x
    connect \A $procmux$6059_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:741.26-749.14|designs/src/ibex_sv/ibex_controller.sv:741.11-760.14"
  attribute \full_case 1
  cell $mux $procmux$6059
    parameter \WIDTH 1
    connect \Y $procmux$6059_Y
    connect \S \mret_insn
    connect \B 1'0
    connect \A $csr_restore_dret_id_o$186
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6055_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6055_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6054
    parameter \WIDTH 4
    connect \Y $ctrl_fsm_ns$194
    connect \S $procmux$6055_CMP
    connect \B $procmux$6052_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6052
    parameter \WIDTH 4
    connect \Y $procmux$6052_Y
    connect \S $155y
    connect \B 4'x
    connect \A $procmux$6049_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:741.26-749.14|designs/src/ibex_sv/ibex_controller.sv:741.11-760.14"
  attribute \full_case 1
  cell $mux $procmux$6049
    parameter \WIDTH 4
    connect \Y $procmux$6049_Y
    connect \S \mret_insn
    connect \B 4'0101
    connect \A $ctrl_fsm_ns$187
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6045_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6045_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6044
    parameter \WIDTH 1
    connect \Y $nmi_mode_d$195
    connect \S $procmux$6045_CMP
    connect \B $procmux$6042_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6042
    parameter \WIDTH 1
    connect \Y $procmux$6042_Y
    connect \S $155y
    connect \B 1'x
    connect \A $procmux$6039_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:741.26-749.14|designs/src/ibex_sv/ibex_controller.sv:741.11-760.14"
  attribute \full_case 1
  cell $mux $procmux$6039
    parameter \WIDTH 1
    connect \Y $procmux$6039_Y
    connect \S \mret_insn
    connect \B $nmi_mode_d$179
    connect \A \nmi_mode_o
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6035_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6035_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6034
    parameter \WIDTH 1
    connect \Y $debug_mode_d$196
    connect \S $procmux$6035_CMP
    connect \B $procmux$6032_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6032
    parameter \WIDTH 1
    connect \Y $procmux$6032_Y
    connect \S $155y
    connect \B 1'x
    connect \A $procmux$6029_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:741.26-749.14|designs/src/ibex_sv/ibex_controller.sv:741.11-760.14"
  attribute \full_case 1
  cell $mux $procmux$6029
    parameter \WIDTH 1
    connect \Y $procmux$6029_Y
    connect \S \mret_insn
    connect \B \debug_mode_o
    connect \A $debug_mode_d$188
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6025_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6025_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6024
    parameter \WIDTH 1
    connect \Y $nmi_mode_d$179
    connect \S $procmux$6025_CMP
    connect \B $procmux$6022_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6022
    parameter \WIDTH 1
    connect \Y $procmux$6022_Y
    connect \S $155y
    connect \B 1'x
    connect \A $procmux$6019_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:741.26-749.14|designs/src/ibex_sv/ibex_controller.sv:741.11-760.14"
  attribute \full_case 1
  cell $mux $procmux$6019
    parameter \WIDTH 1
    connect \Y $procmux$6019_Y
    connect \S \mret_insn
    connect \B $procmux$6017_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:747.15-747.42|designs/src/ibex_sv/ibex_controller.sv:746.13-748.16"
  cell $mux $procmux$6017
    parameter \WIDTH 1
    connect \Y $procmux$6017_Y
    connect \S \nmi_mode_o
    connect \B 1'0
    connect \A \nmi_mode_o
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6014_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6014_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6013
    parameter \WIDTH 1
    connect \Y $pc_set_o$189
    connect \S $procmux$6014_CMP
    connect \B $procmux$6011_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6011
    parameter \WIDTH 1
    connect \Y $procmux$6011_Y
    connect \S $155y
    connect \B 1'x
    connect \A $procmux$6008_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:741.26-749.14|designs/src/ibex_sv/ibex_controller.sv:741.11-760.14"
  attribute \full_case 1
  cell $mux $procmux$6008
    parameter \WIDTH 1
    connect \Y $procmux$6008_Y
    connect \S \mret_insn
    connect \B 1'1
    connect \A $pc_set_o$183
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$6003_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$6003_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$6002
    parameter \WIDTH 1
    connect \Y $pc_set_spec_o$190
    connect \S $procmux$6003_CMP
    connect \B $procmux$6000_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$6000
    parameter \WIDTH 1
    connect \Y $procmux$6000_Y
    connect \S $155y
    connect \B 1'x
    connect \A $procmux$5997_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:741.26-749.14|designs/src/ibex_sv/ibex_controller.sv:741.11-760.14"
  attribute \full_case 1
  cell $mux $procmux$5997
    parameter \WIDTH 1
    connect \Y $procmux$5997_Y
    connect \S \mret_insn
    connect \B 1'1
    connect \A $pc_set_spec_o$184
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5992_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$5992_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$5991
    parameter \WIDTH 3
    connect \Y $pc_mux_o$191
    connect \S $procmux$5992_CMP
    connect \B $procmux$5989_Y
    connect \A 3'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$5989
    parameter \WIDTH 3
    connect \Y $procmux$5989_Y
    connect \S $155y
    connect \B 3'x
    connect \A $procmux$5986_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:741.26-749.14|designs/src/ibex_sv/ibex_controller.sv:741.11-760.14"
  attribute \full_case 1
  cell $mux $procmux$5986
    parameter \WIDTH 3
    connect \Y $procmux$5986_Y
    connect \S \mret_insn
    connect \B 3'011
    connect \A $pc_mux_o$185
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5981_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$5981_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$5980
    parameter \WIDTH 1
    connect \Y $pc_set_o$183
    connect \S $procmux$5981_CMP
    connect \B $procmux$5978_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$5978
    parameter \WIDTH 1
    connect \Y $procmux$5978_Y
    connect \S $155y
    connect \B 1'x
    connect \A $procmux$5975_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:741.26-749.14|designs/src/ibex_sv/ibex_controller.sv:741.11-760.14"
  attribute \full_case 1
  cell $mux $procmux$5975
    parameter \WIDTH 1
    connect \Y $procmux$5975_Y
    connect \S \mret_insn
    connect \B 1'x
    connect \A $procmux$5972_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:749.35-755.14|designs/src/ibex_sv/ibex_controller.sv:749.20-760.14"
  attribute \full_case 1
  cell $mux $procmux$5972
    parameter \WIDTH 1
    connect \Y $procmux$5972_Y
    connect \S \dret_insn
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5969_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$5969_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$5968
    parameter \WIDTH 1
    connect \Y $pc_set_spec_o$184
    connect \S $procmux$5969_CMP
    connect \B $procmux$5966_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$5966
    parameter \WIDTH 1
    connect \Y $procmux$5966_Y
    connect \S $155y
    connect \B 1'x
    connect \A $procmux$5963_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:741.26-749.14|designs/src/ibex_sv/ibex_controller.sv:741.11-760.14"
  attribute \full_case 1
  cell $mux $procmux$5963
    parameter \WIDTH 1
    connect \Y $procmux$5963_Y
    connect \S \mret_insn
    connect \B 1'x
    connect \A $procmux$5960_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:749.35-755.14|designs/src/ibex_sv/ibex_controller.sv:749.20-760.14"
  attribute \full_case 1
  cell $mux $procmux$5960
    parameter \WIDTH 1
    connect \Y $procmux$5960_Y
    connect \S \dret_insn
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5957_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$5957_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$5956
    parameter \WIDTH 3
    connect \Y $pc_mux_o$185
    connect \S $procmux$5957_CMP
    connect \B $procmux$5954_Y
    connect \A 3'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$5954
    parameter \WIDTH 3
    connect \Y $procmux$5954_Y
    connect \S $155y
    connect \B 3'x
    connect \A $procmux$5951_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:741.26-749.14|designs/src/ibex_sv/ibex_controller.sv:741.11-760.14"
  attribute \full_case 1
  cell $mux $procmux$5951
    parameter \WIDTH 3
    connect \Y $procmux$5951_Y
    connect \S \mret_insn
    connect \B 3'x
    connect \A $procmux$5948_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:749.35-755.14|designs/src/ibex_sv/ibex_controller.sv:749.20-760.14"
  attribute \full_case 1
  cell $mux $procmux$5948
    parameter \WIDTH 3
    connect \Y $procmux$5948_Y
    connect \S \dret_insn
    connect \B 3'100
    connect \A 3'000
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5945_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$5945_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$5944
    parameter \WIDTH 1
    connect \Y $csr_restore_dret_id_o$186
    connect \S $procmux$5945_CMP
    connect \B $procmux$5942_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$5942
    parameter \WIDTH 1
    connect \Y $procmux$5942_Y
    connect \S $155y
    connect \B 1'x
    connect \A $procmux$5939_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:741.26-749.14|designs/src/ibex_sv/ibex_controller.sv:741.11-760.14"
  attribute \full_case 1
  cell $mux $procmux$5939
    parameter \WIDTH 1
    connect \Y $procmux$5939_Y
    connect \S \mret_insn
    connect \B 1'x
    connect \A $procmux$5936_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:749.35-755.14|designs/src/ibex_sv/ibex_controller.sv:749.20-760.14"
  attribute \full_case 1
  cell $mux $procmux$5936
    parameter \WIDTH 1
    connect \Y $procmux$5936_Y
    connect \S \dret_insn
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5933_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$5933_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$5932
    parameter \WIDTH 4
    connect \Y $ctrl_fsm_ns$187
    connect \S $procmux$5933_CMP
    connect \B $procmux$5930_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$5930
    parameter \WIDTH 4
    connect \Y $procmux$5930_Y
    connect \S $155y
    connect \B 4'x
    connect \A $procmux$5927_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:741.26-749.14|designs/src/ibex_sv/ibex_controller.sv:741.11-760.14"
  attribute \full_case 1
  cell $mux $procmux$5927
    parameter \WIDTH 4
    connect \Y $procmux$5927_Y
    connect \S \mret_insn
    connect \B 4'x
    connect \A $procmux$5924_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:749.35-755.14|designs/src/ibex_sv/ibex_controller.sv:749.20-760.14"
  attribute \full_case 1
  cell $mux $procmux$5924
    parameter \WIDTH 4
    connect \Y $procmux$5924_Y
    connect \S \dret_insn
    connect \B 4'0101
    connect \A $ctrl_fsm_ns$182
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5920_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$5920_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$5919
    parameter \WIDTH 1
    connect \Y $debug_mode_d$188
    connect \S $procmux$5920_CMP
    connect \B $procmux$5917_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$5917
    parameter \WIDTH 1
    connect \Y $procmux$5917_Y
    connect \S $155y
    connect \B 1'x
    connect \A $procmux$5914_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:741.26-749.14|designs/src/ibex_sv/ibex_controller.sv:741.11-760.14"
  attribute \full_case 1
  cell $mux $procmux$5914
    parameter \WIDTH 1
    connect \Y $procmux$5914_Y
    connect \S \mret_insn
    connect \B 1'x
    connect \A $procmux$5911_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:749.35-755.14|designs/src/ibex_sv/ibex_controller.sv:749.20-760.14"
  attribute \full_case 1
  cell $mux $procmux$5911
    parameter \WIDTH 1
    connect \Y $procmux$5911_Y
    connect \S \dret_insn
    connect \B 1'0
    connect \A \debug_mode_o
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5908_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$5908_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$5907
    parameter \WIDTH 4
    connect \Y $ctrl_fsm_ns$182
    connect \S $procmux$5908_CMP
    connect \B $procmux$5905_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$5905
    parameter \WIDTH 4
    connect \Y $procmux$5905_Y
    connect \S $155y
    connect \B 4'x
    connect \A $procmux$5902_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:741.26-749.14|designs/src/ibex_sv/ibex_controller.sv:741.11-760.14"
  attribute \full_case 1
  cell $mux $procmux$5902
    parameter \WIDTH 4
    connect \Y $procmux$5902_Y
    connect \S \mret_insn
    connect \B 4'x
    connect \A $procmux$5899_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:749.35-755.14|designs/src/ibex_sv/ibex_controller.sv:749.20-760.14"
  attribute \full_case 1
  cell $mux $procmux$5899
    parameter \WIDTH 4
    connect \Y $procmux$5899_Y
    connect \S \dret_insn
    connect \B 4'x
    connect \A $procmux$5896_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:756.13-756.48|designs/src/ibex_sv/ibex_controller.sv:755.20-760.14"
  attribute \full_case 1
  cell $mux $procmux$5896
    parameter \WIDTH 4
    connect \Y $procmux$5896_Y
    connect \S \wfi_insn
    connect \B 4'0010
    connect \A $ctrl_fsm_ns$181
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5892_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$5892_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$5891
    parameter \WIDTH 4
    connect \Y $ctrl_fsm_ns$181
    connect \S $procmux$5892_CMP
    connect \B $procmux$5889_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.53-739.12|designs/src/ibex_sv/ibex_controller.sv:663.9-761.12"
  attribute \full_case 1
  cell $mux $procmux$5889
    parameter \WIDTH 4
    connect \Y $procmux$5889_Y
    connect \S $155y
    connect \B 4'x
    connect \A $procmux$5886_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:741.26-749.14|designs/src/ibex_sv/ibex_controller.sv:741.11-760.14"
  attribute \full_case 1
  cell $mux $procmux$5886
    parameter \WIDTH 4
    connect \Y $procmux$5886_Y
    connect \S \mret_insn
    connect \B 4'x
    connect \A $procmux$5883_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:749.35-755.14|designs/src/ibex_sv/ibex_controller.sv:749.20-760.14"
  attribute \full_case 1
  cell $mux $procmux$5883
    parameter \WIDTH 4
    connect \Y $procmux$5883_Y
    connect \S \dret_insn
    connect \B 4'x
    connect \A $procmux$5880_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:756.13-756.48|designs/src/ibex_sv/ibex_controller.sv:755.20-760.14"
  attribute \full_case 1
  cell $mux $procmux$5880
    parameter \WIDTH 4
    connect \Y $procmux$5880_Y
    connect \S \wfi_insn
    connect \B 4'x
    connect \A $procmux$5877_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:759.13-759.47|designs/src/ibex_sv/ibex_controller.sv:757.20-760.14"
  cell $mux $procmux$5877
    parameter \WIDTH 4
    connect \Y $procmux$5877_Y
    connect \S $180y
    connect \B 4'0111
    connect \A 4'0101
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5875_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$5875_CMP
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:652.14-775.10|designs/src/ibex_sv/ibex_controller.sv:402.5-781.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$5874
    parameter \WIDTH 4
    connect \Y $ctrl_fsm_ns$214
    connect \S $procmux$5875_CMP
    connect \B $procmux$5872_Y
    connect \A 4'x
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:773.11-773.38|designs/src/ibex_sv/ibex_controller.sv:772.9-774.12"
  cell $mux $procmux$5872
    parameter \WIDTH 4
    connect \Y $procmux$5872_Y
    connect \S $213y
    connect \B 4'1000
    connect \A $ctrl_fsm_ns$207
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:812.3"
  cell $aldff $driver$store_err_q
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \store_err_q
    connect \D \store_err_i
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:812.3"
  cell $aldff $driver$nmi_mode_q
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \nmi_mode_o
    connect \D \nmi_mode_d
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:812.3"
  cell $aldff $driver$load_err_q
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \load_err_q
    connect \D \load_err_i
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:812.3"
  cell $aldff $driver$illegal_insn_q
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \illegal_insn_q
    connect \D \illegal_insn_d
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:812.3"
  cell $aldff $driver$exc_req_q
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \exc_req_q
    connect \D \exc_req_d
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:812.3"
  cell $aldff $driver$debug_mode_q
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \debug_mode_o
    connect \D \debug_mode_d
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:812.3"
  cell $aldff $driver$ctrl_fsm_cs
    parameter \WIDTH 4
    parameter \CLK_POLARITY 1
    parameter \ALOAD_POLARITY 0
    connect \Q \ctrl_fsm_cs
    connect \D \ctrl_fsm_ns
    connect \CLK \clk_i
    connect \ALOAD \rst_ni
    connect \AD 4'0000
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:505.15-505.41"
  cell $logic_or $99
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $99y
    connect \B \jump_set_i
    connect \A \branch_set_i
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:196.27-196.52"
  cell $ne $9
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $9y
    connect \B 2'11
    connect \A \priv_mode_i
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:438.13-438.92"
  cell $logic_or $86
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $86y
    connect \B \debug_single_step_i
    connect \A $85y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:438.13-438.69"
  cell $logic_or $85
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $85y
    connect \B \debug_mode_o
    connect \A $84y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:438.13-438.53"
  cell $logic_or $84
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $84y
    connect \B \debug_req_i
    connect \A $83y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:438.13-438.38"
  cell $logic_or $83
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $83y
    connect \B \irq_pending_i
    connect \A \irq_nm_i
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:193.25-193.50"
  cell $and $8
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \illegal_dret
    connect \B $7y
    connect \A \dret_insn
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:193.37-193.50"
  cell $not $7
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $7y
    connect \A \debug_mode_o
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:332.23-333.55"
  cell $and $66
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \handle_irq
    connect \B $65y
    connect \A $63y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:333.8-333.54"
  cell $or $65
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $65y
    connect \B $64y
    connect \A \irq_nm_i
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:333.20-333.53"
  cell $and $64
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $64y
    connect \B \csr_mstatus_mie_i
    connect \A \irq_pending_i
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:332.23-332.50"
  cell $and $63
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $63y
    connect \B $62y
    connect \A $61y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:332.39-332.50"
  cell $not $62
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $62y
    connect \A \nmi_mode_o
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:332.23-332.36"
  cell $not $61
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $61y
    connect \A \debug_mode_o
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:324.30-326.62"
  cell $mux $60
    parameter \WIDTH 1
    connect \Y \ebreak_into_debug
    connect \S $57y
    connect \B \debug_ebreakm_i
    connect \A $59y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:189.28-189.61"
  cell $and $6
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \instr_fetch_err
    connect \B \instr_valid_i
    connect \A \instr_fetch_err_i
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:325.30-326.62"
  cell $mux $59
    parameter \WIDTH 1
    connect \Y $59y
    connect \S $58y
    connect \B \debug_ebreaku_i
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:325.30-325.55"
  cell $logic_not $58
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $58y
    connect \A \priv_mode_i
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:324.30-324.55"
  cell $eq $57
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $57y
    connect \B 2'11
    connect \A \priv_mode_i
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:319.29-320.62"
  cell $and $56
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \enter_debug_mode
    connect \B $55y
    connect \A $54y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:320.49-320.62"
  cell $not $55
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $55y
    connect \A \debug_mode_o
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:319.30-320.45"
  cell $or $54
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $54y
    connect \B \trigger_match_i
    connect \A $53y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:319.30-319.81"
  cell $or $53
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $53y
    connect \B $52y
    connect \A \debug_req_i
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:319.45-319.80"
  cell $and $52
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $52y
    connect \B \instr_valid_i
    connect \A \debug_single_step_i
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:188.28-188.61"
  cell $and $5
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \csr_pipe_flush
    connect \B \instr_valid_i
    connect \A \csr_pipe_flush_i
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:187.28-187.61"
  cell $and $4
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \ebrk_insn
    connect \B \instr_valid_i
    connect \A \ebrk_insn_i
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:186.28-186.61"
  cell $and $3
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \wfi_insn
    connect \B \instr_valid_i
    connect \A \wfi_insn_i
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:236.31-236.71"
  cell $and $29
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \special_req_branch
    connect \B $28y
    connect \A \instr_fetch_err
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:236.50-236.70"
  cell $ne $28
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $28y
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:231.28-232.30"
  cell $or $27
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \special_req_all
    connect \B \exc_req_lsu
    connect \A $26y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:231.28-232.16"
  cell $or $26
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $26y
    connect \B \exc_req_d
    connect \A $25y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:231.28-231.77"
  cell $or $25
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $25y
    connect \B \csr_pipe_flush
    connect \A $24y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:809.32-809.63"
  cell $or $247
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \instr_valid_clear_o
    connect \B \flush_id_o
    connect \A $246y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:809.32-809.52"
  cell $not $246
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $246y
    connect \A $245y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:809.34-809.51"
  cell $or $245
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $245y
    connect \B \retain_id
    connect \A \stall
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:802.26-802.56"
  cell $and $244
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \id_in_ready_o
    connect \B $243y
    connect \A $242y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:802.46-802.56"
  cell $not $243
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $243y
    connect \A \retain_id
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:802.26-802.43"
  cell $and $242
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $242y
    connect \B $241y
    connect \A $240y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:802.35-802.43"
  cell $not $241
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $241y
    connect \A \halt_if
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:802.26-802.32"
  cell $not $240
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $240y
    connect \A \stall
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:231.28-231.60"
  cell $or $24
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $24y
    connect \B \wfi_insn
    connect \A $23y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:799.18-799.41"
  cell $or $239
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \stall
    connect \B \stall_wb_i
    connect \A \stall_id_i
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:231.28-231.49"
  cell $or $23
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $23y
    connect \B \dret_insn
    connect \A \mret_insn
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:216.24-216.48"
  cell $or $22
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \exc_req_lsu
    connect \B \load_err_i
    connect \A \store_err_i
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:772.13-772.71"
  cell $logic_and $213
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $213y
    connect \B $212y
    connect \A \enter_debug_mode
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:772.33-772.71"
  cell $logic_not $212
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $212y
    connect \A $211y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:772.35-772.70"
  cell $logic_and $211
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $211y
    connect \B \ebreak_into_debug
    connect \A \ebrk_insn_prio
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:212.22-213.44"
  cell $and $21
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \exc_req_d
    connect \B $20y
    connect \A $19y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:213.23-213.43"
  cell $ne $20
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $20y
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:185.28-185.61"
  cell $and $2
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \dret_insn
    connect \B \instr_valid_i
    connect \A \dret_insn_i
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:212.23-212.80"
  cell $or $19
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $19y
    connect \B \instr_fetch_err
    connect \A $18y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:757.24-757.52"
  cell $logic_and $180
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $180y
    connect \B \handle_irq
    connect \A \csr_pipe_flush
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:212.23-212.62"
  cell $or $18
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $18y
    connect \B \illegal_insn_d
    connect \A $17y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:212.23-212.45"
  cell $or $17
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $17y
    connect \B \ebrk_insn
    connect \A \ecall_insn
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:696.19-696.51"
  cell $or $163
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $163y
    connect \B \ebreak_into_debug
    connect \A \debug_mode_o
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:692.29-693.80"
  cell $mux $162
    parameter \WIDTH 6
    connect \Y $162y
    connect \S $161y
    connect \B 6'001011
    connect \A 6'001000
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:692.30-692.55"
  cell $eq $161
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $161y
    connect \B 2'11
    connect \A \priv_mode_i
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:689.29-689.90"
  cell $mux $160
    parameter \WIDTH 32
    connect \Y $160y
    connect \S \instr_is_compressed_i
    connect \B { 16'0000000000000000 \instr_compressed_i }
    connect \A \instr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:205.27-205.99"
  cell $and $16
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \illegal_insn_d
    connect \B $15y
    connect \A $14y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:685.31-685.84"
  cell $mux $159
    parameter \WIDTH 32
    connect \Y $159y
    connect \S \instr_fetch_err_plus2_i
    connect \B $158y
    connect \A \pc_id_i
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:685.58-685.73"
  cell $add $158
    parameter \Y_WIDTH 32
    parameter \B_WIDTH 32
    parameter \B_SIGNED 0
    parameter \A_WIDTH 32
    parameter \A_SIGNED 0
    connect \Y $158y
    connect \B 2
    connect \A \pc_id_i
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:667.30-667.72"
  cell $mux $156
    parameter \WIDTH 2
    connect \Y $156y
    connect \S \debug_mode_o
    connect \B 2'11
    connect \A 2'00
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.13-663.51"
  cell $logic_or $155
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $155y
    connect \B \load_err_q
    connect \A $154y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:663.13-663.37"
  cell $logic_or $154
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $154y
    connect \B \store_err_q
    connect \A \exc_req_q
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:205.78-205.98"
  cell $ne $15
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $15y
    connect \B 4'0110
    connect \A \ctrl_fsm_cs
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:635.13-635.47"
  cell $logic_and $149
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $149y
    connect \B $148y
    connect \A \ebreak_into_debug
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:635.34-635.47"
  cell $logic_not $148
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $148y
    connect \A \debug_mode_o
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:205.28-205.73"
  cell $or $14
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $14y
    connect \B \illegal_umode
    connect \A $13y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:596.13-596.66"
  cell $logic_or $137
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $137y
    connect \B \trigger_match_i
    connect \A $136y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:596.13-596.47"
  cell $logic_or $136
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $136y
    connect \B \debug_req_i
    connect \A \debug_single_step_i
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:205.28-205.57"
  cell $or $13
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $13y
    connect \B \illegal_dret
    connect \A \illegal_insn_i
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:572.24-572.48"
  cell $reduce_bool $124
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 15
    parameter \A_SIGNED 0
    connect \Y $124y
    connect \A \irqs_i [14:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:569.15-569.38"
  cell $logic_and $123
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $123y
    connect \B $122y
    connect \A \irq_nm_i
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:569.27-569.38"
  cell $logic_not $122
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $122y
    connect \A \nmi_mode_o
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:196.26-198.69"
  cell $and $12
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \illegal_umode
    connect \B $11y
    connect \A $9y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:536.13-536.39"
  cell $logic_and $115
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $115y
    connect \B $114y
    connect \A $113y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:536.23-536.39"
  cell $logic_not $114
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $114y
    connect \A \special_req_all
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:536.13-536.19"
  cell $logic_not $113
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $113y
    connect \A \stall
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:532.13-532.54"
  cell $logic_and $111
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $111y
    connect \B \stall
    connect \A $110y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:532.14-532.44"
  cell $logic_or $110
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $110y
    connect \B \handle_irq
    connect \A \enter_debug_mode
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:198.27-198.68"
  cell $or $11
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $11y
    connect \B $10y
    connect \A \mret_insn
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:523.13-523.69"
  cell $logic_and $108
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $108y
    connect \B $107y
    connect \A $106y
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:523.50-523.69"
  cell $logic_not $107
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $107y
    connect \A \special_req_branch
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:523.14-523.45"
  cell $logic_or $106
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $106y
    connect \B \jump_set_i
    connect \A \branch_set_spec_i
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:198.40-198.67"
  cell $and $10
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $10y
    connect \B \wfi_insn
    connect \A \csr_mstatus_tw_i
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:184.28-184.61"
  cell $and $1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \mret_insn
    connect \B \instr_valid_i
    connect \A \mret_insn_i
  end
  attribute \src "designs/src/ibex_sv/ibex_controller.sv:183.28-183.61"
  cell $and $0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \ecall_insn
    connect \B \instr_valid_i
    connect \A \ecall_insn_i
  end
  connect \csr_save_wb_o 1'0
  connect \wb_exception_o 1'0
  connect \nt_branch_mispredict_o 1'0
end
attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:16.8"
module \ibex_compressed_decoder$ibex_core.if_stage_i.compressed_decoder_i
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:19.25"
  wire input 3 \valid_i
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:18.25"
  wire input 2 \rst_ni
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:22.25"
  wire output 6 \is_compressed_o
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:21.25"
  wire width 32 output 5 \instr_o
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:20.25"
  wire width 32 input 4 \instr_i
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:23.25"
  wire output 7 \illegal_instr_o
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:17.25"
  wire input 1 \clk_i
  wire $procmux$9359_CMP
  wire $procmux$9357_CMP
  wire $procmux$9355_CMP
  wire $procmux$9351_CMP
  wire $procmux$9349_CMP
  wire $procmux$9347_CMP
  wire $procmux$9343_CMP
  wire $procmux$9341_CMP
  wire $procmux$9339_CMP
  wire $procmux$9338_CMP
  wire width 32 $procmux$9337_Y
  wire $procmux$9332_CMP
  wire $procmux$9330_CMP
  wire $procmux$9328_CTRL
  wire width 5 $procmux$9328_CMP
  wire $procmux$9327_Y
  wire $procmux$9323_CMP
  wire $procmux$9321_CMP
  wire $procmux$9320_Y
  wire $procmux$9318_Y
  wire $procmux$9311_CMP
  wire $procmux$9309_CMP
  wire $procmux$9307_CMP
  wire $procmux$9306_Y
  wire $procmux$9301_CMP
  wire $procmux$9299_CMP
  wire $procmux$9298_CTRL
  wire width 2 $procmux$9298_CMP
  wire $procmux$9297_CMP
  wire $procmux$9296_CMP
  wire $procmux$9294_CMP
  wire $procmux$9292_CTRL
  wire width 2 $procmux$9292_CMP
  wire width 32 $procmux$9291_Y
  wire $procmux$9288_CMP
  wire $procmux$9286_CMP
  wire width 32 $procmux$9285_Y
  wire width 32 $procmux$9283_Y
  wire $procmux$9278_CMP
  wire $procmux$9276_CMP
  wire $procmux$9275_Y
  wire $procmux$9273_Y
  wire $procmux$9267_CMP
  wire $procmux$9265_CMP
  wire $procmux$9264_Y
  wire $procmux$9263_CTRL
  wire width 2 $procmux$9263_CMP
  wire $procmux$9261_CMP
  wire $procmux$9260_Y
  wire $procmux$9255_CMP
  wire $procmux$9253_CMP
  wire $procmux$9252_Y
  wire $procmux$9251_CTRL
  wire width 2 $procmux$9251_CMP
  wire $procmux$9250_Y
  wire $procmux$9248_Y
  wire $procmux$9242_CMP
  wire $procmux$9240_CMP
  wire width 32 $procmux$9239_Y
  wire $procmux$9238_CTRL
  wire width 2 $procmux$9238_CMP
  wire $procmux$9236_CMP
  wire $procmux$9235_CMP
  wire width 32 $procmux$9234_Y
  wire $procmux$9229_CMP
  wire $procmux$9227_CMP
  wire width 32 $procmux$9226_Y
  wire $procmux$9225_CMP
  wire width 32 $procmux$9224_Y
  wire $procmux$9223_CMP
  wire $procmux$9222_CMP
  wire $procmux$9221_CMP
  wire $procmux$9220_CMP
  wire width 32 $procmux$9219_Y
  wire $procmux$9214_CMP
  wire $procmux$9212_CMP
  wire $procmux$9211_Y
  wire $procmux$9210_CMP
  wire $procmux$9209_Y
  wire $procmux$9208_CTRL
  wire width 4 $procmux$9208_CMP
  wire $procmux$9207_Y
  wire $procmux$9203_CMP
  wire $procmux$9201_CMP
  wire $procmux$9199_CMP
  wire $procmux$9197_CMP
  wire $procmux$9195_CMP
  wire width 32 $procmux$9194_Y
  wire $procmux$9191_CMP
  wire $procmux$9189_CMP
  wire $procmux$9187_CMP
  wire $procmux$9185_CMP
  wire $procmux$9183_CTRL
  wire width 4 $procmux$9183_CMP
  wire $procmux$9182_Y
  wire $procmux$9180_CMP
  wire $procmux$9178_CMP
  wire $procmux$9177_Y
  wire $procmux$9175_Y
  wire $procmux$9169_CMP
  wire $procmux$9167_CMP
  wire $procmux$9166_Y
  wire $procmux$9164_Y
  wire $procmux$9159_CMP
  wire $procmux$9157_CMP
  wire $procmux$9156_Y
  wire $procmux$9154_Y
  wire $procmux$9148_CMP
  wire $procmux$9146_CMP
  wire $procmux$9145_Y
  wire $procmux$9143_Y
  wire $procmux$9141_Y
  wire $procmux$9134_CMP
  wire $procmux$9132_CMP
  wire width 32 $procmux$9131_Y
  wire width 32 $procmux$9129_Y
  wire width 32 $procmux$9127_Y
  wire $procmux$9120_CMP
  wire $procmux$9118_CMP
  wire $procmux$9117_Y
  wire $procmux$9115_Y
  wire $procmux$9113_Y
  wire $procmux$9110_Y
  wire $procmux$9105_CMP
  wire $procmux$9103_CMP
  wire width 32 $procmux$9102_Y
  wire width 32 $procmux$9100_Y
  wire $procmux$9093_CMP
  wire $procmux$9091_CMP
  wire width 32 $procmux$9090_Y
  wire width 32 $procmux$9088_Y
  wire width 32 $procmux$9085_Y
  wire $procmux$9079_CMP
  wire $procmux$9077_CMP
  wire width 32 $procmux$9076_Y
  wire width 32 $procmux$9074_Y
  wire width 32 $procmux$9071_Y
  wire width 32 $procmux$9068_Y
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:114.13-118.16"
  wire width 32 $instr_o$7
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  wire width 32 $instr_o$34
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:224.13-248.16"
  wire width 32 $instr_o$32
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:235.15-247.18"
  wire width 32 $instr_o$31
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:240.17-246.20"
  wire width 32 $instr_o$30
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:45.9-77.16"
  wire width 32 $instr_o$3
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:225.15-233.18"
  wire width 32 $instr_o$26
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16"
  wire width 32 $instr_o$16
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20"
  wire width 32 $instr_o$14
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:142.17-179.24"
  wire width 32 $instr_o$12
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:120.13-120.77"
  wire $illegal_instr_o$9
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:45.9-77.16"
  wire $illegal_instr_o$4
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  wire $illegal_instr_o$35
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:224.13-248.16"
  wire $illegal_instr_o$33
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:225.15-233.18"
  wire $illegal_instr_o$27
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:232.17-232.68"
  wire $illegal_instr_o$25
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:220.13-220.64"
  wire $illegal_instr_o$21
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:50.13-50.64"
  wire $illegal_instr_o$2
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:213.13-213.62"
  wire $illegal_instr_o$19
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16"
  wire $illegal_instr_o$17
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20"
  wire $illegal_instr_o$15
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:142.17-179.24"
  wire $illegal_instr_o$13
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:132.17-132.66"
  wire $illegal_instr_o$11
  wire $8y
  wire $6y
  wire $5y
  wire $29y
  wire $28y
  wire $24y
  wire $23y
  wire $20y
  wire $1y
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:45.9-77.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$9359_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9359_CMP
    connect \A \instr_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9357_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9357_CMP
    connect \B 2'01
    connect \A \instr_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9355_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9355_CMP
    connect \B 2'10
    connect \A \instr_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$9354
    parameter \WIDTH 32
    parameter \S_WIDTH 3
    connect \Y \instr_o
    connect \S { $procmux$9359_CMP $procmux$9357_CMP $procmux$9355_CMP }
    connect \B { $instr_o$3 $instr_o$16 $instr_o$34 }
    connect \A \instr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:45.9-77.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$9351_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9351_CMP
    connect \A \instr_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9349_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9349_CMP
    connect \B 2'01
    connect \A \instr_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9347_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9347_CMP
    connect \B 2'10
    connect \A \instr_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$9346
    parameter \WIDTH 1
    parameter \S_WIDTH 3
    connect \Y \illegal_instr_o
    connect \S { $procmux$9351_CMP $procmux$9349_CMP $procmux$9347_CMP }
    connect \B { $illegal_instr_o$4 $illegal_instr_o$17 $illegal_instr_o$35 }
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:45.9-77.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$9343_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9343_CMP
    connect \A \instr_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:45.9-77.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9342
    parameter \WIDTH 32
    connect \Y $instr_o$3
    connect \S $procmux$9343_CMP
    connect \B $procmux$9337_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:46.19-51.14|designs/src/ibex_sv/ibex_compressed_decoder.sv:45.9-77.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$9341_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9341_CMP
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:55.13-56.96|designs/src/ibex_sv/ibex_compressed_decoder.sv:45.9-77.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9339_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9339_CMP
    connect \B 3'010
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:61.13-63.47|designs/src/ibex_sv/ibex_compressed_decoder.sv:45.9-77.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9338_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9338_CMP
    connect \B 3'110
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:61.13-63.47|designs/src/ibex_sv/ibex_compressed_decoder.sv:45.9-77.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$9337
    parameter \WIDTH 32
    parameter \S_WIDTH 3
    connect \Y $procmux$9337_Y
    connect \S { $procmux$9341_CMP $procmux$9339_CMP $procmux$9338_CMP }
    connect \B { 2'00 \instr_i [10:7] \instr_i [12:11] \instr_i [5] \instr_i [6] 12'000001000001 \instr_i [4:2] 12'001001100000 \instr_i [5] \instr_i [12:10] \instr_i [6] 4'0001 \instr_i [9:7] 5'01001 \instr_i [4:2] 12'000001100000 \instr_i [5] \instr_i [12] 2'01 \instr_i [4:2] 2'01 \instr_i [9:7] 3'010 \instr_i [11:10] \instr_i [6] 9'000100011 }
    connect \A \instr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:45.9-77.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$9332_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9332_CMP
    connect \A \instr_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:45.9-77.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9331
    parameter \WIDTH 1
    connect \Y $illegal_instr_o$4
    connect \S $procmux$9332_CMP
    connect \B $procmux$9327_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:46.19-51.14|designs/src/ibex_sv/ibex_compressed_decoder.sv:45.9-77.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$9330_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9330_CMP
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:71.13-71.36|designs/src/ibex_sv/ibex_compressed_decoder.sv:45.9-77.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9328_CMP4
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9328_CMP [4]
    connect \B 3'111
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:71.13-71.36|designs/src/ibex_sv/ibex_compressed_decoder.sv:45.9-77.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9328_CMP3
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9328_CMP [3]
    connect \B 3'101
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:71.13-71.36|designs/src/ibex_sv/ibex_compressed_decoder.sv:45.9-77.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9328_CMP2
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9328_CMP [2]
    connect \B 3'100
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:71.13-71.36|designs/src/ibex_sv/ibex_compressed_decoder.sv:45.9-77.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9328_CMP1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9328_CMP [1]
    connect \B 3'011
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:71.13-71.36|designs/src/ibex_sv/ibex_compressed_decoder.sv:45.9-77.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9328_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9328_CMP [0]
    connect \B 3'001
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:71.13-71.36|designs/src/ibex_sv/ibex_compressed_decoder.sv:45.9-77.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $reduce_or $procmux$9328_ANY
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $procmux$9328_CTRL
    connect \A $procmux$9328_CMP
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:71.13-71.36|designs/src/ibex_sv/ibex_compressed_decoder.sv:45.9-77.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$9327
    parameter \WIDTH 1
    parameter \S_WIDTH 2
    connect \Y $procmux$9327_Y
    connect \S { $procmux$9330_CMP $procmux$9328_CTRL }
    connect \B { $illegal_instr_o$2 1'1 }
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:45.9-77.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$9323_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9323_CMP
    connect \A \instr_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:45.9-77.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9322
    parameter \WIDTH 1
    connect \Y $illegal_instr_o$2
    connect \S $procmux$9323_CMP
    connect \B $procmux$9320_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:46.19-51.14|designs/src/ibex_sv/ibex_compressed_decoder.sv:45.9-77.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$9321_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9321_CMP
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:46.19-51.14|designs/src/ibex_sv/ibex_compressed_decoder.sv:45.9-77.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9320
    parameter \WIDTH 1
    connect \Y $procmux$9320_Y
    connect \S $procmux$9321_CMP
    connect \B $procmux$9318_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:50.41-50.64|designs/src/ibex_sv/ibex_compressed_decoder.sv:50.13-50.64"
  cell $mux $procmux$9318
    parameter \WIDTH 1
    connect \Y $procmux$9318_Y
    connect \S $1y
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9311_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9311_CMP
    connect \B 2'01
    connect \A \instr_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9310
    parameter \WIDTH 1
    connect \Y $illegal_instr_o$17
    connect \S $procmux$9311_CMP
    connect \B $procmux$9306_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:109.19-121.14|designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9309_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9309_CMP
    connect \B 3'011
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20|designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9307_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9307_CMP
    connect \B 3'100
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20|designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$9306
    parameter \WIDTH 1
    parameter \S_WIDTH 2
    connect \Y $procmux$9306_Y
    connect \S { $procmux$9309_CMP $procmux$9307_CMP }
    connect \B { $illegal_instr_o$9 $illegal_instr_o$15 }
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9301_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9301_CMP
    connect \B 2'01
    connect \A \instr_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9300
    parameter \WIDTH 32
    connect \Y $instr_o$16
    connect \S $procmux$9301_CMP
    connect \B $procmux$9291_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:90.13-91.77|designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$9299_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9299_CMP
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:97.13-99.77|designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9298_CMP1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9298_CMP [1]
    connect \B 3'101
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:97.13-99.77|designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9298_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9298_CMP [0]
    connect \B 3'001
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:97.13-99.77|designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $reduce_or $procmux$9298_ANY
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9298_CTRL
    connect \A $procmux$9298_CMP
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:105.13-106.62|designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9297_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9297_CMP
    connect \B 3'010
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:109.19-121.14|designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9296_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9296_CMP
    connect \B 3'011
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20|designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9294_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9294_CMP
    connect \B 3'100
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:191.13-193.54|designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9292_CMP1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9292_CMP [1]
    connect \B 3'111
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:191.13-193.54|designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9292_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9292_CMP [0]
    connect \B 3'110
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:191.13-193.54|designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $reduce_or $procmux$9292_ANY
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9292_CTRL
    connect \A $procmux$9292_CMP
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:191.13-193.54|designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$9291
    parameter \WIDTH 32
    parameter \S_WIDTH 6
    connect \Y $procmux$9291_Y
    connect \S { $procmux$9299_CMP $procmux$9298_CTRL $procmux$9297_CMP $procmux$9296_CMP $procmux$9294_CMP $procmux$9292_CTRL }
    connect \B { \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [6:2] \instr_i [11:7] 3'000 \instr_i [11:7] 7'0010011 \instr_i [12] \instr_i [8] \instr_i [10:9] \instr_i [6] \instr_i [7] \instr_i [2] \instr_i [11] \instr_i [5:3] \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [12] 4'0000 $5y 7'1101111 \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [6:2] 8'00000000 \instr_i [11:7] 7'0010011 $instr_o$7 $instr_o$14 \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [6:5] \instr_i [2] 7'0000001 \instr_i [9:7] 2'00 \instr_i [13] \instr_i [11:10] \instr_i [4:3] \instr_i [12] 7'1100011 }
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9288_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9288_CMP
    connect \B 2'01
    connect \A \instr_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9287
    parameter \WIDTH 32
    connect \Y $instr_o$7
    connect \S $procmux$9288_CMP
    connect \B $procmux$9285_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:109.19-121.14|designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9286_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9286_CMP
    connect \B 3'011
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:109.19-121.14|designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9285
    parameter \WIDTH 32
    connect \Y $procmux$9285_Y
    connect \S $procmux$9286_CMP
    connect \B $procmux$9283_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:116.15-117.83|designs/src/ibex_sv/ibex_compressed_decoder.sv:114.13-118.16"
  cell $mux $procmux$9283
    parameter \WIDTH 32
    connect \Y $procmux$9283_Y
    connect \S $6y
    connect \B { \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [4:3] \instr_i [5] \instr_i [2] \instr_i [6] 24'000000010000000100010011 }
    connect \A { \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [6:2] \instr_i [11:7] 7'0110111 }
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9278_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9278_CMP
    connect \B 2'01
    connect \A \instr_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9277
    parameter \WIDTH 1
    connect \Y $illegal_instr_o$9
    connect \S $procmux$9278_CMP
    connect \B $procmux$9275_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:109.19-121.14|designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9276_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9276_CMP
    connect \B 3'011
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:109.19-121.14|designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9275
    parameter \WIDTH 1
    connect \Y $procmux$9275_Y
    connect \S $procmux$9276_CMP
    connect \B $procmux$9273_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:120.54-120.77|designs/src/ibex_sv/ibex_compressed_decoder.sv:120.13-120.77"
  cell $mux $procmux$9273
    parameter \WIDTH 1
    connect \Y $procmux$9273_Y
    connect \S $8y
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9267_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9267_CMP
    connect \B 2'01
    connect \A \instr_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9266
    parameter \WIDTH 1
    connect \Y $illegal_instr_o$15
    connect \S $procmux$9267_CMP
    connect \B $procmux$9264_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20|designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9265_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9265_CMP
    connect \B 3'100
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20|designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9264
    parameter \WIDTH 1
    connect \Y $procmux$9264_Y
    connect \S $procmux$9265_CMP
    connect \B $procmux$9260_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:126.22-133.18|designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9263_CMP1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9263_CMP [1]
    connect \B 2'01
    connect \A \instr_i [11:10]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:126.22-133.18|designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$9263_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9263_CMP [0]
    connect \A \instr_i [11:10]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:126.22-133.18|designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $reduce_or $procmux$9263_ANY
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9263_CTRL
    connect \A $procmux$9263_CMP
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:142.17-179.24|designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9261_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9261_CMP
    connect \B 2'11
    connect \A \instr_i [11:10]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:142.17-179.24|designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$9260
    parameter \WIDTH 1
    parameter \S_WIDTH 2
    connect \Y $procmux$9260_Y
    connect \S { $procmux$9263_CTRL $procmux$9261_CMP }
    connect \B { $illegal_instr_o$11 $illegal_instr_o$13 }
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9255_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9255_CMP
    connect \B 2'01
    connect \A \instr_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9254
    parameter \WIDTH 1
    connect \Y $illegal_instr_o$11
    connect \S $procmux$9255_CMP
    connect \B $procmux$9252_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20|designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9253_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9253_CMP
    connect \B 3'100
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20|designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9252
    parameter \WIDTH 1
    connect \Y $procmux$9252_Y
    connect \S $procmux$9253_CMP
    connect \B $procmux$9250_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:126.22-133.18|designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9251_CMP1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9251_CMP [1]
    connect \B 2'01
    connect \A \instr_i [11:10]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:126.22-133.18|designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$9251_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9251_CMP [0]
    connect \A \instr_i [11:10]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:126.22-133.18|designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $reduce_or $procmux$9251_ANY
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9251_CTRL
    connect \A $procmux$9251_CMP
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:126.22-133.18|designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9250
    parameter \WIDTH 1
    connect \Y $procmux$9250_Y
    connect \S $procmux$9251_CTRL
    connect \B $procmux$9248_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:132.43-132.66|designs/src/ibex_sv/ibex_compressed_decoder.sv:132.17-132.66"
  cell $mux $procmux$9248
    parameter \WIDTH 1
    connect \Y $procmux$9248_Y
    connect \S \instr_i [12]
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9242_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9242_CMP
    connect \B 2'01
    connect \A \instr_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9241
    parameter \WIDTH 32
    connect \Y $instr_o$14
    connect \S $procmux$9242_CMP
    connect \B $procmux$9239_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20|designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9240_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9240_CMP
    connect \B 3'100
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20|designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9239
    parameter \WIDTH 32
    connect \Y $procmux$9239_Y
    connect \S $procmux$9240_CMP
    connect \B $procmux$9234_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:126.22-133.18|designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9238_CMP1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9238_CMP [1]
    connect \B 2'01
    connect \A \instr_i [11:10]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:126.22-133.18|designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$9238_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9238_CMP [0]
    connect \A \instr_i [11:10]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:126.22-133.18|designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $reduce_or $procmux$9238_ANY
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9238_CTRL
    connect \A $procmux$9238_CMP
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:137.17-138.74|designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9236_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9236_CMP
    connect \B 2'10
    connect \A \instr_i [11:10]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:142.17-179.24|designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9235_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9235_CMP
    connect \B 2'11
    connect \A \instr_i [11:10]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:142.17-179.24|designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$9234
    parameter \WIDTH 32
    parameter \S_WIDTH 3
    connect \Y $procmux$9234_Y
    connect \S { $procmux$9238_CTRL $procmux$9236_CMP $procmux$9235_CMP }
    connect \B { 1'0 \instr_i [10] 5'00000 \instr_i [6:2] 2'01 \instr_i [9:7] 5'10101 \instr_i [9:7] 7'0010011 \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [12] \instr_i [6:2] 2'01 \instr_i [9:7] 5'11101 \instr_i [9:7] 7'0010011 $instr_o$12 }
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9229_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9229_CMP
    connect \B 2'01
    connect \A \instr_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9228
    parameter \WIDTH 32
    connect \Y $instr_o$12
    connect \S $procmux$9229_CMP
    connect \B $procmux$9226_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20|designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9227_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9227_CMP
    connect \B 3'100
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20|designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9226
    parameter \WIDTH 32
    connect \Y $procmux$9226_Y
    connect \S $procmux$9227_CMP
    connect \B $procmux$9224_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:142.17-179.24|designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9225_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9225_CMP
    connect \B 2'11
    connect \A \instr_i [11:10]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:142.17-179.24|designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9224
    parameter \WIDTH 32
    connect \Y $procmux$9224_Y
    connect \S $procmux$9225_CMP
    connect \B $procmux$9219_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:145.21-146.74|designs/src/ibex_sv/ibex_compressed_decoder.sv:142.17-179.24"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$9223_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9223_CMP
    connect \A { \instr_i [12] \instr_i [6:5] }
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:151.21-152.66|designs/src/ibex_sv/ibex_compressed_decoder.sv:142.17-179.24"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9222_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9222_CMP
    connect \B 3'001
    connect \A { \instr_i [12] \instr_i [6:5] }
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:157.21-158.66|designs/src/ibex_sv/ibex_compressed_decoder.sv:142.17-179.24"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9221_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9221_CMP
    connect \B 3'010
    connect \A { \instr_i [12] \instr_i [6:5] }
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:163.21-164.66|designs/src/ibex_sv/ibex_compressed_decoder.sv:142.17-179.24"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9220_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9220_CMP
    connect \B 3'011
    connect \A { \instr_i [12] \instr_i [6:5] }
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:163.21-164.66|designs/src/ibex_sv/ibex_compressed_decoder.sv:142.17-179.24"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$9219
    parameter \WIDTH 32
    parameter \S_WIDTH 4
    connect \Y $procmux$9219_Y
    connect \S { $procmux$9223_CMP $procmux$9222_CMP $procmux$9221_CMP $procmux$9220_CMP }
    connect \B { 9'010000001 \instr_i [4:2] 2'01 \instr_i [9:7] 5'00001 \instr_i [9:7] 16'0110011000000001 \instr_i [4:2] 2'01 \instr_i [9:7] 5'10001 \instr_i [9:7] 16'0110011000000001 \instr_i [4:2] 2'01 \instr_i [9:7] 5'11001 \instr_i [9:7] 16'0110011000000001 \instr_i [4:2] 2'01 \instr_i [9:7] 5'11101 \instr_i [9:7] 7'0110011 }
    connect \A \instr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9214_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9214_CMP
    connect \B 2'01
    connect \A \instr_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9213
    parameter \WIDTH 1
    connect \Y $illegal_instr_o$13
    connect \S $procmux$9214_CMP
    connect \B $procmux$9211_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20|designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9212_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9212_CMP
    connect \B 3'100
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20|designs/src/ibex_sv/ibex_compressed_decoder.sv:86.9-199.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9211
    parameter \WIDTH 1
    connect \Y $procmux$9211_Y
    connect \S $procmux$9212_CMP
    connect \B $procmux$9209_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:142.17-179.24|designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9210_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9210_CMP
    connect \B 2'11
    connect \A \instr_i [11:10]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:142.17-179.24|designs/src/ibex_sv/ibex_compressed_decoder.sv:124.13-185.20"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9209
    parameter \WIDTH 1
    connect \Y $procmux$9209_Y
    connect \S $procmux$9210_CMP
    connect \B $procmux$9207_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:173.21-173.44|designs/src/ibex_sv/ibex_compressed_decoder.sv:142.17-179.24"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9208_CMP3
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9208_CMP [3]
    connect \B 3'111
    connect \A { \instr_i [12] \instr_i [6:5] }
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:173.21-173.44|designs/src/ibex_sv/ibex_compressed_decoder.sv:142.17-179.24"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9208_CMP2
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9208_CMP [2]
    connect \B 3'110
    connect \A { \instr_i [12] \instr_i [6:5] }
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:173.21-173.44|designs/src/ibex_sv/ibex_compressed_decoder.sv:142.17-179.24"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9208_CMP1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9208_CMP [1]
    connect \B 3'101
    connect \A { \instr_i [12] \instr_i [6:5] }
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:173.21-173.44|designs/src/ibex_sv/ibex_compressed_decoder.sv:142.17-179.24"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9208_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9208_CMP [0]
    connect \B 3'100
    connect \A { \instr_i [12] \instr_i [6:5] }
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:173.21-173.44|designs/src/ibex_sv/ibex_compressed_decoder.sv:142.17-179.24"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $reduce_or $procmux$9208_ANY
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$9208_CTRL
    connect \A $procmux$9208_CMP
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:173.21-173.44|designs/src/ibex_sv/ibex_compressed_decoder.sv:142.17-179.24"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9207
    parameter \WIDTH 1
    connect \Y $procmux$9207_Y
    connect \S $procmux$9208_CTRL
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9203_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9203_CMP
    connect \B 2'10
    connect \A \instr_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9202
    parameter \WIDTH 32
    connect \Y $instr_o$34
    connect \S $procmux$9203_CMP
    connect \B $procmux$9194_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:209.19-214.14|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$9201_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9201_CMP
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:216.19-221.14|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9199_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9199_CMP
    connect \B 3'010
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:224.13-248.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9197_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9197_CMP
    connect \B 3'100
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:253.13-254.62|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9195_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9195_CMP
    connect \B 3'110
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:253.13-254.62|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$9194
    parameter \WIDTH 32
    parameter \S_WIDTH 4
    connect \Y $procmux$9194_Y
    connect \S { $procmux$9201_CMP $procmux$9199_CMP $procmux$9197_CMP $procmux$9195_CMP }
    connect \B { 7'0000000 \instr_i [6:2] \instr_i [11:7] 3'001 \instr_i [11:7] 11'00100110000 \instr_i [3:2] \instr_i [12] \instr_i [6:4] 10'0000010010 \instr_i [11:7] 7'0000011 $instr_o$32 4'0000 \instr_i [8:7] \instr_i [12] \instr_i [6:2] 8'00010010 \instr_i [11:9] 9'000100011 }
    connect \A \instr_i
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9191_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9191_CMP
    connect \B 2'10
    connect \A \instr_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9190
    parameter \WIDTH 1
    connect \Y $illegal_instr_o$35
    connect \S $procmux$9191_CMP
    connect \B $procmux$9182_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:209.19-214.14|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$9189_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9189_CMP
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:216.19-221.14|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9187_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9187_CMP
    connect \B 3'010
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:224.13-248.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9185_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9185_CMP
    connect \B 3'100
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:261.13-261.36|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9183_CMP3
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9183_CMP [3]
    connect \B 3'111
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:261.13-261.36|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9183_CMP2
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9183_CMP [2]
    connect \B 3'101
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:261.13-261.36|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9183_CMP1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9183_CMP [1]
    connect \B 3'011
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:261.13-261.36|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9183_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9183_CMP [0]
    connect \B 3'001
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:261.13-261.36|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $reduce_or $procmux$9183_ANY
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$9183_CTRL
    connect \A $procmux$9183_CMP
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:261.13-261.36|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$9182
    parameter \WIDTH 1
    parameter \S_WIDTH 4
    connect \Y $procmux$9182_Y
    connect \S { $procmux$9189_CMP $procmux$9187_CMP $procmux$9185_CMP $procmux$9183_CTRL }
    connect \B { $illegal_instr_o$19 $illegal_instr_o$21 $illegal_instr_o$33 1'1 }
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9180_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9180_CMP
    connect \B 2'10
    connect \A \instr_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9179
    parameter \WIDTH 1
    connect \Y $illegal_instr_o$19
    connect \S $procmux$9180_CMP
    connect \B $procmux$9177_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:209.19-214.14|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$9178_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9178_CMP
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:209.19-214.14|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9177
    parameter \WIDTH 1
    connect \Y $procmux$9177_Y
    connect \S $procmux$9178_CMP
    connect \B $procmux$9175_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:213.39-213.62|designs/src/ibex_sv/ibex_compressed_decoder.sv:213.13-213.62"
  cell $mux $procmux$9175
    parameter \WIDTH 1
    connect \Y $procmux$9175_Y
    connect \S \instr_i [12]
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9169_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9169_CMP
    connect \B 2'10
    connect \A \instr_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9168
    parameter \WIDTH 1
    connect \Y $illegal_instr_o$21
    connect \S $procmux$9169_CMP
    connect \B $procmux$9166_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:216.19-221.14|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9167_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9167_CMP
    connect \B 3'010
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:216.19-221.14|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9166
    parameter \WIDTH 1
    connect \Y $procmux$9166_Y
    connect \S $procmux$9167_CMP
    connect \B $procmux$9164_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:220.41-220.64|designs/src/ibex_sv/ibex_compressed_decoder.sv:220.13-220.64"
  cell $mux $procmux$9164
    parameter \WIDTH 1
    connect \Y $procmux$9164_Y
    connect \S $20y
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9159_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9159_CMP
    connect \B 2'10
    connect \A \instr_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9158
    parameter \WIDTH 1
    connect \Y $illegal_instr_o$33
    connect \S $procmux$9159_CMP
    connect \B $procmux$9156_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:224.13-248.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9157_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9157_CMP
    connect \B 3'100
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:224.13-248.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9156
    parameter \WIDTH 1
    connect \Y $procmux$9156_Y
    connect \S $procmux$9157_CMP
    connect \B $procmux$9154_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:225.15-233.18|designs/src/ibex_sv/ibex_compressed_decoder.sv:224.13-248.16"
  attribute \full_case 1
  cell $mux $procmux$9154
    parameter \WIDTH 1
    connect \Y $procmux$9154_Y
    connect \S \instr_i [12]
    connect \B 1'0
    connect \A $illegal_instr_o$27
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9148_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9148_CMP
    connect \B 2'10
    connect \A \instr_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9147
    parameter \WIDTH 1
    connect \Y $illegal_instr_o$27
    connect \S $procmux$9148_CMP
    connect \B $procmux$9145_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:224.13-248.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9146_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9146_CMP
    connect \B 3'100
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:224.13-248.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9145
    parameter \WIDTH 1
    connect \Y $procmux$9145_Y
    connect \S $procmux$9146_CMP
    connect \B $procmux$9143_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:225.15-233.18|designs/src/ibex_sv/ibex_compressed_decoder.sv:224.13-248.16"
  attribute \full_case 1
  cell $mux $procmux$9143
    parameter \WIDTH 1
    connect \Y $procmux$9143_Y
    connect \S \instr_i [12]
    connect \B 1'x
    connect \A $procmux$9141_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:228.17-228.88|designs/src/ibex_sv/ibex_compressed_decoder.sv:225.15-233.18"
  attribute \full_case 1
  cell $mux $procmux$9141
    parameter \WIDTH 1
    connect \Y $procmux$9141_Y
    connect \S $23y
    connect \B 1'0
    connect \A $illegal_instr_o$25
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9134_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9134_CMP
    connect \B 2'10
    connect \A \instr_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9133
    parameter \WIDTH 32
    connect \Y $instr_o$26
    connect \S $procmux$9134_CMP
    connect \B $procmux$9131_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:224.13-248.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9132_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9132_CMP
    connect \B 3'100
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:224.13-248.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9131
    parameter \WIDTH 32
    connect \Y $procmux$9131_Y
    connect \S $procmux$9132_CMP
    connect \B $procmux$9129_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:225.15-233.18|designs/src/ibex_sv/ibex_compressed_decoder.sv:224.13-248.16"
  attribute \full_case 1
  cell $mux $procmux$9129
    parameter \WIDTH 32
    connect \Y $procmux$9129_Y
    connect \S \instr_i [12]
    connect \B 32'x
    connect \A $procmux$9127_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:228.17-228.88|designs/src/ibex_sv/ibex_compressed_decoder.sv:225.15-233.18"
  attribute \full_case 1
  cell $mux $procmux$9127
    parameter \WIDTH 32
    connect \Y $procmux$9127_Y
    connect \S $23y
    connect \B { 7'0000000 \instr_i [6:2] 8'00000000 \instr_i [11:7] 7'0110011 }
    connect \A { 12'000000000000 \instr_i [11:7] 15'000000001100111 }
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9120_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9120_CMP
    connect \B 2'10
    connect \A \instr_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9119
    parameter \WIDTH 1
    connect \Y $illegal_instr_o$25
    connect \S $procmux$9120_CMP
    connect \B $procmux$9117_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:224.13-248.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9118_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9118_CMP
    connect \B 3'100
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:224.13-248.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9117
    parameter \WIDTH 1
    connect \Y $procmux$9117_Y
    connect \S $procmux$9118_CMP
    connect \B $procmux$9115_Y
    connect \A 1'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:225.15-233.18|designs/src/ibex_sv/ibex_compressed_decoder.sv:224.13-248.16"
  attribute \full_case 1
  cell $mux $procmux$9115
    parameter \WIDTH 1
    connect \Y $procmux$9115_Y
    connect \S \instr_i [12]
    connect \B 1'x
    connect \A $procmux$9113_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:228.17-228.88|designs/src/ibex_sv/ibex_compressed_decoder.sv:225.15-233.18"
  attribute \full_case 1
  cell $mux $procmux$9113
    parameter \WIDTH 1
    connect \Y $procmux$9113_Y
    connect \S $23y
    connect \B 1'x
    connect \A $procmux$9110_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:232.45-232.68|designs/src/ibex_sv/ibex_compressed_decoder.sv:232.17-232.68"
  cell $mux $procmux$9110
    parameter \WIDTH 1
    connect \Y $procmux$9110_Y
    connect \S $24y
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9105_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9105_CMP
    connect \B 2'10
    connect \A \instr_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9104
    parameter \WIDTH 32
    connect \Y $instr_o$32
    connect \S $procmux$9105_CMP
    connect \B $procmux$9102_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:224.13-248.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9103_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9103_CMP
    connect \B 3'100
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:224.13-248.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9102
    parameter \WIDTH 32
    connect \Y $procmux$9102_Y
    connect \S $procmux$9103_CMP
    connect \B $procmux$9100_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:225.15-233.18|designs/src/ibex_sv/ibex_compressed_decoder.sv:224.13-248.16"
  attribute \full_case 1
  cell $mux $procmux$9100
    parameter \WIDTH 32
    connect \Y $procmux$9100_Y
    connect \S \instr_i [12]
    connect \B $instr_o$31
    connect \A $instr_o$26
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9093_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9093_CMP
    connect \B 2'10
    connect \A \instr_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9092
    parameter \WIDTH 32
    connect \Y $instr_o$31
    connect \S $procmux$9093_CMP
    connect \B $procmux$9090_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:224.13-248.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9091_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9091_CMP
    connect \B 3'100
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:224.13-248.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9090
    parameter \WIDTH 32
    connect \Y $procmux$9090_Y
    connect \S $procmux$9091_CMP
    connect \B $procmux$9088_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:225.15-233.18|designs/src/ibex_sv/ibex_compressed_decoder.sv:224.13-248.16"
  attribute \full_case 1
  cell $mux $procmux$9088
    parameter \WIDTH 32
    connect \Y $procmux$9088_Y
    connect \S \instr_i [12]
    connect \B $procmux$9085_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:238.17-238.97|designs/src/ibex_sv/ibex_compressed_decoder.sv:235.15-247.18"
  attribute \full_case 1
  cell $mux $procmux$9085
    parameter \WIDTH 32
    connect \Y $procmux$9085_Y
    connect \S $28y
    connect \B { 7'0000000 \instr_i [6:2] \instr_i [11:7] 3'000 \instr_i [11:7] 7'0110011 }
    connect \A $instr_o$30
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9079_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$9079_CMP
    connect \B 2'10
    connect \A \instr_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:42.5-276.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9078
    parameter \WIDTH 32
    connect \Y $instr_o$30
    connect \S $procmux$9079_CMP
    connect \B $procmux$9076_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:224.13-248.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$9077_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 3
    parameter \A_SIGNED 0
    connect \Y $procmux$9077_CMP
    connect \B 3'100
    connect \A \instr_i [15:13]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:224.13-248.16|designs/src/ibex_sv/ibex_compressed_decoder.sv:208.9-267.16"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$9076
    parameter \WIDTH 32
    connect \Y $procmux$9076_Y
    connect \S $procmux$9077_CMP
    connect \B $procmux$9074_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:225.15-233.18|designs/src/ibex_sv/ibex_compressed_decoder.sv:224.13-248.16"
  attribute \full_case 1
  cell $mux $procmux$9074
    parameter \WIDTH 32
    connect \Y $procmux$9074_Y
    connect \S \instr_i [12]
    connect \B $procmux$9071_Y
    connect \A 32'x
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:238.17-238.97|designs/src/ibex_sv/ibex_compressed_decoder.sv:235.15-247.18"
  attribute \full_case 1
  cell $mux $procmux$9071
    parameter \WIDTH 32
    connect \Y $procmux$9071_Y
    connect \S $28y
    connect \B 32'x
    connect \A $procmux$9068_Y
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:242.19-242.47|designs/src/ibex_sv/ibex_compressed_decoder.sv:240.17-246.20"
  attribute \full_case 1
  cell $mux $procmux$9068
    parameter \WIDTH 32
    connect \Y $procmux$9068_Y
    connect \S $29y
    connect \B 1048691
    connect \A { 12'000000000000 \instr_i [11:7] 15'000000011100111 }
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:120.17-120.52"
  cell $logic_not $8
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $8y
    connect \A { \instr_i [12] \instr_i [6:2] }
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:114.17-114.39"
  cell $eq $6
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $6y
    connect \B 5'00010
    connect \A \instr_i [11:7]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:99.49-99.61"
  cell $not $5
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $5y
    connect \A \instr_i [15]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:279.29-279.50"
  cell $ne $38
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 2
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y \is_compressed_o
    connect \B 2'11
    connect \A \instr_i [1:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:240.21-240.42"
  cell $logic_not $29
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $29y
    connect \A \instr_i [11:7]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:235.19-235.39"
  cell $reduce_bool $28
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $28y
    connect \A \instr_i [6:2]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:232.21-232.42"
  cell $logic_not $24
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $24y
    connect \A \instr_i [11:7]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:225.19-225.39"
  cell $reduce_bool $23
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $23y
    connect \A \instr_i [6:2]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:220.17-220.38"
  cell $logic_not $20
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $20y
    connect \A \instr_i [11:7]
  end
  attribute \src "designs/src/ibex_sv/ibex_compressed_decoder.sv:50.17-50.38"
  cell $logic_not $1
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 8
    parameter \A_SIGNED 0
    connect \Y $1y
    connect \A \instr_i [12:5]
  end
end
attribute \src "designs/src/ibex_sv/ibex_alu.sv:9.8"
module \ibex_alu$ibex_core.ex_block_i.alu_i
  attribute \unused_bits "32"
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:232.16"
  wire width 33 \shift_result_ext
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:234.16"
  wire width 32 \shift_result
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:231.16"
  wire width 32 \shift_operand
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:223.15"
  wire \shift_left
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:225.15"
  wire \shift_arith
  attribute \unused_bits "5"
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:229.15"
  wire width 6 \shift_amt_compl
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:228.15"
  wire width 6 \shift_amt
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:30.31"
  wire width 32 output 13 \result_o
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:12.31"
  wire width 6 input 7 \operator_i
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:37.16"
  wire width 33 \operand_b_neg
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:14.31"
  wire width 32 input 9 \operand_b_i
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:13.31"
  wire width 32 input 8 \operand_a_i
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:21.31"
  wire input 10 \multdiv_sel_i
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:19.31"
  wire width 33 input 2 \multdiv_operand_b_i
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:18.31"
  wire width 33 input 1 \multdiv_operand_a_i
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:97.9"
  wire \is_greater_equal
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:32.31"
  wire output 15 \is_equal_result_o
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:16.31"
  wire input 6 \instr_first_cycle_i
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:25.31"
  wire width 2 output 3 \imd_val_we_o
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:23.31"
  wire width 64 input 5 \imd_val_q_i
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:24.31"
  wire width 64 output 4 \imd_val_d_o
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:31.31"
  wire output 14 \comparison_result_o
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:98.9"
  wire \cmp_signed
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:346.16"
  wire width 32 \bwlogic_xor_result
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:347.16"
  wire width 32 \bwlogic_result
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:344.16"
  wire width 32 \bwlogic_or_result
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:341.9"
  wire \bwlogic_or
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:345.16"
  wire width 32 \bwlogic_and_result
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:342.9"
  wire \bwlogic_and
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:27.31"
  wire width 32 output 11 \adder_result_o
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:28.31"
  wire width 34 output 12 \adder_result_ext_o
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:48.16"
  wire \adder_op_b_negate
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:49.28"
  wire width 33 \adder_in_b
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:49.16"
  wire width 33 \adder_in_a
  wire $procmux$5869_CTRL
  wire width 13 $procmux$5869_CMP
  wire $procmux$5862_CTRL
  wire width 5 $procmux$5862_CMP
  wire $procmux$5856_CMP
  wire $procmux$5855_CTRL
  wire width 4 $procmux$5855_CMP
  wire $procmux$5854_CTRL
  wire width 6 $procmux$5854_CMP
  wire $procmux$5848_CMP
  wire $procmux$5830_CTRL
  wire width 6 $procmux$5830_CMP
  wire $procmux$5829_CTRL
  wire width 2 $procmux$5829_CMP
  wire $procmux$5828_CTRL
  wire width 5 $procmux$5828_CMP
  wire $procmux$5827_CTRL
  wire width 8 $procmux$5827_CMP
  wire $54y
  wire $53y
  wire $51y
  wire $50y
  wire $40y
  attribute \unused_bits "5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31"
  wire width 32 $23y
  wire $18y
  wire $17y
  wire $14y
  wire $13y
  wire $11y
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:66.27-66.52|designs/src/ibex_sv/ibex_alu.sv:54.5-69.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5869_CMP9
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5869_CMP [9]
    connect \B 6'011001
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:66.27-66.52|designs/src/ibex_sv/ibex_alu.sv:54.5-69.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5869_CMP8
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5869_CMP [8]
    connect \B 6'100110
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:66.27-66.52|designs/src/ibex_sv/ibex_alu.sv:54.5-69.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5869_CMP7
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5869_CMP [7]
    connect \B 6'100101
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:66.27-66.52|designs/src/ibex_sv/ibex_alu.sv:54.5-69.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5869_CMP6
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5869_CMP [6]
    connect \B 6'010100
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:66.27-66.52|designs/src/ibex_sv/ibex_alu.sv:54.5-69.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5869_CMP5
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5869_CMP [5]
    connect \B 6'010011
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:66.27-66.52|designs/src/ibex_sv/ibex_alu.sv:54.5-69.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5869_CMP4
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5869_CMP [4]
    connect \B 6'010110
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:66.27-66.52|designs/src/ibex_sv/ibex_alu.sv:54.5-69.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5869_CMP3
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5869_CMP [3]
    connect \B 6'010101
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:66.27-66.52|designs/src/ibex_sv/ibex_alu.sv:54.5-69.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5869_CMP2
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5869_CMP [2]
    connect \B 6'011000
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:66.27-66.52|designs/src/ibex_sv/ibex_alu.sv:54.5-69.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5869_CMP12
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5869_CMP [12]
    connect \B 6'011100
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:66.27-66.52|designs/src/ibex_sv/ibex_alu.sv:54.5-69.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5869_CMP11
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5869_CMP [11]
    connect \B 6'011011
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:66.27-66.52|designs/src/ibex_sv/ibex_alu.sv:54.5-69.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5869_CMP10
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5869_CMP [10]
    connect \B 6'011010
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:66.27-66.52|designs/src/ibex_sv/ibex_alu.sv:54.5-69.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5869_CMP1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5869_CMP [1]
    connect \B 6'010111
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:66.27-66.52|designs/src/ibex_sv/ibex_alu.sv:54.5-69.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5869_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5869_CMP [0]
    connect \B 6'000001
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:66.27-66.52|designs/src/ibex_sv/ibex_alu.sv:54.5-69.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $reduce_or $procmux$5869_ANY
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 13
    parameter \A_SIGNED 0
    connect \Y $procmux$5869_CTRL
    connect \A $procmux$5869_CMP
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:66.27-66.52|designs/src/ibex_sv/ibex_alu.sv:54.5-69.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$5868
    parameter \WIDTH 1
    connect \Y \adder_op_b_negate
    connect \S $procmux$5869_CTRL
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:80.26-80.53|designs/src/ibex_sv/ibex_alu.sv:78.5-82.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$5864
    parameter \WIDTH 33
    parameter \S_WIDTH 2
    connect \Y \adder_in_b
    connect \S { \multdiv_sel_i \adder_op_b_negate }
    connect \B { \multdiv_operand_b_i \operand_b_neg }
    connect \A { \operand_b_i 1'0 }
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:107.16-107.34|designs/src/ibex_sv/ibex_alu.sv:101.5-110.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5862_CMP4
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5862_CMP [4]
    connect \B 6'011011
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:107.16-107.34|designs/src/ibex_sv/ibex_alu.sv:101.5-110.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5862_CMP3
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5862_CMP [3]
    connect \B 6'011001
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:107.16-107.34|designs/src/ibex_sv/ibex_alu.sv:101.5-110.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5862_CMP2
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5862_CMP [2]
    connect \B 6'100101
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:107.16-107.34|designs/src/ibex_sv/ibex_alu.sv:101.5-110.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5862_CMP1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5862_CMP [1]
    connect \B 6'010011
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:107.16-107.34|designs/src/ibex_sv/ibex_alu.sv:101.5-110.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5862_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5862_CMP [0]
    connect \B 6'010101
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:107.16-107.34|designs/src/ibex_sv/ibex_alu.sv:101.5-110.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $reduce_or $procmux$5862_ANY
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $procmux$5862_CTRL
    connect \A $procmux$5862_CMP
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:107.16-107.34|designs/src/ibex_sv/ibex_alu.sv:101.5-110.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$5861
    parameter \WIDTH 1
    connect \Y \cmp_signed
    connect \S $procmux$5862_CTRL
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:119.7-119.53|designs/src/ibex_sv/ibex_alu.sv:118.5-122.8"
  attribute \full_case 1
  cell $mux $procmux$5858
    parameter \WIDTH 1
    connect \Y \is_greater_equal
    connect \S $11y
    connect \B $14y
    connect \A $13y
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:143.27-143.50|designs/src/ibex_sv/ibex_alu.sv:141.5-151.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5856_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5856_CMP
    connect \B 6'011000
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:145.27-145.57|designs/src/ibex_sv/ibex_alu.sv:141.5-151.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5855_CMP3
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5855_CMP [3]
    connect \B 6'011100
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:145.27-145.57|designs/src/ibex_sv/ibex_alu.sv:141.5-151.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5855_CMP2
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5855_CMP [2]
    connect \B 6'011011
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:145.27-145.57|designs/src/ibex_sv/ibex_alu.sv:141.5-151.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5855_CMP1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5855_CMP [1]
    connect \B 6'010110
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:145.27-145.57|designs/src/ibex_sv/ibex_alu.sv:141.5-151.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5855_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5855_CMP [0]
    connect \B 6'010101
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:145.27-145.57|designs/src/ibex_sv/ibex_alu.sv:141.5-151.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $reduce_or $procmux$5855_ANY
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $procmux$5855_CTRL
    connect \A $procmux$5855_CMP
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:148.27-148.58|designs/src/ibex_sv/ibex_alu.sv:141.5-151.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5854_CMP5
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5854_CMP [5]
    connect \B 6'100110
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:148.27-148.58|designs/src/ibex_sv/ibex_alu.sv:141.5-151.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5854_CMP4
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5854_CMP [4]
    connect \B 6'100101
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:148.27-148.58|designs/src/ibex_sv/ibex_alu.sv:141.5-151.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5854_CMP3
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5854_CMP [3]
    connect \B 6'011010
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:148.27-148.58|designs/src/ibex_sv/ibex_alu.sv:141.5-151.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5854_CMP2
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5854_CMP [2]
    connect \B 6'011001
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:148.27-148.58|designs/src/ibex_sv/ibex_alu.sv:141.5-151.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5854_CMP1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5854_CMP [1]
    connect \B 6'010100
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:148.27-148.58|designs/src/ibex_sv/ibex_alu.sv:141.5-151.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5854_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5854_CMP [0]
    connect \B 6'010011
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:148.27-148.58|designs/src/ibex_sv/ibex_alu.sv:141.5-151.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $reduce_or $procmux$5854_ANY
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5854_CTRL
    connect \A $procmux$5854_CMP
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:148.27-148.58|designs/src/ibex_sv/ibex_alu.sv:141.5-151.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$5853
    parameter \WIDTH 1
    parameter \S_WIDTH 3
    connect \Y \comparison_result_o
    connect \S { $procmux$5856_CMP $procmux$5855_CTRL $procmux$5854_CTRL }
    connect \B { $17y \is_greater_equal $18y }
    connect \A \is_equal_result_o
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:286.16-286.34|designs/src/ibex_sv/ibex_alu.sv:285.5-296.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5848_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5848_CMP
    connect \B 6'001010
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:286.16-286.34|designs/src/ibex_sv/ibex_alu.sv:285.5-296.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $mux $procmux$5847
    parameter \WIDTH 1
    connect \Y \shift_left
    connect \S $procmux$5848_CMP
    connect \B 1'1
    connect \A 1'0
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:374.20-374.56|designs/src/ibex_sv/ibex_alu.sv:372.5-376.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$5832
    parameter \WIDTH 32
    parameter \S_WIDTH 2
    connect \Y \bwlogic_result
    connect \S { \bwlogic_or \bwlogic_and }
    connect \B { \bwlogic_or_result \bwlogic_and_result }
    connect \A \bwlogic_xor_result
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:1203.27-1203.53|designs/src/ibex_sv/ibex_alu.sv:1199.5-1265.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5830_CMP5
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5830_CMP [5]
    connect \B 6'000111
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:1203.27-1203.53|designs/src/ibex_sv/ibex_alu.sv:1199.5-1265.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5830_CMP4
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5830_CMP [4]
    connect \B 6'000100
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:1203.27-1203.53|designs/src/ibex_sv/ibex_alu.sv:1199.5-1265.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5830_CMP3
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5830_CMP [3]
    connect \B 6'000110
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:1203.27-1203.53|designs/src/ibex_sv/ibex_alu.sv:1199.5-1265.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5830_CMP2
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5830_CMP [2]
    connect \B 6'000011
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:1203.27-1203.53|designs/src/ibex_sv/ibex_alu.sv:1199.5-1265.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5830_CMP1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5830_CMP [1]
    connect \B 6'000101
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:1203.27-1203.53|designs/src/ibex_sv/ibex_alu.sv:1199.5-1265.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5830_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5830_CMP [0]
    connect \B 6'000010
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:1203.27-1203.53|designs/src/ibex_sv/ibex_alu.sv:1199.5-1265.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $reduce_or $procmux$5830_ANY
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5830_CTRL
    connect \A $procmux$5830_CMP
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:1206.26-1206.50|designs/src/ibex_sv/ibex_alu.sv:1199.5-1265.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5829_CMP1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5829_CMP [1]
    connect \B 6'000001
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:1206.26-1206.50|designs/src/ibex_sv/ibex_alu.sv:1199.5-1265.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $logic_not $procmux$5829_CMP0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5829_CMP [0]
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:1206.26-1206.50|designs/src/ibex_sv/ibex_alu.sv:1199.5-1265.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $reduce_or $procmux$5829_ANY
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $procmux$5829_CTRL
    connect \A $procmux$5829_CMP
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:1212.26-1212.50|designs/src/ibex_sv/ibex_alu.sv:1199.5-1265.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5828_CMP4
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5828_CMP [4]
    connect \B 6'001011
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:1212.26-1212.50|designs/src/ibex_sv/ibex_alu.sv:1199.5-1265.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5828_CMP3
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5828_CMP [3]
    connect \B 6'001100
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:1212.26-1212.50|designs/src/ibex_sv/ibex_alu.sv:1199.5-1265.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5828_CMP2
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5828_CMP [2]
    connect \B 6'001000
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:1212.26-1212.50|designs/src/ibex_sv/ibex_alu.sv:1199.5-1265.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5828_CMP1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5828_CMP [1]
    connect \B 6'001001
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:1212.26-1212.50|designs/src/ibex_sv/ibex_alu.sv:1199.5-1265.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5828_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5828_CMP [0]
    connect \B 6'001010
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:1212.26-1212.50|designs/src/ibex_sv/ibex_alu.sv:1199.5-1265.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $reduce_or $procmux$5828_ANY
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 5
    parameter \A_SIGNED 0
    connect \Y $procmux$5828_CTRL
    connect \A $procmux$5828_CMP
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:1221.27-1221.57|designs/src/ibex_sv/ibex_alu.sv:1199.5-1265.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5827_CMP7
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5827_CMP [7]
    connect \B 6'100110
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:1221.27-1221.57|designs/src/ibex_sv/ibex_alu.sv:1199.5-1265.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5827_CMP6
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5827_CMP [6]
    connect \B 6'100101
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:1221.27-1221.57|designs/src/ibex_sv/ibex_alu.sv:1199.5-1265.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5827_CMP5
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5827_CMP [5]
    connect \B 6'010100
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:1221.27-1221.57|designs/src/ibex_sv/ibex_alu.sv:1199.5-1265.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5827_CMP4
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5827_CMP [4]
    connect \B 6'010011
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:1221.27-1221.57|designs/src/ibex_sv/ibex_alu.sv:1199.5-1265.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5827_CMP3
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5827_CMP [3]
    connect \B 6'010110
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:1221.27-1221.57|designs/src/ibex_sv/ibex_alu.sv:1199.5-1265.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5827_CMP2
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5827_CMP [2]
    connect \B 6'010101
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:1221.27-1221.57|designs/src/ibex_sv/ibex_alu.sv:1199.5-1265.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5827_CMP1
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5827_CMP [1]
    connect \B 6'011000
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:1221.27-1221.57|designs/src/ibex_sv/ibex_alu.sv:1199.5-1265.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $eq $procmux$5827_CMP0
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $procmux$5827_CMP [0]
    connect \B 6'010111
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:1221.27-1221.57|designs/src/ibex_sv/ibex_alu.sv:1199.5-1265.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $reduce_or $procmux$5827_ANY
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 8
    parameter \A_SIGNED 0
    connect \Y $procmux$5827_CTRL
    connect \A $procmux$5827_CMP
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:1221.27-1221.57|designs/src/ibex_sv/ibex_alu.sv:1199.5-1265.12"
  attribute \parallel_case 1
  attribute \full_case 1
  cell $pmux $procmux$5826
    parameter \WIDTH 32
    parameter \S_WIDTH 4
    connect \Y \result_o
    connect \S { $procmux$5830_CTRL $procmux$5829_CTRL $procmux$5828_CTRL $procmux$5827_CTRL }
    connect \B { \bwlogic_result \adder_result_ext_o [32:1] \shift_result 31'0000000000000000000000000000000 \comparison_result_o }
    connect \A 0
  end
  cell $not $auto$opt_expr.cc:716:replace_const_cells$11092
    parameter \Y_WIDTH 33
    parameter \A_WIDTH 33
    parameter \A_SIGNED 0
    connect \Y \operand_b_neg
    connect \A { \operand_b_i 1'0 }
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:113.22-113.43"
  cell $logic_not $9
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 32
    parameter \A_SIGNED 0
    connect \Y \is_equal_result_o
    connect \A \adder_result_ext_o [32:1]
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:86.31-86.76"
  cell $add $6
    parameter \Y_WIDTH 34
    parameter \B_WIDTH 34
    parameter \B_SIGNED 0
    parameter \A_WIDTH 34
    parameter \A_SIGNED 0
    connect \Y \adder_result_ext_o
    connect \B { 1'0 \adder_in_b }
    connect \A { 1'0 \adder_in_a }
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:369.24-369.74"
  cell $or $55
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \bwlogic_and
    connect \B $54y
    connect \A $53y
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:369.51-369.73"
  cell $eq $54
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $54y
    connect \B 6'000111
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:369.25-369.46"
  cell $eq $53
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $53y
    connect \B 6'000100
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:368.24-368.73"
  cell $or $52
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \bwlogic_or
    connect \B $51y
    connect \A $50y
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:368.51-368.72"
  cell $eq $51
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $51y
    connect \B 6'000110
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:368.25-368.45"
  cell $eq $50
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $50y
    connect \B 6'000011
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:366.31-366.62"
  cell $xor $49
    parameter \Y_WIDTH 32
    parameter \B_WIDTH 32
    parameter \B_SIGNED 0
    parameter \A_WIDTH 32
    parameter \A_SIGNED 0
    connect \Y \bwlogic_xor_result
    connect \B \operand_b_i
    connect \A \operand_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:365.31-365.62"
  cell $and $48
    parameter \Y_WIDTH 32
    parameter \B_WIDTH 32
    parameter \B_SIGNED 0
    parameter \A_WIDTH 32
    parameter \A_SIGNED 0
    connect \Y \bwlogic_and_result
    connect \B \operand_b_i
    connect \A \operand_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:364.31-364.62"
  cell $or $47
    parameter \Y_WIDTH 32
    parameter \B_WIDTH 32
    parameter \B_SIGNED 0
    parameter \A_WIDTH 32
    parameter \A_SIGNED 0
    connect \Y \bwlogic_or_result
    connect \B \operand_b_i
    connect \A \operand_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:333.20-333.64"
  cell $mux $43
    parameter \WIDTH 32
    connect \Y \shift_result
    connect \S \shift_left
    connect \B { \shift_result_ext [0] \shift_result_ext [1] \shift_result_ext [2] \shift_result_ext [3] \shift_result_ext [4] \shift_result_ext [5] \shift_result_ext [6] \shift_result_ext [7] \shift_result_ext [8] \shift_result_ext [9] \shift_result_ext [10] \shift_result_ext [11] \shift_result_ext [12] \shift_result_ext [13] \shift_result_ext [14] \shift_result_ext [15] \shift_result_ext [16] \shift_result_ext [17] \shift_result_ext [18] \shift_result_ext [19] \shift_result_ext [20] \shift_result_ext [21] \shift_result_ext [22] \shift_result_ext [23] \shift_result_ext [24] \shift_result_ext [25] \shift_result_ext [26] \shift_result_ext [27] \shift_result_ext [28] \shift_result_ext [29] \shift_result_ext [30] \shift_result_ext [31] }
    connect \A \shift_result_ext [31:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:323.19-324.33"
  cell $sshr $42
    parameter \Y_WIDTH 33
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 33
    parameter \A_SIGNED 1
    connect \Y \shift_result_ext
    connect \B \shift_amt [4:0]
    connect \A { $40y \shift_operand }
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:323.42-323.73"
  cell $and $40
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $40y
    connect \B \shift_operand [31]
    connect \A \shift_arith
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:313.23-313.63"
  cell $mux $36
    parameter \WIDTH 32
    connect \Y \shift_operand
    connect \S \shift_left
    connect \B { \operand_a_i [0] \operand_a_i [1] \operand_a_i [2] \operand_a_i [3] \operand_a_i [4] \operand_a_i [5] \operand_a_i [6] \operand_a_i [7] \operand_a_i [8] \operand_a_i [9] \operand_a_i [10] \operand_a_i [11] \operand_a_i [12] \operand_a_i [13] \operand_a_i [14] \operand_a_i [15] \operand_a_i [16] \operand_a_i [17] \operand_a_i [18] \operand_a_i [19] \operand_a_i [20] \operand_a_i [21] \operand_a_i [22] \operand_a_i [23] \operand_a_i [24] \operand_a_i [25] \operand_a_i [26] \operand_a_i [27] \operand_a_i [28] \operand_a_i [29] \operand_a_i [30] \operand_a_i [31] }
    connect \A \operand_a_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:302.26-302.47"
  cell $eq $34
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 6
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y \shift_arith
    connect \B 6'001000
    connect \A \operator_i
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:266.24-268.85"
  cell $mux $29
    parameter \WIDTH 5
    connect \Y \shift_amt [4:0]
    connect \S \instr_first_cycle_i
    connect \B \operand_b_i [4:0]
    connect \A \shift_amt_compl [4:0]
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:260.28-260.49"
  cell $sub $23
    parameter \Y_WIDTH 32
    parameter \B_WIDTH 32
    parameter \B_SIGNED 0
    parameter \A_WIDTH 32
    parameter \A_SIGNED 0
    connect \Y { $23y [31:6] \shift_amt_compl }
    connect \B { 27'000000000000000000000000000 \operand_b_i [4:0] }
    connect \A 32
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:73.26-73.82"
  cell $mux $2
    parameter \WIDTH 33
    connect \Y \adder_in_a
    connect \S \multdiv_sel_i
    connect \B \multdiv_operand_a_i
    connect \A { \operand_a_i 1'1 }
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:148.40-148.57"
  cell $not $18
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $18y
    connect \A \is_greater_equal
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:143.40-143.49"
  cell $not $17
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $17y
    connect \A \is_equal_result_o
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:121.26-121.56"
  cell $xor $14
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $14y
    connect \B \cmp_signed
    connect \A \operand_a_i [31]
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:119.27-119.51"
  cell $not $13
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $13y
    connect \A \adder_result_ext_o [32]
  end
  attribute \src "designs/src/ibex_sv/ibex_alu.sv:118.10-118.43"
  cell $xor $11
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $11y
    connect \B \operand_b_i [31]
    connect \A \operand_a_i [31]
  end
  connect \shift_amt [5] 1'0
  connect $23y [5:0] \shift_amt_compl
  connect \adder_result_o \adder_result_ext_o [32:1]
  connect \imd_val_we_o 2'00
  connect \imd_val_d_o 64'0000000000000000000000000000000000000000000000000000000000000000
end
