# Arquitetura_de_Computadores
Repositorio para as atividades desenvolvidas durante a disciplina.
Professor: Waldemar Neto.

# Projeto ULA - Porta AND e Half Adder em VHDLMore actions
# Projeto ULA - Portas L√≥gicas, Half Adder e ALU em VHDL

Este projeto faz parte da disciplina **Arquitetura de Computadores** e consiste na implementa√ß√£o de duas unidades funcionais b√°sicas de um processador que nesse caso √© a ULA (Unidade L√≥gica e Aritm√©tica) utilizando a linguagem **VHDL**:

- **Porta AND**: recebe duas entradas l√≥gicas (`a` e `b`) e gera uma sa√≠da `y` que representa a conjun√ß√£o l√≥gica das entradas.
- **Half Adder**: circuito combinacional que soma dois bits (`a` e `b`) e gera duas sa√≠das:
  - `y` (soma dos bits, opera√ß√£o XOR)
  - `carry_o` (transporte ou carry, opera√ß√£o AND)

## Estrutura do projeto:
```
Arquitetura_de_Computadores/
‚îú‚îÄ‚îÄ Etapa_1-VHDL_And_e_Half_Adder/
‚îÇ   ‚îú‚îÄ‚îÄ and.vhdl
‚îÇ   ‚îú‚îÄ‚îÄ and_tb.vhdl
‚îÇ   ‚îú‚îÄ‚îÄ half_adder.vhdl
‚îÇ   ‚îú‚îÄ‚îÄ half_adder_tb.vhdl
‚îÇ
‚îÇ
‚îú‚îÄ‚îÄ Etapa_2-Projeto_da_ULA/Arithmetic_Logic_Unit/
‚îÇ   ‚îú‚îÄ‚îÄ alu.vhdl
‚îÇ   ‚îú‚îÄ‚îÄ alu_tb_1bit.vhdl
‚îÇ   ‚îú‚îÄ‚îÄ alu_tb_4bit.vhdl

```

- `and.vhdl` ‚Äî defini√ß√£o da porta AND
- `half_adder.vhdl` ‚Äî defini√ß√£o do Half Adder
- `and_tb.vhdl` ‚Äî testbench para a porta AND (opcional)
- `half_adder_tb.vhdl` ‚Äî testbench para o Half Adder

## Parte 1 ‚Äì Porta AND

## Como simular
A porta AND recebe duas entradas bin√°rias (a, b) e produz a sa√≠da y = a AND b.

Para simular os circuitos com o GHDL e visualizar as formas de onda com o GTKWave, siga os comandos:
Arquivos:
- `and.vhdl`: implementa√ß√£o da porta AND
- `and_tb.vhdl`: testbench para simula√ß√£o

```bash
# Analisar os arquivos VHDL
ghdl -a and.vhdl
ghdl -a and_tb.vhdl
ghdl -a half_adder.vhdl
ghdl -a half_adder_tb.vhdl
## Parte 2 ‚Äì Meio Somador (Half Adder)

# Elaborar o testbench
ghdl -e half_adder_tb
ghdl -e and_tb
O meio somador realiza a soma de dois bits (a, b).

# Rodar a simula√ß√£o gerando arquivo VCD
ghdl -r and_tb --vcd=wave.vcd
ghdl -r half_adder_tb --vcd=wave.vcd
Entradas: a, b
Sa√≠das:
- y = a XOR b
- carry_o = a AND b

# Visualizar o arquivo VCD no GTKWave
Arquivos:
- `half_adder.vhdl`: implementa√ß√£o do meio somador
- `half_adder_tb.vhdl`: testbench para simula√ß√£o
- `and.vhdl`: implementa√ß√£o da porta AND
- `and_tb.vhdl`: testbench para simula√ß√£o

üöÄ Como Simular com Tarefas do VS Code
Este projeto est√° configurado para usar o Task Runner do Visual Studio Code, o que automatiza todo o processo de compila√ß√£o e simula√ß√£o com um √∫nico comando.

Pr√©-requisitos
Visual Studio Code instalado.
GHDL e GTKWave instalados e acess√≠veis pelo terminal do seu sistema (adicionados ao PATH).
Fluxo de Trabalho por Etapa
Este projeto utiliza tarefas locais para cada etapa. Para que funcionem, voc√™ deve abrir a pasta da etapa espec√≠fica em que deseja trabalhar, e n√£o a pasta raiz Arquitetura_de_Computadores.

Exemplo: Rodando as Tarefas da Etapa 1
Abra a Pasta da Etapa no VS Code:

No menu do VS Code, v√° em Arquivo -> Abrir Pasta...
Navegue e selecione a pasta da primeira etapa: Etapa_1-VHDL_And_e_Half_Adder.
Execute a Tarefa de Simula√ß√£o:
Com a pasta correta aberta, voc√™ tem duas maneiras de rodar as tarefas:

M√©todo 1: Atalho R√°pido (Roda a tarefa padr√£o)

Pressione Ctrl + Shift + B.
Isso executar√° a tarefa padr√£o, que no caso √© "‚ñ∂Ô∏è Compilar e simular AND gate".
M√©todo 2: Paleta de Comandos (Permite escolher a tarefa)

Pressione Ctrl + Shift + P para abrir a Paleta de Comandos.
Comece a digitar Run Task e selecione a op√ß√£o Tasks: Run Task.
Uma lista com as tarefas dispon√≠veis para esta etapa aparecer√°. Escolha uma e pressione Enter:
‚ñ∂Ô∏è Compilar e simular AND
‚ñ∂Ô∏è Compilar e simular Half Adder
O que Acontece Depois?
Ao executar a tarefa, um terminal integrado aparecer√° no VS Code, executar√° todos os comandos de compila√ß√£o e simula√ß√£o em sequ√™ncia e, ao final, a janela do GTKWave abrir√° automaticamente com as formas de onda para sua an√°lise.

## Parte 3 ‚Äì ULA de 1 e 4 bits

A ALU realiza opera√ß√µes l√≥gicas e aritm√©ticas de 1 bit, podendo ser instanciada para formar uma ALU de 4 bits.

Opera√ß√µes suportadas (definidas por um seletor de 2 bits):
- "00": AND
- "01": ADD (com carry_in)
- "10": SUB (com carry_in)
- "11": OR

Arquivos:
- `alu.vhdl`: implementa√ß√£o da ALU de 1 bit
- `alu_tb_1bit.vhdl`: testbench da ALU de 1 bit
- `alu_tb_4bit.vhdl`: testbench da ALU de 4 bits

## Simula√ß√£o com GHDL e GTKWave

Execute os comandos na pasta do componente a ser testado.

1. Analisar os arquivos VHDL:

```
ghdl -a arquivo.vhdl
```

2. Elaborar o testbench:

```
ghdl -e nome_do_testbench
```

3. Executar a simula√ß√£o e gerar arquivo VCD:

```
ghdl -r nome_do_testbench --vcd=wave.vcd
```

4. Visualizar no GTKWave:

```
gtkwave wave.vcd


#Descri√ß√£o do que acontece nessa ULA:
ULA 1 BIT e ULA 4 BITS
Caso 1: Quando Operacao = "01" (ADD)-Adi√ß√£o
O que voc√™ est√° testando: A soma 1+1. (Assumindo CarryIn = 0).
C√°lculo: 1+1=2, que em bin√°rio √© 10 (Resultado 0, Carry-Out 1).

Caso 2: Quando Operacao = "00" (AND)-Adi√ß√£o
O que voc√™ est√° testando: A opera√ß√£o l√≥gica 1 AND 1. (Assumindo CarryIn = 0-ignora op l√≥gica).
C√°lculo: 1+1=1. que √© em bin√°rio 11 (Resultado 1 Carry-Out 0).

Caso 3: Quando Operacao = "11" (OR)
O que voc√™ est√° testando: A opera√ß√£o l√≥gica 1 OR 1. (Assumindo CarryIn = 0-ignora op l√≥gica)
C√°lculo: 1 OR 1=1. que em bin√°rio √© 1 (Resutado 1 carry-out 0).

Caso 4: Quando Operacao = "10" (SUB)
O que voc√™ est√° testando: A subtra√ß√£o 1‚àí1. (Assumindo CarryIn = 1).
C√°lculo mental: 1‚àí1=0. que em bin√°rio √© 00 (Resultado 0 carry-out 1).

Esses s√£o alguns exemplos de combina√ß√µes mais comuns, mas no total s√£o 8 possibilidades para ADD
e SUB tamb√©m √© 8 para cada opera√ß√£o matem√°tica, j√° para AND E OR 4 possibilidades cada opera√ß√£o
l√≥gica.

Tabela Verdade Completa da ULA de 1 Bit
Esta se√ß√£o detalha o comportamento esperado da ULA para todas as combina√ß√µes de entradas poss√≠veis.

Opera√ß√£o AND (Seletor = "00")
O CarryIn √© ignorado para opera√ß√µes l√≥gicas.

| A | B | Resultado | CarryOut |
|:-:|:-:|:-----------:|:----------:|
| 0 | 0 |      0      |      0     |
| 0 | 1 |      0      |      0     |
| 1 | 0 |      0      |      0     |
| 1 | 1 |      1      |      0     |

Opera√ß√£o OR (Seletor = "11")
O CarryIn √© ignorado para opera√ß√µes l√≥gicas.

| A | B | Resultado | CarryOut |
|:-:|:-:|:-----------:|:----------:|
| 0 | 0 |      0      |      0     |
| 0 | 1 |      1      |      0     |
| 1 | 0 |      1      |      0     |
| 1 | 1 |      1      |      0     |

Opera√ß√£o ADD (Seletor = "01")
| A | B | CarryIn | Resultado | CarryOut |
|:-:|:-:|:---------:|:-----------:|:----------:|
| 0 | 0 |     0     |      0      |      0     |
| 0 | 0 |     1     |      1      |      0     |
| 0 | 1 |     0     |      1      |      0     |
| 0 | 1 |     1     |      0      |      1     |
| 1 | 0 |     0     |      1      |      0     |
| 1 | 0 |     1     |      0      |      1     |
| 1 | 1 |     0     |      0      |      1     |
| 1 | 1 |     1     |      1      |      1     |

Opera√ß√£o SUB (Seletor = "10")
Lembre-se que a l√≥gica √© Resultado = A XOR (NOT B) XOR CarryIn.
Um CarryOut=0 indica que houve um "empr√©stimo" (borrow).

| A | B | CarryIn | Resultado | CarryOut |
|:-:|:-:|:---------:|:-----------:|:----------:|
| 0 | 0 |     0     |      1      |      0     |
| 0 | 0 |     1     |      0      |      1     |
| 0 | 1 |     0     |      0      |      0     |
| 0 | 1 |     1     |      1      |      0     |
| 1 | 0 |     0     |      0      |      1     |
| 1 | 0 |     1     |      1      |      1     |
| 1 | 1 |     0     |      1      |      0     |
| 1 | 1 |     1     |      0      |      1     |

üöÄ Como Simular com Tarefas do VS Code
Este projeto est√° configurado para usar o Task Runner do Visual Studio Code, o que automatiza todo o processo de compila√ß√£o e simula√ß√£o com um √∫nico comando.

Pr√©-requisitos
Visual Studio Code instalado.
GHDL e GTKWave instalados e acess√≠veis pelo terminal do seu sistema (adicionados ao PATH).
Fluxo de Trabalho por Etapa
Este projeto utiliza tarefas locais para cada etapa. Para que funcionem, voc√™ deve abrir a pasta da etapa espec√≠fica em que deseja trabalhar, e n√£o a pasta raiz Arquitetura_de_Computadores.

Exemplo: Rodando as Tarefas da Etapa 2 (ULA)
Abra a Pasta da Etapa no VS Code:

No menu do VS Code, v√° em Arquivo -> Abrir Pasta...
Navegue e selecione a pasta da segunda etapa: Etapa_2-Projeto_da_ULA/Arithmetic_Logic_Unit.
Execute a Tarefa de Simula√ß√£o:
Com a pasta correta aberta, voc√™ tem duas maneiras de rodar as tarefas:

M√©todo 1: Atalho R√°pido (Roda a tarefa padr√£o)

Pressione Ctrl + Shift + B.
Isso executar√° a tarefa padr√£o, que no caso √© "‚ñ∂Ô∏è Simular e Abrir ULA 1-bit".
M√©todo 2: Paleta de Comandos (Permite escolher a tarefa)

Pressione Ctrl + Shift + P para abrir a Paleta de Comandos.
Comece a digitar Run Task e selecione a op√ß√£o Tasks: Run Task.
Uma lista com as tarefas dispon√≠veis para esta etapa aparecer√°. Escolha uma e pressione Enter:
‚ñ∂Ô∏è Simular e Abrir ULA 1-bit
‚ñ∂Ô∏è Simular e Abrir ULA 4-bit
O que Acontece Depois?
Ao executar a tarefa, um terminal integrado aparecer√° no VS Code, executar√° todos os comandos de compila√ß√£o e simula√ß√£o em sequ√™ncia e, ao final, a janela do GTKWave abrir√° automaticamente com as formas de onda para sua an√°lise.

## Autor:

- [Marcelo Augusto](https://github.com/marceloifpe)

