TimeQuest Timing Analyzer report for lcd1602
Wed Aug 29 15:57:20 2018
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_sys'
 13. Slow 1200mV 85C Model Setup: 'clk_set:U1|clk'
 14. Slow 1200mV 85C Model Setup: 'sig'
 15. Slow 1200mV 85C Model Setup: 'uart_rx:U2|rx_int'
 16. Slow 1200mV 85C Model Hold: 'clk_set:U1|clk'
 17. Slow 1200mV 85C Model Hold: 'clk_sys'
 18. Slow 1200mV 85C Model Hold: 'uart_rx:U2|rx_int'
 19. Slow 1200mV 85C Model Hold: 'sig'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_sys'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_set:U1|clk'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'sig'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'uart_rx:U2|rx_int'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1200mV 85C Model Metastability Report
 29. Slow 1200mV 0C Model Fmax Summary
 30. Slow 1200mV 0C Model Setup Summary
 31. Slow 1200mV 0C Model Hold Summary
 32. Slow 1200mV 0C Model Recovery Summary
 33. Slow 1200mV 0C Model Removal Summary
 34. Slow 1200mV 0C Model Minimum Pulse Width Summary
 35. Slow 1200mV 0C Model Setup: 'clk_sys'
 36. Slow 1200mV 0C Model Setup: 'clk_set:U1|clk'
 37. Slow 1200mV 0C Model Setup: 'sig'
 38. Slow 1200mV 0C Model Setup: 'uart_rx:U2|rx_int'
 39. Slow 1200mV 0C Model Hold: 'clk_set:U1|clk'
 40. Slow 1200mV 0C Model Hold: 'clk_sys'
 41. Slow 1200mV 0C Model Hold: 'sig'
 42. Slow 1200mV 0C Model Hold: 'uart_rx:U2|rx_int'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_sys'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_set:U1|clk'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'sig'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'uart_rx:U2|rx_int'
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Slow 1200mV 0C Model Metastability Report
 52. Fast 1200mV 0C Model Setup Summary
 53. Fast 1200mV 0C Model Hold Summary
 54. Fast 1200mV 0C Model Recovery Summary
 55. Fast 1200mV 0C Model Removal Summary
 56. Fast 1200mV 0C Model Minimum Pulse Width Summary
 57. Fast 1200mV 0C Model Setup: 'clk_sys'
 58. Fast 1200mV 0C Model Setup: 'clk_set:U1|clk'
 59. Fast 1200mV 0C Model Setup: 'sig'
 60. Fast 1200mV 0C Model Setup: 'uart_rx:U2|rx_int'
 61. Fast 1200mV 0C Model Hold: 'clk_set:U1|clk'
 62. Fast 1200mV 0C Model Hold: 'clk_sys'
 63. Fast 1200mV 0C Model Hold: 'uart_rx:U2|rx_int'
 64. Fast 1200mV 0C Model Hold: 'sig'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_sys'
 66. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_set:U1|clk'
 67. Fast 1200mV 0C Model Minimum Pulse Width: 'sig'
 68. Fast 1200mV 0C Model Minimum Pulse Width: 'uart_rx:U2|rx_int'
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Fast 1200mV 0C Model Metastability Report
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Board Trace Model Assignments
 80. Input Transition Times
 81. Signal Integrity Metrics (Slow 1200mv 0c Model)
 82. Signal Integrity Metrics (Slow 1200mv 85c Model)
 83. Signal Integrity Metrics (Fast 1200mv 0c Model)
 84. Setup Transfers
 85. Hold Transfers
 86. Report TCCS
 87. Report RSKM
 88. Unconstrained Paths
 89. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; lcd1602                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C8                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; Clock Name        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; clk_set:U1|clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_set:U1|clk }    ;
; clk_sys           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_sys }           ;
; sig               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sig }               ;
; uart_rx:U2|rx_int ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart_rx:U2|rx_int } ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                ;
+------------+-----------------+-------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name        ; Note                                           ;
+------------+-----------------+-------------------+------------------------------------------------+
; 7.93 MHz   ; 7.93 MHz        ; clk_sys           ;                                                ;
; 243.72 MHz ; 243.72 MHz      ; clk_set:U1|clk    ;                                                ;
; 296.56 MHz ; 296.56 MHz      ; sig               ;                                                ;
; 670.69 MHz ; 402.09 MHz      ; uart_rx:U2|rx_int ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------+
; Slow 1200mV 85C Model Setup Summary         ;
+-------------------+---------+---------------+
; Clock             ; Slack   ; End Point TNS ;
+-------------------+---------+---------------+
; clk_sys           ; -62.570 ; -2464.156     ;
; clk_set:U1|clk    ; -3.103  ; -193.304      ;
; sig               ; -2.372  ; -32.504       ;
; uart_rx:U2|rx_int ; -0.491  ; -2.375        ;
+-------------------+---------+---------------+


+--------------------------------------------+
; Slow 1200mV 85C Model Hold Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; clk_set:U1|clk    ; -0.322 ; -0.706        ;
; clk_sys           ; 0.169  ; 0.000         ;
; uart_rx:U2|rx_int ; 0.345  ; 0.000         ;
; sig               ; 0.453  ; 0.000         ;
+-------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------+--------+----------------------+
; Clock             ; Slack  ; End Point TNS        ;
+-------------------+--------+----------------------+
; clk_sys           ; -3.000 ; -416.386             ;
; clk_set:U1|clk    ; -1.487 ; -144.239             ;
; sig               ; -1.487 ; -62.454              ;
; uart_rx:U2|rx_int ; -1.487 ; -8.922               ;
+-------------------+--------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_sys'                                                                                                      ;
+---------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -62.570 ; w_dale:U4|w[40]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.134     ; 62.937     ;
; -62.425 ; w_dale:U4|w[42]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.134     ; 62.792     ;
; -62.407 ; w_dale:U4|w[41]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.134     ; 62.774     ;
; -62.280 ; w_dale:U4|w[44]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.134     ; 62.647     ;
; -62.236 ; w_dale:U4|w[43]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.134     ; 62.603     ;
; -62.090 ; w_dale:U4|w[45]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.134     ; 62.457     ;
; -61.924 ; w_dale:U4|w[39]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.612     ; 61.813     ;
; -61.670 ; w_dale:U4|w[46]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.134     ; 62.037     ;
; -61.638 ; w_dale:U4|w[47]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.134     ; 62.005     ;
; -61.528 ; w_dale:U4|w[32]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.134     ; 61.895     ;
; -61.492 ; w_dale:U4|w[33]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.134     ; 61.859     ;
; -61.379 ; w_dale:U4|w[34]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.134     ; 61.746     ;
; -61.233 ; w_dale:U4|w[36]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.134     ; 61.600     ;
; -61.143 ; w_dale:U4|w[35]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.134     ; 61.510     ;
; -61.073 ; w_dale:U4|w[38]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.134     ; 61.440     ;
; -60.983 ; w_dale:U4|w[37]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.134     ; 61.350     ;
; -59.977 ; w_dale:U4|w[40]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; 0.340      ; 60.818     ;
; -59.832 ; w_dale:U4|w[42]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; 0.340      ; 60.673     ;
; -59.814 ; w_dale:U4|w[41]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; 0.340      ; 60.655     ;
; -59.687 ; w_dale:U4|w[44]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; 0.340      ; 60.528     ;
; -59.643 ; w_dale:U4|w[43]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; 0.340      ; 60.484     ;
; -59.497 ; w_dale:U4|w[45]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; 0.340      ; 60.338     ;
; -59.331 ; w_dale:U4|w[39]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.138     ; 59.694     ;
; -59.077 ; w_dale:U4|w[46]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; 0.340      ; 59.918     ;
; -59.045 ; w_dale:U4|w[47]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; 0.340      ; 59.886     ;
; -58.935 ; w_dale:U4|w[32]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; 0.340      ; 59.776     ;
; -58.899 ; w_dale:U4|w[33]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; 0.340      ; 59.740     ;
; -58.786 ; w_dale:U4|w[34]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; 0.340      ; 59.627     ;
; -58.640 ; w_dale:U4|w[36]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; 0.340      ; 59.481     ;
; -58.550 ; w_dale:U4|w[35]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; 0.340      ; 59.391     ;
; -58.545 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.077     ; 59.469     ;
; -58.485 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.076     ; 59.410     ;
; -58.480 ; w_dale:U4|w[38]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; 0.340      ; 59.321     ;
; -58.390 ; w_dale:U4|w[37]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; 0.340      ; 59.231     ;
; -58.371 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.077     ; 59.295     ;
; -58.340 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.076     ; 59.265     ;
; -58.336 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.076     ; 59.261     ;
; -58.311 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.076     ; 59.236     ;
; -58.290 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[8]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.077     ; 59.214     ;
; -58.250 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[7]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.077     ; 59.174     ;
; -58.166 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.076     ; 59.091     ;
; -58.162 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.076     ; 59.087     ;
; -58.143 ; pid_control:PID|Angle_2[0]  ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.077     ; 59.067     ;
; -58.123 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[5]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.075     ; 59.049     ;
; -58.116 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[8]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.077     ; 59.040     ;
; -58.107 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[6]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.075     ; 59.033     ;
; -58.083 ; pid_control:PID|Angle_2[0]  ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.076     ; 59.008     ;
; -58.076 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[7]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.077     ; 59.000     ;
; -58.054 ; pid_control:PID|Angle_2[3]  ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.077     ; 58.978     ;
; -57.994 ; pid_control:PID|Angle_2[3]  ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.076     ; 58.919     ;
; -57.981 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[4]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.075     ; 58.907     ;
; -57.963 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[2]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.075     ; 58.889     ;
; -57.949 ; pid_control:PID|Angle_1[11] ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.078     ; 58.872     ;
; -57.949 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[5]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.075     ; 58.875     ;
; -57.945 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[3]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.075     ; 58.871     ;
; -57.938 ; pid_control:PID|Angle_2[0]  ; pid_control:PID|Angle_Tmp[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.076     ; 58.863     ;
; -57.934 ; pid_control:PID|Angle_2[0]  ; pid_control:PID|Angle_Tmp[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.076     ; 58.859     ;
; -57.933 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[6]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.075     ; 58.859     ;
; -57.889 ; pid_control:PID|Angle_1[11] ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.077     ; 58.813     ;
; -57.888 ; pid_control:PID|Angle_2[0]  ; pid_control:PID|Angle_Tmp[8]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.077     ; 58.812     ;
; -57.849 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[1]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.077     ; 58.773     ;
; -57.849 ; pid_control:PID|Angle_2[3]  ; pid_control:PID|Angle_Tmp[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.076     ; 58.774     ;
; -57.848 ; pid_control:PID|Angle_2[0]  ; pid_control:PID|Angle_Tmp[7]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.077     ; 58.772     ;
; -57.845 ; pid_control:PID|Angle_2[3]  ; pid_control:PID|Angle_Tmp[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.076     ; 58.770     ;
; -57.807 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[4]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.075     ; 58.733     ;
; -57.799 ; pid_control:PID|Angle_2[3]  ; pid_control:PID|Angle_Tmp[8]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.077     ; 58.723     ;
; -57.789 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[2]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.075     ; 58.715     ;
; -57.772 ; pid_control:PID|Angle_1[1]  ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.078     ; 58.695     ;
; -57.771 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[3]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.075     ; 58.697     ;
; -57.759 ; pid_control:PID|Angle_2[3]  ; pid_control:PID|Angle_Tmp[7]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.077     ; 58.683     ;
; -57.745 ; pid_control:PID|Angle_2[2]  ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.077     ; 58.669     ;
; -57.744 ; pid_control:PID|Angle_1[11] ; pid_control:PID|Angle_Tmp[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.077     ; 58.668     ;
; -57.741 ; pid_control:PID|Angle_2[7]  ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.077     ; 58.665     ;
; -57.740 ; pid_control:PID|Angle_1[11] ; pid_control:PID|Angle_Tmp[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.077     ; 58.664     ;
; -57.721 ; pid_control:PID|Angle_2[0]  ; pid_control:PID|Angle_Tmp[5]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.075     ; 58.647     ;
; -57.712 ; pid_control:PID|Angle_1[1]  ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.077     ; 58.636     ;
; -57.708 ; w_dale:U4|w[40]             ; lcd1602:U5|lcd_data[2]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.134     ; 58.075     ;
; -57.705 ; pid_control:PID|Angle_2[0]  ; pid_control:PID|Angle_Tmp[6]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.075     ; 58.631     ;
; -57.694 ; pid_control:PID|Angle_1[11] ; pid_control:PID|Angle_Tmp[8]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.078     ; 58.617     ;
; -57.693 ; pid_control:PID|Angle_2[6]  ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.077     ; 58.617     ;
; -57.691 ; pid_control:PID|Angle_1[2]  ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.078     ; 58.614     ;
; -57.685 ; pid_control:PID|Angle_2[2]  ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.076     ; 58.610     ;
; -57.681 ; pid_control:PID|Angle_2[7]  ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.076     ; 58.606     ;
; -57.675 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[1]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.077     ; 58.599     ;
; -57.673 ; pid_control:PID|Angle_1[0]  ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.078     ; 58.596     ;
; -57.654 ; pid_control:PID|Angle_1[11] ; pid_control:PID|Angle_Tmp[7]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.078     ; 58.577     ;
; -57.633 ; pid_control:PID|Angle_2[6]  ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.076     ; 58.558     ;
; -57.632 ; pid_control:PID|Angle_2[3]  ; pid_control:PID|Angle_Tmp[5]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.075     ; 58.558     ;
; -57.631 ; pid_control:PID|Angle_1[2]  ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.077     ; 58.555     ;
; -57.626 ; pid_control:PID|Angle_1[3]  ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.078     ; 58.549     ;
; -57.616 ; pid_control:PID|Angle_2[3]  ; pid_control:PID|Angle_Tmp[6]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.075     ; 58.542     ;
; -57.613 ; pid_control:PID|Angle_1[0]  ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.077     ; 58.537     ;
; -57.579 ; pid_control:PID|Angle_2[0]  ; pid_control:PID|Angle_Tmp[4]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.075     ; 58.505     ;
; -57.567 ; pid_control:PID|Angle_1[1]  ; pid_control:PID|Angle_Tmp[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.077     ; 58.491     ;
; -57.566 ; pid_control:PID|Angle_1[3]  ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.077     ; 58.490     ;
; -57.563 ; pid_control:PID|Angle_1[1]  ; pid_control:PID|Angle_Tmp[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.077     ; 58.487     ;
; -57.563 ; w_dale:U4|w[42]             ; lcd1602:U5|lcd_data[2]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.134     ; 57.930     ;
; -57.561 ; pid_control:PID|Angle_2[0]  ; pid_control:PID|Angle_Tmp[2]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.075     ; 58.487     ;
; -57.545 ; w_dale:U4|w[41]             ; lcd1602:U5|lcd_data[2]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.134     ; 57.912     ;
; -57.543 ; pid_control:PID|Angle_2[0]  ; pid_control:PID|Angle_Tmp[3]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.075     ; 58.469     ;
+---------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_set:U1|clk'                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+----------------+----------------+--------------+------------+------------+
; -3.103 ; cnt[5]                                 ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 4.023      ;
; -3.024 ; cnt[7]                                 ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.944      ;
; -2.878 ; cnt[17]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.799      ;
; -2.872 ; cnt[23]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.793      ;
; -2.869 ; cnt[19]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.790      ;
; -2.864 ; cnt[8]                                 ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.784      ;
; -2.864 ; cnt[21]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.785      ;
; -2.859 ; cnt[5]                                 ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.779      ;
; -2.859 ; cnt[5]                                 ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.779      ;
; -2.858 ; cnt[5]                                 ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.778      ;
; -2.829 ; cnt[22]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.750      ;
; -2.775 ; cnt[7]                                 ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.695      ;
; -2.775 ; cnt[7]                                 ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.695      ;
; -2.774 ; cnt[7]                                 ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.694      ;
; -2.753 ; cnt[4]                                 ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.673      ;
; -2.689 ; cnt[5]                                 ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.609      ;
; -2.682 ; cnt[10]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.602      ;
; -2.672 ; uart_rx:module_rx_esp8266|clk_count[5] ; uart_rx:module_rx_esp8266|clk_count[5] ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.592      ;
; -2.668 ; cnt[16]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.589      ;
; -2.641 ; cnt[0]                                 ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.561      ;
; -2.634 ; cnt[17]                                ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.555      ;
; -2.634 ; cnt[17]                                ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.555      ;
; -2.633 ; cnt[17]                                ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.554      ;
; -2.628 ; cnt[23]                                ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.549      ;
; -2.628 ; cnt[23]                                ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.549      ;
; -2.627 ; cnt[23]                                ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.548      ;
; -2.626 ; uart_rx:module_rx_esp8266|clk_count[6] ; uart_rx:module_rx_esp8266|clk_count[5] ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.546      ;
; -2.625 ; cnt[19]                                ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.546      ;
; -2.625 ; cnt[19]                                ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.546      ;
; -2.624 ; cnt[19]                                ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.545      ;
; -2.620 ; cnt[21]                                ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.541      ;
; -2.620 ; cnt[21]                                ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.541      ;
; -2.619 ; cnt[21]                                ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.540      ;
; -2.619 ; uart_rx:module_rx_esp8266|clk_count[0] ; uart_rx:module_rx_esp8266|clk_count[5] ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.539      ;
; -2.605 ; cnt[7]                                 ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.525      ;
; -2.603 ; cnt[13]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.524      ;
; -2.586 ; cnt[8]                                 ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.506      ;
; -2.586 ; cnt[8]                                 ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.506      ;
; -2.585 ; cnt[8]                                 ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.505      ;
; -2.585 ; cnt[22]                                ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.506      ;
; -2.585 ; cnt[22]                                ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.506      ;
; -2.584 ; cnt[22]                                ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.505      ;
; -2.543 ; cnt[14]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.464      ;
; -2.542 ; cnt[12]                                ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.572     ; 2.971      ;
; -2.542 ; cnt[12]                                ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.572     ; 2.971      ;
; -2.542 ; cnt[12]                                ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.572     ; 2.971      ;
; -2.539 ; cnt[0]                                 ; cnt[23]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.459      ;
; -2.537 ; uart_rx:U2|clk_count[1]                ; uart_rx:U2|receive                     ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.075     ; 3.463      ;
; -2.537 ; uart_rx:U2|clk_count[1]                ; uart_rx:U2|rx_int                      ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.075     ; 3.463      ;
; -2.536 ; cnt[12]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.572     ; 2.965      ;
; -2.535 ; cnt[18]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.456      ;
; -2.529 ; cnt[20]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.450      ;
; -2.528 ; cnt[1]                                 ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.448      ;
; -2.527 ; uart_rx:module_rx_esp8266|clk_count[0] ; uart_rx:module_rx_esp8266|dataout1[4]  ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.079     ; 3.449      ;
; -2.525 ; uart_rx:module_rx_esp8266|clk_count[0] ; uart_rx:module_rx_esp8266|dataout1[0]  ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.079     ; 3.447      ;
; -2.509 ; cnt[4]                                 ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.429      ;
; -2.509 ; cnt[4]                                 ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.429      ;
; -2.508 ; cnt[4]                                 ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.428      ;
; -2.504 ; cnt[1]                                 ; cnt[22]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.424      ;
; -2.503 ; uart_rx:U2|clk_count[1]                ; uart_rx:U2|clk_count[0]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.423      ;
; -2.492 ; cnt[2]                                 ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.412      ;
; -2.492 ; uart_rx:U2|clk_count[1]                ; uart_rx:U2|clk_count[1]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.412      ;
; -2.492 ; uart_rx:U2|clk_count[1]                ; uart_rx:U2|clk_count[2]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.412      ;
; -2.481 ; uart_rx:U2|clk_count[4]                ; uart_rx:U2|clk_count[6]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.540     ; 2.942      ;
; -2.481 ; uart_rx:U2|clk_count[4]                ; uart_rx:U2|clk_count[5]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.540     ; 2.942      ;
; -2.479 ; uart_rx:module_rx_esp8266|clk_count[0] ; uart_rx:module_rx_esp8266|clk_count[6] ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.399      ;
; -2.477 ; uart_tx:module_tx_esp8266|data_wr      ; uart_tx:module_tx_esp8266|data_wr      ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.100     ; 3.378      ;
; -2.474 ; cnt[1]                                 ; cnt[23]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.394      ;
; -2.467 ; uart_rx:module_rx_esp8266|clk_count[5] ; uart_rx:module_rx_esp8266|clk_count[6] ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.387      ;
; -2.464 ; cnt[17]                                ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.385      ;
; -2.458 ; cnt[23]                                ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.379      ;
; -2.458 ; uart_rx:U2|clk_count[1]                ; uart_rx:U2|clk_count[6]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.378      ;
; -2.458 ; uart_rx:U2|clk_count[1]                ; uart_rx:U2|clk_count[5]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.378      ;
; -2.457 ; uart_rx:U2|clk_count[4]                ; uart_rx:U2|clk_count[7]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.540     ; 2.918      ;
; -2.455 ; cnt[19]                                ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.376      ;
; -2.450 ; cnt[21]                                ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.371      ;
; -2.439 ; cnt[9]                                 ; cnt[22]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.359      ;
; -2.433 ; uart_rx:U2|clk_count[1]                ; uart_rx:U2|clk_count[7]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.353      ;
; -2.424 ; cnt[16]                                ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.345      ;
; -2.424 ; cnt[16]                                ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.345      ;
; -2.423 ; cnt[16]                                ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.344      ;
; -2.421 ; uart_rx:module_rx_esp8266|clk_count[6] ; uart_rx:module_rx_esp8266|clk_count[6] ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.341      ;
; -2.416 ; cnt[8]                                 ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.336      ;
; -2.416 ; cnt[15]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.337      ;
; -2.415 ; cnt[22]                                ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.080     ; 3.336      ;
; -2.409 ; cnt[0]                                 ; cnt[22]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.329      ;
; -2.409 ; cnt[9]                                 ; cnt[23]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.329      ;
; -2.405 ; cnt[6]                                 ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.325      ;
; -2.398 ; cnt[11]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.318      ;
; -2.397 ; cnt[10]                                ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.317      ;
; -2.397 ; cnt[10]                                ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.317      ;
; -2.397 ; uart_rx:module_rx_esp8266|clk_count[5] ; uart_rx:module_rx_esp8266|clk_count[7] ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.317      ;
; -2.397 ; uart_rx:module_rx_esp8266|clk_count[0] ; uart_rx:module_rx_esp8266|clk_count[7] ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.317      ;
; -2.397 ; uart_rx:module_rx_esp8266|clk_count[5] ; uart_rx:module_rx_esp8266|clk_count[4] ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.317      ;
; -2.397 ; uart_rx:module_rx_esp8266|clk_count[0] ; uart_rx:module_rx_esp8266|clk_count[4] ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.317      ;
; -2.396 ; cnt[10]                                ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.316      ;
; -2.393 ; cnt[0]                                 ; cnt[21]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.313      ;
; -2.390 ; cnt[2]                                 ; cnt[23]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.081     ; 3.310      ;
; -2.388 ; uart_rx:U2|clk_count[1]                ; uart_rx:U2|dataout1[0]                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.075     ; 3.314      ;
; -2.387 ; uart_rx:U2|clk_count[1]                ; uart_rx:U2|dataout1[4]                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.075     ; 3.313      ;
+--------+----------------------------------------+----------------------------------------+----------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sig'                                                                                       ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -2.372 ; state.00001011      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.082     ; 3.291      ;
; -2.345 ; state.00100000      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.082     ; 3.264      ;
; -2.329 ; state.00100001      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.082     ; 3.248      ;
; -2.290 ; datasend_esp8266[1] ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.081     ; 3.210      ;
; -2.257 ; state.00010111      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.082     ; 3.176      ;
; -2.159 ; state.00011000      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.082     ; 3.078      ;
; -2.156 ; state.00001111      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.081     ; 3.076      ;
; -2.152 ; state.00011100      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.081     ; 3.072      ;
; -2.146 ; state.00011110      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.081     ; 3.066      ;
; -2.136 ; state.00000011      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.081     ; 3.056      ;
; -2.119 ; state.00011100      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.081     ; 3.039      ;
; -2.113 ; state.00011100      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.081     ; 3.033      ;
; -2.111 ; state.00010101      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.082     ; 3.030      ;
; -2.101 ; state.00011111      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.081     ; 3.021      ;
; -2.072 ; state.00000101      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.992      ;
; -2.040 ; state.00011100      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.960      ;
; -2.016 ; state.00100010      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.082     ; 2.935      ;
; -2.001 ; state.00011110      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.921      ;
; -1.991 ; state.00000001      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.911      ;
; -1.968 ; state.00011110      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.888      ;
; -1.962 ; state.00011110      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.882      ;
; -1.958 ; state.00001111      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.080     ; 2.879      ;
; -1.935 ; state.00011001      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.080     ; 2.856      ;
; -1.931 ; state.00000010      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.851      ;
; -1.928 ; state.00001111      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.080     ; 2.849      ;
; -1.928 ; state.00100001      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.848      ;
; -1.924 ; state.00001111      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.080     ; 2.845      ;
; -1.919 ; state.00010010      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.080     ; 2.840      ;
; -1.918 ; state.00001111      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.080     ; 2.839      ;
; -1.904 ; state.00000011      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.080     ; 2.825      ;
; -1.901 ; state.00011001      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.080     ; 2.822      ;
; -1.895 ; state.00011001      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.080     ; 2.816      ;
; -1.889 ; state.00001001      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.809      ;
; -1.881 ; state.00000001      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.082     ; 2.800      ;
; -1.875 ; state.00010110      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.082     ; 2.794      ;
; -1.859 ; state.00011011      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.779      ;
; -1.855 ; state.00001001      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.775      ;
; -1.852 ; datasend_esp8266[2] ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.772      ;
; -1.849 ; state.00001001      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.769      ;
; -1.842 ; state.00000110      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.080     ; 2.763      ;
; -1.833 ; state.00001011      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.753      ;
; -1.831 ; state.00001011      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.751      ;
; -1.830 ; state.00010001      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.080     ; 2.751      ;
; -1.827 ; state.00011111      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.747      ;
; -1.826 ; state.00011011      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.746      ;
; -1.821 ; state.00011111      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.741      ;
; -1.820 ; state.00011011      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.740      ;
; -1.818 ; state.00000110      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.080     ; 2.739      ;
; -1.806 ; state.00010001      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.080     ; 2.727      ;
; -1.797 ; state.00010111      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.717      ;
; -1.782 ; state.00010000      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.702      ;
; -1.770 ; state.00010011      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.082     ; 2.689      ;
; -1.770 ; state.00000010      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.080     ; 2.691      ;
; -1.764 ; state.00001100      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.082     ; 2.683      ;
; -1.755 ; state.00011101      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.675      ;
; -1.748 ; state.00011001      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.668      ;
; -1.740 ; state.00100010      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.082     ; 2.659      ;
; -1.736 ; state.00000010      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.080     ; 2.657      ;
; -1.730 ; state.00000010      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.080     ; 2.651      ;
; -1.723 ; state.00001000      ; state.00001001      ; sig          ; sig         ; 1.000        ; -0.080     ; 2.644      ;
; -1.710 ; state.00010101      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.630      ;
; -1.703 ; state.00000010      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.080     ; 2.624      ;
; -1.690 ; state.00001011      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.610      ;
; -1.682 ; state.00010100      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.082     ; 2.601      ;
; -1.621 ; state.00001110      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.541      ;
; -1.617 ; state.00000111      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.082     ; 2.536      ;
; -1.602 ; state.00011011      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.522      ;
; -1.580 ; state.00010110      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.082     ; 2.499      ;
; -1.567 ; state.00001010      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.487      ;
; -1.561 ; state.00001010      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.481      ;
; -1.554 ; state.00010000      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.080     ; 2.475      ;
; -1.547 ; state.00100001      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.467      ;
; -1.525 ; state.00100001      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.445      ;
; -1.515 ; state.00011101      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.435      ;
; -1.514 ; state.00011011      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.434      ;
; -1.509 ; state.00011101      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.429      ;
; -1.494 ; state.00000100      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.080     ; 2.415      ;
; -1.475 ; state.00001001      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.082     ; 2.394      ;
; -1.474 ; state.00010110      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.394      ;
; -1.470 ; state.00000100      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.080     ; 2.391      ;
; -1.453 ; state.00000110      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.373      ;
; -1.444 ; state.00011001      ; state.00011010      ; sig          ; sig         ; 1.000        ; -0.080     ; 2.365      ;
; -1.430 ; state.00011011      ; state.00011100      ; sig          ; sig         ; 1.000        ; -0.081     ; 2.350      ;
; -1.404 ; state.00100001      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.324      ;
; -1.371 ; state.00001100      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.291      ;
; -1.307 ; state.00100010      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.227      ;
; -1.307 ; state.00100010      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.227      ;
; -1.266 ; state.00000000      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.081     ; 2.186      ;
; -1.166 ; state.00001001      ; state.00001010      ; sig          ; sig         ; 1.000        ; -0.081     ; 2.086      ;
; -1.152 ; state.00010010      ; state.00010011      ; sig          ; sig         ; 1.000        ; -0.080     ; 2.073      ;
; -1.100 ; state.00011011      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.082     ; 2.019      ;
; -1.058 ; state.00001100      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.081     ; 1.978      ;
; -1.038 ; state.00010100      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.081     ; 1.958      ;
; -1.036 ; state.00001100      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.081     ; 1.956      ;
; -0.957 ; state.00001110      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.082     ; 1.876      ;
; -0.944 ; state.00011010      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.081     ; 1.864      ;
; -0.941 ; state.00100000      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.081     ; 1.861      ;
; -0.940 ; state.00100000      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.081     ; 1.860      ;
; -0.938 ; state.00011010      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.081     ; 1.858      ;
; -0.915 ; state.00001100      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.081     ; 1.835      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'uart_rx:U2|rx_int'                                                                                          ;
+--------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; -0.491 ; angle_dale:U3|count[2] ; angle_dale:U3|count[0] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.078     ; 1.414      ;
; -0.464 ; angle_dale:U3|count[2] ; angle_dale:U3|count[1] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.078     ; 1.387      ;
; -0.453 ; w_dale:U4|count[0]     ; w_dale:U4|count[2]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.078     ; 1.376      ;
; -0.342 ; w_dale:U4|count[1]     ; w_dale:U4|count[0]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.078     ; 1.265      ;
; -0.333 ; w_dale:U4|count[2]     ; w_dale:U4|count[0]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.078     ; 1.256      ;
; -0.332 ; angle_dale:U3|count[1] ; angle_dale:U3|count[0] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.078     ; 1.255      ;
; -0.320 ; w_dale:U4|count[0]     ; w_dale:U4|count[1]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.078     ; 1.243      ;
; -0.310 ; w_dale:U4|count[2]     ; w_dale:U4|count[1]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.078     ; 1.233      ;
; -0.305 ; angle_dale:U3|count[0] ; angle_dale:U3|count[2] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.078     ; 1.228      ;
; -0.304 ; angle_dale:U3|count[0] ; angle_dale:U3|count[1] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.078     ; 1.227      ;
; -0.303 ; angle_dale:U3|flag     ; angle_dale:U3|count[2] ; clk_sys           ; uart_rx:U2|rx_int ; 0.500        ; 0.475      ; 1.269      ;
; -0.283 ; w_dale:U4|flag         ; w_dale:U4|count[2]     ; clk_sys           ; uart_rx:U2|rx_int ; 0.500        ; 0.475      ; 1.249      ;
; -0.029 ; w_dale:U4|count[1]     ; w_dale:U4|count[2]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.078     ; 0.952      ;
; -0.024 ; angle_dale:U3|count[1] ; angle_dale:U3|count[2] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.078     ; 0.947      ;
; 0.057  ; w_dale:U4|flag         ; w_dale:U4|count[1]     ; clk_sys           ; uart_rx:U2|rx_int ; 0.500        ; 0.475      ; 0.909      ;
; 0.058  ; angle_dale:U3|flag     ; angle_dale:U3|count[0] ; clk_sys           ; uart_rx:U2|rx_int ; 0.500        ; 0.475      ; 0.908      ;
; 0.058  ; w_dale:U4|flag         ; w_dale:U4|count[0]     ; clk_sys           ; uart_rx:U2|rx_int ; 0.500        ; 0.475      ; 0.908      ;
; 0.060  ; angle_dale:U3|flag     ; angle_dale:U3|count[1] ; clk_sys           ; uart_rx:U2|rx_int ; 0.500        ; 0.475      ; 0.906      ;
; 0.065  ; angle_dale:U3|count[0] ; angle_dale:U3|count[0] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.078     ; 0.858      ;
; 0.065  ; w_dale:U4|count[2]     ; w_dale:U4|count[2]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.078     ; 0.858      ;
; 0.065  ; angle_dale:U3|count[1] ; angle_dale:U3|count[1] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.078     ; 0.858      ;
; 0.065  ; w_dale:U4|count[1]     ; w_dale:U4|count[1]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.078     ; 0.858      ;
; 0.065  ; angle_dale:U3|count[2] ; angle_dale:U3|count[2] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.078     ; 0.858      ;
; 0.065  ; w_dale:U4|count[0]     ; w_dale:U4|count[0]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.078     ; 0.858      ;
+--------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_set:U1|clk'                                                                                                                        ;
+--------+----------------------------------------+----------------------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+----------------+----------------+--------------+------------+------------+
; -0.322 ; sig                                    ; uart_tx:module_tx_esp8266|wrsigrise    ; sig            ; clk_set:U1|clk ; 0.000        ; 2.661      ; 2.832      ;
; -0.269 ; sig                                    ; sig                                    ; sig            ; clk_set:U1|clk ; 0.000        ; 2.659      ; 2.883      ;
; -0.115 ; sig                                    ; uart_tx:module_tx_esp8266|wrsigbuf     ; sig            ; clk_set:U1|clk ; 0.000        ; 2.679      ; 3.057      ;
; 0.103  ; sig                                    ; uart_tx:module_tx_esp8266|wrsigrise    ; sig            ; clk_set:U1|clk ; -0.500       ; 2.661      ; 2.757      ;
; 0.116  ; sig                                    ; sig                                    ; sig            ; clk_set:U1|clk ; -0.500       ; 2.659      ; 2.768      ;
; 0.164  ; sig                                    ; uart_tx:module_tx_esp8266|wrsigbuf     ; sig            ; clk_set:U1|clk ; -0.500       ; 2.679      ; 2.836      ;
; 0.435  ; uart_rx:module_rx_esp8266|frame_end    ; uart_rx:module_rx_esp8266|frame_end    ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.099      ; 0.746      ;
; 0.452  ; uart_rx:U2|dataout1[5]                 ; uart_rx:U2|dataout1[5]                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; uart_rx:U2|dataout1[6]                 ; uart_rx:U2|dataout1[6]                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; uart_rx:U2|dataout1[2]                 ; uart_rx:U2|dataout1[2]                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; uart_rx:U2|dataout1[3]                 ; uart_rx:U2|dataout1[3]                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; uart_rx:U2|dataout1[1]                 ; uart_rx:U2|dataout1[1]                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.082      ; 0.746      ;
; 0.453  ; uart_rx:U2|idle                        ; uart_rx:U2|idle                        ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_rx:U2|frame_end                   ; uart_rx:U2|frame_end                   ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_rx:U2|dataout1[0]                 ; uart_rx:U2|dataout1[0]                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_rx:U2|dataout1[7]                 ; uart_rx:U2|dataout1[7]                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_rx:U2|dataout1[4]                 ; uart_rx:U2|dataout1[4]                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_rx:module_rx_esp8266|idle         ; uart_rx:module_rx_esp8266|idle         ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_rx:module_rx_esp8266|receive      ; uart_rx:module_rx_esp8266|receive      ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_rx:module_rx_esp8266|dataout1[4]  ; uart_rx:module_rx_esp8266|dataout1[4]  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_rx:module_rx_esp8266|dataout1[0]  ; uart_rx:module_rx_esp8266|dataout1[0]  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_rx:module_rx_esp8266|dataout1[1]  ; uart_rx:module_rx_esp8266|dataout1[1]  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.454  ; uart_rx:module_rx_esp8266|dataout1[6]  ; uart_rx:module_rx_esp8266|dataout1[6]  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; uart_rx:module_rx_esp8266|dataout1[2]  ; uart_rx:module_rx_esp8266|dataout1[2]  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; uart_rx:module_rx_esp8266|dataout1[5]  ; uart_rx:module_rx_esp8266|dataout1[5]  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; uart_rx:module_rx_esp8266|dataout1[3]  ; uart_rx:module_rx_esp8266|dataout1[3]  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; uart_rx:module_rx_esp8266|dataout1[7]  ; uart_rx:module_rx_esp8266|dataout1[7]  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.080      ; 0.746      ;
; 0.502  ; uart_rx:module_rx_esp8266|rxbuf        ; uart_rx:module_rx_esp8266|rxfall       ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 0.795      ;
; 0.503  ; uart_rx:module_rx_esp8266|dataout1[1]  ; uart_rx:module_rx_esp8266|dataout[1]   ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 0.796      ;
; 0.745  ; cnt[5]                                 ; cnt[5]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.038      ;
; 0.745  ; cnt[17]                                ; cnt[17]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.080      ; 1.037      ;
; 0.748  ; cnt[4]                                 ; cnt[4]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.041      ;
; 0.748  ; cnt[16]                                ; cnt[16]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.080      ; 1.040      ;
; 0.748  ; cnt[18]                                ; cnt[18]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.080      ; 1.040      ;
; 0.748  ; cnt[19]                                ; cnt[19]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.080      ; 1.040      ;
; 0.748  ; cnt[21]                                ; cnt[21]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.080      ; 1.040      ;
; 0.748  ; cnt[23]                                ; cnt[23]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.080      ; 1.040      ;
; 0.750  ; cnt[20]                                ; cnt[20]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.080      ; 1.042      ;
; 0.761  ; uart_rx:module_rx_esp8266|rxfall       ; uart_rx:module_rx_esp8266|receive      ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.054      ;
; 0.761  ; cnt[1]                                 ; cnt[1]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.054      ;
; 0.763  ; cnt[2]                                 ; cnt[2]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.056      ;
; 0.763  ; cnt[13]                                ; cnt[13]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.080      ; 1.055      ;
; 0.763  ; cnt[15]                                ; cnt[15]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.080      ; 1.055      ;
; 0.764  ; cnt[10]                                ; cnt[10]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.057      ;
; 0.765  ; cnt[6]                                 ; cnt[6]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.058      ;
; 0.766  ; cnt[14]                                ; cnt[14]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.080      ; 1.058      ;
; 0.767  ; cnt[22]                                ; cnt[22]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.080      ; 1.059      ;
; 0.769  ; uart_rx:module_rx_esp8266|receive      ; uart_rx:module_rx_esp8266|idle         ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.062      ;
; 0.778  ; uart_rx:module_rx_esp8266|idle         ; uart_rx:module_rx_esp8266|receive      ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.071      ;
; 0.787  ; cnt[0]                                 ; cnt[0]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.080      ;
; 0.855  ; uart_tx:module_tx_esp8266|send         ; uart_tx:module_tx_esp8266|clk_count[3] ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.148      ;
; 0.874  ; cnt[2]                                 ; cnt[12]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.572      ; 1.658      ;
; 0.909  ; uart_rx:U2|receive                     ; uart_rx:U2|clk_count[4]                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.534      ; 1.655      ;
; 0.915  ; uart_rx:U2|rxfall                      ; uart_rx:U2|receive                     ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.208      ;
; 0.915  ; uart_rx:U2|rxfall                      ; uart_rx:U2|rx_int                      ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.208      ;
; 0.924  ; uart_rx:U2|rxbuf                       ; uart_rx:U2|rxfall                      ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.217      ;
; 0.935  ; uart_rx:module_rx_esp8266|dataout1[2]  ; uart_rx:module_rx_esp8266|dataout[2]   ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.082      ; 1.229      ;
; 0.937  ; cnt[11]                                ; cnt[11]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.230      ;
; 0.945  ; uart_tx:module_tx_esp8266|send         ; uart_tx:module_tx_esp8266|clk_count[2] ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.238      ;
; 0.949  ; uart_tx:module_tx_esp8266|send         ; uart_tx:module_tx_esp8266|clk_count[1] ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.242      ;
; 0.953  ; uart_tx:module_tx_esp8266|send         ; uart_tx:module_tx_esp8266|clk_count[4] ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.246      ;
; 0.955  ; uart_tx:module_tx_esp8266|send         ; uart_tx:module_tx_esp8266|clk_count[6] ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.248      ;
; 0.958  ; uart_rx:module_rx_esp8266|clk_count[4] ; uart_rx:module_rx_esp8266|frame_end    ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.531      ; 1.701      ;
; 0.965  ; uart_rx:U2|clk_count[7]                ; uart_rx:U2|clk_count[4]                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.540      ; 1.717      ;
; 0.978  ; uart_rx:U2|receive                     ; uart_rx:U2|idle                        ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.271      ;
; 1.008  ; uart_tx:module_tx_esp8266|wrsigrise    ; uart_tx:module_tx_esp8266|send         ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.301      ;
; 1.039  ; cnt[2]                                 ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.332      ;
; 1.040  ; cnt[2]                                 ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.333      ;
; 1.043  ; cnt[10]                                ; cnt[12]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.572      ; 1.827      ;
; 1.044  ; uart_rx:U2|dataout1[4]                 ; uart_rx:U2|dataout[4]                  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.063      ; 1.319      ;
; 1.046  ; uart_rx:module_rx_esp8266|clk_count[4] ; uart_rx:module_rx_esp8266|dataout1[7]  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.080      ; 1.338      ;
; 1.056  ; uart_tx:module_tx_esp8266|send         ; uart_tx:module_tx_esp8266|clk_count[0] ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.349      ;
; 1.090  ; uart_rx:module_rx_esp8266|receive      ; uart_rx:module_rx_esp8266|clk_count[4] ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.079      ; 1.381      ;
; 1.093  ; uart_rx:U2|dataout1[0]                 ; uart_rx:U2|dataout[0]                  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.063      ; 1.368      ;
; 1.099  ; cnt[5]                                 ; cnt[6]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.392      ;
; 1.100  ; cnt[17]                                ; cnt[18]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.080      ; 1.392      ;
; 1.102  ; cnt[19]                                ; cnt[20]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.080      ; 1.394      ;
; 1.102  ; cnt[21]                                ; cnt[22]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.080      ; 1.394      ;
; 1.109  ; cnt[16]                                ; cnt[17]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.080      ; 1.401      ;
; 1.109  ; cnt[4]                                 ; cnt[5]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.402      ;
; 1.109  ; cnt[18]                                ; cnt[19]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.080      ; 1.401      ;
; 1.111  ; uart_tx:module_tx_esp8266|send         ; uart_tx:module_tx_esp8266|idle         ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.572      ; 1.895      ;
; 1.111  ; cnt[20]                                ; cnt[21]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.080      ; 1.403      ;
; 1.116  ; cnt[1]                                 ; cnt[2]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.409      ;
; 1.117  ; cnt[3]                                 ; cnt[4]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.410      ;
; 1.117  ; cnt[13]                                ; cnt[14]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.080      ; 1.409      ;
; 1.118  ; cnt[15]                                ; cnt[16]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.080      ; 1.410      ;
; 1.118  ; cnt[4]                                 ; cnt[6]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.411      ;
; 1.118  ; cnt[16]                                ; cnt[18]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.080      ; 1.410      ;
; 1.118  ; cnt[18]                                ; cnt[20]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.080      ; 1.410      ;
; 1.119  ; cnt[8]                                 ; cnt[10]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.412      ;
; 1.120  ; cnt[20]                                ; cnt[22]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.080      ; 1.412      ;
; 1.123  ; uart_tx:module_tx_esp8266|clk_count[2] ; uart_tx:module_tx_esp8266|data_wr      ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.572      ; 1.907      ;
; 1.124  ; uart_rx:U2|clk_count[3]                ; uart_rx:U2|clk_count[4]                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.540      ; 1.876      ;
; 1.125  ; uart_rx:module_rx_esp8266|dataout1[0]  ; uart_rx:module_rx_esp8266|dataout[0]   ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.080      ; 1.417      ;
; 1.125  ; cnt[0]                                 ; cnt[1]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.418      ;
; 1.125  ; cnt[10]                                ; cnt[11]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.418      ;
; 1.127  ; cnt[14]                                ; cnt[15]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.080      ; 1.419      ;
; 1.128  ; cnt[22]                                ; cnt[23]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.080      ; 1.420      ;
; 1.133  ; cnt[2]                                 ; cnt[4]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.081      ; 1.426      ;
+--------+----------------------------------------+----------------------------------------+----------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_sys'                                                                                                                   ;
+-------+------------------------------------+------------------------------------+----------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+----------------+-------------+--------------+------------+------------+
; 0.169 ; clk_set:U1|clk                     ; clk_set:U1|clk                     ; clk_set:U1|clk ; clk_sys     ; 0.000        ; 2.602      ; 3.274      ;
; 0.379 ; clk_set:U1|clk                     ; clk_set:U1|clk                     ; clk_set:U1|clk ; clk_sys     ; -0.500       ; 2.602      ; 2.984      ;
; 0.432 ; lcd1602:U5|lcd_data[3]             ; lcd1602:U5|lcd_data[3]             ; clk_sys        ; clk_sys     ; 0.000        ; 0.102      ; 0.746      ;
; 0.433 ; lcd1602:U5|lcd_data[1]             ; lcd1602:U5|lcd_data[1]             ; clk_sys        ; clk_sys     ; 0.000        ; 0.101      ; 0.746      ;
; 0.453 ; lcd1602:U5|lcd_rs                  ; lcd1602:U5|lcd_rs                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; lcd1602:U5|lcd_en                  ; lcd1602:U5|lcd_en                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; lcd1602:U5|lcd_data[7]             ; lcd1602:U5|lcd_data[7]             ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; angle_dale:U3|flag                 ; angle_dale:U3|flag                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; w_dale:U4|flag                     ; w_dale:U4|flag                     ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; pid_control:PID|ResultOutTmp_l[9]  ; pid_control:PID|ResultOutTmp_l[9]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; pid_control:PID|ResultOutTmp_l[11] ; pid_control:PID|ResultOutTmp_l[11] ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; pid_control:PID|ResultOutTmp_l[10] ; pid_control:PID|ResultOutTmp_l[10] ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; pid_control:PID|ResultOutTmp_l[12] ; pid_control:PID|ResultOutTmp_l[12] ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; pid_control:PID|ResultOutTmp_l[2]  ; pid_control:PID|ResultOutTmp_l[2]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; pid_control:PID|ResultOutTmp_r[2]  ; pid_control:PID|ResultOutTmp_r[2]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; lcd1602:U5|state1[5]               ; lcd1602:U5|state1[5]               ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; lcd1602:U5|state1[1]               ; lcd1602:U5|state1[1]               ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; lcd1602:U5|state1[4]               ; lcd1602:U5|state1[4]               ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; pid_control:PID|ResultOutTmp_l[13] ; pid_control:PID|ResultOutTmp_l[13] ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; pid_control:PID|ResultOutTmp_l[4]  ; pid_control:PID|ResultOutTmp_l[4]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; pid_control:PID|ResultOutTmp_l[7]  ; pid_control:PID|ResultOutTmp_l[7]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; pid_control:PID|ResultOutTmp_l[5]  ; pid_control:PID|ResultOutTmp_l[5]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; pid_control:PID|ResultOutTmp_l[6]  ; pid_control:PID|ResultOutTmp_l[6]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; pid_control:PID|ResultOutTmp_l[8]  ; pid_control:PID|ResultOutTmp_l[8]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; pid_control:PID|ResultOutTmp_l[3]  ; pid_control:PID|ResultOutTmp_l[3]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; lcd1602:U5|state1[0]               ; lcd1602:U5|state1[0]               ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 0.758      ;
; 0.519 ; lcd1602:U5|state1[3]               ; lcd1602:U5|state1[2]               ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 0.811      ;
; 0.554 ; lcd1602:U5|state1[0]               ; lcd1602:U5|state1[1]               ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 0.846      ;
; 0.697 ; lcd1602:U5|state1[6]               ; lcd1602:U5|state1[3]               ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 0.989      ;
; 0.698 ; lcd1602:U5|state1[6]               ; lcd1602:U5|state1[2]               ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 0.990      ;
; 0.707 ; pid_control:PID|ResultOutTmp[2]    ; pid_control:PID|ResultOutTmp_l[2]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.082      ; 1.001      ;
; 0.708 ; pid_control:PID|Angle_2[5]         ; pid_control:PID|Angle_1[5]         ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.000      ;
; 0.709 ; pid_control:PID|ResultOutTmp[2]    ; pid_control:PID|ResultOutTmp_r[2]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.082      ; 1.003      ;
; 0.761 ; lcd1602:U5|cnt[15]                 ; lcd1602:U5|cnt[15]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; lcd1602:U5|cnt[19]                 ; lcd1602:U5|cnt[19]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; lcd1602:U5|cnt[5]                  ; lcd1602:U5|cnt[5]                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; lcd1602:U5|cnt[11]                 ; lcd1602:U5|cnt[11]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; lcd1602:U5|cnt[17]                 ; lcd1602:U5|cnt[17]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; lcd1602:U5|cnt[21]                 ; lcd1602:U5|cnt[21]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; lcd1602:U5|cnt[27]                 ; lcd1602:U5|cnt[27]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; lcd1602:U5|cnt[29]                 ; lcd1602:U5|cnt[29]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; clk_set:U1|cnt[5]                  ; clk_set:U1|cnt[5]                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; clk_set:U1|cnt[11]                 ; clk_set:U1|cnt[11]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; clk_set:U1|cnt[13]                 ; clk_set:U1|cnt[13]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; pwm:pwm_left|counter_duty[2]       ; pwm:pwm_left|counter_duty[2]       ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; pwm:pwm_left|counter_duty[6]       ; pwm:pwm_left|counter_duty[6]       ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; pwm:pwm_right|counter_duty[6]      ; pwm:pwm_right|counter_duty[6]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; lcd1602:U5|cnt[16]                 ; lcd1602:U5|cnt[16]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; lcd1602:U5|cnt[31]                 ; lcd1602:U5|cnt[31]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_set:U1|cnt[15]                 ; clk_set:U1|cnt[15]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; pwm:pwm_left|counter_duty[4]       ; pwm:pwm_left|counter_duty[4]       ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; pwm:pwm_left|counter_duty[14]      ; pwm:pwm_left|counter_duty[14]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; pwm:pwm_left|counter_duty[18]      ; pwm:pwm_left|counter_duty[18]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; pwm:pwm_left|counter_duty[22]      ; pwm:pwm_left|counter_duty[22]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; pwm:pwm_right|counter_duty[14]     ; pwm:pwm_right|counter_duty[14]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; pwm:pwm_right|counter_duty[18]     ; pwm:pwm_right|counter_duty[18]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; pwm:pwm_right|counter_duty[22]     ; pwm:pwm_right|counter_duty[22]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; lcd1602:U5|cnt[2]                  ; lcd1602:U5|cnt[2]                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; lcd1602:U5|cnt[6]                  ; lcd1602:U5|cnt[6]                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; lcd1602:U5|cnt[9]                  ; lcd1602:U5|cnt[9]                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; lcd1602:U5|cnt[18]                 ; lcd1602:U5|cnt[18]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; lcd1602:U5|cnt[22]                 ; lcd1602:U5|cnt[22]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; lcd1602:U5|cnt[23]                 ; lcd1602:U5|cnt[23]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; lcd1602:U5|cnt[25]                 ; lcd1602:U5|cnt[25]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_set:U1|cnt[2]                  ; clk_set:U1|cnt[2]                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_set:U1|cnt[6]                  ; clk_set:U1|cnt[6]                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_set:U1|cnt[7]                  ; clk_set:U1|cnt[7]                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_set:U1|cnt[9]                  ; clk_set:U1|cnt[9]                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; pwm:pwm_left|counter_duty[8]       ; pwm:pwm_left|counter_duty[8]       ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; pwm:pwm_left|counter_duty[13]      ; pwm:pwm_left|counter_duty[13]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; pwm:pwm_left|counter_duty[19]      ; pwm:pwm_left|counter_duty[19]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; pwm:pwm_left|counter_duty[20]      ; pwm:pwm_left|counter_duty[20]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; pwm:pwm_left|counter_duty[30]      ; pwm:pwm_left|counter_duty[30]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; pwm:pwm_right|counter_duty[8]      ; pwm:pwm_right|counter_duty[8]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; pwm:pwm_right|counter_duty[11]     ; pwm:pwm_right|counter_duty[11]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; pwm:pwm_right|counter_duty[13]     ; pwm:pwm_right|counter_duty[13]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; pwm:pwm_right|counter_duty[19]     ; pwm:pwm_right|counter_duty[19]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; pwm:pwm_right|counter_duty[20]     ; pwm:pwm_right|counter_duty[20]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; pwm:pwm_right|counter_duty[30]     ; pwm:pwm_right|counter_duty[30]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; lcd1602:U5|cnt[12]                 ; lcd1602:U5|cnt[12]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; lcd1602:U5|cnt[14]                 ; lcd1602:U5|cnt[14]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; lcd1602:U5|cnt[20]                 ; lcd1602:U5|cnt[20]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; lcd1602:U5|cnt[30]                 ; lcd1602:U5|cnt[30]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; clk_set:U1|cnt[14]                 ; clk_set:U1|cnt[14]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; pwm:pwm_left|counter_duty[17]      ; pwm:pwm_left|counter_duty[17]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; pwm:pwm_left|counter_duty[21]      ; pwm:pwm_left|counter_duty[21]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; pwm:pwm_left|counter_duty[24]      ; pwm:pwm_left|counter_duty[24]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; pwm:pwm_left|counter_duty[26]      ; pwm:pwm_left|counter_duty[26]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; pwm:pwm_left|counter_duty[27]      ; pwm:pwm_left|counter_duty[27]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; pwm:pwm_left|counter_duty[28]      ; pwm:pwm_left|counter_duty[28]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; pwm:pwm_left|counter_duty[29]      ; pwm:pwm_left|counter_duty[29]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; pwm:pwm_right|counter_duty[17]     ; pwm:pwm_right|counter_duty[17]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; pwm:pwm_right|counter_duty[21]     ; pwm:pwm_right|counter_duty[21]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; pwm:pwm_right|counter_duty[24]     ; pwm:pwm_right|counter_duty[24]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; pwm:pwm_right|counter_duty[26]     ; pwm:pwm_right|counter_duty[26]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; pwm:pwm_right|counter_duty[27]     ; pwm:pwm_right|counter_duty[27]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; pwm:pwm_right|counter_duty[28]     ; pwm:pwm_right|counter_duty[28]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; pwm:pwm_right|counter_duty[29]     ; pwm:pwm_right|counter_duty[29]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; lcd1602:U5|cnt[8]                  ; lcd1602:U5|cnt[8]                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; lcd1602:U5|cnt[24]                 ; lcd1602:U5|cnt[24]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.081      ; 1.059      ;
+-------+------------------------------------+------------------------------------+----------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'uart_rx:U2|rx_int'                                                                                          ;
+-------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.345 ; angle_dale:U3|flag     ; angle_dale:U3|count[1] ; clk_sys           ; uart_rx:U2|rx_int ; -0.500       ; 0.722      ; 0.809      ;
; 0.346 ; angle_dale:U3|flag     ; angle_dale:U3|count[0] ; clk_sys           ; uart_rx:U2|rx_int ; -0.500       ; 0.722      ; 0.810      ;
; 0.346 ; w_dale:U4|flag         ; w_dale:U4|count[0]     ; clk_sys           ; uart_rx:U2|rx_int ; -0.500       ; 0.722      ; 0.810      ;
; 0.347 ; w_dale:U4|flag         ; w_dale:U4|count[1]     ; clk_sys           ; uart_rx:U2|rx_int ; -0.500       ; 0.722      ; 0.811      ;
; 0.456 ; angle_dale:U3|count[2] ; angle_dale:U3|count[2] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.078      ; 0.746      ;
; 0.456 ; angle_dale:U3|count[1] ; angle_dale:U3|count[1] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.078      ; 0.746      ;
; 0.456 ; w_dale:U4|count[2]     ; w_dale:U4|count[2]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.078      ; 0.746      ;
; 0.456 ; w_dale:U4|count[1]     ; w_dale:U4|count[1]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.078      ; 0.746      ;
; 0.468 ; angle_dale:U3|count[0] ; angle_dale:U3|count[0] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.078      ; 0.758      ;
; 0.468 ; w_dale:U4|count[0]     ; w_dale:U4|count[0]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.078      ; 0.758      ;
; 0.522 ; angle_dale:U3|count[1] ; angle_dale:U3|count[2] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.078      ; 0.812      ;
; 0.523 ; w_dale:U4|count[1]     ; w_dale:U4|count[2]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.078      ; 0.813      ;
; 0.586 ; angle_dale:U3|flag     ; angle_dale:U3|count[2] ; clk_sys           ; uart_rx:U2|rx_int ; -0.500       ; 0.722      ; 1.050      ;
; 0.587 ; w_dale:U4|flag         ; w_dale:U4|count[2]     ; clk_sys           ; uart_rx:U2|rx_int ; -0.500       ; 0.722      ; 1.051      ;
; 0.768 ; angle_dale:U3|count[0] ; angle_dale:U3|count[2] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.078      ; 1.058      ;
; 0.768 ; angle_dale:U3|count[0] ; angle_dale:U3|count[1] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.078      ; 1.058      ;
; 0.789 ; w_dale:U4|count[0]     ; w_dale:U4|count[1]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.078      ; 1.079      ;
; 0.796 ; w_dale:U4|count[2]     ; w_dale:U4|count[1]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.078      ; 1.086      ;
; 0.812 ; w_dale:U4|count[2]     ; w_dale:U4|count[0]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.078      ; 1.102      ;
; 0.817 ; angle_dale:U3|count[1] ; angle_dale:U3|count[0] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.078      ; 1.107      ;
; 0.822 ; w_dale:U4|count[1]     ; w_dale:U4|count[0]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.078      ; 1.112      ;
; 0.972 ; w_dale:U4|count[0]     ; w_dale:U4|count[2]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.078      ; 1.262      ;
; 1.010 ; angle_dale:U3|count[2] ; angle_dale:U3|count[1] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.078      ; 1.300      ;
; 1.027 ; angle_dale:U3|count[2] ; angle_dale:U3|count[0] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.078      ; 1.317      ;
+-------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sig'                                                                                       ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; state.00100010      ; state.00100010      ; sig          ; sig         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; datasend_esp8266[0] ; datasend_esp8266[0] ; sig          ; sig         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; datasend_esp8266[4] ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; datasend_esp8266[6] ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; datasend_esp8266[3] ; datasend_esp8266[3] ; sig          ; sig         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; datasend_esp8266[5] ; datasend_esp8266[5] ; sig          ; sig         ; 0.000        ; 0.081      ; 0.746      ;
; 0.510 ; state.00010000      ; state.00010001      ; sig          ; sig         ; 0.000        ; 0.080      ; 0.802      ;
; 0.534 ; state.00011110      ; state.00011111      ; sig          ; sig         ; 0.000        ; 0.081      ; 0.827      ;
; 0.700 ; state.00010110      ; state.00010111      ; sig          ; sig         ; 0.000        ; 0.081      ; 0.993      ;
; 0.700 ; state.00011010      ; state.00011011      ; sig          ; sig         ; 0.000        ; 0.081      ; 0.993      ;
; 0.705 ; state.00010101      ; state.00010110      ; sig          ; sig         ; 0.000        ; 0.081      ; 0.998      ;
; 0.706 ; state.00000101      ; state.00000110      ; sig          ; sig         ; 0.000        ; 0.080      ; 0.998      ;
; 0.707 ; state.00001101      ; state.00001110      ; sig          ; sig         ; 0.000        ; 0.081      ; 1.000      ;
; 0.714 ; state.00000011      ; state.00000100      ; sig          ; sig         ; 0.000        ; 0.080      ; 1.006      ;
; 0.723 ; state.00011101      ; state.00011110      ; sig          ; sig         ; 0.000        ; 0.081      ; 1.016      ;
; 0.724 ; state.00000010      ; state.00000011      ; sig          ; sig         ; 0.000        ; 0.080      ; 1.016      ;
; 0.731 ; state.00000000      ; state.00000001      ; sig          ; sig         ; 0.000        ; 0.081      ; 1.024      ;
; 0.774 ; state.00001101      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.081      ; 1.067      ;
; 0.852 ; state.00001010      ; state.00001011      ; sig          ; sig         ; 0.000        ; 0.081      ; 1.145      ;
; 0.860 ; state.00011100      ; state.00011101      ; sig          ; sig         ; 0.000        ; 0.081      ; 1.153      ;
; 0.876 ; state.00001111      ; state.00010000      ; sig          ; sig         ; 0.000        ; 0.080      ; 1.168      ;
; 0.899 ; state.00010100      ; state.00010101      ; sig          ; sig         ; 0.000        ; 0.081      ; 1.192      ;
; 0.912 ; state.00010111      ; state.00011000      ; sig          ; sig         ; 0.000        ; 0.081      ; 1.205      ;
; 0.920 ; state.00100010      ; datasend_esp8266[0] ; sig          ; sig         ; 0.000        ; 0.081      ; 1.213      ;
; 0.923 ; state.00000110      ; state.00000111      ; sig          ; sig         ; 0.000        ; 0.081      ; 1.216      ;
; 0.929 ; state.00010001      ; state.00010010      ; sig          ; sig         ; 0.000        ; 0.080      ; 1.221      ;
; 0.960 ; state.00100001      ; state.00100010      ; sig          ; sig         ; 0.000        ; 0.081      ; 1.253      ;
; 0.991 ; state.00001011      ; state.00001100      ; sig          ; sig         ; 0.000        ; 0.081      ; 1.284      ;
; 1.009 ; state.00100010      ; datasend_esp8266[5] ; sig          ; sig         ; 0.000        ; 0.081      ; 1.302      ;
; 1.014 ; state.00100010      ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.081      ; 1.307      ;
; 1.016 ; state.00001110      ; state.00001111      ; sig          ; sig         ; 0.000        ; 0.080      ; 1.308      ;
; 1.040 ; state.00000001      ; state.00000010      ; sig          ; sig         ; 0.000        ; 0.080      ; 1.332      ;
; 1.103 ; state.00011000      ; datasend_esp8266[0] ; sig          ; sig         ; 0.000        ; 0.081      ; 1.396      ;
; 1.150 ; state.00011000      ; state.00011001      ; sig          ; sig         ; 0.000        ; 0.080      ; 1.442      ;
; 1.164 ; state.00100000      ; state.00100001      ; sig          ; sig         ; 0.000        ; 0.081      ; 1.457      ;
; 1.180 ; state.00001100      ; state.00001101      ; sig          ; sig         ; 0.000        ; 0.081      ; 1.473      ;
; 1.181 ; state.00000111      ; state.00001000      ; sig          ; sig         ; 0.000        ; 0.080      ; 1.473      ;
; 1.197 ; state.00010011      ; state.00010100      ; sig          ; sig         ; 0.000        ; 0.081      ; 1.490      ;
; 1.211 ; state.00011111      ; state.00100000      ; sig          ; sig         ; 0.000        ; 0.081      ; 1.504      ;
; 1.215 ; state.00000100      ; state.00000101      ; sig          ; sig         ; 0.000        ; 0.081      ; 1.508      ;
; 1.233 ; state.00001000      ; datasend_esp8266[3] ; sig          ; sig         ; 0.000        ; 0.081      ; 1.526      ;
; 1.307 ; state.00100000      ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.081      ; 1.600      ;
; 1.332 ; state.00001100      ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.081      ; 1.625      ;
; 1.373 ; state.00001110      ; datasend_esp8266[2] ; sig          ; sig         ; 0.000        ; 0.080      ; 1.665      ;
; 1.390 ; state.00001000      ; datasend_esp8266[0] ; sig          ; sig         ; 0.000        ; 0.081      ; 1.683      ;
; 1.411 ; state.00011010      ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.081      ; 1.704      ;
; 1.418 ; state.00100000      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.081      ; 1.711      ;
; 1.436 ; state.00100000      ; datasend_esp8266[3] ; sig          ; sig         ; 0.000        ; 0.081      ; 1.729      ;
; 1.436 ; state.00011010      ; datasend_esp8266[5] ; sig          ; sig         ; 0.000        ; 0.081      ; 1.729      ;
; 1.443 ; state.00001100      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.081      ; 1.736      ;
; 1.492 ; state.00001100      ; datasend_esp8266[3] ; sig          ; sig         ; 0.000        ; 0.081      ; 1.785      ;
; 1.501 ; state.00010100      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.081      ; 1.794      ;
; 1.578 ; state.00010010      ; state.00010011      ; sig          ; sig         ; 0.000        ; 0.081      ; 1.871      ;
; 1.599 ; state.00011011      ; datasend_esp8266[2] ; sig          ; sig         ; 0.000        ; 0.080      ; 1.891      ;
; 1.601 ; state.00001001      ; state.00001010      ; sig          ; sig         ; 0.000        ; 0.081      ; 1.894      ;
; 1.671 ; state.00100010      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.081      ; 1.964      ;
; 1.695 ; state.00100010      ; datasend_esp8266[3] ; sig          ; sig         ; 0.000        ; 0.081      ; 1.988      ;
; 1.783 ; state.00000000      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.081      ; 2.076      ;
; 1.847 ; state.00000100      ; datasend_esp8266[3] ; sig          ; sig         ; 0.000        ; 0.081      ; 2.140      ;
; 1.851 ; state.00001100      ; datasend_esp8266[0] ; sig          ; sig         ; 0.000        ; 0.081      ; 2.144      ;
; 1.853 ; state.00000100      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.081      ; 2.146      ;
; 1.860 ; state.00001001      ; datasend_esp8266[2] ; sig          ; sig         ; 0.000        ; 0.080      ; 2.152      ;
; 1.875 ; state.00100001      ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.081      ; 2.168      ;
; 1.882 ; state.00011001      ; state.00011010      ; sig          ; sig         ; 0.000        ; 0.081      ; 2.175      ;
; 1.884 ; state.00011011      ; state.00011100      ; sig          ; sig         ; 0.000        ; 0.081      ; 2.177      ;
; 1.915 ; state.00010000      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.081      ; 2.208      ;
; 1.915 ; state.00000110      ; datasend_esp8266[2] ; sig          ; sig         ; 0.000        ; 0.080      ; 2.207      ;
; 1.924 ; state.00010110      ; datasend_esp8266[2] ; sig          ; sig         ; 0.000        ; 0.080      ; 2.216      ;
; 1.946 ; state.00011011      ; datasend_esp8266[0] ; sig          ; sig         ; 0.000        ; 0.081      ; 2.239      ;
; 1.957 ; state.00011101      ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.081      ; 2.250      ;
; 1.958 ; state.00010110      ; datasend_esp8266[0] ; sig          ; sig         ; 0.000        ; 0.081      ; 2.251      ;
; 1.970 ; state.00001110      ; datasend_esp8266[0] ; sig          ; sig         ; 0.000        ; 0.081      ; 2.263      ;
; 1.982 ; state.00011101      ; datasend_esp8266[5] ; sig          ; sig         ; 0.000        ; 0.081      ; 2.275      ;
; 1.986 ; state.00100001      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.081      ; 2.279      ;
; 2.021 ; state.00001010      ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.081      ; 2.314      ;
; 2.032 ; state.00000111      ; datasend_esp8266[2] ; sig          ; sig         ; 0.000        ; 0.080      ; 2.324      ;
; 2.035 ; state.00100001      ; datasend_esp8266[3] ; sig          ; sig         ; 0.000        ; 0.081      ; 2.328      ;
; 2.046 ; state.00001010      ; datasend_esp8266[5] ; sig          ; sig         ; 0.000        ; 0.081      ; 2.339      ;
; 2.072 ; state.00000010      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.081      ; 2.365      ;
; 2.080 ; state.00011011      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.081      ; 2.373      ;
; 2.110 ; state.00011101      ; datasend_esp8266[0] ; sig          ; sig         ; 0.000        ; 0.081      ; 2.403      ;
; 2.117 ; state.00010100      ; datasend_esp8266[2] ; sig          ; sig         ; 0.000        ; 0.080      ; 2.409      ;
; 2.120 ; state.00001000      ; state.00001001      ; sig          ; sig         ; 0.000        ; 0.081      ; 2.413      ;
; 2.150 ; state.00011001      ; datasend_esp8266[2] ; sig          ; sig         ; 0.000        ; 0.080      ; 2.442      ;
; 2.151 ; state.00000010      ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.081      ; 2.444      ;
; 2.168 ; state.00000001      ; datasend_esp8266[2] ; sig          ; sig         ; 0.000        ; 0.080      ; 2.460      ;
; 2.171 ; state.00000110      ; datasend_esp8266[3] ; sig          ; sig         ; 0.000        ; 0.081      ; 2.464      ;
; 2.176 ; state.00000010      ; datasend_esp8266[5] ; sig          ; sig         ; 0.000        ; 0.081      ; 2.469      ;
; 2.177 ; state.00010011      ; datasend_esp8266[1] ; sig          ; sig         ; 0.000        ; 0.080      ; 2.469      ;
; 2.177 ; state.00000110      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.081      ; 2.470      ;
; 2.180 ; state.00010001      ; datasend_esp8266[3] ; sig          ; sig         ; 0.000        ; 0.081      ; 2.473      ;
; 2.184 ; state.00001011      ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.081      ; 2.477      ;
; 2.184 ; state.00010101      ; datasend_esp8266[0] ; sig          ; sig         ; 0.000        ; 0.081      ; 2.477      ;
; 2.186 ; state.00010001      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.081      ; 2.479      ;
; 2.197 ; state.00000010      ; datasend_esp8266[3] ; sig          ; sig         ; 0.000        ; 0.081      ; 2.490      ;
; 2.221 ; state.00100010      ; datasend_esp8266[1] ; sig          ; sig         ; 0.000        ; 0.080      ; 2.513      ;
; 2.251 ; datasend_esp8266[2] ; datasend_esp8266[2] ; sig          ; sig         ; 0.000        ; 0.081      ; 2.544      ;
; 2.251 ; state.00011011      ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.081      ; 2.544      ;
; 2.259 ; state.00010111      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.081      ; 2.552      ;
; 2.267 ; state.00001001      ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.081      ; 2.560      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_sys'                                                     ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_sys ; Rise       ; clk_sys                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[32]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[33]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[34]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[35]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[36]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[37]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[38]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[39]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[40]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[41]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[42]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[43]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[44]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[45]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[46]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[47]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; angle_dale:U3|flag          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|clk              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[10]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[11]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[12]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[13]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[14]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[15]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[8]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[9]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[10]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[11]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[12]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[13]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[14]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[15]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[16]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[17]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[18]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[19]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[20]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[21]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[22]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[23]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[24]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[25]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[26]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[27]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[28]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[29]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[30]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[31]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[8]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[9]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_clk_en       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_en           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_rs           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|state1[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|state1[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|state1[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|state1[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|state1[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|state1[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|state1[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_2[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_2[10] ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_set:U1|clk'                                                                      ;
+--------+--------------+----------------+------------------+----------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------------+------------+----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[0]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[10]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[11]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[12]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[13]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[14]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[15]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[16]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[17]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[18]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[19]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[1]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[20]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[21]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[22]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[23]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[2]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[3]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[4]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[5]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[6]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[7]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[8]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[9]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; sig                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|clk_count[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|clk_count[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|clk_count[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|clk_count[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|clk_count[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|clk_count[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|clk_count[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|clk_count[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout1[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout1[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout1[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout1[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout1[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout1[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout1[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout1[7]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout[3]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout[5]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout[6]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout[7]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|frame_end                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|idle                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|receive                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|rx_int                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|rxbuf                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|rxfall                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|clk_count[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|clk_count[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|clk_count[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|clk_count[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|clk_count[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|clk_count[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|clk_count[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|clk_count[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|frame_end    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|idle         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|receive      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|rxbuf        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|rxfall       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|clk_count[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|clk_count[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|clk_count[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|clk_count[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|clk_count[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|clk_count[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|clk_count[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|clk_count[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|data_wr      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|idle         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|send         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|wrsigbuf     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|wrsigrise    ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|frame_end    ;
; 0.214  ; 0.434        ; 0.220          ; High Pulse Width ; clk_set:U1|clk ; Rise       ; uart_rx:U2|clk_count[4]                ;
; 0.217  ; 0.437        ; 0.220          ; High Pulse Width ; clk_set:U1|clk ; Rise       ; cnt[12]                                ;
+--------+--------------+----------------+------------------+----------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sig'                                                     ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; datasend_esp8266[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; datasend_esp8266[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; datasend_esp8266[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; datasend_esp8266[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; datasend_esp8266[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; datasend_esp8266[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; datasend_esp8266[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00000000      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00000001      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00000010      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00000011      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00000100      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00000101      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00000110      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00000111      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00001000      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00001001      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00001010      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00001011      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00001100      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00001101      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00001110      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00001111      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00010000      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00010001      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00010010      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00010011      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00010100      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00010101      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00010110      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00010111      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00011000      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00011001      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00011010      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00011011      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00011100      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00011101      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00011110      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00011111      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00100000      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00100001      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00100010      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; datasend_esp8266[0] ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; datasend_esp8266[1] ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; datasend_esp8266[2] ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; datasend_esp8266[3] ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; datasend_esp8266[4] ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; datasend_esp8266[5] ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; datasend_esp8266[6] ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00000000      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00000001      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00000010      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00000011      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00000100      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00000101      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00000110      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00000111      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00001000      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00001001      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00001010      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00001011      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00001100      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00001101      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00001110      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00001111      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00010000      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00010001      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00010010      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00010011      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00010100      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00010101      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00010110      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00010111      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00011000      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00011001      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00011010      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00011011      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00011100      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00011101      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00011110      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00011111      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00100000      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00100001      ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; sig   ; Rise       ; state.00100010      ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; sig   ; Rise       ; datasend_esp8266[3] ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; sig   ; Rise       ; datasend_esp8266[4] ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; sig   ; Rise       ; datasend_esp8266[5] ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; sig   ; Rise       ; datasend_esp8266[6] ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; sig   ; Rise       ; state.00000000      ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; sig   ; Rise       ; state.00000001      ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; sig   ; Rise       ; state.00000010      ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; sig   ; Rise       ; state.00000011      ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; sig   ; Rise       ; state.00000100      ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; sig   ; Rise       ; state.00000110      ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; sig   ; Rise       ; state.00001000      ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; sig   ; Rise       ; state.00001010      ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; sig   ; Rise       ; state.00001011      ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; sig   ; Rise       ; state.00001101      ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; sig   ; Rise       ; state.00001110      ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; sig   ; Rise       ; state.00001111      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'uart_rx:U2|rx_int'                                                          ;
+--------+--------------+----------------+------------------+-------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------------------+------------+----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart_rx:U2|rx_int ; Fall       ; angle_dale:U3|count[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart_rx:U2|rx_int ; Fall       ; angle_dale:U3|count[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart_rx:U2|rx_int ; Fall       ; angle_dale:U3|count[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart_rx:U2|rx_int ; Fall       ; w_dale:U4|count[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart_rx:U2|rx_int ; Fall       ; w_dale:U4|count[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart_rx:U2|rx_int ; Fall       ; w_dale:U4|count[2]         ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Fall       ; angle_dale:U3|count[0]     ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Fall       ; angle_dale:U3|count[1]     ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Fall       ; angle_dale:U3|count[2]     ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Fall       ; w_dale:U4|count[0]         ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Fall       ; w_dale:U4|count[1]         ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Fall       ; w_dale:U4|count[2]         ;
; 0.371  ; 0.591        ; 0.220          ; High Pulse Width ; uart_rx:U2|rx_int ; Fall       ; angle_dale:U3|count[0]     ;
; 0.371  ; 0.591        ; 0.220          ; High Pulse Width ; uart_rx:U2|rx_int ; Fall       ; angle_dale:U3|count[1]     ;
; 0.371  ; 0.591        ; 0.220          ; High Pulse Width ; uart_rx:U2|rx_int ; Fall       ; angle_dale:U3|count[2]     ;
; 0.371  ; 0.591        ; 0.220          ; High Pulse Width ; uart_rx:U2|rx_int ; Fall       ; w_dale:U4|count[0]         ;
; 0.371  ; 0.591        ; 0.220          ; High Pulse Width ; uart_rx:U2|rx_int ; Fall       ; w_dale:U4|count[1]         ;
; 0.371  ; 0.591        ; 0.220          ; High Pulse Width ; uart_rx:U2|rx_int ; Fall       ; w_dale:U4|count[2]         ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; uart_rx:U2|rx_int ; Rise       ; U2|rx_int~clkctrl|inclk[0] ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; uart_rx:U2|rx_int ; Rise       ; U2|rx_int~clkctrl|outclk   ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; uart_rx:U2|rx_int ; Rise       ; U3|count[0]|clk            ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; uart_rx:U2|rx_int ; Rise       ; U3|count[1]|clk            ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; uart_rx:U2|rx_int ; Rise       ; U3|count[2]|clk            ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; uart_rx:U2|rx_int ; Rise       ; U4|count[0]|clk            ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; uart_rx:U2|rx_int ; Rise       ; U4|count[1]|clk            ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; uart_rx:U2|rx_int ; Rise       ; U4|count[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart_rx:U2|rx_int ; Rise       ; U2|rx_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Rise       ; U2|rx_int|q                ;
; 0.570  ; 0.570        ; 0.000          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Rise       ; U3|count[0]|clk            ;
; 0.570  ; 0.570        ; 0.000          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Rise       ; U3|count[1]|clk            ;
; 0.570  ; 0.570        ; 0.000          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Rise       ; U3|count[2]|clk            ;
; 0.570  ; 0.570        ; 0.000          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Rise       ; U4|count[0]|clk            ;
; 0.570  ; 0.570        ; 0.000          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Rise       ; U4|count[1]|clk            ;
; 0.570  ; 0.570        ; 0.000          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Rise       ; U4|count[2]|clk            ;
; 0.594  ; 0.594        ; 0.000          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Rise       ; U2|rx_int~clkctrl|inclk[0] ;
; 0.594  ; 0.594        ; 0.000          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Rise       ; U2|rx_int~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------------------+------------+----------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+------------+----------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+----------------+-------+-------+------------+-----------------+
; rst_n      ; clk_set:U1|clk ; 1.711 ; 1.802 ; Rise       ; clk_set:U1|clk  ;
; rx_esp8266 ; clk_set:U1|clk ; 3.226 ; 3.443 ; Rise       ; clk_set:U1|clk  ;
; rx_mpu6050 ; clk_set:U1|clk ; 3.469 ; 3.700 ; Rise       ; clk_set:U1|clk  ;
; rst_n      ; clk_sys        ; 0.866 ; 1.040 ; Rise       ; clk_sys         ;
; rst_n      ; sig            ; 1.322 ; 1.623 ; Rise       ; sig             ;
+------------+----------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+------------+----------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+----------------+--------+--------+------------+-----------------+
; rst_n      ; clk_set:U1|clk ; -0.431 ; -0.532 ; Rise       ; clk_set:U1|clk  ;
; rx_esp8266 ; clk_set:U1|clk ; -1.844 ; -2.096 ; Rise       ; clk_set:U1|clk  ;
; rx_mpu6050 ; clk_set:U1|clk ; -2.370 ; -2.592 ; Rise       ; clk_set:U1|clk  ;
; rst_n      ; clk_sys        ; -0.429 ; -0.558 ; Rise       ; clk_sys         ;
; rst_n      ; sig            ; -0.259 ; -0.481 ; Rise       ; sig             ;
+------------+----------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+--------------+----------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+----------------+-------+-------+------------+-----------------+
; tx_esp8266   ; clk_set:U1|clk ; 8.138 ; 8.034 ; Rise       ; clk_set:U1|clk  ;
; lcd_data[*]  ; clk_sys        ; 8.142 ; 8.170 ; Rise       ; clk_sys         ;
;  lcd_data[0] ; clk_sys        ; 7.135 ; 7.020 ; Rise       ; clk_sys         ;
;  lcd_data[1] ; clk_sys        ; 7.664 ; 7.564 ; Rise       ; clk_sys         ;
;  lcd_data[2] ; clk_sys        ; 8.142 ; 8.170 ; Rise       ; clk_sys         ;
;  lcd_data[3] ; clk_sys        ; 7.245 ; 7.175 ; Rise       ; clk_sys         ;
;  lcd_data[4] ; clk_sys        ; 6.754 ; 6.678 ; Rise       ; clk_sys         ;
;  lcd_data[5] ; clk_sys        ; 6.778 ; 6.710 ; Rise       ; clk_sys         ;
;  lcd_data[6] ; clk_sys        ; 7.036 ; 6.940 ; Rise       ; clk_sys         ;
;  lcd_data[7] ; clk_sys        ; 7.148 ; 7.049 ; Rise       ; clk_sys         ;
; lcd_en       ; clk_sys        ; 7.087 ; 6.971 ; Rise       ; clk_sys         ;
; lcd_rs       ; clk_sys        ; 7.397 ; 7.215 ; Rise       ; clk_sys         ;
; pwm_l        ; clk_sys        ; 6.805 ; 6.732 ; Rise       ; clk_sys         ;
; pwm_r        ; clk_sys        ; 6.892 ; 6.850 ; Rise       ; clk_sys         ;
+--------------+----------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+--------------+----------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+----------------+-------+-------+------------+-----------------+
; tx_esp8266   ; clk_set:U1|clk ; 7.822 ; 7.720 ; Rise       ; clk_set:U1|clk  ;
; lcd_data[*]  ; clk_sys        ; 6.523 ; 6.450 ; Rise       ; clk_sys         ;
;  lcd_data[0] ; clk_sys        ; 6.890 ; 6.778 ; Rise       ; clk_sys         ;
;  lcd_data[1] ; clk_sys        ; 7.397 ; 7.300 ; Rise       ; clk_sys         ;
;  lcd_data[2] ; clk_sys        ; 7.910 ; 7.939 ; Rise       ; clk_sys         ;
;  lcd_data[3] ; clk_sys        ; 6.991 ; 6.922 ; Rise       ; clk_sys         ;
;  lcd_data[4] ; clk_sys        ; 6.523 ; 6.450 ; Rise       ; clk_sys         ;
;  lcd_data[5] ; clk_sys        ; 6.546 ; 6.480 ; Rise       ; clk_sys         ;
;  lcd_data[6] ; clk_sys        ; 6.791 ; 6.697 ; Rise       ; clk_sys         ;
;  lcd_data[7] ; clk_sys        ; 6.901 ; 6.805 ; Rise       ; clk_sys         ;
; lcd_en       ; clk_sys        ; 6.845 ; 6.730 ; Rise       ; clk_sys         ;
; lcd_rs       ; clk_sys        ; 7.142 ; 6.965 ; Rise       ; clk_sys         ;
; pwm_l        ; clk_sys        ; 6.572 ; 6.502 ; Rise       ; clk_sys         ;
; pwm_r        ; clk_sys        ; 6.655 ; 6.615 ; Rise       ; clk_sys         ;
+--------------+----------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                 ;
+------------+-----------------+-------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name        ; Note                                           ;
+------------+-----------------+-------------------+------------------------------------------------+
; 8.63 MHz   ; 8.63 MHz        ; clk_sys           ;                                                ;
; 262.95 MHz ; 262.95 MHz      ; clk_set:U1|clk    ;                                                ;
; 311.33 MHz ; 311.33 MHz      ; sig               ;                                                ;
; 731.53 MHz ; 402.09 MHz      ; uart_rx:U2|rx_int ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------+
; Slow 1200mV 0C Model Setup Summary          ;
+-------------------+---------+---------------+
; Clock             ; Slack   ; End Point TNS ;
+-------------------+---------+---------------+
; clk_sys           ; -57.416 ; -2248.940     ;
; clk_set:U1|clk    ; -2.803  ; -172.060      ;
; sig               ; -2.212  ; -27.833       ;
; uart_rx:U2|rx_int ; -0.367  ; -1.699        ;
+-------------------+---------+---------------+


+--------------------------------------------+
; Slow 1200mV 0C Model Hold Summary          ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; clk_set:U1|clk    ; -0.188 ; -0.312        ;
; clk_sys           ; 0.290  ; 0.000         ;
; sig               ; 0.402  ; 0.000         ;
; uart_rx:U2|rx_int ; 0.406  ; 0.000         ;
+-------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; clk_sys           ; -3.000 ; -416.386            ;
; clk_set:U1|clk    ; -1.487 ; -144.239            ;
; sig               ; -1.487 ; -62.454             ;
; uart_rx:U2|rx_int ; -1.487 ; -8.922              ;
+-------------------+--------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_sys'                                                                                                       ;
+---------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -57.416 ; w_dale:U4|w[40]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.098     ; 57.820     ;
; -57.282 ; w_dale:U4|w[41]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.098     ; 57.686     ;
; -57.238 ; w_dale:U4|w[42]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.098     ; 57.642     ;
; -57.113 ; w_dale:U4|w[44]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.098     ; 57.517     ;
; -57.095 ; w_dale:U4|w[43]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.098     ; 57.499     ;
; -56.969 ; w_dale:U4|w[45]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.098     ; 57.373     ;
; -56.798 ; w_dale:U4|w[39]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.517     ; 56.783     ;
; -56.506 ; w_dale:U4|w[46]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.098     ; 56.910     ;
; -56.485 ; w_dale:U4|w[47]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.098     ; 56.889     ;
; -56.365 ; w_dale:U4|w[32]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.098     ; 56.769     ;
; -56.359 ; w_dale:U4|w[33]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.098     ; 56.763     ;
; -56.236 ; w_dale:U4|w[34]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.098     ; 56.640     ;
; -56.110 ; w_dale:U4|w[36]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.098     ; 56.514     ;
; -56.027 ; w_dale:U4|w[35]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.098     ; 56.431     ;
; -55.967 ; w_dale:U4|w[38]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.098     ; 56.371     ;
; -55.884 ; w_dale:U4|w[37]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.098     ; 56.288     ;
; -54.936 ; w_dale:U4|w[40]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; 0.351      ; 55.789     ;
; -54.802 ; w_dale:U4|w[41]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; 0.351      ; 55.655     ;
; -54.758 ; w_dale:U4|w[42]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; 0.351      ; 55.611     ;
; -54.633 ; w_dale:U4|w[44]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; 0.351      ; 55.486     ;
; -54.615 ; w_dale:U4|w[43]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; 0.351      ; 55.468     ;
; -54.489 ; w_dale:U4|w[45]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; 0.351      ; 55.342     ;
; -54.318 ; w_dale:U4|w[39]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.068     ; 54.752     ;
; -54.026 ; w_dale:U4|w[46]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; 0.351      ; 54.879     ;
; -54.005 ; w_dale:U4|w[47]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; 0.351      ; 54.858     ;
; -53.885 ; w_dale:U4|w[32]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; 0.351      ; 54.738     ;
; -53.879 ; w_dale:U4|w[33]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; 0.351      ; 54.732     ;
; -53.848 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.067     ; 54.783     ;
; -53.756 ; w_dale:U4|w[34]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; 0.351      ; 54.609     ;
; -53.738 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 54.674     ;
; -53.680 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.067     ; 54.615     ;
; -53.630 ; w_dale:U4|w[36]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; 0.351      ; 54.483     ;
; -53.628 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 54.564     ;
; -53.608 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 54.544     ;
; -53.600 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[8]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.067     ; 54.535     ;
; -53.585 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[7]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.067     ; 54.520     ;
; -53.570 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 54.506     ;
; -53.547 ; w_dale:U4|w[35]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; 0.351      ; 54.400     ;
; -53.516 ; pid_control:PID|Angle_2[0]  ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.067     ; 54.451     ;
; -53.487 ; w_dale:U4|w[38]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; 0.351      ; 54.340     ;
; -53.483 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[5]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 54.419     ;
; -53.460 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 54.396     ;
; -53.440 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 54.376     ;
; -53.435 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[6]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 54.371     ;
; -53.432 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[8]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.067     ; 54.367     ;
; -53.417 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[7]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.067     ; 54.352     ;
; -53.406 ; pid_control:PID|Angle_2[0]  ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 54.342     ;
; -53.404 ; w_dale:U4|w[37]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; 0.351      ; 54.257     ;
; -53.395 ; pid_control:PID|Angle_2[3]  ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.067     ; 54.330     ;
; -53.334 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[4]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 54.270     ;
; -53.323 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[3]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 54.259     ;
; -53.319 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[2]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 54.255     ;
; -53.315 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[5]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 54.251     ;
; -53.303 ; pid_control:PID|Angle_1[11] ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.068     ; 54.237     ;
; -53.296 ; pid_control:PID|Angle_2[0]  ; pid_control:PID|Angle_Tmp[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 54.232     ;
; -53.285 ; pid_control:PID|Angle_2[3]  ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 54.221     ;
; -53.276 ; pid_control:PID|Angle_2[0]  ; pid_control:PID|Angle_Tmp[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 54.212     ;
; -53.268 ; pid_control:PID|Angle_2[0]  ; pid_control:PID|Angle_Tmp[8]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.067     ; 54.203     ;
; -53.267 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[6]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 54.203     ;
; -53.253 ; pid_control:PID|Angle_2[0]  ; pid_control:PID|Angle_Tmp[7]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.067     ; 54.188     ;
; -53.246 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[1]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.067     ; 54.181     ;
; -53.193 ; pid_control:PID|Angle_1[11] ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.067     ; 54.128     ;
; -53.175 ; pid_control:PID|Angle_2[3]  ; pid_control:PID|Angle_Tmp[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 54.111     ;
; -53.166 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[4]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 54.102     ;
; -53.155 ; pid_control:PID|Angle_2[3]  ; pid_control:PID|Angle_Tmp[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 54.091     ;
; -53.155 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[3]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 54.091     ;
; -53.151 ; pid_control:PID|Angle_2[0]  ; pid_control:PID|Angle_Tmp[5]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 54.087     ;
; -53.151 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[2]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 54.087     ;
; -53.147 ; pid_control:PID|Angle_2[3]  ; pid_control:PID|Angle_Tmp[8]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.067     ; 54.082     ;
; -53.145 ; pid_control:PID|Angle_1[1]  ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.068     ; 54.079     ;
; -53.142 ; pid_control:PID|Angle_2[2]  ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.067     ; 54.077     ;
; -53.132 ; pid_control:PID|Angle_2[3]  ; pid_control:PID|Angle_Tmp[7]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.067     ; 54.067     ;
; -53.113 ; pid_control:PID|Angle_2[7]  ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.067     ; 54.048     ;
; -53.103 ; pid_control:PID|Angle_2[0]  ; pid_control:PID|Angle_Tmp[6]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 54.039     ;
; -53.088 ; pid_control:PID|Angle_1[2]  ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.068     ; 54.022     ;
; -53.083 ; pid_control:PID|Angle_1[11] ; pid_control:PID|Angle_Tmp[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.067     ; 54.018     ;
; -53.078 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[1]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.067     ; 54.013     ;
; -53.063 ; pid_control:PID|Angle_1[11] ; pid_control:PID|Angle_Tmp[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.067     ; 53.998     ;
; -53.055 ; pid_control:PID|Angle_1[0]  ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.068     ; 53.989     ;
; -53.055 ; pid_control:PID|Angle_1[11] ; pid_control:PID|Angle_Tmp[8]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.068     ; 53.989     ;
; -53.053 ; pid_control:PID|Angle_2[6]  ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.067     ; 53.988     ;
; -53.040 ; pid_control:PID|Angle_1[11] ; pid_control:PID|Angle_Tmp[7]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.068     ; 53.974     ;
; -53.035 ; pid_control:PID|Angle_1[1]  ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.067     ; 53.970     ;
; -53.032 ; pid_control:PID|Angle_2[2]  ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 53.968     ;
; -53.030 ; pid_control:PID|Angle_2[3]  ; pid_control:PID|Angle_Tmp[5]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 53.966     ;
; -53.020 ; pid_control:PID|Angle_1[3]  ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.068     ; 53.954     ;
; -53.003 ; pid_control:PID|Angle_2[7]  ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 53.939     ;
; -53.002 ; pid_control:PID|Angle_2[0]  ; pid_control:PID|Angle_Tmp[4]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 53.938     ;
; -52.991 ; pid_control:PID|Angle_2[0]  ; pid_control:PID|Angle_Tmp[3]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 53.927     ;
; -52.987 ; pid_control:PID|Angle_2[0]  ; pid_control:PID|Angle_Tmp[2]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 53.923     ;
; -52.982 ; pid_control:PID|Angle_2[3]  ; pid_control:PID|Angle_Tmp[6]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 53.918     ;
; -52.978 ; pid_control:PID|Angle_1[2]  ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.067     ; 53.913     ;
; -52.945 ; pid_control:PID|Angle_1[0]  ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.067     ; 53.880     ;
; -52.943 ; pid_control:PID|Angle_2[6]  ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 53.879     ;
; -52.938 ; pid_control:PID|Angle_1[11] ; pid_control:PID|Angle_Tmp[5]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.067     ; 53.873     ;
; -52.925 ; pid_control:PID|Angle_1[1]  ; pid_control:PID|Angle_Tmp[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.067     ; 53.860     ;
; -52.922 ; pid_control:PID|Angle_2[2]  ; pid_control:PID|Angle_Tmp[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.066     ; 53.858     ;
; -52.914 ; pid_control:PID|Angle_2[0]  ; pid_control:PID|Angle_Tmp[1]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.067     ; 53.849     ;
; -52.910 ; pid_control:PID|Angle_1[3]  ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.067     ; 53.845     ;
; -52.905 ; pid_control:PID|Angle_1[1]  ; pid_control:PID|Angle_Tmp[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.067     ; 53.840     ;
+---------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_set:U1|clk'                                                                                                                        ;
+--------+----------------------------------------+----------------------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+----------------+----------------+--------------+------------+------------+
; -2.803 ; cnt[5]                                 ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.733      ;
; -2.757 ; cnt[7]                                 ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.687      ;
; -2.641 ; cnt[5]                                 ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.571      ;
; -2.640 ; cnt[5]                                 ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.570      ;
; -2.640 ; cnt[5]                                 ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.570      ;
; -2.595 ; cnt[7]                                 ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.525      ;
; -2.594 ; cnt[7]                                 ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.524      ;
; -2.594 ; cnt[7]                                 ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.524      ;
; -2.582 ; cnt[8]                                 ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.512      ;
; -2.580 ; cnt[17]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.510      ;
; -2.574 ; cnt[23]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.504      ;
; -2.573 ; cnt[19]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.503      ;
; -2.567 ; cnt[21]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.497      ;
; -2.544 ; cnt[22]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.474      ;
; -2.491 ; cnt[4]                                 ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.421      ;
; -2.440 ; cnt[5]                                 ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.370      ;
; -2.425 ; cnt[10]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.355      ;
; -2.420 ; cnt[8]                                 ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.350      ;
; -2.419 ; cnt[8]                                 ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.349      ;
; -2.419 ; cnt[8]                                 ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.349      ;
; -2.418 ; cnt[17]                                ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.348      ;
; -2.417 ; cnt[17]                                ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.347      ;
; -2.417 ; cnt[17]                                ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.347      ;
; -2.412 ; cnt[23]                                ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.342      ;
; -2.412 ; uart_rx:module_rx_esp8266|clk_count[5] ; uart_rx:module_rx_esp8266|clk_count[5] ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.342      ;
; -2.411 ; cnt[23]                                ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.341      ;
; -2.411 ; cnt[23]                                ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.341      ;
; -2.411 ; cnt[19]                                ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.341      ;
; -2.410 ; cnt[19]                                ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.340      ;
; -2.410 ; cnt[19]                                ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.340      ;
; -2.405 ; cnt[21]                                ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.335      ;
; -2.404 ; cnt[16]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.334      ;
; -2.404 ; cnt[21]                                ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.334      ;
; -2.404 ; cnt[21]                                ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.334      ;
; -2.394 ; cnt[7]                                 ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.324      ;
; -2.382 ; cnt[22]                                ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.312      ;
; -2.382 ; uart_rx:module_rx_esp8266|clk_count[6] ; uart_rx:module_rx_esp8266|clk_count[5] ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.312      ;
; -2.381 ; cnt[22]                                ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.311      ;
; -2.381 ; cnt[22]                                ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.311      ;
; -2.375 ; cnt[12]                                ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.534     ; 2.843      ;
; -2.375 ; cnt[12]                                ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.534     ; 2.843      ;
; -2.375 ; cnt[12]                                ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.534     ; 2.843      ;
; -2.355 ; cnt[13]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.285      ;
; -2.345 ; cnt[0]                                 ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.275      ;
; -2.329 ; cnt[4]                                 ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.259      ;
; -2.328 ; cnt[4]                                 ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.258      ;
; -2.328 ; cnt[4]                                 ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.258      ;
; -2.328 ; uart_rx:module_rx_esp8266|clk_count[0] ; uart_rx:module_rx_esp8266|clk_count[5] ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.258      ;
; -2.308 ; uart_rx:module_rx_esp8266|clk_count[0] ; uart_rx:module_rx_esp8266|dataout1[4]  ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.073     ; 3.237      ;
; -2.307 ; uart_rx:module_rx_esp8266|clk_count[0] ; uart_rx:module_rx_esp8266|dataout1[0]  ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.073     ; 3.236      ;
; -2.293 ; cnt[14]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.223      ;
; -2.289 ; uart_rx:U2|clk_count[1]                ; uart_rx:U2|receive                     ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.069     ; 3.222      ;
; -2.289 ; uart_rx:U2|clk_count[1]                ; uart_rx:U2|rx_int                      ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.069     ; 3.222      ;
; -2.285 ; cnt[12]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.534     ; 2.753      ;
; -2.281 ; cnt[18]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.211      ;
; -2.273 ; cnt[20]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.203      ;
; -2.242 ; cnt[16]                                ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.172      ;
; -2.241 ; cnt[16]                                ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.171      ;
; -2.241 ; cnt[16]                                ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.171      ;
; -2.223 ; uart_tx:module_tx_esp8266|data_wr      ; uart_tx:module_tx_esp8266|data_wr      ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.091     ; 3.134      ;
; -2.222 ; cnt[1]                                 ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.152      ;
; -2.219 ; cnt[8]                                 ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.149      ;
; -2.217 ; cnt[17]                                ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.147      ;
; -2.216 ; uart_rx:U2|clk_count[4]                ; uart_rx:U2|clk_count[6]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.504     ; 2.714      ;
; -2.216 ; uart_rx:U2|clk_count[4]                ; uart_rx:U2|clk_count[5]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.504     ; 2.714      ;
; -2.215 ; cnt[2]                                 ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.145      ;
; -2.214 ; uart_rx:U2|clk_count[1]                ; uart_rx:U2|clk_count[0]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.144      ;
; -2.211 ; cnt[23]                                ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.141      ;
; -2.210 ; cnt[19]                                ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.140      ;
; -2.209 ; uart_rx:module_rx_esp8266|clk_count[5] ; uart_rx:module_rx_esp8266|clk_count[6] ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.139      ;
; -2.208 ; uart_rx:module_rx_esp8266|clk_count[0] ; uart_rx:module_rx_esp8266|clk_count[6] ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.138      ;
; -2.204 ; cnt[21]                                ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.134      ;
; -2.201 ; cnt[6]                                 ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.131      ;
; -2.198 ; cnt[11]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.128      ;
; -2.198 ; uart_rx:U2|clk_count[1]                ; uart_rx:U2|clk_count[6]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.075     ; 3.125      ;
; -2.198 ; uart_rx:U2|clk_count[1]                ; uart_rx:U2|clk_count[5]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.075     ; 3.125      ;
; -2.197 ; uart_rx:U2|clk_count[1]                ; uart_rx:U2|clk_count[1]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.127      ;
; -2.197 ; uart_rx:U2|clk_count[1]                ; uart_rx:U2|clk_count[2]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.127      ;
; -2.195 ; uart_rx:U2|clk_count[4]                ; uart_rx:U2|clk_count[7]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.504     ; 2.693      ;
; -2.183 ; cnt[15]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.113      ;
; -2.181 ; cnt[22]                                ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.111      ;
; -2.179 ; uart_rx:module_rx_esp8266|clk_count[6] ; uart_rx:module_rx_esp8266|clk_count[6] ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.109      ;
; -2.176 ; uart_rx:U2|clk_count[1]                ; uart_rx:U2|clk_count[7]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.075     ; 3.103      ;
; -2.176 ; uart_rx:U2|clk_count[1]                ; uart_rx:U2|dataout1[0]                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.069     ; 3.109      ;
; -2.175 ; uart_rx:U2|clk_count[1]                ; uart_rx:U2|dataout1[4]                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.069     ; 3.108      ;
; -2.173 ; cnt[10]                                ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.103      ;
; -2.172 ; cnt[10]                                ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.102      ;
; -2.172 ; cnt[10]                                ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.102      ;
; -2.162 ; uart_rx:module_rx_esp8266|receive      ; uart_rx:module_rx_esp8266|dataout1[4]  ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.092      ;
; -2.161 ; uart_rx:module_rx_esp8266|receive      ; uart_rx:module_rx_esp8266|dataout1[0]  ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.091      ;
; -2.159 ; uart_rx:U2|clk_count[4]                ; uart_rx:U2|clk_count[1]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.501     ; 2.660      ;
; -2.159 ; uart_rx:U2|clk_count[4]                ; uart_rx:U2|clk_count[2]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.501     ; 2.660      ;
; -2.151 ; uart_rx:U2|clk_count[5]                ; uart_rx:U2|clk_count[1]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.070     ; 3.083      ;
; -2.151 ; uart_rx:U2|clk_count[5]                ; uart_rx:U2|clk_count[2]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.070     ; 3.083      ;
; -2.148 ; uart_rx:module_rx_esp8266|clk_count[4] ; uart_rx:module_rx_esp8266|idle         ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.073     ; 3.077      ;
; -2.148 ; uart_rx:module_rx_esp8266|clk_count[5] ; uart_rx:module_rx_esp8266|dataout1[1]  ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.073     ; 3.077      ;
; -2.146 ; cnt[0]                                 ; cnt[23]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.076      ;
; -2.145 ; uart_rx:U2|clk_count[4]                ; uart_rx:U2|clk_count[0]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.501     ; 2.646      ;
; -2.141 ; uart_rx:module_rx_esp8266|clk_count[3] ; uart_rx:module_rx_esp8266|clk_count[5] ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.072     ; 3.071      ;
; -2.141 ; uart_rx:U2|clk_count[6]                ; uart_rx:U2|clk_count[1]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.070     ; 3.073      ;
+--------+----------------------------------------+----------------------------------------+----------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sig'                                                                                        ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -2.212 ; state.00001011      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.073     ; 3.141      ;
; -2.189 ; state.00100000      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.073     ; 3.118      ;
; -2.133 ; datasend_esp8266[1] ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.072     ; 3.063      ;
; -2.114 ; state.00100001      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.073     ; 3.043      ;
; -2.111 ; state.00010111      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.073     ; 3.040      ;
; -2.012 ; state.00011000      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.073     ; 2.941      ;
; -1.921 ; state.00001111      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.073     ; 2.850      ;
; -1.918 ; state.00100010      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.073     ; 2.847      ;
; -1.912 ; state.00000011      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.073     ; 2.841      ;
; -1.901 ; state.00011100      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.831      ;
; -1.893 ; state.00011100      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.823      ;
; -1.893 ; state.00010101      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.073     ; 2.822      ;
; -1.886 ; state.00011111      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.816      ;
; -1.882 ; state.00011110      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.812      ;
; -1.880 ; state.00011100      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.810      ;
; -1.815 ; state.00000101      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.745      ;
; -1.795 ; state.00011100      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.725      ;
; -1.790 ; state.00000001      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.720      ;
; -1.773 ; state.00011110      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.703      ;
; -1.765 ; state.00011110      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.695      ;
; -1.752 ; state.00000001      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.073     ; 2.681      ;
; -1.752 ; state.00011110      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.682      ;
; -1.749 ; state.00010010      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.679      ;
; -1.731 ; state.00001111      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.661      ;
; -1.726 ; datasend_esp8266[2] ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.656      ;
; -1.723 ; state.00001111      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.653      ;
; -1.721 ; state.00001111      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.651      ;
; -1.713 ; state.00011001      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.643      ;
; -1.710 ; state.00001111      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.640      ;
; -1.706 ; state.00000010      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.073     ; 2.635      ;
; -1.705 ; state.00011001      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.635      ;
; -1.702 ; state.00000011      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.632      ;
; -1.692 ; state.00011001      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.622      ;
; -1.686 ; state.00100001      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.616      ;
; -1.679 ; state.00001001      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.609      ;
; -1.671 ; state.00001001      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.601      ;
; -1.669 ; state.00010110      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.073     ; 2.598      ;
; -1.658 ; state.00001001      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.588      ;
; -1.648 ; state.00000110      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.578      ;
; -1.647 ; state.00001011      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.577      ;
; -1.643 ; state.00011011      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.573      ;
; -1.640 ; state.00010001      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.570      ;
; -1.635 ; state.00011011      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.565      ;
; -1.622 ; state.00011011      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.552      ;
; -1.618 ; state.00011001      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.073     ; 2.547      ;
; -1.607 ; state.00010011      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.073     ; 2.536      ;
; -1.601 ; state.00000110      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.531      ;
; -1.601 ; state.00001011      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.531      ;
; -1.595 ; state.00001000      ; state.00001001      ; sig          ; sig         ; 1.000        ; -0.072     ; 2.525      ;
; -1.593 ; state.00011111      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.523      ;
; -1.593 ; state.00010001      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.523      ;
; -1.591 ; state.00011101      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.521      ;
; -1.589 ; state.00011111      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.519      ;
; -1.583 ; state.00010111      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.513      ;
; -1.581 ; state.00100010      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.073     ; 2.510      ;
; -1.567 ; state.00010000      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.073     ; 2.496      ;
; -1.567 ; state.00000010      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.497      ;
; -1.563 ; state.00001100      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.073     ; 2.492      ;
; -1.559 ; state.00000010      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.489      ;
; -1.553 ; state.00010100      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.073     ; 2.482      ;
; -1.546 ; state.00000010      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.476      ;
; -1.533 ; state.00000010      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.463      ;
; -1.485 ; state.00001011      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.415      ;
; -1.482 ; state.00000111      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.073     ; 2.411      ;
; -1.477 ; state.00010101      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.407      ;
; -1.465 ; state.00001110      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.395      ;
; -1.430 ; state.00010110      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.073     ; 2.359      ;
; -1.394 ; state.00010000      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.324      ;
; -1.393 ; state.00011011      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.323      ;
; -1.368 ; state.00001010      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.298      ;
; -1.355 ; state.00001010      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.285      ;
; -1.352 ; state.00100001      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.282      ;
; -1.344 ; state.00000100      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.274      ;
; -1.332 ; state.00000110      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.073     ; 2.261      ;
; -1.332 ; state.00100001      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.262      ;
; -1.325 ; state.00001001      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.073     ; 2.254      ;
; -1.319 ; state.00011001      ; state.00011010      ; sig          ; sig         ; 1.000        ; -0.072     ; 2.249      ;
; -1.319 ; state.00011101      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.249      ;
; -1.309 ; state.00011011      ; state.00011100      ; sig          ; sig         ; 1.000        ; -0.072     ; 2.239      ;
; -1.306 ; state.00011101      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.236      ;
; -1.297 ; state.00000100      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.227      ;
; -1.294 ; state.00011011      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.224      ;
; -1.290 ; state.00010110      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.220      ;
; -1.213 ; state.00100010      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.143      ;
; -1.213 ; state.00100010      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.143      ;
; -1.212 ; state.00100001      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.142      ;
; -1.198 ; state.00001100      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.072     ; 2.128      ;
; -1.118 ; state.00000000      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.073     ; 2.047      ;
; -1.068 ; state.00001001      ; state.00001010      ; sig          ; sig         ; 1.000        ; -0.072     ; 1.998      ;
; -1.052 ; state.00010010      ; state.00010011      ; sig          ; sig         ; 1.000        ; -0.072     ; 1.982      ;
; -0.988 ; state.00011011      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.073     ; 1.917      ;
; -0.926 ; state.00001100      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.072     ; 1.856      ;
; -0.879 ; state.00001100      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.072     ; 1.809      ;
; -0.841 ; state.00001110      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.073     ; 1.770      ;
; -0.827 ; state.00010100      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.072     ; 1.757      ;
; -0.814 ; state.00100000      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.072     ; 1.744      ;
; -0.814 ; state.00011010      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.072     ; 1.744      ;
; -0.801 ; state.00011010      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.072     ; 1.731      ;
; -0.786 ; state.00001100      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.072     ; 1.716      ;
; -0.767 ; state.00100000      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.072     ; 1.697      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'uart_rx:U2|rx_int'                                                                                           ;
+--------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; -0.367 ; angle_dale:U3|count[2] ; angle_dale:U3|count[0] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.068     ; 1.301      ;
; -0.359 ; angle_dale:U3|count[2] ; angle_dale:U3|count[1] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.068     ; 1.293      ;
; -0.305 ; w_dale:U4|count[0]     ; w_dale:U4|count[2]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.068     ; 1.239      ;
; -0.282 ; angle_dale:U3|flag     ; angle_dale:U3|count[2] ; clk_sys           ; uart_rx:U2|rx_int ; 0.500        ; 0.370      ; 1.144      ;
; -0.265 ; w_dale:U4|flag         ; w_dale:U4|count[2]     ; clk_sys           ; uart_rx:U2|rx_int ; 0.500        ; 0.370      ; 1.127      ;
; -0.204 ; w_dale:U4|count[1]     ; w_dale:U4|count[0]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.068     ; 1.138      ;
; -0.198 ; w_dale:U4|count[2]     ; w_dale:U4|count[0]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.068     ; 1.132      ;
; -0.195 ; angle_dale:U3|count[1] ; angle_dale:U3|count[0] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.068     ; 1.129      ;
; -0.182 ; w_dale:U4|count[0]     ; w_dale:U4|count[1]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.068     ; 1.116      ;
; -0.180 ; w_dale:U4|count[2]     ; w_dale:U4|count[1]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.068     ; 1.114      ;
; -0.168 ; angle_dale:U3|count[0] ; angle_dale:U3|count[2] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.068     ; 1.102      ;
; -0.167 ; angle_dale:U3|count[0] ; angle_dale:U3|count[1] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.068     ; 1.101      ;
; 0.042  ; angle_dale:U3|flag     ; angle_dale:U3|count[0] ; clk_sys           ; uart_rx:U2|rx_int ; 0.500        ; 0.370      ; 0.820      ;
; 0.044  ; w_dale:U4|flag         ; w_dale:U4|count[0]     ; clk_sys           ; uart_rx:U2|rx_int ; 0.500        ; 0.370      ; 0.818      ;
; 0.044  ; w_dale:U4|flag         ; w_dale:U4|count[1]     ; clk_sys           ; uart_rx:U2|rx_int ; 0.500        ; 0.370      ; 0.818      ;
; 0.045  ; angle_dale:U3|flag     ; angle_dale:U3|count[1] ; clk_sys           ; uart_rx:U2|rx_int ; 0.500        ; 0.370      ; 0.817      ;
; 0.070  ; w_dale:U4|count[1]     ; w_dale:U4|count[2]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.068     ; 0.864      ;
; 0.074  ; angle_dale:U3|count[1] ; angle_dale:U3|count[2] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.068     ; 0.860      ;
; 0.164  ; angle_dale:U3|count[0] ; angle_dale:U3|count[0] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.068     ; 0.770      ;
; 0.164  ; angle_dale:U3|count[1] ; angle_dale:U3|count[1] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.068     ; 0.770      ;
; 0.164  ; w_dale:U4|count[2]     ; w_dale:U4|count[2]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.068     ; 0.770      ;
; 0.164  ; w_dale:U4|count[1]     ; w_dale:U4|count[1]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.068     ; 0.770      ;
; 0.164  ; angle_dale:U3|count[2] ; angle_dale:U3|count[2] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.068     ; 0.770      ;
; 0.164  ; w_dale:U4|count[0]     ; w_dale:U4|count[0]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.068     ; 0.770      ;
+--------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_set:U1|clk'                                                                                                                         ;
+--------+----------------------------------------+----------------------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+----------------+----------------+--------------+------------+------------+
; -0.188 ; sig                                    ; uart_tx:module_tx_esp8266|wrsigrise    ; sig            ; clk_set:U1|clk ; 0.000        ; 2.439      ; 2.706      ;
; -0.124 ; sig                                    ; sig                                    ; sig            ; clk_set:U1|clk ; 0.000        ; 2.433      ; 2.764      ;
; 0.031  ; sig                                    ; uart_tx:module_tx_esp8266|wrsigbuf     ; sig            ; clk_set:U1|clk ; 0.000        ; 2.453      ; 2.939      ;
; 0.072  ; sig                                    ; uart_tx:module_tx_esp8266|wrsigrise    ; sig            ; clk_set:U1|clk ; -0.500       ; 2.439      ; 2.466      ;
; 0.097  ; sig                                    ; sig                                    ; sig            ; clk_set:U1|clk ; -0.500       ; 2.433      ; 2.485      ;
; 0.151  ; sig                                    ; uart_tx:module_tx_esp8266|wrsigbuf     ; sig            ; clk_set:U1|clk ; -0.500       ; 2.453      ; 2.559      ;
; 0.385  ; uart_rx:module_rx_esp8266|frame_end    ; uart_rx:module_rx_esp8266|frame_end    ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.089      ; 0.669      ;
; 0.401  ; uart_rx:U2|dataout1[5]                 ; uart_rx:U2|dataout1[5]                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_rx:U2|dataout1[6]                 ; uart_rx:U2|dataout1[6]                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_rx:U2|dataout1[2]                 ; uart_rx:U2|dataout1[2]                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_rx:U2|dataout1[3]                 ; uart_rx:U2|dataout1[3]                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_rx:U2|dataout1[1]                 ; uart_rx:U2|dataout1[1]                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.073      ; 0.669      ;
; 0.402  ; uart_rx:U2|idle                        ; uart_rx:U2|idle                        ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; uart_rx:U2|frame_end                   ; uart_rx:U2|frame_end                   ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; uart_rx:U2|dataout1[0]                 ; uart_rx:U2|dataout1[0]                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; uart_rx:U2|dataout1[7]                 ; uart_rx:U2|dataout1[7]                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; uart_rx:U2|dataout1[4]                 ; uart_rx:U2|dataout1[4]                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; uart_rx:module_rx_esp8266|idle         ; uart_rx:module_rx_esp8266|idle         ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; uart_rx:module_rx_esp8266|receive      ; uart_rx:module_rx_esp8266|receive      ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; uart_rx:module_rx_esp8266|dataout1[4]  ; uart_rx:module_rx_esp8266|dataout1[4]  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; uart_rx:module_rx_esp8266|dataout1[0]  ; uart_rx:module_rx_esp8266|dataout1[0]  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; uart_rx:module_rx_esp8266|dataout1[6]  ; uart_rx:module_rx_esp8266|dataout1[6]  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; uart_rx:module_rx_esp8266|dataout1[2]  ; uart_rx:module_rx_esp8266|dataout1[2]  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; uart_rx:module_rx_esp8266|dataout1[1]  ; uart_rx:module_rx_esp8266|dataout1[1]  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; uart_rx:module_rx_esp8266|dataout1[5]  ; uart_rx:module_rx_esp8266|dataout1[5]  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; uart_rx:module_rx_esp8266|dataout1[3]  ; uart_rx:module_rx_esp8266|dataout1[3]  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; uart_rx:module_rx_esp8266|dataout1[7]  ; uart_rx:module_rx_esp8266|dataout1[7]  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.472  ; uart_rx:module_rx_esp8266|rxbuf        ; uart_rx:module_rx_esp8266|rxfall       ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.739      ;
; 0.473  ; uart_rx:module_rx_esp8266|dataout1[1]  ; uart_rx:module_rx_esp8266|dataout[1]   ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.740      ;
; 0.694  ; cnt[17]                                ; cnt[17]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.961      ;
; 0.694  ; cnt[18]                                ; cnt[18]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.961      ;
; 0.695  ; cnt[5]                                 ; cnt[5]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.962      ;
; 0.697  ; cnt[4]                                 ; cnt[4]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.964      ;
; 0.697  ; cnt[19]                                ; cnt[19]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.964      ;
; 0.697  ; cnt[21]                                ; cnt[21]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.964      ;
; 0.697  ; cnt[23]                                ; cnt[23]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.964      ;
; 0.698  ; cnt[16]                                ; cnt[16]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.965      ;
; 0.699  ; cnt[20]                                ; cnt[20]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.966      ;
; 0.705  ; cnt[1]                                 ; cnt[1]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.972      ;
; 0.706  ; cnt[15]                                ; cnt[15]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.973      ;
; 0.708  ; cnt[2]                                 ; cnt[2]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.975      ;
; 0.708  ; cnt[13]                                ; cnt[13]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.975      ;
; 0.711  ; cnt[6]                                 ; cnt[6]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.978      ;
; 0.711  ; cnt[10]                                ; cnt[10]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.978      ;
; 0.711  ; cnt[14]                                ; cnt[14]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.978      ;
; 0.713  ; uart_rx:module_rx_esp8266|rxfall       ; uart_rx:module_rx_esp8266|receive      ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.980      ;
; 0.713  ; cnt[22]                                ; cnt[22]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.980      ;
; 0.715  ; uart_rx:module_rx_esp8266|receive      ; uart_rx:module_rx_esp8266|idle         ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.982      ;
; 0.720  ; uart_rx:module_rx_esp8266|idle         ; uart_rx:module_rx_esp8266|receive      ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 0.987      ;
; 0.735  ; cnt[0]                                 ; cnt[0]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.002      ;
; 0.761  ; cnt[2]                                 ; cnt[12]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.534      ; 1.490      ;
; 0.783  ; uart_rx:U2|receive                     ; uart_rx:U2|clk_count[4]                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.498      ; 1.476      ;
; 0.796  ; uart_tx:module_tx_esp8266|send         ; uart_tx:module_tx_esp8266|clk_count[3] ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.063      ;
; 0.821  ; uart_rx:U2|rxbuf                       ; uart_rx:U2|rxfall                      ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.088      ;
; 0.843  ; uart_rx:U2|rxfall                      ; uart_rx:U2|receive                     ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.110      ;
; 0.843  ; uart_rx:U2|rxfall                      ; uart_rx:U2|rx_int                      ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.110      ;
; 0.843  ; uart_rx:module_rx_esp8266|clk_count[4] ; uart_rx:module_rx_esp8266|frame_end    ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.492      ; 1.530      ;
; 0.858  ; cnt[11]                                ; cnt[11]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.125      ;
; 0.862  ; uart_rx:module_rx_esp8266|dataout1[2]  ; uart_rx:module_rx_esp8266|dataout[2]   ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.071      ; 1.128      ;
; 0.864  ; uart_tx:module_tx_esp8266|send         ; uart_tx:module_tx_esp8266|clk_count[2] ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.073      ; 1.132      ;
; 0.869  ; uart_tx:module_tx_esp8266|send         ; uart_tx:module_tx_esp8266|clk_count[1] ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.073      ; 1.137      ;
; 0.873  ; uart_rx:U2|clk_count[7]                ; uart_rx:U2|clk_count[4]                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.504      ; 1.572      ;
; 0.873  ; uart_tx:module_tx_esp8266|send         ; uart_tx:module_tx_esp8266|clk_count[4] ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.140      ;
; 0.875  ; uart_tx:module_tx_esp8266|send         ; uart_tx:module_tx_esp8266|clk_count[6] ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.142      ;
; 0.880  ; uart_rx:U2|receive                     ; uart_rx:U2|idle                        ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.147      ;
; 0.931  ; uart_rx:U2|dataout1[4]                 ; uart_rx:U2|dataout[4]                  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.058      ; 1.184      ;
; 0.937  ; uart_rx:module_rx_esp8266|clk_count[4] ; uart_rx:module_rx_esp8266|dataout1[7]  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.204      ;
; 0.938  ; uart_tx:module_tx_esp8266|send         ; uart_tx:module_tx_esp8266|clk_count[0] ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.073      ; 1.206      ;
; 0.941  ; uart_tx:module_tx_esp8266|wrsigrise    ; uart_tx:module_tx_esp8266|send         ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.208      ;
; 0.943  ; cnt[10]                                ; cnt[12]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.534      ; 1.672      ;
; 0.959  ; uart_tx:module_tx_esp8266|send         ; uart_tx:module_tx_esp8266|idle         ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.537      ; 1.691      ;
; 0.959  ; cnt[2]                                 ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.226      ;
; 0.959  ; cnt[2]                                 ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.226      ;
; 0.968  ; uart_rx:module_rx_esp8266|receive      ; uart_rx:module_rx_esp8266|clk_count[4] ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.073      ; 1.236      ;
; 0.972  ; uart_rx:U2|dataout1[0]                 ; uart_rx:U2|dataout[0]                  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.058      ; 1.225      ;
; 0.987  ; uart_tx:module_tx_esp8266|clk_count[2] ; uart_tx:module_tx_esp8266|data_wr      ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.537      ; 1.719      ;
; 0.991  ; uart_rx:U2|clk_count[3]                ; uart_rx:U2|clk_count[4]                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.501      ; 1.687      ;
; 1.013  ; cnt[18]                                ; cnt[19]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.280      ;
; 1.016  ; cnt[17]                                ; cnt[18]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.283      ;
; 1.016  ; cnt[4]                                 ; cnt[5]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.283      ;
; 1.017  ; cnt[16]                                ; cnt[17]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.284      ;
; 1.018  ; uart_rx:module_rx_esp8266|dataout1[0]  ; uart_rx:module_rx_esp8266|dataout[0]   ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.071      ; 1.284      ;
; 1.018  ; cnt[20]                                ; cnt[21]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.285      ;
; 1.019  ; cnt[5]                                 ; cnt[6]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.286      ;
; 1.021  ; cnt[19]                                ; cnt[20]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.288      ;
; 1.021  ; cnt[21]                                ; cnt[22]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.288      ;
; 1.027  ; cnt[1]                                 ; cnt[2]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.294      ;
; 1.028  ; cnt[15]                                ; cnt[16]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.295      ;
; 1.028  ; cnt[10]                                ; cnt[11]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.295      ;
; 1.028  ; cnt[18]                                ; cnt[20]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.295      ;
; 1.029  ; cnt[0]                                 ; cnt[1]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.296      ;
; 1.029  ; cnt[14]                                ; cnt[15]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.296      ;
; 1.031  ; uart_tx:module_tx_esp8266|clk_count[7] ; uart_tx:module_tx_esp8266|data_wr      ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.537      ; 1.763      ;
; 1.031  ; cnt[22]                                ; cnt[23]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.298      ;
; 1.031  ; cnt[4]                                 ; cnt[6]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.298      ;
; 1.032  ; cnt[3]                                 ; cnt[4]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.299      ;
; 1.032  ; cnt[13]                                ; cnt[14]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.299      ;
; 1.032  ; cnt[16]                                ; cnt[18]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.299      ;
; 1.033  ; cnt[20]                                ; cnt[22]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.300      ;
; 1.034  ; cnt[8]                                 ; cnt[10]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.072      ; 1.301      ;
+--------+----------------------------------------+----------------------------------------+----------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_sys'                                                                                                                    ;
+-------+------------------------------------+------------------------------------+----------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+----------------+-------------+--------------+------------+------------+
; 0.290 ; clk_set:U1|clk                     ; clk_set:U1|clk                     ; clk_set:U1|clk ; clk_sys     ; -0.500       ; 2.391      ; 2.646      ;
; 0.303 ; clk_set:U1|clk                     ; clk_set:U1|clk                     ; clk_set:U1|clk ; clk_sys     ; 0.000        ; 2.391      ; 3.159      ;
; 0.381 ; lcd1602:U5|lcd_data[3]             ; lcd1602:U5|lcd_data[3]             ; clk_sys        ; clk_sys     ; 0.000        ; 0.093      ; 0.669      ;
; 0.383 ; lcd1602:U5|lcd_data[1]             ; lcd1602:U5|lcd_data[1]             ; clk_sys        ; clk_sys     ; 0.000        ; 0.091      ; 0.669      ;
; 0.402 ; lcd1602:U5|state1[5]               ; lcd1602:U5|state1[5]               ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; lcd1602:U5|state1[1]               ; lcd1602:U5|state1[1]               ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; lcd1602:U5|state1[4]               ; lcd1602:U5|state1[4]               ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; lcd1602:U5|lcd_rs                  ; lcd1602:U5|lcd_rs                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; lcd1602:U5|lcd_en                  ; lcd1602:U5|lcd_en                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; lcd1602:U5|lcd_data[7]             ; lcd1602:U5|lcd_data[7]             ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; angle_dale:U3|flag                 ; angle_dale:U3|flag                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; w_dale:U4|flag                     ; w_dale:U4|flag                     ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; pid_control:PID|ResultOutTmp_l[9]  ; pid_control:PID|ResultOutTmp_l[9]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; pid_control:PID|ResultOutTmp_l[13] ; pid_control:PID|ResultOutTmp_l[13] ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; pid_control:PID|ResultOutTmp_l[11] ; pid_control:PID|ResultOutTmp_l[11] ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; pid_control:PID|ResultOutTmp_l[10] ; pid_control:PID|ResultOutTmp_l[10] ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; pid_control:PID|ResultOutTmp_l[12] ; pid_control:PID|ResultOutTmp_l[12] ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; pid_control:PID|ResultOutTmp_l[4]  ; pid_control:PID|ResultOutTmp_l[4]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; pid_control:PID|ResultOutTmp_l[7]  ; pid_control:PID|ResultOutTmp_l[7]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; pid_control:PID|ResultOutTmp_l[5]  ; pid_control:PID|ResultOutTmp_l[5]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; pid_control:PID|ResultOutTmp_l[6]  ; pid_control:PID|ResultOutTmp_l[6]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; pid_control:PID|ResultOutTmp_l[8]  ; pid_control:PID|ResultOutTmp_l[8]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; pid_control:PID|ResultOutTmp_l[2]  ; pid_control:PID|ResultOutTmp_l[2]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; pid_control:PID|ResultOutTmp_l[3]  ; pid_control:PID|ResultOutTmp_l[3]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; pid_control:PID|ResultOutTmp_r[2]  ; pid_control:PID|ResultOutTmp_r[2]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; lcd1602:U5|state1[0]               ; lcd1602:U5|state1[0]               ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.684      ;
; 0.478 ; lcd1602:U5|state1[3]               ; lcd1602:U5|state1[2]               ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.745      ;
; 0.515 ; lcd1602:U5|state1[0]               ; lcd1602:U5|state1[1]               ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.782      ;
; 0.627 ; pid_control:PID|ResultOutTmp[2]    ; pid_control:PID|ResultOutTmp_l[2]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.074      ; 0.896      ;
; 0.629 ; pid_control:PID|ResultOutTmp[2]    ; pid_control:PID|ResultOutTmp_r[2]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.074      ; 0.898      ;
; 0.647 ; lcd1602:U5|state1[6]               ; lcd1602:U5|state1[3]               ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.914      ;
; 0.649 ; lcd1602:U5|state1[6]               ; lcd1602:U5|state1[2]               ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.916      ;
; 0.650 ; lcd1602:U5|state1[0]               ; lcd1602:U5|lcd_data[3]             ; clk_sys        ; clk_sys     ; 0.000        ; 0.578      ; 1.423      ;
; 0.656 ; pid_control:PID|Angle_2[5]         ; pid_control:PID|Angle_1[5]         ; clk_sys        ; clk_sys     ; 0.000        ; 0.071      ; 0.922      ;
; 0.704 ; lcd1602:U5|cnt[5]                  ; lcd1602:U5|cnt[5]                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; lcd1602:U5|cnt[15]                 ; lcd1602:U5|cnt[15]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; pwm:pwm_left|counter_duty[6]       ; pwm:pwm_left|counter_duty[6]       ; clk_sys        ; clk_sys     ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; lcd1602:U5|cnt[11]                 ; lcd1602:U5|cnt[11]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; pwm:pwm_right|counter_duty[6]      ; pwm:pwm_right|counter_duty[6]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; lcd1602:U5|cnt[19]                 ; lcd1602:U5|cnt[19]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; lcd1602:U5|cnt[21]                 ; lcd1602:U5|cnt[21]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; lcd1602:U5|cnt[29]                 ; lcd1602:U5|cnt[29]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; clk_set:U1|cnt[5]                  ; clk_set:U1|cnt[5]                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; clk_set:U1|cnt[13]                 ; clk_set:U1|cnt[13]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; pwm:pwm_left|counter_duty[2]       ; pwm:pwm_left|counter_duty[2]       ; clk_sys        ; clk_sys     ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; pwm:pwm_left|counter_duty[13]      ; pwm:pwm_left|counter_duty[13]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; pwm:pwm_left|counter_duty[14]      ; pwm:pwm_left|counter_duty[14]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; pwm:pwm_left|counter_duty[22]      ; pwm:pwm_left|counter_duty[22]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; pwm:pwm_right|counter_duty[22]     ; pwm:pwm_right|counter_duty[22]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; lcd1602:U5|cnt[6]                  ; lcd1602:U5|cnt[6]                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; lcd1602:U5|cnt[9]                  ; lcd1602:U5|cnt[9]                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; lcd1602:U5|cnt[17]                 ; lcd1602:U5|cnt[17]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; lcd1602:U5|cnt[27]                 ; lcd1602:U5|cnt[27]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; clk_set:U1|cnt[11]                 ; clk_set:U1|cnt[11]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; pwm:pwm_left|counter_duty[4]       ; pwm:pwm_left|counter_duty[4]       ; clk_sys        ; clk_sys     ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; pwm:pwm_right|counter_duty[13]     ; pwm:pwm_right|counter_duty[13]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; pwm:pwm_right|counter_duty[14]     ; pwm:pwm_right|counter_duty[14]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; lcd1602:U5|cnt[22]                 ; lcd1602:U5|cnt[22]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; lcd1602:U5|cnt[31]                 ; lcd1602:U5|cnt[31]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; clk_set:U1|cnt[6]                  ; clk_set:U1|cnt[6]                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; clk_set:U1|cnt[15]                 ; clk_set:U1|cnt[15]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; pwm:pwm_left|counter_duty[8]       ; pwm:pwm_left|counter_duty[8]       ; clk_sys        ; clk_sys     ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; pwm:pwm_left|counter_duty[18]      ; pwm:pwm_left|counter_duty[18]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; pwm:pwm_left|counter_duty[19]      ; pwm:pwm_left|counter_duty[19]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; pwm:pwm_left|counter_duty[21]      ; pwm:pwm_left|counter_duty[21]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; pwm:pwm_left|counter_duty[29]      ; pwm:pwm_left|counter_duty[29]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; pwm:pwm_right|counter_duty[11]     ; pwm:pwm_right|counter_duty[11]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; pwm:pwm_right|counter_duty[18]     ; pwm:pwm_right|counter_duty[18]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; pwm:pwm_right|counter_duty[19]     ; pwm:pwm_right|counter_duty[19]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; pwm:pwm_right|counter_duty[21]     ; pwm:pwm_right|counter_duty[21]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; pwm:pwm_right|counter_duty[29]     ; pwm:pwm_right|counter_duty[29]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; lcd1602:U5|cnt[2]                  ; lcd1602:U5|cnt[2]                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; lcd1602:U5|cnt[14]                 ; lcd1602:U5|cnt[14]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; lcd1602:U5|cnt[23]                 ; lcd1602:U5|cnt[23]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; lcd1602:U5|cnt[25]                 ; lcd1602:U5|cnt[25]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; clk_set:U1|cnt[7]                  ; clk_set:U1|cnt[7]                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; clk_set:U1|cnt[9]                  ; clk_set:U1|cnt[9]                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; pwm:pwm_left|counter_duty[20]      ; pwm:pwm_left|counter_duty[20]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; pwm:pwm_left|counter_duty[26]      ; pwm:pwm_left|counter_duty[26]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; pwm:pwm_left|counter_duty[27]      ; pwm:pwm_left|counter_duty[27]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; pwm:pwm_left|counter_duty[28]      ; pwm:pwm_left|counter_duty[28]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; pwm:pwm_left|counter_duty[30]      ; pwm:pwm_left|counter_duty[30]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; pwm:pwm_right|counter_duty[8]      ; pwm:pwm_right|counter_duty[8]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; pwm:pwm_right|counter_duty[20]     ; pwm:pwm_right|counter_duty[20]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; pwm:pwm_right|counter_duty[26]     ; pwm:pwm_right|counter_duty[26]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; pwm:pwm_right|counter_duty[27]     ; pwm:pwm_right|counter_duty[27]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; pwm:pwm_right|counter_duty[28]     ; pwm:pwm_right|counter_duty[28]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; pwm:pwm_right|counter_duty[30]     ; pwm:pwm_right|counter_duty[30]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; lcd1602:U5|cnt[12]                 ; lcd1602:U5|cnt[12]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; lcd1602:U5|cnt[16]                 ; lcd1602:U5|cnt[16]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; pwm:pwm_left|counter_duty[17]      ; pwm:pwm_left|counter_duty[17]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; pwm:pwm_left|counter_duty[24]      ; pwm:pwm_left|counter_duty[24]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; pwm:pwm_left|counter_duty[31]      ; pwm:pwm_left|counter_duty[31]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; pwm:pwm_right|counter_duty[17]     ; pwm:pwm_right|counter_duty[17]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; pwm:pwm_right|counter_duty[24]     ; pwm:pwm_right|counter_duty[24]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; pwm:pwm_right|counter_duty[31]     ; pwm:pwm_right|counter_duty[31]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; lcd1602:U5|cnt[8]                  ; lcd1602:U5|cnt[8]                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; lcd1602:U5|cnt[18]                 ; lcd1602:U5|cnt[18]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; clk_set:U1|cnt[2]                  ; clk_set:U1|cnt[2]                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; lcd1602:U5|cnt[20]                 ; lcd1602:U5|cnt[20]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.072      ; 0.979      ;
+-------+------------------------------------+------------------------------------+----------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sig'                                                                                        ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; state.00100010      ; state.00100010      ; sig          ; sig         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; datasend_esp8266[0] ; datasend_esp8266[0] ; sig          ; sig         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; datasend_esp8266[4] ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; datasend_esp8266[6] ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; datasend_esp8266[3] ; datasend_esp8266[3] ; sig          ; sig         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; datasend_esp8266[5] ; datasend_esp8266[5] ; sig          ; sig         ; 0.000        ; 0.072      ; 0.669      ;
; 0.477 ; state.00010000      ; state.00010001      ; sig          ; sig         ; 0.000        ; 0.072      ; 0.744      ;
; 0.500 ; state.00011110      ; state.00011111      ; sig          ; sig         ; 0.000        ; 0.072      ; 0.767      ;
; 0.629 ; state.00000101      ; state.00000110      ; sig          ; sig         ; 0.000        ; 0.072      ; 0.896      ;
; 0.635 ; state.00000011      ; state.00000100      ; sig          ; sig         ; 0.000        ; 0.072      ; 0.902      ;
; 0.644 ; state.00000010      ; state.00000011      ; sig          ; sig         ; 0.000        ; 0.072      ; 0.911      ;
; 0.647 ; state.00010110      ; state.00010111      ; sig          ; sig         ; 0.000        ; 0.072      ; 0.914      ;
; 0.647 ; state.00011010      ; state.00011011      ; sig          ; sig         ; 0.000        ; 0.072      ; 0.914      ;
; 0.653 ; state.00010101      ; state.00010110      ; sig          ; sig         ; 0.000        ; 0.072      ; 0.920      ;
; 0.655 ; state.00001101      ; state.00001110      ; sig          ; sig         ; 0.000        ; 0.072      ; 0.922      ;
; 0.667 ; state.00011101      ; state.00011110      ; sig          ; sig         ; 0.000        ; 0.072      ; 0.934      ;
; 0.679 ; state.00000000      ; state.00000001      ; sig          ; sig         ; 0.000        ; 0.072      ; 0.946      ;
; 0.725 ; state.00001101      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.072      ; 0.992      ;
; 0.783 ; state.00001010      ; state.00001011      ; sig          ; sig         ; 0.000        ; 0.072      ; 1.050      ;
; 0.794 ; state.00011100      ; state.00011101      ; sig          ; sig         ; 0.000        ; 0.072      ; 1.061      ;
; 0.796 ; state.00001111      ; state.00010000      ; sig          ; sig         ; 0.000        ; 0.072      ; 1.063      ;
; 0.821 ; state.00010100      ; state.00010101      ; sig          ; sig         ; 0.000        ; 0.072      ; 1.088      ;
; 0.842 ; state.00100010      ; datasend_esp8266[0] ; sig          ; sig         ; 0.000        ; 0.072      ; 1.109      ;
; 0.850 ; state.00000110      ; state.00000111      ; sig          ; sig         ; 0.000        ; 0.072      ; 1.117      ;
; 0.855 ; state.00010111      ; state.00011000      ; sig          ; sig         ; 0.000        ; 0.072      ; 1.122      ;
; 0.857 ; state.00010001      ; state.00010010      ; sig          ; sig         ; 0.000        ; 0.072      ; 1.124      ;
; 0.879 ; state.00001011      ; state.00001100      ; sig          ; sig         ; 0.000        ; 0.072      ; 1.146      ;
; 0.881 ; state.00100001      ; state.00100010      ; sig          ; sig         ; 0.000        ; 0.072      ; 1.148      ;
; 0.902 ; state.00100010      ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.072      ; 1.169      ;
; 0.902 ; state.00100010      ; datasend_esp8266[5] ; sig          ; sig         ; 0.000        ; 0.072      ; 1.169      ;
; 0.904 ; state.00001110      ; state.00001111      ; sig          ; sig         ; 0.000        ; 0.072      ; 1.171      ;
; 0.921 ; state.00000001      ; state.00000010      ; sig          ; sig         ; 0.000        ; 0.072      ; 1.188      ;
; 1.014 ; state.00011000      ; datasend_esp8266[0] ; sig          ; sig         ; 0.000        ; 0.072      ; 1.281      ;
; 1.025 ; state.00011000      ; state.00011001      ; sig          ; sig         ; 0.000        ; 0.072      ; 1.292      ;
; 1.053 ; state.00000111      ; state.00001000      ; sig          ; sig         ; 0.000        ; 0.072      ; 1.320      ;
; 1.054 ; state.00100000      ; state.00100001      ; sig          ; sig         ; 0.000        ; 0.072      ; 1.321      ;
; 1.069 ; state.00001100      ; state.00001101      ; sig          ; sig         ; 0.000        ; 0.072      ; 1.336      ;
; 1.083 ; state.00010011      ; state.00010100      ; sig          ; sig         ; 0.000        ; 0.072      ; 1.350      ;
; 1.094 ; state.00011111      ; state.00100000      ; sig          ; sig         ; 0.000        ; 0.072      ; 1.361      ;
; 1.098 ; state.00000100      ; state.00000101      ; sig          ; sig         ; 0.000        ; 0.072      ; 1.365      ;
; 1.104 ; state.00001000      ; datasend_esp8266[3] ; sig          ; sig         ; 0.000        ; 0.072      ; 1.371      ;
; 1.158 ; state.00100000      ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.072      ; 1.425      ;
; 1.197 ; state.00001100      ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.072      ; 1.464      ;
; 1.215 ; state.00001110      ; datasend_esp8266[2] ; sig          ; sig         ; 0.000        ; 0.071      ; 1.481      ;
; 1.256 ; state.00011010      ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.072      ; 1.523      ;
; 1.261 ; state.00100000      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.072      ; 1.528      ;
; 1.283 ; state.00011010      ; datasend_esp8266[5] ; sig          ; sig         ; 0.000        ; 0.072      ; 1.550      ;
; 1.300 ; state.00001100      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.072      ; 1.567      ;
; 1.305 ; state.00001000      ; datasend_esp8266[0] ; sig          ; sig         ; 0.000        ; 0.072      ; 1.572      ;
; 1.330 ; state.00100000      ; datasend_esp8266[3] ; sig          ; sig         ; 0.000        ; 0.072      ; 1.597      ;
; 1.369 ; state.00001100      ; datasend_esp8266[3] ; sig          ; sig         ; 0.000        ; 0.072      ; 1.636      ;
; 1.386 ; state.00010100      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.072      ; 1.653      ;
; 1.409 ; state.00010010      ; state.00010011      ; sig          ; sig         ; 0.000        ; 0.072      ; 1.676      ;
; 1.423 ; state.00001001      ; state.00001010      ; sig          ; sig         ; 0.000        ; 0.072      ; 1.690      ;
; 1.433 ; state.00011011      ; datasend_esp8266[2] ; sig          ; sig         ; 0.000        ; 0.071      ; 1.699      ;
; 1.485 ; state.00100010      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.072      ; 1.752      ;
; 1.509 ; state.00100010      ; datasend_esp8266[3] ; sig          ; sig         ; 0.000        ; 0.072      ; 1.776      ;
; 1.599 ; state.00000000      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.072      ; 1.866      ;
; 1.658 ; state.00001001      ; datasend_esp8266[2] ; sig          ; sig         ; 0.000        ; 0.071      ; 1.924      ;
; 1.671 ; state.00001100      ; datasend_esp8266[0] ; sig          ; sig         ; 0.000        ; 0.072      ; 1.938      ;
; 1.673 ; state.00000100      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.072      ; 1.940      ;
; 1.690 ; state.00011011      ; state.00011100      ; sig          ; sig         ; 0.000        ; 0.072      ; 1.957      ;
; 1.691 ; state.00000100      ; datasend_esp8266[3] ; sig          ; sig         ; 0.000        ; 0.072      ; 1.958      ;
; 1.697 ; state.00011001      ; state.00011010      ; sig          ; sig         ; 0.000        ; 0.072      ; 1.964      ;
; 1.714 ; state.00010110      ; datasend_esp8266[2] ; sig          ; sig         ; 0.000        ; 0.071      ; 1.980      ;
; 1.716 ; state.00000110      ; datasend_esp8266[2] ; sig          ; sig         ; 0.000        ; 0.071      ; 1.982      ;
; 1.720 ; state.00010000      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.072      ; 1.987      ;
; 1.727 ; state.00100001      ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.072      ; 1.994      ;
; 1.762 ; state.00011011      ; datasend_esp8266[0] ; sig          ; sig         ; 0.000        ; 0.072      ; 2.029      ;
; 1.765 ; state.00001110      ; datasend_esp8266[0] ; sig          ; sig         ; 0.000        ; 0.072      ; 2.032      ;
; 1.773 ; state.00010110      ; datasend_esp8266[0] ; sig          ; sig         ; 0.000        ; 0.072      ; 2.040      ;
; 1.814 ; state.00011101      ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.072      ; 2.081      ;
; 1.815 ; state.00000111      ; datasend_esp8266[2] ; sig          ; sig         ; 0.000        ; 0.071      ; 2.081      ;
; 1.830 ; state.00100001      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.072      ; 2.097      ;
; 1.841 ; state.00011101      ; datasend_esp8266[5] ; sig          ; sig         ; 0.000        ; 0.072      ; 2.108      ;
; 1.862 ; state.00100001      ; datasend_esp8266[3] ; sig          ; sig         ; 0.000        ; 0.072      ; 2.129      ;
; 1.865 ; state.00000010      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.072      ; 2.132      ;
; 1.868 ; state.00001010      ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.072      ; 2.135      ;
; 1.895 ; state.00001010      ; datasend_esp8266[5] ; sig          ; sig         ; 0.000        ; 0.072      ; 2.162      ;
; 1.895 ; state.00010100      ; datasend_esp8266[2] ; sig          ; sig         ; 0.000        ; 0.071      ; 2.161      ;
; 1.895 ; state.00011101      ; datasend_esp8266[0] ; sig          ; sig         ; 0.000        ; 0.072      ; 2.162      ;
; 1.902 ; state.00011011      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.072      ; 2.169      ;
; 1.903 ; state.00001000      ; state.00001001      ; sig          ; sig         ; 0.000        ; 0.072      ; 2.170      ;
; 1.913 ; state.00011001      ; datasend_esp8266[2] ; sig          ; sig         ; 0.000        ; 0.071      ; 2.179      ;
; 1.925 ; state.00000001      ; datasend_esp8266[2] ; sig          ; sig         ; 0.000        ; 0.071      ; 2.191      ;
; 1.955 ; state.00000010      ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.072      ; 2.222      ;
; 1.962 ; state.00010011      ; datasend_esp8266[1] ; sig          ; sig         ; 0.000        ; 0.071      ; 2.228      ;
; 1.982 ; state.00000010      ; datasend_esp8266[5] ; sig          ; sig         ; 0.000        ; 0.072      ; 2.249      ;
; 1.982 ; state.00000110      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.072      ; 2.249      ;
; 1.988 ; state.00010101      ; datasend_esp8266[0] ; sig          ; sig         ; 0.000        ; 0.072      ; 2.255      ;
; 1.989 ; state.00010001      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.072      ; 2.256      ;
; 1.996 ; datasend_esp8266[2] ; datasend_esp8266[2] ; sig          ; sig         ; 0.000        ; 0.072      ; 2.263      ;
; 2.000 ; state.00000110      ; datasend_esp8266[3] ; sig          ; sig         ; 0.000        ; 0.072      ; 2.267      ;
; 2.001 ; state.00100010      ; datasend_esp8266[1] ; sig          ; sig         ; 0.000        ; 0.071      ; 2.267      ;
; 2.007 ; state.00010001      ; datasend_esp8266[3] ; sig          ; sig         ; 0.000        ; 0.072      ; 2.274      ;
; 2.020 ; state.00001011      ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.072      ; 2.287      ;
; 2.020 ; state.00000010      ; datasend_esp8266[3] ; sig          ; sig         ; 0.000        ; 0.072      ; 2.287      ;
; 2.035 ; state.00100010      ; datasend_esp8266[2] ; sig          ; sig         ; 0.000        ; 0.071      ; 2.301      ;
; 2.045 ; state.00011011      ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.072      ; 2.312      ;
; 2.066 ; state.00010111      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.072      ; 2.333      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'uart_rx:U2|rx_int'                                                                                           ;
+-------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.406 ; angle_dale:U3|count[2] ; angle_dale:U3|count[2] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.068      ; 0.669      ;
; 0.406 ; angle_dale:U3|count[1] ; angle_dale:U3|count[1] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.068      ; 0.669      ;
; 0.406 ; w_dale:U4|count[2]     ; w_dale:U4|count[2]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.068      ; 0.669      ;
; 0.406 ; w_dale:U4|count[1]     ; w_dale:U4|count[1]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.068      ; 0.669      ;
; 0.421 ; angle_dale:U3|count[0] ; angle_dale:U3|count[0] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.068      ; 0.684      ;
; 0.421 ; w_dale:U4|count[0]     ; w_dale:U4|count[0]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.068      ; 0.684      ;
; 0.439 ; angle_dale:U3|flag     ; angle_dale:U3|count[1] ; clk_sys           ; uart_rx:U2|rx_int ; -0.500       ; 0.588      ; 0.752      ;
; 0.440 ; w_dale:U4|flag         ; w_dale:U4|count[0]     ; clk_sys           ; uart_rx:U2|rx_int ; -0.500       ; 0.588      ; 0.753      ;
; 0.441 ; angle_dale:U3|flag     ; angle_dale:U3|count[0] ; clk_sys           ; uart_rx:U2|rx_int ; -0.500       ; 0.588      ; 0.754      ;
; 0.441 ; w_dale:U4|flag         ; w_dale:U4|count[1]     ; clk_sys           ; uart_rx:U2|rx_int ; -0.500       ; 0.588      ; 0.754      ;
; 0.483 ; angle_dale:U3|count[1] ; angle_dale:U3|count[2] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.068      ; 0.746      ;
; 0.486 ; w_dale:U4|count[1]     ; w_dale:U4|count[2]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.068      ; 0.749      ;
; 0.657 ; angle_dale:U3|flag     ; angle_dale:U3|count[2] ; clk_sys           ; uart_rx:U2|rx_int ; -0.500       ; 0.588      ; 0.970      ;
; 0.659 ; w_dale:U4|flag         ; w_dale:U4|count[2]     ; clk_sys           ; uart_rx:U2|rx_int ; -0.500       ; 0.588      ; 0.972      ;
; 0.719 ; angle_dale:U3|count[0] ; angle_dale:U3|count[1] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.068      ; 0.982      ;
; 0.720 ; angle_dale:U3|count[0] ; angle_dale:U3|count[2] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.068      ; 0.983      ;
; 0.735 ; w_dale:U4|count[0]     ; w_dale:U4|count[1]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.068      ; 0.998      ;
; 0.751 ; w_dale:U4|count[2]     ; w_dale:U4|count[1]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.068      ; 1.014      ;
; 0.756 ; angle_dale:U3|count[1] ; angle_dale:U3|count[0] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.068      ; 1.019      ;
; 0.756 ; w_dale:U4|count[2]     ; w_dale:U4|count[0]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.068      ; 1.019      ;
; 0.763 ; w_dale:U4|count[1]     ; w_dale:U4|count[0]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.068      ; 1.026      ;
; 0.906 ; w_dale:U4|count[0]     ; w_dale:U4|count[2]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.068      ; 1.169      ;
; 0.927 ; angle_dale:U3|count[2] ; angle_dale:U3|count[1] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.068      ; 1.190      ;
; 0.947 ; angle_dale:U3|count[2] ; angle_dale:U3|count[0] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.068      ; 1.210      ;
+-------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_sys'                                                      ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_sys ; Rise       ; clk_sys                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[32]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[33]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[34]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[35]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[36]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[37]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[38]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[39]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[40]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[41]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[42]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[43]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[44]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[45]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[46]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[47]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; angle_dale:U3|flag          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|clk              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[10]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[11]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[12]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[13]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[14]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[15]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[8]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[9]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[10]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[11]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[12]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[13]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[14]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[15]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[16]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[17]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[18]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[19]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[20]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[21]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[22]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[23]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[24]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[25]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[26]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[27]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[28]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[29]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[30]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[31]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[8]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[9]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_clk_en       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_en           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_rs           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|state1[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|state1[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|state1[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|state1[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|state1[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|state1[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|state1[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_2[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_2[10] ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_set:U1|clk'                                                                       ;
+--------+--------------+----------------+------------------+----------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------------+------------+----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[0]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[10]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[11]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[12]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[13]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[14]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[15]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[16]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[17]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[18]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[19]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[1]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[20]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[21]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[22]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[23]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[2]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[3]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[4]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[5]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[6]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[7]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[8]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; cnt[9]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; sig                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|clk_count[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|clk_count[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|clk_count[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|clk_count[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|clk_count[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|clk_count[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|clk_count[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|clk_count[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout1[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout1[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout1[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout1[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout1[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout1[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout1[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout1[7]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout[3]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout[5]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout[6]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout[7]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|frame_end                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|idle                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|receive                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|rx_int                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|rxbuf                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:U2|rxfall                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|clk_count[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|clk_count[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|clk_count[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|clk_count[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|clk_count[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|clk_count[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|clk_count[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|clk_count[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|frame_end    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|idle         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|receive      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|rxbuf        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|rxfall       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|clk_count[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|clk_count[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|clk_count[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|clk_count[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|clk_count[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|clk_count[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|clk_count[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|clk_count[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|data_wr      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|idle         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|send         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|wrsigbuf     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|wrsigrise    ;
; 0.152  ; 0.368        ; 0.216          ; High Pulse Width ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|frame_end    ;
; 0.154  ; 0.370        ; 0.216          ; High Pulse Width ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|data_wr      ;
; 0.154  ; 0.370        ; 0.216          ; High Pulse Width ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|idle         ;
+--------+--------------+----------------+------------------+----------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sig'                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; datasend_esp8266[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; datasend_esp8266[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; datasend_esp8266[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; datasend_esp8266[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; datasend_esp8266[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; datasend_esp8266[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; datasend_esp8266[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00000000      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00000001      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00000010      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00000011      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00000100      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00000101      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00000110      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00000111      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00001000      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00001001      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00001010      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00001011      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00001100      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00001101      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00001110      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00001111      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00010000      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00010001      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00010010      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00010011      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00010100      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00010101      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00010110      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00010111      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00011000      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00011001      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00011010      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00011011      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00011100      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00011101      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00011110      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00011111      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00100000      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00100001      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sig   ; Rise       ; state.00100010      ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; datasend_esp8266[0] ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; datasend_esp8266[1] ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; datasend_esp8266[2] ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00000000      ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00000010      ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00000011      ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00000100      ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00000101      ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00000110      ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00000111      ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00001000      ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00001001      ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00001100      ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00001111      ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00010000      ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00010001      ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00010010      ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00010011      ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00010101      ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00010110      ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00010111      ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00011000      ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00011001      ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00011010      ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00011011      ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00100000      ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00100001      ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00100010      ;
; 0.216  ; 0.432        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; datasend_esp8266[3] ;
; 0.216  ; 0.432        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; datasend_esp8266[4] ;
; 0.216  ; 0.432        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; datasend_esp8266[5] ;
; 0.216  ; 0.432        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; datasend_esp8266[6] ;
; 0.216  ; 0.432        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00000001      ;
; 0.216  ; 0.432        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00001010      ;
; 0.216  ; 0.432        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00001011      ;
; 0.216  ; 0.432        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00001101      ;
; 0.216  ; 0.432        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00001110      ;
; 0.216  ; 0.432        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00010100      ;
; 0.216  ; 0.432        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00011100      ;
; 0.216  ; 0.432        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00011101      ;
; 0.216  ; 0.432        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00011110      ;
; 0.216  ; 0.432        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00011111      ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00000000      ;
; 0.381  ; 0.565        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; datasend_esp8266[0] ;
; 0.381  ; 0.565        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; datasend_esp8266[1] ;
; 0.381  ; 0.565        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; datasend_esp8266[2] ;
; 0.381  ; 0.565        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; datasend_esp8266[3] ;
; 0.381  ; 0.565        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; datasend_esp8266[4] ;
; 0.381  ; 0.565        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; datasend_esp8266[5] ;
; 0.381  ; 0.565        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; datasend_esp8266[6] ;
; 0.381  ; 0.565        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00000001      ;
; 0.381  ; 0.565        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00000010      ;
; 0.381  ; 0.565        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00000011      ;
; 0.381  ; 0.565        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00000100      ;
; 0.381  ; 0.565        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00000101      ;
; 0.381  ; 0.565        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00000110      ;
; 0.381  ; 0.565        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00000111      ;
; 0.381  ; 0.565        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00001000      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'uart_rx:U2|rx_int'                                                           ;
+--------+--------------+----------------+------------------+-------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------------------+------------+----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart_rx:U2|rx_int ; Fall       ; angle_dale:U3|count[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart_rx:U2|rx_int ; Fall       ; angle_dale:U3|count[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart_rx:U2|rx_int ; Fall       ; angle_dale:U3|count[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart_rx:U2|rx_int ; Fall       ; w_dale:U4|count[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart_rx:U2|rx_int ; Fall       ; w_dale:U4|count[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart_rx:U2|rx_int ; Fall       ; w_dale:U4|count[2]         ;
; 0.132  ; 0.316        ; 0.184          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Fall       ; angle_dale:U3|count[0]     ;
; 0.132  ; 0.316        ; 0.184          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Fall       ; angle_dale:U3|count[1]     ;
; 0.132  ; 0.316        ; 0.184          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Fall       ; angle_dale:U3|count[2]     ;
; 0.132  ; 0.316        ; 0.184          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Fall       ; w_dale:U4|count[0]         ;
; 0.132  ; 0.316        ; 0.184          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Fall       ; w_dale:U4|count[1]         ;
; 0.132  ; 0.316        ; 0.184          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Fall       ; w_dale:U4|count[2]         ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; uart_rx:U2|rx_int ; Rise       ; U2|rx_int~clkctrl|inclk[0] ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; uart_rx:U2|rx_int ; Rise       ; U2|rx_int~clkctrl|outclk   ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; uart_rx:U2|rx_int ; Rise       ; U3|count[0]|clk            ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; uart_rx:U2|rx_int ; Rise       ; U3|count[1]|clk            ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; uart_rx:U2|rx_int ; Rise       ; U3|count[2]|clk            ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; uart_rx:U2|rx_int ; Rise       ; U4|count[0]|clk            ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; uart_rx:U2|rx_int ; Rise       ; U4|count[1]|clk            ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; uart_rx:U2|rx_int ; Rise       ; U4|count[2]|clk            ;
; 0.458  ; 0.674        ; 0.216          ; High Pulse Width ; uart_rx:U2|rx_int ; Fall       ; angle_dale:U3|count[0]     ;
; 0.458  ; 0.674        ; 0.216          ; High Pulse Width ; uart_rx:U2|rx_int ; Fall       ; angle_dale:U3|count[1]     ;
; 0.458  ; 0.674        ; 0.216          ; High Pulse Width ; uart_rx:U2|rx_int ; Fall       ; angle_dale:U3|count[2]     ;
; 0.458  ; 0.674        ; 0.216          ; High Pulse Width ; uart_rx:U2|rx_int ; Fall       ; w_dale:U4|count[0]         ;
; 0.458  ; 0.674        ; 0.216          ; High Pulse Width ; uart_rx:U2|rx_int ; Fall       ; w_dale:U4|count[1]         ;
; 0.458  ; 0.674        ; 0.216          ; High Pulse Width ; uart_rx:U2|rx_int ; Fall       ; w_dale:U4|count[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart_rx:U2|rx_int ; Rise       ; U2|rx_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Rise       ; U2|rx_int|q                ;
; 0.637  ; 0.637        ; 0.000          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Rise       ; U3|count[0]|clk            ;
; 0.637  ; 0.637        ; 0.000          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Rise       ; U3|count[1]|clk            ;
; 0.637  ; 0.637        ; 0.000          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Rise       ; U3|count[2]|clk            ;
; 0.637  ; 0.637        ; 0.000          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Rise       ; U4|count[0]|clk            ;
; 0.637  ; 0.637        ; 0.000          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Rise       ; U4|count[1]|clk            ;
; 0.637  ; 0.637        ; 0.000          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Rise       ; U4|count[2]|clk            ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Rise       ; U2|rx_int~clkctrl|inclk[0] ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Rise       ; U2|rx_int~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------------------+------------+----------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+------------+----------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+----------------+-------+-------+------------+-----------------+
; rst_n      ; clk_set:U1|clk ; 1.635 ; 1.749 ; Rise       ; clk_set:U1|clk  ;
; rx_esp8266 ; clk_set:U1|clk ; 2.934 ; 2.923 ; Rise       ; clk_set:U1|clk  ;
; rx_mpu6050 ; clk_set:U1|clk ; 3.173 ; 3.172 ; Rise       ; clk_set:U1|clk  ;
; rst_n      ; clk_sys        ; 0.804 ; 1.068 ; Rise       ; clk_sys         ;
; rst_n      ; sig            ; 1.205 ; 1.663 ; Rise       ; sig             ;
+------------+----------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+------------+----------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+----------------+--------+--------+------------+-----------------+
; rst_n      ; clk_set:U1|clk ; -0.453 ; -0.541 ; Rise       ; clk_set:U1|clk  ;
; rx_esp8266 ; clk_set:U1|clk ; -1.644 ; -1.710 ; Rise       ; clk_set:U1|clk  ;
; rx_mpu6050 ; clk_set:U1|clk ; -2.136 ; -2.195 ; Rise       ; clk_set:U1|clk  ;
; rst_n      ; clk_sys        ; -0.406 ; -0.619 ; Rise       ; clk_sys         ;
; rst_n      ; sig            ; -0.250 ; -0.568 ; Rise       ; sig             ;
+------------+----------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+--------------+----------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+----------------+-------+-------+------------+-----------------+
; tx_esp8266   ; clk_set:U1|clk ; 7.465 ; 7.258 ; Rise       ; clk_set:U1|clk  ;
; lcd_data[*]  ; clk_sys        ; 7.350 ; 7.302 ; Rise       ; clk_sys         ;
;  lcd_data[0] ; clk_sys        ; 6.512 ; 6.342 ; Rise       ; clk_sys         ;
;  lcd_data[1] ; clk_sys        ; 7.025 ; 6.840 ; Rise       ; clk_sys         ;
;  lcd_data[2] ; clk_sys        ; 7.350 ; 7.302 ; Rise       ; clk_sys         ;
;  lcd_data[3] ; clk_sys        ; 6.605 ; 6.503 ; Rise       ; clk_sys         ;
;  lcd_data[4] ; clk_sys        ; 6.165 ; 6.023 ; Rise       ; clk_sys         ;
;  lcd_data[5] ; clk_sys        ; 6.190 ; 6.053 ; Rise       ; clk_sys         ;
;  lcd_data[6] ; clk_sys        ; 6.419 ; 6.264 ; Rise       ; clk_sys         ;
;  lcd_data[7] ; clk_sys        ; 6.550 ; 6.350 ; Rise       ; clk_sys         ;
; lcd_en       ; clk_sys        ; 6.481 ; 6.288 ; Rise       ; clk_sys         ;
; lcd_rs       ; clk_sys        ; 6.774 ; 6.511 ; Rise       ; clk_sys         ;
; pwm_l        ; clk_sys        ; 6.209 ; 6.072 ; Rise       ; clk_sys         ;
; pwm_r        ; clk_sys        ; 6.286 ; 6.174 ; Rise       ; clk_sys         ;
+--------------+----------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+--------------+----------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+----------------+-------+-------+------------+-----------------+
; tx_esp8266   ; clk_set:U1|clk ; 7.156 ; 6.955 ; Rise       ; clk_set:U1|clk  ;
; lcd_data[*]  ; clk_sys        ; 5.937 ; 5.800 ; Rise       ; clk_sys         ;
;  lcd_data[0] ; clk_sys        ; 6.269 ; 6.104 ; Rise       ; clk_sys         ;
;  lcd_data[1] ; clk_sys        ; 6.763 ; 6.584 ; Rise       ; clk_sys         ;
;  lcd_data[2] ; clk_sys        ; 7.121 ; 7.077 ; Rise       ; clk_sys         ;
;  lcd_data[3] ; clk_sys        ; 6.354 ; 6.257 ; Rise       ; clk_sys         ;
;  lcd_data[4] ; clk_sys        ; 5.937 ; 5.800 ; Rise       ; clk_sys         ;
;  lcd_data[5] ; clk_sys        ; 5.962 ; 5.828 ; Rise       ; clk_sys         ;
;  lcd_data[6] ; clk_sys        ; 6.177 ; 6.027 ; Rise       ; clk_sys         ;
;  lcd_data[7] ; clk_sys        ; 6.307 ; 6.114 ; Rise       ; clk_sys         ;
; lcd_en       ; clk_sys        ; 6.240 ; 6.053 ; Rise       ; clk_sys         ;
; lcd_rs       ; clk_sys        ; 6.522 ; 6.267 ; Rise       ; clk_sys         ;
; pwm_l        ; clk_sys        ; 5.980 ; 5.846 ; Rise       ; clk_sys         ;
; pwm_r        ; clk_sys        ; 6.053 ; 5.944 ; Rise       ; clk_sys         ;
+--------------+----------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------+
; Fast 1200mV 0C Model Setup Summary          ;
+-------------------+---------+---------------+
; Clock             ; Slack   ; End Point TNS ;
+-------------------+---------+---------------+
; clk_sys           ; -26.770 ; -921.828      ;
; clk_set:U1|clk    ; -0.731  ; -30.885       ;
; sig               ; -0.479  ; -2.715        ;
; uart_rx:U2|rx_int ; 0.226   ; 0.000         ;
+-------------------+---------+---------------+


+--------------------------------------------+
; Fast 1200mV 0C Model Hold Summary          ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; clk_set:U1|clk    ; -0.269 ; -0.740        ;
; clk_sys           ; -0.154 ; -0.154        ;
; uart_rx:U2|rx_int ; 0.185  ; 0.000         ;
; sig               ; 0.187  ; 0.000         ;
+-------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; clk_sys           ; -3.000 ; -300.724            ;
; clk_set:U1|clk    ; -1.000 ; -97.000             ;
; sig               ; -1.000 ; -42.000             ;
; uart_rx:U2|rx_int ; -1.000 ; -6.000              ;
+-------------------+--------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_sys'                                                                                                       ;
+---------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -26.770 ; w_dale:U4|w[40]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.435     ; 26.822     ;
; -26.690 ; w_dale:U4|w[42]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.435     ; 26.742     ;
; -26.689 ; w_dale:U4|w[41]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.435     ; 26.741     ;
; -26.606 ; w_dale:U4|w[44]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.435     ; 26.658     ;
; -26.558 ; w_dale:U4|w[43]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.435     ; 26.610     ;
; -26.533 ; w_dale:U4|w[39]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.659     ; 26.361     ;
; -26.477 ; w_dale:U4|w[45]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.435     ; 26.529     ;
; -26.386 ; w_dale:U4|w[46]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.435     ; 26.438     ;
; -26.322 ; w_dale:U4|w[32]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.435     ; 26.374     ;
; -26.309 ; w_dale:U4|w[47]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.435     ; 26.361     ;
; -26.241 ; w_dale:U4|w[33]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.435     ; 26.293     ;
; -26.184 ; w_dale:U4|w[34]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.435     ; 26.236     ;
; -26.116 ; w_dale:U4|w[36]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.435     ; 26.168     ;
; -26.067 ; w_dale:U4|w[35]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.435     ; 26.119     ;
; -26.043 ; w_dale:U4|w[38]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.435     ; 26.095     ;
; -25.995 ; w_dale:U4|w[37]             ; lcd1602:U5|lcd_data[0]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.435     ; 26.047     ;
; -25.745 ; w_dale:U4|w[40]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.243     ; 25.989     ;
; -25.665 ; w_dale:U4|w[42]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.243     ; 25.909     ;
; -25.664 ; w_dale:U4|w[41]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.243     ; 25.908     ;
; -25.581 ; w_dale:U4|w[44]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.243     ; 25.825     ;
; -25.533 ; w_dale:U4|w[43]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.243     ; 25.777     ;
; -25.508 ; w_dale:U4|w[39]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.467     ; 25.528     ;
; -25.452 ; w_dale:U4|w[45]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.243     ; 25.696     ;
; -25.361 ; w_dale:U4|w[46]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.243     ; 25.605     ;
; -25.297 ; w_dale:U4|w[32]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.243     ; 25.541     ;
; -25.284 ; w_dale:U4|w[47]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.243     ; 25.528     ;
; -25.216 ; w_dale:U4|w[33]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.243     ; 25.460     ;
; -25.159 ; w_dale:U4|w[34]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.243     ; 25.403     ;
; -25.091 ; w_dale:U4|w[36]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.243     ; 25.335     ;
; -25.042 ; w_dale:U4|w[35]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.243     ; 25.286     ;
; -25.018 ; w_dale:U4|w[38]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.243     ; 25.262     ;
; -24.970 ; w_dale:U4|w[37]             ; lcd1602:U5|lcd_data[1]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.243     ; 25.214     ;
; -24.794 ; w_dale:U4|w[40]             ; lcd1602:U5|lcd_data[2]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.435     ; 24.846     ;
; -24.714 ; w_dale:U4|w[42]             ; lcd1602:U5|lcd_data[2]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.435     ; 24.766     ;
; -24.713 ; w_dale:U4|w[41]             ; lcd1602:U5|lcd_data[2]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.435     ; 24.765     ;
; -24.687 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.031     ; 25.643     ;
; -24.678 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.032     ; 25.633     ;
; -24.663 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.031     ; 25.619     ;
; -24.654 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.032     ; 25.609     ;
; -24.630 ; w_dale:U4|w[44]             ; lcd1602:U5|lcd_data[2]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.435     ; 24.682     ;
; -24.619 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.031     ; 25.575     ;
; -24.595 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.031     ; 25.551     ;
; -24.593 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.031     ; 25.549     ;
; -24.582 ; w_dale:U4|w[43]             ; lcd1602:U5|lcd_data[2]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.435     ; 24.634     ;
; -24.575 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[8]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.032     ; 25.530     ;
; -24.569 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.031     ; 25.525     ;
; -24.557 ; w_dale:U4|w[39]             ; lcd1602:U5|lcd_data[2]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.659     ; 24.385     ;
; -24.551 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[8]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.032     ; 25.506     ;
; -24.536 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[7]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.032     ; 25.491     ;
; -24.524 ; pid_control:PID|Angle_2[0]  ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.031     ; 25.480     ;
; -24.515 ; pid_control:PID|Angle_2[0]  ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.032     ; 25.470     ;
; -24.512 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[7]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.032     ; 25.467     ;
; -24.508 ; pid_control:PID|Angle_2[3]  ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.031     ; 25.464     ;
; -24.501 ; w_dale:U4|w[45]             ; lcd1602:U5|lcd_data[2]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.435     ; 24.553     ;
; -24.499 ; pid_control:PID|Angle_2[3]  ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.032     ; 25.454     ;
; -24.486 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[6]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.030     ; 25.443     ;
; -24.485 ; pid_control:PID|Angle_1[11] ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.032     ; 25.440     ;
; -24.476 ; pid_control:PID|Angle_1[11] ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.033     ; 25.430     ;
; -24.472 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[5]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.030     ; 25.429     ;
; -24.462 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[6]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.030     ; 25.419     ;
; -24.456 ; pid_control:PID|Angle_2[0]  ; pid_control:PID|Angle_Tmp[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.031     ; 25.412     ;
; -24.448 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[5]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.030     ; 25.405     ;
; -24.440 ; pid_control:PID|Angle_2[3]  ; pid_control:PID|Angle_Tmp[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.031     ; 25.396     ;
; -24.430 ; pid_control:PID|Angle_2[0]  ; pid_control:PID|Angle_Tmp[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.031     ; 25.386     ;
; -24.429 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[4]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.030     ; 25.386     ;
; -24.424 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[2]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.030     ; 25.381     ;
; -24.417 ; pid_control:PID|Angle_1[11] ; pid_control:PID|Angle_Tmp[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.032     ; 25.372     ;
; -24.414 ; pid_control:PID|Angle_2[3]  ; pid_control:PID|Angle_Tmp[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.031     ; 25.370     ;
; -24.412 ; pid_control:PID|Angle_2[0]  ; pid_control:PID|Angle_Tmp[8]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.032     ; 25.367     ;
; -24.410 ; w_dale:U4|w[46]             ; lcd1602:U5|lcd_data[2]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.435     ; 24.462     ;
; -24.405 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[4]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.030     ; 25.362     ;
; -24.400 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[2]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.030     ; 25.357     ;
; -24.396 ; pid_control:PID|Angle_2[3]  ; pid_control:PID|Angle_Tmp[8]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.032     ; 25.351     ;
; -24.393 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[3]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.030     ; 25.350     ;
; -24.391 ; pid_control:PID|Angle_1[11] ; pid_control:PID|Angle_Tmp[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.032     ; 25.346     ;
; -24.384 ; pid_control:PID|Angle_2[7]  ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.031     ; 25.340     ;
; -24.375 ; pid_control:PID|Angle_2[7]  ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.032     ; 25.330     ;
; -24.373 ; pid_control:PID|Angle_2[0]  ; pid_control:PID|Angle_Tmp[7]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.032     ; 25.328     ;
; -24.373 ; pid_control:PID|Angle_1[11] ; pid_control:PID|Angle_Tmp[8]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.033     ; 25.327     ;
; -24.370 ; pid_control:PID|Angle_1[1]  ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.032     ; 25.325     ;
; -24.369 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[3]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.030     ; 25.326     ;
; -24.361 ; pid_control:PID|Angle_1[1]  ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.033     ; 25.315     ;
; -24.357 ; pid_control:PID|Angle_2[3]  ; pid_control:PID|Angle_Tmp[7]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.032     ; 25.312     ;
; -24.355 ; pid_control:PID|Angle_2[2]  ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.031     ; 25.311     ;
; -24.346 ; pid_control:PID|Angle_2[1]  ; pid_control:PID|Angle_Tmp[1]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.032     ; 25.301     ;
; -24.346 ; pid_control:PID|Angle_2[2]  ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.032     ; 25.301     ;
; -24.346 ; w_dale:U4|w[32]             ; lcd1602:U5|lcd_data[2]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.435     ; 24.398     ;
; -24.341 ; angle_dale:U3|angle[40]     ; pid_control:PID|Angle_5[11]   ; clk_sys      ; clk_sys     ; 0.500        ; -0.634     ; 24.194     ;
; -24.334 ; pid_control:PID|Angle_1[11] ; pid_control:PID|Angle_Tmp[7]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.033     ; 25.288     ;
; -24.333 ; pid_control:PID|Angle_1[2]  ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.032     ; 25.288     ;
; -24.333 ; w_dale:U4|w[47]             ; lcd1602:U5|lcd_data[2]        ; clk_sys      ; clk_sys     ; 0.500        ; -0.435     ; 24.385     ;
; -24.324 ; pid_control:PID|Angle_1[2]  ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.033     ; 25.278     ;
; -24.323 ; pid_control:PID|Angle_2[0]  ; pid_control:PID|Angle_Tmp[6]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.030     ; 25.280     ;
; -24.322 ; pid_control:PID|Angle_1[0]  ; pid_control:PID|Angle_Tmp[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.032     ; 25.277     ;
; -24.322 ; pid_control:PID|Angle_2[4]  ; pid_control:PID|Angle_Tmp[1]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.032     ; 25.277     ;
; -24.316 ; pid_control:PID|Angle_2[7]  ; pid_control:PID|Angle_Tmp[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.031     ; 25.272     ;
; -24.315 ; angle_dale:U3|angle[40]     ; pid_control:PID|Angle_5[12]   ; clk_sys      ; clk_sys     ; 0.500        ; -0.634     ; 24.168     ;
; -24.313 ; pid_control:PID|Angle_1[0]  ; pid_control:PID|Angle_Tmp[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.033     ; 25.267     ;
; -24.309 ; pid_control:PID|Angle_2[0]  ; pid_control:PID|Angle_Tmp[5]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.030     ; 25.266     ;
; -24.307 ; pid_control:PID|Angle_2[3]  ; pid_control:PID|Angle_Tmp[6]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.030     ; 25.264     ;
+---------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_set:U1|clk'                                                                                                                        ;
+--------+----------------------------------------+----------------------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+----------------+----------------+--------------+------------+------------+
; -0.731 ; cnt[7]                                 ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.681      ;
; -0.713 ; cnt[5]                                 ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.663      ;
; -0.654 ; cnt[8]                                 ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.604      ;
; -0.633 ; cnt[7]                                 ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.584      ;
; -0.633 ; cnt[7]                                 ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.584      ;
; -0.632 ; cnt[7]                                 ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.583      ;
; -0.615 ; cnt[17]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.565      ;
; -0.610 ; cnt[23]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.560      ;
; -0.608 ; cnt[19]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.558      ;
; -0.604 ; cnt[21]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.554      ;
; -0.603 ; cnt[5]                                 ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.554      ;
; -0.603 ; cnt[5]                                 ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.554      ;
; -0.602 ; cnt[5]                                 ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.553      ;
; -0.590 ; cnt[22]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.540      ;
; -0.585 ; cnt[7]                                 ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.535      ;
; -0.574 ; cnt[1]                                 ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.524      ;
; -0.565 ; cnt[1]                                 ; cnt[23]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.515      ;
; -0.564 ; cnt[0]                                 ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.514      ;
; -0.562 ; cnt[10]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.512      ;
; -0.561 ; cnt[1]                                 ; cnt[22]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.511      ;
; -0.558 ; cnt[9]                                 ; cnt[23]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.508      ;
; -0.556 ; cnt[8]                                 ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.507      ;
; -0.556 ; cnt[8]                                 ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.507      ;
; -0.555 ; cnt[8]                                 ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.506      ;
; -0.555 ; cnt[5]                                 ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.505      ;
; -0.555 ; cnt[0]                                 ; cnt[23]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.505      ;
; -0.554 ; cnt[9]                                 ; cnt[22]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.504      ;
; -0.549 ; cnt[4]                                 ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.499      ;
; -0.537 ; uart_rx:module_rx_esp8266|clk_count[5] ; uart_rx:module_rx_esp8266|clk_count[5] ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.488      ;
; -0.533 ; uart_rx:module_rx_esp8266|clk_count[0] ; uart_rx:module_rx_esp8266|clk_count[5] ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.484      ;
; -0.518 ; uart_rx:module_rx_esp8266|clk_count[6] ; uart_rx:module_rx_esp8266|clk_count[5] ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.469      ;
; -0.517 ; cnt[16]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.467      ;
; -0.517 ; cnt[0]                                 ; cnt[22]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.467      ;
; -0.514 ; cnt[13]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.464      ;
; -0.512 ; cnt[3]                                 ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.462      ;
; -0.510 ; uart_rx:U2|clk_count[4]                ; uart_rx:U2|clk_count[6]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.223     ; 1.274      ;
; -0.510 ; uart_rx:U2|clk_count[4]                ; uart_rx:U2|clk_count[5]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.223     ; 1.274      ;
; -0.508 ; cnt[8]                                 ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.458      ;
; -0.506 ; cnt[17]                                ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.457      ;
; -0.506 ; cnt[17]                                ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.457      ;
; -0.506 ; cnt[19]                                ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.457      ;
; -0.506 ; cnt[19]                                ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.457      ;
; -0.505 ; cnt[17]                                ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.456      ;
; -0.505 ; cnt[19]                                ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.456      ;
; -0.503 ; cnt[3]                                 ; cnt[23]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.453      ;
; -0.501 ; cnt[23]                                ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.452      ;
; -0.501 ; cnt[23]                                ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.452      ;
; -0.501 ; cnt[21]                                ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.452      ;
; -0.501 ; cnt[21]                                ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.452      ;
; -0.500 ; cnt[23]                                ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.451      ;
; -0.500 ; cnt[21]                                ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.451      ;
; -0.499 ; uart_rx:U2|clk_count[1]                ; uart_rx:U2|clk_count[1]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.450      ;
; -0.499 ; uart_rx:U2|clk_count[1]                ; uart_rx:U2|clk_count[2]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.450      ;
; -0.499 ; cnt[3]                                 ; cnt[22]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.449      ;
; -0.497 ; uart_rx:U2|clk_count[4]                ; uart_rx:U2|clk_count[7]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.223     ; 1.261      ;
; -0.497 ; cnt[1]                                 ; cnt[21]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.447      ;
; -0.496 ; cnt[2]                                 ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.446      ;
; -0.495 ; cnt[12]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.236     ; 1.246      ;
; -0.495 ; cnt[14]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.445      ;
; -0.493 ; uart_rx:U2|clk_count[1]                ; uart_rx:U2|clk_count[0]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.444      ;
; -0.493 ; cnt[1]                                 ; cnt[20]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.443      ;
; -0.492 ; cnt[22]                                ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.443      ;
; -0.492 ; cnt[22]                                ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.443      ;
; -0.491 ; cnt[12]                                ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.235     ; 1.243      ;
; -0.491 ; cnt[12]                                ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.235     ; 1.243      ;
; -0.491 ; cnt[12]                                ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.235     ; 1.243      ;
; -0.491 ; cnt[22]                                ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.442      ;
; -0.490 ; cnt[9]                                 ; cnt[21]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.440      ;
; -0.487 ; uart_rx:module_rx_esp8266|receive      ; uart_rx:module_rx_esp8266|dataout1[4]  ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.437      ;
; -0.487 ; cnt[2]                                 ; cnt[23]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.437      ;
; -0.487 ; cnt[0]                                 ; cnt[21]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.437      ;
; -0.486 ; cnt[9]                                 ; cnt[20]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.436      ;
; -0.485 ; uart_rx:module_rx_esp8266|receive      ; uart_rx:module_rx_esp8266|dataout1[0]  ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.435      ;
; -0.480 ; uart_tx:module_tx_esp8266|data_wr      ; uart_tx:module_tx_esp8266|data_wr      ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.044     ; 1.423      ;
; -0.469 ; uart_rx:module_rx_esp8266|clk_count[5] ; uart_rx:module_rx_esp8266|clk_count[6] ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.420      ;
; -0.468 ; uart_rx:U2|clk_count[1]                ; uart_rx:U2|receive                     ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.033     ; 1.422      ;
; -0.468 ; uart_rx:U2|clk_count[1]                ; uart_rx:U2|rx_int                      ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.033     ; 1.422      ;
; -0.466 ; datasend_esp8266[0]                    ; uart_tx:module_tx_esp8266|data_wr      ; sig            ; clk_set:U1|clk ; 1.000        ; 0.058      ; 1.511      ;
; -0.465 ; uart_rx:module_rx_esp8266|clk_count[0] ; uart_rx:module_rx_esp8266|clk_count[6] ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.416      ;
; -0.465 ; cnt[6]                                 ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.415      ;
; -0.463 ; uart_rx:module_rx_esp8266|clk_count[0] ; uart_rx:module_rx_esp8266|dataout1[4]  ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.038     ; 1.412      ;
; -0.461 ; uart_rx:module_rx_esp8266|clk_count[0] ; uart_rx:module_rx_esp8266|dataout1[0]  ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.038     ; 1.410      ;
; -0.461 ; cnt[18]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.411      ;
; -0.458 ; uart_rx:module_rx_esp8266|clk_count[6] ; uart_rx:module_rx_esp8266|idle         ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.038     ; 1.407      ;
; -0.458 ; uart_rx:module_rx_esp8266|clk_count[4] ; uart_rx:module_rx_esp8266|idle         ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.038     ; 1.407      ;
; -0.458 ; cnt[17]                                ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.408      ;
; -0.458 ; cnt[19]                                ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.408      ;
; -0.456 ; cnt[20]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.406      ;
; -0.453 ; cnt[23]                                ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.403      ;
; -0.453 ; cnt[21]                                ; cnt[9]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.403      ;
; -0.451 ; uart_rx:module_rx_esp8266|clk_count[5] ; uart_rx:module_rx_esp8266|dataout1[1]  ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.038     ; 1.400      ;
; -0.451 ; cnt[11]                                ; sig                                    ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.401      ;
; -0.450 ; uart_rx:module_rx_esp8266|clk_count[3] ; uart_rx:module_rx_esp8266|clk_count[5] ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.401      ;
; -0.450 ; uart_rx:U2|clk_count[1]                ; uart_rx:U2|clk_count[6]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.400      ;
; -0.450 ; uart_rx:U2|clk_count[1]                ; uart_rx:U2|clk_count[5]                ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.037     ; 1.400      ;
; -0.450 ; uart_rx:module_rx_esp8266|clk_count[6] ; uart_rx:module_rx_esp8266|clk_count[6] ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.401      ;
; -0.450 ; cnt[4]                                 ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.401      ;
; -0.450 ; cnt[4]                                 ; cnt[8]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.401      ;
; -0.449 ; datasend_esp8266[5]                    ; uart_tx:module_tx_esp8266|data_wr      ; sig            ; clk_set:U1|clk ; 1.000        ; 0.058      ; 1.494      ;
; -0.449 ; uart_rx:module_rx_esp8266|clk_count[6] ; uart_rx:module_rx_esp8266|clk_count[1] ; clk_set:U1|clk ; clk_set:U1|clk ; 1.000        ; -0.036     ; 1.400      ;
+--------+----------------------------------------+----------------------------------------+----------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sig'                                                                                        ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.479 ; state.00001011      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.037     ; 1.429      ;
; -0.455 ; state.00100000      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.037     ; 1.405      ;
; -0.424 ; state.00010111      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.037     ; 1.374      ;
; -0.397 ; datasend_esp8266[1] ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.348      ;
; -0.396 ; state.00100001      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.037     ; 1.346      ;
; -0.354 ; state.00011000      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.037     ; 1.304      ;
; -0.332 ; state.00001111      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.037     ; 1.282      ;
; -0.331 ; state.00011110      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.282      ;
; -0.327 ; state.00011100      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.278      ;
; -0.318 ; state.00000011      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.037     ; 1.268      ;
; -0.316 ; state.00010101      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.037     ; 1.266      ;
; -0.313 ; state.00011100      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.264      ;
; -0.310 ; state.00011100      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.261      ;
; -0.307 ; state.00011111      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.258      ;
; -0.307 ; state.00000101      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.258      ;
; -0.302 ; state.00100010      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.037     ; 1.252      ;
; -0.289 ; state.00011100      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.240      ;
; -0.279 ; state.00010010      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.230      ;
; -0.270 ; datasend_esp8266[2] ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.221      ;
; -0.265 ; state.00000001      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.037     ; 1.215      ;
; -0.256 ; state.00000001      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.207      ;
; -0.249 ; state.00011110      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.200      ;
; -0.248 ; state.00011110      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.199      ;
; -0.245 ; state.00011110      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.196      ;
; -0.242 ; state.00001111      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.193      ;
; -0.241 ; state.00100001      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.192      ;
; -0.231 ; state.00001111      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.182      ;
; -0.230 ; state.00011001      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.181      ;
; -0.228 ; state.00001111      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.179      ;
; -0.227 ; state.00011001      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.178      ;
; -0.224 ; state.00011001      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.175      ;
; -0.222 ; state.00000010      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.037     ; 1.172      ;
; -0.219 ; state.00001111      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.170      ;
; -0.215 ; state.00001011      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.166      ;
; -0.214 ; state.00000011      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.165      ;
; -0.209 ; state.00001001      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.160      ;
; -0.205 ; state.00010110      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.037     ; 1.155      ;
; -0.204 ; state.00011001      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.037     ; 1.154      ;
; -0.204 ; state.00001001      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.155      ;
; -0.201 ; state.00001001      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.152      ;
; -0.200 ; state.00010011      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.037     ; 1.150      ;
; -0.198 ; state.00001000      ; state.00001001      ; sig          ; sig         ; 1.000        ; -0.036     ; 1.149      ;
; -0.196 ; state.00011011      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.147      ;
; -0.196 ; state.00011111      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.147      ;
; -0.188 ; state.00011011      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.139      ;
; -0.187 ; state.00001011      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.138      ;
; -0.185 ; state.00011011      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.136      ;
; -0.185 ; state.00011111      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.136      ;
; -0.177 ; state.00010100      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.037     ; 1.127      ;
; -0.176 ; state.00000110      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.127      ;
; -0.175 ; state.00000110      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.126      ;
; -0.174 ; state.00100010      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.037     ; 1.124      ;
; -0.174 ; state.00010001      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.125      ;
; -0.171 ; state.00001100      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.037     ; 1.121      ;
; -0.168 ; state.00010111      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.119      ;
; -0.166 ; state.00010101      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.117      ;
; -0.166 ; state.00010001      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.117      ;
; -0.164 ; state.00000010      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.115      ;
; -0.163 ; state.00010000      ; datasend_esp8266[1] ; sig          ; sig         ; 1.000        ; -0.037     ; 1.113      ;
; -0.157 ; state.00011101      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.108      ;
; -0.156 ; state.00000010      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.107      ;
; -0.153 ; state.00000010      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.104      ;
; -0.146 ; state.00000111      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.037     ; 1.096      ;
; -0.142 ; state.00001011      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.093      ;
; -0.128 ; state.00000010      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.079      ;
; -0.109 ; state.00011011      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.060      ;
; -0.109 ; state.00010110      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.037     ; 1.059      ;
; -0.100 ; state.00001110      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.051      ;
; -0.086 ; state.00011011      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.037      ;
; -0.083 ; state.00100001      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.034      ;
; -0.078 ; state.00000110      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.037     ; 1.028      ;
; -0.076 ; state.00001001      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.037     ; 1.026      ;
; -0.074 ; state.00011001      ; state.00011010      ; sig          ; sig         ; 1.000        ; -0.036     ; 1.025      ;
; -0.074 ; state.00001010      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.025      ;
; -0.073 ; state.00010110      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.024      ;
; -0.067 ; state.00011011      ; state.00011100      ; sig          ; sig         ; 1.000        ; -0.036     ; 1.018      ;
; -0.063 ; state.00001010      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.014      ;
; -0.061 ; state.00010000      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.012      ;
; -0.059 ; state.00011101      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.010      ;
; -0.055 ; state.00100001      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.036     ; 1.006      ;
; -0.048 ; state.00011101      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.036     ; 0.999      ;
; -0.032 ; state.00001100      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.036     ; 0.983      ;
; -0.030 ; state.00000100      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.036     ; 0.981      ;
; -0.018 ; state.00000100      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.036     ; 0.969      ;
; -0.010 ; state.00100001      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.036     ; 0.961      ;
; -0.009 ; state.00100010      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.036     ; 0.960      ;
; -0.003 ; state.00000000      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.036     ; 0.954      ;
; 0.005  ; state.00100010      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.036     ; 0.946      ;
; 0.022  ; state.00001001      ; state.00001010      ; sig          ; sig         ; 1.000        ; -0.036     ; 0.929      ;
; 0.027  ; state.00010010      ; state.00010011      ; sig          ; sig         ; 1.000        ; -0.036     ; 0.924      ;
; 0.064  ; state.00011011      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.037     ; 0.886      ;
; 0.112  ; state.00010100      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.036     ; 0.839      ;
; 0.142  ; state.00001100      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.036     ; 0.809      ;
; 0.150  ; state.00001110      ; datasend_esp8266[2] ; sig          ; sig         ; 1.000        ; -0.037     ; 0.800      ;
; 0.162  ; state.00100000      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.036     ; 0.789      ;
; 0.166  ; state.00001100      ; datasend_esp8266[4] ; sig          ; sig         ; 1.000        ; -0.036     ; 0.785      ;
; 0.166  ; state.00011010      ; datasend_esp8266[6] ; sig          ; sig         ; 1.000        ; -0.036     ; 0.785      ;
; 0.169  ; state.00011010      ; datasend_esp8266[5] ; sig          ; sig         ; 1.000        ; -0.036     ; 0.782      ;
; 0.176  ; state.00100000      ; datasend_esp8266[3] ; sig          ; sig         ; 1.000        ; -0.036     ; 0.775      ;
; 0.179  ; state.00001000      ; datasend_esp8266[0] ; sig          ; sig         ; 1.000        ; -0.036     ; 0.772      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'uart_rx:U2|rx_int'                                                                                          ;
+-------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.226 ; angle_dale:U3|flag     ; angle_dale:U3|count[2] ; clk_sys           ; uart_rx:U2|rx_int ; 0.500        ; 0.293      ; 0.544      ;
; 0.232 ; w_dale:U4|flag         ; w_dale:U4|count[2]     ; clk_sys           ; uart_rx:U2|rx_int ; 0.500        ; 0.293      ; 0.538      ;
; 0.336 ; angle_dale:U3|count[2] ; angle_dale:U3|count[0] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.038     ; 0.613      ;
; 0.348 ; angle_dale:U3|count[2] ; angle_dale:U3|count[1] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.038     ; 0.601      ;
; 0.351 ; w_dale:U4|count[0]     ; w_dale:U4|count[2]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.038     ; 0.598      ;
; 0.383 ; angle_dale:U3|flag     ; angle_dale:U3|count[0] ; clk_sys           ; uart_rx:U2|rx_int ; 0.500        ; 0.293      ; 0.387      ;
; 0.384 ; w_dale:U4|flag         ; w_dale:U4|count[1]     ; clk_sys           ; uart_rx:U2|rx_int ; 0.500        ; 0.293      ; 0.386      ;
; 0.385 ; w_dale:U4|flag         ; w_dale:U4|count[0]     ; clk_sys           ; uart_rx:U2|rx_int ; 0.500        ; 0.293      ; 0.385      ;
; 0.386 ; angle_dale:U3|flag     ; angle_dale:U3|count[1] ; clk_sys           ; uart_rx:U2|rx_int ; 0.500        ; 0.293      ; 0.384      ;
; 0.405 ; w_dale:U4|count[1]     ; w_dale:U4|count[0]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.038     ; 0.544      ;
; 0.409 ; w_dale:U4|count[0]     ; w_dale:U4|count[1]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.038     ; 0.540      ;
; 0.411 ; angle_dale:U3|count[1] ; angle_dale:U3|count[0] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.038     ; 0.538      ;
; 0.411 ; w_dale:U4|count[2]     ; w_dale:U4|count[0]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.038     ; 0.538      ;
; 0.418 ; angle_dale:U3|count[0] ; angle_dale:U3|count[2] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.038     ; 0.531      ;
; 0.418 ; angle_dale:U3|count[0] ; angle_dale:U3|count[1] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.038     ; 0.531      ;
; 0.421 ; w_dale:U4|count[2]     ; w_dale:U4|count[1]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.038     ; 0.528      ;
; 0.548 ; w_dale:U4|count[1]     ; w_dale:U4|count[2]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.038     ; 0.401      ;
; 0.551 ; angle_dale:U3|count[1] ; angle_dale:U3|count[2] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.038     ; 0.398      ;
; 0.590 ; w_dale:U4|count[2]     ; w_dale:U4|count[2]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.038     ; 0.359      ;
; 0.590 ; angle_dale:U3|count[0] ; angle_dale:U3|count[0] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.038     ; 0.359      ;
; 0.590 ; angle_dale:U3|count[1] ; angle_dale:U3|count[1] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.038     ; 0.359      ;
; 0.590 ; w_dale:U4|count[1]     ; w_dale:U4|count[1]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.038     ; 0.359      ;
; 0.590 ; angle_dale:U3|count[2] ; angle_dale:U3|count[2] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.038     ; 0.359      ;
; 0.590 ; w_dale:U4|count[0]     ; w_dale:U4|count[0]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 1.000        ; -0.038     ; 0.359      ;
+-------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_set:U1|clk'                                                                                                                         ;
+--------+----------------------------------------+----------------------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+----------------+----------------+--------------+------------+------------+
; -0.269 ; sig                                    ; uart_tx:module_tx_esp8266|wrsigrise    ; sig            ; clk_set:U1|clk ; 0.000        ; 1.178      ; 1.118      ;
; -0.264 ; sig                                    ; sig                                    ; sig            ; clk_set:U1|clk ; 0.000        ; 1.177      ; 1.122      ;
; -0.207 ; sig                                    ; uart_tx:module_tx_esp8266|wrsigbuf     ; sig            ; clk_set:U1|clk ; 0.000        ; 1.187      ; 1.189      ;
; 0.179  ; uart_rx:module_rx_esp8266|frame_end    ; uart_rx:module_rx_esp8266|frame_end    ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.044      ; 0.307      ;
; 0.186  ; uart_rx:U2|idle                        ; uart_rx:U2|idle                        ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_rx:U2|dataout1[0]                 ; uart_rx:U2|dataout1[0]                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_rx:U2|dataout1[5]                 ; uart_rx:U2|dataout1[5]                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_rx:U2|dataout1[6]                 ; uart_rx:U2|dataout1[6]                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_rx:U2|dataout1[4]                 ; uart_rx:U2|dataout1[4]                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_rx:U2|dataout1[2]                 ; uart_rx:U2|dataout1[2]                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_rx:U2|dataout1[3]                 ; uart_rx:U2|dataout1[3]                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_rx:U2|dataout1[1]                 ; uart_rx:U2|dataout1[1]                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_rx:module_rx_esp8266|idle         ; uart_rx:module_rx_esp8266|idle         ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_rx:module_rx_esp8266|receive      ; uart_rx:module_rx_esp8266|receive      ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_rx:module_rx_esp8266|dataout1[4]  ; uart_rx:module_rx_esp8266|dataout1[4]  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_rx:module_rx_esp8266|dataout1[0]  ; uart_rx:module_rx_esp8266|dataout1[0]  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_rx:module_rx_esp8266|dataout1[6]  ; uart_rx:module_rx_esp8266|dataout1[6]  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_rx:module_rx_esp8266|dataout1[2]  ; uart_rx:module_rx_esp8266|dataout1[2]  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_rx:module_rx_esp8266|dataout1[1]  ; uart_rx:module_rx_esp8266|dataout1[1]  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_rx:module_rx_esp8266|dataout1[5]  ; uart_rx:module_rx_esp8266|dataout1[5]  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_rx:module_rx_esp8266|dataout1[3]  ; uart_rx:module_rx_esp8266|dataout1[3]  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_rx:module_rx_esp8266|dataout1[7]  ; uart_rx:module_rx_esp8266|dataout1[7]  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; uart_rx:U2|frame_end                   ; uart_rx:U2|frame_end                   ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_rx:U2|dataout1[7]                 ; uart_rx:U2|dataout1[7]                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.195  ; uart_rx:module_rx_esp8266|rxbuf        ; uart_rx:module_rx_esp8266|rxfall       ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.316      ;
; 0.195  ; uart_rx:module_rx_esp8266|dataout1[1]  ; uart_rx:module_rx_esp8266|dataout[1]   ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.316      ;
; 0.298  ; cnt[17]                                ; cnt[17]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; cnt[18]                                ; cnt[18]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; cnt[19]                                ; cnt[19]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; cnt[23]                                ; cnt[23]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.419      ;
; 0.299  ; cnt[4]                                 ; cnt[4]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; cnt[5]                                 ; cnt[5]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; cnt[16]                                ; cnt[16]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.420      ;
; 0.299  ; cnt[20]                                ; cnt[20]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.420      ;
; 0.299  ; cnt[21]                                ; cnt[21]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.420      ;
; 0.300  ; uart_rx:module_rx_esp8266|rxfall       ; uart_rx:module_rx_esp8266|receive      ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.421      ;
; 0.304  ; cnt[1]                                 ; cnt[1]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.036      ; 0.424      ;
; 0.304  ; cnt[13]                                ; cnt[13]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; cnt[15]                                ; cnt[15]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.425      ;
; 0.305  ; cnt[2]                                 ; cnt[2]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.036      ; 0.425      ;
; 0.306  ; cnt[10]                                ; cnt[10]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; cnt[14]                                ; cnt[14]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.427      ;
; 0.307  ; cnt[6]                                 ; cnt[6]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; cnt[22]                                ; cnt[22]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.428      ;
; 0.307  ; uart_rx:module_rx_esp8266|receive      ; uart_rx:module_rx_esp8266|idle         ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.428      ;
; 0.315  ; uart_rx:module_rx_esp8266|idle         ; uart_rx:module_rx_esp8266|receive      ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.436      ;
; 0.318  ; cnt[0]                                 ; cnt[0]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.036      ; 0.438      ;
; 0.347  ; uart_rx:module_rx_esp8266|dataout1[2]  ; uart_rx:module_rx_esp8266|dataout[2]   ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.035      ; 0.466      ;
; 0.348  ; cnt[2]                                 ; cnt[12]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.235      ; 0.667      ;
; 0.351  ; uart_tx:module_tx_esp8266|send         ; uart_tx:module_tx_esp8266|clk_count[3] ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.036      ; 0.471      ;
; 0.353  ; uart_rx:U2|rxfall                      ; uart_rx:U2|receive                     ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.474      ;
; 0.353  ; uart_rx:U2|rxfall                      ; uart_rx:U2|rx_int                      ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.474      ;
; 0.354  ; uart_rx:U2|receive                     ; uart_rx:U2|clk_count[4]                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.219      ; 0.657      ;
; 0.363  ; uart_rx:U2|rxbuf                       ; uart_rx:U2|rxfall                      ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.484      ;
; 0.365  ; cnt[11]                                ; cnt[11]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.036      ; 0.485      ;
; 0.365  ; uart_tx:module_tx_esp8266|send         ; uart_tx:module_tx_esp8266|clk_count[2] ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.036      ; 0.485      ;
; 0.367  ; uart_tx:module_tx_esp8266|send         ; uart_tx:module_tx_esp8266|clk_count[4] ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.036      ; 0.487      ;
; 0.369  ; uart_tx:module_tx_esp8266|send         ; uart_tx:module_tx_esp8266|clk_count[6] ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.036      ; 0.489      ;
; 0.370  ; uart_tx:module_tx_esp8266|send         ; uart_tx:module_tx_esp8266|clk_count[1] ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.036      ; 0.490      ;
; 0.373  ; uart_rx:module_rx_esp8266|clk_count[4] ; uart_rx:module_rx_esp8266|frame_end    ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.218      ; 0.675      ;
; 0.378  ; uart_rx:U2|receive                     ; uart_rx:U2|idle                        ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.499      ;
; 0.380  ; sig                                    ; uart_tx:module_tx_esp8266|wrsigrise    ; sig            ; clk_set:U1|clk ; -0.500       ; 1.178      ; 1.267      ;
; 0.386  ; sig                                    ; sig                                    ; sig            ; clk_set:U1|clk ; -0.500       ; 1.177      ; 1.272      ;
; 0.392  ; uart_tx:module_tx_esp8266|wrsigrise    ; uart_tx:module_tx_esp8266|send         ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.036      ; 0.512      ;
; 0.411  ; uart_rx:module_rx_esp8266|clk_count[4] ; uart_rx:module_rx_esp8266|dataout1[7]  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.036      ; 0.531      ;
; 0.412  ; cnt[2]                                 ; cnt[3]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.036      ; 0.532      ;
; 0.413  ; cnt[2]                                 ; cnt[7]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.036      ; 0.533      ;
; 0.414  ; uart_tx:module_tx_esp8266|send         ; uart_tx:module_tx_esp8266|clk_count[0] ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.036      ; 0.534      ;
; 0.415  ; uart_rx:U2|clk_count[7]                ; uart_rx:U2|clk_count[4]                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.223      ; 0.722      ;
; 0.420  ; uart_rx:U2|dataout1[4]                 ; uart_rx:U2|dataout[4]                  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.031      ; 0.535      ;
; 0.422  ; cnt[10]                                ; cnt[12]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.235      ; 0.741      ;
; 0.428  ; sig                                    ; uart_tx:module_tx_esp8266|wrsigbuf     ; sig            ; clk_set:U1|clk ; -0.500       ; 1.187      ; 1.324      ;
; 0.428  ; uart_rx:U2|clk_count[3]                ; uart_rx:U2|clk_count[4]                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.222      ; 0.734      ;
; 0.432  ; uart_rx:module_rx_esp8266|dataout1[0]  ; uart_rx:module_rx_esp8266|dataout[0]   ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.036      ; 0.552      ;
; 0.434  ; uart_rx:module_rx_esp8266|receive      ; uart_rx:module_rx_esp8266|clk_count[4] ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.038      ; 0.556      ;
; 0.438  ; uart_rx:U2|dataout1[0]                 ; uart_rx:U2|dataout[0]                  ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.031      ; 0.553      ;
; 0.447  ; cnt[17]                                ; cnt[18]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.568      ;
; 0.447  ; cnt[19]                                ; cnt[20]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.568      ;
; 0.448  ; cnt[5]                                 ; cnt[6]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.036      ; 0.568      ;
; 0.448  ; cnt[21]                                ; cnt[22]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.569      ;
; 0.451  ; uart_tx:module_tx_esp8266|clk_count[2] ; uart_tx:module_tx_esp8266|clk_count[2] ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.036      ; 0.571      ;
; 0.453  ; cnt[15]                                ; cnt[16]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; cnt[1]                                 ; cnt[2]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.036      ; 0.573      ;
; 0.453  ; cnt[13]                                ; cnt[14]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; uart_tx:module_tx_esp8266|clk_count[1] ; uart_tx:module_tx_esp8266|clk_count[1] ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.036      ; 0.573      ;
; 0.455  ; cnt[12]                                ; cnt[12]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.045      ; 0.584      ;
; 0.456  ; cnt[18]                                ; cnt[19]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.577      ;
; 0.456  ; cnt[3]                                 ; cnt[4]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.036      ; 0.576      ;
; 0.457  ; cnt[16]                                ; cnt[17]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.578      ;
; 0.457  ; cnt[4]                                 ; cnt[5]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.036      ; 0.577      ;
; 0.457  ; cnt[20]                                ; cnt[21]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.578      ;
; 0.457  ; uart_tx:module_tx_esp8266|send         ; uart_tx:module_tx_esp8266|idle         ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.235      ; 0.776      ;
; 0.458  ; uart_rx:module_rx_esp8266|dataout1[4]  ; uart_rx:module_rx_esp8266|dataout[4]   ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.036      ; 0.578      ;
; 0.459  ; cnt[18]                                ; cnt[20]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.580      ;
; 0.460  ; cnt[16]                                ; cnt[18]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.581      ;
; 0.460  ; cnt[4]                                 ; cnt[6]                                 ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.036      ; 0.580      ;
; 0.460  ; cnt[20]                                ; cnt[22]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.581      ;
; 0.460  ; uart_rx:module_rx_esp8266|clk_count[2] ; uart_rx:module_rx_esp8266|clk_count[2] ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.036      ; 0.580      ;
; 0.464  ; cnt[14]                                ; cnt[15]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.037      ; 0.585      ;
; 0.464  ; cnt[8]                                 ; cnt[10]                                ; clk_set:U1|clk ; clk_set:U1|clk ; 0.000        ; 0.036      ; 0.584      ;
+--------+----------------------------------------+----------------------------------------+----------------+----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_sys'                                                                                                                     ;
+--------+------------------------------------+------------------------------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+----------------+-------------+--------------+------------+------------+
; -0.154 ; clk_set:U1|clk                     ; clk_set:U1|clk                     ; clk_set:U1|clk ; clk_sys     ; 0.000        ; 1.180      ; 1.245      ;
; 0.178  ; lcd1602:U5|lcd_data[1]             ; lcd1602:U5|lcd_data[1]             ; clk_sys        ; clk_sys     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; lcd1602:U5|lcd_data[3]             ; lcd1602:U5|lcd_data[3]             ; clk_sys        ; clk_sys     ; 0.000        ; 0.045      ; 0.307      ;
; 0.186  ; lcd1602:U5|state1[5]               ; lcd1602:U5|state1[5]               ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; lcd1602:U5|state1[1]               ; lcd1602:U5|state1[1]               ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; lcd1602:U5|state1[4]               ; lcd1602:U5|state1[4]               ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; lcd1602:U5|lcd_rs                  ; lcd1602:U5|lcd_rs                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; lcd1602:U5|lcd_en                  ; lcd1602:U5|lcd_en                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; lcd1602:U5|lcd_data[7]             ; lcd1602:U5|lcd_data[7]             ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; angle_dale:U3|flag                 ; angle_dale:U3|flag                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; w_dale:U4|flag                     ; w_dale:U4|flag                     ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; pid_control:PID|ResultOutTmp_l[9]  ; pid_control:PID|ResultOutTmp_l[9]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; pid_control:PID|ResultOutTmp_l[13] ; pid_control:PID|ResultOutTmp_l[13] ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; pid_control:PID|ResultOutTmp_l[11] ; pid_control:PID|ResultOutTmp_l[11] ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; pid_control:PID|ResultOutTmp_l[10] ; pid_control:PID|ResultOutTmp_l[10] ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; pid_control:PID|ResultOutTmp_l[12] ; pid_control:PID|ResultOutTmp_l[12] ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; pid_control:PID|ResultOutTmp_l[4]  ; pid_control:PID|ResultOutTmp_l[4]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; pid_control:PID|ResultOutTmp_l[7]  ; pid_control:PID|ResultOutTmp_l[7]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; pid_control:PID|ResultOutTmp_l[5]  ; pid_control:PID|ResultOutTmp_l[5]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; pid_control:PID|ResultOutTmp_l[6]  ; pid_control:PID|ResultOutTmp_l[6]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; pid_control:PID|ResultOutTmp_l[8]  ; pid_control:PID|ResultOutTmp_l[8]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; pid_control:PID|ResultOutTmp_l[2]  ; pid_control:PID|ResultOutTmp_l[2]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; pid_control:PID|ResultOutTmp_l[3]  ; pid_control:PID|ResultOutTmp_l[3]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; pid_control:PID|ResultOutTmp_r[2]  ; pid_control:PID|ResultOutTmp_r[2]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.307      ;
; 0.193  ; lcd1602:U5|state1[0]               ; lcd1602:U5|state1[0]               ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.314      ;
; 0.214  ; lcd1602:U5|state1[3]               ; lcd1602:U5|state1[2]               ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.335      ;
; 0.228  ; lcd1602:U5|state1[0]               ; lcd1602:U5|state1[1]               ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.349      ;
; 0.267  ; pid_control:PID|ResultOutTmp[2]    ; pid_control:PID|ResultOutTmp_l[2]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.388      ;
; 0.269  ; pid_control:PID|ResultOutTmp[2]    ; pid_control:PID|ResultOutTmp_r[2]  ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.390      ;
; 0.275  ; pid_control:PID|Angle_2[5]         ; pid_control:PID|Angle_1[5]         ; clk_sys        ; clk_sys     ; 0.000        ; 0.035      ; 0.394      ;
; 0.275  ; uart_rx:U2|dataout[3]              ; angle_dale:U3|angle[35]            ; clk_set:U1|clk ; clk_sys     ; -0.500       ; 0.692      ; 0.581      ;
; 0.276  ; uart_rx:U2|dataout[4]              ; angle_dale:U3|angle[36]            ; clk_set:U1|clk ; clk_sys     ; -0.500       ; 0.692      ; 0.582      ;
; 0.287  ; uart_rx:U2|dataout[2]              ; angle_dale:U3|angle[34]            ; clk_set:U1|clk ; clk_sys     ; -0.500       ; 0.692      ; 0.593      ;
; 0.288  ; lcd1602:U5|state1[6]               ; lcd1602:U5|state1[2]               ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.409      ;
; 0.288  ; uart_rx:U2|dataout[7]              ; w_dale:U4|w[39]                    ; clk_set:U1|clk ; clk_sys     ; -0.500       ; 0.689      ; 0.591      ;
; 0.289  ; lcd1602:U5|state1[6]               ; lcd1602:U5|state1[3]               ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.410      ;
; 0.289  ; uart_rx:U2|dataout[5]              ; angle_dale:U3|angle[37]            ; clk_set:U1|clk ; clk_sys     ; -0.500       ; 0.692      ; 0.595      ;
; 0.293  ; uart_rx:U2|dataout[1]              ; angle_dale:U3|angle[33]            ; clk_set:U1|clk ; clk_sys     ; -0.500       ; 0.692      ; 0.599      ;
; 0.302  ; uart_rx:U2|dataout[3]              ; angle_dale:U3|angle[43]            ; clk_set:U1|clk ; clk_sys     ; -0.500       ; 0.662      ; 0.578      ;
; 0.303  ; lcd1602:U5|cnt[15]                 ; lcd1602:U5|cnt[15]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.423      ;
; 0.303  ; lcd1602:U5|cnt[31]                 ; lcd1602:U5|cnt[31]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; clk_set:U1|cnt[15]                 ; clk_set:U1|cnt[15]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; pwm:pwm_left|counter_duty[6]       ; pwm:pwm_left|counter_duty[6]       ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; pwm:pwm_right|counter_duty[6]      ; pwm:pwm_right|counter_duty[6]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.424      ;
; 0.304  ; lcd1602:U5|cnt[5]                  ; lcd1602:U5|cnt[5]                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.424      ;
; 0.304  ; lcd1602:U5|cnt[17]                 ; lcd1602:U5|cnt[17]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; lcd1602:U5|cnt[19]                 ; lcd1602:U5|cnt[19]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; lcd1602:U5|cnt[21]                 ; lcd1602:U5|cnt[21]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; lcd1602:U5|cnt[27]                 ; lcd1602:U5|cnt[27]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; lcd1602:U5|cnt[29]                 ; lcd1602:U5|cnt[29]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; clk_set:U1|cnt[5]                  ; clk_set:U1|cnt[5]                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; clk_set:U1|cnt[11]                 ; clk_set:U1|cnt[11]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; clk_set:U1|cnt[13]                 ; clk_set:U1|cnt[13]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; pwm:pwm_left|counter_duty[2]       ; pwm:pwm_left|counter_duty[2]       ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; pwm:pwm_left|counter_duty[8]       ; pwm:pwm_left|counter_duty[8]       ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; pwm:pwm_left|counter_duty[13]      ; pwm:pwm_left|counter_duty[13]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; pwm:pwm_left|counter_duty[14]      ; pwm:pwm_left|counter_duty[14]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; pwm:pwm_right|counter_duty[8]      ; pwm:pwm_right|counter_duty[8]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; pwm:pwm_right|counter_duty[13]     ; pwm:pwm_right|counter_duty[13]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; pwm:pwm_right|counter_duty[14]     ; pwm:pwm_right|counter_duty[14]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; pwm:pwm_right|counter_duty[22]     ; pwm:pwm_right|counter_duty[22]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; pwm:pwm_right|counter_duty[31]     ; pwm:pwm_right|counter_duty[31]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.425      ;
; 0.305  ; lcd1602:U5|cnt[6]                  ; lcd1602:U5|cnt[6]                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; lcd1602:U5|cnt[11]                 ; lcd1602:U5|cnt[11]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; lcd1602:U5|cnt[16]                 ; lcd1602:U5|cnt[16]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; lcd1602:U5|cnt[22]                 ; lcd1602:U5|cnt[22]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; lcd1602:U5|cnt[23]                 ; lcd1602:U5|cnt[23]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; lcd1602:U5|cnt[25]                 ; lcd1602:U5|cnt[25]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; clk_set:U1|cnt[6]                  ; clk_set:U1|cnt[6]                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; clk_set:U1|cnt[7]                  ; clk_set:U1|cnt[7]                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; clk_set:U1|cnt[9]                  ; clk_set:U1|cnt[9]                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; pwm:pwm_left|counter_duty[4]       ; pwm:pwm_left|counter_duty[4]       ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; pwm:pwm_left|counter_duty[22]      ; pwm:pwm_left|counter_duty[22]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; pwm:pwm_left|counter_duty[31]      ; pwm:pwm_left|counter_duty[31]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; pwm:pwm_right|counter_duty[11]     ; pwm:pwm_right|counter_duty[11]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; pwm:pwm_right|counter_duty[17]     ; pwm:pwm_right|counter_duty[17]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; pwm:pwm_right|counter_duty[18]     ; pwm:pwm_right|counter_duty[18]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; pwm:pwm_right|counter_duty[19]     ; pwm:pwm_right|counter_duty[19]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; pwm:pwm_right|counter_duty[20]     ; pwm:pwm_right|counter_duty[20]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; pwm:pwm_right|counter_duty[21]     ; pwm:pwm_right|counter_duty[21]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; pwm:pwm_right|counter_duty[24]     ; pwm:pwm_right|counter_duty[24]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; pwm:pwm_right|counter_duty[27]     ; pwm:pwm_right|counter_duty[27]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; pwm:pwm_right|counter_duty[29]     ; pwm:pwm_right|counter_duty[29]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; pwm:pwm_right|counter_duty[30]     ; pwm:pwm_right|counter_duty[30]     ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.426      ;
; 0.306  ; lcd1602:U5|cnt[2]                  ; lcd1602:U5|cnt[2]                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; lcd1602:U5|cnt[8]                  ; lcd1602:U5|cnt[8]                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; lcd1602:U5|cnt[9]                  ; lcd1602:U5|cnt[9]                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; lcd1602:U5|cnt[14]                 ; lcd1602:U5|cnt[14]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; lcd1602:U5|cnt[18]                 ; lcd1602:U5|cnt[18]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; lcd1602:U5|cnt[20]                 ; lcd1602:U5|cnt[20]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; lcd1602:U5|cnt[24]                 ; lcd1602:U5|cnt[24]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; lcd1602:U5|cnt[30]                 ; lcd1602:U5|cnt[30]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; clk_set:U1|cnt[2]                  ; clk_set:U1|cnt[2]                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; clk_set:U1|cnt[8]                  ; clk_set:U1|cnt[8]                  ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; clk_set:U1|cnt[14]                 ; clk_set:U1|cnt[14]                 ; clk_sys        ; clk_sys     ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; lcd1602:U5|state1[0]               ; lcd1602:U5|lcd_data[3]             ; clk_sys        ; clk_sys     ; 0.000        ; 0.247      ; 0.637      ;
; 0.306  ; pwm:pwm_left|counter_duty[17]      ; pwm:pwm_left|counter_duty[17]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; pwm:pwm_left|counter_duty[18]      ; pwm:pwm_left|counter_duty[18]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; pwm:pwm_left|counter_duty[19]      ; pwm:pwm_left|counter_duty[19]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; pwm:pwm_left|counter_duty[20]      ; pwm:pwm_left|counter_duty[20]      ; clk_sys        ; clk_sys     ; 0.000        ; 0.036      ; 0.426      ;
+--------+------------------------------------+------------------------------------+----------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'uart_rx:U2|rx_int'                                                                                           ;
+-------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.185 ; angle_dale:U3|count[2] ; angle_dale:U3|count[2] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; angle_dale:U3|count[1] ; angle_dale:U3|count[1] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; w_dale:U4|count[2]     ; w_dale:U4|count[2]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; w_dale:U4|count[1]     ; w_dale:U4|count[1]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.038      ; 0.307      ;
; 0.192 ; angle_dale:U3|count[0] ; angle_dale:U3|count[0] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; w_dale:U4|count[0]     ; w_dale:U4|count[0]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.038      ; 0.314      ;
; 0.210 ; angle_dale:U3|count[1] ; angle_dale:U3|count[2] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.038      ; 0.332      ;
; 0.212 ; w_dale:U4|count[1]     ; w_dale:U4|count[2]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.038      ; 0.334      ;
; 0.297 ; angle_dale:U3|flag     ; angle_dale:U3|count[1] ; clk_sys           ; uart_rx:U2|rx_int ; -0.500       ; 0.410      ; 0.321      ;
; 0.298 ; w_dale:U4|flag         ; w_dale:U4|count[0]     ; clk_sys           ; uart_rx:U2|rx_int ; -0.500       ; 0.410      ; 0.322      ;
; 0.299 ; angle_dale:U3|flag     ; angle_dale:U3|count[0] ; clk_sys           ; uart_rx:U2|rx_int ; -0.500       ; 0.410      ; 0.323      ;
; 0.299 ; w_dale:U4|flag         ; w_dale:U4|count[1]     ; clk_sys           ; uart_rx:U2|rx_int ; -0.500       ; 0.410      ; 0.323      ;
; 0.308 ; angle_dale:U3|count[0] ; angle_dale:U3|count[2] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.038      ; 0.430      ;
; 0.308 ; angle_dale:U3|count[0] ; angle_dale:U3|count[1] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.038      ; 0.430      ;
; 0.318 ; w_dale:U4|count[0]     ; w_dale:U4|count[1]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.038      ; 0.440      ;
; 0.325 ; w_dale:U4|count[2]     ; w_dale:U4|count[1]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.038      ; 0.447      ;
; 0.332 ; angle_dale:U3|count[1] ; angle_dale:U3|count[0] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.038      ; 0.454      ;
; 0.332 ; w_dale:U4|count[2]     ; w_dale:U4|count[0]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.038      ; 0.454      ;
; 0.337 ; w_dale:U4|count[1]     ; w_dale:U4|count[0]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.038      ; 0.459      ;
; 0.372 ; w_dale:U4|count[0]     ; w_dale:U4|count[2]     ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.038      ; 0.494      ;
; 0.394 ; angle_dale:U3|count[2] ; angle_dale:U3|count[1] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.038      ; 0.516      ;
; 0.400 ; angle_dale:U3|flag     ; angle_dale:U3|count[2] ; clk_sys           ; uart_rx:U2|rx_int ; -0.500       ; 0.410      ; 0.424      ;
; 0.400 ; w_dale:U4|flag         ; w_dale:U4|count[2]     ; clk_sys           ; uart_rx:U2|rx_int ; -0.500       ; 0.410      ; 0.424      ;
; 0.404 ; angle_dale:U3|count[2] ; angle_dale:U3|count[0] ; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0.000        ; 0.038      ; 0.526      ;
+-------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sig'                                                                                        ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; state.00100010      ; state.00100010      ; sig          ; sig         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; datasend_esp8266[0] ; datasend_esp8266[0] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; datasend_esp8266[4] ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; datasend_esp8266[6] ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; datasend_esp8266[3] ; datasend_esp8266[3] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; datasend_esp8266[5] ; datasend_esp8266[5] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.307      ;
; 0.197 ; state.00010000      ; state.00010001      ; sig          ; sig         ; 0.000        ; 0.037      ; 0.318      ;
; 0.210 ; state.00011110      ; state.00011111      ; sig          ; sig         ; 0.000        ; 0.036      ; 0.330      ;
; 0.266 ; state.00000101      ; state.00000110      ; sig          ; sig         ; 0.000        ; 0.036      ; 0.386      ;
; 0.268 ; state.00011010      ; state.00011011      ; sig          ; sig         ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; state.00010110      ; state.00010111      ; sig          ; sig         ; 0.000        ; 0.036      ; 0.389      ;
; 0.271 ; state.00010101      ; state.00010110      ; sig          ; sig         ; 0.000        ; 0.036      ; 0.391      ;
; 0.272 ; state.00001101      ; state.00001110      ; sig          ; sig         ; 0.000        ; 0.036      ; 0.392      ;
; 0.273 ; state.00000011      ; state.00000100      ; sig          ; sig         ; 0.000        ; 0.037      ; 0.394      ;
; 0.274 ; state.00000010      ; state.00000011      ; sig          ; sig         ; 0.000        ; 0.037      ; 0.395      ;
; 0.279 ; state.00011101      ; state.00011110      ; sig          ; sig         ; 0.000        ; 0.036      ; 0.399      ;
; 0.280 ; state.00000000      ; state.00000001      ; sig          ; sig         ; 0.000        ; 0.036      ; 0.400      ;
; 0.312 ; state.00001101      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.432      ;
; 0.325 ; state.00001010      ; state.00001011      ; sig          ; sig         ; 0.000        ; 0.036      ; 0.445      ;
; 0.330 ; state.00011100      ; state.00011101      ; sig          ; sig         ; 0.000        ; 0.036      ; 0.450      ;
; 0.333 ; state.00001111      ; state.00010000      ; sig          ; sig         ; 0.000        ; 0.037      ; 0.454      ;
; 0.340 ; state.00010100      ; state.00010101      ; sig          ; sig         ; 0.000        ; 0.036      ; 0.460      ;
; 0.343 ; state.00000110      ; state.00000111      ; sig          ; sig         ; 0.000        ; 0.037      ; 0.464      ;
; 0.343 ; state.00010111      ; state.00011000      ; sig          ; sig         ; 0.000        ; 0.036      ; 0.463      ;
; 0.345 ; state.00010001      ; state.00010010      ; sig          ; sig         ; 0.000        ; 0.037      ; 0.466      ;
; 0.374 ; state.00100001      ; state.00100010      ; sig          ; sig         ; 0.000        ; 0.036      ; 0.494      ;
; 0.388 ; state.00001011      ; state.00001100      ; sig          ; sig         ; 0.000        ; 0.036      ; 0.508      ;
; 0.392 ; state.00100010      ; datasend_esp8266[0] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.512      ;
; 0.395 ; state.00100010      ; datasend_esp8266[5] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.515      ;
; 0.401 ; state.00001110      ; state.00001111      ; sig          ; sig         ; 0.000        ; 0.036      ; 0.521      ;
; 0.401 ; state.00100010      ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.521      ;
; 0.416 ; state.00000001      ; state.00000010      ; sig          ; sig         ; 0.000        ; 0.036      ; 0.536      ;
; 0.442 ; state.00100000      ; state.00100001      ; sig          ; sig         ; 0.000        ; 0.036      ; 0.562      ;
; 0.446 ; state.00011000      ; state.00011001      ; sig          ; sig         ; 0.000        ; 0.036      ; 0.566      ;
; 0.448 ; state.00011000      ; datasend_esp8266[0] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.568      ;
; 0.452 ; state.00000111      ; state.00001000      ; sig          ; sig         ; 0.000        ; 0.036      ; 0.572      ;
; 0.455 ; state.00001100      ; state.00001101      ; sig          ; sig         ; 0.000        ; 0.036      ; 0.575      ;
; 0.458 ; state.00011111      ; state.00100000      ; sig          ; sig         ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; state.00010011      ; state.00010100      ; sig          ; sig         ; 0.000        ; 0.036      ; 0.579      ;
; 0.466 ; state.00000100      ; state.00000101      ; sig          ; sig         ; 0.000        ; 0.037      ; 0.587      ;
; 0.495 ; state.00001000      ; datasend_esp8266[3] ; sig          ; sig         ; 0.000        ; 0.037      ; 0.616      ;
; 0.528 ; state.00100000      ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.648      ;
; 0.563 ; state.00001000      ; datasend_esp8266[0] ; sig          ; sig         ; 0.000        ; 0.037      ; 0.684      ;
; 0.569 ; state.00001110      ; datasend_esp8266[2] ; sig          ; sig         ; 0.000        ; 0.035      ; 0.688      ;
; 0.571 ; state.00100000      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.691      ;
; 0.571 ; state.00011010      ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.691      ;
; 0.575 ; state.00011010      ; datasend_esp8266[5] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.695      ;
; 0.579 ; state.00001100      ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.699      ;
; 0.591 ; state.00100000      ; datasend_esp8266[3] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.711      ;
; 0.598 ; state.00010100      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.718      ;
; 0.620 ; state.00001100      ; datasend_esp8266[3] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.740      ;
; 0.627 ; state.00001100      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.747      ;
; 0.638 ; state.00011011      ; datasend_esp8266[2] ; sig          ; sig         ; 0.000        ; 0.035      ; 0.757      ;
; 0.663 ; state.00001001      ; state.00001010      ; sig          ; sig         ; 0.000        ; 0.036      ; 0.783      ;
; 0.667 ; state.00010010      ; state.00010011      ; sig          ; sig         ; 0.000        ; 0.037      ; 0.788      ;
; 0.680 ; state.00100010      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.800      ;
; 0.680 ; state.00000000      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.800      ;
; 0.707 ; state.00100010      ; datasend_esp8266[3] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.827      ;
; 0.759 ; state.00011011      ; state.00011100      ; sig          ; sig         ; 0.000        ; 0.036      ; 0.879      ;
; 0.759 ; state.00000110      ; datasend_esp8266[2] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.879      ;
; 0.765 ; state.00001100      ; datasend_esp8266[0] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.885      ;
; 0.770 ; state.00011001      ; state.00011010      ; sig          ; sig         ; 0.000        ; 0.037      ; 0.891      ;
; 0.772 ; state.00011011      ; datasend_esp8266[0] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.892      ;
; 0.779 ; state.00001001      ; datasend_esp8266[2] ; sig          ; sig         ; 0.000        ; 0.035      ; 0.898      ;
; 0.779 ; state.00000100      ; datasend_esp8266[3] ; sig          ; sig         ; 0.000        ; 0.037      ; 0.900      ;
; 0.780 ; state.00100001      ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.900      ;
; 0.790 ; state.00000100      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.037      ; 0.911      ;
; 0.798 ; state.00010110      ; datasend_esp8266[0] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.918      ;
; 0.808 ; state.00010110      ; datasend_esp8266[2] ; sig          ; sig         ; 0.000        ; 0.035      ; 0.927      ;
; 0.813 ; state.00011101      ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.933      ;
; 0.816 ; state.00010000      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.037      ; 0.937      ;
; 0.816 ; state.00011101      ; datasend_esp8266[5] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.936      ;
; 0.821 ; state.00100001      ; datasend_esp8266[3] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.941      ;
; 0.828 ; state.00100001      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.948      ;
; 0.828 ; state.00000111      ; datasend_esp8266[2] ; sig          ; sig         ; 0.000        ; 0.035      ; 0.947      ;
; 0.834 ; state.00001010      ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.954      ;
; 0.837 ; state.00001010      ; datasend_esp8266[5] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.957      ;
; 0.838 ; state.00001110      ; datasend_esp8266[0] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.958      ;
; 0.848 ; state.00010100      ; datasend_esp8266[2] ; sig          ; sig         ; 0.000        ; 0.035      ; 0.967      ;
; 0.859 ; state.00010011      ; datasend_esp8266[1] ; sig          ; sig         ; 0.000        ; 0.035      ; 0.978      ;
; 0.862 ; state.00011011      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.982      ;
; 0.867 ; state.00001000      ; state.00001001      ; sig          ; sig         ; 0.000        ; 0.037      ; 0.988      ;
; 0.872 ; state.00000010      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.037      ; 0.993      ;
; 0.874 ; state.00011001      ; datasend_esp8266[2] ; sig          ; sig         ; 0.000        ; 0.036      ; 0.994      ;
; 0.875 ; state.00100010      ; datasend_esp8266[1] ; sig          ; sig         ; 0.000        ; 0.035      ; 0.994      ;
; 0.885 ; state.00000001      ; datasend_esp8266[2] ; sig          ; sig         ; 0.000        ; 0.035      ; 1.004      ;
; 0.887 ; state.00011101      ; datasend_esp8266[0] ; sig          ; sig         ; 0.000        ; 0.036      ; 1.007      ;
; 0.895 ; state.00001011      ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.036      ; 1.015      ;
; 0.905 ; state.00010101      ; datasend_esp8266[0] ; sig          ; sig         ; 0.000        ; 0.036      ; 1.025      ;
; 0.907 ; state.00000010      ; datasend_esp8266[6] ; sig          ; sig         ; 0.000        ; 0.037      ; 1.028      ;
; 0.908 ; state.00000110      ; datasend_esp8266[3] ; sig          ; sig         ; 0.000        ; 0.037      ; 1.029      ;
; 0.909 ; state.00010001      ; datasend_esp8266[3] ; sig          ; sig         ; 0.000        ; 0.037      ; 1.030      ;
; 0.909 ; state.00010000      ; datasend_esp8266[1] ; sig          ; sig         ; 0.000        ; 0.036      ; 1.029      ;
; 0.910 ; datasend_esp8266[2] ; datasend_esp8266[2] ; sig          ; sig         ; 0.000        ; 0.036      ; 1.030      ;
; 0.911 ; state.00000010      ; datasend_esp8266[5] ; sig          ; sig         ; 0.000        ; 0.037      ; 1.032      ;
; 0.919 ; state.00001100      ; datasend_esp8266[1] ; sig          ; sig         ; 0.000        ; 0.035      ; 1.038      ;
; 0.928 ; state.00000010      ; datasend_esp8266[3] ; sig          ; sig         ; 0.000        ; 0.037      ; 1.049      ;
; 0.928 ; state.00010001      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.037      ; 1.049      ;
; 0.936 ; state.00001011      ; datasend_esp8266[3] ; sig          ; sig         ; 0.000        ; 0.036      ; 1.056      ;
; 0.936 ; state.00000110      ; datasend_esp8266[4] ; sig          ; sig         ; 0.000        ; 0.037      ; 1.057      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_sys'                                                      ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_sys ; Rise       ; clk_sys                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[32]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[33]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[34]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[35]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[36]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[37]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[38]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[39]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[40]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[41]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[42]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[43]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[44]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[45]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[46]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Fall       ; angle_dale:U3|angle[47]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; angle_dale:U3|flag          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; clk_set:U1|cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_clk_en       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_en           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|lcd_rs           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|state1[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|state1[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|state1[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|state1[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|state1[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|state1[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; lcd1602:U5|state1[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_2[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_sys ; Rise       ; pid_control:PID|Angle_2[10] ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_set:U1|clk'                                                                      ;
+--------+--------------+----------------+-----------------+----------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock          ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+-----------------+----------------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; cnt[0]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; cnt[10]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; cnt[11]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; cnt[12]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; cnt[13]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; cnt[14]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; cnt[15]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; cnt[16]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; cnt[17]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; cnt[18]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; cnt[19]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; cnt[1]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; cnt[20]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; cnt[21]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; cnt[22]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; cnt[23]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; cnt[2]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; cnt[3]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; cnt[4]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; cnt[5]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; cnt[6]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; cnt[7]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; cnt[8]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; cnt[9]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; sig                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:U2|clk_count[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:U2|clk_count[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:U2|clk_count[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:U2|clk_count[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:U2|clk_count[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:U2|clk_count[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:U2|clk_count[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:U2|clk_count[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout1[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout1[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout1[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout1[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout1[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout1[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout1[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout1[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:U2|dataout[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:U2|frame_end                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:U2|idle                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:U2|receive                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:U2|rx_int                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:U2|rxbuf                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:U2|rxfall                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|clk_count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|clk_count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|clk_count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|clk_count[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|clk_count[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|clk_count[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|clk_count[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|clk_count[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|dataout[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|frame_end    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|idle         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|receive      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|rxbuf        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_rx:module_rx_esp8266|rxfall       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|clk_count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|clk_count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|clk_count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|clk_count[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|clk_count[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|clk_count[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|clk_count[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|clk_count[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|data_wr      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|idle         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|send         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|wrsigbuf     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|wrsigrise    ;
; 0.235  ; 0.419        ; 0.184          ; Low Pulse Width ; clk_set:U1|clk ; Rise       ; cnt[12]                                ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|data_wr      ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width ; clk_set:U1|clk ; Rise       ; uart_tx:module_tx_esp8266|idle         ;
+--------+--------------+----------------+-----------------+----------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sig'                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; datasend_esp8266[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; datasend_esp8266[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; datasend_esp8266[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; datasend_esp8266[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; datasend_esp8266[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; datasend_esp8266[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; datasend_esp8266[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00000000      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00000001      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00000010      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00000011      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00000100      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00000101      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00000110      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00000111      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00001000      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00001001      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00001010      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00001011      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00001100      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00001101      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00001110      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00001111      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00010000      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00010001      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00010010      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00010011      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00010100      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00010101      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00010110      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00010111      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00011000      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00011001      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00011010      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00011011      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00011100      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00011101      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00011110      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00011111      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00100000      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00100001      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sig   ; Rise       ; state.00100010      ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; datasend_esp8266[0] ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; datasend_esp8266[3] ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; datasend_esp8266[4] ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; datasend_esp8266[5] ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; datasend_esp8266[6] ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00000000      ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00000001      ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00000101      ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00000111      ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00001001      ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00001010      ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00001011      ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00001100      ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00001101      ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00001110      ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00010011      ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00010100      ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00010101      ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00010110      ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00010111      ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00011000      ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00011010      ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00011011      ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00011100      ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00011101      ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00011110      ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00011111      ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00100000      ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00100001      ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00100010      ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; datasend_esp8266[1] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; datasend_esp8266[2] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00000010      ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00000011      ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00000100      ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00000110      ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00001000      ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00001111      ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00010000      ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00010001      ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00010010      ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; sig   ; Rise       ; state.00011001      ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; datasend_esp8266[0] ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; datasend_esp8266[1] ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; datasend_esp8266[2] ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00000101      ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00000111      ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00001001      ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00001100      ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00010011      ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00010101      ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00010110      ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00010111      ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00011000      ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00011010      ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00011011      ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00100000      ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; sig   ; Rise       ; state.00100001      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'uart_rx:U2|rx_int'                                                           ;
+--------+--------------+----------------+------------------+-------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart_rx:U2|rx_int ; Fall       ; angle_dale:U3|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart_rx:U2|rx_int ; Fall       ; angle_dale:U3|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart_rx:U2|rx_int ; Fall       ; angle_dale:U3|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart_rx:U2|rx_int ; Fall       ; w_dale:U4|count[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart_rx:U2|rx_int ; Fall       ; w_dale:U4|count[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart_rx:U2|rx_int ; Fall       ; w_dale:U4|count[2]         ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; uart_rx:U2|rx_int ; Fall       ; angle_dale:U3|count[0]     ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; uart_rx:U2|rx_int ; Fall       ; angle_dale:U3|count[1]     ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; uart_rx:U2|rx_int ; Fall       ; angle_dale:U3|count[2]     ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; uart_rx:U2|rx_int ; Fall       ; w_dale:U4|count[0]         ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; uart_rx:U2|rx_int ; Fall       ; w_dale:U4|count[1]         ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; uart_rx:U2|rx_int ; Fall       ; w_dale:U4|count[2]         ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Rise       ; U3|count[0]|clk            ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Rise       ; U3|count[1]|clk            ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Rise       ; U3|count[2]|clk            ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Rise       ; U4|count[0]|clk            ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Rise       ; U4|count[1]|clk            ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Rise       ; U4|count[2]|clk            ;
; 0.410  ; 0.594        ; 0.184          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Fall       ; angle_dale:U3|count[0]     ;
; 0.410  ; 0.594        ; 0.184          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Fall       ; angle_dale:U3|count[1]     ;
; 0.410  ; 0.594        ; 0.184          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Fall       ; angle_dale:U3|count[2]     ;
; 0.410  ; 0.594        ; 0.184          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Fall       ; w_dale:U4|count[0]         ;
; 0.410  ; 0.594        ; 0.184          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Fall       ; w_dale:U4|count[1]         ;
; 0.410  ; 0.594        ; 0.184          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Fall       ; w_dale:U4|count[2]         ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Rise       ; U2|rx_int~clkctrl|inclk[0] ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Rise       ; U2|rx_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart_rx:U2|rx_int ; Rise       ; U2|rx_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart_rx:U2|rx_int ; Rise       ; U2|rx_int|q                ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; uart_rx:U2|rx_int ; Rise       ; U2|rx_int~clkctrl|inclk[0] ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; uart_rx:U2|rx_int ; Rise       ; U2|rx_int~clkctrl|outclk   ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; uart_rx:U2|rx_int ; Rise       ; U3|count[0]|clk            ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; uart_rx:U2|rx_int ; Rise       ; U3|count[1]|clk            ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; uart_rx:U2|rx_int ; Rise       ; U3|count[2]|clk            ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; uart_rx:U2|rx_int ; Rise       ; U4|count[0]|clk            ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; uart_rx:U2|rx_int ; Rise       ; U4|count[1]|clk            ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; uart_rx:U2|rx_int ; Rise       ; U4|count[2]|clk            ;
+--------+--------------+----------------+------------------+-------------------+------------+----------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+------------+----------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+----------------+-------+-------+------------+-----------------+
; rst_n      ; clk_set:U1|clk ; 0.752 ; 1.080 ; Rise       ; clk_set:U1|clk  ;
; rx_esp8266 ; clk_set:U1|clk ; 1.489 ; 2.131 ; Rise       ; clk_set:U1|clk  ;
; rx_mpu6050 ; clk_set:U1|clk ; 1.617 ; 2.319 ; Rise       ; clk_set:U1|clk  ;
; rst_n      ; clk_sys        ; 0.442 ; 0.711 ; Rise       ; clk_sys         ;
; rst_n      ; sig            ; 0.699 ; 0.927 ; Rise       ; sig             ;
+------------+----------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+------------+----------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+----------------+--------+--------+------------+-----------------+
; rst_n      ; clk_set:U1|clk ; -0.167 ; -0.549 ; Rise       ; clk_set:U1|clk  ;
; rx_esp8266 ; clk_set:U1|clk ; -0.909 ; -1.540 ; Rise       ; clk_set:U1|clk  ;
; rx_mpu6050 ; clk_set:U1|clk ; -1.152 ; -1.772 ; Rise       ; clk_set:U1|clk  ;
; rst_n      ; clk_sys        ; -0.239 ; -0.510 ; Rise       ; clk_sys         ;
; rst_n      ; sig            ; -0.155 ; -0.444 ; Rise       ; sig             ;
+------------+----------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+--------------+----------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+----------------+-------+-------+------------+-----------------+
; tx_esp8266   ; clk_set:U1|clk ; 3.742 ; 3.854 ; Rise       ; clk_set:U1|clk  ;
; lcd_data[*]  ; clk_sys        ; 4.066 ; 4.173 ; Rise       ; clk_sys         ;
;  lcd_data[0] ; clk_sys        ; 3.337 ; 3.403 ; Rise       ; clk_sys         ;
;  lcd_data[1] ; clk_sys        ; 3.545 ; 3.638 ; Rise       ; clk_sys         ;
;  lcd_data[2] ; clk_sys        ; 4.066 ; 4.173 ; Rise       ; clk_sys         ;
;  lcd_data[3] ; clk_sys        ; 3.358 ; 3.408 ; Rise       ; clk_sys         ;
;  lcd_data[4] ; clk_sys        ; 3.174 ; 3.238 ; Rise       ; clk_sys         ;
;  lcd_data[5] ; clk_sys        ; 3.184 ; 3.253 ; Rise       ; clk_sys         ;
;  lcd_data[6] ; clk_sys        ; 3.279 ; 3.347 ; Rise       ; clk_sys         ;
;  lcd_data[7] ; clk_sys        ; 3.333 ; 3.424 ; Rise       ; clk_sys         ;
; lcd_en       ; clk_sys        ; 3.307 ; 3.370 ; Rise       ; clk_sys         ;
; lcd_rs       ; clk_sys        ; 3.426 ; 3.498 ; Rise       ; clk_sys         ;
; pwm_l        ; clk_sys        ; 3.194 ; 3.267 ; Rise       ; clk_sys         ;
; pwm_r        ; clk_sys        ; 3.241 ; 3.327 ; Rise       ; clk_sys         ;
+--------------+----------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+--------------+----------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+----------------+-------+-------+------------+-----------------+
; tx_esp8266   ; clk_set:U1|clk ; 3.609 ; 3.717 ; Rise       ; clk_set:U1|clk  ;
; lcd_data[*]  ; clk_sys        ; 3.076 ; 3.138 ; Rise       ; clk_sys         ;
;  lcd_data[0] ; clk_sys        ; 3.230 ; 3.293 ; Rise       ; clk_sys         ;
;  lcd_data[1] ; clk_sys        ; 3.432 ; 3.522 ; Rise       ; clk_sys         ;
;  lcd_data[2] ; clk_sys        ; 3.968 ; 4.073 ; Rise       ; clk_sys         ;
;  lcd_data[3] ; clk_sys        ; 3.251 ; 3.299 ; Rise       ; clk_sys         ;
;  lcd_data[4] ; clk_sys        ; 3.076 ; 3.138 ; Rise       ; clk_sys         ;
;  lcd_data[5] ; clk_sys        ; 3.086 ; 3.153 ; Rise       ; clk_sys         ;
;  lcd_data[6] ; clk_sys        ; 3.175 ; 3.241 ; Rise       ; clk_sys         ;
;  lcd_data[7] ; clk_sys        ; 3.229 ; 3.318 ; Rise       ; clk_sys         ;
; lcd_en       ; clk_sys        ; 3.202 ; 3.263 ; Rise       ; clk_sys         ;
; lcd_rs       ; clk_sys        ; 3.316 ; 3.385 ; Rise       ; clk_sys         ;
; pwm_l        ; clk_sys        ; 3.096 ; 3.167 ; Rise       ; clk_sys         ;
; pwm_r        ; clk_sys        ; 3.142 ; 3.225 ; Rise       ; clk_sys         ;
+--------------+----------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                ;
+--------------------+-----------+--------+----------+---------+---------------------+
; Clock              ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack   ; -62.570   ; -0.322 ; N/A      ; N/A     ; -3.000              ;
;  clk_set:U1|clk    ; -3.103    ; -0.322 ; N/A      ; N/A     ; -1.487              ;
;  clk_sys           ; -62.570   ; -0.154 ; N/A      ; N/A     ; -3.000              ;
;  sig               ; -2.372    ; 0.187  ; N/A      ; N/A     ; -1.487              ;
;  uart_rx:U2|rx_int ; -0.491    ; 0.185  ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS    ; -2692.339 ; -0.894 ; 0.0      ; 0.0     ; -632.001            ;
;  clk_set:U1|clk    ; -193.304  ; -0.740 ; N/A      ; N/A     ; -144.239            ;
;  clk_sys           ; -2464.156 ; -0.154 ; N/A      ; N/A     ; -416.386            ;
;  sig               ; -32.504   ; 0.000  ; N/A      ; N/A     ; -62.454             ;
;  uart_rx:U2|rx_int ; -2.375    ; 0.000  ; N/A      ; N/A     ; -8.922              ;
+--------------------+-----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+------------+----------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+----------------+-------+-------+------------+-----------------+
; rst_n      ; clk_set:U1|clk ; 1.711 ; 1.802 ; Rise       ; clk_set:U1|clk  ;
; rx_esp8266 ; clk_set:U1|clk ; 3.226 ; 3.443 ; Rise       ; clk_set:U1|clk  ;
; rx_mpu6050 ; clk_set:U1|clk ; 3.469 ; 3.700 ; Rise       ; clk_set:U1|clk  ;
; rst_n      ; clk_sys        ; 0.866 ; 1.068 ; Rise       ; clk_sys         ;
; rst_n      ; sig            ; 1.322 ; 1.663 ; Rise       ; sig             ;
+------------+----------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+------------+----------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+----------------+--------+--------+------------+-----------------+
; rst_n      ; clk_set:U1|clk ; -0.167 ; -0.532 ; Rise       ; clk_set:U1|clk  ;
; rx_esp8266 ; clk_set:U1|clk ; -0.909 ; -1.540 ; Rise       ; clk_set:U1|clk  ;
; rx_mpu6050 ; clk_set:U1|clk ; -1.152 ; -1.772 ; Rise       ; clk_set:U1|clk  ;
; rst_n      ; clk_sys        ; -0.239 ; -0.510 ; Rise       ; clk_sys         ;
; rst_n      ; sig            ; -0.155 ; -0.444 ; Rise       ; sig             ;
+------------+----------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+--------------+----------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+----------------+-------+-------+------------+-----------------+
; tx_esp8266   ; clk_set:U1|clk ; 8.138 ; 8.034 ; Rise       ; clk_set:U1|clk  ;
; lcd_data[*]  ; clk_sys        ; 8.142 ; 8.170 ; Rise       ; clk_sys         ;
;  lcd_data[0] ; clk_sys        ; 7.135 ; 7.020 ; Rise       ; clk_sys         ;
;  lcd_data[1] ; clk_sys        ; 7.664 ; 7.564 ; Rise       ; clk_sys         ;
;  lcd_data[2] ; clk_sys        ; 8.142 ; 8.170 ; Rise       ; clk_sys         ;
;  lcd_data[3] ; clk_sys        ; 7.245 ; 7.175 ; Rise       ; clk_sys         ;
;  lcd_data[4] ; clk_sys        ; 6.754 ; 6.678 ; Rise       ; clk_sys         ;
;  lcd_data[5] ; clk_sys        ; 6.778 ; 6.710 ; Rise       ; clk_sys         ;
;  lcd_data[6] ; clk_sys        ; 7.036 ; 6.940 ; Rise       ; clk_sys         ;
;  lcd_data[7] ; clk_sys        ; 7.148 ; 7.049 ; Rise       ; clk_sys         ;
; lcd_en       ; clk_sys        ; 7.087 ; 6.971 ; Rise       ; clk_sys         ;
; lcd_rs       ; clk_sys        ; 7.397 ; 7.215 ; Rise       ; clk_sys         ;
; pwm_l        ; clk_sys        ; 6.805 ; 6.732 ; Rise       ; clk_sys         ;
; pwm_r        ; clk_sys        ; 6.892 ; 6.850 ; Rise       ; clk_sys         ;
+--------------+----------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+--------------+----------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+----------------+-------+-------+------------+-----------------+
; tx_esp8266   ; clk_set:U1|clk ; 3.609 ; 3.717 ; Rise       ; clk_set:U1|clk  ;
; lcd_data[*]  ; clk_sys        ; 3.076 ; 3.138 ; Rise       ; clk_sys         ;
;  lcd_data[0] ; clk_sys        ; 3.230 ; 3.293 ; Rise       ; clk_sys         ;
;  lcd_data[1] ; clk_sys        ; 3.432 ; 3.522 ; Rise       ; clk_sys         ;
;  lcd_data[2] ; clk_sys        ; 3.968 ; 4.073 ; Rise       ; clk_sys         ;
;  lcd_data[3] ; clk_sys        ; 3.251 ; 3.299 ; Rise       ; clk_sys         ;
;  lcd_data[4] ; clk_sys        ; 3.076 ; 3.138 ; Rise       ; clk_sys         ;
;  lcd_data[5] ; clk_sys        ; 3.086 ; 3.153 ; Rise       ; clk_sys         ;
;  lcd_data[6] ; clk_sys        ; 3.175 ; 3.241 ; Rise       ; clk_sys         ;
;  lcd_data[7] ; clk_sys        ; 3.229 ; 3.318 ; Rise       ; clk_sys         ;
; lcd_en       ; clk_sys        ; 3.202 ; 3.263 ; Rise       ; clk_sys         ;
; lcd_rs       ; clk_sys        ; 3.316 ; 3.385 ; Rise       ; clk_sys         ;
; pwm_l        ; clk_sys        ; 3.096 ; 3.167 ; Rise       ; clk_sys         ;
; pwm_r        ; clk_sys        ; 3.142 ; 3.225 ; Rise       ; clk_sys         ;
+--------------+----------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx_esp8266    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_rs        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_en        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_rw        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pwm_l         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pwm_r         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_sys                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx_esp8266              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx_mpu6050              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_esp8266    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; lcd_rs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; lcd_en        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; lcd_rw        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; lcd_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; lcd_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; lcd_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; pwm_l         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; pwm_r         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_esp8266    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; lcd_rs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; lcd_en        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; lcd_rw        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; lcd_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; pwm_l         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; pwm_r         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_esp8266    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; lcd_rs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_en        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_rw        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; lcd_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; lcd_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; lcd_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; lcd_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; pwm_l         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; pwm_r         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------+
; Setup Transfers                                                                           ;
+-------------------+-------------------+--------------+--------------+----------+----------+
; From Clock        ; To Clock          ; RR Paths     ; FR Paths     ; RF Paths ; FF Paths ;
+-------------------+-------------------+--------------+--------------+----------+----------+
; clk_set:U1|clk    ; clk_set:U1|clk    ; 1401         ; 0            ; 0        ; 0        ;
; sig               ; clk_set:U1|clk    ; 10           ; 3            ; 0        ; 0        ;
; clk_set:U1|clk    ; clk_sys           ; 25           ; 1            ; 32       ; 0        ;
; clk_sys           ; clk_sys           ; > 2147483647 ; > 2147483647 ; 0        ; 0        ;
; sig               ; clk_sys           ; 7            ; 0            ; 0        ; 0        ;
; uart_rx:U2|rx_int ; clk_sys           ; 0            ; 4            ; 0        ; 96       ;
; sig               ; sig               ; 144          ; 0            ; 0        ; 0        ;
; clk_sys           ; uart_rx:U2|rx_int ; 0            ; 0            ; 6        ; 0        ;
; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0            ; 0            ; 0        ; 18       ;
+-------------------+-------------------+--------------+--------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------+
; Hold Transfers                                                                            ;
+-------------------+-------------------+--------------+--------------+----------+----------+
; From Clock        ; To Clock          ; RR Paths     ; FR Paths     ; RF Paths ; FF Paths ;
+-------------------+-------------------+--------------+--------------+----------+----------+
; clk_set:U1|clk    ; clk_set:U1|clk    ; 1401         ; 0            ; 0        ; 0        ;
; sig               ; clk_set:U1|clk    ; 10           ; 3            ; 0        ; 0        ;
; clk_set:U1|clk    ; clk_sys           ; 25           ; 1            ; 32       ; 0        ;
; clk_sys           ; clk_sys           ; > 2147483647 ; > 2147483647 ; 0        ; 0        ;
; sig               ; clk_sys           ; 7            ; 0            ; 0        ; 0        ;
; uart_rx:U2|rx_int ; clk_sys           ; 0            ; 4            ; 0        ; 96       ;
; sig               ; sig               ; 144          ; 0            ; 0        ; 0        ;
; clk_sys           ; uart_rx:U2|rx_int ; 0            ; 0            ; 6        ; 0        ;
; uart_rx:U2|rx_int ; uart_rx:U2|rx_int ; 0            ; 0            ; 0        ; 18       ;
+-------------------+-------------------+--------------+--------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 400   ; 400  ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 13    ; 13   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Wed Aug 29 15:57:17 2018
Info: Command: quartus_sta lcd1602 -c lcd1602
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lcd1602.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_sys clk_sys
    Info (332105): create_clock -period 1.000 -name sig sig
    Info (332105): create_clock -period 1.000 -name clk_set:U1|clk clk_set:U1|clk
    Info (332105): create_clock -period 1.000 -name uart_rx:U2|rx_int uart_rx:U2|rx_int
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -62.570
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -62.570     -2464.156 clk_sys 
    Info (332119):    -3.103      -193.304 clk_set:U1|clk 
    Info (332119):    -2.372       -32.504 sig 
    Info (332119):    -0.491        -2.375 uart_rx:U2|rx_int 
Info (332146): Worst-case hold slack is -0.322
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.322        -0.706 clk_set:U1|clk 
    Info (332119):     0.169         0.000 clk_sys 
    Info (332119):     0.345         0.000 uart_rx:U2|rx_int 
    Info (332119):     0.453         0.000 sig 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -416.386 clk_sys 
    Info (332119):    -1.487      -144.239 clk_set:U1|clk 
    Info (332119):    -1.487       -62.454 sig 
    Info (332119):    -1.487        -8.922 uart_rx:U2|rx_int 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -57.416
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -57.416     -2248.940 clk_sys 
    Info (332119):    -2.803      -172.060 clk_set:U1|clk 
    Info (332119):    -2.212       -27.833 sig 
    Info (332119):    -0.367        -1.699 uart_rx:U2|rx_int 
Info (332146): Worst-case hold slack is -0.188
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.188        -0.312 clk_set:U1|clk 
    Info (332119):     0.290         0.000 clk_sys 
    Info (332119):     0.402         0.000 sig 
    Info (332119):     0.406         0.000 uart_rx:U2|rx_int 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -416.386 clk_sys 
    Info (332119):    -1.487      -144.239 clk_set:U1|clk 
    Info (332119):    -1.487       -62.454 sig 
    Info (332119):    -1.487        -8.922 uart_rx:U2|rx_int 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -26.770
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -26.770      -921.828 clk_sys 
    Info (332119):    -0.731       -30.885 clk_set:U1|clk 
    Info (332119):    -0.479        -2.715 sig 
    Info (332119):     0.226         0.000 uart_rx:U2|rx_int 
Info (332146): Worst-case hold slack is -0.269
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.269        -0.740 clk_set:U1|clk 
    Info (332119):    -0.154        -0.154 clk_sys 
    Info (332119):     0.185         0.000 uart_rx:U2|rx_int 
    Info (332119):     0.187         0.000 sig 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -300.724 clk_sys 
    Info (332119):    -1.000       -97.000 clk_set:U1|clk 
    Info (332119):    -1.000       -42.000 sig 
    Info (332119):    -1.000        -6.000 uart_rx:U2|rx_int 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 604 megabytes
    Info: Processing ended: Wed Aug 29 15:57:20 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


