Fitter report for DE0_NANO
Fri Jan 09 00:30:29 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Fri Jan 09 00:30:29 2015      ;
; Quartus II 64-Bit Version          ; 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name                      ; DE0_NANO                                   ;
; Top-level Entity Name              ; Block3                                     ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE22F17C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 21,257 / 22,320 ( 95 % )                   ;
;     Total combinational functions  ; 18,291 / 22,320 ( 82 % )                   ;
;     Dedicated logic registers      ; 18,468 / 22,320 ( 83 % )                   ;
; Total registers                    ; 18468                                      ;
; Total pins                         ; 13 / 154 ( 8 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 5,440 / 608,256 ( < 1 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                            ;
; Total PLLs                         ; 1 / 4 ( 25 % )                             ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Fitter Aggressive Routability Optimizations                                ; Never                                 ; Automatically                         ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; GPIO[2]  ; Missing drive strength ;
; GPIO[28] ; Missing drive strength ;
; GPIO[29] ; Missing drive strength ;
; GPIO[30] ; Missing drive strength ;
; GPIO[31] ; Missing drive strength ;
; GPIO[32] ; Missing drive strength ;
; GPIO[33] ; Missing drive strength ;
; LED[0]   ; Missing drive strength ;
; LED[7]   ; Missing drive strength ;
+----------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                           ;
+--------------+----------------+--------------+---------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+---------------+---------------+----------------+
; Location     ;                ;              ; ADC_CS_N      ; PIN_A10       ; QSF Assignment ;
; Location     ;                ;              ; ADC_SADDR     ; PIN_B10       ; QSF Assignment ;
; Location     ;                ;              ; ADC_SCLK      ; PIN_B14       ; QSF Assignment ;
; Location     ;                ;              ; ADC_SDAT      ; PIN_A9        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[0]  ; PIN_P2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[10] ; PIN_N2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[11] ; PIN_N1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[12] ; PIN_L4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[1]  ; PIN_N5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[2]  ; PIN_N6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[3]  ; PIN_M8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[4]  ; PIN_P8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[5]  ; PIN_T7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[6]  ; PIN_N8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[7]  ; PIN_T6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[8]  ; PIN_R1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[9]  ; PIN_P1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA[0]    ; PIN_M7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA[1]    ; PIN_M6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CAS_N    ; PIN_L1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CKE      ; PIN_L7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CLK      ; PIN_R4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CS_N     ; PIN_P6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQM[0]   ; PIN_R6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQM[1]   ; PIN_T5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[0]    ; PIN_G2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[10]   ; PIN_T3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[11]   ; PIN_R3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[12]   ; PIN_R5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[13]   ; PIN_P3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[14]   ; PIN_N3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[15]   ; PIN_K1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[1]    ; PIN_G1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[2]    ; PIN_L8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[3]    ; PIN_K5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[4]    ; PIN_K2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[5]    ; PIN_J2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[6]    ; PIN_J1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[7]    ; PIN_R7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[8]    ; PIN_T4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[9]    ; PIN_T2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_RAS_N    ; PIN_L2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_WE_N     ; PIN_C2        ; QSF Assignment ;
; Location     ;                ;              ; EPCS_ASDO     ; PIN_C1        ; QSF Assignment ;
; Location     ;                ;              ; EPCS_DATA0    ; PIN_H2        ; QSF Assignment ;
; Location     ;                ;              ; EPCS_DCLK     ; PIN_H1        ; QSF Assignment ;
; Location     ;                ;              ; EPCS_NCSO     ; PIN_D2        ; QSF Assignment ;
; Location     ;                ;              ; GPIO[10]      ; PIN_B6        ; QSF Assignment ;
; Location     ;                ;              ; GPIO[11]      ; PIN_A6        ; QSF Assignment ;
; Location     ;                ;              ; GPIO[12]      ; PIN_B7        ; QSF Assignment ;
; Location     ;                ;              ; GPIO[13]      ; PIN_D6        ; QSF Assignment ;
; Location     ;                ;              ; GPIO[14]      ; PIN_A7        ; QSF Assignment ;
; Location     ;                ;              ; GPIO[15]      ; PIN_C6        ; QSF Assignment ;
; Location     ;                ;              ; GPIO[16]      ; PIN_C8        ; QSF Assignment ;
; Location     ;                ;              ; GPIO[17]      ; PIN_E6        ; QSF Assignment ;
; Location     ;                ;              ; GPIO[18]      ; PIN_E7        ; QSF Assignment ;
; Location     ;                ;              ; GPIO[19]      ; PIN_D8        ; QSF Assignment ;
; Location     ;                ;              ; GPIO[1]       ; PIN_C3        ; QSF Assignment ;
; Location     ;                ;              ; GPIO[20]      ; PIN_E8        ; QSF Assignment ;
; Location     ;                ;              ; GPIO[21]      ; PIN_F8        ; QSF Assignment ;
; Location     ;                ;              ; GPIO[22]      ; PIN_F9        ; QSF Assignment ;
; Location     ;                ;              ; GPIO[23]      ; PIN_E9        ; QSF Assignment ;
; Location     ;                ;              ; GPIO[24]      ; PIN_C9        ; QSF Assignment ;
; Location     ;                ;              ; GPIO[25]      ; PIN_D9        ; QSF Assignment ;
; Location     ;                ;              ; GPIO[26]      ; PIN_E11       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[27]      ; PIN_E10       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[3]       ; PIN_A3        ; QSF Assignment ;
; Location     ;                ;              ; GPIO[4]       ; PIN_B3        ; QSF Assignment ;
; Location     ;                ;              ; GPIO[5]       ; PIN_B4        ; QSF Assignment ;
; Location     ;                ;              ; GPIO[6]       ; PIN_A4        ; QSF Assignment ;
; Location     ;                ;              ; GPIO[7]       ; PIN_B5        ; QSF Assignment ;
; Location     ;                ;              ; GPIO[8]       ; PIN_A5        ; QSF Assignment ;
; Location     ;                ;              ; GPIO[9]       ; PIN_D5        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[0]     ; PIN_F13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[10]    ; PIN_P11       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[11]    ; PIN_R10       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[12]    ; PIN_N12       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[13]    ; PIN_P9        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[14]    ; PIN_N9        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[15]    ; PIN_N11       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[16]    ; PIN_L16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[17]    ; PIN_K16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[18]    ; PIN_R16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[19]    ; PIN_L15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[1]     ; PIN_T15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[20]    ; PIN_P15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[21]    ; PIN_P16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[22]    ; PIN_R14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[23]    ; PIN_N16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[24]    ; PIN_N15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[25]    ; PIN_P14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[26]    ; PIN_L14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[27]    ; PIN_N14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[28]    ; PIN_M10       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[29]    ; PIN_L13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[2]     ; PIN_T14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[30]    ; PIN_J16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[3]     ; PIN_T13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[4]     ; PIN_R13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[5]     ; PIN_T12       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[6]     ; PIN_R12       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[7]     ; PIN_T11       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[8]     ; PIN_T10       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[9]     ; PIN_R11       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1_IN[0]  ; PIN_T9        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1_IN[1]  ; PIN_R9        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2[0]     ; PIN_A14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2[10]    ; PIN_F14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2[11]    ; PIN_G16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2[12]    ; PIN_G15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2[1]     ; PIN_B16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2[2]     ; PIN_C14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2[3]     ; PIN_C16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2[4]     ; PIN_C15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2[5]     ; PIN_D16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2[6]     ; PIN_D15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2[7]     ; PIN_D14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2[8]     ; PIN_F15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2[9]     ; PIN_F16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2_IN[0]  ; PIN_E15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2_IN[1]  ; PIN_E16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2_IN[2]  ; PIN_M16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_IN[0]    ; PIN_A8        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_IN[1]    ; PIN_B8        ; QSF Assignment ;
; Location     ;                ;              ; G_SENSOR_CS_N ; PIN_G5        ; QSF Assignment ;
; Location     ;                ;              ; G_SENSOR_INT  ; PIN_M2        ; QSF Assignment ;
; Location     ;                ;              ; I2C_SCLK      ; PIN_F2        ; QSF Assignment ;
; Location     ;                ;              ; I2C_SDAT      ; PIN_F1        ; QSF Assignment ;
; Location     ;                ;              ; KEY[0]        ; PIN_J15       ; QSF Assignment ;
; Location     ;                ;              ; KEY[1]        ; PIN_E1        ; QSF Assignment ;
; Location     ;                ;              ; LED[1]        ; PIN_A13       ; QSF Assignment ;
; Location     ;                ;              ; LED[2]        ; PIN_B13       ; QSF Assignment ;
; Location     ;                ;              ; LED[3]        ; PIN_A11       ; QSF Assignment ;
; Location     ;                ;              ; LED[4]        ; PIN_D1        ; QSF Assignment ;
; Location     ;                ;              ; LED[5]        ; PIN_F3        ; QSF Assignment ;
; Location     ;                ;              ; LED[6]        ; PIN_B1        ; QSF Assignment ;
; Location     ;                ;              ; SW[0]         ; PIN_M1        ; QSF Assignment ;
; Location     ;                ;              ; SW[1]         ; PIN_T8        ; QSF Assignment ;
; Location     ;                ;              ; SW[2]         ; PIN_B9        ; QSF Assignment ;
; Location     ;                ;              ; SW[3]         ; PIN_M15       ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; ADC_CS_N      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; ADC_SADDR     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; ADC_SCLK      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; ADC_SDAT      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_ADDR[0]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_ADDR[10] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_ADDR[11] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_ADDR[12] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_ADDR[1]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_ADDR[2]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_ADDR[3]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_ADDR[4]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_ADDR[5]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_ADDR[6]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_ADDR[7]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_ADDR[8]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_ADDR[9]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_BA[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_BA[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_CAS_N    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_CKE      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_CLK      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_CS_N     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_DQM[0]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_DQM[1]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_DQ[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_DQ[10]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_DQ[11]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_DQ[12]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_DQ[13]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_DQ[14]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_DQ[15]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_DQ[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_DQ[2]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_DQ[3]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_DQ[4]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_DQ[5]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_DQ[6]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_DQ[7]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_DQ[8]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_DQ[9]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_RAS_N    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; DRAM_WE_N     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; EPCS_ASDO     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; EPCS_DATA0    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; EPCS_DCLK     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; EPCS_NCSO     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO[10]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO[11]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO[12]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO[13]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO[14]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO[15]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO[16]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO[17]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO[18]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO[19]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO[20]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO[21]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO[22]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO[23]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO[24]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO[25]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO[26]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO[27]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO[7]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO[8]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO[9]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1[0]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1[10]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1[11]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1[12]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1[13]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1[14]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1[15]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1[16]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1[17]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1[18]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1[19]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1[1]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1[20]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1[21]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1[22]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1[23]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1[24]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1[25]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1[26]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1[27]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1[28]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1[29]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1[2]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1[30]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1[3]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1[4]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1[5]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1[6]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1[7]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1[8]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1[9]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1_IN[0]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_1_IN[1]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_2[0]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_2[10]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_2[11]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_2[12]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_2[1]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_2[2]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_2[3]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_2[4]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_2[5]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_2[6]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_2[7]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_2[8]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_2[9]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_2_IN[0]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_2_IN[1]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_2_IN[2]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_IN[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; GPIO_IN[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; G_SENSOR_CS_N ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; G_SENSOR_INT  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; I2C_SCLK      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; I2C_SDAT      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; KEY[0]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; KEY[1]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; LED[1]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; LED[2]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; LED[3]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; LED[4]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; LED[5]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; LED[6]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; SW[0]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; SW[1]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; SW[2]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Block3         ;              ; SW[3]         ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+---------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 37235 ) ; 0.00 % ( 0 / 37235 )       ; 0.00 % ( 0 / 37235 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 37235 ) ; 0.00 % ( 0 / 37235 )       ; 0.00 % ( 0 / 37235 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 37232 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 3 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/John/Documents/GitHub/md5-64-stage-pipelined-fpga/DE0_NANO.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 21,257 / 22,320 ( 95 % )   ;
;     -- Combinational with no register       ; 2789                       ;
;     -- Register only                        ; 2966                       ;
;     -- Combinational with a register        ; 15502                      ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 8900                       ;
;     -- 3 input functions                    ; 6602                       ;
;     -- <=2 input functions                  ; 2789                       ;
;     -- Register only                        ; 2966                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 11429                      ;
;     -- arithmetic mode                      ; 6862                       ;
;                                             ;                            ;
; Total registers*                            ; 18,468 / 23,018 ( 80 % )   ;
;     -- Dedicated logic registers            ; 18,468 / 22,320 ( 83 % )   ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 1,391 / 1,395 ( 100 % )    ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 13 / 154 ( 8 % )           ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )             ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )              ;
;                                             ;                            ;
; Global signals                              ; 5                          ;
; M9Ks                                        ; 15 / 66 ( 23 % )           ;
; Total block memory bits                     ; 5,440 / 608,256 ( < 1 % )  ;
; Total block memory implementation bits      ; 138,240 / 608,256 ( 23 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 5 / 20 ( 25 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 29.6% / 29.0% / 30.5%      ;
; Peak interconnect usage (total/H/V)         ; 42.1% / 41.0% / 44.2%      ;
; Maximum fan-out                             ; 18069                      ;
; Highest non-global fan-out                  ; 8386                       ;
; Total fan-out                               ; 101274                     ;
; Average fan-out                             ; 2.61                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 21257 / 22320 ( 95 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 2789                   ; 0                              ;
;     -- Register only                        ; 2966                   ; 0                              ;
;     -- Combinational with a register        ; 15502                  ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 8900                   ; 0                              ;
;     -- 3 input functions                    ; 6602                   ; 0                              ;
;     -- <=2 input functions                  ; 2789                   ; 0                              ;
;     -- Register only                        ; 2966                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 11429                  ; 0                              ;
;     -- arithmetic mode                      ; 6862                   ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 18468                  ; 0                              ;
;     -- Dedicated logic registers            ; 18468 / 22320 ( 83 % ) ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 1391 / 1395 ( 100 % )  ; 0 / 1395 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 13                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )        ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 5440                   ; 0                              ;
; Total RAM block bits                        ; 138240                 ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 15 / 66 ( 22 % )       ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 3 / 24 ( 12 % )        ; 2 / 24 ( 8 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 18218                  ; 1                              ;
;     -- Registered Input Connections         ; 18218                  ; 0                              ;
;     -- Output Connections                   ; 1                      ; 18218                          ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 101327                 ; 18222                          ;
;     -- Registered Connections               ; 72152                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 18219                          ;
;     -- hard_block:auto_generated_inst       ; 18219                  ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 4                      ; 1                              ;
;     -- Output Ports                         ; 9                      ; 2                              ;
;     -- Bidir Ports                          ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_50   ; R8    ; 3        ; 27           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO_1[31] ; K15   ; 5        ; 53           ; 13           ; 7            ; 35                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO_1[32] ; J13   ; 5        ; 53           ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO_1[33] ; J14   ; 5        ; 53           ; 15           ; 7            ; 50                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; GPIO[28] ; C11   ; 7        ; 38           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[29] ; B11   ; 7        ; 40           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[2]  ; A2    ; 8        ; 7            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[30] ; A12   ; 7        ; 43           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[31] ; D11   ; 7        ; 51           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[32] ; D12   ; 7        ; 51           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[33] ; B12   ; 7        ; 43           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[0]   ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[7]   ; L3    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                  ;
+----------+--------------------+-------------------+------------------+---------------------------+
; Location ; Pin Name           ; Reserved As       ; User Signal Name ; Pin Type                  ;
+----------+--------------------+-------------------+------------------+---------------------------+
; F4       ; nSTATUS            ; -                 ; -                ; Dedicated Programming Pin ;
; H5       ; nCONFIG            ; -                 ; -                ; Dedicated Programming Pin ;
; J3       ; nCE                ; -                 ; -                ; Dedicated Programming Pin ;
; H14      ; CONF_DONE          ; -                 ; -                ; Dedicated Programming Pin ;
; H13      ; MSEL0              ; -                 ; -                ; Dedicated Programming Pin ;
; H12      ; MSEL1              ; -                 ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL2              ; -                 ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL3              ; -                 ; -                ; Dedicated Programming Pin ;
; B11      ; DIFFIO_T20p, PADD0 ; Use as regular IO ; GPIO[29]         ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1 ; Use as regular IO ; LED[0]           ; Dual Purpose Pin          ;
+----------+--------------------+-------------------+------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 0 / 14 ( 0 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 16 ( 6 % )  ; 3.3V          ; --           ;
; 3        ; 1 / 25 ( 4 % )  ; 3.3V          ; --           ;
; 4        ; 0 / 20 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 3 / 18 ( 17 % ) ; 3.3V          ; --           ;
; 6        ; 0 / 13 ( 0 % )  ; 2.5V          ; --           ;
; 7        ; 7 / 24 ( 29 % ) ; 3.3V          ; --           ;
; 8        ; 1 / 24 ( 4 % )  ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; GPIO[2]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; GPIO[30]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; LED[0]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; GPIO[29]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 187        ; 7        ; GPIO[33]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; GPIO[28]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; GPIO[31]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 178        ; 7        ; GPIO[32]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; On           ;
; H2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                            ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; GPIO_1[32]                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J14      ; 144        ; 5        ; GPIO_1[33]                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; GPIO_1[31]                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; LED[7]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                      ;
+-------------------------------+------------------------------------------------------------------+
; Name                          ; pll:inst|altpll:altpll_component|pll_altpll2:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------+
; SDC pin name                  ; inst|altpll_component|auto_generated|pll1                        ;
; PLL mode                      ; Normal                                                           ;
; Compensate clock              ; clock1                                                           ;
; Compensated input/output pins ; --                                                               ;
; Switchover type               ; --                                                               ;
; Input frequency 0             ; 50.0 MHz                                                         ;
; Input frequency 1             ; --                                                               ;
; Nominal PFD frequency         ; 50.0 MHz                                                         ;
; Nominal VCO frequency         ; 600.0 MHz                                                        ;
; VCO post scale K counter      ; 2                                                                ;
; VCO frequency control         ; Auto                                                             ;
; VCO phase shift step          ; 208 ps                                                           ;
; VCO multiply                  ; --                                                               ;
; VCO divide                    ; --                                                               ;
; Freq min lock                 ; 25.0 MHz                                                         ;
; Freq max lock                 ; 54.18 MHz                                                        ;
; M VCO Tap                     ; 0                                                                ;
; M Initial                     ; 1                                                                ;
; M value                       ; 12                                                               ;
; N value                       ; 1                                                                ;
; Charge pump current           ; setting 1                                                        ;
; Loop filter resistance        ; setting 27                                                       ;
; Loop filter capacitance       ; setting 0                                                        ;
; Bandwidth                     ; 680 kHz to 980 kHz                                               ;
; Bandwidth type                ; Medium                                                           ;
; Real time reconfigurable      ; Off                                                              ;
; Scan chain MIF file           ; --                                                               ;
; Preserve PLL counter order    ; Off                                                              ;
; PLL location                  ; PLL_4                                                            ;
; Inclk0 signal                 ; CLOCK_50                                                         ;
; Inclk1 signal                 ; --                                                               ;
; Inclk0 signal type            ; Dedicated Pin                                                    ;
; Inclk1 signal type            ; --                                                               ;
+-------------------------------+------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------+
; Name                                                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                     ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------+
; pll:inst|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[1] ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
; pll:inst|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[2] ; clock2       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 3.75 (208 ps)    ; 50/50      ; C1      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; inst|altpll_component|auto_generated|pll1|clk[2] ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells   ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                          ; Library Name ;
+----------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Block3                                      ; 21257 (1)     ; 18468 (0)                 ; 0 (0)         ; 5440        ; 15   ; 0            ; 0       ; 0         ; 13   ; 0            ; 2789 (1)     ; 2966 (0)          ; 15502 (0)        ; |Block3                                                                                                                      ; work         ;
;    |CrossDomainBuffer:inst6|                 ; 34 (34)       ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 6 (6)            ; |Block3|CrossDomainBuffer:inst6                                                                                              ; work         ;
;    |LcdLineWriter:inst9|                     ; 109 (109)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 85 (85)          ; |Block3|LcdLineWriter:inst9                                                                                                  ; work         ;
;    |LiquidCrystalDisplay:inst5|              ; 181 (46)      ; 131 (32)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (14)      ; 4 (4)             ; 127 (28)         ; |Block3|LiquidCrystalDisplay:inst5                                                                                           ; work         ;
;       |Delay:powerDelay|                     ; 45 (45)       ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 33 (33)          ; |Block3|LiquidCrystalDisplay:inst5|Delay:powerDelay                                                                          ; work         ;
;       |Delay:pulseDelay|                     ; 45 (45)       ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 33 (33)          ; |Block3|LiquidCrystalDisplay:inst5|Delay:pulseDelay                                                                          ; work         ;
;       |Delay:wakeupDelay|                    ; 45 (45)       ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 33 (33)          ; |Block3|LiquidCrystalDisplay:inst5|Delay:wakeupDelay                                                                         ; work         ;
;    |Md5BruteForcer:inst4|                    ; 20929 (8570)  ; 18235 (8568)              ; 0 (0)         ; 5440        ; 15   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2689 (34)    ; 2934 (76)         ; 15306 (8479)     ; |Block3|Md5BruteForcer:inst4                                                                                                 ; work         ;
;       |Md5Core:md5|                          ; 11907 (11816) ; 9520 (9484)               ; 0 (0)         ; 5440        ; 15   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2341 (2316)  ; 2858 (2858)       ; 6708 (6642)      ; |Block3|Md5BruteForcer:inst4|Md5Core:md5                                                                                     ; work         ;
;          |altshift_taps:w11_rtl_0|           ; 11 (0)        ; 4 (0)                     ; 0 (0)         ; 270         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 5 (0)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w11_rtl_0                                                             ; work         ;
;             |shift_taps_h8m:auto_generated|  ; 11 (0)        ; 4 (0)                     ; 0 (0)         ; 270         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 5 (0)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w11_rtl_0|shift_taps_h8m:auto_generated                               ; work         ;
;                |altsyncram_gh81:altsyncram2| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 270         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w11_rtl_0|shift_taps_h8m:auto_generated|altsyncram_gh81:altsyncram2   ; work         ;
;                |cntr_mqf:cntr1|              ; 11 (10)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (4)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w11_rtl_0|shift_taps_h8m:auto_generated|cntr_mqf:cntr1                ; work         ;
;                   |cmpr_qgc:cmpr4|           ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w11_rtl_0|shift_taps_h8m:auto_generated|cntr_mqf:cntr1|cmpr_qgc:cmpr4 ; work         ;
;          |altshift_taps:w19_rtl_0|           ; 11 (0)        ; 4 (0)                     ; 0 (0)         ; 1920        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w19_rtl_0                                                             ; work         ;
;             |shift_taps_l9m:auto_generated|  ; 11 (0)        ; 4 (0)                     ; 0 (0)         ; 1920        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w19_rtl_0|shift_taps_l9m:auto_generated                               ; work         ;
;                |altsyncram_kk81:altsyncram2| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1920        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w19_rtl_0|shift_taps_l9m:auto_generated|altsyncram_kk81:altsyncram2   ; work         ;
;                |cntr_3rf:cntr1|              ; 11 (10)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (10)          ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w19_rtl_0|shift_taps_l9m:auto_generated|cntr_3rf:cntr1                ; work         ;
;                   |cmpr_qgc:cmpr4|           ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w19_rtl_0|shift_taps_l9m:auto_generated|cntr_3rf:cntr1|cmpr_qgc:cmpr4 ; work         ;
;          |altshift_taps:w34_rtl_0|           ; 11 (0)        ; 4 (0)                     ; 0 (0)         ; 704         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 9 (0)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w34_rtl_0                                                             ; work         ;
;             |shift_taps_j8m:auto_generated|  ; 11 (0)        ; 4 (0)                     ; 0 (0)         ; 704         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 9 (0)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w34_rtl_0|shift_taps_j8m:auto_generated                               ; work         ;
;                |altsyncram_hh81:altsyncram2| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 704         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w34_rtl_0|shift_taps_j8m:auto_generated|altsyncram_hh81:altsyncram2   ; work         ;
;                |cntr_nqf:cntr1|              ; 11 (10)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (8)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w34_rtl_0|shift_taps_j8m:auto_generated|cntr_nqf:cntr1                ; work         ;
;                   |cmpr_qgc:cmpr4|           ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w34_rtl_0|shift_taps_j8m:auto_generated|cntr_nqf:cntr1|cmpr_qgc:cmpr4 ; work         ;
;          |altshift_taps:w37_rtl_0|           ; 11 (0)        ; 4 (0)                     ; 0 (0)         ; 770         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 9 (0)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w37_rtl_0                                                             ; work         ;
;             |shift_taps_k8m:auto_generated|  ; 11 (0)        ; 4 (0)                     ; 0 (0)         ; 770         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 9 (0)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w37_rtl_0|shift_taps_k8m:auto_generated                               ; work         ;
;                |altsyncram_5h81:altsyncram2| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 770         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w37_rtl_0|shift_taps_k8m:auto_generated|altsyncram_5h81:altsyncram2   ; work         ;
;                |cntr_nqf:cntr1|              ; 11 (10)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (8)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w37_rtl_0|shift_taps_k8m:auto_generated|cntr_nqf:cntr1                ; work         ;
;                   |cmpr_qgc:cmpr4|           ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w37_rtl_0|shift_taps_k8m:auto_generated|cntr_nqf:cntr1|cmpr_qgc:cmpr4 ; work         ;
;          |altshift_taps:w43_rtl_0|           ; 5 (0)         ; 2 (0)                     ; 0 (0)         ; 96          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w43_rtl_0                                                             ; work         ;
;             |shift_taps_p6m:auto_generated|  ; 5 (0)         ; 2 (0)                     ; 0 (0)         ; 96          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w43_rtl_0|shift_taps_p6m:auto_generated                               ; work         ;
;                |altsyncram_ud81:altsyncram2| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 96          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w43_rtl_0|shift_taps_p6m:auto_generated|altsyncram_ud81:altsyncram2   ; work         ;
;                |cntr_6pf:cntr1|              ; 5 (5)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w43_rtl_0|shift_taps_p6m:auto_generated|cntr_6pf:cntr1                ; work         ;
;          |altshift_taps:w45_rtl_0|           ; 8 (0)         ; 3 (0)                     ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 4 (0)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w45_rtl_0                                                             ; work         ;
;             |shift_taps_n6m:auto_generated|  ; 8 (0)         ; 3 (0)                     ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 4 (0)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w45_rtl_0|shift_taps_n6m:auto_generated                               ; work         ;
;                |altsyncram_7e81:altsyncram2| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w45_rtl_0|shift_taps_n6m:auto_generated|altsyncram_7e81:altsyncram2   ; work         ;
;                |cntr_apf:cntr1|              ; 8 (8)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w45_rtl_0|shift_taps_n6m:auto_generated|cntr_apf:cntr1                ; work         ;
;          |altshift_taps:w4_rtl_0|            ; 12 (0)        ; 5 (0)                     ; 0 (0)         ; 736         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 7 (0)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w4_rtl_0                                                              ; work         ;
;             |shift_taps_g8m:auto_generated|  ; 12 (0)        ; 5 (0)                     ; 0 (0)         ; 736         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 7 (0)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w4_rtl_0|shift_taps_g8m:auto_generated                                ; work         ;
;                |altsyncram_9h81:altsyncram2| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 736         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w4_rtl_0|shift_taps_g8m:auto_generated|altsyncram_9h81:altsyncram2    ; work         ;
;                |cntr_2rf:cntr1|              ; 12 (11)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 7 (7)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w4_rtl_0|shift_taps_g8m:auto_generated|cntr_2rf:cntr1                 ; work         ;
;                   |cmpr_rgc:cmpr4|           ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w4_rtl_0|shift_taps_g8m:auto_generated|cntr_2rf:cntr1|cmpr_rgc:cmpr4  ; work         ;
;          |altshift_taps:w54_rtl_0|           ; 2 (0)         ; 2 (0)                     ; 0 (0)         ; 60          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w54_rtl_0                                                             ; work         ;
;             |shift_taps_o6m:auto_generated|  ; 2 (0)         ; 2 (0)                     ; 0 (0)         ; 60          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w54_rtl_0|shift_taps_o6m:auto_generated                               ; work         ;
;                |altsyncram_3e81:altsyncram2| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 60          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w54_rtl_0|shift_taps_o6m:auto_generated|altsyncram_3e81:altsyncram2   ; work         ;
;                |cntr_7pf:cntr1|              ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w54_rtl_0|shift_taps_o6m:auto_generated|cntr_7pf:cntr1                ; work         ;
;          |altshift_taps:w5_rtl_0|            ; 12 (0)        ; 5 (0)                     ; 0 (0)         ; 608         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 11 (0)           ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w5_rtl_0                                                              ; work         ;
;             |shift_taps_i8m:auto_generated|  ; 12 (0)        ; 5 (0)                     ; 0 (0)         ; 608         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 11 (0)           ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w5_rtl_0|shift_taps_i8m:auto_generated                                ; work         ;
;                |altsyncram_ih81:altsyncram2| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 608         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w5_rtl_0|shift_taps_i8m:auto_generated|altsyncram_ih81:altsyncram2    ; work         ;
;                |cntr_4rf:cntr1|              ; 12 (11)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 11 (11)          ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w5_rtl_0|shift_taps_i8m:auto_generated|cntr_4rf:cntr1                 ; work         ;
;                   |cmpr_rgc:cmpr4|           ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w5_rtl_0|shift_taps_i8m:auto_generated|cntr_4rf:cntr1|cmpr_rgc:cmpr4  ; work         ;
;          |altshift_taps:w5_rtl_1|            ; 8 (0)         ; 3 (0)                     ; 0 (0)         ; 84          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w5_rtl_1                                                              ; work         ;
;             |shift_taps_f6m:auto_generated|  ; 8 (0)         ; 3 (0)                     ; 0 (0)         ; 84          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w5_rtl_1|shift_taps_f6m:auto_generated                                ; work         ;
;                |altsyncram_6e81:altsyncram2| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 84          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w5_rtl_1|shift_taps_f6m:auto_generated|altsyncram_6e81:altsyncram2    ; work         ;
;                |cntr_bpf:cntr1|              ; 8 (8)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |Block3|Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w5_rtl_1|shift_taps_f6m:auto_generated|cntr_bpf:cntr1                 ; work         ;
;       |Md5PrintableChunkGenerator:g|         ; 685 (685)     ; 147 (147)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 314 (314)    ; 0 (0)             ; 371 (371)        ; |Block3|Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g                                                                    ; work         ;
;    |SpiSlave:inst2|                          ; 76 (76)       ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 51 (51)          ; |Block3|SpiSlave:inst2                                                                                                       ; work         ;
;    |pll:inst|                                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block3|pll:inst                                                                                                             ; work         ;
;       |altpll:altpll_component|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block3|pll:inst|altpll:altpll_component                                                                                     ; work         ;
;          |pll_altpll2:auto_generated|        ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block3|pll:inst|altpll:altpll_component|pll_altpll2:auto_generated                                                          ; work         ;
+----------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; GPIO[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[28]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[29]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[30]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[31]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[32]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[33]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1[33] ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; GPIO_1[31] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CLOCK_50   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1[32] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                       ;
+----------------------------------------+-------------------+---------+
; Source Pin / Fanout                    ; Pad To Core Index ; Setting ;
+----------------------------------------+-------------------+---------+
; GPIO_1[33]                             ;                   ;         ;
;      - SpiSlave:inst2|miso             ; 0                 ; 0       ;
;      - SpiSlave:inst2|bitNumber[1]     ; 0                 ; 0       ;
;      - SpiSlave:inst2|bitNumber[0]     ; 0                 ; 0       ;
;      - SpiSlave:inst2|bitNumber[3]     ; 0                 ; 0       ;
;      - SpiSlave:inst2|bitNumber[2]     ; 0                 ; 0       ;
;      - SpiSlave:inst2|bitNumber[4]     ; 0                 ; 0       ;
;      - SpiSlave:inst2|bitNumber[5]     ; 0                 ; 0       ;
;      - SpiSlave:inst2|bitNumber[6]     ; 0                 ; 0       ;
;      - SpiSlave:inst2|bitNumber[7]     ; 0                 ; 0       ;
;      - SpiSlave:inst2|bitNumber[8]     ; 0                 ; 0       ;
;      - SpiSlave:inst2|bitNumber[9]     ; 0                 ; 0       ;
;      - SpiSlave:inst2|bitNumber[10]    ; 0                 ; 0       ;
;      - SpiSlave:inst2|bitNumber[11]    ; 0                 ; 0       ;
;      - SpiSlave:inst2|bitNumber[12]    ; 0                 ; 0       ;
;      - SpiSlave:inst2|bitNumber[13]    ; 0                 ; 0       ;
;      - SpiSlave:inst2|bitNumber[14]    ; 0                 ; 0       ;
;      - SpiSlave:inst2|bitNumber[15]    ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[13]   ; 0                 ; 0       ;
;      - SpiSlave:inst2|shiftComplete    ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[0]    ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[12]   ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[2]    ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[3]    ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[4]    ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[5]    ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[6]    ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[7]    ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[8]    ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[9]    ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[10]   ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[11]   ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[14]   ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[15]   ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[16]   ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[17]   ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[18]   ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[19]   ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[20]   ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[21]   ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[22]   ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[23]   ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[25]   ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[24]   ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[26]   ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[27]   ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[28]   ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[30]   ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[29]   ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[31]   ; 0                 ; 0       ;
;      - SpiSlave:inst2|mosiBuffer[1]    ; 0                 ; 0       ;
; GPIO_1[31]                             ;                   ;         ;
;      - SpiSlave:inst2|miso             ; 0                 ; 6       ;
;      - SpiSlave:inst2|bitNumber[11]~22 ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~0     ; 0                 ; 6       ;
;      - SpiSlave:inst2|shiftComplete~0  ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~1     ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~2     ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~3     ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~4     ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~5     ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~6     ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~7     ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~8     ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~9     ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~10    ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~11    ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~12    ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~13    ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~14    ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~15    ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~16    ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~17    ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~18    ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~19    ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~20    ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~21    ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~22    ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~23    ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~24    ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~25    ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~26    ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~27    ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~28    ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~29    ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~30    ; 0                 ; 6       ;
;      - SpiSlave:inst2|mosiBuffer~31    ; 0                 ; 6       ;
; CLOCK_50                               ;                   ;         ;
; GPIO_1[32]                             ;                   ;         ;
;      - SpiSlave:inst2|mosiBuffer~1     ; 0                 ; 6       ;
+----------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                         ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                     ; PIN_R8             ; 1       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; CrossDomainBuffer:inst6|syncSaved[1]                                         ; FF_X26_Y31_N15     ; 183     ; Clock                    ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; GPIO_1[31]                                                                   ; PIN_K15            ; 35      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; GPIO_1[33]                                                                   ; PIN_J14            ; 50      ; Clock                    ; no     ; --                   ; --               ; --                        ;
; LcdLineWriter:inst9|char[4]~0                                                ; LCCOMB_X36_Y33_N0  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; LcdLineWriter:inst9|char[4]~5                                                ; LCCOMB_X36_Y33_N16 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; LiquidCrystalDisplay:inst5|Delay:powerDelay|count[6]~34                      ; LCCOMB_X50_Y32_N2  ; 32      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; LiquidCrystalDisplay:inst5|Delay:pulseDelay|count[20]~34                     ; LCCOMB_X47_Y33_N16 ; 32      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; LiquidCrystalDisplay:inst5|Delay:wakeupDelay|count[2]~34                     ; LCCOMB_X46_Y32_N0  ; 32      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; LiquidCrystalDisplay:inst5|commandState~46                                   ; LCCOMB_X46_Y33_N14 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; LiquidCrystalDisplay:inst5|state.00000010                                    ; FF_X46_Y33_N5      ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[103]~172             ; LCCOMB_X25_Y30_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[111]~173             ; LCCOMB_X25_Y30_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[119]~170             ; LCCOMB_X25_Y30_N0  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[127]~167             ; LCCOMB_X25_Y30_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[128]~204             ; LCCOMB_X25_Y30_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[23]~179              ; LCCOMB_X27_Y22_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[31]~191              ; LCCOMB_X28_Y22_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[39]~193              ; LCCOMB_X24_Y29_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[3]~181               ; LCCOMB_X27_Y22_N16 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[47]~194              ; LCCOMB_X24_Y24_N14 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[55]~197              ; LCCOMB_X25_Y26_N14 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[63]~196              ; LCCOMB_X25_Y26_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[71]~151              ; LCCOMB_X25_Y26_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[79]~149              ; LCCOMB_X25_Y26_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[87]~145              ; LCCOMB_X25_Y26_N0  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[8]~190               ; LCCOMB_X26_Y28_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[95]~153              ; LCCOMB_X25_Y26_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk~158                  ; LCCOMB_X26_Y28_N0  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst4|controllerState.00000010                                ; FF_X40_Y28_N7      ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst4|controllerState.00000011                                ; FF_X40_Y28_N1      ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst4|controllerState.00000100                                ; FF_X40_Y28_N31     ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst4|controllerState.00000101                                ; FF_X40_Y28_N9      ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst4|controllerState.00000110                                ; FF_X40_Y28_N27     ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst4|dataOut[0]~0                                            ; LCCOMB_X40_Y28_N12 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst4|matchFound                                              ; FF_X43_Y31_N5      ; 8386    ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst4|reset2                                                  ; FF_X40_Y28_N21     ; 340     ; Async. clear             ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; SpiSlave:inst2|bitNumber[11]~22                                              ; LCCOMB_X38_Y31_N10 ; 16      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; SpiSlave:inst2|shiftComplete                                                 ; FF_X38_Y31_N31     ; 32      ; Clock                    ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; pll:inst|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[1] ; PLL_4              ; 18069   ; Clock                    ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; pll:inst|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[2] ; PLL_4              ; 149     ; Clock                    ; yes    ; Global Clock         ; GCLK19           ; --                        ;
+------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                          ;
+------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                         ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CrossDomainBuffer:inst6|syncSaved[1]                                         ; FF_X26_Y31_N15 ; 183     ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; Md5BruteForcer:inst4|reset2                                                  ; FF_X40_Y28_N21 ; 340     ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; SpiSlave:inst2|shiftComplete                                                 ; FF_X38_Y31_N31 ; 32      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; pll:inst|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[1] ; PLL_4          ; 18069   ; 1847                                 ; Global Clock         ; GCLK18           ; --                        ;
; pll:inst|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[2] ; PLL_4          ; 149     ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
+------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                      ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Md5BruteForcer:inst4|matchFound                                                                                                           ; 8386    ;
; Md5BruteForcer:inst4|reset2                                                                                                               ; 8195    ;
; GPIO_1[33]~input                                                                                                                          ; 50      ;
; GPIO_1[31]~input                                                                                                                          ; 35      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal14~0                                                                               ; 33      ;
; Md5BruteForcer:inst4|controllerState.00000101                                                                                             ; 32      ;
; Md5BruteForcer:inst4|controllerState.00000100                                                                                             ; 32      ;
; Md5BruteForcer:inst4|controllerState.00000011                                                                                             ; 32      ;
; Md5BruteForcer:inst4|controllerState.00000010                                                                                             ; 32      ;
; LiquidCrystalDisplay:inst5|Delay:wakeupDelay|count[2]~34                                                                                  ; 32      ;
; LiquidCrystalDisplay:inst5|Delay:pulseDelay|count[20]~34                                                                                  ; 32      ;
; LiquidCrystalDisplay:inst5|Delay:powerDelay|count[6]~34                                                                                   ; 32      ;
; LcdLineWriter:inst9|state[2]                                                                                                              ; 32      ;
; LcdLineWriter:inst9|state[3]                                                                                                              ; 32      ;
; LcdLineWriter:inst9|state[0]                                                                                                              ; 32      ;
; LcdLineWriter:inst9|state[1]                                                                                                              ; 32      ;
; Md5BruteForcer:inst4|dataOut[0]~0                                                                                                         ; 32      ;
; Md5BruteForcer:inst4|Equal12~0                                                                                                            ; 32      ;
; LiquidCrystalDisplay:inst5|state.00000010                                                                                                 ; 32      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal12~0                                                                               ; 30      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal10~0                                                                               ; 30      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|paddingOffset[2]                                                                        ; 29      ;
; Md5BruteForcer:inst4|Md5Core:md5|w14[14][0]                                                                                               ; 28      ;
; Md5BruteForcer:inst4|Md5Core:md5|w25[14][0]                                                                                               ; 28      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal22~0                                                                               ; 28      ;
; Md5BruteForcer:inst4|Md5Core:md5|w35[14][0]                                                                                               ; 28      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal18~1                                                                               ; 27      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal26~0                                                                               ; 27      ;
; Md5BruteForcer:inst4|Md5Core:md5|w50[14][0]                                                                                               ; 27      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal6~1                                                                                ; 26      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal2~0                                                                                ; 26      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal24~0                                                                               ; 26      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal20~0                                                                               ; 26      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|paddingOffset[1]                                                                        ; 26      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal19~4                                                                               ; 25      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal9~4                                                                                ; 25      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal28~0                                                                               ; 25      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal4~0                                                                                ; 24      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal8~0                                                                                ; 23      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal15~4                                                                               ; 23      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal21~4                                                                               ; 23      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal11~4                                                                               ; 22      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal17~4                                                                               ; 21      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal32~0                                                                               ; 21      ;
; Md5BruteForcer:inst4|min[3]                                                                                                               ; 20      ;
; Md5BruteForcer:inst4|min[4]                                                                                                               ; 20      ;
; Md5BruteForcer:inst4|min[5]                                                                                                               ; 20      ;
; Md5BruteForcer:inst4|min[6]                                                                                                               ; 20      ;
; Md5BruteForcer:inst4|min[7]                                                                                                               ; 20      ;
; Md5BruteForcer:inst4|min[0]                                                                                                               ; 20      ;
; Md5BruteForcer:inst4|min[1]                                                                                                               ; 20      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal13~4                                                                               ; 20      ;
; Md5BruteForcer:inst4|min[2]                                                                                                               ; 20      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal23~4                                                                               ; 20      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal16~0                                                                               ; 19      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|paddingOffset[0]                                                                        ; 19      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|paddingOffset[3]                                                                        ; 19      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal25~5                                                                               ; 18      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal1~4                                                                                ; 18      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal0~2                                                                                ; 17      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal7~4                                                                                ; 17      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal27~4                                                                               ; 17      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal29~4                                                                               ; 17      ;
; Md5BruteForcer:inst4|controllerState.00000110                                                                                             ; 16      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal30~0                                                                               ; 16      ;
; Md5BruteForcer:inst4|max[6]                                                                                                               ; 16      ;
; Md5BruteForcer:inst4|max[7]                                                                                                               ; 16      ;
; Md5BruteForcer:inst4|max[4]                                                                                                               ; 16      ;
; Md5BruteForcer:inst4|max[5]                                                                                                               ; 16      ;
; Md5BruteForcer:inst4|max[3]                                                                                                               ; 16      ;
; Md5BruteForcer:inst4|max[2]                                                                                                               ; 16      ;
; Md5BruteForcer:inst4|max[1]                                                                                                               ; 16      ;
; Md5BruteForcer:inst4|max[0]                                                                                                               ; 16      ;
; SpiSlave:inst2|bitNumber[11]~22                                                                                                           ; 16      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal5~4                                                                                ; 15      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal31~4                                                                               ; 15      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal0~0                                                                                ; 15      ;
; CrossDomainBuffer:inst6|out[12]                                                                                                           ; 15      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal3~4                                                                                ; 14      ;
; CrossDomainBuffer:inst6|out[13]                                                                                                           ; 14      ;
; LiquidCrystalDisplay:inst5|commandState.00001111                                                                                          ; 13      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk~146                                                                               ; 12      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[47]~139                                                                           ; 12      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk~137                                                                               ; 12      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk~178                                                                               ; 11      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk~158                                                                               ; 11      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|paddingOffset[4]                                                                        ; 11      ;
; CrossDomainBuffer:inst6|out[0]                                                                                                            ; 11      ;
; LiquidCrystalDisplay:inst5|commandState.00000001                                                                                          ; 11      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal0~1                                                                                ; 10      ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w19_rtl_0|shift_taps_l9m:auto_generated|cntr_3rf:cntr1|counter_reg_bit[3]                  ; 10      ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w19_rtl_0|shift_taps_l9m:auto_generated|cntr_3rf:cntr1|counter_reg_bit[2]                  ; 10      ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w19_rtl_0|shift_taps_l9m:auto_generated|cntr_3rf:cntr1|counter_reg_bit[1]                  ; 10      ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w19_rtl_0|shift_taps_l9m:auto_generated|cntr_3rf:cntr1|counter_reg_bit[0]                  ; 10      ;
; LcdLineWriter:inst9|state[5]                                                                                                              ; 10      ;
; LcdLineWriter:inst9|state[4]                                                                                                              ; 10      ;
; SpiSlave:inst2|bitNumber[1]                                                                                                               ; 10      ;
; SpiSlave:inst2|bitNumber[3]                                                                                                               ; 10      ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk~171                                                                               ; 9       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Add2~0                                                                                  ; 9       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal16~1                                                                               ; 9       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Add6~0                                                                                  ; 9       ;
; CrossDomainBuffer:inst6|out[1]                                                                                                            ; 9       ;
; LcdLineWriter:inst9|writeChar                                                                                                             ; 9       ;
; SpiSlave:inst2|bitNumber[0]                                                                                                               ; 9       ;
; SpiSlave:inst2|bitNumber[2]                                                                                                               ; 9       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[128]~204                                                                          ; 8       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w5_rtl_0|shift_taps_i8m:auto_generated|cntr_4rf:cntr1|counter_reg_bit[0]                   ; 8       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[55]~197                                                                           ; 8       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Add9~3                                                                                  ; 8       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[63]~196                                                                           ; 8       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[47]~194                                                                           ; 8       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Add10~3                                                                                 ; 8       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[39]~193                                                                           ; 8       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Add11~3                                                                                 ; 8       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[31]~191                                                                           ; 8       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Add12~3                                                                                 ; 8       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[8]~190                                                                            ; 8       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk~189                                                                               ; 8       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[3]~181                                                                            ; 8       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[23]~179                                                                           ; 8       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Add13~3                                                                                 ; 8       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[111]~173                                                                          ; 8       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[103]~172                                                                          ; 8       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Add3~3                                                                                  ; 8       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[119]~170                                                                          ; 8       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Add1~4                                                                                  ; 8       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[127]~167                                                                          ; 8       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[95]~153                                                                           ; 8       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Add4~13                                                                                 ; 8       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[71]~151                                                                           ; 8       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Add7~17                                                                                 ; 8       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[79]~149                                                                           ; 8       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[87]~145                                                                           ; 8       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Add5~7                                                                                  ; 8       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w4_rtl_0|shift_taps_g8m:auto_generated|cntr_2rf:cntr1|counter_reg_bit[0]                   ; 8       ;
; LcdLineWriter:inst9|char[4]~5                                                                                                             ; 8       ;
; LcdLineWriter:inst9|char[4]~0                                                                                                             ; 8       ;
; Md5BruteForcer:inst4|controllerState.00000001                                                                                             ; 8       ;
; LcdLineWriter:inst9|home                                                                                                                  ; 8       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Add8~3                                                                                  ; 7       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk~143                                                                               ; 7       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal18~0                                                                               ; 7       ;
; LiquidCrystalDisplay:inst5|commandState.00010100                                                                                          ; 7       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[143]~155                                                                          ; 6       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal6~0                                                                                ; 6       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w37_rtl_0|shift_taps_k8m:auto_generated|cntr_nqf:cntr1|counter_reg_bit[3]                  ; 6       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w37_rtl_0|shift_taps_k8m:auto_generated|cntr_nqf:cntr1|counter_reg_bit[2]                  ; 6       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w37_rtl_0|shift_taps_k8m:auto_generated|cntr_nqf:cntr1|counter_reg_bit[1]                  ; 6       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w37_rtl_0|shift_taps_k8m:auto_generated|cntr_nqf:cntr1|counter_reg_bit[0]                  ; 6       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w34_rtl_0|shift_taps_j8m:auto_generated|cntr_nqf:cntr1|counter_reg_bit[3]                  ; 6       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w34_rtl_0|shift_taps_j8m:auto_generated|cntr_nqf:cntr1|counter_reg_bit[2]                  ; 6       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w34_rtl_0|shift_taps_j8m:auto_generated|cntr_nqf:cntr1|counter_reg_bit[1]                  ; 6       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w34_rtl_0|shift_taps_j8m:auto_generated|cntr_nqf:cntr1|counter_reg_bit[0]                  ; 6       ;
; LiquidCrystalDisplay:inst5|Delay:wakeupDelay|done                                                                                         ; 6       ;
; CrossDomainBuffer:inst6|out[15]                                                                                                           ; 6       ;
; CrossDomainBuffer:inst6|out[14]                                                                                                           ; 6       ;
; CrossDomainBuffer:inst6|out[11]                                                                                                           ; 6       ;
; CrossDomainBuffer:inst6|out[10]                                                                                                           ; 6       ;
; CrossDomainBuffer:inst6|out[9]                                                                                                            ; 6       ;
; CrossDomainBuffer:inst6|out[8]                                                                                                            ; 6       ;
; CrossDomainBuffer:inst6|out[7]                                                                                                            ; 6       ;
; CrossDomainBuffer:inst6|out[6]                                                                                                            ; 6       ;
; CrossDomainBuffer:inst6|out[5]                                                                                                            ; 6       ;
; CrossDomainBuffer:inst6|out[4]                                                                                                            ; 6       ;
; CrossDomainBuffer:inst6|out[3]                                                                                                            ; 6       ;
; CrossDomainBuffer:inst6|out[2]                                                                                                            ; 6       ;
; LiquidCrystalDisplay:inst5|state.00000011                                                                                                 ; 6       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w5_rtl_0|shift_taps_i8m:auto_generated|cntr_4rf:cntr1|cmpr_rgc:cmpr4|aneb_result_wire[0]~0 ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[103]~165                                                                          ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[71]~160                                                                           ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk~154                                                                               ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|paddingOffset[4]~11                                                                     ; 5       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w43_rtl_0|shift_taps_p6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1]                  ; 5       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w43_rtl_0|shift_taps_p6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0]                  ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|paddingOffset[0]~6                                                                      ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[55]~142                                                                           ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk~141                                                                               ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[47]~140                                                                           ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[30]                                                                               ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[31]                                                                               ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[29]                                                                               ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[28]                                                                               ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[27]                                                                               ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[26]                                                                               ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[25]                                                                               ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[24]                                                                               ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[14]                                                                               ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[15]                                                                               ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[13]                                                                               ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[12]                                                                               ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[11]                                                                               ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[10]                                                                               ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[9]                                                                                ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[8]                                                                                ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[22]                                                                               ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[23]                                                                               ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[21]                                                                               ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[20]                                                                               ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[19]                                                                               ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[18]                                                                               ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[17]                                                                               ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[16]                                                                               ; 5       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w4_rtl_0|shift_taps_g8m:auto_generated|cntr_2rf:cntr1|cmpr_rgc:cmpr4|aneb_result_wire[0]~0 ; 5       ;
; LiquidCrystalDisplay:inst5|wakeupCount[0]                                                                                                 ; 5       ;
; LcdLineWriter:inst9|Equal0~2                                                                                                              ; 5       ;
; LiquidCrystalDisplay:inst5|ready                                                                                                          ; 5       ;
; Md5BruteForcer:inst4|Equal4~9                                                                                                             ; 5       ;
; Md5BruteForcer:inst4|Equal4~8                                                                                                             ; 5       ;
; CrossDomainBuffer:inst6|out[31]                                                                                                           ; 5       ;
; CrossDomainBuffer:inst6|out[29]                                                                                                           ; 5       ;
; CrossDomainBuffer:inst6|out[30]                                                                                                           ; 5       ;
; CrossDomainBuffer:inst6|out[28]                                                                                                           ; 5       ;
; CrossDomainBuffer:inst6|out[27]                                                                                                           ; 5       ;
; CrossDomainBuffer:inst6|out[26]                                                                                                           ; 5       ;
; CrossDomainBuffer:inst6|out[24]                                                                                                           ; 5       ;
; CrossDomainBuffer:inst6|out[25]                                                                                                           ; 5       ;
; CrossDomainBuffer:inst6|out[23]                                                                                                           ; 5       ;
; CrossDomainBuffer:inst6|out[22]                                                                                                           ; 5       ;
; CrossDomainBuffer:inst6|out[21]                                                                                                           ; 5       ;
; CrossDomainBuffer:inst6|out[20]                                                                                                           ; 5       ;
; Md5BruteForcer:inst4|Equal4~4                                                                                                             ; 5       ;
; CrossDomainBuffer:inst6|out[19]                                                                                                           ; 5       ;
; CrossDomainBuffer:inst6|out[18]                                                                                                           ; 5       ;
; CrossDomainBuffer:inst6|out[17]                                                                                                           ; 5       ;
; CrossDomainBuffer:inst6|out[16]                                                                                                           ; 5       ;
; LiquidCrystalDisplay:inst5|Delay:pulseDelay|done                                                                                          ; 5       ;
; LiquidCrystalDisplay:inst5|Delay:powerDelay|done                                                                                          ; 5       ;
; LiquidCrystalDisplay:inst5|commandState.00010101                                                                                          ; 5       ;
; Md5BruteForcer:inst4|Md5Core:md5|b1[1]                                                                                                    ; 5       ;
; Md5BruteForcer:inst4|Md5Core:md5|b1[2]                                                                                                    ; 5       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w5_rtl_0|shift_taps_i8m:auto_generated|cntr_4rf:cntr1|counter_comb_bita4~0                 ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[6]                                                                                ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[7]                                                                                ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[5]                                                                                ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[4]                                                                                ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[3]                                                                                ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[2]                                                                                ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[1]                                                                                ; 5       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[0]                                                                                ; 5       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w4_rtl_0|shift_taps_g8m:auto_generated|cntr_2rf:cntr1|counter_comb_bita4~0                 ; 5       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w5_rtl_1|shift_taps_f6m:auto_generated|cntr_bpf:cntr1|counter_reg_bit[2]                   ; 4       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w5_rtl_1|shift_taps_f6m:auto_generated|cntr_bpf:cntr1|counter_reg_bit[1]                   ; 4       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w5_rtl_1|shift_taps_f6m:auto_generated|cntr_bpf:cntr1|counter_reg_bit[0]                   ; 4       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w5_rtl_0|shift_taps_i8m:auto_generated|cntr_4rf:cntr1|counter_reg_bit[4]                   ; 4       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w5_rtl_0|shift_taps_i8m:auto_generated|cntr_4rf:cntr1|counter_reg_bit[3]                   ; 4       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w5_rtl_0|shift_taps_i8m:auto_generated|cntr_4rf:cntr1|counter_reg_bit[2]                   ; 4       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w5_rtl_0|shift_taps_i8m:auto_generated|cntr_4rf:cntr1|counter_reg_bit[1]                   ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk~159                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|paddingOffset~12                                                                        ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[95]~150                                                                           ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[143]~144                                                                          ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[54]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[55]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[53]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[52]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[51]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[50]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[49]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[48]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[62]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[63]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[61]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[60]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[59]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[58]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[57]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[56]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[46]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[47]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[45]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[44]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[43]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[42]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[41]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[40]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[38]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[39]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[37]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[36]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[35]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[34]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[33]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[32]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[31]~138                                                                           ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|paddingOffset[0]~5                                                                      ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk~135                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[110]                                                                              ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[111]                                                                              ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[109]                                                                              ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[108]                                                                              ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[107]                                                                              ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[106]                                                                              ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[105]                                                                              ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[104]                                                                              ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[102]                                                                              ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[103]                                                                              ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[101]                                                                              ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[100]                                                                              ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[99]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[98]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[97]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[96]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[118]                                                                              ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[119]                                                                              ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[117]                                                                              ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[116]                                                                              ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[115]                                                                              ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[114]                                                                              ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[113]                                                                              ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[112]                                                                              ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[126]                                                                              ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[127]                                                                              ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[125]                                                                              ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[124]                                                                              ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[123]                                                                              ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[122]                                                                              ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[121]                                                                              ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[120]                                                                              ; 4       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w37_rtl_0|shift_taps_k8m:auto_generated|cntr_nqf:cntr1|cout_actual                         ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[94]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[95]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[83]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[84]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[85]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[86]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[87]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[88]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[89]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[90]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[91]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[92]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[93]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[64]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[65]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[66]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[67]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[68]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[69]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[70]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[71]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[72]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[73]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[74]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[75]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[76]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[77]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[78]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[79]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[80]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[81]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[82]                                                                               ; 4       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w4_rtl_0|shift_taps_g8m:auto_generated|cntr_2rf:cntr1|counter_reg_bit[4]                   ; 4       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w4_rtl_0|shift_taps_g8m:auto_generated|cntr_2rf:cntr1|counter_reg_bit[3]                   ; 4       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w4_rtl_0|shift_taps_g8m:auto_generated|cntr_2rf:cntr1|counter_reg_bit[2]                   ; 4       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w4_rtl_0|shift_taps_g8m:auto_generated|cntr_2rf:cntr1|counter_reg_bit[1]                   ; 4       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w45_rtl_0|shift_taps_n6m:auto_generated|cntr_apf:cntr1|counter_reg_bit[2]                  ; 4       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w45_rtl_0|shift_taps_n6m:auto_generated|cntr_apf:cntr1|counter_reg_bit[1]                  ; 4       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w45_rtl_0|shift_taps_n6m:auto_generated|cntr_apf:cntr1|counter_reg_bit[0]                  ; 4       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w19_rtl_0|shift_taps_l9m:auto_generated|cntr_3rf:cntr1|cout_actual                         ; 4       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w11_rtl_0|shift_taps_h8m:auto_generated|cntr_mqf:cntr1|cout_actual                         ; 4       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w11_rtl_0|shift_taps_h8m:auto_generated|cntr_mqf:cntr1|counter_reg_bit[3]                  ; 4       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w11_rtl_0|shift_taps_h8m:auto_generated|cntr_mqf:cntr1|counter_reg_bit[2]                  ; 4       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w11_rtl_0|shift_taps_h8m:auto_generated|cntr_mqf:cntr1|counter_reg_bit[1]                  ; 4       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w11_rtl_0|shift_taps_h8m:auto_generated|cntr_mqf:cntr1|counter_reg_bit[0]                  ; 4       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w34_rtl_0|shift_taps_j8m:auto_generated|cntr_nqf:cntr1|cout_actual                         ; 4       ;
; LiquidCrystalDisplay:inst5|wakeupCount[1]                                                                                                 ; 4       ;
; Md5BruteForcer:inst4|Md5Core:md5|b1[4]                                                                                                    ; 4       ;
; Md5BruteForcer:inst4|WideNor0~5                                                                                                           ; 3       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk~232                                                                               ; 3       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[451]                                                                              ; 3       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[455]                                                                              ; 3       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[128]~203                                                                          ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w5_rtl_1|shift_taps_f6m:auto_generated|cntr_bpf:cntr1|cout_actual                          ; 3       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk~177                                                                               ; 3       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk~176                                                                               ; 3       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk~174                                                                               ; 3       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[143]~169                                                                          ; 3       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk[103]~166                                                                          ; 3       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk~164                                                                               ; 3       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|paddingOffset~15                                                                        ; 3       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|paddingOffset~8                                                                         ; 3       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|chunk~136                                                                               ; 3       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal25~1                                                                               ; 3       ;
; Md5BruteForcer:inst4|Md5PrintableChunkGenerator:g|Equal25~0                                                                               ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w45_rtl_0|shift_taps_n6m:auto_generated|cntr_apf:cntr1|cout_actual                         ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w54_rtl_0|shift_taps_o6m:auto_generated|cntr_7pf:cntr1|counter_reg_bit[1]                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w54_rtl_0|shift_taps_o6m:auto_generated|cntr_7pf:cntr1|counter_reg_bit[0]                  ; 3       ;
; LiquidCrystalDisplay:inst5|wakeupDelayActive                                                                                              ; 3       ;
; LiquidCrystalDisplay:inst5|pulseDelayActive                                                                                               ; 3       ;
; LiquidCrystalDisplay:inst5|powerDelayActive                                                                                               ; 3       ;
; LiquidCrystalDisplay:inst5|wakeupCount[2]~0                                                                                               ; 3       ;
; LiquidCrystalDisplay:inst5|wakeupCount[2]                                                                                                 ; 3       ;
; Md5BruteForcer:inst4|count[0]                                                                                                             ; 3       ;
; Md5BruteForcer:inst4|Equal4~10                                                                                                            ; 3       ;
; Md5BruteForcer:inst4|WideNor0~3                                                                                                           ; 3       ;
; LiquidCrystalDisplay:inst5|commandState.00001100                                                                                          ; 3       ;
; LiquidCrystalDisplay:inst5|commandState.00001110                                                                                          ; 3       ;
; LiquidCrystalDisplay:inst5|commandState.00000000                                                                                          ; 3       ;
; LiquidCrystalDisplay:inst5|rs                                                                                                             ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b1[21]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b1[22]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b1[24]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b1[25]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b1[26]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b1[28]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b1[29]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b1[30]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b1[5]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b1[6]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b1[8]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b1[9]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b1[10]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b1[12]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b1[13]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b1[14]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b1[16]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b1[17]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b1[18]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b1[20]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b1[0]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[26]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[27]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[28]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[29]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[30]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[31]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[16]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[17]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[18]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[19]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[20]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[21]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[22]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[23]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[24]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[25]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[1]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[2]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[3]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[4]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[5]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[6]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[7]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[8]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[9]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[10]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[11]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[12]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[13]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[14]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[15]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b2[0]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[11]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[12]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[13]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[14]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[15]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[16]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[17]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[18]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[19]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[20]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[26]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[27]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[28]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[29]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[30]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[31]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[21]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[22]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[23]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[24]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[25]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[1]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[2]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[3]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[4]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[5]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[6]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[7]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[8]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[9]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[10]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b3[0]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[26]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[27]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[28]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[29]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[30]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[31]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[1]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[2]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[3]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[4]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[5]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[6]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[7]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[8]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[9]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[10]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[11]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[12]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[13]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[14]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[15]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[16]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[17]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[18]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[19]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[20]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[21]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[22]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[23]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[24]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[25]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b4[0]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[21]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[22]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[23]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[24]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[25]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[26]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[27]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[28]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[29]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[30]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[31]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[1]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[2]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[3]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[4]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[5]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[6]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[7]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[8]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[9]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[10]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[11]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[12]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[13]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[14]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[15]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[16]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[17]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[18]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[19]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[20]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b5[0]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[26]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[27]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[28]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[29]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[30]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[31]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[16]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[17]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[18]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[19]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[20]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[21]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[22]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[23]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[24]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[25]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[1]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[2]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[3]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[4]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[5]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[6]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[7]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[8]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[9]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[10]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[11]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[12]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[13]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[14]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[15]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b6[0]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[11]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[12]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[13]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[14]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[15]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[16]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[17]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[18]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[19]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[20]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[26]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[27]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[28]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[29]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[30]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[31]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[21]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[22]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[23]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[24]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[25]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[1]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[2]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[3]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[4]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[5]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[6]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[7]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[8]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[9]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[10]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b7[0]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[26]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[27]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[28]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[29]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[30]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[31]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[1]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[2]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[3]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[4]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[5]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[6]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[7]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[8]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[9]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[10]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[11]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[12]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[13]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[14]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[15]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[16]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[17]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[18]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[19]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[20]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[21]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[22]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[23]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[24]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[25]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b8[0]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[21]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[22]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[23]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[24]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[25]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[26]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[27]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[28]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[29]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[30]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[31]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[1]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[2]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[3]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[4]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[5]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[6]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[7]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[8]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[9]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[10]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[11]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[12]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[13]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[14]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[15]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[16]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[17]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[18]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[19]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[20]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b9[0]                                                                                                    ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[26]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[27]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[28]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[29]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[30]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[31]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[16]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[17]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[18]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[19]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[20]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[21]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[22]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[23]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[24]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[25]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[1]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[2]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[3]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[4]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[5]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[6]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[7]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[8]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[9]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[10]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[11]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[12]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[13]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[14]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[15]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b10[0]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[11]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[12]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[13]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[14]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[15]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[16]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[17]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[18]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[19]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[20]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[26]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[27]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[28]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[29]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[30]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[31]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[21]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[22]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[23]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[24]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[25]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[1]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[2]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[3]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[4]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[5]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[6]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[7]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[8]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[9]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[10]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b11[0]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[26]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[27]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[28]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[29]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[30]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[31]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[1]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[2]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[3]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[4]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[5]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[6]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[7]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[8]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[9]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[10]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[11]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[12]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[13]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[14]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[15]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[16]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[17]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[18]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[19]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[20]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[21]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[22]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[23]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[24]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[25]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b12[0]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[21]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[22]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[23]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[24]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[25]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[26]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[27]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[28]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[29]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[30]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[31]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[1]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[2]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[3]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[4]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[5]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[6]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[7]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[8]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[9]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[10]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[11]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[12]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[13]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[14]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[15]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[16]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[17]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[18]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[19]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[20]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b13[0]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[28]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[29]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[30]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[31]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[26]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[27]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[16]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[17]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[18]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[19]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[20]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[21]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[22]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[23]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[24]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[25]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[1]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[2]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[3]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[4]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[5]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[6]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[7]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[8]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[9]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[10]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[11]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[12]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[13]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[14]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[15]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b14[0]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[11]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[12]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[13]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[14]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[15]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[16]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[17]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[18]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[19]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[20]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[28]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[29]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[30]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[31]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[21]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[22]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[23]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[24]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[25]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[26]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[27]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[1]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[2]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[3]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[4]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[5]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[6]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[7]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[8]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[9]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[10]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b15[0]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[28]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[29]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[30]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[31]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[1]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[2]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[3]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[4]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[5]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[6]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[7]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[8]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[9]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[10]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[11]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[12]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[13]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[14]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[15]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[16]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[17]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[18]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[19]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[20]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[21]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[22]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[23]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[24]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[25]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[26]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[27]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b16[0]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[24]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[25]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[26]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[27]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[28]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[29]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[30]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[31]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[1]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[2]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[3]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[4]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[5]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[6]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[7]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[8]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[9]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[10]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[11]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[12]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[13]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[14]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[15]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[16]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[17]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[18]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[19]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[20]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[21]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[22]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[23]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b17[0]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[31]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[19]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[20]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[21]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[22]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[23]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[24]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[25]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[26]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[27]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[28]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[29]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[30]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[1]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[2]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[3]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[4]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[5]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[6]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[7]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[8]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[9]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[10]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[11]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[12]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[13]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[14]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[15]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[16]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[17]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[18]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b18[0]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[13]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[14]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[15]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[16]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[17]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[18]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[28]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[29]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[30]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[31]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[19]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[20]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[21]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[22]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[23]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[24]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[25]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[26]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[27]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[1]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[2]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[3]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[4]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[5]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[6]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[7]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[8]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[9]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[10]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[11]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[12]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b19[0]                                                                                                   ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b20[28]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b20[29]                                                                                                  ; 3       ;
; Md5BruteForcer:inst4|Md5Core:md5|b20[30]                                                                                                  ; 3       ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                          ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w11_rtl_0|shift_taps_h8m:auto_generated|altsyncram_gh81:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 10           ; 27           ; 10           ; 27           ; yes                    ; no                      ; yes                    ; yes                     ; 270  ; 10                          ; 27                          ; 10                          ; 27                          ; 270                 ; 1    ; None ; M9K_X22_Y13_N0                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w19_rtl_0|shift_taps_l9m:auto_generated|altsyncram_kk81:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 15           ; 128          ; 15           ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 1920 ; 15                          ; 128                         ; 15                          ; 128                         ; 1920                ; 4    ; None ; M9K_X33_Y16_N0, M9K_X22_Y19_N0, M9K_X22_Y16_N0, M9K_X22_Y20_N0 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w34_rtl_0|shift_taps_j8m:auto_generated|altsyncram_hh81:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 11           ; 64           ; 11           ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 704  ; 11                          ; 64                          ; 11                          ; 64                          ; 704                 ; 2    ; None ; M9K_X33_Y24_N0, M9K_X33_Y13_N0                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w37_rtl_0|shift_taps_k8m:auto_generated|altsyncram_5h81:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 11           ; 70           ; 11           ; 70           ; yes                    ; no                      ; yes                    ; yes                     ; 770  ; 11                          ; 70                          ; 11                          ; 70                          ; 770                 ; 2    ; None ; M9K_X33_Y10_N0, M9K_X22_Y22_N0                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w43_rtl_0|shift_taps_p6m:auto_generated|altsyncram_ud81:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 32           ; 3            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 96   ; 3                           ; 32                          ; 3                           ; 32                          ; 96                  ; 1    ; None ; M9K_X33_Y8_N0                                                  ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w45_rtl_0|shift_taps_n6m:auto_generated|altsyncram_7e81:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 6            ; 32           ; 6            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 192  ; 6                           ; 32                          ; 6                           ; 32                          ; 192                 ; 1    ; None ; M9K_X33_Y14_N0                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w4_rtl_0|shift_taps_g8m:auto_generated|altsyncram_9h81:altsyncram2|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 23           ; 32           ; 23           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 736  ; 23                          ; 32                          ; 23                          ; 32                          ; 736                 ; 1    ; None ; M9K_X22_Y26_N0                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w54_rtl_0|shift_taps_o6m:auto_generated|altsyncram_3e81:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 15           ; 4            ; 15           ; yes                    ; no                      ; yes                    ; yes                     ; 60   ; 4                           ; 15                          ; 4                           ; 15                          ; 60                  ; 1    ; None ; M9K_X33_Y30_N0                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w5_rtl_0|shift_taps_i8m:auto_generated|altsyncram_ih81:altsyncram2|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 19           ; 32           ; 19           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 608  ; 19                          ; 32                          ; 19                          ; 32                          ; 608                 ; 1    ; None ; M9K_X22_Y14_N0                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w5_rtl_1|shift_taps_f6m:auto_generated|altsyncram_6e81:altsyncram2|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 7            ; 12           ; 7            ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 84   ; 7                           ; 12                          ; 7                           ; 12                          ; 84                  ; 1    ; None ; M9K_X22_Y23_N0                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 24,432 / 71,559 ( 34 % ) ;
; C16 interconnects     ; 248 / 2,597 ( 10 % )     ;
; C4 interconnects      ; 14,547 / 46,848 ( 31 % ) ;
; Direct links          ; 5,888 / 71,559 ( 8 % )   ;
; Global clocks         ; 5 / 20 ( 25 % )          ;
; Local interconnects   ; 11,822 / 24,624 ( 48 % ) ;
; R24 interconnects     ; 365 / 2,496 ( 15 % )     ;
; R4 interconnects      ; 18,299 / 62,424 ( 29 % ) ;
+-----------------------+--------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 15.28) ; Number of LABs  (Total = 1391) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 9                              ;
; 2                                           ; 7                              ;
; 3                                           ; 7                              ;
; 4                                           ; 6                              ;
; 5                                           ; 5                              ;
; 6                                           ; 8                              ;
; 7                                           ; 6                              ;
; 8                                           ; 12                             ;
; 9                                           ; 13                             ;
; 10                                          ; 9                              ;
; 11                                          ; 7                              ;
; 12                                          ; 6                              ;
; 13                                          ; 10                             ;
; 14                                          ; 20                             ;
; 15                                          ; 44                             ;
; 16                                          ; 1222                           ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.09) ; Number of LABs  (Total = 1391) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 55                             ;
; 1 Clock                            ; 1343                           ;
; 1 Clock enable                     ; 69                             ;
; 1 Sync. clear                      ; 7                              ;
; 1 Sync. load                       ; 1                              ;
; 2 Clock enables                    ; 3                              ;
; 2 Clocks                           ; 40                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 27.85) ; Number of LABs  (Total = 1391) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 11                             ;
; 3                                            ; 3                              ;
; 4                                            ; 4                              ;
; 5                                            ; 7                              ;
; 6                                            ; 2                              ;
; 7                                            ; 3                              ;
; 8                                            ; 5                              ;
; 9                                            ; 6                              ;
; 10                                           ; 1                              ;
; 11                                           ; 6                              ;
; 12                                           ; 10                             ;
; 13                                           ; 5                              ;
; 14                                           ; 4                              ;
; 15                                           ; 4                              ;
; 16                                           ; 12                             ;
; 17                                           ; 10                             ;
; 18                                           ; 18                             ;
; 19                                           ; 22                             ;
; 20                                           ; 20                             ;
; 21                                           ; 22                             ;
; 22                                           ; 18                             ;
; 23                                           ; 21                             ;
; 24                                           ; 29                             ;
; 25                                           ; 142                            ;
; 26                                           ; 34                             ;
; 27                                           ; 39                             ;
; 28                                           ; 60                             ;
; 29                                           ; 73                             ;
; 30                                           ; 100                            ;
; 31                                           ; 76                             ;
; 32                                           ; 624                            ;
+----------------------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                           ;
+--------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 11.49) ; Number of LABs  (Total = 1391) ;
+--------------------------------------------------+--------------------------------+
; 0                                                ; 0                              ;
; 1                                                ; 186                            ;
; 2                                                ; 158                            ;
; 3                                                ; 92                             ;
; 4                                                ; 75                             ;
; 5                                                ; 37                             ;
; 6                                                ; 24                             ;
; 7                                                ; 19                             ;
; 8                                                ; 18                             ;
; 9                                                ; 15                             ;
; 10                                               ; 20                             ;
; 11                                               ; 19                             ;
; 12                                               ; 16                             ;
; 13                                               ; 17                             ;
; 14                                               ; 17                             ;
; 15                                               ; 22                             ;
; 16                                               ; 269                            ;
; 17                                               ; 39                             ;
; 18                                               ; 34                             ;
; 19                                               ; 33                             ;
; 20                                               ; 48                             ;
; 21                                               ; 45                             ;
; 22                                               ; 43                             ;
; 23                                               ; 32                             ;
; 24                                               ; 25                             ;
; 25                                               ; 29                             ;
; 26                                               ; 17                             ;
; 27                                               ; 14                             ;
; 28                                               ; 7                              ;
; 29                                               ; 5                              ;
; 30                                               ; 5                              ;
; 31                                               ; 6                              ;
; 32                                               ; 5                              ;
+--------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 16.61) ; Number of LABs  (Total = 1391) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 13                             ;
; 3                                            ; 7                              ;
; 4                                            ; 186                            ;
; 5                                            ; 155                            ;
; 6                                            ; 88                             ;
; 7                                            ; 75                             ;
; 8                                            ; 45                             ;
; 9                                            ; 24                             ;
; 10                                           ; 17                             ;
; 11                                           ; 23                             ;
; 12                                           ; 15                             ;
; 13                                           ; 20                             ;
; 14                                           ; 22                             ;
; 15                                           ; 17                             ;
; 16                                           ; 21                             ;
; 17                                           ; 39                             ;
; 18                                           ; 36                             ;
; 19                                           ; 25                             ;
; 20                                           ; 33                             ;
; 21                                           ; 33                             ;
; 22                                           ; 31                             ;
; 23                                           ; 34                             ;
; 24                                           ; 28                             ;
; 25                                           ; 27                             ;
; 26                                           ; 29                             ;
; 27                                           ; 20                             ;
; 28                                           ; 9                              ;
; 29                                           ; 4                              ;
; 30                                           ; 10                             ;
; 31                                           ; 13                             ;
; 32                                           ; 6                              ;
; 33                                           ; 130                            ;
; 34                                           ; 139                            ;
; 35                                           ; 4                              ;
; 36                                           ; 3                              ;
; 37                                           ; 5                              ;
; 38                                           ; 4                              ;
; 39                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 13        ; 0            ; 13        ; 0            ; 0            ; 13        ; 13        ; 0            ; 13        ; 13        ; 0            ; 0            ; 0            ; 0            ; 4            ; 0            ; 0            ; 4            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 13        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 13           ; 0         ; 13           ; 13           ; 0         ; 0         ; 13           ; 0         ; 0         ; 13           ; 13           ; 13           ; 13           ; 9            ; 13           ; 13           ; 9            ; 13           ; 13           ; 13           ; 13           ; 13           ; 13           ; 13           ; 13           ; 13           ; 0         ; 13           ; 13           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; GPIO[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[28]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[29]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[30]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[31]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[32]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[33]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[33]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[31]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[32]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                           ;
+--------------------------------------------------+--------------------------------------------------+-------------------+
; Source Clock(s)                                  ; Destination Clock(s)                             ; Delay Added in ns ;
+--------------------------------------------------+--------------------------------------------------+-------------------+
; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 11.1              ;
+--------------------------------------------------+--------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                          ; Destination Register                                                                                                                                ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Md5BruteForcer:inst4|Md5Core:md5|w48[2][22]                                                                              ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w34_rtl_0|shift_taps_j8m:auto_generated|altsyncram_hh81:altsyncram2|ram_block3a19~porta_datain_reg0  ; 0.294             ;
; Md5BruteForcer:inst4|Md5Core:md5|w48[2][13]                                                                              ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w34_rtl_0|shift_taps_j8m:auto_generated|altsyncram_hh81:altsyncram2|ram_block3a37~porta_datain_reg0  ; 0.294             ;
; Md5BruteForcer:inst4|Md5Core:md5|w48[2][10]                                                                              ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w34_rtl_0|shift_taps_j8m:auto_generated|altsyncram_hh81:altsyncram2|ram_block3a43~porta_datain_reg0  ; 0.294             ;
; Md5BruteForcer:inst4|Md5Core:md5|w48[2][5]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w34_rtl_0|shift_taps_j8m:auto_generated|altsyncram_hh81:altsyncram2|ram_block3a53~porta_datain_reg0  ; 0.294             ;
; Md5BruteForcer:inst4|Md5Core:md5|w48[2][4]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w34_rtl_0|shift_taps_j8m:auto_generated|altsyncram_hh81:altsyncram2|ram_block3a55~porta_datain_reg0  ; 0.294             ;
; Md5BruteForcer:inst4|Md5Core:md5|w33[2][18]                                                                              ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w34_rtl_0|shift_taps_j8m:auto_generated|altsyncram_hh81:altsyncram2|ram_block3a26~porta_datain_reg0  ; 0.294             ;
; Md5BruteForcer:inst4|Md5Core:md5|w44[3][11]                                                                              ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w45_rtl_0|shift_taps_n6m:auto_generated|altsyncram_7e81:altsyncram2|ram_block3a21~porta_datain_reg0  ; 0.233             ;
; Md5BruteForcer:inst4|Md5Core:md5|w44[3][6]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w45_rtl_0|shift_taps_n6m:auto_generated|altsyncram_7e81:altsyncram2|ram_block3a26~porta_datain_reg0  ; 0.233             ;
; Md5BruteForcer:inst4|Md5Core:md5|w44[3][0]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w45_rtl_0|shift_taps_n6m:auto_generated|altsyncram_7e81:altsyncram2|ram_block3a0~porta_datain_reg0   ; 0.233             ;
; Md5BruteForcer:inst4|Md5Core:md5|w42[0][25]                                                                              ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w43_rtl_0|shift_taps_p6m:auto_generated|altsyncram_ud81:altsyncram2|ram_block3a8~porta_datain_reg0   ; 0.233             ;
; Md5BruteForcer:inst4|Md5Core:md5|w3[2][31]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w4_rtl_0|shift_taps_g8m:auto_generated|altsyncram_9h81:altsyncram2|ram_block3a3~porta_datain_reg0    ; 0.233             ;
; Md5BruteForcer:inst4|Md5Core:md5|w4[3][2]                                                                                ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w5_rtl_0|shift_taps_i8m:auto_generated|altsyncram_ih81:altsyncram2|ram_block3a29~porta_datain_reg0   ; 0.233             ;
; Md5BruteForcer:inst4|Md5Core:md5|w1[0][0]                                                                                ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w19_rtl_0|shift_taps_l9m:auto_generated|altsyncram_kk81:altsyncram2|ram_block3a66~porta_datain_reg0  ; 0.233             ;
; Md5BruteForcer:inst4|Md5Core:md5|w2[1][27]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w37_rtl_0|shift_taps_k8m:auto_generated|altsyncram_5h81:altsyncram2|ram_block3a44~porta_datain_reg0  ; 0.233             ;
; Md5BruteForcer:inst4|Md5Core:md5|w44[3][23]                                                                              ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w45_rtl_0|shift_taps_n6m:auto_generated|altsyncram_7e81:altsyncram2|ram_block3a9~porta_datain_reg0   ; 0.223             ;
; Md5BruteForcer:inst4|Md5Core:md5|w44[3][22]                                                                              ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w45_rtl_0|shift_taps_n6m:auto_generated|altsyncram_7e81:altsyncram2|ram_block3a10~porta_datain_reg0  ; 0.223             ;
; Md5BruteForcer:inst4|Md5Core:md5|w44[3][7]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w45_rtl_0|shift_taps_n6m:auto_generated|altsyncram_7e81:altsyncram2|ram_block3a25~porta_datain_reg0  ; 0.223             ;
; Md5BruteForcer:inst4|Md5Core:md5|w44[3][3]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w45_rtl_0|shift_taps_n6m:auto_generated|altsyncram_7e81:altsyncram2|ram_block3a29~porta_datain_reg0  ; 0.223             ;
; Md5BruteForcer:inst4|Md5Core:md5|w33[2][14]                                                                              ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w34_rtl_0|shift_taps_j8m:auto_generated|altsyncram_hh81:altsyncram2|ram_block3a34~porta_datain_reg0  ; 0.223             ;
; Md5BruteForcer:inst4|Md5Core:md5|w28[3][21]                                                                              ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w37_rtl_0|shift_taps_k8m:auto_generated|altsyncram_5h81:altsyncram2|ram_block3a16~porta_datain_reg0  ; 0.223             ;
; Md5BruteForcer:inst4|Md5Core:md5|w28[3][18]                                                                              ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w37_rtl_0|shift_taps_k8m:auto_generated|altsyncram_5h81:altsyncram2|ram_block3a19~porta_datain_reg0  ; 0.223             ;
; Md5BruteForcer:inst4|Md5Core:md5|w28[3][13]                                                                              ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w37_rtl_0|shift_taps_k8m:auto_generated|altsyncram_5h81:altsyncram2|ram_block3a24~porta_datain_reg0  ; 0.223             ;
; Md5BruteForcer:inst4|Md5Core:md5|w28[3][4]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w37_rtl_0|shift_taps_k8m:auto_generated|altsyncram_5h81:altsyncram2|ram_block3a33~porta_datain_reg0  ; 0.223             ;
; Md5BruteForcer:inst4|Md5Core:md5|w20[0][13]                                                                              ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w19_rtl_0|shift_taps_l9m:auto_generated|altsyncram_kk81:altsyncram2|ram_block3a105~porta_datain_reg0 ; 0.223             ;
; Md5BruteForcer:inst4|Md5Core:md5|w20[0][10]                                                                              ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w19_rtl_0|shift_taps_l9m:auto_generated|altsyncram_kk81:altsyncram2|ram_block3a111~porta_datain_reg0 ; 0.223             ;
; Md5BruteForcer:inst4|Md5Core:md5|w20[0][8]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w19_rtl_0|shift_taps_l9m:auto_generated|altsyncram_kk81:altsyncram2|ram_block3a115~porta_datain_reg0 ; 0.223             ;
; Md5BruteForcer:inst4|Md5Core:md5|w20[0][6]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w19_rtl_0|shift_taps_l9m:auto_generated|altsyncram_kk81:altsyncram2|ram_block3a119~porta_datain_reg0 ; 0.223             ;
; Md5BruteForcer:inst4|Md5Core:md5|w20[0][4]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w19_rtl_0|shift_taps_l9m:auto_generated|altsyncram_kk81:altsyncram2|ram_block3a123~porta_datain_reg0 ; 0.223             ;
; Md5BruteForcer:inst4|Md5Core:md5|w20[0][3]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w19_rtl_0|shift_taps_l9m:auto_generated|altsyncram_kk81:altsyncram2|ram_block3a125~porta_datain_reg0 ; 0.223             ;
; Md5BruteForcer:inst4|Md5Core:md5|w20[0][1]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w19_rtl_0|shift_taps_l9m:auto_generated|altsyncram_kk81:altsyncram2|ram_block3a65~porta_datain_reg0  ; 0.223             ;
; Md5BruteForcer:inst4|Md5Core:md5|w20[0][0]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w19_rtl_0|shift_taps_l9m:auto_generated|altsyncram_kk81:altsyncram2|ram_block3a67~porta_datain_reg0  ; 0.223             ;
; Md5BruteForcer:inst4|Md5Core:md5|w3[2][30]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w4_rtl_0|shift_taps_g8m:auto_generated|altsyncram_9h81:altsyncram2|ram_block3a4~porta_datain_reg0    ; 0.223             ;
; Md5BruteForcer:inst4|Md5Core:md5|w4[3][27]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w5_rtl_0|shift_taps_i8m:auto_generated|altsyncram_ih81:altsyncram2|ram_block3a4~porta_datain_reg0    ; 0.223             ;
; Md5BruteForcer:inst4|Md5Core:md5|w4[3][14]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w5_rtl_0|shift_taps_i8m:auto_generated|altsyncram_ih81:altsyncram2|ram_block3a17~porta_datain_reg0   ; 0.223             ;
; Md5BruteForcer:inst4|Md5Core:md5|w2[1][31]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w37_rtl_0|shift_taps_k8m:auto_generated|altsyncram_5h81:altsyncram2|ram_block3a40~porta_datain_reg0  ; 0.223             ;
; Md5BruteForcer:inst4|Md5Core:md5|w2[1][30]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w37_rtl_0|shift_taps_k8m:auto_generated|altsyncram_5h81:altsyncram2|ram_block3a41~porta_datain_reg0  ; 0.223             ;
; Md5BruteForcer:inst4|Md5Core:md5|w2[1][29]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w37_rtl_0|shift_taps_k8m:auto_generated|altsyncram_5h81:altsyncram2|ram_block3a42~porta_datain_reg0  ; 0.223             ;
; Md5BruteForcer:inst4|Md5Core:md5|w2[1][28]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w37_rtl_0|shift_taps_k8m:auto_generated|altsyncram_5h81:altsyncram2|ram_block3a43~porta_datain_reg0  ; 0.223             ;
; Md5BruteForcer:inst4|Md5Core:md5|w2[1][26]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w37_rtl_0|shift_taps_k8m:auto_generated|altsyncram_5h81:altsyncram2|ram_block3a45~porta_datain_reg0  ; 0.223             ;
; Md5BruteForcer:inst4|Md5Core:md5|w2[1][24]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w37_rtl_0|shift_taps_k8m:auto_generated|altsyncram_5h81:altsyncram2|ram_block3a47~porta_datain_reg0  ; 0.223             ;
; Md5BruteForcer:inst4|Md5Core:md5|w2[1][23]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w37_rtl_0|shift_taps_k8m:auto_generated|altsyncram_5h81:altsyncram2|ram_block3a48~porta_datain_reg0  ; 0.223             ;
; Md5BruteForcer:inst4|Md5Core:md5|w2[1][20]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w37_rtl_0|shift_taps_k8m:auto_generated|altsyncram_5h81:altsyncram2|ram_block3a51~porta_datain_reg0  ; 0.223             ;
; Md5BruteForcer:inst4|Md5Core:md5|w2[1][18]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w37_rtl_0|shift_taps_k8m:auto_generated|altsyncram_5h81:altsyncram2|ram_block3a53~porta_datain_reg0  ; 0.223             ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w54_rtl_0|shift_taps_o6m:auto_generated|cntr_7pf:cntr1|counter_reg_bit[0] ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w54_rtl_0|shift_taps_o6m:auto_generated|altsyncram_3e81:altsyncram2|ram_block3a9~portb_address_reg0  ; 0.206             ;
; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w54_rtl_0|shift_taps_o6m:auto_generated|cntr_7pf:cntr1|counter_reg_bit[1] ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w54_rtl_0|shift_taps_o6m:auto_generated|altsyncram_3e81:altsyncram2|ram_block3a9~portb_address_reg0  ; 0.206             ;
; Md5BruteForcer:inst4|Md5Core:md5|w48[2][0]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w34_rtl_0|shift_taps_j8m:auto_generated|altsyncram_hh81:altsyncram2|ram_block3a63~porta_datain_reg0  ; 0.076             ;
; Md5BruteForcer:inst4|Md5Core:md5|w3[2][27]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w4_rtl_0|shift_taps_g8m:auto_generated|altsyncram_9h81:altsyncram2|ram_block3a7~porta_datain_reg0    ; 0.027             ;
; Md5BruteForcer:inst4|Md5Core:md5|w10[4][2]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w11_rtl_0|shift_taps_h8m:auto_generated|altsyncram_gh81:altsyncram2|ram_block3a21~porta_datain_reg0  ; 0.027             ;
; Md5BruteForcer:inst4|Md5Core:md5|w3[2][24]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w4_rtl_0|shift_taps_g8m:auto_generated|altsyncram_9h81:altsyncram2|ram_block3a10~porta_datain_reg0   ; 0.026             ;
; Md5BruteForcer:inst4|Md5Core:md5|w3[2][25]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w4_rtl_0|shift_taps_g8m:auto_generated|altsyncram_9h81:altsyncram2|ram_block3a9~porta_datain_reg0    ; 0.017             ;
; Md5BruteForcer:inst4|Md5Core:md5|w3[2][20]                                                                               ; Md5BruteForcer:inst4|Md5Core:md5|altshift_taps:w4_rtl_0|shift_taps_g8m:auto_generated|altsyncram_9h81:altsyncram2|ram_block3a14~porta_datain_reg0   ; 0.017             ;
+--------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 51 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE22F17C6 for design "DE0_NANO"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (15564): Compensate clock of PLL "pll:inst|altpll:altpll_component|pll_altpll2:auto_generated|pll1" has been set to clock1
Info (15535): Implemented PLL "pll:inst|altpll:altpll_component|pll_altpll2:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:inst|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[1] port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:inst|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[2] port
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332104): Reading SDC File: 'DE0_NANO.SDC'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {inst|altpll_component|auto_generated|pll1|clk[1]} {inst|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {inst|altpll_component|auto_generated|pll1|inclk[0]} -duty_cycle 50.00 -name {inst|altpll_component|auto_generated|pll1|clk[2]} {inst|altpll_component|auto_generated|pll1|clk[2]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: GPIO_1[33] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register SpiSlave:inst2|miso is being clocked by GPIO_1[33]
Warning (332060): Node: CrossDomainBuffer:inst6|syncSaved[1] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Md5BruteForcer:inst4|dataOut[16] is being clocked by CrossDomainBuffer:inst6|syncSaved[1]
Warning (332060): Node: SpiSlave:inst2|shiftComplete was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register CrossDomainBuffer:inst6|out[1] is being clocked by SpiSlave:inst2|shiftComplete
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000     CLOCK_50
    Info (332111):   10.000 inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):   20.000 inst|altpll_component|auto_generated|pll1|clk[2]
Info (176353): Automatically promoted node pll:inst|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[1] (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node pll:inst|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[2] (placed in counter C1 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node CrossDomainBuffer:inst6|syncSaved[1] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SpiSlave:inst2|shiftComplete 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CrossDomainBuffer:inst6|syncSaved[0]
Info (176353): Automatically promoted node Md5BruteForcer:inst4|reset2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Md5BruteForcer:inst4|reset2~1
        Info (176357): Destination node Md5BruteForcer:inst4|reset2~2
        Info (176357): Destination node Md5BruteForcer:inst4|textBuffer[63][80]~0
        Info (176357): Destination node Md5BruteForcer:inst4|textBuffer[63][72]~1
        Info (176357): Destination node Md5BruteForcer:inst4|textBuffer[63][64]~2
        Info (176357): Destination node Md5BruteForcer:inst4|textBuffer[63][88]~3
        Info (176357): Destination node Md5BruteForcer:inst4|textBuffer[63][40]~4
        Info (176357): Destination node Md5BruteForcer:inst4|textBuffer[63][48]~5
        Info (176357): Destination node Md5BruteForcer:inst4|textBuffer[63][32]~6
        Info (176357): Destination node Md5BruteForcer:inst4|textBuffer[63][56]~7
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SADDR" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQM[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQM[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EPCS_ASDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EPCS_DATA0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EPCS_DCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EPCS_NCSO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_IN[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_IN[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_IN[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_IN[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_IN[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_IN[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_IN[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "G_SENSOR_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "G_SENSOR_INT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:20
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:22
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:05:08
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 22% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 30% of the available device resources in the region that extends from location X10_Y11 to location X20_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:01:39
Info (11888): Total time spent on timing analysis during the Fitter is 44.55 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:14
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 4 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin GPIO_1[33] uses I/O standard 3.3-V LVTTL at J14
    Info (169178): Pin GPIO_1[31] uses I/O standard 3.3-V LVTTL at K15
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at R8
    Info (169178): Pin GPIO_1[32] uses I/O standard 3.3-V LVTTL at J13
Info (144001): Generated suppressed messages file C:/Users/John/Documents/GitHub/md5-64-stage-pipelined-fpga/DE0_NANO.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 150 warnings
    Info: Peak virtual memory: 1233 megabytes
    Info: Processing ended: Fri Jan 09 00:30:34 2015
    Info: Elapsed time: 00:08:09
    Info: Total CPU time (on all processors): 00:07:46


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/John/Documents/GitHub/md5-64-stage-pipelined-fpga/DE0_NANO.fit.smsg.


