Fitter report for mynios2
Sun May 22 13:10:35 2016
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Output Pin Default Load For Reported TCO
 23. Fitter Resource Utilization by Entity
 24. Delay Chain Summary
 25. Pad To Core Delay Chain Fanout
 26. Control Signals
 27. Global & Other Fast Signals
 28. Non-Global High Fan-Out Signals
 29. Fitter RAM Summary
 30. |my_top_system|mynios2:inst_qsys|mynios2_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_63c1:auto_generated|ALTSYNCRAM
 31. |my_top_system|mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|altsyncram:the_boot_copier_rom|altsyncram_su51:auto_generated|ALTSYNCRAM
 32. |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altsyncram:Ram0_rtl_0|altsyncram_7k71:auto_generated|ALTSYNCRAM
 33. Fitter DSP Block Usage Summary
 34. DSP Block Details
 35. Interconnect Usage Summary
 36. LAB Logic Elements
 37. LAB-wide Signals
 38. LAB Signals Sourced
 39. LAB Signals Sourced Out
 40. LAB Distinct Inputs
 41. I/O Rules Summary
 42. I/O Rules Details
 43. I/O Rules Matrix
 44. Fitter Device Options
 45. Operating Settings and Conditions
 46. Estimated Delay Added for Hold Timing Summary
 47. Estimated Delay Added for Hold Timing Details
 48. Fitter Messages
 49. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Sun May 22 13:10:35 2016          ;
; Quartus II Version                 ; 11.0 Build 208 07/03/2011 SP 1 SJ Full Version ;
; Revision Name                      ; mynios2                                        ;
; Top-level Entity Name              ; my_top_system                                  ;
; Family                             ; Cyclone IV E                                   ;
; Device                             ; EP4CE22F17C6                                   ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 7,834 / 22,320 ( 35 % )                        ;
;     Total combinational functions  ; 6,673 / 22,320 ( 30 % )                        ;
;     Dedicated logic registers      ; 5,211 / 22,320 ( 23 % )                        ;
; Total registers                    ; 5280                                           ;
; Total pins                         ; 74 / 154 ( 48 % )                              ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 172,928 / 608,256 ( 28 % )                     ;
; Embedded Multiplier 9-bit elements ; 4 / 132 ( 3 % )                                ;
; Total PLLs                         ; 2 / 4 ( 50 % )                                 ;
+------------------------------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Optimize Multi-Corner Timing                                               ; On                                    ; Off                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Use TimeQuest Timing Analyzer                                              ; On                                    ; On                                    ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  11.3%      ;
+----------------------------+-------------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+-----------------+------------------------+
; Pin Name        ; Reason                 ;
+-----------------+------------------------+
; EPCS_DCLK       ; Missing drive strength ;
; EPCS_SCE        ; Missing drive strength ;
; EPCS_SDO        ; Missing drive strength ;
; ADC_CS_N        ; Missing drive strength ;
; ADC_SADDR       ; Missing drive strength ;
; ADC_SCLK        ; Missing drive strength ;
; PWM_STEERING    ; Missing drive strength ;
; PWM_THROTTLE    ; Missing drive strength ;
; TxD             ; Missing drive strength ;
; DIGITAL_OUTPUT1 ; Missing drive strength ;
; LED[0]          ; Missing drive strength ;
; LED[1]          ; Missing drive strength ;
; LED[2]          ; Missing drive strength ;
; LED[3]          ; Missing drive strength ;
; LED[4]          ; Missing drive strength ;
; LED[5]          ; Missing drive strength ;
; LED[6]          ; Missing drive strength ;
; LED[7]          ; Missing drive strength ;
+-----------------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                         ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                           ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[0]                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[0]                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[0]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[1]                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[1]                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[1]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[2]                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[2]                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[2]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[3]                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[3]                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[3]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[4]                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[4]                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[4]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[5]                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[5]                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[5]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[6]                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[6]                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[6]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[7]                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[7]                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[7]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[8]                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[8]                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[8]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[9]                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[9]                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[9]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[10]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[10]                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[10]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[11]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[11]                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[11]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[12]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[12]                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[12]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[13]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[13]                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[13]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[14]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[14]                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[14]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[15]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[15]                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[15]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[16]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[17]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[18]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[19]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[20]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[21]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[22]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[23]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[24]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[25]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[26]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[27]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[28]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[29]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[30]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src1[31]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[0]                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[0]                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[0]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[0]~_Duplicate_1                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[1]                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[1]                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[1]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[1]~_Duplicate_1                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[2]                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[2]                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[2]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[2]~_Duplicate_1                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[3]                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[3]                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[3]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[3]~_Duplicate_1                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[4]                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[4]                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[4]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[4]~_Duplicate_1                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[5]                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[5]                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[5]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[5]~_Duplicate_1                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[6]                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[6]                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[6]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[6]~_Duplicate_1                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[7]                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[7]                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[7]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[7]~_Duplicate_1                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[8]                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[8]                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[8]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[8]~_Duplicate_1                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[9]                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[9]                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[9]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[9]~_Duplicate_1                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[10]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[10]                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[10]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[10]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[11]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[11]                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[11]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[11]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[12]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[12]                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[12]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[12]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[13]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[13]                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[13]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[13]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[14]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[14]                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[14]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[14]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[15]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[15]                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[15]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_src2[15]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_bht_data[0]                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_bht_module:mynios2_cpu_bht|altsyncram:the_altsyncram|altsyncram_rig1:auto_generated|q_b[0]                                                                                   ; PORTBDATAOUT     ;                       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_bht_data[1]                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_bht_module:mynios2_cpu_bht|altsyncram:the_altsyncram|altsyncram_rig1:auto_generated|q_b[1]                                                                                   ; PORTBDATAOUT     ;                       ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|alt_jtag_atlantic:mynios2_jtag_uart_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_w:the_mynios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0] ; PORTBDATAOUT     ;                       ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|alt_jtag_atlantic:mynios2_jtag_uart_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_w:the_mynios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1] ; PORTBDATAOUT     ;                       ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|alt_jtag_atlantic:mynios2_jtag_uart_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_w:the_mynios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2] ; PORTBDATAOUT     ;                       ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|alt_jtag_atlantic:mynios2_jtag_uart_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_w:the_mynios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3] ; PORTBDATAOUT     ;                       ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|alt_jtag_atlantic:mynios2_jtag_uart_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_w:the_mynios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4] ; PORTBDATAOUT     ;                       ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|alt_jtag_atlantic:mynios2_jtag_uart_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_w:the_mynios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5] ; PORTBDATAOUT     ;                       ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|alt_jtag_atlantic:mynios2_jtag_uart_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_w:the_mynios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6] ; PORTBDATAOUT     ;                       ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|alt_jtag_atlantic:mynios2_jtag_uart_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_w:the_mynios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7] ; PORTBDATAOUT     ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_addr[0]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[0]~output                                                                                                                                                                                                       ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_addr[1]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[1]~output                                                                                                                                                                                                       ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_addr[2]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[2]~output                                                                                                                                                                                                       ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_addr[3]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[3]~output                                                                                                                                                                                                       ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_addr[4]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[4]~output                                                                                                                                                                                                       ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_addr[5]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[5]~output                                                                                                                                                                                                       ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_addr[6]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[6]~output                                                                                                                                                                                                       ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_addr[7]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[7]~output                                                                                                                                                                                                       ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_addr[8]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[8]~output                                                                                                                                                                                                       ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_addr[9]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[9]~output                                                                                                                                                                                                       ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_addr[10]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[10]~output                                                                                                                                                                                                      ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_addr[11]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[11]~output                                                                                                                                                                                                      ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_addr[12]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[12]~output                                                                                                                                                                                                      ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_bank[0]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_BA_0~output                                                                                                                                                                                                          ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_bank[1]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_BA_1~output                                                                                                                                                                                                          ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_cmd[0]                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_cmd[0]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_cmd[0]                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_WE_N~output                                                                                                                                                                                                          ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_cmd[0]                                                           ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                            ;                  ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_cmd[1]                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_cmd[1]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_cmd[1]                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_CAS_N~output                                                                                                                                                                                                         ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_cmd[1]                                                           ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                            ;                  ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_cmd[2]                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_cmd[2]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_cmd[2]                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_RAS_N~output                                                                                                                                                                                                         ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_cmd[2]                                                           ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                            ;                  ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_cmd[3]                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_CS_N~output                                                                                                                                                                                                          ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_cmd[3]                                                           ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                            ;                  ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[0]                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[0]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[0]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[0]~output                                                                                                                                                                                                         ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[1]                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[1]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[1]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[1]~output                                                                                                                                                                                                         ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[2]                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[2]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[2]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[2]~output                                                                                                                                                                                                         ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[3]                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[3]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[3]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[3]~output                                                                                                                                                                                                         ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[4]                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[4]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[4]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[4]~output                                                                                                                                                                                                         ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[5]                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[5]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[5]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[5]~output                                                                                                                                                                                                         ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[6]                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[6]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[6]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[6]~output                                                                                                                                                                                                         ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[7]                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[7]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[7]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[7]~output                                                                                                                                                                                                         ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[8]                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[8]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[8]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[8]~output                                                                                                                                                                                                         ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[9]                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[9]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[9]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[9]~output                                                                                                                                                                                                         ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[10]                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[10]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[10]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[10]~output                                                                                                                                                                                                        ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[11]                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[11]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[11]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[11]~output                                                                                                                                                                                                        ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[12]                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[12]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[12]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[12]~output                                                                                                                                                                                                        ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[13]                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[13]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[13]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[13]~output                                                                                                                                                                                                        ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[14]                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[14]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[14]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[14]~output                                                                                                                                                                                                        ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[15]                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[15]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_data[15]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[15]~output                                                                                                                                                                                                        ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_dqm[0]                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQML~output                                                                                                                                                                                                          ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_dqm[1]                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQMU~output                                                                                                                                                                                                          ; I                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_1                                                                                                                                                                  ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[0]~output                                                                                                                                                                                                         ; OE               ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                            ;                  ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_1                                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_2                                                                                                                                                                  ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_1                                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[1]~output                                                                                                                                                                                                         ; OE               ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_1                                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                            ;                  ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_2                                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_3                                                                                                                                                                  ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_2                                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[2]~output                                                                                                                                                                                                         ; OE               ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_2                                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                            ;                  ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_3                                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_4                                                                                                                                                                  ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_3                                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[3]~output                                                                                                                                                                                                         ; OE               ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_3                                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                            ;                  ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_4                                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_5                                                                                                                                                                  ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_4                                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[4]~output                                                                                                                                                                                                         ; OE               ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_4                                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                            ;                  ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_5                                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_6                                                                                                                                                                  ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_5                                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[5]~output                                                                                                                                                                                                         ; OE               ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_5                                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                            ;                  ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_6                                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_7                                                                                                                                                                  ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_6                                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[6]~output                                                                                                                                                                                                         ; OE               ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_6                                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                            ;                  ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_7                                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_8                                                                                                                                                                  ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_7                                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[7]~output                                                                                                                                                                                                         ; OE               ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_7                                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                            ;                  ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_8                                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_9                                                                                                                                                                  ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_8                                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[8]~output                                                                                                                                                                                                         ; OE               ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_8                                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                            ;                  ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_9                                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_10                                                                                                                                                                 ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_9                                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[9]~output                                                                                                                                                                                                         ; OE               ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_9                                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                            ;                  ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_10                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_11                                                                                                                                                                 ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_10                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[10]~output                                                                                                                                                                                                        ; OE               ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_10                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                            ;                  ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_11                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_12                                                                                                                                                                 ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_11                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[11]~output                                                                                                                                                                                                        ; OE               ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_11                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                            ;                  ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_12                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_13                                                                                                                                                                 ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_12                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[12]~output                                                                                                                                                                                                        ; OE               ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_12                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                            ;                  ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_13                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_14                                                                                                                                                                 ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_13                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[13]~output                                                                                                                                                                                                        ; OE               ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_13                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                            ;                  ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_14                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_15                                                                                                                                                                 ; Q                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_14                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[14]~output                                                                                                                                                                                                        ; OE               ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_14                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                            ;                  ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_15                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[15]~output                                                                                                                                                                                                        ; OE               ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_15                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                            ;                  ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|za_data[0]                                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[0]~input                                                                                                                                                                                                          ; O                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|za_data[1]                                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[1]~input                                                                                                                                                                                                          ; O                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|za_data[2]                                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[2]~input                                                                                                                                                                                                          ; O                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|za_data[3]                                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[3]~input                                                                                                                                                                                                          ; O                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|za_data[4]                                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[4]~input                                                                                                                                                                                                          ; O                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|za_data[5]                                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[5]~input                                                                                                                                                                                                          ; O                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|za_data[6]                                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[6]~input                                                                                                                                                                                                          ; O                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|za_data[7]                                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[7]~input                                                                                                                                                                                                          ; O                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|za_data[8]                                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[8]~input                                                                                                                                                                                                          ; O                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|za_data[9]                                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[9]~input                                                                                                                                                                                                          ; O                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|za_data[10]                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[10]~input                                                                                                                                                                                                         ; O                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|za_data[11]                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[11]~input                                                                                                                                                                                                         ; O                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|za_data[12]                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[12]~input                                                                                                                                                                                                         ; O                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|za_data[13]                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[13]~input                                                                                                                                                                                                         ; O                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|za_data[14]                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[14]~input                                                                                                                                                                                                         ; O                ;                       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|za_data[15]                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[15]~input                                                                                                                                                                                                         ; O                ;                       ;
+--------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                    ;
+-----------------------------+-----------------+--------------+------------+---------------+----------------------------+
; Name                        ; Ignored Entity  ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source             ;
+-----------------------------+-----------------+--------------+------------+---------------+----------------------------+
; Fast Output Enable Register ; mynios2_sdram_0 ;              ; m_data[0]  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; mynios2_sdram_0 ;              ; m_data[10] ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; mynios2_sdram_0 ;              ; m_data[11] ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; mynios2_sdram_0 ;              ; m_data[12] ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; mynios2_sdram_0 ;              ; m_data[13] ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; mynios2_sdram_0 ;              ; m_data[14] ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; mynios2_sdram_0 ;              ; m_data[15] ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; mynios2_sdram_0 ;              ; m_data[1]  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; mynios2_sdram_0 ;              ; m_data[2]  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; mynios2_sdram_0 ;              ; m_data[3]  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; mynios2_sdram_0 ;              ; m_data[4]  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; mynios2_sdram_0 ;              ; m_data[5]  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; mynios2_sdram_0 ;              ; m_data[6]  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; mynios2_sdram_0 ;              ; m_data[7]  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; mynios2_sdram_0 ;              ; m_data[8]  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; mynios2_sdram_0 ;              ; m_data[9]  ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+-----------------+--------------+------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 12471 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 12471 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 12045   ; 0                 ; N/A                     ; Source File       ;
; pzdyqx:nabboc                  ; 190     ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 228     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 8       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Mike/Documents/Rover/FPGA_PROJECT_BASE_SYSTEM_V3/mynios2.pin.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                        ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                  ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 7,834 / 22,320 ( 35 % )                                                                                                ;
;     -- Combinational with no register       ; 2623                                                                                                                   ;
;     -- Register only                        ; 1161                                                                                                                   ;
;     -- Combinational with a register        ; 4050                                                                                                                   ;
;                                             ;                                                                                                                        ;
; Logic element usage by number of LUT inputs ;                                                                                                                        ;
;     -- 4 input functions                    ; 3469                                                                                                                   ;
;     -- 3 input functions                    ; 1728                                                                                                                   ;
;     -- <=2 input functions                  ; 1476                                                                                                                   ;
;     -- Register only                        ; 1161                                                                                                                   ;
;                                             ;                                                                                                                        ;
; Logic elements by mode                      ;                                                                                                                        ;
;     -- normal mode                          ; 5870                                                                                                                   ;
;     -- arithmetic mode                      ; 803                                                                                                                    ;
;                                             ;                                                                                                                        ;
; Total registers*                            ; 5,280 / 23,018 ( 23 % )                                                                                                ;
;     -- Dedicated logic registers            ; 5,211 / 22,320 ( 23 % )                                                                                                ;
;     -- I/O registers                        ; 69 / 698 ( 10 % )                                                                                                      ;
;                                             ;                                                                                                                        ;
; Total LABs:  partially or completely used   ; 609 / 1,395 ( 44 % )                                                                                                   ;
; User inserted logic elements                ; 0                                                                                                                      ;
; Virtual pins                                ; 0                                                                                                                      ;
; I/O pins                                    ; 74 / 154 ( 48 % )                                                                                                      ;
;     -- Clock pins                           ; 5 / 7 ( 71 % )                                                                                                         ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )                                                                                                         ;
; Global signals                              ; 16                                                                                                                     ;
; M9Ks                                        ; 28 / 66 ( 42 % )                                                                                                       ;
; Total block memory bits                     ; 172,928 / 608,256 ( 28 % )                                                                                             ;
; Total block memory implementation bits      ; 258,048 / 608,256 ( 42 % )                                                                                             ;
; Embedded Multiplier 9-bit elements          ; 4 / 132 ( 3 % )                                                                                                        ;
; PLLs                                        ; 2 / 4 ( 50 % )                                                                                                         ;
; Global clocks                               ; 16 / 20 ( 80 % )                                                                                                       ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                                                                                        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                                          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                                                          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                                                          ;
; Average interconnect usage (total/H/V)      ; 19% / 19% / 19%                                                                                                        ;
; Peak interconnect usage (total/H/V)         ; 70% / 69% / 70%                                                                                                        ;
; Maximum fan-out node                        ; mynios2:inst_qsys|mynios2_up_clock:up_clock|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|clk[0]~clkctrl ;
; Maximum fan-out                             ; 4408                                                                                                                   ;
; Highest non-global fan-out signal           ; mynios2:inst_qsys|mynios2_cpu:cpu|A_stall~0                                                                            ;
; Highest non-global fan-out                  ; 920                                                                                                                    ;
; Total fan-out                               ; 41872                                                                                                                  ;
; Average fan-out                             ; 3.23                                                                                                                   ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                           ;
+----------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                    ; Top                   ; pzdyqx:nabboc         ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                   ; Low                   ; Low                            ;
;                                              ;                       ;                       ;                       ;                                ;
; Total logic elements                         ; 7499 / 22320 ( 33 % ) ; 136 / 22320 ( < 1 % ) ; 199 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register        ; 2448                  ; 64                    ; 111                   ; 0                              ;
;     -- Register only                         ; 1082                  ; 20                    ; 59                    ; 0                              ;
;     -- Combinational with a register         ; 3969                  ; 52                    ; 29                    ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                       ;                       ;                                ;
;     -- 4 input functions                     ; 3368                  ; 39                    ; 62                    ; 0                              ;
;     -- 3 input functions                     ; 1645                  ; 29                    ; 54                    ; 0                              ;
;     -- <=2 input functions                   ; 1404                  ; 48                    ; 24                    ; 0                              ;
;     -- Register only                         ; 1082                  ; 20                    ; 59                    ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Logic elements by mode                       ;                       ;                       ;                       ;                                ;
;     -- normal mode                           ; 5623                  ; 112                   ; 135                   ; 0                              ;
;     -- arithmetic mode                       ; 794                   ; 4                     ; 5                     ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Total registers                              ; 5120                  ; 72                    ; 88                    ; 0                              ;
;     -- Dedicated logic registers             ; 5051 / 22320 ( 22 % ) ; 72 / 22320 ( < 1 % )  ; 88 / 22320 ( < 1 % )  ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                         ; 138                   ; 0                     ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Total LABs:  partially or completely used    ; 580 / 1395 ( 41 % )   ; 14 / 1395 ( 1 % )     ; 16 / 1395 ( 1 % )     ; 0 / 1395 ( 0 % )               ;
;                                              ;                       ;                       ;                       ;                                ;
; Virtual pins                                 ; 0                     ; 0                     ; 0                     ; 0                              ;
; I/O pins                                     ; 74                    ; 0                     ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 4 / 132 ( 3 % )       ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                            ; 172928                ; 0                     ; 0                     ; 0                              ;
; Total RAM block bits                         ; 258048                ; 0                     ; 0                     ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 2 / 4 ( 50 % )                 ;
; M9K                                          ; 28 / 66 ( 42 % )      ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )                 ;
; Clock control block                          ; 10 / 24 ( 41 % )      ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )        ; 4 / 24 ( 16 % )                ;
; Double Data Rate I/O output circuitry        ; 37 / 220 ( 16 % )     ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 220 ( 7 % )      ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )                ;
;                                              ;                       ;                       ;                       ;                                ;
; Connections                                  ;                       ;                       ;                       ;                                ;
;     -- Input Connections                     ; 4798                  ; 64                    ; 142                   ; 2                              ;
;     -- Registered Input Connections          ; 4601                  ; 38                    ; 95                    ; 0                              ;
;     -- Output Connections                    ; 299                   ; 5                     ; 183                   ; 4519                           ;
;     -- Registered Output Connections         ; 4                     ; 4                     ; 182                   ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Internal Connections                         ;                       ;                       ;                       ;                                ;
;     -- Total Connections                     ; 40859                 ; 550                   ; 983                   ; 4528                           ;
;     -- Registered Connections                ; 19836                 ; 305                   ; 656                   ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; External Connections                         ;                       ;                       ;                       ;                                ;
;     -- Top                                   ; 218                   ; 52                    ; 306                   ; 4521                           ;
;     -- pzdyqx:nabboc                         ; 52                    ; 0                     ; 17                    ; 0                              ;
;     -- sld_hub:auto_hub                      ; 306                   ; 17                    ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 4521                  ; 0                     ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Partition Interface                          ;                       ;                       ;                       ;                                ;
;     -- Input Ports                           ; 58                    ; 10                    ; 29                    ; 2                              ;
;     -- Output Ports                          ; 48                    ; 4                     ; 45                    ; 5                              ;
;     -- Bidir Ports                           ; 16                    ; 0                     ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Registered Ports                             ;                       ;                       ;                       ;                                ;
;     -- Registered Input Ports                ; 0                     ; 5                     ; 2                     ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 3                     ; 35                    ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Port Connectivity                            ;                       ;                       ;                       ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 0                     ; 13                    ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 2                     ; 1                     ; 1                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 0                     ; 24                    ; 0                              ;
+----------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                               ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; ADC_SDAT            ; A9    ; 7        ; 25           ; 34           ; 0            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLK_50              ; R8    ; 3        ; 27           ; 0            ; 21           ; 568                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; DIP_SWITCH[0]       ; M1    ; 2        ; 0            ; 16           ; 21           ; 18                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; DIP_SWITCH[1]       ; T8    ; 3        ; 27           ; 0            ; 14           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; DIP_SWITCH[2]       ; B9    ; 7        ; 25           ; 34           ; 7            ; 20                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; DIP_SWITCH[3]       ; M15   ; 5        ; 53           ; 17           ; 14           ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; EPCS_DATA0          ; H2    ; 1        ; 0            ; 22           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ;
; HALL_EFFECT         ; F13   ; 6        ; 53           ; 21           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[0]              ; J15   ; 5        ; 53           ; 14           ; 0            ; 58                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[1]              ; E1    ; 1        ; 0            ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; RECEIVER_CHANNEL[0] ; N16   ; 5        ; 53           ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; RECEIVER_CHANNEL[1] ; P16   ; 5        ; 53           ; 7            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; RECEIVER_CHANNEL[2] ; L15   ; 5        ; 53           ; 11           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; RECEIVER_CHANNEL[3] ; K16   ; 5        ; 53           ; 12           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; RECEIVER_CHANNEL[4] ; N11   ; 4        ; 43           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; RECEIVER_CHANNEL[5] ; P9    ; 4        ; 38           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; RxD                 ; D11   ; 7        ; 51           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; ADC_CS_N        ; A10   ; 7        ; 34           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ADC_SADDR       ; B10   ; 7        ; 34           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ADC_SCLK        ; B14   ; 7        ; 45           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DIGITAL_OUTPUT1 ; T15   ; 4        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; EPCS_DCLK       ; H1    ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; EPCS_SCE        ; D2    ; 1        ; 0            ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; EPCS_SDO        ; C1    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED[0]          ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED[1]          ; A13   ; 7        ; 49           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED[2]          ; B13   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED[3]          ; A11   ; 7        ; 40           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED[4]          ; D1    ; 1        ; 0            ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED[5]          ; F3    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED[6]          ; B1    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED[7]          ; L3    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; PWM_STEERING    ; K15   ; 5        ; 53           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; PWM_THROTTLE    ; J14   ; 5        ; 53           ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[0]   ; P2    ; 2        ; 0            ; 4            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[10]  ; N2    ; 2        ; 0            ; 8            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[11]  ; N1    ; 2        ; 0            ; 7            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[12]  ; L4    ; 2        ; 0            ; 6            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[1]   ; N5    ; 3        ; 5            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[2]   ; N6    ; 3        ; 5            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[3]   ; M8    ; 3        ; 20           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[4]   ; P8    ; 3        ; 25           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[5]   ; T7    ; 3        ; 18           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[6]   ; N8    ; 3        ; 20           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[7]   ; T6    ; 3        ; 14           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[8]   ; R1    ; 2        ; 0            ; 5            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[9]   ; P1    ; 2        ; 0            ; 4            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_BA_0      ; M7    ; 3        ; 11           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_BA_1      ; M6    ; 3        ; 7            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_CAS_N     ; L1    ; 2        ; 0            ; 11           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_CKE       ; L7    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_CLK       ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_CS_N      ; P6    ; 3        ; 11           ; 0            ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_DQML      ; R6    ; 3        ; 14           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_DQMU      ; T5    ; 3        ; 14           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_RAS_N     ; L2    ; 2        ; 0            ; 11           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_WE_N      ; C2    ; 1        ; 0            ; 27           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; TxD             ; B12   ; 7        ; 43           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+------------------------------------------------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                       ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+------------------------------------------------------------+---------------------+
; SDRAM_DQ[0]  ; G2    ; 1        ; 0            ; 23           ; 14           ; 0                     ; 5                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe               ; -                   ;
; SDRAM_DQ[10] ; T3    ; 3        ; 1            ; 0            ; 0            ; 0                     ; 5                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_10 ; -                   ;
; SDRAM_DQ[11] ; R3    ; 3        ; 1            ; 0            ; 7            ; 0                     ; 5                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_11 ; -                   ;
; SDRAM_DQ[12] ; R5    ; 3        ; 14           ; 0            ; 21           ; 0                     ; 5                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_12 ; -                   ;
; SDRAM_DQ[13] ; P3    ; 3        ; 1            ; 0            ; 14           ; 0                     ; 5                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_13 ; -                   ;
; SDRAM_DQ[14] ; N3    ; 3        ; 1            ; 0            ; 21           ; 0                     ; 5                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_14 ; -                   ;
; SDRAM_DQ[15] ; K1    ; 2        ; 0            ; 12           ; 7            ; 0                     ; 5                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_15 ; -                   ;
; SDRAM_DQ[1]  ; G1    ; 1        ; 0            ; 23           ; 21           ; 0                     ; 5                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_1  ; -                   ;
; SDRAM_DQ[2]  ; L8    ; 3        ; 18           ; 0            ; 7            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_2  ; -                   ;
; SDRAM_DQ[3]  ; K5    ; 2        ; 0            ; 7            ; 7            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_3  ; -                   ;
; SDRAM_DQ[4]  ; K2    ; 2        ; 0            ; 12           ; 0            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_4  ; -                   ;
; SDRAM_DQ[5]  ; J2    ; 2        ; 0            ; 15           ; 0            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_5  ; -                   ;
; SDRAM_DQ[6]  ; J1    ; 2        ; 0            ; 15           ; 7            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_6  ; -                   ;
; SDRAM_DQ[7]  ; R7    ; 3        ; 16           ; 0            ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_7  ; -                   ;
; SDRAM_DQ[8]  ; T4    ; 3        ; 5            ; 0            ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_8  ; -                   ;
; SDRAM_DQ[9]  ; T2    ; 3        ; 3            ; 0            ; 0            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_9  ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+------------------------------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                   ;
+----------+-----------------------------+------------------------+---------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As            ; User Signal Name    ; Pin Type                  ;
+----------+-----------------------------+------------------------+---------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO     ; Use as regular IO      ; EPCS_SDO            ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO ; Use as regular IO      ; EPCS_SCE            ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                      ; -                   ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; Use as regular IO      ; EPCS_DCLK           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; Use as regular IO      ; EPCS_DATA0          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                      ; -                   ; Dedicated Programming Pin ;
; H4       ; TDI                         ; -                      ; altera_reserved_tdi ; JTAG Pin                  ;
; H3       ; TCK                         ; -                      ; altera_reserved_tck ; JTAG Pin                  ;
; J5       ; TMS                         ; -                      ; altera_reserved_tms ; JTAG Pin                  ;
; J4       ; TDO                         ; -                      ; altera_reserved_tdo ; JTAG Pin                  ;
; J3       ; nCE                         ; -                      ; -                   ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn        ; Use as regular IO      ; KEY[0]              ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                      ; -                   ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                      ; -                   ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                      ; -                   ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                      ; -                   ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                      ; -                   ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO            ; Use as programming pin ; ~ALTERA_nCEO~       ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1          ; Use as regular IO      ; LED[0]              ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T16n, PADD5          ; Use as regular IO      ; ADC_CS_N            ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T16p, PADD6          ; Use as regular IO      ; ADC_SADDR           ; Dual Purpose Pin          ;
+----------+-----------------------------+------------------------+---------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 11 / 14 ( 79 % )  ; 3.3V          ; --           ;
; 2        ; 15 / 16 ( 94 % )  ; 3.3V          ; --           ;
; 3        ; 25 / 25 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 3 / 20 ( 15 % )   ; 3.3V          ; --           ;
; 5        ; 8 / 18 ( 44 % )   ; 3.3V          ; --           ;
; 6        ; 2 / 13 ( 15 % )   ; 3.3V          ; --           ;
; 7        ; 11 / 24 ( 46 % )  ; 3.3V          ; --           ;
; 8        ; 0 / 24 ( 0 % )    ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                         ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                             ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; ADC_SDAT                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 198        ; 7        ; ADC_CS_N                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 188        ; 7        ; LED[3]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; LED[1]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; LED[0]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; LED[6]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; DIP_SWITCH[2]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 199        ; 7        ; ADC_SADDR                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; TxD                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 180        ; 7        ; LED[2]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 182        ; 7        ; ADC_SCLK                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; EPCS_SDO                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; C2       ; 6          ; 1        ; SDRAM_WE_N                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ;            ; 8        ; VCCIO8                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; LED[4]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 9          ; 1        ; EPCS_SCE                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RxD                                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; KEY[1]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; LED[5]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; ^nSTATUS                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; HALL_EFFECT                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; SDRAM_DQ[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 15         ; 1        ; SDRAM_DQ[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; EPCS_DCLK                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H2       ; 18         ; 1        ; EPCS_DATA0                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H3       ; 21         ; 1        ; altera_reserved_tck                        ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 20         ; 1        ; altera_reserved_tdi                        ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 19         ; 1        ; ^nCONFIG                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; SDRAM_DQ[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 29         ; 2        ; SDRAM_DQ[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 24         ; 1        ; ^nCE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; altera_reserved_tdo                        ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 22         ; 1        ; altera_reserved_tms                        ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J6       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; PWM_THROTTLE                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 143        ; 5        ; KEY[0]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; SDRAM_DQ[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 36         ; 2        ; SDRAM_DQ[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; SDRAM_DQ[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; PWM_STEERING                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 140        ; 5        ; RECEIVER_CHANNEL[3]                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 39         ; 2        ; SDRAM_CAS_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 38         ; 2        ; SDRAM_RAS_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 40         ; 2        ; LED[7]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 46         ; 2        ; SDRAM_ADDR[12]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; SDRAM_CKE                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 79         ; 3        ; SDRAM_DQ[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 138        ; 5        ; RECEIVER_CHANNEL[2]                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; DIP_SWITCH[0]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 27         ; 2        ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; SDRAM_BA_1                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M7       ; 68         ; 3        ; SDRAM_BA_0                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 81         ; 3        ; SDRAM_ADDR[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; DIP_SWITCH[3]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 148        ; 5        ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; SDRAM_ADDR[11]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 43         ; 2        ; SDRAM_ADDR[10]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 52         ; 3        ; SDRAM_DQ[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; SDRAM_ADDR[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 63         ; 3        ; SDRAM_ADDR[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; SDRAM_ADDR[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RECEIVER_CHANNEL[4]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RECEIVER_CHANNEL[0]                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 51         ; 2        ; SDRAM_ADDR[9]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 50         ; 2        ; SDRAM_ADDR[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 53         ; 3        ; SDRAM_DQ[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; SDRAM_CS_N                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; SDRAM_ADDR[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 105        ; 4        ; RECEIVER_CHANNEL[5]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RECEIVER_CHANNEL[1]                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 49         ; 2        ; SDRAM_ADDR[8]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; SDRAM_DQ[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 60         ; 3        ; SDRAM_CLK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 71         ; 3        ; SDRAM_DQ[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 73         ; 3        ; SDRAM_DQML                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 76         ; 3        ; SDRAM_DQ[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 86         ; 3        ; CLK_50                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; SDRAM_DQ[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 55         ; 3        ; SDRAM_DQ[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 61         ; 3        ; SDRAM_DQ[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 72         ; 3        ; SDRAM_DQMU                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 74         ; 3        ; SDRAM_ADDR[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 77         ; 3        ; SDRAM_ADDR[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 87         ; 3        ; DIP_SWITCH[1]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 89         ; 4        ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; DIGITAL_OUTPUT1                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                  ;
+-------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+
; Name                          ; mynios2:inst_qsys|mynios2_up_clock:up_clock|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|pll1 ; SPIPLL:inst_SPIPLL0|altpll:altpll_component|SPIPLL_altpll:auto_generated|pll1 ;
+-------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+
; SDC pin name                  ; inst_qsys|up_clock|DE_Clock_Generator_System|auto_generated|pll1                                             ; inst_SPIPLL0|altpll_component|auto_generated|pll1                             ;
; PLL mode                      ; Normal                                                                                                       ; Normal                                                                        ;
; Compensate clock              ; clock0                                                                                                       ; clock0                                                                        ;
; Compensated input/output pins ; --                                                                                                           ; --                                                                            ;
; Switchover type               ; --                                                                                                           ; --                                                                            ;
; Input frequency 0             ; 50.0 MHz                                                                                                     ; 50.0 MHz                                                                      ;
; Input frequency 1             ; --                                                                                                           ; --                                                                            ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                                     ; 50.0 MHz                                                                      ;
; Nominal VCO frequency         ; 500.0 MHz                                                                                                    ; 599.9 MHz                                                                     ;
; VCO post scale                ; 2                                                                                                            ; 2                                                                             ;
; VCO frequency control         ; Auto                                                                                                         ; Auto                                                                          ;
; VCO phase shift step          ; 250 ps                                                                                                       ; 208 ps                                                                        ;
; VCO multiply                  ; --                                                                                                           ; --                                                                            ;
; VCO divide                    ; --                                                                                                           ; --                                                                            ;
; Freq min lock                 ; 30.0 MHz                                                                                                     ; 25.0 MHz                                                                      ;
; Freq max lock                 ; 65.02 MHz                                                                                                    ; 54.18 MHz                                                                     ;
; M VCO Tap                     ; 4                                                                                                            ; 0                                                                             ;
; M Initial                     ; 2                                                                                                            ; 1                                                                             ;
; M value                       ; 10                                                                                                           ; 12                                                                            ;
; N value                       ; 1                                                                                                            ; 1                                                                             ;
; Charge pump current           ; setting 1                                                                                                    ; setting 1                                                                     ;
; Loop filter resistance        ; setting 27                                                                                                   ; setting 27                                                                    ;
; Loop filter capacitance       ; setting 0                                                                                                    ; setting 0                                                                     ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                                                         ; 680 kHz to 980 kHz                                                            ;
; Bandwidth type                ; Medium                                                                                                       ; Medium                                                                        ;
; Real time reconfigurable      ; Off                                                                                                          ; Off                                                                           ;
; Scan chain MIF file           ; --                                                                                                           ; --                                                                            ;
; Preserve PLL counter order    ; Off                                                                                                          ; Off                                                                           ;
; PLL location                  ; PLL_4                                                                                                        ; PLL_1                                                                         ;
; Inclk0 signal                 ; CLK_50                                                                                                       ; CLK_50                                                                        ;
; Inclk1 signal                 ; --                                                                                                           ; --                                                                            ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                ; Dedicated Pin                                                                 ;
; Inclk1 signal type            ; --                                                                                                           ; --                                                                            ;
+-------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-------------------------------------------------------------------------+
; Name                                                                                                           ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                            ;
+----------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-------------------------------------------------------------------------+
; mynios2:inst_qsys|mynios2_up_clock:up_clock|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)        ; 4.50 (250 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even     ; --            ; 2       ; 4       ; inst_qsys|up_clock|DE_Clock_Generator_System|auto_generated|pll1|clk[0] ;
; mynios2:inst_qsys|mynios2_up_clock:up_clock|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -54 (-3000 ps)  ; 4.50 (250 ps)    ; 50/50      ; C1      ; 10            ; 5/5 Even     ; --            ; 1       ; 0       ; inst_qsys|up_clock|DE_Clock_Generator_System|auto_generated|pll1|clk[1] ;
; SPIPLL:inst_SPIPLL0|altpll:altpll_component|SPIPLL_altpll:auto_generated|wire_pll1_clk[0]                      ; clock0       ; 1    ; 25  ; 2.0 MHz          ; 0 (0 ps)        ; 0.15 (208 ps)    ; 50/50      ; C0      ; 300           ; 150/150 Even ; --            ; 1       ; 0       ; inst_SPIPLL0|altpll_component|auto_generated|pll1|clk[0]                ;
; SPIPLL:inst_SPIPLL0|altpll:altpll_component|SPIPLL_altpll:auto_generated|wire_pll1_clk[1]                      ; clock1       ; 1    ; 25  ; 2.0 MHz          ; 180 (250000 ps) ; 0.15 (208 ps)    ; 50/50      ; C1      ; 300           ; 150/150 Even ; --            ; 151     ; 0       ; inst_SPIPLL0|altpll_component|auto_generated|pll1|clk[1]                ;
+----------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-------------------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                               ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                 ; Library Name ;
+--------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |my_top_system                                                                                                           ; 7834 (2)    ; 5211 (0)                  ; 69 (69)       ; 172928      ; 28   ; 4            ; 0       ; 2         ; 74   ; 0            ; 2623 (2)     ; 1161 (0)          ; 4050 (0)         ; |my_top_system                                                                                                                                                                                                                                                                                                      ;              ;
;    |ADC_CTRL:inst_ADC_CTRL0|                                                                                             ; 129 (129)   ; 109 (109)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 84 (84)           ; 25 (25)          ; |my_top_system|ADC_CTRL:inst_ADC_CTRL0                                                                                                                                                                                                                                                                              ;              ;
;    |HE_counter:inst_HE_sensor|                                                                                           ; 75 (75)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 70 (70)          ; |my_top_system|HE_counter:inst_HE_sensor                                                                                                                                                                                                                                                                            ;              ;
;    |SPIPLL:inst_SPIPLL0|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|SPIPLL:inst_SPIPLL0                                                                                                                                                                                                                                                                                  ;              ;
;       |altpll:altpll_component|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|SPIPLL:inst_SPIPLL0|altpll:altpll_component                                                                                                                                                                                                                                                          ;              ;
;          |SPIPLL_altpll:auto_generated|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|SPIPLL:inst_SPIPLL0|altpll:altpll_component|SPIPLL_altpll:auto_generated                                                                                                                                                                                                                             ;              ;
;    |counter:inst_counter|                                                                                                ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |my_top_system|counter:inst_counter                                                                                                                                                                                                                                                                                 ;              ;
;    |mux_4bit:inst_mux_LED|                                                                                               ; 47 (47)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 3 (3)            ; |my_top_system|mux_4bit:inst_mux_LED                                                                                                                                                                                                                                                                                ;              ;
;    |mux_4bit_1:inst_mux_steering|                                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mux_4bit_1:inst_mux_steering                                                                                                                                                                                                                                                                         ;              ;
;    |mux_4bit_1:inst_mux_throttle|                                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mux_4bit_1:inst_mux_throttle                                                                                                                                                                                                                                                                         ;              ;
;    |mynios2:inst_qsys|                                                                                                   ; 6492 (0)    ; 4376 (0)                  ; 0 (0)         ; 172928      ; 28   ; 4            ; 0       ; 2         ; 0    ; 0            ; 2116 (0)     ; 998 (0)           ; 3378 (0)         ; |my_top_system|mynios2:inst_qsys                                                                                                                                                                                                                                                                                    ;              ;
;       |altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|                   ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |my_top_system|mynios2:inst_qsys|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                     ;              ;
;       |altera_avalon_sc_fifo:epcs_flash_controller_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo| ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; |my_top_system|mynios2:inst_qsys|altera_avalon_sc_fifo:epcs_flash_controller_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                   ;              ;
;       |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|             ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |my_top_system|mynios2:inst_qsys|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                               ;              ;
;       |altera_avalon_sc_fifo:onchip_memory2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                       ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |my_top_system|mynios2:inst_qsys|altera_avalon_sc_fifo:onchip_memory2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                         ;              ;
;       |altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |my_top_system|mynios2:inst_qsys|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                  ;              ;
;       |altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                              ; 67 (67)     ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 6 (6)             ; 50 (50)          ; |my_top_system|mynios2:inst_qsys|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                ;              ;
;       |altera_avalon_sc_fifo:slave_template_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|                     ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |my_top_system|mynios2:inst_qsys|altera_avalon_sc_fifo:slave_template_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                       ;              ;
;       |altera_avalon_sc_fifo:slave_template_1_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|                     ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |my_top_system|mynios2:inst_qsys|altera_avalon_sc_fifo:slave_template_1_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                       ;              ;
;       |altera_avalon_sc_fifo:sys_clk_timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |my_top_system|mynios2:inst_qsys|altera_avalon_sc_fifo:sys_clk_timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                          ;              ;
;       |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |my_top_system|mynios2:inst_qsys|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                ;              ;
;       |altera_avalon_sc_fifo:timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |my_top_system|mynios2:inst_qsys|altera_avalon_sc_fifo:timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                ;              ;
;       |altera_avalon_sc_fifo:uart_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                 ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |my_top_system|mynios2:inst_qsys|altera_avalon_sc_fifo:uart_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                   ;              ;
;       |altera_avalon_sc_fifo:vic_0_csr_access_translator_avalon_universal_slave_0_agent_rsp_fifo|                        ; 15 (15)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 10 (10)          ; |my_top_system|mynios2:inst_qsys|altera_avalon_sc_fifo:vic_0_csr_access_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                          ;              ;
;       |altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|                        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                          ;              ;
;       |altera_merlin_slave_agent:onchip_memory2_s1_translator_avalon_universal_slave_0_agent|                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|altera_merlin_slave_agent:onchip_memory2_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                              ;              ;
;       |altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|                                   ; 12 (9)      ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (7)        ; 0 (0)             ; 4 (2)            ; |my_top_system|mynios2:inst_qsys|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                     ;              ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                 ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |my_top_system|mynios2:inst_qsys|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                       ;              ;
;       |altera_merlin_slave_agent:slave_template_0_s0_translator_avalon_universal_slave_0_agent|                          ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |my_top_system|mynios2:inst_qsys|altera_merlin_slave_agent:slave_template_0_s0_translator_avalon_universal_slave_0_agent                                                                                                                                                                                            ;              ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |my_top_system|mynios2:inst_qsys|altera_merlin_slave_agent:slave_template_0_s0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                              ;              ;
;       |altera_merlin_slave_agent:slave_template_1_s0_translator_avalon_universal_slave_0_agent|                          ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|altera_merlin_slave_agent:slave_template_1_s0_translator_avalon_universal_slave_0_agent                                                                                                                                                                                            ;              ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|altera_merlin_slave_agent:slave_template_1_s0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                              ;              ;
;       |altera_merlin_slave_agent:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|altera_merlin_slave_agent:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                     ;              ;
;       |altera_merlin_slave_agent:vic_0_csr_access_translator_avalon_universal_slave_0_agent|                             ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 1 (1)            ; |my_top_system|mynios2:inst_qsys|altera_merlin_slave_agent:vic_0_csr_access_translator_avalon_universal_slave_0_agent                                                                                                                                                                                               ;              ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|altera_merlin_slave_agent:vic_0_csr_access_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                 ;              ;
;       |altera_merlin_slave_translator:cpu_jtag_debug_module_translator|                                                  ; 41 (41)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 36 (36)          ; |my_top_system|mynios2:inst_qsys|altera_merlin_slave_translator:cpu_jtag_debug_module_translator                                                                                                                                                                                                                    ;              ;
;       |altera_merlin_slave_translator:epcs_flash_controller_epcs_control_port_translator|                                ; 36 (36)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 35 (35)          ; |my_top_system|mynios2:inst_qsys|altera_merlin_slave_translator:epcs_flash_controller_epcs_control_port_translator                                                                                                                                                                                                  ;              ;
;       |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                            ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; |my_top_system|mynios2:inst_qsys|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                              ;              ;
;       |altera_merlin_slave_translator:onchip_memory2_s1_translator|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |my_top_system|mynios2:inst_qsys|altera_merlin_slave_translator:onchip_memory2_s1_translator                                                                                                                                                                                                                        ;              ;
;       |altera_merlin_slave_translator:pio_0_s1_translator|                                                               ; 23 (23)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 19 (19)          ; |my_top_system|mynios2:inst_qsys|altera_merlin_slave_translator:pio_0_s1_translator                                                                                                                                                                                                                                 ;              ;
;       |altera_merlin_slave_translator:slave_template_0_s0_translator|                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |my_top_system|mynios2:inst_qsys|altera_merlin_slave_translator:slave_template_0_s0_translator                                                                                                                                                                                                                      ;              ;
;       |altera_merlin_slave_translator:slave_template_1_s0_translator|                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |my_top_system|mynios2:inst_qsys|altera_merlin_slave_translator:slave_template_1_s0_translator                                                                                                                                                                                                                      ;              ;
;       |altera_merlin_slave_translator:sys_clk_timer_s1_translator|                                                       ; 10 (10)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 2 (2)             ; 3 (3)            ; |my_top_system|mynios2:inst_qsys|altera_merlin_slave_translator:sys_clk_timer_s1_translator                                                                                                                                                                                                                         ;              ;
;       |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |my_top_system|mynios2:inst_qsys|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                               ;              ;
;       |altera_merlin_slave_translator:timer_0_s1_translator|                                                             ; 24 (24)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 6 (6)             ; 13 (13)          ; |my_top_system|mynios2:inst_qsys|altera_merlin_slave_translator:timer_0_s1_translator                                                                                                                                                                                                                               ;              ;
;       |altera_merlin_slave_translator:uart_s1_translator|                                                                ; 18 (18)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 14 (14)          ; |my_top_system|mynios2:inst_qsys|altera_merlin_slave_translator:uart_s1_translator                                                                                                                                                                                                                                  ;              ;
;       |altera_merlin_slave_translator:vic_0_csr_access_translator|                                                       ; 11 (11)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 6 (6)            ; |my_top_system|mynios2:inst_qsys|altera_merlin_slave_translator:vic_0_csr_access_translator                                                                                                                                                                                                                         ;              ;
;       |altera_merlin_traffic_limiter:limiter_001|                                                                        ; 284 (284)   ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 177 (177)    ; 0 (0)             ; 107 (107)        ; |my_top_system|mynios2:inst_qsys|altera_merlin_traffic_limiter:limiter_001                                                                                                                                                                                                                                          ;              ;
;       |altera_merlin_traffic_limiter:limiter|                                                                            ; 91 (91)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 45 (45)          ; |my_top_system|mynios2:inst_qsys|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                                              ;              ;
;       |altera_merlin_width_adapter:width_adapter_001|                                                                    ; 25 (25)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 16 (16)          ; |my_top_system|mynios2:inst_qsys|altera_merlin_width_adapter:width_adapter_001                                                                                                                                                                                                                                      ;              ;
;       |altera_merlin_width_adapter:width_adapter|                                                                        ; 87 (87)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 85 (85)          ; |my_top_system|mynios2:inst_qsys|altera_merlin_width_adapter:width_adapter                                                                                                                                                                                                                                          ;              ;
;       |altera_reset_controller:rst_controller_002|                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |my_top_system|mynios2:inst_qsys|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                         ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |my_top_system|mynios2:inst_qsys|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                              ;              ;
;       |altera_reset_controller:rst_controller|                                                                           ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 3 (1)            ; |my_top_system|mynios2:inst_qsys|altera_reset_controller:rst_controller                                                                                                                                                                                                                                             ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |my_top_system|mynios2:inst_qsys|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                  ;              ;
;       |mynios2_addr_router:addr_router|                                                                                  ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |my_top_system|mynios2:inst_qsys|mynios2_addr_router:addr_router                                                                                                                                                                                                                                                    ;              ;
;       |mynios2_addr_router_001:addr_router_001|                                                                          ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 17 (17)          ; |my_top_system|mynios2:inst_qsys|mynios2_addr_router_001:addr_router_001                                                                                                                                                                                                                                            ;              ;
;       |mynios2_cmd_xbar_demux:cmd_xbar_demux|                                                                            ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 2 (2)            ; |my_top_system|mynios2:inst_qsys|mynios2_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                                              ;              ;
;       |mynios2_cmd_xbar_demux_001:cmd_xbar_demux_001|                                                                    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                                                      ;              ;
;       |mynios2_cmd_xbar_mux:cmd_xbar_mux_001|                                                                            ; 55 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (49)      ; 0 (0)             ; 5 (2)            ; |my_top_system|mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux_001                                                                                                                                                                                                                                              ;              ;
;          |altera_merlin_arbitrator:arb|                                                                                  ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |my_top_system|mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                 ;              ;
;       |mynios2_cmd_xbar_mux:cmd_xbar_mux_002|                                                                            ; 35 (32)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (13)      ; 1 (0)             ; 20 (17)          ; |my_top_system|mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux_002                                                                                                                                                                                                                                              ;              ;
;          |altera_merlin_arbitrator:arb|                                                                                  ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |my_top_system|mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                 ;              ;
;       |mynios2_cmd_xbar_mux:cmd_xbar_mux_003|                                                                            ; 52 (49)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 1 (0)             ; 45 (42)          ; |my_top_system|mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux_003                                                                                                                                                                                                                                              ;              ;
;          |altera_merlin_arbitrator:arb|                                                                                  ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |my_top_system|mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                 ;              ;
;       |mynios2_cmd_xbar_mux:cmd_xbar_mux_011|                                                                            ; 47 (44)     ; 4 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 44 (42)          ; |my_top_system|mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux_011                                                                                                                                                                                                                                              ;              ;
;          |altera_merlin_arbitrator:arb|                                                                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |my_top_system|mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux_011|altera_merlin_arbitrator:arb                                                                                                                                                                                                                 ;              ;
;       |mynios2_cmd_xbar_mux:cmd_xbar_mux|                                                                                ; 56 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (49)      ; 0 (0)             ; 6 (3)            ; |my_top_system|mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                                                  ;              ;
;          |altera_merlin_arbitrator:arb|                                                                                  ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |my_top_system|mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                     ;              ;
;       |mynios2_cpu:cpu|                                                                                                  ; 3150 (2469) ; 2040 (1647)               ; 0 (0)         ; 131456      ; 20   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1081 (823)   ; 426 (347)         ; 1643 (1279)      ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu                                                                                                                                                                                                                                                                    ;              ;
;          |lpm_add_sub:Add17|                                                                                             ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|lpm_add_sub:Add17                                                                                                                                                                                                                                                  ;              ;
;             |add_sub_qvi:auto_generated|                                                                                 ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|lpm_add_sub:Add17|add_sub_qvi:auto_generated                                                                                                                                                                                                                       ;              ;
;          |mynios2_cpu_bht_module:mynios2_cpu_bht|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_bht_module:mynios2_cpu_bht                                                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_bht_module:mynios2_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                   ;              ;
;                |altsyncram_rig1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_bht_module:mynios2_cpu_bht|altsyncram:the_altsyncram|altsyncram_rig1:auto_generated                                                                                                                                                                    ;              ;
;          |mynios2_cpu_dc_data_module:mynios2_cpu_dc_data|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_dc_data_module:mynios2_cpu_dc_data                                                                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_dc_data_module:mynios2_cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                           ;              ;
;                |altsyncram_2jf1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_dc_data_module:mynios2_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_2jf1:auto_generated                                                                                                                                                            ;              ;
;          |mynios2_cpu_dc_tag_module:mynios2_cpu_dc_tag|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_dc_tag_module:mynios2_cpu_dc_tag                                                                                                                                                                                                                       ;              ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_dc_tag_module:mynios2_cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                             ;              ;
;                |altsyncram_rag1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_dc_tag_module:mynios2_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_rag1:auto_generated                                                                                                                                                              ;              ;
;          |mynios2_cpu_dc_victim_module:mynios2_cpu_dc_victim|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_dc_victim_module:mynios2_cpu_dc_victim                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_dc_victim_module:mynios2_cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                       ;              ;
;                |altsyncram_r3d1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_dc_victim_module:mynios2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated                                                                                                                                                        ;              ;
;          |mynios2_cpu_ic_data_module:mynios2_cpu_ic_data|                                                                ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_ic_data_module:mynios2_cpu_ic_data                                                                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                                  ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_ic_data_module:mynios2_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                           ;              ;
;                |altsyncram_sjd1:auto_generated|                                                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_ic_data_module:mynios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated                                                                                                                                                            ;              ;
;          |mynios2_cpu_ic_tag_module:mynios2_cpu_ic_tag|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5632        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_ic_tag_module:mynios2_cpu_ic_tag                                                                                                                                                                                                                       ;              ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5632        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_ic_tag_module:mynios2_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                             ;              ;
;                |altsyncram_8vg1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5632        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_ic_tag_module:mynios2_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_8vg1:auto_generated                                                                                                                                                              ;              ;
;          |mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell                                                                                                                                                                                                                    ;              ;
;             |altmult_add:the_altmult_add_part_1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                                                 ;              ;
;                |mult_add_mgr2:auto_generated|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated                                                                                                                                                    ;              ;
;                   |ded_mult_ks81:ded_mult1|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1                                                                                                                            ;              ;
;             |altmult_add:the_altmult_add_part_2|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                                                 ;              ;
;                |mult_add_ogr2:auto_generated|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated                                                                                                                                                    ;              ;
;                   |ded_mult_ks81:ded_mult1|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1                                                                                                                            ;              ;
;          |mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|                                                               ; 623 (28)    ; 392 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 180 (0)      ; 79 (0)            ; 364 (28)         ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci                                                                                                                                                                                                                    ;              ;
;             |mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|                            ; 148 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 44 (0)            ; 52 (0)           ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper                                                                                                                                    ;              ;
;                |mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|                           ; 49 (45)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 34 (32)           ; 15 (13)          ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;              ;
;                |mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|                                 ; 97 (93)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 10 (7)            ; 37 (37)          ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ;              ;
;                |sld_virtual_jtag_basic:mynios2_cpu_jtag_debug_module_phy|                                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:mynios2_cpu_jtag_debug_module_phy                                                                           ;              ;
;             |mynios2_cpu_nios2_avalon_reg:the_mynios2_cpu_nios2_avalon_reg|                                              ; 11 (11)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 3 (3)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_avalon_reg:the_mynios2_cpu_nios2_avalon_reg                                                                                                                                                      ;              ;
;             |mynios2_cpu_nios2_oci_break:the_mynios2_cpu_nios2_oci_break|                                                ; 265 (265)   ; 233 (233)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 35 (35)           ; 202 (202)        ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_break:the_mynios2_cpu_nios2_oci_break                                                                                                                                                        ;              ;
;             |mynios2_cpu_nios2_oci_dbrk:the_mynios2_cpu_nios2_oci_dbrk|                                                  ; 208 (45)    ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (33)      ; 0 (0)             ; 141 (12)         ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_dbrk:the_mynios2_cpu_nios2_oci_dbrk                                                                                                                                                          ;              ;
;                |mynios2_cpu_nios2_oci_match_paired:mynios2_cpu_nios2_oci_dbrk_hit0_match_paired|                         ; 75 (75)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 62 (62)          ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_dbrk:the_mynios2_cpu_nios2_oci_dbrk|mynios2_cpu_nios2_oci_match_paired:mynios2_cpu_nios2_oci_dbrk_hit0_match_paired                                                                          ;              ;
;                |mynios2_cpu_nios2_oci_match_single:mynios2_cpu_nios2_oci_dbrk_hit0_match_single|                         ; 45 (45)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 34 (34)          ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_dbrk:the_mynios2_cpu_nios2_oci_dbrk|mynios2_cpu_nios2_oci_match_single:mynios2_cpu_nios2_oci_dbrk_hit0_match_single                                                                          ;              ;
;                |mynios2_cpu_nios2_oci_match_single:mynios2_cpu_nios2_oci_dbrk_hit1_match_single|                         ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 33 (33)          ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_dbrk:the_mynios2_cpu_nios2_oci_dbrk|mynios2_cpu_nios2_oci_match_single:mynios2_cpu_nios2_oci_dbrk_hit1_match_single                                                                          ;              ;
;             |mynios2_cpu_nios2_oci_debug:the_mynios2_cpu_nios2_oci_debug|                                                ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_debug:the_mynios2_cpu_nios2_oci_debug                                                                                                                                                        ;              ;
;             |mynios2_cpu_nios2_oci_xbrk:the_mynios2_cpu_nios2_oci_xbrk|                                                  ; 41 (41)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 35 (35)          ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_xbrk:the_mynios2_cpu_nios2_oci_xbrk                                                                                                                                                          ;              ;
;             |mynios2_cpu_nios2_ocimem:the_mynios2_cpu_nios2_ocimem|                                                      ; 62 (62)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 44 (44)          ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_ocimem:the_mynios2_cpu_nios2_ocimem                                                                                                                                                              ;              ;
;                |mynios2_cpu_ociram_lpm_dram_bdp_component_module:mynios2_cpu_ociram_lpm_dram_bdp_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_ocimem:the_mynios2_cpu_nios2_ocimem|mynios2_cpu_ociram_lpm_dram_bdp_component_module:mynios2_cpu_ociram_lpm_dram_bdp_component                                                                   ;              ;
;                   |altsyncram:the_altsyncram|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_ocimem:the_mynios2_cpu_nios2_ocimem|mynios2_cpu_ociram_lpm_dram_bdp_component_module:mynios2_cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ;              ;
;                      |altsyncram_vu72:auto_generated|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_ocimem:the_mynios2_cpu_nios2_ocimem|mynios2_cpu_ociram_lpm_dram_bdp_component_module:mynios2_cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_vu72:auto_generated          ;              ;
;          |mynios2_cpu_register_bank_a_module:mynios2_cpu_register_bank_a|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_register_bank_a_module:mynios2_cpu_register_bank_a                                                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_register_bank_a_module:mynios2_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                           ;              ;
;                |altsyncram_h4g1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_register_bank_a_module:mynios2_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_h4g1:auto_generated                                                                                                                                            ;              ;
;          |mynios2_cpu_register_bank_b_module:mynios2_cpu_register_bank_b|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_register_bank_b_module:mynios2_cpu_register_bank_b                                                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_register_bank_b_module:mynios2_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                           ;              ;
;                |altsyncram_k4g1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_register_bank_b_module:mynios2_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_k4g1:auto_generated                                                                                                                                            ;              ;
;          |mynios2_cpu_test_bench:the_mynios2_cpu_test_bench|                                                             ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_test_bench:the_mynios2_cpu_test_bench                                                                                                                                                                                                                  ;              ;
;       |mynios2_epcs_flash_controller:epcs_flash_controller|                                                              ; 188 (32)    ; 115 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 31 (0)            ; 116 (32)         ; |my_top_system|mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller                                                                                                                                                                                                                                ;              ;
;          |altsyncram:the_boot_copier_rom|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|altsyncram:the_boot_copier_rom                                                                                                                                                                                                 ;              ;
;             |altsyncram_su51:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|altsyncram:the_boot_copier_rom|altsyncram_su51:auto_generated                                                                                                                                                                  ;              ;
;          |mynios2_epcs_flash_controller_sub:the_mynios2_epcs_flash_controller_sub|                                       ; 156 (156)   ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 31 (31)           ; 84 (84)          ; |my_top_system|mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|mynios2_epcs_flash_controller_sub:the_mynios2_epcs_flash_controller_sub                                                                                                                                                        ;              ;
;       |mynios2_jtag_uart:jtag_uart|                                                                                      ; 164 (41)    ; 99 (13)                   ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (17)      ; 24 (2)            ; 86 (21)          ; |my_top_system|mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart                                                                                                                                                                                                                                                        ;              ;
;          |alt_jtag_atlantic:mynios2_jtag_uart_alt_jtag_atlantic|                                                         ; 73 (73)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 22 (22)           ; 25 (25)          ; |my_top_system|mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|alt_jtag_atlantic:mynios2_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                  ;              ;
;          |mynios2_jtag_uart_scfifo_r:the_mynios2_jtag_uart_scfifo_r|                                                     ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |my_top_system|mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_r:the_mynios2_jtag_uart_scfifo_r                                                                                                                                                                                              ;              ;
;             |scfifo:rfifo|                                                                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |my_top_system|mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_r:the_mynios2_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                 ;              ;
;                |scfifo_jr21:auto_generated|                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |my_top_system|mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_r:the_mynios2_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                      ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                                 ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |my_top_system|mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_r:the_mynios2_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                 ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                           ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |my_top_system|mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_r:the_mynios2_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                         ;              ;
;                         |cntr_do7:count_usedw|                                                                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |my_top_system|mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_r:the_mynios2_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                    ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |my_top_system|mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_r:the_mynios2_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                           ;              ;
;                      |cntr_1ob:wr_ptr|                                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |my_top_system|mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_r:the_mynios2_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                 ;              ;
;                      |dpram_nl21:FIFOram|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_r:the_mynios2_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                              ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_r:the_mynios2_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                  ;              ;
;          |mynios2_jtag_uart_scfifo_w:the_mynios2_jtag_uart_scfifo_w|                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |my_top_system|mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_w:the_mynios2_jtag_uart_scfifo_w                                                                                                                                                                                              ;              ;
;             |scfifo:wfifo|                                                                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |my_top_system|mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_w:the_mynios2_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                 ;              ;
;                |scfifo_jr21:auto_generated|                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |my_top_system|mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_w:the_mynios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                      ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                                 ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |my_top_system|mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_w:the_mynios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                 ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                           ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |my_top_system|mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_w:the_mynios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                         ;              ;
;                         |cntr_do7:count_usedw|                                                                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |my_top_system|mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_w:the_mynios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                    ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |my_top_system|mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_w:the_mynios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                           ;              ;
;                      |cntr_1ob:wr_ptr|                                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |my_top_system|mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_w:the_mynios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                 ;              ;
;                      |dpram_nl21:FIFOram|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_w:the_mynios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                              ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_w:the_mynios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                  ;              ;
;       |mynios2_onchip_memory2:onchip_memory2|                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 32000       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_onchip_memory2:onchip_memory2                                                                                                                                                                                                                                              ;              ;
;          |altsyncram:the_altsyncram|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32000       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram                                                                                                                                                                                                                    ;              ;
;             |altsyncram_63c1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32000       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_63c1:auto_generated                                                                                                                                                                                     ;              ;
;       |mynios2_pio_0:pio_0|                                                                                              ; 35 (35)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 32 (32)          ; |my_top_system|mynios2:inst_qsys|mynios2_pio_0:pio_0                                                                                                                                                                                                                                                                ;              ;
;       |mynios2_rsp_xbar_demux:rsp_xbar_demux_001|                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |my_top_system|mynios2:inst_qsys|mynios2_rsp_xbar_demux:rsp_xbar_demux_001                                                                                                                                                                                                                                          ;              ;
;       |mynios2_rsp_xbar_demux:rsp_xbar_demux_002|                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |my_top_system|mynios2:inst_qsys|mynios2_rsp_xbar_demux:rsp_xbar_demux_002                                                                                                                                                                                                                                          ;              ;
;       |mynios2_rsp_xbar_demux:rsp_xbar_demux_003|                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_rsp_xbar_demux:rsp_xbar_demux_003                                                                                                                                                                                                                                          ;              ;
;       |mynios2_rsp_xbar_demux:rsp_xbar_demux|                                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |my_top_system|mynios2:inst_qsys|mynios2_rsp_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                                                              ;              ;
;       |mynios2_rsp_xbar_mux:rsp_xbar_mux|                                                                                ; 34 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 1 (1)            ; |my_top_system|mynios2:inst_qsys|mynios2_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                                                  ;              ;
;       |mynios2_rsp_xbar_mux_001:rsp_xbar_mux_001|                                                                        ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_rsp_xbar_mux_001:rsp_xbar_mux_001                                                                                                                                                                                                                                          ;              ;
;       |mynios2_sdram_0:sdram_0|                                                                                          ; 356 (242)   ; 210 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 145 (138)    ; 45 (2)            ; 166 (78)         ; |my_top_system|mynios2:inst_qsys|mynios2_sdram_0:sdram_0                                                                                                                                                                                                                                                            ;              ;
;          |mynios2_sdram_0_input_efifo_module:the_mynios2_sdram_0_input_efifo_module|                                     ; 140 (140)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 43 (43)           ; 90 (90)          ; |my_top_system|mynios2:inst_qsys|mynios2_sdram_0:sdram_0|mynios2_sdram_0_input_efifo_module:the_mynios2_sdram_0_input_efifo_module                                                                                                                                                                                  ;              ;
;       |mynios2_sys_clk_timer:sys_clk_timer|                                                                              ; 42 (42)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 26 (26)          ; |my_top_system|mynios2:inst_qsys|mynios2_sys_clk_timer:sys_clk_timer                                                                                                                                                                                                                                                ;              ;
;       |mynios2_timer_0:timer_0|                                                                                          ; 145 (145)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 21 (21)           ; 100 (100)        ; |my_top_system|mynios2:inst_qsys|mynios2_timer_0:timer_0                                                                                                                                                                                                                                                            ;              ;
;       |mynios2_uart:uart|                                                                                                ; 142 (0)     ; 98 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 13 (0)            ; 85 (0)           ; |my_top_system|mynios2:inst_qsys|mynios2_uart:uart                                                                                                                                                                                                                                                                  ;              ;
;          |mynios2_uart_regs:the_mynios2_uart_regs|                                                                       ; 45 (45)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 9 (9)             ; 27 (27)          ; |my_top_system|mynios2:inst_qsys|mynios2_uart:uart|mynios2_uart_regs:the_mynios2_uart_regs                                                                                                                                                                                                                          ;              ;
;          |mynios2_uart_rx:the_mynios2_uart_rx|                                                                           ; 64 (62)     ; 40 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 4 (2)             ; 36 (36)          ; |my_top_system|mynios2:inst_qsys|mynios2_uart:uart|mynios2_uart_rx:the_mynios2_uart_rx                                                                                                                                                                                                                              ;              ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_uart:uart|mynios2_uart_rx:the_mynios2_uart_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                          ;              ;
;          |mynios2_uart_tx:the_mynios2_uart_tx|                                                                           ; 40 (40)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 29 (29)          ; |my_top_system|mynios2:inst_qsys|mynios2_uart:uart|mynios2_uart_tx:the_mynios2_uart_tx                                                                                                                                                                                                                              ;              ;
;       |mynios2_up_clock:up_clock|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_up_clock:up_clock                                                                                                                                                                                                                                                          ;              ;
;          |altpll:DE_Clock_Generator_System|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_up_clock:up_clock|altpll:DE_Clock_Generator_System                                                                                                                                                                                                                         ;              ;
;             |altpll_6rb2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_up_clock:up_clock|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated                                                                                                                                                                                              ;              ;
;       |mynios2_vic_0:vic_0|                                                                                              ; 786 (0)     ; 659 (0)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (0)      ; 158 (0)           ; 501 (0)          ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0                                                                                                                                                                                                                                                                ;              ;
;          |altera_vic_csr:vic_csr|                                                                                        ; 606 (329)   ; 546 (286)                 ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (43)      ; 125 (85)          ; 421 (253)        ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr                                                                                                                                                                                                                                         ;              ;
;             |altera_vic_config_reg:REG_CONFIG[0].U|                                                                      ; 15 (15)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 7 (7)            ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[0].U                                                                                                                                                                                                   ;              ;
;             |altera_vic_config_reg:REG_CONFIG[1].U|                                                                      ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 7 (7)            ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[1].U                                                                                                                                                                                                   ;              ;
;             |altera_vic_config_reg:REG_CONFIG[2].U|                                                                      ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 10 (10)          ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[2].U                                                                                                                                                                                                   ;              ;
;             |altera_vic_config_reg:REG_CONFIG[3].U|                                                                      ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 10 (10)          ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[3].U                                                                                                                                                                                                   ;              ;
;             |altera_vic_config_reg:REG_CONFIG[4].U|                                                                      ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 4 (4)            ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[4].U                                                                                                                                                                                                   ;              ;
;             |altera_vic_config_reg:REG_CONFIG[5].U|                                                                      ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 7 (7)            ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[5].U                                                                                                                                                                                                   ;              ;
;             |altera_vic_config_reg:REG_CONFIG[6].U|                                                                      ; 20 (20)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (8)             ; 11 (11)          ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[6].U                                                                                                                                                                                                   ;              ;
;             |altera_vic_config_reg:REG_CONFIG[7].U|                                                                      ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[7].U                                                                                                                                                                                                   ;              ;
;             |altera_vic_output_reg:INT_OUT[0].U|                                                                         ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_output_reg:INT_OUT[0].U                                                                                                                                                                                                      ;              ;
;             |altera_vic_output_reg:INT_OUT[1].U|                                                                         ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_output_reg:INT_OUT[1].U                                                                                                                                                                                                      ;              ;
;             |altera_vic_output_reg:INT_OUT[2].U|                                                                         ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_output_reg:INT_OUT[2].U                                                                                                                                                                                                      ;              ;
;             |altera_vic_output_reg:INT_OUT[3].U|                                                                         ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_output_reg:INT_OUT[3].U                                                                                                                                                                                                      ;              ;
;             |altera_vic_output_reg:INT_OUT[4].U|                                                                         ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_output_reg:INT_OUT[4].U                                                                                                                                                                                                      ;              ;
;             |altera_vic_output_reg:INT_OUT[5].U|                                                                         ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_output_reg:INT_OUT[5].U                                                                                                                                                                                                      ;              ;
;             |altera_vic_output_reg:INT_OUT[6].U|                                                                         ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_output_reg:INT_OUT[6].U                                                                                                                                                                                                      ;              ;
;             |altera_vic_output_reg:INT_OUT[7].U|                                                                         ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_output_reg:INT_OUT[7].U                                                                                                                                                                                                      ;              ;
;             |altera_vic_reg:VEC_TABLE_BASE|                                                                              ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 5 (5)             ; 27 (27)          ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg:VEC_TABLE_BASE                                                                                                                                                                                                           ;              ;
;             |altera_vic_reg:VIC_CONFIG|                                                                                  ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg:VIC_CONFIG                                                                                                                                                                                                               ;              ;
;             |altera_vic_reg_ro:INT_PENDING|                                                                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg_ro:INT_PENDING                                                                                                                                                                                                           ;              ;
;             |altera_vic_reg_ro:INT_RAW_STATUS|                                                                           ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg_ro:INT_RAW_STATUS                                                                                                                                                                                                        ;              ;
;             |altera_vic_reg_ro:VEC_TABLE_ADDR|                                                                           ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg_ro:VEC_TABLE_ADDR                                                                                                                                                                                                        ;              ;
;             |altera_vic_reg_ro:VIC_STATUS|                                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg_ro:VIC_STATUS                                                                                                                                                                                                            ;              ;
;             |altera_vic_reg_set_clear:INT_ENABLE|                                                                        ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 8 (8)            ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg_set_clear:INT_ENABLE                                                                                                                                                                                                     ;              ;
;             |altera_vic_reg_set_clear:SW_TRIGGER|                                                                        ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 8 (8)            ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg_set_clear:SW_TRIGGER                                                                                                                                                                                                     ;              ;
;             |altsyncram:Ram0_rtl_0|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altsyncram:Ram0_rtl_0                                                                                                                                                                                                                   ;              ;
;                |altsyncram_7k71:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altsyncram:Ram0_rtl_0|altsyncram_7k71:auto_generated                                                                                                                                                                                    ;              ;
;          |altera_vic_priority:vic_priority|                                                                              ; 96 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 40 (0)           ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_priority:vic_priority                                                                                                                                                                                                                               ;              ;
;             |altera_vic_compare2:port5_8.B0|                                                                             ; 18 (18)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 12 (12)          ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_priority:vic_priority|altera_vic_compare2:port5_8.B0                                                                                                                                                                                                ;              ;
;             |altera_vic_compare4:port5_8.A0|                                                                             ; 39 (39)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 14 (14)          ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_priority:vic_priority|altera_vic_compare4:port5_8.A0                                                                                                                                                                                                ;              ;
;             |altera_vic_compare4:port5_8.A1|                                                                             ; 39 (39)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 14 (14)          ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_priority:vic_priority|altera_vic_compare4:port5_8.A1                                                                                                                                                                                                ;              ;
;          |altera_vic_vector:vic_vector|                                                                                  ; 90 (90)     ; 79 (79)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 33 (33)           ; 46 (46)          ; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_vector:vic_vector                                                                                                                                                                                                                                   ;              ;
;       |slave_template:slave_template_0|                                                                                  ; 490 (454)   ; 449 (418)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (36)      ; 226 (226)         ; 223 (192)        ; |my_top_system|mynios2:inst_qsys|slave_template:slave_template_0                                                                                                                                                                                                                                                    ;              ;
;          |register_with_bytelanes:register_14|                                                                           ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |my_top_system|mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_14                                                                                                                                                                                                                ;              ;
;          |register_with_bytelanes:register_15|                                                                           ; 17 (17)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 15 (15)          ; |my_top_system|mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_15                                                                                                                                                                                                                ;              ;
;       |slave_template:slave_template_1|                                                                                  ; 124 (124)   ; 118 (118)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 32 (32)           ; 86 (86)          ; |my_top_system|mynios2:inst_qsys|slave_template:slave_template_1                                                                                                                                                                                                                                                    ;              ;
;    |pulse_width_measure:inst_pwM1|                                                                                       ; 77 (77)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 70 (70)          ; |my_top_system|pulse_width_measure:inst_pwM1                                                                                                                                                                                                                                                                        ;              ;
;    |pulse_width_measure:inst_pwM2|                                                                                       ; 77 (77)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 70 (70)          ; |my_top_system|pulse_width_measure:inst_pwM2                                                                                                                                                                                                                                                                        ;              ;
;    |pulse_width_measure:inst_pwM3|                                                                                       ; 77 (77)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 70 (70)          ; |my_top_system|pulse_width_measure:inst_pwM3                                                                                                                                                                                                                                                                        ;              ;
;    |pulse_width_measure:inst_pwM4|                                                                                       ; 77 (77)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 70 (70)          ; |my_top_system|pulse_width_measure:inst_pwM4                                                                                                                                                                                                                                                                        ;              ;
;    |pulse_width_measure:inst_pwM5|                                                                                       ; 77 (77)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 70 (70)          ; |my_top_system|pulse_width_measure:inst_pwM5                                                                                                                                                                                                                                                                        ;              ;
;    |pulse_width_measure:inst_pwM6|                                                                                       ; 77 (77)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 70 (70)          ; |my_top_system|pulse_width_measure:inst_pwM6                                                                                                                                                                                                                                                                        ;              ;
;    |pwm:inst_pwmGen_Throttle|                                                                                            ; 165 (91)    ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 113 (52)     ; 0 (0)             ; 52 (39)          ; |my_top_system|pwm:inst_pwmGen_Throttle                                                                                                                                                                                                                                                                             ;              ;
;       |lpm_mult:Mult0|                                                                                                   ; 74 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 13 (0)           ; |my_top_system|pwm:inst_pwmGen_Throttle|lpm_mult:Mult0                                                                                                                                                                                                                                                              ;              ;
;          |multcore:mult_core|                                                                                            ; 74 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (37)      ; 0 (0)             ; 13 (5)           ; |my_top_system|pwm:inst_pwmGen_Throttle|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                                                                           ;              ;
;             |mpar_add:padder|                                                                                            ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 8 (0)            ; |my_top_system|pwm:inst_pwmGen_Throttle|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ;              ;
;                |lpm_add_sub:adder[0]|                                                                                    ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 5 (0)            ; |my_top_system|pwm:inst_pwmGen_Throttle|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ;              ;
;                   |add_sub_ogh:auto_generated|                                                                           ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 5 (5)            ; |my_top_system|pwm:inst_pwmGen_Throttle|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated                                                                                                                                                                           ;              ;
;                |lpm_add_sub:adder[1]|                                                                                    ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 3 (0)            ; |my_top_system|pwm:inst_pwmGen_Throttle|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                      ;              ;
;                   |add_sub_ogh:auto_generated|                                                                           ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 3 (3)            ; |my_top_system|pwm:inst_pwmGen_Throttle|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ogh:auto_generated                                                                                                                                                                           ;              ;
;    |pwm:inst_pwmGen_steering|                                                                                            ; 132 (58)    ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (39)     ; 0 (0)             ; 30 (19)          ; |my_top_system|pwm:inst_pwmGen_steering                                                                                                                                                                                                                                                                             ;              ;
;       |lpm_mult:Mult0|                                                                                                   ; 74 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 0 (0)             ; 11 (0)           ; |my_top_system|pwm:inst_pwmGen_steering|lpm_mult:Mult0                                                                                                                                                                                                                                                              ;              ;
;          |multcore:mult_core|                                                                                            ; 74 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (39)      ; 0 (0)             ; 11 (3)           ; |my_top_system|pwm:inst_pwmGen_steering|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                                                                           ;              ;
;             |mpar_add:padder|                                                                                            ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 8 (0)            ; |my_top_system|pwm:inst_pwmGen_steering|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ;              ;
;                |lpm_add_sub:adder[0]|                                                                                    ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 5 (0)            ; |my_top_system|pwm:inst_pwmGen_steering|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ;              ;
;                   |add_sub_ogh:auto_generated|                                                                           ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 5 (5)            ; |my_top_system|pwm:inst_pwmGen_steering|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated                                                                                                                                                                           ;              ;
;                |lpm_add_sub:adder[1]|                                                                                    ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 3 (0)            ; |my_top_system|pwm:inst_pwmGen_steering|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                      ;              ;
;                   |add_sub_ogh:auto_generated|                                                                           ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 3 (3)            ; |my_top_system|pwm:inst_pwmGen_steering|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ogh:auto_generated                                                                                                                                                                           ;              ;
;    |pzdyqx:nabboc|                                                                                                       ; 136 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 20 (0)            ; 52 (0)           ; |my_top_system|pzdyqx:nabboc                                                                                                                                                                                                                                                                                        ;              ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                     ; 136 (13)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (4)       ; 20 (5)            ; 52 (5)           ; |my_top_system|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                           ;              ;
;          |CJQJ5354:TWMW7206|                                                                                             ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; |my_top_system|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206                                                                                                                                                                                                                                         ;              ;
;          |MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|                                                 ; 53 (23)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (15)      ; 0 (0)             ; 28 (8)           ; |my_top_system|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1                                                                                                                                                                                             ;              ;
;             |CJQJ5354:AJQA6937|                                                                                          ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; |my_top_system|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|CJQJ5354:AJQA6937                                                                                                                                                                           ;              ;
;          |PZMU7345:HHRH5434|                                                                                             ; 25 (25)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 11 (11)           ; 2 (2)            ; |my_top_system|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PZMU7345:HHRH5434                                                                                                                                                                                                                                         ;              ;
;          |VELJ8121:JDCF0099|                                                                                             ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 4 (4)             ; 5 (5)            ; |my_top_system|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099                                                                                                                                                                                                                                         ;              ;
;    |sld_hub:auto_hub|                                                                                                    ; 199 (138)   ; 88 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (79)     ; 59 (43)           ; 29 (21)          ; |my_top_system|sld_hub:auto_hub                                                                                                                                                                                                                                                                                     ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                                          ; 27 (27)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 3 (3)             ; 8 (8)            ; |my_top_system|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                             ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                                        ; 35 (35)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 13 (13)           ; 6 (6)            ; |my_top_system|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                           ;              ;
+--------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                          ;
+---------------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name                ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+---------------------+----------+---------------+---------------+-----------------------+----------+----------+
; EPCS_DCLK           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; EPCS_SCE            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; EPCS_SDO            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SDRAM_CLK           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SDRAM_CKE           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SDRAM_CS_N          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_RAS_N         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_CAS_N         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_WE_N          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_DQML          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_DQMU          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[0]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[1]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[2]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[3]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[4]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[5]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[6]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[7]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[8]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[9]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[10]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[11]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[12]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_BA_0          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_BA_1          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ADC_CS_N            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ADC_SADDR           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ADC_SCLK            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; PWM_STEERING        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; PWM_THROTTLE        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; TxD                 ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DIGITAL_OUTPUT1     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[0]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[1]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[2]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[3]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[4]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[5]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[6]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[7]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SDRAM_DQ[0]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[1]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[2]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[3]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[4]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[5]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[6]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[7]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[8]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[9]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[10]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[11]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[12]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[13]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[14]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[15]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; RECEIVER_CHANNEL[3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; DIP_SWITCH[0]       ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; DIP_SWITCH[2]       ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; DIP_SWITCH[1]       ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; DIP_SWITCH[3]       ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; RECEIVER_CHANNEL[2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; HALL_EFFECT         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; CLK_50              ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; KEY[1]              ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; KEY[0]              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; EPCS_DATA0          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; ADC_SDAT            ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; RECEIVER_CHANNEL[5] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; RECEIVER_CHANNEL[4] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; RECEIVER_CHANNEL[1] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; RECEIVER_CHANNEL[0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; RxD                 ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
+---------------------+----------+---------------+---------------+-----------------------+----------+----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                             ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; SDRAM_DQ[0]                                                                                                                                                     ;                   ;         ;
; SDRAM_DQ[1]                                                                                                                                                     ;                   ;         ;
; SDRAM_DQ[2]                                                                                                                                                     ;                   ;         ;
; SDRAM_DQ[3]                                                                                                                                                     ;                   ;         ;
; SDRAM_DQ[4]                                                                                                                                                     ;                   ;         ;
; SDRAM_DQ[5]                                                                                                                                                     ;                   ;         ;
; SDRAM_DQ[6]                                                                                                                                                     ;                   ;         ;
; SDRAM_DQ[7]                                                                                                                                                     ;                   ;         ;
; SDRAM_DQ[8]                                                                                                                                                     ;                   ;         ;
; SDRAM_DQ[9]                                                                                                                                                     ;                   ;         ;
; SDRAM_DQ[10]                                                                                                                                                    ;                   ;         ;
; SDRAM_DQ[11]                                                                                                                                                    ;                   ;         ;
; SDRAM_DQ[12]                                                                                                                                                    ;                   ;         ;
; SDRAM_DQ[13]                                                                                                                                                    ;                   ;         ;
; SDRAM_DQ[14]                                                                                                                                                    ;                   ;         ;
; SDRAM_DQ[15]                                                                                                                                                    ;                   ;         ;
; RECEIVER_CHANNEL[3]                                                                                                                                             ;                   ;         ;
;      - mux_4bit_1:inst_mux_steering|Mux0~0                                                                                                                      ; 0                 ; 6       ;
;      - pulse_width_measure:inst_pwM4|inst_dff1                                                                                                                  ; 0                 ; 6       ;
; DIP_SWITCH[0]                                                                                                                                                   ;                   ;         ;
; DIP_SWITCH[2]                                                                                                                                                   ;                   ;         ;
; DIP_SWITCH[1]                                                                                                                                                   ;                   ;         ;
; DIP_SWITCH[3]                                                                                                                                                   ;                   ;         ;
; RECEIVER_CHANNEL[2]                                                                                                                                             ;                   ;         ;
;      - mux_4bit_1:inst_mux_throttle|Mux0~0                                                                                                                      ; 0                 ; 6       ;
;      - pulse_width_measure:inst_pwM3|inst_dff1                                                                                                                  ; 0                 ; 6       ;
; HALL_EFFECT                                                                                                                                                     ;                   ;         ;
;      - mux_4bit:inst_mux_LED|Mux7~1                                                                                                                             ; 1                 ; 6       ;
;      - HE_counter:inst_HE_sensor|inst_dff1                                                                                                                      ; 1                 ; 6       ;
; CLK_50                                                                                                                                                          ;                   ;         ;
; KEY[1]                                                                                                                                                          ;                   ;         ;
; KEY[0]                                                                                                                                                          ;                   ;         ;
;      - pwm:inst_pwmGen_steering|pwm_out[0]                                                                                                                      ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|pwm_out[0]                                                                                                                      ; 0                 ; 6       ;
;      - ADC_CTRL:inst_ADC_CTRL0|go_en                                                                                                                            ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_steering|half_duty[0]                                                                                                                    ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_steering|half_duty[1]                                                                                                                    ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_steering|half_duty[2]                                                                                                                    ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_steering|half_duty[3]                                                                                                                    ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_steering|half_duty[4]                                                                                                                    ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_steering|half_duty[5]                                                                                                                    ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_steering|half_duty[6]                                                                                                                    ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_steering|half_duty[7]                                                                                                                    ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_steering|half_duty[8]                                                                                                                    ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_steering|half_duty[9]                                                                                                                    ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_steering|half_duty[10]                                                                                                                   ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_steering|half_duty[11]                                                                                                                   ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_steering|half_duty[12]                                                                                                                   ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_steering|half_duty[13]                                                                                                                   ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_steering|half_duty[14]                                                                                                                   ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_steering|half_duty[15]                                                                                                                   ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|half_duty[0]                                                                                                                    ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|half_duty[1]                                                                                                                    ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|half_duty[2]                                                                                                                    ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|half_duty[3]                                                                                                                    ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|half_duty[4]                                                                                                                    ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|half_duty[5]                                                                                                                    ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|half_duty[6]                                                                                                                    ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|half_duty[7]                                                                                                                    ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|half_duty[8]                                                                                                                    ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|half_duty[9]                                                                                                                    ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|half_duty[10]                                                                                                                   ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|half_duty[11]                                                                                                                   ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|half_duty[12]                                                                                                                   ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|half_duty[13]                                                                                                                   ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|half_duty[14]                                                                                                                   ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|half_duty[15]                                                                                                                   ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|count[0][0]                                                                                                                     ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|count[0][1]                                                                                                                     ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|count[0][2]                                                                                                                     ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|count[0][3]                                                                                                                     ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|count[0][4]                                                                                                                     ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|count[0][5]                                                                                                                     ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|count[0][6]                                                                                                                     ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|count[0][7]                                                                                                                     ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|count[0][8]                                                                                                                     ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|count[0][9]                                                                                                                     ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|count[0][10]                                                                                                                    ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|count[0][11]                                                                                                                    ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|count[0][12]                                                                                                                    ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|count[0][13]                                                                                                                    ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|count[0][14]                                                                                                                    ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|count[0][15]                                                                                                                    ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|count[0][19]                                                                                                                    ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|count[0][18]                                                                                                                    ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|count[0][17]                                                                                                                    ; 0                 ; 6       ;
;      - pwm:inst_pwmGen_Throttle|count[0][16]                                                                                                                    ; 0                 ; 6       ;
;      - HE_counter:inst_HE_sensor|pulse_counts[12]~1                                                                                                             ; 0                 ; 6       ;
;      - HE_counter:inst_HE_sensor|Selector0~4                                                                                                                    ; 0                 ; 6       ;
;      - HE_counter:inst_HE_sensor|Selector0~5                                                                                                                    ; 0                 ; 6       ;
; EPCS_DATA0                                                                                                                                                      ;                   ;         ;
;      - mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|mynios2_epcs_flash_controller_sub:the_mynios2_epcs_flash_controller_sub|MISO_reg~0 ; 1                 ; 6       ;
; ADC_SDAT                                                                                                                                                        ;                   ;         ;
; RECEIVER_CHANNEL[5]                                                                                                                                             ;                   ;         ;
;      - pulse_width_measure:inst_pwM6|inst_dff1                                                                                                                  ; 0                 ; 6       ;
; RECEIVER_CHANNEL[4]                                                                                                                                             ;                   ;         ;
;      - pulse_width_measure:inst_pwM5|inst_dff1                                                                                                                  ; 0                 ; 6       ;
; RECEIVER_CHANNEL[1]                                                                                                                                             ;                   ;         ;
;      - pulse_width_measure:inst_pwM2|inst_dff1                                                                                                                  ; 1                 ; 6       ;
; RECEIVER_CHANNEL[0]                                                                                                                                             ;                   ;         ;
;      - pulse_width_measure:inst_pwM1|inst_dff1                                                                                                                  ; 0                 ; 6       ;
; RxD                                                                                                                                                             ;                   ;         ;
;      - mynios2:inst_qsys|mynios2_uart:uart|mynios2_uart_rx:the_mynios2_uart_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1                       ; 0                 ; 6       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                   ; Location              ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; ADC_CTRL:inst_ADC_CTRL0|Decoder0~0                                                                                                                                                                                                                                     ; LCCOMB_X34_Y26_N28    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ADC_CTRL:inst_ADC_CTRL0|Decoder0~1                                                                                                                                                                                                                                     ; LCCOMB_X34_Y26_N30    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ADC_CTRL:inst_ADC_CTRL0|Decoder0~2                                                                                                                                                                                                                                     ; LCCOMB_X34_Y26_N0     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ADC_CTRL:inst_ADC_CTRL0|Decoder0~3                                                                                                                                                                                                                                     ; LCCOMB_X34_Y26_N10    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ADC_CTRL:inst_ADC_CTRL0|Decoder0~4                                                                                                                                                                                                                                     ; LCCOMB_X34_Y26_N20    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ADC_CTRL:inst_ADC_CTRL0|Decoder0~5                                                                                                                                                                                                                                     ; LCCOMB_X34_Y26_N6     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ADC_CTRL:inst_ADC_CTRL0|Decoder0~6                                                                                                                                                                                                                                     ; LCCOMB_X34_Y26_N8     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ADC_CTRL:inst_ADC_CTRL0|go_en                                                                                                                                                                                                                                          ; FF_X34_Y26_N17        ; 17      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; CLK_50                                                                                                                                                                                                                                                                 ; PIN_R8                ; 3       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; CLK_50                                                                                                                                                                                                                                                                 ; PIN_R8                ; 566     ; Clock                                              ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; HE_counter:inst_HE_sensor|pulse_counts[12]~1                                                                                                                                                                                                                           ; LCCOMB_X45_Y18_N14    ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HE_counter:inst_HE_sensor|pulse_counts[12]~8                                                                                                                                                                                                                           ; LCCOMB_X45_Y19_N8     ; 34      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                 ; PIN_J15               ; 58      ; Async. clear, Clock enable                         ; no     ; --                   ; --               ; --                        ;
; KEY[1]                                                                                                                                                                                                                                                                 ; PIN_E1                ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; SPIPLL:inst_SPIPLL0|altpll:altpll_component|SPIPLL_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                              ; PLL_1                 ; 104     ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; SPIPLL:inst_SPIPLL0|altpll:altpll_component|SPIPLL_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                              ; PLL_1                 ; 5       ; Clock                                              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; altera_internal_jtag~CLKDRUSER                                                                                                                                                                                                                                         ; JTAG_X1_Y17_N0        ; 23      ; Clock                                              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~SHIFTUSER                                                                                                                                                                                                                                         ; JTAG_X1_Y17_N0        ; 18      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                           ; JTAG_X1_Y17_N0        ; 171     ; Clock                                              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                           ; JTAG_X1_Y17_N0        ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~UPDATEUSER                                                                                                                                                                                                                                        ; JTAG_X1_Y17_N0        ; 5       ; Async. clear, Clock                                ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                         ; LCCOMB_X29_Y17_N14    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:epcs_flash_controller_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                       ; LCCOMB_X35_Y17_N20    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:onchip_memory2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                                             ; LCCOMB_X36_Y15_N8     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                        ; LCCOMB_X36_Y7_N8      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                        ; LCCOMB_X36_Y7_N30     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                        ; LCCOMB_X36_Y7_N28     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                        ; LCCOMB_X36_Y7_N6      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                        ; LCCOMB_X36_Y7_N24     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                        ; LCCOMB_X36_Y7_N2      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                        ; LCCOMB_X36_Y7_N4      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~10                                                                                                                                                   ; LCCOMB_X36_Y7_N14     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|read~0                                                                                                                                                           ; LCCOMB_X36_Y7_N18     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:slave_template_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]~6                                                                                                                                           ; LCCOMB_X37_Y20_N8     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:slave_template_1_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]~2                                                                                                                                           ; LCCOMB_X37_Y15_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:vic_0_csr_access_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]~7                                                                                                                                              ; LCCOMB_X38_Y15_N14    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                ; LCCOMB_X29_Y16_N4     ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|altera_merlin_slave_translator:vic_0_csr_access_translator|waitrequest_reset_override                                                                                                                                                                ; FF_X37_Y15_N9         ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|altera_merlin_traffic_limiter:limiter_001|always1~2                                                                                                                                                                                                  ; LCCOMB_X35_Y20_N4     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|altera_merlin_traffic_limiter:limiter_001|response_accepted                                                                                                                                                                                          ; LCCOMB_X35_Y20_N20    ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|altera_merlin_traffic_limiter:limiter_001|save_dest_id~2                                                                                                                                                                                             ; LCCOMB_X28_Y16_N30    ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|altera_merlin_traffic_limiter:limiter|always1~0                                                                                                                                                                                                      ; LCCOMB_X30_Y9_N22     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|altera_merlin_traffic_limiter:limiter|response_accepted~3                                                                                                                                                                                            ; LCCOMB_X30_Y9_N20     ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|altera_merlin_traffic_limiter:limiter|save_dest_id~1                                                                                                                                                                                                 ; LCCOMB_X23_Y10_N20    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|altera_merlin_width_adapter:width_adapter|byteen_reg[0]~0                                                                                                                                                                                            ; LCCOMB_X17_Y8_N20     ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                    ; FF_X15_Y8_N3          ; 76      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                        ; FF_X10_Y10_N27        ; 269     ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; mynios2:inst_qsys|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                        ; FF_X10_Y10_N27        ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                            ; FF_X29_Y28_N9         ; 1182    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; mynios2:inst_qsys|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                ; LCCOMB_X17_Y27_N8     ; 3       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                             ; LCCOMB_X27_Y11_N28    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~1                                                                                                                                                                                                 ; LCCOMB_X27_Y11_N2     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                             ; LCCOMB_X35_Y9_N22     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux_002|src_data[39]                                                                                                                                                                                                   ; LCCOMB_X34_Y6_N18     ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux_002|update_grant~1                                                                                                                                                                                                 ; LCCOMB_X35_Y9_N20     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                             ; LCCOMB_X24_Y10_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux_003|update_grant~0                                                                                                                                                                                                 ; LCCOMB_X24_Y10_N4     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux_011|altera_merlin_arbitrator:arb|top_priority_reg[1]~0                                                                                                                                                             ; LCCOMB_X30_Y15_N0     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                 ; LCCOMB_X24_Y14_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux|src_data[46]                                                                                                                                                                                                       ; LCCOMB_X23_Y14_N10    ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                     ; LCCOMB_X24_Y14_N26    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_dc_rd_addr_cnt[3]~0                                                                                                                                                                                                                ; LCCOMB_X28_Y20_N10    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_dc_rd_data_cnt[1]~0                                                                                                                                                                                                                ; LCCOMB_X27_Y22_N10    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_dc_rd_data_cnt[1]~1                                                                                                                                                                                                                ; LCCOMB_X28_Y20_N28    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_dc_wb_en                                                                                                                                                                                                                           ; LCCOMB_X16_Y16_N16    ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                          ; LCCOMB_X28_Y16_N6     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                              ; LCCOMB_X16_Y16_N12    ; 22      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_dc_wr_data_cnt[2]~2                                                                                                                                                                                                                ; LCCOMB_X16_Y16_N22    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                           ; FF_X19_Y22_N7         ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                  ; FF_X21_Y17_N25        ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_exc_ext_intr_active~0                                                                                                                                                                                                              ; LCCOMB_X29_Y20_N22    ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_exc_shadow_active~0                                                                                                                                                                                                                ; LCCOMB_X27_Y20_N20    ; 29      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_stall_d3                                                                                                                                                                                                                       ; FF_X31_Y24_N29        ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                              ; LCCOMB_X25_Y22_N18    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_stall~0                                                                                                                                                                                                                            ; LCCOMB_X20_Y18_N22    ; 920     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                       ; LCCOMB_X19_Y21_N22    ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|Add8~5                                                                                                                                                                                                                               ; LCCOMB_X26_Y23_N6     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                               ; FF_X23_Y18_N15        ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_ic_fill_starting~1                                                                                                                                                                                                                 ; LCCOMB_X25_Y14_N24    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_iw[0]                                                                                                                                                                                                                              ; FF_X18_Y19_N25        ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_iw[4]                                                                                                                                                                                                                              ; FF_X19_Y19_N9         ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_stall~3                                                                                                                                                                                                                            ; LCCOMB_X20_Y18_N28    ; 172     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                               ; LCCOMB_X23_Y12_N6     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_br_cond_taken_history[0]~2                                                                                                                                                                                                         ; LCCOMB_X23_Y12_N20    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_ext_intr_req                                                                                                                                                                                                                       ; FF_X30_Y20_N29        ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_hbreak_req                                                                                                                                                                                                                         ; FF_X27_Y21_N25        ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_rot_rn[3]                                                                                                                                                                                                                          ; FF_X26_Y23_N11        ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|W_bstatus_reg_il[1]~0                                                                                                                                                                                                                ; LCCOMB_X26_Y24_N18    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|W_estatus_reg_il[4]~1                                                                                                                                                                                                                ; LCCOMB_X30_Y24_N22    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|W_status_reg_crs[0]~16                                                                                                                                                                                                               ; LCCOMB_X29_Y24_N18    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|W_status_reg_il[4]~3                                                                                                                                                                                                                 ; LCCOMB_X31_Y20_N14    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|W_status_reg_prs[0]~3                                                                                                                                                                                                                ; LCCOMB_X30_Y22_N22    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|clr_break_line                                                                                                                                                                                                                       ; FF_X23_Y15_N19        ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_address_offset_field[0]~0                                                                                                                                                                                                          ; LCCOMB_X28_Y20_N14    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_writedata[26]~34                                                                                                                                                                                                                   ; LCCOMB_X16_Y16_N2     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|dc_data_wr_port_en                                                                                                                                                                                                                   ; LCCOMB_X25_Y22_N14    ; 4       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|dc_tag_wr_port_en                                                                                                                                                                                                                    ; LCCOMB_X15_Y19_N6     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                    ; LCCOMB_X29_Y28_N8     ; 1665    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                   ; FF_X32_Y15_N9         ; 11      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|ic_fill_ap_offset[2]~0                                                                                                                                                                                                               ; LCCOMB_X28_Y19_N14    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                               ; LCCOMB_X25_Y14_N14    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                ; LCCOMB_X23_Y15_N4     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                          ; LCCOMB_X19_Y19_N24    ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                          ; LCCOMB_X21_Y10_N18    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_ic_data_module:mynios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|ram_block1a0~0                                                                                                               ; LCCOMB_X19_Y14_N10    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jxuir                  ; FF_X17_Y22_N1         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|take_action_break_a~0  ; LCCOMB_X14_Y23_N10    ; 45      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|take_action_ocimem_a   ; LCCOMB_X15_Y23_N4     ; 14      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0 ; LCCOMB_X15_Y23_N8     ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|take_action_ocimem_b   ; LCCOMB_X14_Y23_N12    ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|update_jdo_strobe      ; FF_X17_Y22_N21        ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|sr[10]~15                    ; LCCOMB_X17_Y22_N22    ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|sr[24]~24                    ; LCCOMB_X16_Y22_N22    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:mynios2_cpu_jtag_debug_module_phy|virtual_state_sdr~0                         ; LCCOMB_X17_Y22_N12    ; 40      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:mynios2_cpu_jtag_debug_module_phy|virtual_state_uir~0                         ; LCCOMB_X17_Y22_N8     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_avalon_reg:the_mynios2_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                        ; LCCOMB_X23_Y17_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_break:the_mynios2_cpu_nios2_oci_break|always5~2                                                                                                                ; LCCOMB_X19_Y20_N6     ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_break:the_mynios2_cpu_nios2_oci_break|always6~0                                                                                                                ; LCCOMB_X19_Y20_N4     ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_break:the_mynios2_cpu_nios2_oci_break|dbrk0[0]~0                                                                                                               ; LCCOMB_X14_Y23_N20    ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_break:the_mynios2_cpu_nios2_oci_break|dbrk0[32]~1                                                                                                              ; LCCOMB_X15_Y23_N12    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_break:the_mynios2_cpu_nios2_oci_break|dbrk0[69]~2                                                                                                              ; LCCOMB_X15_Y23_N28    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_break:the_mynios2_cpu_nios2_oci_break|dbrk1[0]~0                                                                                                               ; LCCOMB_X14_Y23_N2     ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_break:the_mynios2_cpu_nios2_oci_break|dbrk1[32]~1                                                                                                              ; LCCOMB_X14_Y23_N18    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_break:the_mynios2_cpu_nios2_oci_break|dbrk1[69]~2                                                                                                              ; LCCOMB_X14_Y23_N16    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_break:the_mynios2_cpu_nios2_oci_break|xbrk_ctrl0[0]~0                                                                                                          ; LCCOMB_X15_Y23_N18    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_break:the_mynios2_cpu_nios2_oci_break|xbrk_ctrl1[0]~0                                                                                                          ; LCCOMB_X14_Y23_N30    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_debug:the_mynios2_cpu_nios2_oci_debug|resetrequest                                                                                                             ; FF_X17_Y27_N9         ; 3       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_ocimem:the_mynios2_cpu_nios2_ocimem|MonDReg[0]~19                                                                                                                  ; LCCOMB_X16_Y27_N8     ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_ocimem:the_mynios2_cpu_nios2_ocimem|MonDReg[11]~33                                                                                                                 ; LCCOMB_X18_Y25_N0     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_ocimem:the_mynios2_cpu_nios2_ocimem|MonWr                                                                                                                          ; FF_X16_Y27_N27        ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_ocimem:the_mynios2_cpu_nios2_ocimem|comb~1                                                                                                                         ; LCCOMB_X23_Y17_N0     ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|mynios2_epcs_flash_controller_sub:the_mynios2_epcs_flash_controller_sub|always11~0                                                                                                               ; LCCOMB_X31_Y6_N2      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|mynios2_epcs_flash_controller_sub:the_mynios2_epcs_flash_controller_sub|always6~1                                                                                                                ; LCCOMB_X35_Y5_N22     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|mynios2_epcs_flash_controller_sub:the_mynios2_epcs_flash_controller_sub|control_wr_strobe                                                                                                        ; LCCOMB_X31_Y9_N16     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|mynios2_epcs_flash_controller_sub:the_mynios2_epcs_flash_controller_sub|endofpacketvalue_wr_strobe                                                                                               ; LCCOMB_X31_Y9_N10     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|mynios2_epcs_flash_controller_sub:the_mynios2_epcs_flash_controller_sub|shift_reg[0]~1                                                                                                           ; LCCOMB_X35_Y6_N0      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|mynios2_epcs_flash_controller_sub:the_mynios2_epcs_flash_controller_sub|slaveselect_wr_strobe~0                                                                                                  ; LCCOMB_X31_Y9_N28     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|mynios2_epcs_flash_controller_sub:the_mynios2_epcs_flash_controller_sub|transmitting~0                                                                                                           ; LCCOMB_X35_Y6_N10     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|mynios2_epcs_flash_controller_sub:the_mynios2_epcs_flash_controller_sub|write_tx_holding                                                                                                         ; LCCOMB_X34_Y6_N10     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|alt_jtag_atlantic:mynios2_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                            ; LCCOMB_X36_Y9_N26     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|alt_jtag_atlantic:mynios2_jtag_uart_alt_jtag_atlantic|read_write~0                                                                                                                                                       ; LCCOMB_X37_Y8_N28     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|alt_jtag_atlantic:mynios2_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                      ; LCCOMB_X37_Y8_N14     ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|alt_jtag_atlantic:mynios2_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                    ; LCCOMB_X37_Y8_N18     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|fifo_rd~2                                                                                                                                                                                                                ; LCCOMB_X34_Y8_N20     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                  ; FF_X34_Y10_N31        ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|ien_AE~0                                                                                                                                                                                                                 ; LCCOMB_X35_Y11_N0     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_r:the_mynios2_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                       ; LCCOMB_X35_Y8_N6      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_w:the_mynios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                       ; LCCOMB_X36_Y10_N10    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                  ; LCCOMB_X36_Y10_N8     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                   ; FF_X37_Y16_N27        ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                 ; LCCOMB_X35_Y8_N30     ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_onchip_memory2:onchip_memory2|wren~0                                                                                                                                                                                                         ; LCCOMB_X27_Y11_N22    ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_pio_0:pio_0|data_out[0]~3                                                                                                                                                                                                                    ; LCCOMB_X32_Y14_N30    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|Selector27~6                                                                                                                                                                                                                 ; LCCOMB_X10_Y11_N20    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|Selector34~2                                                                                                                                                                                                                 ; LCCOMB_X11_Y11_N4     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|WideOr16~0                                                                                                                                                                                                                   ; LCCOMB_X8_Y8_N16      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|active_rnw~3                                                                                                                                                                                                                 ; LCCOMB_X10_Y10_N20    ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|f_select                                                                                                                                                                                                                     ; LCCOMB_X12_Y9_N18     ; 23      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_addr[0]~2                                                                                                                                                                                                                  ; LCCOMB_X10_Y7_N22     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_state.000000010                                                                                                                                                                                                            ; FF_X11_Y11_N15        ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_state.000010000                                                                                                                                                                                                            ; FF_X10_Y11_N17        ; 58      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_state.001000000                                                                                                                                                                                                            ; FF_X10_Y11_N5         ; 19      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|mynios2_sdram_0_input_efifo_module:the_mynios2_sdram_0_input_efifo_module|entry_0[42]~0                                                                                                                                      ; LCCOMB_X12_Y12_N12    ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|mynios2_sdram_0_input_efifo_module:the_mynios2_sdram_0_input_efifo_module|entry_1[42]~0                                                                                                                                      ; LCCOMB_X12_Y12_N18    ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y23_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_1                                                                                                                                                                                                              ; DDIOOECELL_X0_Y23_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_10                                                                                                                                                                                                             ; DDIOOECELL_X1_Y0_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_11                                                                                                                                                                                                             ; DDIOOECELL_X1_Y0_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_12                                                                                                                                                                                                             ; DDIOOECELL_X14_Y0_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_13                                                                                                                                                                                                             ; DDIOOECELL_X1_Y0_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_14                                                                                                                                                                                                             ; DDIOOECELL_X1_Y0_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_15                                                                                                                                                                                                             ; DDIOOECELL_X0_Y12_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_2                                                                                                                                                                                                              ; DDIOOECELL_X18_Y0_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_3                                                                                                                                                                                                              ; DDIOOECELL_X0_Y7_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_4                                                                                                                                                                                                              ; DDIOOECELL_X0_Y12_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_5                                                                                                                                                                                                              ; DDIOOECELL_X0_Y15_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_6                                                                                                                                                                                                              ; DDIOOECELL_X0_Y15_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_7                                                                                                                                                                                                              ; DDIOOECELL_X16_Y0_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_8                                                                                                                                                                                                              ; DDIOOECELL_X5_Y0_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|oe~_Duplicate_9                                                                                                                                                                                                              ; DDIOOECELL_X3_Y0_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_sys_clk_timer:sys_clk_timer|always0~0                                                                                                                                                                                                        ; LCCOMB_X36_Y17_N18    ; 19      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_sys_clk_timer:sys_clk_timer|always0~1                                                                                                                                                                                                        ; LCCOMB_X36_Y17_N4     ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_timer_0:timer_0|always0~0                                                                                                                                                                                                                    ; LCCOMB_X16_Y15_N30    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_timer_0:timer_0|always0~1                                                                                                                                                                                                                    ; LCCOMB_X16_Y15_N16    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_timer_0:timer_0|period_h_wr_strobe                                                                                                                                                                                                           ; LCCOMB_X15_Y15_N30    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_timer_0:timer_0|period_l_wr_strobe                                                                                                                                                                                                           ; LCCOMB_X15_Y15_N4     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_timer_0:timer_0|snap_strobe~0                                                                                                                                                                                                                ; LCCOMB_X28_Y18_N30    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_timer_0:timer_0|stop_strobe~2                                                                                                                                                                                                                ; LCCOMB_X28_Y18_N22    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_uart:uart|mynios2_uart_regs:the_mynios2_uart_regs|control_wr_strobe~1                                                                                                                                                                        ; LCCOMB_X12_Y18_N24    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_uart:uart|mynios2_uart_regs:the_mynios2_uart_regs|tx_wr_strobe~0                                                                                                                                                                             ; LCCOMB_X12_Y18_N28    ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_uart:uart|mynios2_uart_rx:the_mynios2_uart_rx|got_new_char                                                                                                                                                                                   ; LCCOMB_X12_Y23_N30    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_uart:uart|mynios2_uart_rx:the_mynios2_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[6]~0                                                                                                                                       ; LCCOMB_X12_Y23_N20    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_uart:uart|mynios2_uart_tx:the_mynios2_uart_tx|always4~0                                                                                                                                                                                      ; LCCOMB_X11_Y20_N30    ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_uart:uart|mynios2_uart_tx:the_mynios2_uart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[1]~1                                                                                                                                ; LCCOMB_X11_Y19_N30    ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_up_clock:up_clock|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|clk[0]                                                                                                                                                         ; PLL_4                 ; 4394    ; Clock                                              ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|AvsAddr[4]                                                                                                                                                                                                ; FF_X31_Y14_N11        ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|CtrlRegReset                                                                                                                                                                                              ; FF_X27_Y14_N15        ; 109     ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[0].U|reg_readdata[9]~0                                                                                                                                                   ; LCCOMB_X34_Y14_N26    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[1].U|reg_readdata[9]~0                                                                                                                                                   ; LCCOMB_X34_Y14_N8     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[2].U|reg_readdata[8]~0                                                                                                                                                   ; LCCOMB_X34_Y14_N30    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[3].U|reg_readdata[1]~0                                                                                                                                                   ; LCCOMB_X27_Y14_N14    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[4].U|reg_readdata[11]~0                                                                                                                                                  ; LCCOMB_X34_Y14_N10    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[5].U|reg_readdata[8]~0                                                                                                                                                   ; LCCOMB_X34_Y14_N16    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[6].U|reg_readdata[2]~4                                                                                                                                                   ; LCCOMB_X34_Y14_N22    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[7].U|reg_readdata[6]~0                                                                                                                                                   ; LCCOMB_X34_Y14_N28    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg:VEC_TABLE_BASE|reg_readdata[19]~1                                                                                                                                                          ; LCCOMB_X27_Y12_N4     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg:VIC_CONFIG|reg_readdata[0]~0                                                                                                                                                               ; LCCOMB_X27_Y12_N12    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg_set_clear:INT_ENABLE|reg_readdata[3]~3                                                                                                                                                     ; LCCOMB_X28_Y13_N4     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg_set_clear:SW_TRIGGER|reg_readdata[2]~3                                                                                                                                                     ; LCCOMB_X27_Y14_N8     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|control_valid                                                                                                                                                                                             ; FF_X12_Y14_N17        ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_priority:vic_priority|altera_vic_compare2:port5_8.B0|int_validZ                                                                                                                                                       ; FF_X35_Y15_N23        ; 44      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_priority:vic_priority|altera_vic_compare4:port5_8.A0|Add2~10                                                                                                                                                          ; LCCOMB_X30_Y12_N18    ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_priority:vic_priority|altera_vic_compare4:port5_8.A1|Add2~10                                                                                                                                                          ; LCCOMB_X35_Y14_N22    ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|slave_template:slave_template_0|address_decode~1                                                                                                                                                                                                     ; LCCOMB_X37_Y21_N22    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|slave_template:slave_template_0|always0~1                                                                                                                                                                                                            ; LCCOMB_X38_Y23_N8     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|slave_template:slave_template_0|always0~10                                                                                                                                                                                                           ; LCCOMB_X37_Y23_N12    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|slave_template:slave_template_0|always0~11                                                                                                                                                                                                           ; LCCOMB_X37_Y23_N22    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|slave_template:slave_template_0|always0~12                                                                                                                                                                                                           ; LCCOMB_X37_Y23_N0     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|slave_template:slave_template_0|always0~13                                                                                                                                                                                                           ; LCCOMB_X38_Y23_N22    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|slave_template:slave_template_0|always0~2                                                                                                                                                                                                            ; LCCOMB_X38_Y23_N26    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|slave_template:slave_template_0|always0~3                                                                                                                                                                                                            ; LCCOMB_X38_Y23_N28    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|slave_template:slave_template_0|always0~4                                                                                                                                                                                                            ; LCCOMB_X38_Y23_N30    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|slave_template:slave_template_0|always0~5                                                                                                                                                                                                            ; LCCOMB_X38_Y23_N16    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|slave_template:slave_template_0|always0~6                                                                                                                                                                                                            ; LCCOMB_X38_Y23_N18    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|slave_template:slave_template_0|always0~7                                                                                                                                                                                                            ; LCCOMB_X38_Y23_N4     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|slave_template:slave_template_0|always0~8                                                                                                                                                                                                            ; LCCOMB_X37_Y23_N24    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|slave_template:slave_template_0|always0~9                                                                                                                                                                                                            ; LCCOMB_X37_Y23_N10    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|slave_template:slave_template_0|mux_first_stage_a[7]~2                                                                                                                                                                                               ; LCCOMB_X37_Y21_N10    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|slave_template:slave_template_0|mux_first_stage_b[23]~1                                                                                                                                                                                              ; LCCOMB_X37_Y21_N16    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|slave_template:slave_template_0|mux_first_stage_c[7]~2                                                                                                                                                                                               ; LCCOMB_X36_Y25_N10    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|slave_template:slave_template_0|mux_first_stage_d[7]~1                                                                                                                                                                                               ; LCCOMB_X37_Y21_N28    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|slave_template:slave_template_0|read_from_user[7]~3                                                                                                                                                                                                  ; LCCOMB_X38_Y21_N0     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_14|always0~1                                                                                                                                                                        ; LCCOMB_X37_Y21_N20    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_14|always1~0                                                                                                                                                                        ; LCCOMB_X27_Y6_N24     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_15|always0~0                                                                                                                                                                        ; LCCOMB_X27_Y6_N28     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_15|always1~0                                                                                                                                                                        ; LCCOMB_X27_Y6_N6      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|slave_template:slave_template_0|slave_read_d1                                                                                                                                                                                                        ; FF_X37_Y21_N31        ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|slave_template:slave_template_1|address_decode~3                                                                                                                                                                                                     ; LCCOMB_X37_Y22_N22    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|slave_template:slave_template_1|always0~0                                                                                                                                                                                                            ; LCCOMB_X37_Y22_N28    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|slave_template:slave_template_1|mux_first_stage_a[7]~1                                                                                                                                                                                               ; LCCOMB_X38_Y22_N10    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|slave_template:slave_template_1|read_from_user[7]~1                                                                                                                                                                                                  ; LCCOMB_X39_Y22_N16    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; mynios2:inst_qsys|slave_template:slave_template_1|slave_read_d1                                                                                                                                                                                                        ; FF_X37_Y22_N7         ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pulse_width_measure:inst_pwM1|measurement_state.s_Stop                                                                                                                                                                                                                 ; FF_X49_Y14_N15        ; 37      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pulse_width_measure:inst_pwM2|measurement_state.s_Stop                                                                                                                                                                                                                 ; FF_X43_Y12_N13        ; 37      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pulse_width_measure:inst_pwM3|measurement_state.s_Stop                                                                                                                                                                                                                 ; FF_X45_Y12_N27        ; 37      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pulse_width_measure:inst_pwM4|measurement_state.s_Stop                                                                                                                                                                                                                 ; FF_X39_Y26_N7         ; 37      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pulse_width_measure:inst_pwM5|measurement_state.s_Stop                                                                                                                                                                                                                 ; FF_X8_Y26_N1          ; 37      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pulse_width_measure:inst_pwM6|measurement_state.s_Stop                                                                                                                                                                                                                 ; FF_X6_Y22_N1          ; 37      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|IIEL2272_2                                                                                                                                                                                                                  ; FF_X25_Y11_N21        ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|CJQJ5354:AJQA6937|LAFY5161[0]                                                                                                                                 ; FF_X51_Y25_N17        ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|EPEO2888_0                                                                                                                                                    ; FF_X28_Y31_N3         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|EPEO2888_1                                                                                                                                                    ; FF_X28_Y31_N1         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|EPEO2888_2                                                                                                                                                    ; FF_X27_Y31_N3         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|EPEO2888_3                                                                                                                                                    ; FF_X27_Y31_N1         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|EPEO2888_4                                                                                                                                                    ; FF_X27_Y32_N3         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|EPEO2888_5                                                                                                                                                    ; FF_X27_Y32_N25        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|EPEO2888_6                                                                                                                                                    ; FF_X25_Y32_N3         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|EPEO2888_7                                                                                                                                                    ; FF_X25_Y32_N9         ; 20      ; Clock                                              ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|WCRO7487_0                                                                                                                                                    ; LCCOMB_X52_Y21_N8     ; 17      ; Clock                                              ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|\IAZL1155:13:LJMV0916_1                                                                                                                                       ; LCCOMB_X28_Y31_N12    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[0]~0                                                                                                                                                                                             ; LCCOMB_X21_Y12_N6     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|EHEH8502                                                                                                                                                                                                  ; LCCOMB_X14_Y13_N16    ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|XWDE0671[0]                                                                                                                                                                                                                 ; FF_X26_Y11_N9         ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|XWDE0671[2]                                                                                                                                                                                                                 ; FF_X26_Y11_N31        ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                 ; LCCOMB_X26_Y11_N12    ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                               ; FF_X39_Y11_N9         ; 79      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~4                                                                                                                                                                                                                                       ; LCCOMB_X39_Y11_N4     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][0]~11                                                                                                                                                                                                                                      ; LCCOMB_X39_Y11_N16    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[3][0]~17                                                                                                                                                                                                                                      ; LCCOMB_X39_Y11_N2     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[0]~6                                                                                                                                                                                                                                         ; LCCOMB_X37_Y11_N0     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena[3]~reg0                                                                                                                                                                                                                                      ; FF_X39_Y10_N5         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena~8                                                                                                                                                                                                                                            ; LCCOMB_X38_Y10_N6     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~3                                                                                                                                                                                                                                ; LCCOMB_X40_Y10_N28    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~10                                                                                                                                                                                                                               ; LCCOMB_X40_Y10_N26    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[3][0]~16                                                                                                                                                                                                                               ; LCCOMB_X40_Y10_N20    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~4                                                                                                                                                                                                                  ; LCCOMB_X37_Y11_N24    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~12                                                                                                                                                                                                            ; LCCOMB_X36_Y11_N0     ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~13                                                                                                                                                                                                            ; LCCOMB_X37_Y11_N30    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                    ; FF_X38_Y10_N19        ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                   ; FF_X37_Y9_N31         ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                    ; FF_X37_Y9_N27         ; 43      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                    ; FF_X37_Y11_N11        ; 7       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                             ; LCCOMB_X38_Y10_N4     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                   ; FF_X38_Y10_N25        ; 20      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                       ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ADC_CTRL:inst_ADC_CTRL0|go_en                                                                                                                              ; FF_X34_Y26_N17    ; 17      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; CLK_50                                                                                                                                                     ; PIN_R8            ; 566     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; SPIPLL:inst_SPIPLL0|altpll:altpll_component|SPIPLL_altpll:auto_generated|wire_pll1_clk[0]                                                                  ; PLL_1             ; 104     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; SPIPLL:inst_SPIPLL0|altpll:altpll_component|SPIPLL_altpll:auto_generated|wire_pll1_clk[1]                                                                  ; PLL_1             ; 5       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; altera_internal_jtag~CLKDRUSER                                                                                                                             ; JTAG_X1_Y17_N0    ; 23      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                               ; JTAG_X1_Y17_N0    ; 171     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~UPDATEUSER                                                                                                                            ; JTAG_X1_Y17_N0    ; 5       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; mynios2:inst_qsys|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out            ; FF_X10_Y10_N27    ; 269     ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; mynios2:inst_qsys|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                ; FF_X29_Y28_N9     ; 1182    ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; mynios2:inst_qsys|altera_reset_controller:rst_controller|merged_reset~0                                                                                    ; LCCOMB_X17_Y27_N8 ; 3       ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                        ; LCCOMB_X29_Y28_N8 ; 1665    ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_debug:the_mynios2_cpu_nios2_oci_debug|resetrequest ; FF_X17_Y27_N9     ; 3       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; mynios2:inst_qsys|mynios2_up_clock:up_clock|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|clk[0]                                             ; PLL_4             ; 4394    ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; mynios2:inst_qsys|mynios2_up_clock:up_clock|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|clk[1]                                             ; PLL_4             ; 1       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|EPEO2888_7                                        ; FF_X25_Y32_N9     ; 20      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|WCRO7487_0                                        ; LCCOMB_X52_Y21_N8 ; 17      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                     ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; mynios2:inst_qsys|mynios2_cpu:cpu|A_stall~0                                                                                                                                                                                                                              ; 920     ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_stall~3                                                                                                                                                                                                                              ; 173     ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|CtrlRegReset                                                                                                                                                                                                ; 109     ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                                 ; 79      ;
; mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux_003|saved_grant[1]                                                                                                                                                                                                   ; 79      ;
; mynios2:inst_qsys|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                      ; 76      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|AvsAddr[0]                                                                                                                                                                                                  ; 75      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|AvsAddr[1]                                                                                                                                                                                                  ; 74      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_stall                                                                                                                                                                                                                            ; 74      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_dbrk:the_mynios2_cpu_nios2_oci_dbrk|cpu_d_write                                                                                                                  ; 66      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_address_offset_field[0]                                                                                                                                                                                                              ; 65      ;
; HE_counter:inst_HE_sensor|pulse_counts[12]~1                                                                                                                                                                                                                             ; 64      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_address_offset_field[1]                                                                                                                                                                                                              ; 64      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_address_offset_field[2]                                                                                                                                                                                                              ; 62      ;
; KEY[0]~input                                                                                                                                                                                                                                                             ; 58      ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_state.000010000                                                                                                                                                                                                              ; 58      ;
; mynios2:inst_qsys|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                                                          ; 56      ;
; mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                                       ; 56      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_dc_fill_active                                                                                                                                                                                                                       ; 55      ;
; mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                                                                   ; 53      ;
; mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux_011|saved_grant[0]                                                                                                                                                                                                   ; 52      ;
; mynios2:inst_qsys|slave_template:slave_template_0|Equal16~0                                                                                                                                                                                                              ; 48      ;
; mynios2:inst_qsys|slave_template:slave_template_0|mux_first_stage_a[23]~0                                                                                                                                                                                                ; 48      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src1[16]~1                                                                                                                                                                                                                           ; 48      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src1[16]~0                                                                                                                                                                                                                           ; 48      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_src2_reg[16]~31                                                                                                                                                                                                                      ; 48      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_src2_reg[16]~30                                                                                                                                                                                                                      ; 48      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|W_exc_wr_sstatus                                                                                                                                                                                                                       ; 47      ;
; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                                                                           ; 46      ;
; mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux_003|saved_grant[0]                                                                                                                                                                                                   ; 46      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_write~reg0                                                                                                                                                                                                                           ; 46      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|take_action_break_a~0    ; 45      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_read~reg0                                                                                                                                                                                                                            ; 45      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_priority:vic_priority|altera_vic_compare2:port5_8.B0|int_validZ                                                                                                                                                         ; 44      ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|mynios2_sdram_0_input_efifo_module:the_mynios2_sdram_0_input_efifo_module|rd_address                                                                                                                                           ; 44      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                      ; 43      ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|mynios2_sdram_0_input_efifo_module:the_mynios2_sdram_0_input_efifo_module|entry_0[42]~0                                                                                                                                        ; 43      ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|mynios2_sdram_0_input_efifo_module:the_mynios2_sdram_0_input_efifo_module|entry_1[42]~0                                                                                                                                        ; 43      ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|active_rnw~3                                                                                                                                                                                                                   ; 43      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_en_d1                                                                                                                                                                                                                                ; 41      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_dc_valid_st_bypass_hit                                                                                                                                                                                                               ; 41      ;
; mynios2:inst_qsys|altera_merlin_width_adapter:width_adapter|byteen_reg[0]~0                                                                                                                                                                                              ; 41      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[13]~52                                                                                                                                                                                                            ; 40      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:mynios2_cpu_jtag_debug_module_phy|virtual_state_sdr~0                           ; 40      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; mynios2:inst_qsys|altera_merlin_slave_translator:slave_template_0_s0_translator|read_latency_shift_reg[2]                                                                                                                                                                ; 39      ;
; mynios2:inst_qsys|slave_template:slave_template_0|read_from_user[10]~1                                                                                                                                                                                                   ; 38      ;
; mynios2:inst_qsys|slave_template:slave_template_0|read_from_user[10]~0                                                                                                                                                                                                   ; 38      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_ic_tag_rd_addr_nxt[7]~2                                                                                                                                                                                                              ; 38      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_ic_tag_rd_addr_nxt[7]~0                                                                                                                                                                                                              ; 38      ;
; mynios2:inst_qsys|altera_merlin_slave_translator:slave_template_1_s0_translator|read_latency_shift_reg[2]                                                                                                                                                                ; 38      ;
; mynios2:inst_qsys|altera_merlin_slave_translator:vic_0_csr_access_translator|read_latency_shift_reg[3]                                                                                                                                                                   ; 38      ;
; HE_counter:inst_HE_sensor|inst_dff1                                                                                                                                                                                                                                      ; 38      ;
; pulse_width_measure:inst_pwM4|measurement_state.s_Stop                                                                                                                                                                                                                   ; 37      ;
; pulse_width_measure:inst_pwM1|measurement_state.s_Stop                                                                                                                                                                                                                   ; 37      ;
; pulse_width_measure:inst_pwM3|measurement_state.s_Stop                                                                                                                                                                                                                   ; 37      ;
; pulse_width_measure:inst_pwM2|measurement_state.s_Stop                                                                                                                                                                                                                   ; 37      ;
; pulse_width_measure:inst_pwM5|measurement_state.s_Stop                                                                                                                                                                                                                   ; 37      ;
; pulse_width_measure:inst_pwM6|measurement_state.s_Stop                                                                                                                                                                                                                   ; 37      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_ic_tag_rd_addr_nxt[7]~3                                                                                                                                                                                                              ; 37      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_ic_tag_rd_addr_nxt[7]~1                                                                                                                                                                                                              ; 37      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_exc_allowed                                                                                                                                                                                                                          ; 37      ;
; HE_counter:inst_HE_sensor|inst_dff2                                                                                                                                                                                                                                      ; 37      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_vector:vic_vector|status_valid                                                                                                                                                                                          ; 36      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mem_bypass_pending                                                                                                                                                                                                                   ; 36      ;
; mynios2:inst_qsys|altera_merlin_slave_translator:vic_0_csr_access_translator|waitrequest_reset_override                                                                                                                                                                  ; 36      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                      ; 35      ;
; pulse_width_measure:inst_pwM4|measurement_state.s_Count                                                                                                                                                                                                                  ; 35      ;
; pulse_width_measure:inst_pwM1|measurement_state.s_Count                                                                                                                                                                                                                  ; 35      ;
; pulse_width_measure:inst_pwM3|measurement_state.s_Count                                                                                                                                                                                                                  ; 35      ;
; pulse_width_measure:inst_pwM2|measurement_state.s_Count                                                                                                                                                                                                                  ; 35      ;
; pulse_width_measure:inst_pwM5|measurement_state.s_Count                                                                                                                                                                                                                  ; 35      ;
; pulse_width_measure:inst_pwM6|measurement_state.s_Count                                                                                                                                                                                                                  ; 35      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|control_valid                                                                                                                                                                                               ; 35      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_inst_result[15]~0                                                                                                                                                                                                                    ; 35      ;
; HE_counter:inst_HE_sensor|measurement_state.s_High                                                                                                                                                                                                                       ; 35      ;
; mynios2:inst_qsys|slave_template:slave_template_1|address_decode_d1[0]                                                                                                                                                                                                   ; 34      ;
; mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux|src_data[46]                                                                                                                                                                                                         ; 34      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_src1_choose_E~0                                                                                                                                                                                                                      ; 34      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|take_action_ocimem_b     ; 34      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_iw[4]                                                                                                                                                                                                                                ; 34      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_ctrl_alu_subtract                                                                                                                                                                                                                    ; 34      ;
; mynios2:inst_qsys|mynios2_rsp_xbar_demux:rsp_xbar_demux_001|src1_valid~0                                                                                                                                                                                                 ; 34      ;
; mynios2:inst_qsys|mynios2_rsp_xbar_demux:rsp_xbar_demux|src1_valid~0                                                                                                                                                                                                     ; 34      ;
; mynios2:inst_qsys|altera_merlin_slave_translator:epcs_flash_controller_epcs_control_port_translator|av_begintransfer~0                                                                                                                                                   ; 34      ;
; mynios2:inst_qsys|mynios2_rsp_xbar_demux:rsp_xbar_demux_001|src0_valid~0                                                                                                                                                                                                 ; 34      ;
; mynios2:inst_qsys|mynios2_rsp_xbar_demux:rsp_xbar_demux_002|src0_valid~0                                                                                                                                                                                                 ; 34      ;
; HE_counter:inst_HE_sensor|pulse_counts[12]~8                                                                                                                                                                                                                             ; 34      ;
; mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux_002|src_data[46]                                                                                                                                                                                                     ; 34      ;
; mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[1]                                                                                                                                                                                                   ; 34      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_regnum_a_cmp_D                                                                                                                                                                                                                       ; 34      ;
; mynios2:inst_qsys|slave_template:slave_template_1|address_bank_decode_d1[1]                                                                                                                                                                                              ; 33      ;
; mynios2:inst_qsys|slave_template:slave_template_1|address_bank_decode_d1[3]                                                                                                                                                                                              ; 33      ;
; mynios2:inst_qsys|slave_template:slave_template_1|address_bank_decode_d1[2]                                                                                                                                                                                              ; 33      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                 ; 33      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[32]                  ; 33      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_ctrl_logic                                                                                                                                                                                                                           ; 33      ;
; mynios2:inst_qsys|mynios2_rsp_xbar_demux:rsp_xbar_demux_003|src1_valid~0                                                                                                                                                                                                 ; 33      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_ext_intr_req                                                                                                                                                                                                                         ; 33      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_ocimem:the_mynios2_cpu_nios2_ocimem|MonAReg[10]                                                                                                                      ; 33      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_writedata[26]~34                                                                                                                                                                                                                     ; 32      ;
; pulse_width_measure:inst_pwM4|pulse_counter~0                                                                                                                                                                                                                            ; 32      ;
; pulse_width_measure:inst_pwM1|pulse_counter~0                                                                                                                                                                                                                            ; 32      ;
; pulse_width_measure:inst_pwM3|pulse_counter~0                                                                                                                                                                                                                            ; 32      ;
; pulse_width_measure:inst_pwM2|pulse_counter~0                                                                                                                                                                                                                            ; 32      ;
; pulse_width_measure:inst_pwM5|pulse_counter~0                                                                                                                                                                                                                            ; 32      ;
; pulse_width_measure:inst_pwM6|pulse_counter~0                                                                                                                                                                                                                            ; 32      ;
; mynios2:inst_qsys|mynios2_timer_0:timer_0|always0~1                                                                                                                                                                                                                      ; 32      ;
; mynios2:inst_qsys|mynios2_timer_0:timer_0|always0~0                                                                                                                                                                                                                      ; 32      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg:VEC_TABLE_BASE|reg_readdata[19]~1                                                                                                                                                            ; 32      ;
; mynios2:inst_qsys|mynios2_timer_0:timer_0|snap_strobe~0                                                                                                                                                                                                                  ; 32      ;
; mynios2:inst_qsys|slave_template:slave_template_0|always0~6                                                                                                                                                                                                              ; 32      ;
; mynios2:inst_qsys|slave_template:slave_template_0|always0~5                                                                                                                                                                                                              ; 32      ;
; mynios2:inst_qsys|slave_template:slave_template_0|always0~4                                                                                                                                                                                                              ; 32      ;
; mynios2:inst_qsys|slave_template:slave_template_0|always0~3                                                                                                                                                                                                              ; 32      ;
; mynios2:inst_qsys|slave_template:slave_template_0|always0~2                                                                                                                                                                                                              ; 32      ;
; mynios2:inst_qsys|slave_template:slave_template_0|always0~1                                                                                                                                                                                                              ; 32      ;
; mynios2:inst_qsys|slave_template:slave_template_1|always0~0                                                                                                                                                                                                              ; 32      ;
; mynios2:inst_qsys|slave_template:slave_template_0|mux_first_stage_a[7]~2                                                                                                                                                                                                 ; 32      ;
; mynios2:inst_qsys|slave_template:slave_template_0|mux_first_stage_b[23]~1                                                                                                                                                                                                ; 32      ;
; mynios2:inst_qsys|slave_template:slave_template_1|mux_first_stage_a[7]~1                                                                                                                                                                                                 ; 32      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|ConfRegRead                                                                                                                                                                                                 ; 32      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|CtrlRegRead                                                                                                                                                                                                 ; 32      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_rot_rn[3]                                                                                                                                                                                                                            ; 32      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_rot_rn[2]                                                                                                                                                                                                                            ; 32      ;
; mynios2:inst_qsys|slave_template:slave_template_0|read_from_user[7]~3                                                                                                                                                                                                    ; 32      ;
; mynios2:inst_qsys|slave_template:slave_template_1|read_from_user[7]~1                                                                                                                                                                                                    ; 32      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_rot_rn[4]                                                                                                                                                                                                                            ; 32      ;
; mynios2:inst_qsys|slave_template:slave_template_0|slave_readdata[7]~0                                                                                                                                                                                                    ; 32      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_rot_fill_bit                                                                                                                                                                                                                         ; 32      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mul_stall_d3                                                                                                                                                                                                                         ; 32      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                ; 32      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_break:the_mynios2_cpu_nios2_oci_break|dbrk1[32]~1                                                                                                                ; 32      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_break:the_mynios2_cpu_nios2_oci_break|dbrk0[32]~1                                                                                                                ; 32      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                                         ; 32      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_ctrl_hi_imm16                                                                                                                                                                                                                        ; 32      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_alu_result~0                                                                                                                                                                                                                         ; 32      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_logic_op[0]                                                                                                                                                                                                                          ; 32      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_logic_op[1]                                                                                                                                                                                                                          ; 32      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_hbreak_req                                                                                                                                                                                                                           ; 32      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                            ; 32      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_ic_fill_starting~1                                                                                                                                                                                                                   ; 32      ;
; mynios2:inst_qsys|mynios2_sys_clk_timer:sys_clk_timer|Equal2~1                                                                                                                                                                                                           ; 32      ;
; mynios2:inst_qsys|mynios2_sys_clk_timer:sys_clk_timer|Equal2~0                                                                                                                                                                                                           ; 32      ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_state.000000010                                                                                                                                                                                                              ; 32      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|Add8~5                                                                                                                                                                                                                                 ; 32      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|Add8~3                                                                                                                                                                                                                                 ; 32      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_avalon_reg:the_mynios2_cpu_nios2_avalon_reg|oci_reg_readdata~0                                                                                                       ; 31      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[23]~49                                                                                                                                                                                                            ; 31      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_ocimem:the_mynios2_cpu_nios2_ocimem|MonDReg[0]~19                                                                                                                    ; 30      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|AvsAddr[2]                                                                                                                                                                                                  ; 29      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_exc_shadow_active~0                                                                                                                                                                                                                  ; 29      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[13]~48                                                                                                                                                                                                            ; 29      ;
; mynios2:inst_qsys|mynios2_rsp_xbar_demux:rsp_xbar_demux_002|src1_valid~0                                                                                                                                                                                                 ; 29      ;
; mynios2:inst_qsys|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                              ; 29      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 28      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_exc_any~0                                                                                                                                                                                                                            ; 28      ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                                                                           ; 27      ;
; ~GND                                                                                                                                                                                                                                                                     ; 27      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_break:the_mynios2_cpu_nios2_oci_break|always5~2                                                                                                                  ; 27      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_break:the_mynios2_cpu_nios2_oci_break|always6~0                                                                                                                  ; 27      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_break:the_mynios2_cpu_nios2_oci_break|dbrk0[0]~0                                                                                                                 ; 27      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_break:the_mynios2_cpu_nios2_oci_break|dbrk1[0]~0                                                                                                                 ; 27      ;
; mynios2:inst_qsys|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                        ; 27      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                          ; 27      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                             ; 26      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_break:the_mynios2_cpu_nios2_oci_break|break_readreg~7                                                                                                            ; 26      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                                   ; 26      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_ctrl_retaddr                                                                                                                                                                                                                         ; 26      ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][81]                                                                                                                                              ; 26      ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][80]                                                                                                                                              ; 26      ;
; mynios2:inst_qsys|mynios2_sys_clk_timer:sys_clk_timer|Equal2~2                                                                                                                                                                                                           ; 26      ;
; mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux_002|src_data[40]                                                                                                                                                                                                     ; 26      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_address_line_field[1]                                                                                                                                                                                                                ; 26      ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                                                                         ; 25      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_inst_result[23]~0                                                                                                                                                                                                                    ; 25      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_ctrl_jmp_indirect                                                                                                                                                                                                                    ; 25      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_exc_break                                                                                                                                                                                                                            ; 25      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_iw[12]                                                                                                                                                                                                                               ; 25      ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|refresh_request                                                                                                                                                                                                                ; 25      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|AvsAddr[3]                                                                                                                                                                                                  ; 24      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_slow_ld_data_fill_bit                                                                                                                                                                                                                ; 24      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_data_ram_ld_align_fill_bit                                                                                                                                                                                                           ; 24      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_exc_any                                                                                                                                                                                                                              ; 24      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_ctrl_b_is_dst                                                                                                                                                                                                                        ; 24      ;
; mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux_002|src_data[39]                                                                                                                                                                                                     ; 24      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_address_line_field[2]                                                                                                                                                                                                                ; 24      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|CtrlRegRdMux[17]~0                                                                                                                                                                                          ; 23      ;
; mynios2:inst_qsys|slave_template:slave_template_0|address_decode_d1[5]                                                                                                                                                                                                   ; 23      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                             ; 23      ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|f_select                                                                                                                                                                                                                       ; 23      ;
; mynios2:inst_qsys|slave_template:slave_template_0|address_decode_d1[4]                                                                                                                                                                                                   ; 22      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_op_eret                                                                                                                                                                                                                              ; 22      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_iw[21]                                                                                                                                                                                                                               ; 22      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                ; 22      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_address_tag_field_nxt~0                                                                                                                                                                                                              ; 22      ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_state.000000001                                                                                                                                                                                                              ; 22      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_address_line_field[4]                                                                                                                                                                                                                ; 22      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_address_line_field[3]                                                                                                                                                                                                                ; 22      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_exc_any                                                                                                                                                                                                                              ; 21      ;
; mynios2:inst_qsys|altera_merlin_slave_translator:timer_0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                         ; 21      ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][72]                                                                                                                                                         ; 21      ;
; mynios2:inst_qsys|altera_merlin_slave_translator:pio_0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                           ; 21      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_valid                                                                                                                                                                                                                                ; 21      ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|alt_jtag_atlantic:mynios2_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                        ; 21      ;
; DIP_SWITCH[2]~input                                                                                                                                                                                                                                                      ; 20      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                     ; 20      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                             ; 20      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_ctrl_shift_rot_right                                                                                                                                                                                                                 ; 20      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_ld_align_sh16                                                                                                                                                                                                                        ; 20      ;
; mynios2:inst_qsys|mynios2_rsp_xbar_demux:rsp_xbar_demux_003|src0_valid~0                                                                                                                                                                                                 ; 20      ;
; mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                                       ; 20      ;
; mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[0]                                                                                                                                                                                                   ; 20      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|CJQJ5354:AJQA6937|LAFY5161[0]                                                                                                                                   ; 19      ;
; mynios2:inst_qsys|mynios2_sys_clk_timer:sys_clk_timer|always0~1                                                                                                                                                                                                          ; 19      ;
; mynios2:inst_qsys|mynios2_sys_clk_timer:sys_clk_timer|always0~0                                                                                                                                                                                                          ; 19      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_dc_fill_starting_d1                                                                                                                                                                                                                  ; 19      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                     ; 19      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_iw[13]                                                                                                                                                                                                                               ; 19      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|Equal173~1                                                                                                                                                                                                                             ; 19      ;
; mynios2:inst_qsys|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                  ; 19      ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|WideOr9~0                                                                                                                                                                                                                      ; 19      ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_state.001000000                                                                                                                                                                                                              ; 19      ;
; DIP_SWITCH[0]~input                                                                                                                                                                                                                                                      ; 18      ;
; altera_internal_jtag~SHIFTUSER                                                                                                                                                                                                                                           ; 18      ;
; mynios2:inst_qsys|slave_template:slave_template_0|mux_first_stage_b[9]~3                                                                                                                                                                                                 ; 18      ;
; mynios2:inst_qsys|slave_template:slave_template_0|mux_first_stage_b[9]~2                                                                                                                                                                                                 ; 18      ;
; mynios2:inst_qsys|slave_template:slave_template_0|mux_first_stage_c[0]~0                                                                                                                                                                                                 ; 18      ;
; mynios2:inst_qsys|slave_template:slave_template_0|Equal18~1                                                                                                                                                                                                              ; 18      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_ctrl_mem                                                                                                                                                                                                                             ; 18      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|sr[24]~24                      ; 18      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|sr~22                          ; 18      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|W_status_reg_il[4]~2                                                                                                                                                                                                                   ; 18      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_iw[0]                                                                                                                                                                                                                                ; 18      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_iw[16]                                                                                                                                                                                                                               ; 18      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_iw[14]                                                                                                                                                                                                                               ; 18      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_src2_hazard_E                                                                                                                                                                                                                        ; 18      ;
; mynios2:inst_qsys|slave_template:slave_template_0|always0~0                                                                                                                                                                                                              ; 18      ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|always5~0                                                                                                                                                                                                                      ; 18      ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|init_done                                                                                                                                                                                                                      ; 18      ;
; mynios2:inst_qsys|altera_merlin_traffic_limiter:limiter_001|save_dest_id~2                                                                                                                                                                                               ; 17      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|Equal295~0                                                                                                                                                                                                                             ; 17      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|W_estatus_reg_pie_nxt~0                                                                                                                                                                                                                ; 17      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                            ; 17      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_iw[11]                                                                                                                                                                                                                               ; 17      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[35]                  ; 17      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|ic_fill_line[6]                                                                                                                                                                                                                        ; 17      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|ic_fill_line[7]                                                                                                                                                                                                                        ; 17      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|i_read~reg0                                                                                                                                                                                                                            ; 17      ;
; mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux_002|src_data[38]                                                                                                                                                                                                     ; 17      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_ocimem:the_mynios2_cpu_nios2_ocimem|MonAReg[3]                                                                                                                       ; 17      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_ocimem:the_mynios2_cpu_nios2_ocimem|MonAReg[4]                                                                                                                       ; 17      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_regnum_b_cmp_D                                                                                                                                                                                                                       ; 17      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_writedata[0]~reg0                                                                                                                                                                                                                    ; 17      ;
; mynios2:inst_qsys|mynios2_timer_0:timer_0|period_h_wr_strobe                                                                                                                                                                                                             ; 16      ;
; mynios2:inst_qsys|mynios2_timer_0:timer_0|period_l_wr_strobe                                                                                                                                                                                                             ; 16      ;
; mynios2:inst_qsys|slave_template:slave_template_1|address_decode~3                                                                                                                                                                                                       ; 16      ;
; mynios2:inst_qsys|mynios2_uart:uart|mynios2_uart_rx:the_mynios2_uart_rx|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                                                                                      ; 16      ;
; mynios2:inst_qsys|slave_template:slave_template_0|address_decode~1                                                                                                                                                                                                       ; 16      ;
; mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|mynios2_epcs_flash_controller_sub:the_mynios2_epcs_flash_controller_sub|endofpacketvalue_wr_strobe                                                                                                 ; 16      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|Equal290~0                                                                                                                                                                                                                             ; 16      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_control_reg_rddata_muxed[16]~0                                                                                                                                                                                                       ; 16      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|Equal291~0                                                                                                                                                                                                                             ; 16      ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                     ; 16      ;
; mynios2:inst_qsys|mynios2_rsp_xbar_mux:rsp_xbar_mux|src_payload~6                                                                                                                                                                                                        ; 16      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|W_bstatus_reg_il[1]~0                                                                                                                                                                                                                  ; 16      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|W_estatus_reg_il[4]~1                                                                                                                                                                                                                  ; 16      ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                    ; 16      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_exc_ext_intr                                                                                                                                                                                                                         ; 16      ;
; mynios2:inst_qsys|mynios2_sys_clk_timer:sys_clk_timer|Equal2~3                                                                                                                                                                                                           ; 16      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[13]~84                                                                                                                                                                                                            ; 16      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[36]                  ; 16      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                ; 16      ;
; mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|mynios2_epcs_flash_controller_sub:the_mynios2_epcs_flash_controller_sub|slaveselect_wr_strobe~0                                                                                                    ; 16      ;
; mynios2:inst_qsys|mynios2_pio_0:pio_0|data_out[0]~3                                                                                                                                                                                                                      ; 16      ;
; mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|mynios2_epcs_flash_controller_sub:the_mynios2_epcs_flash_controller_sub|always6~1                                                                                                                  ; 16      ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_14|data_out[4]                                                                                                                                                                        ; 16      ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_14|data_out[8]                                                                                                                                                                        ; 16      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_ocimem:the_mynios2_cpu_nios2_ocimem|MonAReg[2]                                                                                                                       ; 16      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_writedata[3]~reg0                                                                                                                                                                                                                    ; 16      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_writedata[1]~reg0                                                                                                                                                                                                                    ; 16      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                      ; 15      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|XWDE0671[0]                                                                                                                                                                                                                   ; 15      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_src2[16]~0                                                                                                                                                                                                                           ; 15      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_iw[2]                                                                                                                                                                                                                                ; 15      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_iw[15]                                                                                                                                                                                                                               ; 15      ;
; mynios2:inst_qsys|altera_merlin_slave_translator:uart_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                            ; 15      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                ; 15      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; 15      ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_15|data_out[8]                                                                                                                                                                        ; 15      ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_15|data_out[4]                                                                                                                                                                        ; 15      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_pipe_flush                                                                                                                                                                                                                           ; 15      ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                                                                                        ; 15      ;
; mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[0]                                                                                                                                                                                                   ; 15      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_writedata[2]~reg0                                                                                                                                                                                                                    ; 15      ;
; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                                                                                                             ; 14      ;
; mynios2:inst_qsys|mynios2_uart:uart|mynios2_uart_rx:the_mynios2_uart_rx|delayed_unxsync_rxdxx1                                                                                                                                                                           ; 14      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|Decoder0~1                                                                                                                                                                                                  ; 14      ;
; mynios2:inst_qsys|slave_template:slave_template_0|address_decode_d1[12]                                                                                                                                                                                                  ; 14      ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                   ; 14      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_ic_fill_starting_d1                                                                                                                                                                                                                  ; 14      ;
; mynios2:inst_qsys|altera_merlin_traffic_limiter:limiter_001|generate_response                                                                                                                                                                                            ; 14      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|take_action_ocimem_a     ; 14      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|ic_fill_line[4]                                                                                                                                                                                                                        ; 14      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|ic_fill_line[3]                                                                                                                                                                                                                        ; 14      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|ic_fill_line[2]                                                                                                                                                                                                                        ; 14      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|ic_fill_line[1]                                                                                                                                                                                                                        ; 14      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|ic_fill_line[0]                                                                                                                                                                                                                        ; 14      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|ic_fill_line[5]                                                                                                                                                                                                                        ; 14      ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_state.100000000                                                                                                                                                                                                              ; 14      ;
; mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|mynios2_epcs_flash_controller_sub:the_mynios2_epcs_flash_controller_sub|slowcount[0]                                                                                                               ; 14      ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_14|data_out[5]                                                                                                                                                                        ; 14      ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_14|data_out[9]                                                                                                                                                                        ; 14      ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_14|data_out[0]                                                                                                                                                                        ; 14      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206|LAFY5161[0]                                                                                                                                                                                                 ; 13      ;
; mynios2:inst_qsys|mynios2_uart:uart|mynios2_uart_rx:the_mynios2_uart_rx|Equal0~3                                                                                                                                                                                         ; 13      ;
; mynios2:inst_qsys|mynios2_sys_clk_timer:sys_clk_timer|Equal2~4                                                                                                                                                                                                           ; 13      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_dc_xfer_rd_addr_active                                                                                                                                                                                                               ; 13      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[20]                  ; 13      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[21]                  ; 13      ;
; mynios2:inst_qsys|mynios2_uart:uart|mynios2_uart_tx:the_mynios2_uart_tx|do_load_shifter                                                                                                                                                                                  ; 13      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_iw[1]                                                                                                                                                                                                                                ; 13      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_iw[0]                                                                                                                                                                                                                                ; 13      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_iw[1]                                                                                                                                                                                                                                ; 13      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_iw[3]                                                                                                                                                                                                                                ; 13      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_iw[5]                                                                                                                                                                                                                                ; 13      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[37]                  ; 13      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|sr[10]~15                      ; 13      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_valid~0                                                                                                                                                                                                                              ; 13      ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_15|data_out[9]                                                                                                                                                                        ; 13      ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_15|data_out[0]                                                                                                                                                                        ; 13      ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_15|data_out[5]                                                                                                                                                                        ; 13      ;
; ADC_CTRL:inst_ADC_CTRL0|m_cont[0]                                                                                                                                                                                                                                        ; 13      ;
; ADC_CTRL:inst_ADC_CTRL0|m_cont[1]                                                                                                                                                                                                                                        ; 13      ;
; ADC_CTRL:inst_ADC_CTRL0|m_cont[2]                                                                                                                                                                                                                                        ; 13      ;
; ADC_CTRL:inst_ADC_CTRL0|m_cont[3]                                                                                                                                                                                                                                        ; 13      ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|i_state.011                                                                                                                                                                                                                    ; 13      ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|i_state.000                                                                                                                                                                                                                    ; 13      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_dc_wb_active                                                                                                                                                                                                                         ; 13      ;
; mynios2:inst_qsys|altera_merlin_traffic_limiter:limiter_001|has_pending_responses                                                                                                                                                                                        ; 13      ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_addr[0]~2                                                                                                                                                                                                                    ; 13      ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_addr[0]~0                                                                                                                                                                                                                    ; 13      ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_14|data_out[7]                                                                                                                                                                        ; 13      ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_14|data_out[6]                                                                                                                                                                        ; 13      ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_14|data_out[11]                                                                                                                                                                       ; 13      ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_14|data_out[10]                                                                                                                                                                       ; 13      ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_14|data_out[1]                                                                                                                                                                        ; 13      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_writedata[7]~reg0                                                                                                                                                                                                                    ; 13      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_writedata[6]~reg0                                                                                                                                                                                                                    ; 13      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_writedata[5]~reg0                                                                                                                                                                                                                    ; 13      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_writedata[4]~reg0                                                                                                                                                                                                                    ; 13      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_address_line_field[6]                                                                                                                                                                                                                ; 13      ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|mynios2_sdram_0_input_efifo_module:the_mynios2_sdram_0_input_efifo_module|entries[1]                                                                                                                                           ; 13      ;
; ~QIC_CREATED_GND~I                                                                                                                                                                                                                                                       ; 12      ;
; ADC_SDAT~input                                                                                                                                                                                                                                                           ; 12      ;
; DIP_SWITCH[1]~input                                                                                                                                                                                                                                                      ; 12      ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                                                                             ; 12      ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                                                                             ; 12      ;
; sld_hub:auto_hub|irsr_reg[6]                                                                                                                                                                                                                                             ; 12      ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                                                                             ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                     ; 12      ;
; ADC_CTRL:inst_ADC_CTRL0|Decoder0~6                                                                                                                                                                                                                                       ; 12      ;
; ADC_CTRL:inst_ADC_CTRL0|Decoder0~5                                                                                                                                                                                                                                       ; 12      ;
; ADC_CTRL:inst_ADC_CTRL0|Decoder0~4                                                                                                                                                                                                                                       ; 12      ;
; ADC_CTRL:inst_ADC_CTRL0|Decoder0~3                                                                                                                                                                                                                                       ; 12      ;
; ADC_CTRL:inst_ADC_CTRL0|Decoder0~2                                                                                                                                                                                                                                       ; 12      ;
; ADC_CTRL:inst_ADC_CTRL0|Decoder0~1                                                                                                                                                                                                                                       ; 12      ;
; ADC_CTRL:inst_ADC_CTRL0|Decoder0~0                                                                                                                                                                                                                                       ; 12      ;
; mynios2:inst_qsys|slave_template:slave_template_0|always0~13                                                                                                                                                                                                             ; 12      ;
; mynios2:inst_qsys|slave_template:slave_template_0|always0~12                                                                                                                                                                                                             ; 12      ;
; mynios2:inst_qsys|slave_template:slave_template_0|always0~11                                                                                                                                                                                                             ; 12      ;
; mynios2:inst_qsys|slave_template:slave_template_0|always0~10                                                                                                                                                                                                             ; 12      ;
; mynios2:inst_qsys|slave_template:slave_template_0|always0~9                                                                                                                                                                                                              ; 12      ;
; mynios2:inst_qsys|slave_template:slave_template_0|always0~8                                                                                                                                                                                                              ; 12      ;
; mynios2:inst_qsys|slave_template:slave_template_0|always0~7                                                                                                                                                                                                              ; 12      ;
; mynios2:inst_qsys|slave_template:slave_template_0|mux_first_stage_d[7]~1                                                                                                                                                                                                 ; 12      ;
; mynios2:inst_qsys|slave_template:slave_template_0|mux_first_stage_c[7]~2                                                                                                                                                                                                 ; 12      ;
; mynios2:inst_qsys|mynios2_uart:uart|mynios2_uart_tx:the_mynios2_uart_tx|always4~0                                                                                                                                                                                        ; 12      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[5]~106                                                                                                                                                                                                            ; 12      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[5]~105                                                                                                                                                                                                            ; 12      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_iw[5]                                                                                                                                                                                                                                ; 12      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_iw[3]                                                                                                                                                                                                                                ; 12      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|ic_fill_dp_offset[0]                                                                                                                                                                                                                   ; 12      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_stall~2                                                                                                                                                                                                                              ; 12      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_alu_result[5]                                                                                                                                                                                                                        ; 12      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_alu_result[6]                                                                                                                                                                                                                        ; 12      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_alu_result[10]                                                                                                                                                                                                                       ; 12      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_alu_result[7]                                                                                                                                                                                                                        ; 12      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_alu_result[9]                                                                                                                                                                                                                        ; 12      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_alu_result[8]                                                                                                                                                                                                                        ; 12      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_alu_result[11]                                                                                                                                                                                                                       ; 12      ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_15|data_out[10]                                                                                                                                                                       ; 12      ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_15|data_out[11]                                                                                                                                                                       ; 12      ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_15|data_out[1]                                                                                                                                                                        ; 12      ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_15|data_out[6]                                                                                                                                                                        ; 12      ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_15|data_out[7]                                                                                                                                                                        ; 12      ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|mynios2_sdram_0_input_efifo_module:the_mynios2_sdram_0_input_efifo_module|entries[0]                                                                                                                                           ; 12      ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_14|data_out[3]                                                                                                                                                                        ; 12      ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_14|data_out[2]                                                                                                                                                                        ; 12      ;
; mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|mynios2_epcs_flash_controller_sub:the_mynios2_epcs_flash_controller_sub|SCLK_reg                                                                                                                   ; 12      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_priority:vic_priority|altera_vic_compare4:port5_8.A1|Add2~10                                                                                                                                                            ; 12      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_priority:vic_priority|altera_vic_compare4:port5_8.A0|Add2~10                                                                                                                                                            ; 12      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_priority:vic_priority|altera_vic_compare2:port5_8.B0|Add0~10                                                                                                                                                            ; 12      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src2[0]                                                                                                                                                                                                                              ; 12      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src2[1]                                                                                                                                                                                                                              ; 12      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src2[2]                                                                                                                                                                                                                              ; 12      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src2[3]                                                                                                                                                                                                                              ; 12      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src2[4]                                                                                                                                                                                                                              ; 12      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_writedata[10]~reg0                                                                                                                                                                                                                   ; 12      ;
; mynios2:inst_qsys|mynios2_uart:uart|mynios2_uart_rx:the_mynios2_uart_rx|do_start_rx                                                                                                                                                                                      ; 11      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[4].U|reg_readdata[11]~0                                                                                                                                                    ; 11      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[5].U|reg_readdata[8]~0                                                                                                                                                     ; 11      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[6].U|reg_readdata[2]~4                                                                                                                                                     ; 11      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[7].U|reg_readdata[6]~0                                                                                                                                                     ; 11      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[0].U|reg_readdata[9]~0                                                                                                                                                     ; 11      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[1].U|reg_readdata[9]~0                                                                                                                                                     ; 11      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[2].U|reg_readdata[8]~0                                                                                                                                                     ; 11      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[3].U|reg_readdata[1]~0                                                                                                                                                     ; 11      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|AvsAddr[4]                                                                                                                                                                                                  ; 11      ;
; mynios2:inst_qsys|altera_merlin_traffic_limiter:limiter_001|rsp_src_data[30]~27                                                                                                                                                                                          ; 11      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[24]                  ; 11      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[23]                  ; 11      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[18]                  ; 11      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[19]                  ; 11      ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                    ; 11      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[25]                  ; 11      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[26]                  ; 11      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_ic_tag_rd_addr_nxt[4]~23                                                                                                                                                                                                             ; 11      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_ic_tag_rd_addr_nxt[3]~19                                                                                                                                                                                                             ; 11      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_ic_tag_rd_addr_nxt[2]~15                                                                                                                                                                                                             ; 11      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_ic_tag_rd_addr_nxt[1]~11                                                                                                                                                                                                             ; 11      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_ic_tag_rd_addr_nxt[0]~7                                                                                                                                                                                                              ; 11      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|W_status_reg_crs[2]                                                                                                                                                                                                                    ; 11      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|W_status_reg_crs[1]                                                                                                                                                                                                                    ; 11      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|W_status_reg_crs[0]                                                                                                                                                                                                                    ; 11      ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                        ; 11      ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_15|data_out[3]                                                                                                                                                                        ; 11      ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_15|data_out[2]                                                                                                                                                                        ; 11      ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|Equal0~3                                                                                                                                                                                                                       ; 11      ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|i_state.101                                                                                                                                                                                                                    ; 11      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_dc_fill_starting~0                                                                                                                                                                                                                   ; 11      ;
; mynios2:inst_qsys|mynios2_addr_router_001:addr_router_001|Equal12~0                                                                                                                                                                                                      ; 11      ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|alt_jtag_atlantic:mynios2_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                             ; 11      ;
; ADC_CTRL:inst_ADC_CTRL0|read_channel[0]                                                                                                                                                                                                                                  ; 11      ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|i_addr[12]                                                                                                                                                                                                                     ; 11      ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_state.000001000                                                                                                                                                                                                              ; 11      ;
; mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|mynios2_epcs_flash_controller_sub:the_mynios2_epcs_flash_controller_sub|transmitting~0                                                                                                             ; 11      ;
; mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|mynios2_epcs_flash_controller_sub:the_mynios2_epcs_flash_controller_sub|transmitting                                                                                                               ; 11      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_writedata[9]~reg0                                                                                                                                                                                                                    ; 11      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_address_line_field[0]                                                                                                                                                                                                                ; 11      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_address_line_field[5]                                                                                                                                                                                                                ; 11      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_writedata[8]~reg0                                                                                                                                                                                                                    ; 11      ;
; DIP_SWITCH[3]~input                                                                                                                                                                                                                                                      ; 10      ;
; sld_hub:auto_hub|irf_reg[2][0]                                                                                                                                                                                                                                           ; 10      ;
; mynios2:inst_qsys|mynios2_uart:uart|mynios2_uart_rx:the_mynios2_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[6]~0                                                                                                                                         ; 10      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[6].U|reg_readdata~3                                                                                                                                                        ; 10      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[6].U|reg_readdata~2                                                                                                                                                        ; 10      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[6].U|reg_readdata~1                                                                                                                                                        ; 10      ;
; mynios2:inst_qsys|mynios2_uart:uart|mynios2_uart_rx:the_mynios2_uart_rx|got_new_char                                                                                                                                                                                     ; 10      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|IntPendingWrData[4]                                                                                                                                                                                         ; 10      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|IntPendingWrData[5]                                                                                                                                                                                         ; 10      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|IntPendingWrData[7]                                                                                                                                                                                         ; 10      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|IntPendingWrData[6]                                                                                                                                                                                         ; 10      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|IntPendingWrData[0]                                                                                                                                                                                         ; 10      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|IntPendingWrData[1]                                                                                                                                                                                         ; 10      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|IntPendingWrData[3]                                                                                                                                                                                         ; 10      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|IntPendingWrData[2]                                                                                                                                                                                         ; 10      ;
; mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|mynios2_epcs_flash_controller_sub:the_mynios2_epcs_flash_controller_sub|data_to_cpu[3]~1                                                                                                           ; 10      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_vector:vic_vector|VecSize[1]                                                                                                                                                                                            ; 10      ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_vector:vic_vector|VecSize[2]                                                                                                                                                                                            ; 10      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|clr_break_line                                                                                                                                                                                                                         ; 10      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_src2_imm[30]~0                                                                                                                                                                                                                       ; 10      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_ic_data_rd_addr_nxt[2]~11                                                                                                                                                                                                            ; 10      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_ic_data_rd_addr_nxt[1]~7                                                                                                                                                                                                             ; 10      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_ic_tag_rd_addr_nxt[7]~35                                                                                                                                                                                                             ; 10      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_ic_tag_rd_addr_nxt[6]~31                                                                                                                                                                                                             ; 10      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_ic_tag_rd_addr_nxt[5]~27                                                                                                                                                                                                             ; 10      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_ic_data_rd_addr_nxt[0]~3                                                                                                                                                                                                             ; 10      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_readdatavalid_d1                                                                                                                                                                                                                     ; 10      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                             ; 10      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                             ; 10      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|ic_fill_dp_offset[1]                                                                                                                                                                                                                   ; 10      ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][71]                                                                                                                                                         ; 10      ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|za_valid                                                                                                                                                                                                                       ; 10      ;
; mynios2:inst_qsys|mynios2_rsp_xbar_demux:rsp_xbar_demux|src0_valid~0                                                                                                                                                                                                     ; 10      ;
; mynios2:inst_qsys|altera_merlin_slave_translator:epcs_flash_controller_epcs_control_port_translator|read_latency_shift_reg[0]                                                                                                                                            ; 10      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[34]                  ; 10      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[22]                  ; 10      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mem_baddr[5]                                                                                                                                                                                                                         ; 10      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mem_baddr[6]                                                                                                                                                                                                                         ; 10      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mem_baddr[10]                                                                                                                                                                                                                        ; 10      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mem_baddr[7]                                                                                                                                                                                                                         ; 10      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mem_baddr[9]                                                                                                                                                                                                                         ; 10      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mem_baddr[8]                                                                                                                                                                                                                         ; 10      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mem_baddr[11]                                                                                                                                                                                                                        ; 10      ;
; mynios2:inst_qsys|mynios2_uart:uart|mynios2_uart_regs:the_mynios2_uart_regs|control_wr_strobe~1                                                                                                                                                                          ; 10      ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|i_state.010                                                                                                                                                                                                                    ; 10      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_alu_result[4]                                                                                                                                                                                                                        ; 10      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_alu_result[3]                                                                                                                                                                                                                        ; 10      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_alu_result[2]                                                                                                                                                                                                                        ; 10      ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:onchip_memory2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                 ; 10      ;
; mynios2:inst_qsys|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|WideOr0~1                                                                                                                                                               ; 10      ;
; ADC_CTRL:inst_ADC_CTRL0|read_channel[1]                                                                                                                                                                                                                                  ; 10      ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|pending                                                                                                                                                                                                                        ; 10      ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_state.000000100                                                                                                                                                                                                              ; 10      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_ic_data_module:mynios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[0]                                                                                                                         ; 10      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_ic_data_module:mynios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[1]                                                                                                                         ; 10      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_writedata[14]~reg0                                                                                                                                                                                                                   ; 10      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_writedata[13]~reg0                                                                                                                                                                                                                   ; 10      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_writedata[12]~reg0                                                                                                                                                                                                                   ; 10      ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_writedata[11]~reg0                                                                                                                                                                                                                   ; 10      ;
; sld_hub:auto_hub|irsr_reg[4]                                                                                                                                                                                                                                             ; 9       ;
; sld_hub:auto_hub|irsr_reg[3]                                                                                                                                                                                                                                             ; 9       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|EHEH8502                                                                                                                                                                                                    ; 9       ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[0].U|reg_readdata~3                                                                                                                                                        ; 9       ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[0].U|reg_readdata~2                                                                                                                                                        ; 9       ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[0].U|reg_readdata~1                                                                                                                                                        ; 9       ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|CtrlRegWrite                                                                                                                                                                                                ; 9       ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[6].U|reg_readdata~8                                                                                                                                                        ; 9       ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[6].U|reg_readdata~7                                                                                                                                                        ; 9       ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[6].U|reg_readdata~6                                                                                                                                                        ; 9       ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[6].U|reg_readdata~5                                                                                                                                                        ; 9       ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[6].U|reg_readdata~0                                                                                                                                                        ; 9       ;
; mynios2:inst_qsys|slave_template:slave_template_0|slave_read_d1                                                                                                                                                                                                          ; 9       ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_priority:vic_priority|altera_vic_compare4:port5_8.A1|int_dataZ[6]~5                                                                                                                                                     ; 9       ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_priority:vic_priority|altera_vic_compare4:port5_8.A0|int_dataZ[6]~4                                                                                                                                                     ; 9       ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                                                        ; 9       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_slow_inst_result[4]~12                                                                                                                                                                                                               ; 9       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_slow_inst_result[4]~11                                                                                                                                                                                                               ; 9       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                              ; 9       ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                                                        ; 9       ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                                                        ; 9       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[17]                  ; 9       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[27]                  ; 9       ;
; mynios2:inst_qsys|mynios2_uart:uart|mynios2_uart_regs:the_mynios2_uart_regs|tx_wr_strobe~0                                                                                                                                                                               ; 9       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_ld_align_byte1_fill                                                                                                                                                                                                                  ; 9       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                                                             ; 9       ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                                                                                        ; 9       ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                        ; 9       ;
; mynios2:inst_qsys|mynios2_uart:uart|mynios2_uart_tx:the_mynios2_uart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[1]~1                                                                                                                                  ; 9       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|ic_fill_dp_offset[2]                                                                                                                                                                                                                   ; 9       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                            ; 9       ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                            ; 9       ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                                                                        ; 9       ;
; ADC_CTRL:inst_ADC_CTRL0|read_channel[0]~1                                                                                                                                                                                                                                ; 9       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_count[1]                                                                                                                                                                                                                     ; 9       ;
; mynios2:inst_qsys|altera_merlin_traffic_limiter:limiter_001|nonposted_cmd_accepted~2                                                                                                                                                                                     ; 9       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_dc_want_fill                                                                                                                                                                                                                         ; 9       ;
; mynios2:inst_qsys|mynios2_addr_router_001:addr_router_001|Equal4~4                                                                                                                                                                                                       ; 9       ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                             ; 9       ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:epcs_flash_controller_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                           ; 9       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|ic_fill_tag[1]                                                                                                                                                                                                                         ; 9       ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|alt_jtag_atlantic:mynios2_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                ; 9       ;
; ADC_CTRL:inst_ADC_CTRL0|read_channel[2]                                                                                                                                                                                                                                  ; 9       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_state.010000000                                                                                                                                                                                                              ; 9       ;
; mynios2:inst_qsys|altera_merlin_width_adapter:width_adapter|address_reg[1]                                                                                                                                                                                               ; 9       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_writedata[15]~reg0                                                                                                                                                                                                                   ; 9       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                    ; 8       ;
; sld_hub:auto_hub|irsr_reg[2]~2                                                                                                                                                                                                                                           ; 8       ;
; sld_hub:auto_hub|irsr_reg[2]~1                                                                                                                                                                                                                                           ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|CJQJ5354:AJQA6937|Equal9~0                                                                                                                                      ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[0]                                                                                                                                                                                                 ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[1]                                                                                                                                                                                                 ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[2]                                                                                                                                                                                                 ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_br_cond_taken_history[0]~2                                                                                                                                                                                                           ; 8       ;
; pulse_width_measure:inst_pwM4|inst_dff1                                                                                                                                                                                                                                  ; 8       ;
; pulse_width_measure:inst_pwM1|inst_dff1                                                                                                                                                                                                                                  ; 8       ;
; pulse_width_measure:inst_pwM3|inst_dff1                                                                                                                                                                                                                                  ; 8       ;
; pulse_width_measure:inst_pwM2|inst_dff1                                                                                                                                                                                                                                  ; 8       ;
; pulse_width_measure:inst_pwM5|inst_dff1                                                                                                                                                                                                                                  ; 8       ;
; pulse_width_measure:inst_pwM6|inst_dff1                                                                                                                                                                                                                                  ; 8       ;
; ADC_CTRL:inst_ADC_CTRL0|adc_data[0]                                                                                                                                                                                                                                      ; 8       ;
; ADC_CTRL:inst_ADC_CTRL0|adc_data[1]                                                                                                                                                                                                                                      ; 8       ;
; ADC_CTRL:inst_ADC_CTRL0|adc_data[2]                                                                                                                                                                                                                                      ; 8       ;
; ADC_CTRL:inst_ADC_CTRL0|adc_data[3]                                                                                                                                                                                                                                      ; 8       ;
; ADC_CTRL:inst_ADC_CTRL0|adc_data[4]                                                                                                                                                                                                                                      ; 8       ;
; ADC_CTRL:inst_ADC_CTRL0|adc_data[5]                                                                                                                                                                                                                                      ; 8       ;
; ADC_CTRL:inst_ADC_CTRL0|adc_data[6]                                                                                                                                                                                                                                      ; 8       ;
; ADC_CTRL:inst_ADC_CTRL0|adc_data[8]                                                                                                                                                                                                                                      ; 8       ;
; ADC_CTRL:inst_ADC_CTRL0|adc_data[9]                                                                                                                                                                                                                                      ; 8       ;
; ADC_CTRL:inst_ADC_CTRL0|adc_data[10]                                                                                                                                                                                                                                     ; 8       ;
; ADC_CTRL:inst_ADC_CTRL0|adc_data[11]                                                                                                                                                                                                                                     ; 8       ;
; ADC_CTRL:inst_ADC_CTRL0|adc_data[7]                                                                                                                                                                                                                                      ; 8       ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg_set_clear:INT_ENABLE|reg_readdata[3]~3                                                                                                                                                       ; 8       ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg_set_clear:INT_ENABLE|always0~0                                                                                                                                                               ; 8       ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg_set_clear:INT_ENABLE|reg_readdata~0                                                                                                                                                          ; 8       ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg_set_clear:SW_TRIGGER|reg_readdata[2]~3                                                                                                                                                       ; 8       ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg_set_clear:SW_TRIGGER|always0~0                                                                                                                                                               ; 8       ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg_set_clear:SW_TRIGGER|reg_readdata~0                                                                                                                                                          ; 8       ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|ConfRegWrite                                                                                                                                                                                                ; 8       ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|alt_jtag_atlantic:mynios2_jtag_uart_alt_jtag_atlantic|read_write~0                                                                                                                                                         ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[16]                  ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[15]                  ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[14]                  ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[13]                  ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[12]                  ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[11]                  ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[10]                  ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[8]                   ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[9]                   ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[6]                   ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[7]                   ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_break:the_mynios2_cpu_nios2_oci_break|dbrk0[69]~2                                                                                                                ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[5]                   ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|dc_data_wr_port_en                                                                                                                                                                                                                     ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_dc_valid_st_bypass_hit_wr_en                                                                                                                                                                                                         ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_rot_pass0                                                                                                                                                                                                                            ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_rot_sel_fill0                                                                                                                                                                                                                        ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_rot_pass1                                                                                                                                                                                                                            ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_rot_sel_fill1                                                                                                                                                                                                                        ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_rot_pass2                                                                                                                                                                                                                            ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_rot_sel_fill2                                                                                                                                                                                                                        ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_rot_pass3                                                                                                                                                                                                                            ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_rot_sel_fill3                                                                                                                                                                                                                        ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                  ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_ic_data_module:mynios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|ram_block1a0~0                                                                                                                 ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[4]                   ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_exc_ext_intr_active~0                                                                                                                                                                                                                ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_ld_align_sh8                                                                                                                                                                                                                         ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[0]~104                                                                                                                                                                                                            ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|W_status_reg_prs[1]                                                                                                                                                                                                                    ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|W_status_reg_prs[0]                                                                                                                                                                                                                    ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|W_status_reg_prs[2]                                                                                                                                                                                                                    ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_ctrl_unsigned_lo_imm16                                                                                                                                                                                                               ; 8       ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|fifo_rd~2                                                                                                                                                                                                                  ; 8       ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_r:the_mynios2_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                 ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[3]                   ; 8       ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_15|always0~0                                                                                                                                                                          ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|Equal277~0                                                                                                                                                                                                                             ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|av_wr_data_transfer~0                                                                                                                                                                                                                  ; 8       ;
; mynios2:inst_qsys|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                         ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_alu_result[12]                                                                                                                                                                                                                       ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_alu_result[13]                                                                                                                                                                                                                       ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_alu_result[14]                                                                                                                                                                                                                       ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_alu_result[15]                                                                                                                                                                                                                       ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_alu_result[16]                                                                                                                                                                                                                       ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_alu_result[17]                                                                                                                                                                                                                       ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_alu_result[18]                                                                                                                                                                                                                       ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_alu_result[19]                                                                                                                                                                                                                       ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_alu_result[20]                                                                                                                                                                                                                       ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_alu_result[21]                                                                                                                                                                                                                       ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_alu_result[22]                                                                                                                                                                                                                       ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_alu_result[23]                                                                                                                                                                                                                       ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_alu_result[24]                                                                                                                                                                                                                       ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_alu_result[25]                                                                                                                                                                                                                       ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_alu_result[26]                                                                                                                                                                                                                       ; 8       ;
; mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux_003|WideOr1                                                                                                                                                                                                          ; 8       ;
; mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|mynios2_epcs_flash_controller_sub:the_mynios2_epcs_flash_controller_sub|write_tx_holding                                                                                                           ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mem_baddr[4]                                                                                                                                                                                                                         ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mem_baddr[3]                                                                                                                                                                                                                         ; 8       ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                       ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_dc_wb_rd_data_first                                                                                                                                                                                                                  ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mem_baddr[2]                                                                                                                                                                                                                         ; 8       ;
; mynios2:inst_qsys|altera_merlin_traffic_limiter:limiter|stage2_ready~1                                                                                                                                                                                                   ; 8       ;
; mynios2:inst_qsys|mynios2_addr_router_001:addr_router_001|src_data[85]~7                                                                                                                                                                                                 ; 8       ;
; mynios2:inst_qsys|mynios2_addr_router_001:addr_router_001|Equal7~1                                                                                                                                                                                                       ; 8       ;
; mynios2:inst_qsys|mynios2_addr_router:addr_router|Equal0~3                                                                                                                                                                                                               ; 8       ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_14|always1~0                                                                                                                                                                          ; 8       ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_14|always0~1                                                                                                                                                                          ; 8       ;
; mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|mynios2_epcs_flash_controller_sub:the_mynios2_epcs_flash_controller_sub|shift_reg[0]~1                                                                                                             ; 8       ;
; mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|mynios2_epcs_flash_controller_sub:the_mynios2_epcs_flash_controller_sub|control_wr_strobe                                                                                                          ; 8       ;
; mynios2:inst_qsys|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                              ; 8       ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_14|data_out[12]                                                                                                                                                                       ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_ic_data_module:mynios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[2]                                                                                                                         ; 8       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_address_tag_field[0]                                                                                                                                                                                                                 ; 8       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                      ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                 ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206|CLIA8751[0]                                                                                                                                                                                                 ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[3]                                                                                                                                                                                                 ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|W_status_reg_il[4]~3                                                                                                                                                                                                                   ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[8]~168                                                                                                                                                                                                            ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[9]~167                                                                                                                                                                                                            ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[10]~166                                                                                                                                                                                                           ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[11]~165                                                                                                                                                                                                           ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[12]~164                                                                                                                                                                                                           ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[13]~163                                                                                                                                                                                                           ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[14]~162                                                                                                                                                                                                           ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[15]~161                                                                                                                                                                                                           ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[16]~160                                                                                                                                                                                                           ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[17]~159                                                                                                                                                                                                           ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[18]~158                                                                                                                                                                                                           ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[19]~157                                                                                                                                                                                                           ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[20]~156                                                                                                                                                                                                           ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[21]~155                                                                                                                                                                                                           ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[22]~154                                                                                                                                                                                                           ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[23]~153                                                                                                                                                                                                           ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[24]~152                                                                                                                                                                                                           ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[25]~151                                                                                                                                                                                                           ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[26]~150                                                                                                                                                                                                           ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[27]~149                                                                                                                                                                                                           ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[28]~148                                                                                                                                                                                                           ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[29]~147                                                                                                                                                                                                           ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[30]~146                                                                                                                                                                                                           ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[31]~145                                                                                                                                                                                                           ; 7       ;
; pulse_width_measure:inst_pwM4|inst_dff2                                                                                                                                                                                                                                  ; 7       ;
; pulse_width_measure:inst_pwM1|inst_dff2                                                                                                                                                                                                                                  ; 7       ;
; pulse_width_measure:inst_pwM3|inst_dff2                                                                                                                                                                                                                                  ; 7       ;
; pulse_width_measure:inst_pwM2|inst_dff2                                                                                                                                                                                                                                  ; 7       ;
; pulse_width_measure:inst_pwM5|inst_dff2                                                                                                                                                                                                                                  ; 7       ;
; pulse_width_measure:inst_pwM6|inst_dff2                                                                                                                                                                                                                                  ; 7       ;
; mynios2:inst_qsys|mynios2_uart:uart|mynios2_uart_rx:the_mynios2_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]                                                                                                                                           ; 7       ;
; mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|mynios2_epcs_flash_controller_sub:the_mynios2_epcs_flash_controller_sub|data_to_cpu[1]~2                                                                                                           ; 7       ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_w:the_mynios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                      ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_break:the_mynios2_cpu_nios2_oci_break|dbrk1[69]~2                                                                                                                ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[2]                   ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                                                                            ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[1]                   ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_op_bret                                                                                                                                                                                                                              ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|dc_tag_wr_port_addr~0                                                                                                                                                                                                                  ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[0]~143                                                                                                                                                                                                            ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[1]~138                                                                                                                                                                                                            ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_alu_result[1]                                                                                                                                                                                                                        ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[2]~133                                                                                                                                                                                                            ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[4]~124                                                                                                                                                                                                            ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[5]~119                                                                                                                                                                                                            ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[6]~114                                                                                                                                                                                                            ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[7]~109                                                                                                                                                                                                            ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[5]~101                                                                                                                                                                                                            ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_ctrl_mul_lsw                                                                                                                                                                                                                         ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_iw[8]                                                                                                                                                                                                                                ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_iw[7]                                                                                                                                                                                                                                ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_iw[9]                                                                                                                                                                                                                                ; 7       ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~1                                                                                                                                                              ; 7       ;
; mynios2:inst_qsys|altera_merlin_width_adapter:width_adapter|out_endofpacket~0                                                                                                                                                                                            ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_iw[6]                                                                                                                                                                                                                                ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[33]                  ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[0]                   ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|W_debug_mode                                                                                                                                                                                                                           ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_iw[12]                                                                                                                                                                                                                               ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_iw[11]                                                                                                                                                                                                                               ; 7       ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_15|always1~0                                                                                                                                                                          ; 7       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|i_count[1]                                                                                                                                                                                                                     ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_pc[1]                                                                                                                                                                                                                                ; 7       ;
; mynios2:inst_qsys|altera_merlin_slave_translator:sys_clk_timer_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                   ; 7       ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:epcs_flash_controller_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][81]                                                                                                                            ; 7       ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:epcs_flash_controller_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][80]                                                                                                                            ; 7       ;
; mynios2:inst_qsys|altera_merlin_traffic_limiter:limiter|save_dest_id~1                                                                                                                                                                                                   ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_pc[0]                                                                                                                                                                                                                                ; 7       ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_r:the_mynios2_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                      ; 7       ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_15|data_out[12]                                                                                                                                                                       ; 7       ;
; pwm:inst_pwmGen_Throttle|Equal0~6                                                                                                                                                                                                                                        ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_dc_wr_data_cnt[3]                                                                                                                                                                                                                    ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_dc_wb_wr_active                                                                                                                                                                                                                      ; 7       ;
; mynios2:inst_qsys|altera_merlin_traffic_limiter:limiter_001|suppress~0                                                                                                                                                                                                   ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|ic_fill_ap_offset[2]~0                                                                                                                                                                                                                 ; 7       ;
; mynios2:inst_qsys|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|cp_ready                                                                                                                                                     ; 7       ;
; mynios2:inst_qsys|altera_merlin_traffic_limiter:limiter|has_pending_responses                                                                                                                                                                                            ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:mynios2_cpu_jtag_debug_module_phy|virtual_state_cdr                             ; 7       ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                          ; 7       ;
; mynios2:inst_qsys|mynios2_addr_router_001:addr_router_001|Equal5~0                                                                                                                                                                                                       ; 7       ;
; ADC_CTRL:inst_ADC_CTRL0|cont[0]                                                                                                                                                                                                                                          ; 7       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|mynios2_sdram_0_input_efifo_module:the_mynios2_sdram_0_input_efifo_module|Equal1~0                                                                                                                                             ; 7       ;
; mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|mynios2_epcs_flash_controller_sub:the_mynios2_epcs_flash_controller_sub|tx_holding_primed                                                                                                          ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|ic_fill_ap_offset[0]                                                                                                                                                                                                                   ; 7       ;
; mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|mynios2_epcs_flash_controller_sub:the_mynios2_epcs_flash_controller_sub|state[4]                                                                                                                   ; 7       ;
; mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|mynios2_epcs_flash_controller_sub:the_mynios2_epcs_flash_controller_sub|state[0]                                                                                                                   ; 7       ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_14|data_out[14]                                                                                                                                                                       ; 7       ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_14|data_out[13]                                                                                                                                                                       ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|W_status_reg_nmi                                                                                                                                                                                                                       ; 7       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|lpm_add_sub:Add17|add_sub_qvi:auto_generated|result_int[32]~64                                                                                                                                                                         ; 7       ;
; mynios2:inst_qsys|altera_merlin_traffic_limiter:limiter_001|pending_response_count[0]                                                                                                                                                                                    ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~13                                                                                                                                                                                                              ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~12                                                                                                                                                                                                              ; 6       ;
; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                                                                                                                                                        ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                 ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                 ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                 ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                 ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206|CLIA8751[6]                                                                                                                                                                                                 ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|CJQJ5354:AJQA6937|CLIA8751[0]                                                                                                                                   ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206|CLIA8751[1]                                                                                                                                                                                                 ; 6       ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_r:the_mynios2_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                         ; 6       ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~10                                                                                                                                                     ; 6       ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                          ; 6       ;
; mynios2:inst_qsys|mynios2_timer_0:timer_0|period_l_wr_strobe~2                                                                                                                                                                                                           ; 6       ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                          ; 6       ;
; mynios2:inst_qsys|slave_template:slave_template_1|slave_read_d1                                                                                                                                                                                                          ; 6       ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                          ; 6       ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_vector:vic_vector|VecSize[0]                                                                                                                                                                                            ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_ctrl_shift_rot_left                                                                                                                                                                                                                  ; 6       ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                          ; 6       ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_w:the_mynios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                         ; 6       ;
; mynios2:inst_qsys|altera_merlin_traffic_limiter:limiter_001|rsp_src_data[19]~82                                                                                                                                                                                          ; 6       ;
; mynios2:inst_qsys|altera_merlin_traffic_limiter:limiter_001|rsp_src_data[23]~13                                                                                                                                                                                          ; 6       ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                          ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_dc_xfer_rd_addr_offset[1]                                                                                                                                                                                                            ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_ctrl_rdctl_inst                                                                                                                                                                                                                      ; 6       ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                          ; 6       ;
; mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux|src_data[38]                                                                                                                                                                                                         ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_break:the_mynios2_cpu_nios2_oci_break|trigger_state                                                                                                              ; 6       ;
; mynios2:inst_qsys|mynios2_uart:uart|mynios2_uart_tx:the_mynios2_uart_tx|tx_ready                                                                                                                                                                                         ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|M_alu_result[0]                                                                                                                                                                                                                        ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_wr_data_unfiltered[3]~128                                                                                                                                                                                                            ; 6       ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                          ; 6       ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|alt_jtag_atlantic:mynios2_jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                           ; 6       ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_r:the_mynios2_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                     ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|W_status_reg_pie                                                                                                                                                                                                                       ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|W_status_reg_rsie                                                                                                                                                                                                                      ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_iw[14]                                                                                                                                                                                                                               ; 6       ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:vic_0_csr_access_translator_avalon_universal_slave_0_agent_rsp_fifo|write                                                                                                                                                        ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src1[2]                                                                                                                                                                                                                              ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src1[3]                                                                                                                                                                                                                              ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src1[4]                                                                                                                                                                                                                              ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src1[5]                                                                                                                                                                                                                              ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src1[6]                                                                                                                                                                                                                              ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src1[7]                                                                                                                                                                                                                              ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src1[8]                                                                                                                                                                                                                              ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src1[9]                                                                                                                                                                                                                              ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src1[10]                                                                                                                                                                                                                             ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src1[11]                                                                                                                                                                                                                             ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src1[12]                                                                                                                                                                                                                             ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src1[13]                                                                                                                                                                                                                             ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src1[14]                                                                                                                                                                                                                             ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src1[15]                                                                                                                                                                                                                             ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src1[16]                                                                                                                                                                                                                             ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src1[17]                                                                                                                                                                                                                             ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src1[18]                                                                                                                                                                                                                             ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src1[19]                                                                                                                                                                                                                             ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src1[20]                                                                                                                                                                                                                             ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src1[21]                                                                                                                                                                                                                             ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src1[22]                                                                                                                                                                                                                             ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src1[23]                                                                                                                                                                                                                             ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src1[24]                                                                                                                                                                                                                             ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src1[25]                                                                                                                                                                                                                             ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src1[26]                                                                                                                                                                                                                             ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|E_src1[31]                                                                                                                                                                                                                             ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_pc[24]                                                                                                                                                                                                                               ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_pc[23]                                                                                                                                                                                                                               ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_pc[22]                                                                                                                                                                                                                               ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_pc[21]                                                                                                                                                                                                                               ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_pc[20]                                                                                                                                                                                                                               ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_pc[19]                                                                                                                                                                                                                               ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_pc[18]                                                                                                                                                                                                                               ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_pc[17]                                                                                                                                                                                                                               ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_pc[16]                                                                                                                                                                                                                               ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_pc[15]                                                                                                                                                                                                                               ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_pc[14]                                                                                                                                                                                                                               ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_pc[13]                                                                                                                                                                                                                               ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_pc[12]                                                                                                                                                                                                                               ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|F_pc[11]                                                                                                                                                                                                                               ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_issue                                                                                                                                                                                                                                ; 6       ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:slave_template_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                               ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mem_baddr[12]                                                                                                                                                                                                                        ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mem_baddr[13]                                                                                                                                                                                                                        ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mem_baddr[14]                                                                                                                                                                                                                        ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mem_baddr[15]                                                                                                                                                                                                                        ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mem_baddr[16]                                                                                                                                                                                                                        ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mem_baddr[17]                                                                                                                                                                                                                        ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mem_baddr[18]                                                                                                                                                                                                                        ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mem_baddr[19]                                                                                                                                                                                                                        ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mem_baddr[20]                                                                                                                                                                                                                        ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mem_baddr[21]                                                                                                                                                                                                                        ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mem_baddr[22]                                                                                                                                                                                                                        ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mem_baddr[23]                                                                                                                                                                                                                        ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mem_baddr[24]                                                                                                                                                                                                                        ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mem_baddr[25]                                                                                                                                                                                                                        ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mem_baddr[26]                                                                                                                                                                                                                        ; 6       ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_15|data_out[14]                                                                                                                                                                       ; 6       ;
; mynios2:inst_qsys|slave_template:slave_template_0|register_with_bytelanes:register_15|data_out[13]                                                                                                                                                                       ; 6       ;
; mynios2:inst_qsys|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|m0_write                                                                                                                                                                ; 6       ;
; mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux_002|WideOr1                                                                                                                                                                                                          ; 6       ;
; mynios2:inst_qsys|altera_merlin_traffic_limiter:limiter_001|stage2_ready~13                                                                                                                                                                                              ; 6       ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                        ; 6       ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:sys_clk_timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                  ; 6       ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:vic_0_csr_access_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                                                  ; 6       ;
; mynios2:inst_qsys|altera_merlin_slave_translator:uart_s1_translator|wait_latency_counter[1]                                                                                                                                                                              ; 6       ;
; mynios2:inst_qsys|altera_avalon_sc_fifo:uart_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                           ; 6       ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|av_waitrequest                                                                                                                                                                                                             ; 6       ;
; mynios2:inst_qsys|altera_merlin_traffic_limiter:limiter_001|suppress~3                                                                                                                                                                                                   ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mem_stall                                                                                                                                                                                                                            ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_shift_rot_stall                                                                                                                                                                                                                      ; 6       ;
; mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux|WideOr1                                                                                                                                                                                                              ; 6       ;
; mynios2:inst_qsys|mynios2_cmd_xbar_demux_001:cmd_xbar_demux_001|src0_valid~1                                                                                                                                                                                             ; 6       ;
; mynios2:inst_qsys|mynios2_addr_router_001:addr_router_001|Equal8~0                                                                                                                                                                                                       ; 6       ;
; mynios2:inst_qsys|mynios2_addr_router_001:addr_router_001|Equal10~0                                                                                                                                                                                                      ; 6       ;
; mynios2:inst_qsys|mynios2_addr_router_001:addr_router_001|Equal11~0                                                                                                                                                                                                      ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|ic_fill_tag[12]                                                                                                                                                                                                                        ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|ic_fill_tag[13]                                                                                                                                                                                                                        ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_byteenable[1]~reg0                                                                                                                                                                                                                   ; 6       ;
; mynios2:inst_qsys|mynios2_addr_router_001:addr_router_001|Equal6~0                                                                                                                                                                                                       ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|d_byteenable[0]~reg0                                                                                                                                                                                                                   ; 6       ;
; pwm:inst_pwmGen_Throttle|count[0][15]                                                                                                                                                                                                                                    ; 6       ;
; pwm:inst_pwmGen_Throttle|count[0][14]                                                                                                                                                                                                                                    ; 6       ;
; pwm:inst_pwmGen_Throttle|count[0][13]                                                                                                                                                                                                                                    ; 6       ;
; pwm:inst_pwmGen_Throttle|count[0][12]                                                                                                                                                                                                                                    ; 6       ;
; pwm:inst_pwmGen_Throttle|count[0][11]                                                                                                                                                                                                                                    ; 6       ;
; pwm:inst_pwmGen_Throttle|count[0][10]                                                                                                                                                                                                                                    ; 6       ;
; pwm:inst_pwmGen_Throttle|count[0][9]                                                                                                                                                                                                                                     ; 6       ;
; pwm:inst_pwmGen_Throttle|count[0][8]                                                                                                                                                                                                                                     ; 6       ;
; pwm:inst_pwmGen_Throttle|count[0][7]                                                                                                                                                                                                                                     ; 6       ;
; pwm:inst_pwmGen_Throttle|count[0][6]                                                                                                                                                                                                                                     ; 6       ;
; pwm:inst_pwmGen_Throttle|count[0][5]                                                                                                                                                                                                                                     ; 6       ;
; pwm:inst_pwmGen_Throttle|count[0][4]                                                                                                                                                                                                                                     ; 6       ;
; pwm:inst_pwmGen_Throttle|count[0][3]                                                                                                                                                                                                                                     ; 6       ;
; pwm:inst_pwmGen_Throttle|count[0][2]                                                                                                                                                                                                                                     ; 6       ;
; pwm:inst_pwmGen_Throttle|count[0][1]                                                                                                                                                                                                                                     ; 6       ;
; pwm:inst_pwmGen_Throttle|count[0][0]                                                                                                                                                                                                                                     ; 6       ;
; ADC_CTRL:inst_ADC_CTRL0|cont[1]                                                                                                                                                                                                                                          ; 6       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_state.000100000                                                                                                                                                                                                              ; 6       ;
; mynios2:inst_qsys|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                          ; 6       ;
; mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|mynios2_epcs_flash_controller_sub:the_mynios2_epcs_flash_controller_sub|always11~0                                                                                                                 ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|ic_fill_ap_offset[1]                                                                                                                                                                                                                   ; 6       ;
; mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|mynios2_epcs_flash_controller_sub:the_mynios2_epcs_flash_controller_sub|Equal9~0                                                                                                                   ; 6       ;
; mux_4bit:inst_mux_LED|Mux6~3                                                                                                                                                                                                                                             ; 6       ;
; mux_4bit:inst_mux_LED|Mux6~0                                                                                                                                                                                                                                             ; 6       ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_priority:vic_priority|altera_vic_compare4:port5_8.A1|Add0~10                                                                                                                                                            ; 6       ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_priority:vic_priority|altera_vic_compare4:port5_8.A1|Add1~10                                                                                                                                                            ; 6       ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_priority:vic_priority|altera_vic_compare4:port5_8.A0|Add0~10                                                                                                                                                            ; 6       ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_priority:vic_priority|altera_vic_compare4:port5_8.A0|Add1~10                                                                                                                                                            ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_ic_data_module:mynios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[29]                                                                                                                        ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_ic_data_module:mynios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[30]                                                                                                                        ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_ic_data_module:mynios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[31]                                                                                                                        ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_ic_data_module:mynios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[28]                                                                                                                        ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_ic_data_module:mynios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[25]                                                                                                                        ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_ic_data_module:mynios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[26]                                                                                                                        ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_ic_data_module:mynios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[27]                                                                                                                        ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_ic_data_module:mynios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[22]                                                                                                                        ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_ic_data_module:mynios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[23]                                                                                                                        ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_ic_data_module:mynios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[24]                                                                                                                        ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_ic_data_module:mynios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[3]                                                                                                                         ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_ic_data_module:mynios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[4]                                                                                                                         ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_ic_data_module:mynios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[5]                                                                                                                         ; 6       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|lpm_add_sub:Add17|add_sub_qvi:auto_generated|result_int[1]~2                                                                                                                                                                           ; 6       ;
; mynios2:inst_qsys|altera_merlin_traffic_limiter:limiter|pending_response_count[0]                                                                                                                                                                                        ; 6       ;
; counter:inst_counter|counter_data[21]                                                                                                                                                                                                                                    ; 6       ;
; sld_hub:auto_hub|shadow_irf_reg[3][0]~16                                                                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~10                                                                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~3                                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|irsr_reg[0]~6                                                                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|node_ena_proc~0                                                                                                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|irf_reg[3][0]~17                                                                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|irf_reg[2][0]~11                                                                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|irf_reg[1][0]~4                                                                                                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|node_ena[3]~reg0                                                                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|irf_reg[3][1]                                                                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|irf_reg[3][0]                                                                                                                                                                                                                                           ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206|CLIA8751[7]                                                                                                                                                                                                 ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206|CLIA8751[4]                                                                                                                                                                                                 ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206|CLIA8751[9]                                                                                                                                                                                                 ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206|CLIA8751[2]                                                                                                                                                                                                 ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[0]~0                                                                                                                                                                                               ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[4]                                                                                                                                                                                                 ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|XWDE0671[2]                                                                                                                                                                                                                   ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|CJQJ5354:AJQA6937|CLIA8751[10]                                                                                                                                  ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|CJQJ5354:AJQA6937|CLIA8751[1]                                                                                                                                   ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|CJQJ5354:AJQA6937|CLIA8751[4]                                                                                                                                   ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|CJQJ5354:AJQA6937|CLIA8751[7]                                                                                                                                   ; 5       ;
; mynios2:inst_qsys|mynios2_timer_0:timer_0|stop_strobe~2                                                                                                                                                                                                                  ; 5       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|m_next~20                                                                                                                                                                                                                      ; 5       ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|Decoder0~0                                                                                                                                                                                                  ; 5       ;
; mynios2:inst_qsys|mynios2_sys_clk_timer:sys_clk_timer|Equal2~5                                                                                                                                                                                                           ; 5       ;
; mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|mynios2_epcs_flash_controller_sub:the_mynios2_epcs_flash_controller_sub|p1_data_to_cpu[15]~16                                                                                                      ; 5       ;
; mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|mynios2_epcs_flash_controller_sub:the_mynios2_epcs_flash_controller_sub|ROE                                                                                                                        ; 5       ;
; mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~6                                                                                                                                                                                                    ; 5       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|za_data[15]                                                                                                                                                                                                                    ; 5       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|za_data[14]                                                                                                                                                                                                                    ; 5       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|za_data[13]                                                                                                                                                                                                                    ; 5       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|za_data[12]                                                                                                                                                                                                                    ; 5       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|za_data[11]                                                                                                                                                                                                                    ; 5       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|za_data[0]                                                                                                                                                                                                                     ; 5       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|za_data[10]                                                                                                                                                                                                                    ; 5       ;
; mynios2:inst_qsys|mynios2_sdram_0:sdram_0|za_data[1]                                                                                                                                                                                                                     ; 5       ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_w:the_mynios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                     ; 5       ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_w:the_mynios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]                                     ; 5       ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_w:the_mynios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]                                     ; 5       ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_w:the_mynios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                     ; 5       ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_w:the_mynios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]                                     ; 5       ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_w:the_mynios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]                                     ; 5       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[31]                  ; 5       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[30]                  ; 5       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[29]                  ; 5       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_break:the_mynios2_cpu_nios2_oci_break|xbrk_ctrl1[0]~0                                                                                                            ; 5       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_break:the_mynios2_cpu_nios2_oci_break|xbrk_ctrl0[0]~0                                                                                                            ; 5       ;
; mynios2:inst_qsys|mynios2_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~5                                                                                                                                                                                                    ; 5       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_dc_xfer_rd_addr_offset[2]                                                                                                                                                                                                            ; 5       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_dc_fill_dp_offset[0]                                                                                                                                                                                                                 ; 5       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mem_baddr[0]                                                                                                                                                                                                                         ; 5       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_mem_baddr[1]                                                                                                                                                                                                                         ; 5       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_sysclk:the_mynios2_cpu_jtag_debug_module_sysclk|jdo[28]                  ; 5       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|Equal284~0                                                                                                                                                                                                                             ; 5       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_avalon_reg:the_mynios2_cpu_nios2_avalon_reg|Equal0~3                                                                                                                 ; 5       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_dc_rd_data_cnt[1]~0                                                                                                                                                                                                                  ; 5       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_inst_result[5]                                                                                                                                                                                                                       ; 5       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_inst_result[6]                                                                                                                                                                                                                       ; 5       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_inst_result[7]                                                                                                                                                                                                                       ; 5       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_inst_result[8]                                                                                                                                                                                                                       ; 5       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_inst_result[9]                                                                                                                                                                                                                       ; 5       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_inst_result[16]                                                                                                                                                                                                                      ; 5       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_inst_result[17]                                                                                                                                                                                                                      ; 5       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_inst_result[18]                                                                                                                                                                                                                      ; 5       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|A_inst_result[23]                                                                                                                                                                                                                      ; 5       ;
; mynios2:inst_qsys|altera_merlin_traffic_limiter:limiter_001|response_accepted                                                                                                                                                                                            ; 5       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_iw[19]                                                                                                                                                                                                                               ; 5       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_iw[20]                                                                                                                                                                                                                               ; 5       ;
; mynios2:inst_qsys|mynios2_cpu:cpu|D_iw[18]                                                                                                                                                                                                                               ; 5       ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                  ; 5       ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_r:the_mynios2_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]                                     ; 5       ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_r:the_mynios2_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]                                     ; 5       ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_r:the_mynios2_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]                                     ; 5       ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_r:the_mynios2_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]                                     ; 5       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                   ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                              ; Location                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_bht_module:mynios2_cpu_bht|altsyncram:the_altsyncram|altsyncram_rig1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; mynios2_cpu_bht_ram.mif                          ; M9K_X22_Y12_N0                                                                                                                 ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_dc_data_module:mynios2_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_2jf1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                             ; M9K_X22_Y22_N0, M9K_X33_Y22_N0, M9K_X22_Y23_N0, M9K_X33_Y23_N0                                                                 ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_dc_tag_module:mynios2_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_rag1:auto_generated|ALTSYNCRAM                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 17           ; 128          ; 17           ; yes                    ; no                      ; yes                    ; no                      ; 2176  ; 128                         ; 17                          ; 128                         ; 17                          ; 2176                ; 1    ; mynios2_cpu_dc_tag_ram.mif                       ; M9K_X22_Y19_N0                                                                                                                 ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_dc_victim_module:mynios2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ALTSYNCRAM                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                                             ; M9K_X22_Y26_N0                                                                                                                 ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_ic_data_module:mynios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 8    ; None                                             ; M9K_X33_Y18_N0, M9K_X22_Y17_N0, M9K_X22_Y15_N0, M9K_X22_Y16_N0, M9K_X22_Y18_N0, M9K_X33_Y17_N0, M9K_X22_Y13_N0, M9K_X33_Y16_N0 ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_ic_tag_module:mynios2_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_8vg1:auto_generated|ALTSYNCRAM                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 22           ; 256          ; 22           ; yes                    ; no                      ; yes                    ; no                      ; 5632  ; 256                         ; 22                          ; 256                         ; 22                          ; 5632                ; 1    ; mynios2_cpu_ic_tag_ram.mif                       ; M9K_X22_Y14_N0                                                                                                                 ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_ocimem:the_mynios2_cpu_nios2_ocimem|mynios2_cpu_ociram_lpm_dram_bdp_component_module:mynios2_cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_vu72:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; mynios2_cpu_ociram_default_contents.mif          ; M9K_X22_Y25_N0, M9K_X22_Y24_N0                                                                                                 ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_register_bank_a_module:mynios2_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_h4g1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; mynios2_cpu_rf_ram_a.mif                         ; M9K_X22_Y27_N0                                                                                                                 ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_register_bank_b_module:mynios2_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_k4g1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; mynios2_cpu_rf_ram_b.mif                         ; M9K_X22_Y28_N0                                                                                                                 ;
; mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|altsyncram:the_boot_copier_rom|altsyncram_su51:auto_generated|ALTSYNCRAM                                                                                                                                                         ; AUTO ; ROM              ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; mynios2_epcs_flash_controller_boot_rom_synth.hex ; M9K_X33_Y7_N0                                                                                                                  ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_r:the_mynios2_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                             ; M9K_X33_Y8_N0                                                                                                                  ;
; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|mynios2_jtag_uart_scfifo_w:the_mynios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                             ; M9K_X33_Y10_N0                                                                                                                 ;
; mynios2:inst_qsys|mynios2_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_63c1:auto_generated|ALTSYNCRAM                                                                                                                                                                            ; AUTO ; Single Port      ; Single Clock ; 1000         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32000 ; 1000                        ; 32                          ; --                          ; --                          ; 32000               ; 4    ; onchip_memory2.hex                               ; M9K_X22_Y11_N0, M9K_X33_Y11_N0, M9K_X33_Y13_N0, M9K_X33_Y15_N0                                                                 ;
; mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altsyncram:Ram0_rtl_0|altsyncram_7k71:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; ROM              ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024  ; 32                          ; 8                           ; --                          ; --                          ; 256                 ; 1    ; db/mynios2.rom0_altera_vic_csr_b547e50c.hdl.mif  ; M9K_X33_Y14_N0                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |my_top_system|mynios2:inst_qsys|mynios2_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_63c1:auto_generated|ALTSYNCRAM                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |my_top_system|mynios2:inst_qsys|mynios2_epcs_flash_controller:epcs_flash_controller|altsyncram:the_boot_copier_rom|altsyncram_su51:auto_generated|ALTSYNCRAM                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000010111000000111010) (270072) (94266) (1703A)    ;(00000100110000000000000001110100) (460000164) (79691892) (4C00074)   ;(10011000000000010100100000111010) (1664917238) (-1744746438) (-6-7-15-14-11-7-12-6)   ;(10011100111111111111100000000100) (2142447170) (-1660946428) (-6-3000-7-15-12)   ;(10011000001111111111110100011110) (1682449602) (-1740636898) (-6-7-1200-2-14-2)   ;(00000000000000000010000000111010) (20072) (8250) (203A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000100101000000110) (45006) (18950) (4A06)   ;
;8;(00000001011111111111111111000100) (137777704) (25165764) (17FFFC4)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000001101100000110) (15406) (6918) (1B06)   ;(00110000000001111000100000111010) (1706736776) (805799994) (3007883A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000001100000000110) (14006) (6150) (1806)   ;(00110000000010011000100000111010) (1707336776) (805931066) (3009883A)   ;(00011000000000000000010000100110) (-1294965250) (402654246) (18000426)   ;
;16;(00011001011111111111111100100110) (-1157189850) (427818790) (197FFF26)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000010101000000110) (25006) (10758) (2A06)   ;(00000000001111111111010100000110) (17772406) (4191494) (3FF506)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000000101000000110) (5006) (2566) (A06)   ;(00100000001111101110100000111010) (-277403224) (540993594) (203EE83A)   ;(00000000001111111111111100000110) (17777406) (4194054) (3FFF06)   ;
;24;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)    ;(00000000000000000000011000000110) (3006) (1542) (606)   ;(00000000001111111111111100000110) (17777406) (4194054) (3FFF06)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;(00000010110000001100000000110100) (260140064) (46186548) (2C0C034)   ;(01011000100101101011000000111010) (898046424) (1486270522) (5896B03A)   ;(00000000000000000000011100000110) (3406) (1798) (706)   ;
;32;(10111101110000000000000100000100) (1929706274) (-1111490300) (-4-2-3-15-15-14-15-12)    ;(10010011000000000000001000110111) (964674233) (-1828715977) (-6-12-15-15-15-13-12-9)   ;(01100011000000000000100000001100) (-2142446930) (1660946444) (6300080C)   ;(01100000001111111111110100100110) (1870292798) (1614806310) (603FFD26)   ;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)   ;(10111000000000000110100000111010) (1369769942) (-1207932870) (-4-7-15-15-9-7-12-6)   ;(00000000000101111000100000111010) (5704072) (1542202) (17883A)   ;(10111010000000000000000100000100) (1569706274) (-1174404860) (-4-5-15-15-15-14-15-12)   ;
;40;(00000000000011011000100000111010) (3304072) (886842) (D883A)    ;(00000101000000000000000100000100) (500000404) (83886340) (5000104)   ;(01011000000101100001001000111010) (857927424) (1477841466) (5816123A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000000011000000110) (3006) (1542) (606)   ;(00110010100011001011000000111010) (1948162776) (848080954) (328CB03A)   ;(00110000000011000001011000111010) (1708045776) (806098490) (300C163A)   ;(10100101001111111111111111000100) (-1112516426) (-1522532412) (-5-10-12000-3-12)   ;
;48;(10100000001111111111100100011110) (-1612519694) (-1606420194) (-5-15-1200-6-14-2)    ;(01000000000000000110100000111010) (-2147419576) (1073768506) (4000683A)   ;(00000000000101111000100000111010) (5704072) (1542202) (17883A)   ;(10111101110000000000000100000100) (1929706274) (-1111490300) (-4-2-3-15-15-14-15-12)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000001000000001100) (-927473634) (1245712396) (4A40100C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010110000000000000100110101) (924673631) (-1832910539) (-6-13-3-15-15-14-12-11)   ;
;56;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)    ;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010100000000000000000100011) (904673209) (-1837105117) (-6-13-7-15-15-15-13-13)   ;(10111000000000000110100000111010) (1369769942) (-1207932870) (-4-7-15-15-9-7-12-6)   ;(10111101110000000000000100000100) (1929706274) (-1111490300) (-4-2-3-15-15-14-15-12)   ;(00011001000001111000100000111010) (-1193263224) (419924026) (1907883A)   ;(00011000111111111111111111000100) (-1217189592) (419430340) (18FFFFC4)   ;
;64;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)    ;(01001010010000000001000000001100) (-927473634) (1245712396) (4A40100C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010000000000000000000100110101) (664673631) (-1879047883) (-6-15-15-15-15-14-12-11)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010010000000000000000110111) (884673233) (-1841299401) (-6-13-11-15-15-15-12-9)   ;
;72;(10010000000000000000000100110101) (664673631) (-1879047883) (-6-15-15-15-15-14-12-11)    ;(00100010010000000000000000100101) (-74967251) (574619685) (22400025)   ;(00100001000000000000000001000100) (-194967192) (553648196) (21000044)   ;(00100000111111111111100000011110) (-217193260) (553646110) (20FFF81E)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010010000000000000000110111) (884673233) (-1841299401) (-6-13-11-15-15-15-12-9)   ;
;80;(00100010010000000000000000100101) (-74967251) (574619685) (22400025)    ;(10111000000000000110100000111010) (1369769942) (-1207932870) (-4-7-15-15-9-7-12-6)   ;(10111011010000000000000100000100) (1689706274) (-1153433340) (-4-4-11-15-15-14-15-12)   ;(00000000000111001110000000111010) (7160072) (1892410) (1CE03A)   ;(01110100100000001111111111010100) (-2273220) (1954611156) (7480FFD4)   ;(10010100100000000000000001000100) (1104673270) (-1803550652) (-6-11-7-15-15-15-11-12)   ;(00000000100000000000000000000100) (40000004) (8388612) (800004)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;88;(00000000001111111100001000000110) (17741006) (4178438) (3FC206)    ;(00000100000000000000100000000100) (400004004) (67110916) (4000804)   ;(00000011100000000011111111000100) (340037704) (58736580) (3803FC4)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111101010100000110) (17752406) (4183302) (3FD506)   ;(01010011100000000010010000011110) (192538388) (1400906782) (5380241E)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(10000000001111111111101100011110) (-1317551398) (-2143290594) (-7-15-1200-4-14-2)   ;
;96;(00000100000000000000011001000100) (400003104) (67110468) (4000644)    ;(00000011100000000000000000000100) (340000004) (58720260) (3800004)   ;(00000000100000000000110000000100) (40006004) (8391684) (800C04)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111011101100000110) (17735406) (4176646) (3FBB06)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111011010000000110) (17732006) (4174854) (3FB406)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;104;(00000000001111111100100100000110) (17744406) (4180230) (3FC906)    ;(01010010100000000000100000001100) (92520366) (1384122380) (5280080C)   ;(01010000000101001001011010111010) (-142370376) (1343526586) (501496BA)   ;(01110000000111001101000001111010) (-435300772) (1880936570) (701CD07A)   ;(01110010100111001011000000111010) (-195320872) (1922871354) (729CB03A)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(10000000001111111111100000011110) (-1317552798) (-2143291362) (-7-15-1200-7-14-2)   ;(00000100000000000000000111000100) (400000704) (67109316) (40001C4)   ;
;112;(00000000100000000000100001000100) (40004104) (8390724) (800844)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111010110100000110) (17726406) (4173062) (3FAD06)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111010011000000110) (17723006) (4171270) (3FA606)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111011101100000110) (17735406) (4176646) (3FBB06)   ;(01010010100000000000010000001100) (92518366) (1384121356) (5280040C)   ;
;120;(01010000000101001001011011111010) (-142370276) (1343526650) (501496FA)    ;(01110000000111001101000001111010) (-435300772) (1880936570) (701CD07A)   ;(01110010100111001011000000111010) (-195320872) (1922871354) (729CB03A)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(10000000001111111111100000011110) (-1317552798) (-2143291362) (-7-15-1200-7-14-2)   ;(01110000000001011000100000111010) (-441146872) (1879410746) (7005883A)   ;(00000011101111111111111111000100) (357777704) (62914500) (3BFFFC4)   ;(00010011101111111001100000100110) (-1937253250) (331323430) (13BF9826)   ;
;128;(00010000100000000000000111000100) (2040000704) (276824516) (108001C4)    ;(00010000000001001101000011111010) (2001150372) (268751098) (1004D0FA)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111001110000000110) (17716006) (4168710) (3F9C06)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111001010100000110) (17712406) (4166918) (3F9506)   ;(01101000000000000110100000111010) (-1442386872) (1744857146) (6800683A)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |my_top_system|mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|altsyncram:Ram0_rtl_0|altsyncram_7k71:auto_generated|ALTSYNCRAM                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000001) (1) (1) (01)    ;(00000000000000000000000000000010) (2) (2) (02)   ;(00000000000000000000000000000100) (4) (4) (04)   ;(00000000000000000000000000001000) (10) (8) (08)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000000000000000000100000) (40) (32) (20)   ;(00000000000000000000000001000000) (100) (64) (40)   ;(00000000000000000000000010000000) (200) (128) (80)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;




+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                   ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X42_Y21_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_mult_cell:the_mynios2_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X42_Y24_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; Block interconnects        ; 12,539 / 71,559 ( 18 % ) ;
; C16 interconnects          ; 266 / 2,597 ( 10 % )     ;
; C4 interconnects           ; 8,824 / 46,848 ( 19 % )  ;
; Direct links               ; 1,583 / 71,559 ( 2 % )   ;
; Global clocks              ; 16 / 20 ( 80 % )         ;
; Local interconnects        ; 3,600 / 24,624 ( 15 % )  ;
; R24 interconnects          ; 386 / 2,496 ( 15 % )     ;
; R4 interconnects           ; 11,146 / 62,424 ( 18 % ) ;
+----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.86) ; Number of LABs  (Total = 609) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 61                            ;
; 2                                           ; 17                            ;
; 3                                           ; 12                            ;
; 4                                           ; 6                             ;
; 5                                           ; 6                             ;
; 6                                           ; 5                             ;
; 7                                           ; 6                             ;
; 8                                           ; 7                             ;
; 9                                           ; 7                             ;
; 10                                          ; 7                             ;
; 11                                          ; 4                             ;
; 12                                          ; 15                            ;
; 13                                          ; 21                            ;
; 14                                          ; 25                            ;
; 15                                          ; 19                            ;
; 16                                          ; 391                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.40) ; Number of LABs  (Total = 609) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 408                           ;
; 1 Clock                            ; 547                           ;
; 1 Clock enable                     ; 249                           ;
; 1 Sync. clear                      ; 19                            ;
; 1 Sync. load                       ; 58                            ;
; 2 Async. clears                    ; 24                            ;
; 2 Clock enables                    ; 128                           ;
; 2 Clocks                           ; 27                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.66) ; Number of LABs  (Total = 609) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 32                            ;
; 2                                            ; 34                            ;
; 3                                            ; 4                             ;
; 4                                            ; 10                            ;
; 5                                            ; 6                             ;
; 6                                            ; 6                             ;
; 7                                            ; 3                             ;
; 8                                            ; 6                             ;
; 9                                            ; 4                             ;
; 10                                           ; 4                             ;
; 11                                           ; 3                             ;
; 12                                           ; 3                             ;
; 13                                           ; 2                             ;
; 14                                           ; 8                             ;
; 15                                           ; 6                             ;
; 16                                           ; 9                             ;
; 17                                           ; 8                             ;
; 18                                           ; 15                            ;
; 19                                           ; 25                            ;
; 20                                           ; 30                            ;
; 21                                           ; 25                            ;
; 22                                           ; 27                            ;
; 23                                           ; 42                            ;
; 24                                           ; 45                            ;
; 25                                           ; 34                            ;
; 26                                           ; 41                            ;
; 27                                           ; 29                            ;
; 28                                           ; 48                            ;
; 29                                           ; 19                            ;
; 30                                           ; 22                            ;
; 31                                           ; 13                            ;
; 32                                           ; 46                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.96) ; Number of LABs  (Total = 609) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 73                            ;
; 2                                               ; 15                            ;
; 3                                               ; 15                            ;
; 4                                               ; 20                            ;
; 5                                               ; 18                            ;
; 6                                               ; 33                            ;
; 7                                               ; 33                            ;
; 8                                               ; 49                            ;
; 9                                               ; 45                            ;
; 10                                              ; 44                            ;
; 11                                              ; 29                            ;
; 12                                              ; 35                            ;
; 13                                              ; 46                            ;
; 14                                              ; 24                            ;
; 15                                              ; 30                            ;
; 16                                              ; 39                            ;
; 17                                              ; 12                            ;
; 18                                              ; 11                            ;
; 19                                              ; 5                             ;
; 20                                              ; 6                             ;
; 21                                              ; 4                             ;
; 22                                              ; 3                             ;
; 23                                              ; 2                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 2                             ;
; 28                                              ; 2                             ;
; 29                                              ; 0                             ;
; 30                                              ; 1                             ;
; 31                                              ; 0                             ;
; 32                                              ; 12                            ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.06) ; Number of LABs  (Total = 609) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 8                             ;
; 3                                            ; 36                            ;
; 4                                            ; 30                            ;
; 5                                            ; 23                            ;
; 6                                            ; 11                            ;
; 7                                            ; 10                            ;
; 8                                            ; 7                             ;
; 9                                            ; 8                             ;
; 10                                           ; 7                             ;
; 11                                           ; 13                            ;
; 12                                           ; 13                            ;
; 13                                           ; 16                            ;
; 14                                           ; 21                            ;
; 15                                           ; 14                            ;
; 16                                           ; 19                            ;
; 17                                           ; 10                            ;
; 18                                           ; 19                            ;
; 19                                           ; 29                            ;
; 20                                           ; 17                            ;
; 21                                           ; 13                            ;
; 22                                           ; 23                            ;
; 23                                           ; 26                            ;
; 24                                           ; 21                            ;
; 25                                           ; 20                            ;
; 26                                           ; 13                            ;
; 27                                           ; 16                            ;
; 28                                           ; 16                            ;
; 29                                           ; 13                            ;
; 30                                           ; 18                            ;
; 31                                           ; 22                            ;
; 32                                           ; 28                            ;
; 33                                           ; 18                            ;
; 34                                           ; 38                            ;
; 35                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                           ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.         ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.         ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 74           ; 37           ; 74           ; 0            ; 0            ; 78        ; 74           ; 0            ; 78        ; 78        ; 39           ; 0            ; 0            ; 4            ; 32           ; 39           ; 0            ; 32           ; 4            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 78        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 41           ; 4            ; 78           ; 78           ; 0         ; 4            ; 78           ; 0         ; 0         ; 39           ; 78           ; 78           ; 74           ; 46           ; 39           ; 78           ; 46           ; 74           ; 78           ; 78           ; 78           ; 78           ; 78           ; 78           ; 78           ; 78           ; 0         ; 78           ; 78           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; EPCS_DCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_SCE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_SDO            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CKE           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_RAS_N         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CAS_N         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_WE_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQML          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQMU          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[0]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[1]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[2]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[3]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[4]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[5]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[6]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[7]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[8]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[9]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[10]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[11]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[12]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BA_0          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BA_1          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_CS_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SADDR           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM_STEERING        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM_THROTTLE        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TxD                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIGITAL_OUTPUT1     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[4]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[5]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[6]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[7]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[8]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[9]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[10]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[11]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[12]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[13]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[14]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[15]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RECEIVER_CHANNEL[3] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIP_SWITCH[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIP_SWITCH[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIP_SWITCH[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIP_SWITCH[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RECEIVER_CHANNEL[2] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HALL_EFFECT         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK_50              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_DATA0          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SDAT            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RECEIVER_CHANNEL[5] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RECEIVER_CHANNEL[4] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RECEIVER_CHANNEL[1] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RECEIVER_CHANNEL[0] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RxD                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; Unreserved               ;
; Data[1]/ASDO                                                     ; Unreserved               ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; Unreserved               ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; Unreserved               ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; altera_reserved_tck ; altera_reserved_tck  ; 12.4              ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                      ; Destination Register                                                                                                                                                                                                                                                                                   ; Delay Added in ns ;
+--------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|virtual_ir_scan_reg ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[4]                                                                                                                                                                                                                               ; 4.875             ;
; altera_reserved_tck                  ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[4]                                                                                                                                                                                                                               ; 4.875             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|irf_reg[3][1]                                                                                                                                                                                                                                                                         ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|irf_reg[3][0]                                                                                                                                                                                                                                                                         ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                                                               ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|sr[22]                                                       ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|shadow_irf_reg[3][1]                                                                                                                                                                                                                                                                  ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                                                                                                           ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                                                                                                       ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                                                                                                                                           ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|shadow_irf_reg[3][0]                                                                                                                                                                                                                                                                  ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                                                                                                           ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|sr[35]                                                       ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|sr[34]                                                       ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                                                                    ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|hub_mode_reg[2]                                                                                                                                                                                                                                                                       ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                    ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                                                                                                           ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|irsr_reg[6]                                                                                                                                                                                                                                                                           ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|sr[23]                                                       ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                                                                                                         ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                                                                                                         ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                                                   ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|ir_out[1]                                                    ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                    ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                                                                    ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                                                                    ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|ir_out[0]                                                    ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|irf_reg[2][0]                                                                                                                                                                                                                                                                         ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                                                                                                                                                                                      ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|sr[36]                                                       ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|DRsize.100                                                   ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                    ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                                                                   ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                    ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|reset_ena_reg                                                                                                                                                                                                                                                                         ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]  ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|hub_mode_reg[0]                                                                                                                                                                                                                                                                       ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|irsr_reg[3]                                                                                                                                                                                                                                                                           ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|irsr_reg[4]                                                                                                                                                                                                                                                                           ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                                                                    ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|dreg[0] ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|sr[24]                                                       ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|shadow_irf_reg[1][1]                                                                                                                                                                                                                                                                  ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|shadow_irf_reg[1][0]                                                                                                                                                                                                                                                                  ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|sr[27]                                                       ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|alt_jtag_atlantic:mynios2_jtag_uart_alt_jtag_atlantic|wdata[3]                                                                                                                                                                                           ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|jtag_ir_reg[1]                                                                                                                                                                                                                                                                        ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|jtag_ir_reg[0]                                                                                                                                                                                                                                                                        ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                                                                                   ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                                                                                                   ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer|din_s1   ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                                                                                                                                                    ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1  ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|shadow_irf_reg[2][0]                                                                                                                                                                                                                                                                  ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|sr[37]                                                       ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|sr[20]                                                       ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|sr[21]                                                       ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|sr[6]                                                        ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|sr[26]                                                       ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|sr[28]                                                       ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|sr[29]                                                       ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|sr[30]                                                       ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|sr[31]                                                       ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|sr[32]                                                       ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|sr[33]                                                       ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|alt_jtag_atlantic:mynios2_jtag_uart_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                                        ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                                                                                                                    ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                                                                                                                                                  ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|jtag_ir_reg[2]                                                                                                                                                                                                                                                                        ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                   ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|jtag_ir_reg[9]                                                                                                                                                                                                                                                                        ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|jtag_ir_reg[8]                                                                                                                                                                                                                                                                        ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|jtag_ir_reg[7]                                                                                                                                                                                                                                                                        ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|jtag_ir_reg[6]                                                                                                                                                                                                                                                                        ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|jtag_ir_reg[3]                                                                                                                                                                                                                                                                        ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|jtag_ir_reg[5]                                                                                                                                                                                                                                                                        ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|jtag_ir_reg[4]                                                                                                                                                                                                                                                                        ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|virtual_dr_scan_reg                                                                                                                                                                                                                                                                   ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|sr[25]                                                       ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|alt_jtag_atlantic:mynios2_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                              ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|alt_jtag_atlantic:mynios2_jtag_uart_alt_jtag_atlantic|count[8]                                                                                                                                                                                           ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                                                                                                   ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                                                                                                                   ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|sr[17]                                                       ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|sr[19]                                                       ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|sr[18]                                                       ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|sr[7]                                                        ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|alt_jtag_atlantic:mynios2_jtag_uart_alt_jtag_atlantic|td_shift[8]                                                                                                                                                                                        ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|alt_jtag_atlantic:mynios2_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                           ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|node_ena[2]~reg0                                                                                                                                                                                                                                                                      ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                                                                                  ; 4.823             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                                                                                                                                                  ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|sr[0]                                                        ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|sr[1]                                                        ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_jtag_debug_module_wrapper:the_mynios2_cpu_jtag_debug_module_wrapper|mynios2_cpu_jtag_debug_module_tck:the_mynios2_cpu_jtag_debug_module_tck|sr[8]                                                        ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|alt_jtag_atlantic:mynios2_jtag_uart_alt_jtag_atlantic|read_write                                                                                                                                                                                         ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|alt_jtag_atlantic:mynios2_jtag_uart_alt_jtag_atlantic|write_valid                                                                                                                                                                                        ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|alt_jtag_atlantic:mynios2_jtag_uart_alt_jtag_atlantic|write_stalled                                                                                                                                                                                      ; 4.823             ;
; altera_reserved_tck                  ; mynios2:inst_qsys|mynios2_jtag_uart:jtag_uart|alt_jtag_atlantic:mynios2_jtag_uart_alt_jtag_atlantic|count[7]                                                                                                                                                                                           ; 4.823             ;
+--------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Sun May 22 13:08:58 2016
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off mynios2 -c mynios2
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Selected device EP4CE22F17C6 for design "mynios2"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "mynios2:inst_qsys|mynios2_up_clock:up_clock|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|pll1" as Cyclone IV E PLL type
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for mynios2:inst_qsys|mynios2_up_clock:up_clock|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|clk[0] port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of -54 degrees (-3000 ps) for mynios2:inst_qsys|mynios2_up_clock:up_clock|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|clk[1] port
Info: Implemented PLL "SPIPLL:inst_SPIPLL0|altpll:altpll_component|SPIPLL_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info: Implementing clock multiplication of 1, clock division of 25, and phase shift of 0 degrees (0 ps) for SPIPLL:inst_SPIPLL0|altpll:altpll_component|SPIPLL_altpll:auto_generated|wire_pll1_clk[0] port
    Info: Implementing clock multiplication of 1, clock division of 25, and phase shift of 180 degrees (250000 ps) for SPIPLL:inst_SPIPLL0|altpll:altpll_component|SPIPLL_altpll:auto_generated|wire_pll1_clk[1] port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP4CE10F17C6 is compatible
    Info: Device EP4CE6F17C6 is compatible
    Info: Device EP4CE15F17C6 is compatible
Info: Fitter converted 1 user pins into dedicated programming pins
    Info: Pin ~ALTERA_nCEO~ is reserved at location F16
Info: DATA[0] dual-purpose pin not reserved
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: The parameters of the PLL SPIPLL:inst_SPIPLL0|altpll:altpll_component|SPIPLL_altpll:auto_generated|pll1 and the PLL mynios2:inst_qsys|mynios2_up_clock:up_clock|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|pll1 do not have the same values - hence these PLLs cannot be merged
    Info: The values of the parameter "M" do not match for the PLL atoms mynios2:inst_qsys|mynios2_up_clock:up_clock|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|pll1 and PLL SPIPLL:inst_SPIPLL0|altpll:altpll_component|SPIPLL_altpll:auto_generated|pll1
        Info: The value of the parameter "M" for the PLL atom mynios2:inst_qsys|mynios2_up_clock:up_clock|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|pll1 is 10
        Info: The value of the parameter "M" for the PLL atom SPIPLL:inst_SPIPLL0|altpll:altpll_component|SPIPLL_altpll:auto_generated|pll1 is 12
    Info: The values of the parameter "M INITIAL" do not match for the PLL atoms mynios2:inst_qsys|mynios2_up_clock:up_clock|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|pll1 and PLL SPIPLL:inst_SPIPLL0|altpll:altpll_component|SPIPLL_altpll:auto_generated|pll1
        Info: The value of the parameter "M INITIAL" for the PLL atom mynios2:inst_qsys|mynios2_up_clock:up_clock|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|pll1 is 2
        Info: The value of the parameter "M INITIAL" for the PLL atom SPIPLL:inst_SPIPLL0|altpll:altpll_component|SPIPLL_altpll:auto_generated|pll1 is 1
    Info: The values of the parameter "Min Lock Period" do not match for the PLL atoms mynios2:inst_qsys|mynios2_up_clock:up_clock|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|pll1 and PLL SPIPLL:inst_SPIPLL0|altpll:altpll_component|SPIPLL_altpll:auto_generated|pll1
        Info: The value of the parameter "Min Lock Period" for the PLL atom mynios2:inst_qsys|mynios2_up_clock:up_clock|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|pll1 is 15380
        Info: The value of the parameter "Min Lock Period" for the PLL atom SPIPLL:inst_SPIPLL0|altpll:altpll_component|SPIPLL_altpll:auto_generated|pll1 is 18456
    Info: The values of the parameter "Max Lock Period" do not match for the PLL atoms mynios2:inst_qsys|mynios2_up_clock:up_clock|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|pll1 and PLL SPIPLL:inst_SPIPLL0|altpll:altpll_component|SPIPLL_altpll:auto_generated|pll1
        Info: The value of the parameter "Max Lock Period" for the PLL atom mynios2:inst_qsys|mynios2_up_clock:up_clock|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|pll1 is 33330
        Info: The value of the parameter "Max Lock Period" for the PLL atom SPIPLL:inst_SPIPLL0|altpll:altpll_component|SPIPLL_altpll:auto_generated|pll1 is 39996
    Info: The values of the parameter "M_PH" do not match for the PLL atoms mynios2:inst_qsys|mynios2_up_clock:up_clock|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|pll1 and PLL SPIPLL:inst_SPIPLL0|altpll:altpll_component|SPIPLL_altpll:auto_generated|pll1
        Info: The value of the parameter "M_PH" for the PLL atom mynios2:inst_qsys|mynios2_up_clock:up_clock|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|pll1 is 4
        Info: The value of the parameter "M_PH" for the PLL atom SPIPLL:inst_SPIPLL0|altpll:altpll_component|SPIPLL_altpll:auto_generated|pll1 is 0
Critical Warning: PLL "SPIPLL:inst_SPIPLL0|altpll:altpll_component|SPIPLL_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_R8"
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Evaluating HDL-embedded SDC commands
    Info: Entity MDCK2395
        Info: set_disable_timing [get_cells -hierarchical LJMV0916_0]
        Info: set_disable_timing [get_cells -hierarchical EPEO2888_0]
        Info: set_disable_timing [get_cells -hierarchical EPEO2888_1]
        Info: set_disable_timing [get_cells -hierarchical EPEO2888_2]
        Info: set_disable_timing [get_cells -hierarchical EPEO2888_3]
        Info: set_disable_timing [get_cells -hierarchical EPEO2888_4]
        Info: set_disable_timing [get_cells -hierarchical EPEO2888_5]
        Info: set_disable_timing [get_cells -hierarchical EPEO2888_6]
        Info: set_disable_timing [get_cells -hierarchical EPEO2888_7]
        Info: set_disable_timing [get_cells -hierarchical WCRO7487_0]
    Info: Entity alt_jtag_atlantic
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_write}] -to [get_registers {*|alt_jtag_atlantic:*|read_write1*}] 
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info: Entity altera_std_synchronizer
        Info: set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info: Entity pzdyqx_impl
        Info: set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info: Entity sld_hub
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info: set_clock_groups -asynchronous -group {altera_reserved_tck}
Info: Reading SDC File: 'mynios2/synthesis/submodules/mynios2_cpu.sdc'
Info: Reading SDC File: 'mynios2/synthesis/submodules/altera_reset_controller.sdc'
Warning: Ignored filter at altera_reset_controller.sdc(17): *|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*|aclr could not be matched with a pin
Warning: Ignored set_false_path at altera_reset_controller.sdc(17): Argument <to> is an empty collection
    Info: set_false_path -to [get_pins -compatibility_mode -nocase *|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*|aclr]
Warning: Node: CLK_50 was determined to be a clock but was found without an associated clock assignment.
Warning: Node: KEY[1] was determined to be a clock but was found without an associated clock assignment.
Warning: PLL cross checking found inconsistent PLL clock settings:
    Warning: Node: inst_qsys|up_clock|DE_Clock_Generator_System|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning: Node: inst_qsys|up_clock|DE_Clock_Generator_System|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning: Node: inst_SPIPLL0|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning: Node: inst_SPIPLL0|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning: From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning: From altera_reserved_tck (Fall) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning: From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning: From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 1 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:  100.000 altera_reserved_tck
Info: Automatically promoted node CLK_50~input (placed in PIN R8 (CLK15, DIFFCLK_6p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info: Automatically promoted node mynios2:inst_qsys|mynios2_up_clock:up_clock|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|clk[0] (placed in counter C0 of PLL_4)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info: Automatically promoted node mynios2:inst_qsys|mynios2_up_clock:up_clock|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|clk[1] (placed in counter C1 of PLL_4)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info: Automatically promoted node SPIPLL:inst_SPIPLL0|altpll:altpll_component|SPIPLL_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node SPIPLL:inst_SPIPLL0|altpll:altpll_component|SPIPLL_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node altera_internal_jtag~CLKDRUSER 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|EPEO2888_7 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|EPEO2888_7~0
Info: Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|WCRO7487_0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node altera_internal_jtag~UPDATEUSER 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|EHEH8502
Info: Automatically promoted node mynios2:inst_qsys|mynios2_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_debug:the_mynios2_cpu_nios2_oci_debug|resetlatch~0
Info: Automatically promoted node mynios2:inst_qsys|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node mynios2:inst_qsys|mynios2_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0
        Info: Destination node mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_debug:the_mynios2_cpu_nios2_oci_debug|jtag_break~0
        Info: Destination node mynios2:inst_qsys|slave_template:slave_template_1|mux_first_stage_a[7]~1
        Info: Destination node mynios2:inst_qsys|slave_template:slave_template_0|mux_first_stage_b[23]~1
        Info: Destination node mynios2:inst_qsys|slave_template:slave_template_0|mux_first_stage_a[7]~2
        Info: Destination node mynios2:inst_qsys|slave_template:slave_template_0|mux_first_stage_c[7]~2
        Info: Destination node mynios2:inst_qsys|slave_template:slave_template_0|mux_first_stage_d[7]~1
        Info: Destination node mynios2:inst_qsys|mynios2_vic_0:vic_0|altera_vic_csr:vic_csr|Reset~0
Info: Automatically promoted node mynios2:inst_qsys|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node mynios2:inst_qsys|mynios2_sdram_0:sdram_0|active_cs_n~0
        Info: Destination node mynios2:inst_qsys|mynios2_sdram_0:sdram_0|active_rnw~3
        Info: Destination node mynios2:inst_qsys|mynios2_sdram_0:sdram_0|i_refs[0]
        Info: Destination node mynios2:inst_qsys|mynios2_sdram_0:sdram_0|i_refs[2]
        Info: Destination node mynios2:inst_qsys|mynios2_sdram_0:sdram_0|i_refs[1]
        Info: Destination node mynios2:inst_qsys|altera_merlin_width_adapter:width_adapter|endofpacket_reg~0
Info: Automatically promoted node ADC_CTRL:inst_ADC_CTRL0|go_en 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node ADC_CTRL:inst_ADC_CTRL0|oSCLK~0
        Info: Destination node ADC_CTRL:inst_ADC_CTRL0|read_channel[0]~0
        Info: Destination node ADC_CTRL:inst_ADC_CTRL0|read_channel[0]~1
        Info: Destination node ADC_CS_N~output
Info: Automatically promoted node mynios2:inst_qsys|altera_reset_controller:rst_controller|merged_reset~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_oci_debug:the_mynios2_cpu_nios2_oci_debug|resetrequest 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node mynios2:inst_qsys|altera_reset_controller:rst_controller|merged_reset~0
        Info: Destination node mynios2:inst_qsys|mynios2_cpu:cpu|mynios2_cpu_nios2_oci:the_mynios2_cpu_nios2_oci|mynios2_cpu_nios2_ocimem:the_mynios2_cpu_nios2_ocimem|MonRd~0
Info: Starting register packing
Warning: Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: Ignoring some wildcard destinations of fast I/O register assignments
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info: Finished register packing
    Extra Info: Packed 10 registers into blocks of type EC
    Extra Info: Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info: Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info: Packed 53 registers into blocks of type I/O Output Buffer
    Extra Info: Created 66 register duplicates
Warning: PLL "mynios2:inst_qsys|mynios2_up_clock:up_clock|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|pll1" output port clk[1] feeds output pin "SDRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info: Fitter preparation operations ending: elapsed time is 00:00:23
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:07
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 15% of the available device resources
    Info: Router estimated peak interconnect usage is 60% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info: Fitter routing operations ending: elapsed time is 00:00:36
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: Following 1 pins must use external clamping diodes.
    Info: Pin EPCS_DATA0 uses I/O standard 3.3-V LVTTL at H2
Warning: 32 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info: Pin SDRAM_DQ[0] uses I/O standard 3.3-V LVTTL at G2
    Info: Pin SDRAM_DQ[1] uses I/O standard 3.3-V LVTTL at G1
    Info: Pin SDRAM_DQ[2] uses I/O standard 3.3-V LVTTL at L8
    Info: Pin SDRAM_DQ[3] uses I/O standard 3.3-V LVTTL at K5
    Info: Pin SDRAM_DQ[4] uses I/O standard 3.3-V LVTTL at K2
    Info: Pin SDRAM_DQ[5] uses I/O standard 3.3-V LVTTL at J2
    Info: Pin SDRAM_DQ[6] uses I/O standard 3.3-V LVTTL at J1
    Info: Pin SDRAM_DQ[7] uses I/O standard 3.3-V LVTTL at R7
    Info: Pin SDRAM_DQ[8] uses I/O standard 3.3-V LVTTL at T4
    Info: Pin SDRAM_DQ[9] uses I/O standard 3.3-V LVTTL at T2
    Info: Pin SDRAM_DQ[10] uses I/O standard 3.3-V LVTTL at T3
    Info: Pin SDRAM_DQ[11] uses I/O standard 3.3-V LVTTL at R3
    Info: Pin SDRAM_DQ[12] uses I/O standard 3.3-V LVTTL at R5
    Info: Pin SDRAM_DQ[13] uses I/O standard 3.3-V LVTTL at P3
    Info: Pin SDRAM_DQ[14] uses I/O standard 3.3-V LVTTL at N3
    Info: Pin SDRAM_DQ[15] uses I/O standard 3.3-V LVTTL at K1
    Info: Pin RECEIVER_CHANNEL[3] uses I/O standard 3.3-V LVTTL at K16
    Info: Pin DIP_SWITCH[0] uses I/O standard 3.3-V LVTTL at M1
    Info: Pin DIP_SWITCH[2] uses I/O standard 3.3-V LVTTL at B9
    Info: Pin DIP_SWITCH[1] uses I/O standard 3.3-V LVTTL at T8
    Info: Pin DIP_SWITCH[3] uses I/O standard 3.3-V LVTTL at M15
    Info: Pin RECEIVER_CHANNEL[2] uses I/O standard 3.3-V LVTTL at L15
    Info: Pin HALL_EFFECT uses I/O standard 3.3-V LVTTL at F13
    Info: Pin CLK_50 uses I/O standard 3.3-V LVTTL at R8
    Info: Pin KEY[1] uses I/O standard 3.3-V LVTTL at E1
    Info: Pin KEY[0] uses I/O standard 3.3-V LVTTL at J15
    Info: Pin ADC_SDAT uses I/O standard 3.3-V LVTTL at A9
    Info: Pin RECEIVER_CHANNEL[5] uses I/O standard 3.3-V LVTTL at P9
    Info: Pin RECEIVER_CHANNEL[4] uses I/O standard 3.3-V LVTTL at N11
    Info: Pin RECEIVER_CHANNEL[1] uses I/O standard 3.3-V LVTTL at P16
    Info: Pin RECEIVER_CHANNEL[0] uses I/O standard 3.3-V LVTTL at N16
    Info: Pin RxD uses I/O standard 3.3-V LVTTL at D11
Warning: PCI-clamp diode is not supported in this mode. The following 1 pins must meet the Altera requirements for 3.3V, 3.0V, and 2.5V interfaces if they are connected to devices other than the supported configuration devices. In these cases, Altera recommends termination method as specified in the Application Note 447.
    Info: Pin EPCS_DATA0 uses I/O standard 3.3-V LVTTL at H2
Info: Generated suppressed messages file C:/Users/Mike/Documents/Rover/FPGA_PROJECT_BASE_SYSTEM_V3/mynios2.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 24 warnings
    Info: Peak virtual memory: 565 megabytes
    Info: Processing ended: Sun May 22 13:10:39 2016
    Info: Elapsed time: 00:01:41
    Info: Total CPU time (on all processors): 00:01:56


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Mike/Documents/Rover/FPGA_PROJECT_BASE_SYSTEM_V3/mynios2.fit.smsg.


