- generic – slouží pro parametrizaci návrhu entity, komponenty v jazyce VHDL 
- parametrizace nám umožňuje jednoduše z jednoho místa měnit hodnoty v různých částech VHDL kódu – parametrizovat navržený obvod 
- např. můžeme měnit rozsah integeru, délku vektoru, počet cyklů smyčky, počet pozic rotace/posuvu registru, aritmetické operace, porovnání hodnoty v podmínce…. 
- hodnoty tohoto parametru (generic) jsou dostupné v celé architektuře (globální), nebo můžeme parametrizovat jen určitou komponentu (port map) 
- generic deklarujeme v první části entity (jako porty) a definujeme jejich datový typ a hodnotu, na rozdíl od portů však ne směr (nejsou směrové) 
- nejedná se o port, ačkoliv jej deklarujeme na počátku entity (komponenty) a můžeme rovněž provádět jeho mapování – ale jedná se o parametr, kterým můžeme ovládat (specifikovat) různé části VHDL kódu
- **generic map – obdoba mapování portů pro parametry generic**
