DUT Interface Documentation
===========================

Generated at: 2025-06-01 08:20:32

Overview
--------

This document describes the interface of the Device Under Test (DUT) with 365 total objects in the hierarchy.

``cpu_top``
^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.ADDR_WIDTH``
^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.CACHE_SIZE``
^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.DATA_WIDTH``
^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.NUM_CORES``
^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.NUM_INTERRUPTS``
^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.clk``
^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.core_active``
^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.core_clk``
^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.core_enable``
^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.core_error``
^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.core_halted``
^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.core_rst_n``
^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.debug_ack``
^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.debug_addr``
^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.debug_rdata``
^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.debug_req``
^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.debug_wdata``
^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.debug_we``
^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.global_enable``
^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.interrupt_ack``
^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.interrupt_id``
^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.interrupts``
^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_araddr``
^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_arburst``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_arcache``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_arid``
^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_arlen``
^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_arlock``
^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_arprot``
^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_arready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_arsize``
^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_arvalid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_awaddr``
^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_awburst``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_awcache``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_awid``
^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_awlen``
^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_awlock``
^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_awprot``
^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_awready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_awsize``
^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_awvalid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_bid``
^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_bready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_bresp``
^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_bvalid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_rdata``
^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_rid``
^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_rlast``
^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_rready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_rresp``
^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_rvalid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_wdata``
^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_wlast``
^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_wready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_wstrb``
^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_dm_wvalid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_araddr``
^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_arburst``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_arcache``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_arid``
^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_arlen``
^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_arlock``
^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_arprot``
^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_arready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_arsize``
^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_arvalid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_awaddr``
^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_awburst``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_awcache``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_awid``
^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_awlen``
^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_awlock``
^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_awprot``
^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_awready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_awsize``
^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_awvalid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_bid``
^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_bready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_bresp``
^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_bvalid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_rdata``
^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_rid``
^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_rlast``
^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_rready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_rresp``
^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_rvalid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_wdata``
^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_wlast``
^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_wready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_wstrb``
^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.m_axi_if_wvalid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.perf_branch_mispred``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.perf_branch_taken``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.perf_cache_hits``
^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.perf_cache_misses``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.perf_cycle_count``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.perf_instr_count``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.rst_n``
^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.s_apb_paddr``
^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.s_apb_pclk``
^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.s_apb_penable``
^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.s_apb_prdata``
^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.s_apb_pready``
^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.s_apb_presetn``
^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.s_apb_psel``
^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.s_apb_pslverr``
^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.s_apb_pstrb``
^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.s_apb_pwdata``
^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.s_apb_pwrite``
^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.system_ready``
^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.test_mode``
^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_clock_gen``
^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_clock_gen.NUM_CORES``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_clock_gen.clk_in``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_clock_gen.core_clk``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_clock_gen.core_enable``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_clock_gen.core_rst_n``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_clock_gen.gen_core_clocks``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_clock_gen.global_enable``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_clock_gen.rst_n_in``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_clock_gen.system_ready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_clock_gen.test_mode``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex``
^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.ADDR_WIDTH``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.CACHE_SIZE``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.DATA_WIDTH``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.NUM_CORES``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.clk``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.core_active``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.core_branch_mispred``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.core_branch_taken``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.core_cache_hits``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.core_cache_misses``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.core_cycle_count``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.core_dm_ack``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.core_dm_addr``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.core_dm_rdata``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.core_dm_req``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.core_dm_wdata``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.core_dm_we``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.core_enable``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.core_error``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.core_halted``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.core_if_ack``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.core_if_addr``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.core_if_rdata``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.core_if_req``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.core_instr_count``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.debug_ack``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.debug_addr``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.debug_rdata``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.debug_req``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.debug_wdata``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.debug_we``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.gen_cpu_cores``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.interrupt_ack``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.interrupt_id``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.interrupts``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_araddr``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_arburst``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_arcache``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_arid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_arlen``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_arlock``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_arprot``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_arready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_arsize``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_arvalid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_awaddr``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_awburst``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_awcache``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_awid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_awlen``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_awlock``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_awprot``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_awready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_awsize``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_awvalid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_bid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_bready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_bresp``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_bvalid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_rdata``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_rid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_rlast``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_rready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_rresp``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_rvalid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_wdata``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_wlast``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_wready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_wstrb``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_dm_wvalid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_araddr``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_arburst``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_arcache``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_arid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_arlen``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_arlock``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_arprot``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_arready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_arsize``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_arvalid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_awaddr``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_awburst``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_awcache``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_awid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_awlen``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_awlock``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_awprot``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_awready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_awsize``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_awvalid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_bid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_bready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_bresp``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_bvalid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_rdata``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_rid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_rlast``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_rready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_rresp``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_rvalid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_wdata``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_wlast``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_wready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_wstrb``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.m_axi_if_wvalid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.perf_branch_mispred``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.perf_branch_taken``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.perf_cache_hits``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.perf_cache_misses``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.perf_cycle_count``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.perf_instr_count``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.rst_n``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.ADDR_WIDTH``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.DATA_WIDTH``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.NUM_CORES``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.clk``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.core_ack``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.core_addr``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.core_rdata``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.core_req``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.core_wdata``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.core_we``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.current_core``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_araddr``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_arburst``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_arcache``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_arid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_arlen``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_arlock``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_arprot``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_arready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_arsize``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_arvalid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_awaddr``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_awburst``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_awcache``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_awid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_awlen``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_awlock``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_awprot``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_awready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_awsize``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_awvalid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_bid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_bready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_bresp``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_bvalid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_rdata``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_rid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_rlast``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_rready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_rresp``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_rvalid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_wdata``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_wlast``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_wready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_wstrb``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.m_axi_wvalid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.next_core``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_dm_arbiter.rst_n``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.ADDR_WIDTH``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.DATA_WIDTH``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.NUM_CORES``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.clk``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.core_ack``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.core_addr``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.core_rdata``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.core_req``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.current_core``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_araddr``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_arburst``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_arcache``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_arid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_arlen``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_arlock``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_arprot``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_arready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_arsize``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_arvalid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_awaddr``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_awburst``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_awcache``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_awid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_awlen``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_awlock``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_awprot``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_awready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_awsize``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_awvalid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_bid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_bready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_bresp``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_bvalid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_rdata``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_rid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_rlast``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_rready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_rresp``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_rvalid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_wdata``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_wlast``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_wready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_wstrb``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.m_axi_wvalid``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.next_core``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_cpu_complex.u_if_arbiter.rst_n``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block``
^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block.ADDR_WIDTH``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block.CSR_CORE_STATUS``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block.CSR_PERF_BRANCH_MIS``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block.CSR_PERF_BRANCH_TKN``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block.CSR_PERF_CACHE_HITS``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block.CSR_PERF_CACHE_MISS``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block.CSR_PERF_CYCLES``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block.CSR_PERF_INSTRS``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block.DATA_WIDTH``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block.NUM_CORES``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block.clk``
^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block.control_reg``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block.core_active``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block.core_error``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block.core_halted``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block.paddr``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block.penable``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block.perf_branch_mispred``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block.perf_branch_taken``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block.perf_cache_hits``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block.perf_cache_misses``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block.perf_cycle_count``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block.perf_instr_count``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block.prdata``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block.pready``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block.psel``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block.pslverr``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block.pstrb``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block.pwdata``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block.pwrite``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase

``cpu_top.u_csr_block.rst_n``
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Type: SimHandleBase
