# VerilogVHDLAnalyer
A program for analyzing verilog/vhdl code

Verilog/VHDL 代码规范检查工具，实现注释率分析、模块名提取等功能。
