Realizace čítačů pomocí klopných obvodů D a JK, 
- Pomocí D
	- Zapojujeme Q výstup do D dalšího flip flopu
- Pomocí JK
	- JK spojené
synchronní a asynchronní čítač, 
- Synchronní - všechny flip flopy mají stejný clock
- Asynchronní - flip flopy mají clock připojený na předchozí q non
vnitřní struktura, 

vlastnosti, 

synchronní a asynchronní reset čítače.
- Asynchronní - okamžitý reset
- Synchronní - reset až když bude hodinový signál na aktivní úrovni


- Pro realizaci čítačů se využívají klopné obvody typu D a J-K
- jeden klopný obvod vždy představuje 1 bit čítače Z
- dva základní druhy čítačů, 
	- synchronní 
	- asynchronní. 

V případě synchronního čítače jsou hodinové vstupy všech jeho klopných obvodů připojené přímo na jeden zdroj hodinového (vstupního) signálu. V tom případě tak u ideálního synchronního čítače může dojít v případě potřeby k překlopení (změně stavu) všech jeho klopných obvodů ve stejný okamžik (na vzestupnou či sestupnou hranu čítaného signálu).

U asynchronního čítače je k vnějšímu zdroji hodinového (čítaného) signálu připojen pouze první klopný obvod čítače, zatímco hodinové vstupy následujících klopných obvodů jsou vždy připojeny k výstupu předchozího klopného obvodu v řadě. Z toho vyplývá, že v případě nutnosti překlopení (změny stavu) všech klopných obvodů asynchronního čítače dochází k tomu postupně s tím, že každý klopný obvod (s výjimkou prvního) musí vyčkat na překlopení předchozího klopného obvodu, kdy se na jeho výstupu objeví požadovaná změna.