Partition Merge report for MIPS_System
Thu Mar 21 20:33:45 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------------+
; Partition Merge Summary                                                             ;
+------------------------------------+------------------------------------------------+
; Partition Merge Status             ; Successful - Thu Mar 21 20:33:45 2024          ;
; Quartus Prime Version              ; 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Revision Name                      ; MIPS_System                                    ;
; Top-level Entity Name              ; MIPS_System                                    ;
; Family                             ; MAX 10                                         ;
; Total logic elements               ; 5,254                                          ;
;     Total combinational functions  ; 3,155                                          ;
;     Dedicated logic registers      ; 3,055                                          ;
; Total registers                    ; 3055                                           ;
; Total pins                         ; 106                                            ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 77,824                                         ;
; Embedded Multiplier 9-bit elements ; 0                                              ;
; Total PLLs                         ; 1                                              ;
; UFM blocks                         ; 0                                              ;
; ADC blocks                         ; 0                                              ;
+------------------------------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                 ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                                                                       ; Details                                                                                                                                             ;
+--------------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; clk0                                 ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                     ; The pre-synthesis tap must be preserved by Analysis & Synthesis before it can be tapped.  Set the partition's netlist type to Source and recompile. ;
; mips:mips_cpu|datapath:dp|aluout[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux31~3                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux31~3                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux21~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux21~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux20~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux20~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux19~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux19~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux18~3                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux18~3                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux17~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux17~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux16~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux16~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux15~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux15~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux14~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux14~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux13~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux13~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux12~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux12~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux30~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux30~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux11~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux11~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux10~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux10~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux9~2                                                                ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux9~2                                                                ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux8~2                                                                ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux8~2                                                                ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux7~2                                                                ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux7~2                                                                ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux6~2                                                                ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux6~2                                                                ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux5~2                                                                ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux5~2                                                                ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux4~4                                                                ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux4~4                                                                ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux3~4                                                                ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux3~4                                                                ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux2~4                                                                ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux2~4                                                                ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux29~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux29~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux1~4                                                                ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux1~4                                                                ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux0~3                                                                ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux0~3                                                                ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux28~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux28~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux27~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux27~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux26~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux26~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux25~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux25~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux24~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux24~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux23~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux23~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux22~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|datapath:dp|aluout[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|alu:alu|Mux22~2                                                               ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[0]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[0]  ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[0]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[0]  ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[10]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[10] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[10]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[10] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[11]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[11] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[11]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[11] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[12]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[12] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[12]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[12] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[13]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[13] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[13]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[13] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[14]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[14] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[14]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[14] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[15]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[15] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[15]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[15] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[16]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[16] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[16]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[16] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[17]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[17] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[17]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[17] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[18]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[18] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[18]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[18] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[19]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[19] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[19]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[19] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[1]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[1]  ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[1]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[1]  ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[20]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[20] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[20]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[20] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[21]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[21] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[21]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[21] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[22]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[22] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[22]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[22] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[23]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[23] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[23]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[23] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[24]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[24] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[24]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[24] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[25]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[25] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[25]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[25] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[26]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[26] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[26]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[26] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[27]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[27] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[27]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[27] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[28]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[28] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[28]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[28] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[29]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[29] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[29]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[29] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[2]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[2]  ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[2]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[2]  ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[30]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[30] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[30]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[30] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[31]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[31] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[31]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[31] ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[3]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[3]  ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[3]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[3]  ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[4]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[4]  ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[4]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[4]  ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[5]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[5]  ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[5]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[5]  ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[6]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[6]  ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[6]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[6]  ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[7]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[7]  ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[7]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[7]  ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[8]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[8]  ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[8]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[8]  ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[9]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[9]  ; N/A                                                                                                                                                 ;
; mips:mips_cpu|instr[9]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|q_a[9]  ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[0]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                     ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[0]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                     ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[10]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[10]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[10]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[10]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[11]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[11]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[11]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[11]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[12]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[12]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[12]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[12]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[13]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[13]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[13]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[13]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[14]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[14]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[14]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[14]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[15]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[15]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[15]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[15]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[16]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[16]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[16]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[16]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[17]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[17]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[17]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[17]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[18]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[18]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[18]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[18]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[19]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[19]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[19]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[19]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[1]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                     ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[1]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                     ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[20]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[20]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[20]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[20]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[21]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[21]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[21]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[21]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[22]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[22]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[22]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[22]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[23]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[23]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[23]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[23]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[24]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[24]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[24]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[24]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[25]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[25]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[25]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[25]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[26]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[26]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[26]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[26]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[27]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[27]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[27]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[27]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[28]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[28]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[28]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[28]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[29]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[29]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[29]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[29]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[2]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[2]                                                              ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[2]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[2]                                                              ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[30]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[30]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[30]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[30]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[31]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[31]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[31]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[31]                                                             ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[3]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[3]                                                              ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[3]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[3]                                                              ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[4]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[4]                                                              ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[4]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[4]                                                              ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[5]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[5]                                                              ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[5]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[5]                                                              ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[6]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[6]                                                              ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[6]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[6]                                                              ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[7]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[7]                                                              ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[7]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[7]                                                              ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[8]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[8]                                                              ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[8]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[8]                                                              ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[9]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[9]                                                              ; N/A                                                                                                                                                 ;
; mips:mips_cpu|pc[9]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mips:mips_cpu|datapath:dp|flopr:pcreg|q[9]                                                              ; N/A                                                                                                                                                 ;
; auto_signaltap_0|gnd                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                     ; N/A                                                                                                                                                 ;
; auto_signaltap_0|gnd                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                     ; N/A                                                                                                                                                 ;
; auto_signaltap_0|gnd                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                     ; N/A                                                                                                                                                 ;
; auto_signaltap_0|gnd                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                     ; N/A                                                                                                                                                 ;
; auto_signaltap_0|gnd                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                     ; N/A                                                                                                                                                 ;
; auto_signaltap_0|gnd                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                     ; N/A                                                                                                                                                 ;
; auto_signaltap_0|gnd                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                     ; N/A                                                                                                                                                 ;
; auto_signaltap_0|gnd                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                     ; N/A                                                                                                                                                 ;
; auto_signaltap_0|gnd                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                     ; N/A                                                                                                                                                 ;
; auto_signaltap_0|gnd                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                     ; N/A                                                                                                                                                 ;
; auto_signaltap_0|gnd                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                     ; N/A                                                                                                                                                 ;
; auto_signaltap_0|gnd                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                     ; N/A                                                                                                                                                 ;
; auto_signaltap_0|gnd                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                     ; N/A                                                                                                                                                 ;
; auto_signaltap_0|gnd                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                     ; N/A                                                                                                                                                 ;
; auto_signaltap_0|gnd                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                     ; N/A                                                                                                                                                 ;
; auto_signaltap_0|gnd                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                     ; N/A                                                                                                                                                 ;
; auto_signaltap_0|gnd                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                     ; N/A                                                                                                                                                 ;
; auto_signaltap_0|vcc                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                     ; N/A                                                                                                                                                 ;
; auto_signaltap_0|vcc                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                     ; N/A                                                                                                                                                 ;
; auto_signaltap_0|vcc                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                     ; N/A                                                                                                                                                 ;
; auto_signaltap_0|vcc                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                     ; N/A                                                                                                                                                 ;
; auto_signaltap_0|vcc                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                     ; N/A                                                                                                                                                 ;
; auto_signaltap_0|vcc                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                     ; N/A                                                                                                                                                 ;
; auto_signaltap_0|vcc                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                     ; N/A                                                                                                                                                 ;
; auto_signaltap_0|vcc                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                     ; N/A                                                                                                                                                 ;
; auto_signaltap_0|vcc                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                     ; N/A                                                                                                                                                 ;
; auto_signaltap_0|vcc                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                     ; N/A                                                                                                                                                 ;
; auto_signaltap_0|vcc                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                     ; N/A                                                                                                                                                 ;
; auto_signaltap_0|vcc                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                     ; N/A                                                                                                                                                 ;
; auto_signaltap_0|vcc                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                     ; N/A                                                                                                                                                 ;
; auto_signaltap_0|vcc                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                     ; N/A                                                                                                                                                 ;
; auto_signaltap_0|vcc                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                     ; N/A                                                                                                                                                 ;
+--------------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                     ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top   ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 3473  ; 151              ; 1663                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Total combinational functions               ; 2416  ; 125              ; 614                            ; 0                              ;
; Logic element usage by number of LUT inputs ;       ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 1787  ; 52               ; 336                            ; 0                              ;
;     -- 3 input functions                    ; 469   ; 35               ; 178                            ; 0                              ;
;     -- <=2 input functions                  ; 160   ; 38               ; 100                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Logic elements by mode                      ;       ;                  ;                                ;                                ;
;     -- normal mode                          ; 2295  ; 117              ; 546                            ; 0                              ;
;     -- arithmetic mode                      ; 121   ; 8                ; 68                             ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Total registers                             ; 1539  ; 90               ; 1426                           ; 0                              ;
;     -- Dedicated logic registers            ; 1539  ; 90               ; 1426                           ; 0                              ;
;     -- I/O registers                        ; 0     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Virtual pins                                ; 0     ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 106   ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0     ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 65536 ; 0                ; 12288                          ; 0                              ;
; Total RAM block bits                        ; 0     ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1     ; 0                ; 0                              ; 0                              ;
; PLL                                         ; 0     ; 0                ; 0                              ; 1                              ;
;                                             ;       ;                  ;                                ;                                ;
; Connections                                 ;       ;                  ;                                ;                                ;
;     -- Input Connections                    ; 1605  ; 133              ; 2076                           ; 1                              ;
;     -- Registered Input Connections         ; 1539  ; 101              ; 1642                           ; 0                              ;
;     -- Output Connections                   ; 1938  ; 239              ; 34                             ; 1604                           ;
;     -- Registered Output Connections        ; 60    ; 239              ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Internal Connections                        ;       ;                  ;                                ;                                ;
;     -- Total Connections                    ; 16236 ; 916              ; 7946                           ; 1606                           ;
;     -- Registered Connections               ; 5027  ; 685              ; 5906                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; External Connections                        ;       ;                  ;                                ;                                ;
;     -- Top                                  ; 0     ; 122              ; 1816                           ; 1605                           ;
;     -- sld_hub:auto_hub                     ; 122   ; 20               ; 230                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 1816  ; 230              ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 1605  ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Partition Interface                         ;       ;                  ;                                ;                                ;
;     -- Input Ports                          ; 26    ; 45               ; 357                            ; 1                              ;
;     -- Output Ports                         ; 180   ; 62               ; 207                            ; 4                              ;
;     -- Bidir Ports                          ; 0     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Registered Ports                            ;       ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0     ; 4                ; 198                            ; 0                              ;
;     -- Registered Output Ports              ; 0     ; 29               ; 193                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Port Connectivity                           ;       ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0     ; 0                ; 22                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0     ; 28               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0     ; 0                ; 15                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0     ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0     ; 25               ; 100                            ; 0                              ;
;     -- Output Ports with no Source          ; 0     ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0     ; 30               ; 114                            ; 0                              ;
;     -- Output Ports with no Fanout          ; 0     ; 29               ; 195                            ; 0                              ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+----------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                               ;
+-----------------------------------+-----------+---------------+----------+-------------+
; Name                              ; Partition ; Type          ; Location ; Status      ;
+-----------------------------------+-----------+---------------+----------+-------------+
; CLOCK_50                          ; Top       ; Input Port    ; n/a      ;             ;
;     -- CLOCK_50                   ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- CLOCK_50~input             ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX0[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX0[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX0[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX0[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX0[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX0[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX0[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX1[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX1[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX1[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX1[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX1[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX1[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX1[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX2[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX2[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX2[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX2[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX2[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX2[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX2[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX3[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX3[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX3[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX3[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX3[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX3[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX3[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX4[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX4[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX4[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX4[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX4[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX4[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX4[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX5[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX5[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX5[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX5[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX5[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX5[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX5[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX6[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX6[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX6[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX6[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX6[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX6[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX6[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX6[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX6[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX6[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX6[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX6[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX6[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX6[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX6[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX6[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX6[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX6[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX6[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX6[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX6[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX7[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX7[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX7[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX7[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX7[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX7[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX7[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX7[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX7[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX7[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX7[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX7[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX7[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX7[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX7[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX7[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX7[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX7[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX7[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX7[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX7[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; KEY[0]                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[0]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[0]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; KEY[1]                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[1]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[1]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; KEY[2]                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[2]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[2]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; KEY[3]                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[3]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[3]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDG[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDG[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDG[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDG[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDG[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDG[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDG[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDG[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDG[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDG[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDG[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDG[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDG[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDG[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDG[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDG[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDG[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDG[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDG[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDG[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDG[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDG[7]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDG[7]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDG[7]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDG[8]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDG[8]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDG[8]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[10]                          ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[10]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[10]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[11]                          ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[11]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[11]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[12]                          ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[12]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[12]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[13]                          ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[13]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[13]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[14]                          ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[14]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[14]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[15]                          ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[15]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[15]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[16]                          ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[16]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[16]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[17]                          ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[17]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[17]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[7]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[7]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[7]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[8]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[8]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[8]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[9]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[9]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[9]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[0]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[0]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[0]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[10]                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[10]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[10]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[11]                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[11]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[11]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[12]                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[12]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[12]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[13]                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[13]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[13]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[14]                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[14]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[14]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[15]                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[15]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[15]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[16]                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[16]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[16]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[17]                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[17]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[17]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[1]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[1]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[1]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[2]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[2]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[2]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[3]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[3]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[3]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[4]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[4]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[4]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[5]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[5]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[5]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[6]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[6]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[6]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[7]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[7]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[7]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[8]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[8]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[8]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[9]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[9]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[9]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; altera_reserved_tck               ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tck        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tck~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; altera_reserved_tdi               ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tdi        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdi~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; altera_reserved_tdo               ; Top       ; Output Port   ; n/a      ;             ;
;     -- altera_reserved_tdo        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdo~output ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; altera_reserved_tms               ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tms        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tms~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_0_  ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_10_ ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_11_ ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_12_ ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_13_ ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_14_ ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_15_ ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_16_ ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_17_ ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_18_ ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_19_ ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_1_  ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_20_ ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_21_ ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_22_ ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_23_ ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_24_ ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_25_ ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_26_ ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_27_ ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_28_ ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_29_ ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_2_  ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_30_ ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_31_ ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_3_  ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_4_  ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_5_  ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_6_  ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_7_  ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_8_  ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_dp_aluout_9_  ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_0_      ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_10_     ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_11_     ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_12_     ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_13_     ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_14_     ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_15_     ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_16_     ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_17_     ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_18_     ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_19_     ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_1_      ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_20_     ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_21_     ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_22_     ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_23_     ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_24_     ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_25_     ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_26_     ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_27_     ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_28_     ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_29_     ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_2_      ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_30_     ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_31_     ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_3_      ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_4_      ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_5_      ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_6_      ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_7_      ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_8_      ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_instr_9_      ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_0_         ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_10_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_11_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_12_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_13_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_14_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_15_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_16_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_17_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_18_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_19_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_1_         ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_20_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_21_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_22_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_23_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_24_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_25_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_26_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_27_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_28_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_29_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_2_         ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_30_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_31_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_3_         ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_4_         ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_5_         ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_6_         ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_7_         ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_8_         ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.mips_cpu_pc_9_         ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
+-----------------------------------+-----------+---------------+----------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                                        ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                           ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 5,254                                                                                           ;
;                                             ;                                                                                                 ;
; Total combinational functions               ; 3155                                                                                            ;
; Logic element usage by number of LUT inputs ;                                                                                                 ;
;     -- 4 input functions                    ; 2175                                                                                            ;
;     -- 3 input functions                    ; 682                                                                                             ;
;     -- <=2 input functions                  ; 298                                                                                             ;
;                                             ;                                                                                                 ;
; Logic elements by mode                      ;                                                                                                 ;
;     -- normal mode                          ; 2958                                                                                            ;
;     -- arithmetic mode                      ; 197                                                                                             ;
;                                             ;                                                                                                 ;
; Total registers                             ; 3055                                                                                            ;
;     -- Dedicated logic registers            ; 3055                                                                                            ;
;     -- I/O registers                        ; 0                                                                                               ;
;                                             ;                                                                                                 ;
; I/O pins                                    ; 106                                                                                             ;
; Total memory bits                           ; 77824                                                                                           ;
;                                             ;                                                                                                 ;
; Embedded Multiplier 9-bit elements          ; 0                                                                                               ;
;                                             ;                                                                                                 ;
; Total PLLs                                  ; 1                                                                                               ;
;     -- PLLs                                 ; 1                                                                                               ;
;                                             ;                                                                                                 ;
; Maximum fan-out node                        ; ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated|wire_pll1_clk[0] ;
; Maximum fan-out                             ; 1573                                                                                            ;
; Total fan-out                               ; 22780                                                                                           ;
; Average fan-out                             ; 3.47                                                                                            ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+----------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+----------------+
; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_qoa2:auto_generated|ALTSYNCRAM                                                                                            ; AUTO ; True Dual Port   ; 2048         ; 32           ; 2048         ; 32           ; 65536 ; insts_data.mif ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ag14:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 128          ; 96           ; 128          ; 96           ; 12288 ; None           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+----------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Thu Mar 21 20:33:43 2024
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off MIPS_System -c MIPS_System --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Critical Warning (35025): Partially connected in-system debug instance "auto_signaltap_0" to 224 of its 225 required data inputs, trigger inputs, acquisition clocks, and dynamic pins.  There were 0 illegal, 0 inaccessible, and 1 missing sources or connections.
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Info (21057): Implemented 5587 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 26 input pins
    Info (21059): Implemented 84 output pins
    Info (21061): Implemented 5347 logic cells
    Info (21064): Implemented 128 RAM segments
    Info (21065): Implemented 1 PLLs
Info: Quartus Prime Partition Merge was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4713 megabytes
    Info: Processing ended: Thu Mar 21 20:33:45 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


