TimeQuest Timing Analyzer report for A2D_test
Mon Nov 13 11:56:43 2017
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Hold: 'clk'
 25. Slow 1200mV 0C Model Recovery: 'clk'
 26. Slow 1200mV 0C Model Removal: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Hold: 'clk'
 35. Fast 1200mV 0C Model Recovery: 'clk'
 36. Fast 1200mV 0C Model Removal: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; A2D_test                                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 364.43 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.744 ; -50.193            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.357 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -0.518 ; -10.345               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.937 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -51.000                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                     ;
+--------+-------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.744 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.677      ;
; -1.736 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.669      ;
; -1.640 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.573      ;
; -1.604 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.537      ;
; -1.602 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.534      ;
; -1.602 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.534      ;
; -1.602 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.534      ;
; -1.602 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.534      ;
; -1.602 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.534      ;
; -1.602 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.534      ;
; -1.602 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.534      ;
; -1.602 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.534      ;
; -1.602 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.534      ;
; -1.602 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.534      ;
; -1.602 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.534      ;
; -1.602 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.534      ;
; -1.602 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.534      ;
; -1.602 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.534      ;
; -1.594 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.528      ;
; -1.594 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.528      ;
; -1.594 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.528      ;
; -1.594 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.528      ;
; -1.594 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.528      ;
; -1.594 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.526      ;
; -1.594 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.526      ;
; -1.594 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.526      ;
; -1.594 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.526      ;
; -1.594 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.526      ;
; -1.594 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.526      ;
; -1.594 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.526      ;
; -1.594 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.526      ;
; -1.594 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.526      ;
; -1.594 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.526      ;
; -1.594 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.526      ;
; -1.594 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.526      ;
; -1.594 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.526      ;
; -1.594 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.526      ;
; -1.586 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.520      ;
; -1.586 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.520      ;
; -1.586 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.520      ;
; -1.586 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.520      ;
; -1.586 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.520      ;
; -1.513 ; state                                     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.447      ;
; -1.513 ; state                                     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.447      ;
; -1.513 ; state                                     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.447      ;
; -1.513 ; state                                     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.447      ;
; -1.513 ; state                                     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.447      ;
; -1.509 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.443      ;
; -1.509 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.443      ;
; -1.509 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.443      ;
; -1.509 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.443      ;
; -1.509 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.443      ;
; -1.505 ; A2D_intf:iA2D|state.IDLE                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.439      ;
; -1.505 ; A2D_intf:iA2D|state.IDLE                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.439      ;
; -1.505 ; A2D_intf:iA2D|state.IDLE                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.439      ;
; -1.505 ; A2D_intf:iA2D|state.IDLE                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.439      ;
; -1.505 ; A2D_intf:iA2D|state.IDLE                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.439      ;
; -1.498 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.430      ;
; -1.498 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.430      ;
; -1.498 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.430      ;
; -1.498 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.430      ;
; -1.498 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.430      ;
; -1.498 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.430      ;
; -1.498 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.430      ;
; -1.498 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.430      ;
; -1.498 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.430      ;
; -1.498 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.430      ;
; -1.498 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.430      ;
; -1.498 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.430      ;
; -1.498 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.430      ;
; -1.498 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.430      ;
; -1.492 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.425      ;
; -1.490 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.424      ;
; -1.490 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.424      ;
; -1.490 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.424      ;
; -1.490 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.424      ;
; -1.490 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.424      ;
; -1.462 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.394      ;
; -1.462 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.394      ;
; -1.462 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.394      ;
; -1.462 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.394      ;
; -1.462 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.394      ;
; -1.462 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.394      ;
; -1.462 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.394      ;
; -1.462 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.394      ;
; -1.462 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.394      ;
; -1.462 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.394      ;
; -1.462 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.394      ;
; -1.462 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.394      ;
; -1.462 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.394      ;
; -1.462 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.394      ;
; -1.459 ; A2D_intf:iA2D|state.IDLE                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.392      ;
; -1.424 ; state                                     ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.357      ;
; -1.418 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.351      ;
; -1.418 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.351      ;
; -1.418 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.351      ;
; -1.418 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.351      ;
; -1.418 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.351      ;
; -1.417 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.351      ;
; -1.417 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.351      ;
+--------+-------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                       ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; A2D_intf:iA2D|SPI_mstr16:iSPI|MISO_smpl     ; A2D_intf:iA2D|SPI_mstr16:iSPI|MISO_smpl     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_intf:iA2D|state.SECOND                  ; A2D_intf:iA2D|state.SECOND                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_intf:iA2D|state.FIRST                   ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; state                                       ; state                                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.373 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[13] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[14] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[12] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[13] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[3]  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.593      ;
; 0.374 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[2]  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.594      ;
; 0.374 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[1]  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.594      ;
; 0.375 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[14] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[15] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.595      ;
; 0.375 ; reset_synch:iRS|btwn_ffs                    ; reset_synch:iRS|rst_n                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.594      ;
; 0.392 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[10] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[11] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.612      ;
; 0.399 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.618      ;
; 0.412 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[9]  ; clk          ; clk         ; 0.000        ; 0.429      ; 0.998      ;
; 0.480 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[0]  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.700      ;
; 0.498 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[4]  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.718      ;
; 0.499 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[11] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[12] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.719      ;
; 0.509 ; A2D_intf:iA2D|SPI_mstr16:iSPI|MISO_smpl     ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.729      ;
; 0.514 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[6]  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.734      ;
; 0.515 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[5]  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.735      ;
; 0.527 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[9]  ; clk          ; clk         ; 0.000        ; 0.429      ; 1.113      ;
; 0.528 ; A2D_intf:iA2D|state.SECOND                  ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.747      ;
; 0.544 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.763      ;
; 0.550 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; 0.062      ; 0.769      ;
; 0.555 ; A2D_intf:iA2D|state.FIRST                   ; A2D_intf:iA2D|state.WAIT                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.774      ;
; 0.556 ; A2D_intf:iA2D|cnv_cmplt                     ; state                                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.775      ;
; 0.558 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[9]  ; clk          ; clk         ; 0.000        ; 0.429      ; 1.144      ;
; 0.559 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.778      ;
; 0.561 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.780      ;
; 0.574 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.575 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|state.SECOND                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.794      ;
; 0.575 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.794      ;
; 0.578 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|state.WAIT                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.797      ;
; 0.579 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.798      ;
; 0.582 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.801      ;
; 0.598 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.817      ;
; 0.602 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.821      ;
; 0.606 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|state.SECOND                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.825      ;
; 0.635 ; state                                       ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.854      ;
; 0.645 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.864      ;
; 0.687 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.906      ;
; 0.689 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[12] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.908      ;
; 0.690 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.909      ;
; 0.700 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[7]  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.920      ;
; 0.704 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.923      ;
; 0.711 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.930      ;
; 0.712 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.931      ;
; 0.729 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[10] ; LED[6]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.949      ;
; 0.747 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[9]  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[10] ; clk          ; clk         ; 0.000        ; -0.290     ; 0.614      ;
; 0.749 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[11] ; LED[7]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.969      ;
; 0.756 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[9]  ; clk          ; clk         ; 0.000        ; 0.429      ; 1.342      ;
; 0.773 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.992      ;
; 0.775 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.994      ;
; 0.780 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[14] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.999      ;
; 0.780 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.999      ;
; 0.782 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.001      ;
; 0.784 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[13] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.003      ;
; 0.785 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[10] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.004      ;
; 0.785 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.004      ;
; 0.788 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.007      ;
; 0.788 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.007      ;
; 0.789 ; state                                       ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.008      ;
; 0.789 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[15] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.008      ;
; 0.790 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[11] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.009      ;
; 0.792 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 0.000        ; 0.062      ; 1.011      ;
; 0.794 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.013      ;
; 0.796 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[7]  ; LED[3]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.016      ;
; 0.833 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.052      ;
; 0.834 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[5]  ; LED[1]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.054      ;
; 0.835 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.054      ;
; 0.846 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.065      ;
; 0.847 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.066      ;
; 0.848 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.067      ;
; 0.849 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.068      ;
; 0.849 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.068      ;
; 0.851 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; LED[4]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.070      ;
; 0.851 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.070      ;
; 0.873 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[6]  ; LED[2]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.093      ;
; 0.874 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[11] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.093      ;
; 0.876 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[15] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.095      ;
; 0.877 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.096      ;
; 0.878 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.097      ;
; 0.883 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[4]  ; LED[0]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.103      ;
; 0.884 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[10] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.103      ;
; 0.887 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.106      ;
; 0.887 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[12] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.106      ;
; 0.889 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[13] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.108      ;
; 0.889 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.108      ;
; 0.891 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.110      ;
; 0.892 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.111      ;
; 0.895 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.114      ;
; 0.896 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[14] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.115      ;
; 0.897 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.116      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                              ;
+--------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.518 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; -0.061     ; 1.452      ;
; -0.518 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; -0.061     ; 1.452      ;
; -0.518 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; -0.061     ; 1.452      ;
; -0.518 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; -0.061     ; 1.452      ;
; -0.518 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; -0.061     ; 1.452      ;
; -0.518 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 1.000        ; -0.061     ; 1.452      ;
; -0.518 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 1.000        ; -0.061     ; 1.452      ;
; -0.474 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.SECOND                  ; clk          ; clk         ; 1.000        ; -0.062     ; 1.407      ;
; -0.474 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.407      ;
; -0.474 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.WAIT                    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.407      ;
; -0.474 ; reset_synch:iRS|rst_n ; state                                       ; clk          ; clk         ; 1.000        ; -0.062     ; 1.407      ;
; -0.371 ; reset_synch:iRS|rst_n ; LED[7]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.304      ;
; -0.371 ; reset_synch:iRS|rst_n ; LED[6]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.304      ;
; -0.371 ; reset_synch:iRS|rst_n ; LED[5]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.304      ;
; -0.371 ; reset_synch:iRS|rst_n ; LED[4]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.304      ;
; -0.371 ; reset_synch:iRS|rst_n ; LED[3]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.304      ;
; -0.371 ; reset_synch:iRS|rst_n ; LED[2]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.304      ;
; -0.371 ; reset_synch:iRS|rst_n ; LED[1]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.304      ;
; -0.371 ; reset_synch:iRS|rst_n ; LED[0]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.304      ;
; -0.371 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 1.000        ; -0.062     ; 1.304      ;
; -0.371 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.304      ;
; -0.371 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 1.000        ; -0.062     ; 1.304      ;
; -0.371 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|cnv_cmplt                     ; clk          ; clk         ; 1.000        ; -0.062     ; 1.304      ;
; -0.371 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.304      ;
+--------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                              ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.937 ; reset_synch:iRS|rst_n ; LED[7]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.156      ;
; 0.937 ; reset_synch:iRS|rst_n ; LED[6]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.156      ;
; 0.937 ; reset_synch:iRS|rst_n ; LED[5]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.156      ;
; 0.937 ; reset_synch:iRS|rst_n ; LED[4]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.156      ;
; 0.937 ; reset_synch:iRS|rst_n ; LED[3]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.156      ;
; 0.937 ; reset_synch:iRS|rst_n ; LED[2]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.156      ;
; 0.937 ; reset_synch:iRS|rst_n ; LED[1]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.156      ;
; 0.937 ; reset_synch:iRS|rst_n ; LED[0]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.156      ;
; 0.937 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 0.000        ; 0.062      ; 1.156      ;
; 0.937 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.156      ;
; 0.937 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 0.000        ; 0.062      ; 1.156      ;
; 0.937 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|cnv_cmplt                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.156      ;
; 0.937 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.156      ;
; 1.052 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.SECOND                  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.271      ;
; 1.052 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.271      ;
; 1.052 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.WAIT                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.271      ;
; 1.052 ; reset_synch:iRS|rst_n ; state                                       ; clk          ; clk         ; 0.000        ; 0.062      ; 1.271      ;
; 1.091 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.311      ;
; 1.091 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.311      ;
; 1.091 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.311      ;
; 1.091 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.311      ;
; 1.091 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.311      ;
; 1.091 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.311      ;
; 1.091 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; 0.063      ; 1.311      ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 1
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.244 ns




+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 406.83 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.458 ; -40.359           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.311 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.357 ; -6.638               ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.844 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -51.000                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                      ;
+--------+-------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.458 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.398      ;
; -1.451 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.391      ;
; -1.372 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.312      ;
; -1.341 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.281      ;
; -1.328 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.268      ;
; -1.328 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.268      ;
; -1.328 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.268      ;
; -1.328 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.268      ;
; -1.328 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.268      ;
; -1.328 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.268      ;
; -1.328 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.268      ;
; -1.328 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.268      ;
; -1.328 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.268      ;
; -1.328 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.268      ;
; -1.328 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.268      ;
; -1.328 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.268      ;
; -1.328 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.268      ;
; -1.328 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.268      ;
; -1.327 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.268      ;
; -1.327 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.268      ;
; -1.327 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.268      ;
; -1.327 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.268      ;
; -1.327 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.268      ;
; -1.321 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.261      ;
; -1.321 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.261      ;
; -1.321 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.261      ;
; -1.321 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.261      ;
; -1.321 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.261      ;
; -1.321 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.261      ;
; -1.321 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.261      ;
; -1.321 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.261      ;
; -1.321 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.261      ;
; -1.321 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.261      ;
; -1.321 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.261      ;
; -1.321 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.261      ;
; -1.321 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.261      ;
; -1.321 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.261      ;
; -1.320 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.261      ;
; -1.320 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.261      ;
; -1.320 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.261      ;
; -1.320 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.261      ;
; -1.320 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.261      ;
; -1.307 ; state                                     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.248      ;
; -1.307 ; state                                     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.248      ;
; -1.307 ; state                                     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.248      ;
; -1.307 ; state                                     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.248      ;
; -1.307 ; state                                     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.248      ;
; -1.295 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.235      ;
; -1.295 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.235      ;
; -1.295 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.235      ;
; -1.295 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.235      ;
; -1.295 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.235      ;
; -1.291 ; A2D_intf:iA2D|state.IDLE                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.231      ;
; -1.291 ; A2D_intf:iA2D|state.IDLE                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.231      ;
; -1.291 ; A2D_intf:iA2D|state.IDLE                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.231      ;
; -1.291 ; A2D_intf:iA2D|state.IDLE                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.231      ;
; -1.291 ; A2D_intf:iA2D|state.IDLE                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.231      ;
; -1.242 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.182      ;
; -1.242 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.182      ;
; -1.242 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.182      ;
; -1.242 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.182      ;
; -1.242 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.182      ;
; -1.242 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.182      ;
; -1.242 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.182      ;
; -1.242 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.182      ;
; -1.242 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.182      ;
; -1.242 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.182      ;
; -1.242 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.182      ;
; -1.242 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.182      ;
; -1.242 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.182      ;
; -1.242 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.182      ;
; -1.241 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.182      ;
; -1.241 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.182      ;
; -1.241 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.182      ;
; -1.241 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.182      ;
; -1.241 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.182      ;
; -1.235 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.175      ;
; -1.233 ; A2D_intf:iA2D|state.IDLE                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.172      ;
; -1.211 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.151      ;
; -1.211 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.151      ;
; -1.211 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.151      ;
; -1.211 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.151      ;
; -1.211 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.151      ;
; -1.211 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.151      ;
; -1.211 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.151      ;
; -1.211 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.151      ;
; -1.211 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.151      ;
; -1.211 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.151      ;
; -1.211 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.151      ;
; -1.211 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.151      ;
; -1.211 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.151      ;
; -1.211 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.151      ;
; -1.211 ; state                                     ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.151      ;
; -1.172 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.113      ;
; -1.172 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.113      ;
; -1.172 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.113      ;
; -1.172 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.113      ;
; -1.172 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.113      ;
; -1.170 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.110      ;
; -1.170 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.110      ;
+--------+-------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                        ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; A2D_intf:iA2D|SPI_mstr16:iSPI|MISO_smpl     ; A2D_intf:iA2D|SPI_mstr16:iSPI|MISO_smpl     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; A2D_intf:iA2D|state.SECOND                  ; A2D_intf:iA2D|state.SECOND                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; A2D_intf:iA2D|state.FIRST                   ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; state                                       ; state                                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.339 ; reset_synch:iRS|btwn_ffs                    ; reset_synch:iRS|rst_n                       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.539      ;
; 0.340 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[13] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[14] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[12] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[13] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[3]  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[2]  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.341 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[14] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[15] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.540      ;
; 0.341 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[1]  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.540      ;
; 0.354 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.553      ;
; 0.357 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[10] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.361 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[9]  ; clk          ; clk         ; 0.000        ; 0.384      ; 0.889      ;
; 0.434 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[0]  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.633      ;
; 0.450 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[4]  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.649      ;
; 0.451 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[11] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[12] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.650      ;
; 0.470 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[6]  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.669      ;
; 0.471 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[5]  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.670      ;
; 0.473 ; A2D_intf:iA2D|SPI_mstr16:iSPI|MISO_smpl     ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.673      ;
; 0.482 ; A2D_intf:iA2D|state.SECOND                  ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.682      ;
; 0.484 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[9]  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.012      ;
; 0.489 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.688      ;
; 0.494 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; 0.055      ; 0.693      ;
; 0.499 ; A2D_intf:iA2D|state.FIRST                   ; A2D_intf:iA2D|state.WAIT                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.502 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.504 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.506 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[9]  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.034      ;
; 0.507 ; A2D_intf:iA2D|cnv_cmplt                     ; state                                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.706      ;
; 0.519 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.718      ;
; 0.520 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.719      ;
; 0.522 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.721      ;
; 0.523 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|state.SECOND                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.722      ;
; 0.529 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.728      ;
; 0.531 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|state.WAIT                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.730      ;
; 0.535 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.735      ;
; 0.541 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.740      ;
; 0.545 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|state.SECOND                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.744      ;
; 0.566 ; state                                       ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.765      ;
; 0.572 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.771      ;
; 0.624 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.823      ;
; 0.625 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[12] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.824      ;
; 0.627 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.826      ;
; 0.639 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[7]  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.838      ;
; 0.645 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.844      ;
; 0.650 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.849      ;
; 0.650 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.849      ;
; 0.656 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[9]  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.184      ;
; 0.673 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[10] ; LED[6]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.873      ;
; 0.674 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[9]  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[10] ; clk          ; clk         ; 0.000        ; -0.261     ; 0.557      ;
; 0.678 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[11] ; LED[7]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.878      ;
; 0.685 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.884      ;
; 0.687 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.886      ;
; 0.691 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.890      ;
; 0.692 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[14] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.891      ;
; 0.693 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.892      ;
; 0.695 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[13] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.894      ;
; 0.695 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.894      ;
; 0.696 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.895      ;
; 0.698 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.897      ;
; 0.699 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[15] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.898      ;
; 0.700 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.899      ;
; 0.715 ; state                                       ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.915      ;
; 0.717 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 0.000        ; 0.056      ; 0.917      ;
; 0.719 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.918      ;
; 0.721 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.920      ;
; 0.727 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[7]  ; LED[3]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.927      ;
; 0.746 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.945      ;
; 0.749 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.948      ;
; 0.751 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.950      ;
; 0.752 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.951      ;
; 0.753 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.952      ;
; 0.758 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.957      ;
; 0.759 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.760 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.763 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[5]  ; LED[1]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.963      ;
; 0.779 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; LED[4]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.979      ;
; 0.789 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[12] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.988      ;
; 0.791 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.990      ;
; 0.793 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.992      ;
; 0.795 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.994      ;
; 0.796 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[6]  ; LED[2]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.996      ;
; 0.797 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[15] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.996      ;
; 0.797 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.996      ;
; 0.798 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.997      ;
; 0.804 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.003      ;
; 0.806 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.005      ;
; 0.807 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[4]  ; LED[0]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.007      ;
; 0.807 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[13] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.006      ;
; 0.810 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.009      ;
; 0.814 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.013      ;
; 0.814 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.013      ;
; 0.815 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[14] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.014      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                               ;
+--------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.357 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; -0.055     ; 1.297      ;
; -0.357 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; -0.055     ; 1.297      ;
; -0.357 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; -0.055     ; 1.297      ;
; -0.357 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; -0.055     ; 1.297      ;
; -0.357 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; -0.055     ; 1.297      ;
; -0.357 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.297      ;
; -0.357 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 1.000        ; -0.055     ; 1.297      ;
; -0.310 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.SECOND                  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.249      ;
; -0.310 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.249      ;
; -0.310 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.WAIT                    ; clk          ; clk         ; 1.000        ; -0.056     ; 1.249      ;
; -0.310 ; reset_synch:iRS|rst_n ; state                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 1.249      ;
; -0.223 ; reset_synch:iRS|rst_n ; LED[7]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.162      ;
; -0.223 ; reset_synch:iRS|rst_n ; LED[6]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.162      ;
; -0.223 ; reset_synch:iRS|rst_n ; LED[5]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.162      ;
; -0.223 ; reset_synch:iRS|rst_n ; LED[4]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.162      ;
; -0.223 ; reset_synch:iRS|rst_n ; LED[3]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.162      ;
; -0.223 ; reset_synch:iRS|rst_n ; LED[2]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.162      ;
; -0.223 ; reset_synch:iRS|rst_n ; LED[1]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.162      ;
; -0.223 ; reset_synch:iRS|rst_n ; LED[0]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.162      ;
; -0.223 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 1.000        ; -0.056     ; 1.162      ;
; -0.223 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.056     ; 1.162      ;
; -0.223 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 1.000        ; -0.056     ; 1.162      ;
; -0.223 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|cnv_cmplt                     ; clk          ; clk         ; 1.000        ; -0.056     ; 1.162      ;
; -0.223 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 1.000        ; -0.056     ; 1.162      ;
+--------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                               ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.844 ; reset_synch:iRS|rst_n ; LED[7]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.044      ;
; 0.844 ; reset_synch:iRS|rst_n ; LED[6]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.044      ;
; 0.844 ; reset_synch:iRS|rst_n ; LED[5]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.044      ;
; 0.844 ; reset_synch:iRS|rst_n ; LED[4]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.044      ;
; 0.844 ; reset_synch:iRS|rst_n ; LED[3]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.044      ;
; 0.844 ; reset_synch:iRS|rst_n ; LED[2]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.044      ;
; 0.844 ; reset_synch:iRS|rst_n ; LED[1]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.044      ;
; 0.844 ; reset_synch:iRS|rst_n ; LED[0]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.044      ;
; 0.844 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 0.000        ; 0.056      ; 1.044      ;
; 0.844 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.044      ;
; 0.844 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 0.000        ; 0.056      ; 1.044      ;
; 0.844 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|cnv_cmplt                     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.044      ;
; 0.844 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.044      ;
; 0.958 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.SECOND                  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.157      ;
; 0.958 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.157      ;
; 0.958 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.WAIT                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.157      ;
; 0.958 ; reset_synch:iRS|rst_n ; state                                       ; clk          ; clk         ; 0.000        ; 0.055      ; 1.157      ;
; 0.994 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.194      ;
; 0.994 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.194      ;
; 0.994 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.194      ;
; 0.994 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.194      ;
; 0.994 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.194      ;
; 0.994 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.194      ;
; 0.994 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; 0.056      ; 1.194      ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 1
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.328 ns




+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.543 ; -11.721           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.126 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.512 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -64.306                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                      ;
+--------+-------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.543 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.493      ;
; -0.541 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.491      ;
; -0.479 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.429      ;
; -0.461 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.411      ;
; -0.459 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.408      ;
; -0.459 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.408      ;
; -0.459 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.408      ;
; -0.459 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.408      ;
; -0.459 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.408      ;
; -0.459 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.408      ;
; -0.459 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.408      ;
; -0.459 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.408      ;
; -0.459 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.408      ;
; -0.459 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.408      ;
; -0.459 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.408      ;
; -0.459 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.408      ;
; -0.459 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[1]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.408      ;
; -0.459 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[0]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.408      ;
; -0.457 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.406      ;
; -0.457 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.406      ;
; -0.457 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.406      ;
; -0.457 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.406      ;
; -0.457 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.406      ;
; -0.457 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.406      ;
; -0.457 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.406      ;
; -0.457 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.406      ;
; -0.457 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.406      ;
; -0.457 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.406      ;
; -0.457 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.406      ;
; -0.457 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.406      ;
; -0.457 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[1]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.406      ;
; -0.457 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[0]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.406      ;
; -0.445 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.396      ;
; -0.445 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.396      ;
; -0.445 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.396      ;
; -0.445 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.396      ;
; -0.445 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.396      ;
; -0.443 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.394      ;
; -0.443 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.394      ;
; -0.443 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.394      ;
; -0.443 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.394      ;
; -0.443 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.394      ;
; -0.402 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.352      ;
; -0.395 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.344      ;
; -0.395 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.344      ;
; -0.395 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.344      ;
; -0.395 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.344      ;
; -0.395 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.344      ;
; -0.395 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.344      ;
; -0.395 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.344      ;
; -0.395 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.344      ;
; -0.395 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.344      ;
; -0.395 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.344      ;
; -0.395 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.344      ;
; -0.395 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.344      ;
; -0.395 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[1]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.344      ;
; -0.395 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[0]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.344      ;
; -0.381 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.332      ;
; -0.381 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.332      ;
; -0.381 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.332      ;
; -0.381 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.332      ;
; -0.381 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.332      ;
; -0.377 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.326      ;
; -0.377 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.326      ;
; -0.377 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.326      ;
; -0.377 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.326      ;
; -0.377 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.326      ;
; -0.377 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.326      ;
; -0.377 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.326      ;
; -0.377 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.326      ;
; -0.377 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.326      ;
; -0.377 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.326      ;
; -0.377 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.326      ;
; -0.377 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.326      ;
; -0.377 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[1]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.326      ;
; -0.377 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[0]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.326      ;
; -0.373 ; state                                     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.324      ;
; -0.373 ; state                                     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.324      ;
; -0.373 ; state                                     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.324      ;
; -0.373 ; state                                     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.324      ;
; -0.373 ; state                                     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.324      ;
; -0.371 ; A2D_intf:iA2D|state.IDLE                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.321      ;
; -0.371 ; A2D_intf:iA2D|state.IDLE                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.321      ;
; -0.371 ; A2D_intf:iA2D|state.IDLE                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.321      ;
; -0.371 ; A2D_intf:iA2D|state.IDLE                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.321      ;
; -0.371 ; A2D_intf:iA2D|state.IDLE                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.321      ;
; -0.370 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.320      ;
; -0.370 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.320      ;
; -0.370 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.320      ;
; -0.370 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.320      ;
; -0.370 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.320      ;
; -0.351 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.302      ;
; -0.351 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.302      ;
; -0.351 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.302      ;
; -0.351 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.302      ;
; -0.351 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4] ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.302      ;
; -0.347 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.298      ;
; -0.347 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.298      ;
; -0.347 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.298      ;
; -0.347 ; A2D_intf:iA2D|state.WAIT                  ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.298      ;
+--------+-------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                        ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; A2D_intf:iA2D|SPI_mstr16:iSPI|MISO_smpl     ; A2D_intf:iA2D|SPI_mstr16:iSPI|MISO_smpl     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_intf:iA2D|state.SECOND                  ; A2D_intf:iA2D|state.SECOND                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_intf:iA2D|state.FIRST                   ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[12] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[13] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[3]  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[2]  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; state                                       ; state                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[13] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[14] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; reset_synch:iRS|btwn_ffs                    ; reset_synch:iRS|rst_n                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.195 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[1]  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.196 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[14] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[15] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.204 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[10] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.208 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.329      ;
; 0.227 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[9]  ; clk          ; clk         ; 0.000        ; 0.235      ; 0.546      ;
; 0.255 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[0]  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.376      ;
; 0.261 ; A2D_intf:iA2D|SPI_mstr16:iSPI|MISO_smpl     ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.382      ;
; 0.263 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[4]  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.384      ;
; 0.264 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[5]  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.385      ;
; 0.265 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[11] ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[12] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.386      ;
; 0.265 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[6]  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.386      ;
; 0.275 ; A2D_intf:iA2D|state.SECOND                  ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.397      ;
; 0.276 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[9]  ; clk          ; clk         ; 0.000        ; 0.235      ; 0.595      ;
; 0.286 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[9]  ; clk          ; clk         ; 0.000        ; 0.235      ; 0.605      ;
; 0.291 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.412      ;
; 0.292 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; A2D_intf:iA2D|cnv_cmplt                     ; state                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.412      ;
; 0.294 ; A2D_intf:iA2D|state.FIRST                   ; A2D_intf:iA2D|state.WAIT                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.296 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|state.WAIT                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.298 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.301 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|state.SECOND                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.301 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.308 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.311 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.320 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.441      ;
; 0.323 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.444      ;
; 0.326 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|state.SECOND                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.447      ;
; 0.342 ; state                                       ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.463      ;
; 0.347 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.468      ;
; 0.367 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[12] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.487      ;
; 0.367 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[7]  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.489      ;
; 0.368 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.488      ;
; 0.371 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.492      ;
; 0.372 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.492      ;
; 0.374 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.495      ;
; 0.374 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.495      ;
; 0.376 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[9]  ; clk          ; clk         ; 0.000        ; 0.234      ; 0.694      ;
; 0.377 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[10] ; LED[6]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.039      ; 0.500      ;
; 0.390 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[11] ; LED[7]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.039      ; 0.513      ;
; 0.397 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[9]  ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[10] ; clk          ; clk         ; 0.000        ; -0.155     ; 0.326      ;
; 0.412 ; state                                       ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.534      ;
; 0.415 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[7]  ; LED[3]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.039      ; 0.538      ;
; 0.416 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.536      ;
; 0.419 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.540      ;
; 0.423 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 0.000        ; 0.038      ; 0.545      ;
; 0.426 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[14] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.546      ;
; 0.426 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.546      ;
; 0.427 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.547      ;
; 0.427 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.547      ;
; 0.428 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[13] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.548      ;
; 0.429 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.549      ;
; 0.429 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.549      ;
; 0.429 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.549      ;
; 0.430 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[15] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.550      ;
; 0.430 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.550      ;
; 0.430 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.550      ;
; 0.436 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[8]  ; LED[4]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.558      ;
; 0.436 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[5]  ; LED[1]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.039      ; 0.559      ;
; 0.447 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.448 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[6]  ; LED[2]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.039      ; 0.571      ;
; 0.448 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.569      ;
; 0.454 ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[4]  ; LED[0]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.039      ; 0.577      ;
; 0.455 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.458 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.461 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.582      ;
; 0.469 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 0.000        ; 0.038      ; 0.591      ;
; 0.472 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.592      ;
; 0.473 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[15] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.593      ;
; 0.474 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.594      ;
; 0.476 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.596      ;
; 0.477 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.597      ;
; 0.478 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.598      ;
; 0.479 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[13] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.599      ;
; 0.481 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.601      ;
; 0.483 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.603      ;
; 0.486 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.606      ;
; 0.487 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[14] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.607      ;
; 0.488 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.608      ;
; 0.489 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.609      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                              ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.126 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.824      ;
; 0.126 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.824      ;
; 0.126 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.824      ;
; 0.126 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.824      ;
; 0.126 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.824      ;
; 0.126 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.824      ;
; 0.126 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 1.000        ; -0.037     ; 0.824      ;
; 0.152 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.SECOND                  ; clk          ; clk         ; 1.000        ; -0.038     ; 0.797      ;
; 0.152 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 1.000        ; -0.038     ; 0.797      ;
; 0.152 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.WAIT                    ; clk          ; clk         ; 1.000        ; -0.038     ; 0.797      ;
; 0.152 ; reset_synch:iRS|rst_n ; state                                       ; clk          ; clk         ; 1.000        ; -0.038     ; 0.797      ;
; 0.215 ; reset_synch:iRS|rst_n ; LED[7]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.735      ;
; 0.215 ; reset_synch:iRS|rst_n ; LED[6]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.735      ;
; 0.215 ; reset_synch:iRS|rst_n ; LED[5]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.735      ;
; 0.215 ; reset_synch:iRS|rst_n ; LED[4]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.735      ;
; 0.215 ; reset_synch:iRS|rst_n ; LED[3]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.735      ;
; 0.215 ; reset_synch:iRS|rst_n ; LED[2]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.735      ;
; 0.215 ; reset_synch:iRS|rst_n ; LED[1]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.735      ;
; 0.215 ; reset_synch:iRS|rst_n ; LED[0]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.735      ;
; 0.215 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 1.000        ; -0.037     ; 0.735      ;
; 0.215 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.037     ; 0.735      ;
; 0.215 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 1.000        ; -0.037     ; 0.735      ;
; 0.215 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|cnv_cmplt                     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.735      ;
; 0.215 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 1.000        ; -0.037     ; 0.735      ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                               ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.512 ; reset_synch:iRS|rst_n ; LED[7]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.512 ; reset_synch:iRS|rst_n ; LED[6]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.512 ; reset_synch:iRS|rst_n ; LED[5]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.512 ; reset_synch:iRS|rst_n ; LED[4]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.512 ; reset_synch:iRS|rst_n ; LED[3]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.512 ; reset_synch:iRS|rst_n ; LED[2]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.512 ; reset_synch:iRS|rst_n ; LED[1]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.512 ; reset_synch:iRS|rst_n ; LED[0]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.512 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.512 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.512 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.512 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|cnv_cmplt                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.512 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.570 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.SECOND                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.690      ;
; 0.570 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.690      ;
; 0.570 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.WAIT                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.690      ;
; 0.570 ; reset_synch:iRS|rst_n ; state                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.690      ;
; 0.589 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.710      ;
; 0.589 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.710      ;
; 0.589 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.710      ;
; 0.589 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.710      ;
; 0.589 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.710      ;
; 0.589 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.710      ;
; 0.589 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; 0.037      ; 0.710      ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 1
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.576 ns




+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.744  ; 0.186 ; -0.518   ; 0.512   ; -3.000              ;
;  clk             ; -1.744  ; 0.186 ; -0.518   ; 0.512   ; -3.000              ;
; Design-wide TNS  ; -50.193 ; 0.0   ; -10.345  ; 0.0     ; -64.306             ;
;  clk             ; -50.193 ; 0.000 ; -10.345  ; 0.000   ; -64.306             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SS_n          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCLK          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MOSI          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RST_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MISO                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SS_n          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; SCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; MOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SS_n          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; SCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; MOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SS_n          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; MOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 508      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 508      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 24       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 24       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 3     ; 3    ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; MISO       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LED[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MOSI        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCLK        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SS_n        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; MISO       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LED[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MOSI        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCLK        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SS_n        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition
    Info: Processing started: Mon Nov 13 11:56:35 2017
Info: Command: quartus_sta A2D_test -c A2D_test
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'A2D_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.744
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.744             -50.193 clk 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 clk 
Info (332146): Worst-case recovery slack is -0.518
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.518             -10.345 clk 
Info (332146): Worst-case removal slack is 0.937
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.937               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -51.000 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 1
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.244 ns
    Info (332114): 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.458
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.458             -40.359 clk 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 clk 
Info (332146): Worst-case recovery slack is -0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.357              -6.638 clk 
Info (332146): Worst-case removal slack is 0.844
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.844               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -51.000 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 1
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.328 ns
    Info (332114): 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.543
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.543             -11.721 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332146): Worst-case recovery slack is 0.126
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.126               0.000 clk 
Info (332146): Worst-case removal slack is 0.512
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.512               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -64.306 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 1
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.576 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 875 megabytes
    Info: Processing ended: Mon Nov 13 11:56:43 2017
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:05


