# üìü Multiprocesador Gr√°fico

Simulaci√≥n de arquitectura multi-procesador para procesamiento gr√°fico de im√°genes desarrollado para el curso de Arquitectura de la carrera de Computaci√≥n de Varios √ânfasis de la Universidad de Costa Rica, impartido durante el primer semestre de 2024.

## üîé Acerca del proyecto

√âste proyecto consiste en una simulaci√≥n de un multi-procesador y componentes digitales de memoria y visualizaci√≥n correspondientes para el procesamiento gr√°fico de im√°genes. A grandes razgos, la arquitectura consiste de:
- [Procesador MIPS-I32](./MIPS/README.md) (como procesador principal de prop√≥sito general)
- Co-procesadores RISC-V (especializados en procesamiento de im√°genes)
- [Memoria Cach√©](./Cache/README.md) (de m√∫ltiples niveles)

### üìã Pre-requisitos

Para ejecutar esta simulaci√≥n usted requiere del siguiente software: 
- [Logisim Evolution](https://github.com/logisim-evolution/logisim-evolution) (v.3.8.0)
- [ModelSim FPGA Version](https://www.intel.com/content/www/us/en/software-kit/750666/modelsim-intel-fpgas-standard-edition-software-version-20-1-1.html) (v.20.1.1)

Adicionalmente, se require de cierta familiaridad previa con la versi√≥n correspondiente del software de simulaci√≥n de `Logisim Evolution`.

### üé¨ Ejecuci√≥n del proyecto

Para ejecutar la simulaci√≥n del proyecto, siga los siguientes pasos:
1. Clone el repositorio localmente en su m√°quina
2. Ejecute el ambiente de simulaci√≥n de `Logisim Evolution` y abra el archivo de circuito digital encontrado bajo [`/MIPS/Multiprocesador.circ`](./MIPS/Multiprocesador.circ). 

> Deber√≠a obtener una vista semejante a la siguiente:
![./img/docs/01_Opening_Project.png](./img/docs/01_Opening_Project.png)

3. Aseg√∫rese de que √©ste circuito digital y sus dependencias (bibliotecas de `Logisim Evolution`) se encuentren correctamente cargadas. Para m√°s informaci√≥n, puede leer [la documentaci√≥n correspondiente de `Logisim Evolution`](https://github.com/logisim-evolution/logisim-evolution/blob/main/docs/docs.md)
4. Una vez en la simulaci√≥n, aseg√∫rese de que la simulaci√≥n de VHDL est√©n habilitada. De no estarlo, habil√≠tela (`VHDL simulation enabled`) y aplique la opci√≥n de Reiniciar simulaci√≥n (`Reset simulation`).

> Deber√≠a poder observar las opciones de habilitarlas bajo el men√∫ r√°pido de `Logisim Evolution` de la siguiente manera:
![./img/docs/03_Opening_ROM.png](./img/docs/03_Opening_ROM.png)

5. Una vez habilitada la simulaci√≥n de VHDL, navegue al interior del subcircuito de ROM (`Four_GB_ROM_Controller`).

> Deber√≠a poder accesar al subcircuito presionando click izquierdo sobre el subcircuito rotulado de la siguiente forma:
![./img/docs/02_Enabling_VHDL_Simulation.png](./img/docs/02_Enabling_VHDL_Simulation.png)

6. Una vez adentro, puede editar los contenidos de los m√≥dulos de memoria para escribir su programa. Se encuentran dispuestos de izquierda a derecha, de arriba hacia abajo, en direccionamiento de 32 bits Big Endian para palabras de 32 bits escritas en Little Endian (de derecha a izquierda tambi√©n). 

> Aplique la opci√≥n de editar los contenido del primer m√≥dulo de memoria (de izquierda a derecha, de arriba hacia abajo) para escribir las primeras instrucciones del programa a leer por el procesador de prop√≥sito general, y as√≠ para el resto de su programa. 

> Deber√≠a poder observar la opci√≥n de editar contenidos de la memoria al presionar click derecho sobre el componente de `Logisim Evolution` descrito anteriormente:
![./img/docs/04_Editing_Memory.png](./img/docs/04_Editing_Memory.png)

> Alternativamente, puede cargar un archivo de su computadora representando las instrucciones a cada m√≥dulo de memoria correspondiente mediante los otros mecanismos que ofrece `Logisim Evolution`.

7. Una vez que haya terminado de escribir su programa, navegue de vuelta al circuito principal y habilite la opci√≥n de activaci√≥n autom√°tica de reloj (`Auto-tick Enabled`)

> Deber√≠a poder observar la opci√≥n de habilitarlo de la siguiente manera:
![./img/docs/05_Enable_Clock.png](./img/docs/05_Enable_Clock.png)

> Puede cambiar la frecuencia del reloj y otros aspectos mediante mecanismos que ofrece `Logisim Evolution`.

8. Ahora, habilite en el interruptor correspondiente, presente en el circuito principal, la opci√≥n de `Poder` para "brindar poder" al procesador. 

> Deber√≠a poder activar el interruptor de `Poder` de la siguiente forma:
![./img/docs/06_Enable_Power.png](./img/docs/06_Enable_Power.png)

9. Tras haberlo hecho, presione con el click izquierdo el bot√≥n de `Encender_MIPS` correspondiente para "prender" el procesador principal MIPS. Mant√©ngalo presionado durante un ciclo √∫nicamente.

> Deber√≠a poder presionar el bot√≥n de `Encender_MIPS` de la siguiente forma:
![./img/docs/07_Turn_On_MIPS.png](./img/docs/07_Turn_On_MIPS.png)

10. De haber seguido las instrucciones, el procesador principal de MIPS-I32 se deber√≠a encontrar corriendo en la simulaci√≥n. Si desea detener la simulaci√≥n, detenga el reloj de la simulaci√≥n deshabilitando la opci√≥n de activaci√≥n autom√°tica de reloj (`Auto-tick Enabled`) o el interruptor de `Poder`, o ambas cosas.

11. Si desea observar los efectos de la ejecuci√≥n de instrucciones del procesador sobre los registros de √©ste a traves del tiempo, los puede visualizar un diagrama de tiempo provisto por `Logisim Evolution` bajo la opci√≥n correspondiente (`Timing diagram...`).

> Deber√≠a poder accesar al men√∫ de diagrama de tiempo de la siguiente forma:
![./img/docs/08_Timing_Diagram_Menu.png](./img/docs/08_Timing_Diagram_Menu.png)

> Una vez adentro, puede a√±adir las se√±ales que desea observar en el diagrama de tiempo como se muestra a continuaci√≥n. Puede encontrar m√°s informaci√≥n refiri√©ndose a la [la documentaci√≥n correspondiente de `Logisim Evolution`](https://github.com/logisim-evolution/logisim-evolution/blob/main/docs/docs.md):
![./img/docs/09_Timing_Diagram_Add_Signals.png](./img/docs/09_Timing_Diagram_Add_Signals.png)

> Por √∫ltimo, puede observar los efectos en las se√±ales a√±adidas a trav√©s del tiempo mediante el diagrama como se muestra en el ejemplo a continuaci√≥n, donde se observan los valores de la p√°gina de registros del procesador MIPS tras un par de ciclos de reloj:
![./img/docs/10_Timing_Diagram_Signals_Example.png](./img/docs/10_Timing_Diagram_Signals_Example.png)

## üöß Ejecuci√≥n de las pruebas

TODO @GabrielMBulgarelli

## üë©üèª‚Äçüíª Estado del proyecto

El proyecto actualmente se encuentra en desarrollo, con la versi√≥n actual presentando el procesador de prop√≥sito general y la cach√© de memoria, pero sin la uni√≥n entre ambos. Se planea desarrollar esto a futuro.

Para m√°s informaci√≥n acerca de los distintos m√≥dulos de la aplicaci√≥n, referirse a la documentaci√≥n correspondiente, presente en las carpetas de [MIPS](./MIPS/) y [Cach√©](./Cache/)

## ü§ùüèª Cr√©ditos

- **Javier Solano** - *Desarollo del procesador MIPS de prop√≥sito general* - [suehtemorp](https://github.com/suehtemorp)

- **Luc√≠a Elizondo** - *Desarollo de la memoria cach√©* - [lesan2807](https://github.com/lesan2807)

- **Gabriel Bulgarelli** - *Apoyo en cach√© y pruebas de ejecuci√≥n* - [GabrielMBulgarelli](https://github.com/GabrielMBulgarelli)
