SystemVerilog eğitim serisinin 7. dersinde case...inside yapısını anlattım. Örnek kod yazıp simulasyonunu yaptım. <br/>
<br/>
SystemVerilog'da toplamda 4 tane case yapısı var. <br/>
 -- case <br/>
 -- casex<br/>
 -- casez <br/>
 -- case...inside <br/>

casex ve casez yapıları orijinal verilog'da olan yapılardır. SystemVerilog ile beraber gelen case...inside yapısı ile obsolete olmuşlardır. <br/>
Bu yapılar case içersindeki ifadelerdeki bazı bitlerin don't case olarak algılanmasını sağlayan case yapılarıdır. <br/>
 <br/>
Konuyu anlattığım videoya aşağıdaki linkten ulaşabilirsiniz. <br/>
https://www.youtube.com/watch?v=ckq4dQKbKk0&t=1024s  <br/> 
 <br/>
Linkedin üzerinden bağlantı kurarak sorularınızı/taleplerinizi iletebilirsiniz. <br/>
https://www.linkedin.com/in/muhammed-kocao%C4%9Flu-2b661b178/ <br/>
