1011_0001_0000_1011 // LLB $R1 11
1011_0010_1111_1011 // LLB $R2 -5
0000_0011_0001_0010 // ADD $R3 $R1 $R2  
0001_0011_0001_0011 // SUB $R1 $R1 $R3 
0010_0001_0001_0000// NOR R1 R1 0
0011_0010_0001_0011// XOR R2 R1 R3
0100_0010_0010_0011// SLL R2 R3 3
0101_0010_0010_0011// SRA R2 R1 R3
0110_0010_0010_0011// ROR R2 R1 R3
1101_0000_0000_0111 // Call 13 
1111_0000_0000_0000	// halt instruction
1001_0000_0001_0000 // Call 16 
1000_111_0_0001_1101 // B 111 29 // branch to halt
0000_0000_0000_0000
0000_0000_0000_0000
0000_0000_0000_0000
0000_0000_0000_0000
1001_0001_0011_1111 // SW $R1 $R3 1  
1000_0111_0011_1111 // LW $R2 $R3 1  
1110_0000_1111_0000 // RET 15
1011_0101_0000_1011 // LLB $R5 0x0B   
1010_0101_1000_0000 // LHB $R5 0x80   
0010_0110_0001_0101 // SUB $R6 $R1 $R5
1100_111_0_0000_0010 // B 111 6 
0000_0000_0000_0000
0000_0000_0000_0000
1111_0000_0000_0000	// halt instruction
