---
title: 数电笔记
date: 2024-12-27
tags: 
mathjax: true
categories: 笔记
---
##  0基本半导体器件

### 0.1半导体二极管

#### 0.1.1二极管特性
注：书上是将PN结和半导体二极管分开讲，因为两者很多特性相似，故在这里和在一起。

##### 1.伏安特性
PN结的理想伏安特性：

$$
i=I_{s}(e^{V/V_{T}}-1)
$$

 - $I_{s}$ : 反向饱和电流
 - V : PN结外加电压
 - $V_{T}=\frac{kT}{q}$ : 温度的电压当量
 - k : 玻尔兹曼常数
 - $q = 1.6 \times 10^{-19}C$ : 电子电荷

$V_{T}=\frac{T}{11600} \approx 26mV(\text{室温}T取300K)$


![](/secondweb/images/shudian/Pasted%20image%2020250107214712.png)
(a)硅二极管的伏安特性曲线，虚线为PN结的理想伏安特性
(b)锗二极管的伏安特性曲线

##### 2.正向、3.反向特性

{% raw %}
<table> 
<tr>	
	<th></th><th></th><th>硅管</th> <th>锗管</th>
</tr>
 <tr> 
	 <td rowspan="2">2.正向特性 
	 
	 <math xmlns="http://www.w3.org/1998/Math/MathML" display="block"><mi>I</mi><mo>=</mo><msub><mi>I</mi><mi>s</mi></msub><msup><mi>e</mi><mrow><mi>V</mi><mrow><mo>/</mo></mrow><msub><mi>V</mi><mi>T</mi></msub></mrow></msup></math>
	 
</td><td>开启电压（门坎电压）Vth</td><td> 0.5V</td><td>0.1V</td>
</tr> 
<tr> 
	<td>导通压降</td><td>0.6V-0.8V(0.7V)</td><td>0.2-0.3V(0.3V)</td>
</tr> 
 <tr> 
	 <td rowspan="1">3.反向特性 
	 
	 <math xmlns="http://www.w3.org/1998/Math/MathML" display="block"><mi>I</mi><mo>=</mo><mo>−</mo><msub><mi>I</mi><mi>s</mi></msub></math>
	 
	 </td>
	 
	 <td>反向电流</td>	
	 
	 <td> nA数量级</td><td>uA数量级</td>
</tr> 

</table>

{% endraw %}



##### 4.温度特性

PN结温度升高时：

- 反向饱和电流 $I_{s}$ 显著增加－－PN反向电压具有正温度特性  
  温度每升高 $10^\circ C$，$I_{S}$ 约增加一倍。  

  $$ 
  I_{S}(T) \approx I_{S}(T_{0}) \times 2^{\frac{(T-T_{0})}{10}} 
  $$  
  $I_{S}(T_{0})$ 为 $T_{0} = 300K$ 时的反向饱和电流。

- 正向电流升高（相当与保持正向电流不变，所需的正偏压减少）－－PN结正向电压具有负温度特性  

  $$ 
  \frac{\Delta V}{\Delta T} = -2.5\, \text{mV/°C} 
  $$  


![](/secondweb/images/shudian/1-1_20250107214104.png)



为保证PN结正常工作，有最高结温的限制：
硅半导体:$150-200 \textcelsius$，锗半导体:$75-100 \textcelsius$

##### 5.反向击穿特性
- 雪崩击穿--发生在低掺杂的PN结中，反向击穿电压较高(大于7V) 温度系数为正
- 齐纳击穿--发生在高掺杂的PN结中，反向击穿电压较低(小于4V)
- 在4~7V时，上述两种击穿可同时存在
反向击穿后应限制反向电流的增加

##### 6.电容效应
PN结电容$C_{j}$= 势垒电容 $C_{B}$+ 扩散电容$C_{D}$

正向偏置时，以$C_{D}$为主；反向偏置时，以$C_{B}$为主。


##### 7. 其他参数
1. 正向最大整流电流$I_{F}$（长期运行允许通过的最大半波整流电流的平均值）
2. 反向击穿电压$V_{(BR)}$  （通常将此电压 的一半作为允许的最高反向电压$V_{RM}$）
3. 反向电流$I_{R}$（室温下，加上最高反向工作电压时的反向电流）
4. 结电容$C_{j}$或关断时间（用于确定二极管能否在高频或高速开关下正常工作）


#### 0.1.2二极管模型
**非线性器件，进行线性化处理**

##### (1) 理想模型 
![](/secondweb/images/shudian/Pastedimage20250108130121.png)

##### (2)大信号模型

![](/secondweb/images/shudian/Pastedimage20250108130326.png)

##### (3)小信号模型

当 $Q$ 点处切线与横坐标的夹角$\alpha$已知时，其动态电阻  $r_{d}=1 / \tan \alpha=\Delta v /\left.\Delta i\right|_{Q}$ 。动态电阻  $r_{\mathrm{d}}$  的另一种计算方法，可以由 PN 结特性方程求导数得到:

$$\frac{1}{r_{\mathrm{d}}}=\frac{\Delta I}{\Delta V} \cong \frac{\mathrm{~d} I}{\mathrm{~d} V}=\frac{\mathrm{d}}{\mathrm{~d} V}\left[I_{\mathrm{S}}\left(\mathrm{e}^{V / V_{\mathrm{T}}}-1\right)\right]=\frac{I_{\mathrm{s}}}{V_{\mathrm{T}}} \mathrm{e}^{V / V_{\mathrm{T}}} \approx \frac{I}{V_{\mathrm{T}}}$$
$${r_{\mathrm{d}}} =\frac{\Delta V}{\Delta I}  \approx \frac{V_{\mathrm{T}}}{I}=\frac{26(mV)}{I_{Q}(mV)}$$

![](/secondweb/images/shudian/Pasted%20image%2020250108131439.png)


#### 二极管基本应用电路分析例子
1. 全波整流电路、桥式整流电路
2. 限幅保护电路
3. 门电路
4. 低压稳压电路

#### 0.1.3特种二极管
{% note danger %}TODO 此处未整理完，以后再加 {% endnote %}
稳压二极管等，以后再理


### 0.2半导体三极管
BJT：双极性晶体管（英语：bipolar transistor），全称双极性结型晶体管（bipolar junction transistor, BJT），简称晶体管，俗称三极管。

结构与类型：NPN与PNP两种
从材料组成： 硅三极管（NPN），锗三极管（PNP）


### 工作时PN结的条件

发射结**正**向偏置，集电结**反**向偏置—**放大状态**

发射结**正**向偏置，集电结**正**向偏置—**饱和状态**

发射结**反**向偏置，集电结**正**向偏置—**倒置工作状态**

发射结**反**向偏置，集电结**反**向偏置—**截止状态**



![](/secondweb/images/shudian/52058d6f-5c55-48cd-83b2-bb4e5420ba29.png)

### 曲线
#### 输入特性曲线

![](/secondweb/images/shudian/Pasted%20image%2020250108142127.png)


### 工作状态的判断
**方法1**: 当三极管导通时,先假设放大状态进行计算，若计算结果$\mathbf{V_{CE} <0.7V}$ **（NPN 硅管）**，则说明三极管工作在**饱和状态**。
**方法2**: 先计算三极管临界饱和时 (取$\mathbf{V_{CE} =0.7V}$)
的集电极临界饱和电流$I_{CS}$ ,倒推出基极临界饱和电流$I_{BS}$，若基极实际电流$\mathbf{I_B > I_{BS}}$ ，则说明三极管工作在**饱和状态**。


### 0.3场效应管
#### 0.3.1各种场效应管

![](/secondweb/images/shudian/599ce7b85dd00c704ea4cdd01dd808f.jpg)


#### 0.3.2伏安特性与电流方程
##### (1) 输出特性(漏极特性)
表示漏极电流iD与漏-源电压vDS之间的关系
$$i_{D}=\left.f\left(v_{D S}\right)\right|_{v_{G S}=\text { const }}$$

{% raw %}
<div style="display: flex; justify-content: space-around;">
  <img src="/secondweb/images/shudian/Pastedimage20250227104550.png" alt="Image 1" style="width: 30%;"/>
  <img src="/secondweb/images/shudian/Pastedimage20250227104542.png" alt="Image 2" style="width: 60%;"/>
</div>
{% endraw %}

特性与三极管相似，分为 3个工作区，但工作区的作用有所不同。
- 可变电阻区
- 放大区(恒流区、饱和区)
- 截止区(夹断区)


##### (2) 增强型NMOS管的转移特性
（增强型PMOS管的控制特性与NMOS管相同，除了电压电流极性相反）
在一定$v_{DS}$下，栅-源电压$v_{GS}$与漏极电流$i_{D}$之间的关系
$$i_{D}=\left.f\left(v_{D S}\right)\right|_{v_{G S}=\text { const }} \quad \text{即：}i_{D}=I_{DO}(\frac{V_{GS}}{V_{T}}-1)^2$$
$I_{DO}$是$V_{GS}=2V_{T}$时的漏极电流
![](/secondweb/images/shudian/Pasted%20image%2020250227110722.png)

##### (3) 耗尽型NMOS的伏安特性


$I_{DSS}$为饱和漏极电流，是$v_{GS}=0$时耗尽型MOS管的漏极电流。
放大区的电流方程：
$$i_{D}=I_{DSS}(1-\frac{v_{GS}}{V_{P}})^2$$
![](/secondweb/images/shudian/Pasted%20image%2020250227110845.png)


##### (4)JFET的伏安特性（以N沟道JFET为例）
伏安特性曲线和电流方程与耗尽型MOSFET相似。但要求$V_{GS}$不能正偏。
$$i_{D}=I_{DSS}(1-\frac{v_{GS}}{V_{P}})^2$$
转移特性曲线的斜率，表明栅极电压对漏极电流的控制能力:
$$g_{m}=\left.\frac{\Delta I_{D}}{\Delta V_{GS}} \right| _{V_{DS}=\text{常数}}$$

![](/secondweb/images/shudian/Pasted%20image%2020250227111140.png)



#### 0.3.3场效应管的工作状态

##### (1) 可变电阻区
管子导通，但尚未预夹断
$$v_{GS}> V_{T},v_{GS}-v_{DS}>V_{T}$$
- $i_{D}$不仅受$v_{GS}$的控制，而且随$v_{DS}$增大而线性增大，表现出电阻特性
- 等效为可控电阻
$$R_{D S}=\left.\frac{v_{D S}}{i_{D}}\right|_{v_{G S}=\text { const }}$$
![](/secondweb/images/shudian/Pasted%20image%2020250227105720.png)

不同FET类型对偏置电压的要求:


![](/secondweb/images/shudian/Pasted%20image%2020250227111733.png)

![](/secondweb/images/shudian/Pasted%20image%2020250227111829.png)




##### (2) 放大区（恒流区、饱和区）
$$v_{GS}> V_{T},v_{GS}-v_{DS}\le V_{T}$$
- $i_D$与$v_{DS}$几乎无关，表现为较好的恒流特性。
- 予夹断：$v_{DS}=v_{GS}- V_{T}$
- 等效为电压控制电流源
- 放大区的电流方程：
$$i_{D}=I_{DSS}(1-\frac{v_{GS}}{V_{P}})^2$$
$$i_{D}=I_{DO}(\frac{V_{GS}}{V_{T}}-1)^2$$

![](/secondweb/images/shudian/Pasted%20image%2020250227105957.png)




##### (3) 夹断区（截止区）
$$v_{GS}< V_{T},i_{D}\approx 0$$
- 等效为各极开路
![](/secondweb/images/shudian/Pasted%20image%2020250227110242.png)






## 3.1数字逻辑基础
### 3.1.1数字电路中的编码
#### 二-十进制编码（BCD码）
BCD码是将十进制数中的10个数字分别用一组4位二进制数代替，俗称二-十进制代码（BCD Binary coded number）
常用的二-十进制代码如下表所示：


| 十进制数 | 8421码 | 5421码 | 2421码 | 余3码  | 余3循环码 |     |
| ---- | ----- | ----- | ----- | ---- | ----- | --- |
| 0    | 0000  | 0000  | 0000  | 0011 | 0010  |     |
| 1    | 0001  | 0001  | 0001  | 0100 | 0110  |     |
| 2    | 0010  | 0010  | 0010  | 0101 | 0111  |     |
| 3    | 0011  | 0011  | 0011  | 0110 | 0101  |     |
| 4    | 0100  | 0100  | 0100  | 0111 | 0100  |     |
| 5    | 0101  | 1000  | 1011  | 1000 | 1100  |     |
| 6    | 0110  | 1001  | 1100  | 1001 | 1101  |     |
| 7    | 0111  | 1010  | 1101  | 1010 | 1111  |     |
| 8    | 1000  | 1011  | 1110  | 1011 | 1110  |     |
| 9    | 1001  | 1100  | 1111  | 1100 | 1010  |     |

![](/secondweb/images/shudian/{1EE37324-22BB-4281-8641-D54EE5D15512}.png)


![](/secondweb/images/shudian/{63C39188-4A20-4077-8162-3926C63129F3}.png)


#### 符号数的编码表示
1. 原码

$$
(N)_{\text{原}}=
\begin{cases} 
[0] (\text{原数值}) & \text{原数为正数}\\\\  
[1] (\text{原数值}) & \text{原数为负数}
\end{cases}
$$

2. 反码

$$
(N)_{\text{原}}=
\begin{cases} 
\left[0\right] (\text{原数值}) & \text{原数为正数} \\\\  
\left[1\right] (\text{原数取反}) & \text{原数为负数}
\end{cases}
$$
3. 补码

一个4位二进制数，它的最大数是10000，那么在这个最大数以内的任何一个数，如0101，它的最大数之间有以下关系，即


$$
10000-0101=10000+(-0101)=1010,\text{即}1011+0101=10000
$$


此时，最大数10000称为模，而1011和(-0101)对最大数而言，互为补码（对1011的每一位求反后加1，即课构成它的补码）



$$
[{(N)}_{2}]_{\text{补码}} = \text{最大数} - {(N)}_{2}
$$



$$
(N)_{\text{补}}=
\begin{cases} 
\left[0\right] (\text{原数值}) & \text{原数为正数} \\\\  
\left[1\right] (\text{原数的补码}) & \text{原数为负数}
\end{cases}
$$

4. 格雷码（Gray code）
任何相邻的两组代码之间只有一位码元不同，其他码元完全相同。

![](/secondweb/images/shudian/{B88F9D2A-5ECE-4B7D-B355-CFC5338F820B}.png)


{% raw %}
<html>
<head>
    <meta charset="UTF-8">
    <title>格雷码示例</title>
</head>
<body>
    <table style="margin-left: auto; margin-right: auto; width: 100%; table-layout: fixed; border-collapse: collapse; border: none;">
        <tr>
            <td style="width: 100%; vertical-align: top; padding-right: 20px; border: none;">
	


	格雷码具有循环的效果，所以又有循环码和可靠性编码的叫法。
	根据格雷码的编码规则，格雷码可以通过反射映射得到，3 位格雷码的反射过程如图 3.1.6 所示。
	二进制数码 0、1 经第一次反射，得到 2 位格雷码。再经第二次反射，得到 3 位格雷码，依次类推。
            </td>
            <td style="width: 100%; text-align: center; border: none;">
                <img src="/secondweb/images/shudian/{B58C0FF4-158A-43BD-8B0D-FAC661B73725}.png" alt="Image 1" style="max-width: 80%; height: auto;" />
            </td>
        </tr>
    </table>
</body>
</html>
{% endraw %}


### 3.1.2数字电路中的基本功能电路
#### 1.与逻辑关系

$$
L=f(A,B)=A \cdot B=AB
$$

![](/secondweb/images/shudian/{7820DA2C-3CB3-4947-A58C-0B8BCD760580}.png)

![](/secondweb/images/shudian/{6FDB6916-4F2D-4EA1-9346-853A221DA9A3}.png)

#### 2.与逻辑关系


$$
L=f(A,B)=A + B
$$


![](/secondweb/images/shudian/{50BD04E3-3EE3-4EA1-9153-59EB850243FE}.png)


![](/secondweb/images/shudian/{6BC410BF-85EE-4487-8FF5-FD8CF0FC3E1D}.png)

#### 3.非逻辑关系

$$
L=\overline{A} 
$$


![](/secondweb/images/shudian/{4ED461FA-360B-46D7-AEBE-14953F98A0E2}.png)

![](/secondweb/images/shudian/{89ED8CCA-9D54-4D8B-AF54-6F541CE82EB7}.png)

#### 4.与非逻辑关系


$$
L=(A,B)=\overline{A\cdot B}=\overline{AB}
$$

![](/secondweb/images/shudian/{7E9B7A7B-2320-4E80-8C84-C562439F86BC}.png)
![](/secondweb/images/shudian/{329FC6E0-479C-4730-A81A-17C1B628591E}.png)

#### 5.或非逻辑关系

$$
L=(A,B)=\overline{A+B}
$$

![](/secondweb/images/shudian/{099F7C1A-EB0E-490F-A1BD-BA4CA6CE0798}.png)


![](/secondweb/images/shudian/{C5ACF35D-BD52-443F-A5AD-5FB331E9364B}.png)


#### 6.与或非逻辑功能

$$
L=(A,B,C,D)=\overline{AB+CD}
$$

![](/secondweb/images/shudian/{9CE3BBD2-F50A-4856-BBA7-BFC8416910F6}.png)


#### 7.异或逻辑功能

$$
L=(A,B)=A\overline{B}+\overline{A}B=A\oplus B
$$

![](/secondweb/images/shudian/{8984581E-312A-41E7-BEEE-A133EC40D262}.png)

![](/secondweb/images/shudian/{BBB2519A-B976-4847-AAFF-D97673CC0FDD}.png)

#### 8.同或逻辑关系

$$
L=(A,B)=\overline{A}\overline{B}+AB=A\odot B
$$


![](/secondweb/images/shudian/{4A77F8E9-6EC9-4B69-96A9-F7B1AA9A960C}.png)

![](/secondweb/images/shudian/{AB28F74A-3C65-4BAB-A09D-CC860B765BB9}.png)

### 3.1.3集成逻辑门电路的结构和特性
#### 3.3.1 逻辑电平与噪声容限
![](/secondweb/images/shudian/1735269871668.png)

#### 3.3.2 TTL集成逻辑门
##### TTL集成逻辑门
以下PPT来自：
B站王文俊【数字电子技术基础】 https://www.bilibili.com/video/BV18Z4y1Q7iq/

{% folding blue::Folding 点击查看更多 %}

![](/secondweb/images/shudian/Pasted%20image%2020241227112748.png)
![](/secondweb/images/shudian/Pasted%20image%2020241227112755.png)
![](/secondweb/images/shudian/Pasted%20image%2020241227112802.png)
![](/secondweb/images/shudian/Pasted%20image%2020241227112808.png)
![](/secondweb/images/shudian/Pasted%20image%2020241227112815.png)
![](/secondweb/images/shudian/Pasted%20image%2020241227112821.png)
![](/secondweb/images/shudian/Pasted%20image%2020241227112826.png)
![](/secondweb/images/shudian/Pasted%20image%2020241227112830.png)
![](/secondweb/images/shudian/Pasted%20image%2020241227112835.png)
![](/secondweb/images/shudian/Pasted%20image%2020241227112840.png)
![](/secondweb/images/shudian/Pasted%20image%2020241227112846.png)
![](/secondweb/images/shudian/Pasted%20image%2020241227112854.png)
![](/secondweb/images/shudian/Pasted%20image%2020241227112909.png)
![](/secondweb/images/shudian/Pasted%20image%2020241227112913.png)
![](/secondweb/images/shudian/Pasted%20image%2020241227112919.png)
![](/secondweb/images/shudian/Pasted%20image%2020241227112924.png)
![](/secondweb/images/shudian/Pasted%20image%2020241227112928.png)
![](/secondweb/images/shudian/Pasted%20image%2020241227112934.png)
![](/secondweb/images/shudian/Pasted%20image%2020241227112939.png)
![](/secondweb/images/shudian/Pasted%20image%2020241227112943.png)
![](/secondweb/images/shudian/Pasted%20image%2020241227112949.png)
![](/secondweb/images/shudian/Pasted%20image%2020241227112953.png)
![](/secondweb/images/shudian/Pasted%20image%2020241227112959.png)
![](/secondweb/images/shudian/Pasted%20image%2020241227113003.png)
![](/secondweb/images/shudian/Pasted%20image%2020241227113007.png)
![](/secondweb/images/shudian/Pasted%20image%2020241227113011.png)
![](/secondweb/images/shudian/Pasted%20image%2020241227113017.png)


{% note danger %}
TODO 此处未整理完，以后再加
{% endnote %}


![](/secondweb/images/shudian/Pasted%20image%2020250108143243.png)

![](/secondweb/images/shudian/Pasted%20image%2020250108143250.png)
![](/secondweb/images/shudian/Pasted%20image%2020250108143253.png)
![](/secondweb/images/shudian/Pasted%20image%2020250108143300.png)
![](/secondweb/images/shudian/Pasted%20image%2020250108143306.png)
![](/secondweb/images/shudian/Pasted%20image%2020250108143308.png)
![](/secondweb/images/shudian/Pasted%20image%2020250108143311.png)
![](/secondweb/images/shudian/Pasted%20image%2020250108143313.png)


{% endfolding %}

##### TTL集成门电路的三种输出结构
1. 推拉式结构
	![](/secondweb/images/shudian/1735270965890.png)
2. 集电极开路结构（OC门）
	OC门只有输出逻辑0和开路（或悬空，高阻）两种状态。为了防止0C门输出逻辑状态不确定,使用时0C门输出必须外接上拉电阻$R_{L}$至电源$V_{cc1}$,此时0C门的输出高电平将与所接电源$V_{cc1}$近似相等。
	![](/secondweb/images/shudian/1735271010145.png)
	OC门的典型应用如下：
	
	- (1)实现**线与**的逻辑功能。0C门的输出端可以直接连在一起,共用上拉电阻和电源,实现线与逻辑功能。线与连接的OC门实现了**与或非**的逻辑功能。如图3.1.39。逻辑表达式为：	
		$$
		L=L_{1}\cdot L_{2}=\overline{A \cdot B} \cdot \overline{C \cdot D}=\overline{A B+CD}
		$$
		
	- (2)实现**两种逻辑电平转换**。0C门外接负载所用的电源可以和门电路的电源Vcc一致,也可采用不同于Vc的另一组电源如图3.1.38(a)中的Vcc,以改变或提高输出高电平值,实现逻辑电平的转换。
	- (3)实现**电平指示**。 如图3.1.40,0C门外接的上拉电阻$R_{L}$中若串联发光二极管,则可作为电平指示。
		
		![](/secondweb/images/shudian/{8615460D-0478-44A5-A74D-F7D58932F553}.png)
3. 三态输出结构
	除了输出高电平1和低电平0以外，还有高阻态输出。
	$\overline{EN}$是电路的使能控制端。
	$\overline{EN}=0$，使能（工作）状态，输出1或0.
	$\overline{EN}=1$，输出高阻状态。


	![](/secondweb/images/shudian/Pasted%20image%2020241227120346.png)
	![](/secondweb/images/shudian/1735272396454.png)

#### 3.3.3 CMOS集成逻辑门
{% note danger %}TODO 此处未整理完 {% endnote %}


##### CMOS传输门（TG门（Transmission Gate））
不但能传输逻辑电平,还能够传输模拟电压,常用于构成多路模拟开关。TG门的内部电路和逻辑符号如图3.1.46所示。
$C=1(10V),\overline{C}=0(0V),v_{1}\text{在}0-10V,\text{则}v_{o}=v_{1}$
$C=0(0V),\overline{C}=1(10V),v_{1}\text{在}0-10V,\text{则不能传输}$


![](/secondweb/images/shudian/{A5F9C21F-8059-4984-9C44-DAC4330F8554}.png)


#### 3.3.4门电路使用注意事项
1. 多余输出端的处理
- **与**和**与非**功能，多余输入端接正电源（逻辑1），或与使用端并联
- **或**和**或非**功能，多余输入端接地（逻辑0），或者和使用端并联
- 
{% note danger %}TODO 此处未整理完，以后再加 {% endnote %}

### 3.1.4逻辑代数

 #### 常用公式：
 
 1.  $\overline{A \cdot  B \cdot C \cdot \dots }= \overline{A} + \overline{B} +\overline{C } +\dots$
 2.  $\overline{A +  B + C + \dots }= \overline{A} \cdot \overline{B} \cdot \overline{C } \cdot \dots$
 3. $A+AB=A$
 4. $A+\overline{A}B=A+B$
 5. $AB+\overline{A}C+BC=AB+\overline{A}C$

  #### 运算规则：
  
 -  代入规则
		e.g. $\overline{A+B}=\overline{A} \cdot \overline{B}$，用$F=B+C$代替$B$，有$\overline{A+B+C}=\overline{A} \cdot \overline{B+C}$

 -  对偶规则
		若将$\cdot\to +, + \to \cdot,  0 \to 1, 1 \to 0$,变换后记为$F'$
		若$F_{1}=F_{2}$, 则$F_{1}'=F_{2}'$
		

  - 反演规则
		若将$\cdot\to +, + \to \cdot,  0 \to 1, 1 \to 0, A \to \overline{A},\overline{A} \to A$,则变换后为$\overline{F}$


  #### **卡诺图：**
  
  - 5变量卡诺图：以中心轴对称的小方格代表最小项相邻。

  
### 易错点
(1) 
6->5->4->3->2->1->0->6
7进制减法计数器
(2)
采用奇校验方式传输11010010时 时 ，需增加的校验位为：1 。


### 555定时器
1、接成施密特触发器
![](/secondweb/images/shudian/Pasted%20image%2020250108233032.png)

![](/secondweb/images/shudian/Pasted%20image%2020250108232717.png)

2、单稳态触发器

![](/secondweb/images/shudian/Pasted%20image%2020250108233412.png)


![](/secondweb/images/shudian/Pasted%20image%2020250108233447.png)
![](/secondweb/images/shudian/Pasted%20image%2020250108234634.png)
不可重复触发：
![](/secondweb/images/shudian/Pasted%20image%2020250108234544.png)

![](/secondweb/images/shudian/Pasted%20image%2020250108234601.png)

可重复触发：


![](/secondweb/images/shudian/Pasted%20image%2020250108234821.png )

![](/secondweb/images/shudian/Pasted%20image%2020250108234722.png)


3、多谐震荡电路
![](/secondweb/images/shudian/Pasted%20image%2020250108233812.png)

![](/secondweb/images/shudian/Pasted%20image%2020250108234013.png)

![](/secondweb/images/shudian/Pasted%20image%2020250108234027.png)

![](/secondweb/images/shudian/Pasted%20image%2020250108234040.png)


## 3.2基本逻辑电路的分析与设计
### 3.2.1锁存器、触发器与定时器
#### 基本RS锁存器


![](/secondweb/images/shudian/1736401143715.png)
![](/secondweb/images/shudian/1736401168942.png)

![](/secondweb/images/shudian/1736401186850.png)
![](/secondweb/images/shudian/1736401211816.png)


#### 同步RS锁存器(门控RS锁存器)

$$Q^{n+1}=S+\overline{R}\cdot Q^n$$
$$R \cdot S =\mathbf{0} (\text{约束条件})$$

![](/secondweb/images/shudian/1736401806901.png)

![](/secondweb/images/shudian/1736401835982.png)

#### 同步D锁存器

$$Q^{n+1}=D$$

![](/secondweb/images/shudian/1736402055306.png)
![](/secondweb/images/shudian/1736402079526.png)

#### 边沿触发的 RS触发器

{% note danger %}
TODO 此处未整理完，以后再加
{% endnote %}