#-----------------------------------------------------------
# Vivado v2024.1 (64-bit)
# SW Build 5076996 on Wed May 22 18:37:14 MDT 2024
# IP Build 5075265 on Wed May 22 21:45:21 MDT 2024
# SharedData Build 5076995 on Wed May 22 18:29:18 MDT 2024
# Start of session at: Mon Dec 16 13:17:48 2024
# Process ID: 10476
# Current directory: D:/Datos/Universidad/4.Cuarto/SED/trabajo/TRABAJO_VHDL/TRABAJO_FPGA
# Command line: vivado.exe -gui_launcher_event rodinguilauncherevent1364 D:\Datos\Universidad\4.Cuarto\SED\trabajo\TRABAJO_VHDL\TRABAJO_FPGA\VHDL_Peaje.xpr
# Log file: D:/Datos/Universidad/4.Cuarto/SED/trabajo/TRABAJO_VHDL/TRABAJO_FPGA/vivado.log
# Journal file: D:/Datos/Universidad/4.Cuarto/SED/trabajo/TRABAJO_VHDL/TRABAJO_FPGA\vivado.jou
# Running On        :LAPTOP-H28DHHSO
# Platform          :Windows Server 2016 or Windows 10
# Operating System  :19045
# Processor Detail  :Intel(R) Core(TM) i7-1065G7 CPU @ 1.30GHz
# CPU Frequency     :1498 MHz
# CPU Physical cores:4
# CPU Logical cores :8
# Host memory       :8368 MB
# Swap memory       :8032 MB
# Total Virtual     :16401 MB
# Available Virtual :5991 MB
#-----------------------------------------------------------
start_gui
open_project D:/Datos/Universidad/4.Cuarto/SED/trabajo/TRABAJO_VHDL/TRABAJO_FPGA/VHDL_Peaje.xpr
update_compile_order -fileset sources_1
update_compile_order -fileset sim_1
export_ip_user_files -of_objects  [get_files D:/Datos/Universidad/4.Cuarto/SED/trabajo/TRABAJO_VHDL/TRABAJO_FPGA/VHDL_Peaje.srcs/sources_1/imports/TRABAJO_FPGA/debouncer.vhd] -no_script -reset -force -quiet
remove_files  D:/Datos/Universidad/4.Cuarto/SED/trabajo/TRABAJO_VHDL/TRABAJO_FPGA/VHDL_Peaje.srcs/sources_1/imports/TRABAJO_FPGA/debouncer.vhd
export_ip_user_files -of_objects  [get_files D:/Datos/Universidad/4.Cuarto/SED/trabajo/TRABAJO_VHDL/TRABAJO_FPGA/VHDL_Peaje.srcs/sim_1/imports/TRABAJO_FPGA/debouncer_tb.vhd] -no_script -reset -force -quiet
remove_files  -fileset sim_1 D:/Datos/Universidad/4.Cuarto/SED/trabajo/TRABAJO_VHDL/TRABAJO_FPGA/VHDL_Peaje.srcs/sim_1/imports/TRABAJO_FPGA/debouncer_tb.vhd
export_ip_user_files -of_objects  [get_files D:/Datos/Universidad/4.Cuarto/SED/trabajo/TRABAJO_VHDL/TRABAJO_FPGA/VHDL_Peaje.srcs/sources_1/imports/new/synchnzr.vhd] -no_script -reset -force -quiet
remove_files  D:/Datos/Universidad/4.Cuarto/SED/trabajo/TRABAJO_VHDL/TRABAJO_FPGA/VHDL_Peaje.srcs/sources_1/imports/new/synchnzr.vhd
export_ip_user_files -of_objects  [get_files D:/Datos/Universidad/4.Cuarto/SED/trabajo/TRABAJO_VHDL/TRABAJO_FPGA/VHDL_Peaje.srcs/sim_1/imports/TRABAJO_FPGA/testbench_fsm.vhd] -no_script -reset -force -quiet
remove_files  -fileset sim_1 D:/Datos/Universidad/4.Cuarto/SED/trabajo/TRABAJO_VHDL/TRABAJO_FPGA/VHDL_Peaje.srcs/sim_1/imports/TRABAJO_FPGA/testbench_fsm.vhd
set_property SOURCE_SET sources_1 [get_filesets sim_1]
import_files -fileset sim_1 -norecurse {D:/Datos/Universidad/4.Cuarto/SED/trabajo/TRABAJO_VHDL/TRABAJO_FPGA/VHDL_Peaje.srcs/sim_1/new/debouncer_tb.vhd D:/Datos/Universidad/4.Cuarto/SED/trabajo/TRABAJO_VHDL/TRABAJO_FPGA/VHDL_Peaje.srcs/sim_1/new/testbench_fsm.vhd}
update_compile_order -fileset sim_1
update_compile_order -fileset sim_1
add_files -norecurse {D:/Datos/Universidad/4.Cuarto/SED/trabajo/TRABAJO_VHDL/TRABAJO_FPGA/VHDL_Peaje.srcs/sources_1/new/FSM.vhd D:/Datos/Universidad/4.Cuarto/SED/trabajo/TRABAJO_VHDL/TRABAJO_FPGA/VHDL_Peaje.srcs/sources_1/new/synchnzr.vhd D:/Datos/Universidad/4.Cuarto/SED/trabajo/TRABAJO_VHDL/TRABAJO_FPGA/VHDL_Peaje.srcs/sources_1/new/debouncer.vhd}
update_compile_order -fileset sources_1
