平成１３年（行ケ）第１０３号 審決取消請求事件（平成１４年９月３０日口頭弁
論終結）
判 決
原 告 三菱電機株式会社
訴訟代理人弁理士 吉 田 茂 明
同 吉 竹 英 俊
同 有 田 貴 弘
同 永 井 豊
被 告 特許庁長官 太 田 信一郎
指定代理人 小 林 信 雄
同 大 橋 良 三
主 文
特許庁が平成９年審判第１８４７号事件について平成１３年１月１５日
にした審決を取り消す。
訴訟費用は被告の負担とする。
事実及び理由
第１ 当事者の求めた裁判
主文と同旨
原告の請求を棄却する。
訴訟費用は原告の負担とする。
第２ 当事者間に争いのない事実
原告は、昭和６２年９月２６日、名称を「半導体記憶装置」とする発明につ
いて特許出願をしたが、平成８年１１月２９日、拒絶査定を受け、平成９年２月１
は、成り立たない。」とする審決（以下「前審決」という。）をし、その謄本は、
同月２４日、原告に送達されたが、原告が提起した当庁平成１１年（行ケ）第２４
号審決取消請求事件（以下「前訴」という。）において、平成１２年９月２７日、
前審決を取り消す判決（以下「前判決」という。）が言い渡されたため、更に審理
した上、平成１３年１月１５日、「本件審判の請求は、成り立たない。」とする審
決（以下「本件審決」という。）をし、その謄本は、同年２月１４日、原告に送達
された。
年１月１２日付け（甲第３号証）、平成６年８月３１日付け（甲第４号証）、平成
手続補正書により補正されたもの。以下「本件明細書」という。）の特許請求の範
囲の請求項６に係る発明（以下「本願発明」という。）の要旨
複数行及び複数列に配列され、各々が情報を記憶する複数のメモリセルを有
するメインメモリを備え、前記メインメモリは、複数のメモリセルが複数列単位の
複数のブロックに分割されており、
複数の記憶素子を有し、前記メインメモリから読み出された情報を記憶する
キャッシュメモリをさらに備え、前記キャッシュメモリは前記メインメモリからブ
ロック単位で読み出された情報をブロック単位で記憶し、
前記メインメモリと前記キャッシュメモリとの間に接続され、キャッシュヒ
ットまたはキャッシュミスを示すキャッシュ制御信号及び書き込みあるいは読み出
し動作を示す書き込み及び読み出し制御信号に従い、前記メインメモリから読み出
された情報を前記キャッシュメモリに転送するための転送手段をさらに備え、
前記転送手段は、前記メインメモリの各ブロックにそれぞれが対応した複数
の転送部を有し、各転送部は複数のトランスファゲートを有し、前記キャッシュ制
御信号に従い、前記メインメモリからブロック単位で読み出された情報を前記キャ
ッシュメモリに転送する時に、前記情報が読み出されるメインメモリのブロックに
対応した転送部の複数のトランスファゲートが導通状態とされ、残りの転送部の複
数のトランスファゲートが非導通状態とされる、
半導体記憶装置
本件審決の理由は、別添審決謄本写し記載のとおり、本願発明は、特開昭５
た発明（以下「第１発明」という。）に基づいて当業者が容易に発明をすることが
できたものであるので、特許法２９条２項により特許を受けることができないとい
うものである。
第３ 原告主張の審決取消事由
本件審決の理由中、「Ａ 事実の経過」は認める。「Ｂ 本願発明」中、１
（ただし、目的、効果の認定をのぞく。）及び２は認め、３は争う。「Ｃ 刊行物
記載の発明」中、「書き込み時と読み出し時で制御内容を変更することができる」
との認定は争い、その余は認める。「Ｄ 本願発明の創作可能性」中、一致点の認
定については「書き込み時か否かで制御内容を変更することを目的、効果とし」及
び「前記ブロック単位を選択するブロック選択制御信号に従い」との点を争い、そ
の余は認め、相違点の認定については認め、本願発明の創作可能性の点については
争う。「Ｅ 本願発明の創作容易性」中、(1)'及び(2)'は認め、(3)'は争う。「Ｆ
結び」は、争う。
本件審決は、本願発明の認定を誤り（取消事由１）、かつ、第１発明の認定
を誤った（取消事由２）結果、両発明の一致点の認定を誤るとともに、両発明の相
違点の判断を誤り（取消事由３）、新たな拒絶理由通知を怠り（取消事由４）、前
判決の拘束力に反した（取消事由５）ものであるから、違法として取り消されるべ
きである。
本件審決は、「前記転送手段は『ブロック選択制御信号』によっても導通，
非導通制御されていることが明らかである」（審決謄本２頁３４行目～３６行目）
と認定するが、誤りである。
本願発明の目的、効果は、キャッシュシステムで外部制御信号を余分に増加
させず、書き込み時か否かで制御内容を変更することである。この目的、効果を達
成するために、ブロック選択制御信号が明示的に特定される必要はなく、ブロック
選択のための機能は、公知のどのような構成で実現されてもよい。本件審決は、特
許請求の範囲に明示されていない文言により本願発明の要旨にない構成を認定して
おり、誤りである。
本件審決は、第１発明に関し、刊行物１（甲第７号証）に「書き込み時か否
かで制御内容を変更することができる，という発明・・・が記載されている」（審
決謄本４頁２４行目～２５行目）と認定するが、誤りである。刊行物１には、目的
又は効果として、データの書き込み時と読み出し時とで異なる動作が存在すること
は記載されていない。
被告は、刊行物１に記載された半導体装置には、データの書き込み時と読み
出し時で異なる動作が存在すると主張し、その理由として、第１に、データ入力バ
ッファとデータ出力バッファの動作が書き込み時と読み出し時で異なることは一般
的であること、第２に、データの書き換え方式（直接ストア方式とスワップ方式）
においてメインメモリとキャッシュメモリの制御が書き込み時と読み出し時で異な
ることが周知であることを挙げている。しかしながら、上記第１の理由であるデー
タ入力バッファとデータ出力バッファ及び上記第２の理由であるデータの書き換え
方式は、刊行物１には全く記載されていない。
本件審決は、本願発明と第１発明の相違点について、「(1) 前記メインメモ
リからの読み出しを，前者（注、本願発明）が，ブロック単位で行うのに対して，
後者（注、第１発明）が行単位で行う（その後ブロック単位で記憶する）点，(2)
メインメモリとキャッシュメモリの間に設けられる前記転送手段を，前者が，１個
のトランスファゲートで形成しているのに対して、後者が２個で形成している
点，(3) 前記転送手段の転送制御を，前者が，書き込みあるいは読み出し動作を示
す書き込み及び読み出し制御信号（書込み信号ＷＥ）にも従わせているのに対し
て，後者が書き込み信号ＷＥに従わせているか否か明記していない点」（審決謄本
とって容易に想到し得たと判断するが、誤りである。
本願発明では、本件特許出願の願書に添付した第５図に明記されているとお
り、キャッシュ制御信号とライトイネーブル信号ＷＥがメインメモリ・キャッシュ
メモリ間の転送手段に入力され、両信号に従って転送手段が制御される。確かに、
ライトイネーブル信号ＷＥ自体は、本件特許出願当時において周知の信号であるけ
れども、キャッシュシステムで外部制御信号を余分に増加させず、書き込み時か否
かで制御内容を変更することを達成する意図の下に、キャッシュ制御信号に加えて
ライトイネーブル信号ＷＥをもメインメモリ・キャッシュメモリ間の転送手段に入
力し、両信号に従って転送手段を制御するという構成を採用することは、本願出願
当時において当業者にとって容易想到であるとはいえない。
本件審決（甲第１号証）は、上記の構成を本願発明と第１発明の相違点(3)と
認定した上、これらの構成は、例示するまでもなく周知であると認定している（審
決謄本６頁１５行目～２２行目）。そして、被告は、「半導体記憶装置（メインメ
モリ）の分野に於いて、書き込み時と読み出し時の動作を変えて制御を行う制御信
号として書き込み信号（ライトイネーブル信号）ＷＥを用いること」、「キャッシ
ュメモリを有する半導体記憶装置の分野に於いて、書き込み時と読み出し時で転送
手段の導通、非導通状態が異なること」及び「キャッシュメモリを有する半導体記
憶装置の分野において・・・その転送手段の導通，非導通に制御信号が用いられて
いること」がそれぞれ周知であると主張する。
しかしながら、まず、「半導体記憶装置（メインメモリ）の分野に於いて、
書き込み時と読み出し時の動作を変えて制御を行う制御信号として書き込み信号
（ライトイネーブル信号）ＷＥを用いること」は、被告主張のように特開昭６２－
あると認められる事項は、「半導体記憶装置（メインメモリ）の分野に於いて、書
き込み時又は読み出し時を知らせる制御信号として書き込み信号（ライトイネーブ
ル信号）ＷＥを用いること」である。一般に、ライトイネーブル信号ＷＥは、外部
から半導体記憶装置に書き込みモード又は読み出しモードを知らせることを目的と
する信号であって、動作を変えて制御を行うことを目的とする信号ではない。
次に、本願発明における、メインメモリ・キャッシュメモリ間の転送手段に
ライトイネーブル信号ＷＥを入力する構成は、技術的思想として一体不可分の構成
であり、これが周知技術であったというためには、一体的な技術的思想として周知
であったことが必要である。これを構成する各要素が周知であったとしても、その
ことから直ちに、各要素を組み合わせた技術事項が周知であったということはでき
ない。
さらに、本願発明の上記構成に加え、その目的及び効果も刊行物１（甲第７
号証）に記載されていないから、その構成について、三つの周知技術を組み合わせ
ることにより容易に想到し得たものと判断することは、誤りである。
本件審決は、本件明細書に規定する「『書き込みあるいは読み出し動作を示
す書き込み及び読み出し制御信号』という用語は・・・（実施例第５図の）『書込
み信号ＷＥ』である」（審決謄本２頁２５行目～２８行目）と認定する。
しかしながら、本件審決以前の審査、審判では、本願発明の「書き込みある
いは読み出し動作を示す書き込み及び読み出し制御信号」は、刊行物１記載のいず
れかの信号として、第１発明との一致点として認定されていたものであって、上記
のような事実認定は、これまでの審査、審判の手続中で初めてされたものであり、
しかも、本件審決は、上記認定事実を本願発明と第１発明の相違点として認定した
上、この相違点を「例示するまでもなく周知」と判断している。以上によれば、本
件審決の上記理由は、新たな拒絶理由に該当するから、特許法１５９条２項におい
て準用する同法５０条の規定により、拒絶理由通知が発せられなければならず、こ
の手続を怠ってされた本件審決は、違法である。
本件審決の「半導体記憶装置（メインメモリ）の分野に於いて，書き込み時
と読み出し時の動作を変えて制御を行う制御信号として書込み信号（ライトイネー
ブル信号）ＷＥを用いることは，例示するまでもなく周知であり，キャッシュメモ
リを有する半導体記憶装置の分野に於いて，書き込み時と読み出し時で転送手段の
導通，非導通状態が異なること，その転送手段の導通，非導通に制御信号が用いら
れていることも，例示するまでもなく周知である」（審決謄本６頁１６行目～２２
行目）との認定は、前訴における被告主張の蒸し返しにすぎない。確かに、前訴判
決（甲第１１号証）では、被告の上記主張に対する判断は明示されていないが、前
訴判決は、上記制御信号が入力される方法が認定できないから前審決（甲第１０号
証）の認定は誤りであるとして、これを取り消したものであって、上記制御信号が
選択線から得られる信号であり、ライトイネーブル信号ＷＥはコントロール線及び
選択線から得られる信号に含まれているとの被告主張が認められれば、前訴判決の
上記判断と矛盾するから、被告の上記主張は、前訴判決の拘束力ないし既判力に抵
触する。
第４ 被告の反論
原告は、「前記転送手段は『ブロック選択制御信号』によっても導通，非導
通制御されていることが明らかである」（審決謄本２頁３４行目～３６行目）との
本件審決の認定が誤りであると主張する。
しかしながら、転送手段について、情報が読み出されるメインメモリのブロ
ックに対応した転送部の複数のトランスファゲートを導通状態にし、残りの転送部
の複数のトランスファゲートを非導通状態に制御するために、情報が読み出される
メインメモリのブロックに対応した制御信号が必要であることは、特許請求の範囲
に記載がなくとも明らかである。そして、本件明細書の発明の詳細な説明には、こ
れを実現する構成として、転送手段をブロック選択制御信号によって導通、非導通
制御する実施例しか記載されていない。
本願発明は、書き込み時か否かで制御内容を変更することを目的とするもの
であり、本件審決は、本願発明と第１発明との対比に際して、転送手段の制御を詳
細に検討するために、特許請求の範囲の請求項６に記載された本願発明を発明の詳
細な説明中の記載を考慮して認定したものであり、特許請求の範囲の記載から離れ
て本願発明を認定するものではない。
原告は、刊行物１（甲第７号証）には「書き込み時か否かで制御内容を変更
することができる，という発明・・・が記載されている」（審決謄本４頁２４行目
～２５行目）との本件審決の認定が誤りであると主張する。しかしながら、一般
に、読み出し及び書き込みが可能な半導体記憶装置では、読み出し時には、データ
入力バッファが非動作状態とされてデータ出力バッファが動作状態とされるのに対
し、書き込み時には、データ入力バッファが動作状態とされてデータ出力バッファ
が非動作状態とされる。刊行物１に記載された半導体記憶装置も、読み出し及び書
き込みが可能な半導体記憶装置であるから、データ入力バッファとデータ出力バッ
ファの動作が、読み出し時と書き込み時で異なる。また、キャッシュメモリを有す
る半導体記憶装置では、メインメモリとキャッシュメモリの制御が、読み出し時と
書き込み時で相違することは周知である。
(1) 原告は、キャッシュ制御信号に加えてライトイネーブル信号ＷＥをもメイ
ンメモリ・キャッシュメモリ間の転送手段に入力し、両信号に従って転送手段を制
御するという格別の構成を採用することは、本願出願当時において例示するまでも
なく周知であるとはいえはないとした上、当業者にとって、相違点(3)に係る本願発
明の構成を採用することは容易になし得たことであるとする本件審決の判断が誤り
である旨主張する。
しかしながら、「半導体記憶装置（メインメモリ）の分野に於いて、書き
込み時と読み出し時の動作を変えて制御を行う制御信号として書込み信号（ライト
イネーブル信号）ＷＥを用いること」、「キャッシュメモリを有する半導体記憶装
置の分野に於いて、書き込み時と読み出し時で転送手段の導通、非導通状態が異な
ること」及び「キャッシュメモリを有する半導体記憶装置の分野において・・・そ
の転送手段の導通、非導通に制御信号が用いられていること」はいずれも周知であ
るから、「刊行物１に記載された第１の発明に於いて，前記転送手段の転送制御
を，書き込みあるいは読み出し動作を示す書き込み及び読み出し制御信号（書込み
信号ＷＥ）にも従わせて本願発明のようにすることは，当業者が容易になし得たこ
とである」（審決謄本６頁２３行目～２６行目）との本件審決の判断は正当であ
る。
(2) 上記の各技術事項が周知であることの根拠は、以下のとおりである。
ア 社団法人情報処理学会昭和４７年７月１５日発行「情報処理１３巻７
号」（乙第１号証）には、キャッシュメモリ・システムヘの情報の書き込みである
ストア方式に関して、直接ストア方式では必ず主記憶とキャッシュを直ちに書きか
えておくことが記載されている。そうすると、情報の読み出しの場合には、キャッ
シュヒット時にはキャッシュメモリから情報を読み出し、キャッシュミス時にはメ
インメモリから情報を読み出してキャッシュメモリに転送するのに対し、書き込み
の場合には、キャッシュヒットかキャッシュミスかにかかわりなく、メインメモリ
に情報を書き込む動作を行うものであるから、メインメモリとキャッシュメモリと
の間の情報の転送が読み出し時と書き込み時で相違する。
また、特開昭５６－７７９６８号公報（乙第２号証）には、直接ストア
方式を適用したキャッシュメモリを有する半導体記憶装置が記載されており、キャ
ッシュメモリを有する半導体記憶装置の構成、読み出し動作及び書き込み動作が記
載されている。以上のとおり、キャッシュメモリを有する半導体記憶装置の分野に
おいて、書き込み時と読み出し時で転送手段の導通、非導通状態が異なること、そ
の転送手段の導通、非導通に制御信号が用いられていることは、周知の事項であ
る。
イ 特開昭６２－９９９９１号公報（乙第３号証）には、半導体記憶装置に
おいて、例えば、ライトイネーブル信号ＷＥがハイレベルなら読み出し動作を行
い、ロウレベルなら書き込み動作を行うこと、ライトイネーブル信号ＷＥが他の制
御信号とともにタイミング制御回路ＴＣに入力される構成などが記載されており、
このように、半導体記憶装置の分野において、書き込み時と読み出し時の動作を変
えて制御を行う制御信号としてライトイネーブル信号ＷＥを用いることは、周知の
事項である。
(3) 原告は、半導体記憶装置の分野において、書き込み時と読み出し時の動作
を変えて制御を行う制御信号としてライトイネーブル信号ＷＥを用いることは周知
ではないと主張するが、特開昭６２－９９９９１号公報（乙第３号証）の特許請求
の範囲には、ライトイネーブル信号ＷＥが、ハイレベルであれば読み出し動作を行
わせ、ロウレベルであれば書き込み動作を行わせることが記載されているから、書
き込み時と読み出し時の動作を変えて制御を行う制御信号として用いられている。
また、原告は、メインメモリ・キャッシュメモリ間の転送手段にライトイ
ネーブル信号ＷＥを入力する構成は、技術的思想として一体不可分の構成であり、
これが周知技術であったというためには、一体的な技術的思想として周知であった
ことが必要であると主張する。しかしながら、「メインメモリ・キャッシュメモリ
間の転送手段にライトイネーブル信号ＷＥを入力する」構成が周知であるだけでな
く、当業者にとって、各技術要素が周知であって、かつ、これらを組み合わせるこ
とに困難性はないから、周知技術に基づきこの構成を採用することが容易になし得
たとする本件審決の判断は正当である。
なお、特開昭５６－７７９６８号公報（乙第２号証）には、メインメモ
リ・キャッシュメモリ間に接続される転送手段が制御信号により制御され、書き込
み時と読み出し時で導通、非導通状態が異なることも示されており、このことも周
知であったと認められる。
原告は、本願発明の目的、構成及び効果のいずれも刊行物１（甲第７号
証）に記載されておらず、その構成について三つの周知技術を寄せ集めて容易想到
と判断されているというが、本願発明の基本的な構成は刊行物１に記載されてお
り、その目的、効果は第１発明に内在しているほか、本願発明と第１発明の相違点
も、技術的に密接に関連する周知技術の結合により容易に想到し得たと判断される
のであるから、本件審決の判断に誤りはない。
拒絶理由通知書（甲第８号証）に示されるように、刊行物１は、審査の段階
で拒絶の理由に引用され、しかも、拒絶査定の謄本（甲第９号証）で直接ストア方
式は周知であるとの理由が示されているのであるから、審決が特許法５０条に違反
するところはない。また、審査の段階において、すべての周知事項を示す必要はな
い。
原告は、本件審決が初めて認定した相違点は新たな拒絶理由に該当すると主
張するが、本件審決は、本件特許出願の拒絶査定を支持したものであり、査定の理
由と異なる理由によって審判請求が成り立たないとしたものではない。拒絶の理由
である適用条文及び提示すべき刊行物は、審査の段階において拒絶理由として出願
人に既に通知されたものであり、審判手続において再度通知する必要はない。そし
て、本願発明の基本的な構成は、刊行物１にすべて記載されており、本件審決にお
いて認定した相違点(3)は、当業者であれば当然に熟知している構成に係るものであ
るから、この点につき新たな拒絶理由を通知しなくても、出願人に不利益とはなら
ない。
原告は、相違点(3)に係る被告の主張が前訴判決で退けられたものであり、前
訴判決の拘束力ないし既判力に抵触すると主張する。しかしながら、相違点(3)に係
る構成が当業者にとって容易に想到し得たとする本件審決の判断は、前訴判決で判
断されていないものであるから、被告の上記主張が前訴判決の拘束力ないし既判力
に抵触するものではない。
第５ 当裁判所の判断
(1) 本件審決（甲第１号証）は、本願発明と第１発明との相違点(3)として
「前記転送手段の転送制御を，前者（注、本願発明）が，書き込みあるいは読み出
し動作を示す書き込み及び読み出し制御信号（書込み信号ＷＥ）にも従わせている
のに対して，後者（注、第１発明）が書込み信号ＷＥに従わせているか否か明記し
ていない点」（審決謄本５頁１５行目～１７行目）を認定した上、「半導体記憶装
置（メインメモリ）の分野に於いて，書き込み時と読み出し時の動作を変えて制御
を行う制御信号として書込み信号（ライトイネーブル信号）ＷＥを用いることは，
例示するまでもなく周知であり，キャッシュメモリを有する半導体記憶装置の分野
に於いて，書き込み時と読み出し時で転送手段の導通，非導通状態が異なること，
その転送手段の導通，非導通に制御信号が用いられていることも，例示するまでも
なく周知であるので，刊行物１に記載された第１の発明に於いて，前記転送手段の
転送制御を，書き込みあるいは読み出し動作を示す書き込み及び読み出し制御信号
（書込み信号ＷＥ）にも従わせて本願発明のようにすることは，当業者が容易にな
し得たことである」（６頁１６行目～２６行目）と判断するところ、原告は、この
判断が誤りであると主張する。
(2) 本願発明の要旨は、上記「第２ 当事者間に争いのない事実」の２記載の
とおりである。
また、本件明細書（甲第６号証、平成９年３月１４日付け手続補正書）に
は、本願発明の作用について、「この発明における半導体記憶装置の第２の態様の
転送手段はキャッシュ制御信号及び書き込み制御信号に従い、メインメモリから読
み出された情報をブロック単位でキャッシュメモリに転送するため、書き込み時か
否かで制御内容を変更することができる」（３頁１５行目～１８行目）との記載
が、本件明細書（甲第５号証、平成８年７月３０日付け手続補正書）には、発明の
効果について、「この発明の半導体記憶装置の第２の態様によれば、転送手段はキ
ャッシュ制御信号及び書き込み及び読み出し制御信号に従い、メインメモリから読
み出された情報をキャッシュメモリに転送するため、書き込み時か読み出し時かで
制御内容を変更することにより、より細やかな制御を行うことができる」（３頁５
行目～８行目）との記載がある。
これら本願発明の要旨及び本件明細書の記載によれば、本願発明は、「メ
インメモリと前記キャッシュメモリとの間に接続され、キャッシュヒットまたはキ
ャッシュミスを示すキャッシュ制御信号及び書き込みあるいは読み出し動作を示す
書き込み及び読み出し制御信号に従い、前記メインメモリから読み出された情報を
前記キャッシュメモリに転送するための転送手段」を構成とし、これによって、
「書き込み時か否かで制御内容を変更することができ」、「書き込み時か読み出し
時かで制御内容を変更することにより、より細やかな制御を行うことができる」と
の作用、効果を奏するものと認められる。そして、本願発明のこれら構成及び作用
効果は、本件審決が相違点(3)として認定しているように、刊行物１（甲第７号証）
に開示されていない。
(3) 本件審決は、上記のように、相違点(3)に係る技術事項を「半導体記憶装
置（メインメモリ）の分野に於いて、書き込み時と読み出し時の動作を変えて制御
を行う制御信号として書込み信号（ライトイネーブル信号）ＷＥを用いること」、
「キャッシュメモリを有する半導体記憶装置の分野に於いて、書き込み時と読み出
し時で転送手段の導通、非導通状態が異なること」及び「キャッシュメモリを有す
る半導体記憶装置の分野に於いて・・・その転送手段の導通、非導通に制御信号が
用いられていること」の３点に分割し、この分割された各技術が当業者にとって周
知であったと認定するものの、更に進んで、これら三つに分割された技術を組み合
わせて第１発明に適用し本願発明の構成に想到することの容易性については、何ら
明示的な判断を示していない。すなわち、メインメモリ・キャッシュメモリ間に接
続される「転送手段」を「キャッシュ制御信号」に加えて「書き込み及び読み出し
制御信号」によって制御するようにし、本願発明の構成である「メインメモリと前
記キャッシュメモリとの間に接続され、キャッシュヒットまたはキャッシュミスを
示すキャッシュ制御信号及び書き込みあるいは読み出し動作を示す書き込み及び読
み出し制御信号に従い、前記メインメモリから読み出された情報を前記キャッシュ
メモリに転送するための転送手段」を備えるようにする点の容易想到性について
は、何ら明示的な判断が示されていない。
(4) 被告は、本願発明の基本的な構成は刊行物１（甲第７号証）に記載されて
おり、その目的、効果は第１発明に内在しており、本願発明と第１発明の相違点
も、技術的に密接に関連する周知技術の結合により容易に想到し得たものと判断さ
れるのであるから、本件審決の判断に誤りはないと主張する。
しかしながら、上記構成中、「転送制御を書き込みあるいは読み出し動作
を示す書き込み及び読み出し制御信号にも従わせる」構成については、本件審決が
相違点(3)として認定しているように、刊行物１（甲第７号証）に記載されておら
ず、したがって、この構成による効果が第１発明に内在するということもできな
い。また、本件審決が周知技術であると認定する技術分野が密接に関連するとして
も、これら周知技術が記載された文献として被告が指摘するものには、メインメモ
リ・キャッシュメモリとの間に接続される「転送手段」を「キャッシュ制御信号」
に加えて「書き込み及び読み出し制御信号」によって制御することは開示されてい
ないのであり、本件審決の認定するこれらの周知技術の存在から直ちに本願発明の
構成が容易に想到し得るというべき根拠はない。
そうすると、本件審決が認定した相違点(3)について、メインメモリ・キャ
ッシュメモリ間に接続される「転送手段」を「キャッシュ制御信号」に加えて「書
き込み及び読み出し制御信号」によって制御する技術に関する刊行物を示さず、加
えて、第１発明と本件審決が認定した周知技術との組合せの容易性についても、何
ら明示的な判断を示すことなく、本願発明が当業者にとって容易に想到し得たもの
であるとした本件審決の判断は、是認することができず、誤りというべきである。
決の結論に影響を及ぼすことは明らかであるから、その余の点につき判断するまで
もなく、本件審決は取消しを免れない。
よって、原告の請求は理由があるからこれを認容し、訴訟費用の負担につき
行政事件訴訟法７条、民訴法６１条を適用して、主文のとおり判決する。
東京高等裁判所第１３民事部
裁判長裁判官 篠 原 勝 美
裁判官 岡 本 岳
裁判官 長 沢 幸 男
