\chapter{Verificación y validación del sistema}
	\label{cap:verif}
	\input{secciones/cuerpo/capitulo6/intro}
	\section{Depuración de la configuración de la interfaz FX2LP}
		\input{secciones/cuerpo/capitulo6/interfaz}
	\section{Pruebas de la síntesis de la MEA en el FPGA}
		\input{secciones/cuerpo/capitulo6/fpga}
	\section{Pruebas de la comunicación entre el FPGA y la PC}
		\subsection{Elección de la biblioteca libusb-1.0}
		\input{secciones/cuerpo/capitulo3/libusb}
		\input{secciones/cuerpo/capitulo6/pc}
	\section{Resultados}
		\input{secciones/cuerpo/capitulo6/resultados}
	\section{Conclusiones}
		\input{secciones/cuerpo/capitulo6/conclusiones}
	\section{Trabajos Futuros}
		\input{secciones/cuerpo/capitulo6/futuro}