{"patent_id": "10-2021-0024804", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0052247", "출원번호": "10-2021-0024804", "발명의 명칭": "도전성 부재가 도금된 외부 하우징을 포함하는 전자 장치 및 그의 제조 방법", "출원인": "삼성전자주식회사", "발명자": "정충효"}}
{"patent_id": "10-2021-0024804", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "전자 장치의 제조 방법에 있어서,상기 전자 장치의 외관을 적어도 일부 형성하는 외부 하우징에서 외부로 노출되는 면인 제1 면의 적어도 일부영역인 도금 영역에 트랜치(trench)를 형성하는 트랜치 단계;상기 도금 영역에 제1 금속재를 포함하는 제1 도금층을 형성하는 제1 도금 단계;상기 도금 영역을 폴리싱(polishing)하는 폴리싱 단계; 및상기 외부 하우징의 제1 면에 도장층을 형성하는 도장 단계;를 포함하는 전자 장치의 제조 방법."}
{"patent_id": "10-2021-0024804", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 폴리싱 단계는,상기 제1 도금 단계 이전에 상기 도금 영역을 폴리싱하는 제1 폴리싱 단계 및 상기 제1 도금 단계 이후에 상기도금 영역을 폴리싱하는 제2 폴리싱 단계를 포함하는 전자 장치의 제조 방법."}
{"patent_id": "10-2021-0024804", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 트랜치를 형성하는 단계는,상기 도금 영역에 산과 골이 연속된 미세 요철이 형성되도록 레이저(laser)를 조사하여 이루어지는 전자 장치의제조 방법."}
{"patent_id": "10-2021-0024804", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서,상기 폴리싱 단계는,상기 도금 영역과 상기 도금 영역을 제외한 기준 영역 사이의 단차를 줄일 수 있도록 상기 미세 요철의 산의 일부 및 상기 제1 도금층의 일부 중 적어도 하나를 절삭시키는 단계인 전자 장치의 제조 방법."}
{"patent_id": "10-2021-0024804", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제2항에 있어서,상기 제2 폴리싱 단계 이후 제2 금속재를 포함하는 제2 도금층을 형성하는 제2 도금 단계;를 더 포함하는 전자장치의 제조 방법."}
{"patent_id": "10-2021-0024804", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서,상기 제1 금속재는,니켈(Ni), 구리(Cu), 은(Ag)을 포함하는 금속재 중 적어도 하나를 포함하는 전자 장치의 제조 방법."}
{"patent_id": "10-2021-0024804", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제5항에 있어서,공개특허 10-2022-0052247-3-상기 제2 금속재는,니켈(Ni)을 포함하는 금속재를 포함하는 전자 장치의 제조 방법."}
{"patent_id": "10-2021-0024804", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1항에 있어서,상기 도장 단계는,상기 외부 하우징의 제1 면의 단차가 보상될 수 있도록 상기 제1 면에 보상층을 형성하는 단차 보상 단계,상기 보상층에 색상을 갖는 컬러층을 형성하는 컬러 단계 및상기 컬러층에 상기 컬러층을 보호할 수 있도록 보호층을 형성하는 보호 단계를 포함하는 전자 장치의 제조 방법."}
{"patent_id": "10-2021-0024804", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서,상기 도장 단계의 단차 보상 단계는,서로 다른 종류의 프라이머(primer)를 이용하여 보상층을 형성하는 전자 장치의 제조 방법."}
{"patent_id": "10-2021-0024804", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "전자 장치의 제조 방법에 있어서,상기 전자 장치의 외관을 적어도 일부 형성하는 외부 하우징에서 외부로 노출되는 면인 제1 면의 반대 면인 제2면의 적어도 일부 영역인 도금 영역에 트랜치(trench)를 형성하는 트랜치 단계;상기 도금 영역을 폴리싱(polishing)하는 폴리싱 단계; 및상기 도금 영역에 제1 금속재를 포함하는 제1 도금층을 형성하는 제1 도금 단계;를 포함하는 전자 장치의 제조방법."}
{"patent_id": "10-2021-0024804", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제10항에 있어서,상기 폴리싱 단계는,상기 제1 도금 단계 이전에 상기 도금 영역을 폴리싱하는 제1 폴리싱 단계 및 상기 제1 도금 단계 이후에 상기도금 영역을 폴리싱하는 제2 폴리싱 단계를 포함하는 전자 장치의 제조 방법."}
{"patent_id": "10-2021-0024804", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서,상기 제2 폴리싱 단계 이후 제2 금속재를 포함하는 제2 도금층을 형성하는 제2 도금 단계;를 더 포함하는 전자장치의 제조 방법."}
{"patent_id": "10-2021-0024804", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제10항에 있어서,상기 도금 영역은,상기 전자 장치의 발열 부품과 대면하는 영역인 전자 장치의 제조 방법."}
{"patent_id": "10-2021-0024804", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "전자 장치에 있어서,상기 전자 장치의 외관을 형성하는 외부 하우징;공개특허 10-2022-0052247-4-상기 외부 하우징에서 외부로 노출되는 제1 면의 적어도 일부 영역인 도금 영역에 배치되는 도전성 부재; 및상기 도금 영역에 배치된 도전성 부재가 가려지도록 상기 제1 면에 형성되는 도장층;을 포함하는 전자 장치."}
{"patent_id": "10-2021-0024804", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제14항에 있어서,상기 도전성 부재와 도장층은,상기 도금 영역에 트랜치(trench)를 형성하는 트랜치 단계,상기 도금 영역에 제1 금속재를 포함하는 제1 도금층을 형성하는 제1 도금 단계,상기 도금 영역을 폴리싱(polishing)하는 폴리싱 단계 및상기 외부 하우징의 제1 면에 도장층을 형성하는 도장 단계를 포함하는 제조 방법으로 형성되는 전자 장치."}
{"patent_id": "10-2021-0024804", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제15항에 있어서,상기 제조 방법의 폴리싱 단계는,상기 제1 도금 단계 이전에 상기 도금 영역을 폴리싱하는 제1 폴리싱 단계 및 상기 제1 도금 단계 이후에 상기도금 영역을 폴리싱하는 제2 폴리싱 단계를 포함하는 전자 장치."}
{"patent_id": "10-2021-0024804", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제15항에 있어서,상기 제조 방법의 트랜치 단계는,상기 도금 영역에 산과 골이 연속된 미세 요철이 형성되도록 레이저(laser)를 조사하여 이루어지는 전자 장치."}
{"patent_id": "10-2021-0024804", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제17항에 있어서,상기 제조 방법의 폴리싱 단계는,상기 도금 영역과 상기 도금 영역을 제외한 기준 영역 사이의 단차를 줄일 수 있도록 상기 미세 요철의 산의 일부 및 상기 제1 도금층의 일부 중 적어도 하나를 절삭시키는 단계인 전자 장치."}
{"patent_id": "10-2021-0024804", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제18항에 있어서,상기 제조 방법은,상기 제2 폴리싱 단계 이후 제2 금속재를 포함하는 제2 도금층을 형성하는 제2 도금 단계;를 더 포함하는 전자장치."}
{"patent_id": "10-2021-0024804", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제14항에 있어서,상기 도금 영역은,상기 외부 하우징의 다른 영역에 비해 두껍게 형성된 영역인 전자 장치."}
{"patent_id": "10-2021-0024804", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "전자 장치의 제조 방법에 있어서,상기 전자 장치의 외관의 적어도 일부를 형성하는 하우징에 홀(hole) 부를 형성하는 단계;공개특허 10-2022-0052247-5-상기 하우징의 외면의 적어도 일부 영역인 제1 도금 영역에 트랜치(trench)를 형성하고, 상기 하우징의 내면의적어도 일부 영역인 제2 도금 영역에 트랜치를 형성하고, 상기 제1 도금 영역 및 상기 제2 도금 영역과 연결되고 상기 전자 장치에 형성된 홀 부의 내면의 적어도 일부 영역인 제3 도금 영역에 트랜치를 형성하는 트랜치 단계;상기 제1 도금 영역, 상기 제2 도금 영역 및 상기 제3 도금 영역 중 적어도 하나에 제1 금속재를 포함하는 제1도금층을 형성하는 제1 도금 단계;상기 제1 도금 영역을 폴리싱(polishing)하는 폴리싱 단계;상기 홀 부에 충진재를 채우는 채움 단계;상기 홀 부에 채워져 상기 하우징 외면으로 돌출된 충진재의 일부를 포함하여 상기 제1 도금 영역을 폴리싱하는추가 폴리싱 단계; 및상기 제1 도금 영역을 도금하는 추가 도금 단계;를 포함하는 전자 장치의 제조 방법."}
{"patent_id": "10-2021-0024804", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "제21항에 있어서,상기 폴리싱 단계는,상기 제1 도금 단계 이전에 상기 도금 영역을 폴리싱하는 제1 폴리싱 단계 및 상기 제1 도금 단계 이후에 상기도금 영역을 폴리싱하는 제2 폴리싱 단계를 포함하는 전자 장치의 제조 방법."}
{"patent_id": "10-2021-0024804", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_23", "content": "제22항에 있어서,상기 제2 폴리싱 단계 이후 제2 금속재를 포함하는 제2 도금층을 형성하는 제2 도금 단계;를 더 포함하는 전자장치의 제조 방법."}
{"patent_id": "10-2021-0024804", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_24", "content": "제21항에 있어서,상기 제3 도금 영역은,상기 홀 부 내면의 일부 영역에 해당하고, 상기 홀 부 내면에서 제3 도금 영역을 제외한 영역은 상기 충진재와직접 접촉되는 전자 장치의 제조 방법."}
{"patent_id": "10-2021-0024804", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_25", "content": "제21항에 있어서,상기 홀 부는,제1 직경으로 상기 하우징의 내면에서 상기 하우징의 외면 방향으로 형성된 제1 부분과, 상기 제1 직경보다 작은 제2 직경으로 상기 제1 부분의 말단에서 상기 하우징의 외면 방향으로 점차 직경이 줄어들도록 형성된 제2부분을 포함하는 전자 장치의 제조 방법."}
{"patent_id": "10-2021-0024804", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_26", "content": "제21항에 있어서,상기 하우징의 외면에 도장층을 형성하는 도장 단계;를 더 포함하는 전자 장치의 제조 방법."}
{"patent_id": "10-2021-0024804", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_27", "content": "전자 장치에 있어서,상기 전자 장치의 외관의 적어도 일부를 형성하고 홀(hole) 부가 형성된 하우징;공개특허 10-2022-0052247-6-상기 하우징의 외면의 적어도 일부 영역에 도금 방식으로 형성되는 제1 도전성 부재; 상기 하우징의 내면의 적어도 일부 영역에 도금 방식으로 형성되는 제2 도전성 부재;상기 홀 부의 내면의 적어도 일부 영역에 도금 방식으로 형성되어 상기 제1 도전성 부재 및 상기 제2 도전성 부재를 연결하는 제3 도전성 부재; 및상기 하우징의 외면에 형성되는 도장층;을 포함하는 전자 장치."}
{"patent_id": "10-2021-0024804", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_28", "content": "제27항에 있어서,상기 제3 도전성 부재는,상기 홀 부 내면의 일부 영역에 형성되고, 상기 홀 부 내면에서 제3 도전성부재가 형성된 부분을 제외한 영역은상기 홀 부에 채워지는 충진재와 직접 접촉되는 전자 장치."}
{"patent_id": "10-2021-0024804", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_29", "content": "제27항에 있어서,상기 홀 부는,제1 직경으로 상기 하우징의 내면에서 상기 하우징의 외면 방향으로 형성된 제1 부분과, 상기 제1 직경보다 작은 제2 직경으로 상기 제1 부분의 말단에서 상기 하우징의 외면 방향으로 점차 직경이 줄어들도록 형성된 제2부분을 포함하는 전자 장치."}
{"patent_id": "10-2021-0024804", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 문서에 개시된 다양한 실시예에 따른 전자 장치의 제조 방법은, 상기 전자 장치의 외관을 적어도 일부 형성하 는 외부 하우징에서 외부로 노출되는 면인 제1 면의 적어도 일부 영역인 도금 영역에 트랜치(trench)를 형성하는 트랜치 단계, 상기 도금 영역에 제1 금속재를 포함하는 제1 도금층을 형성하는 제1 도금 단계, 상기 도금 영역을 폴리싱(polishing)하는 폴리싱 단계 및 상기 외부 하우징의 제1 면에 도장층을 형성하는 도장 단계를 포함할 수 있다. 이 밖에도 다양한 실시예가 가능할 수 있다."}
{"patent_id": "10-2021-0024804", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 문서에 개시된 다양한 실시예들은, 도전성 부재가 도금 방식을 통해 배치된 외부 하우징을 포함하는 전자 장 치와 그 전자 장치의 제조 방법에 관한 것이다."}
{"patent_id": "10-2021-0024804", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "다양한 방식을 통해 제조되는 전자 장치의 하우징에 도전성을 갖는 부재를 배치하여 이를 안테나 패턴이나, 전 자 부품들의 전기적 연결을 위한 배선으로 활용할 수 있다. 하우징에 부착될 수 있는 FPCB(Flexible printed circuit boad)를 이용하거나, 도전성 부재를 도금 방식으로 하우징에 배치하는 방식이 사용되고 있다. 이 중 레이저를 이용한 도금 방식으로 안테나 패턴을 형성하는 종래 기술 중 대표적인 방식으로 LDS(laser direct structuring), LMA(laser manufacturing antenna)를 들 수 있다. LDS는 폴리머 레진을 사용하는 도금 방식이다. 레이저를 통해 금속 유기 화합물을 광화학적 반응으로 분해시켜 레이저가 조사된 부분만 금속을 남겨 안테나 패턴을 형성하는 방식이다. LDS 방식을 이용하기 위해서는 하우징 의 성형 단계에서 도금에 촉매로 작용할 수 있는 중금속을 첨가해야 한다. LMA는 LDS와 다르게 하우징의 성형 단계에서 중금속을 첨가하지 않고, 레이저를 하우징에 조사한 뒤, 그 부분에 촉매 처리를 하여 도금을 수행하는 방식이다. 이 밖에도 전자 장치의 하우징에 도전성 부재를 배치하기 위한 다양한 시도들이 계속되고 있다."}
{"patent_id": "10-2021-0024804", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "FPCB를 이용하는 경우, 조립자의 숙련도에 따라 불량이 발생할 우려가 있고, 편차가 심하게 나타나는 단점이 있 다. 또한, LDS의 경우 하우징의 소재가 한정되는데 LDS 공정을 위한 하우징은 강도가 약한 문제가 있다. LMA 방 식을 이용하더라도 고온, 고습에 취약하고 박리가 쉽게 일어나는 단점이 있을 수 있다. 또한, 앞서 설명한 방식은 하우징의 내면에 수행되어야하는 한계가 있다. 하우징의 외면에 도전성 부재를 배치 하는 경우, 도전성 부재의 도금 과정에서 도전성 부재가 배치된 부분과 배치되지 않은 부분의 단차로 인해 도전 성 부재가 외부로 시인되는 문제가 있을 수 있다. 본 문서에 개시된 다양한 실시예는, 전자 장치의 외관을 이루는 하우징의 외면에 도전성 부재를 안정적으로 배 치하면서도 도전성 부재가 외부로부터 시인되는 문제를 해결할 수 있는 도전성 부재가 도금된 외부 하우징을 포 함하는 전자 장치 및 그의 제조 방법을 제공할 수 있다."}
{"patent_id": "10-2021-0024804", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 문서에 개시된 다양한 실시예에 따른 전자 장치의 제조 방법은, 상기 전자 장치의 외관을 적어도 일부 형성 하는 외부 하우징에서 외부로 노출되는 면인 제1 면의 적어도 일부 영역인 도금 영역에 트랜치(trench)를 형성 하는 트랜치 단계, 상기 도금 영역에 제1 금속재를 포함하는 제1 도금층을 형성하는 제1 도금 단계, 상기 도금 영역을 폴리싱(polishing)하는 폴리싱 단계 및 상기 외부 하우징의 제1 면에 도장층을 형성하는 도장 단계를 포 함할 수 있다. 본 문서에 개시된 다양한 실시예에 따른 전자 장치의 제조 방법은, 상기 전자 장치의 외관을 적어도 일부 형성 하는 외부 하우징에서 외부로 노출되는 면인 제1 면의 반대 면인 제2 면의 적어도 일부 영역인 도금 영역에 트 랜치(trench)를 형성하는 트랜치 단계, 상기 도금 영역을 폴리싱(polishing)하는 폴리싱 단계 및 상기 도금 영 역에 제1 금속재를 포함하는 제1 도금층을 형성하는 제1 도금 단계를 포함할 수 있다. 본 문서에 개시된 다양한 실시예에 따른 전자 장치는, 상기 전자 장치의 외관을 형성하는 외부 하우징, 상기 외 부 하우징에서 외부로 노출되는 제1 면의 적어도 일부 영역인 도금 영역에 배치되는 도전성 부재 및 상기 도금 영역에 배치된 도전성 부재가 가려지도록 상기 제1 면에 형성되는 도장층을 포함할 수 있다. 본 문서에 개시된 다양한 실시예에 따른 전자 장치의 제조 방법은, 상기 전자 장치의 외관의 적어도 일부를 형 성하는 하우징에 홀(hole) 부를 형성하는 단계, 상기 하우징의 외면의 적어도 일부 영역인 제1 도금 영역에 트 랜치(trench)를 형성하고, 상기 하우징의 내면의 적어도 일부 영역인 제2 도금 영역에 트랜치를 형성하고, 상기 제1 도금 영역 및 상기 제2 도금 영역과 연결되고 상기 전자 장치에 형성된 홀 부의 내면의 적어도 일부 영역인 제3 도금 영역에 트랜치를 형성하는 트랜치 단계, 상기 제1 도금 영역, 상기 제2 도금 영역 및 상기 제3 도금 영역 중 적어도 하나에 제1 금속재를 포함하는 제1 도금층을 형성하는 제1 도금 단계, 상기 제1 도금 영역을 폴 리싱(polishing)하는 폴리싱 단계, 상기 홀 부에 충진재를 채우는 채움 단계, 상기 홀 부에 채워져 상기 하우징 외면으로 돌출된 충진재의 일부를 포함하여 상기 제1 도금 영역을 폴리싱하는 추가 폴리싱 단계 및 상기 제1 도 금 영역을 도금하는 추가 도금 단계를 포함할 수 있다. 본 문서에 개시된 다양한 실시예에 따른 전자 장치는, 상기 전자 장치의 외관의 적어도 일부를 형성하고 홀 (hole) 부가 형성된 하우징, 상기 하우징의 외면의 적어도 일부 영역에 도금 방식으로 형성되는 제1 도전성 부 재, 상기 하우징의 내면의 적어도 일부 영역에 도금 방식으로 형성되는 제2 도전성 부재, 상기 홀 부의 내면의 적어도 일부 영역에 도금 방식으로 형성되어 상기 제1 도전성 부재 및 상기 제2 도전성 부재를 연결하는 제3 도 전성 부재 및 상기 하우징의 외면에 형성되는 도장층을 포함할 수 있다."}
{"patent_id": "10-2021-0024804", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 문서에 개시된 다양한 실시예에 따르면, 하우징의 외면에 도전성 부재가 배치되더라도 외부에서 도전성 부재 가 시인되는 문제가 해결될 수 있다."}
{"patent_id": "10-2021-0024804", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 문서의 다양한 실시 예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시 예들로 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한 다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템 에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, \"A 또는 B\", \"A 및 B 중 적어도 하나\",“또는 B 중 적어도 하나,”\"A, B 또는 C,\" \"A, B 및 C 중 적어도 하나,”및 “B, 또는 C 중 적어도 하나\"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열 된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. \"제 1\", \"제 2\", 또는 \"첫째\" 또는 \"둘째\"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, “기능적으로” 또는 “통신적으로”라는 용어와 함께 또는 이런 용어 없이, “커플드” 또는 “커넥티드”라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로),무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다. 도 1은, 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 1을 참조하면, 네 트워크 환경에서 전자 장치는 제 1 네트워크(예: 근거리 무선 통신 네트워크)를 통하여 전자 장 치와 통신하거나, 또는 제 2 네트워크(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치 또 는 서버와 통신할 수 있다. 일실시예에 따르면, 전자 장치는 서버를 통하여 전자 장치와 통신할 수 있다. 일실시예에 따르면, 전자 장치는 프로세서, 메모리, 입력 모듈, 음향 출 력 모듈, 디스플레이 모듈, 오디오 모듈, 센서 모듈, 인터페이스, 연결 단자, 햅틱 모듈, 카메라 모듈, 전력 관리 모듈, 배터리, 통신 모듈, 가입자 식별 모듈 , 또는 안테나 모듈을 포함할 수 있다. 어떤 실시예에서는, 전자 장치에는, 이 구성요소들 중 적어도 하나(예: 연결 단자)가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시예에 서는, 이 구성요소들 중 일부들(예: 센서 모듈, 카메라 모듈, 또는 안테나 모듈)은 하나의 구성 요소(예: 디스플레이 모듈)로 통합될 수 있다. 프로세서는, 예를 들면, 소프트웨어(예: 프로그램)를 실행하여 프로세서에 연결된 전자 장치 의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이 터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서 는 다른 구성요소(예: 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘발성 메 모리에 저장하고, 휘발성 메모리에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메 모리에 저장할 수 있다. 일실시예에 따르면, 프로세서는 메인 프로세서(예: 중앙 처리 장치 또 는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(예: 그래픽 처 리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치가 메인 프로세서 및 보조 프로세서 를 포함하는 경우, 보조 프로세서는 메인 프로세서보다 저전력을 사용하거나, 지정된 기능에 특 화되도록 설정될 수 있다. 보조 프로세서는 메인 프로세서와 별개로, 또는 그 일부로서 구현될 수 있 다. 보조 프로세서는, 예를 들면, 메인 프로세서가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서 를 대신하여, 또는 메인 프로세서가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서 와 함께, 전자 장치의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈, 센서 모듈 , 또는 통신 모듈)와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구 성요소(예: 카메라 모듈 또는 통신 모듈)의 일부로서 구현될 수 있다. 일실시예에 따르면, 보조 프로 세서(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능이 수행되는 전자 장치 자 체에서 수행될 수 있고, 별도의 서버(예: 서버)를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공 지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워 크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지 능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다. 메모리는, 전자 장치의 적어도 하나의 구성요소(예: 프로세서 또는 센서 모듈)에 의해 사 용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램) 및, 이와 관련 된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리는, 휘발성 메모리 또는 비 휘발성 메모리를 포함할 수 있다. 프로그램은 메모리에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제, 미들 웨어 또는 어플리케이션을 포함할 수 있다. 입력 모듈은, 전자 장치의 구성요소(예: 프로세서)에 사용될 명령 또는 데이터를 전자 장치 의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈은, 예를 들면, 마이크, 마우스, 키보드, 키 (예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다. 음향 출력 모듈은 음향 신호를 전자 장치의 외부로 출력할 수 있다. 음향 출력 모듈은, 예를 들 면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다. 디스플레이 모듈은 전자 장치의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로 를 포함할 수 있다. 일실시예에 따르면, 디스플레이 모듈은 터치를 감지하도록 설정된 터치 센서, 또는 상 기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다. 오디오 모듈은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예 에 따르면, 오디오 모듈은, 입력 모듈을 통해 소리를 획득하거나, 음향 출력 모듈, 또는 전자 장치와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치)(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다. 센서 모듈은 전자 장치의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태) 를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다. 인터페이스는 전자 장치가 외부 전자 장치(예: 전자 장치)와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스는, 예 를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터 페이스, 또는 오디오 인터페이스를 포함할 수 있다. 연결 단자는, 그를 통해서 전자 장치가 외부 전자 장치(예: 전자 장치)와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다. 햅틱 모듈은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진 동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈은 하나 이상 의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다. 전력 관리 모듈은 전자 장치에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈 은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다. 배터리는 전자 장치의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리 는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다. 통신 모듈은 전자 장치와 외부 전자 장치(예: 전자 장치, 전자 장치, 또는 서버) 간 의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈은 프로세서(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통 신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈은 무선 통신 모듈(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워 크) 또는 제 2 네트워크(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수 의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈은 가입자 식별 모듈에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크 또는 제 2 네트워크와 같 은 통신 네트워크 내에서 전자 장치를 확인 또는 인증할 수 있다. 무선 통신 모듈은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또 는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈은 전자 장치, 외부 전자 장치(예: 전자 장치) 또는 네트워크 시스템(예: 제 2 네트워크)에 규정되는 다양한 요구사항을 지원할 수 있다. 일실시예에 따르면, 무선 통신 모듈은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이 상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링 크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다. 안테나 모듈은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이 루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈은 복수의 안테나들 (예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크 또는 제 2 네트워크와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모 듈과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품 (예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈의 일부로 형성될 수 있다. 다양한 실시예에 따르면, 안테나 모듈은 mmWave 안테나 모듈을 형성할 수 있다. 일실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배 치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있 는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다. 일실시예에 따르면, 명령 또는 데이터는 제 2 네트워크에 연결된 서버를 통해서 전자 장치와 외부의 전자 장치간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치 와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요 청에 반응하여 수행해야 할 경우에, 전자 장치는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치로 전달할 수 있다. 전자 장치는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치는 IoT(internet of things) 기기를 포함할 수 있다. 서버는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일실시예에 따르면, 외부의 전자 장치 또는 서버는 제 2 네트워크 내에 포함될 수 있다. 전자 장치는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다.도 2 내지 도 4는, 본 문서에 개시된 다양한 실시예에 따른 도전성 부재를 포함하는 외부 하우징을 구비한 전자 장치의 다양한 실시예이다. 도 2의 (a) 및 도 4 의 (a)는, 도장층을 형성하기 전으로 도전성 부재가 시인되는 모습을 도시한 도면이다. 다양한 실시예에 따르면, 전자 장치는 전자 장치의 외관을 이루는 외부 하우징을 포함할 수 있다. 외부 하 우징은 다양한 소재로 형성될 수 있다. 외부 하우징은 예를 들어, 금속, 합성 수지와 같은 소재로 형 성될 수 있다. 또한, 외부 하우징은 다양한 방식으로 제조될 수 있다. 예를 들어, 외부 하우징은 사 출 방식으로 제작될 수 있다. 도 2를 참조하면, 외부 하우징의 제1 면(201A)의 적어도 일부 영역에 해당하는 도금 영역에는 도전성 부재 가 배치될 수 있다. 제1 면(201A)은, 외부 하우징에서 외부로 노출되는 면일 수 있다. 도전성 부재 는 도금 방식으로 외부 하우징의 제1 면(201A)에 배치될 수 있다. 예를 들어, 도전성 부재는 후 술하는 제1 도금 단계(예: 도 5의 제1 도금 단계)로 형성된 제1 도금층(예: 도 6d의 제1 도금층) 및/ 또는 제2 도금 단계(예: 도 5의 제2 도금 단계)로 형성된 제2 도금층(예: 도 6d의 제2 도금층)을 포 함할 수 있다. 도 2의 (b)를 참조하면, 외부 하우징의 제1 면(201A)에는 도장층이 형성될 수 있다. 도전성 부재 가 배치된 도금 영역을 포함하여 외부 하우징의 제1 면(201A)에 도장층이 형성됨으로써, 도전성 부재가 전자 장치 외부로 노출되지 않을 수 있다. 도전성 부재가 외부에서 시인되지 않기 때문 에 도전성 부재의 외부 시인으로 인한 전자 장치의 심미성 손상이 방지될 수 있다. 다양한 실시예에 따르면, 도전성 부재는 전기적 신호의 전달이 필요한 전자 장치의 구성 요소로 활용 될 수 있다. 예를 들어, 도전성 부재는 전자 장치의 근거리 및 원거리 통신을 위한 안테나로 활용될 수 있다. 이 밖에도 도전성 부재는 각종 전자 부품을 전기적으로 연결하는 배선으로 활용될 수 있다. 또한, 정전식 터치 입력을 인식하기 위한 터치 센서 등으로 다양하게 활용될 수 있다. 이상 언급된 도전성 부재 의 활용은 예시에 불과하며 도전성 부재는 전기적 신호의 전달이 필요한 다양한 구성 요소로 활용될 수 있다. 다양한 실시예에 따르면, 외부 하우징의 제1 면(201A)에 형성되는 도장층은 도전성 부재가 전자 장치에서 어떠한 구성 요소로 활용되는지에 따라 다양한 성질을 갖는 소재로 형성될 수 있다. 예를 들어, 도전 성 부재가 안테나로 활용되거나, 전자 부품을 전기적으로 연결하는 배선으로 활용되는 경우, 도장층 은 전도성이 낮은 절연 소재로 형성될 수 있다. 이와 다르게, 도전성 부재가 외부로부터의 전기적 신호를 인식할 필요가 있는 구성 요소로 활용되는 경우, 도장층은 전도성을 갖는 소재로 형성될 수 있다. 예를 들 어, 도전성 부재가 정전식 터치 입력을 인식하는 터치 센서로 활용되는 경우, 도장층은 전도성을 갖 는 소재로 형성될 수 있다. 다양한 실시예에 따르면, 도전성 부재가 배치되는 도금 영역은 외부 하우징의 다른 영역에 비해 두껍 게 형성된 영역일 수 있다. 도금 영역이 두껍게 형성되면 외부 충격에 상대적으로 더 강한 내성을 가질 수 있다. 이로 인하여, 외부 충격에 의하여 도전성 부재가 손상되는 현상을 방지할 수 있다. 도금 영역을 두 껍게 형성함으로써, 도금 영역에 배치된 도전성 부재가 지정된 성능을 유지할 수 있다. 다른 실시예에 따르면, 도 3에 도시된 것과 같이, 도전성 부재는 외부 하우징의 제2 면(201B)에 배치 될 수 있다. 제2 면(201B)은 제1 면(201A)의 반대 면으로, 전자 장치 내부에 배치된 전자 부품 중 적어도 일부와 대면하는 면일 수 있다. 이 경우, 도전성 부재가 배치되는 도금 영역은 외부 하우징의 제2 면 (201B) 중 적어도 일부 영역을 의미할 수 있다. 외부 하우징의 제2 면(201B)은 전자 장치 내부에 배 치된 전자 부품과 대면하는 면일 수 있다. 제2 면(201B)에 배치된 도전성 부재는 전자 부품과 전기적으로 연결되는 배선으로 활용되거나, 발열 정도가 심한 전자 부품인 발열 부품(예: 프로세서(예: 도 1의 프로세서 , 전력 관리 모듈(예: 도 1의 전력 관리 모듈 및 배터리(예: 도 1의 배터리)와 대면하는 영역에 배치되여 열을 전달하는 방열 부재로 활용될 수 있다. 도전성 부재가 방열 부재로 활용되는 경우, 도전성 부재가 배치되는 도금 영역은 발열 부품과 대면하는 영역일 수 있다. 이상 언급된 도전성 부재의 활 용은 예시에 불과하며, 도전성 부재의 활용은 예시에 불과하며 도전성 부재는 전기적 신호의 전달 또 는 열의 전달이 필요한 다양한 구성 요소로 활용될 수 있다. 다양한 실시예에 따르면, 도 4에 도시된 전자 장치는 사용자의 귀에 착용되고 외부 전자 장치와 근거리 통신으 로 연결되어 소리를 재생하는 전자 장치일 수 있다. 전자 장치의 외관을 이루는 외부 하우징의 제1 면(401A)의 일부 영역에 도전성 부재가 배치될 수 있다. 제1 면(401A)은 외부 하우징이 외부로 노출되는 면을 의미할 수 있다. 도전성 부재는 외부 전자 장치와 전자 장치를 연결하기 위한 안테나 로 사용될 수 있다. 또한, 도전성 부재는 사용자의 터치 입력을 수신하기 위한 터치 센서로 활용될 수 있 다. 도 4의 (b)에 도시된 것과 같이, 외부 하우징의 제1 면(401A)에는 도장층이 형성될 수 있다. 도 장층에 의해 도전성 부재가 가려져, 도전성 부재가 외부에서 시인되지 않을 수 있다. 도 5는, 본 문서에 개시된 다양한 실시예에 따른 제조 방법의 흐름도이다. 도 6a는, 본 문서에 개시된 다양한 실시예에 따라 형성된 트랜치의 모습을 도시한 도면이다. 도 6b는, 도 6a에 도시된 트랜치에 제1 폴리싱 단계가 수행된 모습을 도시한 도면이다. 도 6c는, 도 6b에 도시된 폴리싱된 트랜치에 제1 도금 단계가 수행된 모습을 도시한 도면이다. 도 6d는, 도 6c에 도시된 제1 도금층에 제2 폴리싱 단계가 수행된 모습을 도시한 도면이다. 도 6e는, 본 문서에 개시된 다양한 실시예에 따른 제2 도금 단계와 도장 단계가 수행된 모습을 도시한 도면이다. 도 7은, 도전성 부재의 두께와 성능 사이의 관계를 나타낸 그래프이다. 다양한 실시예에 따르면, 도전성 부재(예: 도 2의 도전성 부재)와 도장층(예: 도 2의 도장층)은 트랜치 단계, 폴리싱 단계(제1 폴리싱 단계 및 제2 폴리싱 단계), 도금 단계(제1 도금 단계 및 제2 도금 단계) 및 도장 단계를 포함하는 제조 방법으로 형성될 수 있다. 도전성 부재는 제 1 도금층 및/또는 제2 도금층을 포함할 수 있다. 도전성 부재는 제1 도금층 및/또는 제2 도금층 으로 형성되므로, 도전성 부재는 제1 도금층 및/또는 제2 도금층과 동일 또는 유사한 것으로 이 해될 수 있다. 다양한 실시예에 따르면, 트랜치 단계는 외부 하우징의 도금 영역(601A)에 트랜치(trench)를 형 성하는 단계일 수 있다. 트랜치는 도 6a에 도시된 것과 같이, 산과 골이 연속된 미세 요철을 의 미할 수 있다. 산은 기준 면에 대해서 볼록하게 형성된 부분을 의미하고, 골은 기준 면에 대해서 오목하게 형성된 부분을 의미할 수 있다. 트랜치 단계는 다양한 공정 기법을 통해 수행될 수 있다. 예를 들어, 레이저(laser)를 도금 영역(601A)에 조사하여 트랜치를 형성할 수 있고, 용재를 통해 도금 영 역(601A)의 일부를 화학적으로 식각하는 에칭(etching), 디캡슐레이팅(decapsulating)과 같은 공법을 사용할 수 있다. 또한, 컴퓨터 계산을 통해 도금 영역(601A)을 물리적으로 정밀하게 가공하는 CNC(computerized numerical control) 밀링 공법을 사용하여 트랜치를 형성하는 것도 가능하다. 이 밖에도 트랜치는 다양한 공법 으로 형성될 수 있다. 다양한 실시예에 따르면, 골의 깊이가 약 10um 내지 약 15um이고, 산의 높이가 약 8um 내지 약 10um이 되도록 트랜치를 형성할 수 있다. 다양한 실시예에 따르면, 트랜치 단계 이후 제1 폴리싱 단계를 수행할 수 있다. 제1 폴리싱 단계 는 트랜치 단계를 통해 도금 영역(601A)에 형성된 트랜치를 일부 절삭시키는 단계일 수 있다. 도 6b를 참조하면, 제1 폴리싱 단계를 통해 트랜치의 산이 일부 절삭될 수 있다. 다양한 실시예에 따르면, 제1 폴리싱 단계 이후 제1 도금 단계를 수행할 수 있다. 제1 도금 단계 는 탈지, 에칭, 중화, 촉매 및 활성화 단계를 포함할 수 있다. 탈지 단계는 도금 영역(601A)에 포함될 수 있는 유지와 같은 이물을 제거하는 세정 단계일 수 있다. 에칭 단계는, 도금 영역(601A) 표면에 형성된 산화막 을 제거하는 단계일 수 있다. 중화 및 촉매 단계는 탈지 및 에칭 단계를 거친 도금 영역(601A)에 제1 금속재를 포함하는 제1 도금층이 도금 방식으로 형성될 수 있도록 준비하는 단계일 수 있다. 중화 및 촉매 단계는 도금 영역(601A)에서 환원 반응이 일어나 제1 금속재가 도금 영역(601A)에 증착될 수 있게 만드는 단계일 수 있 다. 활성화 단계는 제1 도금층을 도금 영역(601A)에 형성하는 단계일 수 있다. 다양한 실시예에 따르면, 제1 금속재는, 니켈(Ni), 구리(Cu) 및 은(Ag)을 포함하는 금속재 중 적어도 하나를 포함할 수 있다. 예를 들어, 활성화 단계에서는 니켈 - 구리 - 은 순서로 도금 영역(601A)에 도금을 수행할 수 있다. 이 경우, 제1 도금층 은 니켈층(Nickel layer) - 구리층(Copper layer) - 은층(Silver layer)의 순서로 형성될 수 있다. 제1 금속재로 은을 사용함으로써, 도금 공정의 비용을 절감할 수 있다. 다양한 실시예에 따르면, 트랜치를 형 성할 때, 골의 깊이를 낮춰 제1 도금 단계에 소요되는 제1 금속재의 양을 줄이고 도금 공정에 소요되 는 시간을 줄일 수 있다. 다양한 실시예에 따르면, 제1 도금 단계 이후 제2 폴리싱 단계를 수행할 수 있다. 제2 폴리싱 단계 는 제1 도금층의 일부를 절삭하는 단계일 수 있다. 제2 폴리싱 단계에서 절삭되는 제1 도금층 은 제1 폴리싱 단계를 통해 일부 절삭된 트랜치의 산에 형성된 제1 도금층일 수있다. 제2 폴리싱 단계를 통해 제1 도금층의 일부가 절삭되면 단차가 줄어들 수 있다. 외부 하우징 의 도금 영역(601A)을 제외한 부분을 기준 영역(601B)이라 할 때, 제2 폴리싱 단계를 통해 도금 영역 (601A)과 기준 영역(601B) 사이의 단차가 줄어들 수 있다. 다양한 실시예에 따르면, 제2 도금 단계는 제2 금속재를 포함하는 제2 도금층을 형성하는 도금 단계 일 수 있다. 제2 도금 단계의 세부적인 내용은 제1 도금 단계와 같으므로 자세한 설명은 생략하도록 한다. 일 실시예에서 제2 금속재는 니켈(Ni)을 포함하는 금속재를 포함할 수 있다. 다른 실시예에서 제2 금속재 는 제1 금속재와 다른 금속재일 수 있다. 제2 도금 단계를 추가함으로써, 도전성 부재의 두께를 더 두껍게 형성하여 도전성 부재의 성능을 향상할 수 있다. 도 7을 참조하면, 도전성 부재의 두께는 도전성 부재의 성능에 관련될 수 있다. 도전성 부재는 제1 도금 단계 로 형성되는 제1 도금층 및/또는 제2 도금 단계로 형성되는 제2 도금층에 의해 형성될 수 있다. 도 7에 도시된 것과 같이, 도전성 부재의 두께가 두꺼울수록 도전성 부재의 저항이 줄어들어 도전성 부재 의 전기 전도성이 향상될 수 있다. 또한, 도전성 부재의 표면이 균일할수록 도전성 부재의 성능이 향상될 수 있 다. 특히, 도전성 부재를 안테나 패턴으로 활용하는 경우 도전성 부재의 표면이 균일할수록 반사 계수가 낮아져 안테나의 효율이 향상될 수 있다. 본 문서에 개시된 다양한 실시예에 따른 제조 방법은 트랜치 형성 이후 제1 폴리싱 단계 및 제2 폴리싱 단계를 수행하여 표면을 고르게 하므로 동일한 금속재를 사용하더라 도 보다 두껍고 균일한 표면을 갖는 도전성 부재를 형성할 수 있다. 또한, 폴리싱 단계(예: 제1 폴리싱 단계 , 제2 폴리싱 단계)를 통해 트랜치 형성에 의한 단차를 줄임으로써, 제1 도금층 및 제2 도금층 의 두께를 줄일 수 있다. 예를 들어, 제1 도금층 및 제2 도금층을 포함하는 도전성 부재의 두께 는 약 11um 내지 약 15um일 수 있다. 일 실시예에서, 도전성 부재에서 구리(Cu)와 은(Ag)을 포함하는 층(laye r)의 두께는 약 8um일 수 있다. 이와 같이, 도전성 부재의 두께를 줄여, 도전성 부재가 배치된 도금 영역(601 A)과 기준 영역(601B) 사이의 단차를 줄일 수 있다. 이 때문에 도전성 부재의 외부 시인을 차단하기 위한 도장 단계 에서 단차를 보상하기 위한 공정이 간소화될 수 있다. 다양한 실시예에 따르면, 도장 단계를 통해 도전성 부재(제1 도금층 및 제2 도금층)가 배치된 도금 영역(601A)을 포함하는 외부 하우징의 제1 면에 도장층이 형성되므로, 도전성 부재가 도장층 에 가려져 전자 장치의 외부로 보이지 않을 수 있다. 도장 단계는 복수의 단계를 포함할 수 있다. 일 실시예에서, 도장 단계는 단차 보상 단계, 컬러 단계 및 보호 단계를 포함할 수 있다. 이상 설명한 도장 단계는 각 단계는 예시에 불과하며 일부 단계가 추가되거나 일부 단계는 생략될 수 있다. 다양한 실시예에 따르면, 도장층은 보상층, 컬러층 및 보호층을 포함할 수 있다. 다양한 실시예에 따르면, 단차 보상 단계는 도전성 소재가 배치된 도금 영역(601A)과 도금 영역(601A)이 아닌 영역인 기준 영역(601B) 사이의 단차를 제거하기 위한 보상층을 형성하기 위한 단계일 수 있다. 예를 들어, 프라이머(primer), 서페이서(surfacer)와 같은 소재로 보상층을 형성할 수 있다. 이러한 보상층 은 보상층에 적층될 컬러층이 보상층에서 박리되지 않도록 컬러층과 보상층 사 이의 접착성을 강화시켜줄 수 있다. 또한, 보상층에 포함된 소재는 방청 소재가 포함될 수 있다. 본 문서 에 개시된 다양한 실시예에 따르면, 폴리싱 단계(제1 폴리싱 단계 및 제2 폴리싱 단계)를 통해 도금 영역(601A)과 기준 영역(601B) 사이의 단차를 미리 일정 정도 보상해두었으므로 단차 보상을 위하여 퍼티 (purtty)와 같은 고비용의 소재를 사용할 필요가 없다. 따라서, 공정 비용을 현저하게 낮추는 것이 가능할 수 있다. 일 실시예에서, 보상층은 적어도 두 개 이상의 서로 다른 프라이머로 형성될 수 있다. 예를 들어, 두 개의 프라이머를 사용할 수 있다. 폴리싱 단계를 통해 단차가 일부 제거되었으므로, 단차 보상을 위한 프라이머의 양과 개수를 필요에 따라 줄일 수 있다. 다양한 실시예에 따르면, 컬러 단계는 컬러층을 형성하는 단계일 수 있다. 컬러층은 색상을 띄는 도 료로 형성될 수 있다. 이 때, 컬러층의 두께를 Å 단위로 설정함으로써, 컬러층이 금속 느낌을 갖도 록 만들 수 있다. 다양한 실시예에 따르면, 단차 보상 단계와 컬러 단계 사이에 UV 코팅재를 포함하는 UV 코팅층(미도시)를 형성 하는 단계를 더 포함할 수 있다. 다양한 실시예에 따르면, 보호 단계는 컬러층에 보호층을 형성하는 단계일 수 있다. 보호층은 컬러층을 보호할 수 있도록 컬러층에 코팅 피막을 형성하는 단계일 수 있다. 이상 설명한, 도장 단계는 이 분야의 통상의 기술자가 이해할 수 있는 범위 내에서 다양하게 변경될 수 있 다. 예를 들어, 앞서 설명한 도장 단계 중 일부 단계는 생략될 수 있고, 필요에 따라 각 단계에서 사용되 는 소재를 다양하게 변경할 수 있다. 이와 같은, 도장 단계를 통해, 도전성 부재가 전자 장치의 외부로 시인되지 않을 수 있다. 폴리싱 단계 를 통해 도전성 부재 또는 도전성 부재가 배치되는 도금 영역(601A)과 기준 영역(601B) 사이의 단차를 보 상하였으므로, 도장층의 표면 단차도 감소할 수 있다. 도금 영역(601A)과 기준 영역(601B) 사이의 단차를 감소시킴으로써, 도전성 부재가 배치된 부분과 배치되지 않은 부분 사이의 단차로 인해 도전성 부재가 외부로 시인되는 문제를 해소할 수 있다. 도 5에 도시된 제조 방법의 흐름도는 예시에 불과하며, 제조 방법은 이 분야의 통상의 기술자가 이해할 수 있는 범위에서 다양하게 변경될 수 있다. 도 5에 도시된 제조 방법의 각 단계 중 일부 단계는 생략될 수 있고 일부 순서가 변경될 수도 있다. 예를 들어, 제1 도금 단계 및 제2 도금 단계 이외의 도금 단계가 추가될 수 있고, 제2 도금 단계 는 생략될 수 있다. 또한, 도 5에는 폴리싱 단계가 제1 폴리싱 단계 및 제2 폴리싱 단계를 포함하여 2회 수행되는 것으로 설명하였 으나, 폴리싱 단계의 횟수는 이에 한정되지 않는다. 예를 들어, 폴리싱 단계는 1회 수행될 수 있다. 이 경우, 폴리싱 단계는 트랜치 단계 이후에 1회 수행되거나, 제1 도금 단계 이후 1회 수행되거나, 제1 도금 단계 및 제2 도금 단계 이후 1회 수행될 수 있다. 또한, 폴리싱 단계가 수행되는 순서도 다양하게 변경될 수 있다. 예를 들 어, 폴리싱 단계는 트랜치 단계 이후 제1 도금 단계나 제2 도금 단계가 수행되기 전에 수행될 수 있고, 제1 도 금 단계 이후 수행될 수 있고, 제1 도금 단계 및 제2 도금 단계 이후 수행될 수 있다. 또한, 도장 단계는 생략될 수 있다. 도 8은, 본 문서에 개시된 다양한 실시예에 따라 형성된 도전성 부재를 안테나로 사용하는 경우와 FPCB에 배치 된 안테나의 성능을 비교한 그래프이다. 도 8의 (a) 그래프는 FPCB(flexible printed circuit board)에 배치된 안테나의 성능 그래프이고, 도 8의 (b) 그래프는 본 발명에 개시된 제조 방법을 통해 형성된 도전성 부재를 안테나로 활용한 경우의 성능 그래프이다. 도 8을 참조하면, 약 700MHz 내지 약 800MHz 부근에서 (b) 그래프의 방사 효율(radiation efficiency)가 더 높 게 나타나는 것을 확인할 수 있다. 이 주파수 대역은 LTE(long term evolution)의 Band 28 대역에 해당하는 대 역이다. 따라서, 본 발명에 개시된 제조 방법을 통해 형성된 도전성 부재는 특정 대역에서 기존 FPCB를 이용한 안테나보다 성능이 개선되는 것을 확인할 수 있다. 도 8을 참조하면, 1GHz 이하 대역(low band)에서, 본 발명에 개시된 제조 방법을 통해 형성된 안테나의 성능이 FPCB를 이용한 안테나의 성능보다 대체적으로 높게 나타남을 확인할 수 있다. 안테나에서 실제 신호가 방사되는 부분은 전자 장치의 다른 전자 부품들과 이격되어 배치되는 것이 유리하다. 본 발명에 개시된 제조 방법은 전자 장치의 외관을 이루는 하우징(예: 사출물)에 도전성 부재를 형성하여 이를 안테나로 이용할 수 있다. 전자 장치 의 외면에 도전성 부재를 형성하여 이를 안테나의 방사체로 활용할 수 있으므로 높은 안테나 방사 효율을 얻을 수 있다. 도 9는, 본 문서에 개시된 다양한 실시예에 따라 형성된 도전성 부재를 안테나로 사용하는 경우, 도장층 형성 유무에 따른 성능을 비교한 그래프이다. 도 9의 (a) 그래프와 (b) 그래프는 모두 본 발명에 개시된 제조 방법을 통해 형성된 도전성 부재를 안테나로 활 용한 경우의 성능 그래프이다. (a) 그래프는 도장층을 형성한 경우이고, (b) 그래프는 도장층을 형성하지 않은 경우의 그래프이다. 도 9를 참조하면, (a) 그래프와 (b) 그래프의 모양이 유사한 것을 확인할 수 있다. 이를 통 해, 도전성 부재가 배치된 도금 영역에 도장층을 형성하더라도 도전성 부재의 성능에 큰 영향이 없음을 확인할 수 있다. 이하, 도 10 내지 도 15c를 통해, 앞에서 설명한 실시예와 다른 실시예에 따른 전자 장치의 제조 방법 및 그 제 조 방법으로 제조된 전자 장치에 대해 설명한다. 도 10은, 본 문서에 개시된 다양한 실시예에 따른 전자 장치의 하우징의 도면이다. 도 11a는, 도 10의 P1 부분 을 확대한 도면이다. 도 11b는, 도 10의 P2 부분을 확대한 도면이다. 다양한 실시예에 따르면, 전자 장치(예: 도 1의 전자 장치, 도 2의 전자 장치)의 하우징 (예: 도 2의 외부 하우징)은 전자 장치의 외관의 적어도 일부를 형성할 수 있다. 하우징 은 전자 장치에 포함된 다양한 전기물(예: 전자 부품을 포함하여 도전성 소재를 포함하는 다양한 장치를 총칭)과 전기물을 제외한 기구물을 수용하고 지지하는 구성 요소일 수 있다. 하우징의 형태는 도 10에 도시된 형태로 한정되지 않는다. 또한, 하우징은 다양한 방법으로 제작될 수 있다. 예를 들어, 하우 징은 복수의 부분이 별도로 제작되어 결합되는 방식으로 제작될 수 있다. 일 실시예에서, 하우징은 외면(1010A)과 내면(1010B)을 포함할 수 있다. 하우징의 내면(1010B)은 하우징에 수용되는 다양한 전기물 및/또는 기구물이 수용되거나 지지되는 면을 의미하고, 하우징의 외면(1010A)은 내면(1010B)의 반대 면으로써, 전자 장치의 외관 일부를 구성하는 면을 의미할 수 있다. 다양한 실시예에 따르면, 하우징에는 도전성 부재가 형성될 수 있다. 도 10, 도 11a 및 도 11b를 참조하면, 하우징의 외면(1010A)에는 제1 도전성 부재가 위치할 수 있 다. 예를 들어, 제1 도전성 부재는 도금 방식으로 하우징 외면(1010A)에 형성될 수 있다. 제1 도전 성 부재가 하우징 외면(1010A)에 형성되는 과정에 대해서는 후술하도록 한다. 예를 들어, 도 10에 도시된 것과 같이 하우징의 상부(예: 도 10의 P1 부분)과 하우징의 하부(예: 도 10의 P2)부분의 외 면(1010A)의 일부에 제1 도전성 부재가 형성될 수 있다. 도 10에 도시된 제1 도전성 부재의 외형은 예시에 불과하며, 제1 도전성 부재가 형성된 위치도 예시에 불과하다. 제1 도전성 부재의 형태와 위치는 전자 장치의 설계에 따라 다양하게 변경될 수 있다. 도 10, 도 11a 및 도 11b를 참조하면, 하우징의 내면(1010B)에는 제2 도전성 부재가 위치할 수 있 다. 예를 들어, 제2 도전성 부재는 도금 방식으로 하우징 내면(1010B)에 형성될 수 있다. 제2 도전 성 부재가 하우징 내면(1010B)에 형성되는 과정에 대해서는 후술하도록 한다. 예를 들어, 도 10에 도시된 것과 같이 하우징의 상부(예: 도 10의 P1 부분)과 하우징의 하부(예: 도 10의 P2)부분의 외 면(1010A)의 일부에 제2 도전성 부재가 형성될 수 있다. 도 10에 도시된 제2 도전성 부재의 외형은 예시에 불과하며, 제2 도전성 부재가 형성된 위치도 예시에 불과하다. 제2 도전성 부재의 형태와 위치는 전자 장치의 설계에 따라 다양하게 변경될 수 있다. 다양한 실시예에 따르면, 하우징에는 홀(hole) 부가 형성될 수 있다. 홀 부는 하우징 의 일부분에 형성된 구멍일 수 있다. 홀 부는 다양한 방식으로 하우징에 형성될 수 있다. 예를 들 어, 하우징이 사출 방식으로 형성되는 경우, 하우징을 형성하는 홀 부가 형성될 부분을 포함 하는 금형을 이용하여 하우징을 제작할 수 있다. 또한, 별도의 가공체를 이용하여 하우징에 구멍을 뚫는 방식으로 홀 부를 형성할 수 있다. 일 실시예에서, 홀 부에는 제3 도전성 부재가 위치 할 수 있다. 예를 들어, 제3 도전성 부재는 도금 방식으로 홀 부 내면(1010B)에 형성될 수 있다. 홀 부 내면(1010B)에 형성된 제3 도전성 부재는 하우징 외면(1010A)에 형성된 제1 도전성 부재와 하우징 내면(1010B)에 형성된 제2 도전성 부재를 연결할 수 있다. 다양한 실시예에 따르면, 홀 부에 형성된 제3 도전성 부재(예: 도 12의 제3 도전성 부재)는 제1 도 전성 부재와 제2 도전성 부재를 연결할 수 있다. 예를 들어, 도 11a에 도시된 것과 같이, 제1-1 도 전성 부재(1021-1)는 제1 홀 부에 형성된 제3 도전성 부재에 의해 제2-1 도전성 부재(1022-1)와 연결될 수 있다. 제1-2 도전성 부재(1021-2)는 제2 홀 부에 형성된 제3 도전성 부재에 의해 제2-2 도전성 부재 (1022-2)와 연결될 수 있다. 또한, 도 11b를 참조하면, 제1-3 도전성 부재(1021-3)는 제3 홀 부에 형성 된 제3 도전성 부재에 의해 제2-3 도전성 부재(1022-3)와 연결될 수 있다. 도면 상으로는 보이지 않으나, 제4 홀 부에 형성된 제3 도전성 부재는 하우징 외면(1010A)에 형성된 제1-3 도전성 부재(1021-3)와 하 우징 내면(1010B)에 형성된 제2 도전성 부재를 연결할 수 있다. 여기서 도전성 부재의 연결 은 도전성 부재가 물리적으로 연결(연결은 연속적인 연결을 포함함)됨으로써, 도전성 부재를 통해 전기적인 신호가 전달될 수 있는 것을 의미할 수 있다. 예를 들어, 제1 도전성 부재가 제3 도전성 부재를 통해 제2 도전성 부재와 연결되면, 제2 도전성 부재로 전달된 전기적 신호가 제3 도전성 부재를 경유하여 제1 도전성 부재로 전달될 수 있다. 다양한 실시예에 따르면, 도전성 부재는 전기적 신호의 전달이 필요한 전자 장치의 구성 요소로 활 용될 수 있다. 예를 들어, 도전성 부재는 전자 장치의 근거리 및 원거리 통신을 위한 안테나로 활 용될 수 있다. 이 밖에도 도전성 부재는 각종 전자 부품을 전기적으로 연결하는 배선으로 활용될 수 있다. 또한, 정전식 터치 입력을 인식하기 위한 터치 센서, 그립 센서 등으로 다양하게 활용될 수 있다(예: 도 4의 도전성 부재). 이상 언급된 도전성 부재의 활용은 예시에 불과하며 도전성 부재는 전기적 신호의 전달이 필요한 다양한 구성 요소로 활용될 수 있다. 도 12는, 본 문서에 개시된 다양한 실시예에 따른 홀 부를 일부 절개한 단면도이다. 도 13a는, 본 문서에 개시 된 다양햔 실시예에 따른 홀 부를 일 방향에서 바라본 도면이다. 도 13b는, 도 13a에 도시된 홀 부를 A-A선을 따라 절개한 단면도이다. 다양한 실시예에 따르면, 홀 부는 하우징에 형성될 수 있다. 홀 부 내면의 일부 영역에는 제 3 도전성 부재가 형성될 수 있다. 도 12에 도시된 것과 같이, 홀 부 내면에 형성된 제3 도전성 부 재는 하우징 외면(1010A)에 형성된 제1 도전성 부재와 하우징 내면(1010B)에 형성된 제2 도전성 부재를 연결할 수 있다. 다양한 실시예에 따르면, 홀 부는 제1 부분과 제2 부분을 포함할 수 있다. 도 12 및 도 13b 를 참조하면, 제1 부분은 하우징의 내면(1010B)과 인접한 부분이고, 제2 부분은 하우징 의 외면(1010A)과 인접한 부분일 수 있다. 일 실시예에서, 제1 부분은 하우징의 내면(1010B)에서 하우징의 외면(1010A) 방향으로 형성 된 부분일 수 있다. 제1 부분은 제1 직경(D1)으로 형성될 수 있다. 예를 들어, 제1 직경(D1)은 약 1.5mm 내지 약 5.5mm일 수 있다. 제2 부분은 제1 부분의 말단에서 하우징의 외면(1010A) 방향으로 형성된 부분일 수 있다. 제2 부분은 제2 직경(D2)으로 시작되어 하우징의 외면(1010A) 방향으로 갈 수록 직경이 점차 줄어드는 형태로 형성될 수 있다. 제2 부분의 높이는 홀 부의 전체 높이에 대해 약 20% 내지 약 50%일 수 있다. 일 실시예에서, 제2 직경(D2)은 제1 직경(D1)보다 작을 수 있다. 예를 들어, 제2 직경(D2)은 약 1.0mm 내지 3.5mm일 수 있다. 제1 부분의 제1 직경(D1)과 제2 부분이 시작되는 부분의 직경인 제2 직경(D2)이 서로 다르기 때문에 도 13b에 도시된 것과 같이, 제1 부분과 제2 부분 사이에는 단차가 형성될 수 있다. 이 단차는 제1 부분으로 충진재가 주입될 때, 충진재가 홀 부를 그대로 빠져나가지 않고 고 정되어 홀 부에 수용되도록 하는 부분일 수 있다. 일 실시예에서, 제2 부분이 끝나는 지점의 직경 인 제3 직경(D3)은 제2 직경(D2)보다 작을 수 있다. 예를 들어, 제3 직경(D3)은 약 0.4mm 내지 약 0.8mm일 수 있다. 일 실시예에서, 제3 도전성 부재는 홀 부의 일부분에 형성될 수 있다. 제3 도전성 부재는 홀 부의 내면 중 일부 영역에 형성될 수 있다. 예를 들어, 도 13b를 참조하면, 제3 도전성 부재는 홀 부의 내면 중 제2 부분에 일부 형성되거나, 제2 부분에 전부 형성될 수 있다. 일 실시예에서, 제2 부분에서 제3 도전성 부재가 형성된 부분은 약 30% 내지 100%일 수 있다. 도 12를 참조하면, 제3 도전성 부재는 홀 부의 제1 부분 중 일부에 형성될 수 있다. 이와 같이, 제3 도전성 부재를 홀 부의 일부에만 형성함으로써, 홀 부에 채워지는 충진재가 제3 도전성 부재 가 형성되지 않은 부분을 통해 홀 부의 내벽에 직접 접촉될 수 있다. 예를 들어, 충진재와 하우징 이 합성 수지 소재로 형성되는 경우, 충진재와 하우징의 친화력이 충진재와 제3 도전성 부재(102 3)의 친화력에 비해 상대적으로 좋을 수 있다. 따라서, 충진재가 홀 부의 내벽을 직접 접촉되면 충진재가 제3 도전성 부재에 접촉되는 것보다 홀 부에 안정적으로 안착될 수 있다. 이상 설명한 홀 부의 형태와 치수는 예시에 불과하며 홀 부의 형태 및 치수는 다양한 설계 요소에 따라 다양하게 변경될 수 있다. 다음으로, 도 14 및 도 15a 내지 도 15c를 참조하여, 도전성 부재를 하우징에 형성하는 과정에 대해 설명하도록 한다. 도 14는, 본 문서에 개시된 다양한 실시예에 따른 전자 장치 제조 방법의 흐름도이다. 도 15a 내지 도 15c는, 본 문서에 개시된 다양한 실시예에 따른 전자 장치의 제조 방법에 따라 도전성 부재가 형성되는 모습을 설명하 기 위한 도면이다. 이하 설명에서 “도금 영역”은 도금이 수행되는 영역으로 앞서 설명한 도전성 부재가 형성되는 부분을 의미할 수 있다. 따라서, 이하의 제1 도금 영역은 앞서 설명한 제1 도전성 부재가 형성된 부분으로 이해 할 수 있고, 제2 도금 영역은 앞서 설명한 제2 도전성 부재가 형성된 부분으로 이해할 수 있고, 제3 도금 영역은 앞서 설명한 제3 도전성 부재가 형성된 부분으로 이해할 수 있다. 이하 설명에서는 도전성 부재 와 대응하는 도금 영역을 도전성 부재와 동일한 부재 번호를 사용하여 설명하도록 한다. 도금 영역의 예 시적인 위치는 도 10, 도 11a 및 도 11b를 참조하도록 한다. 또한 이하 설명에서 도전성 부재를 형성하는 과정은 앞서 도 5를 통해 설명한 과정과 유사할 수 있다. 따라서, 도 5를 통해 설명한 과정과 유사한 과정에 대해서는 “도 5를 참조”할 수 있다는 지시를 기재하고 자세한 설명 은 생략하도록 한다. 또한, 도 14의 흐름도는 예시에 불과하다. 도 14에 도시된 단계를 일부 생략하거나 다른 단계를 추가하는 것이 가능하고 단계의 순서도 필요에 따라 다양하게 변경될 수 있다. 다양한 실시예에 따르면, 하우징(예: 도 10의 하우징)에 홀 부를 형성할 수 있다. 하우징에 형성되는 홀 부는 다양한 방식으로 형성될 수 있다. 예를 들어, 홀 부를 고려한 금형을 이용하여 하우징을 사출 방식으로 형성하여 홀 부가 형성된 하우징을 제작할 수 있고, 하우징에 가공체를 이용하여 홀 부를 형성할 수 있다. 이 밖에도 다양한 방법으로 홀 부를 형성할 수 있다. 다양한 실시예에 따르면, 하우징의 일부 영역에 트랜치(trench)(예: 도 6a의 트랜치)를 형성할 수 있다 . 트랜치는 산(예: 도 6a의 산)과 골(예: 도 6a의 골)이 연속된 미세 요철을 의미할 수 있다. 후술하는 도금 단계에서 트랜치가 형성된 부분에 도금층(예: 도 6d의 도금층)이 형성될 수 있다. 따 라서, 제1 도전성 부재가 형성되는 제1 도금 영역(예: 도 10의 제1 도전성 부재가 형성된 영역), 제2 도전성 부재가 형성되는 제2 도금 영역(예: 도 10의 제2 도전성 부재가 형성된 영역), 제3 도 전성 부재가 형성되는 제3 도금 영역(예: 도 12의 제3 도전성 부재이 형성된 영역에 트랜치를 형성 할 수 있다. 도 12를 통해 설명한 것과 같이, 제3 도전성 부재는 홀 부 내면의 일부 영역에만 형성 될 수 있다. 홀 부 내면(1010B)의 일부 영역에만 트랜치를 형성함으로써, 제3 도전성 부재가 홀 부 내면의 일부 영역에만 형성될 수 있다. 트랜치 단계에 대한 더 자세한 설명은 도 5를 참조할 수 있다. 다양한 실시예에 따르면, 제1 폴리싱 단계를 수행할 수 있다. 제1 폴리싱 단계는 트랜치를 일부 절 삭시키는 단계일 수 있다. 예를 들어, 제1 도금 영역, 제2 도금 영역 및 제3 도금 영역에 형성된 트랜치를 절삭 할 수 있다. 제1 폴리싱 단계는 도장 단계에서 형성되는 도장층(예: 도 6e의 도장층)의 품질 을 고려한 단계일 수 있다. 따라서, 제1 폴리싱 단계는 도장층이 형성되는 제1 도금 영역에만 수행될 수 있다. 제1 폴리싱 단계에 대한 더 자세한 설명은 도 5를 참조할 수 있다. 다양한 실시예에 따르면, 제1 폴리싱 단계 이후에 제1 도금 단계를 수행할 수 있다. 제1 도금 단계 는 제1 도금 영역, 제2 도금 영역 및 제3 도금 영역에 제1 금속재를 포함하는 제1 도금층(예: 도 6d의 제 1 도금층)을 형성하는 단계일 수 있다. 제1 도금 단계로 도금 영역에 형성된 제1 도금층은 도전성 부재의 일부를 형성할 수 있다. 제1 도금 단계에 대한 더 자세한 설명은 도 5를 참조할 수 있다. 다양한 실시예에 따르면, 제1 도금 단계 이후 제2 폴리싱 단계를 수행할 수 있다. 제2 폴리싱 단계 는 제1 도금 단계로 형성된 제1 도금층의 일부를 절삭하는 단계일 수 있다. 제2 폴리싱 단계(140 5)는 도장층의 품질을 고려한 단계일 수 있다. 따라서, 제2 폴리싱 단계는 도장층이 형성되는 제1 도금 영역에만 수행될 수 있다. 제2 폴리싱 단계에 대한 더 자세한 설명은 도 5를 참조할 수 있다. 다양한 실시예에 따르면, 제2 폴리싱 단계 이후 제2 도금 단계를 수행할 수 있다. 제2 도금 단계 는 도금 영역에 제2 금속재를 포함하는 제2 도금층(예: 도 6e의 제2 도금층)을 형성하는 도금 단계 일 수 있다. 제2 도금 단계는 제1 도금 단계와 유사한 도금 단계일 수 있다. 제2 도금 단계 에 대한 더 자세한 설명은 제1 도금 단계를 설명한 도 5를 참조할 수 있다. 다양한 실시예에 따르면, 제2 도금 단계 이후 홀 부 채움 단계를 수행할 수 있다. 홀 부 채움 단계 는 홀 부에 충진재를 채우는 단계일 수 있다. 충진재는 합성 수지 소재일 수 있다. 예를 들어, 충 진재는 광 경화성 레진(예: UV resin)일 수 있다. 충진재는 다양한 방식으로 홀 부에 채워질 수 있다. 예 를 들어, 디스펜싱(dispensing) 장치, 펌핑 장치, 젯트 펌핑 장치와 같은 용융된 액체를 특정 장소에 주입할 수 있는 다양한 장치를 이용하여 충진재를 홀 부에 채울 수 있다. 일 실시예에서, 홀 부의 제1 부분 (예: 도 12의 제1 부분)으로 충진재를 주입할 수 있다. 제1 부분으로 주입된 충진재는 도 15a에 도 시된 것과 같이, 제2 부분(예: 도 12의 제2 부분)을 통해 하우징의 외면(1010A)으로 일부 돌출 될 수 있다. 다양한 실시예에 따르면, 충진재를 채운 이후, 충진재를 경화하는 과정을 포함하는 후처리 단계 수 있다. 충진재의 종류에 따라 다양한 방법을 사용할 수 있다. 광, 열, 촉매 등을 이용하여 충진재를 경 화하는 후처리 단계를 수행할 수 있다. 다양한 실시예에 따르면, 홀 부 채움 단계 이후 추가 폴리싱 단계를 수행할 수 있다. 추가 폴리싱 단계는 앞서 홀 부 채움 단계에 의해 하우징의 외면(1010A)으로 일부 돌출된 충진재의 돌출 부를 제거하는 단계일 수 있다. 도 15b를 참조하면, 추가 폴리싱 단계에 의해 충진재의 돌출부 가 제거될 수 있다. 이 때, 하우징 외면(1010A)의 제1 도금 영역에 형성된 도금층의 일부에 흠집(C)이 형성될 수 있다. 이 때문에 제1 도금 영역의 도금층 표면이 불균일해질 수 있다. 다양한 실시예에 따르면, 추가 폴리싱 단계 이후 추가 도금 단계를 수행할 수 있다. 추가 도금 단 계는 추가 폴리싱 단계에서 제1 도금 영역의 도금층 표면에 형성된 흠집(C)을 보상하는 도금 단계일 수 있다. 추가 도금 단계에 의해 제1 도금 영역의 도금층 표면에 새로운 도금층이 형성될 수 있다. 따라서, 제1 도금 영역의 도금층의 표면 균일도가 향상될 수 있다. 다양한 실시예에 따르면, 추가 도금 단계 이후 도장 단계를 수행할 수 있다. 도장 단계는 하 우징의 외면(1010A) 중 적어도 일부에 도장층을 형성하는 단계일 수 있다. 하우징 외면(1010A)에 형성된 도장층에 의해 제1 도금 영역이 가려질 수 있다. 본 문서에 개시된 다양한 실시예에서는 폴리싱 단계(예: 제1 폴리싱 단계, 제2 폴리싱 단계 및 추가 폴리싱 단계)와 홀 부 채움 단계 를 통해 하우징 외면(1010A)의 표면 균일도가 향상될 수 있다. 이와 같이 표면이 고르게 정리된 하우징 외면(1010A)에 도장층을 형성함으로써, 도장층의 품질이 향상될 수 있다. 도장 단계에 대한 더 자 세한 설명은 도 5를 참조할 수 있다. 본 문서에 개시된 다양한 실시예에 따른 전자 장치의 제조 방법은, 상기 전자 장치의 외관을 적어도 일부 형성 하는 외부 하우징에서 외부로 노출되는 면인 제1 면의 적어도 일부 영역인 도금 영역에 트랜치(trench)를 형성 하는 트랜치 단계, 상기 도금 영역에 제1 금속재를 포함하는 제1 도금층을 형성하는 제1 도금 단계, 상기 도금 영역을 폴리싱(polishing)하는 폴리싱 단계 및 상기 외부 하우징의 제1 면에 도장층을 형성하는 도장 단계를 포 함할 수 있다. 또한, 상기 폴리싱 단계는, 상기 제1 도금 단계 이전에 상기 도금 영역을 폴리싱하는 제1 폴리싱 단계 및 상기 제1 도금 단계 이후에 상기 도금 영역을 폴리싱하는 제2 폴리싱 단계를 포함할 수 있다. 또한, 상기 트랜치를 형성하는 단계는, 상기 도금 영역에 산과 골이 연속된 미세 요철이 형성되도록 레이저 (laser)를 조사하여 이루어질 수 있다. 또한, 상기 폴리싱 단계는, 상기 도금 영역과 상기 도금 영역을 제외한 기준 영역 사이의 단차를 줄일 수 있도 록 상기 미세 요철의 산의 일부 및 상기 제1 도금층의 일부 중 적어도 하나를 절삭시키는 단계일 수 있다. 또한, 상기 제2 폴리싱 단계 이후 제2 금속재를 포함하는 제2 도금층을 형성하는 제2 도금 단계를 더 포함할 수 있다. 또한, 상기 제1 금속재는, 니켈(Ni), 구리(Cu), 은(Ag)을 포함하는 금속재 중 적어도 하나를 포함할 수 있다. 또한, 상기 제2 금속재는, 니켈(Ni)을 포함하는 금속재를 포함할 수 있다. 또한, 상기 도장 단계는, 상기 외부 하우징의 제1 면의 단차가 보상될 수 있도록 상기 제1 면에 보상층을 형성 하는 단차 보상 단계, 상기 보상층에 색상을 갖는 컬러층을 형성하는 컬러 단계 및 상기 컬러층에 상기 컬러층 을 보호할 수 있도록 보호층을 형성하는 보호 단계를 포함할 수 있다. 또한, 상기 도장 단계의 단차 보상 단계는, 서로 다른 종류의 프라이머(primer)를 이용하여 보상층을 형성할 수 있다. 본 문서에 개시된 다양한 실시예에 따른 전자 장치의 제조 방법은, 상기 전자 장치의 외관을 적어도 일부 형성 하는 외부 하우징에서 외부로 노출되는 면인 제1 면의 반대 면인 제2 면의 적어도 일부 영역인 도금 영역에 트 랜치(trench)를 형성하는 트랜치 단계, 상기 도금 영역을 폴리싱(polishing)하는 폴리싱 단계 및 상기 도금 영 역에 제1 금속재를 포함하는 제1 도금층을 형성하는 제1 도금 단계를 포함할 수 있다. 또한, 상기 폴리싱 단계는, 상기 제1 도금 단계 이전에 상기 도금 영역을 폴리싱하는 제1 폴리싱 단계 및 상기 제1 도금 단계 이후에 상기 도금 영역을 폴리싱하는 제2 폴리싱 단계를 포함할 수 있다. 또한, 상기 제2 폴리싱 단계 이후 제2 금속재를 포함하는 제2 도금층을 형성하는 제2 도금 단계를 더 포함할 수 있다. 또한, 상기 도금 영역은, 상기 전자 장치의 발열 부품과 대면하는 영역일 수 있다. 본 문서에 개시된 다양한 실시예에 따른 전자 장치는, 상기 전자 장치의 외관을 형성하는 외부 하우징, 상기 외 부 하우징에서 외부로 노출되는 제1 면의 적어도 일부 영역인 도금 영역에 배치되는 도전성 부재 및 상기 도금 영역에 배치된 도전성 부재가 가려지도록 상기 제1 면에 형성되는 도장층을 포함할 수 있다. 또한, 상기 도전성 부재와 도장층은, 상기 도금 영역에 트랜치(trench)를 형성하는 트랜치 단계, 상기 도금 영 역에 제1 금속재를 포함하는 제1 도금층을 형성하는 제1 도금 단계, 상기 도금 영역을 폴리싱(polishing)하는 폴리싱 단계 및 상기 외부 하우징의 제1 면에 도장층을 형성하는 도장 단계를 포함하는 제조 방법으로 형성될 수 있다. 또한, 상기 제조 방법의 폴리싱 단계는, 상기 제1 도금 단계 이전에 상기 도금 영역을 폴리싱하는 제1 폴리싱 단계 및 상기 제1 도금 단계 이후에 상기 도금 영역을 폴리싱하는 제2 폴리싱 단계를 포함할 수 있다. 또한, 상기 제조 방법의 트랜치 단계는, 상기 도금 영역에 산과 골이 연속된 미세 요철이 형성되도록 레이저 (laser)를 조사하여 이루어질 수 있다. 또한, 상기 제조 방법의 폴리싱 단계는, 상기 도금 영역과 상기 도금 영역을 제외한 기준 영역 사이의 단차를 줄일 수 있도록 상기 미세 요철의 산의 일부 및 상기 제1 도금층의 일부 중 적어도 하나를 절삭시키는 단계일 수 있다. 또한, 상기 제조 방법은, 상기 제2 폴리싱 단계 이후 제2 금속재를 포함하는 제2 도금층을 형성하는 제2 도금 단계를 더 포함할 수 있다. 또한, 상기 도금 영역은, 상기 외부 하우징의 다른 영역에 비해 두껍게 형성된 영역일 수 있다. 본 문서에 개시된 다양한 실시예에 따른 전자 장치의 제조 방법은, 상기 전자 장치의 외관의 적어도 일부를 형 성하는 하우징에 홀(hole) 부를 형성하는 단계, 상기 하우징의 외면의 적어도 일부 영역인 제1 도금 영역에 트 랜치(trench)를 형성하고, 상기 하우징의 내면의 적어도 일부 영역인 제2 도금 영역에 트랜치를 형성하고, 상기 제1 도금 영역 및 상기 제2 도금 영역과 연결되고 상기 전자 장치에 형성된 홀 부의 내면의 적어도 일부 영역인 제3 도금 영역에 트랜치를 형성하는 트랜치 단계, 상기 제1 도금 영역, 상기 제2 도금 영역 및 상기 제3 도금 영역 중 적어도 하나에 제1 금속재를 포함하는 제1 도금층을 형성하는 제1 도금 단계, 상기 제1 도금 영역을 폴 리싱(polishing)하는 폴리싱 단계, 상기 홀 부에 충진재를 채우는 채움 단계, 상기 홀 부에 채워져 상기 하우징 외면으로 돌출된 충진재의 일부를 포함하여 상기 제1 도금 영역을 폴리싱하는 추가 폴리싱 단계 및 상기 제1 도 금 영역을 도금하는 추가 도금 단계를 포함할 수 있다. 또한, 상기 폴리싱 단계는, 상기 제1 도금 단계 이전에 상기 도금 영역을 폴리싱하는 제1 폴리싱 단계 및 상기 제1 도금 단계 이후에 상기 도금 영역을 폴리싱하는 제2 폴리싱 단계를 포함할 수 있다. 또한, 상기 제2 폴리싱 단계 이후 제2 금속재를 포함하는 제2 도금층을 형성하는 제2 도금 단계를 더 포함할 수 있다. 또한, 상기 제3 도금 영역은, 상기 홀 부 내면의 일부 영역에 해당하고, 상기 홀 부 내면에서 제3 도금 영역을 제외한 영역은 상기 충진재와 직접 접촉될 수 있다. 또한, 상기 홀 부는, 제1 직경으로 상기 하우징의 내면에서 상기 하우징의 외면 방향으로 형성된 제1 부분과, 상기 제1 직경보다 작은 제2 직경으로 상기 제1 부분의 말단에서 상기 하우징의 외면 방향으로 점차 직경이 줄 어들도록 형성된 제2 부분을 포함할 수 있다. 또한, 상기 하우징의 외면에 도장층을 형성하는 도장 단계를 더 포함할 수 있다. 본 문서에 개시된 다양한 실시예에 따른 전자 장치는, 상기 전자 장치의 외관의 적어도 일부를 형성하고 홀 (hole) 부가 형성된 하우징, 상기 하우징의 외면의 적어도 일부 영역에 도금 방식으로 형성되는 제1 도전성 부 재, 상기 하우징의 내면의 적어도 일부 영역에 도금 방식으로 형성되는 제2 도전성 부재, 상기 홀 부의 내면의 적어도 일부 영역에 도금 방식으로 형성되어 상기 제1 도전성 부재 및 상기 제2 도전성 부재를 연결하는 제3 도 전성 부재 및 상기 하우징의 외면에 형성되는 도장층을 포함할 수 있다. 또한, 상기 제3 도전성 부재는, 상기 홀 부 내면의 일부 영역에 형성되고, 상기 홀 부 내면에서 제3 도전성부재가 형성된 부분을 제외한 영역은 상기 홀 부에 채워지는 충진재와 직접 접촉되는 전자 장치. 또한, 상기 홀 부는, 제1 직경으로 상기 하우징의 내면에서 상기 하우징의 외면 방향으로 형성된 제1 부분과, 상기 제1 직경보다 작은 제2 직경으로 상기 제1 부분의 말단에서 상기 하우징의 외면 방향으로 점차 직경이 줄 어들도록 형성된 제2 부분을 포함할 수 있다. 그리고 본 명세서와 도면에 개시된 본 문서에 개시된 실시예들은 본 문서에 개시된 실시예에 따른 기술 내용을 쉽게 설명하고 본 문서에 개시된 실시예의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 문서에 개시된 실시예의 범위를 한정하고자 하는 것은 아니다. 따라서 본 문서에 개시된 다양한 실시예의 범위는 여기에 개시 된 실시예들 이외에도 본 문서에 개시된 다양한 실시예의 기술적 사상을 바탕으로 도출되는 모든 변경 또는 변 형된 형태가 본 문서에 개시된 다양한 실시예의 범위에 포함되는 것으로 해석되어야 한다."}
{"patent_id": "10-2021-0024804", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도면의 설명과 관련하여, 동일 또는 유사한 구성 요소에 대해서는 동일 또는 유사한 참조 부호가 사용될 수 있 다. 도 1은, 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블럭도이다. 도 2 내지 도 4는, 본 문서에 개시된 다양한 실시예에 따른 도전성 부재를 포함하는 외부 하우징을 구비한 전자 장치의 다양한 실시예이다. 도 5는, 본 문서에 개시된 다양한 실시예에 따른 제조 방법의 흐름도이다. 도 6a는, 본 문서에 개시된 다양한 실시예에 따라 형성된 트랜치의 모습을 도시한 도면이다. 도 6b는, 도 6a에 도시된 트랜치에 제1 폴리싱 단계가 수행된 모습을 도시한 도면이다. 도 6c는, 도 6b에 도시된 폴리싱된 트랜치에 제1 도금 단계가 수행된 모습을 도시한 도면이다. 도 6d는, 도 6c에 도시된 제1 도금층에 제2 폴리싱 단계가 수행된 모습을 도시한 도면이다. 도 6e는, 본 문서에 개시된 다양한 실시예에 따른 제2 도금 단계와 도장 단계가 수행된 모습을 도시한 도면이다. 도 7은, 도전성 부재의 두께와 성능 사이의 관계를 나타낸 그래프이다. 도 8은, 본 문서에 개시된 다양한 실시예에 따라 형성된 도전성 부재를 안테나로 사용하는 경우와 FPCB에 배치 된 안테나의 성능을 비교한 그래프이다. 도 9는, 본 문서에 개시된 다양한 실시예에 따라 형성된 도전성 부재를 안테나로 사용하는 경우, 도장층 형성 유무에 따른 성능을 비교한 그래프이다. 도 10은, 본 문서에 개시된 다양한 실시예에 따른 전자 장치의 하우징의 도면이다. 도 11a는, 도 10의 P1 부분을 확대한 도면이다. 도 11b는, 도 10의 P2 부분을 확대한 도면이다. 도 12는, 본 문서에 개시된 다양한 실시예에 따른 홀 부를 일부 절개한 단면도이다. 도 13a는, 본 문서에 개시된 다양햔 실시예에 따른 홀 부를 일 방향에서 바라본 도면이다. 도 13b는, 도 13a에 도시된 홀 부를 A-A선을 따라 절개한 단면도이다. 도 14는, 본 문서에 개시된 다양한 실시예에 따른 전자 장치 제조 방법의 흐름도이다. 도 15a 내지 도 15c는, 본 문서에 개시된 다양한 실시예에 따른 전자 장치의 제조 방법에 따라 도전성 부재가 형성되는 모습을 설명하기 위한 도면이다."}
