

![第二章1](D:\GIT仓库\notebook\docs\Computer Science\数字逻辑与计算机组成\第二章1.png)

###### CMOS电路电器特性：

**传播延迟**：指从输入信号变化到引起输出信号变化所需的时间。

**信号通路**：指一个特定输入信号到逻辑元件的特定输出信号所经历的电气通路。

#### 布尔代数

逻辑运算顺序：非、与、或

**对偶定律**：对任何一个逻辑表达式$Y$，将其中的与运算与或运算互换，$0,1$互换，得到的对偶式$Y^D$。若逻辑表达式$X,Y$相等，则$X^D,Y^D$相等，**注意对偶化后部分表达式要添加括号**。





#### 逻辑关系概述

逻辑函数：反映输入变量和输出变量之间逻辑关系的表达式。记为$F(X_1,X_2,\cdots,X_n)$

**3个变量有8种可能的输出组合，有256种可能的逻辑函数。**

真值表与波形图（会画即可）

波形图的横轴表示时间，纵向用横线的高低表示逻辑值大小，**完整的波形图需列出所有的输入组合与对应的输出值。**

##### **逻辑函数的标准表示**

**与—或表达式（积之和表达式），或—与表达式（和之积表达式）**

**标准乘积项（最小项）/求和项（最大项）**：每个逻辑变量出现且仅出现一次的乘积项/求和项

**最大项/最小项编号**，$m_k$表示最大项编号：当二进制输入只有呈现为十进制数$k$时结果为1；$M_k$表示最小项编号：当二进制输入只有呈现为十进制数$k$时结果为0。

逻辑函数的标准表示并非具体表示。

**最大想列表与最小项列表的等价转换：**

$\displaystyle f(A,B,C)=\sum m(0,1,2,3)=\prod M(4,5,6,7)$

##### **逻辑函数的化简与变换（减少输入变量数目、减少逻辑门数目、减少电路规模）**

代数法化简：较为繁杂，不做叙述。

卡诺图化简：过程略

**任何积之和表达式：都可使用“与—或”电路和“与非—与非”电路这两种方法实现。**

**任何和之积表达式：都可使用“或-与”电路和“或非-或非”电路这两种方法实现。**

**在实现数字系统时，为了提高速度、降低成本，通常利用与非门和或非门来构建电路。**

借用德摩根定律，将与—或表达式转化为与非—与非表达式：

$X\cdot Y+Y\cdot Z+X\cdot Z=\overline{\overline{X\cdot Y+Y\cdot Z+X\cdot Z}}$

$=\overline{\overline{X\cdot Y}\cdot \overline{Y\cdot Z}\cdot \overline{X\cdot Z}}$

