LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_arith.all;
USE ieee.std_logic_unsigned.all;
--USE WORK.mypackage.all; --Pour creer un package, il suffit de mettre dans un fichier vide (e.g. mypackage.vhdl)
				--toute les declarations de components souhaites
				--et compiler avec vcom mypackage.vhdl en n'oubliant pas d'inserrer les librairies ieee, std...


ENTITY mux2_1 IS 
PORT ( i0, i1, sel : IN std_logic;
        q : OUT std_logic);
END mux2_1;

ARCHITECTURE mux2_1_archi OF mux2_1 IS


BEGIN
  process(sel)
  begin
    if (sel = '0') then
	 q<= i0;
    elsif (sel ='1')then 
	 q<=i1;
    end if;
  end process;


END mux2_1_archi;
