`define npuarc_CC_HAS_CDMA 0
`define npuarc_CC_HAS_LLM 0
`define npuarc_CC_CLUSTER_ID                     0
`define npuarc_CC_BUS_ECC 0
`define npuarc_CC_SUPPORT_BUS_ECC 0
`define npuarc_CC_SLV_SUPPORT_BUS_ECC 0
`define npuarc_CC_BUS_ECC_PROTECTION 32
`define npuarc_CC_BUS_PARITY_LEVEL 1
`define npuarc_CC_SEPAR_CLK 0
`define npuarc_CC_SUPPORT_SEPARATE_CLK 0
`define npuarc_CC_LS_INT_PREFIX ""
`define npuarc_CC_LS_PREFIX ""
`define npuarc_CC_ASYNC_EXPORT 0
`define npuarc_CC_LOCKSTEP 0
`define npuarc_PIPELINE_MEM_CLK_EN 0
`define npuarc_CC_HAS_EDC 0
`define npuarc_BUS_ECC_ALL_ZERO_ALL_ONE 0
`define npuarc_EDC_ALL_ZERO_ALL_ONE 0
`define npuarc_CC_SAFETY_LEVEL 0
`define npuarc_CC_PERF_MODE 0
`define npuarc_CC_ALLOW_CSM_L2_SHARE_MEMORY   0
`define npuarc_LLM_PARTITION_NUM    0
`define npuarc_LLM_ECC              0
`define npuarc_LLM_ECC_1            0
`define npuarc_CC_ADD_PPB_IFETCH    0
`define npuarc_CC_ADD_PPB_DUNCACH   0
`define npuarc_CC_ADD_PPB_PER       0
`define npuarc_CC_ADD_PPB_DCACH     1
`define npuarc_CC_ADD_PPB_SCU       0
`define npuarc_CC_ADD_PPB_L2C       0
`define npuarc_CC_ADD_PPB_SNP       0
`define npuarc_CC_UAUX_NUM          0
`define npuarc_CC_XNN_UAUX_NUM      0
`define npuarc_CC_TOTAL_UAUX_NUM    0
`define npuarc_CC_HAS_BIU            1
`define npuarc_CC_BIU_CBU_BUS_ID_W    4
`define npuarc_CC_BIU_HAS_AUX        0
`define npuarc_CC_BIU_OBU_BUS_OPTION  0
`define npuarc_CC_BIU_OBU_BUS_DATA_W  64
`define npuarc_CC_BIU_OBU_BUS_ID_W    16
`define npuarc_CC_IOC2LLM_64_IBP_NUM    0
`define npuarc_CC_IOC2LLM_128_IBP_NUM   0
`define npuarc_CC_BIU_OBU_BUS_NUM    0
`define npuarc_CC_BIU_TOTAL_IOC_BUS_NUM 0
`define npuarc_CC_IOC2LLM_IBP_NUM    0
`define npuarc_BIU_TO_LLM_IBP_NUM    1
`define npuarc_BIU_MEM_BUS_NUM       1
`define npuarc_CC_BIU_MEM_BUS_NUM    1
`define npuarc_ROBOCOP_WIDE_IBP           0
`define npuarc_CC_VCCM_WBUF_DEPTH         2
`define npuarc_CC_BIU_VDMI_AXI_BUS        0
`define npuarc_CC_VCCM_IBP_BUS_W          32
`define npuarc_CC_ANY_CORE_HAS_UDMA 0
`define npuarc_CC_ANY_CORE_HAS_DMA_IRQ 0
`define npuarc_CC_HAS_ARCH_CGATE     1
`define npuarc_CC_SYNC_LEGACY_IMPL   0
`define npuarc_CC_SYNC_CDC_LEVELS    2
`define npuarc_CC_SYNC_VERIF_EN      0
`define npuarc_CC_SYNC_SVA_TYPE      0
`define npuarc_CC_SYNC_TMR_CDC       0
`define npuarc_CC_ANY_CORE_HAS_ALTCLKEN 0
`define npuarc_CC_ARCV2MSS   1
`define npuarc_CSM_SM_SLC_ECC_OPTION 0
`define npuarc_CSM_SM_SLC_SIZE       0
`define npuarc_CC_SM_SLC_DATA_ECC_CSIZE 0
`define npuarc_CC_SLC_DATA_BANKS      0
`define npuarc_CC_SLC_LINE_SIZE       0
`define npuarc_CC_SLC_DATA_HALFCYCLE_STEAL  0
`define npuarc_HAS_L2_CACHE 0
`define npuarc_CSM_MEM_ECC      0
`define npuarc_CSM_MEM_PARITY   0
`define npuarc_CC_VCCM_IBP_DATA_W 256
`define npuarc_CC_VCCM_STU_DATA_W 256
`define npuarc_CC_VCCM_STU_NEED_CONVERTOR 0
`define npuarc_CC_MEU_NUM_MST  0
`define npuarc_CC_XDMA_NUM_MST  0
`define npuarc_CC_CORE0_HAS_SMP                 0
`define npuarc_CC_CORE0_HAS_IFU_IBP             1
`define npuarc_CC_CORE0_L2C_HAS_IFU_IBP         0
`define npuarc_CC_CORE0_L2C_HAS_RF_CB_IBP       0
`define npuarc_CC_CORE0_HAS_DMU_IBP             0
`define npuarc_CC_CORE0_HAS_RF_CB_IBP           1
`define npuarc_CC_CORE0_HAS_DMI_ICCM0_IBP       0
`define npuarc_CC_CORE0_HAS_DMI_ICCM1_IBP       0
`define npuarc_CC_CORE0_HAS_DMI_DCCM_IBP        1
`define npuarc_CC_CORE0_HAS_DMI_VCCM_IBP        0
`define npuarc_CC_CORE0_HAS_VCCM                0
`define npuarc_CC_CORE0_ICCM0_SIZE              4096
`define npuarc_CC_CORE0_ICCM1_SIZE              4096
`define npuarc_CC_CORE0_DCCM_SIZE               32768
`define npuarc_CC_CORE0_VCCM_SIZE               4096
`define npuarc_CC_CORE0_ATOMIC_OPTION           1
`define npuarc_CC_CORE0_HAS_DCACHE              1
`define npuarc_CC_CORE0_HAS_DMP_PERIPHERAL0     0
`define npuarc_CC_CORE0_HAS_DMP_PERIPHERAL1     0
`define npuarc_CC_CORE0_DMP_PER_NUM             00
`define npuarc_CC_CORE0_DC_UNCACHED_REGION      0
`define npuarc_CC_CORE0_HAS_PCT                 1
`define npuarc_CC_CORE0_HAS_NMI                 0
`define npuarc_CC_CORE0_HAS_CACHE_DIS           1
`define npuarc_CC_CORE0_HAS_DMAMEM_IBP      0
`define npuarc_CC_CORE0_HAS_DMAPER_IBP      0
`define npuarc_CC_BIU_HAS_CORE0_DMAMEM_IBP      0
`define npuarc_CC_BIU_HAS_CORE0_DMAPER_IBP      0
`define npuarc_CC_BIU_HAS_CORE0_IFU_IBP         1
`define npuarc_CC_BIU_HAS_CORE0_IFU_IBP_L2C     0
`define npuarc_CC_BIU_HAS_CORE0_DMU_IBP         0
`define npuarc_CC_BIU_HAS_CORE0_RF_CB_IBP       1
`define npuarc_CC_BIU_HAS_CORE0_RF_CB_IBP_L2C   0
 `define npuarc_CC_BIU_HAS_CORE0_LQWQ_IBP        1
 `define npuarc_CC_CORE0_HAS_LQWQ_IBP        1
 `define npuarc_CC_BIU_HAS_CORE0_PER0_IBP         0
 `define npuarc_CC_BIU_HAS_CORE0_PER1_IBP         0
 `define npuarc_CC_CORE0_HAS_PER0_IBP             0
 `define npuarc_CC_CORE0_HAS_PER1_IBP             0
`define npuarc_CC_BIU_HAS_CORE0_CCM_DMI         1
`define npuarc_CC_BIU_HAS_CORE0_ICCM0_IBP       0
`define npuarc_CC_BIU_HAS_CORE0_ICCM1_IBP       0
`define npuarc_CC_BIU_HAS_CORE0_DCCM_IBP        1
`define npuarc_CC_BIU_HAS_CORE0_VCCM_IBP        0
`define npuarc_CC_BIU_CORE0_IFU_IBP_DW          64
`define npuarc_CC_BIU_CORE0_LQWQ_IBP_DW         64
`define npuarc_CC_BIU_CORE0_DMU_IBP_DW          128
`define npuarc_CC_BIU_CORE0_RF_CB_IBP_DW        128
`define npuarc_CC_BIU_CORE0_PER0_IBP_DW         64
`define npuarc_CC_BIU_CORE0_PER1_IBP_DW         64
`define npuarc_CC_BIU_CORE0_CCM_IBP_DW          64
`define npuarc_CC_BIU_CORE0_VCCM_IBP_DW         256
`define npuarc_CC_BIU_HAS_IOC_IBP               0
`define npuarc_CC_BIU_HAS_SCU_RF_CB_IBP         0
`define npuarc_CC_BIU_HAS_L2_IBP                0
   `define npuarc_CC_BIU_L2_IBP_DW                 64
`define npuarc_CC_RF_CB_BUS_WIDTH0               128
`define npuarc_CC_RF_CB_MASK_RANGE0              15:0
`define npuarc_CC_RF_CB_MASK_BITS0               16
`define npuarc_CC_RF_CB_BUS_RANGE0              127:0
`define npuarc_ANYCORE_HAS_VEC_UNIT   0
`define npuarc_CC_ADDR_ECC 0
`define npuarc_CC_ECC_SYNDROME 1
`define npuarc_CC_ECC_EXPORT_DB_SB_ONLY 1
`define npuarc_CC_ECC_EXPORT_ERROR_PER_RAM 1
`define npuarc_CC_BIU_DMI_BUS_ADDR_W               24
`define npuarc_CC_BIU_PER_BUS_NUM                  0
`define npuarc_CC_BIU_HAS_DMABU                    0
`define npuarc_CC_BIU_HAS_VCCM_DMI                 0
`define npuarc_CC_BIU_HAS_DMI                      1
`define npuarc_CC_HAS_NMI                          0
`define npuarc_CC_HAS_OLD_NMI                      0
`define npuarc_CC_HAS_NEW_NMI                      0
`define npuarc_CC_CORE_HAS_DUAL_ISSUE              0
`define npuarc_CC_OFFER_CACHE_DIS                  0
`define npuarc_CC_CORES_DUAL_ISSUE                 0
`define npuarc_CC_PADDR_SIZE                    40
`define npuarc_CC_PADDR_MSB                     39
`define npuarc_CC_PADDR_RANGE                   39:0
`define npuarc_CC_NUM_CORES                     1
`define npuarc_CC_BUS_WIDTH                     64
`define npuarc_CC_BUS_RANGE                     63:0
`define npuarc_CC_MASK_BITS                     8
`define npuarc_CC_MASK_MSB                      7
`define npuarc_CC_MASK_RANGE                    7:0
`define npuarc_CC_PER_BUS_RANGE                 63:0
`define npuarc_CC_PER_MASK_RANGE                7:0
`define npuarc_CC_RF_CB_BUS_RANGE               127:0
`define npuarc_CC_RF_CB_BUS_WIDTH               128
`define npuarc_CC_RF_CB_MASK_RANGE              15:0
`define npuarc_CC_RF_CB_MASK_BITS               16
`define npuarc_CORE_HAS_SMP                     0
`define npuarc_CORE_MEM_INIT_PORTS              1
`define npuarc_CORE_HAS_BIU                     0
`define npuarc_CORE_HAS_DCACHE                  1
`define npuarc_CORE_ALL_DCACHE                  1
`define npuarc_CORE_DC_BSIZE                    64
`define npuarc_CORE_HAS_DMP_PER0                0
`define npuarc_CORE_HAS_DMP_PER1                0
`define npuarc_CORE_DC_DMU_SPLIT                1
`define npuarc_CORE_ATOMIC_OPTION               1
`define npuarc_CORE_SLC_AUX_RANGE               5:0
`define npuarc_CC_SNP_ID_RANGE                  2:0
`define npuarc_CC_PIPELINE_IBPS                 0
`define npuarc_CC_PIPELINE_AUXS                 0
`define npuarc_CC_BEATS_PER_DC_BLK              4
`define npuarc_DMA_SRV_SUPPORT_COHERENCY 0
`define npuarc_DMA_SRV_MAX_BURST    0
`define npuarc_DMA_SRV_MAX_TRANS    0
`define npuarc_DMA_SRV_BUF_SIZE     0
`define npuarc_DMA_SRV_DATA_SIZE    0
`define npuarc_CC_HAS_SCU                       0 // used by cc_top.vpp
`define npuarc_CC_HAS_SCU_IBP                   0 // used by biu_top.vpp
`define npuarc_CC_HAS_COHERENT_DMA              0
`define npuarc_CC_HAS_DIRECT_IOC                0
`define npuarc_HAS_DIRECT_IOC                   0
`define npuarc_TEST_SLC_CHANNELS `slc_channels
`define npuarc_TEST_L2C_RO_PORTS 0
`define npuarc_TEST_L2C_WO_PORTS 0
`define npuarc_TEST_L2C_RW_PORTS 0
`define npuarc_TEST_L2C_RS_PORTS 0
`define npuarc_SLC_AUX_CACHE_LOCK_NUM 0
`define npuarc_CC_BIST_OPTION                   0
`define npuarc_CC_SLC_BIST_ADDR_RANGE           `SLC_BIST_ADDR_RANGE
`define npuarc_CC_SLC_BIST_WDATA_RANGE          `SLC_BIST_WDATA_RANGE
`define npuarc_CC_SLC_BIST_WMASK_RANGE          `SLC_BIST_WMASK_RANGE
`define npuarc_CC_SLC_BIST_RDATA_RANGE          `SLC_BIST_RDATA_RANGE
`define npuarc_CC_SLC_BIST_GRPS_RANGE           `SLC_BIST_GRPS_RANGE
`define npuarc_HAS_L2_CACHE                     0
`define npuarc_CC_HAS_L2_CACHE                  0
`define npuarc_CC_HAS_L2C_IBP                   0
`define npuarc_CC_HAS_IOC_IBP                   0
`define npuarc_CC_IFU_BUS_WIDTH                 32
`define npuarc_CC_HAS_DMP_PERIPHERAL0           0
`define npuarc_CC_HAS_DMP_PERIPHERAL1           0
`define npuarc_CC_DMI_PORTS                     1 //[0,1,2]
`define npuarc_CC_DMI_BUS_WIDTH                 64
`define npuarc_CC_BIU_HAS_IFU_IBP               1
`define npuarc_CC_DMI_BUS_OPTION                0
`define npuarc_CC_DMI_BUS_RANGE                 63:0
`define npuarc_CC_DMI_MASK_RANGE                7:0
`define npuarc_CC_ALL_CCM_IBP_NUM               1
`define npuarc_CC_ALL_LQWQ_IBP_NUM              1
`define npuarc_CC_IOC_PORTS                     0 //[0,1]
`define npuarc_CC_BIU_HAS_SCU_IBP               0
`define npuarc_CC_BIU_HAS_SCU_IBP_L2C           0
`define npuarc_CC_BIU_SCU_IBP_DW                128
`define npuarc_CC_BIU_SCU_IO_IBP_DW                128
`define npuarc_CC_BIU_IOC_IBP_DW                128
`define npuarc_CC_BIU_DCACHE_BSIZE              64
`define npuarc_CC_BIU_ADDR_WIDTH                40
`define npuarc_BIU_IOC_BUS_DATA_W               64
`define npuarc_BIU_IOC_BUS_ID_W                 16
`define npuarc_BIU_AXI_BUS_BURS_W               2
`define npuarc_BIU_AXI_BUS_ALEN_W               4
`define npuarc_BIU_AXI_BUS_ASIZ_W               3
`define npuarc_BIU_AXI_BUS_RRSP_W               2
`define npuarc_BIU_AXI_BUS_CACH_W               4
`define npuarc_BIU_AXI_BUS_PROT_W               3
`define npuarc_BIU_AXI_BUS_LOCK_W               2
`define npuarc_BIU_AXI_BUS_BRSP_W               2
`define npuarc_CC_SYNC_FF_LEVELS                2
`define npuarc_CC_SCANTEST_RAM_BYPASS_MUX       0
`define npuarc_CC_POWER_DOMAINS                 0
`define npuarc_CC_EX_ISOLATE_HAS_CDC               0
`define npuarc_CC_EX_PD1_CLK_GATE_CTRL               0
`define npuarc_CC_HAS_DVFS                      0
`define npuarc_CC_PD1_FG                      0
`define npuarc_CC_STUB_SIGNALS_0_NAME cc_idle
`define npuarc_CC_STUB_SIGNALS_0_RANGE 
`define npuarc_CC_ADDR_WIDTH 40
`define npuarc_CC_CLK_NAME   mbus_clk
`define npuarc_CC_CLKEN      mbus_clk_en
`define npuarc_CC_DEF_RATIO  1
`define npuarc_CC_ENDIAN little
`define npuarc_CC_MST0_PREF       cbu_axi_
`define npuarc_CC_MST0_CLK_EN     mbus_clk_en
`define npuarc_CC_MST0_CLK_NAME   clk
`define npuarc_CC_MST0_PROT       axi
`define npuarc_CC_MST0_DATA_WIDTH 64
`define npuarc_CC_MST0_RW         rw
`define npuarc_CC_MST0_EXCL       1
`define npuarc_CC_MST0_LOCK       1
`define npuarc_CC_MST0_ID_WIDTH   4
`define npuarc_CC_MST0_BUS_ECC    0
`define npuarc_CC_MST0_BUS_ECC_PROT 32
`define npuarc_CC_MST0_BUS_PARITY   1
`define npuarc_CC_BIU_PER0_AXI_ID_WIDTH     4
`define npuarc_CC_NUM_MST 1
`define npuarc_CC_SLV0_REG_W           2
`define npuarc_CC_SLV0_NUM_REG         3
`define npuarc_CC_SLV0_REG0_APER_WIDTH 24
`define npuarc_CC_SLV0_REG0_SIGNAL_NAME  iccm0_sys_addr_base
`define npuarc_CC_SLV0_REG0_SIGNAL_RANGE [39:0]
`define npuarc_CC_SLV0_REG0_DEFINE_NAME  ICCM0
`define npuarc_CC_SLV0_REG1_APER_WIDTH 24
`define npuarc_CC_SLV0_REG1_SIGNAL_NAME  iccm1_sys_addr_base
`define npuarc_CC_SLV0_REG1_SIGNAL_RANGE [39:0]
`define npuarc_CC_SLV0_REG1_DEFINE_NAME  ICCM1
`define npuarc_CC_SLV0_REG2_APER_WIDTH 24
`define npuarc_CC_SLV0_REG2_SIGNAL_NAME  dccm_sys_addr_base
`define npuarc_CC_SLV0_REG2_SIGNAL_RANGE [39:0]
`define npuarc_CC_SLV0_REG2_DEFINE_NAME  DCCM
`define npuarc_CC_SLV0_CLK_EN          dbus_clk_en
`define npuarc_CC_SLV0_CLK_NAME        clk
      `define npuarc_CC_SLV0_ADDR_WIDTH      24
    `define npuarc_CC_SLV0_DATA_WIDTH      64
`define npuarc_CC_SLV0_RESP            1
`define npuarc_CC_SLV0_PREF            sccm_axi_
`define npuarc_CC_SLV0_PREF_MSS        sccm_
`define npuarc_CC_SLV0_PROT            axi
`define npuarc_CC_SLV0_ID_WIDTH        16
`define npuarc_CC_SLV0_BUS_ECC          0
`define npuarc_CC_SLV0_BUS_ECC_PROT     32
`define npuarc_CC_SLV0_BUS_PARITY       1
`define npuarc_CC_NUM_SLV 1
`define npuarc_CC_MSS_CLK_NUM          1
`define npuarc_CC_MSS_CLK0_NAME        clk
`define npuarc_CC_MSS_CLK0_DEF_DIV2REF 1
`define npuarc_CC_MSS_CLK0_EN_NUM   4
`define npuarc_CC_MSS_CLK0_EN0_NAME mbus_clk_en
`define npuarc_CC_MSS_CLK0_EN0_OBJ  mss_clk
`define npuarc_CC_MSS_CLK0_EN0_RULE none
`define npuarc_CC_MSS_CLK0_EN1_NAME lbus0_clk_en
`define npuarc_CC_MSS_CLK0_EN1_OBJ  mss_clk
`define npuarc_CC_MSS_CLK0_EN1_RULE none
`define npuarc_CC_MSS_CLK0_EN2_NAME dbus_clk_en
`define npuarc_CC_MSS_CLK0_EN2_OBJ  mss_clk
`define npuarc_CC_MSS_CLK0_EN2_RULE none
`define npuarc_CC_MSS_CLK0_EN3_NAME lbus1_clk_en
`define npuarc_CC_MSS_CLK0_EN3_OBJ  mss_clk
`define npuarc_CC_MSS_CLK0_EN3_RULE none
`define npuarc_CC_MSS_IOC_MST_NUM     0
`define npuarc_CC_NEED_LOAD_UPF     0
`define npuarc_CC_IS_CLUSTER_TOP    1
`define npuarc_CC_CLUSTER_PREF      
`define npuarc_CC_INST_NAME         hs_cluster_top
`define npuarc_CC_UPF_FN0           hs_cluster_top
`define npuarc_CC_UPF_FN1           hs_cluster_top_supply_nets
`define npuarc_CC_NEED_MSS_DVFS     0
`define npuarc_CC_BIU_HAS_XDMA_IBP 0
`define npuarc_CC_HAS_XDMA 0
`define npuarc_CC_HAS_CDMA 0
`define npuarc_CC_HAS_LLM  0
`define npuarc_CC_HAS_MEU  0
`define npuarc_CC_HAS_PDM  0
`define npuarc_AUX_ADDR_CG_ENABLE  12'h9A9
`define npuarc_CC_GAUX_GRP0_PREF     cc_top_cg_en_
`define npuarc_CC_GAUX_GRP0_START    12'h9A9
`define npuarc_CC_GAUX_GRP0_END      12'h9A9
`define npuarc_CC_GAUX_GRP0_IDX      0
`define npuarc_CC_GAUX_GRP0_ARC      1
`define npuarc_CC_GAUX_GRP0_BUF      1
`define npuarc_CC_GAUX_GRP0_WR_HSK   0
`define npuarc_CC_GAUX_GRP_NUM        1
`define npuarc_CC_GAUX_REQUIRED       1
`define npuarc_CC_GAUX_RGN_RANGE      0:0
`define npuarc_CC_GAUX_RGN_WIDTH      1
`define npuarc_CC_GAUX_HAS_UAUX       0
`define npuarc_CC_GAUX_CMD_WIDTH      12 + 1 + 1 + 3
`define npuarc_CC_GAUX_CMD_ADDR       11:0
`define npuarc_CC_GAUX_CMD_WEN        12
`define npuarc_CC_GAUX_CMD_REN        13
`define npuarc_CC_GAUX_CMD_CORE_ID    16:14
`define npuarc_CC_GAUX_RES_WIDTH      32 + 1 + 1 + 1 + 1 + 1 + 1
`define npuarc_CC_GAUX_RES_DATA_W     32
`define npuarc_CC_GAUX_RES_DATA       31:0
`define npuarc_CC_GAUX_RES_ILLEGAL    32
`define npuarc_CC_GAUX_RES_K_RD       33
`define npuarc_CC_GAUX_RES_K_WR       34
`define npuarc_CC_GAUX_RES_UNIMPL     35
`define npuarc_CC_GAUX_RES_SERIAL     36
`define npuarc_CC_GAUX_RES_STRICT     37
`define npuarc_CC_GAUX_WDATA_WIDTH    32
`define npuarc_CC_GAUX_WADDR_WIDTH    12
`define npuarc_CC_GAUX_CORE_ID_RANGE  2:0
`define npuarc_CC_GAUX_CORE_ID_WIDTH  3
`define npuarc_CC_AUX_OFFER_DMP           0
`define npuarc_CC_AUX_IOC_REGS            0
`define npuarc_CC_AUX_SLC_REGS            0
`define npuarc_CC_AUX_DMP_REGS            0
`define npuarc_CC_AUX_UAUX_REGS           0
`define npuarc_CC_AUX_TRC_REGS            0
`define npuarc_CC_AUX_GAUX_REGS           1
`define npuarc_CC_AUX_TRC_IDX             0
`define npuarc_CC_TRC_ADDR_RANGE          2:0
`define npuarc_CC_AUX_IOC_IDX             0
`define npuarc_CC_IOC_ADDR_RANGE          5:0
`define npuarc_CC_IOC_BASE_BITS           28
`define npuarc_CC_IOC_BASE_RANGE          27:0
`define npuarc_CC_IOC_BASE_RAZ            4
`define npuarc_CC_IOC_SIZE_BITS           6
`define npuarc_CC_IOC_SIZE_RANGE          5:0
`define npuarc_CC_IOC_SIZE_RAZ            26
`define npuarc_CC_IOC_MATCH_RANGE         39:12
`define npuarc_CC_IOC_ENB_RAZ             31
`define npuarc_CC_IOC_PAR_RAZ             31
`define npuarc_CC_AUX_SLC_IDX             0
`define npuarc_CC_SLC_ADDR_RANGE          5:0
`define npuarc_CC_AUX_DMP_IDX             0
`define npuarc_CC_AUX_UNC_REGION          0
`define npuarc_CC_AUX_DMP_PER0            0
`define npuarc_CC_AUX_DMP_PER1            0
`define npuarc_CC_AUX_DMP_PER0_BASE        15
`define npuarc_CC_AUX_DMP_PER0_LIMIT       0
`define npuarc_CC_AUX_DMP_PER1_BASE        14
`define npuarc_CC_AUX_DMP_PER1_LIMIT       15
`define npuarc_CC_AUX_VOLATILE_BASE            12
`define npuarc_CC_AUX_VOLATILE_LIMIT           0
`define npuarc_CC_AUX_VOLATILE_DISABLE         0
`define npuarc_CC_AUX_VOLATILE_STRICT_ORDERING 1
`define npuarc_CC_DMP_ADDR_RANGE          9:0
`define npuarc_CC_AUX_GAUX_IDX            0
`define npuarc_CC_GAUX_ADDR_RANGE         11:0
`define npuarc_CC_AUX_UAUX_IDX            0
`define npuarc_CC_UAUX_ADDR_RANGE         30:0
`define npuarc_CC_HAS_CC_AUX              1
`define npuarc_CC_AUX_PRESENT             1
`define npuarc_CC_AUX_RGN_RANGE           0:0
`define npuarc_CC_AUX_RGN_BITS            1
`define npuarc_CC_AUX_AW                  12
`define npuarc_CC_AUX_ADDR_RANGE          11:0
`define npuarc_CC_AUX_STAT_RANGE          5:0
`define npuarc_CC_AUX_STAT_BITS           6
`define npuarc_CC_AUX_STRICT_BIT          5
`define npuarc_CC_AUX_SERIAL_BIT          4
`define npuarc_CC_AUX_UNIMPL_BIT          3
`define npuarc_CC_AUX_K_WR_BIT            2
`define npuarc_CC_AUX_K_RD_BIT            1
`define npuarc_CC_AUX_ILLEGAL_BIT         0
`define npuarc_CCAUX_OPTION               1
`define npuarc_SCU_HAS_TRACE      0
`define npuarc_CC_SNOOP_NUM               1
`define npuarc_CC_SNOOP_DEPTH             2
`define npuarc_CC_SNOOP_SYNC              0
`define npuarc_CC_SNOOP_DEP_LOG2          1
`define npuarc_CC_DC_BSIZE_LOG2           6
`define npuarc_CC_SNOOP_NUM_LOG2          1
`define npuarc_CC_SNOOP_NUM_RANGE         0:0
`define npuarc_CC_SNOOP_DEPTH_RANGE       1:0
`define npuarc_CC_SNOOP_ID_SIZE           1
`define npuarc_CC_SNOOP_ID_RANGE          0:0
`define npuarc_CC_SNOOP_LEN_RANGE         11:0
`define npuarc_CC_SNOOP_ADDR_RANGE        39:0
`define npuarc_CC_SNOOP_LINE_ADDR_BITS    34
`define npuarc_CC_SNOOP_LINE_ADDR_RANGE   39:6
`define npuarc_CC_SNOOP_DEPTH_ADDR_RANGE  67:0
`define npuarc_XNN_DMI_BASE_ADDR_WIDTH 20
`define npuarc_CC_XNN_DMI_ADDR_RANGE 19:0
`define npuarc_DMA_DEC_RANGE        31:20
`define npuarc_CC_TIE_SIGNALS_0_NAME   dma_dccm0_base
`define npuarc_CC_TIE_SIGNALS_0_RANGE  [39:0]
`define npuarc_CC_TIE_SIGNALS_0_VALUE  40'h400000
`define npuarc_CC_TIE_SIGNALS_1_NAME  mbus_clk
`define npuarc_CC_TIE_SIGNALS_1_RANGE
`define npuarc_CC_TIE_SIGNALS_1_VALUE mss_clk
`define npuarc_CC_TIE_SIGNALS_2_NAME  dbus_clk
`define npuarc_CC_TIE_SIGNALS_2_RANGE
`define npuarc_CC_TIE_SIGNALS_2_VALUE mss_clk
`define npuarc_CC_TIE_SIGNALS 3
`define npuarc_CC_TIE_IOC_SIGNALS 0
`define npuarc_CC_STUB_IOC_SIGNALS 0
`define npuarc_CC_STUB_SIGNALS 1
`define npuarc_CC_STUB_HSK_SIGNALS 0
`define npuarc_CC_BUILD_VERSION           7
`define npuarc_CC_BUILD_NUM_CORES         1
`define npuarc_CC_BUILD_SCLK              0
`define npuarc_CC_BUILD_NUM_ENTRIES       0
`define npuarc_CC_BUILD_WBUF_ENTRIES      2
`define npuarc_CC_BUILD_C                 0  //2-bit width
`define npuarc_CC_BUILD_SAFETY            0
`define npuarc_CC_BUILD_PER               0
`define npuarc_CC_BUILD_SM                0
`define npuarc_CC_BUILD_CGATE             1
`define npuarc_CC_BUILD_T                 0
`define npuarc_CC_EMPTY_CC_TOP            0
`define npuarc_CC_UNIQUE_NAME              ""
`define npuarc_CC_VECTOR_PROC_PROFILE         0
`define npuarc_CC_BIU_UDMI_HAS_DMA_DMI     0
`define npuarc_CC_BIU_DMA_BUS_PFX
`define npuarc_CC_BIU_DMA_BUS_ADDR_W       12
`define npuarc_CC_BIU_DMA_BUS_DATA_W       32
`define npuarc_CC_BIU_UDMI_HAS_CSM_DMI     0
`define npuarc_CC_BIU_CSM_BUS_ADDR_W       0
`define npuarc_CC_BIU_CSM_BUS_PFX          ""
`define npuarc_CC_BIU_CSM_BUS_OPTION       "axi"
`define npuarc_CC_BIU_CSM_BUS_OUT_BIU      0
`define npuarc_CC_BIU_UDMI2CSM_NEED_IOC    0
`define npuarc_CC_BIU_CDMA2CCM_BUS_DW      64
`define npuarc_CC_BIU_CDMA2LBU_BUS_DW      32
`define npuarc_CC_BIU_CDMA2IOC_BUS_DW      64
`define npuarc_CC_BIU_CDMA2CSM_BUS_DW      64
`define npuarc_CC_EXPORT_CLUSTER_SRAMS_TO 0
`define npuarc_CC_EXPORT_CORE_SRAMS_TO 0
`define  npuarc_SRAMS_IN_SM_TOP  1
`define npuarc_BIU_BUILD_FORMAT   {3'd0,1'd0,1'd1,2'd0,2'd0,2'd0,1'd0,1'd0,1'd0,1'd0,1'd0,2'd1,3'd0,2'd0,2'd1,8'd1}
`define npuarc_CC_AUX_B4_EDC  0
