Fitter report for DE4Gen1x8If64
Sun Dec 13 23:07:36 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. GXB Receiver Summary
 21. GXB Receiver Channel
 22. GXB Transmitter Summary
 23. Optimized GXB Elements
 24. GXB Transmitter Channel
 25. GXB Transmitter PLL
 26. GXB Central Clock Divider
 27. GXB PLL to Transmitter Skew
 28. PCI Express Hard-IP Blocks
 29. Fitter Resource Utilization by Entity
 30. Delay Chain Summary
 31. Pad To Core Delay Chain Fanout
 32. Control Signals
 33. Global & Other Fast Signals
 34. Non-Global High Fan-Out Signals
 35. Fitter RAM Summary
 36. Routing Usage Summary
 37. LAB Logic Elements
 38. LAB-wide Signals
 39. LAB Signals Sourced
 40. LAB Signals Sourced Out
 41. LAB Distinct Inputs
 42. I/O Rules Summary
 43. I/O Rules Details
 44. I/O Rules Matrix
 45. Fitter Device Options
 46. Operating Settings and Conditions
 47. Estimated Delay Added for Hold Timing Summary
 48. Estimated Delay Added for Hold Timing Details
 49. Fitter Messages
 50. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+-----------------------------------+---------------------------------------------+
; Fitter Status                     ; Successful - Sun Dec 13 23:07:27 2015       ;
; Quartus II 64-Bit Version         ; 14.1.0 Build 186 12/03/2014 SJ Full Version ;
; Revision Name                     ; DE4Gen1x8If64                               ;
; Top-level Entity Name             ; DE4Gen1x8If64                               ;
; Family                            ; Stratix IV                                  ;
; Device                            ; EP4SGX230KF40C2                             ;
; Timing Models                     ; Final                                       ;
; Logic utilization                 ; 9 %                                         ;
;     Combinational ALUTs           ; 8,811 / 182,400 ( 5 % )                     ;
;     Memory ALUTs                  ; 23 / 91,200 ( < 1 % )                       ;
;     Dedicated logic registers     ; 15,317 / 182,400 ( 8 % )                    ;
; Total registers                   ; 15317                                       ;
; Total pins                        ; 48 / 888 ( 5 % )                            ;
; Total virtual pins                ; 0                                           ;
; Total block memory bits           ; 1,409,540 / 14,625,792 ( 10 % )             ;
; DSP block 18-bit elements         ; 0 / 1,288 ( 0 % )                           ;
; Total GXB Receiver Channel PCS    ; 8 / 24 ( 33 % )                             ;
; Total GXB Receiver Channel PMA    ; 8 / 36 ( 22 % )                             ;
; Total GXB Transmitter Channel PCS ; 8 / 24 ( 33 % )                             ;
; Total GXB Transmitter Channel PMA ; 8 / 36 ( 22 % )                             ;
; Total PLLs                        ; 1 / 8 ( 13 % )                              ;
; Total DLLs                        ; 0 / 4 ( 0 % )                               ;
+-----------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4SGX230KF40C2                       ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; Programmable Power Technology Optimization                                 ; Automatic                             ; Automatic                             ;
; Programmable Power Maximum High-Speed Fraction of Used LAB Tiles           ; 1.0                                   ; 1.0                                   ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; M144K Block Read Clock Duty Cycle Dependency                               ; Off                                   ; Off                                   ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; SKIP_CRC_CHECK_IN_HC                                                       ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.47        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  15.6%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; LED[0]   ; Missing drive strength and slew rate ;
; LED[1]   ; Missing drive strength and slew rate ;
; LED[2]   ; Missing drive strength and slew rate ;
; LED[3]   ; Missing drive strength and slew rate ;
; LED[4]   ; Missing drive strength and slew rate ;
; LED[5]   ; Missing drive strength and slew rate ;
; LED[6]   ; Missing drive strength and slew rate ;
; LED[7]   ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+--------------------------+--------------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                     ; Action          ; Operation                                         ; Reason                   ; Node Port    ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+--------------------------+--------------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][1]                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a0                ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][11]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a1                ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][13]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a2                ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][26]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a3                ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][27]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a4                ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][28]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a5                ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][30]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a6                ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][42]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a7                ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][43]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a8                ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][48]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a9                ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][50]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a10               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][51]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a11               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][52]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a12               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][55]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a13               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][57]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a14               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][60]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a15               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][61]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a16               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][64]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a17               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][81]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a18               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][82]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a19               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][83]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a20               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][84]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a21               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][85]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a22               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][86]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a23               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][87]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a24               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][88]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a25               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][89]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a26               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][90]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a27               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][91]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a28               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][92]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a29               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][93]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a30               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][94]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a31               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][95]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a32               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][96]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a33               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][97]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a34               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][98]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a35               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][99]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a36               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][100]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a37               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][102]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a38               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][103]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a39               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][104]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a40               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][105]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a41               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][106]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a42               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][107]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a43               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][108]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a44               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][109]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a45               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][110]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a46               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][111]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a47               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][112]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a48               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][113]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a49               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][114]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a50               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][115]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a51               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][116]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a52               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][117]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a53               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][118]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a54               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][119]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a55               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][120]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a56               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][121]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a57               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][122]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a58               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][123]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a59               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][124]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a60               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][125]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ram_block1a61               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][0]                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a0                ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][1]                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a1                ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][11]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a2                ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][12]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a3                ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][13]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a4                ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][14]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a5                ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][15]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a6                ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][16]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a7                ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][17]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a8                ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][18]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a9                ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][19]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a10               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][20]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a11               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][21]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a12               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][26]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a13               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][27]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a14               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][28]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a15               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][29]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a16               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][30]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a17               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][31]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a18               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][32]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a19               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][33]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a20               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][34]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a21               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][35]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a22               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][36]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a23               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][37]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a24               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][38]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a25               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][39]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a26               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][43]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a27               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][48]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a28               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][59]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a29               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][60]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a30               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][61]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a31               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][62]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a32               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][63]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a33               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][64]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a34               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][65]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a35               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][66]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a36               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][67]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a37               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][68]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a38               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][69]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a39               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][70]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a40               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][71]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a41               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][72]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a42               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][73]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a43               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][74]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a44               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][81]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a45               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][82]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a46               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][83]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a47               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][84]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a48               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][85]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a49               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][86]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a50               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][87]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a51               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][88]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a52               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][89]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a53               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][90]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a54               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][91]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a55               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][92]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a56               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][93]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a57               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][94]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a58               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][95]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a59               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][96]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a60               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][97]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a61               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][98]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a62               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][99]                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a63               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][100]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a64               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][101]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a65               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][102]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a66               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][103]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a67               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][104]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a68               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][105]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a69               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][106]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a70               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][107]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a71               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][108]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a72               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][109]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a73               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][110]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a74               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][111]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a75               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][112]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a76               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][113]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a77               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][114]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a78               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][115]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a79               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][116]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a80               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][117]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a81               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][118]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a82               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][119]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a83               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][120]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a84               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][121]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a85               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][122]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a86               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][123]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a87               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][124]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a88               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][125]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a89               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][126]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a90               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][127]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a91               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][128]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a92               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][129]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a93               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][130]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a94               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][131]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a95               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][132]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a96               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][133]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a97               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][134]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a98               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][135]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a99               ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][136]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a100              ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][137]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a101              ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][138]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a102              ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][139]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a103              ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][140]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a104              ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][141]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a105              ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][142]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a106              ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][143]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a107              ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][144]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a108              ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][145]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a109              ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][146]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a110              ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][147]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a111              ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][148]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a112              ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][149]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a113              ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][150]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a114              ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][151]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a115              ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][152]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a116              ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][153]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a117              ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][154]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a118              ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][155]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a119              ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][156]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a120              ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rData[1][157]                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ram_block1a121              ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[0]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a0                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[1]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a1                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[2]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a2                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[3]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a3                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[4]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a4                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[5]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a5                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[6]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a6                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[7]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a7                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[8]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a8                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[9]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a9                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[10]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a10                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[11]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a11                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[12]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a12                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[13]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a13                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[14]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a14                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[15]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a15                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[16]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a16                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[17]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a17                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[18]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a18                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[19]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a19                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[20]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a20                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[21]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a21                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[22]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a22                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[23]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a23                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[24]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a24                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[25]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a25                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[26]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a26                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[27]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a27                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[28]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a28                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[29]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a29                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[30]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a30                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[31]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a31                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[32]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a32                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[33]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a33                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[34]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a34                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[35]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a35                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[36]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a36                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[37]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a37                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[38]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a38                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[39]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a39                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[40]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a40                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[41]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a41                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[42]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a42                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[43]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a43                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[44]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a44                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[45]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a45                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[46]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a46                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[47]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a47                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[48]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a48                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[49]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a49                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[50]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a50                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[51]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a51                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[52]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a52                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[53]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a53                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[54]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a54                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[55]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a55                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[56]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a56                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[57]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a57                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[58]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a58                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[59]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a59                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[60]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a60                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[61]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a61                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[62]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a62                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[63]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a63                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[0]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a0                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[1]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a1                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[2]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a2                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[3]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a3                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[4]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a4                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[5]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a5                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[6]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a6                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[7]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a7                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[8]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a8                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[9]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a9                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[10]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a10                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[11]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a11                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[12]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a12                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[13]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a13                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[14]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a14                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[15]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a15                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[16]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a16                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[17]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a17                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[18]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a18                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[19]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a19                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[20]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a20                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[21]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a21                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[22]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a22                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[23]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a23                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[24]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a24                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[25]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a25                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[26]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a26                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[27]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a27                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[28]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a28                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[29]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a29                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[30]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a30                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[31]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a31                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[32]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a32                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[33]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a33                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[34]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a34                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[35]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a35                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[36]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a36                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[37]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a37                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[38]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a38                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[39]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a39                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[40]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a40                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[41]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a41                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[42]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a42                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[43]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a43                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[44]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a44                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[45]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a45                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[46]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a46                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[47]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a47                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[48]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a48                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[49]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a49                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[50]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a50                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[51]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a51                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[52]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a52                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[53]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a53                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[54]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a54                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[55]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a55                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[56]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a56                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[57]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a57                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[58]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a58                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[59]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a59                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[60]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a60                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[61]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a61                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[62]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a62                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[63]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a63                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[0]                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a0                                                             ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[1]                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a1                                                             ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[2]                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a2                                                             ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[3]                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a3                                                             ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[4]                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a4                                                             ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[5]                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a5                                                             ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[6]                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a6                                                             ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[7]                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a7                                                             ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[8]                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a8                                                             ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[9]                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a9                                                             ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[10]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a10                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[11]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a11                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[12]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a12                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[13]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a13                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[14]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a14                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[15]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a15                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[16]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a16                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[17]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a17                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[18]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a18                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[19]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a19                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[20]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a20                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[21]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a21                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[22]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a22                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[23]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a23                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[24]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a24                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[25]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a25                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[26]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a26                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[27]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a27                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[28]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a28                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[29]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a29                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[30]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a30                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[31]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a31                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[32]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a32                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[33]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a33                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[34]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a34                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[35]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a35                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[36]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a36                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[37]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a37                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[38]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a38                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[39]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a39                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[40]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a40                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[41]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a41                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[42]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a42                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[43]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a43                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[44]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a44                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[45]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a45                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[46]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a46                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[47]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a47                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[48]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a48                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[49]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a49                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[50]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a50                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[51]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a51                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[52]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a52                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[53]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a53                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[54]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a54                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[55]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a55                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[56]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a56                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[57]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a57                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[58]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a58                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[59]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a59                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[60]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a60                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[61]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a61                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[62]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a62                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[63]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a63                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[0]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a0                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[1]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a1                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[2]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a2                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[3]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a3                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[4]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a4                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[5]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a5                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[6]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a6                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[7]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a7                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[8]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a8                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[9]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a9                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[10]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a10                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[11]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a11                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[12]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a12                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[13]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a13                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[14]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a14                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[15]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a15                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[16]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a16                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[17]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a17                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[18]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a18                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[19]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a19                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[20]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a20                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[21]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a21                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[22]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a22                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[23]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a23                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[24]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a24                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[25]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a25                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[26]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a26                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[27]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a27                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[28]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a28                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[29]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a29                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[30]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a30                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[31]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a31                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[32]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a32                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[33]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a33                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[34]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a34                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[35]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a35                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[36]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a36                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[37]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a37                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[38]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a38                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[39]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a39                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[40]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a40                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[41]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a41                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[42]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a42                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[43]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a43                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[44]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a44                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[45]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a45                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[46]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a46                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[47]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a47                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[48]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a48                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[49]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a49                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[50]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a50                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[51]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a51                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[52]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a52                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[53]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a53                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[54]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a54                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[55]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a55                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[56]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a56                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[57]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a57                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[58]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a58                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[59]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a59                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[60]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a60                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[61]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a61                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[62]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a62                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[63]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a63                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[0]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a0                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[1]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a1                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[2]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a2                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[3]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a3                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[4]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a4                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[5]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a5                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[6]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a6                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[7]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a7                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[8]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a8                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[9]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a9                                                                                  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[10]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a10                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[11]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a11                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[12]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a12                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[13]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a13                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[14]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a14                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[15]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a15                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[16]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a16                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[17]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a17                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[18]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a18                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[19]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a19                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[20]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a20                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[21]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a21                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[22]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a22                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[23]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a23                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[24]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a24                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[25]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a25                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[26]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a26                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[27]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a27                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[28]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a28                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[29]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a29                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[30]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a30                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[31]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a31                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[32]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a32                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[33]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a33                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[34]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a34                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[35]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a35                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[36]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a36                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[37]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a37                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[38]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a38                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[39]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a39                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[40]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a40                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[41]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a41                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[42]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a42                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[43]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a43                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[44]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a44                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[45]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a45                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[46]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a46                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[47]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a47                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[48]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a48                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[49]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a49                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[50]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a50                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[51]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a51                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[52]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a52                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[53]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a53                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[54]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a54                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[55]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a55                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[56]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a56                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[57]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a57                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[58]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a58                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[59]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a59                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[60]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a60                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[61]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a61                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[62]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a62                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[63]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a63                                                                                 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[0]                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a0                                                             ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[1]                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a1                                                             ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[2]                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a2                                                             ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[3]                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a3                                                             ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[4]                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a4                                                             ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[5]                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a5                                                             ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[6]                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a6                                                             ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[7]                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a7                                                             ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[8]                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a8                                                             ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[9]                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a9                                                             ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[10]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a10                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[11]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a11                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[12]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a12                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[13]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a13                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[14]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a14                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[15]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a15                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[16]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a16                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[17]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a17                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[18]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a18                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[19]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a19                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[20]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a20                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[21]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a21                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[22]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a22                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[23]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a23                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[24]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a24                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[25]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a25                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[26]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a26                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[27]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a27                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[28]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a28                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[29]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a29                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[30]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a30                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[31]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a31                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[32]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a32                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[33]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a33                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[34]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a34                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[35]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a35                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[36]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a36                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[37]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a37                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[38]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a38                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[39]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a39                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[40]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a40                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[41]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a41                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[42]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a42                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[43]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a43                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[44]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a44                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[45]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a45                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[46]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a46                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[47]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a47                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[48]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a48                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[49]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a49                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[50]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a50                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[51]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a51                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[52]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a52                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[53]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a53                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[54]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a54                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[55]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a55                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[56]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a56                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[57]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a57                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[58]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a58                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[59]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a59                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[60]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a60                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[61]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a61                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[62]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a62                                                            ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[63]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q            ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ram_block1a63                                                            ; PORTBDATAOUT     ;                       ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|Mux18~0                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|Mux18~0DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|rx_sd_idl_cnt[1]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|rx_sd_idl_cnt[1]~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|LessThan0~39                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; chnl_tester:test_channels[0].chnl_tester_i|LessThan0~39DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|Selector35~0                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; chnl_tester:test_channels[0].chnl_tester_i|Selector35~0DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rLen[24]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; chnl_tester:test_channels[0].chnl_tester_i|rLen[24]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rState.11                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; chnl_tester:test_channels[0].chnl_tester_i|rState.11~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; m_pcie_if_v2:u_pcie_if|Selector4~0                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; m_pcie_if_v2:u_pcie_if|Selector4~0DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|_~2                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|_~2DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|shiftreg:data_shiftreg_inst|rDataShift[2][27]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|shiftreg:data_shiftreg_inst|rDataShift[2][27]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[1].data_register_|reg_pipeline:pipeline_inst|_rValid~0 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[1].data_register_|reg_pipeline:pipeline_inst|_rValid~0DUPLICATE  ;                  ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[1].data_register_|reg_pipeline:pipeline_inst|rValid[1] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[1].data_register_|reg_pipeline:pipeline_inst|rValid[1]~DUPLICATE ;                  ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|_rValid~1                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|_rValid~1DUPLICATE                             ;                  ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|rValid[1]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|rValid[1]~DUPLICATE                            ;                  ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|rRdPtr[7]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|rRdPtr[7]~DUPLICATE                   ;                  ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|Equal3~0                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|Equal3~0DUPLICATE                                                       ;                  ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|rWrPtr[2]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|rWrPtr[2]~DUPLICATE                   ;                  ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|Equal0~3                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|Equal0~3DUPLICATE                     ;                  ;                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|txr_formatter_classic:txr_formatter_inst|pipeline:input_inst|reg_pipeline:pipeline_inst|rData[1][109]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|txr_formatter_classic:txr_formatter_inst|pipeline:input_inst|reg_pipeline:pipeline_inst|rData[1][109]~DUPLICATE                                                 ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|rDataValid                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|rDataValid~DUPLICATE                                                                                                                                            ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|rDataValid~0                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|rDataValid~0DUPLICATE                                                                                                                                           ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|_rLen[6]~2                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|_rLen[6]~2DUPLICATE                                                                                                                                                ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rLen[6]                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rLen[6]~DUPLICATE                                                                                                                                                  ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|Selector7~0                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|Selector7~0DUPLICATE                                                                                                                                           ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|Selector7~4                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|Selector7~4DUPLICATE                                                                                                                                           ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|_rUserRst                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|_rUserRst~DUPLICATE                                                                                                                                            ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[0]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[0]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rUserRst                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rUserRst~DUPLICATE                                                                                                                                             ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rState[6]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rState[6]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rState[6]~12                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rState[6]~12DUPLICATE                                                                                                                                          ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[1]                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[1]~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[2]                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[2]~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtrPlus1[0]~_wirecell                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtrPlus1[0]~_wirecellDUPLICATE                                                                                                                                     ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[0]                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[0]~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rLenLSB[2]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rLenLSB[2]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|Equal4~4                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|Equal4~4DUPLICATE                                                                                                                                                  ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[6]~13                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[6]~13DUPLICATE                                                                                                                                            ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|comb~0                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|comb~0DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|Equal0~0                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|Equal0~0DUPLICATE                                                                                                                                          ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|_rPackedData[31]~0                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|_rPackedData[31]~0DUPLICATE                                                                                                                                ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|rDataMaskedEn[0]                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|rDataMaskedEn[0]~DUPLICATE                                                                                                                                 ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|rDataMaskedEn[1]                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|rDataMaskedEn[1]~DUPLICATE                                                                                                                                 ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rDoneLen[29]~1                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rDoneLen[29]~1DUPLICATE                                                                                                                                            ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMainState[1]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMainState[1]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMainState[1]~1                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMainState[1]~1DUPLICATE                                                                                                                                           ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMainState[4]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMainState[4]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMainState[4]~3                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMainState[4]~3DUPLICATE                                                                                                                                           ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[7]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[7]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[7]~5                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[7]~5DUPLICATE                                                                                                                                             ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[4]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[4]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[17]                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[17]~DUPLICATE                                                                                                                                             ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[18]                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[18]~DUPLICATE                                                                                                                                             ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|Selector7~4                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|Selector7~4DUPLICATE                                                                                                                                           ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|_rLen[0]~5                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|_rLen[0]~5DUPLICATE                                                                                                                                            ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rLen[0]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rLen[0]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[0]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[0]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[5]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[5]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[5]~19                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[5]~19DUPLICATE                                                                                                                                          ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[6]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[6]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[6]~12                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[6]~12DUPLICATE                                                                                                                                          ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|Selector7~4                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|Selector7~4DUPLICATE                                                                                                                                           ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|_rLen[1]~4                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|_rLen[1]~4DUPLICATE                                                                                                                                            ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rLenValid                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rLenValid~DUPLICATE                                                                                                                                            ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rLen[1]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rLen[1]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rState[0]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rState[0]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rState[4]~5                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rState[4]~5DUPLICATE                                                                                                                                           ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtrPlus1[0]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtrPlus1[0]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtrPlus1~0                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtrPlus1~0DUPLICATE                                                                                                                                                ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|Mux0~0                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|Mux0~0DUPLICATE                                                                                                                                                 ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rLenLSB[1]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rLenLSB[1]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rRdPtr[0]                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rRdPtr[0]~DUPLICATE                                                                                                                                             ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rRdPtr~2                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rRdPtr~2DUPLICATE                                                                                                                                               ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_monitor_64:monitor|rState[3]~3                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_monitor_64:monitor|rState[3]~3DUPLICATE                                                                                                                                          ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rCopyBufWords                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rCopyBufWords~DUPLICATE                                                                                                                                            ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rCopyBufWords~0                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rCopyBufWords~0DUPLICATE                                                                                                                                           ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|interrupt:intr|Selector1~0                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|interrupt:intr|Selector1~0DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|interrupt:intr|rState.01                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|interrupt:intr|rState.01~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|demux:field_demux|RD_DATA[14]~5                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|demux:field_demux|RD_DATA[14]~5DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr[8]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr[8]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr~10                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr~10DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|Mux210~0                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|Mux210~0DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|Mux212~0_wirecell                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|Mux212~0_wirecellDUPLICATE                                                                                                                                                                            ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|Mux213~0                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|Mux213~0DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|Mux213~3                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|Mux213~3DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|Selector10~0                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|Selector10~0DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rCapState[0]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rCapState[0]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rCapState[1]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rCapState[1]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rCapState[3]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rCapState[3]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rIsWr                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rIsWr~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rIsWr~0                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rIsWr~0DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rMainState[0]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rMainState[0]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rMainState[2]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rMainState[2]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rMainState[2]~1                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rMainState[2]~1DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selRd|rReq                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selRd|rReq~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selRd|wReq~0                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selRd|wReq~0DUPLICATE                                                                                                                                                              ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[9]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed~DUPLICATE                                                                                                                                                  ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed~0                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;              ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed~0DUPLICATE                                                                                                                                                 ;                  ;                       ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|altsyncram_0hc1:altsyncram4|ram_block7a0~FITTER_CREATED_MLAB_CELL0                                                                                              ; Created         ; Placement                                         ; Location assignment      ; PORTBDATAOUT ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|altsyncram_0hc1:altsyncram4|ram_block7a0~porta_address_reg0FITTER_CREATED_FF                                                                                    ; Created         ; Placement                                         ; Location assignment      ; Q            ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|altsyncram_0hc1:altsyncram4|ram_block7a0~porta_address_reg1FITTER_CREATED_FF                                                                                    ; Created         ; Placement                                         ; Location assignment      ; Q            ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|altsyncram_0hc1:altsyncram4|ram_block7a0~porta_datain_reg0FITTER_CREATED_FF                                                                                     ; Created         ; Placement                                         ; Location assignment      ; Q            ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|altsyncram_0hc1:altsyncram4|ram_block7a0~portb_address_reg0FITTER_CREATED_FF                                                                                    ; Created         ; Placement                                         ; Location assignment      ; Q            ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|altsyncram_0hc1:altsyncram4|ram_block7a0~portb_address_reg1FITTER_CREATED_FF                                                                                    ; Created         ; Placement                                         ; Location assignment      ; Q            ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|altsyncram_0hc1:altsyncram4|ram_block7a1~FITTER_CREATED_MLAB_CELL0                                                                                              ; Created         ; Placement                                         ; Location assignment      ; PORTBDATAOUT ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|altsyncram_0hc1:altsyncram4|ram_block7a1~porta_datain_reg0FITTER_CREATED_FF                                                                                     ; Created         ; Placement                                         ; Location assignment      ; Q            ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|altsyncram_0hc1:altsyncram4|ram_block7a2~FITTER_CREATED_MLAB_CELL0                                                                                              ; Created         ; Placement                                         ; Location assignment      ; PORTBDATAOUT ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|altsyncram_0hc1:altsyncram4|ram_block7a2~porta_datain_reg0FITTER_CREATED_FF                                                                                     ; Created         ; Placement                                         ; Location assignment      ; Q            ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|altsyncram_0hc1:altsyncram4|ram_block7a3~FITTER_CREATED_MLAB_CELL0                                                                                              ; Created         ; Placement                                         ; Location assignment      ; PORTBDATAOUT ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|altsyncram_0hc1:altsyncram4|ram_block7a3~porta_datain_reg0FITTER_CREATED_FF                                                                                     ; Created         ; Placement                                         ; Location assignment      ; Q            ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|altsyncram_0hc1:altsyncram4|ram_block7a4~FITTER_CREATED_MLAB_CELL0                                                                                              ; Created         ; Placement                                         ; Location assignment      ; PORTBDATAOUT ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|altsyncram_0hc1:altsyncram4|ram_block7a4~porta_datain_reg0FITTER_CREATED_FF                                                                                     ; Created         ; Placement                                         ; Location assignment      ; Q            ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|altsyncram_0hc1:altsyncram4|ram_block7a5~FITTER_CREATED_MLAB_CELL0                                                                                              ; Created         ; Placement                                         ; Location assignment      ; PORTBDATAOUT ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|altsyncram_0hc1:altsyncram4|ram_block7a5~porta_datain_reg0FITTER_CREATED_FF                                                                                     ; Created         ; Placement                                         ; Location assignment      ; Q            ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|altsyncram_0hc1:altsyncram4|ram_block7a6~FITTER_CREATED_MLAB_CELL0                                                                                              ; Created         ; Placement                                         ; Location assignment      ; PORTBDATAOUT ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|altsyncram_0hc1:altsyncram4|ram_block7a6~porta_datain_reg0FITTER_CREATED_FF                                                                                     ; Created         ; Placement                                         ; Location assignment      ; Q            ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|altsyncram_0hc1:altsyncram4|ram_block7a7~FITTER_CREATED_MLAB_CELL0                                                                                              ; Created         ; Placement                                         ; Location assignment      ; PORTBDATAOUT ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|altsyncram_0hc1:altsyncram4|ram_block7a7~porta_datain_reg0FITTER_CREATED_FF                                                                                     ; Created         ; Placement                                         ; Location assignment      ; Q            ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a0~FITTER_CREATED_MLAB_CELL0                           ; Created         ; Placement                                         ; Location assignment      ; PORTBDATAOUT ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a0~porta_address_reg0FITTER_CREATED_FF                 ; Created         ; Placement                                         ; Location assignment      ; Q            ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a0~porta_address_reg1FITTER_CREATED_FF                 ; Created         ; Placement                                         ; Location assignment      ; Q            ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a0~porta_datain_reg0FITTER_CREATED_FF                  ; Created         ; Placement                                         ; Location assignment      ; Q            ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a0~portb_address_reg0FITTER_CREATED_FF                 ; Created         ; Placement                                         ; Location assignment      ; Q            ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a0~portb_address_reg1FITTER_CREATED_FF                 ; Created         ; Placement                                         ; Location assignment      ; Q            ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a1~FITTER_CREATED_MLAB_CELL0                           ; Created         ; Placement                                         ; Location assignment      ; PORTBDATAOUT ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a1~porta_datain_reg0FITTER_CREATED_FF                  ; Created         ; Placement                                         ; Location assignment      ; Q            ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a2~FITTER_CREATED_MLAB_CELL0                           ; Created         ; Placement                                         ; Location assignment      ; PORTBDATAOUT ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a2~porta_datain_reg0FITTER_CREATED_FF                  ; Created         ; Placement                                         ; Location assignment      ; Q            ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a3~FITTER_CREATED_MLAB_CELL0                           ; Created         ; Placement                                         ; Location assignment      ; PORTBDATAOUT ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a3~porta_datain_reg0FITTER_CREATED_FF                  ; Created         ; Placement                                         ; Location assignment      ; Q            ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a4~FITTER_CREATED_MLAB_CELL0                           ; Created         ; Placement                                         ; Location assignment      ; PORTBDATAOUT ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a4~porta_datain_reg0FITTER_CREATED_FF                  ; Created         ; Placement                                         ; Location assignment      ; Q            ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a5~FITTER_CREATED_MLAB_CELL0                           ; Created         ; Placement                                         ; Location assignment      ; PORTBDATAOUT ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a5~porta_datain_reg0FITTER_CREATED_FF                  ; Created         ; Placement                                         ; Location assignment      ; Q            ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a6~FITTER_CREATED_MLAB_CELL0                           ; Created         ; Placement                                         ; Location assignment      ; PORTBDATAOUT ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a6~porta_datain_reg0FITTER_CREATED_FF                  ; Created         ; Placement                                         ; Location assignment      ; Q            ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a7~FITTER_CREATED_MLAB_CELL0                           ; Created         ; Placement                                         ; Location assignment      ; PORTBDATAOUT ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a7~porta_datain_reg0FITTER_CREATED_FF                  ; Created         ; Placement                                         ; Location assignment      ; Q            ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a8~FITTER_CREATED_MLAB_CELL0                           ; Created         ; Placement                                         ; Location assignment      ; PORTBDATAOUT ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a8~porta_datain_reg0FITTER_CREATED_FF                  ; Created         ; Placement                                         ; Location assignment      ; Q            ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a9~FITTER_CREATED_MLAB_CELL0                           ; Created         ; Placement                                         ; Location assignment      ; PORTBDATAOUT ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a9~porta_datain_reg0FITTER_CREATED_FF                  ; Created         ; Placement                                         ; Location assignment      ; Q            ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a10~FITTER_CREATED_MLAB_CELL0                          ; Created         ; Placement                                         ; Location assignment      ; PORTBDATAOUT ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a10~porta_datain_reg0FITTER_CREATED_FF                 ; Created         ; Placement                                         ; Location assignment      ; Q            ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a11~FITTER_CREATED_MLAB_CELL0                          ; Created         ; Placement                                         ; Location assignment      ; PORTBDATAOUT ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a11~porta_datain_reg0FITTER_CREATED_FF                 ; Created         ; Placement                                         ; Location assignment      ; Q            ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a12~FITTER_CREATED_MLAB_CELL0                          ; Created         ; Placement                                         ; Location assignment      ; PORTBDATAOUT ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a12~porta_datain_reg0FITTER_CREATED_FF                 ; Created         ; Placement                                         ; Location assignment      ; Q            ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a13~FITTER_CREATED_MLAB_CELL0                          ; Created         ; Placement                                         ; Location assignment      ; PORTBDATAOUT ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a13~porta_datain_reg0FITTER_CREATED_FF                 ; Created         ; Placement                                         ; Location assignment      ; Q            ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a14~FITTER_CREATED_MLAB_CELL0                          ; Created         ; Placement                                         ; Location assignment      ; PORTBDATAOUT ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a14~porta_datain_reg0FITTER_CREATED_FF                 ; Created         ; Placement                                         ; Location assignment      ; Q            ;                ;                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+--------------------------+--------------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                                        ;
+--------------------------------------+----------------------+----------------------------+--------------------------+
; Type                                 ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+--------------------------------------+----------------------+----------------------------+--------------------------+
; Placement (by node)                  ;                      ;                            ;                          ;
;     -- Requested                     ; 0.00 % ( 0 / 26290 ) ; 0.00 % ( 0 / 26290 )       ; 0.00 % ( 0 / 26290 )     ;
;     -- Achieved                      ; 0.00 % ( 0 / 26290 ) ; 0.00 % ( 0 / 26290 )       ; 0.00 % ( 0 / 26290 )     ;
;                                      ;                      ;                            ;                          ;
; Routing (by net)                     ;                      ;                            ;                          ;
;     -- Requested                     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved                      ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;                                      ;                      ;                            ;                          ;
; Number of Tiles locked to High-Speed ; 0                    ;                            ;                          ;
+--------------------------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 19905 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 192 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 6139 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 54 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/HP/Documents/Yh/riffa_2.2.0/source/fpga/altera/de4/DE4Gen1x8If64/prj/output_files/DE4Gen1x8If64.pin.


+---------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                       ;
+-----------------------------------------------------------------------------------+---------------------------------+
; Resource                                                                          ; Usage                           ;
+-----------------------------------------------------------------------------------+---------------------------------+
; ALUTs Used                                                                        ; 8,834 / 182,400 ( 5 % )         ;
;     -- Combinational ALUTs                                                        ; 8,811 / 182,400 ( 5 % )         ;
;     -- Memory ALUTs                                                               ; 23 / 91,200 ( < 1 % )           ;
;     -- LUT_REGs                                                                   ; 0 / 182,400 ( 0 % )             ;
; Dedicated logic registers                                                         ; 15,317 / 182,400 ( 8 % )        ;
;                                                                                   ;                                 ;
; Combinational ALUT usage by number of inputs                                      ;                                 ;
;     -- 7 input functions                                                          ; 134                             ;
;     -- 6 input functions                                                          ; 1411                            ;
;     -- 5 input functions                                                          ; 1791                            ;
;     -- 4 input functions                                                          ; 1255                            ;
;     -- <=3 input functions                                                        ; 4220                            ;
;                                                                                   ;                                 ;
; Combinational ALUTs by mode                                                       ;                                 ;
;     -- normal mode                                                                ; 6115                            ;
;     -- extended LUT mode                                                          ; 134                             ;
;     -- arithmetic mode                                                            ; 2464                            ;
;     -- shared arithmetic mode                                                     ; 98                              ;
;                                                                                   ;                                 ;
; Logic utilization                                                                 ; 16,777 / 182,400 ( 9 % )        ;
;     -- Difficulty Clustering Design                                               ; Low                             ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 17741                           ;
;         -- Combinational with no register                                         ; 2424                            ;
;         -- Register only                                                          ; 8907                            ;
;         -- Combinational with a register                                          ; 6410                            ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -2034                           ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 1070                            ;
;         -- Unavailable due to Memory LAB use                                      ; 17                              ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 130                             ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 652                             ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 53                              ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 207                             ;
;         -- Unavailable due to LAB input limits                                    ; 11                              ;
;                                                                                   ;                                 ;
; Total registers*                                                                  ; 15317                           ;
;     -- Dedicated logic registers                                                  ; 15,317 / 182,400 ( 8 % )        ;
;     -- I/O registers                                                              ; 0 / 4,864 ( 0 % )               ;
;     -- LUT_REGs                                                                   ; 0                               ;
;                                                                                   ;                                 ;
; Memory LAB cells by mode                                                          ;                                 ;
;     -- 64-address deep                                                            ; 0                               ;
;     -- 32-address deep                                                            ; 23                              ;
;                                                                                   ;                                 ;
; ALMs:  partially or completely used                                               ; 10,775 / 91,200 ( 12 % )        ;
;                                                                                   ;                                 ;
; Total LABs:  partially or completely used                                         ; 1,404 / 9,120 ( 15 % )          ;
;     -- Logic LABs                                                                 ; 1,402 / 1,404 ( 100 % )         ;
;     -- Memory LABs                                                                ; 2 / 1,404 ( < 1 % )             ;
;                                                                                   ;                                 ;
; Virtual pins                                                                      ; 0                               ;
; I/O pins                                                                          ; 48 / 888 ( 5 % )                ;
;     -- Clock pins                                                                 ; 6 / 28 ( 21 % )                 ;
;     -- Dedicated input pins                                                       ; 20 / 60 ( 33 % )                ;
;                                                                                   ;                                 ;
; Global signals                                                                    ; 13                              ;
; M9K blocks                                                                        ; 136 / 1,235 ( 11 % )            ;
; M144K blocks                                                                      ; 3 / 22 ( 14 % )                 ;
; Total MLAB memory bits                                                            ; 77                              ;
; Total block memory bits                                                           ; 1,409,540 / 14,625,792 ( 10 % ) ;
; Total block memory implementation bits                                            ; 1,695,744 / 14,625,792 ( 12 % ) ;
; DSP block 18-bit elements                                                         ; 0 / 1,288 ( 0 % )               ;
; PLLs                                                                              ; 1 / 8 ( 13 % )                  ;
; Global clocks                                                                     ; 12 / 16 ( 75 % )                ;
; Quadrant clocks                                                                   ; 0 / 64 ( 0 % )                  ;
; Periphery clocks                                                                  ; 0 / 88 ( 0 % )                  ;
; SERDES transmitters                                                               ; 0 / 88 ( 0 % )                  ;
; SERDES receivers                                                                  ; 0 / 88 ( 0 % )                  ;
; JTAGs                                                                             ; 1 / 1 ( 100 % )                 ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )                   ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )                   ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )                   ;
; GXB Receiver channel PCSs                                                         ; 8 / 24 ( 33 % )                 ;
; GXB Receiver channel PMAs                                                         ; 8 / 36 ( 22 % )                 ;
; GXB Transmitter channel PCSs                                                      ; 8 / 24 ( 33 % )                 ;
; GXB Transmitter channel PMAs                                                      ; 8 / 36 ( 22 % )                 ;
; HSSI CMU PLLs                                                                     ; 1 / 12 ( 8 % )                  ;
; HSSI ATX PLLs                                                                     ; 0 / 2 ( 0 % )                   ;
; Impedance control blocks                                                          ; 0 / 8 ( 0 % )                   ;
; Average interconnect usage (total/H/V)                                            ; 3.5% / 3.4% / 3.6%              ;
; Peak interconnect usage (total/H/V)                                               ; 28.9% / 28.4% / 29.7%           ;
;                                                                                   ;                                 ;
; Programmable power technology high-speed tiles                                    ; 239 / 5,978                     ;
; Programmable power technology low-power tiles                                     ; 5,739 / 5,978                   ;
;     -- low-power tiles that are used by the design                                ; 1,499 / 5,739                   ;
;     -- unused tiles (low-power)                                                   ; 4,240 / 5,739                   ;
;                                                                                   ;                                 ;
; Programmable power technology high-speed LAB tiles                                ; 100 / 4,560                     ;
; Programmable power technology low-power LAB tiles                                 ; 4,460 / 4,560                   ;
;     -- low-power LAB tiles that are used by the design                            ; 1,499 / 4,460                   ;
;     -- unused LAB tiles (low-power)                                               ; 2,961 / 4,460                   ;
;                                                                                   ;                                 ;
; Maximum fan-out                                                                   ; 13269                           ;
; Highest non-global fan-out                                                        ; 1200                            ;
; Total fan-out                                                                     ; 88284                           ;
; Average fan-out                                                                   ; 3.12                            ;
+-----------------------------------------------------------------------------------+---------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------+------------------------+------------------------+--------------------------------+--------------------------------+
; Statistic                                                                         ; Top                    ; sld_hub:auto_hub       ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+-----------------------------------------------------------------------------------+------------------------+------------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                                                      ; Low                    ; Low                    ; Low                            ; Low                            ;
;                                                                                   ;                        ;                        ;                                ;                                ;
; Logic utilization                                                                 ; 12542 / 182400 ( 7 % ) ; 143 / 182400 ( < 1 % ) ; 4476 / 182400 ( 2 % )          ; 0 / 182400 ( 0 % )             ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 12446                  ; 138                    ; 5157                           ; 0                              ;
;         -- Combinational with no register                                         ; 2272                   ; 38                     ; 114                            ; 0                              ;
;         -- Register only                                                          ; 4414                   ; 46                     ; 4447                           ; 0                              ;
;         -- Combinational with a register                                          ; 5760                   ; 54                     ; 596                            ; 0                              ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -914                   ; -11                    ; -725                           ; 0                              ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 1010                   ; 16                     ; 44                             ; 0                              ;
;         -- Unavailable due to Memory LAB use                                      ; 17                     ; 0                      ; 0                              ; 0                              ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 129                    ; 1                      ; 0                              ; 0                              ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 607                    ; 9                      ; 36                             ; 0                              ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 52                     ; 0                      ; 1                              ; 0                              ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 196                    ; 6                      ; 5                              ; 0                              ;
;         -- Unavailable due to LAB input limits                                    ; 9                      ; 0                      ; 2                              ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;                                ;
; ALUTs Used                                                                        ; 8032 / 182400 ( 4 % )  ; 92 / 182400 ( < 1 % )  ; 710 / 182400 ( < 1 % )         ; 0 / 182400 ( 0 % )             ;
;     -- Combinational ALUTs                                                        ; 8009 / 182400 ( 4 % )  ; 92 / 182400 ( < 1 % )  ; 710 / 182400 ( < 1 % )         ; 0 / 182400 ( 0 % )             ;
;     -- Memory ALUTs                                                               ; 23 / 91200 ( < 1 % )   ; 0 / 91200 ( 0 % )      ; 0 / 91200 ( 0 % )              ; 0 / 91200 ( 0 % )              ;
;     -- LUT_REGs                                                                   ; 0 / 182400 ( 0 % )     ; 0 / 182400 ( 0 % )     ; 0 / 182400 ( 0 % )             ; 0 / 182400 ( 0 % )             ;
; Dedicated logic registers                                                         ; 10174 / 182400 ( 6 % ) ; 100 / 182400 ( < 1 % ) ; 5043 / 182400 ( 3 % )          ; 0 / 182400 ( 0 % )             ;
;                                                                                   ;                        ;                        ;                                ;                                ;
; Combinational ALUT usage by number of inputs                                      ;                        ;                        ;                                ;                                ;
;     -- 7 input functions                                                          ; 133                    ; 1                      ; 0                              ; 0                              ;
;     -- 6 input functions                                                          ; 1275                   ; 11                     ; 125                            ; 0                              ;
;     -- 5 input functions                                                          ; 1332                   ; 25                     ; 434                            ; 0                              ;
;     -- 4 input functions                                                          ; 1215                   ; 16                     ; 24                             ; 0                              ;
;     -- <=3 input functions                                                        ; 4054                   ; 39                     ; 127                            ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;                                ;
; Combinational ALUTs by mode                                                       ;                        ;                        ;                                ;                                ;
;     -- normal mode                                                                ; 5405                   ; 91                     ; 619                            ; 0                              ;
;     -- extended LUT mode                                                          ; 133                    ; 1                      ; 0                              ; 0                              ;
;     -- arithmetic mode                                                            ; 2373                   ; 0                      ; 91                             ; 0                              ;
;     -- shared arithmetic mode                                                     ; 98                     ; 0                      ; 0                              ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;                                ;
; Total registers                                                                   ; 10174                  ; 100                    ; 5043                           ; 0                              ;
;     -- Dedicated logic registers                                                  ; 10174 / 182400 ( 6 % ) ; 100 / 182400 ( < 1 % ) ; 5043 / 182400 ( 3 % )          ; 0 / 182400 ( 0 % )             ;
;     -- I/O registers                                                              ; 0                      ; 0                      ; 0                              ; 0                              ;
;     -- LUT_REGs                                                                   ; 0                      ; 0                      ; 0                              ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;                                ;
; Memory LAB cells by mode                                                          ;                        ;                        ;                                ;                                ;
;     -- 64-address deep                                                            ; 0                      ; 0                      ; 0                              ; 0                              ;
;     -- 32-address deep                                                            ; 23                     ; 0                      ; 0                              ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;                                ;
; ALMs:  partially or completely used                                               ; 7631 / 91200 ( 8 % )   ; 82 / 91200 ( < 1 % )   ; 3062 / 91200 ( 3 % )           ; 0 / 91200 ( 0 % )              ;
;                                                                                   ;                        ;                        ;                                ;                                ;
; Total LABs:  partially or completely used                                         ; 1038 / 9120 ( 11 % )   ; 13 / 9120 ( < 1 % )    ; 394 / 9120 ( 4 % )             ; 0 / 9120 ( 0 % )               ;
;     -- Logic LABs                                                                 ; 1036                   ; 13                     ; 394                            ; 0                              ;
;     -- Memory LABs                                                                ; 2                      ; 0                      ; 0                              ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;                                ;
; Virtual pins                                                                      ; 0                      ; 0                      ; 0                              ; 0                              ;
; I/O pins                                                                          ; 48                     ; 0                      ; 0                              ; 0                              ;
; DSP block 18-bit elements                                                         ; 0 / 1288 ( 0 % )       ; 0 / 1288 ( 0 % )       ; 0 / 1288 ( 0 % )               ; 0 / 1288 ( 0 % )               ;
; Total block memory bits                                                           ; 1008132                ; 0                      ; 401408                         ; 0                              ;
; Total block memory implementation bits                                            ; 1290240                ; 0                      ; 405504                         ; 0                              ;
; JTAG                                                                              ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                                                               ; 0 / 8 ( 0 % )          ; 0 / 8 ( 0 % )          ; 0 / 8 ( 0 % )                  ; 1 / 8 ( 12 % )                 ;
; GXB PLL                                                                           ; 0 / 38 ( 0 % )         ; 0 / 38 ( 0 % )         ; 0 / 38 ( 0 % )                 ; 9 / 38 ( 23 % )                ;
; M9K block                                                                         ; 92 / 1235 ( 7 % )      ; 0 / 1235 ( 0 % )       ; 44 / 1235 ( 3 % )              ; 0 / 1235 ( 0 % )               ;
; M144K block                                                                       ; 3 / 22 ( 13 % )        ; 0 / 22 ( 0 % )         ; 0 / 22 ( 0 % )                 ; 0 / 22 ( 0 % )                 ;
; Clock enable block                                                                ; 8 / 216 ( 3 % )        ; 0 / 216 ( 0 % )        ; 1 / 216 ( < 1 % )              ; 4 / 216 ( 1 % )                ;
; GXB Central control unit                                                          ; 0 / 8 ( 0 % )          ; 0 / 8 ( 0 % )          ; 0 / 8 ( 0 % )                  ; 2 / 8 ( 25 % )                 ;
; Calibration block                                                                 ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )                  ; 1 / 4 ( 25 % )                 ;
; GXB Receiver channel PCS                                                          ; 0 / 24 ( 0 % )         ; 0 / 24 ( 0 % )         ; 0 / 24 ( 0 % )                 ; 8 / 24 ( 33 % )                ;
; GXB Receiver channel PMA                                                          ; 0 / 36 ( 0 % )         ; 0 / 36 ( 0 % )         ; 0 / 36 ( 0 % )                 ; 8 / 36 ( 22 % )                ;
; GXB Transmitter channel PCS                                                       ; 0 / 24 ( 0 % )         ; 0 / 24 ( 0 % )         ; 0 / 24 ( 0 % )                 ; 8 / 24 ( 33 % )                ;
; GXB Transmitter channel PMA                                                       ; 0 / 36 ( 0 % )         ; 0 / 36 ( 0 % )         ; 0 / 36 ( 0 % )                 ; 8 / 36 ( 22 % )                ;
; PCI Express hard IP                                                               ; 0 / 2 ( 0 % )          ; 0 / 2 ( 0 % )          ; 0 / 2 ( 0 % )                  ; 1 / 2 ( 50 % )                 ;
; GXB clock divider                                                                 ; 0 / 38 ( 0 % )         ; 0 / 38 ( 0 % )         ; 0 / 38 ( 0 % )                 ; 2 / 38 ( 5 % )                 ;
; GXB refclk pre-divider                                                            ; 1 / 12 ( 8 % )         ; 0 / 12 ( 0 % )         ; 0 / 12 ( 0 % )                 ; 0 / 12 ( 0 % )                 ;
;                                                                                   ;                        ;                        ;                                ;                                ;
; Connections                                                                       ;                        ;                        ;                                ;                                ;
;     -- Input Connections                                                          ; 10850                  ; 144                    ; 6213                           ; 135                            ;
;     -- Registered Input Connections                                               ; 10586                  ; 110                    ; 5473                           ; 0                              ;
;     -- Output Connections                                                         ; 2866                   ; 271                    ; 34                             ; 14171                          ;
;     -- Registered Output Connections                                              ; 420                    ; 271                    ; 0                              ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;                                ;
; Internal Connections                                                              ;                        ;                        ;                                ;                                ;
;     -- Total Connections                                                          ; 70517                  ; 1035                   ; 21254                          ; 39926                          ;
;     -- Registered Connections                                                     ; 45653                  ; 807                    ; 13760                          ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;                                ;
; External Connections                                                              ;                        ;                        ;                                ;                                ;
;     -- Top                                                                        ; 0                      ; 133                    ; 2599                           ; 10984                          ;
;     -- sld_hub:auto_hub                                                           ; 133                    ; 20                     ; 262                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0                                             ; 2599                   ; 262                    ; 64                             ; 3322                           ;
;     -- hard_block:auto_generated_inst                                             ; 10984                  ; 0                      ; 3322                           ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;                                ;
; Partition Interface                                                               ;                        ;                        ;                                ;                                ;
;     -- Input Ports                                                                ; 19                     ; 44                     ; 1244                           ; 135                            ;
;     -- Output Ports                                                               ; 308                    ; 62                     ; 799                            ; 180                            ;
;     -- Bidir Ports                                                                ; 0                      ; 0                      ; 0                              ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;                                ;
; Registered Ports                                                                  ;                        ;                        ;                                ;                                ;
;     -- Registered Input Ports                                                     ; 0                      ; 4                      ; 410                            ; 0                              ;
;     -- Registered Output Ports                                                    ; 0                      ; 29                     ; 785                            ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;                                ;
; Port Connectivity                                                                 ;                        ;                        ;                                ;                                ;
;     -- Input Ports driven by GND                                                  ; 0                      ; 0                      ; 396                            ; 0                              ;
;     -- Output Ports driven by GND                                                 ; 0                      ; 28                     ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC                                                  ; 0                      ; 0                      ; 24                             ; 0                              ;
;     -- Output Ports driven by VCC                                                 ; 0                      ; 0                      ; 1                              ; 0                              ;
;     -- Input Ports with no Source                                                 ; 0                      ; 24                     ; 395                            ; 0                              ;
;     -- Output Ports with no Source                                                ; 0                      ; 0                      ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout                                                 ; 0                      ; 29                     ; 409                            ; 48                             ;
;     -- Output Ports with no Fanout                                                ; 0                      ; 29                     ; 787                            ; 0                              ;
+-----------------------------------------------------------------------------------+------------------------+------------------------+--------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                           ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination  ; Termination Control Block ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+
; OSC_50_BANK2     ; AC35  ; 2C       ; 0            ; 44           ; 31           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ;
; OSC_50_BANK3     ; AV22  ; 3C       ; 53           ; 0            ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ;
; OSC_50_BANK4     ; AV19  ; 4C       ; 66           ; 0            ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ;
; OSC_50_BANK5     ; AC6   ; 5C       ; 119          ; 44           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ;
; OSC_50_BANK6     ; AB6   ; 6C       ; 119          ; 52           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ;
; PCIE_REFCLK      ; AN38  ; QL0      ; 0            ; 10           ; 145          ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; HCSL         ; Off          ; --                        ; User                 ;
; PCIE_REFCLK(n)   ; AN39  ; QL0      ; 0            ; 10           ; 147          ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; HCSL         ; Off          ; --                        ; User                 ;
; PCIE_RESET_N     ; V30   ; 1C       ; 0            ; 55           ; 62           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ;
; PCIE_RX_IN[0]    ; AU38  ; QL0      ; 0            ; 4            ; 145          ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.4-V PCML   ; OCT 100 Ohms ; --                        ; User                 ;
; PCIE_RX_IN[0](n) ; AU39  ; QL0      ; 0            ; 4            ; 147          ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.4-V PCML   ; OCT 100 Ohms ; --                        ; Fitter               ;
; PCIE_RX_IN[1]    ; AR38  ; QL0      ; 0            ; 7            ; 145          ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.4-V PCML   ; OCT 100 Ohms ; --                        ; User                 ;
; PCIE_RX_IN[1](n) ; AR39  ; QL0      ; 0            ; 7            ; 147          ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.4-V PCML   ; OCT 100 Ohms ; --                        ; Fitter               ;
; PCIE_RX_IN[2]    ; AJ38  ; QL0      ; 0            ; 16           ; 145          ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.4-V PCML   ; OCT 100 Ohms ; --                        ; User                 ;
; PCIE_RX_IN[2](n) ; AJ39  ; QL0      ; 0            ; 16           ; 147          ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.4-V PCML   ; OCT 100 Ohms ; --                        ; Fitter               ;
; PCIE_RX_IN[3]    ; AG38  ; QL0      ; 0            ; 19           ; 145          ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.4-V PCML   ; OCT 100 Ohms ; --                        ; User                 ;
; PCIE_RX_IN[3](n) ; AG39  ; QL0      ; 0            ; 19           ; 147          ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.4-V PCML   ; OCT 100 Ohms ; --                        ; Fitter               ;
; PCIE_RX_IN[4]    ; AE38  ; QL1      ; 0            ; 35           ; 145          ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.4-V PCML   ; OCT 100 Ohms ; --                        ; User                 ;
; PCIE_RX_IN[4](n) ; AE39  ; QL1      ; 0            ; 35           ; 147          ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.4-V PCML   ; OCT 100 Ohms ; --                        ; Fitter               ;
; PCIE_RX_IN[5]    ; AC38  ; QL1      ; 0            ; 38           ; 145          ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.4-V PCML   ; OCT 100 Ohms ; --                        ; User                 ;
; PCIE_RX_IN[5](n) ; AC39  ; QL1      ; 0            ; 38           ; 147          ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.4-V PCML   ; OCT 100 Ohms ; --                        ; Fitter               ;
; PCIE_RX_IN[6]    ; U38   ; QL1      ; 0            ; 47           ; 145          ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.4-V PCML   ; OCT 100 Ohms ; --                        ; User                 ;
; PCIE_RX_IN[6](n) ; U39   ; QL1      ; 0            ; 47           ; 147          ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.4-V PCML   ; OCT 100 Ohms ; --                        ; Fitter               ;
; PCIE_RX_IN[7]    ; R38   ; QL1      ; 0            ; 50           ; 145          ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.4-V PCML   ; OCT 100 Ohms ; --                        ; User                 ;
; PCIE_RX_IN[7](n) ; R39   ; QL1      ; 0            ; 50           ; 147          ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.4-V PCML   ; OCT 100 Ohms ; --                        ; Fitter               ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; LED[0]            ; V28   ; 1C       ; 0            ; 62           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[1]            ; W28   ; 1C       ; 0            ; 62           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[2]            ; R29   ; 1A       ; 0            ; 70           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[3]            ; P29   ; 1A       ; 0            ; 70           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[4]            ; N29   ; 1A       ; 0            ; 78           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[5]            ; M29   ; 1A       ; 0            ; 78           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[6]            ; M30   ; 1A       ; 0            ; 79           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[7]            ; N30   ; 1A       ; 0            ; 79           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; PCIE_TX_OUT[0]    ; AT36  ; QL0      ; 0            ; 4            ; 141          ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.4-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; PCIE_TX_OUT[0](n) ; AT37  ; QL0      ; 0            ; 4            ; 143          ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.4-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PCIE_TX_OUT[1]    ; AP36  ; QL0      ; 0            ; 7            ; 141          ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.4-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; PCIE_TX_OUT[1](n) ; AP37  ; QL0      ; 0            ; 7            ; 143          ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.4-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PCIE_TX_OUT[2]    ; AH36  ; QL0      ; 0            ; 16           ; 141          ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.4-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; PCIE_TX_OUT[2](n) ; AH37  ; QL0      ; 0            ; 16           ; 143          ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.4-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PCIE_TX_OUT[3]    ; AF36  ; QL0      ; 0            ; 19           ; 141          ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.4-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; PCIE_TX_OUT[3](n) ; AF37  ; QL0      ; 0            ; 19           ; 143          ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.4-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PCIE_TX_OUT[4]    ; AD36  ; QL1      ; 0            ; 35           ; 141          ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.4-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; PCIE_TX_OUT[4](n) ; AD37  ; QL1      ; 0            ; 35           ; 143          ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.4-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PCIE_TX_OUT[5]    ; AB36  ; QL1      ; 0            ; 38           ; 141          ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.4-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; PCIE_TX_OUT[5](n) ; AB37  ; QL1      ; 0            ; 38           ; 143          ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.4-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PCIE_TX_OUT[6]    ; T36   ; QL1      ; 0            ; 47           ; 141          ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.4-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; PCIE_TX_OUT[6](n) ; T37   ; QL1      ; 0            ; 47           ; 143          ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.4-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PCIE_TX_OUT[7]    ; P36   ; QL1      ; 0            ; 50           ; 141          ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.4-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; PCIE_TX_OUT[7](n) ; P37   ; QL1      ; 0            ; 50           ; 143          ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.4-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                     ;
+----------+------------------------------------------------+---------------------+-----------------------+---------------------------+
; Location ; Pin Name                                       ; Reserved As         ; User Signal Name      ; Pin Type                  ;
+----------+------------------------------------------------+---------------------+-----------------------+---------------------------+
; J29      ; TDI                                            ; -                   ; altera_reserved_tdi   ; JTAG Pin                  ;
; N27      ; TMS                                            ; -                   ; altera_reserved_tms   ; JTAG Pin                  ;
; A32      ; TRST                                           ; -                   ; altera_reserved_ntrst ; JTAG Pin                  ;
; G30      ; TCK                                            ; -                   ; altera_reserved_tck   ; JTAG Pin                  ;
; F30      ; TDO                                            ; -                   ; altera_reserved_tdo   ; JTAG Pin                  ;
; W30      ; DQ12L, DIFFIO_TX_L19n, DIFFOUT_L37n, DATA0     ; As input tri-stated ; ~ALTERA_DATA0~        ; Dual Purpose Pin          ;
; V30      ; DQ13L, DIFFIO_TX_L21n, DIFFOUT_L41n, INIT_DONE ; Use as regular IO   ; PCIE_RESET_N          ; Dual Purpose Pin          ;
; AW36     ; nCONFIG                                        ; -                   ; -                     ; Dedicated Programming Pin ;
; AW35     ; nSTATUS                                        ; -                   ; -                     ; Dedicated Programming Pin ;
; AV35     ; CONF_DONE                                      ; -                   ; -                     ; Dedicated Programming Pin ;
; AP29     ; PORSEL                                         ; -                   ; -                     ; Dedicated Programming Pin ;
; AN29     ; nCE                                            ; -                   ; -                     ; Dedicated Programming Pin ;
; AM11     ; nIO_PULLUP                                     ; -                   ; -                     ; Dedicated Programming Pin ;
; AT11     ; nCEO                                           ; -                   ; -                     ; Dedicated Programming Pin ;
; AR11     ; DCLK                                           ; -                   ; -                     ; Dedicated Programming Pin ;
; AP11     ; nCSO                                           ; -                   ; -                     ; Dedicated Programming Pin ;
; AN11     ; ASDO                                           ; -                   ; -                     ; Dedicated Programming Pin ;
; A8       ; MSEL2                                          ; -                   ; -                     ; Dedicated Programming Pin ;
; H11      ; MSEL1                                          ; -                   ; -                     ; Dedicated Programming Pin ;
; J11      ; MSEL0                                          ; -                   ; -                     ; Dedicated Programming Pin ;
+----------+------------------------------------------------+---------------------+-----------------------+---------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 1A       ; 6 / 48 ( 13 % )  ; 2.5V          ; --           ; 2.5V          ;
; 1C       ; 4 / 42 ( 10 % )  ; 2.5V          ; --           ; 2.5V          ;
; 2C       ; 1 / 42 ( 2 % )   ; 2.5V          ; --           ; 2.5V          ;
; 2A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 24 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3C       ; 1 / 32 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4C       ; 1 / 32 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4B       ; 0 / 24 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5C       ; 1 / 42 ( 2 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6C       ; 1 / 42 ( 2 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 24 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8C       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8B       ; 0 / 24 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; QL11     ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; QL2      ; 0 / 24 ( 0 % )   ; --            ; --           ; --            ;
; QL1      ; 16 / 24 ( 67 % ) ; --            ; --           ; --            ;
; QL0      ; 18 / 24 ( 75 % ) ; --            ; --           ; --            ;
; QL10     ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; QR10     ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; QR0      ; 0 / 24 ( 0 % )   ; --            ; --           ; --            ;
; QR1      ; 0 / 24 ( 0 % )   ; --            ; --           ; --            ;
; QR2      ; 0 / 24 ( 0 % )   ; --            ; --           ; --            ;
; QR11     ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
+----------+------------------+---------------+--------------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                     ;
+----------+------------+----------+---------------------------------+--------+--------------+----------------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage        ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+----------------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A5       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A6       ;            ;          ; RREF                            ;        ;              ;                ; --         ;                 ; --       ; --           ;
; A7       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A8       ; 567        ; 1A       ; ^MSEL2                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; A9       ;            ;          ; TEMPDIODEp                      ;        ;              ;                ; --         ;                 ; --       ; --           ;
; A10      ; 595        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A11      ; 596        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; A13      ; 604        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A14      ; 608        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A15      ;            ; 7B       ; VCCIO7B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; A16      ; 618        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A17      ; 648        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A18      ; 652        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A19      ; 662        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A20      ; 664        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A21      ; 665        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A22      ; 667        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A23      ; 669        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A24      ; 679        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A25      ; 678        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A26      ; 720        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A27      ; 727        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A28      ; 726        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A29      ; 735        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A30      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; A31      ; 733        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A32      ; 2          ; 1A       ; altera_reserved_ntrst           ; input  ; 2.5 V        ;                ; --         ; N               ; no       ; Off          ;
; A33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A34      ;            ;          ; RREF                            ;        ;              ;                ; --         ;                 ; --       ; --           ;
; A35      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA1      ; 884        ; QR1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AA2      ; 885        ; QR1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA5      ; 478        ; 6C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AA6      ;            ; QR1      ; VCCH_GXBR1                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; AA7      ;            ; QR1      ; VCCL_GXBR1                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AA8      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCHIP_R                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA10     ;            ;          ; VCCA_PLL_R3                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AA11     ;            ;          ; VCCD_PLL_R3                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA12     ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; AA13     ;            ; 5C       ; VCCPD5C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA15     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA16     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA17     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA19     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; DNU                             ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AA21     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA22     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA23     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA25     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA26     ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; AA27     ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; AA28     ;            ;          ; VCCD_PLL_L3                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA29     ;            ;          ; VCCA_PLL_L3                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AA30     ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AA31     ;            ; --       ; VCCHIP_L                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA32     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA33     ;            ; QL1      ; VCCL_GXBL1                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AA34     ;            ; QL1      ; VCCH_GXBL1                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; AA35     ; 93         ; 1C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AA36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA38     ; 806        ; QL1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AA39     ; 807        ; QL1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB3      ; 882        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AB4      ; 883        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AB5      ;            ; --       ; VCCT_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AB6      ; 477        ; 6C       ; OSC_50_BANK6                    ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB8      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB9      ; 462        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB10     ; 463        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB11     ; 464        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB12     ; 467        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB13     ; 468        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB14     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB16     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB17     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB18     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB20     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB22     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB23     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB24     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB25     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB26     ;            ; 2A       ; VCCPD2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AB27     ; 107        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 108        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB29     ;            ; 2C       ; VREFB2CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AB30     ; 103        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB31     ; 104        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB32     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB34     ; 94         ; 1C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AB35     ;            ; --       ; VCCT_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AB36     ; 808        ; QL1      ; PCIE_TX_OUT[5]                  ; output ; 1.4-V PCML   ;                ; --         ; Y               ; no       ; Off          ;
; AB37     ; 809        ; QL1      ; PCIE_TX_OUT[5](n)               ; output ; 1.4-V PCML   ;                ; --         ; N               ; no       ; Off          ;
; AB38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC1      ; 880        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AC2      ; 881        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC5      ; 475        ; 5C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AC6      ; 476        ; 5C       ; OSC_50_BANK5                    ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AC7      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC8      ; 461        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC10     ; 471        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC11     ; 472        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC13     ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AC14     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC15     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC16     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC17     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC19     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC20     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC21     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC22     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC23     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC25     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC26     ; 139        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC28     ; 111        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC29     ; 112        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC31     ; 101        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC32     ; 102        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC34     ; 95         ; 2C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AC35     ; 96         ; 2C       ; OSC_50_BANK2                    ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AC36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC38     ; 810        ; QL1      ; PCIE_RX_IN[5]                   ; input  ; 1.4-V PCML   ;                ; --         ; Y               ; no       ; Off          ;
; AC39     ; 811        ; QL1      ; PCIE_RX_IN[5](n)                ; input  ; 1.4-V PCML   ;                ; --         ; N               ; no       ; Off          ;
; AD1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD3      ; 878        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AD4      ; 879        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AD5      ;            ; --       ; VCCR_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AD6      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD7      ;            ; QR0      ; VCCL_GXBR0                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AD8      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD9      ; 455        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD10     ; 456        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD11     ;            ; 5C       ; VREFB5CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AD12     ; 431        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD13     ; 432        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD14     ;            ; 4A       ; VCCPD4A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD15     ; 380        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4B       ; VCCPD4B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD17     ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AD18     ;            ; 4C       ; VCCPD4C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD19     ; 300        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 3C       ; VCCPD3C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD21     ; 267        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AD22     ;            ; 3B       ; VCCPD3B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD23     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD24     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD25     ; 190        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 140        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 143        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 119        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD29     ; 120        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD30     ; 127        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD31     ; 128        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD32     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD33     ;            ; QL0      ; VCCL_GXBL0                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AD34     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD35     ;            ; --       ; VCCR_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AD36     ; 812        ; QL1      ; PCIE_TX_OUT[4]                  ; output ; 1.4-V PCML   ;                ; --         ; Y               ; no       ; Off          ;
; AD37     ; 813        ; QL1      ; PCIE_TX_OUT[4](n)               ; output ; 1.4-V PCML   ;                ; --         ; N               ; no       ; Off          ;
; AD38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AE1      ; 876        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AE2      ; 877        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AE4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AE5      ; 473        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE6      ;            ; QR0      ; VCCH_GXBR0                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; AE7      ;            ; QR0      ; VCCL_GXBR0                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AE8      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AE9      ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AE10     ; 443        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE11     ; 444        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE12     ; 427        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE13     ; 428        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE14     ; 378        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 381        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 344        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 325        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 305        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 302        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 269        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 270        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 246        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 243        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 194        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 191        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 163        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 144        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 123        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE29     ; 124        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE30     ; 135        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE31     ; 136        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE32     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AE33     ;            ; QL0      ; VCCL_GXBL0                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AE34     ;            ; QL0      ; VCCH_GXBL0                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; AE35     ; 98         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AE37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AE38     ; 814        ; QL1      ; PCIE_RX_IN[4]                   ; input  ; 1.4-V PCML   ;                ; --         ; Y               ; no       ; Off          ;
; AE39     ; 815        ; QL1      ; PCIE_RX_IN[4](n)                ; input  ; 1.4-V PCML   ;                ; --         ; N               ; no       ; Off          ;
; AF1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF3      ; 874        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AF4      ; 875        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AF5      ;            ; --       ; VCCA_R                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AF6      ; 474        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF7      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF8      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AF9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF10     ; 447        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF11     ; 448        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF13     ; 404        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF14     ; 379        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF16     ; 345        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 326        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF19     ; 303        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 268        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF22     ; 245        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 247        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF25     ; 193        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 164        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF28     ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AF29     ; 131        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF31     ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AF32     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AF33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF34     ; 97         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF35     ;            ; --       ; VCCA_L                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AF36     ; 816        ; QL0      ; PCIE_TX_OUT[3]                  ; output ; 1.4-V PCML   ;                ; --         ; Y               ; no       ; Off          ;
; AF37     ; 817        ; QL0      ; PCIE_TX_OUT[3](n)               ; output ; 1.4-V PCML   ;                ; --         ; N               ; no       ; Off          ;
; AF38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AG1      ; 872        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AG2      ; 873        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AG3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AG4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AG5      ; 469        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG6      ; 470        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG7      ; 459        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG8      ; 460        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG9      ; 451        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG10     ; 452        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG11     ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AG12     ; 400        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG13     ; 403        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG14     ; 376        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG15     ; 377        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG16     ; 329        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG17     ; 327        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 304        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 301        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG20     ; 266        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG21     ; 271        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 244        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG23     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AG24     ; 226        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG25     ; 192        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG26     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AG27     ; 175        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG28     ; 171        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG29     ; 155        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG30     ; 132        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG31     ; 115        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG32     ; 116        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG33     ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AG34     ; 99         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG35     ; 100        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AG37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AG38     ; 818        ; QL0      ; PCIE_RX_IN[3]                   ; input  ; 1.4-V PCML   ;                ; --         ; Y               ; no       ; Off          ;
; AG39     ; 819        ; QL0      ; PCIE_RX_IN[3](n)                ; input  ; 1.4-V PCML   ;                ; --         ; N               ; no       ; Off          ;
; AH1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AH2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AH3      ; 870        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AH4      ; 871        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AH5      ; 465        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH6      ; 466        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH7      ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AH8      ; 435        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH9      ; 436        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH10     ; 424        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH11     ; 396        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH12     ; 399        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH13     ; 372        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH14     ; 374        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AH16     ; 328        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH17     ; 324        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 296        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 297        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH20     ; 275        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH21     ;            ; 3C       ; VCCIO3C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AH22     ; 242        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 253        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH24     ; 227        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH25     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AH26     ; 198        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH27     ; 176        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH28     ; 172        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH29     ; 156        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH30     ; 148        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH31     ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AH32     ; 121        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH33     ; 122        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH34     ; 109        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH35     ; 110        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH36     ; 820        ; QL0      ; PCIE_TX_OUT[2]                  ; output ; 1.4-V PCML   ;                ; --         ; Y               ; no       ; Off          ;
; AH37     ; 821        ; QL0      ; PCIE_TX_OUT[2](n)               ; output ; 1.4-V PCML   ;                ; --         ; N               ; no       ; Off          ;
; AH38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AH39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ1      ; 868        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AJ2      ; 869        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AJ3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ5      ; 457        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ6      ; 458        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ7      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ8      ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AJ9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ10     ; 423        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ11     ; 395        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ13     ; 370        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ14     ; 375        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ16     ; 320        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ17     ;            ; 4B       ; VCCIO4B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AJ18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ19     ;            ; 4C       ; VCCIO4C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AJ20     ; 274        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ22     ; 251        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ23     ; 252        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ25     ; 201        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ26     ; 197        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ28     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AJ29     ; 183        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ31     ; 147        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ32     ; 133        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ34     ; 105        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ35     ; 106        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ38     ; 822        ; QL0      ; PCIE_RX_IN[2]                   ; input  ; 1.4-V PCML   ;                ; --         ; Y               ; no       ; Off          ;
; AJ39     ; 823        ; QL0      ; PCIE_RX_IN[2](n)                ; input  ; 1.4-V PCML   ;                ; --         ; N               ; no       ; Off          ;
; AK1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AK2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AK3      ; 866        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK4      ; 867        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK5      ; 453        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK6      ; 454        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK7      ; 439        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK8      ; 440        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK9      ; 416        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK10     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AK11     ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK12     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V ; --         ;                 ; --       ; --           ;
; AK13     ; 371        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK14     ; 373        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AK16     ; 322        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK17     ; 318        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK18     ;            ; --       ; VCC_CLKIN4C                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AK19     ;            ;          ; VCCD_PLL_B2                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AK20     ;            ;          ; VCCD_PLL_B1                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AK21     ;            ; --       ; VCC_CLKIN3C                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AK22     ;            ; 3C       ; VCCIO3C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AK23     ; 249        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK24     ; 250        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK25     ; 200        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK26     ; 196        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK27     ; 195        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK28     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V ; --         ;                 ; --       ; --           ;
; AK29     ; 184        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK30     ; 167        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK31     ; 159        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK32     ; 151        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK33     ; 134        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK34     ; 113        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK35     ; 114        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK36     ; 824        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK37     ; 825        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AK39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL1      ; 864        ; QR0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AL2      ; 865        ; QR0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AL3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL5      ; 449        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL6      ; 450        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL7      ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL8      ; 420        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL9      ; 415        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL10     ; 388        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL11     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL12     ;            ; --       ; VCCAUX                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL13     ; 366        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL14     ; 368        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL15     ; 365        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL16     ; 323        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL17     ; 319        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL18     ;            ; 4C       ; VREFB4CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AL19     ;            ;          ; VCCA_PLL_B2                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL20     ;            ;          ; VCCA_PLL_B1                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL21     ; 258        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL22     ; 259        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL23     ; 248        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL24     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AL25     ; 219        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL26     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL27     ; 199        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL28     ;            ; --       ; VCCAUX                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL29     ; 179        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL30     ; 168        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL31     ; 160        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL32     ; 152        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL33     ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL34     ; 117        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL35     ; 118        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL38     ; 826        ; QL0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AL39     ; 827        ; QL0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AM1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM3      ; 862        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM4      ; 863        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM5      ; 441        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM6      ; 442        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM7      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM8      ; 419        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM10     ; 387        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM11     ; 382        ; 1A       ; ^nIO_PULLUP                     ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM13     ; 367        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM14     ; 369        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM16     ;            ; 4B       ; VREFB4BN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AM17     ; 321        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM19     ; 313        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM20     ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; AM21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM22     ; 257        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM23     ; 255        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM25     ; 230        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM26     ; 217        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM28     ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM29     ; 180        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM31     ; 165        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM32     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AM33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM34     ; 129        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM35     ; 130        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM36     ; 828        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM37     ; 829        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AN1      ; 860        ; QR0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AN2      ; 861        ; QR0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AN3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AN4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AN5      ; 445        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN6      ; 446        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN7      ; 412        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN8      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AN9      ; 408        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN10     ; 392        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN11     ; 386        ; 1A       ; ^ASDO                           ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AN12     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AN13     ; 364        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN14     ; 361        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN15     ; 342        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN16     ; 332        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN17     ; 333        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN18     ; 314        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN19     ; 312        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN20     ; 292        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN21     ; 279        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN22     ; 256        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN23     ; 254        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN24     ; 233        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN25     ; 231        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN26     ; 216        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN27     ; 214        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN28     ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AN29     ; 189        ; 1A       ; ^nCE                            ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AN30     ; 161        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN31     ; 166        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN32     ; 137        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN33     ; 141        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN34     ; 125        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN35     ; 126        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AN37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AN38     ; 830        ; QL0      ; PCIE_REFCLK                     ; input  ; HCSL         ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AN39     ; 831        ; QL0      ; PCIE_REFCLK(n)                  ; input  ; HCSL         ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AP1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AP2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AP3      ; 858        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP4      ; 859        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP5      ; 437        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP6      ; 438        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP7      ; 411        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP8      ; 414        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP9      ; 407        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP10     ; 391        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP11     ; 385        ; 1A       ; ^nCSO                           ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP12     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AP13     ; 360        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP14     ; 358        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP15     ; 343        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP16     ; 334        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP17     ; 330        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP18     ; 315        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP19     ; 317        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP20     ; 293        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP21     ; 278        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP22     ;            ; 3C       ; VREFB3CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AP23     ; 263        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP24     ; 232        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP25     ; 234        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP26     ; 218        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP27     ; 215        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP28     ; 221        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP29     ; 188        ; 1A       ; ^PORSEL                         ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP30     ; 162        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP31     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AP32     ; 157        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP33     ; 138        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP34     ; 142        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP35     ; 153        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP36     ; 832        ; QL0      ; PCIE_TX_OUT[1]                  ; output ; 1.4-V PCML   ;                ; --         ; Y               ; no       ; Off          ;
; AP37     ; 833        ; QL0      ; PCIE_TX_OUT[1](n)               ; output ; 1.4-V PCML   ;                ; --         ; N               ; no       ; Off          ;
; AP38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AP39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR1      ; 856        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AR2      ; 857        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AR3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR5      ; 430        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR6      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR7      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AR8      ; 413        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR10     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AR11     ; 384        ; 1A       ; ^DCLK                           ; bidir  ;              ;                ; --         ;                 ; --       ; --           ;
; AR12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR13     ; 362        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR14     ; 359        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR16     ; 335        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR17     ; 331        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR19     ; 316        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR20     ; 290        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR22     ; 285        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR23     ; 262        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR25     ; 235        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR26     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AR27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR28     ; 220        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR29     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AR30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR31     ; 173        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR32     ; 158        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR34     ; 146        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR35     ; 154        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR38     ; 834        ; QL0      ; PCIE_RX_IN[1]                   ; input  ; 1.4-V PCML   ;                ; --         ; Y               ; no       ; Off          ;
; AR39     ; 835        ; QL0      ; PCIE_RX_IN[1](n)                ; input  ; 1.4-V PCML   ;                ; --         ; N               ; no       ; Off          ;
; AT1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AT2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AT3      ; 854        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AT4      ; 855        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AT5      ; 429        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT6      ; 422        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT7      ; 418        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT8      ; 410        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT9      ; 406        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT10     ; 398        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT11     ; 383        ; 1A       ; ^nCEO                           ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AT12     ; 356        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT13     ; 363        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT14     ; 348        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT15     ; 341        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT16     ; 337        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT17     ; 308        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT18     ; 306        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT19     ; 298        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT20     ; 291        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT21     ; 284        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT22     ; 281        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT23     ; 265        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT24     ; 261        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT25     ; 238        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT26     ; 237        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT27     ; 229        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT28     ; 225        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT29     ; 222        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT30     ; 174        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT31     ; 169        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT32     ; 177        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT33     ; 149        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT34     ; 145        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT35     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AT36     ; 836        ; QL0      ; PCIE_TX_OUT[0]                  ; output ; 1.4-V PCML   ;                ; --         ; Y               ; no       ; Off          ;
; AT37     ; 837        ; QL0      ; PCIE_TX_OUT[0](n)               ; output ; 1.4-V PCML   ;                ; --         ; N               ; no       ; Off          ;
; AT38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AT39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AU1      ; 852        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AU2      ; 853        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AU3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AU4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AU5      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AU6      ; 421        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU7      ; 417        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU8      ; 409        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU9      ; 405        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU10     ; 397        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU11     ; 354        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU12     ; 357        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU13     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AU14     ; 349        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU15     ; 340        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU16     ; 338        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU17     ; 310        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU18     ; 307        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU19     ; 299        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU20     ; 294        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU21     ;            ; 4C       ; VCCIO4C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AU22     ; 280        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU23     ; 264        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU24     ; 260        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU25     ; 239        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU26     ; 236        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU27     ; 228        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU28     ; 224        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU29     ; 223        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU30     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AU31     ; 170        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU32     ; 178        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU33     ; 150        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU34     ; 181        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU35     ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AU36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AU37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AU38     ; 838        ; QL0      ; PCIE_RX_IN[0]                   ; input  ; 1.4-V PCML   ;                ; --         ; Y               ; no       ; Off          ;
; AU39     ; 839        ; QL0      ; PCIE_RX_IN[0](n)                ; input  ; 1.4-V PCML   ;                ; --         ; N               ; no       ; Off          ;
; AV1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV4      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AV5      ; 426        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AV6      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV7      ; 390        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AV8      ; 394        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AV9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV10     ; 402        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AV11     ; 355        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV13     ; 350        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV14     ; 346        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV16     ; 339        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV17     ; 311        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV19     ; 288        ; 4C       ; OSC_50_BANK4                    ; input  ; 2.5 V        ;                ; Column I/O ; Y               ; no       ; Off          ;
; AV20     ; 295        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV22     ; 283        ; 3C       ; OSC_50_BANK3                    ; input  ; 2.5 V        ;                ; Column I/O ; Y               ; no       ; Off          ;
; AV23     ; 277        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV25     ; 273        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV26     ; 241        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV28     ; 213        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV29     ; 209        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV31     ; 206        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV32     ; 205        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV34     ; 182        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AV35     ; 187        ; 1A       ; ^CONF_DONE                      ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AV36     ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AV37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AW2      ;            ;          ; RREF                            ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AW3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AW4      ; 425        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW5      ; 433        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW6      ; 434        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW7      ; 389        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW8      ; 393        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW9      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AW10     ; 401        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW11     ; 353        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW12     ; 352        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW13     ; 351        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW14     ; 347        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW15     ;            ; 4B       ; VCCIO4B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AW16     ; 336        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW17     ;            ; 4C       ; VCCIO4C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AW18     ; 309        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW19     ; 289        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW20     ; 286        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW21     ; 287        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW22     ; 282        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW23     ; 276        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW24     ;            ; 3C       ; VCCIO3C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AW25     ; 272        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW26     ; 240        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW27     ; 211        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW28     ; 210        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW29     ; 212        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW30     ; 208        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW31     ; 207        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW32     ; 204        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW33     ; 203        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW34     ; 202        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW35     ; 186        ; 1A       ; ^nSTATUS                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AW36     ; 185        ; 1A       ; ^nCONFIG                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AW37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AW38     ;            ;          ; RREF                            ;        ;              ;                ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B3       ; 922        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; B4       ; 923        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; B5       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B7       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B8       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B10      ; 598        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B11      ; 597        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B13      ; 605        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B14      ; 609        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B16      ; 620        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B17      ; 649        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B19      ; 653        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B20      ; 663        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B22      ; 666        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B23      ; 668        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B25      ; 717        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B26      ; 719        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B28      ; 731        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B29      ; 734        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B31      ; 732        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B32      ; 19         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; B33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B34      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B35      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B36      ; 768        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; B37      ; 769        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; B38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; C1       ; 920        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; C2       ; 921        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; C5       ; 556        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C6       ; 564        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C7       ; 544        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C8       ; 548        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C9       ; 552        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C10      ; 560        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C11      ; 594        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C12      ; 603        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C13      ; 602        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C14      ; 600        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C15      ; 616        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C16      ; 621        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C17      ; 634        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C18      ; 638        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C19      ; 656        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C20      ; 660        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C21      ;            ; 7C       ; VCCIO7C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; C22      ; 675        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C23      ;            ; 8C       ; VCCIO8C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; C24      ; 683        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C25      ; 716        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C26      ; 718        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C27      ; 728        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C28      ; 730        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C29      ; 736        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C30      ; 737        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C31      ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C32      ; 20         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C33      ; 23         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C34      ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C35      ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; C37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; C38      ; 770        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; C39      ; 771        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; D3       ; 918        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; D4       ; 919        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; D5       ; 555        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D6       ; 563        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D7       ; 543        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D8       ; 547        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D9       ; 551        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D10      ; 559        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D11      ; 599        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; D13      ; 590        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D14      ; 601        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D15      ; 617        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D16      ; 619        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D17      ; 636        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D18      ; 639        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D19      ; 657        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D20      ; 661        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D21      ; 674        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D22      ; 693        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D23      ; 695        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D24      ; 682        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D25      ; 713        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D26      ; 721        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D27      ; 729        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D28      ; 740        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D29      ; 743        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D30      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; D31      ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D32      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; D33      ; 24         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D34      ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D35      ; 16         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D36      ; 772        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; D37      ; 773        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; D38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; D39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E1       ; 916        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; E2       ; 917        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E5       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E7       ; 524        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; E8       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E10      ; 540        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; E11      ;            ;          ; TEMPDIODEn                      ;        ;              ;                ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E13      ; 588        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E14      ; 592        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E16      ; 611        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E17      ; 637        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E19      ;            ; 7C       ; VCCIO7C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; E20      ;            ; 7C       ; VREFB7CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; E21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E22      ; 692        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E23      ; 694        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E25      ; 715        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E26      ;            ; 8B       ; VCCIO8B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; E27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E28      ; 739        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E29      ; 742        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E31      ; 31         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; E32      ; 35         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; E33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E34      ; 39         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; E35      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; E36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E38      ; 774        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; E39      ; 775        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; F3       ; 914        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F4       ; 915        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F5       ; 528        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 532        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F7       ; 523        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F8       ; 520        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F9       ; 536        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F10      ; 539        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F11      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F12      ; 591        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F13      ; 589        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F14      ; 593        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F15      ; 615        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F16      ; 612        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F17      ; 635        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F18      ; 640        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F19      ; 644        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F20      ; 643        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F21      ; 671        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F22      ;            ; 8C       ; VCCIO8C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; F23      ; 697        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F24      ; 711        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F25      ; 714        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F26      ; 723        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F27      ; 741        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F28      ; 738        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F29      ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; F30      ; 4          ; 1A       ; altera_reserved_tdo             ; output ; 2.5 V        ;                ; --         ; N               ; no       ; Off          ;
; F31      ; 32         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F32      ; 36         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F33      ; 47         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F34      ; 40         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F35      ; 43         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F36      ; 776        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F37      ; 777        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; F39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; G1       ; 912        ; QR2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 913        ; QR2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; G5       ; 527        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 531        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 526        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G8       ; 519        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G9       ; 535        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G10      ; 566        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G11      ;            ; --       ; VCCAUX                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; G13      ; 584        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G14      ; 586        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G15      ; 610        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G16      ; 613        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G17      ; 614        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G18      ; 641        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G19      ; 645        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G20      ; 642        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G21      ; 670        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G22      ; 688        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G23      ; 696        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G24      ; 710        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G25      ; 712        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G26      ; 722        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G27      ; 744        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G28      ; 747        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G29      ; 749        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G30      ; 3          ; 1A       ; altera_reserved_tck             ; input  ; 2.5 V        ;                ; --         ; N               ; no       ; Off          ;
; G31      ; 27         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G32      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; G33      ; 48         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G34      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; G35      ; 44         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; G37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; G38      ; 778        ; QL2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; G39      ; 779        ; QL2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H3       ; 910        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; H4       ; 911        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; H5       ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H7       ; 525        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; H8       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H10      ; 565        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; H11      ; 568        ; 1A       ; ^MSEL1                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H13      ; 585        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H14      ; 587        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H16      ;            ; 7B       ; VREFB7BN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; H17      ; 632        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H19      ; 650        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H22      ; 687        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H23      ; 691        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H25      ;            ; 8B       ; VREFB8BN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; H26      ; 745        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H28      ; 746        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H29      ;            ; --       ; VCCAUX                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; H30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H31      ; 28         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; H32      ; 17         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; H33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H34      ; 52         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; H35      ; 51         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; H36      ; 780        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; H37      ; 781        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; H38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; J1       ; 908        ; QR2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; J2       ; 909        ; QR2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; J5       ; 516        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 515        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 518        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J8       ; 550        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 546        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 562        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J11      ; 569        ; 1A       ; ^MSEL0                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; J12      ; 583        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J13      ; 582        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; J15      ; 606        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J16      ; 628        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J17      ; 633        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J18      ; 647        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J19      ;            ;          ; VCCA_PLL_T2                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; J20      ;            ;          ; VCCA_PLL_T1                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; J21      ;            ; 8C       ; VREFB8CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; J22      ; 686        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J23      ; 690        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J24      ; 699        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J25      ; 701        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J26      ; 748        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J27      ; 755        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J28      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; J29      ; 0          ; 1A       ; altera_reserved_tdi             ; input  ; 2.5 V        ;                ; --         ; N               ; no       ; Off          ;
; J30      ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J31      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; J32      ; 18         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J33      ; 45         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J34      ; 56         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J35      ; 55         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; J37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; J38      ; 782        ; QL2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; J39      ; 783        ; QL2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; K3       ; 906        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; K4       ; 907        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; K5       ; 512        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 511        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K7       ; 517        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 549        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 545        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K10      ; 561        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K11      ;            ; --       ; VCCBAT                          ; power  ;              ; 3.0V           ; --         ;                 ; --       ; --           ;
; K12      ; 578        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K13      ; 576        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K14      ; 580        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K15      ; 607        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K16      ; 629        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K17      ; 630        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K18      ;            ; --       ; VCC_CLKIN7C                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCD_PLL_T2                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; VCCD_PLL_T1                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; K21      ;            ; --       ; VCC_CLKIN8C                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; K22      ; 689        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K23      ; 703        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K24      ; 698        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K25      ;            ; 8B       ; VCCIO8B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; K26      ; 751        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K27      ; 754        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K28      ; 753        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K29      ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K30      ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K31      ; 33         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K32      ; 46         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K33      ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; K34      ; 60         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K35      ; 59         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K36      ; 784        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; K37      ; 785        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; K38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; K39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L1       ; 904        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; L2       ; 905        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L5       ; 504        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L7       ; 514        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 513        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L10      ; 542        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L11      ; 554        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L13      ; 577        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L14      ; 581        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L16      ; 631        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L17      ;            ; 7B       ; VCCIO7B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L19      ; 655        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L20      ; 673        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L22      ;            ; 8C       ; VCCIO8C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; L23      ; 702        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L25      ; 752        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L26      ; 750        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L28      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; L29      ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L31      ; 34         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L32      ; 53         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L34      ; 72         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L35      ; 71         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L38      ; 786        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; L39      ; 787        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; M3       ; 902        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; M4       ; 903        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; M5       ;            ; --       ; VCCA_R                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M6       ; 503        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 510        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 509        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M10      ; 541        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M11      ; 553        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M12      ; 558        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M13      ; 570        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M14      ; 579        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M16      ; 624        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M17      ; 627        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M18      ;            ; 7C       ; VCCIO7C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M19      ; 654        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M20      ; 672        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M21      ; 680        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M22      ; 685        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M23      ; 705        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M24      ; 700        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M25      ; 756        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M26      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M27      ; 761        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M28      ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M29      ; 29         ; 1A       ; LED[5]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; M30      ; 25         ; 1A       ; LED[6]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; M31      ; 21         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M32      ; 54         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M33      ; 68         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M34      ; 67         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M35      ;            ; --       ; VCCA_L                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M36      ; 788        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; M37      ; 789        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; M38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; M39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N1       ; 900        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; N2       ; 901        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N5       ; 500        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 499        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 508        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 507        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 497        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N10      ; 538        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N11      ; 537        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N12      ; 557        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N13      ; 571        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N14      ; 572        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N15      ; 574        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N16      ; 625        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N17      ; 626        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N19      ; 658        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N20      ; 676        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N21      ; 684        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N22      ; 704        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N23      ; 707        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N25      ; 757        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N26      ; 759        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N27      ; 1          ; 1A       ; altera_reserved_tms             ; input  ; 2.5 V        ;                ; --         ; N               ; no       ; Off          ;
; N28      ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N29      ; 30         ; 1A       ; LED[4]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; N30      ; 26         ; 1A       ; LED[7]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; N31      ; 22         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N32      ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; N33      ; 64         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N34      ; 63         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N35      ; 79         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N38      ; 790        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; N39      ; 791        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P3       ; 898        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; P4       ; 899        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; P5       ;            ; --       ; VCCT_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; P6       ; 496        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P8       ; 498        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P10      ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; P11      ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P13      ; 530        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P14      ; 573        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P16      ; 622        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P17      ; 623        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P18      ; 651        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P19      ; 659        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P20      ; 677        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P22      ; 709        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P23      ; 706        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P24      ; 724        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P25      ; 760        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P26      ; 758        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P28      ;            ; 1A       ; VREFB1AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; P29      ; 49         ; 1A       ; LED[3]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; P30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P31      ; 58         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P32      ; 57         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P34      ; 80         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P35      ;            ; --       ; VCCT_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; P36      ; 792        ; QL1      ; PCIE_TX_OUT[7]                  ; output ; 1.4-V PCML   ;                ; --         ; Y               ; no       ; Off          ;
; P37      ; 793        ; QL1      ; PCIE_TX_OUT[7](n)               ; output ; 1.4-V PCML   ;                ; --         ; N               ; no       ; Off          ;
; P38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; R1       ; 896        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; R2       ; 897        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; R5       ; 492        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 491        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 495        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 506        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 505        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R10      ; 502        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R11      ; 534        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R12      ; 533        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R13      ; 529        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R14      ; 575        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ; 7A       ; VCCPD7A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; R17      ;            ; 7B       ; VCCPD7B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R18      ; 646        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; R19      ;            ; 7C       ; VCCPD7C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R20      ; 681        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; R21      ;            ; 8C       ; VCCPD8C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R22      ; 708        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; R23      ;            ; 8B       ; VCCPD8B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R24      ; 725        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; R25      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R26      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; R27      ; 41         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 37         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R29      ; 50         ; 1A       ; LED[2]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; R30      ; 74         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R31      ; 73         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R32      ; 66         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R33      ; 65         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R34      ; 84         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R35      ; 83         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; R37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; R38      ; 794        ; QL1      ; PCIE_RX_IN[7]                   ; input  ; 1.4-V PCML   ;                ; --         ; Y               ; no       ; Off          ;
; R39      ; 795        ; QL1      ; PCIE_RX_IN[7](n)                ; input  ; 1.4-V PCML   ;                ; --         ; N               ; no       ; Off          ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T3       ; 894        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; T4       ; 895        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; T5       ;            ; --       ; VCCR_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T7       ;            ; QR2      ; VCCL_GXBR2                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T9       ; 490        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T10      ; 501        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T11      ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; T12      ; 522        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T13      ; 521        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T14      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T18      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T20      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T22      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T23      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T24      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T25      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T26      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T27      ; 42         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T28      ; 38         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T29      ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; T30      ; 62         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T31      ; 61         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T32      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T33      ;            ; QL2      ; VCCL_GXBL2                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; T34      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T35      ;            ; --       ; VCCR_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; T36      ; 796        ; QL1      ; PCIE_TX_OUT[6]                  ; output ; 1.4-V PCML   ;                ; --         ; Y               ; no       ; Off          ;
; T37      ; 797        ; QL1      ; PCIE_TX_OUT[6](n)               ; output ; 1.4-V PCML   ;                ; --         ; N               ; no       ; Off          ;
; T38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U1       ; 892        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; U2       ; 893        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U5       ; 488        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; U6       ;            ; QR2      ; VCCH_GXBR2                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; U7       ;            ; QR2      ; VCCL_GXBR2                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; U8       ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U10      ; 489        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; U11      ;            ; 6C       ; VREFB6CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U13      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U15      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U17      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U19      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U21      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U23      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U25      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U26      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U27      ;            ; 1A       ; VCCPD1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; U28      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U29      ;            ; 1C       ; VREFB1CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; U30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U31      ; 76         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; U32      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U33      ;            ; QL2      ; VCCL_GXBL2                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; U34      ;            ; QL2      ; VCCH_GXBL2                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; U35      ; 87         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; U36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U38      ; 798        ; QL1      ; PCIE_RX_IN[6]                   ; input  ; 1.4-V PCML   ;                ; --         ; Y               ; no       ; Off          ;
; U39      ; 799        ; QL1      ; PCIE_RX_IN[6](n)                ; input  ; 1.4-V PCML   ;                ; --         ; N               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V3       ; 890        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; V4       ; 891        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; V5       ;            ; --       ; VCCT_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; V6       ; 487        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V9       ; 494        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V10      ; 493        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V11      ; 486        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V12      ; 485        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V13      ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; V14      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V16      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V18      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V20      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V22      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V23      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V24      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V25      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V26      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V27      ; 81         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 69         ; 1C       ; LED[0]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; V29      ; 86         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V30      ; 85         ; 1C       ; PCIE_RESET_N                    ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; V31      ; 75         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V32      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V34      ; 88         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V35      ;            ; --       ; VCCT_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; V36      ; 800        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; V37      ; 801        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; V38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W1       ; 888        ; QR1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; W2       ; 889        ; QR1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W5       ; 480        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W6       ; 479        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W7       ; 484        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 483        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ; --       ; VCCHIP_R                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W11      ; 482        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W12      ; 481        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W13      ;            ; 6C       ; VCCPD6C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W15      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W17      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W19      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W21      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W22      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W23      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W25      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W26      ; 82         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W27      ;            ; 1C       ; VCCPD1C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; W28      ; 70         ; 1C       ; LED[1]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; W29      ; 78         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W30      ; 77         ; 1C       ; ~ALTERA_DATA0~ / RESERVED_INPUT ; input  ; 1.8 V        ;                ; Row I/O    ; N               ; no       ; Off          ;
; W31      ;            ; --       ; VCCHIP_L                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W32      ; 90         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W33      ; 89         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W34      ; 92         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W35      ; 91         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W38      ; 802        ; QL1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; W39      ; 803        ; QL1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y3       ; 886        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; Y4       ; 887        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; Y5       ;            ; --       ; VCCR_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; Y6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y7       ;            ; QR1      ; VCCL_GXBR1                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y9       ;            ; --       ; VCCHIP_R                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y10      ;            ;          ; VCCA_PLL_R2                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; Y11      ;            ;          ; VCCD_PLL_R2                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y13      ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; Y14      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y16      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y18      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y20      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y22      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y23      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y24      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y25      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y26      ;            ; 2C       ; VCCPD2C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; Y27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y28      ;            ;          ; VCCD_PLL_L2                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y29      ;            ;          ; VCCA_PLL_L2                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; Y30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y31      ;            ; --       ; VCCHIP_L                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y32      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y33      ;            ; QL1      ; VCCL_GXBL1                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; Y34      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y35      ;            ; --       ; VCCR_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; Y36      ; 804        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; Y37      ; 805        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; Y38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+----------------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                            ;
+-------------------------------+------------------------------------------------------------------------------------------------------------------------+
; Name                          ; ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; ALTPLL50I50O125O250O_inst|altpll_component|auto_generated|pll1                                                         ;
; PLL type                      ; Left/Right                                                                                                             ;
; PLL mode                      ; Normal                                                                                                                 ;
; Compensate clock              ; clock0                                                                                                                 ;
; Compensated input/output pins ; --                                                                                                                     ;
; Switchover type               ; --                                                                                                                     ;
; Input frequency 0             ; 50.0 MHz                                                                                                               ;
; Input frequency 1             ; --                                                                                                                     ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                                               ;
; Nominal VCO frequency         ; 750.0 MHz                                                                                                              ;
; VCO post scale K counter      ; 2                                                                                                                      ;
; VCO frequency control         ; Auto                                                                                                                   ;
; VCO phase shift step          ; 166 ps                                                                                                                 ;
; VCO multiply                  ; --                                                                                                                     ;
; VCO divide                    ; --                                                                                                                     ;
; DPA multiply                  ; --                                                                                                                     ;
; DPA divide                    ; --                                                                                                                     ;
; DPA divider counter value     ; 1                                                                                                                      ;
; Freq min lock                 ; 20.01 MHz                                                                                                              ;
; Freq max lock                 ; 53.33 MHz                                                                                                              ;
; M VCO Tap                     ; 0                                                                                                                      ;
; M Initial                     ; 1                                                                                                                      ;
; M value                       ; 15                                                                                                                     ;
; N value                       ; 1                                                                                                                      ;
; Charge pump current           ; setting 1                                                                                                              ;
; Loop filter resistance        ; setting 27                                                                                                             ;
; Loop filter capacitance       ; setting 0                                                                                                              ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                                                     ;
; Bandwidth type                ; Medium                                                                                                                 ;
; Real time reconfigurable      ; Off                                                                                                                    ;
; Scan chain MIF file           ; --                                                                                                                     ;
; Preserve PLL counter order    ; Off                                                                                                                    ;
; PLL location                  ; PLL_L3                                                                                                                 ;
; Inclk0 signal                 ; OSC_50_BANK2                                                                                                           ;
; Inclk1 signal                 ; --                                                                                                                     ;
; Inclk0 signal type            ; Global Clock                                                                                                           ;
; Inclk1 signal type            ; --                                                                                                                     ;
+-------------------------------+------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------------+
; Name                                                                                                                               ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------------+
; ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 3.00 (166 ps)    ; 50/50      ; C0      ; 15            ; 8/7 Odd    ; --            ; 1       ; 0       ; ALTPLL50I50O125O250O_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 5    ; 2   ; 125.0 MHz        ; 0 (0 ps)    ; 7.50 (166 ps)    ; 50/50      ; C1      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; ALTPLL50I50O125O250O_inst|altpll_component|auto_generated|pll1|clk[1] ;
+------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; GXB Receiver Summary                                                                                                     ;
+---------------------------+----------------+----------------+---------------------+--------------------------------------+
; CRU Input Clock Frequency ; REFCLK Divider ; Base Data Rate ; Effective Data Rate ; Receiver Channel Location            ;
+---------------------------+----------------+----------------+---------------------+--------------------------------------+
; 100.0 MHz                 ; Disabled       ; 2500.0 Mbps    ; 2500.0 Mbps         ; RXPMA_X0_Y4_N137, RXPCS_X0_Y4_N139   ;
; 100.0 MHz                 ; Disabled       ; 2500.0 Mbps    ; 2500.0 Mbps         ; RXPMA_X0_Y7_N137, RXPCS_X0_Y7_N139   ;
; 100.0 MHz                 ; Disabled       ; 2500.0 Mbps    ; 2500.0 Mbps         ; RXPMA_X0_Y16_N137, RXPCS_X0_Y16_N139 ;
; 100.0 MHz                 ; Disabled       ; 2500.0 Mbps    ; 2500.0 Mbps         ; RXPMA_X0_Y19_N137, RXPCS_X0_Y19_N139 ;
; 100.0 MHz                 ; Disabled       ; 2500.0 Mbps    ; 2500.0 Mbps         ; RXPMA_X0_Y35_N137, RXPCS_X0_Y35_N139 ;
; 100.0 MHz                 ; Disabled       ; 2500.0 Mbps    ; 2500.0 Mbps         ; RXPMA_X0_Y38_N137, RXPCS_X0_Y38_N139 ;
; 100.0 MHz                 ; Disabled       ; 2500.0 Mbps    ; 2500.0 Mbps         ; RXPMA_X0_Y47_N137, RXPCS_X0_Y47_N139 ;
; 100.0 MHz                 ; Disabled       ; 2500.0 Mbps    ; 2500.0 Mbps         ; RXPMA_X0_Y50_N137, RXPCS_X0_Y50_N139 ;
+---------------------------+----------------+----------------+---------------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; GXB Receiver Channel                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Protocol                        ; pcie                                                                                                                                              ; pcie                                                                                                                                              ; pcie                                                                                                                                              ; pcie                                                                                                                                              ; pcie                                                                                                                                              ; pcie                                                                                                                                              ; pcie                                                                                                                                              ; pcie                                                                                                                                              ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Channel Number                  ; 0                                                                                                                                                 ; 1                                                                                                                                                 ; 2                                                                                                                                                 ; 3                                                                                                                                                 ; 0                                                                                                                                                 ; 1                                                                                                                                                 ; 2                                                                                                                                                 ; 3                                                                                                                                                 ;
; Logical Channel Number          ; 0                                                                                                                                                 ; 1                                                                                                                                                 ; 2                                                                                                                                                 ; 3                                                                                                                                                 ; 4                                                                                                                                                 ; 5                                                                                                                                                 ; 6                                                                                                                                                 ; 7                                                                                                                                                 ;
; Channel Width                   ; 8                                                                                                                                                 ; 8                                                                                                                                                 ; 8                                                                                                                                                 ; 8                                                                                                                                                 ; 8                                                                                                                                                 ; 8                                                                                                                                                 ; 8                                                                                                                                                 ; 8                                                                                                                                                 ;
; Base Data Rate                  ; 2500.0 Mbps                                                                                                                                       ; 2500.0 Mbps                                                                                                                                       ; 2500.0 Mbps                                                                                                                                       ; 2500.0 Mbps                                                                                                                                       ; 2500.0 Mbps                                                                                                                                       ; 2500.0 Mbps                                                                                                                                       ; 2500.0 Mbps                                                                                                                                       ; 2500.0 Mbps                                                                                                                                       ;
; Effective Data Rate             ; 2500.0 Mbps                                                                                                                                       ; 2500.0 Mbps                                                                                                                                       ; 2500.0 Mbps                                                                                                                                       ; 2500.0 Mbps                                                                                                                                       ; 2500.0 Mbps                                                                                                                                       ; 2500.0 Mbps                                                                                                                                       ; 2500.0 Mbps                                                                                                                                       ; 2500.0 Mbps                                                                                                                                       ;
; Run Length                      ; 40                                                                                                                                                ; 40                                                                                                                                                ; 40                                                                                                                                                ; 40                                                                                                                                                ; 40                                                                                                                                                ; 40                                                                                                                                                ; 40                                                                                                                                                ; 40                                                                                                                                                ;
; Rate Matcher                    ; Enabled                                                                                                                                           ; Enabled                                                                                                                                           ; Enabled                                                                                                                                           ; Enabled                                                                                                                                           ; Enabled                                                                                                                                           ; Enabled                                                                                                                                           ; Enabled                                                                                                                                           ; Enabled                                                                                                                                           ;
; Word Aligner Mode               ; Sync State Machine                                                                                                                                ; Sync State Machine                                                                                                                                ; Sync State Machine                                                                                                                                ; Sync State Machine                                                                                                                                ; Sync State Machine                                                                                                                                ; Sync State Machine                                                                                                                                ; Sync State Machine                                                                                                                                ; Sync State Machine                                                                                                                                ;
; Word Alignment Pattern          ; 0101111100                                                                                                                                        ; 0101111100                                                                                                                                        ; 0101111100                                                                                                                                        ; 0101111100                                                                                                                                        ; 0101111100                                                                                                                                        ; 0101111100                                                                                                                                        ; 0101111100                                                                                                                                        ; 0101111100                                                                                                                                        ;
; Bad Pattern Count for Sync Loss ; 17                                                                                                                                                ; 17                                                                                                                                                ; 17                                                                                                                                                ; 17                                                                                                                                                ; 17                                                                                                                                                ; 17                                                                                                                                                ; 17                                                                                                                                                ; 17                                                                                                                                                ;
; Patterns to Reduce Error Count  ; 16                                                                                                                                                ; 16                                                                                                                                                ; 16                                                                                                                                                ; 16                                                                                                                                                ; 16                                                                                                                                                ; 16                                                                                                                                                ; 16                                                                                                                                                ; 16                                                                                                                                                ;
; Number of Patterns Until Sync   ; 4                                                                                                                                                 ; 4                                                                                                                                                 ; 4                                                                                                                                                 ; 4                                                                                                                                                 ; 4                                                                                                                                                 ; 4                                                                                                                                                 ; 4                                                                                                                                                 ; 4                                                                                                                                                 ;
; PPM Selection                   ; 32                                                                                                                                                ; 32                                                                                                                                                ; 32                                                                                                                                                ; 32                                                                                                                                                ; 32                                                                                                                                                ; 32                                                                                                                                                ; 32                                                                                                                                                ; 32                                                                                                                                                ;
; Low Latency PCS Mode Enable     ; Off                                                                                                                                               ; Off                                                                                                                                               ; Off                                                                                                                                               ; Off                                                                                                                                               ; Off                                                                                                                                               ; Off                                                                                                                                               ; Off                                                                                                                                               ; Off                                                                                                                                               ;
; 8B10B Mode                      ; normal                                                                                                                                            ; normal                                                                                                                                            ; normal                                                                                                                                            ; normal                                                                                                                                            ; normal                                                                                                                                            ; normal                                                                                                                                            ; normal                                                                                                                                            ; normal                                                                                                                                            ;
; Byte Deserializer               ; Off                                                                                                                                               ; Off                                                                                                                                               ; Off                                                                                                                                               ; Off                                                                                                                                               ; Off                                                                                                                                               ; Off                                                                                                                                               ; Off                                                                                                                                               ; Off                                                                                                                                               ;
; Deserialization Factor          ; 10                                                                                                                                                ; 10                                                                                                                                                ; 10                                                                                                                                                ; 10                                                                                                                                                ; 10                                                                                                                                                ; 10                                                                                                                                                ; 10                                                                                                                                                ; 10                                                                                                                                                ;
; CRU Multiplication Factor       ; 25                                                                                                                                                ; 25                                                                                                                                                ; 25                                                                                                                                                ; 25                                                                                                                                                ; 25                                                                                                                                                ; 25                                                                                                                                                ; 25                                                                                                                                                ; 25                                                                                                                                                ;
; CRU VCO Post-Scale Divider      ; 2                                                                                                                                                 ; 2                                                                                                                                                 ; 2                                                                                                                                                 ; 2                                                                                                                                                 ; 2                                                                                                                                                 ; 2                                                                                                                                                 ; 2                                                                                                                                                 ; 2                                                                                                                                                 ;
; Multiply By                     ; 25                                                                                                                                                ; 25                                                                                                                                                ; 25                                                                                                                                                ; 25                                                                                                                                                ; 25                                                                                                                                                ; 25                                                                                                                                                ; 25                                                                                                                                                ; 25                                                                                                                                                ;
; Divide By                       ; 2                                                                                                                                                 ; 2                                                                                                                                                 ; 2                                                                                                                                                 ; 2                                                                                                                                                 ; 2                                                                                                                                                 ; 2                                                                                                                                                 ; 2                                                                                                                                                 ; 2                                                                                                                                                 ;
; CRU Input Clock Frequency       ; 100.0 MHz                                                                                                                                         ; 100.0 MHz                                                                                                                                         ; 100.0 MHz                                                                                                                                         ; 100.0 MHz                                                                                                                                         ; 100.0 MHz                                                                                                                                         ; 100.0 MHz                                                                                                                                         ; 100.0 MHz                                                                                                                                         ; 100.0 MHz                                                                                                                                         ;
; REFCLK Divider                  ; Disabled                                                                                                                                          ; Disabled                                                                                                                                          ; Disabled                                                                                                                                          ; Disabled                                                                                                                                          ; Disabled                                                                                                                                          ; Disabled                                                                                                                                          ; Disabled                                                                                                                                          ; Disabled                                                                                                                                          ;
; Byte Ordering Mode              ; none                                                                                                                                              ; none                                                                                                                                              ; none                                                                                                                                              ; none                                                                                                                                              ; none                                                                                                                                              ; none                                                                                                                                              ; none                                                                                                                                              ; none                                                                                                                                              ;
; Receiver Channel Location       ; RXPMA_X0_Y4_N137, RXPCS_X0_Y4_N139                                                                                                                ; RXPMA_X0_Y7_N137, RXPCS_X0_Y7_N139                                                                                                                ; RXPMA_X0_Y16_N137, RXPCS_X0_Y16_N139                                                                                                              ; RXPMA_X0_Y19_N137, RXPCS_X0_Y19_N139                                                                                                              ; RXPMA_X0_Y35_N137, RXPCS_X0_Y35_N139                                                                                                              ; RXPMA_X0_Y38_N137, RXPCS_X0_Y38_N139                                                                                                              ; RXPMA_X0_Y47_N137, RXPCS_X0_Y47_N139                                                                                                              ; RXPMA_X0_Y50_N137, RXPCS_X0_Y50_N139                                                                                                              ;
; CMU Location                    ; CMU_X0_Y10_N139                                                                                                                                   ; CMU_X0_Y10_N139                                                                                                                                   ; CMU_X0_Y10_N139                                                                                                                                   ; CMU_X0_Y10_N139                                                                                                                                   ; CMU_X0_Y41_N139                                                                                                                                   ; CMU_X0_Y41_N139                                                                                                                                   ; CMU_X0_Y41_N139                                                                                                                                   ; CMU_X0_Y41_N139                                                                                                                                   ;
; PCIE HIP Enable                 ; On                                                                                                                                                ; On                                                                                                                                                ; On                                                                                                                                                ; On                                                                                                                                                ; On                                                                                                                                                ; On                                                                                                                                                ; On                                                                                                                                                ; On                                                                                                                                                ;
; Channel Bonding                 ; x8                                                                                                                                                ; x8                                                                                                                                                ; x8                                                                                                                                                ; x8                                                                                                                                                ; x8                                                                                                                                                ; x8                                                                                                                                                ; x8                                                                                                                                                ; x8                                                                                                                                                ;
; Equalizer Control               ; 0                                                                                                                                                 ; 0                                                                                                                                                 ; 0                                                                                                                                                 ; 0                                                                                                                                                 ; 0                                                                                                                                                 ; 0                                                                                                                                                 ; 0                                                                                                                                                 ; 0                                                                                                                                                 ;
; Equalizer DC Gain               ; 3                                                                                                                                                 ; 3                                                                                                                                                 ; 3                                                                                                                                                 ; 3                                                                                                                                                 ; 3                                                                                                                                                 ; 3                                                                                                                                                 ; 3                                                                                                                                                 ; 3                                                                                                                                                 ;
; Adaptive Equalization Mode      ; none                                                                                                                                              ; none                                                                                                                                              ; none                                                                                                                                              ; none                                                                                                                                              ; none                                                                                                                                              ; none                                                                                                                                              ; none                                                                                                                                              ; none                                                                                                                                              ;
; Max Gradient Control            ; 0                                                                                                                                                 ; 0                                                                                                                                                 ; 0                                                                                                                                                 ; 0                                                                                                                                                 ; 0                                                                                                                                                 ; 0                                                                                                                                                 ; 0                                                                                                                                                 ; 0                                                                                                                                                 ;
; Core Clock Frequency            ; 250.0 MHz                                                                                                                                         ; 250.0 MHz                                                                                                                                         ; 250.0 MHz                                                                                                                                         ; 250.0 MHz                                                                                                                                         ; 250.0 MHz                                                                                                                                         ; 250.0 MHz                                                                                                                                         ; 250.0 MHz                                                                                                                                         ; 250.0 MHz                                                                                                                                         ;
; Core Clock Source               ;                                                                                                                                                   ;                                                                                                                                                   ;                                                                                                                                                   ;                                                                                                                                                   ;                                                                                                                                                   ;                                                                                                                                                   ;                                                                                                                                                   ;                                                                                                                                                   ;
; VCCA                            ; 2.5V                                                                                                                                              ; 2.5V                                                                                                                                              ; 2.5V                                                                                                                                              ; 2.5V                                                                                                                                              ; 2.5V                                                                                                                                              ; 2.5V                                                                                                                                              ; 2.5V                                                                                                                                              ; 2.5V                                                                                                                                              ;
; VCM                             ; 0.82V                                                                                                                                             ; 0.82V                                                                                                                                             ; 0.82V                                                                                                                                             ; 0.82V                                                                                                                                             ; 0.82V                                                                                                                                             ; 0.82V                                                                                                                                             ; 0.82V                                                                                                                                             ; 0.82V                                                                                                                                             ;
; PLL Bandwidth Type              ; Medium                                                                                                                                            ; Medium                                                                                                                                            ; Medium                                                                                                                                            ; Medium                                                                                                                                            ; Medium                                                                                                                                            ; Medium                                                                                                                                            ; Medium                                                                                                                                            ; Medium                                                                                                                                            ;
; PLL Name                        ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll0 ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll1 ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll2 ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll3 ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll4 ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll5 ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll6 ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll7 ;
; PLL Type                        ; RX CDR                                                                                                                                            ; RX CDR                                                                                                                                            ; RX CDR                                                                                                                                            ; RX CDR                                                                                                                                            ; RX CDR                                                                                                                                            ; RX CDR                                                                                                                                            ; RX CDR                                                                                                                                            ; RX CDR                                                                                                                                            ;
; PLL Location                    ; HSSIPLL_X0_Y4_N135                                                                                                                                ; HSSIPLL_X0_Y7_N135                                                                                                                                ; HSSIPLL_X0_Y16_N135                                                                                                                               ; HSSIPLL_X0_Y19_N135                                                                                                                               ; HSSIPLL_X0_Y35_N135                                                                                                                               ; HSSIPLL_X0_Y38_N135                                                                                                                               ; HSSIPLL_X0_Y47_N135                                                                                                                               ; HSSIPLL_X0_Y50_N135                                                                                                                               ;
; Quad Location                   ; QUAD_X0_Y4_N135                                                                                                                                   ; QUAD_X0_Y4_N135                                                                                                                                   ; QUAD_X0_Y4_N135                                                                                                                                   ; QUAD_X0_Y4_N135                                                                                                                                   ; QUAD_X0_Y35_N135                                                                                                                                  ; QUAD_X0_Y35_N135                                                                                                                                  ; QUAD_X0_Y35_N135                                                                                                                                  ; QUAD_X0_Y35_N135                                                                                                                                  ;
; In Clock Frequency              ; 100.0 MHz                                                                                                                                         ; 100.0 MHz                                                                                                                                         ; 100.0 MHz                                                                                                                                         ; 100.0 MHz                                                                                                                                         ; 100.0 MHz                                                                                                                                         ; 100.0 MHz                                                                                                                                         ; 100.0 MHz                                                                                                                                         ; 100.0 MHz                                                                                                                                         ;
; Output Clock Frequency          ; 1250.0 MHz                                                                                                                                        ; 1250.0 MHz                                                                                                                                        ; 1250.0 MHz                                                                                                                                        ; 1250.0 MHz                                                                                                                                        ; 1250.0 MHz                                                                                                                                        ; 1250.0 MHz                                                                                                                                        ; 1250.0 MHz                                                                                                                                        ; 1250.0 MHz                                                                                                                                        ;
; PFD Feedback Source             ; internal                                                                                                                                          ; internal                                                                                                                                          ; internal                                                                                                                                          ; internal                                                                                                                                          ; internal                                                                                                                                          ; internal                                                                                                                                          ; internal                                                                                                                                          ; internal                                                                                                                                          ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; GXB Transmitter Summary                                                                             ;
+-----------------------+----------------+---------------------+--------------------------------------+
; Name                  ; Base Data Rate ; Effective Data Rate ; Transmitter Channel Location         ;
+-----------------------+----------------+---------------------+--------------------------------------+
; PCIE_TX_OUT[0]~output ; 2500.0 Mbps    ; 2500.0 Mbps         ; TXPMA_X0_Y4_N138, TXPCS_X0_Y4_N140   ;
; PCIE_TX_OUT[1]~output ; 2500.0 Mbps    ; 2500.0 Mbps         ; TXPMA_X0_Y7_N138, TXPCS_X0_Y7_N140   ;
; PCIE_TX_OUT[2]~output ; 2500.0 Mbps    ; 2500.0 Mbps         ; TXPMA_X0_Y16_N138, TXPCS_X0_Y16_N140 ;
; PCIE_TX_OUT[3]~output ; 2500.0 Mbps    ; 2500.0 Mbps         ; TXPMA_X0_Y19_N138, TXPCS_X0_Y19_N140 ;
; PCIE_TX_OUT[4]~output ; 2500.0 Mbps    ; 2500.0 Mbps         ; TXPMA_X0_Y35_N138, TXPCS_X0_Y35_N140 ;
; PCIE_TX_OUT[5]~output ; 2500.0 Mbps    ; 2500.0 Mbps         ; TXPMA_X0_Y38_N138, TXPCS_X0_Y38_N140 ;
; PCIE_TX_OUT[6]~output ; 2500.0 Mbps    ; 2500.0 Mbps         ; TXPMA_X0_Y47_N138, TXPCS_X0_Y47_N140 ;
; PCIE_TX_OUT[7]~output ; 2500.0 Mbps    ; 2500.0 Mbps         ; TXPMA_X0_Y50_N138, TXPCS_X0_Y50_N140 ;
+-----------------------+----------------+---------------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Optimized GXB Elements                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Preserved Component                                                                                                                             ; Removed Component                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Calibration blocks                                                                                                                              ;                                                                                                                                                ;
;  PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cal_blk0 ;                                                                                                                                                ;
;   --                                                                                                                                            ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cal_blk1 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; GXB Transmitter Channel                                                                                                                                                                                                                                                                                                                          ;
+------------------------------+------------------------------------+------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+
; Name                         ; PCIE_TX_OUT[0]~output              ; PCIE_TX_OUT[1]~output              ; PCIE_TX_OUT[2]~output                ; PCIE_TX_OUT[3]~output                ; PCIE_TX_OUT[4]~output                ; PCIE_TX_OUT[5]~output                ; PCIE_TX_OUT[6]~output                ; PCIE_TX_OUT[7]~output                ;
+------------------------------+------------------------------------+------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+
; Channel Number               ; 0                                  ; 1                                  ; 2                                    ; 3                                    ; 0                                    ; 1                                    ; 2                                    ; 3                                    ;
; Logical Channel Number       ; 0                                  ; 1                                  ; 2                                    ; 3                                    ; 4                                    ; 5                                    ; 6                                    ; 7                                    ;
; Channel Width                ; 8                                  ; 8                                  ; 8                                    ; 8                                    ; 8                                    ; 8                                    ; 8                                    ; 8                                    ;
; Base Data Rate               ; 2500.0 Mbps                        ; 2500.0 Mbps                        ; 2500.0 Mbps                          ; 2500.0 Mbps                          ; 2500.0 Mbps                          ; 2500.0 Mbps                          ; 2500.0 Mbps                          ; 2500.0 Mbps                          ;
; Effective Data Rate          ; 2500.0 Mbps                        ; 2500.0 Mbps                        ; 2500.0 Mbps                          ; 2500.0 Mbps                          ; 2500.0 Mbps                          ; 2500.0 Mbps                          ; 2500.0 Mbps                          ; 2500.0 Mbps                          ;
; Transmit Protocol            ; pcie                               ; pcie                               ; pcie                                 ; pcie                                 ; pcie                                 ; pcie                                 ; pcie                                 ; pcie                                 ;
; Voltage Output Differential  ; 4                                  ; 4                                  ; 4                                    ; 4                                    ; 4                                    ; 4                                    ; 4                                    ; 4                                    ;
; 8B10B Mode                   ; normal                             ; normal                             ; normal                               ; normal                               ; normal                               ; normal                               ; normal                               ; normal                               ;
; Byte Serializer              ; Off                                ; Off                                ; Off                                  ; Off                                  ; Off                                  ; Off                                  ; Off                                  ; Off                                  ;
; Serialization Factor         ; 10                                 ; 10                                 ; 10                                   ; 10                                   ; 10                                   ; 10                                   ; 10                                   ; 10                                   ;
; PLL Post Divider             ; 1                                  ; 1                                  ; 1                                    ; 1                                    ; 1                                    ; 1                                    ; 1                                    ; 1                                    ;
; Transmitter Channel Location ; TXPMA_X0_Y4_N138, TXPCS_X0_Y4_N140 ; TXPMA_X0_Y7_N138, TXPCS_X0_Y7_N140 ; TXPMA_X0_Y16_N138, TXPCS_X0_Y16_N140 ; TXPMA_X0_Y19_N138, TXPCS_X0_Y19_N140 ; TXPMA_X0_Y35_N138, TXPCS_X0_Y35_N140 ; TXPMA_X0_Y38_N138, TXPCS_X0_Y38_N140 ; TXPMA_X0_Y47_N138, TXPCS_X0_Y47_N140 ; TXPMA_X0_Y50_N138, TXPCS_X0_Y50_N140 ;
; CMU Location                 ; CMU_X0_Y10_N139                    ; CMU_X0_Y10_N139                    ; CMU_X0_Y10_N139                      ; CMU_X0_Y10_N139                      ; CMU_X0_Y41_N139                      ; CMU_X0_Y41_N139                      ; CMU_X0_Y41_N139                      ; CMU_X0_Y41_N139                      ;
; PCIE HIP Enable              ; On                                 ; On                                 ; On                                   ; On                                   ; On                                   ; On                                   ; On                                   ; On                                   ;
; Channel Bonding              ; x8                                 ; x8                                 ; x8                                   ; x8                                   ; x8                                   ; x8                                   ; x8                                   ; x8                                   ;
; Polarity Inversion           ; Off                                ; Off                                ; Off                                  ; Off                                  ; Off                                  ; Off                                  ; Off                                  ; Off                                  ;
; Symbol Swap                  ; Off                                ; Off                                ; Off                                  ; Off                                  ; Off                                  ; Off                                  ; Off                                  ; Off                                  ;
; Bit Reversal                 ; Off                                ; Off                                ; Off                                  ; Off                                  ; Off                                  ; Off                                  ; Off                                  ; Off                                  ;
; Preemphasis Pre Tap          ; 0                                  ; 0                                  ; 0                                    ; 0                                    ; 0                                    ; 0                                    ; 0                                    ; 0                                    ;
; Preemphasis First Post Tap   ; 0                                  ; 0                                  ; 0                                    ; 0                                    ; 0                                    ; 0                                    ; 0                                    ; 0                                    ;
; Preemphasis Second Post Tap  ; 0                                  ; 0                                  ; 0                                    ; 0                                    ; 0                                    ; 0                                    ; 0                                    ; 0                                    ;
; Core Clock Frequency         ; 250.0 MHz                          ; 250.0 MHz                          ; 250.0 MHz                            ; 250.0 MHz                            ; 250.0 MHz                            ; 250.0 MHz                            ; 250.0 MHz                            ; 250.0 MHz                            ;
; Core Clock Source            ;                                    ;                                    ;                                      ;                                      ;                                      ;                                      ;                                      ;                                      ;
; VCCA                         ; 2.5V                               ; 2.5V                               ; 2.5V                                 ; 2.5V                                 ; 2.5V                                 ; 2.5V                                 ; 2.5V                                 ; 2.5V                                 ;
; VCCEHT                       ; 1.4V                               ; 1.4V                               ; 1.4V                                 ; 1.4V                                 ; 1.4V                                 ; 1.4V                                 ; 1.4V                                 ; 1.4V                                 ;
; VCM                          ; 0.65V                              ; 0.65V                              ; 0.65V                                ; 0.65V                                ; 0.65V                                ; 0.65V                                ; 0.65V                                ; 0.65V                                ;
+------------------------------+------------------------------------+------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; GXB Transmitter PLL                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------------+----------------+-------------+-----------+----------------------------+----------+--------------------+---------------------+-----------------+---------------------+
; Name                                                                                                                                          ; Output Clock Frequency ; In Clock Frequency ; Base Data Rate ; Multiply By ; Divide By ; CRU VCO Post-Scale Divider ; PLL Type ; PLL Bandwidth Type ; PLL Location        ; Quad Location   ; PFD Feedback Source ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------------+----------------+-------------+-----------+----------------------------+----------+--------------------+---------------------+-----------------+---------------------+
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_pll0 ; 1250.0 MHz             ; 100.0 MHz          ; 2500.0 Mbps    ; 25          ; 2         ; 2                          ; CMU      ; High               ; HSSIPLL_X0_Y10_N135 ; QUAD_X0_Y4_N135 ; internal            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------------+----------------+-------------+-----------+----------------------------+----------+--------------------+---------------------+-----------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; GXB Central Clock Divider                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-----------------------------+-----------+--------------------------------------+--------------------------------+-------------------+--------------------------+
; Name                                                                                                                                                   ; Reference Clock Output Frequency ; Core Clock Output Frequency ; Divide By ; Digital Reference Clock Post Divider ; Core Clock Output Post Divider ; Quad Bonding Mode ; Location                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-----------------------------+-----------+--------------------------------------+--------------------------------+-------------------+--------------------------+
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|central_clk_div0 ; 250.0 MHz                        ; 250.0 MHz                   ; 5         ; Off                                  ; Off                            ; Driver            ; CLOCKDIVIDER_X0_Y10_N136 ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|central_clk_div1 ; 250.0 MHz                        ; 250.0 MHz                   ; 5         ; Off                                  ; Off                            ; Receiver          ; CLOCKDIVIDER_X0_Y41_N136 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-----------------------------+-----------+--------------------------------------+--------------------------------+-------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; GXB PLL to Transmitter Skew                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+----------+--------------------------+---------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------------------------------------+----------------------------+--------+------------+
; Source PLL                                                                                                                                    ; PLL Type ; PLL Quad Location        ; PLL Location        ; Destination Transmitter Channel                                                                                                                     ; Transmitter Channel Quad Location ; Transmitter Channel Location               ; Transmitter Pin Assignment ; Delay  ; Delay (UI) ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+----------+--------------------------+---------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------------------------------------+----------------------------+--------+------------+
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_pll0 ; CMU      ; GXB_L0 (QUAD_X0_Y4_N135) ; HSSIPLL_X0_Y10_N135 ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma0 ; GXB_L0 (QUAD_X0_Y4_N135)          ; CH0 (TXPMA_X0_Y4_N138, TXPCS_X0_Y4_N140)   ; AT36                       ; 44 ps  ; 0.11       ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_pll0 ; CMU      ; GXB_L0 (QUAD_X0_Y4_N135) ; HSSIPLL_X0_Y10_N135 ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma1 ; GXB_L0 (QUAD_X0_Y4_N135)          ; CH1 (TXPMA_X0_Y7_N138, TXPCS_X0_Y7_N140)   ; AP36                       ; 22 ps  ; 0.06       ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_pll0 ; CMU      ; GXB_L0 (QUAD_X0_Y4_N135) ; HSSIPLL_X0_Y10_N135 ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma2 ; GXB_L0 (QUAD_X0_Y4_N135)          ; CH2 (TXPMA_X0_Y16_N138, TXPCS_X0_Y16_N140) ; AH36                       ; 44 ps  ; 0.11       ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_pll0 ; CMU      ; GXB_L0 (QUAD_X0_Y4_N135) ; HSSIPLL_X0_Y10_N135 ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma3 ; GXB_L0 (QUAD_X0_Y4_N135)          ; CH3 (TXPMA_X0_Y19_N138, TXPCS_X0_Y19_N140) ; AF36                       ; 67 ps  ; 0.17       ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_pll0 ; CMU      ; GXB_L0 (QUAD_X0_Y4_N135) ; HSSIPLL_X0_Y10_N135 ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma4 ; GXB_L1 (QUAD_X0_Y35_N135)         ; CH0 (TXPMA_X0_Y35_N138, TXPCS_X0_Y35_N140) ; AD36                       ; 183 ps ; 0.46       ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_pll0 ; CMU      ; GXB_L0 (QUAD_X0_Y4_N135) ; HSSIPLL_X0_Y10_N135 ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma5 ; GXB_L1 (QUAD_X0_Y35_N135)         ; CH1 (TXPMA_X0_Y38_N138, TXPCS_X0_Y38_N140) ; AB36                       ; 206 ps ; 0.52       ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_pll0 ; CMU      ; GXB_L0 (QUAD_X0_Y4_N135) ; HSSIPLL_X0_Y10_N135 ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma6 ; GXB_L1 (QUAD_X0_Y35_N135)         ; CH2 (TXPMA_X0_Y47_N138, TXPCS_X0_Y47_N140) ; T36                        ; 272 ps ; 0.68       ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_pll0 ; CMU      ; GXB_L0 (QUAD_X0_Y4_N135) ; HSSIPLL_X0_Y10_N135 ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma7 ; GXB_L1 (QUAD_X0_Y35_N135)         ; CH3 (TXPMA_X0_Y50_N138, TXPCS_X0_Y50_N140) ; P36                        ; 295 ps ; 0.74       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+----------+--------------------------+---------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------------------------------------+----------------------------+--------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PCI Express Hard-IP Blocks                                                                                                                                      ;
+--------------------------+--------------------------------------------------------------------------------------------------------------------------------------+
; Name                     ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip ;
+--------------------------+--------------------------------------------------------------------------------------------------------------------------------------+
; Location                 ; PCIEHIP_X0_Y3_N134                                                                                                                   ;
; Protocol Spec            ; 2.0                                                                                                                                  ;
; Datarate Spec            ; 2.5 Gbps                                                                                                                             ;
; Link Width               ; 8                                                                                                                                    ;
; Max Payload Size (bytes) ; 256                                                                                                                                  ;
; Virtual Channels         ; 1                                                                                                                                    ;
; BAR Registers            ;                                                                                                                                      ;
;  BAR0 Type               ; 32-bit Non-Prefetchable                                                                                                              ;
;  BAR0 Size               ; 10 bits                                                                                                                              ;
;  BAR1 Type               ; 32-bit Non-Prefetchable                                                                                                              ;
;  BAR1 Size               ; 0 bits                                                                                                                               ;
;  BAR2 Type               ; 32-bit Non-Prefetchable                                                                                                              ;
;  BAR2 Size               ; 0 bits                                                                                                                               ;
;  BAR3 Type               ; 32-bit Non-Prefetchable                                                                                                              ;
;  BAR3 Size               ; 0 bits                                                                                                                               ;
;  BAR4 Type               ; 32-bit Non-Prefetchable                                                                                                              ;
;  BAR4 Size               ; 0 bits                                                                                                                               ;
;  BAR5 Type               ; 32-bit Non-Prefetchable                                                                                                              ;
;  BAR5 Size               ; 0 bits                                                                                                                               ;
; BAR I/O                  ; 32BIT                                                                                                                                ;
; BAR Prefetch             ; 32                                                                                                                                   ;
; Device ID                ; 0x4                                                                                                                                  ;
; Subsystem ID             ; 0x4                                                                                                                                  ;
; Revision ID              ; 0x1                                                                                                                                  ;
; Vendor ID                ; 0x1172                                                                                                                               ;
; Subsystem Vendor ID      ; 0x1172                                                                                                                               ;
; Class Code               ; 0xff0000                                                                                                                             ;
; Link Port Number         ; 0x1                                                                                                                                  ;
; Tags Supported           ; 64                                                                                                                                   ;
; Completion Timeout       ; ABCD                                                                                                                                 ;
; MSI Messages             ; 1                                                                                                                                    ;
; MSI-X                    ; No                                                                                                                                   ;
;  MSI-X Table Size        ; 0x0                                                                                                                                  ;
;  MSI-X Offset            ; 0x0                                                                                                                                  ;
;  MSI-X BAR               ; 0                                                                                                                                    ;
;  MSI-X PBA Offset        ; 0x0                                                                                                                                  ;
;  MSI-X PBA BAR           ; 0                                                                                                                                    ;
; Advanced Error Reporting ; No                                                                                                                                   ;
; ECRC Check               ; No                                                                                                                                   ;
; ECRC Generation          ; No                                                                                                                                   ;
; ECRC Forwarding          ; No                                                                                                                                   ;
; RX/Retry Buffer ECC      ; Yes                                                                                                                                  ;
+--------------------------+--------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------+---------------------+--------------+----------+-------------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                              ; Combinational ALUTs ; Memory ALUTs ; LUT_REGs ; ALMs        ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M9Ks ; M144Ks ; DSP Elements ; DSP 9x9 ; DSP 12x12 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                  ; Library Name ;
;                                                                                                         ;                     ;              ;          ;             ;                           ;               ;                   ;      ;        ;              ;         ;           ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                                                                                                                                                                                                                                                                                                      ;              ;
+---------------------------------------------------------------------------------------------------------+---------------------+--------------+----------+-------------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE4Gen1x8If64                                                                                          ; 8811 (87)           ; 23 (0)       ; 0 (0)    ; 10775 (46)  ; 15317 (8)                 ; 0 (0)         ; 1409540           ; 136  ; 3      ; 0            ; 0       ; 0         ; 0         ; 0         ; 48   ; 0            ; 2424 (59)                      ; 8907 (2)           ; 6410 (28)                     ; |DE4Gen1x8If64                                                                                                                                                                                                                                                                                                                                       ; work         ;
;    |ALTGXPCIeGen1x8:altgx_inst|                                                                         ; 558 (0)             ; 0 (0)        ; 0 (0)    ; 411 (0)     ; 338 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 310 (0)                        ; 90 (0)             ; 248 (0)                       ; |DE4Gen1x8If64|ALTGXPCIeGen1x8:altgx_inst                                                                                                                                                                                                                                                                                                            ; work         ;
;       |ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|             ; 558 (59)            ; 0 (0)        ; 0 (0)    ; 411 (27)    ; 338 (12)                  ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 310 (33)                       ; 90 (4)             ; 248 (26)                      ; |DE4Gen1x8If64|ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component                                                                                                                                                                                                                        ; work         ;
;          |ALTGXPCIeGen1x8_alt_dprio_2vj:dprio|                                                          ; 32 (24)             ; 0 (0)        ; 0 (0)    ; 78 (74)     ; 108 (102)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (7)                          ; 57 (57)            ; 51 (45)                       ; |DE4Gen1x8If64|ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|ALTGXPCIeGen1x8_alt_dprio_2vj:dprio                                                                                                                                                                                    ; work         ;
;             |lpm_compare:pre_amble_cmpr|                                                                ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|ALTGXPCIeGen1x8_alt_dprio_2vj:dprio|lpm_compare:pre_amble_cmpr                                                                                                                                                         ; work         ;
;                |cmpr_b0e:auto_generated|                                                                ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|ALTGXPCIeGen1x8_alt_dprio_2vj:dprio|lpm_compare:pre_amble_cmpr|cmpr_b0e:auto_generated                                                                                                                                 ; work         ;
;             |lpm_counter:state_mc_counter|                                                              ; 6 (0)               ; 0 (0)        ; 0 (0)    ; 3 (0)       ; 6 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 6 (0)                         ; |DE4Gen1x8If64|ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|ALTGXPCIeGen1x8_alt_dprio_2vj:dprio|lpm_counter:state_mc_counter                                                                                                                                                       ; work         ;
;                |cntr_52h:auto_generated|                                                                ; 6 (6)               ; 0 (0)        ; 0 (0)    ; 3 (3)       ; 6 (6)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 6 (6)                         ; |DE4Gen1x8If64|ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|ALTGXPCIeGen1x8_alt_dprio_2vj:dprio|lpm_counter:state_mc_counter|cntr_52h:auto_generated                                                                                                                               ; work         ;
;          |ALTGXPCIeGen1x8_mux_46a:dprioout_mux|                                                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |DE4Gen1x8If64|ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|ALTGXPCIeGen1x8_mux_46a:dprioout_mux                                                                                                                                                                                   ; work         ;
;          |alt_cal:calibration|                                                                          ; 466 (422)           ; 0 (0)        ; 0 (0)    ; 329 (300)   ; 218 (206)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 268 (241)                      ; 29 (29)            ; 198 (181)                     ; |DE4Gen1x8If64|ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration                                                                                                                                                                                                    ; work         ;
;             |alt_cal_edge_detect:pd0_det|                                                               ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 3 (3)                         ; |DE4Gen1x8If64|ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|alt_cal_edge_detect:pd0_det                                                                                                                                                                        ; work         ;
;             |alt_cal_edge_detect:pd180_det|                                                             ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 3 (3)                         ; |DE4Gen1x8If64|ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|alt_cal_edge_detect:pd180_det                                                                                                                                                                      ; work         ;
;             |alt_cal_edge_detect:pd270_det|                                                             ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 3 (3)                         ; |DE4Gen1x8If64|ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|alt_cal_edge_detect:pd270_det                                                                                                                                                                      ; work         ;
;             |alt_cal_edge_detect:pd90_det|                                                              ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 3 (3)                         ; |DE4Gen1x8If64|ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|alt_cal_edge_detect:pd90_det                                                                                                                                                                       ; work         ;
;             |lpm_mux:alt_cal_mux_gen.testbus_mux|                                                       ; 28 (0)              ; 0 (0)        ; 0 (0)    ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 23 (0)                         ; 0 (0)              ; 5 (0)                         ; |DE4Gen1x8If64|ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux                                                                                                                                                                ; work         ;
;                |mux_foc:auto_generated|                                                                 ; 28 (28)             ; 0 (0)        ; 0 (0)    ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 23 (23)                        ; 0 (0)              ; 5 (5)                         ; |DE4Gen1x8If64|ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_foc:auto_generated                                                                                                                                         ; work         ;
;    |ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|                                                     ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst                                                                                                                                                                                                                                                                                        ; work         ;
;       |altpll:altpll_component|                                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component                                                                                                                                                                                                                                                                ; work         ;
;          |ALTPLL50I50O125O250O_altpll:auto_generated|                                                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated                                                                                                                                                                                                                     ; work         ;
;    |PCIeGen1x8If64:pcie_inst|                                                                           ; 189 (0)             ; 8 (0)        ; 0 (0)    ; 160 (0)     ; 186 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 86 (0)                         ; 75 (0)             ; 111 (0)                       ; |DE4Gen1x8If64|PCIeGen1x8If64:pcie_inst                                                                                                                                                                                                                                                                                                              ; work         ;
;       |PCIeGen1x8If64_core:wrapper|                                                                     ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 27 (0)      ; 38 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 35 (0)             ; 3 (0)                         ; |DE4Gen1x8If64|PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper                                                                                                                                                                                                                                                                                  ; work         ;
;          |altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|                                                 ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 27 (0)      ; 38 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 35 (0)             ; 3 (0)                         ; |DE4Gen1x8If64|PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst                                                                                                                                                                                                                                     ; work         ;
;             |altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|                                              ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 27 (27)     ; 38 (38)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 35 (35)            ; 3 (3)                         ; |DE4Gen1x8If64|PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst                                                                                                                                                                                        ; work         ;
;       |PCIeGen1x8If64_serdes:serdes|                                                                    ; 12 (0)              ; 0 (0)        ; 0 (0)    ; 17 (0)      ; 9 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 5 (0)              ; 13 (0)                        ; |DE4Gen1x8If64|PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes                                                                                                                                                                                                                                                                                 ; work         ;
;          |PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|              ; 12 (12)             ; 0 (0)        ; 0 (0)    ; 17 (17)     ; 9 (9)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 5 (5)              ; 13 (13)                       ; |DE4Gen1x8If64|PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component                                                                                                                                                                                                 ; work         ;
;       |altpcie_rs_serdes:rs_serdes|                                                                     ; 173 (162)           ; 8 (0)        ; 0 (0)    ; 126 (109)   ; 139 (112)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 85 (82)                        ; 35 (31)            ; 105 (89)                      ; |DE4Gen1x8If64|PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes                                                                                                                                                                                                                                                                                  ; work         ;
;          |altshift_taps:rx_signaldetect_r_rtl_0|                                                        ; 11 (0)              ; 8 (0)        ; 0 (0)    ; 24 (0)      ; 27 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 4 (0)              ; 23 (0)                        ; |DE4Gen1x8If64|PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0                                                                                                                                                                                                                                            ; work         ;
;             |shift_taps_sfv:auto_generated|                                                             ; 11 (5)              ; 8 (0)        ; 0 (0)    ; 24 (3)      ; 27 (3)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (1)                          ; 4 (0)              ; 23 (4)                        ; |DE4Gen1x8If64|PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated                                                                                                                                                                                                              ; work         ;
;                |altsyncram_0hc1:altsyncram4|                                                            ; 0 (0)               ; 8 (8)        ; 0 (0)    ; 19 (19)     ; 20 (20)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (4)              ; 16 (16)                       ; |DE4Gen1x8If64|PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|altsyncram_0hc1:altsyncram4                                                                                                                                                                                  ; work         ;
;                |cntr_4mf:cntr1|                                                                         ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |DE4Gen1x8If64|PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|cntr_4mf:cntr1                                                                                                                                                                                               ; work         ;
;                |cntr_o5h:cntr5|                                                                         ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 2 (2)                         ; |DE4Gen1x8If64|PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|cntr_o5h:cntr5                                                                                                                                                                                               ; work         ;
;    |chnl_tester:test_channels[0].chnl_tester_i|                                                         ; 144 (144)           ; 0 (0)        ; 0 (0)    ; 94 (94)     ; 133 (133)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 28 (28)                        ; 29 (29)            ; 116 (116)                     ; |DE4Gen1x8If64|chnl_tester:test_channels[0].chnl_tester_i                                                                                                                                                                                                                                                                                            ; work         ;
;    |m_pcie_if_v2:u_pcie_if|                                                                             ; 205 (158)           ; 0 (0)        ; 0 (0)    ; 242 (219)   ; 322 (286)                 ; 0 (0)         ; 9216              ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 76 (66)                        ; 201 (198)          ; 130 (93)                      ; |DE4Gen1x8If64|m_pcie_if_v2:u_pcie_if                                                                                                                                                                                                                                                                                                                ; work         ;
;       |myfifo:u_fifo|                                                                                   ; 47 (0)              ; 0 (0)        ; 0 (0)    ; 29 (0)      ; 36 (0)                    ; 0 (0)         ; 9216              ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (0)                         ; 3 (0)              ; 38 (0)                        ; |DE4Gen1x8If64|m_pcie_if_v2:u_pcie_if|myfifo:u_fifo                                                                                                                                                                                                                                                                                                  ; work         ;
;          |scfifo:scfifo_component|                                                                      ; 47 (0)              ; 0 (0)        ; 0 (0)    ; 29 (0)      ; 36 (0)                    ; 0 (0)         ; 9216              ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (0)                         ; 3 (0)              ; 38 (0)                        ; |DE4Gen1x8If64|m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component                                                                                                                                                                                                                                                                          ; work         ;
;             |scfifo_raa1:auto_generated|                                                                ; 47 (0)              ; 0 (0)        ; 0 (0)    ; 29 (0)      ; 36 (0)                    ; 0 (0)         ; 9216              ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (0)                         ; 3 (0)              ; 38 (0)                        ; |DE4Gen1x8If64|m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated                                                                                                                                                                                                                                               ; work         ;
;                |a_dpfifo_2ha1:dpfifo|                                                                   ; 47 (24)             ; 0 (0)        ; 0 (0)    ; 29 (16)     ; 36 (13)                   ; 0 (0)         ; 9216              ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (9)                         ; 3 (3)              ; 38 (15)                       ; |DE4Gen1x8If64|m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo                                                                                                                                                                                                                          ; work         ;
;                   |altsyncram_cdk1:FIFOram|                                                             ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9216              ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|altsyncram_cdk1:FIFOram                                                                                                                                                                                                  ; work         ;
;                   |cntr_0lb:wr_ptr|                                                                     ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 5 (5)       ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 8 (8)                         ; |DE4Gen1x8If64|m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|cntr_0lb:wr_ptr                                                                                                                                                                                                          ; work         ;
;                   |cntr_cl7:usedw_counter|                                                              ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 4 (4)       ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |DE4Gen1x8If64|m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|cntr_cl7:usedw_counter                                                                                                                                                                                                   ; work         ;
;                   |cntr_vkb:rd_ptr_msb|                                                                 ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 4 (4)       ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 7 (7)                         ; |DE4Gen1x8If64|m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|cntr_vkb:rd_ptr_msb                                                                                                                                                                                                      ; work         ;
;    |riffa_wrapper_de4:riffa|                                                                            ; 6826 (0)            ; 15 (0)       ; 0 (0)    ; 6745 (0)    ; 9187 (0)                  ; 0 (0)         ; 998916            ; 91   ; 3      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1713 (0)                       ; 4017 (0)           ; 5170 (0)                      ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa                                                                                                                                                                                                                                                                                                               ; work         ;
;       |engine_layer:engine_layer_inst|                                                                  ; 624 (0)             ; 0 (0)        ; 0 (0)    ; 1369 (0)    ; 1910 (0)                  ; 0 (0)         ; 406240            ; 6    ; 3      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 147 (0)                        ; 1413 (0)           ; 501 (0)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst                                                                                                                                                                                                                                                                                ; work         ;
;          |rx_engine_classic:rx_engine_classic_inst|                                                     ; 38 (1)              ; 0 (0)        ; 0 (0)    ; 283 (0)     ; 348 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 295 (0)            ; 56 (1)                        ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst                                                                                                                                                                                                                                       ; work         ;
;             |rxc_engine_classic:rxc_engine_inst|                                                        ; 14 (4)              ; 0 (0)        ; 0 (0)    ; 48 (2)      ; 66 (1)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 39 (0)             ; 29 (3)                        ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst                                                                                                                                                                                                    ; work         ;
;                |pipeline:output_pipeline|                                                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 20 (0)      ; 30 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (0)             ; 16 (0)                        ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|pipeline:output_pipeline                                                                                                                                                                           ; work         ;
;                   |reg_pipeline:pipeline_inst|                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 20 (20)     ; 30 (30)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 16 (16)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|pipeline:output_pipeline|reg_pipeline:pipeline_inst                                                                                                                                                ; work         ;
;                |register:dw_enable|                                                                     ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|register:dw_enable                                                                                                                                                                                 ; work         ;
;                |register:meta_DW1_register|                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 10 (10)            ; 1 (1)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|register:meta_DW1_register                                                                                                                                                                         ; work         ;
;                |register:meta_DW2_register|                                                             ; 6 (6)               ; 0 (0)        ; 0 (0)    ; 4 (4)       ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 6 (6)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|register:meta_DW2_register                                                                                                                                                                         ; work         ;
;                |register:metadata_DW0_register|                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (5)       ; 6 (6)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 5 (5)              ; 1 (1)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|register:metadata_DW0_register                                                                                                                                                                     ; work         ;
;                |register:metadata_address_register|                                                     ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|register:metadata_address_register                                                                                                                                                                 ; work         ;
;                |register:metadata_length_register|                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (7)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|register:metadata_length_register                                                                                                                                                                  ; work         ;
;                |register:start_flag_register|                                                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|register:start_flag_register                                                                                                                                                                       ; work         ;
;                |shiftreg:sop_shiftreg_inst|                                                             ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|shiftreg:sop_shiftreg_inst                                                                                                                                                                         ; work         ;
;             |rxr_engine_classic:rxr_engine_inst|                                                        ; 23 (14)             ; 0 (0)        ; 0 (0)    ; 88 (2)      ; 102 (1)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 81 (0)             ; 24 (13)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst                                                                                                                                                                                                    ; work         ;
;                |pipeline:output_pipeline|                                                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 46 (0)      ; 46 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 38 (0)             ; 8 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|pipeline:output_pipeline                                                                                                                                                                           ; work         ;
;                   |reg_pipeline:pipeline_inst|                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 46 (46)     ; 46 (46)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 38 (38)            ; 8 (8)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|pipeline:output_pipeline|reg_pipeline:pipeline_inst                                                                                                                                                ; work         ;
;                |register:addr_DW0_bit_2_register|                                                       ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|register:addr_DW0_bit_2_register                                                                                                                                                                   ; work         ;
;                |register:addr_DW0_register|                                                             ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (5)       ; 6 (6)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (4)              ; 2 (2)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|register:addr_DW0_register                                                                                                                                                                         ; work         ;
;                |register:addr_DW1_bit_2_register|                                                       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|register:addr_DW1_bit_2_register                                                                                                                                                                   ; work         ;
;                |register:addr_DW1_register|                                                             ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 6 (6)       ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 7 (7)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|register:addr_DW1_register                                                                                                                                                                         ; work         ;
;                |register:meta_DW1_register|                                                             ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 23 (23)     ; 24 (24)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 22 (22)            ; 2 (2)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|register:meta_DW1_register                                                                                                                                                                         ; work         ;
;                |register:metadata_4DWH_register|                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|register:metadata_4DWH_register                                                                                                                                                                    ; work         ;
;                |register:metadata_DW0_register|                                                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 12 (12)            ; 1 (1)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|register:metadata_DW0_register                                                                                                                                                                     ; work         ;
;                |shiftreg:sop_shiftreg_inst|                                                             ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|shiftreg:sop_shiftreg_inst                                                                                                                                                                         ; work         ;
;             |shiftreg:data_shiftreg_inst|                                                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 163 (163)   ; 178 (178)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 174 (174)          ; 4 (4)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|shiftreg:data_shiftreg_inst                                                                                                                                                                                                           ; work         ;
;             |shiftreg:eop_shiftreg_inst|                                                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|shiftreg:eop_shiftreg_inst                                                                                                                                                                                                            ; work         ;
;          |tx_engine_classic:tx_engine_classic_inst|                                                     ; 586 (3)             ; 0 (0)        ; 0 (0)    ; 1097 (1)    ; 1562 (8)                  ; 0 (0)         ; 406240            ; 6    ; 3      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 145 (1)                        ; 1118 (6)           ; 445 (2)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst                                                                                                                                                                                                                                       ; work         ;
;             |tx_mux:tx_mux_inst|                                                                        ; 14 (0)              ; 0 (0)        ; 0 (0)    ; 72 (0)      ; 74 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 66 (0)             ; 10 (0)                        ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|tx_mux:tx_mux_inst                                                                                                                                                                                                                    ; work         ;
;                |pipeline:tx_output_inst|                                                                ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 62 (0)      ; 67 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 66 (0)             ; 1 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|tx_mux:tx_mux_inst|pipeline:tx_output_inst                                                                                                                                                                                            ; work         ;
;                   |reg_pipeline:pipeline_inst|                                                          ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 62 (62)     ; 67 (67)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 66 (66)            ; 1 (1)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|tx_mux:tx_mux_inst|pipeline:tx_output_inst|reg_pipeline:pipeline_inst                                                                                                                                                                 ; work         ;
;                |tx_arbiter:tx_arbiter_inst|                                                             ; 12 (12)             ; 0 (0)        ; 0 (0)    ; 11 (11)     ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 9 (9)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|tx_mux:tx_mux_inst|tx_arbiter:tx_arbiter_inst                                                                                                                                                                                         ; work         ;
;             |txc_engine_classic:txc_engine_inst|                                                        ; 224 (0)             ; 0 (0)        ; 0 (0)    ; 409 (0)     ; 557 (0)                   ; 0 (0)         ; 135416            ; 2    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 69 (0)                         ; 399 (0)            ; 159 (0)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst                                                                                                                                                                                                    ; work         ;
;                |tx_engine:txc_engine_inst|                                                              ; 222 (0)             ; 0 (0)        ; 0 (0)    ; 377 (0)     ; 506 (0)                   ; 0 (0)         ; 135416            ; 2    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 68 (0)                         ; 350 (0)            ; 157 (0)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst                                                                                                                                                                          ; work         ;
;                   |tx_alignment_pipeline:tx_alignment_inst|                                             ; 99 (44)             ; 0 (0)        ; 0 (0)    ; 179 (17)    ; 252 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 33 (21)                        ; 185 (0)            ; 67 (23)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst                                                                                                                                  ; work         ;
;                      |counter:pktctr_inst|                                                              ; 16 (16)             ; 0 (0)        ; 0 (0)    ; 9 (9)       ; 15 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 15 (15)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|counter:pktctr_inst                                                                                                              ; work         ;
;                      |counter:satctr_inst|                                                              ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 2 (2)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|counter:satctr_inst                                                                                                              ; work         ;
;                      |mux:gen_packet_format_multiplexers[0].dw_mux_|                                    ; 12 (0)              ; 0 (0)        ; 0 (0)    ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 12 (0)                        ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|mux:gen_packet_format_multiplexers[0].dw_mux_                                                                                    ; work         ;
;                         |mux_select:mux_select_inst|                                                    ; 12 (12)             ; 0 (0)        ; 0 (0)    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 12 (12)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|mux:gen_packet_format_multiplexers[0].dw_mux_|mux_select:mux_select_inst                                                         ; work         ;
;                      |mux:gen_packet_format_multiplexers[1].dw_mux_|                                    ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|mux:gen_packet_format_multiplexers[1].dw_mux_                                                                                    ; work         ;
;                         |mux_select:mux_select_inst|                                                    ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|mux:gen_packet_format_multiplexers[1].dw_mux_|mux_select:mux_select_inst                                                         ; work         ;
;                      |pipeline:compute_reg|                                                             ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 56 (0)      ; 65 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 46 (0)             ; 19 (0)                        ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:compute_reg                                                                                                             ; work         ;
;                         |reg_pipeline:pipeline_inst|                                                    ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 56 (56)     ; 65 (65)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 46 (46)            ; 19 (19)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:compute_reg|reg_pipeline:pipeline_inst                                                                                  ; work         ;
;                      |pipeline:gen_data_input_regs[0].data_register_|                                   ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 25 (0)      ; 33 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 31 (0)             ; 2 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[0].data_register_                                                                                   ; work         ;
;                         |reg_pipeline:pipeline_inst|                                                    ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 25 (25)     ; 33 (33)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 31 (31)            ; 2 (2)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[0].data_register_|reg_pipeline:pipeline_inst                                                        ; work         ;
;                      |pipeline:gen_data_input_regs[1].data_register_|                                   ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)       ; 2 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[1].data_register_                                                                                   ; work         ;
;                         |reg_pipeline:pipeline_inst|                                                    ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[1].data_register_|reg_pipeline:pipeline_inst                                                        ; work         ;
;                      |pipeline:hdr_input_reg|                                                           ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg                                                                                                           ; work         ;
;                         |reg_pipeline:pipeline_inst|                                                    ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst                                                                                ; work         ;
;                      |pipeline:output_register_inst|                                                    ; 5 (0)               ; 0 (0)        ; 0 (0)    ; 68 (0)      ; 67 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 53 (0)             ; 14 (0)                        ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:output_register_inst                                                                                                    ; work         ;
;                         |reg_pipeline:pipeline_inst|                                                    ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 68 (68)     ; 67 (67)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 53 (53)            ; 14 (14)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:output_register_inst|reg_pipeline:pipeline_inst                                                                         ; work         ;
;                      |pipeline:ready_reg|                                                               ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 55 (0)      ; 57 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 54 (0)             ; 3 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:ready_reg                                                                                                               ; work         ;
;                         |reg_pipeline:pipeline_inst|                                                    ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 55 (55)     ; 57 (57)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 54 (54)            ; 3 (3)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:ready_reg|reg_pipeline:pipeline_inst                                                                                    ; work         ;
;                      |pipeline:select_reg|                                                              ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 9 (0)       ; 10 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 1 (0)              ; 9 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg                                                                                                              ; work         ;
;                         |reg_pipeline:pipeline_inst|                                                    ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 9 (9)       ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 1 (1)              ; 9 (9)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst                                                                                   ; work         ;
;                      |rotate:rot_inst|                                                                  ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|rotate:rot_inst                                                                                                                  ; work         ;
;                   |tx_data_pipeline:tx_data_pipeline_inst|                                              ; 92 (0)              ; 0 (0)        ; 0 (0)    ; 136 (0)     ; 188 (0)                   ; 0 (0)         ; 135168            ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 21 (0)                         ; 116 (0)            ; 73 (0)                        ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst                                                                                                                                   ; work         ;
;                      |tx_data_fifo:txdf_inst|                                                           ; 90 (8)              ; 0 (0)        ; 0 (0)    ; 127 (7)     ; 155 (4)                   ; 0 (0)         ; 135168            ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20 (4)                         ; 84 (0)             ; 72 (4)                        ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst                                                                                                            ; work         ;
;                         |fifo:gen_regs_fifos[0].fifo_inst_|                                             ; 54 (54)             ; 0 (0)        ; 0 (0)    ; 38 (38)     ; 56 (56)                   ; 0 (0)         ; 135168            ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 13 (13)            ; 44 (44)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_                                                                          ; work         ;
;                            |scsdpram:mem|                                                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 135168            ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem                                                             ; work         ;
;                               |altsyncram:rMemory_rtl_0|                                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 135168            ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0                                    ; work         ;
;                                  |altsyncram_s2u1:auto_generated|                                       ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 135168            ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_s2u1:auto_generated     ; work         ;
;                         |fifo:gen_regs_fifos[1].fifo_inst_|                                             ; 24 (24)             ; 0 (0)        ; 0 (0)    ; 26 (26)     ; 28 (28)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 7 (7)              ; 21 (21)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_                                                                          ; work         ;
;                         |pipeline:gen_regs_fifos[0].fifo_pipeline_inst_|                                ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 24 (0)      ; 33 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (0)             ; 1 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].fifo_pipeline_inst_                                                             ; work         ;
;                            |reg_pipeline:pipeline_inst|                                                 ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 24 (24)     ; 33 (33)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (32)            ; 1 (1)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].fifo_pipeline_inst_|reg_pipeline:pipeline_inst                                  ; work         ;
;                         |pipeline:gen_regs_fifos[0].input_pipeline_inst_|                               ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 34 (0)      ; 33 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (0)             ; 2 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].input_pipeline_inst_                                                            ; work         ;
;                            |reg_pipeline:pipeline_inst|                                                 ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 34 (34)     ; 33 (33)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (32)            ; 2 (2)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].input_pipeline_inst_|reg_pipeline:pipeline_inst                                 ; work         ;
;                         |pipeline:gen_regs_fifos[1].fifo_pipeline_inst_|                                ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].fifo_pipeline_inst_                                                             ; work         ;
;                            |reg_pipeline:pipeline_inst|                                                 ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].fifo_pipeline_inst_|reg_pipeline:pipeline_inst                                  ; work         ;
;                      |tx_data_shift:tx_shift_inst|                                                      ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 34 (0)      ; 33 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 32 (0)             ; 1 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_shift:tx_shift_inst                                                                                                       ; work         ;
;                         |pipeline:input_register|                                                       ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 34 (0)      ; 33 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 32 (0)             ; 1 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_shift:tx_shift_inst|pipeline:input_register                                                                               ; work         ;
;                            |reg_pipeline:pipeline_inst|                                                 ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 34 (34)     ; 33 (33)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 32 (32)            ; 1 (1)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_shift:tx_shift_inst|pipeline:input_register|reg_pipeline:pipeline_inst                                                    ; work         ;
;                   |tx_hdr_fifo:txhf_inst|                                                               ; 31 (0)              ; 0 (0)        ; 0 (0)    ; 76 (0)      ; 66 (0)                    ; 0 (0)         ; 248               ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 14 (0)                         ; 49 (0)             ; 17 (0)                        ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst                                                                                                                                                    ; work         ;
;                      |fifo:fifo_inst|                                                                   ; 27 (27)             ; 0 (0)        ; 0 (0)    ; 26 (26)     ; 15 (15)                   ; 0 (0)         ; 248               ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 12 (12)                        ; 0 (0)              ; 15 (15)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst                                                                                                                                     ; work         ;
;                         |scsdpram:mem|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 248               ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem                                                                                                                        ; work         ;
;                            |altsyncram:rMemory_rtl_0|                                                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 248               ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0                                                                                               ; work         ;
;                               |altsyncram_0mt1:auto_generated|                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 248               ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated                                                                ; work         ;
;                      |pipeline:input_pipeline_inst|                                                     ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 51 (0)      ; 51 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 49 (0)             ; 2 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|pipeline:input_pipeline_inst                                                                                                                       ; work         ;
;                         |reg_pipeline:pipeline_inst|                                                    ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 51 (51)     ; 51 (51)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 49 (49)            ; 2 (2)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|pipeline:input_pipeline_inst|reg_pipeline:pipeline_inst                                                                                            ; work         ;
;                |txc_formatter_classic:txc_formatter_inst|                                               ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 50 (0)      ; 51 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 49 (0)             ; 2 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|txc_formatter_classic:txc_formatter_inst                                                                                                                                                           ; work         ;
;                   |pipeline:input_inst|                                                                 ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 50 (0)      ; 51 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 49 (0)             ; 2 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|txc_formatter_classic:txc_formatter_inst|pipeline:input_inst                                                                                                                                       ; work         ;
;                      |reg_pipeline:pipeline_inst|                                                       ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 50 (50)     ; 51 (51)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 49 (49)            ; 2 (2)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|txc_formatter_classic:txc_formatter_inst|pipeline:input_inst|reg_pipeline:pipeline_inst                                                                                                            ; work         ;
;             |txr_engine_classic:txr_engine_inst|                                                        ; 345 (0)             ; 0 (0)        ; 0 (0)    ; 631 (0)     ; 923 (0)                   ; 0 (0)         ; 270824            ; 4    ; 2      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 71 (0)                         ; 647 (0)            ; 279 (0)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst                                                                                                                                                                                                    ; work         ;
;                |tx_engine:txr_engine_inst|                                                              ; 322 (0)             ; 0 (0)        ; 0 (0)    ; 595 (0)     ; 830 (0)                   ; 0 (0)         ; 270824            ; 4    ; 2      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 68 (0)                         ; 559 (0)            ; 274 (0)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst                                                                                                                                                                          ; work         ;
;                   |tx_alignment_pipeline:tx_alignment_inst|                                             ; 153 (48)            ; 0 (0)        ; 0 (0)    ; 249 (11)    ; 392 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 12 (9)                         ; 246 (0)            ; 146 (39)                      ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst                                                                                                                                  ; work         ;
;                      |counter:pktctr_inst|                                                              ; 16 (16)             ; 0 (0)        ; 0 (0)    ; 9 (9)       ; 15 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (16)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|counter:pktctr_inst                                                                                                              ; work         ;
;                      |counter:satctr_inst|                                                              ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 3 (3)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|counter:satctr_inst                                                                                                              ; work         ;
;                      |mux:gen_packet_format_multiplexers[0].dw_mux_|                                    ; 32 (0)              ; 0 (0)        ; 0 (0)    ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 32 (0)                        ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|mux:gen_packet_format_multiplexers[0].dw_mux_                                                                                    ; work         ;
;                         |mux_select:mux_select_inst|                                                    ; 32 (32)             ; 0 (0)        ; 0 (0)    ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 32 (32)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|mux:gen_packet_format_multiplexers[0].dw_mux_|mux_select:mux_select_inst                                                         ; work         ;
;                      |mux:gen_packet_format_multiplexers[1].dw_mux_|                                    ; 32 (0)              ; 0 (0)        ; 0 (0)    ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 32 (0)                        ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|mux:gen_packet_format_multiplexers[1].dw_mux_                                                                                    ; work         ;
;                         |mux_select:mux_select_inst|                                                    ; 32 (32)             ; 0 (0)        ; 0 (0)    ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 32 (32)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|mux:gen_packet_format_multiplexers[1].dw_mux_|mux_select:mux_select_inst                                                         ; work         ;
;                      |pipeline:compute_reg|                                                             ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 99 (0)      ; 125 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 83 (0)             ; 42 (0)                        ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:compute_reg                                                                                                             ; work         ;
;                         |reg_pipeline:pipeline_inst|                                                    ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 99 (99)     ; 125 (125)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 83 (83)            ; 42 (42)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:compute_reg|reg_pipeline:pipeline_inst                                                                                  ; work         ;
;                      |pipeline:gen_data_input_regs[0].data_register_|                                   ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 24 (0)      ; 33 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (0)             ; 2 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[0].data_register_                                                                                   ; work         ;
;                         |reg_pipeline:pipeline_inst|                                                    ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 24 (24)     ; 33 (33)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (31)            ; 2 (2)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[0].data_register_|reg_pipeline:pipeline_inst                                                        ; work         ;
;                      |pipeline:gen_data_input_regs[1].data_register_|                                   ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 28 (0)      ; 33 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 29 (0)             ; 4 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[1].data_register_                                                                                   ; work         ;
;                         |reg_pipeline:pipeline_inst|                                                    ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 28 (28)     ; 33 (33)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 29 (29)            ; 4 (4)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[1].data_register_|reg_pipeline:pipeline_inst                                                        ; work         ;
;                      |pipeline:hdr_input_reg|                                                           ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg                                                                                                           ; work         ;
;                         |reg_pipeline:pipeline_inst|                                                    ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst                                                                                ; work         ;
;                      |pipeline:output_register_inst|                                                    ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 69 (0)      ; 67 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 1 (0)              ; 68 (0)                        ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:output_register_inst                                                                                                    ; work         ;
;                         |reg_pipeline:pipeline_inst|                                                    ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 69 (69)     ; 67 (67)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 1 (1)              ; 68 (68)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:output_register_inst|reg_pipeline:pipeline_inst                                                                         ; work         ;
;                      |pipeline:ready_reg|                                                               ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 98 (0)      ; 107 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 101 (0)            ; 6 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:ready_reg                                                                                                               ; work         ;
;                         |reg_pipeline:pipeline_inst|                                                    ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 98 (98)     ; 107 (107)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 101 (101)          ; 6 (6)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:ready_reg|reg_pipeline:pipeline_inst                                                                                    ; work         ;
;                      |pipeline:select_reg|                                                              ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 10 (0)      ; 9 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 9 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg                                                                                                              ; work         ;
;                         |reg_pipeline:pipeline_inst|                                                    ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 9 (9)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst                                                                                   ; work         ;
;                      |rotate:rot_inst|                                                                  ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|rotate:rot_inst                                                                                                                  ; work         ;
;                   |tx_data_pipeline:tx_data_pipeline_inst|                                              ; 137 (0)             ; 0 (0)        ; 0 (0)    ; 258 (0)     ; 316 (0)                   ; 0 (0)         ; 270336            ; 0    ; 2      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 43 (0)                         ; 224 (0)            ; 97 (0)                        ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst                                                                                                                                   ; work         ;
;                      |tx_data_fifo:txdf_inst|                                                           ; 132 (13)            ; 0 (0)        ; 0 (0)    ; 222 (11)    ; 249 (4)                   ; 0 (0)         ; 270336            ; 0    ; 2      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 41 (8)                         ; 160 (0)            ; 94 (5)                        ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst                                                                                                            ; work         ;
;                         |fifo:gen_regs_fifos[0].fifo_inst_|                                             ; 56 (56)             ; 0 (0)        ; 0 (0)    ; 47 (47)     ; 56 (56)                   ; 0 (0)         ; 135168            ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (17)                        ; 19 (19)            ; 40 (40)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_                                                                          ; work         ;
;                            |scsdpram:mem|                                                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 135168            ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem                                                             ; work         ;
;                               |altsyncram:rMemory_rtl_0|                                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 135168            ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0                                    ; work         ;
;                                  |altsyncram_s2u1:auto_generated|                                       ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 135168            ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_s2u1:auto_generated     ; work         ;
;                         |fifo:gen_regs_fifos[1].fifo_inst_|                                             ; 57 (57)             ; 0 (0)        ; 0 (0)    ; 45 (45)     ; 55 (55)                   ; 0 (0)         ; 135168            ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 15 (15)                        ; 16 (16)            ; 42 (42)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_                                                                          ; work         ;
;                            |scsdpram:mem|                                                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 135168            ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|scsdpram:mem                                                             ; work         ;
;                               |altsyncram:rMemory_rtl_0|                                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 135168            ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0                                    ; work         ;
;                                  |altsyncram_s2u1:auto_generated|                                       ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 135168            ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_s2u1:auto_generated     ; work         ;
;                         |pipeline:gen_regs_fifos[0].fifo_pipeline_inst_|                                ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 25 (0)      ; 33 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (0)             ; 2 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].fifo_pipeline_inst_                                                             ; work         ;
;                            |reg_pipeline:pipeline_inst|                                                 ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 25 (25)     ; 33 (33)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (31)            ; 2 (2)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].fifo_pipeline_inst_|reg_pipeline:pipeline_inst                                  ; work         ;
;                         |pipeline:gen_regs_fifos[0].input_pipeline_inst_|                               ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 32 (0)      ; 34 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 33 (0)             ; 2 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].input_pipeline_inst_                                                            ; work         ;
;                            |reg_pipeline:pipeline_inst|                                                 ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 32 (32)     ; 34 (34)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 33 (33)            ; 2 (2)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].input_pipeline_inst_|reg_pipeline:pipeline_inst                                 ; work         ;
;                         |pipeline:gen_regs_fifos[1].fifo_pipeline_inst_|                                ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 32 (0)      ; 33 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 30 (0)             ; 3 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].fifo_pipeline_inst_                                                             ; work         ;
;                            |reg_pipeline:pipeline_inst|                                                 ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 32 (32)     ; 33 (33)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 30 (30)            ; 3 (3)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].fifo_pipeline_inst_|reg_pipeline:pipeline_inst                                  ; work         ;
;                         |pipeline:gen_regs_fifos[1].input_pipeline_inst_|                               ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 35 (0)      ; 34 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 31 (0)             ; 3 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].input_pipeline_inst_                                                            ; work         ;
;                            |reg_pipeline:pipeline_inst|                                                 ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 35 (35)     ; 34 (34)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 31 (31)            ; 3 (3)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].input_pipeline_inst_|reg_pipeline:pipeline_inst                                 ; work         ;
;                      |tx_data_shift:tx_shift_inst|                                                      ; 5 (0)               ; 0 (0)        ; 0 (0)    ; 68 (0)      ; 67 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 64 (0)             ; 4 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_shift:tx_shift_inst                                                                                                       ; work         ;
;                         |offset_flag_to_one_hot:ef_onehot_inst|                                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_shift:tx_shift_inst|offset_flag_to_one_hot:ef_onehot_inst                                                                 ; work         ;
;                         |offset_to_mask:eof_convert|                                                    ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_shift:tx_shift_inst|offset_to_mask:eof_convert                                                                            ; work         ;
;                         |pipeline:input_register|                                                       ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 68 (0)      ; 67 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 64 (0)             ; 3 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_shift:tx_shift_inst|pipeline:input_register                                                                               ; work         ;
;                            |reg_pipeline:pipeline_inst|                                                 ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 68 (68)     ; 67 (67)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 64 (64)            ; 3 (3)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_shift:tx_shift_inst|pipeline:input_register|reg_pipeline:pipeline_inst                                                    ; work         ;
;                   |tx_hdr_fifo:txhf_inst|                                                               ; 32 (0)              ; 0 (0)        ; 0 (0)    ; 110 (0)     ; 122 (0)                   ; 0 (0)         ; 488               ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 13 (0)                         ; 89 (0)             ; 34 (0)                        ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst                                                                                                                                                    ; work         ;
;                      |fifo:fifo_inst|                                                                   ; 26 (26)             ; 0 (0)        ; 0 (0)    ; 23 (23)     ; 15 (15)                   ; 0 (0)         ; 488               ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 0 (0)              ; 16 (16)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst                                                                                                                                     ; work         ;
;                         |scsdpram:mem|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 488               ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem                                                                                                                        ; work         ;
;                            |altsyncram:rMemory_rtl_0|                                                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 488               ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0                                                                                               ; work         ;
;                               |altsyncram_qot1:auto_generated|                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 488               ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated                                                                ; work         ;
;                      |pipeline:input_pipeline_inst|                                                     ; 6 (0)               ; 0 (0)        ; 0 (0)    ; 88 (0)      ; 107 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 89 (0)             ; 18 (0)                        ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|pipeline:input_pipeline_inst                                                                                                                       ; work         ;
;                         |reg_pipeline:pipeline_inst|                                                    ; 6 (6)               ; 0 (0)        ; 0 (0)    ; 88 (88)     ; 107 (107)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 89 (89)            ; 18 (18)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|pipeline:input_pipeline_inst|reg_pipeline:pipeline_inst                                                                                            ; work         ;
;                |txr_formatter_classic:txr_formatter_inst|                                               ; 23 (21)             ; 0 (0)        ; 0 (0)    ; 90 (11)     ; 93 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (2)                          ; 88 (0)             ; 20 (19)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|txr_formatter_classic:txr_formatter_inst                                                                                                                                                           ; work         ;
;                   |pipeline:input_inst|                                                                 ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 80 (0)      ; 93 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 88 (0)             ; 5 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|txr_formatter_classic:txr_formatter_inst|pipeline:input_inst                                                                                                                                       ; work         ;
;                      |reg_pipeline:pipeline_inst|                                                       ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 80 (80)     ; 93 (93)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 88 (88)            ; 5 (5)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|txr_formatter_classic:txr_formatter_inst|pipeline:input_inst|reg_pipeline:pipeline_inst                                                                                                            ; work         ;
;       |riffa:riffa_inst|                                                                                ; 6196 (19)           ; 15 (0)       ; 0 (0)    ; 5471 (14)   ; 7222 (6)                  ; 0 (0)         ; 592676            ; 85   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1564 (1)                       ; 2560 (1)           ; 4693 (18)                     ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst                                                                                                                                                                                                                                                                                              ; work         ;
;          |channel:channels[0].channel|                                                                  ; 2650 (0)            ; 0 (0)        ; 0 (0)    ; 2247 (0)    ; 2945 (0)                  ; 0 (0)         ; 229896            ; 30   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 637 (0)                        ; 918 (0)            ; 2035 (0)                      ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel                                                                                                                                                                                                                                                                  ; work         ;
;             |channel_64:channel|                                                                        ; 2650 (0)            ; 0 (0)        ; 0 (0)    ; 2247 (0)    ; 2945 (0)                  ; 0 (0)         ; 229896            ; 30   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 637 (0)                        ; 918 (0)            ; 2035 (0)                      ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel                                                                                                                                                                                                                                               ; work         ;
;                |rx_port_64:rxPort|                                                                      ; 1792 (6)            ; 0 (0)        ; 0 (0)    ; 1400 (9)    ; 1936 (5)                  ; 0 (0)         ; 196608            ; 24   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 341 (4)                        ; 491 (5)            ; 1454 (2)                      ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort                                                                                                                                                                                                                             ; work         ;
;                   |async_fifo_fwft:mainFifo|                                                            ; 110 (7)             ; 0 (0)        ; 0 (0)    ; 141 (73)    ; 219 (133)                 ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 23 (0)                         ; 132 (126)          ; 87 (7)                        ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo                                                                                                                                                                                                    ; work         ;
;                      |async_fifo:fifo|                                                                  ; 103 (1)             ; 0 (0)        ; 0 (0)    ; 69 (1)      ; 86 (0)                    ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 23 (1)                         ; 6 (0)              ; 80 (0)                        ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo                                                                                                                                                                                    ; work         ;
;                         |async_cmp:asyncCompare|                                                        ; 21 (21)             ; 0 (0)        ; 0 (0)    ; 20 (20)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 16 (16)                        ; 0 (0)              ; 5 (5)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|async_cmp:asyncCompare                                                                                                                                                             ; work         ;
;                         |ram_2clk_1w_1r:mem|                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|ram_2clk_1w_1r:mem                                                                                                                                                                 ; work         ;
;                            |altsyncram:rRAM_rtl_0|                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0                                                                                                                                           ; work         ;
;                               |altsyncram_c5r1:auto_generated|                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated                                                                                                            ; work         ;
;                         |rd_ptr_empty:rdPtrEmpty|                                                       ; 40 (40)             ; 0 (0)        ; 0 (0)    ; 25 (25)     ; 41 (41)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 3 (3)              ; 38 (38)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty                                                                                                                                                            ; work         ;
;                         |wr_ptr_full:wrPtrFull|                                                         ; 41 (41)             ; 0 (0)        ; 0 (0)    ; 24 (24)     ; 41 (41)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 3 (3)              ; 38 (38)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull                                                                                                                                                              ; work         ;
;                   |fifo_packer_64:mainFifoPacker|                                                       ; 166 (166)           ; 0 (0)        ; 0 (0)    ; 121 (121)   ; 169 (169)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 7 (7)              ; 162 (162)                     ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker                                                                                                                                                                                               ; work         ;
;                   |fifo_packer_64:sgRxFifoPacker|                                                       ; 165 (165)           ; 0 (0)        ; 0 (0)    ; 121 (121)   ; 170 (170)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 8 (8)              ; 162 (162)                     ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker                                                                                                                                                                                               ; work         ;
;                   |fifo_packer_64:sgTxFifoPacker|                                                       ; 165 (165)           ; 0 (0)        ; 0 (0)    ; 117 (117)   ; 170 (170)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 6 (6)              ; 164 (164)                     ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker                                                                                                                                                                                               ; work         ;
;                   |rx_port_channel_gate:gate|                                                           ; 33 (32)             ; 0 (0)        ; 0 (0)    ; 68 (61)     ; 106 (96)                  ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 68 (58)            ; 38 (37)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate                                                                                                                                                                                                   ; work         ;
;                      |cross_domain_signal:countSync|                                                    ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 3 (0)       ; 4 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (0)              ; 1 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:countSync                                                                                                                                                                     ; work         ;
;                         |syncff:sigAtoB|                                                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)       ; 2 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:countSync|syncff:sigAtoB                                                                                                                                                      ; work         ;
;                            |ff:metaFF|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:countSync|syncff:sigAtoB|ff:metaFF                                                                                                                                            ; work         ;
;                            |ff:syncFF|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:countSync|syncff:sigAtoB|ff:syncFF                                                                                                                                            ; work         ;
;                         |syncff:sigBtoA|                                                                ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (0)              ; 1 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:countSync|syncff:sigBtoA                                                                                                                                                      ; work         ;
;                            |ff:metaFF|                                                                  ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:countSync|syncff:sigBtoA|ff:metaFF                                                                                                                                            ; work         ;
;                            |ff:syncFF|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:countSync|syncff:sigBtoA|ff:syncFF                                                                                                                                            ; work         ;
;                      |cross_domain_signal:rxSig|                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:rxSig                                                                                                                                                                         ; work         ;
;                         |syncff:sigAtoB|                                                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:rxSig|syncff:sigAtoB                                                                                                                                                          ; work         ;
;                            |ff:metaFF|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:rxSig|syncff:sigAtoB|ff:metaFF                                                                                                                                                ; work         ;
;                            |ff:syncFF|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:rxSig|syncff:sigAtoB|ff:syncFF                                                                                                                                                ; work         ;
;                         |syncff:sigBtoA|                                                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:rxSig|syncff:sigBtoA                                                                                                                                                          ; work         ;
;                            |ff:metaFF|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:rxSig|syncff:sigBtoA|ff:metaFF                                                                                                                                                ; work         ;
;                            |ff:syncFF|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:rxSig|syncff:sigBtoA|ff:syncFF                                                                                                                                                ; work         ;
;                      |syncff:rxAckSig|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|syncff:rxAckSig                                                                                                                                                                                   ; work         ;
;                         |ff:metaFF|                                                                     ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|syncff:rxAckSig|ff:metaFF                                                                                                                                                                         ; work         ;
;                         |ff:syncFF|                                                                     ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|syncff:rxAckSig|ff:syncFF                                                                                                                                                                         ; work         ;
;                   |rx_port_reader:reader|                                                               ; 514 (514)           ; 0 (0)        ; 0 (0)    ; 400 (400)   ; 482 (482)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 137 (137)                      ; 129 (129)          ; 381 (381)                     ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader                                                                                                                                                                                                       ; work         ;
;                   |rx_port_requester_mux:requesterMux|                                                  ; 82 (82)             ; 0 (0)        ; 0 (0)    ; 76 (76)     ; 79 (79)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 1 (1)              ; 78 (78)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_requester_mux:requesterMux                                                                                                                                                                                          ; work         ;
;                   |sg_list_reader_64:sgListReader|                                                      ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 78 (78)     ; 100 (100)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 70 (70)            ; 30 (30)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader                                                                                                                                                                                              ; work         ;
;                   |sg_list_requester:sgRxReq|                                                           ; 210 (210)           ; 0 (0)        ; 0 (0)    ; 139 (139)   ; 165 (165)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 60 (60)                        ; 19 (19)            ; 150 (150)                     ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq                                                                                                                                                                                                   ; work         ;
;                   |sg_list_requester:sgTxReq|                                                           ; 208 (208)           ; 0 (0)        ; 0 (0)    ; 134 (134)   ; 164 (164)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 59 (59)                        ; 20 (20)            ; 150 (150)                     ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq                                                                                                                                                                                                   ; work         ;
;                   |sync_fifo:sgRxFifo|                                                                  ; 62 (62)             ; 0 (0)        ; 0 (0)    ; 47 (47)     ; 55 (55)                   ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 22 (22)                        ; 15 (15)            ; 40 (40)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo                                                                                                                                                                                                          ; work         ;
;                      |ram_1clk_1w_1r:mem|                                                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem                                                                                                                                                                                       ; work         ;
;                         |altsyncram:rRAM_rtl_0|                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0                                                                                                                                                                 ; work         ;
;                            |altsyncram_c5r1:auto_generated|                                             ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated                                                                                                                                  ; work         ;
;                   |sync_fifo:sgTxFifo|                                                                  ; 62 (62)             ; 0 (0)        ; 0 (0)    ; 43 (43)     ; 52 (52)                   ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 21 (21)                        ; 11 (11)            ; 41 (41)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo                                                                                                                                                                                                          ; work         ;
;                      |ram_1clk_1w_1r:mem|                                                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem                                                                                                                                                                                       ; work         ;
;                         |altsyncram:rRAM_rtl_0|                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0                                                                                                                                                                 ; work         ;
;                            |altsyncram_c5r1:auto_generated|                                             ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated                                                                                                                                  ; work         ;
;                |tx_port_64:txPort|                                                                      ; 858 (1)             ; 0 (0)        ; 0 (0)    ; 859 (1)     ; 1009 (0)                  ; 0 (0)         ; 33288             ; 6    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 296 (1)                        ; 427 (0)            ; 585 (0)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort                                                                                                                                                                                                                             ; work         ;
;                   |sg_list_reader_64:sgListReader|                                                      ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 92 (92)     ; 100 (100)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 71 (71)            ; 29 (29)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader                                                                                                                                                                                              ; work         ;
;                   |tx_port_buffer_64:buffer|                                                            ; 203 (151)           ; 0 (0)        ; 0 (0)    ; 176 (140)   ; 169 (119)                 ; 0 (0)         ; 32768             ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 61 (47)                        ; 27 (16)            ; 144 (104)                     ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer                                                                                                                                                                                                    ; work         ;
;                      |sync_fifo:fifo|                                                                   ; 52 (52)             ; 0 (0)        ; 0 (0)    ; 37 (37)     ; 50 (50)                   ; 0 (0)         ; 32768             ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 14 (14)                        ; 11 (11)            ; 40 (40)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo                                                                                                                                                                                     ; work         ;
;                         |ram_1clk_1w_1r:mem|                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem                                                                                                                                                                  ; work         ;
;                            |altsyncram:rRAM_rtl_0|                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0                                                                                                                                            ; work         ;
;                               |altsyncram_uvq1:auto_generated|                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated                                                                                                             ; work         ;
;                   |tx_port_channel_gate_64:gate|                                                        ; 41 (9)              ; 0 (0)        ; 0 (0)    ; 123 (95)    ; 131 (103)                 ; 0 (0)         ; 520               ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 15 (3)                         ; 96 (85)            ; 38 (18)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate                                                                                                                                                                                                ; work         ;
;                      |async_fifo:fifo|                                                                  ; 32 (2)              ; 0 (0)        ; 0 (0)    ; 28 (1)      ; 28 (0)                    ; 0 (0)         ; 520               ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 12 (1)                         ; 11 (0)             ; 20 (1)                        ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo                                                                                                                                                                                ; work         ;
;                         |async_cmp:asyncCompare|                                                        ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 11 (11)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 1 (1)              ; 5 (5)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|async_cmp:asyncCompare                                                                                                                                                         ; work         ;
;                         |ram_2clk_1w_1r:mem|                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 520               ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|ram_2clk_1w_1r:mem                                                                                                                                                             ; work         ;
;                            |altsyncram:rRAM_rtl_0|                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 520               ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0                                                                                                                                       ; work         ;
;                               |altsyncram_kpq1:auto_generated|                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 520               ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_kpq1:auto_generated                                                                                                        ; work         ;
;                         |rd_ptr_empty:rdPtrEmpty|                                                       ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 7 (7)              ; 5 (5)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty                                                                                                                                                        ; work         ;
;                         |wr_ptr_full:wrPtrFull|                                                         ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 11 (11)     ; 12 (12)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 3 (3)              ; 10 (10)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|wr_ptr_full:wrPtrFull                                                                                                                                                          ; work         ;
;                   |tx_port_monitor_64:monitor|                                                          ; 123 (123)           ; 0 (0)        ; 0 (0)    ; 116 (116)   ; 139 (139)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 37 (37)                        ; 51 (51)            ; 91 (91)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_monitor_64:monitor                                                                                                                                                                                                  ; work         ;
;                   |tx_port_writer:writer|                                                               ; 481 (481)           ; 0 (0)        ; 0 (0)    ; 436 (436)   ; 470 (470)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 180 (180)                      ; 182 (182)          ; 305 (305)                     ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer                                                                                                                                                                                                       ; work         ;
;          |channel:channels[1].channel|                                                                  ; 2669 (0)            ; 15 (0)       ; 0 (0)    ; 2238 (0)    ; 2962 (0)                  ; 0 (0)         ; 230236            ; 32   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 630 (0)                        ; 901 (0)            ; 2071 (0)                      ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel                                                                                                                                                                                                                                                                  ; work         ;
;             |channel_64:channel|                                                                        ; 2669 (0)            ; 15 (0)       ; 0 (0)    ; 2238 (0)    ; 2962 (0)                  ; 0 (0)         ; 230236            ; 32   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 630 (0)                        ; 901 (0)            ; 2071 (0)                      ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel                                                                                                                                                                                                                                               ; work         ;
;                |rx_port_64:rxPort|                                                                      ; 1816 (7)            ; 15 (0)       ; 0 (0)    ; 1453 (4)    ; 2032 (0)                  ; 0 (0)         ; 196948            ; 26   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 355 (4)                        ; 547 (0)            ; 1494 (3)                      ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort                                                                                                                                                                                                                             ; work         ;
;                   |async_fifo_fwft:mainFifo|                                                            ; 109 (6)             ; 0 (0)        ; 0 (0)    ; 140 (79)    ; 218 (132)                 ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20 (2)                         ; 129 (126)          ; 89 (4)                        ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo                                                                                                                                                                                                    ; work         ;
;                      |async_fifo:fifo|                                                                  ; 103 (1)             ; 0 (0)        ; 0 (0)    ; 63 (1)      ; 86 (0)                    ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 18 (0)                         ; 3 (0)              ; 85 (1)                        ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo                                                                                                                                                                                    ; work         ;
;                         |async_cmp:asyncCompare|                                                        ; 21 (21)             ; 0 (0)        ; 0 (0)    ; 19 (19)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 15 (15)                        ; 0 (0)              ; 6 (6)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|async_cmp:asyncCompare                                                                                                                                                             ; work         ;
;                         |ram_2clk_1w_1r:mem|                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|ram_2clk_1w_1r:mem                                                                                                                                                                 ; work         ;
;                            |altsyncram:rRAM_rtl_0|                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0                                                                                                                                           ; work         ;
;                               |altsyncram_c5r1:auto_generated|                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated                                                                                                            ; work         ;
;                         |rd_ptr_empty:rdPtrEmpty|                                                       ; 40 (40)             ; 0 (0)        ; 0 (0)    ; 24 (24)     ; 41 (41)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 2 (2)              ; 39 (39)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty                                                                                                                                                            ; work         ;
;                         |wr_ptr_full:wrPtrFull|                                                         ; 41 (41)             ; 0 (0)        ; 0 (0)    ; 21 (21)     ; 41 (41)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 1 (1)              ; 40 (40)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull                                                                                                                                                              ; work         ;
;                   |fifo_packer_64:mainFifoPacker|                                                       ; 180 (166)           ; 0 (0)        ; 0 (0)    ; 114 (105)   ; 175 (169)                 ; 0 (0)         ; 340               ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 11 (3)                         ; 6 (6)              ; 169 (163)                     ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker                                                                                                                                                                                               ; work         ;
;                      |altshift_taps:rPackedFlushed_rtl_0|                                               ; 14 (0)              ; 0 (0)        ; 0 (0)    ; 9 (0)       ; 6 (0)                     ; 0 (0)         ; 340               ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 8 (0)                          ; 0 (0)              ; 6 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|altshift_taps:rPackedFlushed_rtl_0                                                                                                                                                            ; work         ;
;                         |shift_taps_h3v:auto_generated|                                                 ; 14 (7)              ; 0 (0)        ; 0 (0)    ; 9 (4)       ; 6 (3)                     ; 0 (0)         ; 340               ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 8 (4)                          ; 0 (0)              ; 6 (3)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|altshift_taps:rPackedFlushed_rtl_0|shift_taps_h3v:auto_generated                                                                                                                              ; work         ;
;                            |altsyncram_i0a1:altsyncram5|                                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 340               ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|altshift_taps:rPackedFlushed_rtl_0|shift_taps_h3v:auto_generated|altsyncram_i0a1:altsyncram5                                                                                                  ; work         ;
;                            |cntr_6mf:cntr1|                                                             ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 3 (3)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|altshift_taps:rPackedFlushed_rtl_0|shift_taps_h3v:auto_generated|cntr_6mf:cntr1                                                                                                               ; work         ;
;                   |fifo_packer_64:sgRxFifoPacker|                                                       ; 167 (167)           ; 0 (0)        ; 0 (0)    ; 117 (117)   ; 172 (172)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 11 (11)            ; 161 (161)                     ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker                                                                                                                                                                                               ; work         ;
;                   |fifo_packer_64:sgTxFifoPacker|                                                       ; 165 (165)           ; 0 (0)        ; 0 (0)    ; 107 (107)   ; 170 (170)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 8 (8)              ; 162 (162)                     ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker                                                                                                                                                                                               ; work         ;
;                   |rx_port_channel_gate:gate|                                                           ; 33 (33)             ; 0 (0)        ; 0 (0)    ; 66 (60)     ; 101 (95)                  ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 64 (60)            ; 38 (36)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate                                                                                                                                                                                                   ; work         ;
;                      |cross_domain_signal:rxSig|                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (0)              ; 2 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:rxSig                                                                                                                                                                         ; work         ;
;                         |syncff:sigAtoB|                                                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 1 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:rxSig|syncff:sigAtoB                                                                                                                                                          ; work         ;
;                            |ff:metaFF|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:rxSig|syncff:sigAtoB|ff:metaFF                                                                                                                                                ; work         ;
;                            |ff:syncFF|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:rxSig|syncff:sigAtoB|ff:syncFF                                                                                                                                                ; work         ;
;                         |syncff:sigBtoA|                                                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 1 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:rxSig|syncff:sigBtoA                                                                                                                                                          ; work         ;
;                            |ff:metaFF|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:rxSig|syncff:sigBtoA|ff:metaFF                                                                                                                                                ; work         ;
;                            |ff:syncFF|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:rxSig|syncff:sigBtoA|ff:syncFF                                                                                                                                                ; work         ;
;                      |syncff:rxAckSig|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|syncff:rxAckSig                                                                                                                                                                                   ; work         ;
;                         |ff:metaFF|                                                                     ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|syncff:rxAckSig|ff:metaFF                                                                                                                                                                         ; work         ;
;                         |ff:syncFF|                                                                     ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|syncff:rxAckSig|ff:syncFF                                                                                                                                                                         ; work         ;
;                   |rx_port_reader:reader|                                                               ; 518 (511)           ; 15 (0)       ; 0 (0)    ; 494 (461)   ; 579 (541)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 144 (141)                      ; 197 (182)          ; 410 (387)                     ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader                                                                                                                                                                                                       ; work         ;
;                      |altshift_taps:rValsProp_rtl_0|                                                    ; 7 (0)               ; 15 (0)       ; 0 (0)    ; 33 (0)      ; 38 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 15 (0)             ; 23 (0)                        ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0                                                                                                                                                                         ; work         ;
;                         |shift_taps_73v:auto_generated|                                                 ; 7 (2)               ; 15 (0)       ; 0 (0)    ; 33 (2)      ; 38 (2)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 15 (1)             ; 23 (2)                        ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated                                                                                                                                           ; work         ;
;                            |altsyncram_sv91:altsyncram4|                                                ; 0 (0)               ; 15 (15)      ; 0 (0)    ; 29 (29)     ; 34 (34)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 20 (20)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4                                                                                                               ; work         ;
;                            |cntr_3mf:cntr1|                                                             ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 2 (2)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|cntr_3mf:cntr1                                                                                                                            ; work         ;
;                   |rx_port_requester_mux:requesterMux|                                                  ; 82 (82)             ; 0 (0)        ; 0 (0)    ; 77 (77)     ; 79 (79)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 1 (1)              ; 78 (78)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_requester_mux:requesterMux                                                                                                                                                                                          ; work         ;
;                   |sg_list_reader_64:sgListReader|                                                      ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 85 (85)     ; 100 (100)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 71 (71)            ; 29 (29)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader                                                                                                                                                                                              ; work         ;
;                   |sg_list_requester:sgRxReq|                                                           ; 211 (211)           ; 0 (0)        ; 0 (0)    ; 138 (138)   ; 167 (167)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 59 (59)                        ; 19 (19)            ; 153 (153)                     ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq                                                                                                                                                                                                   ; work         ;
;                   |sg_list_requester:sgTxReq|                                                           ; 210 (210)           ; 0 (0)        ; 0 (0)    ; 132 (132)   ; 166 (166)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 62 (62)                        ; 20 (20)            ; 148 (148)                     ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq                                                                                                                                                                                                   ; work         ;
;                   |sync_fifo:sgRxFifo|                                                                  ; 63 (63)             ; 0 (0)        ; 0 (0)    ; 39 (39)     ; 53 (53)                   ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20 (20)                        ; 10 (10)            ; 43 (43)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo                                                                                                                                                                                                          ; work         ;
;                      |ram_1clk_1w_1r:mem|                                                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem                                                                                                                                                                                       ; work         ;
;                         |altsyncram:rRAM_rtl_0|                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0                                                                                                                                                                 ; work         ;
;                            |altsyncram_c5r1:auto_generated|                                             ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated                                                                                                                                  ; work         ;
;                   |sync_fifo:sgTxFifo|                                                                  ; 62 (62)             ; 0 (0)        ; 0 (0)    ; 42 (42)     ; 52 (52)                   ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 21 (21)                        ; 11 (11)            ; 41 (41)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo                                                                                                                                                                                                          ; work         ;
;                      |ram_1clk_1w_1r:mem|                                                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem                                                                                                                                                                                       ; work         ;
;                         |altsyncram:rRAM_rtl_0|                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0                                                                                                                                                                 ; work         ;
;                            |altsyncram_c5r1:auto_generated|                                             ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated                                                                                                                                  ; work         ;
;                |tx_port_64:txPort|                                                                      ; 853 (1)             ; 0 (0)        ; 0 (0)    ; 791 (1)     ; 930 (1)                   ; 0 (0)         ; 33288             ; 6    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 275 (0)                        ; 354 (1)            ; 580 (1)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort                                                                                                                                                                                                                             ; work         ;
;                   |sg_list_reader_64:sgListReader|                                                      ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 83 (83)     ; 100 (100)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 79 (79)            ; 21 (21)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader                                                                                                                                                                                              ; work         ;
;                   |tx_port_buffer_64:buffer|                                                            ; 205 (153)           ; 0 (0)        ; 0 (0)    ; 166 (132)   ; 170 (120)                 ; 0 (0)         ; 32768             ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 56 (43)                        ; 23 (14)            ; 151 (110)                     ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer                                                                                                                                                                                                    ; work         ;
;                      |sync_fifo:fifo|                                                                   ; 52 (52)             ; 0 (0)        ; 0 (0)    ; 35 (35)     ; 50 (50)                   ; 0 (0)         ; 32768             ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 13 (13)                        ; 9 (9)              ; 41 (41)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo                                                                                                                                                                                     ; work         ;
;                         |ram_1clk_1w_1r:mem|                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem                                                                                                                                                                  ; work         ;
;                            |altsyncram:rRAM_rtl_0|                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0                                                                                                                                            ; work         ;
;                               |altsyncram_uvq1:auto_generated|                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated                                                                                                             ; work         ;
;                   |tx_port_channel_gate_64:gate|                                                        ; 45 (13)             ; 0 (0)        ; 0 (0)    ; 43 (25)     ; 54 (26)                   ; 0 (0)         ; 520               ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (3)                         ; 19 (16)            ; 35 (10)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate                                                                                                                                                                                                ; work         ;
;                      |async_fifo:fifo|                                                                  ; 32 (2)              ; 0 (0)        ; 0 (0)    ; 20 (1)      ; 28 (0)                    ; 0 (0)         ; 520               ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (1)                          ; 3 (0)              ; 25 (1)                        ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo                                                                                                                                                                                ; work         ;
;                         |async_cmp:asyncCompare|                                                        ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 6 (6)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|async_cmp:asyncCompare                                                                                                                                                         ; work         ;
;                         |ram_2clk_1w_1r:mem|                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 520               ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|ram_2clk_1w_1r:mem                                                                                                                                                             ; work         ;
;                            |altsyncram:rRAM_rtl_0|                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 520               ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0                                                                                                                                       ; work         ;
;                               |altsyncram_kpq1:auto_generated|                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 520               ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_kpq1:auto_generated                                                                                                        ; work         ;
;                         |rd_ptr_empty:rdPtrEmpty|                                                       ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 9 (9)       ; 12 (12)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 11 (11)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty                                                                                                                                                        ; work         ;
;                         |wr_ptr_full:wrPtrFull|                                                         ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 10 (10)     ; 12 (12)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 1 (1)              ; 11 (11)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|wr_ptr_full:wrPtrFull                                                                                                                                                          ; work         ;
;                   |tx_port_monitor_64:monitor|                                                          ; 124 (124)           ; 0 (0)        ; 0 (0)    ; 107 (107)   ; 139 (139)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 30 (30)                        ; 41 (41)            ; 100 (100)                     ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_monitor_64:monitor                                                                                                                                                                                                  ; work         ;
;                   |tx_port_writer:writer|                                                               ; 469 (469)           ; 0 (0)        ; 0 (0)    ; 453 (453)   ; 466 (466)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 176 (176)                      ; 191 (191)          ; 295 (295)                     ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer                                                                                                                                                                                                       ; work         ;
;          |interrupt:intr|                                                                               ; 22 (17)             ; 0 (0)        ; 0 (0)    ; 20 (15)     ; 18 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (3)                          ; 0 (0)              ; 18 (14)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|interrupt:intr                                                                                                                                                                                                                                                                               ; work         ;
;             |interrupt_controller:intrCtlr|                                                             ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 4 (4)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|interrupt:intr|interrupt_controller:intrCtlr                                                                                                                                                                                                                                                 ; work         ;
;          |recv_credit_flow_ctrl:rc_fc|                                                                  ; 42 (42)             ; 0 (0)        ; 0 (0)    ; 28 (28)     ; 42 (42)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 4 (4)              ; 39 (39)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|recv_credit_flow_ctrl:rc_fc                                                                                                                                                                                                                                                                  ; work         ;
;          |registers:reg_inst|                                                                           ; 145 (113)           ; 0 (0)        ; 0 (0)    ; 290 (77)    ; 232 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 93 (74)                        ; 183 (0)            ; 59 (39)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst                                                                                                                                                                                                                                                                           ; work         ;
;             |demux:field_demux|                                                                         ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 8 (8)                          ; 0 (0)              ; 9 (9)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|demux:field_demux                                                                                                                                                                                                                                                         ; work         ;
;             |pipeline:chnl_output_register|                                                             ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 48 (0)      ; 56 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 47 (0)             ; 9 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:chnl_output_register                                                                                                                                                                                                                                             ; work         ;
;                |reg_pipeline:pipeline_inst|                                                             ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 48 (48)     ; 56 (56)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 47 (47)            ; 9 (9)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:chnl_output_register|reg_pipeline:pipeline_inst                                                                                                                                                                                                                  ; work         ;
;             |pipeline:rxr_input_register|                                                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 100 (0)     ; 106 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 99 (0)             ; 7 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:rxr_input_register                                                                                                                                                                                                                                               ; work         ;
;                |reg_pipeline:pipeline_inst|                                                             ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 100 (100)   ; 106 (106)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 99 (99)            ; 7 (7)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:rxr_input_register|reg_pipeline:pipeline_inst                                                                                                                                                                                                                    ; work         ;
;             |pipeline:txc_output_register|                                                              ; 15 (0)              ; 0 (0)        ; 0 (0)    ; 80 (0)      ; 70 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 11 (0)                         ; 37 (0)             ; 36 (0)                        ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:txc_output_register                                                                                                                                                                                                                                              ; work         ;
;                |reg_pipeline:pipeline_inst|                                                             ; 15 (15)             ; 0 (0)        ; 0 (0)    ; 80 (80)     ; 70 (70)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 37 (37)            ; 36 (36)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:txc_output_register|reg_pipeline:pipeline_inst                                                                                                                                                                                                                   ; work         ;
;          |reorder_queue:reorderQueue|                                                                   ; 518 (90)            ; 0 (0)        ; 0 (0)    ; 496 (75)    ; 588 (102)                 ; 0 (0)         ; 132480            ; 22   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 139 (8)                        ; 219 (20)           ; 380 (83)                      ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue                                                                                                                                                                                                                                                                   ; work         ;
;             |ram_1clk_1w_1r:mapRam|                                                                     ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:mapRam                                                                                                                                                                                                                                             ; work         ;
;                |altsyncram:rRAM_rtl_0|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:mapRam|altsyncram:rRAM_rtl_0                                                                                                                                                                                                                       ; work         ;
;                   |altsyncram_8pq1:auto_generated|                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:mapRam|altsyncram:rRAM_rtl_0|altsyncram_8pq1:auto_generated                                                                                                                                                                                        ; work         ;
;             |ram_1clk_1w_1r:pktRam|                                                                     ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 384               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:pktRam                                                                                                                                                                                                                                             ; work         ;
;                |altsyncram:rRAM_rtl_0|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 384               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:pktRam|altsyncram:rRAM_rtl_0                                                                                                                                                                                                                       ; work         ;
;                   |altsyncram_2sq1:auto_generated|                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 384               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:pktRam|altsyncram:rRAM_rtl_0|altsyncram_2sq1:auto_generated                                                                                                                                                                                        ; work         ;
;             |ram_1clk_1w_1r:rams[0].ram|                                                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:rams[0].ram                                                                                                                                                                                                                                        ; work         ;
;                |altsyncram:rRAM_rtl_0|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:rams[0].ram|altsyncram:rRAM_rtl_0                                                                                                                                                                                                                  ; work         ;
;                   |altsyncram_i5r1:auto_generated|                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:rams[0].ram|altsyncram:rRAM_rtl_0|altsyncram_i5r1:auto_generated                                                                                                                                                                                   ; work         ;
;             |ram_1clk_1w_1r:rams[1].ram|                                                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:rams[1].ram                                                                                                                                                                                                                                        ; work         ;
;                |altsyncram:rRAM_rtl_0|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:rams[1].ram|altsyncram:rRAM_rtl_0                                                                                                                                                                                                                  ; work         ;
;                   |altsyncram_i5r1:auto_generated|                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:rams[1].ram|altsyncram:rRAM_rtl_0|altsyncram_i5r1:auto_generated                                                                                                                                                                                   ; work         ;
;             |reorder_queue_input:data_input|                                                            ; 326 (326)           ; 0 (0)        ; 0 (0)    ; 322 (322)   ; 378 (378)                 ; 0 (0)         ; 640               ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 84 (84)                        ; 146 (146)          ; 243 (243)                     ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input                                                                                                                                                                                                                                    ; work         ;
;                |ram_1clk_1w_1r:countRam|                                                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|ram_1clk_1w_1r:countRam                                                                                                                                                                                                            ; work         ;
;                   |altsyncram:rRAM_rtl_0|                                                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|ram_1clk_1w_1r:countRam|altsyncram:rRAM_rtl_0                                                                                                                                                                                      ; work         ;
;                      |altsyncram_cpq1:auto_generated|                                                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|ram_1clk_1w_1r:countRam|altsyncram:rRAM_rtl_0|altsyncram_cpq1:auto_generated                                                                                                                                                       ; work         ;
;                |ram_1clk_1w_1r:posRam|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 384               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|ram_1clk_1w_1r:posRam                                                                                                                                                                                                              ; work         ;
;                   |altsyncram:rRAM_rtl_0|                                                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 384               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|ram_1clk_1w_1r:posRam|altsyncram:rRAM_rtl_0                                                                                                                                                                                        ; work         ;
;                      |altsyncram_2sq1:auto_generated|                                                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 384               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|ram_1clk_1w_1r:posRam|altsyncram:rRAM_rtl_0|altsyncram_2sq1:auto_generated                                                                                                                                                         ; work         ;
;             |reorder_queue_output:data_output|                                                          ; 102 (95)            ; 0 (0)        ; 0 (0)    ; 109 (102)   ; 108 (104)                 ; 0 (0)         ; 192               ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 47 (43)                        ; 53 (52)            ; 55 (52)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output                                                                                                                                                                                                                                  ; work         ;
;                |altshift_taps:rData_rtl_0|                                                              ; 7 (0)               ; 0 (0)        ; 0 (0)    ; 7 (0)       ; 4 (0)                     ; 0 (0)         ; 192               ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 1 (0)              ; 3 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|altshift_taps:rData_rtl_0                                                                                                                                                                                                        ; work         ;
;                   |shift_taps_b3v:auto_generated|                                                       ; 7 (2)               ; 0 (0)        ; 0 (0)    ; 7 (3)       ; 4 (2)                     ; 0 (0)         ; 192               ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (1)                          ; 1 (1)              ; 3 (1)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|altshift_taps:rData_rtl_0|shift_taps_b3v:auto_generated                                                                                                                                                                          ; work         ;
;                      |altsyncram_40a1:altsyncram4|                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192               ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|altshift_taps:rData_rtl_0|shift_taps_b3v:auto_generated|altsyncram_40a1:altsyncram4                                                                                                                                              ; work         ;
;                      |cntr_3mf:cntr1|                                                                   ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 2 (2)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|altshift_taps:rData_rtl_0|shift_taps_b3v:auto_generated|cntr_3mf:cntr1                                                                                                                                                           ; work         ;
;          |tx_multiplexer:tx_mux_inst|                                                                   ; 131 (3)             ; 0 (0)        ; 0 (0)    ; 441 (5)     ; 429 (6)                   ; 0 (0)         ; 64                ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 57 (0)                         ; 334 (3)            ; 95 (3)                        ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst                                                                                                                                                                                                                                                                   ; work         ;
;             |fifo:req_ack_fifo|                                                                         ; 28 (28)             ; 0 (0)        ; 0 (0)    ; 23 (23)     ; 27 (27)                   ; 0 (0)         ; 64                ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 4 (4)              ; 23 (23)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo                                                                                                                                                                                                                                                 ; work         ;
;                |scsdpram:mem|                                                                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64                ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo|scsdpram:mem                                                                                                                                                                                                                                    ; work         ;
;                   |altsyncram:rMemory_rtl_0|                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64                ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo|scsdpram:mem|altsyncram:rMemory_rtl_0                                                                                                                                                                                                           ; work         ;
;                      |altsyncram_slt1:auto_generated|                                                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64                ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_slt1:auto_generated                                                                                                                                                                            ; work         ;
;             |tx_multiplexer_64:tx_mux|                                                                  ; 100 (77)            ; 0 (0)        ; 0 (0)    ; 413 (369)   ; 396 (361)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 52 (42)                        ; 327 (305)          ; 69 (56)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux                                                                                                                                                                                                                                          ; work         ;
;                |tx_engine_selector:selRd|                                                               ; 14 (14)             ; 0 (0)        ; 0 (0)    ; 26 (26)     ; 22 (22)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 13 (13)            ; 9 (9)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selRd                                                                                                                                                                                                                 ; work         ;
;                |tx_engine_selector:selWr|                                                               ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 9 (9)              ; 4 (4)                         ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selWr                                                                                                                                                                                                                 ; work         ;
;       |translation_altera:trans|                                                                        ; 6 (6)               ; 0 (0)        ; 0 (0)    ; 42 (42)     ; 55 (55)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 44 (44)            ; 11 (11)                       ; |DE4Gen1x8If64|riffa_wrapper_de4:riffa|translation_altera:trans                                                                                                                                                                                                                                                                                      ; work         ;
;    |sld_hub:auto_hub|                                                                                   ; 92 (1)              ; 0 (0)        ; 0 (0)    ; 82 (1)      ; 100 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 38 (1)                         ; 46 (0)             ; 54 (0)                        ; |DE4Gen1x8If64|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|     ; 91 (1)              ; 0 (0)        ; 0 (0)    ; 81 (5)      ; 100 (5)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 37 (1)                         ; 46 (4)             ; 54 (0)                        ; |DE4Gen1x8If64|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric                                                                                                                                                                                                                          ; alt_sld_fab  ;
;          |alt_sld_fab_sldfabric:sldfabric|                                                              ; 90 (0)              ; 0 (0)        ; 0 (0)    ; 81 (0)      ; 95 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 36 (0)                         ; 42 (0)             ; 54 (0)                        ; |DE4Gen1x8If64|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                                          ; alt_sld_fab  ;
;             |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                              ; 90 (56)             ; 0 (0)        ; 0 (0)    ; 81 (55)     ; 95 (67)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 36 (28)                        ; 42 (41)            ; 54 (28)                       ; |DE4Gen1x8If64|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                             ; work         ;
;                |sld_rom_sr:hub_info_reg|                                                                ; 15 (15)             ; 0 (0)        ; 0 (0)    ; 12 (12)     ; 9 (9)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 9 (9)                         ; |DE4Gen1x8If64|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                                     ; work         ;
;                |sld_shadow_jsm:shadow_jsm|                                                              ; 19 (19)             ; 0 (0)        ; 0 (0)    ; 14 (14)     ; 19 (19)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 1 (1)              ; 18 (18)                       ; |DE4Gen1x8If64|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                                   ; work         ;
;    |sld_signaltap:auto_signaltap_0|                                                                     ; 710 (2)             ; 0 (0)        ; 0 (0)    ; 3062 (726)  ; 5043 (784)                ; 0 (0)         ; 401408            ; 44   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 114 (2)                        ; 4447 (784)         ; 596 (0)                       ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                        ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                           ; 708 (0)             ; 0 (0)        ; 0 (0)    ; 2796 (0)    ; 4259 (0)                  ; 0 (0)         ; 401408            ; 44   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 112 (0)                        ; 3663 (0)           ; 596 (0)                       ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                  ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                       ; 708 (68)            ; 0 (0)        ; 0 (0)    ; 2796 (1100) ; 4259 (1653)               ; 0 (0)         ; 401408            ; 44   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 112 (27)                       ; 3663 (1611)        ; 596 (41)                      ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                           ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 36 (34)     ; 64 (64)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 63 (63)            ; 1 (0)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                            ; work         ;
;                |lpm_decode:wdecoder|                                                                    ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                        ; work         ;
;                   |decode_asf:auto_generated|                                                           ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_asf:auto_generated                                                                                                              ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 401408            ; 44   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                           ; work         ;
;                |altsyncram_cf84:auto_generated|                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 401408            ; 44   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cf84:auto_generated                                                                                                                                            ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (5)       ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 10 (10)                       ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                            ; work         ;
;             |lpm_shiftreg:status_register|                                                              ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 11 (11)     ; 17 (17)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                              ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                   ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 8 (8)       ; 13 (13)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 10 (10)            ; 3 (3)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                   ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 76 (76)             ; 0 (0)        ; 0 (0)    ; 59 (59)     ; 59 (59)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 25 (25)                        ; 23 (23)            ; 51 (51)                       ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                ; work         ;
;             |sld_ela_control:ela_control|                                                               ; 476 (1)             ; 0 (0)        ; 0 (0)    ; 1296 (1)    ; 1976 (1)                  ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 28 (0)                         ; 1524 (0)           ; 452 (1)                       ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                               ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 3 (3)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                       ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 392 (0)             ; 0 (0)        ; 0 (0)    ; 1266 (0)    ; 1960 (0)                  ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1513 (0)           ; 447 (0)                       ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                        ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 986 (986)   ; 1176 (1176)               ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1121 (1121)        ; 55 (55)                       ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                             ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 392 (0)             ; 0 (0)        ; 0 (0)    ; 676 (0)     ; 784 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 392 (0)            ; 392 (0)                       ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:145:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:145:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:146:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:146:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:147:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:147:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:148:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:148:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:149:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:149:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:150:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:150:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:151:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:151:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:152:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:152:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:153:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:153:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:154:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:154:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:155:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:155:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:156:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:156:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:157:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:157:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:158:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:158:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:159:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:159:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:160:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:160:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:161:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:161:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:162:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:162:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:163:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:163:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:164:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:164:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:165:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:165:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:166:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:166:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:167:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:167:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:168:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:168:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:169:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:169:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:170:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:170:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:171:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:171:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:172:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:172:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:173:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:173:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:174:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:174:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:175:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:175:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:176:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:176:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:177:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:177:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:178:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:178:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:179:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:179:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:180:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:180:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:181:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:181:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:182:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:182:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:183:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:183:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:184:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:184:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:185:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:185:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:186:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:186:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:187:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:187:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:188:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:188:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:189:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:189:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:190:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:190:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:191:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:191:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:192:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:192:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:193:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:193:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:194:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:194:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:195:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:195:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:196:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:196:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:197:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:197:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:198:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:198:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:199:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:199:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:200:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:200:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:201:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:201:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:202:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:202:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:203:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:203:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:204:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:204:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:205:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:205:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:206:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:206:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:207:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:207:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:208:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:208:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:209:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:209:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:210:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:210:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:211:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:211:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:212:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:212:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:213:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:213:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:214:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:214:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:215:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:215:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:216:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:216:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:217:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:217:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:218:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:218:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:219:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:219:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:220:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:220:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:221:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:221:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:222:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:222:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:223:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:223:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:224:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:224:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:225:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:225:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:226:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:226:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:227:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:227:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:228:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:228:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:229:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:229:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:230:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:230:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:231:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:231:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:232:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:232:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:233:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:233:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:234:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:234:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:235:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:235:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:236:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:236:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:237:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:237:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:238:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:238:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:239:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:239:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:240:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:240:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:241:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:241:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:242:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:242:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:243:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:243:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:244:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:244:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:245:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:245:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:246:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:246:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:247:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:247:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:248:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:248:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:249:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:249:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:250:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:250:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:251:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:251:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:252:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:252:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:253:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:253:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:254:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:254:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:255:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:255:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:256:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:256:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:257:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:257:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:258:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:258:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:259:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:259:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:260:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:260:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:261:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:261:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:262:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:262:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:263:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:263:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:264:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:264:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:265:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:265:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:266:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:266:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:267:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:267:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:268:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:268:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:269:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:269:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:270:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:270:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:271:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:271:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:272:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:272:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:273:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:273:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:274:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:274:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:275:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:275:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:276:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:276:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:277:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:277:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:278:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:278:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:279:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:279:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:280:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:280:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:281:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:281:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:282:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:282:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:283:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:283:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:284:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:284:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:285:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:285:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:286:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:286:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:287:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:287:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:288:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:288:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:289:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:289:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:290:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:290:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:291:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:291:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:292:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:292:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:293:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:293:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:294:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:294:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:295:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:295:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:296:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:296:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:297:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:297:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:298:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:298:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:299:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:299:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:300:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:300:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:301:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:301:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:302:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:302:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:303:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:303:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:304:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:304:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:305:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:305:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:306:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:306:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:307:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:307:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:308:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:308:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:309:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:309:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:310:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:310:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:311:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:311:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:312:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:312:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:313:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:313:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:314:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:314:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:315:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:315:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:316:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:316:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:317:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:317:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:318:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:318:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:319:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:319:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:320:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:320:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:321:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:321:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:322:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:322:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:323:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:323:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:324:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:324:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:325:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:325:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:326:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:326:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:327:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:327:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:328:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:328:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:329:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:329:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:330:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:330:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:331:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:331:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:332:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:332:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:333:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:333:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:334:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:334:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:335:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:335:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:336:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:336:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:337:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:337:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:338:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:338:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:339:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:339:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:340:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:340:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:341:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:341:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:342:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:342:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:343:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:343:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:344:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:344:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:345:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:345:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:346:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:346:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:347:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:347:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:348:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:348:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:349:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:349:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:350:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:350:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:351:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:351:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:352:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:352:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:353:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:353:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:354:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:354:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:355:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:355:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:356:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:356:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:357:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:357:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:358:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:358:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:359:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:359:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:360:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:360:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:361:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:361:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:362:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:362:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:363:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:363:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:364:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:364:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:365:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:365:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:366:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:366:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:367:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:367:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:368:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:368:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:369:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:369:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:370:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:370:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:371:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:371:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:372:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:372:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:373:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:373:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:374:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:374:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:375:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:375:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:376:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:376:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:377:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:377:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:378:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:378:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:379:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:379:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:380:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:380:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:381:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:381:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:382:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:382:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:383:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:383:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:384:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:384:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:385:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:385:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:386:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:386:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:387:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:387:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:388:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:388:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:389:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:389:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:390:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:390:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:391:sm1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:391:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1   ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 83 (83)             ; 0 (0)        ; 0 (0)    ; 91 (83)     ; 11 (1)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 28 (28)                        ; 10 (0)             ; 55 (55)                       ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                 ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                             ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)       ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 10 (10)            ; 0 (0)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                         ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 45 (12)             ; 0 (0)        ; 0 (0)    ; 295 (12)    ; 459 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 18 (12)                        ; 432 (0)            ; 27 (0)                        ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                          ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 11 (0)              ; 0 (0)        ; 0 (0)    ; 6 (0)       ; 9 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 9 (0)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                ; work         ;
;                   |cntr_9fi:auto_generated|                                                             ; 11 (11)             ; 0 (0)        ; 0 (0)    ; 6 (6)       ; 9 (9)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 9 (9)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_9fi:auto_generated                                                        ; work         ;
;                |lpm_counter:read_pointer_counter|                                                       ; 10 (0)              ; 0 (0)        ; 0 (0)    ; 5 (0)       ; 10 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 10 (0)                        ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                         ; work         ;
;                   |cntr_56j:auto_generated|                                                             ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 5 (5)       ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 10 (10)                       ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_56j:auto_generated                                                                                 ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                             ; 7 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)       ; 5 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 5 (0)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                               ; work         ;
;                   |cntr_9di:auto_generated|                                                             ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 4 (4)       ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 5 (5)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_9di:auto_generated                                                                       ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 1 (0)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                  ; work         ;
;                   |cntr_vvi:auto_generated|                                                             ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_vvi:auto_generated                                                                          ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                       ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (12)     ; 21 (21)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 21 (21)            ; 0 (0)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                         ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                        ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 245 (245)   ; 392 (392)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 391 (391)          ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                          ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                     ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 11 (11)     ; 21 (21)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 20 (20)            ; 1 (1)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                       ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                     ; 20 (20)             ; 0 (0)        ; 0 (0)    ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 12 (12)                        ; 0 (0)              ; 8 (8)                         ; |DE4Gen1x8If64|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                     ; work         ;
+---------------------------------------------------------------------------------------------------------+---------------------+--------------+----------+-------------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                                                                                                                             ;
+-------------------+----------+----+---------------------+------------+-------------+------+---------------+----+---------------------+------------+-------------+-----------+---------------------+-----------+---------------------+-------+------------------------+--------+--------+-----------------+----------------------+
; Name              ; Pin Type ; D1 ; D1 Fine Delay Chain ; D2         ; D3_0        ; D3_1 ; T4 (DDIO_MUX) ; D4 ; D4 Fine Delay Chain ; T8_0 (DQS) ; T8_1 (NDQS) ; D5        ; D5 Fine Delay Chain ; D6        ; D6 Fine Delay Chain ; D6 OE ; D6 OE Fine Delay Chain ; D5 OCT ; D6 OCT ; T11 (Postamble) ; T11 Fine Delay Chain ;
+-------------------+----------+----+---------------------+------------+-------------+------+---------------+----+---------------------+------------+-------------+-----------+---------------------+-----------+---------------------+-------+------------------------+--------+--------+-----------------+----------------------+
; OSC_50_BANK3      ; Input    ; -- ; --                  ; --         ; --          ; --   ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; OSC_50_BANK4      ; Input    ; -- ; --                  ; --         ; --          ; --   ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; OSC_50_BANK5      ; Input    ; -- ; --                  ; --         ; --          ; --   ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; OSC_50_BANK6      ; Input    ; -- ; --                  ; --         ; --          ; --   ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_TX_OUT[0]    ; Output   ; -- ; --                  ; --         ; --          ; --   ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_TX_OUT[1]    ; Output   ; -- ; --                  ; --         ; --          ; --   ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_TX_OUT[2]    ; Output   ; -- ; --                  ; --         ; --          ; --   ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_TX_OUT[3]    ; Output   ; -- ; --                  ; --         ; --          ; --   ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_TX_OUT[4]    ; Output   ; -- ; --                  ; --         ; --          ; --   ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_TX_OUT[5]    ; Output   ; -- ; --                  ; --         ; --          ; --   ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_TX_OUT[6]    ; Output   ; -- ; --                  ; --         ; --          ; --   ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_TX_OUT[7]    ; Output   ; -- ; --                  ; --         ; --          ; --   ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; LED[0]            ; Output   ; -- ; --                  ; --         ; --          ; --   ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; LED[1]            ; Output   ; -- ; --                  ; --         ; --          ; --   ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; LED[2]            ; Output   ; -- ; --                  ; --         ; --          ; --   ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; LED[3]            ; Output   ; -- ; --                  ; --         ; --          ; --   ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; LED[4]            ; Output   ; -- ; --                  ; --         ; --          ; --   ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; LED[5]            ; Output   ; -- ; --                  ; --         ; --          ; --   ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; LED[6]            ; Output   ; -- ; --                  ; --         ; --          ; --   ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; LED[7]            ; Output   ; -- ; --                  ; --         ; --          ; --   ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_RESET_N      ; Input    ; -- ; --                  ; (7) 459 ps ; (7) 1849 ps ; --   ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_RX_IN[0]     ; Input    ; -- ; --                  ; (0) 222 ps ; (0) 81 ps   ; --   ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_RX_IN[1]     ; Input    ; -- ; --                  ; (0) 222 ps ; (0) 81 ps   ; --   ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_RX_IN[2]     ; Input    ; -- ; --                  ; (0) 222 ps ; (0) 81 ps   ; --   ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_RX_IN[3]     ; Input    ; -- ; --                  ; (0) 222 ps ; (0) 81 ps   ; --   ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_RX_IN[4]     ; Input    ; -- ; --                  ; (0) 222 ps ; (0) 81 ps   ; --   ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_RX_IN[5]     ; Input    ; -- ; --                  ; (0) 222 ps ; (0) 81 ps   ; --   ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_RX_IN[6]     ; Input    ; -- ; --                  ; (0) 222 ps ; (0) 81 ps   ; --   ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_RX_IN[7]     ; Input    ; -- ; --                  ; (0) 222 ps ; (0) 81 ps   ; --   ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; OSC_50_BANK2      ; Input    ; -- ; --                  ; (0) 222 ps ; (0) 81 ps   ; --   ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_REFCLK       ; Input    ; -- ; --                  ; (0) 222 ps ; (0) 81 ps   ; --   ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_TX_OUT[0](n) ; Output   ; -- ; --                  ; --         ; --          ; --   ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_TX_OUT[1](n) ; Output   ; -- ; --                  ; --         ; --          ; --   ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_TX_OUT[2](n) ; Output   ; -- ; --                  ; --         ; --          ; --   ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_TX_OUT[3](n) ; Output   ; -- ; --                  ; --         ; --          ; --   ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_TX_OUT[4](n) ; Output   ; -- ; --                  ; --         ; --          ; --   ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_TX_OUT[5](n) ; Output   ; -- ; --                  ; --         ; --          ; --   ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_TX_OUT[6](n) ; Output   ; -- ; --                  ; --         ; --          ; --   ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_TX_OUT[7](n) ; Output   ; -- ; --                  ; --         ; --          ; --   ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_RX_IN[0](n)  ; Input    ; -- ; --                  ; (0) 222 ps ; (0) 81 ps   ; --   ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_RX_IN[1](n)  ; Input    ; -- ; --                  ; (0) 222 ps ; (0) 81 ps   ; --   ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_RX_IN[2](n)  ; Input    ; -- ; --                  ; (0) 222 ps ; (0) 81 ps   ; --   ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_RX_IN[3](n)  ; Input    ; -- ; --                  ; (0) 222 ps ; (0) 81 ps   ; --   ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_RX_IN[4](n)  ; Input    ; -- ; --                  ; (0) 222 ps ; (0) 81 ps   ; --   ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_RX_IN[5](n)  ; Input    ; -- ; --                  ; (0) 222 ps ; (0) 81 ps   ; --   ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_RX_IN[6](n)  ; Input    ; -- ; --                  ; (0) 222 ps ; (0) 81 ps   ; --   ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_RX_IN[7](n)  ; Input    ; -- ; --                  ; (0) 222 ps ; (0) 81 ps   ; --   ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --    ; --                     ; --     ; --     ; --              ; --                   ;
; PCIE_REFCLK(n)    ; Input    ; -- ; --                  ; (0) 222 ps ; (0) 81 ps   ; --   ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --    ; --                     ; --     ; --     ; --              ; --                   ;
+-------------------+----------+----+---------------------+------------+-------------+------+---------------+----+---------------------+------------+-------------+-----------+---------------------+-----------+---------------------+-------+------------------------+--------+--------+-----------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; OSC_50_BANK3                                                                                                                                            ;                   ;         ;
; OSC_50_BANK4                                                                                                                                            ;                   ;         ;
; OSC_50_BANK5                                                                                                                                            ;                   ;         ;
; OSC_50_BANK6                                                                                                                                            ;                   ;         ;
; PCIE_RESET_N                                                                                                                                            ;                   ;         ;
;      - PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                   ; 0                 ; 7       ;
;      - PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|arst_r[1]                                                                                   ; 0                 ; 7       ;
;      - PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|arst_r[0]                                                                                   ; 0                 ; 7       ;
;      - rRstSync[0]~0                                                                                                                                    ; 0                 ; 7       ;
;      - PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit1 ; 0                 ; 7       ;
;      - PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit0 ; 0                 ; 7       ;
;      - PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip             ; 0                 ; 7       ;
;      - PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip             ; 0                 ; 7       ;
;      - PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip             ; 0                 ; 7       ;
;      - PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip             ; 0                 ; 7       ;
;      - PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit0 ; 0                 ; 7       ;
; PCIE_RX_IN[0]                                                                                                                                           ;                   ;         ;
; PCIE_RX_IN[1]                                                                                                                                           ;                   ;         ;
; PCIE_RX_IN[2]                                                                                                                                           ;                   ;         ;
; PCIE_RX_IN[3]                                                                                                                                           ;                   ;         ;
; PCIE_RX_IN[4]                                                                                                                                           ;                   ;         ;
; PCIE_RX_IN[5]                                                                                                                                           ;                   ;         ;
; PCIE_RX_IN[6]                                                                                                                                           ;                   ;         ;
; PCIE_RX_IN[7]                                                                                                                                           ;                   ;         ;
; OSC_50_BANK2                                                                                                                                            ;                   ;         ;
; PCIE_REFCLK                                                                                                                                             ;                   ;         ;
; PCIE_RX_IN[0](n)                                                                                                                                        ;                   ;         ;
; PCIE_RX_IN[1](n)                                                                                                                                        ;                   ;         ;
; PCIE_RX_IN[2](n)                                                                                                                                        ;                   ;         ;
; PCIE_RX_IN[3](n)                                                                                                                                        ;                   ;         ;
; PCIE_RX_IN[4](n)                                                                                                                                        ;                   ;         ;
; PCIE_RX_IN[5](n)                                                                                                                                        ;                   ;         ;
; PCIE_RX_IN[6](n)                                                                                                                                        ;                   ;         ;
; PCIE_RX_IN[7](n)                                                                                                                                        ;                   ;         ;
; PCIE_REFCLK(n)                                                                                                                                          ;                   ;         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                            ; Location                  ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|ALTGXPCIeGen1x8_alt_dprio_2vj:dprio|busy~0                                                                                                                                                       ; MLABCELL_X55_Y12_N6       ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|ALTGXPCIeGen1x8_alt_dprio_2vj:dprio|lpm_compare:pre_amble_cmpr|cmpr_b0e:auto_generated|aeb_int~1                                                                                                 ; MLABCELL_X55_Y18_N36      ; 79      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|ALTGXPCIeGen1x8_alt_dprio_2vj:dprio|rd_data_input_state~0                                                                                                                                        ; MLABCELL_X55_Y18_N16      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|Selector120~0                                                                                                                                                                ; MLABCELL_X58_Y14_N2       ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|Selector24~1                                                                                                                                                                 ; MLABCELL_X58_Y14_N12      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|Selector33~0                                                                                                                                                                 ; MLABCELL_X55_Y9_N2        ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|Selector56~1                                                                                                                                                                 ; LABCELL_X56_Y11_N14       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|Selector90~0                                                                                                                                                                 ; LABCELL_X59_Y11_N20       ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|alt_cal_channel[1]~13                                                                                                                                                        ; MLABCELL_X55_Y10_N10      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|alt_cal_edge_detect:pd0_det|pd_xor~0                                                                                                                                         ; MLABCELL_X68_Y31_N12      ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|alt_cal_edge_detect:pd180_det|pd_xor~0                                                                                                                                       ; LABCELL_X51_Y12_N2        ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|alt_cal_edge_detect:pd270_det|pd_xor~0                                                                                                                                       ; LABCELL_X67_Y14_N2        ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|alt_cal_edge_detect:pd90_det|pd_xor~0                                                                                                                                        ; MLABCELL_X37_Y17_N12      ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_pd0_l[3]~1                                                                                                                                                               ; LABCELL_X59_Y16_N2        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_pd180_l[0]~0                                                                                                                                                             ; LABCELL_X59_Y15_N18       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_pd270_l[1]~0                                                                                                                                                             ; MLABCELL_X63_Y12_N10      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_pd90_l[3]~0                                                                                                                                                              ; MLABCELL_X63_Y13_N4       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_rx_lr[2]~0                                                                                                                                                               ; MLABCELL_X58_Y13_N22      ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_rx_lr[2]~2                                                                                                                                                               ; MLABCELL_X58_Y13_N24      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_rx_lr_l[4]~0                                                                                                                                                             ; MLABCELL_X63_Y13_N24      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|channel_backup[1]~1                                                                                                                                                          ; LABCELL_X56_Y11_N20       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|dataout[8]~3                                                                                                                                                                 ; MLABCELL_X60_Y11_N30      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|dprio_save[7]~2                                                                                                                                                              ; LABCELL_X56_Y12_N22       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_foc:auto_generated|l3_w0_n0_mux_dataout                                                                                              ; MLABCELL_X58_Y7_N28       ; 2       ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_foc:auto_generated|l3_w1_n0_mux_dataout                                                                                              ; LABCELL_X56_Y7_N4         ; 2       ; Clock                                 ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_foc:auto_generated|l3_w2_n0_mux_dataout                                                                                              ; MLABCELL_X55_Y7_N22       ; 2       ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_foc:auto_generated|l3_w3_n0_mux_dataout                                                                                              ; LABCELL_X56_Y7_N12        ; 2       ; Clock                                 ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|pd_0[2]~1                                                                                                                                                                    ; MLABCELL_X58_Y14_N20      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|state.CH_ADV                                                                                                                                                                 ; FF_X56_Y11_N27            ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|state.DPRIO_WRITE                                                                                                                                                            ; FF_X59_Y13_N37            ; 12      ; Async. clear                          ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|state.IDLE                                                                                                                                                                   ; FF_X55_Y10_N25            ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|state.SAMPLE_TB                                                                                                                                                              ; FF_X58_Y14_N33            ; 23      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|state.TEST_INPUT                                                                                                                                                             ; FF_X58_Y12_N7             ; 71      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                              ; PLL_L3                    ; 329     ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                              ; PLL_L3                    ; 4       ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; OSC_50_BANK2                                                                                                                                                                                                                                                                                                    ; PIN_AC35                  ; 1       ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; PCIE_REFCLK                                                                                                                                                                                                                                                                                                     ; PIN_AN38                  ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; PCIE_REFCLK~input~INSERTED_REFCLK_DIVIDER                                                                                                                                                                                                                                                                       ; REFCLKDIVIDER_X0_Y10_N149 ; 9       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; PCIE_RESET_N                                                                                                                                                                                                                                                                                                    ; PIN_V30                   ; 7       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[1]~0                                                                                                                                                ; MLABCELL_X7_Y18_N6        ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[35]~0                                                                                                                                               ; LABCELL_X14_Y26_N38       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|core_clk_out                                                                                                                                                                                                  ; PCIEHIP_X0_Y3_N134        ; 13260   ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|reset_status                                                                                                                                                                                                  ; PCIEHIP_X0_Y3_N134        ; 383     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|pllreset_in[0]                                                                                                                                                            ; CMU_X0_Y10_N139           ; 1       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_rxcruresetout[0]                                                                                                                                                       ; CMU_X0_Y10_N139           ; 1       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_rxcruresetout[1]                                                                                                                                                       ; CMU_X0_Y10_N139           ; 1       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_rxcruresetout[2]                                                                                                                                                       ; CMU_X0_Y10_N139           ; 1       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_rxcruresetout[3]                                                                                                                                                       ; CMU_X0_Y10_N139           ; 1       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_rxcruresetout[6]                                                                                                                                                       ; CMU_X0_Y41_N139           ; 1       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_rxcruresetout[7]                                                                                                                                                       ; CMU_X0_Y41_N139           ; 1       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_rxcruresetout[8]                                                                                                                                                       ; CMU_X0_Y41_N139           ; 1       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_rxcruresetout[9]                                                                                                                                                       ; CMU_X0_Y41_N139           ; 1       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|wire_central_clk_div0_coreclkout                                                                                                                                          ; CLOCKDIVIDER_X0_Y10_N136  ; 6       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|cntr_o5h:cntr5|counter_comb_bita1~1                                                                                                                                                    ; LABCELL_X8_Y24_N4         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|dffe6                                                                                                                                                                                  ; FF_X8_Y24_N7              ; 8       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                                                                                                                  ; FF_X1_Y24_N15             ; 112     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[3]~0                                                                                                                                                                                                                                        ; MLABCELL_X1_Y24_N20       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|pll_locked_r[2]                                                                                                                                                                                                                                            ; FF_X1_Y24_N31             ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|rx_sd_idl_cnt[13]~0                                                                                                                                                                                                                                        ; LABCELL_X8_Y24_N8         ; 20      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|rx_sd_idl_cnt[13]~1                                                                                                                                                                                                                                        ; MLABCELL_X9_Y24_N14       ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|ws_tmr_eq_0~4                                                                                                                                                                                                                                              ; MLABCELL_X4_Y23_N8        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                    ; JTAG_X0_Y95_N125          ; 1913    ; Clock                                 ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                    ; JTAG_X0_Y95_N125          ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|Selector33~2                                                                                                                                                                                                                                                         ; LABCELL_X46_Y63_N10       ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[10]~0                                                                                                                                                                                                                                                         ; LABCELL_X46_Y63_N38       ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[5]~0                                                                                                                                                                                                                                                           ; LABCELL_X46_Y64_N24       ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|rState.00                                                                                                                                                                                                                                                            ; FF_X46_Y65_N37            ; 34      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|rState.10                                                                                                                                                                                                                                                            ; FF_X46_Y65_N39            ; 34      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|rState.11                                                                                                                                                                                                                                                            ; FF_X46_Y65_N33            ; 47      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|rState.11~DUPLICATE                                                                                                                                                                                                                                                  ; FF_X46_Y65_N35            ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|_~7                                                                                                                                                                                                ; MLABCELL_X70_Y55_N20      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|_~9                                                                                                                                                                                                ; LABCELL_X64_Y55_N22       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|valid_rreq                                                                                                                                                                                         ; MLABCELL_X70_Y55_N18      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|valid_wreq                                                                                                                                                                                         ; LABCELL_X71_Y55_N38       ; 19      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; m_pcie_if_v2:u_pcie_if|reg_bank~336                                                                                                                                                                                                                                                                             ; MLABCELL_X73_Y53_N34      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; m_pcie_if_v2:u_pcie_if|reg_bank~337                                                                                                                                                                                                                                                                             ; MLABCELL_X75_Y54_N32      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; m_pcie_if_v2:u_pcie_if|reg_bank~338                                                                                                                                                                                                                                                                             ; MLABCELL_X73_Y53_N30      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; m_pcie_if_v2:u_pcie_if|reg_bank~339                                                                                                                                                                                                                                                                             ; MLABCELL_X75_Y53_N38      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; m_pcie_if_v2:u_pcie_if|reg_bank~340                                                                                                                                                                                                                                                                             ; MLABCELL_X75_Y54_N0       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; m_pcie_if_v2:u_pcie_if|reg_bank~341                                                                                                                                                                                                                                                                             ; MLABCELL_X73_Y53_N24      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; m_pcie_if_v2:u_pcie_if|reg_bank~342                                                                                                                                                                                                                                                                             ; LABCELL_X71_Y53_N38       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; m_pcie_if_v2:u_pcie_if|reg_bank~343                                                                                                                                                                                                                                                                             ; MLABCELL_X75_Y53_N36      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; m_pcie_if_v2:u_pcie_if|reg_bank~344                                                                                                                                                                                                                                                                             ; LABCELL_X71_Y55_N36       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; m_pcie_if_v2:u_pcie_if|reg_bank~345                                                                                                                                                                                                                                                                             ; LABCELL_X71_Y55_N30       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; m_pcie_if_v2:u_pcie_if|reg_bank~346                                                                                                                                                                                                                                                                             ; MLABCELL_X70_Y55_N34      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; m_pcie_if_v2:u_pcie_if|reg_bank~347                                                                                                                                                                                                                                                                             ; MLABCELL_X75_Y55_N26      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; m_pcie_if_v2:u_pcie_if|reg_bank~348                                                                                                                                                                                                                                                                             ; MLABCELL_X73_Y54_N10      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; m_pcie_if_v2:u_pcie_if|reg_bank~349                                                                                                                                                                                                                                                                             ; LABCELL_X71_Y54_N10       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; m_pcie_if_v2:u_pcie_if|reg_bank~350                                                                                                                                                                                                                                                                             ; LABCELL_X71_Y53_N34       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; m_pcie_if_v2:u_pcie_if|reg_bank~351                                                                                                                                                                                                                                                                             ; LABCELL_X74_Y55_N34       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; m_pcie_if_v2:u_pcie_if|riffa_state_c.IDLE                                                                                                                                                                                                                                                                       ; FF_X63_Y55_N9             ; 20      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; m_pcie_if_v2:u_pcie_if|rx_cnt[15]~0                                                                                                                                                                                                                                                                             ; LABCELL_X69_Y55_N6        ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rRstCtr[1]~0                                                                                                                                                                                                                                                                                                    ; LABCELL_X8_Y18_N38        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rRstCtr[4]                                                                                                                                                                                                                                                                                                      ; FF_X8_Y18_N13             ; 43      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|register:meta_DW1_register|rData[10]~0                                                                                                                                       ; MLABCELL_X1_Y19_N36       ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|register:meta_DW2_register|rData[8]~0                                                                                                                                        ; MLABCELL_X1_Y20_N18       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|register:addr_DW1_bit_2_register|rData[0]~0                                                                                                                                  ; MLABCELL_X1_Y23_N12       ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|register:metadata_DW0_register|rData[13]~0                                                                                                                                   ; MLABCELL_X1_Y19_N2        ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|tx_mux:tx_mux_inst|pipeline:tx_output_inst|reg_pipeline:pipeline_inst|_rValid~0                                                                                                                                 ; MLABCELL_X20_Y24_N20      ; 68      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|tx_mux:tx_mux_inst|pipeline:tx_output_inst|reg_pipeline:pipeline_inst|rData[1][3]                                                                                                                               ; FF_X20_Y26_N11            ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|tx_mux:tx_mux_inst|tx_arbiter:tx_arbiter_inst|TXR_TLP_READY                                                                                                                                                     ; MLABCELL_X20_Y24_N4       ; 68      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|counter:pktctr_inst|rCtrValue[3]~0                                                                         ; MLABCELL_X25_Y27_N38      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|mux:gen_packet_format_multiplexers[1].dw_mux_|mux_select:mux_select_inst|Mux31~0                           ; MLABCELL_X25_Y24_N36      ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:compute_reg|reg_pipeline:pipeline_inst|_rValid~1                                                  ; MLABCELL_X25_Y27_N32      ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[0].data_register_|reg_pipeline:pipeline_inst|_rValid~1                        ; MLABCELL_X23_Y24_N12      ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:output_register_inst|reg_pipeline:pipeline_inst|_rValid~0                                         ; MLABCELL_X20_Y24_N22      ; 73      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:output_register_inst|reg_pipeline:pipeline_inst|rData[1][15]~0                                    ; MLABCELL_X25_Y24_N22      ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:output_register_inst|reg_pipeline:pipeline_inst|rData[1][19]~1                                    ; MLABCELL_X25_Y24_N12      ; 20      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:ready_reg|reg_pipeline:pipeline_inst|WR_DATA_READY                                                ; LABCELL_X21_Y24_N22       ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|_rValid~0                                                   ; LABCELL_X21_Y24_N4        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|rData[1][4]                                                 ; FF_X25_Y24_N15            ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|rData[1][5]                                                 ; FF_X25_Y24_N9             ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|rData[1][6]                                                 ; FF_X25_Y24_N39            ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|wPktCtrReset                                                                                               ; MLABCELL_X25_Y27_N36      ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|rRdPtrPlus1[8]~0                                   ; LABCELL_X21_Y19_N36       ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|rValid~0                                           ; LABCELL_X21_Y22_N36       ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|rWrPtr[5]~0                                        ; MLABCELL_X23_Y19_N26      ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|wRdEn~0                                            ; LABCELL_X21_Y19_N4        ; 5       ; Read enable                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|wWrEn                                              ; LABCELL_X21_Y19_N32       ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|rRdPtrPlus1[7]~0                                   ; MLABCELL_X13_Y19_N38      ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].input_pipeline_inst_|reg_pipeline:pipeline_inst|_rValid~0 ; MLABCELL_X20_Y19_N28      ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_shift:tx_shift_inst|pipeline:input_register|reg_pipeline:pipeline_inst|WR_DATA_READY                ; MLABCELL_X28_Y26_N26      ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|rRdPtr[0]~1                                                                                                   ; MLABCELL_X28_Y27_N36      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|rValid~0                                                                                                      ; MLABCELL_X28_Y27_N20      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|rWrPtr[1]~1                                                                                                   ; MLABCELL_X25_Y31_N12      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|wRdEn~1                                                                                                       ; LABCELL_X26_Y26_N28       ; 2       ; Read enable                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|wWrEn                                                                                                         ; MLABCELL_X25_Y31_N22      ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|pipeline:input_pipeline_inst|reg_pipeline:pipeline_inst|_rValid~0                                                            ; MLABCELL_X25_Y31_N34      ; 52      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|txc_formatter_classic:txc_formatter_inst|pipeline:input_inst|reg_pipeline:pipeline_inst|_rValid~0                                                                            ; LABCELL_X26_Y31_N30       ; 51      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|counter:pktctr_inst|rCtrValue[10]~0                                                                        ; MLABCELL_X17_Y37_N36      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:compute_reg|reg_pipeline:pipeline_inst|WR_DATA_READY                                              ; MLABCELL_X20_Y37_N16      ; 128     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[0].data_register_|reg_pipeline:pipeline_inst|_rValid~0                        ; MLABCELL_X20_Y28_N18      ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[1].data_register_|reg_pipeline:pipeline_inst|_rValid~1                        ; LABCELL_X21_Y21_N6        ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|WR_DATA_READY                                            ; MLABCELL_X20_Y37_N6       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:output_register_inst|reg_pipeline:pipeline_inst|_rValid~0                                         ; MLABCELL_X20_Y36_N12      ; 70      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:output_register_inst|reg_pipeline:pipeline_inst|rData[1][23]~0                                    ; LABCELL_X21_Y36_N34       ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:ready_reg|reg_pipeline:pipeline_inst|WR_DATA_READY                                                ; LABCELL_X21_Y36_N26       ; 107     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|_rValid~0                                                   ; MLABCELL_X20_Y36_N18      ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|wPktCtrReset                                                                                               ; MLABCELL_X17_Y37_N32      ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|rRdPtr[11]~0                                       ; MLABCELL_X17_Y24_N26      ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|rValid~0                                           ; LABCELL_X21_Y28_N26       ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|rWrPtr[6]~0                                        ; MLABCELL_X9_Y19_N34       ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|wRdEn~1                                            ; LABCELL_X18_Y24_N24       ; 5       ; Read enable                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|wWrEn                                              ; LABCELL_X18_Y24_N28       ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|rRdPtr[5]~0                                        ; MLABCELL_X20_Y21_N38      ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|rValid~0                                           ; LABCELL_X21_Y21_N12       ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|rWrPtr[6]~0                                        ; LABCELL_X18_Y19_N36       ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|wRdEn~1                                            ; LABCELL_X21_Y21_N30       ; 5       ; Read enable                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|wWrEn                                              ; LABCELL_X18_Y21_N2        ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].input_pipeline_inst_|reg_pipeline:pipeline_inst|_rValid~0 ; LABCELL_X18_Y24_N6        ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].input_pipeline_inst_|reg_pipeline:pipeline_inst|_rValid~0 ; LABCELL_X18_Y21_N36       ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_shift:tx_shift_inst|pipeline:input_register|reg_pipeline:pipeline_inst|_rValid~0                    ; MLABCELL_X20_Y31_N0       ; 67      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|rRdPtr[2]~1                                                                                                   ; MLABCELL_X20_Y39_N4       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|rWrPtr[2]~1                                                                                                   ; MLABCELL_X20_Y39_N22      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|wRdEn~1                                                                                                       ; MLABCELL_X20_Y37_N24      ; 4       ; Read enable                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|wWrEn                                                                                                         ; LABCELL_X24_Y39_N28       ; 9       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|pipeline:input_pipeline_inst|reg_pipeline:pipeline_inst|WR_DATA_READY                                                        ; MLABCELL_X25_Y39_N12      ; 107     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|txr_formatter_classic:txr_formatter_inst|Equal0~6                                                                                                                            ; LABCELL_X24_Y38_N32       ; 66      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|txr_formatter_classic:txr_formatter_inst|pipeline:input_inst|reg_pipeline:pipeline_inst|WR_DATA_READY                                                                        ; MLABCELL_X25_Y39_N22      ; 99      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|async_cmp:asyncCompare|rRdValid                                                                                                                              ; FF_X45_Y64_N15            ; 69      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|async_cmp:asyncCompare|wDirClr                                                                                                                               ; LABCELL_X53_Y66_N26       ; 1       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|async_cmp:asyncCompare|wDirSet                                                                                                                               ; LABCELL_X53_Y66_N16       ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|comb~0                                                                                                                                                       ; LABCELL_X53_Y62_N34       ; 9       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rEmpty                                                                                                                               ; FF_X45_Y64_N7             ; 43      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rFull                                                                                                                                  ; FF_X53_Y63_N11            ; 40      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|rCache[0]~0                                                                                                                                                                  ; LABCELL_X48_Y64_N4        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|rData[18]~0                                                                                                                                                                  ; LABCELL_X48_Y64_N10       ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|comb~1                                                                                                                                                                                                ; MLABCELL_X40_Y59_N34      ; 54      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|comb~3                                                                                                                                                                                                ; LABCELL_X34_Y56_N20       ; 57      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|comb~4                                                                                                                                                                                                ; LABCELL_X48_Y56_N22       ; 91      ; Async. clear, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rRst                                                                                                                                                                                                  ; FF_X51_Y56_N13            ; 1010    ; Async. clear, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:countSync|syncff:sigAtoB|ff:metaFF|Q                                                                                                                    ; FF_X50_Y53_N7             ; 63      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:rxSig|syncff:sigAtoB|ff:metaFF|Q                                                                                                                        ; FF_X47_Y63_N17            ; 36      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|_rPreLen~0                                                                                                                                                                      ; MLABCELL_X35_Y60_N28      ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|_rReadWords~0                                                                                                                                                                   ; MLABCELL_X45_Y53_N22      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rDoneLen[23]~0                                                                                                                                                                  ; LABCELL_X46_Y54_N16       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rLargeBuf                                                                                                                                                                       ; FF_X36_Y61_N39            ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMainState[0]                                                                                                                                                                   ; FF_X45_Y56_N29            ; 87      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[0]                                                                                                                                                                     ; FF_X37_Y56_N35            ; 41      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[1]                                                                                                                                                                     ; FF_X35_Y56_N9             ; 79      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[6]                                                                                                                                                                     ; FF_X43_Y56_N17            ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[6]~24                                                                                                                                                                  ; MLABCELL_X37_Y56_N36      ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnLenValid                                                                                                                                                                    ; FF_X45_Y53_N5             ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_requester_mux:requesterMux|Mux0~2                                                                                                                                                             ; LABCELL_X36_Y55_N4        ; 72      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|Decoder0~0                                                                                                                                                             ; LABCELL_X36_Y57_N26       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|Decoder0~1                                                                                                                                                             ; MLABCELL_X33_Y57_N32      ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rAckCount[5]~0                                                                                                                                                              ; MLABCELL_X43_Y55_N36      ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rAddrHiValid                                                                                                                                                                ; FF_X36_Y50_N37            ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rAddrLoValid                                                                                                                                                                ; FF_X40_Y56_N15            ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rPageSpill                                                                                                                                                                  ; FF_X34_Y54_N15            ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[7]~14                                                                                                                                                                ; MLABCELL_X35_Y55_N34      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rAckCount[8]~0                                                                                                                                                              ; LABCELL_X41_Y54_N30       ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rAddrHiValid                                                                                                                                                                ; FF_X34_Y48_N37            ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rAddrLoValid                                                                                                                                                                ; FF_X36_Y47_N39            ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rPageSpill                                                                                                                                                                  ; FF_X41_Y55_N7             ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rState[5]~14                                                                                                                                                                ; MLABCELL_X37_Y59_N14      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|comb~0                                                                                                                                                                             ; MLABCELL_X30_Y56_N32      ; 10      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[9]~0                                                                                                                                                                        ; LABCELL_X29_Y56_N26       ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtrPlus1[4]~0                                                                                                                                                                   ; MLABCELL_X30_Y56_N30      ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|comb~0                                                                                                                                                                             ; LABCELL_X41_Y59_N4        ; 10      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[6]~0                                                                                                                                                                        ; LABCELL_X41_Y58_N36       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[3]~0                                                                                                                                                                        ; MLABCELL_X40_Y59_N38      ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|comb~0                                                                                                                                                                                                ; LABCELL_X46_Y42_N34       ; 67      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|Decoder0~0                                                                                                                                                             ; MLABCELL_X43_Y45_N36      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|Decoder0~1                                                                                                                                                             ; MLABCELL_X43_Y45_N6       ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|Decoder0~0                                                                                                                                                                   ; LABCELL_X41_Y34_N34       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|Decoder0~1                                                                                                                                                                   ; MLABCELL_X40_Y34_N18      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|_rLenLSB~2                                                                                                                                                                   ; MLABCELL_X40_Y34_N34      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|_rLenLSB~3                                                                                                                                                                   ; MLABCELL_X40_Y34_N10      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rRdPtr[1]~1                                                                                                                                                                  ; MLABCELL_X45_Y34_N26      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|comb~0                                                                                                                                                        ; MLABCELL_X43_Y42_N0       ; 6       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|rRdPtrPlus1[1]~0                                                                                                                                              ; MLABCELL_X45_Y42_N4       ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|rWrPtrPlus1[2]~0                                                                                                                                              ; MLABCELL_X43_Y42_N12      ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|async_cmp:asyncCompare|wDirClr                                                                                                                           ; MLABCELL_X47_Y51_N38      ; 1       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|async_cmp:asyncCompare|wDirSet                                                                                                                           ; LABCELL_X48_Y50_N0        ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|comb~1                                                                                                                                                   ; LABCELL_X46_Y62_N2        ; 3       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|rFifoData[17]~2                                                                                                                                                          ; LABCELL_X46_Y62_N32       ; 31      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|rFifoData[43]~0                                                                                                                                                          ; LABCELL_X46_Y62_N24       ; 33      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|rFifoData[43]~1                                                                                                                                                          ; LABCELL_X46_Y62_N38       ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|rState[1]                                                                                                                                                                ; FF_X46_Y62_N31            ; 45      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_monitor_64:monitor|_rEvent                                                                                                                                                                    ; MLABCELL_X43_Y41_N32      ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|Decoder0~1                                                                                                                                                                      ; MLABCELL_X45_Y45_N32      ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|_rPreLen~0                                                                                                                                                                      ; LABCELL_X48_Y48_N38       ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rAckCount[1]~0                                                                                                                                                                  ; LABCELL_X53_Y46_N38       ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rDoneLen[11]~1                                                                                                                                                                  ; MLABCELL_X45_Y45_N2       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rLargeBuf                                                                                                                                                                       ; FF_X47_Y44_N35            ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[0]                                                                                                                                                                   ; FF_X51_Y45_N5             ; 46      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[1]                                                                                                                                                                   ; FF_X45_Y45_N5             ; 110     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[1]~21                                                                                                                                                                ; LABCELL_X44_Y45_N38       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[6]                                                                                                                                                                   ; FF_X45_Y45_N19            ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rReqLen[0]~0                                                                                                                                                                    ; MLABCELL_X50_Y47_N4       ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[1]                                                                                                                                                                     ; FF_X46_Y46_N33            ; 78      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[6]                                                                                                                                                                     ; FF_X50_Y47_N7             ; 65      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|async_cmp:asyncCompare|rRdValid                                                                                                                              ; FF_X53_Y57_N23            ; 68      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|async_cmp:asyncCompare|wDirClr                                                                                                                               ; LABCELL_X56_Y56_N38       ; 1       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|async_cmp:asyncCompare|wDirSet                                                                                                                               ; MLABCELL_X55_Y57_N38      ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|comb~0                                                                                                                                                       ; LABCELL_X56_Y56_N30       ; 9       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rEmpty                                                                                                                               ; FF_X53_Y56_N31            ; 43      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rFull                                                                                                                                  ; FF_X55_Y57_N3             ; 40      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|rCache[0]~0                                                                                                                                                                  ; MLABCELL_X52_Y56_N14      ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|rData[56]~0                                                                                                                                                                  ; LABCELL_X53_Y56_N18       ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|comb~0                                                                                                                                                                                                ; LABCELL_X51_Y56_N30       ; 88      ; Async. clear, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|comb~0DUPLICATE                                                                                                                                                                                       ; LABCELL_X51_Y56_N28       ; 2       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|comb~2                                                                                                                                                                                                ; MLABCELL_X47_Y48_N36      ; 54      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|comb~4                                                                                                                                                                                                ; MLABCELL_X43_Y56_N26      ; 55      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|altshift_taps:rPackedFlushed_rtl_0|shift_taps_h3v:auto_generated|altsyncram_i0a1:altsyncram5|ram_block6a3                                                               ; M9K_X27_Y39_N0            ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|_rConsumedStable~0                                                                                                                                                          ; LABCELL_X51_Y52_N22       ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:rxSig|syncff:sigAtoB|ff:metaFF|Q                                                                                                                        ; FF_X63_Y55_N5             ; 40      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|_rPreLen~0                                                                                                                                                                      ; LABCELL_X26_Y54_N36       ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|_rReadWords~0                                                                                                                                                                   ; MLABCELL_X43_Y44_N32      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rDoneLen[29]~1                                                                                                                                                                  ; LABCELL_X48_Y52_N24       ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rDoneLen[29]~1DUPLICATE                                                                                                                                                         ; LABCELL_X48_Y52_N26       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rLargeBuf                                                                                                                                                                       ; FF_X28_Y52_N3             ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMainState[0]                                                                                                                                                                   ; FF_X44_Y53_N15            ; 88      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[0]                                                                                                                                                                     ; FF_X36_Y52_N1             ; 41      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[1]                                                                                                                                                                     ; FF_X31_Y52_N13            ; 79      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[4]~24                                                                                                                                                                  ; LABCELL_X36_Y52_N14       ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[6]                                                                                                                                                                     ; FF_X35_Y52_N9             ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnLenValid                                                                                                                                                                    ; FF_X43_Y44_N15            ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnOffLastValid                                                                                                                                                                ; FF_X44_Y51_N13            ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_requester_mux:requesterMux|Mux0~2                                                                                                                                                             ; MLABCELL_X33_Y52_N28      ; 72      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|Decoder0~0                                                                                                                                                             ; MLABCELL_X30_Y52_N16      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|Decoder0~1                                                                                                                                                             ; MLABCELL_X30_Y52_N28      ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rAckCount[9]~0                                                                                                                                                              ; MLABCELL_X47_Y57_N36      ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rAddrHiValid                                                                                                                                                                ; FF_X33_Y51_N35            ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rAddrLoValid                                                                                                                                                                ; FF_X38_Y51_N37            ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rPageSpill                                                                                                                                                                  ; FF_X45_Y51_N17            ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[1]~14                                                                                                                                                                ; LABCELL_X44_Y52_N2        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rAckCount[6]~0                                                                                                                                                              ; LABCELL_X46_Y47_N34       ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rAddrHiValid                                                                                                                                                                ; FF_X33_Y50_N39            ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rAddrLoValid                                                                                                                                                                ; FF_X38_Y48_N35            ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rPageSpill                                                                                                                                                                  ; FF_X40_Y48_N17            ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rState[4]~14                                                                                                                                                                ; LABCELL_X44_Y48_N16       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|always1~0                                                                                                                                                                          ; LABCELL_X41_Y57_N34       ; 10      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[0]~0                                                                                                                                                                        ; LABCELL_X41_Y56_N12       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[7]~0                                                                                                                                                                        ; MLABCELL_X40_Y57_N38      ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|comb~0                                                                                                                                                                             ; LABCELL_X53_Y44_N2        ; 10      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[5]~0                                                                                                                                                                        ; MLABCELL_X52_Y44_N34      ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtrPlus1[1]~0                                                                                                                                                                   ; LABCELL_X51_Y44_N30       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|comb~0                                                                                                                                                                                                ; LABCELL_X51_Y32_N18       ; 68      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|Decoder0~0                                                                                                                                                             ; LABCELL_X53_Y40_N32       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|Decoder0~1                                                                                                                                                             ; LABCELL_X53_Y40_N30       ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|Decoder0~0                                                                                                                                                                   ; LABCELL_X53_Y32_N30       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|Decoder0~1                                                                                                                                                                   ; LABCELL_X53_Y33_N22       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|_rLenLast~0                                                                                                                                                                  ; LABCELL_X53_Y32_N8        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|_rLenLast~1                                                                                                                                                                  ; MLABCELL_X52_Y32_N36      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rRdPtr[0]~1                                                                                                                                                                  ; MLABCELL_X52_Y32_N24      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|comb~0                                                                                                                                                        ; MLABCELL_X50_Y33_N38      ; 6       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|rRdPtr[5]~0                                                                                                                                                   ; LABCELL_X51_Y32_N2        ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|rWrPtrPlus1[3]~0                                                                                                                                              ; MLABCELL_X50_Y33_N26      ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|Mux67~1                                                                                                                                                                  ; MLABCELL_X70_Y41_N26      ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|async_cmp:asyncCompare|wDirClr                                                                                                                           ; LABCELL_X48_Y33_N12       ; 1       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|async_cmp:asyncCompare|wDirSet                                                                                                                           ; LABCELL_X48_Y33_N0        ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|comb~0                                                                                                                                                   ; LABCELL_X69_Y41_N24       ; 3       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|rFifoData[4]~0                                                                                                                                                           ; LABCELL_X69_Y41_N14       ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_monitor_64:monitor|_rEvent                                                                                                                                                                    ; MLABCELL_X50_Y34_N0       ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|Decoder0~1                                                                                                                                                                      ; LABCELL_X51_Y36_N28       ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|_rPreLen~0                                                                                                                                                                      ; MLABCELL_X55_Y38_N6       ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rAckCount[5]~0                                                                                                                                                                  ; LABCELL_X51_Y39_N38       ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rDoneLen[7]~2                                                                                                                                                                   ; MLABCELL_X47_Y36_N38      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rLargeBuf                                                                                                                                                                       ; FF_X53_Y38_N9             ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[0]                                                                                                                                                                   ; FF_X51_Y36_N1             ; 46      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[1]                                                                                                                                                                   ; FF_X50_Y36_N31            ; 111     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[3]~26                                                                                                                                                                ; LABCELL_X51_Y36_N8        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[6]                                                                                                                                                                   ; FF_X52_Y36_N1             ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rReqLen[1]~0                                                                                                                                                                    ; MLABCELL_X55_Y39_N30      ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[1]                                                                                                                                                                     ; FF_X53_Y39_N19            ; 78      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[6]                                                                                                                                                                     ; FF_X55_Y39_N35            ; 66      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|rRst                                                                                                                                                                                                                                                                   ; FF_X58_Y1_N31             ; 391     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|rRst                                                                                                                                                                                                                                                                   ; FF_X58_Y1_N31             ; 163     ; Async. clear                          ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|recv_credit_flow_ctrl:rc_fc|rCplD[0]~0                                                                                                                                                                                                                                 ; LABCELL_X36_Y28_N26       ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:rxr_input_register|reg_pipeline:pipeline_inst|rData[1][117]                                                                                                                                                                                ; FF_X35_Y43_N35            ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:rxr_input_register|reg_pipeline:pipeline_inst|rData[1][49]                                                                                                                                                                                 ; FF_X46_Y43_N17            ; 58      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:txc_output_register|reg_pipeline:pipeline_inst|WR_DATA_READY                                                                                                                                                                               ; MLABCELL_X37_Y38_N34      ; 70      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:txc_output_register|reg_pipeline:pipeline_inst|rData[1][86]~9                                                                                                                                                                              ; MLABCELL_X45_Y38_N2       ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:txc_output_register|reg_pipeline:pipeline_inst|rData[1][97]~12                                                                                                                                                                             ; MLABCELL_X45_Y43_N4       ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|comb~0                                                                                                                                                                                                                                      ; MLABCELL_X63_Y34_N6       ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|comb~1                                                                                                                                                                                                                                      ; MLABCELL_X58_Y33_N14      ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|rPos[2]~0                                                                                                                                                                                                                                   ; MLABCELL_X58_Y33_N16      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|rUse[1]~0                                                                                                                                                                                                                                   ; MLABCELL_X58_Y33_N10      ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|rUse[26]~1                                                                                                                                                                                                                                  ; MLABCELL_X58_Y33_N38      ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rDEShifted[2]                                                                                                                                                                                                ; FF_X58_Y34_N7             ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rDEShifted[3]                                                                                                                                                                                                ; FF_X56_Y37_N35            ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag[24]                                                                                                                                                                                                     ; FF_X61_Y34_N15            ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rUseCurrPos                                                                                                                                                                                                  ; FF_X60_Y34_N17            ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rValidCount[19]~1                                                                                                                                                                                            ; MLABCELL_X63_Y33_N32      ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rValidCount[5]~0                                                                                                                                                                                             ; MLABCELL_X63_Y33_N30      ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rValidPos[21]~1                                                                                                                                                                                              ; MLABCELL_X63_Y33_N14      ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rValidPos[3]~0                                                                                                                                                                                               ; MLABCELL_X66_Y33_N14      ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rValid[2]                                                                                                                                                                                                    ; FF_X63_Y33_N17            ; 19      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rValid[4]                                                                                                                                                                                                    ; FF_X63_Y34_N21            ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rClear[0]~0                                                                                                                                                                                                ; MLABCELL_X60_Y33_N28      ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rClear[28]~1                                                                                                                                                                                               ; LABCELL_X59_Y33_N34       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rClear[28]~2                                                                                                                                                                                               ; LABCELL_X59_Y33_N36       ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr[3]~2                                                                                                                                                                                             ; MLABCELL_X58_Y37_N34      ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDoneOut[32]~0                                                                                                                                                                                             ; LABCELL_X59_Y35_N38       ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rErrOut[0]~0                                                                                                                                                                                               ; MLABCELL_X60_Y35_N34      ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rErrOut[16]~1                                                                                                                                                                                              ; LABCELL_X56_Y35_N38       ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rShift[5]~0                                                                                                                                                                                                ; MLABCELL_X58_Y35_N16      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rTagCurr[1]~0                                                                                                                                                                                              ; LABCELL_X59_Y33_N20       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rTag[3]~0                                                                                                                                                                                                  ; LABCELL_X59_Y33_N24       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rWords[0]~0                                                                                                                                                                                                ; LABCELL_X56_Y33_N18       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rWords[7]~1                                                                                                                                                                                                ; LABCELL_X56_Y33_N38       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo|rRdPtrPlus1[2]~0                                                                                                                                                                                                          ; MLABCELL_X45_Y33_N4       ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo|rWrPtrPlus1[1]~0                                                                                                                                                                                                          ; MLABCELL_X45_Y33_N0       ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo|wRdEn~0                                                                                                                                                                                                                   ; MLABCELL_X45_Y33_N22      ; 5       ; Read enable                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo|wWrEn                                                                                                                                                                                                                     ; LABCELL_X44_Y33_N8        ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|Decoder0~0                                                                                                                                                                                                         ; MLABCELL_X43_Y30_N20      ; 82      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|Decoder1~0                                                                                                                                                                                                         ; LABCELL_X51_Y25_N34       ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|Selector21~0                                                                                                                                                                                                       ; LABCELL_X51_Y25_N28       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rCount[7]~0                                                                                                                                                                                                        ; LABCELL_X51_Y25_N10       ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rIsWr                                                                                                                                                                                                              ; FF_X37_Y38_N29            ; 43      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rIsWr~DUPLICATE                                                                                                                                                                                                    ; FF_X37_Y38_N31            ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rMainState[2]                                                                                                                                                                                                      ; FF_X51_Y25_N3             ; 18      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rRdAck~1                                                                                                                                                                                                           ; MLABCELL_X45_Y30_N10      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rWrAck~2                                                                                                                                                                                                           ; MLABCELL_X47_Y30_N14      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selRd|rReqChnlNext[3]~0                                                                                                                                                                         ; MLABCELL_X58_Y1_N38       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selRd|rReqChnl[0]                                                                                                                                                                               ; FF_X38_Y35_N9             ; 89      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selRd|rReqChnl[1]~0                                                                                                                                                                             ; LABCELL_X56_Y30_N34       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selWr|rReqChnlNext[2]~0                                                                                                                                                                         ; MLABCELL_X55_Y1_N10       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selWr|rReqChnl[0]                                                                                                                                                                               ; FF_X52_Y30_N9             ; 86      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selWr|rReqChnl[2]~0                                                                                                                                                                             ; LABCELL_X53_Y25_N16       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|translation_altera:trans|Equal0~0                                                                                                                                                                                                                                                       ; LABCELL_X29_Y30_N2        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de4:riffa|translation_altera:trans|Equal4~0                                                                                                                                                                                                                                                       ; LABCELL_X29_Y30_N12       ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                                               ; FF_X60_Y72_N35            ; 36      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                                                                      ; MLABCELL_X60_Y71_N38      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                                                                       ; FF_X66_Y68_N9             ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0                                                                                       ; LABCELL_X61_Y71_N28       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~1                                                                                                       ; MLABCELL_X60_Y72_N0       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][7]                                                                                                         ; FF_X66_Y68_N21            ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]~1                                                                                                         ; MLABCELL_X66_Y68_N14      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]~0                                                                                                         ; LABCELL_X61_Y72_N16       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~1                                                                                          ; LABCELL_X61_Y71_N10       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~0                                                                                                ; MLABCELL_X60_Y72_N4       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2                                                                                  ; LABCELL_X61_Y71_N18       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1                                                                             ; LABCELL_X61_Y71_N8        ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                    ; FF_X60_Y74_N37            ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                   ; FF_X60_Y74_N11            ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                    ; FF_X60_Y72_N15            ; 65      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                    ; FF_X60_Y72_N23            ; 17      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                                             ; MLABCELL_X60_Y74_N8       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                   ; FF_X60_Y74_N3             ; 56      ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|sldfabric_ident_writedata[0]~0                                                                                                                                                                     ; LABCELL_X61_Y71_N20       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_asf:auto_generated|eq_node[0]~1                                                                           ; MLABCELL_X70_Y60_N12      ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_asf:auto_generated|eq_node[1]~0                                                                           ; MLABCELL_X70_Y60_N8       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                            ; FF_X60_Y67_N9             ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                         ; FF_X71_Y60_N23            ; 39      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed~DUPLICATE                                                                                                                                                               ; FF_X71_Y60_N21            ; 9       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                               ; MLABCELL_X68_Y69_N34      ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                        ; MLABCELL_X75_Y62_N4       ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                         ; MLABCELL_X68_Y69_N36      ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                         ; MLABCELL_X68_Y69_N32      ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                           ; FF_X60_Y67_N11            ; 1696    ; Async. clear                          ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                                 ; MLABCELL_X68_Y68_N6       ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[11]~1                                                                                                                                                  ; MLABCELL_X68_Y69_N28      ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]~1                                                                                                                                             ; MLABCELL_X75_Y64_N38      ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                                      ; MLABCELL_X75_Y62_N36      ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                       ; MLABCELL_X75_Y62_N16      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                                      ; LABCELL_X74_Y62_N2        ; 31      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                           ; LABCELL_X61_Y68_N2        ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                 ; MLABCELL_X63_Y70_N36      ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_9fi:auto_generated|cout_actual                      ; MLABCELL_X63_Y68_N24      ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_9di:auto_generated|cout_actual                                     ; LABCELL_X61_Y68_N38       ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_vvi:auto_generated|cout_actual                                        ; MLABCELL_X60_Y67_N12      ; 1       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                  ; MLABCELL_X63_Y69_N22      ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                                     ; MLABCELL_X63_Y68_N20      ; 391     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                       ; MLABCELL_X63_Y68_N32      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                                              ; MLABCELL_X60_Y67_N14      ; 1       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                                           ; LABCELL_X61_Y68_N16       ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                                              ; LABCELL_X61_Y68_N12       ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~5                                                                                                                                                                  ; MLABCELL_X63_Y72_N8       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~1                                                                                                                                                             ; MLABCELL_X63_Y72_N14      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                               ; MLABCELL_X63_Y69_N8       ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_gen~0                                                                                                                                                                                       ; MLABCELL_X68_Y69_N38      ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[0]~0                                                                                                                                                                                ; LABCELL_X67_Y70_N18       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                                          ; MLABCELL_X68_Y69_N10      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                   ; MLABCELL_X68_Y68_N16      ; 1200    ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                               ; Location            ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_foc:auto_generated|l3_w0_n0_mux_dataout ; MLABCELL_X58_Y7_N28 ; 2       ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_foc:auto_generated|l3_w1_n0_mux_dataout ; LABCELL_X56_Y7_N4   ; 2       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_foc:auto_generated|l3_w2_n0_mux_dataout ; MLABCELL_X55_Y7_N22 ; 2       ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_foc:auto_generated|l3_w3_n0_mux_dataout ; LABCELL_X56_Y7_N12  ; 2       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|state.DPRIO_WRITE                                                               ; FF_X59_Y13_N37      ; 12      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated|wire_pll1_clk[0]                                                                                 ; PLL_L3              ; 329     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated|wire_pll1_clk[1]                                                                                 ; PLL_L3              ; 4       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; OSC_50_BANK2                                                                                                                                                                                                       ; PIN_AC35            ; 1       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|core_clk_out                                                                                                     ; PCIEHIP_X0_Y3_N134  ; 13260   ; 3417                                 ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                       ; JTAG_X0_Y95_N125    ; 1913    ; 48                                   ; Global Clock         ; GCLK12           ; --                        ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|rRst                                                                                                                                                                      ; FF_X58_Y1_N31       ; 163     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                              ; FF_X60_Y67_N11      ; 1696    ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                            ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                   ; 1200    ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rRst                                                                                                                                                                                                  ; 1010    ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                                     ; 391     ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|rRst                                                                                                                                                                                                                                                                   ; 390     ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|reset_status                                                                                                                                                                                                  ; 383     ;
; ~GND                                                                                                                                                                                                                                                                                                            ; 354     ;
; QIC_SIGNALTAP_GND                                                                                                                                                                                                                                                                                               ; 160     ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:compute_reg|reg_pipeline:pipeline_inst|WR_DATA_READY                                              ; 128     ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                                                                                                                  ; 112     ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[1]                                                                                                                                                                   ; 111     ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[1]                                                                                                                                                                   ; 110     ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|pipeline:input_pipeline_inst|reg_pipeline:pipeline_inst|WR_DATA_READY                                                        ; 107     ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:ready_reg|reg_pipeline:pipeline_inst|WR_DATA_READY                                                ; 107     ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|rPackedCount[1]                                                                                                                                                         ; 99      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|txr_formatter_classic:txr_formatter_inst|pipeline:input_inst|reg_pipeline:pipeline_inst|WR_DATA_READY                                                                        ; 99      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|rPackedCount[1]                                                                                                                                                         ; 99      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|rPackedCount[1]                                                                                                                                                         ; 98      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|rPackedCount[1]                                                                                                                                                         ; 98      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|rPackedCount[1]                                                                                                                                                         ; 98      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|rPackedCount[1]                                                                                                                                                         ; 98      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|comb~4                                                                                                                                                                                                ; 91      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_requester_mux:requesterMux|rAck                                                                                                                                                               ; 90      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_requester_mux:requesterMux|rAck                                                                                                                                                               ; 90      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selRd|rReqChnl[0]                                                                                                                                                                               ; 89      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMainState[0]                                                                                                                                                                   ; 88      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|comb~0                                                                                                                                                                                                ; 88      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMainState[0]                                                                                                                                                                   ; 87      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selWr|rReqChnl[0]                                                                                                                                                                               ; 86      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|Decoder0~0                                                                                                                                                                                                         ; 82      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[1]                                                                                                                                                                     ; 79      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[1]                                                                                                                                                                     ; 79      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|ALTGXPCIeGen1x8_alt_dprio_2vj:dprio|lpm_compare:pre_amble_cmpr|cmpr_b0e:auto_generated|aeb_int~1                                                                                                 ; 79      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[1]                                                                                                                                                                     ; 78      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[1]                                                                                                                                                                     ; 78      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                         ; 75      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_requester_mux:requesterMux|_rState~0                                                                                                                                                          ; 74      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rReqLen[0]~0                                                                                                                                                                    ; 74      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rReqLen[1]~0                                                                                                                                                                    ; 74      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_requester_mux:requesterMux|_rState~0                                                                                                                                                          ; 74      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:output_register_inst|reg_pipeline:pipeline_inst|_rValid~0                                         ; 73      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_requester_mux:requesterMux|Mux0~2                                                                                                                                                             ; 72      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_requester_mux:requesterMux|rAddr[17]~0                                                                                                                                                        ; 72      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_requester_mux:requesterMux|Mux0~2                                                                                                                                                             ; 72      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_requester_mux:requesterMux|rLen[6]~0                                                                                                                                                          ; 72      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|state.TEST_INPUT                                                                                                                                                             ; 71      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:txc_output_register|reg_pipeline:pipeline_inst|WR_DATA_READY                                                                                                                                                                               ; 70      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:output_register_inst|reg_pipeline:pipeline_inst|_rValid~0                                         ; 70      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|async_cmp:asyncCompare|rRdValid                                                                                                                              ; 69      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|comb~0                                                                                                                                                                                                ; 68      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|tx_mux:tx_mux_inst|tx_arbiter:tx_arbiter_inst|TXR_TLP_READY                                                                                                                                                     ; 68      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|tx_mux:tx_mux_inst|pipeline:tx_output_inst|reg_pipeline:pipeline_inst|_rValid~0                                                                                                                                 ; 68      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|async_cmp:asyncCompare|rRdValid                                                                                                                              ; 68      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|comb~0                                                                                                                                                                                                ; 67      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_shift:tx_shift_inst|pipeline:input_register|reg_pipeline:pipeline_inst|_rValid~0                    ; 67      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|pipeline:output_pipeline|reg_pipeline:pipeline_inst|rData[1][3]                                                                                                              ; 66      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|pipeline:output_pipeline|reg_pipeline:pipeline_inst|rData[1][2]                                                                                                              ; 66      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|txr_formatter_classic:txr_formatter_inst|Equal0~6                                                                                                                            ; 66      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_monitor_64:monitor|_rEvent                                                                                                                                                                    ; 66      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[6]                                                                                                                                                                     ; 66      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:compute_reg|reg_pipeline:pipeline_inst|_rValid~1                                                  ; 66      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_monitor_64:monitor|_rEvent                                                                                                                                                                    ; 66      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|rDataInEn[1]                                                                                                                                                            ; 66      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a8                                                                            ; 65      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a7                                                                            ; 65      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a11                                                                           ; 65      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a10                                                                           ; 65      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                    ; 65      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[6]                                                                                                                                                                     ; 65      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|rDataInEn[1]                                                                                                                                                            ; 65      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|rDataInEn[1]                                                                                                                                                            ; 65      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|rDataInEn[1]                                                                                                                                                            ; 65      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|rDataInEn[1]                                                                                                                                                            ; 65      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|rDataInEn[1]                                                                                                                                                            ; 65      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|rCache[0]~0                                                                                                                                                                  ; 64      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|rData[18]~0                                                                                                                                                                  ; 64      ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[5]~0                                                                                                                                                                                                                                                           ; 64      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|rFifoData[43]~1                                                                                                                                                          ; 64      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rShiftDown[5]                                                                                                                                                                                                ; 64      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|rCache[0]~0                                                                                                                                                                  ; 64      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|rData[56]~0                                                                                                                                                                  ; 64      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|altshift_taps:rPackedFlushed_rtl_0|shift_taps_h3v:auto_generated|altsyncram_i0a1:altsyncram5|ram_block6a3                                                               ; 64      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:countSync|syncff:sigAtoB|ff:metaFF|Q                                                                                                                    ; 63      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|Decoder0~1                                                                                                                                                             ; 62      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|Decoder0~1                                                                                                                                                             ; 62      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|Decoder0~1                                                                                                                                                             ; 62      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|Decoder0~1                                                                                                                                                             ; 62      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|_rConsumedStable~0                                                                                                                                                          ; 62      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:rxr_input_register|reg_pipeline:pipeline_inst|rData[1][49]                                                                                                                                                                                 ; 58      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|comb~3                                                                                                                                                                                                ; 57      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:ready_reg|reg_pipeline:pipeline_inst|WR_DATA_READY                                                ; 57      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                   ; 56      ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|altsyncram_cdk1:FIFOram|q_b[16]                                                                                                                                                                    ; 56      ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|altsyncram_cdk1:FIFOram|q_b[17]                                                                                                                                                                    ; 56      ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|altsyncram_cdk1:FIFOram|q_b[18]                                                                                                                                                                    ; 56      ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|altsyncram_cdk1:FIFOram|q_b[19]                                                                                                                                                                    ; 56      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|comb~4                                                                                                                                                                                                ; 55      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|comb~1                                                                                                                                                                                                ; 54      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|comb~2                                                                                                                                                                                                ; 54      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|pipeline:input_pipeline_inst|reg_pipeline:pipeline_inst|_rValid~0                                                            ; 52      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[7]                                                                                                                                                                     ; 52      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[7]                                                                                                                                                                     ; 52      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                                                                                                         ; 51      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|txc_formatter_classic:txc_formatter_inst|pipeline:input_inst|reg_pipeline:pipeline_inst|_rValid~0                                                                            ; 51      ;
; chnl_tester:test_channels[0].chnl_tester_i|rState.11                                                                                                                                                                                                                                                            ; 47      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:rxr_input_register|reg_pipeline:pipeline_inst|rData[1][45]                                                                                                                                                                                 ; 47      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                                                                     ; 46      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                                                                     ; 46      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                                                                     ; 46      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                                     ; 46      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                                     ; 46      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                                                                     ; 46      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_requester_mux:requesterMux|rMainAck                                                                                                                                                           ; 46      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[0]                                                                                                                                                                   ; 46      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[0]                                                                                                                                                                   ; 46      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_requester_mux:requesterMux|rMainAck                                                                                                                                                           ; 46      ;
; rRstCtr[4]                                                                                                                                                                                                                                                                                                      ; 46      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_56j:auto_generated|counter_reg_bit[9]                                        ; 45      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_56j:auto_generated|counter_reg_bit[8]                                        ; 45      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_56j:auto_generated|counter_reg_bit[7]                                        ; 45      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_56j:auto_generated|counter_reg_bit[6]                                        ; 45      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_56j:auto_generated|counter_reg_bit[5]                                        ; 45      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_56j:auto_generated|counter_reg_bit[4]                                        ; 45      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_56j:auto_generated|counter_reg_bit[3]                                        ; 45      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_56j:auto_generated|counter_reg_bit[2]                                        ; 45      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_56j:auto_generated|counter_reg_bit[1]                                        ; 45      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_56j:auto_generated|counter_reg_bit[0]                                        ; 45      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|rState[1]                                                                                                                                                                ; 45      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:rxr_input_register|reg_pipeline:pipeline_inst|rData[1][46]                                                                                                                                                                                 ; 44      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rEmpty                                                                                                                               ; 43      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rIsWr                                                                                                                                                                                                              ; 43      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rEmpty                                                                                                                               ; 43      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|state.CH_ADV                                                                                                                                                                 ; 42      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[0]                                                                                                                                                                     ; 41      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[0]                                                                                                                                                                     ; 41      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:rxSig|syncff:sigAtoB|ff:metaFF|Q                                                                                                                        ; 40      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rFull                                                                                                                                  ; 40      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rFull                                                                                                                                  ; 40      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]~DUPLICATE                                                                                                                                                           ; 39      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|rx_done                                                                                                                                                                      ; 39      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|rPackedCount[0]                                                                                                                                                         ; 37      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|register:metadata_DW0_register|rData[13]~0                                                                                                                                   ; 37      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rIsWr~DUPLICATE                                                                                                                                                                                                    ; 36      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                                               ; 36      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|splitter_nodes_receive_0[3]                                                                                                                                                                        ; 36      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|rPackedCount[0]                                                                                                                                                         ; 36      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|rPackedCount[0]                                                                                                                                                         ; 36      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|rPackedCount[0]                                                                                                                                                         ; 36      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|rPackedCount[0]                                                                                                                                                         ; 36      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:rxSig|syncff:sigAtoB|ff:metaFF|Q                                                                                                                        ; 36      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|rValid~0                                           ; 36      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|rValid~0                                           ; 36      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|rPackedCount[0]                                                                                                                                                         ; 36      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnLenValid                                                                                                                                                                    ; 35      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnLenValid                                                                                                                                                                    ; 35      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag[24]                                                                                                                                                                                                     ; 35      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a9                                                                            ; 34      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a12                                                                           ; 34      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                    ; 34      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|Equal0~0                                                                                                                                                                ; 34      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|Equal0~0                                                                                                                                                                ; 34      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|Equal0~0                                                                                                                                                                ; 34      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|Equal0~0                                                                                                                                                                ; 34      ;
; chnl_tester:test_channels[0].chnl_tester_i|Selector33~2                                                                                                                                                                                                                                                         ; 34      ;
; chnl_tester:test_channels[0].chnl_tester_i|rState.00                                                                                                                                                                                                                                                            ; 34      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rCopyBufWords                                                                                                                                                                   ; 34      ;
; chnl_tester:test_channels[0].chnl_tester_i|rState.10                                                                                                                                                                                                                                                            ; 34      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].input_pipeline_inst_|reg_pipeline:pipeline_inst|_rValid~0 ; 34      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].input_pipeline_inst_|reg_pipeline:pipeline_inst|_rValid~0 ; 34      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rCopyBufWords                                                                                                                                                                   ; 34      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rCopyBufWords                                                                                                                                                                   ; 34      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rLenValid                                                                                                                                                                   ; 34      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rLenValid                                                                                                                                                                   ; 34      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rLenValid                                                                                                                                                                   ; 34      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|Decoder0~1                                                                                                                                                                      ; 34      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|Decoder0~1                                                                                                                                                                      ; 34      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|rValid~0                                           ; 34      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_shift:tx_shift_inst|pipeline:input_register|reg_pipeline:pipeline_inst|WR_DATA_READY                ; 34      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:rxr_input_register|reg_pipeline:pipeline_inst|rData[1][47]                                                                                                                                                                                 ; 34      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|Equal0~0                                                                                                                                                                ; 34      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|rData[1][4]                                                 ; 34      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoRdEnHist[1]                                                                                                                                                             ; 34      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoRdEnHist[1]                                                                                                                                                             ; 34      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|rDataInEn[0]                                                                                                                                                            ; 34      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                                                                     ; 33      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rAddrHiValid                                                                                                                                                                ; 33      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rAddrHiValid                                                                                                                                                                ; 33      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rAddrHiValid                                                                                                                                                                ; 33      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rAddrHiValid                                                                                                                                                                ; 33      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|rFifoData[43]~0                                                                                                                                                          ; 33      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].input_pipeline_inst_|reg_pipeline:pipeline_inst|_rValid~0 ; 33      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[0].data_register_|reg_pipeline:pipeline_inst|_rValid~1                        ; 33      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[0].data_register_|reg_pipeline:pipeline_inst|_rValid~0                        ; 33      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[1].data_register_|reg_pipeline:pipeline_inst|_rValid~1                        ; 33      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|rData[1][4]                                                 ; 33      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|rData[1][3]                                                 ; 33      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|rDataInEn[0]                                                                                                                                                            ; 33      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|rDataInEn[0]                                                                                                                                                            ; 33      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|rDataInEn[0]                                                                                                                                                            ; 33      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|rDataInEn[0]                                                                                                                                                            ; 33      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|rDataInEn[0]                                                                                                                                                            ; 33      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]~DUPLICATE                                                                                                                                                           ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|Equal0~0DUPLICATE                                                                                                                                                       ; 32      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[0]~0                                                                                                                                                                                ; 32      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                         ; 32      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                         ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|_rPackedData[95]~33                                                                                                                                                     ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|_rPackedData[31]~0                                                                                                                                                      ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|_rPackedData[95]~33                                                                                                                                                     ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|_rPackedData[95]~33                                                                                                                                                     ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|_rPackedData[95]~43                                                                                                                                                     ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|_rPackedData[95]~33                                                                                                                                                     ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|_rPackedData[31]~0                                                                                                                                                      ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|_rPackedData[31]~0                                                                                                                                                      ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|_rPackedData[31]~1                                                                                                                                                      ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|ShiftRight0~0                                                                                                                                                                ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|_rData[95]~65                                                                                                                                                                ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|ShiftRight0~0                                                                                                                                                                ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|_rData[95]~65                                                                                                                                                                ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rAddrLoValid                                                                                                                                                                ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rAddrLoValid                                                                                                                                                                ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rAddrLoValid                                                                                                                                                                ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rAddrLoValid                                                                                                                                                                ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|Decoder0~0                                                                                                                                                             ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|_rData[31]~0                                                                                                                                                                 ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|_rData[31]~0                                                                                                                                                                 ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rLargeBuf                                                                                                                                                                       ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rClear[28]~1                                                                                                                                                                                               ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|Decoder0~0                                                                                                                                                             ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|Decoder0~0                                                                                                                                                             ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|Decoder0~0                                                                                                                                                             ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rLargeBuf                                                                                                                                                                       ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rLargeBuf                                                                                                                                                                       ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rLargeBuf                                                                                                                                                                       ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|_rReadWords~0                                                                                                                                                                   ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rLenValid                                                                                                                                                                   ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rDoneLen[7]~2                                                                                                                                                                   ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rDoneLen[23]~0                                                                                                                                                                  ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rDoneLen[11]~1                                                                                                                                                                  ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|_rPackedData[95]~65                                                                                                                                                     ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:rxr_input_register|reg_pipeline:pipeline_inst|rData[1][117]                                                                                                                                                                                ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|_rPackedData[31]~0                                                                                                                                                      ; 32      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|rData[1][5]                                                 ; 32      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|rData[1][6]                                                 ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|_rReadWords~0                                                                                                                                                                   ; 32      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnOffLastValid                                                                                                                                                                ; 32      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                                      ; 31      ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[10]~0                                                                                                                                                                                                                                                         ; 31      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|rFifoData[17]~2                                                                                                                                                          ; 31      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:rxr_input_register|reg_pipeline:pipeline_inst|rData[1][48]                                                                                                                                                                                 ; 31      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][7]                                                                                                         ; 30      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|alt_cal_busy                                                                                                                                                                 ; 30      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag[12]                                                                                                                                                                                                     ; 30      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag[11]                                                                                                                                                                                                     ; 30      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]~DUPLICATE                                                                                                                                                           ; 29      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rDoneLen[29]~1                                                                                                                                                                  ; 29      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                                                                                                                                                             ; 28      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag[2]                                                                                                                                                                                                      ; 28      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag[1]                                                                                                                                                                                                      ; 28      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|rPos[1]                                                                                                                                                                                                                                     ; 28      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_rx_lr[4]                                                                                                                                                                 ; 28      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                        ; 27      ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|stable_sd                                                                                                                                                                                                                                                  ; 27      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_pd0~0                                                                                                                                                                    ; 27      ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|sd_state[0]                                                                                                                                                                                                                                                ; 27      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|rPos[2]                                                                                                                                                                                                                                     ; 27      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|rRdPtrPlus1[8]~0                                   ; 26      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|rWrPtr[6]~0                                        ; 26      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag[10]                                                                                                                                                                                                     ; 26      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|rPos[3]                                                                                                                                                                                                                                     ; 26      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rCopyBufWords                                                                                                                                                                   ; 25      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|rRdPtrPlus1[7]~0                                   ; 25      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|rWrPtr[5]~0                                        ; 25      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|rRdPtr[11]~0                                       ; 25      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|rRdPtr[5]~0                                        ; 25      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|rWrPtr[6]~0                                        ; 25      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rExtTagReq                                                                                                                                                                                                         ; 25      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|demux:field_demux|RD_DATA[1]~7                                                                                                                                                                                                                      ; 25      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_requester_mux:requesterMux|rSgRxAck                                                                                                                                                           ; 25      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_requester_mux:requesterMux|rSgRxAck                                                                                                                                                           ; 25      ;
; chnl_tester:test_channels[0].chnl_tester_i|rState.11~DUPLICATE                                                                                                                                                                                                                                                  ; 24      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                    ; 24      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rUseCurrPos                                                                                                                                                                                                  ; 24      ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|Equal7~1                                                                                                                                                                                                                                                   ; 24      ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[1]~0                                                                                                                                                ; 24      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_pd180~0                                                                                                                                                                  ; 24      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_requester_mux:requesterMux|rSgTxAck                                                                                                                                                           ; 24      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_requester_mux:requesterMux|rSgTxAck                                                                                                                                                           ; 24      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|state.KICK_START_RD                                                                                                                                                          ; 24      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag[0]                                                                                                                                                                                                      ; 24      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|rPos[0]                                                                                                                                                                                                                                     ; 24      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rState.10                                                                                                                                                                                                  ; 24      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]                                                                                                         ; 23      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|register:meta_DW1_register|rData[10]~0                                                                                                                                       ; 23      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[9]~0                                                                                                                                                                        ; 23      ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|Equal9~5                                                                                                                                                                                                                                                   ; 23      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|state.SAMPLE_TB                                                                                                                                                              ; 23      ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|ld_ws_tmr_short                                                                                                                                                                                                                                            ; 23      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|alt_cal_channel[0]                                                                                                                                                           ; 23      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag[13]                                                                                                                                                                                                     ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                                      ; 22      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:txc_output_register|reg_pipeline:pipeline_inst|rData[1][86]~7                                                                                                                                                                              ; 22      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtrPlus1[4]~0                                                                                                                                                                   ; 22      ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|ld_ws_tmr                                                                                                                                                                                                                                                  ; 22      ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|w_cent_unit_dpriodisableout1w[0]                                                                                                                                          ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_asf:auto_generated|eq_node[0]~1                                                                           ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_asf:auto_generated|eq_node[1]~0                                                                           ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                            ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                                 ; 21      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[0]~0                                                                                                                                                                        ; 21      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[7]~0                                                                                                                                                                        ; 21      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[6]~0                                                                                                                                                                        ; 21      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[3]~0                                                                                                                                                                        ; 21      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[5]~0                                                                                                                                                                        ; 21      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtrPlus1[1]~0                                                                                                                                                                   ; 21      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|_rValid~0                                                   ; 21      ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|ws_tmr_eq_0~4                                                                                                                                                                                                                                              ; 21      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|state.CAL_RX_WR                                                                                                                                                              ; 21      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag[3]                                                                                                                                                                                                      ; 21      ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|w_cent_unit_dpriodisableout1w[1]                                                                                                                                          ; 21      ;
; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                                                                                                                                                                             ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                                              ; 20      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|recv_credit_flow_ctrl:rc_fc|rCplD[0]~0                                                                                                                                                                                                                                 ; 20      ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|rx_sd_idl_cnt[13]~1                                                                                                                                                                                                                                        ; 20      ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|rx_sd_idl_cnt[13]~0                                                                                                                                                                                                                                        ; 20      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:output_register_inst|reg_pipeline:pipeline_inst|rData[1][19]~1                                    ; 20      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|state.IDLE                                                                                                                                                                   ; 20      ;
; m_pcie_if_v2:u_pcie_if|riffa_state_c.IDLE                                                                                                                                                                                                                                                                       ; 20      ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|valid_wreq                                                                                                                                                                                         ; 20      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selRd|rReqChnl[1]                                                                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                                        ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                               ; 19      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|rRdPtrPlus1[1]~0                                                                                                                                              ; 19      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|rWrPtrPlus1[2]~0                                                                                                                                              ; 19      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|rRdPtr[5]~0                                                                                                                                                   ; 19      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|rWrPtrPlus1[3]~0                                                                                                                                              ; 19      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|_rValid~0                                                   ; 19      ;
; m_pcie_if_v2:u_pcie_if|ex_state_c.WRITE_REG                                                                                                                                                                                                                                                                     ; 19      ;
; m_pcie_if_v2:u_pcie_if|riffa_state_c.RECV                                                                                                                                                                                                                                                                       ; 19      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rValid[2]                                                                                                                                                                                                    ; 19      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag[22]                                                                                                                                                                                                     ; 19      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag[21]                                                                                                                                                                                                     ; 19      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag[20]                                                                                                                                                                                                     ; 19      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selWr|rReqChnl[1]                                                                                                                                                                               ; 19      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[7]                                                                                                                                                                   ; 19      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|_rPackedData[31]~0DUPLICATE                                                                                                                                             ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                                           ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                        ; 18      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rMainState[2]                                                                                                                                                                                                      ; 18      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|Selector33~0                                                                                                                                                                 ; 18      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[4]                                                                                                                                                                   ; 18      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[4]                                                                                                                                                                   ; 18      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|powerdown_done                                                                                                                                                               ; 18      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|Selector90~0                                                                                                                                                                 ; 18      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|Equal0~1                                                                                                                                                                     ; 18      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|Equal0~0                                                                                                                                                                     ; 18      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|mux:gen_packet_format_multiplexers[1].dw_mux_|mux_select:mux_select_inst|Mux31~0                           ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed~DUPLICATE                                                                                                                                                               ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                                                     ; 17      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                    ; 17      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][6]                                                                                                         ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr[5]                                                                                                                                                                                               ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr[4]                                                                                                                                                                                               ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr[3]                                                                                                                                                                                               ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr[2]                                                                                                                                                                                               ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr[1]                                                                                                                                                                                               ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr[0]                                                                                                                                                                                               ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[5]                                                                                                                                                                     ; 17      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|kick_done                                                                                                                                                                    ; 17      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|state.CAL_PD_WR                                                                                                                                                              ; 17      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:output_register_inst|reg_pipeline:pipeline_inst|rData[1][23]~0                                    ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[9]                                                                                                                                                                     ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[8]                                                                                                                                                                     ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[7]                                                                                                                                                                     ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[6]                                                                                                                                                                     ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[5]                                                                                                                                                                     ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[3]                                                                                                                                                                     ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[31]                                                                                                                                                                    ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[30]                                                                                                                                                                    ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[2]                                                                                                                                                                     ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[29]                                                                                                                                                                    ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[28]                                                                                                                                                                    ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[27]                                                                                                                                                                    ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[26]                                                                                                                                                                    ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[25]                                                                                                                                                                    ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[24]                                                                                                                                                                    ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[23]                                                                                                                                                                    ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[22]                                                                                                                                                                    ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[21]                                                                                                                                                                    ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[20]                                                                                                                                                                    ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[19]                                                                                                                                                                    ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[16]                                                                                                                                                                    ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[15]                                                                                                                                                                    ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[14]                                                                                                                                                                    ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[13]                                                                                                                                                                    ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[12]                                                                                                                                                                    ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[11]                                                                                                                                                                    ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[10]                                                                                                                                                                    ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rValid[0]                                                                                                                                                                                                    ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr[10]                                                                                                                                                                                              ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr[9]                                                                                                                                                                                               ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr[7]                                                                                                                                                                                               ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr[6]                                                                                                                                                                                               ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rState[7]                                                                                                                                                                   ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[7]                                                                                                                                                                   ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rState[7]                                                                                                                                                                   ; 17      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMainState[2]                                                                                                                                                                   ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                                          ; 16      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rValidCount[19]~1                                                                                                                                                                                            ; 16      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rValidCount[5]~0                                                                                                                                                                                             ; 16      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rValidPos[21]~1                                                                                                                                                                                              ; 16      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rValidPos[3]~0                                                                                                                                                                                               ; 16      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|rUse[26]~1                                                                                                                                                                                                                                  ; 16      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|rUse[1]~0                                                                                                                                                                                                                                   ; 16      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rClear[28]~2                                                                                                                                                                                               ; 16      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rClear[0]~0                                                                                                                                                                                                ; 16      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rTagCurr[2]                                                                                                                                                                                                ; 16      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rTagCurr[3]                                                                                                                                                                                                ; 16      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rTagCurr[0]                                                                                                                                                                                                ; 16      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rTagCurr[1]                                                                                                                                                                                                ; 16      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[10]                                                                                                                                                                                                    ; 16      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[9]                                                                                                                                                                                                     ; 16      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[8]                                                                                                                                                                                                     ; 16      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[7]                                                                                                                                                                                                     ; 16      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[6]                                                                                                                                                                                                     ; 16      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|ALTGXPCIeGen1x8_alt_dprio_2vj:dprio|rd_data_input_state~0                                                                                                                                        ; 16      ;
; m_pcie_if_v2:u_pcie_if|reg_bank~351                                                                                                                                                                                                                                                                             ; 16      ;
; m_pcie_if_v2:u_pcie_if|reg_bank~350                                                                                                                                                                                                                                                                             ; 16      ;
; m_pcie_if_v2:u_pcie_if|reg_bank~349                                                                                                                                                                                                                                                                             ; 16      ;
; m_pcie_if_v2:u_pcie_if|reg_bank~348                                                                                                                                                                                                                                                                             ; 16      ;
; m_pcie_if_v2:u_pcie_if|reg_bank~347                                                                                                                                                                                                                                                                             ; 16      ;
; m_pcie_if_v2:u_pcie_if|reg_bank~346                                                                                                                                                                                                                                                                             ; 16      ;
; m_pcie_if_v2:u_pcie_if|reg_bank~345                                                                                                                                                                                                                                                                             ; 16      ;
; m_pcie_if_v2:u_pcie_if|reg_bank~344                                                                                                                                                                                                                                                                             ; 16      ;
; m_pcie_if_v2:u_pcie_if|reg_bank~343                                                                                                                                                                                                                                                                             ; 16      ;
; m_pcie_if_v2:u_pcie_if|reg_bank~342                                                                                                                                                                                                                                                                             ; 16      ;
; m_pcie_if_v2:u_pcie_if|reg_bank~341                                                                                                                                                                                                                                                                             ; 16      ;
; m_pcie_if_v2:u_pcie_if|reg_bank~340                                                                                                                                                                                                                                                                             ; 16      ;
; m_pcie_if_v2:u_pcie_if|reg_bank~339                                                                                                                                                                                                                                                                             ; 16      ;
; m_pcie_if_v2:u_pcie_if|reg_bank~338                                                                                                                                                                                                                                                                             ; 16      ;
; m_pcie_if_v2:u_pcie_if|reg_bank~337                                                                                                                                                                                                                                                                             ; 16      ;
; m_pcie_if_v2:u_pcie_if|reg_bank~336                                                                                                                                                                                                                                                                             ; 16      ;
; chnl_tester:test_channels[0].chnl_tester_i|rState.01                                                                                                                                                                                                                                                            ; 16      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rTag[2]                                                                                                                                                                                                    ; 16      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rTag[1]                                                                                                                                                                                                    ; 16      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|tx_mux:tx_mux_inst|tx_arbiter:tx_arbiter_inst|rArbState.S_TXARB_TRANSMIT_TXR                                                                                                                                    ; 16      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMainState[3]                                                                                                                                                                   ; 16      ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|altsyncram_cdk1:FIFOram|q_b[1]                                                                                                                                                                     ; 16      ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|altsyncram_cdk1:FIFOram|q_b[2]                                                                                                                                                                     ; 16      ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|altsyncram_cdk1:FIFOram|q_b[3]                                                                                                                                                                     ; 16      ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|altsyncram_cdk1:FIFOram|q_b[4]                                                                                                                                                                     ; 16      ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|altsyncram_cdk1:FIFOram|q_b[5]                                                                                                                                                                     ; 16      ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|altsyncram_cdk1:FIFOram|q_b[6]                                                                                                                                                                     ; 16      ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|altsyncram_cdk1:FIFOram|q_b[7]                                                                                                                                                                     ; 16      ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|altsyncram_cdk1:FIFOram|q_b[8]                                                                                                                                                                     ; 16      ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|altsyncram_cdk1:FIFOram|q_b[9]                                                                                                                                                                     ; 16      ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|altsyncram_cdk1:FIFOram|q_b[10]                                                                                                                                                                    ; 16      ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|altsyncram_cdk1:FIFOram|q_b[11]                                                                                                                                                                    ; 16      ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|altsyncram_cdk1:FIFOram|q_b[12]                                                                                                                                                                    ; 16      ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|altsyncram_cdk1:FIFOram|q_b[13]                                                                                                                                                                    ; 16      ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|altsyncram_cdk1:FIFOram|q_b[14]                                                                                                                                                                    ; 16      ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|altsyncram_cdk1:FIFOram|q_b[15]                                                                                                                                                                    ; 16      ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|altsyncram_cdk1:FIFOram|q_b[0]                                                                                                                                                                     ; 16      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|wr_ptr_full:wrPtrFull|rFull                                                                                                                              ; 16      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a0~portb_address_reg1FITTER_CREATED_FF                                        ; 15      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a0~portb_address_reg0FITTER_CREATED_FF                                        ; 15      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a0~porta_address_reg1FITTER_CREATED_FF                                        ; 15      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ram_block5a0~porta_address_reg0FITTER_CREATED_FF                                        ; 15      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                                                                       ; 15      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                    ; 15      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|rFifoData[4]~0                                                                                                                                                           ; 15      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|Mux67~1                                                                                                                                                                  ; 15      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|register:addr_DW1_bit_2_register|rData[0]~0                                                                                                                                  ; 15      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[3]                                                                                                                                                                     ; 15      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[2]                                                                                                                                                                     ; 15      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[2]                                                                                                                                                                     ; 15      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[5]                                                                                                                                                                     ; 15      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|counter:pktctr_inst|rCtrValue[3]~0                                                                         ; 15      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|wPktCtrReset                                                                                               ; 15      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|counter:pktctr_inst|rCtrValue[10]~0                                                                        ; 15      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|wPktCtrReset                                                                                               ; 15      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|Selector120~0                                                                                                                                                                ; 15      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[0]                                                                                                                                                                     ; 15      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[3]                                                                                                                                                                     ; 15      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|alt_cal_channel[1]                                                                                                                                                           ; 15      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|rData[1][6]                                                 ; 15      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|rData[1][5]                                                 ; 15      ;
; m_pcie_if_v2:u_pcie_if|rx_cnt[15]~0                                                                                                                                                                                                                                                                             ; 15      ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|valid_rreq                                                                                                                                                                                         ; 15      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selRd|rReqChnl[2]                                                                                                                                                                               ; 15      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr[8]                                                                                                                                                                                               ; 15      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|wr_ptr_full:wrPtrFull|rFull                                                                                                                              ; 15      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[3]                                                                                                                                                                   ; 15      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[3]                                                                                                                                                                   ; 15      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[4]~DUPLICATE                                                                                                                                                           ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                                                                     ; 14      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[10]                                                                                                          ; 14      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                    ; 14      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|_rPackedData[31]~0                                                                                                                                                      ; 14      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rCount[7]~0                                                                                                                                                                                                        ; 14      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|txr_formatter_classic:txr_formatter_inst|pipeline:input_inst|reg_pipeline:pipeline_inst|rData[1][24]                                                                         ; 14      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:txc_output_register|reg_pipeline:pipeline_inst|rData[1][97]~6                                                                                                                                                                              ; 14      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_pd270[3]                                                                                                                                                                 ; 14      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_inc[3]                                                                                                                                                                   ; 14      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|state.KICK_PAUSE                                                                                                                                                             ; 14      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[0]                                                                                                                                                                     ; 14      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_monitor_64:monitor|rState[2]                                                                                                                                                                  ; 14      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_monitor_64:monitor|rState[2]                                                                                                                                                                  ; 14      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|state.KICK_START_WR                                                                                                                                                          ; 14      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|rData[1][3]                                                 ; 14      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[6]                                                                                                                                                                   ; 14      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[6]                                                                                                                                                                   ; 14      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[0]                                                                                                                                                                     ; 14      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[9]                                                                                                                                ; 14      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selWr|rReqChnl[2]                                                                                                                                                                               ; 14      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[4]                                                                                                                                                                     ; 14      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[6]                                                                                                                                                                     ; 14      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_rx_lr[2]                                                                                                                                                                 ; 14      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_rx_lr[1]                                                                                                                                                                 ; 14      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_rx_lr[3]                                                                                                                                                                 ; 14      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rState[1]                                                                                                                                                                   ; 14      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[5]                                                                                                                                                                   ; 14      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[1]                                                                                                                                                                   ; 14      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:compute_reg|reg_pipeline:pipeline_inst|rValid[1]                                                  ; 14      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[4]                                                                                                                                                                     ; 14      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[6]                                                                                                                                                                     ; 14      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|alt_cal_channel[2]                                                                                                                                                           ; 14      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:rxr_input_register|reg_pipeline:pipeline_inst|rValid[1]                                                                                                                                                                                    ; 14      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[9]                                                                                                                                ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[9]~DUPLICATE                                                                                                                                                           ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[11]~1                                                                                                                                                  ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_gen~0                                                                                                                                                                                       ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                               ; 13      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|clear_signal                                                                                  ; 13      ;
; riffa_wrapper_de4:riffa|translation_altera:trans|Equal4~0                                                                                                                                                                                                                                                       ; 13      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|Decoder1~0                                                                                                                                                                                                         ; 13      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:txc_output_register|reg_pipeline:pipeline_inst|rData[1][97]~12                                                                                                                                                                             ; 13      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:txc_output_register|reg_pipeline:pipeline_inst|rData[1][97]~11                                                                                                                                                                             ; 13      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:txc_output_register|reg_pipeline:pipeline_inst|rData[1][97]~10                                                                                                                                                                             ; 13      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMaxPayload[6]                                                                                                                                                                  ; 13      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|edges[3]~0                                                                                                                                                                   ; 13      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[3]                                                                                                                                                                     ; 13      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[7]                                                                                                                                                                     ; 13      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|state.CH_WAIT                                                                                                                                                                ; 13      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rState[0]                                                                                                                                                                   ; 13      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|state.TESTBUS_ON_WR                                                                                                                                                          ; 13      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|state.OFFSETS_PDEN_WR                                                                                                                                                        ; 13      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|state.DPRIO_WRITE                                                                                                                                                            ; 13      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|ALTGXPCIeGen1x8_alt_dprio_2vj:dprio|busy~0                                                                                                                                                       ; 13      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[1]                                                                                                                                                                     ; 13      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[9]                                                                                                                            ; 13      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rTag[0]                                                                                                                                                                                                    ; 13      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[1]                                                                                                                                                                   ; 13      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rState[2]                                                                                                                                                                   ; 13      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rState[1]                                                                                                                                                                   ; 13      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMainState[3]                                                                                                                                                                   ; 13      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[5]                                                                                                                                                                   ; 13      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[9]                                                                                                                            ; 13      ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|refclk_pma[0]                                                                                                                                                             ; 13      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|rDataValid                                                                                                                                                                   ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~1                                                                                                                                                 ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~0                                                                                                                                                 ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                               ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                               ; 12      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                                                                           ; 12      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                   ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[8]                                                                                                                            ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[8]                                                                                                                                ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|Add0~1                                                                                                                                                                                                             ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|Add1~1                                                                                                                                                                                                             ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMaxLen                                                                                                                                                                         ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rUsePrevPos                                                                                                                                                                                                  ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr[3]~2                                                                                                                                                                                             ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMaxPayload[8]                                                                                                                                                                  ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMaxPayload[5]                                                                                                                                                                  ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMaxPayload[7]                                                                                                                                                                  ; 12      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|always1~5                                                                                                                                                                    ; 12      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|Equal3~0                                                                                                                                                                     ; 12      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|Equal2~1                                                                                                                                                                     ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[4]                                                                                                                                                                     ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[4]                                                                                                                                                                     ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[3]                                                                                                                                                                     ; 12      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|alt_cal_channel[1]~0                                                                                                                                                         ; 12      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|state.TESTBUS_OFF_WR                                                                                                                                                         ; 12      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|address_pres_reg[1]                                                                                                                                                                              ; 12      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|address_pres_reg[2]                                                                                                                                                                              ; 12      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|address_pres_reg[3]                                                                                                                                                                              ; 12      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|address_pres_reg[4]                                                                                                                                                                              ; 12      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|address_pres_reg[5]                                                                                                                                                                              ; 12      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|address_pres_reg[6]                                                                                                                                                                              ; 12      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|address_pres_reg[7]                                                                                                                                                                              ; 12      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|address_pres_reg[8]                                                                                                                                                                              ; 12      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|address_pres_reg[9]                                                                                                                                                                              ; 12      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|address_pres_reg[10]                                                                                                                                                                             ; 12      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|address_pres_reg[11]                                                                                                                                                                             ; 12      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|address_pres_reg[0]                                                                                                                                                                              ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[2]                                                                                                                                                                   ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[2]                                                                                                                                                                   ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:chnl_output_register|reg_pipeline:pipeline_inst|rData[1][53]                                                                                                                                                                               ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[8]                                                                                                                            ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[8]                                                                                                                                ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[17]                                                                                                                                                                    ; 12      ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|full_dff                                                                                                                                                                                           ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rPosValid                                                                                                                                                                                                    ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag[23]                                                                                                                                                                                                     ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|rState[0]                                                                                                                                                                ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|rPackedDone                                                                                                                                                             ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|rPackedDone                                                                                                                                                             ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rCapState[2]                                                                                                                                                                                                       ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selRd|rReqChnl[3]                                                                                                                                                                               ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|rPackedDone                                                                                                                                                             ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|rPackedDone                                                                                                                                                             ; 12      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_pd180[3]                                                                                                                                                                 ; 12      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_pd90[3]                                                                                                                                                                  ; 12      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_pd0[3]                                                                                                                                                                   ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rState[2]                                                                                                                                                                   ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_monitor_64:monitor|rState[1]                                                                                                                                                                  ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[2]                                                                                                                                                                   ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[4]                                                                                                                                                                   ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[2]                                                                                                                                                                   ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_monitor_64:monitor|rState[1]                                                                                                                                                                  ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|rPackedDone                                                                                                                                                             ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|rPackedDone                                                                                                                                                             ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|rState[1]                                                                                                                                                                ; 12      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|rState[0]                                                                                                                                                                ; 12      ;
; PCIE_RESET_N~input                                                                                                                                                                                                                                                                                              ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                  ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]~1                                                                                                                                             ; 11      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                                                           ; 11      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                                                                           ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|_rPreLen~0                                                                                                                                                                      ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo|rRdPtrPlus1[2]~0                                                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo|rWrPtrPlus1[1]~0                                                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rPageSpill                                                                                                                                                                  ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rPageSpill                                                                                                                                                                  ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rPageSpill                                                                                                                                                                  ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rPageSpill                                                                                                                                                                  ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rPayloadSpill                                                                                                                                                                   ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rPayloadSpill                                                                                                                                                               ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rPayloadSpill                                                                                                                                                               ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|_rPreLen~0                                                                                                                                                                      ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rAckCount[8]~0                                                                                                                                                              ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rAckCount[5]~0                                                                                                                                                              ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rAckCount[6]~0                                                                                                                                                              ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rAckCount[9]~0                                                                                                                                                              ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|_rPreLen~0                                                                                                                                                                      ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|_rPreLen~0                                                                                                                                                                      ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMaxLen                                                                                                                                                                         ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMaxLen                                                                                                                                                                         ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[2]                                                                                                                                                                     ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMaxLen                                                                                                                                                                         ; 11      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_pd270~0                                                                                                                                                                  ; 11      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_pd90~0                                                                                                                                                                   ; 11      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|LessThan1~0                                                                                                ; 11      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|LessThan1~6                                                                                                ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[2]                                                                                                                                                                     ; 11      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:output_register_inst|reg_pipeline:pipeline_inst|rData[1][15]~0                                    ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMainState[5]                                                                                                                                                                   ; 11      ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|rxanalogreset_r                                                                                                                                                                                                                                            ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:pktRam|altsyncram:rRAM_rtl_0|altsyncram_2sq1:auto_generated|ram_block1a8                                                                                                                                                     ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selWr|rReqChnl[3]                                                                                                                                                                               ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|rPos[4]                                                                                                                                                                                                                                     ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[8]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[8]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[9]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[9]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[0]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[1]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[2]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[3]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[3]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[4]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[4]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[5]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[5]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[6]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[6]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[7]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[7]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[8]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[8]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[9]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[9]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[0]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[0]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[1]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[1]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[2]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[2]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[3]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[3]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[4]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[4]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[5]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[5]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[6]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[6]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[7]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[7]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[5]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[5]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[4]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[4]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[3]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[3]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[2]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[2]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[1]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[1]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[0]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[0]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[8]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[8]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[7]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[7]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[6]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[6]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[9]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[9]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[5]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[5]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[4]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[4]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[3]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[3]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[2]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[2]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[1]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[1]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[0]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[0]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[8]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[8]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[7]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[7]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[6]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[6]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[9]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[9]                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rState[4]                                                                                                                                                                   ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rState[4]                                                                                                                                                                   ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[4]                                                                                                                                                                   ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMainState[2]                                                                                                                                                                   ; 11      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|Add1~57                                                                                                    ; 11      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:compute_reg|reg_pipeline:pipeline_inst|rValid[1]                                                  ; 11      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rCopyBufWords~DUPLICATE                                                                                                                                                         ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[0]~DUPLICATE                                                                                                                                                         ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[0]~DUPLICATE                                                                                                                                                         ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[7]~DUPLICATE                                                                                                                                                           ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rCapState[3]~DUPLICATE                                                                                                                                                                                             ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                       ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                 ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                       ; 10      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~0                                                                                                ; 10      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]                                                                                            ; 10      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~1                                                                                                       ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[7]                                                                                                                            ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[6]                                                                                                                            ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[5]                                                                                                                            ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[4]                                                                                                                            ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[3]                                                                                                                            ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[2]                                                                                                                            ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[1]                                                                                                                            ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[0]                                                                                                                            ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[7]                                                                                                                                ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[6]                                                                                                                                ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[5]                                                                                                                                ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[4]                                                                                                                                ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[3]                                                                                                                                ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[2]                                                                                                                                ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[1]                                                                                                                                ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[0]                                                                                                                                ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|Add0~0                                                                                                                                                                                                             ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|Add1~0                                                                                                                                                                                                             ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rPayloadSpill                                                                                                                                                               ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rPayloadSpill                                                                                                                                                               ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|comb~0                                                                                                                                                                             ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|always1~0                                                                                                                                                                          ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rPayloadSpill                                                                                                                                                                   ; 10      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|shiftreg:sop_shiftreg_inst|rDataShift[1][0]                                                                                                                                  ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|comb~0                                                                                                                                                                             ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rAckCount[1]~0                                                                                                                                                                  ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|comb~0                                                                                                                                                                             ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rPayloadSpill                                                                                                                                                                   ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rPayloadSpill                                                                                                                                                                   ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rAckCount[5]~0                                                                                                                                                                  ; 10      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_pd270[1]                                                                                                                                                                 ; 10      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|rx_inc                                                                                                                                                                       ; 10      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|Selector150~0                                                                                                                                                                ; 10      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|ret_state~33                                                                                                                                                                 ; 10      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|Equal2~0                                                                                                                                                                     ; 10      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|state.KICK_SETWAIT                                                                                                                                                           ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[7]                                                                                                                                                                   ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[5]                                                                                                                                                                   ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMainState[1]                                                                                                                                                                   ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:txc_output_register|reg_pipeline:pipeline_inst|rData[1][79]~3                                                                                                                                                                              ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:txc_output_register|reg_pipeline:pipeline_inst|rData[1][79]~2                                                                                                                                                                              ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[7]                                                                                                                                                                   ; 10      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|LessThan1~5                                                                                                ; 10      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|powerup_done                                                                                                                                                                 ; 10      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|state.DPRIO_READ                                                                                                                                                             ; 10      ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|pll_locked_r[2]                                                                                                                                                                                                                                            ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rCapState[0]~0                                                                                                                                                         ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[7]                                                                                                                            ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[6]                                                                                                                            ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[5]                                                                                                                            ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[4]                                                                                                                            ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[3]                                                                                                                            ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[2]                                                                                                                            ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[1]                                                                                                                            ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[0]                                                                                                                            ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[7]                                                                                                                                ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[6]                                                                                                                                ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[5]                                                                                                                                ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[4]                                                                                                                                ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[3]                                                                                                                                ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[2]                                                                                                                                ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[1]                                                                                                                                ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[0]                                                                                                                                ; 10      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|ALTGXPCIeGen1x8_alt_dprio_2vj:dprio|startup_cntr[1]                                                                                                                                              ; 10      ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|ALTGXPCIeGen1x8_alt_dprio_2vj:dprio|startup_cntr[0]                                                                                                                                              ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[18]                                                                                                                                                                    ; 10      ;
; riffa_wrapper_de4:riffa|translation_altera:trans|rTxStReady[0]                                                                                                                                                                                                                                                  ; 10      ;
; m_pcie_if_v2:u_pcie_if|ex_state_c.FETCH                                                                                                                                                                                                                                                                         ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rState.11                                                                                                                                                                                                  ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxSent                                                                                                                                                                         ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_requester_mux:requesterMux|rState[1]                                                                                                                                                          ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxSent                                                                                                                                                                         ; 10      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|register:metadata_4DWH_register|rData[0]                                                                                                                                     ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_requester_mux:requesterMux|rState[1]                                                                                                                                                          ; 10      ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|tx_mux:tx_mux_inst|pipeline:tx_output_inst|reg_pipeline:pipeline_inst|rValid[1]                                                                                                                                 ; 10      ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|refclk_pma[1]                                                                                                                                                             ; 10      ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rCapState[1]~DUPLICATE                                                                                                                                                                                             ; 9       ;
; PCIE_REFCLK~input~INSERTED_REFCLK_DIVIDER                                                                                                                                                                                                                                                                       ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_9fi:auto_generated|cout_actual                      ; 9       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]                                                                                            ; 9       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]~1                                                                                                         ; 9       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                               ; 9       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][9]                                                                                                         ; 9       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|comb~0                                                                                                                                                       ; 9       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rUseCurrCount                                                                                                                                                                                                ; 9       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selRd|rChnlNextNext[0]                                                                                                                                                                          ; 9       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rFinish~0                                                                                                                                                                                                    ; 9       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:txc_output_register|reg_pipeline:pipeline_inst|rData[1][86]~9                                                                                                                                                                              ; 9       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:txc_output_register|reg_pipeline:pipeline_inst|rData[1][86]~8                                                                                                                                                                              ; 9       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rCapIsWr                                                                                                                                                                                                           ; 9       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|wWrEn                                                                                                         ; 9       ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_pd270[2]                                                                                                                                                                 ; 9       ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_pd270[0]                                                                                                                                                                 ; 9       ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_pd180[0]                                                                                                                                                                 ; 9       ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_inc[2]                                                                                                                                                                   ; 9       ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_pd90[0]                                                                                                                                                                  ; 9       ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_inc[1]                                                                                                                                                                   ; 9       ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_pd0[0]                                                                                                                                                                   ; 9       ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_inc[0]                                                                                                                                                                   ; 9       ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|ret_state.IDLE~1                                                                                                                                                             ; 9       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rCapState[0]~0                                                                                                                                                         ; 9       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|Selector7~0                                                                                                                                                                 ; 9       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rState[5]                                                                                                                                                                   ; 9       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|Selector7~0                                                                                                                                                                 ; 9       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rState[5]                                                                                                                                                                   ; 9       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rState[0]                                                                                                                                                                   ; 9       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|Selector7~0                                                                                                                                                                 ; 9       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMainState[5]                                                                                                                                                                   ; 9       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|altshift_taps:rPackedFlushed_rtl_0|shift_taps_h3v:auto_generated|cntr_6mf:cntr1|counter_reg_bit[2]                                                                      ; 9       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|altshift_taps:rPackedFlushed_rtl_0|shift_taps_h3v:auto_generated|cntr_6mf:cntr1|counter_reg_bit[1]                                                                      ; 9       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|altshift_taps:rPackedFlushed_rtl_0|shift_taps_h3v:auto_generated|cntr_6mf:cntr1|counter_reg_bit[0]                                                                      ; 9       ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|alt_cal_channel[1]~1                                                                                                                                                         ; 9       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|comb~0                                                                                                                                                       ; 9       ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|ALTGXPCIeGen1x8_alt_dprio_2vj:dprio|startup_cntr[2]                                                                                                                                              ; 9       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag[14]                                                                                                                                                                                                     ; 9       ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_rx_lr[0]                                                                                                                                                                 ; 9       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rValid[1]                                                ; 9       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|rValid[1]                                                ; 9       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|counter:pktctr_inst|rCtrValue[0]                                                                           ; 9       ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|alt_cal_channel[3]                                                                                                                                                           ; 9       ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit_quadresetout[1]                                                                                                                                                 ; 9       ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit_quadresetout[0]                                                                                                                                                 ; 9       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[1]~DUPLICATE                                                                                                                                                                ; 8       ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|altsyncram_0hc1:altsyncram4|ram_block7a0~portb_address_reg1FITTER_CREATED_FF                                                                                                           ; 8       ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|altsyncram_0hc1:altsyncram4|ram_block7a0~portb_address_reg0FITTER_CREATED_FF                                                                                                           ; 8       ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|altsyncram_0hc1:altsyncram4|ram_block7a0~porta_address_reg1FITTER_CREATED_FF                                                                                                           ; 8       ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|altsyncram_0hc1:altsyncram4|ram_block7a0~porta_address_reg0FITTER_CREATED_FF                                                                                                           ; 8       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                                                                                            ; 8       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                               ; 8       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                               ; 8       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                                   ; 8       ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|dprio_save[7]~2                                                                                                                                                              ; 8       ;
; riffa_wrapper_de4:riffa|translation_altera:trans|rReadCompletionBoundarySel                                                                                                                                                                                                                                     ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rUsePrevCount                                                                                                                                                                                                ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|ShiftLeft4~0                                                                                                                                                                                                 ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rLen[3]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rLen[2]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rLen[1]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rLen[0]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rLen[4]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rLen[9]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rLen[8]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rLen[5]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rLen[7]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDoneOut[32]~0                                                                                                                                                                                             ; 8       ;
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|dffe6                                                                                                                                                                                  ; 8       ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|pd_0[2]~1                                                                                                                                                                    ; 8       ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|Selector24~1                                                                                                                                                                 ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[16]                                                                                                                                                                                                    ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[15]                                                                                                                                                                                                    ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[14]                                                                                                                                                                                                    ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[13]                                                                                                                                                                                                    ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[12]                                                                                                                                                                                                    ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[11]                                                                                                                                                                                                    ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rDEShifted[3]                                                                                                                                                                                                ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[5]                                                                                                                                                                                                     ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[4]                                                                                                                                                                                                     ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[3]                                                                                                                                                                                                     ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[2]                                                                                                                                                                                                     ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[1]                                                                                                                                                                                                     ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[0]                                                                                                                                                                                                     ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rDEShifted[2]                                                                                                                                                                                                ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rCapState[1]                                                                                                                                                           ; 8       ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[35]~0                                                                                                                                               ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rLen[3]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rLen[2]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rLen[1]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rLen[0]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rLen[4]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rLen[9]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rLen[8]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rLen[6]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rLen[5]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rLen[7]                                                                                                                                                                         ; 8       ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|always1~0                                                                                                                                                                    ; 8       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|shiftreg:data_shiftreg_inst|rDataShift[1][29]                                                                                                                                                                   ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rLen[6]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rLen[7]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rLen[8]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rLen[9]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rLen[6]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rLen[7]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rLen[8]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rLen[9]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rLen[0]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rLen[1]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rLen[2]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rLen[3]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rLen[4]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rLen[5]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rLen[0]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rLen[1]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rLen[2]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rLen[3]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rLen[4]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rLen[5]                                                                                                                                                                         ; 8       ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|alt_cal_channel~4                                                                                                                                                            ; 8       ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|alt_cal_channel~3                                                                                                                                                            ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rErrOut[16]~1                                                                                                                                                                                              ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rErrOut[0]~0                                                                                                                                                                                               ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[6]                                                                                                                                                                   ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rNotRequesting                                                                                                                                                                  ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|Mux54~0                                                                                                                                                                                                                                             ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|demux:field_demux|RD_DATA[14]~5                                                                                                                                                                                                                     ; 8       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[1].data_register_|reg_pipeline:pipeline_inst|_rValid~0                        ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rCapState[1]                                                                                                                                                           ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|demux:field_demux|RD_DATA[2]~1                                                                                                                                                                                                                      ; 8       ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|_~9                                                                                                                                                                                                ; 8       ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_analogreset_in[7]                                                                                                                                                      ; 8       ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_digitalreset_reg0c[2]                                                                                                                                                  ; 8       ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_digitalreset_reg0c[2]                                                                                                                                                  ; 8       ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|fixedclk_to_cmu[0]                                                                                                                                                        ; 8       ;
; m_pcie_if_v2:u_pcie_if|fifo_wr~0                                                                                                                                                                                                                                                                                ; 8       ;
; m_pcie_if_v2:u_pcie_if|ex_state_c.TX_VALID                                                                                                                                                                                                                                                                      ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rReadWords[15]                                                                                                                                                                  ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rWrPtr[0]                                                                                                                                                                    ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rCountValid                                                                                                                                                                                                  ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo|rRdPtrPlus1[0]                                                                                                                                                                                                            ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo|rWrPtrPlus1[0]                                                                                                                                                                                                            ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rWrPtr[0]                                                                                                                                                                    ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rTagFinished                                                                                                                                                                                               ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[0]                                                                                                                                                                          ; 8       ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_pd180[2]                                                                                                                                                                 ; 8       ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_pd180[1]                                                                                                                                                                 ; 8       ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_pd90[2]                                                                                                                                                                  ; 8       ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_pd90[1]                                                                                                                                                                  ; 8       ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_pd0[2]                                                                                                                                                                   ; 8       ;
; ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|cal_pd0[1]                                                                                                                                                                   ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rState.01                                                                                                                                                                                                  ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_monitor_64:monitor|rTxErr                                                                                                                                                                     ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rShift[2]                                                                                                                                                                                                  ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rShift[3]                                                                                                                                                                                                  ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rShift[1]                                                                                                                                                                                                  ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rShift[0]                                                                                                                                                                                                  ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[3]                                                                                                                                                                   ; 8       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|counter:pktctr_inst|rCtrValue[9]                                                                           ; 8       ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cmu_analogfastrefclkout[1]                                                                                                                                                ; 8       ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cmu_analogfastrefclkout[0]                                                                                                                                                ; 8       ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cmu_analogrefclkout[1]                                                                                                                                                    ; 8       ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cmu_analogrefclkout[0]                                                                                                                                                    ; 8       ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cmu_analogrefclkpulse[0]                                                                                                                                                  ; 8       ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|gen2rate                                                                                                                                                                                                      ; 8       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rMainState[0]~DUPLICATE                                                                                                                                                                                            ; 7       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[18]~DUPLICATE                                                                                                                                                          ; 7       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMainState[1]~DUPLICATE                                                                                                                                                         ; 7       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+--------------+------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+----------------------+-----------------+-----------------+---------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                         ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9K blocks ; M144K blocks ; MLAB cells ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Duty Cycle Dependency ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+--------------+------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+----------------------+-----------------+-----------------+---------------------------------------------+
; PCIeGen1x8If64:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|altsyncram_0hc1:altsyncram4|ALTSYNCRAM                                                                                                                                                                              ; AUTO ; Simple Dual Port ; --           ; 4            ; 8            ; 4            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32     ; 4                           ; 8                           ; 4                           ; 8                           ; 32                  ; 0          ; 0            ; 8          ; None ; LAB_X9_Y27_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                       ;                      ;                 ;                 ;                                             ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|altsyncram_cdk1:FIFOram|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 64           ; 256          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 16384  ; 256                         ; 36                          ; 256                         ; 36                          ; 9216                ; 1          ; 0            ; 0          ; None ; M9K_X72_Y55_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; on                    ; Don't care           ; New data        ; New data        ; Yes                                         ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_s2u1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 33           ; 4096         ; 33           ; yes                    ; no                      ; yes                    ; no                      ; 135168 ; 4096                        ; 33                          ; 4096                        ; 33                          ; 135168              ; 0          ; 1            ; 0          ; None ; M144K_X22_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; off                   ; Old data             ; New data        ; New data        ; No - Address Too Wide                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_0mt1:auto_generated|ALTSYNCRAM                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 62           ; 4            ; 62           ; yes                    ; no                      ; yes                    ; yes                     ; 248    ; 4                           ; 62                          ; 4                           ; 62                          ; 248                 ; 2          ; 0            ; 0          ; None ; M9K_X27_Y26_N0, M9K_X27_Y27_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; on                    ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_s2u1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 33           ; 4096         ; 33           ; yes                    ; no                      ; yes                    ; no                      ; 135168 ; 4096                        ; 33                          ; 4096                        ; 33                          ; 135168              ; 0          ; 1            ; 0          ; None ; M144K_X22_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; off                   ; Old data             ; New data        ; New data        ; No - Address Too Wide                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_s2u1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 33           ; 4096         ; 33           ; yes                    ; no                      ; yes                    ; no                      ; 135168 ; 4096                        ; 33                          ; 4096                        ; 33                          ; 135168              ; 0          ; 1            ; 0          ; None ; M144K_X22_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; off                   ; Old data             ; New data        ; New data        ; No - Address Too Wide                       ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qot1:auto_generated|ALTSYNCRAM                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 122          ; 4            ; 122          ; yes                    ; no                      ; yes                    ; yes                     ; 488    ; 4                           ; 122                         ; 4                           ; 122                         ; 488                 ; 4          ; 0            ; 0          ; None ; M9K_X19_Y38_N0, M9K_X19_Y39_N0, M9K_X19_Y37_N0, M9K_X19_Y36_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; on                    ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ALTSYNCRAM                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 64           ; 1024         ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 1024                        ; 64                          ; 1024                        ; 64                          ; 65536               ; 8          ; 0            ; 0          ; None ; M9K_X49_Y64_N0, M9K_X57_Y65_N0, M9K_X57_Y64_N0, M9K_X49_Y65_N0, M9K_X57_Y66_N0, M9K_X49_Y63_N0, M9K_X49_Y66_N0, M9K_X49_Y62_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; on                    ; Old data             ; New data        ; New data        ; No - Address Too Wide                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ALTSYNCRAM                                                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 64           ; 1024         ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 65536  ; 1024                        ; 64                          ; 1024                        ; 64                          ; 65536               ; 8          ; 0            ; 0          ; None ; M9K_X32_Y56_N0, M9K_X27_Y56_N0, M9K_X32_Y59_N0, M9K_X32_Y58_N0, M9K_X32_Y55_N0, M9K_X27_Y55_N0, M9K_X27_Y57_N0, M9K_X27_Y58_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; on                    ; Old data             ; New data        ; New data        ; No - Address Too Wide                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ALTSYNCRAM                                                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 64           ; 1024         ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 65536  ; 1024                        ; 64                          ; 1024                        ; 64                          ; 65536               ; 8          ; 0            ; 0          ; None ; M9K_X42_Y55_N0, M9K_X42_Y59_N0, M9K_X49_Y59_N0, M9K_X49_Y58_N0, M9K_X42_Y58_N0, M9K_X42_Y60_N0, M9K_X42_Y61_N0, M9K_X49_Y55_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; on                    ; Old data             ; New data        ; New data        ; No - Address Too Wide                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ALTSYNCRAM                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 64           ; 512          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 512                         ; 64                          ; 512                         ; 64                          ; 32768               ; 4          ; 0            ; 0          ; None ; M9K_X42_Y40_N0, M9K_X42_Y41_N0, M9K_X42_Y43_N0, M9K_X49_Y42_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; on                    ; Old data             ; New data        ; New data        ; No - Address Too Wide                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_kpq1:auto_generated|ALTSYNCRAM                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 65           ; 8            ; 65           ; yes                    ; no                      ; yes                    ; no                      ; 520    ; 8                           ; 65                          ; 8                           ; 65                          ; 520                 ; 2          ; 0            ; 0          ; None ; M9K_X42_Y42_N0, M9K_X49_Y46_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; on                    ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ALTSYNCRAM                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 64           ; 1024         ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 1024                        ; 64                          ; 1024                        ; 64                          ; 65536               ; 8          ; 0            ; 0          ; None ; M9K_X49_Y56_N0, M9K_X57_Y56_N0, M9K_X57_Y55_N0, M9K_X49_Y57_N0, M9K_X57_Y58_N0, M9K_X57_Y57_N0, M9K_X57_Y54_N0, M9K_X57_Y59_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; on                    ; Old data             ; New data        ; New data        ; No - Address Too Wide                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|altshift_taps:rPackedFlushed_rtl_0|shift_taps_h3v:auto_generated|altsyncram_i0a1:altsyncram5|ALTSYNCRAM                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 5            ; 68           ; 5            ; 68           ; yes                    ; no                      ; yes                    ; yes                     ; 340    ; 5                           ; 68                          ; 5                           ; 68                          ; 340                 ; 2          ; 0            ; 0          ; None ; M9K_X27_Y40_N0, M9K_X27_Y39_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; on                    ; Don't care           ; New data        ; New data        ; Yes                                         ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_73v:auto_generated|altsyncram_sv91:altsyncram4|ALTSYNCRAM                                                                                                           ; AUTO ; Simple Dual Port ; --           ; 3            ; 15           ; 3            ; 15           ; yes                    ; no                      ; yes                    ; no                      ; 45     ; 3                           ; 15                          ; 3                           ; 15                          ; 45                  ; 0          ; 0            ; 15         ; None ; LAB_X33_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;                       ;                      ;                 ;                 ;                                             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ALTSYNCRAM                                                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 64           ; 1024         ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 65536  ; 1024                        ; 64                          ; 1024                        ; 64                          ; 65536               ; 8          ; 0            ; 0          ; None ; M9K_X42_Y52_N0, M9K_X32_Y53_N0, M9K_X32_Y54_N0, M9K_X32_Y57_N0, M9K_X42_Y56_N0, M9K_X42_Y54_N0, M9K_X42_Y53_N0, M9K_X42_Y57_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; on                    ; Old data             ; New data        ; New data        ; No - Address Too Wide                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ALTSYNCRAM                                                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 64           ; 1024         ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 65536  ; 1024                        ; 64                          ; 1024                        ; 64                          ; 65536               ; 8          ; 0            ; 0          ; None ; M9K_X57_Y46_N0, M9K_X57_Y47_N0, M9K_X57_Y45_N0, M9K_X57_Y44_N0, M9K_X49_Y43_N0, M9K_X49_Y44_N0, M9K_X62_Y44_N0, M9K_X49_Y45_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; on                    ; Old data             ; New data        ; New data        ; No - Address Too Wide                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_uvq1:auto_generated|ALTSYNCRAM                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 64           ; 512          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 512                         ; 64                          ; 512                         ; 64                          ; 32768               ; 4          ; 0            ; 0          ; None ; M9K_X49_Y31_N0, M9K_X49_Y30_N0, M9K_X49_Y34_N0, M9K_X49_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; on                    ; Old data             ; New data        ; New data        ; No - Address Too Wide                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_kpq1:auto_generated|ALTSYNCRAM                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 65           ; 8            ; 65           ; yes                    ; no                      ; yes                    ; no                      ; 520    ; 8                           ; 65                          ; 8                           ; 65                          ; 520                 ; 2          ; 0            ; 0          ; None ; M9K_X49_Y33_N0, M9K_X49_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; on                    ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:mapRam|altsyncram:rRAM_rtl_0|altsyncram_8pq1:auto_generated|ALTSYNCRAM                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 6            ; 32           ; 6            ; yes                    ; no                      ; yes                    ; no                      ; 192    ; 32                          ; 6                           ; 32                          ; 6                           ; 192                 ; 1          ; 0            ; 0          ; None ; M9K_X57_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; on                    ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:pktRam|altsyncram:rRAM_rtl_0|altsyncram_2sq1:auto_generated|ALTSYNCRAM                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 12           ; 32           ; 12           ; yes                    ; no                      ; yes                    ; no                      ; 384    ; 32                          ; 12                          ; 32                          ; 12                          ; 384                 ; 1          ; 0            ; 0          ; None ; M9K_X57_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; on                    ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:rams[0].ram|altsyncram:rRAM_rtl_0|altsyncram_i5r1:auto_generated|ALTSYNCRAM                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 8          ; 0            ; 0          ; None ; M9K_X57_Y40_N0, M9K_X57_Y39_N0, M9K_X57_Y36_N0, M9K_X62_Y35_N0, M9K_X57_Y34_N0, M9K_X62_Y39_N0, M9K_X49_Y39_N0, M9K_X62_Y36_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; on                    ; Old data             ; New data        ; New data        ; No - Address Too Wide                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:rams[1].ram|altsyncram:rRAM_rtl_0|altsyncram_i5r1:auto_generated|ALTSYNCRAM                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 8          ; 0            ; 0          ; None ; M9K_X57_Y43_N0, M9K_X57_Y42_N0, M9K_X62_Y37_N0, M9K_X57_Y38_N0, M9K_X49_Y37_N0, M9K_X57_Y37_N0, M9K_X62_Y38_N0, M9K_X49_Y38_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; on                    ; Old data             ; New data        ; New data        ; No - Address Too Wide                       ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|ram_1clk_1w_1r:countRam|altsyncram:rRAM_rtl_0|altsyncram_cpq1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 8            ; 32           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 256    ; 32                          ; 8                           ; 32                          ; 8                           ; 256                 ; 1          ; 0            ; 0          ; None ; M9K_X62_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; on                    ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|ram_1clk_1w_1r:posRam|altsyncram:rRAM_rtl_0|altsyncram_2sq1:auto_generated|ALTSYNCRAM                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 12           ; 32           ; 12           ; yes                    ; no                      ; yes                    ; no                      ; 384    ; 32                          ; 12                          ; 32                          ; 12                          ; 384                 ; 1          ; 0            ; 0          ; None ; M9K_X62_Y34_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; on                    ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|altshift_taps:rData_rtl_0|shift_taps_b3v:auto_generated|altsyncram_40a1:altsyncram4|ALTSYNCRAM                                                                                                                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 3            ; 64           ; 3            ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 192    ; 3                           ; 64                          ; 3                           ; 64                          ; 192                 ; 2          ; 0            ; 0          ; None ; M9K_X49_Y51_N0, M9K_X49_Y50_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; on                    ; Don't care           ; New data        ; New data        ; Yes                                         ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_slt1:auto_generated|ALTSYNCRAM                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 2            ; 32           ; 2            ; yes                    ; no                      ; yes                    ; no                      ; 64     ; 32                          ; 2                           ; 32                          ; 2                           ; 64                  ; 1          ; 0            ; 0          ; None ; M9K_X42_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; on                    ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cf84:auto_generated|ALTSYNCRAM                                                                                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 392          ; 1024         ; 392          ; yes                    ; no                      ; yes                    ; no                      ; 401408 ; 1024                        ; 392                         ; 1024                        ; 392                         ; 401408              ; 44         ; 0            ; 0          ; None ; M9K_X72_Y50_N0, M9K_X57_Y62_N0, M9K_X62_Y64_N0, M9K_X62_Y60_N0, M9K_X62_Y63_N0, M9K_X62_Y58_N0, M9K_X72_Y54_N0, M9K_X72_Y58_N0, M9K_X79_Y62_N0, M9K_X79_Y64_N0, M9K_X72_Y63_N0, M9K_X79_Y60_N0, M9K_X62_Y62_N0, M9K_X62_Y61_N0, M9K_X79_Y57_N0, M9K_X72_Y59_N0, M9K_X62_Y57_N0, M9K_X72_Y56_N0, M9K_X72_Y57_N0, M9K_X72_Y67_N0, M9K_X72_Y61_N0, M9K_X79_Y61_N0, M9K_X72_Y52_N0, M9K_X72_Y51_N0, M9K_X79_Y66_N0, M9K_X62_Y66_N0, M9K_X79_Y63_N0, M9K_X72_Y70_N0, M9K_X62_Y59_N0, M9K_X72_Y62_N0, M9K_X72_Y68_N0, M9K_X62_Y65_N0, M9K_X72_Y66_N0, M9K_X79_Y65_N0, M9K_X72_Y69_N0, M9K_X72_Y65_N0, M9K_X72_Y64_N0, M9K_X62_Y67_N0, M9K_X72_Y60_N0, M9K_X79_Y59_N0, M9K_X79_Y58_N0, M9K_X79_Y55_N0, M9K_X72_Y53_N0, M9K_X79_Y56_N0 ; on                    ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+--------------+------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+----------------------+-----------------+-----------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------------------------+
; Routing Usage Summary                                                    ;
+----------------------------------------------+---------------------------+
; Routing Resource Type                        ; Usage                     ;
+----------------------------------------------+---------------------------+
; Block interconnects                          ; 27,332 / 696,780 ( 4 % )  ;
; C12 interconnects                            ; 1,261 / 25,466 ( 5 % )    ;
; C4 interconnects                             ; 15,268 / 471,240 ( 3 % )  ;
; DIFFIOCLKs                                   ; 0 / 32 ( 0 % )            ;
; DQS I/O configuration shift register outputs ; 0 / 104 ( 0 % )           ;
; DQS bus muxes                                ; 0 / 104 ( 0 % )           ;
; DQS-18 I/O buses                             ; 0 / 16 ( 0 % )            ;
; DQS-4 I/O buses                              ; 0 / 104 ( 0 % )           ;
; DQS-9 I/O buses                              ; 0 / 48 ( 0 % )            ;
; Direct links                                 ; 3,544 / 696,780 ( < 1 % ) ;
; GXB block output buffers                     ; 170 / 8,740 ( 2 % )       ;
; Global clocks                                ; 12 / 16 ( 75 % )          ;
; I/O clock divider clock outputs              ; 0 / 104 ( 0 % )           ;
; I/O configuration shift register outputs     ; 0 / 624 ( 0 % )           ;
; Interquad CMU TXRX PMARX outputs             ; 0 / 12 ( 0 % )            ;
; Interquad CMU TXRX PMATX outputs             ; 0 / 12 ( 0 % )            ;
; Interquad TXRX PCLK controls                 ; 0 / 134 ( 0 % )           ;
; Interquad TXRX PCSRX outputs                 ; 0 / 24 ( 0 % )            ;
; Interquad TXRX PCSTX outputs                 ; 0 / 24 ( 0 % )            ;
; Interquad TXRX PMARX outputs                 ; 0 / 28 ( 0 % )            ;
; Interquad TXRX PMATX outputs                 ; 0 / 28 ( 0 % )            ;
; Interquad TXRX clock feedbacks               ; 0 / 12 ( 0 % )            ;
; Interquad TXRX clocks                        ; 0 / 96 ( 0 % )            ;
; Interquad clock inputs                       ; 2 / 88 ( 2 % )            ;
; Interquad clock outputs                      ; 1 / 12 ( 8 % )            ;
; Interquad clocks                             ; 2 / 48 ( 4 % )            ;
; Interquad global PLL clock inputs            ; 0 / 40 ( 0 % )            ;
; Interquad global PLL clocks                  ; 0 / 12 ( 0 % )            ;
; Interquad global clock MUXs                  ; 0 / 8 ( 0 % )             ;
; Interquad quadrant clock MUXs                ; 0 / 16 ( 0 % )            ;
; Interquad reference clock outputs            ; 0 / 6 ( 0 % )             ;
; Local interconnects                          ; 8,308 / 182,400 ( 5 % )   ;
; NDQS bus muxes                               ; 0 / 104 ( 0 % )           ;
; NDQS-18 I/O buses                            ; 0 / 16 ( 0 % )            ;
; NDQS-9 I/O buses                             ; 0 / 48 ( 0 % )            ;
; PLL_RX_TX_LOAD_ENABLEs                       ; 0 / 8 ( 0 % )             ;
; PLL_RX_TX_SCLOCKs                            ; 0 / 8 ( 0 % )             ;
; Periphery clocks                             ; 0 / 176 ( 0 % )           ;
; Quadrant clocks                              ; 0 / 64 ( 0 % )            ;
; R20 interconnects                            ; 793 / 26,410 ( 3 % )      ;
; R20/C12 interconnect drivers                 ; 1,908 / 45,220 ( 4 % )    ;
; R4 interconnects                             ; 26,138 / 794,580 ( 3 % )  ;
; Spine clocks                                 ; 33 / 416 ( 8 % )          ;
+----------------------------------------------+---------------------------+


+-------------------------------------------------------------------+
; LAB Logic Elements                                                ;
+----------------------------------+--------------------------------+
; Number of ALMs  (Average = 7.67) ; Number of LABs  (Total = 1404) ;
+----------------------------------+--------------------------------+
; 1                                ; 144                            ;
; 2                                ; 96                             ;
; 3                                ; 50                             ;
; 4                                ; 46                             ;
; 5                                ; 35                             ;
; 6                                ; 29                             ;
; 7                                ; 45                             ;
; 8                                ; 42                             ;
; 9                                ; 65                             ;
; 10                               ; 852                            ;
+----------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 2.26) ; Number of LABs  (Total = 1404) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 285                            ;
; 1 Clock                            ; 1193                           ;
; 1 Clock enable                     ; 534                            ;
; 1 Sync. clear                      ; 363                            ;
; 1 Sync. load                       ; 328                            ;
; 2 Async. clears                    ; 2                              ;
; 2 Clock enables                    ; 224                            ;
; 2 Clocks                           ; 186                            ;
; 3 Clock enables                    ; 54                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 18.10) ; Number of LABs  (Total = 1404) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 3                              ;
; 1                                            ; 44                             ;
; 2                                            ; 114                            ;
; 3                                            ; 34                             ;
; 4                                            ; 58                             ;
; 5                                            ; 28                             ;
; 6                                            ; 41                             ;
; 7                                            ; 15                             ;
; 8                                            ; 29                             ;
; 9                                            ; 10                             ;
; 10                                           ; 30                             ;
; 11                                           ; 28                             ;
; 12                                           ; 22                             ;
; 13                                           ; 24                             ;
; 14                                           ; 28                             ;
; 15                                           ; 28                             ;
; 16                                           ; 30                             ;
; 17                                           ; 24                             ;
; 18                                           ; 43                             ;
; 19                                           ; 43                             ;
; 20                                           ; 68                             ;
; 21                                           ; 55                             ;
; 22                                           ; 66                             ;
; 23                                           ; 46                             ;
; 24                                           ; 50                             ;
; 25                                           ; 36                             ;
; 26                                           ; 53                             ;
; 27                                           ; 34                             ;
; 28                                           ; 40                             ;
; 29                                           ; 33                             ;
; 30                                           ; 57                             ;
; 31                                           ; 46                             ;
; 32                                           ; 48                             ;
; 33                                           ; 16                             ;
; 34                                           ; 35                             ;
; 35                                           ; 20                             ;
; 36                                           ; 13                             ;
; 37                                           ; 4                              ;
; 38                                           ; 1                              ;
; 39                                           ; 2                              ;
; 40                                           ; 5                              ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 7.72) ; Number of LABs  (Total = 1404) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 5                              ;
; 1                                               ; 202                            ;
; 2                                               ; 134                            ;
; 3                                               ; 88                             ;
; 4                                               ; 104                            ;
; 5                                               ; 96                             ;
; 6                                               ; 85                             ;
; 7                                               ; 86                             ;
; 8                                               ; 78                             ;
; 9                                               ; 61                             ;
; 10                                              ; 74                             ;
; 11                                              ; 57                             ;
; 12                                              ; 43                             ;
; 13                                              ; 40                             ;
; 14                                              ; 34                             ;
; 15                                              ; 17                             ;
; 16                                              ; 46                             ;
; 17                                              ; 28                             ;
; 18                                              ; 30                             ;
; 19                                              ; 25                             ;
; 20                                              ; 34                             ;
; 21                                              ; 14                             ;
; 22                                              ; 7                              ;
; 23                                              ; 3                              ;
; 24                                              ; 3                              ;
; 25                                              ; 1                              ;
; 26                                              ; 4                              ;
; 27                                              ; 0                              ;
; 28                                              ; 0                              ;
; 29                                              ; 0                              ;
; 30                                              ; 0                              ;
; 31                                              ; 0                              ;
; 32                                              ; 3                              ;
; 33                                              ; 1                              ;
; 34                                              ; 0                              ;
; 35                                              ; 0                              ;
; 36                                              ; 0                              ;
; 37                                              ; 0                              ;
; 38                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 14.89) ; Number of LABs  (Total = 1404) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 2                              ;
; 2                                            ; 91                             ;
; 3                                            ; 72                             ;
; 4                                            ; 90                             ;
; 5                                            ; 65                             ;
; 6                                            ; 82                             ;
; 7                                            ; 67                             ;
; 8                                            ; 63                             ;
; 9                                            ; 49                             ;
; 10                                           ; 47                             ;
; 11                                           ; 36                             ;
; 12                                           ; 31                             ;
; 13                                           ; 35                             ;
; 14                                           ; 38                             ;
; 15                                           ; 30                             ;
; 16                                           ; 37                             ;
; 17                                           ; 54                             ;
; 18                                           ; 28                             ;
; 19                                           ; 38                             ;
; 20                                           ; 42                             ;
; 21                                           ; 35                             ;
; 22                                           ; 33                             ;
; 23                                           ; 33                             ;
; 24                                           ; 37                             ;
; 25                                           ; 28                             ;
; 26                                           ; 19                             ;
; 27                                           ; 29                             ;
; 28                                           ; 12                             ;
; 29                                           ; 13                             ;
; 30                                           ; 12                             ;
; 31                                           ; 24                             ;
; 32                                           ; 17                             ;
; 33                                           ; 20                             ;
; 34                                           ; 16                             ;
; 35                                           ; 8                              ;
; 36                                           ; 11                             ;
; 37                                           ; 7                              ;
; 38                                           ; 8                              ;
; 39                                           ; 7                              ;
; 40                                           ; 3                              ;
; 41                                           ; 3                              ;
; 42                                           ; 9                              ;
; 43                                           ; 7                              ;
; 44                                           ; 6                              ;
; 45                                           ; 6                              ;
; 46                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                           ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
; ----         ; ----      ; Disclaimer                        ; Transceiver block related rules are checked but not reported.                      ; None     ; ----                                                                     ; Transceiver Block      ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules             ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass            ; 32           ; 0            ; 32           ; 0            ; 0            ; 53        ; 32           ; 0            ; 53        ; 53        ; 0            ; 40           ; 0            ; 0            ; 0            ; 0            ; 40           ; 0            ; 0            ; 0            ; 0            ; 40           ; 0            ; 0            ; 0            ; 0            ; 0            ; 43           ;
; Total Unchecked       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable    ; 21           ; 53           ; 21           ; 53           ; 53           ; 0         ; 21           ; 53           ; 0         ; 0         ; 53           ; 13           ; 53           ; 53           ; 53           ; 53           ; 13           ; 53           ; 53           ; 53           ; 53           ; 13           ; 53           ; 53           ; 53           ; 53           ; 53           ; 10           ;
; Total Fail            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; OSC_50_BANK3          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OSC_50_BANK4          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OSC_50_BANK5          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OSC_50_BANK6          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PCIE_TX_OUT[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_TX_OUT[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_TX_OUT[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_TX_OUT[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_TX_OUT[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_TX_OUT[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_TX_OUT[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_TX_OUT[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LED[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LED[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LED[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LED[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LED[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LED[5]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LED[6]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LED[7]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_RESET_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PCIE_RX_IN[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_RX_IN[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_RX_IN[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_RX_IN[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_RX_IN[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_RX_IN[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_RX_IN[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_RX_IN[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; OSC_50_BANK2          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PCIE_REFCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; altera_reserved_tms   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_ntrst ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_TX_OUT[0](n)     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_TX_OUT[1](n)     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_TX_OUT[2](n)     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_TX_OUT[3](n)     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_TX_OUT[4](n)     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_TX_OUT[5](n)     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_TX_OUT[6](n)     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_TX_OUT[7](n)     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_RX_IN[0](n)      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_RX_IN[1](n)      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_RX_IN[2](n)      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_RX_IN[3](n)      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_RX_IN[4](n)      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_RX_IN[5](n)      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_RX_IN[6](n)      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_RX_IN[7](n)      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_REFCLK(n)        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+----------------------------------------------------------------------------------------+
; Fitter Device Options                                                                  ;
+------------------------------------------------------------------+---------------------+
; Option                                                           ; Setting             ;
+------------------------------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                 ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                 ;
; Enable device-wide output enable (DEV_OE)                        ; Off                 ;
; Enable INIT_DONE output                                          ; Off                 ;
; Configuration scheme                                             ; Passive Serial      ;
; Error detection CRC                                              ; Off                 ;
; Enable input tri-state on active configuration pins in user mode ; Off                 ;
; Configuration Voltage Level                                      ; Auto                ;
; Force Configuration Voltage Level                                ; Off                 ;
; Data[7..1]                                                       ; Unreserved          ;
; Data[0]                                                          ; As input tri-stated ;
; Base pin-out file on sameframe device                            ; Off                 ;
+------------------------------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.90 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                           ; Destination Clock(s)                                                                     ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------+
; pcie_inst|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout  ; pcie_inst|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ; 514.6             ;
; altera_reserved_tck                                                                       ; altera_reserved_tck                                                                      ; 202.0             ;
; pcie_inst|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|pllfixedclk ; pcie_inst|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ; 82.9              ;
+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                    ; Destination Register                                                                                                                                                                                                                                                                                                                                              ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[0]                                                                                                                                                                                                ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[0]                                                                                                                                                                                                    ; 2.947             ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_hip[31]                                                                                                                                                                                               ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[31]                                                                                                                                                                                                   ; 2.946             ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[23]                                                                                                                                                                                               ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[23]                                                                                                                                                                                                   ; 2.928             ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[29]                                                                                                                                                                                               ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[29]                                                                                                                                                                                                   ; 2.894             ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[30]                                                                                                                                                                                               ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[30]                                                                                                                                                                                                   ; 2.856             ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[19]                                                                                                                                                                                               ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[19]                                                                                                                                                                                                   ; 2.848             ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[12]                                                                                                                                                                                               ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[12]                                                                                                                                                                                                   ; 2.840             ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[9]                                                                                                                                                                                                ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[9]                                                                                                                                                                                                    ; 2.826             ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[22]                                                                                                                                                                                               ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[22]                                                                                                                                                                                                   ; 2.813             ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[21]                                                                                                                                                                                               ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[21]                                                                                                                                                                                                   ; 2.813             ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[4]                                                                                                                                                                                                ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[4]                                                                                                                                                                                                    ; 2.780             ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[3]                                                                                                                                                                                                ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[3]                                                                                                                                                                                                    ; 2.780             ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_hip[38]                                                                                                                                                                                               ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[38]                                                                                                                                                                                                   ; 2.775             ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_hip[36]                                                                                                                                                                                               ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[36]                                                                                                                                                                                                   ; 2.775             ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_hip[35]                                                                                                                                                                                               ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[35]                                                                                                                                                                                                   ; 2.775             ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_wr_hip                                                                                                                                                                                                ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|ctl_wr_r                                                                                                                                                                                                           ; 2.769             ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[10]                                                                                                                                                                                               ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[10]                                                                                                                                                                                                   ; 2.745             ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[6]                                                                                                                                                                                                ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[6]                                                                                                                                                                                                    ; 2.734             ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_hip[32]                                                                                                                                                                                               ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[32]                                                                                                                                                                                                   ; 2.732             ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_hip[37]                                                                                                                                                                                               ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[37]                                                                                                                                                                                                   ; 2.724             ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[28]                                                                                                                                                                                               ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[28]                                                                                                                                                                                                   ; 2.708             ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_wr_hip                                                                                                                                                                                                ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|sts_wr_r                                                                                                                                                                                                           ; 2.698             ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[11]                                                                                                                                                                                               ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[11]                                                                                                                                                                                                   ; 2.694             ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[1]                                                                                                                                                                                                ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[1]                                                                                                                                                                                                    ; 2.677             ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[2]                                                                                                                                                                                                ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[2]                                                                                                                                                                                                    ; 2.667             ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_hip[39]                                                                                                                                                                                               ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[39]                                                                                                                                                                                                   ; 2.665             ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[8]                                                                                                                                                                                                ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[8]                                                                                                                                                                                                    ; 2.622             ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[7]                                                                                                                                                                                                ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[7]                                                                                                                                                                                                    ; 2.622             ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_hip[40]                                                                                                                                                                                               ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[40]                                                                                                                                                                                                   ; 2.607             ;
; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[5]                                                                                                                                                                                                ; PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[5]                                                                                                                                                                                                    ; 2.601             ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].input_pipeline_inst_|reg_pipeline:pipeline_inst|rData[1][2]  ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_s2u1:auto_generated|ram_block1a1~porta_datain_reg0  ; 0.453             ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].input_pipeline_inst_|reg_pipeline:pipeline_inst|rData[1][5]  ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_s2u1:auto_generated|ram_block1a4~porta_datain_reg0  ; 0.453             ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].input_pipeline_inst_|reg_pipeline:pipeline_inst|rData[1][22] ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_s2u1:auto_generated|ram_block1a21~porta_datain_reg0 ; 0.453             ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].input_pipeline_inst_|reg_pipeline:pipeline_inst|rData[1][31] ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_s2u1:auto_generated|ram_block1a30~porta_datain_reg0 ; 0.453             ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].input_pipeline_inst_|reg_pipeline:pipeline_inst|rData[1][28] ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_s2u1:auto_generated|ram_block1a27~porta_datain_reg0 ; 0.453             ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].input_pipeline_inst_|reg_pipeline:pipeline_inst|rData[1][10] ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_s2u1:auto_generated|ram_block1a9~porta_datain_reg0  ; 0.448             ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].input_pipeline_inst_|reg_pipeline:pipeline_inst|rData[1][27] ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_s2u1:auto_generated|ram_block1a26~porta_datain_reg0 ; 0.448             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[8]                                                                                                                                   ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a50~porta_address_reg0                                                                                                       ; 0.334             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[9]                                                                                                                                   ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a50~porta_address_reg0                                                                                                       ; 0.334             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[2]                                                                                                                               ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_kpq1:auto_generated|ram_block1a64~porta_address_reg0                                                                                                   ; 0.333             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[1]                                                                                                                               ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_kpq1:auto_generated|ram_block1a64~porta_address_reg0                                                                                                   ; 0.333             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_9di:auto_generated|counter_reg_bit[2]                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[20]                                                                                                                          ; 0.332             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_9di:auto_generated|counter_reg_bit[4]                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[20]                                                                                                                          ; 0.315             ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].input_pipeline_inst_|reg_pipeline:pipeline_inst|rData[1][9]  ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_s2u1:auto_generated|ram_block1a8~porta_datain_reg0  ; 0.301             ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].input_pipeline_inst_|reg_pipeline:pipeline_inst|rData[1][21] ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_s2u1:auto_generated|ram_block1a20~porta_datain_reg0 ; 0.283             ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].input_pipeline_inst_|reg_pipeline:pipeline_inst|rData[1][15] ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_s2u1:auto_generated|ram_block1a14~porta_datain_reg0 ; 0.282             ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].input_pipeline_inst_|reg_pipeline:pipeline_inst|rData[1][29] ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_s2u1:auto_generated|ram_block1a28~porta_datain_reg0 ; 0.277             ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].input_pipeline_inst_|reg_pipeline:pipeline_inst|rData[1][20] ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_s2u1:auto_generated|ram_block1a19~porta_datain_reg0 ; 0.276             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                                                                                               ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                                                                                                                                              ; 0.275             ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].input_pipeline_inst_|reg_pipeline:pipeline_inst|rData[1][23] ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_s2u1:auto_generated|ram_block1a22~porta_datain_reg0 ; 0.274             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cf84:auto_generated|ram_block1a269~porta_address_reg0                                                                                                                                      ; 0.262             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cf84:auto_generated|ram_block1a269~porta_address_reg0                                                                                                                                      ; 0.262             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cf84:auto_generated|ram_block1a269~porta_address_reg0                                                                                                                                      ; 0.262             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cf84:auto_generated|ram_block1a188~porta_address_reg0                                                                                                                                      ; 0.262             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cf84:auto_generated|ram_block1a350~porta_address_reg0                                                                                                                                      ; 0.262             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cf84:auto_generated|ram_block1a98~porta_address_reg0                                                                                                                                       ; 0.262             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cf84:auto_generated|ram_block1a269~porta_address_reg0                                                                                                                                      ; 0.262             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cf84:auto_generated|ram_block1a269~porta_address_reg0                                                                                                                                      ; 0.262             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cf84:auto_generated|ram_block1a98~porta_address_reg0                                                                                                                                       ; 0.262             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cf84:auto_generated|ram_block1a269~porta_address_reg0                                                                                                                                      ; 0.262             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[5]                                                                                                                                                                             ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a43~porta_address_reg0                                                                                                                             ; 0.262             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[1]                                                                                                                                                                             ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a50~porta_address_reg0                                                                                                                             ; 0.262             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[0]                                                                                                                                                                             ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a50~porta_address_reg0                                                                                                                             ; 0.262             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[4]                                                                                                                                                                             ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a43~porta_address_reg0                                                                                                                             ; 0.262             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[3]                                                                                                                                                                             ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a50~porta_address_reg0                                                                                                                             ; 0.262             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[8]                                                                                                                                                                             ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a50~porta_address_reg0                                                                                                                             ; 0.262             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[7]                                                                                                                                                                             ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a43~porta_address_reg0                                                                                                                             ; 0.262             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[9]                                                                                                                                                                             ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a50~porta_address_reg0                                                                                                                             ; 0.262             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[6]                                                                                                                                   ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a50~porta_address_reg0                                                                                                       ; 0.262             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[7]                                                                                                                                   ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a50~porta_address_reg0                                                                                                       ; 0.262             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[0]                                                                                                                                   ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a50~porta_address_reg0                                                                                                       ; 0.262             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[1]                                                                                                                                   ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a50~porta_address_reg0                                                                                                       ; 0.262             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[2]                                                                                                                                   ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a50~porta_address_reg0                                                                                                       ; 0.262             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[3]                                                                                                                                   ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a50~porta_address_reg0                                                                                                       ; 0.262             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[4]                                                                                                                                   ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a50~porta_address_reg0                                                                                                       ; 0.262             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[5]                                                                                                                                   ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a50~porta_address_reg0                                                                                                       ; 0.262             ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|cntr_0lb:wr_ptr|counter_reg_bit[5]                                                                                                                                                                    ; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|altsyncram_cdk1:FIFOram|ram_block1a42~porta_address_reg0                                                                                                                                                                                             ; 0.262             ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|cntr_0lb:wr_ptr|counter_reg_bit[3]                                                                                                                                                                    ; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|altsyncram_cdk1:FIFOram|ram_block1a42~porta_address_reg0                                                                                                                                                                                             ; 0.262             ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|cntr_0lb:wr_ptr|counter_reg_bit[1]                                                                                                                                                                    ; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|altsyncram_cdk1:FIFOram|ram_block1a42~porta_address_reg0                                                                                                                                                                                             ; 0.262             ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|cntr_0lb:wr_ptr|counter_reg_bit[0]                                                                                                                                                                    ; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|altsyncram_cdk1:FIFOram|ram_block1a42~porta_address_reg0                                                                                                                                                                                             ; 0.262             ;
; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|cntr_0lb:wr_ptr|counter_reg_bit[7]                                                                                                                                                                    ; m_pcie_if_v2:u_pcie_if|myfifo:u_fifo|scfifo:scfifo_component|scfifo_raa1:auto_generated|a_dpfifo_2ha1:dpfifo|altsyncram_cdk1:FIFOram|ram_block1a42~porta_address_reg0                                                                                                                                                                                             ; 0.262             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[5]                                                                                                                                                                             ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a11~porta_address_reg0                                                                                                                             ; 0.262             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[4]                                                                                                                                                                             ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a11~porta_address_reg0                                                                                                                             ; 0.262             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[3]                                                                                                                                                                             ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a11~porta_address_reg0                                                                                                                             ; 0.262             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[7]                                                                                                                                                                             ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a11~porta_address_reg0                                                                                                                             ; 0.262             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[9]                                                                                                                                                                             ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a11~porta_address_reg0                                                                                                                             ; 0.262             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[5]                                                                                                                                                                             ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a10~porta_address_reg0                                                                                                                             ; 0.262             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[0]                                                                                                                                                                             ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a10~porta_address_reg0                                                                                                                             ; 0.262             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[1]                                                                                                                                                                             ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a50~porta_address_reg0                                                                                                                             ; 0.262             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[3]                                                                                                                                                                             ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a50~porta_address_reg0                                                                                                                             ; 0.262             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[4]                                                                                                                                                                             ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a50~porta_address_reg0                                                                                                                             ; 0.262             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[7]                                                                                                                                                                             ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a50~porta_address_reg0                                                                                                                             ; 0.262             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[8]                                                                                                                                                                             ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a50~porta_address_reg0                                                                                                                             ; 0.262             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[1]                                                                                                                                                                             ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a31~porta_address_reg0                                                                                                                             ; 0.261             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[3]                                                                                                                                                                             ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a31~porta_address_reg0                                                                                                                             ; 0.261             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[4]                                                                                                                                                                             ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a31~porta_address_reg0                                                                                                                             ; 0.261             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[7]                                                                                                                                                                             ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a31~porta_address_reg0                                                                                                                             ; 0.261             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[8]                                                                                                                                                                             ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_c5r1:auto_generated|ram_block1a31~porta_address_reg0                                                                                                                             ; 0.261             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[0]                                                                                                                               ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_kpq1:auto_generated|ram_block1a64~porta_address_reg0                                                                                                   ; 0.261             ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[11]                                                                                                                                                                                                       ; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:rams[1].ram|altsyncram:rRAM_rtl_0|altsyncram_i5r1:auto_generated|ram_block1a11~porta_address_reg0                                                                                                                                                                              ; 0.261             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP4SGX230KF40C2 for design "DE4Gen1x8If64"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4SGX180KF40C2 is compatible
    Info (176445): Device EP4SGX290KF40C2 is compatible
    Info (176445): Device EP4SGX360KF40C2 is compatible
    Info (176445): Device EP4SGX530KH40C2 is compatible
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location W30
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176674): Following 17 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning (176118): Pin "PCIE_TX_OUT[0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "PCIE_TX_OUT[0](n)"
    Warning (176118): Pin "PCIE_TX_OUT[1]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "PCIE_TX_OUT[1](n)"
    Warning (176118): Pin "PCIE_TX_OUT[2]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "PCIE_TX_OUT[2](n)"
    Warning (176118): Pin "PCIE_TX_OUT[3]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "PCIE_TX_OUT[3](n)"
    Warning (176118): Pin "PCIE_TX_OUT[4]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "PCIE_TX_OUT[4](n)"
    Warning (176118): Pin "PCIE_TX_OUT[5]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "PCIE_TX_OUT[5](n)"
    Warning (176118): Pin "PCIE_TX_OUT[6]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "PCIE_TX_OUT[6](n)"
    Warning (176118): Pin "PCIE_TX_OUT[7]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "PCIE_TX_OUT[7](n)"
    Warning (176118): Pin "PCIE_RX_IN[0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "PCIE_RX_IN[0](n)"
    Warning (176118): Pin "PCIE_RX_IN[1]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "PCIE_RX_IN[1](n)"
    Warning (176118): Pin "PCIE_RX_IN[2]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "PCIE_RX_IN[2](n)"
    Warning (176118): Pin "PCIE_RX_IN[3]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "PCIE_RX_IN[3](n)"
    Warning (176118): Pin "PCIE_RX_IN[4]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "PCIE_RX_IN[4](n)"
    Warning (176118): Pin "PCIE_RX_IN[5]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "PCIE_RX_IN[5](n)"
    Warning (176118): Pin "PCIE_RX_IN[6]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "PCIE_RX_IN[6](n)"
    Warning (176118): Pin "PCIE_RX_IN[7]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "PCIE_RX_IN[7](n)"
    Warning (176118): Pin "PCIE_REFCLK" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "PCIE_REFCLK(n)"
Info (167065): Input frequency of fixedclk for the GXB Central Control Unit "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit0" must be 125.0 MHz
Info (167065): Input frequency of fixedclk for the GXB Central Control Unit "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit1" must be 125.0 MHz
Info (15535): Implemented PLL "ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated|pll1" as Left/Right PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated|wire_pll1_clk[1] port
Info (167015): "Calibration block" associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cal_blk0" is preserved
    Info (167018): "Calibration block" associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cal_blk1" is removed by optimization
Info (167012): GXB Quad Optimizer operation is complete
    Info (167013): Successfully optimized the GXB associated with the "GXB Central control unit" "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit0"
        Info (167014): "GXB Receiver channel PCS" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs0" on channel 0
        Info (167014): "GXB Receiver channel PCS" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs1" on channel 1
        Info (167014): "GXB Receiver channel PCS" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs2" on channel 2
        Info (167014): "GXB Receiver channel PCS" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs3" on channel 3
        Info (167014): "GXB Receiver channel PMA" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma0" on channel 0
        Info (167014): "GXB Receiver channel PMA" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma1" on channel 1
        Info (167014): "GXB Receiver channel PMA" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma2" on channel 2
        Info (167014): "GXB Receiver channel PMA" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma3" on channel 3
        Info (167014): "GXB PLL" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll0" on channel 0
        Info (167014): "GXB PLL" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll1" on channel 1
        Info (167014): "GXB PLL" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll2" on channel 2
        Info (167014): "GXB PLL" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll3" on channel 3
        Info (167014): "GXB Transmitter channel PCS" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs0" on channel 0
        Info (167014): "GXB Transmitter channel PCS" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs1" on channel 1
        Info (167014): "GXB Transmitter channel PCS" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs2" on channel 2
        Info (167014): "GXB Transmitter channel PCS" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs3" on channel 3
        Info (167014): "GXB Transmitter channel PMA" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma0" on channel 0
        Info (167014): "GXB Transmitter channel PMA" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma1" on channel 1
        Info (167014): "GXB Transmitter channel PMA" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma2" on channel 2
        Info (167014): "GXB Transmitter channel PMA" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma3" on channel 3
        Info (167015): "GXB Central control unit" associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit0" is preserved
        Info (167016): "GXB PLL" associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_pll0" at logical PLL location 0 is preserved
        Info (167015): "GXB clock divider" associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|central_clk_div0" is preserved
    Info (167013): Successfully optimized the GXB associated with the "GXB Central control unit" "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit1"
        Info (167014): "GXB Receiver channel PCS" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs4" on channel 0
        Info (167014): "GXB Receiver channel PCS" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs5" on channel 1
        Info (167014): "GXB Receiver channel PCS" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs6" on channel 2
        Info (167014): "GXB Receiver channel PCS" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs7" on channel 3
        Info (167014): "GXB Receiver channel PMA" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma4" on channel 0
        Info (167014): "GXB Receiver channel PMA" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma5" on channel 1
        Info (167014): "GXB Receiver channel PMA" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma6" on channel 2
        Info (167014): "GXB Receiver channel PMA" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma7" on channel 3
        Info (167014): "GXB PLL" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll4" on channel 0
        Info (167014): "GXB PLL" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll5" on channel 1
        Info (167014): "GXB PLL" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll6" on channel 2
        Info (167014): "GXB PLL" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll7" on channel 3
        Info (167014): "GXB Transmitter channel PCS" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs4" on channel 0
        Info (167014): "GXB Transmitter channel PCS" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs5" on channel 1
        Info (167014): "GXB Transmitter channel PCS" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs6" on channel 2
        Info (167014): "GXB Transmitter channel PCS" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs7" on channel 3
        Info (167014): "GXB Transmitter channel PMA" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma4" on channel 0
        Info (167014): "GXB Transmitter channel PMA" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma5" on channel 1
        Info (167014): "GXB Transmitter channel PMA" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma6" on channel 2
        Info (167014): "GXB Transmitter channel PMA" is associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma7" on channel 3
        Info (167015): "GXB Central control unit" associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit1" is preserved
        Info (167015): "GXB clock divider" associated with node "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|central_clk_div1" is preserved
Info (167097): Current transceiver placement
    Info (167097): QUAD_SIDE_LEFT
        Info (167097): PCIEHIP_X0_Y3_N134           PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip
        Info (167097): CALIBRATIONBLOCK_X0_Y2_N135  PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cal_blk0
        Info (167097): CALIBRATIONBLOCK_X0_Y89_N135  
        Info (167097): ATX LCTANK_X0_Y25_N135
            Info (167097): CMU_X0_Y25_N137              
            Info (167097): HSSIPLL_X0_Y25_N135          
            Info (167097): CLOCKDIVIDER_X0_Y25_N136     
        Info (167097): Atoms placed to IOBANK_QL0
            Info (167097): CMU_X0_Y10_N139              PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit0
            Info (167097): Regular Channel 0
                Info (167097): PIN_AU38                     PCIE_RX_IN[0]
                Info (167097): RXPMA_X0_Y4_N137             PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma0
                Info (167097): RXPCS_X0_Y4_N139             PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs0
                Info (167097): HSSIPLL_X0_Y4_N135           PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll0
                Info (167097): CLOCKDIVIDER_X0_Y4_N136      
                Info (167097): TXPCS_X0_Y4_N140             PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs0
                Info (167097): TXPMA_X0_Y4_N138             PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma0
                Info (167097): PIN_AT36                     PCIE_TX_OUT[0]
            Info (167097): Regular Channel 1
                Info (167097): PIN_AR38                     PCIE_RX_IN[1]
                Info (167097): RXPMA_X0_Y7_N137             PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma1
                Info (167097): RXPCS_X0_Y7_N139             PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs1
                Info (167097): HSSIPLL_X0_Y7_N135           PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll1
                Info (167097): CLOCKDIVIDER_X0_Y7_N136      
                Info (167097): TXPCS_X0_Y7_N140             PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs1
                Info (167097): TXPMA_X0_Y7_N138             PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma1
                Info (167097): PIN_AP36                     PCIE_TX_OUT[1]
            Info (167097): Central Channel 0
                Info (167097): PIN_AN38                     PCIE_REFCLK
                Info (167097): RXPMA_X0_Y10_N137            
                Info (167097): HSSIPLL_X0_Y10_N135          PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_pll0
                Info (167097): CLOCKDIVIDER_X0_Y10_N136     PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|central_clk_div0
                Info (167097): TXPMA_X0_Y10_N138            
                Info (167097): PIN_AM36                     
            Info (167097): Central Channel 1
                Info (167097): PIN_AL38                     
                Info (167097): RXPMA_X0_Y13_N137            
                Info (167097): HSSIPLL_X0_Y13_N135          
                Info (167097): CLOCKDIVIDER_X0_Y13_N136     
                Info (167097): TXPMA_X0_Y13_N138            
                Info (167097): PIN_AK36                     
            Info (167097): Regular Channel 2
                Info (167097): PIN_AJ38                     PCIE_RX_IN[2]
                Info (167097): RXPMA_X0_Y16_N137            PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma2
                Info (167097): RXPCS_X0_Y16_N139            PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs2
                Info (167097): HSSIPLL_X0_Y16_N135          PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll2
                Info (167097): CLOCKDIVIDER_X0_Y16_N136     
                Info (167097): TXPCS_X0_Y16_N140            PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs2
                Info (167097): TXPMA_X0_Y16_N138            PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma2
                Info (167097): PIN_AH36                     PCIE_TX_OUT[2]
            Info (167097): Regular Channel 3
                Info (167097): PIN_AG38                     PCIE_RX_IN[3]
                Info (167097): RXPMA_X0_Y19_N137            PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma3
                Info (167097): RXPCS_X0_Y19_N139            PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs3
                Info (167097): HSSIPLL_X0_Y19_N135          PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll3
                Info (167097): CLOCKDIVIDER_X0_Y19_N136     
                Info (167097): TXPCS_X0_Y19_N140            PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs3
                Info (167097): TXPMA_X0_Y19_N138            PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma3
                Info (167097): PIN_AF36                     PCIE_TX_OUT[3]
        Info (167097): Atoms placed to IOBANK_QL1
            Info (167097): CMU_X0_Y41_N139              PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit1
            Info (167097): Regular Channel 0
                Info (167097): PIN_AE38                     PCIE_RX_IN[4]
                Info (167097): RXPMA_X0_Y35_N137            PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma4
                Info (167097): RXPCS_X0_Y35_N139            PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs4
                Info (167097): HSSIPLL_X0_Y35_N135          PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll4
                Info (167097): CLOCKDIVIDER_X0_Y35_N136     
                Info (167097): TXPCS_X0_Y35_N140            PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs4
                Info (167097): TXPMA_X0_Y35_N138            PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma4
                Info (167097): PIN_AD36                     PCIE_TX_OUT[4]
            Info (167097): Regular Channel 1
                Info (167097): PIN_AC38                     PCIE_RX_IN[5]
                Info (167097): RXPMA_X0_Y38_N137            PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma5
                Info (167097): RXPCS_X0_Y38_N139            PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs5
                Info (167097): HSSIPLL_X0_Y38_N135          PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll5
                Info (167097): CLOCKDIVIDER_X0_Y38_N136     
                Info (167097): TXPCS_X0_Y38_N140            PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs5
                Info (167097): TXPMA_X0_Y38_N138            PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma5
                Info (167097): PIN_AB36                     PCIE_TX_OUT[5]
            Info (167097): Central Channel 0
                Info (167097): PIN_AA38                     
                Info (167097): RXPMA_X0_Y41_N137            
                Info (167097): HSSIPLL_X0_Y41_N135          
                Info (167097): CLOCKDIVIDER_X0_Y41_N136     PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|central_clk_div1
                Info (167097): TXPMA_X0_Y41_N138            
                Info (167097): PIN_Y36                      
            Info (167097): Central Channel 1
                Info (167097): PIN_W38                      
                Info (167097): RXPMA_X0_Y44_N137            
                Info (167097): HSSIPLL_X0_Y44_N135          
                Info (167097): CLOCKDIVIDER_X0_Y44_N136     
                Info (167097): TXPMA_X0_Y44_N138            
                Info (167097): PIN_V36                      
            Info (167097): Regular Channel 2
                Info (167097): PIN_U38                      PCIE_RX_IN[6]
                Info (167097): RXPMA_X0_Y47_N137            PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma6
                Info (167097): RXPCS_X0_Y47_N139            PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs6
                Info (167097): HSSIPLL_X0_Y47_N135          PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll6
                Info (167097): CLOCKDIVIDER_X0_Y47_N136     
                Info (167097): TXPCS_X0_Y47_N140            PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs6
                Info (167097): TXPMA_X0_Y47_N138            PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma6
                Info (167097): PIN_T36                      PCIE_TX_OUT[6]
            Info (167097): Regular Channel 3
                Info (167097): PIN_R38                      PCIE_RX_IN[7]
                Info (167097): RXPMA_X0_Y50_N137            PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma7
                Info (167097): RXPCS_X0_Y50_N139            PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs7
                Info (167097): HSSIPLL_X0_Y50_N135          PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll7
                Info (167097): CLOCKDIVIDER_X0_Y50_N136     
                Info (167097): TXPCS_X0_Y50_N140            PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs7
                Info (167097): TXPMA_X0_Y50_N138            PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma7
                Info (167097): PIN_P36                      PCIE_TX_OUT[7]
        Info (167097): Atoms placed to IOBANK_QL2
            Info (167097): CMU_X0_Y69_N139              
            Info (167097): Regular Channel 0
                Info (167097): PIN_N38                      
                Info (167097): RXPMA_X0_Y63_N137            
                Info (167097): RXPCS_X0_Y63_N139            
                Info (167097): HSSIPLL_X0_Y63_N135          
                Info (167097): CLOCKDIVIDER_X0_Y63_N136     
                Info (167097): TXPCS_X0_Y63_N140            
                Info (167097): TXPMA_X0_Y63_N138            
                Info (167097): PIN_M36                      
            Info (167097): Regular Channel 1
                Info (167097): PIN_L38                      
                Info (167097): RXPMA_X0_Y66_N137            
                Info (167097): RXPCS_X0_Y66_N139            
                Info (167097): HSSIPLL_X0_Y66_N135          
                Info (167097): CLOCKDIVIDER_X0_Y66_N136     
                Info (167097): TXPCS_X0_Y66_N140            
                Info (167097): TXPMA_X0_Y66_N138            
                Info (167097): PIN_K36                      
            Info (167097): Central Channel 0
                Info (167097): PIN_J38                      
                Info (167097): RXPMA_X0_Y69_N137            
                Info (167097): HSSIPLL_X0_Y69_N135          
                Info (167097): CLOCKDIVIDER_X0_Y69_N136     
                Info (167097): TXPMA_X0_Y69_N138            
                Info (167097): PIN_H36                      
            Info (167097): Central Channel 1
                Info (167097): PIN_G38                      
                Info (167097): RXPMA_X0_Y72_N137            
                Info (167097): HSSIPLL_X0_Y72_N135          
                Info (167097): CLOCKDIVIDER_X0_Y72_N136     
                Info (167097): TXPMA_X0_Y72_N138            
                Info (167097): PIN_F36                      
            Info (167097): Regular Channel 2
                Info (167097): PIN_E38                      
                Info (167097): RXPMA_X0_Y75_N137            
                Info (167097): RXPCS_X0_Y75_N139            
                Info (167097): HSSIPLL_X0_Y75_N135          
                Info (167097): CLOCKDIVIDER_X0_Y75_N136     
                Info (167097): TXPCS_X0_Y75_N140            
                Info (167097): TXPMA_X0_Y75_N138            
                Info (167097): PIN_D36                      
            Info (167097): Regular Channel 3
                Info (167097): PIN_C38                      
                Info (167097): RXPMA_X0_Y78_N137            
                Info (167097): RXPCS_X0_Y78_N139            
                Info (167097): HSSIPLL_X0_Y78_N135          
                Info (167097): CLOCKDIVIDER_X0_Y78_N136     
                Info (167097): TXPCS_X0_Y78_N140            
                Info (167097): TXPMA_X0_Y78_N138            
                Info (167097): PIN_B36                      
    Info (167097): QUAD_SIDE_RIGHT
        Info (167097): PCIEHIP_X119_Y3_N134         
        Info (167097): CALIBRATIONBLOCK_X119_Y2_N135  
        Info (167097): CALIBRATIONBLOCK_X119_Y89_N135  
        Info (167097): ATX LCTANK_X119_Y25_N135
            Info (167097): CMU_X119_Y25_N137            
            Info (167097): HSSIPLL_X119_Y25_N135        
            Info (167097): CLOCKDIVIDER_X119_Y25_N136   
        Info (167097): Atoms placed to IOBANK_QR0
            Info (167097): CMU_X119_Y10_N139            
            Info (167097): Regular Channel 0
                Info (167097): PIN_AU2                      
                Info (167097): RXPMA_X119_Y4_N137           
                Info (167097): RXPCS_X119_Y4_N139           
                Info (167097): HSSIPLL_X119_Y4_N135         
                Info (167097): CLOCKDIVIDER_X119_Y4_N136    
                Info (167097): TXPCS_X119_Y4_N140           
                Info (167097): TXPMA_X119_Y4_N138           
                Info (167097): PIN_AT4                      
            Info (167097): Regular Channel 1
                Info (167097): PIN_AR2                      
                Info (167097): RXPMA_X119_Y7_N137           
                Info (167097): RXPCS_X119_Y7_N139           
                Info (167097): HSSIPLL_X119_Y7_N135         
                Info (167097): CLOCKDIVIDER_X119_Y7_N136    
                Info (167097): TXPCS_X119_Y7_N140           
                Info (167097): TXPMA_X119_Y7_N138           
                Info (167097): PIN_AP4                      
            Info (167097): Central Channel 0
                Info (167097): PIN_AN2                      
                Info (167097): RXPMA_X119_Y10_N137          
                Info (167097): HSSIPLL_X119_Y10_N135        
                Info (167097): CLOCKDIVIDER_X119_Y10_N136   
                Info (167097): TXPMA_X119_Y10_N138          
                Info (167097): PIN_AM4                      
            Info (167097): Central Channel 1
                Info (167097): PIN_AL2                      
                Info (167097): RXPMA_X119_Y13_N137          
                Info (167097): HSSIPLL_X119_Y13_N135        
                Info (167097): CLOCKDIVIDER_X119_Y13_N136   
                Info (167097): TXPMA_X119_Y13_N138          
                Info (167097): PIN_AK4                      
            Info (167097): Regular Channel 2
                Info (167097): PIN_AJ2                      
                Info (167097): RXPMA_X119_Y16_N137          
                Info (167097): RXPCS_X119_Y16_N139          
                Info (167097): HSSIPLL_X119_Y16_N135        
                Info (167097): CLOCKDIVIDER_X119_Y16_N136   
                Info (167097): TXPCS_X119_Y16_N140          
                Info (167097): TXPMA_X119_Y16_N138          
                Info (167097): PIN_AH4                      
            Info (167097): Regular Channel 3
                Info (167097): PIN_AG2                      
                Info (167097): RXPMA_X119_Y19_N137          
                Info (167097): RXPCS_X119_Y19_N139          
                Info (167097): HSSIPLL_X119_Y19_N135        
                Info (167097): CLOCKDIVIDER_X119_Y19_N136   
                Info (167097): TXPCS_X119_Y19_N140          
                Info (167097): TXPMA_X119_Y19_N138          
                Info (167097): PIN_AF4                      
        Info (167097): Atoms placed to IOBANK_QR1
            Info (167097): CMU_X119_Y41_N139            
            Info (167097): Regular Channel 0
                Info (167097): PIN_AE2                      
                Info (167097): RXPMA_X119_Y35_N137          
                Info (167097): RXPCS_X119_Y35_N139          
                Info (167097): HSSIPLL_X119_Y35_N135        
                Info (167097): CLOCKDIVIDER_X119_Y35_N136   
                Info (167097): TXPCS_X119_Y35_N140          
                Info (167097): TXPMA_X119_Y35_N138          
                Info (167097): PIN_AD4                      
            Info (167097): Regular Channel 1
                Info (167097): PIN_AC2                      
                Info (167097): RXPMA_X119_Y38_N137          
                Info (167097): RXPCS_X119_Y38_N139          
                Info (167097): HSSIPLL_X119_Y38_N135        
                Info (167097): CLOCKDIVIDER_X119_Y38_N136   
                Info (167097): TXPCS_X119_Y38_N140          
                Info (167097): TXPMA_X119_Y38_N138          
                Info (167097): PIN_AB4                      
            Info (167097): Central Channel 0
                Info (167097): PIN_AA2                      
                Info (167097): RXPMA_X119_Y41_N137          
                Info (167097): HSSIPLL_X119_Y41_N135        
                Info (167097): CLOCKDIVIDER_X119_Y41_N136   
                Info (167097): TXPMA_X119_Y41_N138          
                Info (167097): PIN_Y4                       
            Info (167097): Central Channel 1
                Info (167097): PIN_W2                       
                Info (167097): RXPMA_X119_Y44_N137          
                Info (167097): HSSIPLL_X119_Y44_N135        
                Info (167097): CLOCKDIVIDER_X119_Y44_N136   
                Info (167097): TXPMA_X119_Y44_N138          
                Info (167097): PIN_V4                       
            Info (167097): Regular Channel 2
                Info (167097): PIN_U2                       
                Info (167097): RXPMA_X119_Y47_N137          
                Info (167097): RXPCS_X119_Y47_N139          
                Info (167097): HSSIPLL_X119_Y47_N135        
                Info (167097): CLOCKDIVIDER_X119_Y47_N136   
                Info (167097): TXPCS_X119_Y47_N140          
                Info (167097): TXPMA_X119_Y47_N138          
                Info (167097): PIN_T4                       
            Info (167097): Regular Channel 3
                Info (167097): PIN_R2                       
                Info (167097): RXPMA_X119_Y50_N137          
                Info (167097): RXPCS_X119_Y50_N139          
                Info (167097): HSSIPLL_X119_Y50_N135        
                Info (167097): CLOCKDIVIDER_X119_Y50_N136   
                Info (167097): TXPCS_X119_Y50_N140          
                Info (167097): TXPMA_X119_Y50_N138          
                Info (167097): PIN_P4                       
        Info (167097): Atoms placed to IOBANK_QR2
            Info (167097): CMU_X119_Y69_N139            
            Info (167097): Regular Channel 0
                Info (167097): PIN_N2                       
                Info (167097): RXPMA_X119_Y63_N137          
                Info (167097): RXPCS_X119_Y63_N139          
                Info (167097): HSSIPLL_X119_Y63_N135        
                Info (167097): CLOCKDIVIDER_X119_Y63_N136   
                Info (167097): TXPCS_X119_Y63_N140          
                Info (167097): TXPMA_X119_Y63_N138          
                Info (167097): PIN_M4                       
            Info (167097): Regular Channel 1
                Info (167097): PIN_L2                       
                Info (167097): RXPMA_X119_Y66_N137          
                Info (167097): RXPCS_X119_Y66_N139          
                Info (167097): HSSIPLL_X119_Y66_N135        
                Info (167097): CLOCKDIVIDER_X119_Y66_N136   
                Info (167097): TXPCS_X119_Y66_N140          
                Info (167097): TXPMA_X119_Y66_N138          
                Info (167097): PIN_K4                       
            Info (167097): Central Channel 0
                Info (167097): PIN_J2                       
                Info (167097): RXPMA_X119_Y69_N137          
                Info (167097): HSSIPLL_X119_Y69_N135        
                Info (167097): CLOCKDIVIDER_X119_Y69_N136   
                Info (167097): TXPMA_X119_Y69_N138          
                Info (167097): PIN_H4                       
            Info (167097): Central Channel 1
                Info (167097): PIN_G2                       
                Info (167097): RXPMA_X119_Y72_N137          
                Info (167097): HSSIPLL_X119_Y72_N135        
                Info (167097): CLOCKDIVIDER_X119_Y72_N136   
                Info (167097): TXPMA_X119_Y72_N138          
                Info (167097): PIN_F4                       
            Info (167097): Regular Channel 2
                Info (167097): PIN_E2                       
                Info (167097): RXPMA_X119_Y75_N137          
                Info (167097): RXPCS_X119_Y75_N139          
                Info (167097): HSSIPLL_X119_Y75_N135        
                Info (167097): CLOCKDIVIDER_X119_Y75_N136   
                Info (167097): TXPCS_X119_Y75_N140          
                Info (167097): TXPMA_X119_Y75_N138          
                Info (167097): PIN_D4                       
            Info (167097): Regular Channel 3
                Info (167097): PIN_C2                       
                Info (167097): RXPMA_X119_Y78_N137          
                Info (167097): RXPCS_X119_Y78_N139          
                Info (167097): HSSIPLL_X119_Y78_N135        
                Info (167097): CLOCKDIVIDER_X119_Y78_N136   
                Info (167097): TXPCS_X119_Y78_N140          
                Info (167097): TXPMA_X119_Y78_N138          
                Info (167097): PIN_B4                       
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_cal
        Info (332166): set_false_path -from [get_cells -compatibility_mode *|alt_cal_channel[*]] 
        Info (332166): set_false_path -from [get_cells -compatibility_mode *|alt_cal_busy] 
    Info (332165): Entity alt_cal_edge_detect
        Info (332166): create_clock -name alt_cal_edge_detect_ff0_clk -period 20 [get_pins -compatibility_mode *|*pd*_det|alt_edge_det_ff0|clk]
        Info (332166): create_clock -name alt_cal_edge_detect_ff0q_clk -period 20 [get_pins -compatibility_mode *|*pd*_det|alt_edge_det_ff0|q]
        Info (332166): create_clock -name alt_cal_edge_detect_ff1_clk -period 20 [get_pins -compatibility_mode *|*pd*_det|alt_edge_det_ff1|clk]
        Info (332166): create_clock -name alt_cal_edge_detect_ff1q_clk -period 20 [get_pins -compatibility_mode *|*pd*_det|alt_edge_det_ff1|q]
        Info (332166): set_clock_groups -asynchronous -group [get_clocks {alt_cal_edge_detect_ff0_clk}]
        Info (332166): set_clock_groups -asynchronous -group [get_clocks {alt_cal_edge_detect_ff0q_clk}]
        Info (332166): set_clock_groups -asynchronous -group [get_clocks {alt_cal_edge_detect_ff1_clk}]
        Info (332166): set_clock_groups -asynchronous -group [get_clocks {alt_cal_edge_detect_ff1q_clk}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: '../constr/DE4Gen1x8If64.sdc'
Warning (332174): Ignored filter at DE4Gen1x8If64.sdc(56): *|altpll_component|auto_generated|wire_pll1_clk[2] could not be matched with a net
Critical Warning (332049): Ignored create_generated_clock at DE4Gen1x8If64.sdc(56): Argument <targets> is an empty collection
    Info (332050): create_generated_clock -name clk250 -multiply_by 5 -source [get_ports {OSC_50_BANK2}] [get_nets {*|altpll_component|auto_generated|wire_pll1_clk[2]}]
Info (332099):  You called derive_pll_clocks. User-defined clock found on pll: ALTPLL50I50O125O250O_inst|altpll_component|auto_generated|pll1|clk[0]. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info (332099):  You called derive_pll_clocks. User-defined clock found on pll: ALTPLL50I50O125O250O_inst|altpll_component|auto_generated|pll1|clk[1]. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 0.800 -name {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_pll0|clk[0]} {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_pll0|clk[0]}
    Info (332110): create_generated_clock -source {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_pll0|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|central_clk_div0|analogrefclkpulse} {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|central_clk_div0|analogrefclkpulse}
    Info (332110): create_generated_clock -source {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_pll0|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|central_clk_div0|refclkout} {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|central_clk_div0|refclkout}
    Info (332110): create_generated_clock -source {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_pll0|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|central_clk_div0|coreclkout} {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|central_clk_div0|coreclkout}
    Info (332110): create_generated_clock -source {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_pll0|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|central_clk_div0|rateswitchbaseclock} {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|central_clk_div0|rateswitchbaseclock}
    Info (332110): create_generated_clock -source {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_pll0|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|central_clk_div0|analogrefclkout[0]} {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|central_clk_div0|analogrefclkout[0]}
    Info (332110): create_generated_clock -source {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_pll0|clk[0]} -duty_cycle 50.00 -name {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|central_clk_div0|analogfastrefclkout[0]} {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|central_clk_div0|analogfastrefclkout[0]}
    Info (332110): create_generated_clock -source {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|central_clk_div0|rateswitchbaseclock} -duty_cycle 50.00 -name {pcie_inst|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|pllfixedclk} {pcie_inst|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|pllfixedclk}
    Info (332110): create_generated_clock -source {pcie_inst|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|pllfixedclk} -duty_cycle 50.00 -name {pcie_inst|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout} {pcie_inst|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}
    Info (332110): create_clock -period 0.800 -name {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll4|clk[0]} {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll4|clk[0]}
    Info (332110): create_clock -period 0.800 -name {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll3|clk[0]} {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll3|clk[0]}
    Info (332110): create_clock -period 0.800 -name {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll2|clk[0]} {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll2|clk[0]}
    Info (332110): create_clock -period 0.800 -name {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll1|clk[0]} {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll1|clk[0]}
    Info (332110): create_clock -period 0.800 -name {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll0|clk[0]} {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll0|clk[0]}
    Info (332110): create_clock -period 0.800 -name {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll7|clk[0]} {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll7|clk[0]}
    Info (332110): create_clock -period 0.800 -name {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll6|clk[0]} {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll6|clk[0]}
    Info (332110): create_clock -period 0.800 -name {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll5|clk[0]} {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll5|clk[0]}
    Info (332110): create_generated_clock -source {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll7|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma7|deserclock[0]} {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma7|deserclock[0]}
    Info (332110): create_generated_clock -source {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll6|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma6|deserclock[0]} {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma6|deserclock[0]}
    Info (332110): create_generated_clock -source {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll5|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma5|deserclock[0]} {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma5|deserclock[0]}
    Info (332110): create_generated_clock -source {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll4|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma4|deserclock[0]} {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma4|deserclock[0]}
    Info (332110): create_generated_clock -source {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll3|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma3|deserclock[0]} {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma3|deserclock[0]}
    Info (332110): create_generated_clock -source {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll2|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma2|deserclock[0]} {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma2|deserclock[0]}
    Info (332110): create_generated_clock -source {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll1|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma1|deserclock[0]} {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma1|deserclock[0]}
    Info (332110): create_generated_clock -source {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll0|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma0|deserclock[0]} {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma0|deserclock[0]}
    Info (332110): create_generated_clock -source {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|central_clk_div0|refclkout} -duty_cycle 50.00 -name {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|central_clk_div1|refclkout} {pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|central_clk_div1|refclkout}
    Info (332110): create_generated_clock -source {PCIE_REFCLK~input|o} -duty_cycle 50.00 -name {PCIE_REFCLK~input~INSERTED_REFCLK_DIVIDER|clkout} {PCIE_REFCLK~input~INSERTED_REFCLK_DIVIDER|clkout}
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs0~OBSERVABLEQUADRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs0~OBSERVABLEQUADRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit0~OBSERVABLEDPRIORESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit0~OBSERVABLEDPRIORESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit0~OBSERVABLEDPRIOLOAD }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit0~OBSERVABLEDPRIOLOAD }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit0~OBSERVABLEDPRIODISABLE }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit0~OBSERVABLEDPRIODISABLE }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit0~OBSERVABLERXDIGITALRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit0~OBSERVABLERXDIGITALRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit0~OBSERVABLETXDIGITALRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit0~OBSERVABLETXDIGITALRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit0~OBSERVABLERXANALOGRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit0~OBSERVABLERXANALOGRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma7~OBSERVABLE_LOCK_TO_REF }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma7~OBSERVABLE_LOCK_TO_REF }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs7~OBSERVABLEQUADRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs7~OBSERVABLEQUADRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs7~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs7~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit1~OBSERVABLEDPRIORESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit1~OBSERVABLEDPRIORESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit1~OBSERVABLEDPRIOLOAD }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit1~OBSERVABLEDPRIOLOAD }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit1~OBSERVABLEDPRIODISABLE }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit1~OBSERVABLEDPRIODISABLE }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit1~OBSERVABLERXDIGITALRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit1~OBSERVABLERXDIGITALRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit1~OBSERVABLETXDIGITALRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit1~OBSERVABLETXDIGITALRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit1~OBSERVABLERXANALOGRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit1~OBSERVABLERXANALOGRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs5~OBSERVABLEQUADRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs5~OBSERVABLEQUADRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs5~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs5~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs4~OBSERVABLEQUADRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs4~OBSERVABLEQUADRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs4~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs4~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs3~OBSERVABLEQUADRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs3~OBSERVABLEQUADRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs3~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs3~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs2~OBSERVABLEQUADRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs2~OBSERVABLEQUADRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs2~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs2~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs1~OBSERVABLEQUADRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs1~OBSERVABLEQUADRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs1~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs1~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs6~OBSERVABLEQUADRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs6~OBSERVABLEQUADRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs6~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pcs6~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma6~OBSERVABLE_LOCK_TO_REF }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma6~OBSERVABLE_LOCK_TO_REF }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma5~OBSERVABLE_LOCK_TO_REF }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma5~OBSERVABLE_LOCK_TO_REF }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma4~OBSERVABLE_LOCK_TO_REF }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma4~OBSERVABLE_LOCK_TO_REF }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma3~OBSERVABLE_LOCK_TO_REF }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma3~OBSERVABLE_LOCK_TO_REF }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma2~OBSERVABLE_LOCK_TO_REF }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma2~OBSERVABLE_LOCK_TO_REF }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma1~OBSERVABLE_LOCK_TO_REF }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma1~OBSERVABLE_LOCK_TO_REF }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma0~OBSERVABLE_LOCK_TO_REF }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma0~OBSERVABLE_LOCK_TO_REF }] 0.000
    Info (332110): set_max_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_rxdetectvalidout[0] }] 20.000
    Info (332110): set_min_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_rxdetectvalidout[0] }] 0.000
    Info (332110): set_max_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_pcs_rxfound_wire[0] }] 20.000
    Info (332110): set_min_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_pcs_rxfound_wire[0] }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma0~OBSERVABLE_FORCE_ELEC_IDLE }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma0~OBSERVABLE_FORCE_ELEC_IDLE }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma0~OBSERVABLE_TX_DET_RX }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma0~OBSERVABLE_TX_DET_RX }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs0~OBSERVABLEQUADRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs0~OBSERVABLEQUADRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info (332110): set_max_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_rxdetectvalidout[1] }] 20.000
    Info (332110): set_min_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_rxdetectvalidout[1] }] 0.000
    Info (332110): set_max_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_pcs_rxfound_wire[2] }] 20.000
    Info (332110): set_min_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_pcs_rxfound_wire[2] }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma1~OBSERVABLE_FORCE_ELEC_IDLE }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma1~OBSERVABLE_FORCE_ELEC_IDLE }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma1~OBSERVABLE_TX_DET_RX }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma1~OBSERVABLE_TX_DET_RX }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs1~OBSERVABLEQUADRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs1~OBSERVABLEQUADRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs1~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs1~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info (332110): set_max_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_rxdetectvalidout[2] }] 20.000
    Info (332110): set_min_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_rxdetectvalidout[2] }] 0.000
    Info (332110): set_max_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_pcs_rxfound_wire[4] }] 20.000
    Info (332110): set_min_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_pcs_rxfound_wire[4] }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma2~OBSERVABLE_FORCE_ELEC_IDLE }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma2~OBSERVABLE_FORCE_ELEC_IDLE }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma2~OBSERVABLE_TX_DET_RX }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma2~OBSERVABLE_TX_DET_RX }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs2~OBSERVABLEQUADRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs2~OBSERVABLEQUADRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs2~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs2~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info (332110): set_max_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_rxdetectvalidout[3] }] 20.000
    Info (332110): set_min_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_rxdetectvalidout[3] }] 0.000
    Info (332110): set_max_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_pcs_rxfound_wire[6] }] 20.000
    Info (332110): set_min_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_pcs_rxfound_wire[6] }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma3~OBSERVABLE_FORCE_ELEC_IDLE }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma3~OBSERVABLE_FORCE_ELEC_IDLE }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma3~OBSERVABLE_TX_DET_RX }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma3~OBSERVABLE_TX_DET_RX }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs3~OBSERVABLEQUADRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs3~OBSERVABLEQUADRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs3~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs3~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info (332110): set_max_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_rxdetectvalidout[4] }] 20.000
    Info (332110): set_min_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_rxdetectvalidout[4] }] 0.000
    Info (332110): set_max_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_pcs_rxfound_wire[8] }] 20.000
    Info (332110): set_min_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_pcs_rxfound_wire[8] }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma4~OBSERVABLE_FORCE_ELEC_IDLE }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma4~OBSERVABLE_FORCE_ELEC_IDLE }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma4~OBSERVABLE_TX_DET_RX }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma4~OBSERVABLE_TX_DET_RX }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs4~OBSERVABLEQUADRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs4~OBSERVABLEQUADRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs4~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs4~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info (332110): set_max_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_rxdetectvalidout[5] }] 20.000
    Info (332110): set_min_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_rxdetectvalidout[5] }] 0.000
    Info (332110): set_max_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_pcs_rxfound_wire[10] }] 20.000
    Info (332110): set_min_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_pcs_rxfound_wire[10] }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma5~OBSERVABLE_FORCE_ELEC_IDLE }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma5~OBSERVABLE_FORCE_ELEC_IDLE }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma5~OBSERVABLE_TX_DET_RX }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma5~OBSERVABLE_TX_DET_RX }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs5~OBSERVABLEQUADRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs5~OBSERVABLEQUADRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs5~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs5~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info (332110): set_max_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_rxdetectvalidout[6] }] 20.000
    Info (332110): set_min_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_rxdetectvalidout[6] }] 0.000
    Info (332110): set_max_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_pcs_rxfound_wire[12] }] 20.000
    Info (332110): set_min_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_pcs_rxfound_wire[12] }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma6~OBSERVABLE_FORCE_ELEC_IDLE }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma6~OBSERVABLE_FORCE_ELEC_IDLE }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma6~OBSERVABLE_TX_DET_RX }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma6~OBSERVABLE_TX_DET_RX }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs6~OBSERVABLEQUADRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs6~OBSERVABLEQUADRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs6~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs6~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info (332110): set_max_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_rxdetectvalidout[7] }] 20.000
    Info (332110): set_min_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_rxdetectvalidout[7] }] 0.000
    Info (332110): set_max_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_pcs_rxfound_wire[14] }] 20.000
    Info (332110): set_min_delay -from [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_pcs_rxfound_wire[14] }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma7~OBSERVABLE_FORCE_ELEC_IDLE }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma7~OBSERVABLE_FORCE_ELEC_IDLE }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma7~OBSERVABLE_TX_DET_RX }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pma7~OBSERVABLE_TX_DET_RX }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs7~OBSERVABLEQUADRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs7~OBSERVABLEQUADRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs7~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|transmit_pcs7~OBSERVABLE_DIGITAL_RESET }] 0.000
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at DE4Gen1x8If64.sdc(62): refclk*clkout could not be matched with a clock
Info (332104): Reading SDC File: '../ip/PCIeGen1x8If64.sdc'
Warning (332174): Ignored filter at PCIeGen1x8If64.sdc(3): refclk could not be matched with a port or pin or register or keeper or net
Warning (332049): Ignored create_clock at PCIeGen1x8If64.sdc(3): Argument <targets> is not an object ID
    Info (332050): create_clock -period "100 MHz" -name {refclk} {refclk}
Warning (332174): Ignored filter at PCIeGen1x8If64.sdc(4): fixedclk_serdes could not be matched with a port or pin or register or keeper or net
Warning (332049): Ignored create_clock at PCIeGen1x8If64.sdc(4): Argument <targets> is not an object ID
    Info (332050): create_clock -period "100 MHz" -name {fixedclk_serdes} {fixedclk_serdes}
Warning (332174): Ignored filter at PCIeGen1x8If64.sdc(6): *hssi_pcie_hip|testin[*] could not be matched with a pin
Warning (332049): Ignored set_false_path at PCIeGen1x8If64.sdc(6): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_pins -hierarchical {*hssi_pcie_hip|testin[*]} ]
Warning (332174): Ignored filter at PCIeGen1x8If64.sdc(17): *|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_wr could not be matched with a keeper
Warning (332049): Ignored set_multicycle_path at PCIeGen1x8If64.sdc(17): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -end -setup -from [get_keepers {*|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_wr}] 2
Warning (332049): Ignored set_multicycle_path at PCIeGen1x8If64.sdc(18): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -end -hold  -from [get_keepers {*|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_wr}] 1
Warning (332174): Ignored filter at PCIeGen1x8If64.sdc(19): *|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[*] could not be matched with a keeper
Warning (332049): Ignored set_multicycle_path at PCIeGen1x8If64.sdc(19): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -end -setup -from [get_keepers {*|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[*]}] 3
Warning (332049): Ignored set_multicycle_path at PCIeGen1x8If64.sdc(20): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -end -hold  -from [get_keepers {*|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[*]}] 2
Warning (332174): Ignored filter at PCIeGen1x8If64.sdc(22): *|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_wr could not be matched with a keeper
Warning (332049): Ignored set_multicycle_path at PCIeGen1x8If64.sdc(22): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -end -setup -from [get_keepers {*|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_wr}] 2
Warning (332049): Ignored set_multicycle_path at PCIeGen1x8If64.sdc(23): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -end -hold  -from [get_keepers {*|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_wr}] 1
Warning (332174): Ignored filter at PCIeGen1x8If64.sdc(24): *|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[*] could not be matched with a keeper
Warning (332049): Ignored set_multicycle_path at PCIeGen1x8If64.sdc(24): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -end -setup -from [get_keepers {*|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[*]}] 3
Warning (332049): Ignored set_multicycle_path at PCIeGen1x8If64.sdc(25): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -end -hold  -from [get_keepers {*|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[*]}] 2
Info (332104): Reading SDC File: 'PCIeGen1x8If64.sdc'
Warning (332049): Ignored create_clock at PCIeGen1x8If64.sdc(3): Argument <targets> is not an object ID
    Info (332050): create_clock -period "100 MHz" -name {refclk} {refclk}
Warning (332049): Ignored create_clock at PCIeGen1x8If64.sdc(4): Argument <targets> is not an object ID
    Info (332050): create_clock -period "100 MHz" -name {fixedclk_serdes} {fixedclk_serdes}
Warning (332049): Ignored set_false_path at PCIeGen1x8If64.sdc(6): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_pins -hierarchical {*hssi_pcie_hip|testin[*]} ]
Warning (332049): Ignored set_multicycle_path at PCIeGen1x8If64.sdc(17): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -end -setup -from [get_keepers {*|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_wr}] 2
Warning (332049): Ignored set_multicycle_path at PCIeGen1x8If64.sdc(18): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -end -hold  -from [get_keepers {*|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_wr}] 1
Warning (332049): Ignored set_multicycle_path at PCIeGen1x8If64.sdc(19): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -end -setup -from [get_keepers {*|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[*]}] 3
Warning (332049): Ignored set_multicycle_path at PCIeGen1x8If64.sdc(20): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -end -hold  -from [get_keepers {*|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[*]}] 2
Warning (332049): Ignored set_multicycle_path at PCIeGen1x8If64.sdc(22): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -end -setup -from [get_keepers {*|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_wr}] 2
Warning (332049): Ignored set_multicycle_path at PCIeGen1x8If64.sdc(23): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -end -hold  -from [get_keepers {*|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_wr}] 1
Warning (332049): Ignored set_multicycle_path at PCIeGen1x8If64.sdc(24): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -end -setup -from [get_keepers {*|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[*]}] 3
Warning (332049): Ignored set_multicycle_path at PCIeGen1x8If64.sdc(25): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -end -hold  -from [get_keepers {*|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[*]}] 2
Warning (332060): Node: riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[1] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|async_cmp:asyncCompare|rDir is being clocked by riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[1]
Warning (332060): Node: riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[8] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|async_cmp:asyncCompare|rDir is being clocked by riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[8]
Warning (332060): Node: riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[1] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|async_cmp:asyncCompare|rDir is being clocked by riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[1].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[1]
Warning (332060): Node: riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[8] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|async_cmp:asyncCompare|rDir is being clocked by riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[8]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: ALTPLL50I50O125O250O_inst|altpll_component|auto_generated|pll1  from: inclk[0]  to: observablevcoout
    Info (332098): Cell: altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|calibration|pd0_det|pd_xor~0  from: dataa  to: combout
    Info (332098): Cell: altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|calibration|pd0_det|pd_xor~0  from: datab  to: combout
    Info (332098): Cell: altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|calibration|pd180_det|pd_xor~0  from: dataa  to: combout
    Info (332098): Cell: altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|calibration|pd180_det|pd_xor~0  from: datab  to: combout
    Info (332098): Cell: altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|calibration|pd270_det|pd_xor~0  from: dataa  to: combout
    Info (332098): Cell: altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|calibration|pd270_det|pd_xor~0  from: datab  to: combout
    Info (332098): Cell: altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|calibration|pd90_det|pd_xor~0  from: dataa  to: combout
    Info (332098): Cell: altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|calibration|pd90_det|pd_xor~0  from: datab  to: combout
    Info (332098): From: pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit0|dpclk  to: PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|wire_cent_unit0_dprioout
    Info (332098): From: pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit1|dpclk  to: PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|wire_cent_unit1_dprioout
    Info (332098): Cell: pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma0  from: deserclock[0]  to: clockout
    Info (332098): Cell: pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma1  from: deserclock[0]  to: clockout
    Info (332098): Cell: pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma2  from: deserclock[0]  to: clockout
    Info (332098): Cell: pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma3  from: deserclock[0]  to: clockout
    Info (332098): Cell: pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma4  from: deserclock[0]  to: clockout
    Info (332098): Cell: pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma5  from: deserclock[0]  to: clockout
    Info (332098): Cell: pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma6  from: deserclock[0]  to: clockout
    Info (332098): Cell: pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma7  from: deserclock[0]  to: clockout
    Info (332098): From: pcie_inst|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|pldclk  to: PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|reset_status
    Info (332098): From: pcie_inst|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|pllfixedclk  to: PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_wr_hip
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 36 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000 alt_cal_edge_detect_ff0_clk
    Info (332111):   20.000 alt_cal_edge_detect_ff0q_clk
    Info (332111):   20.000 alt_cal_edge_detect_ff1_clk
    Info (332111):   20.000 alt_cal_edge_detect_ff1q_clk
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000        clk50
    Info (332111):    8.000       clk125
    Info (332111):   20.000 OSCILLATOR_CLK
    Info (332111):    0.800 pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|central_clk_div0|analogfastrefclkout[0]
    Info (332111):    4.000 pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|central_clk_div0|analogrefclkout[0]
    Info (332111):    4.000 pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|central_clk_div0|analogrefclkpulse
    Info (332111):    4.000 pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|central_clk_div0|coreclkout
    Info (332111):    4.000 pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|central_clk_div0|rateswitchbaseclock
    Info (332111):    4.000 pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|central_clk_div0|refclkout
    Info (332111):    4.000 pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|central_clk_div1|refclkout
    Info (332111):    4.000 pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma0|deserclock[0]
    Info (332111):    4.000 pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma1|deserclock[0]
    Info (332111):    4.000 pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma2|deserclock[0]
    Info (332111):    4.000 pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma3|deserclock[0]
    Info (332111):    4.000 pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma4|deserclock[0]
    Info (332111):    4.000 pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma5|deserclock[0]
    Info (332111):    4.000 pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma6|deserclock[0]
    Info (332111):    4.000 pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|receive_pma7|deserclock[0]
    Info (332111):    0.800 pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll0|clk[0]
    Info (332111):    0.800 pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll1|clk[0]
    Info (332111):    0.800 pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll2|clk[0]
    Info (332111):    0.800 pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll3|clk[0]
    Info (332111):    0.800 pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll4|clk[0]
    Info (332111):    0.800 pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll5|clk[0]
    Info (332111):    0.800 pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll6|clk[0]
    Info (332111):    0.800 pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|rx_cdr_pll7|clk[0]
    Info (332111):    0.800 pcie_inst|serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|tx_pll0|clk[0]
    Info (332111):    4.000 pcie_inst|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout
    Info (332111):    4.000 pcie_inst|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|pllfixedclk
    Info (332111):   10.000 PCIE_REFCLK~input~INSERTED_REFCLK_DIVIDER|clkout
    Info (332111):   10.000       refclk
Info (176353): Automatically promoted node ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_L3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_L3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node OSC_50_BANK2~input (placed in PIN AC35 (CLK3n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176353): Automatically promoted node PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|core_clk_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
Info (176353): Automatically promoted node ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_foc:auto_generated|l3_w0_n0_mux_dataout 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G5
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|ch_testbus0q[0]
Info (176353): Automatically promoted node ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_foc:auto_generated|l3_w1_n0_mux_dataout 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|ch_testbus0q[1]
Info (176353): Automatically promoted node ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_foc:auto_generated|l3_w2_n0_mux_dataout 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|ch_testbus0q[2]
Info (176353): Automatically promoted node ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_foc:auto_generated|l3_w3_n0_mux_dataout 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|ch_testbus0q[3]
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0
Info (176353): Automatically promoted node riffa_wrapper_de4:riffa|riffa:riffa_inst|rRst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|rUsing[31]
        Info (176357): Destination node riffa_wrapper_de4:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:rxr_input_register|reg_pipeline:pipeline_inst|rValid[1]
        Info (176357): Destination node riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|rUsing[4]
        Info (176357): Destination node riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selRd|rChnlNext[0]
        Info (176357): Destination node riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|rFinished[31]
        Info (176357): Destination node riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selRd|rChnlNextDfrnt
        Info (176357): Destination node riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selRd|rReqChnlsSame
        Info (176357): Destination node riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|rFinished[30]
        Info (176357): Destination node riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selRd|rChnlNext[2]
        Info (176357): Destination node riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selRd|rChnlNext[3]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|state.DPRIO_WRITE 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|Selector90~1
        Info (176357): Destination node ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|Selector36~0
        Info (176357): Destination node ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|Selector35~0
        Info (176357): Destination node ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|Selector36~2
        Info (176357): Destination node ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|Selector30~0
        Info (176357): Destination node ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|Selector22~1
        Info (176357): Destination node ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|Selector20~1
        Info (176357): Destination node ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|Selector10~0
        Info (176357): Destination node ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|alt_cal_channel[1]~13
        Info (176357): Destination node ALTGXPCIeGen1x8:altgx_inst|ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen1x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|Selector9~0
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 568 registers into blocks of type EC
Info (167065): Input frequency of fixedclk for the GXB Central Control Unit "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit0" must be 125.0 MHz
Info (167065): Input frequency of fixedclk for the GXB Central Control Unit "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit1" must be 125.0 MHz
Info (167066): Clock input frequency of GXB Calibration block atom "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cal_blk0" must be in the frequency range of 10.0 MHz to 125.0 MHz
Info (167067): Input frequency of dpclk for the GXB Central Control Unit "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit0" must be in the frequency range of 37.5 MHz to 50.0 MHz
Info (167067): Input frequency of dpclk for the GXB Central Control Unit "PCIeGen1x8If64:pcie_inst|PCIeGen1x8If64_serdes:serdes|PCIeGen1x8If64_serdes_alt4gxb_qd9b:PCIeGen1x8If64_serdes_alt4gxb_qd9b_component|cent_unit1" must be in the frequency range of 37.5 MHz to 50.0 MHz
Warning (15055): PLL "ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated and may have reduced jitter performance because it is fed by a non-dedicated input
    Info (15024): Input port INCLK[0] of node "ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated|pll1" is driven by OSC_50_BANK2~inputclkctrl which is OUTCLK output port of Clock enable block type node OSC_50_BANK2~inputclkctrl
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:23
Info (170189): Fitter placement preparation operations beginning
Warning (170052): Fitter has implemented the following 23 RAMs using MLAB locations, which can behave differently during power up than dedicated RAM locations
    Info (170241): For more information about RAMs, refer to the Fitter RAM Summary report.
Info (170056): Fitter has implemented the following 23 RAMs using MLAB locations, which will have the same paused read capabilities as dedicated RAM locations
    Info (170241): For more information about RAMs, refer to the Fitter RAM Summary report.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:14
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:37
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 27% of the available device resources in the region that extends from location X36_Y48 to location X47_Y59
Info (170194): Fitter routing operations ending: elapsed time is 00:00:55
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 46.39 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:01:05
Critical Warning (185021): Detected external clock signal directly connected to the RAM "riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_s2u1:auto_generated|ram_block1a0" CLK0 port. This connection may cause unexpected memory behavior if your external clock signal violates the minimum pulse width specifications (clock high time and clock low time).
Critical Warning (185021): Detected external clock signal directly connected to the RAM "riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_s2u1:auto_generated|ram_block1a0" CLK0 port. This connection may cause unexpected memory behavior if your external clock signal violates the minimum pulse width specifications (clock high time and clock low time).
Critical Warning (185021): Detected external clock signal directly connected to the RAM "riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_s2u1:auto_generated|ram_block1a0" CLK0 port. This connection may cause unexpected memory behavior if your external clock signal violates the minimum pulse width specifications (clock high time and clock low time).
Info (144001): Generated suppressed messages file C:/Users/HP/Documents/Yh/riffa_2.2.0/source/fpga/altera/de4/DE4Gen1x8If64/prj/output_files/DE4Gen1x8If64.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 60 warnings
    Info: Peak virtual memory: 2282 megabytes
    Info: Processing ended: Sun Dec 13 23:09:14 2015
    Info: Elapsed time: 00:06:49
    Info: Total CPU time (on all processors): 00:05:24


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/HP/Documents/Yh/riffa_2.2.0/source/fpga/altera/de4/DE4Gen1x8If64/prj/output_files/DE4Gen1x8If64.fit.smsg.


