Fitter report for Processor
Wed Dec 18 20:08:55 2013
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Device Options
  6. Input Pins
  7. Output Pins
  8. All Package Pins
  9. Control Signals
 10. Global & Other Fast Signals
 11. Carry Chains
 12. Cascade Chains
 13. Embedded Cells
 14. Non-Global High Fan-Out Signals
 15. Peripheral Signals
 16. LAB
 17. Local Routing Interconnect
 18. LAB External Interconnect
 19. Row Interconnect
 20. LAB Column Interconnect
 21. LAB Column Interconnect
 22. Fitter Resource Usage Summary
 23. Fitter Resource Utilization by Entity
 24. Delay Chain Summary
 25. Fitter RAM Summary
 26. Pin-Out File
 27. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Wed Dec 18 20:08:55 2013        ;
; Quartus II Version    ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name         ; Processor                                    ;
; Top-level Entity Name ; Processor                                    ;
; Family                ; FLEX10K                                      ;
; Device                ; EPF10K70RC240-4                              ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 222 / 3,744 ( 6 % )                          ;
; Total pins            ; 134 / 189 ( 71 % )                           ;
; Total memory bits     ; 4,096 / 18,432 ( 22 % )                      ;
+-----------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EPF10K70RC240-4    ;                    ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                                   ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles             ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Fitter Effort                                              ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
; Force Fitter to Avoid Periphery Placement Warnings         ; Off                ; Off                ;
+------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                     ;
+----------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; Name           ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; Single-Pin CE ; I/O Standard ;
+----------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; clk            ; 91    ; --  ; --   ; 2       ; yes    ; no           ; no                      ; no            ; no            ; TTL          ;
; reset          ; 212   ; --  ; --   ; 2       ; yes    ; no           ; no                      ; no            ; no            ; TTL          ;
; val2test[7]    ; 65    ; --  ; 47   ; 6       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; val1test[7]    ; 79    ; --  ; 35   ; 10      ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; testALUCode[2] ; 220   ; --  ; 33   ; 21      ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; testALUCode[1] ; 215   ; --  ; 29   ; 21      ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; testALUCode[0] ; 74    ; --  ; 39   ; 18      ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; val2test[0]    ; 92    ; --  ; --   ; 24      ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; val2test[5]    ; 228   ; --  ; 40   ; 5       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; val2test[3]    ; 235   ; --  ; 46   ; 5       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; val2test[4]    ; 240   ; --  ; 52   ; 5       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; val2test[6]    ; 219   ; --  ; 32   ; 5       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; val2test[2]    ; 211   ; --  ; --   ; 20      ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; val2test[1]    ; 90    ; --  ; --   ; 29      ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; val1test[6]    ; 68    ; --  ; 45   ; 9       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; val1test[4]    ; 227   ; --  ; 39   ; 12      ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; val1test[5]    ; 234   ; --  ; 45   ; 11      ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; val1test[3]    ; 230   ; --  ; 43   ; 10      ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; val1test[0]    ; 223   ; --  ; 36   ; 9       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; val1test[1]    ; 217   ; --  ; 31   ; 8       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; val1test[2]    ; 67    ; --  ; 46   ; 10      ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; toWrite[7]     ; 81    ; --  ; 33   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; toWrite[6]     ; 198   ; --  ; 18   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; toWrite[5]     ; 191   ; --  ; 12   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; toWrite[4]     ; 12    ;  B  ; --   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; toWrite[3]     ; 76    ; --  ; 37   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; toWrite[2]     ; 226   ; --  ; 38   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; toWrite[1]     ; 114   ; --  ; 7    ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; toWrite[0]     ; 97    ; --  ; 23   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
+----------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                 ;
+-----------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; Name            ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+-----------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; clk2            ; 151   ;  E  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; clk1            ; 75    ; --  ; 37   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; RegDst          ; 98    ; --  ; 21   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Branch          ; 6     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; MemRead         ; 139   ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; MemToReg        ; 201   ; --  ; 21   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; MemWrite        ; 158   ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ALUSrc          ; 51    ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; RegWrite        ; 203   ; --  ; 22   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; zeroFlag        ; 55    ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; signFlag        ; 206   ; --  ; 24   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; testZero        ; 142   ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; testOF          ; 8     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; testSign        ; 86    ; --  ; 29   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; aluCode[2]      ; 23    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; aluCode[1]      ; 56    ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; aluCode[0]      ; 138   ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ALUOp[2]        ; 127   ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ALUOp[1]        ; 43    ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ALUOp[0]        ; 154   ;  E  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; aluOutput[7]    ; 153   ;  E  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; aluOutput[6]    ; 44    ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; aluOutput[5]    ; 128   ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; aluOutput[4]    ; 126   ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; aluOutput[3]    ; 169   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; aluOutput[2]    ; 95    ; --  ; 25   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; aluOutput[1]    ; 156   ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; aluOutput[0]    ; 209   ; --  ; 26   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; imm6[5]         ; 9     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; imm6[4]         ; 148   ;  F  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; imm6[3]         ; 46    ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; imm6[2]         ; 162   ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; imm6[1]         ; 214   ; --  ; 28   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; imm6[0]         ; 45    ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; imm9[8]         ; 167   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; imm9[7]         ; 18    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; imm9[6]         ; 38    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; imm9[5]         ; 48    ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; imm9[4]         ; 163   ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; imm9[3]         ; 137   ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; imm9[2]         ; 19    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; imm9[1]         ; 88    ; --  ; 27   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; imm9[0]         ; 141   ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; instruction[15] ; 174   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; instruction[14] ; 149   ;  E  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; instruction[13] ; 35    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; instruction[12] ; 7     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; instruction[11] ; 41    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; instruction[10] ; 31    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; instruction[9]  ; 136   ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; instruction[8]  ; 17    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; instruction[7]  ; 13    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; instruction[6]  ; 144   ;  F  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; instruction[5]  ; 50    ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; instruction[4]  ; 20    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; instruction[3]  ; 132   ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; instruction[2]  ; 204   ; --  ; 24   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; instruction[1]  ; 54    ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; instruction[0]  ; 143   ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; opCodeOut[3]    ; 30    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; opCodeOut[2]    ; 34    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; opCodeOut[1]    ; 152   ;  E  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; opCodeOut[0]    ; 171   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; outputPC[7]     ; 207   ; --  ; 25   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; outputPC[6]     ; 208   ; --  ; 25   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; outputPC[5]     ; 94    ; --  ; 26   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; outputPC[4]     ; 28    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; outputPC[3]     ; 173   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; outputPC[2]     ; 147   ;  F  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; outputPC[1]     ; 168   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; outputPC[0]     ; 159   ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; reg1[2]         ; 40    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; reg1[1]         ; 33    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; reg1[0]         ; 133   ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; reg2[2]         ; 166   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; reg2[1]         ; 14    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; reg2[0]         ; 146   ;  F  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; reg3[2]         ; 49    ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; reg3[1]         ; 161   ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; reg3[0]         ; 131   ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; testALUOut[7]   ; 15    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; testALUOut[6]   ; 53    ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; testALUOut[5]   ; 213   ; --  ; 27   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; testALUOut[4]   ; 70    ; --  ; 44   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; testALUOut[3]   ; 72    ; --  ; 42   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; testALUOut[2]   ; 229   ; --  ; 42   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; testALUOut[1]   ; 129   ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; testALUOut[0]   ; 239   ; --  ; 51   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; overflowFlag    ; 83    ; --  ; 31   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; readReg1[7]     ; 182   ; --  ; 4    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; readReg1[6]     ; 63    ; --  ; 50   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; readReg1[5]     ; 195   ; --  ; 16   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; readReg1[4]     ; 24    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; readReg1[3]     ; 109   ; --  ; 11   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; readReg1[2]     ; 113   ; --  ; 8    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; readReg1[1]     ; 194   ; --  ; 15   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; readReg1[0]     ; 116   ; --  ; 5    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; readReg2[7]     ; 100   ; --  ; 18   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; readReg2[6]     ; 157   ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; readReg2[5]     ; 186   ; --  ; 8    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; readReg2[4]     ; 200   ; --  ; 20   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; readReg2[3]     ; 87    ; --  ; 28   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; readReg2[2]     ; 25    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; readReg2[1]     ; 99    ; --  ; 19   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; readReg2[0]     ; 221   ; --  ; 33   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
+-----------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+


+----------------------------------------+
; All Package Pins                       ;
+-------+-----------------+--------------+
; Pin # ; Usage           ; I/O Standard ;
+-------+-----------------+--------------+
; 1     ; #TCK            ;              ;
; 2     ; ^CONF_DONE      ;              ;
; 3     ; ^nCEO           ;              ;
; 4     ; #TDO            ;              ;
; 5     ; VCC_INT         ;              ;
; 6     ; Branch          ; TTL          ;
; 7     ; instruction[12] ; TTL          ;
; 8     ; testOF          ; TTL          ;
; 9     ; imm6[5]         ; TTL          ;
; 10    ; GND_INT         ;              ;
; 11    ; GND*            ;              ;
; 12    ; toWrite[4]      ; TTL          ;
; 13    ; instruction[7]  ; TTL          ;
; 14    ; reg2[1]         ; TTL          ;
; 15    ; testALUOut[7]   ; TTL          ;
; 16    ; VCC_INT         ;              ;
; 17    ; instruction[8]  ; TTL          ;
; 18    ; imm9[7]         ; TTL          ;
; 19    ; imm9[2]         ; TTL          ;
; 20    ; instruction[4]  ; TTL          ;
; 21    ; GND*            ;              ;
; 22    ; GND_INT         ;              ;
; 23    ; aluCode[2]      ; TTL          ;
; 24    ; readReg1[4]     ; TTL          ;
; 25    ; readReg2[2]     ; TTL          ;
; 26    ; GND*            ;              ;
; 27    ; VCC_INT         ;              ;
; 28    ; outputPC[4]     ; TTL          ;
; 29    ; GND*            ;              ;
; 30    ; opCodeOut[3]    ; TTL          ;
; 31    ; instruction[10] ; TTL          ;
; 32    ; GND_INT         ;              ;
; 33    ; reg1[1]         ; TTL          ;
; 34    ; opCodeOut[2]    ; TTL          ;
; 35    ; instruction[13] ; TTL          ;
; 36    ; GND*            ;              ;
; 37    ; VCC_INT         ;              ;
; 38    ; imm9[6]         ; TTL          ;
; 39    ; GND*            ;              ;
; 40    ; reg1[2]         ; TTL          ;
; 41    ; instruction[11] ; TTL          ;
; 42    ; GND_INT         ;              ;
; 43    ; ALUOp[1]        ; TTL          ;
; 44    ; aluOutput[6]    ; TTL          ;
; 45    ; imm6[0]         ; TTL          ;
; 46    ; imm6[3]         ; TTL          ;
; 47    ; VCC_INT         ;              ;
; 48    ; imm9[5]         ; TTL          ;
; 49    ; reg3[2]         ; TTL          ;
; 50    ; instruction[5]  ; TTL          ;
; 51    ; ALUSrc          ; TTL          ;
; 52    ; GND_INT         ;              ;
; 53    ; testALUOut[6]   ; TTL          ;
; 54    ; instruction[1]  ; TTL          ;
; 55    ; zeroFlag        ; TTL          ;
; 56    ; aluCode[1]      ; TTL          ;
; 57    ; VCC_INT         ;              ;
; 58    ; #TMS            ;              ;
; 59    ; #TRST           ;              ;
; 60    ; ^nSTATUS        ;              ;
; 61    ; GND*            ;              ;
; 62    ; GND*            ;              ;
; 63    ; readReg1[6]     ; TTL          ;
; 64    ; GND*            ;              ;
; 65    ; val2test[7]     ; TTL          ;
; 66    ; GND*            ;              ;
; 67    ; val1test[2]     ; TTL          ;
; 68    ; val1test[6]     ; TTL          ;
; 69    ; GND_INT         ;              ;
; 70    ; testALUOut[4]   ; TTL          ;
; 71    ; GND*            ;              ;
; 72    ; testALUOut[3]   ; TTL          ;
; 73    ; GND*            ;              ;
; 74    ; testALUCode[0]  ; TTL          ;
; 75    ; clk1            ; TTL          ;
; 76    ; toWrite[3]      ; TTL          ;
; 77    ; VCC_INT         ;              ;
; 78    ; GND*            ;              ;
; 79    ; val1test[7]     ; TTL          ;
; 80    ; GND*            ;              ;
; 81    ; toWrite[7]      ; TTL          ;
; 82    ; GND*            ;              ;
; 83    ; overflowFlag    ; TTL          ;
; 84    ; GND*            ;              ;
; 85    ; GND_INT         ;              ;
; 86    ; testSign        ; TTL          ;
; 87    ; readReg2[3]     ; TTL          ;
; 88    ; imm9[1]         ; TTL          ;
; 89    ; VCC_INT         ;              ;
; 90    ; val2test[1]     ; TTL          ;
; 91    ; clk             ; TTL          ;
; 92    ; val2test[0]     ; TTL          ;
; 93    ; GND_INT         ;              ;
; 94    ; outputPC[5]     ; TTL          ;
; 95    ; aluOutput[2]    ; TTL          ;
; 96    ; VCC_INT         ;              ;
; 97    ; toWrite[0]      ; TTL          ;
; 98    ; RegDst          ; TTL          ;
; 99    ; readReg2[1]     ; TTL          ;
; 100   ; readReg2[7]     ; TTL          ;
; 101   ; GND*            ;              ;
; 102   ; GND*            ;              ;
; 103   ; GND*            ;              ;
; 104   ; GND_INT         ;              ;
; 105   ; GND*            ;              ;
; 106   ; GND*            ;              ;
; 107   ; GND*            ;              ;
; 108   ; GND*            ;              ;
; 109   ; readReg1[3]     ; TTL          ;
; 110   ; GND*            ;              ;
; 111   ; GND*            ;              ;
; 112   ; VCC_INT         ;              ;
; 113   ; readReg1[2]     ; TTL          ;
; 114   ; toWrite[1]      ; TTL          ;
; 115   ; GND*            ;              ;
; 116   ; readReg1[0]     ; TTL          ;
; 117   ; GND*            ;              ;
; 118   ; GND*            ;              ;
; 119   ; GND*            ;              ;
; 120   ; GND*            ;              ;
; 121   ; ^nCONFIG        ;              ;
; 122   ; VCC_INT         ;              ;
; 123   ; ^MSEL1          ;              ;
; 124   ; ^MSEL0          ;              ;
; 125   ; GND_INT         ;              ;
; 126   ; aluOutput[4]    ; TTL          ;
; 127   ; ALUOp[2]        ; TTL          ;
; 128   ; aluOutput[5]    ; TTL          ;
; 129   ; testALUOut[1]   ; TTL          ;
; 130   ; VCC_INT         ;              ;
; 131   ; reg3[0]         ; TTL          ;
; 132   ; instruction[3]  ; TTL          ;
; 133   ; reg1[0]         ; TTL          ;
; 134   ; GND*            ;              ;
; 135   ; GND_INT         ;              ;
; 136   ; instruction[9]  ; TTL          ;
; 137   ; imm9[3]         ; TTL          ;
; 138   ; aluCode[0]      ; TTL          ;
; 139   ; MemRead         ; TTL          ;
; 140   ; VCC_INT         ;              ;
; 141   ; imm9[0]         ; TTL          ;
; 142   ; testZero        ; TTL          ;
; 143   ; instruction[0]  ; TTL          ;
; 144   ; instruction[6]  ; TTL          ;
; 145   ; GND_INT         ;              ;
; 146   ; reg2[0]         ; TTL          ;
; 147   ; outputPC[2]     ; TTL          ;
; 148   ; imm6[4]         ; TTL          ;
; 149   ; instruction[14] ; TTL          ;
; 150   ; VCC_INT         ;              ;
; 151   ; clk2            ; TTL          ;
; 152   ; opCodeOut[1]    ; TTL          ;
; 153   ; aluOutput[7]    ; TTL          ;
; 154   ; ALUOp[0]        ; TTL          ;
; 155   ; GND_INT         ;              ;
; 156   ; aluOutput[1]    ; TTL          ;
; 157   ; readReg2[6]     ; TTL          ;
; 158   ; MemWrite        ; TTL          ;
; 159   ; outputPC[0]     ; TTL          ;
; 160   ; VCC_INT         ;              ;
; 161   ; reg3[1]         ; TTL          ;
; 162   ; imm6[2]         ; TTL          ;
; 163   ; imm9[4]         ; TTL          ;
; 164   ; GND*            ;              ;
; 165   ; GND_INT         ;              ;
; 166   ; reg2[2]         ; TTL          ;
; 167   ; imm9[8]         ; TTL          ;
; 168   ; outputPC[1]     ; TTL          ;
; 169   ; aluOutput[3]    ; TTL          ;
; 170   ; VCC_INT         ;              ;
; 171   ; opCodeOut[0]    ; TTL          ;
; 172   ; GND*            ;              ;
; 173   ; outputPC[3]     ; TTL          ;
; 174   ; instruction[15] ; TTL          ;
; 175   ; GND*            ;              ;
; 176   ; GND_INT         ;              ;
; 177   ; #TDI            ;              ;
; 178   ; ^nCE            ;              ;
; 179   ; ^DCLK           ;              ;
; 180   ; ^DATA0          ;              ;
; 181   ; GND*            ;              ;
; 182   ; readReg1[7]     ; TTL          ;
; 183   ; GND*            ;              ;
; 184   ; GND*            ;              ;
; 185   ; GND*            ;              ;
; 186   ; readReg2[5]     ; TTL          ;
; 187   ; GND*            ;              ;
; 188   ; GND*            ;              ;
; 189   ; VCC_INT         ;              ;
; 190   ; GND*            ;              ;
; 191   ; toWrite[5]      ; TTL          ;
; 192   ; GND*            ;              ;
; 193   ; GND*            ;              ;
; 194   ; readReg1[1]     ; TTL          ;
; 195   ; readReg1[5]     ; TTL          ;
; 196   ; GND*            ;              ;
; 197   ; GND_INT         ;              ;
; 198   ; toWrite[6]      ; TTL          ;
; 199   ; GND*            ;              ;
; 200   ; readReg2[4]     ; TTL          ;
; 201   ; MemToReg        ; TTL          ;
; 202   ; GND*            ;              ;
; 203   ; RegWrite        ; TTL          ;
; 204   ; instruction[2]  ; TTL          ;
; 205   ; VCC_INT         ;              ;
; 206   ; signFlag        ; TTL          ;
; 207   ; outputPC[7]     ; TTL          ;
; 208   ; outputPC[6]     ; TTL          ;
; 209   ; aluOutput[0]    ; TTL          ;
; 210   ; GND+            ;              ;
; 211   ; val2test[2]     ; TTL          ;
; 212   ; reset           ; TTL          ;
; 213   ; testALUOut[5]   ; TTL          ;
; 214   ; imm6[1]         ; TTL          ;
; 215   ; testALUCode[1]  ; TTL          ;
; 216   ; GND_INT         ;              ;
; 217   ; val1test[1]     ; TTL          ;
; 218   ; GND*            ;              ;
; 219   ; val2test[6]     ; TTL          ;
; 220   ; testALUCode[2]  ; TTL          ;
; 221   ; readReg2[0]     ; TTL          ;
; 222   ; GND*            ;              ;
; 223   ; val1test[0]     ; TTL          ;
; 224   ; VCC_INT         ;              ;
; 225   ; GND*            ;              ;
; 226   ; toWrite[2]      ; TTL          ;
; 227   ; val1test[4]     ; TTL          ;
; 228   ; val2test[5]     ; TTL          ;
; 229   ; testALUOut[2]   ; TTL          ;
; 230   ; val1test[3]     ; TTL          ;
; 231   ; GND*            ;              ;
; 232   ; GND_INT         ;              ;
; 233   ; GND*            ;              ;
; 234   ; val1test[5]     ; TTL          ;
; 235   ; val2test[3]     ; TTL          ;
; 236   ; GND*            ;              ;
; 237   ; GND*            ;              ;
; 238   ; GND*            ;              ;
; 239   ; testALUOut[0]   ; TTL          ;
; 240   ; val2test[4]     ; TTL          ;
+-------+-----------------+--------------+


+---------------------------------------------------------------------------------------------+
; Control Signals                                                                             ;
+-----------------------------+---------+---------+----------------------------+--------------+
; Name                        ; Pin #   ; Fan-Out ; Usage                      ; Global Usage ;
+-----------------------------+---------+---------+----------------------------+--------------+
; ClockSplitter:inst|clk1Temp ; LC1_D38 ; 10      ; Clock                      ; Internal     ;
; clk                         ; 91      ; 2       ; Clock                      ; Pin          ;
; reset                       ; 212     ; 2       ; Async. clear / Async. load ; Pin          ;
+-----------------------------+---------+---------+----------------------------+--------------+


+----------------------------------------------------------+
; Global & Other Fast Signals                              ;
+-----------------------------+---------+---------+--------+
; Name                        ; Pin #   ; Fan-Out ; Global ;
+-----------------------------+---------+---------+--------+
; ClockSplitter:inst|clk1Temp ; LC1_D38 ; 10      ; yes    ;
; clk                         ; 91      ; 2       ; yes    ;
; reset                       ; 212     ; 2       ; yes    ;
; val2test[0]                 ; 92      ; 24      ; no     ;
; val2test[2]                 ; 211     ; 20      ; no     ;
; val2test[1]                 ; 90      ; 29      ; no     ;
+-----------------------------+---------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0                  ; 0                      ;
; 1                  ; 0                      ;
; 2                  ; 0                      ;
; 3                  ; 0                      ;
; 4                  ; 0                      ;
; 5                  ; 0                      ;
; 6                  ; 0                      ;
; 7                  ; 0                      ;
; 8                  ; 3                      ;
; 9                  ; 1                      ;
+--------------------+------------------------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 11    ;
; 3      ; 1     ;
+--------+-------+


+-------------------------------------------------------------------------------+
; Embedded Cells                                                                ;
+--------+-------------------------------------------------------+------+-------+
; Cell # ; Name                                                  ; Mode ; Turbo ;
+--------+-------------------------------------------------------+------+-------+
; EC2_I  ; Rom:inst3|lpm_rom:lpm_rom_component|altrom:srom|q[2]  ; RAM  ; Off   ;
; EC3_I  ; Rom:inst3|lpm_rom:lpm_rom_component|altrom:srom|q[1]  ; RAM  ; Off   ;
; EC7_I  ; Rom:inst3|lpm_rom:lpm_rom_component|altrom:srom|q[0]  ; RAM  ; Off   ;
; EC5_I  ; Rom:inst3|lpm_rom:lpm_rom_component|altrom:srom|q[5]  ; RAM  ; Off   ;
; EC6_I  ; Rom:inst3|lpm_rom:lpm_rom_component|altrom:srom|q[4]  ; RAM  ; Off   ;
; EC7_H  ; Rom:inst3|lpm_rom:lpm_rom_component|altrom:srom|q[3]  ; RAM  ; Off   ;
; EC5_H  ; Rom:inst3|lpm_rom:lpm_rom_component|altrom:srom|q[8]  ; RAM  ; Off   ;
; EC8_H  ; Rom:inst3|lpm_rom:lpm_rom_component|altrom:srom|q[7]  ; RAM  ; Off   ;
; EC4_H  ; Rom:inst3|lpm_rom:lpm_rom_component|altrom:srom|q[6]  ; RAM  ; Off   ;
; EC4_I  ; Rom:inst3|lpm_rom:lpm_rom_component|altrom:srom|q[15] ; RAM  ; Off   ;
; EC1_I  ; Rom:inst3|lpm_rom:lpm_rom_component|altrom:srom|q[14] ; RAM  ; Off   ;
; EC1_H  ; Rom:inst3|lpm_rom:lpm_rom_component|altrom:srom|q[13] ; RAM  ; Off   ;
; EC8_I  ; Rom:inst3|lpm_rom:lpm_rom_component|altrom:srom|q[12] ; RAM  ; Off   ;
; EC2_H  ; Rom:inst3|lpm_rom:lpm_rom_component|altrom:srom|q[11] ; RAM  ; Off   ;
; EC6_H  ; Rom:inst3|lpm_rom:lpm_rom_component|altrom:srom|q[10] ; RAM  ; Off   ;
; EC3_H  ; Rom:inst3|lpm_rom:lpm_rom_component|altrom:srom|q[9]  ; RAM  ; Off   ;
+--------+-------------------------------------------------------+------+-------+


+-------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                             ;
+---------------------------------------------------------------------------------------------------+---------+
; Name                                                                                              ; Fan-Out ;
+---------------------------------------------------------------------------------------------------+---------+
; val2test[1]                                                                                       ; 29      ;
; val2test[0]                                                                                       ; 24      ;
; testALUCode[2]                                                                                    ; 21      ;
; testALUCode[1]                                                                                    ; 21      ;
; val2test[2]                                                                                       ; 20      ;
; Rom:inst3|lpm_rom:lpm_rom_component|altrom:srom|q[15]                                             ; 19      ;
; Rom:inst3|lpm_rom:lpm_rom_component|altrom:srom|q[13]                                             ; 19      ;
; Rom:inst3|lpm_rom:lpm_rom_component|altrom:srom|q[14]                                             ; 19      ;
; ProgramCounter:inst1|lpm_counter:tempPC_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[3]~COUT ; 18      ;
; ProgramCounter:inst1|lpm_counter:tempPC_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[2]~COUT ; 18      ;
; ProgramCounter:inst1|lpm_counter:tempPC_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[6]~COUT ; 18      ;
; ProgramCounter:inst1|lpm_counter:tempPC_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[5]~COUT ; 18      ;
; ProgramCounter:inst1|lpm_counter:tempPC_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[4]~COUT ; 18      ;
; ProgramCounter:inst1|lpm_counter:tempPC_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[0]~COUT ; 18      ;
; ProgramCounter:inst1|lpm_counter:tempPC_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[1]~COUT ; 18      ;
; testALUCode[0]                                                                                    ; 18      ;
; ProgramCounter:inst1|lpm_counter:tempPC_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[7]~0    ; 17      ;
; val1test[4]                                                                                       ; 12      ;
; val1test[5]                                                                                       ; 11      ;
; ALU:inst37|varOutput[0]~212                                                                       ; 11      ;
; val1test[2]                                                                                       ; 10      ;
; val1test[3]                                                                                       ; 10      ;
; val1test[7]                                                                                       ; 10      ;
; Rom:inst3|lpm_rom:lpm_rom_component|altrom:srom|q[1]                                              ; 10      ;
; ALU:inst37|process_0~29                                                                           ; 10      ;
; ALU:inst37|varOutput[7]~219                                                                       ; 9       ;
; val1test[0]                                                                                       ; 9       ;
; val1test[6]                                                                                       ; 9       ;
; Rom:inst3|lpm_rom:lpm_rom_component|altrom:srom|q[2]                                              ; 9       ;
; ALU:inst38|varOutput[7]~100                                                                       ; 9       ;
; ALU:inst37|varOutput[3]~234                                                                       ; 8       ;
; val1test[1]                                                                                       ; 8       ;
; ALU:inst37|lpm_add_sub:Add0|addcore:adder|$00006                                                  ; 8       ;
; ALU:inst38|varOutput[0]~97                                                                        ; 7       ;
; ALU:inst38|lpm_add_sub:Add1|addcore:adder|$00006                                                  ; 7       ;
; Rom:inst3|lpm_rom:lpm_rom_component|altrom:srom|q[0]                                              ; 7       ;
; ALU:inst38|varOutput[0]~96                                                                        ; 7       ;
; val2test[7]                                                                                       ; 6       ;
; Rom:inst3|lpm_rom:lpm_rom_component|altrom:srom|q[12]                                             ; 6       ;
; ALU:inst37|process_0~30                                                                           ; 6       ;
; ALU:inst37|varOutput[3]~238                                                                       ; 6       ;
; ALU:inst37|varOutput[5]~214                                                                       ; 5       ;
; Rom:inst3|lpm_rom:lpm_rom_component|altrom:srom|q[4]                                              ; 5       ;
; Rom:inst3|lpm_rom:lpm_rom_component|altrom:srom|q[5]                                              ; 5       ;
; ALU:inst37|ShiftLeft0~32                                                                          ; 5       ;
; val2test[6]                                                                                       ; 5       ;
; val2test[4]                                                                                       ; 5       ;
; val2test[3]                                                                                       ; 5       ;
; val2test[5]                                                                                       ; 5       ;
; ALU:inst38|varOutput[6]~113                                                                       ; 5       ;
+---------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                                     ;
+-----------------------------+---------+-------+-----------------+---------------------------+----------+
; Peripheral Signal           ; Source  ; Usage ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+-----------------------------+---------+-------+-----------------+---------------------------+----------+
; ClockSplitter:inst|clk1Temp ; LC1_D38 ; Clock ; no              ; yes                       ; -ve      ;
+-----------------------------+---------+-------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 419            ;
; 1                        ; 17             ;
; 2                        ; 4              ;
; 3                        ; 4              ;
; 4                        ; 0              ;
; 5                        ; 0              ;
; 6                        ; 1              ;
; 7                        ; 5              ;
; 8                        ; 18             ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 445            ;
; 1                           ; 5              ;
; 2                           ; 2              ;
; 3                           ; 5              ;
; 4                           ; 2              ;
; 5                           ; 3              ;
; 6                           ; 5              ;
; 7                           ; 1              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 - 1                      ; 442            ;
; 2 - 3                      ; 0              ;
; 4 - 5                      ; 2              ;
; 6 - 7                      ; 5              ;
; 8 - 9                      ; 5              ;
; 10 - 11                    ; 5              ;
; 12 - 13                    ; 2              ;
; 14 - 15                    ; 3              ;
; 16 - 17                    ; 3              ;
; 18 - 19                    ; 1              ;
+----------------------------+----------------+


+-----------------------------------------------------------------------------------------+
; Row Interconnect                                                                        ;
+-------+--------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used  ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+--------------------+-----------------------------+------------------------------+
;  A    ;  3 / 208 ( 1 % )   ;  2 / 104 ( 2 % )            ;  2 / 104 ( 2 % )             ;
;  B    ;  3 / 208 ( 1 % )   ;  3 / 104 ( 3 % )            ;  3 / 104 ( 3 % )             ;
;  C    ;  4 / 208 ( 2 % )   ;  3 / 104 ( 3 % )            ;  1 / 104 ( < 1 % )           ;
;  D    ;  1 / 208 ( < 1 % ) ;  3 / 104 ( 3 % )            ;  0 / 104 ( 0 % )             ;
;  E    ;  4 / 208 ( 2 % )   ;  4 / 104 ( 4 % )            ;  3 / 104 ( 3 % )             ;
;  F    ;  3 / 208 ( 1 % )   ;  3 / 104 ( 3 % )            ;  2 / 104 ( 2 % )             ;
;  G    ;  4 / 208 ( 2 % )   ;  3 / 104 ( 3 % )            ;  1 / 104 ( < 1 % )           ;
;  H    ;  4 / 208 ( 2 % )   ;  12 / 104 ( 12 % )          ;  3 / 104 ( 3 % )             ;
;  I    ;  46 / 208 ( 22 % ) ;  26 / 104 ( 25 % )          ;  48 / 104 ( 46 % )           ;
; Total ;  72 / 1872 ( 4 % ) ;  59 / 936 ( 6 % )           ;  63 / 936 ( 7 % )            ;
+-------+--------------------+-----------------------------+------------------------------+


+----------------------------+
; LAB Column Interconnect    ;
+-------+--------------------+
; Col.  ; Interconnect Used  ;
+-------+--------------------+
; 1     ;  0 / 24 ( 0 % )    ;
; 2     ;  0 / 24 ( 0 % )    ;
; 3     ;  0 / 24 ( 0 % )    ;
; 4     ;  0 / 24 ( 0 % )    ;
; 5     ;  0 / 24 ( 0 % )    ;
; 6     ;  0 / 24 ( 0 % )    ;
; 7     ;  1 / 24 ( 4 % )    ;
; 8     ;  0 / 24 ( 0 % )    ;
; 9     ;  0 / 24 ( 0 % )    ;
; 10    ;  0 / 24 ( 0 % )    ;
; 11    ;  0 / 24 ( 0 % )    ;
; 12    ;  0 / 24 ( 0 % )    ;
; 13    ;  0 / 24 ( 0 % )    ;
; 14    ;  0 / 24 ( 0 % )    ;
; 15    ;  0 / 24 ( 0 % )    ;
; 16    ;  0 / 24 ( 0 % )    ;
; 17    ;  0 / 24 ( 0 % )    ;
; 18    ;  0 / 24 ( 0 % )    ;
; 19    ;  0 / 24 ( 0 % )    ;
; 20    ;  0 / 24 ( 0 % )    ;
; 21    ;  3 / 24 ( 13 % )   ;
; 22    ;  1 / 24 ( 4 % )    ;
; 23    ;  3 / 24 ( 13 % )   ;
; 24    ;  2 / 24 ( 8 % )    ;
; 25    ;  4 / 24 ( 17 % )   ;
; 26    ;  8 / 24 ( 33 % )   ;
; 27    ;  4 / 24 ( 17 % )   ;
; 28    ;  1 / 24 ( 4 % )    ;
; 29    ;  4 / 24 ( 17 % )   ;
; 30    ;  0 / 24 ( 0 % )    ;
; 31    ;  1 / 24 ( 4 % )    ;
; 32    ;  1 / 24 ( 4 % )    ;
; 33    ;  1 / 24 ( 4 % )    ;
; 34    ;  0 / 24 ( 0 % )    ;
; 35    ;  1 / 24 ( 4 % )    ;
; 36    ;  1 / 24 ( 4 % )    ;
; 37    ;  1 / 24 ( 4 % )    ;
; 38    ;  1 / 24 ( 4 % )    ;
; 39    ;  2 / 24 ( 8 % )    ;
; 40    ;  1 / 24 ( 4 % )    ;
; 41    ;  1 / 24 ( 4 % )    ;
; 42    ;  2 / 24 ( 8 % )    ;
; 43    ;  1 / 24 ( 4 % )    ;
; 44    ;  2 / 24 ( 8 % )    ;
; 45    ;  2 / 24 ( 8 % )    ;
; 46    ;  2 / 24 ( 8 % )    ;
; 47    ;  1 / 24 ( 4 % )    ;
; 48    ;  0 / 24 ( 0 % )    ;
; 49    ;  0 / 24 ( 0 % )    ;
; 50    ;  0 / 24 ( 0 % )    ;
; 51    ;  1 / 24 ( 4 % )    ;
; 52    ;  2 / 24 ( 8 % )    ;
; Total ;  55 / 1248 ( 4 % ) ;
+-------+--------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  13 / 24 ( 54 % ) ;
; Total ;  13 / 24 ( 54 % ) ;
+-------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                    ;
+-----------------------------------+----------------------------------------------------------------------------------------------+
; Resource                          ; Usage                                                                                        ;
+-----------------------------------+----------------------------------------------------------------------------------------------+
; Total logic elements              ; 222 / 3,744 ( 6 % )                                                                          ;
; Registers                         ; 10 / 3,744 ( < 1 % )                                                                         ;
; Logic elements in carry chains    ; 33                                                                                           ;
; User inserted logic elements      ; 0                                                                                            ;
; I/O pins                          ; 134 / 189 ( 71 % )                                                                           ;
;     -- Clock pins                 ; 3 / 2 ( 150 % )                                                                              ;
;     -- Dedicated input pins       ; 5 / 4 ( 125 % )                                                                              ;
; Global signals                    ; 3                                                                                            ;
; EABs                              ; 2 / 9 ( 22 % )                                                                               ;
; Total memory bits                 ; 4,096 / 18,432 ( 22 % )                                                                      ;
; Total RAM block bits              ; 4,096 / 18,432 ( 22 % )                                                                      ;
; Maximum fan-out node              ; ProgramCounter:inst1|lpm_counter:tempPC_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[6] ;
; Maximum fan-out                   ; 34                                                                                           ;
; Highest non-global fan-out signal ; ProgramCounter:inst1|lpm_counter:tempPC_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[7] ;
; Highest non-global fan-out        ; 33                                                                                           ;
; Total fan-out                     ; 890                                                                                          ;
; Average fan-out                   ; 2.39                                                                                         ;
+-----------------------------------+----------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                     ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                     ; Library Name ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------------+--------------+
; |Processor                                ; 222 (31)    ; 10           ; 4096        ; 134  ; 212 (31)     ; 0 (0)             ; 10 (0)           ; 33 (0)          ; 0 (0)      ; |Processor                                                                              ; work         ;
;    |ALU:inst37|                           ; 134 (111)   ; 0            ; 0           ; 0    ; 134 (111)    ; 0 (0)             ; 0 (0)            ; 17 (0)          ; 0 (0)      ; |Processor|ALU:inst37                                                                   ; work         ;
;       |lpm_add_sub:Add0|                  ; 15 (0)      ; 0            ; 0           ; 0    ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |Processor|ALU:inst37|lpm_add_sub:Add0                                                  ; work         ;
;          |addcore:adder|                  ; 15 (8)      ; 0            ; 0           ; 0    ; 15 (8)       ; 0 (0)             ; 0 (0)            ; 9 (2)           ; 0 (0)      ; |Processor|ALU:inst37|lpm_add_sub:Add0|addcore:adder                                    ; work         ;
;             |a_csnbuffer:result_node|     ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |Processor|ALU:inst37|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node            ; work         ;
;       |lpm_add_sub:Add1|                  ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |Processor|ALU:inst37|lpm_add_sub:Add1                                                  ; work         ;
;          |addcore:adder|                  ; 8 (1)       ; 0            ; 0           ; 0    ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 8 (1)           ; 0 (0)      ; |Processor|ALU:inst37|lpm_add_sub:Add1|addcore:adder                                    ; work         ;
;             |a_csnbuffer:result_node|     ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |Processor|ALU:inst37|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node            ; work         ;
;    |ALU:inst38|                           ; 33 (25)     ; 0            ; 0           ; 0    ; 33 (25)      ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |Processor|ALU:inst38                                                                   ; work         ;
;       |lpm_add_sub:Add1|                  ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |Processor|ALU:inst38|lpm_add_sub:Add1                                                  ; work         ;
;          |addcore:adder|                  ; 8 (2)       ; 0            ; 0           ; 0    ; 8 (2)        ; 0 (0)             ; 0 (0)            ; 8 (2)           ; 0 (0)      ; |Processor|ALU:inst38|lpm_add_sub:Add1|addcore:adder                                    ; work         ;
;             |a_csnbuffer:result_node|     ; 6 (6)       ; 0            ; 0           ; 0    ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |Processor|ALU:inst38|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node            ; work         ;
;    |ClockSplitter:inst|                   ; 2 (2)       ; 2            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |Processor|ClockSplitter:inst                                                           ; work         ;
;    |Control:inst13|                       ; 9 (9)       ; 0            ; 0           ; 0    ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Processor|Control:inst13                                                               ; work         ;
;    |ProgramCounter:inst1|                 ; 8 (0)       ; 8            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; 0 (0)      ; |Processor|ProgramCounter:inst1                                                         ; work         ;
;       |lpm_counter:tempPC_rtl_0|          ; 8 (0)       ; 8            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; 0 (0)      ; |Processor|ProgramCounter:inst1|lpm_counter:tempPC_rtl_0                                ; work         ;
;          |alt_counter_f10ke:wysi_counter| ; 8 (8)       ; 8            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |Processor|ProgramCounter:inst1|lpm_counter:tempPC_rtl_0|alt_counter_f10ke:wysi_counter ; work         ;
;    |Rom:inst3|                            ; 0 (0)       ; 0            ; 4096        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Processor|Rom:inst3                                                                    ; work         ;
;       |lpm_rom:lpm_rom_component|         ; 0 (0)       ; 0            ; 4096        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Processor|Rom:inst3|lpm_rom:lpm_rom_component                                          ; work         ;
;          |altrom:srom|                    ; 0 (0)       ; 0            ; 4096        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Processor|Rom:inst3|lpm_rom:lpm_rom_component|altrom:srom                              ; work         ;
;    |busmux:inst23|                        ; 5 (0)       ; 0            ; 0           ; 0    ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Processor|busmux:inst23                                                                ; work         ;
;       |lpm_mux:$00000|                    ; 5 (0)       ; 0            ; 0           ; 0    ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Processor|busmux:inst23|lpm_mux:$00000                                                 ; work         ;
;          |muxlut:$00011|                  ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Processor|busmux:inst23|lpm_mux:$00000|muxlut:$00011                                   ; work         ;
;          |muxlut:$00013|                  ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Processor|busmux:inst23|lpm_mux:$00000|muxlut:$00013                                   ; work         ;
;          |muxlut:$00015|                  ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Processor|busmux:inst23|lpm_mux:$00000|muxlut:$00015                                   ; work         ;
;          |muxlut:$00017|                  ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Processor|busmux:inst23|lpm_mux:$00000|muxlut:$00017                                   ; work         ;
;          |muxlut:$00019|                  ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Processor|busmux:inst23|lpm_mux:$00000|muxlut:$00019                                   ; work         ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------+
; Delay Chain Summary                      ;
+-----------------+----------+-------------+
; Name            ; Pin Type ; Pad to Core ;
+-----------------+----------+-------------+
; toWrite[7]      ; Input    ; OFF         ;
; toWrite[6]      ; Input    ; OFF         ;
; toWrite[5]      ; Input    ; OFF         ;
; toWrite[4]      ; Input    ; OFF         ;
; toWrite[3]      ; Input    ; OFF         ;
; toWrite[2]      ; Input    ; OFF         ;
; toWrite[1]      ; Input    ; OFF         ;
; toWrite[0]      ; Input    ; OFF         ;
; clk             ; Input    ; OFF         ;
; reset           ; Input    ; OFF         ;
; val2test[7]     ; Input    ; OFF         ;
; val1test[7]     ; Input    ; OFF         ;
; testALUCode[2]  ; Input    ; OFF         ;
; testALUCode[1]  ; Input    ; OFF         ;
; testALUCode[0]  ; Input    ; OFF         ;
; val2test[0]     ; Input    ; OFF         ;
; val2test[5]     ; Input    ; OFF         ;
; val2test[3]     ; Input    ; OFF         ;
; val2test[4]     ; Input    ; OFF         ;
; val2test[6]     ; Input    ; OFF         ;
; val2test[2]     ; Input    ; OFF         ;
; val2test[1]     ; Input    ; OFF         ;
; val1test[6]     ; Input    ; OFF         ;
; val1test[4]     ; Input    ; OFF         ;
; val1test[5]     ; Input    ; OFF         ;
; val1test[3]     ; Input    ; OFF         ;
; val1test[0]     ; Input    ; OFF         ;
; val1test[1]     ; Input    ; OFF         ;
; val1test[2]     ; Input    ; OFF         ;
; clk2            ; Output   ; OFF         ;
; clk1            ; Output   ; OFF         ;
; RegDst          ; Output   ; OFF         ;
; Branch          ; Output   ; OFF         ;
; MemRead         ; Output   ; OFF         ;
; MemToReg        ; Output   ; OFF         ;
; MemWrite        ; Output   ; OFF         ;
; ALUSrc          ; Output   ; OFF         ;
; RegWrite        ; Output   ; OFF         ;
; zeroFlag        ; Output   ; OFF         ;
; overflowFlag    ; Output   ; OFF         ;
; signFlag        ; Output   ; OFF         ;
; testZero        ; Output   ; OFF         ;
; testOF          ; Output   ; OFF         ;
; testSign        ; Output   ; OFF         ;
; aluCode[2]      ; Output   ; OFF         ;
; aluCode[1]      ; Output   ; OFF         ;
; aluCode[0]      ; Output   ; OFF         ;
; ALUOp[2]        ; Output   ; OFF         ;
; ALUOp[1]        ; Output   ; OFF         ;
; ALUOp[0]        ; Output   ; OFF         ;
; aluOutput[7]    ; Output   ; OFF         ;
; aluOutput[6]    ; Output   ; OFF         ;
; aluOutput[5]    ; Output   ; OFF         ;
; aluOutput[4]    ; Output   ; OFF         ;
; aluOutput[3]    ; Output   ; OFF         ;
; aluOutput[2]    ; Output   ; OFF         ;
; aluOutput[1]    ; Output   ; OFF         ;
; aluOutput[0]    ; Output   ; OFF         ;
; imm6[5]         ; Output   ; OFF         ;
; imm6[4]         ; Output   ; OFF         ;
; imm6[3]         ; Output   ; OFF         ;
; imm6[2]         ; Output   ; OFF         ;
; imm6[1]         ; Output   ; OFF         ;
; imm6[0]         ; Output   ; OFF         ;
; imm9[8]         ; Output   ; OFF         ;
; imm9[7]         ; Output   ; OFF         ;
; imm9[6]         ; Output   ; OFF         ;
; imm9[5]         ; Output   ; OFF         ;
; imm9[4]         ; Output   ; OFF         ;
; imm9[3]         ; Output   ; OFF         ;
; imm9[2]         ; Output   ; OFF         ;
; imm9[1]         ; Output   ; OFF         ;
; imm9[0]         ; Output   ; OFF         ;
; instruction[15] ; Output   ; OFF         ;
; instruction[14] ; Output   ; OFF         ;
; instruction[13] ; Output   ; OFF         ;
; instruction[12] ; Output   ; OFF         ;
; instruction[11] ; Output   ; OFF         ;
; instruction[10] ; Output   ; OFF         ;
; instruction[9]  ; Output   ; OFF         ;
; instruction[8]  ; Output   ; OFF         ;
; instruction[7]  ; Output   ; OFF         ;
; instruction[6]  ; Output   ; OFF         ;
; instruction[5]  ; Output   ; OFF         ;
; instruction[4]  ; Output   ; OFF         ;
; instruction[3]  ; Output   ; OFF         ;
; instruction[2]  ; Output   ; OFF         ;
; instruction[1]  ; Output   ; OFF         ;
; instruction[0]  ; Output   ; OFF         ;
; opCodeOut[3]    ; Output   ; OFF         ;
; opCodeOut[2]    ; Output   ; OFF         ;
; opCodeOut[1]    ; Output   ; OFF         ;
; opCodeOut[0]    ; Output   ; OFF         ;
; outputPC[7]     ; Output   ; OFF         ;
; outputPC[6]     ; Output   ; OFF         ;
; outputPC[5]     ; Output   ; OFF         ;
; outputPC[4]     ; Output   ; OFF         ;
; outputPC[3]     ; Output   ; OFF         ;
; outputPC[2]     ; Output   ; OFF         ;
; outputPC[1]     ; Output   ; OFF         ;
; outputPC[0]     ; Output   ; OFF         ;
; readReg1[7]     ; Output   ; OFF         ;
; readReg1[6]     ; Output   ; OFF         ;
; readReg1[5]     ; Output   ; OFF         ;
; readReg1[4]     ; Output   ; OFF         ;
; readReg1[3]     ; Output   ; OFF         ;
; readReg1[2]     ; Output   ; OFF         ;
; readReg1[1]     ; Output   ; OFF         ;
; readReg1[0]     ; Output   ; OFF         ;
; readReg2[7]     ; Output   ; OFF         ;
; readReg2[6]     ; Output   ; OFF         ;
; readReg2[5]     ; Output   ; OFF         ;
; readReg2[4]     ; Output   ; OFF         ;
; readReg2[3]     ; Output   ; OFF         ;
; readReg2[2]     ; Output   ; OFF         ;
; readReg2[1]     ; Output   ; OFF         ;
; readReg2[0]     ; Output   ; OFF         ;
; reg1[2]         ; Output   ; OFF         ;
; reg1[1]         ; Output   ; OFF         ;
; reg1[0]         ; Output   ; OFF         ;
; reg2[2]         ; Output   ; OFF         ;
; reg2[1]         ; Output   ; OFF         ;
; reg2[0]         ; Output   ; OFF         ;
; reg3[2]         ; Output   ; OFF         ;
; reg3[1]         ; Output   ; OFF         ;
; reg3[0]         ; Output   ; OFF         ;
; testALUOut[7]   ; Output   ; OFF         ;
; testALUOut[6]   ; Output   ; OFF         ;
; testALUOut[5]   ; Output   ; OFF         ;
; testALUOut[4]   ; Output   ; OFF         ;
; testALUOut[3]   ; Output   ; OFF         ;
; testALUOut[2]   ; Output   ; OFF         ;
; testALUOut[1]   ; Output   ; OFF         ;
; testALUOut[0]   ; Output   ; OFF         ;
+-----------------+----------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------+------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+---------------+--------------+
; Name                                                    ; Mode ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; EABs ; MIF           ; Location     ;
+---------------------------------------------------------+------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+---------------+--------------+
; Rom:inst3|lpm_rom:lpm_rom_component|altrom:srom|content ; ROM  ; 256          ; 16           ; --           ; --           ; no                     ; no                      ; --                     ; --                      ; 4096 ; 2    ; ../output.mif ; ESB_H, ESB_I ;
+---------------------------------------------------------+------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+---------------+--------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Nathan/SomethingWitty/Processor/Processor.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Dec 18 20:08:47 2013
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Processor -c Processor
Info: Selected device EPF10K70RC240-4 for design "Processor"
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 35 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Wed Dec 18 2013 at 20:08:48
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:02
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 247 megabytes
    Info: Processing ended: Wed Dec 18 20:08:55 2013
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:08


