Fitter report for pciusbtest_90sp1
Sun Oct 14 17:52:32 2018
Quartus II Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Device Options
  6. Input Pins
  7. Output Pins
  8. Bidir Pins
  9. All Package Pins
 10. Control Signals
 11. Global & Other Fast Signals
 12. Carry Chains
 13. Cascade Chains
 14. Embedded Cells
 15. Non-Global High Fan-Out Signals
 16. Peripheral Signals
 17. LAB
 18. Local Routing Interconnect
 19. LAB External Interconnect
 20. Row Interconnect
 21. LAB Column Interconnect
 22. LAB Column Interconnect
 23. Fitter Resource Usage Summary
 24. Fitter Resource Utilization by Entity
 25. Delay Chain Summary
 26. Fitter RAM Summary
 27. Pin-Out File
 28. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Sun Oct 14 17:52:32 2018        ;
; Quartus II Version    ; 9.0 Build 184 04/29/2009 SP 1 SJ Web Edition ;
; Revision Name         ; pciusbtest_90sp1                             ;
; Top-level Entity Name ; Block1                                       ;
; Family                ; FLEX10KE                                     ;
; Device                ; EPF10K200SRC240-3                            ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 1,242 / 9,984 ( 12 % )                       ;
; Total pins            ; 73 / 182 ( 40 % )                            ;
; Total memory bits     ; 128 / 98,304 ( < 1 % )                       ;
; Total PLLs            ; 0                                            ;
+-----------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EPF10K200SRC240-3  ;                    ;
; PCI I/O                                                    ; On                 ; Off                ;
; Auto Global Memory Control Signals                         ; On                 ; Off                ;
; Fitter Effort                                              ; Standard Fit       ; Auto Fit           ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                                   ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles             ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
; Force Fitter to Avoid Periphery Placement Warnings         ; Off                ; Off                ;
+------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; nWS, nRS, nCS, CS                            ; Unreserved          ;
; RDYnBUSY                                     ; Unreserved          ;
; Data[7..1]                                   ; Unreserved          ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                          ;
+-------------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; Name              ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; PCI I/O Enabled ; Single-Pin CE ; I/O Standard ;
+-------------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; reset             ; 227   ; --  ; 41   ; 313     ; no     ; no           ; no                      ; no            ; yes             ; no            ; LVTTL/LVCMOS ;
; clk               ; 211   ; --  ; --   ; 334     ; yes    ; no           ; no                      ; no            ; yes             ; no            ; LVTTL/LVCMOS ;
; baudclk_221184kHz ; 91    ; --  ; --   ; 46      ; yes    ; no           ; no                      ; no            ; yes             ; no            ; LVTTL/LVCMOS ;
; cbe[2]            ; 18    ;  F  ; --   ; 18      ; no     ; no           ; no                      ; no            ; yes             ; no            ; LVTTL/LVCMOS ;
; cbe[1]            ; 31    ;  L  ; --   ; 3       ; no     ; no           ; no                      ; no            ; yes             ; no            ; LVTTL/LVCMOS ;
; cbe[0]            ; 44    ;  R  ; --   ; 2       ; no     ; no           ; no                      ; no            ; yes             ; no            ; LVTTL/LVCMOS ;
; cbe[3]            ; 238   ; --  ; 50   ; 2       ; no     ; no           ; no                      ; no            ; yes             ; no            ; LVTTL/LVCMOS ;
; irdy              ; 21    ;  G  ; --   ; 77      ; no     ; no           ; no                      ; no            ; yes             ; no            ; LVTTL/LVCMOS ;
; CTS               ; 210   ; --  ; --   ; 2       ; no     ; no           ; no                      ; no            ; yes             ; no            ; LVTTL/LVCMOS ;
; RX1               ; 213   ; --  ; 27   ; 1       ; no     ; no           ; no                      ; no            ; yes             ; no            ; LVTTL/LVCMOS ;
; idsel             ; 240   ; --  ; 52   ; 1       ; no     ; no           ; no                      ; no            ; yes             ; no            ; LVTTL/LVCMOS ;
; ERR               ; 90    ; --  ; --   ; 1       ; no     ; no           ; no                      ; no            ; yes             ; no            ; LVTTL/LVCMOS ;
; SELT              ; 92    ; --  ; --   ; 1       ; no     ; no           ; no                      ; no            ; yes             ; no            ; LVTTL/LVCMOS ;
; PE                ; 191   ; --  ; 16   ; 1       ; no     ; no           ; no                      ; no            ; yes             ; no            ; LVTTL/LVCMOS ;
; BUSY              ; 151   ;  M  ; --   ; 1       ; no     ; no           ; no                      ; no            ; yes             ; no            ; LVTTL/LVCMOS ;
; frame             ; 19    ;  F  ; --   ; 2       ; no     ; no           ; no                      ; no            ; yes             ; no            ; LVTTL/LVCMOS ;
; ACK               ; 64    ; --  ; 48   ; 1       ; no     ; no           ; no                      ; no            ; yes             ; no            ; LVTTL/LVCMOS ;
; intd              ; 108   ; --  ; 12   ; 0       ; no     ; no           ; no                      ; no            ; yes             ; no            ; LVTTL/LVCMOS ;
; intc              ; 138   ;  S  ; --   ; 0       ; no     ; no           ; no                      ; no            ; yes             ; no            ; LVTTL/LVCMOS ;
; intb              ; 217   ; --  ; 32   ; 0       ; no     ; no           ; no                      ; no            ; yes             ; no            ; LVTTL/LVCMOS ;
+-------------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                  ;
+----------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; Name           ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+----------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; led2           ; 126   ;  X  ; --   ; no           ; no                       ; no            ; no             ; yes             ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TX1            ; 215   ; --  ; 31   ; no           ; no                       ; no            ; no             ; yes             ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; RTS            ; 127   ;  X  ; --   ; no           ; no                       ; no            ; no             ; yes             ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; inta           ; 220   ; --  ; 35   ; no           ; no                       ; no            ; no             ; yes             ; no            ; no            ; yes        ; no            ; LVTTL/LVCMOS ;
; RS422_TX_MINUS ; 132   ;  V  ; --   ; no           ; no                       ; no            ; no             ; yes             ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; clk_out        ; 185   ; --  ; 12   ; no           ; no                       ; no            ; no             ; yes             ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
+----------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                             ;
+-------------+-------+-----+------+---------+--------+--------------+-------------------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+---------------+------------+--------------+
; Name        ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin OE ; Single-Pin CE ; Single-Pin OE ; Open Drain ; I/O Standard ;
+-------------+-------+-----+------+---------+--------+--------------+-------------------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+---------------+------------+--------------+
; trdy        ; 23    ;  I  ; --   ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; devsel      ; 24    ;  I  ; --   ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; STROBE      ; 26    ;  J  ; --   ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; SIN         ; 83    ; --  ; 29   ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; AFD         ; 56    ;  X  ; --   ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; INIT        ; 25    ;  I  ; --   ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[0]       ; 54    ;  W  ; --   ; 6       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[24]      ; 239   ; --  ; 51   ; 6       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[26]      ; 237   ; --  ; 50   ; 6       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[25]      ; 236   ; --  ; 49   ; 8       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[28]      ; 235   ; --  ; 48   ; 6       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[27]      ; 234   ; --  ; 47   ; 6       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[30]      ; 233   ; --  ; 46   ; 6       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[29]      ; 231   ; --  ; 45   ; 6       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[31]      ; 230   ; --  ; 44   ; 6       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[21]      ; 8     ;  A  ; --   ; 6       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[19]      ; 11    ;  A  ; --   ; 8       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[23]      ; 6     ;  A  ; --   ; 8       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[22]      ; 7     ;  A  ; --   ; 6       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[20]      ; 9     ;  B  ; --   ; 6       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[18]      ; 13    ;  C  ; --   ; 6       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[1]       ; 53    ;  V  ; --   ; 6       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[17]      ; 14    ;  D  ; --   ; 6       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[2]       ; 51    ;  V  ; --   ; 4       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[4]       ; 49    ;  U  ; --   ; 6       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[16]      ; 17    ;  E  ; --   ; 6       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[3]       ; 50    ;  U  ; --   ; 6       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[5]       ; 48    ;  T  ; --   ; 7       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[7]       ; 45    ;  S  ; --   ; 7       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[6]       ; 46    ;  S  ; --   ; 7       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[8]       ; 43    ;  R  ; --   ; 7       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[9]       ; 41    ;  Q  ; --   ; 7       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[10]      ; 39    ;  P  ; --   ; 7       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[11]      ; 38    ;  O  ; --   ; 7       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[13]      ; 35    ;  N  ; --   ; 7       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[12]      ; 36    ;  N  ; --   ; 7       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[15]      ; 33    ;  M  ; --   ; 7       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; ad[14]      ; 34    ;  M  ; --   ; 7       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; LPT_DATA[0] ; 144   ;  P  ; --   ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; LPT_DATA[2] ; 102   ; --  ; 17   ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; LPT_DATA[5] ; 219   ; --  ; 34   ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; LPT_DATA[4] ; 218   ; --  ; 33   ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; LPT_DATA[1] ; 172   ;  C  ; --   ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; LPT_DATA[6] ; 154   ;  K  ; --   ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; LPT_DATA[7] ; 153   ;  K  ; --   ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; LPT_DATA[3] ; 29    ;  K  ; --   ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; par         ; 65    ; --  ; 47   ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; yes             ; no            ; no            ; no            ; yes        ; LVTTL/LVCMOS ;
+-------------+-------+-----+------+---------+--------+--------------+-------------------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+---------------+------------+--------------+


+------------------------------------------+
; All Package Pins                         ;
+-------+-------------------+--------------+
; Pin # ; Usage             ; I/O Standard ;
+-------+-------------------+--------------+
; 1     ; #TCK              ;              ;
; 2     ; ^CONF_DONE        ;              ;
; 3     ; ^nCEO             ;              ;
; 4     ; #TDO              ;              ;
; 5     ; VCC_INT           ;              ;
; 6     ; ad[23]            ; LVTTL/LVCMOS ;
; 7     ; ad[22]            ; LVTTL/LVCMOS ;
; 8     ; ad[21]            ; LVTTL/LVCMOS ;
; 9     ; ad[20]            ; LVTTL/LVCMOS ;
; 10    ; GND_INT           ;              ;
; 11    ; ad[19]            ; LVTTL/LVCMOS ;
; 12    ; RESERVED_INPUT    ;              ;
; 13    ; ad[18]            ; LVTTL/LVCMOS ;
; 14    ; ad[17]            ; LVTTL/LVCMOS ;
; 15    ; RESERVED_INPUT    ;              ;
; 16    ; VCC_IO            ;              ;
; 17    ; ad[16]            ; LVTTL/LVCMOS ;
; 18    ; cbe[2]            ; LVTTL/LVCMOS ;
; 19    ; frame             ; LVTTL/LVCMOS ;
; 20    ; VCC_INT           ;              ;
; 21    ; irdy              ; LVTTL/LVCMOS ;
; 22    ; GND_INT           ;              ;
; 23    ; trdy              ; LVTTL/LVCMOS ;
; 24    ; devsel            ; LVTTL/LVCMOS ;
; 25    ; INIT              ; LVTTL/LVCMOS ;
; 26    ; STROBE            ; LVTTL/LVCMOS ;
; 27    ; VCC_INT           ;              ;
; 28    ; RESERVED_INPUT    ;              ;
; 29    ; LPT_DATA[3]       ; LVTTL/LVCMOS ;
; 30    ; RESERVED_INPUT    ;              ;
; 31    ; cbe[1]            ; LVTTL/LVCMOS ;
; 32    ; GND_INT           ;              ;
; 33    ; ad[15]            ; LVTTL/LVCMOS ;
; 34    ; ad[14]            ; LVTTL/LVCMOS ;
; 35    ; ad[13]            ; LVTTL/LVCMOS ;
; 36    ; ad[12]            ; LVTTL/LVCMOS ;
; 37    ; VCC_IO            ;              ;
; 38    ; ad[11]            ; LVTTL/LVCMOS ;
; 39    ; ad[10]            ; LVTTL/LVCMOS ;
; 40    ; VCC_INT           ;              ;
; 41    ; ad[9]             ; LVTTL/LVCMOS ;
; 42    ; GND_INT           ;              ;
; 43    ; ad[8]             ; LVTTL/LVCMOS ;
; 44    ; cbe[0]            ; LVTTL/LVCMOS ;
; 45    ; ad[7]             ; LVTTL/LVCMOS ;
; 46    ; ad[6]             ; LVTTL/LVCMOS ;
; 47    ; VCC_INT           ;              ;
; 48    ; ad[5]             ; LVTTL/LVCMOS ;
; 49    ; ad[4]             ; LVTTL/LVCMOS ;
; 50    ; ad[3]             ; LVTTL/LVCMOS ;
; 51    ; ad[2]             ; LVTTL/LVCMOS ;
; 52    ; GND_INT           ;              ;
; 53    ; ad[1]             ; LVTTL/LVCMOS ;
; 54    ; ad[0]             ; LVTTL/LVCMOS ;
; 55    ; RESERVED_INPUT    ;              ;
; 56    ; AFD               ; LVTTL/LVCMOS ;
; 57    ; VCC_IO            ;              ;
; 58    ; #TMS              ;              ;
; 59    ; #TRST             ;              ;
; 60    ; ^nSTATUS          ;              ;
; 61    ; RESERVED_INPUT    ;              ;
; 62    ; RESERVED_INPUT    ;              ;
; 63    ; RESERVED_INPUT    ;              ;
; 64    ; ACK               ; LVTTL/LVCMOS ;
; 65    ; par               ; LVTTL/LVCMOS ;
; 66    ; RESERVED_INPUT    ;              ;
; 67    ; RESERVED_INPUT    ;              ;
; 68    ; RESERVED_INPUT    ;              ;
; 69    ; GND_INT           ;              ;
; 70    ; RESERVED_INPUT    ;              ;
; 71    ; RESERVED_INPUT    ;              ;
; 72    ; RESERVED_INPUT    ;              ;
; 73    ; RESERVED_INPUT    ;              ;
; 74    ; RESERVED_INPUT    ;              ;
; 75    ; RESERVED_INPUT    ;              ;
; 76    ; VCC_INT           ;              ;
; 77    ; VCC_IO            ;              ;
; 78    ; RESERVED_INPUT    ;              ;
; 79    ; RESERVED_INPUT    ;              ;
; 80    ; RESERVED_INPUT    ;              ;
; 81    ; RESERVED_INPUT    ;              ;
; 82    ; RESERVED_INPUT    ;              ;
; 83    ; SIN               ; LVTTL/LVCMOS ;
; 84    ; RESERVED_INPUT    ;              ;
; 85    ; GND_INT           ;              ;
; 86    ; RESERVED_INPUT    ;              ;
; 87    ; RESERVED_INPUT    ;              ;
; 88    ; RESERVED_INPUT    ;              ;
; 89    ; VCC_CKLK          ;              ;
; 90    ; ERR               ; LVTTL/LVCMOS ;
; 91    ; baudclk_221184kHz ; LVTTL/LVCMOS ;
; 92    ; SELT              ; LVTTL/LVCMOS ;
; 93    ; GND_CKLK          ;              ;
; 94    ; RESERVED_INPUT    ;              ;
; 95    ; RESERVED_INPUT    ;              ;
; 96    ; VCC_INT           ;              ;
; 97    ; RESERVED_INPUT    ;              ;
; 98    ; RESERVED_INPUT    ;              ;
; 99    ; RESERVED_INPUT    ;              ;
; 100   ; RESERVED_INPUT    ;              ;
; 101   ; RESERVED_INPUT    ;              ;
; 102   ; LPT_DATA[2]       ; LVTTL/LVCMOS ;
; 103   ; RESERVED_INPUT    ;              ;
; 104   ; GND_INT           ;              ;
; 105   ; RESERVED_INPUT    ;              ;
; 106   ; RESERVED_INPUT    ;              ;
; 107   ; RESERVED_INPUT    ;              ;
; 108   ; intd              ; LVTTL/LVCMOS ;
; 109   ; RESERVED_INPUT    ;              ;
; 110   ; RESERVED_INPUT    ;              ;
; 111   ; RESERVED_INPUT    ;              ;
; 112   ; VCC_IO            ;              ;
; 113   ; RESERVED_INPUT    ;              ;
; 114   ; RESERVED_INPUT    ;              ;
; 115   ; RESERVED_INPUT    ;              ;
; 116   ; RESERVED_INPUT    ;              ;
; 117   ; RESERVED_INPUT    ;              ;
; 118   ; RESERVED_INPUT    ;              ;
; 119   ; RESERVED_INPUT    ;              ;
; 120   ; RESERVED_INPUT    ;              ;
; 121   ; ^nCONFIG          ;              ;
; 122   ; VCC_INT           ;              ;
; 123   ; ^MSEL1            ;              ;
; 124   ; ^MSEL0            ;              ;
; 125   ; GND_INT           ;              ;
; 126   ; led2              ; LVTTL/LVCMOS ;
; 127   ; RTS               ; LVTTL/LVCMOS ;
; 128   ; RESERVED_INPUT    ;              ;
; 129   ; RESERVED_INPUT    ;              ;
; 130   ; VCC_INT           ;              ;
; 131   ; RESERVED_INPUT    ;              ;
; 132   ; RS422_TX_MINUS    ; LVTTL/LVCMOS ;
; 133   ; RESERVED_INPUT    ;              ;
; 134   ; RESERVED_INPUT    ;              ;
; 135   ; GND_INT           ;              ;
; 136   ; RESERVED_INPUT    ;              ;
; 137   ; RESERVED_INPUT    ;              ;
; 138   ; intc              ; LVTTL/LVCMOS ;
; 139   ; VCC_INT           ;              ;
; 140   ; VCC_IO            ;              ;
; 141   ; RESERVED_INPUT    ;              ;
; 142   ; RESERVED_INPUT    ;              ;
; 143   ; RESERVED_INPUT    ;              ;
; 144   ; LPT_DATA[0]       ; LVTTL/LVCMOS ;
; 145   ; GND_INT           ;              ;
; 146   ; RESERVED_INPUT    ;              ;
; 147   ; RESERVED_INPUT    ;              ;
; 148   ; RESERVED_INPUT    ;              ;
; 149   ; RESERVED_INPUT    ;              ;
; 150   ; VCC_INT           ;              ;
; 151   ; BUSY              ; LVTTL/LVCMOS ;
; 152   ; RESERVED_INPUT    ;              ;
; 153   ; LPT_DATA[7]       ; LVTTL/LVCMOS ;
; 154   ; LPT_DATA[6]       ; LVTTL/LVCMOS ;
; 155   ; GND_INT           ;              ;
; 156   ; RESERVED_INPUT    ;              ;
; 157   ; RESERVED_INPUT    ;              ;
; 158   ; RESERVED_INPUT    ;              ;
; 159   ; VCC_INT           ;              ;
; 160   ; VCC_IO            ;              ;
; 161   ; RESERVED_INPUT    ;              ;
; 162   ; RESERVED_INPUT    ;              ;
; 163   ; RESERVED_INPUT    ;              ;
; 164   ; RESERVED_INPUT    ;              ;
; 165   ; GND_INT           ;              ;
; 166   ; RESERVED_INPUT    ;              ;
; 167   ; RESERVED_INPUT    ;              ;
; 168   ; RESERVED_INPUT    ;              ;
; 169   ; RESERVED_INPUT    ;              ;
; 170   ; VCC_INT           ;              ;
; 171   ; RESERVED_INPUT    ;              ;
; 172   ; LPT_DATA[1]       ; LVTTL/LVCMOS ;
; 173   ; RESERVED_INPUT    ;              ;
; 174   ; RESERVED_INPUT    ;              ;
; 175   ; RESERVED_INPUT    ;              ;
; 176   ; GND_INT           ;              ;
; 177   ; #TDI              ;              ;
; 178   ; ^nCE              ;              ;
; 179   ; ^DCLK             ;              ;
; 180   ; ^DATA0            ;              ;
; 181   ; RESERVED_INPUT    ;              ;
; 182   ; RESERVED_INPUT    ;              ;
; 183   ; RESERVED_INPUT    ;              ;
; 184   ; RESERVED_INPUT    ;              ;
; 185   ; clk_out           ; LVTTL/LVCMOS ;
; 186   ; RESERVED_INPUT    ;              ;
; 187   ; VCC_INT           ;              ;
; 188   ; RESERVED_INPUT    ;              ;
; 189   ; VCC_IO            ;              ;
; 190   ; RESERVED_INPUT    ;              ;
; 191   ; PE                ; LVTTL/LVCMOS ;
; 192   ; RESERVED_INPUT    ;              ;
; 193   ; RESERVED_INPUT    ;              ;
; 194   ; RESERVED_INPUT    ;              ;
; 195   ; RESERVED_INPUT    ;              ;
; 196   ; RESERVED_INPUT    ;              ;
; 197   ; GND_INT           ;              ;
; 198   ; RESERVED_INPUT    ;              ;
; 199   ; RESERVED_INPUT    ;              ;
; 200   ; RESERVED_INPUT    ;              ;
; 201   ; RESERVED_INPUT    ;              ;
; 202   ; RESERVED_INPUT    ;              ;
; 203   ; RESERVED_INPUT    ;              ;
; 204   ; RESERVED_INPUT    ;              ;
; 205   ; VCC_IO            ;              ;
; 206   ; RESERVED_INPUT    ;              ;
; 207   ; RESERVED_INPUT    ;              ;
; 208   ; RESERVED_INPUT    ;              ;
; 209   ; RESERVED_INPUT    ;              ;
; 210   ; CTS               ; LVTTL/LVCMOS ;
; 211   ; clk               ; LVTTL/LVCMOS ;
; 212   ; GND+              ;              ;
; 213   ; RX1               ; LVTTL/LVCMOS ;
; 214   ; RESERVED_INPUT    ;              ;
; 215   ; TX1               ; LVTTL/LVCMOS ;
; 216   ; GND_INT           ;              ;
; 217   ; intb              ; LVTTL/LVCMOS ;
; 218   ; LPT_DATA[4]       ; LVTTL/LVCMOS ;
; 219   ; LPT_DATA[5]       ; LVTTL/LVCMOS ;
; 220   ; inta              ; LVTTL/LVCMOS ;
; 221   ; RESERVED_INPUT    ;              ;
; 222   ; RESERVED_INPUT    ;              ;
; 223   ; RESERVED_INPUT    ;              ;
; 224   ; VCC_IO            ;              ;
; 225   ; VCC_INT           ;              ;
; 226   ; RESERVED_INPUT    ;              ;
; 227   ; reset             ; LVTTL/LVCMOS ;
; 228   ; RESERVED_INPUT    ;              ;
; 229   ; RESERVED_INPUT    ;              ;
; 230   ; ad[31]            ; LVTTL/LVCMOS ;
; 231   ; ad[29]            ; LVTTL/LVCMOS ;
; 232   ; GND_INT           ;              ;
; 233   ; ad[30]            ; LVTTL/LVCMOS ;
; 234   ; ad[27]            ; LVTTL/LVCMOS ;
; 235   ; ad[28]            ; LVTTL/LVCMOS ;
; 236   ; ad[25]            ; LVTTL/LVCMOS ;
; 237   ; ad[26]            ; LVTTL/LVCMOS ;
; 238   ; cbe[3]            ; LVTTL/LVCMOS ;
; 239   ; ad[24]            ; LVTTL/LVCMOS ;
; 240   ; idsel             ; LVTTL/LVCMOS ;
+-------+-------------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                            ;
+-------------------------------------------------------------------------+---------+---------+---------------+--------------+
; Name                                                                    ; Pin #   ; Fan-Out ; Usage         ; Global Usage ;
+-------------------------------------------------------------------------+---------+---------+---------------+--------------+
; PCI_target_controller:b2v_inst4|addr_data_buf_in[1]~0                   ; LC1_M6  ; 231     ; Output enable ; Non-global   ;
; LPT_controller_82550:b2v_inst1|PCR_LPT1[5]                              ; LC1_I29 ; 9       ; Output enable ; Non-global   ;
; reset                                                                   ; 227     ; 313     ; Async. clear  ; Non-global   ;
; PCI_target_controller:b2v_inst4|cs_state.CS_BAR4_WRITE_DEVICE0          ; LC5_P1  ; 30      ; Clock enable  ; Non-global   ;
; PCI_target_controller:b2v_inst4|cs_state.CS_STATUSCOMMAND_WRITE_DEVICE1 ; LC2_P1  ; 7       ; Clock enable  ; Non-global   ;
; PCI_target_controller:b2v_inst4|cs_state.CS_BAR1_WRITE_DEVICE1          ; LC8_P3  ; 32      ; Clock enable  ; Non-global   ;
; PCI_target_controller:b2v_inst4|cs_state.CS_BAR0_WRITE_DEVICE1          ; LC3_P18 ; 32      ; Clock enable  ; Non-global   ;
; PCI_target_controller:b2v_inst4|cs_state.CS_LAT_INTERRUPT_WRITE_DEVICE0 ; LC1_P22 ; 11      ; Clock enable  ; Non-global   ;
; COM_controller_16C550:b2v_inst9|IER_COM1[1]                             ; LC5_P29 ; 3       ; Clock         ; Non-global   ;
; COM_controller_16C550:b2v_inst9|com_state.COMF_IIR_READ                 ; LC4_M9  ; 6       ; Clock         ; Non-global   ;
; PCI_target_controller:b2v_inst4|cs_state.CS_LAT_INTERRUPT_WRITE_DEVICE1 ; LC1_M20 ; 11      ; Clock enable  ; Non-global   ;
; PCI_target_controller:b2v_inst4|cs_state.CS_STATUSCOMMAND_WRITE_DEVICE0 ; LC1_I22 ; 7       ; Clock enable  ; Non-global   ;
; PCI_target_controller:b2v_inst4|is_BAR0_DEVICE1_address~4               ; LC4_F33 ; 2       ; Clock enable  ; Non-global   ;
; clk                                                                     ; 211     ; 334     ; Clock         ; Pin          ;
; baudclk_221184kHz                                                       ; 91      ; 46      ; Clock         ; Pin          ;
; COM_controller_16C550:b2v_inst9|baudclk_TX                              ; LC2_K40 ; 19      ; Clock         ; Non-global   ;
; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_empty                      ; LC4_I28 ; 4       ; Clock         ; Non-global   ;
; COM_controller_16C550:b2v_inst9|baudclk_RX                              ; LC1_K42 ; 163     ; Clock         ; Internal     ;
; irdy                                                                    ; 21      ; 77      ; Async. clear  ; Non-global   ;
; PCI_target_controller:b2v_inst4|in_adress[2]~32                         ; LC1_F36 ; 21      ; Clock enable  ; Non-global   ;
; COM_controller_16C550:b2v_inst9|always36~4                              ; LC2_K24 ; 8       ; Clock enable  ; Non-global   ;
; LPT_controller_82550:b2v_inst1|always4~1                                ; LC2_K11 ; 8       ; Clock enable  ; Non-global   ;
; COM_controller_16C550:b2v_inst9|always36~1                              ; LC5_K43 ; 8       ; Clock enable  ; Non-global   ;
; COM_controller_16C550:b2v_inst9|always36~0                              ; LC7_K43 ; 8       ; Clock enable  ; Non-global   ;
; COM_controller_16C550:b2v_inst9|Equal16~4                               ; LC2_K28 ; 17      ; Clock enable  ; Non-global   ;
; COM_controller_16C550:b2v_inst9|always36~2                              ; LC7_P29 ; 8       ; Clock enable  ; Non-global   ;
; COM_controller_16C550:b2v_inst9|always27~0                              ; LC8_V38 ; 12      ; Async. clear  ; Non-global   ;
; COM_controller_16C550:b2v_inst9|always26~0                              ; LC3_I42 ; 2       ; Async. clear  ; Non-global   ;
; COM_controller_16C550:b2v_inst9|always32~5                              ; LC5_P42 ; 2       ; Async. clear  ; Non-global   ;
; COM_controller_16C550:b2v_inst9|always31~0                              ; LC2_K7  ; 2       ; Async. clear  ; Non-global   ;
; COM_controller_16C550:b2v_inst9|always35~0                              ; LC4_M3  ; 12      ; Write enable  ; Non-global   ;
; COM_controller_16C550:b2v_inst9|always36~3                              ; LC2_M32 ; 8       ; Clock enable  ; Non-global   ;
; COM_controller_16C550:b2v_inst9|interrupt_condition~11                  ; LC3_K47 ; 2       ; Async. clear  ; Non-global   ;
; COM_controller_16C550:b2v_inst9|always32~2                              ; LC6_P42 ; 1       ; Clock enable  ; Non-global   ;
; COM_controller_16C550:b2v_inst9|IIR_COM1[1]~26                          ; LC6_K48 ; 3       ; Clock enable  ; Non-global   ;
; COM_controller_16C550:b2v_inst9|MSR_COM1[4]~1                           ; LC3_K24 ; 1       ; Clock enable  ; Non-global   ;
; COM_controller_16C550:b2v_inst9|parity_error_rising_edge                ; LC5_I42 ; 1       ; Clock enable  ; Non-global   ;
; COM_controller_16C550:b2v_inst9|framing_error_rising_edge               ; LC7_I42 ; 1       ; Clock enable  ; Non-global   ;
; COM_controller_16C550:b2v_inst9|Equal15~13                              ; LC3_S28 ; 140     ; Clock enable  ; Non-global   ;
; LPT_controller_82550:b2v_inst1|always4~0                                ; LC5_I29 ; 6       ; Clock enable  ; Non-global   ;
; COM_controller_16C550:b2v_inst9|always31~1                              ; LC8_K47 ; 1       ; Clock enable  ; Non-global   ;
; COM_controller_16C550:b2v_inst9|always28~0                              ; LC7_K46 ; 1       ; Clock enable  ; Non-global   ;
; COM_controller_16C550:b2v_inst9|Equal18~0                               ; LC1_V38 ; 1       ; Clock enable  ; Non-global   ;
+-------------------------------------------------------------------------+---------+---------+---------------+--------------+


+-------------------------------------------------------------------------+
; Global & Other Fast Signals                                             ;
+--------------------------------------------+---------+---------+--------+
; Name                                       ; Pin #   ; Fan-Out ; Global ;
+--------------------------------------------+---------+---------+--------+
; clk                                        ; 211     ; 334     ; yes    ;
; baudclk_221184kHz                          ; 91      ; 46      ; yes    ;
; COM_controller_16C550:b2v_inst9|baudclk_RX ; LC1_K42 ; 163     ; yes    ;
; CTS                                        ; 210     ; 2       ; no     ;
; ERR                                        ; 90      ; 1       ; no     ;
; SELT                                       ; 92      ; 1       ; no     ;
+--------------------------------------------+---------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0                  ; 0                      ;
; 1                  ; 0                      ;
; 2                  ; 0                      ;
; 3                  ; 0                      ;
; 4                  ; 6                      ;
; 5                  ; 0                      ;
; 6                  ; 1                      ;
; 7                  ; 0                      ;
; 8                  ; 0                      ;
; 9                  ; 0                      ;
; 10                 ; 0                      ;
; 11                 ; 0                      ;
; 12                 ; 0                      ;
; 13                 ; 0                      ;
; 14                 ; 0                      ;
; 15                 ; 0                      ;
; 16                 ; 2                      ;
+--------------------+------------------------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 52    ;
; 3      ; 2     ;
+--------+-------+


+---------------------------------------------------------------------------------------------------+
; Embedded Cells                                                                                    ;
+--------+---------------------------------------------------------------------------+------+-------+
; Cell # ; Name                                                                      ; Mode ; Turbo ;
+--------+---------------------------------------------------------------------------+------+-------+
; EC2_I  ; COM_controller_16C550:b2v_inst9|altdpram:FIFO_TX_COM1_rtl_7|segment[0][0] ; RAM  ; Off   ;
; EC1_I  ; COM_controller_16C550:b2v_inst9|altdpram:FIFO_TX_COM1_rtl_7|segment[0][5] ; RAM  ; Off   ;
; EC4_I  ; COM_controller_16C550:b2v_inst9|altdpram:FIFO_TX_COM1_rtl_7|segment[0][3] ; RAM  ; Off   ;
; EC3_I  ; COM_controller_16C550:b2v_inst9|altdpram:FIFO_TX_COM1_rtl_7|segment[0][7] ; RAM  ; Off   ;
; EC10_I ; COM_controller_16C550:b2v_inst9|altdpram:FIFO_TX_COM1_rtl_7|segment[0][1] ; RAM  ; Off   ;
; EC12_I ; COM_controller_16C550:b2v_inst9|altdpram:FIFO_TX_COM1_rtl_7|segment[0][4] ; RAM  ; Off   ;
; EC9_I  ; COM_controller_16C550:b2v_inst9|altdpram:FIFO_TX_COM1_rtl_7|segment[0][2] ; RAM  ; Off   ;
; EC11_I ; COM_controller_16C550:b2v_inst9|altdpram:FIFO_TX_COM1_rtl_7|segment[0][6] ; RAM  ; Off   ;
+--------+---------------------------------------------------------------------------+------+-------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                     ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------+---------+
; reset                                                                                                                    ; 313     ;
; PCI_target_controller:b2v_inst4|addr_data_buf_in[1]~1                                                                    ; 231     ;
; COM_controller_16C550:b2v_inst9|Equal15~18                                                                               ; 140     ;
; PCI_target_controller:b2v_inst4|in_adress[2]~48                                                                          ; 102     ;
; irdy                                                                                                                     ; 77      ;
; PCI_target_controller:b2v_inst4|in_adress[8]~57                                                                          ; 67      ;
; PCI_target_controller:b2v_inst4|in_adress[5]~52                                                                          ; 67      ;
; PCI_target_controller:b2v_inst4|in_adress[4]~51                                                                          ; 66      ;
; PCI_target_controller:b2v_inst4|in_adress[3]~53                                                                          ; 60      ;
; PCI_target_controller:b2v_inst4|in_adress[0]~54                                                                          ; 48      ;
; PCI_target_controller:b2v_inst4|in_adress[1]~55                                                                          ; 35      ;
; PCI_target_controller:b2v_inst4|cs_state.CS_IDLE~2                                                                       ; 35      ;
; PCI_io:b2v_inst8|out_addr_data_reg~220                                                                                   ; 32      ;
; PCI_target_controller:b2v_inst4|cs_state.CS_BAR0_WRITE_DEVICE1~3                                                         ; 32      ;
; COM_controller_16C550:b2v_inst9|lpm_counter:FIFO_RX_COM1_raddr_rtl_5|alt_counter_f10ke:wysi_counter|counter_cell[2]~COUT ; 32      ;
; PCI_target_controller:b2v_inst4|cs_state.CS_BAR1_WRITE_DEVICE1~3                                                         ; 32      ;
; COM_controller_16C550:b2v_inst9|lpm_counter:FIFO_RX_COM1_raddr_rtl_5|alt_counter_f10ke:wysi_counter|counter_cell[1]~COUT ; 32      ;
; COM_controller_16C550:b2v_inst9|lpm_counter:FIFO_RX_COM1_raddr_rtl_5|alt_counter_f10ke:wysi_counter|counter_cell[0]~COUT ; 32      ;
; COM_controller_16C550:b2v_inst9|lpm_counter:FIFO_RX_COM1_raddr_rtl_5|alt_counter_f10ke:wysi_counter|counter_cell[3]~3    ; 31      ;
; PCI_target_controller:b2v_inst4|cs_state.CS_BAR4_WRITE_DEVICE0~3                                                         ; 30      ;
; COM_controller_16C550:b2v_inst9|RX_input[0]~2                                                                            ; 25      ;
; COM_controller_16C550:b2v_inst9|LCR_COM1[3]~17                                                                           ; 25      ;
; COM_controller_16C550:b2v_inst9|LCR_COM1[0]~18                                                                           ; 24      ;
; COM_controller_16C550:b2v_inst9|LCR_COM1[1]~19                                                                           ; 23      ;
; PCI_target_controller:b2v_inst4|control~1                                                                                ; 23      ;
; PCI_target_controller:b2v_inst4|in_command[0]~4                                                                          ; 22      ;
; PCI_target_controller:b2v_inst4|Equal5~6                                                                                 ; 21      ;
; PCI_target_controller:b2v_inst4|in_adress[2]~64                                                                          ; 21      ;
; COM_controller_16C550:b2v_inst9|RSR_COM1[6]~26                                                                           ; 20      ;
; COM_controller_16C550:b2v_inst9|RSR_COM1[8]~24                                                                           ; 20      ;
; COM_controller_16C550:b2v_inst9|RSR_COM1[7]~25                                                                           ; 20      ;
; COM_controller_16C550:b2v_inst9|baudclk_TX~1                                                                             ; 19      ;
; COM_controller_16C550:b2v_inst9|RSR_COM1[4]~30                                                                           ; 19      ;
; COM_controller_16C550:b2v_inst9|RSR_COM1[5]~31                                                                           ; 19      ;
; PCI_target_controller:b2v_inst4|is_BAR0_DEVICE1_address~5                                                                ; 18      ;
; COM_controller_16C550:b2v_inst9|RSR_COM1[1]~27                                                                           ; 18      ;
; COM_controller_16C550:b2v_inst9|RSR_COM1[2]~28                                                                           ; 18      ;
; COM_controller_16C550:b2v_inst9|RSR_COM1[3]~29                                                                           ; 18      ;
; COM_controller_16C550:b2v_inst9|lpm_counter:FIFO_RX_COM1_waddr_rtl_6|alt_counter_f10ke:wysi_counter|counter_cell[0]~COUT ; 18      ;
; COM_controller_16C550:b2v_inst9|lpm_counter:FIFO_RX_COM1_waddr_rtl_6|alt_counter_f10ke:wysi_counter|counter_cell[1]~COUT ; 18      ;
; COM_controller_16C550:b2v_inst9|lpm_counter:FIFO_RX_COM1_waddr_rtl_6|alt_counter_f10ke:wysi_counter|counter_cell[2]~COUT ; 18      ;
; cbe[2]                                                                                                                   ; 18      ;
; COM_controller_16C550:b2v_inst9|RX_input[1]~3                                                                            ; 17      ;
; COM_controller_16C550:b2v_inst9|lpm_counter:FIFO_RX_COM1_waddr_rtl_6|alt_counter_f10ke:wysi_counter|counter_cell[3]~4    ; 17      ;
; COM_controller_16C550:b2v_inst9|Equal16~33                                                                               ; 17      ;
; COM_controller_16C550:b2v_inst9|Equal17~33                                                                               ; 17      ;
; COM_controller_16C550:b2v_inst9|LCR_COM1[5]~21                                                                           ; 16      ;
; COM_controller_16C550:b2v_inst9|LCR_COM1[4]~22                                                                           ; 16      ;
; COM_controller_16C550:b2v_inst9|RSR_enable~3                                                                             ; 16      ;
; COM_controller_16C550:b2v_inst9|always24~2                                                                               ; 16      ;
+--------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                                                                       ;
+-------------------------------------------------------+---------+---------------+-----------------+---------------------------+----------+
; Peripheral Signal                                     ; Source  ; Usage         ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+-------------------------------------------------------+---------+---------------+-----------------+---------------------------+----------+
; PCI_target_controller:b2v_inst4|addr_data_buf_in[1]~0 ; LC1_M6  ; Output enable ; no              ; yes                       ; +ve      ;
; LPT_controller_82550:b2v_inst1|PCR_LPT1[5]            ; LC1_I29 ; Output enable ; no              ; yes                       ; -ve      ;
; COM_controller_16C550:b2v_inst9|baudclk_RX            ; LC1_K42 ; Clock         ; no              ; yes                       ; +ve      ;
+-------------------------------------------------------+---------+---------------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 1075           ;
; 1                        ; 14             ;
; 2                        ; 2              ;
; 3                        ; 1              ;
; 4                        ; 0              ;
; 5                        ; 0              ;
; 6                        ; 5              ;
; 7                        ; 17             ;
; 8                        ; 134            ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 1093           ;
; 1                           ; 14             ;
; 2                           ; 12             ;
; 3                           ; 17             ;
; 4                           ; 26             ;
; 5                           ; 28             ;
; 6                           ; 27             ;
; 7                           ; 20             ;
; 8                           ; 11             ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 - 1                      ; 1078           ;
; 2 - 3                      ; 10             ;
; 4 - 5                      ; 11             ;
; 6 - 7                      ; 7              ;
; 8 - 9                      ; 31             ;
; 10 - 11                    ; 36             ;
; 12 - 13                    ; 28             ;
; 14 - 15                    ; 12             ;
; 16 - 17                    ; 16             ;
; 18 - 19                    ; 14             ;
; 20 - 21                    ; 4              ;
; 22 - 23                    ; 0              ;
; 24 - 25                    ; 0              ;
; 26 - 27                    ; 1              ;
+----------------------------+----------------+


+-------------------------------------------------------------------------------------------+
; Row Interconnect                                                                          ;
+-------+----------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used    ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+----------------------+-----------------------------+------------------------------+
;  A    ;  12 / 208 ( 6 % )    ;  0 / 104 ( 0 % )            ;  11 / 104 ( 11 % )           ;
;  B    ;  1 / 208 ( < 1 % )   ;  0 / 104 ( 0 % )            ;  1 / 104 ( < 1 % )           ;
;  C    ;  1 / 208 ( < 1 % )   ;  1 / 104 ( < 1 % )          ;  1 / 104 ( < 1 % )           ;
;  D    ;  1 / 208 ( < 1 % )   ;  0 / 104 ( 0 % )            ;  1 / 104 ( < 1 % )           ;
;  E    ;  1 / 208 ( < 1 % )   ;  0 / 104 ( 0 % )            ;  1 / 104 ( < 1 % )           ;
;  F    ;  2 / 208 ( < 1 % )   ;  0 / 104 ( 0 % )            ;  1 / 104 ( < 1 % )           ;
;  G    ;  2 / 208 ( < 1 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  H    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  I    ;  33 / 208 ( 16 % )   ;  5 / 104 ( 5 % )            ;  39 / 104 ( 38 % )           ;
;  J    ;  21 / 208 ( 10 % )   ;  0 / 104 ( 0 % )            ;  19 / 104 ( 18 % )           ;
;  K    ;  94 / 208 ( 45 % )   ;  8 / 104 ( 8 % )            ;  84 / 104 ( 81 % )           ;
;  L    ;  2 / 208 ( < 1 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  M    ;  161 / 208 ( 77 % )  ;  67 / 104 ( 64 % )          ;  72 / 104 ( 69 % )           ;
;  N    ;  9 / 208 ( 4 % )     ;  0 / 104 ( 0 % )            ;  14 / 104 ( 13 % )           ;
;  O    ;  4 / 208 ( 2 % )     ;  0 / 104 ( 0 % )            ;  11 / 104 ( 11 % )           ;
;  P    ;  78 / 208 ( 38 % )   ;  60 / 104 ( 58 % )          ;  47 / 104 ( 45 % )           ;
;  Q    ;  1 / 208 ( < 1 % )   ;  0 / 104 ( 0 % )            ;  1 / 104 ( < 1 % )           ;
;  R    ;  2 / 208 ( < 1 % )   ;  0 / 104 ( 0 % )            ;  1 / 104 ( < 1 % )           ;
;  S    ;  102 / 208 ( 49 % )  ;  26 / 104 ( 25 % )          ;  64 / 104 ( 62 % )           ;
;  T    ;  1 / 208 ( < 1 % )   ;  0 / 104 ( 0 % )            ;  1 / 104 ( < 1 % )           ;
;  U    ;  2 / 208 ( < 1 % )   ;  0 / 104 ( 0 % )            ;  2 / 104 ( 2 % )             ;
;  V    ;  15 / 208 ( 7 % )    ;  0 / 104 ( 0 % )            ;  24 / 104 ( 23 % )           ;
;  W    ;  1 / 208 ( < 1 % )   ;  0 / 104 ( 0 % )            ;  1 / 104 ( < 1 % )           ;
;  X    ;  1 / 208 ( < 1 % )   ;  1 / 104 ( < 1 % )          ;  2 / 104 ( 2 % )             ;
; Total ;  547 / 4992 ( 11 % ) ;  168 / 2496 ( 7 % )         ;  398 / 2496 ( 16 % )         ;
+-------+----------------------+-----------------------------+------------------------------+


+------------------------------+
; LAB Column Interconnect      ;
+-------+----------------------+
; Col.  ; Interconnect Used    ;
+-------+----------------------+
; 1     ;  4 / 48 ( 8 % )      ;
; 2     ;  7 / 48 ( 15 % )     ;
; 3     ;  6 / 48 ( 13 % )     ;
; 4     ;  5 / 48 ( 10 % )     ;
; 5     ;  1 / 48 ( 2 % )      ;
; 6     ;  5 / 48 ( 10 % )     ;
; 7     ;  3 / 48 ( 6 % )      ;
; 8     ;  4 / 48 ( 8 % )      ;
; 9     ;  6 / 48 ( 13 % )     ;
; 10    ;  3 / 48 ( 6 % )      ;
; 11    ;  5 / 48 ( 10 % )     ;
; 12    ;  2 / 48 ( 4 % )      ;
; 13    ;  1 / 48 ( 2 % )      ;
; 14    ;  6 / 48 ( 13 % )     ;
; 15    ;  1 / 48 ( 2 % )      ;
; 16    ;  2 / 48 ( 4 % )      ;
; 17    ;  4 / 48 ( 8 % )      ;
; 18    ;  2 / 48 ( 4 % )      ;
; 19    ;  6 / 48 ( 13 % )     ;
; 20    ;  5 / 48 ( 10 % )     ;
; 21    ;  2 / 48 ( 4 % )      ;
; 22    ;  6 / 48 ( 13 % )     ;
; 23    ;  3 / 48 ( 6 % )      ;
; 24    ;  3 / 48 ( 6 % )      ;
; 25    ;  2 / 48 ( 4 % )      ;
; 26    ;  8 / 48 ( 17 % )     ;
; 27    ;  9 / 48 ( 19 % )     ;
; 28    ;  13 / 48 ( 27 % )    ;
; 29    ;  9 / 48 ( 19 % )     ;
; 30    ;  12 / 48 ( 25 % )    ;
; 31    ;  10 / 48 ( 21 % )    ;
; 32    ;  6 / 48 ( 13 % )     ;
; 33    ;  5 / 48 ( 10 % )     ;
; 34    ;  9 / 48 ( 19 % )     ;
; 35    ;  5 / 48 ( 10 % )     ;
; 36    ;  7 / 48 ( 15 % )     ;
; 37    ;  7 / 48 ( 15 % )     ;
; 38    ;  14 / 48 ( 29 % )    ;
; 39    ;  8 / 48 ( 17 % )     ;
; 40    ;  5 / 48 ( 10 % )     ;
; 41    ;  9 / 48 ( 19 % )     ;
; 42    ;  6 / 48 ( 13 % )     ;
; 43    ;  6 / 48 ( 13 % )     ;
; 44    ;  5 / 48 ( 10 % )     ;
; 45    ;  7 / 48 ( 15 % )     ;
; 46    ;  11 / 48 ( 23 % )    ;
; 47    ;  9 / 48 ( 19 % )     ;
; 48    ;  10 / 48 ( 21 % )    ;
; 49    ;  8 / 48 ( 17 % )     ;
; 50    ;  13 / 48 ( 27 % )    ;
; 51    ;  17 / 48 ( 35 % )    ;
; 52    ;  8 / 48 ( 17 % )     ;
; Total ;  330 / 2496 ( 13 % ) ;
+-------+----------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  8 / 96 ( 8 % )   ;
; Total ;  8 / 96 ( 8 % )   ;
+-------+-------------------+


+------------------------------------------------------------+
; Fitter Resource Usage Summary                              ;
+-----------------------------------+------------------------+
; Resource                          ; Usage                  ;
+-----------------------------------+------------------------+
; Total logic elements              ; 1,242 / 9,984 ( 12 % ) ;
; Registers                         ; 555 / 9,984 ( 6 % )    ;
; Logic elements in carry chains    ; 62                     ;
; User inserted logic elements      ; 0                      ;
; I/O pins                          ; 73 / 182 ( 40 % )      ;
;     -- Clock pins                 ; 3 / 2 ( 150 % )        ;
;     -- Dedicated input pins       ; 4 / 4 ( 100 % )        ;
; Global signals                    ; 3                      ;
; EABs                              ; 1 / 24 ( 4 % )         ;
; Total memory bits                 ; 128 / 98,304 ( < 1 % ) ;
; Total RAM block bits              ; 4,096 / 98,304 ( 4 % ) ;
; Maximum fan-out node              ; clk                    ;
; Maximum fan-out                   ; 342                    ;
; Highest non-global fan-out signal ; reset                  ;
; Highest non-global fan-out        ; 313                    ;
; Total fan-out                     ; 5277                   ;
; Average fan-out                   ; 3.99                   ;
+-----------------------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                 ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                       ; Library Name ;
+------------------------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------+--------------+
; |Block1                                                    ; 1242 (5)    ; 555          ; 128         ; 73   ; 687 (3)      ; 58 (1)            ; 497 (1)          ; 62 (0)          ; 0 (0)      ; |Block1                                                                                                                   ; work         ;
;    |COM_controller_16C550:b2v_inst9|                       ; 618 (557)   ; 316          ; 128         ; 0    ; 302 (271)    ; 48 (48)           ; 268 (238)        ; 62 (2)          ; 0 (0)      ; |Block1|COM_controller_16C550:b2v_inst9                                                                                   ; work         ;
;       |altdpram:FIFO_TX_COM1_rtl_7|                        ; 0 (0)       ; 0            ; 128         ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Block1|COM_controller_16C550:b2v_inst9|altdpram:FIFO_TX_COM1_rtl_7                                                       ; work         ;
;       |lpm_add_sub:Add2|                                   ; 15 (0)      ; 0            ; 0           ; 0    ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |Block1|COM_controller_16C550:b2v_inst9|lpm_add_sub:Add2                                                                  ; work         ;
;          |addcore:adder|                                   ; 15 (1)      ; 0            ; 0           ; 0    ; 15 (1)       ; 0 (0)             ; 0 (0)            ; 15 (1)          ; 0 (0)      ; |Block1|COM_controller_16C550:b2v_inst9|lpm_add_sub:Add2|addcore:adder                                                    ; work         ;
;             |a_csnbuffer:result_node|                      ; 14 (14)     ; 0            ; 0           ; 0    ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 14 (14)         ; 0 (0)      ; |Block1|COM_controller_16C550:b2v_inst9|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node                            ; work         ;
;       |lpm_add_sub:Add3|                                   ; 15 (0)      ; 0            ; 0           ; 0    ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |Block1|COM_controller_16C550:b2v_inst9|lpm_add_sub:Add3                                                                  ; work         ;
;          |addcore:adder|                                   ; 15 (1)      ; 0            ; 0           ; 0    ; 15 (1)       ; 0 (0)             ; 0 (0)            ; 15 (1)          ; 0 (0)      ; |Block1|COM_controller_16C550:b2v_inst9|lpm_add_sub:Add3|addcore:adder                                                    ; work         ;
;             |a_csnbuffer:result_node|                      ; 14 (14)     ; 0            ; 0           ; 0    ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 14 (14)         ; 0 (0)      ; |Block1|COM_controller_16C550:b2v_inst9|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node                            ; work         ;
;       |lpm_counter:FIFO_RX_COM1_int_trigger_counter_rtl_1| ; 4 (0)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |Block1|COM_controller_16C550:b2v_inst9|lpm_counter:FIFO_RX_COM1_int_trigger_counter_rtl_1                                ; work         ;
;          |alt_counter_f10ke:wysi_counter|                  ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |Block1|COM_controller_16C550:b2v_inst9|lpm_counter:FIFO_RX_COM1_int_trigger_counter_rtl_1|alt_counter_f10ke:wysi_counter ; work         ;
;       |lpm_counter:FIFO_RX_COM1_raddr_rtl_5|               ; 5 (0)       ; 4            ; 0           ; 0    ; 1 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |Block1|COM_controller_16C550:b2v_inst9|lpm_counter:FIFO_RX_COM1_raddr_rtl_5                                              ; work         ;
;          |alt_counter_f10ke:wysi_counter|                  ; 5 (5)       ; 4            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |Block1|COM_controller_16C550:b2v_inst9|lpm_counter:FIFO_RX_COM1_raddr_rtl_5|alt_counter_f10ke:wysi_counter               ; work         ;
;       |lpm_counter:FIFO_RX_COM1_waddr_rtl_6|               ; 4 (0)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |Block1|COM_controller_16C550:b2v_inst9|lpm_counter:FIFO_RX_COM1_waddr_rtl_6                                              ; work         ;
;          |alt_counter_f10ke:wysi_counter|                  ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |Block1|COM_controller_16C550:b2v_inst9|lpm_counter:FIFO_RX_COM1_waddr_rtl_6|alt_counter_f10ke:wysi_counter               ; work         ;
;       |lpm_counter:FIFO_TX_COM1_raddr_rtl_2|               ; 4 (0)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |Block1|COM_controller_16C550:b2v_inst9|lpm_counter:FIFO_TX_COM1_raddr_rtl_2                                              ; work         ;
;          |alt_counter_f10ke:wysi_counter|                  ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |Block1|COM_controller_16C550:b2v_inst9|lpm_counter:FIFO_TX_COM1_raddr_rtl_2|alt_counter_f10ke:wysi_counter               ; work         ;
;       |lpm_counter:FIFO_TX_COM1_waddr_rtl_3|               ; 4 (0)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |Block1|COM_controller_16C550:b2v_inst9|lpm_counter:FIFO_TX_COM1_waddr_rtl_3                                              ; work         ;
;          |alt_counter_f10ke:wysi_counter|                  ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |Block1|COM_controller_16C550:b2v_inst9|lpm_counter:FIFO_TX_COM1_waddr_rtl_3|alt_counter_f10ke:wysi_counter               ; work         ;
;       |lpm_counter:RSR_COM1_counter_rtl_4|                 ; 4 (0)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |Block1|COM_controller_16C550:b2v_inst9|lpm_counter:RSR_COM1_counter_rtl_4                                                ; work         ;
;          |alt_counter_f10ke:wysi_counter|                  ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |Block1|COM_controller_16C550:b2v_inst9|lpm_counter:RSR_COM1_counter_rtl_4|alt_counter_f10ke:wysi_counter                 ; work         ;
;       |lpm_counter:RSR_COM1_timeout_counter_rtl_0|         ; 6 (0)       ; 6            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 6 (0)            ; 6 (0)           ; 0 (0)      ; |Block1|COM_controller_16C550:b2v_inst9|lpm_counter:RSR_COM1_timeout_counter_rtl_0                                        ; work         ;
;          |alt_counter_f10ke:wysi_counter|                  ; 6 (6)       ; 6            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |Block1|COM_controller_16C550:b2v_inst9|lpm_counter:RSR_COM1_timeout_counter_rtl_0|alt_counter_f10ke:wysi_counter         ; work         ;
;    |LPT_controller_82550:b2v_inst1|                        ; 52 (52)     ; 28           ; 0           ; 0    ; 24 (24)      ; 8 (8)             ; 20 (20)          ; 0 (0)           ; 0 (0)      ; |Block1|LPT_controller_82550:b2v_inst1                                                                                    ; work         ;
;    |PCI_io:b2v_inst8|                                      ; 106 (106)   ; 32           ; 0           ; 0    ; 74 (74)      ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |Block1|PCI_io:b2v_inst8                                                                                                  ; work         ;
;    |PCI_target_controller:b2v_inst4|                       ; 461 (461)   ; 177          ; 0           ; 0    ; 284 (284)    ; 1 (1)             ; 176 (176)        ; 0 (0)           ; 0 (0)      ; |Block1|PCI_target_controller:b2v_inst4                                                                                   ; work         ;
+------------------------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------+
; Delay Chain Summary                        ;
+-------------------+----------+-------------+
; Name              ; Pin Type ; Pad to Core ;
+-------------------+----------+-------------+
; intd              ; Input    ; OFF         ;
; intc              ; Input    ; OFF         ;
; intb              ; Input    ; OFF         ;
; reset             ; Input    ; ON          ;
; clk               ; Input    ; OFF         ;
; baudclk_221184kHz ; Input    ; OFF         ;
; cbe[2]            ; Input    ; ON          ;
; cbe[1]            ; Input    ; ON          ;
; cbe[0]            ; Input    ; ON          ;
; cbe[3]            ; Input    ; ON          ;
; irdy              ; Input    ; ON          ;
; CTS               ; Input    ; OFF         ;
; RX1               ; Input    ; ON          ;
; idsel             ; Input    ; ON          ;
; ERR               ; Input    ; OFF         ;
; SELT              ; Input    ; OFF         ;
; PE                ; Input    ; ON          ;
; BUSY              ; Input    ; ON          ;
; frame             ; Input    ; ON          ;
; ACK               ; Input    ; ON          ;
; led2              ; Output   ; OFF         ;
; TX1               ; Output   ; OFF         ;
; RTS               ; Output   ; OFF         ;
; inta              ; Output   ; OFF         ;
; RS422_TX_MINUS    ; Output   ; OFF         ;
; clk_out           ; Output   ; OFF         ;
; par               ; Bidir    ; ON          ;
; trdy              ; Bidir    ; ON          ;
; devsel            ; Bidir    ; ON          ;
; STROBE            ; Bidir    ; ON          ;
; SIN               ; Bidir    ; ON          ;
; AFD               ; Bidir    ; ON          ;
; INIT              ; Bidir    ; ON          ;
; ad[0]             ; Bidir    ; ON          ;
; ad[1]             ; Bidir    ; ON          ;
; ad[2]             ; Bidir    ; ON          ;
; ad[3]             ; Bidir    ; ON          ;
; ad[4]             ; Bidir    ; ON          ;
; ad[5]             ; Bidir    ; ON          ;
; ad[6]             ; Bidir    ; ON          ;
; ad[7]             ; Bidir    ; ON          ;
; ad[8]             ; Bidir    ; ON          ;
; ad[9]             ; Bidir    ; ON          ;
; ad[10]            ; Bidir    ; ON          ;
; ad[11]            ; Bidir    ; ON          ;
; ad[12]            ; Bidir    ; ON          ;
; ad[13]            ; Bidir    ; ON          ;
; ad[14]            ; Bidir    ; ON          ;
; ad[15]            ; Bidir    ; ON          ;
; ad[16]            ; Bidir    ; ON          ;
; ad[17]            ; Bidir    ; ON          ;
; ad[18]            ; Bidir    ; ON          ;
; ad[19]            ; Bidir    ; ON          ;
; ad[20]            ; Bidir    ; ON          ;
; ad[21]            ; Bidir    ; ON          ;
; ad[22]            ; Bidir    ; ON          ;
; ad[23]            ; Bidir    ; ON          ;
; ad[24]            ; Bidir    ; ON          ;
; ad[25]            ; Bidir    ; ON          ;
; ad[26]            ; Bidir    ; ON          ;
; ad[27]            ; Bidir    ; ON          ;
; ad[28]            ; Bidir    ; ON          ;
; ad[29]            ; Bidir    ; ON          ;
; ad[30]            ; Bidir    ; ON          ;
; ad[31]            ; Bidir    ; ON          ;
; LPT_DATA[0]       ; Bidir    ; ON          ;
; LPT_DATA[1]       ; Bidir    ; ON          ;
; LPT_DATA[2]       ; Bidir    ; ON          ;
; LPT_DATA[3]       ; Bidir    ; ON          ;
; LPT_DATA[4]       ; Bidir    ; ON          ;
; LPT_DATA[5]       ; Bidir    ; ON          ;
; LPT_DATA[6]       ; Bidir    ; ON          ;
; LPT_DATA[7]       ; Bidir    ; ON          ;
+-------------------+----------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------+-----------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+------+----------+
; Name                                                                ; Mode      ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; EABs ; MIF  ; Location ;
+---------------------------------------------------------------------+-----------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+------+----------+
; COM_controller_16C550:b2v_inst9|altdpram:FIFO_TX_COM1_rtl_7|content ; Dual Port ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; no                     ; yes                     ; 128  ; 1    ; none ; ESB_I    ;
+---------------------------------------------------------------------+-----------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+------+----------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in c:/altera/90sp1/quartus/pciusbtest_90sp1/pciusbtest_90sp1.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Oct 14 17:52:13 2018
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off pciusbtest_90sp1 -c pciusbtest_90sp1
Info: Selected device EPF10K200SRC240-3 for design "pciusbtest_90sp1"
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Inserted 2 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Sun Oct 14 2018 at 17:52:14
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:07
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:03
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 210 megabytes
    Info: Processing ended: Sun Oct 14 17:52:32 2018
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:20


