Yimin's solutions to verilog practices on [HDLbits](https://hdlbits.01xz.net/wiki/Main_Page)

```
.
├── README.txt
└── Verilog Language
    ├── Basics
    │   ├── 7485-chip.v
    │   ├── AND-gate.v
    │   ├── NOR-gate.v
    │   ├── XNOR-gate.v
    │   ├── declaring-wires.v
    │   ├── four-wires.v
    │   ├── inverter.v
    │   └── simple-wire.v
    ├── Modules_Hierarchy
    │   ├── adder-subtractor.v
    │   ├── adder1.v
    │   ├── adder2.v
    │   ├── carry-select-adder.v
    │   ├── connecting-ports-by-name.v
    │   ├── connecting-ports-by-position.v
    │   ├── modules-and-vectors.v
    │   ├── modules.v
    │   └── three-modules.v
    ├── Procedures
    │   ├── always-blocks-clocked.v
    │   ├── always-blocks.v
    │   ├── case-statement.v
    │   ├── if-statement-latches.v
    │   └── if-statement.v
    └── Vectors
        ├── bitwise-operation.v
        ├── four-input-gates.v
        ├── more-replication.v
        ├── replication-operator.v
        ├── vector-concatenation-operation.v
        ├── vector-part-select.v
        ├── vector-reversal1.v
        ├── vectors-in-more-detail.v
        └── vectors.v
```
*Inspired By [@BugenZhao](https://github.com/bugenzhao)*