Fitter report for cpu8
Mon Feb 19 12:58:18 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Incremental Compilation LogicLock Region Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. LogicLock Region Resource Usage
 14. Fitter Partition Statistics
 15. Input Pins
 16. Output Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Feb 19 12:58:18 2024       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; cpu8                                        ;
; Top-level Entity Name              ; cpu8                                        ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE75F29C8                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 327 / 75,408 ( < 1 % )                      ;
;     Total combinational functions  ; 309 / 75,408 ( < 1 % )                      ;
;     Dedicated logic registers      ; 186 / 75,408 ( < 1 % )                      ;
; Total registers                    ; 186                                         ;
; Total pins                         ; 11 / 427 ( 3 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 2,810,880 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 400 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE75F29C8                          ;                                       ;
; Maximum processors allowed for parallel compilation                        ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Router Timing Optimization Level                                           ; MAXIMUM                               ; Normal                                ;
; Placement Effort Multiplier                                                ; 10                                    ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 10                                    ; 1.0                                   ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths        ; All Paths                             ;
; Optimize Timing for ECOs                                                   ; On                                    ; Off                                   ;
; Final Placement Optimizations                                              ; Always                                ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Always                                ; Automatically                         ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; On                                    ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                                    ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Extra                                 ; Normal                                ;
; Maximum number of global clocks allowed                                    ; 8                                     ; -1 (Unlimited)                        ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 2.37        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  33.3%      ;
;     Processors 5-6         ;  18.5%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; led      ; Missing drive strength ;
; gpio[0]  ; Missing drive strength ;
; gpio[1]  ; Missing drive strength ;
; gpio[2]  ; Missing drive strength ;
; gpio[3]  ; Missing drive strength ;
; gpio[4]  ; Missing drive strength ;
; gpio[5]  ; Missing drive strength ;
; gpio[6]  ; Missing drive strength ;
; gpio[7]  ; Missing drive strength ;
+----------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                ;
+----------------------------------------------+------------+--------------------+---------------------+-----------+----------------+----------------------------------------------+------------------+-----------------------+
; Node                                         ; Action     ; Operation          ; Reason              ; Node Port ; Node Port Name ; Destination Node                             ; Destination Port ; Destination Port Name ;
+----------------------------------------------+------------+--------------------+---------------------+-----------+----------------+----------------------------------------------+------------------+-----------------------+
; top:top|A_reg:regA|a_bus[1]~7                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|A_reg:regA|a_bus[1]~8                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|A_reg:regA|a_bus[1]~9                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|A_reg:regA|a_bus[1]~36               ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|A_reg:regA|a_bus[1]~37               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|A_reg:regA|a_bus[1]~37_RESYN16_BDD17 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|A_reg:regA|a_bus[1]~37_RESYN18_BDD19 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|A_reg:regA|a_bus[1]~37_RESYN20_BDD21 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|A_reg:regA|a_bus[1]~37_RESYN22_BDD23 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|A_reg:regA|a_bus[1]~37_RESYN24_BDD25 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|A_reg:regA|a_bus[2]~14               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|A_reg:regA|a_bus[2]~14_RESYN8_BDD9   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|A_reg:regA|a_bus[2]~14_RESYN10_BDD11 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|A_reg:regA|a_bus[3]~18               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[3]~18_Duplicate_96  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[3]~19               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|A_reg:regA|a_bus[3]~19               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[3]~19_Duplicate_65  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[3]~19               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[3]~19_Duplicate_83  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[3]~19               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[3]~19_Duplicate_85  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[3]~19               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[3]~19_Duplicate_91  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[3]~19               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[3]~19_Duplicate_93  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[3]~19               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[3]~19_Duplicate_95  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[3]~19               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[3]~19_Duplicate_100 ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[3]~19               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[3]~19_Duplicate_102 ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[3]~19               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[3]~19_Duplicate_106 ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[3]~19               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[3]~19_Duplicate_108 ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[3]~19               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[3]~19_Duplicate_116 ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[3]~19               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[3]~19_Duplicate_124 ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[3]~19_RESYN12_BDD13 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|A_reg:regA|a_bus[3]~19_RESYN14_BDD15 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|A_reg:regA|a_bus[4]~21               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[4]~21_Duplicate_40  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[4]~21               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[4]~21_Duplicate_42  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[4]~21               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[4]~21_Duplicate_44  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[4]~21               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[4]~21_Duplicate_46  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[4]~21               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[4]~21_Duplicate_48  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[4]~21               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[4]~21_Duplicate_73  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[5]~22               ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|A_reg:regA|a_bus[5]~23               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|A_reg:regA|a_bus[5]~23               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[5]~23_Duplicate_49  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[5]~23               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[5]~23_Duplicate_51  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[5]~23               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[5]~23_Duplicate_53  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[5]~23               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[5]~23_Duplicate_81  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[5]~23               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[5]~23_Duplicate_87  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[5]~23               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[5]~23_Duplicate_89  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[5]~23               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[5]~23_Duplicate_98  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[5]~23               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[5]~23_Duplicate_104 ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[5]~23               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[5]~23_Duplicate_112 ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[5]~23               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[5]~23_Duplicate_120 ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[5]~23               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[5]~23_Duplicate_122 ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[5]~23_Duplicate_53  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|A_reg:regA|a_bus[5]~23_RESYN0_BDD1   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|A_reg:regA|a_bus[5]~23_RESYN2_BDD3   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|A_reg:regA|a_bus[5]~23_RESYN4_BDD5   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|A_reg:regA|a_bus[5]~23_RESYN6_BDD7   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|A_reg:regA|a_bus[6]~29               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[6]~29_Duplicate_54  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[6]~29               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[6]~29_Duplicate_64  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[6]~29               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[6]~29_Duplicate_110 ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[6]~29               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[6]~29_Duplicate_118 ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[6]~29               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[6]~29_Duplicate_126 ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[7]~35               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[7]~35_Duplicate_39  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[7]~35               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[7]~35_Duplicate_56  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[7]~35               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[7]~35_Duplicate_58  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[7]~35               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[7]~35_Duplicate_60  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[7]~35               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[7]~35_Duplicate_62  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[7]~35               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[7]~35_Duplicate_67  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[7]~35               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[7]~35_Duplicate_69  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[7]~35               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[7]~35_Duplicate_71  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[7]~35               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[7]~35_Duplicate_75  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[7]~35               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[7]~35_Duplicate_77  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[7]~35               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[7]~35_Duplicate_79  ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[7]~35               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; top:top|A_reg:regA|a_bus[7]~35_Duplicate_114 ; COMBOUT          ;                       ;
; top:top|A_reg:regA|a_bus[7]~35_Duplicate_39  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|RAM:RAM|Mux2~6                       ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|RAM:RAM|Mux2~8                       ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|RAM:RAM|Mux2~9                       ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|RAM:RAM|memory[0][3]~18              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|RAM:RAM|memory[0][4]~21              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|RAM:RAM|memory[1][2]~12              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|RAM:RAM|memory[1][3]~17              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|RAM:RAM|memory[2][3]~16              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|RAM:RAM|memory[3][5]~26              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|RAM:RAM|memory[3][7]~33              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|RAM:RAM|memory[4][3]~15              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|RAM:RAM|memory[4][4]~20              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|RAM:RAM|memory[12][3]~19             ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
; top:top|RAM:RAM|memory[12][4]~22             ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                              ;                  ;                       ;
+----------------------------------------------+------------+--------------------+---------------------+-----------+----------------+----------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 480 ) ; 0.00 % ( 0 / 480 )         ; 0.00 % ( 0 / 480 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 480 ) ; 0.00 % ( 0 / 480 )         ; 0.00 % ( 0 / 480 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                                      ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-----------------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                                ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-----------------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                         ;
; alta_pllx:inpll_F12874A2       ; User-created   ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; inpll:pll_inst|alta_pllx:inpll_F12874A2 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst          ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 464 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; alta_pllx:inpll_F12874A2       ; 0.00 % ( 0 / 6 )      ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation LogicLock Region Preservation                                                                                                           ;
+-----------------+-------------------------------+------------------+-----------------+------------------+------------------+-----------------+------------------+
; Region Name     ; Partitions                    ; Requested Origin ; Requested Width ; Requested Height ; Effective Origin ; Effective Width ; Effective Height ;
+-----------------+-------------------------------+------------------+-----------------+------------------+------------------+-----------------+------------------+
; LOGIC_RESERVE_0 ;                               ; X1_Y1            ; 9               ; 1                ; X1_Y1            ; 9               ; 1                ;
; LOGIC_RESERVE_1 ;                               ; X4_Y2            ; 1               ; 7                ; X4_Y2            ; 1               ; 7                ;
; LOGIC_RESERVE_2 ;                               ; X11_Y1           ; 1               ; 8                ; X11_Y1           ; 1               ; 8                ;
; core_logic      ; Top, alta_pllx:inpll_F12874A2 ; X1_Y1            ; 13              ; 8                ; X1_Y1            ; 13              ; 8                ;
+-----------------+-------------------------------+------------------+-----------------+------------------+------------------+-----------------+------------------+
Note: The effective origin and size are the region properties taking into account any post-fit logic assigned to the LogicLock region.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/desktop/cpu_8bit_fpga/cpu_8bit_fpga/quartus_logs/cpu8.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 327 / 75,408 ( < 1 % ) ;
;     -- Combinational with no register       ; 141                    ;
;     -- Register only                        ; 18                     ;
;     -- Combinational with a register        ; 168                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 184                    ;
;     -- 3 input functions                    ; 52                     ;
;     -- <=2 input functions                  ; 73                     ;
;     -- Register only                        ; 18                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 297                    ;
;     -- arithmetic mode                      ; 12                     ;
;                                             ;                        ;
; Total registers*                            ; 186 / 77,471 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 186 / 75,408 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 2,063 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 32 / 4,713 ( < 1 % )   ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 11 / 427 ( 3 % )       ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 2                      ;
; M9Ks                                        ; 0 / 305 ( 0 % )        ;
; Total block memory bits                     ; 0 / 2,810,880 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 2,810,880 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 400 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 2 / 20 ( 10 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 5% / 4% / 6%           ;
; Maximum fan-out                             ; 186                    ;
; Highest non-global fan-out                  ; 55                     ;
; Total fan-out                               ; 1798                   ;
; Average fan-out                             ; 3.29                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------+
; LogicLock Region Resource Usage                                                                                                             ;
+---------------------------------------------+-------------------+-----------------+-----------------+-----------------+---------------------+
; Statistic                                   ; Root Region       ; LOGIC_RESERVE_0 ; LOGIC_RESERVE_1 ; LOGIC_RESERVE_2 ; core_logic          ;
+---------------------------------------------+-------------------+-----------------+-----------------+-----------------+---------------------+
; Difficulty Clustering Region                ; Low               ; Low             ; Low             ; Low             ; Low                 ;
;                                             ;                   ;                 ;                 ;                 ;                     ;
; Total logic elements                        ; 0 / 75408 ( 0 % ) ; 0 / 144 ( 0 % ) ; 0 / 112 ( 0 % ) ; 0 / 128 ( 0 % ) ; 327 / 1664 ( 20 % ) ;
;     -- Combinational with no register       ; 0                 ; 0               ; 0               ; 0               ; 141                 ;
;     -- Register only                        ; 0                 ; 0               ; 0               ; 0               ; 18                  ;
;     -- Combinational with a register        ; 0                 ; 0               ; 0               ; 0               ; 168                 ;
;                                             ;                   ;                 ;                 ;                 ;                     ;
; Logic element usage by number of LUT inputs ;                   ;                 ;                 ;                 ;                     ;
;     -- 4 input functions                    ; 0                 ; 0               ; 0               ; 0               ; 184                 ;
;     -- 3 input functions                    ; 0                 ; 0               ; 0               ; 0               ; 52                  ;
;     -- <=2 input functions                  ; 0                 ; 0               ; 0               ; 0               ; 73                  ;
;     -- Register only                        ; 0                 ; 0               ; 0               ; 0               ; 18                  ;
;                                             ;                   ;                 ;                 ;                 ;                     ;
; Logic elements by mode                      ;                   ;                 ;                 ;                 ;                     ;
;     -- normal mode                          ; 0                 ; 0               ; 0               ; 0               ; 297                 ;
;     -- arithmetic mode                      ; 0                 ; 0               ; 0               ; 0               ; 12                  ;
;                                             ;                   ;                 ;                 ;                 ;                     ;
; Total registers                             ; 0                 ; 0               ; 0               ; 0               ; 186                 ;
;     -- Dedicated logic registers            ; 0 / 75408 ( 0 % ) ; 0 / 144 ( 0 % ) ; 0 / 112 ( 0 % ) ; 0 / 128 ( 0 % ) ; 186 / 1664 ( 11 % ) ;
;     -- I/O registers                        ; 0                 ; 0               ; 0               ; 0               ; 0                   ;
;                                             ;                   ;                 ;                 ;                 ;                     ;
; Total LABs:  partially or completely used   ; 0 / 4713 ( 0 % )  ; 0 / 9 ( 0 % )   ; 0 / 7 ( 0 % )   ; 0 / 8 ( 0 % )   ; 32 / 104 ( 31 % )   ;
;                                             ;                   ;                 ;                 ;                 ;                     ;
; Virtual pins                                ; 0                 ; 0               ; 0               ; 0               ; 0                   ;
; I/O pins                                    ; 11                ; 0               ; 0               ; 0               ; 0                   ;
; Embedded Multiplier 9-bit elements          ; 0 / 400 ( 0 % )   ; 0               ; 0               ; 0               ; 0                   ;
; Total memory bits                           ; 0                 ; 0               ; 0               ; 0               ; 0                   ;
; Total RAM block bits                        ; 0                 ; 0               ; 0               ; 0               ; 0                   ;
; Clock control block                         ; 2 / 24 ( 8 % )    ; 0               ; 0               ; 0               ; 0                   ;
;                                             ;                   ;                 ;                 ;                 ;                     ;
; Connections                                 ;                   ;                 ;                 ;                 ;                     ;
;     -- Input Connections                    ; 9                 ; 0               ; 0               ; 0               ; 377                 ;
;     -- Registered Input Connections         ; 0                 ; 0               ; 0               ; 0               ; 372                 ;
;     -- Output Connections                   ; 377               ; 0               ; 0               ; 0               ; 9                   ;
;     -- Registered Output Connections        ; 0                 ; 0               ; 0               ; 0               ; 8                   ;
;                                             ;                   ;                 ;                 ;                 ;                     ;
; Internal Connections                        ;                   ;                 ;                 ;                 ;                     ;
;     -- Total Connections                    ; 403               ; 0               ; 0               ; 0               ; 1781                ;
;     -- Registered Connections               ; 0                 ; 0               ; 0               ; 0               ; 1022                ;
;                                             ;                   ;                 ;                 ;                 ;                     ;
; External Connections                        ;                   ;                 ;                 ;                 ;                     ;
;     -- Root Region                          ; 0                 ; 0               ; 0               ; 0               ; 386                 ;
;     -- LOGIC_RESERVE_0                      ; 0                 ; 0               ; 0               ; 0               ; 0                   ;
;     -- LOGIC_RESERVE_1                      ; 0                 ; 0               ; 0               ; 0               ; 0                   ;
;     -- LOGIC_RESERVE_2                      ; 0                 ; 0               ; 0               ; 0               ; 0                   ;
;     -- core_logic                           ; 386               ; 0               ; 0               ; 0               ; 0                   ;
;                                             ;                   ;                 ;                 ;                 ;                     ;
; Region Placement                            ;                   ;                 ;                 ;                 ;                     ;
;     -- Origin                               ; --                ; X1_Y1           ; X4_Y2           ; X11_Y1          ; X1_Y1               ;
;     -- Width                                ; --                ; 9               ; 1               ; 1               ; 13                  ;
;     -- Height                               ; --                ; 1               ; 7               ; 8               ; 8                   ;
+---------------------------------------------+-------------------+-----------------+-----------------+-----------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                     ;
+---------------------------------------------+-----------------------+--------------------------+--------------------------------+
; Statistic                                   ; Top                   ; alta_pllx:inpll_F12874A2 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                      ; Low                            ;
;                                             ;                       ;                          ;                                ;
; Total logic elements                        ; 322 / 75408 ( < 1 % ) ; 5 / 75408 ( < 1 % )      ; 0 / 75408 ( 0 % )              ;
;     -- Combinational with no register       ; 136                   ; 5                        ; 0                              ;
;     -- Register only                        ; 18                    ; 0                        ; 0                              ;
;     -- Combinational with a register        ; 168                   ; 0                        ; 0                              ;
;                                             ;                       ;                          ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                          ;                                ;
;     -- 4 input functions                    ; 184                   ; 0                        ; 0                              ;
;     -- 3 input functions                    ; 51                    ; 1                        ; 0                              ;
;     -- <=2 input functions                  ; 69                    ; 4                        ; 0                              ;
;     -- Register only                        ; 18                    ; 0                        ; 0                              ;
;                                             ;                       ;                          ;                                ;
; Logic elements by mode                      ;                       ;                          ;                                ;
;     -- normal mode                          ; 292                   ; 5                        ; 0                              ;
;     -- arithmetic mode                      ; 12                    ; 0                        ; 0                              ;
;                                             ;                       ;                          ;                                ;
; Total registers                             ; 186                   ; 0                        ; 0                              ;
;     -- Dedicated logic registers            ; 186 / 75408 ( < 1 % ) ; 0 / 75408 ( 0 % )        ; 0 / 75408 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                        ; 0                              ;
;                                             ;                       ;                          ;                                ;
; Total LABs:  partially or completely used   ; 32 / 4713 ( < 1 % )   ; 1 / 4713 ( < 1 % )       ; 0 / 4713 ( 0 % )               ;
;                                             ;                       ;                          ;                                ;
; Virtual pins                                ; 0                     ; 0                        ; 0                              ;
; I/O pins                                    ; 11                    ; 0                        ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 400 ( 0 % )       ; 0 / 400 ( 0 % )          ; 0 / 400 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                        ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                        ; 0                              ;
; Clock control block                         ; 1 / 24 ( 4 % )        ; 1 / 24 ( 4 % )           ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                          ;                                ;
; Connections                                 ;                       ;                          ;                                ;
;     -- Input Connections                    ; 186                   ; 11                       ; 0                              ;
;     -- Registered Input Connections         ; 186                   ; 0                        ; 0                              ;
;     -- Output Connections                   ; 10                    ; 187                      ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                        ; 0                              ;
;                                             ;                       ;                          ;                                ;
; Internal Connections                        ;                       ;                          ;                                ;
;     -- Total Connections                    ; 1791                  ; 198                      ; 5                              ;
;     -- Registered Connections               ; 836                   ; 0                        ; 0                              ;
;                                             ;                       ;                          ;                                ;
; External Connections                        ;                       ;                          ;                                ;
;     -- Top                                  ; 0                     ; 196                      ; 0                              ;
;     -- alta_pllx:inpll_F12874A2             ; 196                   ; 2                        ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                        ; 0                              ;
;                                             ;                       ;                          ;                                ;
; Partition Interface                         ;                       ;                          ;                                ;
;     -- Input Ports                          ; 2                     ; 8                        ; 0                              ;
;     -- Output Ports                         ; 9                     ; 5                        ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                        ; 0                              ;
;                                             ;                       ;                          ;                                ;
; Registered Ports                            ;                       ;                          ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                        ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                        ; 0                              ;
;                                             ;                       ;                          ;                                ;
; Port Connectivity                           ;                       ;                          ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 3                        ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                        ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 2                        ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                        ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                        ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                        ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                        ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 4                        ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk   ; AB4   ; 2        ; 0            ; 7            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; rst_n ; J1    ; 1        ; 0            ; 30           ; 7            ; 187                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; gpio[0] ; AF6   ; 3        ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio[1] ; AE5   ; 3        ; 5            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio[2] ; AD7   ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio[3] ; AE4   ; 3        ; 3            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio[4] ; AC4   ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio[5] ; AF5   ; 3        ; 5            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio[6] ; AG3   ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio[7] ; AB6   ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; led     ; G26   ; 6        ; 94           ; 56           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R19n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 45 ( 11 % ) ; 3.3V          ; --           ;
; 2        ; 3 / 49 ( 6 % )  ; 3.3V          ; --           ;
; 3        ; 6 / 59 ( 10 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )  ; 3.3V          ; --           ;
; 5        ; 0 / 52 ( 0 % )  ; 3.3V          ; --           ;
; 6        ; 2 / 48 ( 4 % )  ; 3.3V          ; --           ;
; 7        ; 0 / 59 ( 0 % )  ; 3.3V          ; --           ;
; 8        ; 0 / 57 ( 0 % )  ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 435        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 432        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 412        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 409        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 418        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 399        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 397        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 392        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 384        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 382        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 377        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 365        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 363        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A21      ; 350        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 348        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 337        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ; 330        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 329        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA6      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA7      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA8      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA13     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA15     ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ; 223        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA24     ; 226        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 240        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 239        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 96         ; 2        ; clk                                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB5      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 101        ; 2        ; gpio[7]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB7      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB13     ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB15     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB16     ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB19     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB23     ; 224        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 238        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 237        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 242        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 241        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 100        ; 2        ; gpio[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC5      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC11     ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC15     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 228        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 236        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 235        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 109        ; 3        ; gpio[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD8      ; 118        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 227        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 232        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 231        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 107        ; 3        ; gpio[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE5      ; 110        ; 3        ; gpio[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE6      ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 185        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 191        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AE27     ; 230        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 229        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 111        ; 3        ; gpio[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF6      ; 114        ; 3        ; gpio[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 186        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 225        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 108        ; 3        ; gpio[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG4      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 160        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 162        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 187        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 189        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 161        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 163        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 184        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 188        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 190        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 434        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 433        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 413        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 410        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 419        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 400        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 398        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 385        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 383        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 378        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 366        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 364        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 351        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 349        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 338        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 331        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 326        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C4       ; 439        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 437        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 436        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 422        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 420        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 416        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 403        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 414        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 390        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 386        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 388        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 380        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 375        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 361        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 354        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 358        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 356        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 347        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 343        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 339        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 341        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 336        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 325        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 316        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 440        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 438        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 424        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 423        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 421        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 417        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 404        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 415        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 391        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 387        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 389        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 381        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 376        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 362        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 355        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 359        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 357        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 344        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 327        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 340        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 342        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 335        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 317        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 315        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 314        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 441        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 430        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 431        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 428        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 426        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 407        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 405        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 396        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 379        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E17      ; 373        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 352        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 346        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E21      ; 332        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 328        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E24      ; 370        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 369        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 313        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 309        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 308        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 429        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 427        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 408        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 406        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 395        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 367        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 371        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 353        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 345        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 333        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 334        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 311        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 307        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 306        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ; 425        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 411        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 401        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 394        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 374        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 368        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 360        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 372        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G23      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G24      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G25      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 320        ; 6        ; led                                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G27      ; 301        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 300        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 402        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 319        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 318        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 312        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 310        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J1       ; 53         ; 1        ; rst_n                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J24      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J25      ; 299        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 298        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 273        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 272        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K25      ; 305        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 304        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 296        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 295        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 294        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 293        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 303        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 297        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 292        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 291        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 302        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 277        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M24      ; 281        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 290        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 289        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 288        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 287        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 45         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 282        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 275        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N25      ; 286        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 285        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P1       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 44         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 46         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 48         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 50         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 47         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 49         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 278        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 276        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 274        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 280        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 279        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 284        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 283        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ; 51         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 269        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 266        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 265        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 268        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 267        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 264        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 263        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T25      ; 262        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 257        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U23      ; 251        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 260        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 259        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 258        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 256        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 261        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V23      ; 255        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 254        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 253        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 252        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 250        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 249        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W25      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 248        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 55         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 54         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y3       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y23      ; 234        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 233        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 243        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 271        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 270        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                       ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node               ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                               ; Library Name ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------+--------------+
; |cpu8                                    ; 327 (2)     ; 186 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 11   ; 0            ; 141 (2)      ; 18 (0)            ; 168 (0)          ; |cpu8                                                             ; work         ;
;    |inpll:pll_inst|                      ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |cpu8|inpll:pll_inst                                              ; work         ;
;       |alta_pllx:inpll_F12874A2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |cpu8|inpll:pll_inst|alta_pllx:inpll_F12874A2                     ; work         ;
;    |top:top|                             ; 320 (0)     ; 186 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (0)      ; 18 (0)            ; 168 (0)          ; |cpu8|top:top                                                     ; work         ;
;       |ALU:ALU|                          ; 21 (3)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (2)       ; 0 (0)             ; 11 (1)           ; |cpu8|top:top|ALU:ALU                                             ; work         ;
;          |lpm_add_sub:Add1|              ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 10 (0)           ; |cpu8|top:top|ALU:ALU|lpm_add_sub:Add1                            ; work         ;
;             |add_sub_dui:auto_generated| ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 10 (10)          ; |cpu8|top:top|ALU:ALU|lpm_add_sub:Add1|add_sub_dui:auto_generated ; work         ;
;       |A_reg:regA|                       ; 97 (97)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 56 (56)          ; |cpu8|top:top|A_reg:regA                                          ; work         ;
;       |A_reg:regB|                       ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |cpu8|top:top|A_reg:regB                                          ; work         ;
;       |CU:CU|                            ; 63 (63)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 1 (1)             ; 16 (16)          ; |cpu8|top:top|CU:CU                                               ; work         ;
;       |IR:IR|                            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |cpu8|top:top|IR:IR                                               ; work         ;
;       |MAR:MAR|                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |cpu8|top:top|MAR:MAR                                             ; work         ;
;       |RAM:RAM|                          ; 167 (167)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 11 (11)           ; 119 (119)        ; |cpu8|top:top|RAM:RAM                                             ; work         ;
;       |flag:flagA|                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |cpu8|top:top|flag:flagA                                          ; work         ;
;       |out:out|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |cpu8|top:top|out:out                                             ; work         ;
;       |pc:pc|                            ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |cpu8|top:top|pc:pc                                               ; work         ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; led     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk     ; Input    ; (0) 0 ps      ; (6) 1314 ps   ; --                    ; --  ; --   ;
; rst_n   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+---------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                         ;
+----------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                      ; Pad To Core Index ; Setting ;
+----------------------------------------------------------+-------------------+---------+
; clk                                                      ;                   ;         ;
;      - inpll:pll_inst|alta_pllx:inpll_F12874A2|clkout0~0 ; 0                 ; 0       ;
;      - inpll:pll_inst|alta_pllx:inpll_F12874A2|clkout1~0 ; 1                 ; 6       ;
;      - inpll:pll_inst|alta_pllx:inpll_F12874A2|clkout2~0 ; 1                 ; 6       ;
;      - inpll:pll_inst|alta_pllx:inpll_F12874A2|clkout3~0 ; 1                 ; 6       ;
; rst_n                                                    ;                   ;         ;
+----------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                               ;
+---------------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                              ; Location          ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; inpll:pll_inst|alta_pllx:inpll_F12874A2|clkout0~0 ; LCCOMB_X1_Y7_N0   ; 186     ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; rst_n                                             ; PIN_J1            ; 186     ; Async. clear ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; top:top|CU:CU|Mux33~2                             ; LCCOMB_X9_Y7_N20  ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top:top|CU:CU|Mux36~1                             ; LCCOMB_X9_Y7_N22  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top:top|CU:CU|cu_ai                               ; FF_X6_Y4_N29      ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top:top|CU:CU|cu_bi                               ; FF_X9_Y4_N5       ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top:top|CU:CU|cu_ce                               ; FF_X9_Y4_N17      ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top:top|CU:CU|cu_eo                               ; FF_X9_Y4_N23      ; 55      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top:top|CU:CU|cu_j                                ; FF_X7_Y3_N31      ; 6       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; top:top|CU:CU|cu_mi                               ; FF_X6_Y3_N17      ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top:top|CU:CU|cu_oi                               ; FF_X9_Y7_N31      ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top:top|RAM:RAM|Decoder0~1                        ; LCCOMB_X10_Y5_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top:top|RAM:RAM|Decoder0~10                       ; LCCOMB_X13_Y4_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top:top|RAM:RAM|Decoder0~11                       ; LCCOMB_X12_Y4_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top:top|RAM:RAM|Decoder0~13                       ; LCCOMB_X9_Y6_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top:top|RAM:RAM|Decoder0~15                       ; LCCOMB_X9_Y6_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top:top|RAM:RAM|Decoder0~17                       ; LCCOMB_X9_Y5_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top:top|RAM:RAM|Decoder0~19                       ; LCCOMB_X10_Y6_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top:top|RAM:RAM|Decoder0~20                       ; LCCOMB_X8_Y3_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top:top|RAM:RAM|Decoder0~21                       ; LCCOMB_X8_Y3_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top:top|RAM:RAM|Decoder0~22                       ; LCCOMB_X9_Y3_N4   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top:top|RAM:RAM|Decoder0~23                       ; LCCOMB_X10_Y3_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top:top|RAM:RAM|Decoder0~3                        ; LCCOMB_X9_Y5_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top:top|RAM:RAM|Decoder0~5                        ; LCCOMB_X10_Y5_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top:top|RAM:RAM|Decoder0~7                        ; LCCOMB_X10_Y6_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top:top|RAM:RAM|Decoder0~8                        ; LCCOMB_X13_Y4_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top:top|RAM:RAM|Decoder0~9                        ; LCCOMB_X12_Y4_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                ;
+---------------------------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                              ; Location        ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; inpll:pll_inst|alta_pllx:inpll_F12874A2|clkout0~0 ; LCCOMB_X1_Y7_N0 ; 186     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; rst_n                                             ; PIN_J1          ; 186     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+---------------------------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                        ;
+------------------------------------------------------------------------------+---------+
; Name                                                                         ; Fan-Out ;
+------------------------------------------------------------------------------+---------+
; top:top|CU:CU|cu_eo                                                          ; 55      ;
; top:top|MAR:MAR|mar_add_4[3]                                                 ; 42      ;
; top:top|MAR:MAR|mar_add_4[1]                                                 ; 42      ;
; top:top|MAR:MAR|mar_add_4[0]                                                 ; 40      ;
; top:top|MAR:MAR|mar_add_4[2]                                                 ; 36      ;
; top:top|CU:CU|cnt[2]                                                         ; 25      ;
; top:top|CU:CU|cnt[0]                                                         ; 23      ;
; top:top|CU:CU|cnt[1]                                                         ; 23      ;
; top:top|A_reg:regA|a_bus[1]~37                                               ; 22      ;
; top:top|A_reg:regA|a_bus[0]~6                                                ; 22      ;
; top:top|A_reg:regA|a_bus[2]~14                                               ; 21      ;
; top:top|IR:IR|ir_bus_s[7]                                                    ; 19      ;
; top:top|CU:CU|cu_ro                                                          ; 19      ;
; top:top|IR:IR|ir_bus_s[5]                                                    ; 17      ;
; top:top|IR:IR|ir_bus_s[6]                                                    ; 16      ;
; top:top|ALU:ALU|lpm_add_sub:Add1|add_sub_dui:auto_generated|result_int[4]~8  ; 16      ;
; top:top|CU:CU|cu_co                                                          ; 15      ;
; top:top|IR:IR|ir_bus_s[4]                                                    ; 14      ;
; top:top|ALU:ALU|lpm_add_sub:Add1|add_sub_dui:auto_generated|result_int[8]~16 ; 14      ;
; top:top|A_reg:regA|a_bus[3]~19_RESYN14_BDD15                                 ; 13      ;
; top:top|A_reg:regA|a_bus[3]~19_RESYN12_BDD13                                 ; 13      ;
; top:top|A_reg:regA|a_bus[7]~34                                               ; 13      ;
; top:top|A_reg:regA|a_bus[7]~30                                               ; 13      ;
; top:top|ALU:ALU|lpm_add_sub:Add1|add_sub_dui:auto_generated|result_int[6]~12 ; 13      ;
; top:top|A_reg:regA|a_bus[5]~23_RESYN6_BDD7                                   ; 12      ;
; top:top|A_reg:regA|a_bus[6]~29                                               ; 12      ;
; top:top|CU:CU|cu_su                                                          ; 11      ;
; top:top|CU:CU|cu_ce                                                          ; 10      ;
; top:top|CU:CU|cu_ai                                                          ; 10      ;
; top:top|RAM:RAM|Mux3~9                                                       ; 10      ;
; top:top|A_reg:regA|a_bus[4]~20                                               ; 10      ;
; top:top|A_reg:regA|a_bus[0]~5                                                ; 10      ;
; top:top|CU:CU|cu_ao                                                          ; 10      ;
; top:top|CU:CU|cu_ri                                                          ; 9       ;
; top:top|CU:CU|cu_bi                                                          ; 9       ;
; top:top|CU:CU|Mux36~1                                                        ; 9       ;
; top:top|CU:CU|cu_oi                                                          ; 9       ;
; top:top|CU:CU|cu_io                                                          ; 9       ;
; top:top|RAM:RAM|Decoder0~23                                                  ; 8       ;
; top:top|RAM:RAM|Decoder0~22                                                  ; 8       ;
; top:top|RAM:RAM|Decoder0~21                                                  ; 8       ;
; top:top|RAM:RAM|Decoder0~20                                                  ; 8       ;
; top:top|RAM:RAM|Decoder0~19                                                  ; 8       ;
; top:top|RAM:RAM|Decoder0~17                                                  ; 8       ;
; top:top|RAM:RAM|Decoder0~15                                                  ; 8       ;
; top:top|RAM:RAM|Decoder0~13                                                  ; 8       ;
; top:top|RAM:RAM|Decoder0~11                                                  ; 8       ;
; top:top|RAM:RAM|Decoder0~10                                                  ; 8       ;
; top:top|RAM:RAM|Decoder0~9                                                   ; 8       ;
; top:top|RAM:RAM|Decoder0~8                                                   ; 8       ;
; top:top|RAM:RAM|Decoder0~7                                                   ; 8       ;
; top:top|RAM:RAM|Decoder0~5                                                   ; 8       ;
; top:top|RAM:RAM|Decoder0~3                                                   ; 8       ;
; top:top|RAM:RAM|Decoder0~1                                                   ; 8       ;
; top:top|A_reg:regA|a_bus[4]~21                                               ; 7       ;
; top:top|ALU:ALU|lpm_add_sub:Add1|add_sub_dui:auto_generated|result_int[7]~14 ; 7       ;
; top:top|CU:CU|cu_j                                                           ; 6       ;
; top:top|A_reg:regA|a_bus[6]~28                                               ; 6       ;
; top:top|A_reg:regA|a_bus[6]~24                                               ; 6       ;
; top:top|CU:CU|cu_mi                                                          ; 5       ;
; top:top|CU:CU|Mux33~2                                                        ; 5       ;
; clk~input                                                                    ; 4       ;
; top:top|CU:CU|Mux20~0                                                        ; 4       ;
; top:top|CU:CU|Mux36~0                                                        ; 4       ;
; ~GND                                                                         ; 3       ;
; top:top|CU:CU|Mux18~0                                                        ; 3       ;
; top:top|CU:CU|cu_ao~0                                                        ; 3       ;
; top:top|CU:CU|Equal0~0                                                       ; 3       ;
; top:top|A_reg:regA|a_bus[5]~23                                               ; 3       ;
; top:top|A_reg:regA|a_bus[3]~18                                               ; 3       ;
; top:top|A_reg:regA|a_bus[3]~17                                               ; 3       ;
; top:top|A_reg:regA|a_bus[3]~15                                               ; 3       ;
; top:top|ALU:ALU|lpm_add_sub:Add1|add_sub_dui:auto_generated|result_int[3]~6  ; 3       ;
; top:top|A_reg:regA|a_bus[5]~23_Duplicate_112                                 ; 2       ;
; top:top|A_reg:regA|a_bus[6]~29_Duplicate_110                                 ; 2       ;
; top:top|A_reg:regA|a_bus[5]~23_Duplicate_98                                  ; 2       ;
; top:top|A_reg:regA|a_bus[3]~18_Duplicate_96                                  ; 2       ;
; top:top|A_reg:regA|a_bus[3]~19_Duplicate_91                                  ; 2       ;
; top:top|A_reg:regA|a_bus[5]~23_Duplicate_87                                  ; 2       ;
; top:top|A_reg:regA|a_bus[3]~19_Duplicate_85                                  ; 2       ;
; top:top|A_reg:regA|a_bus[3]~19_Duplicate_83                                  ; 2       ;
; top:top|A_reg:regA|a_bus[5]~23_Duplicate_81                                  ; 2       ;
; top:top|A_reg:regA|a_bus[7]~35_Duplicate_77                                  ; 2       ;
; top:top|A_reg:regA|a_bus[7]~35_Duplicate_69                                  ; 2       ;
; top:top|A_reg:regA|a_bus[7]~35_Duplicate_67                                  ; 2       ;
; top:top|A_reg:regA|a_bus[6]~29_Duplicate_64                                  ; 2       ;
; top:top|A_reg:regA|a_bus[7]~35_Duplicate_62                                  ; 2       ;
; top:top|A_reg:regA|a_bus[7]~35_Duplicate_60                                  ; 2       ;
; top:top|A_reg:regA|a_bus[7]~35_Duplicate_58                                  ; 2       ;
; top:top|A_reg:regA|a_bus[7]~35_Duplicate_56                                  ; 2       ;
; top:top|A_reg:regA|a_bus[6]~29_Duplicate_54                                  ; 2       ;
; top:top|A_reg:regA|a_bus[5]~23_Duplicate_51                                  ; 2       ;
; top:top|A_reg:regA|a_bus[5]~23_Duplicate_49                                  ; 2       ;
; top:top|A_reg:regA|a_bus[4]~21_Duplicate_48                                  ; 2       ;
; top:top|A_reg:regA|a_bus[4]~21_Duplicate_44                                  ; 2       ;
; top:top|A_reg:regA|a_bus[4]~21_Duplicate_42                                  ; 2       ;
; top:top|A_reg:regA|a_bus[4]~21_Duplicate_40                                  ; 2       ;
; ~VCC                                                                         ; 2       ;
; top:top|CU:CU|Mux26~12                                                       ; 2       ;
; top:top|CU:CU|Mux26~11                                                       ; 2       ;
; top:top|CU:CU|Mux31~17                                                       ; 2       ;
; top:top|CU:CU|cu_j~0                                                         ; 2       ;
; top:top|CU:CU|Mux35~0                                                        ; 2       ;
; top:top|CU:CU|Mux31~12                                                       ; 2       ;
; top:top|flag:flagA|f0                                                        ; 2       ;
; top:top|CU:CU|Mux29~2                                                        ; 2       ;
; top:top|flag:flagA|f1                                                        ; 2       ;
; top:top|RAM:RAM|Decoder0~18                                                  ; 2       ;
; top:top|RAM:RAM|Decoder0~16                                                  ; 2       ;
; top:top|RAM:RAM|Decoder0~14                                                  ; 2       ;
; top:top|RAM:RAM|Decoder0~12                                                  ; 2       ;
; top:top|RAM:RAM|Decoder0~6                                                   ; 2       ;
; top:top|RAM:RAM|Decoder0~4                                                   ; 2       ;
; top:top|RAM:RAM|Decoder0~2                                                   ; 2       ;
; top:top|RAM:RAM|Decoder0~0                                                   ; 2       ;
; top:top|CU:CU|Mux33~0                                                        ; 2       ;
; top:top|CU:CU|Mux34~2                                                        ; 2       ;
; top:top|CU:CU|Mux34~1                                                        ; 2       ;
; top:top|A_reg:regA|a_reg[7]                                                  ; 2       ;
; top:top|A_reg:regA|a_reg[6]                                                  ; 2       ;
; top:top|A_reg:regA|a_reg[5]                                                  ; 2       ;
; top:top|A_reg:regA|a_reg[4]                                                  ; 2       ;
; top:top|A_reg:regA|a_bus[3]~19                                               ; 2       ;
; top:top|A_reg:regA|a_reg[3]                                                  ; 2       ;
; top:top|A_reg:regA|a_bus[2]~12                                               ; 2       ;
; top:top|A_reg:regA|a_bus[2]~10                                               ; 2       ;
; top:top|A_reg:regA|a_reg[2]                                                  ; 2       ;
; top:top|A_reg:regA|a_reg[1]                                                  ; 2       ;
; top:top|A_reg:regA|a_reg[0]                                                  ; 2       ;
; top:top|ALU:ALU|lpm_add_sub:Add1|add_sub_dui:auto_generated|result_int[9]~18 ; 2       ;
; top:top|ALU:ALU|lpm_add_sub:Add1|add_sub_dui:auto_generated|result_int[5]~10 ; 2       ;
; top:top|pc:pc|pc_data[3]                                                     ; 2       ;
; top:top|pc:pc|pc_data[2]                                                     ; 2       ;
; top:top|pc:pc|pc_data[1]                                                     ; 2       ;
; top:top|ALU:ALU|lpm_add_sub:Add1|add_sub_dui:auto_generated|result_int[2]~4  ; 2       ;
; top:top|pc:pc|pc_data[0]                                                     ; 2       ;
; top:top|ALU:ALU|lpm_add_sub:Add1|add_sub_dui:auto_generated|result_int[1]~2  ; 2       ;
; top:top|A_reg:regA|a_bus[6]~29_Duplicate_126                                 ; 1       ;
; top:top|A_reg:regA|a_bus[3]~19_Duplicate_124                                 ; 1       ;
; top:top|A_reg:regA|a_bus[5]~23_Duplicate_122                                 ; 1       ;
; top:top|A_reg:regA|a_bus[5]~23_Duplicate_120                                 ; 1       ;
; top:top|A_reg:regA|a_bus[6]~29_Duplicate_118                                 ; 1       ;
; top:top|A_reg:regA|a_bus[3]~19_Duplicate_116                                 ; 1       ;
; top:top|A_reg:regA|a_bus[7]~35_Duplicate_114                                 ; 1       ;
; top:top|A_reg:regA|a_bus[3]~19_Duplicate_108                                 ; 1       ;
; top:top|A_reg:regA|a_bus[3]~19_Duplicate_106                                 ; 1       ;
; top:top|A_reg:regA|a_bus[5]~23_Duplicate_104                                 ; 1       ;
; top:top|A_reg:regA|a_bus[3]~19_Duplicate_102                                 ; 1       ;
; top:top|A_reg:regA|a_bus[3]~19_Duplicate_100                                 ; 1       ;
; top:top|A_reg:regA|a_bus[3]~19_Duplicate_95                                  ; 1       ;
; top:top|A_reg:regA|a_bus[3]~19_Duplicate_93                                  ; 1       ;
; top:top|A_reg:regA|a_bus[5]~23_Duplicate_89                                  ; 1       ;
; top:top|A_reg:regA|a_bus[7]~35_Duplicate_79                                  ; 1       ;
; top:top|A_reg:regA|a_bus[7]~35_Duplicate_75                                  ; 1       ;
; top:top|A_reg:regA|a_bus[4]~21_Duplicate_73                                  ; 1       ;
; top:top|A_reg:regA|a_bus[7]~35_Duplicate_71                                  ; 1       ;
; top:top|A_reg:regA|a_bus[3]~19_Duplicate_65                                  ; 1       ;
; top:top|A_reg:regA|a_bus[4]~21_Duplicate_46                                  ; 1       ;
; top:top|A_reg:regA|a_bus[1]~37_RESYN24_BDD25                                 ; 1       ;
; top:top|A_reg:regA|a_bus[1]~37_RESYN22_BDD23                                 ; 1       ;
; top:top|A_reg:regA|a_bus[1]~37_RESYN20_BDD21                                 ; 1       ;
; top:top|A_reg:regA|a_bus[1]~37_RESYN18_BDD19                                 ; 1       ;
; top:top|A_reg:regA|a_bus[1]~37_RESYN16_BDD17                                 ; 1       ;
; top:top|A_reg:regA|a_bus[2]~14_RESYN10_BDD11                                 ; 1       ;
; top:top|A_reg:regA|a_bus[2]~14_RESYN8_BDD9                                   ; 1       ;
; top:top|A_reg:regA|a_bus[5]~23_RESYN4_BDD5                                   ; 1       ;
; top:top|A_reg:regA|a_bus[5]~23_RESYN2_BDD3                                   ; 1       ;
; top:top|A_reg:regA|a_bus[5]~23_RESYN0_BDD1                                   ; 1       ;
; rst_n~input                                                                  ; 1       ;
; inpll:pll_inst|alta_pllx:inpll_F12874A2|clkout0~0                            ; 1       ;
; top:top|RAM:RAM|memory[3][7]~33                                              ; 1       ;
; top:top|RAM:RAM|memory[3][6]~32                                              ; 1       ;
; top:top|RAM:RAM|memory[13][6]~31                                             ; 1       ;
; top:top|RAM:RAM|memory[5][6]~30                                              ; 1       ;
; top:top|RAM:RAM|memory[4][6]~29                                              ; 1       ;
; top:top|RAM:RAM|memory[2][6]~28                                              ; 1       ;
; top:top|RAM:RAM|memory[13][5]~27                                             ; 1       ;
; top:top|RAM:RAM|memory[3][5]~26                                              ; 1       ;
; top:top|RAM:RAM|memory[1][5]~25                                              ; 1       ;
; top:top|RAM:RAM|memory[4][5]~24                                              ; 1       ;
; top:top|RAM:RAM|memory[5][5]~23                                              ; 1       ;
; top:top|RAM:RAM|memory[12][4]~22                                             ; 1       ;
; top:top|RAM:RAM|memory[0][4]~21                                              ; 1       ;
; top:top|RAM:RAM|memory[4][4]~20                                              ; 1       ;
; top:top|RAM:RAM|memory[12][3]~19                                             ; 1       ;
; top:top|RAM:RAM|memory[0][3]~18                                              ; 1       ;
; top:top|RAM:RAM|memory[1][3]~17                                              ; 1       ;
; top:top|RAM:RAM|memory[2][3]~16                                              ; 1       ;
; top:top|RAM:RAM|memory[4][3]~15                                              ; 1       ;
; top:top|RAM:RAM|memory[0][2]~14                                              ; 1       ;
; top:top|RAM:RAM|memory[4][2]~13                                              ; 1       ;
; top:top|RAM:RAM|memory[1][2]~12                                              ; 1       ;
; top:top|RAM:RAM|memory[2][2]~11                                              ; 1       ;
; top:top|RAM:RAM|memory[12][2]~10                                             ; 1       ;
; top:top|RAM:RAM|memory[0][1]~9                                               ; 1       ;
; top:top|RAM:RAM|memory[2][1]~8                                               ; 1       ;
; top:top|RAM:RAM|memory[1][1]~7                                               ; 1       ;
; top:top|RAM:RAM|memory[12][1]~6                                              ; 1       ;
; top:top|RAM:RAM|memory[0][0]~5                                               ; 1       ;
; top:top|RAM:RAM|memory[1][0]~4                                               ; 1       ;
; top:top|RAM:RAM|memory[2][0]~3                                               ; 1       ;
; top:top|RAM:RAM|memory[15][0]~2                                              ; 1       ;
; top:top|RAM:RAM|memory[14][0]~1                                              ; 1       ;
; top:top|RAM:RAM|memory[13][0]~0                                              ; 1       ;
; top:top|CU:CU|Mux32~8                                                        ; 1       ;
; top:top|CU:CU|Mux32~7                                                        ; 1       ;
; top:top|CU:CU|Mux31~18                                                       ; 1       ;
; top:top|CU:CU|Mux26~14                                                       ; 1       ;
; top:top|CU:CU|Mux26~13                                                       ; 1       ;
; top:top|CU:CU|Mux31~16                                                       ; 1       ;
; top:top|CU:CU|Mux32~6                                                        ; 1       ;
; top:top|CU:CU|Mux28~5                                                        ; 1       ;
; top:top|ALU:ALU|WideOr0~2                                                    ; 1       ;
; top:top|ALU:ALU|WideOr0~1                                                    ; 1       ;
; top:top|ALU:ALU|WideOr0~0                                                    ; 1       ;
; top:top|CU:CU|Mux26~10                                                       ; 1       ;
; top:top|CU:CU|Mux27~1                                                        ; 1       ;
; top:top|CU:CU|Mux27~0                                                        ; 1       ;
; top:top|CU:CU|cu_ri~0                                                        ; 1       ;
; top:top|CU:CU|Mux39~4                                                        ; 1       ;
; top:top|CU:CU|Mux39~3                                                        ; 1       ;
; top:top|CU:CU|Mux39~2                                                        ; 1       ;
; top:top|CU:CU|Mux39~1                                                        ; 1       ;
; top:top|CU:CU|Mux39~0                                                        ; 1       ;
; top:top|CU:CU|Mux23~0                                                        ; 1       ;
; top:top|CU:CU|Mux31~15                                                       ; 1       ;
; top:top|CU:CU|Mux31~14                                                       ; 1       ;
; top:top|CU:CU|Mux31~13                                                       ; 1       ;
; top:top|CU:CU|Mux35~1                                                        ; 1       ;
; top:top|CU:CU|cnt~2                                                          ; 1       ;
; top:top|CU:CU|cnt[1]~1                                                       ; 1       ;
; top:top|CU:CU|cnt~0                                                          ; 1       ;
; top:top|CU:CU|Mux36~3                                                        ; 1       ;
; top:top|CU:CU|Mux36~2                                                        ; 1       ;
; top:top|CU:CU|Mux29~7                                                        ; 1       ;
; top:top|CU:CU|Mux29~6                                                        ; 1       ;
; top:top|CU:CU|Mux29~5                                                        ; 1       ;
; top:top|CU:CU|Mux29~4                                                        ; 1       ;
; top:top|CU:CU|Mux29~3                                                        ; 1       ;
; top:top|CU:CU|Mux29~1                                                        ; 1       ;
; top:top|CU:CU|Mux29~0                                                        ; 1       ;
; top:top|CU:CU|Mux32~5                                                        ; 1       ;
; top:top|CU:CU|Mux32~4                                                        ; 1       ;
; top:top|CU:CU|Mux28~4                                                        ; 1       ;
; top:top|CU:CU|Mux28~3                                                        ; 1       ;
; top:top|CU:CU|Mux28~2                                                        ; 1       ;
; top:top|CU:CU|Mux24~0                                                        ; 1       ;
; top:top|CU:CU|Mux33~1                                                        ; 1       ;
; top:top|CU:CU|Mux34~5                                                        ; 1       ;
; top:top|CU:CU|Mux34~4                                                        ; 1       ;
; top:top|CU:CU|Mux34~3                                                        ; 1       ;
; top:top|CU:CU|Mux34~0                                                        ; 1       ;
; top:top|A_reg:regA|a_bus[7]~35                                               ; 1       ;
; top:top|A_reg:regA|a_bus[7]~33                                               ; 1       ;
; top:top|A_reg:regA|a_bus[7]~32                                               ; 1       ;
; top:top|RAM:RAM|memory[7][7]                                                 ; 1       ;
; top:top|RAM:RAM|Mux0~6                                                       ; 1       ;
; top:top|RAM:RAM|memory[4][7]                                                 ; 1       ;
; top:top|RAM:RAM|memory[6][7]                                                 ; 1       ;
; top:top|RAM:RAM|memory[5][7]                                                 ; 1       ;
; top:top|RAM:RAM|Mux0~5                                                       ; 1       ;
; top:top|RAM:RAM|memory[15][7]                                                ; 1       ;
; top:top|RAM:RAM|Mux0~4                                                       ; 1       ;
; top:top|RAM:RAM|memory[12][7]                                                ; 1       ;
; top:top|RAM:RAM|memory[14][7]                                                ; 1       ;
; top:top|RAM:RAM|memory[13][7]                                                ; 1       ;
; top:top|A_reg:regA|a_bus[7]~31                                               ; 1       ;
; top:top|RAM:RAM|Mux0~3                                                       ; 1       ;
; top:top|RAM:RAM|memory[3][7]                                                 ; 1       ;
; top:top|RAM:RAM|Mux0~2                                                       ; 1       ;
; top:top|RAM:RAM|memory[0][7]                                                 ; 1       ;
; top:top|RAM:RAM|memory[1][7]                                                 ; 1       ;
; top:top|RAM:RAM|memory[2][7]                                                 ; 1       ;
; top:top|RAM:RAM|Mux0~1                                                       ; 1       ;
; top:top|RAM:RAM|memory[11][7]                                                ; 1       ;
; top:top|RAM:RAM|Mux0~0                                                       ; 1       ;
; top:top|RAM:RAM|memory[8][7]                                                 ; 1       ;
; top:top|RAM:RAM|memory[9][7]                                                 ; 1       ;
; top:top|RAM:RAM|memory[10][7]                                                ; 1       ;
; top:top|ALU:ALU|lpm_add_sub:Add1|add_sub_dui:auto_generated|_~7              ; 1       ;
; top:top|A_reg:regB|a_reg[7]                                                  ; 1       ;
; top:top|A_reg:regA|a_bus[6]~27                                               ; 1       ;
; top:top|A_reg:regA|a_bus[6]~26                                               ; 1       ;
; top:top|RAM:RAM|memory[15][6]                                                ; 1       ;
; top:top|RAM:RAM|Mux1~6                                                       ; 1       ;
; top:top|RAM:RAM|memory[3][6]                                                 ; 1       ;
; top:top|RAM:RAM|memory[7][6]                                                 ; 1       ;
; top:top|RAM:RAM|memory[11][6]                                                ; 1       ;
; top:top|RAM:RAM|Mux1~5                                                       ; 1       ;
; top:top|RAM:RAM|memory[13][6]                                                ; 1       ;
; top:top|RAM:RAM|Mux1~4                                                       ; 1       ;
; top:top|RAM:RAM|memory[1][6]                                                 ; 1       ;
; top:top|RAM:RAM|memory[5][6]                                                 ; 1       ;
; top:top|RAM:RAM|memory[9][6]                                                 ; 1       ;
; top:top|A_reg:regA|a_bus[6]~25                                               ; 1       ;
; top:top|RAM:RAM|Mux1~3                                                       ; 1       ;
; top:top|RAM:RAM|memory[12][6]                                                ; 1       ;
; top:top|RAM:RAM|Mux1~2                                                       ; 1       ;
; top:top|RAM:RAM|memory[0][6]                                                 ; 1       ;
; top:top|RAM:RAM|memory[4][6]                                                 ; 1       ;
; top:top|RAM:RAM|memory[8][6]                                                 ; 1       ;
; top:top|RAM:RAM|Mux1~1                                                       ; 1       ;
; top:top|RAM:RAM|memory[14][6]                                                ; 1       ;
; top:top|RAM:RAM|Mux1~0                                                       ; 1       ;
; top:top|RAM:RAM|memory[2][6]                                                 ; 1       ;
; top:top|RAM:RAM|memory[6][6]                                                 ; 1       ;
; top:top|RAM:RAM|memory[10][6]                                                ; 1       ;
; top:top|ALU:ALU|lpm_add_sub:Add1|add_sub_dui:auto_generated|_~6              ; 1       ;
; top:top|A_reg:regB|a_reg[6]                                                  ; 1       ;
; top:top|RAM:RAM|memory[15][5]                                                ; 1       ;
; top:top|RAM:RAM|Mux2~7                                                       ; 1       ;
; top:top|RAM:RAM|memory[12][5]                                                ; 1       ;
; top:top|RAM:RAM|memory[13][5]                                                ; 1       ;
; top:top|RAM:RAM|memory[14][5]                                                ; 1       ;
; top:top|RAM:RAM|Mux2~5                                                       ; 1       ;
; top:top|RAM:RAM|memory[3][5]                                                 ; 1       ;
; top:top|RAM:RAM|Mux2~4                                                       ; 1       ;
; top:top|RAM:RAM|memory[0][5]                                                 ; 1       ;
; top:top|RAM:RAM|memory[2][5]                                                 ; 1       ;
; top:top|RAM:RAM|memory[1][5]                                                 ; 1       ;
; top:top|RAM:RAM|Mux2~3                                                       ; 1       ;
; top:top|RAM:RAM|memory[7][5]                                                 ; 1       ;
; top:top|RAM:RAM|Mux2~2                                                       ; 1       ;
; top:top|RAM:RAM|memory[4][5]                                                 ; 1       ;
; top:top|RAM:RAM|memory[5][5]                                                 ; 1       ;
; top:top|RAM:RAM|memory[6][5]                                                 ; 1       ;
; top:top|RAM:RAM|Mux2~1                                                       ; 1       ;
; top:top|RAM:RAM|memory[11][5]                                                ; 1       ;
; top:top|RAM:RAM|Mux2~0                                                       ; 1       ;
; top:top|RAM:RAM|memory[8][5]                                                 ; 1       ;
; top:top|RAM:RAM|memory[10][5]                                                ; 1       ;
; top:top|RAM:RAM|memory[9][5]                                                 ; 1       ;
; top:top|ALU:ALU|lpm_add_sub:Add1|add_sub_dui:auto_generated|_~5              ; 1       ;
; top:top|A_reg:regB|a_reg[5]                                                  ; 1       ;
; top:top|RAM:RAM|Mux3~8                                                       ; 1       ;
; top:top|RAM:RAM|memory[15][4]                                                ; 1       ;
; top:top|RAM:RAM|Mux3~7                                                       ; 1       ;
; top:top|RAM:RAM|memory[3][4]                                                 ; 1       ;
; top:top|RAM:RAM|memory[7][4]                                                 ; 1       ;
; top:top|RAM:RAM|memory[11][4]                                                ; 1       ;
; top:top|RAM:RAM|Mux3~6                                                       ; 1       ;
; top:top|RAM:RAM|Mux3~5                                                       ; 1       ;
; top:top|RAM:RAM|memory[12][4]                                                ; 1       ;
; top:top|RAM:RAM|Mux3~4                                                       ; 1       ;
; top:top|RAM:RAM|memory[0][4]                                                 ; 1       ;
; top:top|RAM:RAM|memory[4][4]                                                 ; 1       ;
; top:top|RAM:RAM|memory[8][4]                                                 ; 1       ;
; top:top|RAM:RAM|Mux3~3                                                       ; 1       ;
; top:top|RAM:RAM|memory[13][4]                                                ; 1       ;
; top:top|RAM:RAM|Mux3~2                                                       ; 1       ;
; top:top|RAM:RAM|memory[1][4]                                                 ; 1       ;
; top:top|RAM:RAM|memory[5][4]                                                 ; 1       ;
; top:top|RAM:RAM|memory[9][4]                                                 ; 1       ;
; top:top|RAM:RAM|Mux3~1                                                       ; 1       ;
; top:top|RAM:RAM|memory[14][4]                                                ; 1       ;
; top:top|RAM:RAM|Mux3~0                                                       ; 1       ;
; top:top|RAM:RAM|memory[2][4]                                                 ; 1       ;
; top:top|RAM:RAM|memory[6][4]                                                 ; 1       ;
; top:top|RAM:RAM|memory[10][4]                                                ; 1       ;
; top:top|ALU:ALU|lpm_add_sub:Add1|add_sub_dui:auto_generated|_~4              ; 1       ;
; top:top|A_reg:regB|a_reg[4]                                                  ; 1       ;
; top:top|A_reg:regA|a_bus[3]~16                                               ; 1       ;
; top:top|RAM:RAM|Mux4~8                                                       ; 1       ;
; top:top|RAM:RAM|memory[15][3]                                                ; 1       ;
; top:top|RAM:RAM|Mux4~7                                                       ; 1       ;
; top:top|RAM:RAM|memory[12][3]                                                ; 1       ;
; top:top|RAM:RAM|memory[14][3]                                                ; 1       ;
; top:top|RAM:RAM|memory[13][3]                                                ; 1       ;
; top:top|RAM:RAM|Mux4~6                                                       ; 1       ;
; top:top|RAM:RAM|Mux4~5                                                       ; 1       ;
; top:top|RAM:RAM|memory[3][3]                                                 ; 1       ;
; top:top|RAM:RAM|Mux4~4                                                       ; 1       ;
; top:top|RAM:RAM|memory[0][3]                                                 ; 1       ;
; top:top|RAM:RAM|memory[1][3]                                                 ; 1       ;
; top:top|RAM:RAM|memory[2][3]                                                 ; 1       ;
; top:top|RAM:RAM|Mux4~3                                                       ; 1       ;
; top:top|RAM:RAM|memory[7][3]                                                 ; 1       ;
; top:top|RAM:RAM|Mux4~2                                                       ; 1       ;
; top:top|RAM:RAM|memory[4][3]                                                 ; 1       ;
; top:top|RAM:RAM|memory[5][3]                                                 ; 1       ;
; top:top|RAM:RAM|memory[6][3]                                                 ; 1       ;
; top:top|RAM:RAM|Mux4~1                                                       ; 1       ;
; top:top|RAM:RAM|memory[11][3]                                                ; 1       ;
; top:top|RAM:RAM|Mux4~0                                                       ; 1       ;
; top:top|RAM:RAM|memory[8][3]                                                 ; 1       ;
; top:top|RAM:RAM|memory[9][3]                                                 ; 1       ;
; top:top|RAM:RAM|memory[10][3]                                                ; 1       ;
; top:top|IR:IR|ir_bus_s[3]                                                    ; 1       ;
; top:top|ALU:ALU|lpm_add_sub:Add1|add_sub_dui:auto_generated|_~3              ; 1       ;
; top:top|A_reg:regB|a_reg[3]                                                  ; 1       ;
; top:top|A_reg:regA|a_bus[2]~13                                               ; 1       ;
; top:top|A_reg:regA|a_bus[2]~11                                               ; 1       ;
; top:top|RAM:RAM|Mux5~8                                                       ; 1       ;
; top:top|RAM:RAM|memory[15][2]                                                ; 1       ;
; top:top|RAM:RAM|Mux5~7                                                       ; 1       ;
; top:top|RAM:RAM|memory[10][2]                                                ; 1       ;
; top:top|RAM:RAM|memory[11][2]                                                ; 1       ;
; top:top|RAM:RAM|memory[14][2]                                                ; 1       ;
; top:top|RAM:RAM|Mux5~6                                                       ; 1       ;
; top:top|RAM:RAM|Mux5~5                                                       ; 1       ;
; top:top|RAM:RAM|memory[5][2]                                                 ; 1       ;
; top:top|RAM:RAM|Mux5~4                                                       ; 1       ;
; top:top|RAM:RAM|memory[0][2]                                                 ; 1       ;
; top:top|RAM:RAM|memory[4][2]                                                 ; 1       ;
; top:top|RAM:RAM|memory[1][2]                                                 ; 1       ;
; top:top|RAM:RAM|Mux5~3                                                       ; 1       ;
; top:top|RAM:RAM|memory[7][2]                                                 ; 1       ;
; top:top|RAM:RAM|Mux5~2                                                       ; 1       ;
; top:top|RAM:RAM|memory[2][2]                                                 ; 1       ;
; top:top|RAM:RAM|memory[3][2]                                                 ; 1       ;
; top:top|RAM:RAM|memory[6][2]                                                 ; 1       ;
; top:top|RAM:RAM|Mux5~1                                                       ; 1       ;
; top:top|RAM:RAM|memory[13][2]                                                ; 1       ;
; top:top|RAM:RAM|Mux5~0                                                       ; 1       ;
; top:top|RAM:RAM|memory[8][2]                                                 ; 1       ;
; top:top|RAM:RAM|memory[12][2]                                                ; 1       ;
; top:top|RAM:RAM|memory[9][2]                                                 ; 1       ;
; top:top|IR:IR|ir_bus_s[2]                                                    ; 1       ;
; top:top|ALU:ALU|lpm_add_sub:Add1|add_sub_dui:auto_generated|_~2              ; 1       ;
; top:top|A_reg:regB|a_reg[2]                                                  ; 1       ;
; top:top|RAM:RAM|Mux6~8                                                       ; 1       ;
; top:top|RAM:RAM|memory[15][1]                                                ; 1       ;
; top:top|RAM:RAM|Mux6~7                                                       ; 1       ;
; top:top|RAM:RAM|memory[9][1]                                                 ; 1       ;
; top:top|RAM:RAM|memory[11][1]                                                ; 1       ;
; top:top|RAM:RAM|memory[13][1]                                                ; 1       ;
; top:top|RAM:RAM|Mux6~6                                                       ; 1       ;
; top:top|RAM:RAM|Mux6~5                                                       ; 1       ;
; top:top|RAM:RAM|memory[6][1]                                                 ; 1       ;
; top:top|RAM:RAM|Mux6~4                                                       ; 1       ;
; top:top|RAM:RAM|memory[0][1]                                                 ; 1       ;
; top:top|RAM:RAM|memory[2][1]                                                 ; 1       ;
; top:top|RAM:RAM|memory[4][1]                                                 ; 1       ;
; top:top|RAM:RAM|Mux6~3                                                       ; 1       ;
; top:top|RAM:RAM|memory[7][1]                                                 ; 1       ;
; top:top|RAM:RAM|Mux6~2                                                       ; 1       ;
; top:top|RAM:RAM|memory[1][1]                                                 ; 1       ;
; top:top|RAM:RAM|memory[3][1]                                                 ; 1       ;
; top:top|RAM:RAM|memory[5][1]                                                 ; 1       ;
; top:top|RAM:RAM|Mux6~1                                                       ; 1       ;
; top:top|RAM:RAM|memory[14][1]                                                ; 1       ;
; top:top|RAM:RAM|Mux6~0                                                       ; 1       ;
; top:top|RAM:RAM|memory[8][1]                                                 ; 1       ;
; top:top|RAM:RAM|memory[10][1]                                                ; 1       ;
; top:top|RAM:RAM|memory[12][1]                                                ; 1       ;
; top:top|IR:IR|ir_bus_s[1]                                                    ; 1       ;
; top:top|ALU:ALU|lpm_add_sub:Add1|add_sub_dui:auto_generated|_~1              ; 1       ;
; top:top|A_reg:regB|a_reg[1]                                                  ; 1       ;
; top:top|A_reg:regA|a_bus[0]~4                                                ; 1       ;
; top:top|A_reg:regA|a_bus[0]~3                                                ; 1       ;
; top:top|IR:IR|ir_bus_s[0]                                                    ; 1       ;
; top:top|A_reg:regA|a_bus[0]~2                                                ; 1       ;
; top:top|A_reg:regA|a_bus[0]~1                                                ; 1       ;
; top:top|A_reg:regA|a_bus[0]~0                                                ; 1       ;
; top:top|RAM:RAM|Mux7~7                                                       ; 1       ;
; top:top|RAM:RAM|memory[3][0]                                                 ; 1       ;
; top:top|RAM:RAM|Mux7~6                                                       ; 1       ;
; top:top|RAM:RAM|memory[0][0]                                                 ; 1       ;
; top:top|RAM:RAM|memory[1][0]                                                 ; 1       ;
; top:top|RAM:RAM|memory[2][0]                                                 ; 1       ;
; top:top|RAM:RAM|Mux7~5                                                       ; 1       ;
; top:top|RAM:RAM|memory[11][0]                                                ; 1       ;
; top:top|RAM:RAM|Mux7~4                                                       ; 1       ;
; top:top|RAM:RAM|memory[8][0]                                                 ; 1       ;
; top:top|RAM:RAM|memory[9][0]                                                 ; 1       ;
; top:top|RAM:RAM|memory[10][0]                                                ; 1       ;
; top:top|RAM:RAM|Mux7~3                                                       ; 1       ;
; top:top|RAM:RAM|memory[15][0]                                                ; 1       ;
; top:top|RAM:RAM|Mux7~2                                                       ; 1       ;
; top:top|RAM:RAM|memory[12][0]                                                ; 1       ;
; top:top|RAM:RAM|memory[14][0]                                                ; 1       ;
; top:top|RAM:RAM|memory[13][0]                                                ; 1       ;
; top:top|RAM:RAM|Mux7~1                                                       ; 1       ;
; top:top|RAM:RAM|memory[7][0]                                                 ; 1       ;
; top:top|RAM:RAM|Mux7~0                                                       ; 1       ;
; top:top|RAM:RAM|memory[4][0]                                                 ; 1       ;
; top:top|RAM:RAM|memory[6][0]                                                 ; 1       ;
; top:top|RAM:RAM|memory[5][0]                                                 ; 1       ;
; top:top|ALU:ALU|lpm_add_sub:Add1|add_sub_dui:auto_generated|_~0              ; 1       ;
; top:top|A_reg:regB|a_reg[0]                                                  ; 1       ;
; top:top|out:out|out_io[7]                                                    ; 1       ;
; top:top|out:out|out_io[6]                                                    ; 1       ;
; top:top|out:out|out_io[5]                                                    ; 1       ;
; top:top|out:out|out_io[4]                                                    ; 1       ;
; top:top|out:out|out_io[3]                                                    ; 1       ;
; top:top|out:out|out_io[2]                                                    ; 1       ;
; top:top|out:out|out_io[1]                                                    ; 1       ;
; top:top|out:out|out_io[0]                                                    ; 1       ;
; top:top|pc:pc|pc_data[3]~10                                                  ; 1       ;
; top:top|pc:pc|pc_data[2]~9                                                   ; 1       ;
; top:top|pc:pc|pc_data[2]~8                                                   ; 1       ;
; top:top|pc:pc|pc_data[1]~7                                                   ; 1       ;
; top:top|pc:pc|pc_data[1]~6                                                   ; 1       ;
; top:top|pc:pc|pc_data[0]~5                                                   ; 1       ;
; top:top|pc:pc|pc_data[0]~4                                                   ; 1       ;
; top:top|ALU:ALU|lpm_add_sub:Add1|add_sub_dui:auto_generated|result_int[8]~17 ; 1       ;
; top:top|ALU:ALU|lpm_add_sub:Add1|add_sub_dui:auto_generated|result_int[7]~15 ; 1       ;
; top:top|ALU:ALU|lpm_add_sub:Add1|add_sub_dui:auto_generated|result_int[6]~13 ; 1       ;
; top:top|ALU:ALU|lpm_add_sub:Add1|add_sub_dui:auto_generated|result_int[5]~11 ; 1       ;
; top:top|ALU:ALU|lpm_add_sub:Add1|add_sub_dui:auto_generated|result_int[4]~9  ; 1       ;
; top:top|ALU:ALU|lpm_add_sub:Add1|add_sub_dui:auto_generated|result_int[3]~7  ; 1       ;
; top:top|ALU:ALU|lpm_add_sub:Add1|add_sub_dui:auto_generated|result_int[2]~5  ; 1       ;
; top:top|ALU:ALU|lpm_add_sub:Add1|add_sub_dui:auto_generated|result_int[1]~3  ; 1       ;
; top:top|ALU:ALU|lpm_add_sub:Add1|add_sub_dui:auto_generated|result_int[0]~1  ; 1       ;
+------------------------------------------------------------------------------+---------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 597 / 238,469 ( < 1 % ) ;
; C16 interconnects     ; 4 / 7,238 ( < 1 % )     ;
; C4 interconnects      ; 274 / 146,424 ( < 1 % ) ;
; Direct links          ; 99 / 238,469 ( < 1 % )  ;
; Global clocks         ; 2 / 20 ( 10 % )         ;
; Local interconnects   ; 179 / 81,264 ( < 1 % )  ;
; R24 interconnects     ; 4 / 7,153 ( < 1 % )     ;
; R4 interconnects      ; 296 / 201,722 ( < 1 % ) ;
+-----------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 10.22) ; Number of LABs  (Total = 32) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 3                            ;
; 3                                           ; 2                            ;
; 4                                           ; 1                            ;
; 5                                           ; 3                            ;
; 6                                           ; 0                            ;
; 7                                           ; 2                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 1                            ;
; 15                                          ; 2                            ;
; 16                                          ; 12                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.59) ; Number of LABs  (Total = 32) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 30                           ;
; 1 Clock                            ; 30                           ;
; 1 Clock enable                     ; 10                           ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 12                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.88) ; Number of LABs  (Total = 32) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 3                            ;
; 3                                            ; 1                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 3                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 2                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
; 25                                           ; 2                            ;
; 26                                           ; 0                            ;
; 27                                           ; 3                            ;
; 28                                           ; 2                            ;
; 29                                           ; 0                            ;
; 30                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.81) ; Number of LABs  (Total = 32) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 5                            ;
; 2                                               ; 3                            ;
; 3                                               ; 1                            ;
; 4                                               ; 1                            ;
; 5                                               ; 3                            ;
; 6                                               ; 2                            ;
; 7                                               ; 1                            ;
; 8                                               ; 3                            ;
; 9                                               ; 0                            ;
; 10                                              ; 3                            ;
; 11                                              ; 0                            ;
; 12                                              ; 0                            ;
; 13                                              ; 3                            ;
; 14                                              ; 4                            ;
; 15                                              ; 0                            ;
; 16                                              ; 2                            ;
; 17                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 18.44) ; Number of LABs  (Total = 32) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 2                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 3                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 2                            ;
; 26                                           ; 0                            ;
; 27                                           ; 2                            ;
; 28                                           ; 2                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 2                            ;
; 32                                           ; 2                            ;
; 33                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 23    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Pass         ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+-----------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008 ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+-----------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 11        ; 0            ; 11        ; 11        ; 11        ; 0            ; 0            ; 0            ; 0            ; 2            ; 0            ; 0            ; 2            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 11        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 11           ; 11           ; 11           ; 11           ; 11           ; 0         ; 11           ; 0         ; 0         ; 0         ; 11           ; 11           ; 11           ; 11           ; 9            ; 11           ; 11           ; 9            ; 11           ; 11           ; 11           ; 11           ; 11           ; 11           ; 11           ; 11           ; 11           ; 0         ; 11           ; 11           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; led                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+-----------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (119006): Selected device EP4CE75F29C8 for design "cpu8"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (171002): Current optimization assignments may cause the Fitter to introduce hold timing violations on connections clocked by global signals
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C8 is compatible
    Info (176445): Device EP4CE30F29C8 is compatible
    Info (176445): Device EP4CE55F29C8 is compatible
    Info (176445): Device EP4CE115F29C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 11 pins of 11 total pins
    Info (169086): Pin led not assigned to an exact location on the device
    Info (169086): Pin gpio[0] not assigned to an exact location on the device
    Info (169086): Pin gpio[1] not assigned to an exact location on the device
    Info (169086): Pin gpio[2] not assigned to an exact location on the device
    Info (169086): Pin gpio[3] not assigned to an exact location on the device
    Info (169086): Pin gpio[4] not assigned to an exact location on the device
    Info (169086): Pin gpio[5] not assigned to an exact location on the device
    Info (169086): Pin gpio[6] not assigned to an exact location on the device
    Info (169086): Pin gpio[7] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin rst_n not assigned to an exact location on the device
Info (332104): Reading SDC File: 'cpu8.sdc'
Info (332104): Reading SDC File: 'cpu8_derate.sdc'
Warning (332190): Using the -early option with a derate factor of 2.0, i.e., greater than 1.0, causes less conservative delays which might lead to optimistic results from timing analysis.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000          clk
Info (176353): Automatically promoted node inpll:pll_inst|alta_pllx:inpll_F12874A2|clkout0~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node inpll:pll_inst|alta_pllx:inpll_F12874A2|lock~0
Info (176353): Automatically promoted node rst_n~input (placed in PIN J1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node inpll:pll_inst|alta_pllx:inpll_F12874A2|lock~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 10 (unused VREF, 3.3V VCCIO, 1 input, 9 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  49 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  59 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  52 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  59 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  57 pins available
Info (128000): Starting physical synthesis optimizations for speed
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:01
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 168 ps
Info (128002): Starting physical synthesis algorithm logic replication
Info (128003): Physical synthesis algorithm logic replication complete: estimated slack improvement of 152 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X0_Y0 to location X10_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (11888): Total time spent on timing analysis during the Fitter is 1.11 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169177): 2 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk uses I/O standard 3.3-V LVTTL at AB4
    Info (169178): Pin rst_n uses I/O standard 3.3-V LVTTL at J1
Info (144001): Generated suppressed messages file E:/desktop/cpu_8bit_fpga/cpu_8bit_fpga/quartus_logs/cpu8.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 5605 megabytes
    Info: Processing ended: Mon Feb 19 12:58:18 2024
    Info: Elapsed time: 00:00:27
    Info: Total CPU time (on all processors): 00:00:42


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/desktop/cpu_8bit_fpga/cpu_8bit_fpga/quartus_logs/cpu8.fit.smsg.


