TimeQuest Timing Analyzer report for cpu_core
Tue May 14 11:14:03 2019
Quartus II 64-Bit Version 13.1.4 Build 182 03/12/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_CORE_CLK'
 13. Slow 1200mV 85C Model Setup: 'control_unit:INST_control_unit|r_state[3]'
 14. Slow 1200mV 85C Model Hold: 'i_CORE_CLK'
 15. Slow 1200mV 85C Model Hold: 'control_unit:INST_control_unit|r_state[3]'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'i_CORE_CLK'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'i_CORE_CLK'
 30. Slow 1200mV 0C Model Setup: 'control_unit:INST_control_unit|r_state[3]'
 31. Slow 1200mV 0C Model Hold: 'i_CORE_CLK'
 32. Slow 1200mV 0C Model Hold: 'control_unit:INST_control_unit|r_state[3]'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'i_CORE_CLK'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'i_CORE_CLK'
 46. Fast 1200mV 0C Model Setup: 'control_unit:INST_control_unit|r_state[3]'
 47. Fast 1200mV 0C Model Hold: 'i_CORE_CLK'
 48. Fast 1200mV 0C Model Hold: 'control_unit:INST_control_unit|r_state[3]'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'i_CORE_CLK'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Web Edition ;
; Revision Name      ; cpu_core                                           ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F256C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                               ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; Clock Name                                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                       ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; control_unit:INST_control_unit|r_state[3] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control_unit:INST_control_unit|r_state[3] } ;
; i_CORE_CLK                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_CORE_CLK }                                ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                        ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                           ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; 170.27 MHz ; 170.27 MHz      ; i_CORE_CLK                                ;                                                ;
; 846.02 MHz ; 500.0 MHz       ; control_unit:INST_control_unit|r_state[3] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; i_CORE_CLK                                ; -4.873 ; -763.315      ;
; control_unit:INST_control_unit|r_state[3] ; -3.391 ; -11.842       ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; i_CORE_CLK                                ; 0.056 ; 0.000         ;
; control_unit:INST_control_unit|r_state[3] ; 0.357 ; 0.000         ;
+-------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                  ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; i_CORE_CLK                                ; -3.000 ; -565.792      ;
; control_unit:INST_control_unit|r_state[3] ; -1.000 ; -5.000        ;
+-------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_CORE_CLK'                                                                                                                                                                 ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                      ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -4.873 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.808      ;
; -4.865 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.802      ;
; -4.860 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.791      ;
; -4.829 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.763      ;
; -4.789 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.724      ;
; -4.771 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.706      ;
; -4.763 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.700      ;
; -4.758 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.689      ;
; -4.747 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.680      ;
; -4.739 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.674      ;
; -4.734 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.066     ; 5.663      ;
; -4.727 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.661      ;
; -4.709 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.644      ;
; -4.703 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.635      ;
; -4.687 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.622      ;
; -4.680 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.615      ;
; -4.672 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.609      ;
; -4.667 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.598      ;
; -4.666 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.600      ;
; -4.665 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.599      ;
; -4.663 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.598      ;
; -4.663 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.596      ;
; -4.649 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.583      ;
; -4.644 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.578      ;
; -4.636 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.570      ;
; -4.631 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.566      ;
; -4.616 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.550      ;
; -4.596 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.531      ;
; -4.594 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.528      ;
; -4.579 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.514      ;
; -4.531 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.466      ;
; -4.530 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.465      ;
; -4.514 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.448      ;
; -4.490 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.425      ;
; -4.490 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.422      ;
; -4.486 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.420      ;
; -4.484 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.415      ;
; -4.484 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.419      ;
; -4.475 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.410      ;
; -4.470 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.404      ;
; -4.460 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.394      ;
; -4.432 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.363      ;
; -4.429 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.364      ;
; -4.406 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.340      ;
; -4.382 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.313      ;
; -4.373 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.304      ;
; -4.358 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.292      ;
; -4.358 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.289      ;
; -4.358 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.066     ; 5.287      ;
; -4.348 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.282      ;
; -4.346 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.281      ;
; -4.343 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.269      ;
; -4.342 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.277      ;
; -4.336 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.270      ;
; -4.328 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.266      ;
; -4.326 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.257      ;
; -4.302 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.236      ;
; -4.290 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.225      ;
; -4.289 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.227      ;
; -4.287 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.221      ;
; -4.285 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.211      ;
; -4.274 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.205      ;
; -4.265 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.197      ;
; -4.265 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.200      ;
; -4.255 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.189      ;
; -4.253 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.187      ;
; -4.245 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.181      ;
; -4.243 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.169      ;
; -4.240 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.170      ;
; -4.226 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.157      ;
; -4.224 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.150      ;
; -4.221 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.152      ;
; -4.219 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.151      ;
; -4.209 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.142      ;
; -4.202 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.068     ; 5.129      ;
; -4.194 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.125      ;
; -4.192 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.123      ;
; -4.187 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.125      ;
; -4.179 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.110      ;
; -4.176 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.068     ; 5.103      ;
; -4.171 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.101      ;
; -4.171 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.105      ;
; -4.170 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.101      ;
; -4.169 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.103      ;
; -4.163 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.099      ;
; -4.149 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.087      ;
; -4.148 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.079      ;
; -4.136 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.067      ;
; -4.131 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.054      ;
; -4.124 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.055      ;
; -4.122 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.068     ; 5.049      ;
; -4.117 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[3] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.115     ; 4.487      ;
; -4.115 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.049      ;
; -4.110 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.048      ;
; -4.109 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[1] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.113     ; 4.481      ;
; -4.104 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[2] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.119     ; 4.470      ;
; -4.089 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.020      ;
; -4.088 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.068     ; 5.015      ;
; -4.087 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.020      ;
; -4.076 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.008      ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                    ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -3.391 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.082     ; 3.794      ;
; -3.374 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.082     ; 3.777      ;
; -3.289 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.082     ; 3.692      ;
; -3.198 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.082     ; 3.601      ;
; -3.195 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.082     ; 3.598      ;
; -3.183 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.085     ; 3.583      ;
; -3.077 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.085     ; 3.477      ;
; -3.006 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.082     ; 3.409      ;
; -2.990 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.085     ; 3.390      ;
; -2.961 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.084     ; 3.362      ;
; -2.954 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.082     ; 3.357      ;
; -2.936 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.084     ; 3.337      ;
; -2.914 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.082     ; 3.317      ;
; -2.858 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.082     ; 3.261      ;
; -2.853 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.084     ; 3.254      ;
; -2.781 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.082     ; 3.184      ;
; -2.770 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.084     ; 3.171      ;
; -2.759 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.082     ; 3.162      ;
; -2.751 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.075     ; 3.161      ;
; -2.720 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.082     ; 3.123      ;
; -2.700 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.075     ; 3.110      ;
; -2.681 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.084     ; 3.082      ;
; -2.678 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.082     ; 3.081      ;
; -2.651 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.075     ; 3.061      ;
; -2.639 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.075     ; 3.049      ;
; -2.510 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.283      ; 3.278      ;
; -2.457 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.283      ; 3.225      ;
; -2.428 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.283      ; 3.196      ;
; -2.385 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.283      ; 3.153      ;
; -2.344 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.283      ; 3.112      ;
; -2.281 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.283      ; 3.049      ;
; -2.275 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.283      ; 3.043      ;
; -2.264 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.283      ; 3.032      ;
; -2.249 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.283      ; 3.017      ;
; -2.219 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.290      ; 2.994      ;
; -2.219 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.283      ; 2.987      ;
; -2.192 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.283      ; 2.960      ;
; -2.165 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.290      ; 2.940      ;
; -2.153 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.080     ; 2.558      ;
; -2.129 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.080     ; 2.534      ;
; -2.124 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.079     ; 2.530      ;
; -2.116 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.283      ; 2.884      ;
; -2.109 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.083     ; 2.511      ;
; -2.054 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.076     ; 2.463      ;
; -2.036 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.282      ; 2.803      ;
; -2.035 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.283      ; 2.803      ;
; -2.012 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.282      ; 2.779      ;
; -2.007 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.280      ; 2.772      ;
; -1.972 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.279      ; 2.736      ;
; -1.966 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.072     ; 2.379      ;
; -1.940 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.280      ; 2.705      ;
; -1.930 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.081     ; 2.334      ;
; -1.895 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.080     ; 2.300      ;
; -1.872 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.083     ; 2.274      ;
; -1.841 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.280      ; 2.606      ;
; -1.839 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.079     ; 2.245      ;
; -1.823 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.281      ; 2.589      ;
; -1.778 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.282      ; 2.545      ;
; -1.734 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.082     ; 2.137      ;
; -1.710 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.082     ; 2.113      ;
; -1.690 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.290      ; 2.465      ;
; -1.682 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.085     ; 2.082      ;
; -1.667 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.083     ; 2.069      ;
; -1.659 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.079     ; 2.065      ;
; -1.655 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.281      ; 2.421      ;
; -1.633 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.079     ; 2.039      ;
; -1.627 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.281      ; 2.393      ;
; -1.601 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.282      ; 2.368      ;
; -1.591 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.072     ; 2.004      ;
; -1.590 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.290      ; 2.365      ;
; -1.581 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.083     ; 1.983      ;
; -1.508 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.281      ; 2.274      ;
; -1.476 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.082     ; 1.879      ;
; -1.426 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.079     ; 1.832      ;
; -1.397 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.086     ; 1.796      ;
; -1.333 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.075     ; 1.743      ;
; -1.318 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.081     ; 1.722      ;
; -1.058 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.082     ; 1.461      ;
; -1.028 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.080     ; 1.433      ;
; -0.992 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.281      ; 1.758      ;
; -0.800 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.279      ; 1.564      ;
; -0.182 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.062     ; 1.115      ;
; 0.295  ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.063     ; 0.637      ;
; 0.296  ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.062     ; 0.637      ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_CORE_CLK'                                                                                                                                                                                                                                                                   ;
+-------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                                                                                          ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; 0.056 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[2]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.383      ; 2.825      ;
; 0.171 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[6]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.383      ; 2.940      ;
; 0.175 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[3]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.383      ; 2.944      ;
; 0.331 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4] ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.378      ; 0.896      ;
; 0.332 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[1] ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.380      ; 0.899      ;
; 0.344 ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.377      ; 0.908      ;
; 0.347 ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.377      ; 0.911      ;
; 0.347 ; Program_counter:INST_Program_counter|r_PROG_COUNT[8]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.377      ; 0.911      ;
; 0.348 ; InstrucReg:INST_InstrucReg|r_register[20]                    ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.382      ; 0.917      ;
; 0.349 ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.377      ; 0.913      ;
; 0.356 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4] ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.380      ; 0.923      ;
; 0.357 ; Program_counter:INST_Program_counter|r_PROG_COUNT[7]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.377      ; 0.921      ;
; 0.358 ; control_unit:INST_control_unit|r_state[5]                    ; control_unit:INST_control_unit|r_state[5]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[7]       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[7]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]      ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; control_unit:INST_control_unit|r_state[1]                    ; control_unit:INST_control_unit|r_state[1]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; control_unit:INST_control_unit|r_INTERRUPT_active            ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; control_unit:INST_control_unit|r_INTERRUPT_PC_set            ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]      ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable     ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable                                                                         ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]            ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; branch_control:INST_branch_control|r_INTERRUPT_enable        ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                            ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.361 ; control_unit:INST_control_unit|r_state[2]                    ; control_unit:INST_control_unit|r_state[2]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.580      ;
; 0.363 ; Program_counter:INST_Program_counter|r_PROG_COUNT[1]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.377      ; 0.927      ;
; 0.365 ; InstrucReg:INST_InstrucReg|r_register[19]                    ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.380      ; 0.932      ;
; 0.373 ; InstrucReg:INST_InstrucReg|r_register[24]                    ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[1]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.592      ;
; 0.375 ; InstrucReg:INST_InstrucReg|r_register[25]                    ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[2]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.594      ;
; 0.381 ; InstrucReg:INST_InstrucReg|r_register[18]                    ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.380      ; 0.948      ;
; 0.394 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]      ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[23]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.613      ;
; 0.395 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[13]      ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[27]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.614      ;
; 0.395 ; InstrucReg:INST_InstrucReg|r_register[1]                     ; instruction_decoder:INST_instruction_decoder|o_Signed                                                                            ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.613      ;
; 0.403 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[0] ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[1]                                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.621      ;
; 0.404 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[0] ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[1]                                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.622      ;
; 0.405 ; Program_counter:INST_Program_counter|r_PROG_COUNT[4]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.377      ; 0.969      ;
; 0.412 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[5]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.383      ; 3.181      ;
; 0.413 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[0]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.390      ; 3.189      ;
; 0.433 ; InstrucReg:INST_InstrucReg|r_register[30]                    ; instruction_decoder:INST_instruction_decoder|o_SAVE_PC                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.651      ;
; 0.434 ; InstrucReg:INST_InstrucReg|r_register[30]                    ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.652      ;
; 0.435 ; InstrucReg:INST_InstrucReg|r_register[30]                    ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.653      ;
; 0.438 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[0]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.383      ; 3.207      ;
; 0.439 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[2]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.383      ; 3.208      ;
; 0.449 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.391      ; 3.226      ;
; 0.468 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                                ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.391      ; 3.245      ;
; 0.468 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[1]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.391      ; 3.245      ;
; 0.476 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[44]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[7]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.694      ;
; 0.479 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[15]            ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.698      ;
; 0.482 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[4]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.387      ; 3.255      ;
; 0.489 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[23]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.399      ; 1.045      ;
; 0.499 ; Program_counter:INST_Program_counter|r_PROG_COUNT[6]         ; branch_control:INST_branch_control|r_PC_ADDRESS[6]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.718      ;
; 0.499 ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]         ; branch_control:INST_branch_control|r_PC_ADDRESS[5]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.718      ;
; 0.506 ; branch_control:INST_branch_control|o_ADDRESS[1]              ; Program_counter:INST_Program_counter|r_PROG_COUNT[1]                                                                             ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.725      ;
; 0.506 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[3]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.387      ; 3.279      ;
; 0.506 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[7]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.387      ; 3.279      ;
; 0.508 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[4]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.391      ; 3.285      ;
; 0.516 ; InstrucReg:INST_InstrucReg|r_register[26]                    ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[3]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.735      ;
; 0.517 ; InstrucReg:INST_InstrucReg|r_register[27]                    ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.736      ;
; 0.517 ; branch_control:INST_branch_control|r_PC_ADDRESS[2]           ; branch_control:INST_branch_control|o_ADDRESS[2]                                                                                  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.736      ;
; 0.521 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[1]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.389      ; 3.296      ;
; 0.524 ; InstrucReg:INST_InstrucReg|r_register[23]                    ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[0]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.742      ;
; 0.525 ; InstrucReg:INST_InstrucReg|r_register[3]                     ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[0]                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.743      ;
; 0.527 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.400      ; 1.114      ;
; 0.527 ; branch_control:INST_branch_control|o_ADDRESS[2]              ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]                                                                             ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.746      ;
; 0.532 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.384      ; 1.103      ;
; 0.536 ; InstrucReg:INST_InstrucReg|r_register[22]                    ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[10]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.755      ;
; 0.537 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_data[5]          ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_datain_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.404      ; 1.128      ;
; 0.537 ; InstrucReg:INST_InstrucReg|r_register[18]                    ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[2]                                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.756      ;
; 0.539 ; InstrucReg:INST_InstrucReg|r_register[19]                    ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[4]                                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.758      ;
; 0.544 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[17]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.763      ;
; 0.544 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[19]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.763      ;
; 0.553 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[43]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[7]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.771      ;
; 0.553 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[17]            ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.772      ;
; 0.559 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]      ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[25]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.778      ;
; 0.560 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[1] ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[3]                                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.778      ;
; 0.560 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[1] ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[3]                                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.778      ;
; 0.562 ; InstrucReg:INST_InstrucReg|r_register[16]                    ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.380      ; 1.129      ;
; 0.562 ; InstrucReg:INST_InstrucReg|r_register[3]                     ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[1]                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.780      ;
; 0.565 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[16]            ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.784      ;
; 0.568 ; InstrucReg:INST_InstrucReg|r_register[29]                    ; instruction_decoder:INST_instruction_decoder|o_BRANCH_CONTROL[2]                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.786      ;
; 0.568 ; InstrucReg:INST_InstrucReg|r_register[29]                    ; instruction_decoder:INST_instruction_decoder|o_BRANCH_CONTROL[0]                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.786      ;
; 0.571 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[5]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.384      ; 3.341      ;
; 0.572 ; Program_counter:INST_Program_counter|r_PROG_COUNT[8]         ; branch_control:INST_branch_control|r_PC_ADDRESS[8]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; Program_counter:INST_Program_counter|r_PROG_COUNT[4]         ; branch_control:INST_branch_control|r_PC_ADDRESS[4]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.792      ;
; 0.573 ; Program_counter:INST_Program_counter|r_PROG_COUNT[1]         ; branch_control:INST_branch_control|r_PC_ADDRESS[1]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~portb_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.400      ; 1.161      ;
; 0.574 ; Program_counter:INST_Program_counter|r_PROG_COUNT[0]         ; branch_control:INST_branch_control|r_PC_ADDRESS[0]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.793      ;
; 0.575 ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]         ; branch_control:INST_branch_control|r_PC_ADDRESS[2]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.794      ;
; 0.576 ; InstrucReg:INST_InstrucReg|r_register[7]                     ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[5]                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.794      ;
; 0.577 ; InstrucReg:INST_InstrucReg|r_register[6]                     ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[4]                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.795      ;
; 0.578 ; InstrucReg:INST_InstrucReg|r_register[14]                    ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[12]                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.796      ;
; 0.579 ; InstrucReg:INST_InstrucReg|r_register[13]                    ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[11]                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.797      ;
; 0.581 ; Program_counter:INST_Program_counter|r_PROG_COUNT[7]         ; branch_control:INST_branch_control|r_PC_ADDRESS[7]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.799      ;
; 0.585 ; branch_control:INST_branch_control|r_INTERRUPT_set           ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                            ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.803      ;
; 0.587 ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]         ; branch_control:INST_branch_control|r_PC_ADDRESS[9]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.805      ;
; 0.593 ; Program_counter:INST_Program_counter|r_PROG_COUNT[7]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a0~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.375      ; 1.155      ;
; 0.595 ; InstrucReg:INST_InstrucReg|r_register[22]                    ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.380      ; 1.162      ;
; 0.596 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[4]       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_address_reg0                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.375      ; 1.158      ;
; 0.596 ; Program_counter:INST_Program_counter|r_PROG_COUNT[1]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a0~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.375      ; 1.158      ;
+-------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                    ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.357 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.062      ; 0.577      ;
; 0.795 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.063      ; 1.015      ;
; 1.034 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.492      ; 1.213      ;
; 1.334 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.116      ; 1.137      ;
; 1.384 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.496      ; 1.567      ;
; 1.388 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.494      ; 1.569      ;
; 1.422 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.116      ; 1.225      ;
; 1.435 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.116      ; 1.238      ;
; 1.468 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.116      ; 1.271      ;
; 1.481 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.117      ; 1.285      ;
; 1.530 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.496      ; 1.713      ;
; 1.559 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.115      ; 1.361      ;
; 1.655 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.494      ; 1.836      ;
; 1.746 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.494      ; 1.927      ;
; 1.763 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.112      ; 1.562      ;
; 1.767 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.118      ; 1.572      ;
; 1.806 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.122      ; 1.615      ;
; 1.808 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.116      ; 1.611      ;
; 1.886 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.494      ; 2.067      ;
; 1.900 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.118      ; 1.705      ;
; 1.906 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.492      ; 2.085      ;
; 1.920 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.114      ; 1.721      ;
; 1.944 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.496      ; 2.127      ;
; 1.948 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.494      ; 2.129      ;
; 1.964 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.503      ; 2.154      ;
; 1.965 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.495      ; 2.147      ;
; 1.976 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.116      ; 1.779      ;
; 1.985 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.125      ; 1.797      ;
; 2.009 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.118      ; 1.814      ;
; 2.027 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.496      ; 2.210      ;
; 2.031 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.116      ; 1.834      ;
; 2.035 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.503      ; 2.225      ;
; 2.051 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.494      ; 2.232      ;
; 2.120 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.494      ; 2.301      ;
; 2.123 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.119      ; 1.929      ;
; 2.152 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.119      ; 1.958      ;
; 2.174 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.496      ; 2.357      ;
; 2.177 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.494      ; 2.358      ;
; 2.196 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.118      ; 2.001      ;
; 2.204 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.112      ; 2.003      ;
; 2.221 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.116      ; 2.024      ;
; 2.227 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.496      ; 2.410      ;
; 2.270 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.114      ; 2.071      ;
; 2.315 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.114      ; 2.116      ;
; 2.320 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.118      ; 2.125      ;
; 2.344 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.496      ; 2.527      ;
; 2.348 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.125      ; 2.160      ;
; 2.352 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.503      ; 2.542      ;
; 2.367 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.116      ; 2.170      ;
; 2.386 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.496      ; 2.569      ;
; 2.395 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.496      ; 2.578      ;
; 2.398 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.503      ; 2.588      ;
; 2.410 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.114      ; 2.211      ;
; 2.411 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.496      ; 2.594      ;
; 2.432 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.118      ; 2.237      ;
; 2.442 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.496      ; 2.625      ;
; 2.467 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.496      ; 2.650      ;
; 2.526 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.496      ; 2.709      ;
; 2.531 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.496      ; 2.714      ;
; 2.537 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.116      ; 2.340      ;
; 2.543 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.122      ; 2.352      ;
; 2.544 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.114      ; 2.345      ;
; 2.558 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.496      ; 2.741      ;
; 2.564 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.114      ; 2.365      ;
; 2.578 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.116      ; 2.381      ;
; 2.579 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.116      ; 2.382      ;
; 2.591 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.114      ; 2.392      ;
; 2.631 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.116      ; 2.434      ;
; 2.632 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.123      ; 2.442      ;
; 2.635 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.496      ; 2.818      ;
; 2.703 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.123      ; 2.513      ;
; 2.723 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.116      ; 2.526      ;
; 2.777 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.123      ; 2.587      ;
; 2.789 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.116      ; 2.592      ;
; 2.821 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.116      ; 2.624      ;
; 2.821 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.114      ; 2.622      ;
; 2.823 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.123      ; 2.633      ;
; 2.843 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.114      ; 2.644      ;
; 2.843 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.116      ; 2.646      ;
; 2.861 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.116      ; 2.664      ;
; 2.905 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.116      ; 2.708      ;
; 2.950 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.116      ; 2.753      ;
; 3.027 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.116      ; 2.830      ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_CORE_CLK'                                                                                                                                                          ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; i_CORE_CLK ; Rise       ; i_CORE_CLK                                                                                                                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[0]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[10]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[11]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[12]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[13]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[14]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[15]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[16]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[17]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[18]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[19]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[1]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[20]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[21]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[22]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[23]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[24]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[25]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[26]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[27]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[28]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[29]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[2]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[30]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[31]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[3]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[4]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[5]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[6]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[7]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[8]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[9]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.207  ; 0.423        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.207  ; 0.423        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.208  ; 0.424        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.208  ; 0.424        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.392  ; 0.576        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.392  ; 0.576        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.392  ; 0.576        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.392  ; 0.576        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
; 0.411  ; 0.595        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; 4.314 ; 4.748 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 2.890 ; 3.359 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; 1.598 ; 2.011 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; 2.236 ; 2.788 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; 2.023 ; 2.499 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; 2.175 ; 2.689 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; 1.928 ; 2.426 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; 2.136 ; 2.670 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; 2.184 ; 2.732 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; 2.236 ; 2.788 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; 2.113 ; 2.648 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; 2.079 ; 2.587 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; 2.155 ; 2.687 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; 2.082 ; 2.601 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; 1.869 ; 2.343 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; 2.155 ; 2.684 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; 2.132 ; 2.687 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; 1.702 ; 2.178 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; 2.076 ; 2.597 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; 1.814 ; 2.255 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; 1.720 ; 2.182 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; -1.107 ; -1.535 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; -1.647 ; -2.062 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; -1.226 ; -1.617 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; -1.540 ; -2.016 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; -1.613 ; -2.039 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; -1.727 ; -2.202 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; -1.540 ; -2.016 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; -1.714 ; -2.205 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; -1.760 ; -2.264 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; -1.810 ; -2.317 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; -1.695 ; -2.181 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; -1.662 ; -2.121 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; -1.309 ; -1.748 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; -1.672 ; -2.157 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; -1.483 ; -1.936 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; -1.708 ; -2.201 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; -1.722 ; -2.238 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; -1.309 ; -1.748 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; -1.668 ; -2.150 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; -1.419 ; -1.828 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; -1.325 ; -1.755 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                       ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 4.716 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 4.716 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 4.870 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 4.870 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 7.393 ; 7.556 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 6.009 ; 5.993 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 7.360 ; 7.507 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 6.571 ; 6.640 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 6.280 ; 6.247 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 7.393 ; 7.556 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 6.220 ; 6.212 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 6.486 ; 6.454 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 5.859 ; 5.856 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 6.014 ; 6.007 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 6.981 ; 7.094 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 6.981 ; 7.094 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 5.796 ; 5.796 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 5.843 ; 5.884 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 6.810 ; 6.951 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 6.362 ; 6.452 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 5.768 ; 5.769 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 5.862 ; 5.916 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 5.751 ; 5.761 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 5.550 ; 5.555 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 6.362 ; 6.452 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 5.778 ; 5.775 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 5.910 ; 5.918 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 5.758 ; 5.794 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 5.641 ; 5.677 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 6.419 ; 6.446 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 6.419 ; 6.446 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 5.700 ; 5.765 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 5.865 ; 5.899 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 5.793 ; 5.806 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 6.410 ; 6.404 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 5.778 ; 5.792 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 5.557 ; 5.582 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 5.244 ; 5.255 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 5.551 ; 5.553 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 5.904 ; 5.937 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 6.410 ; 6.404 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 5.781 ; 5.813 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 5.749 ; 5.729 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 7.064 ; 7.218 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 6.257 ; 6.318 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 5.832 ; 5.825 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 5.924 ; 5.936 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 5.827 ; 5.877 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 5.834 ; 5.844 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 6.257 ; 6.233 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 6.228 ; 6.318 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                               ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 4.610 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 4.610 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 4.755 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 4.755 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 5.727 ; 5.722 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 5.872 ; 5.854 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 7.221 ; 7.364 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 6.411 ; 6.475 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 6.131 ; 6.098 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 7.250 ; 7.410 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 6.073 ; 6.063 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 6.329 ; 6.296 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 5.727 ; 5.722 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 5.875 ; 5.866 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 5.674 ; 5.673 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 6.859 ; 6.971 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 5.674 ; 5.673 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 5.716 ; 5.756 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 6.695 ; 6.834 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 5.430 ; 5.433 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 5.639 ; 5.638 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 5.730 ; 5.780 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 5.623 ; 5.631 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 5.430 ; 5.433 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 6.210 ; 6.294 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 5.649 ; 5.643 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 5.776 ; 5.782 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 5.630 ; 5.662 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 5.525 ; 5.559 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 5.581 ; 5.642 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 6.264 ; 6.288 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 5.581 ; 5.642 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 5.736 ; 5.767 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 5.663 ; 5.673 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 5.136 ; 5.145 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 5.650 ; 5.661 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 5.437 ; 5.459 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 5.136 ; 5.145 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 5.432 ; 5.431 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 5.777 ; 5.808 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 6.256 ; 6.248 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 5.652 ; 5.681 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 5.622 ; 5.600 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 6.883 ; 7.029 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 5.695 ; 5.693 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 5.698 ; 5.693 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 5.789 ; 5.799 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 5.695 ; 5.741 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 5.702 ; 5.710 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 6.108 ; 6.083 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 6.086 ; 6.173 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                         ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                           ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; 190.77 MHz ; 190.77 MHz      ; i_CORE_CLK                                ;                                                ;
; 947.87 MHz ; 500.0 MHz       ; control_unit:INST_control_unit|r_state[3] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                 ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; i_CORE_CLK                                ; -4.242 ; -646.659      ;
; control_unit:INST_control_unit|r_state[3] ; -3.043 ; -10.804       ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                 ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; i_CORE_CLK                                ; 0.016 ; 0.000         ;
; control_unit:INST_control_unit|r_state[3] ; 0.312 ; 0.000         ;
+-------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                   ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; i_CORE_CLK                                ; -3.000 ; -565.792      ;
; control_unit:INST_control_unit|r_state[3] ; -1.000 ; -5.000        ;
+-------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_CORE_CLK'                                                                                                                                     ;
+--------+----------------------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -4.242 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 5.183      ;
; -4.233 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 5.174      ;
; -4.226 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.164      ;
; -4.200 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 5.141      ;
; -4.179 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 5.120      ;
; -4.159 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 5.100      ;
; -4.150 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 5.091      ;
; -4.143 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.081      ;
; -4.138 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 5.079      ;
; -4.130 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 5.071      ;
; -4.121 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 5.062      ;
; -4.117 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 5.058      ;
; -4.114 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.052      ;
; -4.096 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 5.037      ;
; -4.090 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 5.031      ;
; -4.088 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 5.029      ;
; -4.073 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 5.014      ;
; -4.067 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 5.008      ;
; -4.064 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 5.005      ;
; -4.064 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 5.005      ;
; -4.060 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 5.001      ;
; -4.057 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.057     ; 4.995      ;
; -4.055 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.996      ;
; -4.040 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.981      ;
; -4.031 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.972      ;
; -4.027 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.968      ;
; -4.023 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.964      ;
; -4.010 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.951      ;
; -4.008 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.949      ;
; -3.983 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.924      ;
; -3.947 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.888      ;
; -3.925 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.866      ;
; -3.923 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.864      ;
; -3.906 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.847      ;
; -3.901 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.842      ;
; -3.896 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.837      ;
; -3.892 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.833      ;
; -3.887 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 4.826      ;
; -3.887 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 4.826      ;
; -3.886 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.827      ;
; -3.873 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.814      ;
; -3.873 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.814      ;
; -3.871 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.812      ;
; -3.845 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.786      ;
; -3.827 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.768      ;
; -3.817 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.057     ; 4.755      ;
; -3.809 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.744      ;
; -3.804 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 4.743      ;
; -3.800 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.052     ; 4.743      ;
; -3.792 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.733      ;
; -3.775 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 4.714      ;
; -3.765 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.706      ;
; -3.763 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.704      ;
; -3.760 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.695      ;
; -3.756 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.697      ;
; -3.754 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.052     ; 4.697      ;
; -3.748 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.689      ;
; -3.748 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 4.687      ;
; -3.731 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 4.670      ;
; -3.728 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.663      ;
; -3.718 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.659      ;
; -3.708 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.649      ;
; -3.706 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.641      ;
; -3.704 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.645      ;
; -3.691 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.632      ;
; -3.691 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 4.630      ;
; -3.689 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.630      ;
; -3.685 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.620      ;
; -3.683 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.623      ;
; -3.682 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.623      ;
; -3.681 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.057     ; 4.619      ;
; -3.674 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.057     ; 4.612      ;
; -3.672 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.607      ;
; -3.671 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.052     ; 4.614      ;
; -3.670 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.611      ;
; -3.669 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.609      ;
; -3.663 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.057     ; 4.601      ;
; -3.661 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.601      ;
; -3.649 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.589      ;
; -3.646 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.052     ; 4.589      ;
; -3.642 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.052     ; 4.585      ;
; -3.636 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.576      ;
; -3.635 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.576      ;
; -3.631 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 4.570      ;
; -3.628 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.569      ;
; -3.623 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.558      ;
; -3.612 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 4.551      ;
; -3.606 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 4.539      ;
; -3.600 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.052     ; 4.543      ;
; -3.594 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 4.533      ;
; -3.591 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.526      ;
; -3.589 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 4.528      ;
; -3.583 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.524      ;
; -3.579 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 4.518      ;
; -3.569 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.504      ;
; -3.564 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.057     ; 4.502      ;
; -3.562 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 4.501      ;
; -3.559 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.500      ;
; -3.557 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 4.490      ;
; -3.556 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.491      ;
+--------+----------------------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                     ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -3.043 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.161     ; 3.367      ;
; -3.031 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.161     ; 3.355      ;
; -2.960 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.161     ; 3.284      ;
; -2.877 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.161     ; 3.201      ;
; -2.874 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.161     ; 3.198      ;
; -2.854 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.162     ; 3.177      ;
; -2.764 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.162     ; 3.087      ;
; -2.700 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.161     ; 3.024      ;
; -2.694 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.162     ; 3.017      ;
; -2.660 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.161     ; 2.984      ;
; -2.656 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.161     ; 2.980      ;
; -2.643 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.161     ; 2.967      ;
; -2.620 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.161     ; 2.944      ;
; -2.576 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.161     ; 2.900      ;
; -2.568 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.161     ; 2.892      ;
; -2.548 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.161     ; 2.872      ;
; -2.532 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.154     ; 2.863      ;
; -2.528 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.161     ; 2.852      ;
; -2.501 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.161     ; 2.825      ;
; -2.483 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.154     ; 2.814      ;
; -2.483 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.161     ; 2.807      ;
; -2.454 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.161     ; 2.778      ;
; -2.451 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.154     ; 2.782      ;
; -2.429 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.154     ; 2.760      ;
; -2.407 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.161     ; 2.731      ;
; -2.308 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.159      ; 2.952      ;
; -2.277 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.159      ; 2.921      ;
; -2.203 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.159      ; 2.847      ;
; -2.178 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.159      ; 2.822      ;
; -2.175 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.159      ; 2.819      ;
; -2.098 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.159      ; 2.742      ;
; -2.098 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.159      ; 2.742      ;
; -2.051 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.166      ; 2.702      ;
; -2.041 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.159      ; 2.685      ;
; -2.021 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.159      ; 2.665      ;
; -2.018 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.159      ; 2.662      ;
; -2.004 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.166      ; 2.655      ;
; -1.989 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.159      ; 2.633      ;
; -1.972 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.158     ; 2.299      ;
; -1.957 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.158     ; 2.284      ;
; -1.932 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.158     ; 2.259      ;
; -1.924 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.161     ; 2.248      ;
; -1.903 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.159      ; 2.547      ;
; -1.897 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.154     ; 2.228      ;
; -1.885 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.159      ; 2.529      ;
; -1.870 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.159      ; 2.514      ;
; -1.834 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.158      ; 2.477      ;
; -1.829 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.159      ; 2.473      ;
; -1.816 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.156      ; 2.457      ;
; -1.796 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.151     ; 2.130      ;
; -1.776 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.158      ; 2.419      ;
; -1.761 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.158     ; 2.088      ;
; -1.754 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.158     ; 2.081      ;
; -1.732 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.161     ; 2.056      ;
; -1.727 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.157     ; 2.055      ;
; -1.679 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.158      ; 2.322      ;
; -1.667 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.159      ; 2.311      ;
; -1.667 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.159      ; 2.311      ;
; -1.584 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.161     ; 1.908      ;
; -1.569 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.161     ; 1.893      ;
; -1.561 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.166      ; 2.212      ;
; -1.554 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.164     ; 1.875      ;
; -1.551 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.156     ; 1.880      ;
; -1.526 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.156     ; 1.855      ;
; -1.524 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.161     ; 1.848      ;
; -1.521 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.159      ; 2.165      ;
; -1.483 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.159      ; 2.127      ;
; -1.480 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.166      ; 2.131      ;
; -1.477 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.161     ; 1.801      ;
; -1.464 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.158      ; 2.107      ;
; -1.446 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.151     ; 1.780      ;
; -1.402 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.159      ; 2.046      ;
; -1.366 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.161     ; 1.690      ;
; -1.321 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.157     ; 1.649      ;
; -1.274 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.164     ; 1.595      ;
; -1.255 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.154     ; 1.586      ;
; -1.227 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.157     ; 1.555      ;
; -0.984 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.159     ; 1.310      ;
; -0.952 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.159     ; 1.278      ;
; -0.946 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.159      ; 1.590      ;
; -0.746 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.157      ; 1.388      ;
; -0.055 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.054     ; 0.996      ;
; 0.378  ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.055     ; 0.562      ;
; 0.379  ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.054     ; 0.562      ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_CORE_CLK'                                                                                                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                                                                                          ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; 0.016 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[2]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.191      ; 2.561      ;
; 0.108 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[6]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.191      ; 2.653      ;
; 0.112 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[3]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.191      ; 2.657      ;
; 0.310 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[5]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.191      ; 2.855      ;
; 0.312 ; control_unit:INST_control_unit|r_state[1]                    ; control_unit:INST_control_unit|r_state[1]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; control_unit:INST_control_unit|r_INTERRUPT_active            ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; control_unit:INST_control_unit|r_INTERRUPT_PC_set            ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; branch_control:INST_branch_control|r_INTERRUPT_enable        ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                            ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]      ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; control_unit:INST_control_unit|r_state[5]                    ; control_unit:INST_control_unit|r_state[5]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[7]       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[7]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]      ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable     ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable                                                                         ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]            ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.314 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4] ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.340      ; 0.823      ;
; 0.319 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[1] ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.340      ; 0.828      ;
; 0.321 ; control_unit:INST_control_unit|r_state[2]                    ; control_unit:INST_control_unit|r_state[2]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.519      ;
; 0.333 ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.337      ; 0.839      ;
; 0.336 ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.337      ; 0.842      ;
; 0.336 ; Program_counter:INST_Program_counter|r_PROG_COUNT[8]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.337      ; 0.842      ;
; 0.338 ; InstrucReg:INST_InstrucReg|r_register[20]                    ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.340      ; 0.847      ;
; 0.339 ; InstrucReg:INST_InstrucReg|r_register[24]                    ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[1]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.538      ;
; 0.340 ; InstrucReg:INST_InstrucReg|r_register[25]                    ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[2]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.337      ; 0.846      ;
; 0.340 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4] ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.340      ; 0.849      ;
; 0.344 ; Program_counter:INST_Program_counter|r_PROG_COUNT[7]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.337      ; 0.850      ;
; 0.351 ; InstrucReg:INST_InstrucReg|r_register[19]                    ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.340      ; 0.860      ;
; 0.352 ; Program_counter:INST_Program_counter|r_PROG_COUNT[1]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.337      ; 0.858      ;
; 0.358 ; InstrucReg:INST_InstrucReg|r_register[1]                     ; instruction_decoder:INST_instruction_decoder|o_Signed                                                                            ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.556      ;
; 0.358 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]      ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[23]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.557      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[13]      ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[27]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.557      ;
; 0.366 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[0] ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[1]                                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.564      ;
; 0.367 ; InstrucReg:INST_InstrucReg|r_register[18]                    ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.340      ; 0.876      ;
; 0.367 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[0] ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[1]                                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.565      ;
; 0.367 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[0]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.191      ; 2.912      ;
; 0.375 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.199      ; 2.928      ;
; 0.381 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[0]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.199      ; 2.934      ;
; 0.385 ; InstrucReg:INST_InstrucReg|r_register[30]                    ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.584      ;
; 0.387 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[1]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.199      ; 2.940      ;
; 0.389 ; InstrucReg:INST_InstrucReg|r_register[30]                    ; instruction_decoder:INST_instruction_decoder|o_SAVE_PC                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.588      ;
; 0.390 ; Program_counter:INST_Program_counter|r_PROG_COUNT[4]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.337      ; 0.896      ;
; 0.391 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                                ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.199      ; 2.944      ;
; 0.392 ; InstrucReg:INST_InstrucReg|r_register[30]                    ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.591      ;
; 0.403 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[2]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.194      ; 2.951      ;
; 0.423 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[44]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[7]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.621      ;
; 0.428 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[4]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.199      ; 2.981      ;
; 0.433 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[15]            ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.632      ;
; 0.439 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[4]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.196      ; 2.989      ;
; 0.446 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[23]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.353      ; 0.943      ;
; 0.450 ; Program_counter:INST_Program_counter|r_PROG_COUNT[6]         ; branch_control:INST_branch_control|r_PC_ADDRESS[6]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.649      ;
; 0.450 ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]         ; branch_control:INST_branch_control|r_PC_ADDRESS[5]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.649      ;
; 0.462 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[3]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.197      ; 3.013      ;
; 0.462 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[7]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.197      ; 3.013      ;
; 0.465 ; InstrucReg:INST_InstrucReg|r_register[26]                    ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[3]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.664      ;
; 0.466 ; InstrucReg:INST_InstrucReg|r_register[27]                    ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; branch_control:INST_branch_control|o_ADDRESS[1]              ; Program_counter:INST_Program_counter|r_PROG_COUNT[1]                                                                             ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.665      ;
; 0.474 ; InstrucReg:INST_InstrucReg|r_register[3]                     ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[0]                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.672      ;
; 0.476 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[1]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.197      ; 3.027      ;
; 0.478 ; branch_control:INST_branch_control|r_PC_ADDRESS[2]           ; branch_control:INST_branch_control|o_ADDRESS[2]                                                                                  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.677      ;
; 0.481 ; InstrucReg:INST_InstrucReg|r_register[23]                    ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[0]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.679      ;
; 0.483 ; branch_control:INST_branch_control|o_ADDRESS[2]              ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]                                                                             ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.682      ;
; 0.484 ; InstrucReg:INST_InstrucReg|r_register[18]                    ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[2]                                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.683      ;
; 0.484 ; InstrucReg:INST_InstrucReg|r_register[22]                    ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[10]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.683      ;
; 0.486 ; InstrucReg:INST_InstrucReg|r_register[19]                    ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[4]                                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.685      ;
; 0.489 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[17]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.688      ;
; 0.490 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[19]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.689      ;
; 0.496 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[43]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[7]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.694      ;
; 0.497 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[17]            ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.696      ;
; 0.503 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.357      ; 1.029      ;
; 0.504 ; InstrucReg:INST_InstrucReg|r_register[3]                     ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[1]                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.702      ;
; 0.510 ; InstrucReg:INST_InstrucReg|r_register[29]                    ; instruction_decoder:INST_instruction_decoder|o_BRANCH_CONTROL[2]                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.709      ;
; 0.510 ; InstrucReg:INST_InstrucReg|r_register[29]                    ; instruction_decoder:INST_instruction_decoder|o_BRANCH_CONTROL[0]                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.709      ;
; 0.510 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[16]            ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.709      ;
; 0.513 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_data[5]          ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_datain_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.361      ; 1.043      ;
; 0.513 ; Program_counter:INST_Program_counter|r_PROG_COUNT[8]         ; branch_control:INST_branch_control|r_PC_ADDRESS[8]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[5]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.194      ; 3.061      ;
; 0.514 ; Program_counter:INST_Program_counter|r_PROG_COUNT[4]         ; branch_control:INST_branch_control|r_PC_ADDRESS[4]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; Program_counter:INST_Program_counter|r_PROG_COUNT[1]         ; branch_control:INST_branch_control|r_PC_ADDRESS[1]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[1] ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[3]                                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[1] ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[3]                                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.713      ;
; 0.516 ; Program_counter:INST_Program_counter|r_PROG_COUNT[0]         ; branch_control:INST_branch_control|r_PC_ADDRESS[0]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]         ; branch_control:INST_branch_control|r_PC_ADDRESS[2]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.716      ;
; 0.518 ; InstrucReg:INST_InstrucReg|r_register[7]                     ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[5]                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.716      ;
; 0.519 ; InstrucReg:INST_InstrucReg|r_register[6]                     ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[4]                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.717      ;
; 0.520 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]      ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[25]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.718      ;
; 0.520 ; InstrucReg:INST_InstrucReg|r_register[14]                    ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[12]                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.718      ;
; 0.521 ; InstrucReg:INST_InstrucReg|r_register[13]                    ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[11]                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.719      ;
; 0.521 ; branch_control:INST_branch_control|r_INTERRUPT_set           ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                            ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.720      ;
; 0.522 ; Program_counter:INST_Program_counter|r_PROG_COUNT[7]         ; branch_control:INST_branch_control|r_PC_ADDRESS[7]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.720      ;
; 0.523 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.343      ; 1.035      ;
; 0.528 ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]         ; branch_control:INST_branch_control|r_PC_ADDRESS[9]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.726      ;
; 0.534 ; InstrucReg:INST_InstrucReg|r_register[16]                    ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.340      ; 1.043      ;
; 0.539 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~portb_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.357      ; 1.065      ;
; 0.542 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]     ; ALU:INST_ALU|r_ALU_Result[4]                                                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.740      ;
; 0.542 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[18]            ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.741      ;
; 0.545 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[14]            ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.744      ;
; 0.555 ; control_unit:INST_control_unit|r_state[1]                    ; control_unit:INST_control_unit|r_state[3]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.060      ; 0.759      ;
+-------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                     ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.312 ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.054      ; 0.511      ;
; 0.733 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.054      ; 0.931      ;
; 1.082 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.345      ; 1.101      ;
; 1.342 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.013      ; 1.029      ;
; 1.407 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.347      ; 1.428      ;
; 1.409 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.347      ; 1.430      ;
; 1.427 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.013      ; 1.114      ;
; 1.440 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.017      ; 1.131      ;
; 1.478 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.013      ; 1.165      ;
; 1.478 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.017      ; 1.169      ;
; 1.493 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.347      ; 1.514      ;
; 1.536 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.017      ; 1.227      ;
; 1.632 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.347      ; 1.653      ;
; 1.714 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.347      ; 1.735      ;
; 1.717 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.017      ; 1.408      ;
; 1.729 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.011      ; 1.414      ;
; 1.772 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.019      ; 1.465      ;
; 1.778 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.022      ; 1.474      ;
; 1.840 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.347      ; 1.861      ;
; 1.851 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.019      ; 1.544      ;
; 1.865 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.015      ; 1.554      ;
; 1.881 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.347      ; 1.902      ;
; 1.887 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.347      ; 1.908      ;
; 1.891 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.345      ; 1.910      ;
; 1.891 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.013      ; 1.578      ;
; 1.940 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.024      ; 1.638      ;
; 1.941 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.347      ; 1.962      ;
; 1.946 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.354      ; 1.974      ;
; 1.946 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.348      ; 1.968      ;
; 1.974 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.017      ; 1.665      ;
; 1.988 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.347      ; 2.009      ;
; 1.994 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.013      ; 1.681      ;
; 2.008 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.354      ; 2.036      ;
; 2.029 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.019      ; 1.722      ;
; 2.051 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.347      ; 2.072      ;
; 2.068 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.019      ; 1.761      ;
; 2.098 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.347      ; 2.119      ;
; 2.105 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.017      ; 1.796      ;
; 2.108 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.348      ; 2.130      ;
; 2.112 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.013      ; 1.799      ;
; 2.141 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.011      ; 1.826      ;
; 2.154 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.348      ; 2.176      ;
; 2.181 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.013      ; 1.868      ;
; 2.214 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.019      ; 1.907      ;
; 2.242 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.013      ; 1.929      ;
; 2.255 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.348      ; 2.277      ;
; 2.257 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.024      ; 1.955      ;
; 2.260 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.014      ; 1.948      ;
; 2.276 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.354      ; 2.304      ;
; 2.293 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.348      ; 2.315      ;
; 2.303 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.348      ; 2.325      ;
; 2.315 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.354      ; 2.343      ;
; 2.319 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.013      ; 2.006      ;
; 2.323 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.348      ; 2.345      ;
; 2.341 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.018      ; 2.033      ;
; 2.358 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.348      ; 2.380      ;
; 2.366 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.348      ; 2.388      ;
; 2.414 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.014      ; 2.102      ;
; 2.421 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.021      ; 2.116      ;
; 2.428 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.348      ; 2.450      ;
; 2.437 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.013      ; 2.124      ;
; 2.442 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.348      ; 2.464      ;
; 2.452 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.014      ; 2.140      ;
; 2.459 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.348      ; 2.481      ;
; 2.460 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.013      ; 2.147      ;
; 2.469 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.014      ; 2.157      ;
; 2.475 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.013      ; 2.162      ;
; 2.515 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.014      ; 2.203      ;
; 2.529 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.020      ; 2.223      ;
; 2.537 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.348      ; 2.559      ;
; 2.591 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.020      ; 2.285      ;
; 2.616 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.014      ; 2.304      ;
; 2.646 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.014      ; 2.334      ;
; 2.649 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.020      ; 2.343      ;
; 2.684 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.013      ; 2.371      ;
; 2.688 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.020      ; 2.382      ;
; 2.693 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.014      ; 2.381      ;
; 2.709 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.014      ; 2.397      ;
; 2.721 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.014      ; 2.409      ;
; 2.729 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.013      ; 2.416      ;
; 2.777 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.014      ; 2.465      ;
; 2.802 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.014      ; 2.490      ;
; 2.880 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.014      ; 2.568      ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_CORE_CLK'                                                                                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; i_CORE_CLK ; Rise       ; i_CORE_CLK                                                                                                                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[0]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[10]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[11]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[12]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[13]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[14]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[15]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[16]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[17]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[18]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[19]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[1]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[20]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[21]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[22]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[23]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[24]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[25]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[26]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[27]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[28]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[29]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[2]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[30]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[31]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[3]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[4]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[5]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[6]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[7]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[8]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[9]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.245  ; 0.461        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.349  ; 0.533        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.349  ; 0.533        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.359  ; 0.543        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; 3.810 ; 4.174 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 2.541 ; 2.897 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; 1.355 ; 1.687 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; 1.936 ; 2.376 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; 1.746 ; 2.138 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; 1.878 ; 2.282 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; 1.656 ; 2.047 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; 1.844 ; 2.271 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; 1.885 ; 2.324 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; 1.936 ; 2.376 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; 1.816 ; 2.247 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; 1.790 ; 2.193 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; 1.859 ; 2.286 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; 1.804 ; 2.207 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; 1.592 ; 1.977 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; 1.859 ; 2.283 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; 1.846 ; 2.286 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; 1.438 ; 1.829 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; 1.783 ; 2.202 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; 1.552 ; 1.903 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; 1.457 ; 1.832 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; -0.919 ; -1.275 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; -1.408 ; -1.756 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; -1.027 ; -1.344 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; -1.314 ; -1.690 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; -1.382 ; -1.738 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; -1.483 ; -1.855 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; -1.314 ; -1.690 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; -1.468 ; -1.863 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; -1.507 ; -1.913 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; -1.556 ; -1.963 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; -1.446 ; -1.839 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; -1.420 ; -1.788 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; -1.091 ; -1.455 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; -1.440 ; -1.819 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; -1.252 ; -1.622 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; -1.464 ; -1.861 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; -1.482 ; -1.895 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; -1.091 ; -1.455 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; -1.422 ; -1.813 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; -1.201 ; -1.529 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; -1.107 ; -1.459 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                       ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 4.514 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 4.514 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 4.571 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 4.571 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 7.074 ; 7.161 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 5.698 ; 5.636 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 7.037 ; 7.139 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 6.214 ; 6.188 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 5.943 ; 5.872 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 7.074 ; 7.161 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 5.895 ; 5.822 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 6.142 ; 6.054 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 5.548 ; 5.506 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 5.716 ; 5.677 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 6.701 ; 6.784 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 6.701 ; 6.784 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 5.514 ; 5.484 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 5.554 ; 5.544 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 6.536 ; 6.641 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 6.025 ; 6.021 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 5.478 ; 5.444 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 5.565 ; 5.567 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 5.459 ; 5.427 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 5.275 ; 5.260 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 6.025 ; 6.021 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 5.482 ; 5.427 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 5.613 ; 5.553 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 5.461 ; 5.440 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 5.367 ; 5.369 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 6.071 ; 6.057 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 6.071 ; 6.057 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 5.424 ; 5.444 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 5.570 ; 5.551 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 5.502 ; 5.462 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 6.064 ; 5.970 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 5.485 ; 5.451 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 5.280 ; 5.264 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 4.987 ; 4.966 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 5.273 ; 5.254 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 5.616 ; 5.601 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 6.064 ; 5.970 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 5.489 ; 5.473 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 5.460 ; 5.401 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 6.671 ; 6.749 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 5.918 ; 5.938 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 5.470 ; 5.516 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 5.609 ; 5.588 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 5.519 ; 5.499 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 5.537 ; 5.500 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 5.918 ; 5.858 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 5.903 ; 5.938 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                               ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 4.415 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 4.415 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 4.468 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 4.468 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 5.429 ; 5.386 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 5.573 ; 5.512 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 6.911 ; 7.011 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 6.069 ; 6.042 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 5.809 ; 5.739 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 6.946 ; 7.033 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 5.763 ; 5.691 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 6.002 ; 5.915 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 5.429 ; 5.386 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 5.591 ; 5.551 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 5.404 ; 5.375 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 6.590 ; 6.674 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 5.404 ; 5.375 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 5.441 ; 5.431 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 6.433 ; 6.538 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 5.168 ; 5.151 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 5.363 ; 5.327 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 5.446 ; 5.446 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 5.345 ; 5.312 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 5.168 ; 5.151 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 5.888 ; 5.882 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 5.366 ; 5.311 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 5.493 ; 5.433 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 5.346 ; 5.324 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 5.263 ; 5.265 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 5.318 ; 5.336 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 5.932 ; 5.916 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 5.318 ; 5.336 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 5.454 ; 5.435 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 5.385 ; 5.345 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 4.891 ; 4.869 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 5.370 ; 5.335 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 5.173 ; 5.156 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 4.891 ; 4.869 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 5.166 ; 5.146 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 5.502 ; 5.487 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 5.925 ; 5.833 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 5.374 ; 5.356 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 5.345 ; 5.286 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 6.508 ; 6.581 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 5.353 ; 5.380 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 5.353 ; 5.400 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 5.488 ; 5.466 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 5.402 ; 5.380 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 5.419 ; 5.381 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 5.786 ; 5.726 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 5.778 ; 5.811 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                 ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; i_CORE_CLK                                ; -2.372 ; -276.418      ;
; control_unit:INST_control_unit|r_state[3] ; -1.652 ; -5.407        ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                 ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; i_CORE_CLK                                ; 0.025 ; 0.000         ;
; control_unit:INST_control_unit|r_state[3] ; 0.185 ; 0.000         ;
+-------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                   ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; i_CORE_CLK                                ; -3.000 ; -471.046      ;
; control_unit:INST_control_unit|r_state[3] ; -1.000 ; -5.000        ;
+-------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_CORE_CLK'                                                                                                                                                                  ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                      ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -2.372 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.322      ;
; -2.365 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.033     ; 3.319      ;
; -2.364 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.316      ;
; -2.347 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.299      ;
; -2.339 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.287      ;
; -2.332 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.284      ;
; -2.331 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.281      ;
; -2.314 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.264      ;
; -2.311 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.263      ;
; -2.310 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.260      ;
; -2.303 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.033     ; 3.257      ;
; -2.302 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.254      ;
; -2.285 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.237      ;
; -2.278 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.228      ;
; -2.264 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.214      ;
; -2.257 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.033     ; 3.211      ;
; -2.256 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.208      ;
; -2.252 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.204      ;
; -2.249 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.201      ;
; -2.239 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.191      ;
; -2.239 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.191      ;
; -2.219 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.169      ;
; -2.203 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.155      ;
; -2.203 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.155      ;
; -2.190 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.142      ;
; -2.187 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.139      ;
; -2.186 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.138      ;
; -2.179 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[2] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.109     ; 2.547      ;
; -2.172 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[1] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.105     ; 2.544      ;
; -2.171 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[4] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.107     ; 2.541      ;
; -2.170 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.122      ;
; -2.166 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.116      ;
; -2.163 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.115      ;
; -2.154 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[3] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.107     ; 2.524      ;
; -2.144 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.096      ;
; -2.134 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.086      ;
; -2.133 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.081      ;
; -2.130 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.082      ;
; -2.118 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[7] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.107     ; 2.488      ;
; -2.114 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.066      ;
; -2.111 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.063      ;
; -2.104 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.054      ;
; -2.098 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.050      ;
; -2.098 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.050      ;
; -2.081 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.033      ;
; -2.081 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.033      ;
; -2.074 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.026      ;
; -2.066 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.018      ;
; -2.065 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.017      ;
; -2.059 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[6] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.107     ; 2.429      ;
; -2.058 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.008      ;
; -2.039 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 2.991      ;
; -2.037 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 2.989      ;
; -2.028 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 2.974      ;
; -2.026 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.031     ; 2.982      ;
; -2.025 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 2.975      ;
; -2.020 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 2.972      ;
; -2.019 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 2.971      ;
; -2.018 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 2.968      ;
; -2.011 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 2.963      ;
; -2.007 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 2.959      ;
; -1.998 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 2.948      ;
; -1.997 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 2.949      ;
; -1.993 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.033     ; 2.947      ;
; -1.985 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 2.937      ;
; -1.985 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 2.935      ;
; -1.982 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 2.934      ;
; -1.981 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 2.927      ;
; -1.976 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.031     ; 2.932      ;
; -1.973 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 2.923      ;
; -1.973 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[5] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.109     ; 2.341      ;
; -1.972 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 2.922      ;
; -1.969 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 2.921      ;
; -1.967 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 2.913      ;
; -1.966 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.033     ; 2.920      ;
; -1.965 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 2.917      ;
; -1.964 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.031     ; 2.920      ;
; -1.964 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 2.916      ;
; -1.956 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 2.906      ;
; -1.955 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 2.905      ;
; -1.953 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 2.903      ;
; -1.949 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 2.895      ;
; -1.948 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 2.900      ;
; -1.943 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 2.895      ;
; -1.939 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 2.889      ;
; -1.933 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.042     ; 2.878      ;
; -1.925 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 2.872      ;
; -1.921 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 2.871      ;
; -1.920 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 2.870      ;
; -1.919 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 2.865      ;
; -1.918 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.031     ; 2.874      ;
; -1.912 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 2.864      ;
; -1.904 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 2.856      ;
; -1.893 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 2.843      ;
; -1.889 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 2.833      ;
; -1.889 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.031     ; 2.845      ;
; -1.885 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 2.831      ;
; -1.880 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 2.830      ;
; -1.880 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 2.830      ;
; -1.872 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 2.818      ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                     ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.652 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.010     ; 2.119      ;
; -1.632 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.010     ; 2.099      ;
; -1.590 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.010     ; 2.057      ;
; -1.553 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.012     ; 2.018      ;
; -1.544 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.010     ; 2.011      ;
; -1.527 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.010     ; 1.994      ;
; -1.496 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.010     ; 1.963      ;
; -1.490 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.012     ; 1.955      ;
; -1.463 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.010     ; 1.930      ;
; -1.439 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.012     ; 1.904      ;
; -1.437 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.012     ; 1.902      ;
; -1.430 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.012     ; 1.895      ;
; -1.389 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.012     ; 1.854      ;
; -1.381 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.010     ; 1.848      ;
; -1.378 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.012     ; 1.843      ;
; -1.349 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.010     ; 1.816      ;
; -1.314 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.010     ; 1.781      ;
; -1.286 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.006     ; 1.757      ;
; -1.279 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.012     ; 1.744      ;
; -1.279 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.010     ; 1.746      ;
; -1.277 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.010     ; 1.744      ;
; -1.273 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.006     ; 1.744      ;
; -1.241 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.006     ; 1.712      ;
; -1.237 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.010     ; 1.704      ;
; -1.225 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.006     ; 1.696      ;
; -1.136 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.202      ; 1.815      ;
; -1.136 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.202      ; 1.815      ;
; -1.109 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.202      ; 1.788      ;
; -1.103 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.202      ; 1.782      ;
; -1.053 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.202      ; 1.732      ;
; -1.048 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.202      ; 1.727      ;
; -1.036 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.202      ; 1.715      ;
; -1.031 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.202      ; 1.710      ;
; -1.021 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.202      ; 1.700      ;
; -1.011 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.202      ; 1.690      ;
; -0.977 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.012     ; 1.442      ;
; -0.975 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.206      ; 1.658      ;
; -0.974 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.202      ; 1.653      ;
; -0.972 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.007     ; 1.442      ;
; -0.967 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.007     ; 1.437      ;
; -0.957 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.202      ; 1.636      ;
; -0.954 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.007     ; 1.424      ;
; -0.943 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.206      ; 1.626      ;
; -0.915 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.202      ; 1.594      ;
; -0.910 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.200      ; 1.587      ;
; -0.909 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.005     ; 1.381      ;
; -0.905 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.197      ; 1.579      ;
; -0.890 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.003     ; 1.364      ;
; -0.886 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.202      ; 1.565      ;
; -0.873 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.202      ; 1.552      ;
; -0.860 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.200      ; 1.537      ;
; -0.856 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.009     ; 1.324      ;
; -0.815 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.007     ; 1.285      ;
; -0.792 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.200      ; 1.469      ;
; -0.792 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.007     ; 1.262      ;
; -0.784 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.200      ; 1.461      ;
; -0.781 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.010     ; 1.248      ;
; -0.775 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.010     ; 1.242      ;
; -0.769 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.206      ; 1.452      ;
; -0.734 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.202      ; 1.413      ;
; -0.733 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.010     ; 1.200      ;
; -0.720 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.010     ; 1.187      ;
; -0.714 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.015     ; 1.176      ;
; -0.708 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.206      ; 1.391      ;
; -0.695 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.201      ; 1.373      ;
; -0.681 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.006     ; 1.152      ;
; -0.679 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.200      ; 1.356      ;
; -0.668 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.007     ; 1.138      ;
; -0.661 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.200      ; 1.338      ;
; -0.654 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.003     ; 1.128      ;
; -0.625 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.010     ; 1.092      ;
; -0.599 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.200      ; 1.276      ;
; -0.581 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.010     ; 1.048      ;
; -0.566 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.015     ; 1.028      ;
; -0.556 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.007     ; 1.026      ;
; -0.524 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.005     ; 0.996      ;
; -0.509 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.009     ; 0.977      ;
; -0.356 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.008     ; 0.825      ;
; -0.332 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.011     ; 0.798      ;
; -0.323 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.200      ; 1.000      ;
; -0.212 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.197      ; 0.886      ;
; 0.303  ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.037     ; 0.647      ;
; 0.599  ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.038     ; 0.350      ;
; 0.600  ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.037     ; 0.350      ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_CORE_CLK'                                                                                                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                                                                                          ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; 0.025 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[2]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.377      ; 1.621      ;
; 0.089 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[6]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.377      ; 1.685      ;
; 0.093 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[3]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.377      ; 1.689      ;
; 0.157 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[0]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.377      ; 1.753      ;
; 0.172 ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.218      ; 0.494      ;
; 0.173 ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.218      ; 0.495      ;
; 0.174 ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.218      ; 0.496      ;
; 0.175 ; Program_counter:INST_Program_counter|r_PROG_COUNT[8]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.218      ; 0.497      ;
; 0.175 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[1] ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.221      ; 0.500      ;
; 0.179 ; InstrucReg:INST_InstrucReg|r_register[20]                    ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.225      ; 0.508      ;
; 0.179 ; Program_counter:INST_Program_counter|r_PROG_COUNT[7]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.218      ; 0.501      ;
; 0.180 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4] ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.219      ; 0.503      ;
; 0.182 ; Program_counter:INST_Program_counter|r_PROG_COUNT[1]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.218      ; 0.504      ;
; 0.187 ; branch_control:INST_branch_control|r_INTERRUPT_enable        ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                            ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; control_unit:INST_control_unit|r_state[5]                    ; control_unit:INST_control_unit|r_state[5]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[7]       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[7]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]      ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable     ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable                                                                         ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]            ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; control_unit:INST_control_unit|r_state[1]                    ; control_unit:INST_control_unit|r_state[1]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; control_unit:INST_control_unit|r_INTERRUPT_active            ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; control_unit:INST_control_unit|r_INTERRUPT_PC_set            ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]      ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.191 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4] ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.221      ; 0.516      ;
; 0.192 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[5]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.377      ; 1.788      ;
; 0.193 ; InstrucReg:INST_InstrucReg|r_register[24]                    ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[1]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.313      ;
; 0.195 ; control_unit:INST_control_unit|r_state[2]                    ; control_unit:INST_control_unit|r_state[2]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; InstrucReg:INST_InstrucReg|r_register[25]                    ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[2]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.315      ;
; 0.196 ; InstrucReg:INST_InstrucReg|r_register[19]                    ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.223      ; 0.523      ;
; 0.205 ; InstrucReg:INST_InstrucReg|r_register[1]                     ; instruction_decoder:INST_instruction_decoder|o_Signed                                                                            ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; InstrucReg:INST_InstrucReg|r_register[18]                    ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.223      ; 0.532      ;
; 0.205 ; Program_counter:INST_Program_counter|r_PROG_COUNT[4]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.218      ; 0.527      ;
; 0.207 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[13]      ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[27]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.326      ;
; 0.208 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]      ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[23]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.327      ;
; 0.211 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[0] ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[1]                                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.330      ;
; 0.213 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[0] ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[1]                                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.332      ;
; 0.219 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[2]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.376      ; 1.814      ;
; 0.223 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[0]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.382      ; 1.824      ;
; 0.230 ; InstrucReg:INST_InstrucReg|r_register[30]                    ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.349      ;
; 0.230 ; InstrucReg:INST_InstrucReg|r_register[30]                    ; instruction_decoder:INST_instruction_decoder|o_SAVE_PC                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.349      ;
; 0.234 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[4]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.377      ; 1.830      ;
; 0.236 ; InstrucReg:INST_InstrucReg|r_register[30]                    ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.355      ;
; 0.241 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[4]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.382      ; 1.842      ;
; 0.242 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[5]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.376      ; 1.837      ;
; 0.249 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[1]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.380      ; 1.848      ;
; 0.249 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[3]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.378      ; 1.846      ;
; 0.249 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[7]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.378      ; 1.846      ;
; 0.254 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[15]            ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.373      ;
; 0.255 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[44]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[7]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.374      ;
; 0.260 ; branch_control:INST_branch_control|o_ADDRESS[1]              ; Program_counter:INST_Program_counter|r_PROG_COUNT[1]                                                                             ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.379      ;
; 0.265 ; branch_control:INST_branch_control|r_PC_ADDRESS[2]           ; branch_control:INST_branch_control|o_ADDRESS[2]                                                                                  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.385      ;
; 0.266 ; InstrucReg:INST_InstrucReg|r_register[23]                    ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[0]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.385      ;
; 0.266 ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]         ; branch_control:INST_branch_control|r_PC_ADDRESS[5]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.385      ;
; 0.267 ; InstrucReg:INST_InstrucReg|r_register[26]                    ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[3]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; InstrucReg:INST_InstrucReg|r_register[27]                    ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; Program_counter:INST_Program_counter|r_PROG_COUNT[6]         ; branch_control:INST_branch_control|r_PC_ADDRESS[6]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.386      ;
; 0.269 ; branch_control:INST_branch_control|o_ADDRESS[2]              ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]                                                                             ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.388      ;
; 0.272 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_data[5]          ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_datain_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.234      ; 0.610      ;
; 0.272 ; InstrucReg:INST_InstrucReg|r_register[3]                     ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[0]                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.392      ;
; 0.273 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.222      ; 0.599      ;
; 0.276 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.232      ; 0.612      ;
; 0.276 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.382      ; 1.877      ;
; 0.277 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[6]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.378      ; 1.874      ;
; 0.278 ; InstrucReg:INST_InstrucReg|r_register[22]                    ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[10]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.398      ;
; 0.279 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[23]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.218      ; 0.581      ;
; 0.280 ; InstrucReg:INST_InstrucReg|r_register[16]                    ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.223      ; 0.607      ;
; 0.281 ; InstrucReg:INST_InstrucReg|r_register[18]                    ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[2]                                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.401      ;
; 0.282 ; InstrucReg:INST_InstrucReg|r_register[19]                    ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[4]                                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.402      ;
; 0.284 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[17]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.403      ;
; 0.285 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[19]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.404      ;
; 0.288 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[1] ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[3]                                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.407      ;
; 0.288 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[1]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.382      ; 1.889      ;
; 0.289 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[1] ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[3]                                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.408      ;
; 0.290 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                                ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.382      ; 1.891      ;
; 0.295 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[43]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[7]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.414      ;
; 0.296 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[17]            ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.415      ;
; 0.297 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~portb_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.234      ; 0.635      ;
; 0.297 ; InstrucReg:INST_InstrucReg|r_register[29]                    ; instruction_decoder:INST_instruction_decoder|o_BRANCH_CONTROL[2]                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.416      ;
; 0.298 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]      ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[25]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.417      ;
; 0.300 ; InstrucReg:INST_InstrucReg|r_register[3]                     ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[1]                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.420      ;
; 0.302 ; InstrucReg:INST_InstrucReg|r_register[29]                    ; instruction_decoder:INST_instruction_decoder|o_BRANCH_CONTROL[0]                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.421      ;
; 0.303 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[4]       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_address_reg0                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.216      ; 0.623      ;
; 0.303 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[16]            ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.422      ;
; 0.305 ; Program_counter:INST_Program_counter|r_PROG_COUNT[1]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a0~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.216      ; 0.625      ;
; 0.307 ; InstrucReg:INST_InstrucReg|r_register[7]                     ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[5]                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; Program_counter:INST_Program_counter|r_PROG_COUNT[4]         ; branch_control:INST_branch_control|r_PC_ADDRESS[4]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; Program_counter:INST_Program_counter|r_PROG_COUNT[1]         ; branch_control:INST_branch_control|r_PC_ADDRESS[1]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; Program_counter:INST_Program_counter|r_PROG_COUNT[8]         ; branch_control:INST_branch_control|r_PC_ADDRESS[8]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; InstrucReg:INST_InstrucReg|r_register[6]                     ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[4]                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; Program_counter:INST_Program_counter|r_PROG_COUNT[0]         ; branch_control:INST_branch_control|r_PC_ADDRESS[0]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.427      ;
; 0.310 ; InstrucReg:INST_InstrucReg|r_register[13]                    ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[11]                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; InstrucReg:INST_InstrucReg|r_register[14]                    ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[12]                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]         ; branch_control:INST_branch_control|r_PC_ADDRESS[2]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.429      ;
; 0.313 ; branch_control:INST_branch_control|r_INTERRUPT_set           ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                            ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.433      ;
; 0.315 ; Program_counter:INST_Program_counter|r_PROG_COUNT[7]         ; branch_control:INST_branch_control|r_PC_ADDRESS[7]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.434      ;
; 0.316 ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]         ; branch_control:INST_branch_control|r_PC_ADDRESS[9]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.435      ;
; 0.316 ; Program_counter:INST_Program_counter|r_PROG_COUNT[7]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a0~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.216      ; 0.636      ;
+-------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                     ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.185 ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.037      ; 0.307      ;
; 0.426 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.037      ; 0.547      ;
; 0.724 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.325      ; 0.663      ;
; 0.883 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.329      ; 0.826      ;
; 0.883 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.107      ; 0.604      ;
; 0.919 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.327      ; 0.860      ;
; 0.933 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.107      ; 0.654      ;
; 0.940 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.109      ; 0.663      ;
; 0.943 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.107      ; 0.664      ;
; 0.966 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.111      ; 0.691      ;
; 0.970 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.329      ; 0.913      ;
; 1.005 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.108      ; 0.727      ;
; 1.062 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.327      ; 1.003      ;
; 1.117 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.111      ; 0.842      ;
; 1.124 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.327      ; 1.065      ;
; 1.145 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.103      ; 0.862      ;
; 1.150 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.110      ; 0.874      ;
; 1.156 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.114      ; 0.884      ;
; 1.189 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.327      ; 1.130      ;
; 1.197 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.107      ; 0.918      ;
; 1.198 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.325      ; 1.137      ;
; 1.200 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.112      ; 0.926      ;
; 1.202 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.329      ; 1.145      ;
; 1.223 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.329      ; 1.166      ;
; 1.230 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.115      ; 0.959      ;
; 1.231 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.333      ; 1.178      ;
; 1.245 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.327      ; 1.186      ;
; 1.246 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.329      ; 1.189      ;
; 1.247 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.107      ; 0.968      ;
; 1.259 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.111      ; 0.984      ;
; 1.270 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.333      ; 1.217      ;
; 1.287 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.327      ; 1.228      ;
; 1.294 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.107      ; 1.015      ;
; 1.331 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.329      ; 1.274      ;
; 1.347 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.112      ; 1.073      ;
; 1.347 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.327      ; 1.288      ;
; 1.349 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.111      ; 1.074      ;
; 1.356 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.327      ; 1.297      ;
; 1.360 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.112      ; 1.086      ;
; 1.361 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.329      ; 1.304      ;
; 1.384 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.107      ; 1.105      ;
; 1.390 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.103      ; 1.107      ;
; 1.394 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.105      ; 1.113      ;
; 1.415 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.333      ; 1.362      ;
; 1.420 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.105      ; 1.139      ;
; 1.427 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.329      ; 1.370      ;
; 1.433 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.115      ; 1.162      ;
; 1.438 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.333      ; 1.385      ;
; 1.450 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.329      ; 1.393      ;
; 1.468 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.105      ; 1.187      ;
; 1.470 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.329      ; 1.413      ;
; 1.471 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.329      ; 1.414      ;
; 1.472 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.107      ; 1.193      ;
; 1.473 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.329      ; 1.416      ;
; 1.475 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.111      ; 1.200      ;
; 1.475 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.112      ; 1.201      ;
; 1.509 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.329      ; 1.452      ;
; 1.510 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.329      ; 1.453      ;
; 1.540 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.329      ; 1.483      ;
; 1.552 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.107      ; 1.273      ;
; 1.553 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.329      ; 1.496      ;
; 1.556 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.105      ; 1.275      ;
; 1.557 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.107      ; 1.278      ;
; 1.558 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.105      ; 1.277      ;
; 1.575 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.107      ; 1.296      ;
; 1.581 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.114      ; 1.309      ;
; 1.582 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.105      ; 1.301      ;
; 1.586 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.111      ; 1.311      ;
; 1.586 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.329      ; 1.529      ;
; 1.587 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.107      ; 1.308      ;
; 1.615 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.107      ; 1.336      ;
; 1.625 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.111      ; 1.350      ;
; 1.663 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.111      ; 1.388      ;
; 1.684 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.107      ; 1.405      ;
; 1.685 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.107      ; 1.406      ;
; 1.686 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.111      ; 1.411      ;
; 1.690 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.107      ; 1.411      ;
; 1.702 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.105      ; 1.421      ;
; 1.718 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.105      ; 1.437      ;
; 1.723 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.107      ; 1.444      ;
; 1.726 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.107      ; 1.447      ;
; 1.766 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.107      ; 1.487      ;
; 1.799 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.107      ; 1.520      ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_CORE_CLK'                                                                                                                                         ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; i_CORE_CLK ; Rise       ; i_CORE_CLK                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[0]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[1]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[2]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[3]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[4]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[5]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[6]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[7]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[0]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[10]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[11]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[12]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[13]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[14]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[15]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[16]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[17]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[18]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[19]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[1]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[20]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[21]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[22]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[23]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[24]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[25]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[26]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[27]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[28]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[29]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[2]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[30]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[31]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[32]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[33]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[34]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[35]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[36]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[37]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[38]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[39]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[3]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[40]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[41]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[42]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[43]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[44]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[4]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[5]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[6]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[7]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[8]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[9]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|address_reg_b[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_address_reg0  ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.375  ; 0.559        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.400  ; 0.584        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; 2.443 ; 3.000 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 1.603 ; 2.239 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; 0.866 ; 1.466 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; 1.266 ; 1.954 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; 1.142 ; 1.782 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; 1.225 ; 1.875 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; 1.093 ; 1.738 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; 1.202 ; 1.876 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; 1.207 ; 1.892 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; 1.266 ; 1.954 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; 1.207 ; 1.857 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; 1.161 ; 1.814 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; 1.216 ; 1.896 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; 1.166 ; 1.835 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; 1.044 ; 1.679 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; 1.216 ; 1.886 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; 1.210 ; 1.896 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; 0.942 ; 1.568 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; 1.152 ; 1.822 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; 0.997 ; 1.607 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; 0.945 ; 1.562 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; -0.638 ; -1.225 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; -0.915 ; -1.487 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; -0.656 ; -1.242 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; -0.877 ; -1.505 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; -0.909 ; -1.518 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; -0.975 ; -1.600 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; -0.877 ; -1.505 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; -0.968 ; -1.612 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; -0.973 ; -1.627 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; -1.029 ; -1.687 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; -0.973 ; -1.589 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; -0.929 ; -1.548 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; -0.725 ; -1.319 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; -0.939 ; -1.581 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; -0.829 ; -1.447 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; -0.966 ; -1.614 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; -0.983 ; -1.636 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; -0.725 ; -1.321 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; -0.927 ; -1.565 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; -0.776 ; -1.363 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; -0.727 ; -1.319 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                       ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 2.839 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 2.839 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 3.072 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 3.072 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 4.545 ; 4.745 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 3.525 ; 3.620 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 4.526 ; 4.725 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 3.911 ; 4.036 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 3.680 ; 3.779 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 4.545 ; 4.745 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 3.659 ; 3.765 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 3.804 ; 3.915 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 3.446 ; 3.541 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 3.550 ; 3.643 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 4.267 ; 4.465 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 4.267 ; 4.465 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 3.470 ; 3.524 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 3.489 ; 3.559 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 4.195 ; 4.380 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 3.791 ; 3.927 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 3.382 ; 3.472 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 3.482 ; 3.579 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 3.408 ; 3.485 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 3.293 ; 3.366 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 3.791 ; 3.927 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 3.400 ; 3.487 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 3.496 ; 3.581 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 3.390 ; 3.468 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 3.394 ; 3.445 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 3.759 ; 3.920 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 3.759 ; 3.920 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 3.431 ; 3.497 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 3.463 ; 3.586 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 3.418 ; 3.485 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 3.745 ; 3.870 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 3.413 ; 3.504 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 3.312 ; 3.378 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 3.107 ; 3.154 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 3.291 ; 3.369 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 3.533 ; 3.609 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 3.745 ; 3.870 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 3.436 ; 3.512 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 3.389 ; 3.473 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 4.258 ; 4.459 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 3.761 ; 3.884 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 3.515 ; 3.440 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 3.509 ; 3.599 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 3.440 ; 3.532 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 3.432 ; 3.527 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 3.676 ; 3.772 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 3.761 ; 3.884 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                               ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 2.777 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 2.777 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 3.000 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 3.000 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 3.369 ; 3.460 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 3.445 ; 3.536 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 4.444 ; 4.639 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 3.816 ; 3.936 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 3.594 ; 3.689 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 4.462 ; 4.658 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 3.573 ; 3.675 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 3.714 ; 3.820 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 3.369 ; 3.460 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 3.470 ; 3.559 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 3.400 ; 3.450 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 4.197 ; 4.393 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 3.400 ; 3.450 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 3.417 ; 3.483 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 4.127 ; 4.310 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 3.223 ; 3.293 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 3.308 ; 3.394 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 3.405 ; 3.497 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 3.333 ; 3.407 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 3.223 ; 3.293 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 3.702 ; 3.831 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 3.326 ; 3.409 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 3.418 ; 3.500 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 3.315 ; 3.390 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 3.326 ; 3.374 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 3.343 ; 3.407 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 3.670 ; 3.825 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 3.362 ; 3.425 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 3.389 ; 3.507 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 3.343 ; 3.407 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 3.044 ; 3.088 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 3.339 ; 3.426 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 3.241 ; 3.305 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 3.044 ; 3.088 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 3.222 ; 3.296 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 3.461 ; 3.532 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 3.657 ; 3.777 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 3.361 ; 3.433 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 3.316 ; 3.396 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 4.150 ; 4.343 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 3.357 ; 3.364 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 3.436 ; 3.364 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 3.431 ; 3.518 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 3.364 ; 3.452 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 3.357 ; 3.447 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 3.591 ; 3.683 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 3.679 ; 3.797 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                      ;
+--------------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                      ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                           ; -4.873   ; 0.016 ; N/A      ; N/A     ; -3.000              ;
;  control_unit:INST_control_unit|r_state[3] ; -3.391   ; 0.185 ; N/A      ; N/A     ; -1.000              ;
;  i_CORE_CLK                                ; -4.873   ; 0.016 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                            ; -775.157 ; 0.0   ; 0.0      ; 0.0     ; -570.792            ;
;  control_unit:INST_control_unit|r_state[3] ; -11.842  ; 0.000 ; N/A      ; N/A     ; -5.000              ;
;  i_CORE_CLK                                ; -763.315 ; 0.000 ; N/A      ; N/A     ; -565.792            ;
+--------------------------------------------+----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; 4.314 ; 4.748 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 2.890 ; 3.359 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; 1.598 ; 2.011 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; 2.236 ; 2.788 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; 2.023 ; 2.499 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; 2.175 ; 2.689 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; 1.928 ; 2.426 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; 2.136 ; 2.670 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; 2.184 ; 2.732 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; 2.236 ; 2.788 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; 2.113 ; 2.648 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; 2.079 ; 2.587 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; 2.155 ; 2.687 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; 2.082 ; 2.601 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; 1.869 ; 2.343 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; 2.155 ; 2.684 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; 2.132 ; 2.687 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; 1.702 ; 2.178 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; 2.076 ; 2.597 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; 1.814 ; 2.255 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; 1.720 ; 2.182 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; -0.638 ; -1.225 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; -0.915 ; -1.487 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; -0.656 ; -1.242 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; -0.877 ; -1.505 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; -0.909 ; -1.518 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; -0.975 ; -1.600 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; -0.877 ; -1.505 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; -0.968 ; -1.612 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; -0.973 ; -1.627 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; -1.029 ; -1.687 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; -0.973 ; -1.589 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; -0.929 ; -1.548 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; -0.725 ; -1.319 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; -0.939 ; -1.581 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; -0.829 ; -1.447 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; -0.966 ; -1.614 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; -0.983 ; -1.636 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; -0.725 ; -1.321 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; -0.927 ; -1.565 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; -0.776 ; -1.363 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; -0.727 ; -1.319 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                       ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 4.716 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 4.716 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 4.870 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 4.870 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 7.393 ; 7.556 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 6.009 ; 5.993 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 7.360 ; 7.507 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 6.571 ; 6.640 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 6.280 ; 6.247 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 7.393 ; 7.556 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 6.220 ; 6.212 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 6.486 ; 6.454 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 5.859 ; 5.856 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 6.014 ; 6.007 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 6.981 ; 7.094 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 6.981 ; 7.094 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 5.796 ; 5.796 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 5.843 ; 5.884 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 6.810 ; 6.951 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 6.362 ; 6.452 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 5.768 ; 5.769 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 5.862 ; 5.916 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 5.751 ; 5.761 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 5.550 ; 5.555 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 6.362 ; 6.452 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 5.778 ; 5.775 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 5.910 ; 5.918 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 5.758 ; 5.794 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 5.641 ; 5.677 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 6.419 ; 6.446 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 6.419 ; 6.446 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 5.700 ; 5.765 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 5.865 ; 5.899 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 5.793 ; 5.806 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 6.410 ; 6.404 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 5.778 ; 5.792 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 5.557 ; 5.582 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 5.244 ; 5.255 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 5.551 ; 5.553 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 5.904 ; 5.937 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 6.410 ; 6.404 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 5.781 ; 5.813 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 5.749 ; 5.729 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 7.064 ; 7.218 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 6.257 ; 6.318 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 5.832 ; 5.825 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 5.924 ; 5.936 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 5.827 ; 5.877 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 5.834 ; 5.844 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 6.257 ; 6.233 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 6.228 ; 6.318 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                               ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 2.777 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 2.777 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 3.000 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 3.000 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 3.369 ; 3.460 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 3.445 ; 3.536 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 4.444 ; 4.639 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 3.816 ; 3.936 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 3.594 ; 3.689 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 4.462 ; 4.658 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 3.573 ; 3.675 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 3.714 ; 3.820 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 3.369 ; 3.460 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 3.470 ; 3.559 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 3.400 ; 3.450 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 4.197 ; 4.393 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 3.400 ; 3.450 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 3.417 ; 3.483 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 4.127 ; 4.310 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 3.223 ; 3.293 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 3.308 ; 3.394 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 3.405 ; 3.497 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 3.333 ; 3.407 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 3.223 ; 3.293 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 3.702 ; 3.831 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 3.326 ; 3.409 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 3.418 ; 3.500 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 3.315 ; 3.390 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 3.326 ; 3.374 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 3.343 ; 3.407 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 3.670 ; 3.825 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 3.362 ; 3.425 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 3.389 ; 3.507 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 3.343 ; 3.407 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 3.044 ; 3.088 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 3.339 ; 3.426 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 3.241 ; 3.305 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 3.044 ; 3.088 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 3.222 ; 3.296 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 3.461 ; 3.532 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 3.657 ; 3.777 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 3.361 ; 3.433 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 3.316 ; 3.396 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 4.150 ; 4.343 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 3.357 ; 3.364 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 3.436 ; 3.364 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 3.431 ; 3.518 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 3.364 ; 3.452 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 3.357 ; 3.447 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 3.591 ; 3.683 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 3.679 ; 3.797 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                    ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_DATA[0]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[1]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[2]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[3]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[4]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[5]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[6]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[7]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[0]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[1]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[2]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[3]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[4]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[5]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[6]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_write_enable ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_write_enable  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_INTERRUPT_ack        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_MC_I2C_busy           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_CORE_CLK              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_CORE_RESET            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_CORE_HALT             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INTERRUPT_request     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[4]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[4]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[5]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[5]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[6]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[6]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[7]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[7]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                    ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_DATA[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; o_DATA[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[3]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[4]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; o_DATA[5]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[6]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[7]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[4]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[5]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[6]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_write_enable ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; o_MC_I2C_address[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_write_enable  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_INTERRUPT_ack        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                    ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_DATA[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; o_DATA[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[3]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[4]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; o_DATA[5]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[6]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[7]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[4]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[5]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[6]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_address[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_address[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_address[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_address[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_write_enable ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_data[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_I2C_address[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; o_MC_I2C_address[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_write_enable  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_I2C_data[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_INTERRUPT_ack        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                   ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0        ; 0        ; 0        ; 3        ;
; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0        ; 0        ; 165      ; 0        ;
; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK                                ; 21       ; 37       ; 0        ; 0        ;
; i_CORE_CLK                                ; i_CORE_CLK                                ; 6541     ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                    ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0        ; 0        ; 0        ; 3        ;
; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0        ; 0        ; 165      ; 0        ;
; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK                                ; 21       ; 37       ; 0        ; 0        ;
; i_CORE_CLK                                ; i_CORE_CLK                                ; 6541     ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 47    ; 47   ;
; Unconstrained Output Ports      ; 42    ; 42   ;
; Unconstrained Output Port Paths ; 42    ; 42   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Web Edition
    Info: Processing started: Tue May 14 11:14:01 2019
Info: Command: quartus_sta cpu_core -c cpu_core
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu_core.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_CORE_CLK i_CORE_CLK
    Info (332105): create_clock -period 1.000 -name control_unit:INST_control_unit|r_state[3] control_unit:INST_control_unit|r_state[3]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.873
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.873            -763.315 i_CORE_CLK 
    Info (332119):    -3.391             -11.842 control_unit:INST_control_unit|r_state[3] 
Info (332146): Worst-case hold slack is 0.056
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.056               0.000 i_CORE_CLK 
    Info (332119):     0.357               0.000 control_unit:INST_control_unit|r_state[3] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -565.792 i_CORE_CLK 
    Info (332119):    -1.000              -5.000 control_unit:INST_control_unit|r_state[3] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.242
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.242            -646.659 i_CORE_CLK 
    Info (332119):    -3.043             -10.804 control_unit:INST_control_unit|r_state[3] 
Info (332146): Worst-case hold slack is 0.016
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.016               0.000 i_CORE_CLK 
    Info (332119):     0.312               0.000 control_unit:INST_control_unit|r_state[3] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -565.792 i_CORE_CLK 
    Info (332119):    -1.000              -5.000 control_unit:INST_control_unit|r_state[3] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.372
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.372            -276.418 i_CORE_CLK 
    Info (332119):    -1.652              -5.407 control_unit:INST_control_unit|r_state[3] 
Info (332146): Worst-case hold slack is 0.025
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.025               0.000 i_CORE_CLK 
    Info (332119):     0.185               0.000 control_unit:INST_control_unit|r_state[3] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -471.046 i_CORE_CLK 
    Info (332119):    -1.000              -5.000 control_unit:INST_control_unit|r_state[3] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4647 megabytes
    Info: Processing ended: Tue May 14 11:14:03 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


