+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                   ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; inst2|irq_mapper                                                                            ; 5     ; 29             ; 2            ; 29             ; 32     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rsp_xbar_mux_001|arb|adder                                                            ; 28    ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rsp_xbar_mux_001|arb                                                                  ; 11    ; 0              ; 4            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rsp_xbar_mux_001                                                                      ; 724   ; 0              ; 0            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rsp_xbar_mux|arb|adder                                                                ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rsp_xbar_mux|arb                                                                      ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rsp_xbar_mux                                                                          ; 209   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rsp_xbar_demux_006                                                                    ; 106   ; 1              ; 2            ; 1              ; 104    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rsp_xbar_demux_005                                                                    ; 106   ; 1              ; 2            ; 1              ; 104    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rsp_xbar_demux_004                                                                    ; 106   ; 1              ; 2            ; 1              ; 104    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rsp_xbar_demux_003                                                                    ; 106   ; 1              ; 2            ; 1              ; 104    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rsp_xbar_demux_002                                                                    ; 106   ; 1              ; 2            ; 1              ; 104    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rsp_xbar_demux_001                                                                    ; 107   ; 4              ; 2            ; 4              ; 207    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rsp_xbar_demux                                                                        ; 107   ; 4              ; 2            ; 4              ; 207    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cmd_xbar_mux_001|arb|adder                                                            ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cmd_xbar_mux_001|arb                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cmd_xbar_mux_001                                                                      ; 209   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cmd_xbar_mux|arb|adder                                                                ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cmd_xbar_mux|arb                                                                      ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cmd_xbar_mux                                                                          ; 209   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cmd_xbar_demux_001                                                                    ; 112   ; 49             ; 2            ; 49             ; 722    ; 49              ; 49            ; 49              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cmd_xbar_demux                                                                        ; 113   ; 4              ; 7            ; 4              ; 207    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rst_controller|alt_rst_sync_uq1                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rst_controller                                                                        ; 17    ; 14             ; 0            ; 14             ; 1      ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|limiter                                                                               ; 210   ; 0              ; 0            ; 0              ; 214    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router_006|the_default_decode                                                      ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router_006                                                                         ; 99    ; 0              ; 2            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router_005|the_default_decode                                                      ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router_005                                                                         ; 99    ; 0              ; 2            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router_004|the_default_decode                                                      ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router_004                                                                         ; 99    ; 0              ; 2            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router_003|the_default_decode                                                      ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router_003                                                                         ; 99    ; 0              ; 2            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router_002|the_default_decode                                                      ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router_002                                                                         ; 99    ; 0              ; 2            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router_001|the_default_decode                                                      ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router_001                                                                         ; 99    ; 0              ; 2            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router|the_default_decode                                                          ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router                                                                             ; 99    ; 0              ; 2            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|addr_router_001|the_default_decode                                                    ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|addr_router_001                                                                       ; 99    ; 0              ; 5            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|addr_router|the_default_decode                                                        ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|addr_router                                                                           ; 99    ; 0              ; 5            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|high_resolution_timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo           ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|high_resolution_timer_s1_translator_avalon_universal_slave_0_agent|uncompressor       ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|high_resolution_timer_s1_translator_avalon_universal_slave_0_agent                    ; 272   ; 38             ; 44           ; 38             ; 292    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|led_out_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                         ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|led_out_s1_translator_avalon_universal_slave_0_agent|uncompressor                     ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|led_out_s1_translator_avalon_universal_slave_0_agent                                  ; 272   ; 38             ; 44           ; 38             ; 292    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|sysid_control_slave_translator_avalon_universal_slave_0_agent|uncompressor            ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|sysid_control_slave_translator_avalon_universal_slave_0_agent                         ; 272   ; 38             ; 44           ; 38             ; 292    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                           ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|timer_s1_translator_avalon_universal_slave_0_agent|uncompressor                       ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|timer_s1_translator_avalon_universal_slave_0_agent                                    ; 272   ; 38             ; 44           ; 38             ; 292    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_urt_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo         ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_urt_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|uncompressor     ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_urt_avalon_jtag_slave_translator_avalon_universal_slave_0_agent                  ; 272   ; 38             ; 44           ; 38             ; 292    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|onchip_mem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                      ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|onchip_mem_s1_translator_avalon_universal_slave_0_agent|uncompressor                  ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|onchip_mem_s1_translator_avalon_universal_slave_0_agent                               ; 272   ; 38             ; 44           ; 38             ; 292    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo              ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|uncompressor          ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                       ; 272   ; 38             ; 44           ; 38             ; 292    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cpu_data_master_translator_avalon_universal_master_0_agent                            ; 169   ; 34             ; 74           ; 34             ; 131    ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cpu_instruction_master_translator_avalon_universal_master_0_agent                     ; 169   ; 34             ; 74           ; 34             ; 131    ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|high_resolution_timer_s1_translator                                                   ; 84    ; 19             ; 36           ; 19             ; 55     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|led_out_s1_translator                                                                 ; 100   ; 3              ; 21           ; 3              ; 70     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|sysid_control_slave_translator                                                        ; 100   ; 3              ; 19           ; 3              ; 35     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|timer_s1_translator                                                                   ; 84    ; 19             ; 36           ; 19             ; 55     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_urt_avalon_jtag_slave_translator                                                 ; 100   ; 2              ; 22           ; 2              ; 70     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|onchip_mem_s1_translator                                                              ; 100   ; 4              ; 4            ; 4              ; 89     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cpu_jtag_debug_module_translator                                                      ; 100   ; 3              ; 11           ; 3              ; 83     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cpu_data_master_translator                                                            ; 101   ; 9              ; 0            ; 9              ; 96     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cpu_instruction_master_translator                                                     ; 101   ; 48             ; 2            ; 48             ; 97     ; 48              ; 48            ; 48              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cpu_custom_instruction_master_multi_slave_translator0                                 ; 160   ; 0              ; 5            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cpu_custom_instruction_master_multi_xconnect                                          ; 127   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cpu_custom_instruction_master_translator                                              ; 250   ; 123            ; 0            ; 123            ; 127    ; 123             ; 123           ; 123             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|high_resolution_timer                                                                 ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block3|bit_7                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block3|bit_6                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block3|bit_5                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block3|bit_4                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block3|bit_3                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block3|bit_2                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block3|bit_1                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block3|bit_0                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block3                                ; 72    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block2|bit_7                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block2|bit_6                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block2|bit_5                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block2|bit_4                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block2|bit_3                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block2|bit_2                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block2|bit_1                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block2|bit_0                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block2                                ; 72    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block1|bit_7                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block1|bit_6                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block1|bit_5                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block1|bit_4                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block1|bit_3                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block1|bit_2                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block1|bit_1                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block1|bit_0                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block1                                ; 72    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block0|bit_7                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block0|bit_6                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block0|bit_5                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block0|bit_4                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block0|bit_3                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block0|bit_2                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block0|bit_1                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block0|bit_0                          ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring|cascade_block0                                ; 72    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0|wrapper_wiring                                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc_custom_instruction_0                                                              ; 39    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|led_out                                                                               ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|sysid                                                                                 ; 3     ; 20             ; 2            ; 20             ; 32     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|timer                                                                                 ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_urt|the_SoC_jtag_urt_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                 ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_urt|the_SoC_jtag_urt_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_urt|the_SoC_jtag_urt_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram|altsyncram1    ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_urt|the_SoC_jtag_urt_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_urt|the_SoC_jtag_urt_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_urt|the_SoC_jtag_urt_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_urt|the_SoC_jtag_urt_scfifo_r|rfifo|auto_generated|dpfifo                        ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_urt|the_SoC_jtag_urt_scfifo_r|rfifo|auto_generated                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_urt|the_SoC_jtag_urt_scfifo_r                                                    ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_urt|the_SoC_jtag_urt_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                 ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_urt|the_SoC_jtag_urt_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_urt|the_SoC_jtag_urt_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram|altsyncram1    ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_urt|the_SoC_jtag_urt_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_urt|the_SoC_jtag_urt_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_urt|the_SoC_jtag_urt_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_urt|the_SoC_jtag_urt_scfifo_w|wfifo|auto_generated|dpfifo                        ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_urt|the_SoC_jtag_urt_scfifo_w|wfifo|auto_generated                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_urt|the_SoC_jtag_urt_scfifo_w                                                    ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_urt                                                                              ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cpu                                                                                   ; 183   ; 0              ; 29           ; 0              ; 207    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|onchip_mem|the_altsyncram|auto_generated|mux2                                         ; 259   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|onchip_mem|the_altsyncram|auto_generated|decode3                                      ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|onchip_mem|the_altsyncram|auto_generated                                              ; 55    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|onchip_mem                                                                            ; 57    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2                                                                                       ; 2     ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
