
<!DOCTYPE html>
<html lang="zh-CN" class="loading">
<head>
    <meta charset="UTF-8" />
    <meta http-equiv="X-UA-Compatible" content="IE=edge,chrome=1" />
    <meta name="viewport" content="width=device-width, minimum-scale=1.0, maximum-scale=1.0, user-scalable=no">
    <title>FPGA 相关总结 - 小杰的博客</title>
    <meta name="apple-mobile-web-app-capable" content="yes" />
    <meta name="apple-mobile-web-app-status-bar-style" content="black-translucent">
    <meta name="google" content="notranslate" />
    <meta name="keywords" content="FPGA, matlab, linux,"> 
    <meta name="description" content="欢迎来到小杰的博客,1. Zynq 7000 SoC (字数: 300)Zynq 7000 SoC 是由 Xilinx 推出的一种高度集成的片上系统 (SoC)，结合了 ARM Cortex-A9 双核处理系统 (PS,"> 
    <meta name="author" content="小杰"> 
    <link rel="alternative" href="atom.xml" title="小杰的博客" type="application/atom+xml"> 
    <link rel="icon" href="/img/htop.png"> 
    
<link rel="stylesheet" href="//at.alicdn.com/t/font_1429596_nzgqgvnmkjb.css">

    
<link rel="stylesheet" href="//cdn.bootcss.com/animate.css/3.7.2/animate.min.css">

    
<link rel="stylesheet" href="//cdnjs.cloudflare.com/ajax/libs/social-share.js/1.0.16/css/share.min.css">

    
<link rel="stylesheet" href="//cdn.bootcss.com/codemirror/5.48.4/codemirror.min.css">

    
<link rel="stylesheet" href="//cdn.bootcss.com/codemirror/5.48.4/theme/dracula.css">

    
<link rel="stylesheet" href="/css/obsidian.css">

    
<link rel="stylesheet" href="/css/ball-atom.min.css">

    
    
<link rel="stylesheet" href="//cdn.jsdelivr.net/npm/font-awesome/css/font-awesome.min.css">

    
    <script>var musiclist = ""</script>
    
<script src="/js/loadaplayer.js"></script>

    <!-- 引用依赖 -->
    
<link rel="stylesheet" href="/aplayer/dist/APlayer.min.css">

    
<script src="/aplayer/dist/APlayer.min.js"></script>
<script src="/js/Meting.min.js"></script>

    
<meta name="generator" content="Hexo 7.3.0"></head>


<body class="loading">
    <div class="loader">
        <div class="la-ball-atom la-2x">
            <div></div>
            <div></div>
            <div></div>
            <div></div>
        </div>
    </div>
    <span id="config-title" style="display:none">小杰的博客</span>
    <div id="loader"></div>
    <div id="single">
    <div class="scrollbar gradient-bg-rev"></div>
<div id="top" style="display: block;">
    <div class="bar" style="width: 0;"></div>
    <div class="navigation animated fadeIn fast delay-1s">
        <img id="home-icon" class="icon-home" src="/img/htop.png" alt="" data-url="http://example.com">
        <div id="play-icon" title="Play/Pause" class="iconfont icon-play"></div>
        <h3 class="subtitle">FPGA 相关总结</h3>
        <div class="social">
            <!--        <div class="like-icon">-->
            <!--            <a href="javascript:;" class="likeThis active"><span class="icon-like"></span><span class="count">76</span></a>-->
            <!--        </div>-->
            <div>
                <div class="share">
                    
                        <a href="javascript:;" class="iconfont icon-share1"></a>
                        <div class="share-component-cc" data-disabled="facebook,douban,linkedin,diandian,tencent,google"></div>
                    
                </div>
            </div>
        </div>
    </div>
</div>

    <div class="section">
        <div class=article-header-wrapper>
    <div class="article-header">
        <div class="article-cover animated fadeIn" style="
            animation-delay: 600ms;
            animation-duration: 1.2s;
            background-image: 
                radial-gradient(ellipse closest-side, rgba(0, 0, 0, 0.65), #100e17),
                url('/img/8PAS4Gh5.jpg') ">
        </div>
        <div class="else">
            <p class="animated fadeInDown">
                
                <a href="javascript:;"><b>「 </b>文章<b> 」</b></a>
                
                八月 25, 2024
            </p>
            <h3 class="post-title animated fadeInDown"><a href="/2024/08/25/FPGA%E7%9B%B8%E5%85%B3%E6%80%BB%E7%BB%93/" title="FPGA 相关总结" class="">FPGA 相关总结</a>
            </h3>
            
            <p class="post-count animated fadeInDown">
                
                <span>
                    <b class="iconfont icon-text2"></b> <i>文章字数</i>
                    14k
                </span>
                
                
                <span>
                    <b class="iconfont icon-timer__s"></b> <i>阅读约需</i>
                    12 mins.
                </span>
                
                
                <span id="/2024/08/25/FPGA相关总结/" class="leancloud_visitors" data-flag-title="FPGA 相关总结">
                    <b class="iconfont icon-read"></b> <i>阅读次数</i>
                    <span class="leancloud-visitors-count">1000000</span>
                </span>
                
                
            </p>
            
            
        </div>
    </div>
</div>

<div class="screen-gradient-after">
    <div class="screen-gradient-content">
        <div class="screen-gradient-content-inside">
            <div class="bold-underline-links screen-gradient-sponsor">
                <p>
                    <span class="animated fadeIn delay-1s"></span>
                </p>
            </div>
        </div>
    </div>
</div>

<div class="article">
    <div class='main'>
        <div class="content markdown animated fadeIn">
            <h2 id="1-Zynq-7000-SoC-字数-300"><a href="#1-Zynq-7000-SoC-字数-300" class="headerlink" title="1. Zynq 7000 SoC (字数: 300)"></a>1. Zynq 7000 SoC (字数: 300)</h2><p>Zynq 7000 SoC 是由 Xilinx 推出的一种高度集成的片上系统 (SoC)，结合了 ARM Cortex-A9 双核处理系统 (PS) 和可编程逻辑 (PL)。这种架构允许在一个芯片上同时实现软件处理和硬件加速。PS 部分负责执行操作系统、应用程序和管理片上外设，PL 部分则用于实现自定义的硬件逻辑，如信号处理、加密解密等。Zynq 7000 系列广泛应用于工业自动化、通信系统和嵌入式系统中，提供了软硬件协同设计的高灵活性和高性能计算能力。通过 PS 和 PL 的结合，用户可以设计和实现复杂的嵌入式系统，并且在运行时动态调整硬件配置，以适应不同的应用需求。</p>
<h2 id="2-PL-Programmable-Logic-字数-300"><a href="#2-PL-Programmable-Logic-字数-300" class="headerlink" title="2. PL (Programmable Logic) (字数: 300)"></a>2. PL (Programmable Logic) (字数: 300)</h2><p>可编程逻辑 (PL) 是 Zynq SoC 中用于实现自定义硬件功能的部分。PL 的核心包括查找表 (LUT)、触发器、存储器块和可编程互连，这些组件可以组合成复杂的逻辑功能。PL 的可编程性使得 FPGA 可以灵活地适应各种应用需求，用户可以通过硬件描述语言 (HDL) 来定义和优化逻辑设计。通过 PL，可以实现并行计算、实时数据处理和信号处理等任务。相比传统的 ASIC，PL 提供了极大的设计灵活性，允许在开发过程中反复修改电路设计，缩短了产品开发周期，并降低了设计成本。</p>
<h2 id="3-PS-Processing-System-字数-305"><a href="#3-PS-Processing-System-字数-305" class="headerlink" title="3. PS (Processing System) (字数: 305)"></a>3. PS (Processing System) (字数: 305)</h2><p>PS 是 Zynq SoC 中的处理系统部分，包含 ARM Cortex-A9 双核处理器、片上存储器、外设和多种接口。PS 负责执行操作系统和应用程序，并通过 AXI 总线与可编程逻辑 (PL) 进行紧密的硬件交互，从而实现高效的数据处理和硬件加速。PS 提供了一整套丰富的外设接口，包括 UART、SPI、I2C、以太网和 USB 等，支持多种嵌入式操作系统，如 Linux 和 FreeRTOS。PS 与 PL 的结合使得 Zynq SoC 成为一个功能强大的嵌入式平台，能够同时满足软件灵活性和硬件性能需求，广泛应用于工业控制、通信设备和消费电子等领域。</p>
<h2 id="4-AXI-Advanced-eXtensible-Interface-字数-302"><a href="#4-AXI-Advanced-eXtensible-Interface-字数-302" class="headerlink" title="4. AXI (Advanced eXtensible Interface) (字数: 302)"></a>4. AXI (Advanced eXtensible Interface) (字数: 302)</h2><p>AXI 是 AMBA (Advanced Microcontroller Bus Architecture) 总线协议的一部分，用于高性能片上通信。AXI 提供高带宽和低延迟的数据传输，支持多主控和多从设备，并允许突发传输以减少通信开销。AXI Lite 是 AXI 的简化版本，主要用于低带宽控制寄存器访问，而 AXI Stream 则用于高效的数据流传输，如音频或视频数据。AXI 广泛应用于 SoC 设计中，尤其是在 Zynq 系列中，AXI 负责处理系统 (PS) 与可编程逻辑 (PL) 之间的数据传输。它的高效性和灵活性使其成为片上系统设计中的关键组件。</p>
<table>
<thead>
<tr>
<th>子类型</th>
<th>描述</th>
</tr>
</thead>
<tbody><tr>
<td>AXI Lite</td>
<td>简化版，用于低吞吐量的控制寄存器访问。</td>
</tr>
<tr>
<td>AXI Stream</td>
<td>高效数据流传输，适合连续音视频数据。</td>
</tr>
</tbody></table>
<h2 id="5-SoPC-System-on-Programmable-Chip-字数-300"><a href="#5-SoPC-System-on-Programmable-Chip-字数-300" class="headerlink" title="5. SoPC (System on Programmable Chip) (字数: 300)"></a>5. SoPC (System on Programmable Chip) (字数: 300)</h2><p>SoPC 是在可编程逻辑设备（如 FPGA）上集成处理器、存储器、I&#x2F;O 接口和自定义逻辑功能的系统。SoPC 的设计允许在一片 FPGA 上实现完整的嵌入式系统，用户可以通过硬件描述语言 (HDL) 定义和实现各种硬件功能，同时通过软核或硬核处理器来运行操作系统和应用程序。SoPC 提供了高度的灵活性和可定制性，适用于需要动态硬件配置的应用场景，如工业自动化、通信系统和高性能计算。SoPC 设计减少了系统集成的复杂性和时间成本，特别适合快速原型设计和低批量生产。</p>
<h2 id="6-APSoC-All-Programmable-System-on-Chip-字数-300"><a href="#6-APSoC-All-Programmable-System-on-Chip-字数-300" class="headerlink" title="6. APSoC (All Programmable System on Chip) (字数: 300)"></a>6. APSoC (All Programmable System on Chip) (字数: 300)</h2><p>APSoC 是一种结合了可编程逻辑 (PL) 和处理系统 (PS) 的全可编程片上系统，典型的例子是 Xilinx 的 Zynq 系列。APSoC 允许用户通过软件定义硬件，实现软硬件的协同设计。APSoC 的架构使得它在处理复杂计算任务时能够充分利用硬件加速，同时在运行时根据应用需求动态调整硬件配置。APSoC 的 PS 部分负责执行操作系统和应用程序，而 PL 部分则用于处理数据密集型任务，如视频处理、信号处理和加密解密。APSoC 在高性能计算、嵌入式系统、通信和工业控制领域具有广泛应用。</p>
<h2 id="7-APU-Application-Processing-Unit-字数-302"><a href="#7-APU-Application-Processing-Unit-字数-302" class="headerlink" title="7. APU (Application Processing Unit) (字数: 302)"></a>7. APU (Application Processing Unit) (字数: 302)</h2><p>APU 是指应用处理单元，通常在 SoC 或 APSoC 中指代 ARM Cortex-A 系列的处理器核心。APU 负责执行操作系统和应用程序，支持多核架构和对称多处理 (SMP)，可以同时运行多个线程或进程，提升系统的处理能力和响应速度。APU 集成了浮点运算单元 (FPU) 和矢量处理单元 (NEON)，用于加速复杂的数学运算和多媒体处理。通过 AXI 总线，APU 能与片上外设和可编程逻辑 (PL) 高效通信，适用于实时数据处理、图像处理和高性能计算等应用场景。</p>
<h2 id="8-PLD-Programmable-Logic-Device-字数-300"><a href="#8-PLD-Programmable-Logic-Device-字数-300" class="headerlink" title="8. PLD (Programmable Logic Device) (字数: 300)"></a>8. PLD (Programmable Logic Device) (字数: 300)</h2><p>PLD 是一种可编程逻辑器件，允许用户通过编程定义数字电路的逻辑功能。PLD 包括复杂可编程逻辑器件 (CPLD) 和现场可编程门阵列 (FPGA) 两种主要类型。PLD 的内部结构包括查找表 (LUT)、触发器和可编程互连，用户可以通过硬件描述语言 (HDL) 对这些组件进行编程，以实现所需的逻辑功能。PLD 提供了设计的灵活性和可重复配置的优势，广泛应用于嵌入式系统、快速原型设计和低批量生产中。相比于固定逻辑的 ASIC，PLD 允许用户在开发过程中反复修改电路设计，适应不断变化的需求。</p>
<h2 id="9-CPLD-Complex-Programmable-Logic-Device-字数-300"><a href="#9-CPLD-Complex-Programmable-Logic-Device-字数-300" class="headerlink" title="9. CPLD (Complex Programmable Logic Device) (字数: 300)"></a>9. CPLD (Complex Programmable Logic Device) (字数: 300)</h2><p>CPLD 是 PLD 家族中的一种，具有较少的逻辑单元和较低的复杂性，但在延迟和功耗方面表现优异。CPLD 的逻辑资源固定，编程后的逻辑延迟恒定，因此适用于对延迟敏感的应用场景，如简单的控制逻辑、状态机、数据路由和接口转换等。CPLD 通常具有非易失性存储功能，能够在上电后立即启动，因此特别适合需要快速响应的嵌入式系统设计。CPLD 广泛应用于消费电子、通信设备和工业控制系统中，是一种理想的选择，适合低功耗、低延迟需求的场景。</p>
<h2 id="10-AXI-GP-General-Purpose-AXI-字数-299"><a href="#10-AXI-GP-General-Purpose-AXI-字数-299" class="headerlink" title="10. AXI_GP (General Purpose AXI) (字数: 299)"></a>10. AXI_GP (General Purpose AXI) (字数: 299)</h2><p>AXI_GP 是 Zynq SoC 中的通用 AXI 接口，用于处理系统 (PS) 和可编程逻辑 (PL) 之间的低带宽数据传输。AXI_GP 提供了一种简单、高效的方式，让 PS 能够通过 AXI 总线与 PL 交换数据。这种接口通常用于控制寄存器的读写和低速外设的访问。与高带宽的 AXI_HP（High Performance）接口相比，AXI_GP 更适合控制信号和低速数据的传输，如从 PS 向 PL 发送配置信息或读取 PL 中的状态寄存器。AXI_GP 的设计使得 SoC 在软硬件协同工作时具有更好的灵活性和适应性。</p>
<h2 id="11-AMBA-Advanced-Microcontroller-Bus-Architecture-字数-303"><a href="#11-AMBA-Advanced-Microcontroller-Bus-Architecture-字数-303" class="headerlink" title="11. AMBA (Advanced Microcontroller Bus Architecture) (字数: 303)"></a>11. AMBA (Advanced Microcontroller Bus Architecture) (字数: 303)</h2><p>AMBA 是 ARM 公司开发的片上总线架构标准，用于连接 SoC 中的各种功能模块。AMBA 提供了模块化的接口标准，允许不同的 IP 核无缝集成到 SoC 中。AMBA 总线架构包括 APB（Advanced Peripheral Bus）、AHB（Advanced High-performance Bus）和 AXI（Advanced eXtensible Interface），分别用于低带宽外设、高带宽存储器和高性能数据传输。AMBA 的设计旨在简化片上系统 (SoC) 的集成，使得开发者能够更高效地构建复杂的嵌入式系统。它广泛应用于嵌入式处理器、数字信号处理器和 ASIC 设计中，是现代 SoC 设计中的关键标准。</p>
<h2 id="12-AHB-Advanced-High-performance-Bus-字数-300"><a href="#12-AHB-Advanced-High-performance-Bus-字数-300" class="headerlink" title="12. AHB (Advanced High-performance Bus) (字数: 300)"></a>12. AHB (Advanced High-performance Bus) (字数: 300)</h2><p>AHB 是 AMBA 总线架构的一部分，专为高性能片上通信设计，提供了高带宽和低延迟的数据传输能力。AHB 采用了集中式仲裁机制，支持多主控和多从设备的连接，通过仲裁器控制总线的使用权，确保数据传输的有效性和可靠性。AHB 还支持突发传输模式，可以一次性传输多个数据项，进一步提高了总线的利用效率。AHB 在 SoC 设计中广泛应用，特别是在需要高带宽和实时数据处理的应用中，如存储器访问和高速外设接口。AHB 的灵活性和高效性使其成为现代片上系统设计中的关键组件。</p>
<h2 id="13-ATB-Advanced-Trace-Bus-字数-300"><a href="#13-ATB-Advanced-Trace-Bus-字数-300" class="headerlink" title="13. ATB (Advanced Trace Bus) (字数: 300)"></a>13. ATB (Advanced Trace Bus) (字数: 300)</h2><p>ATB 是 AMBA 总线架构中的一种专用于片上调试和跟踪的总线协议。ATB 主要用于实时监控和记录处理器的指令和数据流，帮助设计者进行系统调试和性能分析。ATB 通过追踪数据流的变化，能够捕获系统中发生的所有指令执行和数据传输情况，并将这些信息传递给外部调试工具（如 ARM CoreSight）。ATB 的设计目标是尽可能降低对系统性能的影响，因此采用了高效的传输机制，确保调试数据的及时性和准确性。ATB 为嵌入式系统提供了强大的调试能力，尤其适用于复杂多核系统和实时应用的调试和优化。</p>
<h2 id="14-Block-Design-字数-300"><a href="#14-Block-Design-字数-300" class="headerlink" title="14. Block Design (字数: 300)"></a>14. Block Design (字数: 300)</h2><p>Block Design 是 FPGA 设计中的一种图形化设计方法，用户可以通过连接预定义的 IP 核模块来快速搭建系统架构。Block Design 是 Xilinx Vivado 开发工具中的一项核心功能，允许用户以模块化的方式设计和验证复杂的系统。每个模块可以是处理器、存储器、外设或用户自定义的逻辑功能，通过图形界面拖放这些模块并连接它们，用户可以快速构建系统原型。Block Design 还支持模块的参数化配置，使得设计更加灵活和高效。完成设计后，Block Design 可以自动生成 HDL 代码并与其他设计工具集成，极大地提高了 FPGA 开发效率。</p>
<h2 id="15-C-C-字数-300"><a href="#15-C-C-字数-300" class="headerlink" title="15. C&#x2F;C++ (字数: 300)"></a>15. C&#x2F;C++ (字数: 300)</h2><p>C 和 C++ 是两种广泛用于嵌入式系统开发的编程语言。C 语言以其简洁、高效、接近硬件的特性，成为嵌入式开发的首选语言之一，适用于操作系统、驱动程序和底层硬件控制的开发。C++ 是在 C 的基础上扩展的面向对象编程语言，增加了类和对象的概念，使得代码更易维护和扩展。C&#x2F;C++ 在嵌入式系统开发中的重要性体现在其强大的低级控制能力和广泛的硬件支持上。许多嵌入式处理器和微控制器都提供了针对 C&#x2F;C++ 的编译器和开发工具，使得开发者能够直接与硬件交互，实现高效的系统控制。</p>
<h2 id="16-HLS-High-Level-Synthesis-字数-300"><a href="#16-HLS-High-Level-Synthesis-字数-300" class="headerlink" title="16. HLS (High-Level Synthesis) (字数: 300)"></a>16. HLS (High-Level Synthesis) (字数: 300)</h2><p>HLS 是一种将高级编程语言（如 C&#x2F;C++）转换为硬件描述语言（HDL）的技术，用于加速硬件设计流程。HLS 通过允许设计者使用高级编程语言来描述算法和系统行为，然后将这些描述自动转换为可综合的 HDL 代码，大幅提高了设计效率。HLS 工具通常包括代码优化、自动流水线化、并行化等功能，帮助设计者充分利用硬件资源，提高系统性能。HLS 特别适合需要快速实现硬件加速的应用，如图像处理、信号处理和加密算法等。在 FPGA 设计中，HLS 工具可以显著减少开发时间，使得设计者能够在更短的时间内从算法模型到硬件实现，快速验证和迭代设计。</p>
<h2 id="17-ILA-Integrated-Logic-Analyzer-字数-300"><a href="#17-ILA-Integrated-Logic-Analyzer-字数-300" class="headerlink" title="17. ILA (Integrated Logic Analyzer) (字数: 300)"></a>17. ILA (Integrated Logic Analyzer) (字数: 300)</h2><p>ILA 是 FPGA 内部的集成逻辑分析仪工具，允许用户在不影响系统性能的情况下实时捕获和分析内部信号。ILA 是 Xilinx 提供的调试 IP 核，通过在设计中插入 ILA 核，用户可以在硬件运行时监控和记录指定信号的活动。ILA 可以通过 JTAG 接口与外部调试工具连接，用户可以设置触发条件，捕获感兴趣的信号并进行详细分析。ILA 支持多通道信号捕获和深度存储器，适合监控长时间的信号活动。与传统的外部逻辑分析仪不同，ILA 完全集成在 FPGA 内部，不会对系统引入额外的延迟或干扰，适用于调试高性能和实时性要求高的应用。</p>
<h2 id="18-VIO-Virtual-Input-Output-字数-300"><a href="#18-VIO-Virtual-Input-Output-字数-300" class="headerlink" title="18. VIO (Virtual Input&#x2F;Output) (字数: 300)"></a>18. VIO (Virtual Input&#x2F;Output) (字数: 300)</h2><p>VIO 是一种 FPGA 内部的虚拟输入&#x2F;输出调试工具，允许用户在仿真或实时调试时动态地输入和观察信号。VIO 是 Xilinx 提供的调试 IP 核，通过在设计中插入 VIO 核，用户可以通过外部工具实时控制 FPGA 内部的信号状态，并观察这些信号对系统的影响。VIO 支持双向信号传输，用户可以将外部的控制信号输入到 FPGA 内部，或将 FPGA 内部的信号输出到外部进行监控。VIO 的实时调试能力对于验证复杂系统的行为非常有用，尤其在无法通过普通测试手段进行验证的情况下。VIO 允许设计者在不修改 FPGA 设计的情况下，动态调整信号输入或监控系统输出，从而提高调试效率。</p>
<h2 id="19-时序约束-Timing-Constraints-字数-300"><a href="#19-时序约束-Timing-Constraints-字数-300" class="headerlink" title="19. 时序约束 (Timing Constraints) (字数: 300)"></a>19. 时序约束 (Timing Constraints) (字数: 300)</h2><p>时序约束是 FPGA 设计中定义信号在时钟周期内传输时间要求的规则，用于确保设计在规定的时钟频率下正常工作。时序约束通常包括时钟周期、建立时间、保持时间、输入输出延迟等。这些约束决定了设计中每个信号在传输过程中的最大和最小延迟，从而确保在整个系统中数据能正确传输并被采样。时序约束的定义和应用直接影响到 FPGA 设计的性能和可靠性。通过时序约束，综合和布局布线工具可以自动调整电路结构，以满足时序要求，确保设计在目标频率下不会出现时序违例。时序约束是 FPGA 设计流程中的关键步骤，特别是在高性能和低功耗设计中，严格的时序约束确保了系统的稳定性和优化性能。</p>
<h2 id="20-CPLD-Complex-Programmable-Logic-Device-字数-300"><a href="#20-CPLD-Complex-Programmable-Logic-Device-字数-300" class="headerlink" title="20. CPLD (Complex Programmable Logic Device) (字数: 300)"></a>20. CPLD (Complex Programmable Logic Device) (字数: 300)</h2><p>CPLD 是复杂可编程逻辑器件，是 PLD 家族的一员，具有较少的逻辑单元和较低的复杂性，但在延迟和功耗方面表现优异。CPLD 内部由多个逻辑宏单元组成，这些宏单元通过可编程的互连网络连接在一起。与 FPGA 不同，CPLD 的逻辑资源较为固定，且编程后的逻辑延迟相对恒定，因此非常适合那些对延迟敏感但逻辑复杂度不高的应用场景。CPLD 通常用于简单的逻辑控制、状态机、数据路由和接口转换等应用，在需要快速响应和低功耗的场合，如消费电子、通信设备和工业控制系统中，CPLD 是一种理想的选择。</p>
<h2 id="21-FPGA-逻辑值的不同含义-字数-300"><a href="#21-FPGA-逻辑值的不同含义-字数-300" class="headerlink" title="21. FPGA 逻辑值的不同含义 (字数: 300)"></a>21. FPGA 逻辑值的不同含义 (字数: 300)</h2><p>在 FPGA 设计中，逻辑值通常表示为高电平 (1) 和低电平 (0)，此外还包括两种特殊状态：未知 (X) 和高阻 (Z)。高电平和低电平分别对应于数字逻辑中的 “真” 和 “假”。未知状态 (X) 表示在仿真中某个信号的值不确定，通常出现在复位或未初始化时。高阻状态 (Z) 表示信号处于高阻抗状态，通常用于三态缓冲器中，表示该信号不驱动任何电路。在仿真过程中，这些逻辑值用于描述电路的行为，并在调试时帮助设计者识别潜在的设计问题。在 FPGA 实际运行中，1 和 0 是最常用的逻辑值，而 X 和 Z 主要用于仿真和调试。了解这些逻辑值的含义对于准确描述和验证电路行为至关重要。</p>
<h2 id="22-二进制、八进制、十进制、十六进制-字数-300"><a href="#22-二进制、八进制、十进制、十六进制-字数-300" class="headerlink" title="22. 二进制、八进制、十进制、十六进制 (字数: 300)"></a>22. 二进制、八进制、十进制、十六进制 (字数: 300)</h2><p>二进制、八进制、十进制和十六进制是表示数字的不同数制。在 FPGA 和嵌入式系统中，这些数制经常被用来表示数据。二进制使用 0 和 1 表示数字，是计算机和数字电路的基础；八进制以 8 为基数，使用 0-7 的数字，通常用于缩短二进制表示的长度；十进制是日常使用的数制，以 10 为基数，使用 0-9 的数字；十六进制以 16 为基数，使用 0-9 和字母 A-F 表示数字，常用于表示内存地址和机器码。FPGA 设计中，二进制和十六进制是最常用的数制，便于直接与硬件位级信号对应。八进制在某些情况下也使用，但相对较少。了解这些数制的转换和应用对于嵌入式系统设计和调试至关重要，特别是在处理低级别的数据和信号时。</p>
<h2 id="23-Verilog-运算符-字数-301"><a href="#23-Verilog-运算符-字数-301" class="headerlink" title="23. Verilog 运算符 (字数: 301)"></a>23. Verilog 运算符 (字数: 301)</h2><p>Verilog 是一种硬件描述语言，其中的运算符用于执行各种逻辑、算术和位操作。算术运算符包括 +、-、*、&#x2F;，用于实现加法、减法、乘法和除法。关系运算符如 &gt;、&lt;、&#x3D;&#x3D;，用于比较两个值。**逻辑运算符**如 &amp;&amp;、||、!，用于处理布尔逻辑。**按位运算符**如 &amp;、|、^、~，用于位级操作，常用于处理多位信号。**移位运算符**如 &lt;&lt;、&gt;&gt;，用于左移或右移操作数的位。运算符是 Verilog 代码的重要组成部分，直接影响电路的功能和性能。正确使用运算符可以帮助设计者高效描述硬件行为，从而实现高性能的电路设计。运算符的功能和用法与 C 语言类似，易于学习和使用，但在硬件描述中，设计者需要注意运算的硬件实现效率和时序影响。</p>
<h2 id="24-Verilog-关键字-字数-299"><a href="#24-Verilog-关键字-字数-299" class="headerlink" title="24. Verilog 关键字 (字数: 299)"></a>24. Verilog 关键字 (字数: 299)</h2><p>Verilog 关键字是 Verilog 语言中具有特殊意义的保留词，用于定义和控制硬件描述的结构和行为。常见的关键字包括 module（定义一个模块）、input（定义输入端口）、output（定义输出端口）、wire（定义连线）、reg（定义寄存器）、always（定义时序逻辑）、initial（定义初始化过程）等。关键字不能作为标识符（如变量名、模块名）使用。Verilog 关键字用于描述电路的各个组成部分，如信号、逻辑关系、时序行为和模块间的接口。设计者通过正确使用这些关键字，可以准确地定义和实现复杂的硬件逻辑。Verilog 关键字的设计简洁且功能强大，是硬件描述语言的重要组成部分，广泛应用于 FPGA 和 ASIC 的设计和验证中。理解和正确使用这些关键字是编写有效 Verilog 代码的关键。</p>
<h2 id="25-Verilog-板块结构-字数-300"><a href="#25-Verilog-板块结构-字数-300" class="headerlink" title="25. Verilog 板块结构 (字数: 300)"></a>25. Verilog 板块结构 (字数: 300)</h2><p>Verilog 板块结构是指 Verilog 模块的内部组成部分，定义了模块的输入输出端口、内部信号、逻辑描述和实例化等内容。一个典型的 Verilog 模块由模块声明、端口列表、信号声明、时序逻辑描述、组合逻辑描述以及其他模块的实例化构成。模块声明部分定义了模块的名称和端口类型，如输入、输出和双向端口。信号声明部分定义了模块内部使用的各种信号，如 wire、reg 等。时序逻辑描述通常使用 always 块来描述触发器和寄存器的行为，而组合逻辑则可以使用 assign 语句或 always 块进行描述。最后，模块的实例化允许设计者在一个模块内调用其他模块，从而实现模块化设计。Verilog 的板块结构使得设计者能够清晰地组织和管理硬件逻辑，提高代码的可读性和可维护性。合理的板块结构设计对于实现高效硬件逻辑和便于调试至关重要。</p>
<h2 id="26-端口-字数-298"><a href="#26-端口-字数-298" class="headerlink" title="26. 端口 (字数: 298)"></a>26. 端口 (字数: 298)</h2><p>端口是 Verilog 模块与外部进行通信的接口，用于定义模块的输入、输出和双向信号。每个端口在 Verilog 中都有一个名称和类型，常见的类型包括 input（输入端口）、output（输出端口）和 inout（双向端口）。端口的定义决定了模块与其他模块或外部设备之间如何传递信号和数据。在模块的内部，端口通常连接到 wire 或 reg 信号，通过这些信号来驱动或接收来自端口的数据。端口的正确使用是模块设计的基础，它确保了不同模块之间的数据流动和控制信号传递。设计者在定义端口时，需要注意信号方向和类型的选择，以确保模块之间的接口一致性。合理的端口设计有助于提高模块的重用性和设计的可扩展性，特别是在复杂系统设计中，端口的正确定义和管理对于实现系统的可靠性和性能至关重要。</p>
<h2 id="27-阻塞和非阻塞-字数-300"><a href="#27-阻塞和非阻塞-字数-300" class="headerlink" title="27. 阻塞和非阻塞 (字数: 300)"></a>27. 阻塞和非阻塞 (字数: 300)</h2><p>阻塞和非阻塞赋值是 Verilog 中两种不同的赋值方式，决定了信号赋值的时序行为。阻塞赋值使用 &#x3D; 运算符，表示在一个时间步中按顺序执行所有赋值操作，即下一个赋值操作要等到当前赋值操作完成后才开始执行。阻塞赋值常用于描述组合逻辑。非阻塞赋值使用 &lt;&#x3D; 运算符，表示在同一个时间步内所有赋值操作并行执行，即所有赋值操作同时开始，在同一时钟周期内生效。非阻塞赋值通常用于描述时序逻辑，如触发器或寄存器的行为。在硬件设计中，正确区分阻塞和非阻塞赋值对于实现期望的电路行为至关重要，尤其在设计复杂时序电路时需要特别注意。</p>
<h2 id="28-状态及状态机-字数-300"><a href="#28-状态及状态机-字数-300" class="headerlink" title="28. 状态及状态机 (字数: 300)"></a>28. 状态及状态机 (字数: 300)</h2><p>状态机是一种用于控制系统行为的数学模型，由一组状态和状态之间的转移组成。状态机在 FPGA 设计中广泛应用，用于实现控制逻辑、协议处理和时序控制。一个状态机通常包括以下几个部分：状态集（定义系统可能的所有状态）、初始状态（系统启动时的状态）、状态转移（基于输入条件改变状态）和输出逻辑（决定在每个状态下的输出行为）。Verilog 支持通过 always 块和 case 语句来实现状态机的描述。状态机分为同步状态机（基于时钟信号驱动）和异步状态机（基于事件驱动）。在设计状态机时，需要仔细考虑状态转换的条件和时序要求，以确保系统能够正确响应输入信号并稳定运行。</p>

            <!--[if lt IE 9]><script>document.createElement('audio');</script><![endif]-->
            <audio id="audio" loop="1" preload="auto" controls="controls"
                data-autoplay="false">
                <source type="audio/mpeg" src="">
            </audio>
            
            <ul id="audio-list" style="display:none">
                
                
                <li title='0' data-url='/statics/chengdu.mp3'></li>
                
                    
            </ul>
            
                        
            
            
    <div id='gitalk-container' class="comment link"
        data-ae='false'
        data-ci='your-client-id'
        data-cs='your-client-secret'
        data-r='your-repo-name'
        data-o='your-github-username'
        data-a='your-github-username'
        data-d=''
        data-p=''
    >留言</div>


            
            
            <div id="vcomments"></div>
            
        </div>
        <div class="sidebar">
            <div class="box animated fadeInRight">
                <div class="subbox">
                    <img src="/img/logo.png" height=300 width=300></img>
                    <p>小杰</p>
                    <span>The quieter you become, the more you are able to hear.</span>
                    <dl>
                        
                            
                                <dd><a href="https://github.com/panan12/panan12.github.io" target="_blank"><span
                                    class=" iconfont icon-github"></span></a></dd>
                            
                            
                            
                        
                        
                    </dl>
                </div>
                <ul>
                    <li><a href="/">43 <p>文章</p></a></li>
                    <li><a href="/categories">7 <p>分类</p></a></li>
                    <li><a href="/tags">59 <p>标签</p></a></li>
                </ul>
            </div>
            
            
            
            <div class="box sticky animated fadeInRight faster">
                <div id="toc" class="subbox">
                    <h4>目录</h4>
                    <ol class="toc"><li class="toc-item toc-level-2"><a class="toc-link" href="#1-Zynq-7000-SoC-%E5%AD%97%E6%95%B0-300"><span class="toc-number">1.</span> <span class="toc-text">1. Zynq 7000 SoC (字数: 300)</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#2-PL-Programmable-Logic-%E5%AD%97%E6%95%B0-300"><span class="toc-number">2.</span> <span class="toc-text">2. PL (Programmable Logic) (字数: 300)</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#3-PS-Processing-System-%E5%AD%97%E6%95%B0-305"><span class="toc-number">3.</span> <span class="toc-text">3. PS (Processing System) (字数: 305)</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#4-AXI-Advanced-eXtensible-Interface-%E5%AD%97%E6%95%B0-302"><span class="toc-number">4.</span> <span class="toc-text">4. AXI (Advanced eXtensible Interface) (字数: 302)</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#5-SoPC-System-on-Programmable-Chip-%E5%AD%97%E6%95%B0-300"><span class="toc-number">5.</span> <span class="toc-text">5. SoPC (System on Programmable Chip) (字数: 300)</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#6-APSoC-All-Programmable-System-on-Chip-%E5%AD%97%E6%95%B0-300"><span class="toc-number">6.</span> <span class="toc-text">6. APSoC (All Programmable System on Chip) (字数: 300)</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#7-APU-Application-Processing-Unit-%E5%AD%97%E6%95%B0-302"><span class="toc-number">7.</span> <span class="toc-text">7. APU (Application Processing Unit) (字数: 302)</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#8-PLD-Programmable-Logic-Device-%E5%AD%97%E6%95%B0-300"><span class="toc-number">8.</span> <span class="toc-text">8. PLD (Programmable Logic Device) (字数: 300)</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#9-CPLD-Complex-Programmable-Logic-Device-%E5%AD%97%E6%95%B0-300"><span class="toc-number">9.</span> <span class="toc-text">9. CPLD (Complex Programmable Logic Device) (字数: 300)</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#10-AXI-GP-General-Purpose-AXI-%E5%AD%97%E6%95%B0-299"><span class="toc-number">10.</span> <span class="toc-text">10. AXI_GP (General Purpose AXI) (字数: 299)</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#11-AMBA-Advanced-Microcontroller-Bus-Architecture-%E5%AD%97%E6%95%B0-303"><span class="toc-number">11.</span> <span class="toc-text">11. AMBA (Advanced Microcontroller Bus Architecture) (字数: 303)</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#12-AHB-Advanced-High-performance-Bus-%E5%AD%97%E6%95%B0-300"><span class="toc-number">12.</span> <span class="toc-text">12. AHB (Advanced High-performance Bus) (字数: 300)</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#13-ATB-Advanced-Trace-Bus-%E5%AD%97%E6%95%B0-300"><span class="toc-number">13.</span> <span class="toc-text">13. ATB (Advanced Trace Bus) (字数: 300)</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#14-Block-Design-%E5%AD%97%E6%95%B0-300"><span class="toc-number">14.</span> <span class="toc-text">14. Block Design (字数: 300)</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#15-C-C-%E5%AD%97%E6%95%B0-300"><span class="toc-number">15.</span> <span class="toc-text">15. C&#x2F;C++ (字数: 300)</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#16-HLS-High-Level-Synthesis-%E5%AD%97%E6%95%B0-300"><span class="toc-number">16.</span> <span class="toc-text">16. HLS (High-Level Synthesis) (字数: 300)</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#17-ILA-Integrated-Logic-Analyzer-%E5%AD%97%E6%95%B0-300"><span class="toc-number">17.</span> <span class="toc-text">17. ILA (Integrated Logic Analyzer) (字数: 300)</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#18-VIO-Virtual-Input-Output-%E5%AD%97%E6%95%B0-300"><span class="toc-number">18.</span> <span class="toc-text">18. VIO (Virtual Input&#x2F;Output) (字数: 300)</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#19-%E6%97%B6%E5%BA%8F%E7%BA%A6%E6%9D%9F-Timing-Constraints-%E5%AD%97%E6%95%B0-300"><span class="toc-number">19.</span> <span class="toc-text">19. 时序约束 (Timing Constraints) (字数: 300)</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#20-CPLD-Complex-Programmable-Logic-Device-%E5%AD%97%E6%95%B0-300"><span class="toc-number">20.</span> <span class="toc-text">20. CPLD (Complex Programmable Logic Device) (字数: 300)</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#21-FPGA-%E9%80%BB%E8%BE%91%E5%80%BC%E7%9A%84%E4%B8%8D%E5%90%8C%E5%90%AB%E4%B9%89-%E5%AD%97%E6%95%B0-300"><span class="toc-number">21.</span> <span class="toc-text">21. FPGA 逻辑值的不同含义 (字数: 300)</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#22-%E4%BA%8C%E8%BF%9B%E5%88%B6%E3%80%81%E5%85%AB%E8%BF%9B%E5%88%B6%E3%80%81%E5%8D%81%E8%BF%9B%E5%88%B6%E3%80%81%E5%8D%81%E5%85%AD%E8%BF%9B%E5%88%B6-%E5%AD%97%E6%95%B0-300"><span class="toc-number">22.</span> <span class="toc-text">22. 二进制、八进制、十进制、十六进制 (字数: 300)</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#23-Verilog-%E8%BF%90%E7%AE%97%E7%AC%A6-%E5%AD%97%E6%95%B0-301"><span class="toc-number">23.</span> <span class="toc-text">23. Verilog 运算符 (字数: 301)</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#24-Verilog-%E5%85%B3%E9%94%AE%E5%AD%97-%E5%AD%97%E6%95%B0-299"><span class="toc-number">24.</span> <span class="toc-text">24. Verilog 关键字 (字数: 299)</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#25-Verilog-%E6%9D%BF%E5%9D%97%E7%BB%93%E6%9E%84-%E5%AD%97%E6%95%B0-300"><span class="toc-number">25.</span> <span class="toc-text">25. Verilog 板块结构 (字数: 300)</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#26-%E7%AB%AF%E5%8F%A3-%E5%AD%97%E6%95%B0-298"><span class="toc-number">26.</span> <span class="toc-text">26. 端口 (字数: 298)</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#27-%E9%98%BB%E5%A1%9E%E5%92%8C%E9%9D%9E%E9%98%BB%E5%A1%9E-%E5%AD%97%E6%95%B0-300"><span class="toc-number">27.</span> <span class="toc-text">27. 阻塞和非阻塞 (字数: 300)</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#28-%E7%8A%B6%E6%80%81%E5%8F%8A%E7%8A%B6%E6%80%81%E6%9C%BA-%E5%AD%97%E6%95%B0-300"><span class="toc-number">28.</span> <span class="toc-text">28. 状态及状态机 (字数: 300)</span></a></li></ol>
                </div>
            </div>
            
            
        </div>
    </div>
</div>

    </div>
</div>
    <div id="back-to-top" class="animated fadeIn faster">
        <div class="flow"></div>
        <span class="percentage animated fadeIn faster">0%</span>
        <span class="iconfont icon-top02 animated fadeIn faster"></span>
    </div>
</body>
<footer>
    <p class="copyright" id="copyright">
        &copy; 2024
        <span class="gradient-text">
            小杰
        </span>.
        Powered by <a href="http://hexo.io/" title="Hexo" target="_blank" rel="noopener">Hexo</a>
        Theme
        <span class="gradient-text">
            <a href="https://github.com/TriDiamond/hexo-theme-obsidian" title="Obsidian" target="_blank" rel="noopener">Obsidian</a>
        </span>
        <small><a href="https://github.com/TriDiamond/hexo-theme-obsidian/blob/master/CHANGELOG.md" title="v1.4.9.4" target="_blank" rel="noopener">v1.4.9.4</a></small>
        
        
        </br>
        <span style="display: inline-block;"> <img src=/null></span>
        
        <span class="gradient-text">
            <a href="http://www.beian.gov.cn/portal/registerSystemInfo?recordcode=44010602009049" title="www.beian.gov.cn&#x2F;portal&#x2F;registerSystemInfo?recordcode&#x3D;44010602009049" target="_blank" rel="noopener">www.beian.gov.cn&#x2F;portal&#x2F;registerSystemInfo?recordcode&#x3D;44010602009049</a>
        </span>
        
    </p>
</footer>

<script type="text/javascript" src="https://cdn.bootcss.com/mathjax/2.7.6/MathJax.js?config=TeX-AMS-MML_HTMLorMML">
</script>
<script>
  MathJax.Hub.Config({
    "HTML-CSS": {
      preferredFont: "TeX",
      availableFonts: ["STIX", "TeX"],
      linebreaks: {
        automatic: true
      },
      EqnChunk: (MathJax.Hub.Browser.isMobile ? 10 : 50)
    },
    tex2jax: {
      inlineMath: [
        ["$", "$"],
        ["\\(", "\\)"]
      ],
      processEscapes: true,
      ignoreClass: "tex2jax_ignore|dno",
      skipTags: ['script', 'noscript', 'style', 'textarea', 'pre', 'code']
    },
    TeX: {
      noUndefined: {
        attributes: {
          mathcolor: "red",
          mathbackground: "#FFEEEE",
          mathsize: "90%"
        }
      },
      Macros: {
        href: "{}"
      }
    },
    messageStyle: "none"
  });
</script>
<script>
  function initialMathJax() {
    MathJax.Hub.Queue(function () {
      var all = MathJax.Hub.getAllJax(),
        i;
      // console.log(all);
      for (i = 0; i < all.length; i += 1) {
        console.log(all[i].SourceElement().parentNode)
        all[i].SourceElement().parentNode.className += ' has-jax';
      }
    });
  }

  function reprocessMathJax() {
    if (typeof MathJax !== 'undefined') {
      MathJax.Hub.Queue(["Typeset", MathJax.Hub]);
    }
  }
</script>


 
<link rel="stylesheet" href="//cdn.bootcss.com/gitalk/1.5.0/gitalk.min.css">
 
<script src="//cdn.bootcss.com/gitalk/1.5.0/gitalk.min.js"></script>
  
<script src="//cdnjs.cloudflare.com/ajax/libs/jquery/3.4.1/jquery.min.js"></script>
<script src="/js/plugin.js"></script>
<script src="/js/obsidian.js"></script>
<script src="/js/jquery.truncate.js"></script>
<script src="/js/search.js"></script>
 
<script src="//cdn.bootcss.com/typed.js/2.0.10/typed.min.js"></script>
 
<script src="//cdn.bootcss.com/blueimp-md5/2.12.0/js/md5.min.js"></script>
 
<script src="//cdnjs.cloudflare.com/ajax/libs/social-share.js/1.0.16/js/social-share.min.js"></script>


<script src="https://cdn.bootcss.com/codemirror/5.48.4/codemirror.min.js"></script>
 
<script src="//cdn.bootcss.com/codemirror/5.48.4/mode/javascript/javascript.min.js"></script>
  
<script src="//cdn.bootcss.com/codemirror/5.48.4/mode/css/css.min.js"></script>
  
<script src="//cdn.bootcss.com/codemirror/5.48.4/mode/xml/xml.min.js"></script>
  
<script src="//cdn.bootcss.com/codemirror/5.48.4/mode/htmlmixed/htmlmixed.min.js"></script>
  
<script src="//cdn.bootcss.com/codemirror/5.48.4/mode/clike/clike.min.js"></script>
  
<script src="//cdn.bootcss.com/codemirror/5.48.4/mode/php/php.min.js"></script>
  
<script src="//cdn.bootcss.com/codemirror/5.48.4/mode/shell/shell.min.js"></script>
  
<script src="//cdn.bootcss.com/codemirror/5.48.4/mode/python/python.min.js"></script>
   
<script src="/js/busuanzi.min.js"></script>

<script>
  $(document).ready(function () {
    if ($('span[id^="busuanzi_"]').length) {
      initialBusuanzi();
    }
  });
</script>
 
<link rel="stylesheet" href="//cdn.bootcss.com/photoswipe/4.1.3/photoswipe.min.css">
<link rel="stylesheet" href="//cdn.bootcss.com/photoswipe/4.1.3/default-skin/default-skin.min.css">


<script src="//cdn.bootcss.com/photoswipe/4.1.3/photoswipe.min.js"></script>
<script src="//cdn.bootcss.com/photoswipe/4.1.3/photoswipe-ui-default.min.js"></script>


<!-- Root element of PhotoSwipe. Must have class pswp. -->
<div class="pswp" tabindex="-1" role="dialog" aria-hidden="true">
    <!-- Background of PhotoSwipe. 
         It's a separate element as animating opacity is faster than rgba(). -->
    <div class="pswp__bg"></div>
    <!-- Slides wrapper with overflow:hidden. -->
    <div class="pswp__scroll-wrap">
        <!-- Container that holds slides. 
            PhotoSwipe keeps only 3 of them in the DOM to save memory.
            Don't modify these 3 pswp__item elements, data is added later on. -->
        <div class="pswp__container">
            <div class="pswp__item"></div>
            <div class="pswp__item"></div>
            <div class="pswp__item"></div>
        </div>
        <!-- Default (PhotoSwipeUI_Default) interface on top of sliding area. Can be changed. -->
        <div class="pswp__ui pswp__ui--hidden">
            <div class="pswp__top-bar">
                <!--  Controls are self-explanatory. Order can be changed. -->
                <div class="pswp__counter"></div>
                <button class="pswp__button pswp__button--close" title="Close (Esc)"></button>
                <button class="pswp__button pswp__button--share" title="Share"></button>
                <button class="pswp__button pswp__button--fs" title="Toggle fullscreen"></button>
                <button class="pswp__button pswp__button--zoom" title="Zoom in/out"></button>
                <!-- Preloader demo http://codepen.io/dimsemenov/pen/yyBWoR -->
                <!-- element will get class pswp__preloader--active when preloader is running -->
                <div class="pswp__preloader">
                    <div class="pswp__preloader__icn">
                      <div class="pswp__preloader__cut">
                        <div class="pswp__preloader__donut"></div>
                      </div>
                    </div>
                </div>
            </div>
            <div class="pswp__share-modal pswp__share-modal--hidden pswp__single-tap">
                <div class="pswp__share-tooltip"></div> 
            </div>
            <button class="pswp__button pswp__button--arrow--left" title="Previous (arrow left)">
            </button>
            <button class="pswp__button pswp__button--arrow--right" title="Next (arrow right)">
            </button>
            <div class="pswp__caption">
                <div class="pswp__caption__center"></div>
            </div>
        </div>
    </div>
</div>
  

<script>
  function initialTyped() {
    var typedTextEl = $('.typed-text');
    if (typedTextEl && typedTextEl.length > 0) {
      var typed = new Typed('.typed-text', {
        strings: ['The quieter you become, the more you are able to hear.', '你越安静，你就越能够听见。'],
        typeSpeed: 90,
        loop: true,
        loopCount: Infinity,
        backSpeed: 20,
      });
    }
  }

  if ($('.article-header') && $('.article-header').length) {
    $(document).ready(function () {
      initialTyped();
    });
  }
</script>

 
<script src="//unpkg.com/valine/dist/Valine.min.js"></script>

<script>
  var valine = new Valine();

  function initValine(path) {
    if (!path) path = window.location.pathname;
    let language = 'zh-CN';
    if (!language) {
      language = 'en';
    } else {
      language = language.toLowerCase();
    }
    valine.init({
      el: '#vcomments',
      appId: 'your-app-id',
      appKey: 'your-app-key',
      notify: 'false',
      verify: 'false',
      avatar: 'mp',
      placeholder: 'Leave your thoughts behind~',
      visitor: 'true',
      path: path,
      lang: language,
    });
  }

  $(document).ready(function () {
    initValine();
  });
</script>



<!-- 引用依赖 -->
<script>document.write(aplayerconf)</script>




</html>
