/**
 * \file IfxPcie_usp_bf.h
 * \brief
 * \copyright Copyright (c) 2024 Infineon Technologies AG. All rights reserved.
 *
 *
 * Version: MC_ACE_A3G_HSI_PCIE/V13.1.1.0.11
 * Specification: latest @ 2024-03-02 instance sheet @ MC_A3G_HWDDSOC_FUNCTIONAL_INSTANCE_SHEET/V13.2.1.1.0
 * MAY BE CHANGED BY USER [yes/no]: No
 *
 *                                 IMPORTANT NOTICE
 *
 *
 * Use of this file is subject to the terms of use agreed between (i) you or 
 * the company in which ordinary course of business you are acting and (ii) 
 * Infineon Technologies AG or its licensees. If and as long as no such 
 * terms of use are agreed, use of this file is subject to following:


 * Boost Software License - Version 1.0 - August 17th, 2003

 * Permission is hereby granted, free of charge, to any person or 
 * organization obtaining a copy of the software and accompanying 
 * documentation covered by this license (the "Software") to use, reproduce,
 * display, distribute, execute, and transmit the Software, and to prepare
 * derivative works of the Software, and to permit third-parties to whom the 
 * Software is furnished to do so, all subject to the following:

 * The copyright notices in the Software and this entire statement, including
 * the above license grant, this restriction and the following disclaimer, must
 * be included in all copies of the Software, in whole or in part, and all
 * derivative works of the Software, unless such copies or derivative works are
 * solely in the form of machine-executable object code generated by a source
 * language processor.

 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR 
 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
 * FITNESS FOR A PARTICULAR PURPOSE, TITLE AND NON-INFRINGEMENT. IN NO EVENT
 * SHALL THE COPYRIGHT HOLDERS OR ANYONE DISTRIBUTING THE SOFTWARE BE LIABLE 
 * FOR ANY DAMAGES OR OTHER LIABILITY, WHETHER IN CONTRACT, TORT OR OTHERWISE,
 * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER
 * DEALINGS IN THE SOFTWARE.
 *
 * \defgroup IfxSfr_Pcie_usp_Registers_BitfieldsMask Bitfields mask and offset
 * \ingroup IfxSfr_Pcie_usp_Registers
 * 
 */
#ifndef IFXPCIE_USP_BF_H
#define IFXPCIE_USP_BF_H 1

/******************************************************************************/

/******************************************************************************/

/** \addtogroup IfxSfr_Pcie_usp_Registers_BitfieldsMask
 * \{  */
/** \brief Length for Ifx_PCIE_USP_CLC_Bits.DISR */
#define IFX_PCIE_USP_CLC_DISR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_CLC_Bits.DISR */
#define IFX_PCIE_USP_CLC_DISR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_CLC_Bits.DISR */
#define IFX_PCIE_USP_CLC_DISR_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_CLC_Bits.DISS */
#define IFX_PCIE_USP_CLC_DISS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_CLC_Bits.DISS */
#define IFX_PCIE_USP_CLC_DISS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_CLC_Bits.DISS */
#define IFX_PCIE_USP_CLC_DISS_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_CLC_Bits.EDIS */
#define IFX_PCIE_USP_CLC_EDIS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_CLC_Bits.EDIS */
#define IFX_PCIE_USP_CLC_EDIS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_CLC_Bits.EDIS */
#define IFX_PCIE_USP_CLC_EDIS_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_ID_Bits.MOD_REV */
#define IFX_PCIE_USP_ID_MOD_REV_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_ID_Bits.MOD_REV */
#define IFX_PCIE_USP_ID_MOD_REV_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_ID_Bits.MOD_REV */
#define IFX_PCIE_USP_ID_MOD_REV_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_ID_Bits.MOD_TYPE */
#define IFX_PCIE_USP_ID_MOD_TYPE_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_ID_Bits.MOD_TYPE */
#define IFX_PCIE_USP_ID_MOD_TYPE_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_ID_Bits.MOD_TYPE */
#define IFX_PCIE_USP_ID_MOD_TYPE_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_ID_Bits.MOD_NUM */
#define IFX_PCIE_USP_ID_MOD_NUM_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_ID_Bits.MOD_NUM */
#define IFX_PCIE_USP_ID_MOD_NUM_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_ID_Bits.MOD_NUM */
#define IFX_PCIE_USP_ID_MOD_NUM_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_RST_CTRLA_Bits.KRST */
#define IFX_PCIE_USP_RST_CTRLA_KRST_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RST_CTRLA_Bits.KRST */
#define IFX_PCIE_USP_RST_CTRLA_KRST_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RST_CTRLA_Bits.KRST */
#define IFX_PCIE_USP_RST_CTRLA_KRST_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RST_CTRLA_Bits.GRSTEN0 */
#define IFX_PCIE_USP_RST_CTRLA_GRSTEN0_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RST_CTRLA_Bits.GRSTEN0 */
#define IFX_PCIE_USP_RST_CTRLA_GRSTEN0_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RST_CTRLA_Bits.GRSTEN0 */
#define IFX_PCIE_USP_RST_CTRLA_GRSTEN0_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_RST_CTRLA_Bits.GRSTEN1 */
#define IFX_PCIE_USP_RST_CTRLA_GRSTEN1_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RST_CTRLA_Bits.GRSTEN1 */
#define IFX_PCIE_USP_RST_CTRLA_GRSTEN1_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RST_CTRLA_Bits.GRSTEN1 */
#define IFX_PCIE_USP_RST_CTRLA_GRSTEN1_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_RST_CTRLA_Bits.GRSTEN2 */
#define IFX_PCIE_USP_RST_CTRLA_GRSTEN2_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RST_CTRLA_Bits.GRSTEN2 */
#define IFX_PCIE_USP_RST_CTRLA_GRSTEN2_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RST_CTRLA_Bits.GRSTEN2 */
#define IFX_PCIE_USP_RST_CTRLA_GRSTEN2_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_RST_CTRLA_Bits.GRSTEN3 */
#define IFX_PCIE_USP_RST_CTRLA_GRSTEN3_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RST_CTRLA_Bits.GRSTEN3 */
#define IFX_PCIE_USP_RST_CTRLA_GRSTEN3_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RST_CTRLA_Bits.GRSTEN3 */
#define IFX_PCIE_USP_RST_CTRLA_GRSTEN3_OFF (11u)

/** \brief Length for Ifx_PCIE_USP_RST_CTRLB_Bits.KRST */
#define IFX_PCIE_USP_RST_CTRLB_KRST_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RST_CTRLB_Bits.KRST */
#define IFX_PCIE_USP_RST_CTRLB_KRST_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RST_CTRLB_Bits.KRST */
#define IFX_PCIE_USP_RST_CTRLB_KRST_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RST_CTRLB_Bits.STATCLR */
#define IFX_PCIE_USP_RST_CTRLB_STATCLR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RST_CTRLB_Bits.STATCLR */
#define IFX_PCIE_USP_RST_CTRLB_STATCLR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RST_CTRLB_Bits.STATCLR */
#define IFX_PCIE_USP_RST_CTRLB_STATCLR_OFF (31u)

/** \brief Length for Ifx_PCIE_USP_RST_STAT_Bits.KRST */
#define IFX_PCIE_USP_RST_STAT_KRST_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RST_STAT_Bits.KRST */
#define IFX_PCIE_USP_RST_STAT_KRST_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RST_STAT_Bits.KRST */
#define IFX_PCIE_USP_RST_STAT_KRST_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RST_STAT_Bits.GRST0 */
#define IFX_PCIE_USP_RST_STAT_GRST0_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RST_STAT_Bits.GRST0 */
#define IFX_PCIE_USP_RST_STAT_GRST0_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RST_STAT_Bits.GRST0 */
#define IFX_PCIE_USP_RST_STAT_GRST0_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_RST_STAT_Bits.GRST1 */
#define IFX_PCIE_USP_RST_STAT_GRST1_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RST_STAT_Bits.GRST1 */
#define IFX_PCIE_USP_RST_STAT_GRST1_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RST_STAT_Bits.GRST1 */
#define IFX_PCIE_USP_RST_STAT_GRST1_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_RST_STAT_Bits.GRST2 */
#define IFX_PCIE_USP_RST_STAT_GRST2_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RST_STAT_Bits.GRST2 */
#define IFX_PCIE_USP_RST_STAT_GRST2_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RST_STAT_Bits.GRST2 */
#define IFX_PCIE_USP_RST_STAT_GRST2_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_RST_STAT_Bits.GRST3 */
#define IFX_PCIE_USP_RST_STAT_GRST3_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RST_STAT_Bits.GRST3 */
#define IFX_PCIE_USP_RST_STAT_GRST3_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RST_STAT_Bits.GRST3 */
#define IFX_PCIE_USP_RST_STAT_GRST3_OFF (11u)

/** \brief Length for Ifx_PCIE_USP_PROT_Bits.STATE */
#define IFX_PCIE_USP_PROT_STATE_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_PROT_Bits.STATE */
#define IFX_PCIE_USP_PROT_STATE_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_PROT_Bits.STATE */
#define IFX_PCIE_USP_PROT_STATE_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PROT_Bits.SWEN */
#define IFX_PCIE_USP_PROT_SWEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PROT_Bits.SWEN */
#define IFX_PCIE_USP_PROT_SWEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PROT_Bits.SWEN */
#define IFX_PCIE_USP_PROT_SWEN_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_PROT_Bits.VM */
#define IFX_PCIE_USP_PROT_VM_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_PROT_Bits.VM */
#define IFX_PCIE_USP_PROT_VM_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_PROT_Bits.VM */
#define IFX_PCIE_USP_PROT_VM_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_PROT_Bits.VMEN */
#define IFX_PCIE_USP_PROT_VMEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PROT_Bits.VMEN */
#define IFX_PCIE_USP_PROT_VMEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PROT_Bits.VMEN */
#define IFX_PCIE_USP_PROT_VMEN_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_PROT_Bits.PRS */
#define IFX_PCIE_USP_PROT_PRS_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_PROT_Bits.PRS */
#define IFX_PCIE_USP_PROT_PRS_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_PROT_Bits.PRS */
#define IFX_PCIE_USP_PROT_PRS_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_PROT_Bits.PRSEN */
#define IFX_PCIE_USP_PROT_PRSEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PROT_Bits.PRSEN */
#define IFX_PCIE_USP_PROT_PRSEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PROT_Bits.PRSEN */
#define IFX_PCIE_USP_PROT_PRSEN_OFF (23u)

/** \brief Length for Ifx_PCIE_USP_PROT_Bits.TAGID */
#define IFX_PCIE_USP_PROT_TAGID_LEN (6u)

/** \brief Mask for Ifx_PCIE_USP_PROT_Bits.TAGID */
#define IFX_PCIE_USP_PROT_TAGID_MSK (0x3fu)

/** \brief Offset for Ifx_PCIE_USP_PROT_Bits.TAGID */
#define IFX_PCIE_USP_PROT_TAGID_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_PROT_Bits.ODEF */
#define IFX_PCIE_USP_PROT_ODEF_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PROT_Bits.ODEF */
#define IFX_PCIE_USP_PROT_ODEF_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PROT_Bits.ODEF */
#define IFX_PCIE_USP_PROT_ODEF_OFF (30u)

/** \brief Length for Ifx_PCIE_USP_PROT_Bits.OWEN */
#define IFX_PCIE_USP_PROT_OWEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PROT_Bits.OWEN */
#define IFX_PCIE_USP_PROT_OWEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PROT_Bits.OWEN */
#define IFX_PCIE_USP_PROT_OWEN_OFF (31u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN00 */
#define IFX_PCIE_USP_ACCEN_WRA_EN00_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN00 */
#define IFX_PCIE_USP_ACCEN_WRA_EN00_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN00 */
#define IFX_PCIE_USP_ACCEN_WRA_EN00_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN01 */
#define IFX_PCIE_USP_ACCEN_WRA_EN01_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN01 */
#define IFX_PCIE_USP_ACCEN_WRA_EN01_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN01 */
#define IFX_PCIE_USP_ACCEN_WRA_EN01_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN02 */
#define IFX_PCIE_USP_ACCEN_WRA_EN02_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN02 */
#define IFX_PCIE_USP_ACCEN_WRA_EN02_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN02 */
#define IFX_PCIE_USP_ACCEN_WRA_EN02_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN03 */
#define IFX_PCIE_USP_ACCEN_WRA_EN03_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN03 */
#define IFX_PCIE_USP_ACCEN_WRA_EN03_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN03 */
#define IFX_PCIE_USP_ACCEN_WRA_EN03_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN04 */
#define IFX_PCIE_USP_ACCEN_WRA_EN04_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN04 */
#define IFX_PCIE_USP_ACCEN_WRA_EN04_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN04 */
#define IFX_PCIE_USP_ACCEN_WRA_EN04_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN05 */
#define IFX_PCIE_USP_ACCEN_WRA_EN05_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN05 */
#define IFX_PCIE_USP_ACCEN_WRA_EN05_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN05 */
#define IFX_PCIE_USP_ACCEN_WRA_EN05_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN06 */
#define IFX_PCIE_USP_ACCEN_WRA_EN06_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN06 */
#define IFX_PCIE_USP_ACCEN_WRA_EN06_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN06 */
#define IFX_PCIE_USP_ACCEN_WRA_EN06_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN07 */
#define IFX_PCIE_USP_ACCEN_WRA_EN07_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN07 */
#define IFX_PCIE_USP_ACCEN_WRA_EN07_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN07 */
#define IFX_PCIE_USP_ACCEN_WRA_EN07_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN08 */
#define IFX_PCIE_USP_ACCEN_WRA_EN08_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN08 */
#define IFX_PCIE_USP_ACCEN_WRA_EN08_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN08 */
#define IFX_PCIE_USP_ACCEN_WRA_EN08_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN09 */
#define IFX_PCIE_USP_ACCEN_WRA_EN09_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN09 */
#define IFX_PCIE_USP_ACCEN_WRA_EN09_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN09 */
#define IFX_PCIE_USP_ACCEN_WRA_EN09_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN10 */
#define IFX_PCIE_USP_ACCEN_WRA_EN10_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN10 */
#define IFX_PCIE_USP_ACCEN_WRA_EN10_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN10 */
#define IFX_PCIE_USP_ACCEN_WRA_EN10_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN11 */
#define IFX_PCIE_USP_ACCEN_WRA_EN11_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN11 */
#define IFX_PCIE_USP_ACCEN_WRA_EN11_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN11 */
#define IFX_PCIE_USP_ACCEN_WRA_EN11_OFF (11u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN12 */
#define IFX_PCIE_USP_ACCEN_WRA_EN12_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN12 */
#define IFX_PCIE_USP_ACCEN_WRA_EN12_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN12 */
#define IFX_PCIE_USP_ACCEN_WRA_EN12_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN13 */
#define IFX_PCIE_USP_ACCEN_WRA_EN13_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN13 */
#define IFX_PCIE_USP_ACCEN_WRA_EN13_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN13 */
#define IFX_PCIE_USP_ACCEN_WRA_EN13_OFF (13u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN14 */
#define IFX_PCIE_USP_ACCEN_WRA_EN14_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN14 */
#define IFX_PCIE_USP_ACCEN_WRA_EN14_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN14 */
#define IFX_PCIE_USP_ACCEN_WRA_EN14_OFF (14u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN15 */
#define IFX_PCIE_USP_ACCEN_WRA_EN15_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN15 */
#define IFX_PCIE_USP_ACCEN_WRA_EN15_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN15 */
#define IFX_PCIE_USP_ACCEN_WRA_EN15_OFF (15u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN16 */
#define IFX_PCIE_USP_ACCEN_WRA_EN16_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN16 */
#define IFX_PCIE_USP_ACCEN_WRA_EN16_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN16 */
#define IFX_PCIE_USP_ACCEN_WRA_EN16_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN17 */
#define IFX_PCIE_USP_ACCEN_WRA_EN17_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN17 */
#define IFX_PCIE_USP_ACCEN_WRA_EN17_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN17 */
#define IFX_PCIE_USP_ACCEN_WRA_EN17_OFF (17u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN18 */
#define IFX_PCIE_USP_ACCEN_WRA_EN18_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN18 */
#define IFX_PCIE_USP_ACCEN_WRA_EN18_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN18 */
#define IFX_PCIE_USP_ACCEN_WRA_EN18_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN19 */
#define IFX_PCIE_USP_ACCEN_WRA_EN19_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN19 */
#define IFX_PCIE_USP_ACCEN_WRA_EN19_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN19 */
#define IFX_PCIE_USP_ACCEN_WRA_EN19_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN20 */
#define IFX_PCIE_USP_ACCEN_WRA_EN20_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN20 */
#define IFX_PCIE_USP_ACCEN_WRA_EN20_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN20 */
#define IFX_PCIE_USP_ACCEN_WRA_EN20_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN21 */
#define IFX_PCIE_USP_ACCEN_WRA_EN21_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN21 */
#define IFX_PCIE_USP_ACCEN_WRA_EN21_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN21 */
#define IFX_PCIE_USP_ACCEN_WRA_EN21_OFF (21u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN22 */
#define IFX_PCIE_USP_ACCEN_WRA_EN22_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN22 */
#define IFX_PCIE_USP_ACCEN_WRA_EN22_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN22 */
#define IFX_PCIE_USP_ACCEN_WRA_EN22_OFF (22u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN23 */
#define IFX_PCIE_USP_ACCEN_WRA_EN23_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN23 */
#define IFX_PCIE_USP_ACCEN_WRA_EN23_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN23 */
#define IFX_PCIE_USP_ACCEN_WRA_EN23_OFF (23u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN24 */
#define IFX_PCIE_USP_ACCEN_WRA_EN24_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN24 */
#define IFX_PCIE_USP_ACCEN_WRA_EN24_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN24 */
#define IFX_PCIE_USP_ACCEN_WRA_EN24_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN25 */
#define IFX_PCIE_USP_ACCEN_WRA_EN25_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN25 */
#define IFX_PCIE_USP_ACCEN_WRA_EN25_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN25 */
#define IFX_PCIE_USP_ACCEN_WRA_EN25_OFF (25u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN26 */
#define IFX_PCIE_USP_ACCEN_WRA_EN26_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN26 */
#define IFX_PCIE_USP_ACCEN_WRA_EN26_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN26 */
#define IFX_PCIE_USP_ACCEN_WRA_EN26_OFF (26u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN27 */
#define IFX_PCIE_USP_ACCEN_WRA_EN27_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN27 */
#define IFX_PCIE_USP_ACCEN_WRA_EN27_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN27 */
#define IFX_PCIE_USP_ACCEN_WRA_EN27_OFF (27u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN28 */
#define IFX_PCIE_USP_ACCEN_WRA_EN28_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN28 */
#define IFX_PCIE_USP_ACCEN_WRA_EN28_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN28 */
#define IFX_PCIE_USP_ACCEN_WRA_EN28_OFF (28u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN29 */
#define IFX_PCIE_USP_ACCEN_WRA_EN29_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN29 */
#define IFX_PCIE_USP_ACCEN_WRA_EN29_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN29 */
#define IFX_PCIE_USP_ACCEN_WRA_EN29_OFF (29u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN30 */
#define IFX_PCIE_USP_ACCEN_WRA_EN30_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN30 */
#define IFX_PCIE_USP_ACCEN_WRA_EN30_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN30 */
#define IFX_PCIE_USP_ACCEN_WRA_EN30_OFF (30u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN31 */
#define IFX_PCIE_USP_ACCEN_WRA_EN31_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN31 */
#define IFX_PCIE_USP_ACCEN_WRA_EN31_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRA_Bits.EN31 */
#define IFX_PCIE_USP_ACCEN_WRA_EN31_OFF (31u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_FPI_Bits.EN32 */
#define IFX_PCIE_USP_ACCEN_WRB_FPI_EN32_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_FPI_Bits.EN32 */
#define IFX_PCIE_USP_ACCEN_WRB_FPI_EN32_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_FPI_Bits.EN32 */
#define IFX_PCIE_USP_ACCEN_WRB_FPI_EN32_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_FPI_Bits.EN33 */
#define IFX_PCIE_USP_ACCEN_WRB_FPI_EN33_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_FPI_Bits.EN33 */
#define IFX_PCIE_USP_ACCEN_WRB_FPI_EN33_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_FPI_Bits.EN33 */
#define IFX_PCIE_USP_ACCEN_WRB_FPI_EN33_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_FPI_Bits.EN34 */
#define IFX_PCIE_USP_ACCEN_WRB_FPI_EN34_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_FPI_Bits.EN34 */
#define IFX_PCIE_USP_ACCEN_WRB_FPI_EN34_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_FPI_Bits.EN34 */
#define IFX_PCIE_USP_ACCEN_WRB_FPI_EN34_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_FPI_Bits.EN35 */
#define IFX_PCIE_USP_ACCEN_WRB_FPI_EN35_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_FPI_Bits.EN35 */
#define IFX_PCIE_USP_ACCEN_WRB_FPI_EN35_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_FPI_Bits.EN35 */
#define IFX_PCIE_USP_ACCEN_WRB_FPI_EN35_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_FPI_Bits.EN36 */
#define IFX_PCIE_USP_ACCEN_WRB_FPI_EN36_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_FPI_Bits.EN36 */
#define IFX_PCIE_USP_ACCEN_WRB_FPI_EN36_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_FPI_Bits.EN36 */
#define IFX_PCIE_USP_ACCEN_WRB_FPI_EN36_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_FPI_Bits.EN37 */
#define IFX_PCIE_USP_ACCEN_WRB_FPI_EN37_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_FPI_Bits.EN37 */
#define IFX_PCIE_USP_ACCEN_WRB_FPI_EN37_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_FPI_Bits.EN37 */
#define IFX_PCIE_USP_ACCEN_WRB_FPI_EN37_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_FPI_Bits.EN38 */
#define IFX_PCIE_USP_ACCEN_WRB_FPI_EN38_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_FPI_Bits.EN38 */
#define IFX_PCIE_USP_ACCEN_WRB_FPI_EN38_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_FPI_Bits.EN38 */
#define IFX_PCIE_USP_ACCEN_WRB_FPI_EN38_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_FPI_Bits.EN39 */
#define IFX_PCIE_USP_ACCEN_WRB_FPI_EN39_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_FPI_Bits.EN39 */
#define IFX_PCIE_USP_ACCEN_WRB_FPI_EN39_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_FPI_Bits.EN39 */
#define IFX_PCIE_USP_ACCEN_WRB_FPI_EN39_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN00 */
#define IFX_PCIE_USP_ACCEN_RDA_EN00_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN00 */
#define IFX_PCIE_USP_ACCEN_RDA_EN00_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN00 */
#define IFX_PCIE_USP_ACCEN_RDA_EN00_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN01 */
#define IFX_PCIE_USP_ACCEN_RDA_EN01_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN01 */
#define IFX_PCIE_USP_ACCEN_RDA_EN01_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN01 */
#define IFX_PCIE_USP_ACCEN_RDA_EN01_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN02 */
#define IFX_PCIE_USP_ACCEN_RDA_EN02_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN02 */
#define IFX_PCIE_USP_ACCEN_RDA_EN02_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN02 */
#define IFX_PCIE_USP_ACCEN_RDA_EN02_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN03 */
#define IFX_PCIE_USP_ACCEN_RDA_EN03_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN03 */
#define IFX_PCIE_USP_ACCEN_RDA_EN03_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN03 */
#define IFX_PCIE_USP_ACCEN_RDA_EN03_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN04 */
#define IFX_PCIE_USP_ACCEN_RDA_EN04_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN04 */
#define IFX_PCIE_USP_ACCEN_RDA_EN04_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN04 */
#define IFX_PCIE_USP_ACCEN_RDA_EN04_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN05 */
#define IFX_PCIE_USP_ACCEN_RDA_EN05_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN05 */
#define IFX_PCIE_USP_ACCEN_RDA_EN05_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN05 */
#define IFX_PCIE_USP_ACCEN_RDA_EN05_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN06 */
#define IFX_PCIE_USP_ACCEN_RDA_EN06_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN06 */
#define IFX_PCIE_USP_ACCEN_RDA_EN06_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN06 */
#define IFX_PCIE_USP_ACCEN_RDA_EN06_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN07 */
#define IFX_PCIE_USP_ACCEN_RDA_EN07_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN07 */
#define IFX_PCIE_USP_ACCEN_RDA_EN07_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN07 */
#define IFX_PCIE_USP_ACCEN_RDA_EN07_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN08 */
#define IFX_PCIE_USP_ACCEN_RDA_EN08_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN08 */
#define IFX_PCIE_USP_ACCEN_RDA_EN08_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN08 */
#define IFX_PCIE_USP_ACCEN_RDA_EN08_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN09 */
#define IFX_PCIE_USP_ACCEN_RDA_EN09_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN09 */
#define IFX_PCIE_USP_ACCEN_RDA_EN09_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN09 */
#define IFX_PCIE_USP_ACCEN_RDA_EN09_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN10 */
#define IFX_PCIE_USP_ACCEN_RDA_EN10_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN10 */
#define IFX_PCIE_USP_ACCEN_RDA_EN10_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN10 */
#define IFX_PCIE_USP_ACCEN_RDA_EN10_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN11 */
#define IFX_PCIE_USP_ACCEN_RDA_EN11_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN11 */
#define IFX_PCIE_USP_ACCEN_RDA_EN11_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN11 */
#define IFX_PCIE_USP_ACCEN_RDA_EN11_OFF (11u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN12 */
#define IFX_PCIE_USP_ACCEN_RDA_EN12_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN12 */
#define IFX_PCIE_USP_ACCEN_RDA_EN12_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN12 */
#define IFX_PCIE_USP_ACCEN_RDA_EN12_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN13 */
#define IFX_PCIE_USP_ACCEN_RDA_EN13_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN13 */
#define IFX_PCIE_USP_ACCEN_RDA_EN13_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN13 */
#define IFX_PCIE_USP_ACCEN_RDA_EN13_OFF (13u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN14 */
#define IFX_PCIE_USP_ACCEN_RDA_EN14_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN14 */
#define IFX_PCIE_USP_ACCEN_RDA_EN14_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN14 */
#define IFX_PCIE_USP_ACCEN_RDA_EN14_OFF (14u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN15 */
#define IFX_PCIE_USP_ACCEN_RDA_EN15_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN15 */
#define IFX_PCIE_USP_ACCEN_RDA_EN15_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN15 */
#define IFX_PCIE_USP_ACCEN_RDA_EN15_OFF (15u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN16 */
#define IFX_PCIE_USP_ACCEN_RDA_EN16_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN16 */
#define IFX_PCIE_USP_ACCEN_RDA_EN16_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN16 */
#define IFX_PCIE_USP_ACCEN_RDA_EN16_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN17 */
#define IFX_PCIE_USP_ACCEN_RDA_EN17_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN17 */
#define IFX_PCIE_USP_ACCEN_RDA_EN17_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN17 */
#define IFX_PCIE_USP_ACCEN_RDA_EN17_OFF (17u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN18 */
#define IFX_PCIE_USP_ACCEN_RDA_EN18_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN18 */
#define IFX_PCIE_USP_ACCEN_RDA_EN18_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN18 */
#define IFX_PCIE_USP_ACCEN_RDA_EN18_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN19 */
#define IFX_PCIE_USP_ACCEN_RDA_EN19_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN19 */
#define IFX_PCIE_USP_ACCEN_RDA_EN19_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN19 */
#define IFX_PCIE_USP_ACCEN_RDA_EN19_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN20 */
#define IFX_PCIE_USP_ACCEN_RDA_EN20_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN20 */
#define IFX_PCIE_USP_ACCEN_RDA_EN20_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN20 */
#define IFX_PCIE_USP_ACCEN_RDA_EN20_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN21 */
#define IFX_PCIE_USP_ACCEN_RDA_EN21_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN21 */
#define IFX_PCIE_USP_ACCEN_RDA_EN21_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN21 */
#define IFX_PCIE_USP_ACCEN_RDA_EN21_OFF (21u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN22 */
#define IFX_PCIE_USP_ACCEN_RDA_EN22_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN22 */
#define IFX_PCIE_USP_ACCEN_RDA_EN22_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN22 */
#define IFX_PCIE_USP_ACCEN_RDA_EN22_OFF (22u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN23 */
#define IFX_PCIE_USP_ACCEN_RDA_EN23_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN23 */
#define IFX_PCIE_USP_ACCEN_RDA_EN23_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN23 */
#define IFX_PCIE_USP_ACCEN_RDA_EN23_OFF (23u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN24 */
#define IFX_PCIE_USP_ACCEN_RDA_EN24_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN24 */
#define IFX_PCIE_USP_ACCEN_RDA_EN24_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN24 */
#define IFX_PCIE_USP_ACCEN_RDA_EN24_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN25 */
#define IFX_PCIE_USP_ACCEN_RDA_EN25_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN25 */
#define IFX_PCIE_USP_ACCEN_RDA_EN25_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN25 */
#define IFX_PCIE_USP_ACCEN_RDA_EN25_OFF (25u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN26 */
#define IFX_PCIE_USP_ACCEN_RDA_EN26_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN26 */
#define IFX_PCIE_USP_ACCEN_RDA_EN26_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN26 */
#define IFX_PCIE_USP_ACCEN_RDA_EN26_OFF (26u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN27 */
#define IFX_PCIE_USP_ACCEN_RDA_EN27_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN27 */
#define IFX_PCIE_USP_ACCEN_RDA_EN27_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN27 */
#define IFX_PCIE_USP_ACCEN_RDA_EN27_OFF (27u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN28 */
#define IFX_PCIE_USP_ACCEN_RDA_EN28_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN28 */
#define IFX_PCIE_USP_ACCEN_RDA_EN28_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN28 */
#define IFX_PCIE_USP_ACCEN_RDA_EN28_OFF (28u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN29 */
#define IFX_PCIE_USP_ACCEN_RDA_EN29_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN29 */
#define IFX_PCIE_USP_ACCEN_RDA_EN29_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN29 */
#define IFX_PCIE_USP_ACCEN_RDA_EN29_OFF (29u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN30 */
#define IFX_PCIE_USP_ACCEN_RDA_EN30_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN30 */
#define IFX_PCIE_USP_ACCEN_RDA_EN30_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN30 */
#define IFX_PCIE_USP_ACCEN_RDA_EN30_OFF (30u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN31 */
#define IFX_PCIE_USP_ACCEN_RDA_EN31_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN31 */
#define IFX_PCIE_USP_ACCEN_RDA_EN31_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDA_Bits.EN31 */
#define IFX_PCIE_USP_ACCEN_RDA_EN31_OFF (31u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_FPI_Bits.EN32 */
#define IFX_PCIE_USP_ACCEN_RDB_FPI_EN32_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_FPI_Bits.EN32 */
#define IFX_PCIE_USP_ACCEN_RDB_FPI_EN32_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_FPI_Bits.EN32 */
#define IFX_PCIE_USP_ACCEN_RDB_FPI_EN32_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_FPI_Bits.EN33 */
#define IFX_PCIE_USP_ACCEN_RDB_FPI_EN33_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_FPI_Bits.EN33 */
#define IFX_PCIE_USP_ACCEN_RDB_FPI_EN33_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_FPI_Bits.EN33 */
#define IFX_PCIE_USP_ACCEN_RDB_FPI_EN33_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_FPI_Bits.EN34 */
#define IFX_PCIE_USP_ACCEN_RDB_FPI_EN34_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_FPI_Bits.EN34 */
#define IFX_PCIE_USP_ACCEN_RDB_FPI_EN34_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_FPI_Bits.EN34 */
#define IFX_PCIE_USP_ACCEN_RDB_FPI_EN34_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_FPI_Bits.EN35 */
#define IFX_PCIE_USP_ACCEN_RDB_FPI_EN35_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_FPI_Bits.EN35 */
#define IFX_PCIE_USP_ACCEN_RDB_FPI_EN35_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_FPI_Bits.EN35 */
#define IFX_PCIE_USP_ACCEN_RDB_FPI_EN35_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_FPI_Bits.EN36 */
#define IFX_PCIE_USP_ACCEN_RDB_FPI_EN36_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_FPI_Bits.EN36 */
#define IFX_PCIE_USP_ACCEN_RDB_FPI_EN36_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_FPI_Bits.EN36 */
#define IFX_PCIE_USP_ACCEN_RDB_FPI_EN36_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_FPI_Bits.EN37 */
#define IFX_PCIE_USP_ACCEN_RDB_FPI_EN37_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_FPI_Bits.EN37 */
#define IFX_PCIE_USP_ACCEN_RDB_FPI_EN37_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_FPI_Bits.EN37 */
#define IFX_PCIE_USP_ACCEN_RDB_FPI_EN37_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_FPI_Bits.EN38 */
#define IFX_PCIE_USP_ACCEN_RDB_FPI_EN38_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_FPI_Bits.EN38 */
#define IFX_PCIE_USP_ACCEN_RDB_FPI_EN38_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_FPI_Bits.EN38 */
#define IFX_PCIE_USP_ACCEN_RDB_FPI_EN38_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_FPI_Bits.EN39 */
#define IFX_PCIE_USP_ACCEN_RDB_FPI_EN39_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_FPI_Bits.EN39 */
#define IFX_PCIE_USP_ACCEN_RDB_FPI_EN39_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_FPI_Bits.EN39 */
#define IFX_PCIE_USP_ACCEN_RDB_FPI_EN39_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_VM_Bits.RD00 */
#define IFX_PCIE_USP_ACCEN_VM_RD00_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_VM_Bits.RD00 */
#define IFX_PCIE_USP_ACCEN_VM_RD00_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_VM_Bits.RD00 */
#define IFX_PCIE_USP_ACCEN_VM_RD00_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_VM_Bits.RD01 */
#define IFX_PCIE_USP_ACCEN_VM_RD01_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_VM_Bits.RD01 */
#define IFX_PCIE_USP_ACCEN_VM_RD01_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_VM_Bits.RD01 */
#define IFX_PCIE_USP_ACCEN_VM_RD01_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_VM_Bits.RD02 */
#define IFX_PCIE_USP_ACCEN_VM_RD02_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_VM_Bits.RD02 */
#define IFX_PCIE_USP_ACCEN_VM_RD02_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_VM_Bits.RD02 */
#define IFX_PCIE_USP_ACCEN_VM_RD02_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_VM_Bits.RD03 */
#define IFX_PCIE_USP_ACCEN_VM_RD03_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_VM_Bits.RD03 */
#define IFX_PCIE_USP_ACCEN_VM_RD03_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_VM_Bits.RD03 */
#define IFX_PCIE_USP_ACCEN_VM_RD03_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_VM_Bits.RD04 */
#define IFX_PCIE_USP_ACCEN_VM_RD04_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_VM_Bits.RD04 */
#define IFX_PCIE_USP_ACCEN_VM_RD04_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_VM_Bits.RD04 */
#define IFX_PCIE_USP_ACCEN_VM_RD04_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_VM_Bits.RD05 */
#define IFX_PCIE_USP_ACCEN_VM_RD05_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_VM_Bits.RD05 */
#define IFX_PCIE_USP_ACCEN_VM_RD05_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_VM_Bits.RD05 */
#define IFX_PCIE_USP_ACCEN_VM_RD05_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_VM_Bits.RD06 */
#define IFX_PCIE_USP_ACCEN_VM_RD06_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_VM_Bits.RD06 */
#define IFX_PCIE_USP_ACCEN_VM_RD06_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_VM_Bits.RD06 */
#define IFX_PCIE_USP_ACCEN_VM_RD06_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_VM_Bits.RD07 */
#define IFX_PCIE_USP_ACCEN_VM_RD07_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_VM_Bits.RD07 */
#define IFX_PCIE_USP_ACCEN_VM_RD07_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_VM_Bits.RD07 */
#define IFX_PCIE_USP_ACCEN_VM_RD07_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_VM_Bits.WR00 */
#define IFX_PCIE_USP_ACCEN_VM_WR00_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_VM_Bits.WR00 */
#define IFX_PCIE_USP_ACCEN_VM_WR00_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_VM_Bits.WR00 */
#define IFX_PCIE_USP_ACCEN_VM_WR00_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_VM_Bits.WR01 */
#define IFX_PCIE_USP_ACCEN_VM_WR01_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_VM_Bits.WR01 */
#define IFX_PCIE_USP_ACCEN_VM_WR01_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_VM_Bits.WR01 */
#define IFX_PCIE_USP_ACCEN_VM_WR01_OFF (17u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_VM_Bits.WR02 */
#define IFX_PCIE_USP_ACCEN_VM_WR02_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_VM_Bits.WR02 */
#define IFX_PCIE_USP_ACCEN_VM_WR02_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_VM_Bits.WR02 */
#define IFX_PCIE_USP_ACCEN_VM_WR02_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_VM_Bits.WR03 */
#define IFX_PCIE_USP_ACCEN_VM_WR03_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_VM_Bits.WR03 */
#define IFX_PCIE_USP_ACCEN_VM_WR03_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_VM_Bits.WR03 */
#define IFX_PCIE_USP_ACCEN_VM_WR03_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_VM_Bits.WR04 */
#define IFX_PCIE_USP_ACCEN_VM_WR04_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_VM_Bits.WR04 */
#define IFX_PCIE_USP_ACCEN_VM_WR04_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_VM_Bits.WR04 */
#define IFX_PCIE_USP_ACCEN_VM_WR04_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_VM_Bits.WR05 */
#define IFX_PCIE_USP_ACCEN_VM_WR05_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_VM_Bits.WR05 */
#define IFX_PCIE_USP_ACCEN_VM_WR05_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_VM_Bits.WR05 */
#define IFX_PCIE_USP_ACCEN_VM_WR05_OFF (21u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_VM_Bits.WR06 */
#define IFX_PCIE_USP_ACCEN_VM_WR06_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_VM_Bits.WR06 */
#define IFX_PCIE_USP_ACCEN_VM_WR06_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_VM_Bits.WR06 */
#define IFX_PCIE_USP_ACCEN_VM_WR06_OFF (22u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_VM_Bits.WR07 */
#define IFX_PCIE_USP_ACCEN_VM_WR07_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_VM_Bits.WR07 */
#define IFX_PCIE_USP_ACCEN_VM_WR07_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_VM_Bits.WR07 */
#define IFX_PCIE_USP_ACCEN_VM_WR07_OFF (23u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_PRS_Bits.RD00 */
#define IFX_PCIE_USP_ACCEN_PRS_RD00_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_PRS_Bits.RD00 */
#define IFX_PCIE_USP_ACCEN_PRS_RD00_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_PRS_Bits.RD00 */
#define IFX_PCIE_USP_ACCEN_PRS_RD00_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_PRS_Bits.RD01 */
#define IFX_PCIE_USP_ACCEN_PRS_RD01_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_PRS_Bits.RD01 */
#define IFX_PCIE_USP_ACCEN_PRS_RD01_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_PRS_Bits.RD01 */
#define IFX_PCIE_USP_ACCEN_PRS_RD01_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_PRS_Bits.RD02 */
#define IFX_PCIE_USP_ACCEN_PRS_RD02_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_PRS_Bits.RD02 */
#define IFX_PCIE_USP_ACCEN_PRS_RD02_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_PRS_Bits.RD02 */
#define IFX_PCIE_USP_ACCEN_PRS_RD02_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_PRS_Bits.RD03 */
#define IFX_PCIE_USP_ACCEN_PRS_RD03_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_PRS_Bits.RD03 */
#define IFX_PCIE_USP_ACCEN_PRS_RD03_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_PRS_Bits.RD03 */
#define IFX_PCIE_USP_ACCEN_PRS_RD03_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_PRS_Bits.RD04 */
#define IFX_PCIE_USP_ACCEN_PRS_RD04_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_PRS_Bits.RD04 */
#define IFX_PCIE_USP_ACCEN_PRS_RD04_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_PRS_Bits.RD04 */
#define IFX_PCIE_USP_ACCEN_PRS_RD04_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_PRS_Bits.RD05 */
#define IFX_PCIE_USP_ACCEN_PRS_RD05_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_PRS_Bits.RD05 */
#define IFX_PCIE_USP_ACCEN_PRS_RD05_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_PRS_Bits.RD05 */
#define IFX_PCIE_USP_ACCEN_PRS_RD05_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_PRS_Bits.RD06 */
#define IFX_PCIE_USP_ACCEN_PRS_RD06_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_PRS_Bits.RD06 */
#define IFX_PCIE_USP_ACCEN_PRS_RD06_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_PRS_Bits.RD06 */
#define IFX_PCIE_USP_ACCEN_PRS_RD06_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_PRS_Bits.RD07 */
#define IFX_PCIE_USP_ACCEN_PRS_RD07_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_PRS_Bits.RD07 */
#define IFX_PCIE_USP_ACCEN_PRS_RD07_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_PRS_Bits.RD07 */
#define IFX_PCIE_USP_ACCEN_PRS_RD07_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_PRS_Bits.WR00 */
#define IFX_PCIE_USP_ACCEN_PRS_WR00_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_PRS_Bits.WR00 */
#define IFX_PCIE_USP_ACCEN_PRS_WR00_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_PRS_Bits.WR00 */
#define IFX_PCIE_USP_ACCEN_PRS_WR00_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_PRS_Bits.WR01 */
#define IFX_PCIE_USP_ACCEN_PRS_WR01_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_PRS_Bits.WR01 */
#define IFX_PCIE_USP_ACCEN_PRS_WR01_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_PRS_Bits.WR01 */
#define IFX_PCIE_USP_ACCEN_PRS_WR01_OFF (17u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_PRS_Bits.WR02 */
#define IFX_PCIE_USP_ACCEN_PRS_WR02_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_PRS_Bits.WR02 */
#define IFX_PCIE_USP_ACCEN_PRS_WR02_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_PRS_Bits.WR02 */
#define IFX_PCIE_USP_ACCEN_PRS_WR02_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_PRS_Bits.WR03 */
#define IFX_PCIE_USP_ACCEN_PRS_WR03_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_PRS_Bits.WR03 */
#define IFX_PCIE_USP_ACCEN_PRS_WR03_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_PRS_Bits.WR03 */
#define IFX_PCIE_USP_ACCEN_PRS_WR03_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_PRS_Bits.WR04 */
#define IFX_PCIE_USP_ACCEN_PRS_WR04_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_PRS_Bits.WR04 */
#define IFX_PCIE_USP_ACCEN_PRS_WR04_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_PRS_Bits.WR04 */
#define IFX_PCIE_USP_ACCEN_PRS_WR04_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_PRS_Bits.WR05 */
#define IFX_PCIE_USP_ACCEN_PRS_WR05_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_PRS_Bits.WR05 */
#define IFX_PCIE_USP_ACCEN_PRS_WR05_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_PRS_Bits.WR05 */
#define IFX_PCIE_USP_ACCEN_PRS_WR05_OFF (21u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_PRS_Bits.WR06 */
#define IFX_PCIE_USP_ACCEN_PRS_WR06_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_PRS_Bits.WR06 */
#define IFX_PCIE_USP_ACCEN_PRS_WR06_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_PRS_Bits.WR06 */
#define IFX_PCIE_USP_ACCEN_PRS_WR06_OFF (22u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_PRS_Bits.WR07 */
#define IFX_PCIE_USP_ACCEN_PRS_WR07_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_PRS_Bits.WR07 */
#define IFX_PCIE_USP_ACCEN_PRS_WR07_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_PRS_Bits.WR07 */
#define IFX_PCIE_USP_ACCEN_PRS_WR07_OFF (23u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT0 */
#define IFX_PCIE_USP_INT_MSICTRL_INT0_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT0 */
#define IFX_PCIE_USP_INT_MSICTRL_INT0_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT0 */
#define IFX_PCIE_USP_INT_MSICTRL_INT0_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT1 */
#define IFX_PCIE_USP_INT_MSICTRL_INT1_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT1 */
#define IFX_PCIE_USP_INT_MSICTRL_INT1_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT1 */
#define IFX_PCIE_USP_INT_MSICTRL_INT1_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT2 */
#define IFX_PCIE_USP_INT_MSICTRL_INT2_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT2 */
#define IFX_PCIE_USP_INT_MSICTRL_INT2_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT2 */
#define IFX_PCIE_USP_INT_MSICTRL_INT2_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT3 */
#define IFX_PCIE_USP_INT_MSICTRL_INT3_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT3 */
#define IFX_PCIE_USP_INT_MSICTRL_INT3_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT3 */
#define IFX_PCIE_USP_INT_MSICTRL_INT3_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT4 */
#define IFX_PCIE_USP_INT_MSICTRL_INT4_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT4 */
#define IFX_PCIE_USP_INT_MSICTRL_INT4_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT4 */
#define IFX_PCIE_USP_INT_MSICTRL_INT4_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT5 */
#define IFX_PCIE_USP_INT_MSICTRL_INT5_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT5 */
#define IFX_PCIE_USP_INT_MSICTRL_INT5_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT5 */
#define IFX_PCIE_USP_INT_MSICTRL_INT5_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT6 */
#define IFX_PCIE_USP_INT_MSICTRL_INT6_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT6 */
#define IFX_PCIE_USP_INT_MSICTRL_INT6_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT6 */
#define IFX_PCIE_USP_INT_MSICTRL_INT6_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT7 */
#define IFX_PCIE_USP_INT_MSICTRL_INT7_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT7 */
#define IFX_PCIE_USP_INT_MSICTRL_INT7_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT7 */
#define IFX_PCIE_USP_INT_MSICTRL_INT7_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT8 */
#define IFX_PCIE_USP_INT_MSICTRL_INT8_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT8 */
#define IFX_PCIE_USP_INT_MSICTRL_INT8_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT8 */
#define IFX_PCIE_USP_INT_MSICTRL_INT8_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT9 */
#define IFX_PCIE_USP_INT_MSICTRL_INT9_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT9 */
#define IFX_PCIE_USP_INT_MSICTRL_INT9_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT9 */
#define IFX_PCIE_USP_INT_MSICTRL_INT9_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT10 */
#define IFX_PCIE_USP_INT_MSICTRL_INT10_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT10 */
#define IFX_PCIE_USP_INT_MSICTRL_INT10_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT10 */
#define IFX_PCIE_USP_INT_MSICTRL_INT10_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT11 */
#define IFX_PCIE_USP_INT_MSICTRL_INT11_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT11 */
#define IFX_PCIE_USP_INT_MSICTRL_INT11_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT11 */
#define IFX_PCIE_USP_INT_MSICTRL_INT11_OFF (11u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT12 */
#define IFX_PCIE_USP_INT_MSICTRL_INT12_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT12 */
#define IFX_PCIE_USP_INT_MSICTRL_INT12_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT12 */
#define IFX_PCIE_USP_INT_MSICTRL_INT12_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT13 */
#define IFX_PCIE_USP_INT_MSICTRL_INT13_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT13 */
#define IFX_PCIE_USP_INT_MSICTRL_INT13_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT13 */
#define IFX_PCIE_USP_INT_MSICTRL_INT13_OFF (13u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT14 */
#define IFX_PCIE_USP_INT_MSICTRL_INT14_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT14 */
#define IFX_PCIE_USP_INT_MSICTRL_INT14_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT14 */
#define IFX_PCIE_USP_INT_MSICTRL_INT14_OFF (14u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT15 */
#define IFX_PCIE_USP_INT_MSICTRL_INT15_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT15 */
#define IFX_PCIE_USP_INT_MSICTRL_INT15_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT15 */
#define IFX_PCIE_USP_INT_MSICTRL_INT15_OFF (15u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT16 */
#define IFX_PCIE_USP_INT_MSICTRL_INT16_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT16 */
#define IFX_PCIE_USP_INT_MSICTRL_INT16_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT16 */
#define IFX_PCIE_USP_INT_MSICTRL_INT16_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT17 */
#define IFX_PCIE_USP_INT_MSICTRL_INT17_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT17 */
#define IFX_PCIE_USP_INT_MSICTRL_INT17_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT17 */
#define IFX_PCIE_USP_INT_MSICTRL_INT17_OFF (17u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT18 */
#define IFX_PCIE_USP_INT_MSICTRL_INT18_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT18 */
#define IFX_PCIE_USP_INT_MSICTRL_INT18_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT18 */
#define IFX_PCIE_USP_INT_MSICTRL_INT18_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT19 */
#define IFX_PCIE_USP_INT_MSICTRL_INT19_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT19 */
#define IFX_PCIE_USP_INT_MSICTRL_INT19_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT19 */
#define IFX_PCIE_USP_INT_MSICTRL_INT19_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT20 */
#define IFX_PCIE_USP_INT_MSICTRL_INT20_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT20 */
#define IFX_PCIE_USP_INT_MSICTRL_INT20_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT20 */
#define IFX_PCIE_USP_INT_MSICTRL_INT20_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT21 */
#define IFX_PCIE_USP_INT_MSICTRL_INT21_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT21 */
#define IFX_PCIE_USP_INT_MSICTRL_INT21_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT21 */
#define IFX_PCIE_USP_INT_MSICTRL_INT21_OFF (21u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT22 */
#define IFX_PCIE_USP_INT_MSICTRL_INT22_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT22 */
#define IFX_PCIE_USP_INT_MSICTRL_INT22_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT22 */
#define IFX_PCIE_USP_INT_MSICTRL_INT22_OFF (22u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT23 */
#define IFX_PCIE_USP_INT_MSICTRL_INT23_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT23 */
#define IFX_PCIE_USP_INT_MSICTRL_INT23_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT23 */
#define IFX_PCIE_USP_INT_MSICTRL_INT23_OFF (23u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT24 */
#define IFX_PCIE_USP_INT_MSICTRL_INT24_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT24 */
#define IFX_PCIE_USP_INT_MSICTRL_INT24_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT24 */
#define IFX_PCIE_USP_INT_MSICTRL_INT24_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT25 */
#define IFX_PCIE_USP_INT_MSICTRL_INT25_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT25 */
#define IFX_PCIE_USP_INT_MSICTRL_INT25_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT25 */
#define IFX_PCIE_USP_INT_MSICTRL_INT25_OFF (25u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT26 */
#define IFX_PCIE_USP_INT_MSICTRL_INT26_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT26 */
#define IFX_PCIE_USP_INT_MSICTRL_INT26_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT26 */
#define IFX_PCIE_USP_INT_MSICTRL_INT26_OFF (26u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT27 */
#define IFX_PCIE_USP_INT_MSICTRL_INT27_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT27 */
#define IFX_PCIE_USP_INT_MSICTRL_INT27_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT27 */
#define IFX_PCIE_USP_INT_MSICTRL_INT27_OFF (27u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT28 */
#define IFX_PCIE_USP_INT_MSICTRL_INT28_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT28 */
#define IFX_PCIE_USP_INT_MSICTRL_INT28_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT28 */
#define IFX_PCIE_USP_INT_MSICTRL_INT28_OFF (28u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT29 */
#define IFX_PCIE_USP_INT_MSICTRL_INT29_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT29 */
#define IFX_PCIE_USP_INT_MSICTRL_INT29_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT29 */
#define IFX_PCIE_USP_INT_MSICTRL_INT29_OFF (29u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT30 */
#define IFX_PCIE_USP_INT_MSICTRL_INT30_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT30 */
#define IFX_PCIE_USP_INT_MSICTRL_INT30_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT30 */
#define IFX_PCIE_USP_INT_MSICTRL_INT30_OFF (30u)

/** \brief Length for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT31 */
#define IFX_PCIE_USP_INT_MSICTRL_INT31_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT31 */
#define IFX_PCIE_USP_INT_MSICTRL_INT31_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSICTRL_Bits.INT31 */
#define IFX_PCIE_USP_INT_MSICTRL_INT31_OFF (31u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD0 */
#define IFX_PCIE_USP_INT_MSISTAT_PD0_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD0 */
#define IFX_PCIE_USP_INT_MSISTAT_PD0_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD0 */
#define IFX_PCIE_USP_INT_MSISTAT_PD0_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD1 */
#define IFX_PCIE_USP_INT_MSISTAT_PD1_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD1 */
#define IFX_PCIE_USP_INT_MSISTAT_PD1_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD1 */
#define IFX_PCIE_USP_INT_MSISTAT_PD1_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD2 */
#define IFX_PCIE_USP_INT_MSISTAT_PD2_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD2 */
#define IFX_PCIE_USP_INT_MSISTAT_PD2_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD2 */
#define IFX_PCIE_USP_INT_MSISTAT_PD2_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD3 */
#define IFX_PCIE_USP_INT_MSISTAT_PD3_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD3 */
#define IFX_PCIE_USP_INT_MSISTAT_PD3_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD3 */
#define IFX_PCIE_USP_INT_MSISTAT_PD3_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD4 */
#define IFX_PCIE_USP_INT_MSISTAT_PD4_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD4 */
#define IFX_PCIE_USP_INT_MSISTAT_PD4_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD4 */
#define IFX_PCIE_USP_INT_MSISTAT_PD4_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD5 */
#define IFX_PCIE_USP_INT_MSISTAT_PD5_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD5 */
#define IFX_PCIE_USP_INT_MSISTAT_PD5_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD5 */
#define IFX_PCIE_USP_INT_MSISTAT_PD5_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD6 */
#define IFX_PCIE_USP_INT_MSISTAT_PD6_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD6 */
#define IFX_PCIE_USP_INT_MSISTAT_PD6_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD6 */
#define IFX_PCIE_USP_INT_MSISTAT_PD6_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD7 */
#define IFX_PCIE_USP_INT_MSISTAT_PD7_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD7 */
#define IFX_PCIE_USP_INT_MSISTAT_PD7_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD7 */
#define IFX_PCIE_USP_INT_MSISTAT_PD7_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD8 */
#define IFX_PCIE_USP_INT_MSISTAT_PD8_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD8 */
#define IFX_PCIE_USP_INT_MSISTAT_PD8_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD8 */
#define IFX_PCIE_USP_INT_MSISTAT_PD8_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD9 */
#define IFX_PCIE_USP_INT_MSISTAT_PD9_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD9 */
#define IFX_PCIE_USP_INT_MSISTAT_PD9_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD9 */
#define IFX_PCIE_USP_INT_MSISTAT_PD9_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD10 */
#define IFX_PCIE_USP_INT_MSISTAT_PD10_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD10 */
#define IFX_PCIE_USP_INT_MSISTAT_PD10_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD10 */
#define IFX_PCIE_USP_INT_MSISTAT_PD10_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD11 */
#define IFX_PCIE_USP_INT_MSISTAT_PD11_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD11 */
#define IFX_PCIE_USP_INT_MSISTAT_PD11_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD11 */
#define IFX_PCIE_USP_INT_MSISTAT_PD11_OFF (11u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD12 */
#define IFX_PCIE_USP_INT_MSISTAT_PD12_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD12 */
#define IFX_PCIE_USP_INT_MSISTAT_PD12_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD12 */
#define IFX_PCIE_USP_INT_MSISTAT_PD12_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD13 */
#define IFX_PCIE_USP_INT_MSISTAT_PD13_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD13 */
#define IFX_PCIE_USP_INT_MSISTAT_PD13_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD13 */
#define IFX_PCIE_USP_INT_MSISTAT_PD13_OFF (13u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD14 */
#define IFX_PCIE_USP_INT_MSISTAT_PD14_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD14 */
#define IFX_PCIE_USP_INT_MSISTAT_PD14_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD14 */
#define IFX_PCIE_USP_INT_MSISTAT_PD14_OFF (14u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD15 */
#define IFX_PCIE_USP_INT_MSISTAT_PD15_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD15 */
#define IFX_PCIE_USP_INT_MSISTAT_PD15_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD15 */
#define IFX_PCIE_USP_INT_MSISTAT_PD15_OFF (15u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD16 */
#define IFX_PCIE_USP_INT_MSISTAT_PD16_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD16 */
#define IFX_PCIE_USP_INT_MSISTAT_PD16_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD16 */
#define IFX_PCIE_USP_INT_MSISTAT_PD16_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD17 */
#define IFX_PCIE_USP_INT_MSISTAT_PD17_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD17 */
#define IFX_PCIE_USP_INT_MSISTAT_PD17_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD17 */
#define IFX_PCIE_USP_INT_MSISTAT_PD17_OFF (17u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD18 */
#define IFX_PCIE_USP_INT_MSISTAT_PD18_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD18 */
#define IFX_PCIE_USP_INT_MSISTAT_PD18_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD18 */
#define IFX_PCIE_USP_INT_MSISTAT_PD18_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD19 */
#define IFX_PCIE_USP_INT_MSISTAT_PD19_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD19 */
#define IFX_PCIE_USP_INT_MSISTAT_PD19_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD19 */
#define IFX_PCIE_USP_INT_MSISTAT_PD19_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD20 */
#define IFX_PCIE_USP_INT_MSISTAT_PD20_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD20 */
#define IFX_PCIE_USP_INT_MSISTAT_PD20_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD20 */
#define IFX_PCIE_USP_INT_MSISTAT_PD20_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD21 */
#define IFX_PCIE_USP_INT_MSISTAT_PD21_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD21 */
#define IFX_PCIE_USP_INT_MSISTAT_PD21_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD21 */
#define IFX_PCIE_USP_INT_MSISTAT_PD21_OFF (21u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD22 */
#define IFX_PCIE_USP_INT_MSISTAT_PD22_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD22 */
#define IFX_PCIE_USP_INT_MSISTAT_PD22_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD22 */
#define IFX_PCIE_USP_INT_MSISTAT_PD22_OFF (22u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD23 */
#define IFX_PCIE_USP_INT_MSISTAT_PD23_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD23 */
#define IFX_PCIE_USP_INT_MSISTAT_PD23_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD23 */
#define IFX_PCIE_USP_INT_MSISTAT_PD23_OFF (23u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD24 */
#define IFX_PCIE_USP_INT_MSISTAT_PD24_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD24 */
#define IFX_PCIE_USP_INT_MSISTAT_PD24_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD24 */
#define IFX_PCIE_USP_INT_MSISTAT_PD24_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD25 */
#define IFX_PCIE_USP_INT_MSISTAT_PD25_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD25 */
#define IFX_PCIE_USP_INT_MSISTAT_PD25_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD25 */
#define IFX_PCIE_USP_INT_MSISTAT_PD25_OFF (25u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD26 */
#define IFX_PCIE_USP_INT_MSISTAT_PD26_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD26 */
#define IFX_PCIE_USP_INT_MSISTAT_PD26_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD26 */
#define IFX_PCIE_USP_INT_MSISTAT_PD26_OFF (26u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD27 */
#define IFX_PCIE_USP_INT_MSISTAT_PD27_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD27 */
#define IFX_PCIE_USP_INT_MSISTAT_PD27_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD27 */
#define IFX_PCIE_USP_INT_MSISTAT_PD27_OFF (27u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD28 */
#define IFX_PCIE_USP_INT_MSISTAT_PD28_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD28 */
#define IFX_PCIE_USP_INT_MSISTAT_PD28_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD28 */
#define IFX_PCIE_USP_INT_MSISTAT_PD28_OFF (28u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD29 */
#define IFX_PCIE_USP_INT_MSISTAT_PD29_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD29 */
#define IFX_PCIE_USP_INT_MSISTAT_PD29_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD29 */
#define IFX_PCIE_USP_INT_MSISTAT_PD29_OFF (29u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD30 */
#define IFX_PCIE_USP_INT_MSISTAT_PD30_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD30 */
#define IFX_PCIE_USP_INT_MSISTAT_PD30_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD30 */
#define IFX_PCIE_USP_INT_MSISTAT_PD30_OFF (30u)

/** \brief Length for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD31 */
#define IFX_PCIE_USP_INT_MSISTAT_PD31_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD31 */
#define IFX_PCIE_USP_INT_MSISTAT_PD31_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_MSISTAT_Bits.PD31 */
#define IFX_PCIE_USP_INT_MSISTAT_PD31_OFF (31u)

/** \brief Length for Ifx_PCIE_USP_INT_INTXCTRL_Bits.INTX */
#define IFX_PCIE_USP_INT_INTXCTRL_INTX_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_INTXCTRL_Bits.INTX */
#define IFX_PCIE_USP_INT_INTXCTRL_INTX_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_INTXCTRL_Bits.INTX */
#define IFX_PCIE_USP_INT_INTXCTRL_INTX_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_INT_INTXCTRL_Bits.PB */
#define IFX_PCIE_USP_INT_INTXCTRL_PB_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_INTXCTRL_Bits.PB */
#define IFX_PCIE_USP_INT_INTXCTRL_PB_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_INTXCTRL_Bits.PB */
#define IFX_PCIE_USP_INT_INTXCTRL_PB_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ0 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ0_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ0 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ0_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ0 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ0_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ1 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ1_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ1 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ1_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ1 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ1_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ2 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ2_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ2 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ2_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ2 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ2_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ3 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ3_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ3 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ3_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ3 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ3_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ4 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ4_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ4 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ4_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ4 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ4_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ5 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ5_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ5 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ5_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ5 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ5_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ6 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ6_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ6 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ6_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ6 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ6_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ7 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ7_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ7 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ7_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ7 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ7_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ8 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ8_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ8 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ8_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ8 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ8_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ9 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ9_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ9 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ9_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ9 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ9_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ10 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ10_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ10 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ10_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ10 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ10_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ11 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ11_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ11 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ11_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ11 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ11_OFF (11u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ12 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ12_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ12 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ12_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ12 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ12_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ13 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ13_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ13 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ13_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ13 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ13_OFF (13u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ14 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ14_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ14 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ14_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ14 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ14_OFF (14u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ15 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ15_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ15 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ15_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ15 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ15_OFF (15u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ16 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ16_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ16 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ16_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ16 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ16_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ17 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ17_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ17 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ17_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ17 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ17_OFF (17u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ18 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ18_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ18 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ18_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ18 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ18_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ19 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ19_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ19 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ19_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ19 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ19_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ20 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ20_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ20 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ20_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ20 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ20_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ21 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ21_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ21 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ21_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ21 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ21_OFF (21u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ22 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ22_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ22 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ22_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ22 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ22_OFF (22u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ23 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ23_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ23 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ23_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ23 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ23_OFF (23u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ24 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ24_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ24 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ24_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ24 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ24_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ25 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ25_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ25 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ25_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ25 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ25_OFF (25u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ26 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ26_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ26 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ26_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ26 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ26_OFF (26u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ27 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ27_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ27 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ27_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ27 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ27_OFF (27u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ28 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ28_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ28 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ28_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ28 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ28_OFF (28u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ29 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ29_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ29 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ29_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ29 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ29_OFF (29u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ30 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ30_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ30 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ30_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ30 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ30_OFF (30u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ31 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ31_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ31 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ31_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGSTAT_Bits.RQ31 */
#define IFX_PCIE_USP_INT_TRIGSTAT_RQ31_OFF (31u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR0 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR0_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR0 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR0_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR0 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR0_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR1 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR1_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR1 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR1_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR1 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR1_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR2 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR2_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR2 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR2_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR2 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR2_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR3 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR3_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR3 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR3_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR3 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR3_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR4 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR4_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR4 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR4_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR4 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR4_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR5 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR5_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR5 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR5_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR5 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR5_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR6 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR6_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR6 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR6_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR6 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR6_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR7 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR7_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR7 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR7_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR7 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR7_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR8 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR8_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR8 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR8_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR8 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR8_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR9 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR9_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR9 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR9_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR9 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR9_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR10 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR10_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR10 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR10_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR10 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR10_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR11 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR11_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR11 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR11_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR11 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR11_OFF (11u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR12 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR12_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR12 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR12_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR12 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR12_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR13 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR13_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR13 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR13_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR13 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR13_OFF (13u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR14 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR14_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR14 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR14_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR14 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR14_OFF (14u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR15 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR15_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR15 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR15_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR15 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR15_OFF (15u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR16 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR16_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR16 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR16_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR16 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR16_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR17 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR17_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR17 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR17_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR17 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR17_OFF (17u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR18 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR18_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR18 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR18_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR18 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR18_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR19 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR19_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR19 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR19_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR19 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR19_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR20 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR20_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR20 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR20_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR20 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR20_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR21 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR21_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR21 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR21_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR21 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR21_OFF (21u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR22 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR22_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR22 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR22_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR22 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR22_OFF (22u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR23 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR23_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR23 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR23_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR23 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR23_OFF (23u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR24 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR24_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR24 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR24_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR24 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR24_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR25 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR25_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR25 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR25_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR25 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR25_OFF (25u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR26 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR26_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR26 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR26_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR26 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR26_OFF (26u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR27 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR27_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR27 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR27_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR27 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR27_OFF (27u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR28 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR28_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR28 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR28_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR28 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR28_OFF (28u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR29 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR29_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR29 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR29_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR29 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR29_OFF (29u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR30 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR30_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR30 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR30_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR30 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR30_OFF (30u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR31 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR31_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR31 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR31_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGCLR_Bits.RQCLR31 */
#define IFX_PCIE_USP_INT_TRIGCLR_RQCLR31_OFF (31u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN0 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN0_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN0 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN0_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN0 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN0_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN1 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN1_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN1 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN1_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN1 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN1_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN2 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN2_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN2 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN2_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN2 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN2_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN3 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN3_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN3 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN3_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN3 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN3_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN4 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN4_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN4 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN4_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN4 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN4_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN5 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN5_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN5 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN5_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN5 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN5_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN6 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN6_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN6 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN6_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN6 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN6_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN7 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN7_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN7 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN7_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN7 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN7_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN8 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN8_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN8 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN8_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN8 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN8_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN9 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN9_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN9 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN9_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN9 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN9_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN10 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN10_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN10 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN10_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN10 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN10_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN11 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN11_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN11 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN11_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN11 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN11_OFF (11u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN12 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN12_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN12 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN12_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN12 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN12_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN13 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN13_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN13 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN13_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN13 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN13_OFF (13u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN14 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN14_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN14 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN14_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN14 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN14_OFF (14u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN15 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN15_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN15 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN15_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN15 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN15_OFF (15u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN16 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN16_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN16 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN16_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN16 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN16_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN17 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN17_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN17 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN17_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN17 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN17_OFF (17u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN18 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN18_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN18 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN18_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN18 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN18_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN19 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN19_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN19 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN19_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN19 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN19_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN20 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN20_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN20 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN20_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN20 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN20_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN21 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN21_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN21 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN21_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN21 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN21_OFF (21u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN22 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN22_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN22 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN22_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN22 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN22_OFF (22u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN23 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN23_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN23 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN23_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN23 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN23_OFF (23u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN24 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN24_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN24 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN24_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN24 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN24_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN25 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN25_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN25 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN25_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN25 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN25_OFF (25u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN26 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN26_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN26 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN26_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN26 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN26_OFF (26u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN27 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN27_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN27 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN27_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN27 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN27_OFF (27u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN28 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN28_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN28 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN28_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN28 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN28_OFF (28u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN29 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN29_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN29 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN29_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN29 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN29_OFF (29u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN30 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN30_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN30 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN30_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN30 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN30_OFF (30u)

/** \brief Length for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN31 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN31_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN31 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN31_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_INT_TRIGEN_Bits.RQEN31 */
#define IFX_PCIE_USP_INT_TRIGEN_RQEN31_OFF (31u)

/** \brief Length for Ifx_PCIE_USP_INT_REQTRIG_Bits.REQTRIG */
#define IFX_PCIE_USP_INT_REQTRIG_REQTRIG_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_INT_REQTRIG_Bits.REQTRIG */
#define IFX_PCIE_USP_INT_REQTRIG_REQTRIG_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_INT_REQTRIG_Bits.REQTRIG */
#define IFX_PCIE_USP_INT_REQTRIG_REQTRIG_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_CFG_INFO_Bits.CDMCHCKEN */
#define IFX_PCIE_USP_CFG_INFO_CDMCHCKEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_CFG_INFO_Bits.CDMCHCKEN */
#define IFX_PCIE_USP_CFG_INFO_CDMCHCKEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_CFG_INFO_Bits.CDMCHCKEN */
#define IFX_PCIE_USP_CFG_INFO_CDMCHCKEN_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_CFG_INFO_Bits.OBFFEN */
#define IFX_PCIE_USP_CFG_INFO_OBFFEN_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_CFG_INFO_Bits.OBFFEN */
#define IFX_PCIE_USP_CFG_INFO_OBFFEN_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_CFG_INFO_Bits.OBFFEN */
#define IFX_PCIE_USP_CFG_INFO_OBFFEN_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_CFG_INFO_Bits.LTREN */
#define IFX_PCIE_USP_CFG_INFO_LTREN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_CFG_INFO_Bits.LTREN */
#define IFX_PCIE_USP_CFG_INFO_LTREN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_CFG_INFO_Bits.LTREN */
#define IFX_PCIE_USP_CFG_INFO_LTREN_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_CFG_INFO_Bits.LTRDIS */
#define IFX_PCIE_USP_CFG_INFO_LTRDIS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_CFG_INFO_Bits.LTRDIS */
#define IFX_PCIE_USP_CFG_INFO_LTRDIS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_CFG_INFO_Bits.LTRDIS */
#define IFX_PCIE_USP_CFG_INFO_LTRDIS_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_CFG_INFO_Bits.BUSMEN */
#define IFX_PCIE_USP_CFG_INFO_BUSMEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_CFG_INFO_Bits.BUSMEN */
#define IFX_PCIE_USP_CFG_INFO_BUSMEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_CFG_INFO_Bits.BUSMEN */
#define IFX_PCIE_USP_CFG_INFO_BUSMEN_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_CFG_INFO_Bits.MEMEN */
#define IFX_PCIE_USP_CFG_INFO_MEMEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_CFG_INFO_Bits.MEMEN */
#define IFX_PCIE_USP_CFG_INFO_MEMEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_CFG_INFO_Bits.MEMEN */
#define IFX_PCIE_USP_CFG_INFO_MEMEN_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_CFG_INFO_Bits.NOSOFTRST */
#define IFX_PCIE_USP_CFG_INFO_NOSOFTRST_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_CFG_INFO_Bits.NOSOFTRST */
#define IFX_PCIE_USP_CFG_INFO_NOSOFTRST_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_CFG_INFO_Bits.NOSOFTRST */
#define IFX_PCIE_USP_CFG_INFO_NOSOFTRST_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_CFG_INFO_Bits.SRITAG */
#define IFX_PCIE_USP_CFG_INFO_SRITAG_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_CFG_INFO_Bits.SRITAG */
#define IFX_PCIE_USP_CFG_INFO_SRITAG_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_CFG_INFO_Bits.SRITAG */
#define IFX_PCIE_USP_CFG_INFO_SRITAG_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_CFG_BUSNUM_Bits.PBUSNUM */
#define IFX_PCIE_USP_CFG_BUSNUM_PBUSNUM_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_CFG_BUSNUM_Bits.PBUSNUM */
#define IFX_PCIE_USP_CFG_BUSNUM_PBUSNUM_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_CFG_BUSNUM_Bits.PBUSNUM */
#define IFX_PCIE_USP_CFG_BUSNUM_PBUSNUM_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_CFG_BUSNUM_Bits.DEVNUM */
#define IFX_PCIE_USP_CFG_BUSNUM_DEVNUM_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_CFG_BUSNUM_Bits.DEVNUM */
#define IFX_PCIE_USP_CFG_BUSNUM_DEVNUM_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_CFG_BUSNUM_Bits.DEVNUM */
#define IFX_PCIE_USP_CFG_BUSNUM_DEVNUM_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_CFG_BUSNUM_Bits.SECBUSNUM */
#define IFX_PCIE_USP_CFG_BUSNUM_SECBUSNUM_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_CFG_BUSNUM_Bits.SECBUSNUM */
#define IFX_PCIE_USP_CFG_BUSNUM_SECBUSNUM_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_CFG_BUSNUM_Bits.SECBUSNUM */
#define IFX_PCIE_USP_CFG_BUSNUM_SECBUSNUM_OFF (13u)

/** \brief Length for Ifx_PCIE_USP_CFG_BUSNUM_Bits.SUBBUSNUM */
#define IFX_PCIE_USP_CFG_BUSNUM_SUBBUSNUM_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_CFG_BUSNUM_Bits.SUBBUSNUM */
#define IFX_PCIE_USP_CFG_BUSNUM_SUBBUSNUM_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_CFG_BUSNUM_Bits.SUBBUSNUM */
#define IFX_PCIE_USP_CFG_BUSNUM_SUBBUSNUM_OFF (21u)

/** \brief Length for Ifx_PCIE_USP_LNK_DVCTYP_Bits.TYP */
#define IFX_PCIE_USP_LNK_DVCTYP_TYP_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_LNK_DVCTYP_Bits.TYP */
#define IFX_PCIE_USP_LNK_DVCTYP_TYP_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_LNK_DVCTYP_Bits.TYP */
#define IFX_PCIE_USP_LNK_DVCTYP_TYP_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_LNK_DVCTYP_Bits.PWD */
#define IFX_PCIE_USP_LNK_DVCTYP_PWD_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LNK_DVCTYP_Bits.PWD */
#define IFX_PCIE_USP_LNK_DVCTYP_PWD_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LNK_DVCTYP_Bits.PWD */
#define IFX_PCIE_USP_LNK_DVCTYP_PWD_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_LNK_STAT_Bits.LINKUP */
#define IFX_PCIE_USP_LNK_STAT_LINKUP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LNK_STAT_Bits.LINKUP */
#define IFX_PCIE_USP_LNK_STAT_LINKUP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LNK_STAT_Bits.LINKUP */
#define IFX_PCIE_USP_LNK_STAT_LINKUP_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_LNK_STAT_Bits.LINKRQRST */
#define IFX_PCIE_USP_LNK_STAT_LINKRQRST_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LNK_STAT_Bits.LINKRQRST */
#define IFX_PCIE_USP_LNK_STAT_LINKRQRST_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LNK_STAT_Bits.LINKRQRST */
#define IFX_PCIE_USP_LNK_STAT_LINKRQRST_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_LNK_STAT_Bits.LINKINT */
#define IFX_PCIE_USP_LNK_STAT_LINKINT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LNK_STAT_Bits.LINKINT */
#define IFX_PCIE_USP_LNK_STAT_LINKINT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LNK_STAT_Bits.LINKINT */
#define IFX_PCIE_USP_LNK_STAT_LINKINT_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_LNK_STAT_Bits.BWINT */
#define IFX_PCIE_USP_LNK_STAT_BWINT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LNK_STAT_Bits.BWINT */
#define IFX_PCIE_USP_LNK_STAT_BWINT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LNK_STAT_Bits.BWINT */
#define IFX_PCIE_USP_LNK_STAT_BWINT_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_LNK_STAT_Bits.EQINT */
#define IFX_PCIE_USP_LNK_STAT_EQINT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LNK_STAT_Bits.EQINT */
#define IFX_PCIE_USP_LNK_STAT_EQINT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LNK_STAT_Bits.EQINT */
#define IFX_PCIE_USP_LNK_STAT_EQINT_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_LNK_STAT_Bits.PERSTINT */
#define IFX_PCIE_USP_LNK_STAT_PERSTINT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LNK_STAT_Bits.PERSTINT */
#define IFX_PCIE_USP_LNK_STAT_PERSTINT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LNK_STAT_Bits.PERSTINT */
#define IFX_PCIE_USP_LNK_STAT_PERSTINT_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_LNK_CORECTRL_Bits.SRISMD */
#define IFX_PCIE_USP_LNK_CORECTRL_SRISMD_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LNK_CORECTRL_Bits.SRISMD */
#define IFX_PCIE_USP_LNK_CORECTRL_SRISMD_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LNK_CORECTRL_Bits.SRISMD */
#define IFX_PCIE_USP_LNK_CORECTRL_SRISMD_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_LNK_CORECTRL_Bits.LTSSMEN */
#define IFX_PCIE_USP_LNK_CORECTRL_LTSSMEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LNK_CORECTRL_Bits.LTSSMEN */
#define IFX_PCIE_USP_LNK_CORECTRL_LTSSMEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LNK_CORECTRL_Bits.LTSSMEN */
#define IFX_PCIE_USP_LNK_CORECTRL_LTSSMEN_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_LNK_CORECTRL_Bits.RQRTYEN */
#define IFX_PCIE_USP_LNK_CORECTRL_RQRTYEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LNK_CORECTRL_Bits.RQRTYEN */
#define IFX_PCIE_USP_LNK_CORECTRL_RQRTYEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LNK_CORECTRL_Bits.RQRTYEN */
#define IFX_PCIE_USP_LNK_CORECTRL_RQRTYEN_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_LNK_CORECTRL_Bits.PFRQRTYEN */
#define IFX_PCIE_USP_LNK_CORECTRL_PFRQRTYEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LNK_CORECTRL_Bits.PFRQRTYEN */
#define IFX_PCIE_USP_LNK_CORECTRL_PFRQRTYEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LNK_CORECTRL_Bits.PFRQRTYEN */
#define IFX_PCIE_USP_LNK_CORECTRL_PFRQRTYEN_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_LNK_CORECTRL_Bits.HOTRST */
#define IFX_PCIE_USP_LNK_CORECTRL_HOTRST_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LNK_CORECTRL_Bits.HOTRST */
#define IFX_PCIE_USP_LNK_CORECTRL_HOTRST_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LNK_CORECTRL_Bits.HOTRST */
#define IFX_PCIE_USP_LNK_CORECTRL_HOTRST_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_LNK_CORECTRL_Bits.PERSTSTA */
#define IFX_PCIE_USP_LNK_CORECTRL_PERSTSTA_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LNK_CORECTRL_Bits.PERSTSTA */
#define IFX_PCIE_USP_LNK_CORECTRL_PERSTSTA_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LNK_CORECTRL_Bits.PERSTSTA */
#define IFX_PCIE_USP_LNK_CORECTRL_PERSTSTA_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_LNK_CORECTRL_Bits.PERSTVAL */
#define IFX_PCIE_USP_LNK_CORECTRL_PERSTVAL_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LNK_CORECTRL_Bits.PERSTVAL */
#define IFX_PCIE_USP_LNK_CORECTRL_PERSTVAL_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LNK_CORECTRL_Bits.PERSTVAL */
#define IFX_PCIE_USP_LNK_CORECTRL_PERSTVAL_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_LNK_CORECTRL_Bits.PERSTOVR */
#define IFX_PCIE_USP_LNK_CORECTRL_PERSTOVR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LNK_CORECTRL_Bits.PERSTOVR */
#define IFX_PCIE_USP_LNK_CORECTRL_PERSTOVR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LNK_CORECTRL_Bits.PERSTOVR */
#define IFX_PCIE_USP_LNK_CORECTRL_PERSTOVR_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_LNK_CORECTRL_Bits.PERSTCLR */
#define IFX_PCIE_USP_LNK_CORECTRL_PERSTCLR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LNK_CORECTRL_Bits.PERSTCLR */
#define IFX_PCIE_USP_LNK_CORECTRL_PERSTCLR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LNK_CORECTRL_Bits.PERSTCLR */
#define IFX_PCIE_USP_LNK_CORECTRL_PERSTCLR_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_LNK_CORECTRL_Bits.PERST */
#define IFX_PCIE_USP_LNK_CORECTRL_PERST_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_LNK_CORECTRL_Bits.PERST */
#define IFX_PCIE_USP_LNK_CORECTRL_PERST_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_LNK_CORECTRL_Bits.PERST */
#define IFX_PCIE_USP_LNK_CORECTRL_PERST_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_LNK_CORECTRL_Bits.WAKE */
#define IFX_PCIE_USP_LNK_CORECTRL_WAKE_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_LNK_CORECTRL_Bits.WAKE */
#define IFX_PCIE_USP_LNK_CORECTRL_WAKE_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_LNK_CORECTRL_Bits.WAKE */
#define IFX_PCIE_USP_LNK_CORECTRL_WAKE_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_LNK_CORECTRL_Bits.CLKREQ */
#define IFX_PCIE_USP_LNK_CORECTRL_CLKREQ_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_LNK_CORECTRL_Bits.CLKREQ */
#define IFX_PCIE_USP_LNK_CORECTRL_CLKREQ_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_LNK_CORECTRL_Bits.CLKREQ */
#define IFX_PCIE_USP_LNK_CORECTRL_CLKREQ_OFF (14u)

/** \brief Length for Ifx_PCIE_USP_LNK_CORECTRL_Bits.WAKEN */
#define IFX_PCIE_USP_LNK_CORECTRL_WAKEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LNK_CORECTRL_Bits.WAKEN */
#define IFX_PCIE_USP_LNK_CORECTRL_WAKEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LNK_CORECTRL_Bits.WAKEN */
#define IFX_PCIE_USP_LNK_CORECTRL_WAKEN_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_LNK_CORECTRL_Bits.CLKREQEN */
#define IFX_PCIE_USP_LNK_CORECTRL_CLKREQEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LNK_CORECTRL_Bits.CLKREQEN */
#define IFX_PCIE_USP_LNK_CORECTRL_CLKREQEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LNK_CORECTRL_Bits.CLKREQEN */
#define IFX_PCIE_USP_LNK_CORECTRL_CLKREQEN_OFF (17u)

/** \brief Length for Ifx_PCIE_USP_LNK_INTEN_Bits.LINKINTEN */
#define IFX_PCIE_USP_LNK_INTEN_LINKINTEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LNK_INTEN_Bits.LINKINTEN */
#define IFX_PCIE_USP_LNK_INTEN_LINKINTEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LNK_INTEN_Bits.LINKINTEN */
#define IFX_PCIE_USP_LNK_INTEN_LINKINTEN_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_LNK_INTEN_Bits.BWINTEN */
#define IFX_PCIE_USP_LNK_INTEN_BWINTEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LNK_INTEN_Bits.BWINTEN */
#define IFX_PCIE_USP_LNK_INTEN_BWINTEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LNK_INTEN_Bits.BWINTEN */
#define IFX_PCIE_USP_LNK_INTEN_BWINTEN_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_LNK_INTEN_Bits.EQINTEN */
#define IFX_PCIE_USP_LNK_INTEN_EQINTEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LNK_INTEN_Bits.EQINTEN */
#define IFX_PCIE_USP_LNK_INTEN_EQINTEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LNK_INTEN_Bits.EQINTEN */
#define IFX_PCIE_USP_LNK_INTEN_EQINTEN_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_LNK_INTEN_Bits.PERSTEN */
#define IFX_PCIE_USP_LNK_INTEN_PERSTEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LNK_INTEN_Bits.PERSTEN */
#define IFX_PCIE_USP_LNK_INTEN_PERSTEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LNK_INTEN_Bits.PERSTEN */
#define IFX_PCIE_USP_LNK_INTEN_PERSTEN_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_TXRX_RXCTRL_Bits.CPLTO */
#define IFX_PCIE_USP_TXRX_RXCTRL_CPLTO_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_TXRX_RXCTRL_Bits.CPLTO */
#define IFX_PCIE_USP_TXRX_RXCTRL_CPLTO_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_TXRX_RXCTRL_Bits.CPLTO */
#define IFX_PCIE_USP_TXRX_RXCTRL_CPLTO_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_TXRX_RXCTRL_Bits.CPLTC */
#define IFX_PCIE_USP_TXRX_RXCTRL_CPLTC_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_TXRX_RXCTRL_Bits.CPLTC */
#define IFX_PCIE_USP_TXRX_RXCTRL_CPLTC_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_TXRX_RXCTRL_Bits.CPLTC */
#define IFX_PCIE_USP_TXRX_RXCTRL_CPLTC_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_TXRX_RXCTRL_Bits.CPLATTR */
#define IFX_PCIE_USP_TXRX_RXCTRL_CPLATTR_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_TXRX_RXCTRL_Bits.CPLATTR */
#define IFX_PCIE_USP_TXRX_RXCTRL_CPLATTR_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_TXRX_RXCTRL_Bits.CPLATTR */
#define IFX_PCIE_USP_TXRX_RXCTRL_CPLATTR_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_TXRX_RXCTRL_Bits.CPLLEN */
#define IFX_PCIE_USP_TXRX_RXCTRL_CPLLEN_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_TXRX_RXCTRL_Bits.CPLLEN */
#define IFX_PCIE_USP_TXRX_RXCTRL_CPLLEN_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_TXRX_RXCTRL_Bits.CPLLEN */
#define IFX_PCIE_USP_TXRX_RXCTRL_CPLLEN_OFF (11u)

/** \brief Length for Ifx_PCIE_USP_TXRX_TXCTRL0_Bits.BLCKTLP */
#define IFX_PCIE_USP_TXRX_TXCTRL0_BLCKTLP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_TXRX_TXCTRL0_Bits.BLCKTLP */
#define IFX_PCIE_USP_TXRX_TXCTRL0_BLCKTLP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_TXRX_TXCTRL0_Bits.BLCKTLP */
#define IFX_PCIE_USP_TXRX_TXCTRL0_BLCKTLP_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_TXRX_TXCTRL0_Bits.PRTYERR */
#define IFX_PCIE_USP_TXRX_TXCTRL0_PRTYERR_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_TXRX_TXCTRL0_Bits.PRTYERR */
#define IFX_PCIE_USP_TXRX_TXCTRL0_PRTYERR_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_TXRX_TXCTRL0_Bits.PRTYERR */
#define IFX_PCIE_USP_TXRX_TXCTRL0_PRTYERR_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_TXRX_TXCTRL0_Bits.CPLTO */
#define IFX_PCIE_USP_TXRX_TXCTRL0_CPLTO_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_TXRX_TXCTRL0_Bits.CPLTO */
#define IFX_PCIE_USP_TXRX_TXCTRL0_CPLTO_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_TXRX_TXCTRL0_Bits.CPLTO */
#define IFX_PCIE_USP_TXRX_TXCTRL0_CPLTO_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_TXRX_TXCTRL0_Bits.CPLFNUM */
#define IFX_PCIE_USP_TXRX_TXCTRL0_CPLFNUM_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_TXRX_TXCTRL0_Bits.CPLFNUM */
#define IFX_PCIE_USP_TXRX_TXCTRL0_CPLFNUM_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_TXRX_TXCTRL0_Bits.CPLFNUM */
#define IFX_PCIE_USP_TXRX_TXCTRL0_CPLFNUM_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_TXRX_TXCTRL0_Bits.CPLTC */
#define IFX_PCIE_USP_TXRX_TXCTRL0_CPLTC_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_TXRX_TXCTRL0_Bits.CPLTC */
#define IFX_PCIE_USP_TXRX_TXCTRL0_CPLTC_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_TXRX_TXCTRL0_Bits.CPLTC */
#define IFX_PCIE_USP_TXRX_TXCTRL0_CPLTC_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_TXRX_TXCTRL0_Bits.CPLATTR */
#define IFX_PCIE_USP_TXRX_TXCTRL0_CPLATTR_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_TXRX_TXCTRL0_Bits.CPLATTR */
#define IFX_PCIE_USP_TXRX_TXCTRL0_CPLATTR_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_TXRX_TXCTRL0_Bits.CPLATTR */
#define IFX_PCIE_USP_TXRX_TXCTRL0_CPLATTR_OFF (11u)

/** \brief Length for Ifx_PCIE_USP_TXRX_TXCTRL0_Bits.CPLLEN */
#define IFX_PCIE_USP_TXRX_TXCTRL0_CPLLEN_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_TXRX_TXCTRL0_Bits.CPLLEN */
#define IFX_PCIE_USP_TXRX_TXCTRL0_CPLLEN_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_TXRX_TXCTRL0_Bits.CPLLEN */
#define IFX_PCIE_USP_TXRX_TXCTRL0_CPLLEN_OFF (13u)

/** \brief Length for Ifx_PCIE_USP_MSG_PAYLOAD_Bits.PAYLOAD */
#define IFX_PCIE_USP_MSG_PAYLOAD_PAYLOAD_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_MSG_PAYLOAD_Bits.PAYLOAD */
#define IFX_PCIE_USP_MSG_PAYLOAD_PAYLOAD_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_MSG_PAYLOAD_Bits.PAYLOAD */
#define IFX_PCIE_USP_MSG_PAYLOAD_PAYLOAD_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_MSG_INFO_Bits.REQID */
#define IFX_PCIE_USP_MSG_INFO_REQID_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_MSG_INFO_Bits.REQID */
#define IFX_PCIE_USP_MSG_INFO_REQID_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_MSG_INFO_Bits.REQID */
#define IFX_PCIE_USP_MSG_INFO_REQID_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_MSG_INFO_Bits.CORERR */
#define IFX_PCIE_USP_MSG_INFO_CORERR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSG_INFO_Bits.CORERR */
#define IFX_PCIE_USP_MSG_INFO_CORERR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSG_INFO_Bits.CORERR */
#define IFX_PCIE_USP_MSG_INFO_CORERR_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_MSG_INFO_Bits.NONFAT */
#define IFX_PCIE_USP_MSG_INFO_NONFAT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSG_INFO_Bits.NONFAT */
#define IFX_PCIE_USP_MSG_INFO_NONFAT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSG_INFO_Bits.NONFAT */
#define IFX_PCIE_USP_MSG_INFO_NONFAT_OFF (17u)

/** \brief Length for Ifx_PCIE_USP_MSG_INFO_Bits.FATERR */
#define IFX_PCIE_USP_MSG_INFO_FATERR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSG_INFO_Bits.FATERR */
#define IFX_PCIE_USP_MSG_INFO_FATERR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSG_INFO_Bits.FATERR */
#define IFX_PCIE_USP_MSG_INFO_FATERR_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_MSG_INFO_Bits.SURPDWN */
#define IFX_PCIE_USP_MSG_INFO_SURPDWN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSG_INFO_Bits.SURPDWN */
#define IFX_PCIE_USP_MSG_INFO_SURPDWN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSG_INFO_Bits.SURPDWN */
#define IFX_PCIE_USP_MSG_INFO_SURPDWN_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_MSG_INFO_Bits.DRSRDY */
#define IFX_PCIE_USP_MSG_INFO_DRSRDY_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSG_INFO_Bits.DRSRDY */
#define IFX_PCIE_USP_MSG_INFO_DRSRDY_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSG_INFO_Bits.DRSRDY */
#define IFX_PCIE_USP_MSG_INFO_DRSRDY_OFF (21u)

/** \brief Length for Ifx_PCIE_USP_MSG_INFO_Bits.DRSSTAT */
#define IFX_PCIE_USP_MSG_INFO_DRSSTAT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSG_INFO_Bits.DRSSTAT */
#define IFX_PCIE_USP_MSG_INFO_DRSSTAT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSG_INFO_Bits.DRSSTAT */
#define IFX_PCIE_USP_MSG_INFO_DRSSTAT_OFF (22u)

/** \brief Length for Ifx_PCIE_USP_MSG_INFO_Bits.DRSCLR */
#define IFX_PCIE_USP_MSG_INFO_DRSCLR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSG_INFO_Bits.DRSCLR */
#define IFX_PCIE_USP_MSG_INFO_DRSCLR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSG_INFO_Bits.DRSCLR */
#define IFX_PCIE_USP_MSG_INFO_DRSCLR_OFF (23u)

/** \brief Length for Ifx_PCIE_USP_MSG_INFO_Bits.DRSEN */
#define IFX_PCIE_USP_MSG_INFO_DRSEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSG_INFO_Bits.DRSEN */
#define IFX_PCIE_USP_MSG_INFO_DRSEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSG_INFO_Bits.DRSEN */
#define IFX_PCIE_USP_MSG_INFO_DRSEN_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_PM_CTRL_Bits.WKUPCMD */
#define IFX_PCIE_USP_PM_CTRL_WKUPCMD_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PM_CTRL_Bits.WKUPCMD */
#define IFX_PCIE_USP_PM_CTRL_WKUPCMD_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PM_CTRL_Bits.WKUPCMD */
#define IFX_PCIE_USP_PM_CTRL_WKUPCMD_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PM_CTRL_Bits.AUXPWRDET */
#define IFX_PCIE_USP_PM_CTRL_AUXPWRDET_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PM_CTRL_Bits.AUXPWRDET */
#define IFX_PCIE_USP_PM_CTRL_AUXPWRDET_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PM_CTRL_Bits.AUXPWRDET */
#define IFX_PCIE_USP_PM_CTRL_AUXPWRDET_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_PM_CTRL_Bits.REQENTRL1 */
#define IFX_PCIE_USP_PM_CTRL_REQENTRL1_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PM_CTRL_Bits.REQENTRL1 */
#define IFX_PCIE_USP_PM_CTRL_REQENTRL1_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PM_CTRL_Bits.REQENTRL1 */
#define IFX_PCIE_USP_PM_CTRL_REQENTRL1_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_PM_CTRL_Bits.RDYENTRL23 */
#define IFX_PCIE_USP_PM_CTRL_RDYENTRL23_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PM_CTRL_Bits.RDYENTRL23 */
#define IFX_PCIE_USP_PM_CTRL_RDYENTRL23_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PM_CTRL_Bits.RDYENTRL23 */
#define IFX_PCIE_USP_PM_CTRL_RDYENTRL23_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_PM_CTRL_Bits.REQEXITL1 */
#define IFX_PCIE_USP_PM_CTRL_REQEXITL1_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PM_CTRL_Bits.REQEXITL1 */
#define IFX_PCIE_USP_PM_CTRL_REQEXITL1_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PM_CTRL_Bits.REQEXITL1 */
#define IFX_PCIE_USP_PM_CTRL_REQEXITL1_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_PM_CTRL_Bits.XFERPND */
#define IFX_PCIE_USP_PM_CTRL_XFERPND_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PM_CTRL_Bits.XFERPND */
#define IFX_PCIE_USP_PM_CTRL_XFERPND_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PM_CTRL_Bits.XFERPND */
#define IFX_PCIE_USP_PM_CTRL_XFERPND_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_PM_CTRL_Bits.CLKREQ */
#define IFX_PCIE_USP_PM_CTRL_CLKREQ_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PM_CTRL_Bits.CLKREQ */
#define IFX_PCIE_USP_PM_CTRL_CLKREQ_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PM_CTRL_Bits.CLKREQ */
#define IFX_PCIE_USP_PM_CTRL_CLKREQ_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_PM_CTRL_Bits.CLKPMEN */
#define IFX_PCIE_USP_PM_CTRL_CLKPMEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PM_CTRL_Bits.CLKPMEN */
#define IFX_PCIE_USP_PM_CTRL_CLKPMEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PM_CTRL_Bits.CLKPMEN */
#define IFX_PCIE_USP_PM_CTRL_CLKPMEN_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_PM_CTRL_Bits.PMEINT */
#define IFX_PCIE_USP_PM_CTRL_PMEINT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PM_CTRL_Bits.PMEINT */
#define IFX_PCIE_USP_PM_CTRL_PMEINT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PM_CTRL_Bits.PMEINT */
#define IFX_PCIE_USP_PM_CTRL_PMEINT_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_PM_CTRL_Bits.CLKRM */
#define IFX_PCIE_USP_PM_CTRL_CLKRM_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PM_CTRL_Bits.CLKRM */
#define IFX_PCIE_USP_PM_CTRL_CLKRM_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PM_CTRL_Bits.CLKRM */
#define IFX_PCIE_USP_PM_CTRL_CLKRM_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_PM_CTRL_Bits.TURNOFF */
#define IFX_PCIE_USP_PM_CTRL_TURNOFF_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PM_CTRL_Bits.TURNOFF */
#define IFX_PCIE_USP_PM_CTRL_TURNOFF_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PM_CTRL_Bits.TURNOFF */
#define IFX_PCIE_USP_PM_CTRL_TURNOFF_OFF (14u)

/** \brief Length for Ifx_PCIE_USP_PM_CTRL_Bits.PMEMSG */
#define IFX_PCIE_USP_PM_CTRL_PMEMSG_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PM_CTRL_Bits.PMEMSG */
#define IFX_PCIE_USP_PM_CTRL_PMEMSG_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PM_CTRL_Bits.PMEMSG */
#define IFX_PCIE_USP_PM_CTRL_PMEMSG_OFF (15u)

/** \brief Length for Ifx_PCIE_USP_PM_CTRL_Bits.TRNACK */
#define IFX_PCIE_USP_PM_CTRL_TRNACK_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PM_CTRL_Bits.TRNACK */
#define IFX_PCIE_USP_PM_CTRL_TRNACK_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PM_CTRL_Bits.TRNACK */
#define IFX_PCIE_USP_PM_CTRL_TRNACK_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_PM_CTRL_Bits.TRN */
#define IFX_PCIE_USP_PM_CTRL_TRN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PM_CTRL_Bits.TRN */
#define IFX_PCIE_USP_PM_CTRL_TRN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PM_CTRL_Bits.TRN */
#define IFX_PCIE_USP_PM_CTRL_TRN_OFF (17u)

/** \brief Length for Ifx_PCIE_USP_PM_STAT0_Bits.CURNTSTAT */
#define IFX_PCIE_USP_PM_STAT0_CURNTSTAT_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_PM_STAT0_Bits.CURNTSTAT */
#define IFX_PCIE_USP_PM_STAT0_CURNTSTAT_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_PM_STAT0_Bits.CURNTSTAT */
#define IFX_PCIE_USP_PM_STAT0_CURNTSTAT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PM_STAT0_Bits.LTSSMSTAT */
#define IFX_PCIE_USP_PM_STAT0_LTSSMSTAT_LEN (6u)

/** \brief Mask for Ifx_PCIE_USP_PM_STAT0_Bits.LTSSMSTAT */
#define IFX_PCIE_USP_PM_STAT0_LTSSMSTAT_MSK (0x3fu)

/** \brief Offset for Ifx_PCIE_USP_PM_STAT0_Bits.LTSSMSTAT */
#define IFX_PCIE_USP_PM_STAT0_LTSSMSTAT_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_PM_STAT0_Bits.WAKE */
#define IFX_PCIE_USP_PM_STAT0_WAKE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PM_STAT0_Bits.WAKE */
#define IFX_PCIE_USP_PM_STAT0_WAKE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PM_STAT0_Bits.WAKE */
#define IFX_PCIE_USP_PM_STAT0_WAKE_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_PM_STAT0_Bits.DSTAT */
#define IFX_PCIE_USP_PM_STAT0_DSTAT_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_PM_STAT0_Bits.DSTAT */
#define IFX_PCIE_USP_PM_STAT0_DSTAT_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_PM_STAT0_Bits.DSTAT */
#define IFX_PCIE_USP_PM_STAT0_DSTAT_OFF (11u)

/** \brief Length for Ifx_PCIE_USP_PM_STAT0_Bits.LINKSTL1 */
#define IFX_PCIE_USP_PM_STAT0_LINKSTL1_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PM_STAT0_Bits.LINKSTL1 */
#define IFX_PCIE_USP_PM_STAT0_LINKSTL1_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PM_STAT0_Bits.LINKSTL1 */
#define IFX_PCIE_USP_PM_STAT0_LINKSTL1_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_PM_STAT0_Bits.LINKSTL2 */
#define IFX_PCIE_USP_PM_STAT0_LINKSTL2_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PM_STAT0_Bits.LINKSTL2 */
#define IFX_PCIE_USP_PM_STAT0_LINKSTL2_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PM_STAT0_Bits.LINKSTL2 */
#define IFX_PCIE_USP_PM_STAT0_LINKSTL2_OFF (17u)

/** \brief Length for Ifx_PCIE_USP_PM_STAT0_Bits.LINKSTL2E */
#define IFX_PCIE_USP_PM_STAT0_LINKSTL2E_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PM_STAT0_Bits.LINKSTL2E */
#define IFX_PCIE_USP_PM_STAT0_LINKSTL2E_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PM_STAT0_Bits.LINKSTL2E */
#define IFX_PCIE_USP_PM_STAT0_LINKSTL2E_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_PM_STAT0_Bits.MSTRSTAT */
#define IFX_PCIE_USP_PM_STAT0_MSTRSTAT_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_PM_STAT0_Bits.MSTRSTAT */
#define IFX_PCIE_USP_PM_STAT0_MSTRSTAT_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_PM_STAT0_Bits.MSTRSTAT */
#define IFX_PCIE_USP_PM_STAT0_MSTRSTAT_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_PM_STAT0_Bits.SLVSTAT */
#define IFX_PCIE_USP_PM_STAT0_SLVSTAT_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_PM_STAT0_Bits.SLVSTAT */
#define IFX_PCIE_USP_PM_STAT0_SLVSTAT_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_PM_STAT0_Bits.SLVSTAT */
#define IFX_PCIE_USP_PM_STAT0_SLVSTAT_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_PM_STAT0_Bits.L1SUBSTAT */
#define IFX_PCIE_USP_PM_STAT0_L1SUBSTAT_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_PM_STAT0_Bits.L1SUBSTAT */
#define IFX_PCIE_USP_PM_STAT0_L1SUBSTAT_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_PM_STAT0_Bits.L1SUBSTAT */
#define IFX_PCIE_USP_PM_STAT0_L1SUBSTAT_OFF (29u)

/** \brief Length for Ifx_PCIE_USP_PM_STAT1_Bits.WAKINT */
#define IFX_PCIE_USP_PM_STAT1_WAKINT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PM_STAT1_Bits.WAKINT */
#define IFX_PCIE_USP_PM_STAT1_WAKINT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PM_STAT1_Bits.WAKINT */
#define IFX_PCIE_USP_PM_STAT1_WAKINT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PM_STAT1_Bits.LINKSTL1SUB */
#define IFX_PCIE_USP_PM_STAT1_LINKSTL1SUB_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PM_STAT1_Bits.LINKSTL1SUB */
#define IFX_PCIE_USP_PM_STAT1_LINKSTL1SUB_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PM_STAT1_Bits.LINKSTL1SUB */
#define IFX_PCIE_USP_PM_STAT1_LINKSTL1SUB_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_PM_INTCLR_Bits.PMEINTCLR */
#define IFX_PCIE_USP_PM_INTCLR_PMEINTCLR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PM_INTCLR_Bits.PMEINTCLR */
#define IFX_PCIE_USP_PM_INTCLR_PMEINTCLR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PM_INTCLR_Bits.PMEINTCLR */
#define IFX_PCIE_USP_PM_INTCLR_PMEINTCLR_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PM_INTCLR_Bits.PMEMSGCLR */
#define IFX_PCIE_USP_PM_INTCLR_PMEMSGCLR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PM_INTCLR_Bits.PMEMSGCLR */
#define IFX_PCIE_USP_PM_INTCLR_PMEMSGCLR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PM_INTCLR_Bits.PMEMSGCLR */
#define IFX_PCIE_USP_PM_INTCLR_PMEMSGCLR_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_PM_INTCLR_Bits.TOACKCLR */
#define IFX_PCIE_USP_PM_INTCLR_TOACKCLR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PM_INTCLR_Bits.TOACKCLR */
#define IFX_PCIE_USP_PM_INTCLR_TOACKCLR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PM_INTCLR_Bits.TOACKCLR */
#define IFX_PCIE_USP_PM_INTCLR_TOACKCLR_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_PM_INTCLR_Bits.TOCLR */
#define IFX_PCIE_USP_PM_INTCLR_TOCLR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PM_INTCLR_Bits.TOCLR */
#define IFX_PCIE_USP_PM_INTCLR_TOCLR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PM_INTCLR_Bits.TOCLR */
#define IFX_PCIE_USP_PM_INTCLR_TOCLR_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_PM_INTCLR_Bits.WAKINTCLR */
#define IFX_PCIE_USP_PM_INTCLR_WAKINTCLR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PM_INTCLR_Bits.WAKINTCLR */
#define IFX_PCIE_USP_PM_INTCLR_WAKINTCLR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PM_INTCLR_Bits.WAKINTCLR */
#define IFX_PCIE_USP_PM_INTCLR_WAKINTCLR_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_PM_INTEN_Bits.PMEINTEN */
#define IFX_PCIE_USP_PM_INTEN_PMEINTEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PM_INTEN_Bits.PMEINTEN */
#define IFX_PCIE_USP_PM_INTEN_PMEINTEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PM_INTEN_Bits.PMEINTEN */
#define IFX_PCIE_USP_PM_INTEN_PMEINTEN_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PM_INTEN_Bits.PMEMSGEN */
#define IFX_PCIE_USP_PM_INTEN_PMEMSGEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PM_INTEN_Bits.PMEMSGEN */
#define IFX_PCIE_USP_PM_INTEN_PMEMSGEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PM_INTEN_Bits.PMEMSGEN */
#define IFX_PCIE_USP_PM_INTEN_PMEMSGEN_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_PM_INTEN_Bits.TOACKEN */
#define IFX_PCIE_USP_PM_INTEN_TOACKEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PM_INTEN_Bits.TOACKEN */
#define IFX_PCIE_USP_PM_INTEN_TOACKEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PM_INTEN_Bits.TOACKEN */
#define IFX_PCIE_USP_PM_INTEN_TOACKEN_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_PM_INTEN_Bits.TOEN */
#define IFX_PCIE_USP_PM_INTEN_TOEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PM_INTEN_Bits.TOEN */
#define IFX_PCIE_USP_PM_INTEN_TOEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PM_INTEN_Bits.TOEN */
#define IFX_PCIE_USP_PM_INTEN_TOEN_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_PM_INTEN_Bits.WAKINTEN */
#define IFX_PCIE_USP_PM_INTEN_WAKINTEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PM_INTEN_Bits.WAKINTEN */
#define IFX_PCIE_USP_PM_INTEN_WAKINTEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PM_INTEN_Bits.WAKINTEN */
#define IFX_PCIE_USP_PM_INTEN_WAKINTEN_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_ERR_STAT_Bits.CORR */
#define IFX_PCIE_USP_ERR_STAT_CORR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ERR_STAT_Bits.CORR */
#define IFX_PCIE_USP_ERR_STAT_CORR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ERR_STAT_Bits.CORR */
#define IFX_PCIE_USP_ERR_STAT_CORR_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_ERR_STAT_Bits.NFAT */
#define IFX_PCIE_USP_ERR_STAT_NFAT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ERR_STAT_Bits.NFAT */
#define IFX_PCIE_USP_ERR_STAT_NFAT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ERR_STAT_Bits.NFAT */
#define IFX_PCIE_USP_ERR_STAT_NFAT_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_ERR_STAT_Bits.FAT */
#define IFX_PCIE_USP_ERR_STAT_FAT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ERR_STAT_Bits.FAT */
#define IFX_PCIE_USP_ERR_STAT_FAT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ERR_STAT_Bits.FAT */
#define IFX_PCIE_USP_ERR_STAT_FAT_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_ERR_INTCLR_Bits.CORRCLR */
#define IFX_PCIE_USP_ERR_INTCLR_CORRCLR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ERR_INTCLR_Bits.CORRCLR */
#define IFX_PCIE_USP_ERR_INTCLR_CORRCLR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ERR_INTCLR_Bits.CORRCLR */
#define IFX_PCIE_USP_ERR_INTCLR_CORRCLR_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_ERR_INTCLR_Bits.NFATCLR */
#define IFX_PCIE_USP_ERR_INTCLR_NFATCLR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ERR_INTCLR_Bits.NFATCLR */
#define IFX_PCIE_USP_ERR_INTCLR_NFATCLR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ERR_INTCLR_Bits.NFATCLR */
#define IFX_PCIE_USP_ERR_INTCLR_NFATCLR_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_ERR_INTCLR_Bits.FATCLR */
#define IFX_PCIE_USP_ERR_INTCLR_FATCLR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ERR_INTCLR_Bits.FATCLR */
#define IFX_PCIE_USP_ERR_INTCLR_FATCLR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ERR_INTCLR_Bits.FATCLR */
#define IFX_PCIE_USP_ERR_INTCLR_FATCLR_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_ERR_INTEN_Bits.CORREN */
#define IFX_PCIE_USP_ERR_INTEN_CORREN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ERR_INTEN_Bits.CORREN */
#define IFX_PCIE_USP_ERR_INTEN_CORREN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ERR_INTEN_Bits.CORREN */
#define IFX_PCIE_USP_ERR_INTEN_CORREN_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_ERR_INTEN_Bits.NFATEN */
#define IFX_PCIE_USP_ERR_INTEN_NFATEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ERR_INTEN_Bits.NFATEN */
#define IFX_PCIE_USP_ERR_INTEN_NFATEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ERR_INTEN_Bits.NFATEN */
#define IFX_PCIE_USP_ERR_INTEN_NFATEN_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_ERR_INTEN_Bits.FATEN */
#define IFX_PCIE_USP_ERR_INTEN_FATEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ERR_INTEN_Bits.FATEN */
#define IFX_PCIE_USP_ERR_INTEN_FATEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ERR_INTEN_Bits.FATEN */
#define IFX_PCIE_USP_ERR_INTEN_FATEN_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_DBG_STAT_Bits.LINKUP */
#define IFX_PCIE_USP_DBG_STAT_LINKUP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DBG_STAT_Bits.LINKUP */
#define IFX_PCIE_USP_DBG_STAT_LINKUP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DBG_STAT_Bits.LINKUP */
#define IFX_PCIE_USP_DBG_STAT_LINKUP_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DBG_STAT_Bits.BRDGPD */
#define IFX_PCIE_USP_DBG_STAT_BRDGPD_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DBG_STAT_Bits.BRDGPD */
#define IFX_PCIE_USP_DBG_STAT_BRDGPD_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DBG_STAT_Bits.BRDGPD */
#define IFX_PCIE_USP_DBG_STAT_BRDGPD_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_DBG_STAT_Bits.DMAPD */
#define IFX_PCIE_USP_DBG_STAT_DMAPD_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DBG_STAT_Bits.DMAPD */
#define IFX_PCIE_USP_DBG_STAT_DMAPD_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DBG_STAT_Bits.DMAPD */
#define IFX_PCIE_USP_DBG_STAT_DMAPD_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_DBG_STAT_Bits.XFERPD */
#define IFX_PCIE_USP_DBG_STAT_XFERPD_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DBG_STAT_Bits.XFERPD */
#define IFX_PCIE_USP_DBG_STAT_XFERPD_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DBG_STAT_Bits.XFERPD */
#define IFX_PCIE_USP_DBG_STAT_XFERPD_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_DBG_STAT_Bits.QNEMPTY */
#define IFX_PCIE_USP_DBG_STAT_QNEMPTY_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DBG_STAT_Bits.QNEMPTY */
#define IFX_PCIE_USP_DBG_STAT_QNEMPTY_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DBG_STAT_Bits.QNEMPTY */
#define IFX_PCIE_USP_DBG_STAT_QNEMPTY_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_DBG_DATA_Bits.RFCDAT */
#define IFX_PCIE_USP_DBG_DATA_RFCDAT_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_DBG_DATA_Bits.RFCDAT */
#define IFX_PCIE_USP_DBG_DATA_RFCDAT_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_DBG_DATA_Bits.RFCDAT */
#define IFX_PCIE_USP_DBG_DATA_RFCDAT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_LTR_GNRTN_Bits.LTRLAT */
#define IFX_PCIE_USP_LTR_GNRTN_LTRLAT_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_LTR_GNRTN_Bits.LTRLAT */
#define IFX_PCIE_USP_LTR_GNRTN_LTRLAT_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_LTR_GNRTN_Bits.LTRLAT */
#define IFX_PCIE_USP_LTR_GNRTN_LTRLAT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_LTR_CTRL_Bits.MSGREQ */
#define IFX_PCIE_USP_LTR_CTRL_MSGREQ_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LTR_CTRL_Bits.MSGREQ */
#define IFX_PCIE_USP_LTR_CTRL_MSGREQ_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LTR_CTRL_Bits.MSGREQ */
#define IFX_PCIE_USP_LTR_CTRL_MSGREQ_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_LTR_CTRL_Bits.RLTR */
#define IFX_PCIE_USP_LTR_CTRL_RLTR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LTR_CTRL_Bits.RLTR */
#define IFX_PCIE_USP_LTR_CTRL_RLTR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LTR_CTRL_Bits.RLTR */
#define IFX_PCIE_USP_LTR_CTRL_RLTR_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_LTR_CTRL_Bits.RLTRCLR */
#define IFX_PCIE_USP_LTR_CTRL_RLTRCLR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LTR_CTRL_Bits.RLTRCLR */
#define IFX_PCIE_USP_LTR_CTRL_RLTRCLR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LTR_CTRL_Bits.RLTRCLR */
#define IFX_PCIE_USP_LTR_CTRL_RLTRCLR_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_LTR_CTRL_Bits.RLTREN */
#define IFX_PCIE_USP_LTR_CTRL_RLTREN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LTR_CTRL_Bits.RLTREN */
#define IFX_PCIE_USP_LTR_CTRL_RLTREN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LTR_CTRL_Bits.RLTREN */
#define IFX_PCIE_USP_LTR_CTRL_RLTREN_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_PTM_CTRL_Bits.CNTXTVLD */
#define IFX_PCIE_USP_PTM_CTRL_CNTXTVLD_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PTM_CTRL_Bits.CNTXTVLD */
#define IFX_PCIE_USP_PTM_CTRL_CNTXTVLD_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PTM_CTRL_Bits.CNTXTVLD */
#define IFX_PCIE_USP_PTM_CTRL_CNTXTVLD_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTM_CTRL_Bits.RDYVLDT */
#define IFX_PCIE_USP_PTM_CTRL_RDYVLDT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PTM_CTRL_Bits.RDYVLDT */
#define IFX_PCIE_USP_PTM_CTRL_RDYVLDT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PTM_CTRL_Bits.RDYVLDT */
#define IFX_PCIE_USP_PTM_CTRL_RDYVLDT_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_PTM_CTRL_Bits.MSTSTRB */
#define IFX_PCIE_USP_PTM_CTRL_MSTSTRB_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PTM_CTRL_Bits.MSTSTRB */
#define IFX_PCIE_USP_PTM_CTRL_MSTSTRB_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PTM_CTRL_Bits.MSTSTRB */
#define IFX_PCIE_USP_PTM_CTRL_MSTSTRB_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_PTM_CTRL_Bits.AUTOUPDT */
#define IFX_PCIE_USP_PTM_CTRL_AUTOUPDT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PTM_CTRL_Bits.AUTOUPDT */
#define IFX_PCIE_USP_PTM_CTRL_AUTOUPDT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PTM_CTRL_Bits.AUTOUPDT */
#define IFX_PCIE_USP_PTM_CTRL_AUTOUPDT_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_PTM_CTRL_Bits.TRGG */
#define IFX_PCIE_USP_PTM_CTRL_TRGG_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PTM_CTRL_Bits.TRGG */
#define IFX_PCIE_USP_PTM_CTRL_TRGG_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PTM_CTRL_Bits.TRGG */
#define IFX_PCIE_USP_PTM_CTRL_TRGG_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_PTM_CTRL_Bits.UPDATING */
#define IFX_PCIE_USP_PTM_CTRL_UPDATING_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PTM_CTRL_Bits.UPDATING */
#define IFX_PCIE_USP_PTM_CTRL_UPDATING_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PTM_CTRL_Bits.UPDATING */
#define IFX_PCIE_USP_PTM_CTRL_UPDATING_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_PTM_CTRL_Bits.UPDATED */
#define IFX_PCIE_USP_PTM_CTRL_UPDATED_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PTM_CTRL_Bits.UPDATED */
#define IFX_PCIE_USP_PTM_CTRL_UPDATED_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PTM_CTRL_Bits.UPDATED */
#define IFX_PCIE_USP_PTM_CTRL_UPDATED_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_PTM_CTRL_Bits.TRN */
#define IFX_PCIE_USP_PTM_CTRL_TRN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PTM_CTRL_Bits.TRN */
#define IFX_PCIE_USP_PTM_CTRL_TRN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PTM_CTRL_Bits.TRN */
#define IFX_PCIE_USP_PTM_CTRL_TRN_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_PTM_CTRL_Bits.TRNCLR */
#define IFX_PCIE_USP_PTM_CTRL_TRNCLR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PTM_CTRL_Bits.TRNCLR */
#define IFX_PCIE_USP_PTM_CTRL_TRNCLR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PTM_CTRL_Bits.TRNCLR */
#define IFX_PCIE_USP_PTM_CTRL_TRNCLR_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_PTM_CTRL_Bits.TRNEN */
#define IFX_PCIE_USP_PTM_CTRL_TRNEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PTM_CTRL_Bits.TRNEN */
#define IFX_PCIE_USP_PTM_CTRL_TRNEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PTM_CTRL_Bits.TRNEN */
#define IFX_PCIE_USP_PTM_CTRL_TRNEN_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_PTM_CTRL_Bits.DUP */
#define IFX_PCIE_USP_PTM_CTRL_DUP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PTM_CTRL_Bits.DUP */
#define IFX_PCIE_USP_PTM_CTRL_DUP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PTM_CTRL_Bits.DUP */
#define IFX_PCIE_USP_PTM_CTRL_DUP_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_PTM_CTRL_Bits.DUPCLR */
#define IFX_PCIE_USP_PTM_CTRL_DUPCLR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PTM_CTRL_Bits.DUPCLR */
#define IFX_PCIE_USP_PTM_CTRL_DUPCLR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PTM_CTRL_Bits.DUPCLR */
#define IFX_PCIE_USP_PTM_CTRL_DUPCLR_OFF (11u)

/** \brief Length for Ifx_PCIE_USP_PTM_CTRL_Bits.DUPEN */
#define IFX_PCIE_USP_PTM_CTRL_DUPEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PTM_CTRL_Bits.DUPEN */
#define IFX_PCIE_USP_PTM_CTRL_DUPEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PTM_CTRL_Bits.DUPEN */
#define IFX_PCIE_USP_PTM_CTRL_DUPEN_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_PTM_LCLCLK_Bits.LCLCLK */
#define IFX_PCIE_USP_PTM_LCLCLK_LCLCLK_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_PTM_LCLCLK_Bits.LCLCLK */
#define IFX_PCIE_USP_PTM_LCLCLK_LCLCLK_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_PTM_LCLCLK_Bits.LCLCLK */
#define IFX_PCIE_USP_PTM_LCLCLK_LCLCLK_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTM_CLKCORR_Bits.CLKCORR */
#define IFX_PCIE_USP_PTM_CLKCORR_CLKCORR_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_PTM_CLKCORR_Bits.CLKCORR */
#define IFX_PCIE_USP_PTM_CLKCORR_CLKCORR_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_PTM_CLKCORR_Bits.CLKCORR */
#define IFX_PCIE_USP_PTM_CLKCORR_CLKCORR_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTM_MSKCLK_Bits.MSKCLK */
#define IFX_PCIE_USP_PTM_MSKCLK_MSKCLK_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_PTM_MSKCLK_Bits.MSKCLK */
#define IFX_PCIE_USP_PTM_MSKCLK_MSKCLK_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_PTM_MSKCLK_Bits.MSKCLK */
#define IFX_PCIE_USP_PTM_MSKCLK_MSKCLK_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_OBFFMSG_Bits.GRNT */
#define IFX_PCIE_USP_OBFFMSG_GRNT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_OBFFMSG_Bits.GRNT */
#define IFX_PCIE_USP_OBFFMSG_GRNT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_OBFFMSG_Bits.GRNT */
#define IFX_PCIE_USP_OBFFMSG_GRNT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_OBFFMSG_Bits.IDLEREQ */
#define IFX_PCIE_USP_OBFFMSG_IDLEREQ_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_OBFFMSG_Bits.IDLEREQ */
#define IFX_PCIE_USP_OBFFMSG_IDLEREQ_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_OBFFMSG_Bits.IDLEREQ */
#define IFX_PCIE_USP_OBFFMSG_IDLEREQ_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_OBFFMSG_Bits.OBFFREQ */
#define IFX_PCIE_USP_OBFFMSG_OBFFREQ_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_OBFFMSG_Bits.OBFFREQ */
#define IFX_PCIE_USP_OBFFMSG_OBFFREQ_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_OBFFMSG_Bits.OBFFREQ */
#define IFX_PCIE_USP_OBFFMSG_OBFFREQ_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_OBFFMSG_Bits.ACTREQ */
#define IFX_PCIE_USP_OBFFMSG_ACTREQ_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_OBFFMSG_Bits.ACTREQ */
#define IFX_PCIE_USP_OBFFMSG_ACTREQ_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_OBFFMSG_Bits.ACTREQ */
#define IFX_PCIE_USP_OBFFMSG_ACTREQ_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_OBFFMSG_Bits.IDLE */
#define IFX_PCIE_USP_OBFFMSG_IDLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_OBFFMSG_Bits.IDLE */
#define IFX_PCIE_USP_OBFFMSG_IDLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_OBFFMSG_Bits.IDLE */
#define IFX_PCIE_USP_OBFFMSG_IDLE_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_OBFFMSG_Bits.IDLECLR */
#define IFX_PCIE_USP_OBFFMSG_IDLECLR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_OBFFMSG_Bits.IDLECLR */
#define IFX_PCIE_USP_OBFFMSG_IDLECLR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_OBFFMSG_Bits.IDLECLR */
#define IFX_PCIE_USP_OBFFMSG_IDLECLR_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_OBFFMSG_Bits.IDLEEN */
#define IFX_PCIE_USP_OBFFMSG_IDLEEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_OBFFMSG_Bits.IDLEEN */
#define IFX_PCIE_USP_OBFFMSG_IDLEEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_OBFFMSG_Bits.IDLEEN */
#define IFX_PCIE_USP_OBFFMSG_IDLEEN_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_OBFFMSG_Bits.OBFF */
#define IFX_PCIE_USP_OBFFMSG_OBFF_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_OBFFMSG_Bits.OBFF */
#define IFX_PCIE_USP_OBFFMSG_OBFF_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_OBFFMSG_Bits.OBFF */
#define IFX_PCIE_USP_OBFFMSG_OBFF_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_OBFFMSG_Bits.OBFFCLR */
#define IFX_PCIE_USP_OBFFMSG_OBFFCLR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_OBFFMSG_Bits.OBFFCLR */
#define IFX_PCIE_USP_OBFFMSG_OBFFCLR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_OBFFMSG_Bits.OBFFCLR */
#define IFX_PCIE_USP_OBFFMSG_OBFFCLR_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_OBFFMSG_Bits.OBFFEN */
#define IFX_PCIE_USP_OBFFMSG_OBFFEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_OBFFMSG_Bits.OBFFEN */
#define IFX_PCIE_USP_OBFFMSG_OBFFEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_OBFFMSG_Bits.OBFFEN */
#define IFX_PCIE_USP_OBFFMSG_OBFFEN_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_OBFFMSG_Bits.ACT */
#define IFX_PCIE_USP_OBFFMSG_ACT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_OBFFMSG_Bits.ACT */
#define IFX_PCIE_USP_OBFFMSG_ACT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_OBFFMSG_Bits.ACT */
#define IFX_PCIE_USP_OBFFMSG_ACT_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_OBFFMSG_Bits.ACTCLR */
#define IFX_PCIE_USP_OBFFMSG_ACTCLR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_OBFFMSG_Bits.ACTCLR */
#define IFX_PCIE_USP_OBFFMSG_ACTCLR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_OBFFMSG_Bits.ACTCLR */
#define IFX_PCIE_USP_OBFFMSG_ACTCLR_OFF (11u)

/** \brief Length for Ifx_PCIE_USP_OBFFMSG_Bits.ACTEN */
#define IFX_PCIE_USP_OBFFMSG_ACTEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_OBFFMSG_Bits.ACTEN */
#define IFX_PCIE_USP_OBFFMSG_ACTEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_OBFFMSG_Bits.ACTEN */
#define IFX_PCIE_USP_OBFFMSG_ACTEN_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_OBFFWAKE_Bits.GRNT */
#define IFX_PCIE_USP_OBFFWAKE_GRNT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_OBFFWAKE_Bits.GRNT */
#define IFX_PCIE_USP_OBFFWAKE_GRNT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_OBFFWAKE_Bits.GRNT */
#define IFX_PCIE_USP_OBFFWAKE_GRNT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_OBFFWAKE_Bits.IDLEREQ */
#define IFX_PCIE_USP_OBFFWAKE_IDLEREQ_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_OBFFWAKE_Bits.IDLEREQ */
#define IFX_PCIE_USP_OBFFWAKE_IDLEREQ_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_OBFFWAKE_Bits.IDLEREQ */
#define IFX_PCIE_USP_OBFFWAKE_IDLEREQ_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_OBFFWAKE_Bits.OBFFREQ */
#define IFX_PCIE_USP_OBFFWAKE_OBFFREQ_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_OBFFWAKE_Bits.OBFFREQ */
#define IFX_PCIE_USP_OBFFWAKE_OBFFREQ_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_OBFFWAKE_Bits.OBFFREQ */
#define IFX_PCIE_USP_OBFFWAKE_OBFFREQ_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_OBFFWAKE_Bits.ACTREQ */
#define IFX_PCIE_USP_OBFFWAKE_ACTREQ_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_OBFFWAKE_Bits.ACTREQ */
#define IFX_PCIE_USP_OBFFWAKE_ACTREQ_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_OBFFWAKE_Bits.ACTREQ */
#define IFX_PCIE_USP_OBFFWAKE_ACTREQ_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_OBFFWAKE_Bits.IDLE */
#define IFX_PCIE_USP_OBFFWAKE_IDLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_OBFFWAKE_Bits.IDLE */
#define IFX_PCIE_USP_OBFFWAKE_IDLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_OBFFWAKE_Bits.IDLE */
#define IFX_PCIE_USP_OBFFWAKE_IDLE_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_OBFFWAKE_Bits.IDLECLR */
#define IFX_PCIE_USP_OBFFWAKE_IDLECLR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_OBFFWAKE_Bits.IDLECLR */
#define IFX_PCIE_USP_OBFFWAKE_IDLECLR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_OBFFWAKE_Bits.IDLECLR */
#define IFX_PCIE_USP_OBFFWAKE_IDLECLR_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_OBFFWAKE_Bits.IDLEEN */
#define IFX_PCIE_USP_OBFFWAKE_IDLEEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_OBFFWAKE_Bits.IDLEEN */
#define IFX_PCIE_USP_OBFFWAKE_IDLEEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_OBFFWAKE_Bits.IDLEEN */
#define IFX_PCIE_USP_OBFFWAKE_IDLEEN_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_OBFFWAKE_Bits.OBFF */
#define IFX_PCIE_USP_OBFFWAKE_OBFF_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_OBFFWAKE_Bits.OBFF */
#define IFX_PCIE_USP_OBFFWAKE_OBFF_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_OBFFWAKE_Bits.OBFF */
#define IFX_PCIE_USP_OBFFWAKE_OBFF_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_OBFFWAKE_Bits.OBFFCLR */
#define IFX_PCIE_USP_OBFFWAKE_OBFFCLR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_OBFFWAKE_Bits.OBFFCLR */
#define IFX_PCIE_USP_OBFFWAKE_OBFFCLR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_OBFFWAKE_Bits.OBFFCLR */
#define IFX_PCIE_USP_OBFFWAKE_OBFFCLR_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_OBFFWAKE_Bits.OBFFEN */
#define IFX_PCIE_USP_OBFFWAKE_OBFFEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_OBFFWAKE_Bits.OBFFEN */
#define IFX_PCIE_USP_OBFFWAKE_OBFFEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_OBFFWAKE_Bits.OBFFEN */
#define IFX_PCIE_USP_OBFFWAKE_OBFFEN_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_OBFFWAKE_Bits.ACT */
#define IFX_PCIE_USP_OBFFWAKE_ACT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_OBFFWAKE_Bits.ACT */
#define IFX_PCIE_USP_OBFFWAKE_ACT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_OBFFWAKE_Bits.ACT */
#define IFX_PCIE_USP_OBFFWAKE_ACT_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_OBFFWAKE_Bits.ACTCLR */
#define IFX_PCIE_USP_OBFFWAKE_ACTCLR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_OBFFWAKE_Bits.ACTCLR */
#define IFX_PCIE_USP_OBFFWAKE_ACTCLR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_OBFFWAKE_Bits.ACTCLR */
#define IFX_PCIE_USP_OBFFWAKE_ACTCLR_OFF (11u)

/** \brief Length for Ifx_PCIE_USP_OBFFWAKE_Bits.ACTEN */
#define IFX_PCIE_USP_OBFFWAKE_ACTEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_OBFFWAKE_Bits.ACTEN */
#define IFX_PCIE_USP_OBFFWAKE_ACTEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_OBFFWAKE_Bits.ACTEN */
#define IFX_PCIE_USP_OBFFWAKE_ACTEN_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_OBFFWAKE_Bits.WAKERR */
#define IFX_PCIE_USP_OBFFWAKE_WAKERR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_OBFFWAKE_Bits.WAKERR */
#define IFX_PCIE_USP_OBFFWAKE_WAKERR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_OBFFWAKE_Bits.WAKERR */
#define IFX_PCIE_USP_OBFFWAKE_WAKERR_OFF (13u)

/** \brief Length for Ifx_PCIE_USP_OBFFWAKE_Bits.ERRCLR */
#define IFX_PCIE_USP_OBFFWAKE_ERRCLR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_OBFFWAKE_Bits.ERRCLR */
#define IFX_PCIE_USP_OBFFWAKE_ERRCLR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_OBFFWAKE_Bits.ERRCLR */
#define IFX_PCIE_USP_OBFFWAKE_ERRCLR_OFF (14u)

/** \brief Length for Ifx_PCIE_USP_OBFFWAKE_Bits.ERREN */
#define IFX_PCIE_USP_OBFFWAKE_ERREN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_OBFFWAKE_Bits.ERREN */
#define IFX_PCIE_USP_OBFFWAKE_ERREN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_OBFFWAKE_Bits.ERREN */
#define IFX_PCIE_USP_OBFFWAKE_ERREN_OFF (15u)

/** \brief Length for Ifx_PCIE_USP_OBFFWAKE_Bits.DECRST */
#define IFX_PCIE_USP_OBFFWAKE_DECRST_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_OBFFWAKE_Bits.DECRST */
#define IFX_PCIE_USP_OBFFWAKE_DECRST_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_OBFFWAKE_Bits.DECRST */
#define IFX_PCIE_USP_OBFFWAKE_DECRST_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_OBFFWAKE_Bits.INITSTAT */
#define IFX_PCIE_USP_OBFFWAKE_INITSTAT_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_OBFFWAKE_Bits.INITSTAT */
#define IFX_PCIE_USP_OBFFWAKE_INITSTAT_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_OBFFWAKE_Bits.INITSTAT */
#define IFX_PCIE_USP_OBFFWAKE_INITSTAT_OFF (17u)

/** \brief Length for Ifx_PCIE_USP_OBFFWAKE_Bits.DFSMSTAT */
#define IFX_PCIE_USP_OBFFWAKE_DFSMSTAT_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_OBFFWAKE_Bits.DFSMSTAT */
#define IFX_PCIE_USP_OBFFWAKE_DFSMSTAT_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_OBFFWAKE_Bits.DFSMSTAT */
#define IFX_PCIE_USP_OBFFWAKE_DFSMSTAT_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_OBFFWAKE_Bits.EFSMSTAT */
#define IFX_PCIE_USP_OBFFWAKE_EFSMSTAT_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_OBFFWAKE_Bits.EFSMSTAT */
#define IFX_PCIE_USP_OBFFWAKE_EFSMSTAT_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_OBFFWAKE_Bits.EFSMSTAT */
#define IFX_PCIE_USP_OBFFWAKE_EFSMSTAT_OFF (23u)

/** \brief Length for Ifx_PCIE_USP_CFGBD_Bits.BUSNUM */
#define IFX_PCIE_USP_CFGBD_BUSNUM_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_CFGBD_Bits.BUSNUM */
#define IFX_PCIE_USP_CFGBD_BUSNUM_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_CFGBD_Bits.BUSNUM */
#define IFX_PCIE_USP_CFGBD_BUSNUM_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_CFGBD_Bits.DEVNUM */
#define IFX_PCIE_USP_CFGBD_DEVNUM_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_CFGBD_Bits.DEVNUM */
#define IFX_PCIE_USP_CFGBD_DEVNUM_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_CFGBD_Bits.DEVNUM */
#define IFX_PCIE_USP_CFGBD_DEVNUM_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_MAILBOX_DATA_Bits.DATA */
#define IFX_PCIE_USP_MAILBOX_DATA_DATA_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_MAILBOX_DATA_Bits.DATA */
#define IFX_PCIE_USP_MAILBOX_DATA_DATA_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_MAILBOX_DATA_Bits.DATA */
#define IFX_PCIE_USP_MAILBOX_DATA_DATA_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_LLCTRL_Bits.WRTOGG0 */
#define IFX_PCIE_USP_LLCTRL_WRTOGG0_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LLCTRL_Bits.WRTOGG0 */
#define IFX_PCIE_USP_LLCTRL_WRTOGG0_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LLCTRL_Bits.WRTOGG0 */
#define IFX_PCIE_USP_LLCTRL_WRTOGG0_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_LLCTRL_Bits.WRTOGG1 */
#define IFX_PCIE_USP_LLCTRL_WRTOGG1_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LLCTRL_Bits.WRTOGG1 */
#define IFX_PCIE_USP_LLCTRL_WRTOGG1_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LLCTRL_Bits.WRTOGG1 */
#define IFX_PCIE_USP_LLCTRL_WRTOGG1_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_LLCTRL_Bits.WRTOGG2 */
#define IFX_PCIE_USP_LLCTRL_WRTOGG2_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LLCTRL_Bits.WRTOGG2 */
#define IFX_PCIE_USP_LLCTRL_WRTOGG2_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LLCTRL_Bits.WRTOGG2 */
#define IFX_PCIE_USP_LLCTRL_WRTOGG2_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_LLCTRL_Bits.WRTOGG3 */
#define IFX_PCIE_USP_LLCTRL_WRTOGG3_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LLCTRL_Bits.WRTOGG3 */
#define IFX_PCIE_USP_LLCTRL_WRTOGG3_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LLCTRL_Bits.WRTOGG3 */
#define IFX_PCIE_USP_LLCTRL_WRTOGG3_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_LLCTRL_Bits.RDTOGG0 */
#define IFX_PCIE_USP_LLCTRL_RDTOGG0_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LLCTRL_Bits.RDTOGG0 */
#define IFX_PCIE_USP_LLCTRL_RDTOGG0_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LLCTRL_Bits.RDTOGG0 */
#define IFX_PCIE_USP_LLCTRL_RDTOGG0_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_LLCTRL_Bits.RDTOGG1 */
#define IFX_PCIE_USP_LLCTRL_RDTOGG1_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LLCTRL_Bits.RDTOGG1 */
#define IFX_PCIE_USP_LLCTRL_RDTOGG1_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LLCTRL_Bits.RDTOGG1 */
#define IFX_PCIE_USP_LLCTRL_RDTOGG1_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_LLCTRL_Bits.RDTOGG2 */
#define IFX_PCIE_USP_LLCTRL_RDTOGG2_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LLCTRL_Bits.RDTOGG2 */
#define IFX_PCIE_USP_LLCTRL_RDTOGG2_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LLCTRL_Bits.RDTOGG2 */
#define IFX_PCIE_USP_LLCTRL_RDTOGG2_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_LLCTRL_Bits.RDTOGG3 */
#define IFX_PCIE_USP_LLCTRL_RDTOGG3_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LLCTRL_Bits.RDTOGG3 */
#define IFX_PCIE_USP_LLCTRL_RDTOGG3_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LLCTRL_Bits.RDTOGG3 */
#define IFX_PCIE_USP_LLCTRL_RDTOGG3_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_LLCTRL_Bits.WRDONE0 */
#define IFX_PCIE_USP_LLCTRL_WRDONE0_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LLCTRL_Bits.WRDONE0 */
#define IFX_PCIE_USP_LLCTRL_WRDONE0_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LLCTRL_Bits.WRDONE0 */
#define IFX_PCIE_USP_LLCTRL_WRDONE0_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_LLCTRL_Bits.WRDONE1 */
#define IFX_PCIE_USP_LLCTRL_WRDONE1_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LLCTRL_Bits.WRDONE1 */
#define IFX_PCIE_USP_LLCTRL_WRDONE1_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LLCTRL_Bits.WRDONE1 */
#define IFX_PCIE_USP_LLCTRL_WRDONE1_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_LLCTRL_Bits.WRDONE2 */
#define IFX_PCIE_USP_LLCTRL_WRDONE2_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LLCTRL_Bits.WRDONE2 */
#define IFX_PCIE_USP_LLCTRL_WRDONE2_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LLCTRL_Bits.WRDONE2 */
#define IFX_PCIE_USP_LLCTRL_WRDONE2_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_LLCTRL_Bits.WRDONE3 */
#define IFX_PCIE_USP_LLCTRL_WRDONE3_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LLCTRL_Bits.WRDONE3 */
#define IFX_PCIE_USP_LLCTRL_WRDONE3_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LLCTRL_Bits.WRDONE3 */
#define IFX_PCIE_USP_LLCTRL_WRDONE3_OFF (11u)

/** \brief Length for Ifx_PCIE_USP_LLCTRL_Bits.RDDONE0 */
#define IFX_PCIE_USP_LLCTRL_RDDONE0_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LLCTRL_Bits.RDDONE0 */
#define IFX_PCIE_USP_LLCTRL_RDDONE0_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LLCTRL_Bits.RDDONE0 */
#define IFX_PCIE_USP_LLCTRL_RDDONE0_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_LLCTRL_Bits.RDDONE1 */
#define IFX_PCIE_USP_LLCTRL_RDDONE1_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LLCTRL_Bits.RDDONE1 */
#define IFX_PCIE_USP_LLCTRL_RDDONE1_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LLCTRL_Bits.RDDONE1 */
#define IFX_PCIE_USP_LLCTRL_RDDONE1_OFF (13u)

/** \brief Length for Ifx_PCIE_USP_LLCTRL_Bits.RDDONE2 */
#define IFX_PCIE_USP_LLCTRL_RDDONE2_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LLCTRL_Bits.RDDONE2 */
#define IFX_PCIE_USP_LLCTRL_RDDONE2_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LLCTRL_Bits.RDDONE2 */
#define IFX_PCIE_USP_LLCTRL_RDDONE2_OFF (14u)

/** \brief Length for Ifx_PCIE_USP_LLCTRL_Bits.RDDONE3 */
#define IFX_PCIE_USP_LLCTRL_RDDONE3_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_LLCTRL_Bits.RDDONE3 */
#define IFX_PCIE_USP_LLCTRL_RDDONE3_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_LLCTRL_Bits.RDDONE3 */
#define IFX_PCIE_USP_LLCTRL_RDDONE3_OFF (15u)

/** \brief Length for Ifx_PCIE_USP_OTSS_Bits.TGS0 */
#define IFX_PCIE_USP_OTSS_TGS0_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_OTSS_Bits.TGS0 */
#define IFX_PCIE_USP_OTSS_TGS0_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_OTSS_Bits.TGS0 */
#define IFX_PCIE_USP_OTSS_TGS0_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_OTSS_Bits.TGS1 */
#define IFX_PCIE_USP_OTSS_TGS1_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_OTSS_Bits.TGS1 */
#define IFX_PCIE_USP_OTSS_TGS1_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_OTSS_Bits.TGS1 */
#define IFX_PCIE_USP_OTSS_TGS1_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_ALARM_STAT_Bits.RCERRINT */
#define IFX_PCIE_USP_ALARM_STAT_RCERRINT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ALARM_STAT_Bits.RCERRINT */
#define IFX_PCIE_USP_ALARM_STAT_RCERRINT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ALARM_STAT_Bits.RCERRINT */
#define IFX_PCIE_USP_ALARM_STAT_RCERRINT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_ALARM_STAT_Bits.SAFCORR */
#define IFX_PCIE_USP_ALARM_STAT_SAFCORR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ALARM_STAT_Bits.SAFCORR */
#define IFX_PCIE_USP_ALARM_STAT_SAFCORR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ALARM_STAT_Bits.SAFCORR */
#define IFX_PCIE_USP_ALARM_STAT_SAFCORR_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_ALARM_STAT_Bits.SAFUNCORR */
#define IFX_PCIE_USP_ALARM_STAT_SAFUNCORR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ALARM_STAT_Bits.SAFUNCORR */
#define IFX_PCIE_USP_ALARM_STAT_SAFUNCORR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ALARM_STAT_Bits.SAFUNCORR */
#define IFX_PCIE_USP_ALARM_STAT_SAFUNCORR_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_ALARM_STAT_Bits.SYSERR */
#define IFX_PCIE_USP_ALARM_STAT_SYSERR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ALARM_STAT_Bits.SYSERR */
#define IFX_PCIE_USP_ALARM_STAT_SYSERR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ALARM_STAT_Bits.SYSERR */
#define IFX_PCIE_USP_ALARM_STAT_SYSERR_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_ALARM_STAT_Bits.A2SDAT */
#define IFX_PCIE_USP_ALARM_STAT_A2SDAT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ALARM_STAT_Bits.A2SDAT */
#define IFX_PCIE_USP_ALARM_STAT_A2SDAT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ALARM_STAT_Bits.A2SDAT */
#define IFX_PCIE_USP_ALARM_STAT_A2SDAT_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_ALARM_STAT_Bits.A2SADDR */
#define IFX_PCIE_USP_ALARM_STAT_A2SADDR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ALARM_STAT_Bits.A2SADDR */
#define IFX_PCIE_USP_ALARM_STAT_A2SADDR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ALARM_STAT_Bits.A2SADDR */
#define IFX_PCIE_USP_ALARM_STAT_A2SADDR_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_ALARM_STAT_Bits.S2ADAT */
#define IFX_PCIE_USP_ALARM_STAT_S2ADAT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ALARM_STAT_Bits.S2ADAT */
#define IFX_PCIE_USP_ALARM_STAT_S2ADAT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ALARM_STAT_Bits.S2ADAT */
#define IFX_PCIE_USP_ALARM_STAT_S2ADAT_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_ALARM_STAT_Bits.S2AADDR */
#define IFX_PCIE_USP_ALARM_STAT_S2AADDR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ALARM_STAT_Bits.S2AADDR */
#define IFX_PCIE_USP_ALARM_STAT_S2AADDR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ALARM_STAT_Bits.S2AADDR */
#define IFX_PCIE_USP_ALARM_STAT_S2AADDR_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_ALARM_STAT_Bits.MSTERRM */
#define IFX_PCIE_USP_ALARM_STAT_MSTERRM_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ALARM_STAT_Bits.MSTERRM */
#define IFX_PCIE_USP_ALARM_STAT_MSTERRM_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ALARM_STAT_Bits.MSTERRM */
#define IFX_PCIE_USP_ALARM_STAT_MSTERRM_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_ALARM_STAT_Bits.SLVERRM */
#define IFX_PCIE_USP_ALARM_STAT_SLVERRM_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ALARM_STAT_Bits.SLVERRM */
#define IFX_PCIE_USP_ALARM_STAT_SLVERRM_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ALARM_STAT_Bits.SLVERRM */
#define IFX_PCIE_USP_ALARM_STAT_SLVERRM_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_ALARM_INTCLR_Bits.RCERRCLR */
#define IFX_PCIE_USP_ALARM_INTCLR_RCERRCLR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ALARM_INTCLR_Bits.RCERRCLR */
#define IFX_PCIE_USP_ALARM_INTCLR_RCERRCLR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ALARM_INTCLR_Bits.RCERRCLR */
#define IFX_PCIE_USP_ALARM_INTCLR_RCERRCLR_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_ALARM_INTCLR_Bits.SAFTCORRCLR */
#define IFX_PCIE_USP_ALARM_INTCLR_SAFTCORRCLR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ALARM_INTCLR_Bits.SAFTCORRCLR */
#define IFX_PCIE_USP_ALARM_INTCLR_SAFTCORRCLR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ALARM_INTCLR_Bits.SAFTCORRCLR */
#define IFX_PCIE_USP_ALARM_INTCLR_SAFTCORRCLR_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_ALARM_INTCLR_Bits.SAFUNCORRCLR */
#define IFX_PCIE_USP_ALARM_INTCLR_SAFUNCORRCLR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ALARM_INTCLR_Bits.SAFUNCORRCLR */
#define IFX_PCIE_USP_ALARM_INTCLR_SAFUNCORRCLR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ALARM_INTCLR_Bits.SAFUNCORRCLR */
#define IFX_PCIE_USP_ALARM_INTCLR_SAFUNCORRCLR_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_ALARM_INTCLR_Bits.SYSERRCLR */
#define IFX_PCIE_USP_ALARM_INTCLR_SYSERRCLR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ALARM_INTCLR_Bits.SYSERRCLR */
#define IFX_PCIE_USP_ALARM_INTCLR_SYSERRCLR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ALARM_INTCLR_Bits.SYSERRCLR */
#define IFX_PCIE_USP_ALARM_INTCLR_SYSERRCLR_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_ALARM_INTCLR_Bits.A2SDCLR */
#define IFX_PCIE_USP_ALARM_INTCLR_A2SDCLR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ALARM_INTCLR_Bits.A2SDCLR */
#define IFX_PCIE_USP_ALARM_INTCLR_A2SDCLR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ALARM_INTCLR_Bits.A2SDCLR */
#define IFX_PCIE_USP_ALARM_INTCLR_A2SDCLR_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_ALARM_INTCLR_Bits.A2SACLR */
#define IFX_PCIE_USP_ALARM_INTCLR_A2SACLR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ALARM_INTCLR_Bits.A2SACLR */
#define IFX_PCIE_USP_ALARM_INTCLR_A2SACLR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ALARM_INTCLR_Bits.A2SACLR */
#define IFX_PCIE_USP_ALARM_INTCLR_A2SACLR_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_ALARM_INTCLR_Bits.S2ADCLR */
#define IFX_PCIE_USP_ALARM_INTCLR_S2ADCLR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ALARM_INTCLR_Bits.S2ADCLR */
#define IFX_PCIE_USP_ALARM_INTCLR_S2ADCLR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ALARM_INTCLR_Bits.S2ADCLR */
#define IFX_PCIE_USP_ALARM_INTCLR_S2ADCLR_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_ALARM_INTCLR_Bits.S2AACLR */
#define IFX_PCIE_USP_ALARM_INTCLR_S2AACLR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ALARM_INTCLR_Bits.S2AACLR */
#define IFX_PCIE_USP_ALARM_INTCLR_S2AACLR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ALARM_INTCLR_Bits.S2AACLR */
#define IFX_PCIE_USP_ALARM_INTCLR_S2AACLR_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_ALARM_INTEN_Bits.RCERREN */
#define IFX_PCIE_USP_ALARM_INTEN_RCERREN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ALARM_INTEN_Bits.RCERREN */
#define IFX_PCIE_USP_ALARM_INTEN_RCERREN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ALARM_INTEN_Bits.RCERREN */
#define IFX_PCIE_USP_ALARM_INTEN_RCERREN_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_ALARM_INTEN_Bits.SAFCORREN */
#define IFX_PCIE_USP_ALARM_INTEN_SAFCORREN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ALARM_INTEN_Bits.SAFCORREN */
#define IFX_PCIE_USP_ALARM_INTEN_SAFCORREN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ALARM_INTEN_Bits.SAFCORREN */
#define IFX_PCIE_USP_ALARM_INTEN_SAFCORREN_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_ALARM_INTEN_Bits.SAFUNCORREN */
#define IFX_PCIE_USP_ALARM_INTEN_SAFUNCORREN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ALARM_INTEN_Bits.SAFUNCORREN */
#define IFX_PCIE_USP_ALARM_INTEN_SAFUNCORREN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ALARM_INTEN_Bits.SAFUNCORREN */
#define IFX_PCIE_USP_ALARM_INTEN_SAFUNCORREN_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_ALARM_INTEN_Bits.SYSERREN */
#define IFX_PCIE_USP_ALARM_INTEN_SYSERREN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ALARM_INTEN_Bits.SYSERREN */
#define IFX_PCIE_USP_ALARM_INTEN_SYSERREN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ALARM_INTEN_Bits.SYSERREN */
#define IFX_PCIE_USP_ALARM_INTEN_SYSERREN_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_ALARM_INTEN_Bits.A2SDEN */
#define IFX_PCIE_USP_ALARM_INTEN_A2SDEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ALARM_INTEN_Bits.A2SDEN */
#define IFX_PCIE_USP_ALARM_INTEN_A2SDEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ALARM_INTEN_Bits.A2SDEN */
#define IFX_PCIE_USP_ALARM_INTEN_A2SDEN_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_ALARM_INTEN_Bits.A2SAEN */
#define IFX_PCIE_USP_ALARM_INTEN_A2SAEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ALARM_INTEN_Bits.A2SAEN */
#define IFX_PCIE_USP_ALARM_INTEN_A2SAEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ALARM_INTEN_Bits.A2SAEN */
#define IFX_PCIE_USP_ALARM_INTEN_A2SAEN_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_ALARM_INTEN_Bits.S2ADEN */
#define IFX_PCIE_USP_ALARM_INTEN_S2ADEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ALARM_INTEN_Bits.S2ADEN */
#define IFX_PCIE_USP_ALARM_INTEN_S2ADEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ALARM_INTEN_Bits.S2ADEN */
#define IFX_PCIE_USP_ALARM_INTEN_S2ADEN_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_ALARM_INTEN_Bits.S2AAEN */
#define IFX_PCIE_USP_ALARM_INTEN_S2AAEN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ALARM_INTEN_Bits.S2AAEN */
#define IFX_PCIE_USP_ALARM_INTEN_S2AAEN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ALARM_INTEN_Bits.S2AAEN */
#define IFX_PCIE_USP_ALARM_INTEN_S2AAEN_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_1_Bits.TYPE */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_1_TYPE_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_1_Bits.TYPE */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_1_TYPE_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_1_Bits.TYPE */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_1_TYPE_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_1_Bits.TC */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_1_TC_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_1_Bits.TC */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_1_TC_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_1_Bits.TC */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_1_TC_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_1_Bits.TD */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_1_TD_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_1_Bits.TD */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_1_TD_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_1_Bits.TD */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_1_TD_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_1_Bits.ATTR */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_1_ATTR_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_1_Bits.ATTR */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_1_ATTR_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_1_Bits.ATTR */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_1_ATTR_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_1_Bits.CTRL_1_FUNC_NUM */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_1_CTRL_1_FUNC_NUM_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_1_Bits.CTRL_1_FUNC_NUM */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_1_CTRL_1_FUNC_NUM_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_1_Bits.CTRL_1_FUNC_NUM */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_1_CTRL_1_FUNC_NUM_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_Bits.MSG_CODE */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_MSG_CODE_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_Bits.MSG_CODE */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_MSG_CODE_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_Bits.MSG_CODE */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_MSG_CODE_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_Bits.TAG */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_TAG_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_Bits.TAG */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_TAG_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_Bits.TAG */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_TAG_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_Bits.TAG_SUBSTITUTE_EN */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_TAG_SUBSTITUTE_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_Bits.TAG_SUBSTITUTE_EN */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_TAG_SUBSTITUTE_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_Bits.TAG_SUBSTITUTE_EN */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_TAG_SUBSTITUTE_EN_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_Bits.FUNC_BYPASS */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_FUNC_BYPASS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_Bits.FUNC_BYPASS */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_FUNC_BYPASS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_Bits.FUNC_BYPASS */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_FUNC_BYPASS_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_Bits.INHIBIT_PAYLOAD */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_INHIBIT_PAYLOAD_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_Bits.INHIBIT_PAYLOAD */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_INHIBIT_PAYLOAD_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_Bits.INHIBIT_PAYLOAD */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_INHIBIT_PAYLOAD_OFF (22u)

/** \brief Length for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_Bits.HEADER_SUBSTITUTE_EN */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_HEADER_SUBSTITUTE_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_Bits.HEADER_SUBSTITUTE_EN */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_HEADER_SUBSTITUTE_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_Bits.HEADER_SUBSTITUTE_EN */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_HEADER_SUBSTITUTE_EN_OFF (23u)

/** \brief Length for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_Bits.DMA_BYPASS */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_DMA_BYPASS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_Bits.DMA_BYPASS */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_DMA_BYPASS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_Bits.DMA_BYPASS */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_DMA_BYPASS_OFF (27u)

/** \brief Length for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_Bits.INVERT_MODE */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_INVERT_MODE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_Bits.INVERT_MODE */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_INVERT_MODE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_Bits.INVERT_MODE */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_INVERT_MODE_OFF (29u)

/** \brief Length for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_Bits.REGION_EN */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_REGION_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_Bits.REGION_EN */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_REGION_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_Bits.REGION_EN */
#define IFX_PCIE_USP_ATU_OUTBOUND_REGION_CTRL_2_REGION_EN_OFF (31u)

/** \brief Length for Ifx_PCIE_USP_ATU_OUTBOUND_LWR_BASE_ADDR_Bits.LWR_BASE_HW */
#define IFX_PCIE_USP_ATU_OUTBOUND_LWR_BASE_ADDR_LWR_BASE_HW_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_ATU_OUTBOUND_LWR_BASE_ADDR_Bits.LWR_BASE_HW */
#define IFX_PCIE_USP_ATU_OUTBOUND_LWR_BASE_ADDR_LWR_BASE_HW_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_ATU_OUTBOUND_LWR_BASE_ADDR_Bits.LWR_BASE_HW */
#define IFX_PCIE_USP_ATU_OUTBOUND_LWR_BASE_ADDR_LWR_BASE_HW_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_ATU_OUTBOUND_LWR_BASE_ADDR_Bits.LWR_BASE_RW */
#define IFX_PCIE_USP_ATU_OUTBOUND_LWR_BASE_ADDR_LWR_BASE_RW_LEN (20u)

/** \brief Mask for Ifx_PCIE_USP_ATU_OUTBOUND_LWR_BASE_ADDR_Bits.LWR_BASE_RW */
#define IFX_PCIE_USP_ATU_OUTBOUND_LWR_BASE_ADDR_LWR_BASE_RW_MSK (0xfffffu)

/** \brief Offset for Ifx_PCIE_USP_ATU_OUTBOUND_LWR_BASE_ADDR_Bits.LWR_BASE_RW */
#define IFX_PCIE_USP_ATU_OUTBOUND_LWR_BASE_ADDR_LWR_BASE_RW_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_ATU_OUTBOUND_UPPER_BASE_ADDR_Bits.UPPER_BASE_RW */
#define IFX_PCIE_USP_ATU_OUTBOUND_UPPER_BASE_ADDR_UPPER_BASE_RW_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_ATU_OUTBOUND_UPPER_BASE_ADDR_Bits.UPPER_BASE_RW */
#define IFX_PCIE_USP_ATU_OUTBOUND_UPPER_BASE_ADDR_UPPER_BASE_RW_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_ATU_OUTBOUND_UPPER_BASE_ADDR_Bits.UPPER_BASE_RW */
#define IFX_PCIE_USP_ATU_OUTBOUND_UPPER_BASE_ADDR_UPPER_BASE_RW_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_ATU_OUTBOUND_LIMIT_ADDR_Bits.CBUF_INCR */
#define IFX_PCIE_USP_ATU_OUTBOUND_LIMIT_ADDR_CBUF_INCR_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_ATU_OUTBOUND_LIMIT_ADDR_Bits.CBUF_INCR */
#define IFX_PCIE_USP_ATU_OUTBOUND_LIMIT_ADDR_CBUF_INCR_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_ATU_OUTBOUND_LIMIT_ADDR_Bits.CBUF_INCR */
#define IFX_PCIE_USP_ATU_OUTBOUND_LIMIT_ADDR_CBUF_INCR_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_ATU_OUTBOUND_LIMIT_ADDR_Bits.LIMIT_ADDR_HW */
#define IFX_PCIE_USP_ATU_OUTBOUND_LIMIT_ADDR_LIMIT_ADDR_HW_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_ATU_OUTBOUND_LIMIT_ADDR_Bits.LIMIT_ADDR_HW */
#define IFX_PCIE_USP_ATU_OUTBOUND_LIMIT_ADDR_LIMIT_ADDR_HW_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_ATU_OUTBOUND_LIMIT_ADDR_Bits.LIMIT_ADDR_HW */
#define IFX_PCIE_USP_ATU_OUTBOUND_LIMIT_ADDR_LIMIT_ADDR_HW_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_ATU_OUTBOUND_LIMIT_ADDR_Bits.LIMIT_ADDR_RW */
#define IFX_PCIE_USP_ATU_OUTBOUND_LIMIT_ADDR_LIMIT_ADDR_RW_LEN (20u)

/** \brief Mask for Ifx_PCIE_USP_ATU_OUTBOUND_LIMIT_ADDR_Bits.LIMIT_ADDR_RW */
#define IFX_PCIE_USP_ATU_OUTBOUND_LIMIT_ADDR_LIMIT_ADDR_RW_MSK (0xfffffu)

/** \brief Offset for Ifx_PCIE_USP_ATU_OUTBOUND_LIMIT_ADDR_Bits.LIMIT_ADDR_RW */
#define IFX_PCIE_USP_ATU_OUTBOUND_LIMIT_ADDR_LIMIT_ADDR_RW_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_ATU_OUTBOUND_LWR_TARGET_ADD_Bits.LWR_TARGET_RW_OUTBOUND */
#define IFX_PCIE_USP_ATU_OUTBOUND_LWR_TARGET_ADD_LWR_TARGET_RW_OUTBOUND_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_ATU_OUTBOUND_LWR_TARGET_ADD_Bits.LWR_TARGET_RW_OUTBOUND */
#define IFX_PCIE_USP_ATU_OUTBOUND_LWR_TARGET_ADD_LWR_TARGET_RW_OUTBOUND_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_ATU_OUTBOUND_LWR_TARGET_ADD_Bits.LWR_TARGET_RW_OUTBOUND */
#define IFX_PCIE_USP_ATU_OUTBOUND_LWR_TARGET_ADD_LWR_TARGET_RW_OUTBOUND_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_ATU_OUTBOUND_UPPER_TARGET_ADDR_Bits.UPPER_TARGET_RW */
#define IFX_PCIE_USP_ATU_OUTBOUND_UPPER_TARGET_ADDR_UPPER_TARGET_RW_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_ATU_OUTBOUND_UPPER_TARGET_ADDR_Bits.UPPER_TARGET_RW */
#define IFX_PCIE_USP_ATU_OUTBOUND_UPPER_TARGET_ADDR_UPPER_TARGET_RW_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_ATU_OUTBOUND_UPPER_TARGET_ADDR_Bits.UPPER_TARGET_RW */
#define IFX_PCIE_USP_ATU_OUTBOUND_UPPER_TARGET_ADDR_UPPER_TARGET_RW_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_1_Bits.TYPE */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_1_TYPE_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_1_Bits.TYPE */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_1_TYPE_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_1_Bits.TYPE */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_1_TYPE_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_1_Bits.TC */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_1_TC_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_1_Bits.TC */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_1_TC_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_1_Bits.TC */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_1_TC_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_1_Bits.TD */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_1_TD_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_1_Bits.TD */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_1_TD_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_1_Bits.TD */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_1_TD_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_1_Bits.ATTR */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_1_ATTR_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_1_Bits.ATTR */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_1_ATTR_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_1_Bits.ATTR */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_1_ATTR_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_1_Bits.CTRL_1_FUNC_NUM */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_1_CTRL_1_FUNC_NUM_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_1_Bits.CTRL_1_FUNC_NUM */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_1_CTRL_1_FUNC_NUM_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_1_Bits.CTRL_1_FUNC_NUM */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_1_CTRL_1_FUNC_NUM_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.MSG_CODE */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_MSG_CODE_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.MSG_CODE */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_MSG_CODE_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.MSG_CODE */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_MSG_CODE_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.BAR_NUM */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_BAR_NUM_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.BAR_NUM */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_BAR_NUM_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.BAR_NUM */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_BAR_NUM_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.MSG_TYPE_MATCH_MODE */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_MSG_TYPE_MATCH_MODE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.MSG_TYPE_MATCH_MODE */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_MSG_TYPE_MATCH_MODE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.MSG_TYPE_MATCH_MODE */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_MSG_TYPE_MATCH_MODE_OFF (13u)

/** \brief Length for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.TC_MATCH_EN */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_TC_MATCH_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.TC_MATCH_EN */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_TC_MATCH_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.TC_MATCH_EN */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_TC_MATCH_EN_OFF (14u)

/** \brief Length for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.TD_MATCH_EN */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_TD_MATCH_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.TD_MATCH_EN */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_TD_MATCH_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.TD_MATCH_EN */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_TD_MATCH_EN_OFF (15u)

/** \brief Length for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.ATTR_MATCH_EN */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_ATTR_MATCH_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.ATTR_MATCH_EN */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_ATTR_MATCH_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.ATTR_MATCH_EN */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_ATTR_MATCH_EN_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.FUNC_NUM_MATCH_EN */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_FUNC_NUM_MATCH_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.FUNC_NUM_MATCH_EN */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_FUNC_NUM_MATCH_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.FUNC_NUM_MATCH_EN */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_FUNC_NUM_MATCH_EN_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.MSG_CODE_MATCH_EN */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_MSG_CODE_MATCH_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.MSG_CODE_MATCH_EN */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_MSG_CODE_MATCH_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.MSG_CODE_MATCH_EN */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_MSG_CODE_MATCH_EN_OFF (21u)

/** \brief Length for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.SINGLE_ADDR_LOC_TRANS_EN */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_SINGLE_ADDR_LOC_TRANS_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.SINGLE_ADDR_LOC_TRANS_EN */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_SINGLE_ADDR_LOC_TRANS_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.SINGLE_ADDR_LOC_TRANS_EN */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_SINGLE_ADDR_LOC_TRANS_EN_OFF (23u)

/** \brief Length for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.RESPONSE_CODE */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_RESPONSE_CODE_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.RESPONSE_CODE */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_RESPONSE_CODE_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.RESPONSE_CODE */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_RESPONSE_CODE_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.INVERT_MODE */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_INVERT_MODE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.INVERT_MODE */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_INVERT_MODE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.INVERT_MODE */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_INVERT_MODE_OFF (29u)

/** \brief Length for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.MATCH_MODE */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_MATCH_MODE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.MATCH_MODE */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_MATCH_MODE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.MATCH_MODE */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_MATCH_MODE_OFF (30u)

/** \brief Length for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.REGION_EN */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_REGION_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.REGION_EN */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_REGION_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_Bits.REGION_EN */
#define IFX_PCIE_USP_ATU_INBOUND_REGION_CTRL_2_REGION_EN_OFF (31u)

/** \brief Length for Ifx_PCIE_USP_ATU_INBOUND_LWR_BASE_ADDR_Bits.LWR_BASE_HW */
#define IFX_PCIE_USP_ATU_INBOUND_LWR_BASE_ADDR_LWR_BASE_HW_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_ATU_INBOUND_LWR_BASE_ADDR_Bits.LWR_BASE_HW */
#define IFX_PCIE_USP_ATU_INBOUND_LWR_BASE_ADDR_LWR_BASE_HW_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_ATU_INBOUND_LWR_BASE_ADDR_Bits.LWR_BASE_HW */
#define IFX_PCIE_USP_ATU_INBOUND_LWR_BASE_ADDR_LWR_BASE_HW_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_ATU_INBOUND_LWR_BASE_ADDR_Bits.LWR_BASE_RW */
#define IFX_PCIE_USP_ATU_INBOUND_LWR_BASE_ADDR_LWR_BASE_RW_LEN (20u)

/** \brief Mask for Ifx_PCIE_USP_ATU_INBOUND_LWR_BASE_ADDR_Bits.LWR_BASE_RW */
#define IFX_PCIE_USP_ATU_INBOUND_LWR_BASE_ADDR_LWR_BASE_RW_MSK (0xfffffu)

/** \brief Offset for Ifx_PCIE_USP_ATU_INBOUND_LWR_BASE_ADDR_Bits.LWR_BASE_RW */
#define IFX_PCIE_USP_ATU_INBOUND_LWR_BASE_ADDR_LWR_BASE_RW_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_ATU_INBOUND_UPPER_BASE_ADDR_Bits.UPPER_BASE_RW */
#define IFX_PCIE_USP_ATU_INBOUND_UPPER_BASE_ADDR_UPPER_BASE_RW_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_ATU_INBOUND_UPPER_BASE_ADDR_Bits.UPPER_BASE_RW */
#define IFX_PCIE_USP_ATU_INBOUND_UPPER_BASE_ADDR_UPPER_BASE_RW_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_ATU_INBOUND_UPPER_BASE_ADDR_Bits.UPPER_BASE_RW */
#define IFX_PCIE_USP_ATU_INBOUND_UPPER_BASE_ADDR_UPPER_BASE_RW_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_ATU_INBOUND_LIMIT_ADDR_Bits.CBUF_INCR */
#define IFX_PCIE_USP_ATU_INBOUND_LIMIT_ADDR_CBUF_INCR_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_ATU_INBOUND_LIMIT_ADDR_Bits.CBUF_INCR */
#define IFX_PCIE_USP_ATU_INBOUND_LIMIT_ADDR_CBUF_INCR_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_ATU_INBOUND_LIMIT_ADDR_Bits.CBUF_INCR */
#define IFX_PCIE_USP_ATU_INBOUND_LIMIT_ADDR_CBUF_INCR_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_ATU_INBOUND_LIMIT_ADDR_Bits.LIMIT_ADDR_HW */
#define IFX_PCIE_USP_ATU_INBOUND_LIMIT_ADDR_LIMIT_ADDR_HW_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_ATU_INBOUND_LIMIT_ADDR_Bits.LIMIT_ADDR_HW */
#define IFX_PCIE_USP_ATU_INBOUND_LIMIT_ADDR_LIMIT_ADDR_HW_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_ATU_INBOUND_LIMIT_ADDR_Bits.LIMIT_ADDR_HW */
#define IFX_PCIE_USP_ATU_INBOUND_LIMIT_ADDR_LIMIT_ADDR_HW_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_ATU_INBOUND_LIMIT_ADDR_Bits.LIMIT_ADDR_RW */
#define IFX_PCIE_USP_ATU_INBOUND_LIMIT_ADDR_LIMIT_ADDR_RW_LEN (20u)

/** \brief Mask for Ifx_PCIE_USP_ATU_INBOUND_LIMIT_ADDR_Bits.LIMIT_ADDR_RW */
#define IFX_PCIE_USP_ATU_INBOUND_LIMIT_ADDR_LIMIT_ADDR_RW_MSK (0xfffffu)

/** \brief Offset for Ifx_PCIE_USP_ATU_INBOUND_LIMIT_ADDR_Bits.LIMIT_ADDR_RW */
#define IFX_PCIE_USP_ATU_INBOUND_LIMIT_ADDR_LIMIT_ADDR_RW_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_ATU_INBOUND_LWR_TARGET_ADD_Bits.LWR_TARGET_HW */
#define IFX_PCIE_USP_ATU_INBOUND_LWR_TARGET_ADD_LWR_TARGET_HW_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_ATU_INBOUND_LWR_TARGET_ADD_Bits.LWR_TARGET_HW */
#define IFX_PCIE_USP_ATU_INBOUND_LWR_TARGET_ADD_LWR_TARGET_HW_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_ATU_INBOUND_LWR_TARGET_ADD_Bits.LWR_TARGET_HW */
#define IFX_PCIE_USP_ATU_INBOUND_LWR_TARGET_ADD_LWR_TARGET_HW_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_ATU_INBOUND_LWR_TARGET_ADD_Bits.LWR_TARGET_RW */
#define IFX_PCIE_USP_ATU_INBOUND_LWR_TARGET_ADD_LWR_TARGET_RW_LEN (20u)

/** \brief Mask for Ifx_PCIE_USP_ATU_INBOUND_LWR_TARGET_ADD_Bits.LWR_TARGET_RW */
#define IFX_PCIE_USP_ATU_INBOUND_LWR_TARGET_ADD_LWR_TARGET_RW_MSK (0xfffffu)

/** \brief Offset for Ifx_PCIE_USP_ATU_INBOUND_LWR_TARGET_ADD_Bits.LWR_TARGET_RW */
#define IFX_PCIE_USP_ATU_INBOUND_LWR_TARGET_ADD_LWR_TARGET_RW_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_DEVICE_ID_VENDOR_ID_REG_Bits.PCI_TYPE0_VENDOR_ID */
#define IFX_PCIE_USP_TYPE0HDR_DEVICE_ID_VENDOR_ID_REG_PCI_TYPE0_VENDOR_ID_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_DEVICE_ID_VENDOR_ID_REG_Bits.PCI_TYPE0_VENDOR_ID */
#define IFX_PCIE_USP_TYPE0HDR_DEVICE_ID_VENDOR_ID_REG_PCI_TYPE0_VENDOR_ID_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_DEVICE_ID_VENDOR_ID_REG_Bits.PCI_TYPE0_VENDOR_ID */
#define IFX_PCIE_USP_TYPE0HDR_DEVICE_ID_VENDOR_ID_REG_PCI_TYPE0_VENDOR_ID_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_DEVICE_ID_VENDOR_ID_REG_Bits.PCI_TYPE0_DEVICE_ID */
#define IFX_PCIE_USP_TYPE0HDR_DEVICE_ID_VENDOR_ID_REG_PCI_TYPE0_DEVICE_ID_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_DEVICE_ID_VENDOR_ID_REG_Bits.PCI_TYPE0_DEVICE_ID */
#define IFX_PCIE_USP_TYPE0HDR_DEVICE_ID_VENDOR_ID_REG_PCI_TYPE0_DEVICE_ID_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_DEVICE_ID_VENDOR_ID_REG_Bits.PCI_TYPE0_DEVICE_ID */
#define IFX_PCIE_USP_TYPE0HDR_DEVICE_ID_VENDOR_ID_REG_PCI_TYPE0_DEVICE_ID_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE0_IO_EN */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE0_IO_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE0_IO_EN */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE0_IO_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE0_IO_EN */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE0_IO_EN_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE0_MEM_SPACE_EN */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE0_MEM_SPACE_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE0_MEM_SPACE_EN */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE0_MEM_SPACE_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE0_MEM_SPACE_EN */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE0_MEM_SPACE_EN_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE0_BUS_MASTER_EN */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE0_BUS_MASTER_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE0_BUS_MASTER_EN */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE0_BUS_MASTER_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE0_BUS_MASTER_EN */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE0_BUS_MASTER_EN_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE0_SPECIAL_CYCLE_OPERATION */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE0_SPECIAL_CYCLE_OPERATION_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE0_SPECIAL_CYCLE_OPERATION */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE0_SPECIAL_CYCLE_OPERATION_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE0_SPECIAL_CYCLE_OPERATION */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE0_SPECIAL_CYCLE_OPERATION_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE_MWI_ENABLE */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE_MWI_ENABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE_MWI_ENABLE */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE_MWI_ENABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE_MWI_ENABLE */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE_MWI_ENABLE_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE_VGA_PALETTE_SNOOP */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE_VGA_PALETTE_SNOOP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE_VGA_PALETTE_SNOOP */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE_VGA_PALETTE_SNOOP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE_VGA_PALETTE_SNOOP */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE_VGA_PALETTE_SNOOP_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE0_PARITY_ERR_EN */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE0_PARITY_ERR_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE0_PARITY_ERR_EN */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE0_PARITY_ERR_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE0_PARITY_ERR_EN */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE0_PARITY_ERR_EN_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE_IDSEL_STEPPING */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE_IDSEL_STEPPING_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE_IDSEL_STEPPING */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE_IDSEL_STEPPING_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE_IDSEL_STEPPING */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE_IDSEL_STEPPING_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE0_SERREN */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE0_SERREN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE0_SERREN */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE0_SERREN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE0_SERREN */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE0_SERREN_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE0_INT_EN */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE0_INT_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE0_INT_EN */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE0_INT_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE0_INT_EN */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE0_INT_EN_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE_RESERV */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE_RESERV_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE_RESERV */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE_RESERV_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.PCI_TYPE_RESERV */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_PCI_TYPE_RESERV_OFF (11u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.INT_STATUS */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_INT_STATUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.INT_STATUS */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_INT_STATUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.INT_STATUS */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_INT_STATUS_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.CAP_LIST */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_CAP_LIST_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.CAP_LIST */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_CAP_LIST_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.CAP_LIST */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_CAP_LIST_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.FAST_66MHZ_CAP */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_FAST_66MHZ_CAP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.FAST_66MHZ_CAP */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_FAST_66MHZ_CAP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.FAST_66MHZ_CAP */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_FAST_66MHZ_CAP_OFF (21u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.FAST_B2B_CAP */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_FAST_B2B_CAP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.FAST_B2B_CAP */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_FAST_B2B_CAP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.FAST_B2B_CAP */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_FAST_B2B_CAP_OFF (23u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.MASTER_DPE */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_MASTER_DPE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.MASTER_DPE */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_MASTER_DPE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.MASTER_DPE */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_MASTER_DPE_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.DEV_SEL_TIMING */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_DEV_SEL_TIMING_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.DEV_SEL_TIMING */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_DEV_SEL_TIMING_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.DEV_SEL_TIMING */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_DEV_SEL_TIMING_OFF (25u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.SIGNALED_TARGET_ABORT */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_SIGNALED_TARGET_ABORT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.SIGNALED_TARGET_ABORT */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_SIGNALED_TARGET_ABORT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.SIGNALED_TARGET_ABORT */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_SIGNALED_TARGET_ABORT_OFF (27u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.RCVD_TARGET_ABORT */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_RCVD_TARGET_ABORT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.RCVD_TARGET_ABORT */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_RCVD_TARGET_ABORT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.RCVD_TARGET_ABORT */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_RCVD_TARGET_ABORT_OFF (28u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.RCVD_MASTER_ABORT */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_RCVD_MASTER_ABORT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.RCVD_MASTER_ABORT */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_RCVD_MASTER_ABORT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.RCVD_MASTER_ABORT */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_RCVD_MASTER_ABORT_OFF (29u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.SIGNALED_SYS_ERR */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_SIGNALED_SYS_ERR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.SIGNALED_SYS_ERR */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_SIGNALED_SYS_ERR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.SIGNALED_SYS_ERR */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_SIGNALED_SYS_ERR_OFF (30u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.DETECTED_PARITY_ERR */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_DETECTED_PARITY_ERR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.DETECTED_PARITY_ERR */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_DETECTED_PARITY_ERR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_Bits.DETECTED_PARITY_ERR */
#define IFX_PCIE_USP_TYPE0HDR_STATUS_COMMAND_REG_DETECTED_PARITY_ERR_OFF (31u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_CLASS_CODE_REVISION_ID_Bits.REVISION_ID */
#define IFX_PCIE_USP_TYPE0HDR_CLASS_CODE_REVISION_ID_REVISION_ID_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_CLASS_CODE_REVISION_ID_Bits.REVISION_ID */
#define IFX_PCIE_USP_TYPE0HDR_CLASS_CODE_REVISION_ID_REVISION_ID_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_CLASS_CODE_REVISION_ID_Bits.REVISION_ID */
#define IFX_PCIE_USP_TYPE0HDR_CLASS_CODE_REVISION_ID_REVISION_ID_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_CLASS_CODE_REVISION_ID_Bits.PROGRAM_INTERFACE */
#define IFX_PCIE_USP_TYPE0HDR_CLASS_CODE_REVISION_ID_PROGRAM_INTERFACE_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_CLASS_CODE_REVISION_ID_Bits.PROGRAM_INTERFACE */
#define IFX_PCIE_USP_TYPE0HDR_CLASS_CODE_REVISION_ID_PROGRAM_INTERFACE_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_CLASS_CODE_REVISION_ID_Bits.PROGRAM_INTERFACE */
#define IFX_PCIE_USP_TYPE0HDR_CLASS_CODE_REVISION_ID_PROGRAM_INTERFACE_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_CLASS_CODE_REVISION_ID_Bits.SUBCLASS_CODE */
#define IFX_PCIE_USP_TYPE0HDR_CLASS_CODE_REVISION_ID_SUBCLASS_CODE_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_CLASS_CODE_REVISION_ID_Bits.SUBCLASS_CODE */
#define IFX_PCIE_USP_TYPE0HDR_CLASS_CODE_REVISION_ID_SUBCLASS_CODE_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_CLASS_CODE_REVISION_ID_Bits.SUBCLASS_CODE */
#define IFX_PCIE_USP_TYPE0HDR_CLASS_CODE_REVISION_ID_SUBCLASS_CODE_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_CLASS_CODE_REVISION_ID_Bits.BASE_CLASS_CODE */
#define IFX_PCIE_USP_TYPE0HDR_CLASS_CODE_REVISION_ID_BASE_CLASS_CODE_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_CLASS_CODE_REVISION_ID_Bits.BASE_CLASS_CODE */
#define IFX_PCIE_USP_TYPE0HDR_CLASS_CODE_REVISION_ID_BASE_CLASS_CODE_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_CLASS_CODE_REVISION_ID_Bits.BASE_CLASS_CODE */
#define IFX_PCIE_USP_TYPE0HDR_CLASS_CODE_REVISION_ID_BASE_CLASS_CODE_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_Bits.CACHE_LINE_SIZE */
#define IFX_PCIE_USP_TYPE0HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_CACHE_LINE_SIZE_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_Bits.CACHE_LINE_SIZE */
#define IFX_PCIE_USP_TYPE0HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_CACHE_LINE_SIZE_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_Bits.CACHE_LINE_SIZE */
#define IFX_PCIE_USP_TYPE0HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_CACHE_LINE_SIZE_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_Bits.LATENCY_MASTER_TIMER */
#define IFX_PCIE_USP_TYPE0HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_LATENCY_MASTER_TIMER_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_Bits.LATENCY_MASTER_TIMER */
#define IFX_PCIE_USP_TYPE0HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_LATENCY_MASTER_TIMER_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_Bits.LATENCY_MASTER_TIMER */
#define IFX_PCIE_USP_TYPE0HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_LATENCY_MASTER_TIMER_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_Bits.HEADER_TYPE */
#define IFX_PCIE_USP_TYPE0HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_HEADER_TYPE_LEN (7u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_Bits.HEADER_TYPE */
#define IFX_PCIE_USP_TYPE0HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_HEADER_TYPE_MSK (0x7fu)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_Bits.HEADER_TYPE */
#define IFX_PCIE_USP_TYPE0HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_HEADER_TYPE_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_Bits.MULTI_FUNC */
#define IFX_PCIE_USP_TYPE0HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_MULTI_FUNC_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_Bits.MULTI_FUNC */
#define IFX_PCIE_USP_TYPE0HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_MULTI_FUNC_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_Bits.MULTI_FUNC */
#define IFX_PCIE_USP_TYPE0HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_MULTI_FUNC_OFF (23u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_Bits.BIST */
#define IFX_PCIE_USP_TYPE0HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_BIST_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_Bits.BIST */
#define IFX_PCIE_USP_TYPE0HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_BIST_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_Bits.BIST */
#define IFX_PCIE_USP_TYPE0HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_BIST_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_BAR_Bits.BAR0_MEM_IO */
#define IFX_PCIE_USP_TYPE0HDR_BAR_BAR0_MEM_IO_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_BAR_Bits.BAR0_MEM_IO */
#define IFX_PCIE_USP_TYPE0HDR_BAR_BAR0_MEM_IO_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_BAR_Bits.BAR0_MEM_IO */
#define IFX_PCIE_USP_TYPE0HDR_BAR_BAR0_MEM_IO_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_BAR_Bits.BAR0_TYPE */
#define IFX_PCIE_USP_TYPE0HDR_BAR_BAR0_TYPE_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_BAR_Bits.BAR0_TYPE */
#define IFX_PCIE_USP_TYPE0HDR_BAR_BAR0_TYPE_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_BAR_Bits.BAR0_TYPE */
#define IFX_PCIE_USP_TYPE0HDR_BAR_BAR0_TYPE_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_BAR_Bits.BAR0_PREFETCH */
#define IFX_PCIE_USP_TYPE0HDR_BAR_BAR0_PREFETCH_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_BAR_Bits.BAR0_PREFETCH */
#define IFX_PCIE_USP_TYPE0HDR_BAR_BAR0_PREFETCH_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_BAR_Bits.BAR0_PREFETCH */
#define IFX_PCIE_USP_TYPE0HDR_BAR_BAR0_PREFETCH_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_BAR_Bits.BAR0_START */
#define IFX_PCIE_USP_TYPE0HDR_BAR_BAR0_START_LEN (28u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_BAR_Bits.BAR0_START */
#define IFX_PCIE_USP_TYPE0HDR_BAR_BAR0_START_MSK (0xfffffffu)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_BAR_Bits.BAR0_START */
#define IFX_PCIE_USP_TYPE0HDR_BAR_BAR0_START_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_CARDBUS_CIS_PTR_REG_Bits.CARDBUS_CIS_POINTER */
#define IFX_PCIE_USP_TYPE0HDR_CARDBUS_CIS_PTR_REG_CARDBUS_CIS_POINTER_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_CARDBUS_CIS_PTR_REG_Bits.CARDBUS_CIS_POINTER */
#define IFX_PCIE_USP_TYPE0HDR_CARDBUS_CIS_PTR_REG_CARDBUS_CIS_POINTER_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_CARDBUS_CIS_PTR_REG_Bits.CARDBUS_CIS_POINTER */
#define IFX_PCIE_USP_TYPE0HDR_CARDBUS_CIS_PTR_REG_CARDBUS_CIS_POINTER_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_Bits.SUBSYS_VENDOR_ID */
#define IFX_PCIE_USP_TYPE0HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_SUBSYS_VENDOR_ID_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_Bits.SUBSYS_VENDOR_ID */
#define IFX_PCIE_USP_TYPE0HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_SUBSYS_VENDOR_ID_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_Bits.SUBSYS_VENDOR_ID */
#define IFX_PCIE_USP_TYPE0HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_SUBSYS_VENDOR_ID_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_Bits.SUBSYS_DEV_ID */
#define IFX_PCIE_USP_TYPE0HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_SUBSYS_DEV_ID_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_Bits.SUBSYS_DEV_ID */
#define IFX_PCIE_USP_TYPE0HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_SUBSYS_DEV_ID_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_Bits.SUBSYS_DEV_ID */
#define IFX_PCIE_USP_TYPE0HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_SUBSYS_DEV_ID_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_EXP_ROM_BASE_ADDR_REG_Bits.ROM_BAR_ENABLE */
#define IFX_PCIE_USP_TYPE0HDR_EXP_ROM_BASE_ADDR_REG_ROM_BAR_ENABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_EXP_ROM_BASE_ADDR_REG_Bits.ROM_BAR_ENABLE */
#define IFX_PCIE_USP_TYPE0HDR_EXP_ROM_BASE_ADDR_REG_ROM_BAR_ENABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_EXP_ROM_BASE_ADDR_REG_Bits.ROM_BAR_ENABLE */
#define IFX_PCIE_USP_TYPE0HDR_EXP_ROM_BASE_ADDR_REG_ROM_BAR_ENABLE_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_EXP_ROM_BASE_ADDR_REG_Bits.ROM_BAR_VALIDATION_STATUS */
#define IFX_PCIE_USP_TYPE0HDR_EXP_ROM_BASE_ADDR_REG_ROM_BAR_VALIDATION_STATUS_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_EXP_ROM_BASE_ADDR_REG_Bits.ROM_BAR_VALIDATION_STATUS */
#define IFX_PCIE_USP_TYPE0HDR_EXP_ROM_BASE_ADDR_REG_ROM_BAR_VALIDATION_STATUS_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_EXP_ROM_BASE_ADDR_REG_Bits.ROM_BAR_VALIDATION_STATUS */
#define IFX_PCIE_USP_TYPE0HDR_EXP_ROM_BASE_ADDR_REG_ROM_BAR_VALIDATION_STATUS_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_EXP_ROM_BASE_ADDR_REG_Bits.ROM_BAR_VALIDATION_DETAILS */
#define IFX_PCIE_USP_TYPE0HDR_EXP_ROM_BASE_ADDR_REG_ROM_BAR_VALIDATION_DETAILS_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_EXP_ROM_BASE_ADDR_REG_Bits.ROM_BAR_VALIDATION_DETAILS */
#define IFX_PCIE_USP_TYPE0HDR_EXP_ROM_BASE_ADDR_REG_ROM_BAR_VALIDATION_DETAILS_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_EXP_ROM_BASE_ADDR_REG_Bits.ROM_BAR_VALIDATION_DETAILS */
#define IFX_PCIE_USP_TYPE0HDR_EXP_ROM_BASE_ADDR_REG_ROM_BAR_VALIDATION_DETAILS_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_EXP_ROM_BASE_ADDR_REG_Bits.EXP_ROM_BASE_ADDRESS */
#define IFX_PCIE_USP_TYPE0HDR_EXP_ROM_BASE_ADDR_REG_EXP_ROM_BASE_ADDRESS_LEN (21u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_EXP_ROM_BASE_ADDR_REG_Bits.EXP_ROM_BASE_ADDRESS */
#define IFX_PCIE_USP_TYPE0HDR_EXP_ROM_BASE_ADDR_REG_EXP_ROM_BASE_ADDRESS_MSK (0x1fffffu)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_EXP_ROM_BASE_ADDR_REG_Bits.EXP_ROM_BASE_ADDRESS */
#define IFX_PCIE_USP_TYPE0HDR_EXP_ROM_BASE_ADDR_REG_EXP_ROM_BASE_ADDRESS_OFF (11u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_PCI_CAP_PTR_REG_Bits.CAP_POINTER */
#define IFX_PCIE_USP_TYPE0HDR_PCI_CAP_PTR_REG_CAP_POINTER_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_PCI_CAP_PTR_REG_Bits.CAP_POINTER */
#define IFX_PCIE_USP_TYPE0HDR_PCI_CAP_PTR_REG_CAP_POINTER_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_PCI_CAP_PTR_REG_Bits.CAP_POINTER */
#define IFX_PCIE_USP_TYPE0HDR_PCI_CAP_PTR_REG_CAP_POINTER_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_Bits.INT_LINE */
#define IFX_PCIE_USP_TYPE0HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_INT_LINE_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_Bits.INT_LINE */
#define IFX_PCIE_USP_TYPE0HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_INT_LINE_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_Bits.INT_LINE */
#define IFX_PCIE_USP_TYPE0HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_INT_LINE_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_Bits.INT_PIN */
#define IFX_PCIE_USP_TYPE0HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_INT_PIN_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_Bits.INT_PIN */
#define IFX_PCIE_USP_TYPE0HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_INT_PIN_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_Bits.INT_PIN */
#define IFX_PCIE_USP_TYPE0HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_INT_PIN_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_Bits.PM_CAP_ID */
#define IFX_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_PM_CAP_ID_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_Bits.PM_CAP_ID */
#define IFX_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_PM_CAP_ID_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_Bits.PM_CAP_ID */
#define IFX_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_PM_CAP_ID_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_Bits.PM_NEXT_POINTER */
#define IFX_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_PM_NEXT_POINTER_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_Bits.PM_NEXT_POINTER */
#define IFX_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_PM_NEXT_POINTER_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_Bits.PM_NEXT_POINTER */
#define IFX_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_PM_NEXT_POINTER_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_Bits.PM_SPEC_VER */
#define IFX_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_PM_SPEC_VER_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_Bits.PM_SPEC_VER */
#define IFX_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_PM_SPEC_VER_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_Bits.PM_SPEC_VER */
#define IFX_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_PM_SPEC_VER_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_Bits.PME_CLK */
#define IFX_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_PME_CLK_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_Bits.PME_CLK */
#define IFX_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_PME_CLK_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_Bits.PME_CLK */
#define IFX_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_PME_CLK_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_Bits.DSI */
#define IFX_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_DSI_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_Bits.DSI */
#define IFX_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_DSI_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_Bits.DSI */
#define IFX_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_DSI_OFF (21u)

/** \brief Length for Ifx_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_Bits.AUX_CURR */
#define IFX_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_AUX_CURR_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_Bits.AUX_CURR */
#define IFX_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_AUX_CURR_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_Bits.AUX_CURR */
#define IFX_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_AUX_CURR_OFF (22u)

/** \brief Length for Ifx_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_Bits.D1_SUPPORT */
#define IFX_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_D1_SUPPORT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_Bits.D1_SUPPORT */
#define IFX_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_D1_SUPPORT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_Bits.D1_SUPPORT */
#define IFX_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_D1_SUPPORT_OFF (25u)

/** \brief Length for Ifx_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_Bits.D2_SUPPORT */
#define IFX_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_D2_SUPPORT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_Bits.D2_SUPPORT */
#define IFX_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_D2_SUPPORT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_Bits.D2_SUPPORT */
#define IFX_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_D2_SUPPORT_OFF (26u)

/** \brief Length for Ifx_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_Bits.PME_SUPPORT */
#define IFX_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_PME_SUPPORT_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_Bits.PME_SUPPORT */
#define IFX_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_PME_SUPPORT_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_Bits.PME_SUPPORT */
#define IFX_PCIE_USP_PMCAP_CAP_ID_NXT_PTR_REG_PME_SUPPORT_OFF (27u)

/** \brief Length for Ifx_PCIE_USP_PMCAP_CON_STATUS_REG_Bits.POWER_STATE */
#define IFX_PCIE_USP_PMCAP_CON_STATUS_REG_POWER_STATE_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_PMCAP_CON_STATUS_REG_Bits.POWER_STATE */
#define IFX_PCIE_USP_PMCAP_CON_STATUS_REG_POWER_STATE_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_PMCAP_CON_STATUS_REG_Bits.POWER_STATE */
#define IFX_PCIE_USP_PMCAP_CON_STATUS_REG_POWER_STATE_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PMCAP_CON_STATUS_REG_Bits.NO_SOFT_RST */
#define IFX_PCIE_USP_PMCAP_CON_STATUS_REG_NO_SOFT_RST_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PMCAP_CON_STATUS_REG_Bits.NO_SOFT_RST */
#define IFX_PCIE_USP_PMCAP_CON_STATUS_REG_NO_SOFT_RST_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PMCAP_CON_STATUS_REG_Bits.NO_SOFT_RST */
#define IFX_PCIE_USP_PMCAP_CON_STATUS_REG_NO_SOFT_RST_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_PMCAP_CON_STATUS_REG_Bits.PME_ENABLE */
#define IFX_PCIE_USP_PMCAP_CON_STATUS_REG_PME_ENABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PMCAP_CON_STATUS_REG_Bits.PME_ENABLE */
#define IFX_PCIE_USP_PMCAP_CON_STATUS_REG_PME_ENABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PMCAP_CON_STATUS_REG_Bits.PME_ENABLE */
#define IFX_PCIE_USP_PMCAP_CON_STATUS_REG_PME_ENABLE_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_PMCAP_CON_STATUS_REG_Bits.DATA_SELECT */
#define IFX_PCIE_USP_PMCAP_CON_STATUS_REG_DATA_SELECT_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_PMCAP_CON_STATUS_REG_Bits.DATA_SELECT */
#define IFX_PCIE_USP_PMCAP_CON_STATUS_REG_DATA_SELECT_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_PMCAP_CON_STATUS_REG_Bits.DATA_SELECT */
#define IFX_PCIE_USP_PMCAP_CON_STATUS_REG_DATA_SELECT_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_PMCAP_CON_STATUS_REG_Bits.DATA_SCALE */
#define IFX_PCIE_USP_PMCAP_CON_STATUS_REG_DATA_SCALE_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_PMCAP_CON_STATUS_REG_Bits.DATA_SCALE */
#define IFX_PCIE_USP_PMCAP_CON_STATUS_REG_DATA_SCALE_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_PMCAP_CON_STATUS_REG_Bits.DATA_SCALE */
#define IFX_PCIE_USP_PMCAP_CON_STATUS_REG_DATA_SCALE_OFF (13u)

/** \brief Length for Ifx_PCIE_USP_PMCAP_CON_STATUS_REG_Bits.PME_STATUS */
#define IFX_PCIE_USP_PMCAP_CON_STATUS_REG_PME_STATUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PMCAP_CON_STATUS_REG_Bits.PME_STATUS */
#define IFX_PCIE_USP_PMCAP_CON_STATUS_REG_PME_STATUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PMCAP_CON_STATUS_REG_Bits.PME_STATUS */
#define IFX_PCIE_USP_PMCAP_CON_STATUS_REG_PME_STATUS_OFF (15u)

/** \brief Length for Ifx_PCIE_USP_PMCAP_CON_STATUS_REG_Bits.B2_B3_SUPPORT */
#define IFX_PCIE_USP_PMCAP_CON_STATUS_REG_B2_B3_SUPPORT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PMCAP_CON_STATUS_REG_Bits.B2_B3_SUPPORT */
#define IFX_PCIE_USP_PMCAP_CON_STATUS_REG_B2_B3_SUPPORT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PMCAP_CON_STATUS_REG_Bits.B2_B3_SUPPORT */
#define IFX_PCIE_USP_PMCAP_CON_STATUS_REG_B2_B3_SUPPORT_OFF (22u)

/** \brief Length for Ifx_PCIE_USP_PMCAP_CON_STATUS_REG_Bits.BUS_PWR_CLK_CON_EN */
#define IFX_PCIE_USP_PMCAP_CON_STATUS_REG_BUS_PWR_CLK_CON_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PMCAP_CON_STATUS_REG_Bits.BUS_PWR_CLK_CON_EN */
#define IFX_PCIE_USP_PMCAP_CON_STATUS_REG_BUS_PWR_CLK_CON_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PMCAP_CON_STATUS_REG_Bits.BUS_PWR_CLK_CON_EN */
#define IFX_PCIE_USP_PMCAP_CON_STATUS_REG_BUS_PWR_CLK_CON_EN_OFF (23u)

/** \brief Length for Ifx_PCIE_USP_PMCAP_CON_STATUS_REG_Bits.DATA_REG_ADD_INFO */
#define IFX_PCIE_USP_PMCAP_CON_STATUS_REG_DATA_REG_ADD_INFO_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_PMCAP_CON_STATUS_REG_Bits.DATA_REG_ADD_INFO */
#define IFX_PCIE_USP_PMCAP_CON_STATUS_REG_DATA_REG_ADD_INFO_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_PMCAP_CON_STATUS_REG_Bits.DATA_REG_ADD_INFO */
#define IFX_PCIE_USP_PMCAP_CON_STATUS_REG_DATA_REG_ADD_INFO_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSI_CAP_ID */
#define IFX_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_ID_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSI_CAP_ID */
#define IFX_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_ID_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSI_CAP_ID */
#define IFX_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_ID_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSI_CAP_NEXT_OFFSET */
#define IFX_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_NEXT_OFFSET_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSI_CAP_NEXT_OFFSET */
#define IFX_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_NEXT_OFFSET_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSI_CAP_NEXT_OFFSET */
#define IFX_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_NEXT_OFFSET_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSI_ENABLE */
#define IFX_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_ENABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSI_ENABLE */
#define IFX_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_ENABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSI_ENABLE */
#define IFX_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_ENABLE_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSI_MULTIPLE_MSG_CAP */
#define IFX_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_CAP_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSI_MULTIPLE_MSG_CAP */
#define IFX_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_CAP_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSI_MULTIPLE_MSG_CAP */
#define IFX_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_CAP_OFF (17u)

/** \brief Length for Ifx_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSI_MULTIPLE_MSG_EN */
#define IFX_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_EN_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSI_MULTIPLE_MSG_EN */
#define IFX_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_EN_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSI_MULTIPLE_MSG_EN */
#define IFX_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_EN_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSI_64_BIT_ADDR_CAP */
#define IFX_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_64_BIT_ADDR_CAP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSI_64_BIT_ADDR_CAP */
#define IFX_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_64_BIT_ADDR_CAP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSI_64_BIT_ADDR_CAP */
#define IFX_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_64_BIT_ADDR_CAP_OFF (23u)

/** \brief Length for Ifx_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_Bits.PCI_PVM_SUPPORT */
#define IFX_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_PVM_SUPPORT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_Bits.PCI_PVM_SUPPORT */
#define IFX_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_PVM_SUPPORT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_Bits.PCI_PVM_SUPPORT */
#define IFX_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_PVM_SUPPORT_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSI_EXT_DATA_CAP */
#define IFX_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_EXT_DATA_CAP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSI_EXT_DATA_CAP */
#define IFX_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_EXT_DATA_CAP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSI_EXT_DATA_CAP */
#define IFX_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_EXT_DATA_CAP_OFF (25u)

/** \brief Length for Ifx_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSI_EXT_DATA_EN */
#define IFX_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_EXT_DATA_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSI_EXT_DATA_EN */
#define IFX_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_EXT_DATA_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSI_EXT_DATA_EN */
#define IFX_PCIE_USP_MSICAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_EXT_DATA_EN_OFF (26u)

/** \brief Length for Ifx_PCIE_USP_MSICAP_MSI_CAP_OFF_04H_REG_Bits.PCI_MSI_CAP_OFF_04H */
#define IFX_PCIE_USP_MSICAP_MSI_CAP_OFF_04H_REG_PCI_MSI_CAP_OFF_04H_LEN (30u)

/** \brief Mask for Ifx_PCIE_USP_MSICAP_MSI_CAP_OFF_04H_REG_Bits.PCI_MSI_CAP_OFF_04H */
#define IFX_PCIE_USP_MSICAP_MSI_CAP_OFF_04H_REG_PCI_MSI_CAP_OFF_04H_MSK (0x3fffffffu)

/** \brief Offset for Ifx_PCIE_USP_MSICAP_MSI_CAP_OFF_04H_REG_Bits.PCI_MSI_CAP_OFF_04H */
#define IFX_PCIE_USP_MSICAP_MSI_CAP_OFF_04H_REG_PCI_MSI_CAP_OFF_04H_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_MSICAP_MSI_CAP_OFF_08H_REG_Bits.PCI_MSI_CAP_OFF_08H */
#define IFX_PCIE_USP_MSICAP_MSI_CAP_OFF_08H_REG_PCI_MSI_CAP_OFF_08H_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_MSICAP_MSI_CAP_OFF_08H_REG_Bits.PCI_MSI_CAP_OFF_08H */
#define IFX_PCIE_USP_MSICAP_MSI_CAP_OFF_08H_REG_PCI_MSI_CAP_OFF_08H_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_MSICAP_MSI_CAP_OFF_08H_REG_Bits.PCI_MSI_CAP_OFF_08H */
#define IFX_PCIE_USP_MSICAP_MSI_CAP_OFF_08H_REG_PCI_MSI_CAP_OFF_08H_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_MSICAP_MSI_CAP_OFF_08H_REG_Bits.PCI_MSI_CAP_OFF_0AH */
#define IFX_PCIE_USP_MSICAP_MSI_CAP_OFF_08H_REG_PCI_MSI_CAP_OFF_0AH_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_MSICAP_MSI_CAP_OFF_08H_REG_Bits.PCI_MSI_CAP_OFF_0AH */
#define IFX_PCIE_USP_MSICAP_MSI_CAP_OFF_08H_REG_PCI_MSI_CAP_OFF_0AH_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_MSICAP_MSI_CAP_OFF_08H_REG_Bits.PCI_MSI_CAP_OFF_0AH */
#define IFX_PCIE_USP_MSICAP_MSI_CAP_OFF_08H_REG_PCI_MSI_CAP_OFF_0AH_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_MSICAP_MSI_CAP_OFF_0CH_REG_Bits.PCI_MSI_CAP_OFF_0CH */
#define IFX_PCIE_USP_MSICAP_MSI_CAP_OFF_0CH_REG_PCI_MSI_CAP_OFF_0CH_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_MSICAP_MSI_CAP_OFF_0CH_REG_Bits.PCI_MSI_CAP_OFF_0CH */
#define IFX_PCIE_USP_MSICAP_MSI_CAP_OFF_0CH_REG_PCI_MSI_CAP_OFF_0CH_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_MSICAP_MSI_CAP_OFF_0CH_REG_Bits.PCI_MSI_CAP_OFF_0CH */
#define IFX_PCIE_USP_MSICAP_MSI_CAP_OFF_0CH_REG_PCI_MSI_CAP_OFF_0CH_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_MSICAP_MSI_CAP_OFF_0CH_REG_Bits.PCI_MSI_CAP_OFF_0EH */
#define IFX_PCIE_USP_MSICAP_MSI_CAP_OFF_0CH_REG_PCI_MSI_CAP_OFF_0EH_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_MSICAP_MSI_CAP_OFF_0CH_REG_Bits.PCI_MSI_CAP_OFF_0EH */
#define IFX_PCIE_USP_MSICAP_MSI_CAP_OFF_0CH_REG_PCI_MSI_CAP_OFF_0EH_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_MSICAP_MSI_CAP_OFF_0CH_REG_Bits.PCI_MSI_CAP_OFF_0EH */
#define IFX_PCIE_USP_MSICAP_MSI_CAP_OFF_0CH_REG_PCI_MSI_CAP_OFF_0EH_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_MSICAP_MSI_CAP_OFF_10H_REG_Bits.PCI_MSI_CAP_OFF_10H */
#define IFX_PCIE_USP_MSICAP_MSI_CAP_OFF_10H_REG_PCI_MSI_CAP_OFF_10H_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_MSICAP_MSI_CAP_OFF_10H_REG_Bits.PCI_MSI_CAP_OFF_10H */
#define IFX_PCIE_USP_MSICAP_MSI_CAP_OFF_10H_REG_PCI_MSI_CAP_OFF_10H_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_MSICAP_MSI_CAP_OFF_10H_REG_Bits.PCI_MSI_CAP_OFF_10H */
#define IFX_PCIE_USP_MSICAP_MSI_CAP_OFF_10H_REG_PCI_MSI_CAP_OFF_10H_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_MSICAP_MSI_CAP_OFF_14H_REG_Bits.PCI_MSI_CAP_OFF_14H */
#define IFX_PCIE_USP_MSICAP_MSI_CAP_OFF_14H_REG_PCI_MSI_CAP_OFF_14H_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_MSICAP_MSI_CAP_OFF_14H_REG_Bits.PCI_MSI_CAP_OFF_14H */
#define IFX_PCIE_USP_MSICAP_MSI_CAP_OFF_14H_REG_PCI_MSI_CAP_OFF_14H_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_MSICAP_MSI_CAP_OFF_14H_REG_Bits.PCI_MSI_CAP_OFF_14H */
#define IFX_PCIE_USP_MSICAP_MSI_CAP_OFF_14H_REG_PCI_MSI_CAP_OFF_14H_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_Bits.PCIE_CAP_ID */
#define IFX_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_ID_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_Bits.PCIE_CAP_ID */
#define IFX_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_ID_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_Bits.PCIE_CAP_ID */
#define IFX_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_ID_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_Bits.PCIE_CAP_NEXT_PTR */
#define IFX_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_NEXT_PTR_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_Bits.PCIE_CAP_NEXT_PTR */
#define IFX_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_NEXT_PTR_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_Bits.PCIE_CAP_NEXT_PTR */
#define IFX_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_NEXT_PTR_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_Bits.PCIE_CAP_REG */
#define IFX_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_REG_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_Bits.PCIE_CAP_REG */
#define IFX_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_REG_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_Bits.PCIE_CAP_REG */
#define IFX_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_REG_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_Bits.PCIE_DEV_PORT_TYPE */
#define IFX_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_DEV_PORT_TYPE_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_Bits.PCIE_DEV_PORT_TYPE */
#define IFX_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_DEV_PORT_TYPE_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_Bits.PCIE_DEV_PORT_TYPE */
#define IFX_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_DEV_PORT_TYPE_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_Bits.PCIE_SLOT_IMP */
#define IFX_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_SLOT_IMP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_Bits.PCIE_SLOT_IMP */
#define IFX_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_SLOT_IMP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_Bits.PCIE_SLOT_IMP */
#define IFX_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_SLOT_IMP_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_Bits.PCIE_INT_MSG_NUM */
#define IFX_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_INT_MSG_NUM_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_Bits.PCIE_INT_MSG_NUM */
#define IFX_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_INT_MSG_NUM_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_Bits.PCIE_INT_MSG_NUM */
#define IFX_PCIE_USP_PCIECAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_INT_MSG_NUM_OFF (25u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_Bits.PCIE_CAP_MAX_PAYLOAD_SIZE */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_MAX_PAYLOAD_SIZE_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_Bits.PCIE_CAP_MAX_PAYLOAD_SIZE */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_MAX_PAYLOAD_SIZE_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_Bits.PCIE_CAP_MAX_PAYLOAD_SIZE */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_MAX_PAYLOAD_SIZE_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_Bits.PCIE_CAP_PHANTOM_FUNC_SUPPORT */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_PHANTOM_FUNC_SUPPORT_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_Bits.PCIE_CAP_PHANTOM_FUNC_SUPPORT */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_PHANTOM_FUNC_SUPPORT_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_Bits.PCIE_CAP_PHANTOM_FUNC_SUPPORT */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_PHANTOM_FUNC_SUPPORT_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_Bits.PCIE_CAP_EXT_TAG_SUPP */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_EXT_TAG_SUPP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_Bits.PCIE_CAP_EXT_TAG_SUPP */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_EXT_TAG_SUPP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_Bits.PCIE_CAP_EXT_TAG_SUPP */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_EXT_TAG_SUPP_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_Bits.PCIE_CAP_EP_L0S_ACCPT_LATENCY */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_EP_L0S_ACCPT_LATENCY_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_Bits.PCIE_CAP_EP_L0S_ACCPT_LATENCY */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_EP_L0S_ACCPT_LATENCY_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_Bits.PCIE_CAP_EP_L0S_ACCPT_LATENCY */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_EP_L0S_ACCPT_LATENCY_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_Bits.PCIE_CAP_EP_L1_ACCPT_LATENCY */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_EP_L1_ACCPT_LATENCY_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_Bits.PCIE_CAP_EP_L1_ACCPT_LATENCY */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_EP_L1_ACCPT_LATENCY_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_Bits.PCIE_CAP_EP_L1_ACCPT_LATENCY */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_EP_L1_ACCPT_LATENCY_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_Bits.PCIE_CAP_ROLE_BASED_ERR_REPORT */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_ROLE_BASED_ERR_REPORT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_Bits.PCIE_CAP_ROLE_BASED_ERR_REPORT */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_ROLE_BASED_ERR_REPORT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_Bits.PCIE_CAP_ROLE_BASED_ERR_REPORT */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_ROLE_BASED_ERR_REPORT_OFF (15u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_Bits.PCIE_CAP_CAP_SLOT_PWR_LMT_VALUE */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_CAP_SLOT_PWR_LMT_VALUE_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_Bits.PCIE_CAP_CAP_SLOT_PWR_LMT_VALUE */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_CAP_SLOT_PWR_LMT_VALUE_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_Bits.PCIE_CAP_CAP_SLOT_PWR_LMT_VALUE */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_CAP_SLOT_PWR_LMT_VALUE_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_Bits.PCIE_CAP_CAP_SLOT_PWR_LMT_SCALE */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_CAP_SLOT_PWR_LMT_SCALE_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_Bits.PCIE_CAP_CAP_SLOT_PWR_LMT_SCALE */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_CAP_SLOT_PWR_LMT_SCALE_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_Bits.PCIE_CAP_CAP_SLOT_PWR_LMT_SCALE */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_CAP_SLOT_PWR_LMT_SCALE_OFF (26u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_Bits.PCIE_CAP_FLR_CAP */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_FLR_CAP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_Bits.PCIE_CAP_FLR_CAP */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_FLR_CAP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_Bits.PCIE_CAP_FLR_CAP */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_FLR_CAP_OFF (28u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_CORR_ERR_REPORT_EN */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_REPORT_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_CORR_ERR_REPORT_EN */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_REPORT_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_CORR_ERR_REPORT_EN */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_REPORT_EN_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_NON_FATAL_ERR_REPORT_EN */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_REPORT_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_NON_FATAL_ERR_REPORT_EN */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_REPORT_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_NON_FATAL_ERR_REPORT_EN */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_REPORT_EN_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_FATAL_ERR_REPORT_EN */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_REPORT_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_FATAL_ERR_REPORT_EN */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_REPORT_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_FATAL_ERR_REPORT_EN */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_REPORT_EN_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_UNSUPPORT_REQ_REP_EN */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORT_REQ_REP_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_UNSUPPORT_REQ_REP_EN */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORT_REQ_REP_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_UNSUPPORT_REQ_REP_EN */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORT_REQ_REP_EN_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_EN_REL_ORDER */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_REL_ORDER_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_EN_REL_ORDER */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_REL_ORDER_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_EN_REL_ORDER */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_REL_ORDER_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_MAX_PAYLOAD_SIZE_CS */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_PAYLOAD_SIZE_CS_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_MAX_PAYLOAD_SIZE_CS */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_PAYLOAD_SIZE_CS_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_MAX_PAYLOAD_SIZE_CS */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_PAYLOAD_SIZE_CS_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_EXT_TAG_EN */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EXT_TAG_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_EXT_TAG_EN */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EXT_TAG_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_EXT_TAG_EN */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EXT_TAG_EN_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_PHANTOM_FUNC_EN */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_PHANTOM_FUNC_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_PHANTOM_FUNC_EN */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_PHANTOM_FUNC_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_PHANTOM_FUNC_EN */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_PHANTOM_FUNC_EN_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_AUX_POWER_PM_EN */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_PM_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_AUX_POWER_PM_EN */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_PM_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_AUX_POWER_PM_EN */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_PM_EN_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_EN_NO_SNOOP */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_NO_SNOOP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_EN_NO_SNOOP */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_NO_SNOOP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_EN_NO_SNOOP */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_NO_SNOOP_OFF (11u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_MAX_READ_REQ_SIZE */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_READ_REQ_SIZE_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_MAX_READ_REQ_SIZE */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_READ_REQ_SIZE_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_MAX_READ_REQ_SIZE */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_READ_REQ_SIZE_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_CORR_ERR_DETECTED */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_DETECTED_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_CORR_ERR_DETECTED */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_DETECTED_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_CORR_ERR_DETECTED */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_DETECTED_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_NON_FATAL_ERR_DETECTED */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_DETECTED_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_NON_FATAL_ERR_DETECTED */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_DETECTED_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_NON_FATAL_ERR_DETECTED */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_DETECTED_OFF (17u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_FATAL_ERR_DETECTED */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_DETECTED_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_FATAL_ERR_DETECTED */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_DETECTED_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_FATAL_ERR_DETECTED */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_DETECTED_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_UNSUPPORTED_REQ_DETECTED */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORTED_REQ_DETECTED_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_UNSUPPORTED_REQ_DETECTED */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORTED_REQ_DETECTED_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_UNSUPPORTED_REQ_DETECTED */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORTED_REQ_DETECTED_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_AUX_POWER_DETECTED */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_DETECTED_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_AUX_POWER_DETECTED */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_DETECTED_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_AUX_POWER_DETECTED */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_DETECTED_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_TRANS_PENDING */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_TRANS_PENDING_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_TRANS_PENDING */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_TRANS_PENDING_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_Bits.PCIE_CAP_TRANS_PENDING */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_TRANS_PENDING_OFF (21u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_MAX_LINK_SPEED */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_SPEED_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_MAX_LINK_SPEED */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_SPEED_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_MAX_LINK_SPEED */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_SPEED_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_MAX_LINK_WIDTH */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_WIDTH_LEN (6u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_MAX_LINK_WIDTH */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_WIDTH_MSK (0x3fu)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_MAX_LINK_WIDTH */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_WIDTH_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_L0S_EXIT_LATENCY */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_L0S_EXIT_LATENCY_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_L0S_EXIT_LATENCY */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_L0S_EXIT_LATENCY_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_L0S_EXIT_LATENCY */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_L0S_EXIT_LATENCY_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_L1_EXIT_LATENCY */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_L1_EXIT_LATENCY_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_L1_EXIT_LATENCY */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_L1_EXIT_LATENCY_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_L1_EXIT_LATENCY */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_L1_EXIT_LATENCY_OFF (15u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_CLOCK_POWER_MAN */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_CLOCK_POWER_MAN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_CLOCK_POWER_MAN */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_CLOCK_POWER_MAN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_CLOCK_POWER_MAN */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_CLOCK_POWER_MAN_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_DLL_ACTIVE_REP_CAP */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_DLL_ACTIVE_REP_CAP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_DLL_ACTIVE_REP_CAP */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_DLL_ACTIVE_REP_CAP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_DLL_ACTIVE_REP_CAP */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_DLL_ACTIVE_REP_CAP_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_LINK_BW_NOT_CAP */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_LINK_BW_NOT_CAP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_LINK_BW_NOT_CAP */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_LINK_BW_NOT_CAP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_LINK_BW_NOT_CAP */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_LINK_BW_NOT_CAP_OFF (21u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_ASPM_OPT_COMPLIANCE */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_ASPM_OPT_COMPLIANCE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_ASPM_OPT_COMPLIANCE */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_ASPM_OPT_COMPLIANCE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_ASPM_OPT_COMPLIANCE */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_ASPM_OPT_COMPLIANCE_OFF (22u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_PORT_NUM */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_PORT_NUM_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_PORT_NUM */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_PORT_NUM_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_Bits.PCIE_CAP_PORT_NUM */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES_REG_PCIE_CAP_PORT_NUM_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_ACTIVE_STATE_LINK_PM_CONTROL */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_CONTROL_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_ACTIVE_STATE_LINK_PM_CONTROL */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_CONTROL_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_ACTIVE_STATE_LINK_PM_CONTROL */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_CONTROL_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_RCB */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RCB_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_RCB */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RCB_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_RCB */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RCB_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_LINK_DISABLE */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_DISABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_LINK_DISABLE */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_DISABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_LINK_DISABLE */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_DISABLE_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_RETRAIN_LINK */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RETRAIN_LINK_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_RETRAIN_LINK */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RETRAIN_LINK_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_RETRAIN_LINK */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RETRAIN_LINK_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_COMMON_CLK_CONFIG */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_COMMON_CLK_CONFIG_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_COMMON_CLK_CONFIG */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_COMMON_CLK_CONFIG_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_COMMON_CLK_CONFIG */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_COMMON_CLK_CONFIG_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_EXTENDED_SYNCH */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EXTENDED_SYNCH_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_EXTENDED_SYNCH */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EXTENDED_SYNCH_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_EXTENDED_SYNCH */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EXTENDED_SYNCH_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_EN_CLK_POWER_MAN */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EN_CLK_POWER_MAN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_EN_CLK_POWER_MAN */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EN_CLK_POWER_MAN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_EN_CLK_POWER_MAN */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EN_CLK_POWER_MAN_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_HW_AUTO_WIDTH_DISABLE */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_HW_AUTO_WIDTH_DISABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_HW_AUTO_WIDTH_DISABLE */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_HW_AUTO_WIDTH_DISABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_HW_AUTO_WIDTH_DISABLE */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_HW_AUTO_WIDTH_DISABLE_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_LINK_BW_MAN_INT_EN */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_INT_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_LINK_BW_MAN_INT_EN */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_INT_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_LINK_BW_MAN_INT_EN */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_INT_EN_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_LINK_AUTO_BW_INT_EN */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_INT_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_LINK_AUTO_BW_INT_EN */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_INT_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_LINK_AUTO_BW_INT_EN */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_INT_EN_OFF (11u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_DRS_SIGNALING_CONTROL */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DRS_SIGNALING_CONTROL_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_DRS_SIGNALING_CONTROL */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DRS_SIGNALING_CONTROL_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_DRS_SIGNALING_CONTROL */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DRS_SIGNALING_CONTROL_OFF (14u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_LINK_SPEED */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_SPEED_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_LINK_SPEED */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_SPEED_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_LINK_SPEED */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_SPEED_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_NEGO_LINK_WIDTH */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_NEGO_LINK_WIDTH_LEN (6u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_NEGO_LINK_WIDTH */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_NEGO_LINK_WIDTH_MSK (0x3fu)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_NEGO_LINK_WIDTH */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_NEGO_LINK_WIDTH_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_LINK_TRAINING */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_TRAINING_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_LINK_TRAINING */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_TRAINING_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_LINK_TRAINING */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_TRAINING_OFF (27u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_SLOT_CLK_CONFIG */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_SLOT_CLK_CONFIG_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_SLOT_CLK_CONFIG */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_SLOT_CLK_CONFIG_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_SLOT_CLK_CONFIG */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_SLOT_CLK_CONFIG_OFF (28u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_DLL_ACTIVE */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DLL_ACTIVE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_DLL_ACTIVE */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DLL_ACTIVE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_DLL_ACTIVE */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DLL_ACTIVE_OFF (29u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_LINK_BW_MAN_STATUS */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_STATUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_LINK_BW_MAN_STATUS */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_STATUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_LINK_BW_MAN_STATUS */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_STATUS_OFF (30u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_LINK_AUTO_BW_STATUS */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_STATUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_LINK_AUTO_BW_STATUS */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_STATUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_Bits.PCIE_CAP_LINK_AUTO_BW_STATUS */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_STATUS_OFF (31u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_CPL_TIMEOUT_RANGE */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_RANGE_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_CPL_TIMEOUT_RANGE */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_RANGE_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_CPL_TIMEOUT_RANGE */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_RANGE_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_CPL_TIMEOUT_DISABLE_SUPPORT */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_SUPPORT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_CPL_TIMEOUT_DISABLE_SUPPORT */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_SUPPORT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_CPL_TIMEOUT_DISABLE_SUPPORT */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_SUPPORT_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_ARI_FORWARD_SUPPORT */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_ARI_FORWARD_SUPPORT */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_ARI_FORWARD_SUPPORT */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_ATOMIC_ROUTING_SUPP */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ATOMIC_ROUTING_SUPP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_ATOMIC_ROUTING_SUPP */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ATOMIC_ROUTING_SUPP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_ATOMIC_ROUTING_SUPP */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ATOMIC_ROUTING_SUPP_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_32_ATOMIC_CPL_SUPP */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_32_ATOMIC_CPL_SUPP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_32_ATOMIC_CPL_SUPP */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_32_ATOMIC_CPL_SUPP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_32_ATOMIC_CPL_SUPP */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_32_ATOMIC_CPL_SUPP_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_64_ATOMIC_CPL_SUPP */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_64_ATOMIC_CPL_SUPP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_64_ATOMIC_CPL_SUPP */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_64_ATOMIC_CPL_SUPP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_64_ATOMIC_CPL_SUPP */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_64_ATOMIC_CPL_SUPP_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_128_CAS_CPL_SUPP */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_128_CAS_CPL_SUPP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_128_CAS_CPL_SUPP */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_128_CAS_CPL_SUPP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_128_CAS_CPL_SUPP */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_128_CAS_CPL_SUPP_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_NO_RO_EN_PR2PR_PAR */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_NO_RO_EN_PR2PR_PAR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_NO_RO_EN_PR2PR_PAR */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_NO_RO_EN_PR2PR_PAR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_NO_RO_EN_PR2PR_PAR */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_NO_RO_EN_PR2PR_PAR_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_LTR_SUPP */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_LTR_SUPP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_LTR_SUPP */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_LTR_SUPP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_LTR_SUPP */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_LTR_SUPP_OFF (11u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_TPH_CMPLT_SUPPORT_0 */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_0_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_TPH_CMPLT_SUPPORT_0 */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_0_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_TPH_CMPLT_SUPPORT_0 */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_0_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_TPH_CMPLT_SUPPORT_1 */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_1_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_TPH_CMPLT_SUPPORT_1 */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_1_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_TPH_CMPLT_SUPPORT_1 */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_1_OFF (13u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP2_LN_SYS_CLS */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_LN_SYS_CLS_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP2_LN_SYS_CLS */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_LN_SYS_CLS_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP2_LN_SYS_CLS */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_LN_SYS_CLS_OFF (14u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP2_10_BIT_TAG_COMP_SUPPORT */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_10_BIT_TAG_COMP_SUPPORT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP2_10_BIT_TAG_COMP_SUPPORT */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_10_BIT_TAG_COMP_SUPPORT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP2_10_BIT_TAG_COMP_SUPPORT */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_10_BIT_TAG_COMP_SUPPORT_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP2_10_BIT_TAG_REQ_SUPPORT */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_10_BIT_TAG_REQ_SUPPORT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP2_10_BIT_TAG_REQ_SUPPORT */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_10_BIT_TAG_REQ_SUPPORT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP2_10_BIT_TAG_REQ_SUPPORT */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_10_BIT_TAG_REQ_SUPPORT_OFF (17u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_OBFF_SUPPORT */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_OBFF_SUPPORT_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_OBFF_SUPPORT */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_OBFF_SUPPORT_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_Bits.PCIE_CAP_OBFF_SUPPORT */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_OBFF_SUPPORT_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_Bits.PCIE_CAP_CPL_TIMEOUT_VALUE */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_VALUE_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_Bits.PCIE_CAP_CPL_TIMEOUT_VALUE */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_VALUE_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_Bits.PCIE_CAP_CPL_TIMEOUT_VALUE */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_VALUE_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_Bits.PCIE_CAP_CPL_TIMEOUT_DISABLE */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_Bits.PCIE_CAP_CPL_TIMEOUT_DISABLE */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_Bits.PCIE_CAP_CPL_TIMEOUT_DISABLE */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_Bits.PCIE_CAP_ARI_FORWARD_SUPPORT_CS */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_CS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_Bits.PCIE_CAP_ARI_FORWARD_SUPPORT_CS */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_CS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_Bits.PCIE_CAP_ARI_FORWARD_SUPPORT_CS */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_CS_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_Bits.PCIE_CAP_LTR_EN */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_LTR_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_Bits.PCIE_CAP_LTR_EN */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_LTR_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_Bits.PCIE_CAP_LTR_EN */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_LTR_EN_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_Bits.PCIE_CAP_OBFF_EN */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_OBFF_EN_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_Bits.PCIE_CAP_OBFF_EN */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_OBFF_EN_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_Bits.PCIE_CAP_OBFF_EN */
#define IFX_PCIE_USP_PCIECAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_OBFF_EN_OFF (13u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES2_REG_Bits.PCIE_CAP_SUPPORT_LINK_SPEED_VECTOR */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES2_REG_PCIE_CAP_SUPPORT_LINK_SPEED_VECTOR_LEN (7u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES2_REG_Bits.PCIE_CAP_SUPPORT_LINK_SPEED_VECTOR */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES2_REG_PCIE_CAP_SUPPORT_LINK_SPEED_VECTOR_MSK (0x7fu)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES2_REG_Bits.PCIE_CAP_SUPPORT_LINK_SPEED_VECTOR */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES2_REG_PCIE_CAP_SUPPORT_LINK_SPEED_VECTOR_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES2_REG_Bits.PCIE_CAP_CROSS_LINK_SUPPORT */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES2_REG_PCIE_CAP_CROSS_LINK_SUPPORT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES2_REG_Bits.PCIE_CAP_CROSS_LINK_SUPPORT */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES2_REG_PCIE_CAP_CROSS_LINK_SUPPORT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES2_REG_Bits.PCIE_CAP_CROSS_LINK_SUPPORT */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES2_REG_PCIE_CAP_CROSS_LINK_SUPPORT_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES2_REG_Bits.DRS_SUPPORTED */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES2_REG_DRS_SUPPORTED_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES2_REG_Bits.DRS_SUPPORTED */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES2_REG_DRS_SUPPORTED_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CAPABILITIES2_REG_Bits.DRS_SUPPORTED */
#define IFX_PCIE_USP_PCIECAP_LINK_CAPABILITIES2_REG_DRS_SUPPORTED_OFF (31u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_TARGET_LINK_SPEED */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TARGET_LINK_SPEED_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_TARGET_LINK_SPEED */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TARGET_LINK_SPEED_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_TARGET_LINK_SPEED */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TARGET_LINK_SPEED_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_ENTER_COMPLIANCE */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_COMPLIANCE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_ENTER_COMPLIANCE */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_COMPLIANCE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_ENTER_COMPLIANCE */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_COMPLIANCE_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_HW_AUTO_SPEED_DISABLE */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_HW_AUTO_SPEED_DISABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_HW_AUTO_SPEED_DISABLE */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_HW_AUTO_SPEED_DISABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_HW_AUTO_SPEED_DISABLE */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_HW_AUTO_SPEED_DISABLE_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_SEL_DEEMPHASIS */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_SEL_DEEMPHASIS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_SEL_DEEMPHASIS */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_SEL_DEEMPHASIS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_SEL_DEEMPHASIS */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_SEL_DEEMPHASIS_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_TX_MARGIN */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TX_MARGIN_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_TX_MARGIN */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TX_MARGIN_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_TX_MARGIN */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TX_MARGIN_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_ENTER_MODIFIED_COMPLIANCE */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_MODIFIED_COMPLIANCE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_ENTER_MODIFIED_COMPLIANCE */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_MODIFIED_COMPLIANCE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_ENTER_MODIFIED_COMPLIANCE */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_MODIFIED_COMPLIANCE_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_COMPLIANCE_SOS */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_SOS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_COMPLIANCE_SOS */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_SOS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_COMPLIANCE_SOS */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_SOS_OFF (11u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_COMPLIANCE_PRESET */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_PRESET_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_COMPLIANCE_PRESET */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_PRESET_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_COMPLIANCE_PRESET */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_PRESET_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_CURR_DEEMPHASIS */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_CURR_DEEMPHASIS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_CURR_DEEMPHASIS */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_CURR_DEEMPHASIS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_CURR_DEEMPHASIS */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_CURR_DEEMPHASIS_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_EQ_CPL */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_EQ_CPL */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_EQ_CPL */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_OFF (17u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_EQ_CPL_P1 */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P1_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_EQ_CPL_P1 */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P1_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_EQ_CPL_P1 */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P1_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_EQ_CPL_P2 */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P2_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_EQ_CPL_P2 */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P2_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_EQ_CPL_P2 */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P2_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_EQ_CPL_P3 */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P3_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_EQ_CPL_P3 */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P3_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_EQ_CPL_P3 */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P3_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_LINK_EQ_REQ */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_LINK_EQ_REQ_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_LINK_EQ_REQ */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_LINK_EQ_REQ_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.PCIE_CAP_LINK_EQ_REQ */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_LINK_EQ_REQ_OFF (21u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.DOWNSTREAM_COMPO_PRESENCE */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_DOWNSTREAM_COMPO_PRESENCE_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.DOWNSTREAM_COMPO_PRESENCE */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_DOWNSTREAM_COMPO_PRESENCE_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.DOWNSTREAM_COMPO_PRESENCE */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_DOWNSTREAM_COMPO_PRESENCE_OFF (28u)

/** \brief Length for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.DRS_MESSAGE_RECEIVED */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_DRS_MESSAGE_RECEIVED_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.DRS_MESSAGE_RECEIVED */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_DRS_MESSAGE_RECEIVED_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_Bits.DRS_MESSAGE_RECEIVED */
#define IFX_PCIE_USP_PCIECAP_LINK_CONTROL2_LINK_STATUS2_REG_DRS_MESSAGE_RECEIVED_OFF (31u)

/** \brief Length for Ifx_PCIE_USP_MSIXCAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSIX_CAP_ID */
#define IFX_PCIE_USP_MSIXCAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_CAP_ID_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_MSIXCAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSIX_CAP_ID */
#define IFX_PCIE_USP_MSIXCAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_CAP_ID_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_MSIXCAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSIX_CAP_ID */
#define IFX_PCIE_USP_MSIXCAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_CAP_ID_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_MSIXCAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSIX_CAP_NEXT_OFFSET */
#define IFX_PCIE_USP_MSIXCAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_CAP_NEXT_OFFSET_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_MSIXCAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSIX_CAP_NEXT_OFFSET */
#define IFX_PCIE_USP_MSIXCAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_CAP_NEXT_OFFSET_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_MSIXCAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSIX_CAP_NEXT_OFFSET */
#define IFX_PCIE_USP_MSIXCAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_CAP_NEXT_OFFSET_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_MSIXCAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSIX_TABLE_SIZE */
#define IFX_PCIE_USP_MSIXCAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_TABLE_SIZE_LEN (11u)

/** \brief Mask for Ifx_PCIE_USP_MSIXCAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSIX_TABLE_SIZE */
#define IFX_PCIE_USP_MSIXCAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_TABLE_SIZE_MSK (0x7ffu)

/** \brief Offset for Ifx_PCIE_USP_MSIXCAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSIX_TABLE_SIZE */
#define IFX_PCIE_USP_MSIXCAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_TABLE_SIZE_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_MSIXCAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSIX_FUNCTION_MASK */
#define IFX_PCIE_USP_MSIXCAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_FUNCTION_MASK_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXCAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSIX_FUNCTION_MASK */
#define IFX_PCIE_USP_MSIXCAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_FUNCTION_MASK_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXCAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSIX_FUNCTION_MASK */
#define IFX_PCIE_USP_MSIXCAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_FUNCTION_MASK_OFF (30u)

/** \brief Length for Ifx_PCIE_USP_MSIXCAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSIX_ENABLE */
#define IFX_PCIE_USP_MSIXCAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_ENABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXCAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSIX_ENABLE */
#define IFX_PCIE_USP_MSIXCAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_ENABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXCAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSIX_ENABLE */
#define IFX_PCIE_USP_MSIXCAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_ENABLE_OFF (31u)

/** \brief Length for Ifx_PCIE_USP_MSIXCAP_MSIX_TABLE_OFFSET_REG_Bits.PCI_MSIX_BIR */
#define IFX_PCIE_USP_MSIXCAP_MSIX_TABLE_OFFSET_REG_PCI_MSIX_BIR_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_MSIXCAP_MSIX_TABLE_OFFSET_REG_Bits.PCI_MSIX_BIR */
#define IFX_PCIE_USP_MSIXCAP_MSIX_TABLE_OFFSET_REG_PCI_MSIX_BIR_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_MSIXCAP_MSIX_TABLE_OFFSET_REG_Bits.PCI_MSIX_BIR */
#define IFX_PCIE_USP_MSIXCAP_MSIX_TABLE_OFFSET_REG_PCI_MSIX_BIR_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_MSIXCAP_MSIX_TABLE_OFFSET_REG_Bits.PCI_MSIX_TABLE_OFFSET */
#define IFX_PCIE_USP_MSIXCAP_MSIX_TABLE_OFFSET_REG_PCI_MSIX_TABLE_OFFSET_LEN (29u)

/** \brief Mask for Ifx_PCIE_USP_MSIXCAP_MSIX_TABLE_OFFSET_REG_Bits.PCI_MSIX_TABLE_OFFSET */
#define IFX_PCIE_USP_MSIXCAP_MSIX_TABLE_OFFSET_REG_PCI_MSIX_TABLE_OFFSET_MSK (0x1fffffffu)

/** \brief Offset for Ifx_PCIE_USP_MSIXCAP_MSIX_TABLE_OFFSET_REG_Bits.PCI_MSIX_TABLE_OFFSET */
#define IFX_PCIE_USP_MSIXCAP_MSIX_TABLE_OFFSET_REG_PCI_MSIX_TABLE_OFFSET_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_MSIXCAP_MSIX_PBA_OFFSET_REG_Bits.PCI_MSIX_PBA_BIR */
#define IFX_PCIE_USP_MSIXCAP_MSIX_PBA_OFFSET_REG_PCI_MSIX_PBA_BIR_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_MSIXCAP_MSIX_PBA_OFFSET_REG_Bits.PCI_MSIX_PBA_BIR */
#define IFX_PCIE_USP_MSIXCAP_MSIX_PBA_OFFSET_REG_PCI_MSIX_PBA_BIR_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_MSIXCAP_MSIX_PBA_OFFSET_REG_Bits.PCI_MSIX_PBA_BIR */
#define IFX_PCIE_USP_MSIXCAP_MSIX_PBA_OFFSET_REG_PCI_MSIX_PBA_BIR_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_MSIXCAP_MSIX_PBA_OFFSET_REG_Bits.PCI_MSIX_PBA_OFFSET */
#define IFX_PCIE_USP_MSIXCAP_MSIX_PBA_OFFSET_REG_PCI_MSIX_PBA_OFFSET_LEN (29u)

/** \brief Mask for Ifx_PCIE_USP_MSIXCAP_MSIX_PBA_OFFSET_REG_Bits.PCI_MSIX_PBA_OFFSET */
#define IFX_PCIE_USP_MSIXCAP_MSIX_PBA_OFFSET_REG_PCI_MSIX_PBA_OFFSET_MSK (0x1fffffffu)

/** \brief Offset for Ifx_PCIE_USP_MSIXCAP_MSIX_PBA_OFFSET_REG_Bits.PCI_MSIX_PBA_OFFSET */
#define IFX_PCIE_USP_MSIXCAP_MSIX_PBA_OFFSET_REG_PCI_MSIX_PBA_OFFSET_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_AER_EXT_CAP_HDR_OFF_Bits.CAP_ID */
#define IFX_PCIE_USP_AERCAP_AER_EXT_CAP_HDR_OFF_CAP_ID_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_AER_EXT_CAP_HDR_OFF_Bits.CAP_ID */
#define IFX_PCIE_USP_AERCAP_AER_EXT_CAP_HDR_OFF_CAP_ID_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_AER_EXT_CAP_HDR_OFF_Bits.CAP_ID */
#define IFX_PCIE_USP_AERCAP_AER_EXT_CAP_HDR_OFF_CAP_ID_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_AER_EXT_CAP_HDR_OFF_Bits.CAP_VERSION */
#define IFX_PCIE_USP_AERCAP_AER_EXT_CAP_HDR_OFF_CAP_VERSION_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_AER_EXT_CAP_HDR_OFF_Bits.CAP_VERSION */
#define IFX_PCIE_USP_AERCAP_AER_EXT_CAP_HDR_OFF_CAP_VERSION_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_AER_EXT_CAP_HDR_OFF_Bits.CAP_VERSION */
#define IFX_PCIE_USP_AERCAP_AER_EXT_CAP_HDR_OFF_CAP_VERSION_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_AER_EXT_CAP_HDR_OFF_Bits.NEXT_OFFSET */
#define IFX_PCIE_USP_AERCAP_AER_EXT_CAP_HDR_OFF_NEXT_OFFSET_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_AER_EXT_CAP_HDR_OFF_Bits.NEXT_OFFSET */
#define IFX_PCIE_USP_AERCAP_AER_EXT_CAP_HDR_OFF_NEXT_OFFSET_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_AER_EXT_CAP_HDR_OFF_Bits.NEXT_OFFSET */
#define IFX_PCIE_USP_AERCAP_AER_EXT_CAP_HDR_OFF_NEXT_OFFSET_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.DL_PROTOCOL_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_DL_PROTOCOL_ERR_STATUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.DL_PROTOCOL_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_DL_PROTOCOL_ERR_STATUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.DL_PROTOCOL_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_DL_PROTOCOL_ERR_STATUS_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.SURPRISE_DOWN_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_SURPRISE_DOWN_ERR_STATUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.SURPRISE_DOWN_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_SURPRISE_DOWN_ERR_STATUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.SURPRISE_DOWN_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_SURPRISE_DOWN_ERR_STATUS_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.POIS_TLP_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_POIS_TLP_ERR_STATUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.POIS_TLP_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_POIS_TLP_ERR_STATUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.POIS_TLP_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_POIS_TLP_ERR_STATUS_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.FC_PROTOCOL_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_FC_PROTOCOL_ERR_STATUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.FC_PROTOCOL_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_FC_PROTOCOL_ERR_STATUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.FC_PROTOCOL_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_FC_PROTOCOL_ERR_STATUS_OFF (13u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.CMPLT_TIMEOUT_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_CMPLT_TIMEOUT_ERR_STATUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.CMPLT_TIMEOUT_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_CMPLT_TIMEOUT_ERR_STATUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.CMPLT_TIMEOUT_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_CMPLT_TIMEOUT_ERR_STATUS_OFF (14u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.CMPLT_ABORT_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_CMPLT_ABORT_ERR_STATUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.CMPLT_ABORT_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_CMPLT_ABORT_ERR_STATUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.CMPLT_ABORT_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_CMPLT_ABORT_ERR_STATUS_OFF (15u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.UNEXP_CMPLT_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_UNEXP_CMPLT_ERR_STATUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.UNEXP_CMPLT_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_UNEXP_CMPLT_ERR_STATUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.UNEXP_CMPLT_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_UNEXP_CMPLT_ERR_STATUS_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.REC_OVERFLOW_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_REC_OVERFLOW_ERR_STATUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.REC_OVERFLOW_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_REC_OVERFLOW_ERR_STATUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.REC_OVERFLOW_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_REC_OVERFLOW_ERR_STATUS_OFF (17u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.MALF_TLP_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_MALF_TLP_ERR_STATUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.MALF_TLP_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_MALF_TLP_ERR_STATUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.MALF_TLP_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_MALF_TLP_ERR_STATUS_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.ECRC_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.ECRC_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.ECRC_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.UNSUPPORTED_REQ_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_UNSUPPORTED_REQ_ERR_STATUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.UNSUPPORTED_REQ_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_UNSUPPORTED_REQ_ERR_STATUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.UNSUPPORTED_REQ_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_UNSUPPORTED_REQ_ERR_STATUS_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.INTERNAL_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_INTERNAL_ERR_STATUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.INTERNAL_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_INTERNAL_ERR_STATUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_Bits.INTERNAL_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_STATUS_INTERNAL_ERR_STATUS_OFF (22u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.DL_PROTOCOL_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_DL_PROTOCOL_ERR_MASK_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.DL_PROTOCOL_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_DL_PROTOCOL_ERR_MASK_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.DL_PROTOCOL_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_DL_PROTOCOL_ERR_MASK_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.SURPRISE_DOWN_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_SURPRISE_DOWN_ERR_MASK_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.SURPRISE_DOWN_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_SURPRISE_DOWN_ERR_MASK_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.SURPRISE_DOWN_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_SURPRISE_DOWN_ERR_MASK_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.POIS_TLP_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_POIS_TLP_ERR_MASK_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.POIS_TLP_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_POIS_TLP_ERR_MASK_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.POIS_TLP_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_POIS_TLP_ERR_MASK_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.FC_PROTOCOL_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_FC_PROTOCOL_ERR_MASK_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.FC_PROTOCOL_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_FC_PROTOCOL_ERR_MASK_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.FC_PROTOCOL_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_FC_PROTOCOL_ERR_MASK_OFF (13u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.CMPLT_TIMEOUT_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_CMPLT_TIMEOUT_ERR_MASK_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.CMPLT_TIMEOUT_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_CMPLT_TIMEOUT_ERR_MASK_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.CMPLT_TIMEOUT_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_CMPLT_TIMEOUT_ERR_MASK_OFF (14u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.CMPLT_ABORT_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_CMPLT_ABORT_ERR_MASK_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.CMPLT_ABORT_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_CMPLT_ABORT_ERR_MASK_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.CMPLT_ABORT_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_CMPLT_ABORT_ERR_MASK_OFF (15u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.UNEXP_CMPLT_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_UNEXP_CMPLT_ERR_MASK_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.UNEXP_CMPLT_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_UNEXP_CMPLT_ERR_MASK_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.UNEXP_CMPLT_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_UNEXP_CMPLT_ERR_MASK_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.REC_OVERFLOW_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_REC_OVERFLOW_ERR_MASK_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.REC_OVERFLOW_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_REC_OVERFLOW_ERR_MASK_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.REC_OVERFLOW_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_REC_OVERFLOW_ERR_MASK_OFF (17u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.MALF_TLP_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_MALF_TLP_ERR_MASK_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.MALF_TLP_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_MALF_TLP_ERR_MASK_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.MALF_TLP_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_MALF_TLP_ERR_MASK_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.ECRC_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_ECRC_ERR_MASK_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.ECRC_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_ECRC_ERR_MASK_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.ECRC_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_ECRC_ERR_MASK_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.UNSUPPORTED_REQ_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_UNSUPPORTED_REQ_ERR_MASK_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.UNSUPPORTED_REQ_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_UNSUPPORTED_REQ_ERR_MASK_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.UNSUPPORTED_REQ_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_UNSUPPORTED_REQ_ERR_MASK_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.INTERNAL_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_INTERNAL_ERR_MASK_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.INTERNAL_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_INTERNAL_ERR_MASK_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.INTERNAL_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_INTERNAL_ERR_MASK_OFF (22u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.ATOMIC_EGRESS_BLOCKED_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_ATOMIC_EGRESS_BLOCKED_ERR_MASK_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.ATOMIC_EGRESS_BLOCKED_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_ATOMIC_EGRESS_BLOCKED_ERR_MASK_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.ATOMIC_EGRESS_BLOCKED_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_ATOMIC_EGRESS_BLOCKED_ERR_MASK_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.TLP_PRFX_BLOCKED_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_TLP_PRFX_BLOCKED_ERR_MASK_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.TLP_PRFX_BLOCKED_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_TLP_PRFX_BLOCKED_ERR_MASK_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_MASK_Bits.TLP_PRFX_BLOCKED_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_MASK_TLP_PRFX_BLOCKED_ERR_MASK_OFF (25u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.DL_PROTOCOL_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_DL_PROTOCOL_ERR_SEVERITY_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.DL_PROTOCOL_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_DL_PROTOCOL_ERR_SEVERITY_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.DL_PROTOCOL_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_DL_PROTOCOL_ERR_SEVERITY_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.SURPRISE_DOWN_ERR_SVRITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_SURPRISE_DOWN_ERR_SVRITY_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.SURPRISE_DOWN_ERR_SVRITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_SURPRISE_DOWN_ERR_SVRITY_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.SURPRISE_DOWN_ERR_SVRITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_SURPRISE_DOWN_ERR_SVRITY_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.POIS_TLP_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_POIS_TLP_ERR_SEVERITY_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.POIS_TLP_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_POIS_TLP_ERR_SEVERITY_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.POIS_TLP_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_POIS_TLP_ERR_SEVERITY_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.FC_PROTOCOL_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_FC_PROTOCOL_ERR_SEVERITY_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.FC_PROTOCOL_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_FC_PROTOCOL_ERR_SEVERITY_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.FC_PROTOCOL_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_FC_PROTOCOL_ERR_SEVERITY_OFF (13u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.CMPLT_TIMEOUT_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_CMPLT_TIMEOUT_ERR_SEVERITY_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.CMPLT_TIMEOUT_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_CMPLT_TIMEOUT_ERR_SEVERITY_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.CMPLT_TIMEOUT_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_CMPLT_TIMEOUT_ERR_SEVERITY_OFF (14u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.CMPLT_ABORT_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_CMPLT_ABORT_ERR_SEVERITY_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.CMPLT_ABORT_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_CMPLT_ABORT_ERR_SEVERITY_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.CMPLT_ABORT_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_CMPLT_ABORT_ERR_SEVERITY_OFF (15u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.UNEXP_CMPLT_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_UNEXP_CMPLT_ERR_SEVERITY_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.UNEXP_CMPLT_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_UNEXP_CMPLT_ERR_SEVERITY_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.UNEXP_CMPLT_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_UNEXP_CMPLT_ERR_SEVERITY_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.REC_OVERFLOW_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_REC_OVERFLOW_ERR_SEVERITY_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.REC_OVERFLOW_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_REC_OVERFLOW_ERR_SEVERITY_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.REC_OVERFLOW_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_REC_OVERFLOW_ERR_SEVERITY_OFF (17u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.MALF_TLP_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_MALF_TLP_ERR_SEVERITY_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.MALF_TLP_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_MALF_TLP_ERR_SEVERITY_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.MALF_TLP_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_MALF_TLP_ERR_SEVERITY_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.ECRC_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_ECRC_ERR_SEVERITY_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.ECRC_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_ECRC_ERR_SEVERITY_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.ECRC_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_ECRC_ERR_SEVERITY_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.UNSUPPORTED_REQ_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_UNSUPPORTED_REQ_ERR_SEVERITY_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.UNSUPPORTED_REQ_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_UNSUPPORTED_REQ_ERR_SEVERITY_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.UNSUPPORTED_REQ_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_UNSUPPORTED_REQ_ERR_SEVERITY_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.INTERNAL_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_INTERNAL_ERR_SEVERITY_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.INTERNAL_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_INTERNAL_ERR_SEVERITY_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.INTERNAL_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_INTERNAL_ERR_SEVERITY_OFF (22u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.TLP_PRFX_BLOCKED_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_TLP_PRFX_BLOCKED_ERR_SEVERITY_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.TLP_PRFX_BLOCKED_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_TLP_PRFX_BLOCKED_ERR_SEVERITY_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_UNCORR_ERR_SEV_Bits.TLP_PRFX_BLOCKED_ERR_SEVERITY */
#define IFX_PCIE_USP_AERCAP_UNCORR_ERR_SEV_TLP_PRFX_BLOCKED_ERR_SEVERITY_OFF (25u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_CORR_ERR_STATUS_Bits.RX_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_STATUS_RX_ERR_STATUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_CORR_ERR_STATUS_Bits.RX_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_STATUS_RX_ERR_STATUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_CORR_ERR_STATUS_Bits.RX_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_STATUS_RX_ERR_STATUS_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_CORR_ERR_STATUS_Bits.BAD_TLP_STATUS */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_STATUS_BAD_TLP_STATUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_CORR_ERR_STATUS_Bits.BAD_TLP_STATUS */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_STATUS_BAD_TLP_STATUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_CORR_ERR_STATUS_Bits.BAD_TLP_STATUS */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_STATUS_BAD_TLP_STATUS_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_CORR_ERR_STATUS_Bits.BAD_DLLP_STATUS */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_STATUS_BAD_DLLP_STATUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_CORR_ERR_STATUS_Bits.BAD_DLLP_STATUS */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_STATUS_BAD_DLLP_STATUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_CORR_ERR_STATUS_Bits.BAD_DLLP_STATUS */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_STATUS_BAD_DLLP_STATUS_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_CORR_ERR_STATUS_Bits.REPLAY_NO_ROLEOVER_STATUS */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_STATUS_REPLAY_NO_ROLEOVER_STATUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_CORR_ERR_STATUS_Bits.REPLAY_NO_ROLEOVER_STATUS */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_STATUS_REPLAY_NO_ROLEOVER_STATUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_CORR_ERR_STATUS_Bits.REPLAY_NO_ROLEOVER_STATUS */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_STATUS_REPLAY_NO_ROLEOVER_STATUS_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_CORR_ERR_STATUS_Bits.RPL_TIMER_TIMEOUT_STATUS */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_STATUS_RPL_TIMER_TIMEOUT_STATUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_CORR_ERR_STATUS_Bits.RPL_TIMER_TIMEOUT_STATUS */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_STATUS_RPL_TIMER_TIMEOUT_STATUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_CORR_ERR_STATUS_Bits.RPL_TIMER_TIMEOUT_STATUS */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_STATUS_RPL_TIMER_TIMEOUT_STATUS_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_CORR_ERR_STATUS_Bits.ADVISORY_NON_FATAL_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_STATUS_ADVISORY_NON_FATAL_ERR_STATUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_CORR_ERR_STATUS_Bits.ADVISORY_NON_FATAL_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_STATUS_ADVISORY_NON_FATAL_ERR_STATUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_CORR_ERR_STATUS_Bits.ADVISORY_NON_FATAL_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_STATUS_ADVISORY_NON_FATAL_ERR_STATUS_OFF (13u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_CORR_ERR_STATUS_Bits.CORRECTED_INT_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_STATUS_CORRECTED_INT_ERR_STATUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_CORR_ERR_STATUS_Bits.CORRECTED_INT_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_STATUS_CORRECTED_INT_ERR_STATUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_CORR_ERR_STATUS_Bits.CORRECTED_INT_ERR_STATUS */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_STATUS_CORRECTED_INT_ERR_STATUS_OFF (14u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_CORR_ERR_STATUS_Bits.HEADER_LOG_OVERFLOW_STATUS */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_STATUS_HEADER_LOG_OVERFLOW_STATUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_CORR_ERR_STATUS_Bits.HEADER_LOG_OVERFLOW_STATUS */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_STATUS_HEADER_LOG_OVERFLOW_STATUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_CORR_ERR_STATUS_Bits.HEADER_LOG_OVERFLOW_STATUS */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_STATUS_HEADER_LOG_OVERFLOW_STATUS_OFF (15u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_CORR_ERR_MASK_Bits.RX_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_MASK_RX_ERR_MASK_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_CORR_ERR_MASK_Bits.RX_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_MASK_RX_ERR_MASK_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_CORR_ERR_MASK_Bits.RX_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_MASK_RX_ERR_MASK_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_CORR_ERR_MASK_Bits.BAD_TLP_MASK */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_MASK_BAD_TLP_MASK_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_CORR_ERR_MASK_Bits.BAD_TLP_MASK */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_MASK_BAD_TLP_MASK_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_CORR_ERR_MASK_Bits.BAD_TLP_MASK */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_MASK_BAD_TLP_MASK_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_CORR_ERR_MASK_Bits.BAD_DLLP_MASK */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_MASK_BAD_DLLP_MASK_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_CORR_ERR_MASK_Bits.BAD_DLLP_MASK */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_MASK_BAD_DLLP_MASK_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_CORR_ERR_MASK_Bits.BAD_DLLP_MASK */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_MASK_BAD_DLLP_MASK_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_CORR_ERR_MASK_Bits.REPLAY_NO_ROLEOVER_MASK */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_MASK_REPLAY_NO_ROLEOVER_MASK_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_CORR_ERR_MASK_Bits.REPLAY_NO_ROLEOVER_MASK */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_MASK_REPLAY_NO_ROLEOVER_MASK_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_CORR_ERR_MASK_Bits.REPLAY_NO_ROLEOVER_MASK */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_MASK_REPLAY_NO_ROLEOVER_MASK_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_CORR_ERR_MASK_Bits.RPL_TIMER_TIMEOUT_MASK */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_MASK_RPL_TIMER_TIMEOUT_MASK_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_CORR_ERR_MASK_Bits.RPL_TIMER_TIMEOUT_MASK */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_MASK_RPL_TIMER_TIMEOUT_MASK_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_CORR_ERR_MASK_Bits.RPL_TIMER_TIMEOUT_MASK */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_MASK_RPL_TIMER_TIMEOUT_MASK_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_CORR_ERR_MASK_Bits.ADVISORY_NON_FATAL_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_MASK_ADVISORY_NON_FATAL_ERR_MASK_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_CORR_ERR_MASK_Bits.ADVISORY_NON_FATAL_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_MASK_ADVISORY_NON_FATAL_ERR_MASK_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_CORR_ERR_MASK_Bits.ADVISORY_NON_FATAL_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_MASK_ADVISORY_NON_FATAL_ERR_MASK_OFF (13u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_CORR_ERR_MASK_Bits.CORRECTED_INT_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_MASK_CORRECTED_INT_ERR_MASK_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_CORR_ERR_MASK_Bits.CORRECTED_INT_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_MASK_CORRECTED_INT_ERR_MASK_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_CORR_ERR_MASK_Bits.CORRECTED_INT_ERR_MASK */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_MASK_CORRECTED_INT_ERR_MASK_OFF (14u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_CORR_ERR_MASK_Bits.HEADER_LOG_OVERFLOW_MASK */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_MASK_HEADER_LOG_OVERFLOW_MASK_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_CORR_ERR_MASK_Bits.HEADER_LOG_OVERFLOW_MASK */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_MASK_HEADER_LOG_OVERFLOW_MASK_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_CORR_ERR_MASK_Bits.HEADER_LOG_OVERFLOW_MASK */
#define IFX_PCIE_USP_AERCAP_CORR_ERR_MASK_HEADER_LOG_OVERFLOW_MASK_OFF (15u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_ERR_CAP_CTRL_Bits.FIRST_ERR_POINTER */
#define IFX_PCIE_USP_AERCAP_ERR_CAP_CTRL_FIRST_ERR_POINTER_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_ERR_CAP_CTRL_Bits.FIRST_ERR_POINTER */
#define IFX_PCIE_USP_AERCAP_ERR_CAP_CTRL_FIRST_ERR_POINTER_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_ERR_CAP_CTRL_Bits.FIRST_ERR_POINTER */
#define IFX_PCIE_USP_AERCAP_ERR_CAP_CTRL_FIRST_ERR_POINTER_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_ERR_CAP_CTRL_Bits.ECRC_GEN_CAP */
#define IFX_PCIE_USP_AERCAP_ERR_CAP_CTRL_ECRC_GEN_CAP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_ERR_CAP_CTRL_Bits.ECRC_GEN_CAP */
#define IFX_PCIE_USP_AERCAP_ERR_CAP_CTRL_ECRC_GEN_CAP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_ERR_CAP_CTRL_Bits.ECRC_GEN_CAP */
#define IFX_PCIE_USP_AERCAP_ERR_CAP_CTRL_ECRC_GEN_CAP_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_ERR_CAP_CTRL_Bits.ECRC_GEN_EN */
#define IFX_PCIE_USP_AERCAP_ERR_CAP_CTRL_ECRC_GEN_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_ERR_CAP_CTRL_Bits.ECRC_GEN_EN */
#define IFX_PCIE_USP_AERCAP_ERR_CAP_CTRL_ECRC_GEN_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_ERR_CAP_CTRL_Bits.ECRC_GEN_EN */
#define IFX_PCIE_USP_AERCAP_ERR_CAP_CTRL_ECRC_GEN_EN_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_ERR_CAP_CTRL_Bits.ECRC_CHECK_CAP */
#define IFX_PCIE_USP_AERCAP_ERR_CAP_CTRL_ECRC_CHECK_CAP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_ERR_CAP_CTRL_Bits.ECRC_CHECK_CAP */
#define IFX_PCIE_USP_AERCAP_ERR_CAP_CTRL_ECRC_CHECK_CAP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_ERR_CAP_CTRL_Bits.ECRC_CHECK_CAP */
#define IFX_PCIE_USP_AERCAP_ERR_CAP_CTRL_ECRC_CHECK_CAP_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_ERR_CAP_CTRL_Bits.ECRC_CHECK_EN */
#define IFX_PCIE_USP_AERCAP_ERR_CAP_CTRL_ECRC_CHECK_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_ERR_CAP_CTRL_Bits.ECRC_CHECK_EN */
#define IFX_PCIE_USP_AERCAP_ERR_CAP_CTRL_ECRC_CHECK_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_ERR_CAP_CTRL_Bits.ECRC_CHECK_EN */
#define IFX_PCIE_USP_AERCAP_ERR_CAP_CTRL_ECRC_CHECK_EN_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_ERR_CAP_CTRL_Bits.MULTIPLE_HEADER_CAP */
#define IFX_PCIE_USP_AERCAP_ERR_CAP_CTRL_MULTIPLE_HEADER_CAP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_ERR_CAP_CTRL_Bits.MULTIPLE_HEADER_CAP */
#define IFX_PCIE_USP_AERCAP_ERR_CAP_CTRL_MULTIPLE_HEADER_CAP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_ERR_CAP_CTRL_Bits.MULTIPLE_HEADER_CAP */
#define IFX_PCIE_USP_AERCAP_ERR_CAP_CTRL_MULTIPLE_HEADER_CAP_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_ERR_CAP_CTRL_Bits.MULTIPLE_HEADER_EN */
#define IFX_PCIE_USP_AERCAP_ERR_CAP_CTRL_MULTIPLE_HEADER_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_ERR_CAP_CTRL_Bits.MULTIPLE_HEADER_EN */
#define IFX_PCIE_USP_AERCAP_ERR_CAP_CTRL_MULTIPLE_HEADER_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_ERR_CAP_CTRL_Bits.MULTIPLE_HEADER_EN */
#define IFX_PCIE_USP_AERCAP_ERR_CAP_CTRL_MULTIPLE_HEADER_EN_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_ERR_CAP_CTRL_Bits.CTO_PRFX_HDR_LOG_CAP */
#define IFX_PCIE_USP_AERCAP_ERR_CAP_CTRL_CTO_PRFX_HDR_LOG_CAP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_ERR_CAP_CTRL_Bits.CTO_PRFX_HDR_LOG_CAP */
#define IFX_PCIE_USP_AERCAP_ERR_CAP_CTRL_CTO_PRFX_HDR_LOG_CAP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_ERR_CAP_CTRL_Bits.CTO_PRFX_HDR_LOG_CAP */
#define IFX_PCIE_USP_AERCAP_ERR_CAP_CTRL_CTO_PRFX_HDR_LOG_CAP_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_HDR_LOG_Bits.FIRST_DWORD_FIRST_BYTE */
#define IFX_PCIE_USP_AERCAP_HDR_LOG_FIRST_DWORD_FIRST_BYTE_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_HDR_LOG_Bits.FIRST_DWORD_FIRST_BYTE */
#define IFX_PCIE_USP_AERCAP_HDR_LOG_FIRST_DWORD_FIRST_BYTE_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_HDR_LOG_Bits.FIRST_DWORD_FIRST_BYTE */
#define IFX_PCIE_USP_AERCAP_HDR_LOG_FIRST_DWORD_FIRST_BYTE_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_HDR_LOG_Bits.FIRST_DWORD_SECOND_BYTE */
#define IFX_PCIE_USP_AERCAP_HDR_LOG_FIRST_DWORD_SECOND_BYTE_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_HDR_LOG_Bits.FIRST_DWORD_SECOND_BYTE */
#define IFX_PCIE_USP_AERCAP_HDR_LOG_FIRST_DWORD_SECOND_BYTE_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_HDR_LOG_Bits.FIRST_DWORD_SECOND_BYTE */
#define IFX_PCIE_USP_AERCAP_HDR_LOG_FIRST_DWORD_SECOND_BYTE_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_HDR_LOG_Bits.FIRST_DWORD_THIRD_BYTE */
#define IFX_PCIE_USP_AERCAP_HDR_LOG_FIRST_DWORD_THIRD_BYTE_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_HDR_LOG_Bits.FIRST_DWORD_THIRD_BYTE */
#define IFX_PCIE_USP_AERCAP_HDR_LOG_FIRST_DWORD_THIRD_BYTE_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_HDR_LOG_Bits.FIRST_DWORD_THIRD_BYTE */
#define IFX_PCIE_USP_AERCAP_HDR_LOG_FIRST_DWORD_THIRD_BYTE_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_HDR_LOG_Bits.FIRST_DWORD_FOURTH_BYTE */
#define IFX_PCIE_USP_AERCAP_HDR_LOG_FIRST_DWORD_FOURTH_BYTE_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_HDR_LOG_Bits.FIRST_DWORD_FOURTH_BYTE */
#define IFX_PCIE_USP_AERCAP_HDR_LOG_FIRST_DWORD_FOURTH_BYTE_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_HDR_LOG_Bits.FIRST_DWORD_FOURTH_BYTE */
#define IFX_PCIE_USP_AERCAP_HDR_LOG_FIRST_DWORD_FOURTH_BYTE_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_TLP_PREFIX_LOG_Bits.CFG_TLP_PFX_LOG_1_FIRST_BYTE */
#define IFX_PCIE_USP_AERCAP_TLP_PREFIX_LOG_CFG_TLP_PFX_LOG_1_FIRST_BYTE_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_TLP_PREFIX_LOG_Bits.CFG_TLP_PFX_LOG_1_FIRST_BYTE */
#define IFX_PCIE_USP_AERCAP_TLP_PREFIX_LOG_CFG_TLP_PFX_LOG_1_FIRST_BYTE_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_TLP_PREFIX_LOG_Bits.CFG_TLP_PFX_LOG_1_FIRST_BYTE */
#define IFX_PCIE_USP_AERCAP_TLP_PREFIX_LOG_CFG_TLP_PFX_LOG_1_FIRST_BYTE_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_TLP_PREFIX_LOG_Bits.CFG_TLP_PFX_LOG_1_SECOND_BYTE */
#define IFX_PCIE_USP_AERCAP_TLP_PREFIX_LOG_CFG_TLP_PFX_LOG_1_SECOND_BYTE_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_TLP_PREFIX_LOG_Bits.CFG_TLP_PFX_LOG_1_SECOND_BYTE */
#define IFX_PCIE_USP_AERCAP_TLP_PREFIX_LOG_CFG_TLP_PFX_LOG_1_SECOND_BYTE_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_TLP_PREFIX_LOG_Bits.CFG_TLP_PFX_LOG_1_SECOND_BYTE */
#define IFX_PCIE_USP_AERCAP_TLP_PREFIX_LOG_CFG_TLP_PFX_LOG_1_SECOND_BYTE_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_TLP_PREFIX_LOG_Bits.CFG_TLP_PFX_LOG_1_THIRD_BYTE */
#define IFX_PCIE_USP_AERCAP_TLP_PREFIX_LOG_CFG_TLP_PFX_LOG_1_THIRD_BYTE_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_TLP_PREFIX_LOG_Bits.CFG_TLP_PFX_LOG_1_THIRD_BYTE */
#define IFX_PCIE_USP_AERCAP_TLP_PREFIX_LOG_CFG_TLP_PFX_LOG_1_THIRD_BYTE_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_TLP_PREFIX_LOG_Bits.CFG_TLP_PFX_LOG_1_THIRD_BYTE */
#define IFX_PCIE_USP_AERCAP_TLP_PREFIX_LOG_CFG_TLP_PFX_LOG_1_THIRD_BYTE_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_AERCAP_TLP_PREFIX_LOG_Bits.CFG_TLP_PFX_LOG_1_FOURTH_BYTE */
#define IFX_PCIE_USP_AERCAP_TLP_PREFIX_LOG_CFG_TLP_PFX_LOG_1_FOURTH_BYTE_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_AERCAP_TLP_PREFIX_LOG_Bits.CFG_TLP_PFX_LOG_1_FOURTH_BYTE */
#define IFX_PCIE_USP_AERCAP_TLP_PREFIX_LOG_CFG_TLP_PFX_LOG_1_FOURTH_BYTE_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_AERCAP_TLP_PREFIX_LOG_Bits.CFG_TLP_PFX_LOG_1_FOURTH_BYTE */
#define IFX_PCIE_USP_AERCAP_TLP_PREFIX_LOG_CFG_TLP_PFX_LOG_1_FOURTH_BYTE_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_SNCAP_SN_BASE_Bits.SN_PCIE_EXTENDED_CAP_ID */
#define IFX_PCIE_USP_SNCAP_SN_BASE_SN_PCIE_EXTENDED_CAP_ID_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_SNCAP_SN_BASE_Bits.SN_PCIE_EXTENDED_CAP_ID */
#define IFX_PCIE_USP_SNCAP_SN_BASE_SN_PCIE_EXTENDED_CAP_ID_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_SNCAP_SN_BASE_Bits.SN_PCIE_EXTENDED_CAP_ID */
#define IFX_PCIE_USP_SNCAP_SN_BASE_SN_PCIE_EXTENDED_CAP_ID_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_SNCAP_SN_BASE_Bits.SN_CAP_VERSION */
#define IFX_PCIE_USP_SNCAP_SN_BASE_SN_CAP_VERSION_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_SNCAP_SN_BASE_Bits.SN_CAP_VERSION */
#define IFX_PCIE_USP_SNCAP_SN_BASE_SN_CAP_VERSION_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_SNCAP_SN_BASE_Bits.SN_CAP_VERSION */
#define IFX_PCIE_USP_SNCAP_SN_BASE_SN_CAP_VERSION_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_SNCAP_SN_BASE_Bits.SN_NEXT_OFFSET */
#define IFX_PCIE_USP_SNCAP_SN_BASE_SN_NEXT_OFFSET_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_SNCAP_SN_BASE_Bits.SN_NEXT_OFFSET */
#define IFX_PCIE_USP_SNCAP_SN_BASE_SN_NEXT_OFFSET_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_SNCAP_SN_BASE_Bits.SN_NEXT_OFFSET */
#define IFX_PCIE_USP_SNCAP_SN_BASE_SN_NEXT_OFFSET_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_SNCAP_SER_NUM_REG_DW_1_Bits.SN_SER_NUM_REG_1_DW */
#define IFX_PCIE_USP_SNCAP_SER_NUM_REG_DW_1_SN_SER_NUM_REG_1_DW_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_SNCAP_SER_NUM_REG_DW_1_Bits.SN_SER_NUM_REG_1_DW */
#define IFX_PCIE_USP_SNCAP_SER_NUM_REG_DW_1_SN_SER_NUM_REG_1_DW_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_SNCAP_SER_NUM_REG_DW_1_Bits.SN_SER_NUM_REG_1_DW */
#define IFX_PCIE_USP_SNCAP_SER_NUM_REG_DW_1_SN_SER_NUM_REG_1_DW_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_SNCAP_SER_NUM_REG_DW_2_Bits.SN_SER_NUM_REG_2_DW */
#define IFX_PCIE_USP_SNCAP_SER_NUM_REG_DW_2_SN_SER_NUM_REG_2_DW_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_SNCAP_SER_NUM_REG_DW_2_Bits.SN_SER_NUM_REG_2_DW */
#define IFX_PCIE_USP_SNCAP_SER_NUM_REG_DW_2_SN_SER_NUM_REG_2_DW_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_SNCAP_SER_NUM_REG_DW_2_Bits.SN_SER_NUM_REG_2_DW */
#define IFX_PCIE_USP_SNCAP_SER_NUM_REG_DW_2_SN_SER_NUM_REG_2_DW_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_SPCIECAP_SPCIE_CAP_HEADER_REG_Bits.EXTENDED_CAP_ID */
#define IFX_PCIE_USP_SPCIECAP_SPCIE_CAP_HEADER_REG_EXTENDED_CAP_ID_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_SPCIECAP_SPCIE_CAP_HEADER_REG_Bits.EXTENDED_CAP_ID */
#define IFX_PCIE_USP_SPCIECAP_SPCIE_CAP_HEADER_REG_EXTENDED_CAP_ID_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_SPCIECAP_SPCIE_CAP_HEADER_REG_Bits.EXTENDED_CAP_ID */
#define IFX_PCIE_USP_SPCIECAP_SPCIE_CAP_HEADER_REG_EXTENDED_CAP_ID_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_SPCIECAP_SPCIE_CAP_HEADER_REG_Bits.CAP_VERSION */
#define IFX_PCIE_USP_SPCIECAP_SPCIE_CAP_HEADER_REG_CAP_VERSION_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_SPCIECAP_SPCIE_CAP_HEADER_REG_Bits.CAP_VERSION */
#define IFX_PCIE_USP_SPCIECAP_SPCIE_CAP_HEADER_REG_CAP_VERSION_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_SPCIECAP_SPCIE_CAP_HEADER_REG_Bits.CAP_VERSION */
#define IFX_PCIE_USP_SPCIECAP_SPCIE_CAP_HEADER_REG_CAP_VERSION_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_SPCIECAP_SPCIE_CAP_HEADER_REG_Bits.NEXT_OFFSET */
#define IFX_PCIE_USP_SPCIECAP_SPCIE_CAP_HEADER_REG_NEXT_OFFSET_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_SPCIECAP_SPCIE_CAP_HEADER_REG_Bits.NEXT_OFFSET */
#define IFX_PCIE_USP_SPCIECAP_SPCIE_CAP_HEADER_REG_NEXT_OFFSET_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_SPCIECAP_SPCIE_CAP_HEADER_REG_Bits.NEXT_OFFSET */
#define IFX_PCIE_USP_SPCIECAP_SPCIE_CAP_HEADER_REG_NEXT_OFFSET_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_SPCIECAP_LINK_CONTROL3_REG_Bits.PERFORM_EQ */
#define IFX_PCIE_USP_SPCIECAP_LINK_CONTROL3_REG_PERFORM_EQ_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_SPCIECAP_LINK_CONTROL3_REG_Bits.PERFORM_EQ */
#define IFX_PCIE_USP_SPCIECAP_LINK_CONTROL3_REG_PERFORM_EQ_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_SPCIECAP_LINK_CONTROL3_REG_Bits.PERFORM_EQ */
#define IFX_PCIE_USP_SPCIECAP_LINK_CONTROL3_REG_PERFORM_EQ_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_SPCIECAP_LINK_CONTROL3_REG_Bits.EQ_REQ_INT_EN */
#define IFX_PCIE_USP_SPCIECAP_LINK_CONTROL3_REG_EQ_REQ_INT_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_SPCIECAP_LINK_CONTROL3_REG_Bits.EQ_REQ_INT_EN */
#define IFX_PCIE_USP_SPCIECAP_LINK_CONTROL3_REG_EQ_REQ_INT_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_SPCIECAP_LINK_CONTROL3_REG_Bits.EQ_REQ_INT_EN */
#define IFX_PCIE_USP_SPCIECAP_LINK_CONTROL3_REG_EQ_REQ_INT_EN_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_SPCIECAP_LANE_ERR_STATUS_REG_Bits.LANE_ERR_STATUS */
#define IFX_PCIE_USP_SPCIECAP_LANE_ERR_STATUS_REG_LANE_ERR_STATUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_SPCIECAP_LANE_ERR_STATUS_REG_Bits.LANE_ERR_STATUS */
#define IFX_PCIE_USP_SPCIECAP_LANE_ERR_STATUS_REG_LANE_ERR_STATUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_SPCIECAP_LANE_ERR_STATUS_REG_Bits.LANE_ERR_STATUS */
#define IFX_PCIE_USP_SPCIECAP_LANE_ERR_STATUS_REG_LANE_ERR_STATUS_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_SPCIECAP_SPCIE_CAP_OFF_0CH_REG_Bits.DSP_TX_PRESET0 */
#define IFX_PCIE_USP_SPCIECAP_SPCIE_CAP_OFF_0CH_REG_DSP_TX_PRESET0_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_SPCIECAP_SPCIE_CAP_OFF_0CH_REG_Bits.DSP_TX_PRESET0 */
#define IFX_PCIE_USP_SPCIECAP_SPCIE_CAP_OFF_0CH_REG_DSP_TX_PRESET0_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_SPCIECAP_SPCIE_CAP_OFF_0CH_REG_Bits.DSP_TX_PRESET0 */
#define IFX_PCIE_USP_SPCIECAP_SPCIE_CAP_OFF_0CH_REG_DSP_TX_PRESET0_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_SPCIECAP_SPCIE_CAP_OFF_0CH_REG_Bits.DSP_RX_PRESET_HINT0 */
#define IFX_PCIE_USP_SPCIECAP_SPCIE_CAP_OFF_0CH_REG_DSP_RX_PRESET_HINT0_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_SPCIECAP_SPCIE_CAP_OFF_0CH_REG_Bits.DSP_RX_PRESET_HINT0 */
#define IFX_PCIE_USP_SPCIECAP_SPCIE_CAP_OFF_0CH_REG_DSP_RX_PRESET_HINT0_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_SPCIECAP_SPCIE_CAP_OFF_0CH_REG_Bits.DSP_RX_PRESET_HINT0 */
#define IFX_PCIE_USP_SPCIECAP_SPCIE_CAP_OFF_0CH_REG_DSP_RX_PRESET_HINT0_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_SPCIECAP_SPCIE_CAP_OFF_0CH_REG_Bits.USP_TX_PRESET0 */
#define IFX_PCIE_USP_SPCIECAP_SPCIE_CAP_OFF_0CH_REG_USP_TX_PRESET0_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_SPCIECAP_SPCIE_CAP_OFF_0CH_REG_Bits.USP_TX_PRESET0 */
#define IFX_PCIE_USP_SPCIECAP_SPCIE_CAP_OFF_0CH_REG_USP_TX_PRESET0_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_SPCIECAP_SPCIE_CAP_OFF_0CH_REG_Bits.USP_TX_PRESET0 */
#define IFX_PCIE_USP_SPCIECAP_SPCIE_CAP_OFF_0CH_REG_USP_TX_PRESET0_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_SPCIECAP_SPCIE_CAP_OFF_0CH_REG_Bits.USP_RX_PRESET_HINT0 */
#define IFX_PCIE_USP_SPCIECAP_SPCIE_CAP_OFF_0CH_REG_USP_RX_PRESET_HINT0_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_SPCIECAP_SPCIE_CAP_OFF_0CH_REG_Bits.USP_RX_PRESET_HINT0 */
#define IFX_PCIE_USP_SPCIECAP_SPCIE_CAP_OFF_0CH_REG_USP_RX_PRESET_HINT0_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_SPCIECAP_SPCIE_CAP_OFF_0CH_REG_Bits.USP_RX_PRESET_HINT0 */
#define IFX_PCIE_USP_SPCIECAP_SPCIE_CAP_OFF_0CH_REG_USP_RX_PRESET_HINT0_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_LTRCAP_LTR_CAP_HDR_REG_Bits.CAP_ID */
#define IFX_PCIE_USP_LTRCAP_LTR_CAP_HDR_REG_CAP_ID_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_LTRCAP_LTR_CAP_HDR_REG_Bits.CAP_ID */
#define IFX_PCIE_USP_LTRCAP_LTR_CAP_HDR_REG_CAP_ID_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_LTRCAP_LTR_CAP_HDR_REG_Bits.CAP_ID */
#define IFX_PCIE_USP_LTRCAP_LTR_CAP_HDR_REG_CAP_ID_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_LTRCAP_LTR_CAP_HDR_REG_Bits.CAP_VERSION */
#define IFX_PCIE_USP_LTRCAP_LTR_CAP_HDR_REG_CAP_VERSION_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_LTRCAP_LTR_CAP_HDR_REG_Bits.CAP_VERSION */
#define IFX_PCIE_USP_LTRCAP_LTR_CAP_HDR_REG_CAP_VERSION_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_LTRCAP_LTR_CAP_HDR_REG_Bits.CAP_VERSION */
#define IFX_PCIE_USP_LTRCAP_LTR_CAP_HDR_REG_CAP_VERSION_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_LTRCAP_LTR_CAP_HDR_REG_Bits.NEXT_OFFSET */
#define IFX_PCIE_USP_LTRCAP_LTR_CAP_HDR_REG_NEXT_OFFSET_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_LTRCAP_LTR_CAP_HDR_REG_Bits.NEXT_OFFSET */
#define IFX_PCIE_USP_LTRCAP_LTR_CAP_HDR_REG_NEXT_OFFSET_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_LTRCAP_LTR_CAP_HDR_REG_Bits.NEXT_OFFSET */
#define IFX_PCIE_USP_LTRCAP_LTR_CAP_HDR_REG_NEXT_OFFSET_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_LTRCAP_LTR_LATENCY_REG_Bits.MAX_SNOOP_LAT */
#define IFX_PCIE_USP_LTRCAP_LTR_LATENCY_REG_MAX_SNOOP_LAT_LEN (10u)

/** \brief Mask for Ifx_PCIE_USP_LTRCAP_LTR_LATENCY_REG_Bits.MAX_SNOOP_LAT */
#define IFX_PCIE_USP_LTRCAP_LTR_LATENCY_REG_MAX_SNOOP_LAT_MSK (0x3ffu)

/** \brief Offset for Ifx_PCIE_USP_LTRCAP_LTR_LATENCY_REG_Bits.MAX_SNOOP_LAT */
#define IFX_PCIE_USP_LTRCAP_LTR_LATENCY_REG_MAX_SNOOP_LAT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_LTRCAP_LTR_LATENCY_REG_Bits.MAX_SNOOP_LAT_SCALE */
#define IFX_PCIE_USP_LTRCAP_LTR_LATENCY_REG_MAX_SNOOP_LAT_SCALE_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_LTRCAP_LTR_LATENCY_REG_Bits.MAX_SNOOP_LAT_SCALE */
#define IFX_PCIE_USP_LTRCAP_LTR_LATENCY_REG_MAX_SNOOP_LAT_SCALE_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_LTRCAP_LTR_LATENCY_REG_Bits.MAX_SNOOP_LAT_SCALE */
#define IFX_PCIE_USP_LTRCAP_LTR_LATENCY_REG_MAX_SNOOP_LAT_SCALE_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_LTRCAP_LTR_LATENCY_REG_Bits.MAX_NO_SNOOP_LAT */
#define IFX_PCIE_USP_LTRCAP_LTR_LATENCY_REG_MAX_NO_SNOOP_LAT_LEN (10u)

/** \brief Mask for Ifx_PCIE_USP_LTRCAP_LTR_LATENCY_REG_Bits.MAX_NO_SNOOP_LAT */
#define IFX_PCIE_USP_LTRCAP_LTR_LATENCY_REG_MAX_NO_SNOOP_LAT_MSK (0x3ffu)

/** \brief Offset for Ifx_PCIE_USP_LTRCAP_LTR_LATENCY_REG_Bits.MAX_NO_SNOOP_LAT */
#define IFX_PCIE_USP_LTRCAP_LTR_LATENCY_REG_MAX_NO_SNOOP_LAT_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_LTRCAP_LTR_LATENCY_REG_Bits.MAX_NO_SNOOP_LAT_SCALE */
#define IFX_PCIE_USP_LTRCAP_LTR_LATENCY_REG_MAX_NO_SNOOP_LAT_SCALE_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_LTRCAP_LTR_LATENCY_REG_Bits.MAX_NO_SNOOP_LAT_SCALE */
#define IFX_PCIE_USP_LTRCAP_LTR_LATENCY_REG_MAX_NO_SNOOP_LAT_SCALE_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_LTRCAP_LTR_LATENCY_REG_Bits.MAX_NO_SNOOP_LAT_SCALE */
#define IFX_PCIE_USP_LTRCAP_LTR_LATENCY_REG_MAX_NO_SNOOP_LAT_SCALE_OFF (26u)

/** \brief Length for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAP_HEADER_REG_Bits.EXTENDED_CAP_ID */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAP_HEADER_REG_EXTENDED_CAP_ID_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAP_HEADER_REG_Bits.EXTENDED_CAP_ID */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAP_HEADER_REG_EXTENDED_CAP_ID_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAP_HEADER_REG_Bits.EXTENDED_CAP_ID */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAP_HEADER_REG_EXTENDED_CAP_ID_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAP_HEADER_REG_Bits.CAP_VERSION */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAP_HEADER_REG_CAP_VERSION_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAP_HEADER_REG_Bits.CAP_VERSION */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAP_HEADER_REG_CAP_VERSION_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAP_HEADER_REG_Bits.CAP_VERSION */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAP_HEADER_REG_CAP_VERSION_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAP_HEADER_REG_Bits.NEXT_OFFSET */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAP_HEADER_REG_NEXT_OFFSET_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAP_HEADER_REG_Bits.NEXT_OFFSET */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAP_HEADER_REG_NEXT_OFFSET_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAP_HEADER_REG_Bits.NEXT_OFFSET */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAP_HEADER_REG_NEXT_OFFSET_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_Bits.L1_2_PCIPM_SUPPORT */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_L1_2_PCIPM_SUPPORT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_Bits.L1_2_PCIPM_SUPPORT */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_L1_2_PCIPM_SUPPORT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_Bits.L1_2_PCIPM_SUPPORT */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_L1_2_PCIPM_SUPPORT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_Bits.L1_1_PCIPM_SUPPORT */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_L1_1_PCIPM_SUPPORT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_Bits.L1_1_PCIPM_SUPPORT */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_L1_1_PCIPM_SUPPORT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_Bits.L1_1_PCIPM_SUPPORT */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_L1_1_PCIPM_SUPPORT_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_Bits.L1_2_ASPM_SUPPORT */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_L1_2_ASPM_SUPPORT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_Bits.L1_2_ASPM_SUPPORT */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_L1_2_ASPM_SUPPORT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_Bits.L1_2_ASPM_SUPPORT */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_L1_2_ASPM_SUPPORT_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_Bits.L1_1_ASPM_SUPPORT */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_L1_1_ASPM_SUPPORT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_Bits.L1_1_ASPM_SUPPORT */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_L1_1_ASPM_SUPPORT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_Bits.L1_1_ASPM_SUPPORT */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_L1_1_ASPM_SUPPORT_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_Bits.L1_PMSUB_SUPPORT */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_L1_PMSUB_SUPPORT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_Bits.L1_PMSUB_SUPPORT */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_L1_PMSUB_SUPPORT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_Bits.L1_PMSUB_SUPPORT */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_L1_PMSUB_SUPPORT_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_Bits.COMM_MODE_SUPPORT */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_COMM_MODE_SUPPORT_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_Bits.COMM_MODE_SUPPORT */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_COMM_MODE_SUPPORT_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_Bits.COMM_MODE_SUPPORT */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_COMM_MODE_SUPPORT_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_Bits.PWR_ON_SCALE_SUPPORT */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_PWR_ON_SCALE_SUPPORT_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_Bits.PWR_ON_SCALE_SUPPORT */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_PWR_ON_SCALE_SUPPORT_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_Bits.PWR_ON_SCALE_SUPPORT */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_PWR_ON_SCALE_SUPPORT_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_Bits.PWR_ON_VALUE_SUPPORT */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_PWR_ON_VALUE_SUPPORT_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_Bits.PWR_ON_VALUE_SUPPORT */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_PWR_ON_VALUE_SUPPORT_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_Bits.PWR_ON_VALUE_SUPPORT */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CAPABILITY_REG_PWR_ON_VALUE_SUPPORT_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_Bits.L1_2_PCIPM_EN */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_L1_2_PCIPM_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_Bits.L1_2_PCIPM_EN */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_L1_2_PCIPM_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_Bits.L1_2_PCIPM_EN */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_L1_2_PCIPM_EN_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_Bits.L1_1_PCIPM_EN */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_L1_1_PCIPM_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_Bits.L1_1_PCIPM_EN */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_L1_1_PCIPM_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_Bits.L1_1_PCIPM_EN */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_L1_1_PCIPM_EN_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_Bits.L1_2_ASPM_EN */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_L1_2_ASPM_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_Bits.L1_2_ASPM_EN */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_L1_2_ASPM_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_Bits.L1_2_ASPM_EN */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_L1_2_ASPM_EN_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_Bits.L1_1_ASPM_EN */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_L1_1_ASPM_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_Bits.L1_1_ASPM_EN */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_L1_1_ASPM_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_Bits.L1_1_ASPM_EN */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_L1_1_ASPM_EN_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_Bits.T_COMMON_MODE */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_T_COMMON_MODE_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_Bits.T_COMMON_MODE */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_T_COMMON_MODE_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_Bits.T_COMMON_MODE */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_T_COMMON_MODE_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_Bits.L1_2_TH_VAL */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_L1_2_TH_VAL_LEN (10u)

/** \brief Mask for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_Bits.L1_2_TH_VAL */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_L1_2_TH_VAL_MSK (0x3ffu)

/** \brief Offset for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_Bits.L1_2_TH_VAL */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_L1_2_TH_VAL_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_Bits.L1_2_TH_SCA */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_L1_2_TH_SCA_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_Bits.L1_2_TH_SCA */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_L1_2_TH_SCA_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_Bits.L1_2_TH_SCA */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CONTROL1_REG_L1_2_TH_SCA_OFF (29u)

/** \brief Length for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CONTROL2_REG_Bits.T_POWER_ON_SCALE */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CONTROL2_REG_T_POWER_ON_SCALE_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CONTROL2_REG_Bits.T_POWER_ON_SCALE */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CONTROL2_REG_T_POWER_ON_SCALE_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CONTROL2_REG_Bits.T_POWER_ON_SCALE */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CONTROL2_REG_T_POWER_ON_SCALE_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CONTROL2_REG_Bits.T_POWER_ON_VALUE */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CONTROL2_REG_T_POWER_ON_VALUE_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CONTROL2_REG_Bits.T_POWER_ON_VALUE */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CONTROL2_REG_T_POWER_ON_VALUE_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_L1SUBCAP_L1SUB_CONTROL2_REG_Bits.T_POWER_ON_VALUE */
#define IFX_PCIE_USP_L1SUBCAP_L1SUB_CONTROL2_REG_T_POWER_ON_VALUE_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_RAS_DES_CAP_HEADER_REG_Bits.EXTENDED_CAP_ID */
#define IFX_PCIE_USP_RASDESCAP_RAS_DES_CAP_HEADER_REG_EXTENDED_CAP_ID_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_RAS_DES_CAP_HEADER_REG_Bits.EXTENDED_CAP_ID */
#define IFX_PCIE_USP_RASDESCAP_RAS_DES_CAP_HEADER_REG_EXTENDED_CAP_ID_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_RAS_DES_CAP_HEADER_REG_Bits.EXTENDED_CAP_ID */
#define IFX_PCIE_USP_RASDESCAP_RAS_DES_CAP_HEADER_REG_EXTENDED_CAP_ID_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_RAS_DES_CAP_HEADER_REG_Bits.CAP_VERSION */
#define IFX_PCIE_USP_RASDESCAP_RAS_DES_CAP_HEADER_REG_CAP_VERSION_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_RAS_DES_CAP_HEADER_REG_Bits.CAP_VERSION */
#define IFX_PCIE_USP_RASDESCAP_RAS_DES_CAP_HEADER_REG_CAP_VERSION_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_RAS_DES_CAP_HEADER_REG_Bits.CAP_VERSION */
#define IFX_PCIE_USP_RASDESCAP_RAS_DES_CAP_HEADER_REG_CAP_VERSION_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_RAS_DES_CAP_HEADER_REG_Bits.NEXT_OFFSET */
#define IFX_PCIE_USP_RASDESCAP_RAS_DES_CAP_HEADER_REG_NEXT_OFFSET_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_RAS_DES_CAP_HEADER_REG_Bits.NEXT_OFFSET */
#define IFX_PCIE_USP_RASDESCAP_RAS_DES_CAP_HEADER_REG_NEXT_OFFSET_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_RAS_DES_CAP_HEADER_REG_Bits.NEXT_OFFSET */
#define IFX_PCIE_USP_RASDESCAP_RAS_DES_CAP_HEADER_REG_NEXT_OFFSET_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_VENDOR_SPECIFIC_HEADER_REG_Bits.VSEC_ID */
#define IFX_PCIE_USP_RASDESCAP_VENDOR_SPECIFIC_HEADER_REG_VSEC_ID_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_VENDOR_SPECIFIC_HEADER_REG_Bits.VSEC_ID */
#define IFX_PCIE_USP_RASDESCAP_VENDOR_SPECIFIC_HEADER_REG_VSEC_ID_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_VENDOR_SPECIFIC_HEADER_REG_Bits.VSEC_ID */
#define IFX_PCIE_USP_RASDESCAP_VENDOR_SPECIFIC_HEADER_REG_VSEC_ID_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_VENDOR_SPECIFIC_HEADER_REG_Bits.VSEC_REV */
#define IFX_PCIE_USP_RASDESCAP_VENDOR_SPECIFIC_HEADER_REG_VSEC_REV_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_VENDOR_SPECIFIC_HEADER_REG_Bits.VSEC_REV */
#define IFX_PCIE_USP_RASDESCAP_VENDOR_SPECIFIC_HEADER_REG_VSEC_REV_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_VENDOR_SPECIFIC_HEADER_REG_Bits.VSEC_REV */
#define IFX_PCIE_USP_RASDESCAP_VENDOR_SPECIFIC_HEADER_REG_VSEC_REV_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_VENDOR_SPECIFIC_HEADER_REG_Bits.VSEC_LENGTH */
#define IFX_PCIE_USP_RASDESCAP_VENDOR_SPECIFIC_HEADER_REG_VSEC_LENGTH_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_VENDOR_SPECIFIC_HEADER_REG_Bits.VSEC_LENGTH */
#define IFX_PCIE_USP_RASDESCAP_VENDOR_SPECIFIC_HEADER_REG_VSEC_LENGTH_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_VENDOR_SPECIFIC_HEADER_REG_Bits.VSEC_LENGTH */
#define IFX_PCIE_USP_RASDESCAP_VENDOR_SPECIFIC_HEADER_REG_VSEC_LENGTH_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EVENT_COUNTER_CONTROL_REG_Bits.EVENT_COUNTER_CLEAR */
#define IFX_PCIE_USP_RASDESCAP_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_CLEAR_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EVENT_COUNTER_CONTROL_REG_Bits.EVENT_COUNTER_CLEAR */
#define IFX_PCIE_USP_RASDESCAP_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_CLEAR_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EVENT_COUNTER_CONTROL_REG_Bits.EVENT_COUNTER_CLEAR */
#define IFX_PCIE_USP_RASDESCAP_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_CLEAR_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EVENT_COUNTER_CONTROL_REG_Bits.EVENT_COUNTER_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_ENABLE_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EVENT_COUNTER_CONTROL_REG_Bits.EVENT_COUNTER_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_ENABLE_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EVENT_COUNTER_CONTROL_REG_Bits.EVENT_COUNTER_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_ENABLE_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EVENT_COUNTER_CONTROL_REG_Bits.EVENT_COUNTER_STATUS */
#define IFX_PCIE_USP_RASDESCAP_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_STATUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EVENT_COUNTER_CONTROL_REG_Bits.EVENT_COUNTER_STATUS */
#define IFX_PCIE_USP_RASDESCAP_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_STATUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EVENT_COUNTER_CONTROL_REG_Bits.EVENT_COUNTER_STATUS */
#define IFX_PCIE_USP_RASDESCAP_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_STATUS_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EVENT_COUNTER_CONTROL_REG_Bits.EVENT_COUNTER_LANE_SELECT */
#define IFX_PCIE_USP_RASDESCAP_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_LANE_SELECT_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EVENT_COUNTER_CONTROL_REG_Bits.EVENT_COUNTER_LANE_SELECT */
#define IFX_PCIE_USP_RASDESCAP_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_LANE_SELECT_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EVENT_COUNTER_CONTROL_REG_Bits.EVENT_COUNTER_LANE_SELECT */
#define IFX_PCIE_USP_RASDESCAP_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_LANE_SELECT_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EVENT_COUNTER_CONTROL_REG_Bits.EVENT_COUNTER_EVENT_SELECT */
#define IFX_PCIE_USP_RASDESCAP_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_EVENT_SELECT_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EVENT_COUNTER_CONTROL_REG_Bits.EVENT_COUNTER_EVENT_SELECT */
#define IFX_PCIE_USP_RASDESCAP_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_EVENT_SELECT_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EVENT_COUNTER_CONTROL_REG_Bits.EVENT_COUNTER_EVENT_SELECT */
#define IFX_PCIE_USP_RASDESCAP_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_EVENT_SELECT_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EVENT_COUNTER_DATA_REG_Bits.EVENT_COUNTER_DATA */
#define IFX_PCIE_USP_RASDESCAP_EVENT_COUNTER_DATA_REG_EVENT_COUNTER_DATA_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EVENT_COUNTER_DATA_REG_Bits.EVENT_COUNTER_DATA */
#define IFX_PCIE_USP_RASDESCAP_EVENT_COUNTER_DATA_REG_EVENT_COUNTER_DATA_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EVENT_COUNTER_DATA_REG_Bits.EVENT_COUNTER_DATA */
#define IFX_PCIE_USP_RASDESCAP_EVENT_COUNTER_DATA_REG_EVENT_COUNTER_DATA_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_TIME_BASED_ANALYSIS_CONTROL_REG_Bits.TIMER_START */
#define IFX_PCIE_USP_RASDESCAP_TIME_BASED_ANALYSIS_CONTROL_REG_TIMER_START_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_TIME_BASED_ANALYSIS_CONTROL_REG_Bits.TIMER_START */
#define IFX_PCIE_USP_RASDESCAP_TIME_BASED_ANALYSIS_CONTROL_REG_TIMER_START_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_TIME_BASED_ANALYSIS_CONTROL_REG_Bits.TIMER_START */
#define IFX_PCIE_USP_RASDESCAP_TIME_BASED_ANALYSIS_CONTROL_REG_TIMER_START_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_TIME_BASED_ANALYSIS_CONTROL_REG_Bits.TIME_BASED_DURATION_SELECT */
#define IFX_PCIE_USP_RASDESCAP_TIME_BASED_ANALYSIS_CONTROL_REG_TIME_BASED_DURATION_SELECT_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_TIME_BASED_ANALYSIS_CONTROL_REG_Bits.TIME_BASED_DURATION_SELECT */
#define IFX_PCIE_USP_RASDESCAP_TIME_BASED_ANALYSIS_CONTROL_REG_TIME_BASED_DURATION_SELECT_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_TIME_BASED_ANALYSIS_CONTROL_REG_Bits.TIME_BASED_DURATION_SELECT */
#define IFX_PCIE_USP_RASDESCAP_TIME_BASED_ANALYSIS_CONTROL_REG_TIME_BASED_DURATION_SELECT_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_TIME_BASED_ANALYSIS_CONTROL_REG_Bits.TIME_BASED_REPORT_SELECT */
#define IFX_PCIE_USP_RASDESCAP_TIME_BASED_ANALYSIS_CONTROL_REG_TIME_BASED_REPORT_SELECT_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_TIME_BASED_ANALYSIS_CONTROL_REG_Bits.TIME_BASED_REPORT_SELECT */
#define IFX_PCIE_USP_RASDESCAP_TIME_BASED_ANALYSIS_CONTROL_REG_TIME_BASED_REPORT_SELECT_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_TIME_BASED_ANALYSIS_CONTROL_REG_Bits.TIME_BASED_REPORT_SELECT */
#define IFX_PCIE_USP_RASDESCAP_TIME_BASED_ANALYSIS_CONTROL_REG_TIME_BASED_REPORT_SELECT_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_TIME_BASED_ANALYSIS_DATA_REG_Bits.TIME_BASED_ANALYSIS_DATA */
#define IFX_PCIE_USP_RASDESCAP_TIME_BASED_ANALYSIS_DATA_REG_TIME_BASED_ANALYSIS_DATA_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_TIME_BASED_ANALYSIS_DATA_REG_Bits.TIME_BASED_ANALYSIS_DATA */
#define IFX_PCIE_USP_RASDESCAP_TIME_BASED_ANALYSIS_DATA_REG_TIME_BASED_ANALYSIS_DATA_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_TIME_BASED_ANALYSIS_DATA_REG_Bits.TIME_BASED_ANALYSIS_DATA */
#define IFX_PCIE_USP_RASDESCAP_TIME_BASED_ANALYSIS_DATA_REG_TIME_BASED_ANALYSIS_DATA_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_TIME_BASED_ANALYSIS_DATA_63_32_REG_Bits.TIME_BASED_ANALYSIS_DATA_63_32 */
#define IFX_PCIE_USP_RASDESCAP_TIME_BASED_ANALYSIS_DATA_63_32_REG_TIME_BASED_ANALYSIS_DATA_63_32_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_TIME_BASED_ANALYSIS_DATA_63_32_REG_Bits.TIME_BASED_ANALYSIS_DATA_63_32 */
#define IFX_PCIE_USP_RASDESCAP_TIME_BASED_ANALYSIS_DATA_63_32_REG_TIME_BASED_ANALYSIS_DATA_63_32_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_TIME_BASED_ANALYSIS_DATA_63_32_REG_Bits.TIME_BASED_ANALYSIS_DATA_63_32 */
#define IFX_PCIE_USP_RASDESCAP_TIME_BASED_ANALYSIS_DATA_63_32_REG_TIME_BASED_ANALYSIS_DATA_63_32_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_Bits.ERROR_INJECTION0_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_ERROR_INJECTION0_ENABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_Bits.ERROR_INJECTION0_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_ERROR_INJECTION0_ENABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_Bits.ERROR_INJECTION0_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_ERROR_INJECTION0_ENABLE_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_Bits.ERROR_INJECTION1_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_ERROR_INJECTION1_ENABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_Bits.ERROR_INJECTION1_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_ERROR_INJECTION1_ENABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_Bits.ERROR_INJECTION1_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_ERROR_INJECTION1_ENABLE_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_Bits.ERROR_INJECTION2_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_ERROR_INJECTION2_ENABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_Bits.ERROR_INJECTION2_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_ERROR_INJECTION2_ENABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_Bits.ERROR_INJECTION2_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_ERROR_INJECTION2_ENABLE_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_Bits.ERROR_INJECTION3_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_ERROR_INJECTION3_ENABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_Bits.ERROR_INJECTION3_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_ERROR_INJECTION3_ENABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_Bits.ERROR_INJECTION3_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_ERROR_INJECTION3_ENABLE_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_Bits.ERROR_INJECTION4_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_ERROR_INJECTION4_ENABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_Bits.ERROR_INJECTION4_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_ERROR_INJECTION4_ENABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_Bits.ERROR_INJECTION4_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_ERROR_INJECTION4_ENABLE_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_Bits.ERROR_INJECTION5_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_ERROR_INJECTION5_ENABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_Bits.ERROR_INJECTION5_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_ERROR_INJECTION5_ENABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_Bits.ERROR_INJECTION5_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_ERROR_INJECTION5_ENABLE_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_Bits.ERROR_INJECTION6_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_ERROR_INJECTION6_ENABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_Bits.ERROR_INJECTION6_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_ERROR_INJECTION6_ENABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_Bits.ERROR_INJECTION6_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_EINJ_ENABLE_REG_ERROR_INJECTION6_ENABLE_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EINJ0_CRC_REG_Bits.EINJ0_COUNT */
#define IFX_PCIE_USP_RASDESCAP_EINJ0_CRC_REG_EINJ0_COUNT_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EINJ0_CRC_REG_Bits.EINJ0_COUNT */
#define IFX_PCIE_USP_RASDESCAP_EINJ0_CRC_REG_EINJ0_COUNT_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EINJ0_CRC_REG_Bits.EINJ0_COUNT */
#define IFX_PCIE_USP_RASDESCAP_EINJ0_CRC_REG_EINJ0_COUNT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EINJ0_CRC_REG_Bits.EINJ0_CRC_TYPE */
#define IFX_PCIE_USP_RASDESCAP_EINJ0_CRC_REG_EINJ0_CRC_TYPE_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EINJ0_CRC_REG_Bits.EINJ0_CRC_TYPE */
#define IFX_PCIE_USP_RASDESCAP_EINJ0_CRC_REG_EINJ0_CRC_TYPE_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EINJ0_CRC_REG_Bits.EINJ0_CRC_TYPE */
#define IFX_PCIE_USP_RASDESCAP_EINJ0_CRC_REG_EINJ0_CRC_TYPE_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EINJ1_SEQNUM_REG_Bits.EINJ1_COUNT */
#define IFX_PCIE_USP_RASDESCAP_EINJ1_SEQNUM_REG_EINJ1_COUNT_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EINJ1_SEQNUM_REG_Bits.EINJ1_COUNT */
#define IFX_PCIE_USP_RASDESCAP_EINJ1_SEQNUM_REG_EINJ1_COUNT_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EINJ1_SEQNUM_REG_Bits.EINJ1_COUNT */
#define IFX_PCIE_USP_RASDESCAP_EINJ1_SEQNUM_REG_EINJ1_COUNT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EINJ1_SEQNUM_REG_Bits.EINJ1_SEQNUM_TYPE */
#define IFX_PCIE_USP_RASDESCAP_EINJ1_SEQNUM_REG_EINJ1_SEQNUM_TYPE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EINJ1_SEQNUM_REG_Bits.EINJ1_SEQNUM_TYPE */
#define IFX_PCIE_USP_RASDESCAP_EINJ1_SEQNUM_REG_EINJ1_SEQNUM_TYPE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EINJ1_SEQNUM_REG_Bits.EINJ1_SEQNUM_TYPE */
#define IFX_PCIE_USP_RASDESCAP_EINJ1_SEQNUM_REG_EINJ1_SEQNUM_TYPE_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EINJ1_SEQNUM_REG_Bits.EINJ1_BAD_SEQNUM */
#define IFX_PCIE_USP_RASDESCAP_EINJ1_SEQNUM_REG_EINJ1_BAD_SEQNUM_LEN (13u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EINJ1_SEQNUM_REG_Bits.EINJ1_BAD_SEQNUM */
#define IFX_PCIE_USP_RASDESCAP_EINJ1_SEQNUM_REG_EINJ1_BAD_SEQNUM_MSK (0x1fffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EINJ1_SEQNUM_REG_Bits.EINJ1_BAD_SEQNUM */
#define IFX_PCIE_USP_RASDESCAP_EINJ1_SEQNUM_REG_EINJ1_BAD_SEQNUM_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EINJ2_DLLP_REG_Bits.EINJ2_COUNT */
#define IFX_PCIE_USP_RASDESCAP_EINJ2_DLLP_REG_EINJ2_COUNT_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EINJ2_DLLP_REG_Bits.EINJ2_COUNT */
#define IFX_PCIE_USP_RASDESCAP_EINJ2_DLLP_REG_EINJ2_COUNT_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EINJ2_DLLP_REG_Bits.EINJ2_COUNT */
#define IFX_PCIE_USP_RASDESCAP_EINJ2_DLLP_REG_EINJ2_COUNT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EINJ2_DLLP_REG_Bits.EINJ2_DLLP_TYPE */
#define IFX_PCIE_USP_RASDESCAP_EINJ2_DLLP_REG_EINJ2_DLLP_TYPE_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EINJ2_DLLP_REG_Bits.EINJ2_DLLP_TYPE */
#define IFX_PCIE_USP_RASDESCAP_EINJ2_DLLP_REG_EINJ2_DLLP_TYPE_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EINJ2_DLLP_REG_Bits.EINJ2_DLLP_TYPE */
#define IFX_PCIE_USP_RASDESCAP_EINJ2_DLLP_REG_EINJ2_DLLP_TYPE_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EINJ3_SYMBOL_REG_Bits.EINJ3_COUNT */
#define IFX_PCIE_USP_RASDESCAP_EINJ3_SYMBOL_REG_EINJ3_COUNT_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EINJ3_SYMBOL_REG_Bits.EINJ3_COUNT */
#define IFX_PCIE_USP_RASDESCAP_EINJ3_SYMBOL_REG_EINJ3_COUNT_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EINJ3_SYMBOL_REG_Bits.EINJ3_COUNT */
#define IFX_PCIE_USP_RASDESCAP_EINJ3_SYMBOL_REG_EINJ3_COUNT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EINJ3_SYMBOL_REG_Bits.EINJ3_SYMBOL_TYPE */
#define IFX_PCIE_USP_RASDESCAP_EINJ3_SYMBOL_REG_EINJ3_SYMBOL_TYPE_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EINJ3_SYMBOL_REG_Bits.EINJ3_SYMBOL_TYPE */
#define IFX_PCIE_USP_RASDESCAP_EINJ3_SYMBOL_REG_EINJ3_SYMBOL_TYPE_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EINJ3_SYMBOL_REG_Bits.EINJ3_SYMBOL_TYPE */
#define IFX_PCIE_USP_RASDESCAP_EINJ3_SYMBOL_REG_EINJ3_SYMBOL_TYPE_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EINJ4_FC_REG_Bits.EINJ4_COUNT */
#define IFX_PCIE_USP_RASDESCAP_EINJ4_FC_REG_EINJ4_COUNT_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EINJ4_FC_REG_Bits.EINJ4_COUNT */
#define IFX_PCIE_USP_RASDESCAP_EINJ4_FC_REG_EINJ4_COUNT_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EINJ4_FC_REG_Bits.EINJ4_COUNT */
#define IFX_PCIE_USP_RASDESCAP_EINJ4_FC_REG_EINJ4_COUNT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EINJ4_FC_REG_Bits.EINJ4_UPDFC_TYPE */
#define IFX_PCIE_USP_RASDESCAP_EINJ4_FC_REG_EINJ4_UPDFC_TYPE_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EINJ4_FC_REG_Bits.EINJ4_UPDFC_TYPE */
#define IFX_PCIE_USP_RASDESCAP_EINJ4_FC_REG_EINJ4_UPDFC_TYPE_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EINJ4_FC_REG_Bits.EINJ4_UPDFC_TYPE */
#define IFX_PCIE_USP_RASDESCAP_EINJ4_FC_REG_EINJ4_UPDFC_TYPE_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EINJ4_FC_REG_Bits.EINJ4_VC_NUMBER */
#define IFX_PCIE_USP_RASDESCAP_EINJ4_FC_REG_EINJ4_VC_NUMBER_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EINJ4_FC_REG_Bits.EINJ4_VC_NUMBER */
#define IFX_PCIE_USP_RASDESCAP_EINJ4_FC_REG_EINJ4_VC_NUMBER_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EINJ4_FC_REG_Bits.EINJ4_VC_NUMBER */
#define IFX_PCIE_USP_RASDESCAP_EINJ4_FC_REG_EINJ4_VC_NUMBER_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EINJ4_FC_REG_Bits.EINJ4_BAD_UPDFC_VALUE */
#define IFX_PCIE_USP_RASDESCAP_EINJ4_FC_REG_EINJ4_BAD_UPDFC_VALUE_LEN (13u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EINJ4_FC_REG_Bits.EINJ4_BAD_UPDFC_VALUE */
#define IFX_PCIE_USP_RASDESCAP_EINJ4_FC_REG_EINJ4_BAD_UPDFC_VALUE_MSK (0x1fffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EINJ4_FC_REG_Bits.EINJ4_BAD_UPDFC_VALUE */
#define IFX_PCIE_USP_RASDESCAP_EINJ4_FC_REG_EINJ4_BAD_UPDFC_VALUE_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EINJ5_SP_TLP_REG_Bits.EINJ5_COUNT */
#define IFX_PCIE_USP_RASDESCAP_EINJ5_SP_TLP_REG_EINJ5_COUNT_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EINJ5_SP_TLP_REG_Bits.EINJ5_COUNT */
#define IFX_PCIE_USP_RASDESCAP_EINJ5_SP_TLP_REG_EINJ5_COUNT_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EINJ5_SP_TLP_REG_Bits.EINJ5_COUNT */
#define IFX_PCIE_USP_RASDESCAP_EINJ5_SP_TLP_REG_EINJ5_COUNT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EINJ5_SP_TLP_REG_Bits.EINJ5_SPECIFIED_TLP */
#define IFX_PCIE_USP_RASDESCAP_EINJ5_SP_TLP_REG_EINJ5_SPECIFIED_TLP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EINJ5_SP_TLP_REG_Bits.EINJ5_SPECIFIED_TLP */
#define IFX_PCIE_USP_RASDESCAP_EINJ5_SP_TLP_REG_EINJ5_SPECIFIED_TLP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EINJ5_SP_TLP_REG_Bits.EINJ5_SPECIFIED_TLP */
#define IFX_PCIE_USP_RASDESCAP_EINJ5_SP_TLP_REG_EINJ5_SPECIFIED_TLP_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EINJ6_COMPARE_POINTH_Bits.EINJ6_COMPARE_POINT_H0 */
#define IFX_PCIE_USP_RASDESCAP_EINJ6_COMPARE_POINTH_EINJ6_COMPARE_POINT_H0_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EINJ6_COMPARE_POINTH_Bits.EINJ6_COMPARE_POINT_H0 */
#define IFX_PCIE_USP_RASDESCAP_EINJ6_COMPARE_POINTH_EINJ6_COMPARE_POINT_H0_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EINJ6_COMPARE_POINTH_Bits.EINJ6_COMPARE_POINT_H0 */
#define IFX_PCIE_USP_RASDESCAP_EINJ6_COMPARE_POINTH_EINJ6_COMPARE_POINT_H0_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EINJ6_COMPARE_VALUEH_Bits.EINJ6_COMPARE_VALUE_H0 */
#define IFX_PCIE_USP_RASDESCAP_EINJ6_COMPARE_VALUEH_EINJ6_COMPARE_VALUE_H0_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EINJ6_COMPARE_VALUEH_Bits.EINJ6_COMPARE_VALUE_H0 */
#define IFX_PCIE_USP_RASDESCAP_EINJ6_COMPARE_VALUEH_EINJ6_COMPARE_VALUE_H0_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EINJ6_COMPARE_VALUEH_Bits.EINJ6_COMPARE_VALUE_H0 */
#define IFX_PCIE_USP_RASDESCAP_EINJ6_COMPARE_VALUEH_EINJ6_COMPARE_VALUE_H0_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EINJ6_CHANGE_POINTH_Bits.EINJ6_CHANGE_POINT_H0 */
#define IFX_PCIE_USP_RASDESCAP_EINJ6_CHANGE_POINTH_EINJ6_CHANGE_POINT_H0_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EINJ6_CHANGE_POINTH_Bits.EINJ6_CHANGE_POINT_H0 */
#define IFX_PCIE_USP_RASDESCAP_EINJ6_CHANGE_POINTH_EINJ6_CHANGE_POINT_H0_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EINJ6_CHANGE_POINTH_Bits.EINJ6_CHANGE_POINT_H0 */
#define IFX_PCIE_USP_RASDESCAP_EINJ6_CHANGE_POINTH_EINJ6_CHANGE_POINT_H0_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EINJ6_CHANGE_VALUEH_Bits.EINJ6_CHANGE_VALUE_H0 */
#define IFX_PCIE_USP_RASDESCAP_EINJ6_CHANGE_VALUEH_EINJ6_CHANGE_VALUE_H0_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EINJ6_CHANGE_VALUEH_Bits.EINJ6_CHANGE_VALUE_H0 */
#define IFX_PCIE_USP_RASDESCAP_EINJ6_CHANGE_VALUEH_EINJ6_CHANGE_VALUE_H0_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EINJ6_CHANGE_VALUEH_Bits.EINJ6_CHANGE_VALUE_H0 */
#define IFX_PCIE_USP_RASDESCAP_EINJ6_CHANGE_VALUEH_EINJ6_CHANGE_VALUE_H0_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EINJ6_EINJ6_TLP_REG_Bits.EINJ6_COUNT */
#define IFX_PCIE_USP_RASDESCAP_EINJ6_EINJ6_TLP_REG_EINJ6_COUNT_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EINJ6_EINJ6_TLP_REG_Bits.EINJ6_COUNT */
#define IFX_PCIE_USP_RASDESCAP_EINJ6_EINJ6_TLP_REG_EINJ6_COUNT_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EINJ6_EINJ6_TLP_REG_Bits.EINJ6_COUNT */
#define IFX_PCIE_USP_RASDESCAP_EINJ6_EINJ6_TLP_REG_EINJ6_COUNT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EINJ6_EINJ6_TLP_REG_Bits.EINJ6_INVERTED_CONTROL */
#define IFX_PCIE_USP_RASDESCAP_EINJ6_EINJ6_TLP_REG_EINJ6_INVERTED_CONTROL_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EINJ6_EINJ6_TLP_REG_Bits.EINJ6_INVERTED_CONTROL */
#define IFX_PCIE_USP_RASDESCAP_EINJ6_EINJ6_TLP_REG_EINJ6_INVERTED_CONTROL_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EINJ6_EINJ6_TLP_REG_Bits.EINJ6_INVERTED_CONTROL */
#define IFX_PCIE_USP_RASDESCAP_EINJ6_EINJ6_TLP_REG_EINJ6_INVERTED_CONTROL_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_EINJ6_EINJ6_TLP_REG_Bits.EINJ6_PACKET_TYPE */
#define IFX_PCIE_USP_RASDESCAP_EINJ6_EINJ6_TLP_REG_EINJ6_PACKET_TYPE_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_EINJ6_EINJ6_TLP_REG_Bits.EINJ6_PACKET_TYPE */
#define IFX_PCIE_USP_RASDESCAP_EINJ6_EINJ6_TLP_REG_EINJ6_PACKET_TYPE_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_EINJ6_EINJ6_TLP_REG_Bits.EINJ6_PACKET_TYPE */
#define IFX_PCIE_USP_RASDESCAP_EINJ6_EINJ6_TLP_REG_EINJ6_PACKET_TYPE_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL1_REG_Bits.FORCE_DETECT_LANE */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL1_REG_FORCE_DETECT_LANE_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL1_REG_Bits.FORCE_DETECT_LANE */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL1_REG_FORCE_DETECT_LANE_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL1_REG_Bits.FORCE_DETECT_LANE */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL1_REG_FORCE_DETECT_LANE_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL1_REG_Bits.FORCE_DETECT_LANE_EN */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL1_REG_FORCE_DETECT_LANE_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL1_REG_Bits.FORCE_DETECT_LANE_EN */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL1_REG_FORCE_DETECT_LANE_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL1_REG_Bits.FORCE_DETECT_LANE_EN */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL1_REG_FORCE_DETECT_LANE_EN_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL1_REG_Bits.TX_EIOS_NUM */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL1_REG_TX_EIOS_NUM_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL1_REG_Bits.TX_EIOS_NUM */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL1_REG_TX_EIOS_NUM_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL1_REG_Bits.TX_EIOS_NUM */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL1_REG_TX_EIOS_NUM_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL1_REG_Bits.LOW_POWER_INTERVAL */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL1_REG_LOW_POWER_INTERVAL_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL1_REG_Bits.LOW_POWER_INTERVAL */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL1_REG_LOW_POWER_INTERVAL_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL1_REG_Bits.LOW_POWER_INTERVAL */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL1_REG_LOW_POWER_INTERVAL_OFF (22u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_Bits.HOLD_LTSSM */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_HOLD_LTSSM_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_Bits.HOLD_LTSSM */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_HOLD_LTSSM_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_Bits.HOLD_LTSSM */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_HOLD_LTSSM_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_Bits.RECOVERY_REQUEST */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_RECOVERY_REQUEST_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_Bits.RECOVERY_REQUEST */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_RECOVERY_REQUEST_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_Bits.RECOVERY_REQUEST */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_RECOVERY_REQUEST_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_Bits.NOACK_FORCE_LINKDOWN */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_NOACK_FORCE_LINKDOWN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_Bits.NOACK_FORCE_LINKDOWN */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_NOACK_FORCE_LINKDOWN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_Bits.NOACK_FORCE_LINKDOWN */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_NOACK_FORCE_LINKDOWN_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_Bits.DIRECT_RECIDLE_TO_CONFIG */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_DIRECT_RECIDLE_TO_CONFIG_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_Bits.DIRECT_RECIDLE_TO_CONFIG */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_DIRECT_RECIDLE_TO_CONFIG_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_Bits.DIRECT_RECIDLE_TO_CONFIG */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_DIRECT_RECIDLE_TO_CONFIG_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_Bits.DIRECT_POLCOMP_TO_DETECT */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_DIRECT_POLCOMP_TO_DETECT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_Bits.DIRECT_POLCOMP_TO_DETECT */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_DIRECT_POLCOMP_TO_DETECT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_Bits.DIRECT_POLCOMP_TO_DETECT */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_DIRECT_POLCOMP_TO_DETECT_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_Bits.DIRECT_LPBKSLV_TO_EXIT */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_DIRECT_LPBKSLV_TO_EXIT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_Bits.DIRECT_LPBKSLV_TO_EXIT */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_DIRECT_LPBKSLV_TO_EXIT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_Bits.DIRECT_LPBKSLV_TO_EXIT */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_DIRECT_LPBKSLV_TO_EXIT_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_Bits.FRAMING_ERR_RECOVERY_DISABLE */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_FRAMING_ERR_RECOVERY_DISABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_Bits.FRAMING_ERR_RECOVERY_DISABLE */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_FRAMING_ERR_RECOVERY_DISABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_Bits.FRAMING_ERR_RECOVERY_DISABLE */
#define IFX_PCIE_USP_RASDESCAP_SD_SD_CONTROL2_REG_FRAMING_ERR_RECOVERY_DISABLE_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_Bits.LANE_SELECT */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_LANE_SELECT_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_Bits.LANE_SELECT */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_LANE_SELECT_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_Bits.LANE_SELECT */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_LANE_SELECT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_Bits.PIPE_RXPOLARITY */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_PIPE_RXPOLARITY_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_Bits.PIPE_RXPOLARITY */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_PIPE_RXPOLARITY_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_Bits.PIPE_RXPOLARITY */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_PIPE_RXPOLARITY_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_Bits.PIPE_DETECT_LANE */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_PIPE_DETECT_LANE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_Bits.PIPE_DETECT_LANE */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_PIPE_DETECT_LANE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_Bits.PIPE_DETECT_LANE */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_PIPE_DETECT_LANE_OFF (17u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_Bits.PIPE_RXVALID */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_PIPE_RXVALID_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_Bits.PIPE_RXVALID */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_PIPE_RXVALID_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_Bits.PIPE_RXVALID */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_PIPE_RXVALID_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_Bits.PIPE_RXELECIDLE */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_PIPE_RXELECIDLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_Bits.PIPE_RXELECIDLE */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_PIPE_RXELECIDLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_Bits.PIPE_RXELECIDLE */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_PIPE_RXELECIDLE_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_Bits.PIPE_TXELECIDLE */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_PIPE_TXELECIDLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_Bits.PIPE_TXELECIDLE */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_PIPE_TXELECIDLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_Bits.PIPE_TXELECIDLE */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_PIPE_TXELECIDLE_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_Bits.DESKEW_POINTER */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_DESKEW_POINTER_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_Bits.DESKEW_POINTER */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_DESKEW_POINTER_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_Bits.DESKEW_POINTER */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1LANE_DESKEW_POINTER_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1TSSM_Bits.FRAMING_ERR_PTR */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1TSSM_FRAMING_ERR_PTR_LEN (7u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1TSSM_Bits.FRAMING_ERR_PTR */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1TSSM_FRAMING_ERR_PTR_MSK (0x7fu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1TSSM_Bits.FRAMING_ERR_PTR */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1TSSM_FRAMING_ERR_PTR_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1TSSM_Bits.FRAMING_ERR */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1TSSM_FRAMING_ERR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1TSSM_Bits.FRAMING_ERR */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1TSSM_FRAMING_ERR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1TSSM_Bits.FRAMING_ERR */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1TSSM_FRAMING_ERR_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1TSSM_Bits.PIPE_POWER_DOWN */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1TSSM_PIPE_POWER_DOWN_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1TSSM_Bits.PIPE_POWER_DOWN */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1TSSM_PIPE_POWER_DOWN_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1TSSM_Bits.PIPE_POWER_DOWN */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1TSSM_PIPE_POWER_DOWN_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1TSSM_Bits.LANE_REVERSAL */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1TSSM_LANE_REVERSAL_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1TSSM_Bits.LANE_REVERSAL */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1TSSM_LANE_REVERSAL_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1TSSM_Bits.LANE_REVERSAL */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1TSSM_LANE_REVERSAL_OFF (15u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1TSSM_Bits.LTSSM_VARIABLE */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1TSSM_LTSSM_VARIABLE_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1TSSM_Bits.LTSSM_VARIABLE */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1TSSM_LTSSM_VARIABLE_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L1TSSM_Bits.LTSSM_VARIABLE */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L1TSSM_LTSSM_VARIABLE_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_PMREG_Bits.INTERNAL_PM_MSTATE */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_PMREG_INTERNAL_PM_MSTATE_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_PMREG_Bits.INTERNAL_PM_MSTATE */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_PMREG_INTERNAL_PM_MSTATE_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_PMREG_Bits.INTERNAL_PM_MSTATE */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_PMREG_INTERNAL_PM_MSTATE_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_PMREG_Bits.INTERNAL_PM_SSTATE */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_PMREG_INTERNAL_PM_SSTATE_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_PMREG_Bits.INTERNAL_PM_SSTATE */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_PMREG_INTERNAL_PM_SSTATE_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_PMREG_Bits.INTERNAL_PM_SSTATE */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_PMREG_INTERNAL_PM_SSTATE_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_PMREG_Bits.PME_RESEND_FLAG */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_PMREG_PME_RESEND_FLAG_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_PMREG_Bits.PME_RESEND_FLAG */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_PMREG_PME_RESEND_FLAG_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_PMREG_Bits.PME_RESEND_FLAG */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_PMREG_PME_RESEND_FLAG_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_PMREG_Bits.L1SUB_STATE */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_PMREG_L1SUB_STATE_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_PMREG_Bits.L1SUB_STATE */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_PMREG_L1SUB_STATE_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_PMREG_Bits.L1SUB_STATE */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_PMREG_L1SUB_STATE_OFF (13u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_PMREG_Bits.LATCHED_NFTS */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_PMREG_LATCHED_NFTS_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_PMREG_Bits.LATCHED_NFTS */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_PMREG_LATCHED_NFTS_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_PMREG_Bits.LATCHED_NFTS */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_PMREG_LATCHED_NFTS_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L2REG_Bits.TX_TLP_SEQ_NO */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L2REG_TX_TLP_SEQ_NO_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L2REG_Bits.TX_TLP_SEQ_NO */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L2REG_TX_TLP_SEQ_NO_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L2REG_Bits.TX_TLP_SEQ_NO */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L2REG_TX_TLP_SEQ_NO_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L2REG_Bits.RX_ACK_SEQ_NO */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L2REG_RX_ACK_SEQ_NO_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L2REG_Bits.RX_ACK_SEQ_NO */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L2REG_RX_ACK_SEQ_NO_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L2REG_Bits.RX_ACK_SEQ_NO */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L2REG_RX_ACK_SEQ_NO_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L2REG_Bits.DLCMSM */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L2REG_DLCMSM_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L2REG_Bits.DLCMSM */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L2REG_DLCMSM_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L2REG_Bits.DLCMSM */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L2REG_DLCMSM_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L2REG_Bits.FC_INIT1 */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L2REG_FC_INIT1_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L2REG_Bits.FC_INIT1 */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L2REG_FC_INIT1_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L2REG_Bits.FC_INIT1 */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L2REG_FC_INIT1_OFF (26u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L2REG_Bits.FC_INIT2 */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L2REG_FC_INIT2_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L2REG_Bits.FC_INIT2 */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L2REG_FC_INIT2_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L2REG_Bits.FC_INIT2 */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L2REG_FC_INIT2_OFF (27u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_Bits.CREDIT_SEL_VC */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_CREDIT_SEL_VC_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_Bits.CREDIT_SEL_VC */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_CREDIT_SEL_VC_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_Bits.CREDIT_SEL_VC */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_CREDIT_SEL_VC_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_Bits.CREDIT_SEL_CREDIT_TYPE */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_CREDIT_SEL_CREDIT_TYPE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_Bits.CREDIT_SEL_CREDIT_TYPE */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_CREDIT_SEL_CREDIT_TYPE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_Bits.CREDIT_SEL_CREDIT_TYPE */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_CREDIT_SEL_CREDIT_TYPE_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_Bits.CREDIT_SEL_TLP_TYPE */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_CREDIT_SEL_TLP_TYPE_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_Bits.CREDIT_SEL_TLP_TYPE */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_CREDIT_SEL_TLP_TYPE_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_Bits.CREDIT_SEL_TLP_TYPE */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_CREDIT_SEL_TLP_TYPE_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_Bits.CREDIT_SEL_HD */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_CREDIT_SEL_HD_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_Bits.CREDIT_SEL_HD */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_CREDIT_SEL_HD_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_Bits.CREDIT_SEL_HD */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_CREDIT_SEL_HD_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_Bits.CREDIT_DATA0 */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_CREDIT_DATA0_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_Bits.CREDIT_DATA0 */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_CREDIT_DATA0_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_Bits.CREDIT_DATA0 */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_CREDIT_DATA0_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_Bits.CREDIT_DATA1 */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_CREDIT_DATA1_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_Bits.CREDIT_DATA1 */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_CREDIT_DATA1_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_Bits.CREDIT_DATA1 */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L3L3FC_CREDIT_DATA1_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L3REG_Bits.MFTLP_POINTER */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L3REG_MFTLP_POINTER_LEN (7u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L3REG_Bits.MFTLP_POINTER */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L3REG_MFTLP_POINTER_MSK (0x7fu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L3REG_Bits.MFTLP_POINTER */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L3REG_MFTLP_POINTER_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L3REG_Bits.MFTLP_STATUS */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L3REG_MFTLP_STATUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L3REG_Bits.MFTLP_STATUS */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L3REG_MFTLP_STATUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_STATUS_L3REG_Bits.MFTLP_STATUS */
#define IFX_PCIE_USP_RASDESCAP_SD_STATUS_L3REG_MFTLP_STATUS_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_Bits.EQ_LANE_SEL */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_EQ_LANE_SEL_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_Bits.EQ_LANE_SEL */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_EQ_LANE_SEL_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_Bits.EQ_LANE_SEL */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_EQ_LANE_SEL_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_Bits.EQ_RATE_SEL */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_EQ_RATE_SEL_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_Bits.EQ_RATE_SEL */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_EQ_RATE_SEL_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_Bits.EQ_RATE_SEL */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_EQ_RATE_SEL_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_Bits.EXT_EQ_TIMEOUT */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_EXT_EQ_TIMEOUT_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_Bits.EXT_EQ_TIMEOUT */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_EXT_EQ_TIMEOUT_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_Bits.EXT_EQ_TIMEOUT */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_EXT_EQ_TIMEOUT_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_Bits.EVAL_INTERVAL_TIME */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_EVAL_INTERVAL_TIME_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_Bits.EVAL_INTERVAL_TIME */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_EVAL_INTERVAL_TIME_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_Bits.EVAL_INTERVAL_TIME */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_EVAL_INTERVAL_TIME_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_Bits.FOM_TARGET_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_FOM_TARGET_ENABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_Bits.FOM_TARGET_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_FOM_TARGET_ENABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_Bits.FOM_TARGET_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_FOM_TARGET_ENABLE_OFF (23u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_Bits.FOM_TARGET */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_FOM_TARGET_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_Bits.FOM_TARGET */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_FOM_TARGET_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_Bits.FOM_TARGET */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL1_FOM_TARGET_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_Bits.FORCE_LOCAL_TX_PRE_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_FORCE_LOCAL_TX_PRE_CURSOR_LEN (6u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_Bits.FORCE_LOCAL_TX_PRE_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_FORCE_LOCAL_TX_PRE_CURSOR_MSK (0x3fu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_Bits.FORCE_LOCAL_TX_PRE_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_FORCE_LOCAL_TX_PRE_CURSOR_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_Bits.FORCE_LOCAL_TX_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_FORCE_LOCAL_TX_CURSOR_LEN (6u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_Bits.FORCE_LOCAL_TX_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_FORCE_LOCAL_TX_CURSOR_MSK (0x3fu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_Bits.FORCE_LOCAL_TX_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_FORCE_LOCAL_TX_CURSOR_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_Bits.FORCE_LOCAL_TX_POST_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_FORCE_LOCAL_TX_POST_CURSOR_LEN (6u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_Bits.FORCE_LOCAL_TX_POST_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_FORCE_LOCAL_TX_POST_CURSOR_MSK (0x3fu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_Bits.FORCE_LOCAL_TX_POST_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_FORCE_LOCAL_TX_POST_CURSOR_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_Bits.FORCE_LOCAL_RX_HINT */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_FORCE_LOCAL_RX_HINT_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_Bits.FORCE_LOCAL_RX_HINT */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_FORCE_LOCAL_RX_HINT_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_Bits.FORCE_LOCAL_RX_HINT */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_FORCE_LOCAL_RX_HINT_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_Bits.FORCE_LOCAL_TX_PRESET */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_FORCE_LOCAL_TX_PRESET_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_Bits.FORCE_LOCAL_TX_PRESET */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_FORCE_LOCAL_TX_PRESET_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_Bits.FORCE_LOCAL_TX_PRESET */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_FORCE_LOCAL_TX_PRESET_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_Bits.FORCE_LOCAL_TX_COEF_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_FORCE_LOCAL_TX_COEF_ENABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_Bits.FORCE_LOCAL_TX_COEF_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_FORCE_LOCAL_TX_COEF_ENABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_Bits.FORCE_LOCAL_TX_COEF_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_FORCE_LOCAL_TX_COEF_ENABLE_OFF (28u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_Bits.FORCE_LOCAL_RX_HINT_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_FORCE_LOCAL_RX_HINT_ENABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_Bits.FORCE_LOCAL_RX_HINT_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_FORCE_LOCAL_RX_HINT_ENABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_Bits.FORCE_LOCAL_RX_HINT_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_FORCE_LOCAL_RX_HINT_ENABLE_OFF (29u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_Bits.FORCE_LOCAL_TX_PRESET_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_FORCE_LOCAL_TX_PRESET_ENABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_Bits.FORCE_LOCAL_TX_PRESET_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_FORCE_LOCAL_TX_PRESET_ENABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_Bits.FORCE_LOCAL_TX_PRESET_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL2_FORCE_LOCAL_TX_PRESET_ENABLE_OFF (30u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL3_Bits.FORCE_REMOTE_TX_PRE_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL3_FORCE_REMOTE_TX_PRE_CURSOR_LEN (6u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL3_Bits.FORCE_REMOTE_TX_PRE_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL3_FORCE_REMOTE_TX_PRE_CURSOR_MSK (0x3fu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL3_Bits.FORCE_REMOTE_TX_PRE_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL3_FORCE_REMOTE_TX_PRE_CURSOR_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL3_Bits.FORCE_REMOTE_TX_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL3_FORCE_REMOTE_TX_CURSOR_LEN (6u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL3_Bits.FORCE_REMOTE_TX_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL3_FORCE_REMOTE_TX_CURSOR_MSK (0x3fu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL3_Bits.FORCE_REMOTE_TX_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL3_FORCE_REMOTE_TX_CURSOR_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL3_Bits.FORCE_REMOTE_TX_POST_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL3_FORCE_REMOTE_TX_POST_CURSOR_LEN (6u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL3_Bits.FORCE_REMOTE_TX_POST_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL3_FORCE_REMOTE_TX_POST_CURSOR_MSK (0x3fu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL3_Bits.FORCE_REMOTE_TX_POST_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL3_FORCE_REMOTE_TX_POST_CURSOR_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL3_Bits.FORCE_REMOTE_TX_COEF_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL3_FORCE_REMOTE_TX_COEF_ENABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL3_Bits.FORCE_REMOTE_TX_COEF_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL3_FORCE_REMOTE_TX_COEF_ENABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_CONTROL3_Bits.FORCE_REMOTE_TX_COEF_ENABLE */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_CONTROL3_FORCE_REMOTE_TX_COEF_ENABLE_OFF (28u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_Bits.EQ_SEQUENCE */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_EQ_SEQUENCE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_Bits.EQ_SEQUENCE */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_EQ_SEQUENCE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_Bits.EQ_SEQUENCE */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_EQ_SEQUENCE_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_Bits.EQ_CONVERGENCE_INFO */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_EQ_CONVERGENCE_INFO_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_Bits.EQ_CONVERGENCE_INFO */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_EQ_CONVERGENCE_INFO_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_Bits.EQ_CONVERGENCE_INFO */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_EQ_CONVERGENCE_INFO_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_Bits.EQ_RULEA_VIOLATION */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_EQ_RULEA_VIOLATION_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_Bits.EQ_RULEA_VIOLATION */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_EQ_RULEA_VIOLATION_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_Bits.EQ_RULEA_VIOLATION */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_EQ_RULEA_VIOLATION_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_Bits.EQ_RULEB_VIOLATION */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_EQ_RULEB_VIOLATION_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_Bits.EQ_RULEB_VIOLATION */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_EQ_RULEB_VIOLATION_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_Bits.EQ_RULEB_VIOLATION */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_EQ_RULEB_VIOLATION_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_Bits.EQ_RULEC_VIOLATION */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_EQ_RULEC_VIOLATION_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_Bits.EQ_RULEC_VIOLATION */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_EQ_RULEC_VIOLATION_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_Bits.EQ_RULEC_VIOLATION */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_EQ_RULEC_VIOLATION_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_Bits.EQ_REJECT_EVENT */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_EQ_REJECT_EVENT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_Bits.EQ_REJECT_EVENT */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_EQ_REJECT_EVENT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_Bits.EQ_REJECT_EVENT */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS1_EQ_REJECT_EVENT_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS2_Bits.EQ_LOCAL_PRE_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS2_EQ_LOCAL_PRE_CURSOR_LEN (6u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS2_Bits.EQ_LOCAL_PRE_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS2_EQ_LOCAL_PRE_CURSOR_MSK (0x3fu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS2_Bits.EQ_LOCAL_PRE_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS2_EQ_LOCAL_PRE_CURSOR_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS2_Bits.EQ_LOCAL_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS2_EQ_LOCAL_CURSOR_LEN (6u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS2_Bits.EQ_LOCAL_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS2_EQ_LOCAL_CURSOR_MSK (0x3fu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS2_Bits.EQ_LOCAL_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS2_EQ_LOCAL_CURSOR_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS2_Bits.EQ_LOCAL_POST_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS2_EQ_LOCAL_POST_CURSOR_LEN (6u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS2_Bits.EQ_LOCAL_POST_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS2_EQ_LOCAL_POST_CURSOR_MSK (0x3fu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS2_Bits.EQ_LOCAL_POST_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS2_EQ_LOCAL_POST_CURSOR_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS2_Bits.EQ_LOCAL_RX_HINT */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS2_EQ_LOCAL_RX_HINT_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS2_Bits.EQ_LOCAL_RX_HINT */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS2_EQ_LOCAL_RX_HINT_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS2_Bits.EQ_LOCAL_RX_HINT */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS2_EQ_LOCAL_RX_HINT_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS2_Bits.EQ_LOCAL_FOM_VALUE */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS2_EQ_LOCAL_FOM_VALUE_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS2_Bits.EQ_LOCAL_FOM_VALUE */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS2_EQ_LOCAL_FOM_VALUE_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS2_Bits.EQ_LOCAL_FOM_VALUE */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS2_EQ_LOCAL_FOM_VALUE_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS3_Bits.EQ_REMOTE_PRE_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS3_EQ_REMOTE_PRE_CURSOR_LEN (6u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS3_Bits.EQ_REMOTE_PRE_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS3_EQ_REMOTE_PRE_CURSOR_MSK (0x3fu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS3_Bits.EQ_REMOTE_PRE_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS3_EQ_REMOTE_PRE_CURSOR_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS3_Bits.EQ_REMOTE_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS3_EQ_REMOTE_CURSOR_LEN (6u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS3_Bits.EQ_REMOTE_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS3_EQ_REMOTE_CURSOR_MSK (0x3fu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS3_Bits.EQ_REMOTE_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS3_EQ_REMOTE_CURSOR_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS3_Bits.EQ_REMOTE_POST_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS3_EQ_REMOTE_POST_CURSOR_LEN (6u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS3_Bits.EQ_REMOTE_POST_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS3_EQ_REMOTE_POST_CURSOR_MSK (0x3fu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS3_Bits.EQ_REMOTE_POST_CURSOR */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS3_EQ_REMOTE_POST_CURSOR_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS3_Bits.EQ_REMOTE_LF */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS3_EQ_REMOTE_LF_LEN (6u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS3_Bits.EQ_REMOTE_LF */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS3_EQ_REMOTE_LF_MSK (0x3fu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS3_Bits.EQ_REMOTE_LF */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS3_EQ_REMOTE_LF_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS3_Bits.EQ_REMOTE_FS */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS3_EQ_REMOTE_FS_LEN (6u)

/** \brief Mask for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS3_Bits.EQ_REMOTE_FS */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS3_EQ_REMOTE_FS_MSK (0x3fu)

/** \brief Offset for Ifx_PCIE_USP_RASDESCAP_SD_EQ_STATUS3_Bits.EQ_REMOTE_FS */
#define IFX_PCIE_USP_RASDESCAP_SD_EQ_STATUS3_EQ_REMOTE_FS_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_VSECRASCAP_RASDP_EXT_CAP_HDR_OFF_Bits.ID */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_EXT_CAP_HDR_OFF_ID_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_VSECRASCAP_RASDP_EXT_CAP_HDR_OFF_Bits.ID */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_EXT_CAP_HDR_OFF_ID_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_VSECRASCAP_RASDP_EXT_CAP_HDR_OFF_Bits.ID */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_EXT_CAP_HDR_OFF_ID_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_VSECRASCAP_RASDP_EXT_CAP_HDR_OFF_Bits.CAP */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_EXT_CAP_HDR_OFF_CAP_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_VSECRASCAP_RASDP_EXT_CAP_HDR_OFF_Bits.CAP */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_EXT_CAP_HDR_OFF_CAP_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_VSECRASCAP_RASDP_EXT_CAP_HDR_OFF_Bits.CAP */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_EXT_CAP_HDR_OFF_CAP_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_VSECRASCAP_RASDP_EXT_CAP_HDR_OFF_Bits.NEXT_OFFSET */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_EXT_CAP_HDR_OFF_NEXT_OFFSET_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_VSECRASCAP_RASDP_EXT_CAP_HDR_OFF_Bits.NEXT_OFFSET */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_EXT_CAP_HDR_OFF_NEXT_OFFSET_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_VSECRASCAP_RASDP_EXT_CAP_HDR_OFF_Bits.NEXT_OFFSET */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_EXT_CAP_HDR_OFF_NEXT_OFFSET_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_VSECRASCAP_RASDP_VENDOR_SPECIFIC_HDR_OFF_Bits.VSEC_ID */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_VENDOR_SPECIFIC_HDR_OFF_VSEC_ID_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_VSECRASCAP_RASDP_VENDOR_SPECIFIC_HDR_OFF_Bits.VSEC_ID */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_VENDOR_SPECIFIC_HDR_OFF_VSEC_ID_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_VSECRASCAP_RASDP_VENDOR_SPECIFIC_HDR_OFF_Bits.VSEC_ID */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_VENDOR_SPECIFIC_HDR_OFF_VSEC_ID_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_VSECRASCAP_RASDP_VENDOR_SPECIFIC_HDR_OFF_Bits.VSEC_REV */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_VENDOR_SPECIFIC_HDR_OFF_VSEC_REV_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_VSECRASCAP_RASDP_VENDOR_SPECIFIC_HDR_OFF_Bits.VSEC_REV */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_VENDOR_SPECIFIC_HDR_OFF_VSEC_REV_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_VSECRASCAP_RASDP_VENDOR_SPECIFIC_HDR_OFF_Bits.VSEC_REV */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_VENDOR_SPECIFIC_HDR_OFF_VSEC_REV_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_VSECRASCAP_RASDP_VENDOR_SPECIFIC_HDR_OFF_Bits.VSEC_LENGTH */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_VENDOR_SPECIFIC_HDR_OFF_VSEC_LENGTH_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_VSECRASCAP_RASDP_VENDOR_SPECIFIC_HDR_OFF_Bits.VSEC_LENGTH */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_VENDOR_SPECIFIC_HDR_OFF_VSEC_LENGTH_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_VSECRASCAP_RASDP_VENDOR_SPECIFIC_HDR_OFF_Bits.VSEC_LENGTH */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_VENDOR_SPECIFIC_HDR_OFF_VSEC_LENGTH_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_TX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_TX_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_TX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_TX_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_TX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_TX_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_AXI_BRIDGE_MASTER */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_AXI_BRIDGE_MASTER_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_AXI_BRIDGE_MASTER */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_AXI_BRIDGE_MASTER_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_AXI_BRIDGE_MASTER */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_AXI_BRIDGE_MASTER_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_AXI_BRIDGE_OUTBOUND */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_AXI_BRIDGE_OUTBOUND_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_AXI_BRIDGE_OUTBOUND */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_AXI_BRIDGE_OUTBOUND_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_AXI_BRIDGE_OUTBOUND */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_AXI_BRIDGE_OUTBOUND_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_DMA_WRITE */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_DMA_WRITE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_DMA_WRITE */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_DMA_WRITE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_DMA_WRITE */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_DMA_WRITE_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_LAYER2_TX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_LAYER2_TX_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_LAYER2_TX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_LAYER2_TX_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_LAYER2_TX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_LAYER2_TX_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_LAYER3_TX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_LAYER3_TX_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_LAYER3_TX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_LAYER3_TX_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_LAYER3_TX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_LAYER3_TX_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_ADM_TX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_ADM_TX_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_ADM_TX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_ADM_TX_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_ADM_TX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_ADM_TX_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_CXS_TX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_CXS_TX_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_CXS_TX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_CXS_TX_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_CXS_TX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_CXS_TX_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_DTIM_TX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_DTIM_TX_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_DTIM_TX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_DTIM_TX_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_DTIM_TX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_DTIM_TX_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_RX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_RX_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_RX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_RX_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_RX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_RX_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_AXI_BRIDGE_INBOUND_COMPLETION */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_AXI_BRIDGE_INBOUND_COMPLETION_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_AXI_BRIDGE_INBOUND_COMPLETION */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_AXI_BRIDGE_INBOUND_COMPLETION_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_AXI_BRIDGE_INBOUND_COMPLETION */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_AXI_BRIDGE_INBOUND_COMPLETION_OFF (17u)

/** \brief Length for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_AXI_BRIDGE_INBOUND_REQUEST */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_AXI_BRIDGE_INBOUND_REQUEST_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_AXI_BRIDGE_INBOUND_REQUEST */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_AXI_BRIDGE_INBOUND_REQUEST_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_AXI_BRIDGE_INBOUND_REQUEST */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_AXI_BRIDGE_INBOUND_REQUEST_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_DMA_READ */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_DMA_READ_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_DMA_READ */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_DMA_READ_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_DMA_READ */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_DMA_READ_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_LAYER2_RX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_LAYER2_RX_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_LAYER2_RX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_LAYER2_RX_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_LAYER2_RX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_LAYER2_RX_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_LAYER3_RX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_LAYER3_RX_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_LAYER3_RX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_LAYER3_RX_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_LAYER3_RX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_LAYER3_RX_OFF (21u)

/** \brief Length for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_ADM_RX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_ADM_RX_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_ADM_RX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_ADM_RX_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_ADM_RX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_ADM_RX_OFF (22u)

/** \brief Length for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_CXS_RX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_CXS_RX_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_CXS_RX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_CXS_RX_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_Bits.ERROR_PROT_DISABLE_CXS_RX */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_PROT_CTRL_OFF_ERROR_PROT_DISABLE_CXS_RX_OFF (23u)

/** \brief Length for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_MODE_EN_OFF_Bits.ERROR_MODE_EN */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_MODE_EN_OFF_ERROR_MODE_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_MODE_EN_OFF_Bits.ERROR_MODE_EN */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_MODE_EN_OFF_ERROR_MODE_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_MODE_EN_OFF_Bits.ERROR_MODE_EN */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_MODE_EN_OFF_ERROR_MODE_EN_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_MODE_EN_OFF_Bits.AUTO_LINK_DOWN_EN */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_MODE_EN_OFF_AUTO_LINK_DOWN_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_MODE_EN_OFF_Bits.AUTO_LINK_DOWN_EN */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_MODE_EN_OFF_AUTO_LINK_DOWN_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_MODE_EN_OFF_Bits.AUTO_LINK_DOWN_EN */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_MODE_EN_OFF_AUTO_LINK_DOWN_EN_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_MODE_CLEAR_OFF_Bits.ERROR_MODE_CLEAR */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_MODE_CLEAR_OFF_ERROR_MODE_CLEAR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_MODE_CLEAR_OFF_Bits.ERROR_MODE_CLEAR */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_MODE_CLEAR_OFF_ERROR_MODE_CLEAR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_VSECRASCAP_RASDP_ERROR_MODE_CLEAR_OFF_Bits.ERROR_MODE_CLEAR */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_ERROR_MODE_CLEAR_OFF_ERROR_MODE_CLEAR_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_VSECRASCAP_RASDP_RAM_ADDR_CORR_ERROR_OFF_Bits.RAM_ADDR_CORR_ERROR */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_RAM_ADDR_CORR_ERROR_OFF_RAM_ADDR_CORR_ERROR_LEN (27u)

/** \brief Mask for Ifx_PCIE_USP_VSECRASCAP_RASDP_RAM_ADDR_CORR_ERROR_OFF_Bits.RAM_ADDR_CORR_ERROR */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_RAM_ADDR_CORR_ERROR_OFF_RAM_ADDR_CORR_ERROR_MSK (0x7ffffffu)

/** \brief Offset for Ifx_PCIE_USP_VSECRASCAP_RASDP_RAM_ADDR_CORR_ERROR_OFF_Bits.RAM_ADDR_CORR_ERROR */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_RAM_ADDR_CORR_ERROR_OFF_RAM_ADDR_CORR_ERROR_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_VSECRASCAP_RASDP_RAM_ADDR_CORR_ERROR_OFF_Bits.RAM_INDEX_CORR_ERROR */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_RAM_ADDR_CORR_ERROR_OFF_RAM_INDEX_CORR_ERROR_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_VSECRASCAP_RASDP_RAM_ADDR_CORR_ERROR_OFF_Bits.RAM_INDEX_CORR_ERROR */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_RAM_ADDR_CORR_ERROR_OFF_RAM_INDEX_CORR_ERROR_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_VSECRASCAP_RASDP_RAM_ADDR_CORR_ERROR_OFF_Bits.RAM_INDEX_CORR_ERROR */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_RAM_ADDR_CORR_ERROR_OFF_RAM_INDEX_CORR_ERROR_OFF (28u)

/** \brief Length for Ifx_PCIE_USP_VSECRASCAP_RASDP_RAM_ADDR_UNCORR_ERROR_OFF_Bits.RAM_ADDR_UNCORR_ERROR */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_RAM_ADDR_UNCORR_ERROR_OFF_RAM_ADDR_UNCORR_ERROR_LEN (27u)

/** \brief Mask for Ifx_PCIE_USP_VSECRASCAP_RASDP_RAM_ADDR_UNCORR_ERROR_OFF_Bits.RAM_ADDR_UNCORR_ERROR */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_RAM_ADDR_UNCORR_ERROR_OFF_RAM_ADDR_UNCORR_ERROR_MSK (0x7ffffffu)

/** \brief Offset for Ifx_PCIE_USP_VSECRASCAP_RASDP_RAM_ADDR_UNCORR_ERROR_OFF_Bits.RAM_ADDR_UNCORR_ERROR */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_RAM_ADDR_UNCORR_ERROR_OFF_RAM_ADDR_UNCORR_ERROR_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_VSECRASCAP_RASDP_RAM_ADDR_UNCORR_ERROR_OFF_Bits.RAM_INDEX_UNCORR_ERROR */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_RAM_ADDR_UNCORR_ERROR_OFF_RAM_INDEX_UNCORR_ERROR_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_VSECRASCAP_RASDP_RAM_ADDR_UNCORR_ERROR_OFF_Bits.RAM_INDEX_UNCORR_ERROR */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_RAM_ADDR_UNCORR_ERROR_OFF_RAM_INDEX_UNCORR_ERROR_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_VSECRASCAP_RASDP_RAM_ADDR_UNCORR_ERROR_OFF_Bits.RAM_INDEX_UNCORR_ERROR */
#define IFX_PCIE_USP_VSECRASCAP_RASDP_RAM_ADDR_UNCORR_ERROR_OFF_RAM_INDEX_UNCORR_ERROR_OFF (28u)

/** \brief Length for Ifx_PCIE_USP_PTMCAP_PTM_EXT_CAP_HDR_OFF_Bits.PTM_CAP_ID */
#define IFX_PCIE_USP_PTMCAP_PTM_EXT_CAP_HDR_OFF_PTM_CAP_ID_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_PTMCAP_PTM_EXT_CAP_HDR_OFF_Bits.PTM_CAP_ID */
#define IFX_PCIE_USP_PTMCAP_PTM_EXT_CAP_HDR_OFF_PTM_CAP_ID_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_PTMCAP_PTM_EXT_CAP_HDR_OFF_Bits.PTM_CAP_ID */
#define IFX_PCIE_USP_PTMCAP_PTM_EXT_CAP_HDR_OFF_PTM_CAP_ID_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTMCAP_PTM_EXT_CAP_HDR_OFF_Bits.PTM_CAP_VERSION */
#define IFX_PCIE_USP_PTMCAP_PTM_EXT_CAP_HDR_OFF_PTM_CAP_VERSION_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_PTMCAP_PTM_EXT_CAP_HDR_OFF_Bits.PTM_CAP_VERSION */
#define IFX_PCIE_USP_PTMCAP_PTM_EXT_CAP_HDR_OFF_PTM_CAP_VERSION_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_PTMCAP_PTM_EXT_CAP_HDR_OFF_Bits.PTM_CAP_VERSION */
#define IFX_PCIE_USP_PTMCAP_PTM_EXT_CAP_HDR_OFF_PTM_CAP_VERSION_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_PTMCAP_PTM_EXT_CAP_HDR_OFF_Bits.PTM_NEXT_OFFSET */
#define IFX_PCIE_USP_PTMCAP_PTM_EXT_CAP_HDR_OFF_PTM_NEXT_OFFSET_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_PTMCAP_PTM_EXT_CAP_HDR_OFF_Bits.PTM_NEXT_OFFSET */
#define IFX_PCIE_USP_PTMCAP_PTM_EXT_CAP_HDR_OFF_PTM_NEXT_OFFSET_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_PTMCAP_PTM_EXT_CAP_HDR_OFF_Bits.PTM_NEXT_OFFSET */
#define IFX_PCIE_USP_PTMCAP_PTM_EXT_CAP_HDR_OFF_PTM_NEXT_OFFSET_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_PTMCAP_PTM_CAP_OFF_Bits.PTM_REQ_CAPABLE */
#define IFX_PCIE_USP_PTMCAP_PTM_CAP_OFF_PTM_REQ_CAPABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PTMCAP_PTM_CAP_OFF_Bits.PTM_REQ_CAPABLE */
#define IFX_PCIE_USP_PTMCAP_PTM_CAP_OFF_PTM_REQ_CAPABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PTMCAP_PTM_CAP_OFF_Bits.PTM_REQ_CAPABLE */
#define IFX_PCIE_USP_PTMCAP_PTM_CAP_OFF_PTM_REQ_CAPABLE_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTMCAP_PTM_CAP_OFF_Bits.PTM_RES_CAPABLE */
#define IFX_PCIE_USP_PTMCAP_PTM_CAP_OFF_PTM_RES_CAPABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PTMCAP_PTM_CAP_OFF_Bits.PTM_RES_CAPABLE */
#define IFX_PCIE_USP_PTMCAP_PTM_CAP_OFF_PTM_RES_CAPABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PTMCAP_PTM_CAP_OFF_Bits.PTM_RES_CAPABLE */
#define IFX_PCIE_USP_PTMCAP_PTM_CAP_OFF_PTM_RES_CAPABLE_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_PTMCAP_PTM_CAP_OFF_Bits.PTM_ROOT_CAPABLE */
#define IFX_PCIE_USP_PTMCAP_PTM_CAP_OFF_PTM_ROOT_CAPABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PTMCAP_PTM_CAP_OFF_Bits.PTM_ROOT_CAPABLE */
#define IFX_PCIE_USP_PTMCAP_PTM_CAP_OFF_PTM_ROOT_CAPABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PTMCAP_PTM_CAP_OFF_Bits.PTM_ROOT_CAPABLE */
#define IFX_PCIE_USP_PTMCAP_PTM_CAP_OFF_PTM_ROOT_CAPABLE_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_PTMCAP_PTM_CAP_OFF_Bits.EPTM_CAPABLE */
#define IFX_PCIE_USP_PTMCAP_PTM_CAP_OFF_EPTM_CAPABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PTMCAP_PTM_CAP_OFF_Bits.EPTM_CAPABLE */
#define IFX_PCIE_USP_PTMCAP_PTM_CAP_OFF_EPTM_CAPABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PTMCAP_PTM_CAP_OFF_Bits.EPTM_CAPABLE */
#define IFX_PCIE_USP_PTMCAP_PTM_CAP_OFF_EPTM_CAPABLE_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_PTMCAP_PTM_CAP_OFF_Bits.PTM_CLK_GRAN */
#define IFX_PCIE_USP_PTMCAP_PTM_CAP_OFF_PTM_CLK_GRAN_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_PTMCAP_PTM_CAP_OFF_Bits.PTM_CLK_GRAN */
#define IFX_PCIE_USP_PTMCAP_PTM_CAP_OFF_PTM_CLK_GRAN_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_PTMCAP_PTM_CAP_OFF_Bits.PTM_CLK_GRAN */
#define IFX_PCIE_USP_PTMCAP_PTM_CAP_OFF_PTM_CLK_GRAN_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_PTMCAP_PTM_CONTROL_OFF_Bits.PTM_ENABLE */
#define IFX_PCIE_USP_PTMCAP_PTM_CONTROL_OFF_PTM_ENABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PTMCAP_PTM_CONTROL_OFF_Bits.PTM_ENABLE */
#define IFX_PCIE_USP_PTMCAP_PTM_CONTROL_OFF_PTM_ENABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PTMCAP_PTM_CONTROL_OFF_Bits.PTM_ENABLE */
#define IFX_PCIE_USP_PTMCAP_PTM_CONTROL_OFF_PTM_ENABLE_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTMCAP_PTM_CONTROL_OFF_Bits.ROOT_SELECT */
#define IFX_PCIE_USP_PTMCAP_PTM_CONTROL_OFF_ROOT_SELECT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PTMCAP_PTM_CONTROL_OFF_Bits.ROOT_SELECT */
#define IFX_PCIE_USP_PTMCAP_PTM_CONTROL_OFF_ROOT_SELECT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PTMCAP_PTM_CONTROL_OFF_Bits.ROOT_SELECT */
#define IFX_PCIE_USP_PTMCAP_PTM_CONTROL_OFF_ROOT_SELECT_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_PTMCAP_PTM_CONTROL_OFF_Bits.EFF_GRAN */
#define IFX_PCIE_USP_PTMCAP_PTM_CONTROL_OFF_EFF_GRAN_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_PTMCAP_PTM_CONTROL_OFF_Bits.EFF_GRAN */
#define IFX_PCIE_USP_PTMCAP_PTM_CONTROL_OFF_EFF_GRAN_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_PTMCAP_PTM_CONTROL_OFF_Bits.EFF_GRAN */
#define IFX_PCIE_USP_PTMCAP_PTM_CONTROL_OFF_EFF_GRAN_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_CAP_HDR_OFF_Bits.PTM_REQ_EXT_CAP_ID */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_CAP_HDR_OFF_PTM_REQ_EXT_CAP_ID_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_CAP_HDR_OFF_Bits.PTM_REQ_EXT_CAP_ID */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_CAP_HDR_OFF_PTM_REQ_EXT_CAP_ID_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_CAP_HDR_OFF_Bits.PTM_REQ_EXT_CAP_ID */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_CAP_HDR_OFF_PTM_REQ_EXT_CAP_ID_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_CAP_HDR_OFF_Bits.PTM_REQ_EXT_CAP_VER */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_CAP_HDR_OFF_PTM_REQ_EXT_CAP_VER_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_CAP_HDR_OFF_Bits.PTM_REQ_EXT_CAP_VER */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_CAP_HDR_OFF_PTM_REQ_EXT_CAP_VER_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_CAP_HDR_OFF_Bits.PTM_REQ_EXT_CAP_VER */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_CAP_HDR_OFF_PTM_REQ_EXT_CAP_VER_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_CAP_HDR_OFF_Bits.PTM_REQ_EXT_CAP_NEXT_OFFS */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_CAP_HDR_OFF_PTM_REQ_EXT_CAP_NEXT_OFFS_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_CAP_HDR_OFF_Bits.PTM_REQ_EXT_CAP_NEXT_OFFS */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_CAP_HDR_OFF_PTM_REQ_EXT_CAP_NEXT_OFFS_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_CAP_HDR_OFF_Bits.PTM_REQ_EXT_CAP_NEXT_OFFS */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_CAP_HDR_OFF_PTM_REQ_EXT_CAP_NEXT_OFFS_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_HDR_OFF_Bits.PTM_REQ_VSEC_ID */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_HDR_OFF_PTM_REQ_VSEC_ID_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_HDR_OFF_Bits.PTM_REQ_VSEC_ID */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_HDR_OFF_PTM_REQ_VSEC_ID_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_HDR_OFF_Bits.PTM_REQ_VSEC_ID */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_HDR_OFF_PTM_REQ_VSEC_ID_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_HDR_OFF_Bits.PTM_REQ_VSEC_REV */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_HDR_OFF_PTM_REQ_VSEC_REV_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_HDR_OFF_Bits.PTM_REQ_VSEC_REV */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_HDR_OFF_PTM_REQ_VSEC_REV_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_HDR_OFF_Bits.PTM_REQ_VSEC_REV */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_HDR_OFF_PTM_REQ_VSEC_REV_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_HDR_OFF_Bits.PTM_REQ_VSEC_LENGTH */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_HDR_OFF_PTM_REQ_VSEC_LENGTH_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_HDR_OFF_Bits.PTM_REQ_VSEC_LENGTH */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_HDR_OFF_PTM_REQ_VSEC_LENGTH_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_HDR_OFF_Bits.PTM_REQ_VSEC_LENGTH */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_HDR_OFF_PTM_REQ_VSEC_LENGTH_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_CONTROL_OFF_Bits.PTM_REQ_AUTO_UPDATE_ENABLED */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_CONTROL_OFF_PTM_REQ_AUTO_UPDATE_ENABLED_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_CONTROL_OFF_Bits.PTM_REQ_AUTO_UPDATE_ENABLED */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_CONTROL_OFF_PTM_REQ_AUTO_UPDATE_ENABLED_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_CONTROL_OFF_Bits.PTM_REQ_AUTO_UPDATE_ENABLED */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_CONTROL_OFF_PTM_REQ_AUTO_UPDATE_ENABLED_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_CONTROL_OFF_Bits.PTM_REQ_START_UPDATE */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_CONTROL_OFF_PTM_REQ_START_UPDATE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_CONTROL_OFF_Bits.PTM_REQ_START_UPDATE */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_CONTROL_OFF_PTM_REQ_START_UPDATE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_CONTROL_OFF_Bits.PTM_REQ_START_UPDATE */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_CONTROL_OFF_PTM_REQ_START_UPDATE_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_CONTROL_OFF_Bits.PTM_REQ_FAST_TIMERS */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_CONTROL_OFF_PTM_REQ_FAST_TIMERS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_CONTROL_OFF_Bits.PTM_REQ_FAST_TIMERS */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_CONTROL_OFF_PTM_REQ_FAST_TIMERS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_CONTROL_OFF_Bits.PTM_REQ_FAST_TIMERS */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_CONTROL_OFF_PTM_REQ_FAST_TIMERS_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_CONTROL_OFF_Bits.PTM_REQ_LONG_TIMER */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_CONTROL_OFF_PTM_REQ_LONG_TIMER_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_CONTROL_OFF_Bits.PTM_REQ_LONG_TIMER */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_CONTROL_OFF_PTM_REQ_LONG_TIMER_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_CONTROL_OFF_Bits.PTM_REQ_LONG_TIMER */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_CONTROL_OFF_PTM_REQ_LONG_TIMER_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_CONTROL_OFF_Bits.PTM_REQ_PDEL_BYTE_REV */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_CONTROL_OFF_PTM_REQ_PDEL_BYTE_REV_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_CONTROL_OFF_Bits.PTM_REQ_PDEL_BYTE_REV */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_CONTROL_OFF_PTM_REQ_PDEL_BYTE_REV_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_CONTROL_OFF_Bits.PTM_REQ_PDEL_BYTE_REV */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_CONTROL_OFF_PTM_REQ_PDEL_BYTE_REV_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_STATUS_OFF_Bits.PTM_REQ_CONTEXT_VALID */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_STATUS_OFF_PTM_REQ_CONTEXT_VALID_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_STATUS_OFF_Bits.PTM_REQ_CONTEXT_VALID */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_STATUS_OFF_PTM_REQ_CONTEXT_VALID_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_STATUS_OFF_Bits.PTM_REQ_CONTEXT_VALID */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_STATUS_OFF_PTM_REQ_CONTEXT_VALID_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_STATUS_OFF_Bits.PTM_REQ_MANUAL_UPDATE_ALLOWED */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_STATUS_OFF_PTM_REQ_MANUAL_UPDATE_ALLOWED_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_STATUS_OFF_Bits.PTM_REQ_MANUAL_UPDATE_ALLOWED */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_STATUS_OFF_PTM_REQ_MANUAL_UPDATE_ALLOWED_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_STATUS_OFF_Bits.PTM_REQ_MANUAL_UPDATE_ALLOWED */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_STATUS_OFF_PTM_REQ_MANUAL_UPDATE_ALLOWED_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_LOCAL_LSB_OFF_Bits.PTM_REQ_LOCAL_LSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_LOCAL_LSB_OFF_PTM_REQ_LOCAL_LSB_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_LOCAL_LSB_OFF_Bits.PTM_REQ_LOCAL_LSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_LOCAL_LSB_OFF_PTM_REQ_LOCAL_LSB_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_LOCAL_LSB_OFF_Bits.PTM_REQ_LOCAL_LSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_LOCAL_LSB_OFF_PTM_REQ_LOCAL_LSB_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_LOCAL_MSB_OFF_Bits.PTM_REQ_LOCAL_MSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_LOCAL_MSB_OFF_PTM_REQ_LOCAL_MSB_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_LOCAL_MSB_OFF_Bits.PTM_REQ_LOCAL_MSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_LOCAL_MSB_OFF_PTM_REQ_LOCAL_MSB_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_LOCAL_MSB_OFF_Bits.PTM_REQ_LOCAL_MSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_LOCAL_MSB_OFF_PTM_REQ_LOCAL_MSB_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_T1_LSB_OFF_Bits.PTM_REQ_T1_LSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_T1_LSB_OFF_PTM_REQ_T1_LSB_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_T1_LSB_OFF_Bits.PTM_REQ_T1_LSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_T1_LSB_OFF_PTM_REQ_T1_LSB_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_T1_LSB_OFF_Bits.PTM_REQ_T1_LSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_T1_LSB_OFF_PTM_REQ_T1_LSB_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_T1_MSB_OFF_Bits.PTM_REQ_T1_MSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_T1_MSB_OFF_PTM_REQ_T1_MSB_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_T1_MSB_OFF_Bits.PTM_REQ_T1_MSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_T1_MSB_OFF_PTM_REQ_T1_MSB_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_T1_MSB_OFF_Bits.PTM_REQ_T1_MSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_T1_MSB_OFF_PTM_REQ_T1_MSB_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_T1P_LSB_OFF_Bits.PTM_REQ_T1P_LSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_T1P_LSB_OFF_PTM_REQ_T1P_LSB_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_T1P_LSB_OFF_Bits.PTM_REQ_T1P_LSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_T1P_LSB_OFF_PTM_REQ_T1P_LSB_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_T1P_LSB_OFF_Bits.PTM_REQ_T1P_LSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_T1P_LSB_OFF_PTM_REQ_T1P_LSB_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_T1P_MSB_OFF_Bits.PTM_REQ_T1P_MSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_T1P_MSB_OFF_PTM_REQ_T1P_MSB_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_T1P_MSB_OFF_Bits.PTM_REQ_T1P_MSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_T1P_MSB_OFF_PTM_REQ_T1P_MSB_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_T1P_MSB_OFF_Bits.PTM_REQ_T1P_MSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_T1P_MSB_OFF_PTM_REQ_T1P_MSB_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_T4_LSB_OFF_Bits.PTM_REQ_T4_LSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_T4_LSB_OFF_PTM_REQ_T4_LSB_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_T4_LSB_OFF_Bits.PTM_REQ_T4_LSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_T4_LSB_OFF_PTM_REQ_T4_LSB_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_T4_LSB_OFF_Bits.PTM_REQ_T4_LSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_T4_LSB_OFF_PTM_REQ_T4_LSB_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_T4_MSB_OFF_Bits.PTM_REQ_T4_MSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_T4_MSB_OFF_PTM_REQ_T4_MSB_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_T4_MSB_OFF_Bits.PTM_REQ_T4_MSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_T4_MSB_OFF_PTM_REQ_T4_MSB_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_T4_MSB_OFF_Bits.PTM_REQ_T4_MSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_T4_MSB_OFF_PTM_REQ_T4_MSB_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_T4P_LSB_OFF_Bits.PTM_REQ_T4P_LSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_T4P_LSB_OFF_PTM_REQ_T4P_LSB_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_T4P_LSB_OFF_Bits.PTM_REQ_T4P_LSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_T4P_LSB_OFF_PTM_REQ_T4P_LSB_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_T4P_LSB_OFF_Bits.PTM_REQ_T4P_LSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_T4P_LSB_OFF_PTM_REQ_T4P_LSB_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_T4P_MSB_OFF_Bits.PTM_REQ_T4P_MSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_T4P_MSB_OFF_PTM_REQ_T4P_MSB_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_T4P_MSB_OFF_Bits.PTM_REQ_T4P_MSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_T4P_MSB_OFF_PTM_REQ_T4P_MSB_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_T4P_MSB_OFF_Bits.PTM_REQ_T4P_MSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_T4P_MSB_OFF_PTM_REQ_T4P_MSB_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_MASTER_LSB_OFF_Bits.PTM_REQ_MASTER_LSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_MASTER_LSB_OFF_PTM_REQ_MASTER_LSB_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_MASTER_LSB_OFF_Bits.PTM_REQ_MASTER_LSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_MASTER_LSB_OFF_PTM_REQ_MASTER_LSB_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_MASTER_LSB_OFF_Bits.PTM_REQ_MASTER_LSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_MASTER_LSB_OFF_PTM_REQ_MASTER_LSB_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_MASTER_MSB_OFF_Bits.PTM_REQ_MASTER_MSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_MASTER_MSB_OFF_PTM_REQ_MASTER_MSB_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_MASTER_MSB_OFF_Bits.PTM_REQ_MASTER_MSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_MASTER_MSB_OFF_PTM_REQ_MASTER_MSB_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_MASTER_MSB_OFF_Bits.PTM_REQ_MASTER_MSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_MASTER_MSB_OFF_PTM_REQ_MASTER_MSB_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_PROP_DELAY_OFF_Bits.PTM_REQ_PROP_DELAY */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_PROP_DELAY_OFF_PTM_REQ_PROP_DELAY_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_PROP_DELAY_OFF_Bits.PTM_REQ_PROP_DELAY */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_PROP_DELAY_OFF_PTM_REQ_PROP_DELAY_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_PROP_DELAY_OFF_Bits.PTM_REQ_PROP_DELAY */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_PROP_DELAY_OFF_PTM_REQ_PROP_DELAY_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_MASTERT1_LSB_OFF_Bits.PTM_REQ_MASTERT1_LSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_MASTERT1_LSB_OFF_PTM_REQ_MASTERT1_LSB_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_MASTERT1_LSB_OFF_Bits.PTM_REQ_MASTERT1_LSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_MASTERT1_LSB_OFF_PTM_REQ_MASTERT1_LSB_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_MASTERT1_LSB_OFF_Bits.PTM_REQ_MASTERT1_LSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_MASTERT1_LSB_OFF_PTM_REQ_MASTERT1_LSB_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_MASTERT1_MSB_OFF_Bits.PTM_REQ_MASTERT1_MSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_MASTERT1_MSB_OFF_PTM_REQ_MASTERT1_MSB_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_MASTERT1_MSB_OFF_Bits.PTM_REQ_MASTERT1_MSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_MASTERT1_MSB_OFF_PTM_REQ_MASTERT1_MSB_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_MASTERT1_MSB_OFF_Bits.PTM_REQ_MASTERT1_MSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_MASTERT1_MSB_OFF_PTM_REQ_MASTERT1_MSB_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_TX_LATENCY_OFF_Bits.PTM_REQ_TX_LATENCY */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_TX_LATENCY_OFF_PTM_REQ_TX_LATENCY_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_TX_LATENCY_OFF_Bits.PTM_REQ_TX_LATENCY */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_TX_LATENCY_OFF_PTM_REQ_TX_LATENCY_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_TX_LATENCY_OFF_Bits.PTM_REQ_TX_LATENCY */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_TX_LATENCY_OFF_PTM_REQ_TX_LATENCY_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_RX_LATENCY_OFF_Bits.PTM_REQ_RX_LATENCY */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_RX_LATENCY_OFF_PTM_REQ_RX_LATENCY_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_RX_LATENCY_OFF_Bits.PTM_REQ_RX_LATENCY */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_RX_LATENCY_OFF_PTM_REQ_RX_LATENCY_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_RX_LATENCY_OFF_Bits.PTM_REQ_RX_LATENCY */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_RX_LATENCY_OFF_PTM_REQ_RX_LATENCY_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_CLOCK_CORR_LSB_OFF_Bits.PTM_REQ_CLOCK_CORR_LSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_CLOCK_CORR_LSB_OFF_PTM_REQ_CLOCK_CORR_LSB_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_CLOCK_CORR_LSB_OFF_Bits.PTM_REQ_CLOCK_CORR_LSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_CLOCK_CORR_LSB_OFF_PTM_REQ_CLOCK_CORR_LSB_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_CLOCK_CORR_LSB_OFF_Bits.PTM_REQ_CLOCK_CORR_LSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_CLOCK_CORR_LSB_OFF_PTM_REQ_CLOCK_CORR_LSB_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_CLOCK_CORR_MSB_OFF_Bits.PTM_REQ_CLOCK_CORR_MSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_CLOCK_CORR_MSB_OFF_PTM_REQ_CLOCK_CORR_MSB_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_CLOCK_CORR_MSB_OFF_Bits.PTM_REQ_CLOCK_CORR_MSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_CLOCK_CORR_MSB_OFF_PTM_REQ_CLOCK_CORR_MSB_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_CLOCK_CORR_MSB_OFF_Bits.PTM_REQ_CLOCK_CORR_MSB */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_CLOCK_CORR_MSB_OFF_PTM_REQ_CLOCK_CORR_MSB_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_NOM_CLOCK_T_OFF_Bits.PTM_REQ_NOM_CLOCK_T_FRAC */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_NOM_CLOCK_T_OFF_PTM_REQ_NOM_CLOCK_T_FRAC_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_NOM_CLOCK_T_OFF_Bits.PTM_REQ_NOM_CLOCK_T_FRAC */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_NOM_CLOCK_T_OFF_PTM_REQ_NOM_CLOCK_T_FRAC_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_NOM_CLOCK_T_OFF_Bits.PTM_REQ_NOM_CLOCK_T_FRAC */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_NOM_CLOCK_T_OFF_PTM_REQ_NOM_CLOCK_T_FRAC_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_NOM_CLOCK_T_OFF_Bits.PTM_REQ_NOM_CLOCK_T_INT */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_NOM_CLOCK_T_OFF_PTM_REQ_NOM_CLOCK_T_INT_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_NOM_CLOCK_T_OFF_Bits.PTM_REQ_NOM_CLOCK_T_INT */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_NOM_CLOCK_T_OFF_PTM_REQ_NOM_CLOCK_T_INT_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_NOM_CLOCK_T_OFF_Bits.PTM_REQ_NOM_CLOCK_T_INT */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_NOM_CLOCK_T_OFF_PTM_REQ_NOM_CLOCK_T_INT_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_SCALED_CLOCK_T_OFF_Bits.PTM_REQ_SCALED_CLOCK_T_FRAC */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_SCALED_CLOCK_T_OFF_PTM_REQ_SCALED_CLOCK_T_FRAC_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_SCALED_CLOCK_T_OFF_Bits.PTM_REQ_SCALED_CLOCK_T_FRAC */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_SCALED_CLOCK_T_OFF_PTM_REQ_SCALED_CLOCK_T_FRAC_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_SCALED_CLOCK_T_OFF_Bits.PTM_REQ_SCALED_CLOCK_T_FRAC */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_SCALED_CLOCK_T_OFF_PTM_REQ_SCALED_CLOCK_T_FRAC_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_SCALED_CLOCK_T_OFF_Bits.PTM_REQ_SCALED_CLOCK_T_INT */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_SCALED_CLOCK_T_OFF_PTM_REQ_SCALED_CLOCK_T_INT_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_SCALED_CLOCK_T_OFF_Bits.PTM_REQ_SCALED_CLOCK_T_INT */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_SCALED_CLOCK_T_OFF_PTM_REQ_SCALED_CLOCK_T_INT_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_SCALED_CLOCK_T_OFF_Bits.PTM_REQ_SCALED_CLOCK_T_INT */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_SCALED_CLOCK_T_OFF_PTM_REQ_SCALED_CLOCK_T_INT_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_SCALED_CLOCK_T_OFF_Bits.PTM_REQ_SCALED_CLOCK_T_EN */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_SCALED_CLOCK_T_OFF_PTM_REQ_SCALED_CLOCK_T_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_SCALED_CLOCK_T_OFF_Bits.PTM_REQ_SCALED_CLOCK_T_EN */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_SCALED_CLOCK_T_OFF_PTM_REQ_SCALED_CLOCK_T_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_SCALED_CLOCK_T_OFF_Bits.PTM_REQ_SCALED_CLOCK_T_EN */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_SCALED_CLOCK_T_OFF_PTM_REQ_SCALED_CLOCK_T_EN_OFF (31u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_LATENCY_REG_SEL_OFF_Bits.PTM_REQ_LATENCY_REG_SEL */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_LATENCY_REG_SEL_OFF_PTM_REQ_LATENCY_REG_SEL_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_LATENCY_REG_SEL_OFF_Bits.PTM_REQ_LATENCY_REG_SEL */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_LATENCY_REG_SEL_OFF_PTM_REQ_LATENCY_REG_SEL_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_LATENCY_REG_SEL_OFF_Bits.PTM_REQ_LATENCY_REG_SEL */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_LATENCY_REG_SEL_OFF_PTM_REQ_LATENCY_REG_SEL_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_LATENCY_REG_SEL_OFF_Bits.PTM_REQ_ESM_SEL */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_LATENCY_REG_SEL_OFF_PTM_REQ_ESM_SEL_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_LATENCY_REG_SEL_OFF_Bits.PTM_REQ_ESM_SEL */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_LATENCY_REG_SEL_OFF_PTM_REQ_ESM_SEL_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PTMREQCAP_PTM_REQ_LATENCY_REG_SEL_OFF_Bits.PTM_REQ_ESM_SEL */
#define IFX_PCIE_USP_PTMREQCAP_PTM_REQ_LATENCY_REG_SEL_OFF_PTM_REQ_ESM_SEL_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_EXT_CAP_HDR_OFF_Bits.ID */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_EXT_CAP_HDR_OFF_ID_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_EXT_CAP_HDR_OFF_Bits.ID */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_EXT_CAP_HDR_OFF_ID_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_EXT_CAP_HDR_OFF_Bits.ID */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_EXT_CAP_HDR_OFF_ID_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_EXT_CAP_HDR_OFF_Bits.CAP */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_EXT_CAP_HDR_OFF_CAP_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_EXT_CAP_HDR_OFF_Bits.CAP */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_EXT_CAP_HDR_OFF_CAP_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_EXT_CAP_HDR_OFF_Bits.CAP */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_EXT_CAP_HDR_OFF_CAP_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_EXT_CAP_HDR_OFF_Bits.NEXT_OFFSET */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_EXT_CAP_HDR_OFF_NEXT_OFFSET_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_EXT_CAP_HDR_OFF_Bits.NEXT_OFFSET */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_EXT_CAP_HDR_OFF_NEXT_OFFSET_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_EXT_CAP_HDR_OFF_Bits.NEXT_OFFSET */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_EXT_CAP_HDR_OFF_NEXT_OFFSET_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_VENDOR_SPECIFIC_HDR_OFF_Bits.VSEC_ID */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_VENDOR_SPECIFIC_HDR_OFF_VSEC_ID_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_VENDOR_SPECIFIC_HDR_OFF_Bits.VSEC_ID */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_VENDOR_SPECIFIC_HDR_OFF_VSEC_ID_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_VENDOR_SPECIFIC_HDR_OFF_Bits.VSEC_ID */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_VENDOR_SPECIFIC_HDR_OFF_VSEC_ID_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_VENDOR_SPECIFIC_HDR_OFF_Bits.VSEC_REV */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_VENDOR_SPECIFIC_HDR_OFF_VSEC_REV_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_VENDOR_SPECIFIC_HDR_OFF_Bits.VSEC_REV */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_VENDOR_SPECIFIC_HDR_OFF_VSEC_REV_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_VENDOR_SPECIFIC_HDR_OFF_Bits.VSEC_REV */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_VENDOR_SPECIFIC_HDR_OFF_VSEC_REV_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_VENDOR_SPECIFIC_HDR_OFF_Bits.VSEC_LENGTH */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_VENDOR_SPECIFIC_HDR_OFF_VSEC_LENGTH_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_VENDOR_SPECIFIC_HDR_OFF_Bits.VSEC_LENGTH */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_VENDOR_SPECIFIC_HDR_OFF_VSEC_LENGTH_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_VENDOR_SPECIFIC_HDR_OFF_Bits.VSEC_LENGTH */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_VENDOR_SPECIFIC_HDR_OFF_VSEC_LENGTH_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_Bits.MAP_FORMAT */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_MAP_FORMAT_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_Bits.MAP_FORMAT */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_MAP_FORMAT_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_Bits.MAP_FORMAT */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_MAP_FORMAT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_Bits.BARN */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_BARN_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_Bits.BARN */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_BARN_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_Bits.BARN */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_BARN_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_Bits.PFN */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_PFN_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_Bits.PFN */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_PFN_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_Bits.PFN */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_PFN_OFF (11u)

/** \brief Length for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_Bits.CHANNEL_SEPARATION */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_CHANNEL_SEPARATION_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_Bits.CHANNEL_SEPARATION */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_CHANNEL_SEPARATION_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_Bits.CHANNEL_SEPARATION */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_CHANNEL_SEPARATION_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_Bits.AXI */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_AXI_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_Bits.AXI */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_AXI_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_Bits.AXI */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_AXI_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_Bits.MASTER_BUS_WIDTH */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_MASTER_BUS_WIDTH_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_Bits.MASTER_BUS_WIDTH */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_MASTER_BUS_WIDTH_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_Bits.MASTER_BUS_WIDTH */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_MASTER_BUS_WIDTH_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_Bits.MASTER_BURST_LENGTH */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_MASTER_BURST_LENGTH_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_Bits.MASTER_BURST_LENGTH */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_MASTER_BURST_LENGTH_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_Bits.MASTER_BURST_LENGTH */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_MASTER_BURST_LENGTH_OFF (23u)

/** \brief Length for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_Bits.MASTER_PAGE_BOUNDARY_POINTER_WIDTH */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_MASTER_PAGE_BOUNDARY_POINTER_WIDTH_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_Bits.MASTER_PAGE_BOUNDARY_POINTER_WIDTH */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_MASTER_PAGE_BOUNDARY_POINTER_WIDTH_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_Bits.MASTER_PAGE_BOUNDARY_POINTER_WIDTH */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_DEVICE_INFORMATION_OFF_MASTER_PAGE_BOUNDARY_POINTER_WIDTH_OFF (26u)

/** \brief Length for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_NUM_CHAN_OFF_Bits.NUM_DMA_WR_CHAN */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_NUM_CHAN_OFF_NUM_DMA_WR_CHAN_LEN (10u)

/** \brief Mask for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_NUM_CHAN_OFF_Bits.NUM_DMA_WR_CHAN */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_NUM_CHAN_OFF_NUM_DMA_WR_CHAN_MSK (0x3ffu)

/** \brief Offset for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_NUM_CHAN_OFF_Bits.NUM_DMA_WR_CHAN */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_NUM_CHAN_OFF_NUM_DMA_WR_CHAN_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_NUM_CHAN_OFF_Bits.NUM_DMA_RD_CHAN */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_NUM_CHAN_OFF_NUM_DMA_RD_CHAN_LEN (10u)

/** \brief Mask for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_NUM_CHAN_OFF_Bits.NUM_DMA_RD_CHAN */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_NUM_CHAN_OFF_NUM_DMA_RD_CHAN_MSK (0x3ffu)

/** \brief Offset for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_NUM_CHAN_OFF_Bits.NUM_DMA_RD_CHAN */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_NUM_CHAN_OFF_NUM_DMA_RD_CHAN_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_UNROLL_ADDR_OFFSET_LOW_OFF_Bits.UNROLL_ADDR_OFFSET_LOW */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_UNROLL_ADDR_OFFSET_LOW_OFF_UNROLL_ADDR_OFFSET_LOW_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_UNROLL_ADDR_OFFSET_LOW_OFF_Bits.UNROLL_ADDR_OFFSET_LOW */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_UNROLL_ADDR_OFFSET_LOW_OFF_UNROLL_ADDR_OFFSET_LOW_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_UNROLL_ADDR_OFFSET_LOW_OFF_Bits.UNROLL_ADDR_OFFSET_LOW */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_UNROLL_ADDR_OFFSET_LOW_OFF_UNROLL_ADDR_OFFSET_LOW_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_UNROLL_ADDR_OFFSET_HIGH_OFF_Bits.UNROLL_ADDR_OFFSET_HIGH */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_UNROLL_ADDR_OFFSET_HIGH_OFF_UNROLL_ADDR_OFFSET_HIGH_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_UNROLL_ADDR_OFFSET_HIGH_OFF_Bits.UNROLL_ADDR_OFFSET_HIGH */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_UNROLL_ADDR_OFFSET_HIGH_OFF_UNROLL_ADDR_OFFSET_HIGH_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_VSECDMACAP_VSECDMA_UNROLL_ADDR_OFFSET_HIGH_OFF_Bits.UNROLL_ADDR_OFFSET_HIGH */
#define IFX_PCIE_USP_VSECDMACAP_VSECDMA_UNROLL_ADDR_OFFSET_HIGH_OFF_UNROLL_ADDR_OFFSET_HIGH_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_ACK_LATENCY_TIMER_OFF_Bits.ROUND_TRIP_LATENCY_TIME_LIMIT */
#define IFX_PCIE_USP_PORTLOGIC_ACK_LATENCY_TIMER_OFF_ROUND_TRIP_LATENCY_TIME_LIMIT_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_ACK_LATENCY_TIMER_OFF_Bits.ROUND_TRIP_LATENCY_TIME_LIMIT */
#define IFX_PCIE_USP_PORTLOGIC_ACK_LATENCY_TIMER_OFF_ROUND_TRIP_LATENCY_TIME_LIMIT_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_ACK_LATENCY_TIMER_OFF_Bits.ROUND_TRIP_LATENCY_TIME_LIMIT */
#define IFX_PCIE_USP_PORTLOGIC_ACK_LATENCY_TIMER_OFF_ROUND_TRIP_LATENCY_TIME_LIMIT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_ACK_LATENCY_TIMER_OFF_Bits.REPLAY_TIME_LIMIT */
#define IFX_PCIE_USP_PORTLOGIC_ACK_LATENCY_TIMER_OFF_REPLAY_TIME_LIMIT_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_ACK_LATENCY_TIMER_OFF_Bits.REPLAY_TIME_LIMIT */
#define IFX_PCIE_USP_PORTLOGIC_ACK_LATENCY_TIMER_OFF_REPLAY_TIME_LIMIT_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_ACK_LATENCY_TIMER_OFF_Bits.REPLAY_TIME_LIMIT */
#define IFX_PCIE_USP_PORTLOGIC_ACK_LATENCY_TIMER_OFF_REPLAY_TIME_LIMIT_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_VENDOR_SPEC_DLLP_OFF_Bits.VENDOR_SPEC_DLLP */
#define IFX_PCIE_USP_PORTLOGIC_VENDOR_SPEC_DLLP_OFF_VENDOR_SPEC_DLLP_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_VENDOR_SPEC_DLLP_OFF_Bits.VENDOR_SPEC_DLLP */
#define IFX_PCIE_USP_PORTLOGIC_VENDOR_SPEC_DLLP_OFF_VENDOR_SPEC_DLLP_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_VENDOR_SPEC_DLLP_OFF_Bits.VENDOR_SPEC_DLLP */
#define IFX_PCIE_USP_PORTLOGIC_VENDOR_SPEC_DLLP_OFF_VENDOR_SPEC_DLLP_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_Bits.LINK_NUM */
#define IFX_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_LINK_NUM_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_Bits.LINK_NUM */
#define IFX_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_LINK_NUM_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_Bits.LINK_NUM */
#define IFX_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_LINK_NUM_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_Bits.FORCED_LTSSM */
#define IFX_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_FORCED_LTSSM_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_Bits.FORCED_LTSSM */
#define IFX_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_FORCED_LTSSM_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_Bits.FORCED_LTSSM */
#define IFX_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_FORCED_LTSSM_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_Bits.FORCE_EN */
#define IFX_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_FORCE_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_Bits.FORCE_EN */
#define IFX_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_FORCE_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_Bits.FORCE_EN */
#define IFX_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_FORCE_EN_OFF (15u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_Bits.LINK_STATE */
#define IFX_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_LINK_STATE_LEN (6u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_Bits.LINK_STATE */
#define IFX_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_LINK_STATE_MSK (0x3fu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_Bits.LINK_STATE */
#define IFX_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_LINK_STATE_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_Bits.SUPPORT_PART_LANES_RXEI_EXIT */
#define IFX_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_SUPPORT_PART_LANES_RXEI_EXIT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_Bits.SUPPORT_PART_LANES_RXEI_EXIT */
#define IFX_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_SUPPORT_PART_LANES_RXEI_EXIT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_Bits.SUPPORT_PART_LANES_RXEI_EXIT */
#define IFX_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_SUPPORT_PART_LANES_RXEI_EXIT_OFF (22u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_Bits.DO_DESKEW_FOR_SRIS */
#define IFX_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_DO_DESKEW_FOR_SRIS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_Bits.DO_DESKEW_FOR_SRIS */
#define IFX_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_DO_DESKEW_FOR_SRIS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_Bits.DO_DESKEW_FOR_SRIS */
#define IFX_PCIE_USP_PORTLOGIC_PORT_FORCE_OFF_DO_DESKEW_FOR_SRIS_OFF (23u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_Bits.ACK_FREQ */
#define IFX_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_ACK_FREQ_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_Bits.ACK_FREQ */
#define IFX_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_ACK_FREQ_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_Bits.ACK_FREQ */
#define IFX_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_ACK_FREQ_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_Bits.ACK_N_FTS */
#define IFX_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_ACK_N_FTS_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_Bits.ACK_N_FTS */
#define IFX_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_ACK_N_FTS_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_Bits.ACK_N_FTS */
#define IFX_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_ACK_N_FTS_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_Bits.COMMON_CLK_N_FTS */
#define IFX_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_COMMON_CLK_N_FTS_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_Bits.COMMON_CLK_N_FTS */
#define IFX_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_COMMON_CLK_N_FTS_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_Bits.COMMON_CLK_N_FTS */
#define IFX_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_COMMON_CLK_N_FTS_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_Bits.L0S_ENTRANCE_LATENCY */
#define IFX_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_L0S_ENTRANCE_LATENCY_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_Bits.L0S_ENTRANCE_LATENCY */
#define IFX_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_L0S_ENTRANCE_LATENCY_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_Bits.L0S_ENTRANCE_LATENCY */
#define IFX_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_L0S_ENTRANCE_LATENCY_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_Bits.L1_ENTRANCE_LATENCY */
#define IFX_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_L1_ENTRANCE_LATENCY_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_Bits.L1_ENTRANCE_LATENCY */
#define IFX_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_L1_ENTRANCE_LATENCY_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_Bits.L1_ENTRANCE_LATENCY */
#define IFX_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_L1_ENTRANCE_LATENCY_OFF (27u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_Bits.ENTER_ASPM */
#define IFX_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_ENTER_ASPM_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_Bits.ENTER_ASPM */
#define IFX_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_ENTER_ASPM_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_Bits.ENTER_ASPM */
#define IFX_PCIE_USP_PORTLOGIC_ACK_F_ASPM_CTRL_OFF_ENTER_ASPM_OFF (30u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.VENDOR_SPECIFIC_DLLP_REQ */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_VENDOR_SPECIFIC_DLLP_REQ_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.VENDOR_SPECIFIC_DLLP_REQ */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_VENDOR_SPECIFIC_DLLP_REQ_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.VENDOR_SPECIFIC_DLLP_REQ */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_VENDOR_SPECIFIC_DLLP_REQ_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.SCRAMBLE_DISABLE */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_SCRAMBLE_DISABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.SCRAMBLE_DISABLE */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_SCRAMBLE_DISABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.SCRAMBLE_DISABLE */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_SCRAMBLE_DISABLE_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.LOOPBACK_ENABLE */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_LOOPBACK_ENABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.LOOPBACK_ENABLE */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_LOOPBACK_ENABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.LOOPBACK_ENABLE */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_LOOPBACK_ENABLE_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.RESET_ASSERT */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_RESET_ASSERT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.RESET_ASSERT */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_RESET_ASSERT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.RESET_ASSERT */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_RESET_ASSERT_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.DLL_LINK_EN */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_DLL_LINK_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.DLL_LINK_EN */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_DLL_LINK_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.DLL_LINK_EN */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_DLL_LINK_EN_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.LINK_DISABLE */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_LINK_DISABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.LINK_DISABLE */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_LINK_DISABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.LINK_DISABLE */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_LINK_DISABLE_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.LINK_RATE */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_LINK_RATE_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.LINK_RATE */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_LINK_RATE_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.LINK_RATE */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_LINK_RATE_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.LINK_CAPABLE */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_LINK_CAPABLE_LEN (6u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.LINK_CAPABLE */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_LINK_CAPABLE_MSK (0x3fu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.LINK_CAPABLE */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_LINK_CAPABLE_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.BEACON_ENABLE */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_BEACON_ENABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.BEACON_ENABLE */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_BEACON_ENABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.BEACON_ENABLE */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_BEACON_ENABLE_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.CORRUPT_LCRC_ENABLE */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_CORRUPT_LCRC_ENABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.CORRUPT_LCRC_ENABLE */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_CORRUPT_LCRC_ENABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.CORRUPT_LCRC_ENABLE */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_CORRUPT_LCRC_ENABLE_OFF (25u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.EXTENDED_SYNCH */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_EXTENDED_SYNCH_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.EXTENDED_SYNCH */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_EXTENDED_SYNCH_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.EXTENDED_SYNCH */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_EXTENDED_SYNCH_OFF (26u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.TRANSMIT_LANE_REVERSALE_ENABLE */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_TRANSMIT_LANE_REVERSALE_ENABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.TRANSMIT_LANE_REVERSALE_ENABLE */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_TRANSMIT_LANE_REVERSALE_ENABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_Bits.TRANSMIT_LANE_REVERSALE_ENABLE */
#define IFX_PCIE_USP_PORTLOGIC_PORT_LINK_CTRL_OFF_TRANSMIT_LANE_REVERSALE_ENABLE_OFF (27u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_Bits.INSERT_LANE_SKEW */
#define IFX_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_INSERT_LANE_SKEW_LEN (24u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_Bits.INSERT_LANE_SKEW */
#define IFX_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_INSERT_LANE_SKEW_MSK (0xffffffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_Bits.INSERT_LANE_SKEW */
#define IFX_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_INSERT_LANE_SKEW_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_Bits.FLOW_CTRL_DISABLE */
#define IFX_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_FLOW_CTRL_DISABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_Bits.FLOW_CTRL_DISABLE */
#define IFX_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_FLOW_CTRL_DISABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_Bits.FLOW_CTRL_DISABLE */
#define IFX_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_FLOW_CTRL_DISABLE_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_Bits.ACK_NAK_DISABLE */
#define IFX_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_ACK_NAK_DISABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_Bits.ACK_NAK_DISABLE */
#define IFX_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_ACK_NAK_DISABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_Bits.ACK_NAK_DISABLE */
#define IFX_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_ACK_NAK_DISABLE_OFF (25u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_Bits.ELASTIC_BUFFER_MODE */
#define IFX_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_ELASTIC_BUFFER_MODE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_Bits.ELASTIC_BUFFER_MODE */
#define IFX_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_ELASTIC_BUFFER_MODE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_Bits.ELASTIC_BUFFER_MODE */
#define IFX_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_ELASTIC_BUFFER_MODE_OFF (26u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_Bits.IMPLEMENT_NUM_LANES */
#define IFX_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_IMPLEMENT_NUM_LANES_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_Bits.IMPLEMENT_NUM_LANES */
#define IFX_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_IMPLEMENT_NUM_LANES_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_Bits.IMPLEMENT_NUM_LANES */
#define IFX_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_IMPLEMENT_NUM_LANES_OFF (27u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_Bits.DISABLE_LANE_TO_LANE_DESKEW */
#define IFX_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_DISABLE_LANE_TO_LANE_DESKEW_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_Bits.DISABLE_LANE_TO_LANE_DESKEW */
#define IFX_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_DISABLE_LANE_TO_LANE_DESKEW_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_Bits.DISABLE_LANE_TO_LANE_DESKEW */
#define IFX_PCIE_USP_PORTLOGIC_LANE_SKEW_OFF_DISABLE_LANE_TO_LANE_DESKEW_OFF (31u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_Bits.MAX_FUNC_NUM */
#define IFX_PCIE_USP_PORTLOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_MAX_FUNC_NUM_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_Bits.MAX_FUNC_NUM */
#define IFX_PCIE_USP_PORTLOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_MAX_FUNC_NUM_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_Bits.MAX_FUNC_NUM */
#define IFX_PCIE_USP_PORTLOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_MAX_FUNC_NUM_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_Bits.TIMER_MOD_REPLAY_TIMER */
#define IFX_PCIE_USP_PORTLOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_TIMER_MOD_REPLAY_TIMER_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_Bits.TIMER_MOD_REPLAY_TIMER */
#define IFX_PCIE_USP_PORTLOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_TIMER_MOD_REPLAY_TIMER_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_Bits.TIMER_MOD_REPLAY_TIMER */
#define IFX_PCIE_USP_PORTLOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_TIMER_MOD_REPLAY_TIMER_OFF (14u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_Bits.TIMER_MOD_ACK_NAK */
#define IFX_PCIE_USP_PORTLOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_TIMER_MOD_ACK_NAK_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_Bits.TIMER_MOD_ACK_NAK */
#define IFX_PCIE_USP_PORTLOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_TIMER_MOD_ACK_NAK_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_Bits.TIMER_MOD_ACK_NAK */
#define IFX_PCIE_USP_PORTLOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_TIMER_MOD_ACK_NAK_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_Bits.UPDATE_FREQ_TIMER */
#define IFX_PCIE_USP_PORTLOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_UPDATE_FREQ_TIMER_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_Bits.UPDATE_FREQ_TIMER */
#define IFX_PCIE_USP_PORTLOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_UPDATE_FREQ_TIMER_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_Bits.UPDATE_FREQ_TIMER */
#define IFX_PCIE_USP_PORTLOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_UPDATE_FREQ_TIMER_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_SYMBOL_TIMER_FILTER_1_OFF_Bits.SKP_INT_VAL */
#define IFX_PCIE_USP_PORTLOGIC_SYMBOL_TIMER_FILTER_1_OFF_SKP_INT_VAL_LEN (11u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_SYMBOL_TIMER_FILTER_1_OFF_Bits.SKP_INT_VAL */
#define IFX_PCIE_USP_PORTLOGIC_SYMBOL_TIMER_FILTER_1_OFF_SKP_INT_VAL_MSK (0x7ffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_SYMBOL_TIMER_FILTER_1_OFF_Bits.SKP_INT_VAL */
#define IFX_PCIE_USP_PORTLOGIC_SYMBOL_TIMER_FILTER_1_OFF_SKP_INT_VAL_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_SYMBOL_TIMER_FILTER_1_OFF_Bits.EIDLE_TIMER */
#define IFX_PCIE_USP_PORTLOGIC_SYMBOL_TIMER_FILTER_1_OFF_EIDLE_TIMER_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_SYMBOL_TIMER_FILTER_1_OFF_Bits.EIDLE_TIMER */
#define IFX_PCIE_USP_PORTLOGIC_SYMBOL_TIMER_FILTER_1_OFF_EIDLE_TIMER_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_SYMBOL_TIMER_FILTER_1_OFF_Bits.EIDLE_TIMER */
#define IFX_PCIE_USP_PORTLOGIC_SYMBOL_TIMER_FILTER_1_OFF_EIDLE_TIMER_OFF (11u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_SYMBOL_TIMER_FILTER_1_OFF_Bits.DISABLE_FC_WD_TIMER */
#define IFX_PCIE_USP_PORTLOGIC_SYMBOL_TIMER_FILTER_1_OFF_DISABLE_FC_WD_TIMER_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_SYMBOL_TIMER_FILTER_1_OFF_Bits.DISABLE_FC_WD_TIMER */
#define IFX_PCIE_USP_PORTLOGIC_SYMBOL_TIMER_FILTER_1_OFF_DISABLE_FC_WD_TIMER_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_SYMBOL_TIMER_FILTER_1_OFF_Bits.DISABLE_FC_WD_TIMER */
#define IFX_PCIE_USP_PORTLOGIC_SYMBOL_TIMER_FILTER_1_OFF_DISABLE_FC_WD_TIMER_OFF (15u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_SYMBOL_TIMER_FILTER_1_OFF_Bits.MASK_RADM_1 */
#define IFX_PCIE_USP_PORTLOGIC_SYMBOL_TIMER_FILTER_1_OFF_MASK_RADM_1_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_SYMBOL_TIMER_FILTER_1_OFF_Bits.MASK_RADM_1 */
#define IFX_PCIE_USP_PORTLOGIC_SYMBOL_TIMER_FILTER_1_OFF_MASK_RADM_1_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_SYMBOL_TIMER_FILTER_1_OFF_Bits.MASK_RADM_1 */
#define IFX_PCIE_USP_PORTLOGIC_SYMBOL_TIMER_FILTER_1_OFF_MASK_RADM_1_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_FILTER_MASK_2_OFF_Bits.MASK_RADM_2 */
#define IFX_PCIE_USP_PORTLOGIC_FILTER_MASK_2_OFF_MASK_RADM_2_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_FILTER_MASK_2_OFF_Bits.MASK_RADM_2 */
#define IFX_PCIE_USP_PORTLOGIC_FILTER_MASK_2_OFF_MASK_RADM_2_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_FILTER_MASK_2_OFF_Bits.MASK_RADM_2 */
#define IFX_PCIE_USP_PORTLOGIC_FILTER_MASK_2_OFF_MASK_RADM_2_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PL_DEBUG0_OFF_Bits.DEB_REG_0 */
#define IFX_PCIE_USP_PORTLOGIC_PL_DEBUG0_OFF_DEB_REG_0_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PL_DEBUG0_OFF_Bits.DEB_REG_0 */
#define IFX_PCIE_USP_PORTLOGIC_PL_DEBUG0_OFF_DEB_REG_0_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PL_DEBUG0_OFF_Bits.DEB_REG_0 */
#define IFX_PCIE_USP_PORTLOGIC_PL_DEBUG0_OFF_DEB_REG_0_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PL_DEBUG1_OFF_Bits.DEB_REG_1 */
#define IFX_PCIE_USP_PORTLOGIC_PL_DEBUG1_OFF_DEB_REG_1_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PL_DEBUG1_OFF_Bits.DEB_REG_1 */
#define IFX_PCIE_USP_PORTLOGIC_PL_DEBUG1_OFF_DEB_REG_1_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PL_DEBUG1_OFF_Bits.DEB_REG_1 */
#define IFX_PCIE_USP_PORTLOGIC_PL_DEBUG1_OFF_DEB_REG_1_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_TX_P_FC_CREDIT_STATUS_OFF_Bits.TX_P_DATA_FC_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_TX_P_FC_CREDIT_STATUS_OFF_TX_P_DATA_FC_CREDIT_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_TX_P_FC_CREDIT_STATUS_OFF_Bits.TX_P_DATA_FC_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_TX_P_FC_CREDIT_STATUS_OFF_TX_P_DATA_FC_CREDIT_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_TX_P_FC_CREDIT_STATUS_OFF_Bits.TX_P_DATA_FC_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_TX_P_FC_CREDIT_STATUS_OFF_TX_P_DATA_FC_CREDIT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_TX_P_FC_CREDIT_STATUS_OFF_Bits.TX_P_HEADER_FC_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_TX_P_FC_CREDIT_STATUS_OFF_TX_P_HEADER_FC_CREDIT_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_TX_P_FC_CREDIT_STATUS_OFF_Bits.TX_P_HEADER_FC_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_TX_P_FC_CREDIT_STATUS_OFF_TX_P_HEADER_FC_CREDIT_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_TX_P_FC_CREDIT_STATUS_OFF_Bits.TX_P_HEADER_FC_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_TX_P_FC_CREDIT_STATUS_OFF_TX_P_HEADER_FC_CREDIT_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_TX_NP_FC_CREDIT_STATUS_OFF_Bits.TX_NP_DATA_FC_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_TX_NP_FC_CREDIT_STATUS_OFF_TX_NP_DATA_FC_CREDIT_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_TX_NP_FC_CREDIT_STATUS_OFF_Bits.TX_NP_DATA_FC_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_TX_NP_FC_CREDIT_STATUS_OFF_TX_NP_DATA_FC_CREDIT_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_TX_NP_FC_CREDIT_STATUS_OFF_Bits.TX_NP_DATA_FC_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_TX_NP_FC_CREDIT_STATUS_OFF_TX_NP_DATA_FC_CREDIT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_TX_NP_FC_CREDIT_STATUS_OFF_Bits.TX_NP_HEADER_FC_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_TX_NP_FC_CREDIT_STATUS_OFF_TX_NP_HEADER_FC_CREDIT_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_TX_NP_FC_CREDIT_STATUS_OFF_Bits.TX_NP_HEADER_FC_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_TX_NP_FC_CREDIT_STATUS_OFF_TX_NP_HEADER_FC_CREDIT_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_TX_NP_FC_CREDIT_STATUS_OFF_Bits.TX_NP_HEADER_FC_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_TX_NP_FC_CREDIT_STATUS_OFF_TX_NP_HEADER_FC_CREDIT_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_TX_CPL_FC_CREDIT_STATUS_OFF_Bits.TX_CPL_DATA_FC_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_TX_CPL_FC_CREDIT_STATUS_OFF_TX_CPL_DATA_FC_CREDIT_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_TX_CPL_FC_CREDIT_STATUS_OFF_Bits.TX_CPL_DATA_FC_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_TX_CPL_FC_CREDIT_STATUS_OFF_TX_CPL_DATA_FC_CREDIT_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_TX_CPL_FC_CREDIT_STATUS_OFF_Bits.TX_CPL_DATA_FC_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_TX_CPL_FC_CREDIT_STATUS_OFF_TX_CPL_DATA_FC_CREDIT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_TX_CPL_FC_CREDIT_STATUS_OFF_Bits.TX_CPL_HEADER_FC_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_TX_CPL_FC_CREDIT_STATUS_OFF_TX_CPL_HEADER_FC_CREDIT_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_TX_CPL_FC_CREDIT_STATUS_OFF_Bits.TX_CPL_HEADER_FC_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_TX_CPL_FC_CREDIT_STATUS_OFF_TX_CPL_HEADER_FC_CREDIT_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_TX_CPL_FC_CREDIT_STATUS_OFF_Bits.TX_CPL_HEADER_FC_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_TX_CPL_FC_CREDIT_STATUS_OFF_TX_CPL_HEADER_FC_CREDIT_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_Bits.RX_TLP_FC_CREDIT_NON_RETURN */
#define IFX_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_RX_TLP_FC_CREDIT_NON_RETURN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_Bits.RX_TLP_FC_CREDIT_NON_RETURN */
#define IFX_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_RX_TLP_FC_CREDIT_NON_RETURN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_Bits.RX_TLP_FC_CREDIT_NON_RETURN */
#define IFX_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_RX_TLP_FC_CREDIT_NON_RETURN_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_Bits.TX_RETRY_BUFFER_NE */
#define IFX_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_TX_RETRY_BUFFER_NE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_Bits.TX_RETRY_BUFFER_NE */
#define IFX_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_TX_RETRY_BUFFER_NE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_Bits.TX_RETRY_BUFFER_NE */
#define IFX_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_TX_RETRY_BUFFER_NE_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_Bits.RX_QUEUE_NON_EMPTY */
#define IFX_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_RX_QUEUE_NON_EMPTY_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_Bits.RX_QUEUE_NON_EMPTY */
#define IFX_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_RX_QUEUE_NON_EMPTY_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_Bits.RX_QUEUE_NON_EMPTY */
#define IFX_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_RX_QUEUE_NON_EMPTY_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_Bits.RX_QUEUE_OVERFLOW */
#define IFX_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_RX_QUEUE_OVERFLOW_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_Bits.RX_QUEUE_OVERFLOW */
#define IFX_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_RX_QUEUE_OVERFLOW_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_Bits.RX_QUEUE_OVERFLOW */
#define IFX_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_RX_QUEUE_OVERFLOW_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_Bits.RX_SERIALIZATION_Q_NON_EMPTY */
#define IFX_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_RX_SERIALIZATION_Q_NON_EMPTY_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_Bits.RX_SERIALIZATION_Q_NON_EMPTY */
#define IFX_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_RX_SERIALIZATION_Q_NON_EMPTY_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_Bits.RX_SERIALIZATION_Q_NON_EMPTY */
#define IFX_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_RX_SERIALIZATION_Q_NON_EMPTY_OFF (13u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_Bits.TIMER_MOD_FLOW_CONTROL */
#define IFX_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_TIMER_MOD_FLOW_CONTROL_LEN (13u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_Bits.TIMER_MOD_FLOW_CONTROL */
#define IFX_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_TIMER_MOD_FLOW_CONTROL_MSK (0x1fffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_Bits.TIMER_MOD_FLOW_CONTROL */
#define IFX_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_TIMER_MOD_FLOW_CONTROL_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_Bits.TIMER_MOD_FLOW_CONTROL_EN */
#define IFX_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_TIMER_MOD_FLOW_CONTROL_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_Bits.TIMER_MOD_FLOW_CONTROL_EN */
#define IFX_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_TIMER_MOD_FLOW_CONTROL_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_Bits.TIMER_MOD_FLOW_CONTROL_EN */
#define IFX_PCIE_USP_PORTLOGIC_QUEUE_STATUS_OFF_TIMER_MOD_FLOW_CONTROL_EN_OFF (31u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_Bits.VC0_P_DATA_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_VC0_P_DATA_CREDIT_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_Bits.VC0_P_DATA_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_VC0_P_DATA_CREDIT_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_Bits.VC0_P_DATA_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_VC0_P_DATA_CREDIT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_Bits.VC0_P_HEADER_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_VC0_P_HEADER_CREDIT_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_Bits.VC0_P_HEADER_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_VC0_P_HEADER_CREDIT_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_Bits.VC0_P_HEADER_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_VC0_P_HEADER_CREDIT_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_Bits.RESERVED4 */
#define IFX_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_RESERVED4_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_Bits.RESERVED4 */
#define IFX_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_RESERVED4_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_Bits.RESERVED4 */
#define IFX_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_RESERVED4_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_Bits.VC0_P_TLP_Q_MODE */
#define IFX_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_VC0_P_TLP_Q_MODE_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_Bits.VC0_P_TLP_Q_MODE */
#define IFX_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_VC0_P_TLP_Q_MODE_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_Bits.VC0_P_TLP_Q_MODE */
#define IFX_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_VC0_P_TLP_Q_MODE_OFF (21u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_Bits.VC0_P_HDR_SCALE */
#define IFX_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_VC0_P_HDR_SCALE_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_Bits.VC0_P_HDR_SCALE */
#define IFX_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_VC0_P_HDR_SCALE_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_Bits.VC0_P_HDR_SCALE */
#define IFX_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_VC0_P_HDR_SCALE_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_Bits.VC0_P_DATA_SCALE */
#define IFX_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_VC0_P_DATA_SCALE_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_Bits.VC0_P_DATA_SCALE */
#define IFX_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_VC0_P_DATA_SCALE_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_Bits.VC0_P_DATA_SCALE */
#define IFX_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_VC0_P_DATA_SCALE_OFF (26u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_Bits.RESERVED5 */
#define IFX_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_RESERVED5_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_Bits.RESERVED5 */
#define IFX_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_RESERVED5_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_Bits.RESERVED5 */
#define IFX_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_RESERVED5_OFF (28u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_Bits.TLP_TYPE_ORDERING_VC0 */
#define IFX_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_TLP_TYPE_ORDERING_VC0_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_Bits.TLP_TYPE_ORDERING_VC0 */
#define IFX_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_TLP_TYPE_ORDERING_VC0_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_Bits.TLP_TYPE_ORDERING_VC0 */
#define IFX_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_TLP_TYPE_ORDERING_VC0_OFF (30u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_Bits.VC_ORDERING_RX_Q */
#define IFX_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_VC_ORDERING_RX_Q_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_Bits.VC_ORDERING_RX_Q */
#define IFX_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_VC_ORDERING_RX_Q_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_Bits.VC_ORDERING_RX_Q */
#define IFX_PCIE_USP_PORTLOGIC_VC0_P_RX_Q_CTRL_OFF_VC_ORDERING_RX_Q_OFF (31u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_Bits.VC0_NP_DATA_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_DATA_CREDIT_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_Bits.VC0_NP_DATA_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_DATA_CREDIT_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_Bits.VC0_NP_DATA_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_DATA_CREDIT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_Bits.VC0_NP_HEADER_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_HEADER_CREDIT_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_Bits.VC0_NP_HEADER_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_HEADER_CREDIT_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_Bits.VC0_NP_HEADER_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_HEADER_CREDIT_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_Bits.RESERVED6 */
#define IFX_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_RESERVED6_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_Bits.RESERVED6 */
#define IFX_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_RESERVED6_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_Bits.RESERVED6 */
#define IFX_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_RESERVED6_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_Bits.VC0_NP_TLP_Q_MODE */
#define IFX_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_TLP_Q_MODE_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_Bits.VC0_NP_TLP_Q_MODE */
#define IFX_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_TLP_Q_MODE_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_Bits.VC0_NP_TLP_Q_MODE */
#define IFX_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_TLP_Q_MODE_OFF (21u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_Bits.VC0_NP_HDR_SCALE */
#define IFX_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_HDR_SCALE_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_Bits.VC0_NP_HDR_SCALE */
#define IFX_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_HDR_SCALE_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_Bits.VC0_NP_HDR_SCALE */
#define IFX_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_HDR_SCALE_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_Bits.VC0_NP_DATA_SCALE */
#define IFX_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_DATA_SCALE_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_Bits.VC0_NP_DATA_SCALE */
#define IFX_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_DATA_SCALE_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_Bits.VC0_NP_DATA_SCALE */
#define IFX_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_DATA_SCALE_OFF (26u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_Bits.RESERVED7 */
#define IFX_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_RESERVED7_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_Bits.RESERVED7 */
#define IFX_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_RESERVED7_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_Bits.RESERVED7 */
#define IFX_PCIE_USP_PORTLOGIC_VC0_NP_RX_Q_CTRL_OFF_RESERVED7_OFF (28u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_Bits.VC0_CPL_DATA_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_DATA_CREDIT_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_Bits.VC0_CPL_DATA_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_DATA_CREDIT_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_Bits.VC0_CPL_DATA_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_DATA_CREDIT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_Bits.VC0_CPL_HEADER_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_HEADER_CREDIT_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_Bits.VC0_CPL_HEADER_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_HEADER_CREDIT_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_Bits.VC0_CPL_HEADER_CREDIT */
#define IFX_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_HEADER_CREDIT_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_Bits.RESERVED8 */
#define IFX_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_RESERVED8_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_Bits.RESERVED8 */
#define IFX_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_RESERVED8_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_Bits.RESERVED8 */
#define IFX_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_RESERVED8_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_Bits.VC0_CPL_TLP_Q_MODE */
#define IFX_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_TLP_Q_MODE_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_Bits.VC0_CPL_TLP_Q_MODE */
#define IFX_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_TLP_Q_MODE_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_Bits.VC0_CPL_TLP_Q_MODE */
#define IFX_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_TLP_Q_MODE_OFF (21u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_Bits.VC0_CPL_HDR_SCALE */
#define IFX_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_HDR_SCALE_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_Bits.VC0_CPL_HDR_SCALE */
#define IFX_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_HDR_SCALE_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_Bits.VC0_CPL_HDR_SCALE */
#define IFX_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_HDR_SCALE_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_Bits.VC0_CPL_DATA_SCALE */
#define IFX_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_DATA_SCALE_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_Bits.VC0_CPL_DATA_SCALE */
#define IFX_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_DATA_SCALE_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_Bits.VC0_CPL_DATA_SCALE */
#define IFX_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_DATA_SCALE_OFF (26u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_Bits.RESERVED9 */
#define IFX_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_RESERVED9_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_Bits.RESERVED9 */
#define IFX_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_RESERVED9_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_Bits.RESERVED9 */
#define IFX_PCIE_USP_PORTLOGIC_VC0_CPL_RX_Q_CTRL_OFF_RESERVED9_OFF (28u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_Bits.FAST_TRAINING_SEQ */
#define IFX_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_FAST_TRAINING_SEQ_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_Bits.FAST_TRAINING_SEQ */
#define IFX_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_FAST_TRAINING_SEQ_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_Bits.FAST_TRAINING_SEQ */
#define IFX_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_FAST_TRAINING_SEQ_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_Bits.NUM_OF_LANES */
#define IFX_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_NUM_OF_LANES_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_Bits.NUM_OF_LANES */
#define IFX_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_NUM_OF_LANES_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_Bits.NUM_OF_LANES */
#define IFX_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_NUM_OF_LANES_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_Bits.PRE_DET_LANE */
#define IFX_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_PRE_DET_LANE_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_Bits.PRE_DET_LANE */
#define IFX_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_PRE_DET_LANE_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_Bits.PRE_DET_LANE */
#define IFX_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_PRE_DET_LANE_OFF (13u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_Bits.AUTO_LANE_FLIP_CTRL_EN */
#define IFX_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_AUTO_LANE_FLIP_CTRL_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_Bits.AUTO_LANE_FLIP_CTRL_EN */
#define IFX_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_AUTO_LANE_FLIP_CTRL_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_Bits.AUTO_LANE_FLIP_CTRL_EN */
#define IFX_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_AUTO_LANE_FLIP_CTRL_EN_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_Bits.DIRECT_SPEED_CHANGE */
#define IFX_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_DIRECT_SPEED_CHANGE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_Bits.DIRECT_SPEED_CHANGE */
#define IFX_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_DIRECT_SPEED_CHANGE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_Bits.DIRECT_SPEED_CHANGE */
#define IFX_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_DIRECT_SPEED_CHANGE_OFF (17u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_Bits.CONFIG_TX_COMP_RX */
#define IFX_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_CONFIG_TX_COMP_RX_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_Bits.CONFIG_TX_COMP_RX */
#define IFX_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_CONFIG_TX_COMP_RX_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_Bits.CONFIG_TX_COMP_RX */
#define IFX_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_CONFIG_TX_COMP_RX_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_Bits.SEL_DEEMPHASIS */
#define IFX_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_SEL_DEEMPHASIS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_Bits.SEL_DEEMPHASIS */
#define IFX_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_SEL_DEEMPHASIS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_Bits.SEL_DEEMPHASIS */
#define IFX_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_SEL_DEEMPHASIS_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_Bits.GEN1_EI_INFERENCE */
#define IFX_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_GEN1_EI_INFERENCE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_Bits.GEN1_EI_INFERENCE */
#define IFX_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_GEN1_EI_INFERENCE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_Bits.GEN1_EI_INFERENCE */
#define IFX_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_GEN1_EI_INFERENCE_OFF (21u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_Bits.SELECT_DEEMPH_VAR_MUX */
#define IFX_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_SELECT_DEEMPH_VAR_MUX_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_Bits.SELECT_DEEMPH_VAR_MUX */
#define IFX_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_SELECT_DEEMPH_VAR_MUX_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_Bits.SELECT_DEEMPH_VAR_MUX */
#define IFX_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_SELECT_DEEMPH_VAR_MUX_OFF (22u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_Bits.SELECTABLE_DEEMPH_BIT_MUX */
#define IFX_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_SELECTABLE_DEEMPH_BIT_MUX_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_Bits.SELECTABLE_DEEMPH_BIT_MUX */
#define IFX_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_SELECTABLE_DEEMPH_BIT_MUX_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_Bits.SELECTABLE_DEEMPH_BIT_MUX */
#define IFX_PCIE_USP_PORTLOGIC_GEN2_CTRL_OFF_SELECTABLE_DEEMPH_BIT_MUX_OFF (23u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_CLOCK_GATING_CTRL_OFF_Bits.RADM_CLK_GATING_EN */
#define IFX_PCIE_USP_PORTLOGIC_CLOCK_GATING_CTRL_OFF_RADM_CLK_GATING_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_CLOCK_GATING_CTRL_OFF_Bits.RADM_CLK_GATING_EN */
#define IFX_PCIE_USP_PORTLOGIC_CLOCK_GATING_CTRL_OFF_RADM_CLK_GATING_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_CLOCK_GATING_CTRL_OFF_Bits.RADM_CLK_GATING_EN */
#define IFX_PCIE_USP_PORTLOGIC_CLOCK_GATING_CTRL_OFF_RADM_CLK_GATING_EN_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_CLOCK_GATING_CTRL_OFF_Bits.AXI_CLK_GATING_EN */
#define IFX_PCIE_USP_PORTLOGIC_CLOCK_GATING_CTRL_OFF_AXI_CLK_GATING_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_CLOCK_GATING_CTRL_OFF_Bits.AXI_CLK_GATING_EN */
#define IFX_PCIE_USP_PORTLOGIC_CLOCK_GATING_CTRL_OFF_AXI_CLK_GATING_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_CLOCK_GATING_CTRL_OFF_Bits.AXI_CLK_GATING_EN */
#define IFX_PCIE_USP_PORTLOGIC_CLOCK_GATING_CTRL_OFF_AXI_CLK_GATING_EN_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.GEN3_ZRXDC_NONCOMPL */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_GEN3_ZRXDC_NONCOMPL_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.GEN3_ZRXDC_NONCOMPL */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_GEN3_ZRXDC_NONCOMPL_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.GEN3_ZRXDC_NONCOMPL */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_GEN3_ZRXDC_NONCOMPL_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.NO_SEED_VALUE_CHANGE */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_NO_SEED_VALUE_CHANGE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.NO_SEED_VALUE_CHANGE */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_NO_SEED_VALUE_CHANGE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.NO_SEED_VALUE_CHANGE */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_NO_SEED_VALUE_CHANGE_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.DISABLE_SCRAMBLER_GEN_3 */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_DISABLE_SCRAMBLER_GEN_3_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.DISABLE_SCRAMBLER_GEN_3 */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_DISABLE_SCRAMBLER_GEN_3_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.DISABLE_SCRAMBLER_GEN_3 */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_DISABLE_SCRAMBLER_GEN_3_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.EQ_PHASE_2_3 */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_EQ_PHASE_2_3_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.EQ_PHASE_2_3 */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_EQ_PHASE_2_3_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.EQ_PHASE_2_3 */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_EQ_PHASE_2_3_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.EQ_EIEOS_CNT */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_EQ_EIEOS_CNT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.EQ_EIEOS_CNT */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_EQ_EIEOS_CNT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.EQ_EIEOS_CNT */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_EQ_EIEOS_CNT_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.EQ_REDO */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_EQ_REDO_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.EQ_REDO */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_EQ_REDO_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.EQ_REDO */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_EQ_REDO_OFF (11u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.RXEQ_PH01_EN */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_RXEQ_PH01_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.RXEQ_PH01_EN */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_RXEQ_PH01_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.RXEQ_PH01_EN */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_RXEQ_PH01_EN_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.RXEQ_RGRDLESS_RXTS */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_RXEQ_RGRDLESS_RXTS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.RXEQ_RGRDLESS_RXTS */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_RXEQ_RGRDLESS_RXTS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.RXEQ_RGRDLESS_RXTS */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_RXEQ_RGRDLESS_RXTS_OFF (13u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.GEN3_EQUALIZATION_DISABLE */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_GEN3_EQUALIZATION_DISABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.GEN3_EQUALIZATION_DISABLE */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_GEN3_EQUALIZATION_DISABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.GEN3_EQUALIZATION_DISABLE */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_GEN3_EQUALIZATION_DISABLE_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.GEN3_DLLP_XMT_DELAY_DISABLE */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_GEN3_DLLP_XMT_DELAY_DISABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.GEN3_DLLP_XMT_DELAY_DISABLE */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_GEN3_DLLP_XMT_DELAY_DISABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.GEN3_DLLP_XMT_DELAY_DISABLE */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_GEN3_DLLP_XMT_DELAY_DISABLE_OFF (17u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.GEN3_DC_BALANCE_DISABLE */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_GEN3_DC_BALANCE_DISABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.GEN3_DC_BALANCE_DISABLE */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_GEN3_DC_BALANCE_DISABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.GEN3_DC_BALANCE_DISABLE */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_GEN3_DC_BALANCE_DISABLE_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.GEN3_EQ_INVREQ_EVAL_DIFF_DISABLE */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_GEN3_EQ_INVREQ_EVAL_DIFF_DISABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.GEN3_EQ_INVREQ_EVAL_DIFF_DISABLE */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_GEN3_EQ_INVREQ_EVAL_DIFF_DISABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_Bits.GEN3_EQ_INVREQ_EVAL_DIFF_DISABLE */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_RELATED_OFF_GEN3_EQ_INVREQ_EVAL_DIFF_DISABLE_OFF (23u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_Bits.GEN3_EQ_FB_MODE */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_GEN3_EQ_FB_MODE_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_Bits.GEN3_EQ_FB_MODE */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_GEN3_EQ_FB_MODE_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_Bits.GEN3_EQ_FB_MODE */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_GEN3_EQ_FB_MODE_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_Bits.GEN3_EQ_PHASE23_EXIT_MODE */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PHASE23_EXIT_MODE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_Bits.GEN3_EQ_PHASE23_EXIT_MODE */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PHASE23_EXIT_MODE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_Bits.GEN3_EQ_PHASE23_EXIT_MODE */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PHASE23_EXIT_MODE_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_Bits.GEN3_EQ_EVAL_2MS_DISABLE */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_GEN3_EQ_EVAL_2MS_DISABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_Bits.GEN3_EQ_EVAL_2MS_DISABLE */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_GEN3_EQ_EVAL_2MS_DISABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_Bits.GEN3_EQ_EVAL_2MS_DISABLE */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_GEN3_EQ_EVAL_2MS_DISABLE_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_Bits.GEN3_LOWER_RATE_EQ_REDO_ENABLE */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_GEN3_LOWER_RATE_EQ_REDO_ENABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_Bits.GEN3_LOWER_RATE_EQ_REDO_ENABLE */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_GEN3_LOWER_RATE_EQ_REDO_ENABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_Bits.GEN3_LOWER_RATE_EQ_REDO_ENABLE */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_GEN3_LOWER_RATE_EQ_REDO_ENABLE_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_Bits.GEN3_EQ_PSET_REQ_VEC */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PSET_REQ_VEC_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_Bits.GEN3_EQ_PSET_REQ_VEC */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PSET_REQ_VEC_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_Bits.GEN3_EQ_PSET_REQ_VEC */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PSET_REQ_VEC_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_Bits.GEN3_EQ_FOM_INC_INITIAL_EVAL */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_GEN3_EQ_FOM_INC_INITIAL_EVAL_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_Bits.GEN3_EQ_FOM_INC_INITIAL_EVAL */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_GEN3_EQ_FOM_INC_INITIAL_EVAL_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_Bits.GEN3_EQ_FOM_INC_INITIAL_EVAL */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_GEN3_EQ_FOM_INC_INITIAL_EVAL_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_Bits.GEN3_EQ_PSET_REQ_AS_COEF */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PSET_REQ_AS_COEF_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_Bits.GEN3_EQ_PSET_REQ_AS_COEF */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PSET_REQ_AS_COEF_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_Bits.GEN3_EQ_PSET_REQ_AS_COEF */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PSET_REQ_AS_COEF_OFF (25u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_Bits.GEN3_REQ_SEND_CONSEC_EIEOS_FOR_PSET_MAP */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_GEN3_REQ_SEND_CONSEC_EIEOS_FOR_PSET_MAP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_Bits.GEN3_REQ_SEND_CONSEC_EIEOS_FOR_PSET_MAP */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_GEN3_REQ_SEND_CONSEC_EIEOS_FOR_PSET_MAP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_Bits.GEN3_REQ_SEND_CONSEC_EIEOS_FOR_PSET_MAP */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_CONTROL_OFF_GEN3_REQ_SEND_CONSEC_EIEOS_FOR_PSET_MAP_OFF (26u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_Bits.GEN3_EQ_FMDC_T_MIN_PHASE23 */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_T_MIN_PHASE23_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_Bits.GEN3_EQ_FMDC_T_MIN_PHASE23 */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_T_MIN_PHASE23_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_Bits.GEN3_EQ_FMDC_T_MIN_PHASE23 */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_T_MIN_PHASE23_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_Bits.GEN3_EQ_FMDC_N_EVALS */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_N_EVALS_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_Bits.GEN3_EQ_FMDC_N_EVALS */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_N_EVALS_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_Bits.GEN3_EQ_FMDC_N_EVALS */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_N_EVALS_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_Bits.GEN3_EQ_FMDC_MAX_PRE_CUSROR_DELTA */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_MAX_PRE_CUSROR_DELTA_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_Bits.GEN3_EQ_FMDC_MAX_PRE_CUSROR_DELTA */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_MAX_PRE_CUSROR_DELTA_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_Bits.GEN3_EQ_FMDC_MAX_PRE_CUSROR_DELTA */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_MAX_PRE_CUSROR_DELTA_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_Bits.GEN3_EQ_FMDC_MAX_POST_CUSROR_DELTA */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_MAX_POST_CUSROR_DELTA_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_Bits.GEN3_EQ_FMDC_MAX_POST_CUSROR_DELTA */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_MAX_POST_CUSROR_DELTA_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_Bits.GEN3_EQ_FMDC_MAX_POST_CUSROR_DELTA */
#define IFX_PCIE_USP_PORTLOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_MAX_POST_CUSROR_DELTA_OFF (14u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_ORDER_RULE_CTRL_OFF_Bits.NP_PASS_P */
#define IFX_PCIE_USP_PORTLOGIC_ORDER_RULE_CTRL_OFF_NP_PASS_P_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_ORDER_RULE_CTRL_OFF_Bits.NP_PASS_P */
#define IFX_PCIE_USP_PORTLOGIC_ORDER_RULE_CTRL_OFF_NP_PASS_P_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_ORDER_RULE_CTRL_OFF_Bits.NP_PASS_P */
#define IFX_PCIE_USP_PORTLOGIC_ORDER_RULE_CTRL_OFF_NP_PASS_P_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_ORDER_RULE_CTRL_OFF_Bits.CPL_PASS_P */
#define IFX_PCIE_USP_PORTLOGIC_ORDER_RULE_CTRL_OFF_CPL_PASS_P_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_ORDER_RULE_CTRL_OFF_Bits.CPL_PASS_P */
#define IFX_PCIE_USP_PORTLOGIC_ORDER_RULE_CTRL_OFF_CPL_PASS_P_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_ORDER_RULE_CTRL_OFF_Bits.CPL_PASS_P */
#define IFX_PCIE_USP_PORTLOGIC_ORDER_RULE_CTRL_OFF_CPL_PASS_P_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PIPE_LOOPBACK_CONTROL_OFF_Bits.LPBK_RXVALID */
#define IFX_PCIE_USP_PORTLOGIC_PIPE_LOOPBACK_CONTROL_OFF_LPBK_RXVALID_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PIPE_LOOPBACK_CONTROL_OFF_Bits.LPBK_RXVALID */
#define IFX_PCIE_USP_PORTLOGIC_PIPE_LOOPBACK_CONTROL_OFF_LPBK_RXVALID_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PIPE_LOOPBACK_CONTROL_OFF_Bits.LPBK_RXVALID */
#define IFX_PCIE_USP_PORTLOGIC_PIPE_LOOPBACK_CONTROL_OFF_LPBK_RXVALID_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PIPE_LOOPBACK_CONTROL_OFF_Bits.RXSTATUS_LANE */
#define IFX_PCIE_USP_PORTLOGIC_PIPE_LOOPBACK_CONTROL_OFF_RXSTATUS_LANE_LEN (6u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PIPE_LOOPBACK_CONTROL_OFF_Bits.RXSTATUS_LANE */
#define IFX_PCIE_USP_PORTLOGIC_PIPE_LOOPBACK_CONTROL_OFF_RXSTATUS_LANE_MSK (0x3fu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PIPE_LOOPBACK_CONTROL_OFF_Bits.RXSTATUS_LANE */
#define IFX_PCIE_USP_PORTLOGIC_PIPE_LOOPBACK_CONTROL_OFF_RXSTATUS_LANE_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PIPE_LOOPBACK_CONTROL_OFF_Bits.RXSTATUS_VALUE */
#define IFX_PCIE_USP_PORTLOGIC_PIPE_LOOPBACK_CONTROL_OFF_RXSTATUS_VALUE_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PIPE_LOOPBACK_CONTROL_OFF_Bits.RXSTATUS_VALUE */
#define IFX_PCIE_USP_PORTLOGIC_PIPE_LOOPBACK_CONTROL_OFF_RXSTATUS_VALUE_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PIPE_LOOPBACK_CONTROL_OFF_Bits.RXSTATUS_VALUE */
#define IFX_PCIE_USP_PORTLOGIC_PIPE_LOOPBACK_CONTROL_OFF_RXSTATUS_VALUE_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PIPE_LOOPBACK_CONTROL_OFF_Bits.PIPE_LOOPBACK */
#define IFX_PCIE_USP_PORTLOGIC_PIPE_LOOPBACK_CONTROL_OFF_PIPE_LOOPBACK_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PIPE_LOOPBACK_CONTROL_OFF_Bits.PIPE_LOOPBACK */
#define IFX_PCIE_USP_PORTLOGIC_PIPE_LOOPBACK_CONTROL_OFF_PIPE_LOOPBACK_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PIPE_LOOPBACK_CONTROL_OFF_Bits.PIPE_LOOPBACK */
#define IFX_PCIE_USP_PORTLOGIC_PIPE_LOOPBACK_CONTROL_OFF_PIPE_LOOPBACK_OFF (31u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.DBI_RO_WR_EN */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_DBI_RO_WR_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.DBI_RO_WR_EN */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_DBI_RO_WR_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.DBI_RO_WR_EN */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_DBI_RO_WR_EN_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.DEFAULT_TARGET */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_DEFAULT_TARGET_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.DEFAULT_TARGET */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_DEFAULT_TARGET_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.DEFAULT_TARGET */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_DEFAULT_TARGET_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.UR_CA_MASK_4_TRGT1 */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_UR_CA_MASK_4_TRGT1_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.UR_CA_MASK_4_TRGT1 */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_UR_CA_MASK_4_TRGT1_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.UR_CA_MASK_4_TRGT1 */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_UR_CA_MASK_4_TRGT1_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.SIMPLIFIED_REPLAY_TIMER */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_SIMPLIFIED_REPLAY_TIMER_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.SIMPLIFIED_REPLAY_TIMER */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_SIMPLIFIED_REPLAY_TIMER_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.SIMPLIFIED_REPLAY_TIMER */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_SIMPLIFIED_REPLAY_TIMER_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.DISABLE_AUTO_LTR_CLR_MSG */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_DISABLE_AUTO_LTR_CLR_MSG_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.DISABLE_AUTO_LTR_CLR_MSG */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_DISABLE_AUTO_LTR_CLR_MSG_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.DISABLE_AUTO_LTR_CLR_MSG */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_DISABLE_AUTO_LTR_CLR_MSG_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.ARI_DEVICE_NUMBER */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_ARI_DEVICE_NUMBER_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.ARI_DEVICE_NUMBER */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_ARI_DEVICE_NUMBER_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.ARI_DEVICE_NUMBER */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_ARI_DEVICE_NUMBER_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.CPLQ_MNG_EN */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_CPLQ_MNG_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.CPLQ_MNG_EN */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_CPLQ_MNG_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.CPLQ_MNG_EN */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_CPLQ_MNG_EN_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.CFG_TLP_BYPASS_EN_REG */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_CFG_TLP_BYPASS_EN_REG_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.CFG_TLP_BYPASS_EN_REG */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_CFG_TLP_BYPASS_EN_REG_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.CFG_TLP_BYPASS_EN_REG */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_CFG_TLP_BYPASS_EN_REG_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.CONFIG_LIMIT_REG */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_CONFIG_LIMIT_REG_LEN (10u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.CONFIG_LIMIT_REG */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_CONFIG_LIMIT_REG_MSK (0x3ffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.CONFIG_LIMIT_REG */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_CONFIG_LIMIT_REG_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.TARGET_ABOVE_CONFIG_LIMIT_REG */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_TARGET_ABOVE_CONFIG_LIMIT_REG_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.TARGET_ABOVE_CONFIG_LIMIT_REG */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_TARGET_ABOVE_CONFIG_LIMIT_REG_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.TARGET_ABOVE_CONFIG_LIMIT_REG */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_TARGET_ABOVE_CONFIG_LIMIT_REG_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.P2P_TRACK_CPL_TO_REG */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_P2P_TRACK_CPL_TO_REG_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.P2P_TRACK_CPL_TO_REG */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_P2P_TRACK_CPL_TO_REG_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.P2P_TRACK_CPL_TO_REG */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_P2P_TRACK_CPL_TO_REG_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.P2P_ERR_RPT_CTRL */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_P2P_ERR_RPT_CTRL_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.P2P_ERR_RPT_CTRL */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_P2P_ERR_RPT_CTRL_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.P2P_ERR_RPT_CTRL */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_P2P_ERR_RPT_CTRL_OFF (21u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.PORT_LOGIC_WR_DISABLE */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_PORT_LOGIC_WR_DISABLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.PORT_LOGIC_WR_DISABLE */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_PORT_LOGIC_WR_DISABLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_Bits.PORT_LOGIC_WR_DISABLE */
#define IFX_PCIE_USP_PORTLOGIC_MISC_CONTROL_1_OFF_PORT_LOGIC_WR_DISABLE_OFF (22u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_LINK_FLUSH_CONTROL_OFF_Bits.AUTO_FLUSH_EN */
#define IFX_PCIE_USP_PORTLOGIC_LINK_FLUSH_CONTROL_OFF_AUTO_FLUSH_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_LINK_FLUSH_CONTROL_OFF_Bits.AUTO_FLUSH_EN */
#define IFX_PCIE_USP_PORTLOGIC_LINK_FLUSH_CONTROL_OFF_AUTO_FLUSH_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_LINK_FLUSH_CONTROL_OFF_Bits.AUTO_FLUSH_EN */
#define IFX_PCIE_USP_PORTLOGIC_LINK_FLUSH_CONTROL_OFF_AUTO_FLUSH_EN_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_Bits.AMBA_ERROR_RESPONSE_GLOBAL */
#define IFX_PCIE_USP_PORTLOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_GLOBAL_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_Bits.AMBA_ERROR_RESPONSE_GLOBAL */
#define IFX_PCIE_USP_PORTLOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_GLOBAL_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_Bits.AMBA_ERROR_RESPONSE_GLOBAL */
#define IFX_PCIE_USP_PORTLOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_GLOBAL_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_Bits.AMBA_ERROR_RESPONSE_VENDORID */
#define IFX_PCIE_USP_PORTLOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_VENDORID_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_Bits.AMBA_ERROR_RESPONSE_VENDORID */
#define IFX_PCIE_USP_PORTLOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_VENDORID_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_Bits.AMBA_ERROR_RESPONSE_VENDORID */
#define IFX_PCIE_USP_PORTLOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_VENDORID_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_Bits.AMBA_ERROR_RESPONSE_CRS */
#define IFX_PCIE_USP_PORTLOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_CRS_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_Bits.AMBA_ERROR_RESPONSE_CRS */
#define IFX_PCIE_USP_PORTLOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_CRS_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_Bits.AMBA_ERROR_RESPONSE_CRS */
#define IFX_PCIE_USP_PORTLOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_CRS_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_Bits.AMBA_ERROR_RESPONSE_MAP */
#define IFX_PCIE_USP_PORTLOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_MAP_LEN (6u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_Bits.AMBA_ERROR_RESPONSE_MAP */
#define IFX_PCIE_USP_PORTLOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_MAP_MSK (0x3fu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_Bits.AMBA_ERROR_RESPONSE_MAP */
#define IFX_PCIE_USP_PORTLOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_MAP_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_AMBA_LINK_TIMEOUT_OFF_Bits.LINK_TIMEOUT_PERIOD_DEFAULT */
#define IFX_PCIE_USP_PORTLOGIC_AMBA_LINK_TIMEOUT_OFF_LINK_TIMEOUT_PERIOD_DEFAULT_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_AMBA_LINK_TIMEOUT_OFF_Bits.LINK_TIMEOUT_PERIOD_DEFAULT */
#define IFX_PCIE_USP_PORTLOGIC_AMBA_LINK_TIMEOUT_OFF_LINK_TIMEOUT_PERIOD_DEFAULT_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_AMBA_LINK_TIMEOUT_OFF_Bits.LINK_TIMEOUT_PERIOD_DEFAULT */
#define IFX_PCIE_USP_PORTLOGIC_AMBA_LINK_TIMEOUT_OFF_LINK_TIMEOUT_PERIOD_DEFAULT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_AMBA_LINK_TIMEOUT_OFF_Bits.LINK_TIMEOUT_ENABLE_DEFAULT */
#define IFX_PCIE_USP_PORTLOGIC_AMBA_LINK_TIMEOUT_OFF_LINK_TIMEOUT_ENABLE_DEFAULT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_AMBA_LINK_TIMEOUT_OFF_Bits.LINK_TIMEOUT_ENABLE_DEFAULT */
#define IFX_PCIE_USP_PORTLOGIC_AMBA_LINK_TIMEOUT_OFF_LINK_TIMEOUT_ENABLE_DEFAULT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_AMBA_LINK_TIMEOUT_OFF_Bits.LINK_TIMEOUT_ENABLE_DEFAULT */
#define IFX_PCIE_USP_PORTLOGIC_AMBA_LINK_TIMEOUT_OFF_LINK_TIMEOUT_ENABLE_DEFAULT_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_AMBA_ORDERING_CTRL_OFF_Bits.AX_SNP_EN */
#define IFX_PCIE_USP_PORTLOGIC_AMBA_ORDERING_CTRL_OFF_AX_SNP_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_AMBA_ORDERING_CTRL_OFF_Bits.AX_SNP_EN */
#define IFX_PCIE_USP_PORTLOGIC_AMBA_ORDERING_CTRL_OFF_AX_SNP_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_AMBA_ORDERING_CTRL_OFF_Bits.AX_SNP_EN */
#define IFX_PCIE_USP_PORTLOGIC_AMBA_ORDERING_CTRL_OFF_AX_SNP_EN_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_AMBA_ORDERING_CTRL_OFF_Bits.AX_MSTR_ORDR_P_EVENT_SEL */
#define IFX_PCIE_USP_PORTLOGIC_AMBA_ORDERING_CTRL_OFF_AX_MSTR_ORDR_P_EVENT_SEL_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_AMBA_ORDERING_CTRL_OFF_Bits.AX_MSTR_ORDR_P_EVENT_SEL */
#define IFX_PCIE_USP_PORTLOGIC_AMBA_ORDERING_CTRL_OFF_AX_MSTR_ORDR_P_EVENT_SEL_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_AMBA_ORDERING_CTRL_OFF_Bits.AX_MSTR_ORDR_P_EVENT_SEL */
#define IFX_PCIE_USP_PORTLOGIC_AMBA_ORDERING_CTRL_OFF_AX_MSTR_ORDR_P_EVENT_SEL_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_AMBA_ORDERING_CTRL_OFF_Bits.AX_MSTR_ZEROLREAD_FW */
#define IFX_PCIE_USP_PORTLOGIC_AMBA_ORDERING_CTRL_OFF_AX_MSTR_ZEROLREAD_FW_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_AMBA_ORDERING_CTRL_OFF_Bits.AX_MSTR_ZEROLREAD_FW */
#define IFX_PCIE_USP_PORTLOGIC_AMBA_ORDERING_CTRL_OFF_AX_MSTR_ZEROLREAD_FW_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_AMBA_ORDERING_CTRL_OFF_Bits.AX_MSTR_ZEROLREAD_FW */
#define IFX_PCIE_USP_PORTLOGIC_AMBA_ORDERING_CTRL_OFF_AX_MSTR_ZEROLREAD_FW_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PCIE_VERSION_NUMBER_OFF_Bits.VERSION_NUMBER */
#define IFX_PCIE_USP_PORTLOGIC_PCIE_VERSION_NUMBER_OFF_VERSION_NUMBER_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PCIE_VERSION_NUMBER_OFF_Bits.VERSION_NUMBER */
#define IFX_PCIE_USP_PORTLOGIC_PCIE_VERSION_NUMBER_OFF_VERSION_NUMBER_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PCIE_VERSION_NUMBER_OFF_Bits.VERSION_NUMBER */
#define IFX_PCIE_USP_PORTLOGIC_PCIE_VERSION_NUMBER_OFF_VERSION_NUMBER_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PCIE_VERSION_TYPE_OFF_Bits.VERSION_TYPE */
#define IFX_PCIE_USP_PORTLOGIC_PCIE_VERSION_TYPE_OFF_VERSION_TYPE_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PCIE_VERSION_TYPE_OFF_Bits.VERSION_TYPE */
#define IFX_PCIE_USP_PORTLOGIC_PCIE_VERSION_TYPE_OFF_VERSION_TYPE_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PCIE_VERSION_TYPE_OFF_Bits.VERSION_TYPE */
#define IFX_PCIE_USP_PORTLOGIC_PCIE_VERSION_TYPE_OFF_VERSION_TYPE_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_CONTROL_OFF_Bits.INTERFACE_TIMER_EN */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_CONTROL_OFF_INTERFACE_TIMER_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_CONTROL_OFF_Bits.INTERFACE_TIMER_EN */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_CONTROL_OFF_INTERFACE_TIMER_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_CONTROL_OFF_Bits.INTERFACE_TIMER_EN */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_CONTROL_OFF_INTERFACE_TIMER_EN_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_CONTROL_OFF_Bits.INTERFACE_TIMER_AER_EN */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_CONTROL_OFF_INTERFACE_TIMER_AER_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_CONTROL_OFF_Bits.INTERFACE_TIMER_AER_EN */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_CONTROL_OFF_INTERFACE_TIMER_AER_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_CONTROL_OFF_Bits.INTERFACE_TIMER_AER_EN */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_CONTROL_OFF_INTERFACE_TIMER_AER_EN_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_CONTROL_OFF_Bits.INTERFACE_TIMER_SCALING */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_CONTROL_OFF_INTERFACE_TIMER_SCALING_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_CONTROL_OFF_Bits.INTERFACE_TIMER_SCALING */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_CONTROL_OFF_INTERFACE_TIMER_SCALING_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_CONTROL_OFF_Bits.INTERFACE_TIMER_SCALING */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_CONTROL_OFF_INTERFACE_TIMER_SCALING_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_CONTROL_OFF_Bits.FORCE_PENDING */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_CONTROL_OFF_FORCE_PENDING_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_CONTROL_OFF_Bits.FORCE_PENDING */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_CONTROL_OFF_FORCE_PENDING_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_CONTROL_OFF_Bits.FORCE_PENDING */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_CONTROL_OFF_FORCE_PENDING_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_TARGET_OFF_Bits.INTERFACE_TIMER_TARGET */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_TARGET_OFF_INTERFACE_TIMER_TARGET_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_TARGET_OFF_Bits.INTERFACE_TIMER_TARGET */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_TARGET_OFF_INTERFACE_TIMER_TARGET_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_TARGET_OFF_Bits.INTERFACE_TIMER_TARGET */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_TARGET_OFF_INTERFACE_TIMER_TARGET_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_Bits.MESSAGE_INTERFACE_TIMEOUT */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_MESSAGE_INTERFACE_TIMEOUT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_Bits.MESSAGE_INTERFACE_TIMEOUT */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_MESSAGE_INTERFACE_TIMEOUT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_Bits.MESSAGE_INTERFACE_TIMEOUT */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_MESSAGE_INTERFACE_TIMEOUT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_Bits.CPL_INTERFACE_TIMEOUT */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_CPL_INTERFACE_TIMEOUT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_Bits.CPL_INTERFACE_TIMEOUT */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_CPL_INTERFACE_TIMEOUT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_Bits.CPL_INTERFACE_TIMEOUT */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_CPL_INTERFACE_TIMEOUT_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_Bits.CLIENT1_INTERFACE_TIMEOUT */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_CLIENT1_INTERFACE_TIMEOUT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_Bits.CLIENT1_INTERFACE_TIMEOUT */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_CLIENT1_INTERFACE_TIMEOUT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_Bits.CLIENT1_INTERFACE_TIMEOUT */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_CLIENT1_INTERFACE_TIMEOUT_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_Bits.CLIENT2_INTERFACE_TIMEOUT */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_CLIENT2_INTERFACE_TIMEOUT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_Bits.CLIENT2_INTERFACE_TIMEOUT */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_CLIENT2_INTERFACE_TIMEOUT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_Bits.CLIENT2_INTERFACE_TIMEOUT */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_CLIENT2_INTERFACE_TIMEOUT_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_Bits.MASTER_WR_RES_TIMEOUT */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_MASTER_WR_RES_TIMEOUT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_Bits.MASTER_WR_RES_TIMEOUT */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_MASTER_WR_RES_TIMEOUT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_Bits.MASTER_WR_RES_TIMEOUT */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_MASTER_WR_RES_TIMEOUT_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_Bits.MASTER_RD_DATA_TIMEOUT */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_MASTER_RD_DATA_TIMEOUT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_Bits.MASTER_RD_DATA_TIMEOUT */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_MASTER_RD_DATA_TIMEOUT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_Bits.MASTER_RD_DATA_TIMEOUT */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_MASTER_RD_DATA_TIMEOUT_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_Bits.SLAVE_WR_ADD_TIMEOUT */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_SLAVE_WR_ADD_TIMEOUT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_Bits.SLAVE_WR_ADD_TIMEOUT */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_SLAVE_WR_ADD_TIMEOUT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_Bits.SLAVE_WR_ADD_TIMEOUT */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_SLAVE_WR_ADD_TIMEOUT_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_Bits.SLAVE_WR_DATA_TIMEOUT */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_SLAVE_WR_DATA_TIMEOUT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_Bits.SLAVE_WR_DATA_TIMEOUT */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_SLAVE_WR_DATA_TIMEOUT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_Bits.SLAVE_WR_DATA_TIMEOUT */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_SLAVE_WR_DATA_TIMEOUT_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_Bits.SLAVE_RD_ADD_TIMEOUT */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_SLAVE_RD_ADD_TIMEOUT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_Bits.SLAVE_RD_ADD_TIMEOUT */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_SLAVE_RD_ADD_TIMEOUT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_Bits.SLAVE_RD_ADD_TIMEOUT */
#define IFX_PCIE_USP_PORTLOGIC_INTERFACE_TIMER_STATUS_OFF_SLAVE_RD_ADD_TIMEOUT_OFF (11u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_MSIX_ADDRESS_MATCH_LOW_OFF_Bits.MSIX_ADDRESS_MATCH_EN */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_ADDRESS_MATCH_LOW_OFF_MSIX_ADDRESS_MATCH_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_MSIX_ADDRESS_MATCH_LOW_OFF_Bits.MSIX_ADDRESS_MATCH_EN */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_ADDRESS_MATCH_LOW_OFF_MSIX_ADDRESS_MATCH_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_MSIX_ADDRESS_MATCH_LOW_OFF_Bits.MSIX_ADDRESS_MATCH_EN */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_ADDRESS_MATCH_LOW_OFF_MSIX_ADDRESS_MATCH_EN_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_MSIX_ADDRESS_MATCH_LOW_OFF_Bits.MSIX_ADDRESS_MATCH_RESERVED_1 */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_ADDRESS_MATCH_LOW_OFF_MSIX_ADDRESS_MATCH_RESERVED_1_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_MSIX_ADDRESS_MATCH_LOW_OFF_Bits.MSIX_ADDRESS_MATCH_RESERVED_1 */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_ADDRESS_MATCH_LOW_OFF_MSIX_ADDRESS_MATCH_RESERVED_1_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_MSIX_ADDRESS_MATCH_LOW_OFF_Bits.MSIX_ADDRESS_MATCH_RESERVED_1 */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_ADDRESS_MATCH_LOW_OFF_MSIX_ADDRESS_MATCH_RESERVED_1_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_MSIX_ADDRESS_MATCH_LOW_OFF_Bits.MSIX_ADDRESS_MATCH_LOW */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_ADDRESS_MATCH_LOW_OFF_MSIX_ADDRESS_MATCH_LOW_LEN (30u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_MSIX_ADDRESS_MATCH_LOW_OFF_Bits.MSIX_ADDRESS_MATCH_LOW */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_ADDRESS_MATCH_LOW_OFF_MSIX_ADDRESS_MATCH_LOW_MSK (0x3fffffffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_MSIX_ADDRESS_MATCH_LOW_OFF_Bits.MSIX_ADDRESS_MATCH_LOW */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_ADDRESS_MATCH_LOW_OFF_MSIX_ADDRESS_MATCH_LOW_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_MSIX_ADDRESS_MATCH_HIGH_OFF_Bits.MSIX_ADDRESS_MATCH_HIGH */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_ADDRESS_MATCH_HIGH_OFF_MSIX_ADDRESS_MATCH_HIGH_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_MSIX_ADDRESS_MATCH_HIGH_OFF_Bits.MSIX_ADDRESS_MATCH_HIGH */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_ADDRESS_MATCH_HIGH_OFF_MSIX_ADDRESS_MATCH_HIGH_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_MSIX_ADDRESS_MATCH_HIGH_OFF_Bits.MSIX_ADDRESS_MATCH_HIGH */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_ADDRESS_MATCH_HIGH_OFF_MSIX_ADDRESS_MATCH_HIGH_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_Bits.MSIX_DOORBELL_VECTOR */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_MSIX_DOORBELL_VECTOR_LEN (11u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_Bits.MSIX_DOORBELL_VECTOR */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_MSIX_DOORBELL_VECTOR_MSK (0x7ffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_Bits.MSIX_DOORBELL_VECTOR */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_MSIX_DOORBELL_VECTOR_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_Bits.MSIX_DOORBELL_RESERVED_11 */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_MSIX_DOORBELL_RESERVED_11_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_Bits.MSIX_DOORBELL_RESERVED_11 */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_MSIX_DOORBELL_RESERVED_11_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_Bits.MSIX_DOORBELL_RESERVED_11 */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_MSIX_DOORBELL_RESERVED_11_OFF (11u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_Bits.MSIX_DOORBELL_TC */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_MSIX_DOORBELL_TC_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_Bits.MSIX_DOORBELL_TC */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_MSIX_DOORBELL_TC_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_Bits.MSIX_DOORBELL_TC */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_MSIX_DOORBELL_TC_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_Bits.MSIX_DOORBELL_VF_ACTIVE */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_MSIX_DOORBELL_VF_ACTIVE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_Bits.MSIX_DOORBELL_VF_ACTIVE */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_MSIX_DOORBELL_VF_ACTIVE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_Bits.MSIX_DOORBELL_VF_ACTIVE */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_MSIX_DOORBELL_VF_ACTIVE_OFF (15u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_Bits.MSIX_DOORBELL_VF */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_MSIX_DOORBELL_VF_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_Bits.MSIX_DOORBELL_VF */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_MSIX_DOORBELL_VF_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_Bits.MSIX_DOORBELL_VF */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_MSIX_DOORBELL_VF_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_Bits.MSIX_DOORBELL_PF */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_MSIX_DOORBELL_PF_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_Bits.MSIX_DOORBELL_PF */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_MSIX_DOORBELL_PF_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_Bits.MSIX_DOORBELL_PF */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_MSIX_DOORBELL_PF_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_Bits.MSIX_DOORBELL_RESERVED_29_31 */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_MSIX_DOORBELL_RESERVED_29_31_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_Bits.MSIX_DOORBELL_RESERVED_29_31 */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_MSIX_DOORBELL_RESERVED_29_31_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_Bits.MSIX_DOORBELL_RESERVED_29_31 */
#define IFX_PCIE_USP_PORTLOGIC_MSIX_DOORBELL_OFF_MSIX_DOORBELL_RESERVED_29_31_OFF (29u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_Bits.SAFETY_INT_MASK_0 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_SAFETY_INT_MASK_0_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_Bits.SAFETY_INT_MASK_0 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_SAFETY_INT_MASK_0_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_Bits.SAFETY_INT_MASK_0 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_SAFETY_INT_MASK_0_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_Bits.SAFETY_INT_MASK_1 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_SAFETY_INT_MASK_1_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_Bits.SAFETY_INT_MASK_1 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_SAFETY_INT_MASK_1_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_Bits.SAFETY_INT_MASK_1 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_SAFETY_INT_MASK_1_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_Bits.SAFETY_INT_MASK_2 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_SAFETY_INT_MASK_2_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_Bits.SAFETY_INT_MASK_2 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_SAFETY_INT_MASK_2_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_Bits.SAFETY_INT_MASK_2 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_SAFETY_INT_MASK_2_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_Bits.SAFETY_INT_MASK_3 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_SAFETY_INT_MASK_3_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_Bits.SAFETY_INT_MASK_3 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_SAFETY_INT_MASK_3_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_Bits.SAFETY_INT_MASK_3 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_SAFETY_INT_MASK_3_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_Bits.SAFETY_INT_MASK_4 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_SAFETY_INT_MASK_4_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_Bits.SAFETY_INT_MASK_4 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_SAFETY_INT_MASK_4_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_Bits.SAFETY_INT_MASK_4 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_SAFETY_INT_MASK_4_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_Bits.SAFETY_INT_MASK_5 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_SAFETY_INT_MASK_5_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_Bits.SAFETY_INT_MASK_5 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_SAFETY_INT_MASK_5_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_Bits.SAFETY_INT_MASK_5 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_MASK_OFF_SAFETY_INT_MASK_5_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_Bits.SAFETY_INT_STATUS_0 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_SAFETY_INT_STATUS_0_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_Bits.SAFETY_INT_STATUS_0 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_SAFETY_INT_STATUS_0_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_Bits.SAFETY_INT_STATUS_0 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_SAFETY_INT_STATUS_0_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_Bits.SAFETY_INT_STATUS_1 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_SAFETY_INT_STATUS_1_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_Bits.SAFETY_INT_STATUS_1 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_SAFETY_INT_STATUS_1_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_Bits.SAFETY_INT_STATUS_1 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_SAFETY_INT_STATUS_1_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_Bits.SAFETY_INT_STATUS_2 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_SAFETY_INT_STATUS_2_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_Bits.SAFETY_INT_STATUS_2 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_SAFETY_INT_STATUS_2_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_Bits.SAFETY_INT_STATUS_2 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_SAFETY_INT_STATUS_2_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_Bits.SAFETY_INT_STATUS_3 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_SAFETY_INT_STATUS_3_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_Bits.SAFETY_INT_STATUS_3 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_SAFETY_INT_STATUS_3_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_Bits.SAFETY_INT_STATUS_3 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_SAFETY_INT_STATUS_3_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_Bits.SAFETY_INT_STATUS_4 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_SAFETY_INT_STATUS_4_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_Bits.SAFETY_INT_STATUS_4 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_SAFETY_INT_STATUS_4_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_Bits.SAFETY_INT_STATUS_4 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_SAFETY_INT_STATUS_4_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_Bits.SAFETY_INT_STATUS_5 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_SAFETY_INT_STATUS_5_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_Bits.SAFETY_INT_STATUS_5 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_SAFETY_INT_STATUS_5_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_Bits.SAFETY_INT_STATUS_5 */
#define IFX_PCIE_USP_PORTLOGIC_SAFETY_STATUS_OFF_SAFETY_INT_STATUS_5_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PL_APP_BUS_DEV_NUM_STATUS_OFF_Bits.RC_DSW_DEV_NUM */
#define IFX_PCIE_USP_PORTLOGIC_PL_APP_BUS_DEV_NUM_STATUS_OFF_RC_DSW_DEV_NUM_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PL_APP_BUS_DEV_NUM_STATUS_OFF_Bits.RC_DSW_DEV_NUM */
#define IFX_PCIE_USP_PORTLOGIC_PL_APP_BUS_DEV_NUM_STATUS_OFF_RC_DSW_DEV_NUM_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PL_APP_BUS_DEV_NUM_STATUS_OFF_Bits.RC_DSW_DEV_NUM */
#define IFX_PCIE_USP_PORTLOGIC_PL_APP_BUS_DEV_NUM_STATUS_OFF_RC_DSW_DEV_NUM_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PL_APP_BUS_DEV_NUM_STATUS_OFF_Bits.RC_DSW_BUS_NUM */
#define IFX_PCIE_USP_PORTLOGIC_PL_APP_BUS_DEV_NUM_STATUS_OFF_RC_DSW_BUS_NUM_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PL_APP_BUS_DEV_NUM_STATUS_OFF_Bits.RC_DSW_BUS_NUM */
#define IFX_PCIE_USP_PORTLOGIC_PL_APP_BUS_DEV_NUM_STATUS_OFF_RC_DSW_BUS_NUM_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PL_APP_BUS_DEV_NUM_STATUS_OFF_Bits.RC_DSW_BUS_NUM */
#define IFX_PCIE_USP_PORTLOGIC_PL_APP_BUS_DEV_NUM_STATUS_OFF_RC_DSW_BUS_NUM_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PL_CHK_REG_CONTROL_STATUS_OFF_Bits.CHK_REG_START */
#define IFX_PCIE_USP_PORTLOGIC_PL_CHK_REG_CONTROL_STATUS_OFF_CHK_REG_START_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PL_CHK_REG_CONTROL_STATUS_OFF_Bits.CHK_REG_START */
#define IFX_PCIE_USP_PORTLOGIC_PL_CHK_REG_CONTROL_STATUS_OFF_CHK_REG_START_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PL_CHK_REG_CONTROL_STATUS_OFF_Bits.CHK_REG_START */
#define IFX_PCIE_USP_PORTLOGIC_PL_CHK_REG_CONTROL_STATUS_OFF_CHK_REG_START_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PL_CHK_REG_CONTROL_STATUS_OFF_Bits.CHK_REG_CONTINUOUS */
#define IFX_PCIE_USP_PORTLOGIC_PL_CHK_REG_CONTROL_STATUS_OFF_CHK_REG_CONTINUOUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PL_CHK_REG_CONTROL_STATUS_OFF_Bits.CHK_REG_CONTINUOUS */
#define IFX_PCIE_USP_PORTLOGIC_PL_CHK_REG_CONTROL_STATUS_OFF_CHK_REG_CONTINUOUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PL_CHK_REG_CONTROL_STATUS_OFF_Bits.CHK_REG_CONTINUOUS */
#define IFX_PCIE_USP_PORTLOGIC_PL_CHK_REG_CONTROL_STATUS_OFF_CHK_REG_CONTINUOUS_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PL_CHK_REG_CONTROL_STATUS_OFF_Bits.CHK_REG_COMPARISON_ERROR */
#define IFX_PCIE_USP_PORTLOGIC_PL_CHK_REG_CONTROL_STATUS_OFF_CHK_REG_COMPARISON_ERROR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PL_CHK_REG_CONTROL_STATUS_OFF_Bits.CHK_REG_COMPARISON_ERROR */
#define IFX_PCIE_USP_PORTLOGIC_PL_CHK_REG_CONTROL_STATUS_OFF_CHK_REG_COMPARISON_ERROR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PL_CHK_REG_CONTROL_STATUS_OFF_Bits.CHK_REG_COMPARISON_ERROR */
#define IFX_PCIE_USP_PORTLOGIC_PL_CHK_REG_CONTROL_STATUS_OFF_CHK_REG_COMPARISON_ERROR_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PL_CHK_REG_CONTROL_STATUS_OFF_Bits.CHK_REG_LOGIC_ERROR */
#define IFX_PCIE_USP_PORTLOGIC_PL_CHK_REG_CONTROL_STATUS_OFF_CHK_REG_LOGIC_ERROR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PL_CHK_REG_CONTROL_STATUS_OFF_Bits.CHK_REG_LOGIC_ERROR */
#define IFX_PCIE_USP_PORTLOGIC_PL_CHK_REG_CONTROL_STATUS_OFF_CHK_REG_LOGIC_ERROR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PL_CHK_REG_CONTROL_STATUS_OFF_Bits.CHK_REG_LOGIC_ERROR */
#define IFX_PCIE_USP_PORTLOGIC_PL_CHK_REG_CONTROL_STATUS_OFF_CHK_REG_LOGIC_ERROR_OFF (17u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PL_CHK_REG_CONTROL_STATUS_OFF_Bits.CHK_REG_COMPLETE */
#define IFX_PCIE_USP_PORTLOGIC_PL_CHK_REG_CONTROL_STATUS_OFF_CHK_REG_COMPLETE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PL_CHK_REG_CONTROL_STATUS_OFF_Bits.CHK_REG_COMPLETE */
#define IFX_PCIE_USP_PORTLOGIC_PL_CHK_REG_CONTROL_STATUS_OFF_CHK_REG_COMPLETE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PL_CHK_REG_CONTROL_STATUS_OFF_Bits.CHK_REG_COMPLETE */
#define IFX_PCIE_USP_PORTLOGIC_PL_CHK_REG_CONTROL_STATUS_OFF_CHK_REG_COMPLETE_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PL_CHK_REG_START_END_OFF_Bits.CHK_REG_START_ADDR */
#define IFX_PCIE_USP_PORTLOGIC_PL_CHK_REG_START_END_OFF_CHK_REG_START_ADDR_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PL_CHK_REG_START_END_OFF_Bits.CHK_REG_START_ADDR */
#define IFX_PCIE_USP_PORTLOGIC_PL_CHK_REG_START_END_OFF_CHK_REG_START_ADDR_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PL_CHK_REG_START_END_OFF_Bits.CHK_REG_START_ADDR */
#define IFX_PCIE_USP_PORTLOGIC_PL_CHK_REG_START_END_OFF_CHK_REG_START_ADDR_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PL_CHK_REG_START_END_OFF_Bits.CHK_REG_END_ADDR */
#define IFX_PCIE_USP_PORTLOGIC_PL_CHK_REG_START_END_OFF_CHK_REG_END_ADDR_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PL_CHK_REG_START_END_OFF_Bits.CHK_REG_END_ADDR */
#define IFX_PCIE_USP_PORTLOGIC_PL_CHK_REG_START_END_OFF_CHK_REG_END_ADDR_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PL_CHK_REG_START_END_OFF_Bits.CHK_REG_END_ADDR */
#define IFX_PCIE_USP_PORTLOGIC_PL_CHK_REG_START_END_OFF_CHK_REG_END_ADDR_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PL_CHK_REG_ERR_ADDR_OFF_Bits.CHK_REG_ERR_ADDR */
#define IFX_PCIE_USP_PORTLOGIC_PL_CHK_REG_ERR_ADDR_OFF_CHK_REG_ERR_ADDR_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PL_CHK_REG_ERR_ADDR_OFF_Bits.CHK_REG_ERR_ADDR */
#define IFX_PCIE_USP_PORTLOGIC_PL_CHK_REG_ERR_ADDR_OFF_CHK_REG_ERR_ADDR_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PL_CHK_REG_ERR_ADDR_OFF_Bits.CHK_REG_ERR_ADDR */
#define IFX_PCIE_USP_PORTLOGIC_PL_CHK_REG_ERR_ADDR_OFF_CHK_REG_ERR_ADDR_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PL_CHK_REG_ERR_PF_VF_OFF_Bits.CHK_REG_PF_ERR_NUMBER */
#define IFX_PCIE_USP_PORTLOGIC_PL_CHK_REG_ERR_PF_VF_OFF_CHK_REG_PF_ERR_NUMBER_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PL_CHK_REG_ERR_PF_VF_OFF_Bits.CHK_REG_PF_ERR_NUMBER */
#define IFX_PCIE_USP_PORTLOGIC_PL_CHK_REG_ERR_PF_VF_OFF_CHK_REG_PF_ERR_NUMBER_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PL_CHK_REG_ERR_PF_VF_OFF_Bits.CHK_REG_PF_ERR_NUMBER */
#define IFX_PCIE_USP_PORTLOGIC_PL_CHK_REG_ERR_PF_VF_OFF_CHK_REG_PF_ERR_NUMBER_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PL_CHK_REG_ERR_PF_VF_OFF_Bits.CHK_REG_VF_ERR_NUMBER */
#define IFX_PCIE_USP_PORTLOGIC_PL_CHK_REG_ERR_PF_VF_OFF_CHK_REG_VF_ERR_NUMBER_LEN (12u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PL_CHK_REG_ERR_PF_VF_OFF_Bits.CHK_REG_VF_ERR_NUMBER */
#define IFX_PCIE_USP_PORTLOGIC_PL_CHK_REG_ERR_PF_VF_OFF_CHK_REG_VF_ERR_NUMBER_MSK (0xfffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PL_CHK_REG_ERR_PF_VF_OFF_Bits.CHK_REG_VF_ERR_NUMBER */
#define IFX_PCIE_USP_PORTLOGIC_PL_CHK_REG_ERR_PF_VF_OFF_CHK_REG_VF_ERR_NUMBER_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_Bits.SNOOP_LATENCY_VALUE */
#define IFX_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_SNOOP_LATENCY_VALUE_LEN (10u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_Bits.SNOOP_LATENCY_VALUE */
#define IFX_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_SNOOP_LATENCY_VALUE_MSK (0x3ffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_Bits.SNOOP_LATENCY_VALUE */
#define IFX_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_SNOOP_LATENCY_VALUE_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_Bits.SNOOP_LATENCY_SCALE */
#define IFX_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_SNOOP_LATENCY_SCALE_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_Bits.SNOOP_LATENCY_SCALE */
#define IFX_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_SNOOP_LATENCY_SCALE_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_Bits.SNOOP_LATENCY_SCALE */
#define IFX_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_SNOOP_LATENCY_SCALE_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_Bits.SNOOP_LATENCY_REQUIRE */
#define IFX_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_SNOOP_LATENCY_REQUIRE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_Bits.SNOOP_LATENCY_REQUIRE */
#define IFX_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_SNOOP_LATENCY_REQUIRE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_Bits.SNOOP_LATENCY_REQUIRE */
#define IFX_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_SNOOP_LATENCY_REQUIRE_OFF (15u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_Bits.NO_SNOOP_LATENCY_VALUE */
#define IFX_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_VALUE_LEN (10u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_Bits.NO_SNOOP_LATENCY_VALUE */
#define IFX_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_VALUE_MSK (0x3ffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_Bits.NO_SNOOP_LATENCY_VALUE */
#define IFX_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_VALUE_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_Bits.NO_SNOOP_LATENCY_SCALE */
#define IFX_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_SCALE_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_Bits.NO_SNOOP_LATENCY_SCALE */
#define IFX_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_SCALE_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_Bits.NO_SNOOP_LATENCY_SCALE */
#define IFX_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_SCALE_OFF (26u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_Bits.NO_SNOOP_LATENCY_REQUIRE */
#define IFX_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_REQUIRE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_Bits.NO_SNOOP_LATENCY_REQUIRE */
#define IFX_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_REQUIRE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_Bits.NO_SNOOP_LATENCY_REQUIRE */
#define IFX_PCIE_USP_PORTLOGIC_PL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_REQUIRE_OFF (31u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_AUX_CLK_FREQ_OFF_Bits.AUX_CLK_FREQ */
#define IFX_PCIE_USP_PORTLOGIC_AUX_CLK_FREQ_OFF_AUX_CLK_FREQ_LEN (10u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_AUX_CLK_FREQ_OFF_Bits.AUX_CLK_FREQ */
#define IFX_PCIE_USP_PORTLOGIC_AUX_CLK_FREQ_OFF_AUX_CLK_FREQ_MSK (0x3ffu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_AUX_CLK_FREQ_OFF_Bits.AUX_CLK_FREQ */
#define IFX_PCIE_USP_PORTLOGIC_AUX_CLK_FREQ_OFF_AUX_CLK_FREQ_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_POWERDOWN_CTRL_STATUS_OFF_Bits.POWERDOWN_FORCE */
#define IFX_PCIE_USP_PORTLOGIC_POWERDOWN_CTRL_STATUS_OFF_POWERDOWN_FORCE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_POWERDOWN_CTRL_STATUS_OFF_Bits.POWERDOWN_FORCE */
#define IFX_PCIE_USP_PORTLOGIC_POWERDOWN_CTRL_STATUS_OFF_POWERDOWN_FORCE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_POWERDOWN_CTRL_STATUS_OFF_Bits.POWERDOWN_FORCE */
#define IFX_PCIE_USP_PORTLOGIC_POWERDOWN_CTRL_STATUS_OFF_POWERDOWN_FORCE_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_POWERDOWN_CTRL_STATUS_OFF_Bits.POWERDOWN_VMAIN_ACK */
#define IFX_PCIE_USP_PORTLOGIC_POWERDOWN_CTRL_STATUS_OFF_POWERDOWN_VMAIN_ACK_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_POWERDOWN_CTRL_STATUS_OFF_Bits.POWERDOWN_VMAIN_ACK */
#define IFX_PCIE_USP_PORTLOGIC_POWERDOWN_CTRL_STATUS_OFF_POWERDOWN_VMAIN_ACK_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_POWERDOWN_CTRL_STATUS_OFF_Bits.POWERDOWN_VMAIN_ACK */
#define IFX_PCIE_USP_PORTLOGIC_POWERDOWN_CTRL_STATUS_OFF_POWERDOWN_VMAIN_ACK_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_POWERDOWN_CTRL_STATUS_OFF_Bits.POWERDOWN_MAC_POWERDOWN */
#define IFX_PCIE_USP_PORTLOGIC_POWERDOWN_CTRL_STATUS_OFF_POWERDOWN_MAC_POWERDOWN_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_POWERDOWN_CTRL_STATUS_OFF_Bits.POWERDOWN_MAC_POWERDOWN */
#define IFX_PCIE_USP_PORTLOGIC_POWERDOWN_CTRL_STATUS_OFF_POWERDOWN_MAC_POWERDOWN_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_POWERDOWN_CTRL_STATUS_OFF_Bits.POWERDOWN_MAC_POWERDOWN */
#define IFX_PCIE_USP_PORTLOGIC_POWERDOWN_CTRL_STATUS_OFF_POWERDOWN_MAC_POWERDOWN_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_PORTLOGIC_POWERDOWN_CTRL_STATUS_OFF_Bits.POWERDOWN_PHY_POWERDOWN */
#define IFX_PCIE_USP_PORTLOGIC_POWERDOWN_CTRL_STATUS_OFF_POWERDOWN_PHY_POWERDOWN_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_PORTLOGIC_POWERDOWN_CTRL_STATUS_OFF_Bits.POWERDOWN_PHY_POWERDOWN */
#define IFX_PCIE_USP_PORTLOGIC_POWERDOWN_CTRL_STATUS_OFF_POWERDOWN_PHY_POWERDOWN_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_PORTLOGIC_POWERDOWN_CTRL_STATUS_OFF_Bits.POWERDOWN_PHY_POWERDOWN */
#define IFX_PCIE_USP_PORTLOGIC_POWERDOWN_CTRL_STATUS_OFF_POWERDOWN_PHY_POWERDOWN_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_MSIXTABLE_LADDR_Bits.LADDR */
#define IFX_PCIE_USP_MSIXTABLE_LADDR_LADDR_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_MSIXTABLE_LADDR_Bits.LADDR */
#define IFX_PCIE_USP_MSIXTABLE_LADDR_LADDR_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_MSIXTABLE_LADDR_Bits.LADDR */
#define IFX_PCIE_USP_MSIXTABLE_LADDR_LADDR_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_MSIXTABLE_UADDR_Bits.UADDR */
#define IFX_PCIE_USP_MSIXTABLE_UADDR_UADDR_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_MSIXTABLE_UADDR_Bits.UADDR */
#define IFX_PCIE_USP_MSIXTABLE_UADDR_UADDR_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_MSIXTABLE_UADDR_Bits.UADDR */
#define IFX_PCIE_USP_MSIXTABLE_UADDR_UADDR_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_MSIXTABLE_DATA_Bits.DATA */
#define IFX_PCIE_USP_MSIXTABLE_DATA_DATA_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_MSIXTABLE_DATA_Bits.DATA */
#define IFX_PCIE_USP_MSIXTABLE_DATA_DATA_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_MSIXTABLE_DATA_Bits.DATA */
#define IFX_PCIE_USP_MSIXTABLE_DATA_DATA_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_MSIXTABLE_VECTRL_Bits.MASK */
#define IFX_PCIE_USP_MSIXTABLE_VECTRL_MASK_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXTABLE_VECTRL_Bits.MASK */
#define IFX_PCIE_USP_MSIXTABLE_VECTRL_MASK_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXTABLE_VECTRL_Bits.MASK */
#define IFX_PCIE_USP_MSIXTABLE_VECTRL_MASK_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_MSIXTABLE_VECTRL_Bits.STLOW */
#define IFX_PCIE_USP_MSIXTABLE_VECTRL_STLOW_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_MSIXTABLE_VECTRL_Bits.STLOW */
#define IFX_PCIE_USP_MSIXTABLE_VECTRL_STLOW_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_MSIXTABLE_VECTRL_Bits.STLOW */
#define IFX_PCIE_USP_MSIXTABLE_VECTRL_STLOW_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_MSIXTABLE_VECTRL_Bits.STUP */
#define IFX_PCIE_USP_MSIXTABLE_VECTRL_STUP_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_MSIXTABLE_VECTRL_Bits.STUP */
#define IFX_PCIE_USP_MSIXTABLE_VECTRL_STUP_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_MSIXTABLE_VECTRL_Bits.STUP */
#define IFX_PCIE_USP_MSIXTABLE_VECTRL_STUP_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB0 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB0_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB0 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB0_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB0 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB0_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB1 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB1_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB1 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB1_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB1 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB1_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB2 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB2_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB2 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB2_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB2 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB2_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB3 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB3_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB3 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB3_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB3 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB3_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB4 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB4_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB4 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB4_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB4 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB4_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB5 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB5_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB5 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB5_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB5 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB5_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB6 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB6_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB6 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB6_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB6 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB6_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB7 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB7_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB7 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB7_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB7 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB7_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB8 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB8_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB8 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB8_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB8 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB8_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB9 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB9_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB9 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB9_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB9 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB9_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB10 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB10_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB10 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB10_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB10 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB10_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB11 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB11_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB11 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB11_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB11 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB11_OFF (11u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB12 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB12_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB12 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB12_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB12 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB12_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB13 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB13_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB13 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB13_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB13 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB13_OFF (13u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB14 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB14_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB14 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB14_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB14 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB14_OFF (14u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB15 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB15_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB15 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB15_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB15 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB15_OFF (15u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB16 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB16_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB16 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB16_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB16 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB16_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB17 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB17_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB17 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB17_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB17 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB17_OFF (17u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB18 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB18_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB18 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB18_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB18 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB18_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB19 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB19_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB19 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB19_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB19 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB19_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB20 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB20_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB20 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB20_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB20 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB20_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB21 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB21_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB21 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB21_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB21 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB21_OFF (21u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB22 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB22_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB22 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB22_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB22 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB22_OFF (22u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB23 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB23_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB23 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB23_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB23 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB23_OFF (23u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB24 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB24_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB24 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB24_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB24 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB24_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB25 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB25_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB25 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB25_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB25 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB25_OFF (25u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB26 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB26_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB26 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB26_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB26 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB26_OFF (26u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB27 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB27_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB27 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB27_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB27 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB27_OFF (27u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB28 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB28_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB28 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB28_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB28 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB28_OFF (28u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB29 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB29_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB29 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB29_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB29 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB29_OFF (29u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB30 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB30_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB30 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB30_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB30 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB30_OFF (30u)

/** \brief Length for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB31 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB31_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB31 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB31_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_MSIXPBA_DWORD_Bits.PB31 */
#define IFX_PCIE_USP_MSIXPBA_DWORD_PB31_OFF (31u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDRDBI_BARMASK_REG_Bits.PCI_TYPE0_BAR0_ENABLED */
#define IFX_PCIE_USP_TYPE0HDRDBI_BARMASK_REG_PCI_TYPE0_BAR0_ENABLED_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDRDBI_BARMASK_REG_Bits.PCI_TYPE0_BAR0_ENABLED */
#define IFX_PCIE_USP_TYPE0HDRDBI_BARMASK_REG_PCI_TYPE0_BAR0_ENABLED_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDRDBI_BARMASK_REG_Bits.PCI_TYPE0_BAR0_ENABLED */
#define IFX_PCIE_USP_TYPE0HDRDBI_BARMASK_REG_PCI_TYPE0_BAR0_ENABLED_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDRDBI_BARMASK_REG_Bits.PCI_TYPE0_BAR0_MASK */
#define IFX_PCIE_USP_TYPE0HDRDBI_BARMASK_REG_PCI_TYPE0_BAR0_MASK_LEN (31u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDRDBI_BARMASK_REG_Bits.PCI_TYPE0_BAR0_MASK */
#define IFX_PCIE_USP_TYPE0HDRDBI_BARMASK_REG_PCI_TYPE0_BAR0_MASK_MSK (0x7fffffffu)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDRDBI_BARMASK_REG_Bits.PCI_TYPE0_BAR0_MASK */
#define IFX_PCIE_USP_TYPE0HDRDBI_BARMASK_REG_PCI_TYPE0_BAR0_MASK_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDRDBI_EXP_ROM_BAR_MASK_REG_Bits.ROM_BAR_ENABLED */
#define IFX_PCIE_USP_TYPE0HDRDBI_EXP_ROM_BAR_MASK_REG_ROM_BAR_ENABLED_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDRDBI_EXP_ROM_BAR_MASK_REG_Bits.ROM_BAR_ENABLED */
#define IFX_PCIE_USP_TYPE0HDRDBI_EXP_ROM_BAR_MASK_REG_ROM_BAR_ENABLED_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDRDBI_EXP_ROM_BAR_MASK_REG_Bits.ROM_BAR_ENABLED */
#define IFX_PCIE_USP_TYPE0HDRDBI_EXP_ROM_BAR_MASK_REG_ROM_BAR_ENABLED_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_TYPE0HDRDBI_EXP_ROM_BAR_MASK_REG_Bits.ROM_MASK */
#define IFX_PCIE_USP_TYPE0HDRDBI_EXP_ROM_BAR_MASK_REG_ROM_MASK_LEN (31u)

/** \brief Mask for Ifx_PCIE_USP_TYPE0HDRDBI_EXP_ROM_BAR_MASK_REG_Bits.ROM_MASK */
#define IFX_PCIE_USP_TYPE0HDRDBI_EXP_ROM_BAR_MASK_REG_ROM_MASK_MSK (0x7fffffffu)

/** \brief Offset for Ifx_PCIE_USP_TYPE0HDRDBI_EXP_ROM_BAR_MASK_REG_Bits.ROM_MASK */
#define IFX_PCIE_USP_TYPE0HDRDBI_EXP_ROM_BAR_MASK_REG_ROM_MASK_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_MSIXCAPDBI_SHADOW_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSIX_RESERVED0 */
#define IFX_PCIE_USP_MSIXCAPDBI_SHADOW_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_RESERVED0_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_MSIXCAPDBI_SHADOW_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSIX_RESERVED0 */
#define IFX_PCIE_USP_MSIXCAPDBI_SHADOW_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_RESERVED0_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_MSIXCAPDBI_SHADOW_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSIX_RESERVED0 */
#define IFX_PCIE_USP_MSIXCAPDBI_SHADOW_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_RESERVED0_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_MSIXCAPDBI_SHADOW_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSIX_TABLE_SIZE */
#define IFX_PCIE_USP_MSIXCAPDBI_SHADOW_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_TABLE_SIZE_LEN (11u)

/** \brief Mask for Ifx_PCIE_USP_MSIXCAPDBI_SHADOW_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSIX_TABLE_SIZE */
#define IFX_PCIE_USP_MSIXCAPDBI_SHADOW_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_TABLE_SIZE_MSK (0x7ffu)

/** \brief Offset for Ifx_PCIE_USP_MSIXCAPDBI_SHADOW_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSIX_TABLE_SIZE */
#define IFX_PCIE_USP_MSIXCAPDBI_SHADOW_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_TABLE_SIZE_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_MSIXCAPDBI_SHADOW_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSIX_RESERVED1 */
#define IFX_PCIE_USP_MSIXCAPDBI_SHADOW_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_RESERVED1_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_MSIXCAPDBI_SHADOW_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSIX_RESERVED1 */
#define IFX_PCIE_USP_MSIXCAPDBI_SHADOW_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_RESERVED1_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_MSIXCAPDBI_SHADOW_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_Bits.PCI_MSIX_RESERVED1 */
#define IFX_PCIE_USP_MSIXCAPDBI_SHADOW_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_RESERVED1_OFF (27u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_CTRL_DATA_ARB_PRIOR_OFF_Bits.RTRGT1_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_CTRL_DATA_ARB_PRIOR_OFF_RTRGT1_WEIGHT_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_CTRL_DATA_ARB_PRIOR_OFF_Bits.RTRGT1_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_CTRL_DATA_ARB_PRIOR_OFF_RTRGT1_WEIGHT_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_CTRL_DATA_ARB_PRIOR_OFF_Bits.RTRGT1_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_CTRL_DATA_ARB_PRIOR_OFF_RTRGT1_WEIGHT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_CTRL_DATA_ARB_PRIOR_OFF_Bits.WR_CTRL_TRGT_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_CTRL_DATA_ARB_PRIOR_OFF_WR_CTRL_TRGT_WEIGHT_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_CTRL_DATA_ARB_PRIOR_OFF_Bits.WR_CTRL_TRGT_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_CTRL_DATA_ARB_PRIOR_OFF_WR_CTRL_TRGT_WEIGHT_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_CTRL_DATA_ARB_PRIOR_OFF_Bits.WR_CTRL_TRGT_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_CTRL_DATA_ARB_PRIOR_OFF_WR_CTRL_TRGT_WEIGHT_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_CTRL_DATA_ARB_PRIOR_OFF_Bits.RD_CTRL_TRGT_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_CTRL_DATA_ARB_PRIOR_OFF_RD_CTRL_TRGT_WEIGHT_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_CTRL_DATA_ARB_PRIOR_OFF_Bits.RD_CTRL_TRGT_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_CTRL_DATA_ARB_PRIOR_OFF_RD_CTRL_TRGT_WEIGHT_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_CTRL_DATA_ARB_PRIOR_OFF_Bits.RD_CTRL_TRGT_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_CTRL_DATA_ARB_PRIOR_OFF_RD_CTRL_TRGT_WEIGHT_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_CTRL_DATA_ARB_PRIOR_OFF_Bits.RDBUFF_TRGT_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_CTRL_DATA_ARB_PRIOR_OFF_RDBUFF_TRGT_WEIGHT_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_CTRL_DATA_ARB_PRIOR_OFF_Bits.RDBUFF_TRGT_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_CTRL_DATA_ARB_PRIOR_OFF_RDBUFF_TRGT_WEIGHT_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_CTRL_DATA_ARB_PRIOR_OFF_Bits.RDBUFF_TRGT_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_CTRL_DATA_ARB_PRIOR_OFF_RDBUFF_TRGT_WEIGHT_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_CTRL_DATA_ARB_PRIOR_OFF_Bits.VERSION */
#define IFX_PCIE_USP_DMACAP_DMA_CTRL_DATA_ARB_PRIOR_OFF_VERSION_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_CTRL_DATA_ARB_PRIOR_OFF_Bits.VERSION */
#define IFX_PCIE_USP_DMACAP_DMA_CTRL_DATA_ARB_PRIOR_OFF_VERSION_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_CTRL_DATA_ARB_PRIOR_OFF_Bits.VERSION */
#define IFX_PCIE_USP_DMACAP_DMA_CTRL_DATA_ARB_PRIOR_OFF_VERSION_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_CTRL_OFF_Bits.NUM_DMA_WR_CHAN */
#define IFX_PCIE_USP_DMACAP_DMA_CTRL_OFF_NUM_DMA_WR_CHAN_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_CTRL_OFF_Bits.NUM_DMA_WR_CHAN */
#define IFX_PCIE_USP_DMACAP_DMA_CTRL_OFF_NUM_DMA_WR_CHAN_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_CTRL_OFF_Bits.NUM_DMA_WR_CHAN */
#define IFX_PCIE_USP_DMACAP_DMA_CTRL_OFF_NUM_DMA_WR_CHAN_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_CTRL_OFF_Bits.NUM_DMA_RD_CHAN */
#define IFX_PCIE_USP_DMACAP_DMA_CTRL_OFF_NUM_DMA_RD_CHAN_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_CTRL_OFF_Bits.NUM_DMA_RD_CHAN */
#define IFX_PCIE_USP_DMACAP_DMA_CTRL_OFF_NUM_DMA_RD_CHAN_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_CTRL_OFF_Bits.NUM_DMA_RD_CHAN */
#define IFX_PCIE_USP_DMACAP_DMA_CTRL_OFF_NUM_DMA_RD_CHAN_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_Bits.DMA_WRITE_ENGINE */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_DMA_WRITE_ENGINE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_Bits.DMA_WRITE_ENGINE */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_DMA_WRITE_ENGINE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_Bits.DMA_WRITE_ENGINE */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_DMA_WRITE_ENGINE_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_Bits.DMA_WRITE_ENGINE_EN_HSHAKE_CH0 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_DMA_WRITE_ENGINE_EN_HSHAKE_CH0_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_Bits.DMA_WRITE_ENGINE_EN_HSHAKE_CH0 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_DMA_WRITE_ENGINE_EN_HSHAKE_CH0_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_Bits.DMA_WRITE_ENGINE_EN_HSHAKE_CH0 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_DMA_WRITE_ENGINE_EN_HSHAKE_CH0_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_Bits.DMA_WRITE_ENGINE_EN_HSHAKE_CH1 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_DMA_WRITE_ENGINE_EN_HSHAKE_CH1_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_Bits.DMA_WRITE_ENGINE_EN_HSHAKE_CH1 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_DMA_WRITE_ENGINE_EN_HSHAKE_CH1_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_Bits.DMA_WRITE_ENGINE_EN_HSHAKE_CH1 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_DMA_WRITE_ENGINE_EN_HSHAKE_CH1_OFF (17u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_Bits.DMA_WRITE_ENGINE_EN_HSHAKE_CH2 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_DMA_WRITE_ENGINE_EN_HSHAKE_CH2_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_Bits.DMA_WRITE_ENGINE_EN_HSHAKE_CH2 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_DMA_WRITE_ENGINE_EN_HSHAKE_CH2_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_Bits.DMA_WRITE_ENGINE_EN_HSHAKE_CH2 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_DMA_WRITE_ENGINE_EN_HSHAKE_CH2_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_Bits.DMA_WRITE_ENGINE_EN_HSHAKE_CH3 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_DMA_WRITE_ENGINE_EN_HSHAKE_CH3_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_Bits.DMA_WRITE_ENGINE_EN_HSHAKE_CH3 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_DMA_WRITE_ENGINE_EN_HSHAKE_CH3_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_Bits.DMA_WRITE_ENGINE_EN_HSHAKE_CH3 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_DMA_WRITE_ENGINE_EN_HSHAKE_CH3_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_Bits.DMA_WRITE_ENGINE_EN_HSHAKE_CH4 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_DMA_WRITE_ENGINE_EN_HSHAKE_CH4_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_Bits.DMA_WRITE_ENGINE_EN_HSHAKE_CH4 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_DMA_WRITE_ENGINE_EN_HSHAKE_CH4_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_Bits.DMA_WRITE_ENGINE_EN_HSHAKE_CH4 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_DMA_WRITE_ENGINE_EN_HSHAKE_CH4_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_Bits.DMA_WRITE_ENGINE_EN_HSHAKE_CH5 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_DMA_WRITE_ENGINE_EN_HSHAKE_CH5_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_Bits.DMA_WRITE_ENGINE_EN_HSHAKE_CH5 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_DMA_WRITE_ENGINE_EN_HSHAKE_CH5_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_Bits.DMA_WRITE_ENGINE_EN_HSHAKE_CH5 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_DMA_WRITE_ENGINE_EN_HSHAKE_CH5_OFF (21u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_Bits.DMA_WRITE_ENGINE_EN_HSHAKE_CH6 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_DMA_WRITE_ENGINE_EN_HSHAKE_CH6_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_Bits.DMA_WRITE_ENGINE_EN_HSHAKE_CH6 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_DMA_WRITE_ENGINE_EN_HSHAKE_CH6_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_Bits.DMA_WRITE_ENGINE_EN_HSHAKE_CH6 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_DMA_WRITE_ENGINE_EN_HSHAKE_CH6_OFF (22u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_Bits.DMA_WRITE_ENGINE_EN_HSHAKE_CH7 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_DMA_WRITE_ENGINE_EN_HSHAKE_CH7_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_Bits.DMA_WRITE_ENGINE_EN_HSHAKE_CH7 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_DMA_WRITE_ENGINE_EN_HSHAKE_CH7_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_Bits.DMA_WRITE_ENGINE_EN_HSHAKE_CH7 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_EN_OFF_DMA_WRITE_ENGINE_EN_HSHAKE_CH7_OFF (23u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_DOORBELL_OFF_Bits.WR_DOORBELL_NUM */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_DOORBELL_OFF_WR_DOORBELL_NUM_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_DOORBELL_OFF_Bits.WR_DOORBELL_NUM */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_DOORBELL_OFF_WR_DOORBELL_NUM_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_DOORBELL_OFF_Bits.WR_DOORBELL_NUM */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_DOORBELL_OFF_WR_DOORBELL_NUM_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_DOORBELL_OFF_Bits.WR_STOP */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_DOORBELL_OFF_WR_STOP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_DOORBELL_OFF_Bits.WR_STOP */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_DOORBELL_OFF_WR_STOP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_DOORBELL_OFF_Bits.WR_STOP */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_DOORBELL_OFF_WR_STOP_OFF (31u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_OFF_Bits.WRITE_CHANNEL0_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_OFF_WRITE_CHANNEL0_WEIGHT_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_OFF_Bits.WRITE_CHANNEL0_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_OFF_WRITE_CHANNEL0_WEIGHT_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_OFF_Bits.WRITE_CHANNEL0_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_OFF_WRITE_CHANNEL0_WEIGHT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_OFF_Bits.WRITE_CHANNEL1_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_OFF_WRITE_CHANNEL1_WEIGHT_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_OFF_Bits.WRITE_CHANNEL1_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_OFF_WRITE_CHANNEL1_WEIGHT_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_OFF_Bits.WRITE_CHANNEL1_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_OFF_WRITE_CHANNEL1_WEIGHT_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_OFF_Bits.WRITE_CHANNEL2_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_OFF_WRITE_CHANNEL2_WEIGHT_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_OFF_Bits.WRITE_CHANNEL2_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_OFF_WRITE_CHANNEL2_WEIGHT_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_OFF_Bits.WRITE_CHANNEL2_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_OFF_WRITE_CHANNEL2_WEIGHT_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_OFF_Bits.WRITE_CHANNEL3_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_OFF_WRITE_CHANNEL3_WEIGHT_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_OFF_Bits.WRITE_CHANNEL3_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_OFF_WRITE_CHANNEL3_WEIGHT_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_OFF_Bits.WRITE_CHANNEL3_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_OFF_WRITE_CHANNEL3_WEIGHT_OFF (15u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_ENGINE_EN_OFF_Bits.DMA_READ_ENGINE */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ENGINE_EN_OFF_DMA_READ_ENGINE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_ENGINE_EN_OFF_Bits.DMA_READ_ENGINE */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ENGINE_EN_OFF_DMA_READ_ENGINE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_ENGINE_EN_OFF_Bits.DMA_READ_ENGINE */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ENGINE_EN_OFF_DMA_READ_ENGINE_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_ENGINE_EN_OFF_Bits.DMA_READ_ENGINE_EN_HSHAKE_CH0 */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ENGINE_EN_OFF_DMA_READ_ENGINE_EN_HSHAKE_CH0_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_ENGINE_EN_OFF_Bits.DMA_READ_ENGINE_EN_HSHAKE_CH0 */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ENGINE_EN_OFF_DMA_READ_ENGINE_EN_HSHAKE_CH0_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_ENGINE_EN_OFF_Bits.DMA_READ_ENGINE_EN_HSHAKE_CH0 */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ENGINE_EN_OFF_DMA_READ_ENGINE_EN_HSHAKE_CH0_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_ENGINE_EN_OFF_Bits.DMA_READ_ENGINE_EN_HSHAKE_CH1 */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ENGINE_EN_OFF_DMA_READ_ENGINE_EN_HSHAKE_CH1_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_ENGINE_EN_OFF_Bits.DMA_READ_ENGINE_EN_HSHAKE_CH1 */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ENGINE_EN_OFF_DMA_READ_ENGINE_EN_HSHAKE_CH1_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_ENGINE_EN_OFF_Bits.DMA_READ_ENGINE_EN_HSHAKE_CH1 */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ENGINE_EN_OFF_DMA_READ_ENGINE_EN_HSHAKE_CH1_OFF (17u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_ENGINE_EN_OFF_Bits.DMA_READ_ENGINE_EN_HSHAKE_CH2 */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ENGINE_EN_OFF_DMA_READ_ENGINE_EN_HSHAKE_CH2_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_ENGINE_EN_OFF_Bits.DMA_READ_ENGINE_EN_HSHAKE_CH2 */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ENGINE_EN_OFF_DMA_READ_ENGINE_EN_HSHAKE_CH2_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_ENGINE_EN_OFF_Bits.DMA_READ_ENGINE_EN_HSHAKE_CH2 */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ENGINE_EN_OFF_DMA_READ_ENGINE_EN_HSHAKE_CH2_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_ENGINE_EN_OFF_Bits.DMA_READ_ENGINE_EN_HSHAKE_CH3 */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ENGINE_EN_OFF_DMA_READ_ENGINE_EN_HSHAKE_CH3_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_ENGINE_EN_OFF_Bits.DMA_READ_ENGINE_EN_HSHAKE_CH3 */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ENGINE_EN_OFF_DMA_READ_ENGINE_EN_HSHAKE_CH3_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_ENGINE_EN_OFF_Bits.DMA_READ_ENGINE_EN_HSHAKE_CH3 */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ENGINE_EN_OFF_DMA_READ_ENGINE_EN_HSHAKE_CH3_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_DOORBELL_OFF_Bits.RD_DOORBELL_NUM */
#define IFX_PCIE_USP_DMACAP_DMA_READ_DOORBELL_OFF_RD_DOORBELL_NUM_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_DOORBELL_OFF_Bits.RD_DOORBELL_NUM */
#define IFX_PCIE_USP_DMACAP_DMA_READ_DOORBELL_OFF_RD_DOORBELL_NUM_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_DOORBELL_OFF_Bits.RD_DOORBELL_NUM */
#define IFX_PCIE_USP_DMACAP_DMA_READ_DOORBELL_OFF_RD_DOORBELL_NUM_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_DOORBELL_OFF_Bits.RD_STOP */
#define IFX_PCIE_USP_DMACAP_DMA_READ_DOORBELL_OFF_RD_STOP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_DOORBELL_OFF_Bits.RD_STOP */
#define IFX_PCIE_USP_DMACAP_DMA_READ_DOORBELL_OFF_RD_STOP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_DOORBELL_OFF_Bits.RD_STOP */
#define IFX_PCIE_USP_DMACAP_DMA_READ_DOORBELL_OFF_RD_STOP_OFF (31u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_OFF_Bits.READ_CHANNEL0_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_OFF_READ_CHANNEL0_WEIGHT_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_OFF_Bits.READ_CHANNEL0_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_OFF_READ_CHANNEL0_WEIGHT_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_OFF_Bits.READ_CHANNEL0_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_OFF_READ_CHANNEL0_WEIGHT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_OFF_Bits.READ_CHANNEL1_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_OFF_READ_CHANNEL1_WEIGHT_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_OFF_Bits.READ_CHANNEL1_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_OFF_READ_CHANNEL1_WEIGHT_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_OFF_Bits.READ_CHANNEL1_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_OFF_READ_CHANNEL1_WEIGHT_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_OFF_Bits.READ_CHANNEL2_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_OFF_READ_CHANNEL2_WEIGHT_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_OFF_Bits.READ_CHANNEL2_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_OFF_READ_CHANNEL2_WEIGHT_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_OFF_Bits.READ_CHANNEL2_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_OFF_READ_CHANNEL2_WEIGHT_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_OFF_Bits.READ_CHANNEL3_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_OFF_READ_CHANNEL3_WEIGHT_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_OFF_Bits.READ_CHANNEL3_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_OFF_READ_CHANNEL3_WEIGHT_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_OFF_Bits.READ_CHANNEL3_WEIGHT */
#define IFX_PCIE_USP_DMACAP_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_OFF_READ_CHANNEL3_WEIGHT_OFF (15u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_INT_STATUS_OFF_Bits.WR_DONE_INT_STATUS */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_INT_STATUS_OFF_WR_DONE_INT_STATUS_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_INT_STATUS_OFF_Bits.WR_DONE_INT_STATUS */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_INT_STATUS_OFF_WR_DONE_INT_STATUS_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_INT_STATUS_OFF_Bits.WR_DONE_INT_STATUS */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_INT_STATUS_OFF_WR_DONE_INT_STATUS_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_INT_STATUS_OFF_Bits.WR_ABORT_INT_STATUS */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_INT_STATUS_OFF_WR_ABORT_INT_STATUS_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_INT_STATUS_OFF_Bits.WR_ABORT_INT_STATUS */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_INT_STATUS_OFF_WR_ABORT_INT_STATUS_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_INT_STATUS_OFF_Bits.WR_ABORT_INT_STATUS */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_INT_STATUS_OFF_WR_ABORT_INT_STATUS_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_INT_MASK_OFF_Bits.WR_DONE_INT_MASK */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_INT_MASK_OFF_WR_DONE_INT_MASK_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_INT_MASK_OFF_Bits.WR_DONE_INT_MASK */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_INT_MASK_OFF_WR_DONE_INT_MASK_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_INT_MASK_OFF_Bits.WR_DONE_INT_MASK */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_INT_MASK_OFF_WR_DONE_INT_MASK_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_INT_MASK_OFF_Bits.WR_ABORT_INT_MASK */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_INT_MASK_OFF_WR_ABORT_INT_MASK_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_INT_MASK_OFF_Bits.WR_ABORT_INT_MASK */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_INT_MASK_OFF_WR_ABORT_INT_MASK_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_INT_MASK_OFF_Bits.WR_ABORT_INT_MASK */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_INT_MASK_OFF_WR_ABORT_INT_MASK_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_INT_CLEAR_OFF_Bits.WR_DONE_INT_CLEAR */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_INT_CLEAR_OFF_WR_DONE_INT_CLEAR_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_INT_CLEAR_OFF_Bits.WR_DONE_INT_CLEAR */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_INT_CLEAR_OFF_WR_DONE_INT_CLEAR_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_INT_CLEAR_OFF_Bits.WR_DONE_INT_CLEAR */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_INT_CLEAR_OFF_WR_DONE_INT_CLEAR_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_INT_CLEAR_OFF_Bits.WR_ABORT_INT_CLEAR */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_INT_CLEAR_OFF_WR_ABORT_INT_CLEAR_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_INT_CLEAR_OFF_Bits.WR_ABORT_INT_CLEAR */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_INT_CLEAR_OFF_WR_ABORT_INT_CLEAR_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_INT_CLEAR_OFF_Bits.WR_ABORT_INT_CLEAR */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_INT_CLEAR_OFF_WR_ABORT_INT_CLEAR_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ERR_STATUS_OFF_Bits.APP_READ_ERR_DETECT */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ERR_STATUS_OFF_APP_READ_ERR_DETECT_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ERR_STATUS_OFF_Bits.APP_READ_ERR_DETECT */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ERR_STATUS_OFF_APP_READ_ERR_DETECT_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ERR_STATUS_OFF_Bits.APP_READ_ERR_DETECT */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ERR_STATUS_OFF_APP_READ_ERR_DETECT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ERR_STATUS_OFF_Bits.LINKLIST_ELEMENT_FETCH_ERR_DETECT */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ERR_STATUS_OFF_LINKLIST_ELEMENT_FETCH_ERR_DETECT_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ERR_STATUS_OFF_Bits.LINKLIST_ELEMENT_FETCH_ERR_DETECT */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ERR_STATUS_OFF_LINKLIST_ELEMENT_FETCH_ERR_DETECT_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ERR_STATUS_OFF_Bits.LINKLIST_ELEMENT_FETCH_ERR_DETECT */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ERR_STATUS_OFF_LINKLIST_ELEMENT_FETCH_ERR_DETECT_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_DONE_IMWR_LOW_OFF_Bits.DMA_WRITE_DONE_LOW_REG */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_DONE_IMWR_LOW_OFF_DMA_WRITE_DONE_LOW_REG_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_DONE_IMWR_LOW_OFF_Bits.DMA_WRITE_DONE_LOW_REG */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_DONE_IMWR_LOW_OFF_DMA_WRITE_DONE_LOW_REG_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_DONE_IMWR_LOW_OFF_Bits.DMA_WRITE_DONE_LOW_REG */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_DONE_IMWR_LOW_OFF_DMA_WRITE_DONE_LOW_REG_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_DONE_IMWR_HIGH_OFF_Bits.DMA_WRITE_DONE_HIGH_REG */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_DONE_IMWR_HIGH_OFF_DMA_WRITE_DONE_HIGH_REG_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_DONE_IMWR_HIGH_OFF_Bits.DMA_WRITE_DONE_HIGH_REG */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_DONE_IMWR_HIGH_OFF_DMA_WRITE_DONE_HIGH_REG_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_DONE_IMWR_HIGH_OFF_Bits.DMA_WRITE_DONE_HIGH_REG */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_DONE_IMWR_HIGH_OFF_DMA_WRITE_DONE_HIGH_REG_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ABORT_IMWR_LOW_OFF_Bits.DMA_WRITE_ABORT_LOW_REG */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ABORT_IMWR_LOW_OFF_DMA_WRITE_ABORT_LOW_REG_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ABORT_IMWR_LOW_OFF_Bits.DMA_WRITE_ABORT_LOW_REG */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ABORT_IMWR_LOW_OFF_DMA_WRITE_ABORT_LOW_REG_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ABORT_IMWR_LOW_OFF_Bits.DMA_WRITE_ABORT_LOW_REG */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ABORT_IMWR_LOW_OFF_DMA_WRITE_ABORT_LOW_REG_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ABORT_IMWR_HIGH_OFF_Bits.DMA_WRITE_ABORT_HIGH_REG */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ABORT_IMWR_HIGH_OFF_DMA_WRITE_ABORT_HIGH_REG_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ABORT_IMWR_HIGH_OFF_Bits.DMA_WRITE_ABORT_HIGH_REG */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ABORT_IMWR_HIGH_OFF_DMA_WRITE_ABORT_HIGH_REG_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ABORT_IMWR_HIGH_OFF_Bits.DMA_WRITE_ABORT_HIGH_REG */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ABORT_IMWR_HIGH_OFF_DMA_WRITE_ABORT_HIGH_REG_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_CH01_IMWR_DATA_OFF_Bits.WR_CHANNEL_0_DATA */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_CH01_IMWR_DATA_OFF_WR_CHANNEL_0_DATA_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_CH01_IMWR_DATA_OFF_Bits.WR_CHANNEL_0_DATA */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_CH01_IMWR_DATA_OFF_WR_CHANNEL_0_DATA_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_CH01_IMWR_DATA_OFF_Bits.WR_CHANNEL_0_DATA */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_CH01_IMWR_DATA_OFF_WR_CHANNEL_0_DATA_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_CH01_IMWR_DATA_OFF_Bits.WR_CHANNEL_1_DATA */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_CH01_IMWR_DATA_OFF_WR_CHANNEL_1_DATA_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_CH01_IMWR_DATA_OFF_Bits.WR_CHANNEL_1_DATA */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_CH01_IMWR_DATA_OFF_WR_CHANNEL_1_DATA_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_CH01_IMWR_DATA_OFF_Bits.WR_CHANNEL_1_DATA */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_CH01_IMWR_DATA_OFF_WR_CHANNEL_1_DATA_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_CH23_IMWR_DATA_OFF_Bits.WR_CHANNEL_2_DATA */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_CH23_IMWR_DATA_OFF_WR_CHANNEL_2_DATA_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_CH23_IMWR_DATA_OFF_Bits.WR_CHANNEL_2_DATA */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_CH23_IMWR_DATA_OFF_WR_CHANNEL_2_DATA_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_CH23_IMWR_DATA_OFF_Bits.WR_CHANNEL_2_DATA */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_CH23_IMWR_DATA_OFF_WR_CHANNEL_2_DATA_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_CH23_IMWR_DATA_OFF_Bits.WR_CHANNEL_3_DATA */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_CH23_IMWR_DATA_OFF_WR_CHANNEL_3_DATA_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_CH23_IMWR_DATA_OFF_Bits.WR_CHANNEL_3_DATA */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_CH23_IMWR_DATA_OFF_WR_CHANNEL_3_DATA_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_CH23_IMWR_DATA_OFF_Bits.WR_CHANNEL_3_DATA */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_CH23_IMWR_DATA_OFF_WR_CHANNEL_3_DATA_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_LINKED_LIST_ERR_EN_OFF_Bits.WR_CHANNEL_LLRAIE */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_LINKED_LIST_ERR_EN_OFF_WR_CHANNEL_LLRAIE_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_LINKED_LIST_ERR_EN_OFF_Bits.WR_CHANNEL_LLRAIE */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_LINKED_LIST_ERR_EN_OFF_WR_CHANNEL_LLRAIE_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_LINKED_LIST_ERR_EN_OFF_Bits.WR_CHANNEL_LLRAIE */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_LINKED_LIST_ERR_EN_OFF_WR_CHANNEL_LLRAIE_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_LINKED_LIST_ERR_EN_OFF_Bits.WR_CHANNEL_LLLAIE */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_LINKED_LIST_ERR_EN_OFF_WR_CHANNEL_LLLAIE_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_LINKED_LIST_ERR_EN_OFF_Bits.WR_CHANNEL_LLLAIE */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_LINKED_LIST_ERR_EN_OFF_WR_CHANNEL_LLLAIE_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_LINKED_LIST_ERR_EN_OFF_Bits.WR_CHANNEL_LLLAIE */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_LINKED_LIST_ERR_EN_OFF_WR_CHANNEL_LLLAIE_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_INT_STATUS_OFF_Bits.RD_DONE_INT_STATUS */
#define IFX_PCIE_USP_DMACAP_DMA_READ_INT_STATUS_OFF_RD_DONE_INT_STATUS_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_INT_STATUS_OFF_Bits.RD_DONE_INT_STATUS */
#define IFX_PCIE_USP_DMACAP_DMA_READ_INT_STATUS_OFF_RD_DONE_INT_STATUS_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_INT_STATUS_OFF_Bits.RD_DONE_INT_STATUS */
#define IFX_PCIE_USP_DMACAP_DMA_READ_INT_STATUS_OFF_RD_DONE_INT_STATUS_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_INT_STATUS_OFF_Bits.RD_ABORT_INT_STATUS */
#define IFX_PCIE_USP_DMACAP_DMA_READ_INT_STATUS_OFF_RD_ABORT_INT_STATUS_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_INT_STATUS_OFF_Bits.RD_ABORT_INT_STATUS */
#define IFX_PCIE_USP_DMACAP_DMA_READ_INT_STATUS_OFF_RD_ABORT_INT_STATUS_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_INT_STATUS_OFF_Bits.RD_ABORT_INT_STATUS */
#define IFX_PCIE_USP_DMACAP_DMA_READ_INT_STATUS_OFF_RD_ABORT_INT_STATUS_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_INT_MASK_OFF_Bits.RD_DONE_INT_MASK */
#define IFX_PCIE_USP_DMACAP_DMA_READ_INT_MASK_OFF_RD_DONE_INT_MASK_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_INT_MASK_OFF_Bits.RD_DONE_INT_MASK */
#define IFX_PCIE_USP_DMACAP_DMA_READ_INT_MASK_OFF_RD_DONE_INT_MASK_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_INT_MASK_OFF_Bits.RD_DONE_INT_MASK */
#define IFX_PCIE_USP_DMACAP_DMA_READ_INT_MASK_OFF_RD_DONE_INT_MASK_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_INT_MASK_OFF_Bits.RD_ABORT_INT_MASK */
#define IFX_PCIE_USP_DMACAP_DMA_READ_INT_MASK_OFF_RD_ABORT_INT_MASK_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_INT_MASK_OFF_Bits.RD_ABORT_INT_MASK */
#define IFX_PCIE_USP_DMACAP_DMA_READ_INT_MASK_OFF_RD_ABORT_INT_MASK_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_INT_MASK_OFF_Bits.RD_ABORT_INT_MASK */
#define IFX_PCIE_USP_DMACAP_DMA_READ_INT_MASK_OFF_RD_ABORT_INT_MASK_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_INT_CLEAR_OFF_Bits.RD_DONE_INT_CLEAR */
#define IFX_PCIE_USP_DMACAP_DMA_READ_INT_CLEAR_OFF_RD_DONE_INT_CLEAR_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_INT_CLEAR_OFF_Bits.RD_DONE_INT_CLEAR */
#define IFX_PCIE_USP_DMACAP_DMA_READ_INT_CLEAR_OFF_RD_DONE_INT_CLEAR_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_INT_CLEAR_OFF_Bits.RD_DONE_INT_CLEAR */
#define IFX_PCIE_USP_DMACAP_DMA_READ_INT_CLEAR_OFF_RD_DONE_INT_CLEAR_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_INT_CLEAR_OFF_Bits.RD_ABORT_INT_CLEAR */
#define IFX_PCIE_USP_DMACAP_DMA_READ_INT_CLEAR_OFF_RD_ABORT_INT_CLEAR_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_INT_CLEAR_OFF_Bits.RD_ABORT_INT_CLEAR */
#define IFX_PCIE_USP_DMACAP_DMA_READ_INT_CLEAR_OFF_RD_ABORT_INT_CLEAR_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_INT_CLEAR_OFF_Bits.RD_ABORT_INT_CLEAR */
#define IFX_PCIE_USP_DMACAP_DMA_READ_INT_CLEAR_OFF_RD_ABORT_INT_CLEAR_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_LOW_OFF_Bits.APP_WR_ERR_DETECT */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_LOW_OFF_APP_WR_ERR_DETECT_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_LOW_OFF_Bits.APP_WR_ERR_DETECT */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_LOW_OFF_APP_WR_ERR_DETECT_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_LOW_OFF_Bits.APP_WR_ERR_DETECT */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_LOW_OFF_APP_WR_ERR_DETECT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_LOW_OFF_Bits.LINK_LIST_ELEMENT_FETCH_ERR_DETECT */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_LOW_OFF_LINK_LIST_ELEMENT_FETCH_ERR_DETECT_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_LOW_OFF_Bits.LINK_LIST_ELEMENT_FETCH_ERR_DETECT */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_LOW_OFF_LINK_LIST_ELEMENT_FETCH_ERR_DETECT_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_LOW_OFF_Bits.LINK_LIST_ELEMENT_FETCH_ERR_DETECT */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_LOW_OFF_LINK_LIST_ELEMENT_FETCH_ERR_DETECT_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_HIGH_OFF_Bits.UNSUPPORTED_REQ */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_HIGH_OFF_UNSUPPORTED_REQ_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_HIGH_OFF_Bits.UNSUPPORTED_REQ */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_HIGH_OFF_UNSUPPORTED_REQ_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_HIGH_OFF_Bits.UNSUPPORTED_REQ */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_HIGH_OFF_UNSUPPORTED_REQ_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_HIGH_OFF_Bits.CPL_ABORT */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_HIGH_OFF_CPL_ABORT_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_HIGH_OFF_Bits.CPL_ABORT */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_HIGH_OFF_CPL_ABORT_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_HIGH_OFF_Bits.CPL_ABORT */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_HIGH_OFF_CPL_ABORT_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_HIGH_OFF_Bits.CPL_TIMEOUT */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_HIGH_OFF_CPL_TIMEOUT_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_HIGH_OFF_Bits.CPL_TIMEOUT */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_HIGH_OFF_CPL_TIMEOUT_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_HIGH_OFF_Bits.CPL_TIMEOUT */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_HIGH_OFF_CPL_TIMEOUT_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_HIGH_OFF_Bits.DATA_POISIONING */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_HIGH_OFF_DATA_POISIONING_LEN (8u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_HIGH_OFF_Bits.DATA_POISIONING */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_HIGH_OFF_DATA_POISIONING_MSK (0xffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_HIGH_OFF_Bits.DATA_POISIONING */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ERR_STATUS_HIGH_OFF_DATA_POISIONING_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_LINKED_LIST_ERR_EN_OFF_Bits.RD_CHANNEL_LLRAIE */
#define IFX_PCIE_USP_DMACAP_DMA_READ_LINKED_LIST_ERR_EN_OFF_RD_CHANNEL_LLRAIE_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_LINKED_LIST_ERR_EN_OFF_Bits.RD_CHANNEL_LLRAIE */
#define IFX_PCIE_USP_DMACAP_DMA_READ_LINKED_LIST_ERR_EN_OFF_RD_CHANNEL_LLRAIE_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_LINKED_LIST_ERR_EN_OFF_Bits.RD_CHANNEL_LLRAIE */
#define IFX_PCIE_USP_DMACAP_DMA_READ_LINKED_LIST_ERR_EN_OFF_RD_CHANNEL_LLRAIE_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_LINKED_LIST_ERR_EN_OFF_Bits.RD_CHANNEL_LLLAIE */
#define IFX_PCIE_USP_DMACAP_DMA_READ_LINKED_LIST_ERR_EN_OFF_RD_CHANNEL_LLLAIE_LEN (4u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_LINKED_LIST_ERR_EN_OFF_Bits.RD_CHANNEL_LLLAIE */
#define IFX_PCIE_USP_DMACAP_DMA_READ_LINKED_LIST_ERR_EN_OFF_RD_CHANNEL_LLLAIE_MSK (0xfu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_LINKED_LIST_ERR_EN_OFF_Bits.RD_CHANNEL_LLLAIE */
#define IFX_PCIE_USP_DMACAP_DMA_READ_LINKED_LIST_ERR_EN_OFF_RD_CHANNEL_LLLAIE_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_DONE_IMWR_LOW_OFF_Bits.DMA_READ_DONE_LOW_REG */
#define IFX_PCIE_USP_DMACAP_DMA_READ_DONE_IMWR_LOW_OFF_DMA_READ_DONE_LOW_REG_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_DONE_IMWR_LOW_OFF_Bits.DMA_READ_DONE_LOW_REG */
#define IFX_PCIE_USP_DMACAP_DMA_READ_DONE_IMWR_LOW_OFF_DMA_READ_DONE_LOW_REG_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_DONE_IMWR_LOW_OFF_Bits.DMA_READ_DONE_LOW_REG */
#define IFX_PCIE_USP_DMACAP_DMA_READ_DONE_IMWR_LOW_OFF_DMA_READ_DONE_LOW_REG_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_DONE_IMWR_HIGH_OFF_Bits.DMA_READ_DONE_HIGH_REG */
#define IFX_PCIE_USP_DMACAP_DMA_READ_DONE_IMWR_HIGH_OFF_DMA_READ_DONE_HIGH_REG_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_DONE_IMWR_HIGH_OFF_Bits.DMA_READ_DONE_HIGH_REG */
#define IFX_PCIE_USP_DMACAP_DMA_READ_DONE_IMWR_HIGH_OFF_DMA_READ_DONE_HIGH_REG_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_DONE_IMWR_HIGH_OFF_Bits.DMA_READ_DONE_HIGH_REG */
#define IFX_PCIE_USP_DMACAP_DMA_READ_DONE_IMWR_HIGH_OFF_DMA_READ_DONE_HIGH_REG_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_ABORT_IMWR_LOW_OFF_Bits.DMA_READ_ABORT_LOW_REG */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ABORT_IMWR_LOW_OFF_DMA_READ_ABORT_LOW_REG_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_ABORT_IMWR_LOW_OFF_Bits.DMA_READ_ABORT_LOW_REG */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ABORT_IMWR_LOW_OFF_DMA_READ_ABORT_LOW_REG_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_ABORT_IMWR_LOW_OFF_Bits.DMA_READ_ABORT_LOW_REG */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ABORT_IMWR_LOW_OFF_DMA_READ_ABORT_LOW_REG_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_ABORT_IMWR_HIGH_OFF_Bits.DMA_READ_ABORT_HIGH_REG */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ABORT_IMWR_HIGH_OFF_DMA_READ_ABORT_HIGH_REG_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_ABORT_IMWR_HIGH_OFF_Bits.DMA_READ_ABORT_HIGH_REG */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ABORT_IMWR_HIGH_OFF_DMA_READ_ABORT_HIGH_REG_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_ABORT_IMWR_HIGH_OFF_Bits.DMA_READ_ABORT_HIGH_REG */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ABORT_IMWR_HIGH_OFF_DMA_READ_ABORT_HIGH_REG_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_CH01_IMWR_DATA_OFF_Bits.RD_CHANNEL_0_DATA */
#define IFX_PCIE_USP_DMACAP_DMA_READ_CH01_IMWR_DATA_OFF_RD_CHANNEL_0_DATA_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_CH01_IMWR_DATA_OFF_Bits.RD_CHANNEL_0_DATA */
#define IFX_PCIE_USP_DMACAP_DMA_READ_CH01_IMWR_DATA_OFF_RD_CHANNEL_0_DATA_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_CH01_IMWR_DATA_OFF_Bits.RD_CHANNEL_0_DATA */
#define IFX_PCIE_USP_DMACAP_DMA_READ_CH01_IMWR_DATA_OFF_RD_CHANNEL_0_DATA_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_CH01_IMWR_DATA_OFF_Bits.RD_CHANNEL_1_DATA */
#define IFX_PCIE_USP_DMACAP_DMA_READ_CH01_IMWR_DATA_OFF_RD_CHANNEL_1_DATA_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_CH01_IMWR_DATA_OFF_Bits.RD_CHANNEL_1_DATA */
#define IFX_PCIE_USP_DMACAP_DMA_READ_CH01_IMWR_DATA_OFF_RD_CHANNEL_1_DATA_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_CH01_IMWR_DATA_OFF_Bits.RD_CHANNEL_1_DATA */
#define IFX_PCIE_USP_DMACAP_DMA_READ_CH01_IMWR_DATA_OFF_RD_CHANNEL_1_DATA_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_CH23_IMWR_DATA_OFF_Bits.RD_CHANNEL_2_DATA */
#define IFX_PCIE_USP_DMACAP_DMA_READ_CH23_IMWR_DATA_OFF_RD_CHANNEL_2_DATA_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_CH23_IMWR_DATA_OFF_Bits.RD_CHANNEL_2_DATA */
#define IFX_PCIE_USP_DMACAP_DMA_READ_CH23_IMWR_DATA_OFF_RD_CHANNEL_2_DATA_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_CH23_IMWR_DATA_OFF_Bits.RD_CHANNEL_2_DATA */
#define IFX_PCIE_USP_DMACAP_DMA_READ_CH23_IMWR_DATA_OFF_RD_CHANNEL_2_DATA_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_CH23_IMWR_DATA_OFF_Bits.RD_CHANNEL_3_DATA */
#define IFX_PCIE_USP_DMACAP_DMA_READ_CH23_IMWR_DATA_OFF_RD_CHANNEL_3_DATA_LEN (16u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_CH23_IMWR_DATA_OFF_Bits.RD_CHANNEL_3_DATA */
#define IFX_PCIE_USP_DMACAP_DMA_READ_CH23_IMWR_DATA_OFF_RD_CHANNEL_3_DATA_MSK (0xffffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_CH23_IMWR_DATA_OFF_Bits.RD_CHANNEL_3_DATA */
#define IFX_PCIE_USP_DMACAP_DMA_READ_CH23_IMWR_DATA_OFF_RD_CHANNEL_3_DATA_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_HSHAKE_CNT_LOW_OFF_Bits.DMA_WRITE_ENGINE_HSHAKE_CNT_CH0 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_HSHAKE_CNT_LOW_OFF_DMA_WRITE_ENGINE_HSHAKE_CNT_CH0_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_HSHAKE_CNT_LOW_OFF_Bits.DMA_WRITE_ENGINE_HSHAKE_CNT_CH0 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_HSHAKE_CNT_LOW_OFF_DMA_WRITE_ENGINE_HSHAKE_CNT_CH0_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_HSHAKE_CNT_LOW_OFF_Bits.DMA_WRITE_ENGINE_HSHAKE_CNT_CH0 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_HSHAKE_CNT_LOW_OFF_DMA_WRITE_ENGINE_HSHAKE_CNT_CH0_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_HSHAKE_CNT_LOW_OFF_Bits.DMA_WRITE_ENGINE_HSHAKE_CNT_CH1 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_HSHAKE_CNT_LOW_OFF_DMA_WRITE_ENGINE_HSHAKE_CNT_CH1_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_HSHAKE_CNT_LOW_OFF_Bits.DMA_WRITE_ENGINE_HSHAKE_CNT_CH1 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_HSHAKE_CNT_LOW_OFF_DMA_WRITE_ENGINE_HSHAKE_CNT_CH1_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_HSHAKE_CNT_LOW_OFF_Bits.DMA_WRITE_ENGINE_HSHAKE_CNT_CH1 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_HSHAKE_CNT_LOW_OFF_DMA_WRITE_ENGINE_HSHAKE_CNT_CH1_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_HSHAKE_CNT_LOW_OFF_Bits.DMA_WRITE_ENGINE_HSHAKE_CNT_CH2 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_HSHAKE_CNT_LOW_OFF_DMA_WRITE_ENGINE_HSHAKE_CNT_CH2_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_HSHAKE_CNT_LOW_OFF_Bits.DMA_WRITE_ENGINE_HSHAKE_CNT_CH2 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_HSHAKE_CNT_LOW_OFF_DMA_WRITE_ENGINE_HSHAKE_CNT_CH2_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_HSHAKE_CNT_LOW_OFF_Bits.DMA_WRITE_ENGINE_HSHAKE_CNT_CH2 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_HSHAKE_CNT_LOW_OFF_DMA_WRITE_ENGINE_HSHAKE_CNT_CH2_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_HSHAKE_CNT_LOW_OFF_Bits.DMA_WRITE_ENGINE_HSHAKE_CNT_CH3 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_HSHAKE_CNT_LOW_OFF_DMA_WRITE_ENGINE_HSHAKE_CNT_CH3_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_HSHAKE_CNT_LOW_OFF_Bits.DMA_WRITE_ENGINE_HSHAKE_CNT_CH3 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_HSHAKE_CNT_LOW_OFF_DMA_WRITE_ENGINE_HSHAKE_CNT_CH3_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_HSHAKE_CNT_LOW_OFF_Bits.DMA_WRITE_ENGINE_HSHAKE_CNT_CH3 */
#define IFX_PCIE_USP_DMACAP_DMA_WRITE_ENGINE_HSHAKE_CNT_LOW_OFF_DMA_WRITE_ENGINE_HSHAKE_CNT_CH3_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_ENGINE_HSHAKE_CNT_LOW_OFF_Bits.DMA_READ_ENGINE_HSHAKE_CNT_CH0 */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ENGINE_HSHAKE_CNT_LOW_OFF_DMA_READ_ENGINE_HSHAKE_CNT_CH0_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_ENGINE_HSHAKE_CNT_LOW_OFF_Bits.DMA_READ_ENGINE_HSHAKE_CNT_CH0 */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ENGINE_HSHAKE_CNT_LOW_OFF_DMA_READ_ENGINE_HSHAKE_CNT_CH0_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_ENGINE_HSHAKE_CNT_LOW_OFF_Bits.DMA_READ_ENGINE_HSHAKE_CNT_CH0 */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ENGINE_HSHAKE_CNT_LOW_OFF_DMA_READ_ENGINE_HSHAKE_CNT_CH0_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_ENGINE_HSHAKE_CNT_LOW_OFF_Bits.DMA_READ_ENGINE_HSHAKE_CNT_CH1 */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ENGINE_HSHAKE_CNT_LOW_OFF_DMA_READ_ENGINE_HSHAKE_CNT_CH1_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_ENGINE_HSHAKE_CNT_LOW_OFF_Bits.DMA_READ_ENGINE_HSHAKE_CNT_CH1 */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ENGINE_HSHAKE_CNT_LOW_OFF_DMA_READ_ENGINE_HSHAKE_CNT_CH1_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_ENGINE_HSHAKE_CNT_LOW_OFF_Bits.DMA_READ_ENGINE_HSHAKE_CNT_CH1 */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ENGINE_HSHAKE_CNT_LOW_OFF_DMA_READ_ENGINE_HSHAKE_CNT_CH1_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_ENGINE_HSHAKE_CNT_LOW_OFF_Bits.DMA_READ_ENGINE_HSHAKE_CNT_CH2 */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ENGINE_HSHAKE_CNT_LOW_OFF_DMA_READ_ENGINE_HSHAKE_CNT_CH2_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_ENGINE_HSHAKE_CNT_LOW_OFF_Bits.DMA_READ_ENGINE_HSHAKE_CNT_CH2 */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ENGINE_HSHAKE_CNT_LOW_OFF_DMA_READ_ENGINE_HSHAKE_CNT_CH2_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_ENGINE_HSHAKE_CNT_LOW_OFF_Bits.DMA_READ_ENGINE_HSHAKE_CNT_CH2 */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ENGINE_HSHAKE_CNT_LOW_OFF_DMA_READ_ENGINE_HSHAKE_CNT_CH2_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_DMA_READ_ENGINE_HSHAKE_CNT_LOW_OFF_Bits.DMA_READ_ENGINE_HSHAKE_CNT_CH3 */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ENGINE_HSHAKE_CNT_LOW_OFF_DMA_READ_ENGINE_HSHAKE_CNT_CH3_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_DMA_READ_ENGINE_HSHAKE_CNT_LOW_OFF_Bits.DMA_READ_ENGINE_HSHAKE_CNT_CH3 */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ENGINE_HSHAKE_CNT_LOW_OFF_DMA_READ_ENGINE_HSHAKE_CNT_CH3_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_DMA_READ_ENGINE_HSHAKE_CNT_LOW_OFF_Bits.DMA_READ_ENGINE_HSHAKE_CNT_CH3 */
#define IFX_PCIE_USP_DMACAP_DMA_READ_ENGINE_HSHAKE_CNT_LOW_OFF_DMA_READ_ENGINE_HSHAKE_CNT_CH3_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_PWREN_WRITE_CH_CH_Bits.DMA_WRITE_CH0_PWR_EN */
#define IFX_PCIE_USP_DMACAP_PWREN_WRITE_CH_CH_DMA_WRITE_CH0_PWR_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_PWREN_WRITE_CH_CH_Bits.DMA_WRITE_CH0_PWR_EN */
#define IFX_PCIE_USP_DMACAP_PWREN_WRITE_CH_CH_DMA_WRITE_CH0_PWR_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_PWREN_WRITE_CH_CH_Bits.DMA_WRITE_CH0_PWR_EN */
#define IFX_PCIE_USP_DMACAP_PWREN_WRITE_CH_CH_DMA_WRITE_CH0_PWR_EN_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_PWREN_READ_CH_CH_Bits.DMA_READ_CH0_PWR_EN */
#define IFX_PCIE_USP_DMACAP_PWREN_READ_CH_CH_DMA_READ_CH0_PWR_EN_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_PWREN_READ_CH_CH_Bits.DMA_READ_CH0_PWR_EN */
#define IFX_PCIE_USP_DMACAP_PWREN_READ_CH_CH_DMA_READ_CH0_PWR_EN_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_PWREN_READ_CH_CH_Bits.DMA_READ_CH0_PWR_EN */
#define IFX_PCIE_USP_DMACAP_PWREN_READ_CH_CH_DMA_READ_CH0_PWR_EN_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.CB */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_CB_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.CB */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_CB_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.CB */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_CB_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.TCB */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_TCB_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.TCB */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_TCB_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.TCB */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_TCB_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.LLP */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_LLP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.LLP */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_LLP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.LLP */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_LLP_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.LIE */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_LIE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.LIE */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_LIE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.LIE */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_LIE_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.RIE */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_RIE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.RIE */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_RIE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.RIE */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_RIE_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.CS */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_CS_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.CS */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_CS_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.CS */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_CS_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.DMA_RESERVED0 */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_DMA_RESERVED0_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.DMA_RESERVED0 */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_DMA_RESERVED0_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.DMA_RESERVED0 */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_DMA_RESERVED0_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.CCS */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_CCS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.CCS */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_CCS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.CCS */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_CCS_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.LLE */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_LLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.LLE */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_LLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.LLE */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_LLE_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.DMA_RESERVED1 */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_DMA_RESERVED1_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.DMA_RESERVED1 */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_DMA_RESERVED1_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.DMA_RESERVED1 */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_DMA_RESERVED1_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.DMA_FUNC_NUM */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_DMA_FUNC_NUM_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.DMA_FUNC_NUM */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_DMA_FUNC_NUM_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.DMA_FUNC_NUM */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_DMA_FUNC_NUM_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.DMA_NS_DST */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_DMA_NS_DST_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.DMA_NS_DST */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_DMA_NS_DST_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.DMA_NS_DST */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_DMA_NS_DST_OFF (23u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.DMA_NS_SRC */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_DMA_NS_SRC_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.DMA_NS_SRC */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_DMA_NS_SRC_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.DMA_NS_SRC */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_DMA_NS_SRC_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.DMA_RO */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_DMA_RO_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.DMA_RO */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_DMA_RO_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.DMA_RO */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_DMA_RO_OFF (25u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.DMA_RESERVED5 */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_DMA_RESERVED5_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.DMA_RESERVED5 */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_DMA_RESERVED5_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.DMA_RESERVED5 */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_DMA_RESERVED5_OFF (26u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.DMA_TC */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_DMA_TC_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.DMA_TC */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_DMA_TC_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.DMA_TC */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_DMA_TC_OFF (27u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.DMA_AT */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_DMA_AT_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.DMA_AT */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_DMA_AT_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_Bits.DMA_AT */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_CONTROL1_DMA_AT_OFF (30u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRITE_TRANSFER_SIZE_Bits.DMA_TRANSFER_SIZE */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_TRANSFER_SIZE_DMA_TRANSFER_SIZE_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRITE_TRANSFER_SIZE_Bits.DMA_TRANSFER_SIZE */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_TRANSFER_SIZE_DMA_TRANSFER_SIZE_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRITE_TRANSFER_SIZE_Bits.DMA_TRANSFER_SIZE */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_TRANSFER_SIZE_DMA_TRANSFER_SIZE_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRITE_SAR_LOW_Bits.SRC_ADDR_REG_LOW */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_SAR_LOW_SRC_ADDR_REG_LOW_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRITE_SAR_LOW_Bits.SRC_ADDR_REG_LOW */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_SAR_LOW_SRC_ADDR_REG_LOW_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRITE_SAR_LOW_Bits.SRC_ADDR_REG_LOW */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_SAR_LOW_SRC_ADDR_REG_LOW_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRITE_SAR_HIGH_Bits.SRC_ADDR_REG_HIGH */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_SAR_HIGH_SRC_ADDR_REG_HIGH_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRITE_SAR_HIGH_Bits.SRC_ADDR_REG_HIGH */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_SAR_HIGH_SRC_ADDR_REG_HIGH_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRITE_SAR_HIGH_Bits.SRC_ADDR_REG_HIGH */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_SAR_HIGH_SRC_ADDR_REG_HIGH_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRITE_DAR_LOW_Bits.DST_ADDR_REG_LOW */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_DAR_LOW_DST_ADDR_REG_LOW_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRITE_DAR_LOW_Bits.DST_ADDR_REG_LOW */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_DAR_LOW_DST_ADDR_REG_LOW_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRITE_DAR_LOW_Bits.DST_ADDR_REG_LOW */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_DAR_LOW_DST_ADDR_REG_LOW_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRITE_DAR_HIGH_Bits.DST_ADDR_REG_HIGH */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_DAR_HIGH_DST_ADDR_REG_HIGH_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRITE_DAR_HIGH_Bits.DST_ADDR_REG_HIGH */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_DAR_HIGH_DST_ADDR_REG_HIGH_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRITE_DAR_HIGH_Bits.DST_ADDR_REG_HIGH */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_DAR_HIGH_DST_ADDR_REG_HIGH_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRITE_LLP_LOW_Bits.LLP_LOW */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_LLP_LOW_LLP_LOW_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRITE_LLP_LOW_Bits.LLP_LOW */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_LLP_LOW_LLP_LOW_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRITE_LLP_LOW_Bits.LLP_LOW */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_LLP_LOW_LLP_LOW_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRITE_LLP_HIGH_Bits.LLP_HIGH */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_LLP_HIGH_LLP_HIGH_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRITE_LLP_HIGH_Bits.LLP_HIGH */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_LLP_HIGH_LLP_HIGH_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRITE_LLP_HIGH_Bits.LLP_HIGH */
#define IFX_PCIE_USP_DMACAP_CH_WRITE_LLP_HIGH_LLP_HIGH_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRCHN_WR_INT_CLEAR_Bits.WR_DONE_INT_CLEAR */
#define IFX_PCIE_USP_DMACAP_CH_WRCHN_WR_INT_CLEAR_WR_DONE_INT_CLEAR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRCHN_WR_INT_CLEAR_Bits.WR_DONE_INT_CLEAR */
#define IFX_PCIE_USP_DMACAP_CH_WRCHN_WR_INT_CLEAR_WR_DONE_INT_CLEAR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRCHN_WR_INT_CLEAR_Bits.WR_DONE_INT_CLEAR */
#define IFX_PCIE_USP_DMACAP_CH_WRCHN_WR_INT_CLEAR_WR_DONE_INT_CLEAR_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRCHN_WR_INT_CLEAR_Bits.WR_ABORT_INT_CLEAR */
#define IFX_PCIE_USP_DMACAP_CH_WRCHN_WR_INT_CLEAR_WR_ABORT_INT_CLEAR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRCHN_WR_INT_CLEAR_Bits.WR_ABORT_INT_CLEAR */
#define IFX_PCIE_USP_DMACAP_CH_WRCHN_WR_INT_CLEAR_WR_ABORT_INT_CLEAR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRCHN_WR_INT_CLEAR_Bits.WR_ABORT_INT_CLEAR */
#define IFX_PCIE_USP_DMACAP_CH_WRCHN_WR_INT_CLEAR_WR_ABORT_INT_CLEAR_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRCHN_WR_INT_STATUS_Bits.WR_DONE_INT_STATUS */
#define IFX_PCIE_USP_DMACAP_CH_WRCHN_WR_INT_STATUS_WR_DONE_INT_STATUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRCHN_WR_INT_STATUS_Bits.WR_DONE_INT_STATUS */
#define IFX_PCIE_USP_DMACAP_CH_WRCHN_WR_INT_STATUS_WR_DONE_INT_STATUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRCHN_WR_INT_STATUS_Bits.WR_DONE_INT_STATUS */
#define IFX_PCIE_USP_DMACAP_CH_WRCHN_WR_INT_STATUS_WR_DONE_INT_STATUS_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRCHN_WR_INT_STATUS_Bits.WR_ABORT_INT_STATUS */
#define IFX_PCIE_USP_DMACAP_CH_WRCHN_WR_INT_STATUS_WR_ABORT_INT_STATUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRCHN_WR_INT_STATUS_Bits.WR_ABORT_INT_STATUS */
#define IFX_PCIE_USP_DMACAP_CH_WRCHN_WR_INT_STATUS_WR_ABORT_INT_STATUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRCHN_WR_INT_STATUS_Bits.WR_ABORT_INT_STATUS */
#define IFX_PCIE_USP_DMACAP_CH_WRCHN_WR_INT_STATUS_WR_ABORT_INT_STATUS_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRCHN_WR_ERR_STATUS_Bits.APP_READ_ERR_DETECT */
#define IFX_PCIE_USP_DMACAP_CH_WRCHN_WR_ERR_STATUS_APP_READ_ERR_DETECT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRCHN_WR_ERR_STATUS_Bits.APP_READ_ERR_DETECT */
#define IFX_PCIE_USP_DMACAP_CH_WRCHN_WR_ERR_STATUS_APP_READ_ERR_DETECT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRCHN_WR_ERR_STATUS_Bits.APP_READ_ERR_DETECT */
#define IFX_PCIE_USP_DMACAP_CH_WRCHN_WR_ERR_STATUS_APP_READ_ERR_DETECT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRCHN_WR_ERR_STATUS_Bits.LINKLIST_ELEMENT_FETCH_ERR_DETECT */
#define IFX_PCIE_USP_DMACAP_CH_WRCHN_WR_ERR_STATUS_LINKLIST_ELEMENT_FETCH_ERR_DETECT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRCHN_WR_ERR_STATUS_Bits.LINKLIST_ELEMENT_FETCH_ERR_DETECT */
#define IFX_PCIE_USP_DMACAP_CH_WRCHN_WR_ERR_STATUS_LINKLIST_ELEMENT_FETCH_ERR_DETECT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRCHN_WR_ERR_STATUS_Bits.LINKLIST_ELEMENT_FETCH_ERR_DETECT */
#define IFX_PCIE_USP_DMACAP_CH_WRCHN_WR_ERR_STATUS_LINKLIST_ELEMENT_FETCH_ERR_DETECT_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRCHN_WR_DOORBELL_Bits.WR_DOORBELL */
#define IFX_PCIE_USP_DMACAP_CH_WRCHN_WR_DOORBELL_WR_DOORBELL_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRCHN_WR_DOORBELL_Bits.WR_DOORBELL */
#define IFX_PCIE_USP_DMACAP_CH_WRCHN_WR_DOORBELL_WR_DOORBELL_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRCHN_WR_DOORBELL_Bits.WR_DOORBELL */
#define IFX_PCIE_USP_DMACAP_CH_WRCHN_WR_DOORBELL_WR_DOORBELL_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_WRCHN_WR_DOORBELL_Bits.WR_STOP */
#define IFX_PCIE_USP_DMACAP_CH_WRCHN_WR_DOORBELL_WR_STOP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_WRCHN_WR_DOORBELL_Bits.WR_STOP */
#define IFX_PCIE_USP_DMACAP_CH_WRCHN_WR_DOORBELL_WR_STOP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_WRCHN_WR_DOORBELL_Bits.WR_STOP */
#define IFX_PCIE_USP_DMACAP_CH_WRCHN_WR_DOORBELL_WR_STOP_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.CB */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_CB_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.CB */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_CB_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.CB */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_CB_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.TCB */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_TCB_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.TCB */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_TCB_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.TCB */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_TCB_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.LLP */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_LLP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.LLP */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_LLP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.LLP */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_LLP_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.LIE */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_LIE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.LIE */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_LIE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.LIE */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_LIE_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.RIE */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_RIE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.RIE */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_RIE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.RIE */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_RIE_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.CS */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_CS_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.CS */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_CS_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.CS */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_CS_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.DMA_RESERVED0 */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_DMA_RESERVED0_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.DMA_RESERVED0 */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_DMA_RESERVED0_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.DMA_RESERVED0 */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_DMA_RESERVED0_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.CCS */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_CCS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.CCS */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_CCS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.CCS */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_CCS_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.LLE */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_LLE_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.LLE */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_LLE_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.LLE */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_LLE_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.DMA_RESERVED1 */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_DMA_RESERVED1_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.DMA_RESERVED1 */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_DMA_RESERVED1_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.DMA_RESERVED1 */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_DMA_RESERVED1_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.DMA_FUNC_NUM */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_DMA_FUNC_NUM_LEN (5u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.DMA_FUNC_NUM */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_DMA_FUNC_NUM_MSK (0x1fu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.DMA_FUNC_NUM */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_DMA_FUNC_NUM_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.DMA_NS_DST */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_DMA_NS_DST_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.DMA_NS_DST */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_DMA_NS_DST_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.DMA_NS_DST */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_DMA_NS_DST_OFF (23u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.DMA_NS_SRC */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_DMA_NS_SRC_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.DMA_NS_SRC */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_DMA_NS_SRC_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.DMA_NS_SRC */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_DMA_NS_SRC_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.DMA_RO */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_DMA_RO_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.DMA_RO */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_DMA_RO_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.DMA_RO */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_DMA_RO_OFF (25u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.DMA_RESERVED5 */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_DMA_RESERVED5_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.DMA_RESERVED5 */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_DMA_RESERVED5_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.DMA_RESERVED5 */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_DMA_RESERVED5_OFF (26u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.DMA_TC */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_DMA_TC_LEN (3u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.DMA_TC */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_DMA_TC_MSK (0x7u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.DMA_TC */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_DMA_TC_OFF (27u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.DMA_AT */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_DMA_AT_LEN (2u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.DMA_AT */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_DMA_AT_MSK (0x3u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_READ_CONTROL1_Bits.DMA_AT */
#define IFX_PCIE_USP_DMACAP_CH_READ_CONTROL1_DMA_AT_OFF (30u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_READ_TRANSFER_SIZE_Bits.DMA_TRANSFER_SIZE */
#define IFX_PCIE_USP_DMACAP_CH_READ_TRANSFER_SIZE_DMA_TRANSFER_SIZE_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_READ_TRANSFER_SIZE_Bits.DMA_TRANSFER_SIZE */
#define IFX_PCIE_USP_DMACAP_CH_READ_TRANSFER_SIZE_DMA_TRANSFER_SIZE_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_READ_TRANSFER_SIZE_Bits.DMA_TRANSFER_SIZE */
#define IFX_PCIE_USP_DMACAP_CH_READ_TRANSFER_SIZE_DMA_TRANSFER_SIZE_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_READ_SAR_LOW_Bits.SRC_ADDR_REG_LOW */
#define IFX_PCIE_USP_DMACAP_CH_READ_SAR_LOW_SRC_ADDR_REG_LOW_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_READ_SAR_LOW_Bits.SRC_ADDR_REG_LOW */
#define IFX_PCIE_USP_DMACAP_CH_READ_SAR_LOW_SRC_ADDR_REG_LOW_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_READ_SAR_LOW_Bits.SRC_ADDR_REG_LOW */
#define IFX_PCIE_USP_DMACAP_CH_READ_SAR_LOW_SRC_ADDR_REG_LOW_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_READ_SAR_HIGH_Bits.SRC_ADDR_REG_HIGH */
#define IFX_PCIE_USP_DMACAP_CH_READ_SAR_HIGH_SRC_ADDR_REG_HIGH_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_READ_SAR_HIGH_Bits.SRC_ADDR_REG_HIGH */
#define IFX_PCIE_USP_DMACAP_CH_READ_SAR_HIGH_SRC_ADDR_REG_HIGH_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_READ_SAR_HIGH_Bits.SRC_ADDR_REG_HIGH */
#define IFX_PCIE_USP_DMACAP_CH_READ_SAR_HIGH_SRC_ADDR_REG_HIGH_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_READ_DAR_LOW_Bits.DST_ADDR_REG_LOW */
#define IFX_PCIE_USP_DMACAP_CH_READ_DAR_LOW_DST_ADDR_REG_LOW_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_READ_DAR_LOW_Bits.DST_ADDR_REG_LOW */
#define IFX_PCIE_USP_DMACAP_CH_READ_DAR_LOW_DST_ADDR_REG_LOW_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_READ_DAR_LOW_Bits.DST_ADDR_REG_LOW */
#define IFX_PCIE_USP_DMACAP_CH_READ_DAR_LOW_DST_ADDR_REG_LOW_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_READ_DAR_HIGH_Bits.DST_ADDR_REG_HIGH */
#define IFX_PCIE_USP_DMACAP_CH_READ_DAR_HIGH_DST_ADDR_REG_HIGH_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_READ_DAR_HIGH_Bits.DST_ADDR_REG_HIGH */
#define IFX_PCIE_USP_DMACAP_CH_READ_DAR_HIGH_DST_ADDR_REG_HIGH_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_READ_DAR_HIGH_Bits.DST_ADDR_REG_HIGH */
#define IFX_PCIE_USP_DMACAP_CH_READ_DAR_HIGH_DST_ADDR_REG_HIGH_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_READ_LLP_LOW_Bits.LLP_LOW */
#define IFX_PCIE_USP_DMACAP_CH_READ_LLP_LOW_LLP_LOW_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_READ_LLP_LOW_Bits.LLP_LOW */
#define IFX_PCIE_USP_DMACAP_CH_READ_LLP_LOW_LLP_LOW_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_READ_LLP_LOW_Bits.LLP_LOW */
#define IFX_PCIE_USP_DMACAP_CH_READ_LLP_LOW_LLP_LOW_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_READ_LLP_HIGH_Bits.LLP_HIGH */
#define IFX_PCIE_USP_DMACAP_CH_READ_LLP_HIGH_LLP_HIGH_LEN (32u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_READ_LLP_HIGH_Bits.LLP_HIGH */
#define IFX_PCIE_USP_DMACAP_CH_READ_LLP_HIGH_LLP_HIGH_MSK (0xffffffffu)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_READ_LLP_HIGH_Bits.LLP_HIGH */
#define IFX_PCIE_USP_DMACAP_CH_READ_LLP_HIGH_LLP_HIGH_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_INT_CLEAR_Bits.RD_DONE_INT_CLEAR */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_INT_CLEAR_RD_DONE_INT_CLEAR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_INT_CLEAR_Bits.RD_DONE_INT_CLEAR */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_INT_CLEAR_RD_DONE_INT_CLEAR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_INT_CLEAR_Bits.RD_DONE_INT_CLEAR */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_INT_CLEAR_RD_DONE_INT_CLEAR_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_INT_CLEAR_Bits.RD_ABORT_INT_CLEAR */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_INT_CLEAR_RD_ABORT_INT_CLEAR_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_INT_CLEAR_Bits.RD_ABORT_INT_CLEAR */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_INT_CLEAR_RD_ABORT_INT_CLEAR_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_INT_CLEAR_Bits.RD_ABORT_INT_CLEAR */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_INT_CLEAR_RD_ABORT_INT_CLEAR_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_INT_STATUS_Bits.RD_DONE_INT_STATUS */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_INT_STATUS_RD_DONE_INT_STATUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_INT_STATUS_Bits.RD_DONE_INT_STATUS */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_INT_STATUS_RD_DONE_INT_STATUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_INT_STATUS_Bits.RD_DONE_INT_STATUS */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_INT_STATUS_RD_DONE_INT_STATUS_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_INT_STATUS_Bits.RD_ABORT_INT_STATUS */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_INT_STATUS_RD_ABORT_INT_STATUS_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_INT_STATUS_Bits.RD_ABORT_INT_STATUS */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_INT_STATUS_RD_ABORT_INT_STATUS_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_INT_STATUS_Bits.RD_ABORT_INT_STATUS */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_INT_STATUS_RD_ABORT_INT_STATUS_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_Bits.APP_READ_ERR_DETECT */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_APP_READ_ERR_DETECT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_Bits.APP_READ_ERR_DETECT */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_APP_READ_ERR_DETECT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_Bits.APP_READ_ERR_DETECT */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_APP_READ_ERR_DETECT_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_Bits.LINKLIST_ELEMENT_FETCH_ERR_DETECT */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_LINKLIST_ELEMENT_FETCH_ERR_DETECT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_Bits.LINKLIST_ELEMENT_FETCH_ERR_DETECT */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_LINKLIST_ELEMENT_FETCH_ERR_DETECT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_Bits.LINKLIST_ELEMENT_FETCH_ERR_DETECT */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_LINKLIST_ELEMENT_FETCH_ERR_DETECT_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_HIGH_Bits.UNSUPPORTED_REQ */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_HIGH_UNSUPPORTED_REQ_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_HIGH_Bits.UNSUPPORTED_REQ */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_HIGH_UNSUPPORTED_REQ_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_HIGH_Bits.UNSUPPORTED_REQ */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_HIGH_UNSUPPORTED_REQ_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_HIGH_Bits.CPL_ABORT */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_HIGH_CPL_ABORT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_HIGH_Bits.CPL_ABORT */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_HIGH_CPL_ABORT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_HIGH_Bits.CPL_ABORT */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_HIGH_CPL_ABORT_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_HIGH_Bits.CPL_TIMEOUT */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_HIGH_CPL_TIMEOUT_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_HIGH_Bits.CPL_TIMEOUT */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_HIGH_CPL_TIMEOUT_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_HIGH_Bits.CPL_TIMEOUT */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_HIGH_CPL_TIMEOUT_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_HIGH_Bits.DATA_POISIONING */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_HIGH_DATA_POISIONING_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_HIGH_Bits.DATA_POISIONING */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_HIGH_DATA_POISIONING_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_HIGH_Bits.DATA_POISIONING */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_ERR_STATUS_HIGH_DATA_POISIONING_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_DOORBELL_Bits.RD_DOORBELL */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_DOORBELL_RD_DOORBELL_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_DOORBELL_Bits.RD_DOORBELL */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_DOORBELL_RD_DOORBELL_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_DOORBELL_Bits.RD_DOORBELL */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_DOORBELL_RD_DOORBELL_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_DOORBELL_Bits.RD_STOP */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_DOORBELL_RD_STOP_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_DOORBELL_Bits.RD_STOP */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_DOORBELL_RD_STOP_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_DMACAP_CH_RDCHN_RD_DOORBELL_Bits.RD_STOP */
#define IFX_PCIE_USP_DMACAP_CH_RDCHN_RD_DOORBELL_RD_STOP_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN32 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN32_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN32 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN32_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN32 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN32_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN33 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN33_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN33 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN33_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN33 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN33_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN34 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN34_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN34 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN34_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN34 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN34_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN35 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN35_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN35 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN35_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN35 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN35_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN36 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN36_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN36 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN36_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN36 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN36_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN37 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN37_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN37 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN37_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN37 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN37_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN38 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN38_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN38 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN38_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN38 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN38_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN39 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN39_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN39 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN39_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN39 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN39_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN40 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN40_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN40 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN40_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN40 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN40_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN41 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN41_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN41 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN41_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN41 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN41_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN42 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN42_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN42 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN42_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN42 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN42_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN43 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN43_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN43 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN43_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN43 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN43_OFF (11u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN44 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN44_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN44 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN44_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN44 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN44_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN45 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN45_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN45 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN45_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN45 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN45_OFF (13u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN46 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN46_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN46 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN46_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN46 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN46_OFF (14u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN47 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN47_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN47 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN47_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN47 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN47_OFF (15u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN48 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN48_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN48 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN48_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN48 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN48_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN49 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN49_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN49 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN49_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN49 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN49_OFF (17u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN50 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN50_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN50 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN50_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN50 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN50_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN51 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN51_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN51 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN51_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN51 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN51_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN52 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN52_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN52 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN52_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN52 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN52_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN53 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN53_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN53 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN53_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN53 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN53_OFF (21u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN54 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN54_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN54 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN54_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN54 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN54_OFF (22u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN55 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN55_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN55 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN55_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN55 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN55_OFF (23u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN56 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN56_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN56 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN56_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN56 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN56_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN57 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN57_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN57 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN57_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN57 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN57_OFF (25u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN58 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN58_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN58 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN58_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN58 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN58_OFF (26u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN59 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN59_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN59 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN59_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN59 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN59_OFF (27u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN60 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN60_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN60 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN60_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN60 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN60_OFF (28u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN61 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN61_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN61 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN61_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN61 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN61_OFF (29u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN62 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN62_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN62 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN62_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN62 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN62_OFF (30u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN63 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN63_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN63 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN63_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_WRB_SRI_Bits.EN63 */
#define IFX_PCIE_USP_ACCEN_WRB_SRI_EN63_OFF (31u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN32 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN32_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN32 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN32_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN32 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN32_OFF (0u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN33 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN33_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN33 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN33_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN33 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN33_OFF (1u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN34 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN34_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN34 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN34_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN34 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN34_OFF (2u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN35 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN35_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN35 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN35_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN35 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN35_OFF (3u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN36 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN36_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN36 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN36_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN36 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN36_OFF (4u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN37 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN37_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN37 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN37_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN37 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN37_OFF (5u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN38 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN38_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN38 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN38_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN38 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN38_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN39 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN39_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN39 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN39_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN39 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN39_OFF (7u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN40 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN40_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN40 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN40_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN40 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN40_OFF (8u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN41 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN41_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN41 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN41_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN41 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN41_OFF (9u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN42 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN42_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN42 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN42_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN42 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN42_OFF (10u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN43 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN43_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN43 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN43_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN43 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN43_OFF (11u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN44 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN44_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN44 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN44_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN44 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN44_OFF (12u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN45 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN45_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN45 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN45_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN45 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN45_OFF (13u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN46 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN46_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN46 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN46_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN46 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN46_OFF (14u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN47 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN47_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN47 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN47_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN47 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN47_OFF (15u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN48 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN48_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN48 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN48_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN48 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN48_OFF (16u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN49 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN49_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN49 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN49_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN49 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN49_OFF (17u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN50 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN50_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN50 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN50_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN50 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN50_OFF (18u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN51 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN51_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN51 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN51_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN51 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN51_OFF (19u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN52 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN52_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN52 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN52_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN52 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN52_OFF (20u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN53 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN53_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN53 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN53_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN53 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN53_OFF (21u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN54 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN54_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN54 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN54_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN54 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN54_OFF (22u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN55 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN55_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN55 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN55_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN55 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN55_OFF (23u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN56 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN56_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN56 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN56_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN56 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN56_OFF (24u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN57 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN57_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN57 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN57_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN57 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN57_OFF (25u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN58 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN58_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN58 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN58_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN58 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN58_OFF (26u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN59 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN59_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN59 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN59_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN59 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN59_OFF (27u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN60 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN60_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN60 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN60_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN60 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN60_OFF (28u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN61 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN61_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN61 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN61_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN61 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN61_OFF (29u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN62 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN62_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN62 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN62_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN62 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN62_OFF (30u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN63 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN63_LEN (1u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN63 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN63_MSK (0x1u)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RDB_SRI_Bits.EN63 */
#define IFX_PCIE_USP_ACCEN_RDB_SRI_EN63_OFF (31u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RGNLA_Bits.ADDR */
#define IFX_PCIE_USP_ACCEN_RGNLA_ADDR_LEN (26u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RGNLA_Bits.ADDR */
#define IFX_PCIE_USP_ACCEN_RGNLA_ADDR_MSK (0x3ffffffu)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RGNLA_Bits.ADDR */
#define IFX_PCIE_USP_ACCEN_RGNLA_ADDR_OFF (6u)

/** \brief Length for Ifx_PCIE_USP_ACCEN_RGNUA_Bits.ADDR */
#define IFX_PCIE_USP_ACCEN_RGNUA_ADDR_LEN (26u)

/** \brief Mask for Ifx_PCIE_USP_ACCEN_RGNUA_Bits.ADDR */
#define IFX_PCIE_USP_ACCEN_RGNUA_ADDR_MSK (0x3ffffffu)

/** \brief Offset for Ifx_PCIE_USP_ACCEN_RGNUA_Bits.ADDR */
#define IFX_PCIE_USP_ACCEN_RGNUA_ADDR_OFF (6u)

/** \}  */

/******************************************************************************/

/******************************************************************************/

#endif /* IFXPCIE_USP_BF_H */
