Fitter report for pcie_top
Tue May 20 16:42:27 2014
Quartus II Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Incremental Compilation Routing Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. GXB Receiver Summary
 22. GXB Receiver Channel
 23. GXB Transmitter Summary
 24. GXB Transmitter Channel
 25. Output Pin Default Load For Reported TCO
 26. PCI Express Hard-IP Blocks
 27. Fitter Resource Utilization by Entity
 28. Delay Chain Summary
 29. Pad To Core Delay Chain Fanout
 30. Control Signals
 31. Global & Other Fast Signals
 32. Non-Global High Fan-Out Signals
 33. Fitter RAM Summary
 34. Interconnect Usage Summary
 35. LAB Logic Elements
 36. LAB-wide Signals
 37. LAB Signals Sourced
 38. LAB Signals Sourced Out
 39. LAB Distinct Inputs
 40. I/O Rules Summary
 41. I/O Rules Details
 42. I/O Rules Matrix
 43. Fitter Device Options
 44. Operating Settings and Conditions
 45. Estimated Delay Added for Hold Timing Summary
 46. Estimated Delay Added for Hold Timing Details
 47. Fitter Messages
 48. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Tue May 20 16:42:27 2014          ;
; Quartus II Version                 ; 10.1 Build 197 01/19/2011 SP 1 SJ Full Version ;
; Revision Name                      ; pcie_top                                       ;
; Top-level Entity Name              ; pcie_top                                       ;
; Family                             ; Cyclone IV GX                                  ;
; Device                             ; EP4CGX150CF23I7                                ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 23,775 / 149,760 ( 16 % )                      ;
;     Total combinational functions  ; 20,692 / 149,760 ( 14 % )                      ;
;     Dedicated logic registers      ; 16,008 / 149,760 ( 11 % )                      ;
; Total registers                    ; 0                                              ;
; Total pins                         ; 108 / 287 ( 38 % )                             ;
; Total virtual pins                 ; 11                                             ;
; Total memory bits                  ; 371,456 / 6,635,520 ( 6 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 720 ( 0 % )                                ;
; Total GXB Receiver Channel PCS     ; 1 / 4 ( 25 % )                                 ;
; Total GXB Receiver Channel PMA     ; 1 / 4 ( 25 % )                                 ;
; Total GXB Transmitter Channel PCS  ; 1 / 4 ( 25 % )                                 ;
; Total GXB Transmitter Channel PMA  ; 1 / 4 ( 25 % )                                 ;
; Total PLLs                         ; 1 / 6 ( 17 % )                                 ;
+------------------------------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CGX150CF23I7                       ;                                       ;
; Minimum Core Junction Temperature                                          ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 100                                   ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Optimize Multi-Corner Timing                                               ; On                                    ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Use TimeQuest Timing Analyzer                                              ; On                                    ; On                                    ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Stop After Congestion Map Generation                                       ; Off                                   ; Off                                   ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.48        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  31.7%      ;
+----------------------------+-------------+


+-----------------------------------------+
; I/O Assignment Warnings                 ;
+----------------+------------------------+
; Pin Name       ; Reason                 ;
+----------------+------------------------+
; L0_led         ; Missing drive strength ;
; alive_led      ; Missing drive strength ;
; comp_led       ; Missing drive strength ;
; a429_tx_a[0]   ; Missing drive strength ;
; a429_tx_a[1]   ; Missing drive strength ;
; a429_tx_a[2]   ; Missing drive strength ;
; a429_tx_a[3]   ; Missing drive strength ;
; a429_tx_a[4]   ; Missing drive strength ;
; a429_tx_a[5]   ; Missing drive strength ;
; a429_tx_a[6]   ; Missing drive strength ;
; a429_tx_a[7]   ; Missing drive strength ;
; a429_tx_a[8]   ; Missing drive strength ;
; a429_tx_a[9]   ; Missing drive strength ;
; a429_tx_b[0]   ; Missing drive strength ;
; a429_tx_b[1]   ; Missing drive strength ;
; a429_tx_b[2]   ; Missing drive strength ;
; a429_tx_b[3]   ; Missing drive strength ;
; a429_tx_b[4]   ; Missing drive strength ;
; a429_tx_b[5]   ; Missing drive strength ;
; a429_tx_b[6]   ; Missing drive strength ;
; a429_tx_b[7]   ; Missing drive strength ;
; a429_tx_b[8]   ; Missing drive strength ;
; a429_tx_b[9]   ; Missing drive strength ;
; a825_SCK_A     ; Missing drive strength ;
; a825_SI_A      ; Missing drive strength ;
; a825_nCS_A     ; Missing drive strength ;
; a825_TXEN_A    ; Missing drive strength ;
; a825_MR_A      ; Missing drive strength ;
; a825_SCK_B     ; Missing drive strength ;
; a825_SI_B      ; Missing drive strength ;
; a825_nCS_B     ; Missing drive strength ;
; a825_TXEN_B    ; Missing drive strength ;
; a825_MR_B      ; Missing drive strength ;
; a708_TXA       ; Missing drive strength ;
; a708_TXAn      ; Missing drive strength ;
; a708_TXINHA    ; Missing drive strength ;
; a708_RXENA     ; Missing drive strength ;
; a708_TXB       ; Missing drive strength ;
; a708_TXBn      ; Missing drive strength ;
; a708_TXINHB    ; Missing drive strength ;
; a708_RXENB     ; Missing drive strength ;
; MS_A0          ; Missing drive strength ;
; MS_A1          ; Missing drive strength ;
; MS_A2          ; Missing drive strength ;
; MS_EN_1        ; Missing drive strength ;
; MS_EN_2        ; Missing drive strength ;
; end_of_packet  ; Missing drive strength ;
; a708_TXA_test  ; Missing drive strength ;
; a708_TXAn_test ; Missing drive strength ;
; a708_RXA_test  ; Missing drive strength ;
; a708_RXAn_test ; Missing drive strength ;
+----------------+------------------------+


+-----------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                 ;
+--------------+----------------+--------------+---------------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To          ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+---------------------+---------------+----------------+
; I/O Standard ;                ;              ; reconfig_alive_led  ; 3.3-V LVTTL   ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; lane_active_led     ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; rd_adr_out          ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; rd_adr_out[0]       ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; rd_adr_out[10]      ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; rd_adr_out[11]      ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; rd_adr_out[12]      ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; rd_adr_out[13]      ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; rd_adr_out[14]      ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; rd_adr_out[15]      ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; rd_adr_out[16]      ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; rd_adr_out[17]      ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; rd_adr_out[18]      ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; rd_adr_out[19]      ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; rd_adr_out[1]       ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; rd_adr_out[20]      ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; rd_adr_out[21]      ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; rd_adr_out[22]      ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; rd_adr_out[23]      ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; rd_adr_out[2]       ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; rd_adr_out[3]       ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; rd_adr_out[4]       ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; rd_adr_out[5]       ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; rd_adr_out[6]       ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; rd_adr_out[7]       ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; rd_adr_out[8]       ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; rd_adr_out[9]       ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out     ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[0]  ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[10] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[11] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[12] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[13] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[14] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[15] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[16] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[17] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[18] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[19] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[1]  ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[20] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[21] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[22] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[23] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[24] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[25] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[26] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[27] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[28] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[29] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[2]  ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[30] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[31] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[3]  ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[4]  ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[5]  ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[6]  ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[7]  ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[8]  ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_0_out[9]  ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out     ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[0]  ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[10] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[11] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[12] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[13] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[14] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[15] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[16] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[17] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[18] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[19] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[1]  ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[20] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[21] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[22] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[23] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[24] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[25] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[26] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[27] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[28] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[29] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[2]  ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[30] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[31] ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[3]  ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[4]  ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[5]  ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[6]  ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[7]  ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[8]  ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_dt_ram_1_out[9]  ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; tx_sclr_out         ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; valid_indata_out    ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; wren_0_out          ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_top       ;              ; wren_1_out          ; ON            ; QSF Assignment ;
+--------------+----------------+--------------+---------------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 38000 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 38000 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 20 / 27502 ( 0.07 % )  ;
;     -- Achieved     ; 20 / 27502 ( 0.07 % )  ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 37983   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 17      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Routing Preservation                                                                ;
+--------------------------------+--------------------------------+---------------+-------------+-------------+
; Partition 1                    ; Partition 2                    ; # Connections ; # Requested ; # Preserved ;
+--------------------------------+--------------------------------+---------------+-------------+-------------+
; Top                            ; Top                            ; 153574        ; 6           ; 6           ;
; hard_block:auto_generated_inst ; Top                            ; 3210          ; 7           ; 7           ;
; Top                            ; hard_block:auto_generated_inst ; 3210          ; 7           ; 7           ;
; hard_block:auto_generated_inst ; hard_block:auto_generated_inst ; 8             ; 4           ; 4           ;
+--------------------------------+--------------------------------+---------------+-------------+-------------+
Note: The table contains rows with duplicate information to facilitate sorting by Partition.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/_WORK_/SKIT/REPOS/mavim3_fpga/OUTPUT/pcie_top.pin.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                                                      ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                                                ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 23,775 / 149,760 ( 16 % )                                                                                                                            ;
;     -- Combinational with no register       ; 7767                                                                                                                                                 ;
;     -- Register only                        ; 3083                                                                                                                                                 ;
;     -- Combinational with a register        ; 12925                                                                                                                                                ;
;                                             ;                                                                                                                                                      ;
; Logic element usage by number of LUT inputs ;                                                                                                                                                      ;
;     -- 4 input functions                    ; 10552                                                                                                                                                ;
;     -- 3 input functions                    ; 6905                                                                                                                                                 ;
;     -- <=2 input functions                  ; 3235                                                                                                                                                 ;
;     -- Register only                        ; 3083                                                                                                                                                 ;
;                                             ;                                                                                                                                                      ;
; Logic elements by mode                      ;                                                                                                                                                      ;
;     -- normal mode                          ; 18303                                                                                                                                                ;
;     -- arithmetic mode                      ; 2389                                                                                                                                                 ;
;                                             ;                                                                                                                                                      ;
; Total registers*                            ; 16,008 / 151,096 ( 11 % )                                                                                                                            ;
;     -- Dedicated logic registers            ; 16,008 / 149,760 ( 11 % )                                                                                                                            ;
;     -- I/O registers                        ; 0 / 1,336 ( 0 % )                                                                                                                                    ;
;                                             ;                                                                                                                                                      ;
; Total LABs:  partially or completely used   ; 1,656 / 9,360 ( 18 % )                                                                                                                               ;
; User inserted logic elements                ; 0                                                                                                                                                    ;
; Virtual pins                                ; 11                                                                                                                                                   ;
; I/O pins                                    ; 108 / 287 ( 38 % )                                                                                                                                   ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )                                                                                                                                       ;
;     -- Dedicated input pins                 ; 2 / 17 ( 12 % )                                                                                                                                      ;
; Global signals                              ; 5                                                                                                                                                    ;
; M9Ks                                        ; 47 / 720 ( 7 % )                                                                                                                                     ;
; Total block memory bits                     ; 371,456 / 6,635,520 ( 6 % )                                                                                                                          ;
; Total block memory implementation bits      ; 433,152 / 6,635,520 ( 7 % )                                                                                                                          ;
; Embedded Multiplier 9-bit elements          ; 0 / 720 ( 0 % )                                                                                                                                      ;
; PLLs                                        ; 1 / 6 ( 17 % )                                                                                                                                       ;
; Global clocks                               ; 5 / 30 ( 17 % )                                                                                                                                      ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                                                                                        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                                                                        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                                                                                        ;
; GXB Receiver channel PCSs                   ; 1 / 4 ( 25 % )                                                                                                                                       ;
; GXB Receiver channel PMAs                   ; 1 / 4 ( 25 % )                                                                                                                                       ;
; GXB Transmitter channel PCSs                ; 1 / 4 ( 25 % )                                                                                                                                       ;
; GXB Transmitter channel PMAs                ; 1 / 4 ( 25 % )                                                                                                                                       ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )                                                                                                                                        ;
; Average interconnect usage (total/H/V)      ; 6% / 6% / 6%                                                                                                                                         ;
; Peak interconnect usage (total/H/V)         ; 48% / 50% / 48%                                                                                                                                      ;
; Maximum fan-out node                        ; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|core_clk_out~clkctrl ;
; Maximum fan-out                             ; 15904                                                                                                                                                ;
; Highest non-global fan-out signal           ; arinc_708:arinc_708_inst_a|tx_sclr_out                                                                                                               ;
; Highest non-global fan-out                  ; 1618                                                                                                                                                 ;
; Total fan-out                               ; 141141                                                                                                                                               ;
; Average fan-out                             ; 3.54                                                                                                                                                 ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                            ;
+---------------------------------------------+-------------------------+--------------------------------+
; Statistic                                   ; Top                     ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                     ; Low                            ;
;                                             ;                         ;                                ;
; Total logic elements                        ; 23775 / 149760 ( 15 % ) ; 0 / 149760 ( 0 % )             ;
;     -- Combinational with no register       ; 7767                    ; 0                              ;
;     -- Register only                        ; 3083                    ; 0                              ;
;     -- Combinational with a register        ; 12925                   ; 0                              ;
;                                             ;                         ;                                ;
; Logic element usage by number of LUT inputs ;                         ;                                ;
;     -- 4 input functions                    ; 10552                   ; 0                              ;
;     -- 3 input functions                    ; 6905                    ; 0                              ;
;     -- <=2 input functions                  ; 3235                    ; 0                              ;
;     -- Register only                        ; 3083                    ; 0                              ;
;                                             ;                         ;                                ;
; Logic elements by mode                      ;                         ;                                ;
;     -- normal mode                          ; 18303                   ; 0                              ;
;     -- arithmetic mode                      ; 2389                    ; 0                              ;
;                                             ;                         ;                                ;
; Total registers                             ; 16008                   ; 0                              ;
;     -- Dedicated logic registers            ; 16008 / 149760 ( 10 % ) ; 0 / 149760 ( 0 % )             ;
;     -- I/O registers                        ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Total LABs:  partially or completely used   ; 1652 / 9360 ( 17 % )    ; 0 / 9360 ( 0 % )               ;
;                                             ;                         ;                                ;
; Virtual pins                                ; 11                      ; 0                              ;
; I/O pins                                    ; 108                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 720 ( 0 % )         ; 0 / 720 ( 0 % )                ;
; Total memory bits                           ; 371456                  ; 0                              ;
; Total RAM block bits                        ; 433152                  ; 0                              ;
; PLL                                         ; 0 / 6 ( 0 % )           ; 1 / 6 ( 16 % )                 ;
; M9K                                         ; 47 / 720 ( 6 % )        ; 0 / 720 ( 0 % )                ;
; Clock control block                         ; 4 / 38 ( 10 % )         ; 1 / 38 ( 2 % )                 ;
; GXB Central control unit                    ; 0 / 1 ( 0 % )           ; 1 / 1 ( 100 % )                ;
; Calibration block                           ; 0 / 1 ( 0 % )           ; 1 / 1 ( 100 % )                ;
; GXB Receiver channel PCS                    ; 0 / 4 ( 0 % )           ; 1 / 4 ( 25 % )                 ;
; GXB Receiver channel PMA                    ; 0 / 4 ( 0 % )           ; 1 / 4 ( 25 % )                 ;
; GXB Transmitter channel PCS                 ; 0 / 4 ( 0 % )           ; 1 / 4 ( 25 % )                 ;
; GXB Transmitter channel PMA                 ; 0 / 4 ( 0 % )           ; 1 / 4 ( 25 % )                 ;
; PCI Express hard IP                         ; 0 / 1 ( 0 % )           ; 1 / 1 ( 100 % )                ;
;                                             ;                         ;                                ;
; Connections                                 ;                         ;                                ;
;     -- Input Connections                    ; 16022                   ; 88                             ;
;     -- Registered Input Connections         ; 15879                   ; 0                              ;
;     -- Output Connections                   ; 88                      ; 16022                          ;
;     -- Registered Output Connections        ; 74                      ; 0                              ;
;                                             ;                         ;                                ;
; Internal Connections                        ;                         ;                                ;
;     -- Total Connections                    ; 141252                  ; 18536                          ;
;     -- Registered Connections               ; 69841                   ; 0                              ;
;                                             ;                         ;                                ;
; External Connections                        ;                         ;                                ;
;     -- Top                                  ; 0                       ; 16110                          ;
;     -- hard_block:auto_generated_inst       ; 16110                   ; 0                              ;
;                                             ;                         ;                                ;
; Partition Interface                         ;                         ;                                ;
;     -- Input Ports                          ; 54                      ; 88                             ;
;     -- Output Ports                         ; 62                      ; 204                            ;
;     -- Bidir Ports                          ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Registered Ports                            ;                         ;                                ;
;     -- Registered Input Ports               ; 0                       ; 0                              ;
;     -- Registered Output Ports              ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Port Connectivity                           ;                         ;                                ;
;     -- Input Ports driven by GND            ; 0                       ; 0                              ;
;     -- Output Ports driven by GND           ; 0                       ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                       ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                       ; 0                              ;
;     -- Input Ports with no Source           ; 0                       ; 0                              ;
;     -- Output Ports with no Source          ; 0                       ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                       ; 7                              ;
;     -- Output Ports with no Fanout          ; 0                       ; 102                            ;
+---------------------------------------------+-------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                         ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination  ; Termination Control Block ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+
; a429_rx_a[0]   ; A21   ; 6        ; 117          ; 67           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_a[10]  ; T21   ; 5        ; 117          ; 27           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_a[11]  ; K22   ; 6        ; 117          ; 55           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_a[12]  ; N21   ; 5        ; 117          ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_a[13]  ; J19   ; 6        ; 117          ; 49           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_a[14]  ; G22   ; 6        ; 117          ; 61           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_a[15]  ; W20   ; 5        ; 117          ; 13           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_a[16]  ; G20   ; 6        ; 117          ; 59           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_a[1]   ; R19   ; 5        ; 117          ; 21           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_a[2]   ; M18   ; 5        ; 117          ; 43           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_a[3]   ; J21   ; 6        ; 117          ; 51           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_a[4]   ; R22   ; 5        ; 117          ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_a[5]   ; L19   ; 6        ; 117          ; 48           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_a[6]   ; V20   ; 5        ; 117          ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_a[7]   ; Y22   ; 5        ; 117          ; 7            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_a[8]   ; V22   ; 5        ; 117          ; 22           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_a[9]   ; T19   ; 5        ; 117          ; 19           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_b[0]   ; A22   ; 6        ; 117          ; 67           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_b[10]  ; T22   ; 5        ; 117          ; 27           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_b[11]  ; J22   ; 6        ; 117          ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_b[12]  ; N22   ; 5        ; 117          ; 39           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_b[13]  ; J20   ; 6        ; 117          ; 49           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_b[14]  ; F22   ; 6        ; 117          ; 61           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_b[15]  ; W21   ; 5        ; 117          ; 11           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_b[16]  ; G21   ; 6        ; 117          ; 58           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_b[1]   ; T20   ; 5        ; 117          ; 21           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_b[2]   ; M19   ; 5        ; 117          ; 43           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_b[3]   ; H22   ; 6        ; 117          ; 51           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_b[4]   ; P22   ; 5        ; 117          ; 33           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_b[5]   ; L20   ; 6        ; 117          ; 48           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_b[6]   ; V21   ; 5        ; 117          ; 17           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_b[7]   ; W22   ; 5        ; 117          ; 7            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_b[8]   ; U22   ; 5        ; 117          ; 22           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a429_rx_b[9]   ; U20   ; 5        ; 117          ; 19           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a708_RXA       ; A5    ; 8        ; 44           ; 91           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a708_RXAn      ; A4    ; 8        ; 44           ; 91           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a708_RXB       ; C2    ; 8        ; 32           ; 91           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a708_RXBn      ; C1    ; 8        ; 32           ; 91           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a825_GP1_A     ; G8    ; 8        ; 8            ; 91           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a825_GP1_B     ; C13   ; 7        ; 86           ; 91           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a825_GP2_A     ; G6    ; 8        ; 12           ; 91           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a825_GP2_B     ; B13   ; 7        ; 82           ; 91           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a825_INT_A     ; F6    ; 8        ; 15           ; 91           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a825_INT_B     ; C10   ; 7        ; 70           ; 91           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a825_SO_A      ; E8    ; 8        ; 28           ; 91           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a825_SO_B      ; A11   ; 7        ; 66           ; 91           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a825_STAT_A    ; D9    ; 8        ; 19           ; 91           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; a825_STAT_B    ; B12   ; 7        ; 82           ; 91           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; local_rstn_ext ; L22   ; 6        ; 117          ; 46           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; Fitter               ;
; pcie_rstn      ; AA16  ; 4        ; 86           ; 0            ; 0            ; 80                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; reconfig_clk   ; L21   ; 6        ; 117          ; 46           ; 0            ; 201                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; refclk         ; M11   ; 3A       ; 57           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; HCSL         ; Off          ; --                        ; User                 ;
; refclk(n)      ; N11   ; 3A       ; 57           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; HCSL         ; Off          ; --                        ; User                 ;
; rx_in0         ; Y2    ; QL0      ; 0            ; 16           ; 18           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; User                 ;
; rx_in0(n)      ; Y1    ; QL0      ; 0            ; 16           ; 20           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; User                 ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+--------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination  ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+--------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; L0_led         ; E5    ; 8        ; 21           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; MS_A0          ; D19   ; 6        ; 117          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; MS_A1          ; K19   ; 6        ; 117          ; 56           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; MS_A2          ; H20   ; 6        ; 117          ; 58           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; MS_EN_1        ; F16   ; 7        ; 115          ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; MS_EN_2        ; F17   ; 7        ; 115          ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a429_tx_a[0]   ; A17   ; 7        ; 104          ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a429_tx_a[1]   ; C19   ; 6        ; 117          ; 72           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a429_tx_a[2]   ; A19   ; 7        ; 113          ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a429_tx_a[3]   ; D21   ; 6        ; 117          ; 65           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a429_tx_a[4]   ; A14   ; 7        ; 88           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a429_tx_a[5]   ; C16   ; 7        ; 108          ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a429_tx_a[6]   ; C22   ; 6        ; 117          ; 66           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a429_tx_a[7]   ; E21   ; 6        ; 117          ; 64           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a429_tx_a[8]   ; B20   ; 6        ; 117          ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a429_tx_a[9]   ; B19   ; 6        ; 117          ; 70           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a429_tx_b[0]   ; A16   ; 7        ; 104          ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a429_tx_b[1]   ; C20   ; 6        ; 117          ; 72           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a429_tx_b[2]   ; A18   ; 7        ; 113          ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a429_tx_b[3]   ; D22   ; 6        ; 117          ; 65           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a429_tx_b[4]   ; A13   ; 7        ; 88           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a429_tx_b[5]   ; B16   ; 7        ; 108          ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a429_tx_b[6]   ; B22   ; 6        ; 117          ; 66           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a429_tx_b[7]   ; E22   ; 6        ; 117          ; 64           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a429_tx_b[8]   ; B21   ; 6        ; 117          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a429_tx_b[9]   ; A20   ; 6        ; 117          ; 70           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a708_RXA_test  ; AB11  ; 3        ; 53           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a708_RXAn_test ; AB10  ; 3        ; 53           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a708_RXENA     ; B4    ; 8        ; 39           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a708_RXENB     ; B3    ; 8        ; 39           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a708_TXA       ; B7    ; 8        ; 53           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a708_TXA_test  ; A15   ; 7        ; 92           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a708_TXAn      ; A8    ; 8        ; 53           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a708_TXAn_test ; B15   ; 7        ; 92           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a708_TXB       ; A2    ; 8        ; 41           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a708_TXBn      ; A3    ; 8        ; 41           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a708_TXINHA    ; A6    ; 8        ; 48           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a708_TXINHB    ; A1    ; 8        ; 34           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a825_MR_A      ; D6    ; 8        ; 19           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a825_MR_B      ; B10   ; 7        ; 63           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a825_SCK_A     ; C9    ; 8        ; 19           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a825_SCK_B     ; A12   ; 7        ; 66           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a825_SI_A      ; F8    ; 8        ; 26           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a825_SI_B      ; C11   ; 7        ; 70           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a825_TXEN_A    ; H8    ; 8        ; 8            ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a825_TXEN_B    ; C12   ; 7        ; 86           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a825_nCS_A     ; E6    ; 8        ; 19           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; a825_nCS_B     ; A10   ; 7        ; 63           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; alive_led      ; P20   ; 5        ; 117          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; comp_led       ; AA4   ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; end_of_packet  ; Y19   ; 4        ; 113          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; tx_out0        ; V2    ; QL0      ; 0            ; 16           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; tx_out0(n)     ; V1    ; QL0      ; 0            ; 16           ; 16           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+--------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                               ;
+----------+-----------------------+--------------------------+---------------------+---------------------------+
; Location ; Pin Name              ; Reserved As              ; User Signal Name    ; Pin Type                  ;
+----------+-----------------------+--------------------------+---------------------+---------------------------+
; P4       ; MSEL3                 ; -                        ; -                   ; Dedicated Programming Pin ;
; R5       ; MSEL2                 ; -                        ; -                   ; Dedicated Programming Pin ;
; P5       ; MSEL1                 ; -                        ; -                   ; Dedicated Programming Pin ;
; T6       ; MSEL0                 ; -                        ; -                   ; Dedicated Programming Pin ;
; U5       ; CONF_DONE             ; -                        ; -                   ; Dedicated Programming Pin ;
; R8       ; nSTATUS               ; -                        ; -                   ; Dedicated Programming Pin ;
; AA4      ; DIFFIO_B1p, CRC_ERROR ; Use as regular IO        ; comp_led            ; Dual Purpose Pin          ;
; F6       ; DIFFIO_T4n, DATA4     ; Use as regular IO        ; a825_INT_A          ; Dual Purpose Pin          ;
; G6       ; DIFFIO_T4p, DATA3     ; Use as regular IO        ; a825_GP2_A          ; Dual Purpose Pin          ;
; G8       ; DIFFIO_T1n, DATA2     ; Use as regular IO        ; a825_GP1_A          ; Dual Purpose Pin          ;
; K4       ; DATA0                 ; As input tri-stated      ; ~ALTERA_DATA0~      ; Dual Purpose Pin          ;
; D1       ; DATA1, ASDO           ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~ ; Dual Purpose Pin          ;
; J4       ; NCSO                  ; As input tri-stated      ; ~ALTERA_NCSO~       ; Dual Purpose Pin          ;
; D3       ; DCLK                  ; As output driving ground ; ~ALTERA_DCLK~       ; Dual Purpose Pin          ;
; H4       ; nCONFIG               ; -                        ; -                   ; Dedicated Programming Pin ;
; D2       ; nCE                   ; -                        ; -                   ; Dedicated Programming Pin ;
+----------+-----------------------+--------------------------+---------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL1      ; 0 / 0 ( -- )     ; --            ; --           ; --               ;
; QL0      ; 4 / 16 ( 25 % )  ; --            ; --           ; --               ;
; 3        ; 3 / 44 ( 7 % )   ; 3.3V          ; --           ; --               ;
; 3B       ; 0 / 4 ( 0 % )    ; --            ; --           ; 3.3V             ;
; 3A       ; 2 / 2 ( 100 % )  ; --            ; --           ; 2.5V             ;
; 4        ; 2 / 43 ( 5 % )   ; 3.3V          ; --           ; --               ;
; 5        ; 21 / 41 ( 51 % ) ; 3.3V          ; --           ; --               ;
; 6        ; 31 / 43 ( 72 % ) ; 3.3V          ; --           ; --               ;
; 7        ; 22 / 44 ( 50 % ) ; 3.3V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 3.3V             ;
; 8        ; 23 / 44 ( 52 % ) ; 3.3V          ; --           ; --               ;
; 8B       ; 0 / 0 ( -- )     ; --            ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % )  ; 3.3V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                    ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                        ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ; 456        ; 8        ; a708_TXINHB                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A2       ; 444        ; 8        ; a708_TXB                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 445        ; 8        ; a708_TXBn                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 440        ; 8        ; a708_RXAn                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 441        ; 8        ; a708_RXA                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 433        ; 8        ; a708_TXINHA                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 434        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 427        ; 8        ; a708_TXAn                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 421        ; 7        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 416        ; 7        ; a825_nCS_B                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 410        ; 7        ; a825_SO_B                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 411        ; 7        ; a825_SCK_B                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 384        ; 7        ; a429_tx_b[4]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 385        ; 7        ; a429_tx_a[4]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 376        ; 7        ; a708_TXA_test                                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 362        ; 7        ; a429_tx_b[0]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 363        ; 7        ; a429_tx_a[0]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 349        ; 7        ; a429_tx_b[2]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 350        ; 7        ; a429_tx_a[2]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 318        ; 6        ; a429_tx_b[9]                                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; A21      ; 314        ; 6        ; a429_rx_a[0]                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; A22      ; 313        ; 6        ; a429_rx_b[0]                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA4      ; 39         ; 3        ; comp_led                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA6      ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 87         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA9      ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ; 126        ; 4        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 137        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA15     ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 167        ; 4        ; pcie_rstn                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA18     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 191        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB1      ;            ;          ; RREF                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB3      ; 40         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 83         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 122        ; 3        ; a708_RXAn_test                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 123        ; 3        ; a708_RXA_test                                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 127        ; 4        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B1       ; 457        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 448        ; 8        ; a708_RXENB                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 449        ; 8        ; a708_RXENA                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 450        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 428        ; 8        ; a708_TXA                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 422        ; 7        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 417        ; 7        ; a825_MR_B                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 391        ; 7        ; a825_STAT_B                                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 392        ; 7        ; a825_GP2_B                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 377        ; 7        ; a708_TXAn_test                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 357        ; 7        ; a429_tx_b[5]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 347        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 319        ; 6        ; a429_tx_a[9]                                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B20      ; 323        ; 6        ; a429_tx_a[8]                                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B21      ; 322        ; 6        ; a429_tx_b[8]                                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 311        ; 6        ; a429_tx_b[6]                                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 462        ; 8        ; a708_RXBn                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C2       ; 463        ; 8        ; a708_RXB                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C3       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 451        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 458        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 481        ; 8        ; a825_SCK_A                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 405        ; 7        ; a825_INT_B                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 406        ; 7        ; a825_SI_B                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 386        ; 7        ; a825_TXEN_B                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 387        ; 7        ; a825_GP1_B                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 378        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 366        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 358        ; 7        ; a429_tx_a[5]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 345        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 346        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 321        ; 6        ; a429_tx_a[1]                                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C20      ; 320        ; 6        ; a429_tx_b[1]                                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C22      ; 312        ; 6        ; a429_tx_a[6]                                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 511        ; 9        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; On           ;
; D2       ; 515        ; 9        ; ^nCE                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 513        ; 9        ; ~ALTERA_DCLK~                                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; On           ;
; D4       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 483        ; 8        ; a825_MR_A                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 459        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 482        ; 8        ; a825_STAT_A                                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 435        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 379        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 367        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 359        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 353        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 317        ; 6        ; MS_A0                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ; 316        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 310        ; 6        ; a429_tx_a[3]                                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D22      ; 309        ; 6        ; a429_tx_b[3]                                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 519        ; 9        ; #TDO                                                  ; output ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ; 517        ; 9        ; #TCK                                                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 480        ; 8        ; L0_led                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E6       ; 484        ; 8        ; a825_nCS_A                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 471        ; 8        ; a825_SO_A                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ;            ; 8        ; VCCIO8                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E12      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E13      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E16      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E17      ; 354        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 301        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 308        ; 6        ; a429_tx_a[7]                                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 307        ; 6        ; a429_tx_b[7]                                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 17         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 16         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ; 516        ; 9        ; #TDI                                                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ; 490        ; 8        ; a825_INT_A                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F7       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 472        ; 8        ; a825_SI_A                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F12      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F16      ; 343        ; 7        ; MS_EN_1                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F17      ; 344        ; 7        ; MS_EN_2                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F20      ; 302        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F22      ; 303        ; 6        ; a429_rx_b[14]                                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G4       ;            ; 9        ; VCCIO9                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G5       ; 518        ; 9        ; #TMS                                                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 491        ; 8        ; a825_GP2_A                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G7       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 496        ; 8        ; a825_GP1_A                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G14      ; 395        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G17      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 298        ; 6        ; a429_rx_a[16]                                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G21      ; 297        ; 6        ; a429_rx_b[16]                                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 304        ; 6        ; a429_rx_a[14]                                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 19         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ; 18         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H4       ; 514        ; 9        ; ^nCONFIG                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H8       ; 497        ; 8        ; a825_TXEN_A                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ;            ; 8A       ; VCC_CLKIN8A                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H17      ; 315        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H19      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H20      ; 296        ; 6        ; MS_A2                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H21      ; 295        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 282        ; 6        ; a429_rx_b[3]                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ; 512        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; On           ;
; J5       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 423        ; 8A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 286        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J18      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J19      ; 279        ; 6        ; a429_rx_a[13]                                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J20      ; 278        ; 6        ; a429_rx_b[13]                                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 283        ; 6        ; a429_rx_a[3]                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 289        ; 6        ; a429_rx_b[11]                                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 21         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 20         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K4       ; 510        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; On           ;
; K5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ; 424        ; 8A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K19      ; 292        ; 6        ; MS_A1                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K20      ; 291        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K22      ; 290        ; 6        ; a429_rx_a[11]                                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ; 257        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 250        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 249        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ; 277        ; 6        ; a429_rx_a[5]                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ; 276        ; 6        ; a429_rx_b[5]                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L21      ; 275        ; 6        ; reconfig_clk                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 274        ; 6        ; local_rstn_ext                                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 23         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 22         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M7       ; 41         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M8       ; 43         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ; 124        ; 3A       ; refclk                                                ; input  ; HCSL         ;         ; Column I/O ; Y               ; no       ; Off          ;
; M12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ; 258        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 255        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M18      ; 269        ; 5        ; a429_rx_a[2]                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M19      ; 268        ; 5        ; a429_rx_b[2]                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M20      ; 267        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 273        ; 5        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 272        ; 5        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 42         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; N8       ; 44         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 125        ; 3A       ; refclk(n)                                             ; input  ; HCSL         ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ;            ; 3A       ; VCC_CLKIN3A                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ; 256        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N19      ; 260        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 259        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 264        ; 5        ; a429_rx_a[12]                                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 263        ; 5        ; a429_rx_b[12]                                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 25         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 24         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P4       ; 32         ; 3        ; ^MSEL3                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 34         ; 3        ; ^MSEL1                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P7       ;            ; 3B       ; VCC_CLKIN3B                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ; 225        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P14      ; 224        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P20      ; 244        ; 5        ; alive_led                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 253        ; 5        ; a429_rx_b[4]                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R5       ; 33         ; 3        ; ^MSEL2                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R8       ; 37         ; 3        ; ^nSTATUS                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R11      ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ; 128        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R17      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 233        ; 5        ; a429_rx_a[1]                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 239        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 238        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 254        ; 5        ; a429_rx_a[4]                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 27         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 26         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T5       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ; 35         ; 3        ; ^MSEL0                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T11      ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T13      ; 129        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ; 188        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 209        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 231        ; 5        ; a429_rx_a[9]                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 232        ; 5        ; a429_rx_b[1]                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 243        ; 5        ; a429_rx_a[10]                                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 242        ; 5        ; a429_rx_b[10]                                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U5       ; 36         ; 3        ; ^CONF_DONE                                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 49         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U12      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U14      ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ; 223        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U20      ; 230        ; 5        ; a429_rx_b[9]                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ; 234        ; 5        ; a429_rx_b[8]                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 29         ; QL0      ; tx_out0(n)                                            ; output ; 1.5-V PCML   ;         ; --         ; Y               ; no       ; Off          ;
; V2       ; 28         ; QL0      ; tx_out0                                               ; output ; 1.5-V PCML   ;         ; --         ; Y               ; no       ; Off          ;
; V3       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V4       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 50         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V9       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V12      ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 136        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V17      ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V20      ; 227        ; 5        ; a429_rx_a[6]                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 226        ; 5        ; a429_rx_b[6]                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 235        ; 5        ; a429_rx_a[8]                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W4       ; 51         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 38         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 86         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 132        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W20      ; 220        ; 5        ; a429_rx_a[15]                                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ; 219        ; 5        ; a429_rx_b[15]                                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 212        ; 5        ; a429_rx_b[7]                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 31         ; QL0      ; rx_in0(n)                                             ; input  ; 1.5-V PCML   ;         ; --         ; Y               ; no       ; Off          ;
; Y2       ; 30         ; QL0      ; rx_in0                                                ; input  ; 1.5-V PCML   ;         ; --         ; Y               ; no       ; Off          ;
; Y3       ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y4       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y10      ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 133        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 203        ; 4        ; end_of_packet                                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y22      ; 213        ; 5        ; a429_rx_a[7]                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                               ;
+-------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                          ; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|altpll:pll0|altpll_nn81:auto_generated|pll1 ;
+-------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1                                                                                            ;
; PLL type                      ; MPLL                                                                                                                                                                                                      ;
; PLL mode                      ; No compensation                                                                                                                                                                                           ;
; Compensate clock              ; --                                                                                                                                                                                                        ;
; Compensated input/output pins ; --                                                                                                                                                                                                        ;
; Switchover type               ; --                                                                                                                                                                                                        ;
; Input frequency 0             ; 100.0 MHz                                                                                                                                                                                                 ;
; Input frequency 1             ; --                                                                                                                                                                                                        ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                                                                                                                                  ;
; Nominal VCO frequency         ; 1250.0 MHz                                                                                                                                                                                                ;
; VCO post scale                ; --                                                                                                                                                                                                        ;
; VCO frequency control         ; Auto                                                                                                                                                                                                      ;
; VCO phase shift step          ; 100 ps                                                                                                                                                                                                    ;
; VCO multiply                  ; --                                                                                                                                                                                                        ;
; VCO divide                    ; --                                                                                                                                                                                                        ;
; DPA multiply                  ; 25                                                                                                                                                                                                        ;
; DPA divide                    ; 2                                                                                                                                                                                                         ;
; DPA divider counter value     ; 1                                                                                                                                                                                                         ;
; Freq min lock                 ; 48.02 MHz                                                                                                                                                                                                 ;
; Freq max lock                 ; 128.01 MHz                                                                                                                                                                                                ;
; M VCO Tap                     ; 0                                                                                                                                                                                                         ;
; M Initial                     ; 1                                                                                                                                                                                                         ;
; M value                       ; 25                                                                                                                                                                                                        ;
; N value                       ; 2                                                                                                                                                                                                         ;
; Charge pump current           ; setting 1                                                                                                                                                                                                 ;
; Loop filter resistance        ; setting 27                                                                                                                                                                                                ;
; Loop filter capacitance       ; setting 0                                                                                                                                                                                                 ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                                                                                                                                        ;
; Bandwidth type                ; Medium                                                                                                                                                                                                    ;
; Real time reconfigurable      ; Off                                                                                                                                                                                                       ;
; Scan chain MIF file           ; --                                                                                                                                                                                                        ;
; Preserve PLL counter order    ; Off                                                                                                                                                                                                       ;
; PLL location                  ; PLL_5                                                                                                                                                                                                     ;
; Inclk0 signal                 ; refclk                                                                                                                                                                                                    ;
; Inclk1 signal                 ; --                                                                                                                                                                                                        ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                                                                                                             ;
; Inclk1 signal type            ; --                                                                                                                                                                                                        ;
+-------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------------------------------------------------------------+
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|altpll:pll0|altpll_nn81:auto_generated|clk[0] ; clock0       ; 25   ; 2   ; 1250.0 MHz       ; 0 (0 ps)    ; 45.00 (100 ps)   ; 50/50      ; C1      ; Bypass        ; --         ; --            ; 1       ; 0       ; pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[0] ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|altpll:pll0|altpll_nn81:auto_generated|clk[1] ; clock1       ; 5    ; 2   ; 250.0 MHz        ; 0 (0 ps)    ; 9.00 (100 ps)    ; 50/50      ; C3      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ; pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[1] ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|altpll:pll0|altpll_nn81:auto_generated|clk[2] ; clock2       ; 5    ; 2   ; 250.0 MHz        ; 0 (0 ps)    ; 9.00 (100 ps)    ; 20/80      ; C2      ; 5             ; 1/4 Even   ; --            ; 1       ; 0       ; pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[2] ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; GXB Receiver Summary                                                                   ;
+--------------+----------------+---------------------+----------------------------------+
; Name         ; Base Data Rate ; Effective Data Rate ; Receiver Channel Location        ;
+--------------+----------------+---------------------+----------------------------------+
; rx_in0~input ; 2500.0 Mbps    ; 2500.0 Mbps         ; RXPMA_X0_Y16_N6, RXPCS_X0_Y16_N8 ;
+--------------+----------------+---------------------+----------------------------------+


+--------------------------------------------------------------------+
; GXB Receiver Channel                                               ;
+---------------------------------+----------------------------------+
; Name                            ; rx_in0~input                     ;
+---------------------------------+----------------------------------+
; Protocol                        ; pcie                             ;
; Channel Number                  ; 0                                ;
; Logical Channel Number          ; 0                                ;
; Channel Width                   ; 8                                ;
; Base Data Rate                  ; 2500.0 Mbps                      ;
; Effective Data Rate             ; 2500.0 Mbps                      ;
; Run Length                      ; 40                               ;
; Rate Matcher                    ; Enabled                          ;
; Word Aligner Mode               ; Sync State Machine               ;
; Word Alignment Pattern          ; 0101111100                       ;
; Bad Pattern Count for Sync Loss ; 17                               ;
; Patterns to Reduce Error Count  ; 16                               ;
; Number of Patterns Until Sync   ; 4                                ;
; PPM Selection                   ; 8                                ;
; Low Latency PCS Mode Enable     ; Off                              ;
; 8B10B Mode                      ; normal                           ;
; Byte Deserializer               ; Off                              ;
; Deserialization Factor          ; 10                               ;
; Byte Ordering Mode              ; none                             ;
; Receiver Channel Location       ; RXPMA_X0_Y16_N6, RXPCS_X0_Y16_N8 ;
; CMU Location                    ; CMU_X0_Y28_N6                    ;
; PCIE HIP Enable                 ; On                               ;
; Channel Bonding                 ; none                             ;
; Equalizer DC Gain               ; 3                                ;
; Core Clock Frequency            ; 250.0 MHz                        ;
; Core Clock Source               ;                                  ;
; VCM                             ; 0.82V                            ;
+---------------------------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; GXB Transmitter Summary                                                                  ;
+----------------+----------------+---------------------+----------------------------------+
; Name           ; Base Data Rate ; Effective Data Rate ; Transmitter Channel Location     ;
+----------------+----------------+---------------------+----------------------------------+
; tx_out0~output ; 2500.0 Mbps    ; 2500.0 Mbps         ; TXPMA_X0_Y16_N7, TXPCS_X0_Y16_N9 ;
+----------------+----------------+---------------------+----------------------------------+


+-----------------------------------------------------------------+
; GXB Transmitter Channel                                         ;
+------------------------------+----------------------------------+
; Name                         ; tx_out0~output                   ;
+------------------------------+----------------------------------+
; Channel Number               ; 0                                ;
; Logical Channel Number       ; 0                                ;
; Channel Width                ; 8                                ;
; Base Data Rate               ; 2500.0 Mbps                      ;
; Effective Data Rate          ; 2500.0 Mbps                      ;
; Transmit Protocol            ; pcie                             ;
; Voltage Output Differential  ; 4                                ;
; 8B10B Mode                   ; normal                           ;
; Byte Serializer              ; Off                              ;
; Serialization Factor         ; 10                               ;
; Transmitter Channel Location ; TXPMA_X0_Y16_N7, TXPCS_X0_Y16_N9 ;
; CMU Location                 ; CMU_X0_Y28_N6                    ;
; PCIE HIP Enable              ; On                               ;
; Channel Bonding              ; none                             ;
; Polarity Inversion           ; Off                              ;
; Bit Reversal                 ; Off                              ;
; Preemphasis First Post Tap   ; 1                                ;
; Core Clock Frequency         ; 250.0 MHz                        ;
; Core Clock Source            ;                                  ;
; VCM                          ; 0.65V                            ;
+------------------------------+----------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; HCSL                             ; 0 pF  ; Not Available                      ;
; 3.3-V PCML                       ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 2.5-V PCML                       ; 0 pF  ; Not Available                      ;
; 1.5-V PCML                       ; 0 pF  ; Not Available                      ;
; 1.2-V PCML                       ; 0 pF  ; Not Available                      ;
; 1.4-V PCML                       ; 0 pF  ; Not Available                      ;
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PCI Express Hard-IP Blocks                                                                                                                                                                     ;
+--------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                     ; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip ;
+--------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Location                 ; PCIEHIP_X0_Y16_N5                                                                                                                                                   ;
; Protocol Spec            ; 2.0                                                                                                                                                                 ;
; Datarate Spec            ; 2.5 Gbps                                                                                                                                                            ;
; Link Width               ; 1                                                                                                                                                                   ;
; Max Payload Size (bytes) ; 256                                                                                                                                                                 ;
; Virtual Channels         ; 1                                                                                                                                                                   ;
; BAR Registers            ;                                                                                                                                                                     ;
;  BAR0 Type               ; 32-bit Non-Prefetchable                                                                                                                                             ;
;  BAR0 Size               ; 28 bits                                                                                                                                                             ;
;  BAR1 Type               ; 32-bit Non-Prefetchable                                                                                                                                             ;
;  BAR1 Size               ; 0 bits                                                                                                                                                              ;
;  BAR2 Type               ; 32-bit Non-Prefetchable                                                                                                                                             ;
;  BAR2 Size               ; 0 bits                                                                                                                                                              ;
;  BAR3 Type               ; 32-bit Non-Prefetchable                                                                                                                                             ;
;  BAR3 Size               ; 0 bits                                                                                                                                                              ;
;  BAR4 Type               ; 32-bit Non-Prefetchable                                                                                                                                             ;
;  BAR4 Size               ; 0 bits                                                                                                                                                              ;
;  BAR5 Type               ; 32-bit Non-Prefetchable                                                                                                                                             ;
;  BAR5 Size               ; 0 bits                                                                                                                                                              ;
; BAR I/O                  ; 32BIT                                                                                                                                                               ;
; BAR Prefetch             ; 32                                                                                                                                                                  ;
; Device ID                ; 0xe001                                                                                                                                                              ;
; Subsystem ID             ; 0xe001                                                                                                                                                              ;
; Revision ID              ; 0x1                                                                                                                                                                 ;
; Vendor ID                ; 0x1172                                                                                                                                                              ;
; Subsystem Vendor ID      ; 0x1172                                                                                                                                                              ;
; Class Code               ; 0xff0000                                                                                                                                                            ;
; Link Port Number         ; 0x1                                                                                                                                                                 ;
; Tags Supported           ; 32                                                                                                                                                                  ;
; Completion Timeout       ; NONE                                                                                                                                                                ;
; MSI Messages             ; 1                                                                                                                                                                   ;
; MSI-X                    ; No                                                                                                                                                                  ;
;  MSI-X Table Size        ; 0x0                                                                                                                                                                 ;
;  MSI-X Offset            ; 0x0                                                                                                                                                                 ;
;  MSI-X BAR               ; 0                                                                                                                                                                   ;
;  MSI-X PBA Offset        ; 0x0                                                                                                                                                                 ;
;  MSI-X PBA BAR           ; 0                                                                                                                                                                   ;
; Advanced Error Reporting ; No                                                                                                                                                                  ;
; ECRC Check               ; No                                                                                                                                                                  ;
; ECRC Generation          ; No                                                                                                                                                                  ;
; ECRC Forwarding          ; No                                                                                                                                                                  ;
; RX/Retry Buffer ECC      ; Yes                                                                                                                                                                 ;
+--------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                               ; Library Name ;
+-----------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |pcie_top                                                                               ; 23775 (797) ; 16008 (24)                ; 0 (0)         ; 371456      ; 47   ; 0            ; 0       ; 0         ; 0         ; 108  ; 11           ; 7767 (770)   ; 3083 (9)          ; 12925 (138)      ; |pcie_top                                                                                                                                                                                                                         ;              ;
;    |arinc_429_rx:arinc_429_rx_inst_0|                                                   ; 398 (334)   ; 214 (175)                 ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 183 (158)    ; 8 (8)             ; 207 (167)        ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_0                                                                                                                                                                                        ;              ;
;       |scfifo:ARINC_429_rd_fifo|                                                        ; 65 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 40 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_0|scfifo:ARINC_429_rd_fifo                                                                                                                                                               ;              ;
;          |scfifo_l481:auto_generated|                                                   ; 65 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 40 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_0|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated                                                                                                                                    ;              ;
;             |a_dpfifo_8s71:dpfifo|                                                      ; 65 (39)     ; 39 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 25 (22)      ; 0 (0)             ; 40 (17)          ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_0|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo                                                                                                               ;              ;
;                |altsyncram_u1g1:FIFOram|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_0|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram                                                                                       ;              ;
;                |cntr_9s7:usedw_counter|                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_0|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter                                                                                        ;              ;
;                |cntr_srb:rd_ptr_msb|                                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_0|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb                                                                                           ;              ;
;                |cntr_trb:wr_ptr|                                                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_0|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr                                                                                               ;              ;
;    |arinc_429_rx:arinc_429_rx_inst_10|                                                  ; 399 (334)   ; 214 (175)                 ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 182 (156)    ; 8 (8)             ; 209 (169)        ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_10                                                                                                                                                                                       ;              ;
;       |scfifo:ARINC_429_rd_fifo|                                                        ; 66 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 40 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_10|scfifo:ARINC_429_rd_fifo                                                                                                                                                              ;              ;
;          |scfifo_l481:auto_generated|                                                   ; 66 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 40 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_10|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated                                                                                                                                   ;              ;
;             |a_dpfifo_8s71:dpfifo|                                                      ; 66 (40)     ; 39 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (24)      ; 0 (0)             ; 40 (16)          ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_10|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo                                                                                                              ;              ;
;                |altsyncram_u1g1:FIFOram|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_10|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram                                                                                      ;              ;
;                |cntr_9s7:usedw_counter|                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_10|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter                                                                                       ;              ;
;                |cntr_srb:rd_ptr_msb|                                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_10|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb                                                                                          ;              ;
;                |cntr_trb:wr_ptr|                                                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_10|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr                                                                                              ;              ;
;    |arinc_429_rx:arinc_429_rx_inst_11|                                                  ; 406 (337)   ; 214 (175)                 ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 190 (160)    ; 9 (9)             ; 207 (167)        ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_11                                                                                                                                                                                       ;              ;
;       |scfifo:ARINC_429_rd_fifo|                                                        ; 70 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 40 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_11|scfifo:ARINC_429_rd_fifo                                                                                                                                                              ;              ;
;          |scfifo_l481:auto_generated|                                                   ; 70 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 40 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_11|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated                                                                                                                                   ;              ;
;             |a_dpfifo_8s71:dpfifo|                                                      ; 70 (44)     ; 39 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (27)      ; 0 (0)             ; 40 (17)          ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_11|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo                                                                                                              ;              ;
;                |altsyncram_u1g1:FIFOram|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_11|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram                                                                                      ;              ;
;                |cntr_9s7:usedw_counter|                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_11|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter                                                                                       ;              ;
;                |cntr_srb:rd_ptr_msb|                                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_11|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb                                                                                          ;              ;
;                |cntr_trb:wr_ptr|                                                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_11|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr                                                                                              ;              ;
;    |arinc_429_rx:arinc_429_rx_inst_12|                                                  ; 402 (337)   ; 214 (175)                 ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 187 (161)    ; 11 (11)           ; 204 (164)        ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_12                                                                                                                                                                                       ;              ;
;       |scfifo:ARINC_429_rd_fifo|                                                        ; 66 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 40 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_12|scfifo:ARINC_429_rd_fifo                                                                                                                                                              ;              ;
;          |scfifo_l481:auto_generated|                                                   ; 66 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 40 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_12|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated                                                                                                                                   ;              ;
;             |a_dpfifo_8s71:dpfifo|                                                      ; 66 (40)     ; 39 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (23)      ; 0 (0)             ; 40 (17)          ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_12|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo                                                                                                              ;              ;
;                |altsyncram_u1g1:FIFOram|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_12|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram                                                                                      ;              ;
;                |cntr_9s7:usedw_counter|                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_12|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter                                                                                       ;              ;
;                |cntr_srb:rd_ptr_msb|                                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_12|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb                                                                                          ;              ;
;                |cntr_trb:wr_ptr|                                                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_12|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr                                                                                              ;              ;
;    |arinc_429_rx:arinc_429_rx_inst_13|                                                  ; 397 (332)   ; 214 (175)                 ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 181 (155)    ; 4 (4)             ; 212 (172)        ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_13                                                                                                                                                                                       ;              ;
;       |scfifo:ARINC_429_rd_fifo|                                                        ; 66 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 40 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_13|scfifo:ARINC_429_rd_fifo                                                                                                                                                              ;              ;
;          |scfifo_l481:auto_generated|                                                   ; 66 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 40 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_13|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated                                                                                                                                   ;              ;
;             |a_dpfifo_8s71:dpfifo|                                                      ; 66 (40)     ; 39 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (23)      ; 0 (0)             ; 40 (17)          ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_13|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo                                                                                                              ;              ;
;                |altsyncram_u1g1:FIFOram|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_13|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram                                                                                      ;              ;
;                |cntr_9s7:usedw_counter|                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_13|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter                                                                                       ;              ;
;                |cntr_srb:rd_ptr_msb|                                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_13|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb                                                                                          ;              ;
;                |cntr_trb:wr_ptr|                                                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_13|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr                                                                                              ;              ;
;    |arinc_429_rx:arinc_429_rx_inst_14|                                                  ; 405 (338)   ; 214 (175)                 ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 190 (162)    ; 11 (11)           ; 204 (164)        ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_14                                                                                                                                                                                       ;              ;
;       |scfifo:ARINC_429_rd_fifo|                                                        ; 68 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 40 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_14|scfifo:ARINC_429_rd_fifo                                                                                                                                                              ;              ;
;          |scfifo_l481:auto_generated|                                                   ; 68 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 40 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_14|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated                                                                                                                                   ;              ;
;             |a_dpfifo_8s71:dpfifo|                                                      ; 68 (42)     ; 39 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (25)      ; 0 (0)             ; 40 (17)          ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_14|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo                                                                                                              ;              ;
;                |altsyncram_u1g1:FIFOram|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_14|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram                                                                                      ;              ;
;                |cntr_9s7:usedw_counter|                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_14|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter                                                                                       ;              ;
;                |cntr_srb:rd_ptr_msb|                                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_14|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb                                                                                          ;              ;
;                |cntr_trb:wr_ptr|                                                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_14|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr                                                                                              ;              ;
;    |arinc_429_rx:arinc_429_rx_inst_15|                                                  ; 410 (341)   ; 214 (175)                 ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 196 (166)    ; 8 (8)             ; 206 (166)        ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_15                                                                                                                                                                                       ;              ;
;       |scfifo:ARINC_429_rd_fifo|                                                        ; 70 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 40 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_15|scfifo:ARINC_429_rd_fifo                                                                                                                                                              ;              ;
;          |scfifo_l481:auto_generated|                                                   ; 70 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 40 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_15|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated                                                                                                                                   ;              ;
;             |a_dpfifo_8s71:dpfifo|                                                      ; 70 (44)     ; 39 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (27)      ; 0 (0)             ; 40 (17)          ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_15|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo                                                                                                              ;              ;
;                |altsyncram_u1g1:FIFOram|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_15|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram                                                                                      ;              ;
;                |cntr_9s7:usedw_counter|                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_15|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter                                                                                       ;              ;
;                |cntr_srb:rd_ptr_msb|                                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_15|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb                                                                                          ;              ;
;                |cntr_trb:wr_ptr|                                                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_15|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr                                                                                              ;              ;
;    |arinc_429_rx:arinc_429_rx_inst_16|                                                  ; 404 (339)   ; 214 (175)                 ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 189 (163)    ; 13 (13)           ; 202 (162)        ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_16                                                                                                                                                                                       ;              ;
;       |scfifo:ARINC_429_rd_fifo|                                                        ; 66 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 40 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_16|scfifo:ARINC_429_rd_fifo                                                                                                                                                              ;              ;
;          |scfifo_l481:auto_generated|                                                   ; 66 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 40 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_16|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated                                                                                                                                   ;              ;
;             |a_dpfifo_8s71:dpfifo|                                                      ; 66 (40)     ; 39 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (24)      ; 0 (0)             ; 40 (16)          ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_16|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo                                                                                                              ;              ;
;                |altsyncram_u1g1:FIFOram|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_16|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram                                                                                      ;              ;
;                |cntr_9s7:usedw_counter|                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_16|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter                                                                                       ;              ;
;                |cntr_srb:rd_ptr_msb|                                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_16|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb                                                                                          ;              ;
;                |cntr_trb:wr_ptr|                                                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_16|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr                                                                                              ;              ;
;    |arinc_429_rx:arinc_429_rx_inst_1|                                                   ; 400 (336)   ; 214 (175)                 ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 185 (160)    ; 11 (11)           ; 204 (163)        ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_1                                                                                                                                                                                        ;              ;
;       |scfifo:ARINC_429_rd_fifo|                                                        ; 66 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 41 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_1|scfifo:ARINC_429_rd_fifo                                                                                                                                                               ;              ;
;          |scfifo_l481:auto_generated|                                                   ; 66 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 41 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_1|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated                                                                                                                                    ;              ;
;             |a_dpfifo_8s71:dpfifo|                                                      ; 66 (40)     ; 39 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 25 (22)      ; 0 (0)             ; 41 (18)          ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_1|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo                                                                                                               ;              ;
;                |altsyncram_u1g1:FIFOram|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_1|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram                                                                                       ;              ;
;                |cntr_9s7:usedw_counter|                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_1|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter                                                                                        ;              ;
;                |cntr_srb:rd_ptr_msb|                                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_1|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb                                                                                           ;              ;
;                |cntr_trb:wr_ptr|                                                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_1|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr                                                                                               ;              ;
;    |arinc_429_rx:arinc_429_rx_inst_2|                                                   ; 406 (341)   ; 214 (175)                 ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 189 (163)    ; 16 (16)           ; 201 (161)        ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_2                                                                                                                                                                                        ;              ;
;       |scfifo:ARINC_429_rd_fifo|                                                        ; 66 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 40 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_2|scfifo:ARINC_429_rd_fifo                                                                                                                                                               ;              ;
;          |scfifo_l481:auto_generated|                                                   ; 66 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 40 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_2|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated                                                                                                                                    ;              ;
;             |a_dpfifo_8s71:dpfifo|                                                      ; 66 (40)     ; 39 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (23)      ; 0 (0)             ; 40 (17)          ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_2|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo                                                                                                               ;              ;
;                |altsyncram_u1g1:FIFOram|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_2|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram                                                                                       ;              ;
;                |cntr_9s7:usedw_counter|                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_2|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter                                                                                        ;              ;
;                |cntr_srb:rd_ptr_msb|                                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_2|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb                                                                                           ;              ;
;                |cntr_trb:wr_ptr|                                                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_2|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr                                                                                               ;              ;
;    |arinc_429_rx:arinc_429_rx_inst_3|                                                   ; 403 (339)   ; 214 (175)                 ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 187 (162)    ; 9 (9)             ; 207 (167)        ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_3                                                                                                                                                                                        ;              ;
;       |scfifo:ARINC_429_rd_fifo|                                                        ; 65 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 40 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_3|scfifo:ARINC_429_rd_fifo                                                                                                                                                               ;              ;
;          |scfifo_l481:auto_generated|                                                   ; 65 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 40 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_3|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated                                                                                                                                    ;              ;
;             |a_dpfifo_8s71:dpfifo|                                                      ; 65 (39)     ; 39 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 25 (22)      ; 0 (0)             ; 40 (17)          ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_3|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo                                                                                                               ;              ;
;                |altsyncram_u1g1:FIFOram|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_3|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram                                                                                       ;              ;
;                |cntr_9s7:usedw_counter|                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_3|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter                                                                                        ;              ;
;                |cntr_srb:rd_ptr_msb|                                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_3|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb                                                                                           ;              ;
;                |cntr_trb:wr_ptr|                                                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_3|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr                                                                                               ;              ;
;    |arinc_429_rx:arinc_429_rx_inst_4|                                                   ; 400 (336)   ; 214 (175)                 ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 185 (161)    ; 10 (10)           ; 205 (163)        ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_4                                                                                                                                                                                        ;              ;
;       |scfifo:ARINC_429_rd_fifo|                                                        ; 66 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 42 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_4|scfifo:ARINC_429_rd_fifo                                                                                                                                                               ;              ;
;          |scfifo_l481:auto_generated|                                                   ; 66 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 42 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_4|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated                                                                                                                                    ;              ;
;             |a_dpfifo_8s71:dpfifo|                                                      ; 66 (40)     ; 39 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 24 (22)      ; 0 (0)             ; 42 (18)          ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_4|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo                                                                                                               ;              ;
;                |altsyncram_u1g1:FIFOram|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_4|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram                                                                                       ;              ;
;                |cntr_9s7:usedw_counter|                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_4|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter                                                                                        ;              ;
;                |cntr_srb:rd_ptr_msb|                                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_4|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb                                                                                           ;              ;
;                |cntr_trb:wr_ptr|                                                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_4|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr                                                                                               ;              ;
;    |arinc_429_rx:arinc_429_rx_inst_5|                                                   ; 404 (338)   ; 214 (175)                 ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 190 (163)    ; 10 (10)           ; 204 (165)        ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_5                                                                                                                                                                                        ;              ;
;       |scfifo:ARINC_429_rd_fifo|                                                        ; 66 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 39 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_5|scfifo:ARINC_429_rd_fifo                                                                                                                                                               ;              ;
;          |scfifo_l481:auto_generated|                                                   ; 66 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 39 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_5|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated                                                                                                                                    ;              ;
;             |a_dpfifo_8s71:dpfifo|                                                      ; 66 (40)     ; 39 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (24)      ; 0 (0)             ; 39 (16)          ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_5|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo                                                                                                               ;              ;
;                |altsyncram_u1g1:FIFOram|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_5|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram                                                                                       ;              ;
;                |cntr_9s7:usedw_counter|                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_5|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter                                                                                        ;              ;
;                |cntr_srb:rd_ptr_msb|                                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_5|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb                                                                                           ;              ;
;                |cntr_trb:wr_ptr|                                                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_5|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr                                                                                               ;              ;
;    |arinc_429_rx:arinc_429_rx_inst_6|                                                   ; 398 (333)   ; 214 (175)                 ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 182 (156)    ; 8 (8)             ; 208 (168)        ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_6                                                                                                                                                                                        ;              ;
;       |scfifo:ARINC_429_rd_fifo|                                                        ; 66 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 40 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_6|scfifo:ARINC_429_rd_fifo                                                                                                                                                               ;              ;
;          |scfifo_l481:auto_generated|                                                   ; 66 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 40 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_6|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated                                                                                                                                    ;              ;
;             |a_dpfifo_8s71:dpfifo|                                                      ; 66 (40)     ; 39 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (23)      ; 0 (0)             ; 40 (17)          ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_6|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo                                                                                                               ;              ;
;                |altsyncram_u1g1:FIFOram|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_6|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram                                                                                       ;              ;
;                |cntr_9s7:usedw_counter|                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_6|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter                                                                                        ;              ;
;                |cntr_srb:rd_ptr_msb|                                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_6|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb                                                                                           ;              ;
;                |cntr_trb:wr_ptr|                                                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_6|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr                                                                                               ;              ;
;    |arinc_429_rx:arinc_429_rx_inst_7|                                                   ; 401 (335)   ; 214 (175)                 ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 185 (158)    ; 10 (10)           ; 206 (167)        ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_7                                                                                                                                                                                        ;              ;
;       |scfifo:ARINC_429_rd_fifo|                                                        ; 66 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 39 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_7|scfifo:ARINC_429_rd_fifo                                                                                                                                                               ;              ;
;          |scfifo_l481:auto_generated|                                                   ; 66 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 39 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_7|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated                                                                                                                                    ;              ;
;             |a_dpfifo_8s71:dpfifo|                                                      ; 66 (40)     ; 39 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (24)      ; 0 (0)             ; 39 (16)          ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_7|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo                                                                                                               ;              ;
;                |altsyncram_u1g1:FIFOram|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_7|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram                                                                                       ;              ;
;                |cntr_9s7:usedw_counter|                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_7|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter                                                                                        ;              ;
;                |cntr_srb:rd_ptr_msb|                                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_7|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb                                                                                           ;              ;
;                |cntr_trb:wr_ptr|                                                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_7|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr                                                                                               ;              ;
;    |arinc_429_rx:arinc_429_rx_inst_8|                                                   ; 394 (329)   ; 214 (175)                 ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 178 (152)    ; 5 (5)             ; 211 (171)        ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_8                                                                                                                                                                                        ;              ;
;       |scfifo:ARINC_429_rd_fifo|                                                        ; 66 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 40 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_8|scfifo:ARINC_429_rd_fifo                                                                                                                                                               ;              ;
;          |scfifo_l481:auto_generated|                                                   ; 66 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 40 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_8|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated                                                                                                                                    ;              ;
;             |a_dpfifo_8s71:dpfifo|                                                      ; 66 (40)     ; 39 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (23)      ; 0 (0)             ; 40 (17)          ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_8|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo                                                                                                               ;              ;
;                |altsyncram_u1g1:FIFOram|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_8|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram                                                                                       ;              ;
;                |cntr_9s7:usedw_counter|                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_8|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter                                                                                        ;              ;
;                |cntr_srb:rd_ptr_msb|                                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_8|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb                                                                                           ;              ;
;                |cntr_trb:wr_ptr|                                                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_8|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr                                                                                               ;              ;
;    |arinc_429_rx:arinc_429_rx_inst_9|                                                   ; 408 (342)   ; 214 (175)                 ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 194 (167)    ; 16 (16)           ; 198 (159)        ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_9                                                                                                                                                                                        ;              ;
;       |scfifo:ARINC_429_rd_fifo|                                                        ; 66 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 39 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_9|scfifo:ARINC_429_rd_fifo                                                                                                                                                               ;              ;
;          |scfifo_l481:auto_generated|                                                   ; 66 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 39 (0)           ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_9|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated                                                                                                                                    ;              ;
;             |a_dpfifo_8s71:dpfifo|                                                      ; 66 (40)     ; 39 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (24)      ; 0 (0)             ; 39 (16)          ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_9|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo                                                                                                               ;              ;
;                |altsyncram_u1g1:FIFOram|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_9|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram                                                                                       ;              ;
;                |cntr_9s7:usedw_counter|                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_9|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter                                                                                        ;              ;
;                |cntr_srb:rd_ptr_msb|                                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_9|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb                                                                                           ;              ;
;                |cntr_trb:wr_ptr|                                                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_rx:arinc_429_rx_inst_9|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr                                                                                               ;              ;
;    |arinc_429_tx:arinc_429_tx_inst_0|                                                   ; 336 (260)   ; 210 (171)                 ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 125 (88)     ; 38 (37)           ; 173 (133)        ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_0                                                                                                                                                                                        ;              ;
;       |lpm_xor:parity_xor|                                                              ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_0|lpm_xor:parity_xor                                                                                                                                                                     ;              ;
;       |scfifo:ARINC_429_wr_fifo|                                                        ; 68 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (0)       ; 1 (0)             ; 39 (0)           ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_0|scfifo:ARINC_429_wr_fifo                                                                                                                                                               ;              ;
;          |scfifo_4n81:auto_generated|                                                   ; 68 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (0)       ; 1 (0)             ; 39 (0)           ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_0|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated                                                                                                                                    ;              ;
;             |a_dpfifo_ne81:dpfifo|                                                      ; 68 (42)     ; 39 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (25)      ; 1 (1)             ; 39 (16)          ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_0|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo                                                                                                               ;              ;
;                |altsyncram_u1g1:FIFOram|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_0|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram                                                                                       ;              ;
;                |cntr_9s7:usedw_counter|                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_0|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_9s7:usedw_counter                                                                                        ;              ;
;                |cntr_srb:rd_ptr_msb|                                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_0|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_srb:rd_ptr_msb                                                                                           ;              ;
;                |cntr_trb:wr_ptr|                                                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_0|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_trb:wr_ptr                                                                                               ;              ;
;    |arinc_429_tx:arinc_429_tx_inst_1|                                                   ; 328 (252)   ; 210 (171)                 ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 118 (82)     ; 32 (32)           ; 178 (137)        ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_1                                                                                                                                                                                        ;              ;
;       |lpm_xor:parity_xor|                                                              ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_1|lpm_xor:parity_xor                                                                                                                                                                     ;              ;
;       |scfifo:ARINC_429_wr_fifo|                                                        ; 67 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 40 (0)           ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_1|scfifo:ARINC_429_wr_fifo                                                                                                                                                               ;              ;
;          |scfifo_4n81:auto_generated|                                                   ; 67 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 40 (0)           ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_1|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated                                                                                                                                    ;              ;
;             |a_dpfifo_ne81:dpfifo|                                                      ; 67 (41)     ; 39 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (24)      ; 0 (0)             ; 40 (17)          ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_1|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo                                                                                                               ;              ;
;                |altsyncram_u1g1:FIFOram|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_1|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram                                                                                       ;              ;
;                |cntr_9s7:usedw_counter|                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_1|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_9s7:usedw_counter                                                                                        ;              ;
;                |cntr_srb:rd_ptr_msb|                                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_1|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_srb:rd_ptr_msb                                                                                           ;              ;
;                |cntr_trb:wr_ptr|                                                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_1|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_trb:wr_ptr                                                                                               ;              ;
;    |arinc_429_tx:arinc_429_tx_inst_2|                                                   ; 331 (255)   ; 210 (171)                 ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 119 (82)     ; 35 (35)           ; 177 (137)        ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_2                                                                                                                                                                                        ;              ;
;       |lpm_xor:parity_xor|                                                              ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_2|lpm_xor:parity_xor                                                                                                                                                                     ;              ;
;       |scfifo:ARINC_429_wr_fifo|                                                        ; 67 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 39 (0)           ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_2|scfifo:ARINC_429_wr_fifo                                                                                                                                                               ;              ;
;          |scfifo_4n81:auto_generated|                                                   ; 67 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 39 (0)           ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_2|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated                                                                                                                                    ;              ;
;             |a_dpfifo_ne81:dpfifo|                                                      ; 67 (41)     ; 39 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (25)      ; 0 (0)             ; 39 (16)          ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_2|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo                                                                                                               ;              ;
;                |altsyncram_u1g1:FIFOram|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_2|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram                                                                                       ;              ;
;                |cntr_9s7:usedw_counter|                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_2|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_9s7:usedw_counter                                                                                        ;              ;
;                |cntr_srb:rd_ptr_msb|                                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_2|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_srb:rd_ptr_msb                                                                                           ;              ;
;                |cntr_trb:wr_ptr|                                                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_2|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_trb:wr_ptr                                                                                               ;              ;
;    |arinc_429_tx:arinc_429_tx_inst_3|                                                   ; 329 (253)   ; 210 (171)                 ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 118 (81)     ; 33 (33)           ; 178 (138)        ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_3                                                                                                                                                                                        ;              ;
;       |lpm_xor:parity_xor|                                                              ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_3|lpm_xor:parity_xor                                                                                                                                                                     ;              ;
;       |scfifo:ARINC_429_wr_fifo|                                                        ; 67 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 39 (0)           ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_3|scfifo:ARINC_429_wr_fifo                                                                                                                                                               ;              ;
;          |scfifo_4n81:auto_generated|                                                   ; 67 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 39 (0)           ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_3|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated                                                                                                                                    ;              ;
;             |a_dpfifo_ne81:dpfifo|                                                      ; 67 (41)     ; 39 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (25)      ; 0 (0)             ; 39 (16)          ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_3|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo                                                                                                               ;              ;
;                |altsyncram_u1g1:FIFOram|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_3|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram                                                                                       ;              ;
;                |cntr_9s7:usedw_counter|                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_3|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_9s7:usedw_counter                                                                                        ;              ;
;                |cntr_srb:rd_ptr_msb|                                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_3|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_srb:rd_ptr_msb                                                                                           ;              ;
;                |cntr_trb:wr_ptr|                                                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_3|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_trb:wr_ptr                                                                                               ;              ;
;    |arinc_429_tx:arinc_429_tx_inst_4|                                                   ; 329 (255)   ; 210 (171)                 ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 118 (83)     ; 34 (34)           ; 177 (135)        ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_4                                                                                                                                                                                        ;              ;
;       |lpm_xor:parity_xor|                                                              ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 2 (2)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_4|lpm_xor:parity_xor                                                                                                                                                                     ;              ;
;       |scfifo:ARINC_429_wr_fifo|                                                        ; 67 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 40 (0)           ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_4|scfifo:ARINC_429_wr_fifo                                                                                                                                                               ;              ;
;          |scfifo_4n81:auto_generated|                                                   ; 67 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 40 (0)           ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_4|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated                                                                                                                                    ;              ;
;             |a_dpfifo_ne81:dpfifo|                                                      ; 67 (41)     ; 39 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (25)      ; 0 (0)             ; 40 (16)          ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_4|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo                                                                                                               ;              ;
;                |altsyncram_u1g1:FIFOram|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_4|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram                                                                                       ;              ;
;                |cntr_9s7:usedw_counter|                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_4|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_9s7:usedw_counter                                                                                        ;              ;
;                |cntr_srb:rd_ptr_msb|                                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_4|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_srb:rd_ptr_msb                                                                                           ;              ;
;                |cntr_trb:wr_ptr|                                                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_4|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_trb:wr_ptr                                                                                               ;              ;
;    |arinc_429_tx:arinc_429_tx_inst_5|                                                   ; 332 (254)   ; 210 (171)                 ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 122 (83)     ; 36 (35)           ; 174 (136)        ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_5                                                                                                                                                                                        ;              ;
;       |lpm_xor:parity_xor|                                                              ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_5|lpm_xor:parity_xor                                                                                                                                                                     ;              ;
;       |scfifo:ARINC_429_wr_fifo|                                                        ; 68 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 29 (0)       ; 1 (0)             ; 38 (0)           ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_5|scfifo:ARINC_429_wr_fifo                                                                                                                                                               ;              ;
;          |scfifo_4n81:auto_generated|                                                   ; 68 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 29 (0)       ; 1 (0)             ; 38 (0)           ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_5|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated                                                                                                                                    ;              ;
;             |a_dpfifo_ne81:dpfifo|                                                      ; 68 (42)     ; 39 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 29 (26)      ; 1 (1)             ; 38 (15)          ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_5|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo                                                                                                               ;              ;
;                |altsyncram_u1g1:FIFOram|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_5|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram                                                                                       ;              ;
;                |cntr_9s7:usedw_counter|                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_5|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_9s7:usedw_counter                                                                                        ;              ;
;                |cntr_srb:rd_ptr_msb|                                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_5|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_srb:rd_ptr_msb                                                                                           ;              ;
;                |cntr_trb:wr_ptr|                                                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_5|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_trb:wr_ptr                                                                                               ;              ;
;    |arinc_429_tx:arinc_429_tx_inst_6|                                                   ; 328 (253)   ; 210 (171)                 ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 117 (81)     ; 32 (32)           ; 179 (138)        ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_6                                                                                                                                                                                        ;              ;
;       |lpm_xor:parity_xor|                                                              ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_6|lpm_xor:parity_xor                                                                                                                                                                     ;              ;
;       |scfifo:ARINC_429_wr_fifo|                                                        ; 67 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 41 (0)           ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_6|scfifo:ARINC_429_wr_fifo                                                                                                                                                               ;              ;
;          |scfifo_4n81:auto_generated|                                                   ; 67 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 41 (0)           ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_6|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated                                                                                                                                    ;              ;
;             |a_dpfifo_ne81:dpfifo|                                                      ; 67 (41)     ; 39 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (23)      ; 0 (0)             ; 41 (18)          ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_6|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo                                                                                                               ;              ;
;                |altsyncram_u1g1:FIFOram|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_6|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram                                                                                       ;              ;
;                |cntr_9s7:usedw_counter|                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_6|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_9s7:usedw_counter                                                                                        ;              ;
;                |cntr_srb:rd_ptr_msb|                                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_6|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_srb:rd_ptr_msb                                                                                           ;              ;
;                |cntr_trb:wr_ptr|                                                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_6|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_trb:wr_ptr                                                                                               ;              ;
;    |arinc_429_tx:arinc_429_tx_inst_7|                                                   ; 334 (258)   ; 210 (171)                 ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 123 (86)     ; 33 (33)           ; 178 (138)        ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_7                                                                                                                                                                                        ;              ;
;       |lpm_xor:parity_xor|                                                              ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_7|lpm_xor:parity_xor                                                                                                                                                                     ;              ;
;       |scfifo:ARINC_429_wr_fifo|                                                        ; 67 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 40 (0)           ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_7|scfifo:ARINC_429_wr_fifo                                                                                                                                                               ;              ;
;          |scfifo_4n81:auto_generated|                                                   ; 67 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 40 (0)           ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_7|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated                                                                                                                                    ;              ;
;             |a_dpfifo_ne81:dpfifo|                                                      ; 67 (41)     ; 39 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (24)      ; 0 (0)             ; 40 (17)          ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_7|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo                                                                                                               ;              ;
;                |altsyncram_u1g1:FIFOram|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_7|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram                                                                                       ;              ;
;                |cntr_9s7:usedw_counter|                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_7|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_9s7:usedw_counter                                                                                        ;              ;
;                |cntr_srb:rd_ptr_msb|                                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_7|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_srb:rd_ptr_msb                                                                                           ;              ;
;                |cntr_trb:wr_ptr|                                                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_7|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_trb:wr_ptr                                                                                               ;              ;
;    |arinc_429_tx:arinc_429_tx_inst_8|                                                   ; 335 (261)   ; 210 (171)                 ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 125 (90)     ; 36 (36)           ; 174 (132)        ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_8                                                                                                                                                                                        ;              ;
;       |lpm_xor:parity_xor|                                                              ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 3 (3)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_8|lpm_xor:parity_xor                                                                                                                                                                     ;              ;
;       |scfifo:ARINC_429_wr_fifo|                                                        ; 67 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 39 (0)           ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_8|scfifo:ARINC_429_wr_fifo                                                                                                                                                               ;              ;
;          |scfifo_4n81:auto_generated|                                                   ; 67 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 39 (0)           ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_8|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated                                                                                                                                    ;              ;
;             |a_dpfifo_ne81:dpfifo|                                                      ; 67 (41)     ; 39 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (25)      ; 0 (0)             ; 39 (16)          ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_8|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo                                                                                                               ;              ;
;                |altsyncram_u1g1:FIFOram|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_8|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram                                                                                       ;              ;
;                |cntr_9s7:usedw_counter|                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_8|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_9s7:usedw_counter                                                                                        ;              ;
;                |cntr_srb:rd_ptr_msb|                                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_8|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_srb:rd_ptr_msb                                                                                           ;              ;
;                |cntr_trb:wr_ptr|                                                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_8|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_trb:wr_ptr                                                                                               ;              ;
;    |arinc_429_tx:arinc_429_tx_inst_9|                                                   ; 337 (260)   ; 210 (171)                 ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 126 (90)     ; 32 (32)           ; 179 (138)        ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_9                                                                                                                                                                                        ;              ;
;       |lpm_xor:parity_xor|                                                              ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_9|lpm_xor:parity_xor                                                                                                                                                                     ;              ;
;       |scfifo:ARINC_429_wr_fifo|                                                        ; 67 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 41 (0)           ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_9|scfifo:ARINC_429_wr_fifo                                                                                                                                                               ;              ;
;          |scfifo_4n81:auto_generated|                                                   ; 67 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 41 (0)           ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_9|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated                                                                                                                                    ;              ;
;             |a_dpfifo_ne81:dpfifo|                                                      ; 67 (41)     ; 39 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (23)      ; 0 (0)             ; 41 (18)          ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_9|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo                                                                                                               ;              ;
;                |altsyncram_u1g1:FIFOram|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_9|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram                                                                                       ;              ;
;                |cntr_9s7:usedw_counter|                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_9|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_9s7:usedw_counter                                                                                        ;              ;
;                |cntr_srb:rd_ptr_msb|                                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_9|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_srb:rd_ptr_msb                                                                                           ;              ;
;                |cntr_trb:wr_ptr|                                                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_429_tx:arinc_429_tx_inst_9|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_trb:wr_ptr                                                                                               ;              ;
;    |arinc_708:arinc_708_inst_a|                                                         ; 4934 (4690) ; 4154 (3967)               ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 778 (721)    ; 1000 (961)        ; 3156 (3008)      ; |pcie_top|arinc_708:arinc_708_inst_a                                                                                                                                                                                              ;              ;
;       |rx_fifo:read_fifo_component|                                                     ; 124 (0)     ; 96 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (0)       ; 18 (0)            ; 79 (0)           ; |pcie_top|arinc_708:arinc_708_inst_a|rx_fifo:read_fifo_component                                                                                                                                                                  ;              ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                            ; 124 (0)     ; 96 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (0)       ; 18 (0)            ; 79 (0)           ; |pcie_top|arinc_708:arinc_708_inst_a|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                ;              ;
;             |dcfifo_tmn1:auto_generated|                                                ; 124 (49)    ; 96 (36)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (2)       ; 18 (10)           ; 79 (14)          ; |pcie_top|arinc_708:arinc_708_inst_a|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated                                                                                     ;              ;
;                |a_gray2bin_0mb:wrptr_g_gray2bin|                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |pcie_top|arinc_708:arinc_708_inst_a|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|a_gray2bin_0mb:wrptr_g_gray2bin                                                     ;              ;
;                |a_gray2bin_0mb:ws_dgrp_gray2bin|                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; |pcie_top|arinc_708:arinc_708_inst_a|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|a_gray2bin_0mb:ws_dgrp_gray2bin                                                     ;              ;
;                |a_graycounter_qoc:wrptr_g1p|                                            ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; |pcie_top|arinc_708:arinc_708_inst_a|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|a_graycounter_qoc:wrptr_g1p                                                         ;              ;
;                |a_graycounter_va7:rdptr_g1p|                                            ; 20 (20)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 14 (14)          ; |pcie_top|arinc_708:arinc_708_inst_a|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|a_graycounter_va7:rdptr_g1p                                                         ;              ;
;                |alt_synch_pipe_vd8:ws_dgrp|                                             ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 2 (0)            ; |pcie_top|arinc_708:arinc_708_inst_a|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                                                          ;              ;
;                   |dffpipe_ue9:dffpipe3|                                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 2 (2)            ; |pcie_top|arinc_708:arinc_708_inst_a|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_ue9:dffpipe3                                     ;              ;
;                |altsyncram_4c31:fifo_ram|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_708:arinc_708_inst_a|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|altsyncram_4c31:fifo_ram                                                            ;              ;
;                |cntr_08e:cntr_b|                                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |pcie_top|arinc_708:arinc_708_inst_a|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|cntr_08e:cntr_b                                                                     ;              ;
;                |dffpipe_oe9:ws_brp|                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |pcie_top|arinc_708:arinc_708_inst_a|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|dffpipe_oe9:ws_brp                                                                  ;              ;
;                |dffpipe_qe9:ws_bwp|                                                     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |pcie_top|arinc_708:arinc_708_inst_a|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|dffpipe_qe9:ws_bwp                                                                  ;              ;
;                |mux_d68:rdemp_eq_comp_lsb_mux|                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |pcie_top|arinc_708:arinc_708_inst_a|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|mux_d68:rdemp_eq_comp_lsb_mux                                                       ;              ;
;                |mux_d68:rdemp_eq_comp_msb_mux|                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |pcie_top|arinc_708:arinc_708_inst_a|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|mux_d68:rdemp_eq_comp_msb_mux                                                       ;              ;
;                |mux_d68:wrfull_eq_comp_lsb_mux|                                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |pcie_top|arinc_708:arinc_708_inst_a|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|mux_d68:wrfull_eq_comp_lsb_mux                                                      ;              ;
;                |mux_d68:wrfull_eq_comp_msb_mux|                                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |pcie_top|arinc_708:arinc_708_inst_a|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|mux_d68:wrfull_eq_comp_msb_mux                                                      ;              ;
;       |wx_fifo:write_fifo_component|                                                    ; 121 (0)     ; 91 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (0)       ; 21 (0)            ; 70 (0)           ; |pcie_top|arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component                                                                                                                                                                 ;              ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                            ; 121 (0)     ; 91 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (0)       ; 21 (0)            ; 70 (0)           ; |pcie_top|arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                               ;              ;
;             |dcfifo_lqk1:auto_generated|                                                ; 121 (48)    ; 91 (34)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (6)       ; 21 (10)           ; 70 (14)          ; |pcie_top|arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated                                                                                    ;              ;
;                |a_gray2bin_okb:rdptr_g_gray2bin|                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |pcie_top|arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|a_gray2bin_okb:rdptr_g_gray2bin                                                    ;              ;
;                |a_gray2bin_okb:rs_dgwp_gray2bin|                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |pcie_top|arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|a_gray2bin_okb:rs_dgwp_gray2bin                                                    ;              ;
;                |a_graycounter_jnc:wrptr_g1p|                                            ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 12 (12)          ; |pcie_top|arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|a_graycounter_jnc:wrptr_g1p                                                        ;              ;
;                |a_graycounter_m97:rdptr_g1p|                                            ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 13 (13)          ; |pcie_top|arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|a_graycounter_m97:rdptr_g1p                                                        ;              ;
;                |alt_synch_pipe_nc8:rs_dgwp|                                             ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 2 (0)            ; |pcie_top|arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|alt_synch_pipe_nc8:rs_dgwp                                                         ;              ;
;                   |dffpipe_id9:dffpipe3|                                                ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 2 (2)            ; |pcie_top|arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_id9:dffpipe3                                    ;              ;
;                |altsyncram_8c31:fifo_ram|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram                                                           ;              ;
;                |cmpr_5a6:rdempty_eq_comp1_lsb|                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|cmpr_5a6:rdempty_eq_comp1_lsb                                                      ;              ;
;                |cntr_18e:cntr_b|                                                        ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |pcie_top|arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|cntr_18e:cntr_b                                                                    ;              ;
;                |dffpipe_gd9:rs_bwp|                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|dffpipe_gd9:rs_bwp                                                                 ;              ;
;                |dffpipe_qe9:rs_brp|                                                     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 9 (9)            ; |pcie_top|arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|dffpipe_qe9:rs_brp                                                                 ;              ;
;                |mux_d68:rdemp_eq_comp_lsb_mux|                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |pcie_top|arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|mux_d68:rdemp_eq_comp_lsb_mux                                                      ;              ;
;                |mux_d68:rdemp_eq_comp_msb_mux|                                          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |pcie_top|arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|mux_d68:rdemp_eq_comp_msb_mux                                                      ;              ;
;                |mux_d68:wrfull_eq_comp_lsb_mux|                                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |pcie_top|arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|mux_d68:wrfull_eq_comp_lsb_mux                                                     ;              ;
;                |mux_d68:wrfull_eq_comp_msb_mux|                                         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |pcie_top|arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|mux_d68:wrfull_eq_comp_msb_mux                                                     ;              ;
;    |arinc_708:arinc_708_inst_b|                                                         ; 5024 (4775) ; 4154 (3967)               ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 867 (805)    ; 1055 (1013)       ; 3102 (2959)      ; |pcie_top|arinc_708:arinc_708_inst_b                                                                                                                                                                                              ;              ;
;       |rx_fifo:read_fifo_component|                                                     ; 125 (0)     ; 96 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 29 (0)       ; 19 (0)            ; 77 (0)           ; |pcie_top|arinc_708:arinc_708_inst_b|rx_fifo:read_fifo_component                                                                                                                                                                  ;              ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                            ; 125 (0)     ; 96 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 29 (0)       ; 19 (0)            ; 77 (0)           ; |pcie_top|arinc_708:arinc_708_inst_b|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                ;              ;
;             |dcfifo_tmn1:auto_generated|                                                ; 125 (48)    ; 96 (36)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 29 (4)       ; 19 (12)           ; 77 (12)          ; |pcie_top|arinc_708:arinc_708_inst_b|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated                                                                                     ;              ;
;                |a_gray2bin_0mb:wrptr_g_gray2bin|                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_708:arinc_708_inst_b|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|a_gray2bin_0mb:wrptr_g_gray2bin                                                     ;              ;
;                |a_gray2bin_0mb:ws_dgrp_gray2bin|                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |pcie_top|arinc_708:arinc_708_inst_b|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|a_gray2bin_0mb:ws_dgrp_gray2bin                                                     ;              ;
;                |a_graycounter_qoc:wrptr_g1p|                                            ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; |pcie_top|arinc_708:arinc_708_inst_b|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|a_graycounter_qoc:wrptr_g1p                                                         ;              ;
;                |a_graycounter_va7:rdptr_g1p|                                            ; 20 (20)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 14 (14)          ; |pcie_top|arinc_708:arinc_708_inst_b|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|a_graycounter_va7:rdptr_g1p                                                         ;              ;
;                |alt_synch_pipe_vd8:ws_dgrp|                                             ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 4 (0)            ; |pcie_top|arinc_708:arinc_708_inst_b|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                                                          ;              ;
;                   |dffpipe_ue9:dffpipe3|                                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 4 (4)            ; |pcie_top|arinc_708:arinc_708_inst_b|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_ue9:dffpipe3                                     ;              ;
;                |altsyncram_4c31:fifo_ram|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_708:arinc_708_inst_b|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|altsyncram_4c31:fifo_ram                                                            ;              ;
;                |cntr_08e:cntr_b|                                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |pcie_top|arinc_708:arinc_708_inst_b|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|cntr_08e:cntr_b                                                                     ;              ;
;                |dffpipe_oe9:ws_brp|                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |pcie_top|arinc_708:arinc_708_inst_b|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|dffpipe_oe9:ws_brp                                                                  ;              ;
;                |dffpipe_qe9:ws_bwp|                                                     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |pcie_top|arinc_708:arinc_708_inst_b|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|dffpipe_qe9:ws_bwp                                                                  ;              ;
;                |mux_d68:rdemp_eq_comp_lsb_mux|                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |pcie_top|arinc_708:arinc_708_inst_b|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|mux_d68:rdemp_eq_comp_lsb_mux                                                       ;              ;
;                |mux_d68:rdemp_eq_comp_msb_mux|                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |pcie_top|arinc_708:arinc_708_inst_b|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|mux_d68:rdemp_eq_comp_msb_mux                                                       ;              ;
;                |mux_d68:wrfull_eq_comp_lsb_mux|                                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |pcie_top|arinc_708:arinc_708_inst_b|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|mux_d68:wrfull_eq_comp_lsb_mux                                                      ;              ;
;                |mux_d68:wrfull_eq_comp_msb_mux|                                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |pcie_top|arinc_708:arinc_708_inst_b|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|mux_d68:wrfull_eq_comp_msb_mux                                                      ;              ;
;       |wx_fifo:write_fifo_component|                                                    ; 124 (0)     ; 91 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 33 (0)       ; 23 (0)            ; 68 (0)           ; |pcie_top|arinc_708:arinc_708_inst_b|wx_fifo:write_fifo_component                                                                                                                                                                 ;              ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                            ; 124 (0)     ; 91 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 33 (0)       ; 23 (0)            ; 68 (0)           ; |pcie_top|arinc_708:arinc_708_inst_b|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                               ;              ;
;             |dcfifo_lqk1:auto_generated|                                                ; 124 (50)    ; 91 (34)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 33 (9)       ; 23 (16)           ; 68 (11)          ; |pcie_top|arinc_708:arinc_708_inst_b|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated                                                                                    ;              ;
;                |a_gray2bin_okb:rdptr_g_gray2bin|                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |pcie_top|arinc_708:arinc_708_inst_b|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|a_gray2bin_okb:rdptr_g_gray2bin                                                    ;              ;
;                |a_gray2bin_okb:rs_dgwp_gray2bin|                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_708:arinc_708_inst_b|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|a_gray2bin_okb:rs_dgwp_gray2bin                                                    ;              ;
;                |a_graycounter_jnc:wrptr_g1p|                                            ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 13 (13)          ; |pcie_top|arinc_708:arinc_708_inst_b|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|a_graycounter_jnc:wrptr_g1p                                                        ;              ;
;                |a_graycounter_m97:rdptr_g1p|                                            ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 12 (12)          ; |pcie_top|arinc_708:arinc_708_inst_b|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|a_graycounter_m97:rdptr_g1p                                                        ;              ;
;                |alt_synch_pipe_nc8:rs_dgwp|                                             ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 4 (0)            ; |pcie_top|arinc_708:arinc_708_inst_b|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|alt_synch_pipe_nc8:rs_dgwp                                                         ;              ;
;                   |dffpipe_id9:dffpipe3|                                                ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 4 (4)            ; |pcie_top|arinc_708:arinc_708_inst_b|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_id9:dffpipe3                                    ;              ;
;                |altsyncram_8c31:fifo_ram|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_708:arinc_708_inst_b|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram                                                           ;              ;
;                |cmpr_5a6:rdempty_eq_comp1_lsb|                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_708:arinc_708_inst_b|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|cmpr_5a6:rdempty_eq_comp1_lsb                                                      ;              ;
;                |cntr_18e:cntr_b|                                                        ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |pcie_top|arinc_708:arinc_708_inst_b|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|cntr_18e:cntr_b                                                                    ;              ;
;                |dffpipe_gd9:rs_bwp|                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_708:arinc_708_inst_b|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|dffpipe_gd9:rs_bwp                                                                 ;              ;
;                |dffpipe_qe9:rs_brp|                                                     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |pcie_top|arinc_708:arinc_708_inst_b|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|dffpipe_qe9:rs_brp                                                                 ;              ;
;                |mux_d68:rdemp_eq_comp_lsb_mux|                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |pcie_top|arinc_708:arinc_708_inst_b|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|mux_d68:rdemp_eq_comp_lsb_mux                                                      ;              ;
;                |mux_d68:rdemp_eq_comp_msb_mux|                                          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |pcie_top|arinc_708:arinc_708_inst_b|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|mux_d68:rdemp_eq_comp_msb_mux                                                      ;              ;
;                |mux_d68:wrfull_eq_comp_lsb_mux|                                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |pcie_top|arinc_708:arinc_708_inst_b|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|mux_d68:wrfull_eq_comp_lsb_mux                                                     ;              ;
;                |mux_d68:wrfull_eq_comp_msb_mux|                                         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |pcie_top|arinc_708:arinc_708_inst_b|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|mux_d68:wrfull_eq_comp_msb_mux                                                     ;              ;
;    |arinc_825:arinc_825_inst_a|                                                         ; 614 (259)   ; 335 (113)                 ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 270 (146)    ; 46 (7)            ; 298 (108)        ; |pcie_top|arinc_825:arinc_825_inst_a                                                                                                                                                                                              ;              ;
;       |indata_changer:indata_changer_inst|                                              ; 105 (105)   ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 41 (41)          ; |pcie_top|arinc_825:arinc_825_inst_a|indata_changer:indata_changer_inst                                                                                                                                                           ;              ;
;       |rd_fifo:rd_fifo_inst|                                                            ; 125 (0)     ; 97 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (0)       ; 21 (0)            ; 77 (0)           ; |pcie_top|arinc_825:arinc_825_inst_a|rd_fifo:rd_fifo_inst                                                                                                                                                                         ;              ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                            ; 125 (0)     ; 97 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (0)       ; 21 (0)            ; 77 (0)           ; |pcie_top|arinc_825:arinc_825_inst_a|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                       ;              ;
;             |dcfifo_jrp1:auto_generated|                                                ; 125 (50)    ; 97 (36)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (4)       ; 21 (13)           ; 77 (12)          ; |pcie_top|arinc_825:arinc_825_inst_a|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated                                                                                            ;              ;
;                |a_gray2bin_0mb:wrptr_g_gray2bin|                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |pcie_top|arinc_825:arinc_825_inst_a|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|a_gray2bin_0mb:wrptr_g_gray2bin                                                            ;              ;
;                |a_gray2bin_0mb:ws_dgrp_gray2bin|                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |pcie_top|arinc_825:arinc_825_inst_a|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|a_gray2bin_0mb:ws_dgrp_gray2bin                                                            ;              ;
;                |a_graycounter_qoc:wrptr_g1p|                                            ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; |pcie_top|arinc_825:arinc_825_inst_a|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|a_graycounter_qoc:wrptr_g1p                                                                ;              ;
;                |a_graycounter_va7:rdptr_g1p|                                            ; 20 (20)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (16)          ; |pcie_top|arinc_825:arinc_825_inst_a|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|a_graycounter_va7:rdptr_g1p                                                                ;              ;
;                |alt_synch_pipe_ud8:ws_dgrp|                                             ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 4 (0)            ; |pcie_top|arinc_825:arinc_825_inst_a|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|alt_synch_pipe_ud8:ws_dgrp                                                                 ;              ;
;                   |dffpipe_pe9:dffpipe12|                                               ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 4 (4)            ; |pcie_top|arinc_825:arinc_825_inst_a|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|alt_synch_pipe_ud8:ws_dgrp|dffpipe_pe9:dffpipe12                                           ;              ;
;                |altsyncram_4c31:fifo_ram|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_825:arinc_825_inst_a|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|altsyncram_4c31:fifo_ram                                                                   ;              ;
;                |cntr_08e:cntr_b|                                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |pcie_top|arinc_825:arinc_825_inst_a|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|cntr_08e:cntr_b                                                                            ;              ;
;                |dffpipe_8d9:wrfull_reg|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pcie_top|arinc_825:arinc_825_inst_a|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|dffpipe_8d9:wrfull_reg                                                                     ;              ;
;                |dffpipe_oe9:ws_brp|                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |pcie_top|arinc_825:arinc_825_inst_a|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|dffpipe_oe9:ws_brp                                                                         ;              ;
;                |dffpipe_qe9:ws_bwp|                                                     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |pcie_top|arinc_825:arinc_825_inst_a|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|dffpipe_qe9:ws_bwp                                                                         ;              ;
;                |mux_d68:rdemp_eq_comp_lsb_mux|                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |pcie_top|arinc_825:arinc_825_inst_a|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|mux_d68:rdemp_eq_comp_lsb_mux                                                              ;              ;
;                |mux_d68:rdemp_eq_comp_msb_mux|                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |pcie_top|arinc_825:arinc_825_inst_a|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|mux_d68:rdemp_eq_comp_msb_mux                                                              ;              ;
;                |mux_d68:wrfull_eq_comp_lsb_mux|                                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |pcie_top|arinc_825:arinc_825_inst_a|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|mux_d68:wrfull_eq_comp_lsb_mux                                                             ;              ;
;                |mux_d68:wrfull_eq_comp_msb_mux|                                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |pcie_top|arinc_825:arinc_825_inst_a|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|mux_d68:wrfull_eq_comp_msb_mux                                                             ;              ;
;       |wr_fifo:wr_fifo_inst|                                                            ; 125 (0)     ; 92 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 33 (0)       ; 18 (0)            ; 74 (0)           ; |pcie_top|arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst                                                                                                                                                                         ;              ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                            ; 125 (0)     ; 92 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 33 (0)       ; 18 (0)            ; 74 (0)           ; |pcie_top|arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                       ;              ;
;             |dcfifo_0kn1:auto_generated|                                                ; 125 (50)    ; 92 (34)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 33 (5)       ; 18 (9)            ; 74 (15)          ; |pcie_top|arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated                                                                                            ;              ;
;                |a_gray2bin_okb:rdptr_g_gray2bin|                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |pcie_top|arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|a_gray2bin_okb:rdptr_g_gray2bin                                                            ;              ;
;                |a_gray2bin_okb:rs_dgwp_gray2bin|                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 2 (2)            ; |pcie_top|arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|a_gray2bin_okb:rs_dgwp_gray2bin                                                            ;              ;
;                |a_graycounter_jnc:wrptr_g1p|                                            ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 13 (13)          ; |pcie_top|arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|a_graycounter_jnc:wrptr_g1p                                                                ;              ;
;                |a_graycounter_m97:rdptr_g1p|                                            ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 13 (13)          ; |pcie_top|arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|a_graycounter_m97:rdptr_g1p                                                                ;              ;
;                |alt_synch_pipe_mc8:rs_dgwp|                                             ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 1 (0)            ; |pcie_top|arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|alt_synch_pipe_mc8:rs_dgwp                                                                 ;              ;
;                   |dffpipe_hd9:dffpipe13|                                               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 1 (1)            ; |pcie_top|arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|alt_synch_pipe_mc8:rs_dgwp|dffpipe_hd9:dffpipe13                                           ;              ;
;                |altsyncram_8c31:fifo_ram|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|altsyncram_8c31:fifo_ram                                                                   ;              ;
;                |cmpr_4a6:wrfull_eq_comp1_msb|                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|cmpr_4a6:wrfull_eq_comp1_msb                                                               ;              ;
;                |cmpr_jb6:rdfull_eq_comp|                                                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |pcie_top|arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|cmpr_jb6:rdfull_eq_comp                                                                    ;              ;
;                |cntr_18e:cntr_b|                                                        ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |pcie_top|arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|cntr_18e:cntr_b                                                                            ;              ;
;                |dffpipe_8d9:rdfull_reg|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pcie_top|arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|dffpipe_8d9:rdfull_reg                                                                     ;              ;
;                |dffpipe_gd9:rs_bwp|                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |pcie_top|arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|dffpipe_gd9:rs_bwp                                                                         ;              ;
;                |dffpipe_qe9:rs_brp|                                                     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |pcie_top|arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|dffpipe_qe9:rs_brp                                                                         ;              ;
;                |mux_d68:rdemp_eq_comp_lsb_mux|                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |pcie_top|arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|mux_d68:rdemp_eq_comp_lsb_mux                                                              ;              ;
;                |mux_d68:rdemp_eq_comp_msb_mux|                                          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |pcie_top|arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|mux_d68:rdemp_eq_comp_msb_mux                                                              ;              ;
;                |mux_d68:wrfull_eq_comp_lsb_mux|                                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |pcie_top|arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|mux_d68:wrfull_eq_comp_lsb_mux                                                             ;              ;
;                |mux_d68:wrfull_eq_comp_msb_mux|                                         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |pcie_top|arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|mux_d68:wrfull_eq_comp_msb_mux                                                             ;              ;
;    |arinc_825:arinc_825_inst_b|                                                         ; 611 (259)   ; 335 (113)                 ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 267 (145)    ; 44 (7)            ; 300 (109)        ; |pcie_top|arinc_825:arinc_825_inst_b                                                                                                                                                                                              ;              ;
;       |indata_changer:indata_changer_inst|                                              ; 104 (104)   ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 63 (63)      ; 0 (0)             ; 41 (41)          ; |pcie_top|arinc_825:arinc_825_inst_b|indata_changer:indata_changer_inst                                                                                                                                                           ;              ;
;       |rd_fifo:rd_fifo_inst|                                                            ; 126 (0)     ; 97 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 29 (0)       ; 21 (0)            ; 76 (0)           ; |pcie_top|arinc_825:arinc_825_inst_b|rd_fifo:rd_fifo_inst                                                                                                                                                                         ;              ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                            ; 126 (0)     ; 97 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 29 (0)       ; 21 (0)            ; 76 (0)           ; |pcie_top|arinc_825:arinc_825_inst_b|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                       ;              ;
;             |dcfifo_jrp1:auto_generated|                                                ; 126 (50)    ; 97 (36)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 29 (7)       ; 21 (15)           ; 76 (9)           ; |pcie_top|arinc_825:arinc_825_inst_b|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated                                                                                            ;              ;
;                |a_gray2bin_0mb:wrptr_g_gray2bin|                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |pcie_top|arinc_825:arinc_825_inst_b|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|a_gray2bin_0mb:wrptr_g_gray2bin                                                            ;              ;
;                |a_gray2bin_0mb:ws_dgrp_gray2bin|                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |pcie_top|arinc_825:arinc_825_inst_b|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|a_gray2bin_0mb:ws_dgrp_gray2bin                                                            ;              ;
;                |a_graycounter_qoc:wrptr_g1p|                                            ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |pcie_top|arinc_825:arinc_825_inst_b|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|a_graycounter_qoc:wrptr_g1p                                                                ;              ;
;                |a_graycounter_va7:rdptr_g1p|                                            ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; |pcie_top|arinc_825:arinc_825_inst_b|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|a_graycounter_va7:rdptr_g1p                                                                ;              ;
;                |alt_synch_pipe_ud8:ws_dgrp|                                             ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 4 (0)            ; |pcie_top|arinc_825:arinc_825_inst_b|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|alt_synch_pipe_ud8:ws_dgrp                                                                 ;              ;
;                   |dffpipe_pe9:dffpipe12|                                               ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 4 (4)            ; |pcie_top|arinc_825:arinc_825_inst_b|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|alt_synch_pipe_ud8:ws_dgrp|dffpipe_pe9:dffpipe12                                           ;              ;
;                |altsyncram_4c31:fifo_ram|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_825:arinc_825_inst_b|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|altsyncram_4c31:fifo_ram                                                                   ;              ;
;                |cntr_08e:cntr_b|                                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |pcie_top|arinc_825:arinc_825_inst_b|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|cntr_08e:cntr_b                                                                            ;              ;
;                |dffpipe_8d9:wrfull_reg|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pcie_top|arinc_825:arinc_825_inst_b|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|dffpipe_8d9:wrfull_reg                                                                     ;              ;
;                |dffpipe_oe9:ws_brp|                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |pcie_top|arinc_825:arinc_825_inst_b|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|dffpipe_oe9:ws_brp                                                                         ;              ;
;                |dffpipe_qe9:ws_bwp|                                                     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |pcie_top|arinc_825:arinc_825_inst_b|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|dffpipe_qe9:ws_bwp                                                                         ;              ;
;                |mux_d68:rdemp_eq_comp_lsb_mux|                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |pcie_top|arinc_825:arinc_825_inst_b|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|mux_d68:rdemp_eq_comp_lsb_mux                                                              ;              ;
;                |mux_d68:rdemp_eq_comp_msb_mux|                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |pcie_top|arinc_825:arinc_825_inst_b|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|mux_d68:rdemp_eq_comp_msb_mux                                                              ;              ;
;                |mux_d68:wrfull_eq_comp_lsb_mux|                                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |pcie_top|arinc_825:arinc_825_inst_b|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|mux_d68:wrfull_eq_comp_lsb_mux                                                             ;              ;
;                |mux_d68:wrfull_eq_comp_msb_mux|                                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |pcie_top|arinc_825:arinc_825_inst_b|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|mux_d68:wrfull_eq_comp_msb_mux                                                             ;              ;
;       |wr_fifo:wr_fifo_inst|                                                            ; 122 (0)     ; 92 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (0)       ; 16 (0)            ; 76 (0)           ; |pcie_top|arinc_825:arinc_825_inst_b|wr_fifo:wr_fifo_inst                                                                                                                                                                         ;              ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                            ; 122 (0)     ; 92 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (0)       ; 16 (0)            ; 76 (0)           ; |pcie_top|arinc_825:arinc_825_inst_b|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                       ;              ;
;             |dcfifo_0kn1:auto_generated|                                                ; 122 (48)    ; 92 (34)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (5)       ; 16 (11)           ; 76 (15)          ; |pcie_top|arinc_825:arinc_825_inst_b|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated                                                                                            ;              ;
;                |a_gray2bin_okb:rdptr_g_gray2bin|                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |pcie_top|arinc_825:arinc_825_inst_b|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|a_gray2bin_okb:rdptr_g_gray2bin                                                            ;              ;
;                |a_gray2bin_okb:rs_dgwp_gray2bin|                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |pcie_top|arinc_825:arinc_825_inst_b|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|a_gray2bin_okb:rs_dgwp_gray2bin                                                            ;              ;
;                |a_graycounter_jnc:wrptr_g1p|                                            ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (13)          ; |pcie_top|arinc_825:arinc_825_inst_b|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|a_graycounter_jnc:wrptr_g1p                                                                ;              ;
;                |a_graycounter_m97:rdptr_g1p|                                            ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 12 (12)          ; |pcie_top|arinc_825:arinc_825_inst_b|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|a_graycounter_m97:rdptr_g1p                                                                ;              ;
;                |alt_synch_pipe_mc8:rs_dgwp|                                             ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 5 (0)            ; |pcie_top|arinc_825:arinc_825_inst_b|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|alt_synch_pipe_mc8:rs_dgwp                                                                 ;              ;
;                   |dffpipe_hd9:dffpipe13|                                               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 5 (5)            ; |pcie_top|arinc_825:arinc_825_inst_b|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|alt_synch_pipe_mc8:rs_dgwp|dffpipe_hd9:dffpipe13                                           ;              ;
;                |altsyncram_8c31:fifo_ram|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|arinc_825:arinc_825_inst_b|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|altsyncram_8c31:fifo_ram                                                                   ;              ;
;                |cmpr_4a6:wrfull_eq_comp1_msb|                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pcie_top|arinc_825:arinc_825_inst_b|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|cmpr_4a6:wrfull_eq_comp1_msb                                                               ;              ;
;                |cmpr_jb6:rdfull_eq_comp|                                                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |pcie_top|arinc_825:arinc_825_inst_b|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|cmpr_jb6:rdfull_eq_comp                                                                    ;              ;
;                |cntr_18e:cntr_b|                                                        ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |pcie_top|arinc_825:arinc_825_inst_b|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|cntr_18e:cntr_b                                                                            ;              ;
;                |dffpipe_8d9:rdfull_reg|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pcie_top|arinc_825:arinc_825_inst_b|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|dffpipe_8d9:rdfull_reg                                                                     ;              ;
;                |dffpipe_gd9:rs_bwp|                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |pcie_top|arinc_825:arinc_825_inst_b|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|dffpipe_gd9:rs_bwp                                                                         ;              ;
;                |dffpipe_qe9:rs_brp|                                                     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |pcie_top|arinc_825:arinc_825_inst_b|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|dffpipe_qe9:rs_brp                                                                         ;              ;
;                |mux_d68:rdemp_eq_comp_lsb_mux|                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |pcie_top|arinc_825:arinc_825_inst_b|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|mux_d68:rdemp_eq_comp_lsb_mux                                                              ;              ;
;                |mux_d68:rdemp_eq_comp_msb_mux|                                          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |pcie_top|arinc_825:arinc_825_inst_b|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|mux_d68:rdemp_eq_comp_msb_mux                                                              ;              ;
;                |mux_d68:wrfull_eq_comp_lsb_mux|                                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |pcie_top|arinc_825:arinc_825_inst_b|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|mux_d68:wrfull_eq_comp_lsb_mux                                                             ;              ;
;                |mux_d68:wrfull_eq_comp_msb_mux|                                         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |pcie_top|arinc_825:arinc_825_inst_b|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|mux_d68:wrfull_eq_comp_msb_mux                                                             ;              ;
;    |lpm_counter:alive_led_cnt|                                                          ; 26 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 26 (0)           ; |pcie_top|lpm_counter:alive_led_cnt                                                                                                                                                                                               ;              ;
;       |cntr_blg:auto_generated|                                                         ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 26 (26)          ; |pcie_top|lpm_counter:alive_led_cnt|cntr_blg:auto_generated                                                                                                                                                                       ;              ;
;    |lpm_counter:reconfig_alive_led_cnt|                                                 ; 27 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 27 (0)           ; |pcie_top|lpm_counter:reconfig_alive_led_cnt                                                                                                                                                                                      ;              ;
;       |cntr_clg:auto_generated|                                                         ; 27 (27)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 27 (27)          ; |pcie_top|lpm_counter:reconfig_alive_led_cnt|cntr_clg:auto_generated                                                                                                                                                              ;              ;
;    |lpm_ff:A429_LOOP_SRC_ff[0]|                                                         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |pcie_top|lpm_ff:A429_LOOP_SRC_ff[0]                                                                                                                                                                                              ;              ;
;    |lpm_ff:A429_LOOP_SRC_ff[10]|                                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |pcie_top|lpm_ff:A429_LOOP_SRC_ff[10]                                                                                                                                                                                             ;              ;
;    |lpm_ff:A429_LOOP_SRC_ff[11]|                                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |pcie_top|lpm_ff:A429_LOOP_SRC_ff[11]                                                                                                                                                                                             ;              ;
;    |lpm_ff:A429_LOOP_SRC_ff[12]|                                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |pcie_top|lpm_ff:A429_LOOP_SRC_ff[12]                                                                                                                                                                                             ;              ;
;    |lpm_ff:A429_LOOP_SRC_ff[13]|                                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |pcie_top|lpm_ff:A429_LOOP_SRC_ff[13]                                                                                                                                                                                             ;              ;
;    |lpm_ff:A429_LOOP_SRC_ff[14]|                                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |pcie_top|lpm_ff:A429_LOOP_SRC_ff[14]                                                                                                                                                                                             ;              ;
;    |lpm_ff:A429_LOOP_SRC_ff[15]|                                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |pcie_top|lpm_ff:A429_LOOP_SRC_ff[15]                                                                                                                                                                                             ;              ;
;    |lpm_ff:A429_LOOP_SRC_ff[1]|                                                         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |pcie_top|lpm_ff:A429_LOOP_SRC_ff[1]                                                                                                                                                                                              ;              ;
;    |lpm_ff:A429_LOOP_SRC_ff[2]|                                                         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |pcie_top|lpm_ff:A429_LOOP_SRC_ff[2]                                                                                                                                                                                              ;              ;
;    |lpm_ff:A429_LOOP_SRC_ff[3]|                                                         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |pcie_top|lpm_ff:A429_LOOP_SRC_ff[3]                                                                                                                                                                                              ;              ;
;    |lpm_ff:A429_LOOP_SRC_ff[4]|                                                         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |pcie_top|lpm_ff:A429_LOOP_SRC_ff[4]                                                                                                                                                                                              ;              ;
;    |lpm_ff:A429_LOOP_SRC_ff[5]|                                                         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |pcie_top|lpm_ff:A429_LOOP_SRC_ff[5]                                                                                                                                                                                              ;              ;
;    |lpm_ff:A429_LOOP_SRC_ff[6]|                                                         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |pcie_top|lpm_ff:A429_LOOP_SRC_ff[6]                                                                                                                                                                                              ;              ;
;    |lpm_ff:A429_LOOP_SRC_ff[7]|                                                         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |pcie_top|lpm_ff:A429_LOOP_SRC_ff[7]                                                                                                                                                                                              ;              ;
;    |lpm_ff:A429_LOOP_SRC_ff[8]|                                                         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |pcie_top|lpm_ff:A429_LOOP_SRC_ff[8]                                                                                                                                                                                              ;              ;
;    |lpm_ff:A429_LOOP_SRC_ff[9]|                                                         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |pcie_top|lpm_ff:A429_LOOP_SRC_ff[9]                                                                                                                                                                                              ;              ;
;    |lpm_ff:A429_LOOP_data_ff[0]|                                                        ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |pcie_top|lpm_ff:A429_LOOP_data_ff[0]                                                                                                                                                                                             ;              ;
;    |lpm_ff:A429_LOOP_data_ff[10]|                                                       ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |pcie_top|lpm_ff:A429_LOOP_data_ff[10]                                                                                                                                                                                            ;              ;
;    |lpm_ff:A429_LOOP_data_ff[11]|                                                       ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 3 (3)            ; |pcie_top|lpm_ff:A429_LOOP_data_ff[11]                                                                                                                                                                                            ;              ;
;    |lpm_ff:A429_LOOP_data_ff[12]|                                                       ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; |pcie_top|lpm_ff:A429_LOOP_data_ff[12]                                                                                                                                                                                            ;              ;
;    |lpm_ff:A429_LOOP_data_ff[13]|                                                       ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |pcie_top|lpm_ff:A429_LOOP_data_ff[13]                                                                                                                                                                                            ;              ;
;    |lpm_ff:A429_LOOP_data_ff[14]|                                                       ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |pcie_top|lpm_ff:A429_LOOP_data_ff[14]                                                                                                                                                                                            ;              ;
;    |lpm_ff:A429_LOOP_data_ff[15]|                                                       ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |pcie_top|lpm_ff:A429_LOOP_data_ff[15]                                                                                                                                                                                            ;              ;
;    |lpm_ff:A429_LOOP_data_ff[1]|                                                        ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |pcie_top|lpm_ff:A429_LOOP_data_ff[1]                                                                                                                                                                                             ;              ;
;    |lpm_ff:A429_LOOP_data_ff[2]|                                                        ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |pcie_top|lpm_ff:A429_LOOP_data_ff[2]                                                                                                                                                                                             ;              ;
;    |lpm_ff:A429_LOOP_data_ff[3]|                                                        ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |pcie_top|lpm_ff:A429_LOOP_data_ff[3]                                                                                                                                                                                             ;              ;
;    |lpm_ff:A429_LOOP_data_ff[4]|                                                        ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |pcie_top|lpm_ff:A429_LOOP_data_ff[4]                                                                                                                                                                                             ;              ;
;    |lpm_ff:A429_LOOP_data_ff[5]|                                                        ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 3 (3)            ; |pcie_top|lpm_ff:A429_LOOP_data_ff[5]                                                                                                                                                                                             ;              ;
;    |lpm_ff:A429_LOOP_data_ff[6]|                                                        ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |pcie_top|lpm_ff:A429_LOOP_data_ff[6]                                                                                                                                                                                             ;              ;
;    |lpm_ff:A429_LOOP_data_ff[7]|                                                        ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |pcie_top|lpm_ff:A429_LOOP_data_ff[7]                                                                                                                                                                                             ;              ;
;    |lpm_ff:A429_LOOP_data_ff[8]|                                                        ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; |pcie_top|lpm_ff:A429_LOOP_data_ff[8]                                                                                                                                                                                             ;              ;
;    |lpm_ff:A429_LOOP_data_ff[9]|                                                        ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 3 (3)            ; |pcie_top|lpm_ff:A429_LOOP_data_ff[9]                                                                                                                                                                                             ;              ;
;    |lpm_ff:A429_LOOP_ff[0]|                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pcie_top|lpm_ff:A429_LOOP_ff[0]                                                                                                                                                                                                  ;              ;
;    |lpm_ff:A429_LOOP_ff[10]|                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pcie_top|lpm_ff:A429_LOOP_ff[10]                                                                                                                                                                                                 ;              ;
;    |lpm_ff:A429_LOOP_ff[11]|                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pcie_top|lpm_ff:A429_LOOP_ff[11]                                                                                                                                                                                                 ;              ;
;    |lpm_ff:A429_LOOP_ff[12]|                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pcie_top|lpm_ff:A429_LOOP_ff[12]                                                                                                                                                                                                 ;              ;
;    |lpm_ff:A429_LOOP_ff[13]|                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pcie_top|lpm_ff:A429_LOOP_ff[13]                                                                                                                                                                                                 ;              ;
;    |lpm_ff:A429_LOOP_ff[14]|                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pcie_top|lpm_ff:A429_LOOP_ff[14]                                                                                                                                                                                                 ;              ;
;    |lpm_ff:A429_LOOP_ff[15]|                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pcie_top|lpm_ff:A429_LOOP_ff[15]                                                                                                                                                                                                 ;              ;
;    |lpm_ff:A429_LOOP_ff[1]|                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pcie_top|lpm_ff:A429_LOOP_ff[1]                                                                                                                                                                                                  ;              ;
;    |lpm_ff:A429_LOOP_ff[2]|                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pcie_top|lpm_ff:A429_LOOP_ff[2]                                                                                                                                                                                                  ;              ;
;    |lpm_ff:A429_LOOP_ff[3]|                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pcie_top|lpm_ff:A429_LOOP_ff[3]                                                                                                                                                                                                  ;              ;
;    |lpm_ff:A429_LOOP_ff[4]|                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pcie_top|lpm_ff:A429_LOOP_ff[4]                                                                                                                                                                                                  ;              ;
;    |lpm_ff:A429_LOOP_ff[5]|                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pcie_top|lpm_ff:A429_LOOP_ff[5]                                                                                                                                                                                                  ;              ;
;    |lpm_ff:A429_LOOP_ff[6]|                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pcie_top|lpm_ff:A429_LOOP_ff[6]                                                                                                                                                                                                  ;              ;
;    |lpm_ff:A429_LOOP_ff[7]|                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pcie_top|lpm_ff:A429_LOOP_ff[7]                                                                                                                                                                                                  ;              ;
;    |lpm_ff:A429_LOOP_ff[8]|                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pcie_top|lpm_ff:A429_LOOP_ff[8]                                                                                                                                                                                                  ;              ;
;    |lpm_ff:A429_LOOP_ff[9]|                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pcie_top|lpm_ff:A429_LOOP_ff[9]                                                                                                                                                                                                  ;              ;
;    |lpm_ff:A708_LOOP_SRC_ff[0]|                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pcie_top|lpm_ff:A708_LOOP_SRC_ff[0]                                                                                                                                                                                              ;              ;
;    |lpm_ff:A708_LOOP_SRC_ff[1]|                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pcie_top|lpm_ff:A708_LOOP_SRC_ff[1]                                                                                                                                                                                              ;              ;
;    |lpm_ff:A708_LOOP_data_ff[0]|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |pcie_top|lpm_ff:A708_LOOP_data_ff[0]                                                                                                                                                                                             ;              ;
;    |lpm_ff:A708_LOOP_data_ff[1]|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |pcie_top|lpm_ff:A708_LOOP_data_ff[1]                                                                                                                                                                                             ;              ;
;    |lpm_ff:A708_LOOP_ff[0]|                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pcie_top|lpm_ff:A708_LOOP_ff[0]                                                                                                                                                                                                  ;              ;
;    |lpm_ff:A708_LOOP_ff[1]|                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pcie_top|lpm_ff:A708_LOOP_ff[1]                                                                                                                                                                                                  ;              ;
;    |lpm_ff:EXT_MUX_LB_CTRL_ff|                                                          ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |pcie_top|lpm_ff:EXT_MUX_LB_CTRL_ff                                                                                                                                                                                               ;              ;
;    |lpm_ff:EXT_MUX_LB_CTRL|                                                             ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |pcie_top|lpm_ff:EXT_MUX_LB_CTRL                                                                                                                                                                                                  ;              ;
;    |lpm_ff:INT_CTRL_ff|                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pcie_top|lpm_ff:INT_CTRL_ff                                                                                                                                                                                                      ;              ;
;    |lpm_ff:INT_CTRL|                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pcie_top|lpm_ff:INT_CTRL                                                                                                                                                                                                         ;              ;
;    |lpm_ff:rd_int_event_h_ff|                                                           ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 10 (10)          ; |pcie_top|lpm_ff:rd_int_event_h_ff                                                                                                                                                                                                ;              ;
;    |lpm_ff:rd_int_event_l_ff|                                                           ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 7 (7)            ; |pcie_top|lpm_ff:rd_int_event_l_ff                                                                                                                                                                                                ;              ;
;    |lpm_ff:rd_test_ff|                                                                  ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 62 (62)          ; |pcie_top|lpm_ff:rd_test_ff                                                                                                                                                                                                       ;              ;
;    |lpm_ff:soft_reset|                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pcie_top|lpm_ff:soft_reset                                                                                                                                                                                                       ;              ;
;    |lpm_ff:version_ff|                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pcie_top|lpm_ff:version_ff                                                                                                                                                                                                       ;              ;
;    |lpm_ff:wr_test_ff[0]|                                                               ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 30 (30)           ; 2 (2)            ; |pcie_top|lpm_ff:wr_test_ff[0]                                                                                                                                                                                                    ;              ;
;    |lpm_ff:wr_test_ff[1]|                                                               ; 36 (36)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 32 (32)           ; 2 (2)            ; |pcie_top|lpm_ff:wr_test_ff[1]                                                                                                                                                                                                    ;              ;
;    |lpm_mux:tx_to_rx_mux[0]|                                                            ; 12 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 2 (0)             ; 6 (0)            ; |pcie_top|lpm_mux:tx_to_rx_mux[0]                                                                                                                                                                                                 ;              ;
;       |mux_ecf:auto_generated|                                                          ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 6 (6)            ; |pcie_top|lpm_mux:tx_to_rx_mux[0]|mux_ecf:auto_generated                                                                                                                                                                          ;              ;
;    |lpm_mux:tx_to_rx_mux[10]|                                                           ; 12 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 7 (0)            ; |pcie_top|lpm_mux:tx_to_rx_mux[10]                                                                                                                                                                                                ;              ;
;       |mux_ecf:auto_generated|                                                          ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 7 (7)            ; |pcie_top|lpm_mux:tx_to_rx_mux[10]|mux_ecf:auto_generated                                                                                                                                                                         ;              ;
;    |lpm_mux:tx_to_rx_mux[11]|                                                           ; 12 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 2 (0)             ; 6 (0)            ; |pcie_top|lpm_mux:tx_to_rx_mux[11]                                                                                                                                                                                                ;              ;
;       |mux_ecf:auto_generated|                                                          ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 6 (6)            ; |pcie_top|lpm_mux:tx_to_rx_mux[11]|mux_ecf:auto_generated                                                                                                                                                                         ;              ;
;    |lpm_mux:tx_to_rx_mux[12]|                                                           ; 12 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 2 (0)             ; 7 (0)            ; |pcie_top|lpm_mux:tx_to_rx_mux[12]                                                                                                                                                                                                ;              ;
;       |mux_ecf:auto_generated|                                                          ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 7 (7)            ; |pcie_top|lpm_mux:tx_to_rx_mux[12]|mux_ecf:auto_generated                                                                                                                                                                         ;              ;
;    |lpm_mux:tx_to_rx_mux[13]|                                                           ; 12 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 7 (0)            ; |pcie_top|lpm_mux:tx_to_rx_mux[13]                                                                                                                                                                                                ;              ;
;       |mux_ecf:auto_generated|                                                          ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 7 (7)            ; |pcie_top|lpm_mux:tx_to_rx_mux[13]|mux_ecf:auto_generated                                                                                                                                                                         ;              ;
;    |lpm_mux:tx_to_rx_mux[14]|                                                           ; 12 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 2 (0)             ; 6 (0)            ; |pcie_top|lpm_mux:tx_to_rx_mux[14]                                                                                                                                                                                                ;              ;
;       |mux_ecf:auto_generated|                                                          ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 6 (6)            ; |pcie_top|lpm_mux:tx_to_rx_mux[14]|mux_ecf:auto_generated                                                                                                                                                                         ;              ;
;    |lpm_mux:tx_to_rx_mux[15]|                                                           ; 12 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 2 (0)             ; 6 (0)            ; |pcie_top|lpm_mux:tx_to_rx_mux[15]                                                                                                                                                                                                ;              ;
;       |mux_ecf:auto_generated|                                                          ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 6 (6)            ; |pcie_top|lpm_mux:tx_to_rx_mux[15]|mux_ecf:auto_generated                                                                                                                                                                         ;              ;
;    |lpm_mux:tx_to_rx_mux[1]|                                                            ; 12 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 2 (0)             ; 6 (0)            ; |pcie_top|lpm_mux:tx_to_rx_mux[1]                                                                                                                                                                                                 ;              ;
;       |mux_ecf:auto_generated|                                                          ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 6 (6)            ; |pcie_top|lpm_mux:tx_to_rx_mux[1]|mux_ecf:auto_generated                                                                                                                                                                          ;              ;
;    |lpm_mux:tx_to_rx_mux[2]|                                                            ; 12 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 9 (0)            ; |pcie_top|lpm_mux:tx_to_rx_mux[2]                                                                                                                                                                                                 ;              ;
;       |mux_ecf:auto_generated|                                                          ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; |pcie_top|lpm_mux:tx_to_rx_mux[2]|mux_ecf:auto_generated                                                                                                                                                                          ;              ;
;    |lpm_mux:tx_to_rx_mux[3]|                                                            ; 12 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 7 (0)            ; |pcie_top|lpm_mux:tx_to_rx_mux[3]                                                                                                                                                                                                 ;              ;
;       |mux_ecf:auto_generated|                                                          ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 7 (7)            ; |pcie_top|lpm_mux:tx_to_rx_mux[3]|mux_ecf:auto_generated                                                                                                                                                                          ;              ;
;    |lpm_mux:tx_to_rx_mux[4]|                                                            ; 12 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 2 (0)             ; 6 (0)            ; |pcie_top|lpm_mux:tx_to_rx_mux[4]                                                                                                                                                                                                 ;              ;
;       |mux_ecf:auto_generated|                                                          ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 6 (6)            ; |pcie_top|lpm_mux:tx_to_rx_mux[4]|mux_ecf:auto_generated                                                                                                                                                                          ;              ;
;    |lpm_mux:tx_to_rx_mux[5]|                                                            ; 12 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 2 (0)             ; 7 (0)            ; |pcie_top|lpm_mux:tx_to_rx_mux[5]                                                                                                                                                                                                 ;              ;
;       |mux_ecf:auto_generated|                                                          ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 7 (7)            ; |pcie_top|lpm_mux:tx_to_rx_mux[5]|mux_ecf:auto_generated                                                                                                                                                                          ;              ;
;    |lpm_mux:tx_to_rx_mux[6]|                                                            ; 12 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 10 (0)           ; |pcie_top|lpm_mux:tx_to_rx_mux[6]                                                                                                                                                                                                 ;              ;
;       |mux_ecf:auto_generated|                                                          ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (10)          ; |pcie_top|lpm_mux:tx_to_rx_mux[6]|mux_ecf:auto_generated                                                                                                                                                                          ;              ;
;    |lpm_mux:tx_to_rx_mux[7]|                                                            ; 12 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 7 (0)            ; |pcie_top|lpm_mux:tx_to_rx_mux[7]                                                                                                                                                                                                 ;              ;
;       |mux_ecf:auto_generated|                                                          ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 7 (7)            ; |pcie_top|lpm_mux:tx_to_rx_mux[7]|mux_ecf:auto_generated                                                                                                                                                                          ;              ;
;    |lpm_mux:tx_to_rx_mux[8]|                                                            ; 12 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 2 (0)             ; 6 (0)            ; |pcie_top|lpm_mux:tx_to_rx_mux[8]                                                                                                                                                                                                 ;              ;
;       |mux_ecf:auto_generated|                                                          ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 6 (6)            ; |pcie_top|lpm_mux:tx_to_rx_mux[8]|mux_ecf:auto_generated                                                                                                                                                                          ;              ;
;    |lpm_mux:tx_to_rx_mux[9]|                                                            ; 12 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 2 (0)             ; 6 (0)            ; |pcie_top|lpm_mux:tx_to_rx_mux[9]                                                                                                                                                                                                 ;              ;
;       |mux_ecf:auto_generated|                                                          ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 6 (6)            ; |pcie_top|lpm_mux:tx_to_rx_mux[9]|mux_ecf:auto_generated                                                                                                                                                                          ;              ;
;    |pcie_wrapper:pcie_wrapper_inc|                                                      ; 1114 (600)  ; 746 (431)                 ; 0 (0)         ; 19200       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 368 (169)    ; 205 (170)         ; 541 (261)        ; |pcie_top|pcie_wrapper:pcie_wrapper_inc                                                                                                                                                                                           ;              ;
;       |pcie_core:pcie_core_component|                                                   ; 90 (0)      ; 57 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 33 (0)       ; 9 (0)             ; 48 (0)           ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component                                                                                                                                                             ;              ;
;          |altpcie_rs_serdes:rs_serdes|                                                  ; 87 (87)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 33 (33)      ; 8 (8)             ; 46 (46)          ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes                                                                                                                                 ;              ;
;          |pcie_core_core:wrapper|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper                                                                                                                                      ;              ;
;             |altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst                                                                                         ;              ;
;          |pcie_core_serdes:serdes|                                                      ; 4 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 3 (0)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes                                                                                                                                     ;              ;
;             |pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component| ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component                                                           ;              ;
;                |altpll:pll0|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|altpll:pll0                                               ;              ;
;                   |altpll_nn81:auto_generated|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|altpll:pll0|altpll_nn81:auto_generated                    ;              ;
;       |prefetch_fifo:prefetch_fifo_component|                                           ; 47 (0)      ; 27 (0)                    ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 27 (0)           ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component                                                                                                                                                     ;              ;
;          |scfifo:scfifo_component|                                                      ; 47 (0)      ; 27 (0)                    ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 27 (0)           ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component                                                                                                                             ;              ;
;             |scfifo_e671:auto_generated|                                                ; 47 (3)      ; 27 (1)                    ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (2)       ; 0 (0)             ; 27 (1)           ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_e671:auto_generated                                                                                                  ;              ;
;                |a_dpfifo_e341:dpfifo|                                                   ; 44 (27)     ; 26 (12)                   ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (15)      ; 0 (0)             ; 26 (12)          ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_e671:auto_generated|a_dpfifo_e341:dpfifo                                                                             ;              ;
;                   |altsyncram_l2e1:FIFOram|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_e671:auto_generated|a_dpfifo_e341:dpfifo|altsyncram_l2e1:FIFOram                                                     ;              ;
;                   |cntr_6s7:usedw_counter|                                              ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_e671:auto_generated|a_dpfifo_e341:dpfifo|cntr_6s7:usedw_counter                                                      ;              ;
;                   |cntr_prb:rd_ptr_msb|                                                 ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_e671:auto_generated|a_dpfifo_e341:dpfifo|cntr_prb:rd_ptr_msb                                                         ;              ;
;                   |cntr_qrb:wr_ptr|                                                     ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_e671:auto_generated|a_dpfifo_e341:dpfifo|cntr_qrb:wr_ptr                                                             ;              ;
;       |reconfig:reconfig_component|                                                     ; 336 (0)     ; 196 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 140 (0)      ; 26 (0)            ; 170 (0)          ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component                                                                                                                                                               ;              ;
;          |reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|  ; 336 (55)    ; 196 (12)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 140 (43)     ; 26 (2)            ; 170 (7)          ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component                                                                                   ;              ;
;             |alt_cal_c3gxb:calibration_c3gxb|                                           ; 126 (126)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 47 (47)      ; 8 (8)             ; 71 (71)          ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb                                                   ;              ;
;             |reconfig_alt_dprio_v5k:dprio|                                              ; 158 (150)   ; 108 (102)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 50 (48)      ; 16 (16)           ; 92 (86)          ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio                                                      ;              ;
;                |lpm_compare:pre_amble_cmpr|                                             ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|lpm_compare:pre_amble_cmpr                           ;              ;
;                   |cmpr_cgi:auto_generated|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|lpm_compare:pre_amble_cmpr|cmpr_cgi:auto_generated   ;              ;
;                |lpm_compare:state_mc_cmpr|                                              ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|lpm_compare:state_mc_cmpr                            ;              ;
;                   |cmpr_26i:auto_generated|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|lpm_compare:state_mc_cmpr|cmpr_26i:auto_generated    ;              ;
;                |lpm_counter:state_mc_counter|                                           ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter                         ;              ;
;                   |cntr_9co:auto_generated|                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_9co:auto_generated ;              ;
;       |req_fifo:req_fifo_component|                                                     ; 41 (0)      ; 35 (0)                    ; 0 (0)         ; 17152       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 35 (0)           ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component                                                                                                                                                               ;              ;
;          |scfifo:scfifo_component|                                                      ; 41 (0)      ; 35 (0)                    ; 0 (0)         ; 17152       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 35 (0)           ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component                                                                                                                                       ;              ;
;             |scfifo_th41:auto_generated|                                                ; 41 (0)      ; 35 (0)                    ; 0 (0)         ; 17152       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 35 (0)           ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_th41:auto_generated                                                                                                            ;              ;
;                |a_dpfifo_4o41:dpfifo|                                                   ; 41 (18)     ; 35 (12)                   ; 0 (0)         ; 17152       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 35 (12)          ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_th41:auto_generated|a_dpfifo_4o41:dpfifo                                                                                       ;              ;
;                   |altsyncram_v8e1:FIFOram|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 17152       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_th41:auto_generated|a_dpfifo_4o41:dpfifo|altsyncram_v8e1:FIFOram                                                               ;              ;
;                   |cntr_9s7:usedw_counter|                                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_th41:auto_generated|a_dpfifo_4o41:dpfifo|cntr_9s7:usedw_counter                                                                ;              ;
;                   |cntr_srb:rd_ptr_msb|                                                 ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_th41:auto_generated|a_dpfifo_4o41:dpfifo|cntr_srb:rd_ptr_msb                                                                   ;              ;
;                   |cntr_trb:wr_ptr|                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_th41:auto_generated|a_dpfifo_4o41:dpfifo|cntr_trb:wr_ptr                                                                       ;              ;
+-----------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; local_rstn_ext ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; L0_led         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alive_led      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; comp_led       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tx_out0        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a429_tx_a[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a429_tx_a[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a429_tx_a[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a429_tx_a[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a429_tx_a[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a429_tx_a[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a429_tx_a[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a429_tx_a[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a429_tx_a[8]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a429_tx_a[9]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a429_tx_b[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a429_tx_b[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a429_tx_b[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a429_tx_b[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a429_tx_b[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a429_tx_b[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a429_tx_b[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a429_tx_b[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a429_tx_b[8]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a429_tx_b[9]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a825_SCK_A     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a825_SI_A      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a825_nCS_A     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a825_TXEN_A    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a825_MR_A      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a825_SCK_B     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a825_SI_B      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a825_nCS_B     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a825_TXEN_B    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a825_MR_B      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a708_TXA       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a708_TXAn      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a708_TXINHA    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a708_RXENA     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a708_TXB       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a708_TXBn      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a708_TXINHB    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a708_RXENB     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MS_A0          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MS_A1          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MS_A2          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MS_EN_1        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MS_EN_2        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; end_of_packet  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a708_TXA_test  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a708_TXAn_test ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a708_RXA_test  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a708_RXAn_test ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a708_RXB       ; Input    ; (0) 0 ps      ; (6) 2480 ps   ; --                    ; --  ; --   ;
; a708_RXBn      ; Input    ; (6) 2480 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; pcie_rstn      ; Input    ; (0) 0 ps      ; (6) 2480 ps   ; --                    ; --  ; --   ;
; refclk         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; reconfig_clk   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rx_in0         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; a825_INT_A     ; Input    ; --            ; (6) 2480 ps   ; --                    ; --  ; --   ;
; a825_INT_B     ; Input    ; (6) 2480 ps   ; --            ; --                    ; --  ; --   ;
; a429_rx_b[14]  ; Input    ; --            ; (6) 2492 ps   ; --                    ; --  ; --   ;
; a429_rx_a[14]  ; Input    ; (6) 2492 ps   ; --            ; --                    ; --  ; --   ;
; a429_rx_b[15]  ; Input    ; (6) 2492 ps   ; --            ; --                    ; --  ; --   ;
; a429_rx_a[15]  ; Input    ; (6) 2492 ps   ; --            ; --                    ; --  ; --   ;
; a429_rx_b[16]  ; Input    ; (6) 2492 ps   ; --            ; --                    ; --  ; --   ;
; a429_rx_a[16]  ; Input    ; --            ; (6) 2492 ps   ; --                    ; --  ; --   ;
; a429_rx_b[0]   ; Input    ; --            ; (6) 2492 ps   ; --                    ; --  ; --   ;
; a429_rx_a[0]   ; Input    ; (6) 2492 ps   ; --            ; --                    ; --  ; --   ;
; a429_rx_b[1]   ; Input    ; (6) 2492 ps   ; --            ; --                    ; --  ; --   ;
; a429_rx_a[1]   ; Input    ; (6) 2492 ps   ; --            ; --                    ; --  ; --   ;
; a429_rx_b[2]   ; Input    ; --            ; (6) 2492 ps   ; --                    ; --  ; --   ;
; a429_rx_a[2]   ; Input    ; (6) 2492 ps   ; --            ; --                    ; --  ; --   ;
; a429_rx_b[3]   ; Input    ; (6) 2492 ps   ; --            ; --                    ; --  ; --   ;
; a429_rx_a[3]   ; Input    ; (6) 2492 ps   ; --            ; --                    ; --  ; --   ;
; a429_rx_b[4]   ; Input    ; (6) 2492 ps   ; --            ; --                    ; --  ; --   ;
; a429_rx_a[4]   ; Input    ; --            ; (6) 2492 ps   ; --                    ; --  ; --   ;
; a429_rx_b[5]   ; Input    ; --            ; (6) 2492 ps   ; --                    ; --  ; --   ;
; a429_rx_a[5]   ; Input    ; --            ; (6) 2492 ps   ; --                    ; --  ; --   ;
; a429_rx_b[6]   ; Input    ; (6) 2492 ps   ; --            ; --                    ; --  ; --   ;
; a429_rx_a[6]   ; Input    ; (6) 2492 ps   ; --            ; --                    ; --  ; --   ;
; a429_rx_b[7]   ; Input    ; (6) 2492 ps   ; --            ; --                    ; --  ; --   ;
; a429_rx_a[7]   ; Input    ; (6) 2492 ps   ; --            ; --                    ; --  ; --   ;
; a429_rx_b[8]   ; Input    ; (6) 2492 ps   ; --            ; --                    ; --  ; --   ;
; a429_rx_a[8]   ; Input    ; (6) 2492 ps   ; --            ; --                    ; --  ; --   ;
; a429_rx_b[9]   ; Input    ; --            ; (6) 2492 ps   ; --                    ; --  ; --   ;
; a429_rx_a[9]   ; Input    ; (6) 2492 ps   ; --            ; --                    ; --  ; --   ;
; a429_rx_b[11]  ; Input    ; --            ; (6) 2492 ps   ; --                    ; --  ; --   ;
; a429_rx_a[11]  ; Input    ; (6) 2492 ps   ; --            ; --                    ; --  ; --   ;
; a429_rx_b[10]  ; Input    ; --            ; (6) 2492 ps   ; --                    ; --  ; --   ;
; a429_rx_a[10]  ; Input    ; (6) 2492 ps   ; --            ; --                    ; --  ; --   ;
; a429_rx_b[12]  ; Input    ; (6) 2492 ps   ; --            ; --                    ; --  ; --   ;
; a429_rx_a[12]  ; Input    ; --            ; (6) 2492 ps   ; --                    ; --  ; --   ;
; a429_rx_b[13]  ; Input    ; (6) 2492 ps   ; --            ; --                    ; --  ; --   ;
; a429_rx_a[13]  ; Input    ; (6) 2492 ps   ; --            ; --                    ; --  ; --   ;
; a825_SO_A      ; Input    ; --            ; (6) 2480 ps   ; --                    ; --  ; --   ;
; a825_SO_B      ; Input    ; (6) 2480 ps   ; --            ; --                    ; --  ; --   ;
; a825_STAT_A    ; Input    ; (6) 2480 ps   ; --            ; --                    ; --  ; --   ;
; a825_STAT_B    ; Input    ; (6) 2480 ps   ; --            ; --                    ; --  ; --   ;
; a825_GP1_A     ; Input    ; (6) 2480 ps   ; --            ; --                    ; --  ; --   ;
; a825_GP1_B     ; Input    ; (6) 2480 ps   ; --            ; --                    ; --  ; --   ;
; a825_GP2_A     ; Input    ; --            ; (6) 2480 ps   ; --                    ; --  ; --   ;
; a825_GP2_B     ; Input    ; (6) 2480 ps   ; --            ; --                    ; --  ; --   ;
; a708_RXAn      ; Input    ; (6) 2480 ps   ; --            ; --                    ; --  ; --   ;
; a708_RXA       ; Input    ; (6) 2480 ps   ; --            ; --                    ; --  ; --   ;
; tx_out0(n)     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; refclk(n)      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; rx_in0(n)      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                              ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; local_rstn_ext                                                                                                                                                                                                   ;                   ;         ;
; a708_RXB                                                                                                                                                                                                         ;                   ;         ;
;      - _~844                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - a708_RXA_test~output                                                                                                                                                                                      ; 0                 ; 0       ;
; a708_RXBn                                                                                                                                                                                                        ;                   ;         ;
;      - arinc_708:arinc_708_inst_b|pos_neg_chech_synch_trg~0                                                                                                                                                      ; 0                 ; 6       ;
;      - a708_RXAn_test~output                                                                                                                                                                                     ; 1                 ; 0       ;
; pcie_rstn                                                                                                                                                                                                        ;                   ;         ;
;      - L0_led_trg                                                                                                                                                                                                ; 1                 ; 6       ;
;      - alive_led_trg                                                                                                                                                                                             ; 1                 ; 6       ;
;      - comp_led_trg                                                                                                                                                                                              ; 1                 ; 6       ;
;      - lane_active_led_trg[7]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - lane_active_led_trg[6]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - lane_active_led_trg[5]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - lane_active_led_trg[4]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - lane_active_led_trg[3]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - lane_active_led_trg[2]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - lane_active_led_trg[1]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - lane_active_led_trg[0]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - reconfig_alive_led_trg                                                                                                                                                                                    ; 1                 ; 6       ;
;      - lpm_ff:soft_reset|dffs[0]                                                                                                                                                                                 ; 1                 ; 6       ;
;      - lpm_counter:alive_led_cnt|cntr_blg:auto_generated|counter_reg_bit[25]                                                                                                                                     ; 1                 ; 6       ;
;      - lpm_counter:reconfig_alive_led_cnt|cntr_clg:auto_generated|counter_reg_bit[26]                                                                                                                            ; 1                 ; 6       ;
;      - lpm_counter:alive_led_cnt|cntr_blg:auto_generated|counter_reg_bit[24]                                                                                                                                     ; 1                 ; 6       ;
;      - lpm_counter:alive_led_cnt|cntr_blg:auto_generated|counter_reg_bit[23]                                                                                                                                     ; 1                 ; 6       ;
;      - lpm_counter:alive_led_cnt|cntr_blg:auto_generated|counter_reg_bit[22]                                                                                                                                     ; 1                 ; 6       ;
;      - lpm_counter:alive_led_cnt|cntr_blg:auto_generated|counter_reg_bit[21]                                                                                                                                     ; 1                 ; 6       ;
;      - lpm_counter:alive_led_cnt|cntr_blg:auto_generated|counter_reg_bit[20]                                                                                                                                     ; 1                 ; 6       ;
;      - lpm_counter:alive_led_cnt|cntr_blg:auto_generated|counter_reg_bit[19]                                                                                                                                     ; 1                 ; 6       ;
;      - lpm_counter:alive_led_cnt|cntr_blg:auto_generated|counter_reg_bit[18]                                                                                                                                     ; 1                 ; 6       ;
;      - lpm_counter:alive_led_cnt|cntr_blg:auto_generated|counter_reg_bit[17]                                                                                                                                     ; 1                 ; 6       ;
;      - lpm_counter:alive_led_cnt|cntr_blg:auto_generated|counter_reg_bit[16]                                                                                                                                     ; 1                 ; 6       ;
;      - lpm_counter:alive_led_cnt|cntr_blg:auto_generated|counter_reg_bit[15]                                                                                                                                     ; 1                 ; 6       ;
;      - lpm_counter:alive_led_cnt|cntr_blg:auto_generated|counter_reg_bit[14]                                                                                                                                     ; 1                 ; 6       ;
;      - lpm_counter:alive_led_cnt|cntr_blg:auto_generated|counter_reg_bit[13]                                                                                                                                     ; 1                 ; 6       ;
;      - lpm_counter:alive_led_cnt|cntr_blg:auto_generated|counter_reg_bit[12]                                                                                                                                     ; 1                 ; 6       ;
;      - lpm_counter:alive_led_cnt|cntr_blg:auto_generated|counter_reg_bit[11]                                                                                                                                     ; 1                 ; 6       ;
;      - lpm_counter:alive_led_cnt|cntr_blg:auto_generated|counter_reg_bit[10]                                                                                                                                     ; 1                 ; 6       ;
;      - lpm_counter:alive_led_cnt|cntr_blg:auto_generated|counter_reg_bit[9]                                                                                                                                      ; 1                 ; 6       ;
;      - lpm_counter:alive_led_cnt|cntr_blg:auto_generated|counter_reg_bit[8]                                                                                                                                      ; 1                 ; 6       ;
;      - lpm_counter:alive_led_cnt|cntr_blg:auto_generated|counter_reg_bit[7]                                                                                                                                      ; 1                 ; 6       ;
;      - lpm_counter:alive_led_cnt|cntr_blg:auto_generated|counter_reg_bit[6]                                                                                                                                      ; 1                 ; 6       ;
;      - lpm_counter:alive_led_cnt|cntr_blg:auto_generated|counter_reg_bit[5]                                                                                                                                      ; 1                 ; 6       ;
;      - lpm_counter:alive_led_cnt|cntr_blg:auto_generated|counter_reg_bit[4]                                                                                                                                      ; 1                 ; 6       ;
;      - lpm_counter:alive_led_cnt|cntr_blg:auto_generated|counter_reg_bit[3]                                                                                                                                      ; 1                 ; 6       ;
;      - lpm_counter:alive_led_cnt|cntr_blg:auto_generated|counter_reg_bit[2]                                                                                                                                      ; 1                 ; 6       ;
;      - lpm_counter:alive_led_cnt|cntr_blg:auto_generated|counter_reg_bit[1]                                                                                                                                      ; 1                 ; 6       ;
;      - lpm_counter:alive_led_cnt|cntr_blg:auto_generated|counter_reg_bit[0]                                                                                                                                      ; 1                 ; 6       ;
;      - lpm_counter:reconfig_alive_led_cnt|cntr_clg:auto_generated|counter_reg_bit[25]                                                                                                                            ; 1                 ; 6       ;
;      - lpm_counter:reconfig_alive_led_cnt|cntr_clg:auto_generated|counter_reg_bit[24]                                                                                                                            ; 1                 ; 6       ;
;      - lpm_counter:reconfig_alive_led_cnt|cntr_clg:auto_generated|counter_reg_bit[23]                                                                                                                            ; 1                 ; 6       ;
;      - lpm_counter:reconfig_alive_led_cnt|cntr_clg:auto_generated|counter_reg_bit[22]                                                                                                                            ; 1                 ; 6       ;
;      - lpm_counter:reconfig_alive_led_cnt|cntr_clg:auto_generated|counter_reg_bit[21]                                                                                                                            ; 1                 ; 6       ;
;      - lpm_counter:reconfig_alive_led_cnt|cntr_clg:auto_generated|counter_reg_bit[20]                                                                                                                            ; 1                 ; 6       ;
;      - lpm_counter:reconfig_alive_led_cnt|cntr_clg:auto_generated|counter_reg_bit[19]                                                                                                                            ; 1                 ; 6       ;
;      - lpm_counter:reconfig_alive_led_cnt|cntr_clg:auto_generated|counter_reg_bit[18]                                                                                                                            ; 1                 ; 6       ;
;      - lpm_counter:reconfig_alive_led_cnt|cntr_clg:auto_generated|counter_reg_bit[17]                                                                                                                            ; 1                 ; 6       ;
;      - lpm_counter:reconfig_alive_led_cnt|cntr_clg:auto_generated|counter_reg_bit[16]                                                                                                                            ; 1                 ; 6       ;
;      - lpm_counter:reconfig_alive_led_cnt|cntr_clg:auto_generated|counter_reg_bit[15]                                                                                                                            ; 1                 ; 6       ;
;      - lpm_counter:reconfig_alive_led_cnt|cntr_clg:auto_generated|counter_reg_bit[14]                                                                                                                            ; 1                 ; 6       ;
;      - lpm_counter:reconfig_alive_led_cnt|cntr_clg:auto_generated|counter_reg_bit[13]                                                                                                                            ; 1                 ; 6       ;
;      - lpm_counter:reconfig_alive_led_cnt|cntr_clg:auto_generated|counter_reg_bit[12]                                                                                                                            ; 1                 ; 6       ;
;      - lpm_counter:reconfig_alive_led_cnt|cntr_clg:auto_generated|counter_reg_bit[11]                                                                                                                            ; 1                 ; 6       ;
;      - lpm_counter:reconfig_alive_led_cnt|cntr_clg:auto_generated|counter_reg_bit[10]                                                                                                                            ; 1                 ; 6       ;
;      - lpm_counter:reconfig_alive_led_cnt|cntr_clg:auto_generated|counter_reg_bit[9]                                                                                                                             ; 1                 ; 6       ;
;      - lpm_counter:reconfig_alive_led_cnt|cntr_clg:auto_generated|counter_reg_bit[8]                                                                                                                             ; 1                 ; 6       ;
;      - lpm_counter:reconfig_alive_led_cnt|cntr_clg:auto_generated|counter_reg_bit[7]                                                                                                                             ; 1                 ; 6       ;
;      - lpm_counter:reconfig_alive_led_cnt|cntr_clg:auto_generated|counter_reg_bit[6]                                                                                                                             ; 1                 ; 6       ;
;      - lpm_counter:reconfig_alive_led_cnt|cntr_clg:auto_generated|counter_reg_bit[5]                                                                                                                             ; 1                 ; 6       ;
;      - lpm_counter:reconfig_alive_led_cnt|cntr_clg:auto_generated|counter_reg_bit[4]                                                                                                                             ; 1                 ; 6       ;
;      - lpm_counter:reconfig_alive_led_cnt|cntr_clg:auto_generated|counter_reg_bit[3]                                                                                                                             ; 1                 ; 6       ;
;      - lpm_counter:reconfig_alive_led_cnt|cntr_clg:auto_generated|counter_reg_bit[2]                                                                                                                             ; 1                 ; 6       ;
;      - lpm_counter:reconfig_alive_led_cnt|cntr_clg:auto_generated|counter_reg_bit[1]                                                                                                                             ; 1                 ; 6       ;
;      - lpm_counter:reconfig_alive_led_cnt|cntr_clg:auto_generated|counter_reg_bit[0]                                                                                                                             ; 1                 ; 6       ;
;      - pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                         ; 1                 ; 6       ;
;      - nReset~0                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - pcie_wrapper:pcie_wrapper_inc|cal_blk_clk                                                                                                                                                                 ; 1                 ; 6       ;
;      - pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|arst_r[1]                                                                                                         ; 1                 ; 6       ;
;      - pcie_wrapper:pcie_wrapper_inc|crst0~0                                                                                                                                                                     ; 1                 ; 6       ;
;      - pcie_wrapper:pcie_wrapper_inc|npor_pll                                                                                                                                                                    ; 1                 ; 6       ;
;      - pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|arst_r[0]                                                                                                         ; 1                 ; 6       ;
;      - pcie_wrapper:pcie_wrapper_inc|app_rstn0~0                                                                                                                                                                 ; 1                 ; 6       ;
;      - pcie_wrapper:pcie_wrapper_inc|process_15~0                                                                                                                                                                ; 1                 ; 6       ;
;      - pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip                                       ; 0                 ; 0       ;
;      - pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip                                       ; 0                 ; 0       ;
;      - pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip                                       ; 0                 ; 0       ;
;      - pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip                                       ; 0                 ; 0       ;
;      - pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|altpll:pll0|altpll_nn81:auto_generated|pll1 ; 0                 ; 0       ;
; refclk                                                                                                                                                                                                           ;                   ;         ;
; reconfig_clk                                                                                                                                                                                                     ;                   ;         ;
; rx_in0                                                                                                                                                                                                           ;                   ;         ;
; a825_INT_A                                                                                                                                                                                                       ;                   ;         ;
;      - arinc_825:arinc_825_inst_a|spi_event_ctrl_data[3]                                                                                                                                                         ; 1                 ; 6       ;
;      - arinc_825:arinc_825_inst_a|int_ena~1                                                                                                                                                                      ; 1                 ; 6       ;
; a825_INT_B                                                                                                                                                                                                       ;                   ;         ;
;      - arinc_825:arinc_825_inst_b|spi_event_ctrl_data[3]                                                                                                                                                         ; 0                 ; 6       ;
;      - arinc_825:arinc_825_inst_b|int_ena~1                                                                                                                                                                      ; 0                 ; 6       ;
; a429_rx_b[14]                                                                                                                                                                                                    ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_13|rxd_0_ff~2                                                                                                                                                              ; 1                 ; 6       ;
; a429_rx_a[14]                                                                                                                                                                                                    ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_13|rxd_1_ff~2                                                                                                                                                              ; 0                 ; 6       ;
; a429_rx_b[15]                                                                                                                                                                                                    ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_14|rxd_0_ff~2                                                                                                                                                              ; 0                 ; 6       ;
; a429_rx_a[15]                                                                                                                                                                                                    ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_14|rxd_1_ff~2                                                                                                                                                              ; 0                 ; 6       ;
; a429_rx_b[16]                                                                                                                                                                                                    ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_15|rxd_0_ff~2                                                                                                                                                              ; 0                 ; 6       ;
; a429_rx_a[16]                                                                                                                                                                                                    ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_15|rxd_1_ff~2                                                                                                                                                              ; 1                 ; 6       ;
; a429_rx_b[0]                                                                                                                                                                                                     ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_16|rxd_0_ff~0                                                                                                                                                              ; 1                 ; 6       ;
; a429_rx_a[0]                                                                                                                                                                                                     ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_16|rxd_1_ff~0                                                                                                                                                              ; 0                 ; 6       ;
; a429_rx_b[1]                                                                                                                                                                                                     ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_0|rxd_0_ff~2                                                                                                                                                               ; 0                 ; 6       ;
; a429_rx_a[1]                                                                                                                                                                                                     ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_0|rxd_1_ff~2                                                                                                                                                               ; 0                 ; 6       ;
; a429_rx_b[2]                                                                                                                                                                                                     ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_1|rxd_0_ff~2                                                                                                                                                               ; 1                 ; 6       ;
; a429_rx_a[2]                                                                                                                                                                                                     ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_1|rxd_1_ff~2                                                                                                                                                               ; 0                 ; 6       ;
; a429_rx_b[3]                                                                                                                                                                                                     ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_2|rxd_0_ff~2                                                                                                                                                               ; 0                 ; 6       ;
; a429_rx_a[3]                                                                                                                                                                                                     ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_2|rxd_1_ff~2                                                                                                                                                               ; 0                 ; 6       ;
; a429_rx_b[4]                                                                                                                                                                                                     ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_3|rxd_0_ff~2                                                                                                                                                               ; 0                 ; 6       ;
; a429_rx_a[4]                                                                                                                                                                                                     ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_3|rxd_1_ff~2                                                                                                                                                               ; 1                 ; 6       ;
; a429_rx_b[5]                                                                                                                                                                                                     ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_4|rxd_0_ff~2                                                                                                                                                               ; 1                 ; 6       ;
; a429_rx_a[5]                                                                                                                                                                                                     ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_4|rxd_1_ff~2                                                                                                                                                               ; 1                 ; 6       ;
; a429_rx_b[6]                                                                                                                                                                                                     ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_5|rxd_0_ff~2                                                                                                                                                               ; 0                 ; 6       ;
; a429_rx_a[6]                                                                                                                                                                                                     ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_5|rxd_1_ff~2                                                                                                                                                               ; 0                 ; 6       ;
; a429_rx_b[7]                                                                                                                                                                                                     ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_6|rxd_0_ff~2                                                                                                                                                               ; 0                 ; 6       ;
; a429_rx_a[7]                                                                                                                                                                                                     ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_6|rxd_1_ff~2                                                                                                                                                               ; 0                 ; 6       ;
; a429_rx_b[8]                                                                                                                                                                                                     ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_7|rxd_0_ff~2                                                                                                                                                               ; 0                 ; 6       ;
; a429_rx_a[8]                                                                                                                                                                                                     ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_7|rxd_1_ff~2                                                                                                                                                               ; 0                 ; 6       ;
; a429_rx_b[9]                                                                                                                                                                                                     ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_8|rxd_0_ff~2                                                                                                                                                               ; 1                 ; 6       ;
; a429_rx_a[9]                                                                                                                                                                                                     ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_8|rxd_1_ff~2                                                                                                                                                               ; 0                 ; 6       ;
; a429_rx_b[11]                                                                                                                                                                                                    ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_10|rxd_0_ff~2                                                                                                                                                              ; 1                 ; 6       ;
; a429_rx_a[11]                                                                                                                                                                                                    ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_10|rxd_1_ff~2                                                                                                                                                              ; 0                 ; 6       ;
; a429_rx_b[10]                                                                                                                                                                                                    ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_9|rxd_0_ff~2                                                                                                                                                               ; 1                 ; 6       ;
; a429_rx_a[10]                                                                                                                                                                                                    ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_9|rxd_1_ff~2                                                                                                                                                               ; 0                 ; 6       ;
; a429_rx_b[12]                                                                                                                                                                                                    ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_11|rxd_0_ff~2                                                                                                                                                              ; 0                 ; 6       ;
; a429_rx_a[12]                                                                                                                                                                                                    ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_11|rxd_1_ff~2                                                                                                                                                              ; 1                 ; 6       ;
; a429_rx_b[13]                                                                                                                                                                                                    ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_12|rxd_0_ff~2                                                                                                                                                              ; 0                 ; 6       ;
; a429_rx_a[13]                                                                                                                                                                                                    ;                   ;         ;
;      - arinc_429_rx:arinc_429_rx_inst_12|rxd_1_ff~2                                                                                                                                                              ; 0                 ; 6       ;
; a825_SO_A                                                                                                                                                                                                        ;                   ;         ;
;      - arinc_825:arinc_825_inst_a|miso_node~0                                                                                                                                                                    ; 1                 ; 6       ;
; a825_SO_B                                                                                                                                                                                                        ;                   ;         ;
;      - arinc_825:arinc_825_inst_b|miso_node~0                                                                                                                                                                    ; 0                 ; 6       ;
; a825_STAT_A                                                                                                                                                                                                      ;                   ;         ;
;      - arinc_825:arinc_825_inst_a|spi_event_ctrl_data[4]                                                                                                                                                         ; 0                 ; 6       ;
; a825_STAT_B                                                                                                                                                                                                      ;                   ;         ;
;      - arinc_825:arinc_825_inst_b|spi_event_ctrl_data[4]                                                                                                                                                         ; 0                 ; 6       ;
; a825_GP1_A                                                                                                                                                                                                       ;                   ;         ;
;      - arinc_825:arinc_825_inst_a|spi_event_ctrl_data[5]                                                                                                                                                         ; 0                 ; 6       ;
; a825_GP1_B                                                                                                                                                                                                       ;                   ;         ;
;      - arinc_825:arinc_825_inst_b|spi_event_ctrl_data[5]                                                                                                                                                         ; 0                 ; 6       ;
; a825_GP2_A                                                                                                                                                                                                       ;                   ;         ;
;      - arinc_825:arinc_825_inst_a|spi_event_ctrl_data[6]                                                                                                                                                         ; 1                 ; 6       ;
; a825_GP2_B                                                                                                                                                                                                       ;                   ;         ;
;      - arinc_825:arinc_825_inst_b|spi_event_ctrl_data[6]                                                                                                                                                         ; 0                 ; 6       ;
; a708_RXAn                                                                                                                                                                                                        ;                   ;         ;
;      - arinc_708:arinc_708_inst_a|pos_neg_chech_synch_trg~0                                                                                                                                                      ; 0                 ; 6       ;
; a708_RXA                                                                                                                                                                                                         ;                   ;         ;
;      - _~841                                                                                                                                                                                                     ; 0                 ; 6       ;
; refclk(n)                                                                                                                                                                                                        ;                   ;         ;
; rx_in0(n)                                                                                                                                                                                                        ;                   ;         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                     ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; A708_CTRL_ADR_detect_trg[0]                                                                                                                                                              ; FF_X38_Y42_N27     ; 2       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; A708_CTRL_ADR_detect_trg[1]                                                                                                                                                              ; FF_X46_Y39_N9      ; 2       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; EXT_MUX_LB_CTRL_adr_detect                                                                                                                                                               ; FF_X42_Y47_N15     ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; INT_CTRL_adr_detect                                                                                                                                                                      ; FF_X42_Y47_N31     ; 1       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; _~14                                                                                                                                                                                     ; LCCOMB_X33_Y50_N22 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; _~832                                                                                                                                                                                    ; LCCOMB_X33_Y50_N10 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; _~835                                                                                                                                                                                    ; LCCOMB_X57_Y51_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; _~837                                                                                                                                                                                    ; LCCOMB_X59_Y51_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; _~838                                                                                                                                                                                    ; LCCOMB_X57_Y51_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; _~845                                                                                                                                                                                    ; LCCOMB_X62_Y52_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; _~846                                                                                                                                                                                    ; LCCOMB_X57_Y51_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; _~847                                                                                                                                                                                    ; LCCOMB_X60_Y51_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; _~848                                                                                                                                                                                    ; LCCOMB_X59_Y53_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; _~849                                                                                                                                                                                    ; LCCOMB_X62_Y52_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; _~850                                                                                                                                                                                    ; LCCOMB_X57_Y51_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; _~851                                                                                                                                                                                    ; LCCOMB_X63_Y50_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; _~852                                                                                                                                                                                    ; LCCOMB_X59_Y51_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; _~853                                                                                                                                                                                    ; LCCOMB_X56_Y51_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; _~854                                                                                                                                                                                    ; LCCOMB_X61_Y50_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; _~855                                                                                                                                                                                    ; LCCOMB_X56_Y51_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; _~856                                                                                                                                                                                    ; LCCOMB_X60_Y54_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; _~857                                                                                                                                                                                    ; LCCOMB_X62_Y52_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; _~863                                                                                                                                                                                    ; LCCOMB_X61_Y49_N24 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; _~864                                                                                                                                                                                    ; LCCOMB_X56_Y56_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; _~9                                                                                                                                                                                      ; LCCOMB_X54_Y57_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_0|A429_ctrl_ff[4]~0                                                                                                                                       ; LCCOMB_X62_Y42_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_0|bit_cntr_count[2]~7                                                                                                                                     ; LCCOMB_X72_Y48_N26 ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_0|clk_div_count_0_ff[9]~17                                                                                                                                ; LCCOMB_X71_Y51_N28 ; 32      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_0|ctrl_trg                                                                                                                                                ; FF_X54_Y48_N13     ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_0|in_data_shift[30]~32                                                                                                                                    ; LCCOMB_X72_Y48_N28 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_0|input_clk_trg                                                                                                                                           ; FF_X71_Y51_N31     ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_0|mask_ff[7]~0                                                                                                                                            ; LCCOMB_X70_Y48_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_0|period_cntr_count[6]~42                                                                                                                                 ; LCCOMB_X73_Y49_N26 ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_0|real_speed_grade[0]~5                                                                                                                                   ; LCCOMB_X73_Y49_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_0|rx_sclr                                                                                                                                                 ; LCCOMB_X73_Y50_N28 ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_0|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter|_~0                                                     ; LCCOMB_X69_Y48_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_0|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb|_~0                                                        ; LCCOMB_X69_Y50_N26 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_0|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr|_~0                                                            ; LCCOMB_X67_Y48_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_0|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                             ; LCCOMB_X69_Y47_N14 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_0|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|rd_ptr_lsb~1                                                                   ; LCCOMB_X69_Y50_N20 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_0|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                   ; LCCOMB_X70_Y48_N22 ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_10|A429_ctrl_ff[4]~0                                                                                                                                      ; LCCOMB_X62_Y58_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_10|bit_cntr_count[0]~7                                                                                                                                    ; LCCOMB_X62_Y59_N22 ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_10|clk_div_count_0_ff[7]~17                                                                                                                               ; LCCOMB_X67_Y59_N8  ; 32      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_10|ctrl_trg                                                                                                                                               ; FF_X58_Y57_N7      ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_10|in_data_shift[2]~32                                                                                                                                    ; LCCOMB_X68_Y55_N14 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_10|input_clk_trg                                                                                                                                          ; FF_X68_Y59_N5      ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_10|mask_ff[7]~1                                                                                                                                           ; LCCOMB_X62_Y58_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_10|period_cntr_count[11]~42                                                                                                                               ; LCCOMB_X62_Y59_N6  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_10|real_speed_grade[0]~5                                                                                                                                  ; LCCOMB_X61_Y58_N26 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_10|rx_sclr                                                                                                                                                ; LCCOMB_X62_Y58_N18 ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_10|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter|_~0                                                    ; LCCOMB_X61_Y56_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_10|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb|_~0                                                       ; LCCOMB_X66_Y58_N6  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_10|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr|_~0                                                           ; LCCOMB_X66_Y56_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_10|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                            ; LCCOMB_X62_Y56_N10 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_10|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|rd_ptr_lsb~1                                                                  ; LCCOMB_X62_Y56_N14 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_10|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                  ; LCCOMB_X60_Y55_N4  ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_11|A429_ctrl_ff[4]~0                                                                                                                                      ; LCCOMB_X56_Y59_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_11|bit_cntr_count[4]~7                                                                                                                                    ; LCCOMB_X60_Y57_N20 ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_11|clk_div_count_0_ff[7]~17                                                                                                                               ; LCCOMB_X60_Y57_N6  ; 32      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_11|ctrl_trg                                                                                                                                               ; FF_X58_Y57_N1      ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_11|in_data_shift[30]~32                                                                                                                                   ; LCCOMB_X62_Y57_N12 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_11|input_clk_trg                                                                                                                                          ; FF_X58_Y60_N9      ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_11|mask_ff[7]~0                                                                                                                                           ; LCCOMB_X56_Y59_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_11|period_cntr_count[12]~42                                                                                                                               ; LCCOMB_X62_Y57_N16 ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_11|real_speed_grade[0]~5                                                                                                                                  ; LCCOMB_X60_Y61_N28 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_11|rx_sclr                                                                                                                                                ; LCCOMB_X57_Y60_N22 ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_11|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter|_~0                                                    ; LCCOMB_X57_Y59_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_11|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb|_~0                                                       ; LCCOMB_X63_Y56_N14 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_11|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr|_~0                                                           ; LCCOMB_X64_Y56_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_11|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                            ; LCCOMB_X59_Y57_N14 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_11|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|rd_ptr_lsb~1                                                                  ; LCCOMB_X63_Y56_N24 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_11|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                  ; LCCOMB_X57_Y60_N0  ; 15      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_12|A429_ctrl_ff[4]~0                                                                                                                                      ; LCCOMB_X66_Y55_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_12|bit_cntr_count[0]~7                                                                                                                                    ; LCCOMB_X68_Y57_N20 ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_12|clk_div_count_0_ff[5]~17                                                                                                                               ; LCCOMB_X71_Y54_N16 ; 32      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_12|ctrl_trg                                                                                                                                               ; FF_X50_Y54_N21     ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_12|in_data_shift[2]~32                                                                                                                                    ; LCCOMB_X68_Y54_N10 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_12|input_clk_trg                                                                                                                                          ; FF_X68_Y57_N11     ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_12|mask_ff[7]~0                                                                                                                                           ; LCCOMB_X67_Y56_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_12|period_cntr_count[9]~42                                                                                                                                ; LCCOMB_X68_Y57_N30 ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_12|real_speed_grade[0]~5                                                                                                                                  ; LCCOMB_X70_Y56_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_12|rx_sclr                                                                                                                                                ; LCCOMB_X42_Y53_N8  ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_12|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter|_~0                                                    ; LCCOMB_X67_Y57_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_12|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb|_~0                                                       ; LCCOMB_X63_Y54_N2  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_12|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr|_~0                                                           ; LCCOMB_X63_Y54_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_12|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                            ; LCCOMB_X70_Y54_N20 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_12|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|rd_ptr_lsb~1                                                                  ; LCCOMB_X42_Y53_N6  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_12|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                  ; LCCOMB_X70_Y54_N26 ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_13|A429_ctrl_ff[4]~0                                                                                                                                      ; LCCOMB_X55_Y58_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_13|bit_cntr_count[3]~7                                                                                                                                    ; LCCOMB_X54_Y60_N8  ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_13|clk_div_count_0_ff[12]~17                                                                                                                              ; LCCOMB_X54_Y60_N26 ; 32      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_13|ctrl_trg                                                                                                                                               ; FF_X50_Y54_N9      ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_13|in_data_shift[3]~32                                                                                                                                    ; LCCOMB_X53_Y59_N8  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_13|input_clk_trg                                                                                                                                          ; FF_X54_Y60_N5      ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_13|mask_ff[7]~0                                                                                                                                           ; LCCOMB_X55_Y58_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_13|period_cntr_count[12]~42                                                                                                                               ; LCCOMB_X55_Y60_N10 ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_13|real_speed_grade[0]~5                                                                                                                                  ; LCCOMB_X55_Y62_N6  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_13|rx_sclr                                                                                                                                                ; LCCOMB_X54_Y60_N30 ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_13|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter|_~0                                                    ; LCCOMB_X55_Y59_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_13|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb|_~0                                                       ; LCCOMB_X51_Y61_N18 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_13|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr|_~0                                                           ; LCCOMB_X51_Y61_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_13|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                            ; LCCOMB_X54_Y59_N22 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_13|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|rd_ptr_lsb~1                                                                  ; LCCOMB_X51_Y62_N2  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_13|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                  ; LCCOMB_X55_Y58_N10 ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_14|A429_ctrl_ff[4]~0                                                                                                                                      ; LCCOMB_X64_Y58_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_14|bit_cntr_count[3]~7                                                                                                                                    ; LCCOMB_X66_Y61_N16 ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_14|clk_div_count_0_ff[5]~17                                                                                                                               ; LCCOMB_X66_Y61_N2  ; 32      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_14|ctrl_trg                                                                                                                                               ; FF_X58_Y57_N31     ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_14|in_data_shift[24]~32                                                                                                                                   ; LCCOMB_X66_Y61_N20 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_14|input_clk_trg                                                                                                                                          ; FF_X69_Y61_N17     ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_14|mask_ff[7]~0                                                                                                                                           ; LCCOMB_X62_Y58_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_14|period_cntr_count[14]~42                                                                                                                               ; LCCOMB_X70_Y59_N6  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_14|real_speed_grade[1]~5                                                                                                                                  ; LCCOMB_X71_Y59_N0  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_14|rx_sclr                                                                                                                                                ; LCCOMB_X62_Y61_N12 ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_14|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter|_~0                                                    ; LCCOMB_X62_Y57_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_14|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb|_~0                                                       ; LCCOMB_X62_Y61_N22 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_14|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr|_~0                                                           ; LCCOMB_X63_Y60_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_14|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                            ; LCCOMB_X64_Y59_N24 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_14|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|rd_ptr_lsb~1                                                                  ; LCCOMB_X62_Y61_N8  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_14|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                  ; LCCOMB_X64_Y58_N30 ; 17      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_15|A429_ctrl_ff[4]~1                                                                                                                                      ; LCCOMB_X51_Y59_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_15|bit_cntr_count[3]~7                                                                                                                                    ; LCCOMB_X49_Y59_N8  ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_15|clk_div_count_0_ff[15]~17                                                                                                                              ; LCCOMB_X49_Y59_N16 ; 32      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_15|ctrl_trg                                                                                                                                               ; FF_X58_Y57_N21     ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_15|in_data_shift[24]~32                                                                                                                                   ; LCCOMB_X50_Y60_N6  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_15|input_clk_trg                                                                                                                                          ; FF_X47_Y60_N27     ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_15|mask_ff[7]~1                                                                                                                                           ; LCCOMB_X51_Y59_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_15|period_cntr_count[11]~42                                                                                                                               ; LCCOMB_X47_Y60_N10 ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_15|real_speed_grade[1]~5                                                                                                                                  ; LCCOMB_X47_Y60_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_15|rx_sclr                                                                                                                                                ; LCCOMB_X49_Y59_N20 ; 41      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_15|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter|_~0                                                    ; LCCOMB_X51_Y58_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_15|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb|_~0                                                       ; LCCOMB_X49_Y59_N6  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_15|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr|_~0                                                           ; LCCOMB_X50_Y58_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_15|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                            ; LCCOMB_X50_Y58_N18 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_15|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|rd_ptr_lsb~1                                                                  ; LCCOMB_X49_Y59_N28 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_15|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                  ; LCCOMB_X51_Y58_N28 ; 10      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_16|A429_ctrl_ff[4]~2                                                                                                                                      ; LCCOMB_X34_Y54_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_16|bit_cntr_count[2]~7                                                                                                                                    ; LCCOMB_X35_Y54_N10 ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_16|clk_div_count_0_ff[0]~17                                                                                                                               ; LCCOMB_X35_Y56_N10 ; 32      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_16|in_data_shift[9]~32                                                                                                                                    ; LCCOMB_X34_Y53_N28 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_16|input_clk_trg                                                                                                                                          ; FF_X33_Y57_N23     ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_16|mask_ff[7]~0                                                                                                                                           ; LCCOMB_X34_Y54_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_16|period_cntr_count[15]~42                                                                                                                               ; LCCOMB_X32_Y54_N0  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_16|real_speed_grade[0]~5                                                                                                                                  ; LCCOMB_X32_Y54_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_16|rx_sclr                                                                                                                                                ; LCCOMB_X35_Y56_N6  ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_16|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter|_~0                                                    ; LCCOMB_X38_Y53_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_16|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb|_~0                                                       ; LCCOMB_X39_Y53_N6  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_16|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr|_~0                                                           ; LCCOMB_X38_Y53_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_16|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                            ; LCCOMB_X38_Y53_N22 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_16|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|rd_ptr_lsb~1                                                                  ; LCCOMB_X35_Y56_N12 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_16|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                  ; LCCOMB_X37_Y53_N14 ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_1|A429_ctrl_ff[4]~0                                                                                                                                       ; LCCOMB_X76_Y45_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_1|bit_cntr_count[0]~7                                                                                                                                     ; LCCOMB_X77_Y46_N2  ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_1|clk_div_count_0_ff[11]~17                                                                                                                               ; LCCOMB_X76_Y45_N6  ; 32      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_1|ctrl_trg                                                                                                                                                ; FF_X47_Y46_N27     ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_1|in_data_shift[21]~32                                                                                                                                    ; LCCOMB_X77_Y46_N4  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_1|input_clk_trg                                                                                                                                           ; FF_X78_Y46_N27     ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_1|mask_ff[7]~0                                                                                                                                            ; LCCOMB_X76_Y46_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_1|period_cntr_count[8]~42                                                                                                                                 ; LCCOMB_X77_Y46_N8  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_1|real_speed_grade[1]~5                                                                                                                                   ; LCCOMB_X76_Y41_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_1|rx_sclr                                                                                                                                                 ; LCCOMB_X76_Y45_N16 ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_1|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter|_~0                                                     ; LCCOMB_X73_Y47_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_1|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb|_~0                                                        ; LCCOMB_X76_Y45_N22 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_1|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr|_~0                                                            ; LCCOMB_X80_Y47_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_1|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                             ; LCCOMB_X75_Y45_N20 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_1|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|rd_ptr_lsb~1                                                                   ; LCCOMB_X75_Y45_N30 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_1|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                   ; LCCOMB_X76_Y46_N12 ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_2|A429_ctrl_ff[4]~0                                                                                                                                       ; LCCOMB_X75_Y42_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_2|bit_cntr_count[1]~7                                                                                                                                     ; LCCOMB_X79_Y43_N2  ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_2|clk_div_count_0_ff[13]~17                                                                                                                               ; LCCOMB_X79_Y43_N8  ; 32      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_2|ctrl_trg                                                                                                                                                ; FF_X58_Y57_N17     ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_2|in_data_shift[3]~32                                                                                                                                     ; LCCOMB_X84_Y43_N26 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_2|input_clk_trg                                                                                                                                           ; FF_X83_Y44_N13     ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_2|mask_ff[7]~0                                                                                                                                            ; LCCOMB_X75_Y43_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_2|period_cntr_count[15]~42                                                                                                                                ; LCCOMB_X84_Y43_N16 ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_2|real_speed_grade[0]~5                                                                                                                                   ; LCCOMB_X83_Y44_N0  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_2|rx_sclr                                                                                                                                                 ; LCCOMB_X75_Y42_N24 ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_2|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter|_~0                                                     ; LCCOMB_X73_Y43_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_2|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb|_~0                                                        ; LCCOMB_X79_Y43_N10 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_2|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr|_~0                                                            ; LCCOMB_X80_Y43_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_2|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                             ; LCCOMB_X73_Y42_N30 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_2|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|rd_ptr_lsb~1                                                                   ; LCCOMB_X75_Y42_N16 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_2|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                   ; LCCOMB_X76_Y43_N30 ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_3|A429_ctrl_ff[4]~0                                                                                                                                       ; LCCOMB_X76_Y50_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_3|bit_cntr_count[4]~7                                                                                                                                     ; LCCOMB_X80_Y50_N12 ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_3|clk_div_count_0_ff[7]~17                                                                                                                                ; LCCOMB_X79_Y51_N22 ; 32      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_3|ctrl_trg                                                                                                                                                ; FF_X45_Y49_N19     ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_3|in_data_shift[28]~32                                                                                                                                    ; LCCOMB_X83_Y49_N14 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_3|input_clk_trg                                                                                                                                           ; FF_X82_Y51_N23     ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_3|mask_ff[7]~0                                                                                                                                            ; LCCOMB_X75_Y50_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_3|period_cntr_count[10]~42                                                                                                                                ; LCCOMB_X82_Y50_N4  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_3|real_speed_grade[0]~5                                                                                                                                   ; LCCOMB_X82_Y50_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_3|rx_sclr                                                                                                                                                 ; LCCOMB_X76_Y49_N20 ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_3|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter|_~0                                                     ; LCCOMB_X75_Y49_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_3|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb|_~0                                                        ; LCCOMB_X80_Y52_N20 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_3|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr|_~0                                                            ; LCCOMB_X80_Y49_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_3|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                             ; LCCOMB_X76_Y49_N22 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_3|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|rd_ptr_lsb~1                                                                   ; LCCOMB_X80_Y52_N14 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_3|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                   ; LCCOMB_X76_Y50_N30 ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_4|A429_ctrl_ff[4]~0                                                                                                                                       ; LCCOMB_X58_Y53_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_4|bit_cntr_count[4]~7                                                                                                                                     ; LCCOMB_X56_Y52_N2  ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_4|clk_div_count_0_ff[0]~17                                                                                                                                ; LCCOMB_X68_Y57_N24 ; 32      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_4|ctrl_trg                                                                                                                                                ; FF_X54_Y48_N11     ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_4|in_data_shift[12]~32                                                                                                                                    ; LCCOMB_X56_Y52_N28 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_4|input_clk_trg                                                                                                                                           ; FF_X72_Y54_N7      ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_4|mask_ff[7]~0                                                                                                                                            ; LCCOMB_X58_Y50_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_4|period_cntr_count[3]~42                                                                                                                                 ; LCCOMB_X70_Y53_N24 ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_4|real_speed_grade[0]~5                                                                                                                                   ; LCCOMB_X70_Y53_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_4|rx_sclr                                                                                                                                                 ; LCCOMB_X68_Y57_N22 ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_4|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter|_~0                                                     ; LCCOMB_X55_Y52_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_4|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb|_~0                                                        ; LCCOMB_X54_Y52_N12 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_4|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr|_~0                                                            ; LCCOMB_X50_Y50_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_4|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                             ; LCCOMB_X54_Y52_N6  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_4|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|rd_ptr_lsb~1                                                                   ; LCCOMB_X66_Y57_N2  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_4|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                   ; LCCOMB_X57_Y52_N8  ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_5|A429_ctrl_ff[4]~0                                                                                                                                       ; LCCOMB_X62_Y42_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_5|bit_cntr_count[3]~7                                                                                                                                     ; LCCOMB_X68_Y47_N2  ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_5|clk_div_count_0_ff[10]~17                                                                                                                               ; LCCOMB_X72_Y46_N18 ; 32      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_5|ctrl_trg                                                                                                                                                ; FF_X47_Y46_N21     ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_5|in_data_shift[23]~32                                                                                                                                    ; LCCOMB_X68_Y47_N24 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_5|input_clk_trg                                                                                                                                           ; FF_X71_Y45_N17     ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_5|mask_ff[7]~0                                                                                                                                            ; LCCOMB_X63_Y47_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_5|period_cntr_count[11]~42                                                                                                                                ; LCCOMB_X68_Y47_N22 ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_5|real_speed_grade[1]~5                                                                                                                                   ; LCCOMB_X71_Y46_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_5|rx_sclr                                                                                                                                                 ; LCCOMB_X62_Y47_N20 ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_5|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter|_~0                                                     ; LCCOMB_X61_Y45_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_5|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb|_~0                                                        ; LCCOMB_X61_Y46_N8  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_5|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr|_~0                                                            ; LCCOMB_X54_Y46_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_5|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                             ; LCCOMB_X57_Y45_N14 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_5|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|rd_ptr_lsb~1                                                                   ; LCCOMB_X61_Y46_N14 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_5|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                   ; LCCOMB_X61_Y47_N16 ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_6|A429_ctrl_ff[4]~0                                                                                                                                       ; LCCOMB_X60_Y48_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_6|bit_cntr_count[3]~7                                                                                                                                     ; LCCOMB_X68_Y45_N16 ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_6|clk_div_count_0_ff[11]~17                                                                                                                               ; LCCOMB_X68_Y45_N26 ; 32      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_6|ctrl_trg                                                                                                                                                ; FF_X45_Y49_N9      ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_6|in_data_shift[12]~32                                                                                                                                    ; LCCOMB_X68_Y46_N16 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_6|input_clk_trg                                                                                                                                           ; FF_X69_Y43_N21     ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_6|mask_ff[7]~0                                                                                                                                            ; LCCOMB_X66_Y45_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_6|period_cntr_count[1]~42                                                                                                                                 ; LCCOMB_X68_Y44_N4  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_6|real_speed_grade[1]~5                                                                                                                                   ; LCCOMB_X68_Y44_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_6|rx_sclr                                                                                                                                                 ; LCCOMB_X68_Y45_N4  ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_6|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter|_~0                                                     ; LCCOMB_X62_Y45_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_6|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb|_~0                                                        ; LCCOMB_X67_Y45_N8  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_6|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr|_~0                                                            ; LCCOMB_X66_Y46_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_6|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                             ; LCCOMB_X63_Y45_N22 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_6|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|rd_ptr_lsb~1                                                                   ; LCCOMB_X67_Y45_N6  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_6|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                   ; LCCOMB_X63_Y46_N18 ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_7|A429_ctrl_ff[4]~0                                                                                                                                       ; LCCOMB_X70_Y52_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_7|bit_cntr_count[3]~7                                                                                                                                     ; LCCOMB_X70_Y52_N26 ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_7|clk_div_count_0_ff[14]~17                                                                                                                               ; LCCOMB_X69_Y52_N4  ; 32      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_7|ctrl_trg                                                                                                                                                ; FF_X45_Y49_N7      ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_7|in_data_shift[15]~32                                                                                                                                    ; LCCOMB_X69_Y51_N4  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_7|input_clk_trg                                                                                                                                           ; FF_X77_Y52_N13     ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_7|mask_ff[7]~0                                                                                                                                            ; LCCOMB_X64_Y52_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_7|period_cntr_count[7]~42                                                                                                                                 ; LCCOMB_X75_Y53_N24 ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_7|real_speed_grade[1]~5                                                                                                                                   ; LCCOMB_X76_Y55_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_7|rx_sclr                                                                                                                                                 ; LCCOMB_X70_Y52_N28 ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_7|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter|_~0                                                     ; LCCOMB_X62_Y51_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_7|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb|_~0                                                        ; LCCOMB_X66_Y52_N2  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_7|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr|_~0                                                            ; LCCOMB_X66_Y51_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_7|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                             ; LCCOMB_X70_Y51_N6  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_7|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|rd_ptr_lsb~1                                                                   ; LCCOMB_X69_Y52_N20 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_7|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                   ; LCCOMB_X66_Y51_N24 ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_8|A429_ctrl_ff[4]~0                                                                                                                                       ; LCCOMB_X45_Y55_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_8|bit_cntr_count[0]~7                                                                                                                                     ; LCCOMB_X48_Y54_N26 ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_8|clk_div_count_0_ff[7]~17                                                                                                                                ; LCCOMB_X48_Y54_N8  ; 32      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_8|ctrl_trg                                                                                                                                                ; FF_X50_Y54_N7      ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_8|in_data_shift[16]~32                                                                                                                                    ; LCCOMB_X44_Y55_N20 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_8|input_clk_trg                                                                                                                                           ; FF_X42_Y56_N1      ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_8|mask_ff[7]~0                                                                                                                                            ; LCCOMB_X46_Y55_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_8|period_cntr_count[1]~42                                                                                                                                 ; LCCOMB_X44_Y55_N6  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_8|real_speed_grade[1]~5                                                                                                                                   ; LCCOMB_X47_Y55_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_8|rx_sclr                                                                                                                                                 ; LCCOMB_X48_Y54_N6  ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_8|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter|_~0                                                     ; LCCOMB_X46_Y54_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_8|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb|_~0                                                        ; LCCOMB_X48_Y54_N18 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_8|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr|_~0                                                            ; LCCOMB_X48_Y55_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_8|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                             ; LCCOMB_X47_Y54_N24 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_8|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|rd_ptr_lsb~1                                                                   ; LCCOMB_X48_Y54_N0  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_8|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                   ; LCCOMB_X45_Y55_N26 ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_9|A429_ctrl_ff[4]~0                                                                                                                                       ; LCCOMB_X48_Y53_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_9|bit_cntr_count[0]~7                                                                                                                                     ; LCCOMB_X49_Y56_N6  ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_9|clk_div_count_0_ff[5]~17                                                                                                                                ; LCCOMB_X49_Y56_N0  ; 32      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_9|ctrl_trg                                                                                                                                                ; FF_X50_Y54_N31     ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_9|in_data_shift[0]~32                                                                                                                                     ; LCCOMB_X50_Y56_N10 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_9|input_clk_trg                                                                                                                                           ; FF_X46_Y57_N29     ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_9|mask_ff[7]~0                                                                                                                                            ; LCCOMB_X50_Y54_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_9|period_cntr_count[14]~42                                                                                                                                ; LCCOMB_X46_Y58_N2  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_9|real_speed_grade[1]~5                                                                                                                                   ; LCCOMB_X46_Y58_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_9|rx_sclr                                                                                                                                                 ; LCCOMB_X49_Y56_N14 ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_9|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_9s7:usedw_counter|_~0                                                     ; LCCOMB_X51_Y57_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_9|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_srb:rd_ptr_msb|_~0                                                        ; LCCOMB_X46_Y56_N6  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_9|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|cntr_trb:wr_ptr|_~0                                                            ; LCCOMB_X51_Y56_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_9|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                             ; LCCOMB_X48_Y58_N14 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_9|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|rd_ptr_lsb~1                                                                   ; LCCOMB_X46_Y56_N24 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_rx:arinc_429_rx_inst_9|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                   ; LCCOMB_X49_Y57_N10 ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_0|A429_alarm_frame_ff[0]~1                                                                                                                                ; LCCOMB_X49_Y40_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_0|A429_alarm_frame_ff[16]~3                                                                                                                               ; LCCOMB_X57_Y40_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_0|A429_alarm_frame_ff[31]~0                                                                                                                               ; LCCOMB_X57_Y40_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_0|A429_alarm_frame_ff[8]~2                                                                                                                                ; LCCOMB_X59_Y43_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_0|A429_ctrl_ff[4]~0                                                                                                                                       ; LCCOMB_X48_Y41_N2  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_0|clk_div_count[9]~24                                                                                                                                     ; LCCOMB_X46_Y41_N6  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_0|cur_packet_reg[28]~63                                                                                                                                   ; LCCOMB_X53_Y39_N0  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_0|fifo_data[12]~33                                                                                                                                        ; LCCOMB_X50_Y39_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_0|packet_byte_count_reg[4]~13                                                                                                                             ; LCCOMB_X47_Y40_N10 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_0|packet_byte_count_reg[4]~16                                                                                                                             ; LCCOMB_X46_Y40_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_0|s_txd_1_reg~11                                                                                                                                          ; LCCOMB_X47_Y40_N4  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_0|s_txd_1_reg~6                                                                                                                                           ; LCCOMB_X46_Y40_N26 ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_0|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_9s7:usedw_counter|_~0                                                     ; LCCOMB_X58_Y43_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_0|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_srb:rd_ptr_msb|_~0                                                        ; LCCOMB_X48_Y39_N2  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_0|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_trb:wr_ptr|_~0                                                            ; LCCOMB_X53_Y39_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_0|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|pulse_ram_output~2                                                             ; LCCOMB_X50_Y40_N16 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_0|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|rd_ptr_lsb~1                                                                   ; LCCOMB_X50_Y40_N26 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_0|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|valid_wreq                                                                     ; LCCOMB_X58_Y43_N4  ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_0|tx_data_sclr                                                                                                                                            ; LCCOMB_X53_Y40_N18 ; 78      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_1|A429_alarm_frame_ff[0]~1                                                                                                                                ; LCCOMB_X56_Y42_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_1|A429_alarm_frame_ff[16]~3                                                                                                                               ; LCCOMB_X51_Y45_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_1|A429_alarm_frame_ff[31]~0                                                                                                                               ; LCCOMB_X50_Y45_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_1|A429_alarm_frame_ff[8]~2                                                                                                                                ; LCCOMB_X54_Y43_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_1|A429_ctrl_ff[4]~0                                                                                                                                       ; LCCOMB_X59_Y41_N16 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_1|clk_div_count[13]~24                                                                                                                                    ; LCCOMB_X57_Y39_N2  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_1|cur_packet_reg[23]~63                                                                                                                                   ; LCCOMB_X55_Y41_N6  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_1|fifo_data[23]~33                                                                                                                                        ; LCCOMB_X51_Y41_N8  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_1|packet_byte_count_reg[4]~13                                                                                                                             ; LCCOMB_X58_Y41_N28 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_1|packet_byte_count_reg[4]~16                                                                                                                             ; LCCOMB_X57_Y41_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_1|s_txd_1_reg~11                                                                                                                                          ; LCCOMB_X57_Y41_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_1|s_txd_1_reg~6                                                                                                                                           ; LCCOMB_X58_Y41_N10 ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_1|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_9s7:usedw_counter|_~0                                                     ; LCCOMB_X54_Y40_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_1|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_srb:rd_ptr_msb|_~0                                                        ; LCCOMB_X55_Y41_N28 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_1|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_trb:wr_ptr|_~0                                                            ; LCCOMB_X51_Y40_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_1|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|pulse_ram_output~2                                                             ; LCCOMB_X55_Y40_N0  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_1|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|rd_ptr_lsb~1                                                                   ; LCCOMB_X55_Y40_N30 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_1|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|valid_wreq                                                                     ; LCCOMB_X53_Y40_N6  ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_1|tx_data_sclr                                                                                                                                            ; LCCOMB_X51_Y40_N26 ; 78      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_2|A429_alarm_frame_ff[0]~1                                                                                                                                ; LCCOMB_X60_Y43_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_2|A429_alarm_frame_ff[16]~3                                                                                                                               ; LCCOMB_X59_Y44_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_2|A429_alarm_frame_ff[31]~0                                                                                                                               ; LCCOMB_X62_Y44_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_2|A429_alarm_frame_ff[8]~2                                                                                                                                ; LCCOMB_X62_Y44_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_2|A429_ctrl_ff[4]~0                                                                                                                                       ; LCCOMB_X61_Y42_N12 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_2|clk_div_count[3]~24                                                                                                                                     ; LCCOMB_X63_Y42_N14 ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_2|cur_packet_reg[8]~63                                                                                                                                    ; LCCOMB_X60_Y41_N12 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_2|fifo_data[19]~33                                                                                                                                        ; LCCOMB_X63_Y41_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_2|packet_byte_count_reg[3]~13                                                                                                                             ; LCCOMB_X59_Y42_N26 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_2|packet_byte_count_reg[3]~16                                                                                                                             ; LCCOMB_X60_Y42_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_2|s_txd_1_reg~11                                                                                                                                          ; LCCOMB_X60_Y42_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_2|s_txd_1_reg~6                                                                                                                                           ; LCCOMB_X61_Y42_N6  ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_2|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_9s7:usedw_counter|_~0                                                     ; LCCOMB_X67_Y41_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_2|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_srb:rd_ptr_msb|_~0                                                        ; LCCOMB_X67_Y41_N28 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_2|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_trb:wr_ptr|_~0                                                            ; LCCOMB_X67_Y41_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_2|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|pulse_ram_output~2                                                             ; LCCOMB_X67_Y42_N0  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_2|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|rd_ptr_lsb~1                                                                   ; LCCOMB_X67_Y42_N18 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_2|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|valid_wreq                                                                     ; LCCOMB_X67_Y41_N10 ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_2|tx_data_sclr                                                                                                                                            ; LCCOMB_X66_Y41_N28 ; 80      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_3|A429_alarm_frame_ff[0]~1                                                                                                                                ; LCCOMB_X62_Y50_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_3|A429_alarm_frame_ff[16]~3                                                                                                                               ; LCCOMB_X59_Y44_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_3|A429_alarm_frame_ff[31]~0                                                                                                                               ; LCCOMB_X60_Y49_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_3|A429_alarm_frame_ff[8]~2                                                                                                                                ; LCCOMB_X60_Y49_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_3|A429_ctrl_ff[4]~0                                                                                                                                       ; LCCOMB_X60_Y48_N18 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_3|clk_div_count[2]~24                                                                                                                                     ; LCCOMB_X75_Y48_N10 ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_3|cur_packet_reg[27]~63                                                                                                                                   ; LCCOMB_X66_Y49_N14 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_3|fifo_data[30]~33                                                                                                                                        ; LCCOMB_X63_Y49_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_3|packet_byte_count_reg[0]~13                                                                                                                             ; LCCOMB_X70_Y50_N2  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_3|packet_byte_count_reg[0]~16                                                                                                                             ; LCCOMB_X70_Y50_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_3|s_txd_1_reg~11                                                                                                                                          ; LCCOMB_X70_Y50_N26 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_3|s_txd_1_reg~6                                                                                                                                           ; LCCOMB_X69_Y50_N10 ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_3|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_9s7:usedw_counter|_~0                                                     ; LCCOMB_X72_Y50_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_3|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_srb:rd_ptr_msb|_~0                                                        ; LCCOMB_X66_Y53_N10 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_3|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_trb:wr_ptr|_~0                                                            ; LCCOMB_X71_Y50_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_3|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|pulse_ram_output~2                                                             ; LCCOMB_X70_Y50_N8  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_3|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|rd_ptr_lsb~1                                                                   ; LCCOMB_X70_Y50_N6  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_3|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|valid_wreq                                                                     ; LCCOMB_X72_Y50_N8  ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_3|tx_data_sclr                                                                                                                                            ; LCCOMB_X66_Y49_N24 ; 78      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_4|A429_alarm_frame_ff[0]~1                                                                                                                                ; LCCOMB_X51_Y44_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_4|A429_alarm_frame_ff[16]~3                                                                                                                               ; LCCOMB_X59_Y45_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_4|A429_alarm_frame_ff[31]~0                                                                                                                               ; LCCOMB_X53_Y45_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_4|A429_alarm_frame_ff[8]~2                                                                                                                                ; LCCOMB_X56_Y44_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_4|A429_ctrl_ff[4]~1                                                                                                                                       ; LCCOMB_X49_Y42_N26 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_4|clk_div_count[0]~24                                                                                                                                     ; LCCOMB_X53_Y42_N2  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_4|cur_packet_reg[15]~63                                                                                                                                   ; LCCOMB_X51_Y44_N4  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_4|fifo_data[21]~33                                                                                                                                        ; LCCOMB_X49_Y44_N28 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_4|packet_byte_count_reg[1]~13                                                                                                                             ; LCCOMB_X50_Y42_N26 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_4|packet_byte_count_reg[1]~16                                                                                                                             ; LCCOMB_X49_Y42_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_4|s_txd_1_reg~11                                                                                                                                          ; LCCOMB_X50_Y43_N0  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_4|s_txd_1_reg~6                                                                                                                                           ; LCCOMB_X50_Y43_N26 ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_4|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_9s7:usedw_counter|_~0                                                     ; LCCOMB_X53_Y43_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_4|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_srb:rd_ptr_msb|_~0                                                        ; LCCOMB_X48_Y43_N8  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_4|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_trb:wr_ptr|_~0                                                            ; LCCOMB_X51_Y43_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_4|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|pulse_ram_output~2                                                             ; LCCOMB_X49_Y43_N12 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_4|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|rd_ptr_lsb~1                                                                   ; LCCOMB_X49_Y43_N18 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_4|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|valid_wreq                                                                     ; LCCOMB_X53_Y43_N8  ; 14      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_4|tx_data_sclr                                                                                                                                            ; LCCOMB_X47_Y44_N8  ; 77      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_5|A429_alarm_frame_ff[0]~1                                                                                                                                ; LCCOMB_X50_Y45_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_5|A429_alarm_frame_ff[16]~3                                                                                                                               ; LCCOMB_X49_Y46_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_5|A429_alarm_frame_ff[31]~0                                                                                                                               ; LCCOMB_X50_Y46_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_5|A429_alarm_frame_ff[8]~2                                                                                                                                ; LCCOMB_X47_Y47_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_5|A429_ctrl_ff[4]~0                                                                                                                                       ; LCCOMB_X46_Y46_N2  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_5|clk_div_count[6]~24                                                                                                                                     ; LCCOMB_X45_Y43_N2  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_5|cur_packet_reg[26]~63                                                                                                                                   ; LCCOMB_X48_Y45_N10 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_5|fifo_data[17]~33                                                                                                                                        ; LCCOMB_X45_Y45_N10 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_5|packet_byte_count_reg[2]~13                                                                                                                             ; LCCOMB_X45_Y44_N2  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_5|packet_byte_count_reg[2]~16                                                                                                                             ; LCCOMB_X45_Y44_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_5|s_txd_1_reg~11                                                                                                                                          ; LCCOMB_X45_Y44_N24 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_5|s_txd_1_reg~6                                                                                                                                           ; LCCOMB_X46_Y44_N26 ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_5|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_9s7:usedw_counter|_~0                                                     ; LCCOMB_X46_Y47_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_5|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_srb:rd_ptr_msb|_~0                                                        ; LCCOMB_X45_Y45_N8  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_5|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_trb:wr_ptr|_~0                                                            ; LCCOMB_X44_Y46_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_5|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|pulse_ram_output~2                                                             ; LCCOMB_X45_Y46_N8  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_5|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|rd_ptr_lsb~1                                                                   ; LCCOMB_X45_Y46_N6  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_5|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|valid_wreq                                                                     ; LCCOMB_X45_Y46_N24 ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_5|tx_data_sclr                                                                                                                                            ; LCCOMB_X48_Y46_N4  ; 78      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_6|A429_alarm_frame_ff[0]~1                                                                                                                                ; LCCOMB_X59_Y44_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_6|A429_alarm_frame_ff[16]~3                                                                                                                               ; LCCOMB_X53_Y45_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_6|A429_alarm_frame_ff[31]~0                                                                                                                               ; LCCOMB_X62_Y44_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_6|A429_alarm_frame_ff[8]~2                                                                                                                                ; LCCOMB_X62_Y44_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_6|A429_ctrl_ff[4]~0                                                                                                                                       ; LCCOMB_X61_Y42_N8  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_6|clk_div_count[3]~24                                                                                                                                     ; LCCOMB_X70_Y40_N18 ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_6|cur_packet_reg[4]~63                                                                                                                                    ; LCCOMB_X62_Y44_N20 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_6|fifo_data[21]~33                                                                                                                                        ; LCCOMB_X66_Y44_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_6|packet_byte_count_reg[2]~13                                                                                                                             ; LCCOMB_X60_Y40_N16 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_6|packet_byte_count_reg[2]~16                                                                                                                             ; LCCOMB_X60_Y40_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_6|s_txd_1_reg~11                                                                                                                                          ; LCCOMB_X63_Y40_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_6|s_txd_1_reg~6                                                                                                                                           ; LCCOMB_X63_Y40_N12 ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_6|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_9s7:usedw_counter|_~0                                                     ; LCCOMB_X63_Y43_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_6|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_srb:rd_ptr_msb|_~0                                                        ; LCCOMB_X63_Y40_N20 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_6|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_trb:wr_ptr|_~0                                                            ; LCCOMB_X63_Y43_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_6|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|pulse_ram_output~2                                                             ; LCCOMB_X62_Y40_N8  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_6|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|rd_ptr_lsb~1                                                                   ; LCCOMB_X62_Y40_N18 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_6|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|valid_wreq                                                                     ; LCCOMB_X63_Y43_N8  ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_6|tx_data_sclr                                                                                                                                            ; LCCOMB_X66_Y43_N8  ; 78      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_7|A429_alarm_frame_ff[0]~1                                                                                                                                ; LCCOMB_X50_Y45_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_7|A429_alarm_frame_ff[16]~3                                                                                                                               ; LCCOMB_X53_Y45_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_7|A429_alarm_frame_ff[31]~0                                                                                                                               ; LCCOMB_X50_Y48_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_7|A429_alarm_frame_ff[8]~2                                                                                                                                ; LCCOMB_X53_Y51_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_7|A429_ctrl_ff[4]~0                                                                                                                                       ; LCCOMB_X50_Y48_N30 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_7|clk_div_count[5]~24                                                                                                                                     ; LCCOMB_X45_Y48_N6  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_7|cur_packet_reg[25]~63                                                                                                                                   ; LCCOMB_X47_Y48_N10 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_7|fifo_data[8]~33                                                                                                                                         ; LCCOMB_X46_Y49_N28 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_7|packet_byte_count_reg[1]~13                                                                                                                             ; LCCOMB_X48_Y47_N20 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_7|packet_byte_count_reg[1]~16                                                                                                                             ; LCCOMB_X48_Y48_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_7|s_txd_1_reg~11                                                                                                                                          ; LCCOMB_X47_Y48_N0  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_7|s_txd_1_reg~6                                                                                                                                           ; LCCOMB_X47_Y48_N26 ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_7|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_9s7:usedw_counter|_~0                                                     ; LCCOMB_X50_Y51_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_7|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_srb:rd_ptr_msb|_~0                                                        ; LCCOMB_X48_Y50_N24 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_7|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_trb:wr_ptr|_~0                                                            ; LCCOMB_X46_Y49_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_7|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|pulse_ram_output~2                                                             ; LCCOMB_X49_Y51_N30 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_7|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|rd_ptr_lsb~1                                                                   ; LCCOMB_X49_Y51_N2  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_7|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|valid_wreq                                                                     ; LCCOMB_X50_Y51_N20 ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_7|tx_data_sclr                                                                                                                                            ; LCCOMB_X49_Y49_N24 ; 80      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_8|A429_alarm_frame_ff[0]~1                                                                                                                                ; LCCOMB_X41_Y52_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_8|A429_alarm_frame_ff[16]~3                                                                                                                               ; LCCOMB_X42_Y51_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_8|A429_alarm_frame_ff[31]~0                                                                                                                               ; LCCOMB_X42_Y49_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_8|A429_alarm_frame_ff[8]~2                                                                                                                                ; LCCOMB_X45_Y51_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_8|A429_ctrl_ff[4]~0                                                                                                                                       ; LCCOMB_X38_Y52_N18 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_8|clk_div_count[3]~24                                                                                                                                     ; LCCOMB_X38_Y55_N22 ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_8|cur_packet_reg[28]~63                                                                                                                                   ; LCCOMB_X41_Y51_N10 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_8|fifo_data[6]~33                                                                                                                                         ; LCCOMB_X35_Y52_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_8|packet_byte_count_reg[4]~13                                                                                                                             ; LCCOMB_X40_Y52_N0  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_8|packet_byte_count_reg[4]~16                                                                                                                             ; LCCOMB_X39_Y52_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_8|s_txd_1_reg~11                                                                                                                                          ; LCCOMB_X39_Y52_N26 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_8|s_txd_1_reg~6                                                                                                                                           ; LCCOMB_X40_Y51_N8  ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_8|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_9s7:usedw_counter|_~0                                                     ; LCCOMB_X40_Y51_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_8|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_srb:rd_ptr_msb|_~0                                                        ; LCCOMB_X40_Y51_N30 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_8|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_trb:wr_ptr|_~0                                                            ; LCCOMB_X40_Y51_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_8|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|pulse_ram_output~2                                                             ; LCCOMB_X41_Y53_N20 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_8|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|rd_ptr_lsb~1                                                                   ; LCCOMB_X41_Y53_N2  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_8|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|valid_wreq                                                                     ; LCCOMB_X41_Y53_N22 ; 14      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_8|tx_data_sclr                                                                                                                                            ; LCCOMB_X40_Y51_N22 ; 77      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_9|A429_alarm_frame_ff[0]~1                                                                                                                                ; LCCOMB_X47_Y52_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_9|A429_alarm_frame_ff[16]~3                                                                                                                               ; LCCOMB_X48_Y51_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_9|A429_alarm_frame_ff[31]~0                                                                                                                               ; LCCOMB_X48_Y51_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_9|A429_alarm_frame_ff[8]~2                                                                                                                                ; LCCOMB_X50_Y52_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_9|A429_ctrl_ff[4]~0                                                                                                                                       ; LCCOMB_X46_Y51_N18 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_9|clk_div_count[8]~24                                                                                                                                     ; LCCOMB_X45_Y50_N26 ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_9|cur_packet_reg[21]~63                                                                                                                                   ; LCCOMB_X49_Y52_N30 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_9|fifo_data[8]~33                                                                                                                                         ; LCCOMB_X49_Y52_N8  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_9|packet_byte_count_reg[0]~13                                                                                                                             ; LCCOMB_X45_Y53_N30 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_9|packet_byte_count_reg[0]~16                                                                                                                             ; LCCOMB_X46_Y53_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_9|s_txd_0_reg~5                                                                                                                                           ; LCCOMB_X46_Y53_N2  ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_9|s_txd_0_reg~7                                                                                                                                           ; LCCOMB_X46_Y53_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_9|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_9s7:usedw_counter|_~0                                                     ; LCCOMB_X47_Y52_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_9|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_srb:rd_ptr_msb|_~0                                                        ; LCCOMB_X45_Y52_N30 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_9|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|cntr_trb:wr_ptr|_~0                                                            ; LCCOMB_X47_Y52_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_9|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|pulse_ram_output~2                                                             ; LCCOMB_X44_Y52_N10 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_9|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|rd_ptr_lsb~1                                                                   ; LCCOMB_X44_Y52_N14 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_9|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|valid_wreq                                                                     ; LCCOMB_X45_Y52_N16 ; 14      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_429_tx:arinc_429_tx_inst_9|tx_data_sclr                                                                                                                                            ; LCCOMB_X47_Y52_N8  ; 77      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[0]~0                                                                                                                                           ; LCCOMB_X22_Y42_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1000]~161                                                                                                                                      ; LCCOMB_X27_Y38_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1008]~193                                                                                                                                      ; LCCOMB_X27_Y38_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1016]~226                                                                                                                                      ; LCCOMB_X24_Y39_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1024]~17                                                                                                                                       ; LCCOMB_X22_Y42_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1032]~33                                                                                                                                       ; LCCOMB_X22_Y41_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1040]~65                                                                                                                                       ; LCCOMB_X29_Y38_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1048]~97                                                                                                                                       ; LCCOMB_X35_Y41_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[104]~172                                                                                                                                       ; LCCOMB_X26_Y32_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1056]~130                                                                                                                                      ; LCCOMB_X30_Y37_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1064]~162                                                                                                                                      ; LCCOMB_X29_Y36_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1072]~194                                                                                                                                      ; LCCOMB_X32_Y38_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1080]~227                                                                                                                                      ; LCCOMB_X21_Y39_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1088]~14                                                                                                                                       ; LCCOMB_X33_Y39_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1096]~60                                                                                                                                       ; LCCOMB_X38_Y35_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1104]~92                                                                                                                                       ; LCCOMB_X39_Y34_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1112]~124                                                                                                                                      ; LCCOMB_X40_Y33_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1120]~149                                                                                                                                      ; LCCOMB_X39_Y34_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1128]~181                                                                                                                                      ; LCCOMB_X33_Y33_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[112]~204                                                                                                                                       ; LCCOMB_X29_Y35_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1136]~213                                                                                                                                      ; LCCOMB_X34_Y34_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1144]~246                                                                                                                                      ; LCCOMB_X34_Y35_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1152]~13                                                                                                                                       ; LCCOMB_X35_Y39_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1160]~58                                                                                                                                       ; LCCOMB_X37_Y32_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1168]~90                                                                                                                                       ; LCCOMB_X40_Y38_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1176]~122                                                                                                                                      ; LCCOMB_X41_Y37_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1184]~147                                                                                                                                      ; LCCOMB_X30_Y36_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1192]~179                                                                                                                                      ; LCCOMB_X30_Y36_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1200]~211                                                                                                                                      ; LCCOMB_X27_Y34_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1208]~244                                                                                                                                      ; LCCOMB_X33_Y35_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[120]~237                                                                                                                                       ; LCCOMB_X22_Y34_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1216]~12                                                                                                                                       ; LCCOMB_X35_Y39_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1224]~59                                                                                                                                       ; LCCOMB_X41_Y36_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1232]~91                                                                                                                                       ; LCCOMB_X39_Y34_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1240]~123                                                                                                                                      ; LCCOMB_X40_Y33_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1248]~148                                                                                                                                      ; LCCOMB_X35_Y36_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1256]~180                                                                                                                                      ; LCCOMB_X33_Y33_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1264]~212                                                                                                                                      ; LCCOMB_X37_Y34_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1272]~245                                                                                                                                      ; LCCOMB_X34_Y35_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1280]~15                                                                                                                                       ; LCCOMB_X32_Y38_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1288]~61                                                                                                                                       ; LCCOMB_X38_Y35_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[128]~28                                                                                                                                        ; LCCOMB_X19_Y40_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1296]~93                                                                                                                                       ; LCCOMB_X40_Y38_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1304]~125                                                                                                                                      ; LCCOMB_X39_Y36_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1312]~150                                                                                                                                      ; LCCOMB_X35_Y36_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1320]~182                                                                                                                                      ; LCCOMB_X34_Y36_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1328]~214                                                                                                                                      ; LCCOMB_X33_Y33_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1336]~247                                                                                                                                      ; LCCOMB_X33_Y35_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1344]~11                                                                                                                                       ; LCCOMB_X33_Y43_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1352]~56                                                                                                                                       ; LCCOMB_X34_Y38_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1360]~88                                                                                                                                       ; LCCOMB_X41_Y38_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1368]~120                                                                                                                                      ; LCCOMB_X39_Y36_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[136]~44                                                                                                                                        ; LCCOMB_X18_Y38_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1376]~145                                                                                                                                      ; LCCOMB_X34_Y38_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1384]~177                                                                                                                                      ; LCCOMB_X33_Y33_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1392]~209                                                                                                                                      ; LCCOMB_X33_Y33_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1400]~242                                                                                                                                      ; LCCOMB_X31_Y35_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1408]~10                                                                                                                                       ; LCCOMB_X33_Y40_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1416]~57                                                                                                                                       ; LCCOMB_X33_Y40_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1424]~89                                                                                                                                       ; LCCOMB_X40_Y38_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1432]~121                                                                                                                                      ; LCCOMB_X41_Y37_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1440]~146                                                                                                                                      ; LCCOMB_X35_Y36_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1448]~178                                                                                                                                      ; LCCOMB_X32_Y38_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[144]~76                                                                                                                                        ; LCCOMB_X18_Y38_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1456]~210                                                                                                                                      ; LCCOMB_X34_Y34_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1464]~243                                                                                                                                      ; LCCOMB_X32_Y35_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1472]~16                                                                                                                                       ; LCCOMB_X33_Y43_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1480]~62                                                                                                                                       ; LCCOMB_X32_Y41_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1488]~94                                                                                                                                       ; LCCOMB_X37_Y43_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1496]~126                                                                                                                                      ; LCCOMB_X38_Y40_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1504]~151                                                                                                                                      ; LCCOMB_X32_Y38_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1512]~183                                                                                                                                      ; LCCOMB_X30_Y37_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1520]~215                                                                                                                                      ; LCCOMB_X32_Y38_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1528]~248                                                                                                                                      ; LCCOMB_X32_Y35_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[152]~108                                                                                                                                       ; LCCOMB_X20_Y33_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1536]~2                                                                                                                                        ; LCCOMB_X31_Y43_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1544]~53                                                                                                                                       ; LCCOMB_X42_Y43_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1552]~85                                                                                                                                       ; LCCOMB_X42_Y42_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1560]~117                                                                                                                                      ; LCCOMB_X40_Y39_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1568]~159                                                                                                                                      ; LCCOMB_X29_Y38_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1576]~191                                                                                                                                      ; LCCOMB_X29_Y36_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1584]~223                                                                                                                                      ; LCCOMB_X32_Y38_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1592]~256                                                                                                                                      ; LCCOMB_X26_Y35_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1600]~7                                                                                                                                        ; LCCOMB_X33_Y43_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1608]~51                                                                                                                                       ; LCCOMB_X42_Y43_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[160]~141                                                                                                                                       ; LCCOMB_X28_Y37_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1616]~83                                                                                                                                       ; LCCOMB_X42_Y42_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1624]~115                                                                                                                                      ; LCCOMB_X41_Y43_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1632]~156                                                                                                                                      ; LCCOMB_X39_Y40_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1640]~188                                                                                                                                      ; LCCOMB_X33_Y32_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1648]~220                                                                                                                                      ; LCCOMB_X33_Y32_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1656]~253                                                                                                                                      ; LCCOMB_X29_Y31_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1664]~6                                                                                                                                        ; LCCOMB_X33_Y43_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1672]~52                                                                                                                                       ; LCCOMB_X42_Y43_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1680]~84                                                                                                                                       ; LCCOMB_X40_Y42_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1688]~116                                                                                                                                      ; LCCOMB_X42_Y43_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[168]~173                                                                                                                                       ; LCCOMB_X28_Y32_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1696]~154                                                                                                                                      ; LCCOMB_X38_Y40_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[16]~77                                                                                                                                         ; LCCOMB_X20_Y35_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1704]~186                                                                                                                                      ; LCCOMB_X32_Y33_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1712]~218                                                                                                                                      ; LCCOMB_X32_Y31_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1720]~251                                                                                                                                      ; LCCOMB_X29_Y31_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1728]~5                                                                                                                                        ; LCCOMB_X35_Y40_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1736]~54                                                                                                                                       ; LCCOMB_X40_Y41_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1744]~86                                                                                                                                       ; LCCOMB_X40_Y42_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1752]~118                                                                                                                                      ; LCCOMB_X40_Y43_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1760]~155                                                                                                                                      ; LCCOMB_X38_Y40_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1768]~187                                                                                                                                      ; LCCOMB_X33_Y32_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[176]~205                                                                                                                                       ; LCCOMB_X27_Y34_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1776]~219                                                                                                                                      ; LCCOMB_X32_Y31_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1784]~252                                                                                                                                      ; LCCOMB_X30_Y31_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1792]~8                                                                                                                                        ; LCCOMB_X31_Y44_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1800]~50                                                                                                                                       ; LCCOMB_X40_Y41_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1808]~82                                                                                                                                       ; LCCOMB_X40_Y42_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1816]~114                                                                                                                                      ; LCCOMB_X41_Y43_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1824]~157                                                                                                                                      ; LCCOMB_X39_Y40_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1832]~189                                                                                                                                      ; LCCOMB_X33_Y32_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1840]~221                                                                                                                                      ; LCCOMB_X32_Y31_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1848]~254                                                                                                                                      ; LCCOMB_X31_Y31_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[184]~238                                                                                                                                       ; LCCOMB_X21_Y34_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1856]~4                                                                                                                                        ; LCCOMB_X34_Y44_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1864]~49                                                                                                                                       ; LCCOMB_X37_Y41_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1872]~81                                                                                                                                       ; LCCOMB_X39_Y42_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1880]~113                                                                                                                                      ; LCCOMB_X39_Y43_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1888]~152                                                                                                                                      ; LCCOMB_X38_Y40_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1896]~184                                                                                                                                      ; LCCOMB_X32_Y33_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1904]~216                                                                                                                                      ; LCCOMB_X32_Y34_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1912]~249                                                                                                                                      ; LCCOMB_X30_Y32_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1920]~3                                                                                                                                        ; LCCOMB_X33_Y43_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1928]~55                                                                                                                                       ; LCCOMB_X37_Y41_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[192]~30                                                                                                                                        ; LCCOMB_X18_Y38_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1936]~87                                                                                                                                       ; LCCOMB_X39_Y42_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1944]~119                                                                                                                                      ; LCCOMB_X39_Y43_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1952]~153                                                                                                                                      ; LCCOMB_X38_Y40_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1960]~185                                                                                                                                      ; LCCOMB_X32_Y33_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1968]~217                                                                                                                                      ; LCCOMB_X31_Y31_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1976]~250                                                                                                                                      ; LCCOMB_X29_Y32_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1984]~9                                                                                                                                        ; LCCOMB_X33_Y43_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[1992]~63                                                                                                                                       ; LCCOMB_X32_Y41_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[2000]~95                                                                                                                                       ; LCCOMB_X37_Y43_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[2008]~127                                                                                                                                      ; LCCOMB_X39_Y43_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[200]~46                                                                                                                                        ; LCCOMB_X18_Y38_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[2016]~158                                                                                                                                      ; LCCOMB_X38_Y40_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[2024]~190                                                                                                                                      ; LCCOMB_X32_Y33_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[2032]~222                                                                                                                                      ; LCCOMB_X32_Y34_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[2040]~255                                                                                                                                      ; LCCOMB_X30_Y32_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[208]~78                                                                                                                                        ; LCCOMB_X18_Y38_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[216]~110                                                                                                                                       ; LCCOMB_X20_Y35_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[224]~143                                                                                                                                       ; LCCOMB_X28_Y33_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[232]~175                                                                                                                                       ; LCCOMB_X28_Y32_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[240]~207                                                                                                                                       ; LCCOMB_X28_Y35_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[248]~240                                                                                                                                       ; LCCOMB_X21_Y34_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[24]~109                                                                                                                                        ; LCCOMB_X26_Y35_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[256]~27                                                                                                                                        ; LCCOMB_X21_Y40_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[264]~41                                                                                                                                        ; LCCOMB_X20_Y41_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[272]~73                                                                                                                                        ; LCCOMB_X27_Y38_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[280]~105                                                                                                                                       ; LCCOMB_X30_Y35_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[288]~138                                                                                                                                       ; LCCOMB_X26_Y33_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[296]~170                                                                                                                                       ; LCCOMB_X29_Y36_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[304]~202                                                                                                                                       ; LCCOMB_X27_Y38_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[312]~235                                                                                                                                       ; LCCOMB_X22_Y38_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[320]~26                                                                                                                                        ; LCCOMB_X22_Y41_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[328]~42                                                                                                                                        ; LCCOMB_X24_Y39_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[32]~142                                                                                                                                        ; LCCOMB_X26_Y33_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[336]~74                                                                                                                                        ; LCCOMB_X24_Y39_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[344]~106                                                                                                                                       ; LCCOMB_X20_Y41_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[352]~139                                                                                                                                       ; LCCOMB_X26_Y37_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[360]~171                                                                                                                                       ; LCCOMB_X30_Y36_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[368]~203                                                                                                                                       ; LCCOMB_X24_Y39_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[376]~236                                                                                                                                       ; LCCOMB_X21_Y38_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[384]~31                                                                                                                                        ; LCCOMB_X35_Y40_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[392]~47                                                                                                                                        ; LCCOMB_X22_Y41_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[400]~79                                                                                                                                        ; LCCOMB_X22_Y41_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[408]~111                                                                                                                                       ; LCCOMB_X28_Y35_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[40]~174                                                                                                                                        ; LCCOMB_X26_Y32_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[416]~144                                                                                                                                       ; LCCOMB_X27_Y38_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[424]~176                                                                                                                                       ; LCCOMB_X33_Y32_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[432]~208                                                                                                                                       ; LCCOMB_X27_Y38_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[440]~241                                                                                                                                       ; LCCOMB_X22_Y38_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[448]~1                                                                                                                                         ; LCCOMB_X31_Y43_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[456]~48                                                                                                                                        ; LCCOMB_X32_Y41_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[464]~80                                                                                                                                        ; LCCOMB_X32_Y38_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[472]~112                                                                                                                                       ; LCCOMB_X35_Y41_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[480]~128                                                                                                                                       ; LCCOMB_X27_Y38_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[488]~160                                                                                                                                       ; LCCOMB_X29_Y36_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[48]~206                                                                                                                                        ; LCCOMB_X28_Y35_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[496]~192                                                                                                                                       ; LCCOMB_X29_Y35_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[504]~225                                                                                                                                       ; LCCOMB_X28_Y37_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[512]~23                                                                                                                                        ; LCCOMB_X29_Y46_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[520]~38                                                                                                                                        ; LCCOMB_X22_Y42_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[528]~70                                                                                                                                        ; LCCOMB_X26_Y45_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[536]~102                                                                                                                                       ; LCCOMB_X31_Y43_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[544]~135                                                                                                                                       ; LCCOMB_X26_Y40_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[552]~167                                                                                                                                       ; LCCOMB_X31_Y44_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[560]~199                                                                                                                                       ; LCCOMB_X26_Y42_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[568]~232                                                                                                                                       ; LCCOMB_X21_Y45_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[56]~239                                                                                                                                        ; LCCOMB_X27_Y34_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[576]~22                                                                                                                                        ; LCCOMB_X29_Y46_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[584]~36                                                                                                                                        ; LCCOMB_X20_Y44_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[592]~68                                                                                                                                        ; LCCOMB_X26_Y45_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[600]~100                                                                                                                                       ; LCCOMB_X28_Y35_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[608]~133                                                                                                                                       ; LCCOMB_X29_Y40_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[616]~165                                                                                                                                       ; LCCOMB_X22_Y42_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[624]~197                                                                                                                                       ; LCCOMB_X29_Y46_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[632]~230                                                                                                                                       ; LCCOMB_X21_Y45_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[640]~21                                                                                                                                        ; LCCOMB_X29_Y46_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[648]~37                                                                                                                                        ; LCCOMB_X22_Y42_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[64]~29                                                                                                                                         ; LCCOMB_X19_Y40_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[656]~69                                                                                                                                        ; LCCOMB_X26_Y45_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[664]~101                                                                                                                                       ; LCCOMB_X29_Y43_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[672]~134                                                                                                                                       ; LCCOMB_X29_Y40_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[680]~166                                                                                                                                       ; LCCOMB_X31_Y44_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[688]~198                                                                                                                                       ; LCCOMB_X28_Y46_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[696]~231                                                                                                                                       ; LCCOMB_X22_Y45_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[704]~24                                                                                                                                        ; LCCOMB_X20_Y46_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[712]~39                                                                                                                                        ; LCCOMB_X20_Y44_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[720]~71                                                                                                                                        ; LCCOMB_X26_Y45_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[728]~103                                                                                                                                       ; LCCOMB_X29_Y43_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[72]~43                                                                                                                                         ; LCCOMB_X18_Y38_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[736]~136                                                                                                                                       ; LCCOMB_X26_Y40_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[744]~168                                                                                                                                       ; LCCOMB_X31_Y44_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[752]~200                                                                                                                                       ; LCCOMB_X29_Y46_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[760]~233                                                                                                                                       ; LCCOMB_X22_Y45_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[768]~20                                                                                                                                        ; LCCOMB_X20_Y42_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[776]~34                                                                                                                                        ; LCCOMB_X20_Y44_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[784]~66                                                                                                                                        ; LCCOMB_X22_Y41_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[792]~98                                                                                                                                        ; LCCOMB_X29_Y43_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[800]~131                                                                                                                                       ; LCCOMB_X29_Y38_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[808]~163                                                                                                                                       ; LCCOMB_X28_Y35_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[80]~75                                                                                                                                         ; LCCOMB_X18_Y38_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[816]~195                                                                                                                                       ; LCCOMB_X26_Y42_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[824]~228                                                                                                                                       ; LCCOMB_X21_Y43_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[832]~19                                                                                                                                        ; LCCOMB_X20_Y42_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[840]~35                                                                                                                                        ; LCCOMB_X20_Y44_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[848]~67                                                                                                                                        ; LCCOMB_X24_Y39_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[856]~99                                                                                                                                        ; LCCOMB_X31_Y43_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[864]~132                                                                                                                                       ; LCCOMB_X35_Y40_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[872]~164                                                                                                                                       ; LCCOMB_X22_Y42_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[880]~196                                                                                                                                       ; LCCOMB_X26_Y42_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[888]~229                                                                                                                                       ; LCCOMB_X22_Y43_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[88]~107                                                                                                                                        ; LCCOMB_X26_Y35_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[896]~25                                                                                                                                        ; LCCOMB_X20_Y42_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[8]~45                                                                                                                                          ; LCCOMB_X24_Y39_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[904]~40                                                                                                                                        ; LCCOMB_X22_Y41_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[912]~72                                                                                                                                        ; LCCOMB_X24_Y41_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[920]~104                                                                                                                                       ; LCCOMB_X31_Y43_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[928]~137                                                                                                                                       ; LCCOMB_X35_Y40_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[936]~169                                                                                                                                       ; LCCOMB_X31_Y43_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[944]~201                                                                                                                                       ; LCCOMB_X28_Y46_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[952]~234                                                                                                                                       ; LCCOMB_X21_Y43_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[960]~18                                                                                                                                        ; LCCOMB_X22_Y42_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[968]~32                                                                                                                                        ; LCCOMB_X20_Y41_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[96]~140                                                                                                                                        ; LCCOMB_X28_Y33_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[976]~64                                                                                                                                        ; LCCOMB_X31_Y43_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[984]~96                                                                                                                                        ; LCCOMB_X31_Y43_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[992]~129                                                                                                                                       ; LCCOMB_X31_Y39_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|alarm_frame_trg[24]~35                                                                                                                                        ; LCCOMB_X38_Y42_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|bit_to_byte_count_reg[0]~5                                                                                                                                    ; LCCOMB_X34_Y46_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|clk_div_count[0]~16                                                                                                                                           ; LCCOMB_X16_Y44_N30 ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|comb~0                                                                                                                                                        ; LCCOMB_X21_Y44_N26 ; 93      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|comb~1                                                                                                                                                        ; LCCOMB_X35_Y45_N16 ; 98      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|ctrl_ff[6]~0                                                                                                                                                  ; LCCOMB_X41_Y44_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|cur_packet_reg[5]~12                                                                                                                                          ; LCCOMB_X18_Y43_N28 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|cur_packet_reg[941]~26                                                                                                                                        ; LCCOMB_X19_Y43_N14 ; 1591    ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|error_code_reg[0]~15                                                                                                                                          ; LCCOMB_X31_Y46_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|fifo_data[15]~65                                                                                                                                              ; LCCOMB_X22_Y44_N14 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|fifo_data[39]~70                                                                                                                                              ; LCCOMB_X22_Y44_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|mask_ff[3]~0                                                                                                                                                  ; LCCOMB_X41_Y44_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|packet_bit_count_reg[8]~41                                                                                                                                    ; LCCOMB_X17_Y44_N8  ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|packet_bit_count_reg[8]~45                                                                                                                                    ; LCCOMB_X17_Y44_N4  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|period_count_reg[2]~11                                                                                                                                        ; LCCOMB_X34_Y46_N18 ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|period_count_reg[2]~8                                                                                                                                         ; LCCOMB_X33_Y46_N26 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|pos_neg_chech_synch_trg                                                                                                                                       ; FF_X56_Y56_N17     ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|post_synch_count_reg[7]~37                                                                                                                                    ; LCCOMB_X32_Y46_N16 ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|post_synch_count_reg[7]~39                                                                                                                                    ; LCCOMB_X34_Y46_N16 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|pre_data_valid_count_reg[3]~30                                                                                                                                ; LCCOMB_X32_Y47_N16 ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|pre_data_valid_count_reg[3]~32                                                                                                                                ; LCCOMB_X33_Y47_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|pre_synch_count_reg[5]~29                                                                                                                                     ; LCCOMB_X32_Y49_N22 ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|pre_synch_count_reg[5]~30                                                                                                                                     ; LCCOMB_X32_Y46_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|_~0                                                  ; LCCOMB_X40_Y45_N12 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|valid_rdreq~0                                        ; LCCOMB_X37_Y45_N6  ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|valid_wrreq~1                                        ; LCCOMB_X38_Y43_N22 ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|rx_wx_fifo_data_reg[1]~8                                                                                                                                      ; LCCOMB_X35_Y46_N26 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|sts_data[27]~347                                                                                                                                              ; LCCOMB_X32_Y42_N4  ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|sts_data[7]~99                                                                                                                                                ; LCCOMB_X32_Y42_N14 ; 31      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|sync_count_reg[1]~7                                                                                                                                           ; LCCOMB_X15_Y43_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|synch_count_ff_reg[3]~9                                                                                                                                       ; LCCOMB_X32_Y49_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|synch_count_reg[0]~21                                                                                                                                         ; LCCOMB_X32_Y49_N6  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|synch_count_reg[0]~22                                                                                                                                         ; LCCOMB_X33_Y49_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|tx_sclr_out                                                                                                                                                   ; LCCOMB_X21_Y44_N28 ; 1618    ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|_~0                                                 ; LCCOMB_X18_Y47_N18 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|valid_rdreq~0                                       ; LCCOMB_X18_Y47_N26 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|valid_wrreq~0                                       ; LCCOMB_X15_Y47_N14 ; 23      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[0]~0                                                                                                                                           ; LCCOMB_X67_Y33_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1000]~161                                                                                                                                      ; LCCOMB_X56_Y34_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1008]~193                                                                                                                                      ; LCCOMB_X48_Y30_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1016]~226                                                                                                                                      ; LCCOMB_X46_Y31_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1024]~17                                                                                                                                       ; LCCOMB_X62_Y32_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1032]~33                                                                                                                                       ; LCCOMB_X60_Y31_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1040]~65                                                                                                                                       ; LCCOMB_X60_Y34_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1048]~97                                                                                                                                       ; LCCOMB_X63_Y33_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[104]~172                                                                                                                                       ; LCCOMB_X50_Y37_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1056]~130                                                                                                                                      ; LCCOMB_X57_Y34_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1064]~162                                                                                                                                      ; LCCOMB_X55_Y35_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1072]~194                                                                                                                                      ; LCCOMB_X49_Y30_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1080]~227                                                                                                                                      ; LCCOMB_X46_Y31_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1088]~14                                                                                                                                       ; LCCOMB_X57_Y31_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1096]~60                                                                                                                                       ; LCCOMB_X57_Y31_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1104]~92                                                                                                                                       ; LCCOMB_X57_Y28_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1112]~124                                                                                                                                      ; LCCOMB_X56_Y33_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1120]~149                                                                                                                                      ; LCCOMB_X51_Y36_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1128]~181                                                                                                                                      ; LCCOMB_X45_Y35_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[112]~204                                                                                                                                       ; LCCOMB_X48_Y29_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1136]~213                                                                                                                                      ; LCCOMB_X46_Y36_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1144]~246                                                                                                                                      ; LCCOMB_X46_Y30_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1152]~13                                                                                                                                       ; LCCOMB_X58_Y32_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1160]~58                                                                                                                                       ; LCCOMB_X44_Y31_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1168]~90                                                                                                                                       ; LCCOMB_X58_Y28_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1176]~122                                                                                                                                      ; LCCOMB_X57_Y37_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1184]~147                                                                                                                                      ; LCCOMB_X51_Y36_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1192]~179                                                                                                                                      ; LCCOMB_X46_Y35_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1200]~211                                                                                                                                      ; LCCOMB_X44_Y36_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1208]~244                                                                                                                                      ; LCCOMB_X46_Y32_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[120]~237                                                                                                                                       ; LCCOMB_X48_Y28_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1216]~12                                                                                                                                       ; LCCOMB_X56_Y33_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1224]~59                                                                                                                                       ; LCCOMB_X57_Y31_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1232]~91                                                                                                                                       ; LCCOMB_X54_Y28_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1240]~123                                                                                                                                      ; LCCOMB_X54_Y32_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1248]~148                                                                                                                                      ; LCCOMB_X51_Y33_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1256]~180                                                                                                                                      ; LCCOMB_X45_Y35_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1264]~212                                                                                                                                      ; LCCOMB_X46_Y36_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1272]~245                                                                                                                                      ; LCCOMB_X46_Y30_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1280]~15                                                                                                                                       ; LCCOMB_X56_Y32_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1288]~61                                                                                                                                       ; LCCOMB_X59_Y31_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[128]~28                                                                                                                                        ; LCCOMB_X64_Y32_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1296]~93                                                                                                                                       ; LCCOMB_X58_Y28_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1304]~125                                                                                                                                      ; LCCOMB_X54_Y37_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1312]~150                                                                                                                                      ; LCCOMB_X51_Y36_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1320]~182                                                                                                                                      ; LCCOMB_X46_Y35_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1328]~214                                                                                                                                      ; LCCOMB_X47_Y36_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1336]~247                                                                                                                                      ; LCCOMB_X46_Y32_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1344]~11                                                                                                                                       ; LCCOMB_X56_Y32_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1352]~56                                                                                                                                       ; LCCOMB_X61_Y35_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1360]~88                                                                                                                                       ; LCCOMB_X55_Y35_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1368]~120                                                                                                                                      ; LCCOMB_X54_Y37_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[136]~44                                                                                                                                        ; LCCOMB_X68_Y30_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1376]~145                                                                                                                                      ; LCCOMB_X51_Y34_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1384]~177                                                                                                                                      ; LCCOMB_X47_Y35_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1392]~209                                                                                                                                      ; LCCOMB_X47_Y32_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1400]~242                                                                                                                                      ; LCCOMB_X47_Y32_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1408]~10                                                                                                                                       ; LCCOMB_X58_Y32_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1416]~57                                                                                                                                       ; LCCOMB_X59_Y31_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1424]~89                                                                                                                                       ; LCCOMB_X60_Y34_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1432]~121                                                                                                                                      ; LCCOMB_X54_Y37_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1440]~146                                                                                                                                      ; LCCOMB_X51_Y34_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1448]~178                                                                                                                                      ; LCCOMB_X47_Y35_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[144]~76                                                                                                                                        ; LCCOMB_X67_Y31_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1456]~210                                                                                                                                      ; LCCOMB_X42_Y36_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1464]~243                                                                                                                                      ; LCCOMB_X48_Y32_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1472]~16                                                                                                                                       ; LCCOMB_X58_Y32_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1480]~62                                                                                                                                       ; LCCOMB_X61_Y35_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1488]~94                                                                                                                                       ; LCCOMB_X63_Y36_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1496]~126                                                                                                                                      ; LCCOMB_X49_Y37_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1504]~151                                                                                                                                      ; LCCOMB_X48_Y34_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1512]~183                                                                                                                                      ; LCCOMB_X48_Y33_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1520]~215                                                                                                                                      ; LCCOMB_X48_Y36_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1528]~248                                                                                                                                      ; LCCOMB_X48_Y32_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[152]~108                                                                                                                                       ; LCCOMB_X67_Y35_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1536]~2                                                                                                                                        ; LCCOMB_X58_Y36_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1544]~53                                                                                                                                       ; LCCOMB_X60_Y38_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1552]~85                                                                                                                                       ; LCCOMB_X60_Y39_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1560]~117                                                                                                                                      ; LCCOMB_X50_Y35_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1568]~159                                                                                                                                      ; LCCOMB_X51_Y33_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1576]~191                                                                                                                                      ; LCCOMB_X48_Y33_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1584]~223                                                                                                                                      ; LCCOMB_X48_Y36_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1592]~256                                                                                                                                      ; LCCOMB_X47_Y31_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1600]~7                                                                                                                                        ; LCCOMB_X58_Y38_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1608]~51                                                                                                                                       ; LCCOMB_X60_Y36_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[160]~141                                                                                                                                       ; LCCOMB_X55_Y38_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1616]~83                                                                                                                                       ; LCCOMB_X61_Y39_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1624]~115                                                                                                                                      ; LCCOMB_X56_Y35_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1632]~156                                                                                                                                      ; LCCOMB_X40_Y32_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1640]~188                                                                                                                                      ; LCCOMB_X47_Y38_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1648]~220                                                                                                                                      ; LCCOMB_X45_Y33_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1656]~253                                                                                                                                      ; LCCOMB_X42_Y30_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1664]~6                                                                                                                                        ; LCCOMB_X60_Y38_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1672]~52                                                                                                                                       ; LCCOMB_X61_Y35_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1680]~84                                                                                                                                       ; LCCOMB_X62_Y39_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1688]~116                                                                                                                                      ; LCCOMB_X56_Y35_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[168]~173                                                                                                                                       ; LCCOMB_X50_Y35_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1696]~154                                                                                                                                      ; LCCOMB_X39_Y30_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[16]~77                                                                                                                                         ; LCCOMB_X66_Y34_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1704]~186                                                                                                                                      ; LCCOMB_X50_Y35_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1712]~218                                                                                                                                      ; LCCOMB_X42_Y33_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1720]~251                                                                                                                                      ; LCCOMB_X42_Y30_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1728]~5                                                                                                                                        ; LCCOMB_X57_Y38_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1736]~54                                                                                                                                       ; LCCOMB_X63_Y38_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1744]~86                                                                                                                                       ; LCCOMB_X63_Y39_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1752]~118                                                                                                                                      ; LCCOMB_X57_Y38_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1760]~155                                                                                                                                      ; LCCOMB_X39_Y30_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1768]~187                                                                                                                                      ; LCCOMB_X48_Y38_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[176]~205                                                                                                                                       ; LCCOMB_X47_Y29_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1776]~219                                                                                                                                      ; LCCOMB_X41_Y33_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1784]~252                                                                                                                                      ; LCCOMB_X42_Y31_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1792]~8                                                                                                                                        ; LCCOMB_X58_Y38_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1800]~50                                                                                                                                       ; LCCOMB_X63_Y38_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1808]~82                                                                                                                                       ; LCCOMB_X64_Y38_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1816]~114                                                                                                                                      ; LCCOMB_X56_Y35_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1824]~157                                                                                                                                      ; LCCOMB_X40_Y32_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1832]~189                                                                                                                                      ; LCCOMB_X46_Y38_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1840]~221                                                                                                                                      ; LCCOMB_X41_Y33_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1848]~254                                                                                                                                      ; LCCOMB_X42_Y31_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[184]~238                                                                                                                                       ; LCCOMB_X51_Y31_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1856]~4                                                                                                                                        ; LCCOMB_X58_Y36_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1864]~49                                                                                                                                       ; LCCOMB_X61_Y34_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1872]~81                                                                                                                                       ; LCCOMB_X63_Y39_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1880]~113                                                                                                                                      ; LCCOMB_X57_Y37_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1888]~152                                                                                                                                      ; LCCOMB_X44_Y30_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1896]~184                                                                                                                                      ; LCCOMB_X48_Y37_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1904]~216                                                                                                                                      ; LCCOMB_X45_Y34_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1912]~249                                                                                                                                      ; LCCOMB_X41_Y31_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1920]~3                                                                                                                                        ; LCCOMB_X57_Y38_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1928]~55                                                                                                                                       ; LCCOMB_X61_Y34_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[192]~30                                                                                                                                        ; LCCOMB_X69_Y33_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1936]~87                                                                                                                                       ; LCCOMB_X63_Y39_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1944]~119                                                                                                                                      ; LCCOMB_X57_Y38_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1952]~153                                                                                                                                      ; LCCOMB_X41_Y30_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1960]~185                                                                                                                                      ; LCCOMB_X47_Y38_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1968]~217                                                                                                                                      ; LCCOMB_X44_Y34_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1976]~250                                                                                                                                      ; LCCOMB_X40_Y31_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1984]~9                                                                                                                                        ; LCCOMB_X58_Y36_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[1992]~63                                                                                                                                       ; LCCOMB_X63_Y35_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[2000]~95                                                                                                                                       ; LCCOMB_X63_Y36_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[2008]~127                                                                                                                                      ; LCCOMB_X57_Y37_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[200]~46                                                                                                                                        ; LCCOMB_X67_Y31_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[2016]~158                                                                                                                                      ; LCCOMB_X41_Y30_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[2024]~190                                                                                                                                      ; LCCOMB_X45_Y37_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[2032]~222                                                                                                                                      ; LCCOMB_X45_Y34_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[2040]~255                                                                                                                                      ; LCCOMB_X40_Y31_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[208]~78                                                                                                                                        ; LCCOMB_X66_Y34_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[216]~110                                                                                                                                       ; LCCOMB_X67_Y35_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[224]~143                                                                                                                                       ; LCCOMB_X55_Y38_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[232]~175                                                                                                                                       ; LCCOMB_X55_Y35_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[240]~207                                                                                                                                       ; LCCOMB_X47_Y29_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[248]~240                                                                                                                                       ; LCCOMB_X47_Y28_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[24]~109                                                                                                                                        ; LCCOMB_X69_Y35_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[256]~27                                                                                                                                        ; LCCOMB_X69_Y33_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[264]~41                                                                                                                                        ; LCCOMB_X41_Y36_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[272]~73                                                                                                                                        ; LCCOMB_X62_Y34_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[280]~105                                                                                                                                       ; LCCOMB_X63_Y35_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[288]~138                                                                                                                                       ; LCCOMB_X56_Y34_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[296]~170                                                                                                                                       ; LCCOMB_X56_Y34_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[304]~202                                                                                                                                       ; LCCOMB_X48_Y30_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[312]~235                                                                                                                                       ; LCCOMB_X47_Y28_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[320]~26                                                                                                                                        ; LCCOMB_X64_Y32_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[328]~42                                                                                                                                        ; LCCOMB_X67_Y32_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[32]~142                                                                                                                                        ; LCCOMB_X55_Y38_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[336]~74                                                                                                                                        ; LCCOMB_X56_Y34_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[344]~106                                                                                                                                       ; LCCOMB_X67_Y35_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[352]~139                                                                                                                                       ; LCCOMB_X56_Y34_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[360]~171                                                                                                                                       ; LCCOMB_X55_Y35_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[368]~203                                                                                                                                       ; LCCOMB_X47_Y30_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[376]~236                                                                                                                                       ; LCCOMB_X46_Y28_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[384]~31                                                                                                                                        ; LCCOMB_X64_Y32_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[392]~47                                                                                                                                        ; LCCOMB_X60_Y34_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[400]~79                                                                                                                                        ; LCCOMB_X56_Y34_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[408]~111                                                                                                                                       ; LCCOMB_X63_Y35_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[40]~174                                                                                                                                        ; LCCOMB_X55_Y35_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[416]~144                                                                                                                                       ; LCCOMB_X56_Y34_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[424]~176                                                                                                                                       ; LCCOMB_X56_Y34_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[432]~208                                                                                                                                       ; LCCOMB_X48_Y30_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[440]~241                                                                                                                                       ; LCCOMB_X46_Y28_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[448]~1                                                                                                                                         ; LCCOMB_X60_Y36_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[456]~48                                                                                                                                        ; LCCOMB_X61_Y35_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[464]~80                                                                                                                                        ; LCCOMB_X61_Y37_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[472]~112                                                                                                                                       ; LCCOMB_X59_Y37_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[480]~128                                                                                                                                       ; LCCOMB_X49_Y37_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[488]~160                                                                                                                                       ; LCCOMB_X49_Y37_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[48]~206                                                                                                                                        ; LCCOMB_X48_Y29_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[496]~192                                                                                                                                       ; LCCOMB_X42_Y33_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[504]~225                                                                                                                                       ; LCCOMB_X47_Y31_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[512]~23                                                                                                                                        ; LCCOMB_X60_Y36_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[520]~38                                                                                                                                        ; LCCOMB_X67_Y29_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[528]~70                                                                                                                                        ; LCCOMB_X63_Y28_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[536]~102                                                                                                                                       ; LCCOMB_X60_Y27_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[544]~135                                                                                                                                       ; LCCOMB_X60_Y27_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[552]~167                                                                                                                                       ; LCCOMB_X56_Y28_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[560]~199                                                                                                                                       ; LCCOMB_X55_Y29_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[568]~232                                                                                                                                       ; LCCOMB_X51_Y28_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[56]~239                                                                                                                                        ; LCCOMB_X48_Y28_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[576]~22                                                                                                                                        ; LCCOMB_X61_Y33_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[584]~36                                                                                                                                        ; LCCOMB_X67_Y29_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[592]~68                                                                                                                                        ; LCCOMB_X63_Y28_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[600]~100                                                                                                                                       ; LCCOMB_X61_Y27_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[608]~133                                                                                                                                       ; LCCOMB_X59_Y29_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[616]~165                                                                                                                                       ; LCCOMB_X56_Y28_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[624]~197                                                                                                                                       ; LCCOMB_X55_Y29_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[632]~230                                                                                                                                       ; LCCOMB_X51_Y28_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[640]~21                                                                                                                                        ; LCCOMB_X60_Y37_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[648]~37                                                                                                                                        ; LCCOMB_X66_Y29_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[64]~29                                                                                                                                         ; LCCOMB_X67_Y36_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[656]~69                                                                                                                                        ; LCCOMB_X64_Y32_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[664]~101                                                                                                                                       ; LCCOMB_X62_Y27_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[672]~134                                                                                                                                       ; LCCOMB_X57_Y29_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[680]~166                                                                                                                                       ; LCCOMB_X55_Y28_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[688]~198                                                                                                                                       ; LCCOMB_X54_Y29_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[696]~231                                                                                                                                       ; LCCOMB_X50_Y28_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[704]~24                                                                                                                                        ; LCCOMB_X57_Y29_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[712]~39                                                                                                                                        ; LCCOMB_X66_Y29_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[720]~71                                                                                                                                        ; LCCOMB_X63_Y28_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[728]~103                                                                                                                                       ; LCCOMB_X61_Y27_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[72]~43                                                                                                                                         ; LCCOMB_X67_Y30_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[736]~136                                                                                                                                       ; LCCOMB_X57_Y29_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[744]~168                                                                                                                                       ; LCCOMB_X54_Y28_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[752]~200                                                                                                                                       ; LCCOMB_X54_Y29_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[760]~233                                                                                                                                       ; LCCOMB_X50_Y28_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[768]~20                                                                                                                                        ; LCCOMB_X61_Y32_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[776]~34                                                                                                                                        ; LCCOMB_X59_Y30_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[784]~66                                                                                                                                        ; LCCOMB_X63_Y30_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[792]~98                                                                                                                                        ; LCCOMB_X62_Y30_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[800]~131                                                                                                                                       ; LCCOMB_X59_Y30_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[808]~163                                                                                                                                       ; LCCOMB_X55_Y30_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[80]~75                                                                                                                                         ; LCCOMB_X67_Y36_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[816]~195                                                                                                                                       ; LCCOMB_X51_Y30_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[824]~228                                                                                                                                       ; LCCOMB_X50_Y31_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[832]~19                                                                                                                                        ; LCCOMB_X61_Y29_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[840]~35                                                                                                                                        ; LCCOMB_X62_Y29_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[848]~67                                                                                                                                        ; LCCOMB_X63_Y30_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[856]~99                                                                                                                                        ; LCCOMB_X63_Y30_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[864]~132                                                                                                                                       ; LCCOMB_X59_Y30_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[872]~164                                                                                                                                       ; LCCOMB_X54_Y30_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[880]~196                                                                                                                                       ; LCCOMB_X54_Y30_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[888]~229                                                                                                                                       ; LCCOMB_X50_Y29_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[88]~107                                                                                                                                        ; LCCOMB_X69_Y35_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[896]~25                                                                                                                                        ; LCCOMB_X62_Y32_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[8]~45                                                                                                                                          ; LCCOMB_X67_Y30_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[904]~40                                                                                                                                        ; LCCOMB_X62_Y32_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[912]~72                                                                                                                                        ; LCCOMB_X60_Y34_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[920]~104                                                                                                                                       ; LCCOMB_X61_Y34_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[928]~137                                                                                                                                       ; LCCOMB_X59_Y30_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[936]~169                                                                                                                                       ; LCCOMB_X55_Y30_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[944]~201                                                                                                                                       ; LCCOMB_X51_Y30_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[952]~234                                                                                                                                       ; LCCOMB_X50_Y31_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[960]~18                                                                                                                                        ; LCCOMB_X64_Y32_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[968]~32                                                                                                                                        ; LCCOMB_X63_Y35_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[96]~140                                                                                                                                        ; LCCOMB_X54_Y38_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[976]~64                                                                                                                                        ; LCCOMB_X62_Y34_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[984]~96                                                                                                                                        ; LCCOMB_X59_Y33_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[992]~129                                                                                                                                       ; LCCOMB_X56_Y34_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|alarm_frame_trg[23]~35                                                                                                                                        ; LCCOMB_X46_Y39_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|bit_to_byte_count_reg[0]~5                                                                                                                                    ; LCCOMB_X72_Y38_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|clk_div_count[0]~16                                                                                                                                           ; LCCOMB_X70_Y36_N14 ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|comb~0                                                                                                                                                        ; LCCOMB_X70_Y38_N4  ; 93      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|comb~1                                                                                                                                                        ; LCCOMB_X70_Y38_N26 ; 98      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|ctrl_ff[6]~0                                                                                                                                                  ; LCCOMB_X67_Y36_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|cur_packet_reg[443]~26                                                                                                                                        ; LCCOMB_X69_Y32_N18 ; 1591    ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|cur_packet_reg[5]~12                                                                                                                                          ; LCCOMB_X69_Y33_N14 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|error_code_reg[1]~14                                                                                                                                          ; LCCOMB_X71_Y37_N24 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|fifo_data[10]~65                                                                                                                                              ; LCCOMB_X64_Y37_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|fifo_data[56]~70                                                                                                                                              ; LCCOMB_X53_Y36_N8  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|mask_ff[3]~1                                                                                                                                                  ; LCCOMB_X62_Y42_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|packet_bit_count_reg[1]~29                                                                                                                                    ; LCCOMB_X69_Y32_N6  ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|packet_bit_count_reg[1]~33                                                                                                                                    ; LCCOMB_X70_Y36_N10 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|period_count_reg[6]~11                                                                                                                                        ; LCCOMB_X72_Y38_N4  ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|period_count_reg[6]~8                                                                                                                                         ; LCCOMB_X72_Y38_N8  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|pos_neg_chech_synch_trg                                                                                                                                       ; FF_X56_Y56_N9      ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|post_synch_count_reg[4]~37                                                                                                                                    ; LCCOMB_X71_Y37_N16 ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|post_synch_count_reg[4]~39                                                                                                                                    ; LCCOMB_X71_Y37_N6  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|pre_data_valid_count_reg[6]~30                                                                                                                                ; LCCOMB_X72_Y38_N16 ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|pre_data_valid_count_reg[6]~32                                                                                                                                ; LCCOMB_X73_Y38_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|pre_synch_count_reg[7]~29                                                                                                                                     ; LCCOMB_X72_Y39_N12 ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|pre_synch_count_reg[7]~30                                                                                                                                     ; LCCOMB_X71_Y38_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|_~0                                                  ; LCCOMB_X64_Y39_N10 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|valid_rdreq~0                                        ; LCCOMB_X67_Y40_N16 ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|valid_wrreq~1                                        ; LCCOMB_X64_Y39_N8  ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|rx_wx_fifo_data_reg[4]~8                                                                                                                                      ; LCCOMB_X72_Y38_N26 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|sts_data[19]~347                                                                                                                                              ; LCCOMB_X57_Y34_N22 ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|sts_data[1]~99                                                                                                                                                ; LCCOMB_X58_Y34_N24 ; 31      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|sync_count_reg[1]~7                                                                                                                                           ; LCCOMB_X71_Y36_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|synch_count_ff_reg[0]~9                                                                                                                                       ; LCCOMB_X71_Y38_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|synch_count_reg[0]~21                                                                                                                                         ; LCCOMB_X70_Y38_N24 ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|synch_count_reg[0]~22                                                                                                                                         ; LCCOMB_X72_Y38_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|tx_sclr_out                                                                                                                                                   ; LCCOMB_X70_Y38_N10 ; 1617    ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|_~0                                                 ; LCCOMB_X69_Y37_N28 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|valid_rdreq~0                                       ; LCCOMB_X69_Y36_N24 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_708:arinc_708_inst_b|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|valid_wrreq~0                                       ; LCCOMB_X67_Y38_N4  ; 23      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_a|comb~2                                                                                                                                                        ; LCCOMB_X32_Y50_N24 ; 94      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_a|comb~5                                                                                                                                                        ; LCCOMB_X32_Y50_N10 ; 99      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_a|freq_div_ff[0]~0                                                                                                                                              ; LCCOMB_X33_Y50_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_a|indata_changer:indata_changer_inst|actual_data_ff[1]~34                                                                                                       ; LCCOMB_X22_Y49_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_a|mosi_reg~4                                                                                                                                                    ; LCCOMB_X29_Y52_N14 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_a|process_6~0                                                                                                                                                   ; LCCOMB_X30_Y51_N2  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_a|qword_to_byte_count_reg[0]~10                                                                                                                                 ; LCCOMB_X27_Y52_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_a|rd_bit_to_byte_count~4                                                                                                                                        ; LCCOMB_X31_Y51_N18 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_a|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|_~0                                                         ; LCCOMB_X32_Y52_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_a|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|valid_rdreq~0                                               ; LCCOMB_X33_Y51_N26 ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_a|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|valid_wrreq~0                                               ; LCCOMB_X32_Y50_N30 ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_a|spi_ctrl_ff[0]                                                                                                                                                ; FF_X32_Y50_N25     ; 73      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_a|spi_ctrl_ff[3]~0                                                                                                                                              ; LCCOMB_X33_Y50_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_a|spi_event_trg                                                                                                                                                 ; FF_X42_Y47_N9      ; 34      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_a|spi_mask_ff[2]~0                                                                                                                                              ; LCCOMB_X39_Y50_N24 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_a|transmit_count_reg[7]~9                                                                                                                                       ; LCCOMB_X28_Y51_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|_~0                                                         ; LCCOMB_X24_Y51_N30 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|valid_rdreq~0                                               ; LCCOMB_X24_Y51_N26 ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|valid_wrreq~1                                               ; LCCOMB_X26_Y48_N4  ; 21      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_b|comb~0                                                                                                                                                        ; LCCOMB_X35_Y48_N30 ; 94      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_b|comb~2                                                                                                                                                        ; LCCOMB_X35_Y48_N20 ; 99      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_b|freq_div_ff[0]~0                                                                                                                                              ; LCCOMB_X33_Y50_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_b|indata_changer:indata_changer_inst|actual_data_ff[18]~34                                                                                                      ; LCCOMB_X25_Y47_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_b|process_6~0                                                                                                                                                   ; LCCOMB_X29_Y48_N8  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_b|qword_to_byte_count_reg[0]~10                                                                                                                                 ; LCCOMB_X29_Y47_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_b|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|_~0                                                         ; LCCOMB_X40_Y48_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_b|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|valid_rdreq~0                                               ; LCCOMB_X40_Y49_N18 ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_b|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|valid_wrreq~0                                               ; LCCOMB_X38_Y48_N28 ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_b|rd_shift_ff~7                                                                                                                                                 ; LCCOMB_X34_Y49_N16 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_b|spi_ctrl_ff[0]                                                                                                                                                ; FF_X35_Y48_N31     ; 73      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_b|spi_ctrl_ff[3]~0                                                                                                                                              ; LCCOMB_X35_Y48_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_b|spi_event_trg                                                                                                                                                 ; FF_X45_Y47_N5      ; 34      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_b|spi_mask_ff[2]~1                                                                                                                                              ; LCCOMB_X38_Y47_N24 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_b|transmit_count_reg[7]~9                                                                                                                                       ; LCCOMB_X29_Y47_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_b|tx_byte_reg[3]~8                                                                                                                                              ; LCCOMB_X30_Y48_N10 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_b|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|_~0                                                         ; LCCOMB_X26_Y49_N26 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_b|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|valid_rdreq~0                                               ; LCCOMB_X26_Y49_N22 ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arinc_825:arinc_825_inst_b|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|valid_wrreq~1                                               ; LCCOMB_X26_Y48_N30 ; 21      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; int_event_h_adr_detect                                                                                                                                                                   ; FF_X40_Y44_N27     ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; int_event_l_adr_detect                                                                                                                                                                   ; FF_X42_Y47_N13     ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; lpm_ff:wr_test_ff[0]|dffs[0]~0                                                                                                                                                           ; LCCOMB_X57_Y57_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lpm_ff:wr_test_ff[0]|dffs[16]~2                                                                                                                                                          ; LCCOMB_X57_Y49_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lpm_ff:wr_test_ff[0]|dffs[24]~3                                                                                                                                                          ; LCCOMB_X57_Y49_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lpm_ff:wr_test_ff[0]|dffs[8]~1                                                                                                                                                           ; LCCOMB_X60_Y52_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lpm_ff:wr_test_ff[1]|dffs[0]~0                                                                                                                                                           ; LCCOMB_X41_Y34_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lpm_ff:wr_test_ff[1]|dffs[16]~2                                                                                                                                                          ; LCCOMB_X42_Y32_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lpm_ff:wr_test_ff[1]|dffs[24]~3                                                                                                                                                          ; LCCOMB_X40_Y34_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lpm_ff:wr_test_ff[1]|dffs[8]~1                                                                                                                                                           ; LCCOMB_X30_Y33_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nReset                                                                                                                                                                                   ; FF_X16_Y46_N3      ; 14436   ; Async. clear                          ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; pcie_rstn                                                                                                                                                                                ; PIN_AA16           ; 77      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|any_rstn_rr                                                                                                                                                ; FF_X9_Y33_N1       ; 24      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|app_rstn                                                                                                                                                   ; FF_X1_Y33_N5       ; 398     ; Async. clear                          ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|be_0_reg[3]~8                                                                                                                                              ; LCCOMB_X16_Y37_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|be_1_reg[0]~6                                                                                                                                              ; LCCOMB_X15_Y37_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|cal_blk_clk                                                                                                                                                ; FF_X3_Y18_N31      ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[5]~32                                                                                                                                         ; LCCOMB_X16_Y36_N10 ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|last_be_reg[0]~0                                                                                                                                           ; LCCOMB_X15_Y37_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|length_reg[7]~22                                                                                                                                           ; LCCOMB_X13_Y38_N26 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|length_reg[7]~23                                                                                                                                           ; LCCOMB_X13_Y36_N18 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|npor_pll                                                                                                                                                   ; LCCOMB_X1_Y20_N26  ; 2       ; Async. clear                          ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                        ; FF_X1_Y20_N9       ; 52      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|pll_locked_r[2]                                                                                  ; FF_X2_Y20_N5       ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|ws_tmr_eq_0~6                                                                                    ; LCCOMB_X1_Y18_N30  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|core_clk_out                                             ; PCIEHIP_X0_Y16_N5  ; 15857   ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_e671:auto_generated|a_dpfifo_e341:dpfifo|cntr_6s7:usedw_counter|_~0                   ; LCCOMB_X21_Y32_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_e671:auto_generated|a_dpfifo_e341:dpfifo|cntr_prb:rd_ptr_msb|_~0                      ; LCCOMB_X22_Y31_N24 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_e671:auto_generated|a_dpfifo_e341:dpfifo|cntr_qrb:wr_ptr|_~0                          ; LCCOMB_X22_Y31_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_e671:auto_generated|a_dpfifo_e341:dpfifo|pulse_ram_output~1                           ; LCCOMB_X21_Y32_N8  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_e671:auto_generated|a_dpfifo_e341:dpfifo|rd_ptr_lsb~1                                 ; LCCOMB_X22_Y31_N14 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_wrreq_trg_trg                                                                                                                                     ; FF_X57_Y45_N21     ; 71      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|process_15~0                                                                                                                                               ; LCCOMB_X1_Y33_N26  ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|process_4~0                                                                                                                                                ; LCCOMB_X28_Y35_N0  ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|read_addr_count[1]~52                                                                                                                                      ; LCCOMB_X44_Y39_N26 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Add2~9             ; LCCOMB_X4_Y22_N4   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector68~2       ; LCCOMB_X4_Y25_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|WideOr10~1         ; LCCOMB_X2_Y24_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|counter[6]~22      ; LCCOMB_X1_Y24_N0   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[7]~0    ; LCCOMB_X4_Y23_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV       ; FF_X4_Y25_N7       ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|busy~0                ; LCCOMB_X3_Y24_N30  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_data_input_state~2 ; LCCOMB_X3_Y24_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|req_addr_reg[2]~0                                                                                                                                          ; LCCOMB_X16_Y36_N26 ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_th41:auto_generated|a_dpfifo_4o41:dpfifo|_~5                                                    ; LCCOMB_X22_Y31_N22 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_th41:auto_generated|a_dpfifo_4o41:dpfifo|_~6                                                    ; LCCOMB_X22_Y31_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo_rdreq~0                                                                                                                                           ; LCCOMB_X22_Y31_N8  ; 67      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|req_length_reg[9]~0                                                                                                                                        ; LCCOMB_X16_Y36_N4  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|req_write_ena_reg                                                                                                                                          ; FF_X16_Y36_N25     ; 23      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|st_TLP_desc_reg                                                                                                                                            ; FF_X13_Y36_N29     ; 91      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|st_TLP_tx_reg.st_H2                                                                                                                                        ; FF_X18_Y33_N11     ; 56      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|st_TLP_tx_reg.st_data_transmit                                                                                                                             ; FF_X18_Y33_N17     ; 50      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|three_DWord_reg~1                                                                                                                                          ; LCCOMB_X16_Y36_N8  ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|tl_cfg_add_trg_trg_trg                                                                                                                                     ; FF_X1_Y23_N13      ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|tx_packet_length_reg[1]~19                                                                                                                                 ; LCCOMB_X18_Y33_N22 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|tx_packet_length_reg[4]~18                                                                                                                                 ; LCCOMB_X19_Y32_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|tx_st_data_0_reg[20]~32                                                                                                                                    ; LCCOMB_X19_Y33_N26 ; 55      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|tx_st_data_1_reg[15]~35                                                                                                                                    ; LCCOMB_X19_Y31_N14 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|write_addr_reg[21]~106                                                                                                                                     ; LCCOMB_X13_Y36_N20 ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rd_test_adr_detect                                                                                                                                                                       ; FF_X40_Y44_N5      ; 64      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; reconfig_clk                                                                                                                                                                             ; PIN_L21            ; 200     ; Clock                                 ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; refclk                                                                                                                                                                                   ; PIN_M11            ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; soft_reset_trg[1]                                                                                                                                                                        ; FF_X16_Y46_N17     ; 3       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; version_adr_detect                                                                                                                                                                       ; FF_X42_Y47_N17     ; 1       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                         ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; nReset                                                                                                                                       ; FF_X16_Y46_N3     ; 14436   ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|app_rstn                                                                                                       ; FF_X1_Y33_N5      ; 398     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|npor_pll                                                                                                       ; LCCOMB_X1_Y20_N26 ; 2       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|core_clk_out ; PCIEHIP_X0_Y16_N5 ; 15857   ; 2238                                 ; Global Clock         ; GCLK2            ; --                        ;
; reconfig_clk                                                                                                                                 ; PIN_L21           ; 200     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                       ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; arinc_708:arinc_708_inst_a|tx_sclr_out                                                                                                                                                                                                     ; 1618    ;
; arinc_708:arinc_708_inst_b|tx_sclr_out                                                                                                                                                                                                     ; 1617    ;
; arinc_708:arinc_708_inst_b|st_tx_reg.st_alarm_trans                                                                                                                                                                                        ; 1600    ;
; arinc_708:arinc_708_inst_a|st_tx_reg.st_alarm_trans                                                                                                                                                                                        ; 1600    ;
; arinc_708:arinc_708_inst_b|cur_packet_reg[443]~26                                                                                                                                                                                          ; 1591    ;
; arinc_708:arinc_708_inst_a|cur_packet_reg[941]~26                                                                                                                                                                                          ; 1591    ;
; ~GND                                                                                                                                                                                                                                       ; 660     ;
; pcie_wrapper:pcie_wrapper_inc|write_addr_reg[7]                                                                                                                                                                                            ; 517     ;
; arinc_708:arinc_708_inst_b|Equal2~1                                                                                                                                                                                                        ; 225     ;
; arinc_708:arinc_708_inst_a|Equal2~1                                                                                                                                                                                                        ; 225     ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[0]                                                                                                                                                                                              ; 160     ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[2]                                                                                                                                                                                              ; 148     ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[1]                                                                                                                                                                                              ; 148     ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[4]                                                                                                                                                                                              ; 146     ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[3]                                                                                                                                                                                              ; 146     ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[5]                                                                                                                                                                                              ; 143     ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[7]                                                                                                                                                                                              ; 133     ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[6]                                                                                                                                                                                              ; 133     ;
; arinc_825:arinc_825_inst_b|comb~2                                                                                                                                                                                                          ; 99      ;
; arinc_825:arinc_825_inst_a|comb~5                                                                                                                                                                                                          ; 99      ;
; arinc_708:arinc_708_inst_b|comb~1                                                                                                                                                                                                          ; 98      ;
; arinc_708:arinc_708_inst_a|comb~1                                                                                                                                                                                                          ; 98      ;
; arinc_708:arinc_708_inst_a|sts_data~116                                                                                                                                                                                                    ; 96      ;
; arinc_708:arinc_708_inst_b|sts_data~116                                                                                                                                                                                                    ; 96      ;
; arinc_708:arinc_708_inst_a|sts_data[7]~136                                                                                                                                                                                                 ; 95      ;
; arinc_708:arinc_708_inst_a|sts_data[7]~134                                                                                                                                                                                                 ; 95      ;
; arinc_708:arinc_708_inst_a|sts_data[7]~127                                                                                                                                                                                                 ; 95      ;
; arinc_708:arinc_708_inst_a|sts_data[7]~125                                                                                                                                                                                                 ; 95      ;
; arinc_708:arinc_708_inst_a|sts_data[7]~123                                                                                                                                                                                                 ; 95      ;
; arinc_708:arinc_708_inst_a|sts_data[7]~114                                                                                                                                                                                                 ; 95      ;
; arinc_708:arinc_708_inst_b|sts_data[1]~136                                                                                                                                                                                                 ; 95      ;
; arinc_708:arinc_708_inst_b|sts_data[1]~134                                                                                                                                                                                                 ; 95      ;
; arinc_708:arinc_708_inst_b|sts_data[1]~127                                                                                                                                                                                                 ; 95      ;
; arinc_708:arinc_708_inst_b|sts_data[1]~125                                                                                                                                                                                                 ; 95      ;
; arinc_708:arinc_708_inst_b|sts_data[1]~123                                                                                                                                                                                                 ; 95      ;
; arinc_708:arinc_708_inst_b|sts_data[1]~114                                                                                                                                                                                                 ; 95      ;
; arinc_708:arinc_708_inst_a|sts_data[7]~137                                                                                                                                                                                                 ; 94      ;
; arinc_708:arinc_708_inst_a|sts_data[7]~135                                                                                                                                                                                                 ; 94      ;
; arinc_708:arinc_708_inst_a|sts_data[7]~128                                                                                                                                                                                                 ; 94      ;
; arinc_708:arinc_708_inst_a|sts_data[7]~126                                                                                                                                                                                                 ; 94      ;
; arinc_708:arinc_708_inst_a|sts_data[7]~124                                                                                                                                                                                                 ; 94      ;
; arinc_708:arinc_708_inst_a|sts_data[7]~117                                                                                                                                                                                                 ; 94      ;
; arinc_708:arinc_708_inst_a|sts_data[7]~115                                                                                                                                                                                                 ; 94      ;
; arinc_708:arinc_708_inst_b|sts_data[1]~137                                                                                                                                                                                                 ; 94      ;
; arinc_708:arinc_708_inst_b|sts_data[1]~135                                                                                                                                                                                                 ; 94      ;
; arinc_708:arinc_708_inst_b|sts_data[1]~128                                                                                                                                                                                                 ; 94      ;
; arinc_708:arinc_708_inst_b|sts_data[1]~126                                                                                                                                                                                                 ; 94      ;
; arinc_708:arinc_708_inst_b|sts_data[1]~124                                                                                                                                                                                                 ; 94      ;
; arinc_708:arinc_708_inst_b|sts_data[1]~117                                                                                                                                                                                                 ; 94      ;
; arinc_708:arinc_708_inst_b|sts_data[1]~115                                                                                                                                                                                                 ; 94      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[12]                                                                                                                                                                                             ; 94      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[11]                                                                                                                                                                                             ; 94      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[10]                                                                                                                                                                                             ; 94      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[9]                                                                                                                                                                                              ; 94      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[8]                                                                                                                                                                                              ; 94      ;
; arinc_825:arinc_825_inst_b|comb~0                                                                                                                                                                                                          ; 94      ;
; arinc_825:arinc_825_inst_a|comb~2                                                                                                                                                                                                          ; 94      ;
; arinc_708:arinc_708_inst_b|comb~0                                                                                                                                                                                                          ; 93      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[29]                                                                                                                                                                                             ; 93      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[21]                                                                                                                                                                                             ; 93      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[13]                                                                                                                                                                                             ; 93      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[28]                                                                                                                                                                                             ; 93      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[20]                                                                                                                                                                                             ; 93      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[27]                                                                                                                                                                                             ; 93      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[19]                                                                                                                                                                                             ; 93      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[26]                                                                                                                                                                                             ; 93      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[18]                                                                                                                                                                                             ; 93      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[25]                                                                                                                                                                                             ; 93      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[17]                                                                                                                                                                                             ; 93      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[24]                                                                                                                                                                                             ; 93      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[16]                                                                                                                                                                                             ; 93      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[22]                                                                                                                                                                                             ; 93      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[14]                                                                                                                                                                                             ; 93      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[30]                                                                                                                                                                                             ; 93      ;
; arinc_708:arinc_708_inst_a|comb~0                                                                                                                                                                                                          ; 93      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[23]                                                                                                                                                                                             ; 93      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[15]                                                                                                                                                                                             ; 93      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[31]                                                                                                                                                                                             ; 93      ;
; pcie_wrapper:pcie_wrapper_inc|read_addr_count[8]                                                                                                                                                                                           ; 92      ;
; pcie_wrapper:pcie_wrapper_inc|st_TLP_desc_reg                                                                                                                                                                                              ; 91      ;
; pcie_wrapper:pcie_wrapper_inc|read_addr_count[10]                                                                                                                                                                                          ; 82      ;
; pcie_rstn~input                                                                                                                                                                                                                            ; 80      ;
; pcie_wrapper:pcie_wrapper_inc|wren_0_reg                                                                                                                                                                                                   ; 80      ;
; arinc_429_tx:arinc_429_tx_inst_7|tx_data_sclr                                                                                                                                                                                              ; 80      ;
; arinc_429_tx:arinc_429_tx_inst_2|tx_data_sclr                                                                                                                                                                                              ; 80      ;
; arinc_429_tx:arinc_429_tx_inst_6|tx_data_sclr                                                                                                                                                                                              ; 78      ;
; arinc_429_tx:arinc_429_tx_inst_5|tx_data_sclr                                                                                                                                                                                              ; 78      ;
; arinc_429_tx:arinc_429_tx_inst_3|tx_data_sclr                                                                                                                                                                                              ; 78      ;
; arinc_429_tx:arinc_429_tx_inst_1|tx_data_sclr                                                                                                                                                                                              ; 78      ;
; arinc_429_tx:arinc_429_tx_inst_0|tx_data_sclr                                                                                                                                                                                              ; 78      ;
; _~6                                                                                                                                                                                                                                        ; 77      ;
; arinc_429_tx:arinc_429_tx_inst_9|tx_data_sclr                                                                                                                                                                                              ; 77      ;
; arinc_429_tx:arinc_429_tx_inst_8|tx_data_sclr                                                                                                                                                                                              ; 77      ;
; arinc_429_tx:arinc_429_tx_inst_4|tx_data_sclr                                                                                                                                                                                              ; 77      ;
; arinc_708:arinc_708_inst_b|ctrl_ff[2]                                                                                                                                                                                                      ; 74      ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_wrreq_trg_trg                                                                                                                                                                                       ; 73      ;
; arinc_708:arinc_708_inst_a|ctrl_ff[2]                                                                                                                                                                                                      ; 73      ;
; arinc_825:arinc_825_inst_b|spi_ctrl_ff[0]                                                                                                                                                                                                  ; 73      ;
; arinc_825:arinc_825_inst_a|spi_ctrl_ff[0]                                                                                                                                                                                                  ; 73      ;
; arinc_708:arinc_708_inst_b|tx_sclr_trg                                                                                                                                                                                                     ; 72      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[29]                                                                                                                                                                                             ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[21]                                                                                                                                                                                             ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[13]                                                                                                                                                                                             ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[5]                                                                                                                                                                                              ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[28]                                                                                                                                                                                             ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[20]                                                                                                                                                                                             ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[12]                                                                                                                                                                                             ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[4]                                                                                                                                                                                              ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[27]                                                                                                                                                                                             ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[19]                                                                                                                                                                                             ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[11]                                                                                                                                                                                             ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[3]                                                                                                                                                                                              ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[26]                                                                                                                                                                                             ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[18]                                                                                                                                                                                             ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[10]                                                                                                                                                                                             ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[2]                                                                                                                                                                                              ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[25]                                                                                                                                                                                             ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[17]                                                                                                                                                                                             ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[9]                                                                                                                                                                                              ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[1]                                                                                                                                                                                              ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[24]                                                                                                                                                                                             ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[16]                                                                                                                                                                                             ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[8]                                                                                                                                                                                              ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[0]                                                                                                                                                                                              ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[30]                                                                                                                                                                                             ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[22]                                                                                                                                                                                             ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[14]                                                                                                                                                                                             ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[6]                                                                                                                                                                                              ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[31]                                                                                                                                                                                             ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[23]                                                                                                                                                                                             ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[15]                                                                                                                                                                                             ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[7]                                                                                                                                                                                              ; 71      ;
; arinc_708:arinc_708_inst_a|tx_sclr_trg                                                                                                                                                                                                     ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|read_addr_count[7]                                                                                                                                                                                           ; 71      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_9co:auto_generated|counter_reg_bit[5] ; 69      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_9co:auto_generated|counter_reg_bit[0] ; 67      ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo_rdreq~0                                                                                                                                                                                             ; 67      ;
; pcie_wrapper:pcie_wrapper_inc|read_addr_count[11]                                                                                                                                                                                          ; 67      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|lpm_compare:pre_amble_cmpr|cmpr_cgi:auto_generated|aeb_int~0            ; 66      ;
; arinc_708:arinc_708_inst_a|process_2~2                                                                                                                                                                                                     ; 64      ;
; arinc_708:arinc_708_inst_a|process_2~1                                                                                                                                                                                                     ; 64      ;
; arinc_708:arinc_708_inst_a|process_2~0                                                                                                                                                                                                     ; 64      ;
; arinc_708:arinc_708_inst_b|process_2~2                                                                                                                                                                                                     ; 64      ;
; arinc_708:arinc_708_inst_b|process_2~1                                                                                                                                                                                                     ; 64      ;
; arinc_708:arinc_708_inst_b|process_2~0                                                                                                                                                                                                     ; 64      ;
; rd_test_adr_detect                                                                                                                                                                                                                         ; 64      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[5]~32                                                                                                                                                                                           ; 64      ;
; pcie_wrapper:pcie_wrapper_inc|read_addr_count[5]                                                                                                                                                                                           ; 64      ;
; arinc_708:arinc_708_inst_a|sts_data[7]~107                                                                                                                                                                                                 ; 62      ;
; arinc_708:arinc_708_inst_a|sts_data[7]~105                                                                                                                                                                                                 ; 62      ;
; arinc_708:arinc_708_inst_b|sts_data[1]~107                                                                                                                                                                                                 ; 62      ;
; arinc_708:arinc_708_inst_b|sts_data[1]~105                                                                                                                                                                                                 ; 62      ;
; arinc_708:arinc_708_inst_a|sts_data[7]~108                                                                                                                                                                                                 ; 61      ;
; arinc_708:arinc_708_inst_a|sts_data[7]~106                                                                                                                                                                                                 ; 61      ;
; arinc_708:arinc_708_inst_b|sts_data[1]~108                                                                                                                                                                                                 ; 61      ;
; arinc_708:arinc_708_inst_b|sts_data[1]~106                                                                                                                                                                                                 ; 61      ;
; pcie_wrapper:pcie_wrapper_inc|read_addr_count[12]                                                                                                                                                                                          ; 58      ;
; pcie_wrapper:pcie_wrapper_inc|write_addr_reg[8]                                                                                                                                                                                            ; 57      ;
; pcie_wrapper:pcie_wrapper_inc|st_TLP_tx_reg.st_H2                                                                                                                                                                                          ; 56      ;
; pcie_wrapper:pcie_wrapper_inc|tx_st_data_0_reg[20]~32                                                                                                                                                                                      ; 55      ;
; pcie_wrapper:pcie_wrapper_inc|read_addr_count[4]                                                                                                                                                                                           ; 53      ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                          ; 52      ;
; pcie_wrapper:pcie_wrapper_inc|write_addr_reg[5]                                                                                                                                                                                            ; 52      ;
; arinc_708:arinc_708_inst_b|sts_data[57]~783                                                                                                                                                                                                ; 51      ;
; arinc_708:arinc_708_inst_b|sts_data[57]~778                                                                                                                                                                                                ; 51      ;
; arinc_708:arinc_708_inst_a|sts_data[34]~783                                                                                                                                                                                                ; 51      ;
; arinc_708:arinc_708_inst_a|sts_data[34]~778                                                                                                                                                                                                ; 51      ;
; pcie_wrapper:pcie_wrapper_inc|st_TLP_tx_reg.st_data_transmit                                                                                                                                                                               ; 50      ;
; pcie_wrapper:pcie_wrapper_inc|write_addr_reg[12]                                                                                                                                                                                           ; 50      ;
; arinc_708:arinc_708_inst_a|rx_data_trg_dff                                                                                                                                                                                                 ; 49      ;
; arinc_825:arinc_825_inst_b|spi_data_trg_dff                                                                                                                                                                                                ; 49      ;
; arinc_825:arinc_825_inst_a|spi_data_trg_dff                                                                                                                                                                                                ; 49      ;
; arinc_708:arinc_708_inst_b|rx_data_trg_dff                                                                                                                                                                                                 ; 49      ;
; pcie_wrapper:pcie_wrapper_inc|write_addr_reg[11]                                                                                                                                                                                           ; 49      ;
; arinc_429_tx:arinc_429_tx_inst_9|A429_ctrl_ff[3]                                                                                                                                                                                           ; 47      ;
; arinc_429_tx:arinc_429_tx_inst_8|A429_ctrl_ff[3]                                                                                                                                                                                           ; 47      ;
; arinc_429_tx:arinc_429_tx_inst_4|A429_ctrl_ff[3]                                                                                                                                                                                           ; 47      ;
; arinc_429_tx:arinc_429_tx_inst_6|A429_ctrl_ff[3]                                                                                                                                                                                           ; 46      ;
; arinc_429_tx:arinc_429_tx_inst_5|A429_ctrl_ff[3]                                                                                                                                                                                           ; 46      ;
; arinc_429_tx:arinc_429_tx_inst_3|A429_ctrl_ff[3]                                                                                                                                                                                           ; 46      ;
; arinc_429_tx:arinc_429_tx_inst_1|A429_ctrl_ff[3]                                                                                                                                                                                           ; 46      ;
; arinc_429_tx:arinc_429_tx_inst_0|A429_ctrl_ff[3]                                                                                                                                                                                           ; 46      ;
; arinc_429_tx:arinc_429_tx_inst_9|tx_data_sclr_trg                                                                                                                                                                                          ; 45      ;
; arinc_429_tx:arinc_429_tx_inst_8|tx_data_sclr_trg                                                                                                                                                                                          ; 45      ;
; arinc_429_tx:arinc_429_tx_inst_4|tx_data_sclr_trg                                                                                                                                                                                          ; 45      ;
; arinc_429_tx:arinc_429_tx_inst_7|A429_ctrl_ff[3]                                                                                                                                                                                           ; 44      ;
; arinc_429_tx:arinc_429_tx_inst_6|tx_data_sclr_trg                                                                                                                                                                                          ; 44      ;
; arinc_429_tx:arinc_429_tx_inst_5|tx_data_sclr_trg                                                                                                                                                                                          ; 44      ;
; arinc_429_tx:arinc_429_tx_inst_3|tx_data_sclr_trg                                                                                                                                                                                          ; 44      ;
; arinc_429_tx:arinc_429_tx_inst_2|A429_ctrl_ff[3]                                                                                                                                                                                           ; 44      ;
; arinc_429_tx:arinc_429_tx_inst_1|tx_data_sclr_trg                                                                                                                                                                                          ; 44      ;
; arinc_429_tx:arinc_429_tx_inst_0|tx_data_sclr_trg                                                                                                                                                                                          ; 44      ;
; pcie_wrapper:pcie_wrapper_inc|write_addr_reg[10]                                                                                                                                                                                           ; 44      ;
; arinc_429_tx:arinc_429_tx_inst_7|tx_data_sclr_trg                                                                                                                                                                                          ; 42      ;
; arinc_429_tx:arinc_429_tx_inst_2|tx_data_sclr_trg                                                                                                                                                                                          ; 42      ;
; arinc_429_rx:arinc_429_rx_inst_15|rx_sclr                                                                                                                                                                                                  ; 41      ;
; pcie_wrapper:pcie_wrapper_inc|three_DWord_reg                                                                                                                                                                                              ; 41      ;
; arinc_429_rx:arinc_429_rx_inst_11|rx_sclr                                                                                                                                                                                                  ; 39      ;
; pcie_wrapper:pcie_wrapper_inc|st_TLP_tx_reg.st_H1_H0                                                                                                                                                                                       ; 38      ;
; arinc_429_rx:arinc_429_rx_inst_12|rx_sclr                                                                                                                                                                                                  ; 37      ;
; arinc_429_rx:arinc_429_rx_inst_11|rx_data_trg_dff                                                                                                                                                                                          ; 37      ;
; arinc_429_rx:arinc_429_rx_inst_9|rx_sclr                                                                                                                                                                                                   ; 37      ;
; arinc_429_rx:arinc_429_rx_inst_10|rx_sclr                                                                                                                                                                                                  ; 37      ;
; arinc_429_rx:arinc_429_rx_inst_8|rx_sclr                                                                                                                                                                                                   ; 37      ;
; arinc_429_rx:arinc_429_rx_inst_7|rx_sclr                                                                                                                                                                                                   ; 37      ;
; arinc_429_rx:arinc_429_rx_inst_6|rx_sclr                                                                                                                                                                                                   ; 37      ;
; arinc_429_rx:arinc_429_rx_inst_5|rx_sclr                                                                                                                                                                                                   ; 37      ;
; arinc_429_rx:arinc_429_rx_inst_4|rx_sclr                                                                                                                                                                                                   ; 37      ;
; arinc_429_rx:arinc_429_rx_inst_3|rx_sclr                                                                                                                                                                                                   ; 37      ;
; arinc_429_rx:arinc_429_rx_inst_2|rx_sclr                                                                                                                                                                                                   ; 37      ;
; arinc_429_rx:arinc_429_rx_inst_1|rx_sclr                                                                                                                                                                                                   ; 37      ;
; arinc_429_rx:arinc_429_rx_inst_0|rx_sclr                                                                                                                                                                                                   ; 37      ;
; arinc_429_rx:arinc_429_rx_inst_16|rx_sclr                                                                                                                                                                                                  ; 37      ;
; arinc_429_rx:arinc_429_rx_inst_14|rx_sclr                                                                                                                                                                                                  ; 37      ;
; arinc_429_rx:arinc_429_rx_inst_13|rx_sclr                                                                                                                                                                                                  ; 37      ;
; arinc_429_tx:arinc_429_tx_inst_9|s_txd_0_reg~5                                                                                                                                                                                             ; 36      ;
; arinc_429_tx:arinc_429_tx_inst_8|s_txd_1_reg~6                                                                                                                                                                                             ; 36      ;
; arinc_429_tx:arinc_429_tx_inst_7|s_txd_1_reg~6                                                                                                                                                                                             ; 36      ;
; arinc_429_tx:arinc_429_tx_inst_6|s_txd_1_reg~6                                                                                                                                                                                             ; 36      ;
; arinc_429_tx:arinc_429_tx_inst_5|s_txd_1_reg~6                                                                                                                                                                                             ; 36      ;
; arinc_429_tx:arinc_429_tx_inst_4|s_txd_1_reg~6                                                                                                                                                                                             ; 36      ;
; arinc_429_tx:arinc_429_tx_inst_3|s_txd_1_reg~6                                                                                                                                                                                             ; 36      ;
; arinc_429_tx:arinc_429_tx_inst_2|s_txd_1_reg~6                                                                                                                                                                                             ; 36      ;
; arinc_429_tx:arinc_429_tx_inst_1|s_txd_1_reg~6                                                                                                                                                                                             ; 36      ;
; arinc_429_tx:arinc_429_tx_inst_0|s_txd_1_reg~6                                                                                                                                                                                             ; 36      ;
; arinc_708:arinc_708_inst_a|sts_data~102                                                                                                                                                                                                    ; 35      ;
; arinc_708:arinc_708_inst_a|sts_data~101                                                                                                                                                                                                    ; 35      ;
; arinc_708:arinc_708_inst_b|sts_data~102                                                                                                                                                                                                    ; 35      ;
; arinc_708:arinc_708_inst_b|sts_data~101                                                                                                                                                                                                    ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_12|rx_data_trg_dff                                                                                                                                                                                          ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_12|period_cntr_fail_trg                                                                                                                                                                                     ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_11|period_cntr_fail_trg                                                                                                                                                                                     ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_9|rx_data_trg_dff                                                                                                                                                                                           ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_9|period_cntr_fail_trg                                                                                                                                                                                      ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_10|rx_data_trg_dff                                                                                                                                                                                          ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_10|period_cntr_fail_trg                                                                                                                                                                                     ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_8|rx_data_trg_dff                                                                                                                                                                                           ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_8|period_cntr_fail_trg                                                                                                                                                                                      ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_7|rx_data_trg_dff                                                                                                                                                                                           ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_7|period_cntr_fail_trg                                                                                                                                                                                      ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_6|rx_data_trg_dff                                                                                                                                                                                           ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_6|period_cntr_fail_trg                                                                                                                                                                                      ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_5|rx_data_trg_dff                                                                                                                                                                                           ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_5|period_cntr_fail_trg                                                                                                                                                                                      ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_4|rx_data_trg_dff                                                                                                                                                                                           ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_4|period_cntr_fail_trg                                                                                                                                                                                      ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_3|rx_data_trg_dff                                                                                                                                                                                           ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_3|period_cntr_fail_trg                                                                                                                                                                                      ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_2|rx_data_trg_dff                                                                                                                                                                                           ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_2|period_cntr_fail_trg                                                                                                                                                                                      ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_1|rx_data_trg_dff                                                                                                                                                                                           ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_1|period_cntr_fail_trg                                                                                                                                                                                      ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_0|rx_data_trg_dff                                                                                                                                                                                           ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_0|period_cntr_fail_trg                                                                                                                                                                                      ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_16|rx_data_trg_dff                                                                                                                                                                                          ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_16|period_cntr_fail_trg                                                                                                                                                                                     ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_15|period_cntr_fail_trg                                                                                                                                                                                     ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_14|rx_data_trg_dff                                                                                                                                                                                          ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_14|period_cntr_fail_trg                                                                                                                                                                                     ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_13|rx_data_trg_dff                                                                                                                                                                                          ; 35      ;
; arinc_429_rx:arinc_429_rx_inst_13|period_cntr_fail_trg                                                                                                                                                                                     ; 35      ;
; arinc_708:arinc_708_inst_b|Equal37~2                                                                                                                                                                                                       ; 34      ;
; arinc_708:arinc_708_inst_a|Equal37~0                                                                                                                                                                                                       ; 34      ;
; arinc_708:arinc_708_inst_b|sts_data[57]~790                                                                                                                                                                                                ; 34      ;
; arinc_708:arinc_708_inst_b|LessThan0~7                                                                                                                                                                                                     ; 34      ;
; arinc_708:arinc_708_inst_a|sts_data[34]~790                                                                                                                                                                                                ; 34      ;
; arinc_708:arinc_708_inst_a|LessThan0~7                                                                                                                                                                                                     ; 34      ;
; arinc_429_rx:arinc_429_rx_inst_12|pause_detect_strob                                                                                                                                                                                       ; 34      ;
; arinc_429_rx:arinc_429_rx_inst_11|pause_detect_strob                                                                                                                                                                                       ; 34      ;
; arinc_429_rx:arinc_429_rx_inst_9|pause_detect_strob                                                                                                                                                                                        ; 34      ;
; arinc_429_rx:arinc_429_rx_inst_10|pause_detect_strob                                                                                                                                                                                       ; 34      ;
; arinc_429_rx:arinc_429_rx_inst_8|pause_detect_strob                                                                                                                                                                                        ; 34      ;
; arinc_429_rx:arinc_429_rx_inst_7|pause_detect_strob                                                                                                                                                                                        ; 34      ;
; arinc_429_rx:arinc_429_rx_inst_6|pause_detect_strob                                                                                                                                                                                        ; 34      ;
; arinc_429_rx:arinc_429_rx_inst_5|pause_detect_strob                                                                                                                                                                                        ; 34      ;
; arinc_429_rx:arinc_429_rx_inst_4|pause_detect_strob                                                                                                                                                                                        ; 34      ;
; arinc_429_rx:arinc_429_rx_inst_3|pause_detect_strob                                                                                                                                                                                        ; 34      ;
; arinc_429_rx:arinc_429_rx_inst_2|pause_detect_strob                                                                                                                                                                                        ; 34      ;
; arinc_429_rx:arinc_429_rx_inst_1|pause_detect_strob                                                                                                                                                                                        ; 34      ;
; arinc_429_rx:arinc_429_rx_inst_0|pause_detect_strob                                                                                                                                                                                        ; 34      ;
; arinc_429_rx:arinc_429_rx_inst_16|pause_detect_strob                                                                                                                                                                                       ; 34      ;
; arinc_429_rx:arinc_429_rx_inst_15|pause_detect_strob                                                                                                                                                                                       ; 34      ;
; arinc_429_rx:arinc_429_rx_inst_14|pause_detect_strob                                                                                                                                                                                       ; 34      ;
; arinc_429_rx:arinc_429_rx_inst_13|pause_detect_strob                                                                                                                                                                                       ; 34      ;
; arinc_825:arinc_825_inst_b|spi_event_trg                                                                                                                                                                                                   ; 34      ;
; arinc_825:arinc_825_inst_a|spi_event_trg                                                                                                                                                                                                   ; 34      ;
; arinc_429_rx:arinc_429_rx_inst_15|rx_data_trg_dff                                                                                                                                                                                          ; 34      ;
; arinc_708:arinc_708_inst_b|sts_data[19]~344                                                                                                                                                                                                ; 33      ;
; arinc_708:arinc_708_inst_b|sts_data[19]~339                                                                                                                                                                                                ; 33      ;
; arinc_708:arinc_708_inst_b|sts_data[19]~334                                                                                                                                                                                                ; 33      ;
; arinc_708:arinc_708_inst_b|sts_data[19]~333                                                                                                                                                                                                ; 33      ;
; arinc_708:arinc_708_inst_a|sts_data[27]~344                                                                                                                                                                                                ; 33      ;
; arinc_708:arinc_708_inst_a|sts_data[27]~339                                                                                                                                                                                                ; 33      ;
; arinc_708:arinc_708_inst_a|sts_data[27]~334                                                                                                                                                                                                ; 33      ;
; arinc_708:arinc_708_inst_a|sts_data[27]~333                                                                                                                                                                                                ; 33      ;
; arinc_708:arinc_708_inst_b|alarm_frame_ff[2040]~224                                                                                                                                                                                        ; 32      ;
; arinc_708:arinc_708_inst_a|alarm_frame_ff[2040]~224                                                                                                                                                                                        ; 32      ;
; arinc_708:arinc_708_inst_a|alarm_frame_trg[24]~35                                                                                                                                                                                          ; 32      ;
; arinc_708:arinc_708_inst_b|Equal3~15                                                                                                                                                                                                       ; 32      ;
; arinc_708:arinc_708_inst_b|Equal3~14                                                                                                                                                                                                       ; 32      ;
; arinc_708:arinc_708_inst_b|Equal3~13                                                                                                                                                                                                       ; 32      ;
; arinc_708:arinc_708_inst_b|Equal3~12                                                                                                                                                                                                       ; 32      ;
; arinc_708:arinc_708_inst_b|Equal3~11                                                                                                                                                                                                       ; 32      ;
; arinc_708:arinc_708_inst_b|Equal3~10                                                                                                                                                                                                       ; 32      ;
; arinc_708:arinc_708_inst_b|Equal3~9                                                                                                                                                                                                        ; 32      ;
; arinc_708:arinc_708_inst_b|Equal3~8                                                                                                                                                                                                        ; 32      ;
; arinc_708:arinc_708_inst_b|Equal3~7                                                                                                                                                                                                        ; 32      ;
; arinc_708:arinc_708_inst_b|Equal3~6                                                                                                                                                                                                        ; 32      ;
; arinc_708:arinc_708_inst_b|Equal3~5                                                                                                                                                                                                        ; 32      ;
; arinc_708:arinc_708_inst_b|Equal3~4                                                                                                                                                                                                        ; 32      ;
; arinc_708:arinc_708_inst_b|Equal3~3                                                                                                                                                                                                        ; 32      ;
; arinc_708:arinc_708_inst_b|Equal3~2                                                                                                                                                                                                        ; 32      ;
; arinc_708:arinc_708_inst_b|alarm_frame_trg[23]~35                                                                                                                                                                                          ; 32      ;
; arinc_708:arinc_708_inst_b|Equal3~1                                                                                                                                                                                                        ; 32      ;
; arinc_429_rx:arinc_429_rx_inst_12|clk_div_count_0_ff[5]~17                                                                                                                                                                                 ; 32      ;
; arinc_429_rx:arinc_429_rx_inst_11|clk_div_count_0_ff[7]~17                                                                                                                                                                                 ; 32      ;
; arinc_429_rx:arinc_429_rx_inst_9|clk_div_count_0_ff[5]~17                                                                                                                                                                                  ; 32      ;
; arinc_429_rx:arinc_429_rx_inst_10|clk_div_count_0_ff[7]~17                                                                                                                                                                                 ; 32      ;
; arinc_429_rx:arinc_429_rx_inst_8|clk_div_count_0_ff[7]~17                                                                                                                                                                                  ; 32      ;
; arinc_429_rx:arinc_429_rx_inst_7|clk_div_count_0_ff[14]~17                                                                                                                                                                                 ; 32      ;
; arinc_429_rx:arinc_429_rx_inst_6|clk_div_count_0_ff[11]~17                                                                                                                                                                                 ; 32      ;
; arinc_429_rx:arinc_429_rx_inst_5|clk_div_count_0_ff[10]~17                                                                                                                                                                                 ; 32      ;
; arinc_429_rx:arinc_429_rx_inst_4|clk_div_count_0_ff[0]~17                                                                                                                                                                                  ; 32      ;
; arinc_429_rx:arinc_429_rx_inst_3|clk_div_count_0_ff[7]~17                                                                                                                                                                                  ; 32      ;
; arinc_429_rx:arinc_429_rx_inst_2|clk_div_count_0_ff[13]~17                                                                                                                                                                                 ; 32      ;
; arinc_429_rx:arinc_429_rx_inst_1|clk_div_count_0_ff[11]~17                                                                                                                                                                                 ; 32      ;
; arinc_429_rx:arinc_429_rx_inst_0|clk_div_count_0_ff[9]~17                                                                                                                                                                                  ; 32      ;
; arinc_429_rx:arinc_429_rx_inst_16|clk_div_count_0_ff[0]~17                                                                                                                                                                                 ; 32      ;
; arinc_429_rx:arinc_429_rx_inst_15|clk_div_count_0_ff[15]~17                                                                                                                                                                                ; 32      ;
; arinc_429_rx:arinc_429_rx_inst_14|clk_div_count_0_ff[5]~17                                                                                                                                                                                 ; 32      ;
; arinc_429_rx:arinc_429_rx_inst_13|clk_div_count_0_ff[12]~17                                                                                                                                                                                ; 32      ;
; arinc_708:arinc_708_inst_b|fifo_data[56]~70                                                                                                                                                                                                ; 32      ;
; arinc_708:arinc_708_inst_b|fifo_data[10]~65                                                                                                                                                                                                ; 32      ;
; arinc_708:arinc_708_inst_a|fifo_data[39]~70                                                                                                                                                                                                ; 32      ;
; arinc_708:arinc_708_inst_a|fifo_data[15]~65                                                                                                                                                                                                ; 32      ;
; arinc_708:arinc_708_inst_b|Equal3~0                                                                                                                                                                                                        ; 32      ;
; arinc_825:arinc_825_inst_b|indata_changer:indata_changer_inst|actual_data_ff[18]~34                                                                                                                                                        ; 32      ;
; arinc_825:arinc_825_inst_b|indata_changer:indata_changer_inst|actual_data_register~0                                                                                                                                                       ; 32      ;
; arinc_825:arinc_825_inst_a|indata_changer:indata_changer_inst|actual_data_ff[1]~34                                                                                                                                                         ; 32      ;
; arinc_825:arinc_825_inst_a|indata_changer:indata_changer_inst|actual_data_register~0                                                                                                                                                       ; 32      ;
; arinc_429_tx:arinc_429_tx_inst_9|fifo_data[8]~33                                                                                                                                                                                           ; 32      ;
; arinc_429_tx:arinc_429_tx_inst_8|fifo_data[6]~33                                                                                                                                                                                           ; 32      ;
; arinc_429_tx:arinc_429_tx_inst_7|fifo_data[8]~33                                                                                                                                                                                           ; 32      ;
; arinc_429_tx:arinc_429_tx_inst_6|fifo_data[21]~33                                                                                                                                                                                          ; 32      ;
; arinc_429_tx:arinc_429_tx_inst_5|fifo_data[17]~33                                                                                                                                                                                          ; 32      ;
; arinc_429_tx:arinc_429_tx_inst_4|fifo_data[21]~33                                                                                                                                                                                          ; 32      ;
; arinc_429_tx:arinc_429_tx_inst_3|fifo_data[30]~33                                                                                                                                                                                          ; 32      ;
; arinc_429_tx:arinc_429_tx_inst_2|fifo_data[19]~33                                                                                                                                                                                          ; 32      ;
; arinc_429_tx:arinc_429_tx_inst_1|fifo_data[23]~33                                                                                                                                                                                          ; 32      ;
; arinc_429_tx:arinc_429_tx_inst_0|fifo_data[12]~33                                                                                                                                                                                          ; 32      ;
; arinc_825:arinc_825_inst_b|indata_changer:indata_changer_inst|data_high_fifo~2                                                                                                                                                             ; 32      ;
; arinc_825:arinc_825_inst_b|indata_changer:indata_changer_inst|data_high_fifo[29]~1                                                                                                                                                         ; 32      ;
; arinc_825:arinc_825_inst_b|indata_changer:indata_changer_inst|data_high_fifo~0                                                                                                                                                             ; 32      ;
; arinc_825:arinc_825_inst_b|indata_changer:indata_changer_inst|data_low_fifo[29]~0                                                                                                                                                          ; 32      ;
; arinc_825:arinc_825_inst_a|indata_changer:indata_changer_inst|data_high_fifo~2                                                                                                                                                             ; 32      ;
; arinc_825:arinc_825_inst_a|indata_changer:indata_changer_inst|data_high_fifo[29]~1                                                                                                                                                         ; 32      ;
; arinc_825:arinc_825_inst_a|indata_changer:indata_changer_inst|data_high_fifo~0                                                                                                                                                             ; 32      ;
; arinc_825:arinc_825_inst_a|indata_changer:indata_changer_inst|data_low_fifo[29]~0                                                                                                                                                          ; 32      ;
; arinc_708:arinc_708_inst_a|sts_data[7]~99                                                                                                                                                                                                  ; 31      ;
; arinc_708:arinc_708_inst_b|sts_data[1]~99                                                                                                                                                                                                  ; 31      ;
; arinc_429_rx:arinc_429_rx_inst_12|in_data_shift[2]~32                                                                                                                                                                                      ; 31      ;
; arinc_429_rx:arinc_429_rx_inst_11|in_data_shift[30]~32                                                                                                                                                                                     ; 31      ;
; arinc_429_rx:arinc_429_rx_inst_9|in_data_shift[0]~32                                                                                                                                                                                       ; 31      ;
; arinc_429_rx:arinc_429_rx_inst_10|in_data_shift[2]~32                                                                                                                                                                                      ; 31      ;
; arinc_429_rx:arinc_429_rx_inst_8|in_data_shift[16]~32                                                                                                                                                                                      ; 31      ;
; arinc_429_rx:arinc_429_rx_inst_7|in_data_shift[15]~32                                                                                                                                                                                      ; 31      ;
; arinc_429_rx:arinc_429_rx_inst_6|in_data_shift[12]~32                                                                                                                                                                                      ; 31      ;
; arinc_429_rx:arinc_429_rx_inst_5|in_data_shift[23]~32                                                                                                                                                                                      ; 31      ;
; arinc_429_rx:arinc_429_rx_inst_4|in_data_shift[12]~32                                                                                                                                                                                      ; 31      ;
; arinc_429_rx:arinc_429_rx_inst_3|in_data_shift[28]~32                                                                                                                                                                                      ; 31      ;
; arinc_429_rx:arinc_429_rx_inst_2|in_data_shift[3]~32                                                                                                                                                                                       ; 31      ;
; arinc_429_rx:arinc_429_rx_inst_1|in_data_shift[21]~32                                                                                                                                                                                      ; 31      ;
; arinc_429_rx:arinc_429_rx_inst_0|in_data_shift[30]~32                                                                                                                                                                                      ; 31      ;
; arinc_429_rx:arinc_429_rx_inst_16|in_data_shift[9]~32                                                                                                                                                                                      ; 31      ;
; arinc_429_rx:arinc_429_rx_inst_15|in_data_shift[24]~32                                                                                                                                                                                     ; 31      ;
; arinc_429_rx:arinc_429_rx_inst_14|in_data_shift[24]~32                                                                                                                                                                                     ; 31      ;
; arinc_429_rx:arinc_429_rx_inst_13|in_data_shift[3]~32                                                                                                                                                                                      ; 31      ;
; pcie_wrapper:pcie_wrapper_inc|wren_1_reg                                                                                                                                                                                                   ; 31      ;
; pcie_wrapper:pcie_wrapper_inc|write_addr_reg[6]                                                                                                                                                                                            ; 31      ;
; arinc_429_rx:arinc_429_rx_inst_16|A429_ctrl_ff[3]                                                                                                                                                                                          ; 30      ;
; arinc_429_tx:arinc_429_tx_inst_9|cur_packet_reg[21]~63                                                                                                                                                                                     ; 30      ;
; arinc_429_tx:arinc_429_tx_inst_9|cur_packet_reg[21]~60                                                                                                                                                                                     ; 30      ;
; arinc_429_tx:arinc_429_tx_inst_8|cur_packet_reg[28]~63                                                                                                                                                                                     ; 30      ;
; arinc_429_tx:arinc_429_tx_inst_8|cur_packet_reg[28]~60                                                                                                                                                                                     ; 30      ;
; arinc_429_tx:arinc_429_tx_inst_7|cur_packet_reg[25]~63                                                                                                                                                                                     ; 30      ;
; arinc_429_tx:arinc_429_tx_inst_7|cur_packet_reg[25]~60                                                                                                                                                                                     ; 30      ;
; arinc_429_tx:arinc_429_tx_inst_6|cur_packet_reg[4]~63                                                                                                                                                                                      ; 30      ;
; arinc_429_tx:arinc_429_tx_inst_6|cur_packet_reg[4]~60                                                                                                                                                                                      ; 30      ;
; arinc_429_tx:arinc_429_tx_inst_5|cur_packet_reg[26]~63                                                                                                                                                                                     ; 30      ;
; arinc_429_tx:arinc_429_tx_inst_5|cur_packet_reg[26]~60                                                                                                                                                                                     ; 30      ;
; arinc_429_tx:arinc_429_tx_inst_4|cur_packet_reg[15]~63                                                                                                                                                                                     ; 30      ;
; arinc_429_tx:arinc_429_tx_inst_4|cur_packet_reg[15]~60                                                                                                                                                                                     ; 30      ;
; arinc_429_tx:arinc_429_tx_inst_3|cur_packet_reg[27]~63                                                                                                                                                                                     ; 30      ;
; arinc_429_tx:arinc_429_tx_inst_3|cur_packet_reg[27]~60                                                                                                                                                                                     ; 30      ;
; arinc_429_tx:arinc_429_tx_inst_2|cur_packet_reg[8]~63                                                                                                                                                                                      ; 30      ;
; arinc_429_tx:arinc_429_tx_inst_2|cur_packet_reg[8]~60                                                                                                                                                                                      ; 30      ;
; arinc_429_tx:arinc_429_tx_inst_1|cur_packet_reg[23]~63                                                                                                                                                                                     ; 30      ;
; arinc_429_tx:arinc_429_tx_inst_1|cur_packet_reg[23]~60                                                                                                                                                                                     ; 30      ;
; arinc_429_tx:arinc_429_tx_inst_0|cur_packet_reg[28]~63                                                                                                                                                                                     ; 30      ;
; arinc_429_tx:arinc_429_tx_inst_0|cur_packet_reg[28]~60                                                                                                                                                                                     ; 30      ;
; pcie_wrapper:pcie_wrapper_inc|write_addr_reg[4]                                                                                                                                                                                            ; 30      ;
; arinc_429_tx:arinc_429_tx_inst_9|event_trg                                                                                                                                                                                                 ; 29      ;
; arinc_429_tx:arinc_429_tx_inst_8|event_trg                                                                                                                                                                                                 ; 29      ;
; arinc_429_tx:arinc_429_tx_inst_7|event_trg                                                                                                                                                                                                 ; 29      ;
; arinc_429_tx:arinc_429_tx_inst_6|event_trg                                                                                                                                                                                                 ; 29      ;
; arinc_429_tx:arinc_429_tx_inst_5|event_trg                                                                                                                                                                                                 ; 29      ;
; arinc_429_tx:arinc_429_tx_inst_4|event_trg                                                                                                                                                                                                 ; 29      ;
; arinc_429_tx:arinc_429_tx_inst_3|event_trg                                                                                                                                                                                                 ; 29      ;
; arinc_429_tx:arinc_429_tx_inst_2|event_trg                                                                                                                                                                                                 ; 29      ;
; arinc_429_tx:arinc_429_tx_inst_1|event_trg                                                                                                                                                                                                 ; 29      ;
; arinc_429_tx:arinc_429_tx_inst_0|event_trg                                                                                                                                                                                                 ; 29      ;
; arinc_429_rx:arinc_429_rx_inst_14|A429_ctrl_ff[3]                                                                                                                                                                                          ; 29      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|busy                                                                 ; 29      ;
; pcie_wrapper:pcie_wrapper_inc|req_addr_reg[2]~0                                                                                                                                                                                            ; 28      ;
; arinc_429_rx:arinc_429_rx_inst_12|A429_ctrl_ff[3]                                                                                                                                                                                          ; 28      ;
; arinc_429_rx:arinc_429_rx_inst_9|A429_ctrl_ff[3]                                                                                                                                                                                           ; 28      ;
; arinc_429_rx:arinc_429_rx_inst_10|A429_ctrl_ff[3]                                                                                                                                                                                          ; 28      ;
; arinc_429_rx:arinc_429_rx_inst_8|A429_ctrl_ff[3]                                                                                                                                                                                           ; 28      ;
; arinc_429_rx:arinc_429_rx_inst_7|A429_ctrl_ff[3]                                                                                                                                                                                           ; 28      ;
; arinc_429_rx:arinc_429_rx_inst_6|A429_ctrl_ff[3]                                                                                                                                                                                           ; 28      ;
; arinc_429_rx:arinc_429_rx_inst_5|A429_ctrl_ff[3]                                                                                                                                                                                           ; 28      ;
; arinc_429_rx:arinc_429_rx_inst_4|A429_ctrl_ff[3]                                                                                                                                                                                           ; 28      ;
; arinc_429_rx:arinc_429_rx_inst_3|A429_ctrl_ff[3]                                                                                                                                                                                           ; 28      ;
; arinc_429_rx:arinc_429_rx_inst_2|A429_ctrl_ff[3]                                                                                                                                                                                           ; 28      ;
; arinc_429_rx:arinc_429_rx_inst_1|A429_ctrl_ff[3]                                                                                                                                                                                           ; 28      ;
; arinc_429_rx:arinc_429_rx_inst_0|A429_ctrl_ff[3]                                                                                                                                                                                           ; 28      ;
; arinc_708:arinc_708_inst_b|ctrl_ff[3]                                                                                                                                                                                                      ; 28      ;
; arinc_708:arinc_708_inst_a|ctrl_ff[3]                                                                                                                                                                                                      ; 28      ;
; arinc_429_rx:arinc_429_rx_inst_16|rx_sclr_trg                                                                                                                                                                                              ; 28      ;
; arinc_429_rx:arinc_429_rx_inst_13|A429_ctrl_ff[3]                                                                                                                                                                                          ; 28      ;
; pcie_wrapper:pcie_wrapper_inc|read_addr_count[6]                                                                                                                                                                                           ; 28      ;
; arinc_429_rx:arinc_429_rx_inst_12|process_5~0                                                                                                                                                                                              ; 27      ;
; arinc_429_rx:arinc_429_rx_inst_11|process_5~0                                                                                                                                                                                              ; 27      ;
; arinc_429_rx:arinc_429_rx_inst_11|A429_ctrl_ff[3]                                                                                                                                                                                          ; 27      ;
; arinc_429_rx:arinc_429_rx_inst_9|process_5~0                                                                                                                                                                                               ; 27      ;
; arinc_429_rx:arinc_429_rx_inst_10|process_5~0                                                                                                                                                                                              ; 27      ;
; arinc_429_rx:arinc_429_rx_inst_8|process_5~0                                                                                                                                                                                               ; 27      ;
; arinc_429_rx:arinc_429_rx_inst_7|process_5~0                                                                                                                                                                                               ; 27      ;
; arinc_429_rx:arinc_429_rx_inst_6|process_5~0                                                                                                                                                                                               ; 27      ;
; arinc_429_rx:arinc_429_rx_inst_5|process_5~0                                                                                                                                                                                               ; 27      ;
; arinc_429_rx:arinc_429_rx_inst_4|process_5~0                                                                                                                                                                                               ; 27      ;
; arinc_429_rx:arinc_429_rx_inst_3|process_5~0                                                                                                                                                                                               ; 27      ;
; arinc_429_rx:arinc_429_rx_inst_2|process_5~0                                                                                                                                                                                               ; 27      ;
; arinc_429_rx:arinc_429_rx_inst_1|process_5~0                                                                                                                                                                                               ; 27      ;
; arinc_429_rx:arinc_429_rx_inst_0|process_5~0                                                                                                                                                                                               ; 27      ;
; arinc_429_rx:arinc_429_rx_inst_15|process_5~0                                                                                                                                                                                              ; 27      ;
; arinc_429_rx:arinc_429_rx_inst_14|process_5~0                                                                                                                                                                                              ; 27      ;
; arinc_429_rx:arinc_429_rx_inst_14|rx_sclr_trg                                                                                                                                                                                              ; 27      ;
; arinc_429_rx:arinc_429_rx_inst_13|process_5~0                                                                                                                                                                                              ; 27      ;
; arinc_708:arinc_708_inst_a|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|valid_rdreq~0                                                                                          ; 26      ;
; arinc_825:arinc_825_inst_b|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|valid_rdreq~0                                                                                                 ; 26      ;
; arinc_825:arinc_825_inst_a|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|valid_rdreq~0                                                                                                 ; 26      ;
; arinc_708:arinc_708_inst_b|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|valid_rdreq~0                                                                                          ; 26      ;
; arinc_429_rx:arinc_429_rx_inst_12|rx_sclr_trg                                                                                                                                                                                              ; 26      ;
; arinc_429_rx:arinc_429_rx_inst_9|rx_sclr_trg                                                                                                                                                                                               ; 26      ;
; arinc_429_rx:arinc_429_rx_inst_10|rx_sclr_trg                                                                                                                                                                                              ; 26      ;
; arinc_429_rx:arinc_429_rx_inst_8|rx_sclr_trg                                                                                                                                                                                               ; 26      ;
; arinc_429_rx:arinc_429_rx_inst_7|rx_sclr_trg                                                                                                                                                                                               ; 26      ;
; arinc_429_rx:arinc_429_rx_inst_6|rx_sclr_trg                                                                                                                                                                                               ; 26      ;
; arinc_429_rx:arinc_429_rx_inst_5|rx_sclr_trg                                                                                                                                                                                               ; 26      ;
; arinc_429_rx:arinc_429_rx_inst_4|rx_sclr_trg                                                                                                                                                                                               ; 26      ;
; arinc_429_rx:arinc_429_rx_inst_3|rx_sclr_trg                                                                                                                                                                                               ; 26      ;
; arinc_429_rx:arinc_429_rx_inst_2|rx_sclr_trg                                                                                                                                                                                               ; 26      ;
; arinc_429_rx:arinc_429_rx_inst_1|rx_sclr_trg                                                                                                                                                                                               ; 26      ;
; arinc_429_rx:arinc_429_rx_inst_0|rx_sclr_trg                                                                                                                                                                                               ; 26      ;
; arinc_708:arinc_708_inst_b|rx_sclr_trg                                                                                                                                                                                                     ; 26      ;
; arinc_708:arinc_708_inst_a|rx_sclr_trg                                                                                                                                                                                                     ; 26      ;
; arinc_429_rx:arinc_429_rx_inst_13|rx_sclr_trg                                                                                                                                                                                              ; 26      ;
; pcie_wrapper:pcie_wrapper_inc|three_DWord_reg~1                                                                                                                                                                                            ; 26      ;
; pcie_wrapper:pcie_wrapper_inc|tx_st_ready_trg                                                                                                                                                                                              ; 26      ;
; pcie_wrapper:pcie_wrapper_inc|process_4~0                                                                                                                                                                                                  ; 25      ;
; arinc_429_tx:arinc_429_tx_inst_9|ctrl_trg                                                                                                                                                                                                  ; 25      ;
; arinc_429_tx:arinc_429_tx_inst_8|ctrl_trg                                                                                                                                                                                                  ; 25      ;
; arinc_429_tx:arinc_429_tx_inst_7|ctrl_trg                                                                                                                                                                                                  ; 25      ;
; arinc_429_tx:arinc_429_tx_inst_6|ctrl_trg                                                                                                                                                                                                  ; 25      ;
; arinc_429_tx:arinc_429_tx_inst_5|ctrl_trg                                                                                                                                                                                                  ; 25      ;
; arinc_429_tx:arinc_429_tx_inst_4|ctrl_trg                                                                                                                                                                                                  ; 25      ;
; arinc_429_tx:arinc_429_tx_inst_3|ctrl_trg                                                                                                                                                                                                  ; 25      ;
; arinc_429_tx:arinc_429_tx_inst_2|ctrl_trg                                                                                                                                                                                                  ; 25      ;
; arinc_429_tx:arinc_429_tx_inst_1|ctrl_trg                                                                                                                                                                                                  ; 25      ;
; arinc_429_tx:arinc_429_tx_inst_0|ctrl_trg                                                                                                                                                                                                  ; 25      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|state.CAL_RX_WR                                                      ; 25      ;
; arinc_429_rx:arinc_429_rx_inst_11|rx_sclr_trg                                                                                                                                                                                              ; 25      ;
; arinc_708:arinc_708_inst_b|rx_sclr                                                                                                                                                                                                         ; 25      ;
; arinc_708:arinc_708_inst_a|rx_sclr                                                                                                                                                                                                         ; 25      ;
; arinc_429_rx:arinc_429_rx_inst_16|process_5~0                                                                                                                                                                                              ; 25      ;
; arinc_429_rx:arinc_429_rx_inst_15|A429_ctrl_ff[3]                                                                                                                                                                                          ; 25      ;
; pcie_wrapper:pcie_wrapper_inc|req_write_ena_reg                                                                                                                                                                                            ; 25      ;
; arinc_708:arinc_708_inst_b|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|valid_wrreq~0                                                                                         ; 25      ;
; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|valid_wrreq~0                                                                                         ; 25      ;
; pcie_wrapper:pcie_wrapper_inc|write_addr_reg[21]~106                                                                                                                                                                                       ; 25      ;
; arinc_708:arinc_708_inst_a|clk_full_period                                                                                                                                                                                                 ; 25      ;
; arinc_708:arinc_708_inst_b|sts_data[19]~347                                                                                                                                                                                                ; 24      ;
; arinc_708:arinc_708_inst_a|sts_data[27]~347                                                                                                                                                                                                ; 24      ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|ld_ws_tmr_short                                                                                                                                    ; 24      ;
; pcie_wrapper:pcie_wrapper_inc|any_rstn_rr                                                                                                                                                                                                  ; 24      ;
; arinc_429_tx:arinc_429_tx_inst_9|Equal6~2                                                                                                                                                                                                  ; 24      ;
; arinc_708:arinc_708_inst_b|clk_full_period                                                                                                                                                                                                 ; 24      ;
; arinc_708:arinc_708_inst_a|sts_data[7]~96                                                                                                                                                                                                  ; 23      ;
; arinc_708:arinc_708_inst_b|sts_data[1]~96                                                                                                                                                                                                  ; 23      ;
; arinc_429_rx:arinc_429_rx_inst_16|A429_ctrl_ff[2]                                                                                                                                                                                          ; 23      ;
; arinc_429_rx:arinc_429_rx_inst_15|rx_sclr_trg                                                                                                                                                                                              ; 23      ;
; pcie_wrapper:pcie_wrapper_inc|tx_st_data_1_reg[9]~37                                                                                                                                                                                       ; 23      ;
; arinc_825:arinc_825_inst_b|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|valid_rdreq~0                                                                                                 ; 23      ;
; arinc_825:arinc_825_inst_b|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|valid_wrreq~1                                                                                                 ; 23      ;
; arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|valid_rdreq~0                                                                                                 ; 23      ;
; arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|valid_wrreq~1                                                                                                 ; 23      ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|ld_ws_tmr                                                                                                                                          ; 22      ;
; arinc_429_rx:arinc_429_rx_inst_11|event_trg                                                                                                                                                                                                ; 22      ;
; arinc_429_rx:arinc_429_rx_inst_9|event_trg                                                                                                                                                                                                 ; 22      ;
; arinc_429_rx:arinc_429_rx_inst_5|event_trg                                                                                                                                                                                                 ; 22      ;
; arinc_429_rx:arinc_429_rx_inst_3|event_trg                                                                                                                                                                                                 ; 22      ;
; pcie_wrapper:pcie_wrapper_inc|read_addr_count[9]                                                                                                                                                                                           ; 22      ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|ws_tmr_eq_0~6                                                                                                                                      ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_12|rxd_1_ff                                                                                                                                                                                                 ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_12|rxd_0_ff                                                                                                                                                                                                 ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_12|A429_ctrl_ff[2]                                                                                                                                                                                          ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_12|event_trg                                                                                                                                                                                                ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_11|rxd_1_ff                                                                                                                                                                                                 ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_11|rxd_0_ff                                                                                                                                                                                                 ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_11|A429_ctrl_ff[2]                                                                                                                                                                                          ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_9|rxd_1_ff                                                                                                                                                                                                  ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_9|rxd_0_ff                                                                                                                                                                                                  ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_9|A429_ctrl_ff[2]                                                                                                                                                                                           ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_10|rxd_1_ff                                                                                                                                                                                                 ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_10|rxd_0_ff                                                                                                                                                                                                 ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_10|A429_ctrl_ff[2]                                                                                                                                                                                          ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_10|event_trg                                                                                                                                                                                                ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_8|rxd_1_ff                                                                                                                                                                                                  ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_8|rxd_0_ff                                                                                                                                                                                                  ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_8|A429_ctrl_ff[2]                                                                                                                                                                                           ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_8|event_trg                                                                                                                                                                                                 ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_7|rxd_1_ff                                                                                                                                                                                                  ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_7|rxd_0_ff                                                                                                                                                                                                  ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_7|A429_ctrl_ff[2]                                                                                                                                                                                           ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_7|event_trg                                                                                                                                                                                                 ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_6|rxd_1_ff                                                                                                                                                                                                  ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_6|rxd_0_ff                                                                                                                                                                                                  ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_6|A429_ctrl_ff[2]                                                                                                                                                                                           ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_6|event_trg                                                                                                                                                                                                 ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_5|rxd_1_ff                                                                                                                                                                                                  ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_5|rxd_0_ff                                                                                                                                                                                                  ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_5|A429_ctrl_ff[2]                                                                                                                                                                                           ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_4|rxd_1_ff                                                                                                                                                                                                  ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_4|rxd_0_ff                                                                                                                                                                                                  ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_4|A429_ctrl_ff[2]                                                                                                                                                                                           ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_4|event_trg                                                                                                                                                                                                 ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_3|rxd_1_ff                                                                                                                                                                                                  ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_3|rxd_0_ff                                                                                                                                                                                                  ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_3|A429_ctrl_ff[2]                                                                                                                                                                                           ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_2|rxd_1_ff                                                                                                                                                                                                  ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_2|rxd_0_ff                                                                                                                                                                                                  ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_2|A429_ctrl_ff[2]                                                                                                                                                                                           ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_2|event_trg                                                                                                                                                                                                 ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_1|rxd_1_ff                                                                                                                                                                                                  ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_1|rxd_0_ff                                                                                                                                                                                                  ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_1|A429_ctrl_ff[2]                                                                                                                                                                                           ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_1|event_trg                                                                                                                                                                                                 ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_0|rxd_1_ff                                                                                                                                                                                                  ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_0|rxd_0_ff                                                                                                                                                                                                  ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_0|A429_ctrl_ff[2]                                                                                                                                                                                           ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_0|event_trg                                                                                                                                                                                                 ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_16|rxd_1_ff                                                                                                                                                                                                 ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_16|rxd_0_ff                                                                                                                                                                                                 ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_16|event_trg                                                                                                                                                                                                ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_15|rxd_1_ff                                                                                                                                                                                                 ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_15|rxd_0_ff                                                                                                                                                                                                 ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_15|A429_ctrl_ff[2]                                                                                                                                                                                          ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_15|event_trg                                                                                                                                                                                                ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_14|rxd_1_ff                                                                                                                                                                                                 ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_14|rxd_0_ff                                                                                                                                                                                                 ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_14|A429_ctrl_ff[2]                                                                                                                                                                                          ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_14|event_trg                                                                                                                                                                                                ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_13|rxd_1_ff                                                                                                                                                                                                 ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_13|rxd_0_ff                                                                                                                                                                                                 ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_13|A429_ctrl_ff[2]                                                                                                                                                                                          ; 21      ;
; arinc_429_rx:arinc_429_rx_inst_13|event_trg                                                                                                                                                                                                ; 21      ;
; pcie_wrapper:pcie_wrapper_inc|read_addr_count[3]                                                                                                                                                                                           ; 21      ;
; arinc_429_tx:arinc_429_tx_inst_9|alarm_frame_trg                                                                                                                                                                                           ; 20      ;
; arinc_429_tx:arinc_429_tx_inst_8|alarm_frame_trg                                                                                                                                                                                           ; 20      ;
; arinc_429_tx:arinc_429_tx_inst_7|alarm_frame_trg                                                                                                                                                                                           ; 20      ;
; arinc_429_tx:arinc_429_tx_inst_6|alarm_frame_trg                                                                                                                                                                                           ; 20      ;
; arinc_429_tx:arinc_429_tx_inst_5|alarm_frame_trg                                                                                                                                                                                           ; 20      ;
; arinc_429_tx:arinc_429_tx_inst_4|alarm_frame_trg                                                                                                                                                                                           ; 20      ;
; arinc_429_tx:arinc_429_tx_inst_3|alarm_frame_trg                                                                                                                                                                                           ; 20      ;
; arinc_429_tx:arinc_429_tx_inst_2|alarm_frame_trg                                                                                                                                                                                           ; 20      ;
; arinc_429_tx:arinc_429_tx_inst_1|alarm_frame_trg                                                                                                                                                                                           ; 20      ;
; arinc_429_tx:arinc_429_tx_inst_0|alarm_frame_trg                                                                                                                                                                                           ; 20      ;
; arinc_708:arinc_708_inst_b|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|valid_wrreq~1                                                                                          ; 20      ;
; arinc_708:arinc_708_inst_a|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|valid_wrreq~1                                                                                          ; 20      ;
; arinc_429_rx:arinc_429_rx_inst_15|Equal0~1                                                                                                                                                                                                 ; 20      ;
; arinc_825:arinc_825_inst_b|st_tx_reg.st_byte_trans                                                                                                                                                                                         ; 20      ;
; arinc_825:arinc_825_inst_a|st_tx_reg.st_byte_trans                                                                                                                                                                                         ; 20      ;
; arinc_429_rx:arinc_429_rx_inst_16|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                                                                              ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_15|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                                                                              ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_14|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                                                                              ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_13|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                                                                              ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_12|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                                                                              ; 19      ;
; int_event_h_adr_detect                                                                                                                                                                                                                     ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_11|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                                                                              ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_10|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                                                                              ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_9|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                                                                               ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_8|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                                                                               ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_7|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                                                                               ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_6|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                                                                               ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_5|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                                                                               ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_4|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                                                                               ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_3|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                                                                               ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_2|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                                                                               ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_1|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                                                                               ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_0|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|pulse_ram_output~1                                                                                                               ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_12|input_clk_trg                                                                                                                                                                                            ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_11|input_clk_trg                                                                                                                                                                                            ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_9|input_clk_trg                                                                                                                                                                                             ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_10|input_clk_trg                                                                                                                                                                                            ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_8|input_clk_trg                                                                                                                                                                                             ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_7|input_clk_trg                                                                                                                                                                                             ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_6|input_clk_trg                                                                                                                                                                                             ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_5|input_clk_trg                                                                                                                                                                                             ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_4|input_clk_trg                                                                                                                                                                                             ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_3|input_clk_trg                                                                                                                                                                                             ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_2|input_clk_trg                                                                                                                                                                                             ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_1|input_clk_trg                                                                                                                                                                                             ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_0|input_clk_trg                                                                                                                                                                                             ; 19      ;
; arinc_708:arinc_708_inst_b|period_count_reg[6]~8                                                                                                                                                                                           ; 19      ;
; arinc_708:arinc_708_inst_a|period_count_reg[2]~8                                                                                                                                                                                           ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_16|input_clk_trg                                                                                                                                                                                            ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_15|input_clk_trg                                                                                                                                                                                            ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_14|input_clk_trg                                                                                                                                                                                            ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_13|input_clk_trg                                                                                                                                                                                            ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_12|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                                                                    ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_9|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                                                                     ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_10|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                                                                    ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_8|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                                                                     ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_7|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                                                                     ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_6|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                                                                     ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_5|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                                                                     ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_4|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                                                                     ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_3|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                                                                     ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_2|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                                                                     ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_1|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                                                                     ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_0|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                                                                     ; 19      ;
; arinc_708:arinc_708_inst_b|st_rx_reg.st_data_valid                                                                                                                                                                                         ; 19      ;
; arinc_708:arinc_708_inst_a|st_rx_reg.st_data_valid                                                                                                                                                                                         ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_16|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                                                                    ; 19      ;
; arinc_429_rx:arinc_429_rx_inst_13|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                                                                    ; 19      ;
; arinc_708:arinc_708_inst_b|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|valid_rdreq~0                                                                                         ; 19      ;
; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|valid_rdreq~0                                                                                         ; 19      ;
; pcie_wrapper:pcie_wrapper_inc|read_addr_count[13]                                                                                                                                                                                          ; 19      ;
; _~865                                                                                                                                                                                                                                      ; 18      ;
; _~833                                                                                                                                                                                                                                      ; 18      ;
; arinc_825:arinc_825_inst_b|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|valid_wrreq~0                                                                                                 ; 18      ;
; arinc_825:arinc_825_inst_a|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|valid_wrreq~0                                                                                                 ; 18      ;
; arinc_429_rx:arinc_429_rx_inst_14|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                                                                    ; 18      ;
; arinc_825:arinc_825_inst_b|st_tx_reg.st_count_read                                                                                                                                                                                         ; 18      ;
; arinc_825:arinc_825_inst_a|st_tx_reg.st_count_read                                                                                                                                                                                         ; 18      ;
; arinc_429_tx:arinc_429_tx_inst_9|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|pulse_ram_output~2                                                                                                               ; 18      ;
; arinc_429_tx:arinc_429_tx_inst_8|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|pulse_ram_output~2                                                                                                               ; 18      ;
; arinc_429_tx:arinc_429_tx_inst_7|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|pulse_ram_output~2                                                                                                               ; 18      ;
; arinc_429_tx:arinc_429_tx_inst_6|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|pulse_ram_output~2                                                                                                               ; 18      ;
; arinc_429_tx:arinc_429_tx_inst_5|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|pulse_ram_output~2                                                                                                               ; 18      ;
; arinc_429_tx:arinc_429_tx_inst_4|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|pulse_ram_output~2                                                                                                               ; 18      ;
; arinc_429_tx:arinc_429_tx_inst_3|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|pulse_ram_output~2                                                                                                               ; 18      ;
; arinc_429_tx:arinc_429_tx_inst_2|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|pulse_ram_output~2                                                                                                               ; 18      ;
; arinc_429_tx:arinc_429_tx_inst_1|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|pulse_ram_output~2                                                                                                               ; 18      ;
; arinc_708:arinc_708_inst_a|Equal2~0                                                                                                                                                                                                        ; 18      ;
; arinc_429_tx:arinc_429_tx_inst_0|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|pulse_ram_output~2                                                                                                               ; 18      ;
; pcie_wrapper:pcie_wrapper_inc|read_addr_count[14]                                                                                                                                                                                          ; 18      ;
; arinc_708:arinc_708_inst_b|st_tx_reg.st_sync_start                                                                                                                                                                                         ; 18      ;
; pcie_wrapper:pcie_wrapper_inc|write_addr_reg[3]                                                                                                                                                                                            ; 18      ;
; arinc_708:arinc_708_inst_a|st_tx_reg.st_sync_start                                                                                                                                                                                         ; 18      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~25                                                ; 17      ;
; pcie_wrapper:pcie_wrapper_inc|be_0_reg[1]                                                                                                                                                                                                  ; 17      ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_valid0                                                                                                                                                                                                 ; 17      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|busy~0                                                                  ; 17      ;
; pcie_wrapper:pcie_wrapper_inc|be_0_reg[0]                                                                                                                                                                                                  ; 17      ;
; arinc_429_tx:arinc_429_tx_inst_9|s_txd_0_reg                                                                                                                                                                                               ; 17      ;
; arinc_429_tx:arinc_429_tx_inst_8|s_txd_0_reg                                                                                                                                                                                               ; 17      ;
; arinc_429_tx:arinc_429_tx_inst_7|s_txd_0_reg                                                                                                                                                                                               ; 17      ;
; arinc_429_tx:arinc_429_tx_inst_6|s_txd_0_reg                                                                                                                                                                                               ; 17      ;
; arinc_429_tx:arinc_429_tx_inst_5|s_txd_0_reg                                                                                                                                                                                               ; 17      ;
; arinc_429_tx:arinc_429_tx_inst_4|s_txd_0_reg                                                                                                                                                                                               ; 17      ;
; arinc_429_tx:arinc_429_tx_inst_3|s_txd_0_reg                                                                                                                                                                                               ; 17      ;
; arinc_429_tx:arinc_429_tx_inst_2|s_txd_0_reg                                                                                                                                                                                               ; 17      ;
; arinc_429_tx:arinc_429_tx_inst_1|s_txd_0_reg                                                                                                                                                                                               ; 17      ;
; arinc_429_tx:arinc_429_tx_inst_0|s_txd_0_reg                                                                                                                                                                                               ; 17      ;
; arinc_429_tx:arinc_429_tx_inst_9|s_txd_1_reg                                                                                                                                                                                               ; 17      ;
; arinc_429_tx:arinc_429_tx_inst_8|s_txd_1_reg                                                                                                                                                                                               ; 17      ;
; arinc_429_tx:arinc_429_tx_inst_7|s_txd_1_reg                                                                                                                                                                                               ; 17      ;
; arinc_429_tx:arinc_429_tx_inst_6|s_txd_1_reg                                                                                                                                                                                               ; 17      ;
; arinc_429_tx:arinc_429_tx_inst_5|s_txd_1_reg                                                                                                                                                                                               ; 17      ;
; arinc_429_tx:arinc_429_tx_inst_4|s_txd_1_reg                                                                                                                                                                                               ; 17      ;
; arinc_429_tx:arinc_429_tx_inst_3|s_txd_1_reg                                                                                                                                                                                               ; 17      ;
; arinc_429_tx:arinc_429_tx_inst_2|s_txd_1_reg                                                                                                                                                                                               ; 17      ;
; arinc_429_tx:arinc_429_tx_inst_1|s_txd_1_reg                                                                                                                                                                                               ; 17      ;
; arinc_429_tx:arinc_429_tx_inst_0|s_txd_1_reg                                                                                                                                                                                               ; 17      ;
; arinc_825:arinc_825_inst_b|trans_active_reg                                                                                                                                                                                                ; 17      ;
; arinc_825:arinc_825_inst_a|trans_active_reg                                                                                                                                                                                                ; 17      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector68~2                                                         ; 16      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_data_input_state~2                                                   ; 16      ;
; _~868                                                                                                                                                                                                                                      ; 16      ;
; _~867                                                                                                                                                                                                                                      ; 16      ;
; _~866                                                                                                                                                                                                                                      ; 16      ;
; arinc_429_rx:arinc_429_rx_inst_12|period_cntr_count[9]~42                                                                                                                                                                                  ; 16      ;
; arinc_429_rx:arinc_429_rx_inst_11|period_cntr_count[12]~42                                                                                                                                                                                 ; 16      ;
; arinc_429_rx:arinc_429_rx_inst_9|period_cntr_count[14]~42                                                                                                                                                                                  ; 16      ;
; arinc_429_rx:arinc_429_rx_inst_10|period_cntr_count[11]~42                                                                                                                                                                                 ; 16      ;
; arinc_429_rx:arinc_429_rx_inst_8|period_cntr_count[1]~42                                                                                                                                                                                   ; 16      ;
; arinc_429_rx:arinc_429_rx_inst_7|period_cntr_count[7]~42                                                                                                                                                                                   ; 16      ;
; arinc_429_rx:arinc_429_rx_inst_6|period_cntr_count[1]~42                                                                                                                                                                                   ; 16      ;
; arinc_429_rx:arinc_429_rx_inst_5|period_cntr_count[11]~42                                                                                                                                                                                  ; 16      ;
; arinc_429_rx:arinc_429_rx_inst_4|period_cntr_count[3]~42                                                                                                                                                                                   ; 16      ;
; arinc_429_rx:arinc_429_rx_inst_3|period_cntr_count[10]~42                                                                                                                                                                                  ; 16      ;
; arinc_429_rx:arinc_429_rx_inst_2|period_cntr_count[15]~42                                                                                                                                                                                  ; 16      ;
; arinc_429_rx:arinc_429_rx_inst_1|period_cntr_count[8]~42                                                                                                                                                                                   ; 16      ;
; arinc_429_rx:arinc_429_rx_inst_0|period_cntr_count[6]~42                                                                                                                                                                                   ; 16      ;
; arinc_429_rx:arinc_429_rx_inst_16|period_cntr_count[15]~42                                                                                                                                                                                 ; 16      ;
; arinc_429_rx:arinc_429_rx_inst_15|period_cntr_count[11]~42                                                                                                                                                                                 ; 16      ;
; arinc_429_rx:arinc_429_rx_inst_14|period_cntr_count[14]~42                                                                                                                                                                                 ; 16      ;
; arinc_429_rx:arinc_429_rx_inst_13|period_cntr_count[12]~42                                                                                                                                                                                 ; 16      ;
; arinc_429_rx:arinc_429_rx_inst_11|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                                                                    ; 16      ;
; arinc_708:arinc_708_inst_b|in_data_edge_trg                                                                                                                                                                                                ; 16      ;
; arinc_708:arinc_708_inst_a|in_data_edge_trg                                                                                                                                                                                                ; 16      ;
; arinc_429_tx:arinc_429_tx_inst_9|clk_div_count[8]~24                                                                                                                                                                                       ; 16      ;
; arinc_429_tx:arinc_429_tx_inst_8|clk_div_count[3]~24                                                                                                                                                                                       ; 16      ;
; arinc_429_tx:arinc_429_tx_inst_7|clk_div_count[5]~24                                                                                                                                                                                       ; 16      ;
; arinc_429_tx:arinc_429_tx_inst_6|clk_div_count[3]~24                                                                                                                                                                                       ; 16      ;
; arinc_429_tx:arinc_429_tx_inst_5|clk_div_count[6]~24                                                                                                                                                                                       ; 16      ;
; arinc_429_tx:arinc_429_tx_inst_4|clk_div_count[0]~24                                                                                                                                                                                       ; 16      ;
; arinc_429_tx:arinc_429_tx_inst_3|clk_div_count[2]~24                                                                                                                                                                                       ; 16      ;
; arinc_429_tx:arinc_429_tx_inst_2|clk_div_count[3]~24                                                                                                                                                                                       ; 16      ;
; arinc_429_tx:arinc_429_tx_inst_1|clk_div_count[13]~24                                                                                                                                                                                      ; 16      ;
; arinc_429_tx:arinc_429_tx_inst_0|clk_div_count[9]~24                                                                                                                                                                                       ; 16      ;
; arinc_429_tx:arinc_429_tx_inst_7|Equal6~1                                                                                                                                                                                                  ; 16      ;
; arinc_429_tx:arinc_429_tx_inst_9|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|empty_dff                                                                                                                        ; 16      ;
; arinc_429_tx:arinc_429_tx_inst_8|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|empty_dff                                                                                                                        ; 16      ;
; arinc_429_tx:arinc_429_tx_inst_7|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|empty_dff                                                                                                                        ; 16      ;
; arinc_429_tx:arinc_429_tx_inst_6|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|empty_dff                                                                                                                        ; 16      ;
; arinc_429_tx:arinc_429_tx_inst_5|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|empty_dff                                                                                                                        ; 16      ;
; arinc_429_tx:arinc_429_tx_inst_4|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|empty_dff                                                                                                                        ; 16      ;
; arinc_429_tx:arinc_429_tx_inst_3|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|empty_dff                                                                                                                        ; 16      ;
; arinc_429_tx:arinc_429_tx_inst_2|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|empty_dff                                                                                                                        ; 16      ;
; arinc_429_tx:arinc_429_tx_inst_1|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|empty_dff                                                                                                                        ; 16      ;
; arinc_429_tx:arinc_429_tx_inst_0|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|empty_dff                                                                                                                        ; 16      ;
; pcie_wrapper:pcie_wrapper_inc|tx_transfer_active_trg                                                                                                                                                                                       ; 16      ;
; arinc_708:arinc_708_inst_a|alarm_frame_trg[30]                                                                                                                                                                                             ; 15      ;
; arinc_708:arinc_708_inst_b|alarm_frame_trg[30]                                                                                                                                                                                             ; 15      ;
; arinc_429_rx:arinc_429_rx_inst_9|Equal0~0                                                                                                                                                                                                  ; 15      ;
; pcie_wrapper:pcie_wrapper_inc|req_length_reg[9]~0                                                                                                                                                                                          ; 15      ;
; arinc_429_rx:arinc_429_rx_inst_12|A429_ctrl_ff[0]                                                                                                                                                                                          ; 15      ;
; arinc_429_rx:arinc_429_rx_inst_11|A429_ctrl_ff[0]                                                                                                                                                                                          ; 15      ;
; arinc_429_rx:arinc_429_rx_inst_9|A429_ctrl_ff[0]                                                                                                                                                                                           ; 15      ;
; arinc_429_rx:arinc_429_rx_inst_10|A429_ctrl_ff[0]                                                                                                                                                                                          ; 15      ;
; arinc_429_rx:arinc_429_rx_inst_8|A429_ctrl_ff[0]                                                                                                                                                                                           ; 15      ;
; arinc_429_rx:arinc_429_rx_inst_7|A429_ctrl_ff[0]                                                                                                                                                                                           ; 15      ;
; arinc_429_rx:arinc_429_rx_inst_6|A429_ctrl_ff[0]                                                                                                                                                                                           ; 15      ;
; arinc_429_rx:arinc_429_rx_inst_5|A429_ctrl_ff[0]                                                                                                                                                                                           ; 15      ;
; arinc_429_rx:arinc_429_rx_inst_4|A429_ctrl_ff[0]                                                                                                                                                                                           ; 15      ;
; arinc_429_rx:arinc_429_rx_inst_3|A429_ctrl_ff[0]                                                                                                                                                                                           ; 15      ;
; arinc_429_rx:arinc_429_rx_inst_2|A429_ctrl_ff[0]                                                                                                                                                                                           ; 15      ;
; arinc_429_rx:arinc_429_rx_inst_1|A429_ctrl_ff[0]                                                                                                                                                                                           ; 15      ;
; arinc_429_rx:arinc_429_rx_inst_0|A429_ctrl_ff[0]                                                                                                                                                                                           ; 15      ;
; arinc_429_rx:arinc_429_rx_inst_16|A429_ctrl_ff[0]                                                                                                                                                                                          ; 15      ;
; arinc_429_rx:arinc_429_rx_inst_15|A429_ctrl_ff[0]                                                                                                                                                                                          ; 15      ;
; arinc_429_rx:arinc_429_rx_inst_14|A429_ctrl_ff[0]                                                                                                                                                                                          ; 15      ;
; arinc_429_rx:arinc_429_rx_inst_13|A429_ctrl_ff[0]                                                                                                                                                                                          ; 15      ;
; arinc_429_tx:arinc_429_tx_inst_9|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|valid_wreq                                                                                                                       ; 15      ;
; arinc_429_tx:arinc_429_tx_inst_8|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|valid_wreq                                                                                                                       ; 15      ;
; arinc_429_tx:arinc_429_tx_inst_4|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|valid_wreq                                                                                                                       ; 15      ;
; arinc_708:arinc_708_inst_a|sts_data[7]~98                                                                                                                                                                                                  ; 14      ;
; arinc_708:arinc_708_inst_a|alarm_frame_trg[31]                                                                                                                                                                                             ; 14      ;
; arinc_708:arinc_708_inst_b|sts_data[1]~98                                                                                                                                                                                                  ; 14      ;
; arinc_708:arinc_708_inst_b|alarm_frame_trg[31]                                                                                                                                                                                             ; 14      ;
; arinc_429_rx:arinc_429_rx_inst_15|ctrl_trg                                                                                                                                                                                                 ; 14      ;
; arinc_429_rx:arinc_429_rx_inst_14|ctrl_trg                                                                                                                                                                                                 ; 14      ;
; arinc_429_rx:arinc_429_rx_inst_13|ctrl_trg                                                                                                                                                                                                 ; 14      ;
; arinc_429_rx:arinc_429_rx_inst_12|ctrl_trg                                                                                                                                                                                                 ; 14      ;
; arinc_429_rx:arinc_429_rx_inst_11|ctrl_trg                                                                                                                                                                                                 ; 14      ;
; arinc_429_rx:arinc_429_rx_inst_10|ctrl_trg                                                                                                                                                                                                 ; 14      ;
; arinc_429_rx:arinc_429_rx_inst_9|ctrl_trg                                                                                                                                                                                                  ; 14      ;
; arinc_429_rx:arinc_429_rx_inst_8|ctrl_trg                                                                                                                                                                                                  ; 14      ;
; arinc_429_rx:arinc_429_rx_inst_7|ctrl_trg                                                                                                                                                                                                  ; 14      ;
; arinc_429_rx:arinc_429_rx_inst_6|ctrl_trg                                                                                                                                                                                                  ; 14      ;
; arinc_429_rx:arinc_429_rx_inst_5|ctrl_trg                                                                                                                                                                                                  ; 14      ;
; arinc_429_rx:arinc_429_rx_inst_4|ctrl_trg                                                                                                                                                                                                  ; 14      ;
; arinc_429_rx:arinc_429_rx_inst_3|ctrl_trg                                                                                                                                                                                                  ; 14      ;
; arinc_429_rx:arinc_429_rx_inst_2|ctrl_trg                                                                                                                                                                                                  ; 14      ;
; arinc_429_rx:arinc_429_rx_inst_1|ctrl_trg                                                                                                                                                                                                  ; 14      ;
; arinc_429_rx:arinc_429_rx_inst_0|ctrl_trg                                                                                                                                                                                                  ; 14      ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_e671:auto_generated|a_dpfifo_e341:dpfifo|pulse_ram_output~1                                                                             ; 14      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|state.IDLE                                                           ; 14      ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_th41:auto_generated|a_dpfifo_4o41:dpfifo|empty_dff                                                                                                ; 14      ;
; pcie_wrapper:pcie_wrapper_inc|Selector72~1                                                                                                                                                                                                 ; 14      ;
; pcie_wrapper:pcie_wrapper_inc|first_dt_reg                                                                                                                                                                                                 ; 14      ;
; arinc_429_tx:arinc_429_tx_inst_7|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|valid_wreq                                                                                                                       ; 14      ;
; arinc_429_tx:arinc_429_tx_inst_6|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|valid_wreq                                                                                                                       ; 14      ;
; arinc_429_tx:arinc_429_tx_inst_5|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|valid_wreq                                                                                                                       ; 14      ;
; arinc_429_tx:arinc_429_tx_inst_3|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|valid_wreq                                                                                                                       ; 14      ;
; arinc_429_tx:arinc_429_tx_inst_2|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|valid_wreq                                                                                                                       ; 14      ;
; arinc_429_tx:arinc_429_tx_inst_1|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|valid_wreq                                                                                                                       ; 14      ;
; arinc_429_tx:arinc_429_tx_inst_0|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|valid_wreq                                                                                                                       ; 14      ;
; arinc_825:arinc_825_inst_b|LessThan0~2                                                                                                                                                                                                     ; 14      ;
; arinc_825:arinc_825_inst_a|LessThan0~2                                                                                                                                                                                                     ; 14      ;
; arinc_708:arinc_708_inst_a|process_17~16                                                                                                                                                                                                   ; 13      ;
; arinc_708:arinc_708_inst_b|process_17~16                                                                                                                                                                                                   ; 13      ;
; arinc_708:arinc_708_inst_b|period_count_reg[6]~11                                                                                                                                                                                          ; 13      ;
; arinc_708:arinc_708_inst_a|period_count_reg[2]~11                                                                                                                                                                                          ; 13      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                                                         ; 13      ;
; pcie_wrapper:pcie_wrapper_inc|tl_cfg_add_trg_trg_trg                                                                                                                                                                                       ; 13      ;
; arinc_429_rx:arinc_429_rx_inst_12|A429_ctrl_ff[1]                                                                                                                                                                                          ; 13      ;
; arinc_429_rx:arinc_429_rx_inst_11|A429_ctrl_ff[1]                                                                                                                                                                                          ; 13      ;
; arinc_429_rx:arinc_429_rx_inst_9|A429_ctrl_ff[1]                                                                                                                                                                                           ; 13      ;
; arinc_429_rx:arinc_429_rx_inst_10|A429_ctrl_ff[1]                                                                                                                                                                                          ; 13      ;
; arinc_429_rx:arinc_429_rx_inst_8|A429_ctrl_ff[1]                                                                                                                                                                                           ; 13      ;
; arinc_429_rx:arinc_429_rx_inst_7|A429_ctrl_ff[1]                                                                                                                                                                                           ; 13      ;
; arinc_429_rx:arinc_429_rx_inst_6|A429_ctrl_ff[1]                                                                                                                                                                                           ; 13      ;
; arinc_429_rx:arinc_429_rx_inst_5|A429_ctrl_ff[1]                                                                                                                                                                                           ; 13      ;
; arinc_429_rx:arinc_429_rx_inst_4|A429_ctrl_ff[1]                                                                                                                                                                                           ; 13      ;
; arinc_429_rx:arinc_429_rx_inst_3|A429_ctrl_ff[1]                                                                                                                                                                                           ; 13      ;
; arinc_429_rx:arinc_429_rx_inst_2|A429_ctrl_ff[1]                                                                                                                                                                                           ; 13      ;
; arinc_429_rx:arinc_429_rx_inst_1|A429_ctrl_ff[1]                                                                                                                                                                                           ; 13      ;
; arinc_429_rx:arinc_429_rx_inst_0|A429_ctrl_ff[1]                                                                                                                                                                                           ; 13      ;
; arinc_429_rx:arinc_429_rx_inst_16|A429_ctrl_ff[1]                                                                                                                                                                                          ; 13      ;
; arinc_429_rx:arinc_429_rx_inst_15|A429_ctrl_ff[1]                                                                                                                                                                                          ; 13      ;
; arinc_429_rx:arinc_429_rx_inst_14|A429_ctrl_ff[1]                                                                                                                                                                                          ; 13      ;
; arinc_429_rx:arinc_429_rx_inst_13|A429_ctrl_ff[1]                                                                                                                                                                                          ; 13      ;
; arinc_708:arinc_708_inst_b|packet_bit_count_reg[1]~33                                                                                                                                                                                      ; 13      ;
; arinc_708:arinc_708_inst_b|packet_bit_count_reg[1]~29                                                                                                                                                                                      ; 13      ;
; arinc_708:arinc_708_inst_a|packet_bit_count_reg[8]~45                                                                                                                                                                                      ; 13      ;
; arinc_708:arinc_708_inst_a|packet_bit_count_reg[8]~41                                                                                                                                                                                      ; 13      ;
; pcie_wrapper:pcie_wrapper_inc|write_addr_reg[2]                                                                                                                                                                                            ; 13      ;
; arinc_429_tx:arinc_429_tx_inst_6|Equal6~0                                                                                                                                                                                                  ; 13      ;
; arinc_825:arinc_825_inst_b|Equal7~4                                                                                                                                                                                                        ; 13      ;
; arinc_825:arinc_825_inst_a|Equal7~4                                                                                                                                                                                                        ; 13      ;
; arinc_429_tx:arinc_429_tx_inst_9|A429_ctrl_ff[4]                                                                                                                                                                                           ; 13      ;
; arinc_429_tx:arinc_429_tx_inst_8|A429_ctrl_ff[4]                                                                                                                                                                                           ; 13      ;
; arinc_429_tx:arinc_429_tx_inst_7|A429_ctrl_ff[4]                                                                                                                                                                                           ; 13      ;
; arinc_429_tx:arinc_429_tx_inst_6|A429_ctrl_ff[4]                                                                                                                                                                                           ; 13      ;
; arinc_429_tx:arinc_429_tx_inst_5|A429_ctrl_ff[4]                                                                                                                                                                                           ; 13      ;
; arinc_429_tx:arinc_429_tx_inst_4|A429_ctrl_ff[4]                                                                                                                                                                                           ; 13      ;
; arinc_429_tx:arinc_429_tx_inst_3|A429_ctrl_ff[4]                                                                                                                                                                                           ; 13      ;
; arinc_429_tx:arinc_429_tx_inst_2|A429_ctrl_ff[4]                                                                                                                                                                                           ; 13      ;
; arinc_429_tx:arinc_429_tx_inst_1|A429_ctrl_ff[4]                                                                                                                                                                                           ; 13      ;
; arinc_429_tx:arinc_429_tx_inst_0|A429_ctrl_ff[4]                                                                                                                                                                                           ; 13      ;
; arinc_708:arinc_708_inst_b|st_tx_reg.st_pause_trans                                                                                                                                                                                        ; 13      ;
; arinc_708:arinc_708_inst_a|st_tx_reg.st_pause_trans                                                                                                                                                                                        ; 13      ;
; pcie_wrapper:pcie_wrapper_inc|be_0_reg[2]                                                                                                                                                                                                  ; 12      ;
; arinc_708:arinc_708_inst_b|Equal70~0                                                                                                                                                                                                       ; 12      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[1]                                                                                  ; 12      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[2]                                                                                  ; 12      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[3]                                                                                  ; 12      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[4]                                                                                  ; 12      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[5]                                                                                  ; 12      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[6]                                                                                  ; 12      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[7]                                                                                  ; 12      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[8]                                                                                  ; 12      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[9]                                                                                  ; 12      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[10]                                                                                 ; 12      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[11]                                                                                 ; 12      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]                                                                                  ; 12      ;
; int_event_l_adr_detect                                                                                                                                                                                                                     ; 12      ;
; arinc_708:arinc_708_inst_a|Equal70~0                                                                                                                                                                                                       ; 12      ;
; arinc_708:arinc_708_inst_b|st_rx_reg.st_pre_data_valid                                                                                                                                                                                     ; 12      ;
; arinc_708:arinc_708_inst_a|st_rx_reg.st_pre_data_valid                                                                                                                                                                                     ; 12      ;
; arinc_429_tx:arinc_429_tx_inst_0|process_7~0                                                                                                                                                                                               ; 12      ;
; arinc_708:arinc_708_inst_b|process_10~9                                                                                                                                                                                                    ; 12      ;
; arinc_708:arinc_708_inst_b|ctrl_ff[4]                                                                                                                                                                                                      ; 12      ;
; arinc_708:arinc_708_inst_a|process_10~10                                                                                                                                                                                                   ; 12      ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_eop0                                                                                                                                                                                                   ; 12      ;
; arinc_708:arinc_708_inst_b|Equal2~0                                                                                                                                                                                                        ; 12      ;
; _~11                                                                                                                                                                                                                                       ; 12      ;
; arinc_429_tx:arinc_429_tx_inst_2|Equal6~0                                                                                                                                                                                                  ; 12      ;
; pcie_wrapper:pcie_wrapper_inc|be_0_reg[3]                                                                                                                                                                                                  ; 12      ;
; arinc_429_tx:arinc_429_tx_inst_4|A429_ctrl_ff[4]~0                                                                                                                                                                                         ; 12      ;
; arinc_708:arinc_708_inst_a|ctrl_ff[4]                                                                                                                                                                                                      ; 12      ;
; arinc_429_tx:arinc_429_tx_inst_9|A429_ctrl_ff[2]                                                                                                                                                                                           ; 12      ;
; arinc_429_tx:arinc_429_tx_inst_8|A429_ctrl_ff[2]                                                                                                                                                                                           ; 12      ;
; arinc_429_tx:arinc_429_tx_inst_7|A429_ctrl_ff[2]                                                                                                                                                                                           ; 12      ;
; arinc_429_tx:arinc_429_tx_inst_6|A429_ctrl_ff[2]                                                                                                                                                                                           ; 12      ;
; arinc_429_tx:arinc_429_tx_inst_5|A429_ctrl_ff[2]                                                                                                                                                                                           ; 12      ;
; arinc_429_tx:arinc_429_tx_inst_4|A429_ctrl_ff[2]                                                                                                                                                                                           ; 12      ;
; arinc_429_tx:arinc_429_tx_inst_3|A429_ctrl_ff[2]                                                                                                                                                                                           ; 12      ;
; arinc_429_tx:arinc_429_tx_inst_2|A429_ctrl_ff[2]                                                                                                                                                                                           ; 12      ;
; arinc_429_tx:arinc_429_tx_inst_1|A429_ctrl_ff[2]                                                                                                                                                                                           ; 12      ;
; arinc_429_tx:arinc_429_tx_inst_0|A429_ctrl_ff[2]                                                                                                                                                                                           ; 12      ;
; arinc_429_rx:arinc_429_rx_inst_12|period_cntr_count[8]                                                                                                                                                                                     ; 12      ;
; arinc_429_rx:arinc_429_rx_inst_11|period_cntr_count[8]                                                                                                                                                                                     ; 12      ;
; arinc_429_rx:arinc_429_rx_inst_9|period_cntr_count[8]                                                                                                                                                                                      ; 12      ;
; arinc_429_rx:arinc_429_rx_inst_10|period_cntr_count[8]                                                                                                                                                                                     ; 12      ;
; arinc_429_rx:arinc_429_rx_inst_8|period_cntr_count[8]                                                                                                                                                                                      ; 12      ;
; arinc_429_rx:arinc_429_rx_inst_7|period_cntr_count[8]                                                                                                                                                                                      ; 12      ;
; arinc_429_rx:arinc_429_rx_inst_6|period_cntr_count[8]                                                                                                                                                                                      ; 12      ;
; arinc_429_rx:arinc_429_rx_inst_5|period_cntr_count[8]                                                                                                                                                                                      ; 12      ;
; arinc_429_rx:arinc_429_rx_inst_4|period_cntr_count[8]                                                                                                                                                                                      ; 12      ;
; arinc_429_rx:arinc_429_rx_inst_3|period_cntr_count[8]                                                                                                                                                                                      ; 12      ;
; arinc_429_rx:arinc_429_rx_inst_2|period_cntr_count[8]                                                                                                                                                                                      ; 12      ;
; arinc_429_rx:arinc_429_rx_inst_1|period_cntr_count[8]                                                                                                                                                                                      ; 12      ;
; arinc_429_rx:arinc_429_rx_inst_0|period_cntr_count[8]                                                                                                                                                                                      ; 12      ;
; arinc_429_rx:arinc_429_rx_inst_16|period_cntr_count[8]                                                                                                                                                                                     ; 12      ;
; arinc_429_rx:arinc_429_rx_inst_15|period_cntr_count[8]                                                                                                                                                                                     ; 12      ;
; arinc_429_rx:arinc_429_rx_inst_14|period_cntr_count[8]                                                                                                                                                                                     ; 12      ;
; arinc_429_rx:arinc_429_rx_inst_13|period_cntr_count[8]                                                                                                                                                                                     ; 12      ;
; lpm_ff:version_ff|dffs[25]                                                                                                                                                                                                                 ; 12      ;
; arinc_708:arinc_708_inst_b|st_tx_reg.st_packet_trans                                                                                                                                                                                       ; 12      ;
; arinc_708:arinc_708_inst_a|st_tx_reg.st_packet_trans                                                                                                                                                                                       ; 12      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|cal_rx_lr[4]                                                         ; 11      ;
; arinc_708:arinc_708_inst_a|sts_data[7]~104                                                                                                                                                                                                 ; 11      ;
; arinc_708:arinc_708_inst_b|sts_data[1]~104                                                                                                                                                                                                 ; 11      ;
; pcie_wrapper:pcie_wrapper_inc|process_15~0                                                                                                                                                                                                 ; 11      ;
; arinc_429_rx:arinc_429_rx_inst_15|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|valid_wreq~1                                                                                                                    ; 11      ;
; pcie_wrapper:pcie_wrapper_inc|Equal1~2                                                                                                                                                                                                     ; 11      ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[30]                                                                                                                                                                                              ; 11      ;
; pcie_wrapper:pcie_wrapper_inc|write_addr_reg[14]                                                                                                                                                                                           ; 11      ;
; arinc_708:arinc_708_inst_a|sts_data[7]~113                                                                                                                                                                                                 ; 10      ;
; arinc_708:arinc_708_inst_a|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|a_graycounter_va7:rdptr_g1p|counter3a3                                                                 ; 10      ;
; arinc_708:arinc_708_inst_a|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|a_graycounter_va7:rdptr_g1p|counter3a2                                                                 ; 10      ;
; arinc_825:arinc_825_inst_b|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|a_graycounter_va7:rdptr_g1p|counter3a3                                                                        ; 10      ;
; arinc_825:arinc_825_inst_b|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|a_graycounter_va7:rdptr_g1p|counter3a2                                                                        ; 10      ;
; arinc_825:arinc_825_inst_a|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|a_graycounter_va7:rdptr_g1p|counter3a3                                                                        ; 10      ;
; arinc_825:arinc_825_inst_a|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|a_graycounter_va7:rdptr_g1p|counter3a2                                                                        ; 10      ;
; arinc_708:arinc_708_inst_b|sts_data[1]~113                                                                                                                                                                                                 ; 10      ;
; arinc_708:arinc_708_inst_b|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|a_graycounter_va7:rdptr_g1p|counter3a3                                                                 ; 10      ;
; arinc_708:arinc_708_inst_b|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|a_graycounter_va7:rdptr_g1p|counter3a2                                                                 ; 10      ;
; arinc_825:arinc_825_inst_b|rd_shift_ff~7                                                                                                                                                                                                   ; 10      ;
; arinc_825:arinc_825_inst_a|rd_bit_to_byte_count~4                                                                                                                                                                                          ; 10      ;
; arinc_429_rx:arinc_429_rx_inst_15|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|full_dff                                                                                                                        ; 10      ;
; arinc_708:arinc_708_inst_b|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|a_graycounter_m97:rdptr_g1p|counter5a[1]                                                              ; 10      ;
; arinc_708:arinc_708_inst_b|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|a_graycounter_m97:rdptr_g1p|counter5a[2]                                                              ; 10      ;
; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|a_graycounter_m97:rdptr_g1p|counter5a[1]                                                              ; 10      ;
; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|a_graycounter_m97:rdptr_g1p|counter5a[2]                                                              ; 10      ;
; arinc_708:arinc_708_inst_b|process_10~14                                                                                                                                                                                                   ; 10      ;
; arinc_708:arinc_708_inst_b|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|int_rdempty                                                                                           ; 10      ;
; arinc_708:arinc_708_inst_b|Equal35~0                                                                                                                                                                                                       ; 10      ;
; arinc_708:arinc_708_inst_a|process_10~15                                                                                                                                                                                                   ; 10      ;
; arinc_825:arinc_825_inst_b|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|a_graycounter_m97:rdptr_g1p|counter5a[2]                                                                      ; 10      ;
; arinc_825:arinc_825_inst_b|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|a_graycounter_m97:rdptr_g1p|counter5a[1]                                                                      ; 10      ;
; pcie_wrapper:pcie_wrapper_inc|process_2~2                                                                                                                                                                                                  ; 10      ;
; pcie_wrapper:pcie_wrapper_inc|process_2~1                                                                                                                                                                                                  ; 10      ;
; arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|a_graycounter_m97:rdptr_g1p|counter5a[2]                                                                      ; 10      ;
; arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|a_graycounter_m97:rdptr_g1p|counter5a[1]                                                                      ; 10      ;
; arinc_429_tx:arinc_429_tx_inst_9|Equal6~1                                                                                                                                                                                                  ; 10      ;
; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|int_rdempty                                                                                           ; 10      ;
; arinc_708:arinc_708_inst_a|Equal35~0                                                                                                                                                                                                       ; 10      ;
; arinc_825:arinc_825_inst_b|tx_byte_reg[3]~6                                                                                                                                                                                                ; 10      ;
; arinc_708:arinc_708_inst_b|clk_half_period                                                                                                                                                                                                 ; 10      ;
; arinc_708:arinc_708_inst_a|clk_half_period                                                                                                                                                                                                 ; 10      ;
; int_event_l_adr_detect~0                                                                                                                                                                                                                   ; 9       ;
; arinc_429_rx:arinc_429_rx_inst_7|process_21~0                                                                                                                                                                                              ; 9       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|rx_done                                                              ; 9       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|state.TEST_INPUT                                                     ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[15]|dffs[1]                                                                                                                                                                                                        ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[14]|dffs[1]                                                                                                                                                                                                        ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[13]|dffs[1]                                                                                                                                                                                                        ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[12]|dffs[1]                                                                                                                                                                                                        ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[11]|dffs[1]                                                                                                                                                                                                        ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[10]|dffs[1]                                                                                                                                                                                                        ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[9]|dffs[1]                                                                                                                                                                                                         ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[8]|dffs[1]                                                                                                                                                                                                         ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[7]|dffs[1]                                                                                                                                                                                                         ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[6]|dffs[1]                                                                                                                                                                                                         ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[5]|dffs[1]                                                                                                                                                                                                         ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[4]|dffs[1]                                                                                                                                                                                                         ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[3]|dffs[1]                                                                                                                                                                                                         ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[2]|dffs[1]                                                                                                                                                                                                         ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[1]|dffs[1]                                                                                                                                                                                                         ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[0]|dffs[1]                                                                                                                                                                                                         ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[15]|dffs[0]                                                                                                                                                                                                        ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[14]|dffs[0]                                                                                                                                                                                                        ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[13]|dffs[0]                                                                                                                                                                                                        ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[12]|dffs[0]                                                                                                                                                                                                        ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[11]|dffs[0]                                                                                                                                                                                                        ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[10]|dffs[0]                                                                                                                                                                                                        ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[9]|dffs[0]                                                                                                                                                                                                         ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[8]|dffs[0]                                                                                                                                                                                                         ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[7]|dffs[0]                                                                                                                                                                                                         ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[6]|dffs[0]                                                                                                                                                                                                         ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[5]|dffs[0]                                                                                                                                                                                                         ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[4]|dffs[0]                                                                                                                                                                                                         ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[3]|dffs[0]                                                                                                                                                                                                         ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[2]|dffs[0]                                                                                                                                                                                                         ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[1]|dffs[0]                                                                                                                                                                                                         ; 9       ;
; lpm_ff:A429_LOOP_SRC_ff[0]|dffs[0]                                                                                                                                                                                                         ; 9       ;
; arinc_429_tx:arinc_429_tx_inst_9|event_ctrl_data[21]~10                                                                                                                                                                                    ; 9       ;
; arinc_429_tx:arinc_429_tx_inst_8|event_ctrl_data[24]~10                                                                                                                                                                                    ; 9       ;
; arinc_429_tx:arinc_429_tx_inst_7|event_ctrl_data[23]~10                                                                                                                                                                                    ; 9       ;
; arinc_429_tx:arinc_429_tx_inst_6|event_ctrl_data[25]~10                                                                                                                                                                                    ; 9       ;
; arinc_429_tx:arinc_429_tx_inst_5|event_ctrl_data[25]~10                                                                                                                                                                                    ; 9       ;
; arinc_429_tx:arinc_429_tx_inst_4|event_ctrl_data[21]~10                                                                                                                                                                                    ; 9       ;
; arinc_429_tx:arinc_429_tx_inst_3|event_ctrl_data[25]~10                                                                                                                                                                                    ; 9       ;
; arinc_429_tx:arinc_429_tx_inst_2|event_ctrl_data[28]~10                                                                                                                                                                                    ; 9       ;
; arinc_429_tx:arinc_429_tx_inst_1|event_ctrl_data[28]~10                                                                                                                                                                                    ; 9       ;
; arinc_429_tx:arinc_429_tx_inst_0|event_ctrl_data[28]~10                                                                                                                                                                                    ; 9       ;
; arinc_708:arinc_708_inst_a|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|a_graycounter_va7:rdptr_g1p|counter3a6                                                                 ; 9       ;
; arinc_708:arinc_708_inst_a|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|a_graycounter_va7:rdptr_g1p|counter3a5                                                                 ; 9       ;
; arinc_708:arinc_708_inst_a|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|a_graycounter_va7:rdptr_g1p|counter3a4                                                                 ; 9       ;
; arinc_825:arinc_825_inst_b|spi_ctrl_trg                                                                                                                                                                                                    ; 9       ;
; arinc_825:arinc_825_inst_b|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|a_graycounter_va7:rdptr_g1p|counter3a6                                                                        ; 9       ;
; arinc_825:arinc_825_inst_b|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|a_graycounter_va7:rdptr_g1p|counter3a5                                                                        ; 9       ;
; arinc_825:arinc_825_inst_b|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|a_graycounter_va7:rdptr_g1p|counter3a4                                                                        ; 9       ;
; arinc_825:arinc_825_inst_a|spi_ctrl_trg                                                                                                                                                                                                    ; 9       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+
; Name                                                                                                                                                                           ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+
; arinc_429_rx:arinc_429_rx_inst_0|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram|ALTSYNCRAM                                   ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X65_Y48_N0                 ;
; arinc_429_rx:arinc_429_rx_inst_10|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram|ALTSYNCRAM                                  ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X65_Y55_N0                 ;
; arinc_429_rx:arinc_429_rx_inst_11|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram|ALTSYNCRAM                                  ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X65_Y57_N0                 ;
; arinc_429_rx:arinc_429_rx_inst_12|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram|ALTSYNCRAM                                  ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X65_Y54_N0                 ;
; arinc_429_rx:arinc_429_rx_inst_13|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram|ALTSYNCRAM                                  ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X52_Y58_N0                 ;
; arinc_429_rx:arinc_429_rx_inst_14|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram|ALTSYNCRAM                                  ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X65_Y60_N0                 ;
; arinc_429_rx:arinc_429_rx_inst_15|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram|ALTSYNCRAM                                  ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X52_Y60_N0                 ;
; arinc_429_rx:arinc_429_rx_inst_16|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram|ALTSYNCRAM                                  ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X36_Y53_N0                 ;
; arinc_429_rx:arinc_429_rx_inst_1|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram|ALTSYNCRAM                                   ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X81_Y47_N0                 ;
; arinc_429_rx:arinc_429_rx_inst_2|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram|ALTSYNCRAM                                   ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X81_Y43_N0                 ;
; arinc_429_rx:arinc_429_rx_inst_3|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram|ALTSYNCRAM                                   ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X81_Y49_N0                 ;
; arinc_429_rx:arinc_429_rx_inst_4|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram|ALTSYNCRAM                                   ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X52_Y50_N0                 ;
; arinc_429_rx:arinc_429_rx_inst_5|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram|ALTSYNCRAM                                   ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X52_Y47_N0                 ;
; arinc_429_rx:arinc_429_rx_inst_6|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram|ALTSYNCRAM                                   ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X65_Y46_N0                 ;
; arinc_429_rx:arinc_429_rx_inst_7|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram|ALTSYNCRAM                                   ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X65_Y51_N0                 ;
; arinc_429_rx:arinc_429_rx_inst_8|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram|ALTSYNCRAM                                   ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X52_Y55_N0                 ;
; arinc_429_rx:arinc_429_rx_inst_9|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram|ALTSYNCRAM                                   ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X52_Y56_N0                 ;
; arinc_429_tx:arinc_429_tx_inst_0|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ALTSYNCRAM                                   ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X52_Y39_N0                 ;
; arinc_429_tx:arinc_429_tx_inst_1|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ALTSYNCRAM                                   ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X52_Y41_N0                 ;
; arinc_429_tx:arinc_429_tx_inst_2|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ALTSYNCRAM                                   ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X65_Y41_N0                 ;
; arinc_429_tx:arinc_429_tx_inst_3|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ALTSYNCRAM                                   ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X65_Y49_N0                 ;
; arinc_429_tx:arinc_429_tx_inst_4|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ALTSYNCRAM                                   ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X52_Y44_N0                 ;
; arinc_429_tx:arinc_429_tx_inst_5|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ALTSYNCRAM                                   ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X52_Y45_N0                 ;
; arinc_429_tx:arinc_429_tx_inst_6|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ALTSYNCRAM                                   ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X65_Y44_N0                 ;
; arinc_429_tx:arinc_429_tx_inst_7|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ALTSYNCRAM                                   ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X52_Y49_N0                 ;
; arinc_429_tx:arinc_429_tx_inst_8|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ALTSYNCRAM                                   ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X36_Y52_N0                 ;
; arinc_429_tx:arinc_429_tx_inst_9|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ALTSYNCRAM                                   ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X52_Y52_N0                 ;
; arinc_708:arinc_708_inst_a|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|altsyncram_4c31:fifo_ram|ALTSYNCRAM        ; M9K  ; Simple Dual Port ; Dual Clocks ; 2048         ; 8            ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 2048                        ; 8                           ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X36_Y48_N0, M9K_X36_Y46_N0 ;
; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ALTSYNCRAM       ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 64           ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 256                         ; 64                          ; 2048                        ; 8                           ; 16384               ; 2    ; None ; M9K_X23_Y44_N0, M9K_X23_Y46_N0 ;
; arinc_708:arinc_708_inst_b|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|altsyncram_4c31:fifo_ram|ALTSYNCRAM        ; M9K  ; Simple Dual Port ; Dual Clocks ; 2048         ; 8            ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 2048                        ; 8                           ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X65_Y45_N0, M9K_X65_Y47_N0 ;
; arinc_708:arinc_708_inst_b|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ALTSYNCRAM       ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 64           ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 256                         ; 64                          ; 2048                        ; 8                           ; 16384               ; 2    ; None ; M9K_X65_Y36_N0, M9K_X65_Y37_N0 ;
; arinc_825:arinc_825_inst_a|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|altsyncram_4c31:fifo_ram|ALTSYNCRAM               ; M9K  ; Simple Dual Port ; Dual Clocks ; 2048         ; 8            ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 2048                        ; 8                           ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X36_Y51_N0, M9K_X36_Y50_N0 ;
; arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|altsyncram_8c31:fifo_ram|ALTSYNCRAM               ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 64           ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 256                         ; 64                          ; 2048                        ; 8                           ; 16384               ; 2    ; None ; M9K_X23_Y49_N0, M9K_X23_Y50_N0 ;
; arinc_825:arinc_825_inst_b|rd_fifo:rd_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_jrp1:auto_generated|altsyncram_4c31:fifo_ram|ALTSYNCRAM               ; M9K  ; Simple Dual Port ; Dual Clocks ; 2048         ; 8            ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 2048                        ; 8                           ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X36_Y49_N0, M9K_X36_Y47_N0 ;
; arinc_825:arinc_825_inst_b|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|altsyncram_8c31:fifo_ram|ALTSYNCRAM               ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 64           ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 256                         ; 64                          ; 2048                        ; 8                           ; 16384               ; 2    ; None ; M9K_X23_Y47_N0, M9K_X23_Y48_N0 ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_e671:auto_generated|a_dpfifo_e341:dpfifo|altsyncram_l2e1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 32           ; 64           ; 32           ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 2048  ; 32                          ; 64                          ; 32                          ; 64                          ; 2048                ; 2    ; None ; M9K_X52_Y46_N0, M9K_X23_Y34_N0 ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_th41:auto_generated|a_dpfifo_4o41:dpfifo|altsyncram_v8e1:FIFOram|ALTSYNCRAM           ; AUTO ; Simple Dual Port ; Dual Clocks ; 256          ; 103          ; 256          ; 103          ; yes                    ; no                      ; yes                    ; yes                     ; 26368 ; 256                         ; 67                          ; 256                         ; 67                          ; 17152               ; 2    ; None ; M9K_X23_Y33_N0, M9K_X23_Y36_N0 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------------+
; Interconnect Usage Summary                                   ;
+-----------------------------------+--------------------------+
; Interconnect Resource Type        ; Usage                    ;
+-----------------------------------+--------------------------+
; Block interconnects               ; 34,213 / 445,464 ( 8 % ) ;
; C16 interconnects                 ; 781 / 12,402 ( 6 % )     ;
; C4 interconnects                  ; 15,289 / 263,952 ( 6 % ) ;
; Direct links                      ; 6,717 / 445,464 ( 2 % )  ;
; GXB block output buffers          ; 101 / 3,600 ( 3 % )      ;
; Global clocks                     ; 5 / 30 ( 17 % )          ;
; Interquad Reference Clock Outputs ; 0 / 2 ( 0 % )            ;
; Interquad TXRX Clocks             ; 0 / 16 ( 0 % )           ;
; Interquad TXRX PCSRX outputs      ; 0 / 8 ( 0 % )            ;
; Interquad TXRX PCSTX outputs      ; 0 / 8 ( 0 % )            ;
; Local interconnects               ; 13,557 / 149,760 ( 9 % ) ;
; R24 interconnects                 ; 1,174 / 12,690 ( 9 % )   ;
; R4 interconnects                  ; 21,443 / 370,260 ( 6 % ) ;
+-----------------------------------+--------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 14.36) ; Number of LABs  (Total = 1656) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 22                             ;
; 2                                           ; 16                             ;
; 3                                           ; 7                              ;
; 4                                           ; 14                             ;
; 5                                           ; 28                             ;
; 6                                           ; 10                             ;
; 7                                           ; 12                             ;
; 8                                           ; 26                             ;
; 9                                           ; 22                             ;
; 10                                          ; 30                             ;
; 11                                          ; 47                             ;
; 12                                          ; 49                             ;
; 13                                          ; 47                             ;
; 14                                          ; 67                             ;
; 15                                          ; 133                            ;
; 16                                          ; 1126                           ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 2.66) ; Number of LABs  (Total = 1656) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 1461                           ;
; 1 Clock                            ; 1509                           ;
; 1 Clock enable                     ; 574                            ;
; 1 Sync. clear                      ; 482                            ;
; 1 Sync. load                       ; 100                            ;
; 2 Async. clears                    ; 18                             ;
; 2 Clock enables                    ; 261                            ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 23.87) ; Number of LABs  (Total = 1656) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 4                              ;
; 1                                            ; 10                             ;
; 2                                            ; 15                             ;
; 3                                            ; 6                              ;
; 4                                            ; 7                              ;
; 5                                            ; 18                             ;
; 6                                            ; 10                             ;
; 7                                            ; 11                             ;
; 8                                            ; 13                             ;
; 9                                            ; 10                             ;
; 10                                           ; 14                             ;
; 11                                           ; 10                             ;
; 12                                           ; 21                             ;
; 13                                           ; 12                             ;
; 14                                           ; 25                             ;
; 15                                           ; 26                             ;
; 16                                           ; 92                             ;
; 17                                           ; 30                             ;
; 18                                           ; 41                             ;
; 19                                           ; 44                             ;
; 20                                           ; 43                             ;
; 21                                           ; 62                             ;
; 22                                           ; 78                             ;
; 23                                           ; 69                             ;
; 24                                           ; 82                             ;
; 25                                           ; 71                             ;
; 26                                           ; 88                             ;
; 27                                           ; 76                             ;
; 28                                           ; 90                             ;
; 29                                           ; 71                             ;
; 30                                           ; 94                             ;
; 31                                           ; 94                             ;
; 32                                           ; 319                            ;
+----------------------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                           ;
+--------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 10.16) ; Number of LABs  (Total = 1656) ;
+--------------------------------------------------+--------------------------------+
; 0                                                ; 6                              ;
; 1                                                ; 80                             ;
; 2                                                ; 73                             ;
; 3                                                ; 92                             ;
; 4                                                ; 104                            ;
; 5                                                ; 90                             ;
; 6                                                ; 87                             ;
; 7                                                ; 79                             ;
; 8                                                ; 102                            ;
; 9                                                ; 103                            ;
; 10                                               ; 93                             ;
; 11                                               ; 103                            ;
; 12                                               ; 78                             ;
; 13                                               ; 78                             ;
; 14                                               ; 65                             ;
; 15                                               ; 69                             ;
; 16                                               ; 149                            ;
; 17                                               ; 29                             ;
; 18                                               ; 16                             ;
; 19                                               ; 19                             ;
; 20                                               ; 23                             ;
; 21                                               ; 20                             ;
; 22                                               ; 27                             ;
; 23                                               ; 27                             ;
; 24                                               ; 36                             ;
; 25                                               ; 7                              ;
; 26                                               ; 0                              ;
; 27                                               ; 0                              ;
; 28                                               ; 1                              ;
+--------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 19.62) ; Number of LABs  (Total = 1656) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 2                              ;
; 2                                            ; 5                              ;
; 3                                            ; 73                             ;
; 4                                            ; 24                             ;
; 5                                            ; 21                             ;
; 6                                            ; 27                             ;
; 7                                            ; 26                             ;
; 8                                            ; 44                             ;
; 9                                            ; 36                             ;
; 10                                           ; 36                             ;
; 11                                           ; 27                             ;
; 12                                           ; 42                             ;
; 13                                           ; 40                             ;
; 14                                           ; 44                             ;
; 15                                           ; 45                             ;
; 16                                           ; 73                             ;
; 17                                           ; 43                             ;
; 18                                           ; 69                             ;
; 19                                           ; 70                             ;
; 20                                           ; 60                             ;
; 21                                           ; 76                             ;
; 22                                           ; 84                             ;
; 23                                           ; 98                             ;
; 24                                           ; 93                             ;
; 25                                           ; 70                             ;
; 26                                           ; 67                             ;
; 27                                           ; 45                             ;
; 28                                           ; 48                             ;
; 29                                           ; 43                             ;
; 30                                           ; 53                             ;
; 31                                           ; 36                             ;
; 32                                           ; 42                             ;
; 33                                           ; 39                             ;
; 34                                           ; 54                             ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                      ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
; ----         ; ----      ; Disclaimer                        ; Transceiver block related rules are checked but not reported.                                        ; None     ; ----                                                                     ; Transceiver Block      ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------------+--------------+--------------+--------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004 ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 105          ; 0            ; 105          ; 108       ; 0            ; 108       ; 105          ; 0            ; 108       ; 108       ; 0            ; 4            ; 0            ; 0            ; 51           ; 0            ; 4            ; 51           ; 0            ; 0            ; 0            ; 4            ; 0            ; 0            ; 0            ; 0            ; 0            ; 108       ; 57           ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 3            ; 108          ; 3            ; 0         ; 108          ; 0         ; 3            ; 108          ; 0         ; 0         ; 108          ; 104          ; 108          ; 108          ; 57           ; 108          ; 104          ; 57           ; 108          ; 108          ; 108          ; 104          ; 108          ; 108          ; 108          ; 108          ; 108          ; 0         ; 51           ; 108          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; local_rstn_ext     ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; L0_led             ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; alive_led          ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; comp_led           ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; tx_out0            ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a429_tx_a[0]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a429_tx_a[1]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a429_tx_a[2]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a429_tx_a[3]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a429_tx_a[4]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a429_tx_a[5]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a429_tx_a[6]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a429_tx_a[7]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a429_tx_a[8]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a429_tx_a[9]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a429_tx_b[0]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a429_tx_b[1]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a429_tx_b[2]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a429_tx_b[3]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a429_tx_b[4]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a429_tx_b[5]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a429_tx_b[6]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a429_tx_b[7]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a429_tx_b[8]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a429_tx_b[9]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a825_SCK_A         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a825_SI_A          ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a825_nCS_A         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a825_TXEN_A        ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a825_MR_A          ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a825_SCK_B         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a825_SI_B          ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a825_nCS_B         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a825_TXEN_B        ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a825_MR_B          ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a708_TXA           ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a708_TXAn          ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a708_TXINHA        ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a708_RXENA         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a708_TXB           ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a708_TXBn          ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a708_TXINHB        ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a708_RXENB         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; MS_A0              ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; MS_A1              ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; MS_A2              ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; MS_EN_1            ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; MS_EN_2            ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; end_of_packet      ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a708_TXA_test      ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a708_TXAn_test     ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a708_RXA_test      ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a708_RXAn_test     ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a708_RXB           ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a708_RXBn          ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pcie_rstn          ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; refclk             ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; reconfig_clk       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rx_in0             ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; a825_INT_A         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a825_INT_B         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_b[14]      ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_a[14]      ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_b[15]      ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_a[15]      ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_b[16]      ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_a[16]      ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_b[0]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_a[0]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_b[1]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_a[1]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_b[2]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_a[2]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_b[3]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_a[3]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_b[4]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_a[4]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_b[5]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_a[5]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_b[6]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_a[6]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_b[7]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_a[7]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_b[8]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_a[8]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_b[9]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_a[9]       ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_b[11]      ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_a[11]      ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_b[10]      ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_a[10]      ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_b[12]      ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_a[12]      ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_b[13]      ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a429_rx_a[13]      ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a825_SO_A          ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a825_SO_B          ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a825_STAT_A        ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a825_STAT_B        ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a825_GP1_A         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a825_GP1_B         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a825_GP2_A         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a825_GP2_B         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a708_RXAn          ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a708_RXA           ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tx_out0(n)         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; refclk(n)          ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rx_in0(n)          ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
+--------------------+--------------+--------------+--------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; Unreserved                 ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                      ; Destination Clock(s)                                                                                                 ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+-------------------+
; pcie_wrapper_inc|pcie_core_component|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; pcie_wrapper_inc|pcie_core_component|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 88.381            ;
+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                            ; Destination Register                                                                                                                                                                         ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; pcie_wrapper:pcie_wrapper_inc|wren_0_reg                                                                                                                                   ; arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a6~porta_datain_reg0         ; 0.391             ;
; pcie_wrapper:pcie_wrapper_inc|wren_0_reg                                                                                                                                   ; arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a7~porta_datain_reg0         ; 0.391             ;
; pcie_wrapper:pcie_wrapper_inc|wren_0_reg                                                                                                                                   ; arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a1~porta_datain_reg0         ; 0.391             ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[1]                                                                                                                              ; arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a1~porta_datain_reg0         ; 0.391             ;
; arinc_825:arinc_825_inst_a|indata_changer:indata_changer_inst|actual_data_ff[14]                                                                                           ; arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a6~porta_datain_reg0         ; 0.391             ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[14]                                                                                                                             ; arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a6~porta_datain_reg0         ; 0.391             ;
; arinc_825:arinc_825_inst_a|indata_changer:indata_changer_inst|actual_data_ff[15]                                                                                           ; arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a7~porta_datain_reg0         ; 0.391             ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[15]                                                                                                                             ; arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a7~porta_datain_reg0         ; 0.391             ;
; arinc_825:arinc_825_inst_a|indata_changer:indata_changer_inst|actual_data_ff[1]                                                                                            ; arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a1~porta_datain_reg0         ; 0.391             ;
; pcie_wrapper:pcie_wrapper_inc|wren_1_reg                                                                                                                                   ; arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a6~porta_datain_reg0         ; 0.391             ;
; pcie_wrapper:pcie_wrapper_inc|wren_1_reg                                                                                                                                   ; arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a7~porta_datain_reg0         ; 0.391             ;
; pcie_wrapper:pcie_wrapper_inc|wren_1_reg                                                                                                                                   ; arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a1~porta_datain_reg0         ; 0.391             ;
; arinc_825:arinc_825_inst_a|indata_changer:indata_changer_inst|parity_trg                                                                                                   ; arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a6~porta_datain_reg0         ; 0.391             ;
; arinc_825:arinc_825_inst_a|indata_changer:indata_changer_inst|parity_trg                                                                                                   ; arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a7~porta_datain_reg0         ; 0.391             ;
; arinc_825:arinc_825_inst_a|indata_changer:indata_changer_inst|parity_trg                                                                                                   ; arinc_825:arinc_825_inst_a|wr_fifo:wr_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0kn1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a1~porta_datain_reg0         ; 0.391             ;
; arinc_429_tx:arinc_429_tx_inst_3|fifo_data[31]                                                                                                                             ; arinc_429_tx:arinc_429_tx_inst_3|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a31~porta_datain_reg0                            ; 0.361             ;
; arinc_429_tx:arinc_429_tx_inst_3|fifo_data[28]                                                                                                                             ; arinc_429_tx:arinc_429_tx_inst_3|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a28~porta_datain_reg0                            ; 0.361             ;
; arinc_429_tx:arinc_429_tx_inst_3|fifo_data[27]                                                                                                                             ; arinc_429_tx:arinc_429_tx_inst_3|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a27~porta_datain_reg0                            ; 0.361             ;
; arinc_429_tx:arinc_429_tx_inst_3|fifo_data[22]                                                                                                                             ; arinc_429_tx:arinc_429_tx_inst_3|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a22~porta_datain_reg0                            ; 0.361             ;
; arinc_429_tx:arinc_429_tx_inst_3|fifo_data[17]                                                                                                                             ; arinc_429_tx:arinc_429_tx_inst_3|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a17~porta_datain_reg0                            ; 0.361             ;
; arinc_429_tx:arinc_429_tx_inst_3|fifo_data[13]                                                                                                                             ; arinc_429_tx:arinc_429_tx_inst_3|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a13~porta_datain_reg0                            ; 0.361             ;
; arinc_429_tx:arinc_429_tx_inst_3|fifo_data[12]                                                                                                                             ; arinc_429_tx:arinc_429_tx_inst_3|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a12~porta_datain_reg0                            ; 0.361             ;
; arinc_429_tx:arinc_429_tx_inst_3|fifo_data[9]                                                                                                                              ; arinc_429_tx:arinc_429_tx_inst_3|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a9~porta_datain_reg0                             ; 0.361             ;
; arinc_429_tx:arinc_429_tx_inst_3|fifo_data[8]                                                                                                                              ; arinc_429_tx:arinc_429_tx_inst_3|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a8~porta_datain_reg0                             ; 0.361             ;
; arinc_429_tx:arinc_429_tx_inst_3|fifo_data[3]                                                                                                                              ; arinc_429_tx:arinc_429_tx_inst_3|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a3~porta_datain_reg0                             ; 0.361             ;
; arinc_429_tx:arinc_429_tx_inst_3|fifo_data[1]                                                                                                                              ; arinc_429_tx:arinc_429_tx_inst_3|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a1~porta_datain_reg0                             ; 0.361             ;
; arinc_429_tx:arinc_429_tx_inst_1|fifo_data[30]                                                                                                                             ; arinc_429_tx:arinc_429_tx_inst_1|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a30~porta_datain_reg0                            ; 0.358             ;
; arinc_429_tx:arinc_429_tx_inst_1|fifo_data[29]                                                                                                                             ; arinc_429_tx:arinc_429_tx_inst_1|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a29~porta_datain_reg0                            ; 0.358             ;
; arinc_429_tx:arinc_429_tx_inst_2|fifo_data[30]                                                                                                                             ; arinc_429_tx:arinc_429_tx_inst_2|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a30~porta_datain_reg0                            ; 0.358             ;
; arinc_429_tx:arinc_429_tx_inst_1|fifo_data[27]                                                                                                                             ; arinc_429_tx:arinc_429_tx_inst_1|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a27~porta_datain_reg0                            ; 0.358             ;
; arinc_429_tx:arinc_429_tx_inst_2|fifo_data[28]                                                                                                                             ; arinc_429_tx:arinc_429_tx_inst_2|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a28~porta_datain_reg0                            ; 0.358             ;
; arinc_429_tx:arinc_429_tx_inst_2|fifo_data[27]                                                                                                                             ; arinc_429_tx:arinc_429_tx_inst_2|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a27~porta_datain_reg0                            ; 0.358             ;
; arinc_429_tx:arinc_429_tx_inst_2|fifo_data[26]                                                                                                                             ; arinc_429_tx:arinc_429_tx_inst_2|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a26~porta_datain_reg0                            ; 0.358             ;
; arinc_429_tx:arinc_429_tx_inst_1|fifo_data[24]                                                                                                                             ; arinc_429_tx:arinc_429_tx_inst_1|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a24~porta_datain_reg0                            ; 0.358             ;
; arinc_429_tx:arinc_429_tx_inst_2|fifo_data[21]                                                                                                                             ; arinc_429_tx:arinc_429_tx_inst_2|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a21~porta_datain_reg0                            ; 0.358             ;
; arinc_429_tx:arinc_429_tx_inst_1|fifo_data[19]                                                                                                                             ; arinc_429_tx:arinc_429_tx_inst_1|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a19~porta_datain_reg0                            ; 0.358             ;
; arinc_429_tx:arinc_429_tx_inst_2|fifo_data[20]                                                                                                                             ; arinc_429_tx:arinc_429_tx_inst_2|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a20~porta_datain_reg0                            ; 0.358             ;
; arinc_429_tx:arinc_429_tx_inst_1|fifo_data[15]                                                                                                                             ; arinc_429_tx:arinc_429_tx_inst_1|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a15~porta_datain_reg0                            ; 0.358             ;
; arinc_429_tx:arinc_429_tx_inst_1|fifo_data[14]                                                                                                                             ; arinc_429_tx:arinc_429_tx_inst_1|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a14~porta_datain_reg0                            ; 0.358             ;
; arinc_429_tx:arinc_429_tx_inst_1|fifo_data[13]                                                                                                                             ; arinc_429_tx:arinc_429_tx_inst_1|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a13~porta_datain_reg0                            ; 0.358             ;
; arinc_429_tx:arinc_429_tx_inst_2|fifo_data[13]                                                                                                                             ; arinc_429_tx:arinc_429_tx_inst_2|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a13~porta_datain_reg0                            ; 0.358             ;
; arinc_429_tx:arinc_429_tx_inst_2|fifo_data[12]                                                                                                                             ; arinc_429_tx:arinc_429_tx_inst_2|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a12~porta_datain_reg0                            ; 0.358             ;
; arinc_429_tx:arinc_429_tx_inst_1|fifo_data[10]                                                                                                                             ; arinc_429_tx:arinc_429_tx_inst_1|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a10~porta_datain_reg0                            ; 0.358             ;
; arinc_429_tx:arinc_429_tx_inst_2|fifo_data[10]                                                                                                                             ; arinc_429_tx:arinc_429_tx_inst_2|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a10~porta_datain_reg0                            ; 0.358             ;
; arinc_429_tx:arinc_429_tx_inst_2|fifo_data[6]                                                                                                                              ; arinc_429_tx:arinc_429_tx_inst_2|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a6~porta_datain_reg0                             ; 0.358             ;
; arinc_429_tx:arinc_429_tx_inst_1|fifo_data[3]                                                                                                                              ; arinc_429_tx:arinc_429_tx_inst_1|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a3~porta_datain_reg0                             ; 0.358             ;
; arinc_429_tx:arinc_429_tx_inst_1|fifo_data[2]                                                                                                                              ; arinc_429_tx:arinc_429_tx_inst_1|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a2~porta_datain_reg0                             ; 0.358             ;
; arinc_429_tx:arinc_429_tx_inst_1|fifo_data[1]                                                                                                                              ; arinc_429_tx:arinc_429_tx_inst_1|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a1~porta_datain_reg0                             ; 0.358             ;
; arinc_429_tx:arinc_429_tx_inst_2|fifo_data[2]                                                                                                                              ; arinc_429_tx:arinc_429_tx_inst_2|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a2~porta_datain_reg0                             ; 0.358             ;
; arinc_429_tx:arinc_429_tx_inst_2|fifo_data[1]                                                                                                                              ; arinc_429_tx:arinc_429_tx_inst_2|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a1~porta_datain_reg0                             ; 0.358             ;
; pcie_wrapper:pcie_wrapper_inc|req_addr_reg[19]                                                                                                                             ; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_th41:auto_generated|a_dpfifo_4o41:dpfifo|altsyncram_v8e1:FIFOram|ram_block1a58~porta_datain_reg0    ; 0.358             ;
; pcie_wrapper:pcie_wrapper_inc|req_addr_reg[20]                                                                                                                             ; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_th41:auto_generated|a_dpfifo_4o41:dpfifo|altsyncram_v8e1:FIFOram|ram_block1a59~porta_datain_reg0    ; 0.358             ;
; pcie_wrapper:pcie_wrapper_inc|req_addr_reg[21]                                                                                                                             ; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_th41:auto_generated|a_dpfifo_4o41:dpfifo|altsyncram_v8e1:FIFOram|ram_block1a60~porta_datain_reg0    ; 0.358             ;
; pcie_wrapper:pcie_wrapper_inc|req_addr_reg[24]                                                                                                                             ; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_th41:auto_generated|a_dpfifo_4o41:dpfifo|altsyncram_v8e1:FIFOram|ram_block1a63~porta_datain_reg0    ; 0.358             ;
; pcie_wrapper:pcie_wrapper_inc|req_addr_reg[25]                                                                                                                             ; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_th41:auto_generated|a_dpfifo_4o41:dpfifo|altsyncram_v8e1:FIFOram|ram_block1a64~porta_datain_reg0    ; 0.358             ;
; pcie_wrapper:pcie_wrapper_inc|req_addr_reg[27]                                                                                                                             ; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_th41:auto_generated|a_dpfifo_4o41:dpfifo|altsyncram_v8e1:FIFOram|ram_block1a66~porta_datain_reg0    ; 0.358             ;
; arinc_708:arinc_708_inst_a|fifo_data[13]                                                                                                                                   ; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a5~porta_datain_reg0 ; 0.341             ;
; arinc_708:arinc_708_inst_a|fifo_data[14]                                                                                                                                   ; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a6~porta_datain_reg0 ; 0.341             ;
; arinc_708:arinc_708_inst_a|fifo_data[22]                                                                                                                                   ; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a6~porta_datain_reg0 ; 0.341             ;
; arinc_708:arinc_708_inst_a|fifo_data[30]                                                                                                                                   ; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a6~porta_datain_reg0 ; 0.341             ;
; arinc_708:arinc_708_inst_a|fifo_data[7]                                                                                                                                    ; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a7~porta_datain_reg0 ; 0.341             ;
; arinc_708:arinc_708_inst_a|fifo_data[31]                                                                                                                                   ; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a7~porta_datain_reg0 ; 0.341             ;
; arinc_708:arinc_708_inst_a|fifo_data[0]                                                                                                                                    ; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a0~porta_datain_reg0 ; 0.338             ;
; arinc_708:arinc_708_inst_a|fifo_data[8]                                                                                                                                    ; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a0~porta_datain_reg0 ; 0.338             ;
; arinc_708:arinc_708_inst_a|fifo_data[16]                                                                                                                                   ; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a0~porta_datain_reg0 ; 0.338             ;
; arinc_708:arinc_708_inst_a|fifo_data[24]                                                                                                                                   ; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a0~porta_datain_reg0 ; 0.338             ;
; arinc_708:arinc_708_inst_a|fifo_data[1]                                                                                                                                    ; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a1~porta_datain_reg0 ; 0.338             ;
; arinc_708:arinc_708_inst_a|fifo_data[9]                                                                                                                                    ; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a1~porta_datain_reg0 ; 0.338             ;
; arinc_708:arinc_708_inst_a|fifo_data[17]                                                                                                                                   ; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a1~porta_datain_reg0 ; 0.338             ;
; arinc_708:arinc_708_inst_a|fifo_data[25]                                                                                                                                   ; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a1~porta_datain_reg0 ; 0.338             ;
; arinc_708:arinc_708_inst_a|fifo_data[2]                                                                                                                                    ; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a2~porta_datain_reg0 ; 0.338             ;
; arinc_708:arinc_708_inst_a|fifo_data[10]                                                                                                                                   ; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a2~porta_datain_reg0 ; 0.338             ;
; arinc_708:arinc_708_inst_a|fifo_data[18]                                                                                                                                   ; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a2~porta_datain_reg0 ; 0.338             ;
; arinc_708:arinc_708_inst_a|fifo_data[3]                                                                                                                                    ; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a3~porta_datain_reg0 ; 0.338             ;
; arinc_708:arinc_708_inst_a|fifo_data[11]                                                                                                                                   ; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a3~porta_datain_reg0 ; 0.338             ;
; arinc_708:arinc_708_inst_a|rx_wx_fifo_data_reg[7]                                                                                                                          ; arinc_708:arinc_708_inst_a|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tmn1:auto_generated|altsyncram_4c31:fifo_ram|ram_block9a7~porta_datain_reg0  ; 0.336             ;
; arinc_429_rx:arinc_429_rx_inst_5|in_data_shift[23]                                                                                                                         ; arinc_429_rx:arinc_429_rx_inst_5|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a24~porta_datain_reg0                            ; 0.326             ;
; arinc_429_rx:arinc_429_rx_inst_5|in_data_shift[4]                                                                                                                          ; arinc_429_rx:arinc_429_rx_inst_5|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a5~porta_datain_reg0                             ; 0.326             ;
; arinc_429_rx:arinc_429_rx_inst_5|in_data_shift[24]                                                                                                                         ; arinc_429_rx:arinc_429_rx_inst_5|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a25~porta_datain_reg0                            ; 0.326             ;
; arinc_429_rx:arinc_429_rx_inst_5|in_data_shift[5]                                                                                                                          ; arinc_429_rx:arinc_429_rx_inst_5|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a6~porta_datain_reg0                             ; 0.326             ;
; arinc_429_rx:arinc_429_rx_inst_5|in_data_shift[25]                                                                                                                         ; arinc_429_rx:arinc_429_rx_inst_5|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a26~porta_datain_reg0                            ; 0.326             ;
; arinc_429_rx:arinc_429_rx_inst_5|in_data_shift[30]                                                                                                                         ; arinc_429_rx:arinc_429_rx_inst_5|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a31~porta_datain_reg0                            ; 0.326             ;
; arinc_429_rx:arinc_429_rx_inst_5|in_data_shift[26]                                                                                                                         ; arinc_429_rx:arinc_429_rx_inst_5|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a27~porta_datain_reg0                            ; 0.326             ;
; arinc_429_rx:arinc_429_rx_inst_5|in_data_shift[0]                                                                                                                          ; arinc_429_rx:arinc_429_rx_inst_5|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a1~porta_datain_reg0                             ; 0.326             ;
; arinc_429_rx:arinc_429_rx_inst_5|in_data_shift[7]                                                                                                                          ; arinc_429_rx:arinc_429_rx_inst_5|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a8~porta_datain_reg0                             ; 0.326             ;
; arinc_429_rx:arinc_429_rx_inst_5|in_data_shift[1]                                                                                                                          ; arinc_429_rx:arinc_429_rx_inst_5|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a2~porta_datain_reg0                             ; 0.326             ;
; arinc_429_rx:arinc_429_rx_inst_5|in_data_shift[6]                                                                                                                          ; arinc_429_rx:arinc_429_rx_inst_5|scfifo:ARINC_429_rd_fifo|scfifo_l481:auto_generated|a_dpfifo_8s71:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a7~porta_datain_reg0                             ; 0.326             ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|busy ; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|busy_altgxb_reconfig_r[0]                                                                            ; 0.326             ;
; arinc_429_tx:arinc_429_tx_inst_8|fifo_data[31]                                                                                                                             ; arinc_429_tx:arinc_429_tx_inst_8|scfifo:ARINC_429_wr_fifo|scfifo_4n81:auto_generated|a_dpfifo_ne81:dpfifo|altsyncram_u1g1:FIFOram|ram_block1a31~porta_datain_reg0                            ; 0.280             ;
; arinc_708:arinc_708_inst_a|fifo_data[36]                                                                                                                                   ; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a4~porta_datain_reg0 ; 0.280             ;
; arinc_708:arinc_708_inst_a|fifo_data[44]                                                                                                                                   ; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a4~porta_datain_reg0 ; 0.280             ;
; arinc_708:arinc_708_inst_a|fifo_data[52]                                                                                                                                   ; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a4~porta_datain_reg0 ; 0.280             ;
; arinc_708:arinc_708_inst_a|fifo_data[45]                                                                                                                                   ; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a5~porta_datain_reg0 ; 0.280             ;
; arinc_708:arinc_708_inst_a|fifo_data[53]                                                                                                                                   ; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a5~porta_datain_reg0 ; 0.280             ;
; arinc_708:arinc_708_inst_a|fifo_data[38]                                                                                                                                   ; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a6~porta_datain_reg0 ; 0.280             ;
; arinc_708:arinc_708_inst_a|fifo_data[46]                                                                                                                                   ; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a6~porta_datain_reg0 ; 0.280             ;
; arinc_708:arinc_708_inst_a|fifo_data[54]                                                                                                                                   ; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a6~porta_datain_reg0 ; 0.280             ;
; arinc_708:arinc_708_inst_a|fifo_data[47]                                                                                                                                   ; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a7~porta_datain_reg0 ; 0.280             ;
; arinc_708:arinc_708_inst_a|fifo_data[55]                                                                                                                                   ; arinc_708:arinc_708_inst_a|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a7~porta_datain_reg0 ; 0.280             ;
; arinc_708:arinc_708_inst_b|fifo_data[0]                                                                                                                                    ; arinc_708:arinc_708_inst_b|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lqk1:auto_generated|altsyncram_8c31:fifo_ram|ram_block9a0~porta_datain_reg0 ; 0.280             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Tue May 20 16:35:39 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off pcie_top -c pcie_top
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP4CGX150CF23I7 for design "pcie_top"
Info: Low junction temperature is -40 degrees C
Info: High junction temperature is 100 degrees C
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP4CGX75CF23C7 is compatible
    Info: Device EP4CGX75CF23I7 is compatible
    Info: Device EP4CGX50CF23C7 is compatible
    Info: Device EP4CGX50CF23I7 is compatible
    Info: Device EP4CGX30CF23C7 is compatible
    Info: Device EP4CGX30CF23I7 is compatible
    Info: Device EP4CGX150CF23C7 is compatible
    Info: Device EP4CGX110CF23C7 is compatible
    Info: Device EP4CGX110CF23I7 is compatible
Info: Fitter converted 4 user pins into dedicated programming pins
    Info: Pin ~ALTERA_DATA0~ is reserved at location K4
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info: Pin ~ALTERA_NCSO~ is reserved at location J4
    Info: Pin ~ALTERA_DCLK~ is reserved at location D3
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 3 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning: Pin "tx_out0" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "tx_out0(n)"
    Warning: Pin "refclk" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "refclk(n)"
    Warning: Pin "rx_in0" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "rx_in0(n)"
Critical Warning: No exact pin location assignment(s) for 3 pins of 105 total pins
    Info: Pin local_rstn_ext not assigned to an exact location on the device
    Info: Pin alive_led not assigned to an exact location on the device
    Info: Pin comp_led not assigned to an exact location on the device
Info: Input frequency of fixedclk for the GXB Central Control Unit "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0" must be 125.0 MHz
Info: Clock input frequency of GXB Calibration block atom "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cal_blk0" must be in the frequency range of 10.0 MHz to 125.0 MHz
Info: Input frequency of dpclk for the GXB Central Control Unit "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0" must be in the frequency range of 37.5 MHz to 50.0 MHz
Info: GXB Quad Optimizer operation is complete
Info: Current transceiver placement
    Info: QUAD_SIDE_LEFT
        Info: PCIEHIP_X0_Y16_N5            pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip
        Info: CALIBRATIONBLOCK_X0_Y1_N5    pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cal_blk0
        Info: PLL_1                        
        Info: PLL_5                        pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|altpll:pll0|altpll_nn81:auto_generated|pll1
        Info: PLL_6                        
        Info: Atoms placed to IOBANK_QL0
            Info: CMU_X0_Y28_N6                pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0
            Info: Regular Channel 0
                Info: PIN_Y2                       rx_in0
                Info: PIN_Y2                       rx_in0~input
                Info: RXPMA_X0_Y16_N6              pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pma0
                Info: RXPCS_X0_Y16_N8              pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0
                Info: TXPCS_X0_Y16_N9              pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0
                Info: TXPMA_X0_Y16_N7              pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0
                Info: PIN_V2                       tx_out0
                Info: PIN_V2                       tx_out0~output
            Info: Regular Channel 1
                Info: PIN_T2                       
                Info: PIN_T2                       
                Info: RXPMA_X0_Y22_N6              
                Info: RXPCS_X0_Y22_N8              
                Info: TXPCS_X0_Y22_N9              
                Info: TXPMA_X0_Y22_N7              
                Info: PIN_P2                       
                Info: PIN_P2                       
Info: Input frequency of fixedclk for the GXB Central Control Unit "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0" must be 125.0 MHz
Info: Clock input frequency of GXB Calibration block atom "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cal_blk0" must be in the frequency range of 10.0 MHz to 125.0 MHz
Info: Input frequency of dpclk for the GXB Central Control Unit "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0" must be in the frequency range of 37.5 MHz to 50.0 MHz
Info: Implemented PLL "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|altpll:pll0|altpll_nn81:auto_generated|pll1" as MPLL PLL type
    Info: Implementing clock multiplication of 25, clock division of 2, and phase shift of 0 degrees (0 ps) for pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|altpll:pll0|altpll_nn81:auto_generated|clk[0] port
    Info: Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|altpll:pll0|altpll_nn81:auto_generated|clk[1] port
    Info: Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|altpll:pll0|altpll_nn81:auto_generated|clk[2] port
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Evaluating HDL-embedded SDC commands
    Info: Entity dcfifo_0kn1
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_hd9:dffpipe13|dffe14a* 
    Info: Entity dcfifo_jrp1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_pe9:dffpipe12|dffe13a* 
    Info: Entity dcfifo_lqk1
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_id9:dffpipe3|dffe4a* 
    Info: Entity dcfifo_tmn1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_ue9:dffpipe3|dffe4a* 
Info: Reading SDC File: 'PCIE_CORE/pcie_core.sdc'
Warning: Ignored filter at pcie_core.sdc(5): *hssi_pcie_hip|testin[*] could not be matched with a pin
Warning: Ignored set_false_path at pcie_core.sdc(5): Argument <to> is an empty collection
    Info: set_false_path -to [get_pins -hierarchical {*hssi_pcie_hip|testin[*]} ]
Warning: Ignored filter at pcie_core.sdc(7): *|pcie_core:*map|altpcie_rs_serdes:rs_serdes|busy_altgxb_reconfig_r[0] could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning: Ignored set_false_path at pcie_core.sdc(7): Argument <to> is not an object ID
    Info: set_false_path -to {*|pcie_core:*map|altpcie_rs_serdes:rs_serdes|busy_altgxb_reconfig_r[0]}
Warning: Ignored filter at pcie_core.sdc(27): *|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_wr could not be matched with a keeper
Warning: Ignored set_multicycle_path at pcie_core.sdc(27): Argument <from> is an empty collection
    Info: set_multicycle_path -start -setup -from [get_keepers {*|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_wr}] $tl_cfg_ctl_wr_setup
Warning: Ignored filter at pcie_core.sdc(31): *|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_wr could not be matched with a keeper
Warning: Ignored set_multicycle_path at pcie_core.sdc(31): Argument <from> is an empty collection
    Info: set_multicycle_path -start -setup -from [get_keepers {*|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_wr}] $tl_cfg_sts_wr_setup
Warning: Ignored filter at pcie_core.sdc(32): *|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[*] could not be matched with a keeper
Warning: Ignored set_multicycle_path at pcie_core.sdc(32): Argument <from> is an empty collection
    Info: set_multicycle_path -end -setup -from [get_keepers {*|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[*]}] [expr $tl_cfg_sts_wr_setup + 2]
Warning: Ignored set_multicycle_path at pcie_core.sdc(33): Argument <from> is an empty collection
    Info: set_multicycle_path -end -hold -from [get_keepers {*|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[*]}] 3
Info: Reading SDC File: 'pcie_top.sdc'
Info: Deriving PLL Clocks
    Info: create_generated_clock -source {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 25 -duty_cycle 50.00 -name {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|icdrclk} {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|icdrclk}
    Info: create_generated_clock -source {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 25 -duty_cycle 50.00 -name {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[0]} {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[0]}
    Info: create_generated_clock -source {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 5 -duty_cycle 50.00 -name {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[1]} {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[1]}
    Info: create_generated_clock -source {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 5 -duty_cycle 20.00 -name {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[2]} {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[2]}
    Info: create_generated_clock -source {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[1]} -duty_cycle 50.00 -name {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout} {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout}
    Info: create_generated_clock -source {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout} -divide_by 2 -duty_cycle 50.00 -name {pcie_wrapper_inc|pcie_core_component|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout} {pcie_wrapper_inc|pcie_core_component|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}
    Info: create_generated_clock -source {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|localrefclk} -duty_cycle 50.00 -name {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout} {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}
    Info: create_generated_clock -source {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|icdrclk} -divide_by 5 -duty_cycle 50.00 -name {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pma0|clockout} {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pma0|clockout}
    Info: set_min_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLEQUADRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLEQUADRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLEQUADRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLEQUADRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD }] 0.000
    Info: set_max_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE }] 20.000
    Info: set_min_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE }] 0.000
    Info: set_max_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXDIGITALRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXDIGITALRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLETXDIGITALRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLETXDIGITALRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD }] 20.000
Info: Clock uncertainty calculation is delayed until the next update_timing_netlist call
Info: The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info: From: pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0|dpclk  to: pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN
    Info: Cell: pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1  from: inclk[0]  to: fref
    Info: From: pcie_wrapper_inc|pcie_core_component|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0  to: pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[12]
    Info: From: pcie_wrapper_inc|pcie_core_component|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pldclk  to: pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip~OBSERVABLE_PLD_CLK
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {reconfig_clk}] -rise_to [get_clocks {pcie_wrapper_inc|pcie_core_component|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {reconfig_clk}] -fall_to [get_clocks {pcie_wrapper_inc|pcie_core_component|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {reconfig_clk}] -rise_to [get_clocks {pcie_wrapper_inc|pcie_core_component|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {reconfig_clk}] -fall_to [get_clocks {pcie_wrapper_inc|pcie_core_component|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {reconfig_clk}] -rise_to [get_clocks {pcie_wrapper_inc|pcie_core_component|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {reconfig_clk}] -fall_to [get_clocks {pcie_wrapper_inc|pcie_core_component|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {reconfig_clk}] -rise_to [get_clocks {pcie_wrapper_inc|pcie_core_component|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {reconfig_clk}] -fall_to [get_clocks {pcie_wrapper_inc|pcie_core_component|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.030
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 10 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:    0.800 pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[0]
    Info:    4.000 pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[1]
    Info:    4.000 pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[2]
    Info:    0.800 pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|icdrclk
    Info:    4.000 pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pma0|clockout
    Info:    4.000 pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout
    Info:    4.000 pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout
    Info:    8.000 pcie_wrapper_inc|pcie_core_component|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout
    Info:   20.000 reconfig_clk
    Info:   10.000       refclk
Info: Automatically promoted node pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|core_clk_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node reconfig_clk~input (placed in PIN L21 (CLKIO7, DIFFCLK_3p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|wire_cent_unit0_fixedclk[0]
Info: Automatically promoted node nReset 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node arinc_825:arinc_825_inst_a|comb~2
        Info: Destination node arinc_825:arinc_825_inst_b|comb~0
        Info: Destination node arinc_708:arinc_708_inst_a|comb~0
        Info: Destination node arinc_708:arinc_708_inst_b|comb~0
        Info: Destination node arinc_708:arinc_708_inst_a|comb~1
        Info: Destination node arinc_708:arinc_708_inst_b|comb~1
        Info: Destination node arinc_825:arinc_825_inst_a|comb~5
        Info: Destination node arinc_825:arinc_825_inst_b|comb~2
Info: Automatically promoted node pcie_wrapper:pcie_wrapper_inc|app_rstn 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node pcie_wrapper:pcie_wrapper_inc|npor_pll 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 3 (unused VREF, 3.3V VCCIO, 1 input, 2 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number QL1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info: I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 2 total pin(s) used --  42 pins available
        Info: I/O bank number 3B does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info: I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  0 pins available
        Info: I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 2 total pin(s) used --  41 pins available
        Info: I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 20 total pin(s) used --  21 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 30 total pin(s) used --  13 pins available
        Info: I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 22 total pin(s) used --  22 pins available
        Info: I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info: I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 23 total pin(s) used --  21 pins available
        Info: I/O bank number 8B does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info: I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
Info: Input frequency of fixedclk for the GXB Central Control Unit "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0" must be 125.0 MHz
Info: Clock input frequency of GXB Calibration block atom "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cal_blk0" must be in the frequency range of 10.0 MHz to 125.0 MHz
Info: Input frequency of dpclk for the GXB Central Control Unit "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0" must be in the frequency range of 37.5 MHz to 50.0 MHz
Info: Fitter preparation operations ending: elapsed time is 00:00:36
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:23
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:02:22
Info: Fitter routing operations beginning
Info: Router is attempting to preserve 0.07 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Info: Router estimated average interconnect usage is 5% of the available device resources
    Info: Router estimated peak interconnect usage is 45% of the available device resources in the region that extends from location X47_Y46 to location X58_Y56
Info: Fitter routing operations ending: elapsed time is 00:03:16
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: 51 pins must meet Altera requirements for 3.3, 3.0, and 2.5-V interfaces. Refer to the device Application Note 447 (Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems).
    Info: Pin local_rstn_ext uses I/O standard 3.3-V LVTTL at L22
    Info: Pin a708_RXB uses I/O standard 3.3-V LVTTL at C2
    Info: Pin a708_RXBn uses I/O standard 3.3-V LVTTL at C1
    Info: Pin pcie_rstn uses I/O standard 3.3-V LVTTL at AA16
    Info: Pin reconfig_clk uses I/O standard 3.3-V LVTTL at L21
    Info: Pin a825_INT_A uses I/O standard 3.3-V LVTTL at F6
    Info: Pin a825_INT_B uses I/O standard 3.3-V LVTTL at C10
    Info: Pin a429_rx_b[14] uses I/O standard 3.3-V LVTTL at F22
    Info: Pin a429_rx_a[14] uses I/O standard 3.3-V LVTTL at G22
    Info: Pin a429_rx_b[15] uses I/O standard 3.3-V LVTTL at W21
    Info: Pin a429_rx_a[15] uses I/O standard 3.3-V LVTTL at W20
    Info: Pin a429_rx_b[16] uses I/O standard 3.3-V LVTTL at G21
    Info: Pin a429_rx_a[16] uses I/O standard 3.3-V LVTTL at G20
    Info: Pin a429_rx_b[0] uses I/O standard 3.3-V LVTTL at A22
    Info: Pin a429_rx_a[0] uses I/O standard 3.3-V LVTTL at A21
    Info: Pin a429_rx_b[1] uses I/O standard 3.3-V LVTTL at T20
    Info: Pin a429_rx_a[1] uses I/O standard 3.3-V LVTTL at R19
    Info: Pin a429_rx_b[2] uses I/O standard 3.3-V LVTTL at M19
    Info: Pin a429_rx_a[2] uses I/O standard 3.3-V LVTTL at M18
    Info: Pin a429_rx_b[3] uses I/O standard 3.3-V LVTTL at H22
    Info: Pin a429_rx_a[3] uses I/O standard 3.3-V LVTTL at J21
    Info: Pin a429_rx_b[4] uses I/O standard 3.3-V LVTTL at P22
    Info: Pin a429_rx_a[4] uses I/O standard 3.3-V LVTTL at R22
    Info: Pin a429_rx_b[5] uses I/O standard 3.3-V LVTTL at L20
    Info: Pin a429_rx_a[5] uses I/O standard 3.3-V LVTTL at L19
    Info: Pin a429_rx_b[6] uses I/O standard 3.3-V LVTTL at V21
    Info: Pin a429_rx_a[6] uses I/O standard 3.3-V LVTTL at V20
    Info: Pin a429_rx_b[7] uses I/O standard 3.3-V LVTTL at W22
    Info: Pin a429_rx_a[7] uses I/O standard 3.3-V LVTTL at Y22
    Info: Pin a429_rx_b[8] uses I/O standard 3.3-V LVTTL at U22
    Info: Pin a429_rx_a[8] uses I/O standard 3.3-V LVTTL at V22
    Info: Pin a429_rx_b[9] uses I/O standard 3.3-V LVTTL at U20
    Info: Pin a429_rx_a[9] uses I/O standard 3.3-V LVTTL at T19
    Info: Pin a429_rx_b[11] uses I/O standard 3.3-V LVTTL at J22
    Info: Pin a429_rx_a[11] uses I/O standard 3.3-V LVTTL at K22
    Info: Pin a429_rx_b[10] uses I/O standard 3.3-V LVTTL at T22
    Info: Pin a429_rx_a[10] uses I/O standard 3.3-V LVTTL at T21
    Info: Pin a429_rx_b[12] uses I/O standard 3.3-V LVTTL at N22
    Info: Pin a429_rx_a[12] uses I/O standard 3.3-V LVTTL at N21
    Info: Pin a429_rx_b[13] uses I/O standard 3.3-V LVTTL at J20
    Info: Pin a429_rx_a[13] uses I/O standard 3.3-V LVTTL at J19
    Info: Pin a825_SO_A uses I/O standard 3.3-V LVTTL at E8
    Info: Pin a825_SO_B uses I/O standard 3.3-V LVTTL at A11
    Info: Pin a825_STAT_A uses I/O standard 3.3-V LVTTL at D9
    Info: Pin a825_STAT_B uses I/O standard 3.3-V LVTTL at B12
    Info: Pin a825_GP1_A uses I/O standard 3.3-V LVTTL at G8
    Info: Pin a825_GP1_B uses I/O standard 3.3-V LVTTL at C13
    Info: Pin a825_GP2_A uses I/O standard 3.3-V LVTTL at G6
    Info: Pin a825_GP2_B uses I/O standard 3.3-V LVTTL at B13
    Info: Pin a708_RXAn uses I/O standard 3.3-V LVTTL at A4
    Info: Pin a708_RXA uses I/O standard 3.3-V LVTTL at A5
Info: Generated suppressed messages file D:/_WORK_/SKIT/REPOS/mavim3_fpga/OUTPUT/pcie_top.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 19 warnings
    Info: Peak virtual memory: 841 megabytes
    Info: Processing ended: Tue May 20 16:42:38 2014
    Info: Elapsed time: 00:06:59
    Info: Total CPU time (on all processors): 00:08:43


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/_WORK_/SKIT/REPOS/mavim3_fpga/OUTPUT/pcie_top.fit.smsg.


