Classic Timing Analyzer report for exp_bus
Thu Oct 21 21:45:42 2021
Quartus II Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tsu
  8. tco
  9. tpd
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                          ;
+------------------------------+-------+---------------+----------------------------------+---------+-------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From    ; To    ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+---------+-------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 14.405 ns                        ; sw_bus  ; r2[3] ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 10.948 ns                        ; r1[3]   ; l[3]  ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 18.604 ns                        ; sw_bus  ; l[3]  ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -5.345 ns                        ; lddr[1] ; r1[7] ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 142.29 MHz ( period = 7.028 ns ) ; r2[5]   ; r3[5] ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;         ;       ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+---------+-------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C5T144C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                 ;
+-------+------------------------------------------------+-------+-------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From  ; To    ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+-------+-------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 142.29 MHz ( period = 7.028 ns )               ; r2[5] ; r3[5] ; clk        ; clk      ; None                        ; None                      ; 6.767 ns                ;
; N/A   ; 144.11 MHz ( period = 6.939 ns )               ; r1[5] ; r3[5] ; clk        ; clk      ; None                        ; None                      ; 6.678 ns                ;
; N/A   ; 148.17 MHz ( period = 6.749 ns )               ; r1[3] ; r2[3] ; clk        ; clk      ; None                        ; None                      ; 6.482 ns                ;
; N/A   ; 150.85 MHz ( period = 6.629 ns )               ; r3[3] ; r2[3] ; clk        ; clk      ; None                        ; None                      ; 6.362 ns                ;
; N/A   ; 154.42 MHz ( period = 6.476 ns )               ; r3[1] ; r2[1] ; clk        ; clk      ; None                        ; None                      ; 6.209 ns                ;
; N/A   ; 155.23 MHz ( period = 6.442 ns )               ; r1[1] ; r2[1] ; clk        ; clk      ; None                        ; None                      ; 6.175 ns                ;
; N/A   ; 157.51 MHz ( period = 6.349 ns )               ; r1[3] ; r3[3] ; clk        ; clk      ; None                        ; None                      ; 6.085 ns                ;
; N/A   ; 157.51 MHz ( period = 6.349 ns )               ; r1[3] ; r1[3] ; clk        ; clk      ; None                        ; None                      ; 6.085 ns                ;
; N/A   ; 159.34 MHz ( period = 6.276 ns )               ; r2[5] ; r1[5] ; clk        ; clk      ; None                        ; None                      ; 6.012 ns                ;
; N/A   ; 159.36 MHz ( period = 6.275 ns )               ; r2[5] ; r2[5] ; clk        ; clk      ; None                        ; None                      ; 6.011 ns                ;
; N/A   ; 160.54 MHz ( period = 6.229 ns )               ; r3[3] ; r3[3] ; clk        ; clk      ; None                        ; None                      ; 5.965 ns                ;
; N/A   ; 160.54 MHz ( period = 6.229 ns )               ; r3[3] ; r1[3] ; clk        ; clk      ; None                        ; None                      ; 5.965 ns                ;
; N/A   ; 161.63 MHz ( period = 6.187 ns )               ; r1[5] ; r1[5] ; clk        ; clk      ; None                        ; None                      ; 5.923 ns                ;
; N/A   ; 161.66 MHz ( period = 6.186 ns )               ; r1[5] ; r2[5] ; clk        ; clk      ; None                        ; None                      ; 5.922 ns                ;
; N/A   ; 181.29 MHz ( period = 5.516 ns )               ; r2[6] ; r2[6] ; clk        ; clk      ; None                        ; None                      ; 5.252 ns                ;
; N/A   ; 182.08 MHz ( period = 5.492 ns )               ; r2[2] ; r2[2] ; clk        ; clk      ; None                        ; None                      ; 5.228 ns                ;
; N/A   ; 183.18 MHz ( period = 5.459 ns )               ; r2[4] ; r2[4] ; clk        ; clk      ; None                        ; None                      ; 5.195 ns                ;
; N/A   ; 183.22 MHz ( period = 5.458 ns )               ; r2[0] ; r2[0] ; clk        ; clk      ; None                        ; None                      ; 5.194 ns                ;
; N/A   ; 196.16 MHz ( period = 5.098 ns )               ; r3[1] ; r3[1] ; clk        ; clk      ; None                        ; None                      ; 4.834 ns                ;
; N/A   ; 196.16 MHz ( period = 5.098 ns )               ; r3[1] ; r1[1] ; clk        ; clk      ; None                        ; None                      ; 4.834 ns                ;
; N/A   ; 197.47 MHz ( period = 5.064 ns )               ; r1[1] ; r3[1] ; clk        ; clk      ; None                        ; None                      ; 4.800 ns                ;
; N/A   ; 197.47 MHz ( period = 5.064 ns )               ; r1[1] ; r1[1] ; clk        ; clk      ; None                        ; None                      ; 4.800 ns                ;
; N/A   ; 202.35 MHz ( period = 4.942 ns )               ; r3[5] ; r3[5] ; clk        ; clk      ; None                        ; None                      ; 4.678 ns                ;
; N/A   ; 202.47 MHz ( period = 4.939 ns )               ; r2[7] ; r3[7] ; clk        ; clk      ; None                        ; None                      ; 4.660 ns                ;
; N/A   ; 206.65 MHz ( period = 4.839 ns )               ; r1[7] ; r3[7] ; clk        ; clk      ; None                        ; None                      ; 4.560 ns                ;
; N/A   ; 210.93 MHz ( period = 4.741 ns )               ; r2[0] ; r3[0] ; clk        ; clk      ; None                        ; None                      ; 4.480 ns                ;
; N/A   ; 221.43 MHz ( period = 4.516 ns )               ; r2[3] ; r2[3] ; clk        ; clk      ; None                        ; None                      ; 4.252 ns                ;
; N/A   ; 223.31 MHz ( period = 4.478 ns )               ; r2[1] ; r2[1] ; clk        ; clk      ; None                        ; None                      ; 4.214 ns                ;
; N/A   ; 226.96 MHz ( period = 4.406 ns )               ; r2[2] ; r3[2] ; clk        ; clk      ; None                        ; None                      ; 4.145 ns                ;
; N/A   ; 227.22 MHz ( period = 4.401 ns )               ; r2[4] ; r3[4] ; clk        ; clk      ; None                        ; None                      ; 4.140 ns                ;
; N/A   ; 236.80 MHz ( period = 4.223 ns )               ; r2[7] ; r1[7] ; clk        ; clk      ; None                        ; None                      ; 3.959 ns                ;
; N/A   ; 236.91 MHz ( period = 4.221 ns )               ; r2[7] ; r2[7] ; clk        ; clk      ; None                        ; None                      ; 3.957 ns                ;
; N/A   ; 237.87 MHz ( period = 4.204 ns )               ; r1[6] ; r2[6] ; clk        ; clk      ; None                        ; None                      ; 3.937 ns                ;
; N/A   ; 238.66 MHz ( period = 4.190 ns )               ; r3[5] ; r1[5] ; clk        ; clk      ; None                        ; None                      ; 3.923 ns                ;
; N/A   ; 238.72 MHz ( period = 4.189 ns )               ; r3[5] ; r2[5] ; clk        ; clk      ; None                        ; None                      ; 3.922 ns                ;
; N/A   ; 241.66 MHz ( period = 4.138 ns )               ; r1[0] ; r2[0] ; clk        ; clk      ; None                        ; None                      ; 3.871 ns                ;
; N/A   ; 241.66 MHz ( period = 4.138 ns )               ; r1[2] ; r2[2] ; clk        ; clk      ; None                        ; None                      ; 3.871 ns                ;
; N/A   ; 242.01 MHz ( period = 4.132 ns )               ; r1[4] ; r2[4] ; clk        ; clk      ; None                        ; None                      ; 3.865 ns                ;
; N/A   ; 242.54 MHz ( period = 4.123 ns )               ; r1[7] ; r1[7] ; clk        ; clk      ; None                        ; None                      ; 3.859 ns                ;
; N/A   ; 242.66 MHz ( period = 4.121 ns )               ; r1[7] ; r2[7] ; clk        ; clk      ; None                        ; None                      ; 3.857 ns                ;
; N/A   ; 242.95 MHz ( period = 4.116 ns )               ; r2[3] ; r3[3] ; clk        ; clk      ; None                        ; None                      ; 3.855 ns                ;
; N/A   ; 242.95 MHz ( period = 4.116 ns )               ; r2[3] ; r1[3] ; clk        ; clk      ; None                        ; None                      ; 3.855 ns                ;
; N/A   ; 243.07 MHz ( period = 4.114 ns )               ; r2[6] ; r1[6] ; clk        ; clk      ; None                        ; None                      ; 3.853 ns                ;
; N/A   ; 243.07 MHz ( period = 4.114 ns )               ; r2[6] ; r3[6] ; clk        ; clk      ; None                        ; None                      ; 3.853 ns                ;
; N/A   ; 282.89 MHz ( period = 3.535 ns )               ; r3[7] ; r3[7] ; clk        ; clk      ; None                        ; None                      ; 3.271 ns                ;
; N/A   ; 287.11 MHz ( period = 3.483 ns )               ; r3[6] ; r2[6] ; clk        ; clk      ; None                        ; None                      ; 3.216 ns                ;
; N/A   ; 288.43 MHz ( period = 3.467 ns )               ; r3[0] ; r2[0] ; clk        ; clk      ; None                        ; None                      ; 3.200 ns                ;
; N/A   ; 288.60 MHz ( period = 3.465 ns )               ; r3[2] ; r2[2] ; clk        ; clk      ; None                        ; None                      ; 3.198 ns                ;
; N/A   ; 288.68 MHz ( period = 3.464 ns )               ; r3[4] ; r2[4] ; clk        ; clk      ; None                        ; None                      ; 3.197 ns                ;
; N/A   ; 292.31 MHz ( period = 3.421 ns )               ; r1[0] ; r3[0] ; clk        ; clk      ; None                        ; None                      ; 3.157 ns                ;
; N/A   ; 297.18 MHz ( period = 3.365 ns )               ; r2[2] ; r1[2] ; clk        ; clk      ; None                        ; None                      ; 3.104 ns                ;
; N/A   ; 299.94 MHz ( period = 3.334 ns )               ; r2[4] ; r1[4] ; clk        ; clk      ; None                        ; None                      ; 3.073 ns                ;
; N/A   ; 300.30 MHz ( period = 3.330 ns )               ; r2[0] ; r1[0] ; clk        ; clk      ; None                        ; None                      ; 3.069 ns                ;
; N/A   ; 322.58 MHz ( period = 3.100 ns )               ; r2[1] ; r3[1] ; clk        ; clk      ; None                        ; None                      ; 2.839 ns                ;
; N/A   ; 322.58 MHz ( period = 3.100 ns )               ; r2[1] ; r1[1] ; clk        ; clk      ; None                        ; None                      ; 2.839 ns                ;
; N/A   ; 325.31 MHz ( period = 3.074 ns )               ; r1[4] ; r3[4] ; clk        ; clk      ; None                        ; None                      ; 2.810 ns                ;
; N/A   ; 327.65 MHz ( period = 3.052 ns )               ; r1[2] ; r3[2] ; clk        ; clk      ; None                        ; None                      ; 2.788 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; r3[7] ; r1[7] ; clk        ; clk      ; None                        ; None                      ; 2.570 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; r3[7] ; r2[7] ; clk        ; clk      ; None                        ; None                      ; 2.568 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; r1[6] ; r1[6] ; clk        ; clk      ; None                        ; None                      ; 2.538 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; r1[6] ; r3[6] ; clk        ; clk      ; None                        ; None                      ; 2.538 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; r3[0] ; r3[0] ; clk        ; clk      ; None                        ; None                      ; 2.486 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; r3[4] ; r3[4] ; clk        ; clk      ; None                        ; None                      ; 2.142 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; r3[2] ; r3[2] ; clk        ; clk      ; None                        ; None                      ; 2.115 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; r3[6] ; r1[6] ; clk        ; clk      ; None                        ; None                      ; 1.817 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; r3[6] ; r3[6] ; clk        ; clk      ; None                        ; None                      ; 1.817 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; r1[2] ; r1[2] ; clk        ; clk      ; None                        ; None                      ; 1.747 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; r1[0] ; r1[0] ; clk        ; clk      ; None                        ; None                      ; 1.746 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; r1[4] ; r1[4] ; clk        ; clk      ; None                        ; None                      ; 1.743 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; r3[0] ; r1[0] ; clk        ; clk      ; None                        ; None                      ; 1.075 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; r3[4] ; r1[4] ; clk        ; clk      ; None                        ; None                      ; 1.075 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; r3[2] ; r1[2] ; clk        ; clk      ; None                        ; None                      ; 1.074 ns                ;
+-------+------------------------------------------------+-------+-------+------------+----------+-----------------------------+---------------------------+-------------------------+


+----------------------------------------------------------------+
; tsu                                                            ;
+-------+--------------+------------+---------+-------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To    ; To Clock ;
+-------+--------------+------------+---------+-------+----------+
; N/A   ; None         ; 14.405 ns  ; sw_bus  ; r2[3] ; clk      ;
; N/A   ; None         ; 14.393 ns  ; r1_bus  ; r2[3] ; clk      ;
; N/A   ; None         ; 14.220 ns  ; sw_bus  ; r2[1] ; clk      ;
; N/A   ; None         ; 14.208 ns  ; r1_bus  ; r2[1] ; clk      ;
; N/A   ; None         ; 14.005 ns  ; sw_bus  ; r3[3] ; clk      ;
; N/A   ; None         ; 14.005 ns  ; sw_bus  ; r1[3] ; clk      ;
; N/A   ; None         ; 13.993 ns  ; r1_bus  ; r3[3] ; clk      ;
; N/A   ; None         ; 13.993 ns  ; r1_bus  ; r1[3] ; clk      ;
; N/A   ; None         ; 13.979 ns  ; r2_bus  ; r2[3] ; clk      ;
; N/A   ; None         ; 13.911 ns  ; r2_bus  ; r2[1] ; clk      ;
; N/A   ; None         ; 13.579 ns  ; r2_bus  ; r3[3] ; clk      ;
; N/A   ; None         ; 13.579 ns  ; r2_bus  ; r1[3] ; clk      ;
; N/A   ; None         ; 13.281 ns  ; sw_bus  ; r3[5] ; clk      ;
; N/A   ; None         ; 13.269 ns  ; r1_bus  ; r3[5] ; clk      ;
; N/A   ; None         ; 12.993 ns  ; r2_bus  ; r3[5] ; clk      ;
; N/A   ; None         ; 12.842 ns  ; sw_bus  ; r3[1] ; clk      ;
; N/A   ; None         ; 12.842 ns  ; sw_bus  ; r1[1] ; clk      ;
; N/A   ; None         ; 12.830 ns  ; r1_bus  ; r3[1] ; clk      ;
; N/A   ; None         ; 12.830 ns  ; r1_bus  ; r1[1] ; clk      ;
; N/A   ; None         ; 12.533 ns  ; r2_bus  ; r3[1] ; clk      ;
; N/A   ; None         ; 12.533 ns  ; r2_bus  ; r1[1] ; clk      ;
; N/A   ; None         ; 12.529 ns  ; sw_bus  ; r1[5] ; clk      ;
; N/A   ; None         ; 12.528 ns  ; sw_bus  ; r2[5] ; clk      ;
; N/A   ; None         ; 12.517 ns  ; r1_bus  ; r1[5] ; clk      ;
; N/A   ; None         ; 12.516 ns  ; r1_bus  ; r2[5] ; clk      ;
; N/A   ; None         ; 12.241 ns  ; r2_bus  ; r1[5] ; clk      ;
; N/A   ; None         ; 12.240 ns  ; r2_bus  ; r2[5] ; clk      ;
; N/A   ; None         ; 11.862 ns  ; sw_bus  ; r2[6] ; clk      ;
; N/A   ; None         ; 11.850 ns  ; r1_bus  ; r2[6] ; clk      ;
; N/A   ; None         ; 11.837 ns  ; sw_bus  ; r2[2] ; clk      ;
; N/A   ; None         ; 11.825 ns  ; r1_bus  ; r2[2] ; clk      ;
; N/A   ; None         ; 11.808 ns  ; sw_bus  ; r2[4] ; clk      ;
; N/A   ; None         ; 11.796 ns  ; r1_bus  ; r2[4] ; clk      ;
; N/A   ; None         ; 11.569 ns  ; r2_bus  ; r2[6] ; clk      ;
; N/A   ; None         ; 11.539 ns  ; r2_bus  ; r2[2] ; clk      ;
; N/A   ; None         ; 11.510 ns  ; r2_bus  ; r2[4] ; clk      ;
; N/A   ; None         ; 11.482 ns  ; sw_bus  ; r2[0] ; clk      ;
; N/A   ; None         ; 11.477 ns  ; r2_bus  ; r2[0] ; clk      ;
; N/A   ; None         ; 11.404 ns  ; r1_bus  ; r2[0] ; clk      ;
; N/A   ; None         ; 11.181 ns  ; sw_bus  ; r3[7] ; clk      ;
; N/A   ; None         ; 11.169 ns  ; r1_bus  ; r3[7] ; clk      ;
; N/A   ; None         ; 11.058 ns  ; k[3]    ; r2[3] ; clk      ;
; N/A   ; None         ; 11.039 ns  ; k[5]    ; r3[5] ; clk      ;
; N/A   ; None         ; 11.004 ns  ; k[1]    ; r2[1] ; clk      ;
; N/A   ; None         ; 10.894 ns  ; r2_bus  ; r3[7] ; clk      ;
; N/A   ; None         ; 10.765 ns  ; sw_bus  ; r3[0] ; clk      ;
; N/A   ; None         ; 10.760 ns  ; r2_bus  ; r3[0] ; clk      ;
; N/A   ; None         ; 10.751 ns  ; sw_bus  ; r3[2] ; clk      ;
; N/A   ; None         ; 10.750 ns  ; sw_bus  ; r3[4] ; clk      ;
; N/A   ; None         ; 10.739 ns  ; r1_bus  ; r3[2] ; clk      ;
; N/A   ; None         ; 10.738 ns  ; r1_bus  ; r3[4] ; clk      ;
; N/A   ; None         ; 10.687 ns  ; r1_bus  ; r3[0] ; clk      ;
; N/A   ; None         ; 10.658 ns  ; k[3]    ; r3[3] ; clk      ;
; N/A   ; None         ; 10.658 ns  ; k[3]    ; r1[3] ; clk      ;
; N/A   ; None         ; 10.465 ns  ; sw_bus  ; r1[7] ; clk      ;
; N/A   ; None         ; 10.463 ns  ; sw_bus  ; r2[7] ; clk      ;
; N/A   ; None         ; 10.460 ns  ; sw_bus  ; r1[6] ; clk      ;
; N/A   ; None         ; 10.460 ns  ; sw_bus  ; r3[6] ; clk      ;
; N/A   ; None         ; 10.453 ns  ; r1_bus  ; r1[7] ; clk      ;
; N/A   ; None         ; 10.453 ns  ; r2_bus  ; r3[2] ; clk      ;
; N/A   ; None         ; 10.452 ns  ; r2_bus  ; r3[4] ; clk      ;
; N/A   ; None         ; 10.451 ns  ; r1_bus  ; r2[7] ; clk      ;
; N/A   ; None         ; 10.448 ns  ; r1_bus  ; r1[6] ; clk      ;
; N/A   ; None         ; 10.448 ns  ; r1_bus  ; r3[6] ; clk      ;
; N/A   ; None         ; 10.287 ns  ; k[5]    ; r1[5] ; clk      ;
; N/A   ; None         ; 10.286 ns  ; k[5]    ; r2[5] ; clk      ;
; N/A   ; None         ; 10.178 ns  ; r2_bus  ; r1[7] ; clk      ;
; N/A   ; None         ; 10.176 ns  ; r2_bus  ; r2[7] ; clk      ;
; N/A   ; None         ; 10.167 ns  ; r2_bus  ; r1[6] ; clk      ;
; N/A   ; None         ; 10.167 ns  ; r2_bus  ; r3[6] ; clk      ;
; N/A   ; None         ; 10.027 ns  ; k[0]    ; r2[0] ; clk      ;
; N/A   ; None         ; 10.027 ns  ; r3_bus  ; r2[6] ; clk      ;
; N/A   ; None         ; 10.014 ns  ; r3_bus  ; r2[0] ; clk      ;
; N/A   ; None         ; 10.014 ns  ; r3_bus  ; r2[2] ; clk      ;
; N/A   ; None         ; 10.008 ns  ; r3_bus  ; r2[4] ; clk      ;
; N/A   ; None         ; 10.002 ns  ; r3_bus  ; r2[1] ; clk      ;
; N/A   ; None         ; 9.924 ns   ; r3_bus  ; r2[3] ; clk      ;
; N/A   ; None         ; 9.710 ns   ; sw_bus  ; r1[2] ; clk      ;
; N/A   ; None         ; 9.698 ns   ; r1_bus  ; r1[2] ; clk      ;
; N/A   ; None         ; 9.683 ns   ; sw_bus  ; r1[4] ; clk      ;
; N/A   ; None         ; 9.671 ns   ; r1_bus  ; r1[4] ; clk      ;
; N/A   ; None         ; 9.668 ns   ; k[6]    ; r2[6] ; clk      ;
; N/A   ; None         ; 9.626 ns   ; k[1]    ; r3[1] ; clk      ;
; N/A   ; None         ; 9.626 ns   ; k[1]    ; r1[1] ; clk      ;
; N/A   ; None         ; 9.524 ns   ; r3_bus  ; r3[3] ; clk      ;
; N/A   ; None         ; 9.524 ns   ; r3_bus  ; r1[3] ; clk      ;
; N/A   ; None         ; 9.412 ns   ; r2_bus  ; r1[2] ; clk      ;
; N/A   ; None         ; 9.385 ns   ; r2_bus  ; r1[4] ; clk      ;
; N/A   ; None         ; 9.354 ns   ; sw_bus  ; r1[0] ; clk      ;
; N/A   ; None         ; 9.349 ns   ; r2_bus  ; r1[0] ; clk      ;
; N/A   ; None         ; 9.310 ns   ; k[0]    ; r3[0] ; clk      ;
; N/A   ; None         ; 9.297 ns   ; r3_bus  ; r3[0] ; clk      ;
; N/A   ; None         ; 9.276 ns   ; r1_bus  ; r1[0] ; clk      ;
; N/A   ; None         ; 9.257 ns   ; k[4]    ; r2[4] ; clk      ;
; N/A   ; None         ; 8.983 ns   ; k[7]    ; r3[7] ; clk      ;
; N/A   ; None         ; 8.950 ns   ; r3_bus  ; r3[4] ; clk      ;
; N/A   ; None         ; 8.928 ns   ; r3_bus  ; r3[2] ; clk      ;
; N/A   ; None         ; 8.922 ns   ; k[2]    ; r2[2] ; clk      ;
; N/A   ; None         ; 8.795 ns   ; r3_bus  ; r3[5] ; clk      ;
; N/A   ; None         ; 8.625 ns   ; r3_bus  ; r1[6] ; clk      ;
; N/A   ; None         ; 8.625 ns   ; r3_bus  ; r3[6] ; clk      ;
; N/A   ; None         ; 8.624 ns   ; r3_bus  ; r3[1] ; clk      ;
; N/A   ; None         ; 8.624 ns   ; r3_bus  ; r1[1] ; clk      ;
; N/A   ; None         ; 8.267 ns   ; k[7]    ; r1[7] ; clk      ;
; N/A   ; None         ; 8.266 ns   ; k[6]    ; r1[6] ; clk      ;
; N/A   ; None         ; 8.266 ns   ; k[6]    ; r3[6] ; clk      ;
; N/A   ; None         ; 8.265 ns   ; k[7]    ; r2[7] ; clk      ;
; N/A   ; None         ; 8.228 ns   ; lddr[2] ; r2[0] ; clk      ;
; N/A   ; None         ; 8.228 ns   ; lddr[2] ; r2[1] ; clk      ;
; N/A   ; None         ; 8.228 ns   ; lddr[2] ; r2[2] ; clk      ;
; N/A   ; None         ; 8.228 ns   ; lddr[2] ; r2[3] ; clk      ;
; N/A   ; None         ; 8.228 ns   ; lddr[2] ; r2[4] ; clk      ;
; N/A   ; None         ; 8.228 ns   ; lddr[2] ; r2[5] ; clk      ;
; N/A   ; None         ; 8.228 ns   ; lddr[2] ; r2[6] ; clk      ;
; N/A   ; None         ; 8.228 ns   ; lddr[2] ; r2[7] ; clk      ;
; N/A   ; None         ; 8.199 ns   ; k[4]    ; r3[4] ; clk      ;
; N/A   ; None         ; 8.184 ns   ; lddr[2] ; r3[0] ; clk      ;
; N/A   ; None         ; 8.184 ns   ; lddr[2] ; r3[1] ; clk      ;
; N/A   ; None         ; 8.184 ns   ; lddr[2] ; r3[2] ; clk      ;
; N/A   ; None         ; 8.184 ns   ; lddr[2] ; r3[3] ; clk      ;
; N/A   ; None         ; 8.184 ns   ; lddr[2] ; r3[4] ; clk      ;
; N/A   ; None         ; 8.184 ns   ; lddr[2] ; r3[5] ; clk      ;
; N/A   ; None         ; 8.184 ns   ; lddr[2] ; r3[6] ; clk      ;
; N/A   ; None         ; 8.126 ns   ; lddr[2] ; r3[7] ; clk      ;
; N/A   ; None         ; 8.110 ns   ; r3_bus  ; r3[7] ; clk      ;
; N/A   ; None         ; 8.083 ns   ; lddr[1] ; r3[0] ; clk      ;
; N/A   ; None         ; 8.083 ns   ; lddr[1] ; r3[1] ; clk      ;
; N/A   ; None         ; 8.083 ns   ; lddr[1] ; r3[2] ; clk      ;
; N/A   ; None         ; 8.083 ns   ; lddr[1] ; r3[3] ; clk      ;
; N/A   ; None         ; 8.083 ns   ; lddr[1] ; r3[4] ; clk      ;
; N/A   ; None         ; 8.083 ns   ; lddr[1] ; r3[5] ; clk      ;
; N/A   ; None         ; 8.083 ns   ; lddr[1] ; r3[6] ; clk      ;
; N/A   ; None         ; 8.043 ns   ; r3_bus  ; r1[5] ; clk      ;
; N/A   ; None         ; 8.042 ns   ; r3_bus  ; r2[5] ; clk      ;
; N/A   ; None         ; 8.025 ns   ; lddr[1] ; r3[7] ; clk      ;
; N/A   ; None         ; 8.023 ns   ; lddr[1] ; r2[0] ; clk      ;
; N/A   ; None         ; 8.023 ns   ; lddr[1] ; r2[1] ; clk      ;
; N/A   ; None         ; 8.023 ns   ; lddr[1] ; r2[2] ; clk      ;
; N/A   ; None         ; 8.023 ns   ; lddr[1] ; r2[3] ; clk      ;
; N/A   ; None         ; 8.023 ns   ; lddr[1] ; r2[4] ; clk      ;
; N/A   ; None         ; 8.023 ns   ; lddr[1] ; r2[5] ; clk      ;
; N/A   ; None         ; 8.023 ns   ; lddr[1] ; r2[6] ; clk      ;
; N/A   ; None         ; 8.023 ns   ; lddr[1] ; r2[7] ; clk      ;
; N/A   ; None         ; 7.899 ns   ; k[0]    ; r1[0] ; clk      ;
; N/A   ; None         ; 7.887 ns   ; r3_bus  ; r1[2] ; clk      ;
; N/A   ; None         ; 7.886 ns   ; r3_bus  ; r1[0] ; clk      ;
; N/A   ; None         ; 7.883 ns   ; r3_bus  ; r1[4] ; clk      ;
; N/A   ; None         ; 7.836 ns   ; k[2]    ; r3[2] ; clk      ;
; N/A   ; None         ; 7.817 ns   ; lddr[3] ; r3[0] ; clk      ;
; N/A   ; None         ; 7.817 ns   ; lddr[3] ; r3[1] ; clk      ;
; N/A   ; None         ; 7.817 ns   ; lddr[3] ; r3[2] ; clk      ;
; N/A   ; None         ; 7.817 ns   ; lddr[3] ; r3[3] ; clk      ;
; N/A   ; None         ; 7.817 ns   ; lddr[3] ; r3[4] ; clk      ;
; N/A   ; None         ; 7.817 ns   ; lddr[3] ; r3[5] ; clk      ;
; N/A   ; None         ; 7.817 ns   ; lddr[3] ; r3[6] ; clk      ;
; N/A   ; None         ; 7.759 ns   ; lddr[3] ; r3[7] ; clk      ;
; N/A   ; None         ; 7.394 ns   ; r3_bus  ; r1[7] ; clk      ;
; N/A   ; None         ; 7.392 ns   ; r3_bus  ; r2[7] ; clk      ;
; N/A   ; None         ; 7.132 ns   ; k[4]    ; r1[4] ; clk      ;
; N/A   ; None         ; 6.795 ns   ; k[2]    ; r1[2] ; clk      ;
; N/A   ; None         ; 5.685 ns   ; lddr[1] ; r1[0] ; clk      ;
; N/A   ; None         ; 5.685 ns   ; lddr[1] ; r1[1] ; clk      ;
; N/A   ; None         ; 5.685 ns   ; lddr[1] ; r1[2] ; clk      ;
; N/A   ; None         ; 5.685 ns   ; lddr[1] ; r1[3] ; clk      ;
; N/A   ; None         ; 5.685 ns   ; lddr[1] ; r1[4] ; clk      ;
; N/A   ; None         ; 5.685 ns   ; lddr[1] ; r1[6] ; clk      ;
; N/A   ; None         ; 5.611 ns   ; lddr[1] ; r1[5] ; clk      ;
; N/A   ; None         ; 5.611 ns   ; lddr[1] ; r1[7] ; clk      ;
+-------+--------------+------------+---------+-------+----------+


+---------------------------------------------------------------+
; tco                                                           ;
+-------+--------------+------------+-------+------+------------+
; Slack ; Required tco ; Actual tco ; From  ; To   ; From Clock ;
+-------+--------------+------------+-------+------+------------+
; N/A   ; None         ; 10.948 ns  ; r1[3] ; l[3] ; clk        ;
; N/A   ; None         ; 10.828 ns  ; r3[3] ; l[3] ; clk        ;
; N/A   ; None         ; 10.756 ns  ; r3[1] ; l[1] ; clk        ;
; N/A   ; None         ; 10.723 ns  ; r2[6] ; l[6] ; clk        ;
; N/A   ; None         ; 10.722 ns  ; r1[1] ; l[1] ; clk        ;
; N/A   ; None         ; 10.523 ns  ; r2[5] ; l[5] ; clk        ;
; N/A   ; None         ; 10.440 ns  ; r2[7] ; l[7] ; clk        ;
; N/A   ; None         ; 10.434 ns  ; r1[5] ; l[5] ; clk        ;
; N/A   ; None         ; 10.355 ns  ; r2[2] ; l[2] ; clk        ;
; N/A   ; None         ; 10.340 ns  ; r1[7] ; l[7] ; clk        ;
; N/A   ; None         ; 10.336 ns  ; r2[4] ; l[4] ; clk        ;
; N/A   ; None         ; 9.854 ns   ; r2[0] ; l[0] ; clk        ;
; N/A   ; None         ; 9.411 ns   ; r1[6] ; l[6] ; clk        ;
; N/A   ; None         ; 9.036 ns   ; r3[7] ; l[7] ; clk        ;
; N/A   ; None         ; 9.009 ns   ; r1[4] ; l[4] ; clk        ;
; N/A   ; None         ; 9.001 ns   ; r1[2] ; l[2] ; clk        ;
; N/A   ; None         ; 8.758 ns   ; r2[1] ; l[1] ; clk        ;
; N/A   ; None         ; 8.715 ns   ; r2[3] ; l[3] ; clk        ;
; N/A   ; None         ; 8.690 ns   ; r3[6] ; l[6] ; clk        ;
; N/A   ; None         ; 8.534 ns   ; r1[0] ; l[0] ; clk        ;
; N/A   ; None         ; 8.437 ns   ; r3[5] ; l[5] ; clk        ;
; N/A   ; None         ; 8.341 ns   ; r3[4] ; l[4] ; clk        ;
; N/A   ; None         ; 8.328 ns   ; r3[2] ; l[2] ; clk        ;
; N/A   ; None         ; 7.863 ns   ; r3[0] ; l[0] ; clk        ;
+-------+--------------+------------+-------+------+------------+


+-------------------------------------------------------------+
; tpd                                                         ;
+-------+-------------------+-----------------+--------+------+
; Slack ; Required P2P Time ; Actual P2P Time ; From   ; To   ;
+-------+-------------------+-----------------+--------+------+
; N/A   ; None              ; 18.604 ns       ; sw_bus ; l[3] ;
; N/A   ; None              ; 18.592 ns       ; r1_bus ; l[3] ;
; N/A   ; None              ; 18.500 ns       ; sw_bus ; l[1] ;
; N/A   ; None              ; 18.488 ns       ; r1_bus ; l[1] ;
; N/A   ; None              ; 18.191 ns       ; r2_bus ; l[1] ;
; N/A   ; None              ; 18.178 ns       ; r2_bus ; l[3] ;
; N/A   ; None              ; 17.069 ns       ; sw_bus ; l[6] ;
; N/A   ; None              ; 17.057 ns       ; r1_bus ; l[6] ;
; N/A   ; None              ; 16.776 ns       ; r2_bus ; l[6] ;
; N/A   ; None              ; 16.776 ns       ; sw_bus ; l[5] ;
; N/A   ; None              ; 16.764 ns       ; r1_bus ; l[5] ;
; N/A   ; None              ; 16.700 ns       ; sw_bus ; l[2] ;
; N/A   ; None              ; 16.688 ns       ; r1_bus ; l[2] ;
; N/A   ; None              ; 16.685 ns       ; sw_bus ; l[4] ;
; N/A   ; None              ; 16.682 ns       ; sw_bus ; l[7] ;
; N/A   ; None              ; 16.673 ns       ; r1_bus ; l[4] ;
; N/A   ; None              ; 16.670 ns       ; r1_bus ; l[7] ;
; N/A   ; None              ; 16.488 ns       ; r2_bus ; l[5] ;
; N/A   ; None              ; 16.402 ns       ; r2_bus ; l[2] ;
; N/A   ; None              ; 16.395 ns       ; r2_bus ; l[7] ;
; N/A   ; None              ; 16.387 ns       ; r2_bus ; l[4] ;
; N/A   ; None              ; 15.878 ns       ; sw_bus ; l[0] ;
; N/A   ; None              ; 15.873 ns       ; r2_bus ; l[0] ;
; N/A   ; None              ; 15.800 ns       ; r1_bus ; l[0] ;
; N/A   ; None              ; 15.284 ns       ; k[1]   ; l[1] ;
; N/A   ; None              ; 15.257 ns       ; k[3]   ; l[3] ;
; N/A   ; None              ; 14.875 ns       ; k[6]   ; l[6] ;
; N/A   ; None              ; 14.534 ns       ; k[5]   ; l[5] ;
; N/A   ; None              ; 14.484 ns       ; k[7]   ; l[7] ;
; N/A   ; None              ; 14.423 ns       ; k[0]   ; l[0] ;
; N/A   ; None              ; 14.237 ns       ; r3_bus ; l[7] ;
; N/A   ; None              ; 14.227 ns       ; r3_bus ; l[6] ;
; N/A   ; None              ; 14.134 ns       ; k[4]   ; l[4] ;
; N/A   ; None              ; 13.991 ns       ; r3_bus ; l[0] ;
; N/A   ; None              ; 13.785 ns       ; k[2]   ; l[2] ;
; N/A   ; None              ; 13.572 ns       ; r3_bus ; l[3] ;
; N/A   ; None              ; 13.562 ns       ; r3_bus ; l[5] ;
; N/A   ; None              ; 13.562 ns       ; r3_bus ; l[4] ;
; N/A   ; None              ; 13.518 ns       ; r3_bus ; l[2] ;
; N/A   ; None              ; 13.518 ns       ; r3_bus ; l[1] ;
+-------+-------------------+-----------------+--------+------+


+-----------------------------------------------------------------------+
; th                                                                    ;
+---------------+-------------+------------+---------+-------+----------+
; Minimum Slack ; Required th ; Actual th  ; From    ; To    ; To Clock ;
+---------------+-------------+------------+---------+-------+----------+
; N/A           ; None        ; -5.345 ns  ; lddr[1] ; r1[5] ; clk      ;
; N/A           ; None        ; -5.345 ns  ; lddr[1] ; r1[7] ; clk      ;
; N/A           ; None        ; -5.419 ns  ; lddr[1] ; r1[0] ; clk      ;
; N/A           ; None        ; -5.419 ns  ; lddr[1] ; r1[1] ; clk      ;
; N/A           ; None        ; -5.419 ns  ; lddr[1] ; r1[2] ; clk      ;
; N/A           ; None        ; -5.419 ns  ; lddr[1] ; r1[3] ; clk      ;
; N/A           ; None        ; -5.419 ns  ; lddr[1] ; r1[4] ; clk      ;
; N/A           ; None        ; -5.419 ns  ; lddr[1] ; r1[6] ; clk      ;
; N/A           ; None        ; -6.529 ns  ; k[2]    ; r1[2] ; clk      ;
; N/A           ; None        ; -6.866 ns  ; k[4]    ; r1[4] ; clk      ;
; N/A           ; None        ; -6.929 ns  ; r1_bus  ; r2[7] ; clk      ;
; N/A           ; None        ; -6.931 ns  ; r1_bus  ; r1[7] ; clk      ;
; N/A           ; None        ; -7.052 ns  ; sw_bus  ; r2[7] ; clk      ;
; N/A           ; None        ; -7.054 ns  ; sw_bus  ; r1[7] ; clk      ;
; N/A           ; None        ; -7.126 ns  ; r3_bus  ; r2[7] ; clk      ;
; N/A           ; None        ; -7.128 ns  ; r3_bus  ; r1[7] ; clk      ;
; N/A           ; None        ; -7.188 ns  ; r2_bus  ; r2[7] ; clk      ;
; N/A           ; None        ; -7.190 ns  ; r2_bus  ; r1[7] ; clk      ;
; N/A           ; None        ; -7.420 ns  ; r1_bus  ; r1[4] ; clk      ;
; N/A           ; None        ; -7.423 ns  ; r1_bus  ; r1[0] ; clk      ;
; N/A           ; None        ; -7.424 ns  ; r1_bus  ; r1[2] ; clk      ;
; N/A           ; None        ; -7.493 ns  ; lddr[3] ; r3[7] ; clk      ;
; N/A           ; None        ; -7.543 ns  ; sw_bus  ; r1[4] ; clk      ;
; N/A           ; None        ; -7.546 ns  ; sw_bus  ; r1[0] ; clk      ;
; N/A           ; None        ; -7.547 ns  ; sw_bus  ; r1[2] ; clk      ;
; N/A           ; None        ; -7.551 ns  ; lddr[3] ; r3[0] ; clk      ;
; N/A           ; None        ; -7.551 ns  ; lddr[3] ; r3[1] ; clk      ;
; N/A           ; None        ; -7.551 ns  ; lddr[3] ; r3[2] ; clk      ;
; N/A           ; None        ; -7.551 ns  ; lddr[3] ; r3[3] ; clk      ;
; N/A           ; None        ; -7.551 ns  ; lddr[3] ; r3[4] ; clk      ;
; N/A           ; None        ; -7.551 ns  ; lddr[3] ; r3[5] ; clk      ;
; N/A           ; None        ; -7.551 ns  ; lddr[3] ; r3[6] ; clk      ;
; N/A           ; None        ; -7.570 ns  ; k[2]    ; r3[2] ; clk      ;
; N/A           ; None        ; -7.579 ns  ; r1_bus  ; r2[5] ; clk      ;
; N/A           ; None        ; -7.580 ns  ; r1_bus  ; r1[5] ; clk      ;
; N/A           ; None        ; -7.617 ns  ; r3_bus  ; r1[4] ; clk      ;
; N/A           ; None        ; -7.620 ns  ; r3_bus  ; r1[0] ; clk      ;
; N/A           ; None        ; -7.621 ns  ; r3_bus  ; r1[2] ; clk      ;
; N/A           ; None        ; -7.633 ns  ; k[0]    ; r1[0] ; clk      ;
; N/A           ; None        ; -7.647 ns  ; r1_bus  ; r3[7] ; clk      ;
; N/A           ; None        ; -7.679 ns  ; r2_bus  ; r1[4] ; clk      ;
; N/A           ; None        ; -7.682 ns  ; r2_bus  ; r1[0] ; clk      ;
; N/A           ; None        ; -7.683 ns  ; r2_bus  ; r1[2] ; clk      ;
; N/A           ; None        ; -7.702 ns  ; sw_bus  ; r2[5] ; clk      ;
; N/A           ; None        ; -7.703 ns  ; sw_bus  ; r1[5] ; clk      ;
; N/A           ; None        ; -7.757 ns  ; lddr[1] ; r2[0] ; clk      ;
; N/A           ; None        ; -7.757 ns  ; lddr[1] ; r2[1] ; clk      ;
; N/A           ; None        ; -7.757 ns  ; lddr[1] ; r2[2] ; clk      ;
; N/A           ; None        ; -7.757 ns  ; lddr[1] ; r2[3] ; clk      ;
; N/A           ; None        ; -7.757 ns  ; lddr[1] ; r2[4] ; clk      ;
; N/A           ; None        ; -7.757 ns  ; lddr[1] ; r2[5] ; clk      ;
; N/A           ; None        ; -7.757 ns  ; lddr[1] ; r2[6] ; clk      ;
; N/A           ; None        ; -7.757 ns  ; lddr[1] ; r2[7] ; clk      ;
; N/A           ; None        ; -7.759 ns  ; lddr[1] ; r3[7] ; clk      ;
; N/A           ; None        ; -7.770 ns  ; sw_bus  ; r3[7] ; clk      ;
; N/A           ; None        ; -7.776 ns  ; r3_bus  ; r2[5] ; clk      ;
; N/A           ; None        ; -7.777 ns  ; r3_bus  ; r1[5] ; clk      ;
; N/A           ; None        ; -7.817 ns  ; lddr[1] ; r3[0] ; clk      ;
; N/A           ; None        ; -7.817 ns  ; lddr[1] ; r3[1] ; clk      ;
; N/A           ; None        ; -7.817 ns  ; lddr[1] ; r3[2] ; clk      ;
; N/A           ; None        ; -7.817 ns  ; lddr[1] ; r3[3] ; clk      ;
; N/A           ; None        ; -7.817 ns  ; lddr[1] ; r3[4] ; clk      ;
; N/A           ; None        ; -7.817 ns  ; lddr[1] ; r3[5] ; clk      ;
; N/A           ; None        ; -7.817 ns  ; lddr[1] ; r3[6] ; clk      ;
; N/A           ; None        ; -7.838 ns  ; r2_bus  ; r2[5] ; clk      ;
; N/A           ; None        ; -7.839 ns  ; r2_bus  ; r1[5] ; clk      ;
; N/A           ; None        ; -7.844 ns  ; r3_bus  ; r3[7] ; clk      ;
; N/A           ; None        ; -7.860 ns  ; lddr[2] ; r3[7] ; clk      ;
; N/A           ; None        ; -7.906 ns  ; r2_bus  ; r3[7] ; clk      ;
; N/A           ; None        ; -7.918 ns  ; lddr[2] ; r3[0] ; clk      ;
; N/A           ; None        ; -7.918 ns  ; lddr[2] ; r3[1] ; clk      ;
; N/A           ; None        ; -7.918 ns  ; lddr[2] ; r3[2] ; clk      ;
; N/A           ; None        ; -7.918 ns  ; lddr[2] ; r3[3] ; clk      ;
; N/A           ; None        ; -7.918 ns  ; lddr[2] ; r3[4] ; clk      ;
; N/A           ; None        ; -7.918 ns  ; lddr[2] ; r3[5] ; clk      ;
; N/A           ; None        ; -7.918 ns  ; lddr[2] ; r3[6] ; clk      ;
; N/A           ; None        ; -7.933 ns  ; k[4]    ; r3[4] ; clk      ;
; N/A           ; None        ; -7.962 ns  ; lddr[2] ; r2[0] ; clk      ;
; N/A           ; None        ; -7.962 ns  ; lddr[2] ; r2[1] ; clk      ;
; N/A           ; None        ; -7.962 ns  ; lddr[2] ; r2[2] ; clk      ;
; N/A           ; None        ; -7.962 ns  ; lddr[2] ; r2[3] ; clk      ;
; N/A           ; None        ; -7.962 ns  ; lddr[2] ; r2[4] ; clk      ;
; N/A           ; None        ; -7.962 ns  ; lddr[2] ; r2[5] ; clk      ;
; N/A           ; None        ; -7.962 ns  ; lddr[2] ; r2[6] ; clk      ;
; N/A           ; None        ; -7.962 ns  ; lddr[2] ; r2[7] ; clk      ;
; N/A           ; None        ; -7.999 ns  ; k[7]    ; r2[7] ; clk      ;
; N/A           ; None        ; -8.000 ns  ; k[6]    ; r1[6] ; clk      ;
; N/A           ; None        ; -8.000 ns  ; k[6]    ; r3[6] ; clk      ;
; N/A           ; None        ; -8.001 ns  ; k[7]    ; r1[7] ; clk      ;
; N/A           ; None        ; -8.161 ns  ; r1_bus  ; r3[1] ; clk      ;
; N/A           ; None        ; -8.161 ns  ; r1_bus  ; r1[1] ; clk      ;
; N/A           ; None        ; -8.162 ns  ; r1_bus  ; r1[6] ; clk      ;
; N/A           ; None        ; -8.162 ns  ; r1_bus  ; r3[6] ; clk      ;
; N/A           ; None        ; -8.284 ns  ; sw_bus  ; r3[1] ; clk      ;
; N/A           ; None        ; -8.284 ns  ; sw_bus  ; r1[1] ; clk      ;
; N/A           ; None        ; -8.285 ns  ; sw_bus  ; r1[6] ; clk      ;
; N/A           ; None        ; -8.285 ns  ; sw_bus  ; r3[6] ; clk      ;
; N/A           ; None        ; -8.332 ns  ; r1_bus  ; r3[5] ; clk      ;
; N/A           ; None        ; -8.358 ns  ; r3_bus  ; r3[1] ; clk      ;
; N/A           ; None        ; -8.358 ns  ; r3_bus  ; r1[1] ; clk      ;
; N/A           ; None        ; -8.359 ns  ; r3_bus  ; r1[6] ; clk      ;
; N/A           ; None        ; -8.359 ns  ; r3_bus  ; r3[6] ; clk      ;
; N/A           ; None        ; -8.420 ns  ; r2_bus  ; r3[1] ; clk      ;
; N/A           ; None        ; -8.420 ns  ; r2_bus  ; r1[1] ; clk      ;
; N/A           ; None        ; -8.421 ns  ; r2_bus  ; r1[6] ; clk      ;
; N/A           ; None        ; -8.421 ns  ; r2_bus  ; r3[6] ; clk      ;
; N/A           ; None        ; -8.455 ns  ; sw_bus  ; r3[5] ; clk      ;
; N/A           ; None        ; -8.465 ns  ; r1_bus  ; r3[2] ; clk      ;
; N/A           ; None        ; -8.487 ns  ; r1_bus  ; r3[4] ; clk      ;
; N/A           ; None        ; -8.529 ns  ; r3_bus  ; r3[5] ; clk      ;
; N/A           ; None        ; -8.588 ns  ; sw_bus  ; r3[2] ; clk      ;
; N/A           ; None        ; -8.591 ns  ; r2_bus  ; r3[5] ; clk      ;
; N/A           ; None        ; -8.610 ns  ; sw_bus  ; r3[4] ; clk      ;
; N/A           ; None        ; -8.656 ns  ; k[2]    ; r2[2] ; clk      ;
; N/A           ; None        ; -8.662 ns  ; r3_bus  ; r3[2] ; clk      ;
; N/A           ; None        ; -8.684 ns  ; r3_bus  ; r3[4] ; clk      ;
; N/A           ; None        ; -8.717 ns  ; k[7]    ; r3[7] ; clk      ;
; N/A           ; None        ; -8.724 ns  ; r2_bus  ; r3[2] ; clk      ;
; N/A           ; None        ; -8.746 ns  ; r2_bus  ; r3[4] ; clk      ;
; N/A           ; None        ; -8.834 ns  ; r1_bus  ; r3[0] ; clk      ;
; N/A           ; None        ; -8.957 ns  ; sw_bus  ; r3[0] ; clk      ;
; N/A           ; None        ; -8.991 ns  ; k[4]    ; r2[4] ; clk      ;
; N/A           ; None        ; -9.031 ns  ; r3_bus  ; r3[0] ; clk      ;
; N/A           ; None        ; -9.044 ns  ; k[0]    ; r3[0] ; clk      ;
; N/A           ; None        ; -9.061 ns  ; r1_bus  ; r3[3] ; clk      ;
; N/A           ; None        ; -9.061 ns  ; r1_bus  ; r1[3] ; clk      ;
; N/A           ; None        ; -9.093 ns  ; r2_bus  ; r3[0] ; clk      ;
; N/A           ; None        ; -9.184 ns  ; sw_bus  ; r3[3] ; clk      ;
; N/A           ; None        ; -9.184 ns  ; sw_bus  ; r1[3] ; clk      ;
; N/A           ; None        ; -9.258 ns  ; r3_bus  ; r3[3] ; clk      ;
; N/A           ; None        ; -9.258 ns  ; r3_bus  ; r1[3] ; clk      ;
; N/A           ; None        ; -9.320 ns  ; r2_bus  ; r3[3] ; clk      ;
; N/A           ; None        ; -9.320 ns  ; r2_bus  ; r1[3] ; clk      ;
; N/A           ; None        ; -9.360 ns  ; k[1]    ; r3[1] ; clk      ;
; N/A           ; None        ; -9.360 ns  ; k[1]    ; r1[1] ; clk      ;
; N/A           ; None        ; -9.402 ns  ; k[6]    ; r2[6] ; clk      ;
; N/A           ; None        ; -9.461 ns  ; r1_bus  ; r2[3] ; clk      ;
; N/A           ; None        ; -9.539 ns  ; r1_bus  ; r2[1] ; clk      ;
; N/A           ; None        ; -9.545 ns  ; r1_bus  ; r2[4] ; clk      ;
; N/A           ; None        ; -9.551 ns  ; r1_bus  ; r2[0] ; clk      ;
; N/A           ; None        ; -9.551 ns  ; r1_bus  ; r2[2] ; clk      ;
; N/A           ; None        ; -9.564 ns  ; r1_bus  ; r2[6] ; clk      ;
; N/A           ; None        ; -9.584 ns  ; sw_bus  ; r2[3] ; clk      ;
; N/A           ; None        ; -9.658 ns  ; r3_bus  ; r2[3] ; clk      ;
; N/A           ; None        ; -9.662 ns  ; sw_bus  ; r2[1] ; clk      ;
; N/A           ; None        ; -9.668 ns  ; sw_bus  ; r2[4] ; clk      ;
; N/A           ; None        ; -9.674 ns  ; sw_bus  ; r2[0] ; clk      ;
; N/A           ; None        ; -9.674 ns  ; sw_bus  ; r2[2] ; clk      ;
; N/A           ; None        ; -9.687 ns  ; sw_bus  ; r2[6] ; clk      ;
; N/A           ; None        ; -9.720 ns  ; r2_bus  ; r2[3] ; clk      ;
; N/A           ; None        ; -9.736 ns  ; r3_bus  ; r2[1] ; clk      ;
; N/A           ; None        ; -9.742 ns  ; r3_bus  ; r2[4] ; clk      ;
; N/A           ; None        ; -9.748 ns  ; r3_bus  ; r2[0] ; clk      ;
; N/A           ; None        ; -9.748 ns  ; r3_bus  ; r2[2] ; clk      ;
; N/A           ; None        ; -9.761 ns  ; k[0]    ; r2[0] ; clk      ;
; N/A           ; None        ; -9.761 ns  ; r3_bus  ; r2[6] ; clk      ;
; N/A           ; None        ; -9.798 ns  ; r2_bus  ; r2[1] ; clk      ;
; N/A           ; None        ; -9.804 ns  ; r2_bus  ; r2[4] ; clk      ;
; N/A           ; None        ; -9.810 ns  ; r2_bus  ; r2[0] ; clk      ;
; N/A           ; None        ; -9.810 ns  ; r2_bus  ; r2[2] ; clk      ;
; N/A           ; None        ; -9.823 ns  ; r2_bus  ; r2[6] ; clk      ;
; N/A           ; None        ; -10.020 ns ; k[5]    ; r2[5] ; clk      ;
; N/A           ; None        ; -10.021 ns ; k[5]    ; r1[5] ; clk      ;
; N/A           ; None        ; -10.392 ns ; k[3]    ; r3[3] ; clk      ;
; N/A           ; None        ; -10.392 ns ; k[3]    ; r1[3] ; clk      ;
; N/A           ; None        ; -10.738 ns ; k[1]    ; r2[1] ; clk      ;
; N/A           ; None        ; -10.773 ns ; k[5]    ; r3[5] ; clk      ;
; N/A           ; None        ; -10.792 ns ; k[3]    ; r2[3] ; clk      ;
+---------------+-------------+------------+---------+-------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Oct 21 21:45:41 2021
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off exp_bus -c exp_bus --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" has Internal fmax of 142.29 MHz between source register "r2[5]" and destination register "r3[5]" (period= 7.028 ns)
    Info: + Longest register to register delay is 6.767 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X20_Y1_N25; Fanout = 1; REG Node = 'r2[5]'
        Info: 2: + IC(1.858 ns) + CELL(0.624 ns) = 2.482 ns; Loc. = LCCOMB_X26_Y2_N30; Fanout = 2; COMB Node = 'bus_reg[5]~40'
        Info: 3: + IC(1.802 ns) + CELL(0.206 ns) = 4.490 ns; Loc. = LCCOMB_X20_Y1_N6; Fanout = 3; COMB Node = 'bus_reg[5]~50'
        Info: 4: + IC(1.817 ns) + CELL(0.460 ns) = 6.767 ns; Loc. = LCFF_X26_Y2_N31; Fanout = 1; REG Node = 'r3[5]'
        Info: Total cell delay = 1.290 ns ( 19.06 % )
        Info: Total interconnect delay = 5.477 ns ( 80.94 % )
    Info: - Smallest clock skew is 0.003 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.772 ns
            Info: 1: + IC(0.000 ns) + CELL(1.110 ns) = 1.110 ns; Loc. = PIN_91; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.253 ns; Loc. = CLKCTRL_G6; Fanout = 24; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.853 ns) + CELL(0.666 ns) = 2.772 ns; Loc. = LCFF_X26_Y2_N31; Fanout = 1; REG Node = 'r3[5]'
            Info: Total cell delay = 1.776 ns ( 64.07 % )
            Info: Total interconnect delay = 0.996 ns ( 35.93 % )
        Info: - Longest clock path from clock "clk" to source register is 2.769 ns
            Info: 1: + IC(0.000 ns) + CELL(1.110 ns) = 1.110 ns; Loc. = PIN_91; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.253 ns; Loc. = CLKCTRL_G6; Fanout = 24; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.850 ns) + CELL(0.666 ns) = 2.769 ns; Loc. = LCFF_X20_Y1_N25; Fanout = 1; REG Node = 'r2[5]'
            Info: Total cell delay = 1.776 ns ( 64.14 % )
            Info: Total interconnect delay = 0.993 ns ( 35.86 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Micro setup delay of destination is -0.040 ns
Info: tsu for register "r2[3]" (data pin = "sw_bus", clock pin = "clk") is 14.405 ns
    Info: + Longest pin to register delay is 17.214 ns
        Info: 1: + IC(0.000 ns) + CELL(0.944 ns) = 0.944 ns; Loc. = PIN_48; Fanout = 3; PIN Node = 'sw_bus'
        Info: 2: + IC(6.835 ns) + CELL(0.650 ns) = 8.429 ns; Loc. = LCCOMB_X20_Y1_N12; Fanout = 12; COMB Node = 'bus_reg[0]~28'
        Info: 3: + IC(2.287 ns) + CELL(0.651 ns) = 11.367 ns; Loc. = LCCOMB_X26_Y2_N22; Fanout = 1; COMB Node = 'bus_reg[3]~35'
        Info: 4: + IC(1.782 ns) + CELL(0.206 ns) = 13.355 ns; Loc. = LCCOMB_X20_Y1_N28; Fanout = 2; COMB Node = 'bus_reg[3]~36'
        Info: 5: + IC(1.780 ns) + CELL(0.206 ns) = 15.341 ns; Loc. = LCCOMB_X26_Y2_N16; Fanout = 3; COMB Node = 'bus_reg[3]~48'
        Info: 6: + IC(1.413 ns) + CELL(0.460 ns) = 17.214 ns; Loc. = LCFF_X20_Y1_N29; Fanout = 1; REG Node = 'r2[3]'
        Info: Total cell delay = 3.117 ns ( 18.11 % )
        Info: Total interconnect delay = 14.097 ns ( 81.89 % )
    Info: + Micro setup delay of destination is -0.040 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.769 ns
        Info: 1: + IC(0.000 ns) + CELL(1.110 ns) = 1.110 ns; Loc. = PIN_91; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.253 ns; Loc. = CLKCTRL_G6; Fanout = 24; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.850 ns) + CELL(0.666 ns) = 2.769 ns; Loc. = LCFF_X20_Y1_N29; Fanout = 1; REG Node = 'r2[3]'
        Info: Total cell delay = 1.776 ns ( 64.14 % )
        Info: Total interconnect delay = 0.993 ns ( 35.86 % )
Info: tco from clock "clk" to destination pin "l[3]" through register "r1[3]" is 10.948 ns
    Info: + Longest clock path from clock "clk" to source register is 2.772 ns
        Info: 1: + IC(0.000 ns) + CELL(1.110 ns) = 1.110 ns; Loc. = PIN_91; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.253 ns; Loc. = CLKCTRL_G6; Fanout = 24; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.853 ns) + CELL(0.666 ns) = 2.772 ns; Loc. = LCFF_X26_Y2_N29; Fanout = 1; REG Node = 'r1[3]'
        Info: Total cell delay = 1.776 ns ( 64.07 % )
        Info: Total interconnect delay = 0.996 ns ( 35.93 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 7.872 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X26_Y2_N29; Fanout = 1; REG Node = 'r1[3]'
        Info: 2: + IC(0.429 ns) + CELL(0.206 ns) = 0.635 ns; Loc. = LCCOMB_X26_Y2_N22; Fanout = 1; COMB Node = 'bus_reg[3]~35'
        Info: 3: + IC(1.782 ns) + CELL(0.206 ns) = 2.623 ns; Loc. = LCCOMB_X20_Y1_N28; Fanout = 2; COMB Node = 'bus_reg[3]~36'
        Info: 4: + IC(2.193 ns) + CELL(3.056 ns) = 7.872 ns; Loc. = PIN_94; Fanout = 0; PIN Node = 'l[3]'
        Info: Total cell delay = 3.468 ns ( 44.05 % )
        Info: Total interconnect delay = 4.404 ns ( 55.95 % )
Info: Longest tpd from source pin "sw_bus" to destination pin "l[3]" is 18.604 ns
    Info: 1: + IC(0.000 ns) + CELL(0.944 ns) = 0.944 ns; Loc. = PIN_48; Fanout = 3; PIN Node = 'sw_bus'
    Info: 2: + IC(6.835 ns) + CELL(0.650 ns) = 8.429 ns; Loc. = LCCOMB_X20_Y1_N12; Fanout = 12; COMB Node = 'bus_reg[0]~28'
    Info: 3: + IC(2.287 ns) + CELL(0.651 ns) = 11.367 ns; Loc. = LCCOMB_X26_Y2_N22; Fanout = 1; COMB Node = 'bus_reg[3]~35'
    Info: 4: + IC(1.782 ns) + CELL(0.206 ns) = 13.355 ns; Loc. = LCCOMB_X20_Y1_N28; Fanout = 2; COMB Node = 'bus_reg[3]~36'
    Info: 5: + IC(2.193 ns) + CELL(3.056 ns) = 18.604 ns; Loc. = PIN_94; Fanout = 0; PIN Node = 'l[3]'
    Info: Total cell delay = 5.507 ns ( 29.60 % )
    Info: Total interconnect delay = 13.097 ns ( 70.40 % )
Info: th for register "r1[5]" (data pin = "lddr[1]", clock pin = "clk") is -5.345 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.769 ns
        Info: 1: + IC(0.000 ns) + CELL(1.110 ns) = 1.110 ns; Loc. = PIN_91; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.253 ns; Loc. = CLKCTRL_G6; Fanout = 24; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.850 ns) + CELL(0.666 ns) = 2.769 ns; Loc. = LCFF_X20_Y1_N9; Fanout = 1; REG Node = 'r1[5]'
        Info: Total cell delay = 1.776 ns ( 64.14 % )
        Info: Total interconnect delay = 0.993 ns ( 35.86 % )
    Info: + Micro hold delay of destination is 0.306 ns
    Info: - Shortest pin to register delay is 8.420 ns
        Info: 1: + IC(0.000 ns) + CELL(0.934 ns) = 0.934 ns; Loc. = PIN_57; Fanout = 10; PIN Node = 'lddr[1]'
        Info: 2: + IC(6.631 ns) + CELL(0.855 ns) = 8.420 ns; Loc. = LCFF_X20_Y1_N9; Fanout = 1; REG Node = 'r1[5]'
        Info: Total cell delay = 1.789 ns ( 21.25 % )
        Info: Total interconnect delay = 6.631 ns ( 78.75 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 190 megabytes
    Info: Processing ended: Thu Oct 21 21:45:42 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


