// Generated by CIRCT firtool-1.62.0
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
//`ifndef SYNTHESIS
//  `ifndef ENABLE_INITIAL_MEM_
//    `define ENABLE_INITIAL_MEM_
//  `endif // not def ENABLE_INITIAL_MEM_
//`endif // not def SYNTHESIS
`define ENABLE_INITIAL_MEM_
// Standard header to adapt well known macros for prints and assertions.

// Users can define 'ASSERT_VERBOSE_COND' to add an extra gate to assert error printing.
`ifndef ASSERT_VERBOSE_COND_
  `ifdef ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ (`ASSERT_VERBOSE_COND)
  `else  // ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ 1
  `endif // ASSERT_VERBOSE_COND
`endif // not def ASSERT_VERBOSE_COND_

// Users can define 'STOP_COND' to add an extra gate to stop conditions.
`ifndef STOP_COND_
  `ifdef STOP_COND
    `define STOP_COND_ (`STOP_COND)
  `else  // STOP_COND
    `define STOP_COND_ 1
  `endif // STOP_COND
`endif // not def STOP_COND_

module MaskSlice(	// \\src\\main\\scala\\comvis\\MaskSlice.scala:6:7
  input  [31:0] io_maskSlice,	// \\src\\main\\scala\\comvis\\MaskSlice.scala:7:14
                io_imgSlice,	// \\src\\main\\scala\\comvis\\MaskSlice.scala:7:14
  output [5:0]  io_confidence	// \\src\\main\\scala\\comvis\\MaskSlice.scala:7:14
);

  wire [31:0] invResult = io_maskSlice ^ ~io_imgSlice;	// \\src\\main\\scala\\comvis\\MaskSlice.scala:21:19
  assign io_confidence =
    {1'h0,
     {1'h0,
      {1'h0,
       {1'h0, {1'h0, invResult[0]} + {1'h0, invResult[1]}}
         + {1'h0, {1'h0, invResult[2]} + {1'h0, invResult[3]}}}
        + {1'h0,
           {1'h0, {1'h0, invResult[4]} + {1'h0, invResult[5]}}
             + {1'h0, {1'h0, invResult[6]} + {1'h0, invResult[7]}}}}
       + {1'h0,
          {1'h0,
           {1'h0, {1'h0, invResult[8]} + {1'h0, invResult[9]}}
             + {1'h0, {1'h0, invResult[10]} + {1'h0, invResult[11]}}}
            + {1'h0,
               {1'h0, {1'h0, invResult[12]} + {1'h0, invResult[13]}}
                 + {1'h0, {1'h0, invResult[14]} + {1'h0, invResult[15]}}}}}
    + {1'h0,
       {1'h0,
        {1'h0,
         {1'h0, {1'h0, invResult[16]} + {1'h0, invResult[17]}}
           + {1'h0, {1'h0, invResult[18]} + {1'h0, invResult[19]}}}
          + {1'h0,
             {1'h0, {1'h0, invResult[20]} + {1'h0, invResult[21]}}
               + {1'h0, {1'h0, invResult[22]} + {1'h0, invResult[23]}}}}
         + {1'h0,
            {1'h0,
             {1'h0, {1'h0, invResult[24]} + {1'h0, invResult[25]}}
               + {1'h0, {1'h0, invResult[26]} + {1'h0, invResult[27]}}}
              + {1'h0,
                 {1'h0, {1'h0, invResult[28]} + {1'h0, invResult[29]}}
                   + {1'h0, {1'h0, invResult[30]} + {1'h0, invResult[31]}}}}};	// \\src\\main\\scala\\comvis\\MaskSlice.scala:6:7, :21:19, :24:28
endmodule

module MaskerTop(	// \\src\\main\\scala\\comvis\\MaskerTop.scala:6:7
  input         clock,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:6:7
                reset,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:6:7
                io_extIn_start,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
  output        io_memOut_rdEn,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
  output [4:0]  io_memOut_rdAddrIdx,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
  input  [31:0] io_din_imgData,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_0_0,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_0_1,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_0_2,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_0_3,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_0_4,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_0_5,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_0_6,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_0_7,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_0_8,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_0_9,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_1_0,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_1_1,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_1_2,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_1_3,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_1_4,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_1_5,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_1_6,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_1_7,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_1_8,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_1_9,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_2_0,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_2_1,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_2_2,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_2_3,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_2_4,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_2_5,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_2_6,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_2_7,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_2_8,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_2_9,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_3_0,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_3_1,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_3_2,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_3_3,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_3_4,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_3_5,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_3_6,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_3_7,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_3_8,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_3_9,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_4_0,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_4_1,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_4_2,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_4_3,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_4_4,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_4_5,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_4_6,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_4_7,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_4_8,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_4_9,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_5_0,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_5_1,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_5_2,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_5_3,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_5_4,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_5_5,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_5_6,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_5_7,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_5_8,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_5_9,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_6_0,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_6_1,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_6_2,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_6_3,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_6_4,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_6_5,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_6_6,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_6_7,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_6_8,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_6_9,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_7_0,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_7_1,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_7_2,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_7_3,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_7_4,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_7_5,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_7_6,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_7_7,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_7_8,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_7_9,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_8_0,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_8_1,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_8_2,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_8_3,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_8_4,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_8_5,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_8_6,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_8_7,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_8_8,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_8_9,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_9_0,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_9_1,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_9_2,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_9_3,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_9_4,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_9_5,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_9_6,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_9_7,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_9_8,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_din_templateData_9_9,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
  output        io_out_valid,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_done,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
  output [5:0]  io_out_sliceConf_0_0,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_0_1,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_0_2,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_0_3,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_0_4,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_0_5,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_0_6,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_0_7,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_0_8,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_0_9,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_1_0,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_1_1,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_1_2,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_1_3,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_1_4,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_1_5,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_1_6,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_1_7,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_1_8,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_1_9,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_2_0,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_2_1,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_2_2,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_2_3,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_2_4,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_2_5,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_2_6,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_2_7,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_2_8,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_2_9,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_3_0,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_3_1,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_3_2,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_3_3,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_3_4,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_3_5,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_3_6,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_3_7,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_3_8,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_3_9,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_4_0,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_4_1,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_4_2,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_4_3,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_4_4,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_4_5,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_4_6,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_4_7,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_4_8,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_4_9,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_5_0,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_5_1,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_5_2,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_5_3,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_5_4,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_5_5,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_5_6,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_5_7,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_5_8,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_5_9,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_6_0,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_6_1,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_6_2,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_6_3,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_6_4,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_6_5,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_6_6,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_6_7,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_6_8,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_6_9,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_7_0,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_7_1,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_7_2,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_7_3,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_7_4,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_7_5,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_7_6,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_7_7,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_7_8,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_7_9,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_8_0,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_8_1,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_8_2,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_8_3,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_8_4,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_8_5,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_8_6,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_8_7,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_8_8,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_8_9,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_9_0,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_9_1,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_9_2,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_9_3,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_9_4,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_9_5,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_9_6,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_9_7,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_9_8,	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
                io_out_sliceConf_9_9	// \\src\\main\\scala\\comvis\\MaskerTop.scala:7:14
);

  reg  [5:0] sliceCnt;	// \\src\\main\\scala\\comvis\\MaskerTop.scala:31:25
  reg  [1:0] stateReg;	// \\src\\main\\scala\\comvis\\MaskerTop.scala:37:25
  wire       _GEN = stateReg == 2'h0;	// \\src\\main\\scala\\comvis\\MaskerTop.scala:37:25, :45:20, :51:20
  wire       _GEN_0 = stateReg == 2'h1;	// \\src\\main\\scala\\comvis\\MaskerTop.scala:37:25, :45:20, :48:18
  wire       _GEN_1 = stateReg == 2'h2;	// \\src\\main\\scala\\comvis\\MaskerTop.scala:37:25, :45:20, :57:22
  always @(posedge clock) begin	// \\src\\main\\scala\\comvis\\MaskerTop.scala:6:7
    if (reset) begin	// \\src\\main\\scala\\comvis\\MaskerTop.scala:6:7
      sliceCnt <= 6'h0;	// \\src\\main\\scala\\comvis\\MaskerTop.scala:31:25
      stateReg <= 2'h0;	// \\src\\main\\scala\\comvis\\MaskerTop.scala:37:25, :51:20
    end
    else begin	// \\src\\main\\scala\\comvis\\MaskerTop.scala:6:7
      automatic logic            _GEN_2;	// \\src\\main\\scala\\comvis\\MaskerTop.scala:66:21
      automatic logic [3:0][5:0] _GEN_3;	// \\src\\main\\scala\\comvis\\MaskerTop.scala:31:25, :45:20, :56:22, :66:43
      automatic logic [3:0][1:0] _GEN_4;	// \\src\\main\\scala\\comvis\\MaskerTop.scala:37:25, :45:20, :47:28, :57:22, :66:43, :75:20
      _GEN_2 = sliceCnt == 6'h1F;	// \\src\\main\\scala\\comvis\\MaskerTop.scala:31:25, :66:{21,36}
      _GEN_3 =
        {{sliceCnt}, {_GEN_2 ? 6'h0 : sliceCnt + 6'h1}, {sliceCnt + 6'h1}, {sliceCnt}};	// \\src\\main\\scala\\comvis\\MaskerTop.scala:31:25, :45:20, :56:{22,34}, :63:{22,34}, :66:{21,43}, :67:18
      sliceCnt <= _GEN_3[stateReg];	// \\src\\main\\scala\\comvis\\MaskerTop.scala:31:25, :37:25, :45:20, :56:22, :66:43
      _GEN_4 = {{2'h0}, {{1'h1, _GEN_2}}, {2'h2}, {{1'h0, io_extIn_start}}};	// \\src\\main\\scala\\comvis\\MaskerTop.scala:6:7, :37:25, :45:20, :47:28, :48:18, :51:20, :57:22, :64:22, :66:{21,43}, :68:18, :75:20
      stateReg <= _GEN_4[stateReg];	// \\src\\main\\scala\\comvis\\MaskerTop.scala:37:25, :45:20, :47:28, :57:22, :66:43, :75:20
    end
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_	// \\src\\main\\scala\\comvis\\MaskerTop.scala:6:7
    `ifdef FIRRTL_BEFORE_INITIAL	// \\src\\main\\scala\\comvis\\MaskerTop.scala:6:7
      `FIRRTL_BEFORE_INITIAL	// \\src\\main\\scala\\comvis\\MaskerTop.scala:6:7
    `endif // FIRRTL_BEFORE_INITIAL
    initial begin	// \\src\\main\\scala\\comvis\\MaskerTop.scala:6:7
      automatic logic [31:0] _RANDOM[0:0];	// \\src\\main\\scala\\comvis\\MaskerTop.scala:6:7
      `ifdef INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\comvis\\MaskerTop.scala:6:7
        `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\comvis\\MaskerTop.scala:6:7
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\comvis\\MaskerTop.scala:6:7
        _RANDOM[/*Zero width*/ 1'b0] = `RANDOM;	// \\src\\main\\scala\\comvis\\MaskerTop.scala:6:7
        sliceCnt = _RANDOM[/*Zero width*/ 1'b0][5:0];	// \\src\\main\\scala\\comvis\\MaskerTop.scala:6:7, :31:25
        stateReg = _RANDOM[/*Zero width*/ 1'b0][7:6];	// \\src\\main\\scala\\comvis\\MaskerTop.scala:6:7, :31:25, :37:25
      `endif // RANDOMIZE_REG_INIT
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL	// \\src\\main\\scala\\comvis\\MaskerTop.scala:6:7
      `FIRRTL_AFTER_INITIAL	// \\src\\main\\scala\\comvis\\MaskerTop.scala:6:7
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  MaskSlice masks_0_0 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_0_0),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_0_0)
  );
  MaskSlice masks_0_1 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_0_1),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_0_1)
  );
  MaskSlice masks_0_2 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_0_2),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_0_2)
  );
  MaskSlice masks_0_3 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_0_3),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_0_3)
  );
  MaskSlice masks_0_4 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_0_4),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_0_4)
  );
  MaskSlice masks_0_5 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_0_5),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_0_5)
  );
  MaskSlice masks_0_6 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_0_6),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_0_6)
  );
  MaskSlice masks_0_7 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_0_7),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_0_7)
  );
  MaskSlice masks_0_8 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_0_8),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_0_8)
  );
  MaskSlice masks_0_9 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_0_9),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_0_9)
  );
  MaskSlice masks_1_0 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_1_0),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_1_0)
  );
  MaskSlice masks_1_1 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_1_1),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_1_1)
  );
  MaskSlice masks_1_2 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_1_2),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_1_2)
  );
  MaskSlice masks_1_3 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_1_3),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_1_3)
  );
  MaskSlice masks_1_4 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_1_4),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_1_4)
  );
  MaskSlice masks_1_5 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_1_5),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_1_5)
  );
  MaskSlice masks_1_6 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_1_6),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_1_6)
  );
  MaskSlice masks_1_7 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_1_7),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_1_7)
  );
  MaskSlice masks_1_8 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_1_8),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_1_8)
  );
  MaskSlice masks_1_9 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_1_9),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_1_9)
  );
  MaskSlice masks_2_0 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_2_0),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_2_0)
  );
  MaskSlice masks_2_1 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_2_1),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_2_1)
  );
  MaskSlice masks_2_2 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_2_2),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_2_2)
  );
  MaskSlice masks_2_3 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_2_3),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_2_3)
  );
  MaskSlice masks_2_4 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_2_4),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_2_4)
  );
  MaskSlice masks_2_5 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_2_5),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_2_5)
  );
  MaskSlice masks_2_6 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_2_6),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_2_6)
  );
  MaskSlice masks_2_7 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_2_7),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_2_7)
  );
  MaskSlice masks_2_8 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_2_8),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_2_8)
  );
  MaskSlice masks_2_9 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_2_9),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_2_9)
  );
  MaskSlice masks_3_0 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_3_0),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_3_0)
  );
  MaskSlice masks_3_1 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_3_1),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_3_1)
  );
  MaskSlice masks_3_2 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_3_2),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_3_2)
  );
  MaskSlice masks_3_3 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_3_3),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_3_3)
  );
  MaskSlice masks_3_4 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_3_4),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_3_4)
  );
  MaskSlice masks_3_5 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_3_5),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_3_5)
  );
  MaskSlice masks_3_6 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_3_6),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_3_6)
  );
  MaskSlice masks_3_7 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_3_7),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_3_7)
  );
  MaskSlice masks_3_8 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_3_8),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_3_8)
  );
  MaskSlice masks_3_9 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_3_9),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_3_9)
  );
  MaskSlice masks_4_0 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_4_0),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_4_0)
  );
  MaskSlice masks_4_1 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_4_1),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_4_1)
  );
  MaskSlice masks_4_2 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_4_2),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_4_2)
  );
  MaskSlice masks_4_3 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_4_3),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_4_3)
  );
  MaskSlice masks_4_4 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_4_4),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_4_4)
  );
  MaskSlice masks_4_5 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_4_5),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_4_5)
  );
  MaskSlice masks_4_6 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_4_6),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_4_6)
  );
  MaskSlice masks_4_7 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_4_7),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_4_7)
  );
  MaskSlice masks_4_8 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_4_8),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_4_8)
  );
  MaskSlice masks_4_9 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_4_9),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_4_9)
  );
  MaskSlice masks_5_0 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_5_0),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_5_0)
  );
  MaskSlice masks_5_1 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_5_1),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_5_1)
  );
  MaskSlice masks_5_2 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_5_2),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_5_2)
  );
  MaskSlice masks_5_3 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_5_3),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_5_3)
  );
  MaskSlice masks_5_4 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_5_4),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_5_4)
  );
  MaskSlice masks_5_5 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_5_5),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_5_5)
  );
  MaskSlice masks_5_6 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_5_6),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_5_6)
  );
  MaskSlice masks_5_7 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_5_7),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_5_7)
  );
  MaskSlice masks_5_8 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_5_8),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_5_8)
  );
  MaskSlice masks_5_9 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_5_9),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_5_9)
  );
  MaskSlice masks_6_0 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_6_0),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_6_0)
  );
  MaskSlice masks_6_1 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_6_1),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_6_1)
  );
  MaskSlice masks_6_2 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_6_2),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_6_2)
  );
  MaskSlice masks_6_3 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_6_3),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_6_3)
  );
  MaskSlice masks_6_4 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_6_4),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_6_4)
  );
  MaskSlice masks_6_5 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_6_5),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_6_5)
  );
  MaskSlice masks_6_6 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_6_6),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_6_6)
  );
  MaskSlice masks_6_7 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_6_7),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_6_7)
  );
  MaskSlice masks_6_8 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_6_8),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_6_8)
  );
  MaskSlice masks_6_9 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_6_9),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_6_9)
  );
  MaskSlice masks_7_0 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_7_0),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_7_0)
  );
  MaskSlice masks_7_1 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_7_1),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_7_1)
  );
  MaskSlice masks_7_2 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_7_2),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_7_2)
  );
  MaskSlice masks_7_3 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_7_3),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_7_3)
  );
  MaskSlice masks_7_4 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_7_4),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_7_4)
  );
  MaskSlice masks_7_5 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_7_5),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_7_5)
  );
  MaskSlice masks_7_6 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_7_6),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_7_6)
  );
  MaskSlice masks_7_7 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_7_7),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_7_7)
  );
  MaskSlice masks_7_8 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_7_8),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_7_8)
  );
  MaskSlice masks_7_9 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_7_9),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_7_9)
  );
  MaskSlice masks_8_0 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_8_0),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_8_0)
  );
  MaskSlice masks_8_1 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_8_1),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_8_1)
  );
  MaskSlice masks_8_2 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_8_2),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_8_2)
  );
  MaskSlice masks_8_3 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_8_3),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_8_3)
  );
  MaskSlice masks_8_4 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_8_4),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_8_4)
  );
  MaskSlice masks_8_5 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_8_5),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_8_5)
  );
  MaskSlice masks_8_6 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_8_6),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_8_6)
  );
  MaskSlice masks_8_7 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_8_7),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_8_7)
  );
  MaskSlice masks_8_8 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_8_8),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_8_8)
  );
  MaskSlice masks_8_9 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_8_9),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_8_9)
  );
  MaskSlice masks_9_0 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_9_0),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_9_0)
  );
  MaskSlice masks_9_1 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_9_1),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_9_1)
  );
  MaskSlice masks_9_2 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_9_2),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_9_2)
  );
  MaskSlice masks_9_3 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_9_3),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_9_3)
  );
  MaskSlice masks_9_4 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_9_4),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_9_4)
  );
  MaskSlice masks_9_5 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_9_5),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_9_5)
  );
  MaskSlice masks_9_6 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_9_6),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_9_6)
  );
  MaskSlice masks_9_7 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_9_7),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_9_7)
  );
  MaskSlice masks_9_8 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_9_8),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_9_8)
  );
  MaskSlice masks_9_9 (	// \\src\\main\\scala\\comvis\\MaskerTop.scala:16:11
    .io_maskSlice  (io_din_templateData_9_9),
    .io_imgSlice   (io_din_imgData),
    .io_confidence (io_out_sliceConf_9_9)
  );
  assign io_memOut_rdEn = ~_GEN & (_GEN_0 | _GEN_1);	// \\src\\main\\scala\\comvis\\MaskerTop.scala:6:7, :42:23, :45:20, :55:22
  assign io_memOut_rdAddrIdx = sliceCnt[4:0];	// \\src\\main\\scala\\comvis\\MaskerTop.scala:6:7, :31:25, :43:23
  assign io_out_valid = ~(_GEN | _GEN_0) & (_GEN_1 | (&stateReg));	// \\src\\main\\scala\\comvis\\MaskerTop.scala:6:7, :37:25, :41:23, :45:20, :61:22
  assign io_out_done = ~(_GEN | _GEN_0 | _GEN_1) & (&stateReg);	// \\src\\main\\scala\\comvis\\MaskerTop.scala:6:7, :37:25, :40:23, :45:20
endmodule

module Accumulator(	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7
  input         clock,	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7
                reset,	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7
                io_din_valid,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_done,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
  input  [5:0]  io_din_sliceConf_0_0,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_0_1,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_0_2,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_0_3,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_0_4,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_0_5,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_0_6,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_0_7,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_0_8,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_0_9,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_1_0,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_1_1,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_1_2,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_1_3,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_1_4,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_1_5,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_1_6,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_1_7,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_1_8,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_1_9,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_2_0,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_2_1,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_2_2,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_2_3,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_2_4,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_2_5,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_2_6,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_2_7,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_2_8,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_2_9,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_3_0,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_3_1,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_3_2,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_3_3,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_3_4,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_3_5,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_3_6,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_3_7,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_3_8,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_3_9,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_4_0,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_4_1,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_4_2,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_4_3,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_4_4,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_4_5,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_4_6,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_4_7,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_4_8,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_4_9,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_5_0,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_5_1,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_5_2,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_5_3,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_5_4,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_5_5,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_5_6,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_5_7,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_5_8,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_5_9,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_6_0,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_6_1,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_6_2,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_6_3,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_6_4,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_6_5,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_6_6,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_6_7,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_6_8,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_6_9,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_7_0,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_7_1,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_7_2,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_7_3,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_7_4,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_7_5,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_7_6,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_7_7,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_7_8,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_7_9,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_8_0,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_8_1,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_8_2,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_8_3,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_8_4,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_8_5,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_8_6,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_8_7,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_8_8,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_8_9,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_9_0,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_9_1,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_9_2,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_9_3,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_9_4,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_9_5,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_9_6,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_9_7,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_9_8,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_din_sliceConf_9_9,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
  output        io_out_valid,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
  output [13:0] io_out_confScore_0,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_out_confScore_1,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_out_confScore_2,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_out_confScore_3,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_out_confScore_4,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_out_confScore_5,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_out_confScore_6,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_out_confScore_7,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_out_confScore_8,	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
                io_out_confScore_9	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
);

  reg [13:0] accumulation_0;	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:29
  reg [13:0] accumulation_1;	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:29
  reg [13:0] accumulation_2;	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:29
  reg [13:0] accumulation_3;	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:29
  reg [13:0] accumulation_4;	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:29
  reg [13:0] accumulation_5;	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:29
  reg [13:0] accumulation_6;	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:29
  reg [13:0] accumulation_7;	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:29
  reg [13:0] accumulation_8;	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:29
  reg [13:0] accumulation_9;	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:29
  reg        io_out_valid_REG;	// \\src\\main\\scala\\comvis\\Accumulator.scala:28:30
  always @(posedge clock) begin	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7
    if (reset) begin	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7
      accumulation_0 <= 14'h0;	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:{29,37}
      accumulation_1 <= 14'h0;	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:{29,37}
      accumulation_2 <= 14'h0;	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:{29,37}
      accumulation_3 <= 14'h0;	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:{29,37}
      accumulation_4 <= 14'h0;	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:{29,37}
      accumulation_5 <= 14'h0;	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:{29,37}
      accumulation_6 <= 14'h0;	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:{29,37}
      accumulation_7 <= 14'h0;	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:{29,37}
      accumulation_8 <= 14'h0;	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:{29,37}
      accumulation_9 <= 14'h0;	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:{29,37}
    end
    else if (io_din_valid) begin	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
      accumulation_0 <=
        accumulation_0
        + {4'h0,
           {2'h0,
            {1'h0, {1'h0, io_din_sliceConf_0_0} + {1'h0, io_din_sliceConf_0_1}}
              + {1'h0, {1'h0, io_din_sliceConf_0_2} + {1'h0, io_din_sliceConf_0_3}}}
             + {1'h0,
                {2'h0, {1'h0, io_din_sliceConf_0_4} + {1'h0, io_din_sliceConf_0_5}}
                  + {1'h0,
                     {1'h0, {1'h0, io_din_sliceConf_0_6} + {1'h0, io_din_sliceConf_0_7}}
                       + {1'h0,
                          {1'h0, io_din_sliceConf_0_8} + {1'h0, io_din_sliceConf_0_9}}}}};	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:29, :18:54, :20:42
      accumulation_1 <=
        accumulation_1
        + {4'h0,
           {2'h0,
            {1'h0, {1'h0, io_din_sliceConf_1_0} + {1'h0, io_din_sliceConf_1_1}}
              + {1'h0, {1'h0, io_din_sliceConf_1_2} + {1'h0, io_din_sliceConf_1_3}}}
             + {1'h0,
                {2'h0, {1'h0, io_din_sliceConf_1_4} + {1'h0, io_din_sliceConf_1_5}}
                  + {1'h0,
                     {1'h0, {1'h0, io_din_sliceConf_1_6} + {1'h0, io_din_sliceConf_1_7}}
                       + {1'h0,
                          {1'h0, io_din_sliceConf_1_8} + {1'h0, io_din_sliceConf_1_9}}}}};	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:29, :18:54, :20:42
      accumulation_2 <=
        accumulation_2
        + {4'h0,
           {2'h0,
            {1'h0, {1'h0, io_din_sliceConf_2_0} + {1'h0, io_din_sliceConf_2_1}}
              + {1'h0, {1'h0, io_din_sliceConf_2_2} + {1'h0, io_din_sliceConf_2_3}}}
             + {1'h0,
                {2'h0, {1'h0, io_din_sliceConf_2_4} + {1'h0, io_din_sliceConf_2_5}}
                  + {1'h0,
                     {1'h0, {1'h0, io_din_sliceConf_2_6} + {1'h0, io_din_sliceConf_2_7}}
                       + {1'h0,
                          {1'h0, io_din_sliceConf_2_8} + {1'h0, io_din_sliceConf_2_9}}}}};	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:29, :18:54, :20:42
      accumulation_3 <=
        accumulation_3
        + {4'h0,
           {2'h0,
            {1'h0, {1'h0, io_din_sliceConf_3_0} + {1'h0, io_din_sliceConf_3_1}}
              + {1'h0, {1'h0, io_din_sliceConf_3_2} + {1'h0, io_din_sliceConf_3_3}}}
             + {1'h0,
                {2'h0, {1'h0, io_din_sliceConf_3_4} + {1'h0, io_din_sliceConf_3_5}}
                  + {1'h0,
                     {1'h0, {1'h0, io_din_sliceConf_3_6} + {1'h0, io_din_sliceConf_3_7}}
                       + {1'h0,
                          {1'h0, io_din_sliceConf_3_8} + {1'h0, io_din_sliceConf_3_9}}}}};	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:29, :18:54, :20:42
      accumulation_4 <=
        accumulation_4
        + {4'h0,
           {2'h0,
            {1'h0, {1'h0, io_din_sliceConf_4_0} + {1'h0, io_din_sliceConf_4_1}}
              + {1'h0, {1'h0, io_din_sliceConf_4_2} + {1'h0, io_din_sliceConf_4_3}}}
             + {1'h0,
                {2'h0, {1'h0, io_din_sliceConf_4_4} + {1'h0, io_din_sliceConf_4_5}}
                  + {1'h0,
                     {1'h0, {1'h0, io_din_sliceConf_4_6} + {1'h0, io_din_sliceConf_4_7}}
                       + {1'h0,
                          {1'h0, io_din_sliceConf_4_8} + {1'h0, io_din_sliceConf_4_9}}}}};	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:29, :18:54, :20:42
      accumulation_5 <=
        accumulation_5
        + {4'h0,
           {2'h0,
            {1'h0, {1'h0, io_din_sliceConf_5_0} + {1'h0, io_din_sliceConf_5_1}}
              + {1'h0, {1'h0, io_din_sliceConf_5_2} + {1'h0, io_din_sliceConf_5_3}}}
             + {1'h0,
                {2'h0, {1'h0, io_din_sliceConf_5_4} + {1'h0, io_din_sliceConf_5_5}}
                  + {1'h0,
                     {1'h0, {1'h0, io_din_sliceConf_5_6} + {1'h0, io_din_sliceConf_5_7}}
                       + {1'h0,
                          {1'h0, io_din_sliceConf_5_8} + {1'h0, io_din_sliceConf_5_9}}}}};	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:29, :18:54, :20:42
      accumulation_6 <=
        accumulation_6
        + {4'h0,
           {2'h0,
            {1'h0, {1'h0, io_din_sliceConf_6_0} + {1'h0, io_din_sliceConf_6_1}}
              + {1'h0, {1'h0, io_din_sliceConf_6_2} + {1'h0, io_din_sliceConf_6_3}}}
             + {1'h0,
                {2'h0, {1'h0, io_din_sliceConf_6_4} + {1'h0, io_din_sliceConf_6_5}}
                  + {1'h0,
                     {1'h0, {1'h0, io_din_sliceConf_6_6} + {1'h0, io_din_sliceConf_6_7}}
                       + {1'h0,
                          {1'h0, io_din_sliceConf_6_8} + {1'h0, io_din_sliceConf_6_9}}}}};	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:29, :18:54, :20:42
      accumulation_7 <=
        accumulation_7
        + {4'h0,
           {2'h0,
            {1'h0, {1'h0, io_din_sliceConf_7_0} + {1'h0, io_din_sliceConf_7_1}}
              + {1'h0, {1'h0, io_din_sliceConf_7_2} + {1'h0, io_din_sliceConf_7_3}}}
             + {1'h0,
                {2'h0, {1'h0, io_din_sliceConf_7_4} + {1'h0, io_din_sliceConf_7_5}}
                  + {1'h0,
                     {1'h0, {1'h0, io_din_sliceConf_7_6} + {1'h0, io_din_sliceConf_7_7}}
                       + {1'h0,
                          {1'h0, io_din_sliceConf_7_8} + {1'h0, io_din_sliceConf_7_9}}}}};	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:29, :18:54, :20:42
      accumulation_8 <=
        accumulation_8
        + {4'h0,
           {2'h0,
            {1'h0, {1'h0, io_din_sliceConf_8_0} + {1'h0, io_din_sliceConf_8_1}}
              + {1'h0, {1'h0, io_din_sliceConf_8_2} + {1'h0, io_din_sliceConf_8_3}}}
             + {1'h0,
                {2'h0, {1'h0, io_din_sliceConf_8_4} + {1'h0, io_din_sliceConf_8_5}}
                  + {1'h0,
                     {1'h0, {1'h0, io_din_sliceConf_8_6} + {1'h0, io_din_sliceConf_8_7}}
                       + {1'h0,
                          {1'h0, io_din_sliceConf_8_8} + {1'h0, io_din_sliceConf_8_9}}}}};	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:29, :18:54, :20:42
      accumulation_9 <=
        accumulation_9
        + {4'h0,
           {2'h0,
            {1'h0, {1'h0, io_din_sliceConf_9_0} + {1'h0, io_din_sliceConf_9_1}}
              + {1'h0, {1'h0, io_din_sliceConf_9_2} + {1'h0, io_din_sliceConf_9_3}}}
             + {1'h0,
                {2'h0, {1'h0, io_din_sliceConf_9_4} + {1'h0, io_din_sliceConf_9_5}}
                  + {1'h0,
                     {1'h0, {1'h0, io_din_sliceConf_9_6} + {1'h0, io_din_sliceConf_9_7}}
                       + {1'h0,
                          {1'h0, io_din_sliceConf_9_8} + {1'h0, io_din_sliceConf_9_9}}}}};	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:29, :18:54, :20:42
    end
    else begin	// \\src\\main\\scala\\comvis\\Accumulator.scala:7:14
      accumulation_0 <= 14'h0;	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:{29,37}
      accumulation_1 <= 14'h0;	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:{29,37}
      accumulation_2 <= 14'h0;	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:{29,37}
      accumulation_3 <= 14'h0;	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:{29,37}
      accumulation_4 <= 14'h0;	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:{29,37}
      accumulation_5 <= 14'h0;	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:{29,37}
      accumulation_6 <= 14'h0;	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:{29,37}
      accumulation_7 <= 14'h0;	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:{29,37}
      accumulation_8 <= 14'h0;	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:{29,37}
      accumulation_9 <= 14'h0;	// \\src\\main\\scala\\comvis\\Accumulator.scala:14:{29,37}
    end
    io_out_valid_REG <= io_din_done;	// \\src\\main\\scala\\comvis\\Accumulator.scala:28:30
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7
    `ifdef FIRRTL_BEFORE_INITIAL	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7
      `FIRRTL_BEFORE_INITIAL	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7
    `endif // FIRRTL_BEFORE_INITIAL
    initial begin	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7
      automatic logic [31:0] _RANDOM[0:4];	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7
      `ifdef INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7
        `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7
        for (logic [2:0] i = 3'h0; i < 3'h5; i += 3'h1) begin
          _RANDOM[i] = `RANDOM;	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7
        end	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7
        accumulation_0 = _RANDOM[3'h0][13:0];	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7, :14:29
        accumulation_1 = _RANDOM[3'h0][27:14];	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7, :14:29
        accumulation_2 = {_RANDOM[3'h0][31:28], _RANDOM[3'h1][9:0]};	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7, :14:29
        accumulation_3 = _RANDOM[3'h1][23:10];	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7, :14:29
        accumulation_4 = {_RANDOM[3'h1][31:24], _RANDOM[3'h2][5:0]};	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7, :14:29
        accumulation_5 = _RANDOM[3'h2][19:6];	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7, :14:29
        accumulation_6 = {_RANDOM[3'h2][31:20], _RANDOM[3'h3][1:0]};	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7, :14:29
        accumulation_7 = _RANDOM[3'h3][15:2];	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7, :14:29
        accumulation_8 = _RANDOM[3'h3][29:16];	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7, :14:29
        accumulation_9 = {_RANDOM[3'h3][31:30], _RANDOM[3'h4][11:0]};	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7, :14:29
        io_out_valid_REG = _RANDOM[3'h4][12];	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7, :14:29, :28:30
      `endif // RANDOMIZE_REG_INIT
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7
      `FIRRTL_AFTER_INITIAL	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  assign io_out_valid = io_out_valid_REG;	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7, :28:30
  assign io_out_confScore_0 = accumulation_0;	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7, :14:29
  assign io_out_confScore_1 = accumulation_1;	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7, :14:29
  assign io_out_confScore_2 = accumulation_2;	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7, :14:29
  assign io_out_confScore_3 = accumulation_3;	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7, :14:29
  assign io_out_confScore_4 = accumulation_4;	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7, :14:29
  assign io_out_confScore_5 = accumulation_5;	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7, :14:29
  assign io_out_confScore_6 = accumulation_6;	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7, :14:29
  assign io_out_confScore_7 = accumulation_7;	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7, :14:29
  assign io_out_confScore_8 = accumulation_8;	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7, :14:29
  assign io_out_confScore_9 = accumulation_9;	// \\src\\main\\scala\\comvis\\Accumulator.scala:6:7, :14:29
endmodule

module Eval(	// \\src\\main\\scala\\comvis\\Eval.scala:6:7
  input         clock,	// \\src\\main\\scala\\comvis\\Eval.scala:6:7
                reset,	// \\src\\main\\scala\\comvis\\Eval.scala:6:7
                io_in_valid,	// \\src\\main\\scala\\comvis\\Eval.scala:9:14
  input  [13:0] io_in_confScore_0,	// \\src\\main\\scala\\comvis\\Eval.scala:9:14
                io_in_confScore_1,	// \\src\\main\\scala\\comvis\\Eval.scala:9:14
                io_in_confScore_2,	// \\src\\main\\scala\\comvis\\Eval.scala:9:14
                io_in_confScore_3,	// \\src\\main\\scala\\comvis\\Eval.scala:9:14
                io_in_confScore_4,	// \\src\\main\\scala\\comvis\\Eval.scala:9:14
                io_in_confScore_5,	// \\src\\main\\scala\\comvis\\Eval.scala:9:14
                io_in_confScore_6,	// \\src\\main\\scala\\comvis\\Eval.scala:9:14
                io_in_confScore_7,	// \\src\\main\\scala\\comvis\\Eval.scala:9:14
                io_in_confScore_8,	// \\src\\main\\scala\\comvis\\Eval.scala:9:14
                io_in_confScore_9,	// \\src\\main\\scala\\comvis\\Eval.scala:9:14
  output [3:0]  io_bestIdx,	// \\src\\main\\scala\\comvis\\Eval.scala:9:14
  output [13:0] io_bestScore,	// \\src\\main\\scala\\comvis\\Eval.scala:9:14
  output        io_done	// \\src\\main\\scala\\comvis\\Eval.scala:9:14
);

  reg [13:0] bestScoreReg;	// \\src\\main\\scala\\comvis\\Eval.scala:33:29
  reg [3:0]  bestIdxReg;	// \\src\\main\\scala\\comvis\\Eval.scala:34:29
  reg        doneReg;	// \\src\\main\\scala\\comvis\\Eval.scala:35:29
  always @(posedge clock) begin	// \\src\\main\\scala\\comvis\\Eval.scala:6:7
    if (reset) begin	// \\src\\main\\scala\\comvis\\Eval.scala:6:7
      bestScoreReg <= 14'h0;	// \\src\\main\\scala\\comvis\\Eval.scala:33:29
      bestIdxReg <= 4'h0;	// \\src\\main\\scala\\comvis\\Eval.scala:28:30, :34:29
      doneReg <= 1'h0;	// \\src\\main\\scala\\comvis\\Eval.scala:6:7, :35:29
    end
    else begin	// \\src\\main\\scala\\comvis\\Eval.scala:6:7
      automatic logic        takeCurr = io_in_confScore_1 > io_in_confScore_0;	// \\src\\main\\scala\\comvis\\Eval.scala:26:37
      automatic logic [13:0] newMaxScore =
        takeCurr ? io_in_confScore_1 : io_in_confScore_0;	// \\src\\main\\scala\\comvis\\Eval.scala:26:37, :27:30
      automatic logic        takeCurr_1 = io_in_confScore_2 > newMaxScore;	// \\src\\main\\scala\\comvis\\Eval.scala:26:37, :27:30
      automatic logic [13:0] newMaxScore_1 = takeCurr_1 ? io_in_confScore_2 : newMaxScore;	// \\src\\main\\scala\\comvis\\Eval.scala:26:37, :27:30
      automatic logic        takeCurr_2 = io_in_confScore_3 > newMaxScore_1;	// \\src\\main\\scala\\comvis\\Eval.scala:26:37, :27:30
      automatic logic [13:0] newMaxScore_2 =
        takeCurr_2 ? io_in_confScore_3 : newMaxScore_1;	// \\src\\main\\scala\\comvis\\Eval.scala:26:37, :27:30
      automatic logic        takeCurr_3 = io_in_confScore_4 > newMaxScore_2;	// \\src\\main\\scala\\comvis\\Eval.scala:26:37, :27:30
      automatic logic [13:0] newMaxScore_3 =
        takeCurr_3 ? io_in_confScore_4 : newMaxScore_2;	// \\src\\main\\scala\\comvis\\Eval.scala:26:37, :27:30
      automatic logic        takeCurr_4 = io_in_confScore_5 > newMaxScore_3;	// \\src\\main\\scala\\comvis\\Eval.scala:26:37, :27:30
      automatic logic [13:0] newMaxScore_4 =
        takeCurr_4 ? io_in_confScore_5 : newMaxScore_3;	// \\src\\main\\scala\\comvis\\Eval.scala:26:37, :27:30
      automatic logic        takeCurr_5 = io_in_confScore_6 > newMaxScore_4;	// \\src\\main\\scala\\comvis\\Eval.scala:26:37, :27:30
      automatic logic [13:0] newMaxScore_5 =
        takeCurr_5 ? io_in_confScore_6 : newMaxScore_4;	// \\src\\main\\scala\\comvis\\Eval.scala:26:37, :27:30
      automatic logic        takeCurr_6 = io_in_confScore_7 > newMaxScore_5;	// \\src\\main\\scala\\comvis\\Eval.scala:26:37, :27:30
      automatic logic [13:0] newMaxScore_6 =
        takeCurr_6 ? io_in_confScore_7 : newMaxScore_5;	// \\src\\main\\scala\\comvis\\Eval.scala:26:37, :27:30
      automatic logic        takeCurr_7 = io_in_confScore_8 > newMaxScore_6;	// \\src\\main\\scala\\comvis\\Eval.scala:26:37, :27:30
      automatic logic [13:0] newMaxScore_7 =
        takeCurr_7 ? io_in_confScore_8 : newMaxScore_6;	// \\src\\main\\scala\\comvis\\Eval.scala:26:37, :27:30
      automatic logic        takeCurr_8 = io_in_confScore_9 > newMaxScore_7;	// \\src\\main\\scala\\comvis\\Eval.scala:26:37, :27:30
      bestScoreReg <=
        io_in_valid ? (takeCurr_8 ? io_in_confScore_9 : newMaxScore_7) : 14'h0;	// \\src\\main\\scala\\comvis\\Eval.scala:26:37, :27:30, :33:29, :37:21, :38:18, :43:18
      bestIdxReg <=
        io_in_valid
          ? (takeCurr_8
               ? 4'h9
               : takeCurr_7
                   ? 4'h8
                   : takeCurr_6
                       ? 4'h7
                       : takeCurr_5
                           ? 4'h6
                           : takeCurr_4
                               ? 4'h5
                               : takeCurr_3
                                   ? 4'h4
                                   : takeCurr_2
                                       ? 4'h3
                                       : takeCurr_1 ? 4'h2 : {3'h0, takeCurr})
          : 4'h0;	// \\src\\main\\scala\\comvis\\Eval.scala:26:37, :28:30, :34:29, :37:21, :39:18, :44:18
      doneReg <= io_in_valid;	// \\src\\main\\scala\\comvis\\Eval.scala:35:29
    end
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_	// \\src\\main\\scala\\comvis\\Eval.scala:6:7
    `ifdef FIRRTL_BEFORE_INITIAL	// \\src\\main\\scala\\comvis\\Eval.scala:6:7
      `FIRRTL_BEFORE_INITIAL	// \\src\\main\\scala\\comvis\\Eval.scala:6:7
    `endif // FIRRTL_BEFORE_INITIAL
    initial begin	// \\src\\main\\scala\\comvis\\Eval.scala:6:7
      automatic logic [31:0] _RANDOM[0:0];	// \\src\\main\\scala\\comvis\\Eval.scala:6:7
      `ifdef INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\comvis\\Eval.scala:6:7
        `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\comvis\\Eval.scala:6:7
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\comvis\\Eval.scala:6:7
        _RANDOM[/*Zero width*/ 1'b0] = `RANDOM;	// \\src\\main\\scala\\comvis\\Eval.scala:6:7
        bestScoreReg = _RANDOM[/*Zero width*/ 1'b0][13:0];	// \\src\\main\\scala\\comvis\\Eval.scala:6:7, :33:29
        bestIdxReg = _RANDOM[/*Zero width*/ 1'b0][17:14];	// \\src\\main\\scala\\comvis\\Eval.scala:6:7, :33:29, :34:29
        doneReg = _RANDOM[/*Zero width*/ 1'b0][18];	// \\src\\main\\scala\\comvis\\Eval.scala:6:7, :33:29, :35:29
      `endif // RANDOMIZE_REG_INIT
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL	// \\src\\main\\scala\\comvis\\Eval.scala:6:7
      `FIRRTL_AFTER_INITIAL	// \\src\\main\\scala\\comvis\\Eval.scala:6:7
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  assign io_bestIdx = bestIdxReg;	// \\src\\main\\scala\\comvis\\Eval.scala:6:7, :34:29
  assign io_bestScore = bestScoreReg;	// \\src\\main\\scala\\comvis\\Eval.scala:6:7, :33:29
  assign io_done = doneReg;	// \\src\\main\\scala\\comvis\\Eval.scala:6:7, :35:29
endmodule

// VCS coverage exclude_file
module mem_32x32(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_0_0.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_0_0(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_0_0(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_0_0 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_0(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_0_1.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_0_1(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_0 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_0_1(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_0_1 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_1(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_0_2.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_0_2(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_1 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_0_2(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_0_2 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_2(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_0_3.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_0_3(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_2 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_0_3(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_0_3 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_3(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_0_4.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_0_4(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_3 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_0_4(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_0_4 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_4(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_0_5.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_0_5(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_4 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_0_5(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_0_5 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_5(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_0_6.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_0_6(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_5 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_0_6(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_0_6 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_6(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_0_7.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_0_7(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_6 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_0_7(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_0_7 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_7(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_0_8.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_0_8(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_7 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_0_8(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_0_8 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_8(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_0_9.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_0_9(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_8 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_0_9(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_0_9 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_9(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_1_0.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_1_0(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_9 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_1_0(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_1_0 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_10(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_1_1.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_1_1(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_10 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_1_1(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_1_1 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_11(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_1_2.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_1_2(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_11 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_1_2(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_1_2 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_12(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_1_3.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_1_3(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_12 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_1_3(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_1_3 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_13(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_1_4.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_1_4(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_13 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_1_4(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_1_4 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_14(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_1_5.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_1_5(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_14 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_1_5(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_1_5 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_15(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_1_6.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_1_6(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_15 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_1_6(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_1_6 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_16(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_1_7.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_1_7(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_16 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_1_7(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_1_7 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_17(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_1_8.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_1_8(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_17 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_1_8(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_1_8 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_18(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_1_9.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_1_9(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_18 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_1_9(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_1_9 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_19(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_2_0.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_2_0(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_19 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_2_0(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_2_0 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_20(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_2_1.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_2_1(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_20 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_2_1(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_2_1 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_21(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_2_2.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_2_2(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_21 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_2_2(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_2_2 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_22(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_2_3.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_2_3(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_22 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_2_3(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_2_3 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_23(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_2_4.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_2_4(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_23 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_2_4(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_2_4 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_24(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_2_5.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_2_5(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_24 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_2_5(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_2_5 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_25(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_2_6.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_2_6(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_25 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_2_6(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_2_6 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_26(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_2_7.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_2_7(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_26 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_2_7(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_2_7 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_27(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_2_8.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_2_8(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_27 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_2_8(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_2_8 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_28(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_2_9.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_2_9(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_28 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_2_9(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_2_9 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_29(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_3_0.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_3_0(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_29 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_3_0(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_3_0 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_30(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_3_1.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_3_1(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_30 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_3_1(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_3_1 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_31(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_3_2.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_3_2(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_31 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_3_2(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_3_2 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_32(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_3_3.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_3_3(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_32 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_3_3(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_3_3 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_33(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_3_4.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_3_4(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_33 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_3_4(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_3_4 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_34(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_3_5.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_3_5(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_34 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_3_5(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_3_5 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_35(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_3_6.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_3_6(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_35 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_3_6(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_3_6 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_36(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_3_7.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_3_7(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_36 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_3_7(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_3_7 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_37(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_3_8.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_3_8(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_37 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_3_8(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_3_8 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_38(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_3_9.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_3_9(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_38 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_3_9(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_3_9 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_39(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_4_0.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_4_0(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_39 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_4_0(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_4_0 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_40(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_4_1.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_4_1(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_40 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_4_1(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_4_1 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_41(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_4_2.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_4_2(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_41 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_4_2(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_4_2 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_42(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_4_3.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_4_3(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_42 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_4_3(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_4_3 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_43(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_4_4.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_4_4(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_43 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_4_4(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_4_4 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_44(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_4_5.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_4_5(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_44 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_4_5(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_4_5 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_45(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_4_6.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_4_6(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_45 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_4_6(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_4_6 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_46(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_4_7.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_4_7(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_46 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_4_7(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_4_7 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_47(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_4_8.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_4_8(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_47 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_4_8(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_4_8 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_48(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_4_9.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_4_9(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_48 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_4_9(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_4_9 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_49(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_5_0.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_5_0(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_49 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_5_0(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_5_0 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_50(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_5_1.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_5_1(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_50 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_5_1(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_5_1 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_51(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_5_2.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_5_2(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_51 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_5_2(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_5_2 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_52(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_5_3.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_5_3(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_52 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_5_3(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_5_3 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_53(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_5_4.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_5_4(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_53 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_5_4(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_5_4 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_54(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_5_5.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_5_5(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_54 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_5_5(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_5_5 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_55(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_5_6.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_5_6(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_55 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_5_6(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_5_6 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_56(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_5_7.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_5_7(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_56 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_5_7(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_5_7 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_57(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_5_8.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_5_8(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_57 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_5_8(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_5_8 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_58(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_5_9.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_5_9(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_58 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_5_9(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_5_9 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_59(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_6_0.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_6_0(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_59 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_6_0(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_6_0 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_60(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_6_1.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_6_1(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_60 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_6_1(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_6_1 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_61(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_6_2.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_6_2(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_61 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_6_2(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_6_2 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_62(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_6_3.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_6_3(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_62 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_6_3(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_6_3 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_63(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_6_4.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_6_4(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_63 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_6_4(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_6_4 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_64(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_6_5.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_6_5(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_64 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_6_5(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_6_5 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_65(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_6_6.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_6_6(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_65 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_6_6(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_6_6 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_66(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_6_7.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_6_7(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_66 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_6_7(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_6_7 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_67(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_6_8.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_6_8(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_67 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_6_8(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_6_8 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_68(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_6_9.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_6_9(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_68 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_6_9(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_6_9 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_69(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_7_0.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_7_0(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_69 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_7_0(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_7_0 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_70(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_7_1.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_7_1(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_70 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_7_1(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_7_1 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_71(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_7_2.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_7_2(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_71 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_7_2(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_7_2 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_72(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_7_3.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_7_3(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_72 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_7_3(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_7_3 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_73(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_7_4.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_7_4(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_73 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_7_4(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_7_4 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_74(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_7_5.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_7_5(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_74 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_7_5(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_7_5 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_75(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_7_6.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_7_6(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_75 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_7_6(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_7_6 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_76(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_7_7.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_7_7(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_76 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_7_7(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_7_7 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_77(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_7_8.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_7_8(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_77 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_7_8(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_7_8 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_78(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_7_9.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_7_9(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_78 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_7_9(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_7_9 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_79(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_8_0.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_8_0(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_79 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_8_0(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_8_0 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_80(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_8_1.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_8_1(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_80 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_8_1(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_8_1 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_81(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_8_2.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_8_2(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_81 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_8_2(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_8_2 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_82(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_8_3.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_8_3(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_82 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_8_3(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_8_3 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_83(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_8_4.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_8_4(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_83 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_8_4(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_8_4 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_84(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_8_5.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_8_5(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_84 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_8_5(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_8_5 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_85(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_8_6.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_8_6(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_85 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_8_6(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_8_6 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_86(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_8_7.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_8_7(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_86 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_8_7(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_8_7 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_87(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_8_8.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_8_8(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_87 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_8_8(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_8_8 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_88(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_8_9.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_8_9(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_88 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_8_9(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_8_9 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_89(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_9_0.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_9_0(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_89 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_9_0(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_9_0 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_90(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_9_1.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_9_1(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_90 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_9_1(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_9_1 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_91(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_9_2.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_9_2(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_91 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_9_2(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_9_2 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_92(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_9_3.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_9_3(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_92 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_9_3(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_9_3 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_93(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_9_4.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_9_4(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_93 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_9_4(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_9_4 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_94(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_9_5.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_9_5(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_94 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_9_5(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_9_5 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_95(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_9_6.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_9_6(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_95 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_9_6(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_9_6 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_96(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_9_7.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_9_7(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_96 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_9_7(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_9_7 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_97(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_9_8.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_9_8(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_97 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_9_8(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_9_8 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_98(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      $readmemh("template_9_9.mem", Memory);	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_9_9(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_98 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_9_9(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_9_9 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

// VCS coverage exclude_file
module mem_32x32_99(	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  input  [4:0]  RW0_addr,
  input         RW0_en,
                RW0_clk,
                RW0_wmode,
  input  [31:0] RW0_wdata,
  output [31:0] RW0_rdata
);

  reg [31:0] Memory[0:31];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg [4:0]  _RW0_raddr_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_ren_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  reg        _RW0_rmode_d0;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  always @(posedge RW0_clk) begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_raddr_d0 <= RW0_addr;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_ren_d0 <= RW0_en;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    _RW0_rmode_d0 <= RW0_wmode;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    if (RW0_en & RW0_wmode & 1'h1)	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      Memory[RW0_addr] <= RW0_wdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    initial begin	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
          Memory[i[4:0]] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        end	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_raddr_d0 = _RANDOM[4:0];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_ren_d0 = _RANDOM[5];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
        _RW0_rmode_d0 = _RANDOM[6];	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign RW0_rdata = _RW0_ren_d0 & ~_RW0_rmode_d0 ? Memory[_RW0_raddr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
endmodule

module BramMem_10_10(	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:28:7
  input  [4:0]  io_addr,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input         io_en,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
                io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  input  [31:0] io_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
  output [31:0] io_rdData	// \\src\\main\\scala\\bram\\bramMem.scala:45:14
);

  wire        readEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:73:14
  wire        writeEnable;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  wire [31:0] _mem_ext_RW0_rdata;	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
  assign writeEnable = io_en & io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:67:14
  assign readEnable = io_en & ~io_wrEn;	// \\src\\main\\scala\\bram\\bramMem.scala:73:{14,17}
  mem_32x32_99 mem_ext (	// \\src\\main\\scala\\bram\\bramMem.scala:54:24
    .RW0_addr  (io_addr),
    .RW0_en    (readEnable | writeEnable),	// \\src\\main\\scala\\bram\\bramMem.scala:54:24, :67:14, :73:14
    .RW0_clk   (clock),
    .RW0_wmode (io_wrEn),
    .RW0_wdata (io_wrData),
    .RW0_rdata (_mem_ext_RW0_rdata)
  );
  assign io_rdData = readEnable ? _mem_ext_RW0_rdata : 32'h0;	// \\src\\main\\scala\\bram\\bramMem.scala:28:7, :54:24, :72:13, :73:{14,27}, :74:15
endmodule

module BramMemWrapper_10_10(	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:128:7
  input  [4:0]  io_lineAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_lineEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  output [31:0] io_lineData,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input         io_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [4:0]  io_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
  input  [31:0] io_wrData	// \\src\\main\\scala\\bram\\bramMem.scala:142:14
);

  BramMem_10_10 bramCore (	// \\src\\main\\scala\\bram\\bramMem.scala:152:24
    .clock     (clock),
    .io_addr   (io_wrEn ? io_wrAddr : io_lineAddr),	// \\src\\main\\scala\\bram\\bramMem.scala:156:28
    .io_en     (io_lineEn | io_wrEn),	// \\src\\main\\scala\\bram\\bramMem.scala:157:35
    .io_wrEn   (io_wrEn),
    .io_wrData (io_wrData),
    .io_rdData (io_lineData)
  );
endmodule

module MultiTemplateBram(	// \\src\\main\\scala\\bram\\bramMem.scala:174:7
  input         clock,	// \\src\\main\\scala\\bram\\bramMem.scala:174:7
                io_memIn_rdEn,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
  input  [4:0]  io_memIn_rdAddrIdx,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
  input         io_memWrite_wrEn,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
  input  [18:0] io_memWrite_wrAddr,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
  input  [31:0] io_memWrite_wrData,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
  output [31:0] io_memOut_imgData,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_0_0,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_0_1,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_0_2,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_0_3,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_0_4,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_0_5,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_0_6,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_0_7,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_0_8,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_0_9,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_1_0,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_1_1,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_1_2,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_1_3,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_1_4,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_1_5,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_1_6,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_1_7,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_1_8,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_1_9,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_2_0,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_2_1,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_2_2,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_2_3,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_2_4,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_2_5,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_2_6,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_2_7,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_2_8,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_2_9,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_3_0,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_3_1,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_3_2,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_3_3,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_3_4,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_3_5,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_3_6,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_3_7,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_3_8,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_3_9,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_4_0,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_4_1,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_4_2,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_4_3,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_4_4,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_4_5,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_4_6,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_4_7,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_4_8,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_4_9,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_5_0,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_5_1,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_5_2,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_5_3,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_5_4,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_5_5,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_5_6,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_5_7,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_5_8,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_5_9,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_6_0,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_6_1,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_6_2,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_6_3,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_6_4,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_6_5,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_6_6,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_6_7,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_6_8,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_6_9,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_7_0,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_7_1,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_7_2,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_7_3,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_7_4,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_7_5,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_7_6,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_7_7,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_7_8,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_7_9,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_8_0,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_8_1,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_8_2,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_8_3,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_8_4,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_8_5,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_8_6,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_8_7,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_8_8,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_8_9,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_9_0,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_9_1,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_9_2,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_9_3,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_9_4,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_9_5,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_9_6,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_9_7,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_9_8,	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
                io_memOut_templateData_9_9	// \\src\\main\\scala\\bram\\bramMem.scala:193:14
);

  BramMemWrapper_0_0 templateBram_0 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_0_0),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h0),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_0_1 templateBram_1 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_0_1),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h1),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_0_2 templateBram_2 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_0_2),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h2),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_0_3 templateBram_3 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_0_3),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h3),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_0_4 templateBram_4 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_0_4),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h4),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_0_5 templateBram_5 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_0_5),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h5),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_0_6 templateBram_6 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_0_6),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h6),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_0_7 templateBram_7 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_0_7),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h7),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_0_8 templateBram_8 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_0_8),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h8),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_0_9 templateBram_9 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_0_9),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h9),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_1_0 templateBram_10 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_1_0),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'hA),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_1_1 templateBram_11 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_1_1),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'hB),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_1_2 templateBram_12 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_1_2),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'hC),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_1_3 templateBram_13 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_1_3),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'hD),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_1_4 templateBram_14 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_1_4),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'hE),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_1_5 templateBram_15 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_1_5),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'hF),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_1_6 templateBram_16 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_1_6),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h10),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_1_7 templateBram_17 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_1_7),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h11),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_1_8 templateBram_18 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_1_8),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h12),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_1_9 templateBram_19 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_1_9),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h13),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_2_0 templateBram_20 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_2_0),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h14),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_2_1 templateBram_21 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_2_1),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h15),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_2_2 templateBram_22 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_2_2),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h16),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_2_3 templateBram_23 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_2_3),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h17),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_2_4 templateBram_24 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_2_4),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h18),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_2_5 templateBram_25 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_2_5),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h19),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_2_6 templateBram_26 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_2_6),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h1A),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_2_7 templateBram_27 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_2_7),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h1B),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_2_8 templateBram_28 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_2_8),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h1C),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_2_9 templateBram_29 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_2_9),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h1D),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_3_0 templateBram_30 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_3_0),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h1E),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_3_1 templateBram_31 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_3_1),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h1F),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_3_2 templateBram_32 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_3_2),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h20),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_3_3 templateBram_33 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_3_3),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h21),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_3_4 templateBram_34 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_3_4),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h22),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_3_5 templateBram_35 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_3_5),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h23),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_3_6 templateBram_36 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_3_6),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h24),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_3_7 templateBram_37 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_3_7),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h25),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_3_8 templateBram_38 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_3_8),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h26),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_3_9 templateBram_39 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_3_9),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h27),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_4_0 templateBram_40 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_4_0),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h28),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_4_1 templateBram_41 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_4_1),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h29),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_4_2 templateBram_42 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_4_2),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h2A),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_4_3 templateBram_43 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_4_3),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h2B),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_4_4 templateBram_44 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_4_4),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h2C),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_4_5 templateBram_45 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_4_5),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h2D),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_4_6 templateBram_46 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_4_6),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h2E),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_4_7 templateBram_47 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_4_7),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h2F),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_4_8 templateBram_48 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_4_8),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h30),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_4_9 templateBram_49 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_4_9),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h31),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_5_0 templateBram_50 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_5_0),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h32),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_5_1 templateBram_51 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_5_1),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h33),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_5_2 templateBram_52 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_5_2),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h34),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_5_3 templateBram_53 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_5_3),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h35),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_5_4 templateBram_54 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_5_4),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h36),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_5_5 templateBram_55 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_5_5),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h37),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_5_6 templateBram_56 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_5_6),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h38),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_5_7 templateBram_57 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_5_7),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h39),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_5_8 templateBram_58 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_5_8),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h3A),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_5_9 templateBram_59 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_5_9),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h3B),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_6_0 templateBram_60 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_6_0),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h3C),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_6_1 templateBram_61 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_6_1),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h3D),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_6_2 templateBram_62 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_6_2),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h3E),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_6_3 templateBram_63 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_6_3),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h3F),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_6_4 templateBram_64 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_6_4),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h40),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_6_5 templateBram_65 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_6_5),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h41),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_6_6 templateBram_66 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_6_6),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h42),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_6_7 templateBram_67 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_6_7),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h43),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_6_8 templateBram_68 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_6_8),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h44),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_6_9 templateBram_69 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_6_9),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h45),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_7_0 templateBram_70 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_7_0),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h46),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_7_1 templateBram_71 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_7_1),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h47),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_7_2 templateBram_72 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_7_2),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h48),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_7_3 templateBram_73 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_7_3),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h49),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_7_4 templateBram_74 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_7_4),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h4A),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_7_5 templateBram_75 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_7_5),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h4B),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_7_6 templateBram_76 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_7_6),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h4C),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_7_7 templateBram_77 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_7_7),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h4D),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_7_8 templateBram_78 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_7_8),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h4E),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_7_9 templateBram_79 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_7_9),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h4F),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_8_0 templateBram_80 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_8_0),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h50),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_8_1 templateBram_81 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_8_1),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h51),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_8_2 templateBram_82 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_8_2),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h52),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_8_3 templateBram_83 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_8_3),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h53),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_8_4 templateBram_84 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_8_4),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h54),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_8_5 templateBram_85 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_8_5),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h55),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_8_6 templateBram_86 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_8_6),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h56),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_8_7 templateBram_87 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_8_7),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h57),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_8_8 templateBram_88 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_8_8),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h58),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_8_9 templateBram_89 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_8_9),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h59),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_9_0 templateBram_90 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_9_0),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h5A),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_9_1 templateBram_91 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_9_1),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h5B),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_9_2 templateBram_92 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_9_2),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h5C),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_9_3 templateBram_93 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_9_3),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h5D),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_9_4 templateBram_94 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_9_4),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h5E),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_9_5 templateBram_95 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_9_5),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h5F),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_9_6 templateBram_96 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_9_6),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h60),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_9_7 templateBram_97 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_9_7),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h61),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_9_8 templateBram_98 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_9_8),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h62),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_9_9 templateBram_99 (	// \\src\\main\\scala\\bram\\bramMem.scala:211:13
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_templateData_9_9),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h63),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :224:{52,66}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
  BramMemWrapper_10_10 imageBram (	// \\src\\main\\scala\\bram\\bramMem.scala:216:25
    .clock       (clock),
    .io_lineAddr (io_memIn_rdAddrIdx),
    .io_lineEn   (io_memIn_rdEn),
    .io_lineData (io_memOut_imgData),
    .io_wrEn     (io_memWrite_wrEn & io_memWrite_wrAddr[11:5] == 7'h64),	// \\src\\main\\scala\\bram\\bramMem.scala:200:38, :236:{45,59}
    .io_wrAddr   (io_memWrite_wrAddr[4:0]),	// \\src\\main\\scala\\bram\\bramMem.scala:201:38
    .io_wrData   (io_memWrite_wrData)
  );
endmodule

module TopModuleComVis(	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:7:7
  input         clock,	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:7:7
                reset,	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:7:7
                io_start,	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:15:14
                io_memWrite_wrEn,	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:15:14
  input  [11:0] io_memWrite_wrAddr,	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:15:14
  input  [31:0] io_memWrite_wrData,	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:15:14
  output        io_done,	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:15:14
  output [3:0]  io_bestIdx,	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:15:14
  output [13:0] io_bestConf	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:15:14
);

  wire [31:0] _bram_io_memOut_imgData;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_0_0;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_0_1;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_0_2;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_0_3;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_0_4;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_0_5;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_0_6;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_0_7;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_0_8;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_0_9;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_1_0;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_1_1;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_1_2;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_1_3;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_1_4;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_1_5;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_1_6;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_1_7;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_1_8;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_1_9;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_2_0;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_2_1;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_2_2;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_2_3;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_2_4;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_2_5;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_2_6;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_2_7;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_2_8;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_2_9;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_3_0;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_3_1;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_3_2;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_3_3;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_3_4;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_3_5;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_3_6;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_3_7;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_3_8;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_3_9;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_4_0;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_4_1;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_4_2;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_4_3;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_4_4;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_4_5;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_4_6;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_4_7;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_4_8;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_4_9;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_5_0;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_5_1;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_5_2;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_5_3;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_5_4;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_5_5;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_5_6;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_5_7;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_5_8;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_5_9;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_6_0;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_6_1;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_6_2;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_6_3;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_6_4;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_6_5;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_6_6;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_6_7;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_6_8;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_6_9;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_7_0;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_7_1;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_7_2;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_7_3;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_7_4;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_7_5;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_7_6;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_7_7;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_7_8;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_7_9;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_8_0;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_8_1;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_8_2;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_8_3;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_8_4;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_8_5;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_8_6;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_8_7;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_8_8;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_8_9;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_9_0;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_9_1;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_9_2;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_9_3;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_9_4;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_9_5;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_9_6;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_9_7;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_9_8;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire [31:0] _bram_io_memOut_templateData_9_9;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
  wire        _confAccu_io_out_valid;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:43:24
  wire [13:0] _confAccu_io_out_confScore_0;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:43:24
  wire [13:0] _confAccu_io_out_confScore_1;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:43:24
  wire [13:0] _confAccu_io_out_confScore_2;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:43:24
  wire [13:0] _confAccu_io_out_confScore_3;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:43:24
  wire [13:0] _confAccu_io_out_confScore_4;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:43:24
  wire [13:0] _confAccu_io_out_confScore_5;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:43:24
  wire [13:0] _confAccu_io_out_confScore_6;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:43:24
  wire [13:0] _confAccu_io_out_confScore_7;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:43:24
  wire [13:0] _confAccu_io_out_confScore_8;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:43:24
  wire [13:0] _confAccu_io_out_confScore_9;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:43:24
  wire        _masker_io_memOut_rdEn;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [4:0]  _masker_io_memOut_rdAddrIdx;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire        _masker_io_out_valid;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire        _masker_io_out_done;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_0_0;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_0_1;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_0_2;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_0_3;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_0_4;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_0_5;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_0_6;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_0_7;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_0_8;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_0_9;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_1_0;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_1_1;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_1_2;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_1_3;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_1_4;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_1_5;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_1_6;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_1_7;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_1_8;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_1_9;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_2_0;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_2_1;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_2_2;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_2_3;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_2_4;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_2_5;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_2_6;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_2_7;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_2_8;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_2_9;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_3_0;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_3_1;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_3_2;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_3_3;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_3_4;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_3_5;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_3_6;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_3_7;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_3_8;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_3_9;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_4_0;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_4_1;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_4_2;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_4_3;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_4_4;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_4_5;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_4_6;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_4_7;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_4_8;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_4_9;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_5_0;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_5_1;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_5_2;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_5_3;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_5_4;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_5_5;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_5_6;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_5_7;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_5_8;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_5_9;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_6_0;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_6_1;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_6_2;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_6_3;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_6_4;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_6_5;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_6_6;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_6_7;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_6_8;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_6_9;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_7_0;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_7_1;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_7_2;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_7_3;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_7_4;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_7_5;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_7_6;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_7_7;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_7_8;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_7_9;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_8_0;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_8_1;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_8_2;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_8_3;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_8_4;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_8_5;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_8_6;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_8_7;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_8_8;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_8_9;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_9_0;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_9_1;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_9_2;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_9_3;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_9_4;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_9_5;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_9_6;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_9_7;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_9_8;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  wire [5:0]  _masker_io_out_sliceConf_9_9;	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
  MaskerTop masker (	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .clock                   (clock),
    .reset                   (reset),
    .io_extIn_start          (io_start),
    .io_memOut_rdEn          (_masker_io_memOut_rdEn),
    .io_memOut_rdAddrIdx     (_masker_io_memOut_rdAddrIdx),
    .io_din_imgData          (_bram_io_memOut_imgData),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_0_0 (_bram_io_memOut_templateData_0_0),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_0_1 (_bram_io_memOut_templateData_0_1),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_0_2 (_bram_io_memOut_templateData_0_2),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_0_3 (_bram_io_memOut_templateData_0_3),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_0_4 (_bram_io_memOut_templateData_0_4),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_0_5 (_bram_io_memOut_templateData_0_5),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_0_6 (_bram_io_memOut_templateData_0_6),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_0_7 (_bram_io_memOut_templateData_0_7),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_0_8 (_bram_io_memOut_templateData_0_8),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_0_9 (_bram_io_memOut_templateData_0_9),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_1_0 (_bram_io_memOut_templateData_1_0),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_1_1 (_bram_io_memOut_templateData_1_1),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_1_2 (_bram_io_memOut_templateData_1_2),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_1_3 (_bram_io_memOut_templateData_1_3),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_1_4 (_bram_io_memOut_templateData_1_4),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_1_5 (_bram_io_memOut_templateData_1_5),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_1_6 (_bram_io_memOut_templateData_1_6),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_1_7 (_bram_io_memOut_templateData_1_7),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_1_8 (_bram_io_memOut_templateData_1_8),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_1_9 (_bram_io_memOut_templateData_1_9),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_2_0 (_bram_io_memOut_templateData_2_0),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_2_1 (_bram_io_memOut_templateData_2_1),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_2_2 (_bram_io_memOut_templateData_2_2),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_2_3 (_bram_io_memOut_templateData_2_3),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_2_4 (_bram_io_memOut_templateData_2_4),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_2_5 (_bram_io_memOut_templateData_2_5),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_2_6 (_bram_io_memOut_templateData_2_6),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_2_7 (_bram_io_memOut_templateData_2_7),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_2_8 (_bram_io_memOut_templateData_2_8),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_2_9 (_bram_io_memOut_templateData_2_9),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_3_0 (_bram_io_memOut_templateData_3_0),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_3_1 (_bram_io_memOut_templateData_3_1),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_3_2 (_bram_io_memOut_templateData_3_2),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_3_3 (_bram_io_memOut_templateData_3_3),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_3_4 (_bram_io_memOut_templateData_3_4),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_3_5 (_bram_io_memOut_templateData_3_5),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_3_6 (_bram_io_memOut_templateData_3_6),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_3_7 (_bram_io_memOut_templateData_3_7),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_3_8 (_bram_io_memOut_templateData_3_8),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_3_9 (_bram_io_memOut_templateData_3_9),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_4_0 (_bram_io_memOut_templateData_4_0),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_4_1 (_bram_io_memOut_templateData_4_1),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_4_2 (_bram_io_memOut_templateData_4_2),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_4_3 (_bram_io_memOut_templateData_4_3),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_4_4 (_bram_io_memOut_templateData_4_4),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_4_5 (_bram_io_memOut_templateData_4_5),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_4_6 (_bram_io_memOut_templateData_4_6),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_4_7 (_bram_io_memOut_templateData_4_7),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_4_8 (_bram_io_memOut_templateData_4_8),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_4_9 (_bram_io_memOut_templateData_4_9),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_5_0 (_bram_io_memOut_templateData_5_0),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_5_1 (_bram_io_memOut_templateData_5_1),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_5_2 (_bram_io_memOut_templateData_5_2),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_5_3 (_bram_io_memOut_templateData_5_3),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_5_4 (_bram_io_memOut_templateData_5_4),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_5_5 (_bram_io_memOut_templateData_5_5),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_5_6 (_bram_io_memOut_templateData_5_6),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_5_7 (_bram_io_memOut_templateData_5_7),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_5_8 (_bram_io_memOut_templateData_5_8),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_5_9 (_bram_io_memOut_templateData_5_9),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_6_0 (_bram_io_memOut_templateData_6_0),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_6_1 (_bram_io_memOut_templateData_6_1),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_6_2 (_bram_io_memOut_templateData_6_2),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_6_3 (_bram_io_memOut_templateData_6_3),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_6_4 (_bram_io_memOut_templateData_6_4),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_6_5 (_bram_io_memOut_templateData_6_5),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_6_6 (_bram_io_memOut_templateData_6_6),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_6_7 (_bram_io_memOut_templateData_6_7),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_6_8 (_bram_io_memOut_templateData_6_8),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_6_9 (_bram_io_memOut_templateData_6_9),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_7_0 (_bram_io_memOut_templateData_7_0),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_7_1 (_bram_io_memOut_templateData_7_1),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_7_2 (_bram_io_memOut_templateData_7_2),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_7_3 (_bram_io_memOut_templateData_7_3),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_7_4 (_bram_io_memOut_templateData_7_4),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_7_5 (_bram_io_memOut_templateData_7_5),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_7_6 (_bram_io_memOut_templateData_7_6),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_7_7 (_bram_io_memOut_templateData_7_7),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_7_8 (_bram_io_memOut_templateData_7_8),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_7_9 (_bram_io_memOut_templateData_7_9),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_8_0 (_bram_io_memOut_templateData_8_0),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_8_1 (_bram_io_memOut_templateData_8_1),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_8_2 (_bram_io_memOut_templateData_8_2),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_8_3 (_bram_io_memOut_templateData_8_3),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_8_4 (_bram_io_memOut_templateData_8_4),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_8_5 (_bram_io_memOut_templateData_8_5),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_8_6 (_bram_io_memOut_templateData_8_6),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_8_7 (_bram_io_memOut_templateData_8_7),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_8_8 (_bram_io_memOut_templateData_8_8),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_8_9 (_bram_io_memOut_templateData_8_9),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_9_0 (_bram_io_memOut_templateData_9_0),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_9_1 (_bram_io_memOut_templateData_9_1),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_9_2 (_bram_io_memOut_templateData_9_2),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_9_3 (_bram_io_memOut_templateData_9_3),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_9_4 (_bram_io_memOut_templateData_9_4),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_9_5 (_bram_io_memOut_templateData_9_5),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_9_6 (_bram_io_memOut_templateData_9_6),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_9_7 (_bram_io_memOut_templateData_9_7),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_9_8 (_bram_io_memOut_templateData_9_8),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_din_templateData_9_9 (_bram_io_memOut_templateData_9_9),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .io_out_valid            (_masker_io_out_valid),
    .io_out_done             (_masker_io_out_done),
    .io_out_sliceConf_0_0    (_masker_io_out_sliceConf_0_0),
    .io_out_sliceConf_0_1    (_masker_io_out_sliceConf_0_1),
    .io_out_sliceConf_0_2    (_masker_io_out_sliceConf_0_2),
    .io_out_sliceConf_0_3    (_masker_io_out_sliceConf_0_3),
    .io_out_sliceConf_0_4    (_masker_io_out_sliceConf_0_4),
    .io_out_sliceConf_0_5    (_masker_io_out_sliceConf_0_5),
    .io_out_sliceConf_0_6    (_masker_io_out_sliceConf_0_6),
    .io_out_sliceConf_0_7    (_masker_io_out_sliceConf_0_7),
    .io_out_sliceConf_0_8    (_masker_io_out_sliceConf_0_8),
    .io_out_sliceConf_0_9    (_masker_io_out_sliceConf_0_9),
    .io_out_sliceConf_1_0    (_masker_io_out_sliceConf_1_0),
    .io_out_sliceConf_1_1    (_masker_io_out_sliceConf_1_1),
    .io_out_sliceConf_1_2    (_masker_io_out_sliceConf_1_2),
    .io_out_sliceConf_1_3    (_masker_io_out_sliceConf_1_3),
    .io_out_sliceConf_1_4    (_masker_io_out_sliceConf_1_4),
    .io_out_sliceConf_1_5    (_masker_io_out_sliceConf_1_5),
    .io_out_sliceConf_1_6    (_masker_io_out_sliceConf_1_6),
    .io_out_sliceConf_1_7    (_masker_io_out_sliceConf_1_7),
    .io_out_sliceConf_1_8    (_masker_io_out_sliceConf_1_8),
    .io_out_sliceConf_1_9    (_masker_io_out_sliceConf_1_9),
    .io_out_sliceConf_2_0    (_masker_io_out_sliceConf_2_0),
    .io_out_sliceConf_2_1    (_masker_io_out_sliceConf_2_1),
    .io_out_sliceConf_2_2    (_masker_io_out_sliceConf_2_2),
    .io_out_sliceConf_2_3    (_masker_io_out_sliceConf_2_3),
    .io_out_sliceConf_2_4    (_masker_io_out_sliceConf_2_4),
    .io_out_sliceConf_2_5    (_masker_io_out_sliceConf_2_5),
    .io_out_sliceConf_2_6    (_masker_io_out_sliceConf_2_6),
    .io_out_sliceConf_2_7    (_masker_io_out_sliceConf_2_7),
    .io_out_sliceConf_2_8    (_masker_io_out_sliceConf_2_8),
    .io_out_sliceConf_2_9    (_masker_io_out_sliceConf_2_9),
    .io_out_sliceConf_3_0    (_masker_io_out_sliceConf_3_0),
    .io_out_sliceConf_3_1    (_masker_io_out_sliceConf_3_1),
    .io_out_sliceConf_3_2    (_masker_io_out_sliceConf_3_2),
    .io_out_sliceConf_3_3    (_masker_io_out_sliceConf_3_3),
    .io_out_sliceConf_3_4    (_masker_io_out_sliceConf_3_4),
    .io_out_sliceConf_3_5    (_masker_io_out_sliceConf_3_5),
    .io_out_sliceConf_3_6    (_masker_io_out_sliceConf_3_6),
    .io_out_sliceConf_3_7    (_masker_io_out_sliceConf_3_7),
    .io_out_sliceConf_3_8    (_masker_io_out_sliceConf_3_8),
    .io_out_sliceConf_3_9    (_masker_io_out_sliceConf_3_9),
    .io_out_sliceConf_4_0    (_masker_io_out_sliceConf_4_0),
    .io_out_sliceConf_4_1    (_masker_io_out_sliceConf_4_1),
    .io_out_sliceConf_4_2    (_masker_io_out_sliceConf_4_2),
    .io_out_sliceConf_4_3    (_masker_io_out_sliceConf_4_3),
    .io_out_sliceConf_4_4    (_masker_io_out_sliceConf_4_4),
    .io_out_sliceConf_4_5    (_masker_io_out_sliceConf_4_5),
    .io_out_sliceConf_4_6    (_masker_io_out_sliceConf_4_6),
    .io_out_sliceConf_4_7    (_masker_io_out_sliceConf_4_7),
    .io_out_sliceConf_4_8    (_masker_io_out_sliceConf_4_8),
    .io_out_sliceConf_4_9    (_masker_io_out_sliceConf_4_9),
    .io_out_sliceConf_5_0    (_masker_io_out_sliceConf_5_0),
    .io_out_sliceConf_5_1    (_masker_io_out_sliceConf_5_1),
    .io_out_sliceConf_5_2    (_masker_io_out_sliceConf_5_2),
    .io_out_sliceConf_5_3    (_masker_io_out_sliceConf_5_3),
    .io_out_sliceConf_5_4    (_masker_io_out_sliceConf_5_4),
    .io_out_sliceConf_5_5    (_masker_io_out_sliceConf_5_5),
    .io_out_sliceConf_5_6    (_masker_io_out_sliceConf_5_6),
    .io_out_sliceConf_5_7    (_masker_io_out_sliceConf_5_7),
    .io_out_sliceConf_5_8    (_masker_io_out_sliceConf_5_8),
    .io_out_sliceConf_5_9    (_masker_io_out_sliceConf_5_9),
    .io_out_sliceConf_6_0    (_masker_io_out_sliceConf_6_0),
    .io_out_sliceConf_6_1    (_masker_io_out_sliceConf_6_1),
    .io_out_sliceConf_6_2    (_masker_io_out_sliceConf_6_2),
    .io_out_sliceConf_6_3    (_masker_io_out_sliceConf_6_3),
    .io_out_sliceConf_6_4    (_masker_io_out_sliceConf_6_4),
    .io_out_sliceConf_6_5    (_masker_io_out_sliceConf_6_5),
    .io_out_sliceConf_6_6    (_masker_io_out_sliceConf_6_6),
    .io_out_sliceConf_6_7    (_masker_io_out_sliceConf_6_7),
    .io_out_sliceConf_6_8    (_masker_io_out_sliceConf_6_8),
    .io_out_sliceConf_6_9    (_masker_io_out_sliceConf_6_9),
    .io_out_sliceConf_7_0    (_masker_io_out_sliceConf_7_0),
    .io_out_sliceConf_7_1    (_masker_io_out_sliceConf_7_1),
    .io_out_sliceConf_7_2    (_masker_io_out_sliceConf_7_2),
    .io_out_sliceConf_7_3    (_masker_io_out_sliceConf_7_3),
    .io_out_sliceConf_7_4    (_masker_io_out_sliceConf_7_4),
    .io_out_sliceConf_7_5    (_masker_io_out_sliceConf_7_5),
    .io_out_sliceConf_7_6    (_masker_io_out_sliceConf_7_6),
    .io_out_sliceConf_7_7    (_masker_io_out_sliceConf_7_7),
    .io_out_sliceConf_7_8    (_masker_io_out_sliceConf_7_8),
    .io_out_sliceConf_7_9    (_masker_io_out_sliceConf_7_9),
    .io_out_sliceConf_8_0    (_masker_io_out_sliceConf_8_0),
    .io_out_sliceConf_8_1    (_masker_io_out_sliceConf_8_1),
    .io_out_sliceConf_8_2    (_masker_io_out_sliceConf_8_2),
    .io_out_sliceConf_8_3    (_masker_io_out_sliceConf_8_3),
    .io_out_sliceConf_8_4    (_masker_io_out_sliceConf_8_4),
    .io_out_sliceConf_8_5    (_masker_io_out_sliceConf_8_5),
    .io_out_sliceConf_8_6    (_masker_io_out_sliceConf_8_6),
    .io_out_sliceConf_8_7    (_masker_io_out_sliceConf_8_7),
    .io_out_sliceConf_8_8    (_masker_io_out_sliceConf_8_8),
    .io_out_sliceConf_8_9    (_masker_io_out_sliceConf_8_9),
    .io_out_sliceConf_9_0    (_masker_io_out_sliceConf_9_0),
    .io_out_sliceConf_9_1    (_masker_io_out_sliceConf_9_1),
    .io_out_sliceConf_9_2    (_masker_io_out_sliceConf_9_2),
    .io_out_sliceConf_9_3    (_masker_io_out_sliceConf_9_3),
    .io_out_sliceConf_9_4    (_masker_io_out_sliceConf_9_4),
    .io_out_sliceConf_9_5    (_masker_io_out_sliceConf_9_5),
    .io_out_sliceConf_9_6    (_masker_io_out_sliceConf_9_6),
    .io_out_sliceConf_9_7    (_masker_io_out_sliceConf_9_7),
    .io_out_sliceConf_9_8    (_masker_io_out_sliceConf_9_8),
    .io_out_sliceConf_9_9    (_masker_io_out_sliceConf_9_9)
  );
  Accumulator confAccu (	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:43:24
    .clock                (clock),
    .reset                (reset),
    .io_din_valid         (_masker_io_out_valid),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_done          (_masker_io_out_done),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_0_0 (_masker_io_out_sliceConf_0_0),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_0_1 (_masker_io_out_sliceConf_0_1),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_0_2 (_masker_io_out_sliceConf_0_2),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_0_3 (_masker_io_out_sliceConf_0_3),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_0_4 (_masker_io_out_sliceConf_0_4),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_0_5 (_masker_io_out_sliceConf_0_5),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_0_6 (_masker_io_out_sliceConf_0_6),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_0_7 (_masker_io_out_sliceConf_0_7),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_0_8 (_masker_io_out_sliceConf_0_8),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_0_9 (_masker_io_out_sliceConf_0_9),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_1_0 (_masker_io_out_sliceConf_1_0),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_1_1 (_masker_io_out_sliceConf_1_1),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_1_2 (_masker_io_out_sliceConf_1_2),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_1_3 (_masker_io_out_sliceConf_1_3),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_1_4 (_masker_io_out_sliceConf_1_4),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_1_5 (_masker_io_out_sliceConf_1_5),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_1_6 (_masker_io_out_sliceConf_1_6),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_1_7 (_masker_io_out_sliceConf_1_7),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_1_8 (_masker_io_out_sliceConf_1_8),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_1_9 (_masker_io_out_sliceConf_1_9),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_2_0 (_masker_io_out_sliceConf_2_0),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_2_1 (_masker_io_out_sliceConf_2_1),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_2_2 (_masker_io_out_sliceConf_2_2),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_2_3 (_masker_io_out_sliceConf_2_3),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_2_4 (_masker_io_out_sliceConf_2_4),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_2_5 (_masker_io_out_sliceConf_2_5),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_2_6 (_masker_io_out_sliceConf_2_6),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_2_7 (_masker_io_out_sliceConf_2_7),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_2_8 (_masker_io_out_sliceConf_2_8),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_2_9 (_masker_io_out_sliceConf_2_9),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_3_0 (_masker_io_out_sliceConf_3_0),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_3_1 (_masker_io_out_sliceConf_3_1),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_3_2 (_masker_io_out_sliceConf_3_2),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_3_3 (_masker_io_out_sliceConf_3_3),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_3_4 (_masker_io_out_sliceConf_3_4),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_3_5 (_masker_io_out_sliceConf_3_5),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_3_6 (_masker_io_out_sliceConf_3_6),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_3_7 (_masker_io_out_sliceConf_3_7),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_3_8 (_masker_io_out_sliceConf_3_8),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_3_9 (_masker_io_out_sliceConf_3_9),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_4_0 (_masker_io_out_sliceConf_4_0),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_4_1 (_masker_io_out_sliceConf_4_1),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_4_2 (_masker_io_out_sliceConf_4_2),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_4_3 (_masker_io_out_sliceConf_4_3),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_4_4 (_masker_io_out_sliceConf_4_4),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_4_5 (_masker_io_out_sliceConf_4_5),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_4_6 (_masker_io_out_sliceConf_4_6),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_4_7 (_masker_io_out_sliceConf_4_7),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_4_8 (_masker_io_out_sliceConf_4_8),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_4_9 (_masker_io_out_sliceConf_4_9),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_5_0 (_masker_io_out_sliceConf_5_0),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_5_1 (_masker_io_out_sliceConf_5_1),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_5_2 (_masker_io_out_sliceConf_5_2),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_5_3 (_masker_io_out_sliceConf_5_3),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_5_4 (_masker_io_out_sliceConf_5_4),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_5_5 (_masker_io_out_sliceConf_5_5),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_5_6 (_masker_io_out_sliceConf_5_6),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_5_7 (_masker_io_out_sliceConf_5_7),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_5_8 (_masker_io_out_sliceConf_5_8),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_5_9 (_masker_io_out_sliceConf_5_9),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_6_0 (_masker_io_out_sliceConf_6_0),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_6_1 (_masker_io_out_sliceConf_6_1),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_6_2 (_masker_io_out_sliceConf_6_2),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_6_3 (_masker_io_out_sliceConf_6_3),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_6_4 (_masker_io_out_sliceConf_6_4),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_6_5 (_masker_io_out_sliceConf_6_5),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_6_6 (_masker_io_out_sliceConf_6_6),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_6_7 (_masker_io_out_sliceConf_6_7),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_6_8 (_masker_io_out_sliceConf_6_8),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_6_9 (_masker_io_out_sliceConf_6_9),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_7_0 (_masker_io_out_sliceConf_7_0),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_7_1 (_masker_io_out_sliceConf_7_1),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_7_2 (_masker_io_out_sliceConf_7_2),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_7_3 (_masker_io_out_sliceConf_7_3),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_7_4 (_masker_io_out_sliceConf_7_4),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_7_5 (_masker_io_out_sliceConf_7_5),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_7_6 (_masker_io_out_sliceConf_7_6),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_7_7 (_masker_io_out_sliceConf_7_7),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_7_8 (_masker_io_out_sliceConf_7_8),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_7_9 (_masker_io_out_sliceConf_7_9),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_8_0 (_masker_io_out_sliceConf_8_0),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_8_1 (_masker_io_out_sliceConf_8_1),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_8_2 (_masker_io_out_sliceConf_8_2),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_8_3 (_masker_io_out_sliceConf_8_3),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_8_4 (_masker_io_out_sliceConf_8_4),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_8_5 (_masker_io_out_sliceConf_8_5),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_8_6 (_masker_io_out_sliceConf_8_6),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_8_7 (_masker_io_out_sliceConf_8_7),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_8_8 (_masker_io_out_sliceConf_8_8),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_8_9 (_masker_io_out_sliceConf_8_9),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_9_0 (_masker_io_out_sliceConf_9_0),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_9_1 (_masker_io_out_sliceConf_9_1),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_9_2 (_masker_io_out_sliceConf_9_2),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_9_3 (_masker_io_out_sliceConf_9_3),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_9_4 (_masker_io_out_sliceConf_9_4),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_9_5 (_masker_io_out_sliceConf_9_5),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_9_6 (_masker_io_out_sliceConf_9_6),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_9_7 (_masker_io_out_sliceConf_9_7),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_9_8 (_masker_io_out_sliceConf_9_8),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_din_sliceConf_9_9 (_masker_io_out_sliceConf_9_9),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_out_valid         (_confAccu_io_out_valid),
    .io_out_confScore_0   (_confAccu_io_out_confScore_0),
    .io_out_confScore_1   (_confAccu_io_out_confScore_1),
    .io_out_confScore_2   (_confAccu_io_out_confScore_2),
    .io_out_confScore_3   (_confAccu_io_out_confScore_3),
    .io_out_confScore_4   (_confAccu_io_out_confScore_4),
    .io_out_confScore_5   (_confAccu_io_out_confScore_5),
    .io_out_confScore_6   (_confAccu_io_out_confScore_6),
    .io_out_confScore_7   (_confAccu_io_out_confScore_7),
    .io_out_confScore_8   (_confAccu_io_out_confScore_8),
    .io_out_confScore_9   (_confAccu_io_out_confScore_9)
  );
  Eval evaler (	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:44:24
    .clock             (clock),
    .reset             (reset),
    .io_in_valid       (_confAccu_io_out_valid),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:43:24
    .io_in_confScore_0 (_confAccu_io_out_confScore_0),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:43:24
    .io_in_confScore_1 (_confAccu_io_out_confScore_1),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:43:24
    .io_in_confScore_2 (_confAccu_io_out_confScore_2),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:43:24
    .io_in_confScore_3 (_confAccu_io_out_confScore_3),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:43:24
    .io_in_confScore_4 (_confAccu_io_out_confScore_4),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:43:24
    .io_in_confScore_5 (_confAccu_io_out_confScore_5),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:43:24
    .io_in_confScore_6 (_confAccu_io_out_confScore_6),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:43:24
    .io_in_confScore_7 (_confAccu_io_out_confScore_7),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:43:24
    .io_in_confScore_8 (_confAccu_io_out_confScore_8),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:43:24
    .io_in_confScore_9 (_confAccu_io_out_confScore_9),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:43:24
    .io_bestIdx        (io_bestIdx),
    .io_bestScore      (io_bestConf),
    .io_done           (io_done)
  );
  MultiTemplateBram bram (	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:46:20
    .clock                      (clock),
    .io_memIn_rdEn              (_masker_io_memOut_rdEn),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_memIn_rdAddrIdx         (_masker_io_memOut_rdAddrIdx),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:42:24
    .io_memWrite_wrEn           (io_memWrite_wrEn),
    .io_memWrite_wrAddr         ({7'h0, io_memWrite_wrAddr}),	// \\src\\main\\scala\\comvis\\TopModuleComVis.scala:49:20
    .io_memWrite_wrData         (io_memWrite_wrData),
    .io_memOut_imgData          (_bram_io_memOut_imgData),
    .io_memOut_templateData_0_0 (_bram_io_memOut_templateData_0_0),
    .io_memOut_templateData_0_1 (_bram_io_memOut_templateData_0_1),
    .io_memOut_templateData_0_2 (_bram_io_memOut_templateData_0_2),
    .io_memOut_templateData_0_3 (_bram_io_memOut_templateData_0_3),
    .io_memOut_templateData_0_4 (_bram_io_memOut_templateData_0_4),
    .io_memOut_templateData_0_5 (_bram_io_memOut_templateData_0_5),
    .io_memOut_templateData_0_6 (_bram_io_memOut_templateData_0_6),
    .io_memOut_templateData_0_7 (_bram_io_memOut_templateData_0_7),
    .io_memOut_templateData_0_8 (_bram_io_memOut_templateData_0_8),
    .io_memOut_templateData_0_9 (_bram_io_memOut_templateData_0_9),
    .io_memOut_templateData_1_0 (_bram_io_memOut_templateData_1_0),
    .io_memOut_templateData_1_1 (_bram_io_memOut_templateData_1_1),
    .io_memOut_templateData_1_2 (_bram_io_memOut_templateData_1_2),
    .io_memOut_templateData_1_3 (_bram_io_memOut_templateData_1_3),
    .io_memOut_templateData_1_4 (_bram_io_memOut_templateData_1_4),
    .io_memOut_templateData_1_5 (_bram_io_memOut_templateData_1_5),
    .io_memOut_templateData_1_6 (_bram_io_memOut_templateData_1_6),
    .io_memOut_templateData_1_7 (_bram_io_memOut_templateData_1_7),
    .io_memOut_templateData_1_8 (_bram_io_memOut_templateData_1_8),
    .io_memOut_templateData_1_9 (_bram_io_memOut_templateData_1_9),
    .io_memOut_templateData_2_0 (_bram_io_memOut_templateData_2_0),
    .io_memOut_templateData_2_1 (_bram_io_memOut_templateData_2_1),
    .io_memOut_templateData_2_2 (_bram_io_memOut_templateData_2_2),
    .io_memOut_templateData_2_3 (_bram_io_memOut_templateData_2_3),
    .io_memOut_templateData_2_4 (_bram_io_memOut_templateData_2_4),
    .io_memOut_templateData_2_5 (_bram_io_memOut_templateData_2_5),
    .io_memOut_templateData_2_6 (_bram_io_memOut_templateData_2_6),
    .io_memOut_templateData_2_7 (_bram_io_memOut_templateData_2_7),
    .io_memOut_templateData_2_8 (_bram_io_memOut_templateData_2_8),
    .io_memOut_templateData_2_9 (_bram_io_memOut_templateData_2_9),
    .io_memOut_templateData_3_0 (_bram_io_memOut_templateData_3_0),
    .io_memOut_templateData_3_1 (_bram_io_memOut_templateData_3_1),
    .io_memOut_templateData_3_2 (_bram_io_memOut_templateData_3_2),
    .io_memOut_templateData_3_3 (_bram_io_memOut_templateData_3_3),
    .io_memOut_templateData_3_4 (_bram_io_memOut_templateData_3_4),
    .io_memOut_templateData_3_5 (_bram_io_memOut_templateData_3_5),
    .io_memOut_templateData_3_6 (_bram_io_memOut_templateData_3_6),
    .io_memOut_templateData_3_7 (_bram_io_memOut_templateData_3_7),
    .io_memOut_templateData_3_8 (_bram_io_memOut_templateData_3_8),
    .io_memOut_templateData_3_9 (_bram_io_memOut_templateData_3_9),
    .io_memOut_templateData_4_0 (_bram_io_memOut_templateData_4_0),
    .io_memOut_templateData_4_1 (_bram_io_memOut_templateData_4_1),
    .io_memOut_templateData_4_2 (_bram_io_memOut_templateData_4_2),
    .io_memOut_templateData_4_3 (_bram_io_memOut_templateData_4_3),
    .io_memOut_templateData_4_4 (_bram_io_memOut_templateData_4_4),
    .io_memOut_templateData_4_5 (_bram_io_memOut_templateData_4_5),
    .io_memOut_templateData_4_6 (_bram_io_memOut_templateData_4_6),
    .io_memOut_templateData_4_7 (_bram_io_memOut_templateData_4_7),
    .io_memOut_templateData_4_8 (_bram_io_memOut_templateData_4_8),
    .io_memOut_templateData_4_9 (_bram_io_memOut_templateData_4_9),
    .io_memOut_templateData_5_0 (_bram_io_memOut_templateData_5_0),
    .io_memOut_templateData_5_1 (_bram_io_memOut_templateData_5_1),
    .io_memOut_templateData_5_2 (_bram_io_memOut_templateData_5_2),
    .io_memOut_templateData_5_3 (_bram_io_memOut_templateData_5_3),
    .io_memOut_templateData_5_4 (_bram_io_memOut_templateData_5_4),
    .io_memOut_templateData_5_5 (_bram_io_memOut_templateData_5_5),
    .io_memOut_templateData_5_6 (_bram_io_memOut_templateData_5_6),
    .io_memOut_templateData_5_7 (_bram_io_memOut_templateData_5_7),
    .io_memOut_templateData_5_8 (_bram_io_memOut_templateData_5_8),
    .io_memOut_templateData_5_9 (_bram_io_memOut_templateData_5_9),
    .io_memOut_templateData_6_0 (_bram_io_memOut_templateData_6_0),
    .io_memOut_templateData_6_1 (_bram_io_memOut_templateData_6_1),
    .io_memOut_templateData_6_2 (_bram_io_memOut_templateData_6_2),
    .io_memOut_templateData_6_3 (_bram_io_memOut_templateData_6_3),
    .io_memOut_templateData_6_4 (_bram_io_memOut_templateData_6_4),
    .io_memOut_templateData_6_5 (_bram_io_memOut_templateData_6_5),
    .io_memOut_templateData_6_6 (_bram_io_memOut_templateData_6_6),
    .io_memOut_templateData_6_7 (_bram_io_memOut_templateData_6_7),
    .io_memOut_templateData_6_8 (_bram_io_memOut_templateData_6_8),
    .io_memOut_templateData_6_9 (_bram_io_memOut_templateData_6_9),
    .io_memOut_templateData_7_0 (_bram_io_memOut_templateData_7_0),
    .io_memOut_templateData_7_1 (_bram_io_memOut_templateData_7_1),
    .io_memOut_templateData_7_2 (_bram_io_memOut_templateData_7_2),
    .io_memOut_templateData_7_3 (_bram_io_memOut_templateData_7_3),
    .io_memOut_templateData_7_4 (_bram_io_memOut_templateData_7_4),
    .io_memOut_templateData_7_5 (_bram_io_memOut_templateData_7_5),
    .io_memOut_templateData_7_6 (_bram_io_memOut_templateData_7_6),
    .io_memOut_templateData_7_7 (_bram_io_memOut_templateData_7_7),
    .io_memOut_templateData_7_8 (_bram_io_memOut_templateData_7_8),
    .io_memOut_templateData_7_9 (_bram_io_memOut_templateData_7_9),
    .io_memOut_templateData_8_0 (_bram_io_memOut_templateData_8_0),
    .io_memOut_templateData_8_1 (_bram_io_memOut_templateData_8_1),
    .io_memOut_templateData_8_2 (_bram_io_memOut_templateData_8_2),
    .io_memOut_templateData_8_3 (_bram_io_memOut_templateData_8_3),
    .io_memOut_templateData_8_4 (_bram_io_memOut_templateData_8_4),
    .io_memOut_templateData_8_5 (_bram_io_memOut_templateData_8_5),
    .io_memOut_templateData_8_6 (_bram_io_memOut_templateData_8_6),
    .io_memOut_templateData_8_7 (_bram_io_memOut_templateData_8_7),
    .io_memOut_templateData_8_8 (_bram_io_memOut_templateData_8_8),
    .io_memOut_templateData_8_9 (_bram_io_memOut_templateData_8_9),
    .io_memOut_templateData_9_0 (_bram_io_memOut_templateData_9_0),
    .io_memOut_templateData_9_1 (_bram_io_memOut_templateData_9_1),
    .io_memOut_templateData_9_2 (_bram_io_memOut_templateData_9_2),
    .io_memOut_templateData_9_3 (_bram_io_memOut_templateData_9_3),
    .io_memOut_templateData_9_4 (_bram_io_memOut_templateData_9_4),
    .io_memOut_templateData_9_5 (_bram_io_memOut_templateData_9_5),
    .io_memOut_templateData_9_6 (_bram_io_memOut_templateData_9_6),
    .io_memOut_templateData_9_7 (_bram_io_memOut_templateData_9_7),
    .io_memOut_templateData_9_8 (_bram_io_memOut_templateData_9_8),
    .io_memOut_templateData_9_9 (_bram_io_memOut_templateData_9_9)
  );
endmodule

module SevenSegDecoder(	// \\src\\main\\scala\\peripherals\\SevenSegDecoder.scala:14:7
  input         clock,	// \\src\\main\\scala\\peripherals\\SevenSegDecoder.scala:14:7
                reset,	// \\src\\main\\scala\\peripherals\\SevenSegDecoder.scala:14:7
  input  [3:0]  io_digitA,	// \\src\\main\\scala\\peripherals\\SevenSegDecoder.scala:19:14
                io_digitB,	// \\src\\main\\scala\\peripherals\\SevenSegDecoder.scala:19:14
  input  [13:0] io_confidence,	// \\src\\main\\scala\\peripherals\\SevenSegDecoder.scala:19:14
  output [3:0]  io_digits_0,	// \\src\\main\\scala\\peripherals\\SevenSegDecoder.scala:19:14
                io_digits_1,	// \\src\\main\\scala\\peripherals\\SevenSegDecoder.scala:19:14
                io_digits_5,	// \\src\\main\\scala\\peripherals\\SevenSegDecoder.scala:19:14
                io_digits_7	// \\src\\main\\scala\\peripherals\\SevenSegDecoder.scala:19:14
);

  wire [20:0] _percentage_T = {7'h0, io_confidence} * 21'h64 / 21'h2800;	// \\src\\main\\scala\\peripherals\\SevenSegDecoder.scala:32:37, :36:31
  `ifndef SYNTHESIS	// \\src\\main\\scala\\peripherals\\SevenSegDecoder.scala:39:9
    always @(posedge clock) begin	// \\src\\main\\scala\\peripherals\\SevenSegDecoder.scala:39:9
      if (~reset & _percentage_T[6:0] > 7'h64) begin	// \\src\\main\\scala\\peripherals\\SevenSegDecoder.scala:32:37, :36:{14,31}, :39:{9,21}
        if (`ASSERT_VERBOSE_COND_)	// \\src\\main\\scala\\peripherals\\SevenSegDecoder.scala:39:9
          $error("Assertion failed: percentage must be <= 100\n    at SevenSegDecoder.scala:39 assert(percentage <= 100.U, \"percentage must be <= 100\")\n");	// \\src\\main\\scala\\peripherals\\SevenSegDecoder.scala:39:9
        if (`STOP_COND_)	// \\src\\main\\scala\\peripherals\\SevenSegDecoder.scala:39:9
          $fatal;	// \\src\\main\\scala\\peripherals\\SevenSegDecoder.scala:39:9
      end
    end // always @(posedge)
  `endif // not def SYNTHESIS
  wire [6:0]  percentageClamped = _percentage_T[6:0] > 7'h64 ? 7'h64 : _percentage_T[6:0];	// \\src\\main\\scala\\peripherals\\SevenSegDecoder.scala:32:37, :36:{14,31}, :42:{30,42}
  assign io_digits_0 = percentageClamped[3:0];	// \\src\\main\\scala\\peripherals\\SevenSegDecoder.scala:14:7, :42:30, :46:34
  assign io_digits_1 = {1'h0, percentageClamped[6:4]};	// \\src\\main\\scala\\peripherals\\SevenSegDecoder.scala:14:7, :42:30, :45:34, :57:16
  assign io_digits_5 = io_digitB;	// \\src\\main\\scala\\peripherals\\SevenSegDecoder.scala:14:7
  assign io_digits_7 = io_digitA;	// \\src\\main\\scala\\peripherals\\SevenSegDecoder.scala:14:7
endmodule

module SevenSegTDM(	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:14:7
  input        clock,	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:14:7
               reset,	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:14:7
  input  [3:0] io_digits_0,	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:17:14
               io_digits_1,	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:17:14
               io_digits_5,	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:17:14
               io_digits_7,	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:17:14
  output [7:0] io_anodes,	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:17:14
               io_cathodes	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:17:14
);

  reg  [16:0]      divCounter;	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:28:29
  reg  [2:0]       digitCounter;	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:29:29
  wire [7:0][3:0]  _GEN =
    {{io_digits_7},
     {4'hF},
     {io_digits_5},
     {4'hF},
     {4'hF},
     {4'hF},
     {io_digits_1},
     {io_digits_0}};	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:17:14, :81:28
  wire [3:0]       _GEN_0 = _GEN[digitCounter];	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:29:29, :81:28
  wire             _GEN_1 =
    digitCounter == 3'h2 | digitCounter == 3'h3 | digitCounter == 3'h4
    | digitCounter == 3'h6;	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:29:29, :44:34, :55:32, :80:24, :81:28, :82:28
  wire [15:0][7:0] _GEN_2 =
    {{_GEN_1 & (&_GEN_0) ? 8'hFF : 8'h8E},
     {_GEN_1 & _GEN_0 == 4'hE ? 8'hFF : 8'h86},
     {_GEN_1 & _GEN_0 == 4'hD ? 8'hFF : 8'hA1},
     {_GEN_1 & _GEN_0 == 4'hC ? 8'hFF : 8'hC6},
     {_GEN_1 & _GEN_0 == 4'hB ? 8'hFF : 8'h83},
     {_GEN_1 & _GEN_0 == 4'hA ? 8'hFF : 8'h88},
     {_GEN_1 & _GEN_0 == 4'h9 ? 8'hFF : 8'h90},
     {_GEN_1 & _GEN_0 == 4'h8 ? 8'hFF : 8'h80},
     {_GEN_1 & _GEN_0 == 4'h7 ? 8'hFF : 8'hF8},
     {_GEN_1 & _GEN_0 == 4'h6 ? 8'hFF : 8'h82},
     {_GEN_1 & _GEN_0 == 4'h5 ? 8'hFF : 8'h92},
     {_GEN_1 & _GEN_0 == 4'h4 ? 8'hFF : 8'h99},
     {_GEN_1 & _GEN_0 == 4'h3 ? 8'hFF : 8'hB0},
     {_GEN_1 & _GEN_0 == 4'h2 ? 8'hFF : 8'hA4},
     {_GEN_1 & _GEN_0 == 4'h1 ? 8'hFF : 8'hF9},
     {_GEN_1 & _GEN_0 == 4'h0 ? 8'hFF : 8'hC0}};	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:55:32, :80:24, :81:28, :82:28, :87:15
  always @(posedge clock) begin	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:14:7
    if (reset) begin	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:14:7
      divCounter <= 17'h0;	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:28:29
      digitCounter <= 3'h0;	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:29:29
    end
    else if (divCounter == 17'h186A0) begin	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:28:29, :32:25
      divCounter <= 17'h0;	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:28:29
      if (&digitCounter)	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:29:29, :37:38
        digitCounter <= 3'h0;	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:29:29
      else	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:37:38
        digitCounter <= digitCounter + 3'h1;	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:29:29, :37:65, :44:34
    end
    else	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:32:25
      divCounter <= divCounter + 17'h1;	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:28:29, :33:43
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:14:7
    `ifdef FIRRTL_BEFORE_INITIAL	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:14:7
      `FIRRTL_BEFORE_INITIAL	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:14:7
    `endif // FIRRTL_BEFORE_INITIAL
    initial begin	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:14:7
      automatic logic [31:0] _RANDOM[0:0];	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:14:7
      `ifdef INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:14:7
        `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:14:7
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:14:7
        _RANDOM[/*Zero width*/ 1'b0] = `RANDOM;	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:14:7
        divCounter = _RANDOM[/*Zero width*/ 1'b0][16:0];	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:14:7, :28:29
        digitCounter = _RANDOM[/*Zero width*/ 1'b0][19:17];	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:14:7, :28:29, :29:29
      `endif // RANDOMIZE_REG_INIT
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:14:7
      `FIRRTL_AFTER_INITIAL	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:14:7
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  assign io_anodes =
    {digitCounter != 3'h7,
     digitCounter != 3'h6,
     digitCounter != 3'h5,
     digitCounter != 3'h4,
     digitCounter != 3'h3,
     digitCounter != 3'h2,
     digitCounter != 3'h1,
     |digitCounter};	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:14:7, :29:29, :37:38, :44:34, :45:29
  assign io_cathodes = _GEN_2[_GEN_0];	// \\src\\main\\scala\\peripherals\\SevenSegTDM.scala:14:7, :81:28, :87:15
endmodule

module SevenSegDriver(	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:16:7
  input         clock,	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:16:7
                reset,	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:16:7
  input  [3:0]  io_digitA,	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:20:14
                io_digitB,	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:20:14
  input  [13:0] io_confidence,	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:20:14
  output [7:0]  io_anodes,	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:20:14
                io_cathodes	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:20:14
);

  wire [3:0] _decoder_io_digits_0;	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:32:23
  wire [3:0] _decoder_io_digits_1;	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:32:23
  wire [3:0] _decoder_io_digits_5;	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:32:23
  wire [3:0] _decoder_io_digits_7;	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:32:23
  `ifndef SYNTHESIS	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:47:9
    always @(posedge clock) begin	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:47:9
      if (~reset & io_digitA > 4'h9) begin	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:47:{9,20}
        if (`ASSERT_VERBOSE_COND_)	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:47:9
          $error("Assertion failed: digitA must be 0-9\n    at SevenSegDriver.scala:47 assert(io.digitA <= 9.U, \"digitA must be 0-9\")\n");	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:47:9
        if (`STOP_COND_)	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:47:9
          $fatal;	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:47:9
      end
      if (~reset & io_digitB > 4'h9) begin	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:47:{9,20}, :48:{9,20}
        if (`ASSERT_VERBOSE_COND_)	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:48:9
          $error("Assertion failed: digitB must be 0-9\n    at SevenSegDriver.scala:48 assert(io.digitB <= 9.U, \"digitB must be 0-9\")\n");	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:48:9
        if (`STOP_COND_)	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:48:9
          $fatal;	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:48:9
      end
      if (~reset & io_confidence > 14'h2800) begin	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:47:9, :49:{9,24}
        if (`ASSERT_VERBOSE_COND_)	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:49:9
          $error("Assertion failed: confidence must be <= maxScore (10240)\n    at SevenSegDriver.scala:49 assert(io.confidence <= maxScore.U, s\"confidence must be <= maxScore ($maxScore)\")\n");	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:49:9
        if (`STOP_COND_)	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:49:9
          $fatal;	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:49:9
      end
    end // always @(posedge)
  `endif // not def SYNTHESIS
  SevenSegDecoder decoder (	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:32:23
    .clock         (clock),
    .reset         (reset),
    .io_digitA     (io_digitA),
    .io_digitB     (io_digitB),
    .io_confidence (io_confidence),
    .io_digits_0   (_decoder_io_digits_0),
    .io_digits_1   (_decoder_io_digits_1),
    .io_digits_5   (_decoder_io_digits_5),
    .io_digits_7   (_decoder_io_digits_7)
  );
  SevenSegTDM tdm (	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:38:19
    .clock       (clock),
    .reset       (reset),
    .io_digits_0 (_decoder_io_digits_0),	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:32:23
    .io_digits_1 (_decoder_io_digits_1),	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:32:23
    .io_digits_5 (_decoder_io_digits_5),	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:32:23
    .io_digits_7 (_decoder_io_digits_7),	// \\src\\main\\scala\\peripherals\\SevenSegDriver.scala:32:23
    .io_anodes   (io_anodes),
    .io_cathodes (io_cathodes)
  );
endmodule

// VCS coverage exclude_file
module romMem_3200x32(	// \\src\\main\\scala\\bram\\initRam.scala:65:27
  input  [11:0] R0_addr,
  input         R0_en,
                R0_clk,
  output [31:0] R0_data
);

  reg [31:0] Memory[0:3199];	// \\src\\main\\scala\\bram\\initRam.scala:65:27
  reg        _R0_en_d0;	// \\src\\main\\scala\\bram\\initRam.scala:65:27
  reg [11:0] _R0_addr_d0;	// \\src\\main\\scala\\bram\\initRam.scala:65:27
  always @(posedge R0_clk) begin	// \\src\\main\\scala\\bram\\initRam.scala:65:27
    _R0_en_d0 <= R0_en;	// \\src\\main\\scala\\bram\\initRam.scala:65:27
    _R0_addr_d0 <= R0_addr;	// \\src\\main\\scala\\bram\\initRam.scala:65:27
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_MEM_	// \\src\\main\\scala\\bram\\initRam.scala:65:27
    `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\initRam.scala:65:27
      reg [31:0] _RANDOM;	// \\src\\main\\scala\\bram\\initRam.scala:65:27
    `endif // RANDOMIZE_REG_INIT
    reg [31:0] _RANDOM_MEM;	// \\src\\main\\scala\\bram\\initRam.scala:65:27
    initial begin	// \\src\\main\\scala\\bram\\initRam.scala:65:27
      $readmemh("mnist_input.mem", Memory);	// \\src\\main\\scala\\bram\\initRam.scala:65:27
      `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\initRam.scala:65:27
      `ifdef RANDOMIZE_MEM_INIT	// \\src\\main\\scala\\bram\\initRam.scala:65:27
        for (logic [11:0] i = 12'h0; i < 12'hC80; i += 12'h1) begin
          _RANDOM_MEM = `RANDOM;	// \\src\\main\\scala\\bram\\initRam.scala:65:27
          Memory[i] = _RANDOM_MEM;	// \\src\\main\\scala\\bram\\initRam.scala:65:27
        end	// \\src\\main\\scala\\bram\\initRam.scala:65:27
      `endif // RANDOMIZE_MEM_INIT
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\initRam.scala:65:27
        _RANDOM = {`RANDOM};	// \\src\\main\\scala\\bram\\initRam.scala:65:27
        _R0_en_d0 = _RANDOM[0];	// \\src\\main\\scala\\bram\\initRam.scala:65:27
        _R0_addr_d0 = _RANDOM[12:1];	// \\src\\main\\scala\\bram\\initRam.scala:65:27
      `endif // RANDOMIZE_REG_INIT
    end // initial
  `endif // ENABLE_INITIAL_MEM_
  assign R0_data = _R0_en_d0 ? Memory[_R0_addr_d0] : 32'bx;	// \\src\\main\\scala\\bram\\initRam.scala:65:27
endmodule

module InitRam(	// \\src\\main\\scala\\bram\\initRam.scala:25:7
  input         clock,	// \\src\\main\\scala\\bram\\initRam.scala:25:7
                reset,	// \\src\\main\\scala\\bram\\initRam.scala:25:7
                io_start,	// \\src\\main\\scala\\bram\\initRam.scala:43:14
  input  [3:0]  io_digitSelect,	// \\src\\main\\scala\\bram\\initRam.scala:43:14
                io_imgSelect,	// \\src\\main\\scala\\bram\\initRam.scala:43:14
  output        io_writeOut_wrEn,	// \\src\\main\\scala\\bram\\initRam.scala:43:14
  output [18:0] io_writeOut_wrAddr,	// \\src\\main\\scala\\bram\\initRam.scala:43:14
  output [31:0] io_writeOut_wrData,	// \\src\\main\\scala\\bram\\initRam.scala:43:14
  output        io_startOut	// \\src\\main\\scala\\bram\\initRam.scala:43:14
);

  wire [31:0] _romMem_ext_R0_data;	// \\src\\main\\scala\\bram\\initRam.scala:65:27
  reg  [2:0]  stateReg;	// \\src\\main\\scala\\bram\\initRam.scala:84:30
  reg  [4:0]  lineCounter;	// \\src\\main\\scala\\bram\\initRam.scala:85:30
  reg  [3:0]  selectedDigit;	// \\src\\main\\scala\\bram\\initRam.scala:86:30
  reg  [3:0]  selectedImg;	// \\src\\main\\scala\\bram\\initRam.scala:87:30
  reg  [11:0] writeAddrReg;	// \\src\\main\\scala\\bram\\initRam.scala:100:29
  wire        _GEN = stateReg == 3'h0;	// \\src\\main\\scala\\bram\\initRam.scala:84:30, :112:20, :157:19
  wire        _GEN_0 = stateReg == 3'h1;	// \\src\\main\\scala\\bram\\initRam.scala:84:30, :112:20, :118:23
  wire        _GEN_1 = stateReg == 3'h2;	// \\src\\main\\scala\\bram\\initRam.scala:84:30, :112:20, :126:20
  wire        _GEN_2 = stateReg == 3'h3;	// \\src\\main\\scala\\bram\\initRam.scala:84:30, :112:20, :141:18
  wire        _GEN_3 = _GEN_1 | _GEN_2;	// \\src\\main\\scala\\bram\\initRam.scala:112:20, :131:26
  wire        _GEN_4 = _GEN | _GEN_0;	// \\src\\main\\scala\\bram\\initRam.scala:106:22, :112:20
  always @(posedge clock) begin	// \\src\\main\\scala\\bram\\initRam.scala:25:7
    if (reset) begin	// \\src\\main\\scala\\bram\\initRam.scala:25:7
      stateReg <= 3'h0;	// \\src\\main\\scala\\bram\\initRam.scala:84:30, :157:19
      lineCounter <= 5'h0;	// \\src\\main\\scala\\bram\\initRam.scala:85:30
      selectedDigit <= 4'h0;	// \\src\\main\\scala\\bram\\initRam.scala:86:30
      selectedImg <= 4'h0;	// \\src\\main\\scala\\bram\\initRam.scala:86:30, :87:30
      writeAddrReg <= 12'h0;	// \\src\\main\\scala\\bram\\initRam.scala:100:29
    end
    else begin	// \\src\\main\\scala\\bram\\initRam.scala:25:7
      automatic logic [7:0][2:0] _GEN_5;	// \\src\\main\\scala\\bram\\initRam.scala:84:30, :112:20, :114:22, :126:20, :139:44, :151:16, :157:19
      _GEN_5 =
        {{stateReg},
         {stateReg},
         {stateReg},
         {3'h0},
         {3'h4},
         {(&lineCounter) ? 3'h3 : stateReg},
         {3'h2},
         {io_start ? 3'h1 : stateReg}};	// \\src\\main\\scala\\bram\\initRam.scala:84:30, :85:30, :112:20, :114:22, :118:23, :126:20, :139:{24,44}, :141:18, :151:16, :157:19
      stateReg <= _GEN_5[stateReg];	// \\src\\main\\scala\\bram\\initRam.scala:84:30, :112:20, :114:22, :126:20, :139:44, :151:16, :157:19
      if (_GEN) begin	// \\src\\main\\scala\\bram\\initRam.scala:112:20
        if (io_start)	// \\src\\main\\scala\\bram\\initRam.scala:43:14
          lineCounter <= 5'h0;	// \\src\\main\\scala\\bram\\initRam.scala:85:30
      end
      else if (_GEN_0)	// \\src\\main\\scala\\bram\\initRam.scala:112:20
        lineCounter <= lineCounter + 5'h1;	// \\src\\main\\scala\\bram\\initRam.scala:85:30, :125:35
      else if (~_GEN_1 | (&lineCounter)) begin	// \\src\\main\\scala\\bram\\initRam.scala:85:30, :112:20, :139:{24,44}
      end
      else	// \\src\\main\\scala\\bram\\initRam.scala:85:30, :112:20, :139:44
        lineCounter <= lineCounter + 5'h1;	// \\src\\main\\scala\\bram\\initRam.scala:85:30, :125:35, :143:36
      if (_GEN & io_start) begin	// \\src\\main\\scala\\bram\\initRam.scala:86:30, :112:20, :114:22, :115:23
        selectedDigit <= io_digitSelect;	// \\src\\main\\scala\\bram\\initRam.scala:86:30
        selectedImg <= io_imgSelect;	// \\src\\main\\scala\\bram\\initRam.scala:87:30
      end
      if (_GEN | ~(_GEN_0 | _GEN_1)) begin	// \\src\\main\\scala\\bram\\initRam.scala:100:29, :112:20, :124:20, :136:20
      end
      else	// \\src\\main\\scala\\bram\\initRam.scala:100:29, :112:20
        writeAddrReg <= {7'h64, lineCounter};	// \\src\\main\\scala\\bram\\initRam.scala:85:30, :100:29, :103:29
    end
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_	// \\src\\main\\scala\\bram\\initRam.scala:25:7
    `ifdef FIRRTL_BEFORE_INITIAL	// \\src\\main\\scala\\bram\\initRam.scala:25:7
      `FIRRTL_BEFORE_INITIAL	// \\src\\main\\scala\\bram\\initRam.scala:25:7
    `endif // FIRRTL_BEFORE_INITIAL
    initial begin	// \\src\\main\\scala\\bram\\initRam.scala:25:7
      automatic logic [31:0] _RANDOM[0:0];	// \\src\\main\\scala\\bram\\initRam.scala:25:7
      `ifdef INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\initRam.scala:25:7
        `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\bram\\initRam.scala:25:7
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\bram\\initRam.scala:25:7
        _RANDOM[/*Zero width*/ 1'b0] = `RANDOM;	// \\src\\main\\scala\\bram\\initRam.scala:25:7
        stateReg = _RANDOM[/*Zero width*/ 1'b0][2:0];	// \\src\\main\\scala\\bram\\initRam.scala:25:7, :84:30
        lineCounter = _RANDOM[/*Zero width*/ 1'b0][7:3];	// \\src\\main\\scala\\bram\\initRam.scala:25:7, :84:30, :85:30
        selectedDigit = _RANDOM[/*Zero width*/ 1'b0][11:8];	// \\src\\main\\scala\\bram\\initRam.scala:25:7, :84:30, :86:30
        selectedImg = _RANDOM[/*Zero width*/ 1'b0][15:12];	// \\src\\main\\scala\\bram\\initRam.scala:25:7, :84:30, :87:30
        writeAddrReg = _RANDOM[/*Zero width*/ 1'b0][27:16];	// \\src\\main\\scala\\bram\\initRam.scala:25:7, :84:30, :100:29
      `endif // RANDOMIZE_REG_INIT
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL	// \\src\\main\\scala\\bram\\initRam.scala:25:7
      `FIRRTL_AFTER_INITIAL	// \\src\\main\\scala\\bram\\initRam.scala:25:7
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  romMem_3200x32 romMem_ext (	// \\src\\main\\scala\\bram\\initRam.scala:65:27
    .R0_addr
      ({{3'h0, selectedDigit} * 7'hA + {3'h0, selectedImg}, 5'h0} + {7'h0, lineCounter}),	// \\src\\main\\scala\\bram\\initRam.scala:85:30, :86:30, :87:30, :90:{38,46}, :94:27, :132:26, :157:19
    .R0_en   (stateReg == 3'h1 | stateReg == 3'h2),	// \\src\\main\\scala\\bram\\initRam.scala:84:30, :97:{47,61,73}, :118:23, :126:20
    .R0_clk  (clock),
    .R0_data (_romMem_ext_R0_data)
  );
  assign io_writeOut_wrEn = ~_GEN_4 & _GEN_3;	// \\src\\main\\scala\\bram\\initRam.scala:25:7, :106:22, :112:20, :131:26
  assign io_writeOut_wrAddr = _GEN_4 | ~_GEN_3 ? 19'h0 : {7'h0, writeAddrReg};	// \\src\\main\\scala\\bram\\initRam.scala:25:7, :100:29, :106:22, :107:22, :112:20, :131:26, :132:26
  assign io_writeOut_wrData = _GEN_4 | ~(_GEN_1 | _GEN_2) ? 32'h0 : _romMem_ext_R0_data;	// \\src\\main\\scala\\bram\\initRam.scala:25:7, :65:27, :106:22, :108:22, :112:20, :133:26, :150:26
  assign io_startOut = ~(_GEN_4 | _GEN_1 | _GEN_2) & stateReg == 3'h4;	// \\src\\main\\scala\\bram\\initRam.scala:25:7, :84:30, :106:22, :109:22, :112:20, :151:16
endmodule

module Debounce(	// \\src\\main\\scala\\peripherals\\Debounce.scala:6:7
  input  clock,	// \\src\\main\\scala\\peripherals\\Debounce.scala:6:7
         reset,	// \\src\\main\\scala\\peripherals\\Debounce.scala:6:7
         io_btn,	// \\src\\main\\scala\\peripherals\\Debounce.scala:7:14
  output io_stable	// \\src\\main\\scala\\peripherals\\Debounce.scala:7:14
);

  reg        btnSync_REG;	// \\src\\main\\scala\\peripherals\\Debounce.scala:12:32
  reg        btnSync;	// \\src\\main\\scala\\peripherals\\Debounce.scala:12:24
  reg        btnDebReg;	// \\src\\main\\scala\\peripherals\\Debounce.scala:16:26
  reg [31:0] cntReg;	// \\src\\main\\scala\\peripherals\\Debounce.scala:18:23
  always @(posedge clock) begin	// \\src\\main\\scala\\peripherals\\Debounce.scala:6:7
    btnSync_REG <= io_btn;	// \\src\\main\\scala\\peripherals\\Debounce.scala:12:32
    btnSync <= btnSync_REG;	// \\src\\main\\scala\\peripherals\\Debounce.scala:12:{24,32}
    if (reset) begin	// \\src\\main\\scala\\peripherals\\Debounce.scala:6:7
      btnDebReg <= 1'h0;	// \\src\\main\\scala\\peripherals\\Debounce.scala:6:7, :16:26
      cntReg <= 32'h0;	// \\src\\main\\scala\\peripherals\\Debounce.scala:18:23
    end
    else if (cntReg == 32'hF423F) begin	// \\src\\main\\scala\\peripherals\\Debounce.scala:18:23, :19:23
      btnDebReg <= btnSync;	// \\src\\main\\scala\\peripherals\\Debounce.scala:12:24, :16:26
      cntReg <= 32'h0;	// \\src\\main\\scala\\peripherals\\Debounce.scala:18:23
    end
    else	// \\src\\main\\scala\\peripherals\\Debounce.scala:19:23
      cntReg <= cntReg + 32'h1;	// \\src\\main\\scala\\peripherals\\Debounce.scala:18:23, :21:20
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_	// \\src\\main\\scala\\peripherals\\Debounce.scala:6:7
    `ifdef FIRRTL_BEFORE_INITIAL	// \\src\\main\\scala\\peripherals\\Debounce.scala:6:7
      `FIRRTL_BEFORE_INITIAL	// \\src\\main\\scala\\peripherals\\Debounce.scala:6:7
    `endif // FIRRTL_BEFORE_INITIAL
    initial begin	// \\src\\main\\scala\\peripherals\\Debounce.scala:6:7
      automatic logic [31:0] _RANDOM[0:1];	// \\src\\main\\scala\\peripherals\\Debounce.scala:6:7
      `ifdef INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\peripherals\\Debounce.scala:6:7
        `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\peripherals\\Debounce.scala:6:7
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\peripherals\\Debounce.scala:6:7
        for (logic [1:0] i = 2'h0; i < 2'h2; i += 2'h1) begin
          _RANDOM[i[0]] = `RANDOM;	// \\src\\main\\scala\\peripherals\\Debounce.scala:6:7
        end	// \\src\\main\\scala\\peripherals\\Debounce.scala:6:7
        btnSync_REG = _RANDOM[1'h0][0];	// \\src\\main\\scala\\peripherals\\Debounce.scala:6:7, :12:32
        btnSync = _RANDOM[1'h0][1];	// \\src\\main\\scala\\peripherals\\Debounce.scala:6:7, :12:{24,32}
        btnDebReg = _RANDOM[1'h0][2];	// \\src\\main\\scala\\peripherals\\Debounce.scala:6:7, :12:32, :16:26
        cntReg = {_RANDOM[1'h0][31:3], _RANDOM[1'h1][2:0]};	// \\src\\main\\scala\\peripherals\\Debounce.scala:6:7, :12:32, :18:23
      `endif // RANDOMIZE_REG_INIT
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL	// \\src\\main\\scala\\peripherals\\Debounce.scala:6:7
      `FIRRTL_AFTER_INITIAL	// \\src\\main\\scala\\peripherals\\Debounce.scala:6:7
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  assign io_stable = btnDebReg;	// \\src\\main\\scala\\peripherals\\Debounce.scala:6:7, :16:26
endmodule

module TopWrapper(	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:12:7
  input        clock,	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:12:7
               reset,	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:12:7
               io_start,	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:30:14
  input  [3:0] io_digitSel,	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:30:14
               io_imgSel,	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:30:14
  output       io_done,	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:30:14
  output [7:0] io_anodes,	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:30:14
               io_cathodes	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:30:14
);

  wire        _startSignal_debouncer_io_stable;	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:78:27
  wire        _initRom_io_writeOut_wrEn;	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:74:23
  wire [18:0] _initRom_io_writeOut_wrAddr;	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:74:23
  wire [31:0] _initRom_io_writeOut_wrData;	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:74:23
  wire        _initRom_io_startOut;	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:74:23
  wire        _comVis_io_done;	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:59:22
  wire [3:0]  _comVis_io_bestIdx;	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:59:22
  wire [13:0] _comVis_io_bestConf;	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:59:22
  reg  [3:0]  bestIdxHold;	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:91:29
  reg  [13:0] bestConfHold;	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:92:29
  reg         doneHold;	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:93:29
  always @(posedge clock) begin	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:12:7
    if (reset) begin	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:12:7
      bestIdxHold <= 4'h0;	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:91:29
      bestConfHold <= 14'h0;	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:92:29
      doneHold <= 1'h0;	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:12:7, :93:29
    end
    else if (_comVis_io_done) begin	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:59:22
      bestIdxHold <= _comVis_io_bestIdx;	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:59:22, :91:29
      bestConfHold <= _comVis_io_bestConf;	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:59:22, :92:29
      doneHold <= _comVis_io_done;	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:59:22, :93:29
    end
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:12:7
    `ifdef FIRRTL_BEFORE_INITIAL	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:12:7
      `FIRRTL_BEFORE_INITIAL	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:12:7
    `endif // FIRRTL_BEFORE_INITIAL
    initial begin	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:12:7
      automatic logic [31:0] _RANDOM[0:0];	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:12:7
      `ifdef INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:12:7
        `INIT_RANDOM_PROLOG_	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:12:7
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:12:7
        _RANDOM[/*Zero width*/ 1'b0] = `RANDOM;	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:12:7
        bestIdxHold = _RANDOM[/*Zero width*/ 1'b0][3:0];	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:12:7, :91:29
        bestConfHold = _RANDOM[/*Zero width*/ 1'b0][17:4];	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:12:7, :91:29, :92:29
        doneHold = _RANDOM[/*Zero width*/ 1'b0][18];	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:12:7, :91:29, :93:29
      `endif // RANDOMIZE_REG_INIT
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:12:7
      `FIRRTL_AFTER_INITIAL	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:12:7
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  TopModuleComVis comVis (	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:59:22
    .clock              (clock),
    .reset              (reset),
    .io_start           (_initRom_io_startOut),	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:74:23
    .io_memWrite_wrEn   (_initRom_io_writeOut_wrEn),	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:74:23
    .io_memWrite_wrAddr (_initRom_io_writeOut_wrAddr[11:0]),	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:74:23, :111:29
    .io_memWrite_wrData (_initRom_io_writeOut_wrData),	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:74:23
    .io_done            (_comVis_io_done),
    .io_bestIdx         (_comVis_io_bestIdx),
    .io_bestConf        (_comVis_io_bestConf)
  );
  SevenSegDriver sevenSegDriver (	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:71:30
    .clock         (clock),
    .reset         (reset),
    .io_digitA     (io_digitSel),
    .io_digitB     (bestIdxHold),	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:91:29
    .io_confidence (bestConfHold),	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:92:29
    .io_anodes     (io_anodes),
    .io_cathodes   (io_cathodes)
  );
  InitRam initRom (	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:74:23
    .clock              (clock),
    .reset              (reset),
    .io_start           (_startSignal_debouncer_io_stable),	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:78:27
    .io_digitSelect     (io_digitSel),
    .io_imgSelect       (io_imgSel),
    .io_writeOut_wrEn   (_initRom_io_writeOut_wrEn),
    .io_writeOut_wrAddr (_initRom_io_writeOut_wrAddr),
    .io_writeOut_wrData (_initRom_io_writeOut_wrData),
    .io_startOut        (_initRom_io_startOut)
  );
  Debounce startSignal_debouncer (	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:78:27
    .clock     (clock),
    .reset     (reset),
    .io_btn    (io_start),
    .io_stable (_startSignal_debouncer_io_stable)
  );
  assign io_done = doneHold;	// \\src\\main\\scala\\topLevel\\TopWrapper.scala:12:7, :93:29
endmodule

