[Inputs]
clk
[Outputs]
clk_10
[BiDir]
[ATTRIBUTES]
VeriModel slower1to10

