!iflang [english]


!begin_node CacheCtrl
(!begin_liste) [Availability]

!item [Name:]
¯CacheCtrl® - CPU Cacheverwaltung

!item [Opcode:]
160

!item [Syntax:]
int32_t CacheCtrl( int16_t OpCode, int16_t Param );

!item [Description:]
Die XBIOS-Routine CacheCtrl dient zur Verwaltung der CPU-Caches
!begin_table [c|l]
 OpCode  !! Beschreibung
!hline
    0    !! Liefert 0 zurck, wenn die Funktion vorhanden ist.
    1    !! Zurckschreiben des Datencaches
    2    !! Zurckschreiben des Befehlscaches
    3    !! Zurckschreiben des Daten- und Befehlscaches
    4    !! Abfrage, ob Datencache aktiv ist
    5    !! Aktivieren/Deaktivieren des Datencaches
~~       !! (!I)mode(!i)= 0, ausschalten
~~       !! (!I)mode(!i)= 1, einschalten
~~       !! Zurckschreiben des Caches falls notwendig
    6    !! Abrage, ob Befehlscache aktiv ist
    7    !! Aktivieren/Deaktivieren des Befehlscaches
~~       !! (!I)mode(!i)= 0, ausschalten
~~       !! (!I)mode(!i)= 1, einschalten
~~       !! Zurckschreiben des Caches falls notwendig
!end_table

(!B)Note:(!b) (!nl)
Under the CT60 (!nolink [XBIOS]), OpCode 5/7 has the same effect : (!nl)
mode: 0 = disable all caches. (!nl)
~~~~~ 1 = enable all caches.  (!nl)
All caches ares : Data Cache, Store Buffer, Branch Cache, 
Instruction Cache.

!item [(!nolink [Return]) Value:]
Im Erfolgsfall liefert die Funktion den Wert 0 oder EBADRQ, wenn fr
(!I)OpCode(!i) ein Wert gr”er sieben bergeben wird.

Als Alternative steht auch der Treiber "CPU Cache Control Driver v1.10" von
Robert Federle und Thomas Tempelmann fr andere Rechner zur Verfgung.

!item [Group:]
Spezialbefehle

!item [Availability:]
Die Funktion ist auf dem Milan seit TOS 4.06 verfgbar. Im CT60
(!nolink [XBIOS]) ab Version v0.98a.

!item [See Also:]
(!link [Binding] [Bindings fr CacheCtrl])

(!ende_liste)


!begin_node Bindings fr CacheCtrl
!ignore_index
(!begin_liste) [Assembler:]
!item [C:]
int32_t CacheCtrl( int16_t OpCode, int16_t Param );
!item [Assembler:]
!begin_verbatim
move.w    Param,-(sp)  ; Offset 4
move.w    OpCode,-(sp) ; Offset 2
move.w    #160,-(sp)   ; Offset 0
trap      #14          ; XBIOS aufrufen
addq.l    #6,sp        ; Stack korrigieren
!end_verbatim
(!ende_liste)
!end_node
!end_node


!else


!begin_node CacheCtrl
(!begin_liste) [Beschreibung]

!item [Name:]
¯CacheCtrl® - CPU Cacheverwaltung

!item [Xbiosnummer:]
160

!item [Deklaration:]
int32_t CacheCtrl( int16_t OpCode, int16_t Param );

!item [Beschreibung:]
Die XBIOS-Routine CacheCtrl dient zur Verwaltung der CPU-Caches
!begin_table [c|l]
 OpCode  !! Beschreibung
!hline
    0    !! Liefert 0 zurck, wenn die Funktion vorhanden ist.
    1    !! Zurckschreiben des Datencaches
    2    !! Zurckschreiben des Befehlscaches
    3    !! Zurckschreiben des Daten- und Befehlscaches
    4    !! Abfrage, ob Datencache aktiv ist
    5    !! Aktivieren/Deaktivieren des Datencaches
~~       !! (!I)mode(!i)= 0, ausschalten
~~       !! (!I)mode(!i)= 1, einschalten
~~       !! Zurckschreiben des Caches falls notwendig
    6    !! Abrage, ob Befehlscache aktiv ist
    7    !! Aktivieren/Deaktivieren des Befehlscaches
~~       !! (!I)mode(!i)= 0, ausschalten
~~       !! (!I)mode(!i)= 1, einschalten
~~       !! Zurckschreiben des Caches falls notwendig
!end_table

(!B)Bemerkung:(!b) (!nl)
Im CT60 (!nolink [XBIOS]) hat der OpCode 5/7 dieselbe Funktionalit„t: (!nl)
mode: 0 = deaktivieren aller Caches. (!nl)
~~~~~ 1 = aktivieren aller Caches. (!nl)
Betroffen sind die folgenden Caches: Data Cache, Store Buffer, Branch Cache,
Instruction Cache.

!item [Ergebnis:]
Im Erfolgsfall liefert die Funktion den Wert 0 oder EBADRQ, wenn fr
(!I)OpCode(!i) ein Wert gr”er sieben bergeben wird.

Als Alternative steht auch der Treiber "CPU Cache Control Driver v1.10" von
Robert Federle und Thomas Tempelmann fr andere Rechner zur Verfgung.

!item [Gruppe:]
Spezialbefehle

!item [Verfgbar]
Die Funktion ist auf dem Milan seit TOS 4.06 verfgbar. Im CT60
(!nolink [XBIOS]) ab Version v0.98a.

!item [Querverweis:]
(!link [Binding] [Bindings fr CacheCtrl])

(!ende_liste)


!begin_node Bindings fr CacheCtrl
!ignore_index
(!begin_liste) [Assembler:]
!item [C:]
int32_t CacheCtrl( int16_t OpCode, int16_t Param );
!item [Assembler:]
!begin_verbatim
move.w    Param,-(sp)  ; Offset 4
move.w    OpCode,-(sp) ; Offset 2
move.w    #160,-(sp)   ; Offset 0
trap      #14          ; XBIOS aufrufen
addq.l    #6,sp        ; Stack korrigieren
!end_verbatim
(!ende_liste)
!end_node
!end_node


!endif