# Format: clock  timeReq  slackR/slackF  holdR/holdF  instName/pinName   # cycle(s)
ALU_CLK(R)->ALU_CLK(R)	0.051    0.075/*         0.049/*         U0_ALU/\ALU_OUT_reg[2] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.040    0.084/*         0.060/*         U0_ALU/\ALU_OUT_reg[3] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.050    0.088/*         0.050/*         U0_ALU/\ALU_OUT_reg[1] /SI    1
TX_CLOCK(R)->TX_CLOCK(R)	0.048    0.091/*         0.052/*         U0_ASYNC_FIFO/bit_sync_waddr/\R2_reg[3] /D    1
TX_CLOCK(R)->TX_CLOCK(R)	0.048    0.094/*         0.052/*         U0_ASYNC_FIFO/bit_sync_waddr/\R2_reg[2] /D    1
TX_CLOCK(R)->TX_CLOCK(R)	0.048    0.095/*         0.052/*         U0_ASYNC_FIFO/bit_sync_waddr/\R2_reg[1] /D    1
@(R)->UART_CLK1(R)	0.027    0.099/*         0.073/*         U1_RST_SYN/\rst_shift_reg_reg[0] /RN    1
@(R)->REF_CLK1(R)	0.027    0.099/*         0.073/*         U0_RST_SYN/\rst_shift_reg_reg[0] /RN    1
TX_CLOCK(R)->TX_CLOCK(R)	0.047    0.100/*         0.053/*         U0_ASYNC_FIFO/bit_sync_waddr/\R2_reg[0] /D    1
TX_CLOCK(R)->TX_CLOCK(R)	0.047    0.100/*         0.053/*         U0_ASYNC_FIFO/bit_sync_waddr/\R2_reg[4] /D    1
DFTCLK(R)->DFTCLK(R)	0.044    0.103/*         0.056/*         U0_RST_SYN/\rst_shift_reg_reg[1] /D    1
@(R)->UART_CLK1(R)	0.023    0.103/*         0.077/*         U1_RST_SYN/\rst_shift_reg_reg[1] /RN    1
@(R)->REF_CLK1(R)	0.023    0.103/*         0.077/*         U0_RST_SYN/\rst_shift_reg_reg[1] /RN    1
DFTCLK(R)->DFTCLK(R)	0.047    0.105/*         0.053/*         U0_DATA_SYNC/\sync_reg_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.106/*         0.053/*         U0_ASYNC_FIFO/bit_sync_raddr/\R2_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.106/*         0.053/*         U0_ASYNC_FIFO/bit_sync_raddr/\R2_reg[4] /D    1
ALU_CLK(R)->ALU_CLK(R)	0.040    0.106/*         0.060/*         U0_ALU/\ALU_OUT_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.047    0.106/*         0.053/*         U0_ASYNC_FIFO/bit_sync_raddr/\R2_reg[1] /D    1
ALU_CLK(R)->ALU_CLK(R)	0.040    0.106/*         0.060/*         U0_ALU/\ALU_OUT_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.041    0.106/*         0.060/*         U0_ASYNC_FIFO/bit_sync_waddr/\R1_reg[4] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.040    0.107/*         0.060/*         U0_ALU/\ALU_OUT_reg[15] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.040    0.107/*         0.060/*         U0_ALU/\ALU_OUT_reg[5] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.040    0.108/*         0.060/*         U0_ALU/\ALU_OUT_reg[10] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.040    0.108/*         0.060/*         U0_ALU/\ALU_OUT_reg[7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.047    0.109/*         0.053/*         U0_ASYNC_FIFO/bit_sync_raddr/\R2_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.040    0.109/*         0.060/*         U0_ASYNC_FIFO/bit_sync_waddr/\R1_reg[3] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.040    0.109/*         0.060/*         U0_ALU/\ALU_OUT_reg[12] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.036    0.110/*         0.064/*         U0_ALU/valid_data_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.037    0.110/*         0.063/*         U0_RST_SYN/\rst_shift_reg_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.047    0.110/*         0.053/*         U0_ASYNC_FIFO/bit_sync_raddr/\R2_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.040    0.110/*         0.060/*         U0_ASYNC_FIFO/bit_sync_waddr/\R1_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.043    0.110/*         0.057/*         U1_RST_SYN/\rst_shift_reg_reg[1] /D    1
ALU_CLK(R)->ALU_CLK(R)	0.040    0.110/*         0.060/*         U0_ALU/\ALU_OUT_reg[13] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.040    0.111/*         0.060/*         U0_ALU/\ALU_OUT_reg[9] /SI    1
DFTCLK(R)->DFTCLK(R)	0.047    0.112/*         0.054/*         U0_DATA_SYNC/\sync_reg_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.040    0.112/*         0.060/*         U0_DATA_SYNC/\sync_reg_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.113/*         0.060/*         U0_ASYNC_FIFO/bit_sync_raddr/\R1_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.113/*         0.060/*         U0_ASYNC_FIFO/bit_sync_raddr/\R2_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.113/*         0.060/*         U0_DATA_SYNC/enable_pulse_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.113/*         0.060/*         U0_ASYNC_FIFO/bit_sync_raddr/\R1_reg[2] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.040    0.113/*         0.060/*         U0_ALU/\ALU_OUT_reg[8] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.039    0.114/*         0.061/*         U0_ALU/\ALU_OUT_reg[14] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.115/*         0.060/*         U0_ASYNC_FIFO/bit_sync_waddr/\R1_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.115/*         0.060/*         U0_ASYNC_FIFO/bit_sync_waddr/\R2_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.052    0.116/*         0.049/*         U0_TOP_TX/SER/\data_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.116/*         0.060/*         U0_ASYNC_FIFO/bit_sync_raddr/\R1_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.051    0.117/*         0.049/*         U0_RX_TOP/data_sampling_RX1/sample_bit_samp_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.117/*         0.060/*         U0_ASYNC_FIFO/bit_sync_raddr/\R1_reg[1] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.039    0.117/*         0.061/*         U0_ALU/\ALU_OUT_reg[11] /SI    1
DFTCLK(R)->DFTCLK(R)	0.036    0.117/*         0.064/*         U1_RST_SYN/\rst_shift_reg_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.046    0.118/*         0.054/*         U0_DATA_SYNC/enable_pulse_gen_reg_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.040    0.119/*         0.060/*         U0_ASYNC_FIFO/bit_sync_raddr/\R2_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.119/*         0.060/*         U0_ASYNC_FIFO/bit_sync_waddr/\R2_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.119/*         0.060/*         U0_RX_TOP/FSM_RX1/par_err_reg_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.120/*         0.060/*         U0_ASYNC_FIFO/bit_sync_waddr/\R2_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.120/*         0.060/*         U0_ASYNC_FIFO/bit_sync_waddr/\R1_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.120/*         0.060/*         U0_Register_File/\regfile_reg[6][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.120/*         0.060/*         U0_ASYNC_FIFO/bit_sync_waddr/\R2_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.120/*         0.060/*         U0_Register_File/\regfile_reg[6][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.120/*         0.060/*         U0_Register_File/\regfile_reg[10][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.120/*         0.060/*         U0_TOP_TX/PAR/\par_data_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.121/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[5][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.121/*         0.060/*         U0_Register_File/\regfile_reg[10][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.121/*         0.060/*         U0_Register_File/\regfile_reg[5][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.121/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[9][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.121/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[13][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.121/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[9][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.121/*         0.060/*         U0_Register_File/\regfile_reg[8][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.121/*         0.060/*         U0_ASYNC_FIFO/bit_sync_waddr/\R2_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.121/*         0.060/*         U0_Register_File/\regfile_reg[10][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.121/*         0.060/*         U0_Register_File/\regfile_reg[11][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.121/*         0.060/*         U0_Register_File/\regfile_reg[4][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.121/*         0.060/*         U0_Register_File/\regfile_reg[15][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.121/*         0.060/*         U0_Register_File/\regfile_reg[6][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.121/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[7][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.121/*         0.060/*         U0_TOP_TX/PAR/\par_data_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.122/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[15][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.122/*         0.061/*         U0_ASYNC_FIFO/bit_sync_raddr/\R2_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.122/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[8][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.122/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[11][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.122/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[8][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.122/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[5][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.122/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[7][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.122/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[15][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.122/*         0.061/*         U0_TOP_TX/PAR/\par_data_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.122/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[2][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.122/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[6][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.122/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[1][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.122/*         0.061/*         U0_Register_File/\regfile_reg[10][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.122/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[6][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.122/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[0][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.122/*         0.061/*         U0_Register_File/\regfile_reg[5][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.123/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[12][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.123/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[14][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.123/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[4][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.123/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[13][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.052    0.123/*         0.048/*         U0_TOP_TX/SER/\data_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.123/*         0.061/*         U0_Register_File/\regfile_reg[7][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.123/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[5][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.123/*         0.061/*         U0_Register_File/\regfile_reg[11][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.052    0.123/*         0.048/*         U0_TOP_TX/SER/\data_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.123/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[2][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.123/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[14][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.123/*         0.061/*         U0_Register_File/\regfile_reg[14][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.123/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[10][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.123/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[9][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.123/*         0.061/*         U0_TOP_TX/PAR/\par_data_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.124/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[10][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.124/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[2][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.124/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[15][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.124/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[10][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.124/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[0][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.124/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[0][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.124/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[5][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.124/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[11][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.124/*         0.061/*         U0_Register_File/\regfile_reg[5][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.124/*         0.061/*         U0_Register_File/\regfile_reg[9][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.124/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[14][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.124/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[14][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.124/*         0.061/*         U0_Register_File/\regfile_reg[14][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.124/*         0.061/*         U0_Register_File/\regfile_reg[15][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.124/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[8][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.124/*         0.061/*         U0_Register_File/\regfile_reg[10][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         U0_TOP_TX/PAR/\par_data_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[7][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[1][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.052    0.125/*         0.048/*         U0_TOP_TX/SER/\data_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[10][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[3][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         U0_Register_File/\regfile_reg[9][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[12][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[10][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[1][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         U0_TOP_TX/PAR/\par_data_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         U0_PULSE_GEN/LVL_SIG_reg_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         U0_Register_File/\regfile_reg[4][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[15][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         U0_Register_File/\regfile_reg[9][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[2][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         U0_Register_File/\regfile_reg[12][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         U0_Register_File/\regfile_reg[7][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[9][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[3][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[15][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         U0_Register_File/\regfile_reg[12][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[4][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[11][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         U0_Register_File/\regfile_reg[15][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         U0_Register_File/\regfile_reg[6][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         U0_Register_File/\regfile_reg[7][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[13][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         U0_Register_File/\regfile_reg[4][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         U0_Register_File/\regfile_reg[10][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[3][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         U0_Register_File/\regfile_reg[11][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[11][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[13][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         U0_Register_File/\regfile_reg[12][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         U0_Register_File/\regfile_reg[5][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[15][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[13][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         U0_Register_File/\regfile_reg[9][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.052    0.126/*         0.048/*         U0_TOP_TX/SER/\data_reg[7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[13][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         U0_Register_File/\regfile_reg[7][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[15][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[7][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.052    0.126/*         0.048/*         U0_TOP_TX/SER/\data_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         U0_Register_File/\regfile_reg[4][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[2][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[14][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[11][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         U0_Register_File/\regfile_reg[13][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         U0_Register_File/\regfile_reg[9][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         U0_RX_TOP/data_sampling_RX1/\RX_IN_reg_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[9][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         U0_Register_File/\regfile_reg[8][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         U0_Register_File/\regfile_reg[14][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         U0_Register_File/\regfile_reg[11][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         U0_Register_File/\regfile_reg[9][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         U0_Register_File/\regfile_reg[13][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[15][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[1][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         U0_TOP_TX/PAR/\par_data_reg[7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[6][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[3][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[12][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         U0_Register_File/\regfile_reg[11][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[14][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[7][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         U0_Register_File/\regfile_reg[4][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         U0_ASYNC_FIFO/bit_sync_raddr/\R2_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         U1_clock_divider/flag_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[4][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[14][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[2][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         U0_Register_File/\regfile_reg[12][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         U0_Register_File/\regfile_reg[9][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.128/*         0.061/*         U0_Register_File/\regfile_reg[5][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.128/*         0.061/*         U0_Register_File/\regfile_reg[7][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.128/*         0.061/*         U0_Register_File/\regfile_reg[15][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.128/*         0.061/*         U0_Register_File/\regfile_reg[5][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.128/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[7][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.128/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[3][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.128/*         0.061/*         U0_Register_File/\regfile_reg[4][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.128/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[6][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.128/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[0][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.128/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[0][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.128/*         0.061/*         U0_Register_File/\regfile_reg[12][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.128/*         0.061/*         U0_Register_File/\regfile_reg[15][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.128/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[6][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.128/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[7][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.128/*         0.061/*         U0_Register_File/\regfile_reg[5][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.128/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[11][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.049    0.129/*         0.051/*         U0_Register_File/\regfile_reg[1][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[3][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         U0_Register_File/\regfile_reg[6][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.052    0.129/*         0.048/*         U0_TOP_TX/SER/\data_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         U0_Register_File/\regfile_reg[4][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         U0_Register_File/\regfile_reg[11][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         U0_Register_File/\regfile_reg[10][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         U0_Register_File/\regfile_reg[14][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[5][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[10][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[1][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[8][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[13][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[3][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         U0_Register_File/\regfile_reg[12][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         U0_Register_File/\regfile_reg[11][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[9][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[12][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         U0_Register_File/\regfile_reg[14][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         U0_Register_File/\regfile_reg[13][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         U1_clock_divider/o_div_clk_reg_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         U0_Register_File/\regfile_reg[13][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         U0_Register_File/\regfile_reg[8][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[6][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         U0_Register_File/\regfile_reg[15][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[8][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[1][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         U0_Register_File/\regfile_reg[7][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[9][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         U0_Register_File/\regfile_reg[8][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         U0_Register_File/\regfile_reg[9][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         U0_Register_File/\regfile_reg[6][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         U0_Register_File/\regfile_reg[8][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[2][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         U0_Register_File/\regfile_reg[14][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[8][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.131/*         0.061/*         U0_Register_File/\regfile_reg[6][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.131/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[4][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.131/*         0.061/*         U0_Register_File/\regfile_reg[7][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.131/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[4][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.131/*         0.061/*         U0_Register_File/\regfile_reg[15][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.131/*         0.061/*         U0_Register_File/\regfile_reg[10][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.131/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[7][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.131/*         0.061/*         U0_Register_File/\regfile_reg[14][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.131/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[9][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.131/*         0.061/*         U0_Register_File/\regfile_reg[5][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.131/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[12][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.132/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[8][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.132/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[5][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.132/*         0.061/*         U0_Register_File/\regfile_reg[8][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.132/*         0.061/*         U0_ASYNC_FIFO/bit_sync_raddr/\R2_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.132/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[4][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.132/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[4][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.051    0.132/*         0.049/*         U0_TOP_TX/SER/\data_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.132/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[2][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.132/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[0][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.132/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[13][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.132/*         0.061/*         U0_Register_File/\regfile_reg[12][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.132/*         0.061/*         U0_Register_File/\regfile_reg[6][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.132/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[11][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.132/*         0.061/*         U0_TOP_TX/PAR/\par_data_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.132/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[1][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.133/*         0.061/*         U0_Register_File/\regfile_reg[7][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.133/*         0.061/*         U0_clock_divider/o_div_clk_reg_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.133/*         0.061/*         U0_clock_divider/flag_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.133/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[0][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.133/*         0.061/*         U0_Register_File/\regfile_reg[14][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.133/*         0.061/*         U0_Register_File/\regfile_reg[15][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.133/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[12][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.133/*         0.061/*         U0_Register_File/\RdData_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.133/*         0.061/*         U0_RX_TOP/FSM_RX1/\cs_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.133/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[14][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.134/*         0.062/*         U0_Register_File/\regfile_reg[13][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.134/*         0.062/*         U0_TOP_TX/SER/\counter_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.134/*         0.062/*         U0_Register_File/\RdData_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.134/*         0.062/*         U0_Register_File/\regfile_reg[13][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.134/*         0.062/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[3][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.134/*         0.062/*         U1_clock_divider/\counter_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.135/*         0.062/*         U0_Register_File/RdData_valid_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.135/*         0.062/*         U0_DATA_SYNC/\sync_bus_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.135/*         0.062/*         U0_Register_File/\regfile_reg[8][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.135/*         0.062/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[4][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.135/*         0.062/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[12][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.136/*         0.062/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[0][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.136/*         0.062/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[5][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.136/*         0.062/*         U0_Register_File/\regfile_reg[11][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.136/*         0.062/*         U0_Register_File/\regfile_reg[13][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.136/*         0.062/*         U0_RX_TOP/edge_bit_counter_RX1/\edge_cnt_edge_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.136/*         0.062/*         U0_RX_TOP/deserializer_RX1/\P_DATA_des_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.137/*         0.062/*         U0_Register_File/\regfile_reg[13][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.137/*         0.062/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[1][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.137/*         0.062/*         U0_Register_File/\regfile_reg[8][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.137/*         0.062/*         U0_Register_File/\RdData_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.137/*         0.062/*         U0_RX_TOP/edge_bit_counter_RX1/\bit_cnt_edge_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.137/*         0.062/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[10][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.138/*         0.062/*         U0_Register_File/\RdData_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.138/*         0.062/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[12][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.138/*         0.062/*         U0_clock_divider/\counter_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.138/*         0.062/*         U0_RX_TOP/edge_bit_counter_RX1/\bit_cnt_edge_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.052    0.139/*         0.048/*         U0_Register_File/\regfile_reg[2][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.139/*         0.062/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[11][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.139/*         0.062/*         U0_ASYNC_FIFO/fifo_rd/\o_rptr_reg_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.139/*         0.062/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[8][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.139/*         0.062/*         U0_RX_TOP/edge_bit_counter_RX1/\bit_cnt_edge_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.140/*         0.062/*         U0_DATA_SYNC/\sync_bus_reg[7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.140/*         0.062/*         U0_RX_TOP/data_sampling_RX1/\RX_IN_reg_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.140/*         0.062/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[6][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.141/*         0.062/*         U0_Register_File/\RdData_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.141/*         0.062/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[10][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.052    0.141/*         0.048/*         U0_Register_File/\regfile_reg[1][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.052    0.143/*         0.048/*         U0_Register_File/\regfile_reg[1][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.144/*         0.062/*         U0_clock_divider/\counter_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.145/*         0.062/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[6][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.146/*         0.062/*         U1_clock_divider/\counter_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.052    0.147/*         0.048/*         U0_Register_File/\regfile_reg[0][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.147/*         0.062/*         U0_RST_SYN/\rst_shift_reg_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.147/*         0.062/*         U0_Register_File/\RdData_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.147/*         0.062/*         U0_TOP_TX/FSM1/\cs_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.037    0.148/*         0.063/*         U0_Register_File/\RdData_reg[7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.037    0.148/*         0.063/*         U0_TOP_TX/SER/\counter_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.037    0.149/*         0.063/*         U0_RX_TOP/edge_bit_counter_RX1/\bit_cnt_edge_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.037    0.149/*         0.063/*         U1_clock_divider/\counter_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.037    0.150/*         0.063/*         U0_Register_File/\RdData_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.037    0.150/*         0.063/*         U0_DATA_SYNC/\sync_bus_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.037    0.152/*         0.063/*         U0_TOP_TX/FSM1/\cs_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.051    0.152/*         0.049/*         U0_Register_File/\regfile_reg[1][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.037    0.152/*         0.063/*         U0_RX_TOP/FSM_RX1/\cs_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.047    0.152/*         0.053/*         U0_Register_File/\regfile_reg[1][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.037    0.152/*         0.063/*         U0_SYS_CTRL/\Address_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.052    0.153/*         0.048/*         U0_Register_File/\regfile_reg[0][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.050    0.154/*         0.050/*         U0_Register_File/\regfile_reg[1][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.037    0.154/*         0.063/*         U0_TOP_TX/SER/\counter_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.052    0.154/*         0.048/*         U0_Register_File/\regfile_reg[0][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.037    0.154/*         0.063/*         U1_clock_divider/\counter_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.046    0.156/*         0.054/*         U0_Register_File/\regfile_reg[1][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.037    0.156/*         0.063/*         U0_DATA_SYNC/\sync_reg_reg[0] /SI    1
TX_CLOCK(R)->TX_CLOCK(R)	0.049    0.158/*         0.051/*         U0_TOP_TX/PAR/\par_data_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.036    0.160/*         0.064/*         U0_TOP_TX/FSM1/BUSY_FSM_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.049    0.161/*         0.051/*         U0_Register_File/\regfile_reg[1][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.036    0.161/*         0.064/*         U0_RX_TOP/edge_bit_counter_RX1/\edge_cnt_edge_reg[5] /SI    1
TX_CLOCK(R)->TX_CLOCK(R)	0.049    0.162/*         0.051/*         U0_TOP_TX/PAR/\par_data_reg[4] /D    1
DFTCLK(R)->DFTCLK(R)	0.036    0.162/*         0.064/*         U0_clock_divider/\counter_reg[1] /SI    1
TX_CLOCK(R)->TX_CLOCK(R)	0.048    0.162/*         0.052/*         U0_TOP_TX/PAR/\par_data_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.036    0.162/*         0.064/*         U0_ASYNC_FIFO/fifo_wr/\o_wptr_reg_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.036    0.163/*         0.064/*         U0_DATA_SYNC/\sync_bus_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.036    0.163/*         0.064/*         U0_clock_divider/\counter_reg[3] /SI    1
TX_CLOCK(R)->TX_CLOCK(R)	0.048    0.163/*         0.052/*         U0_TOP_TX/PAR/\par_data_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.036    0.163/*         0.064/*         U0_DATA_SYNC/\sync_bus_reg[6] /SI    1
TX_CLOCK(R)->TX_CLOCK(R)	0.048    0.163/*         0.052/*         U0_TOP_TX/PAR/par_bit_reg/D    1
ALU_CLK(R)->REF_CLK1(R)	0.142    */0.163         */-0.042        U0_CLK_gating/U_LATNCAX2M/E    1
DFTCLK(R)->DFTCLK(R)	0.041    0.164/*         0.059/*         U0_ASYNC_FIFO/bit_sync_raddr/\R1_reg[4] /D    1
RX_CLOCK(R)->RX_CLOCK(R)	0.046    0.164/*         0.054/*         U0_RX_TOP/data_sampling_RX1/\RX_IN_reg_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.036    0.164/*         0.064/*         U0_Register_File/\regfile_reg[0][0] /SI    1
TX_CLOCK(R)->TX_CLOCK(R)	0.048    0.164/*         0.052/*         U0_TOP_TX/PAR/\par_data_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.044    0.165/*         0.056/*         U0_ASYNC_FIFO/fifo_wr/\o_wptr_reg_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.036    0.166/*         0.064/*         U0_DATA_SYNC/\sync_bus_reg[3] /SI    1
RX_CLOCK(R)->RX_CLOCK(R)	0.048    0.166/*         0.052/*         U0_RX_TOP/FSM_RX1/data_valid_FSM_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.040    0.166/*         0.060/*         U0_ASYNC_FIFO/bit_sync_waddr/\R1_reg[4] /D    1
DFTCLK(R)->DFTCLK(R)	0.036    0.166/*         0.064/*         U0_RX_TOP/parity_check_RX1/par_err_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.036    0.167/*         0.064/*         U0_RX_TOP/edge_bit_counter_RX1/\edge_cnt_edge_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.036    0.167/*         0.064/*         U1_clock_divider/\counter_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.051    0.168/*         0.049/*         U0_Register_File/\regfile_reg[0][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.036    0.168/*         0.064/*         U0_DATA_SYNC/\sync_bus_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.036    0.169/*         0.064/*         U0_ASYNC_FIFO/fifo_wr/\o_wptr_reg_reg[0] /SI    1
TX_CLOCK(R)->TX_CLOCK(R)	0.048    0.169/*         0.052/*         U0_TOP_TX/PAR/\par_data_reg[6] /D    1
RX_CLOCK(R)->RX_CLOCK(R)	0.048    0.170/*         0.052/*         U0_RX_TOP/FSM_RX1/par_err_reg_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.170/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[5][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.171/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[5][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.036    0.171/*         0.064/*         U0_DATA_SYNC/enable_pulse_gen_reg_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.171/*         0.052/*         U0_Register_File/\regfile_reg[6][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.172/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[12][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.172/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[10][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.172/*         0.052/*         U0_Register_File/\regfile_reg[14][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.172/*         0.052/*         U0_Register_File/\regfile_reg[5][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.172/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[8][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.037    0.172/*         0.063/*         U0_Register_File/\regfile_reg[3][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.172/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[11][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.173/*         0.052/*         U0_Register_File/\regfile_reg[8][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.173/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[2][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.173/*         0.052/*         U0_Register_File/\regfile_reg[11][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.173/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[9][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.173/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[2][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.174/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[7][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.174/*         0.052/*         U0_Register_File/\regfile_reg[11][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.174/*         0.052/*         U0_Register_File/\regfile_reg[14][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.174/*         0.052/*         U0_Register_File/\regfile_reg[4][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.174/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[2][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.174/*         0.053/*         U0_Register_File/\regfile_reg[3][5] /SI    1
TX_CLOCK(R)->TX_CLOCK(R)	0.048    0.174/*         0.052/*         U0_TOP_TX/SER/\data_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.174/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[5][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.174/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[9][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.174/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[9][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.174/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[10][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.175/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[11][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.035    0.175/*         0.065/*         U0_RX_TOP/edge_bit_counter_RX1/\edge_cnt_edge_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.175/*         0.052/*         U0_Register_File/\regfile_reg[8][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.175/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[2][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.175/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[14][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.175/*         0.052/*         U0_Register_File/\regfile_reg[5][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.035    0.175/*         0.065/*         U0_Register_File/\regfile_reg[3][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.175/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[15][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.175/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[7][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.175/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[12][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.175/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[14][6] /D    1
TX_CLOCK(R)->TX_CLOCK(R)	0.048    0.175/*         0.052/*         U0_TOP_TX/PAR/\par_data_reg[7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.175/*         0.052/*         U0_Register_File/\regfile_reg[9][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.175/*         0.053/*         U0_Register_File/\regfile_reg[8][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.176/*         0.052/*         U0_Register_File/\regfile_reg[13][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.176/*         0.052/*         U0_Register_File/\regfile_reg[9][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.176/*         0.052/*         U0_Register_File/\regfile_reg[12][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.176/*         0.053/*         U0_Register_File/\regfile_reg[9][7] /D    1
TX_CLOCK(R)->TX_CLOCK(R)	0.048    0.176/*         0.052/*         U0_TOP_TX/SER/\data_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.176/*         0.053/*         U0_Register_File/\regfile_reg[4][4] /D    1
RX_CLOCK(R)->RX_CLOCK(R)	0.046    0.176/*         0.054/*         U0_RX_TOP/data_sampling_RX1/\RX_IN_reg_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.176/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[3][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.176/*         0.053/*         U0_Register_File/\regfile_reg[6][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.176/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[7][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.176/*         0.052/*         U0_Register_File/\regfile_reg[6][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.176/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[15][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.035    0.176/*         0.065/*         U0_Register_File/\regfile_reg[3][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.047    0.176/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[14][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.176/*         0.053/*         U0_Register_File/\regfile_reg[10][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.176/*         0.053/*         U0_Register_File/\regfile_reg[6][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.176/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[14][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.176/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[7][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.176/*         0.052/*         U0_Register_File/\regfile_reg[5][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.176/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[4][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.176/*         0.053/*         U0_Register_File/\regfile_reg[11][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.176/*         0.052/*         U0_Register_File/\regfile_reg[5][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.176/*         0.052/*         U0_Register_File/\regfile_reg[15][0] /D    1
TX_CLOCK(R)->TX_CLOCK(R)	0.048    0.176/*         0.052/*         U0_TOP_TX/SER/\data_reg[5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.177/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[13][2] /D    1
TX_CLOCK(R)->TX_CLOCK(R)	0.048    0.177/*         0.052/*         U0_TOP_TX/PAR/\par_data_reg[5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.177/*         0.052/*         U0_Register_File/\regfile_reg[4][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.177/*         0.052/*         U0_Register_File/\regfile_reg[4][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.177/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[14][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.177/*         0.052/*         U0_Register_File/\regfile_reg[9][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.177/*         0.052/*         U0_Register_File/\regfile_reg[15][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.177/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[14][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.177/*         0.052/*         U0_Register_File/\regfile_reg[4][3] /D    1
RX_CLOCK(R)->RX_CLOCK(R)	0.048    0.177/*         0.052/*         U0_RX_TOP/edge_bit_counter_RX1/\bit_cnt_edge_reg[5] /D    1
TX_CLOCK(R)->TX_CLOCK(R)	0.048    0.177/*         0.052/*         U0_TOP_TX/SER/\data_reg[6] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.177/*         0.052/*         U0_Register_File/\regfile_reg[13][3] /D    1
TX_CLOCK(R)->TX_CLOCK(R)	0.048    0.177/*         0.052/*         U0_TOP_TX/SER/\data_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.177/*         0.052/*         U0_Register_File/\regfile_reg[11][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.177/*         0.053/*         U0_Register_File/\regfile_reg[10][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.177/*         0.052/*         U0_Register_File/\regfile_reg[14][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.177/*         0.053/*         U0_Register_File/\regfile_reg[10][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.177/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[0][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.177/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[8][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.177/*         0.052/*         U0_Register_File/\regfile_reg[7][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.177/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[10][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.177/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[13][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.177/*         0.052/*         U0_Register_File/\regfile_reg[5][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.177/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[0][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.177/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[8][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.177/*         0.052/*         U0_Register_File/\regfile_reg[12][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.177/*         0.052/*         U0_Register_File/\regfile_reg[15][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.177/*         0.052/*         U0_Register_File/\regfile_reg[11][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.178/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[9][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.178/*         0.052/*         U0_Register_File/\regfile_reg[8][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.178/*         0.052/*         U0_Register_File/\regfile_reg[13][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.178/*         0.053/*         U0_Register_File/\regfile_reg[7][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.178/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[12][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.178/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[2][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.178/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[13][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.178/*         0.052/*         U0_Register_File/\regfile_reg[14][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.178/*         0.052/*         U0_Register_File/\regfile_reg[8][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.178/*         0.052/*         U0_Register_File/\regfile_reg[12][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.178/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[5][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.178/*         0.052/*         U0_Register_File/\regfile_reg[15][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.178/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[11][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.178/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[10][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.178/*         0.052/*         U0_Register_File/\regfile_reg[6][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.178/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[0][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.178/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[11][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.178/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[4][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.178/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[6][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.178/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[2][4] /D    1
RX_CLOCK(R)->RX_CLOCK(R)	0.048    0.178/*         0.052/*         U0_RX_TOP/deserializer_RX1/\P_DATA_des_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.035    0.178/*         0.065/*         U0_Register_File/\regfile_reg[4][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.178/*         0.052/*         U0_Register_File/\regfile_reg[10][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.178/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[15][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.178/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[13][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.178/*         0.052/*         U0_Register_File/\regfile_reg[14][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.178/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[6][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.178/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[13][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.178/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[7][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.179/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[0][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.179/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[1][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.179/*         0.052/*         U0_Register_File/\regfile_reg[7][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.179/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[12][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.179/*         0.053/*         U0_Register_File/\regfile_reg[5][2] /D    1
RX_CLOCK(R)->RX_CLOCK(R)	0.048    0.179/*         0.052/*         U0_RX_TOP/edge_bit_counter_RX1/\bit_cnt_edge_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.179/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[0][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.179/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[3][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.179/*         0.052/*         U0_Register_File/\regfile_reg[9][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.179/*         0.053/*         U0_Register_File/\regfile_reg[9][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.179/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[11][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.179/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[13][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.179/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[14][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.179/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[3][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.179/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[15][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.179/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[6][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.179/*         0.052/*         U0_Register_File/\regfile_reg[5][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.180/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[5][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.180/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[2][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.180/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[1][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.180/*         0.052/*         U0_Register_File/\regfile_reg[11][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.180/*         0.053/*         U0_Register_File/\regfile_reg[10][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.180/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[10][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.180/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[3][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.180/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[1][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.180/*         0.052/*         U0_Register_File/\regfile_reg[4][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.180/*         0.052/*         U0_Register_File/\regfile_reg[10][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.180/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[8][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.180/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[6][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.180/*         0.052/*         U0_Register_File/\regfile_reg[12][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.180/*         0.052/*         U0_Register_File/\regfile_reg[15][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.180/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[15][1] /D    1
@(R)->DFTCLK(R)	0.157    0.180/*         -0.057/*        U0_Register_File/\regfile_reg[2][7] /SN    1
DFTCLK(R)->DFTCLK(R)	0.048    0.180/*         0.052/*         U0_Register_File/\regfile_reg[6][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.180/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[15][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.180/*         0.052/*         U0_Register_File/\regfile_reg[7][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.180/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[10][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.181/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[8][5] /D    1
RX_CLOCK(R)->RX_CLOCK(R)	0.048    0.181/*         0.052/*         U0_RX_TOP/edge_bit_counter_RX1/\bit_cnt_edge_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.066    0.181/*         0.034/*         U0_Register_File/\regfile_reg[1][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.181/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[1][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.181/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[7][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.181/*         0.052/*         U0_DATA_SYNC/\sync_bus_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.181/*         0.052/*         U0_Register_File/\regfile_reg[11][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.035    0.181/*         0.065/*         U0_Register_File/\regfile_reg[3][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.182/*         0.052/*         U0_Register_File/\regfile_reg[6][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.182/*         0.052/*         U0_Register_File/\regfile_reg[12][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.182/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[9][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.182/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[8][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.182/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[14][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.182/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[3][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.182/*         0.053/*         U0_Register_File/\regfile_reg[12][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.182/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[8][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.182/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[13][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.182/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[9][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.182/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[8][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.182/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[15][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.182/*         0.052/*         U0_Register_File/\regfile_reg[14][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.183/*         0.053/*         U0_Register_File/\regfile_reg[7][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.035    0.183/*         0.065/*         U0_Register_File/\regfile_reg[3][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.047    0.183/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[7][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.183/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[4][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.183/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[9][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.183/*         0.053/*         U0_Register_File/\regfile_reg[15][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.183/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[1][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.183/*         0.052/*         U0_Register_File/\regfile_reg[8][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.183/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[6][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.183/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[13][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.183/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[0][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.183/*         0.052/*         U0_Register_File/\regfile_reg[10][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.183/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[4][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.184/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[6][2] /D    1
TX_CLOCK(R)->TX_CLOCK(R)	0.048    0.184/*         0.052/*         U0_TOP_TX/SER/\data_reg[4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.184/*         0.052/*         U0_Register_File/\regfile_reg[6][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.184/*         0.052/*         U0_Register_File/\regfile_reg[8][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.184/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[0][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.184/*         0.053/*         U0_Register_File/\regfile_reg[10][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.184/*         0.052/*         U0_DATA_SYNC/\sync_bus_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.184/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[4][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.184/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[0][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.184/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[1][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.184/*         0.052/*         U0_DATA_SYNC/\sync_bus_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.185/*         0.053/*         U0_Register_File/\regfile_reg[4][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.185/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[11][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.185/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[10][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.185/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[5][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.185/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[1][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.185/*         0.053/*         U0_Register_File/\regfile_reg[7][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.185/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[12][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.185/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[12][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.186/*         0.052/*         U0_Register_File/\regfile_reg[13][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.186/*         0.052/*         U0_Register_File/\regfile_reg[15][6] /D    1
TX_CLOCK(R)->TX_CLOCK(R)	0.048    0.186/*         0.052/*         U0_TOP_TX/SER/\data_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.186/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[3][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.186/*         0.053/*         U0_Register_File/\regfile_reg[9][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.186/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[4][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.186/*         0.052/*         U0_Register_File/\regfile_reg[13][4] /D    1
RX_CLOCK(R)->RX_CLOCK(R)	0.048    0.186/*         0.052/*         U0_RX_TOP/edge_bit_counter_RX1/\bit_cnt_edge_reg[4] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.186/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[3][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.186/*         0.052/*         U0_Register_File/\regfile_reg[8][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.187/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[1][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.187/*         0.052/*         U0_DATA_SYNC/\sync_bus_reg[7] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.187/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[4][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.187/*         0.052/*         U0_Register_File/\regfile_reg[11][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.187/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[2][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.187/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[10][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.187/*         0.052/*         U0_Register_File/\regfile_reg[13][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.187/*         0.053/*         U0_Register_File/\regfile_reg[4][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.187/*         0.052/*         U0_Register_File/\regfile_reg[13][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.188/*         0.053/*         U0_Register_File/\regfile_reg[5][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.188/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[3][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.188/*         0.053/*         U0_Register_File/\regfile_reg[14][1] /D    1
TX_CLOCK(R)->TX_CLOCK(R)	0.048    0.188/*         0.052/*         U0_PULSE_GEN/LVL_SIG_reg_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.188/*         0.053/*         U0_Register_File/\regfile_reg[9][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.034    0.188/*         0.066/*         U0_Register_File/\regfile_reg[2][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.047    0.188/*         0.053/*         U0_Register_File/\regfile_reg[14][3] /D    1
TX_CLOCK(R)->TX_CLOCK(R)	0.012    */0.188         */0.088         U0_TOP_TX/SER/\counter_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.188/*         0.053/*         U0_Register_File/\regfile_reg[13][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.188/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[5][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.034    0.188/*         0.066/*         U0_Register_File/\regfile_reg[3][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.047    0.188/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[11][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.188/*         0.053/*         U0_Register_File/\regfile_reg[12][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.028    0.189/*         0.072/*         U0_ASYNC_FIFO/fifo_wr/\o_wptr_reg_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.189/*         0.052/*         U0_Register_File/\regfile_reg[7][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.189/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[12][6] /D    1
UART_CLK1(R)->UART_CLK1(R)	0.014    */0.189         */0.086         U1_clock_divider/o_div_clk_reg_reg/D    1
RX_CLOCK(R)->RX_CLOCK(R)	0.047    0.189/*         0.053/*         U0_RX_TOP/edge_bit_counter_RX1/\bit_cnt_edge_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.190/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[4][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.046    0.190/*         0.054/*         U0_ASYNC_FIFO/bit_sync_waddr/\R1_reg[2] /D    1
UART_CLK1(R)->UART_CLK1(R)	0.014    */0.190         */0.086         U0_clock_divider/o_div_clk_reg_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.191/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[9][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.191/*         0.053/*         U0_Register_File/\regfile_reg[7][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.191/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[7][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.192/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[12][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.192/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[15][7] /D    1
@(R)->DFTCLK(R)	0.158    0.192/*         -0.058/*        U0_Register_File/\regfile_reg[3][5] /SN    1
RX_CLOCK(R)->RX_CLOCK(R)	0.048    0.192/*         0.052/*         U0_RX_TOP/edge_bit_counter_RX1/\bit_cnt_edge_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.192/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[6][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.041    0.192/*         0.060/*         U0_RX_TOP/edge_bit_counter_RX1/\bit_cnt_edge_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.193/*         0.052/*         U0_Register_File/\RdData_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.193/*         0.052/*         U0_DATA_SYNC/\sync_bus_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.193/*         0.052/*         U0_Register_File/\RdData_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.194/*         0.052/*         U0_Register_File/\RdData_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.034    0.195/*         0.066/*         U0_RX_TOP/edge_bit_counter_RX1/\edge_cnt_edge_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.047    0.195/*         0.053/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[11][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.195/*         0.052/*         U0_Register_File/\RdData_reg[1] /D    1
TX_CLOCK(R)->TX_CLOCK(R)	0.011    */0.196         */0.089         U0_TOP_TX/FSM1/\cs_reg[1] /D    1
TX_CLOCK(R)->TX_CLOCK(R)	0.011    */0.197         */0.089         U0_TOP_TX/SER/\counter_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.197/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[6][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.035    0.197/*         0.065/*         U0_clock_divider/\counter_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.197/*         0.060/*         U0_RX_TOP/deserializer_RX1/\P_DATA_des_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.059    0.197/*         0.041/*         U0_Register_File/\regfile_reg[1][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.198/*         0.053/*         U0_Register_File/\RdData_reg[7] /D    1
TX_CLOCK(R)->TX_CLOCK(R)	0.012    */0.198         */0.088         U0_TOP_TX/FSM1/\cs_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.040    0.199/*         0.060/*         U1_clock_divider/\counter_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.199/*         0.052/*         U0_DATA_SYNC/\sync_bus_reg[4] /D    1
TX_CLOCK(R)->TX_CLOCK(R)	0.011    */0.200         */0.089         U0_TOP_TX/SER/\counter_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.201/*         0.052/*         U0_DATA_SYNC/\sync_bus_reg[5] /D    1
DFTCLK(R)->DFTCLK(R)	-0.009   */0.201         */0.109         U1_RST_SYN/\rst_shift_reg_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.066    0.202/*         0.034/*         U0_Register_File/\regfile_reg[1][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.203/*         0.052/*         U0_Register_File/\RdData_reg[5] /D    1
DFTCLK(R)->DFTCLK(R)	0.039    0.203/*         0.061/*         U0_RX_TOP/deserializer_RX1/\P_DATA_des_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	-0.009   */0.204         */0.109         U0_TOP_TX/mux/TX_OUT_mux_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.047    0.204/*         0.053/*         U0_DATA_SYNC/\sync_bus_reg[6] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.204/*         0.052/*         U0_Register_File/\RdData_reg[6] /D    1
DFTCLK(R)->DFTCLK(R)	0.039    0.204/*         0.061/*         U0_RX_TOP/edge_bit_counter_RX1/\bit_cnt_edge_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.205/*         0.060/*         U0_RX_TOP/deserializer_RX1/\P_DATA_des_reg[7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.206/*         0.060/*         U0_RX_TOP/deserializer_RX1/\P_DATA_des_reg[4] /SI    1
TX_CLOCK(R)->TX_CLOCK(R)	0.046    0.206/*         0.054/*         U0_TOP_TX/SER/\counter_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.206/*         0.052/*         U0_Register_File/\RdData_reg[4] /D    1
RX_CLOCK(R)->RX_CLOCK(R)	0.045    0.207/*         0.055/*         U0_RX_TOP/deserializer_RX1/\P_DATA_des_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.034    0.207/*         0.066/*         U0_RX_TOP/deserializer_RX1/\P_DATA_des_reg[0] /SI    1
RX_CLOCK(R)->RX_CLOCK(R)	0.011    */0.207         */0.089         U0_RX_TOP/FSM_RX1/\cs_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.039    0.207/*         0.061/*         U0_TOP_TX/SER/\counter_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.060    0.208/*         0.040/*         U0_Register_File/\regfile_reg[0][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.059    0.208/*         0.041/*         U0_Register_File/\regfile_reg[0][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.040    0.208/*         0.060/*         U1_clock_divider/\counter_reg[4] /SI    1
TX_CLOCK(R)->TX_CLOCK(R)	0.049    0.208/*         0.051/*         U0_ASYNC_FIFO/fifo_rd/\o_rptr_reg_reg[4] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.208/*         0.053/*         U0_Register_File/\regfile_reg[15][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.059    0.208/*         0.041/*         U0_Register_File/\regfile_reg[0][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.066    0.209/*         0.034/*         U0_Register_File/\regfile_reg[1][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.066    0.209/*         0.034/*         U0_Register_File/\regfile_reg[1][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.040    0.209/*         0.060/*         U0_RX_TOP/deserializer_RX1/\P_DATA_des_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.066    0.209/*         0.034/*         U0_Register_File/\regfile_reg[1][3] /D    1
@(R)->DFTCLK(R)	0.171    0.210/*         -0.071/*        U0_Register_File/\regfile_reg[0][7] /RN    1
@(R)->DFTCLK(R)	0.171    0.210/*         -0.071/*        U0_Register_File/\regfile_reg[1][7] /RN    1
DFTCLK(R)->DFTCLK(R)	0.035    0.211/*         0.065/*         U0_DATA_SYNC/\sync_bus_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.059    0.211/*         0.041/*         U0_Register_File/\regfile_reg[1][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.066    0.213/*         0.034/*         U0_Register_File/\regfile_reg[1][1] /D    1
@(R)->DFTCLK(R)	0.171    0.213/*         -0.071/*        U0_Register_File/\regfile_reg[0][4] /RN    1
DFTCLK(R)->DFTCLK(R)	0.059    0.213/*         0.041/*         U0_Register_File/\regfile_reg[0][5] /D    1
@(R)->DFTCLK(R)	0.171    0.213/*         -0.071/*        U0_Register_File/\regfile_reg[0][6] /RN    1
RX_CLOCK(R)->RX_CLOCK(R)	0.048    0.213/*         0.052/*         U0_RX_TOP/deserializer_RX1/\P_DATA_des_reg[7] /D    1
DFTCLK(R)->DFTCLK(R)	0.034    0.213/*         0.066/*         U0_Register_File/\regfile_reg[2][1] /SI    1
@(R)->DFTCLK(R)	0.171    0.213/*         -0.071/*        U0_Register_File/\regfile_reg[0][5] /RN    1
DFTCLK(R)->DFTCLK(R)	0.038    0.213/*         0.062/*         U0_TOP_TX/FSM1/\cs_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.214/*         0.061/*         U0_RX_TOP/deserializer_RX1/\P_DATA_des_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.214/*         0.060/*         U0_clock_divider/\counter_reg[4] /SI    1
@(R)->DFTCLK(R)	0.158    0.216/*         -0.058/*        U0_Register_File/\regfile_reg[2][0] /SN    1
@(R)->DFTCLK(R)	0.163    0.216/*         -0.063/*        U0_Register_File/\regfile_reg[1][0] /RN    1
TX_CLOCK(R)->TX_CLOCK(R)	0.011    */0.216         */0.089         U0_TOP_TX/FSM1/\cs_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.049    0.217/*         0.051/*         U0_Register_File/\regfile_reg[2][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.217/*         0.061/*         U0_clock_divider/\counter_reg[6] /SI    1
RX_CLOCK(R)->RX_CLOCK(R)	0.045    0.218/*         0.055/*         U0_RX_TOP/deserializer_RX1/\P_DATA_des_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.034    0.218/*         0.066/*         U0_ASYNC_FIFO/fifo_wr/\o_wptr_reg_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.049    0.219/*         0.052/*         U0_ASYNC_FIFO/fifo_wr/\o_wptr_reg_reg[4] /D    1
@(R)->DFTCLK(R)	0.163    0.219/*         -0.063/*        U0_Register_File/\regfile_reg[1][5] /RN    1
RX_CLOCK(R)->RX_CLOCK(R)	0.044    0.219/*         0.056/*         U0_RX_TOP/deserializer_RX1/\P_DATA_des_reg[6] /D    1
@(R)->DFTCLK(R)	0.163    0.219/*         -0.063/*        U0_Register_File/\regfile_reg[1][4] /RN    1
DFTCLK(R)->DFTCLK(R)	0.046    0.220/*         0.054/*         U0_ASYNC_FIFO/bit_sync_waddr/\R1_reg[1] /D    1
RX_CLOCK(R)->RX_CLOCK(R)	0.045    0.220/*         0.056/*         U0_RX_TOP/deserializer_RX1/\P_DATA_des_reg[5] /D    1
@(R)->DFTCLK(R)	0.164    0.221/*         -0.064/*        U0_Register_File/\regfile_reg[1][2] /RN    1
@(R)->DFTCLK(R)	0.164    0.221/*         -0.064/*        U0_Register_File/\regfile_reg[1][3] /RN    1
RX_CLOCK(R)->RX_CLOCK(R)	0.046    0.221/*         0.054/*         U0_RX_TOP/deserializer_RX1/\P_DATA_des_reg[4] /D    1
DFTCLK(R)->DFTCLK(R)	0.039    0.221/*         0.061/*         U0_RX_TOP/FSM_RX1/\cs_reg[2] /SI    1
TX_CLOCK(R)->TX_CLOCK(R)	0.043    0.221/*         0.057/*         U0_TOP_TX/mux/TX_OUT_mux_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.223/*         0.052/*         U0_Register_File/\regfile_reg[3][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.040    0.223/*         0.060/*         U0_ASYNC_FIFO/fifo_wr/\o_wptr_reg_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.060    0.223/*         0.040/*         U0_Register_File/\regfile_reg[0][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.049    0.223/*         0.051/*         U0_Register_File/\regfile_reg[3][5] /D    1
RX_CLOCK(R)->RX_CLOCK(R)	0.044    0.224/*         0.056/*         U0_RX_TOP/deserializer_RX1/\P_DATA_des_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.225/*         0.053/*         U0_Register_File/RdData_valid_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.039    0.225/*         0.061/*         U0_TOP_TX/PAR/par_bit_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.226/*         0.052/*         U0_Register_File/\regfile_reg[3][2] /D    1
RX_CLOCK(R)->RX_CLOCK(R)	0.010    */0.228         */0.090         U0_RX_TOP/edge_bit_counter_RX1/\edge_cnt_edge_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.036    0.228/*         0.064/*         U0_Register_File/\regfile_reg[2][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.229/*         0.052/*         U0_Register_File/\regfile_reg[3][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.230/*         0.052/*         U0_Register_File/\regfile_reg[3][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.039    0.231/*         0.061/*         U0_SYS_CTRL/\current_state_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.231/*         0.052/*         U0_ASYNC_FIFO/fifo_wr/\o_wptr_reg_reg[0] /D    1
ALU_CLK(R)->REF_CLK1(R)	0.047    0.233/*         0.053/*         U0_SYS_CTRL/\current_state_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.233/*         0.053/*         U0_Register_File/\regfile_reg[3][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.233/*         0.052/*         U0_Register_File/\regfile_reg[3][4] /D    1
TX_CLOCK(R)->TX_CLOCK(R)	0.048    0.237/*         0.052/*         U0_TOP_TX/SER/\data_reg[7] /D    1
RX_CLOCK(R)->RX_CLOCK(R)	0.049    0.238/*         0.051/*         U0_RX_TOP/strt_check_RX1/strt_glitch_chk_reg_inst/D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.238/*         0.052/*         U0_Register_File/\regfile_reg[3][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.238/*         0.052/*         U0_Register_File/\regfile_reg[2][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.238/*         0.053/*         U0_ASYNC_FIFO/bit_sync_raddr/\R1_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.038    0.238/*         0.062/*         U0_SYS_CTRL/\current_state_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.238/*         0.052/*         U0_ASYNC_FIFO/fifo_wr/\o_wptr_reg_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.039    0.239/*         0.061/*         U0_RX_TOP/edge_bit_counter_RX1/\edge_cnt_edge_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.240/*         0.052/*         U0_SYS_CTRL/\current_state_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.037    0.240/*         0.063/*         U0_RX_TOP/FSM_RX1/data_valid_FSM_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.049    0.242/*         0.052/*         U0_clock_divider/\counter_reg[0] /D    1
RX_CLOCK(R)->RX_CLOCK(R)	0.012    */0.244         */0.088         U0_RX_TOP/stop_check_RX1/Stop_Error_reg/D    1
RX_CLOCK(R)->RX_CLOCK(R)	0.048    0.244/*         0.052/*         U0_RX_TOP/data_sampling_RX1/sample_bit_samp_reg/D    1
@(R)->DFTCLK(R)	0.158    0.245/*         -0.058/*        U0_TOP_TX/SER/\data_reg[6] /SN    1
DFTCLK(R)->DFTCLK(R)	0.047    0.245/*         0.053/*         U0_ASYNC_FIFO/bit_sync_waddr/\R1_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.046    0.247/*         0.054/*         U0_ASYNC_FIFO/bit_sync_waddr/\R1_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.049    0.248/*         0.051/*         U0_clock_divider/\counter_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.037    0.250/*         0.063/*         U0_Register_File/\regfile_reg[2][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.250/*         0.052/*         U1_clock_divider/\counter_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.251/*         0.052/*         U1_clock_divider/\counter_reg[6] /D    1
DFTCLK(R)->DFTCLK(R)	0.008    */0.252         */0.092         U0_SYS_CTRL/second_frame_reg_inst/D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.252/*         0.052/*         U1_clock_divider/\counter_reg[1] /D    1
UART_CLK1(R)->UART_CLK1(R)	0.047    0.253/*         0.053/*         U1_clock_divider/flag_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.037    0.254/*         0.063/*         U0_Register_File/\regfile_reg[2][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.049    0.256/*         0.052/*         U1_clock_divider/\counter_reg[5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.258/*         0.052/*         U0_clock_divider/\counter_reg[4] /D    1
DFTCLK(R)->DFTCLK(R)	0.036    0.258/*         0.064/*         U0_Register_File/\regfile_reg[3][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.259/*         0.052/*         U0_clock_divider/\counter_reg[6] /D    1
DFTCLK(R)->DFTCLK(R)	0.049    0.260/*         0.051/*         U1_clock_divider/\counter_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.260/*         0.053/*         U0_SYS_CTRL/\Address_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.049    0.261/*         0.052/*         U0_clock_divider/\counter_reg[5] /D    1
ALU_CLK(R)->ALU_CLK(R)	0.002    */0.262         */0.098         U0_ALU/valid_data_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.038    0.264/*         0.062/*         U0_RX_TOP/stop_check_RX1/Stop_Error_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.264/*         0.052/*         U0_clock_divider/\counter_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.049    0.264/*         0.051/*         U0_Register_File/\regfile_reg[2][0] /D    1
UART_CLK1(R)->UART_CLK1(R)	0.015    */0.264         */0.085         U0_clock_divider/flag_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.264/*         0.052/*         U0_SYS_CTRL/\current_state_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.265/*         0.052/*         U1_clock_divider/\counter_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.269/*         0.052/*         U0_ASYNC_FIFO/fifo_wr/\o_wptr_reg_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.038    0.269/*         0.062/*         U0_ASYNC_FIFO/fifo_rd/\o_rptr_reg_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.042    0.269/*         0.058/*         U0_DATA_SYNC/enable_pulse_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.038    0.270/*         0.062/*         U0_SYS_CTRL/second_frame_reg_inst/SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.270/*         0.052/*         U1_clock_divider/\counter_reg[4] /D    1
DFTCLK(R)->DFTCLK(R)	0.038    0.272/*         0.062/*         U0_RX_TOP/strt_check_RX1/strt_glitch_chk_reg_inst/SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.275/*         0.061/*         U0_SYS_CTRL/\current_state_reg[3] /SI    1
TX_CLOCK(R)->TX_CLOCK(R)	0.045    0.277/*         0.056/*         U0_TOP_TX/FSM1/BUSY_FSM_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.039    0.277/*         0.061/*         U0_Register_File/\regfile_reg[0][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.279/*         0.052/*         U0_SYS_CTRL/\Address_reg[0] /D    1
RX_CLOCK(R)->RX_CLOCK(R)	0.046    0.279/*         0.054/*         U0_RX_TOP/edge_bit_counter_RX1/\edge_cnt_edge_reg[4] /D    1
RX_CLOCK(R)->RX_CLOCK(R)	0.047    0.279/*         0.053/*         U0_RX_TOP/edge_bit_counter_RX1/\edge_cnt_edge_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.049    0.280/*         0.052/*         U0_clock_divider/\counter_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.280/*         0.052/*         U0_SYS_CTRL/\Address_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.280/*         0.053/*         U0_Register_File/\regfile_reg[2][6] /D    1
@(R)->DFTCLK(R)	0.037    0.282/*         0.063/*         U0_Register_File/\regfile_reg[2][3] /RN    1
RX_CLOCK(R)->RX_CLOCK(R)	0.047    0.282/*         0.053/*         U0_RX_TOP/edge_bit_counter_RX1/\edge_cnt_edge_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.284/*         0.053/*         U0_Register_File/\regfile_reg[2][5] /D    1
@(R)->DFTCLK(R)	0.037    0.289/*         0.063/*         U0_Register_File/\regfile_reg[12][5] /RN    1
DFTCLK(R)->DFTCLK(R)	0.047    0.289/*         0.053/*         U0_SYS_CTRL/\Address_reg[1] /D    1
RX_CLOCK(R)->RX_CLOCK(R)	0.047    0.290/*         0.053/*         U0_RX_TOP/edge_bit_counter_RX1/\edge_cnt_edge_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.039    0.291/*         0.061/*         U0_SYS_CTRL/\Address_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.010    */0.291         */0.090         U0_SYS_CTRL/\current_state_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.039    0.291/*         0.061/*         U0_ASYNC_FIFO/fifo_rd/\o_rptr_reg_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.293/*         0.061/*         U0_SYS_CTRL/\Address_reg[3] /SI    1
@(R)->DFTCLK(R)	0.038    0.294/*         0.062/*         U0_Register_File/\regfile_reg[2][6] /RN    1
@(R)->DFTCLK(R)	0.038    0.295/*         0.062/*         U0_Register_File/\regfile_reg[14][6] /RN    1
DFTCLK(R)->DFTCLK(R)	0.048    0.296/*         0.052/*         U0_Register_File/\regfile_reg[2][4] /D    1
RX_CLOCK(R)->RX_CLOCK(R)	0.011    */0.296         */0.089         U0_RX_TOP/FSM_RX1/\cs_reg[2] /D    1
RX_CLOCK(R)->RX_CLOCK(R)	0.048    0.298/*         0.052/*         U0_RX_TOP/edge_bit_counter_RX1/\edge_cnt_edge_reg[5] /D    1
@(R)->DFTCLK(R)	0.038    0.300/*         0.062/*         U0_Register_File/\regfile_reg[13][5] /RN    1
@(R)->DFTCLK(R)	0.038    0.300/*         0.062/*         U0_Register_File/\regfile_reg[15][5] /RN    1
@(R)->DFTCLK(R)	0.038    0.300/*         0.062/*         U0_Register_File/\regfile_reg[14][5] /RN    1
DFTCLK(R)->DFTCLK(R)	0.040    0.302/*         0.060/*         U0_SYS_CTRL/\Address_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.302/*         0.060/*         U0_Register_File/\regfile_reg[0][1] /SI    1
RX_CLOCK(R)->RX_CLOCK(R)	0.048    0.302/*         0.052/*         U0_RX_TOP/FSM_RX1/\cs_reg[0] /D    1
@(R)->DFTCLK(R)	0.038    0.303/*         0.062/*         U0_Register_File/\regfile_reg[12][6] /RN    1
REF_CLK1(R)->ALU_CLK(R)	0.051    */0.303         */0.049         U0_ALU/\ALU_OUT_reg[1] /D    1
REF_CLK1(R)->ALU_CLK(R)	0.052    */0.305         */0.048         U0_ALU/\ALU_OUT_reg[0] /D    1
@(R)->DFTCLK(R)	0.038    0.305/*         0.062/*         U0_Register_File/\regfile_reg[2][5] /RN    1
@(R)->DFTCLK(R)	0.038    0.309/*         0.062/*         U0_Register_File/\regfile_reg[15][7] /RN    1
DFTCLK(R)->DFTCLK(R)	0.040    0.309/*         0.060/*         U0_ASYNC_FIFO/fifo_rd/\o_rptr_reg_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.049    0.309/*         0.051/*         U0_Register_File/\regfile_reg[2][7] /D    1
@(R)->DFTCLK(R)	0.038    0.310/*         0.062/*         U0_Register_File/\regfile_reg[13][6] /RN    1
@(R)->DFTCLK(R)	0.038    0.310/*         0.062/*         U0_Register_File/\regfile_reg[2][4] /RN    1
@(R)->DFTCLK(R)	0.038    0.311/*         0.062/*         U0_Register_File/\regfile_reg[3][0] /RN    1
@(R)->DFTCLK(R)	0.038    0.311/*         0.062/*         U0_Register_File/\regfile_reg[3][7] /RN    1
@(R)->DFTCLK(R)	0.038    0.311/*         0.062/*         U0_Register_File/\regfile_reg[14][7] /RN    1
@(R)->DFTCLK(R)	0.038    0.311/*         0.062/*         U0_Register_File/\regfile_reg[13][7] /RN    1
@(R)->DFTCLK(R)	0.038    0.311/*         0.062/*         U0_Register_File/\regfile_reg[13][0] /RN    1
@(R)->DFTCLK(R)	0.038    0.311/*         0.062/*         U0_Register_File/\regfile_reg[3][1] /RN    1
@(R)->DFTCLK(R)	0.038    0.312/*         0.062/*         U0_Register_File/\regfile_reg[6][0] /RN    1
@(R)->DFTCLK(R)	0.038    0.312/*         0.062/*         U0_Register_File/\regfile_reg[7][0] /RN    1
RX_CLOCK(R)->RX_CLOCK(R)	0.048    0.312/*         0.052/*         U0_RX_TOP/parity_check_RX1/par_err_reg/D    1
@(R)->DFTCLK(R)	0.038    0.313/*         0.062/*         U0_Register_File/\regfile_reg[12][7] /RN    1
@(R)->DFTCLK(R)	0.038    0.313/*         0.062/*         U0_Register_File/\regfile_reg[15][6] /RN    1
@(R)->DFTCLK(R)	0.038    0.313/*         0.062/*         U0_Register_File/\regfile_reg[15][4] /RN    1
@(R)->DFTCLK(R)	0.038    0.313/*         0.062/*         U0_Register_File/\regfile_reg[14][4] /RN    1
@(R)->DFTCLK(R)	0.038    0.314/*         0.062/*         U0_Register_File/\regfile_reg[13][4] /RN    1
@(R)->DFTCLK(R)	0.038    0.314/*         0.062/*         U0_clock_divider/\counter_reg[2] /RN    1
@(R)->DFTCLK(R)	0.038    0.314/*         0.062/*         U0_clock_divider/o_div_clk_reg_reg/RN    1
@(R)->DFTCLK(R)	0.038    0.314/*         0.062/*         U0_clock_divider/flag_reg/RN    1
@(R)->DFTCLK(R)	0.038    0.314/*         0.062/*         U0_clock_divider/\counter_reg[3] /RN    1
@(R)->DFTCLK(R)	0.038    0.314/*         0.062/*         U0_clock_divider/\counter_reg[1] /RN    1
@(R)->DFTCLK(R)	0.038    0.314/*         0.062/*         U0_clock_divider/\counter_reg[0] /RN    1
@(R)->DFTCLK(R)	0.038    0.314/*         0.062/*         U0_clock_divider/\counter_reg[5] /RN    1
@(R)->DFTCLK(R)	0.038    0.314/*         0.062/*         U0_clock_divider/\counter_reg[4] /RN    1
@(R)->DFTCLK(R)	0.038    0.314/*         0.062/*         U0_clock_divider/\counter_reg[6] /RN    1
REF_CLK1(R)->ALU_CLK(R)	0.044    0.315/*         0.056/*         U0_ALU/\ALU_OUT_reg[6] /D    1
@(R)->DFTCLK(R)	0.038    0.316/*         0.062/*         U0_Register_File/\regfile_reg[14][3] /RN    1
TX_CLOCK(R)->TX_CLOCK(R)	0.049    0.316/*         0.051/*         U0_ASYNC_FIFO/fifo_rd/\o_rptr_reg_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.046    0.316/*         0.054/*         U0_Register_File/\regfile_reg[2][3] /D    1
@(R)->DFTCLK(R)	0.038    0.319/*         0.062/*         U0_RX_TOP/FSM_RX1/\cs_reg[1] /RN    1
@(R)->DFTCLK(R)	0.038    0.319/*         0.062/*         U0_RX_TOP/FSM_RX1/\cs_reg[0] /RN    1
REF_CLK1(R)->ALU_CLK(R)	0.045    0.319/*         0.055/*         U0_ALU/\ALU_OUT_reg[4] /D    1
REF_CLK1(R)->ALU_CLK(R)	0.045    0.319/*         0.055/*         U0_ALU/\ALU_OUT_reg[5] /D    1
@(R)->DFTCLK(R)	0.038    0.320/*         0.062/*         U0_Register_File/\regfile_reg[15][0] /RN    1
@(R)->DFTCLK(R)	0.038    0.320/*         0.062/*         U0_Register_File/\regfile_reg[14][0] /RN    1
DFTCLK(R)->DFTCLK(R)	0.060    0.320/*         0.040/*         U0_Register_File/\regfile_reg[0][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.047    0.321/*         0.054/*         U0_Register_File/\regfile_reg[2][2] /D    1
@(R)->DFTCLK(R)	0.039    0.323/*         0.061/*         U0_Register_File/\regfile_reg[15][1] /RN    1
REF_CLK1(R)->ALU_CLK(R)	0.045    0.323/*         0.055/*         U0_ALU/\ALU_OUT_reg[7] /D    1
@(R)->DFTCLK(R)	0.037    0.324/*         0.063/*         U0_RX_TOP/stop_check_RX1/Stop_Error_reg/RN    1
@(R)->DFTCLK(R)	0.039    0.326/*         0.061/*         U0_Register_File/\regfile_reg[13][3] /RN    1
@(R)->DFTCLK(R)	0.039    0.326/*         0.061/*         U0_Register_File/\regfile_reg[13][2] /RN    1
DFTCLK(R)->DFTCLK(R)	0.048    0.326/*         0.052/*         U0_Register_File/\regfile_reg[0][1] /D    1
@(R)->DFTCLK(R)	0.038    0.326/*         0.062/*         U0_RX_TOP/strt_check_RX1/strt_glitch_chk_reg_inst/RN    1
@(R)->DFTCLK(R)	0.039    0.328/*         0.061/*         U0_Register_File/\regfile_reg[14][2] /RN    1
@(R)->DFTCLK(R)	0.039    0.330/*         0.061/*         U0_Register_File/\regfile_reg[14][1] /RN    1
@(R)->DFTCLK(R)	0.039    0.330/*         0.061/*         U0_Register_File/\regfile_reg[13][1] /RN    1
REF_CLK1(R)->ALU_CLK(R)	0.045    0.331/*         0.055/*         U0_ALU/\ALU_OUT_reg[3] /D    1
@(R)->DFTCLK(R)	0.039    0.331/*         0.061/*         U0_Register_File/\regfile_reg[15][2] /RN    1
@(R)->DFTCLK(R)	0.039    0.331/*         0.061/*         U0_Register_File/\regfile_reg[12][1] /RN    1
DFTCLK(R)->DFTCLK(R)	0.046    0.331/*         0.054/*         U0_Register_File/\regfile_reg[12][4] /D    1
@(R)->DFTCLK(R)	0.038    0.332/*         0.062/*         U0_RX_TOP/FSM_RX1/data_valid_FSM_reg/RN    1
@(R)->DFTCLK(R)	0.039    0.332/*         0.061/*         U0_Register_File/\regfile_reg[12][2] /RN    1
@(R)->DFTCLK(R)	0.038    0.334/*         0.062/*         U0_RX_TOP/FSM_RX1/par_err_reg_reg/RN    1
@(R)->DFTCLK(R)	0.039    0.334/*         0.061/*         U0_Register_File/\RdData_reg[0] /RN    1
@(R)->DFTCLK(R)	0.039    0.335/*         0.061/*         U0_SYS_CTRL/\Address_reg[3] /RN    1
@(R)->DFTCLK(R)	0.039    0.335/*         0.061/*         U0_SYS_CTRL/\Address_reg[2] /RN    1
@(R)->DFTCLK(R)	0.039    0.335/*         0.061/*         U0_SYS_CTRL/\current_state_reg[0] /RN    1
@(R)->DFTCLK(R)	0.038    0.336/*         0.062/*         U0_SYS_CTRL/\Address_reg[1] /RN    1
@(R)->DFTCLK(R)	0.038    0.337/*         0.062/*         U0_RX_TOP/FSM_RX1/\cs_reg[2] /RN    1
@(R)->DFTCLK(R)	0.038    0.337/*         0.062/*         U0_RX_TOP/data_sampling_RX1/\RX_IN_reg_reg[0] /RN    1
@(R)->DFTCLK(R)	0.039    0.337/*         0.061/*         U0_Register_File/\RdData_reg[6] /RN    1
TX_CLOCK(R)->TX_CLOCK(R)	0.049    0.338/*         0.052/*         U0_ASYNC_FIFO/fifo_rd/\o_rptr_reg_reg[1] /D    1
@(R)->DFTCLK(R)	0.039    0.338/*         0.061/*         U0_Register_File/\RdData_reg[2] /RN    1
@(R)->DFTCLK(R)	0.039    0.338/*         0.061/*         U0_Register_File/\RdData_reg[5] /RN    1
@(R)->DFTCLK(R)	0.039    0.339/*         0.061/*         U0_Register_File/\regfile_reg[0][0] /RN    1
@(R)->DFTCLK(R)	0.039    0.340/*         0.061/*         U0_Register_File/\RdData_reg[4] /RN    1
@(R)->DFTCLK(R)	0.039    0.340/*         0.061/*         U0_Register_File/\RdData_reg[3] /RN    1
@(R)->DFTCLK(R)	0.039    0.340/*         0.061/*         U0_Register_File/\RdData_reg[1] /RN    1
@(R)->DFTCLK(R)	0.039    0.341/*         0.061/*         U0_Register_File/RdData_valid_reg/RN    1
@(R)->DFTCLK(R)	0.039    0.341/*         0.061/*         U0_SYS_CTRL/\current_state_reg[1] /RN    1
@(R)->DFTCLK(R)	0.039    0.341/*         0.061/*         U0_Register_File/\RdData_reg[7] /RN    1
@(R)->DFTCLK(R)	0.037    0.342/*         0.063/*         U0_RX_TOP/parity_check_RX1/par_err_reg/RN    1
@(R)->ALU_CLK(R)	0.038    0.342/*         0.062/*         U0_ALU/\ALU_OUT_reg[8] /RN    1
@(R)->DFTCLK(R)	0.038    0.344/*         0.062/*         U0_RX_TOP/deserializer_RX1/\P_DATA_des_reg[7] /RN    1
@(R)->DFTCLK(R)	0.039    0.345/*         0.061/*         U0_Register_File/\regfile_reg[0][2] /RN    1
@(R)->DFTCLK(R)	0.038    0.346/*         0.062/*         U0_RX_TOP/deserializer_RX1/\P_DATA_des_reg[6] /RN    1
TX_CLOCK(R)->TX_CLOCK(R)	0.049    0.347/*         0.051/*         U0_ASYNC_FIFO/fifo_rd/\o_rptr_reg_reg[0] /D    1
@(R)->DFTCLK(R)	0.038    0.348/*         0.062/*         U0_RX_TOP/deserializer_RX1/\P_DATA_des_reg[5] /RN    1
@(R)->DFTCLK(R)	0.037    0.349/*         0.063/*         U0_TOP_TX/mux/TX_OUT_mux_reg/RN    1
DFTCLK(R)->DFTCLK(R)	0.047    0.350/*         0.053/*         U0_Register_File/\regfile_reg[0][0] /D    1
@(R)->DFTCLK(R)	0.038    0.350/*         0.062/*         U0_RX_TOP/deserializer_RX1/\P_DATA_des_reg[4] /RN    1
@(R)->DFTCLK(R)	0.038    0.350/*         0.062/*         U0_RX_TOP/deserializer_RX1/\P_DATA_des_reg[3] /RN    1
DFTCLK(R)->DFTCLK(R)	0.046    0.351/*         0.054/*         U0_ASYNC_FIFO/bit_sync_raddr/\R1_reg[2] /D    1
TX_CLOCK(R)->TX_CLOCK(R)	0.048    0.353/*         0.052/*         U0_ASYNC_FIFO/fifo_rd/\o_rptr_reg_reg[2] /D    1
@(R)->DFTCLK(R)	0.038    0.355/*         0.062/*         U0_RX_TOP/deserializer_RX1/\P_DATA_des_reg[0] /RN    1
@(R)->DFTCLK(R)	0.038    0.356/*         0.062/*         U0_RX_TOP/deserializer_RX1/\P_DATA_des_reg[2] /RN    1
@(R)->DFTCLK(R)	0.038    0.356/*         0.062/*         U0_RX_TOP/deserializer_RX1/\P_DATA_des_reg[1] /RN    1
@(R)->DFTCLK(R)	0.038    0.358/*         0.062/*         U0_PULSE_GEN/LVL_SIG_reg_reg/RN    1
@(R)->DFTCLK(R)	0.038    0.360/*         0.062/*         U0_TOP_TX/PAR/\par_data_reg[1] /RN    1
@(R)->DFTCLK(R)	0.038    0.360/*         0.062/*         U0_TOP_TX/FSM1/BUSY_FSM_reg/RN    1
@(R)->DFTCLK(R)	0.038    0.360/*         0.062/*         U0_ASYNC_FIFO/bit_sync_waddr/\R2_reg[3] /RN    1
@(R)->DFTCLK(R)	0.038    0.360/*         0.062/*         U0_ASYNC_FIFO/bit_sync_waddr/\R1_reg[4] /RN    1
@(R)->DFTCLK(R)	0.038    0.361/*         0.062/*         U0_ASYNC_FIFO/bit_sync_waddr/\R2_reg[4] /RN    1
@(R)->DFTCLK(R)	0.038    0.362/*         0.062/*         U0_ASYNC_FIFO/bit_sync_waddr/\R2_reg[2] /RN    1
@(R)->DFTCLK(R)	0.038    0.362/*         0.062/*         U0_ASYNC_FIFO/bit_sync_waddr/\R1_reg[3] /RN    1
@(R)->DFTCLK(R)	0.038    0.363/*         0.062/*         U0_ASYNC_FIFO/fifo_rd/\o_rptr_reg_reg[4] /RN    1
@(R)->DFTCLK(R)	0.038    0.363/*         0.062/*         U0_ASYNC_FIFO/bit_sync_waddr/\R2_reg[0] /RN    1
REF_CLK1(R)->ALU_CLK(R)	0.042    0.363/*         0.058/*         U0_ALU/\ALU_OUT_reg[2] /D    1
@(R)->DFTCLK(R)	0.038    0.363/*         0.062/*         U0_ASYNC_FIFO/bit_sync_waddr/\R2_reg[1] /RN    1
@(R)->DFTCLK(R)	0.038    0.363/*         0.062/*         U0_ASYNC_FIFO/bit_sync_waddr/\R1_reg[2] /RN    1
@(R)->DFTCLK(R)	0.038    0.363/*         0.062/*         U0_ASYNC_FIFO/bit_sync_waddr/\R1_reg[0] /RN    1
@(R)->DFTCLK(R)	0.038    0.363/*         0.062/*         U0_ASYNC_FIFO/bit_sync_waddr/\R1_reg[1] /RN    1
@(R)->DFTCLK(R)	0.038    0.364/*         0.062/*         U0_TOP_TX/PAR/\par_data_reg[2] /RN    1
@(R)->DFTCLK(R)	0.038    0.364/*         0.062/*         U0_TOP_TX/PAR/\par_data_reg[5] /RN    1
@(R)->DFTCLK(R)	0.038    0.364/*         0.062/*         U0_TOP_TX/PAR/\par_data_reg[4] /RN    1
@(R)->DFTCLK(R)	0.037    0.364/*         0.063/*         U0_ASYNC_FIFO/fifo_rd/\o_rptr_reg_reg[0] /RN    1
@(R)->DFTCLK(R)	0.038    0.364/*         0.062/*         U0_TOP_TX/PAR/\par_data_reg[3] /RN    1
@(R)->DFTCLK(R)	0.037    0.365/*         0.063/*         U0_ASYNC_FIFO/fifo_rd/\o_rptr_reg_reg[1] /RN    1
@(R)->DFTCLK(R)	0.038    0.365/*         0.062/*         U0_ASYNC_FIFO/fifo_rd/\o_rptr_reg_reg[2] /RN    1
@(R)->DFTCLK(R)	0.037    0.366/*         0.063/*         U0_ASYNC_FIFO/fifo_rd/\o_rptr_reg_reg[3] /RN    1
ALU_CLK(R)->REF_CLK1(R)	0.048    0.370/*         0.052/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[5][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.046    0.371/*         0.054/*         U0_ASYNC_FIFO/bit_sync_raddr/\R1_reg[1] /D    1
REF_CLK1(R)->ALU_CLK(R)	0.009    */0.376         */0.091         U0_ALU/\ALU_OUT_reg[8] /D    1
ALU_CLK(R)->ALU_CLK(R)	0.012    */0.377         */0.088         U0_ALU/\ALU_OUT_reg[13] /D    1
ALU_CLK(R)->ALU_CLK(R)	0.012    */0.378         */0.088         U0_ALU/\ALU_OUT_reg[12] /D    1
ALU_CLK(R)->ALU_CLK(R)	0.012    */0.378         */0.088         U0_ALU/\ALU_OUT_reg[11] /D    1
DFTCLK(R)->DFTCLK(R)	-0.049   */0.378         */0.149         U0_SYS_CTRL/\current_state_reg[0] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.012    */0.379         */0.088         U0_ALU/\ALU_OUT_reg[14] /D    1
ALU_CLK(R)->ALU_CLK(R)	0.011    */0.382         */0.089         U0_ALU/\ALU_OUT_reg[10] /D    1
DFTCLK(R)->DFTCLK(R)	0.045    0.386/*         0.055/*         U0_ASYNC_FIFO/bit_sync_raddr/\R1_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.387/*         0.052/*         U0_Register_File/\regfile_reg[0][2] /D    1
ALU_CLK(R)->ALU_CLK(R)	0.010    */0.390         */0.090         U0_ALU/\ALU_OUT_reg[15] /D    1
ALU_CLK(R)->ALU_CLK(R)	0.010    */0.394         */0.090         U0_ALU/\ALU_OUT_reg[9] /D    1
@(R)->DFTCLK(R)	0.156    0.552/*         -0.056/*        U0_TOP_TX/SER/\data_reg[7] /SN    1
@(R)->DFTCLK(R)	0.156    0.556/*         -0.056/*        U0_TOP_TX/SER/\data_reg[4] /SN    1
@(R)->DFTCLK(R)	0.156    0.556/*         -0.056/*        U0_TOP_TX/SER/\data_reg[3] /SN    1
@(R)->DFTCLK(R)	0.156    0.556/*         -0.056/*        U0_TOP_TX/SER/\data_reg[5] /SN    1
@(R)->DFTCLK(R)	0.156    0.557/*         -0.056/*        U0_TOP_TX/SER/\data_reg[1] /SN    1
@(R)->DFTCLK(R)	0.156    0.558/*         -0.056/*        U0_TOP_TX/SER/\data_reg[2] /SN    1
@(R)->DFTCLK(R)	0.156    0.564/*         -0.056/*        U0_TOP_TX/SER/\data_reg[0] /SN    1
@(R)->DFTCLK(R)	0.156    0.577/*         -0.056/*        U0_RX_TOP/data_sampling_RX1/sample_bit_samp_reg/SN    1
@(R)->DFTCLK(R)	0.173    0.593/*         -0.073/*        U0_Register_File/\regfile_reg[1][6] /RN    1
@(R)->DFTCLK(R)	0.173    0.595/*         -0.073/*        U0_Register_File/\regfile_reg[0][3] /RN    1
@(R)->DFTCLK(R)	0.165    0.601/*         -0.065/*        U0_Register_File/\regfile_reg[1][1] /RN    1
@(R)->ALU_CLK(R)	0.176    0.616/*         -0.076/*        U0_ALU/\ALU_OUT_reg[1] /RN    1
@(R)->ALU_CLK(R)	0.176    0.617/*         -0.076/*        U0_ALU/\ALU_OUT_reg[2] /RN    1
@(R)->ALU_CLK(R)	0.176    0.617/*         -0.076/*        U0_ALU/\ALU_OUT_reg[0] /RN    1
@(R)->DFTCLK(R)	0.037    0.671/*         0.063/*         U0_TOP_TX/PAR/\par_data_reg[7] /RN    1
@(R)->DFTCLK(R)	0.037    0.671/*         0.063/*         U0_TOP_TX/PAR/\par_data_reg[6] /RN    1
@(R)->DFTCLK(R)	0.037    0.671/*         0.063/*         U0_TOP_TX/FSM1/\cs_reg[0] /RN    1
@(R)->DFTCLK(R)	0.037    0.672/*         0.063/*         U0_TOP_TX/PAR/\par_data_reg[0] /RN    1
@(R)->DFTCLK(R)	0.037    0.672/*         0.063/*         U0_TOP_TX/PAR/par_bit_reg/RN    1
@(R)->DFTCLK(R)	0.037    0.680/*         0.063/*         U0_TOP_TX/SER/\counter_reg[1] /RN    1
@(R)->DFTCLK(R)	0.037    0.682/*         0.063/*         U0_TOP_TX/SER/\counter_reg[0] /RN    1
@(R)->DFTCLK(R)	0.037    0.683/*         0.063/*         U0_TOP_TX/FSM1/\cs_reg[1] /RN    1
@(R)->DFTCLK(R)	0.037    0.687/*         0.063/*         U0_RX_TOP/edge_bit_counter_RX1/\bit_cnt_edge_reg[3] /RN    1
@(R)->DFTCLK(R)	0.037    0.687/*         0.063/*         U0_TOP_TX/SER/\counter_reg[3] /RN    1
@(R)->DFTCLK(R)	0.037    0.687/*         0.063/*         U0_TOP_TX/FSM1/\cs_reg[2] /RN    1
@(R)->DFTCLK(R)	0.037    0.687/*         0.063/*         U0_TOP_TX/SER/\counter_reg[2] /RN    1
@(R)->DFTCLK(R)	0.037    0.690/*         0.063/*         U0_RX_TOP/edge_bit_counter_RX1/\bit_cnt_edge_reg[4] /RN    1
@(R)->DFTCLK(R)	0.038    0.692/*         0.062/*         U0_RX_TOP/edge_bit_counter_RX1/\bit_cnt_edge_reg[2] /RN    1
@(R)->DFTCLK(R)	0.038    0.694/*         0.062/*         U0_RX_TOP/edge_bit_counter_RX1/\bit_cnt_edge_reg[5] /RN    1
@(R)->DFTCLK(R)	0.038    0.694/*         0.062/*         U1_clock_divider/o_div_clk_reg_reg/RN    1
@(R)->DFTCLK(R)	0.038    0.694/*         0.062/*         U0_RX_TOP/edge_bit_counter_RX1/\edge_cnt_edge_reg[0] /RN    1
@(R)->DFTCLK(R)	0.038    0.695/*         0.062/*         U1_clock_divider/\counter_reg[6] /RN    1
@(R)->DFTCLK(R)	0.038    0.695/*         0.062/*         U1_clock_divider/flag_reg/RN    1
@(R)->DFTCLK(R)	0.038    0.695/*         0.062/*         U1_clock_divider/\counter_reg[5] /RN    1
@(R)->DFTCLK(R)	0.038    0.695/*         0.062/*         U1_clock_divider/\counter_reg[4] /RN    1
@(R)->DFTCLK(R)	0.038    0.695/*         0.062/*         U1_clock_divider/\counter_reg[3] /RN    1
@(R)->DFTCLK(R)	0.038    0.695/*         0.062/*         U0_RX_TOP/edge_bit_counter_RX1/\bit_cnt_edge_reg[1] /RN    1
@(R)->DFTCLK(R)	0.038    0.695/*         0.062/*         U1_clock_divider/\counter_reg[2] /RN    1
@(R)->DFTCLK(R)	0.038    0.696/*         0.062/*         U1_clock_divider/\counter_reg[1] /RN    1
@(R)->DFTCLK(R)	0.038    0.696/*         0.062/*         U0_RX_TOP/data_sampling_RX1/\RX_IN_reg_reg[1] /RN    1
@(R)->DFTCLK(R)	0.038    0.696/*         0.062/*         U0_RX_TOP/edge_bit_counter_RX1/\bit_cnt_edge_reg[0] /RN    1
@(R)->DFTCLK(R)	0.038    0.697/*         0.062/*         U0_RX_TOP/edge_bit_counter_RX1/\edge_cnt_edge_reg[3] /RN    1
@(R)->DFTCLK(R)	0.038    0.697/*         0.062/*         U0_RX_TOP/edge_bit_counter_RX1/\edge_cnt_edge_reg[1] /RN    1
@(R)->DFTCLK(R)	0.038    0.697/*         0.062/*         U0_RX_TOP/edge_bit_counter_RX1/\edge_cnt_edge_reg[4] /RN    1
@(R)->DFTCLK(R)	0.038    0.697/*         0.062/*         U0_RX_TOP/edge_bit_counter_RX1/\edge_cnt_edge_reg[2] /RN    1
@(R)->DFTCLK(R)	0.038    0.697/*         0.062/*         U0_RX_TOP/edge_bit_counter_RX1/\edge_cnt_edge_reg[5] /RN    1
@(R)->DFTCLK(R)	0.038    0.697/*         0.062/*         U1_clock_divider/\counter_reg[0] /RN    1
@(R)->DFTCLK(R)	0.040    0.714/*         0.060/*         U0_Register_File/\regfile_reg[15][3] /RN    1
@(R)->DFTCLK(R)	0.040    0.719/*         0.060/*         U0_Register_File/\regfile_reg[12][3] /RN    1
@(R)->DFTCLK(R)	0.040    0.720/*         0.060/*         U0_SYS_CTRL/\Address_reg[0] /RN    1
@(R)->DFTCLK(R)	0.040    0.723/*         0.060/*         U0_Register_File/\regfile_reg[12][4] /RN    1
@(R)->DFTCLK(R)	0.041    0.725/*         0.060/*         U0_Register_File/\regfile_reg[2][1] /RN    1
@(R)->DFTCLK(R)	0.041    0.726/*         0.060/*         U0_Register_File/\regfile_reg[2][2] /RN    1
@(R)->DFTCLK(R)	0.040    0.726/*         0.060/*         U0_Register_File/\regfile_reg[0][1] /RN    1
@(R)->DFTCLK(R)	0.041    0.727/*         0.059/*         U0_DATA_SYNC/\sync_bus_reg[5] /RN    1
@(R)->DFTCLK(R)	0.040    0.728/*         0.060/*         U0_Register_File/\regfile_reg[10][2] /RN    1
@(R)->DFTCLK(R)	0.040    0.728/*         0.060/*         U0_Register_File/\regfile_reg[10][3] /RN    1
@(R)->DFTCLK(R)	0.041    0.728/*         0.059/*         U0_DATA_SYNC/\sync_bus_reg[4] /RN    1
@(R)->DFTCLK(R)	0.041    0.729/*         0.059/*         U0_DATA_SYNC/\sync_bus_reg[6] /RN    1
@(R)->DFTCLK(R)	0.041    0.729/*         0.059/*         U0_DATA_SYNC/\sync_reg_reg[0] /RN    1
@(R)->DFTCLK(R)	0.041    0.729/*         0.059/*         U0_DATA_SYNC/\sync_bus_reg[7] /RN    1
@(R)->DFTCLK(R)	0.041    0.729/*         0.059/*         U0_DATA_SYNC/\sync_bus_reg[1] /RN    1
@(R)->DFTCLK(R)	0.041    0.729/*         0.059/*         U0_DATA_SYNC/\sync_reg_reg[1] /RN    1
@(R)->DFTCLK(R)	0.041    0.729/*         0.059/*         U0_DATA_SYNC/enable_pulse_gen_reg_reg/RN    1
@(R)->DFTCLK(R)	0.040    0.730/*         0.060/*         U0_Register_File/\regfile_reg[9][2] /RN    1
@(R)->DFTCLK(R)	0.040    0.731/*         0.060/*         U0_Register_File/\regfile_reg[10][1] /RN    1
@(R)->DFTCLK(R)	0.040    0.731/*         0.060/*         U0_Register_File/\regfile_reg[9][1] /RN    1
@(R)->DFTCLK(R)	0.040    0.731/*         0.060/*         U0_Register_File/\regfile_reg[11][1] /RN    1
@(R)->DFTCLK(R)	0.041    0.732/*         0.059/*         U0_DATA_SYNC/\sync_bus_reg[3] /RN    1
@(R)->DFTCLK(R)	0.041    0.734/*         0.059/*         U0_ASYNC_FIFO/bit_sync_raddr/\R2_reg[2] /RN    1
@(R)->DFTCLK(R)	0.041    0.734/*         0.059/*         U0_DATA_SYNC/\sync_bus_reg[2] /RN    1
@(R)->DFTCLK(R)	0.040    0.734/*         0.060/*         U0_Register_File/\regfile_reg[8][1] /RN    1
@(R)->DFTCLK(R)	0.040    0.734/*         0.060/*         U0_Register_File/\regfile_reg[8][2] /RN    1
@(R)->DFTCLK(R)	0.041    0.734/*         0.059/*         U0_DATA_SYNC/enable_pulse_reg/RN    1
@(R)->DFTCLK(R)	0.041    0.734/*         0.059/*         U0_DATA_SYNC/\sync_bus_reg[0] /RN    1
@(R)->DFTCLK(R)	0.041    0.736/*         0.059/*         U0_ASYNC_FIFO/bit_sync_raddr/\R2_reg[3] /RN    1
@(R)->DFTCLK(R)	0.041    0.737/*         0.059/*         U0_ASYNC_FIFO/bit_sync_raddr/\R2_reg[1] /RN    1
@(R)->DFTCLK(R)	0.041    0.737/*         0.059/*         U0_ASYNC_FIFO/bit_sync_raddr/\R1_reg[4] /RN    1
@(R)->DFTCLK(R)	0.041    0.737/*         0.059/*         U0_ASYNC_FIFO/bit_sync_raddr/\R1_reg[3] /RN    1
@(R)->DFTCLK(R)	0.041    0.737/*         0.059/*         U0_ASYNC_FIFO/bit_sync_raddr/\R1_reg[2] /RN    1
@(R)->DFTCLK(R)	0.041    0.737/*         0.059/*         U0_SYS_CTRL/\current_state_reg[3] /RN    1
@(R)->DFTCLK(R)	0.041    0.738/*         0.059/*         U0_ASYNC_FIFO/bit_sync_raddr/\R2_reg[4] /RN    1
@(R)->DFTCLK(R)	0.040    0.739/*         0.060/*         U0_Register_File/\regfile_reg[10][0] /RN    1
@(R)->DFTCLK(R)	0.040    0.739/*         0.060/*         U0_Register_File/\regfile_reg[11][0] /RN    1
@(R)->DFTCLK(R)	0.040    0.739/*         0.060/*         U0_Register_File/\regfile_reg[12][0] /RN    1
@(R)->DFTCLK(R)	0.041    0.740/*         0.059/*         U0_ASYNC_FIFO/bit_sync_raddr/\R1_reg[1] /RN    1
@(R)->DFTCLK(R)	0.041    0.740/*         0.059/*         U0_ASYNC_FIFO/bit_sync_raddr/\R2_reg[0] /RN    1
@(R)->DFTCLK(R)	0.041    0.741/*         0.059/*         U0_ASYNC_FIFO/bit_sync_raddr/\R1_reg[0] /RN    1
@(R)->DFTCLK(R)	0.042    0.741/*         0.058/*         U0_SYS_CTRL/\current_state_reg[2] /RN    1
@(R)->DFTCLK(R)	0.040    0.743/*         0.060/*         U0_Register_File/\regfile_reg[9][6] /RN    1
@(R)->DFTCLK(R)	0.042    0.743/*         0.058/*         U0_ASYNC_FIFO/fifo_wr/\o_wptr_reg_reg[4] /RN    1
@(R)->DFTCLK(R)	0.042    0.744/*         0.058/*         U0_SYS_CTRL/second_frame_reg_inst/RN    1
@(R)->DFTCLK(R)	0.040    0.745/*         0.060/*         U0_Register_File/\regfile_reg[11][2] /RN    1
@(R)->ALU_CLK(R)	0.040    0.746/*         0.060/*         U0_ALU/\ALU_OUT_reg[15] /RN    1
@(R)->ALU_CLK(R)	0.040    0.746/*         0.060/*         U0_ALU/\ALU_OUT_reg[6] /RN    1
@(R)->DFTCLK(R)	0.042    0.746/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[10][1] /RN    1
@(R)->DFTCLK(R)	0.042    0.747/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[9][1] /RN    1
@(R)->DFTCLK(R)	0.042    0.747/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[10][2] /RN    1
@(R)->DFTCLK(R)	0.041    0.748/*         0.060/*         U0_Register_File/\regfile_reg[11][3] /RN    1
@(R)->DFTCLK(R)	0.041    0.749/*         0.060/*         U0_Register_File/\regfile_reg[8][3] /RN    1
@(R)->DFTCLK(R)	0.041    0.749/*         0.060/*         U0_Register_File/\regfile_reg[9][3] /RN    1
@(R)->DFTCLK(R)	0.041    0.749/*         0.060/*         U0_Register_File/\regfile_reg[9][4] /RN    1
@(R)->DFTCLK(R)	0.041    0.749/*         0.060/*         U0_Register_File/\regfile_reg[10][4] /RN    1
@(R)->ALU_CLK(R)	0.036    0.750/*         0.064/*         U0_ALU/valid_data_reg/RN    1
@(R)->ALU_CLK(R)	0.041    0.750/*         0.060/*         U0_ALU/\ALU_OUT_reg[14] /RN    1
@(R)->ALU_CLK(R)	0.041    0.750/*         0.060/*         U0_ALU/\ALU_OUT_reg[7] /RN    1
@(R)->DFTCLK(R)	0.041    0.750/*         0.060/*         U0_Register_File/\regfile_reg[8][6] /RN    1
@(R)->ALU_CLK(R)	0.041    0.750/*         0.060/*         U0_ALU/\ALU_OUT_reg[5] /RN    1
@(R)->ALU_CLK(R)	0.041    0.750/*         0.060/*         U0_ALU/\ALU_OUT_reg[13] /RN    1
@(R)->ALU_CLK(R)	0.041    0.751/*         0.060/*         U0_ALU/\ALU_OUT_reg[4] /RN    1
@(R)->ALU_CLK(R)	0.041    0.751/*         0.060/*         U0_ALU/\ALU_OUT_reg[12] /RN    1
@(R)->ALU_CLK(R)	0.041    0.751/*         0.059/*         U0_ALU/\ALU_OUT_reg[10] /RN    1
@(R)->ALU_CLK(R)	0.041    0.751/*         0.059/*         U0_ALU/\ALU_OUT_reg[11] /RN    1
@(R)->DFTCLK(R)	0.041    0.752/*         0.059/*         U0_Register_File/\regfile_reg[11][6] /RN    1
@(R)->DFTCLK(R)	0.041    0.752/*         0.059/*         U0_Register_File/\regfile_reg[9][7] /RN    1
@(R)->DFTCLK(R)	0.041    0.752/*         0.059/*         U0_Register_File/\regfile_reg[8][7] /RN    1
@(R)->DFTCLK(R)	0.041    0.752/*         0.059/*         U0_Register_File/\regfile_reg[9][0] /RN    1
@(R)->DFTCLK(R)	0.041    0.752/*         0.059/*         U0_Register_File/\regfile_reg[8][0] /RN    1
@(R)->DFTCLK(R)	0.041    0.752/*         0.059/*         U0_Register_File/\regfile_reg[11][7] /RN    1
@(R)->ALU_CLK(R)	0.041    0.752/*         0.059/*         U0_ALU/\ALU_OUT_reg[3] /RN    1
@(R)->ALU_CLK(R)	0.041    0.752/*         0.059/*         U0_ALU/\ALU_OUT_reg[9] /RN    1
@(R)->DFTCLK(R)	0.041    0.754/*         0.059/*         U0_Register_File/\regfile_reg[11][4] /RN    1
@(R)->DFTCLK(R)	0.041    0.759/*         0.059/*         U0_Register_File/\regfile_reg[8][4] /RN    1
@(R)->DFTCLK(R)	0.041    0.761/*         0.059/*         U0_Register_File/\regfile_reg[9][5] /RN    1
@(R)->DFTCLK(R)	0.041    0.763/*         0.059/*         U0_Register_File/\regfile_reg[10][5] /RN    1
@(R)->DFTCLK(R)	0.041    0.768/*         0.059/*         U0_Register_File/\regfile_reg[10][6] /RN    1
@(R)->DFTCLK(R)	0.041    0.768/*         0.059/*         U0_Register_File/\regfile_reg[8][5] /RN    1
@(R)->DFTCLK(R)	0.041    0.771/*         0.059/*         U0_Register_File/\regfile_reg[11][5] /RN    1
@(R)->DFTCLK(R)	0.041    0.771/*         0.059/*         U0_Register_File/\regfile_reg[5][5] /RN    1
@(R)->DFTCLK(R)	0.041    0.771/*         0.059/*         U0_Register_File/\regfile_reg[6][6] /RN    1
@(R)->DFTCLK(R)	0.041    0.774/*         0.059/*         U0_Register_File/\regfile_reg[5][6] /RN    1
@(R)->DFTCLK(R)	0.042    0.777/*         0.058/*         U0_Register_File/\regfile_reg[7][7] /RN    1
@(R)->DFTCLK(R)	0.042    0.779/*         0.058/*         U0_Register_File/\regfile_reg[10][7] /RN    1
@(R)->DFTCLK(R)	0.042    0.782/*         0.058/*         U0_Register_File/\regfile_reg[6][7] /RN    1
@(R)->DFTCLK(R)	0.042    0.782/*         0.058/*         U0_Register_File/\regfile_reg[5][7] /RN    1
@(R)->DFTCLK(R)	0.042    0.783/*         0.058/*         U0_Register_File/\regfile_reg[4][7] /RN    1
@(R)->DFTCLK(R)	0.042    0.785/*         0.058/*         U0_Register_File/\regfile_reg[7][2] /RN    1
@(R)->DFTCLK(R)	0.042    0.785/*         0.058/*         U0_Register_File/\regfile_reg[4][6] /RN    1
@(R)->DFTCLK(R)	0.042    0.786/*         0.058/*         U0_Register_File/\regfile_reg[4][5] /RN    1
@(R)->DFTCLK(R)	0.042    0.786/*         0.058/*         U0_Register_File/\regfile_reg[6][5] /RN    1
@(R)->DFTCLK(R)	0.042    0.786/*         0.058/*         U0_Register_File/\regfile_reg[7][1] /RN    1
@(R)->DFTCLK(R)	0.042    0.786/*         0.058/*         U0_Register_File/\regfile_reg[7][5] /RN    1
@(R)->DFTCLK(R)	0.042    0.786/*         0.058/*         U0_Register_File/\regfile_reg[7][6] /RN    1
@(R)->DFTCLK(R)	0.042    0.786/*         0.058/*         U0_Register_File/\regfile_reg[5][0] /RN    1
@(R)->DFTCLK(R)	0.042    0.788/*         0.058/*         U0_Register_File/\regfile_reg[5][1] /RN    1
@(R)->DFTCLK(R)	0.042    0.790/*         0.058/*         U0_Register_File/\regfile_reg[6][1] /RN    1
@(R)->DFTCLK(R)	0.042    0.791/*         0.058/*         U0_Register_File/\regfile_reg[4][1] /RN    1
@(R)->DFTCLK(R)	0.042    0.792/*         0.058/*         U0_Register_File/\regfile_reg[4][0] /RN    1
@(R)->DFTCLK(R)	0.042    0.793/*         0.058/*         U0_Register_File/\regfile_reg[3][4] /RN    1
@(R)->DFTCLK(R)	0.042    0.794/*         0.058/*         U0_Register_File/\regfile_reg[3][6] /RN    1
@(R)->DFTCLK(R)	0.042    0.794/*         0.058/*         U0_Register_File/\regfile_reg[3][3] /RN    1
@(R)->DFTCLK(R)	0.042    0.795/*         0.058/*         U0_Register_File/\regfile_reg[3][2] /RN    1
@(R)->DFTCLK(R)	0.042    0.795/*         0.058/*         U0_Register_File/\regfile_reg[4][2] /RN    1
@(R)->DFTCLK(R)	0.042    0.796/*         0.058/*         U0_Register_File/\regfile_reg[6][2] /RN    1
@(R)->DFTCLK(R)	0.042    0.796/*         0.058/*         U0_Register_File/\regfile_reg[5][2] /RN    1
@(R)->DFTCLK(R)	0.042    0.797/*         0.058/*         U0_Register_File/\regfile_reg[4][3] /RN    1
@(R)->DFTCLK(R)	0.042    0.797/*         0.058/*         U0_Register_File/\regfile_reg[5][3] /RN    1
@(R)->DFTCLK(R)	0.042    0.798/*         0.058/*         U0_Register_File/\regfile_reg[7][3] /RN    1
@(R)->DFTCLK(R)	0.042    0.798/*         0.058/*         U0_Register_File/\regfile_reg[4][4] /RN    1
@(R)->DFTCLK(R)	0.042    0.798/*         0.058/*         U0_Register_File/\regfile_reg[5][4] /RN    1
@(R)->DFTCLK(R)	0.042    0.798/*         0.058/*         U0_Register_File/\regfile_reg[6][3] /RN    1
@(R)->DFTCLK(R)	0.042    0.798/*         0.058/*         U0_Register_File/\regfile_reg[6][4] /RN    1
@(R)->DFTCLK(R)	0.042    0.798/*         0.058/*         U0_Register_File/\regfile_reg[7][4] /RN    1
@(R)->DFTCLK(R)	0.040    1.123/*         0.060/*         U0_ASYNC_FIFO/fifo_wr/\o_wptr_reg_reg[3] /RN    1
@(R)->DFTCLK(R)	0.040    1.124/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[10][0] /RN    1
@(R)->DFTCLK(R)	0.040    1.129/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[11][1] /RN    1
@(R)->DFTCLK(R)	0.040    1.129/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[9][0] /RN    1
@(R)->DFTCLK(R)	0.032    1.132/*         0.068/*         U0_ASYNC_FIFO/fifo_wr/\o_wptr_reg_reg[2] /RN    1
@(R)->DFTCLK(R)	0.040    1.132/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[11][0] /RN    1
@(R)->DFTCLK(R)	0.040    1.137/*         0.060/*         U0_ASYNC_FIFO/fifo_wr/\o_wptr_reg_reg[1] /RN    1
@(R)->DFTCLK(R)	0.041    1.143/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[0][1] /RN    1
@(R)->DFTCLK(R)	0.041    1.150/*         0.059/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[12][7] /RN    1
@(R)->DFTCLK(R)	0.041    1.154/*         0.059/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[3][1] /RN    1
@(R)->DFTCLK(R)	0.041    1.155/*         0.059/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[3][2] /RN    1
@(R)->DFTCLK(R)	0.041    1.158/*         0.059/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[3][3] /RN    1
@(R)->DFTCLK(R)	0.041    1.158/*         0.059/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[1][0] /RN    1
@(R)->DFTCLK(R)	0.041    1.158/*         0.059/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[2][0] /RN    1
@(R)->DFTCLK(R)	0.041    1.160/*         0.059/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[5][6] /RN    1
@(R)->DFTCLK(R)	0.041    1.163/*         0.059/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[2][1] /RN    1
@(R)->DFTCLK(R)	0.041    1.168/*         0.059/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[2][2] /RN    1
@(R)->DFTCLK(R)	0.041    1.168/*         0.059/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[1][1] /RN    1
@(R)->DFTCLK(R)	0.041    1.168/*         0.059/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[0][2] /RN    1
@(R)->DFTCLK(R)	0.041    1.168/*         0.059/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[1][2] /RN    1
@(R)->DFTCLK(R)	0.041    1.169/*         0.059/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[0][3] /RN    1
@(R)->DFTCLK(R)	0.041    1.169/*         0.059/*         U0_ASYNC_FIFO/fifo_wr/\o_wptr_reg_reg[0] /RN    1
@(R)->DFTCLK(R)	0.041    1.169/*         0.059/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[0][0] /RN    1
@(R)->DFTCLK(R)	0.041    1.169/*         0.059/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[1][3] /RN    1
@(R)->DFTCLK(R)	0.041    1.169/*         0.059/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[2][3] /RN    1
@(R)->DFTCLK(R)	0.041    1.172/*         0.059/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[3][4] /RN    1
@(R)->DFTCLK(R)	0.041    1.172/*         0.059/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[2][4] /RN    1
@(R)->DFTCLK(R)	0.042    1.174/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[2][6] /RN    1
@(R)->DFTCLK(R)	0.042    1.176/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[0][6] /RN    1
@(R)->DFTCLK(R)	0.042    1.178/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[1][6] /RN    1
@(R)->DFTCLK(R)	0.042    1.179/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[3][5] /RN    1
@(R)->DFTCLK(R)	0.042    1.179/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[1][5] /RN    1
@(R)->DFTCLK(R)	0.042    1.180/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[0][5] /RN    1
@(R)->DFTCLK(R)	0.042    1.180/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[2][5] /RN    1
@(R)->DFTCLK(R)	0.042    1.180/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[1][4] /RN    1
@(R)->DFTCLK(R)	0.042    1.180/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[0][4] /RN    1
@(R)->DFTCLK(R)	0.042    1.181/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[1][7] /RN    1
@(R)->DFTCLK(R)	0.042    1.181/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[0][7] /RN    1
@(R)->DFTCLK(R)	0.042    1.181/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[3][6] /RN    1
@(R)->DFTCLK(R)	0.042    1.183/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[6][7] /RN    1
@(R)->DFTCLK(R)	0.042    1.184/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[4][0] /RN    1
@(R)->DFTCLK(R)	0.042    1.184/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[3][7] /RN    1
@(R)->DFTCLK(R)	0.042    1.184/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[6][0] /RN    1
@(R)->DFTCLK(R)	0.042    1.184/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[2][7] /RN    1
@(R)->DFTCLK(R)	0.042    1.185/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[5][7] /RN    1
@(R)->DFTCLK(R)	0.042    1.185/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[3][0] /RN    1
@(R)->DFTCLK(R)	0.042    1.185/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[15][7] /RN    1
@(R)->DFTCLK(R)	0.042    1.187/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[4][7] /RN    1
@(R)->DFTCLK(R)	0.042    1.189/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[4][6] /RN    1
@(R)->DFTCLK(R)	0.042    1.190/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[7][0] /RN    1
@(R)->DFTCLK(R)	0.042    1.191/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[4][1] /RN    1
@(R)->DFTCLK(R)	0.042    1.191/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[6][1] /RN    1
@(R)->DFTCLK(R)	0.042    1.192/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[5][0] /RN    1
@(R)->DFTCLK(R)	0.042    1.194/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[5][1] /RN    1
@(R)->DFTCLK(R)	0.042    1.195/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[7][5] /RN    1
@(R)->DFTCLK(R)	0.042    1.195/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[5][2] /RN    1
@(R)->DFTCLK(R)	0.042    1.196/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[7][1] /RN    1
@(R)->DFTCLK(R)	0.042    1.196/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[6][2] /RN    1
@(R)->DFTCLK(R)	0.042    1.196/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[4][2] /RN    1
@(R)->DFTCLK(R)	0.042    1.196/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[6][6] /RN    1
@(R)->DFTCLK(R)	0.042    1.197/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[6][5] /RN    1
@(R)->DFTCLK(R)	0.042    1.198/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[4][5] /RN    1
@(R)->DFTCLK(R)	0.042    1.199/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[4][4] /RN    1
@(R)->DFTCLK(R)	0.042    1.199/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[4][3] /RN    1
@(R)->DFTCLK(R)	0.042    1.199/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[7][2] /RN    1
@(R)->DFTCLK(R)	0.042    1.199/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[6][4] /RN    1
@(R)->DFTCLK(R)	0.042    1.199/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[6][3] /RN    1
@(R)->DFTCLK(R)	0.042    1.199/*         0.058/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[7][3] /RN    1
@(R)->DFTCLK(R)	0.038    1.464/*         0.062/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[7][7] /RN    1
@(R)->DFTCLK(R)	0.038    1.472/*         0.062/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[7][6] /RN    1
@(R)->DFTCLK(R)	0.038    1.472/*         0.062/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[14][6] /RN    1
@(R)->DFTCLK(R)	0.038    1.473/*         0.062/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[15][6] /RN    1
@(R)->DFTCLK(R)	0.038    1.476/*         0.062/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[14][7] /RN    1
@(R)->DFTCLK(R)	0.038    1.477/*         0.062/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[15][0] /RN    1
@(R)->DFTCLK(R)	0.038    1.480/*         0.062/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[14][0] /RN    1
@(R)->DFTCLK(R)	0.038    1.482/*         0.062/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[13][7] /RN    1
@(R)->DFTCLK(R)	0.039    1.486/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[13][0] /RN    1
@(R)->DFTCLK(R)	0.039    1.492/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[8][0] /RN    1
@(R)->DFTCLK(R)	0.039    1.494/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[10][7] /RN    1
@(R)->DFTCLK(R)	0.039    1.496/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[8][7] /RN    1
@(R)->DFTCLK(R)	0.039    1.499/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[8][1] /RN    1
@(R)->DFTCLK(R)	0.039    1.501/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[8][5] /RN    1
@(R)->DFTCLK(R)	0.039    1.504/*         0.061/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[8][2] /RN    1
@(R)->DFTCLK(R)	0.040    1.509/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[9][2] /RN    1
@(R)->DFTCLK(R)	0.040    1.510/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[11][2] /RN    1
@(R)->DFTCLK(R)	0.040    1.515/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[8][3] /RN    1
@(R)->DFTCLK(R)	0.040    1.517/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[9][3] /RN    1
@(R)->DFTCLK(R)	0.040    1.521/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[8][4] /RN    1
@(R)->DFTCLK(R)	0.040    1.523/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[9][6] /RN    1
@(R)->DFTCLK(R)	0.040    1.526/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[9][7] /RN    1
@(R)->DFTCLK(R)	0.040    1.526/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[8][6] /RN    1
@(R)->DFTCLK(R)	0.040    1.526/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[11][7] /RN    1
@(R)->DFTCLK(R)	0.040    1.529/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[9][5] /RN    1
@(R)->DFTCLK(R)	0.040    1.531/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[11][6] /RN    1
@(R)->DFTCLK(R)	0.040    1.533/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[10][6] /RN    1
@(R)->DFTCLK(R)	0.040    1.534/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[12][0] /RN    1
@(R)->DFTCLK(R)	0.040    1.537/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[13][1] /RN    1
@(R)->DFTCLK(R)	0.040    1.540/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[14][1] /RN    1
@(R)->DFTCLK(R)	0.040    1.541/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[15][1] /RN    1
@(R)->DFTCLK(R)	0.040    1.542/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[13][6] /RN    1
@(R)->DFTCLK(R)	0.040    1.544/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[15][5] /RN    1
@(R)->DFTCLK(R)	0.040    1.544/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[12][6] /RN    1
@(R)->DFTCLK(R)	0.040    1.545/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[13][5] /RN    1
@(R)->DFTCLK(R)	0.040    1.547/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[15][2] /RN    1
@(R)->DFTCLK(R)	0.040    1.547/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[12][4] /RN    1
@(R)->DFTCLK(R)	0.040    1.547/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[14][2] /RN    1
@(R)->DFTCLK(R)	0.040    1.548/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[13][2] /RN    1
@(R)->DFTCLK(R)	0.040    1.548/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[14][5] /RN    1
@(R)->DFTCLK(R)	0.040    1.548/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[5][5] /RN    1
@(R)->DFTCLK(R)	0.040    1.548/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[12][5] /RN    1
@(R)->DFTCLK(R)	0.040    1.548/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[5][3] /RN    1
@(R)->DFTCLK(R)	0.040    1.549/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[12][1] /RN    1
@(R)->DFTCLK(R)	0.040    1.549/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[12][2] /RN    1
@(R)->DFTCLK(R)	0.040    1.549/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[10][5] /RN    1
@(R)->DFTCLK(R)	0.040    1.549/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[15][4] /RN    1
@(R)->DFTCLK(R)	0.040    1.549/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[14][4] /RN    1
@(R)->DFTCLK(R)	0.040    1.549/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[13][4] /RN    1
@(R)->DFTCLK(R)	0.040    1.549/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[5][4] /RN    1
@(R)->DFTCLK(R)	0.040    1.549/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[7][4] /RN    1
@(R)->DFTCLK(R)	0.040    1.550/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[11][5] /RN    1
@(R)->DFTCLK(R)	0.040    1.550/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[11][4] /RN    1
@(R)->DFTCLK(R)	0.040    1.550/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[15][3] /RN    1
@(R)->DFTCLK(R)	0.040    1.550/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[9][4] /RN    1
@(R)->DFTCLK(R)	0.040    1.550/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[11][3] /RN    1
@(R)->DFTCLK(R)	0.040    1.550/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[10][4] /RN    1
@(R)->DFTCLK(R)	0.040    1.550/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[10][3] /RN    1
@(R)->DFTCLK(R)	0.040    1.551/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[14][3] /RN    1
@(R)->DFTCLK(R)	0.040    1.551/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[13][3] /RN    1
@(R)->DFTCLK(R)	0.040    1.551/*         0.060/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[12][3] /RN    1
DFTCLK(R)->DFTCLK(R)	0.040    1.979/*         0.060/*         U0_Register_File/\regfile_reg[2][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    1.991/*         0.061/*         U0_Register_File/\regfile_reg[12][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    2.003/*         0.062/*         U0_ASYNC_FIFO/fifo_rd/\o_rptr_reg_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.036    2.028/*         0.064/*         U0_ASYNC_FIFO/fifo_mem_cntrl/\mem_reg[5][6] /SI    1
DFTCLK(R)->DFTCLK(R)	-1.900   */2.204         */2.000         SO[2]    1
DFTCLK(R)->DFTCLK(R)	-1.900   */2.206         */2.000         SO[0]    1
DFTCLK(R)->DFTCLK(R)	-1.900   */2.208         */2.000         SO[1]    1
DFTCLK(R)->DFTCLK(R)	-1.900   */2.228         */2.000         SO[4]    1
DFTCLK(R)->DFTCLK(R)	-1.900   */2.260         */2.000         SO[3]    1
RX_CLOCK(R)->RX_CLOCK(R)	-54.154  */54.460        */54.254        parity_error    1
RX_CLOCK(R)->RX_CLOCK(R)	-54.154  */54.685        */54.254        framing_error    1
TX_CLOCK(R)->TX_CLOCK(R)	-1736.010 */1736.545      */1736.110      UART_TX_O    1
