INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jakub/Desktop/AGH/Semestr 6/Systemy rekonfigurowalne/Laboratorium/Lab. 2 - Verilog i weryfikacja - praktyka/linia_opozniajaca_JG/linia_opozniajaca_JG.srcs/sim_1/new/tb_delay_line_odd_delay.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module tb_delay_line_odd_delay
