2 
行政院國家科學委員會專題研究計畫成果報告 
新穎非揮發性奈米點記憶體在薄膜電晶體上的製作與研究 
Study of Novel Nonvolatile Nanocrystal Memory on Thin Film Transistor  
計畫編號：NSC 96-2221-E-009-202-MY3 
執行期限：96 年 8 月 1 日至 99 年 9 月 30 日 
主持人：張俊彥   交通大學電子研究所教授 
 
一、中文摘要 
近年來，薄膜電晶體 (TFT)與奈米點
(nanocrystal)的應用技術發展受到相當 
大的矚目，薄膜電晶體目前廣為液晶顯示
器(LCD)產業所大量使用，而奈米點則是可
以運用於在非揮發性儲存記憶體上，因其
可以解決傳統上利用複晶矽浮停閘
(floating gate)做為載子儲存單元的非揮
發性記憶體(例如，快閃記憶體)之元件微
縮問題，而本計畫將兩者結合貣來，並開
發新穎結構的非揮發性奈米點記憶體在薄
膜電晶體上，其功能可以運用在堆疊式
(stacked)的積體電路晶片、軟性電子與省
電的攜帶式產品上，對於 SOC(System on 
Chip)的開發與研究提供一個新的元件結
構。 
複晶矽薄膜電晶體可以在低溫下成長，對
於後段製程的熱預算(thermal budget)可
以有效的降低，而與奈米點結合，則可以
成為新結構的記憶體元件，本計畫即利用
先前的薄膜電晶體與奈米點的製作成果技
術相互結合來研究此元件的特性，第一年
著重於大尺寸的新穎非揮發性奈米點記憶
體在薄膜電晶體上的製作與基本電性驗證，
利用先前的薄膜電晶體技術與各種不同的
奈米點結合(Si、Ge、NiSi、W)，並探討半
導體與金屬這些不同材料特性會對非揮發
性記憶體有何影響，第二年則進而會改變
元件結構，利用多重通道與多重閘極，來
研究新穎奈米點記憶體的寫入與抹除效應
是否會提升其元件速度，且當元件通道結
構微縮至奈米尺度時，邊角效應(corner 
effect)與奈米點的量子效應則會如何主
導我們的薄膜電晶體的開關特性，是本計
畫要釐清的重點之一。第三年則是著重於
已製備完成的元件記憶體特性量測，本實
驗團隊將進行記憶體的可靠度分析，不僅
進行 DC 與 AC 的加壓量測複晶矽薄膜電晶
體元件，並改變環境溫度探討儲存載子的
活化能影響及儲存效率，對於容忍度
(endurance)與保存能力(retention)也將
深入測試，藉此製作一個高效能的非揮發
性奈米點結合薄膜電晶體的記憶體元件，
以確保有機會可以運用在 SOC 開發上與其
他省電的產品上。 
關鍵詞: 奈米點、薄膜電晶體、非揮發性
記憶體。 
 
二、英文摘要 
    In recent years, the fundamental 
researches on nanocrystal and thin film 
transistor have received increasing attentions 
for the novel technology applications. Thin 
film transistors (TFTs) are widely used at 
present in the industry of the liquid crystal 
display (LCD). In addition, it is well known 
that nanocrystalline dots can be applied to the 
nonvolatile electrically erasable 
programmable read-only memory 
(EEPROM). Nanocrystal nonvolatile 
memory (Nanocrystal NVMs) can solve the 
problems of non-scaling down in 
traditionally floating gate (FG) nonvolatile 
memory for highly doped continuous 
poly-silicon as charge trapping layer. 
Therefore, the novel device which combined 
4 
製程的觀點而言，奈米點的製作流程較相
似於 SONOS 記憶體的製程，其可以提供
比現今製作浮動閘極記憶體製程還要少的
光罩步驟，如此便能減少製作成本。另外，
近年來複晶矽薄膜電晶體(TFT)愈來愈受
到重視，尤其在主動矩陣式液晶顯示器
(AMLCD)上的應用更是不可限量，而主動
矩陣式液晶顯示器也是我國重點產業之一，
且因為複晶矽薄膜電晶體擁有較高的載子
遷移率，在相同電壓操作下，可以比非晶
矽薄膜電晶體提供較大的驅動電流，所以
不僅可當開關元件，亦可以應用於系統電
路的元件，複晶矽薄膜電晶體不僅製作成
本低且又可運用於不同的低溫基板上(例
如:玻璃、耐高溫的可撓式基板等)，對於我
國開發軟性電子工業有正面的幫助，本實
驗團隊將對薄膜電晶體與非揮發性記憶體
的部分進行開發與研究。 
 
四、結果與討論 
  我們已成功達成國科會計畫所規劃的
目標: (i) 以不同奈米點(Si、Ge、NiSi、W)
結合並探討半導體與金屬不同材料特性會
對非揮發性記憶體之影響;(ii)製作新穎奈
米晶體記憶體元件及相關可靠度研究。 
 
主題一<<不同奈米點特性研究>>首先，
先在六吋 P 型矽晶圓表面上利用常壓化學
氣相沉積系統(APCVD)熱成長一層 5nm乾式
氧化層當作穿隧氧化層，接著使用反應式
離子真空濺鍍系統於 Ar/O2 (24/2 sccm) 
下濺鍍一層 10nm Si0.5Ge0.5 當作電荷儲
存層，再利用快速熱退火系統(RTA)於 900
°C，100s 退火形成分離的奈米點晶體，最
後使用電漿輔助化學氣相沉積系統於 900°
C 沉積控制氧化層，最後再沉積上下 Al 電
極並圖案化，完成金屬/氧化物/絕緣體/氧
化物/半導體(MOIOS)結構。其實驗流程如
圖一所示。 
 
圖一:MOIOS 結構及實驗流程示意圖。 
    
 
圖二:Ge 奈米點分別埋入於(a)二氧化矽及
(b)氮化矽之 TEM 截面圖。 (c) Ge 奈米點
埋入於二氧化矽在控制氧化層之前退火 
及(d) 在控制氧化層之後退火在±10V 操作
下之 C-V 遲滯特性。 
 
    圖二(a)(b)分別顯示了鍺奈米點埋入於
二氧化矽及氮化矽之 TEM 截面圖，由
TEM 中可知鍺奈米點之大小分別為 5~6 
nm 及 7~8 nm，奈米點密度則分別為
1.73×10
12
 及 1.12×1012 cm-2。而圖二(c)(d)
則顯示了鍺奈米點在±10V 操作下具有記
憶窗口~3V 之記憶體特性表現，由(c)(d)圖
比較可得知在控制氧化層沉積後退火可以
有較佳的記憶窗口，其原因為控制氧化層
沉積後可以提供較佳的熱聚積的效果，使
鍺更容易形成奈米點，另外，由於氮化矽
層可以提供提供額外的儲存中心，所以可
以發現相比鍺奈米點埋入在二氧化矽中的
元件，埋入於氮化矽的元件有著更大的的
6 
入於二氧化矽或是氮化矽中都展現優異的
耐操度，在寫入抹除條件為 VG –VFB = ±5 V，
操作時間為 1 ms 下經歷 106 次寫入抹除
之後，其記憶窗口皆無產生偏移。 
    雖然鍺奈米點元件展現良好記憶體特
性，然而其可靠度並不足以作為未來非揮
發性記憶體之使用，於是為了進一步改善
其記憶體特性，我們將引入金屬奈米晶體
的概念，以金屬奈米點取代半導體奈米晶
體以期可以再增進元件的記憶體特性，於
是使用反應式離子真空濺鍍系統在不同製
程下形成電荷儲存層來取代 Si0.5Ge0.5，再經
由後續退火形成金屬奈點體。其製作方法
為使用反應式離子真空濺鍍系統於
Ar/N2(O2) (24/10 24/2 sccm)下濺鍍一層
10nm Ni0.3Si0.7作為電荷儲存層。  
 
 
圖七:Ni-Si 奈米點分別埋入於(a)二氧化
矽及(b)氮化矽之 TEM 截面圖。 (c) Ni-Si 
奈米晶體埋入於二氧化矽及(d) 氮化矽在
±10V 操作下之 C-V遲滯特性。 
 
由圖七(a)(b)可知 Ni-Si 奈米點成功形
成於二氧化矽及氮化矽中，由圖七(c)(d)也
可發現在±10V 操作下分別具有記憶窗口
2V 及 4V 之記憶體特性表現，顯示了 Ni-Si
相較於 Ge 奈米點有更佳的記憶窗口。 
 
圖八:(a)Ni-Si-N元件N 1s之XPS分析結果
及(b)於300、500及600oC熱退火條件下之
XRD分析結果。 
 
    圖八顯示隨著熱退火溫度的提高，
Ni-N的訊號峰強度逐漸下降，而Si-N的訊
號峰則是逐漸往高鍵結能方向偏移，同時
由XRD分析可以發現代表Ni-Si的結晶之訊
號強度亦隨熱退火溫度提高而上升，這些
分析結果都指向在較高熱退火下，原本的
Ni-Si-N薄膜轉變為Ni-Si的奈米點，而其
原 因 則 是 因 為 Ni-Si(−318 kJ mol−1) 
Ni-N(−70~85 kJ mol−1)及Si-N(−470kJ mol−1)
之Gibbs free energy大小不同所造成，於熱
退火下傾向將Ni-Si析出而形成奈點。 
 
 
圖九: Ni-Si 奈米點埋入(a)二氧化矽及(b)
氮化矽層之非揮發性記憶體之資料保存特
性。    
 
    由圖九可發現在 106 秒後，其記憶窗
口還保有50%，遠勝於鍺奈米點，顯示Ni-Si
更適合使用在記憶體中加強記憶體資料保
存特性。 
8 
 
圖十四:多層及單層 Ni-Si 奈米點記憶體之
耐操度 
 
 
圖十五:多層及單層 Ni-Si 奈米點記憶體於
(a)27 及(b)85oC 之資料保存特性。 
 
 
圖十六:多層奈米點記憶體之能帶圖。 
 
     圖十四及十五顯示多層及單層 Ni-Si
奈米點記憶體之可靠度測試，可發現雖然
於室溫下兩種元件的資料保存能力相當，
但是在 85oC 下時，多層奈米點元件展現了
較佳的資料保存能力，又控制氧化層厚度
足以阻擋載子流收，側向所以造成的電荷
又理應相同，其主要差別在於主要儲存載
子的位置有所不同，在單層奈米點元件中，
其載子主要是儲存在第一層奈米點中，而
多層奈米點元件主要則是在第三層奈米點
中，這樣的結果使得單層奈米點記憶的電
荷相較於多層奈米點容易由穿隧氧化層所
流失，進而使得其資料保存能力於 85oC 下
有明顯衰退的情形。其物理機制可由多層
奈米點能帶示意圖中看出，如圖十六所
示。 
 
主題二<<奈米點之多晶矽奈米線記憶體>>
我 們 將 製 作 indium–gallium–zinc–oxide 
(IGZO)奈米晶體多晶矽薄膜電晶體，首先，
我們於六吋矽晶圓上利用濕式氧化成長
400nm 的二氧化矽，接著使用 low-pressure 
chemical-vapor-deposition(LPCVD)於550oC
沉積 50nm 厚的非晶矽，然後利用固相結晶
法於 600oC 下氮氣中 24 小時將非晶矽結晶
為多晶矽，將主動區多晶矽圖案化成十條
45nm 之奈米線，成長 8.5nm 後的穿隧氧化
層，使用真空濺鍍系統於混合 Ar/O2 下濺
鍍一層 10nm IGZO 作為電荷儲存層，接著
用 PECVD 沉積 16.5nm 的 SiO2為控制氧化
層，沉積 80nm 厚的多晶矽作為閘極，接著
利用自我對準技術離子佈值能量 23keV 劑
量為 5×1015 cm-2 的磷離子形成源極及汲極，
在氮氣下快速加熱回火 60s 活化，接著
200nm 的二氧化矽保護層，最後鍍上
300nm 的 Al–Si–Cu 金屬層並於 400oC 氮氣
下燒結 30min 完成 IGZO 奈米點多晶矽薄
膜電晶體的製作。 
 
 
圖十七:(a)奈米線薄膜電晶體記憶體之上
10 
 
五、成果自評 
  本次計畫之執行，皆達預期成果，完
成相關奈米點製作及成功搭配多晶矽薄膜
電晶體，計畫成果也發表於相關學術期刊
上。  
   
六、參考文獻 
[1] S. Tiwari, F. Rana, K. Chan, H. Hanafi, 
W. Chan, and D. Buchanan, Tech. Dig. - 
Int. Electron Devices Meet. 1995, 521. 
[2] J. D. Blauwe, IEEE Trans. Nanotechnol. 
1, 72 (2002).  
[3] W. R. Chen, T. C. Chang, P. T. Liu, P. 
S.Lin, C. H. Tu, and C. Y. Chang,Appl. 
Phys. Lett. 90, 112108 (2007).  
[4] M. Shalchian, J. Grisolia, G. Ben 
Assayag, H. Coffin, S. M. Atarodi, andA. 
Claverie, Appl. Phys. Lett. 86, 163111 
(2005). 
[5] J. H. Chen, Y. Q. Wang, W. J. Yoo, Y.-C. 
Yeo, G. Samudra, D. S. H. Chan,A. Y. 
Du, and D.-L. Kwong, IEEE Trans. 
Electron Devices 51, 1840(2004) . 
[6] C. Y. Ng, T. P. Chen, L. Ding, and S. 
Fung, IEEE Electron Device Lett.27, 231 
(2006).  
[7]S. K. Samanta, P. K. Singh, W. J. Yoo, 
G.Samudra1, Y.-C. Yeo, L. K.Bera, and 
N. Balasubramanian, Tech. Dig. - Int. 
Electron Devices Meet.2005, 170.  
[8] T. Takagahara and K. Takeda, Phys. Rev. 
B 46, 15578 (1992). 
[9] R. Parthasarathy, X. M. Lin, and H. M. 
Jaeger, Phys. Rev. Lett. 87,186807 
(2001).  
[10] T. C. Chang, S. T. Yan, P. T. Liu, C. W. 
Chen, S. H. Lin, and S. M. Sze, “A novel 
approach of fabricating germanium 
nanocrystals for nonvolatile memory 
application,” Electrochem. Solid State 
Lett., vol. 7, pp. G17–G19, 2004.  
[11] C. H. Tu, T. C. Chang, P. T. Liu, H. C. 
Liu, S. M. Sze, and C.Y. Chang, 
“Improved memory window for Ge 
nanocrystals embedded in SiON layer,” 
Appl. Phys. Lett., vol. 89, pp. 
162105-1–162105-3, 2006.  
[12] Y. H. Lin, C. H. Chien, C. T. Lin, C. Y. 
Chang, and T. F. Lei,” Novel two-bit 
HfO2 nanocrystal nonvolatile flash 
memory,” IEEE Trans. Electron Devices 
53, 782 (2006).  
[13] P. Zimmerman, G. Nicholas, B. De 
Jaeger, B. Kaczer, A. Stesmans, L.-A. 
Ragnarsson, D. P. Brunco, F. E. Leys, M. 
Caymax, G. Winderickx, K. Opsomer, M. 
Meuris, and M. M. Heyns, “High 
performance Ge pMOS devices using a 
Si-compatible process flow,” in IEDM, 
2006, pp. 655–658. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
12 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。 
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■  達成目標 
□ 未達成目標（請說明，以 100 字為限） 
□ 實驗失敗 
□ 因故實驗中斷 
□ 其他原因 
說明：成功製作不同奈米點記憶體並研究其記憶體特性及其可靠度，也成功結
合奈米點及多晶矽薄膜電晶體製程，製作出奈米點奈米線多晶矽薄膜電晶體並研
究其電性及可靠度。 
 
 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：□已獲得 □申請中 □無 
技轉：□已技轉 □洽談中 □無 
其他：（以 100 字為限） 
 
 
 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
    本計畫研究成果驗證了奈米點記憶體具有良好的記憶體特性及可靠度特
性，並成功結合奈米點及奈米線多晶矽薄膜電晶體之概念，製作出高效能之
奈米點記憶體，具有極高的學術價值，並於記憶體技術突破創新並結合不同
半導體領域之技術，對於下一代非揮發性記憶體的研究有所貢獻並可作為未
來新穎記憶體技術開發之參考，並有機會取代當前傳統的浮動閘極記憶體，
同時發表多篇相關記憶體論文於學術期刊，其研究成果具有極高的學術及應
用價值，未來可進一步微縮發展更小尺寸之記憶體元件。  
 
 
� Chee-Wee Liu (Deputy Director, National Nano Device Laboratory) 
� Yi-Ming Li (Deputy Director, National Nano Device Laboratory) 
� Guo-Wei Huang (Professor, National Nano Device Laboratory) 
� Chia-Hua Ho (Dr., National Nano Device Laboratory) 
� Jiann Shieh (Dr. National Nano Device Laboratory) 
Program 
4/23 (Fri.) 
9:30-10:00 Opening remarks 
Prof. Toshiyuki Hayase (Tohoku University) 
Prof. Mitsumasa Koyanagi (Tohoku University) 
Prof. Chun-Yen Chang (National Chiao Tung University) 
Dr. Fu-Liang Yang (National Nano Device Laboratories) 
10:00-10:40 Prof. Mitsumasa Koyanagi (Tohoku University) 
“More Moore and More Than More Technologies” 
10:40-11:20 Prof. Chun-Yen Chang (National Chiao Tung University) 
“Green Energy Electronics Researches” 
11:20-12:00 Prof. Hideo Ohno (Tohoku University) 
“Spintronics Meets CMOS VLS” 
12:00-13:00 Lunch 
13:00-13:40 Dr. Fu-Liang Yang (Director, National Nano Device Laboratories) 
“15nm CMOS Research at NDL” 
13:40-14:20 Prof. Masayoshi Esashi (Tohoku University) 
“MEMS for Hetero-Integration” 
14:20-15:00 Prof. Chee-Wee Liu (National Nano Device Laboratories) 
“High Mobility for Technologies and Physics” 
15:00-15:40 Prof. Masashi Kawasaki (Tohoku University) 
“Quantum Transport at Gated Oxide Interfaces” 
15:40-16:00 Break 
16:00-16:40 Prof. Yi-Ming Li (National Nano Device Laboratories) 
“Fluctuations in Emerging Device Technologies” 
16:40-17:20 Prof. Seiji Samukawa (Tohoku University) 
“Fusion of Bio-technology and Nano-technology for 
Realistic Quantum Effect Devices” 
17:20-18:00 Prof. Horng-Chih Lin (National Chiao Tung University) 
“Fabrication, Characterization, and Applications of 
Multiple-gated Poly-Si Nanowire Devices” 
18:30-20:30 Banquet (Room Hagi, Kokusai Hotel, Sendai) 
4/24 (Sat.) 
下想法：   
(1)利用嵌入金屬化奈米點、奈米線或奈米井之陣列結構於絕緣層(如氧化矽\氮化
矽\氧化矽)結構內，以提升介電係數。 
(2) 利用嵌入奈米微結構之鐵磁物質，做為電容電極來產生一內建磁場於高介電
係數之絕緣層內，來降低漏電。 
  張教授在 1960 所研究的 “electron tunneling in superconductor-semiconductor 
junction (S-S)”和當時所研究的 superconductor-metal(S-M)不同。之後於 1968 ,
張教授又研究了 ”quantum mechanical transport in metal-semiconductor barriers 
“成功地計算出了在金屬-半導體位障間的電子波函數，因此，他認為電子波函數
在量子井裡受外加磁場作用而會緊縮而造成 tunneling limited.，認為波函數
侷限之主要物理觀念如下：(1)利用較高與較寬的位障、(2)利用較大的等效質量、
(3)利用較寬的位能井(4)較強的磁場強度，但此將與的獲得高金屬析出物密度的
結果面臨兩難的局面。受限於模擬軟體的不足，是故邀請李義明教授來計算此結
果，如下所示，其中結構為基於簡單的金屬\絕緣體\金屬的電容之下：              
於過去的二十年內，張教授從無藉由國科會大計畫以買重大設備儀器。張教
授總以學校提供的設備或是由國際界的所認識的朋友來提供試片為主。 
下圖為三個具井寬為 2nm、間隔為 2nm以及井深為 5eV之位能井結構之模擬
結果，舉例而言，假設當其基態時 ky=0。可以明顯看出即使在外加磁場小於
1Tesla 之條件，此磁場依舊可以使電子機率函數集中於中央的位能井內；另一
方面，可發現在具較大的等效質量之下，呈現出較低的電子穿隧機率與較佳的磁
場侷限特性。 
 此結構包含了磁性電極用以產生平行於電極之磁場，同時在絕緣層中埋入金
屬奈米點，利用此結構來製作超效能之超級電容。 
(4)本實驗室目前的研究成果： 
A. 金屬奈米點導致的高介電常數特性已經被證實，其 TEM 及電性結果如下
圖所示： 
 
 
 
      
 
 
  
如 TEM圖表示，磁性金屬奈米點已經成功埋入絕緣層中，其電性量測結果也顯示
當電容值在低頻時(例如 20Hz)，其對應的介電常數相當高(ε=1011)，這顯示了
本結構可用以製作高介電常數之電容，當我們進一步引入磁性電極，藉此再絕緣
層中產生平行於電極之磁場時，我們預計可以進一步抑制其漏電流。 
 
B. 下圖為實際磁性電極的磁性量測結果，可以發現在水平方向的磁場較強，
當外加磁場為零時，在水平方向仍保有相當大的磁場，進而藉由此磁性電極所建
立的磁場，使得奈米點之間的電子分佈密度重疊較少，進而使漏電流降低。 
國科會補助計畫衍生研發成果推廣資料表
日期 2010年10月29日
國科會補助計畫
研發成果名稱
發明人
(創作人)
技術說明
技術移轉可行性及
預期效益
技術/產品應用範圍
產業別
計畫名稱:
計畫主持人:
計畫編號: 學門領域:
(中文)
(英文)
成果歸屬機構
(中文)
(英文)
新穎非揮發性奈米點記憶體在薄膜電晶體上的製作與研究
張俊彥
96 -2221-E -009 -202 - 固態電子
一種電阻式隨機存取記憶體的製作方法
The fabricating method of resistive random access memory
國立交通大學 張俊彥,張耀峰
在任一基板上，利用濺鍍方式鍍上含過渡態元素之鐵、鈷、鎳等成分之單一電
極/混和電極(如Co, Fe, Ni, or PtFe, CoFe…etc)，接著利用化學氣相沉積方
式沉積二氧化矽，此一製程不但提供了一高阻值之絕緣層於上下電極板之間，
並同時於沉積之環境中，氧化了先前過渡態元素之電極表面而，形成一具有提
供阻值轉態特性轉態層，之經過黃光與蝕刻製程，鍍上TiN上電極作為不同上電
極大小的定義，最後拉出Ti電極作為我們量測時探針擺放的位置，以做為非揮
發性電阻式儲存之記憶元件。
A pure electrode or an alloy electrode composed of transition metals,
such as  Co, Fe, Ni, or PtFe, CoFe…etc, were fabricated by
sputtering method on any substrate. Then, a silicon dioxide (SiO2)
layer was deposited by chemical vapor deposition method. The purpose
of depositing this SiO2 is not only to provide a insulator between
the electrodes but also to oxidize the surface of the transition
metal during the deposition surroundings, causing the formation of a
resistance-switching transition layer. After a TiN upper electrode
was deposited, the lithography and etching process were employed to
define the pattern size of the device. Finally, metal interconnect of
Ti metal was fabricated on the upper electrode for measurement and
detection of the device.
其他專業、科學及技術服務業
凡有關非揮發性記憶體之運用領域。
待評估
註：本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
重要國際合作方面：積極與日本東北大學 Mitsumasa Koyanagi 教授合作與交流
奈米點製作技術，於其中獲得良多寶貴經驗與技術。另一方面亦與工研院、聯
華電子公司有良好的互動與合作，此亦對研究有重要之幫助與進步。 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
