---
title: verilog之状态机设计
date: 2024-08-19 16:36:19
tags:
---

> 介绍状态机设计的方法，以及设计技巧

# 状态跳转

通常情况下的设计：







































改进==》比较节省功耗的设计：

只在状态机转换的时候，才进行寄存器翻转；

其他情况下，综合工具会生成寄存器级别的clock gating（可能作用在寄存器clock pin，也可能作用在寄存器enable pin），从而节省功耗；

```verilog
//cur status machine
wire itf_st_change = (cur_itf_st != nxt_itf_st);
always @(posedge flash_clk or negedge rst_n) begin
    if(!rst_n)
        cur_itf_st <= 6'b000000;
    else if(itf_st_change)
        cur_itf_st <= nxt_itf_st;
end
```

