Fitter report for sjtl
Mon Mar 16 22:33:02 2020
Quartus II Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Device Options
  6. Input Pins
  7. Output Pins
  8. Bidir Pins
  9. All Package Pins
 10. Control Signals
 11. Global & Other Fast Signals
 12. Carry Chains
 13. Cascade Chains
 14. Embedded Cells
 15. Non-Global High Fan-Out Signals
 16. Peripheral Signals
 17. LAB
 18. Local Routing Interconnect
 19. LAB External Interconnect
 20. Row Interconnect
 21. LAB Column Interconnect
 22. LAB Column Interconnect
 23. Fitter Resource Usage Summary
 24. Fitter Resource Utilization by Entity
 25. Delay Chain Summary
 26. Fitter RAM Summary
 27. Pin-Out File
 28. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Mon Mar 16 22:33:02 2020        ;
; Quartus II Version    ; 9.0 Build 184 04/29/2009 SP 1 SJ Web Edition ;
; Revision Name         ; sjtl                                         ;
; Top-level Entity Name ; sjtl                                         ;
; Family                ; FLEX10K                                      ;
; Device                ; EPF10K20TC144-4                              ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 538 / 1,152 ( 47 % )                         ;
; Total pins            ; 47 / 102 ( 46 % )                            ;
; Total memory bits     ; 2,048 / 12,288 ( 17 % )                      ;
+-----------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EPF10K20TC144-4    ;                    ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                                   ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles             ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Fitter Effort                                              ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
; Force Fitter to Avoid Periphery Placement Warnings         ; Off                ; Off                ;
+------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                 ;
+------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; Name       ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; Single-Pin CE ; I/O Standard ;
+------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; bus_sel[0] ; 42    ; --  ; 19   ; 25      ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; t3         ; 125   ; --  ; --   ; 16      ; yes    ; no           ; no                      ; no            ; no            ; TTL          ;
; pc_sel[1]  ; 59    ; --  ; 12   ; 2       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; pc_sel[0]  ; 8     ;  A  ; --   ; 2       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; pc_sel[2]  ; 126   ; --  ; --   ; 8       ; yes    ; no           ; no                      ; no            ; no            ; TTL          ;
; ld_reg[0]  ; 111   ; --  ; 1    ; 8       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; we_rd[0]   ; 101   ;  A  ; --   ; 10      ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; bus_sel[4] ; 119   ; --  ; 7    ; 5       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; bus_sel[2] ; 120   ; --  ; 8    ; 5       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; bus_sel[3] ; 65    ; --  ; 9    ; 5       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; bus_sel[1] ; 63    ; --  ; 10   ; 5       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; t2         ; 55    ; --  ; --   ; 40      ; yes    ; no           ; no                      ; no            ; no            ; TTL          ;
; we_rd[1]   ; 112   ; --  ; 2    ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; k[7]       ; 44    ; --  ; 18   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; alu_sel[5] ; 17    ;  D  ; --   ; 10      ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; alu_sel[1] ; 96    ;  B  ; --   ; 81      ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; alu_sel[3] ; 54    ; --  ; --   ; 86      ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; alu_sel[2] ; 124   ; --  ; --   ; 93      ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; alu_sel[0] ; 56    ; --  ; --   ; 83      ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; alu_sel[4] ; 23    ;  D  ; --   ; 19      ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; k[6]       ; 37    ; --  ; 23   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; k[5]       ; 100   ;  A  ; --   ; 5       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; k[4]       ; 43    ; --  ; 18   ; 5       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; k[3]       ; 7     ;  A  ; --   ; 5       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; k[2]       ; 46    ; --  ; 17   ; 5       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; k[1]       ; 60    ; --  ; 12   ; 5       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; k[0]       ; 47    ; --  ; 16   ; 5       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; ld_reg[1]  ; 27    ;  E  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; ld_reg[3]  ; 28    ;  E  ; --   ; 3       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; ld_reg[2]  ; 26    ;  E  ; --   ; 2       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; ld_reg[4]  ; 69    ; --  ; 6    ; 11      ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
+------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                          ;
+----------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; Name     ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+----------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; arout[7] ; 33    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; arout[6] ; 131   ; --  ; 16   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; arout[5] ; 11    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; arout[4] ; 29    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; arout[3] ; 114   ; --  ; 4    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; arout[2] ; 39    ; --  ; 21   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; arout[1] ; 116   ; --  ; 4    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; arout[0] ; 48    ; --  ; 15   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
+----------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                    ;
+------+-------+-----+------+---------+--------+--------------+-------------------------+--------------------------+---------------+----------------+---------------+---------------+---------------+------------+--------------+
; Name ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; Single-Pin OE ; Single-Pin CE ; Single-Pin OE ; Open Drain ; I/O Standard ;
+------+-------+-----+------+---------+--------+--------------+-------------------------+--------------------------+---------------+----------------+---------------+---------------+---------------+------------+--------------+
; d[7] ; 109   ;  A  ; --   ; 4       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no            ; no            ; no            ; no         ; TTL          ;
; d[3] ; 62    ; --  ; 11   ; 4       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no            ; no            ; no            ; no         ; TTL          ;
; d[1] ; 113   ; --  ; 3    ; 4       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no            ; no            ; no            ; no         ; TTL          ;
; d[4] ; 135   ; --  ; 19   ; 4       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no            ; no            ; no            ; no         ; TTL          ;
; d[0] ; 138   ; --  ; 21   ; 4       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no            ; no            ; no            ; no         ; TTL          ;
; d[2] ; 102   ;  A  ; --   ; 4       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no            ; no            ; no            ; no         ; TTL          ;
; d[5] ; 144   ;  A  ; --   ; 4       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no            ; no            ; no            ; no         ; TTL          ;
; d[6] ; 143   ;  A  ; --   ; 4       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no            ; no            ; no            ; no         ; TTL          ;
+------+-------+-----+------+---------+--------+--------------+-------------------------+--------------------------+---------------+----------------+---------------+---------------+---------------+------------+--------------+


+-----------------------------------+
; All Package Pins                  ;
+-------+------------+--------------+
; Pin # ; Usage      ; I/O Standard ;
+-------+------------+--------------+
; 1     ; #TCK       ;              ;
; 2     ; ^CONF_DONE ;              ;
; 3     ; ^nCEO      ;              ;
; 4     ; #TDO       ;              ;
; 5     ; VCC_IO     ;              ;
; 6     ; VCC_INT    ;              ;
; 7     ; k[3]       ; TTL          ;
; 8     ; pc_sel[0]  ; TTL          ;
; 9     ; GND*       ;              ;
; 10    ; GND*       ;              ;
; 11    ; arout[5]   ; TTL          ;
; 12    ; GND*       ;              ;
; 13    ; GND*       ;              ;
; 14    ; GND*       ;              ;
; 15    ; GND_IO     ;              ;
; 16    ; GND_INT    ;              ;
; 17    ; alu_sel[5] ; TTL          ;
; 18    ; GND*       ;              ;
; 19    ; GND*       ;              ;
; 20    ; GND*       ;              ;
; 21    ; GND*       ;              ;
; 22    ; GND*       ;              ;
; 23    ; alu_sel[4] ; TTL          ;
; 24    ; VCC_IO     ;              ;
; 25    ; VCC_INT    ;              ;
; 26    ; ld_reg[2]  ; TTL          ;
; 27    ; ld_reg[1]  ; TTL          ;
; 28    ; ld_reg[3]  ; TTL          ;
; 29    ; arout[4]   ; TTL          ;
; 30    ; GND*       ;              ;
; 31    ; GND*       ;              ;
; 32    ; GND*       ;              ;
; 33    ; arout[7]   ; TTL          ;
; 34    ; #TMS       ;              ;
; 35    ; ^nSTATUS   ;              ;
; 36    ; GND*       ;              ;
; 37    ; k[6]       ; TTL          ;
; 38    ; GND*       ;              ;
; 39    ; arout[2]   ; TTL          ;
; 40    ; GND_IO     ;              ;
; 41    ; GND*       ;              ;
; 42    ; bus_sel[0] ; TTL          ;
; 43    ; k[4]       ; TTL          ;
; 44    ; k[7]       ; TTL          ;
; 45    ; VCC_IO     ;              ;
; 46    ; k[2]       ; TTL          ;
; 47    ; k[0]       ; TTL          ;
; 48    ; arout[0]   ; TTL          ;
; 49    ; GND*       ;              ;
; 50    ; GND_IO     ;              ;
; 51    ; GND*       ;              ;
; 52    ; VCC_INT    ;              ;
; 53    ; VCC_INT    ;              ;
; 54    ; alu_sel[3] ; TTL          ;
; 55    ; t2         ; TTL          ;
; 56    ; alu_sel[0] ; TTL          ;
; 57    ; GND_INT    ;              ;
; 58    ; GND_INT    ;              ;
; 59    ; pc_sel[1]  ; TTL          ;
; 60    ; k[1]       ; TTL          ;
; 61    ; VCC_IO     ;              ;
; 62    ; d[3]       ; TTL          ;
; 63    ; bus_sel[1] ; TTL          ;
; 64    ; GND*       ;              ;
; 65    ; bus_sel[3] ; TTL          ;
; 66    ; GND_IO     ;              ;
; 67    ; GND*       ;              ;
; 68    ; GND*       ;              ;
; 69    ; ld_reg[4]  ; TTL          ;
; 70    ; GND*       ;              ;
; 71    ; VCC_IO     ;              ;
; 72    ; GND*       ;              ;
; 73    ; GND*       ;              ;
; 74    ; ^nCONFIG   ;              ;
; 75    ; VCC_INT    ;              ;
; 76    ; ^MSEL1     ;              ;
; 77    ; ^MSEL0     ;              ;
; 78    ; GND*       ;              ;
; 79    ; GND*       ;              ;
; 80    ; GND*       ;              ;
; 81    ; GND*       ;              ;
; 82    ; GND*       ;              ;
; 83    ; GND*       ;              ;
; 84    ; GND_INT    ;              ;
; 85    ; GND_IO     ;              ;
; 86    ; GND*       ;              ;
; 87    ; GND*       ;              ;
; 88    ; GND*       ;              ;
; 89    ; GND*       ;              ;
; 90    ; GND*       ;              ;
; 91    ; GND*       ;              ;
; 92    ; GND*       ;              ;
; 93    ; VCC_INT    ;              ;
; 94    ; VCC_IO     ;              ;
; 95    ; GND*       ;              ;
; 96    ; alu_sel[1] ; TTL          ;
; 97    ; GND*       ;              ;
; 98    ; GND*       ;              ;
; 99    ; GND*       ;              ;
; 100   ; k[5]       ; TTL          ;
; 101   ; we_rd[0]   ; TTL          ;
; 102   ; d[2]       ; TTL          ;
; 103   ; GND_INT    ;              ;
; 104   ; GND_IO     ;              ;
; 105   ; #TDI       ;              ;
; 106   ; ^nCE       ;              ;
; 107   ; ^DCLK      ;              ;
; 108   ; ^DATA0     ;              ;
; 109   ; d[7]       ; TTL          ;
; 110   ; GND*       ;              ;
; 111   ; ld_reg[0]  ; TTL          ;
; 112   ; we_rd[1]   ; TTL          ;
; 113   ; d[1]       ; TTL          ;
; 114   ; arout[3]   ; TTL          ;
; 115   ; VCC_IO     ;              ;
; 116   ; arout[1]   ; TTL          ;
; 117   ; GND*       ;              ;
; 118   ; GND*       ;              ;
; 119   ; bus_sel[4] ; TTL          ;
; 120   ; bus_sel[2] ; TTL          ;
; 121   ; GND*       ;              ;
; 122   ; GND*       ;              ;
; 123   ; VCC_INT    ;              ;
; 124   ; alu_sel[2] ; TTL          ;
; 125   ; t3         ; TTL          ;
; 126   ; pc_sel[2]  ; TTL          ;
; 127   ; GND_INT    ;              ;
; 128   ; GND*       ;              ;
; 129   ; GND_IO     ;              ;
; 130   ; GND*       ;              ;
; 131   ; arout[6]   ; TTL          ;
; 132   ; GND*       ;              ;
; 133   ; GND*       ;              ;
; 134   ; VCC_IO     ;              ;
; 135   ; d[4]       ; TTL          ;
; 136   ; GND*       ;              ;
; 137   ; GND*       ;              ;
; 138   ; d[0]       ; TTL          ;
; 139   ; GND_IO     ;              ;
; 140   ; GND*       ;              ;
; 141   ; GND*       ;              ;
; 142   ; GND*       ;              ;
; 143   ; d[6]       ; TTL          ;
; 144   ; d[5]       ; TTL          ;
+-------+------------+--------------+


+---------------------------------------------------------------------------------------+
; Control Signals                                                                       ;
+------------------------------------+---------+---------+---------------+--------------+
; Name                               ; Pin #   ; Fan-Out ; Usage         ; Global Usage ;
+------------------------------------+---------+---------+---------------+--------------+
; exp_alu:inst1|d[7]~37              ; LC1_A21 ; 8       ; Output enable ; Non-global   ;
; t3                                 ; 125     ; 16      ; Clock         ; Pin          ;
; Block1:inst|cunchuqi:inst|second~0 ; LC3_A10 ; 8       ; Sync. load    ; Non-global   ;
; pc_sel[2]                          ; 126     ; 8       ; Async. clear  ; Pin          ;
; ld_reg[0]                          ; 111     ; 8       ; Clock enable  ; Non-global   ;
; Block1:inst|lpm_ram_io:inst13|_~1  ; LC2_A7  ; 8       ; Write enable  ; Non-global   ;
; t2                                 ; 55      ; 40      ; Clock         ; Pin          ;
; exp_alu:inst1|bus_Reg[0]~75        ; LC8_A22 ; 1       ; Sync. load    ; Non-global   ;
; exp_alu:inst1|r5[7]~43             ; LC8_E17 ; 8       ; Clock enable  ; Non-global   ;
; exp_alu:inst1|r4[7]~35             ; LC8_E5  ; 8       ; Clock enable  ; Non-global   ;
; exp_alu:inst1|dr2[0]~27            ; LC5_E17 ; 8       ; Clock enable  ; Non-global   ;
; ld_reg[4]                          ; 69      ; 11      ; Clock enable  ; Non-global   ;
+------------------------------------+---------+---------+---------------+--------------+


+---------------------------------------+
; Global & Other Fast Signals           ;
+------------+-------+---------+--------+
; Name       ; Pin # ; Fan-Out ; Global ;
+------------+-------+---------+--------+
; t3         ; 125   ; 16      ; yes    ;
; pc_sel[2]  ; 126   ; 8       ; yes    ;
; t2         ; 55    ; 40      ; yes    ;
; alu_sel[3] ; 54    ; 86      ; no     ;
; alu_sel[2] ; 124   ; 93      ; no     ;
; alu_sel[0] ; 56    ; 83      ; no     ;
+------------+-------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0                  ; 0                      ;
; 1                  ; 0                      ;
; 2                  ; 0                      ;
; 3                  ; 0                      ;
; 4                  ; 0                      ;
; 5                  ; 0                      ;
; 6                  ; 0                      ;
; 7                  ; 0                      ;
; 8                  ; 23                     ;
+--------------------+------------------------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 12    ;
+--------+-------+


+------------------------------------------------------------------------+
; Embedded Cells                                                         ;
+--------+------------------------------------------------+------+-------+
; Cell # ; Name                                           ; Mode ; Turbo ;
+--------+------------------------------------------------+------+-------+
; EC5_A  ; Block1:inst|lpm_ram_io:inst13|altram:sram|q[7] ; RAM  ; Off   ;
; EC6_A  ; Block1:inst|lpm_ram_io:inst13|altram:sram|q[6] ; RAM  ; Off   ;
; EC7_A  ; Block1:inst|lpm_ram_io:inst13|altram:sram|q[5] ; RAM  ; Off   ;
; EC4_A  ; Block1:inst|lpm_ram_io:inst13|altram:sram|q[4] ; RAM  ; Off   ;
; EC3_A  ; Block1:inst|lpm_ram_io:inst13|altram:sram|q[3] ; RAM  ; Off   ;
; EC2_A  ; Block1:inst|lpm_ram_io:inst13|altram:sram|q[2] ; RAM  ; Off   ;
; EC8_A  ; Block1:inst|lpm_ram_io:inst13|altram:sram|q[1] ; RAM  ; Off   ;
; EC1_A  ; Block1:inst|lpm_ram_io:inst13|altram:sram|q[0] ; RAM  ; Off   ;
+--------+------------------------------------------------+------+-------+


+---------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                   ;
+-----------------------------------------------------------------------------------------+---------+
; Name                                                                                    ; Fan-Out ;
+-----------------------------------------------------------------------------------------+---------+
; alu_sel[2]                                                                              ; 93      ;
; alu_sel[3]                                                                              ; 86      ;
; alu_sel[0]                                                                              ; 83      ;
; alu_sel[1]                                                                              ; 81      ;
; exp_alu:inst1|bus_Reg~81                                                                ; 36      ;
; exp_alu:inst1|dr1[5]~21                                                                 ; 25      ;
; exp_alu:inst1|dr1[4]~22                                                                 ; 25      ;
; exp_alu:inst1|dr1[3]~23                                                                 ; 25      ;
; exp_alu:inst1|dr1[6]~20                                                                 ; 25      ;
; exp_alu:inst1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT  ; 25      ;
; bus_sel[0]                                                                              ; 25      ;
; exp_alu:inst1|dr1[1]~25                                                                 ; 24      ;
; exp_alu:inst1|dr1[2]~24                                                                 ; 24      ;
; exp_alu:inst1|dr1[7]~19                                                                 ; 21      ;
; exp_alu:inst1|dr2[1]~36                                                                 ; 20      ;
; exp_alu:inst1|dr2[0]~37                                                                 ; 20      ;
; exp_alu:inst1|dr2[3]~34                                                                 ; 20      ;
; exp_alu:inst1|dr2[5]~32                                                                 ; 20      ;
; exp_alu:inst1|dr2[4]~33                                                                 ; 20      ;
; exp_alu:inst1|dr2[7]~30                                                                 ; 20      ;
; exp_alu:inst1|dr2[6]~31                                                                 ; 20      ;
; exp_alu:inst1|dr2[2]~35                                                                 ; 20      ;
; alu_sel[4]                                                                              ; 19      ;
; ld_reg[4]                                                                               ; 11      ;
; exp_alu:inst1|bus_Reg~82                                                                ; 11      ;
; alu_sel[5]                                                                              ; 10      ;
; we_rd[0]                                                                                ; 10      ;
; exp_alu:inst1|bus_Reg~80                                                                ; 10      ;
; Block1:inst|cunchuqi:inst|ar[1]~22                                                      ; 9       ;
; Block1:inst|cunchuqi:inst|ar[2]~21                                                      ; 9       ;
; Block1:inst|cunchuqi:inst|ar[7]~16                                                      ; 9       ;
; Block1:inst|cunchuqi:inst|ar[4]~19                                                      ; 9       ;
; Block1:inst|cunchuqi:inst|ar[3]~20                                                      ; 9       ;
; Block1:inst|cunchuqi:inst|ar[5]~18                                                      ; 9       ;
; Block1:inst|cunchuqi:inst|ar[6]~17                                                      ; 9       ;
; exp_alu:inst1|d~89                                                                      ; 9       ;
; Block1:inst|cunchuqi:inst|ar[0]~23                                                      ; 9       ;
; exp_alu:inst1|r5[7]~54                                                                  ; 8       ;
; exp_alu:inst1|r4[7]~46                                                                  ; 8       ;
; exp_alu:inst1|dr2[0]~38                                                                 ; 8       ;
; exp_alu:inst1|d[7]~91                                                                   ; 8       ;
; exp_alu:inst1|bus_Reg~87                                                                ; 8       ;
; Block1:inst|lpm_ram_io:inst13|_~3                                                       ; 8       ;
; Block1:inst|cunchuqi:inst|second~3                                                      ; 8       ;
; ld_reg[0]                                                                               ; 8       ;
; Block1:inst|cunchuqi:inst|second~2                                                      ; 8       ;
; exp_alu:inst1|bus_Reg[6]~94                                                             ; 5       ;
; exp_alu:inst1|lpm_add_sub:Add13|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; 5       ;
; exp_alu:inst1|bus_Reg[4]~100                                                            ; 5       ;
; exp_alu:inst1|bus_Reg[3]~103                                                            ; 5       ;
+-----------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                                       ;
+-----------------------+---------+---------------+-----------------+---------------------------+----------+
; Peripheral Signal     ; Source  ; Usage         ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+-----------------------+---------+---------------+-----------------+---------------------------+----------+
; exp_alu:inst1|d[7]~37 ; LC1_A21 ; Output enable ; no              ; yes                       ; +ve      ;
+-----------------------+---------+---------------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 60             ;
; 1                        ; 8              ;
; 2                        ; 6              ;
; 3                        ; 3              ;
; 4                        ; 0              ;
; 5                        ; 6              ;
; 6                        ; 2              ;
; 7                        ; 5              ;
; 8                        ; 54             ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 100            ;
; 1                           ; 2              ;
; 2                           ; 3              ;
; 3                           ; 6              ;
; 4                           ; 6              ;
; 5                           ; 8              ;
; 6                           ; 6              ;
; 7                           ; 12             ;
; 8                           ; 1              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0                          ; 61             ;
; 1                          ; 0              ;
; 2                          ; 1              ;
; 3                          ; 1              ;
; 4                          ; 6              ;
; 5                          ; 1              ;
; 6                          ; 6              ;
; 7                          ; 3              ;
; 8                          ; 12             ;
; 9                          ; 5              ;
; 10                         ; 3              ;
; 11                         ; 4              ;
; 12                         ; 4              ;
; 13                         ; 3              ;
; 14                         ; 7              ;
; 15                         ; 4              ;
; 16                         ; 18             ;
; 17                         ; 5              ;
+----------------------------+----------------+


+------------------------------------------------------------------------------------------+
; Row Interconnect                                                                         ;
+-------+---------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used   ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+---------------------+-----------------------------+------------------------------+
;  A    ;  65 / 96 ( 68 % )   ;  18 / 48 ( 38 % )           ;  29 / 48 ( 60 % )            ;
;  B    ;  62 / 96 ( 65 % )   ;  30 / 48 ( 63 % )           ;  30 / 48 ( 63 % )            ;
;  C    ;  0 / 96 ( 0 % )     ;  0 / 48 ( 0 % )             ;  1 / 48 ( 2 % )              ;
;  D    ;  84 / 96 ( 88 % )   ;  32 / 48 ( 67 % )           ;  48 / 48 ( 100 % )           ;
;  E    ;  22 / 96 ( 23 % )   ;  4 / 48 ( 8 % )             ;  14 / 48 ( 29 % )            ;
;  F    ;  16 / 96 ( 17 % )   ;  6 / 48 ( 13 % )            ;  11 / 48 ( 23 % )            ;
; Total ;  249 / 576 ( 43 % ) ;  90 / 288 ( 31 % )          ;  133 / 288 ( 46 % )          ;
+-------+---------------------+-----------------------------+------------------------------+


+-----------------------------+
; LAB Column Interconnect     ;
+-------+---------------------+
; Col.  ; Interconnect Used   ;
+-------+---------------------+
; 1     ;  4 / 24 ( 17 % )    ;
; 2     ;  5 / 24 ( 21 % )    ;
; 3     ;  4 / 24 ( 17 % )    ;
; 4     ;  8 / 24 ( 33 % )    ;
; 5     ;  4 / 24 ( 17 % )    ;
; 6     ;  8 / 24 ( 33 % )    ;
; 7     ;  12 / 24 ( 50 % )   ;
; 8     ;  10 / 24 ( 42 % )   ;
; 9     ;  10 / 24 ( 42 % )   ;
; 10    ;  6 / 24 ( 25 % )    ;
; 11    ;  6 / 24 ( 25 % )    ;
; 12    ;  13 / 24 ( 54 % )   ;
; 13    ;  6 / 24 ( 25 % )    ;
; 14    ;  4 / 24 ( 17 % )    ;
; 15    ;  9 / 24 ( 38 % )    ;
; 16    ;  7 / 24 ( 29 % )    ;
; 17    ;  10 / 24 ( 42 % )   ;
; 18    ;  8 / 24 ( 33 % )    ;
; 19    ;  10 / 24 ( 42 % )   ;
; 20    ;  4 / 24 ( 17 % )    ;
; 21    ;  12 / 24 ( 50 % )   ;
; 22    ;  7 / 24 ( 29 % )    ;
; 23    ;  7 / 24 ( 29 % )    ;
; 24    ;  5 / 24 ( 21 % )    ;
; Total ;  179 / 576 ( 31 % ) ;
+-------+---------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 24 ( 0 % )   ;
; Total ;  0 / 24 ( 0 % )   ;
+-------+-------------------+


+-------------------------------------------------------------+
; Fitter Resource Usage Summary                               ;
+-----------------------------------+-------------------------+
; Resource                          ; Usage                   ;
+-----------------------------------+-------------------------+
; Total logic elements              ; 538 / 1,152 ( 47 % )    ;
; Registers                         ; 48 / 1,152 ( 4 % )      ;
; Logic elements in carry chains    ; 184                     ;
; User inserted logic elements      ; 0                       ;
; I/O pins                          ; 47 / 102 ( 46 % )       ;
;     -- Clock pins                 ; 3 / 2 ( 150 % )         ;
;     -- Dedicated input pins       ; 7 / 4 ( 175 % )         ;
; Global signals                    ; 3                       ;
; EABs                              ; 1 / 6 ( 17 % )          ;
; Total memory bits                 ; 2,048 / 12,288 ( 17 % ) ;
; Total RAM block bits              ; 2,048 / 12,288 ( 17 % ) ;
; Maximum fan-out node              ; alu_sel[2]              ;
; Maximum fan-out                   ; 93                      ;
; Highest non-global fan-out signal ; alu_sel[2]              ;
; Highest non-global fan-out        ; 93                      ;
; Total fan-out                     ; 1942                    ;
; Average fan-out                   ; 3.27                    ;
+-----------------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                    ;
+----------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                 ; Library Name ;
+----------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------+--------------+
; |sjtl                                        ; 538 (1)     ; 48           ; 2048        ; 47   ; 490 (1)      ; 0 (0)             ; 48 (0)           ; 184 (0)         ; 0 (0)      ; |sjtl                                                                               ; work         ;
;    |Block1:inst|                             ; 27 (0)      ; 16           ; 2048        ; 0    ; 11 (0)       ; 0 (0)             ; 16 (0)           ; 8 (0)           ; 0 (0)      ; |sjtl|Block1:inst                                                                   ; work         ;
;       |cunchuqi:inst|                        ; 26 (18)     ; 16           ; 0           ; 0    ; 10 (10)      ; 0 (0)             ; 16 (8)           ; 8 (0)           ; 0 (0)      ; |sjtl|Block1:inst|cunchuqi:inst                                                     ; work         ;
;          |lpm_counter:pc_rtl_0|              ; 8 (0)       ; 8            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; 0 (0)      ; |sjtl|Block1:inst|cunchuqi:inst|lpm_counter:pc_rtl_0                                ; work         ;
;             |alt_counter_f10ke:wysi_counter| ; 8 (8)       ; 8            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |sjtl|Block1:inst|cunchuqi:inst|lpm_counter:pc_rtl_0|alt_counter_f10ke:wysi_counter ; work         ;
;       |lpm_ram_io:inst13|                    ; 1 (1)       ; 0            ; 2048        ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |sjtl|Block1:inst|lpm_ram_io:inst13                                                 ; work         ;
;          |altram:sram|                       ; 0 (0)       ; 0            ; 2048        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |sjtl|Block1:inst|lpm_ram_io:inst13|altram:sram                                     ; work         ;
;    |exp_alu:inst1|                           ; 510 (335)   ; 32           ; 0           ; 0    ; 478 (303)    ; 0 (0)             ; 32 (32)          ; 176 (1)         ; 0 (0)      ; |sjtl|exp_alu:inst1                                                                 ; work         ;
;       |lpm_add_sub:Add0|                     ; 7 (0)       ; 0            ; 0           ; 0    ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add0                                                ; work         ;
;          |addcore:adder|                     ; 7 (1)       ; 0            ; 0           ; 0    ; 7 (1)        ; 0 (0)             ; 0 (0)            ; 7 (1)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add0|addcore:adder                                  ; work         ;
;             |a_csnbuffer:result_node|        ; 6 (6)       ; 0            ; 0           ; 0    ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node          ; work         ;
;       |lpm_add_sub:Add10|                    ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add10                                               ; work         ;
;          |addcore:adder|                     ; 8 (1)       ; 0            ; 0           ; 0    ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 8 (1)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add10|addcore:adder                                 ; work         ;
;             |a_csnbuffer:result_node|        ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add10|addcore:adder|a_csnbuffer:result_node         ; work         ;
;       |lpm_add_sub:Add11|                    ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add11                                               ; work         ;
;          |addcore:adder|                     ; 8 (1)       ; 0            ; 0           ; 0    ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 8 (1)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add11|addcore:adder                                 ; work         ;
;             |a_csnbuffer:result_node|        ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add11|addcore:adder|a_csnbuffer:result_node         ; work         ;
;       |lpm_add_sub:Add12|                    ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add12                                               ; work         ;
;          |addcore:adder|                     ; 8 (1)       ; 0            ; 0           ; 0    ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 8 (1)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add12|addcore:adder                                 ; work         ;
;             |a_csnbuffer:result_node|        ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add12|addcore:adder|a_csnbuffer:result_node         ; work         ;
;       |lpm_add_sub:Add13|                    ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add13                                               ; work         ;
;          |addcore:adder|                     ; 8 (1)       ; 0            ; 0           ; 0    ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 8 (1)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add13|addcore:adder                                 ; work         ;
;             |a_csnbuffer:result_node|        ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add13|addcore:adder|a_csnbuffer:result_node         ; work         ;
;       |lpm_add_sub:Add14|                    ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add14                                               ; work         ;
;          |addcore:adder|                     ; 8 (1)       ; 0            ; 0           ; 0    ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 8 (1)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add14|addcore:adder                                 ; work         ;
;             |a_csnbuffer:result_node|        ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add14|addcore:adder|a_csnbuffer:result_node         ; work         ;
;       |lpm_add_sub:Add15|                    ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add15                                               ; work         ;
;          |addcore:adder|                     ; 8 (1)       ; 0            ; 0           ; 0    ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 8 (1)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add15|addcore:adder                                 ; work         ;
;             |a_csnbuffer:result_node|        ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add15|addcore:adder|a_csnbuffer:result_node         ; work         ;
;       |lpm_add_sub:Add16|                    ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add16                                               ; work         ;
;          |addcore:adder|                     ; 8 (1)       ; 0            ; 0           ; 0    ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 8 (1)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add16|addcore:adder                                 ; work         ;
;             |a_csnbuffer:result_node|        ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add16|addcore:adder|a_csnbuffer:result_node         ; work         ;
;       |lpm_add_sub:Add17|                    ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add17                                               ; work         ;
;          |addcore:adder|                     ; 8 (1)       ; 0            ; 0           ; 0    ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 8 (1)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add17|addcore:adder                                 ; work         ;
;             |a_csnbuffer:result_node|        ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add17|addcore:adder|a_csnbuffer:result_node         ; work         ;
;       |lpm_add_sub:Add18|                    ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add18                                               ; work         ;
;          |addcore:adder|                     ; 8 (1)       ; 0            ; 0           ; 0    ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 8 (1)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add18|addcore:adder                                 ; work         ;
;             |a_csnbuffer:result_node|        ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add18|addcore:adder|a_csnbuffer:result_node         ; work         ;
;       |lpm_add_sub:Add19|                    ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add19                                               ; work         ;
;          |addcore:adder|                     ; 8 (1)       ; 0            ; 0           ; 0    ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 8 (1)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add19|addcore:adder                                 ; work         ;
;             |a_csnbuffer:result_node|        ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add19|addcore:adder|a_csnbuffer:result_node         ; work         ;
;       |lpm_add_sub:Add1|                     ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add1                                                ; work         ;
;          |addcore:adder|                     ; 8 (1)       ; 0            ; 0           ; 0    ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 8 (1)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add1|addcore:adder                                  ; work         ;
;             |a_csnbuffer:result_node|        ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node          ; work         ;
;       |lpm_add_sub:Add20|                    ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add20                                               ; work         ;
;          |addcore:adder|                     ; 8 (1)       ; 0            ; 0           ; 0    ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 8 (1)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add20|addcore:adder                                 ; work         ;
;             |a_csnbuffer:result_node|        ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add20|addcore:adder|a_csnbuffer:result_node         ; work         ;
;       |lpm_add_sub:Add21|                    ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add21                                               ; work         ;
;          |addcore:adder|                     ; 8 (1)       ; 0            ; 0           ; 0    ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 8 (1)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add21|addcore:adder                                 ; work         ;
;             |a_csnbuffer:result_node|        ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add21|addcore:adder|a_csnbuffer:result_node         ; work         ;
;       |lpm_add_sub:Add2|                     ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add2                                                ; work         ;
;          |addcore:adder|                     ; 8 (1)       ; 0            ; 0           ; 0    ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 8 (1)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add2|addcore:adder                                  ; work         ;
;             |a_csnbuffer:result_node|        ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node          ; work         ;
;       |lpm_add_sub:Add3|                     ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add3                                                ; work         ;
;          |addcore:adder|                     ; 8 (1)       ; 0            ; 0           ; 0    ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 8 (1)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add3|addcore:adder                                  ; work         ;
;             |a_csnbuffer:result_node|        ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node          ; work         ;
;       |lpm_add_sub:Add4|                     ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add4                                                ; work         ;
;          |addcore:adder|                     ; 8 (1)       ; 0            ; 0           ; 0    ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 8 (1)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add4|addcore:adder                                  ; work         ;
;             |a_csnbuffer:result_node|        ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node          ; work         ;
;       |lpm_add_sub:Add5|                     ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add5                                                ; work         ;
;          |addcore:adder|                     ; 8 (1)       ; 0            ; 0           ; 0    ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 8 (1)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add5|addcore:adder                                  ; work         ;
;             |a_csnbuffer:result_node|        ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node          ; work         ;
;       |lpm_add_sub:Add6|                     ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add6                                                ; work         ;
;          |addcore:adder|                     ; 8 (1)       ; 0            ; 0           ; 0    ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 8 (1)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add6|addcore:adder                                  ; work         ;
;             |a_csnbuffer:result_node|        ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node          ; work         ;
;       |lpm_add_sub:Add7|                     ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add7                                                ; work         ;
;          |addcore:adder|                     ; 8 (1)       ; 0            ; 0           ; 0    ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 8 (1)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add7|addcore:adder                                  ; work         ;
;             |a_csnbuffer:result_node|        ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add7|addcore:adder|a_csnbuffer:result_node          ; work         ;
;       |lpm_add_sub:Add8|                     ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add8                                                ; work         ;
;          |addcore:adder|                     ; 8 (1)       ; 0            ; 0           ; 0    ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 8 (1)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add8|addcore:adder                                  ; work         ;
;             |a_csnbuffer:result_node|        ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add8|addcore:adder|a_csnbuffer:result_node          ; work         ;
;       |lpm_add_sub:Add9|                     ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add9                                                ; work         ;
;          |addcore:adder|                     ; 8 (1)       ; 0            ; 0           ; 0    ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 8 (1)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add9|addcore:adder                                  ; work         ;
;             |a_csnbuffer:result_node|        ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |sjtl|exp_alu:inst1|lpm_add_sub:Add9|addcore:adder|a_csnbuffer:result_node          ; work         ;
+----------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------+
; Delay Chain Summary                 ;
+------------+----------+-------------+
; Name       ; Pin Type ; Pad to Core ;
+------------+----------+-------------+
; bus_sel[0] ; Input    ; OFF         ;
; t3         ; Input    ; OFF         ;
; pc_sel[1]  ; Input    ; OFF         ;
; pc_sel[0]  ; Input    ; OFF         ;
; pc_sel[2]  ; Input    ; OFF         ;
; ld_reg[0]  ; Input    ; OFF         ;
; we_rd[0]   ; Input    ; OFF         ;
; bus_sel[4] ; Input    ; OFF         ;
; bus_sel[2] ; Input    ; OFF         ;
; bus_sel[3] ; Input    ; OFF         ;
; bus_sel[1] ; Input    ; OFF         ;
; t2         ; Input    ; OFF         ;
; we_rd[1]   ; Input    ; OFF         ;
; k[7]       ; Input    ; OFF         ;
; alu_sel[5] ; Input    ; OFF         ;
; alu_sel[1] ; Input    ; OFF         ;
; alu_sel[3] ; Input    ; OFF         ;
; alu_sel[2] ; Input    ; OFF         ;
; alu_sel[0] ; Input    ; OFF         ;
; alu_sel[4] ; Input    ; OFF         ;
; k[6]       ; Input    ; OFF         ;
; k[5]       ; Input    ; OFF         ;
; k[4]       ; Input    ; OFF         ;
; k[3]       ; Input    ; OFF         ;
; k[2]       ; Input    ; OFF         ;
; k[1]       ; Input    ; OFF         ;
; k[0]       ; Input    ; OFF         ;
; ld_reg[1]  ; Input    ; OFF         ;
; ld_reg[3]  ; Input    ; OFF         ;
; ld_reg[2]  ; Input    ; OFF         ;
; ld_reg[4]  ; Input    ; OFF         ;
; arout[7]   ; Output   ; OFF         ;
; arout[6]   ; Output   ; OFF         ;
; arout[5]   ; Output   ; OFF         ;
; arout[4]   ; Output   ; OFF         ;
; arout[3]   ; Output   ; OFF         ;
; arout[2]   ; Output   ; OFF         ;
; arout[1]   ; Output   ; OFF         ;
; arout[0]   ; Output   ; OFF         ;
; d[7]       ; Bidir    ; OFF         ;
; d[6]       ; Bidir    ; OFF         ;
; d[5]       ; Bidir    ; OFF         ;
; d[4]       ; Bidir    ; OFF         ;
; d[3]       ; Bidir    ; OFF         ;
; d[2]       ; Bidir    ; OFF         ;
; d[1]       ; Bidir    ; OFF         ;
; d[0]       ; Bidir    ; OFF         ;
+------------+----------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                        ;
+---------------------------------------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+--------------+----------+
; Name                                              ; Mode        ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; EABs ; MIF          ; Location ;
+---------------------------------------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+--------------+----------+
; Block1:inst|lpm_ram_io:inst13|altram:sram|content ; Single Port ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 1    ; ./ram_in.mif ; ESB_A    ;
+---------------------------------------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+--------------+----------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/quartus///2/4./sjtl.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Mar 16 22:33:00 2020
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off sjtl -c sjtl
Info: Selected device EPF10K20TC144-4 for design "sjtl"
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Mon Mar 16 2020 at 22:33:00
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 251 megabytes
    Info: Processing ended: Mon Mar 16 22:33:02 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


