Partition Merge report for PCIe_Fundamental
Tue Sep  3 17:39:07 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Partition Merge Summary                                                       ;
+---------------------------------+---------------------------------------------+
; Partition Merge Status          ; Successful - Tue Sep  3 17:39:07 2019       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; PCIe_Fundamental                            ;
; Top-level Entity Name           ; PCIe_Fundamental                            ;
; Family                          ; Cyclone V                                   ;
; Logic utilization (in ALMs)     ; N/A                                         ;
; Total registers                 ; 14641                                       ;
; Total pins                      ; 65                                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 203,264                                     ;
; Total DSP Blocks                ; 0                                           ;
; Total HSSI RX PCSs              ; 4                                           ;
; Total HSSI PMA RX Deserializers ; 4                                           ;
; Total HSSI TX PCSs              ; 4                                           ;
; Total HSSI PMA TX Serializers   ; 4                                           ;
; Total PLLs                      ; 5                                           ;
; Total DLLs                      ; 0                                           ;
+---------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                ;
+------------------------------------------+--------------+-----------+--------------------------------+-------------------+------------------------------------------+---------+
; Name                                     ; Type         ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                        ; Details ;
+------------------------------------------+--------------+-----------+--------------------------------+-------------------+------------------------------------------+---------+
; CLOCK_50_B3B~inputCLKENA0                ; post-fitting ; connected ; Top                            ; post-synthesis    ; CLOCK_50_B3B                             ; N/A     ;
; any_rstn_r                               ; post-fitting ; connected ; Top                            ; post-synthesis    ; any_rstn_r                               ; N/A     ;
; any_rstn_r                               ; post-fitting ; connected ; Top                            ; post-synthesis    ; any_rstn_r                               ; N/A     ;
; any_rstn_rr                              ; post-fitting ; connected ; Top                            ; post-synthesis    ; any_rstn_rr                              ; N/A     ;
; any_rstn_rr                              ; post-fitting ; connected ; Top                            ; post-synthesis    ; any_rstn_rr                              ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND      ; N/A     ;
; auto_signaltap_0|vcc                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC      ; N/A     ;
; auto_signaltap_0|vcc                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC      ; N/A     ;
; auto_signaltap_0|vcc                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC      ; N/A     ;
; auto_signaltap_0|vcc                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC      ; N/A     ;
; auto_signaltap_0|vcc                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC      ; N/A     ;
; auto_signaltap_0|vcc                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC      ; N/A     ;
; auto_signaltap_0|vcc                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC      ; N/A     ;
; auto_signaltap_0|vcc                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC      ; N/A     ;
; auto_signaltap_0|vcc                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC      ; N/A     ;
; auto_signaltap_0|vcc                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC      ; N/A     ;
; auto_signaltap_0|vcc                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC      ; N/A     ;
; auto_signaltap_0|vcc                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC      ; N/A     ;
; auto_signaltap_0|vcc                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC      ; N/A     ;
; auto_signaltap_0|vcc                     ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC      ; N/A     ;
; encoder_rst                              ; post-fitting ; connected ; Top                            ; post-synthesis    ; encoder_rst                              ; N/A     ;
; encoder_rst                              ; post-fitting ; connected ; Top                            ; post-synthesis    ; encoder_rst                              ; N/A     ;
; mr_control_go                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; mr_control_go                            ; N/A     ;
; mr_control_go                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; mr_control_go                            ; N/A     ;
; mr_read_buffer                           ; post-fitting ; connected ; Top                            ; post-synthesis    ; mr_read_buffer                           ; N/A     ;
; mr_read_buffer                           ; post-fitting ; connected ; Top                            ; post-synthesis    ; mr_read_buffer                           ; N/A     ;
; mw_control_go                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; mw_control_go                            ; N/A     ;
; mw_control_go                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; mw_control_go                            ; N/A     ;
; mw_write_buffer                          ; post-fitting ; connected ; Top                            ; post-synthesis    ; mw_write_buffer                          ; N/A     ;
; mw_write_buffer                          ; post-fitting ; connected ; Top                            ; post-synthesis    ; mw_write_buffer                          ; N/A     ;
; net_encoder:net_encoder0|en_output       ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|en_output       ; N/A     ;
; net_encoder:net_encoder0|en_output       ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|en_output       ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[0]  ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[0]  ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[0]  ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[0]  ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[10] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[10] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[10] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[10] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[11] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[11] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[11] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[11] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[12] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[12] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[12] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[12] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[13] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[13] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[13] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[13] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[14] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[14] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[14] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[14] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[15] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[15] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[15] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[15] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[16] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[16] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[16] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[16] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[17] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[17] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[17] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[17] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[18] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[18] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[18] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[18] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[19] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[19] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[19] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[19] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[1]  ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[1]  ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[1]  ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[1]  ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[20] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[20] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[20] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[20] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[21] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[21] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[21] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[21] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[22] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[22] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[22] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[22] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[23] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[23] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[23] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[23] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[24] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[24] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[24] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[24] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[25] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[25] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[25] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[25] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[26] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[26] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[26] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[26] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[27] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[27] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[27] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[27] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[28] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[28] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[28] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[28] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[29] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[29] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[29] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[29] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[2]  ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[2]  ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[2]  ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[2]  ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[30] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[30] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[30] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[30] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[31] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[31] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[31] ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[31] ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[3]  ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[3]  ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[3]  ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[3]  ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[4]  ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[4]  ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[4]  ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[4]  ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[5]  ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[5]  ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[5]  ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[5]  ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[6]  ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[6]  ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[6]  ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[6]  ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[7]  ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[7]  ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[7]  ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[7]  ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[8]  ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[8]  ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[8]  ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[8]  ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[9]  ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[9]  ; N/A     ;
; net_encoder:net_encoder0|pkt32bseg_o[9]  ; post-fitting ; connected ; Top                            ; post-synthesis    ; net_encoder:net_encoder0|pkt32bseg_o[9]  ; N/A     ;
+------------------------------------------+--------------+-----------+--------------------------------+-------------------+------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                      ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top    ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
; Estimate of Logic utilization (ALMs needed) ; 9139   ; 60               ; 407                            ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Combinational ALUT usage for logic          ; 10968  ; 92               ; 278                            ; 0                              ;
;     -- 7 input functions                    ; 38     ; 0                ; 0                              ; 0                              ;
;     -- 6 input functions                    ; 3435   ; 11               ; 69                             ; 0                              ;
;     -- 5 input functions                    ; 1279   ; 25               ; 68                             ; 0                              ;
;     -- 4 input functions                    ; 1733   ; 17               ; 21                             ; 0                              ;
;     -- <=3 input functions                  ; 4483   ; 39               ; 120                            ; 0                              ;
; Memory ALUT usage                           ; 0      ; 0                ; 0                              ; 0                              ;
;     -- 64-address deep                      ; 0      ; 0                ; 0                              ; 0                              ;
;     -- 32-address deep                      ; 0      ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Dedicated logic registers                   ; 13739  ; 91               ; 811                            ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
;                                             ;        ;                  ;                                ;                                ;
; I/O pins                                    ; 54     ; 0                ; 0                              ; 11                             ;
; I/O registers                               ; 0      ; 0                ; 0                              ; 0                              ;
; Total block memory bits                     ; 162304 ; 0                ; 40960                          ; 0                              ;
; Total block memory implementation bits      ; 0      ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 0      ; 0                ; 0                              ; 1                              ;
; HSSI AVMM Interface                         ; 0      ; 0                ; 0                              ; 4                              ;
; Channel PLL                                 ; 0      ; 0                ; 0                              ; 5                              ;
; Hard IP                                     ; 0      ; 0                ; 0                              ; 1                              ;
; Standard RX PCS                             ; 0      ; 0                ; 0                              ; 4                              ;
; Standard TX PCS                             ; 0      ; 0                ; 0                              ; 4                              ;
; HSSI Common PCS PMA Interface               ; 0      ; 0                ; 0                              ; 4                              ;
; HSSI Common PLD PCS Interface               ; 0      ; 0                ; 0                              ; 4                              ;
; HSSI Pipe Gen1-2                            ; 0      ; 0                ; 0                              ; 4                              ;
; HSSI PMA Aux. block                         ; 0      ; 0                ; 0                              ; 8                              ;
; HSSI PMA CDR REFCLK Select Mux              ; 0      ; 0                ; 0                              ; 5                              ;
; HSSI PMA RX Buffer                          ; 0      ; 0                ; 0                              ; 4                              ;
; HSSI PMA RX Deserializer                    ; 0      ; 0                ; 0                              ; 4                              ;
; HSSI PMA TX Buffer                          ; 0      ; 0                ; 0                              ; 4                              ;
; Clock Divider                               ; 0      ; 0                ; 0                              ; 4                              ;
; HSSI PMA TX Serializer                      ; 0      ; 0                ; 0                              ; 4                              ;
; HSSI RX PCS PMA Interface                   ; 0      ; 0                ; 0                              ; 4                              ;
; HSSI RX PLD PCS Interface                   ; 0      ; 0                ; 0                              ; 4                              ;
; HSSI TX PCS PMA Interface                   ; 0      ; 0                ; 0                              ; 4                              ;
; HSSI TX PLD PCS Interface                   ; 0      ; 0                ; 0                              ; 4                              ;
;                                             ;        ;                  ;                                ;                                ;
; Connections                                 ;        ;                  ;                                ;                                ;
;     -- Input Connections                    ; 16388  ; 134              ; 1273                           ; 651                            ;
;     -- Registered Input Connections         ; 15575  ; 110              ; 916                            ; 0                              ;
;     -- Output Connections                   ; 748    ; 275              ; 34                             ; 17389                          ;
;     -- Registered Output Connections        ; 163    ; 275              ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Internal Connections                        ;        ;                  ;                                ;                                ;
;     -- Total Connections                    ; 124909 ; 922              ; 4789                           ; 24606                          ;
;     -- Registered Connections               ; 81202  ; 742              ; 3358                           ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; External Connections                        ;        ;                  ;                                ;                                ;
;     -- Top                                  ; 36     ; 0                ; 80                             ; 17020                          ;
;     -- sld_hub:auto_hub                     ; 0      ; 20               ; 266                            ; 123                            ;
;     -- sld_signaltap:auto_signaltap_0       ; 80     ; 266              ; 64                             ; 897                            ;
;     -- hard_block:auto_generated_inst       ; 17020  ; 123              ; 897                            ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Partition Interface                         ;        ;                  ;                                ;                                ;
;     -- Input Ports                          ; 18     ; 45               ; 189                            ; 661                            ;
;     -- Output Ports                         ; 33     ; 62               ; 95                             ; 279                            ;
;     -- Bidir Ports                          ; 18     ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Registered Ports                            ;        ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0      ; 13               ; 85                             ; 0                              ;
;     -- Registered Output Ports              ; 0      ; 29               ; 81                             ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Port Connectivity                           ;        ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0      ; 0                ; 18                             ; 370                            ;
;     -- Output Ports driven by GND           ; 0      ; 28               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0      ; 0                ; 14                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0      ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0      ; 25               ; 44                             ; 0                              ;
;     -- Output Ports with no Source          ; 0      ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0      ; 30               ; 58                             ; 418                            ;
;     -- Output Ports with no Fanout          ; 0      ; 29               ; 83                             ; 0                              ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+-----------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                              ;
+-----------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                              ; Partition ; Type          ; Location ; Status                                     ;
+-----------------------------------+-----------+---------------+----------+--------------------------------------------+
; CLOCK_50_B3B                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50_B3B               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50_B3B~input         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; CLOCK_50_B4A                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50_B4A               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50_B4A~input         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; CLOCK_50_B5B                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50_B5B               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50_B5B~input         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; CLOCK_50_B6A                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50_B6A               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50_B6A~input         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; CLOCK_50_B7A                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50_B7A               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50_B7A~input         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; CLOCK_50_B8A                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50_B8A               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50_B8A~input         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[0]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[0]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[0]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[10]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[10]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[10]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[11]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[11]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[11]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[12]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[12]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[12]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[1]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[1]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[1]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[2]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[2]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[2]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[3]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[3]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[3]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[4]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[4]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[4]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[5]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[5]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[5]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[6]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[6]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[6]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[7]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[7]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[7]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[8]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[8]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[8]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[9]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[9]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[9]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_BA[0]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[0]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[0]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_BA[1]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[1]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[1]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_CAS_n                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CAS_n                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CAS_n~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_CKE                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CKE                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CKE~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_CLK                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CLK                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CLK~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_CS_n                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CS_n                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CS_n~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[0]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[0]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[0]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[10]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[10]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[10]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[11]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[11]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[11]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[12]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[12]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[12]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[13]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[13]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[13]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[14]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[14]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[14]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[15]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[15]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[15]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[1]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[1]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[1]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[2]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[2]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[2]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[3]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[3]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[3]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[4]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[4]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[4]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[5]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[5]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[5]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[6]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[6]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[6]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[7]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[7]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[7]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[8]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[8]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[8]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[9]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[9]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[9]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_LDQM                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_LDQM                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_LDQM~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_RAS_n                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_RAS_n                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_RAS_n~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_UDQM                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_UDQM                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_UDQM~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_WE_n                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_WE_n                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_WE_n~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FAN_CTRL                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FAN_CTRL                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FAN_CTRL~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; PCIE_PERST_n                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- PCIE_PERST_n               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- PCIE_PERST_n~input         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; PCIE_REFCLK_p                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- PCIE_REFCLK_p              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- PCIE_REFCLK_p~input        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; PCIE_RX_p[0]                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- PCIE_RX_p[0]               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- PCIE_RX_p[0]~input         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; PCIE_RX_p[1]                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- PCIE_RX_p[1]               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- PCIE_RX_p[1]~input         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; PCIE_RX_p[2]                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- PCIE_RX_p[2]               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- PCIE_RX_p[2]~input         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; PCIE_RX_p[3]                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- PCIE_RX_p[3]               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- PCIE_RX_p[3]~input         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; PCIE_SMBCLK                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- PCIE_SMBCLK                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PCIE_SMBCLK~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; PCIE_SMBDAT                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- PCIE_SMBDAT                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PCIE_SMBDAT~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; PCIE_TX_p[0]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- PCIE_TX_p[0]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- PCIE_TX_p[0]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; PCIE_TX_p[1]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- PCIE_TX_p[1]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- PCIE_TX_p[1]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; PCIE_TX_p[2]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- PCIE_TX_p[2]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- PCIE_TX_p[2]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; PCIE_TX_p[3]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- PCIE_TX_p[3]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- PCIE_TX_p[3]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; PCIE_WAKE_n                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- PCIE_WAKE_n                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- PCIE_WAKE_n~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SMA_CLKIN                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SMA_CLKIN                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SMA_CLKIN~input            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SMA_CLKOUT                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SMA_CLKOUT                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SMA_CLKOUT~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; UART_CTS                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- UART_CTS                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- UART_CTS~input             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; UART_RTS                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- UART_RTS                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- UART_RTS~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; UART_RX                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- UART_RX                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- UART_RX~input              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; UART_TX                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- UART_TX                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- UART_TX~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; altera_reserved_tck               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; altera_reserved_tdi               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; altera_reserved_tdo               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; altera_reserved_tms               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
+-----------------------------------+-----------+---------------+----------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                                                                                                                                                          ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                                                                                                             ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimate of Logic utilization (ALMs needed) ; 9616                                                                                                                                                                                                              ;
;                                             ;                                                                                                                                                                                                                   ;
; Combinational ALUT usage for logic          ; 11338                                                                                                                                                                                                             ;
;     -- 7 input functions                    ; 38                                                                                                                                                                                                                ;
;     -- 6 input functions                    ; 3515                                                                                                                                                                                                              ;
;     -- 5 input functions                    ; 1372                                                                                                                                                                                                              ;
;     -- 4 input functions                    ; 1771                                                                                                                                                                                                              ;
;     -- <=3 input functions                  ; 4642                                                                                                                                                                                                              ;
;                                             ;                                                                                                                                                                                                                   ;
; Dedicated logic registers                   ; 14641                                                                                                                                                                                                             ;
;                                             ;                                                                                                                                                                                                                   ;
; I/O pins                                    ; 65                                                                                                                                                                                                                ;
; Total MLAB memory bits                      ; 0                                                                                                                                                                                                                 ;
; Total block memory bits                     ; 203264                                                                                                                                                                                                            ;
;                                             ;                                                                                                                                                                                                                   ;
; Total DSP Blocks                            ; 0                                                                                                                                                                                                                 ;
;                                             ;                                                                                                                                                                                                                   ;
; Total PLLs                                  ; 5                                                                                                                                                                                                                 ;
;     -- Channel PLLs                         ; 5                                                                                                                                                                                                                 ;
;                                             ;                                                                                                                                                                                                                   ;
; HSSI RX PCSs                                ; 4                                                                                                                                                                                                                 ;
; HSSI PMA RX Deserializers                   ; 4                                                                                                                                                                                                                 ;
; HSSI TX PCSs                                ; 4                                                                                                                                                                                                                 ;
; HSSI PMA TX Serializers                     ; 4                                                                                                                                                                                                                 ;
; Maximum fan-out node                        ; q_sys:u0|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|avmmreaddata[0] ;
; Maximum fan-out                             ; 10191                                                                                                                                                                                                             ;
; Total fan-out                               ; 127934                                                                                                                                                                                                            ;
; Average fan-out                             ; 4.64                                                                                                                                                                                                              ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+-------+-----------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                           ; Type       ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+-------+-----------------------------------------------------------------------------------------+
; net_encoder:net_encoder0|fifo32x128:fifo32x128_datain|scfifo:scfifo_component|scfifo_h491:auto_generated|a_dpfifo_oa91:dpfifo|altsyncram_0us1:FIFOram|ALTSYNCRAM                                                                                                               ; AUTO       ; Simple Dual Port ; 128          ; 32           ; 128          ; 32           ; 4096  ; None                                                                                    ;
; q_sys:u0|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|av_xrbasic_l2p_rom:l2pch|altsyncram:rom_l2p_ch_rtl_0|altsyncram_er22:auto_generated|ALTSYNCRAM              ; M10K block ; True Dual Port   ; 128          ; 32           ; 128          ; 32           ; 4096  ; db/PCIe_Fundamental.ram0_av_xrbasic_l2p_rom_7986c2f6.hdl.mif                            ;
; q_sys:u0|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_a2p_mb|altsyncram:altsyncram_component|altsyncram_nui1:auto_generated|ALTSYNCRAM                            ; AUTO       ; Single Port      ; 8            ; 32           ; --           ; --           ; 256   ; None                                                                                    ;
; q_sys:u0|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_p2a_mb|altsyncram:altsyncram_component|altsyncram_nui1:auto_generated|ALTSYNCRAM                            ; AUTO       ; Single Port      ; 8            ; 32           ; --           ; --           ; 256   ; None                                                                                    ;
; q_sys:u0|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_vl91:auto_generated|a_dpfifo_6s91:dpfifo|altsyncram_7hn1:FIFOram|ALTSYNCRAM                ; AUTO       ; Simple Dual Port ; 16           ; 82           ; 16           ; 82           ; 1312  ; None                                                                                    ;
; q_sys:u0|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altsyncram:cpl_ram|altsyncram_rvr1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO       ; Simple Dual Port ; 512          ; 66           ; 512          ; 66           ; 33792 ; None                                                                                    ;
; q_sys:u0|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_5m91:auto_generated|a_dpfifo_cs91:dpfifo|altsyncram_bhn1:FIFOram|ALTSYNCRAM                                                        ; AUTO       ; Simple Dual Port ; 16           ; 57           ; 16           ; 57           ; 912   ; None                                                                                    ;
; q_sys:u0|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|ALTSYNCRAM ; AUTO       ; True Dual Port   ; 2            ; 64           ; 2            ; 64           ; 128   ; None                                                                                    ;
; q_sys:u0|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_6m91:auto_generated|a_dpfifo_ds91:dpfifo|altsyncram_chn1:FIFOram|ALTSYNCRAM                    ; AUTO       ; Simple Dual Port ; 16           ; 66           ; 16           ; 66           ; 1056  ; None                                                                                    ;
; q_sys:u0|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_i391:auto_generated|a_dpfifo_p991:dpfifo|altsyncram_lgn1:FIFOram|ALTSYNCRAM                    ; AUTO       ; Simple Dual Port ; 16           ; 10           ; 16           ; 10           ; 160   ; None                                                                                    ;
; q_sys:u0|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altsyncram:tx_cpl_buff|altsyncram_8vn1:auto_generated|ALTSYNCRAM                                                                                               ; AUTO       ; Simple Dual Port ; 128          ; 64           ; 128          ; 64           ; 8192  ; None                                                                                    ;
; q_sys:u0|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_35a1:auto_generated|a_dpfifo_aba1:dpfifo|altsyncram_1in1:FIFOram|ALTSYNCRAM                                                       ; AUTO       ; Simple Dual Port ; 64           ; 99           ; 64           ; 99           ; 6336  ; None                                                                                    ;
; q_sys:u0|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_u4a1:auto_generated|a_dpfifo_5ba1:dpfifo|altsyncram_nhn1:FIFOram|ALTSYNCRAM                                                           ; AUTO       ; Simple Dual Port ; 16           ; 99           ; 16           ; 99           ; 1584  ; None                                                                                    ;
; q_sys:u0|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_p391:auto_generated|a_dpfifo_0a91:dpfifo|altsyncram_hhn1:FIFOram|ALTSYNCRAM                                                           ; AUTO       ; Simple Dual Port ; 64           ; 64           ; 64           ; 64           ; 4096  ; None                                                                                    ;
; q_sys:u0|custom_master:master_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_ag61:auto_generated|a_dpfifo_hm61:dpfifo|altsyncram_t3i1:FIFOram|ALTSYNCRAM                                                                     ; AUTO       ; Simple Dual Port ; 256          ; 32           ; 256          ; 32           ; 8192  ; None                                                                                    ;
; q_sys:u0|custom_master:master_write|latency_aware_write_master:a_latency_aware_write_master|scfifo:the_user_to_master_fifo|scfifo_lc61:auto_generated|a_dpfifo_si61:dpfifo|altsyncram_t3i1:FIFOram|ALTSYNCRAM                                                                  ; AUTO       ; Simple Dual Port ; 256          ; 32           ; 256          ; 32           ; 8192  ; None                                                                                    ;
; q_sys:u0|q_sys_ctl_0:ctl_0|dispatcher:modular_sgdma_dispatcher_0|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_36j1:auto_generated|ALTSYNCRAM                                                         ; AUTO       ; Simple Dual Port ; 64           ; 128          ; 64           ; 128          ; 8192  ; None                                                                                    ;
; q_sys:u0|q_sys_ctl_0:ctl_0|dispatcher:modular_sgdma_dispatcher_0|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_write_command_FIFO|altsyncram:the_dp_ram|altsyncram_36j1:auto_generated|ALTSYNCRAM                                                        ; AUTO       ; Simple Dual Port ; 64           ; 128          ; 64           ; 128          ; 8192  ; None                                                                                    ;
; q_sys:u0|q_sys_ctl_0:ctl_0|read_master:dma_read_master_0|scfifo:the_master_to_st_fifo|scfifo_gt61:auto_generated|a_dpfifo_n371:dpfifo|altsyncram_jnn1:FIFOram|ALTSYNCRAM                                                                                                       ; AUTO       ; Simple Dual Port ; 256          ; 150          ; 256          ; 150          ; 38400 ; None                                                                                    ;
; q_sys:u0|q_sys_ctl_0:ctl_0|write_master:dma_write_master_0|scfifo:the_st_to_master_fifo|scfifo_ht61:auto_generated|a_dpfifo_o371:dpfifo|altsyncram_lnn1:FIFOram|ALTSYNCRAM                                                                                                     ; AUTO       ; Simple Dual Port ; 256          ; 142          ; 256          ; 142          ; 36352 ; None                                                                                    ;
; q_sys:u0|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_cv_hip_avmm_0_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ALTSYNCRAM                                                                                                ; AUTO       ; Simple Dual Port ; 16           ; 64           ; 16           ; 64           ; 1024  ; None                                                                                    ;
; q_sys:u0|q_sys_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_0os1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO       ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192  ; /home/daniel/Working/OvS-DPDK-Coding-Switch/fpga/ip/pcie/net_encoder_pci/packets_in.hex ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qg84:auto_generated|ALTSYNCRAM                                                                          ; AUTO       ; Simple Dual Port ; 1024         ; 40           ; 1024         ; 40           ; 40960 ; None                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+-------+-----------------------------------------------------------------------------------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Tue Sep  3 17:39:00 2019
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off PCIe_Fundamental -c PCIe_Fundamental --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 113 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 110 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (21074): Design contains 8 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "CLOCK_50_B4A" File: /home/daniel/Dropbox/Academics/MEng/Working/OvS-DPDK-Coding-Switch/fpga/ip/pcie/net_encoder_pci/PCIe_Fundamental.v Line: 43
    Warning (15610): No output dependent on input pin "CLOCK_50_B5B" File: /home/daniel/Dropbox/Academics/MEng/Working/OvS-DPDK-Coding-Switch/fpga/ip/pcie/net_encoder_pci/PCIe_Fundamental.v Line: 44
    Warning (15610): No output dependent on input pin "CLOCK_50_B6A" File: /home/daniel/Dropbox/Academics/MEng/Working/OvS-DPDK-Coding-Switch/fpga/ip/pcie/net_encoder_pci/PCIe_Fundamental.v Line: 45
    Warning (15610): No output dependent on input pin "CLOCK_50_B7A" File: /home/daniel/Dropbox/Academics/MEng/Working/OvS-DPDK-Coding-Switch/fpga/ip/pcie/net_encoder_pci/PCIe_Fundamental.v Line: 46
    Warning (15610): No output dependent on input pin "CLOCK_50_B8A" File: /home/daniel/Dropbox/Academics/MEng/Working/OvS-DPDK-Coding-Switch/fpga/ip/pcie/net_encoder_pci/PCIe_Fundamental.v Line: 47
    Warning (15610): No output dependent on input pin "UART_RX" File: /home/daniel/Dropbox/Academics/MEng/Working/OvS-DPDK-Coding-Switch/fpga/ip/pcie/net_encoder_pci/PCIe_Fundamental.v Line: 67
    Warning (15610): No output dependent on input pin "UART_CTS" File: /home/daniel/Dropbox/Academics/MEng/Working/OvS-DPDK-Coding-Switch/fpga/ip/pcie/net_encoder_pci/PCIe_Fundamental.v Line: 68
    Warning (15610): No output dependent on input pin "SMA_CLKIN" File: /home/daniel/Dropbox/Academics/MEng/Working/OvS-DPDK-Coding-Switch/fpga/ip/pcie/net_encoder_pci/PCIe_Fundamental.v Line: 81
Info (21057): Implemented 23993 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 18 input pins
    Info (21059): Implemented 33 output pins
    Info (21060): Implemented 18 bidirectional pins
    Info (21061): Implemented 22510 logic cells
    Info (21064): Implemented 1334 RAM segments
Info: Quartus Prime Partition Merge was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 1316 megabytes
    Info: Processing ended: Tue Sep  3 17:39:09 2019
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:08


