#ifndef _VTSS_JAGUAR2_REGS_PCIE_H_
#define _VTSS_JAGUAR2_REGS_PCIE_H_

/*
 *
 * VCore-III Register Definitions
 *
 * Copyright (C) 2012 Vitesse Semiconductor Inc.
 *
 * This program is free software; you can redistribute it and/or modify
 * it under the terms of the GNU General Public License as published by
 * the Free Software Foundation; either version 2 of the License, or
 * (at your option) any later version.
 *
 * This program is distributed in the hope that it will be useful,
 * but WITHOUT ANY WARRANTY; without even the implied warranty of
 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
 * GNU General Public License for more details.
 *
 * You should have received a copy of the GNU General Public License
 * along with this program; if not, write to the Free Software
 * Foundation, Inc., 59 Temple Place - Suite 330, Boston, MA 02111-1307, USA.
 */

#include "vtss_jaguar2_regs_common.h"

#define VTSS_PCIE_PCIE_USP_PF0_TYPE0_HDR_DEVICE_ID_VENDOR_ID  VTSS_IOREG(VTSS_TO_PCIE_EP,0x0)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_DEVICE_ID_VENDOR_ID_PCI_TYPE0_DEVICE_ID(x)  VTSS_ENCODE_BITFIELD(x,16,16)
#define  VTSS_M_PCIE_PCIE_USP_PF0_TYPE0_HDR_DEVICE_ID_VENDOR_ID_PCI_TYPE0_DEVICE_ID     VTSS_ENCODE_BITMASK(16,16)
#define  VTSS_X_PCIE_PCIE_USP_PF0_TYPE0_HDR_DEVICE_ID_VENDOR_ID_PCI_TYPE0_DEVICE_ID(x)  VTSS_EXTRACT_BITFIELD(x,16,16)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_DEVICE_ID_VENDOR_ID_PCI_TYPE0_VENDOR_ID(x)  VTSS_ENCODE_BITFIELD(x,0,16)
#define  VTSS_M_PCIE_PCIE_USP_PF0_TYPE0_HDR_DEVICE_ID_VENDOR_ID_PCI_TYPE0_VENDOR_ID     VTSS_ENCODE_BITMASK(0,16)
#define  VTSS_X_PCIE_PCIE_USP_PF0_TYPE0_HDR_DEVICE_ID_VENDOR_ID_PCI_TYPE0_VENDOR_ID(x)  VTSS_EXTRACT_BITFIELD(x,0,16)

#define VTSS_PCIE_PCIE_USP_PF0_TYPE0_HDR_STATUS_COMMAND  VTSS_IOREG(VTSS_TO_PCIE_EP,0x1)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_STATUS_COMMAND_DETECTED_PARITY_ERR  VTSS_BIT(31)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_STATUS_COMMAND_SIGNALED_SYS_ERR  VTSS_BIT(30)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_STATUS_COMMAND_RCVD_MASTER_ABORT  VTSS_BIT(29)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_STATUS_COMMAND_RCVD_TARGET_ABORT  VTSS_BIT(28)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_STATUS_COMMAND_SIGNALED_TARGET_ABORT  VTSS_BIT(27)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_STATUS_COMMAND_DEV_SEL_TIMING(x)  VTSS_ENCODE_BITFIELD(x,25,2)
#define  VTSS_M_PCIE_PCIE_USP_PF0_TYPE0_HDR_STATUS_COMMAND_DEV_SEL_TIMING     VTSS_ENCODE_BITMASK(25,2)
#define  VTSS_X_PCIE_PCIE_USP_PF0_TYPE0_HDR_STATUS_COMMAND_DEV_SEL_TIMING(x)  VTSS_EXTRACT_BITFIELD(x,25,2)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_STATUS_COMMAND_MASTER_DPE  VTSS_BIT(24)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_STATUS_COMMAND_FAST_B2B_CAP  VTSS_BIT(23)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_STATUS_COMMAND_FAST_66MHZ_CAP  VTSS_BIT(21)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_STATUS_COMMAND_CAP_LIST  VTSS_BIT(20)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_STATUS_COMMAND_INT_STATUS  VTSS_BIT(19)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE_RESERV(x)  VTSS_ENCODE_BITFIELD(x,11,6)
#define  VTSS_M_PCIE_PCIE_USP_PF0_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE_RESERV     VTSS_ENCODE_BITMASK(11,6)
#define  VTSS_X_PCIE_PCIE_USP_PF0_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE_RESERV(x)  VTSS_EXTRACT_BITFIELD(x,11,6)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE0_INT_EN  VTSS_BIT(10)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE0_SERREN  VTSS_BIT(8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE_IDSEL_STEPPING  VTSS_BIT(7)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE0_PARITY_ERR_EN  VTSS_BIT(6)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE_VGA_PALETTE_SNOOP  VTSS_BIT(5)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE_MWI_ENABLE  VTSS_BIT(4)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE0_SPECIAL_CYCLE_OPERATION  VTSS_BIT(3)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE0_BUS_MASTER_EN  VTSS_BIT(2)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE0_MEM_SPACE_EN  VTSS_BIT(1)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE0_IO_EN  VTSS_BIT(0)

#define VTSS_PCIE_PCIE_USP_PF0_TYPE0_HDR_CLASS_CODE_REVISION_ID  VTSS_IOREG(VTSS_TO_PCIE_EP,0x2)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_CLASS_CODE_REVISION_ID_BASE_CLASS_CODE(x)  VTSS_ENCODE_BITFIELD(x,24,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_TYPE0_HDR_CLASS_CODE_REVISION_ID_BASE_CLASS_CODE     VTSS_ENCODE_BITMASK(24,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_TYPE0_HDR_CLASS_CODE_REVISION_ID_BASE_CLASS_CODE(x)  VTSS_EXTRACT_BITFIELD(x,24,8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_CLASS_CODE_REVISION_ID_SUBCLASS_CODE(x)  VTSS_ENCODE_BITFIELD(x,16,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_TYPE0_HDR_CLASS_CODE_REVISION_ID_SUBCLASS_CODE     VTSS_ENCODE_BITMASK(16,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_TYPE0_HDR_CLASS_CODE_REVISION_ID_SUBCLASS_CODE(x)  VTSS_EXTRACT_BITFIELD(x,16,8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_CLASS_CODE_REVISION_ID_PROGRAM_INTERFACE(x)  VTSS_ENCODE_BITFIELD(x,8,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_TYPE0_HDR_CLASS_CODE_REVISION_ID_PROGRAM_INTERFACE     VTSS_ENCODE_BITMASK(8,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_TYPE0_HDR_CLASS_CODE_REVISION_ID_PROGRAM_INTERFACE(x)  VTSS_EXTRACT_BITFIELD(x,8,8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_CLASS_CODE_REVISION_ID_REVISION_ID(x)  VTSS_ENCODE_BITFIELD(x,0,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_TYPE0_HDR_CLASS_CODE_REVISION_ID_REVISION_ID     VTSS_ENCODE_BITMASK(0,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_TYPE0_HDR_CLASS_CODE_REVISION_ID_REVISION_ID(x)  VTSS_EXTRACT_BITFIELD(x,0,8)

#define VTSS_PCIE_PCIE_USP_PF0_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE  VTSS_IOREG(VTSS_TO_PCIE_EP,0x3)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_BIST(x)  VTSS_ENCODE_BITFIELD(x,24,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_BIST     VTSS_ENCODE_BITMASK(24,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_BIST(x)  VTSS_EXTRACT_BITFIELD(x,24,8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_MULTI_FUNC  VTSS_BIT(23)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_HEADER_TYPE(x)  VTSS_ENCODE_BITFIELD(x,16,7)
#define  VTSS_M_PCIE_PCIE_USP_PF0_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_HEADER_TYPE     VTSS_ENCODE_BITMASK(16,7)
#define  VTSS_X_PCIE_PCIE_USP_PF0_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_HEADER_TYPE(x)  VTSS_EXTRACT_BITFIELD(x,16,7)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_LATENCY_MASTER_TIMER(x)  VTSS_ENCODE_BITFIELD(x,8,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_LATENCY_MASTER_TIMER     VTSS_ENCODE_BITMASK(8,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_LATENCY_MASTER_TIMER(x)  VTSS_EXTRACT_BITFIELD(x,8,8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_CACHE_LINE_SIZE(x)  VTSS_ENCODE_BITFIELD(x,0,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_CACHE_LINE_SIZE     VTSS_ENCODE_BITMASK(0,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_CACHE_LINE_SIZE(x)  VTSS_EXTRACT_BITFIELD(x,0,8)

#define VTSS_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR0  VTSS_IOREG(VTSS_TO_PCIE_EP,0x4)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR0_BAR0_START(x)  VTSS_ENCODE_BITFIELD(x,4,28)
#define  VTSS_M_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR0_BAR0_START     VTSS_ENCODE_BITMASK(4,28)
#define  VTSS_X_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR0_BAR0_START(x)  VTSS_EXTRACT_BITFIELD(x,4,28)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR0_BAR0_PREFETCH  VTSS_BIT(3)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR0_BAR0_TYPE(x)  VTSS_ENCODE_BITFIELD(x,1,2)
#define  VTSS_M_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR0_BAR0_TYPE     VTSS_ENCODE_BITMASK(1,2)
#define  VTSS_X_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR0_BAR0_TYPE(x)  VTSS_EXTRACT_BITFIELD(x,1,2)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR0_BAR0_MEM_IO  VTSS_BIT(0)

#define VTSS_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR1  VTSS_IOREG(VTSS_TO_PCIE_EP,0x5)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR1_BAR1_START(x)  VTSS_ENCODE_BITFIELD(x,4,28)
#define  VTSS_M_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR1_BAR1_START     VTSS_ENCODE_BITMASK(4,28)
#define  VTSS_X_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR1_BAR1_START(x)  VTSS_EXTRACT_BITFIELD(x,4,28)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR1_BAR1_PREFETCH  VTSS_BIT(3)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR1_BAR1_TYPE(x)  VTSS_ENCODE_BITFIELD(x,1,2)
#define  VTSS_M_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR1_BAR1_TYPE     VTSS_ENCODE_BITMASK(1,2)
#define  VTSS_X_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR1_BAR1_TYPE(x)  VTSS_EXTRACT_BITFIELD(x,1,2)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR1_BAR1_MEM_IO  VTSS_BIT(0)

#define VTSS_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR2  VTSS_IOREG(VTSS_TO_PCIE_EP,0x6)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR2_BAR2_START(x)  VTSS_ENCODE_BITFIELD(x,4,28)
#define  VTSS_M_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR2_BAR2_START     VTSS_ENCODE_BITMASK(4,28)
#define  VTSS_X_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR2_BAR2_START(x)  VTSS_EXTRACT_BITFIELD(x,4,28)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR2_BAR2_PREFETCH  VTSS_BIT(3)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR2_BAR2_TYPE(x)  VTSS_ENCODE_BITFIELD(x,1,2)
#define  VTSS_M_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR2_BAR2_TYPE     VTSS_ENCODE_BITMASK(1,2)
#define  VTSS_X_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR2_BAR2_TYPE(x)  VTSS_EXTRACT_BITFIELD(x,1,2)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR2_BAR2_MEM_IO  VTSS_BIT(0)

#define VTSS_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR3  VTSS_IOREG(VTSS_TO_PCIE_EP,0x7)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR3_BAR3_START(x)  VTSS_ENCODE_BITFIELD(x,4,28)
#define  VTSS_M_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR3_BAR3_START     VTSS_ENCODE_BITMASK(4,28)
#define  VTSS_X_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR3_BAR3_START(x)  VTSS_EXTRACT_BITFIELD(x,4,28)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR3_BAR3_PREFETCH  VTSS_BIT(3)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR3_BAR3_TYPE(x)  VTSS_ENCODE_BITFIELD(x,1,2)
#define  VTSS_M_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR3_BAR3_TYPE     VTSS_ENCODE_BITMASK(1,2)
#define  VTSS_X_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR3_BAR3_TYPE(x)  VTSS_EXTRACT_BITFIELD(x,1,2)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR3_BAR3_MEM_IO  VTSS_BIT(0)

#define VTSS_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR4  VTSS_IOREG(VTSS_TO_PCIE_EP,0x8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR4_BAR4_START(x)  VTSS_ENCODE_BITFIELD(x,4,28)
#define  VTSS_M_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR4_BAR4_START     VTSS_ENCODE_BITMASK(4,28)
#define  VTSS_X_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR4_BAR4_START(x)  VTSS_EXTRACT_BITFIELD(x,4,28)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR4_BAR4_PREFETCH  VTSS_BIT(3)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR4_BAR4_TYPE(x)  VTSS_ENCODE_BITFIELD(x,1,2)
#define  VTSS_M_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR4_BAR4_TYPE     VTSS_ENCODE_BITMASK(1,2)
#define  VTSS_X_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR4_BAR4_TYPE(x)  VTSS_EXTRACT_BITFIELD(x,1,2)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR4_BAR4_MEM_IO  VTSS_BIT(0)

#define VTSS_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR5  VTSS_IOREG(VTSS_TO_PCIE_EP,0x9)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR5_BAR5_START(x)  VTSS_ENCODE_BITFIELD(x,4,28)
#define  VTSS_M_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR5_BAR5_START     VTSS_ENCODE_BITMASK(4,28)
#define  VTSS_X_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR5_BAR5_START(x)  VTSS_EXTRACT_BITFIELD(x,4,28)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR5_BAR5_PREFETCH  VTSS_BIT(3)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR5_BAR5_TYPE(x)  VTSS_ENCODE_BITFIELD(x,1,2)
#define  VTSS_M_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR5_BAR5_TYPE     VTSS_ENCODE_BITMASK(1,2)
#define  VTSS_X_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR5_BAR5_TYPE(x)  VTSS_EXTRACT_BITFIELD(x,1,2)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_BAR5_BAR5_MEM_IO  VTSS_BIT(0)

#define VTSS_PCIE_PCIE_USP_PF0_TYPE0_HDR_CARDBUS_CIS_PTR  VTSS_IOREG(VTSS_TO_PCIE_EP,0xa)

#define VTSS_PCIE_PCIE_USP_PF0_TYPE0_HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID  VTSS_IOREG(VTSS_TO_PCIE_EP,0xb)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_SUBSYS_DEV_ID(x)  VTSS_ENCODE_BITFIELD(x,16,16)
#define  VTSS_M_PCIE_PCIE_USP_PF0_TYPE0_HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_SUBSYS_DEV_ID     VTSS_ENCODE_BITMASK(16,16)
#define  VTSS_X_PCIE_PCIE_USP_PF0_TYPE0_HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_SUBSYS_DEV_ID(x)  VTSS_EXTRACT_BITFIELD(x,16,16)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_SUBSYS_VENDOR_ID(x)  VTSS_ENCODE_BITFIELD(x,0,16)
#define  VTSS_M_PCIE_PCIE_USP_PF0_TYPE0_HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_SUBSYS_VENDOR_ID     VTSS_ENCODE_BITMASK(0,16)
#define  VTSS_X_PCIE_PCIE_USP_PF0_TYPE0_HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_SUBSYS_VENDOR_ID(x)  VTSS_EXTRACT_BITFIELD(x,0,16)

#define VTSS_PCIE_PCIE_USP_PF0_TYPE0_HDR_EXP_ROM_BASE_ADDR  VTSS_IOREG(VTSS_TO_PCIE_EP,0xc)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_EXP_ROM_BASE_ADDR_EXP_ROM_BASE_ADDRESS(x)  VTSS_ENCODE_BITFIELD(x,11,21)
#define  VTSS_M_PCIE_PCIE_USP_PF0_TYPE0_HDR_EXP_ROM_BASE_ADDR_EXP_ROM_BASE_ADDRESS     VTSS_ENCODE_BITMASK(11,21)
#define  VTSS_X_PCIE_PCIE_USP_PF0_TYPE0_HDR_EXP_ROM_BASE_ADDR_EXP_ROM_BASE_ADDRESS(x)  VTSS_EXTRACT_BITFIELD(x,11,21)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_EXP_ROM_BASE_ADDR_ROM_BAR_ENABLE  VTSS_BIT(0)

#define VTSS_PCIE_PCIE_USP_PF0_TYPE0_HDR_PCI_CAP_PTR  VTSS_IOREG(VTSS_TO_PCIE_EP,0xd)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_PCI_CAP_PTR_CAP_POINTER(x)  VTSS_ENCODE_BITFIELD(x,0,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_TYPE0_HDR_PCI_CAP_PTR_CAP_POINTER     VTSS_ENCODE_BITMASK(0,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_TYPE0_HDR_PCI_CAP_PTR_CAP_POINTER(x)  VTSS_EXTRACT_BITFIELD(x,0,8)

#define VTSS_PCIE_PCIE_USP_PF0_TYPE0_HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE  VTSS_IOREG(VTSS_TO_PCIE_EP,0xf)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_INT_PIN(x)  VTSS_ENCODE_BITFIELD(x,8,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_TYPE0_HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_INT_PIN     VTSS_ENCODE_BITMASK(8,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_TYPE0_HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_INT_PIN(x)  VTSS_EXTRACT_BITFIELD(x,8,8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_TYPE0_HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_INT_LINE(x)  VTSS_ENCODE_BITFIELD(x,0,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_TYPE0_HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_INT_LINE     VTSS_ENCODE_BITMASK(0,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_TYPE0_HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_INT_LINE(x)  VTSS_EXTRACT_BITFIELD(x,0,8)

#define VTSS_PCIE_PCIE_USP_PF0_PM_CAP_CAP_ID_NXT_PTR  VTSS_IOREG(VTSS_TO_PCIE_EP,0x10)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PM_CAP_CAP_ID_NXT_PTR_PME_SUPPORT(x)  VTSS_ENCODE_BITFIELD(x,27,5)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PM_CAP_CAP_ID_NXT_PTR_PME_SUPPORT     VTSS_ENCODE_BITMASK(27,5)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PM_CAP_CAP_ID_NXT_PTR_PME_SUPPORT(x)  VTSS_EXTRACT_BITFIELD(x,27,5)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PM_CAP_CAP_ID_NXT_PTR_D2_SUPPORT  VTSS_BIT(26)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PM_CAP_CAP_ID_NXT_PTR_D1_SUPPORT  VTSS_BIT(25)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PM_CAP_CAP_ID_NXT_PTR_AUX_CURR(x)  VTSS_ENCODE_BITFIELD(x,22,3)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PM_CAP_CAP_ID_NXT_PTR_AUX_CURR     VTSS_ENCODE_BITMASK(22,3)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PM_CAP_CAP_ID_NXT_PTR_AUX_CURR(x)  VTSS_EXTRACT_BITFIELD(x,22,3)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PM_CAP_CAP_ID_NXT_PTR_DSI  VTSS_BIT(21)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PM_CAP_CAP_ID_NXT_PTR_PME_CLK  VTSS_BIT(19)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PM_CAP_CAP_ID_NXT_PTR_PM_SPEC_VER(x)  VTSS_ENCODE_BITFIELD(x,16,3)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PM_CAP_CAP_ID_NXT_PTR_PM_SPEC_VER     VTSS_ENCODE_BITMASK(16,3)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PM_CAP_CAP_ID_NXT_PTR_PM_SPEC_VER(x)  VTSS_EXTRACT_BITFIELD(x,16,3)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PM_CAP_CAP_ID_NXT_PTR_PM_NEXT_POINTER(x)  VTSS_ENCODE_BITFIELD(x,8,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PM_CAP_CAP_ID_NXT_PTR_PM_NEXT_POINTER     VTSS_ENCODE_BITMASK(8,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PM_CAP_CAP_ID_NXT_PTR_PM_NEXT_POINTER(x)  VTSS_EXTRACT_BITFIELD(x,8,8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PM_CAP_CAP_ID_NXT_PTR_PM_CAP_ID(x)  VTSS_ENCODE_BITFIELD(x,0,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PM_CAP_CAP_ID_NXT_PTR_PM_CAP_ID     VTSS_ENCODE_BITMASK(0,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PM_CAP_CAP_ID_NXT_PTR_PM_CAP_ID(x)  VTSS_EXTRACT_BITFIELD(x,0,8)

#define VTSS_PCIE_PCIE_USP_PF0_PM_CAP_CON_STATUS  VTSS_IOREG(VTSS_TO_PCIE_EP,0x11)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PM_CAP_CON_STATUS_DATA_REG_ADD_INFO(x)  VTSS_ENCODE_BITFIELD(x,24,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PM_CAP_CON_STATUS_DATA_REG_ADD_INFO     VTSS_ENCODE_BITMASK(24,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PM_CAP_CON_STATUS_DATA_REG_ADD_INFO(x)  VTSS_EXTRACT_BITFIELD(x,24,8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PM_CAP_CON_STATUS_BUS_PWR_CLK_CON_EN  VTSS_BIT(23)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PM_CAP_CON_STATUS_B2_B3_SUPPORT  VTSS_BIT(22)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PM_CAP_CON_STATUS_PME_STATUS  VTSS_BIT(15)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PM_CAP_CON_STATUS_DATA_SCALE(x)  VTSS_ENCODE_BITFIELD(x,13,2)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PM_CAP_CON_STATUS_DATA_SCALE     VTSS_ENCODE_BITMASK(13,2)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PM_CAP_CON_STATUS_DATA_SCALE(x)  VTSS_EXTRACT_BITFIELD(x,13,2)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PM_CAP_CON_STATUS_DATA_SELECT(x)  VTSS_ENCODE_BITFIELD(x,9,4)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PM_CAP_CON_STATUS_DATA_SELECT     VTSS_ENCODE_BITMASK(9,4)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PM_CAP_CON_STATUS_DATA_SELECT(x)  VTSS_EXTRACT_BITFIELD(x,9,4)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PM_CAP_CON_STATUS_PME_ENABLE  VTSS_BIT(8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PM_CAP_CON_STATUS_NO_SOFT_RST  VTSS_BIT(3)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PM_CAP_CON_STATUS_POWER_STATE(x)  VTSS_ENCODE_BITFIELD(x,0,2)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PM_CAP_CON_STATUS_POWER_STATE     VTSS_ENCODE_BITMASK(0,2)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PM_CAP_CON_STATUS_POWER_STATE(x)  VTSS_EXTRACT_BITFIELD(x,0,2)

#define VTSS_PCIE_PCIE_USP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL  VTSS_IOREG(VTSS_TO_PCIE_EP,0x14)
#define  VTSS_F_PCIE_PCIE_USP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_PVM_SUPPORT  VTSS_BIT(24)
#define  VTSS_F_PCIE_PCIE_USP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_MSI_64_BIT_ADDR_CAP  VTSS_BIT(23)
#define  VTSS_F_PCIE_PCIE_USP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_MSI_MULTIPLE_MSG_EN(x)  VTSS_ENCODE_BITFIELD(x,20,3)
#define  VTSS_M_PCIE_PCIE_USP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_MSI_MULTIPLE_MSG_EN     VTSS_ENCODE_BITMASK(20,3)
#define  VTSS_X_PCIE_PCIE_USP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_MSI_MULTIPLE_MSG_EN(x)  VTSS_EXTRACT_BITFIELD(x,20,3)
#define  VTSS_F_PCIE_PCIE_USP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_MSI_MULTIPLE_MSG_CAP(x)  VTSS_ENCODE_BITFIELD(x,17,3)
#define  VTSS_M_PCIE_PCIE_USP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_MSI_MULTIPLE_MSG_CAP     VTSS_ENCODE_BITMASK(17,3)
#define  VTSS_X_PCIE_PCIE_USP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_MSI_MULTIPLE_MSG_CAP(x)  VTSS_EXTRACT_BITFIELD(x,17,3)
#define  VTSS_F_PCIE_PCIE_USP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_MSI_ENABLE  VTSS_BIT(16)
#define  VTSS_F_PCIE_PCIE_USP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_MSI_CAP_NEXT_OFFSET(x)  VTSS_ENCODE_BITFIELD(x,8,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_MSI_CAP_NEXT_OFFSET     VTSS_ENCODE_BITMASK(8,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_MSI_CAP_NEXT_OFFSET(x)  VTSS_EXTRACT_BITFIELD(x,8,8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_MSI_CAP_ID(x)  VTSS_ENCODE_BITFIELD(x,0,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_MSI_CAP_ID     VTSS_ENCODE_BITMASK(0,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_MSI_CAP_ID(x)  VTSS_EXTRACT_BITFIELD(x,0,8)

#define VTSS_PCIE_PCIE_USP_PF0_MSI_CAP_MSI_LOWER_32  VTSS_IOREG(VTSS_TO_PCIE_EP,0x15)
#define  VTSS_F_PCIE_PCIE_USP_PF0_MSI_CAP_MSI_LOWER_32_PCI_MSI_LOWER_32(x)  VTSS_ENCODE_BITFIELD(x,2,30)
#define  VTSS_M_PCIE_PCIE_USP_PF0_MSI_CAP_MSI_LOWER_32_PCI_MSI_LOWER_32     VTSS_ENCODE_BITMASK(2,30)
#define  VTSS_X_PCIE_PCIE_USP_PF0_MSI_CAP_MSI_LOWER_32_PCI_MSI_LOWER_32(x)  VTSS_EXTRACT_BITFIELD(x,2,30)

#define VTSS_PCIE_PCIE_USP_PF0_MSI_CAP_MSI_UPPER_32  VTSS_IOREG(VTSS_TO_PCIE_EP,0x16)

#define VTSS_PCIE_PCIE_USP_PF0_MSI_CAP_MSI_PENDING_BIT  VTSS_IOREG(VTSS_TO_PCIE_EP,0x19)

#define VTSS_PCIE_PCIE_USP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP  VTSS_IOREG(VTSS_TO_PCIE_EP,0x1c)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_RSVD  VTSS_BIT(30)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_PCIE_INT_MSG_NUM(x)  VTSS_ENCODE_BITFIELD(x,25,5)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_PCIE_INT_MSG_NUM     VTSS_ENCODE_BITMASK(25,5)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_PCIE_INT_MSG_NUM(x)  VTSS_EXTRACT_BITFIELD(x,25,5)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_PCIE_SLOT_IMP  VTSS_BIT(24)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_PCIE_DEV_PORT_TYPE(x)  VTSS_ENCODE_BITFIELD(x,20,4)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_PCIE_DEV_PORT_TYPE     VTSS_ENCODE_BITMASK(20,4)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_PCIE_DEV_PORT_TYPE(x)  VTSS_EXTRACT_BITFIELD(x,20,4)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_PCIE_CAP(x)  VTSS_ENCODE_BITFIELD(x,16,4)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_PCIE_CAP     VTSS_ENCODE_BITMASK(16,4)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_PCIE_CAP(x)  VTSS_EXTRACT_BITFIELD(x,16,4)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_PCIE_CAP_NEXT_PTR(x)  VTSS_ENCODE_BITFIELD(x,8,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_PCIE_CAP_NEXT_PTR     VTSS_ENCODE_BITMASK(8,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_PCIE_CAP_NEXT_PTR(x)  VTSS_EXTRACT_BITFIELD(x,8,8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_PCIE_CAP_ID(x)  VTSS_ENCODE_BITFIELD(x,0,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_PCIE_CAP_ID     VTSS_ENCODE_BITMASK(0,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_PCIE_CAP_ID(x)  VTSS_EXTRACT_BITFIELD(x,0,8)

#define VTSS_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES  VTSS_IOREG(VTSS_TO_PCIE_EP,0x1d)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_FLR_CAP  VTSS_BIT(28)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_ROLE_BASED_ERR_REPORT  VTSS_BIT(15)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_EP_L1_ACCPT_LATENCY(x)  VTSS_ENCODE_BITFIELD(x,9,3)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_EP_L1_ACCPT_LATENCY     VTSS_ENCODE_BITMASK(9,3)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_EP_L1_ACCPT_LATENCY(x)  VTSS_EXTRACT_BITFIELD(x,9,3)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_EP_L0S_ACCPT_LATENCY(x)  VTSS_ENCODE_BITFIELD(x,6,3)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_EP_L0S_ACCPT_LATENCY     VTSS_ENCODE_BITMASK(6,3)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_EP_L0S_ACCPT_LATENCY(x)  VTSS_EXTRACT_BITFIELD(x,6,3)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_EXT_TAG_SUPP  VTSS_BIT(5)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_PHANTOM_FUNC_SUPPORT(x)  VTSS_ENCODE_BITFIELD(x,3,2)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_PHANTOM_FUNC_SUPPORT     VTSS_ENCODE_BITMASK(3,2)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_PHANTOM_FUNC_SUPPORT(x)  VTSS_EXTRACT_BITFIELD(x,3,2)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_MAX_PAYLOAD_SIZE(x)  VTSS_ENCODE_BITFIELD(x,0,3)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_MAX_PAYLOAD_SIZE     VTSS_ENCODE_BITMASK(0,3)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_MAX_PAYLOAD_SIZE(x)  VTSS_EXTRACT_BITFIELD(x,0,3)

#define VTSS_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS  VTSS_IOREG(VTSS_TO_PCIE_EP,0x1e)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_TRANS_PENDING  VTSS_BIT(21)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_DETECTED  VTSS_BIT(20)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORTED_REQ_DETECTED  VTSS_BIT(19)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_DETECTED  VTSS_BIT(18)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_DETECTED  VTSS_BIT(17)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_DETECTED  VTSS_BIT(16)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_INITIATE_FLR  VTSS_BIT(15)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_READ_REQ_SIZE(x)  VTSS_ENCODE_BITFIELD(x,12,3)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_READ_REQ_SIZE     VTSS_ENCODE_BITMASK(12,3)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_READ_REQ_SIZE(x)  VTSS_EXTRACT_BITFIELD(x,12,3)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_NO_SNOOP  VTSS_BIT(11)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_PM_EN  VTSS_BIT(10)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_PHANTOM_FUNC_EN  VTSS_BIT(9)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EXT_TAG_EN  VTSS_BIT(8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_PAYLOAD_SIZE_CS(x)  VTSS_ENCODE_BITFIELD(x,5,3)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_PAYLOAD_SIZE_CS     VTSS_ENCODE_BITMASK(5,3)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_PAYLOAD_SIZE_CS(x)  VTSS_EXTRACT_BITFIELD(x,5,3)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_REL_ORDER  VTSS_BIT(4)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORT_REQ_REP_EN  VTSS_BIT(3)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_REPORT_EN  VTSS_BIT(2)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_REPORT_EN  VTSS_BIT(1)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_REPORT_EN  VTSS_BIT(0)

#define VTSS_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CAPABILITIES  VTSS_IOREG(VTSS_TO_PCIE_EP,0x1f)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_PORT_NUM(x)  VTSS_ENCODE_BITFIELD(x,24,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_PORT_NUM     VTSS_ENCODE_BITMASK(24,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_PORT_NUM(x)  VTSS_EXTRACT_BITFIELD(x,24,8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_ASPM_OPT_COMPLIANCE  VTSS_BIT(22)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_LINK_BW_NOT_CAP  VTSS_BIT(21)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_DLL_ACTIVE_REP_CAP  VTSS_BIT(20)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP  VTSS_BIT(19)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_CLOCK_POWER_MAN  VTSS_BIT(18)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_L1_EXIT_LATENCY(x)  VTSS_ENCODE_BITFIELD(x,15,3)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_L1_EXIT_LATENCY     VTSS_ENCODE_BITMASK(15,3)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_L1_EXIT_LATENCY(x)  VTSS_EXTRACT_BITFIELD(x,15,3)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_L0S_EXIT_LATENCY(x)  VTSS_ENCODE_BITFIELD(x,12,3)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_L0S_EXIT_LATENCY     VTSS_ENCODE_BITMASK(12,3)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_L0S_EXIT_LATENCY(x)  VTSS_EXTRACT_BITFIELD(x,12,3)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT(x)  VTSS_ENCODE_BITFIELD(x,10,2)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT     VTSS_ENCODE_BITMASK(10,2)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT(x)  VTSS_EXTRACT_BITFIELD(x,10,2)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_MAX_LINK_WIDTH(x)  VTSS_ENCODE_BITFIELD(x,4,6)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_MAX_LINK_WIDTH     VTSS_ENCODE_BITMASK(4,6)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_MAX_LINK_WIDTH(x)  VTSS_EXTRACT_BITFIELD(x,4,6)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_MAX_LINK_SPEED(x)  VTSS_ENCODE_BITFIELD(x,0,4)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_MAX_LINK_SPEED     VTSS_ENCODE_BITMASK(0,4)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_MAX_LINK_SPEED(x)  VTSS_EXTRACT_BITFIELD(x,0,4)

#define VTSS_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS  VTSS_IOREG(VTSS_TO_PCIE_EP,0x20)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_LINK_AUOT_BW_STATUS  VTSS_BIT(31)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_LINK_BW_MAN_STATUS  VTSS_BIT(30)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_DLL_ACTIVE  VTSS_BIT(29)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_SLOT_CLK_CONFIG  VTSS_BIT(28)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_LINK_TRAINING  VTSS_BIT(27)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_NEGO_LINK_WIDTH(x)  VTSS_ENCODE_BITFIELD(x,20,5)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_NEGO_LINK_WIDTH     VTSS_ENCODE_BITMASK(20,5)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_NEGO_LINK_WIDTH(x)  VTSS_EXTRACT_BITFIELD(x,20,5)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_LINK_SPEED(x)  VTSS_ENCODE_BITFIELD(x,16,4)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_LINK_SPEED     VTSS_ENCODE_BITMASK(16,4)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_LINK_SPEED(x)  VTSS_EXTRACT_BITFIELD(x,16,4)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_LINK_AUTO_BW_INT_EN  VTSS_BIT(11)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_LINK_BW_MAN_INT_EN  VTSS_BIT(10)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_EN_CLK_POWER_MAN  VTSS_BIT(8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_EXTENDED_SYNCH  VTSS_BIT(7)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_COMMON_CLK_CONFIG  VTSS_BIT(6)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_RETRAIN_LINK  VTSS_BIT(5)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_LINK_DISABLE  VTSS_BIT(4)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_RCB  VTSS_BIT(3)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_ACTIVE_STATE_LINK_PM_CONTROL(x)  VTSS_ENCODE_BITFIELD(x,0,2)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_ACTIVE_STATE_LINK_PM_CONTROL     VTSS_ENCODE_BITMASK(0,2)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_ACTIVE_STATE_LINK_PM_CONTROL(x)  VTSS_EXTRACT_BITFIELD(x,0,2)

#define VTSS_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2  VTSS_IOREG(VTSS_TO_PCIE_EP,0x25)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_OBFF_SUPPORT(x)  VTSS_ENCODE_BITFIELD(x,18,2)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_OBFF_SUPPORT     VTSS_ENCODE_BITMASK(18,2)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_OBFF_SUPPORT(x)  VTSS_EXTRACT_BITFIELD(x,18,2)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_TPH_CMPLT_SUPPORT_1  VTSS_BIT(13)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_TPH_CMPLT_SUPPORT_0  VTSS_BIT(12)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_LTR_SUPP  VTSS_BIT(11)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_NO_RO_EN_PR2PR_PAR  VTSS_BIT(10)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_128_CAS_CPL_SUPP  VTSS_BIT(9)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_64_ATOMIC_CPL_SUPP  VTSS_BIT(8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_32_ATOMIC_CPL_SUPP  VTSS_BIT(7)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_ATOMIC_ROUTING_SUPP  VTSS_BIT(6)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_ARI_FORWARD_SUPPORT  VTSS_BIT(5)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_CPL_TIMEOUT_DISABLE_SUPPORT  VTSS_BIT(4)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_CPL_TIMEOUT_RANGE(x)  VTSS_ENCODE_BITFIELD(x,0,4)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_CPL_TIMEOUT_RANGE     VTSS_ENCODE_BITMASK(0,4)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_CPL_TIMEOUT_RANGE(x)  VTSS_EXTRACT_BITFIELD(x,0,4)

#define VTSS_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2  VTSS_IOREG(VTSS_TO_PCIE_EP,0x26)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_PCIE_CAP_ARI_FORWARD_SUPPORT_CS  VTSS_BIT(5)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_PCIE_CAP_CPL_TIMEOUT_DISABLE  VTSS_BIT(4)

#define VTSS_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CAPABILITIES2  VTSS_IOREG(VTSS_TO_PCIE_EP,0x27)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CAPABILITIES2_PCIE_CAP_CROSS_LINK_SUPPORT  VTSS_BIT(8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CAPABILITIES2_PCIE_CAP_SUPPORT_LINK_SPEED_VECTOR(x)  VTSS_ENCODE_BITFIELD(x,1,7)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CAPABILITIES2_PCIE_CAP_SUPPORT_LINK_SPEED_VECTOR     VTSS_ENCODE_BITMASK(1,7)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CAPABILITIES2_PCIE_CAP_SUPPORT_LINK_SPEED_VECTOR(x)  VTSS_EXTRACT_BITFIELD(x,1,7)

#define VTSS_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2  VTSS_IOREG(VTSS_TO_PCIE_EP,0x28)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_LINK_EQ_REQ  VTSS_BIT(21)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_EQ_CPL_P3  VTSS_BIT(20)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_EQ_CPL_P2  VTSS_BIT(19)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_EQ_CPL_P1  VTSS_BIT(18)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_EQ_CPL  VTSS_BIT(17)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_CURR_DEEMPHASIS  VTSS_BIT(16)

#define VTSS_PCIE_PCIE_USP_PF0_AER_CAP_AER_EXT_CAP_HDR  VTSS_IOREG(VTSS_TO_PCIE_EP,0x40)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_AER_EXT_CAP_HDR_NEXT_OFFSET(x)  VTSS_ENCODE_BITFIELD(x,20,12)
#define  VTSS_M_PCIE_PCIE_USP_PF0_AER_CAP_AER_EXT_CAP_HDR_NEXT_OFFSET     VTSS_ENCODE_BITMASK(20,12)
#define  VTSS_X_PCIE_PCIE_USP_PF0_AER_CAP_AER_EXT_CAP_HDR_NEXT_OFFSET(x)  VTSS_EXTRACT_BITFIELD(x,20,12)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_AER_EXT_CAP_HDR_CAP_VERSION(x)  VTSS_ENCODE_BITFIELD(x,16,4)
#define  VTSS_M_PCIE_PCIE_USP_PF0_AER_CAP_AER_EXT_CAP_HDR_CAP_VERSION     VTSS_ENCODE_BITMASK(16,4)
#define  VTSS_X_PCIE_PCIE_USP_PF0_AER_CAP_AER_EXT_CAP_HDR_CAP_VERSION(x)  VTSS_EXTRACT_BITFIELD(x,16,4)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_AER_EXT_CAP_HDR_CAP_ID(x)  VTSS_ENCODE_BITFIELD(x,0,16)
#define  VTSS_M_PCIE_PCIE_USP_PF0_AER_CAP_AER_EXT_CAP_HDR_CAP_ID     VTSS_ENCODE_BITMASK(0,16)
#define  VTSS_X_PCIE_PCIE_USP_PF0_AER_CAP_AER_EXT_CAP_HDR_CAP_ID(x)  VTSS_EXTRACT_BITFIELD(x,0,16)

#define VTSS_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_STATUS  VTSS_IOREG(VTSS_TO_PCIE_EP,0x41)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_STATUS_ATOMIC_EGRESS_BLOCKED_ERR_STATUS  VTSS_BIT(24)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_STATUS_INTERNAL_ERR_STATUS  VTSS_BIT(22)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_STATUS_UNSUPPORTED_REQ_ERR_STATUS  VTSS_BIT(20)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_STATUS_ECRC_ERR_STATUS  VTSS_BIT(19)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_STATUS_MALF_TLP_ERR_STATUS  VTSS_BIT(18)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_STATUS_REC_OVERFLOW_ERR_STATUS  VTSS_BIT(17)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_STATUS_UNEXP_CMPLT_ERR_STATUS  VTSS_BIT(16)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_STATUS_CMPLT_ABORT_ERR_STATUS  VTSS_BIT(15)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_STATUS_CMPLT_TIMEOUT_ERR_STATUS  VTSS_BIT(14)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_STATUS_FC_PROTOCOL_ERR_STATUS  VTSS_BIT(13)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_STATUS_POIS_TLP_ERR_STATUS  VTSS_BIT(12)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_STATUS_SUR_DWN_ERR_STATUS  VTSS_BIT(5)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_STATUS_DL_PROTOCOL_ERR_STATUS  VTSS_BIT(4)

#define VTSS_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_MASK  VTSS_IOREG(VTSS_TO_PCIE_EP,0x42)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_MASK_ATOMIC_EGRESS_BLOCKED_ERR_MASK  VTSS_BIT(24)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_MASK_INTERNAL_ERR_MASK  VTSS_BIT(22)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_MASK_UNSUPPORTED_REQ_ERR_MASK  VTSS_BIT(20)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_MASK_ECRC_ERR_MASK  VTSS_BIT(19)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_MASK_MALF_TLP_ERR_MASK  VTSS_BIT(18)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_MASK_REC_OVERFLOW_ERR_MASK  VTSS_BIT(17)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_MASK_UNEXP_CMPLT_ERR_MASK  VTSS_BIT(16)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_MASK_CMPLT_ABORT_ERR_MASK  VTSS_BIT(15)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_MASK_CMPLT_TIMEOUT_ERR_MASK  VTSS_BIT(14)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_MASK_FC_PROTOCOL_ERR_MASK  VTSS_BIT(13)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_MASK_POIS_TLP_ERR_MASK  VTSS_BIT(12)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_MASK_SUR_DWN_ERR_MASK  VTSS_BIT(5)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_MASK_DL_PROTOCOL_ERR_MASK  VTSS_BIT(4)

#define VTSS_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_SEV  VTSS_IOREG(VTSS_TO_PCIE_EP,0x43)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_SEV_ATOMIC_EGRESS_BLOCKED_ERR_SEVERITY  VTSS_BIT(24)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_SEV_INTERNAL_ERR_SEVERITY  VTSS_BIT(22)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_SEV_UNSUPPORTED_REQ_ERR_SEVERITY  VTSS_BIT(20)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_SEV_ECRC_ERR_SEVERITY  VTSS_BIT(19)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_SEV_MALF_TLP_ERR_SEVERITY  VTSS_BIT(18)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_SEV_REC_OVERFLOW_ERR_SEVERITY  VTSS_BIT(17)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_SEV_UNEXP_CMPLT_ERR_SEVERITY  VTSS_BIT(16)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_SEV_CMPLT_ABORT_ERR_SEVERITY  VTSS_BIT(15)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_SEV_CMPLT_TIMEOUT_ERR_SEVERITY  VTSS_BIT(14)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_SEV_FC_PROTOCOL_ERR_SEVERITY  VTSS_BIT(13)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_SEV_POIS_TLP_ERR_SEVERITY  VTSS_BIT(12)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_SEV_SUR_DWN_ERR_SEVERITY  VTSS_BIT(5)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_UNCORR_ERR_SEV_DL_PROTOCOL_ERR_SEVERITY  VTSS_BIT(4)

#define VTSS_PCIE_PCIE_USP_PF0_AER_CAP_CORR_ERR_STATUS  VTSS_IOREG(VTSS_TO_PCIE_EP,0x44)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_CORR_ERR_STATUS_CORRECTED_INT_ERR_STATUS  VTSS_BIT(14)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_CORR_ERR_STATUS_ADVISORY_NON_FATAL_ERR_STATUS  VTSS_BIT(13)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_CORR_ERR_STATUS_RPL_TIMER_TIMEOUT_STATUS  VTSS_BIT(12)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_CORR_ERR_STATUS_REPLAY_NO_ROLEOVER_STATUS  VTSS_BIT(8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_CORR_ERR_STATUS_BAD_DLLP_STATUS  VTSS_BIT(7)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_CORR_ERR_STATUS_BAD_TLP_STATUS  VTSS_BIT(6)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_CORR_ERR_STATUS_RX_ERR_STATUS  VTSS_BIT(0)

#define VTSS_PCIE_PCIE_USP_PF0_AER_CAP_CORR_ERR_MASK  VTSS_IOREG(VTSS_TO_PCIE_EP,0x45)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_CORR_ERR_MASK_CORRECTED_INT_ERR_MASK  VTSS_BIT(14)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_CORR_ERR_MASK_ADVISORY_NON_FATAL_ERR_MASK  VTSS_BIT(13)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_CORR_ERR_MASK_RPL_TIMER_TIMEOUT_MASK  VTSS_BIT(12)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_CORR_ERR_MASK_REPLAY_NO_ROLEOVER_MASK  VTSS_BIT(8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_CORR_ERR_MASK_BAD_DLLP_MASK  VTSS_BIT(7)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_CORR_ERR_MASK_BAD_TLP_MASK  VTSS_BIT(6)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_CORR_ERR_MASK_RX_ERR_MASK  VTSS_BIT(0)

#define VTSS_PCIE_PCIE_USP_PF0_AER_CAP_ADV_ERR_CAP_CTRL  VTSS_IOREG(VTSS_TO_PCIE_EP,0x46)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_ADV_ERR_CAP_CTRL_ECRC_CHECK_EN  VTSS_BIT(8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_ADV_ERR_CAP_CTRL_ECRC_CHECK_CAP  VTSS_BIT(7)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_ADV_ERR_CAP_CTRL_ECRC_GEN_EN  VTSS_BIT(6)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_ADV_ERR_CAP_CTRL_ECRC_GEN_CAP  VTSS_BIT(5)
#define  VTSS_F_PCIE_PCIE_USP_PF0_AER_CAP_ADV_ERR_CAP_CTRL_FIRST_ERR_POINTER(x)  VTSS_ENCODE_BITFIELD(x,0,5)
#define  VTSS_M_PCIE_PCIE_USP_PF0_AER_CAP_ADV_ERR_CAP_CTRL_FIRST_ERR_POINTER     VTSS_ENCODE_BITMASK(0,5)
#define  VTSS_X_PCIE_PCIE_USP_PF0_AER_CAP_ADV_ERR_CAP_CTRL_FIRST_ERR_POINTER(x)  VTSS_EXTRACT_BITFIELD(x,0,5)

#define VTSS_PCIE_PCIE_USP_PF0_AER_CAP_HDR_LOG_REG_0  VTSS_IOREG(VTSS_TO_PCIE_EP,0x47)

#define VTSS_PCIE_PCIE_USP_PF0_AER_CAP_HDR_LOG_REG_1  VTSS_IOREG(VTSS_TO_PCIE_EP,0x48)

#define VTSS_PCIE_PCIE_USP_PF0_AER_CAP_HDR_LOG_REG_2  VTSS_IOREG(VTSS_TO_PCIE_EP,0x49)

#define VTSS_PCIE_PCIE_USP_PF0_AER_CAP_HDR_LOG_REG_3  VTSS_IOREG(VTSS_TO_PCIE_EP,0x4a)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_ACK_LATENCY_TIMER  VTSS_IOREG(VTSS_TO_PCIE_EP,0x1c0)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_ACK_LATENCY_TIMER_REPLAY_TIME_LIMIT(x)  VTSS_ENCODE_BITFIELD(x,16,16)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_ACK_LATENCY_TIMER_REPLAY_TIME_LIMIT     VTSS_ENCODE_BITMASK(16,16)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_ACK_LATENCY_TIMER_REPLAY_TIME_LIMIT(x)  VTSS_EXTRACT_BITFIELD(x,16,16)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_ACK_LATENCY_TIMER_ROUND_TRIP_LATENCY_TIME_LIMIT(x)  VTSS_ENCODE_BITFIELD(x,0,16)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_ACK_LATENCY_TIMER_ROUND_TRIP_LATENCY_TIME_LIMIT     VTSS_ENCODE_BITMASK(0,16)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_ACK_LATENCY_TIMER_ROUND_TRIP_LATENCY_TIME_LIMIT(x)  VTSS_EXTRACT_BITFIELD(x,0,16)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_VENDOR_SPEC_DLLP  VTSS_IOREG(VTSS_TO_PCIE_EP,0x1c1)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_FORCE  VTSS_IOREG(VTSS_TO_PCIE_EP,0x1c2)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_FORCE_CPL_SENT_COUNT(x)  VTSS_ENCODE_BITFIELD(x,24,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_FORCE_CPL_SENT_COUNT     VTSS_ENCODE_BITMASK(24,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_FORCE_CPL_SENT_COUNT(x)  VTSS_EXTRACT_BITFIELD(x,24,8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_FORCE_LINK_STATE(x)  VTSS_ENCODE_BITFIELD(x,16,6)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_FORCE_LINK_STATE     VTSS_ENCODE_BITMASK(16,6)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_FORCE_LINK_STATE(x)  VTSS_EXTRACT_BITFIELD(x,16,6)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_FORCE_FORCED_LTSSM(x)  VTSS_ENCODE_BITFIELD(x,8,4)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_FORCE_FORCED_LTSSM     VTSS_ENCODE_BITMASK(8,4)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_FORCE_FORCED_LTSSM(x)  VTSS_EXTRACT_BITFIELD(x,8,4)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_FORCE_LINK_NUM(x)  VTSS_ENCODE_BITFIELD(x,0,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_FORCE_LINK_NUM     VTSS_ENCODE_BITMASK(0,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_FORCE_LINK_NUM(x)  VTSS_EXTRACT_BITFIELD(x,0,8)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_ACK_F_ASPM_CTRL  VTSS_IOREG(VTSS_TO_PCIE_EP,0x1c3)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_ACK_F_ASPM_CTRL_ENTER_ASPM  VTSS_BIT(30)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_ACK_F_ASPM_CTRL_L1_ENTRANCE_LATENCY(x)  VTSS_ENCODE_BITFIELD(x,27,3)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_ACK_F_ASPM_CTRL_L1_ENTRANCE_LATENCY     VTSS_ENCODE_BITMASK(27,3)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_ACK_F_ASPM_CTRL_L1_ENTRANCE_LATENCY(x)  VTSS_EXTRACT_BITFIELD(x,27,3)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_ACK_F_ASPM_CTRL_L0_ENTRANCE_LATENCY(x)  VTSS_ENCODE_BITFIELD(x,24,3)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_ACK_F_ASPM_CTRL_L0_ENTRANCE_LATENCY     VTSS_ENCODE_BITMASK(24,3)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_ACK_F_ASPM_CTRL_L0_ENTRANCE_LATENCY(x)  VTSS_EXTRACT_BITFIELD(x,24,3)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_ACK_F_ASPM_CTRL_COMMON_CLK_N_FTS(x)  VTSS_ENCODE_BITFIELD(x,16,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_ACK_F_ASPM_CTRL_COMMON_CLK_N_FTS     VTSS_ENCODE_BITMASK(16,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_ACK_F_ASPM_CTRL_COMMON_CLK_N_FTS(x)  VTSS_EXTRACT_BITFIELD(x,16,8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_ACK_F_ASPM_CTRL_ACK_N_FTS(x)  VTSS_ENCODE_BITFIELD(x,8,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_ACK_F_ASPM_CTRL_ACK_N_FTS     VTSS_ENCODE_BITMASK(8,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_ACK_F_ASPM_CTRL_ACK_N_FTS(x)  VTSS_EXTRACT_BITFIELD(x,8,8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_ACK_F_ASPM_CTRL_ACK_FREQ(x)  VTSS_ENCODE_BITFIELD(x,0,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_ACK_F_ASPM_CTRL_ACK_FREQ     VTSS_ENCODE_BITMASK(0,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_ACK_F_ASPM_CTRL_ACK_FREQ(x)  VTSS_EXTRACT_BITFIELD(x,0,8)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_LINK_CTRL  VTSS_IOREG(VTSS_TO_PCIE_EP,0x1c4)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_LINK_CTRL_RESERVED3(x)  VTSS_ENCODE_BITFIELD(x,28,4)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_LINK_CTRL_RESERVED3     VTSS_ENCODE_BITMASK(28,4)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_LINK_CTRL_RESERVED3(x)  VTSS_EXTRACT_BITFIELD(x,28,4)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_LINK_CTRL_TRANSMIT_LANE_REVERSALE_ENABLE  VTSS_BIT(27)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_LINK_CTRL_EXTENDED_SYNCH  VTSS_BIT(26)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_LINK_CTRL_CORRUPT_LCRC_ENABLE  VTSS_BIT(25)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_LINK_CTRL_BEACON_ENABLE  VTSS_BIT(24)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_LINK_CTRL_RESERVED2(x)  VTSS_ENCODE_BITFIELD(x,22,2)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_LINK_CTRL_RESERVED2     VTSS_ENCODE_BITMASK(22,2)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_LINK_CTRL_RESERVED2(x)  VTSS_EXTRACT_BITFIELD(x,22,2)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_LINK_CTRL_LINK_CAPABLE(x)  VTSS_ENCODE_BITFIELD(x,16,6)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_LINK_CTRL_LINK_CAPABLE     VTSS_ENCODE_BITMASK(16,6)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_LINK_CTRL_LINK_CAPABLE(x)  VTSS_EXTRACT_BITFIELD(x,16,6)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_LINK_CTRL_RESERVED1(x)  VTSS_ENCODE_BITFIELD(x,12,4)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_LINK_CTRL_RESERVED1     VTSS_ENCODE_BITMASK(12,4)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_LINK_CTRL_RESERVED1(x)  VTSS_EXTRACT_BITFIELD(x,12,4)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_LINK_CTRL_LINK_RATE(x)  VTSS_ENCODE_BITFIELD(x,8,4)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_LINK_CTRL_LINK_RATE     VTSS_ENCODE_BITMASK(8,4)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_LINK_CTRL_LINK_RATE(x)  VTSS_EXTRACT_BITFIELD(x,8,4)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_LINK_CTRL_FAST_LINK_MODE  VTSS_BIT(7)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_LINK_CTRL_LINK_DISABLE  VTSS_BIT(6)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_LINK_CTRL_DLL_LINK_EN  VTSS_BIT(5)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_LINK_CTRL_RESERVED0  VTSS_BIT(4)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_LINK_CTRL_RESET_ASSERT  VTSS_BIT(3)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_LINK_CTRL_LOOPBACK_ENABLE  VTSS_BIT(2)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_LINK_CTRL_SCRAMBLE_DISABLE  VTSS_BIT(1)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_PORT_LINK_CTRL_VENDOR_SPECIFIC_DLLP_REQ  VTSS_BIT(0)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_LANE_SKEW  VTSS_IOREG(VTSS_TO_PCIE_EP,0x1c5)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_LANE_SKEW_DISABLE_LANE_TO_LANE_DESKEW  VTSS_BIT(31)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_LANE_SKEW_ACK_NAK_DISABLE  VTSS_BIT(25)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_LANE_SKEW_FLOW_CTRL_DISABLE  VTSS_BIT(24)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_LANE_SKEW_INSERT_LANE_SKEW(x)  VTSS_ENCODE_BITFIELD(x,0,24)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_LANE_SKEW_INSERT_LANE_SKEW     VTSS_ENCODE_BITMASK(0,24)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_LANE_SKEW_INSERT_LANE_SKEW(x)  VTSS_EXTRACT_BITFIELD(x,0,24)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_TIMER_CTRL_MAX_FUNC_NUM  VTSS_IOREG(VTSS_TO_PCIE_EP,0x1c6)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_TIMER_CTRL_MAX_FUNC_NUM_UPDATE_FREQ_TIMER(x)  VTSS_ENCODE_BITFIELD(x,24,5)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_TIMER_CTRL_MAX_FUNC_NUM_UPDATE_FREQ_TIMER     VTSS_ENCODE_BITMASK(24,5)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_TIMER_CTRL_MAX_FUNC_NUM_UPDATE_FREQ_TIMER(x)  VTSS_EXTRACT_BITFIELD(x,24,5)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_TIMER_CTRL_MAX_FUNC_NUM_TIMER_MOD_ACK_NAK(x)  VTSS_ENCODE_BITFIELD(x,19,5)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_TIMER_CTRL_MAX_FUNC_NUM_TIMER_MOD_ACK_NAK     VTSS_ENCODE_BITMASK(19,5)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_TIMER_CTRL_MAX_FUNC_NUM_TIMER_MOD_ACK_NAK(x)  VTSS_EXTRACT_BITFIELD(x,19,5)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_TIMER_CTRL_MAX_FUNC_NUM_TIMER_MOD_REPLAY_TIMER(x)  VTSS_ENCODE_BITFIELD(x,14,5)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_TIMER_CTRL_MAX_FUNC_NUM_TIMER_MOD_REPLAY_TIMER     VTSS_ENCODE_BITMASK(14,5)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_TIMER_CTRL_MAX_FUNC_NUM_TIMER_MOD_REPLAY_TIMER(x)  VTSS_EXTRACT_BITFIELD(x,14,5)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_TIMER_CTRL_MAX_FUNC_NUM_MAX_FUNC_NUM(x)  VTSS_ENCODE_BITFIELD(x,0,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_TIMER_CTRL_MAX_FUNC_NUM_MAX_FUNC_NUM     VTSS_ENCODE_BITMASK(0,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_TIMER_CTRL_MAX_FUNC_NUM_MAX_FUNC_NUM(x)  VTSS_EXTRACT_BITFIELD(x,0,8)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_SYMBOL_TIMER_FILTER_1  VTSS_IOREG(VTSS_TO_PCIE_EP,0x1c7)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_SYMBOL_TIMER_FILTER_1_MASK_RADM_1(x)  VTSS_ENCODE_BITFIELD(x,16,16)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_SYMBOL_TIMER_FILTER_1_MASK_RADM_1     VTSS_ENCODE_BITMASK(16,16)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_SYMBOL_TIMER_FILTER_1_MASK_RADM_1(x)  VTSS_EXTRACT_BITFIELD(x,16,16)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_SYMBOL_TIMER_FILTER_1_DISABLE_FC_WD_TIMER  VTSS_BIT(15)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_SYMBOL_TIMER_FILTER_1_EIDLE_TIMER(x)  VTSS_ENCODE_BITFIELD(x,11,4)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_SYMBOL_TIMER_FILTER_1_EIDLE_TIMER     VTSS_ENCODE_BITMASK(11,4)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_SYMBOL_TIMER_FILTER_1_EIDLE_TIMER(x)  VTSS_EXTRACT_BITFIELD(x,11,4)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_SYMBOL_TIMER_FILTER_1_SKP_INT_VAL(x)  VTSS_ENCODE_BITFIELD(x,0,11)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_SYMBOL_TIMER_FILTER_1_SKP_INT_VAL     VTSS_ENCODE_BITMASK(0,11)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_SYMBOL_TIMER_FILTER_1_SKP_INT_VAL(x)  VTSS_EXTRACT_BITFIELD(x,0,11)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_FILTER_MASK_REG_2  VTSS_IOREG(VTSS_TO_PCIE_EP,0x1c8)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL  VTSS_IOREG(VTSS_TO_PCIE_EP,0x1c9)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_IB_OB_RD_SPLIT_BURST_EN(x)  VTSS_ENCODE_BITFIELD(x,0,2)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_IB_OB_RD_SPLIT_BURST_EN     VTSS_ENCODE_BITMASK(0,2)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_IB_OB_RD_SPLIT_BURST_EN(x)  VTSS_EXTRACT_BITFIELD(x,0,2)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_DEBUG_REG_0  VTSS_IOREG(VTSS_TO_PCIE_EP,0x1ca)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_DEBUG_REG_1  VTSS_IOREG(VTSS_TO_PCIE_EP,0x1cb)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_TX_P_FC_CREDIT_STATUS  VTSS_IOREG(VTSS_TO_PCIE_EP,0x1cc)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_TX_P_FC_CREDIT_STATUS_TX_P_HEADER_FC_CREDIT(x)  VTSS_ENCODE_BITFIELD(x,12,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_TX_P_FC_CREDIT_STATUS_TX_P_HEADER_FC_CREDIT     VTSS_ENCODE_BITMASK(12,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_TX_P_FC_CREDIT_STATUS_TX_P_HEADER_FC_CREDIT(x)  VTSS_EXTRACT_BITFIELD(x,12,8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_TX_P_FC_CREDIT_STATUS_TX_P_DATA_FC_CREDIT(x)  VTSS_ENCODE_BITFIELD(x,0,12)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_TX_P_FC_CREDIT_STATUS_TX_P_DATA_FC_CREDIT     VTSS_ENCODE_BITMASK(0,12)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_TX_P_FC_CREDIT_STATUS_TX_P_DATA_FC_CREDIT(x)  VTSS_EXTRACT_BITFIELD(x,0,12)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_TX_NP_FC_CREDIT_STATUS  VTSS_IOREG(VTSS_TO_PCIE_EP,0x1cd)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_TX_NP_FC_CREDIT_STATUS_TX_NP_HEADER_FC_CREDIT(x)  VTSS_ENCODE_BITFIELD(x,12,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_TX_NP_FC_CREDIT_STATUS_TX_NP_HEADER_FC_CREDIT     VTSS_ENCODE_BITMASK(12,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_TX_NP_FC_CREDIT_STATUS_TX_NP_HEADER_FC_CREDIT(x)  VTSS_EXTRACT_BITFIELD(x,12,8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_TX_NP_FC_CREDIT_STATUS_TX_NP_DATA_FC_CREDIT(x)  VTSS_ENCODE_BITFIELD(x,0,12)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_TX_NP_FC_CREDIT_STATUS_TX_NP_DATA_FC_CREDIT     VTSS_ENCODE_BITMASK(0,12)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_TX_NP_FC_CREDIT_STATUS_TX_NP_DATA_FC_CREDIT(x)  VTSS_EXTRACT_BITFIELD(x,0,12)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_TX_CPL_FC_CREDIT_STATUS  VTSS_IOREG(VTSS_TO_PCIE_EP,0x1ce)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_TX_CPL_FC_CREDIT_STATUS_TX_CPL_HEADER_FC_CREDIT(x)  VTSS_ENCODE_BITFIELD(x,12,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_TX_CPL_FC_CREDIT_STATUS_TX_CPL_HEADER_FC_CREDIT     VTSS_ENCODE_BITMASK(12,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_TX_CPL_FC_CREDIT_STATUS_TX_CPL_HEADER_FC_CREDIT(x)  VTSS_EXTRACT_BITFIELD(x,12,8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_TX_CPL_FC_CREDIT_STATUS_TX_CPL_DATA_FC_CREDIT(x)  VTSS_ENCODE_BITFIELD(x,0,12)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_TX_CPL_FC_CREDIT_STATUS_TX_CPL_DATA_FC_CREDIT     VTSS_ENCODE_BITMASK(0,12)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_TX_CPL_FC_CREDIT_STATUS_TX_CPL_DATA_FC_CREDIT(x)  VTSS_EXTRACT_BITFIELD(x,0,12)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_Q_STATUS  VTSS_IOREG(VTSS_TO_PCIE_EP,0x1cf)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_Q_STATUS_TIMER_MOD_FLOW_CONTROL_EN  VTSS_BIT(31)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_Q_STATUS_TIMER_MOD_FLOW_CONTROL(x)  VTSS_ENCODE_BITFIELD(x,16,13)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_Q_STATUS_TIMER_MOD_FLOW_CONTROL     VTSS_ENCODE_BITMASK(16,13)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_Q_STATUS_TIMER_MOD_FLOW_CONTROL(x)  VTSS_EXTRACT_BITFIELD(x,16,13)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_Q_STATUS_RX_QUEUE_NON_EMPTY  VTSS_BIT(2)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_Q_STATUS_TX_RETRY_BUFFER_NE  VTSS_BIT(1)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_Q_STATUS_RX_TLP_FC_CREDIT_NON_RETURN  VTSS_BIT(0)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC_TX_ARBI_REG_1  VTSS_IOREG(VTSS_TO_PCIE_EP,0x1d0)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_3(x)  VTSS_ENCODE_BITFIELD(x,24,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_3     VTSS_ENCODE_BITMASK(24,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_3(x)  VTSS_EXTRACT_BITFIELD(x,24,8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_2(x)  VTSS_ENCODE_BITFIELD(x,16,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_2     VTSS_ENCODE_BITMASK(16,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_2(x)  VTSS_EXTRACT_BITFIELD(x,16,8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_1(x)  VTSS_ENCODE_BITFIELD(x,8,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_1     VTSS_ENCODE_BITMASK(8,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_1(x)  VTSS_EXTRACT_BITFIELD(x,8,8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_0(x)  VTSS_ENCODE_BITFIELD(x,0,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_0     VTSS_ENCODE_BITMASK(0,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_0(x)  VTSS_EXTRACT_BITFIELD(x,0,8)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC_TX_ARBI_REG_2  VTSS_IOREG(VTSS_TO_PCIE_EP,0x1d1)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_7(x)  VTSS_ENCODE_BITFIELD(x,24,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_7     VTSS_ENCODE_BITMASK(24,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_7(x)  VTSS_EXTRACT_BITFIELD(x,24,8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_6(x)  VTSS_ENCODE_BITFIELD(x,16,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_6     VTSS_ENCODE_BITMASK(16,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_6(x)  VTSS_EXTRACT_BITFIELD(x,16,8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_5(x)  VTSS_ENCODE_BITFIELD(x,8,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_5     VTSS_ENCODE_BITMASK(8,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_5(x)  VTSS_EXTRACT_BITFIELD(x,8,8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_4(x)  VTSS_ENCODE_BITFIELD(x,0,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_4     VTSS_ENCODE_BITMASK(0,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_4(x)  VTSS_EXTRACT_BITFIELD(x,0,8)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_P_RX_Q_CTRL  VTSS_IOREG(VTSS_TO_PCIE_EP,0x1d2)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_P_RX_Q_CTRL_VC_ORDERING_RX_Q  VTSS_BIT(31)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_P_RX_Q_CTRL_TLP_TYPE_ORDERING_VC0  VTSS_BIT(30)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_P_RX_Q_CTRL_RESERVED5(x)  VTSS_ENCODE_BITFIELD(x,24,6)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_P_RX_Q_CTRL_RESERVED5     VTSS_ENCODE_BITMASK(24,6)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_P_RX_Q_CTRL_RESERVED5(x)  VTSS_EXTRACT_BITFIELD(x,24,6)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_P_RX_Q_CTRL_VC0_P_TLP_Q_MODE(x)  VTSS_ENCODE_BITFIELD(x,21,3)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_P_RX_Q_CTRL_VC0_P_TLP_Q_MODE     VTSS_ENCODE_BITMASK(21,3)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_P_RX_Q_CTRL_VC0_P_TLP_Q_MODE(x)  VTSS_EXTRACT_BITFIELD(x,21,3)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_P_RX_Q_CTRL_RESERVED4  VTSS_BIT(20)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_P_RX_Q_CTRL_VC0_P_HEADER_CREDIT(x)  VTSS_ENCODE_BITFIELD(x,12,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_P_RX_Q_CTRL_VC0_P_HEADER_CREDIT     VTSS_ENCODE_BITMASK(12,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_P_RX_Q_CTRL_VC0_P_HEADER_CREDIT(x)  VTSS_EXTRACT_BITFIELD(x,12,8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_P_RX_Q_CTRL_VC0_P_DATA_CREDIT(x)  VTSS_ENCODE_BITFIELD(x,0,12)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_P_RX_Q_CTRL_VC0_P_DATA_CREDIT     VTSS_ENCODE_BITMASK(0,12)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_P_RX_Q_CTRL_VC0_P_DATA_CREDIT(x)  VTSS_EXTRACT_BITFIELD(x,0,12)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_NP_RX_Q_CTRL  VTSS_IOREG(VTSS_TO_PCIE_EP,0x1d3)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_NP_RX_Q_CTRL_RESERVED7(x)  VTSS_ENCODE_BITFIELD(x,24,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_NP_RX_Q_CTRL_RESERVED7     VTSS_ENCODE_BITMASK(24,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_NP_RX_Q_CTRL_RESERVED7(x)  VTSS_EXTRACT_BITFIELD(x,24,8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_NP_RX_Q_CTRL_VC0_NP_TLP_Q_MODE(x)  VTSS_ENCODE_BITFIELD(x,21,3)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_NP_RX_Q_CTRL_VC0_NP_TLP_Q_MODE     VTSS_ENCODE_BITMASK(21,3)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_NP_RX_Q_CTRL_VC0_NP_TLP_Q_MODE(x)  VTSS_EXTRACT_BITFIELD(x,21,3)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_NP_RX_Q_CTRL_RESERVED6  VTSS_BIT(20)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_NP_RX_Q_CTRL_VC0_NP_HEADER_CREDIT(x)  VTSS_ENCODE_BITFIELD(x,12,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_NP_RX_Q_CTRL_VC0_NP_HEADER_CREDIT     VTSS_ENCODE_BITMASK(12,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_NP_RX_Q_CTRL_VC0_NP_HEADER_CREDIT(x)  VTSS_EXTRACT_BITFIELD(x,12,8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_NP_RX_Q_CTRL_VC0_NP_DATA_CREDIT(x)  VTSS_ENCODE_BITFIELD(x,0,12)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_NP_RX_Q_CTRL_VC0_NP_DATA_CREDIT     VTSS_ENCODE_BITMASK(0,12)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_NP_RX_Q_CTRL_VC0_NP_DATA_CREDIT(x)  VTSS_EXTRACT_BITFIELD(x,0,12)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_CPL_RX_Q_CTRL  VTSS_IOREG(VTSS_TO_PCIE_EP,0x1d4)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_CPL_RX_Q_CTRL_RESERVED9(x)  VTSS_ENCODE_BITFIELD(x,24,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_CPL_RX_Q_CTRL_RESERVED9     VTSS_ENCODE_BITMASK(24,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_CPL_RX_Q_CTRL_RESERVED9(x)  VTSS_EXTRACT_BITFIELD(x,24,8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_CPL_RX_Q_CTRL_VC0_CPL_TLP_Q_MODE(x)  VTSS_ENCODE_BITFIELD(x,21,3)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_CPL_RX_Q_CTRL_VC0_CPL_TLP_Q_MODE     VTSS_ENCODE_BITMASK(21,3)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_CPL_RX_Q_CTRL_VC0_CPL_TLP_Q_MODE(x)  VTSS_EXTRACT_BITFIELD(x,21,3)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_CPL_RX_Q_CTRL_RESERVED8  VTSS_BIT(20)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_CPL_RX_Q_CTRL_VC0_CPL_HEADER_CREDIT(x)  VTSS_ENCODE_BITFIELD(x,12,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_CPL_RX_Q_CTRL_VC0_CPL_HEADER_CREDIT     VTSS_ENCODE_BITMASK(12,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_CPL_RX_Q_CTRL_VC0_CPL_HEADER_CREDIT(x)  VTSS_EXTRACT_BITFIELD(x,12,8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_CPL_RX_Q_CTRL_VC0_CPL_DATA_CREDIT(x)  VTSS_ENCODE_BITFIELD(x,0,12)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_CPL_RX_Q_CTRL_VC0_CPL_DATA_CREDIT     VTSS_ENCODE_BITMASK(0,12)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_VC0_CPL_RX_Q_CTRL_VC0_CPL_DATA_CREDIT(x)  VTSS_EXTRACT_BITFIELD(x,0,12)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_GEN2_CTRL  VTSS_IOREG(VTSS_TO_PCIE_EP,0x203)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_GEN2_CTRL_GEN1_EI_INFERENCE  VTSS_BIT(21)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_GEN2_CTRL_NUM_OF_LANES(x)  VTSS_ENCODE_BITFIELD(x,8,9)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_GEN2_CTRL_NUM_OF_LANES     VTSS_ENCODE_BITMASK(8,9)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_GEN2_CTRL_NUM_OF_LANES(x)  VTSS_EXTRACT_BITFIELD(x,8,9)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_PHY_STATUS  VTSS_IOREG(VTSS_TO_PCIE_EP,0x204)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_PHY_CONTROL  VTSS_IOREG(VTSS_TO_PCIE_EP,0x205)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_AXI_MASTER_CTRL_REG_0  VTSS_IOREG(VTSS_TO_PCIE_EP,0x206)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_AXI_MASTER_CTRL_REG_0_REMOTE_MAX_BRIDGE_TAG(x)  VTSS_ENCODE_BITFIELD(x,8,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_AXI_MASTER_CTRL_REG_0_REMOTE_MAX_BRIDGE_TAG     VTSS_ENCODE_BITMASK(8,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_AXI_MASTER_CTRL_REG_0_REMOTE_MAX_BRIDGE_TAG(x)  VTSS_EXTRACT_BITFIELD(x,8,8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_AXI_MASTER_CTRL_REG_0_REMOTE_READ_REQ_SIZE(x)  VTSS_ENCODE_BITFIELD(x,0,3)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_AXI_MASTER_CTRL_REG_0_REMOTE_READ_REQ_SIZE     VTSS_ENCODE_BITMASK(0,3)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_AXI_MASTER_CTRL_REG_0_REMOTE_READ_REQ_SIZE(x)  VTSS_EXTRACT_BITFIELD(x,0,3)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_AXI_MASTER_CTRL_REG_1  VTSS_IOREG(VTSS_TO_PCIE_EP,0x207)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_AXI_MASTER_CTRL_REG_1_RESIZE_MASTER_RESPONSE  VTSS_BIT(0)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_MISC_CONTROL_1  VTSS_IOREG(VTSS_TO_PCIE_EP,0x22f)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_MISC_CONTROL_1_DBI_RO_WR_EN  VTSS_BIT(0)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_AMBA_ERROR_RESPONSE_DEFAULT  VTSS_IOREG(VTSS_TO_PCIE_EP,0x234)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_AMBA_ERROR_RESPONSE_DEFAULT_AMBA_ERROR_RESPONSE_DEFAULT(x)  VTSS_ENCODE_BITFIELD(x,0,4)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_AMBA_ERROR_RESPONSE_DEFAULT_AMBA_ERROR_RESPONSE_DEFAULT     VTSS_ENCODE_BITMASK(0,4)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_AMBA_ERROR_RESPONSE_DEFAULT_AMBA_ERROR_RESPONSE_DEFAULT(x)  VTSS_EXTRACT_BITFIELD(x,0,4)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_REGION  VTSS_IOREG(VTSS_TO_PCIE_EP,0x240)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_REGION_ATU_DIRECTION  VTSS_BIT(31)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_REGION_ATU_IDX(x)  VTSS_ENCODE_BITFIELD(x,0,3)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_REGION_ATU_IDX     VTSS_ENCODE_BITMASK(0,3)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_REGION_ATU_IDX(x)  VTSS_EXTRACT_BITFIELD(x,0,3)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_CFG1  VTSS_IOREG(VTSS_TO_PCIE_EP,0x241)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_CFG1_ATU_FN(x)  VTSS_ENCODE_BITFIELD(x,20,5)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_CFG1_ATU_FN     VTSS_ENCODE_BITMASK(20,5)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_CFG1_ATU_FN(x)  VTSS_EXTRACT_BITFIELD(x,20,5)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_CFG1_ATU_AT(x)  VTSS_ENCODE_BITFIELD(x,16,2)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_CFG1_ATU_AT     VTSS_ENCODE_BITMASK(16,2)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_CFG1_ATU_AT(x)  VTSS_EXTRACT_BITFIELD(x,16,2)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_CFG1_ATU_ATTR(x)  VTSS_ENCODE_BITFIELD(x,9,2)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_CFG1_ATU_ATTR     VTSS_ENCODE_BITMASK(9,2)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_CFG1_ATU_ATTR(x)  VTSS_EXTRACT_BITFIELD(x,9,2)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_CFG1_ATU_TD  VTSS_BIT(8)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_CFG1_ATU_TC(x)  VTSS_ENCODE_BITFIELD(x,5,3)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_CFG1_ATU_TC     VTSS_ENCODE_BITMASK(5,3)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_CFG1_ATU_TC(x)  VTSS_EXTRACT_BITFIELD(x,5,3)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_CFG1_ATU_TYPE(x)  VTSS_ENCODE_BITFIELD(x,0,5)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_CFG1_ATU_TYPE     VTSS_ENCODE_BITMASK(0,5)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_CFG1_ATU_TYPE(x)  VTSS_EXTRACT_BITFIELD(x,0,5)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_CFG2  VTSS_IOREG(VTSS_TO_PCIE_EP,0x242)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_CFG2_ATU_REGION_ENA  VTSS_BIT(31)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_CFG2_ATU_INVERT_ENA  VTSS_BIT(29)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_CFG2_ATU_CFG_SHIFT_ENA  VTSS_BIT(28)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_CFG2_ATU_FN_MATCH_ENA  VTSS_BIT(19)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_CFG2_ATU_MSG_CODE(x)  VTSS_ENCODE_BITFIELD(x,0,8)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_CFG2_ATU_MSG_CODE     VTSS_ENCODE_BITMASK(0,8)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_CFG2_ATU_MSG_CODE(x)  VTSS_EXTRACT_BITFIELD(x,0,8)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_BASE_ADDR_LOW  VTSS_IOREG(VTSS_TO_PCIE_EP,0x243)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_BASE_ADDR_LOW_ATU_BASE_ADDR_LOW(x)  VTSS_ENCODE_BITFIELD(x,16,16)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_BASE_ADDR_LOW_ATU_BASE_ADDR_LOW     VTSS_ENCODE_BITMASK(16,16)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_BASE_ADDR_LOW_ATU_BASE_ADDR_LOW(x)  VTSS_EXTRACT_BITFIELD(x,16,16)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_BASE_ADDR_HIGH  VTSS_IOREG(VTSS_TO_PCIE_EP,0x244)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_LIMIT_ADDR  VTSS_IOREG(VTSS_TO_PCIE_EP,0x245)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_LIMIT_ADDR_ATU_LIMIT_ADDR(x)  VTSS_ENCODE_BITFIELD(x,16,16)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_LIMIT_ADDR_ATU_LIMIT_ADDR     VTSS_ENCODE_BITMASK(16,16)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_LIMIT_ADDR_ATU_LIMIT_ADDR(x)  VTSS_EXTRACT_BITFIELD(x,16,16)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_LIMIT_ADDR_RESERVED_3(x)  VTSS_ENCODE_BITFIELD(x,0,16)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_LIMIT_ADDR_RESERVED_3     VTSS_ENCODE_BITMASK(0,16)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_LIMIT_ADDR_RESERVED_3(x)  VTSS_EXTRACT_BITFIELD(x,0,16)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_TGT_ADDR_LOW  VTSS_IOREG(VTSS_TO_PCIE_EP,0x246)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_TGT_ADDR_LOW_ATU_TGT_ADDR_LOW(x)  VTSS_ENCODE_BITFIELD(x,16,16)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_TGT_ADDR_LOW_ATU_TGT_ADDR_LOW     VTSS_ENCODE_BITMASK(16,16)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_TGT_ADDR_LOW_ATU_TGT_ADDR_LOW(x)  VTSS_EXTRACT_BITFIELD(x,16,16)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_TGT_ADDR_HIGH  VTSS_IOREG(VTSS_TO_PCIE_EP,0x247)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_CFG3  VTSS_IOREG(VTSS_TO_PCIE_EP,0x248)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_CFG3_VF_ACTIVE  VTSS_BIT(31)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_ATU_CFG3_VF_NUMBER  VTSS_BIT(0)

#define VTSS_PCIE_PCIE_USP_PF0_PORT_LOGIC_AUX_CLK_FREQ  VTSS_IOREG(VTSS_TO_PCIE_EP,0x2d0)
#define  VTSS_F_PCIE_PCIE_USP_PF0_PORT_LOGIC_AUX_CLK_FREQ_AUX_CLK_FREQ(x)  VTSS_ENCODE_BITFIELD(x,0,10)
#define  VTSS_M_PCIE_PCIE_USP_PF0_PORT_LOGIC_AUX_CLK_FREQ_AUX_CLK_FREQ     VTSS_ENCODE_BITMASK(0,10)
#define  VTSS_X_PCIE_PCIE_USP_PF0_PORT_LOGIC_AUX_CLK_FREQ_AUX_CLK_FREQ(x)  VTSS_EXTRACT_BITFIELD(x,0,10)


#endif /* _VTSS_JAGUAR2_REGS_PCIE_H_ */
