m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dC:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/For_Loop_Verilog/simulation/modelsim
vFor_Loop_Verilog
Z1 !s110 1714719976
!i10b 1
!s100 IS?nMz<jQXc0LlSn95WnZ2
I;e5K8MIjRcTC5:QzIT<2E3
Z2 VDg1SIo80bB@j0V0VzS_@n1
R0
w1714719810
8C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/For_Loop_Verilog/For_Loop_Verilog.v
FC:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/For_Loop_Verilog/For_Loop_Verilog.v
L0 1
Z3 OV;L;10.5b;63
r1
!s85 0
31
Z4 !s108 1714719976.000000
!s107 C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/For_Loop_Verilog/For_Loop_Verilog.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/For_Loop_Verilog|C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/For_Loop_Verilog/For_Loop_Verilog.v|
!i113 1
Z5 o-vlog01compat -work work
!s92 -vlog01compat -work work +incdir+C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/For_Loop_Verilog
Z6 tCvgOpt 0
n@for_@loop_@verilog
vFor_Loop_Verilog_vlg_tst
R1
!i10b 1
!s100 ThGN4ElbczP8OTQemkoi>2
I8Yjz5L3Z5zQ1IbYW<akSi0
R2
R0
w1714719941
8C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/For_Loop_Verilog/simulation/modelsim/For_Loop_Verilog.vt
FC:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/For_Loop_Verilog/simulation/modelsim/For_Loop_Verilog.vt
L0 2
R3
r1
!s85 0
31
R4
!s107 C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/For_Loop_Verilog/simulation/modelsim/For_Loop_Verilog.vt|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/For_Loop_Verilog/simulation/modelsim|C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/For_Loop_Verilog/simulation/modelsim/For_Loop_Verilog.vt|
!i113 1
R5
!s92 -vlog01compat -work work +incdir+C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/For_Loop_Verilog/simulation/modelsim
R6
n@for_@loop_@verilog_vlg_tst
