---
title: 或与式
updated: 2022-05-28 
created: 2022-05-26 
---

![image1](image1-29.png)

![image2](image2-26.png)

![image3](image3-23.png)

![image4](image4-21.png)

![image5](image5-18.png)

或与式

![image6](image6-15.png)

组合逻辑：无记忆功能
![image7](image7-13.png)

![image8](image8-11.png)

![image9](image9-11.png)

A A' 冒险就不一定是0 会产生毛刺
A+A' 不一定是1 。。。。

![image10](image10-11.png)

![image11](image11-10.png)

加入选通信号，，等稳定在选通

![image12](image12-10.png)

![image13](image13-9.png)

![image14](image14-6.png)
双稳态改进-->触发器的底层
![image15](image15-5.png)

**S=0 R=1 q置0 s高有效**

![image16](image16-4.png)

**S=1 R=0 q置1 s高有效**

![image17](image17-4.png)

**1 1**

![image18](image18-3.png)

![image19](image19-3.png)

![image20](image20-3.png)

![image21](image21-3.png)
**寄存器就是由锁存器构成**
**锁存器电平触发**
**寄存器边沿触发**

触发器
触发方式：
电平 边沿 脉冲

**d电平触发的d触发器**
![image22](image22-1.png)

![image23](image23-1.png)

![image24](image24-1.png)

![image25](image25-1.png)

边沿触发器
![image26](image26-1.png)

![image27](image27.png)

![image28](image28.png)

取决于q q=0 接收j的值，q=1 接收k非的值
![image29](image29.png)

时序逻辑电路

![image30](image30.png)

