{
  "module_name": "malidp_regs.h",
  "hash_id": "fd1808b46c3975f4e855f60fd86ebd065349bbdc43f1a4a9e2e8664b45b3159a",
  "original_prompt": "Ingested from linux-6.6.14/drivers/gpu/drm/arm/malidp_regs.h",
  "human_readable_source": " \n \n\n#ifndef __MALIDP_REGS_H__\n#define __MALIDP_REGS_H__\n\n \n\n \n#define MALIDP_DE_IRQ_UNDERRUN\t\t\t(1 << 0)\n\n#define MALIDP500_DE_IRQ_AXI_ERR\t\t(1 << 4)\n#define MALIDP500_DE_IRQ_VSYNC\t\t\t(1 << 5)\n#define MALIDP500_DE_IRQ_PROG_LINE\t\t(1 << 6)\n#define MALIDP500_DE_IRQ_SATURATION\t\t(1 << 7)\n#define MALIDP500_DE_IRQ_CONF_VALID\t\t(1 << 8)\n#define MALIDP500_DE_IRQ_CONF_MODE\t\t(1 << 11)\n#define MALIDP500_DE_IRQ_CONF_ACTIVE\t\t(1 << 17)\n#define MALIDP500_DE_IRQ_PM_ACTIVE\t\t(1 << 18)\n#define MALIDP500_DE_IRQ_TESTMODE_ACTIVE\t(1 << 19)\n#define MALIDP500_DE_IRQ_FORCE_BLNK_ACTIVE\t(1 << 24)\n#define MALIDP500_DE_IRQ_AXI_BUSY\t\t(1 << 28)\n#define MALIDP500_DE_IRQ_GLOBAL\t\t\t(1 << 31)\n#define MALIDP500_SE_IRQ_CONF_MODE\t\t(1 << 0)\n#define MALIDP500_SE_IRQ_CONF_VALID\t\t(1 << 4)\n#define MALIDP500_SE_IRQ_INIT_BUSY\t\t(1 << 5)\n#define MALIDP500_SE_IRQ_AXI_ERROR\t\t(1 << 8)\n#define MALIDP500_SE_IRQ_OVERRUN\t\t(1 << 9)\n#define MALIDP500_SE_IRQ_PROG_LINE1\t\t(1 << 12)\n#define MALIDP500_SE_IRQ_PROG_LINE2\t\t(1 << 13)\n#define MALIDP500_SE_IRQ_CONF_ACTIVE\t\t(1 << 17)\n#define MALIDP500_SE_IRQ_PM_ACTIVE\t\t(1 << 18)\n#define MALIDP500_SE_IRQ_AXI_BUSY\t\t(1 << 28)\n#define MALIDP500_SE_IRQ_GLOBAL\t\t\t(1 << 31)\n\n#define MALIDP550_DE_IRQ_SATURATION\t\t(1 << 8)\n#define MALIDP550_DE_IRQ_VSYNC\t\t\t(1 << 12)\n#define MALIDP550_DE_IRQ_PROG_LINE\t\t(1 << 13)\n#define MALIDP550_DE_IRQ_AXI_ERR\t\t(1 << 16)\n#define MALIDP550_SE_IRQ_EOW\t\t\t(1 << 0)\n#define MALIDP550_SE_IRQ_AXI_ERR\t\t(1 << 16)\n#define MALIDP550_SE_IRQ_OVR\t\t\t(1 << 17)\n#define MALIDP550_SE_IRQ_IBSY\t\t\t(1 << 18)\n#define MALIDP550_DC_IRQ_CONF_VALID\t\t(1 << 0)\n#define MALIDP550_DC_IRQ_CONF_MODE\t\t(1 << 4)\n#define MALIDP550_DC_IRQ_CONF_ACTIVE\t\t(1 << 16)\n#define MALIDP550_DC_IRQ_DE\t\t\t(1 << 20)\n#define MALIDP550_DC_IRQ_SE\t\t\t(1 << 24)\n\n#define MALIDP650_DE_IRQ_DRIFT\t\t\t(1 << 4)\n#define MALIDP650_DE_IRQ_ACEV1\t\t\t(1 << 17)\n#define MALIDP650_DE_IRQ_ACEV2\t\t\t(1 << 18)\n#define MALIDP650_DE_IRQ_ACEG\t\t\t(1 << 19)\n#define MALIDP650_DE_IRQ_AXIEP\t\t\t(1 << 28)\n\n \n#define   MALIDP_CFG_VALID\t\t(1 << 0)\n#define   MALIDP_DISP_FUNC_GAMMA\t(1 << 0)\n#define   MALIDP_DISP_FUNC_CADJ\t\t(1 << 4)\n#define   MALIDP_DISP_FUNC_ILACED\t(1 << 8)\n#define   MALIDP_SCALE_ENGINE_EN\t(1 << 16)\n#define   MALIDP_SE_MEMWRITE_EN\t\t(2 << 5)\n\n \n#define MALIDP_REG_STATUS\t\t0x00000\n#define MALIDP_REG_SETIRQ\t\t0x00004\n#define MALIDP_REG_MASKIRQ\t\t0x00008\n#define MALIDP_REG_CLEARIRQ\t\t0x0000c\n\n \n#define MALIDP_DE_CORE_ID\t\t0x00018\n#define MALIDP_DE_DISPLAY_FUNC\t\t0x00020\n\n \n#define MALIDP_DE_H_TIMINGS\t\t0x0\n#define MALIDP_DE_V_TIMINGS\t\t0x4\n#define MALIDP_DE_SYNC_WIDTH\t\t0x8\n#define MALIDP_DE_HV_ACTIVE\t\t0xc\n\n \n#define MALIDP_DE_LG_STRIDE\t\t0x18\n#define MALIDP_DE_LV_STRIDE0\t\t0x18\n#define MALIDP550_DE_LS_R1_STRIDE\t0x28\n\n \n#define MALIDP_DE_H_FRONTPORCH(x)\t(((x) & 0xfff) << 0)\n#define MALIDP_DE_H_BACKPORCH(x)\t(((x) & 0x3ff) << 16)\n#define MALIDP500_DE_V_FRONTPORCH(x)\t(((x) & 0xff) << 0)\n#define MALIDP550_DE_V_FRONTPORCH(x)\t(((x) & 0xfff) << 0)\n#define MALIDP_DE_V_BACKPORCH(x)\t(((x) & 0xff) << 16)\n#define MALIDP_DE_H_SYNCWIDTH(x)\t(((x) & 0x3ff) << 0)\n#define MALIDP_DE_V_SYNCWIDTH(x)\t(((x) & 0xff) << 16)\n#define MALIDP_DE_H_ACTIVE(x)\t\t(((x) & 0x1fff) << 0)\n#define MALIDP_DE_V_ACTIVE(x)\t\t(((x) & 0x1fff) << 16)\n\n#define MALIDP_PRODUCT_ID(__core_id) ((u32)(__core_id) >> 16)\n\n \n#define MALIDP_COLOR_ADJ_COEF\t\t0x00000\n#define MALIDP_COEF_TABLE_ADDR\t\t0x00030\n#define MALIDP_COEF_TABLE_DATA\t\t0x00034\n\n \n#define   MALIDP_SE_SCALING_EN\t\t\t(1 << 0)\n#define   MALIDP_SE_ALPHA_EN\t\t\t(1 << 1)\n#define   MALIDP_SE_ENH_MASK\t\t\t3\n#define   MALIDP_SE_ENH(x)\t\t\t(((x) & MALIDP_SE_ENH_MASK) << 2)\n#define   MALIDP_SE_RGBO_IF_EN\t\t\t(1 << 4)\n#define   MALIDP550_SE_CTL_SEL_MASK\t\t7\n#define   MALIDP550_SE_CTL_VCSEL(x) \\\n\t\t(((x) & MALIDP550_SE_CTL_SEL_MASK) << 20)\n#define   MALIDP550_SE_CTL_HCSEL(x) \\\n\t\t(((x) & MALIDP550_SE_CTL_SEL_MASK) << 16)\n\n \n#define MALIDP_SE_LAYER_CONTROL\t\t\t0x14\n#define   MALIDP_SE_L0_IN_SIZE\t\t\t0x00\n#define   MALIDP_SE_L0_OUT_SIZE\t\t\t0x04\n#define   MALIDP_SE_SET_V_SIZE(x)\t\t(((x) & 0x1fff) << 16)\n#define   MALIDP_SE_SET_H_SIZE(x)\t\t(((x) & 0x1fff) << 0)\n#define MALIDP_SE_SCALING_CONTROL\t\t0x24\n#define   MALIDP_SE_H_INIT_PH\t\t\t0x00\n#define   MALIDP_SE_H_DELTA_PH\t\t\t0x04\n#define   MALIDP_SE_V_INIT_PH\t\t\t0x08\n#define   MALIDP_SE_V_DELTA_PH\t\t\t0x0c\n#define   MALIDP_SE_COEFFTAB_ADDR\t\t0x10\n#define     MALIDP_SE_COEFFTAB_ADDR_MASK\t0x7f\n#define     MALIDP_SE_V_COEFFTAB\t\t(1 << 8)\n#define     MALIDP_SE_H_COEFFTAB\t\t(1 << 9)\n#define     MALIDP_SE_SET_V_COEFFTAB_ADDR(x) \\\n\t\t(MALIDP_SE_V_COEFFTAB | ((x) & MALIDP_SE_COEFFTAB_ADDR_MASK))\n#define     MALIDP_SE_SET_H_COEFFTAB_ADDR(x) \\\n\t\t(MALIDP_SE_H_COEFFTAB | ((x) & MALIDP_SE_COEFFTAB_ADDR_MASK))\n#define   MALIDP_SE_COEFFTAB_DATA\t\t0x14\n#define     MALIDP_SE_COEFFTAB_DATA_MASK\t0x3fff\n#define     MALIDP_SE_SET_COEFFTAB_DATA(x) \\\n\t\t((x) & MALIDP_SE_COEFFTAB_DATA_MASK)\n \n#define MALIDP_SE_IMAGE_ENH\t\t\t0x3C\n \n#define     MALIDP_SE_ENH_LOW_LEVEL\t\t24\n#define     MALIDP_SE_ENH_HIGH_LEVEL\t\t63\n#define     MALIDP_SE_ENH_LIMIT_MASK\t\t0xfff\n#define     MALIDP_SE_SET_ENH_LIMIT_LOW(x) \\\n\t\t((x) & MALIDP_SE_ENH_LIMIT_MASK)\n#define     MALIDP_SE_SET_ENH_LIMIT_HIGH(x) \\\n\t\t(((x) & MALIDP_SE_ENH_LIMIT_MASK) << 16)\n#define   MALIDP_SE_ENH_COEFF0\t\t\t0x04\n\n\n \n#define MALIDP_MW_FORMAT\t\t0x00000\n#define MALIDP_MW_P1_STRIDE\t\t0x00004\n#define MALIDP_MW_P2_STRIDE\t\t0x00008\n#define MALIDP_MW_P1_PTR_LOW\t\t0x0000c\n#define MALIDP_MW_P1_PTR_HIGH\t\t0x00010\n#define MALIDP_MW_P2_PTR_LOW\t\t0x0002c\n#define MALIDP_MW_P2_PTR_HIGH\t\t0x00030\n\n \n#define MALIDP500_ADDR_SPACE_SIZE\t0x01000\n#define MALIDP500_DC_BASE\t\t0x00000\n#define MALIDP500_DC_CONTROL\t\t0x0000c\n#define   MALIDP500_DC_CONFIG_REQ\t(1 << 17)\n#define   MALIDP500_HSYNCPOL\t\t(1 << 20)\n#define   MALIDP500_VSYNCPOL\t\t(1 << 21)\n#define   MALIDP500_DC_CLEAR_MASK\t0x300fff\n#define MALIDP500_DE_LINE_COUNTER\t0x00010\n#define MALIDP500_DE_AXI_CONTROL\t0x00014\n#define MALIDP500_DE_SECURE_CTRL\t0x0001c\n#define MALIDP500_DE_CHROMA_KEY\t\t0x00024\n#define MALIDP500_TIMINGS_BASE\t\t0x00028\n\n#define MALIDP500_CONFIG_3D\t\t0x00038\n#define MALIDP500_BGND_COLOR\t\t0x0003c\n#define MALIDP500_OUTPUT_DEPTH\t\t0x00044\n#define MALIDP500_COEFFS_BASE\t\t0x00078\n\n \n#define MALIDP500_LV_YUV2RGB\t\t((s16)(-0xB8))\n#define MALIDP500_DE_LV_BASE\t\t0x00100\n#define MALIDP500_DE_LV_PTR_BASE\t0x00124\n#define MALIDP500_DE_LV_AD_CTRL\t\t0x00400\n#define MALIDP500_DE_LG1_BASE\t\t0x00200\n#define MALIDP500_DE_LG1_PTR_BASE\t0x0021c\n#define MALIDP500_DE_LG1_AD_CTRL\t0x0040c\n#define MALIDP500_DE_LG2_BASE\t\t0x00300\n#define MALIDP500_DE_LG2_PTR_BASE\t0x0031c\n#define MALIDP500_DE_LG2_AD_CTRL\t0x00418\n#define MALIDP500_SE_BASE\t\t0x00c00\n#define MALIDP500_SE_CONTROL\t\t0x00c0c\n#define MALIDP500_SE_MEMWRITE_OUT_SIZE\t0x00c2c\n#define MALIDP500_SE_RGB_YUV_COEFFS\t0x00C74\n#define MALIDP500_SE_MEMWRITE_BASE\t0x00e00\n#define MALIDP500_DC_IRQ_BASE\t\t0x00f00\n#define MALIDP500_CONFIG_VALID\t\t0x00f00\n#define MALIDP500_CONFIG_ID\t\t0x00fd4\n\n \n#define MALIDP500_RQOS_QUALITY          0x00500\n\n \n#define MALIDP550_ADDR_SPACE_SIZE\t0x10000\n#define MALIDP550_DE_CONTROL\t\t0x00010\n#define MALIDP550_DE_LINE_COUNTER\t0x00014\n#define MALIDP550_DE_AXI_CONTROL\t0x00018\n#define MALIDP550_DE_QOS\t\t0x0001c\n#define MALIDP550_TIMINGS_BASE\t\t0x00030\n#define MALIDP550_HSYNCPOL\t\t(1 << 12)\n#define MALIDP550_VSYNCPOL\t\t(1 << 28)\n\n#define MALIDP550_DE_DISP_SIDEBAND\t0x00040\n#define MALIDP550_DE_BGND_COLOR\t\t0x00044\n#define MALIDP550_DE_OUTPUT_DEPTH\t0x0004c\n#define MALIDP550_COEFFS_BASE\t\t0x00050\n#define MALIDP550_LV_YUV2RGB\t\t0x00084\n#define MALIDP550_DE_LV1_BASE\t\t0x00100\n#define MALIDP550_DE_LV1_PTR_BASE\t0x00124\n#define MALIDP550_DE_LV1_AD_CTRL\t0x001B8\n#define MALIDP550_DE_LV2_BASE\t\t0x00200\n#define MALIDP550_DE_LV2_PTR_BASE\t0x00224\n#define MALIDP550_DE_LV2_AD_CTRL\t0x002B8\n#define MALIDP550_DE_LG_BASE\t\t0x00300\n#define MALIDP550_DE_LG_PTR_BASE\t0x0031c\n#define MALIDP550_DE_LG_AD_CTRL\t\t0x00330\n#define MALIDP550_DE_LS_BASE\t\t0x00400\n#define MALIDP550_DE_LS_PTR_BASE\t0x0042c\n#define MALIDP550_DE_PERF_BASE\t\t0x00500\n#define MALIDP550_SE_BASE\t\t0x08000\n#define MALIDP550_SE_CONTROL\t\t0x08010\n#define   MALIDP550_SE_MEMWRITE_ONESHOT\t(1 << 7)\n#define MALIDP550_SE_MEMWRITE_OUT_SIZE\t0x08030\n#define MALIDP550_SE_RGB_YUV_COEFFS\t0x08078\n#define MALIDP550_SE_MEMWRITE_BASE\t0x08100\n#define MALIDP550_DC_BASE\t\t0x0c000\n#define MALIDP550_DC_CONTROL\t\t0x0c010\n#define   MALIDP550_DC_CONFIG_REQ\t(1 << 16)\n#define MALIDP550_CONFIG_VALID\t\t0x0c014\n#define MALIDP550_CONFIG_ID\t\t0x0ffd4\n\n \n#define MALIDP650_DE_LV_MMU_CTRL\t0x000D0\n#define MALIDP650_DE_LG_MMU_CTRL\t0x00048\n#define MALIDP650_DE_LS_MMU_CTRL\t0x00078\n\n \n#define MALIDP_MMU_CTRL_EN\t\t(1 << 0)\n#define MALIDP_MMU_CTRL_MODE\t\t(1 << 4)\n#define MALIDP_MMU_CTRL_PX_PS(x)\t(1 << (8 + (x)))\n#define MALIDP_MMU_CTRL_PP_NUM_REQ(x)\t(((x) & 0x7f) << 12)\n\n \n \n#define MALIDP_AD_CROP_H                0x4\n#define MALIDP_AD_CROP_V                0x8\n#define MALIDP_AD_END_PTR_LOW           0xc\n#define MALIDP_AD_END_PTR_HIGH          0x10\n\n \n#define MALIDP_AD_EN                    BIT(0)\n#define MALIDP_AD_YTR                   BIT(4)\n#define MALIDP_AD_BS                    BIT(8)\n#define MALIDP_AD_CROP_RIGHT_OFFSET     16\n#define MALIDP_AD_CROP_BOTTOM_OFFSET    16\n\n \n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}