<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(670,230)" to="(670,290)"/>
    <wire from="(460,370)" to="(630,370)"/>
    <wire from="(50,390)" to="(400,390)"/>
    <wire from="(50,80)" to="(50,170)"/>
    <wire from="(450,270)" to="(510,270)"/>
    <wire from="(350,160)" to="(390,160)"/>
    <wire from="(90,290)" to="(390,290)"/>
    <wire from="(130,120)" to="(350,120)"/>
    <wire from="(640,230)" to="(670,230)"/>
    <wire from="(350,200)" to="(350,230)"/>
    <wire from="(510,180)" to="(510,210)"/>
    <wire from="(510,250)" to="(590,250)"/>
    <wire from="(630,330)" to="(710,330)"/>
    <wire from="(90,100)" to="(90,170)"/>
    <wire from="(230,250)" to="(390,250)"/>
    <wire from="(50,240)" to="(50,390)"/>
    <wire from="(820,310)" to="(860,310)"/>
    <wire from="(260,350)" to="(400,350)"/>
    <wire from="(140,230)" to="(350,230)"/>
    <wire from="(260,80)" to="(260,350)"/>
    <wire from="(450,180)" to="(510,180)"/>
    <wire from="(510,210)" to="(590,210)"/>
    <wire from="(760,310)" to="(790,310)"/>
    <wire from="(130,120)" to="(130,170)"/>
    <wire from="(630,330)" to="(630,370)"/>
    <wire from="(90,100)" to="(230,100)"/>
    <wire from="(50,80)" to="(260,80)"/>
    <wire from="(230,100)" to="(230,250)"/>
    <wire from="(670,290)" to="(710,290)"/>
    <wire from="(350,120)" to="(350,160)"/>
    <wire from="(510,250)" to="(510,270)"/>
    <wire from="(90,240)" to="(90,290)"/>
    <wire from="(350,200)" to="(390,200)"/>
    <comp lib="1" loc="(460,370)" name="XOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(450,180)" name="XOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(130,170)" name="Pin">
      <a name="facing" val="north"/>
      <a name="tristate" val="false"/>
      <a name="label" val="X0"/>
    </comp>
    <comp lib="6" loc="(114,25)" name="Text">
      <a name="text" val="Rodolfo Herman 451612"/>
    </comp>
    <comp lib="1" loc="(640,230)" name="OR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="6" loc="(837,270)" name="Text">
      <a name="text" val="Diferentes = 0"/>
    </comp>
    <comp lib="6" loc="(391,50)" name="Text">
      <a name="text" val="Comparador de Igualdade"/>
    </comp>
    <comp lib="1" loc="(820,310)" name="NOT Gate"/>
    <comp lib="0" loc="(50,240)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="Y2"/>
    </comp>
    <comp lib="1" loc="(760,310)" name="OR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(140,230)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="Y0"/>
    </comp>
    <comp lib="0" loc="(90,240)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="Y1"/>
    </comp>
    <comp lib="0" loc="(860,310)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="6" loc="(849,250)" name="Text">
      <a name="text" val="Iguais = 1"/>
    </comp>
    <comp lib="1" loc="(450,270)" name="XOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(90,170)" name="Pin">
      <a name="facing" val="north"/>
      <a name="tristate" val="false"/>
      <a name="label" val="X1"/>
    </comp>
    <comp lib="0" loc="(50,170)" name="Pin">
      <a name="facing" val="north"/>
      <a name="tristate" val="false"/>
      <a name="label" val="X2"/>
    </comp>
  </circuit>
</project>
