# 数字集成电路
## 关于课设
平时成绩占比40%，其中大部分是课设和作业，最后打分可以看出平时成绩的差距很大，希望学弟学妹能在课设上多花些功夫，多一点自己的思考，太简单的设计很难拿到高分，还有就是注意一下课设的格式，有原理有仿真，内容要丰富。
## 关于考试
考试难度没有想象中那么高，但是得分很不容易，吴老的出卷质量非常高，有坑也有比较有创新的题目，有很多细节需要重点关注，且体量大时间紧迫，所以我的回忆可能比较支离破碎。
### 复习建议
吴老一般会有一个复习课，复习课里面讲的内容非常重要，极大概率是考点
### 2022考试回忆录
#### 一、填空
- 电路延时和什么有关
- 同或实现

#### 二、简答
- DLatch和DFF
- 三个可编程逻辑CPLD
- 钟控逻辑和DL区别
- INV对称设计好处

#### 三、画图
- NMOS、PMOS电阻随输入电压变化，传1or0
- 或非RS锁存器，能否其中一个用与非替代

#### 四、分析
- 全差分分析，原理，传1、0哪个快
- 同步特点好处，模五计数器，波形图，影响速度的主要因素
- 可编程画圈圈
- 超前进位加法器原理
- 逻辑门实现和CMOS实现，优化一下电路

### 附录
下面给出吴老在改卷后的原话（玉音放送）

一 填充题  相对简单，满分不少。这题总体得分率较高

二、简答题：
1.题目较容易，大部分同学都能得高分
2.题目较容易，大部分同学能拿到一多半分。但第一问为什么说传输门静态组合逻辑时CMOS组合逻辑的拓展得分率较低。
3.题目中等偏上，考察的点较多，因此回答全的较少，得分情况一般。
4.基本都能拿4分，扣分点在于实际应用中判断如何选取Latch或DFF上。
5.很多同学认为PLA更为灵活，就认为CPLD是由PLA演变而言的，但并不是如此。

三、作图分析题：
1.题目较容易，与平时作业类似，得分率高。
2.题目较难，得分率较低，普遍3-4分。第一问要求画出N、P两种传输门导通电阻随传输信号的变化曲线得分率很低，0分选手很多，极个别同学能拿到4分；第二问第三问较简单，得分率较高。
四、组合逻辑设计与分析
1.大家对题目的理解不够到位且忽视细节。题目已经限定绘制CMOS组合逻辑图，大部分同学能在第二小问都给出限定范围内的优化方法，但还有小部分同学出现明显错误。此外，感觉大家前后知识点练习不够紧密，与门和与项的区别在课程后期多有强调，很遗憾大家没有把这个知识点和CMOS组合逻辑的知识点练习起来。
2.大部分同学都能回答出F1与F2的表达式，但是只有极个别同学能答出首问中关于这个结构能够消除高阻态的特点，第三问中大部分同学都能回答出延时不同，但是大部分同学都是考虑到并联串联逻辑电路的区别（回答出这点的给了一分，现有答案没提到这点），极个别能回答出出1速度快于出0速度。

五、控制逻辑设计
1.基础题，大家回答的都不错。
2.有部分同学把bit信号与word概念搞混了。失分率较高，大家回答题目时，将word位的寻址线和所有bit需要的寻址线数量搞混了，或表达错误。10位寻址线，很多同学回答成了14位寻址线。对于寻址线排布，大家也没有回答出核心原因（正方形面积最小）。

六、时序逻辑设计
整体得分率不错，大家有认真复习过该知识点。
1、基本都能回答正确。
2、大家对二者在性能上（延迟）的区别理解不到位。
3、很多同学想采用RS复位，但是却忘记了其检测状态只会短暂出现一次，绘制时没有明确标出。还有很多同学采用Q值复位，但是状态循环图中，检测态标记错误。
4、电路图的绘制错误百出，可能因为时间问题，大家在绘制时很慌乱，在置位复位方面失分严重。另外很多同学绘制的电路图和3问中绘制的状态转移图不匹配。也有部分同学在绘制波形图时忘记电路是“模5”的设置了，画成了模8减法计数器的波形图。
5、大家对题目理解不到位，部分同学误以为题目考点是DFF的信号建立时间和信号保持时间。

