#Substrate Graph
# noVertices
40
# noArcs
126
# Vertices: id availableCpu routingCapacity isCenter
0 124 124 1
1 637 637 1
2 637 637 1
3 100 100 0
4 125 125 0
5 100 100 0
6 150 150 0
7 150 150 0
8 405 405 1
9 479 479 1
10 261 261 1
11 124 124 1
12 150 150 0
13 710 710 1
14 279 279 1
15 150 150 0
16 562 562 1
17 150 150 0
18 150 150 0
19 125 125 0
20 150 150 0
21 661 661 1
22 450 450 1
23 450 450 1
24 624 624 1
25 150 150 0
26 125 125 0
27 243 243 1
28 125 125 0
29 230 230 1
30 124 124 1
31 279 279 1
32 150 150 0
33 150 150 0
34 150 150 0
35 150 150 0
36 150 150 0
37 473 473 1
38 150 150 0
39 124 124 1
# Arcs: idS idT delay bandwidth
0 1 7 62
0 2 7 62
3 4 15 50
3 5 15 50
7 1 4 75
7 2 4 75
9 10 1 93
9 11 1 62
9 12 1 75
9 13 1 156
9 14 1 93
15 10 1 75
15 13 1 75
16 17 1 75
16 18 1 75
16 19 1 75
16 20 1 75
16 6 1 75
16 21 1 187
22 23 1 125
22 24 5 125
22 25 1 75
22 1 1 125
26 27 1 75
26 19 4 50
27 26 1 75
27 6 4 75
27 14 6 93
14 27 6 93
14 13 1 93
14 9 1 93
11 9 1 62
11 13 1 62
30 24 1 62
30 8 1 62
21 18 1 75
21 24 5 156
21 17 1 75
21 16 1 187
21 20 1 75
21 31 1 93
13 15 1 75
13 10 1 93
13 11 1 62
13 12 1 75
13 24 3 156
13 9 1 156
13 14 1 93
2 0 7 62
2 32 3 75
2 33 2 75
2 34 2 75
2 35 5 75
2 36 8 75
2 23 1 125
2 7 4 75
32 1 3 75
32 2 3 75
1 0 7 62
1 32 3 75
1 33 2 75
1 34 2 75
1 22 1 125
1 35 5 75
1 36 8 75
1 7 4 75
24 22 5 125
24 8 1 125
24 30 1 62
24 21 5 156
24 13 3 156
5 3 15 50
5 28 1 50
35 1 5 75
35 2 5 75
28 5 1 50
28 37 12 75
29 38 1 75
29 37 1 93
29 39 1 62
23 8 5 125
23 25 1 75
23 22 1 125
23 2 1 125
12 13 1 75
12 9 1 75
19 26 4 50
19 16 1 75
4 3 15 50
4 37 1 75
25 23 1 75
25 22 1 75
6 27 4 75
6 16 1 75
37 38 1 75
37 4 1 75
37 39 1 62
37 28 12 75
37 29 1 93
37 31 5 93
18 16 1 75
18 21 1 75
33 1 2 75
33 2 2 75
34 1 2 75
34 2 2 75
36 1 8 75
36 2 8 75
8 23 5 125
8 24 1 125
8 30 1 62
8 31 5 93
17 16 1 75
17 21 1 75
10 15 1 75
10 9 1 93
10 13 1 93
38 37 1 75
38 29 1 75
20 16 1 75
20 21 1 75
39 37 1 62
39 29 1 62
31 8 5 93
31 37 5 93
31 21 1 93
