# Digital-Logic-Design-Project
Prototyping and implementation of a greyscale image equalizer adopting field programmable logic gate arrays (FPGA) using Vivado (VHDL).
<br>
Here there is the report of the project (in Italian).

![](https://github.com/GianlucaRub/Digital-Logic-Design-Project/blob/main/Doc/Relazione_Progetto_di_Reti_Logiche.png?raw=true)
![](https://github.com/GianlucaRub/Digital-Logic-Design-Project/blob/main/Doc/Relazione_Progetto_di_Reti_Logiche-1.png?raw=true)
![](https://github.com/GianlucaRub/Digital-Logic-Design-Project/blob/main/Doc/Relazione_Progetto_di_Reti_Logiche-2.png?raw=true)
![](https://github.com/GianlucaRub/Digital-Logic-Design-Project/blob/main/Doc/Relazione_Progetto_di_Reti_Logiche-3.png?raw=true)
![](https://github.com/GianlucaRub/Digital-Logic-Design-Project/blob/main/Doc/Relazione_Progetto_di_Reti_Logiche-4.png?raw=true)
![](https://github.com/GianlucaRub/Digital-Logic-Design-Project/blob/main/Doc/Relazione_Progetto_di_Reti_Logiche-5.png?raw=true)
![](https://github.com/GianlucaRub/Digital-Logic-Design-Project/blob/main/Doc/Relazione_Progetto_di_Reti_Logiche-6.png?raw=true)
![](https://github.com/GianlucaRub/Digital-Logic-Design-Project/blob/main/Doc/Relazione_Progetto_di_Reti_Logiche-7.png?raw=true)
![](https://github.com/GianlucaRub/Digital-Logic-Design-Project/blob/main/Doc/Relazione_Progetto_di_Reti_Logiche-8.png?raw=true)
![](https://github.com/GianlucaRub/Digital-Logic-Design-Project/blob/main/Doc/Relazione_Progetto_di_Reti_Logiche-9.png?raw=true)
![](https://github.com/GianlucaRub/Digital-Logic-Design-Project/blob/main/Doc/Relazione_Progetto_di_Reti_Logiche-10.png?raw=true)
![](https://github.com/GianlucaRub/Digital-Logic-Design-Project/blob/main/Doc/Relazione_Progetto_di_Reti_Logiche-11.png?raw=true)
