s             clk       uppCL3[0]       7460 -2147483648 -2147483648       7460
s             clk       uppCL3[1]       7460 -2147483648 -2147483648       7460
s             clk       uppCL3[2]       7460 -2147483648 -2147483648       7460
s             clk       uppCL3[3]       5860 -2147483648 -2147483648       5860
s             clk       uppCL3[6]       7460 -2147483648 -2147483648       7460
s             clk       uppCL3[7]       7460 -2147483648 -2147483648       7460
s             clk       uppCL3[8]       7460 -2147483648 -2147483648       7460
s             clk       uppCL3[9]       5860 -2147483648 -2147483648       5860
s             clk       uppCL2[0]       7460 -2147483648 -2147483648       7460
s             clk       uppCL2[1]       7460 -2147483648 -2147483648       7460
s             clk       uppCL2[2]       7460 -2147483648 -2147483648       7460
s             clk       uppCL2[3]       5860 -2147483648 -2147483648       5860
s             clk       uppCL2[6]       7460 -2147483648 -2147483648       7460
s             clk       uppCL2[7]       7460 -2147483648 -2147483648       7460
s             clk       uppCL2[8]       7460 -2147483648 -2147483648       7460
s             clk       uppCL2[9]       5860 -2147483648 -2147483648       5860
s             clk       uppCL1[0]       7460 -2147483648 -2147483648       7460
s             clk       uppCL1[1]       7460 -2147483648 -2147483648       7460
s             clk       uppCL1[2]       7460 -2147483648 -2147483648       7460
s             clk       uppCL1[3]       5860 -2147483648 -2147483648       5860
s             clk       uppCL1[6]       7460 -2147483648 -2147483648       7460
s             clk       uppCL1[7]       7460 -2147483648 -2147483648       7460
s             clk       uppCL1[8]       7460 -2147483648 -2147483648       7460
s             clk       uppCL1[9]       5860 -2147483648 -2147483648       5860
s             clk       uppCL0[0]       7460 -2147483648 -2147483648       7460
s             clk       uppCL0[1]       7460 -2147483648 -2147483648       7460
s             clk       uppCL0[2]       7460 -2147483648 -2147483648       7460
s             clk       uppCL0[3]       5860 -2147483648 -2147483648       5860
s             clk       uppCL0[6]       7460 -2147483648 -2147483648       7460
s             clk       uppCL0[7]       7460 -2147483648 -2147483648       7460
s             clk       uppCL0[8]       7460 -2147483648 -2147483648       7460
s             clk       uppCL0[9]       5860 -2147483648 -2147483648       5860
s             clk      winRank[0]      12360 -2147483648 -2147483648      12360
s             clk      winRank[1]      10710 -2147483648 -2147483648      10710
s             clk       lowCL3[0]       7460 -2147483648 -2147483648       7460
s             clk       lowCL3[1]       7460 -2147483648 -2147483648       7460
s             clk       lowCL3[2]       7460 -2147483648 -2147483648       7460
s             clk       lowCL3[3]       5860 -2147483648 -2147483648       5860
s             clk       lowCL2[0]       7460 -2147483648 -2147483648       7460
s             clk       lowCL2[1]       7460 -2147483648 -2147483648       7460
s             clk       lowCL2[2]       7460 -2147483648 -2147483648       7460
s             clk       lowCL2[3]       5860 -2147483648 -2147483648       5860
s             clk       lowCL1[0]       7460 -2147483648 -2147483648       7460
s             clk       lowCL1[1]       7460 -2147483648 -2147483648       7460
s             clk       lowCL1[2]       7460 -2147483648 -2147483648       7460
s             clk       lowCL1[3]       5860 -2147483648 -2147483648       5860
s             clk       lowCL0[0]       7460 -2147483648 -2147483648       7460
s             clk       lowCL0[1]       7460 -2147483648 -2147483648       7460
s             clk       lowCL0[2]       7460 -2147483648 -2147483648       7460
s             clk       lowCL0[3]       5860 -2147483648 -2147483648       5860
s             clk           rdCAS       7410 -2147483648 -2147483648       7410
s             clk      casSlot[1]       9060 -2147483648 -2147483648       9060
s             clk          p_3_in       4210 -2147483648 -2147483648       4210
t             clk mc_clb2phy_rden_upp[0]       1150 -2147483648 -2147483648       1150
t             clk mc_clb2phy_rden_upp[1]       1150 -2147483648 -2147483648       1150
t             clk mc_clb2phy_rden_upp[2]       1150 -2147483648 -2147483648       1150
t             clk mc_clb2phy_rden_upp[3]       1150 -2147483648 -2147483648       1150
t             clk mc_clb2phy_rden_upp[4]       1150 -2147483648 -2147483648       1150
t             clk mc_clb2phy_rden_upp[5]       1150 -2147483648 -2147483648       1150
t             clk mc_clb2phy_rden_upp[6]       1150 -2147483648 -2147483648       1150
t             clk mc_clb2phy_rden_upp[7]       1150 -2147483648 -2147483648       1150
t             clk mc_clb2phy_rden_low[0]       1150 -2147483648 -2147483648       1150
t             clk mc_clb2phy_rden_low[1]       1150 -2147483648 -2147483648       1150
t             clk mc_clb2phy_rden_low[2]       1150 -2147483648 -2147483648       1150
t             clk mc_clb2phy_rden_low[3]       1150 -2147483648 -2147483648       1150
