============================================================
  Generated by:           Genus(TM) Synthesis Solution 20.10-p001_1
  Generated on:           Nov 25 2024  10:29:06 pm
  Module:                 FADD_dual_mode_pipelined
  Technology library:     slow_vdd1v0 1.0
  Operating conditions:   PVT_0P9V_125C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

        Instance                 Module          Cell Count  Cell Area  Net Area   Total Area   Wireload  
----------------------------------------------------------------------------------------------------------
FADD_dual_mode_pipelined                               4821   7340.004     0.000     7340.004 <none> (D)  
  a_module               align_mantisa                  524    999.324     0.000      999.324 <none> (D)  
  e_module               Extract                        613   1008.558     0.000     1008.558 <none> (D)  
  n_module               Normalization                  470    844.398     0.000      844.398 <none> (D)  
  o_module               Operation                      547    969.570     0.000      969.570 <none> (D)  
  p0                     pipeline_extract_align         459    474.696     0.000      474.696 <none> (D)  
  p1                     pipeline_align_op              407    430.578     0.000      430.578 <none> (D)  
  p2                     pipeline_op_norm               248    255.816     0.000      255.816 <none> (D)  
  p3                     pipeline_norm_res              452    464.778     0.000      464.778 <none> (D)  
  p4                     pipeline_res_out               215    227.088     0.000      227.088 <none> (D)  
  r_module               Result_and_exception           846   1569.438     0.000     1569.438 <none> (D)  
  (D) = wireload is default in technology library
