Classic Timing Analyzer report for reloj
Mon Dec 04 14:30:53 2017
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk_50mhz'
  7. tco
  8. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                        ;
+------------------------------+-------+---------------+----------------------------------+---------------+--------------+------------+-----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From          ; To           ; From Clock ; To Clock  ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+---------------+--------------+------------+-----------+--------------+
; Worst-case tco               ; N/A   ; None          ; 8.298 ns                         ; interna       ; clk_1hz      ; clk_50mhz  ; --        ; 0            ;
; Clock Setup: 'clk_50mhz'     ; N/A   ; None          ; 232.13 MHz ( period = 4.308 ns ) ; contador1[17] ; contador1[0] ; clk_50mhz  ; clk_50mhz ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;               ;              ;            ;           ; 0            ;
+------------------------------+-------+---------------+----------------------------------+---------------+--------------+------------+-----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk_50mhz       ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk_50mhz'                                                                                                                                                                                                                   ;
+-----------------------------------------+-----------------------------------------------------+---------------+---------------+------------+-----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From          ; To            ; From Clock ; To Clock  ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------+---------------+------------+-----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 232.13 MHz ( period = 4.308 ns )                    ; contador1[17] ; contador1[10] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 4.090 ns                ;
; N/A                                     ; 232.13 MHz ( period = 4.308 ns )                    ; contador1[17] ; contador1[6]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 4.090 ns                ;
; N/A                                     ; 232.13 MHz ( period = 4.308 ns )                    ; contador1[17] ; contador1[9]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 4.090 ns                ;
; N/A                                     ; 232.13 MHz ( period = 4.308 ns )                    ; contador1[17] ; contador1[8]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 4.090 ns                ;
; N/A                                     ; 232.13 MHz ( period = 4.308 ns )                    ; contador1[17] ; contador1[7]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 4.090 ns                ;
; N/A                                     ; 232.13 MHz ( period = 4.308 ns )                    ; contador1[17] ; contador1[11] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 4.090 ns                ;
; N/A                                     ; 232.13 MHz ( period = 4.308 ns )                    ; contador1[17] ; contador1[5]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 4.090 ns                ;
; N/A                                     ; 232.13 MHz ( period = 4.308 ns )                    ; contador1[17] ; contador1[4]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 4.090 ns                ;
; N/A                                     ; 232.13 MHz ( period = 4.308 ns )                    ; contador1[17] ; contador1[3]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 4.090 ns                ;
; N/A                                     ; 232.13 MHz ( period = 4.308 ns )                    ; contador1[17] ; contador1[2]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 4.090 ns                ;
; N/A                                     ; 232.13 MHz ( period = 4.308 ns )                    ; contador1[17] ; contador1[1]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 4.090 ns                ;
; N/A                                     ; 232.13 MHz ( period = 4.308 ns )                    ; contador1[17] ; contador1[0]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 4.090 ns                ;
; N/A                                     ; 237.59 MHz ( period = 4.209 ns )                    ; contador1[23] ; contador1[10] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.991 ns                ;
; N/A                                     ; 237.59 MHz ( period = 4.209 ns )                    ; contador1[23] ; contador1[6]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.991 ns                ;
; N/A                                     ; 237.59 MHz ( period = 4.209 ns )                    ; contador1[23] ; contador1[9]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.991 ns                ;
; N/A                                     ; 237.59 MHz ( period = 4.209 ns )                    ; contador1[23] ; contador1[8]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.991 ns                ;
; N/A                                     ; 237.59 MHz ( period = 4.209 ns )                    ; contador1[23] ; contador1[7]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.991 ns                ;
; N/A                                     ; 237.59 MHz ( period = 4.209 ns )                    ; contador1[23] ; contador1[11] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.991 ns                ;
; N/A                                     ; 237.59 MHz ( period = 4.209 ns )                    ; contador1[23] ; contador1[5]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.991 ns                ;
; N/A                                     ; 237.59 MHz ( period = 4.209 ns )                    ; contador1[23] ; contador1[4]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.991 ns                ;
; N/A                                     ; 237.59 MHz ( period = 4.209 ns )                    ; contador1[23] ; contador1[3]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.991 ns                ;
; N/A                                     ; 237.59 MHz ( period = 4.209 ns )                    ; contador1[23] ; contador1[2]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.991 ns                ;
; N/A                                     ; 237.59 MHz ( period = 4.209 ns )                    ; contador1[23] ; contador1[1]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.991 ns                ;
; N/A                                     ; 237.59 MHz ( period = 4.209 ns )                    ; contador1[23] ; contador1[0]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.991 ns                ;
; N/A                                     ; 243.19 MHz ( period = 4.112 ns )                    ; contador1[17] ; interna1      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.898 ns                ;
; N/A                                     ; 243.19 MHz ( period = 4.112 ns )                    ; contador1[17] ; disp1[0]      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.898 ns                ;
; N/A                                     ; 243.19 MHz ( period = 4.112 ns )                    ; contador1[17] ; disp1[2]      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.898 ns                ;
; N/A                                     ; 243.19 MHz ( period = 4.112 ns )                    ; contador1[17] ; disp1[1]      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.898 ns                ;
; N/A                                     ; 244.08 MHz ( period = 4.097 ns )                    ; contador1[8]  ; contador1[10] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.883 ns                ;
; N/A                                     ; 244.08 MHz ( period = 4.097 ns )                    ; contador1[8]  ; contador1[6]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.883 ns                ;
; N/A                                     ; 244.08 MHz ( period = 4.097 ns )                    ; contador1[8]  ; contador1[9]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.883 ns                ;
; N/A                                     ; 244.08 MHz ( period = 4.097 ns )                    ; contador1[8]  ; contador1[8]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.883 ns                ;
; N/A                                     ; 244.08 MHz ( period = 4.097 ns )                    ; contador1[8]  ; contador1[7]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.883 ns                ;
; N/A                                     ; 244.08 MHz ( period = 4.097 ns )                    ; contador1[8]  ; contador1[11] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.883 ns                ;
; N/A                                     ; 244.08 MHz ( period = 4.097 ns )                    ; contador1[8]  ; contador1[5]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.883 ns                ;
; N/A                                     ; 244.08 MHz ( period = 4.097 ns )                    ; contador1[8]  ; contador1[4]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.883 ns                ;
; N/A                                     ; 244.08 MHz ( period = 4.097 ns )                    ; contador1[8]  ; contador1[3]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.883 ns                ;
; N/A                                     ; 244.08 MHz ( period = 4.097 ns )                    ; contador1[8]  ; contador1[2]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.883 ns                ;
; N/A                                     ; 244.08 MHz ( period = 4.097 ns )                    ; contador1[8]  ; contador1[1]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.883 ns                ;
; N/A                                     ; 244.08 MHz ( period = 4.097 ns )                    ; contador1[8]  ; contador1[0]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.883 ns                ;
; N/A                                     ; 245.04 MHz ( period = 4.081 ns )                    ; contador1[15] ; contador1[10] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.863 ns                ;
; N/A                                     ; 245.04 MHz ( period = 4.081 ns )                    ; contador1[15] ; contador1[6]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.863 ns                ;
; N/A                                     ; 245.04 MHz ( period = 4.081 ns )                    ; contador1[15] ; contador1[9]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.863 ns                ;
; N/A                                     ; 245.04 MHz ( period = 4.081 ns )                    ; contador1[15] ; contador1[8]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.863 ns                ;
; N/A                                     ; 245.04 MHz ( period = 4.081 ns )                    ; contador1[15] ; contador1[7]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.863 ns                ;
; N/A                                     ; 245.04 MHz ( period = 4.081 ns )                    ; contador1[15] ; contador1[11] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.863 ns                ;
; N/A                                     ; 245.04 MHz ( period = 4.081 ns )                    ; contador1[15] ; contador1[5]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.863 ns                ;
; N/A                                     ; 245.04 MHz ( period = 4.081 ns )                    ; contador1[15] ; contador1[4]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.863 ns                ;
; N/A                                     ; 245.04 MHz ( period = 4.081 ns )                    ; contador1[15] ; contador1[3]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.863 ns                ;
; N/A                                     ; 245.04 MHz ( period = 4.081 ns )                    ; contador1[15] ; contador1[2]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.863 ns                ;
; N/A                                     ; 245.04 MHz ( period = 4.081 ns )                    ; contador1[15] ; contador1[1]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.863 ns                ;
; N/A                                     ; 245.04 MHz ( period = 4.081 ns )                    ; contador1[15] ; contador1[0]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.863 ns                ;
; N/A                                     ; 246.55 MHz ( period = 4.056 ns )                    ; contador[14]  ; contador[11]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.839 ns                ;
; N/A                                     ; 246.55 MHz ( period = 4.056 ns )                    ; contador[14]  ; contador[9]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.839 ns                ;
; N/A                                     ; 246.55 MHz ( period = 4.056 ns )                    ; contador[14]  ; contador[10]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.839 ns                ;
; N/A                                     ; 246.55 MHz ( period = 4.056 ns )                    ; contador[14]  ; contador[7]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.839 ns                ;
; N/A                                     ; 246.55 MHz ( period = 4.056 ns )                    ; contador[14]  ; contador[8]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.839 ns                ;
; N/A                                     ; 246.55 MHz ( period = 4.056 ns )                    ; contador[14]  ; contador[12]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.839 ns                ;
; N/A                                     ; 246.55 MHz ( period = 4.056 ns )                    ; contador[14]  ; contador[6]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.839 ns                ;
; N/A                                     ; 246.55 MHz ( period = 4.056 ns )                    ; contador[14]  ; contador[5]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.839 ns                ;
; N/A                                     ; 246.55 MHz ( period = 4.056 ns )                    ; contador[14]  ; contador[4]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.839 ns                ;
; N/A                                     ; 246.55 MHz ( period = 4.056 ns )                    ; contador[14]  ; contador[3]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.839 ns                ;
; N/A                                     ; 246.55 MHz ( period = 4.056 ns )                    ; contador[14]  ; contador[2]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.839 ns                ;
; N/A                                     ; 246.55 MHz ( period = 4.056 ns )                    ; contador[14]  ; contador[1]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.839 ns                ;
; N/A                                     ; 246.55 MHz ( period = 4.056 ns )                    ; contador[14]  ; contador[0]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.839 ns                ;
; N/A                                     ; 249.19 MHz ( period = 4.013 ns )                    ; contador1[23] ; interna1      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.799 ns                ;
; N/A                                     ; 249.19 MHz ( period = 4.013 ns )                    ; contador1[23] ; disp1[0]      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.799 ns                ;
; N/A                                     ; 249.19 MHz ( period = 4.013 ns )                    ; contador1[23] ; disp1[2]      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.799 ns                ;
; N/A                                     ; 249.19 MHz ( period = 4.013 ns )                    ; contador1[23] ; disp1[1]      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.799 ns                ;
; N/A                                     ; 249.50 MHz ( period = 4.008 ns )                    ; contador3[7]  ; interna3      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.794 ns                ;
; N/A                                     ; 249.50 MHz ( period = 4.008 ns )                    ; contador3[7]  ; disp3[2]      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.794 ns                ;
; N/A                                     ; 249.50 MHz ( period = 4.008 ns )                    ; contador3[7]  ; disp3[1]      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.794 ns                ;
; N/A                                     ; 252.08 MHz ( period = 3.967 ns )                    ; contador3[6]  ; interna3      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.753 ns                ;
; N/A                                     ; 252.08 MHz ( period = 3.967 ns )                    ; contador3[6]  ; disp3[2]      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.753 ns                ;
; N/A                                     ; 252.08 MHz ( period = 3.967 ns )                    ; contador3[6]  ; disp3[1]      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.753 ns                ;
; N/A                                     ; 252.27 MHz ( period = 3.964 ns )                    ; contador[24]  ; contador[11]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.747 ns                ;
; N/A                                     ; 252.27 MHz ( period = 3.964 ns )                    ; contador[24]  ; contador[9]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.747 ns                ;
; N/A                                     ; 252.27 MHz ( period = 3.964 ns )                    ; contador[24]  ; contador[10]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.747 ns                ;
; N/A                                     ; 252.27 MHz ( period = 3.964 ns )                    ; contador[24]  ; contador[7]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.747 ns                ;
; N/A                                     ; 252.27 MHz ( period = 3.964 ns )                    ; contador[24]  ; contador[8]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.747 ns                ;
; N/A                                     ; 252.27 MHz ( period = 3.964 ns )                    ; contador[24]  ; contador[12]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.747 ns                ;
; N/A                                     ; 252.27 MHz ( period = 3.964 ns )                    ; contador[24]  ; contador[6]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.747 ns                ;
; N/A                                     ; 252.27 MHz ( period = 3.964 ns )                    ; contador[24]  ; contador[5]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.747 ns                ;
; N/A                                     ; 252.27 MHz ( period = 3.964 ns )                    ; contador[24]  ; contador[4]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.747 ns                ;
; N/A                                     ; 252.27 MHz ( period = 3.964 ns )                    ; contador[24]  ; contador[3]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.747 ns                ;
; N/A                                     ; 252.27 MHz ( period = 3.964 ns )                    ; contador[24]  ; contador[2]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.747 ns                ;
; N/A                                     ; 252.27 MHz ( period = 3.964 ns )                    ; contador[24]  ; contador[1]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.747 ns                ;
; N/A                                     ; 252.27 MHz ( period = 3.964 ns )                    ; contador[24]  ; contador[0]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.747 ns                ;
; N/A                                     ; 253.61 MHz ( period = 3.943 ns )                    ; contador3[21] ; interna3      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.721 ns                ;
; N/A                                     ; 253.61 MHz ( period = 3.943 ns )                    ; contador3[21] ; disp3[2]      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.721 ns                ;
; N/A                                     ; 253.61 MHz ( period = 3.943 ns )                    ; contador3[21] ; disp3[1]      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.721 ns                ;
; N/A                                     ; 254.97 MHz ( period = 3.922 ns )                    ; contador[13]  ; contador[11]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.705 ns                ;
; N/A                                     ; 254.97 MHz ( period = 3.922 ns )                    ; contador[13]  ; contador[9]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.705 ns                ;
; N/A                                     ; 254.97 MHz ( period = 3.922 ns )                    ; contador[13]  ; contador[10]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.705 ns                ;
; N/A                                     ; 254.97 MHz ( period = 3.922 ns )                    ; contador[13]  ; contador[7]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.705 ns                ;
; N/A                                     ; 254.97 MHz ( period = 3.922 ns )                    ; contador[13]  ; contador[8]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.705 ns                ;
; N/A                                     ; 254.97 MHz ( period = 3.922 ns )                    ; contador[13]  ; contador[12]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.705 ns                ;
; N/A                                     ; 254.97 MHz ( period = 3.922 ns )                    ; contador[13]  ; contador[6]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.705 ns                ;
; N/A                                     ; 254.97 MHz ( period = 3.922 ns )                    ; contador[13]  ; contador[5]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.705 ns                ;
; N/A                                     ; 254.97 MHz ( period = 3.922 ns )                    ; contador[13]  ; contador[4]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.705 ns                ;
; N/A                                     ; 254.97 MHz ( period = 3.922 ns )                    ; contador[13]  ; contador[3]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.705 ns                ;
; N/A                                     ; 254.97 MHz ( period = 3.922 ns )                    ; contador[13]  ; contador[2]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.705 ns                ;
; N/A                                     ; 254.97 MHz ( period = 3.922 ns )                    ; contador[13]  ; contador[1]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.705 ns                ;
; N/A                                     ; 254.97 MHz ( period = 3.922 ns )                    ; contador[13]  ; contador[0]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.705 ns                ;
; N/A                                     ; 254.97 MHz ( period = 3.922 ns )                    ; contador3[9]  ; interna3      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.708 ns                ;
; N/A                                     ; 254.97 MHz ( period = 3.922 ns )                    ; contador3[9]  ; disp3[2]      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.708 ns                ;
; N/A                                     ; 254.97 MHz ( period = 3.922 ns )                    ; contador3[9]  ; disp3[1]      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.708 ns                ;
; N/A                                     ; 255.10 MHz ( period = 3.920 ns )                    ; contador[15]  ; contador[11]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.703 ns                ;
; N/A                                     ; 255.10 MHz ( period = 3.920 ns )                    ; contador[15]  ; contador[9]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.703 ns                ;
; N/A                                     ; 255.10 MHz ( period = 3.920 ns )                    ; contador[15]  ; contador[10]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.703 ns                ;
; N/A                                     ; 255.10 MHz ( period = 3.920 ns )                    ; contador[15]  ; contador[7]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.703 ns                ;
; N/A                                     ; 255.10 MHz ( period = 3.920 ns )                    ; contador[15]  ; contador[8]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.703 ns                ;
; N/A                                     ; 255.10 MHz ( period = 3.920 ns )                    ; contador[15]  ; contador[12]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.703 ns                ;
; N/A                                     ; 255.10 MHz ( period = 3.920 ns )                    ; contador[15]  ; contador[6]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.703 ns                ;
; N/A                                     ; 255.10 MHz ( period = 3.920 ns )                    ; contador[15]  ; contador[5]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.703 ns                ;
; N/A                                     ; 255.10 MHz ( period = 3.920 ns )                    ; contador[15]  ; contador[4]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.703 ns                ;
; N/A                                     ; 255.10 MHz ( period = 3.920 ns )                    ; contador[15]  ; contador[3]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.703 ns                ;
; N/A                                     ; 255.10 MHz ( period = 3.920 ns )                    ; contador[15]  ; contador[2]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.703 ns                ;
; N/A                                     ; 255.10 MHz ( period = 3.920 ns )                    ; contador[15]  ; contador[1]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.703 ns                ;
; N/A                                     ; 255.10 MHz ( period = 3.920 ns )                    ; contador[15]  ; contador[0]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.703 ns                ;
; N/A                                     ; 255.69 MHz ( period = 3.911 ns )                    ; contador[12]  ; contador[11]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.697 ns                ;
; N/A                                     ; 255.69 MHz ( period = 3.911 ns )                    ; contador[12]  ; contador[9]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.697 ns                ;
; N/A                                     ; 255.69 MHz ( period = 3.911 ns )                    ; contador[12]  ; contador[10]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.697 ns                ;
; N/A                                     ; 255.69 MHz ( period = 3.911 ns )                    ; contador[12]  ; contador[7]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.697 ns                ;
; N/A                                     ; 255.69 MHz ( period = 3.911 ns )                    ; contador[12]  ; contador[8]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.697 ns                ;
; N/A                                     ; 255.69 MHz ( period = 3.911 ns )                    ; contador[12]  ; contador[12]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.697 ns                ;
; N/A                                     ; 255.69 MHz ( period = 3.911 ns )                    ; contador[12]  ; contador[6]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.697 ns                ;
; N/A                                     ; 255.69 MHz ( period = 3.911 ns )                    ; contador[12]  ; contador[5]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.697 ns                ;
; N/A                                     ; 255.69 MHz ( period = 3.911 ns )                    ; contador[12]  ; contador[4]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.697 ns                ;
; N/A                                     ; 255.69 MHz ( period = 3.911 ns )                    ; contador[12]  ; contador[3]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.697 ns                ;
; N/A                                     ; 255.69 MHz ( period = 3.911 ns )                    ; contador[12]  ; contador[2]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.697 ns                ;
; N/A                                     ; 255.69 MHz ( period = 3.911 ns )                    ; contador[12]  ; contador[1]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.697 ns                ;
; N/A                                     ; 255.69 MHz ( period = 3.911 ns )                    ; contador[12]  ; contador[0]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.697 ns                ;
; N/A                                     ; 256.21 MHz ( period = 3.903 ns )                    ; contador3[12] ; interna3      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.681 ns                ;
; N/A                                     ; 256.21 MHz ( period = 3.903 ns )                    ; contador3[12] ; disp3[2]      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.681 ns                ;
; N/A                                     ; 256.21 MHz ( period = 3.903 ns )                    ; contador3[12] ; disp3[1]      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.681 ns                ;
; N/A                                     ; 256.34 MHz ( period = 3.901 ns )                    ; contador1[8]  ; interna1      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.691 ns                ;
; N/A                                     ; 256.34 MHz ( period = 3.901 ns )                    ; contador1[8]  ; disp1[0]      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.691 ns                ;
; N/A                                     ; 256.34 MHz ( period = 3.901 ns )                    ; contador1[8]  ; disp1[2]      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.691 ns                ;
; N/A                                     ; 256.34 MHz ( period = 3.901 ns )                    ; contador1[8]  ; disp1[1]      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.691 ns                ;
; N/A                                     ; 256.41 MHz ( period = 3.900 ns )                    ; contador3[11] ; interna3      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.678 ns                ;
; N/A                                     ; 256.41 MHz ( period = 3.900 ns )                    ; contador3[11] ; disp3[2]      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.678 ns                ;
; N/A                                     ; 256.41 MHz ( period = 3.900 ns )                    ; contador3[11] ; disp3[1]      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.678 ns                ;
; N/A                                     ; 257.33 MHz ( period = 3.886 ns )                    ; contador1[13] ; contador1[10] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.668 ns                ;
; N/A                                     ; 257.33 MHz ( period = 3.886 ns )                    ; contador1[13] ; contador1[6]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.668 ns                ;
; N/A                                     ; 257.33 MHz ( period = 3.886 ns )                    ; contador1[13] ; contador1[9]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.668 ns                ;
; N/A                                     ; 257.33 MHz ( period = 3.886 ns )                    ; contador1[13] ; contador1[8]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.668 ns                ;
; N/A                                     ; 257.33 MHz ( period = 3.886 ns )                    ; contador1[13] ; contador1[7]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.668 ns                ;
; N/A                                     ; 257.33 MHz ( period = 3.886 ns )                    ; contador1[13] ; contador1[11] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.668 ns                ;
; N/A                                     ; 257.33 MHz ( period = 3.886 ns )                    ; contador1[13] ; contador1[5]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.668 ns                ;
; N/A                                     ; 257.33 MHz ( period = 3.886 ns )                    ; contador1[13] ; contador1[4]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.668 ns                ;
; N/A                                     ; 257.33 MHz ( period = 3.886 ns )                    ; contador1[13] ; contador1[3]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.668 ns                ;
; N/A                                     ; 257.33 MHz ( period = 3.886 ns )                    ; contador1[13] ; contador1[2]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.668 ns                ;
; N/A                                     ; 257.33 MHz ( period = 3.886 ns )                    ; contador1[13] ; contador1[1]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.668 ns                ;
; N/A                                     ; 257.33 MHz ( period = 3.886 ns )                    ; contador1[13] ; contador1[0]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.668 ns                ;
; N/A                                     ; 257.40 MHz ( period = 3.885 ns )                    ; contador1[15] ; interna1      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.671 ns                ;
; N/A                                     ; 257.40 MHz ( period = 3.885 ns )                    ; contador1[15] ; disp1[0]      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.671 ns                ;
; N/A                                     ; 257.40 MHz ( period = 3.885 ns )                    ; contador1[15] ; disp1[2]      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.671 ns                ;
; N/A                                     ; 257.40 MHz ( period = 3.885 ns )                    ; contador1[15] ; disp1[1]      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.671 ns                ;
; N/A                                     ; 257.73 MHz ( period = 3.880 ns )                    ; contador[14]  ; interna       ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.666 ns                ;
; N/A                                     ; 257.73 MHz ( period = 3.880 ns )                    ; contador[14]  ; disp[0]       ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.666 ns                ;
; N/A                                     ; 257.73 MHz ( period = 3.880 ns )                    ; contador[14]  ; disp[2]       ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.666 ns                ;
; N/A                                     ; 257.73 MHz ( period = 3.880 ns )                    ; contador[14]  ; disp[1]       ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.666 ns                ;
; N/A                                     ; 257.93 MHz ( period = 3.877 ns )                    ; contador2[13] ; interna2      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.663 ns                ;
; N/A                                     ; 258.13 MHz ( period = 3.874 ns )                    ; contador3[5]  ; interna3      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.660 ns                ;
; N/A                                     ; 258.13 MHz ( period = 3.874 ns )                    ; contador3[5]  ; disp3[2]      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.660 ns                ;
; N/A                                     ; 258.13 MHz ( period = 3.874 ns )                    ; contador3[5]  ; disp3[1]      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.660 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; contador[16]  ; contador[11]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.644 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; contador[16]  ; contador[9]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.644 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; contador[16]  ; contador[10]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.644 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; contador[16]  ; contador[7]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.644 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; contador[16]  ; contador[8]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.644 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; contador[16]  ; contador[12]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.644 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; contador[16]  ; contador[6]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.644 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; contador[16]  ; contador[5]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.644 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; contador[16]  ; contador[4]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.644 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; contador[16]  ; contador[3]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.644 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; contador[16]  ; contador[2]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.644 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; contador[16]  ; contador[1]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.644 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; contador[16]  ; contador[0]   ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.644 ns                ;
; N/A                                     ; 259.27 MHz ( period = 3.857 ns )                    ; contador3[7]  ; contador3[8]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 259.27 MHz ( period = 3.857 ns )                    ; contador3[7]  ; contador3[7]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 259.27 MHz ( period = 3.857 ns )                    ; contador3[7]  ; contador3[6]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 259.27 MHz ( period = 3.857 ns )                    ; contador3[7]  ; contador3[5]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 259.27 MHz ( period = 3.857 ns )                    ; contador3[7]  ; contador3[4]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 259.27 MHz ( period = 3.857 ns )                    ; contador3[7]  ; contador3[9]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 259.27 MHz ( period = 3.857 ns )                    ; contador3[7]  ; contador3[10] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 259.27 MHz ( period = 3.857 ns )                    ; contador3[7]  ; contador3[3]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 259.27 MHz ( period = 3.857 ns )                    ; contador3[7]  ; contador3[2]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 259.27 MHz ( period = 3.857 ns )                    ; contador3[7]  ; contador3[1]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 259.27 MHz ( period = 3.857 ns )                    ; contador3[7]  ; contador3[0]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 260.42 MHz ( period = 3.840 ns )                    ; contador3[15] ; interna3      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.618 ns                ;
; N/A                                     ; 260.42 MHz ( period = 3.840 ns )                    ; contador3[15] ; disp3[2]      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.618 ns                ;
; N/A                                     ; 260.42 MHz ( period = 3.840 ns )                    ; contador3[15] ; disp3[1]      ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.618 ns                ;
; N/A                                     ; 261.57 MHz ( period = 3.823 ns )                    ; contador1[6]  ; contador1[11] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.609 ns                ;
; N/A                                     ; 261.57 MHz ( period = 3.823 ns )                    ; contador1[6]  ; contador1[5]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.609 ns                ;
; N/A                                     ; 261.57 MHz ( period = 3.823 ns )                    ; contador1[6]  ; contador1[4]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.609 ns                ;
; N/A                                     ; 261.57 MHz ( period = 3.823 ns )                    ; contador1[6]  ; contador1[3]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.609 ns                ;
; N/A                                     ; 261.57 MHz ( period = 3.823 ns )                    ; contador1[6]  ; contador1[2]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.609 ns                ;
; N/A                                     ; 261.57 MHz ( period = 3.823 ns )                    ; contador1[6]  ; contador1[1]  ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 3.609 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;               ;               ;            ;           ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------+---------------+------------+-----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------+
; tco                                                                 ;
+-------+--------------+------------+----------+---------+------------+
; Slack ; Required tco ; Actual tco ; From     ; To      ; From Clock ;
+-------+--------------+------------+----------+---------+------------+
; N/A   ; None         ; 8.298 ns   ; interna  ; clk_1hz ; clk_50mhz  ;
; N/A   ; None         ; 7.600 ns   ; disp3[2] ; d3[5]   ; clk_50mhz  ;
; N/A   ; None         ; 7.565 ns   ; disp3[2] ; d3[4]   ; clk_50mhz  ;
; N/A   ; None         ; 7.564 ns   ; disp3[2] ; d3[1]   ; clk_50mhz  ;
; N/A   ; None         ; 7.510 ns   ; disp3[2] ; d3[2]   ; clk_50mhz  ;
; N/A   ; None         ; 7.448 ns   ; disp[1]  ; d0[2]   ; clk_50mhz  ;
; N/A   ; None         ; 7.432 ns   ; disp[1]  ; d0[0]   ; clk_50mhz  ;
; N/A   ; None         ; 7.427 ns   ; disp[1]  ; d0[3]   ; clk_50mhz  ;
; N/A   ; None         ; 7.418 ns   ; disp3[2] ; d3[3]   ; clk_50mhz  ;
; N/A   ; None         ; 7.409 ns   ; disp[1]  ; d0[4]   ; clk_50mhz  ;
; N/A   ; None         ; 7.393 ns   ; disp[1]  ; d0[1]   ; clk_50mhz  ;
; N/A   ; None         ; 7.389 ns   ; disp[2]  ; d0[4]   ; clk_50mhz  ;
; N/A   ; None         ; 7.353 ns   ; disp[2]  ; d0[0]   ; clk_50mhz  ;
; N/A   ; None         ; 7.347 ns   ; disp[2]  ; d0[3]   ; clk_50mhz  ;
; N/A   ; None         ; 7.339 ns   ; disp[2]  ; d0[2]   ; clk_50mhz  ;
; N/A   ; None         ; 7.332 ns   ; disp3[1] ; d3[1]   ; clk_50mhz  ;
; N/A   ; None         ; 7.328 ns   ; disp[2]  ; d0[1]   ; clk_50mhz  ;
; N/A   ; None         ; 7.325 ns   ; disp3[1] ; d3[5]   ; clk_50mhz  ;
; N/A   ; None         ; 7.291 ns   ; disp3[1] ; d3[4]   ; clk_50mhz  ;
; N/A   ; None         ; 7.288 ns   ; disp2[2] ; d2[4]   ; clk_50mhz  ;
; N/A   ; None         ; 7.283 ns   ; disp3[1] ; d3[2]   ; clk_50mhz  ;
; N/A   ; None         ; 7.260 ns   ; disp3[2] ; d3[0]   ; clk_50mhz  ;
; N/A   ; None         ; 7.237 ns   ; disp1[2] ; d1[1]   ; clk_50mhz  ;
; N/A   ; None         ; 7.198 ns   ; disp2[2] ; d2[0]   ; clk_50mhz  ;
; N/A   ; None         ; 7.193 ns   ; disp3[1] ; d3[3]   ; clk_50mhz  ;
; N/A   ; None         ; 7.190 ns   ; disp1[1] ; d1[1]   ; clk_50mhz  ;
; N/A   ; None         ; 7.171 ns   ; disp[1]  ; d0[5]   ; clk_50mhz  ;
; N/A   ; None         ; 7.166 ns   ; disp[0]  ; d0[0]   ; clk_50mhz  ;
; N/A   ; None         ; 7.142 ns   ; disp[0]  ; d0[3]   ; clk_50mhz  ;
; N/A   ; None         ; 7.142 ns   ; disp[0]  ; d0[2]   ; clk_50mhz  ;
; N/A   ; None         ; 7.139 ns   ; disp2[0] ; d2[4]   ; clk_50mhz  ;
; N/A   ; None         ; 7.139 ns   ; disp[0]  ; d0[4]   ; clk_50mhz  ;
; N/A   ; None         ; 7.123 ns   ; disp[0]  ; d0[1]   ; clk_50mhz  ;
; N/A   ; None         ; 7.113 ns   ; disp[2]  ; d0[5]   ; clk_50mhz  ;
; N/A   ; None         ; 7.106 ns   ; disp2[0] ; d2[0]   ; clk_50mhz  ;
; N/A   ; None         ; 7.095 ns   ; disp1[2] ; d1[0]   ; clk_50mhz  ;
; N/A   ; None         ; 7.048 ns   ; disp1[1] ; d1[0]   ; clk_50mhz  ;
; N/A   ; None         ; 7.043 ns   ; disp1[2] ; d1[5]   ; clk_50mhz  ;
; N/A   ; None         ; 7.023 ns   ; disp3[1] ; d3[0]   ; clk_50mhz  ;
; N/A   ; None         ; 7.003 ns   ; disp2[1] ; d2[4]   ; clk_50mhz  ;
; N/A   ; None         ; 6.995 ns   ; disp1[1] ; d1[5]   ; clk_50mhz  ;
; N/A   ; None         ; 6.976 ns   ; interna3 ; clk_8hz ; clk_50mhz  ;
; N/A   ; None         ; 6.974 ns   ; disp2[2] ; d2[3]   ; clk_50mhz  ;
; N/A   ; None         ; 6.972 ns   ; disp2[1] ; d2[0]   ; clk_50mhz  ;
; N/A   ; None         ; 6.971 ns   ; disp2[2] ; d2[5]   ; clk_50mhz  ;
; N/A   ; None         ; 6.964 ns   ; disp1[0] ; d1[1]   ; clk_50mhz  ;
; N/A   ; None         ; 6.941 ns   ; disp3[0] ; d3[1]   ; clk_50mhz  ;
; N/A   ; None         ; 6.932 ns   ; disp3[0] ; d3[5]   ; clk_50mhz  ;
; N/A   ; None         ; 6.932 ns   ; interna2 ; clk_4hz ; clk_50mhz  ;
; N/A   ; None         ; 6.928 ns   ; disp2[2] ; d2[1]   ; clk_50mhz  ;
; N/A   ; None         ; 6.926 ns   ; disp2[2] ; d2[2]   ; clk_50mhz  ;
; N/A   ; None         ; 6.905 ns   ; disp[0]  ; d0[5]   ; clk_50mhz  ;
; N/A   ; None         ; 6.897 ns   ; disp3[0] ; d3[4]   ; clk_50mhz  ;
; N/A   ; None         ; 6.894 ns   ; disp3[0] ; d3[2]   ; clk_50mhz  ;
; N/A   ; None         ; 6.879 ns   ; disp2[0] ; d2[3]   ; clk_50mhz  ;
; N/A   ; None         ; 6.854 ns   ; disp1[2] ; d1[4]   ; clk_50mhz  ;
; N/A   ; None         ; 6.839 ns   ; disp2[0] ; d2[2]   ; clk_50mhz  ;
; N/A   ; None         ; 6.834 ns   ; disp2[0] ; d2[1]   ; clk_50mhz  ;
; N/A   ; None         ; 6.823 ns   ; disp2[0] ; d2[5]   ; clk_50mhz  ;
; N/A   ; None         ; 6.816 ns   ; disp1[0] ; d1[0]   ; clk_50mhz  ;
; N/A   ; None         ; 6.798 ns   ; disp3[0] ; d3[3]   ; clk_50mhz  ;
; N/A   ; None         ; 6.794 ns   ; disp1[1] ; d1[2]   ; clk_50mhz  ;
; N/A   ; None         ; 6.789 ns   ; disp1[2] ; d1[2]   ; clk_50mhz  ;
; N/A   ; None         ; 6.774 ns   ; disp1[1] ; d1[4]   ; clk_50mhz  ;
; N/A   ; None         ; 6.767 ns   ; disp1[0] ; d1[5]   ; clk_50mhz  ;
; N/A   ; None         ; 6.748 ns   ; disp1[2] ; d1[3]   ; clk_50mhz  ;
; N/A   ; None         ; 6.746 ns   ; disp2[1] ; d2[3]   ; clk_50mhz  ;
; N/A   ; None         ; 6.723 ns   ; disp1[1] ; d1[3]   ; clk_50mhz  ;
; N/A   ; None         ; 6.705 ns   ; disp2[1] ; d2[2]   ; clk_50mhz  ;
; N/A   ; None         ; 6.700 ns   ; disp2[1] ; d2[1]   ; clk_50mhz  ;
; N/A   ; None         ; 6.684 ns   ; interna1 ; clk_2hz ; clk_50mhz  ;
; N/A   ; None         ; 6.683 ns   ; disp2[1] ; d2[5]   ; clk_50mhz  ;
; N/A   ; None         ; 6.637 ns   ; disp3[0] ; d3[0]   ; clk_50mhz  ;
; N/A   ; None         ; 6.538 ns   ; disp1[0] ; d1[4]   ; clk_50mhz  ;
; N/A   ; None         ; 6.523 ns   ; disp1[0] ; d1[2]   ; clk_50mhz  ;
; N/A   ; None         ; 6.479 ns   ; disp1[0] ; d1[3]   ; clk_50mhz  ;
+-------+--------------+------------+----------+---------+------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Mon Dec 04 14:30:52 2017
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off reloj -c reloj --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk_50mhz" is an undefined clock
Info: Clock "clk_50mhz" has Internal fmax of 232.13 MHz between source register "contador1[17]" and destination register "contador1[10]" (period= 4.308 ns)
    Info: + Longest register to register delay is 4.090 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X63_Y4_N11; Fanout = 4; REG Node = 'contador1[17]'
        Info: 2: + IC(0.777 ns) + CELL(0.376 ns) = 1.153 ns; Loc. = LCCOMB_X63_Y5_N0; Fanout = 1; COMB Node = 'LessThan2~0'
        Info: 3: + IC(0.445 ns) + CELL(0.271 ns) = 1.869 ns; Loc. = LCCOMB_X63_Y5_N6; Fanout = 1; COMB Node = 'LessThan2~3'
        Info: 4: + IC(0.713 ns) + CELL(0.275 ns) = 2.857 ns; Loc. = LCCOMB_X63_Y4_N30; Fanout = 29; COMB Node = 'LessThan2~6'
        Info: 5: + IC(0.723 ns) + CELL(0.510 ns) = 4.090 ns; Loc. = LCFF_X63_Y5_N29; Fanout = 3; REG Node = 'contador1[10]'
        Info: Total cell delay = 1.432 ns ( 35.01 % )
        Info: Total interconnect delay = 2.658 ns ( 64.99 % )
    Info: - Smallest clock skew is -0.004 ns
        Info: + Shortest clock path from clock "clk_50mhz" to destination register is 2.691 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 1; CLK Node = 'clk_50mhz'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 114; COMB Node = 'clk_50mhz~clkctrl'
            Info: 3: + IC(1.037 ns) + CELL(0.537 ns) = 2.691 ns; Loc. = LCFF_X63_Y5_N29; Fanout = 3; REG Node = 'contador1[10]'
            Info: Total cell delay = 1.536 ns ( 57.08 % )
            Info: Total interconnect delay = 1.155 ns ( 42.92 % )
        Info: - Longest clock path from clock "clk_50mhz" to source register is 2.695 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 1; CLK Node = 'clk_50mhz'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 114; COMB Node = 'clk_50mhz~clkctrl'
            Info: 3: + IC(1.041 ns) + CELL(0.537 ns) = 2.695 ns; Loc. = LCFF_X63_Y4_N11; Fanout = 4; REG Node = 'contador1[17]'
            Info: Total cell delay = 1.536 ns ( 56.99 % )
            Info: Total interconnect delay = 1.159 ns ( 43.01 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is -0.036 ns
Info: tco from clock "clk_50mhz" to destination pin "clk_1hz" through register "interna" is 8.298 ns
    Info: + Longest clock path from clock "clk_50mhz" to source register is 2.706 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 1; CLK Node = 'clk_50mhz'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 114; COMB Node = 'clk_50mhz~clkctrl'
        Info: 3: + IC(1.052 ns) + CELL(0.537 ns) = 2.706 ns; Loc. = LCFF_X29_Y3_N9; Fanout = 2; REG Node = 'interna'
        Info: Total cell delay = 1.536 ns ( 56.76 % )
        Info: Total interconnect delay = 1.170 ns ( 43.24 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 5.342 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X29_Y3_N9; Fanout = 2; REG Node = 'interna'
        Info: 2: + IC(2.534 ns) + CELL(2.808 ns) = 5.342 ns; Loc. = PIN_AE22; Fanout = 0; PIN Node = 'clk_1hz'
        Info: Total cell delay = 2.808 ns ( 52.56 % )
        Info: Total interconnect delay = 2.534 ns ( 47.44 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 172 megabytes
    Info: Processing ended: Mon Dec 04 14:30:54 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


