

================================================================
== Vitis HLS Report for 'convolution'
================================================================
* Date:           Sun Dec 15 21:44:57 2024

* Version:        2023.2 (Build 4023990 on Oct 11 2023)
* Project:        CNN
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z010-clg400-3


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.983 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-------+-------+---------+
    |  Latency (cycles) |  Latency (absolute) |    Interval   | Pipeline|
    |   min   |   max   |    min   |    max   |  min  |  max  |   Type  |
    +---------+---------+----------+----------+-------+-------+---------+
    |    19785|    19785|  0.198 ms|  0.198 ms|  19785|  19785|       no|
    +---------+---------+----------+----------+-------+-------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-----------------------------------------------------------+---------+---------+----------+-----------+-----------+------+----------+
        |                                                           |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |                         Loop Name                         |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +-----------------------------------------------------------+---------+---------+----------+-----------+-----------+------+----------+
        |- conv_for_rows_conv_for_cols_pool_for_rows_pool_for_cols  |    19783|    19783|       209|         25|          1|   784|       yes|
        +-----------------------------------------------------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+----+-------+-------+-----+
|       Name      | BRAM_18K| DSP|   FF  |  LUT  | URAM|
+-----------------+---------+----+-------+-------+-----+
|DSP              |        -|   -|      -|      -|    -|
|Expression       |        -|   -|      0|   1475|    -|
|FIFO             |        -|   -|      -|      -|    -|
|Instance         |        -|  10|    740|   2304|    -|
|Memory           |        -|   -|      -|      -|    -|
|Multiplexer      |        -|   -|      -|   1128|    -|
|Register         |        -|   -|   6371|   1152|    -|
+-----------------+---------+----+-------+-------+-----+
|Total            |        0|  10|   7111|   6059|    0|
+-----------------+---------+----+-------+-------+-----+
|Available        |      120|  80|  35200|  17600|    0|
+-----------------+---------+----+-------+-------+-----+
|Utilization (%)  |        0|  12|     20|     34|    0|
+-----------------+---------+----+-------+-------+-----+

+ Detail: 
    * Instance: 
    +------------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |              Instance              |             Module             | BRAM_18K| DSP|  FF | LUT | URAM|
    +------------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |fadd_32ns_32ns_32_4_full_dsp_1_U63  |fadd_32ns_32ns_32_4_full_dsp_1  |        0|   2|  227|  403|    0|
    |fadd_32ns_32ns_32_4_full_dsp_1_U64  |fadd_32ns_32ns_32_4_full_dsp_1  |        0|   2|  227|  403|    0|
    |fcmp_32ns_32ns_1_2_no_dsp_1_U67     |fcmp_32ns_32ns_1_2_no_dsp_1     |        0|   0|    0|    0|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U65   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|  324|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U66   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|  324|    0|
    |mux_4_2_32_1_1_U68                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U69                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U70                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U71                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U72                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U73                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U74                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U75                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U76                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U77                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U78                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U79                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U80                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U81                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U82                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U83                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U84                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U85                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U86                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U87                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U88                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U89                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U90                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U91                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U92                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U93                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U94                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U95                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U96                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U97                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U98                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U99                  |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U100                 |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U101                 |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U102                 |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U103                 |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U104                 |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U105                 |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U106                 |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U107                 |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U108                 |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U109                 |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U110                 |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U111                 |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U112                 |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U113                 |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U114                 |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U115                 |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U116                 |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    |mux_4_2_32_1_1_U117                 |mux_4_2_32_1_1                  |        0|   0|    0|   17|    0|
    +------------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |Total                               |                                |        0|  10|  740| 2304|    0|
    +------------------------------------+--------------------------------+---------+----+-----+-----+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +---------------------------+----------+----+---+----+------------+------------+
    |       Variable Name       | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +---------------------------+----------+----+---+----+------------+------------+
    |add_ln25_2_fu_1686_p2      |         +|   0|  0|  17|          10|           1|
    |add_ln25_fu_1710_p2        |         +|   0|  0|  13|           5|           2|
    |add_ln28_2_fu_2656_p2      |         +|   0|  0|  14|           7|           1|
    |add_ln28_fu_1762_p2        |         +|   0|  0|  13|           5|           2|
    |add_ln33_2_fu_2644_p2      |         +|   0|  0|  13|           4|           1|
    |add_ln33_fu_1814_p2        |         +|   0|  0|  10|           2|           1|
    |add_ln36_fu_2036_p2        |         +|   0|  0|  10|           2|           1|
    |add_ln49_100_fu_2520_p2    |         +|   0|  0|  18|          11|          11|
    |add_ln49_101_fu_2529_p2    |         +|   0|  0|  18|          11|          11|
    |add_ln49_102_fu_2538_p2    |         +|   0|  0|  18|          11|          11|
    |add_ln49_103_fu_2542_p2    |         +|   0|  0|  18|          11|          11|
    |add_ln49_104_fu_2571_p2    |         +|   0|  0|  18|          11|          11|
    |add_ln49_105_fu_2577_p2    |         +|   0|  0|  18|          11|          11|
    |add_ln49_106_fu_2582_p2    |         +|   0|  0|  18|          11|          11|
    |add_ln49_107_fu_2587_p2    |         +|   0|  0|  18|          11|          11|
    |add_ln49_108_fu_2592_p2    |         +|   0|  0|  18|          11|          11|
    |add_ln49_109_fu_2597_p2    |         +|   0|  0|  18|          11|          11|
    |add_ln49_110_fu_2602_p2    |         +|   0|  0|  18|          11|          11|
    |add_ln49_111_fu_2607_p2    |         +|   0|  0|  18|          11|          11|
    |add_ln49_1_fu_1949_p2      |         +|   0|  0|  13|           5|           2|
    |add_ln49_2_fu_1968_p2      |         +|   0|  0|  13|           5|           2|
    |add_ln49_3_fu_1990_p2      |         +|   0|  0|  14|           6|           3|
    |add_ln49_4_fu_2010_p2      |         +|   0|  0|  14|           6|           3|
    |add_ln49_56_fu_1895_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_57_fu_1913_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_58_fu_1934_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_59_fu_1958_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_5_fu_2030_p2      |         +|   0|  0|  14|           6|           3|
    |add_ln49_60_fu_1977_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_61_fu_2000_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_62_fu_2020_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_63_fu_2049_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_64_fu_2088_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_65_fu_2094_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_66_fu_2104_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_67_fu_2113_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_68_fu_2122_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_69_fu_2131_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_70_fu_2140_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_71_fu_2149_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_72_fu_2187_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_73_fu_2193_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_74_fu_2203_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_75_fu_2213_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_76_fu_2222_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_77_fu_2231_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_78_fu_2240_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_79_fu_2249_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_80_fu_2287_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_81_fu_2293_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_82_fu_2303_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_83_fu_2312_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_84_fu_2321_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_85_fu_2330_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_86_fu_2339_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_87_fu_2348_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_88_fu_2386_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_89_fu_2392_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_90_fu_2402_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_91_fu_2412_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_92_fu_2421_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_93_fu_2430_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_94_fu_2439_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_95_fu_2451_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_96_fu_2486_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_97_fu_2492_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_98_fu_2502_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_99_fu_2511_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln49_fu_1924_p2        |         +|   0|  0|  13|           5|           1|
    |empty_45_fu_1904_p2        |         +|   0|  0|  13|           5|           5|
    |empty_46_fu_2059_p2        |         +|   0|  0|  13|           5|           1|
    |empty_47_fu_2158_p2        |         +|   0|  0|  13|           5|           2|
    |empty_48_fu_2258_p2        |         +|   0|  0|  13|           5|           2|
    |empty_49_fu_2357_p2        |         +|   0|  0|  13|           5|           3|
    |empty_50_fu_2460_p2        |         +|   0|  0|  14|           6|           3|
    |empty_51_fu_2546_p2        |         +|   0|  0|  14|           6|           3|
    |empty_fu_1866_p2           |         +|   0|  0|  13|           5|           5|
    |and_ln25_2_fu_1748_p2      |       and|   0|  0|   2|           1|           1|
    |and_ln25_fu_1794_p2        |       and|   0|  0|   2|           1|           1|
    |and_ln28_fu_1800_p2        |       and|   0|  0|   2|           1|           1|
    |and_ln7_fu_2717_p2         |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage9_01001  |       and|   0|  0|   2|           1|           1|
    |icmp_ln25_fu_1680_p2       |      icmp|   0|  0|  17|          10|           9|
    |icmp_ln28_fu_1716_p2       |      icmp|   0|  0|  14|           7|           6|
    |icmp_ln33_fu_1742_p2       |      icmp|   0|  0|  13|           4|           3|
    |icmp_ln36_fu_1736_p2       |      icmp|   0|  0|  11|           2|           3|
    |icmp_ln7_2_fu_2705_p2      |      icmp|   0|  0|  30|          23|           1|
    |icmp_ln7_fu_2699_p2        |      icmp|   0|  0|  15|           8|           2|
    |or_ln28_2_fu_1788_p2       |        or|   0|  0|   2|           1|           1|
    |or_ln28_fu_1768_p2         |        or|   0|  0|   2|           1|           1|
    |or_ln33_2_fu_1826_p2       |        or|   0|  0|   2|           1|           1|
    |or_ln33_fu_1820_p2         |        or|   0|  0|   2|           1|           1|
    |or_ln7_fu_2711_p2          |        or|   0|  0|   2|           1|           1|
    |select_ln25_2_fu_1754_p3   |    select|   0|  0|   5|           1|           5|
    |select_ln25_fu_1722_p3     |    select|   0|  0|   5|           1|           1|
    |select_ln28_3_fu_1806_p3   |    select|   0|  0|   5|           1|           5|
    |select_ln28_4_fu_2661_p3   |    select|   0|  0|   7|           1|           1|
    |select_ln28_fu_1774_p3     |    select|   0|  0|   2|           1|           1|
    |select_ln33_3_fu_1840_p3   |    select|   0|  0|   2|           1|           2|
    |select_ln33_4_fu_2649_p3   |    select|   0|  0|   4|           1|           1|
    |select_ln33_fu_1832_p3     |    select|   0|  0|   2|           1|           1|
    |select_ln54_fu_2723_p3     |    select|   0|  0|  32|           1|          32|
    |ap_enable_pp0              |       xor|   0|  0|   2|           1|           2|
    |xor_ln25_fu_1730_p2        |       xor|   0|  0|   2|           1|           2|
    |xor_ln28_fu_1782_p2        |       xor|   0|  0|   2|           1|           2|
    +---------------------------+----------+----+---+----+------------+------------+
    |Total                      |          |   0|  0|1475|         802|         752|
    +---------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +----------------------------------+-----+-----------+-----+-----------+
    |               Name               | LUT | Input Size| Bits| Total Bits|
    +----------------------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm                         |  127|         26|    1|         26|
    |ap_done_int                       |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter0           |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1           |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter8           |    9|          2|    1|          2|
    |ap_loop_exit_ready_pp0_iter1_reg  |    9|          2|    1|          2|
    |ap_loop_exit_ready_pp0_iter2_reg  |    9|          2|    1|          2|
    |ap_loop_exit_ready_pp0_iter3_reg  |    9|          2|    1|          2|
    |ap_loop_exit_ready_pp0_iter4_reg  |    9|          2|    1|          2|
    |ap_loop_exit_ready_pp0_iter5_reg  |    9|          2|    1|          2|
    |ap_loop_exit_ready_pp0_iter6_reg  |    9|          2|    1|          2|
    |ap_loop_exit_ready_pp0_iter7_reg  |    9|          2|    1|          2|
    |c_fu_414                          |    9|          2|    5|         10|
    |conv_to_pool_streams_0_blk_n      |    9|          2|    1|          2|
    |grp_fu_844_p0                     |   25|          6|   32|        192|
    |grp_fu_844_p1                     |  127|         26|   32|        832|
    |grp_fu_849_p0                     |   25|          6|   32|        192|
    |grp_fu_849_p1                     |  127|         26|   32|        832|
    |grp_fu_853_p0                     |  127|         26|   32|        832|
    |grp_fu_853_p1                     |   13|          3|   32|         96|
    |grp_fu_858_p0                     |  123|         25|   32|        800|
    |grp_fu_858_p1                     |   13|          3|   32|         96|
    |indvar_flatten11_fu_418           |    9|          2|    7|         14|
    |indvar_flatten31_fu_426           |    9|          2|   10|         20|
    |indvar_flatten_fu_410             |    9|          2|    4|          8|
    |pad_img_address0                  |  127|         26|   11|        286|
    |pad_img_address1                  |  123|         25|   11|        275|
    |pc_fu_402                         |    9|          2|    2|          4|
    |pr_fu_406                         |    9|          2|    2|          4|
    |r_fu_422                          |    9|          2|    5|         10|
    +----------------------------------+-----+-----------+-----+-----------+
    |Total                             | 1128|        236|  326|       4553|
    +----------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +----------------------------------+----+----+-----+-----------+
    |               Name               | FF | LUT| Bits| Const Bits|
    +----------------------------------+----+----+-----+-----------+
    |add_ln49_102_reg_3589             |  11|   0|   11|          0|
    |add_ln49_103_reg_3594             |  11|   0|   11|          0|
    |add_ln49_105_reg_3599             |  11|   0|   11|          0|
    |add_ln49_106_reg_3604             |  11|   0|   11|          0|
    |add_ln49_107_reg_3609             |  11|   0|   11|          0|
    |add_ln49_108_reg_3614             |  11|   0|   11|          0|
    |add_ln49_109_reg_3619             |  11|   0|   11|          0|
    |add_ln49_110_reg_3624             |  11|   0|   11|          0|
    |add_ln49_111_reg_3629             |  11|   0|   11|          0|
    |add_ln49_56_reg_3085              |  10|   0|   11|          1|
    |add_ln49_5_reg_3191               |   6|   0|    6|          0|
    |add_ln49_64_reg_3211              |  10|   0|   11|          1|
    |add_ln49_72_reg_3296              |  10|   0|   11|          1|
    |add_ln49_80_reg_3370              |  10|   0|   11|          1|
    |add_ln49_88_reg_3455              |  10|   0|   11|          1|
    |add_ln49_96_reg_3534              |  10|   0|   11|          1|
    |ap_CS_fsm                         |  25|   0|   25|          0|
    |ap_done_reg                       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter0_reg       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8           |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter1_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter2_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter3_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter4_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter5_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter6_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter7_reg  |   1|   0|    1|          0|
    |c_fu_414                          |   5|   0|    5|          0|
    |empty_45_reg_3094                 |   5|   0|    5|          0|
    |empty_reg_3076                    |   5|   0|    5|          0|
    |icmp_ln25_reg_3030                |   1|   0|    1|          0|
    |icmp_ln28_reg_3044                |   1|   0|    1|          0|
    |indvar_flatten11_fu_418           |   7|   0|    7|          0|
    |indvar_flatten11_load_reg_3039    |   7|   0|    7|          0|
    |indvar_flatten31_fu_426           |  10|   0|   10|          0|
    |indvar_flatten_fu_410             |   4|   0|    4|          0|
    |indvar_flatten_load_reg_3034      |   4|   0|    4|          0|
    |mul_12_reg_3246                   |  32|   0|   32|          0|
    |mul_13_reg_3251                   |  32|   0|   32|          0|
    |mul_14_reg_3266                   |  32|   0|   32|          0|
    |mul_15_reg_3271                   |  32|   0|   32|          0|
    |mul_16_reg_3286                   |  32|   0|   32|          0|
    |mul_1_1_reg_3315                  |  32|   0|   32|          0|
    |mul_1_1_reg_3315_pp0_iter1_reg    |  32|   0|   32|          0|
    |mul_1_2_reg_3320                  |  32|   0|   32|          0|
    |mul_1_2_reg_3320_pp0_iter1_reg    |  32|   0|   32|          0|
    |mul_1_3_reg_3335                  |  32|   0|   32|          0|
    |mul_1_3_reg_3335_pp0_iter1_reg    |  32|   0|   32|          0|
    |mul_1_4_reg_3340                  |  32|   0|   32|          0|
    |mul_1_4_reg_3340_pp0_iter1_reg    |  32|   0|   32|          0|
    |mul_1_5_reg_3355                  |  32|   0|   32|          0|
    |mul_1_5_reg_3355_pp0_iter1_reg    |  32|   0|   32|          0|
    |mul_1_6_reg_3360                  |  32|   0|   32|          0|
    |mul_1_6_reg_3360_pp0_iter1_reg    |  32|   0|   32|          0|
    |mul_1_reg_3291                    |  32|   0|   32|          0|
    |mul_1_reg_3291_pp0_iter1_reg      |  32|   0|   32|          0|
    |mul_2_1_reg_3390                  |  32|   0|   32|          0|
    |mul_2_2_reg_3405                  |  32|   0|   32|          0|
    |mul_2_3_reg_3410                  |  32|   0|   32|          0|
    |mul_2_4_reg_3425                  |  32|   0|   32|          0|
    |mul_2_5_reg_3430                  |  32|   0|   32|          0|
    |mul_2_6_reg_3445                  |  32|   0|   32|          0|
    |mul_2_reg_3385                    |  32|   0|   32|          0|
    |mul_3_1_reg_3474                  |  32|   0|   32|          0|
    |mul_3_2_reg_3479                  |  32|   0|   32|          0|
    |mul_3_3_reg_3494                  |  32|   0|   32|          0|
    |mul_3_4_reg_3499                  |  32|   0|   32|          0|
    |mul_3_5_reg_3519                  |  32|   0|   32|          0|
    |mul_3_6_reg_3524                  |  32|   0|   32|          0|
    |mul_3_reg_3450                    |  32|   0|   32|          0|
    |mul_4_1_reg_3554                  |  32|   0|   32|          0|
    |mul_4_2_reg_3569                  |  32|   0|   32|          0|
    |mul_4_3_reg_3574                  |  32|   0|   32|          0|
    |mul_4_4_reg_3634                  |  32|   0|   32|          0|
    |mul_4_5_reg_3639                  |  32|   0|   32|          0|
    |mul_4_6_reg_3654                  |  32|   0|   32|          0|
    |mul_4_reg_3549                    |  32|   0|   32|          0|
    |mul_5_1_reg_3674                  |  32|   0|   32|          0|
    |mul_5_2_reg_3679                  |  32|   0|   32|          0|
    |mul_5_3_reg_3694                  |  32|   0|   32|          0|
    |mul_5_4_reg_3699                  |  32|   0|   32|          0|
    |mul_5_5_reg_3714                  |  32|   0|   32|          0|
    |mul_5_6_reg_3719                  |  32|   0|   32|          0|
    |mul_5_reg_3659                    |  32|   0|   32|          0|
    |mul_6_1_reg_3734                  |  32|   0|   32|          0|
    |mul_6_2_reg_3744                  |  32|   0|   32|          0|
    |mul_6_3_reg_3749                  |  32|   0|   32|          0|
    |mul_6_4_reg_3754                  |  32|   0|   32|          0|
    |mul_6_5_reg_3759                  |  32|   0|   32|          0|
    |mul_6_6_reg_3764                  |  32|   0|   32|          0|
    |mul_6_reg_3729                    |  32|   0|   32|          0|
    |mul_reg_3226                      |  32|   0|   32|          0|
    |mul_s_reg_3231                    |  32|   0|   32|          0|
    |or_ln28_reg_3054                  |   1|   0|    1|          0|
    |pc_fu_402                         |   2|   0|    2|          0|
    |pr_fu_406                         |   2|   0|    2|          0|
    |r_fu_422                          |   5|   0|    5|          0|
    |reg_902                           |  32|   0|   32|          0|
    |reg_907                           |  32|   0|   32|          0|
    |reg_912                           |  32|   0|   32|          0|
    |reg_917                           |  32|   0|   32|          0|
    |reg_922                           |  32|   0|   32|          0|
    |reg_927                           |  32|   0|   32|          0|
    |reg_932                           |  32|   0|   32|          0|
    |reg_937                           |  32|   0|   32|          0|
    |select_ln25_2_reg_3049            |   5|   0|    5|          0|
    |select_ln28_3_reg_3059            |   5|   0|    5|          0|
    |select_ln33_3_reg_3070            |   2|   0|    2|          0|
    |select_ln33_reg_3064              |   2|   0|    2|          0|
    |select_ln54_reg_3780              |  32|   0|   32|          0|
    |tmp_reg_2780                      |  32|   0|   32|          0|
    |w_10_reg_2840                     |  32|   0|   32|          0|
    |w_11_reg_2845                     |  32|   0|   32|          0|
    |w_12_reg_2850                     |  32|   0|   32|          0|
    |w_13_reg_2855                     |  32|   0|   32|          0|
    |w_14_reg_2860                     |  32|   0|   32|          0|
    |w_15_reg_2865                     |  32|   0|   32|          0|
    |w_16_reg_2870                     |  32|   0|   32|          0|
    |w_17_reg_2875                     |  32|   0|   32|          0|
    |w_18_reg_2880                     |  32|   0|   32|          0|
    |w_19_reg_2885                     |  32|   0|   32|          0|
    |w_1_reg_2790                      |  32|   0|   32|          0|
    |w_20_reg_2890                     |  32|   0|   32|          0|
    |w_21_reg_2895                     |  32|   0|   32|          0|
    |w_22_reg_2900                     |  32|   0|   32|          0|
    |w_23_reg_2905                     |  32|   0|   32|          0|
    |w_24_reg_2910                     |  32|   0|   32|          0|
    |w_25_reg_2915                     |  32|   0|   32|          0|
    |w_26_reg_2920                     |  32|   0|   32|          0|
    |w_27_reg_2925                     |  32|   0|   32|          0|
    |w_28_reg_2930                     |  32|   0|   32|          0|
    |w_29_reg_2935                     |  32|   0|   32|          0|
    |w_2_reg_2795                      |  32|   0|   32|          0|
    |w_30_reg_2940                     |  32|   0|   32|          0|
    |w_31_reg_2945                     |  32|   0|   32|          0|
    |w_32_reg_2950                     |  32|   0|   32|          0|
    |w_33_reg_2955                     |  32|   0|   32|          0|
    |w_34_reg_2960                     |  32|   0|   32|          0|
    |w_35_reg_2965                     |  32|   0|   32|          0|
    |w_36_reg_2970                     |  32|   0|   32|          0|
    |w_37_reg_2975                     |  32|   0|   32|          0|
    |w_38_reg_2980                     |  32|   0|   32|          0|
    |w_39_reg_2985                     |  32|   0|   32|          0|
    |w_3_reg_2800                      |  32|   0|   32|          0|
    |w_40_reg_2990                     |  32|   0|   32|          0|
    |w_41_reg_2995                     |  32|   0|   32|          0|
    |w_42_reg_3000                     |  32|   0|   32|          0|
    |w_43_reg_3005                     |  32|   0|   32|          0|
    |w_44_reg_3010                     |  32|   0|   32|          0|
    |w_45_reg_3015                     |  32|   0|   32|          0|
    |w_46_reg_3020                     |  32|   0|   32|          0|
    |w_47_reg_3025                     |  32|   0|   32|          0|
    |w_48_reg_2835                     |  32|   0|   32|          0|
    |w_4_reg_2805                      |  32|   0|   32|          0|
    |w_5_reg_2810                      |  32|   0|   32|          0|
    |w_6_reg_2815                      |  32|   0|   32|          0|
    |w_7_reg_2820                      |  32|   0|   32|          0|
    |w_8_reg_2825                      |  32|   0|   32|          0|
    |w_9_reg_2830                      |  32|   0|   32|          0|
    |w_reg_2785                        |  32|   0|   32|          0|
    |w_sum_72_reg_3769                 |  32|   0|   32|          0|
    |x_assign_reg_3774                 |  32|   0|   32|          0|
    |zext_ln36_reg_3514                |   5|   0|    6|          1|
    |zext_ln49_65_reg_3101             |   5|   0|   11|          6|
    |zext_ln49_67_reg_3116             |   5|   0|   11|          6|
    |zext_ln49_69_reg_3131             |   5|   0|   11|          6|
    |zext_ln49_71_reg_3146             |   5|   0|   11|          6|
    |zext_ln49_73_reg_3161             |   6|   0|   11|          5|
    |zext_ln49_75_reg_3176             |   6|   0|   11|          5|
    |zext_ln49_77_reg_3196             |   6|   0|   11|          5|
    |icmp_ln25_reg_3030                |  64|  32|    1|          0|
    |mul_2_1_reg_3390                  |  64|  32|   32|          0|
    |mul_2_2_reg_3405                  |  64|  32|   32|          0|
    |mul_2_3_reg_3410                  |  64|  32|   32|          0|
    |mul_2_4_reg_3425                  |  64|  32|   32|          0|
    |mul_2_5_reg_3430                  |  64|  32|   32|          0|
    |mul_2_6_reg_3445                  |  64|  32|   32|          0|
    |mul_2_reg_3385                    |  64|  32|   32|          0|
    |mul_3_1_reg_3474                  |  64|  32|   32|          0|
    |mul_3_2_reg_3479                  |  64|  32|   32|          0|
    |mul_3_3_reg_3494                  |  64|  32|   32|          0|
    |mul_3_4_reg_3499                  |  64|  32|   32|          0|
    |mul_3_5_reg_3519                  |  64|  32|   32|          0|
    |mul_3_6_reg_3524                  |  64|  32|   32|          0|
    |mul_3_reg_3450                    |  64|  32|   32|          0|
    |mul_4_1_reg_3554                  |  64|  32|   32|          0|
    |mul_4_2_reg_3569                  |  64|  32|   32|          0|
    |mul_4_3_reg_3574                  |  64|  32|   32|          0|
    |mul_4_4_reg_3634                  |  64|  32|   32|          0|
    |mul_4_5_reg_3639                  |  64|  32|   32|          0|
    |mul_4_6_reg_3654                  |  64|  32|   32|          0|
    |mul_4_reg_3549                    |  64|  32|   32|          0|
    |mul_5_1_reg_3674                  |  64|  32|   32|          0|
    |mul_5_2_reg_3679                  |  64|  32|   32|          0|
    |mul_5_3_reg_3694                  |  64|  32|   32|          0|
    |mul_5_4_reg_3699                  |  64|  32|   32|          0|
    |mul_5_5_reg_3714                  |  64|  32|   32|          0|
    |mul_5_6_reg_3719                  |  64|  32|   32|          0|
    |mul_5_reg_3659                    |  64|  32|   32|          0|
    |mul_6_1_reg_3734                  |  64|  32|   32|          0|
    |mul_6_2_reg_3744                  |  64|  32|   32|          0|
    |mul_6_3_reg_3749                  |  64|  32|   32|          0|
    |mul_6_4_reg_3754                  |  64|  32|   32|          0|
    |mul_6_5_reg_3759                  |  64|  32|   32|          0|
    |mul_6_6_reg_3764                  |  64|  32|   32|          0|
    |mul_6_reg_3729                    |  64|  32|   32|          0|
    +----------------------------------+----+----+-----+-----------+
    |Total                             |6371|1152| 5234|         46|
    +----------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------------------+-----+-----+------------+------------------------+--------------+
|           RTL Ports           | Dir | Bits|  Protocol  |      Source Object     |    C Type    |
+-------------------------------+-----+-----+------------+------------------------+--------------+
|ap_clk                         |   in|    1|  ap_ctrl_hs|             convolution|  return value|
|ap_rst                         |   in|    1|  ap_ctrl_hs|             convolution|  return value|
|ap_start                       |   in|    1|  ap_ctrl_hs|             convolution|  return value|
|ap_done                        |  out|    1|  ap_ctrl_hs|             convolution|  return value|
|ap_idle                        |  out|    1|  ap_ctrl_hs|             convolution|  return value|
|ap_ready                       |  out|    1|  ap_ctrl_hs|             convolution|  return value|
|pad_img_address0               |  out|   11|   ap_memory|                 pad_img|         array|
|pad_img_ce0                    |  out|    1|   ap_memory|                 pad_img|         array|
|pad_img_q0                     |   in|   32|   ap_memory|                 pad_img|         array|
|pad_img_address1               |  out|   11|   ap_memory|                 pad_img|         array|
|pad_img_ce1                    |  out|    1|   ap_memory|                 pad_img|         array|
|pad_img_q1                     |   in|   32|   ap_memory|                 pad_img|         array|
|filter                         |   in|    2|     ap_none|                  filter|        scalar|
|conv_to_pool_streams_0_din     |  out|   32|     ap_fifo|  conv_to_pool_streams_0|       pointer|
|conv_to_pool_streams_0_full_n  |   in|    1|     ap_fifo|  conv_to_pool_streams_0|       pointer|
|conv_to_pool_streams_0_write   |  out|    1|     ap_fifo|  conv_to_pool_streams_0|       pointer|
+-------------------------------+-----+-----+------------+------------------------+--------------+

