TimeQuest Timing Analyzer report for sinx
Wed May 30 17:20:13 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'Controller:inst|ps.Div'
 14. Slow 1200mV 85C Model Hold: 'Controller:inst|ps.Div'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'Controller:inst|ps.Div'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Setup: 'Controller:inst|ps.Div'
 31. Slow 1200mV 0C Model Hold: 'Controller:inst|ps.Div'
 32. Slow 1200mV 0C Model Hold: 'clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'Controller:inst|ps.Div'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Setup: 'Controller:inst|ps.Div'
 47. Fast 1200mV 0C Model Hold: 'Controller:inst|ps.Div'
 48. Fast 1200mV 0C Model Hold: 'clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'Controller:inst|ps.Div'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; sinx                                                              ;
; Device Family      ; Cyclone IV GX                                                     ;
; Device Name        ; EP4CGX22CF19C6                                                    ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clk                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                    ;
; Controller:inst|ps.Div ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Controller:inst|ps.Div } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+---------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                              ;
+------------+-----------------+------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note                    ;
+------------+-----------------+------------------------+-------------------------+
; 136.69 MHz ; 136.69 MHz      ; clk                    ;                         ;
; 566.89 MHz ; 431.41 MHz      ; Controller:inst|ps.Div ; limit due to hold check ;
+------------+-----------------+------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary             ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -6.316 ; -179.977      ;
; Controller:inst|ps.Div ; -0.764 ; -1.410        ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; Controller:inst|ps.Div ; -1.079 ; -2.066        ;
; clk                    ; -0.858 ; -7.532        ;
+------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------------+--------+-----------------+
; Clock                  ; Slack  ; End Point TNS   ;
+------------------------+--------+-----------------+
; clk                    ; -3.000 ; -66.000         ;
; Controller:inst|ps.Div ; 0.460  ; 0.000           ;
+------------------------+--------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                           ;
+--------+---------------------------+-------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                 ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------------+------------------------+-------------+--------------+------------+------------+
; -6.316 ; regTrm:regTrm1|data[3]    ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.065     ; 7.246      ;
; -6.306 ; regTrm:regTrm1|data[1]    ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.065     ; 7.236      ;
; -6.273 ; regTrm:regTrm1|data[7]    ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.065     ; 7.203      ;
; -6.241 ; regTrm:regTrm1|data[2]    ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.065     ; 7.171      ;
; -6.215 ; regTrm:regTrm1|data[6]    ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.065     ; 7.145      ;
; -6.201 ; regTrm:regTrm1|data[4]    ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.065     ; 7.131      ;
; -6.124 ; regTrm:regTrm1|data[5]    ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.065     ; 7.054      ;
; -6.122 ; Controller:inst|ps.init   ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.078     ; 7.039      ;
; -6.116 ; Controller:inst|ps.init   ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.078     ; 7.033      ;
; -6.106 ; Controller:inst|tabCnt[2] ; regTrm:regTrm1|data[14] ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.161     ; 6.430      ;
; -6.100 ; Controller:inst|tabCnt[2] ; regTrm:regTrm1|data[15] ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.161     ; 6.424      ;
; -6.006 ; Controller:inst|ps.init   ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.078     ; 6.923      ;
; -6.000 ; Controller:inst|ps.init   ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.078     ; 6.917      ;
; -5.990 ; Controller:inst|tabCnt[2] ; regTrm:regTrm1|data[12] ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.161     ; 6.314      ;
; -5.989 ; regTrm:regTrm1|data[3]    ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.919      ;
; -5.984 ; Controller:inst|tabCnt[2] ; regTrm:regTrm1|data[13] ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.161     ; 6.308      ;
; -5.979 ; regTrm:regTrm1|data[1]    ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.909      ;
; -5.978 ; Controller:inst|ps.Mul1   ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.078     ; 6.895      ;
; -5.972 ; Controller:inst|ps.Mul1   ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.078     ; 6.889      ;
; -5.946 ; regTrm:regTrm1|data[7]    ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.876      ;
; -5.945 ; regTrm:regTrm1|data[3]    ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.875      ;
; -5.935 ; regTrm:regTrm1|data[1]    ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.865      ;
; -5.932 ; Controller:inst|ps.Mul2   ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.078     ; 6.849      ;
; -5.926 ; Controller:inst|ps.Mul2   ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.078     ; 6.843      ;
; -5.914 ; regTrm:regTrm1|data[2]    ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.844      ;
; -5.902 ; regTrm:regTrm1|data[7]    ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.832      ;
; -5.890 ; Controller:inst|ps.init   ; regTrm:regTrm1|data[10] ; clk                    ; clk         ; 1.000        ; -0.078     ; 6.807      ;
; -5.888 ; regTrm:regTrm1|data[6]    ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.818      ;
; -5.884 ; Controller:inst|ps.init   ; regTrm:regTrm1|data[11] ; clk                    ; clk         ; 1.000        ; -0.078     ; 6.801      ;
; -5.874 ; regTrm:regTrm1|data[4]    ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.804      ;
; -5.874 ; Controller:inst|tabCnt[2] ; regTrm:regTrm1|data[10] ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.161     ; 6.198      ;
; -5.870 ; regTrm:regTrm1|data[2]    ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.800      ;
; -5.868 ; regTrm:regTrm1|data[9]    ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.798      ;
; -5.868 ; Controller:inst|tabCnt[2] ; regTrm:regTrm1|data[11] ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.161     ; 6.192      ;
; -5.862 ; Controller:inst|ps.Mul1   ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.078     ; 6.779      ;
; -5.856 ; Controller:inst|ps.Mul1   ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.078     ; 6.773      ;
; -5.844 ; regTrm:regTrm1|data[6]    ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.774      ;
; -5.830 ; regTrm:regTrm1|data[4]    ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.760      ;
; -5.816 ; Controller:inst|ps.Mul2   ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.078     ; 6.733      ;
; -5.810 ; Controller:inst|ps.Mul2   ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.078     ; 6.727      ;
; -5.805 ; regTrm:regTrm1|data[8]    ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.735      ;
; -5.797 ; regTrm:regTrm1|data[5]    ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.727      ;
; -5.753 ; regTrm:regTrm1|data[5]    ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.683      ;
; -5.746 ; Controller:inst|ps.Mul1   ; regTrm:regTrm1|data[10] ; clk                    ; clk         ; 1.000        ; -0.078     ; 6.663      ;
; -5.740 ; Controller:inst|ps.Mul1   ; regTrm:regTrm1|data[11] ; clk                    ; clk         ; 1.000        ; -0.078     ; 6.657      ;
; -5.716 ; Controller:inst|tabCnt[2] ; regTrm:regTrm1|data[9]  ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.161     ; 6.040      ;
; -5.713 ; regTrm:regTrm1|data[1]    ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.643      ;
; -5.700 ; Controller:inst|ps.Mul2   ; regTrm:regTrm1|data[10] ; clk                    ; clk         ; 1.000        ; -0.078     ; 6.617      ;
; -5.697 ; Controller:inst|ps.init   ; regTrm:regTrm1|data[9]  ; clk                    ; clk         ; 1.000        ; -0.078     ; 6.614      ;
; -5.694 ; Controller:inst|ps.Mul2   ; regTrm:regTrm1|data[11] ; clk                    ; clk         ; 1.000        ; -0.078     ; 6.611      ;
; -5.692 ; regTrm:regTrm1|data[10]   ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.622      ;
; -5.691 ; Controller:inst|tabCnt[1] ; regTrm:regTrm1|data[15] ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.026     ; 6.150      ;
; -5.669 ; regTrm:regTrm1|data[3]    ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.599      ;
; -5.666 ; regTrm:regTrm1|data[0]    ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.596      ;
; -5.660 ; regTrm:regTrm1|data[0]    ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.590      ;
; -5.626 ; regTrm:regTrm1|data[7]    ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.556      ;
; -5.624 ; Controller:inst|ps.init   ; regTrm:regTrm1|data[8]  ; clk                    ; clk         ; 1.000        ; -0.078     ; 6.541      ;
; -5.600 ; regTrm:regTrm1|data[4]    ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.530      ;
; -5.597 ; regTrm:regTrm1|data[1]    ; regTrm:regTrm1|data[10] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.527      ;
; -5.594 ; regTrm:regTrm1|data[2]    ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.524      ;
; -5.591 ; regTrm:regTrm1|data[1]    ; regTrm:regTrm1|data[11] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.521      ;
; -5.568 ; regTrm:regTrm1|data[6]    ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.498      ;
; -5.559 ; regTrm:regTrm1|data[5]    ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.489      ;
; -5.551 ; Controller:inst|ps.Mul2   ; regTrm:regTrm1|data[9]  ; clk                    ; clk         ; 1.000        ; -0.078     ; 6.468      ;
; -5.550 ; regTrm:regTrm1|data[12]   ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.480      ;
; -5.550 ; regTrm:regTrm1|data[0]    ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.480      ;
; -5.544 ; regTrm:regTrm1|data[0]    ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.474      ;
; -5.535 ; reg16:inst8|data[5]       ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.078     ; 6.452      ;
; -5.530 ; Controller:inst|ps.Mul1   ; regTrm:regTrm1|data[9]  ; clk                    ; clk         ; 1.000        ; -0.078     ; 6.447      ;
; -5.529 ; reg16:inst8|data[5]       ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.078     ; 6.446      ;
; -5.529 ; Controller:inst|tabCnt[1] ; regTrm:regTrm1|data[14] ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.026     ; 5.988      ;
; -5.525 ; regTrm:regTrm1|data[3]    ; regTrm:regTrm1|data[10] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.455      ;
; -5.519 ; regTrm:regTrm1|data[3]    ; regTrm:regTrm1|data[11] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.449      ;
; -5.508 ; Controller:inst|ps.init   ; regTrm:regTrm1|data[6]  ; clk                    ; clk         ; 1.000        ; -0.078     ; 6.425      ;
; -5.502 ; Controller:inst|ps.init   ; regTrm:regTrm1|data[7]  ; clk                    ; clk         ; 1.000        ; -0.078     ; 6.419      ;
; -5.484 ; regTrm:regTrm1|data[4]    ; regTrm:regTrm1|data[10] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.414      ;
; -5.481 ; regTrm:regTrm1|data[1]    ; regTrm:regTrm1|data[8]  ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.411      ;
; -5.478 ; regTrm:regTrm1|data[4]    ; regTrm:regTrm1|data[11] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.408      ;
; -5.475 ; regTrm:regTrm1|data[1]    ; regTrm:regTrm1|data[9]  ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.405      ;
; -5.473 ; regTrm:regTrm1|data[8]    ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.403      ;
; -5.473 ; regTrm:regTrm1|data[9]    ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.403      ;
; -5.467 ; regTrm:regTrm1|data[9]    ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.397      ;
; -5.454 ; regTrm:regTrm1|data[7]    ; regTrm:regTrm1|data[10] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.384      ;
; -5.453 ; regTrm:regTrm1|data[5]    ; regTrm:regTrm1|data[11] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.383      ;
; -5.448 ; regTrm:regTrm1|data[7]    ; regTrm:regTrm1|data[11] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.378      ;
; -5.446 ; regTrm:regTrm1|data[2]    ; regTrm:regTrm1|data[10] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.376      ;
; -5.443 ; regTrm:regTrm1|data[5]    ; regTrm:regTrm1|data[10] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.373      ;
; -5.440 ; regTrm:regTrm1|data[2]    ; regTrm:regTrm1|data[11] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.370      ;
; -5.434 ; regTrm:regTrm1|data[0]    ; regTrm:regTrm1|data[10] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.364      ;
; -5.428 ; regTrm:regTrm1|data[0]    ; regTrm:regTrm1|data[11] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.358      ;
; -5.419 ; reg16:inst8|data[5]       ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.078     ; 6.336      ;
; -5.417 ; regTrm:regTrm1|data[8]    ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.347      ;
; -5.413 ; reg16:inst8|data[5]       ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.078     ; 6.330      ;
; -5.413 ; Controller:inst|tabCnt[1] ; regTrm:regTrm1|data[12] ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.026     ; 5.872      ;
; -5.409 ; regTrm:regTrm1|data[3]    ; regTrm:regTrm1|data[8]  ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.339      ;
; -5.407 ; Controller:inst|tabCnt[1] ; regTrm:regTrm1|data[13] ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.026     ; 5.866      ;
; -5.403 ; regTrm:regTrm1|data[3]    ; regTrm:regTrm1|data[9]  ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.333      ;
; -5.382 ; Controller:inst|tabCnt[2] ; regTrm:regTrm1|data[8]  ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.161     ; 5.706      ;
; -5.368 ; regTrm:regTrm1|data[4]    ; regTrm:regTrm1|data[8]  ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.298      ;
; -5.365 ; regTrm:regTrm1|data[1]    ; regTrm:regTrm1|data[6]  ; clk                    ; clk         ; 1.000        ; -0.065     ; 6.295      ;
+--------+---------------------------+-------------------------+------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Controller:inst|ps.Div'                                                                                                     ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.764 ; Controller:inst|tabCnt[1] ; Controller:inst|tabCnt[2] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 1.000        ; 0.085      ; 0.964      ;
; -0.721 ; Controller:inst|tabCnt[2] ; Controller:inst|tabCnt[2] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 1.000        ; -0.050     ; 0.786      ;
; -0.646 ; Controller:inst|tabCnt[1] ; Controller:inst|tabCnt[1] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 1.000        ; -0.045     ; 0.800      ;
; 0.439  ; Controller:inst|ps.Div    ; Controller:inst|tabCnt[2] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 0.500        ; 2.486      ; 1.861      ;
; 0.580  ; Controller:inst|ps.Div    ; Controller:inst|tabCnt[1] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 0.500        ; 2.356      ; 1.674      ;
; 0.883  ; Controller:inst|ps.Div    ; Controller:inst|tabCnt[2] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 1.000        ; 2.486      ; 1.917      ;
; 1.024  ; Controller:inst|ps.Div    ; Controller:inst|tabCnt[1] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 1.000        ; 2.356      ; 1.730      ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Controller:inst|ps.Div'                                                                                                      ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.079 ; Controller:inst|ps.Div    ; Controller:inst|tabCnt[1] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 0.000        ; 2.456      ; 1.576      ;
; -0.987 ; Controller:inst|ps.Div    ; Controller:inst|tabCnt[2] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 0.000        ; 2.591      ; 1.803      ;
; -0.659 ; Controller:inst|ps.Div    ; Controller:inst|tabCnt[1] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; -0.500       ; 2.456      ; 1.516      ;
; -0.570 ; Controller:inst|ps.Div    ; Controller:inst|tabCnt[2] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; -0.500       ; 2.591      ; 1.740      ;
; 0.689  ; Controller:inst|tabCnt[2] ; Controller:inst|tabCnt[2] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 0.000        ; 0.050      ; 0.739      ;
; 0.690  ; Controller:inst|tabCnt[1] ; Controller:inst|tabCnt[1] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 0.000        ; 0.045      ; 0.735      ;
; 0.710  ; Controller:inst|tabCnt[1] ; Controller:inst|tabCnt[2] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 0.000        ; 0.180      ; 0.890      ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                  ;
+--------+-----------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+
; -0.858 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[0]    ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.530      ; 2.058      ;
; -0.856 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[1]    ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.530      ; 2.060      ;
; -0.746 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[2]    ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.530      ; 2.170      ;
; -0.744 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[3]    ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.530      ; 2.172      ;
; -0.634 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[4]    ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.530      ; 2.282      ;
; -0.632 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[5]    ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.530      ; 2.284      ;
; -0.522 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[6]    ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.530      ; 2.394      ;
; -0.521 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[7]    ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.531      ; 2.396      ;
; -0.411 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[8]    ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.531      ; 2.506      ;
; -0.409 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[9]    ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.531      ; 2.508      ;
; -0.315 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[0]    ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.530      ; 2.101      ;
; -0.309 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[1]    ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.530      ; 2.107      ;
; -0.299 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[10]   ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.531      ; 2.618      ;
; -0.297 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[11]   ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.531      ; 2.620      ;
; -0.203 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[2]    ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.530      ; 2.213      ;
; -0.197 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[3]    ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.530      ; 2.219      ;
; -0.187 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[12]   ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.531      ; 2.730      ;
; -0.185 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[13]   ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.531      ; 2.732      ;
; -0.091 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[4]    ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.530      ; 2.325      ;
; -0.085 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[5]    ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.530      ; 2.331      ;
; -0.083 ; clk                         ; Controller:inst|ps.CalSin   ; clk                    ; clk         ; 0.000        ; 2.531      ; 2.605      ;
; -0.075 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[14]   ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.531      ; 2.842      ;
; -0.073 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[15]   ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.531      ; 2.844      ;
; 0.021  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[6]    ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.530      ; 2.437      ;
; 0.026  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[7]    ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.531      ; 2.443      ;
; 0.045  ; clk                         ; Controller:inst|ps.Div      ; clk                    ; clk         ; 0.000        ; 2.524      ; 2.726      ;
; 0.106  ; clk                         ; Controller:inst|ps.Mul1     ; clk                    ; clk         ; 0.000        ; 2.523      ; 2.786      ;
; 0.106  ; clk                         ; Controller:inst|ps.Mul2     ; clk                    ; clk         ; 0.000        ; 2.523      ; 2.786      ;
; 0.132  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[8]    ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.531      ; 2.549      ;
; 0.138  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[9]    ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.531      ; 2.555      ;
; 0.244  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[10]   ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.531      ; 2.661      ;
; 0.250  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[11]   ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.531      ; 2.667      ;
; 0.356  ; Controller:inst|ps.CalSin   ; Controller:inst|ps.CalSin   ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356  ; Controller:inst|ps.idle     ; Controller:inst|ps.idle     ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356  ; Controller:inst|ps.starting ; Controller:inst|ps.starting ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[12]   ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.531      ; 2.773      ;
; 0.362  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[13]   ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.531      ; 2.779      ;
; 0.388  ; reg16:Sinout_dev|data[15]   ; reg16:Sinout_dev|data[15]   ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.609      ;
; 0.468  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[14]   ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.531      ; 2.885      ;
; 0.474  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[15]   ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.531      ; 2.891      ;
; 0.501  ; clk                         ; Controller:inst|ps.CalSin   ; clk                    ; clk         ; -0.500       ; 2.531      ; 2.709      ;
; 0.572  ; reg16:Sinout_dev|data[7]    ; reg16:Sinout_dev|data[7]    ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.793      ;
; 0.572  ; Controller:inst|ps.Mul1     ; Controller:inst|ps.Mul2     ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.793      ;
; 0.573  ; reg16:Sinout_dev|data[1]    ; reg16:Sinout_dev|data[1]    ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.794      ;
; 0.573  ; reg16:Sinout_dev|data[3]    ; reg16:Sinout_dev|data[3]    ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.794      ;
; 0.573  ; reg16:Sinout_dev|data[4]    ; reg16:Sinout_dev|data[4]    ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.794      ;
; 0.573  ; reg16:Sinout_dev|data[5]    ; reg16:Sinout_dev|data[5]    ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.794      ;
; 0.573  ; reg16:Sinout_dev|data[6]    ; reg16:Sinout_dev|data[6]    ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.794      ;
; 0.573  ; reg16:Sinout_dev|data[9]    ; reg16:Sinout_dev|data[9]    ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.794      ;
; 0.574  ; reg16:Sinout_dev|data[2]    ; reg16:Sinout_dev|data[2]    ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.795      ;
; 0.574  ; reg16:Sinout_dev|data[10]   ; reg16:Sinout_dev|data[10]   ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.795      ;
; 0.574  ; reg16:Sinout_dev|data[11]   ; reg16:Sinout_dev|data[11]   ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.795      ;
; 0.574  ; reg16:Sinout_dev|data[13]   ; reg16:Sinout_dev|data[13]   ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.795      ;
; 0.575  ; reg16:Sinout_dev|data[8]    ; reg16:Sinout_dev|data[8]    ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.796      ;
; 0.575  ; reg16:Sinout_dev|data[12]   ; reg16:Sinout_dev|data[12]   ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.796      ;
; 0.576  ; reg16:Sinout_dev|data[0]    ; reg16:Sinout_dev|data[0]    ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.797      ;
; 0.577  ; reg16:Sinout_dev|data[14]   ; reg16:Sinout_dev|data[14]   ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.798      ;
; 0.618  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[6]      ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.529      ; 3.533      ;
; 0.624  ; Controller:inst|ps.idle     ; Controller:inst|ps.starting ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.845      ;
; 0.670  ; clk                         ; Controller:inst|ps.Mul1     ; clk                    ; clk         ; -0.500       ; 2.523      ; 2.870      ;
; 0.670  ; clk                         ; Controller:inst|ps.Mul2     ; clk                    ; clk         ; -0.500       ; 2.523      ; 2.870      ;
; 0.673  ; clk                         ; Controller:inst|ps.Div      ; clk                    ; clk         ; -0.500       ; 2.524      ; 2.874      ;
; 0.697  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[2]      ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.529      ; 3.612      ;
; 0.703  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[12]     ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.529      ; 3.618      ;
; 0.716  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[10]     ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.529      ; 3.631      ;
; 0.729  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[7]      ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.529      ; 3.644      ;
; 0.758  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[5]      ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.529      ; 3.673      ;
; 0.769  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[4]      ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.529      ; 3.684      ;
; 0.782  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[3]      ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.529      ; 3.697      ;
; 0.846  ; reg16:Sinout_dev|data[6]    ; reg16:Sinout_dev|data[7]    ; clk                    ; clk         ; 0.000        ; 0.065      ; 1.068      ;
; 0.847  ; reg16:Sinout_dev|data[4]    ; reg16:Sinout_dev|data[5]    ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.068      ;
; 0.847  ; reg16:Sinout_dev|data[8]    ; reg16:Sinout_dev|data[9]    ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.068      ;
; 0.848  ; reg16:Sinout_dev|data[0]    ; reg16:Sinout_dev|data[1]    ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.069      ;
; 0.848  ; reg16:Sinout_dev|data[2]    ; reg16:Sinout_dev|data[3]    ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.069      ;
; 0.848  ; reg16:Sinout_dev|data[10]   ; reg16:Sinout_dev|data[11]   ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.069      ;
; 0.849  ; reg16:Sinout_dev|data[14]   ; reg16:Sinout_dev|data[15]   ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.070      ;
; 0.849  ; reg16:Sinout_dev|data[12]   ; reg16:Sinout_dev|data[13]   ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.070      ;
; 0.861  ; reg16:Sinout_dev|data[7]    ; reg16:Sinout_dev|data[8]    ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.082      ;
; 0.862  ; reg16:Sinout_dev|data[3]    ; reg16:Sinout_dev|data[4]    ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.083      ;
; 0.862  ; reg16:Sinout_dev|data[5]    ; reg16:Sinout_dev|data[6]    ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.083      ;
; 0.862  ; reg16:Sinout_dev|data[1]    ; reg16:Sinout_dev|data[2]    ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.083      ;
; 0.862  ; reg16:Sinout_dev|data[9]    ; reg16:Sinout_dev|data[10]   ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.083      ;
; 0.863  ; reg16:Sinout_dev|data[11]   ; reg16:Sinout_dev|data[12]   ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.084      ;
; 0.863  ; reg16:Sinout_dev|data[13]   ; reg16:Sinout_dev|data[14]   ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.084      ;
; 0.863  ; reg16:Sinout_dev|data[5]    ; reg16:Sinout_dev|data[7]    ; clk                    ; clk         ; 0.000        ; 0.065      ; 1.085      ;
; 0.863  ; reg16:Sinout_dev|data[7]    ; reg16:Sinout_dev|data[9]    ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.084      ;
; 0.864  ; reg16:Sinout_dev|data[3]    ; reg16:Sinout_dev|data[5]    ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.085      ;
; 0.864  ; reg16:Sinout_dev|data[1]    ; reg16:Sinout_dev|data[3]    ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.085      ;
; 0.864  ; reg16:Sinout_dev|data[9]    ; reg16:Sinout_dev|data[11]   ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.085      ;
; 0.865  ; reg16:Sinout_dev|data[13]   ; reg16:Sinout_dev|data[15]   ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.086      ;
; 0.865  ; reg16:Sinout_dev|data[11]   ; reg16:Sinout_dev|data[13]   ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.086      ;
; 0.866  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[11]     ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.529      ; 3.781      ;
; 0.868  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[13]     ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.529      ; 3.783      ;
; 0.879  ; regTrm:regTrm1|data[1]      ; regTrm:regTrm1|data[1]      ; clk                    ; clk         ; 0.000        ; 0.065      ; 1.101      ;
; 0.881  ; regTrm:regTrm1|data[1]      ; regTrm:regTrm1|data[2]      ; clk                    ; clk         ; 0.000        ; 0.065      ; 1.103      ;
; 0.898  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[1]      ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.529      ; 3.813      ;
; 0.909  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[8]      ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.529      ; 3.824      ;
; 0.915  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[14]     ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.529      ; 3.830      ;
; 0.956  ; reg16:Sinout_dev|data[6]    ; reg16:Sinout_dev|data[8]    ; clk                    ; clk         ; 0.000        ; 0.065      ; 1.178      ;
; 0.957  ; reg16:Sinout_dev|data[4]    ; reg16:Sinout_dev|data[6]    ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.178      ;
+--------+-----------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Controller:inst|ps.CalSin   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Controller:inst|ps.Div      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Controller:inst|ps.Mul1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Controller:inst|ps.Mul2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Controller:inst|ps.idle     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Controller:inst|ps.init     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Controller:inst|ps.starting ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regY:inst10|Yout[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regY:inst10|Yout[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regY:inst10|Yout[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regY:inst10|Yout[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regY:inst10|Yout[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regY:inst10|Yout[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regY:inst10|Yout[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regY:inst10|Yout[7]         ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:inst8|data[3]         ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[10]     ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[11]     ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[12]     ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[13]     ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[14]     ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[15]     ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[1]      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[2]      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[3]      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[4]      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[5]      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[6]      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[7]      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[8]      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[9]      ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:inst|ps.CalSin   ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:inst|ps.Mul1     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:inst|ps.Mul2     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:inst|ps.idle     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:inst|ps.starting ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:Sinout_dev|data[0]    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:Sinout_dev|data[1]    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:Sinout_dev|data[2]    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:Sinout_dev|data[3]    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:Sinout_dev|data[4]    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:Sinout_dev|data[5]    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:Sinout_dev|data[6]    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:inst8|data[10]        ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:inst8|data[11]        ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:inst8|data[12]        ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:inst8|data[13]        ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:inst8|data[14]        ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:inst8|data[15]        ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:inst8|data[4]         ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:inst8|data[5]         ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Controller:inst|ps.Div'                                                           ;
+-------+--------------+----------------+------------------+------------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+------------------------+------------+------------------------------+
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; Controller:inst|ps.Div ; Rise       ; inst|ps.Div~clkctrl|inclk[0] ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; Controller:inst|ps.Div ; Rise       ; inst|ps.Div~clkctrl|outclk   ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; Controller:inst|ps.Div ; Fall       ; Controller:inst|tabCnt[2]    ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; Controller:inst|ps.Div ; Rise       ; inst|tabCnt[2]|datac         ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; Controller:inst|ps.Div ; Rise       ; inst|tabCnt[1]|datad         ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; Controller:inst|ps.Div ; Fall       ; Controller:inst|tabCnt[1]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:inst|ps.Div ; Rise       ; inst|ps.Div|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:inst|ps.Div ; Rise       ; inst|ps.Div|q                ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; Controller:inst|ps.Div ; Fall       ; Controller:inst|tabCnt[1]    ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; Controller:inst|ps.Div ; Rise       ; inst|tabCnt[1]|datad         ;
; 0.516 ; 0.516        ; 0.000          ; High Pulse Width ; Controller:inst|ps.Div ; Rise       ; inst|tabCnt[2]|datac         ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; Controller:inst|ps.Div ; Fall       ; Controller:inst|tabCnt[2]    ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; Controller:inst|ps.Div ; Rise       ; inst|ps.Div~clkctrl|inclk[0] ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; Controller:inst|ps.Div ; Rise       ; inst|ps.Div~clkctrl|outclk   ;
+-------+--------------+----------------+------------------+------------------------+------------+------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Xin[*]    ; clk        ; 2.669  ; 3.243  ; Rise       ; clk             ;
;  Xin[0]   ; clk        ; 2.280  ; 2.745  ; Rise       ; clk             ;
;  Xin[1]   ; clk        ; 2.669  ; 3.243  ; Rise       ; clk             ;
;  Xin[2]   ; clk        ; 2.571  ; 3.071  ; Rise       ; clk             ;
;  Xin[3]   ; clk        ; 2.592  ; 3.154  ; Rise       ; clk             ;
;  Xin[4]   ; clk        ; 1.956  ; 2.364  ; Rise       ; clk             ;
;  Xin[5]   ; clk        ; 1.694  ; 2.101  ; Rise       ; clk             ;
;  Xin[6]   ; clk        ; 2.142  ; 2.573  ; Rise       ; clk             ;
;  Xin[7]   ; clk        ; 1.879  ; 2.288  ; Rise       ; clk             ;
;  Xin[8]   ; clk        ; 1.955  ; 2.363  ; Rise       ; clk             ;
;  Xin[9]   ; clk        ; 1.743  ; 2.161  ; Rise       ; clk             ;
;  Xin[10]  ; clk        ; 1.919  ; 2.314  ; Rise       ; clk             ;
;  Xin[11]  ; clk        ; 1.695  ; 2.103  ; Rise       ; clk             ;
;  Xin[12]  ; clk        ; 2.332  ; 2.819  ; Rise       ; clk             ;
;  Xin[13]  ; clk        ; 1.987  ; 2.427  ; Rise       ; clk             ;
;  Xin[14]  ; clk        ; 2.038  ; 2.479  ; Rise       ; clk             ;
;  Xin[15]  ; clk        ; 2.415  ; 2.931  ; Rise       ; clk             ;
; clk       ; clk        ; 0.378  ; 0.525  ; Rise       ; clk             ;
; start     ; clk        ; -0.531 ; -0.332 ; Rise       ; clk             ;
; y[*]      ; clk        ; 2.681  ; 3.278  ; Rise       ; clk             ;
;  y[0]     ; clk        ; 1.181  ; 1.617  ; Rise       ; clk             ;
;  y[1]     ; clk        ; 1.191  ; 1.627  ; Rise       ; clk             ;
;  y[2]     ; clk        ; 1.360  ; 1.790  ; Rise       ; clk             ;
;  y[3]     ; clk        ; 2.681  ; 3.278  ; Rise       ; clk             ;
;  y[4]     ; clk        ; 1.710  ; 2.201  ; Rise       ; clk             ;
;  y[5]     ; clk        ; 2.180  ; 2.686  ; Rise       ; clk             ;
;  y[6]     ; clk        ; 1.913  ; 2.424  ; Rise       ; clk             ;
;  y[7]     ; clk        ; -0.872 ; -0.695 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Xin[*]    ; clk        ; -1.301 ; -1.699 ; Rise       ; clk             ;
;  Xin[0]   ; clk        ; -1.867 ; -2.318 ; Rise       ; clk             ;
;  Xin[1]   ; clk        ; -2.237 ; -2.794 ; Rise       ; clk             ;
;  Xin[2]   ; clk        ; -2.147 ; -2.630 ; Rise       ; clk             ;
;  Xin[3]   ; clk        ; -2.163 ; -2.709 ; Rise       ; clk             ;
;  Xin[4]   ; clk        ; -1.553 ; -1.952 ; Rise       ; clk             ;
;  Xin[5]   ; clk        ; -1.301 ; -1.699 ; Rise       ; clk             ;
;  Xin[6]   ; clk        ; -1.731 ; -2.152 ; Rise       ; clk             ;
;  Xin[7]   ; clk        ; -1.478 ; -1.877 ; Rise       ; clk             ;
;  Xin[8]   ; clk        ; -1.553 ; -1.951 ; Rise       ; clk             ;
;  Xin[9]   ; clk        ; -1.347 ; -1.755 ; Rise       ; clk             ;
;  Xin[10]  ; clk        ; -1.517 ; -1.903 ; Rise       ; clk             ;
;  Xin[11]  ; clk        ; -1.302 ; -1.701 ; Rise       ; clk             ;
;  Xin[12]  ; clk        ; -1.914 ; -2.389 ; Rise       ; clk             ;
;  Xin[13]  ; clk        ; -1.583 ; -2.013 ; Rise       ; clk             ;
;  Xin[14]  ; clk        ; -1.633 ; -2.062 ; Rise       ; clk             ;
;  Xin[15]  ; clk        ; -1.995 ; -2.496 ; Rise       ; clk             ;
; clk       ; clk        ; 0.083  ; -0.021 ; Rise       ; clk             ;
; start     ; clk        ; 1.055  ; 0.897  ; Rise       ; clk             ;
; y[*]      ; clk        ; 1.180  ; 1.004  ; Rise       ; clk             ;
;  y[0]     ; clk        ; -0.783 ; -1.209 ; Rise       ; clk             ;
;  y[1]     ; clk        ; -0.793 ; -1.218 ; Rise       ; clk             ;
;  y[2]     ; clk        ; -0.954 ; -1.373 ; Rise       ; clk             ;
;  y[3]     ; clk        ; -2.222 ; -2.802 ; Rise       ; clk             ;
;  y[4]     ; clk        ; -1.290 ; -1.769 ; Rise       ; clk             ;
;  y[5]     ; clk        ; -1.741 ; -2.234 ; Rise       ; clk             ;
;  y[6]     ; clk        ; -1.486 ; -1.984 ; Rise       ; clk             ;
;  y[7]     ; clk        ; 1.180  ; 1.004  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ready       ; clk        ; 6.282 ; 6.372 ; Rise       ; clk             ;
; sinout[*]   ; clk        ; 8.465 ; 8.452 ; Rise       ; clk             ;
;  sinout[0]  ; clk        ; 6.925 ; 6.833 ; Rise       ; clk             ;
;  sinout[1]  ; clk        ; 6.696 ; 6.638 ; Rise       ; clk             ;
;  sinout[2]  ; clk        ; 6.701 ; 6.607 ; Rise       ; clk             ;
;  sinout[3]  ; clk        ; 6.944 ; 6.857 ; Rise       ; clk             ;
;  sinout[4]  ; clk        ; 6.906 ; 6.810 ; Rise       ; clk             ;
;  sinout[5]  ; clk        ; 6.216 ; 6.135 ; Rise       ; clk             ;
;  sinout[6]  ; clk        ; 6.563 ; 6.468 ; Rise       ; clk             ;
;  sinout[7]  ; clk        ; 6.372 ; 6.279 ; Rise       ; clk             ;
;  sinout[8]  ; clk        ; 5.902 ; 5.820 ; Rise       ; clk             ;
;  sinout[9]  ; clk        ; 6.486 ; 6.436 ; Rise       ; clk             ;
;  sinout[10] ; clk        ; 5.883 ; 5.803 ; Rise       ; clk             ;
;  sinout[11] ; clk        ; 5.869 ; 5.787 ; Rise       ; clk             ;
;  sinout[12] ; clk        ; 8.465 ; 8.452 ; Rise       ; clk             ;
;  sinout[13] ; clk        ; 7.077 ; 7.044 ; Rise       ; clk             ;
;  sinout[14] ; clk        ; 6.189 ; 6.110 ; Rise       ; clk             ;
;  sinout[15] ; clk        ; 5.911 ; 5.826 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ready       ; clk        ; 6.075 ; 6.165 ; Rise       ; clk             ;
; sinout[*]   ; clk        ; 5.682 ; 5.599 ; Rise       ; clk             ;
;  sinout[0]  ; clk        ; 6.699 ; 6.606 ; Rise       ; clk             ;
;  sinout[1]  ; clk        ; 6.478 ; 6.418 ; Rise       ; clk             ;
;  sinout[2]  ; clk        ; 6.482 ; 6.387 ; Rise       ; clk             ;
;  sinout[3]  ; clk        ; 6.716 ; 6.629 ; Rise       ; clk             ;
;  sinout[4]  ; clk        ; 6.678 ; 6.582 ; Rise       ; clk             ;
;  sinout[5]  ; clk        ; 6.017 ; 5.935 ; Rise       ; clk             ;
;  sinout[6]  ; clk        ; 6.345 ; 6.250 ; Rise       ; clk             ;
;  sinout[7]  ; clk        ; 6.166 ; 6.072 ; Rise       ; clk             ;
;  sinout[8]  ; clk        ; 5.715 ; 5.632 ; Rise       ; clk             ;
;  sinout[9]  ; clk        ; 6.277 ; 6.225 ; Rise       ; clk             ;
;  sinout[10] ; clk        ; 5.696 ; 5.615 ; Rise       ; clk             ;
;  sinout[11] ; clk        ; 5.682 ; 5.599 ; Rise       ; clk             ;
;  sinout[12] ; clk        ; 8.176 ; 8.159 ; Rise       ; clk             ;
;  sinout[13] ; clk        ; 6.872 ; 6.839 ; Rise       ; clk             ;
;  sinout[14] ; clk        ; 5.991 ; 5.912 ; Rise       ; clk             ;
;  sinout[15] ; clk        ; 5.724 ; 5.638 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                               ;
+------------+-----------------+------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note                    ;
+------------+-----------------+------------------------+-------------------------+
; 152.88 MHz ; 152.88 MHz      ; clk                    ;                         ;
; 638.16 MHz ; 499.5 MHz       ; Controller:inst|ps.Div ; limit due to hold check ;
+------------+-----------------+------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -5.541 ; -154.583      ;
; Controller:inst|ps.Div ; -0.567 ; -1.037        ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary               ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; Controller:inst|ps.Div ; -0.937 ; -1.796        ;
; clk                    ; -0.767 ; -6.901        ;
+------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; clk                    ; -3.000 ; -66.000        ;
; Controller:inst|ps.Div ; 0.472  ; 0.000          ;
+------------------------+--------+----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                            ;
+--------+---------------------------+-------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                 ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------------+------------------------+-------------+--------------+------------+------------+
; -5.541 ; regTrm:regTrm1|data[3]    ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.057     ; 6.479      ;
; -5.535 ; regTrm:regTrm1|data[1]    ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.057     ; 6.473      ;
; -5.502 ; regTrm:regTrm1|data[7]    ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.057     ; 6.440      ;
; -5.475 ; regTrm:regTrm1|data[2]    ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.057     ; 6.413      ;
; -5.452 ; regTrm:regTrm1|data[6]    ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.057     ; 6.390      ;
; -5.443 ; regTrm:regTrm1|data[4]    ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.057     ; 6.381      ;
; -5.375 ; regTrm:regTrm1|data[5]    ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.057     ; 6.313      ;
; -5.358 ; Controller:inst|tabCnt[2] ; regTrm:regTrm1|data[14] ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.104     ; 5.739      ;
; -5.349 ; Controller:inst|ps.init   ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.067     ; 6.277      ;
; -5.340 ; Controller:inst|tabCnt[2] ; regTrm:regTrm1|data[15] ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.104     ; 5.721      ;
; -5.331 ; Controller:inst|ps.init   ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.067     ; 6.259      ;
; -5.258 ; Controller:inst|tabCnt[2] ; regTrm:regTrm1|data[12] ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.104     ; 5.639      ;
; -5.249 ; Controller:inst|ps.init   ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.067     ; 6.177      ;
; -5.240 ; Controller:inst|tabCnt[2] ; regTrm:regTrm1|data[13] ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.104     ; 5.621      ;
; -5.231 ; Controller:inst|ps.init   ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.067     ; 6.159      ;
; -5.227 ; regTrm:regTrm1|data[3]    ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.057     ; 6.165      ;
; -5.221 ; regTrm:regTrm1|data[1]    ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.057     ; 6.159      ;
; -5.221 ; Controller:inst|ps.Mul1   ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.068     ; 6.148      ;
; -5.204 ; regTrm:regTrm1|data[3]    ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.057     ; 6.142      ;
; -5.203 ; Controller:inst|ps.Mul1   ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.068     ; 6.130      ;
; -5.198 ; regTrm:regTrm1|data[1]    ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.057     ; 6.136      ;
; -5.188 ; regTrm:regTrm1|data[7]    ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.057     ; 6.126      ;
; -5.170 ; Controller:inst|ps.Mul2   ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.068     ; 6.097      ;
; -5.165 ; regTrm:regTrm1|data[7]    ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.057     ; 6.103      ;
; -5.161 ; regTrm:regTrm1|data[2]    ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.057     ; 6.099      ;
; -5.158 ; Controller:inst|tabCnt[2] ; regTrm:regTrm1|data[10] ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.104     ; 5.539      ;
; -5.152 ; Controller:inst|ps.Mul2   ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.068     ; 6.079      ;
; -5.149 ; Controller:inst|ps.init   ; regTrm:regTrm1|data[10] ; clk                    ; clk         ; 1.000        ; -0.067     ; 6.077      ;
; -5.140 ; Controller:inst|tabCnt[2] ; regTrm:regTrm1|data[11] ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.104     ; 5.521      ;
; -5.139 ; regTrm:regTrm1|data[9]    ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.057     ; 6.077      ;
; -5.138 ; regTrm:regTrm1|data[6]    ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.057     ; 6.076      ;
; -5.138 ; regTrm:regTrm1|data[2]    ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.057     ; 6.076      ;
; -5.131 ; Controller:inst|ps.init   ; regTrm:regTrm1|data[11] ; clk                    ; clk         ; 1.000        ; -0.067     ; 6.059      ;
; -5.129 ; regTrm:regTrm1|data[4]    ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.057     ; 6.067      ;
; -5.121 ; Controller:inst|ps.Mul1   ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.068     ; 6.048      ;
; -5.115 ; regTrm:regTrm1|data[6]    ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.057     ; 6.053      ;
; -5.106 ; regTrm:regTrm1|data[4]    ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.057     ; 6.044      ;
; -5.103 ; Controller:inst|ps.Mul1   ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.068     ; 6.030      ;
; -5.093 ; regTrm:regTrm1|data[8]    ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.057     ; 6.031      ;
; -5.070 ; Controller:inst|ps.Mul2   ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.068     ; 5.997      ;
; -5.061 ; regTrm:regTrm1|data[5]    ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.999      ;
; -5.052 ; Controller:inst|ps.Mul2   ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.068     ; 5.979      ;
; -5.038 ; regTrm:regTrm1|data[5]    ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.976      ;
; -5.025 ; Controller:inst|tabCnt[2] ; regTrm:regTrm1|data[9]  ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.104     ; 5.406      ;
; -5.021 ; Controller:inst|ps.Mul1   ; regTrm:regTrm1|data[10] ; clk                    ; clk         ; 1.000        ; -0.068     ; 5.948      ;
; -5.003 ; Controller:inst|ps.Mul1   ; regTrm:regTrm1|data[11] ; clk                    ; clk         ; 1.000        ; -0.068     ; 5.930      ;
; -5.000 ; Controller:inst|tabCnt[1] ; regTrm:regTrm1|data[15] ; Controller:inst|ps.Div ; clk         ; 0.500        ; 0.021      ; 5.506      ;
; -4.999 ; Controller:inst|ps.init   ; regTrm:regTrm1|data[9]  ; clk                    ; clk         ; 1.000        ; -0.067     ; 5.927      ;
; -4.988 ; regTrm:regTrm1|data[1]    ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.926      ;
; -4.980 ; regTrm:regTrm1|data[10]   ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.918      ;
; -4.974 ; regTrm:regTrm1|data[3]    ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.912      ;
; -4.970 ; Controller:inst|ps.Mul2   ; regTrm:regTrm1|data[10] ; clk                    ; clk         ; 1.000        ; -0.068     ; 5.897      ;
; -4.952 ; Controller:inst|ps.Mul2   ; regTrm:regTrm1|data[11] ; clk                    ; clk         ; 1.000        ; -0.068     ; 5.879      ;
; -4.935 ; regTrm:regTrm1|data[7]    ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.873      ;
; -4.920 ; regTrm:regTrm1|data[4]    ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.858      ;
; -4.912 ; regTrm:regTrm1|data[0]    ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.056     ; 5.851      ;
; -4.912 ; Controller:inst|ps.init   ; regTrm:regTrm1|data[8]  ; clk                    ; clk         ; 1.000        ; -0.067     ; 5.840      ;
; -4.908 ; regTrm:regTrm1|data[2]    ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.846      ;
; -4.894 ; regTrm:regTrm1|data[0]    ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.056     ; 5.833      ;
; -4.888 ; regTrm:regTrm1|data[1]    ; regTrm:regTrm1|data[10] ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.826      ;
; -4.885 ; regTrm:regTrm1|data[6]    ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.823      ;
; -4.870 ; regTrm:regTrm1|data[1]    ; regTrm:regTrm1|data[11] ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.808      ;
; -4.858 ; regTrm:regTrm1|data[12]   ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.796      ;
; -4.849 ; regTrm:regTrm1|data[5]    ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.787      ;
; -4.848 ; Controller:inst|ps.Mul2   ; regTrm:regTrm1|data[9]  ; clk                    ; clk         ; 1.000        ; -0.068     ; 5.775      ;
; -4.844 ; Controller:inst|ps.Mul1   ; regTrm:regTrm1|data[9]  ; clk                    ; clk         ; 1.000        ; -0.068     ; 5.771      ;
; -4.821 ; regTrm:regTrm1|data[3]    ; regTrm:regTrm1|data[10] ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.759      ;
; -4.820 ; regTrm:regTrm1|data[4]    ; regTrm:regTrm1|data[10] ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.758      ;
; -4.819 ; Controller:inst|tabCnt[1] ; regTrm:regTrm1|data[14] ; Controller:inst|ps.Div ; clk         ; 0.500        ; 0.021      ; 5.325      ;
; -4.812 ; regTrm:regTrm1|data[0]    ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.056     ; 5.751      ;
; -4.812 ; Controller:inst|ps.init   ; regTrm:regTrm1|data[6]  ; clk                    ; clk         ; 1.000        ; -0.067     ; 5.740      ;
; -4.812 ; reg16:inst8|data[5]       ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.068     ; 5.739      ;
; -4.803 ; regTrm:regTrm1|data[3]    ; regTrm:regTrm1|data[11] ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.741      ;
; -4.802 ; regTrm:regTrm1|data[4]    ; regTrm:regTrm1|data[11] ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.740      ;
; -4.794 ; regTrm:regTrm1|data[0]    ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.056     ; 5.733      ;
; -4.794 ; Controller:inst|ps.init   ; regTrm:regTrm1|data[7]  ; clk                    ; clk         ; 1.000        ; -0.067     ; 5.722      ;
; -4.794 ; reg16:inst8|data[5]       ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.068     ; 5.721      ;
; -4.788 ; regTrm:regTrm1|data[1]    ; regTrm:regTrm1|data[8]  ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.726      ;
; -4.784 ; regTrm:regTrm1|data[9]    ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.722      ;
; -4.770 ; regTrm:regTrm1|data[1]    ; regTrm:regTrm1|data[9]  ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.708      ;
; -4.766 ; regTrm:regTrm1|data[9]    ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.704      ;
; -4.765 ; regTrm:regTrm1|data[8]    ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.703      ;
; -4.749 ; regTrm:regTrm1|data[5]    ; regTrm:regTrm1|data[10] ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.687      ;
; -4.746 ; regTrm:regTrm1|data[7]    ; regTrm:regTrm1|data[10] ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.684      ;
; -4.740 ; regTrm:regTrm1|data[2]    ; regTrm:regTrm1|data[10] ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.678      ;
; -4.738 ; regTrm:regTrm1|data[8]    ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.676      ;
; -4.736 ; regTrm:regTrm1|data[5]    ; regTrm:regTrm1|data[11] ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.674      ;
; -4.730 ; Controller:inst|tabCnt[2] ; regTrm:regTrm1|data[8]  ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.104     ; 5.111      ;
; -4.728 ; regTrm:regTrm1|data[7]    ; regTrm:regTrm1|data[11] ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.666      ;
; -4.722 ; regTrm:regTrm1|data[2]    ; regTrm:regTrm1|data[11] ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.660      ;
; -4.721 ; regTrm:regTrm1|data[3]    ; regTrm:regTrm1|data[8]  ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.659      ;
; -4.720 ; regTrm:regTrm1|data[4]    ; regTrm:regTrm1|data[8]  ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.658      ;
; -4.719 ; Controller:inst|tabCnt[1] ; regTrm:regTrm1|data[12] ; Controller:inst|ps.Div ; clk         ; 0.500        ; 0.021      ; 5.225      ;
; -4.712 ; regTrm:regTrm1|data[0]    ; regTrm:regTrm1|data[10] ; clk                    ; clk         ; 1.000        ; -0.056     ; 5.651      ;
; -4.712 ; reg16:inst8|data[5]       ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.068     ; 5.639      ;
; -4.703 ; regTrm:regTrm1|data[3]    ; regTrm:regTrm1|data[9]  ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.641      ;
; -4.702 ; regTrm:regTrm1|data[4]    ; regTrm:regTrm1|data[9]  ; clk                    ; clk         ; 1.000        ; -0.057     ; 5.640      ;
; -4.701 ; Controller:inst|tabCnt[1] ; regTrm:regTrm1|data[13] ; Controller:inst|ps.Div ; clk         ; 0.500        ; 0.021      ; 5.207      ;
; -4.694 ; regTrm:regTrm1|data[0]    ; regTrm:regTrm1|data[11] ; clk                    ; clk         ; 1.000        ; -0.056     ; 5.633      ;
; -4.694 ; reg16:inst8|data[5]       ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.068     ; 5.621      ;
+--------+---------------------------+-------------------------+------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Controller:inst|ps.Div'                                                                                                      ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.567 ; Controller:inst|tabCnt[1] ; Controller:inst|tabCnt[2] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 1.000        ; 0.082      ; 0.860      ;
; -0.547 ; Controller:inst|tabCnt[2] ; Controller:inst|tabCnt[2] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 1.000        ; -0.043     ; 0.715      ;
; -0.470 ; Controller:inst|tabCnt[1] ; Controller:inst|tabCnt[1] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 1.000        ; -0.037     ; 0.716      ;
; 0.414  ; Controller:inst|ps.Div    ; Controller:inst|tabCnt[2] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 0.500        ; 2.205      ; 1.682      ;
; 0.551  ; Controller:inst|ps.Div    ; Controller:inst|tabCnt[1] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 0.500        ; 2.086      ; 1.498      ;
; 0.862  ; Controller:inst|ps.Div    ; Controller:inst|tabCnt[2] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 1.000        ; 2.205      ; 1.734      ;
; 1.007  ; Controller:inst|ps.Div    ; Controller:inst|tabCnt[1] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 1.000        ; 2.086      ; 1.542      ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Controller:inst|ps.Div'                                                                                                       ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.937 ; Controller:inst|ps.Div    ; Controller:inst|tabCnt[1] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 0.000        ; 2.171      ; 1.414      ;
; -0.859 ; Controller:inst|ps.Div    ; Controller:inst|tabCnt[2] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 0.000        ; 2.296      ; 1.617      ;
; -0.501 ; Controller:inst|ps.Div    ; Controller:inst|tabCnt[1] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; -0.500       ; 2.171      ; 1.370      ;
; -0.423 ; Controller:inst|ps.Div    ; Controller:inst|tabCnt[2] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; -0.500       ; 2.296      ; 1.573      ;
; 0.615  ; Controller:inst|tabCnt[2] ; Controller:inst|tabCnt[2] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 0.000        ; 0.043      ; 0.658      ;
; 0.631  ; Controller:inst|tabCnt[1] ; Controller:inst|tabCnt[1] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 0.000        ; 0.037      ; 0.668      ;
; 0.644  ; Controller:inst|tabCnt[1] ; Controller:inst|tabCnt[2] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 0.000        ; 0.162      ; 0.806      ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                   ;
+--------+-----------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+
; -0.767 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[0]    ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.281      ; 1.868      ;
; -0.760 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[1]    ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.281      ; 1.875      ;
; -0.671 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[2]    ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.281      ; 1.964      ;
; -0.664 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[3]    ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.281      ; 1.971      ;
; -0.575 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[4]    ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.281      ; 2.060      ;
; -0.568 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[5]    ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.281      ; 2.067      ;
; -0.479 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[6]    ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.281      ; 2.156      ;
; -0.472 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[7]    ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.281      ; 2.163      ;
; -0.383 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[8]    ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.281      ; 2.252      ;
; -0.376 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[9]    ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.281      ; 2.259      ;
; -0.287 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[10]   ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.281      ; 2.348      ;
; -0.280 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[11]   ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.281      ; 2.355      ;
; -0.255 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[0]    ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.281      ; 1.880      ;
; -0.244 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[1]    ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.281      ; 1.891      ;
; -0.191 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[12]   ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.281      ; 2.444      ;
; -0.184 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[13]   ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.281      ; 2.451      ;
; -0.159 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[2]    ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.281      ; 1.976      ;
; -0.148 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[3]    ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.281      ; 1.987      ;
; -0.095 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[14]   ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.281      ; 2.540      ;
; -0.088 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[15]   ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.281      ; 2.547      ;
; -0.063 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[4]    ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.281      ; 2.072      ;
; -0.061 ; clk                         ; Controller:inst|ps.CalSin   ; clk                    ; clk         ; 0.000        ; 2.282      ; 2.365      ;
; -0.052 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[5]    ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.281      ; 2.083      ;
; 0.033  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[6]    ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.281      ; 2.168      ;
; 0.044  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[7]    ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.281      ; 2.179      ;
; 0.082  ; clk                         ; Controller:inst|ps.Div      ; clk                    ; clk         ; 0.000        ; 2.273      ; 2.499      ;
; 0.118  ; clk                         ; Controller:inst|ps.Mul1     ; clk                    ; clk         ; 0.000        ; 2.273      ; 2.535      ;
; 0.118  ; clk                         ; Controller:inst|ps.Mul2     ; clk                    ; clk         ; 0.000        ; 2.273      ; 2.535      ;
; 0.129  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[8]    ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.281      ; 2.264      ;
; 0.140  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[9]    ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.281      ; 2.275      ;
; 0.225  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[10]   ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.281      ; 2.360      ;
; 0.236  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[11]   ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.281      ; 2.371      ;
; 0.310  ; Controller:inst|ps.CalSin   ; Controller:inst|ps.CalSin   ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; Controller:inst|ps.idle     ; Controller:inst|ps.idle     ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; Controller:inst|ps.starting ; Controller:inst|ps.starting ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.321  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[12]   ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.281      ; 2.456      ;
; 0.332  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[13]   ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.281      ; 2.467      ;
; 0.344  ; reg16:Sinout_dev|data[15]   ; reg16:Sinout_dev|data[15]   ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.545      ;
; 0.417  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[14]   ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.281      ; 2.552      ;
; 0.428  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[15]   ; Controller:inst|ps.Div ; clk         ; -0.500       ; 2.281      ; 2.563      ;
; 0.516  ; reg16:Sinout_dev|data[5]    ; reg16:Sinout_dev|data[5]    ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.717      ;
; 0.516  ; reg16:Sinout_dev|data[7]    ; reg16:Sinout_dev|data[7]    ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.717      ;
; 0.517  ; reg16:Sinout_dev|data[1]    ; reg16:Sinout_dev|data[1]    ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.718      ;
; 0.517  ; reg16:Sinout_dev|data[3]    ; reg16:Sinout_dev|data[3]    ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.718      ;
; 0.517  ; reg16:Sinout_dev|data[4]    ; reg16:Sinout_dev|data[4]    ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.718      ;
; 0.517  ; reg16:Sinout_dev|data[6]    ; reg16:Sinout_dev|data[6]    ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.718      ;
; 0.517  ; reg16:Sinout_dev|data[9]    ; reg16:Sinout_dev|data[9]    ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.718      ;
; 0.518  ; reg16:Sinout_dev|data[2]    ; reg16:Sinout_dev|data[2]    ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.719      ;
; 0.518  ; reg16:Sinout_dev|data[8]    ; reg16:Sinout_dev|data[8]    ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.719      ;
; 0.518  ; reg16:Sinout_dev|data[10]   ; reg16:Sinout_dev|data[10]   ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.719      ;
; 0.518  ; reg16:Sinout_dev|data[11]   ; reg16:Sinout_dev|data[11]   ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.719      ;
; 0.518  ; reg16:Sinout_dev|data[13]   ; reg16:Sinout_dev|data[13]   ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.719      ;
; 0.519  ; reg16:Sinout_dev|data[0]    ; reg16:Sinout_dev|data[0]    ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.720      ;
; 0.519  ; reg16:Sinout_dev|data[12]   ; reg16:Sinout_dev|data[12]   ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.720      ;
; 0.519  ; Controller:inst|ps.Mul1     ; Controller:inst|ps.Mul2     ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.720      ;
; 0.520  ; reg16:Sinout_dev|data[14]   ; reg16:Sinout_dev|data[14]   ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.721      ;
; 0.555  ; Controller:inst|ps.idle     ; Controller:inst|ps.starting ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.756      ;
; 0.557  ; clk                         ; Controller:inst|ps.CalSin   ; clk                    ; clk         ; -0.500       ; 2.282      ; 2.503      ;
; 0.569  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[6]      ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.279      ; 3.202      ;
; 0.630  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[2]      ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.279      ; 3.263      ;
; 0.631  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[7]      ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.279      ; 3.264      ;
; 0.660  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[5]      ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.279      ; 3.293      ;
; 0.661  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[10]     ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.279      ; 3.294      ;
; 0.661  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[12]     ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.279      ; 3.294      ;
; 0.680  ; clk                         ; Controller:inst|ps.Div      ; clk                    ; clk         ; -0.500       ; 2.273      ; 2.617      ;
; 0.696  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[3]      ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.279      ; 3.329      ;
; 0.710  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[4]      ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.279      ; 3.343      ;
; 0.714  ; clk                         ; Controller:inst|ps.Mul1     ; clk                    ; clk         ; -0.500       ; 2.273      ; 2.651      ;
; 0.714  ; clk                         ; Controller:inst|ps.Mul2     ; clk                    ; clk         ; -0.500       ; 2.273      ; 2.651      ;
; 0.760  ; reg16:Sinout_dev|data[4]    ; reg16:Sinout_dev|data[5]    ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.961      ;
; 0.760  ; reg16:Sinout_dev|data[6]    ; reg16:Sinout_dev|data[7]    ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.961      ;
; 0.761  ; reg16:Sinout_dev|data[2]    ; reg16:Sinout_dev|data[3]    ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.962      ;
; 0.761  ; reg16:Sinout_dev|data[8]    ; reg16:Sinout_dev|data[9]    ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.962      ;
; 0.761  ; reg16:Sinout_dev|data[10]   ; reg16:Sinout_dev|data[11]   ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.962      ;
; 0.762  ; reg16:Sinout_dev|data[0]    ; reg16:Sinout_dev|data[1]    ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.963      ;
; 0.762  ; reg16:Sinout_dev|data[12]   ; reg16:Sinout_dev|data[13]   ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.963      ;
; 0.763  ; reg16:Sinout_dev|data[14]   ; reg16:Sinout_dev|data[15]   ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.964      ;
; 0.767  ; reg16:Sinout_dev|data[5]    ; reg16:Sinout_dev|data[6]    ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.968      ;
; 0.767  ; reg16:Sinout_dev|data[7]    ; reg16:Sinout_dev|data[8]    ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.968      ;
; 0.768  ; reg16:Sinout_dev|data[3]    ; reg16:Sinout_dev|data[4]    ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.969      ;
; 0.768  ; reg16:Sinout_dev|data[1]    ; reg16:Sinout_dev|data[2]    ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.969      ;
; 0.768  ; reg16:Sinout_dev|data[9]    ; reg16:Sinout_dev|data[10]   ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.969      ;
; 0.768  ; reg16:Sinout_dev|data[13]   ; reg16:Sinout_dev|data[14]   ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.969      ;
; 0.769  ; reg16:Sinout_dev|data[11]   ; reg16:Sinout_dev|data[12]   ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.970      ;
; 0.774  ; reg16:Sinout_dev|data[5]    ; reg16:Sinout_dev|data[7]    ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.975      ;
; 0.774  ; reg16:Sinout_dev|data[7]    ; reg16:Sinout_dev|data[9]    ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.975      ;
; 0.775  ; reg16:Sinout_dev|data[3]    ; reg16:Sinout_dev|data[5]    ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.976      ;
; 0.775  ; reg16:Sinout_dev|data[1]    ; reg16:Sinout_dev|data[3]    ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.976      ;
; 0.775  ; reg16:Sinout_dev|data[9]    ; reg16:Sinout_dev|data[11]   ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.976      ;
; 0.775  ; reg16:Sinout_dev|data[13]   ; reg16:Sinout_dev|data[15]   ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.976      ;
; 0.776  ; reg16:Sinout_dev|data[11]   ; reg16:Sinout_dev|data[13]   ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.977      ;
; 0.784  ; regTrm:regTrm1|data[1]      ; regTrm:regTrm1|data[1]      ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.985      ;
; 0.791  ; regTrm:regTrm1|data[1]      ; regTrm:regTrm1|data[2]      ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.992      ;
; 0.794  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[13]     ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.279      ; 3.427      ;
; 0.799  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[11]     ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.279      ; 3.432      ;
; 0.830  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[1]      ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.279      ; 3.463      ;
; 0.839  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[8]      ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.279      ; 3.472      ;
; 0.840  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[14]     ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.279      ; 3.473      ;
; 0.844  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[15]     ; Controller:inst|ps.Div ; clk         ; 0.000        ; 2.279      ; 3.477      ;
; 0.849  ; reg16:Sinout_dev|data[4]    ; reg16:Sinout_dev|data[6]    ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.050      ;
+--------+-----------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Controller:inst|ps.CalSin   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Controller:inst|ps.Div      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Controller:inst|ps.Mul1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Controller:inst|ps.Mul2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Controller:inst|ps.idle     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Controller:inst|ps.init     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Controller:inst|ps.starting ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regY:inst10|Yout[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regY:inst10|Yout[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regY:inst10|Yout[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regY:inst10|Yout[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regY:inst10|Yout[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regY:inst10|Yout[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regY:inst10|Yout[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regY:inst10|Yout[7]         ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:inst|ps.Div      ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:inst8|data[0]         ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:inst8|data[1]         ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:inst8|data[2]         ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[0]      ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:inst|ps.Mul1     ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:inst|ps.Mul2     ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:inst|ps.init     ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:inst8|data[10]        ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:inst8|data[11]        ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:inst8|data[12]        ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:inst8|data[13]        ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:inst8|data[14]        ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:inst8|data[15]        ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:inst8|data[4]         ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:inst8|data[5]         ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:inst8|data[6]         ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:inst8|data[7]         ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:inst8|data[8]         ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:inst8|data[9]         ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[10]     ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[11]     ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[12]     ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[13]     ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[14]     ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[15]     ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[1]      ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[2]      ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[3]      ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[4]      ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[5]      ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[6]      ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[7]      ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[8]      ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[9]      ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:inst|ps.CalSin   ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Controller:inst|ps.Div'                                                            ;
+-------+--------------+----------------+------------------+------------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+------------------------+------------+------------------------------+
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; Controller:inst|ps.Div ; Fall       ; Controller:inst|tabCnt[1]    ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; Controller:inst|ps.Div ; Rise       ; inst|ps.Div~clkctrl|inclk[0] ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; Controller:inst|ps.Div ; Rise       ; inst|ps.Div~clkctrl|outclk   ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; Controller:inst|ps.Div ; Fall       ; Controller:inst|tabCnt[2]    ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; Controller:inst|ps.Div ; Rise       ; inst|tabCnt[1]|datad         ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; Controller:inst|ps.Div ; Rise       ; inst|tabCnt[2]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:inst|ps.Div ; Rise       ; inst|ps.Div|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:inst|ps.Div ; Rise       ; inst|ps.Div|q                ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; Controller:inst|ps.Div ; Rise       ; inst|tabCnt[2]|datac         ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; Controller:inst|ps.Div ; Fall       ; Controller:inst|tabCnt[2]    ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; Controller:inst|ps.Div ; Rise       ; inst|tabCnt[1]|datad         ;
; 0.524 ; 0.524        ; 0.000          ; High Pulse Width ; Controller:inst|ps.Div ; Rise       ; inst|ps.Div~clkctrl|inclk[0] ;
; 0.524 ; 0.524        ; 0.000          ; High Pulse Width ; Controller:inst|ps.Div ; Rise       ; inst|ps.Div~clkctrl|outclk   ;
; 0.525 ; 0.525        ; 0.000          ; High Pulse Width ; Controller:inst|ps.Div ; Fall       ; Controller:inst|tabCnt[1]    ;
+-------+--------------+----------------+------------------+------------------------+------------+------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Xin[*]    ; clk        ; 2.349  ; 2.801  ; Rise       ; clk             ;
;  Xin[0]   ; clk        ; 1.999  ; 2.342  ; Rise       ; clk             ;
;  Xin[1]   ; clk        ; 2.349  ; 2.801  ; Rise       ; clk             ;
;  Xin[2]   ; clk        ; 2.265  ; 2.644  ; Rise       ; clk             ;
;  Xin[3]   ; clk        ; 2.274  ; 2.714  ; Rise       ; clk             ;
;  Xin[4]   ; clk        ; 1.683  ; 2.003  ; Rise       ; clk             ;
;  Xin[5]   ; clk        ; 1.437  ; 1.766  ; Rise       ; clk             ;
;  Xin[6]   ; clk        ; 1.851  ; 2.190  ; Rise       ; clk             ;
;  Xin[7]   ; clk        ; 1.611  ; 1.932  ; Rise       ; clk             ;
;  Xin[8]   ; clk        ; 1.683  ; 1.999  ; Rise       ; clk             ;
;  Xin[9]   ; clk        ; 1.483  ; 1.818  ; Rise       ; clk             ;
;  Xin[10]  ; clk        ; 1.644  ; 1.957  ; Rise       ; clk             ;
;  Xin[11]  ; clk        ; 1.441  ; 1.771  ; Rise       ; clk             ;
;  Xin[12]  ; clk        ; 2.033  ; 2.406  ; Rise       ; clk             ;
;  Xin[13]  ; clk        ; 1.725  ; 2.062  ; Rise       ; clk             ;
;  Xin[14]  ; clk        ; 1.770  ; 2.108  ; Rise       ; clk             ;
;  Xin[15]  ; clk        ; 2.112  ; 2.511  ; Rise       ; clk             ;
; clk       ; clk        ; 0.383  ; 0.500  ; Rise       ; clk             ;
; start     ; clk        ; -0.452 ; -0.271 ; Rise       ; clk             ;
; y[*]      ; clk        ; 2.368  ; 2.833  ; Rise       ; clk             ;
;  y[0]     ; clk        ; 0.980  ; 1.334  ; Rise       ; clk             ;
;  y[1]     ; clk        ; 0.989  ; 1.343  ; Rise       ; clk             ;
;  y[2]     ; clk        ; 1.144  ; 1.485  ; Rise       ; clk             ;
;  y[3]     ; clk        ; 2.368  ; 2.833  ; Rise       ; clk             ;
;  y[4]     ; clk        ; 1.470  ; 1.851  ; Rise       ; clk             ;
;  y[5]     ; clk        ; 1.900  ; 2.292  ; Rise       ; clk             ;
;  y[6]     ; clk        ; 1.653  ; 2.061  ; Rise       ; clk             ;
;  y[7]     ; clk        ; -0.760 ; -0.583 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Xin[*]    ; clk        ; -1.088 ; -1.410 ; Rise       ; clk             ;
;  Xin[0]   ; clk        ; -1.629 ; -1.964 ; Rise       ; clk             ;
;  Xin[1]   ; clk        ; -1.964 ; -2.403 ; Rise       ; clk             ;
;  Xin[2]   ; clk        ; -1.884 ; -2.254 ; Rise       ; clk             ;
;  Xin[3]   ; clk        ; -1.893 ; -2.321 ; Rise       ; clk             ;
;  Xin[4]   ; clk        ; -1.325 ; -1.638 ; Rise       ; clk             ;
;  Xin[5]   ; clk        ; -1.088 ; -1.410 ; Rise       ; clk             ;
;  Xin[6]   ; clk        ; -1.486 ; -1.818 ; Rise       ; clk             ;
;  Xin[7]   ; clk        ; -1.255 ; -1.569 ; Rise       ; clk             ;
;  Xin[8]   ; clk        ; -1.325 ; -1.635 ; Rise       ; clk             ;
;  Xin[9]   ; clk        ; -1.132 ; -1.459 ; Rise       ; clk             ;
;  Xin[10]  ; clk        ; -1.287 ; -1.593 ; Rise       ; clk             ;
;  Xin[11]  ; clk        ; -1.093 ; -1.415 ; Rise       ; clk             ;
;  Xin[12]  ; clk        ; -1.661 ; -2.025 ; Rise       ; clk             ;
;  Xin[13]  ; clk        ; -1.367 ; -1.696 ; Rise       ; clk             ;
;  Xin[14]  ; clk        ; -1.410 ; -1.740 ; Rise       ; clk             ;
;  Xin[15]  ; clk        ; -1.738 ; -2.127 ; Rise       ; clk             ;
; clk       ; clk        ; 0.061  ; -0.077 ; Rise       ; clk             ;
; start     ; clk        ; 0.932  ; 0.769  ; Rise       ; clk             ;
; y[*]      ; clk        ; 1.038  ; 0.862  ; Rise       ; clk             ;
;  y[0]     ; clk        ; -0.627 ; -0.972 ; Rise       ; clk             ;
;  y[1]     ; clk        ; -0.636 ; -0.981 ; Rise       ; clk             ;
;  y[2]     ; clk        ; -0.782 ; -1.115 ; Rise       ; clk             ;
;  y[3]     ; clk        ; -1.958 ; -2.410 ; Rise       ; clk             ;
;  y[4]     ; clk        ; -1.096 ; -1.468 ; Rise       ; clk             ;
;  y[5]     ; clk        ; -1.508 ; -1.890 ; Rise       ; clk             ;
;  y[6]     ; clk        ; -1.273 ; -1.670 ; Rise       ; clk             ;
;  y[7]     ; clk        ; 1.038  ; 0.862  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ready       ; clk        ; 5.596 ; 5.720 ; Rise       ; clk             ;
; sinout[*]   ; clk        ; 7.626 ; 7.567 ; Rise       ; clk             ;
;  sinout[0]  ; clk        ; 6.242 ; 6.101 ; Rise       ; clk             ;
;  sinout[1]  ; clk        ; 6.022 ; 5.919 ; Rise       ; clk             ;
;  sinout[2]  ; clk        ; 6.025 ; 5.897 ; Rise       ; clk             ;
;  sinout[3]  ; clk        ; 6.251 ; 6.120 ; Rise       ; clk             ;
;  sinout[4]  ; clk        ; 6.214 ; 6.074 ; Rise       ; clk             ;
;  sinout[5]  ; clk        ; 5.578 ; 5.471 ; Rise       ; clk             ;
;  sinout[6]  ; clk        ; 5.866 ; 5.764 ; Rise       ; clk             ;
;  sinout[7]  ; clk        ; 5.723 ; 5.592 ; Rise       ; clk             ;
;  sinout[8]  ; clk        ; 5.289 ; 5.182 ; Rise       ; clk             ;
;  sinout[9]  ; clk        ; 5.828 ; 5.734 ; Rise       ; clk             ;
;  sinout[10] ; clk        ; 5.269 ; 5.164 ; Rise       ; clk             ;
;  sinout[11] ; clk        ; 5.255 ; 5.150 ; Rise       ; clk             ;
;  sinout[12] ; clk        ; 7.626 ; 7.567 ; Rise       ; clk             ;
;  sinout[13] ; clk        ; 6.295 ; 6.249 ; Rise       ; clk             ;
;  sinout[14] ; clk        ; 5.554 ; 5.446 ; Rise       ; clk             ;
;  sinout[15] ; clk        ; 5.297 ; 5.187 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ready       ; clk        ; 5.409 ; 5.532 ; Rise       ; clk             ;
; sinout[*]   ; clk        ; 5.086 ; 4.981 ; Rise       ; clk             ;
;  sinout[0]  ; clk        ; 6.035 ; 5.896 ; Rise       ; clk             ;
;  sinout[1]  ; clk        ; 5.823 ; 5.721 ; Rise       ; clk             ;
;  sinout[2]  ; clk        ; 5.826 ; 5.699 ; Rise       ; clk             ;
;  sinout[3]  ; clk        ; 6.044 ; 5.914 ; Rise       ; clk             ;
;  sinout[4]  ; clk        ; 6.008 ; 5.868 ; Rise       ; clk             ;
;  sinout[5]  ; clk        ; 5.397 ; 5.290 ; Rise       ; clk             ;
;  sinout[6]  ; clk        ; 5.668 ; 5.567 ; Rise       ; clk             ;
;  sinout[7]  ; clk        ; 5.536 ; 5.405 ; Rise       ; clk             ;
;  sinout[8]  ; clk        ; 5.119 ; 5.012 ; Rise       ; clk             ;
;  sinout[9]  ; clk        ; 5.637 ; 5.543 ; Rise       ; clk             ;
;  sinout[10] ; clk        ; 5.099 ; 4.994 ; Rise       ; clk             ;
;  sinout[11] ; clk        ; 5.086 ; 4.981 ; Rise       ; clk             ;
;  sinout[12] ; clk        ; 7.363 ; 7.302 ; Rise       ; clk             ;
;  sinout[13] ; clk        ; 6.109 ; 6.064 ; Rise       ; clk             ;
;  sinout[14] ; clk        ; 5.375 ; 5.266 ; Rise       ; clk             ;
;  sinout[15] ; clk        ; 5.127 ; 5.017 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -3.222 ; -81.394       ;
; Controller:inst|ps.Div ; 0.003  ; 0.000         ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary               ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; Controller:inst|ps.Div ; -0.726 ; -1.400        ;
; clk                    ; -0.572 ; -5.476        ;
+------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; clk                    ; -3.000 ; -67.606        ;
; Controller:inst|ps.Div ; 0.449  ; 0.000          ;
+------------------------+--------+----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                            ;
+--------+---------------------------+-------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                 ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------------+------------------------+-------------+--------------+------------+------------+
; -3.222 ; Controller:inst|tabCnt[2] ; regTrm:regTrm1|data[15] ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.137     ; 3.562      ;
; -3.218 ; Controller:inst|tabCnt[2] ; regTrm:regTrm1|data[14] ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.137     ; 3.558      ;
; -3.154 ; Controller:inst|tabCnt[2] ; regTrm:regTrm1|data[13] ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.137     ; 3.494      ;
; -3.150 ; Controller:inst|tabCnt[2] ; regTrm:regTrm1|data[12] ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.137     ; 3.490      ;
; -3.093 ; regTrm:regTrm1|data[1]    ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.037     ; 4.043      ;
; -3.090 ; regTrm:regTrm1|data[3]    ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.037     ; 4.040      ;
; -3.086 ; Controller:inst|tabCnt[2] ; regTrm:regTrm1|data[11] ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.137     ; 3.426      ;
; -3.082 ; Controller:inst|tabCnt[2] ; regTrm:regTrm1|data[10] ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.137     ; 3.422      ;
; -3.078 ; regTrm:regTrm1|data[7]    ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.037     ; 4.028      ;
; -3.048 ; regTrm:regTrm1|data[2]    ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.998      ;
; -3.047 ; regTrm:regTrm1|data[6]    ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.997      ;
; -3.025 ; regTrm:regTrm1|data[4]    ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.975      ;
; -3.024 ; Controller:inst|tabCnt[1] ; regTrm:regTrm1|data[15] ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.066     ; 3.435      ;
; -2.998 ; Controller:inst|ps.init   ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.047     ; 3.938      ;
; -2.989 ; regTrm:regTrm1|data[5]    ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.939      ;
; -2.969 ; Controller:inst|tabCnt[2] ; regTrm:regTrm1|data[9]  ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.137     ; 3.309      ;
; -2.958 ; Controller:inst|ps.init   ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.047     ; 3.898      ;
; -2.955 ; regTrm:regTrm1|data[1]    ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.905      ;
; -2.952 ; regTrm:regTrm1|data[3]    ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.902      ;
; -2.942 ; Controller:inst|tabCnt[1] ; regTrm:regTrm1|data[14] ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.066     ; 3.353      ;
; -2.940 ; regTrm:regTrm1|data[7]    ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.890      ;
; -2.910 ; regTrm:regTrm1|data[2]    ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.860      ;
; -2.909 ; regTrm:regTrm1|data[6]    ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.859      ;
; -2.894 ; Controller:inst|ps.init   ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.047     ; 3.834      ;
; -2.890 ; Controller:inst|ps.init   ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.047     ; 3.830      ;
; -2.888 ; regTrm:regTrm1|data[1]    ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.838      ;
; -2.887 ; regTrm:regTrm1|data[4]    ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.837      ;
; -2.885 ; regTrm:regTrm1|data[3]    ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.835      ;
; -2.879 ; Controller:inst|ps.Mul1   ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.048     ; 3.818      ;
; -2.878 ; Controller:inst|tabCnt[1] ; regTrm:regTrm1|data[13] ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.066     ; 3.289      ;
; -2.875 ; Controller:inst|ps.Mul1   ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.048     ; 3.814      ;
; -2.874 ; Controller:inst|tabCnt[1] ; regTrm:regTrm1|data[12] ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.066     ; 3.285      ;
; -2.873 ; regTrm:regTrm1|data[7]    ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.823      ;
; -2.851 ; regTrm:regTrm1|data[5]    ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.801      ;
; -2.848 ; regTrm:regTrm1|data[9]    ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.798      ;
; -2.843 ; regTrm:regTrm1|data[2]    ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.793      ;
; -2.842 ; regTrm:regTrm1|data[6]    ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.792      ;
; -2.842 ; Controller:inst|ps.Mul2   ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.048     ; 3.781      ;
; -2.838 ; Controller:inst|ps.Mul2   ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.048     ; 3.777      ;
; -2.828 ; regTrm:regTrm1|data[1]    ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.778      ;
; -2.827 ; regTrm:regTrm1|data[8]    ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.777      ;
; -2.826 ; Controller:inst|ps.init   ; regTrm:regTrm1|data[11] ; clk                    ; clk         ; 1.000        ; -0.047     ; 3.766      ;
; -2.822 ; Controller:inst|ps.init   ; regTrm:regTrm1|data[10] ; clk                    ; clk         ; 1.000        ; -0.047     ; 3.762      ;
; -2.820 ; regTrm:regTrm1|data[4]    ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.770      ;
; -2.811 ; Controller:inst|ps.Mul1   ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.048     ; 3.750      ;
; -2.810 ; Controller:inst|tabCnt[1] ; regTrm:regTrm1|data[11] ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.066     ; 3.221      ;
; -2.809 ; Controller:inst|tabCnt[2] ; regTrm:regTrm1|data[8]  ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.137     ; 3.149      ;
; -2.807 ; Controller:inst|ps.Mul1   ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.048     ; 3.746      ;
; -2.806 ; Controller:inst|tabCnt[1] ; regTrm:regTrm1|data[10] ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.066     ; 3.217      ;
; -2.784 ; regTrm:regTrm1|data[5]    ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.734      ;
; -2.782 ; regTrm:regTrm1|data[0]    ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.038     ; 3.731      ;
; -2.781 ; regTrm:regTrm1|data[3]    ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.731      ;
; -2.778 ; regTrm:regTrm1|data[0]    ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.038     ; 3.727      ;
; -2.774 ; Controller:inst|ps.Mul2   ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.048     ; 3.713      ;
; -2.770 ; Controller:inst|ps.Mul2   ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.048     ; 3.709      ;
; -2.764 ; regTrm:regTrm1|data[1]    ; regTrm:regTrm1|data[11] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.714      ;
; -2.762 ; regTrm:regTrm1|data[4]    ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.712      ;
; -2.760 ; regTrm:regTrm1|data[1]    ; regTrm:regTrm1|data[10] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.710      ;
; -2.747 ; Controller:inst|ps.init   ; regTrm:regTrm1|data[9]  ; clk                    ; clk         ; 1.000        ; -0.047     ; 3.687      ;
; -2.743 ; Controller:inst|ps.init   ; regTrm:regTrm1|data[8]  ; clk                    ; clk         ; 1.000        ; -0.047     ; 3.683      ;
; -2.743 ; Controller:inst|ps.Mul1   ; regTrm:regTrm1|data[11] ; clk                    ; clk         ; 1.000        ; -0.048     ; 3.682      ;
; -2.742 ; Controller:inst|tabCnt[1] ; regTrm:regTrm1|data[9]  ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.066     ; 3.153      ;
; -2.739 ; regTrm:regTrm1|data[10]   ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.689      ;
; -2.739 ; Controller:inst|ps.Mul1   ; regTrm:regTrm1|data[10] ; clk                    ; clk         ; 1.000        ; -0.048     ; 3.678      ;
; -2.738 ; Controller:inst|tabCnt[1] ; regTrm:regTrm1|data[8]  ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.066     ; 3.149      ;
; -2.721 ; regTrm:regTrm1|data[5]    ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.671      ;
; -2.720 ; regTrm:regTrm1|data[7]    ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.670      ;
; -2.717 ; regTrm:regTrm1|data[3]    ; regTrm:regTrm1|data[11] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.667      ;
; -2.714 ; regTrm:regTrm1|data[0]    ; regTrm:regTrm1|data[13] ; clk                    ; clk         ; 1.000        ; -0.038     ; 3.663      ;
; -2.713 ; regTrm:regTrm1|data[12]   ; regTrm:regTrm1|data[15] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.663      ;
; -2.713 ; regTrm:regTrm1|data[3]    ; regTrm:regTrm1|data[10] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.663      ;
; -2.710 ; regTrm:regTrm1|data[0]    ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.038     ; 3.659      ;
; -2.706 ; Controller:inst|ps.Mul2   ; regTrm:regTrm1|data[11] ; clk                    ; clk         ; 1.000        ; -0.048     ; 3.645      ;
; -2.702 ; Controller:inst|ps.Mul2   ; regTrm:regTrm1|data[10] ; clk                    ; clk         ; 1.000        ; -0.048     ; 3.641      ;
; -2.701 ; regTrm:regTrm1|data[2]    ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.651      ;
; -2.698 ; regTrm:regTrm1|data[4]    ; regTrm:regTrm1|data[11] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.648      ;
; -2.696 ; regTrm:regTrm1|data[1]    ; regTrm:regTrm1|data[9]  ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.646      ;
; -2.694 ; regTrm:regTrm1|data[4]    ; regTrm:regTrm1|data[10] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.644      ;
; -2.692 ; regTrm:regTrm1|data[1]    ; regTrm:regTrm1|data[8]  ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.642      ;
; -2.689 ; regTrm:regTrm1|data[6]    ; regTrm:regTrm1|data[12] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.639      ;
; -2.679 ; Controller:inst|ps.init   ; regTrm:regTrm1|data[7]  ; clk                    ; clk         ; 1.000        ; -0.047     ; 3.619      ;
; -2.676 ; regTrm:regTrm1|data[8]    ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.626      ;
; -2.675 ; Controller:inst|ps.init   ; regTrm:regTrm1|data[6]  ; clk                    ; clk         ; 1.000        ; -0.047     ; 3.615      ;
; -2.674 ; regTrm:regTrm1|data[5]    ; regTrm:regTrm1|data[11] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.624      ;
; -2.674 ; Controller:inst|tabCnt[1] ; regTrm:regTrm1|data[7]  ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.066     ; 3.085      ;
; -2.670 ; Controller:inst|tabCnt[1] ; regTrm:regTrm1|data[6]  ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.066     ; 3.081      ;
; -2.663 ; Controller:inst|tabCnt[2] ; regTrm:regTrm1|data[7]  ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.137     ; 3.003      ;
; -2.659 ; Controller:inst|tabCnt[2] ; regTrm:regTrm1|data[6]  ; Controller:inst|ps.Div ; clk         ; 0.500        ; -0.137     ; 2.999      ;
; -2.654 ; regTrm:regTrm1|data[2]    ; regTrm:regTrm1|data[11] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.604      ;
; -2.653 ; regTrm:regTrm1|data[5]    ; regTrm:regTrm1|data[10] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.603      ;
; -2.649 ; regTrm:regTrm1|data[3]    ; regTrm:regTrm1|data[9]  ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.599      ;
; -2.647 ; regTrm:regTrm1|data[7]    ; regTrm:regTrm1|data[11] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.597      ;
; -2.646 ; regTrm:regTrm1|data[0]    ; regTrm:regTrm1|data[11] ; clk                    ; clk         ; 1.000        ; -0.038     ; 3.595      ;
; -2.645 ; regTrm:regTrm1|data[3]    ; regTrm:regTrm1|data[8]  ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.595      ;
; -2.643 ; regTrm:regTrm1|data[7]    ; regTrm:regTrm1|data[10] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.593      ;
; -2.642 ; regTrm:regTrm1|data[0]    ; regTrm:regTrm1|data[10] ; clk                    ; clk         ; 1.000        ; -0.038     ; 3.591      ;
; -2.637 ; regTrm:regTrm1|data[9]    ; regTrm:regTrm1|data[14] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.587      ;
; -2.633 ; regTrm:regTrm1|data[2]    ; regTrm:regTrm1|data[10] ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.583      ;
; -2.630 ; regTrm:regTrm1|data[4]    ; regTrm:regTrm1|data[9]  ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.580      ;
; -2.628 ; regTrm:regTrm1|data[1]    ; regTrm:regTrm1|data[7]  ; clk                    ; clk         ; 1.000        ; -0.037     ; 3.578      ;
+--------+---------------------------+-------------------------+------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Controller:inst|ps.Div'                                                                                                     ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.003 ; Controller:inst|tabCnt[1] ; Controller:inst|tabCnt[2] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 1.000        ; 0.043      ; 0.540      ;
; 0.038 ; Controller:inst|tabCnt[2] ; Controller:inst|tabCnt[2] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 1.000        ; -0.028     ; 0.434      ;
; 0.074 ; Controller:inst|tabCnt[1] ; Controller:inst|tabCnt[1] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 1.000        ; -0.025     ; 0.444      ;
; 0.541 ; Controller:inst|ps.Div    ; Controller:inst|tabCnt[2] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 0.500        ; 1.487      ; 1.051      ;
; 0.642 ; Controller:inst|ps.Div    ; Controller:inst|tabCnt[1] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 0.500        ; 1.419      ; 0.925      ;
; 1.007 ; Controller:inst|ps.Div    ; Controller:inst|tabCnt[2] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 1.000        ; 1.487      ; 1.085      ;
; 1.108 ; Controller:inst|ps.Div    ; Controller:inst|tabCnt[1] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 1.000        ; 1.419      ; 0.959      ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Controller:inst|ps.Div'                                                                                                       ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.726 ; Controller:inst|ps.Div    ; Controller:inst|tabCnt[1] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 0.000        ; 1.478      ; 0.857      ;
; -0.674 ; Controller:inst|ps.Div    ; Controller:inst|tabCnt[2] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 0.000        ; 1.549      ; 0.980      ;
; -0.285 ; Controller:inst|ps.Div    ; Controller:inst|tabCnt[1] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; -0.500       ; 1.478      ; 0.818      ;
; -0.233 ; Controller:inst|ps.Div    ; Controller:inst|tabCnt[2] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; -0.500       ; 1.549      ; 0.941      ;
; 0.360  ; Controller:inst|tabCnt[2] ; Controller:inst|tabCnt[2] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 0.000        ; 0.028      ; 0.388      ;
; 0.366  ; Controller:inst|tabCnt[1] ; Controller:inst|tabCnt[1] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 0.000        ; 0.025      ; 0.391      ;
; 0.375  ; Controller:inst|tabCnt[1] ; Controller:inst|tabCnt[2] ; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 0.000        ; 0.096      ; 0.471      ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                   ;
+--------+-----------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+
; -0.572 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[0]    ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.473      ; 1.120      ;
; -0.569 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[1]    ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.473      ; 1.123      ;
; -0.506 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[2]    ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.473      ; 1.186      ;
; -0.503 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[3]    ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.473      ; 1.189      ;
; -0.440 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[4]    ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.473      ; 1.252      ;
; -0.437 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[5]    ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.473      ; 1.255      ;
; -0.374 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[6]    ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.473      ; 1.318      ;
; -0.372 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[7]    ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.474      ; 1.321      ;
; -0.309 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[8]    ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.474      ; 1.384      ;
; -0.306 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[9]    ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.474      ; 1.387      ;
; -0.243 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[10]   ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.474      ; 1.450      ;
; -0.240 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[11]   ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.474      ; 1.453      ;
; -0.177 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[12]   ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.474      ; 1.516      ;
; -0.174 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[13]   ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.474      ; 1.519      ;
; -0.111 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[14]   ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.474      ; 1.582      ;
; -0.108 ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[15]   ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.474      ; 1.585      ;
; -0.029 ; clk                         ; Controller:inst|ps.Div      ; clk                    ; clk         ; 0.000        ; 1.469      ; 1.524      ;
; -0.006 ; clk                         ; Controller:inst|ps.CalSin   ; clk                    ; clk         ; 0.000        ; 1.474      ; 1.552      ;
; 0.004  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[0]    ; Controller:inst|ps.Div ; clk         ; -0.500       ; 1.473      ; 1.196      ;
; 0.007  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[1]    ; Controller:inst|ps.Div ; clk         ; -0.500       ; 1.473      ; 1.199      ;
; 0.063  ; clk                         ; Controller:inst|ps.Mul1     ; clk                    ; clk         ; 0.000        ; 1.469      ; 1.616      ;
; 0.063  ; clk                         ; Controller:inst|ps.Mul2     ; clk                    ; clk         ; 0.000        ; 1.469      ; 1.616      ;
; 0.070  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[2]    ; Controller:inst|ps.Div ; clk         ; -0.500       ; 1.473      ; 1.262      ;
; 0.073  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[3]    ; Controller:inst|ps.Div ; clk         ; -0.500       ; 1.473      ; 1.265      ;
; 0.136  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[4]    ; Controller:inst|ps.Div ; clk         ; -0.500       ; 1.473      ; 1.328      ;
; 0.139  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[5]    ; Controller:inst|ps.Div ; clk         ; -0.500       ; 1.473      ; 1.331      ;
; 0.186  ; Controller:inst|ps.CalSin   ; Controller:inst|ps.CalSin   ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; Controller:inst|ps.idle     ; Controller:inst|ps.idle     ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; Controller:inst|ps.starting ; Controller:inst|ps.starting ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.202  ; reg16:Sinout_dev|data[15]   ; reg16:Sinout_dev|data[15]   ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.324      ;
; 0.202  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[6]    ; Controller:inst|ps.Div ; clk         ; -0.500       ; 1.473      ; 1.394      ;
; 0.204  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[7]    ; Controller:inst|ps.Div ; clk         ; -0.500       ; 1.474      ; 1.397      ;
; 0.255  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[6]      ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.471      ; 1.945      ;
; 0.260  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[2]      ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.471      ; 1.950      ;
; 0.266  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[12]     ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.471      ; 1.956      ;
; 0.267  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[8]    ; Controller:inst|ps.Div ; clk         ; -0.500       ; 1.474      ; 1.460      ;
; 0.270  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[9]    ; Controller:inst|ps.Div ; clk         ; -0.500       ; 1.474      ; 1.463      ;
; 0.289  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[7]      ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.471      ; 1.979      ;
; 0.291  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[10]     ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.471      ; 1.981      ;
; 0.304  ; Controller:inst|ps.Mul1     ; Controller:inst|ps.Mul2     ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.426      ;
; 0.306  ; reg16:Sinout_dev|data[7]    ; reg16:Sinout_dev|data[7]    ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.428      ;
; 0.307  ; reg16:Sinout_dev|data[5]    ; reg16:Sinout_dev|data[5]    ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307  ; reg16:Sinout_dev|data[9]    ; reg16:Sinout_dev|data[9]    ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.429      ;
; 0.307  ; reg16:Sinout_dev|data[13]   ; reg16:Sinout_dev|data[13]   ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.429      ;
; 0.308  ; reg16:Sinout_dev|data[1]    ; reg16:Sinout_dev|data[1]    ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308  ; reg16:Sinout_dev|data[3]    ; reg16:Sinout_dev|data[3]    ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308  ; reg16:Sinout_dev|data[4]    ; reg16:Sinout_dev|data[4]    ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308  ; reg16:Sinout_dev|data[6]    ; reg16:Sinout_dev|data[6]    ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308  ; reg16:Sinout_dev|data[8]    ; reg16:Sinout_dev|data[8]    ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.430      ;
; 0.308  ; reg16:Sinout_dev|data[10]   ; reg16:Sinout_dev|data[10]   ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.430      ;
; 0.308  ; reg16:Sinout_dev|data[11]   ; reg16:Sinout_dev|data[11]   ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.430      ;
; 0.308  ; reg16:Sinout_dev|data[12]   ; reg16:Sinout_dev|data[12]   ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.430      ;
; 0.308  ; reg16:Sinout_dev|data[14]   ; reg16:Sinout_dev|data[14]   ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.430      ;
; 0.309  ; reg16:Sinout_dev|data[0]    ; reg16:Sinout_dev|data[0]    ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309  ; reg16:Sinout_dev|data[2]    ; reg16:Sinout_dev|data[2]    ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.311  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[5]      ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.471      ; 2.001      ;
; 0.316  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[4]      ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.471      ; 2.006      ;
; 0.333  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[10]   ; Controller:inst|ps.Div ; clk         ; -0.500       ; 1.474      ; 1.526      ;
; 0.336  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[11]   ; Controller:inst|ps.Div ; clk         ; -0.500       ; 1.474      ; 1.529      ;
; 0.337  ; Controller:inst|ps.idle     ; Controller:inst|ps.starting ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.458      ;
; 0.340  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[3]      ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.471      ; 2.030      ;
; 0.349  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[13]     ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.471      ; 2.039      ;
; 0.363  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[11]     ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.471      ; 2.053      ;
; 0.396  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[14]     ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.471      ; 2.086      ;
; 0.399  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[12]   ; Controller:inst|ps.Div ; clk         ; -0.500       ; 1.474      ; 1.592      ;
; 0.402  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[13]   ; Controller:inst|ps.Div ; clk         ; -0.500       ; 1.474      ; 1.595      ;
; 0.412  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[1]      ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.471      ; 2.102      ;
; 0.412  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[9]      ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.471      ; 2.102      ;
; 0.417  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[8]      ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.471      ; 2.107      ;
; 0.443  ; Controller:inst|ps.Div      ; regTrm:regTrm1|data[15]     ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.471      ; 2.133      ;
; 0.455  ; reg16:Sinout_dev|data[6]    ; reg16:Sinout_dev|data[7]    ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.456  ; reg16:Sinout_dev|data[14]   ; reg16:Sinout_dev|data[15]   ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.578      ;
; 0.456  ; reg16:Sinout_dev|data[4]    ; reg16:Sinout_dev|data[5]    ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456  ; reg16:Sinout_dev|data[8]    ; reg16:Sinout_dev|data[9]    ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.578      ;
; 0.456  ; reg16:Sinout_dev|data[12]   ; reg16:Sinout_dev|data[13]   ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.578      ;
; 0.456  ; reg16:Sinout_dev|data[10]   ; reg16:Sinout_dev|data[11]   ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.578      ;
; 0.457  ; reg16:Sinout_dev|data[0]    ; reg16:Sinout_dev|data[1]    ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457  ; reg16:Sinout_dev|data[2]    ; reg16:Sinout_dev|data[3]    ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.465  ; reg16:Sinout_dev|data[7]    ; reg16:Sinout_dev|data[8]    ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.587      ;
; 0.465  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[14]   ; Controller:inst|ps.Div ; clk         ; -0.500       ; 1.474      ; 1.658      ;
; 0.466  ; reg16:Sinout_dev|data[5]    ; reg16:Sinout_dev|data[6]    ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.466  ; reg16:Sinout_dev|data[9]    ; reg16:Sinout_dev|data[10]   ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.588      ;
; 0.466  ; reg16:Sinout_dev|data[13]   ; reg16:Sinout_dev|data[14]   ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.588      ;
; 0.467  ; reg16:Sinout_dev|data[3]    ; reg16:Sinout_dev|data[4]    ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467  ; reg16:Sinout_dev|data[11]   ; reg16:Sinout_dev|data[12]   ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.589      ;
; 0.467  ; reg16:Sinout_dev|data[1]    ; reg16:Sinout_dev|data[2]    ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.468  ; reg16:Sinout_dev|data[5]    ; reg16:Sinout_dev|data[7]    ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.590      ;
; 0.468  ; reg16:Sinout_dev|data[7]    ; reg16:Sinout_dev|data[9]    ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.590      ;
; 0.468  ; Controller:inst|ps.Div      ; reg16:Sinout_dev|data[15]   ; Controller:inst|ps.Div ; clk         ; -0.500       ; 1.474      ; 1.661      ;
; 0.469  ; reg16:Sinout_dev|data[13]   ; reg16:Sinout_dev|data[15]   ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.591      ;
; 0.469  ; reg16:Sinout_dev|data[9]    ; reg16:Sinout_dev|data[11]   ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.591      ;
; 0.470  ; reg16:Sinout_dev|data[3]    ; reg16:Sinout_dev|data[5]    ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.591      ;
; 0.470  ; reg16:Sinout_dev|data[11]   ; reg16:Sinout_dev|data[13]   ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.592      ;
; 0.470  ; reg16:Sinout_dev|data[1]    ; reg16:Sinout_dev|data[3]    ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.591      ;
; 0.477  ; regTrm:regTrm1|data[1]      ; regTrm:regTrm1|data[1]      ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.598      ;
; 0.480  ; regTrm:regTrm1|data[1]      ; regTrm:regTrm1|data[2]      ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.601      ;
; 0.512  ; Controller:inst|ps.Div      ; Controller:inst|ps.CalSin   ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.474      ; 2.205      ;
; 0.518  ; reg16:Sinout_dev|data[6]    ; reg16:Sinout_dev|data[8]    ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.640      ;
; 0.518  ; Controller:inst|ps.Div      ; Controller:inst|ps.idle     ; Controller:inst|ps.Div ; clk         ; 0.000        ; 1.474      ; 2.211      ;
; 0.519  ; reg16:Sinout_dev|data[4]    ; reg16:Sinout_dev|data[6]    ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.640      ;
+--------+-----------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Controller:inst|ps.CalSin   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Controller:inst|ps.Div      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Controller:inst|ps.Mul1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Controller:inst|ps.Mul2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Controller:inst|ps.idle     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Controller:inst|ps.init     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Controller:inst|ps.starting ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:Sinout_dev|data[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reg16:inst8|data[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regTrm:regTrm1|data[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regY:inst10|Yout[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regY:inst10|Yout[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regY:inst10|Yout[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regY:inst10|Yout[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regY:inst10|Yout[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regY:inst10|Yout[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regY:inst10|Yout[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; regY:inst10|Yout[7]         ;
; -0.039 ; 0.145        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regY:inst10|Yout[0]         ;
; -0.039 ; 0.145        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regY:inst10|Yout[1]         ;
; -0.039 ; 0.145        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regY:inst10|Yout[2]         ;
; -0.039 ; 0.145        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regY:inst10|Yout[3]         ;
; -0.039 ; 0.145        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regY:inst10|Yout[4]         ;
; -0.039 ; 0.145        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regY:inst10|Yout[5]         ;
; -0.039 ; 0.145        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regY:inst10|Yout[6]         ;
; -0.039 ; 0.145        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regY:inst10|Yout[7]         ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:inst|ps.CalSin   ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:inst|ps.idle     ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:inst|ps.starting ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:Sinout_dev|data[0]    ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:Sinout_dev|data[1]    ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:Sinout_dev|data[2]    ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:Sinout_dev|data[3]    ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:Sinout_dev|data[4]    ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:Sinout_dev|data[5]    ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:Sinout_dev|data[6]    ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:inst8|data[13]        ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:inst8|data[14]        ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reg16:inst8|data[15]        ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[0]      ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[10]     ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[11]     ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[12]     ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[13]     ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[14]     ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[15]     ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[1]      ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[2]      ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[3]      ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[4]      ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[5]      ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[6]      ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[7]      ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; regTrm:regTrm1|data[8]      ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Controller:inst|ps.Div'                                                            ;
+-------+--------------+----------------+------------------+------------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+------------------------+------------+------------------------------+
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; Controller:inst|ps.Div ; Fall       ; Controller:inst|tabCnt[2]    ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; Controller:inst|ps.Div ; Rise       ; inst|tabCnt[2]|datac         ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; Controller:inst|ps.Div ; Rise       ; inst|tabCnt[1]|datad         ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; Controller:inst|ps.Div ; Fall       ; Controller:inst|tabCnt[1]    ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; Controller:inst|ps.Div ; Rise       ; inst|ps.Div~clkctrl|inclk[0] ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; Controller:inst|ps.Div ; Rise       ; inst|ps.Div~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:inst|ps.Div ; Rise       ; inst|ps.Div|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:inst|ps.Div ; Rise       ; inst|ps.Div|q                ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; Controller:inst|ps.Div ; Rise       ; inst|ps.Div~clkctrl|inclk[0] ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; Controller:inst|ps.Div ; Rise       ; inst|ps.Div~clkctrl|outclk   ;
; 0.541 ; 0.541        ; 0.000          ; Low Pulse Width  ; Controller:inst|ps.Div ; Fall       ; Controller:inst|tabCnt[1]    ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; Controller:inst|ps.Div ; Rise       ; inst|tabCnt[1]|datad         ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; Controller:inst|ps.Div ; Rise       ; inst|tabCnt[2]|datac         ;
; 0.549 ; 0.549        ; 0.000          ; Low Pulse Width  ; Controller:inst|ps.Div ; Fall       ; Controller:inst|tabCnt[2]    ;
+-------+--------------+----------------+------------------+------------------------+------------+------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Xin[*]    ; clk        ; 1.528  ; 2.224  ; Rise       ; clk             ;
;  Xin[0]   ; clk        ; 1.245  ; 1.862  ; Rise       ; clk             ;
;  Xin[1]   ; clk        ; 1.528  ; 2.224  ; Rise       ; clk             ;
;  Xin[2]   ; clk        ; 1.442  ; 2.106  ; Rise       ; clk             ;
;  Xin[3]   ; clk        ; 1.457  ; 2.162  ; Rise       ; clk             ;
;  Xin[4]   ; clk        ; 1.067  ; 1.644  ; Rise       ; clk             ;
;  Xin[5]   ; clk        ; 0.921  ; 1.478  ; Rise       ; clk             ;
;  Xin[6]   ; clk        ; 1.167  ; 1.768  ; Rise       ; clk             ;
;  Xin[7]   ; clk        ; 1.018  ; 1.587  ; Rise       ; clk             ;
;  Xin[8]   ; clk        ; 1.066  ; 1.639  ; Rise       ; clk             ;
;  Xin[9]   ; clk        ; 0.937  ; 1.509  ; Rise       ; clk             ;
;  Xin[10]  ; clk        ; 1.039  ; 1.607  ; Rise       ; clk             ;
;  Xin[11]  ; clk        ; 0.928  ; 1.487  ; Rise       ; clk             ;
;  Xin[12]  ; clk        ; 1.280  ; 1.929  ; Rise       ; clk             ;
;  Xin[13]  ; clk        ; 1.118  ; 1.702  ; Rise       ; clk             ;
;  Xin[14]  ; clk        ; 1.139  ; 1.732  ; Rise       ; clk             ;
;  Xin[15]  ; clk        ; 1.354  ; 2.007  ; Rise       ; clk             ;
; clk       ; clk        ; 0.196  ; 0.496  ; Rise       ; clk             ;
; start     ; clk        ; -0.313 ; 0.044  ; Rise       ; clk             ;
; y[*]      ; clk        ; 1.541  ; 2.278  ; Rise       ; clk             ;
;  y[0]     ; clk        ; 0.658  ; 1.213  ; Rise       ; clk             ;
;  y[1]     ; clk        ; 0.664  ; 1.219  ; Rise       ; clk             ;
;  y[2]     ; clk        ; 0.740  ; 1.308  ; Rise       ; clk             ;
;  y[3]     ; clk        ; 1.541  ; 2.278  ; Rise       ; clk             ;
;  y[4]     ; clk        ; 0.934  ; 1.563  ; Rise       ; clk             ;
;  y[5]     ; clk        ; 1.222  ; 1.887  ; Rise       ; clk             ;
;  y[6]     ; clk        ; 1.077  ; 1.730  ; Rise       ; clk             ;
;  y[7]     ; clk        ; -0.513 ; -0.180 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Xin[*]    ; clk        ; -0.695 ; -1.246 ; Rise       ; clk             ;
;  Xin[0]   ; clk        ; -1.009 ; -1.615 ; Rise       ; clk             ;
;  Xin[1]   ; clk        ; -1.279 ; -1.963 ; Rise       ; clk             ;
;  Xin[2]   ; clk        ; -1.198 ; -1.850 ; Rise       ; clk             ;
;  Xin[3]   ; clk        ; -1.212 ; -1.904 ; Rise       ; clk             ;
;  Xin[4]   ; clk        ; -0.837 ; -1.406 ; Rise       ; clk             ;
;  Xin[5]   ; clk        ; -0.695 ; -1.246 ; Rise       ; clk             ;
;  Xin[6]   ; clk        ; -0.932 ; -1.525 ; Rise       ; clk             ;
;  Xin[7]   ; clk        ; -0.788 ; -1.351 ; Rise       ; clk             ;
;  Xin[8]   ; clk        ; -0.837 ; -1.402 ; Rise       ; clk             ;
;  Xin[9]   ; clk        ; -0.711 ; -1.275 ; Rise       ; clk             ;
;  Xin[10]  ; clk        ; -0.810 ; -1.370 ; Rise       ; clk             ;
;  Xin[11]  ; clk        ; -0.704 ; -1.255 ; Rise       ; clk             ;
;  Xin[12]  ; clk        ; -1.041 ; -1.680 ; Rise       ; clk             ;
;  Xin[13]  ; clk        ; -0.887 ; -1.464 ; Rise       ; clk             ;
;  Xin[14]  ; clk        ; -0.907 ; -1.492 ; Rise       ; clk             ;
;  Xin[15]  ; clk        ; -1.114 ; -1.756 ; Rise       ; clk             ;
; clk       ; clk        ; 0.029  ; -0.229 ; Rise       ; clk             ;
; start     ; clk        ; 0.629  ; 0.298  ; Rise       ; clk             ;
; y[*]      ; clk        ; 0.688  ; 0.354  ; Rise       ; clk             ;
;  y[0]     ; clk        ; -0.431 ; -0.980 ; Rise       ; clk             ;
;  y[1]     ; clk        ; -0.437 ; -0.986 ; Rise       ; clk             ;
;  y[2]     ; clk        ; -0.509 ; -1.069 ; Rise       ; clk             ;
;  y[3]     ; clk        ; -1.278 ; -2.000 ; Rise       ; clk             ;
;  y[4]     ; clk        ; -0.695 ; -1.315 ; Rise       ; clk             ;
;  y[5]     ; clk        ; -0.971 ; -1.626 ; Rise       ; clk             ;
;  y[6]     ; clk        ; -0.834 ; -1.476 ; Rise       ; clk             ;
;  y[7]     ; clk        ; 0.688  ; 0.354  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ready       ; clk        ; 3.776 ; 3.725 ; Rise       ; clk             ;
; sinout[*]   ; clk        ; 4.969 ; 5.201 ; Rise       ; clk             ;
;  sinout[0]  ; clk        ; 4.071 ; 4.152 ; Rise       ; clk             ;
;  sinout[1]  ; clk        ; 3.935 ; 4.020 ; Rise       ; clk             ;
;  sinout[2]  ; clk        ; 3.924 ; 3.997 ; Rise       ; clk             ;
;  sinout[3]  ; clk        ; 4.069 ; 4.156 ; Rise       ; clk             ;
;  sinout[4]  ; clk        ; 4.026 ; 4.113 ; Rise       ; clk             ;
;  sinout[5]  ; clk        ; 3.659 ; 3.702 ; Rise       ; clk             ;
;  sinout[6]  ; clk        ; 3.816 ; 3.867 ; Rise       ; clk             ;
;  sinout[7]  ; clk        ; 3.720 ; 3.773 ; Rise       ; clk             ;
;  sinout[8]  ; clk        ; 3.466 ; 3.492 ; Rise       ; clk             ;
;  sinout[9]  ; clk        ; 3.817 ; 3.886 ; Rise       ; clk             ;
;  sinout[10] ; clk        ; 3.446 ; 3.473 ; Rise       ; clk             ;
;  sinout[11] ; clk        ; 3.439 ; 3.464 ; Rise       ; clk             ;
;  sinout[12] ; clk        ; 4.969 ; 5.201 ; Rise       ; clk             ;
;  sinout[13] ; clk        ; 4.274 ; 4.322 ; Rise       ; clk             ;
;  sinout[14] ; clk        ; 3.641 ; 3.683 ; Rise       ; clk             ;
;  sinout[15] ; clk        ; 3.469 ; 3.495 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ready       ; clk        ; 3.648 ; 3.600 ; Rise       ; clk             ;
; sinout[*]   ; clk        ; 3.324 ; 3.348 ; Rise       ; clk             ;
;  sinout[0]  ; clk        ; 3.934 ; 4.012 ; Rise       ; clk             ;
;  sinout[1]  ; clk        ; 3.802 ; 3.883 ; Rise       ; clk             ;
;  sinout[2]  ; clk        ; 3.792 ; 3.861 ; Rise       ; clk             ;
;  sinout[3]  ; clk        ; 3.932 ; 4.015 ; Rise       ; clk             ;
;  sinout[4]  ; clk        ; 3.890 ; 3.973 ; Rise       ; clk             ;
;  sinout[5]  ; clk        ; 3.537 ; 3.579 ; Rise       ; clk             ;
;  sinout[6]  ; clk        ; 3.685 ; 3.733 ; Rise       ; clk             ;
;  sinout[7]  ; clk        ; 3.595 ; 3.645 ; Rise       ; clk             ;
;  sinout[8]  ; clk        ; 3.350 ; 3.375 ; Rise       ; clk             ;
;  sinout[9]  ; clk        ; 3.689 ; 3.755 ; Rise       ; clk             ;
;  sinout[10] ; clk        ; 3.331 ; 3.356 ; Rise       ; clk             ;
;  sinout[11] ; clk        ; 3.324 ; 3.348 ; Rise       ; clk             ;
;  sinout[12] ; clk        ; 4.794 ; 5.016 ; Rise       ; clk             ;
;  sinout[13] ; clk        ; 4.149 ; 4.195 ; Rise       ; clk             ;
;  sinout[14] ; clk        ; 3.520 ; 3.559 ; Rise       ; clk             ;
;  sinout[15] ; clk        ; 3.354 ; 3.379 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+-------------------------+----------+--------+----------+---------+---------------------+
; Clock                   ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack        ; -6.316   ; -1.079 ; N/A      ; N/A     ; -3.000              ;
;  Controller:inst|ps.Div ; -0.764   ; -1.079 ; N/A      ; N/A     ; 0.449               ;
;  clk                    ; -6.316   ; -0.858 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS         ; -181.387 ; -9.598 ; 0.0      ; 0.0     ; -67.606             ;
;  Controller:inst|ps.Div ; -1.410   ; -2.066 ; N/A      ; N/A     ; 0.000               ;
;  clk                    ; -179.977 ; -7.532 ; N/A      ; N/A     ; -67.606             ;
+-------------------------+----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Xin[*]    ; clk        ; 2.669  ; 3.243  ; Rise       ; clk             ;
;  Xin[0]   ; clk        ; 2.280  ; 2.745  ; Rise       ; clk             ;
;  Xin[1]   ; clk        ; 2.669  ; 3.243  ; Rise       ; clk             ;
;  Xin[2]   ; clk        ; 2.571  ; 3.071  ; Rise       ; clk             ;
;  Xin[3]   ; clk        ; 2.592  ; 3.154  ; Rise       ; clk             ;
;  Xin[4]   ; clk        ; 1.956  ; 2.364  ; Rise       ; clk             ;
;  Xin[5]   ; clk        ; 1.694  ; 2.101  ; Rise       ; clk             ;
;  Xin[6]   ; clk        ; 2.142  ; 2.573  ; Rise       ; clk             ;
;  Xin[7]   ; clk        ; 1.879  ; 2.288  ; Rise       ; clk             ;
;  Xin[8]   ; clk        ; 1.955  ; 2.363  ; Rise       ; clk             ;
;  Xin[9]   ; clk        ; 1.743  ; 2.161  ; Rise       ; clk             ;
;  Xin[10]  ; clk        ; 1.919  ; 2.314  ; Rise       ; clk             ;
;  Xin[11]  ; clk        ; 1.695  ; 2.103  ; Rise       ; clk             ;
;  Xin[12]  ; clk        ; 2.332  ; 2.819  ; Rise       ; clk             ;
;  Xin[13]  ; clk        ; 1.987  ; 2.427  ; Rise       ; clk             ;
;  Xin[14]  ; clk        ; 2.038  ; 2.479  ; Rise       ; clk             ;
;  Xin[15]  ; clk        ; 2.415  ; 2.931  ; Rise       ; clk             ;
; clk       ; clk        ; 0.383  ; 0.525  ; Rise       ; clk             ;
; start     ; clk        ; -0.313 ; 0.044  ; Rise       ; clk             ;
; y[*]      ; clk        ; 2.681  ; 3.278  ; Rise       ; clk             ;
;  y[0]     ; clk        ; 1.181  ; 1.617  ; Rise       ; clk             ;
;  y[1]     ; clk        ; 1.191  ; 1.627  ; Rise       ; clk             ;
;  y[2]     ; clk        ; 1.360  ; 1.790  ; Rise       ; clk             ;
;  y[3]     ; clk        ; 2.681  ; 3.278  ; Rise       ; clk             ;
;  y[4]     ; clk        ; 1.710  ; 2.201  ; Rise       ; clk             ;
;  y[5]     ; clk        ; 2.180  ; 2.686  ; Rise       ; clk             ;
;  y[6]     ; clk        ; 1.913  ; 2.424  ; Rise       ; clk             ;
;  y[7]     ; clk        ; -0.513 ; -0.180 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Xin[*]    ; clk        ; -0.695 ; -1.246 ; Rise       ; clk             ;
;  Xin[0]   ; clk        ; -1.009 ; -1.615 ; Rise       ; clk             ;
;  Xin[1]   ; clk        ; -1.279 ; -1.963 ; Rise       ; clk             ;
;  Xin[2]   ; clk        ; -1.198 ; -1.850 ; Rise       ; clk             ;
;  Xin[3]   ; clk        ; -1.212 ; -1.904 ; Rise       ; clk             ;
;  Xin[4]   ; clk        ; -0.837 ; -1.406 ; Rise       ; clk             ;
;  Xin[5]   ; clk        ; -0.695 ; -1.246 ; Rise       ; clk             ;
;  Xin[6]   ; clk        ; -0.932 ; -1.525 ; Rise       ; clk             ;
;  Xin[7]   ; clk        ; -0.788 ; -1.351 ; Rise       ; clk             ;
;  Xin[8]   ; clk        ; -0.837 ; -1.402 ; Rise       ; clk             ;
;  Xin[9]   ; clk        ; -0.711 ; -1.275 ; Rise       ; clk             ;
;  Xin[10]  ; clk        ; -0.810 ; -1.370 ; Rise       ; clk             ;
;  Xin[11]  ; clk        ; -0.704 ; -1.255 ; Rise       ; clk             ;
;  Xin[12]  ; clk        ; -1.041 ; -1.680 ; Rise       ; clk             ;
;  Xin[13]  ; clk        ; -0.887 ; -1.464 ; Rise       ; clk             ;
;  Xin[14]  ; clk        ; -0.907 ; -1.492 ; Rise       ; clk             ;
;  Xin[15]  ; clk        ; -1.114 ; -1.756 ; Rise       ; clk             ;
; clk       ; clk        ; 0.083  ; -0.021 ; Rise       ; clk             ;
; start     ; clk        ; 1.055  ; 0.897  ; Rise       ; clk             ;
; y[*]      ; clk        ; 1.180  ; 1.004  ; Rise       ; clk             ;
;  y[0]     ; clk        ; -0.431 ; -0.972 ; Rise       ; clk             ;
;  y[1]     ; clk        ; -0.437 ; -0.981 ; Rise       ; clk             ;
;  y[2]     ; clk        ; -0.509 ; -1.069 ; Rise       ; clk             ;
;  y[3]     ; clk        ; -1.278 ; -2.000 ; Rise       ; clk             ;
;  y[4]     ; clk        ; -0.695 ; -1.315 ; Rise       ; clk             ;
;  y[5]     ; clk        ; -0.971 ; -1.626 ; Rise       ; clk             ;
;  y[6]     ; clk        ; -0.834 ; -1.476 ; Rise       ; clk             ;
;  y[7]     ; clk        ; 1.180  ; 1.004  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ready       ; clk        ; 6.282 ; 6.372 ; Rise       ; clk             ;
; sinout[*]   ; clk        ; 8.465 ; 8.452 ; Rise       ; clk             ;
;  sinout[0]  ; clk        ; 6.925 ; 6.833 ; Rise       ; clk             ;
;  sinout[1]  ; clk        ; 6.696 ; 6.638 ; Rise       ; clk             ;
;  sinout[2]  ; clk        ; 6.701 ; 6.607 ; Rise       ; clk             ;
;  sinout[3]  ; clk        ; 6.944 ; 6.857 ; Rise       ; clk             ;
;  sinout[4]  ; clk        ; 6.906 ; 6.810 ; Rise       ; clk             ;
;  sinout[5]  ; clk        ; 6.216 ; 6.135 ; Rise       ; clk             ;
;  sinout[6]  ; clk        ; 6.563 ; 6.468 ; Rise       ; clk             ;
;  sinout[7]  ; clk        ; 6.372 ; 6.279 ; Rise       ; clk             ;
;  sinout[8]  ; clk        ; 5.902 ; 5.820 ; Rise       ; clk             ;
;  sinout[9]  ; clk        ; 6.486 ; 6.436 ; Rise       ; clk             ;
;  sinout[10] ; clk        ; 5.883 ; 5.803 ; Rise       ; clk             ;
;  sinout[11] ; clk        ; 5.869 ; 5.787 ; Rise       ; clk             ;
;  sinout[12] ; clk        ; 8.465 ; 8.452 ; Rise       ; clk             ;
;  sinout[13] ; clk        ; 7.077 ; 7.044 ; Rise       ; clk             ;
;  sinout[14] ; clk        ; 6.189 ; 6.110 ; Rise       ; clk             ;
;  sinout[15] ; clk        ; 5.911 ; 5.826 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ready       ; clk        ; 3.648 ; 3.600 ; Rise       ; clk             ;
; sinout[*]   ; clk        ; 3.324 ; 3.348 ; Rise       ; clk             ;
;  sinout[0]  ; clk        ; 3.934 ; 4.012 ; Rise       ; clk             ;
;  sinout[1]  ; clk        ; 3.802 ; 3.883 ; Rise       ; clk             ;
;  sinout[2]  ; clk        ; 3.792 ; 3.861 ; Rise       ; clk             ;
;  sinout[3]  ; clk        ; 3.932 ; 4.015 ; Rise       ; clk             ;
;  sinout[4]  ; clk        ; 3.890 ; 3.973 ; Rise       ; clk             ;
;  sinout[5]  ; clk        ; 3.537 ; 3.579 ; Rise       ; clk             ;
;  sinout[6]  ; clk        ; 3.685 ; 3.733 ; Rise       ; clk             ;
;  sinout[7]  ; clk        ; 3.595 ; 3.645 ; Rise       ; clk             ;
;  sinout[8]  ; clk        ; 3.350 ; 3.375 ; Rise       ; clk             ;
;  sinout[9]  ; clk        ; 3.689 ; 3.755 ; Rise       ; clk             ;
;  sinout[10] ; clk        ; 3.331 ; 3.356 ; Rise       ; clk             ;
;  sinout[11] ; clk        ; 3.324 ; 3.348 ; Rise       ; clk             ;
;  sinout[12] ; clk        ; 4.794 ; 5.016 ; Rise       ; clk             ;
;  sinout[13] ; clk        ; 4.149 ; 4.195 ; Rise       ; clk             ;
;  sinout[14] ; clk        ; 3.520 ; 3.559 ; Rise       ; clk             ;
;  sinout[15] ; clk        ; 3.354 ; 3.379 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ready         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sinout[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sinout[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sinout[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sinout[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sinout[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sinout[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sinout[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sinout[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sinout[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sinout[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sinout[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sinout[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sinout[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sinout[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sinout[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sinout[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; start          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Xin[10]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Xin[11]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Xin[8]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Xin[9]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Xin[13]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Xin[14]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Xin[12]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Xin[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Xin[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Xin[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Xin[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Xin[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Xin[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Xin[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Xin[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Xin[15]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; sinout[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; sinout[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; sinout[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; sinout[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; sinout[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; sinout[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; sinout[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; sinout[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; sinout[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; sinout[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; sinout[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; sinout[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; sinout[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; sinout[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; sinout[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; sinout[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; sinout[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; sinout[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; sinout[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; sinout[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; sinout[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; sinout[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; sinout[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; sinout[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; sinout[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; sinout[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; sinout[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; sinout[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; sinout[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; sinout[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; sinout[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; sinout[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; sinout[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; sinout[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; sinout[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; sinout[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; sinout[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; sinout[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; sinout[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; sinout[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; sinout[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; sinout[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; sinout[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; sinout[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; sinout[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; sinout[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; sinout[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; sinout[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clk                    ; clk                    ; 50568    ; 4        ; 0        ; 0        ;
; Controller:inst|ps.Div ; clk                    ; 2430     ; 6585     ; 0        ; 0        ;
; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 0        ; 0        ; 2        ; 5        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clk                    ; clk                    ; 50568    ; 4        ; 0        ; 0        ;
; Controller:inst|ps.Div ; clk                    ; 2430     ; 6585     ; 0        ; 0        ;
; Controller:inst|ps.Div ; Controller:inst|ps.Div ; 0        ; 0        ; 2        ; 5        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 26    ; 26   ;
; Unconstrained Input Port Paths  ; 90    ; 90   ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed May 30 17:20:03 2018
Info: Command: quartus_sta sinx -c sinx
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sinx.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name Controller:inst|ps.Div Controller:inst|ps.Div
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "inst|tabCnt[0]~0|combout"
    Warning (332126): Node "inst|tabCnt[0]~0|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "inst|Sign~0|combout"
    Warning (332126): Node "inst|Sign~0|dataa"
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.316
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.316      -179.977 clk 
    Info (332119):    -0.764        -1.410 Controller:inst|ps.Div 
Info (332146): Worst-case hold slack is -1.079
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.079        -2.066 Controller:inst|ps.Div 
    Info (332119):    -0.858        -7.532 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -66.000 clk 
    Info (332119):     0.460         0.000 Controller:inst|ps.Div 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.541
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.541      -154.583 clk 
    Info (332119):    -0.567        -1.037 Controller:inst|ps.Div 
Info (332146): Worst-case hold slack is -0.937
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.937        -1.796 Controller:inst|ps.Div 
    Info (332119):    -0.767        -6.901 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -66.000 clk 
    Info (332119):     0.472         0.000 Controller:inst|ps.Div 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.222       -81.394 clk 
    Info (332119):     0.003         0.000 Controller:inst|ps.Div 
Info (332146): Worst-case hold slack is -0.726
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.726        -1.400 Controller:inst|ps.Div 
    Info (332119):    -0.572        -5.476 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -67.606 clk 
    Info (332119):     0.449         0.000 Controller:inst|ps.Div 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 4635 megabytes
    Info: Processing ended: Wed May 30 17:20:13 2018
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:06


