平成１１年（行ケ）第３１６号 審決取消請求事件（平成１３年３月７日口頭弁論
終結）
判 決
原 告 インターナショナル・ビジネス・マシーン
ズ・コーポレーション
代表者 【Ａ】
訴訟代理人弁理士 坂 口 博
同 市 位 嘉 宏
同 渡 部 弘 道
被 告 特許庁長官 【Ｂ】
指定代理人 【Ｃ】
同 【Ｄ】
同 【Ｅ】
同 【Ｆ】
主 文
原告の請求を棄却する。
訴訟費用は原告の負担とする。
この判決に対する上告及び上告受理申立てのための付加期間を３０日
と定める。
事実及び理由
第１ 当事者の求めた裁判
特許庁が平成４年審判第１２２５３号事件について平成１１年５月１４日に
した審決を取り消す。
訴訟費用は被告の負担とする。
主文第１、２項と同旨
第２ 当事者間に争いのない事実
原告は、１９８４年（昭和５９年）２月２７日にアメリカ合衆国においてし
た特許出願に基づく優先権を主張して、同年１１月２９日、名称を「メモリ・リフ
レッシュ・システム」とする発明（以下「本願発明」という。）につき特許出願を
した（特願昭５９ー２５０６７０号）が、平成４年３月９日に拒絶査定を受けたの
で、同年７月２日、これに対する不服の審判の請求をした。
特許庁は、同請求を平成４年審判第１２２５３号事件として審理した上、平
成７年２月２０日に「本件審判の請求は、成り立たない。」との審決をしたが、当
庁平成７年（行ケ）第１６８号審決取消請求事件について平成９年１１月５日に言
い渡された判決が同審決を取り消し、同判決は確定したので、特許庁は、同審判請
求につき更に審理し、平成１１年５月１４日、「本件審判の請求は、成り立たな
い。」との審決をし、その謄本は、同年６月９日、原告に送達された。
び平成１０年８月５日付け手続補正書による各補正を経た後の本件出願に係る明細
書（以下「本願明細書」という。なお、原告作成の甲第２号証の５は、本願明細書
の記載事項を同一文書に表示したものである。）記載の特許請求の範囲
保留要求信号に応答してローカル・バスの制御権を放棄し保留肯定応答信号
を発生する型のプロセッサを含むデータ処理システムにおいて、ダイナミック・ラ
ンダム・アクセス・メモリをリフレッシュするためにＤＭＡコントローラに接続さ
れたメモリ・リフレッシュ・ユニットであって、
前記ＤＭＡコントローラから保留要求信号が到達していないときに、リフレ
ッシュタイマ回路からの周期信号に応答して前記プロセッサに対して保留要求信号
を供給する第１の論理手段と、
前記第１の論理手段が供給した保留要求信号に応答して前記プロセッサが発
生した保留肯定応答信号に応答してリフレッシュ制御信号を発生する第２の論理手
段と、
前記リフレッシュ制御信号に応答してメモリ行アクセスを制御するリフレッ
シュ信号を供給する第３の論理手段と、
前記リフレッシュ制御信号に応答して１ずつ増分されるカウンタ・レジスタ
回路と、
前記リフレッシュ制御信号に応答して前記カウンタ・レジスタ回路のカウン
ト値をメモリ行アドレスとして出力させる第１のゲート信号を発生し、前記ダイナ
ミック・ランダム・アクセス・メモリの読取りサイクルを制御するメモリ読取り信
号を発生させる第２のゲート信号を発生するシーケンサ回路と
を備えていることを特徴とするメモリ・リフレッシュ・ユニット。
審決は、別添審決書写し記載のとおり、本願明細書は、当業者が容易にその
実施をすることができる程度に本願発明の目的、構成及び効果を記載したものとは
認められず、また、特許請求の範囲の欄に本願発明の構成に欠くことができない事
項のみが記載されているとも認められないので、特許法３６条３項及び４項（注、
「平成２年法律第３０号による改正前の特許法３６条３項及び４項」の趣旨と解さ
れる。）に規定する要件を満たしていないとした。
第３ 原告主張の審決取消事由
ことができる程度に本願発明の目的、構成及び効果を記載したものとは認められな
いと判断し、ひいて、特許請求の範囲の欄に本願発明の構成に欠くことができない
事項のみが記載されているとは認められないとしたものであるから、違法として取
り消されるべきである。
(1) リフレッシュのオーバーヘッドについて
ア 審決は、「本願発明の目的、効果が仮にリフレッシュのオーバーヘッド
を下げることにあるとしても、・・・明細書（注、本願明細書）及び図面の記載で
は、リフレッシュのオーバーヘッドとは何か、その目的、効果を達成するために何
が必須の構成要件か、どの様な工夫によりリフレッシュのオーバーヘッドを下げる
ことが可能になったのか、が不明であるので、本願発明が何か不明である」（審決
書３頁１６行目～４頁３行目）と判断した。
しかしながら、本願明細書（甲第２号証の５）には、リフレッシュのオ
ーバーヘッドにつき「ここで、オーバヘッドとは全処理時間（ＤＲＡＭのある特定
の行に関するリフレッシュ間隔に相当する時間）に対するリフレッシュに用いられ
る時間（ＤＲＡＭのすべての行を１回ずつリフレッシュするのに要する時間の合
計）の比率である」（４頁２１行目～２４行目）との定義があり、また、実施例に
係る具体的なオーバーヘッドの計算式の記載（１６頁１９行目、以下「オーバーヘ
ッドの計算式」という。）もあって、オーバーヘッドの意義に不明瞭なところはな
い。
リフレッシュのオーバーヘッドはプロセッサ部分におけるオーバーヘッ
ドを対象とするものであり、オーバーヘッドの計算式における分子（リフレッシュ
に用いられる時間）には、リフレッシュ信号が発生している期間が示されていると
ころ、被告は、プロセッサ部分におけるオーバーヘッドを対象とするのであれば、
オーバーヘッドの計算式における「リフレッシュに用いられる時間」は、保留肯定
応答信号（ＨＬＤＡ）が発生している期間に対応するものでなければならないか
ら、本願明細書に記載されたリフレッシュのオーバーヘッドの意義は不明瞭である
と主張する。
しかしながら、リフレッシュ信号が発生している期間は、ＤＲＡＭをリ
フレッシュする時間であるとともに、プロセッサがローカル・バス（以下単に「バ
ス」という。）の制御権を放棄している時間（プロセッサにおいて本質的でない処
理に要する時間）に当たるものである。もっとも、プロセッサがバスの制御権を放
棄している時間（ＨＬＤＡが発生している期間）は、リフレッシュ信号が発生して
いる期間と一致せず、これより長くなるが、リフレッシュ信号がインアクティブ
（ハイレベル）になってから、すなわち、プロセッサがインアクティブ（ローレベ
ル）の保留要求信号（ＨＲＱ）を受け取ってから、ＨＬＤＡをインアクティブ（ロ
ーレベル）とするまでの時間は、プロセッサのクロック速度や内部処理状態により
変化し、一定ではないため、ＨＬＤＡが発生している（アクティブである）期間全
体をオーバーヘッドの計算式における「リフレッシュに用いられる時間」とするこ
とはできないのである。
本願明細書（甲第２号証の５）に「従来技術ではリフレッシュ・サイク
ルにＤＭＡユニットを使用し、ローカル・バスの制御権獲得のために保留要求／肯
定応答初期接続手順シーケンスを含むことになるためオーバヘッドが大きいという
問題があった。したがって本発明の目的は、保留要求信号に応答してローカル・バ
スの制御権を放棄し、保留肯定応答信号を発生する型のプロセッサを含むデータ処
理システムにおいて、リフレッシュ・サイクルにＤＭＡコントローラの処理を介在
させないでダイナミック・ランダム・アクセス・メモリのリフレッシュを小さいオ
ーバヘッドで実行できるメモリ・リフレッシュ・ユニットを提供することにある」
（６頁１行目～９行目）と記載されているように、リフレッシュにＤＭＡコントロ
ーラを介在させた従来技術においては、ＤＭＡコントローラの接続シーケンスに費
やす時間によりオーバーヘッドが増大するという問題があり、本願発明は、これを
解決するため、リフレッシュにＤＭＡコントローラを介在させないでバス制御権を
獲得する点に特徴がある。そうすると、オーバーヘッドを定義するに当たっては、
それがプロセッサ部分におけるオーバーヘッドを対象とするものであっても、プロ
セッサ以外のリフレッシュ動作に関わる装置（リフレッシュ・ユニット、ＤＭＡコ
ントローラ）の性能上、バスの制御権を何サイクル獲得する必要があるかを正確に
把握できれば、それがプロセッサがバスの制御権を放棄している全期間（ＨＬＤＡ
が発生している全期間）でないとしても何ら不都合は生じない。しかも、リフレッ
シュ信号が発生している期間は、システムクロック信号のサイクル数として計算で
きるのであるから、クロックサイクルが定まれば、従来の方法とも比較できる客観
的な指標ともなるのである。
したがって、オーバーヘッドの計算式における「リフレッシュに用いら
れる時間」に、ＨＬＤＡが発生している期間ではなく、リフレッシュ信号が発生し
ている期間が示されているからといって、本願明細書に記載されたリフレッシュの
オーバーヘッドの意義が不明瞭であるということはできない。
イ また、本願明細書（甲第２号証の５）の従来例に関する「リフレッシュ
のオーバヘッドは１２％にも達する」（５頁２３行目～２４行目）との記載に関
し、審決は、「リフレッシュのオーバーヘッドが１２％になる理由が不明である」
（審決書７頁１行目～２行目）ので、「本願発明の目的、効果が不明である」（同
しかしながら、ＤＭＡコントローラを介在させた従来技術において、Ｄ
ＭＡコントローラの接続シーケンスに費やす時間によりオーバーヘッドが増大する
ことは上記アのとおりである。本願明細書の従来例に関する「リフレッシュのオー
バヘッドは１２％にも達する」との記載は、従来技術において、動作時間の遅いＤ
ＭＡコントローラ（主プロセッサの２倍のサイクルタイムで動作する。）の接続手
順を介すると、リフレッシュ・サイクルごとに、余計な時間を含めてバス制御権を
獲得することになり、その結果リフレッシュのオーバーヘッドが１２％にまでなる
ことを説明したものである。本願明細書の記載からは、ＤＭＡコントローラが介在
して、その接続手順を介することにより、オーバーヘッドが１２％もの大きい値に
なることが理解できれば、更にそれ以上の詳細部分を説明するまでもなく、本願発
明が理解できるのであって、審決が、リフレッシュのオーバーヘッドが１２％にな
る理由が不明であるので、本願発明の目的及び効果が不明であるとしたことは誤り
である。
(2) バス制御権獲得の調整について
審決は、本願発明につき、「『ＤＭＡコントローラ』が『保留要求（ＨＲ
Ｑ）信号』を出力した場合、『ラッチされた保留要求（ＬＨＲＱ）信号』として
『メモリリフレッシュユニット５』を介在し、『メモリリフレッシュユニット５』
から『保留要求（ＨＲＱ）信号』を出力することになるが、この場合、(1)『プロセ
ッサ１』は受け取った『保留要求（ＨＲＱ）信号』が『ＤＭＡコントローラ』から
出力されたことをどの様にして知るのか、或いは知る必要が無いのか、(2)『プロセ
ッサ１』は『保留肯定応答（ＨＬＤＡ）信号』を何に出力するのか（『ＤＭＡコン
トローラ』に直接出力するのか、『メモリリフレッシュユニット５』を介して出力
するのか）、(3)『ラッチされた保留要求（ＬＨＲＱ）信号』を用い『メモリリフレ
ッシュユニット５』を介在させている技術上の理由が何か、不明である。（本願発
明における『ＡＮＤゲート１０』の役目が不明である）」（審決書１０頁１２行目
～１１頁９行目）から、「本願発明の構成、効果が不明である」（同９頁末行～１
すなわち、ＤＭＡコントローラを含むデータ処理システムにおいては、一
方でＤＭＡコントローラがバスの制御権を獲得する必要があり、他方、本願発明の
メモリ・リフレッシュ・ユニットもリフレッシュのため独自にバスの制御権を獲得
する必要があるが、両者が同時に制御権を獲得することはできないので、本願明細
書の特許請求の範囲の記載のとおり、リフレッシュ・ユニットは「ＤＭＡコントロ
ーラから保留要求信号が到達していないときに、リフレッシュタイマ回路からの周
期信号に応答して前記プロセッサに対して保留要求信号を供給する第１の論理手
段」の構成を含んで、リフレッシュ動作を実行する。つまり、本願発明は、リフレ
ッシュのため、リフレッシュ・ユニットがＤＭＡコントローラを介在させないでバ
ス制御権を獲得する点に特徴があるのであるから、ＤＭＡコントローラとリフレッ
シュ・ユニットとの間で、バス制御権獲得の調整をすることが必要になるものであ
る。
審決の指摘する図面第２図（本願発明のメモリ・リフレッシュ・ユニット
の詳細を示すブロック図、甲第２号証の１添付）に示された「ＡＮＤゲート１０」
の役割は、ＤＭＡコントローラからのＬＨＲＱをＯＲゲート１３に送ってＨＲＱを
プロセッサに送るか、ＬＨＲＱが到達していないときにリフレッシュ・タイマ回路
からのタイミング信号をＯＲゲート１３に送ってＨＲＱをプロセッサへ送ることで
あって、ＡＮＤゲート１０自体が、ＤＭＡコントローラ及びリフレッシュ・ユニッ
トによるバス制御権の獲得を調整する（ＤＭＡコントローラからのＬＨＲＱとリフ
レッシュ・タイマ回路からのタイミング信号とのいずれかを選択する）機能を有す
るものではない。
本願明細書には、本願発明のリフレッシュ・ユニットがＤＭＡコントロー
ラを介在させないでバス制御権を獲得することのできる構成が十分に記載されてい
るわけではないが、その構成が本願明細書に開示されている必要はないものであ
る。
なぜなら、ＤＭＡコントローラとリフレッシュ・ユニットとの間のバス制
御権獲得の調整は、本願発明に係るリフレッシュ・ユニット以外の部分で行われる
ものであり、本願発明は、ＤＭＡコントローラとリフレッシュ・ユニットとのバス
制御権獲得の調整方法に特徴があるわけではない。また、本願明細書及び上記図面
第２図には、本願発明において、ＤＭＡコントローラを介在させないでリフレッシ
ュ・ユニットにバス制御権を獲得させることを、リフレッシュ・ユニットをＤＭＡ
コントローラにバス制御権を要求する位置ではなく、ＤＭＡコントローラからＬＨ
ＲＱを受け取る位置に接続させる構成によって実現していることが開示されてお
り、このような構成のリフレッシュ・ユニットは、独自にバス制御権を獲得するこ
と及びＤＲＡＭの各行のリフレッシュ信号を適切なタイミングで生成することので
きる新規な構成である。さらに、ＤＭＡコントローラとリフレッシュ・ユニットと
の間のバス制御権獲得の調整の方法は、当業者にとって周知の技術事項であり、当
業者であれば、本願明細書にその方法が十分に開示されていなくとも本願発明の実
施をすることが可能である。
なお、ＤＭＡコントローラとリフレッシュ・ユニットとの間のバス制御権
獲得の調整（調停）回路の一態様は別紙参考図１、２に示されるとおりである（以
下、参考図１、２に示された調停回路を「参考調停回路」という。）が、参考調停
回路は、当業者が本件出願時に容易に実現することができたものである。
(3) 上記(1)、(2)のほか、本願明細書の記載につき、平成２年法律第３０号に
よる改正前の特許法３６条３項及び４項の要件を満たさないとする事由は存在しな
い。
第４ 被告の反論
(1) リフレッシュのオーバーヘッドについて
ア 原告は、本願明細書が、リフレッシュのオーバーヘッドにつき「ここ
で、オーバヘッドとは全処理時間（ＤＲＡＭのある特定の行に関するリフレッシュ
間隔に相当する時間）に対するリフレッシュに用いられる時間（ＤＲＡＭのすべて
の行を１回ずつリフレッシュするのに要する時間の合計）の比率である」と定義し
てあるから、不明瞭なことはないと主張するところ、本願明細書に上記の記載があ
ることは認めるが、この記載によっても、リフレッシュのオーバーヘッドの意義は
明確にはならない。
すなわち、「オーバーヘッド」とは、「全処理時間」に対する「本質的
でない処理に要する時間」の比率のことであるから、オーバーヘッドの改善を図る
ことを目的とする場合には、データ処理システムのどの部分における「全処理時
間」及び「本質的でない処理に要する時間」を対象にするのかが明確にされなけれ
ばならないところ、原告は、本願明細書におけるリフレッシュのオーバーヘッドに
つき、プロセッサ部分を対象とするものである旨主張する。
しかしながら、本願発明のプロセッサは、リフレッシュ・ユニットから
のものであれ、ＤＭＡコントローラからのものであれ、保留要求信号（ＨＲＱ）に
応答してバスの制御権を放棄し、保留肯定応答信号（ＨＬＤＡ）を発生する型のも
のであって、ＨＬＤＡを発生している間、プロセッサは、バスを用いた処理をする
ことができないのであるから、原告主張のようにプロセッサ部分におけるオーバー
ヘッドを対象とするのであれば、オーバーヘッドの計算式における「リフレッシュ
に用いられる時間」（本質的でない処理に要する時間）は、ＨＬＤＡが発生してい
る期間に対応するものでなければならないはずである。ところが、本願明細書のオ
ーバーヘッドの計算式における「リフレッシュに用いられる時間」はＨＬＤＡが発
生している期間に対応するものではなく、原告の主張によれば、リフレッシュ・ユ
ニット固有の信号（ＡＮＤ１６の出力信号）であるにすぎないリフレッシュ信号が
発生している期間に対応するものであり、かつ、ＨＬＤＡが発生している期間とリ
フレッシュ信号が発生している期間とは一致しないというのであるから、本願明細
書に記載されたリフレッシュのオーバーヘッドはプロセッサ部分を対象とするもの
であるということはできず、結局、本願明細書のリフレッシュのオーバーヘッドの
意義は不明瞭であるというほかはない。
原告は、リフレッシュ信号がインアクティブ（ハイレベル）になってか
ら、プロセッサがＨＬＤＡをインアクティブ（ローレベル）とするまでの時間が、
プロセッサのクロック速度や内部処理状態により変化するため、ＨＬＤＡが発生し
ている期間全体をオーバーヘッドの計算式における「リフレッシュに用いられる時
間」とすることはできない旨主張するが、仮にそうであるとすれば、ＨＬＤＡが発
生している期間とリフレッシュ信号が発生している期間とは、ますますかけ離れた
ものとなるから、リフレッシュ信号が発生している期間を「リフレッシュに用いら
れる時間」としてオーバーヘッドを定義することにより、プロセッサのオーバーヘ
ッドを把握することができるかどうか極めて疑わしい。
イ また、原告は、審決が、「リフレッシュのオーバーヘッドが１２％にな
る理由が不明である」ので、「本願発明の目的、効果が不明である」としたことが
誤りであると主張するが、原告の主張によっても、オーバーヘッドが１２％になる
従来技術が具体的にどのようなものであるかは依然として不明である。
(2) バス制御権獲得の調整について
原告は、本願発明が、ＤＭＡコントローラとリフレッシュ・ユニットとの
バス制御権獲得の調整方法に特徴があるわけではなく、また、その調整方法は、当
業者にとって周知の技術事項であって、当業者は、本願明細書にその方法が十分に
開示されていなくとも本願発明の実施をすることが可能であるから、リフレッシ
ュ・ユニットがＤＭＡコントローラを介在させないでバス制御権を獲得することの
できる構成が本願明細書に開示されている必要はない旨主張し（なお、ＤＭＡコン
トローラを介在させないでリフレッシュ・ユニットにバス制御権を獲得させること
を、リフレッシュ・ユニットをＤＭＡコントローラからＬＨＲＱを受け取る位置に
接続させる構成によって実現しているとも主張するが、そうであるからといって、
何ゆえに、本願明細書にその方法が開示されなくてよいのかは明らかではな
い。）、さらに、参考調停回路は、ＤＭＡコントローラとリフレッシュ・ユニット
との間のバス制御権獲得の調停回路の一態様として、当業者が本件出願時に容易に
実現することができたものである旨主張する。
しかしながら、原告は、ＤＭＡコントローラを介在させないでリフレッシ
ュ・ユニットにバス制御権を獲得させるための、本願発明のリフレッシュ・ユニッ
トの構成が新規である旨を主張しており、仮に、そうであるとすれば、ＤＭＡコン
トローラとリフレッシュ・ユニットとの間におけるバス制御権獲得の調整は、従来
にない新規な構成で実現されるはずであるから、その構成が当業者にとって周知の
技術事項であるということはできない。
また、参考調停回路は、参考図１に示されたものだけでは、例えば、ＦＦ
とする理由がなく、また、調停回路から出力されるＬＨＲＱは、ＤＭＡコントロー
ラから出力され調停回路においてラッチされたＨＲＱ（Ｄ）であることが必然又は
自明であるとする理由がないなど、調停作業の論理の存在をうかがうことができな
い。そこで、具体的な回路構成である参考図２に示されたものを検討すると、その
内容は、本願明細書及び図面並びに周知事項に基づくものではなく、むしろ新規の
発明ともいうべき極めて巧妙なものであるから、結局、参考調停回路が、本件出願
時に、本願明細書及び図面の記載並びに周知事項に基づいて当業者において容易に
実現することができたものということはできない。
したがって、本願発明におけるＤＭＡコントローラとリフレッシュ・ユニ
ットとのバス制御権獲得の調整に係る構成が本願明細書に開示される必要がないと
する理由はなく、本願明細書又は図面には、リフレッシュ・ユニットがＤＭＡコン
トローラを介することなくバスの制御権を獲得するための構成について記載されて
いない不備があるというべきである。
(3) 上記(1)、(2)の事由を除き、本願明細書の記載につき、平成２年法律第３
在しないことについては、特に争わない。
第５ 当裁判所の判断
(1) 原告主張の取消事由のうち、まず、ＤＭＡコントローラとリフレッシュ・
ユニットとのバス制御権獲得の調整に関する主張（上記第３の２の(2)）について検
討する。
(2) 本願明細書（甲第２号証の５）には、本願発明の実施例につき、「ＤＲＡ
Ｍ３とＩ／Ｏ装置との間で直接的なデータ転送を行うような場合には、ＤＭＡコン
トローラがプロセッサ１に保留要求（ＨＲＱ）信号を発生して初期接続手順シーケ
ンスを開始させ、プロセッサ１からの保留肯定応答（ＨＬＤＡ）信号によりローカ
ル・バスの制御権を獲得する。本実施例では、ＤＭＡコントローラからの保留要求
信号は、ラッチされたあとラッチされた保留要求（ＬＨＲＱ）信号として第２図に
示すメモリ・リフレッシュ・ユニット５に入り、要求したＩ／Ｏ装置のためにＤＭ
Ａコントローラがローカル・バスの制御権を獲得する。・・・ＬＨＲＱ信号（ハイ
レベルが活動状態）はＡＮＤゲートの反転入力に印加される。この結果、ＡＮＤゲ
ート１０のもう一方の入力であるフリップフロップ１１からの反転Ｑ出力がいかな
る状態であっても・・・ＡＮＤゲート１０の出力はハイレベルからローレベルにな
る。このローレベルの出力は、ＡＮＤゲート１２からのハイレベル出力がないとき
は・・・ＯＲゲート１３を介してハイレベルのＨＲＱ信号をプロセッサ１に供給す
る。以上のようにして、ＤＭＡコントローラからのＬＨＲＱ信号はＡＮＤゲート１
ラからの保留要求（ＬＨＲＱ）信号は対応するＨＬＤＡ信号により・・・ＡＮＤゲ
ート１２を介してラッチされる」（１１頁１０行目～１２頁５行目）との記載があ
る。
そして、審決は、本願明細書の上記記載及び図面第２図（甲第２号証の１
添付）に基づいて、「『ＤＭＡコントローラ』が『保留要求（ＨＲＱ）信号』を出
力した場合、『ラッチされた保留要求（ＬＨＲＱ）信号』として『メモリリフレッ
シュユニット５』を介在し、『メモリリフレッシュユニット５』から『保留要求
（ＨＲＱ）信号』を出力することになるが、この場合、(1)『プロセッサ１』は受け
取った『保留要求（ＨＲＱ）信号』が『ＤＭＡコントローラ』から出力されたこと
をどの様にして知るのか、或いは知る必要が無いのか、(2)『プロセッサ１』は『保
留肯定応答（ＨＬＤＡ）信号』を何に出力するのか（『ＤＭＡコントローラ』に直
接出力するのか、『メモリリフレッシュユニット５』を介して出力するのか）、(3)
『ラッチされた保留要求（ＬＨＲＱ）信号』を用い『メモリリフレッシュユニット
ＮＤゲート１０』の役目が不明である）」（審決書１０頁１２行目～１１頁９行
目）との認定判断をしたものと認められるが、その内容は、要するに、上記図面第
受け取り、プロセッサにＨＲＱを出力する位置に接続されている構成であることに
照らし、プロセッサから見て、ＨＲＱ及びこれに応じたＨＬＤＡが、ＤＭＡコント
ローラ及びリフレッシュ・ユニットのいずれに起因するものであるか、あるいは、
いずれのためのものであるかという点の識別に係る構成を問題とするものであると
解される。
他方、本願発明において、リフレッシュ・ユニットがＤＭＡコントローラ
から独立してバス制御権を獲得する必要があること、ＤＭＡコントローラも、従前
と同様バス制御権を獲得する必要があること、したがって、ＤＭＡコントローラと
リフレッシュ・ユニットとの間のバス制御権獲得の調整をする必要があることは、
いずれも原告の自認するところであり、このことを考慮すると、審決の上記認定判
断は、結局、本願明細書の記載上、上記図面第２図の実施例において、ＤＭＡコン
トローラとリフレッシュ・ユニットとの間のバス制御権獲得のための調整方法に係
る構成が明らかではなく、本願発明のリフレッシュ・ユニットがＤＭＡコントロー
ラを介在させないでバス制御権を獲得することのできる構成が不明であるとの趣旨
をいうものと理解することができる。
(3) これに対し、原告は、本願発明のリフレッシュ・ユニットがＤＭＡコント
ローラを介在させないでバス制御権を獲得することのできる構成につき、本願明細
書には十分な記載がないことを自認した上、当該構成が本願明細書に開示されてい
る必要はない旨主張する。
(4) そして、原告は、上記(3)の主張の理由として、まず、ＤＭＡコントロー
ラとリフレッシュ・ユニットとの間のバス制御権獲得の調整は、本願発明に係るリ
フレッシュ・ユニット以外の部分で行われ、本願発明は当該調整方法に特徴がある
わけではないことを挙げるが、仮に、その点について原告の主張のとおりであると
しても、当業者において、ＤＭＡコントローラとリフレッシュ・ユニットとの間の
バス制御権獲得の調整の方法を認識できなければ、本願発明のリフレッシュ・ユニ
ットを実施することができないことは明らかであり、したがって、上記事由は、上
記構成が本願明細書に開示されている必要はないとする理由にはなり得ない。
(5) また、原告は、上記(3)の主張の理由として、本願発明において、ＤＭＡ
コントローラを介在させないでリフレッシュ・ユニットにバス制御権を獲得させる
ことを、リフレッシュ・ユニットをＤＭＡコントローラにバス制御権を要求する位
置ではなく、ＤＭＡコントローラからＬＨＲＱを受け取る位置に接続させる構成に
よって実現している旨が、本願明細書及び図面第２図に開示されていることを挙げ
る。しかしながら、本願発明のリフレッシュ・ユニットがＤＭＡコントローラを介
在させないでバス制御権を獲得することのできる構成が不明であるとした審決の判
断は、前示のとおり、図面第２図の実施例において、リフレッシュ・ユニットが、
ＤＭＡコントローラからＬＨＲＱを受け取り、プロセッサにＨＲＱを出力する位置
に接続された構成であることを踏まえたものと解されるから、そのこと自体が、上
記構成が本願明細書に開示されている必要がないとする理由にはなり得ない。な
お、原告は、そのような構成のリフレッシュ・ユニットにつき、独自にバス制御権
を獲得すること及びＤＲＡＭの各行のリフレッシュ信号を適切なタイミングで生成
することのできる新規な構成である旨主張するところ、仮に、そうであるとすれ
ば、当該新規な構成に起因するＤＭＡコントローラとリフレッシュ・ユニットとの
間のバス制御権獲得の調整に関する構成も新規であるはずであって、次に検討する
ところと同様、それが当業者にとって周知であるとすることもできない。
(6) 原告は、上記(3)の主張の理由として、さらに、ＤＭＡコントローラとリ
フレッシュ・ユニットとの間のバス制御権獲得の調整の方法が、当業者にとって周
知の技術事項であることを挙げるので、この点につき検討する。
ア 本願明細書の図面第２図の実施例における、上記の調整の具体的な方法
に関し、原告作成の技術説明書（甲第５号証）には、「添付図１は、１行分のリフ
レッシュ動作を行う際の状態を示す。Ｐ０でタイミング信号が供給されてリフレッ
シュ・ユニットの動作が開始し、Ｐ１でリフレッシュ信号がインアクティブになっ
て所定のＣＰＵクロック・サイクル経過後、リフレッシュ・ユニットが獲得してい
たバスの制御権がＣＰＵに渡り、Ｐ２でリフレッシュ・ユニットが初期状態に戻
る。１５マイクロ秒毎にリフレッシュ・ユニットは動作し、メモリ行のアドレスを
ｔ０の期間中ＤＭＡコントローラはリフレッシュ動作を妨げないように、ＦＦ１４
のＱ出力を反転させた信号を条件にしたＡＮＤ回路でＨＲＱがマスクされている。
またこの間にリフレッシュ・ユニットからのＨＲＱに対するＨＬＤＡがＣＰＵから
送られてきても、ＦＦ１４のＱ出力を条件にしてマスクされているのでＤＭＡコン
トローラには到達せず、バスの制御権の確保に衝突は起きない。したがって、ｔ０
の期間は、バスの制御権がリフレッシュ・ユニットに優先して与えれられ
る。・・・添付図１のｔ１期間は、リフレッシュ・ユニットがバスの制御権を獲得
することがない期間であり、また、ＤＭＡコントローラがバスの制御権を獲得する
ことができる期間である。ＤＭＡコントローラのＨＲＱに応答してＣＰＵがＨＬＤ
Ａを送ったときは、明細書図２（注、本願明細書の図面第２図）のＦＦ１５がＦＦ
フレッシュ信号は生成されない」（２頁２４行目～４３行目）との記載があり、こ
の記載と同技術説明書（甲第５号証）の添付図１及び同２並びに本願明細書の図面
第２図（甲第２号証の１添付）とを併せ見れば、同添付図１のP０時点（t０の開始
時）において、ＤＭＡコントローラがバス制御権の獲得中でなければ、同添付図２
の回路によって、ＤＭＡコントローラとリフレッシュ・ユニットとの間のバス制御
権獲得の調整がされるものと認められる。
しかしながら、同添付図１のt１期間中に開始されたＤＭＡコントローラ
によるバス制御権の獲得（Ｉ／Ｏ装置とＤＲＡＭユニットとの間の直接転送）が継
続中に、次のP０時点（t０の開始時）に至ったときは、本願明細書の図面第２図のＦ
Ｆ１１からハイレベル信号を受けてＦＦ１５がセットされ、他方、ＤＭＡコントロ
ーラにバス制御権を譲渡したＣＰＵからはＨＬＤＡが送られているから、ＡＮＤゲ
ート１６の条件が成立し、リフレッシュ信号が生成されるはずである。すなわち、
ＤＭＡコントローラとリフレッシュ・ユニットとの間のバス制御権獲得の調整が果
たされない事態となるが、同技術説明書（甲第５号証）には、同添付図２の回路が
上記事態の発生を避けることができるとする技術事項については何らの記載もな
い。
したがって、技術説明書（甲第５号証）記載の方法は、それが周知技術
に基づくものであるか否かを検討するまでもなく、バス制御権獲得の調整方法の例
となり得ないものといわざるを得ない。
イ 本願明細書の図面第２図の実施例における、ＤＭＡコントローラとリフ
レッシュ・ユニットとの間のバス制御権獲得の調整の具体的な方法に関し、原告
は、参考調停回路が当該調整（調停）回路の一態様であり、かつ、それが、当業者
において本件出願時に容易に実現することができたものである旨主張する。そし
て、別紙参考図１、２及び本願明細書の図面第２図（甲第２号証の１添付）並びに
弁論の全趣旨を併せ考えれば、参考調停回路を設けることによって、ＤＭＡコント
ローラとリフレッシュ・ユニットとの間のバス制御権獲得の調整が図られること、
すなわち、参考調停回路が当該調整のための調停回路の一態様であること自体は、
これを認めることができる。
しかしながら、以下のとおり、参考調停回路が、当業者において本件出
願時に、図面を含む本願明細書の記載及び周知技術に基づいて容易に実現すること
ができたものであることを認めることはできない。
すなわち、上記バス制御権獲得の調整（調停）のための具体的な方法
は、その調停を可能とするための論理構成に基づいて考案されるものであるとこ
ろ、当該論理構成は、どのような入力信号（ＣＰＵ、リフレッシュ・ユニット、Ｄ
ＭＡコントローラ等から見れば、どのような出力信号）を用いるかによって異なる
ものであるから、上記バス制御権獲得の調整（調停）のための具体的な方法が、当
業者において出願時に容易に実現することができるというためには、図面を含む明
細書に、当該論理構成自体が記載若しくは示唆され、あるいは少なくともＣＰＵ、
リフレッシュ・ユニット、ＤＭＡコントローラ等から、当該論理構成のために出力
する信号が何であるかが記載若しくは示唆され、又はそれらの点が出願時における
周知技術に基づいておのずから明らかであることを必要とするものというべきであ
る。
そこで、参考調停回路につき、この点を検討するに、まず、図面第１～
ントローラとリフレッシュ・ユニットとの間のバス制御権獲得の調整のための論理
構成（少なくとも参考調停回路に示されているような具体的な論理構成）につき記
載又は示唆があるとはいえず、また、ＣＰＵ、リフレッシュ・ユニット、ＤＭＡコ
ントローラ等から、当該論理構成のために出力する信号が何であるかについても記
載又は示唆はない。
さらに、参考調停回路は、ＣＰＵのＨＬＤＡ出力、ＤＭＡコントローラ
のＨＲＱ出力等のほか、リフレッシュ・ユニットからＦＦ１１のＱ出力が入力され
て、別紙参考図１、２記載のように構成されるものであるが、これに示されている
具体的な論理構成、又はこれらの出力信号、とりわけＦＦ１１のＱ出力を用いて調
停回路を構成することが、本件出願時における周知技術に基づき、当業者に自明で
あったことを認めるに足りる証拠はない。特開昭５８－３９３２８号公報（甲第７
号証）、昭和６２年１月発行の【Ｇ】著「電子回路ノウハウ マイコンの割り込み
処理とＤＭＡ」（甲第８号証）及び平成１２年８月２２日に原告がダウンロードし
た電子情報である「THE ISA AND PC/104 BUS」（甲第９号証）には、この点に関連
する記載としては、ＤＲＡＭのリフレッシュを必要とする環境において、ＤＭＡコ
ントローラは、リフレッシュを妨げるような長期間、バス制御権の獲得を継続しな
いようにすることが周知の課題であること、この課題が、例えば、ＤＭＡ転送にお
けるサイクルスチールモードの選択や、バースト・モードの連続バイト数を制約す
るなどの方法で解決されることが記載されているにとどまり、仮に、これらの事項
が本件出願当時、当業者に周知であったとしても、上記参考調停回路における調停
のための論理構成や、あるいはＦＦ１１のＱ出力等、参考調停回路への入力信号が
当業者に自明であったとはいえない。また、他に上記の点に関する周知技術が存在
することを認めるに足りる証拠もない。
ウ そうすると、ＤＭＡコントローラとリフレッシュ・ユニットとの間のバ
ス制御権獲得の調整の方法が、当業者にとって周知の技術事項であるということは
できず、したがって、それが周知事項であることをもって、リフレッシュ・ユニッ
トがＤＭＡコントローラを介在させないでバス制御権を獲得することのできる構成
が本願明細書に開示される必要がないとすることの理由とすることはできない。
(7) 以上のとおりであるから、本願発明におけるＤＭＡコントローラとリフレ
ッシュ・ユニットとのバス制御権獲得の調整に係る構成が本願明細書に開示される
必要がないとする原告の主張は理由がない。そうすると、本願明細書又は図面に、
リフレッシュ・ユニットがＤＭＡコントローラを介することなくバスの制御権を獲
得するための構成について記載されていないため、当業者において容易に本願発明
の実施をすることができないというべきであり、本願明細書には、この点において
平成２年法律第３０号による改正前の特許法３６条３項に反する記載不備の違法が
あるものといわざるを得ない。
事由は理由がない。また、他に審決を取り消すべき瑕疵は見当たらない。
よって、原告の請求を棄却することとし、訴訟費用の負担並びに上告及び上
告受理申立てのための付加期間の指定につき行政事件訴訟法７条、民事訴訟法６１
条、９６条２項を適用して、主文のとおり判決する。
東京高等裁判所第１３民事部
裁判長裁判官 篠 原 勝 美
裁判官 石 原 直 樹
裁判官 宮 坂 昌 利
別紙 参考図１
別紙 参考図２
