`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Module Name:    uart_test 
//
//////////////////////////////////////////////////////////////////////////////////
module uart_test(clk, rx, tx, reset);
input clk;
input reset;
input rx;
output tx;

wire 



endmodule

