\begin{landscape}
\fancyhf{} 
\renewcommand{\headrulewidth}{0pt} 
\fancyfoot[C]{\thepage} 
\tiny

% https://tableconvert.com/csv-to-latex
\begin{longtable}{|c|p{1cm}|p{1.3cm}|c|c|c|c|c|c|p{1.3cm}|c|c|c|c|c|c|p{2cm}|}
    \caption{Ergebnisse Simulatorrecherche} \label{tab:simulatoren} \\
    \hline
    \textbf{ID} & \textbf{Name} & \textbf{Entwickler} & \textbf{Zugriff} & \textbf{OS} & \textbf{Abstraktion} & \textbf{Institution} & \textbf{Preis} & \textbf{Gamification} & \textbf{Cluster} & \textbf{Vorwissen} & \textbf{Zeit} & \textbf{Dokumentation} & \textbf{Bekanntheit} & \textbf{Veröffentlichung} & \textbf{Wartungsstand} & \textbf{Quelle} \\ \hline
    \hline
    \endfirsthead

    % Kopf auf den Folgeseiten
    \hline
    \textbf{ID} & \textbf{Name} & \textbf{Entwickler} & \textbf{Zugriff} & \textbf{OS} & \textbf{Abstraktion} & \textbf{Institution} & \textbf{Preis} & \textbf{Gamification} & \textbf{Cluster} & \textbf{Vorwissen} & \textbf{Zeit} & \textbf{Dokumentation} & \textbf{Bekanntheit} & \textbf{Veröffentlichung} & \textbf{Wartungsstand} & \textbf{Quelle} \\ \hline
    \hline
    \endhead

    % Fortsezung
    \hline
    \multicolumn{17}{l}{Fortsetzung nächste Seite} \\
    \hline
    \endfoot

    \hline
    \multicolumn{17}{l}{Ende der Tabelle} \\
    \hline
    \endlastfoot

    1 & Cache-Simulator & H. Morgenstern & 1 & 4 & 1 & 1 & 0 & 0 & Speicher und Performance & 1 & 2 & 0 & 0 & 2001 & 2001 & \href{https://www.morgenstern.net/Cache/}{\nolinkurl{https://www.morgenstern.net/Cache/}} \\ \hline
    2 & MMIX & D. Knuth & 1 & 0,1,2 & 1 & 1,2 & 0 & 0 & Prozessoren und Architekturen & 1 & 0 & 0 & 2 & 2011 & 2011 & \href{https://mmix.cs.hm.edu/index.html}{\nolinkurl{https://mmix.cs.hm.edu/index.html}} \\ \hline
    3 & MikroSim & H. P. Gumm, M. Perner & 1 & 1 & 1 & 1 & 1 & 0 & Prozessoren und Architekturen & 1 & 0 & 0 & 2 & 1992 & 2012 & \href{http://www.mikrocodesimulator.de/}{\nolinkurl{http://www.mikrocodesimulator.de/}} \\ \hline
    4 & Bonsai Computer & K. Merkert, J. Merkert & 3 & 4 & 1 & 0 & 0 & 0 & Grundlagen und Theorien & 0 & 1 & 0 & 2 & 2004 & 2017 & \href{https://bonsai.inf-schule.de/}{\nolinkurl{https://bonsai.inf-schule.de/}} \\ \hline
    5 & MurmelRechner & F. Selter & 0 & 4 & 1 & 0 & 0 & 0 & Grundlagen und Theorien & 0 & 0 & 0 & 2 & 2021 & 2022 & \href{https://inf-schule.de/rechner/bonsai/murmelrechner}{\nolinkurl{https://inf-schule.de/rechner/bonsai/murmelrechner}} \\ \hline
    6 & Johnny & P. Dauscher & 3 & 4 & 1 & 0 & 0 & 0 & Grundlagen und Theorien & 0 & 0 & 0 & 2 & 2014 & 2021 & \href{https://dev.inf-schule.de/content/12\_rechner/4\_johnny/johnny3/}{\nolinkurl{https://dev.inf-schule.de/content/12\_rechner/4\_johnny/johnny3/}} \\ \hline
    7 & MOPS & M. Haase & 1 & 0,1,2 & 1 & 0 & 0 & 0 & Grundlagen und Theorien & 0 & 0 & 0 & 2 & 2009 & 2024 & \href{http://www.viktorianer.de/info/mops.html}{\nolinkurl{http://www.viktorianer.de/info/mops.html}} \\ \hline
    8 & LogiSim & Github (ursprünglich C. Burch) & 3 & 4 & 1 & 1,2 & 0 & 0 & Hardware und Logik & 1 & 0 & 0 & 2 & 2001 & 2025 & \href{https://cburch.com/logisim/de/index.html}{\nolinkurl{https://cburch.com/logisim/de/index.html}} \\ \hline
    9 & CPUlator & H. Wong & 0 & 4 & 1 & 1 & 0 & 0 & Programmierung & 1 & 0 & 0 & 1 & 2016 & 2024 & \href{https://cpulator.01xz.net/}{\nolinkurl{https://cpulator.01xz.net/}} \\ \hline
    10 & RARS & Github & 1 & 4 & 1 & 1 & 0 & 0 & Prozessoren und Architekturen & 1 & 0 & 0 & 2 & 2017 & 2023 & \href{https://github.com/TheThirdOne/rars}{\nolinkurl{https://github.com/TheThirdOne/rars}} \\ \hline
    11 & MARS & P. Sanderson, K. Vollmar & 1 & 4 & 1 & 1 & 0 & 0 & Prozessoren und Architekturen & 1 & 0 & 0 & 2 & 2014 & 2014 & \href{https://dpetersanderson.github.io/}{\nolinkurl{https://dpetersanderson.github.io/}} \\ \hline
    12 & gem5 & Github & 1 & 0,1,2 & 1 & 1,2 & 0 & 0 & Prozessoren und Architekturen & 1 & 1 & 0 & 2 & 2011 & 2025 & \href{https://www.gem5.org/}{\nolinkurl{https://www.gem5.org/}} \\ \hline
    13 & QEMU & Gitlab & 1 & 0,1,2 & 0 & 2 & 0 & 0 & Systeme und Anwendungen & 1 & 1 & 0 & 2 & 2003 & 2025 & \href{https://www.qemu.org/}{\nolinkurl{https://www.qemu.org/}} \\ \hline
    14 & QtSpim & J. Larus & 1 & 0,1,2 & 1 & 1 & 0 & 0 & Programmierung & 1 & 0 & 0 & 2 & 1990 & 2023 & \href{https://spimsimulator.sourceforge.net/}{\nolinkurl{https://spimsimulator.sourceforge.net/}} \\ \hline
    15 & ARMSim\# & Horspool, Lyons, Serra & 1 & 0,1,2 & 1 & 1 & 0 & 0 & Programmierung & 1 & 0 & 0 & 2 & 2009 & 2015 & \href{https://webhome.cs.uvic.ca/\~nigelh/ARMSim-V2.1/index.html}{\nolinkurl{https://webhome.cs.uvic.ca/\~nigelh/ARMSim-V2.1/index.html}} \\ \hline
    16 & HDLBits & H. Wong & 0 & 4 & 1 & 1 & 0 & 0 & Hardware und Logik & 1 & 0 & 0 & 2 & 2016 & 2024 & \href{https://hdlbits.01xz.net/wiki/Main\_Page}{\nolinkurl{https://hdlbits.01xz.net/wiki/Main\_Page}} \\ \hline
    17 & ASMBits & H. Wong & 0 & 4 & 1 & 1 & 0 & 0 & Programmierung & 1 & 0 & 0 & 2 & 2016 & 2024 & \href{https://asmbits.01xz.net/wiki/Main\_Page}{\nolinkurl{https://asmbits.01xz.net/wiki/Main\_Page}} \\ \hline
    18 & Iverilog Simulator & H. Wong & 0 & 4 & 1 & 1 & 0 & 0 & Hardware und Logik & 1 & 0 & 0 & 2 & 2016 & 2024 & \href{https://hdlbits.01xz.net/wiki/Iverilog}{\nolinkurl{https://hdlbits.01xz.net/wiki/Iverilog}} \\ \hline
    19 & Ripes & Github & 0 & 4 & 1 & 1 & 0 & 0 & Prozessoren und Architekturen & 1 & 0 & 0 & 2 & 2018 & 2025 & \href{https://ripes.me/}{\nolinkurl{https://ripes.me/}} \\ \hline
    20 & DineroIV & J. Edler, M. D. Hill & 1 & 0 & 1 & 1 & 0 & 0 & Speicher und Performance & 1 & 0 & 0 & 2 & 1998 & 2023 & \href{https://pages.cs.wisc.edu/\~markhill/DineroIV/}{\nolinkurl{https://pages.cs.wisc.edu/\~markhill/DineroIV/}} \\ \hline
    21 & Pintos & B. Pfaff & 1 & 3 & 1 & 1 & 0 & 0 & Systeme und Anwendungen & 1 & 1 & 0 & 2 & 2004 & 2025 & \href{https://pkuflyingpig.gitbook.io/pintos}{\nolinkurl{https://pkuflyingpig.gitbook.io/pintos}} \\ \hline
    22 & Bochs & Bochs & 1 & 0,1,2 & 0 & 1,2 & 0 & 0 & Systeme und Anwendungen & 1 & 1 & 0 & 2 & 2011 & 2025 & \href{https://bochs.sourceforge.io/}{\nolinkurl{https://bochs.sourceforge.io/}} \\ \hline
    23 & NachOS & T. Anderson, W. A. Christopher, S. J. Procter & 1 & 3 & 1 & 1 & 0 & 0 & Systeme und Anwendungen & 1 & 1 & 0 & 2 & 1992 & 1996 & \href{https://homes.cs.washington.edu/\~tom/nachos/}{\nolinkurl{https://homes.cs.washington.edu/\~tom/nachos/}} \\ \hline
    24 & Multi2Sim & Universität Valencia, Northeastern University & 1 & 0,1,2 & 0 & 1,2 & 0 & 0 & GPU & 2 & 0 & 0 & 2 & 2011 & 2013 & \href{http://www.multi2sim.org/}{\nolinkurl{http://www.multi2sim.org/}} \\ \hline
    25 & Sniper & Github & 1 & 1,3 & 0 & 1,2 & 0 & 0 & Speicher und Performance & 2 & 1 & 0 & 1 & 2011 & 2024 & \href{https://snipersim.org/}{\nolinkurl{https://snipersim.org/}}\\ \hline
    26 & Little Man Computer (diverse Anbieter) & Stuart Madnick & 3 & 4 & 1 & 0,1 & 0 & 0 & Grundlagen und Theorien & 0 & 0 & 0 & 2 & 1965 & 2025 & Nur ein Bsp.: \href{https://peterhigginson.co.uk/lmc/}{\nolinkurl{https://peterhigginson.co.uk/lmc/}} \\ \hline
    27 & Tinkercad Circuits & Autodesk & 0 & 4 & 1 & 0 & 0 & 0 & Hardware und Logik & 0 & 0 & 0 & 2 & 2011 & 2025 & \href{https://www.tinkercad.com/circuits}{\nolinkurl{https://www.tinkercad.com/circuits}} \\ \hline
    28 & CircuitVerse & Github & 0 & 4 & 1 & 0,1 & 0 & 0 & Hardware und Logik & 1 & 0 & 0 & 2 & k.A. & 2025 & \href{https://circuitverse.org/}{\nolinkurl{https://circuitverse.org/}} \\ \hline
    29 & Visual6502 & B. Silverman, G. James, E. Spittles & 0 & 4 & 0 & 2 & 0 & 0 & Prozessoren und Architekturen & 1 & 0 & 0 & 0 & 2009 & 2010 & \href{http://www.visual6502.org/}{\nolinkurl{http://www.visual6502.org/}} \\ \hline
    30 & Sim8085 & Github & 0 & 4 & 1 & 1 & 0 & 0 & Prozessoren und Architekturen & 1 & 0 & 0 & 1 & 2018 & 2025 & \href{https://www.sim8085.com/}{\nolinkurl{https://www.sim8085.com/}} \\ \hline
    31 & DLX SImulator & Universität Salzburg & 0 & 4 & 1 & 1 & 0 & 0 & Prozessoren und Architekturen & 1 & 0 & 1 & 0 & k.A. & k.A. & \href{https://lv.cosy.sbg.ac.at/digitale/dlxwsim/}{\nolinkurl{https://lv.cosy.sbg.ac.at/digitale/dlxwsim/}} \\ \hline
    32 & EduMIPS64 & Github & 3 & 4 & 1 & 1 & 0 & 0 & Prozessoren und Architekturen & 1 & 0 & 0 & 1 & 2006 & 2025 & \href{https://edumips.org/}{\nolinkurl{https://edumips.org/}} \\ \hline
    33 & Venus & K. Vakil & 0 & 4 & 1 & 1 & 0 & 0 & Prozessoren und Architekturen & 1 & 0 & 0 & 1 & 2017 & 2017 & \href{https://github.com/kvakil/venus}{\nolinkurl{https://github.com/kvakil/venus}} \\ \hline
    34 & Verilator & Github & 1 & 0,1 & 0 & 2 & 0 & 0 & Hardware und Logik & 1 & 0 & 0 & 2 & 1998 & 2025 & \href{https://www.veripool.org/verilator/}{\nolinkurl{https://www.veripool.org/verilator/}} \\ \hline
    35 & RISC-V Web Simulator & W. J. Song & 0 & 4 & 1 & 1 & 0 & 0 & Prozessoren und Architekturen & 1 & 0 & 1 & 0 & k.A. & k.A. & \href{https://riscv.vercel.app/}{\nolinkurl{https://riscv.vercel.app/}} \\ \hline
    36 & Spike & Github & 1 & 4 & 0 & 1,2 & 0 & 0 & Prozessoren und Architekturen & 1 & 0 & 1 & 2 & 2019 & 2025 & \href{https://github.com/riscv-software-src/riscv-isa-sim}{\nolinkurl{https://github.com/riscv-software-src/riscv-isa-sim}} \\ \hline
    37 & BRISC-V & ASCSlab & 0 & 4 & 1 & 1 & 0 & 0 & Prozessoren und Architekturen & 1 & 0 & 0 & 1 & 2018 & 2021 & \href{https://ascslab.org/research/briscv/simulator/simulator.html}{\nolinkurl{https://ascslab.org/research/briscv/simulator/simulator.html}} \\ \hline
    38 & QtRVSim & Github & 3 & 4 & 1 & 1 & 0 & 0 & Prozessoren und Architekturen & 1 & 0 & 0 & 1 & 2022 & 2024 & \href{https://github.com/cvut/qtrvsim}{\nolinkurl{https://github.com/cvut/qtrvsim}} \\ \hline
    39 & CISC-simulator & Github & 1 & 4 & 1 & 1 & 0 & 0 & Prozessoren und Architekturen & 1 & 0 & 0 & 0 & 2018 & 2019 & \href{https://github.com/praveen1496/CISC-simulator}{\nolinkurl{https://github.com/praveen1496/CISC-simulator}} \\ \hline
    40 & CISC 6461 & N. Capurso, A. Smith, J. Klein, A. Remily, E. Reynoso & 1 & 4 & 1 & 1 & 0 & 0 & Prozessoren und Architekturen & 1 & 0 & 0 & 0 & 2014 & 2015 & \href{https://github.com/nickcapurso/CISC-Simulator-Group-Project-CSCI-6461}{\nolinkurl{https://github.com/nickcapurso/CISC-Simulator-Group-Project-CSCI-6461}} \\ \hline
    41 & Pipeline Simulator & Universität Michigan & 0 & 4 & 1 & 1 & 0 & 0 & Prozessoren und Architekturen & 1 & 0 & 1 & 0 & k.A. & k.A. & \href{https://vhosts.eecs.umich.edu/370simulators/pipeline/simulator.html}{\nolinkurl{https://vhosts.eecs.umich.edu/370simulators/pipeline/simulator.html}} \\ \hline
    42 & simpipe & Github & 1 & 4 & 1 & 1 & 0 & 0 & Prozessoren und Architekturen & 1 & 0 & 1 & 0 & 2020 & 2021 & \href{https://github.com/leondavi/simpipe}{\nolinkurl{https://github.com/leondavi/simpipe}} \\ \hline
    43 & Superscalar Processor Simulator & Github & 1 & 4 & 1 & 1 & 0 & 0 & Prozessoren und Architekturen & 1 & 0 & 1 & 0 & 2019 & 2019 & \href{https://github.com/SSutherlandDeeBristol/superscalar-processor-simulator/commits/master/?after=d69ab924e35355ac3583e646674409e48ae6f9f0+34}{\nolinkurl{https://github.com/SSutherlandDeeBristol/superscalar-processor-simulator/commits/master/?after=d69ab924e35355ac3583e646674409e48ae6f9f0+34}} \\ \hline
    44 & RISC-V Simulator & J. Jaros, M. Majer, J. Horky, J. Vavra & 0 & 4 & 0 & 1,2 & 0 & 0 & Prozessoren und Architekturen & 1 & 0 & 0 & 0 & 2024 & 2024 & \href{https://sc-nas.fit.vutbr.cz:11443/}{\nolinkurl{https://sc-nas.fit.vutbr.cz:11443/}} \\ \hline
    45 & Superscalar-CPU-Simulator & Github & 1 & 4 & 1 & 1 & 0 & 0 & Prozessoren und Architekturen & 1 & 0 & 1 & 0 & 2018 & 2019 & \href{https://github.com/Charana123/Superscalar-CPU-Simulator/commits/master/}{\nolinkurl{https://github.com/Charana123/Superscalar-CPU-Simulator/commits/master/}} \\ \hline
    46 & SESC & IACOMA-Gruppe & 1 & 0 & 0 & 1,2 & 0 & 0 & Prozessoren und Architekturen & 1 & 0 & 0 & 2 & 2005 & 2005 & \href{https://sesc.sourceforge.net/}{\nolinkurl{https://sesc.sourceforge.net/}} \\ \hline
    47 & Logigator & Logigator GmbH & 0 & 4 & 1 & 0 & 1 & 0 & Hardware und Logik & 0 & 0 & 0 & 2 & k.A. & k.A. & \href{https://logigator.com/de}{\nolinkurl{https://logigator.com/de}} \\ \hline
    48 & Digital Logic Sim & S. Lague & 1 & 0,1,2 & 1 & 0 & 0 & 0 & Hardware und Logik & 0 & 0 & 0 & 1 & 2020 & 2025 & \href{https://digital-logic-sim.de.softonic.com/\#google\_vignette}{\nolinkurl{https://digital-logic-sim.de.softonic.com/\#google\_vignette}} \\ \hline
    49 & Digital & H. Neemann & 1 & 0,1,2 & 1 & 1 & 0 & 0 & Hardware und Logik & 1 & 0 & 0 & 1 & 2020 & 2025 & \href{https://github.com/hneemann/Digital}{\nolinkurl{https://github.com/hneemann/Digital}} \\ \hline
    50 & EDA Playground & Duolos & 0 & 4 & 1 & 1 & 0 & 0 & Hardware und Logik & 1 & 0 & 0 & 1 & 2013 & 2025 & \href{https://www.edaplayground.com/}{\nolinkurl{https://www.edaplayground.com/}} \\ \hline
    51 & IEEE-754 Floating Point Converter & T. H. Schmidt & 0 & 4 & 0 & 1 & 0 & 0 & Grundlagen und Theorien & 0 & 0 & 0 & 0 & k.A. & k.A. & \href{https://www.h-schmidt.net/FloatConverter/IEEE754.html}{\nolinkurl{https://www.h-schmidt.net/FloatConverter/IEEE754.html}} \\ \hline
    52 & BinaryConvert & k.A.en & 0 & 4 & 0 & 1 & 0 & 0 & Grundlagen und Theorien & 0 & 0 & 0 & 0 & k.A. & k.A. & \href{https://www.binaryconvert.com/}{\nolinkurl{https://www.binaryconvert.com/}} \\ \hline
    53 & GPGPU-Sim & T. Aamodt & 1 & 0 & 0 & 1,2 & 0 & 0 & GPU & 1 & 1 & 0 & 2 & 2007 & 2025 & \href{https://github.com/gpgpu-sim/gpgpu-sim\_distribution}{\nolinkurl{https://github.com/gpgpu-sim/gpgpu-sim\_distribution}} \\ \hline
    54 & ESESC & K. Ardestani, R. Renau & 1 & 0 & 0 & 1,2 & 0 & 0 & Grundlagen und Theorien & 2 & 1 & 0 & 2 & 2013 & 2021 & \href{http://masc.soe.ucsc.edu/esesc/}{\nolinkurl{http://masc.soe.ucsc.edu/esesc/}} \\ \hline
    55 & CACTI & The Cacti Group & 1 & 0,1,2 & 0 & 1,2 & 0 & 0 & Monitoring & 1 & 0 & 0 & 2 & 2017 & 2025 & \href{https://www.cacti.net}{\nolinkurl{https://www.cacti.net}} \\ \hline
    56 & HotSpot & University of Virginia & 1 & 4 & 0 & 1,2 & 0 & 0 & Speicher und Performance & 1 & 0 & 0 & 2 & 2021 & 2022 & \href{https://github.com/uvahotspot/HotSpot}{\nolinkurl{https://github.com/uvahotspot/HotSpot}} \\ \hline
    57 & SimScale & SimScale GmH & 0 & 4 & 0 & 1,2 & 1 & 0 & Speicher und Performance & 1 & 0 & 0 & 2 & 2013 & 2025 & \href{https://www.simscale.com/}{\nolinkurl{https://www.simscale.com/}} \\ \hline     
\end{longtable}
\end{landscape}/
