TimeQuest Timing Analyzer report for main
Sun Nov 21 15:58:09 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'RClk_virt'
 13. Slow Model Setup: 'RClk'
 14. Slow Model Hold: 'RClk'
 15. Slow Model Hold: 'RClk_virt'
 16. Slow Model Recovery: 'RClk'
 17. Slow Model Removal: 'RClk'
 18. Slow Model Minimum Pulse Width: 'RClk'
 19. Slow Model Minimum Pulse Width: 'CPU_CLK'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Fast Model Setup Summary
 27. Fast Model Hold Summary
 28. Fast Model Recovery Summary
 29. Fast Model Removal Summary
 30. Fast Model Minimum Pulse Width Summary
 31. Fast Model Setup: 'RClk_virt'
 32. Fast Model Setup: 'RClk'
 33. Fast Model Hold: 'RClk'
 34. Fast Model Hold: 'RClk_virt'
 35. Fast Model Recovery: 'RClk'
 36. Fast Model Removal: 'RClk'
 37. Fast Model Minimum Pulse Width: 'RClk'
 38. Fast Model Minimum Pulse Width: 'CPU_CLK'
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Propagation Delay
 44. Minimum Propagation Delay
 45. Multicorner Timing Analysis Summary
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Progagation Delay
 51. Minimum Progagation Delay
 52. Setup Transfers
 53. Hold Transfers
 54. Recovery Transfers
 55. Removal Transfers
 56. Report TCCS
 57. Report RSKM
 58. Unconstrained Paths
 59. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; main                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; ZARC.sdc      ; OK     ; Sun Nov 21 15:58:08 2021 ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                    ;
+--------------+---------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name   ; Type    ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+--------------+---------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; CPU_CLK      ; Base    ; 125.000 ; 8.0 MHz   ; 0.000 ; 62.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CPU_CLK } ;
; CPU_CLK_virt ; Virtual ; 125.000 ; 8.0 MHz   ; 0.000 ; 62.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { }         ;
; RClk         ; Base    ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RClk }    ;
; RClk_virt    ; Virtual ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { }         ;
+--------------+---------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                   ;
+-----------+-----------------+------------+------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                           ;
+-----------+-----------------+------------+------------------------------------------------+
; 52.99 MHz ; 50.01 MHz       ; RClk_virt  ; limit due to minimum period restriction (tmin) ;
; 78.44 MHz ; 78.44 MHz       ; RClk       ;                                                ;
+-----------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; RClk_virt ; 1.130 ; 0.000         ;
; RClk      ; 2.005 ; 0.000         ;
+-----------+-------+---------------+


+-----------------------------------+
; Slow Model Hold Summary           ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; RClk      ; 0.499 ; 0.000         ;
; RClk_virt ; 6.329 ; 0.000         ;
+-----------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; RClk  ; 14.870 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; RClk  ; 4.288 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+---------+--------------------+
; Clock   ; Slack   ; End Point TNS      ;
+---------+---------+--------------------+
; RClk    ; 6.933   ; 0.000              ;
; CPU_CLK ; 122.059 ; 0.000              ;
+---------+---------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'RClk_virt'                                                                                                        ;
+--------+----------------------------------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------+--------------+-------------+--------------+------------+------------+
; 1.130  ; RDn                                    ; MMAP_ENn     ; RClk_virt    ; RClk_virt   ; 20.000       ; 0.000      ; 8.870      ;
; 1.485  ; M1n                                    ; MMAP_ENn     ; RClk_virt    ; RClk_virt   ; 20.000       ; 0.000      ; 8.515      ;
; 3.601  ; IntControl:inst_IntControl|Int         ; INT          ; RClk         ; RClk_virt   ; 20.000       ; -2.549     ; 3.850      ;
; 3.611  ; NMI_Control:inst_NMI_Control|nmi_out   ; NMI          ; RClk         ; RClk_virt   ; 20.000       ; -2.549     ; 3.840      ;
; 3.622  ; IOWAITn~reg0                           ; IOWAITn      ; RClk         ; RClk_virt   ; 20.000       ; -2.528     ; 3.850      ;
; 3.635  ; D[0]~en                                ; D[0]         ; RClk         ; RClk_virt   ; 20.000       ; -2.702     ; 3.663      ;
; 3.635  ; D[1]~en                                ; D[1]         ; RClk         ; RClk_virt   ; 20.000       ; -2.702     ; 3.663      ;
; 3.635  ; D[2]~en                                ; D[2]         ; RClk         ; RClk_virt   ; 20.000       ; -2.702     ; 3.663      ;
; 3.635  ; D[3]~en                                ; D[3]         ; RClk         ; RClk_virt   ; 20.000       ; -2.702     ; 3.663      ;
; 3.635  ; D[5]~en                                ; D[5]         ; RClk         ; RClk_virt   ; 20.000       ; -2.702     ; 3.663      ;
; 3.636  ; D[4]~en                                ; D[4]         ; RClk         ; RClk_virt   ; 20.000       ; -2.701     ; 3.663      ;
; 3.646  ; D[7]~en                                ; D[7]         ; RClk         ; RClk_virt   ; 20.000       ; -2.701     ; 3.653      ;
; 3.648  ; D[6]~en                                ; D[6]         ; RClk         ; RClk_virt   ; 20.000       ; -2.699     ; 3.653      ;
; 3.658  ; D[0]~reg0                              ; D[0]         ; RClk         ; RClk_virt   ; 20.000       ; -2.709     ; 3.633      ;
; 3.658  ; D[1]~reg0                              ; D[1]         ; RClk         ; RClk_virt   ; 20.000       ; -2.709     ; 3.633      ;
; 3.658  ; D[2]~reg0                              ; D[2]         ; RClk         ; RClk_virt   ; 20.000       ; -2.709     ; 3.633      ;
; 3.658  ; D[3]~reg0                              ; D[3]         ; RClk         ; RClk_virt   ; 20.000       ; -2.709     ; 3.633      ;
; 3.658  ; D[5]~reg0                              ; D[5]         ; RClk         ; RClk_virt   ; 20.000       ; -2.709     ; 3.633      ;
; 3.659  ; D[4]~reg0                              ; D[4]         ; RClk         ; RClk_virt   ; 20.000       ; -2.708     ; 3.633      ;
; 3.669  ; D[7]~reg0                              ; D[7]         ; RClk         ; RClk_virt   ; 20.000       ; -2.708     ; 3.623      ;
; 3.671  ; D[6]~reg0                              ; D[6]         ; RClk         ; RClk_virt   ; 20.000       ; -2.706     ; 3.623      ;
; 9.236  ; FIFOs:inst_FIFOs|contents[1][4]        ; CRTSn        ; RClk         ; RClk_virt   ; 20.000       ; -2.717     ; 8.047      ;
; 9.359  ; FIFOs:inst_FIFOs|contents[1][5]        ; CRTSn        ; RClk         ; RClk_virt   ; 20.000       ; -2.717     ; 7.924      ;
; 9.540  ; FIFOs:inst_FIFOs|contents[3][4]        ; ARTSn        ; RClk         ; RClk_virt   ; 20.000       ; -2.744     ; 7.716      ;
; 9.628  ; FIFOs:inst_FIFOs|contents[3][5]        ; ARTSn        ; RClk         ; RClk_virt   ; 20.000       ; -2.744     ; 7.628      ;
; 9.671  ; ctrl_mmap_en                           ; MMAP_ENn     ; RClk         ; RClk_virt   ; 20.000       ; -2.736     ; 7.593      ;
; 10.384 ; AsyncSer_Tx:inst_Con_Tx|TxD            ; CTxDn        ; RClk         ; RClk_virt   ; 20.000       ; -2.744     ; 6.872      ;
; 11.104 ; AsyncSer_Tx:inst_Aux_Tx|TxD            ; ATxDn        ; RClk         ; RClk_virt   ; 20.000       ; -2.724     ; 6.172      ;
; 11.380 ; SPI_Master:inst_SPI_Master|SPI_MOSI    ; SPI_MOSI     ; RClk         ; RClk_virt   ; 20.000       ; -2.743     ; 5.877      ;
; 11.400 ; spi_mc_ss                              ; SPI_CSn      ; RClk         ; RClk_virt   ; 20.000       ; -2.724     ; 5.876      ;
; 11.409 ; PNL_DAT_RDn~reg0                       ; PNL_DAT_RDn  ; RClk         ; RClk_virt   ; 20.000       ; -2.738     ; 5.853      ;
; 11.459 ; MMAP_IO_SELn~reg0                      ; MMAP_IO_SELn ; RClk         ; RClk_virt   ; 20.000       ; -2.738     ; 5.803      ;
; 11.461 ; I2C_Master:inst_I2C_Master|I2C_SCL~en  ; RTC_SCL      ; RClk         ; RClk_virt   ; 20.000       ; -2.748     ; 5.791      ;
; 11.465 ; OutExpander:inst_OutExpander|OX_RCLK   ; OX_RCLK      ; RClk         ; RClk_virt   ; 20.000       ; -2.731     ; 5.804      ;
; 11.485 ; OutExpander:inst_OutExpander|OX_DATA   ; OX_DATA      ; RClk         ; RClk_virt   ; 20.000       ; -2.731     ; 5.784      ;
; 11.512 ; OutExpander:inst_OutExpander|OX_SRCLK  ; OX_SRCLK     ; RClk         ; RClk_virt   ; 20.000       ; -2.731     ; 5.757      ;
; 11.632 ; NMI_Control:inst_NMI_Control|svc_state ; MMAP_ENn     ; RClk         ; RClk_virt   ; 20.000       ; -2.736     ; 5.632      ;
; 11.818 ; I2C_Master:inst_I2C_Master|I2C_SDA~en  ; RTC_SDA      ; RClk         ; RClk_virt   ; 20.000       ; -2.748     ; 5.434      ;
; 11.836 ; SPI_Master:inst_SPI_Master|SPI_SCLK    ; SPI_SCLK     ; RClk         ; RClk_virt   ; 20.000       ; -2.743     ; 5.421      ;
; 12.139 ; LED_D2n~reg0                           ; LED_D2n      ; RClk         ; RClk_virt   ; 20.000       ; -2.721     ; 5.140      ;
; 12.175 ; LED_D4n~reg0                           ; LED_D4n      ; RClk         ; RClk_virt   ; 20.000       ; -2.721     ; 5.104      ;
; 12.180 ; LED_D5n~reg0                           ; LED_D5n      ; RClk         ; RClk_virt   ; 20.000       ; -2.721     ; 5.099      ;
+--------+----------------------------------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'RClk'                                                                                                                                                                    ;
+-------+------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.005 ; WRn                                            ; IntControl:inst_IntControl|Int                               ; RClk_virt    ; RClk        ; 20.000       ; 2.549      ; 10.443     ;
; 3.886 ; D[4]                                           ; tick_int_sw_clr                                              ; RClk_virt    ; RClk        ; 20.000       ; 2.737      ; 8.891      ;
; 3.950 ; D[0]                                           ; d_s[0]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 2.746      ; 8.836      ;
; 4.302 ; IORQn                                          ; iorq_s                                                       ; RClk_virt    ; RClk        ; 20.000       ; 2.733      ; 8.471      ;
; 4.388 ; D[4]                                           ; d_s[4]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 2.744      ; 8.396      ;
; 4.572 ; SUPER                                          ; super_s                                                      ; RClk_virt    ; RClk        ; 20.000       ; 2.719      ; 8.187      ;
; 4.573 ; WRn                                            ; IntControl:inst_IntControl|Int~_Duplicate_1                  ; RClk_virt    ; RClk        ; 20.000       ; 2.737      ; 8.204      ;
; 4.581 ; A[6]                                           ; a_s[6]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 2.745      ; 8.204      ;
; 4.608 ; CRxDn                                          ; AsyncSer_Rx:inst_Con_Rx|Sync2FF:inst_Sync|meta_reg[0]        ; RClk_virt    ; RClk        ; 20.000       ; 2.726      ; 8.158      ;
; 4.657 ; CCTSn                                          ; ccts_s                                                       ; RClk_virt    ; RClk        ; 20.000       ; 2.723      ; 8.106      ;
; 4.673 ; ACTSn                                          ; acts_s                                                       ; RClk_virt    ; RClk        ; 20.000       ; 2.726      ; 8.093      ;
; 4.686 ; PROT                                           ; prot_s                                                       ; RClk_virt    ; RClk        ; 20.000       ; 2.731      ; 8.085      ;
; 4.777 ; A[0]                                           ; a_s[0]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 2.738      ; 8.001      ;
; 4.796 ; NMI_SWITCHn                                    ; NMI_Control:inst_NMI_Control|nmi_switch_s                    ; RClk_virt    ; RClk        ; 20.000       ; 2.736      ; 7.980      ;
; 4.920 ; SPI_MISO                                       ; SPI_Master:inst_SPI_Master|Sync2FF:inst_Sync_sda|meta_reg[0] ; RClk_virt    ; RClk        ; 20.000       ; 2.743      ; 7.863      ;
; 4.959 ; D[3]                                           ; d_s[3]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 2.748      ; 7.829      ;
; 4.985 ; A[4]                                           ; a_s[4]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 2.745      ; 7.800      ;
; 4.994 ; ARxDn                                          ; AsyncSer_Rx:inst_Aux_Rx|Sync2FF:inst_Sync|meta_reg[0]        ; RClk_virt    ; RClk        ; 20.000       ; 2.726      ; 7.772      ;
; 4.996 ; A[7]                                           ; a_s[7]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 2.745      ; 7.789      ;
; 5.060 ; RTC_SCL                                        ; I2C_Master:inst_I2C_Master|Sync2FF:inst_Sync_scl|meta_reg[0] ; RClk_virt    ; RClk        ; 20.000       ; 2.746      ; 7.726      ;
; 5.153 ; RESET                                          ; Sync2FF:inst_Synch_Rst|meta_reg[0]                           ; RClk_virt    ; RClk        ; 20.000       ; 2.738      ; 7.625      ;
; 5.201 ; MREQn                                          ; mreq_s                                                       ; RClk_virt    ; RClk        ; 20.000       ; 2.737      ; 7.576      ;
; 5.252 ; A[2]                                           ; a_s[2]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 2.745      ; 7.533      ;
; 5.258 ; A[5]                                           ; a_s[5]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 2.745      ; 7.527      ;
; 5.259 ; A[1]                                           ; a_s[1]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 2.745      ; 7.526      ;
; 5.279 ; D[5]                                           ; d_s[5]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 2.744      ; 7.505      ;
; 5.282 ; D[1]                                           ; d_s[1]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 2.744      ; 7.502      ;
; 5.283 ; D[2]                                           ; d_s[2]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 2.744      ; 7.501      ;
; 5.291 ; D[6]                                           ; d_s[6]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 2.744      ; 7.493      ;
; 5.482 ; WRn                                            ; wr_s                                                         ; RClk_virt    ; RClk        ; 20.000       ; 2.737      ; 7.295      ;
; 5.632 ; A[3]                                           ; a_s[3]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 2.745      ; 7.153      ;
; 5.638 ; D[7]                                           ; d_s[7]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 2.744      ; 7.146      ;
; 5.792 ; RTC_SDA                                        ; I2C_Master:inst_I2C_Master|Sync2FF:inst_Sync_sda|meta_reg[0] ; RClk_virt    ; RClk        ; 20.000       ; 2.746      ; 6.994      ;
; 5.823 ; RDn                                            ; rd_s                                                         ; RClk_virt    ; RClk        ; 20.000       ; 2.736      ; 6.953      ;
; 6.336 ; M1n                                            ; m1_s                                                         ; RClk_virt    ; RClk        ; 20.000       ; 2.736      ; 6.440      ;
; 7.252 ; a_s[1]                                         ; io_state.ST_IOWW1                                            ; RClk         ; RClk        ; 20.000       ; -0.006     ; 12.782     ;
; 7.253 ; a_s[1]                                         ; io_state.ST_IOWR                                             ; RClk         ; RClk        ; 20.000       ; -0.006     ; 12.781     ;
; 7.286 ; a_s[0]                                         ; io_state.ST_IOWW1                                            ; RClk         ; RClk        ; 20.000       ; 0.001      ; 12.755     ;
; 7.287 ; a_s[0]                                         ; io_state.ST_IOWR                                             ; RClk         ; RClk        ; 20.000       ; 0.001      ; 12.754     ;
; 7.733 ; a_s[0]                                         ; D[1]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.029     ; 12.135     ;
; 7.799 ; a_s[1]                                         ; D[6]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.039     ; 12.059     ;
; 7.894 ; FIFOs:inst_FIFOs|contents[3][4]                ; D[3]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.035     ; 11.968     ;
; 7.907 ; a_s[0]                                         ; D[3]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.029     ; 11.961     ;
; 7.926 ; a_s[4]                                         ; io_state.ST_IOWW1                                            ; RClk         ; RClk        ; 20.000       ; -0.006     ; 12.108     ;
; 7.927 ; a_s[4]                                         ; io_state.ST_IOWR                                             ; RClk         ; RClk        ; 20.000       ; -0.006     ; 12.107     ;
; 7.941 ; FIFOs:inst_FIFOs|contents[3][1]                ; D[3]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.035     ; 11.921     ;
; 7.947 ; a_s[0]                                         ; D[2]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.029     ; 11.921     ;
; 7.991 ; a_s[7]                                         ; io_state.ST_IOWW1                                            ; RClk         ; RClk        ; 20.000       ; -0.006     ; 12.043     ;
; 7.992 ; a_s[7]                                         ; io_state.ST_IOWR                                             ; RClk         ; RClk        ; 20.000       ; -0.006     ; 12.042     ;
; 8.004 ; a_s[5]                                         ; io_state.ST_IOWW1                                            ; RClk         ; RClk        ; 20.000       ; -0.006     ; 12.030     ;
; 8.005 ; a_s[5]                                         ; io_state.ST_IOWR                                             ; RClk         ; RClk        ; 20.000       ; -0.006     ; 12.029     ;
; 8.086 ; FIFOs:inst_FIFOs|contents[3][2]                ; D[3]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.035     ; 11.776     ;
; 8.216 ; a_s[3]                                         ; io_state.ST_IOWW1                                            ; RClk         ; RClk        ; 20.000       ; -0.006     ; 11.818     ;
; 8.217 ; a_s[3]                                         ; io_state.ST_IOWR                                             ; RClk         ; RClk        ; 20.000       ; -0.006     ; 11.817     ;
; 8.275 ; FIFOs:inst_FIFOs|contents[3][0]                ; D[3]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.035     ; 11.587     ;
; 8.287 ; a_s[6]                                         ; io_state.ST_IOWW1                                            ; RClk         ; RClk        ; 20.000       ; -0.006     ; 11.747     ;
; 8.288 ; a_s[6]                                         ; io_state.ST_IOWR                                             ; RClk         ; RClk        ; 20.000       ; -0.006     ; 11.746     ;
; 8.297 ; io_state.ST_IOWRWT                             ; io_state.ST_IORD                                             ; RClk         ; RClk        ; 20.000       ; 0.000      ; 11.743     ;
; 8.350 ; a_s[2]                                         ; io_state.ST_IOWW1                                            ; RClk         ; RClk        ; 20.000       ; -0.006     ; 11.684     ;
; 8.351 ; a_s[2]                                         ; io_state.ST_IOWR                                             ; RClk         ; RClk        ; 20.000       ; -0.006     ; 11.683     ;
; 8.395 ; a_s[0]                                         ; D[6]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.032     ; 11.470     ;
; 8.417 ; a_s[1]                                         ; D[1]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.036     ; 11.444     ;
; 8.420 ; FIFOs:inst_FIFOs|contents[0][1]                ; FIFOs:inst_FIFOs|state.ST_IDLE                               ; RClk         ; RClk        ; 20.000       ; -0.014     ; 11.606     ;
; 8.421 ; FIFOs:inst_FIFOs|contents[0][1]                ; FIFOs:inst_FIFOs|state.ST_WRITE                              ; RClk         ; RClk        ; 20.000       ; -0.014     ; 11.605     ;
; 8.425 ; FIFOs:inst_FIFOs|contents[0][0]                ; FIFOs:inst_FIFOs|state.ST_IDLE                               ; RClk         ; RClk        ; 20.000       ; -0.014     ; 11.601     ;
; 8.426 ; FIFOs:inst_FIFOs|contents[0][0]                ; FIFOs:inst_FIFOs|state.ST_WRITE                              ; RClk         ; RClk        ; 20.000       ; -0.014     ; 11.600     ;
; 8.432 ; FIFOs:inst_FIFOs|contents[2][5]                ; D[2]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.017     ; 11.448     ;
; 8.519 ; FIFOs:inst_FIFOs|contents[3][4]                ; D[2]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.035     ; 11.343     ;
; 8.544 ; mmap_shadow~17                                 ; D[6]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.046     ; 11.307     ;
; 8.564 ; FIFOs:inst_FIFOs|contents[2][4]                ; D[2]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.017     ; 11.316     ;
; 8.566 ; FIFOs:inst_FIFOs|contents[3][1]                ; D[2]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.035     ; 11.296     ;
; 8.590 ; a_s[1]                                         ; D[3]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.036     ; 11.271     ;
; 8.601 ; FIFOs:inst_FIFOs|contents[0][4]                ; FIFOs:inst_FIFOs|state.ST_IDLE                               ; RClk         ; RClk        ; 20.000       ; -0.014     ; 11.425     ;
; 8.602 ; FIFOs:inst_FIFOs|contents[0][4]                ; FIFOs:inst_FIFOs|state.ST_WRITE                              ; RClk         ; RClk        ; 20.000       ; -0.014     ; 11.424     ;
; 8.609 ; FIFOs:inst_FIFOs|contents[1][4]                ; D[2]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.008     ; 11.280     ;
; 8.625 ; a_s[1]                                         ; io_state.ST_IORD                                             ; RClk         ; RClk        ; 20.000       ; 0.000      ; 11.415     ;
; 8.631 ; a_s[1]                                         ; D[2]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.036     ; 11.230     ;
; 8.640 ; io_state.ST_IOWR_AUX                           ; io_state.ST_IORD                                             ; RClk         ; RClk        ; 20.000       ; 0.000      ; 11.400     ;
; 8.659 ; a_s[0]                                         ; io_state.ST_IORD                                             ; RClk         ; RClk        ; 20.000       ; 0.007      ; 11.388     ;
; 8.669 ; a_s[1]                                         ; io_state.ST_DONE                                             ; RClk         ; RClk        ; 20.000       ; -0.006     ; 11.365     ;
; 8.703 ; a_s[0]                                         ; io_state.ST_DONE                                             ; RClk         ; RClk        ; 20.000       ; 0.001      ; 11.338     ;
; 8.711 ; FIFOs:inst_FIFOs|contents[3][2]                ; D[2]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.035     ; 11.151     ;
; 8.783 ; FIFOs:inst_FIFOs|contents[0][2]                ; FIFOs:inst_FIFOs|state.ST_IDLE                               ; RClk         ; RClk        ; 20.000       ; -0.014     ; 11.243     ;
; 8.784 ; FIFOs:inst_FIFOs|contents[0][2]                ; FIFOs:inst_FIFOs|state.ST_WRITE                              ; RClk         ; RClk        ; 20.000       ; -0.014     ; 11.242     ;
; 8.794 ; a_s[3]                                         ; D[5]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.036     ; 11.067     ;
; 8.794 ; a_s[3]                                         ; D[3]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.036     ; 11.067     ;
; 8.794 ; a_s[3]                                         ; D[2]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.036     ; 11.067     ;
; 8.798 ; a_s[3]                                         ; D[0]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.036     ; 11.063     ;
; 8.798 ; a_s[3]                                         ; D[1]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.036     ; 11.063     ;
; 8.854 ; FIFOs:inst_FIFOs|contents[1][4]                ; D[1]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.008     ; 11.035     ;
; 8.857 ; FIFOs:inst_FIFOs|contents[3][5]                ; D[3]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.035     ; 11.005     ;
; 8.868 ; FIFOs:inst_FIFOs|contents[1][2]                ; D[2]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.008     ; 11.021     ;
; 8.900 ; FIFOs:inst_FIFOs|contents[3][0]                ; D[2]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.035     ; 10.962     ;
; 8.907 ; a_s[3]                                         ; io_state.ST_IORD                                             ; RClk         ; RClk        ; 20.000       ; 0.000      ; 11.133     ;
; 8.955 ; FIFOs:inst_FIFOs|contents[0][1]                ; FIFOs:inst_FIFOs|state.ST_READ                               ; RClk         ; RClk        ; 20.000       ; -0.014     ; 11.071     ;
; 8.960 ; FIFOs:inst_FIFOs|contents[0][0]                ; FIFOs:inst_FIFOs|state.ST_READ                               ; RClk         ; RClk        ; 20.000       ; -0.014     ; 11.066     ;
; 8.964 ; a_s[1]                                         ; io_state.ST_IOWW2                                            ; RClk         ; RClk        ; 20.000       ; -0.002     ; 11.074     ;
; 8.965 ; a_s[0]                                         ; io_state.ST_IOWW2                                            ; RClk         ; RClk        ; 20.000       ; 0.005      ; 11.080     ;
; 8.983 ; NMI_Control:inst_NMI_Control|bus_state.BST_MRD ; NMI_Control:inst_NMI_Control|bus_state.BST_M1                ; RClk         ; RClk        ; 20.000       ; 0.000      ; 11.057     ;
; 8.988 ; FIFOs:inst_FIFOs|contents[0][1]                ; FIFOs:inst_FIFOs|op_fifo[0]                                  ; RClk         ; RClk        ; 20.000       ; 0.006      ; 11.058     ;
+-------+------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'RClk'                                                                                                                                                                         ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; AsyncSer_Tx:inst_Aux_Tx|br_div[0]                       ; AsyncSer_Tx:inst_Aux_Tx|br_div[0]                       ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Tx:inst_Aux_Tx|br_div[1]                       ; AsyncSer_Tx:inst_Aux_Tx|br_div[1]                       ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Tx:inst_Aux_Tx|br_div[2]                       ; AsyncSer_Tx:inst_Aux_Tx|br_div[2]                       ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; io_state.ST_IORD                                        ; io_state.ST_IORD                                        ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; io_state.ST_IDLE                                        ; io_state.ST_IDLE                                        ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFOs:inst_FIFOs|RdAck[3]                               ; FIFOs:inst_FIFOs|RdAck[3]                               ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFOs:inst_FIFOs|WrAck[2]                               ; FIFOs:inst_FIFOs|WrAck[2]                               ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFOs:inst_FIFOs|WrAck[0]                               ; FIFOs:inst_FIFOs|WrAck[0]                               ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; crc_strb                                                ; crc_strb                                                ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; CRC16_XModem:inst_CRC16_XModem|state.ST_DATA            ; CRC16_XModem:inst_CRC16_XModem|state.ST_DATA            ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; CRC16_XModem:inst_CRC16_XModem|bit_count[0]             ; CRC16_XModem:inst_CRC16_XModem|bit_count[0]             ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; CRC16_XModem:inst_CRC16_XModem|bit_count[2]             ; CRC16_XModem:inst_CRC16_XModem|bit_count[2]             ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; CRC16_XModem:inst_CRC16_XModem|bit_count[1]             ; CRC16_XModem:inst_CRC16_XModem|bit_count[1]             ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; CRC16_XModem:inst_CRC16_XModem|state.ST_DONE            ; CRC16_XModem:inst_CRC16_XModem|state.ST_DONE            ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; crc_set_high                                            ; crc_set_high                                            ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; crc_set_low                                             ; crc_set_low                                             ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFOs:inst_FIFOs|RdAck[1]                               ; FIFOs:inst_FIFOs|RdAck[1]                               ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; io_state.ST_DONE                                        ; io_state.ST_DONE                                        ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Master:inst_SPI_Master|state.ST_TX                  ; SPI_Master:inst_SPI_Master|state.ST_TX                  ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Master:inst_SPI_Master|state.ST_IDLE                ; SPI_Master:inst_SPI_Master|state.ST_IDLE                ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NMI_Control:inst_NMI_Control|bus_state.BST_MWR          ; NMI_Control:inst_NMI_Control|bus_state.BST_MWR          ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NMI_Control:inst_NMI_Control|cyc_timer[1]               ; NMI_Control:inst_NMI_Control|cyc_timer[1]               ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NMI_Control:inst_NMI_Control|cyc_timer[0]               ; NMI_Control:inst_NMI_Control|cyc_timer[0]               ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NMI_Control:inst_NMI_Control|nmi_prot_viol              ; NMI_Control:inst_NMI_Control|nmi_prot_viol              ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NMI_Control:inst_NMI_Control|nmi_reasons[1]             ; NMI_Control:inst_NMI_Control|nmi_reasons[1]             ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; mmap_arm                                                ; mmap_arm                                                ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NMI_Control:inst_NMI_Control|mapa_state.MST_ARM         ; NMI_Control:inst_NMI_Control|mapa_state.MST_ARM         ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NMI_Control:inst_NMI_Control|mmap_arm_counter[0]        ; NMI_Control:inst_NMI_Control|mmap_arm_counter[0]        ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NMI_Control:inst_NMI_Control|mmap_arm_counter[1]        ; NMI_Control:inst_NMI_Control|mmap_arm_counter[1]        ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NMI_Control:inst_NMI_Control|mmap_arm_counter[2]        ; NMI_Control:inst_NMI_Control|mmap_arm_counter[2]        ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NMI_Control:inst_NMI_Control|mmap_arm_counter[3]        ; NMI_Control:inst_NMI_Control|mmap_arm_counter[3]        ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NMI_Control:inst_NMI_Control|mapa_state.MST_END         ; NMI_Control:inst_NMI_Control|mapa_state.MST_END         ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NMI_Control:inst_NMI_Control|mapa_state.MST_IDLE        ; NMI_Control:inst_NMI_Control|mapa_state.MST_IDLE        ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Timing:inst_Timing|count_1us[1]                         ; Timing:inst_Timing|count_1us[1]                         ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Timing:inst_Timing|Strb_I2C                             ; Timing:inst_Timing|Strb_I2C                             ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NMI_Control:inst_NMI_Control|nmi_reasons[2]             ; NMI_Control:inst_NMI_Control|nmi_reasons[2]             ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; CRC16_XModem:inst_CRC16_XModem|data_reg[0]              ; CRC16_XModem:inst_CRC16_XModem|data_reg[0]              ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; i2c_tx_ackn                                             ; i2c_tx_ackn                                             ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2C_Master:inst_I2C_Master|bit_count[0]                 ; I2C_Master:inst_I2C_Master|bit_count[0]                 ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2C_Master:inst_I2C_Master|bit_count[1]                 ; I2C_Master:inst_I2C_Master|bit_count[1]                 ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2C_Master:inst_I2C_Master|bit_count[2]                 ; I2C_Master:inst_I2C_Master|bit_count[2]                 ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2C_Master:inst_I2C_Master|bit_count[3]                 ; I2C_Master:inst_I2C_Master|bit_count[3]                 ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2C_Master:inst_I2C_Master|state.ST_STOP2               ; I2C_Master:inst_I2C_Master|state.ST_STOP2               ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2C_Master:inst_I2C_Master|state.ST_START               ; I2C_Master:inst_I2C_Master|state.ST_START               ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2C_Master:inst_I2C_Master|state.ST_START3              ; I2C_Master:inst_I2C_Master|state.ST_START3              ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2C_Master:inst_I2C_Master|state.ST_STOP                ; I2C_Master:inst_I2C_Master|state.ST_STOP                ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2C_Master:inst_I2C_Master|I2C_SDA~en                   ; I2C_Master:inst_I2C_Master|I2C_SDA~en                   ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2C_Master:inst_I2C_Master|state.ST_TX                  ; I2C_Master:inst_I2C_Master|state.ST_TX                  ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2C_Master:inst_I2C_Master|state.ST_IDLE                ; I2C_Master:inst_I2C_Master|state.ST_IDLE                ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2C_Master:inst_I2C_Master|state.ST_TXDN                ; I2C_Master:inst_I2C_Master|state.ST_TXDN                ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2C_Master:inst_I2C_Master|I2C_SCL~en                   ; I2C_Master:inst_I2C_Master|I2C_SCL~en                   ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2C_Master:inst_I2C_Master|state.ST_DATA3               ; I2C_Master:inst_I2C_Master|state.ST_DATA3               ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NMI_Control:inst_NMI_Control|nmi_reasons[3]             ; NMI_Control:inst_NMI_Control|nmi_reasons[3]             ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|avg[2]     ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|avg[2]     ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|avg[1]     ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|avg[1]     ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|avg[0]     ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|avg[0]     ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|output_int ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|output_int ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Rx:inst_Aux_Rx|bit_count[0]                    ; AsyncSer_Rx:inst_Aux_Rx|bit_count[0]                    ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Rx:inst_Aux_Rx|bit_count[1]                    ; AsyncSer_Rx:inst_Aux_Rx|bit_count[1]                    ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Rx:inst_Aux_Rx|bit_count[2]                    ; AsyncSer_Rx:inst_Aux_Rx|bit_count[2]                    ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Rx:inst_Aux_Rx|state.ST_WTACK                  ; AsyncSer_Rx:inst_Aux_Rx|state.ST_WTACK                  ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Rx:inst_Aux_Rx|state.ST_START                  ; AsyncSer_Rx:inst_Aux_Rx|state.ST_START                  ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Rx:inst_Aux_Rx|state.ST_DATA                   ; AsyncSer_Rx:inst_Aux_Rx|state.ST_DATA                   ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Rx:inst_Aux_Rx|state.ST_IDLE                   ; AsyncSer_Rx:inst_Aux_Rx|state.ST_IDLE                   ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Rx:inst_Aux_Rx|bd_div[0]                       ; AsyncSer_Rx:inst_Aux_Rx|bd_div[0]                       ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Rx:inst_Aux_Rx|bd_div[1]                       ; AsyncSer_Rx:inst_Aux_Rx|bd_div[1]                       ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Rx:inst_Aux_Rx|bd_div[2]                       ; AsyncSer_Rx:inst_Aux_Rx|bd_div[2]                       ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Rx:inst_Aux_Rx|FrameErr                        ; AsyncSer_Rx:inst_Aux_Rx|FrameErr                        ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Rx:inst_Con_Rx|DeNoise:inst_DeNoise|avg[1]     ; AsyncSer_Rx:inst_Con_Rx|DeNoise:inst_DeNoise|avg[1]     ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Rx:inst_Con_Rx|DeNoise:inst_DeNoise|avg[2]     ; AsyncSer_Rx:inst_Con_Rx|DeNoise:inst_DeNoise|avg[2]     ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Rx:inst_Con_Rx|DeNoise:inst_DeNoise|avg[0]     ; AsyncSer_Rx:inst_Con_Rx|DeNoise:inst_DeNoise|avg[0]     ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Rx:inst_Con_Rx|DeNoise:inst_DeNoise|output_int ; AsyncSer_Rx:inst_Con_Rx|DeNoise:inst_DeNoise|output_int ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Rx:inst_Con_Rx|bit_count[1]                    ; AsyncSer_Rx:inst_Con_Rx|bit_count[1]                    ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Rx:inst_Con_Rx|bit_count[2]                    ; AsyncSer_Rx:inst_Con_Rx|bit_count[2]                    ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Rx:inst_Con_Rx|bit_count[0]                    ; AsyncSer_Rx:inst_Con_Rx|bit_count[0]                    ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Rx:inst_Con_Rx|state.ST_DATA                   ; AsyncSer_Rx:inst_Con_Rx|state.ST_DATA                   ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Rx:inst_Con_Rx|state.ST_WTACK                  ; AsyncSer_Rx:inst_Con_Rx|state.ST_WTACK                  ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Rx:inst_Con_Rx|Rx_Ready                        ; AsyncSer_Rx:inst_Con_Rx|Rx_Ready                        ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFOs:inst_FIFOs|WrAck[1]                               ; FIFOs:inst_FIFOs|WrAck[1]                               ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Rx:inst_Con_Rx|state.ST_START                  ; AsyncSer_Rx:inst_Con_Rx|state.ST_START                  ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Rx:inst_Con_Rx|state.ST_IDLE                   ; AsyncSer_Rx:inst_Con_Rx|state.ST_IDLE                   ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Rx:inst_Con_Rx|bd_div[0]                       ; AsyncSer_Rx:inst_Con_Rx|bd_div[0]                       ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Rx:inst_Con_Rx|bd_div[1]                       ; AsyncSer_Rx:inst_Con_Rx|bd_div[1]                       ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Rx:inst_Con_Rx|bd_div[2]                       ; AsyncSer_Rx:inst_Con_Rx|bd_div[2]                       ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Rx:inst_Con_Rx|FrameErr                        ; AsyncSer_Rx:inst_Con_Rx|FrameErr                        ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NMI_Control:inst_NMI_Control|mmap_on_nmi                ; NMI_Control:inst_NMI_Control|mmap_on_nmi                ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Timing:inst_Timing|Strb_1ms                             ; Timing:inst_Timing|Strb_1ms                             ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; tick_strb                                               ; tick_strb                                               ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; tick_int_sw_clr                                         ; tick_int_sw_clr                                         ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IntControl:inst_IntControl|Service[4]                   ; IntControl:inst_IntControl|Service[4]                   ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; tick_int_req                                            ; tick_int_req                                            ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Master:inst_SPI_Master|Busy                         ; SPI_Master:inst_SPI_Master|Busy                         ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFOs:inst_FIFOs|rd_ptr[3][0]                           ; FIFOs:inst_FIFOs|rd_ptr[3][0]                           ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFOs:inst_FIFOs|rd_ptr[0][0]                           ; FIFOs:inst_FIFOs|rd_ptr[0][0]                           ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Tx:inst_Aux_Tx|state.ST_DATA                   ; AsyncSer_Tx:inst_Aux_Tx|state.ST_DATA                   ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFOs:inst_FIFOs|RdAck[2]                               ; FIFOs:inst_FIFOs|RdAck[2]                               ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Tx:inst_Aux_Tx|state.ST_START                  ; AsyncSer_Tx:inst_Aux_Tx|state.ST_START                  ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Tx:inst_Aux_Tx|bit_count[0]                    ; AsyncSer_Tx:inst_Aux_Tx|bit_count[0]                    ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Tx:inst_Aux_Tx|bit_count[1]                    ; AsyncSer_Tx:inst_Aux_Tx|bit_count[1]                    ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AsyncSer_Tx:inst_Aux_Tx|bit_count[2]                    ; AsyncSer_Tx:inst_Aux_Tx|bit_count[2]                    ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.805      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'RClk_virt'                                                                                                         ;
+--------+----------------------------------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------+--------------+-------------+--------------+------------+------------+
; 6.329  ; D[6]~reg0                              ; D[6]         ; RClk         ; RClk_virt   ; 0.000        ; -2.706     ; 3.623      ;
; 6.331  ; D[7]~reg0                              ; D[7]         ; RClk         ; RClk_virt   ; 0.000        ; -2.708     ; 3.623      ;
; 6.341  ; D[4]~reg0                              ; D[4]         ; RClk         ; RClk_virt   ; 0.000        ; -2.708     ; 3.633      ;
; 6.342  ; D[0]~reg0                              ; D[0]         ; RClk         ; RClk_virt   ; 0.000        ; -2.709     ; 3.633      ;
; 6.342  ; D[1]~reg0                              ; D[1]         ; RClk         ; RClk_virt   ; 0.000        ; -2.709     ; 3.633      ;
; 6.342  ; D[2]~reg0                              ; D[2]         ; RClk         ; RClk_virt   ; 0.000        ; -2.709     ; 3.633      ;
; 6.342  ; D[3]~reg0                              ; D[3]         ; RClk         ; RClk_virt   ; 0.000        ; -2.709     ; 3.633      ;
; 6.342  ; D[5]~reg0                              ; D[5]         ; RClk         ; RClk_virt   ; 0.000        ; -2.709     ; 3.633      ;
; 6.352  ; D[6]~en                                ; D[6]         ; RClk         ; RClk_virt   ; 0.000        ; -2.699     ; 3.653      ;
; 6.354  ; D[7]~en                                ; D[7]         ; RClk         ; RClk_virt   ; 0.000        ; -2.701     ; 3.653      ;
; 6.364  ; D[4]~en                                ; D[4]         ; RClk         ; RClk_virt   ; 0.000        ; -2.701     ; 3.663      ;
; 6.365  ; D[0]~en                                ; D[0]         ; RClk         ; RClk_virt   ; 0.000        ; -2.702     ; 3.663      ;
; 6.365  ; D[1]~en                                ; D[1]         ; RClk         ; RClk_virt   ; 0.000        ; -2.702     ; 3.663      ;
; 6.365  ; D[2]~en                                ; D[2]         ; RClk         ; RClk_virt   ; 0.000        ; -2.702     ; 3.663      ;
; 6.365  ; D[3]~en                                ; D[3]         ; RClk         ; RClk_virt   ; 0.000        ; -2.702     ; 3.663      ;
; 6.365  ; D[5]~en                                ; D[5]         ; RClk         ; RClk_virt   ; 0.000        ; -2.702     ; 3.663      ;
; 6.378  ; IOWAITn~reg0                           ; IOWAITn      ; RClk         ; RClk_virt   ; 0.000        ; -2.528     ; 3.850      ;
; 6.389  ; NMI_Control:inst_NMI_Control|nmi_out   ; NMI          ; RClk         ; RClk_virt   ; 0.000        ; -2.549     ; 3.840      ;
; 6.399  ; IntControl:inst_IntControl|Int         ; INT          ; RClk         ; RClk_virt   ; 0.000        ; -2.549     ; 3.850      ;
; 7.820  ; LED_D5n~reg0                           ; LED_D5n      ; RClk         ; RClk_virt   ; 0.000        ; -2.721     ; 5.099      ;
; 7.825  ; LED_D4n~reg0                           ; LED_D4n      ; RClk         ; RClk_virt   ; 0.000        ; -2.721     ; 5.104      ;
; 7.861  ; LED_D2n~reg0                           ; LED_D2n      ; RClk         ; RClk_virt   ; 0.000        ; -2.721     ; 5.140      ;
; 8.164  ; SPI_Master:inst_SPI_Master|SPI_SCLK    ; SPI_SCLK     ; RClk         ; RClk_virt   ; 0.000        ; -2.743     ; 5.421      ;
; 8.182  ; I2C_Master:inst_I2C_Master|I2C_SDA~en  ; RTC_SDA      ; RClk         ; RClk_virt   ; 0.000        ; -2.748     ; 5.434      ;
; 8.368  ; NMI_Control:inst_NMI_Control|svc_state ; MMAP_ENn     ; RClk         ; RClk_virt   ; 0.000        ; -2.736     ; 5.632      ;
; 8.488  ; OutExpander:inst_OutExpander|OX_SRCLK  ; OX_SRCLK     ; RClk         ; RClk_virt   ; 0.000        ; -2.731     ; 5.757      ;
; 8.515  ; OutExpander:inst_OutExpander|OX_DATA   ; OX_DATA      ; RClk         ; RClk_virt   ; 0.000        ; -2.731     ; 5.784      ;
; 8.515  ; M1n                                    ; MMAP_ENn     ; RClk_virt    ; RClk_virt   ; 0.000        ; 0.000      ; 8.515      ;
; 8.535  ; OutExpander:inst_OutExpander|OX_RCLK   ; OX_RCLK      ; RClk         ; RClk_virt   ; 0.000        ; -2.731     ; 5.804      ;
; 8.539  ; I2C_Master:inst_I2C_Master|I2C_SCL~en  ; RTC_SCL      ; RClk         ; RClk_virt   ; 0.000        ; -2.748     ; 5.791      ;
; 8.541  ; MMAP_IO_SELn~reg0                      ; MMAP_IO_SELn ; RClk         ; RClk_virt   ; 0.000        ; -2.738     ; 5.803      ;
; 8.591  ; PNL_DAT_RDn~reg0                       ; PNL_DAT_RDn  ; RClk         ; RClk_virt   ; 0.000        ; -2.738     ; 5.853      ;
; 8.600  ; spi_mc_ss                              ; SPI_CSn      ; RClk         ; RClk_virt   ; 0.000        ; -2.724     ; 5.876      ;
; 8.620  ; SPI_Master:inst_SPI_Master|SPI_MOSI    ; SPI_MOSI     ; RClk         ; RClk_virt   ; 0.000        ; -2.743     ; 5.877      ;
; 8.870  ; RDn                                    ; MMAP_ENn     ; RClk_virt    ; RClk_virt   ; 0.000        ; 0.000      ; 8.870      ;
; 8.896  ; AsyncSer_Tx:inst_Aux_Tx|TxD            ; ATxDn        ; RClk         ; RClk_virt   ; 0.000        ; -2.724     ; 6.172      ;
; 9.616  ; AsyncSer_Tx:inst_Con_Tx|TxD            ; CTxDn        ; RClk         ; RClk_virt   ; 0.000        ; -2.744     ; 6.872      ;
; 10.329 ; ctrl_mmap_en                           ; MMAP_ENn     ; RClk         ; RClk_virt   ; 0.000        ; -2.736     ; 7.593      ;
; 10.372 ; FIFOs:inst_FIFOs|contents[3][5]        ; ARTSn        ; RClk         ; RClk_virt   ; 0.000        ; -2.744     ; 7.628      ;
; 10.460 ; FIFOs:inst_FIFOs|contents[3][4]        ; ARTSn        ; RClk         ; RClk_virt   ; 0.000        ; -2.744     ; 7.716      ;
; 10.641 ; FIFOs:inst_FIFOs|contents[1][5]        ; CRTSn        ; RClk         ; RClk_virt   ; 0.000        ; -2.717     ; 7.924      ;
; 10.764 ; FIFOs:inst_FIFOs|contents[1][4]        ; CRTSn        ; RClk         ; RClk_virt   ; 0.000        ; -2.717     ; 8.047      ;
+--------+----------------------------------------+--------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'RClk'                                                                                                                                        ;
+--------+----------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 14.870 ; Sync2FF:inst_Synch_Rst|Output[0] ; IOWAITn~reg0                                     ; RClk         ; RClk        ; 20.000       ; -0.210     ; 4.819      ;
; 14.870 ; Sync2FF:inst_Synch_Rst|Output[0] ; IntControl:inst_IntControl|Int                   ; RClk         ; RClk        ; 20.000       ; -0.189     ; 4.840      ;
; 14.870 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|nmi_out             ; RClk         ; RClk        ; 20.000       ; -0.189     ; 4.840      ;
; 15.003 ; Sync2FF:inst_Synch_Rst|Output[0] ; D[5]~en                                          ; RClk         ; RClk        ; 20.000       ; -0.036     ; 4.858      ;
; 15.003 ; Sync2FF:inst_Synch_Rst|Output[0] ; D[3]~en                                          ; RClk         ; RClk        ; 20.000       ; -0.036     ; 4.858      ;
; 15.003 ; Sync2FF:inst_Synch_Rst|Output[0] ; D[2]~en                                          ; RClk         ; RClk        ; 20.000       ; -0.036     ; 4.858      ;
; 15.005 ; Sync2FF:inst_Synch_Rst|Output[0] ; D[0]~en                                          ; RClk         ; RClk        ; 20.000       ; -0.036     ; 4.856      ;
; 15.005 ; Sync2FF:inst_Synch_Rst|Output[0] ; D[7]~en                                          ; RClk         ; RClk        ; 20.000       ; -0.037     ; 4.855      ;
; 15.005 ; Sync2FF:inst_Synch_Rst|Output[0] ; D[4]~en                                          ; RClk         ; RClk        ; 20.000       ; -0.037     ; 4.855      ;
; 15.005 ; Sync2FF:inst_Synch_Rst|Output[0] ; D[1]~en                                          ; RClk         ; RClk        ; 20.000       ; -0.036     ; 4.856      ;
; 15.006 ; Sync2FF:inst_Synch_Rst|Output[0] ; D[6]~en                                          ; RClk         ; RClk        ; 20.000       ; -0.039     ; 4.852      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[1][0]                  ; RClk         ; RClk        ; 20.000       ; -0.021     ; 4.573      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[0][0]                  ; RClk         ; RClk        ; 20.000       ; -0.006     ; 4.588      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[0][1]                  ; RClk         ; RClk        ; 20.000       ; -0.006     ; 4.588      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[0][2]                  ; RClk         ; RClk        ; 20.000       ; -0.006     ; 4.588      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[0][3]                  ; RClk         ; RClk        ; 20.000       ; -0.006     ; 4.588      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[0][4]                  ; RClk         ; RClk        ; 20.000       ; -0.006     ; 4.588      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[0]                  ; RClk         ; RClk        ; 20.000       ; 0.005      ; 4.599      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[1]                  ; RClk         ; RClk        ; 20.000       ; 0.005      ; 4.599      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[2]                  ; RClk         ; RClk        ; 20.000       ; 0.005      ; 4.599      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[3]                  ; RClk         ; RClk        ; 20.000       ; 0.005      ; 4.599      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[4]                  ; RClk         ; RClk        ; 20.000       ; 0.005      ; 4.599      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[5]                  ; RClk         ; RClk        ; 20.000       ; 0.005      ; 4.599      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[6]                  ; RClk         ; RClk        ; 20.000       ; 0.005      ; 4.599      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[7]                  ; RClk         ; RClk        ; 20.000       ; 0.003      ; 4.597      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[8]                  ; RClk         ; RClk        ; 20.000       ; 0.005      ; 4.599      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[9]                  ; RClk         ; RClk        ; 20.000       ; 0.003      ; 4.597      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|Strb_Con                      ; RClk         ; RClk        ; 20.000       ; 0.005      ; 4.599      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; AsyncSer_Tx:inst_Aux_Tx|br_div[0]                ; RClk         ; RClk        ; 20.000       ; -0.012     ; 4.582      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; AsyncSer_Tx:inst_Aux_Tx|br_div[1]                ; RClk         ; RClk        ; 20.000       ; -0.012     ; 4.582      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; AsyncSer_Tx:inst_Aux_Tx|br_div[2]                ; RClk         ; RClk        ; 20.000       ; -0.012     ; 4.582      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[1][5]                  ; RClk         ; RClk        ; 20.000       ; -0.021     ; 4.573      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[1][2]                  ; RClk         ; RClk        ; 20.000       ; -0.021     ; 4.573      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[3][0]                  ; RClk         ; RClk        ; 20.000       ; 0.006      ; 4.600      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[3][1]                  ; RClk         ; RClk        ; 20.000       ; 0.006      ; 4.600      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[3][2]                  ; RClk         ; RClk        ; 20.000       ; 0.006      ; 4.600      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[3][4]                  ; RClk         ; RClk        ; 20.000       ; 0.006      ; 4.600      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[3][5]                  ; RClk         ; RClk        ; 20.000       ; 0.006      ; 4.600      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|bus_state.BST_IO2   ; RClk         ; RClk        ; 20.000       ; 0.011      ; 4.605      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|bus_state.BST_MEM1  ; RClk         ; RClk        ; 20.000       ; 0.013      ; 4.607      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|bus_state.BST_MEM2  ; RClk         ; RClk        ; 20.000       ; 0.013      ; 4.607      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|bus_state.BST_IN    ; RClk         ; RClk        ; 20.000       ; 0.011      ; 4.605      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|bus_state.BST_OUT   ; RClk         ; RClk        ; 20.000       ; 0.011      ; 4.605      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; io_state.ST_IORD                                 ; RClk         ; RClk        ; 20.000       ; 0.007      ; 4.601      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; io_state.ST_IDLE                                 ; RClk         ; RClk        ; 20.000       ; 0.007      ; 4.601      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|RdAck[3]                        ; RClk         ; RClk        ; 20.000       ; -0.011     ; 4.583      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; io_state.ST_IOWR_CON                             ; RClk         ; RClk        ; 20.000       ; 0.007      ; 4.601      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|WrAck[2]                        ; RClk         ; RClk        ; 20.000       ; -0.019     ; 4.575      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; io_state.ST_IOWR_AUX                             ; RClk         ; RClk        ; 20.000       ; 0.007      ; 4.601      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|WrAck[0]                        ; RClk         ; RClk        ; 20.000       ; -0.019     ; 4.575      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; crc_strb                                         ; RClk         ; RClk        ; 20.000       ; 0.001      ; 4.595      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; CRC16_XModem:inst_CRC16_XModem|state.ST_DATA     ; RClk         ; RClk        ; 20.000       ; 0.013      ; 4.607      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; CRC16_XModem:inst_CRC16_XModem|bit_count[0]      ; RClk         ; RClk        ; 20.000       ; 0.013      ; 4.607      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; CRC16_XModem:inst_CRC16_XModem|bit_count[2]      ; RClk         ; RClk        ; 20.000       ; 0.013      ; 4.607      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; CRC16_XModem:inst_CRC16_XModem|bit_count[1]      ; RClk         ; RClk        ; 20.000       ; 0.013      ; 4.607      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; CRC16_XModem:inst_CRC16_XModem|state.ST_DONE     ; RClk         ; RClk        ; 20.000       ; 0.013      ; 4.607      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; crc_set_high                                     ; RClk         ; RClk        ; 20.000       ; 0.001      ; 4.595      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; crc_set_low                                      ; RClk         ; RClk        ; 20.000       ; 0.001      ; 4.595      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; CRC16_XModem:inst_CRC16_XModem|state.ST_IDLE     ; RClk         ; RClk        ; 20.000       ; 0.001      ; 4.595      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; CRC16_XModem:inst_CRC16_XModem|Busy              ; RClk         ; RClk        ; 20.000       ; 0.001      ; 4.595      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; int_ack                                          ; RClk         ; RClk        ; 20.000       ; -0.001     ; 4.593      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; IntControl:inst_IntControl|state                 ; RClk         ; RClk        ; 20.000       ; -0.005     ; 4.589      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; IntControl:inst_IntControl|VecValid              ; RClk         ; RClk        ; 20.000       ; -0.005     ; 4.589      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; io_state.ST_INTACK                               ; RClk         ; RClk        ; 20.000       ; 0.007      ; 4.601      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|RdAck[1]                        ; RClk         ; RClk        ; 20.000       ; -0.011     ; 4.583      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; io_state.ST_DONE                                 ; RClk         ; RClk        ; 20.000       ; 0.001      ; 4.595      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|count_spi[0]          ; RClk         ; RClk        ; 20.000       ; 0.005      ; 4.599      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|count_spi[1]          ; RClk         ; RClk        ; 20.000       ; 0.005      ; 4.599      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|count_spi[2]          ; RClk         ; RClk        ; 20.000       ; 0.005      ; 4.599      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|count_spi[3]          ; RClk         ; RClk        ; 20.000       ; 0.005      ; 4.599      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|count_spi[4]          ; RClk         ; RClk        ; 20.000       ; 0.005      ; 4.599      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|count_spi[5]          ; RClk         ; RClk        ; 20.000       ; 0.005      ; 4.599      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; spi_fast_mode                                    ; RClk         ; RClk        ; 20.000       ; -0.014     ; 4.580      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|tstrb                 ; RClk         ; RClk        ; 20.000       ; 0.005      ; 4.599      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; spi_tx_strb                                      ; RClk         ; RClk        ; 20.000       ; 0.000      ; 4.594      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|state.ST_TX           ; RClk         ; RClk        ; 20.000       ; 0.005      ; 4.599      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|state.ST_DATA         ; RClk         ; RClk        ; 20.000       ; 0.005      ; 4.599      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|bit_count[0]          ; RClk         ; RClk        ; 20.000       ; 0.003      ; 4.597      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|bit_count[1]          ; RClk         ; RClk        ; 20.000       ; 0.003      ; 4.597      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|bit_count[2]          ; RClk         ; RClk        ; 20.000       ; 0.003      ; 4.597      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|bit_count[3]          ; RClk         ; RClk        ; 20.000       ; 0.003      ; 4.597      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|state.ST_TXDN         ; RClk         ; RClk        ; 20.000       ; 0.005      ; 4.599      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|state.ST_IDLE         ; RClk         ; RClk        ; 20.000       ; 0.003      ; 4.597      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[2][1]                  ; RClk         ; RClk        ; 20.000       ; -0.012     ; 4.582      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[2][2]                  ; RClk         ; RClk        ; 20.000       ; -0.012     ; 4.582      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[2][3]                  ; RClk         ; RClk        ; 20.000       ; -0.012     ; 4.582      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[2][4]                  ; RClk         ; RClk        ; 20.000       ; -0.012     ; 4.582      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[2][5]                  ; RClk         ; RClk        ; 20.000       ; -0.012     ; 4.582      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; int_enables[3]                                   ; RClk         ; RClk        ; 20.000       ; 0.000      ; 4.594      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|bus_state.BST_MWR   ; RClk         ; RClk        ; 20.000       ; -0.002     ; 4.592      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|cyc_timer[1]        ; RClk         ; RClk        ; 20.000       ; -0.007     ; 4.587      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|cyc_timer[0]        ; RClk         ; RClk        ; 20.000       ; -0.007     ; 4.587      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|nmi_prot_viol       ; RClk         ; RClk        ; 20.000       ; -0.007     ; 4.587      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; nmi_reasons_clr[1]                               ; RClk         ; RClk        ; 20.000       ; -0.008     ; 4.586      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|nmi_reasons[1]      ; RClk         ; RClk        ; 20.000       ; 0.005      ; 4.599      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; mmap_arm                                         ; RClk         ; RClk        ; 20.000       ; 0.001      ; 4.595      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|mapa_state.MST_ARM  ; RClk         ; RClk        ; 20.000       ; -0.009     ; 4.585      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|mmap_arm_counter[0] ; RClk         ; RClk        ; 20.000       ; -0.009     ; 4.585      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|mmap_arm_counter[1] ; RClk         ; RClk        ; 20.000       ; -0.009     ; 4.585      ;
; 15.446 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|mmap_arm_counter[2] ; RClk         ; RClk        ; 20.000       ; -0.009     ; 4.585      ;
+--------+----------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'RClk'                                                                                                                                        ;
+-------+----------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[1][0]                  ; RClk         ; RClk        ; 0.000        ; -0.021     ; 4.573      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[0][0]                  ; RClk         ; RClk        ; 0.000        ; -0.006     ; 4.588      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[0][1]                  ; RClk         ; RClk        ; 0.000        ; -0.006     ; 4.588      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[0][2]                  ; RClk         ; RClk        ; 0.000        ; -0.006     ; 4.588      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[0][3]                  ; RClk         ; RClk        ; 0.000        ; -0.006     ; 4.588      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[0][4]                  ; RClk         ; RClk        ; 0.000        ; -0.006     ; 4.588      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[0]                  ; RClk         ; RClk        ; 0.000        ; 0.005      ; 4.599      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[1]                  ; RClk         ; RClk        ; 0.000        ; 0.005      ; 4.599      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[2]                  ; RClk         ; RClk        ; 0.000        ; 0.005      ; 4.599      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[3]                  ; RClk         ; RClk        ; 0.000        ; 0.005      ; 4.599      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[4]                  ; RClk         ; RClk        ; 0.000        ; 0.005      ; 4.599      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[5]                  ; RClk         ; RClk        ; 0.000        ; 0.005      ; 4.599      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[6]                  ; RClk         ; RClk        ; 0.000        ; 0.005      ; 4.599      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[7]                  ; RClk         ; RClk        ; 0.000        ; 0.003      ; 4.597      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[8]                  ; RClk         ; RClk        ; 0.000        ; 0.005      ; 4.599      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[9]                  ; RClk         ; RClk        ; 0.000        ; 0.003      ; 4.597      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|Strb_Con                      ; RClk         ; RClk        ; 0.000        ; 0.005      ; 4.599      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; AsyncSer_Tx:inst_Aux_Tx|br_div[0]                ; RClk         ; RClk        ; 0.000        ; -0.012     ; 4.582      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; AsyncSer_Tx:inst_Aux_Tx|br_div[1]                ; RClk         ; RClk        ; 0.000        ; -0.012     ; 4.582      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; AsyncSer_Tx:inst_Aux_Tx|br_div[2]                ; RClk         ; RClk        ; 0.000        ; -0.012     ; 4.582      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[1][5]                  ; RClk         ; RClk        ; 0.000        ; -0.021     ; 4.573      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[1][2]                  ; RClk         ; RClk        ; 0.000        ; -0.021     ; 4.573      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[3][0]                  ; RClk         ; RClk        ; 0.000        ; 0.006      ; 4.600      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[3][1]                  ; RClk         ; RClk        ; 0.000        ; 0.006      ; 4.600      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[3][2]                  ; RClk         ; RClk        ; 0.000        ; 0.006      ; 4.600      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[3][4]                  ; RClk         ; RClk        ; 0.000        ; 0.006      ; 4.600      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[3][5]                  ; RClk         ; RClk        ; 0.000        ; 0.006      ; 4.600      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|bus_state.BST_IO2   ; RClk         ; RClk        ; 0.000        ; 0.011      ; 4.605      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|bus_state.BST_MEM1  ; RClk         ; RClk        ; 0.000        ; 0.013      ; 4.607      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|bus_state.BST_MEM2  ; RClk         ; RClk        ; 0.000        ; 0.013      ; 4.607      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|bus_state.BST_IN    ; RClk         ; RClk        ; 0.000        ; 0.011      ; 4.605      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|bus_state.BST_OUT   ; RClk         ; RClk        ; 0.000        ; 0.011      ; 4.605      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; io_state.ST_IORD                                 ; RClk         ; RClk        ; 0.000        ; 0.007      ; 4.601      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; io_state.ST_IDLE                                 ; RClk         ; RClk        ; 0.000        ; 0.007      ; 4.601      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|RdAck[3]                        ; RClk         ; RClk        ; 0.000        ; -0.011     ; 4.583      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; io_state.ST_IOWR_CON                             ; RClk         ; RClk        ; 0.000        ; 0.007      ; 4.601      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|WrAck[2]                        ; RClk         ; RClk        ; 0.000        ; -0.019     ; 4.575      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; io_state.ST_IOWR_AUX                             ; RClk         ; RClk        ; 0.000        ; 0.007      ; 4.601      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|WrAck[0]                        ; RClk         ; RClk        ; 0.000        ; -0.019     ; 4.575      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; crc_strb                                         ; RClk         ; RClk        ; 0.000        ; 0.001      ; 4.595      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; CRC16_XModem:inst_CRC16_XModem|state.ST_DATA     ; RClk         ; RClk        ; 0.000        ; 0.013      ; 4.607      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; CRC16_XModem:inst_CRC16_XModem|bit_count[0]      ; RClk         ; RClk        ; 0.000        ; 0.013      ; 4.607      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; CRC16_XModem:inst_CRC16_XModem|bit_count[2]      ; RClk         ; RClk        ; 0.000        ; 0.013      ; 4.607      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; CRC16_XModem:inst_CRC16_XModem|bit_count[1]      ; RClk         ; RClk        ; 0.000        ; 0.013      ; 4.607      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; CRC16_XModem:inst_CRC16_XModem|state.ST_DONE     ; RClk         ; RClk        ; 0.000        ; 0.013      ; 4.607      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; crc_set_high                                     ; RClk         ; RClk        ; 0.000        ; 0.001      ; 4.595      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; crc_set_low                                      ; RClk         ; RClk        ; 0.000        ; 0.001      ; 4.595      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; CRC16_XModem:inst_CRC16_XModem|state.ST_IDLE     ; RClk         ; RClk        ; 0.000        ; 0.001      ; 4.595      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; CRC16_XModem:inst_CRC16_XModem|Busy              ; RClk         ; RClk        ; 0.000        ; 0.001      ; 4.595      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; int_ack                                          ; RClk         ; RClk        ; 0.000        ; -0.001     ; 4.593      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; IntControl:inst_IntControl|state                 ; RClk         ; RClk        ; 0.000        ; -0.005     ; 4.589      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; IntControl:inst_IntControl|VecValid              ; RClk         ; RClk        ; 0.000        ; -0.005     ; 4.589      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; io_state.ST_INTACK                               ; RClk         ; RClk        ; 0.000        ; 0.007      ; 4.601      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|RdAck[1]                        ; RClk         ; RClk        ; 0.000        ; -0.011     ; 4.583      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; io_state.ST_DONE                                 ; RClk         ; RClk        ; 0.000        ; 0.001      ; 4.595      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|count_spi[0]          ; RClk         ; RClk        ; 0.000        ; 0.005      ; 4.599      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|count_spi[1]          ; RClk         ; RClk        ; 0.000        ; 0.005      ; 4.599      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|count_spi[2]          ; RClk         ; RClk        ; 0.000        ; 0.005      ; 4.599      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|count_spi[3]          ; RClk         ; RClk        ; 0.000        ; 0.005      ; 4.599      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|count_spi[4]          ; RClk         ; RClk        ; 0.000        ; 0.005      ; 4.599      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|count_spi[5]          ; RClk         ; RClk        ; 0.000        ; 0.005      ; 4.599      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; spi_fast_mode                                    ; RClk         ; RClk        ; 0.000        ; -0.014     ; 4.580      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|tstrb                 ; RClk         ; RClk        ; 0.000        ; 0.005      ; 4.599      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; spi_tx_strb                                      ; RClk         ; RClk        ; 0.000        ; 0.000      ; 4.594      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|state.ST_TX           ; RClk         ; RClk        ; 0.000        ; 0.005      ; 4.599      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|state.ST_DATA         ; RClk         ; RClk        ; 0.000        ; 0.005      ; 4.599      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|bit_count[0]          ; RClk         ; RClk        ; 0.000        ; 0.003      ; 4.597      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|bit_count[1]          ; RClk         ; RClk        ; 0.000        ; 0.003      ; 4.597      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|bit_count[2]          ; RClk         ; RClk        ; 0.000        ; 0.003      ; 4.597      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|bit_count[3]          ; RClk         ; RClk        ; 0.000        ; 0.003      ; 4.597      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|state.ST_TXDN         ; RClk         ; RClk        ; 0.000        ; 0.005      ; 4.599      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|state.ST_IDLE         ; RClk         ; RClk        ; 0.000        ; 0.003      ; 4.597      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[2][1]                  ; RClk         ; RClk        ; 0.000        ; -0.012     ; 4.582      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[2][2]                  ; RClk         ; RClk        ; 0.000        ; -0.012     ; 4.582      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[2][3]                  ; RClk         ; RClk        ; 0.000        ; -0.012     ; 4.582      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[2][4]                  ; RClk         ; RClk        ; 0.000        ; -0.012     ; 4.582      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[2][5]                  ; RClk         ; RClk        ; 0.000        ; -0.012     ; 4.582      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; int_enables[3]                                   ; RClk         ; RClk        ; 0.000        ; 0.000      ; 4.594      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|bus_state.BST_MWR   ; RClk         ; RClk        ; 0.000        ; -0.002     ; 4.592      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|cyc_timer[1]        ; RClk         ; RClk        ; 0.000        ; -0.007     ; 4.587      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|cyc_timer[0]        ; RClk         ; RClk        ; 0.000        ; -0.007     ; 4.587      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|nmi_prot_viol       ; RClk         ; RClk        ; 0.000        ; -0.007     ; 4.587      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; nmi_reasons_clr[1]                               ; RClk         ; RClk        ; 0.000        ; -0.008     ; 4.586      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|nmi_reasons[1]      ; RClk         ; RClk        ; 0.000        ; 0.005      ; 4.599      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; mmap_arm                                         ; RClk         ; RClk        ; 0.000        ; 0.001      ; 4.595      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|mapa_state.MST_ARM  ; RClk         ; RClk        ; 0.000        ; -0.009     ; 4.585      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|mmap_arm_counter[0] ; RClk         ; RClk        ; 0.000        ; -0.009     ; 4.585      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|mmap_arm_counter[1] ; RClk         ; RClk        ; 0.000        ; -0.009     ; 4.585      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|mmap_arm_counter[2] ; RClk         ; RClk        ; 0.000        ; -0.009     ; 4.585      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|mmap_arm_counter[3] ; RClk         ; RClk        ; 0.000        ; -0.009     ; 4.585      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|mapa_state.MST_END  ; RClk         ; RClk        ; 0.000        ; -0.009     ; 4.585      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|mapa_state.MST_IDLE ; RClk         ; RClk        ; 0.000        ; -0.009     ; 4.585      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|mmap_arm_next       ; RClk         ; RClk        ; 0.000        ; -0.009     ; 4.585      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; ctrl_mmap_en                                     ; RClk         ; RClk        ; 0.000        ; -0.002     ; 4.592      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; spi_mc_ss                                        ; RClk         ; RClk        ; 0.000        ; -0.014     ; 4.580      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|reg[0]                ; RClk         ; RClk        ; 0.000        ; -0.014     ; 4.580      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|reg[1]                ; RClk         ; RClk        ; 0.000        ; -0.014     ; 4.580      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_1us[0]                  ; RClk         ; RClk        ; 0.000        ; 0.007      ; 4.601      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_1us[1]                  ; RClk         ; RClk        ; 0.000        ; 0.007      ; 4.601      ;
; 4.288 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_1us[2]                  ; RClk         ; RClk        ; 0.000        ; 0.007      ; 4.601      ;
+-------+----------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'RClk'                                                                                                                                                                                 ;
+-------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+-------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg       ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg       ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Busy                                                                                                           ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Busy                                                                                                           ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[0]                                                                                                        ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[0]                                                                                                        ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[1]                                                                                                        ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[1]                                                                                                        ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[2]                                                                                                        ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[2]                                                                                                        ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[3]                                                                                                        ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[3]                                                                                                        ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[4]                                                                                                        ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[4]                                                                                                        ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[5]                                                                                                        ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[5]                                                                                                        ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[6]                                                                                                        ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[6]                                                                                                        ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[7]                                                                                                        ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[7]                                                                                                        ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|avg[0]                                                                                    ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|avg[0]                                                                                    ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|avg[1]                                                                                    ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|avg[1]                                                                                    ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|avg[2]                                                                                    ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|avg[2]                                                                                    ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|output_int                                                                                ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|output_int                                                                                ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|FrameErr                                                                                                       ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|FrameErr                                                                                                       ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Rx_Ready                                                                                                       ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Rx_Ready                                                                                                       ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Sync2FF:inst_Sync|Output[0]                                                                                    ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Sync2FF:inst_Sync|Output[0]                                                                                    ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Sync2FF:inst_Sync|meta_reg[0]                                                                                  ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Sync2FF:inst_Sync|meta_reg[0]                                                                                  ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|bd_div[0]                                                                                                      ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|bd_div[0]                                                                                                      ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|bd_div[1]                                                                                                      ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|bd_div[1]                                                                                                      ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|bd_div[2]                                                                                                      ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|bd_div[2]                                                                                                      ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|bd_halfway                                                                                                     ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|bd_halfway                                                                                                     ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|bit_count[0]                                                                                                   ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|bit_count[0]                                                                                                   ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|bit_count[1]                                                                                                   ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|bit_count[1]                                                                                                   ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|bit_count[2]                                                                                                   ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|bit_count[2]                                                                                                   ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|reg[0]                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|reg[0]                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|reg[1]                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|reg[1]                                                                                                         ;
+-------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CPU_CLK'                                            ;
+---------+--------------+----------------+-----------+---------+------------+---------+
; Slack   ; Actual Width ; Required Width ; Type      ; Clock   ; Clock Edge ; Target  ;
+---------+--------------+----------------+-----------+---------+------------+---------+
; 122.059 ; 125.000      ; 2.941          ; Port Rate ; CPU_CLK ; Rise       ; CPU_CLK ;
+---------+--------------+----------------+-----------+---------+------------+---------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; A[*]        ; RClk       ; 5.419 ; 5.419 ; Rise       ; RClk            ;
;  A[0]       ; RClk       ; 5.223 ; 5.223 ; Rise       ; RClk            ;
;  A[1]       ; RClk       ; 4.741 ; 4.741 ; Rise       ; RClk            ;
;  A[2]       ; RClk       ; 4.748 ; 4.748 ; Rise       ; RClk            ;
;  A[3]       ; RClk       ; 4.368 ; 4.368 ; Rise       ; RClk            ;
;  A[4]       ; RClk       ; 5.015 ; 5.015 ; Rise       ; RClk            ;
;  A[5]       ; RClk       ; 4.742 ; 4.742 ; Rise       ; RClk            ;
;  A[6]       ; RClk       ; 5.419 ; 5.419 ; Rise       ; RClk            ;
;  A[7]       ; RClk       ; 5.004 ; 5.004 ; Rise       ; RClk            ;
; ACTSn       ; RClk       ; 5.327 ; 5.327 ; Rise       ; RClk            ;
; ARxDn       ; RClk       ; 5.006 ; 5.006 ; Rise       ; RClk            ;
; CCTSn       ; RClk       ; 5.343 ; 5.343 ; Rise       ; RClk            ;
; CRxDn       ; RClk       ; 5.392 ; 5.392 ; Rise       ; RClk            ;
; D[*]        ; RClk       ; 6.114 ; 6.114 ; Rise       ; RClk            ;
;  D[0]       ; RClk       ; 6.050 ; 6.050 ; Rise       ; RClk            ;
;  D[1]       ; RClk       ; 4.718 ; 4.718 ; Rise       ; RClk            ;
;  D[2]       ; RClk       ; 4.717 ; 4.717 ; Rise       ; RClk            ;
;  D[3]       ; RClk       ; 5.041 ; 5.041 ; Rise       ; RClk            ;
;  D[4]       ; RClk       ; 6.114 ; 6.114 ; Rise       ; RClk            ;
;  D[5]       ; RClk       ; 4.721 ; 4.721 ; Rise       ; RClk            ;
;  D[6]       ; RClk       ; 4.709 ; 4.709 ; Rise       ; RClk            ;
;  D[7]       ; RClk       ; 4.362 ; 4.362 ; Rise       ; RClk            ;
; IORQn       ; RClk       ; 5.698 ; 5.698 ; Rise       ; RClk            ;
; M1n         ; RClk       ; 3.664 ; 3.664 ; Rise       ; RClk            ;
; MREQn       ; RClk       ; 4.799 ; 4.799 ; Rise       ; RClk            ;
; NMI_SWITCHn ; RClk       ; 5.204 ; 5.204 ; Rise       ; RClk            ;
; PROT        ; RClk       ; 5.314 ; 5.314 ; Rise       ; RClk            ;
; RDn         ; RClk       ; 4.177 ; 4.177 ; Rise       ; RClk            ;
; RESET       ; RClk       ; 4.847 ; 4.847 ; Rise       ; RClk            ;
; RTC_SCL     ; RClk       ; 4.940 ; 4.940 ; Rise       ; RClk            ;
; RTC_SDA     ; RClk       ; 4.208 ; 4.208 ; Rise       ; RClk            ;
; SPI_MISO    ; RClk       ; 5.080 ; 5.080 ; Rise       ; RClk            ;
; SUPER       ; RClk       ; 5.428 ; 5.428 ; Rise       ; RClk            ;
; WRn         ; RClk       ; 7.995 ; 7.995 ; Rise       ; RClk            ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; A[*]        ; RClk       ; -4.102 ; -4.102 ; Rise       ; RClk            ;
;  A[0]       ; RClk       ; -4.957 ; -4.957 ; Rise       ; RClk            ;
;  A[1]       ; RClk       ; -4.475 ; -4.475 ; Rise       ; RClk            ;
;  A[2]       ; RClk       ; -4.482 ; -4.482 ; Rise       ; RClk            ;
;  A[3]       ; RClk       ; -4.102 ; -4.102 ; Rise       ; RClk            ;
;  A[4]       ; RClk       ; -4.749 ; -4.749 ; Rise       ; RClk            ;
;  A[5]       ; RClk       ; -4.476 ; -4.476 ; Rise       ; RClk            ;
;  A[6]       ; RClk       ; -5.153 ; -5.153 ; Rise       ; RClk            ;
;  A[7]       ; RClk       ; -4.738 ; -4.738 ; Rise       ; RClk            ;
; ACTSn       ; RClk       ; -5.061 ; -5.061 ; Rise       ; RClk            ;
; ARxDn       ; RClk       ; -4.740 ; -4.740 ; Rise       ; RClk            ;
; CCTSn       ; RClk       ; -5.077 ; -5.077 ; Rise       ; RClk            ;
; CRxDn       ; RClk       ; -5.126 ; -5.126 ; Rise       ; RClk            ;
; D[*]        ; RClk       ; -4.096 ; -4.096 ; Rise       ; RClk            ;
;  D[0]       ; RClk       ; -5.784 ; -5.784 ; Rise       ; RClk            ;
;  D[1]       ; RClk       ; -4.452 ; -4.452 ; Rise       ; RClk            ;
;  D[2]       ; RClk       ; -4.451 ; -4.451 ; Rise       ; RClk            ;
;  D[3]       ; RClk       ; -4.775 ; -4.775 ; Rise       ; RClk            ;
;  D[4]       ; RClk       ; -5.346 ; -5.346 ; Rise       ; RClk            ;
;  D[5]       ; RClk       ; -4.455 ; -4.455 ; Rise       ; RClk            ;
;  D[6]       ; RClk       ; -4.443 ; -4.443 ; Rise       ; RClk            ;
;  D[7]       ; RClk       ; -4.096 ; -4.096 ; Rise       ; RClk            ;
; IORQn       ; RClk       ; -5.432 ; -5.432 ; Rise       ; RClk            ;
; M1n         ; RClk       ; -3.398 ; -3.398 ; Rise       ; RClk            ;
; MREQn       ; RClk       ; -4.533 ; -4.533 ; Rise       ; RClk            ;
; NMI_SWITCHn ; RClk       ; -4.938 ; -4.938 ; Rise       ; RClk            ;
; PROT        ; RClk       ; -5.048 ; -5.048 ; Rise       ; RClk            ;
; RDn         ; RClk       ; -3.911 ; -3.911 ; Rise       ; RClk            ;
; RESET       ; RClk       ; -4.581 ; -4.581 ; Rise       ; RClk            ;
; RTC_SCL     ; RClk       ; -4.674 ; -4.674 ; Rise       ; RClk            ;
; RTC_SDA     ; RClk       ; -3.942 ; -3.942 ; Rise       ; RClk            ;
; SPI_MISO    ; RClk       ; -4.814 ; -4.814 ; Rise       ; RClk            ;
; SUPER       ; RClk       ; -5.162 ; -5.162 ; Rise       ; RClk            ;
; WRn         ; RClk       ; -4.252 ; -4.252 ; Rise       ; RClk            ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ARTSn        ; RClk       ; 10.460 ; 10.460 ; Rise       ; RClk            ;
; ATxDn        ; RClk       ; 8.896  ; 8.896  ; Rise       ; RClk            ;
; CRTSn        ; RClk       ; 10.764 ; 10.764 ; Rise       ; RClk            ;
; CTxDn        ; RClk       ; 9.616  ; 9.616  ; Rise       ; RClk            ;
; D[*]         ; RClk       ; 6.365  ; 6.365  ; Rise       ; RClk            ;
;  D[0]        ; RClk       ; 6.365  ; 6.365  ; Rise       ; RClk            ;
;  D[1]        ; RClk       ; 6.365  ; 6.365  ; Rise       ; RClk            ;
;  D[2]        ; RClk       ; 6.365  ; 6.365  ; Rise       ; RClk            ;
;  D[3]        ; RClk       ; 6.365  ; 6.365  ; Rise       ; RClk            ;
;  D[4]        ; RClk       ; 6.364  ; 6.364  ; Rise       ; RClk            ;
;  D[5]        ; RClk       ; 6.365  ; 6.365  ; Rise       ; RClk            ;
;  D[6]        ; RClk       ; 6.352  ; 6.352  ; Rise       ; RClk            ;
;  D[7]        ; RClk       ; 6.354  ; 6.354  ; Rise       ; RClk            ;
; INT          ; RClk       ; 6.399  ; 6.399  ; Rise       ; RClk            ;
; IOWAITn      ; RClk       ; 6.378  ; 6.378  ; Rise       ; RClk            ;
; LED_D2n      ; RClk       ; 7.861  ; 7.861  ; Rise       ; RClk            ;
; LED_D4n      ; RClk       ; 7.825  ; 7.825  ; Rise       ; RClk            ;
; LED_D5n      ; RClk       ; 7.820  ; 7.820  ; Rise       ; RClk            ;
; MMAP_ENn     ; RClk       ; 10.329 ; 10.329 ; Rise       ; RClk            ;
; MMAP_IO_SELn ; RClk       ; 8.541  ; 8.541  ; Rise       ; RClk            ;
; NMI          ; RClk       ; 6.389  ; 6.389  ; Rise       ; RClk            ;
; OX_DATA      ; RClk       ; 8.515  ; 8.515  ; Rise       ; RClk            ;
; OX_RCLK      ; RClk       ; 8.535  ; 8.535  ; Rise       ; RClk            ;
; OX_SRCLK     ; RClk       ; 8.488  ; 8.488  ; Rise       ; RClk            ;
; PNL_DAT_RDn  ; RClk       ; 8.591  ; 8.591  ; Rise       ; RClk            ;
; RTC_SCL      ; RClk       ; 8.539  ; 8.539  ; Rise       ; RClk            ;
; RTC_SDA      ; RClk       ; 8.182  ; 8.182  ; Rise       ; RClk            ;
; SPI_CSn      ; RClk       ; 8.600  ; 8.600  ; Rise       ; RClk            ;
; SPI_MOSI     ; RClk       ; 8.620  ; 8.620  ; Rise       ; RClk            ;
; SPI_SCLK     ; RClk       ; 8.164  ; 8.164  ; Rise       ; RClk            ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ARTSn        ; RClk       ; 10.372 ; 10.372 ; Rise       ; RClk            ;
; ATxDn        ; RClk       ; 8.896  ; 8.896  ; Rise       ; RClk            ;
; CRTSn        ; RClk       ; 10.641 ; 10.641 ; Rise       ; RClk            ;
; CTxDn        ; RClk       ; 9.616  ; 9.616  ; Rise       ; RClk            ;
; D[*]         ; RClk       ; 6.329  ; 6.329  ; Rise       ; RClk            ;
;  D[0]        ; RClk       ; 6.342  ; 6.342  ; Rise       ; RClk            ;
;  D[1]        ; RClk       ; 6.342  ; 6.342  ; Rise       ; RClk            ;
;  D[2]        ; RClk       ; 6.342  ; 6.342  ; Rise       ; RClk            ;
;  D[3]        ; RClk       ; 6.342  ; 6.342  ; Rise       ; RClk            ;
;  D[4]        ; RClk       ; 6.341  ; 6.341  ; Rise       ; RClk            ;
;  D[5]        ; RClk       ; 6.342  ; 6.342  ; Rise       ; RClk            ;
;  D[6]        ; RClk       ; 6.329  ; 6.329  ; Rise       ; RClk            ;
;  D[7]        ; RClk       ; 6.331  ; 6.331  ; Rise       ; RClk            ;
; INT          ; RClk       ; 6.399  ; 6.399  ; Rise       ; RClk            ;
; IOWAITn      ; RClk       ; 6.378  ; 6.378  ; Rise       ; RClk            ;
; LED_D2n      ; RClk       ; 7.861  ; 7.861  ; Rise       ; RClk            ;
; LED_D4n      ; RClk       ; 7.825  ; 7.825  ; Rise       ; RClk            ;
; LED_D5n      ; RClk       ; 7.820  ; 7.820  ; Rise       ; RClk            ;
; MMAP_ENn     ; RClk       ; 8.368  ; 8.368  ; Rise       ; RClk            ;
; MMAP_IO_SELn ; RClk       ; 8.541  ; 8.541  ; Rise       ; RClk            ;
; NMI          ; RClk       ; 6.389  ; 6.389  ; Rise       ; RClk            ;
; OX_DATA      ; RClk       ; 8.515  ; 8.515  ; Rise       ; RClk            ;
; OX_RCLK      ; RClk       ; 8.535  ; 8.535  ; Rise       ; RClk            ;
; OX_SRCLK     ; RClk       ; 8.488  ; 8.488  ; Rise       ; RClk            ;
; PNL_DAT_RDn  ; RClk       ; 8.591  ; 8.591  ; Rise       ; RClk            ;
; RTC_SCL      ; RClk       ; 8.539  ; 8.539  ; Rise       ; RClk            ;
; RTC_SDA      ; RClk       ; 8.182  ; 8.182  ; Rise       ; RClk            ;
; SPI_CSn      ; RClk       ; 8.600  ; 8.600  ; Rise       ; RClk            ;
; SPI_MOSI     ; RClk       ; 8.620  ; 8.620  ; Rise       ; RClk            ;
; SPI_SCLK     ; RClk       ; 8.164  ; 8.164  ; Rise       ; RClk            ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; M1n        ; MMAP_ENn    ;    ; 8.515 ; 8.515 ;    ;
; RDn        ; MMAP_ENn    ;    ; 8.870 ; 8.870 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; M1n        ; MMAP_ENn    ;    ; 8.515 ; 8.515 ;    ;
; RDn        ; MMAP_ENn    ;    ; 8.870 ; 8.870 ;    ;
+------------+-------------+----+-------+-------+----+


+-----------------------------------+
; Fast Model Setup Summary          ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; RClk_virt ; 5.972 ; 0.000         ;
; RClk      ; 6.894 ; 0.000         ;
+-----------+-------+---------------+


+-----------------------------------+
; Fast Model Hold Summary           ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; RClk      ; 0.215 ; 0.000         ;
; RClk_virt ; 3.153 ; 0.000         ;
+-----------+-------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; RClk  ; 17.777 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; RClk  ; 1.810 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+---------+--------------------+
; Clock   ; Slack   ; End Point TNS      ;
+---------+---------+--------------------+
; RClk    ; 7.500   ; 0.000              ;
; CPU_CLK ; 122.620 ; 0.000              ;
+---------+---------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'RClk_virt'                                                                                                        ;
+--------+----------------------------------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------+--------------+-------------+--------------+------------+------------+
; 5.972  ; RDn                                    ; MMAP_ENn     ; RClk_virt    ; RClk_virt   ; 20.000       ; 0.000      ; 4.028      ;
; 6.300  ; M1n                                    ; MMAP_ENn     ; RClk_virt    ; RClk_virt   ; 20.000       ; 0.000      ; 3.700      ;
; 6.788  ; IntControl:inst_IntControl|Int         ; INT          ; RClk         ; RClk_virt   ; 20.000       ; -1.291     ; 1.921      ;
; 6.798  ; NMI_Control:inst_NMI_Control|nmi_out   ; NMI          ; RClk         ; RClk_virt   ; 20.000       ; -1.291     ; 1.911      ;
; 6.809  ; IOWAITn~reg0                           ; IOWAITn      ; RClk         ; RClk_virt   ; 20.000       ; -1.270     ; 1.921      ;
; 6.816  ; D[0]~en                                ; D[0]         ; RClk         ; RClk_virt   ; 20.000       ; -1.363     ; 1.821      ;
; 6.816  ; D[1]~en                                ; D[1]         ; RClk         ; RClk_virt   ; 20.000       ; -1.363     ; 1.821      ;
; 6.816  ; D[2]~en                                ; D[2]         ; RClk         ; RClk_virt   ; 20.000       ; -1.363     ; 1.821      ;
; 6.816  ; D[3]~en                                ; D[3]         ; RClk         ; RClk_virt   ; 20.000       ; -1.363     ; 1.821      ;
; 6.816  ; D[5]~en                                ; D[5]         ; RClk         ; RClk_virt   ; 20.000       ; -1.363     ; 1.821      ;
; 6.817  ; D[4]~en                                ; D[4]         ; RClk         ; RClk_virt   ; 20.000       ; -1.362     ; 1.821      ;
; 6.827  ; D[7]~en                                ; D[7]         ; RClk         ; RClk_virt   ; 20.000       ; -1.362     ; 1.811      ;
; 6.829  ; D[6]~en                                ; D[6]         ; RClk         ; RClk_virt   ; 20.000       ; -1.360     ; 1.811      ;
; 6.834  ; D[0]~reg0                              ; D[0]         ; RClk         ; RClk_virt   ; 20.000       ; -1.369     ; 1.797      ;
; 6.834  ; D[1]~reg0                              ; D[1]         ; RClk         ; RClk_virt   ; 20.000       ; -1.369     ; 1.797      ;
; 6.834  ; D[2]~reg0                              ; D[2]         ; RClk         ; RClk_virt   ; 20.000       ; -1.369     ; 1.797      ;
; 6.834  ; D[3]~reg0                              ; D[3]         ; RClk         ; RClk_virt   ; 20.000       ; -1.369     ; 1.797      ;
; 6.834  ; D[5]~reg0                              ; D[5]         ; RClk         ; RClk_virt   ; 20.000       ; -1.369     ; 1.797      ;
; 6.835  ; D[4]~reg0                              ; D[4]         ; RClk         ; RClk_virt   ; 20.000       ; -1.368     ; 1.797      ;
; 6.845  ; D[7]~reg0                              ; D[7]         ; RClk         ; RClk_virt   ; 20.000       ; -1.368     ; 1.787      ;
; 6.847  ; D[6]~reg0                              ; D[6]         ; RClk         ; RClk_virt   ; 20.000       ; -1.366     ; 1.787      ;
; 15.299 ; FIFOs:inst_FIFOs|contents[1][4]        ; CRTSn        ; RClk         ; RClk_virt   ; 20.000       ; -1.406     ; 3.295      ;
; 15.352 ; FIFOs:inst_FIFOs|contents[1][5]        ; CRTSn        ; RClk         ; RClk_virt   ; 20.000       ; -1.406     ; 3.242      ;
; 15.366 ; FIFOs:inst_FIFOs|contents[3][4]        ; ARTSn        ; RClk         ; RClk_virt   ; 20.000       ; -1.429     ; 3.205      ;
; 15.396 ; FIFOs:inst_FIFOs|contents[3][5]        ; ARTSn        ; RClk         ; RClk_virt   ; 20.000       ; -1.429     ; 3.175      ;
; 15.552 ; ctrl_mmap_en                           ; MMAP_ENn     ; RClk         ; RClk_virt   ; 20.000       ; -1.418     ; 3.030      ;
; 15.664 ; AsyncSer_Tx:inst_Con_Tx|TxD            ; CTxDn        ; RClk         ; RClk_virt   ; 20.000       ; -1.432     ; 2.904      ;
; 15.895 ; AsyncSer_Tx:inst_Aux_Tx|TxD            ; ATxDn        ; RClk         ; RClk_virt   ; 20.000       ; -1.410     ; 2.695      ;
; 15.946 ; SPI_Master:inst_SPI_Master|SPI_MOSI    ; SPI_MOSI     ; RClk         ; RClk_virt   ; 20.000       ; -1.432     ; 2.622      ;
; 15.969 ; spi_mc_ss                              ; SPI_CSn      ; RClk         ; RClk_virt   ; 20.000       ; -1.412     ; 2.619      ;
; 15.985 ; I2C_Master:inst_I2C_Master|I2C_SCL~en  ; RTC_SCL      ; RClk         ; RClk_virt   ; 20.000       ; -1.436     ; 2.579      ;
; 16.049 ; PNL_DAT_RDn~reg0                       ; PNL_DAT_RDn  ; RClk         ; RClk_virt   ; 20.000       ; -1.426     ; 2.525      ;
; 16.073 ; MMAP_IO_SELn~reg0                      ; MMAP_IO_SELn ; RClk         ; RClk_virt   ; 20.000       ; -1.426     ; 2.501      ;
; 16.081 ; OutExpander:inst_OutExpander|OX_RCLK   ; OX_RCLK      ; RClk         ; RClk_virt   ; 20.000       ; -1.413     ; 2.506      ;
; 16.098 ; I2C_Master:inst_I2C_Master|I2C_SDA~en  ; RTC_SDA      ; RClk         ; RClk_virt   ; 20.000       ; -1.436     ; 2.466      ;
; 16.102 ; OutExpander:inst_OutExpander|OX_DATA   ; OX_DATA      ; RClk         ; RClk_virt   ; 20.000       ; -1.413     ; 2.485      ;
; 16.109 ; SPI_Master:inst_SPI_Master|SPI_SCLK    ; SPI_SCLK     ; RClk         ; RClk_virt   ; 20.000       ; -1.432     ; 2.459      ;
; 16.114 ; OutExpander:inst_OutExpander|OX_SRCLK  ; OX_SRCLK     ; RClk         ; RClk_virt   ; 20.000       ; -1.413     ; 2.473      ;
; 16.167 ; NMI_Control:inst_NMI_Control|svc_state ; MMAP_ENn     ; RClk         ; RClk_virt   ; 20.000       ; -1.420     ; 2.413      ;
; 16.184 ; LED_D2n~reg0                           ; LED_D2n      ; RClk         ; RClk_virt   ; 20.000       ; -1.406     ; 2.410      ;
; 16.217 ; LED_D4n~reg0                           ; LED_D4n      ; RClk         ; RClk_virt   ; 20.000       ; -1.406     ; 2.377      ;
; 16.222 ; LED_D5n~reg0                           ; LED_D5n      ; RClk         ; RClk_virt   ; 20.000       ; -1.406     ; 2.372      ;
+--------+----------------------------------------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'RClk'                                                                                                                                                      ;
+--------+---------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 6.894  ; WRn                             ; IntControl:inst_IntControl|Int                               ; RClk_virt    ; RClk        ; 20.000       ; 1.291      ; 4.362      ;
; 7.324  ; D[0]                            ; d_s[0]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 1.428      ; 4.136      ;
; 7.423  ; D[4]                            ; tick_int_sw_clr                                              ; RClk_virt    ; RClk        ; 20.000       ; 1.426      ; 4.035      ;
; 7.473  ; IORQn                           ; iorq_s                                                       ; RClk_virt    ; RClk        ; 20.000       ; 1.422      ; 3.981      ;
; 7.516  ; SUPER                           ; super_s                                                      ; RClk_virt    ; RClk        ; 20.000       ; 1.408      ; 3.924      ;
; 7.555  ; D[4]                            ; d_s[4]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 1.430      ; 3.907      ;
; 7.574  ; A[6]                            ; a_s[6]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 1.430      ; 3.888      ;
; 7.588  ; CCTSn                           ; ccts_s                                                       ; RClk_virt    ; RClk        ; 20.000       ; 1.406      ; 3.850      ;
; 7.597  ; ACTSn                           ; acts_s                                                       ; RClk_virt    ; RClk        ; 20.000       ; 1.412      ; 3.847      ;
; 7.604  ; CRxDn                           ; AsyncSer_Rx:inst_Con_Rx|Sync2FF:inst_Sync|meta_reg[0]        ; RClk_virt    ; RClk        ; 20.000       ; 1.412      ; 3.840      ;
; 7.614  ; PROT                            ; prot_s                                                       ; RClk_virt    ; RClk        ; 20.000       ; 1.415      ; 3.833      ;
; 7.618  ; A[4]                            ; a_s[4]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 1.430      ; 3.844      ;
; 7.628  ; NMI_SWITCHn                     ; NMI_Control:inst_NMI_Control|nmi_switch_s                    ; RClk_virt    ; RClk        ; 20.000       ; 1.418      ; 3.822      ;
; 7.650  ; A[0]                            ; a_s[0]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 1.426      ; 3.808      ;
; 7.665  ; A[7]                            ; a_s[7]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 1.430      ; 3.797      ;
; 7.743  ; RESET                           ; Sync2FF:inst_Synch_Rst|meta_reg[0]                           ; RClk_virt    ; RClk        ; 20.000       ; 1.427      ; 3.716      ;
; 7.756  ; D[3]                            ; d_s[3]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 1.433      ; 3.709      ;
; 7.760  ; SPI_MISO                        ; SPI_Master:inst_SPI_Master|Sync2FF:inst_Sync_sda|meta_reg[0] ; RClk_virt    ; RClk        ; 20.000       ; 1.432      ; 3.704      ;
; 7.766  ; ARxDn                           ; AsyncSer_Rx:inst_Aux_Rx|Sync2FF:inst_Sync|meta_reg[0]        ; RClk_virt    ; RClk        ; 20.000       ; 1.412      ; 3.678      ;
; 7.813  ; RTC_SCL                         ; I2C_Master:inst_I2C_Master|Sync2FF:inst_Sync_scl|meta_reg[0] ; RClk_virt    ; RClk        ; 20.000       ; 1.428      ; 3.647      ;
; 7.835  ; A[1]                            ; a_s[1]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 1.430      ; 3.627      ;
; 7.835  ; A[2]                            ; a_s[2]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 1.430      ; 3.627      ;
; 7.835  ; A[5]                            ; a_s[5]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 1.430      ; 3.627      ;
; 7.840  ; MREQn                           ; mreq_s                                                       ; RClk_virt    ; RClk        ; 20.000       ; 1.419      ; 3.611      ;
; 7.840  ; D[5]                            ; d_s[5]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 1.430      ; 3.622      ;
; 7.841  ; D[1]                            ; d_s[1]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 1.430      ; 3.621      ;
; 7.842  ; D[2]                            ; d_s[2]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 1.430      ; 3.620      ;
; 7.857  ; D[6]                            ; d_s[6]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 1.430      ; 3.605      ;
; 7.875  ; WRn                             ; IntControl:inst_IntControl|Int~_Duplicate_1                  ; RClk_virt    ; RClk        ; 20.000       ; 1.426      ; 3.583      ;
; 7.955  ; D[7]                            ; d_s[7]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 1.430      ; 3.507      ;
; 7.957  ; A[3]                            ; a_s[3]                                                       ; RClk_virt    ; RClk        ; 20.000       ; 1.430      ; 3.505      ;
; 8.039  ; RTC_SDA                         ; I2C_Master:inst_I2C_Master|Sync2FF:inst_Sync_sda|meta_reg[0] ; RClk_virt    ; RClk        ; 20.000       ; 1.428      ; 3.421      ;
; 8.137  ; WRn                             ; wr_s                                                         ; RClk_virt    ; RClk        ; 20.000       ; 1.426      ; 3.321      ;
; 8.668  ; RDn                             ; rd_s                                                         ; RClk_virt    ; RClk        ; 20.000       ; 1.420      ; 2.784      ;
; 9.013  ; M1n                             ; m1_s                                                         ; RClk_virt    ; RClk        ; 20.000       ; 1.420      ; 2.439      ;
; 15.990 ; a_s[0]                          ; D[1]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.057     ; 3.915      ;
; 16.048 ; a_s[0]                          ; D[3]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.057     ; 3.857      ;
; 16.048 ; a_s[1]                          ; io_state.ST_IOWW1                                            ; RClk         ; RClk        ; 20.000       ; -0.002     ; 3.982      ;
; 16.051 ; a_s[1]                          ; io_state.ST_IOWR                                             ; RClk         ; RClk        ; 20.000       ; -0.002     ; 3.979      ;
; 16.067 ; a_s[0]                          ; D[2]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.057     ; 3.838      ;
; 16.077 ; a_s[0]                          ; io_state.ST_IOWW1                                            ; RClk         ; RClk        ; 20.000       ; 0.002      ; 3.957      ;
; 16.080 ; a_s[0]                          ; io_state.ST_IOWR                                             ; RClk         ; RClk        ; 20.000       ; 0.002      ; 3.954      ;
; 16.139 ; a_s[1]                          ; D[6]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.064     ; 3.759      ;
; 16.159 ; FIFOs:inst_FIFOs|contents[3][4] ; D[3]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.060     ; 3.743      ;
; 16.184 ; FIFOs:inst_FIFOs|contents[3][1] ; D[3]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.060     ; 3.718      ;
; 16.247 ; FIFOs:inst_FIFOs|contents[3][2] ; D[3]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.060     ; 3.655      ;
; 16.262 ; a_s[3]                          ; D[5]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.061     ; 3.639      ;
; 16.262 ; a_s[3]                          ; D[3]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.061     ; 3.639      ;
; 16.262 ; a_s[3]                          ; D[2]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.061     ; 3.639      ;
; 16.263 ; a_s[0]                          ; D[6]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.060     ; 3.639      ;
; 16.265 ; a_s[3]                          ; D[0]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.061     ; 3.636      ;
; 16.265 ; a_s[3]                          ; D[1]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.061     ; 3.636      ;
; 16.286 ; a_s[4]                          ; io_state.ST_IOWW1                                            ; RClk         ; RClk        ; 20.000       ; -0.002     ; 3.744      ;
; 16.289 ; a_s[4]                          ; io_state.ST_IOWR                                             ; RClk         ; RClk        ; 20.000       ; -0.002     ; 3.741      ;
; 16.306 ; FIFOs:inst_FIFOs|contents[3][0] ; D[3]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.060     ; 3.596      ;
; 16.309 ; FIFOs:inst_FIFOs|contents[3][4] ; D[2]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.060     ; 3.593      ;
; 16.310 ; a_s[1]                          ; D[1]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.061     ; 3.591      ;
; 16.311 ; a_s[7]                          ; io_state.ST_IOWW1                                            ; RClk         ; RClk        ; 20.000       ; -0.002     ; 3.719      ;
; 16.314 ; a_s[7]                          ; io_state.ST_IOWR                                             ; RClk         ; RClk        ; 20.000       ; -0.002     ; 3.716      ;
; 16.314 ; FIFOs:inst_FIFOs|contents[2][5] ; D[2]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.043     ; 3.605      ;
; 16.334 ; FIFOs:inst_FIFOs|contents[3][1] ; D[2]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.060     ; 3.568      ;
; 16.338 ; a_s[5]                          ; io_state.ST_IOWW1                                            ; RClk         ; RClk        ; 20.000       ; -0.002     ; 3.692      ;
; 16.341 ; a_s[5]                          ; io_state.ST_IOWR                                             ; RClk         ; RClk        ; 20.000       ; -0.002     ; 3.689      ;
; 16.362 ; a_s[3]                          ; D[6]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.064     ; 3.536      ;
; 16.363 ; io_state.ST_IOWRWT              ; io_state.ST_IORD                                             ; RClk         ; RClk        ; 20.000       ; 0.000      ; 3.669      ;
; 16.363 ; a_s[6]                          ; io_state.ST_IOWW1                                            ; RClk         ; RClk        ; 20.000       ; -0.002     ; 3.667      ;
; 16.364 ; a_s[3]                          ; D[7]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.062     ; 3.536      ;
; 16.364 ; a_s[3]                          ; D[4]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.062     ; 3.536      ;
; 16.365 ; a_s[3]                          ; io_state.ST_IOWW1                                            ; RClk         ; RClk        ; 20.000       ; -0.002     ; 3.665      ;
; 16.366 ; a_s[3]                          ; D[5]~en                                                      ; RClk         ; RClk        ; 20.000       ; -0.067     ; 3.529      ;
; 16.366 ; a_s[3]                          ; D[3]~en                                                      ; RClk         ; RClk        ; 20.000       ; -0.067     ; 3.529      ;
; 16.366 ; a_s[3]                          ; D[2]~en                                                      ; RClk         ; RClk        ; 20.000       ; -0.067     ; 3.529      ;
; 16.366 ; a_s[6]                          ; io_state.ST_IOWR                                             ; RClk         ; RClk        ; 20.000       ; -0.002     ; 3.664      ;
; 16.367 ; a_s[1]                          ; D[3]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.061     ; 3.534      ;
; 16.368 ; a_s[3]                          ; io_state.ST_IOWR                                             ; RClk         ; RClk        ; 20.000       ; -0.002     ; 3.662      ;
; 16.369 ; a_s[3]                          ; D[0]~en                                                      ; RClk         ; RClk        ; 20.000       ; -0.067     ; 3.526      ;
; 16.369 ; a_s[3]                          ; D[1]~en                                                      ; RClk         ; RClk        ; 20.000       ; -0.067     ; 3.526      ;
; 16.373 ; FIFOs:inst_FIFOs|contents[2][4] ; D[2]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.043     ; 3.546      ;
; 16.387 ; a_s[1]                          ; D[2]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.061     ; 3.514      ;
; 16.387 ; mmap_shadow~17                  ; D[6]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.071     ; 3.504      ;
; 16.397 ; FIFOs:inst_FIFOs|contents[3][2] ; D[2]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.060     ; 3.505      ;
; 16.401 ; a_s[1]                          ; io_state.ST_IORD                                             ; RClk         ; RClk        ; 20.000       ; 0.003      ; 3.634      ;
; 16.406 ; FIFOs:inst_FIFOs|contents[1][4] ; D[1]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.037     ; 3.519      ;
; 16.413 ; FIFOs:inst_FIFOs|contents[0][1] ; FIFOs:inst_FIFOs|state.ST_WRITE                              ; RClk         ; RClk        ; 20.000       ; -0.014     ; 3.605      ;
; 16.414 ; FIFOs:inst_FIFOs|contents[0][0] ; FIFOs:inst_FIFOs|state.ST_WRITE                              ; RClk         ; RClk        ; 20.000       ; -0.014     ; 3.604      ;
; 16.420 ; FIFOs:inst_FIFOs|contents[0][1] ; FIFOs:inst_FIFOs|state.ST_IDLE                               ; RClk         ; RClk        ; 20.000       ; -0.014     ; 3.598      ;
; 16.421 ; FIFOs:inst_FIFOs|contents[0][0] ; FIFOs:inst_FIFOs|state.ST_IDLE                               ; RClk         ; RClk        ; 20.000       ; -0.014     ; 3.597      ;
; 16.424 ; FIFOs:inst_FIFOs|contents[1][4] ; D[2]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.037     ; 3.501      ;
; 16.424 ; a_s[2]                          ; io_state.ST_IOWW1                                            ; RClk         ; RClk        ; 20.000       ; -0.002     ; 3.606      ;
; 16.427 ; a_s[2]                          ; io_state.ST_IOWR                                             ; RClk         ; RClk        ; 20.000       ; -0.002     ; 3.603      ;
; 16.430 ; a_s[0]                          ; io_state.ST_IORD                                             ; RClk         ; RClk        ; 20.000       ; 0.007      ; 3.609      ;
; 16.446 ; FIFOs:inst_FIFOs|contents[0][1] ; FIFOs:inst_FIFOs|op_fifo[0]                                  ; RClk         ; RClk        ; 20.000       ; 0.003      ; 3.589      ;
; 16.446 ; FIFOs:inst_FIFOs|contents[0][1] ; FIFOs:inst_FIFOs|op_fifo[1]                                  ; RClk         ; RClk        ; 20.000       ; 0.003      ; 3.589      ;
; 16.447 ; FIFOs:inst_FIFOs|contents[0][0] ; FIFOs:inst_FIFOs|op_fifo[0]                                  ; RClk         ; RClk        ; 20.000       ; 0.003      ; 3.588      ;
; 16.447 ; FIFOs:inst_FIFOs|contents[0][0] ; FIFOs:inst_FIFOs|op_fifo[1]                                  ; RClk         ; RClk        ; 20.000       ; 0.003      ; 3.588      ;
; 16.456 ; FIFOs:inst_FIFOs|contents[3][0] ; D[2]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.060     ; 3.446      ;
; 16.466 ; a_s[3]                          ; D[6]~en                                                      ; RClk         ; RClk        ; 20.000       ; -0.070     ; 3.426      ;
; 16.467 ; io_state.ST_IOWR_AUX            ; io_state.ST_IORD                                             ; RClk         ; RClk        ; 20.000       ; 0.000      ; 3.565      ;
; 16.467 ; FIFOs:inst_FIFOs|contents[1][2] ; D[1]~reg0                                                    ; RClk         ; RClk        ; 20.000       ; -0.037     ; 3.458      ;
; 16.468 ; a_s[3]                          ; D[7]~en                                                      ; RClk         ; RClk        ; 20.000       ; -0.068     ; 3.426      ;
+--------+---------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'RClk'                                                                                                                                                                         ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; AsyncSer_Tx:inst_Aux_Tx|br_div[0]                       ; AsyncSer_Tx:inst_Aux_Tx|br_div[0]                       ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Tx:inst_Aux_Tx|br_div[1]                       ; AsyncSer_Tx:inst_Aux_Tx|br_div[1]                       ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Tx:inst_Aux_Tx|br_div[2]                       ; AsyncSer_Tx:inst_Aux_Tx|br_div[2]                       ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; io_state.ST_IORD                                        ; io_state.ST_IORD                                        ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; io_state.ST_IDLE                                        ; io_state.ST_IDLE                                        ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFOs:inst_FIFOs|RdAck[3]                               ; FIFOs:inst_FIFOs|RdAck[3]                               ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFOs:inst_FIFOs|WrAck[2]                               ; FIFOs:inst_FIFOs|WrAck[2]                               ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFOs:inst_FIFOs|WrAck[0]                               ; FIFOs:inst_FIFOs|WrAck[0]                               ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; crc_strb                                                ; crc_strb                                                ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CRC16_XModem:inst_CRC16_XModem|state.ST_DATA            ; CRC16_XModem:inst_CRC16_XModem|state.ST_DATA            ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CRC16_XModem:inst_CRC16_XModem|bit_count[0]             ; CRC16_XModem:inst_CRC16_XModem|bit_count[0]             ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CRC16_XModem:inst_CRC16_XModem|bit_count[2]             ; CRC16_XModem:inst_CRC16_XModem|bit_count[2]             ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CRC16_XModem:inst_CRC16_XModem|bit_count[1]             ; CRC16_XModem:inst_CRC16_XModem|bit_count[1]             ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CRC16_XModem:inst_CRC16_XModem|state.ST_DONE            ; CRC16_XModem:inst_CRC16_XModem|state.ST_DONE            ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; crc_set_high                                            ; crc_set_high                                            ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; crc_set_low                                             ; crc_set_low                                             ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFOs:inst_FIFOs|RdAck[1]                               ; FIFOs:inst_FIFOs|RdAck[1]                               ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; io_state.ST_DONE                                        ; io_state.ST_DONE                                        ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Master:inst_SPI_Master|state.ST_TX                  ; SPI_Master:inst_SPI_Master|state.ST_TX                  ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Master:inst_SPI_Master|state.ST_IDLE                ; SPI_Master:inst_SPI_Master|state.ST_IDLE                ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NMI_Control:inst_NMI_Control|bus_state.BST_MWR          ; NMI_Control:inst_NMI_Control|bus_state.BST_MWR          ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NMI_Control:inst_NMI_Control|cyc_timer[1]               ; NMI_Control:inst_NMI_Control|cyc_timer[1]               ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NMI_Control:inst_NMI_Control|cyc_timer[0]               ; NMI_Control:inst_NMI_Control|cyc_timer[0]               ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NMI_Control:inst_NMI_Control|nmi_prot_viol              ; NMI_Control:inst_NMI_Control|nmi_prot_viol              ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NMI_Control:inst_NMI_Control|nmi_reasons[1]             ; NMI_Control:inst_NMI_Control|nmi_reasons[1]             ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; mmap_arm                                                ; mmap_arm                                                ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NMI_Control:inst_NMI_Control|mapa_state.MST_ARM         ; NMI_Control:inst_NMI_Control|mapa_state.MST_ARM         ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NMI_Control:inst_NMI_Control|mmap_arm_counter[0]        ; NMI_Control:inst_NMI_Control|mmap_arm_counter[0]        ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NMI_Control:inst_NMI_Control|mmap_arm_counter[1]        ; NMI_Control:inst_NMI_Control|mmap_arm_counter[1]        ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NMI_Control:inst_NMI_Control|mmap_arm_counter[2]        ; NMI_Control:inst_NMI_Control|mmap_arm_counter[2]        ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NMI_Control:inst_NMI_Control|mmap_arm_counter[3]        ; NMI_Control:inst_NMI_Control|mmap_arm_counter[3]        ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NMI_Control:inst_NMI_Control|mapa_state.MST_END         ; NMI_Control:inst_NMI_Control|mapa_state.MST_END         ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NMI_Control:inst_NMI_Control|mapa_state.MST_IDLE        ; NMI_Control:inst_NMI_Control|mapa_state.MST_IDLE        ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Timing:inst_Timing|count_1us[1]                         ; Timing:inst_Timing|count_1us[1]                         ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Timing:inst_Timing|Strb_I2C                             ; Timing:inst_Timing|Strb_I2C                             ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NMI_Control:inst_NMI_Control|nmi_reasons[2]             ; NMI_Control:inst_NMI_Control|nmi_reasons[2]             ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CRC16_XModem:inst_CRC16_XModem|data_reg[0]              ; CRC16_XModem:inst_CRC16_XModem|data_reg[0]              ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_tx_ackn                                             ; i2c_tx_ackn                                             ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_Master:inst_I2C_Master|bit_count[0]                 ; I2C_Master:inst_I2C_Master|bit_count[0]                 ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_Master:inst_I2C_Master|bit_count[1]                 ; I2C_Master:inst_I2C_Master|bit_count[1]                 ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_Master:inst_I2C_Master|bit_count[2]                 ; I2C_Master:inst_I2C_Master|bit_count[2]                 ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_Master:inst_I2C_Master|bit_count[3]                 ; I2C_Master:inst_I2C_Master|bit_count[3]                 ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_Master:inst_I2C_Master|state.ST_STOP2               ; I2C_Master:inst_I2C_Master|state.ST_STOP2               ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_Master:inst_I2C_Master|state.ST_START               ; I2C_Master:inst_I2C_Master|state.ST_START               ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_Master:inst_I2C_Master|state.ST_START3              ; I2C_Master:inst_I2C_Master|state.ST_START3              ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_Master:inst_I2C_Master|state.ST_STOP                ; I2C_Master:inst_I2C_Master|state.ST_STOP                ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_Master:inst_I2C_Master|I2C_SDA~en                   ; I2C_Master:inst_I2C_Master|I2C_SDA~en                   ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_Master:inst_I2C_Master|state.ST_TX                  ; I2C_Master:inst_I2C_Master|state.ST_TX                  ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_Master:inst_I2C_Master|state.ST_IDLE                ; I2C_Master:inst_I2C_Master|state.ST_IDLE                ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_Master:inst_I2C_Master|state.ST_TXDN                ; I2C_Master:inst_I2C_Master|state.ST_TXDN                ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_Master:inst_I2C_Master|I2C_SCL~en                   ; I2C_Master:inst_I2C_Master|I2C_SCL~en                   ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_Master:inst_I2C_Master|state.ST_DATA3               ; I2C_Master:inst_I2C_Master|state.ST_DATA3               ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NMI_Control:inst_NMI_Control|nmi_reasons[3]             ; NMI_Control:inst_NMI_Control|nmi_reasons[3]             ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|avg[2]     ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|avg[2]     ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|avg[1]     ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|avg[1]     ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|avg[0]     ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|avg[0]     ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|output_int ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|output_int ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Rx:inst_Aux_Rx|bit_count[0]                    ; AsyncSer_Rx:inst_Aux_Rx|bit_count[0]                    ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Rx:inst_Aux_Rx|bit_count[1]                    ; AsyncSer_Rx:inst_Aux_Rx|bit_count[1]                    ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Rx:inst_Aux_Rx|bit_count[2]                    ; AsyncSer_Rx:inst_Aux_Rx|bit_count[2]                    ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Rx:inst_Aux_Rx|state.ST_WTACK                  ; AsyncSer_Rx:inst_Aux_Rx|state.ST_WTACK                  ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Rx:inst_Aux_Rx|state.ST_START                  ; AsyncSer_Rx:inst_Aux_Rx|state.ST_START                  ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Rx:inst_Aux_Rx|state.ST_DATA                   ; AsyncSer_Rx:inst_Aux_Rx|state.ST_DATA                   ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Rx:inst_Aux_Rx|state.ST_IDLE                   ; AsyncSer_Rx:inst_Aux_Rx|state.ST_IDLE                   ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Rx:inst_Aux_Rx|bd_div[0]                       ; AsyncSer_Rx:inst_Aux_Rx|bd_div[0]                       ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Rx:inst_Aux_Rx|bd_div[1]                       ; AsyncSer_Rx:inst_Aux_Rx|bd_div[1]                       ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Rx:inst_Aux_Rx|bd_div[2]                       ; AsyncSer_Rx:inst_Aux_Rx|bd_div[2]                       ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Rx:inst_Aux_Rx|FrameErr                        ; AsyncSer_Rx:inst_Aux_Rx|FrameErr                        ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Rx:inst_Con_Rx|DeNoise:inst_DeNoise|avg[1]     ; AsyncSer_Rx:inst_Con_Rx|DeNoise:inst_DeNoise|avg[1]     ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Rx:inst_Con_Rx|DeNoise:inst_DeNoise|avg[2]     ; AsyncSer_Rx:inst_Con_Rx|DeNoise:inst_DeNoise|avg[2]     ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Rx:inst_Con_Rx|DeNoise:inst_DeNoise|avg[0]     ; AsyncSer_Rx:inst_Con_Rx|DeNoise:inst_DeNoise|avg[0]     ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Rx:inst_Con_Rx|DeNoise:inst_DeNoise|output_int ; AsyncSer_Rx:inst_Con_Rx|DeNoise:inst_DeNoise|output_int ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Rx:inst_Con_Rx|bit_count[1]                    ; AsyncSer_Rx:inst_Con_Rx|bit_count[1]                    ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Rx:inst_Con_Rx|bit_count[2]                    ; AsyncSer_Rx:inst_Con_Rx|bit_count[2]                    ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Rx:inst_Con_Rx|bit_count[0]                    ; AsyncSer_Rx:inst_Con_Rx|bit_count[0]                    ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Rx:inst_Con_Rx|state.ST_DATA                   ; AsyncSer_Rx:inst_Con_Rx|state.ST_DATA                   ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Rx:inst_Con_Rx|state.ST_WTACK                  ; AsyncSer_Rx:inst_Con_Rx|state.ST_WTACK                  ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Rx:inst_Con_Rx|Rx_Ready                        ; AsyncSer_Rx:inst_Con_Rx|Rx_Ready                        ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFOs:inst_FIFOs|WrAck[1]                               ; FIFOs:inst_FIFOs|WrAck[1]                               ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Rx:inst_Con_Rx|state.ST_START                  ; AsyncSer_Rx:inst_Con_Rx|state.ST_START                  ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Rx:inst_Con_Rx|state.ST_IDLE                   ; AsyncSer_Rx:inst_Con_Rx|state.ST_IDLE                   ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Rx:inst_Con_Rx|bd_div[0]                       ; AsyncSer_Rx:inst_Con_Rx|bd_div[0]                       ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Rx:inst_Con_Rx|bd_div[1]                       ; AsyncSer_Rx:inst_Con_Rx|bd_div[1]                       ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Rx:inst_Con_Rx|bd_div[2]                       ; AsyncSer_Rx:inst_Con_Rx|bd_div[2]                       ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Rx:inst_Con_Rx|FrameErr                        ; AsyncSer_Rx:inst_Con_Rx|FrameErr                        ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NMI_Control:inst_NMI_Control|mmap_on_nmi                ; NMI_Control:inst_NMI_Control|mmap_on_nmi                ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Timing:inst_Timing|Strb_1ms                             ; Timing:inst_Timing|Strb_1ms                             ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tick_strb                                               ; tick_strb                                               ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tick_int_sw_clr                                         ; tick_int_sw_clr                                         ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IntControl:inst_IntControl|Service[4]                   ; IntControl:inst_IntControl|Service[4]                   ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tick_int_req                                            ; tick_int_req                                            ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Master:inst_SPI_Master|Busy                         ; SPI_Master:inst_SPI_Master|Busy                         ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFOs:inst_FIFOs|rd_ptr[3][0]                           ; FIFOs:inst_FIFOs|rd_ptr[3][0]                           ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFOs:inst_FIFOs|rd_ptr[0][0]                           ; FIFOs:inst_FIFOs|rd_ptr[0][0]                           ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Tx:inst_Aux_Tx|state.ST_DATA                   ; AsyncSer_Tx:inst_Aux_Tx|state.ST_DATA                   ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFOs:inst_FIFOs|RdAck[2]                               ; FIFOs:inst_FIFOs|RdAck[2]                               ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Tx:inst_Aux_Tx|state.ST_START                  ; AsyncSer_Tx:inst_Aux_Tx|state.ST_START                  ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Tx:inst_Aux_Tx|bit_count[0]                    ; AsyncSer_Tx:inst_Aux_Tx|bit_count[0]                    ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Tx:inst_Aux_Tx|bit_count[1]                    ; AsyncSer_Tx:inst_Aux_Tx|bit_count[1]                    ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AsyncSer_Tx:inst_Aux_Tx|bit_count[2]                    ; AsyncSer_Tx:inst_Aux_Tx|bit_count[2]                    ; RClk         ; RClk        ; 0.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'RClk_virt'                                                                                                        ;
+-------+----------------------------------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+--------------+--------------+-------------+--------------+------------+------------+
; 3.153 ; D[6]~reg0                              ; D[6]         ; RClk         ; RClk_virt   ; 0.000        ; -1.366     ; 1.787      ;
; 3.155 ; D[7]~reg0                              ; D[7]         ; RClk         ; RClk_virt   ; 0.000        ; -1.368     ; 1.787      ;
; 3.165 ; D[4]~reg0                              ; D[4]         ; RClk         ; RClk_virt   ; 0.000        ; -1.368     ; 1.797      ;
; 3.166 ; D[0]~reg0                              ; D[0]         ; RClk         ; RClk_virt   ; 0.000        ; -1.369     ; 1.797      ;
; 3.166 ; D[1]~reg0                              ; D[1]         ; RClk         ; RClk_virt   ; 0.000        ; -1.369     ; 1.797      ;
; 3.166 ; D[2]~reg0                              ; D[2]         ; RClk         ; RClk_virt   ; 0.000        ; -1.369     ; 1.797      ;
; 3.166 ; D[3]~reg0                              ; D[3]         ; RClk         ; RClk_virt   ; 0.000        ; -1.369     ; 1.797      ;
; 3.166 ; D[5]~reg0                              ; D[5]         ; RClk         ; RClk_virt   ; 0.000        ; -1.369     ; 1.797      ;
; 3.171 ; D[6]~en                                ; D[6]         ; RClk         ; RClk_virt   ; 0.000        ; -1.360     ; 1.811      ;
; 3.173 ; D[7]~en                                ; D[7]         ; RClk         ; RClk_virt   ; 0.000        ; -1.362     ; 1.811      ;
; 3.183 ; D[4]~en                                ; D[4]         ; RClk         ; RClk_virt   ; 0.000        ; -1.362     ; 1.821      ;
; 3.184 ; D[0]~en                                ; D[0]         ; RClk         ; RClk_virt   ; 0.000        ; -1.363     ; 1.821      ;
; 3.184 ; D[1]~en                                ; D[1]         ; RClk         ; RClk_virt   ; 0.000        ; -1.363     ; 1.821      ;
; 3.184 ; D[2]~en                                ; D[2]         ; RClk         ; RClk_virt   ; 0.000        ; -1.363     ; 1.821      ;
; 3.184 ; D[3]~en                                ; D[3]         ; RClk         ; RClk_virt   ; 0.000        ; -1.363     ; 1.821      ;
; 3.184 ; D[5]~en                                ; D[5]         ; RClk         ; RClk_virt   ; 0.000        ; -1.363     ; 1.821      ;
; 3.191 ; IOWAITn~reg0                           ; IOWAITn      ; RClk         ; RClk_virt   ; 0.000        ; -1.270     ; 1.921      ;
; 3.202 ; NMI_Control:inst_NMI_Control|nmi_out   ; NMI          ; RClk         ; RClk_virt   ; 0.000        ; -1.291     ; 1.911      ;
; 3.212 ; IntControl:inst_IntControl|Int         ; INT          ; RClk         ; RClk_virt   ; 0.000        ; -1.291     ; 1.921      ;
; 3.700 ; M1n                                    ; MMAP_ENn     ; RClk_virt    ; RClk_virt   ; 0.000        ; 0.000      ; 3.700      ;
; 3.778 ; LED_D5n~reg0                           ; LED_D5n      ; RClk         ; RClk_virt   ; 0.000        ; -1.406     ; 2.372      ;
; 3.783 ; LED_D4n~reg0                           ; LED_D4n      ; RClk         ; RClk_virt   ; 0.000        ; -1.406     ; 2.377      ;
; 3.816 ; LED_D2n~reg0                           ; LED_D2n      ; RClk         ; RClk_virt   ; 0.000        ; -1.406     ; 2.410      ;
; 3.833 ; NMI_Control:inst_NMI_Control|svc_state ; MMAP_ENn     ; RClk         ; RClk_virt   ; 0.000        ; -1.420     ; 2.413      ;
; 3.886 ; OutExpander:inst_OutExpander|OX_SRCLK  ; OX_SRCLK     ; RClk         ; RClk_virt   ; 0.000        ; -1.413     ; 2.473      ;
; 3.891 ; SPI_Master:inst_SPI_Master|SPI_SCLK    ; SPI_SCLK     ; RClk         ; RClk_virt   ; 0.000        ; -1.432     ; 2.459      ;
; 3.898 ; OutExpander:inst_OutExpander|OX_DATA   ; OX_DATA      ; RClk         ; RClk_virt   ; 0.000        ; -1.413     ; 2.485      ;
; 3.902 ; I2C_Master:inst_I2C_Master|I2C_SDA~en  ; RTC_SDA      ; RClk         ; RClk_virt   ; 0.000        ; -1.436     ; 2.466      ;
; 3.919 ; OutExpander:inst_OutExpander|OX_RCLK   ; OX_RCLK      ; RClk         ; RClk_virt   ; 0.000        ; -1.413     ; 2.506      ;
; 3.927 ; MMAP_IO_SELn~reg0                      ; MMAP_IO_SELn ; RClk         ; RClk_virt   ; 0.000        ; -1.426     ; 2.501      ;
; 3.951 ; PNL_DAT_RDn~reg0                       ; PNL_DAT_RDn  ; RClk         ; RClk_virt   ; 0.000        ; -1.426     ; 2.525      ;
; 4.015 ; I2C_Master:inst_I2C_Master|I2C_SCL~en  ; RTC_SCL      ; RClk         ; RClk_virt   ; 0.000        ; -1.436     ; 2.579      ;
; 4.028 ; RDn                                    ; MMAP_ENn     ; RClk_virt    ; RClk_virt   ; 0.000        ; 0.000      ; 4.028      ;
; 4.031 ; spi_mc_ss                              ; SPI_CSn      ; RClk         ; RClk_virt   ; 0.000        ; -1.412     ; 2.619      ;
; 4.054 ; SPI_Master:inst_SPI_Master|SPI_MOSI    ; SPI_MOSI     ; RClk         ; RClk_virt   ; 0.000        ; -1.432     ; 2.622      ;
; 4.105 ; AsyncSer_Tx:inst_Aux_Tx|TxD            ; ATxDn        ; RClk         ; RClk_virt   ; 0.000        ; -1.410     ; 2.695      ;
; 4.336 ; AsyncSer_Tx:inst_Con_Tx|TxD            ; CTxDn        ; RClk         ; RClk_virt   ; 0.000        ; -1.432     ; 2.904      ;
; 4.448 ; ctrl_mmap_en                           ; MMAP_ENn     ; RClk         ; RClk_virt   ; 0.000        ; -1.418     ; 3.030      ;
; 4.604 ; FIFOs:inst_FIFOs|contents[3][5]        ; ARTSn        ; RClk         ; RClk_virt   ; 0.000        ; -1.429     ; 3.175      ;
; 4.634 ; FIFOs:inst_FIFOs|contents[3][4]        ; ARTSn        ; RClk         ; RClk_virt   ; 0.000        ; -1.429     ; 3.205      ;
; 4.648 ; FIFOs:inst_FIFOs|contents[1][5]        ; CRTSn        ; RClk         ; RClk_virt   ; 0.000        ; -1.406     ; 3.242      ;
; 4.701 ; FIFOs:inst_FIFOs|contents[1][4]        ; CRTSn        ; RClk         ; RClk_virt   ; 0.000        ; -1.406     ; 3.295      ;
+-------+----------------------------------------+--------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'RClk'                                                                                                                                        ;
+--------+----------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.777 ; Sync2FF:inst_Synch_Rst|Output[0] ; IOWAITn~reg0                                     ; RClk         ; RClk        ; 20.000       ; -0.157     ; 2.031      ;
; 17.778 ; Sync2FF:inst_Synch_Rst|Output[0] ; IntControl:inst_IntControl|Int                   ; RClk         ; RClk        ; 20.000       ; -0.136     ; 2.051      ;
; 17.778 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|nmi_out             ; RClk         ; RClk        ; 20.000       ; -0.136     ; 2.051      ;
; 17.806 ; Sync2FF:inst_Synch_Rst|Output[0] ; D[5]~en                                          ; RClk         ; RClk        ; 20.000       ; -0.064     ; 2.092      ;
; 17.806 ; Sync2FF:inst_Synch_Rst|Output[0] ; D[3]~en                                          ; RClk         ; RClk        ; 20.000       ; -0.064     ; 2.092      ;
; 17.806 ; Sync2FF:inst_Synch_Rst|Output[0] ; D[2]~en                                          ; RClk         ; RClk        ; 20.000       ; -0.064     ; 2.092      ;
; 17.808 ; Sync2FF:inst_Synch_Rst|Output[0] ; D[0]~en                                          ; RClk         ; RClk        ; 20.000       ; -0.064     ; 2.090      ;
; 17.808 ; Sync2FF:inst_Synch_Rst|Output[0] ; D[7]~en                                          ; RClk         ; RClk        ; 20.000       ; -0.065     ; 2.089      ;
; 17.808 ; Sync2FF:inst_Synch_Rst|Output[0] ; D[4]~en                                          ; RClk         ; RClk        ; 20.000       ; -0.065     ; 2.089      ;
; 17.808 ; Sync2FF:inst_Synch_Rst|Output[0] ; D[1]~en                                          ; RClk         ; RClk        ; 20.000       ; -0.064     ; 2.090      ;
; 17.808 ; Sync2FF:inst_Synch_Rst|Output[0] ; D[6]~en                                          ; RClk         ; RClk        ; 20.000       ; -0.067     ; 2.087      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[1][0]                  ; RClk         ; RClk        ; 20.000       ; -0.021     ; 1.941      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[0][0]                  ; RClk         ; RClk        ; 20.000       ; -0.006     ; 1.956      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[0][1]                  ; RClk         ; RClk        ; 20.000       ; -0.006     ; 1.956      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[0][2]                  ; RClk         ; RClk        ; 20.000       ; -0.006     ; 1.956      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[0][3]                  ; RClk         ; RClk        ; 20.000       ; -0.006     ; 1.956      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[0][4]                  ; RClk         ; RClk        ; 20.000       ; -0.006     ; 1.956      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[0]                  ; RClk         ; RClk        ; 20.000       ; 0.004      ; 1.966      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[1]                  ; RClk         ; RClk        ; 20.000       ; 0.004      ; 1.966      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[2]                  ; RClk         ; RClk        ; 20.000       ; 0.004      ; 1.966      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[3]                  ; RClk         ; RClk        ; 20.000       ; 0.004      ; 1.966      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[4]                  ; RClk         ; RClk        ; 20.000       ; 0.004      ; 1.966      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[5]                  ; RClk         ; RClk        ; 20.000       ; 0.004      ; 1.966      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[6]                  ; RClk         ; RClk        ; 20.000       ; 0.004      ; 1.966      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[7]                  ; RClk         ; RClk        ; 20.000       ; 0.003      ; 1.965      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[8]                  ; RClk         ; RClk        ; 20.000       ; 0.004      ; 1.966      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[9]                  ; RClk         ; RClk        ; 20.000       ; 0.003      ; 1.965      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|Strb_Con                      ; RClk         ; RClk        ; 20.000       ; 0.004      ; 1.966      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; AsyncSer_Tx:inst_Aux_Tx|br_div[0]                ; RClk         ; RClk        ; 20.000       ; -0.015     ; 1.947      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; AsyncSer_Tx:inst_Aux_Tx|br_div[1]                ; RClk         ; RClk        ; 20.000       ; -0.015     ; 1.947      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; AsyncSer_Tx:inst_Aux_Tx|br_div[2]                ; RClk         ; RClk        ; 20.000       ; -0.015     ; 1.947      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[1][5]                  ; RClk         ; RClk        ; 20.000       ; -0.021     ; 1.941      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[1][2]                  ; RClk         ; RClk        ; 20.000       ; -0.021     ; 1.941      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[3][0]                  ; RClk         ; RClk        ; 20.000       ; 0.002      ; 1.964      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[3][1]                  ; RClk         ; RClk        ; 20.000       ; 0.002      ; 1.964      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[3][2]                  ; RClk         ; RClk        ; 20.000       ; 0.002      ; 1.964      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[3][4]                  ; RClk         ; RClk        ; 20.000       ; 0.002      ; 1.964      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[3][5]                  ; RClk         ; RClk        ; 20.000       ; 0.002      ; 1.964      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|bus_state.BST_IO2   ; RClk         ; RClk        ; 20.000       ; 0.005      ; 1.967      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|bus_state.BST_MEM1  ; RClk         ; RClk        ; 20.000       ; 0.006      ; 1.968      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|bus_state.BST_MEM2  ; RClk         ; RClk        ; 20.000       ; 0.006      ; 1.968      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|bus_state.BST_IN    ; RClk         ; RClk        ; 20.000       ; 0.005      ; 1.967      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|bus_state.BST_OUT   ; RClk         ; RClk        ; 20.000       ; 0.005      ; 1.967      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; io_state.ST_IORD                                 ; RClk         ; RClk        ; 20.000       ; 0.006      ; 1.968      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; io_state.ST_IDLE                                 ; RClk         ; RClk        ; 20.000       ; 0.006      ; 1.968      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|RdAck[3]                        ; RClk         ; RClk        ; 20.000       ; -0.015     ; 1.947      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; io_state.ST_IOWR_CON                             ; RClk         ; RClk        ; 20.000       ; 0.006      ; 1.968      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|WrAck[2]                        ; RClk         ; RClk        ; 20.000       ; -0.019     ; 1.943      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; io_state.ST_IOWR_AUX                             ; RClk         ; RClk        ; 20.000       ; 0.006      ; 1.968      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|WrAck[0]                        ; RClk         ; RClk        ; 20.000       ; -0.019     ; 1.943      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; crc_strb                                         ; RClk         ; RClk        ; 20.000       ; -0.002     ; 1.960      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; CRC16_XModem:inst_CRC16_XModem|state.ST_DATA     ; RClk         ; RClk        ; 20.000       ; 0.009      ; 1.971      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; CRC16_XModem:inst_CRC16_XModem|bit_count[0]      ; RClk         ; RClk        ; 20.000       ; 0.009      ; 1.971      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; CRC16_XModem:inst_CRC16_XModem|bit_count[2]      ; RClk         ; RClk        ; 20.000       ; 0.009      ; 1.971      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; CRC16_XModem:inst_CRC16_XModem|bit_count[1]      ; RClk         ; RClk        ; 20.000       ; 0.009      ; 1.971      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; CRC16_XModem:inst_CRC16_XModem|state.ST_DONE     ; RClk         ; RClk        ; 20.000       ; 0.009      ; 1.971      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; crc_set_high                                     ; RClk         ; RClk        ; 20.000       ; -0.002     ; 1.960      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; crc_set_low                                      ; RClk         ; RClk        ; 20.000       ; -0.002     ; 1.960      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; CRC16_XModem:inst_CRC16_XModem|state.ST_IDLE     ; RClk         ; RClk        ; 20.000       ; -0.002     ; 1.960      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; CRC16_XModem:inst_CRC16_XModem|Busy              ; RClk         ; RClk        ; 20.000       ; -0.002     ; 1.960      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; int_ack                                          ; RClk         ; RClk        ; 20.000       ; -0.001     ; 1.961      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; IntControl:inst_IntControl|state                 ; RClk         ; RClk        ; 20.000       ; -0.005     ; 1.957      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; IntControl:inst_IntControl|VecValid              ; RClk         ; RClk        ; 20.000       ; -0.005     ; 1.957      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; io_state.ST_INTACK                               ; RClk         ; RClk        ; 20.000       ; 0.006      ; 1.968      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|RdAck[1]                        ; RClk         ; RClk        ; 20.000       ; -0.015     ; 1.947      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; io_state.ST_DONE                                 ; RClk         ; RClk        ; 20.000       ; 0.001      ; 1.963      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|count_spi[0]          ; RClk         ; RClk        ; 20.000       ; 0.005      ; 1.967      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|count_spi[1]          ; RClk         ; RClk        ; 20.000       ; 0.005      ; 1.967      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|count_spi[2]          ; RClk         ; RClk        ; 20.000       ; 0.005      ; 1.967      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|count_spi[3]          ; RClk         ; RClk        ; 20.000       ; 0.005      ; 1.967      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|count_spi[4]          ; RClk         ; RClk        ; 20.000       ; 0.005      ; 1.967      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|count_spi[5]          ; RClk         ; RClk        ; 20.000       ; 0.005      ; 1.967      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; spi_fast_mode                                    ; RClk         ; RClk        ; 20.000       ; -0.015     ; 1.947      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|tstrb                 ; RClk         ; RClk        ; 20.000       ; 0.005      ; 1.967      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; spi_tx_strb                                      ; RClk         ; RClk        ; 20.000       ; -0.001     ; 1.961      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|state.ST_TX           ; RClk         ; RClk        ; 20.000       ; 0.005      ; 1.967      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|state.ST_DATA         ; RClk         ; RClk        ; 20.000       ; 0.005      ; 1.967      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|bit_count[0]          ; RClk         ; RClk        ; 20.000       ; -0.003     ; 1.959      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|bit_count[1]          ; RClk         ; RClk        ; 20.000       ; -0.003     ; 1.959      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|bit_count[2]          ; RClk         ; RClk        ; 20.000       ; -0.003     ; 1.959      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|bit_count[3]          ; RClk         ; RClk        ; 20.000       ; -0.003     ; 1.959      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|state.ST_TXDN         ; RClk         ; RClk        ; 20.000       ; 0.005      ; 1.967      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|state.ST_IDLE         ; RClk         ; RClk        ; 20.000       ; -0.003     ; 1.959      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[2][1]                  ; RClk         ; RClk        ; 20.000       ; -0.015     ; 1.947      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[2][2]                  ; RClk         ; RClk        ; 20.000       ; -0.015     ; 1.947      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[2][3]                  ; RClk         ; RClk        ; 20.000       ; -0.015     ; 1.947      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[2][4]                  ; RClk         ; RClk        ; 20.000       ; -0.015     ; 1.947      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[2][5]                  ; RClk         ; RClk        ; 20.000       ; -0.015     ; 1.947      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; int_enables[3]                                   ; RClk         ; RClk        ; 20.000       ; -0.003     ; 1.959      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|bus_state.BST_MWR   ; RClk         ; RClk        ; 20.000       ; -0.007     ; 1.955      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|cyc_timer[1]        ; RClk         ; RClk        ; 20.000       ; -0.012     ; 1.950      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|cyc_timer[0]        ; RClk         ; RClk        ; 20.000       ; -0.012     ; 1.950      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|nmi_prot_viol       ; RClk         ; RClk        ; 20.000       ; -0.012     ; 1.950      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; nmi_reasons_clr[1]                               ; RClk         ; RClk        ; 20.000       ; -0.011     ; 1.951      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|nmi_reasons[1]      ; RClk         ; RClk        ; 20.000       ; 0.002      ; 1.964      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; mmap_arm                                         ; RClk         ; RClk        ; 20.000       ; -0.002     ; 1.960      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|mapa_state.MST_ARM  ; RClk         ; RClk        ; 20.000       ; -0.015     ; 1.947      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|mmap_arm_counter[0] ; RClk         ; RClk        ; 20.000       ; -0.015     ; 1.947      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|mmap_arm_counter[1] ; RClk         ; RClk        ; 20.000       ; -0.015     ; 1.947      ;
; 18.070 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|mmap_arm_counter[2] ; RClk         ; RClk        ; 20.000       ; -0.015     ; 1.947      ;
+--------+----------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'RClk'                                                                                                                                        ;
+-------+----------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[1][0]                  ; RClk         ; RClk        ; 0.000        ; -0.021     ; 1.941      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[0][0]                  ; RClk         ; RClk        ; 0.000        ; -0.006     ; 1.956      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[0][1]                  ; RClk         ; RClk        ; 0.000        ; -0.006     ; 1.956      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[0][2]                  ; RClk         ; RClk        ; 0.000        ; -0.006     ; 1.956      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[0][3]                  ; RClk         ; RClk        ; 0.000        ; -0.006     ; 1.956      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[0][4]                  ; RClk         ; RClk        ; 0.000        ; -0.006     ; 1.956      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[0]                  ; RClk         ; RClk        ; 0.000        ; 0.004      ; 1.966      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[1]                  ; RClk         ; RClk        ; 0.000        ; 0.004      ; 1.966      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[2]                  ; RClk         ; RClk        ; 0.000        ; 0.004      ; 1.966      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[3]                  ; RClk         ; RClk        ; 0.000        ; 0.004      ; 1.966      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[4]                  ; RClk         ; RClk        ; 0.000        ; 0.004      ; 1.966      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[5]                  ; RClk         ; RClk        ; 0.000        ; 0.004      ; 1.966      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[6]                  ; RClk         ; RClk        ; 0.000        ; 0.004      ; 1.966      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[7]                  ; RClk         ; RClk        ; 0.000        ; 0.003      ; 1.965      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[8]                  ; RClk         ; RClk        ; 0.000        ; 0.004      ; 1.966      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_con[9]                  ; RClk         ; RClk        ; 0.000        ; 0.003      ; 1.965      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|Strb_Con                      ; RClk         ; RClk        ; 0.000        ; 0.004      ; 1.966      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; AsyncSer_Tx:inst_Aux_Tx|br_div[0]                ; RClk         ; RClk        ; 0.000        ; -0.015     ; 1.947      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; AsyncSer_Tx:inst_Aux_Tx|br_div[1]                ; RClk         ; RClk        ; 0.000        ; -0.015     ; 1.947      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; AsyncSer_Tx:inst_Aux_Tx|br_div[2]                ; RClk         ; RClk        ; 0.000        ; -0.015     ; 1.947      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[1][5]                  ; RClk         ; RClk        ; 0.000        ; -0.021     ; 1.941      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[1][2]                  ; RClk         ; RClk        ; 0.000        ; -0.021     ; 1.941      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[3][0]                  ; RClk         ; RClk        ; 0.000        ; 0.002      ; 1.964      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[3][1]                  ; RClk         ; RClk        ; 0.000        ; 0.002      ; 1.964      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[3][2]                  ; RClk         ; RClk        ; 0.000        ; 0.002      ; 1.964      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[3][4]                  ; RClk         ; RClk        ; 0.000        ; 0.002      ; 1.964      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[3][5]                  ; RClk         ; RClk        ; 0.000        ; 0.002      ; 1.964      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|bus_state.BST_IO2   ; RClk         ; RClk        ; 0.000        ; 0.005      ; 1.967      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|bus_state.BST_MEM1  ; RClk         ; RClk        ; 0.000        ; 0.006      ; 1.968      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|bus_state.BST_MEM2  ; RClk         ; RClk        ; 0.000        ; 0.006      ; 1.968      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|bus_state.BST_IN    ; RClk         ; RClk        ; 0.000        ; 0.005      ; 1.967      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|bus_state.BST_OUT   ; RClk         ; RClk        ; 0.000        ; 0.005      ; 1.967      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; io_state.ST_IORD                                 ; RClk         ; RClk        ; 0.000        ; 0.006      ; 1.968      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; io_state.ST_IDLE                                 ; RClk         ; RClk        ; 0.000        ; 0.006      ; 1.968      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|RdAck[3]                        ; RClk         ; RClk        ; 0.000        ; -0.015     ; 1.947      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; io_state.ST_IOWR_CON                             ; RClk         ; RClk        ; 0.000        ; 0.006      ; 1.968      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|WrAck[2]                        ; RClk         ; RClk        ; 0.000        ; -0.019     ; 1.943      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; io_state.ST_IOWR_AUX                             ; RClk         ; RClk        ; 0.000        ; 0.006      ; 1.968      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|WrAck[0]                        ; RClk         ; RClk        ; 0.000        ; -0.019     ; 1.943      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; crc_strb                                         ; RClk         ; RClk        ; 0.000        ; -0.002     ; 1.960      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; CRC16_XModem:inst_CRC16_XModem|state.ST_DATA     ; RClk         ; RClk        ; 0.000        ; 0.009      ; 1.971      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; CRC16_XModem:inst_CRC16_XModem|bit_count[0]      ; RClk         ; RClk        ; 0.000        ; 0.009      ; 1.971      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; CRC16_XModem:inst_CRC16_XModem|bit_count[2]      ; RClk         ; RClk        ; 0.000        ; 0.009      ; 1.971      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; CRC16_XModem:inst_CRC16_XModem|bit_count[1]      ; RClk         ; RClk        ; 0.000        ; 0.009      ; 1.971      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; CRC16_XModem:inst_CRC16_XModem|state.ST_DONE     ; RClk         ; RClk        ; 0.000        ; 0.009      ; 1.971      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; crc_set_high                                     ; RClk         ; RClk        ; 0.000        ; -0.002     ; 1.960      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; crc_set_low                                      ; RClk         ; RClk        ; 0.000        ; -0.002     ; 1.960      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; CRC16_XModem:inst_CRC16_XModem|state.ST_IDLE     ; RClk         ; RClk        ; 0.000        ; -0.002     ; 1.960      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; CRC16_XModem:inst_CRC16_XModem|Busy              ; RClk         ; RClk        ; 0.000        ; -0.002     ; 1.960      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; int_ack                                          ; RClk         ; RClk        ; 0.000        ; -0.001     ; 1.961      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; IntControl:inst_IntControl|state                 ; RClk         ; RClk        ; 0.000        ; -0.005     ; 1.957      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; IntControl:inst_IntControl|VecValid              ; RClk         ; RClk        ; 0.000        ; -0.005     ; 1.957      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; io_state.ST_INTACK                               ; RClk         ; RClk        ; 0.000        ; 0.006      ; 1.968      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|RdAck[1]                        ; RClk         ; RClk        ; 0.000        ; -0.015     ; 1.947      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; io_state.ST_DONE                                 ; RClk         ; RClk        ; 0.000        ; 0.001      ; 1.963      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|count_spi[0]          ; RClk         ; RClk        ; 0.000        ; 0.005      ; 1.967      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|count_spi[1]          ; RClk         ; RClk        ; 0.000        ; 0.005      ; 1.967      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|count_spi[2]          ; RClk         ; RClk        ; 0.000        ; 0.005      ; 1.967      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|count_spi[3]          ; RClk         ; RClk        ; 0.000        ; 0.005      ; 1.967      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|count_spi[4]          ; RClk         ; RClk        ; 0.000        ; 0.005      ; 1.967      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|count_spi[5]          ; RClk         ; RClk        ; 0.000        ; 0.005      ; 1.967      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; spi_fast_mode                                    ; RClk         ; RClk        ; 0.000        ; -0.015     ; 1.947      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|tstrb                 ; RClk         ; RClk        ; 0.000        ; 0.005      ; 1.967      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; spi_tx_strb                                      ; RClk         ; RClk        ; 0.000        ; -0.001     ; 1.961      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|state.ST_TX           ; RClk         ; RClk        ; 0.000        ; 0.005      ; 1.967      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|state.ST_DATA         ; RClk         ; RClk        ; 0.000        ; 0.005      ; 1.967      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|bit_count[0]          ; RClk         ; RClk        ; 0.000        ; -0.003     ; 1.959      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|bit_count[1]          ; RClk         ; RClk        ; 0.000        ; -0.003     ; 1.959      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|bit_count[2]          ; RClk         ; RClk        ; 0.000        ; -0.003     ; 1.959      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|bit_count[3]          ; RClk         ; RClk        ; 0.000        ; -0.003     ; 1.959      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|state.ST_TXDN         ; RClk         ; RClk        ; 0.000        ; 0.005      ; 1.967      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|state.ST_IDLE         ; RClk         ; RClk        ; 0.000        ; -0.003     ; 1.959      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[2][1]                  ; RClk         ; RClk        ; 0.000        ; -0.015     ; 1.947      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[2][2]                  ; RClk         ; RClk        ; 0.000        ; -0.015     ; 1.947      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[2][3]                  ; RClk         ; RClk        ; 0.000        ; -0.015     ; 1.947      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[2][4]                  ; RClk         ; RClk        ; 0.000        ; -0.015     ; 1.947      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; FIFOs:inst_FIFOs|contents[2][5]                  ; RClk         ; RClk        ; 0.000        ; -0.015     ; 1.947      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; int_enables[3]                                   ; RClk         ; RClk        ; 0.000        ; -0.003     ; 1.959      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|bus_state.BST_MWR   ; RClk         ; RClk        ; 0.000        ; -0.007     ; 1.955      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|cyc_timer[1]        ; RClk         ; RClk        ; 0.000        ; -0.012     ; 1.950      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|cyc_timer[0]        ; RClk         ; RClk        ; 0.000        ; -0.012     ; 1.950      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|nmi_prot_viol       ; RClk         ; RClk        ; 0.000        ; -0.012     ; 1.950      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; nmi_reasons_clr[1]                               ; RClk         ; RClk        ; 0.000        ; -0.011     ; 1.951      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|nmi_reasons[1]      ; RClk         ; RClk        ; 0.000        ; 0.002      ; 1.964      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; mmap_arm                                         ; RClk         ; RClk        ; 0.000        ; -0.002     ; 1.960      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|mapa_state.MST_ARM  ; RClk         ; RClk        ; 0.000        ; -0.015     ; 1.947      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|mmap_arm_counter[0] ; RClk         ; RClk        ; 0.000        ; -0.015     ; 1.947      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|mmap_arm_counter[1] ; RClk         ; RClk        ; 0.000        ; -0.015     ; 1.947      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|mmap_arm_counter[2] ; RClk         ; RClk        ; 0.000        ; -0.015     ; 1.947      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|mmap_arm_counter[3] ; RClk         ; RClk        ; 0.000        ; -0.015     ; 1.947      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|mapa_state.MST_END  ; RClk         ; RClk        ; 0.000        ; -0.015     ; 1.947      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|mapa_state.MST_IDLE ; RClk         ; RClk        ; 0.000        ; -0.015     ; 1.947      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; NMI_Control:inst_NMI_Control|mmap_arm_next       ; RClk         ; RClk        ; 0.000        ; -0.015     ; 1.947      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; ctrl_mmap_en                                     ; RClk         ; RClk        ; 0.000        ; -0.009     ; 1.953      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; spi_mc_ss                                        ; RClk         ; RClk        ; 0.000        ; -0.015     ; 1.947      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|reg[0]                ; RClk         ; RClk        ; 0.000        ; -0.015     ; 1.947      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; SPI_Master:inst_SPI_Master|reg[1]                ; RClk         ; RClk        ; 0.000        ; -0.015     ; 1.947      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_1us[0]                  ; RClk         ; RClk        ; 0.000        ; 0.001      ; 1.963      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_1us[1]                  ; RClk         ; RClk        ; 0.000        ; 0.001      ; 1.963      ;
; 1.810 ; Sync2FF:inst_Synch_Rst|Output[0] ; Timing:inst_Timing|count_1us[2]                  ; RClk         ; RClk        ; 0.000        ; 0.001      ; 1.963      ;
+-------+----------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'RClk'                                                                                                                                                                                 ;
+-------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+-------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; RClk  ; Rise       ; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Busy                                                                                                           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Busy                                                                                                           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[0]                                                                                                        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[0]                                                                                                        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[1]                                                                                                        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[1]                                                                                                        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[2]                                                                                                        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[2]                                                                                                        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[3]                                                                                                        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[3]                                                                                                        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[4]                                                                                                        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[4]                                                                                                        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[5]                                                                                                        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[5]                                                                                                        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[6]                                                                                                        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[6]                                                                                                        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[7]                                                                                                        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Data[7]                                                                                                        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|avg[0]                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|avg[0]                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|avg[1]                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|avg[1]                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|avg[2]                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|avg[2]                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|output_int                                                                                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|output_int                                                                                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|FrameErr                                                                                                       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|FrameErr                                                                                                       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Rx_Ready                                                                                                       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Rx_Ready                                                                                                       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Sync2FF:inst_Sync|Output[0]                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Sync2FF:inst_Sync|Output[0]                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Sync2FF:inst_Sync|meta_reg[0]                                                                                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|Sync2FF:inst_Sync|meta_reg[0]                                                                                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|bd_div[0]                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|bd_div[0]                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|bd_div[1]                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|bd_div[1]                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|bd_div[2]                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|bd_div[2]                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|bd_halfway                                                                                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|bd_halfway                                                                                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|bit_count[0]                                                                                                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|bit_count[0]                                                                                                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|bit_count[1]                                                                                                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|bit_count[1]                                                                                                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|bit_count[2]                                                                                                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|bit_count[2]                                                                                                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|reg[0]                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|reg[0]                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|reg[1]                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; RClk  ; Rise       ; AsyncSer_Rx:inst_Aux_Rx|reg[1]                                                                                                         ;
+-------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CPU_CLK'                                            ;
+---------+--------------+----------------+-----------+---------+------------+---------+
; Slack   ; Actual Width ; Required Width ; Type      ; Clock   ; Clock Edge ; Target  ;
+---------+--------------+----------------+-----------+---------+------------+---------+
; 122.620 ; 125.000      ; 2.380          ; Port Rate ; CPU_CLK ; Rise       ; CPU_CLK ;
+---------+--------------+----------------+-----------+---------+------------+---------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; A[*]        ; RClk       ; 2.426 ; 2.426 ; Rise       ; RClk            ;
;  A[0]       ; RClk       ; 2.350 ; 2.350 ; Rise       ; RClk            ;
;  A[1]       ; RClk       ; 2.165 ; 2.165 ; Rise       ; RClk            ;
;  A[2]       ; RClk       ; 2.165 ; 2.165 ; Rise       ; RClk            ;
;  A[3]       ; RClk       ; 2.043 ; 2.043 ; Rise       ; RClk            ;
;  A[4]       ; RClk       ; 2.382 ; 2.382 ; Rise       ; RClk            ;
;  A[5]       ; RClk       ; 2.165 ; 2.165 ; Rise       ; RClk            ;
;  A[6]       ; RClk       ; 2.426 ; 2.426 ; Rise       ; RClk            ;
;  A[7]       ; RClk       ; 2.335 ; 2.335 ; Rise       ; RClk            ;
; ACTSn       ; RClk       ; 2.403 ; 2.403 ; Rise       ; RClk            ;
; ARxDn       ; RClk       ; 2.234 ; 2.234 ; Rise       ; RClk            ;
; CCTSn       ; RClk       ; 2.412 ; 2.412 ; Rise       ; RClk            ;
; CRxDn       ; RClk       ; 2.396 ; 2.396 ; Rise       ; RClk            ;
; D[*]        ; RClk       ; 2.676 ; 2.676 ; Rise       ; RClk            ;
;  D[0]       ; RClk       ; 2.676 ; 2.676 ; Rise       ; RClk            ;
;  D[1]       ; RClk       ; 2.159 ; 2.159 ; Rise       ; RClk            ;
;  D[2]       ; RClk       ; 2.158 ; 2.158 ; Rise       ; RClk            ;
;  D[3]       ; RClk       ; 2.244 ; 2.244 ; Rise       ; RClk            ;
;  D[4]       ; RClk       ; 2.577 ; 2.577 ; Rise       ; RClk            ;
;  D[5]       ; RClk       ; 2.160 ; 2.160 ; Rise       ; RClk            ;
;  D[6]       ; RClk       ; 2.143 ; 2.143 ; Rise       ; RClk            ;
;  D[7]       ; RClk       ; 2.045 ; 2.045 ; Rise       ; RClk            ;
; IORQn       ; RClk       ; 2.527 ; 2.527 ; Rise       ; RClk            ;
; M1n         ; RClk       ; 0.987 ; 0.987 ; Rise       ; RClk            ;
; MREQn       ; RClk       ; 2.160 ; 2.160 ; Rise       ; RClk            ;
; NMI_SWITCHn ; RClk       ; 2.372 ; 2.372 ; Rise       ; RClk            ;
; PROT        ; RClk       ; 2.386 ; 2.386 ; Rise       ; RClk            ;
; RDn         ; RClk       ; 1.332 ; 1.332 ; Rise       ; RClk            ;
; RESET       ; RClk       ; 2.257 ; 2.257 ; Rise       ; RClk            ;
; RTC_SCL     ; RClk       ; 2.187 ; 2.187 ; Rise       ; RClk            ;
; RTC_SDA     ; RClk       ; 1.961 ; 1.961 ; Rise       ; RClk            ;
; SPI_MISO    ; RClk       ; 2.240 ; 2.240 ; Rise       ; RClk            ;
; SUPER       ; RClk       ; 2.484 ; 2.484 ; Rise       ; RClk            ;
; WRn         ; RClk       ; 3.106 ; 3.106 ; Rise       ; RClk            ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; A[*]        ; RClk       ; -1.923 ; -1.923 ; Rise       ; RClk            ;
;  A[0]       ; RClk       ; -2.230 ; -2.230 ; Rise       ; RClk            ;
;  A[1]       ; RClk       ; -2.045 ; -2.045 ; Rise       ; RClk            ;
;  A[2]       ; RClk       ; -2.045 ; -2.045 ; Rise       ; RClk            ;
;  A[3]       ; RClk       ; -1.923 ; -1.923 ; Rise       ; RClk            ;
;  A[4]       ; RClk       ; -2.262 ; -2.262 ; Rise       ; RClk            ;
;  A[5]       ; RClk       ; -2.045 ; -2.045 ; Rise       ; RClk            ;
;  A[6]       ; RClk       ; -2.306 ; -2.306 ; Rise       ; RClk            ;
;  A[7]       ; RClk       ; -2.215 ; -2.215 ; Rise       ; RClk            ;
; ACTSn       ; RClk       ; -2.283 ; -2.283 ; Rise       ; RClk            ;
; ARxDn       ; RClk       ; -2.114 ; -2.114 ; Rise       ; RClk            ;
; CCTSn       ; RClk       ; -2.292 ; -2.292 ; Rise       ; RClk            ;
; CRxDn       ; RClk       ; -2.276 ; -2.276 ; Rise       ; RClk            ;
; D[*]        ; RClk       ; -1.925 ; -1.925 ; Rise       ; RClk            ;
;  D[0]       ; RClk       ; -2.556 ; -2.556 ; Rise       ; RClk            ;
;  D[1]       ; RClk       ; -2.039 ; -2.039 ; Rise       ; RClk            ;
;  D[2]       ; RClk       ; -2.038 ; -2.038 ; Rise       ; RClk            ;
;  D[3]       ; RClk       ; -2.124 ; -2.124 ; Rise       ; RClk            ;
;  D[4]       ; RClk       ; -2.325 ; -2.325 ; Rise       ; RClk            ;
;  D[5]       ; RClk       ; -2.040 ; -2.040 ; Rise       ; RClk            ;
;  D[6]       ; RClk       ; -2.023 ; -2.023 ; Rise       ; RClk            ;
;  D[7]       ; RClk       ; -1.925 ; -1.925 ; Rise       ; RClk            ;
; IORQn       ; RClk       ; -2.407 ; -2.407 ; Rise       ; RClk            ;
; M1n         ; RClk       ; -0.867 ; -0.867 ; Rise       ; RClk            ;
; MREQn       ; RClk       ; -2.040 ; -2.040 ; Rise       ; RClk            ;
; NMI_SWITCHn ; RClk       ; -2.252 ; -2.252 ; Rise       ; RClk            ;
; PROT        ; RClk       ; -2.266 ; -2.266 ; Rise       ; RClk            ;
; RDn         ; RClk       ; -1.212 ; -1.212 ; Rise       ; RClk            ;
; RESET       ; RClk       ; -2.137 ; -2.137 ; Rise       ; RClk            ;
; RTC_SCL     ; RClk       ; -2.067 ; -2.067 ; Rise       ; RClk            ;
; RTC_SDA     ; RClk       ; -1.841 ; -1.841 ; Rise       ; RClk            ;
; SPI_MISO    ; RClk       ; -2.120 ; -2.120 ; Rise       ; RClk            ;
; SUPER       ; RClk       ; -2.364 ; -2.364 ; Rise       ; RClk            ;
; WRn         ; RClk       ; -1.743 ; -1.743 ; Rise       ; RClk            ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ARTSn        ; RClk       ; 4.634 ; 4.634 ; Rise       ; RClk            ;
; ATxDn        ; RClk       ; 4.105 ; 4.105 ; Rise       ; RClk            ;
; CRTSn        ; RClk       ; 4.701 ; 4.701 ; Rise       ; RClk            ;
; CTxDn        ; RClk       ; 4.336 ; 4.336 ; Rise       ; RClk            ;
; D[*]         ; RClk       ; 3.184 ; 3.184 ; Rise       ; RClk            ;
;  D[0]        ; RClk       ; 3.184 ; 3.184 ; Rise       ; RClk            ;
;  D[1]        ; RClk       ; 3.184 ; 3.184 ; Rise       ; RClk            ;
;  D[2]        ; RClk       ; 3.184 ; 3.184 ; Rise       ; RClk            ;
;  D[3]        ; RClk       ; 3.184 ; 3.184 ; Rise       ; RClk            ;
;  D[4]        ; RClk       ; 3.183 ; 3.183 ; Rise       ; RClk            ;
;  D[5]        ; RClk       ; 3.184 ; 3.184 ; Rise       ; RClk            ;
;  D[6]        ; RClk       ; 3.171 ; 3.171 ; Rise       ; RClk            ;
;  D[7]        ; RClk       ; 3.173 ; 3.173 ; Rise       ; RClk            ;
; INT          ; RClk       ; 3.212 ; 3.212 ; Rise       ; RClk            ;
; IOWAITn      ; RClk       ; 3.191 ; 3.191 ; Rise       ; RClk            ;
; LED_D2n      ; RClk       ; 3.816 ; 3.816 ; Rise       ; RClk            ;
; LED_D4n      ; RClk       ; 3.783 ; 3.783 ; Rise       ; RClk            ;
; LED_D5n      ; RClk       ; 3.778 ; 3.778 ; Rise       ; RClk            ;
; MMAP_ENn     ; RClk       ; 4.448 ; 4.448 ; Rise       ; RClk            ;
; MMAP_IO_SELn ; RClk       ; 3.927 ; 3.927 ; Rise       ; RClk            ;
; NMI          ; RClk       ; 3.202 ; 3.202 ; Rise       ; RClk            ;
; OX_DATA      ; RClk       ; 3.898 ; 3.898 ; Rise       ; RClk            ;
; OX_RCLK      ; RClk       ; 3.919 ; 3.919 ; Rise       ; RClk            ;
; OX_SRCLK     ; RClk       ; 3.886 ; 3.886 ; Rise       ; RClk            ;
; PNL_DAT_RDn  ; RClk       ; 3.951 ; 3.951 ; Rise       ; RClk            ;
; RTC_SCL      ; RClk       ; 4.015 ; 4.015 ; Rise       ; RClk            ;
; RTC_SDA      ; RClk       ; 3.902 ; 3.902 ; Rise       ; RClk            ;
; SPI_CSn      ; RClk       ; 4.031 ; 4.031 ; Rise       ; RClk            ;
; SPI_MOSI     ; RClk       ; 4.054 ; 4.054 ; Rise       ; RClk            ;
; SPI_SCLK     ; RClk       ; 3.891 ; 3.891 ; Rise       ; RClk            ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ARTSn        ; RClk       ; 4.604 ; 4.604 ; Rise       ; RClk            ;
; ATxDn        ; RClk       ; 4.105 ; 4.105 ; Rise       ; RClk            ;
; CRTSn        ; RClk       ; 4.648 ; 4.648 ; Rise       ; RClk            ;
; CTxDn        ; RClk       ; 4.336 ; 4.336 ; Rise       ; RClk            ;
; D[*]         ; RClk       ; 3.153 ; 3.153 ; Rise       ; RClk            ;
;  D[0]        ; RClk       ; 3.166 ; 3.166 ; Rise       ; RClk            ;
;  D[1]        ; RClk       ; 3.166 ; 3.166 ; Rise       ; RClk            ;
;  D[2]        ; RClk       ; 3.166 ; 3.166 ; Rise       ; RClk            ;
;  D[3]        ; RClk       ; 3.166 ; 3.166 ; Rise       ; RClk            ;
;  D[4]        ; RClk       ; 3.165 ; 3.165 ; Rise       ; RClk            ;
;  D[5]        ; RClk       ; 3.166 ; 3.166 ; Rise       ; RClk            ;
;  D[6]        ; RClk       ; 3.153 ; 3.153 ; Rise       ; RClk            ;
;  D[7]        ; RClk       ; 3.155 ; 3.155 ; Rise       ; RClk            ;
; INT          ; RClk       ; 3.212 ; 3.212 ; Rise       ; RClk            ;
; IOWAITn      ; RClk       ; 3.191 ; 3.191 ; Rise       ; RClk            ;
; LED_D2n      ; RClk       ; 3.816 ; 3.816 ; Rise       ; RClk            ;
; LED_D4n      ; RClk       ; 3.783 ; 3.783 ; Rise       ; RClk            ;
; LED_D5n      ; RClk       ; 3.778 ; 3.778 ; Rise       ; RClk            ;
; MMAP_ENn     ; RClk       ; 3.833 ; 3.833 ; Rise       ; RClk            ;
; MMAP_IO_SELn ; RClk       ; 3.927 ; 3.927 ; Rise       ; RClk            ;
; NMI          ; RClk       ; 3.202 ; 3.202 ; Rise       ; RClk            ;
; OX_DATA      ; RClk       ; 3.898 ; 3.898 ; Rise       ; RClk            ;
; OX_RCLK      ; RClk       ; 3.919 ; 3.919 ; Rise       ; RClk            ;
; OX_SRCLK     ; RClk       ; 3.886 ; 3.886 ; Rise       ; RClk            ;
; PNL_DAT_RDn  ; RClk       ; 3.951 ; 3.951 ; Rise       ; RClk            ;
; RTC_SCL      ; RClk       ; 4.015 ; 4.015 ; Rise       ; RClk            ;
; RTC_SDA      ; RClk       ; 3.902 ; 3.902 ; Rise       ; RClk            ;
; SPI_CSn      ; RClk       ; 4.031 ; 4.031 ; Rise       ; RClk            ;
; SPI_MOSI     ; RClk       ; 4.054 ; 4.054 ; Rise       ; RClk            ;
; SPI_SCLK     ; RClk       ; 3.891 ; 3.891 ; Rise       ; RClk            ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; M1n        ; MMAP_ENn    ;    ; 3.700 ; 3.700 ;    ;
; RDn        ; MMAP_ENn    ;    ; 4.028 ; 4.028 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; M1n        ; MMAP_ENn    ;    ; 3.700 ; 3.700 ;    ;
; RDn        ; MMAP_ENn    ;    ; 4.028 ; 4.028 ;    ;
+------------+-------------+----+-------+-------+----+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 1.130 ; 0.215 ; 14.870   ; 1.810   ; 6.933               ;
;  CPU_CLK         ; N/A   ; N/A   ; N/A      ; N/A     ; 122.059             ;
;  RClk            ; 2.005 ; 0.215 ; 14.870   ; 1.810   ; 6.933               ;
;  RClk_virt       ; 1.130 ; 3.153 ; N/A      ; N/A     ; N/A                 ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CPU_CLK         ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  RClk            ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  RClk_virt       ; 0.000 ; 0.000 ; N/A      ; N/A     ; N/A                 ;
+------------------+-------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; A[*]        ; RClk       ; 5.419 ; 5.419 ; Rise       ; RClk            ;
;  A[0]       ; RClk       ; 5.223 ; 5.223 ; Rise       ; RClk            ;
;  A[1]       ; RClk       ; 4.741 ; 4.741 ; Rise       ; RClk            ;
;  A[2]       ; RClk       ; 4.748 ; 4.748 ; Rise       ; RClk            ;
;  A[3]       ; RClk       ; 4.368 ; 4.368 ; Rise       ; RClk            ;
;  A[4]       ; RClk       ; 5.015 ; 5.015 ; Rise       ; RClk            ;
;  A[5]       ; RClk       ; 4.742 ; 4.742 ; Rise       ; RClk            ;
;  A[6]       ; RClk       ; 5.419 ; 5.419 ; Rise       ; RClk            ;
;  A[7]       ; RClk       ; 5.004 ; 5.004 ; Rise       ; RClk            ;
; ACTSn       ; RClk       ; 5.327 ; 5.327 ; Rise       ; RClk            ;
; ARxDn       ; RClk       ; 5.006 ; 5.006 ; Rise       ; RClk            ;
; CCTSn       ; RClk       ; 5.343 ; 5.343 ; Rise       ; RClk            ;
; CRxDn       ; RClk       ; 5.392 ; 5.392 ; Rise       ; RClk            ;
; D[*]        ; RClk       ; 6.114 ; 6.114 ; Rise       ; RClk            ;
;  D[0]       ; RClk       ; 6.050 ; 6.050 ; Rise       ; RClk            ;
;  D[1]       ; RClk       ; 4.718 ; 4.718 ; Rise       ; RClk            ;
;  D[2]       ; RClk       ; 4.717 ; 4.717 ; Rise       ; RClk            ;
;  D[3]       ; RClk       ; 5.041 ; 5.041 ; Rise       ; RClk            ;
;  D[4]       ; RClk       ; 6.114 ; 6.114 ; Rise       ; RClk            ;
;  D[5]       ; RClk       ; 4.721 ; 4.721 ; Rise       ; RClk            ;
;  D[6]       ; RClk       ; 4.709 ; 4.709 ; Rise       ; RClk            ;
;  D[7]       ; RClk       ; 4.362 ; 4.362 ; Rise       ; RClk            ;
; IORQn       ; RClk       ; 5.698 ; 5.698 ; Rise       ; RClk            ;
; M1n         ; RClk       ; 3.664 ; 3.664 ; Rise       ; RClk            ;
; MREQn       ; RClk       ; 4.799 ; 4.799 ; Rise       ; RClk            ;
; NMI_SWITCHn ; RClk       ; 5.204 ; 5.204 ; Rise       ; RClk            ;
; PROT        ; RClk       ; 5.314 ; 5.314 ; Rise       ; RClk            ;
; RDn         ; RClk       ; 4.177 ; 4.177 ; Rise       ; RClk            ;
; RESET       ; RClk       ; 4.847 ; 4.847 ; Rise       ; RClk            ;
; RTC_SCL     ; RClk       ; 4.940 ; 4.940 ; Rise       ; RClk            ;
; RTC_SDA     ; RClk       ; 4.208 ; 4.208 ; Rise       ; RClk            ;
; SPI_MISO    ; RClk       ; 5.080 ; 5.080 ; Rise       ; RClk            ;
; SUPER       ; RClk       ; 5.428 ; 5.428 ; Rise       ; RClk            ;
; WRn         ; RClk       ; 7.995 ; 7.995 ; Rise       ; RClk            ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; A[*]        ; RClk       ; -1.923 ; -1.923 ; Rise       ; RClk            ;
;  A[0]       ; RClk       ; -2.230 ; -2.230 ; Rise       ; RClk            ;
;  A[1]       ; RClk       ; -2.045 ; -2.045 ; Rise       ; RClk            ;
;  A[2]       ; RClk       ; -2.045 ; -2.045 ; Rise       ; RClk            ;
;  A[3]       ; RClk       ; -1.923 ; -1.923 ; Rise       ; RClk            ;
;  A[4]       ; RClk       ; -2.262 ; -2.262 ; Rise       ; RClk            ;
;  A[5]       ; RClk       ; -2.045 ; -2.045 ; Rise       ; RClk            ;
;  A[6]       ; RClk       ; -2.306 ; -2.306 ; Rise       ; RClk            ;
;  A[7]       ; RClk       ; -2.215 ; -2.215 ; Rise       ; RClk            ;
; ACTSn       ; RClk       ; -2.283 ; -2.283 ; Rise       ; RClk            ;
; ARxDn       ; RClk       ; -2.114 ; -2.114 ; Rise       ; RClk            ;
; CCTSn       ; RClk       ; -2.292 ; -2.292 ; Rise       ; RClk            ;
; CRxDn       ; RClk       ; -2.276 ; -2.276 ; Rise       ; RClk            ;
; D[*]        ; RClk       ; -1.925 ; -1.925 ; Rise       ; RClk            ;
;  D[0]       ; RClk       ; -2.556 ; -2.556 ; Rise       ; RClk            ;
;  D[1]       ; RClk       ; -2.039 ; -2.039 ; Rise       ; RClk            ;
;  D[2]       ; RClk       ; -2.038 ; -2.038 ; Rise       ; RClk            ;
;  D[3]       ; RClk       ; -2.124 ; -2.124 ; Rise       ; RClk            ;
;  D[4]       ; RClk       ; -2.325 ; -2.325 ; Rise       ; RClk            ;
;  D[5]       ; RClk       ; -2.040 ; -2.040 ; Rise       ; RClk            ;
;  D[6]       ; RClk       ; -2.023 ; -2.023 ; Rise       ; RClk            ;
;  D[7]       ; RClk       ; -1.925 ; -1.925 ; Rise       ; RClk            ;
; IORQn       ; RClk       ; -2.407 ; -2.407 ; Rise       ; RClk            ;
; M1n         ; RClk       ; -0.867 ; -0.867 ; Rise       ; RClk            ;
; MREQn       ; RClk       ; -2.040 ; -2.040 ; Rise       ; RClk            ;
; NMI_SWITCHn ; RClk       ; -2.252 ; -2.252 ; Rise       ; RClk            ;
; PROT        ; RClk       ; -2.266 ; -2.266 ; Rise       ; RClk            ;
; RDn         ; RClk       ; -1.212 ; -1.212 ; Rise       ; RClk            ;
; RESET       ; RClk       ; -2.137 ; -2.137 ; Rise       ; RClk            ;
; RTC_SCL     ; RClk       ; -2.067 ; -2.067 ; Rise       ; RClk            ;
; RTC_SDA     ; RClk       ; -1.841 ; -1.841 ; Rise       ; RClk            ;
; SPI_MISO    ; RClk       ; -2.120 ; -2.120 ; Rise       ; RClk            ;
; SUPER       ; RClk       ; -2.364 ; -2.364 ; Rise       ; RClk            ;
; WRn         ; RClk       ; -1.743 ; -1.743 ; Rise       ; RClk            ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ARTSn        ; RClk       ; 10.460 ; 10.460 ; Rise       ; RClk            ;
; ATxDn        ; RClk       ; 8.896  ; 8.896  ; Rise       ; RClk            ;
; CRTSn        ; RClk       ; 10.764 ; 10.764 ; Rise       ; RClk            ;
; CTxDn        ; RClk       ; 9.616  ; 9.616  ; Rise       ; RClk            ;
; D[*]         ; RClk       ; 6.365  ; 6.365  ; Rise       ; RClk            ;
;  D[0]        ; RClk       ; 6.365  ; 6.365  ; Rise       ; RClk            ;
;  D[1]        ; RClk       ; 6.365  ; 6.365  ; Rise       ; RClk            ;
;  D[2]        ; RClk       ; 6.365  ; 6.365  ; Rise       ; RClk            ;
;  D[3]        ; RClk       ; 6.365  ; 6.365  ; Rise       ; RClk            ;
;  D[4]        ; RClk       ; 6.364  ; 6.364  ; Rise       ; RClk            ;
;  D[5]        ; RClk       ; 6.365  ; 6.365  ; Rise       ; RClk            ;
;  D[6]        ; RClk       ; 6.352  ; 6.352  ; Rise       ; RClk            ;
;  D[7]        ; RClk       ; 6.354  ; 6.354  ; Rise       ; RClk            ;
; INT          ; RClk       ; 6.399  ; 6.399  ; Rise       ; RClk            ;
; IOWAITn      ; RClk       ; 6.378  ; 6.378  ; Rise       ; RClk            ;
; LED_D2n      ; RClk       ; 7.861  ; 7.861  ; Rise       ; RClk            ;
; LED_D4n      ; RClk       ; 7.825  ; 7.825  ; Rise       ; RClk            ;
; LED_D5n      ; RClk       ; 7.820  ; 7.820  ; Rise       ; RClk            ;
; MMAP_ENn     ; RClk       ; 10.329 ; 10.329 ; Rise       ; RClk            ;
; MMAP_IO_SELn ; RClk       ; 8.541  ; 8.541  ; Rise       ; RClk            ;
; NMI          ; RClk       ; 6.389  ; 6.389  ; Rise       ; RClk            ;
; OX_DATA      ; RClk       ; 8.515  ; 8.515  ; Rise       ; RClk            ;
; OX_RCLK      ; RClk       ; 8.535  ; 8.535  ; Rise       ; RClk            ;
; OX_SRCLK     ; RClk       ; 8.488  ; 8.488  ; Rise       ; RClk            ;
; PNL_DAT_RDn  ; RClk       ; 8.591  ; 8.591  ; Rise       ; RClk            ;
; RTC_SCL      ; RClk       ; 8.539  ; 8.539  ; Rise       ; RClk            ;
; RTC_SDA      ; RClk       ; 8.182  ; 8.182  ; Rise       ; RClk            ;
; SPI_CSn      ; RClk       ; 8.600  ; 8.600  ; Rise       ; RClk            ;
; SPI_MOSI     ; RClk       ; 8.620  ; 8.620  ; Rise       ; RClk            ;
; SPI_SCLK     ; RClk       ; 8.164  ; 8.164  ; Rise       ; RClk            ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ARTSn        ; RClk       ; 4.604 ; 4.604 ; Rise       ; RClk            ;
; ATxDn        ; RClk       ; 4.105 ; 4.105 ; Rise       ; RClk            ;
; CRTSn        ; RClk       ; 4.648 ; 4.648 ; Rise       ; RClk            ;
; CTxDn        ; RClk       ; 4.336 ; 4.336 ; Rise       ; RClk            ;
; D[*]         ; RClk       ; 3.153 ; 3.153 ; Rise       ; RClk            ;
;  D[0]        ; RClk       ; 3.166 ; 3.166 ; Rise       ; RClk            ;
;  D[1]        ; RClk       ; 3.166 ; 3.166 ; Rise       ; RClk            ;
;  D[2]        ; RClk       ; 3.166 ; 3.166 ; Rise       ; RClk            ;
;  D[3]        ; RClk       ; 3.166 ; 3.166 ; Rise       ; RClk            ;
;  D[4]        ; RClk       ; 3.165 ; 3.165 ; Rise       ; RClk            ;
;  D[5]        ; RClk       ; 3.166 ; 3.166 ; Rise       ; RClk            ;
;  D[6]        ; RClk       ; 3.153 ; 3.153 ; Rise       ; RClk            ;
;  D[7]        ; RClk       ; 3.155 ; 3.155 ; Rise       ; RClk            ;
; INT          ; RClk       ; 3.212 ; 3.212 ; Rise       ; RClk            ;
; IOWAITn      ; RClk       ; 3.191 ; 3.191 ; Rise       ; RClk            ;
; LED_D2n      ; RClk       ; 3.816 ; 3.816 ; Rise       ; RClk            ;
; LED_D4n      ; RClk       ; 3.783 ; 3.783 ; Rise       ; RClk            ;
; LED_D5n      ; RClk       ; 3.778 ; 3.778 ; Rise       ; RClk            ;
; MMAP_ENn     ; RClk       ; 3.833 ; 3.833 ; Rise       ; RClk            ;
; MMAP_IO_SELn ; RClk       ; 3.927 ; 3.927 ; Rise       ; RClk            ;
; NMI          ; RClk       ; 3.202 ; 3.202 ; Rise       ; RClk            ;
; OX_DATA      ; RClk       ; 3.898 ; 3.898 ; Rise       ; RClk            ;
; OX_RCLK      ; RClk       ; 3.919 ; 3.919 ; Rise       ; RClk            ;
; OX_SRCLK     ; RClk       ; 3.886 ; 3.886 ; Rise       ; RClk            ;
; PNL_DAT_RDn  ; RClk       ; 3.951 ; 3.951 ; Rise       ; RClk            ;
; RTC_SCL      ; RClk       ; 4.015 ; 4.015 ; Rise       ; RClk            ;
; RTC_SDA      ; RClk       ; 3.902 ; 3.902 ; Rise       ; RClk            ;
; SPI_CSn      ; RClk       ; 4.031 ; 4.031 ; Rise       ; RClk            ;
; SPI_MOSI     ; RClk       ; 4.054 ; 4.054 ; Rise       ; RClk            ;
; SPI_SCLK     ; RClk       ; 3.891 ; 3.891 ; Rise       ; RClk            ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; M1n        ; MMAP_ENn    ;    ; 8.515 ; 8.515 ;    ;
; RDn        ; MMAP_ENn    ;    ; 8.870 ; 8.870 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; M1n        ; MMAP_ENn    ;    ; 3.700 ; 3.700 ;    ;
; RDn        ; MMAP_ENn    ;    ; 4.028 ; 4.028 ;    ;
+------------+-------------+----+-------+-------+----+


+------------------------------------------------------------------------+
; Setup Transfers                                                        ;
+------------+-----------+------------+------------+----------+----------+
; From Clock ; To Clock  ; RR Paths   ; FR Paths   ; RF Paths ; FF Paths ;
+------------+-----------+------------+------------+----------+----------+
; CPU_CLK    ; RClk      ; false path ; false path ; 0        ; 0        ;
; RClk       ; RClk      ; 15872      ; 0          ; 0        ; 0        ;
; RClk_virt  ; RClk      ; 35         ; 0          ; 0        ; 0        ;
; RClk       ; RClk_virt ; 40         ; 0          ; 0        ; 0        ;
; RClk_virt  ; RClk_virt ; 2          ; 0          ; 0        ; 0        ;
+------------+-----------+------------+------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------+
; Hold Transfers                                                         ;
+------------+-----------+------------+------------+----------+----------+
; From Clock ; To Clock  ; RR Paths   ; FR Paths   ; RF Paths ; FF Paths ;
+------------+-----------+------------+------------+----------+----------+
; CPU_CLK    ; RClk      ; false path ; false path ; 0        ; 0        ;
; RClk       ; RClk      ; 15872      ; 0          ; 0        ; 0        ;
; RClk_virt  ; RClk      ; 35         ; 0          ; 0        ; 0        ;
; RClk       ; RClk_virt ; 40         ; 0          ; 0        ; 0        ;
; RClk_virt  ; RClk_virt ; 2          ; 0          ; 0        ; 0        ;
+------------+-----------+------------+------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; RClk       ; RClk     ; 406      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; RClk       ; RClk     ; 406      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Nov 21 15:58:07 2021
Info: Command: quartus_sta ZARC -c main
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'ZARC.sdc'
Warning (332153): Family doesn't support jitter analysis.
Warning (332061): Virtual clock CPU_CLK_virt is never referenced in any input or output delay assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 1.130
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.130         0.000 RClk_virt 
    Info (332119):     2.005         0.000 RClk 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 RClk 
    Info (332119):     6.329         0.000 RClk_virt 
Info (332146): Worst-case recovery slack is 14.870
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    14.870         0.000 RClk 
Info (332146): Worst-case removal slack is 4.288
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.288         0.000 RClk 
Info (332146): Worst-case minimum pulse width slack is 6.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.933         0.000 RClk 
    Info (332119):   122.059         0.000 CPU_CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 1.130
    Info (332115): -to_clock [get_clocks {RClk_virt}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 1.130 
    Info (332115): ===================================================================
    Info (332115): From Node    : RDn
    Info (332115): To Node      : MMAP_ENn
    Info (332115): Launch Clock : RClk_virt
    Info (332115): Latch Clock  : RClk_virt
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):     10.000     10.000  F  iExt  RDn
    Info (332115):     10.954      0.954 FF  CELL  RDn|combout
    Info (332115):     14.391      3.437 FF    IC  MMAP_ENn~0|datad
    Info (332115):     14.597      0.206 FR  CELL  MMAP_ENn~0|combout
    Info (332115):     15.512      0.915 RR    IC  MMAP_ENn|datain
    Info (332115):     18.870      3.358 RR  CELL  MMAP_ENn
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.000      0.000  R        clock network delay
    Info (332115):     20.000      0.000  R  oExt  MMAP_ENn
    Info (332115): 
    Info (332115): Data Arrival Time  :    18.870
    Info (332115): Data Required Time :    20.000
    Info (332115): Slack              :     1.130 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 2.005
    Info (332115): -to_clock [get_clocks {RClk}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 2.005 
    Info (332115): ===================================================================
    Info (332115): From Node    : WRn
    Info (332115): To Node      : IntControl:inst_IntControl|Int
    Info (332115): Launch Clock : RClk_virt
    Info (332115): Latch Clock  : RClk
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):     10.000     10.000  R  iExt  WRn
    Info (332115):     10.944      0.944 RR  CELL  WRn|combout
    Info (332115):     16.622      5.678 RR    IC  inst_IntControl|Int~1|datad
    Info (332115):     16.824      0.202 RF  CELL  inst_IntControl|Int~1|combout
    Info (332115):     17.213      0.389 FF    IC  inst_IntControl|Int~2|datac
    Info (332115):     17.532      0.319 FF  CELL  inst_IntControl|Int~2|combout
    Info (332115):     17.890      0.358 FF    IC  inst_IntControl|Int~3|datad
    Info (332115):     18.096      0.206 FR  CELL  inst_IntControl|Int~3|combout
    Info (332115):     20.108      2.012 RR    IC  INT|datain
    Info (332115):     20.443      0.335 RR  CELL  IntControl:inst_IntControl|Int
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     22.549      2.549  R        clock network delay
    Info (332115):     22.448     -0.101     uTsu  IntControl:inst_IntControl|Int
    Info (332115): 
    Info (332115): Data Arrival Time  :    20.443
    Info (332115): Data Required Time :    22.448
    Info (332115): Slack              :     2.005 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.499
    Info (332115): -to_clock [get_clocks {RClk}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.499 
    Info (332115): ===================================================================
    Info (332115): From Node    : AsyncSer_Tx:inst_Aux_Tx|br_div[0]
    Info (332115): To Node      : AsyncSer_Tx:inst_Aux_Tx|br_div[0]
    Info (332115): Launch Clock : RClk
    Info (332115): Latch Clock  : RClk
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.726      2.726  R        clock network delay
    Info (332115):      3.030      0.304     uTco  AsyncSer_Tx:inst_Aux_Tx|br_div[0]
    Info (332115):      3.030      0.000 FF  CELL  inst_Aux_Tx|br_div[0]|regout
    Info (332115):      3.030      0.000 FF    IC  inst_Aux_Tx|br_div[0]~2|datac
    Info (332115):      3.423      0.393 FR  CELL  inst_Aux_Tx|br_div[0]~2|combout
    Info (332115):      3.423      0.000 RR    IC  inst_Aux_Tx|br_div[0]|datain
    Info (332115):      3.531      0.108 RR  CELL  AsyncSer_Tx:inst_Aux_Tx|br_div[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.726      2.726  R        clock network delay
    Info (332115):      3.032      0.306      uTh  AsyncSer_Tx:inst_Aux_Tx|br_div[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.531
    Info (332115): Data Required Time :     3.032
    Info (332115): Slack              :     0.499 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 6.329
    Info (332115): -to_clock [get_clocks {RClk_virt}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 6.329 
    Info (332115): ===================================================================
    Info (332115): From Node    : D[6]~reg0
    Info (332115): To Node      : D[6]
    Info (332115): Launch Clock : RClk
    Info (332115): Latch Clock  : RClk_virt
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.706      2.706  R        clock network delay
    Info (332115):      2.891      0.185     uTco  D[6]~reg0
    Info (332115):      6.329      3.438 RR  CELL  D[6]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R  oExt  D[6]
    Info (332115): 
    Info (332115): Data Arrival Time  :     6.329
    Info (332115): Data Required Time :     0.000
    Info (332115): Slack              :     6.329 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 14.870
    Info (332115): -to_clock [get_clocks {RClk}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 14.870 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sync2FF:inst_Synch_Rst|Output[0]
    Info (332115): To Node      : IOWAITn~reg0
    Info (332115): Launch Clock : RClk
    Info (332115): Latch Clock  : RClk
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.738      2.738  R        clock network delay
    Info (332115):      3.042      0.304     uTco  Sync2FF:inst_Synch_Rst|Output[0]
    Info (332115):      3.042      0.000 RR  CELL  inst_Synch_Rst|Output[0]|regout
    Info (332115):      5.563      2.521 RR    IC  inst_Synch_Rst|Output[0]~clkctrl|inclk[0]
    Info (332115):      5.563      0.000 RR  CELL  inst_Synch_Rst|Output[0]~clkctrl|outclk
    Info (332115):      6.731      1.168 RR    IC  IOWAITn|areset
    Info (332115):      7.557      0.826 RF  CELL  IOWAITn~reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     22.528      2.528  R        clock network delay
    Info (332115):     22.427     -0.101     uTsu  IOWAITn~reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.557
    Info (332115): Data Required Time :    22.427
    Info (332115): Slack              :    14.870 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 4.288
    Info (332115): -to_clock [get_clocks {RClk}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 4.288 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sync2FF:inst_Synch_Rst|Output[0]
    Info (332115): To Node      : FIFOs:inst_FIFOs|contents[1][0]
    Info (332115): Launch Clock : RClk
    Info (332115): Latch Clock  : RClk
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.738      2.738  R        clock network delay
    Info (332115):      3.042      0.304     uTco  Sync2FF:inst_Synch_Rst|Output[0]
    Info (332115):      3.042      0.000 RR  CELL  inst_Synch_Rst|Output[0]|regout
    Info (332115):      5.563      2.521 RR    IC  inst_Synch_Rst|Output[0]~clkctrl|inclk[0]
    Info (332115):      5.563      0.000 RR  CELL  inst_Synch_Rst|Output[0]~clkctrl|outclk
    Info (332115):      6.371      0.808 RR    IC  inst_FIFOs|contents[1][0]|aclr
    Info (332115):      7.311      0.940 RF  CELL  FIFOs:inst_FIFOs|contents[1][0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.717      2.717  R        clock network delay
    Info (332115):      3.023      0.306      uTh  FIFOs:inst_FIFOs|contents[1][0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.311
    Info (332115): Data Required Time :     3.023
    Info (332115): Slack              :     4.288 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 6.933
    Info (332113): Targets: [get_clocks {RClk}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 6.933 
    Info (332113): ===================================================================
    Info (332113): Node             : FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : RClk
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           RClk
    Info (332113):      1.100      1.100 RR  CELL  RClk|combout
    Info (332113):      1.243      0.143 RR    IC  RClk~clkctrl|inclk[0]
    Info (332113):      1.243      0.000 RR  CELL  RClk~clkctrl|outclk
    Info (332113):      1.993      0.750 RR    IC  inst_FIFOs|FIFO_RAM_inst|altsyncram_component|auto_generated|ram_block1a0|clk0
    Info (332113):      2.828      0.835 RR  CELL  FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           RClk
    Info (332113):     11.100      1.100 FF  CELL  RClk|combout
    Info (332113):     11.243      0.143 FF    IC  RClk~clkctrl|inclk[0]
    Info (332113):     11.243      0.000 FF  CELL  RClk~clkctrl|outclk
    Info (332113):     11.993      0.750 FF    IC  inst_FIFOs|FIFO_RAM_inst|altsyncram_component|auto_generated|ram_block1a0|clk0
    Info (332113):     12.828      0.835 FF  CELL  FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     3.067
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     6.933
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 122.059
    Info (332113): Targets: [get_clocks {CPU_CLK}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 122.059 
    Info (332113): ===================================================================
    Info (332113): Node             : CPU_CLK
    Info (332113): Clock            : CPU_CLK
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.941
    Info (332113): Actual Width     :   125.000
    Info (332113): Slack            :   122.059
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Warning (332061): Virtual clock CPU_CLK_virt is never referenced in any input or output delay assignment.
Info (332146): Worst-case setup slack is 5.972
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.972         0.000 RClk_virt 
    Info (332119):     6.894         0.000 RClk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 RClk 
    Info (332119):     3.153         0.000 RClk_virt 
Info (332146): Worst-case recovery slack is 17.777
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.777         0.000 RClk 
Info (332146): Worst-case removal slack is 1.810
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.810         0.000 RClk 
Info (332146): Worst-case minimum pulse width slack is 7.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.500         0.000 RClk 
    Info (332119):   122.620         0.000 CPU_CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.972
    Info (332115): -to_clock [get_clocks {RClk_virt}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.972 
    Info (332115): ===================================================================
    Info (332115): From Node    : RDn
    Info (332115): To Node      : MMAP_ENn
    Info (332115): Launch Clock : RClk_virt
    Info (332115): Latch Clock  : RClk_virt
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):     10.000     10.000  F  iExt  RDn
    Info (332115):     10.485      0.485 FF  CELL  RDn|combout
    Info (332115):     12.022      1.537 FF    IC  MMAP_ENn~0|datad
    Info (332115):     12.081      0.059 FR  CELL  MMAP_ENn~0|combout
    Info (332115):     12.360      0.279 RR    IC  MMAP_ENn|datain
    Info (332115):     14.028      1.668 RR  CELL  MMAP_ENn
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.000      0.000  R        clock network delay
    Info (332115):     20.000      0.000  R  oExt  MMAP_ENn
    Info (332115): 
    Info (332115): Data Arrival Time  :    14.028
    Info (332115): Data Required Time :    20.000
    Info (332115): Slack              :     5.972 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 6.894
    Info (332115): -to_clock [get_clocks {RClk}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 6.894 
    Info (332115): ===================================================================
    Info (332115): From Node    : WRn
    Info (332115): To Node      : IntControl:inst_IntControl|Int
    Info (332115): Launch Clock : RClk_virt
    Info (332115): Latch Clock  : RClk
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):     10.000     10.000  R  iExt  WRn
    Info (332115):     10.475      0.475 RR  CELL  WRn|combout
    Info (332115):     13.096      2.621 RR    IC  inst_IntControl|Int~1|datad
    Info (332115):     13.155      0.059 RF  CELL  inst_IntControl|Int~1|combout
    Info (332115):     13.273      0.118 FF    IC  inst_IntControl|Int~2|datac
    Info (332115):     13.380      0.107 FF  CELL  inst_IntControl|Int~2|combout
    Info (332115):     13.482      0.102 FF    IC  inst_IntControl|Int~3|datad
    Info (332115):     13.541      0.059 FR  CELL  inst_IntControl|Int~3|combout
    Info (332115):     14.211      0.670 RR    IC  INT|datain
    Info (332115):     14.362      0.151 RR  CELL  IntControl:inst_IntControl|Int
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     21.291      1.291  R        clock network delay
    Info (332115):     21.256     -0.035     uTsu  IntControl:inst_IntControl|Int
    Info (332115): 
    Info (332115): Data Arrival Time  :    14.362
    Info (332115): Data Required Time :    21.256
    Info (332115): Slack              :     6.894 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {RClk}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : AsyncSer_Tx:inst_Aux_Tx|br_div[0]
    Info (332115): To Node      : AsyncSer_Tx:inst_Aux_Tx|br_div[0]
    Info (332115): Launch Clock : RClk
    Info (332115): Latch Clock  : RClk
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.412      1.412  R        clock network delay
    Info (332115):      1.553      0.141     uTco  AsyncSer_Tx:inst_Aux_Tx|br_div[0]
    Info (332115):      1.553      0.000 FF  CELL  inst_Aux_Tx|br_div[0]|regout
    Info (332115):      1.553      0.000 FF    IC  inst_Aux_Tx|br_div[0]~2|datac
    Info (332115):      1.737      0.184 FR  CELL  inst_Aux_Tx|br_div[0]~2|combout
    Info (332115):      1.737      0.000 RR    IC  inst_Aux_Tx|br_div[0]|datain
    Info (332115):      1.779      0.042 RR  CELL  AsyncSer_Tx:inst_Aux_Tx|br_div[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.412      1.412  R        clock network delay
    Info (332115):      1.564      0.152      uTh  AsyncSer_Tx:inst_Aux_Tx|br_div[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.779
    Info (332115): Data Required Time :     1.564
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 3.153
    Info (332115): -to_clock [get_clocks {RClk_virt}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 3.153 
    Info (332115): ===================================================================
    Info (332115): From Node    : D[6]~reg0
    Info (332115): To Node      : D[6]
    Info (332115): Launch Clock : RClk
    Info (332115): Latch Clock  : RClk_virt
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.366      1.366  R        clock network delay
    Info (332115):      1.464      0.098     uTco  D[6]~reg0
    Info (332115):      3.153      1.689 RR  CELL  D[6]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R  oExt  D[6]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.153
    Info (332115): Data Required Time :     0.000
    Info (332115): Slack              :     3.153 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 17.777
    Info (332115): -to_clock [get_clocks {RClk}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 17.777 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sync2FF:inst_Synch_Rst|Output[0]
    Info (332115): To Node      : IOWAITn~reg0
    Info (332115): Launch Clock : RClk
    Info (332115): Latch Clock  : RClk
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.427      1.427  R        clock network delay
    Info (332115):      1.568      0.141     uTco  Sync2FF:inst_Synch_Rst|Output[0]
    Info (332115):      1.568      0.000 RR  CELL  inst_Synch_Rst|Output[0]|regout
    Info (332115):      2.484      0.916 RR    IC  inst_Synch_Rst|Output[0]~clkctrl|inclk[0]
    Info (332115):      2.484      0.000 RR  CELL  inst_Synch_Rst|Output[0]~clkctrl|outclk
    Info (332115):      3.044      0.560 RR    IC  IOWAITn|areset
    Info (332115):      3.458      0.414 RF  CELL  IOWAITn~reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     21.270      1.270  R        clock network delay
    Info (332115):     21.235     -0.035     uTsu  IOWAITn~reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.458
    Info (332115): Data Required Time :    21.235
    Info (332115): Slack              :    17.777 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.810
    Info (332115): -to_clock [get_clocks {RClk}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.810 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sync2FF:inst_Synch_Rst|Output[0]
    Info (332115): To Node      : FIFOs:inst_FIFOs|contents[1][0]
    Info (332115): Launch Clock : RClk
    Info (332115): Latch Clock  : RClk
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.427      1.427  R        clock network delay
    Info (332115):      1.568      0.141     uTco  Sync2FF:inst_Synch_Rst|Output[0]
    Info (332115):      1.568      0.000 RR  CELL  inst_Synch_Rst|Output[0]|regout
    Info (332115):      2.484      0.916 RR    IC  inst_Synch_Rst|Output[0]~clkctrl|inclk[0]
    Info (332115):      2.484      0.000 RR  CELL  inst_Synch_Rst|Output[0]~clkctrl|outclk
    Info (332115):      2.923      0.439 RR    IC  inst_FIFOs|contents[1][0]|aclr
    Info (332115):      3.368      0.445 RF  CELL  FIFOs:inst_FIFOs|contents[1][0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.406      1.406  R        clock network delay
    Info (332115):      1.558      0.152      uTh  FIFOs:inst_FIFOs|contents[1][0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.368
    Info (332115): Data Required Time :     1.558
    Info (332115): Slack              :     1.810 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 7.500
    Info (332113): Targets: [get_clocks {RClk}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 7.500 
    Info (332113): ===================================================================
    Info (332113): Node             : FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : RClk
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           RClk
    Info (332113):      0.571      0.571 RR  CELL  RClk|combout
    Info (332113):      0.645      0.074 RR    IC  RClk~clkctrl|inclk[0]
    Info (332113):      0.645      0.000 RR  CELL  RClk~clkctrl|outclk
    Info (332113):      1.047      0.402 RR    IC  inst_FIFOs|FIFO_RAM_inst|altsyncram_component|auto_generated|ram_block1a0|clk0
    Info (332113):      1.474      0.427 RR  CELL  FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           RClk
    Info (332113):     10.571      0.571 FF  CELL  RClk|combout
    Info (332113):     10.645      0.074 FF    IC  RClk~clkctrl|inclk[0]
    Info (332113):     10.645      0.000 FF  CELL  RClk~clkctrl|outclk
    Info (332113):     11.047      0.402 FF    IC  inst_FIFOs|FIFO_RAM_inst|altsyncram_component|auto_generated|ram_block1a0|clk0
    Info (332113):     11.474      0.427 FF  CELL  FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.500
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     7.500
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 122.620
    Info (332113): Targets: [get_clocks {CPU_CLK}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 122.620 
    Info (332113): ===================================================================
    Info (332113): Node             : CPU_CLK
    Info (332113): Clock            : CPU_CLK
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.380
    Info (332113): Actual Width     :   125.000
    Info (332113): Slack            :   122.620
    Info (332113): ===================================================================
    Info (332113): 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4611 megabytes
    Info: Processing ended: Sun Nov 21 15:58:09 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


