m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dC:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/simulation/modelsim
vadder
Z1 DXx6 sv_std 3 std 0 22 AD7iAPLo6nTIKk<N0eo=D3
Z2 !s110 1542214949
!i10b 1
!s100 OF5Y>;nMc^KRco1zARE>X2
IAh5@V4Hm40mf59<[3HYae0
Z3 VDg1SIo80bB@j0V0VzS_@n1
!s105 adder_sv_unit
S1
R0
Z4 w1541577763
8C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/adder.sv
FC:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/adder.sv
L0 1
Z5 OV;L;10.5b;63
r1
!s85 0
31
Z6 !s108 1542214949.000000
!s107 C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/adder.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador|C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/adder.sv|
!i113 1
Z7 o-sv -work work
Z8 !s92 -sv -work work +incdir+C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador
Z9 tCvgOpt 0
vALU
R1
Z10 !s110 1542214947
!i10b 1
!s100 @Fcdz5b]<zRNanGbffM8^0
IagfWW]2QRQL7JjR<X:ikz2
R3
!s105 ALU_sv_unit
S1
R0
w1542203292
8C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/ALU.sv
FC:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/ALU.sv
L0 1
R5
r1
!s85 0
31
Z11 !s108 1542214947.000000
!s107 C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/ALU.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador|C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/ALU.sv|
!i113 1
R7
R8
R9
n@a@l@u
varm
R1
R2
!i10b 1
!s100 8d5BTzKjUbj4?51b7gCON0
II]hC6Z1iQNiBPk=<BKRUo2
R3
!s105 arm_sv_unit
S1
R0
R4
8C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/arm.sv
FC:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/arm.sv
L0 1
R5
r1
!s85 0
31
R6
!s107 C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/arm.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador|C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/arm.sv|
!i113 1
R7
R8
R9
vcondcheck
R1
R2
!i10b 1
!s100 i:>Hl3bF;b[7nGaB?93Jc0
I>o9T]zaXPbT5S3I9EA<zY1
R3
!s105 condcheck_sv_unit
S1
R0
R4
8C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/condcheck.sv
FC:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/condcheck.sv
L0 1
R5
r1
!s85 0
31
R6
!s107 C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/condcheck.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador|C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/condcheck.sv|
!i113 1
R7
R8
R9
vcondlogic
R1
R2
!i10b 1
!s100 BjThn[<9VzLTB2^@6eINm2
IS2A]64FXocec[4C7>L07;3
R3
!s105 condlogic_sv_unit
S1
R0
R4
8C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/condlogic.sv
FC:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/condlogic.sv
L0 1
R5
r1
!s85 0
31
R6
!s107 C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/condlogic.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador|C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/condlogic.sv|
!i113 1
R7
R8
R9
vcontroller
R1
R2
!i10b 1
!s100 H^T>`;gdN=aCzM7zDjaBb1
Ij0JYAUoNMZMIUBQ?@3VY?3
R3
!s105 controller_sv_unit
S1
R0
R4
8C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/controller.sv
FC:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/controller.sv
L0 1
R5
r1
!s85 0
31
R6
!s107 C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/controller.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador|C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/controller.sv|
!i113 1
R7
R8
R9
vdatapath
R1
R2
!i10b 1
!s100 UKB6Cc;]IdYGU_mNJkYZC1
IzJE`HM3<G9:<?fV@iED;83
R3
!s105 datapath_sv_unit
S1
R0
w1542211879
8C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/datapath.sv
FC:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/datapath.sv
L0 1
R5
r1
!s85 0
31
R6
!s107 C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/datapath.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador|C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/datapath.sv|
!i113 1
R7
R8
R9
vdecoder
R1
Z12 !s110 1542214948
!i10b 1
!s100 @W^LZRNDLL>kR^NmcmQeh2
IA;H;>7K4C1VSA][dG?7e13
R3
!s105 decoder_sv_unit
S1
R0
w1542213826
8C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/decoder.sv
FC:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/decoder.sv
L0 1
R5
r1
!s85 0
31
Z13 !s108 1542214948.000000
!s107 C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/decoder.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador|C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/decoder.sv|
!i113 1
R7
R8
R9
vdecoLDR
R1
R12
!i10b 1
!s100 `nlX=MNJg?M6ZSD4R^abA0
IG<@E9ZZ378<Qz2b3SFd_23
R3
!s105 decoLDR_sv_unit
S1
R0
w1541586156
8C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/decoLDR.sv
FC:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/decoLDR.sv
L0 1
R5
r1
!s85 0
31
R13
!s107 C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/decoLDR.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador|C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/decoLDR.sv|
!i113 1
R7
R8
R9
ndeco@l@d@r
vdecoSTR
R1
R12
!i10b 1
!s100 [<_WgaK_?And`iUHoga=n0
I0]o[XAS9DHojS3QMNL9;^1
R3
!s105 decoSTR_sv_unit
S1
R0
w1541585867
8C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/decoSTR.sv
FC:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/decoSTR.sv
L0 1
R5
r1
!s85 0
31
R13
!s107 C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/decoSTR.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador|C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/decoSTR.sv|
!i113 1
R7
R8
R9
ndeco@s@t@r
vdmem
R1
R10
!i10b 1
!s100 eBHg??@W2ICL1eUIdzb8O1
I0H[fScOnl>WmDI3X1aY[60
R3
!s105 dmem_sv_unit
S1
R0
w1542212586
8C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/Memory/dmem.sv
FC:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/Memory/dmem.sv
L0 1
R5
r1
!s85 0
31
R11
!s107 C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/Memory/dmem.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/Memory|C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/Memory/dmem.sv|
!i113 1
R7
Z14 !s92 -sv -work work +incdir+C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/Memory
R9
vextend
R1
R12
!i10b 1
!s100 `5aMJ5:oW4k2OBmg4bUV>2
IJ[WMImE1[Whmn1h[@T?1_0
R3
!s105 extend_sv_unit
S1
R0
Z15 w1541577762
8C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/extend.sv
FC:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/extend.sv
L0 1
R5
r1
!s85 0
31
R13
!s107 C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/extend.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador|C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/extend.sv|
!i113 1
R7
R8
R9
vflopenr
R1
R12
!i10b 1
!s100 55R[<@=T_Ca<kG0UEQ;hI1
IKAH_QEaI2JjSB1<RB24D;3
R3
!s105 flopenr_sv_unit
S1
R0
w1542213827
8C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/flopenr.sv
FC:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/flopenr.sv
L0 1
R5
r1
!s85 0
31
R13
!s107 C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/flopenr.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador|C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/flopenr.sv|
!i113 1
R7
R8
R9
vflopr
R1
R12
!i10b 1
!s100 OJK3R>R=E=PIDQ_O:D9gF1
I_NbWz@=ZX8b88zeB:;UTK1
R3
!s105 flopr_sv_unit
S1
R0
w1542212585
8C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/flopr.sv
FC:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/flopr.sv
L0 1
R5
r1
!s85 0
31
R13
!s107 C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/flopr.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador|C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/flopr.sv|
!i113 1
R7
R8
R9
vimem
R1
R2
!i10b 1
!s100 efkLl4<cRI_:LK;8;^4M61
IBmoE7oN;zoN[XNC73DSRM2
R3
!s105 imem_sv_unit
S1
R0
w1542184917
8C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/Memory/imem.sv
FC:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/Memory/imem.sv
L0 1
R5
r1
!s85 0
31
R6
!s107 C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/Memory/imem.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/Memory|C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/Memory/imem.sv|
!i113 1
R7
R14
R9
vmux2
R1
R12
!i10b 1
!s100 B`hXM2=`l^UIHjlHSZXIO2
I[T3JHa[WWR6iI0MfzHO>K2
R3
!s105 mux2_sv_unit
S1
R0
R15
8C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/mux2.sv
FC:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/mux2.sv
L0 1
R5
r1
!s85 0
31
R13
!s107 C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/mux2.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador|C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/mux2.sv|
!i113 1
R7
R8
R9
vregfile
R1
R12
!i10b 1
!s100 `mJZz9Q5f_inBI^[9<4cK1
IahF_bdQn[TfNz8cD;5]c93
R3
!s105 regfile_sv_unit
S1
R0
w1542209886
8C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/regfile.sv
FC:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/regfile.sv
L0 1
R5
r1
!s85 0
31
R11
!s107 C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/regfile.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador|C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/regfile.sv|
!i113 1
R7
R8
R9
vtestbench
R1
R10
!i10b 1
!s100 28ID^5JWg<Mha_zQ65UTU0
IS2D0mCjFMXML3^f1h?Z5o0
R3
!s105 testbench_sv_unit
S1
R0
w1542172186
8C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/testbench.sv
FC:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/testbench.sv
L0 1
R5
r1
!s85 0
31
R11
!s107 C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/testbench.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador|C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/testbench.sv|
!i113 1
R7
R8
R9
vtop
R1
R10
!i10b 1
!s100 11CR;F24@gkJg;gPODmPG1
I@:IHO:Y2fRE2Ohl;DJQZ?3
R3
!s105 top_sv_unit
S1
R0
w1541621792
8C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/top.sv
FC:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/top.sv
L0 1
R5
r1
!s85 0
31
R11
!s107 C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/top.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador|C:/Users/ggg/Documents/GitHub/Taller-Digitales/Proyecto/Procesador/top.sv|
!i113 1
R7
R8
R9
