// Generated by CIRCT firtool-1.62.0
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

// Standard header to adapt well known macros for prints and assertions.

// Users can define 'PRINTF_COND' to add an extra gate to prints.
`ifndef PRINTF_COND_
  `ifdef PRINTF_COND
    `define PRINTF_COND_ (`PRINTF_COND)
  `else  // PRINTF_COND
    `define PRINTF_COND_ 1
  `endif // PRINTF_COND
`endif // not def PRINTF_COND_

// Users can define 'ASSERT_VERBOSE_COND' to add an extra gate to assert error printing.
`ifndef ASSERT_VERBOSE_COND_
  `ifdef ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ (`ASSERT_VERBOSE_COND)
  `else  // ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ 1
  `endif // ASSERT_VERBOSE_COND
`endif // not def ASSERT_VERBOSE_COND_

// Users can define 'STOP_COND' to add an extra gate to stop conditions.
`ifndef STOP_COND_
  `ifdef STOP_COND
    `define STOP_COND_ (`STOP_COND)
  `else  // STOP_COND
    `define STOP_COND_ 1
  `endif // STOP_COND
`endif // not def STOP_COND_

module cta_scheduler_top(	// ventus/src/cta/cta_scheduler.scala:106:7
  input         clock,	// ventus/src/cta/cta_scheduler.scala:106:7
                reset,	// ventus/src/cta/cta_scheduler.scala:106:7
  output        io_host_wg_new_ready,	// ventus/src/cta/cta_scheduler.scala:108:14
  input         io_host_wg_new_valid,	// ventus/src/cta/cta_scheduler.scala:108:14
  input  [2:0]  io_host_wg_new_bits_num_wf,	// ventus/src/cta/cta_scheduler.scala:108:14
  input  [10:0] io_host_wg_new_bits_num_sgpr,	// ventus/src/cta/cta_scheduler.scala:108:14
                io_host_wg_new_bits_num_vgpr,	// ventus/src/cta/cta_scheduler.scala:108:14
  input  [17:0] io_host_wg_new_bits_num_lds,	// ventus/src/cta/cta_scheduler.scala:108:14
  input  [10:0] io_host_wg_new_bits_num_sgpr_per_wf,	// ventus/src/cta/cta_scheduler.scala:108:14
                io_host_wg_new_bits_num_vgpr_per_wf,	// ventus/src/cta/cta_scheduler.scala:108:14
  input  [15:0] io_host_wg_new_bits_num_pds_per_wf,	// ventus/src/cta/cta_scheduler.scala:108:14
  input  [3:0]  io_host_wg_new_bits_num_thread_per_wf,	// ventus/src/cta/cta_scheduler.scala:108:14
  input  [31:0] io_host_wg_new_bits_gds_base,	// ventus/src/cta/cta_scheduler.scala:108:14
                io_host_wg_new_bits_pds_base,	// ventus/src/cta/cta_scheduler.scala:108:14
                io_host_wg_new_bits_start_pc,	// ventus/src/cta/cta_scheduler.scala:108:14
                io_host_wg_new_bits_csr_kernel,	// ventus/src/cta/cta_scheduler.scala:108:14
  input  [10:0] io_host_wg_new_bits_num_wg_x,	// ventus/src/cta/cta_scheduler.scala:108:14
                io_host_wg_new_bits_num_wg_y,	// ventus/src/cta/cta_scheduler.scala:108:14
                io_host_wg_new_bits_num_wg_z,	// ventus/src/cta/cta_scheduler.scala:108:14
  input  [31:0] io_host_wg_new_bits_wg_id,	// ventus/src/cta/cta_scheduler.scala:108:14
  input         io_host_wg_done_ready,	// ventus/src/cta/cta_scheduler.scala:108:14
  output        io_host_wg_done_valid,	// ventus/src/cta/cta_scheduler.scala:108:14
  output [31:0] io_host_wg_done_bits_wg_id,	// ventus/src/cta/cta_scheduler.scala:108:14
  output        io_cu_wf_done_0_ready,	// ventus/src/cta/cta_scheduler.scala:108:14
  input         io_cu_wf_done_0_valid,	// ventus/src/cta/cta_scheduler.scala:108:14
  input  [4:0]  io_cu_wf_done_0_bits_wf_tag,	// ventus/src/cta/cta_scheduler.scala:108:14
  input         io_cu_wf_new_0_ready,	// ventus/src/cta/cta_scheduler.scala:108:14
  output        io_cu_wf_new_0_valid,	// ventus/src/cta/cta_scheduler.scala:108:14
  output [3:0]  io_cu_wf_new_0_bits_num_thread_per_wf,	// ventus/src/cta/cta_scheduler.scala:108:14
  output [31:0] io_cu_wf_new_0_bits_pds_base,	// ventus/src/cta/cta_scheduler.scala:108:14
                io_cu_wf_new_0_bits_start_pc,	// ventus/src/cta/cta_scheduler.scala:108:14
                io_cu_wf_new_0_bits_csr_kernel,	// ventus/src/cta/cta_scheduler.scala:108:14
  output [10:0] io_cu_wf_new_0_bits_num_wg_x,	// ventus/src/cta/cta_scheduler.scala:108:14
                io_cu_wf_new_0_bits_num_wg_y,	// ventus/src/cta/cta_scheduler.scala:108:14
                io_cu_wf_new_0_bits_num_wg_z,	// ventus/src/cta/cta_scheduler.scala:108:14
  output [9:0]  io_cu_wf_new_0_bits_sgpr_base,	// ventus/src/cta/cta_scheduler.scala:108:14
                io_cu_wf_new_0_bits_vgpr_base,	// ventus/src/cta/cta_scheduler.scala:108:14
  output [16:0] io_cu_wf_new_0_bits_lds_base,	// ventus/src/cta/cta_scheduler.scala:108:14
  output [31:0] io_cu_wf_new_0_bits_wg_id,	// ventus/src/cta/cta_scheduler.scala:108:14
  output [4:0]  io_cu_wf_new_0_bits_wf_tag,	// ventus/src/cta/cta_scheduler.scala:108:14
  output [2:0]  io_cu_wf_new_0_bits_num_wf	// ventus/src/cta/cta_scheduler.scala:108:14
);

  wire        _cu_interface_inst_io_init_ok;	// ventus/src/cta/cta_scheduler.scala:121:33
  wire        _cu_interface_inst_io_wgbuffer_wg_new_ready;	// ventus/src/cta/cta_scheduler.scala:121:33
  wire        _cu_interface_inst_io_alloc_wg_new_ready;	// ventus/src/cta/cta_scheduler.scala:121:33
  wire        _cu_interface_inst_io_rt_wg_new_ready;	// ventus/src/cta/cta_scheduler.scala:121:33
  wire        _cu_interface_inst_io_rt_dealloc_valid;	// ventus/src/cta/cta_scheduler.scala:121:33
  wire [2:0]  _cu_interface_inst_io_rt_dealloc_bits_wg_slot_id;	// ventus/src/cta/cta_scheduler.scala:121:33
  wire [2:0]  _cu_interface_inst_io_rt_dealloc_bits_num_wf;	// ventus/src/cta/cta_scheduler.scala:121:33
  wire        _cu_interface_inst_io_rt_dealloc_bits_lds_dealloc_en;	// ventus/src/cta/cta_scheduler.scala:121:33
  wire        _cu_interface_inst_io_rt_dealloc_bits_sgpr_dealloc_en;	// ventus/src/cta/cta_scheduler.scala:121:33
  wire        _cu_interface_inst_io_rt_dealloc_bits_vgpr_dealloc_en;	// ventus/src/cta/cta_scheduler.scala:121:33
  wire [31:0] _cu_interface_inst_io_rt_dealloc_bits_wg_id;	// ventus/src/cta/cta_scheduler.scala:121:33
  wire        _resource_table_inst_io_alloc_ready;	// ventus/src/cta/cta_scheduler.scala:120:35
  wire        _resource_table_inst_io_dealloc_ready;	// ventus/src/cta/cta_scheduler.scala:120:35
  wire        _resource_table_inst_io_slot_dealloc_valid;	// ventus/src/cta/cta_scheduler.scala:120:35
  wire [2:0]  _resource_table_inst_io_slot_dealloc_bits_wg_slot_id;	// ventus/src/cta/cta_scheduler.scala:120:35
  wire [2:0]  _resource_table_inst_io_slot_dealloc_bits_num_wf;	// ventus/src/cta/cta_scheduler.scala:120:35
  wire        _resource_table_inst_io_rtcache_lds_valid;	// ventus/src/cta/cta_scheduler.scala:120:35
  wire [17:0] _resource_table_inst_io_rtcache_lds_bits_size_0;	// ventus/src/cta/cta_scheduler.scala:120:35
  wire [17:0] _resource_table_inst_io_rtcache_lds_bits_size_1;	// ventus/src/cta/cta_scheduler.scala:120:35
  wire        _resource_table_inst_io_rtcache_sgpr_valid;	// ventus/src/cta/cta_scheduler.scala:120:35
  wire [10:0] _resource_table_inst_io_rtcache_sgpr_bits_size_0;	// ventus/src/cta/cta_scheduler.scala:120:35
  wire [10:0] _resource_table_inst_io_rtcache_sgpr_bits_size_1;	// ventus/src/cta/cta_scheduler.scala:120:35
  wire        _resource_table_inst_io_rtcache_vgpr_valid;	// ventus/src/cta/cta_scheduler.scala:120:35
  wire [10:0] _resource_table_inst_io_rtcache_vgpr_bits_size_0;	// ventus/src/cta/cta_scheduler.scala:120:35
  wire [10:0] _resource_table_inst_io_rtcache_vgpr_bits_size_1;	// ventus/src/cta/cta_scheduler.scala:120:35
  wire        _resource_table_inst_io_cuinterface_wg_new_valid;	// ventus/src/cta/cta_scheduler.scala:120:35
  wire [9:0]  _resource_table_inst_io_cuinterface_wg_new_bits_sgpr_base;	// ventus/src/cta/cta_scheduler.scala:120:35
  wire [9:0]  _resource_table_inst_io_cuinterface_wg_new_bits_vgpr_base;	// ventus/src/cta/cta_scheduler.scala:120:35
  wire [16:0] _resource_table_inst_io_cuinterface_wg_new_bits_lds_base;	// ventus/src/cta/cta_scheduler.scala:120:35
  wire [31:0] _resource_table_inst_io_cuinterface_wg_new_bits_wg_id;	// ventus/src/cta/cta_scheduler.scala:120:35
  wire        _allocator_inst_io_wgbuffer_wg_new_ready;	// ventus/src/cta/cta_scheduler.scala:119:30
  wire        _allocator_inst_io_wgbuffer_result_valid;	// ventus/src/cta/cta_scheduler.scala:119:30
  wire        _allocator_inst_io_wgbuffer_result_bits_accept;	// ventus/src/cta/cta_scheduler.scala:119:30
  wire [2:0]  _allocator_inst_io_wgbuffer_result_bits_wgram_addr;	// ventus/src/cta/cta_scheduler.scala:119:30
  wire [31:0] _allocator_inst_io_wgbuffer_result_bits_wg_id;	// ventus/src/cta/cta_scheduler.scala:119:30
  wire        _allocator_inst_io_cuinterface_wg_new_valid;	// ventus/src/cta/cta_scheduler.scala:119:30
  wire [2:0]  _allocator_inst_io_cuinterface_wg_new_bits_wg_slot_id;	// ventus/src/cta/cta_scheduler.scala:119:30
  wire [2:0]  _allocator_inst_io_cuinterface_wg_new_bits_num_wf;	// ventus/src/cta/cta_scheduler.scala:119:30
  wire        _allocator_inst_io_cuinterface_wg_new_bits_lds_dealloc_en;	// ventus/src/cta/cta_scheduler.scala:119:30
  wire        _allocator_inst_io_cuinterface_wg_new_bits_sgpr_dealloc_en;	// ventus/src/cta/cta_scheduler.scala:119:30
  wire        _allocator_inst_io_cuinterface_wg_new_bits_vgpr_dealloc_en;	// ventus/src/cta/cta_scheduler.scala:119:30
  wire [31:0] _allocator_inst_io_cuinterface_wg_new_bits_wg_id;	// ventus/src/cta/cta_scheduler.scala:119:30
  wire        _allocator_inst_io_rt_alloc_valid;	// ventus/src/cta/cta_scheduler.scala:119:30
  wire [2:0]  _allocator_inst_io_rt_alloc_bits_wg_slot_id;	// ventus/src/cta/cta_scheduler.scala:119:30
  wire [17:0] _allocator_inst_io_rt_alloc_bits_num_lds;	// ventus/src/cta/cta_scheduler.scala:119:30
  wire [10:0] _allocator_inst_io_rt_alloc_bits_num_sgpr;	// ventus/src/cta/cta_scheduler.scala:119:30
  wire [10:0] _allocator_inst_io_rt_alloc_bits_num_vgpr;	// ventus/src/cta/cta_scheduler.scala:119:30
  wire [31:0] _allocator_inst_io_rt_alloc_bits_wg_id;	// ventus/src/cta/cta_scheduler.scala:119:30
  wire        _allocator_inst_io_rt_result_lds_ready;	// ventus/src/cta/cta_scheduler.scala:119:30
  wire        _allocator_inst_io_rt_result_sgpr_ready;	// ventus/src/cta/cta_scheduler.scala:119:30
  wire        _allocator_inst_io_rt_result_vgpr_ready;	// ventus/src/cta/cta_scheduler.scala:119:30
  wire        _wg_buffer_inst_io_host_wg_new_ready;	// ventus/src/cta/cta_scheduler.scala:118:30
  wire        _wg_buffer_inst_io_alloc_wg_new_valid;	// ventus/src/cta/cta_scheduler.scala:118:30
  wire [2:0]  _wg_buffer_inst_io_alloc_wg_new_bits_num_wf;	// ventus/src/cta/cta_scheduler.scala:118:30
  wire [10:0] _wg_buffer_inst_io_alloc_wg_new_bits_num_sgpr;	// ventus/src/cta/cta_scheduler.scala:118:30
  wire [10:0] _wg_buffer_inst_io_alloc_wg_new_bits_num_vgpr;	// ventus/src/cta/cta_scheduler.scala:118:30
  wire [17:0] _wg_buffer_inst_io_alloc_wg_new_bits_num_lds;	// ventus/src/cta/cta_scheduler.scala:118:30
  wire [31:0] _wg_buffer_inst_io_alloc_wg_new_bits_wg_id;	// ventus/src/cta/cta_scheduler.scala:118:30
  wire [2:0]  _wg_buffer_inst_io_alloc_wg_new_bits_wgram_addr;	// ventus/src/cta/cta_scheduler.scala:118:30
  wire        _wg_buffer_inst_io_alloc_result_ready;	// ventus/src/cta/cta_scheduler.scala:118:30
  wire        _wg_buffer_inst_io_cuinterface_wg_new_valid;	// ventus/src/cta/cta_scheduler.scala:118:30
  wire [3:0]  _wg_buffer_inst_io_cuinterface_wg_new_bits_num_thread_per_wf;	// ventus/src/cta/cta_scheduler.scala:118:30
  wire [31:0] _wg_buffer_inst_io_cuinterface_wg_new_bits_gds_base;	// ventus/src/cta/cta_scheduler.scala:118:30
  wire [31:0] _wg_buffer_inst_io_cuinterface_wg_new_bits_pds_base;	// ventus/src/cta/cta_scheduler.scala:118:30
  wire [31:0] _wg_buffer_inst_io_cuinterface_wg_new_bits_start_pc;	// ventus/src/cta/cta_scheduler.scala:118:30
  wire [31:0] _wg_buffer_inst_io_cuinterface_wg_new_bits_csr_kernel;	// ventus/src/cta/cta_scheduler.scala:118:30
  wire [10:0] _wg_buffer_inst_io_cuinterface_wg_new_bits_num_wg_x;	// ventus/src/cta/cta_scheduler.scala:118:30
  wire [10:0] _wg_buffer_inst_io_cuinterface_wg_new_bits_num_wg_y;	// ventus/src/cta/cta_scheduler.scala:118:30
  wire [10:0] _wg_buffer_inst_io_cuinterface_wg_new_bits_num_wg_z;	// ventus/src/cta/cta_scheduler.scala:118:30
  wire [10:0] _wg_buffer_inst_io_cuinterface_wg_new_bits_num_sgpr_per_wf;	// ventus/src/cta/cta_scheduler.scala:118:30
  wire [10:0] _wg_buffer_inst_io_cuinterface_wg_new_bits_num_vgpr_per_wf;	// ventus/src/cta/cta_scheduler.scala:118:30
  wire [15:0] _wg_buffer_inst_io_cuinterface_wg_new_bits_num_pds_per_wf;	// ventus/src/cta/cta_scheduler.scala:118:30
  wire [31:0] _wg_buffer_inst_io_cuinterface_wg_new_bits_wg_id;	// ventus/src/cta/cta_scheduler.scala:118:30
  wg_buffer wg_buffer_inst (	// ventus/src/cta/cta_scheduler.scala:118:30
    .clock                                        (clock),
    .reset                                        (reset),
    .io_host_wg_new_ready                         (_wg_buffer_inst_io_host_wg_new_ready),
    .io_host_wg_new_valid
      (io_host_wg_new_valid & _cu_interface_inst_io_init_ok),	// ventus/src/cta/cta_scheduler.scala:121:33, :124:63
    .io_host_wg_new_bits_num_wf                   (io_host_wg_new_bits_num_wf),
    .io_host_wg_new_bits_num_sgpr                 (io_host_wg_new_bits_num_sgpr),
    .io_host_wg_new_bits_num_vgpr                 (io_host_wg_new_bits_num_vgpr),
    .io_host_wg_new_bits_num_lds                  (io_host_wg_new_bits_num_lds),
    .io_host_wg_new_bits_num_sgpr_per_wf          (io_host_wg_new_bits_num_sgpr_per_wf),
    .io_host_wg_new_bits_num_vgpr_per_wf          (io_host_wg_new_bits_num_vgpr_per_wf),
    .io_host_wg_new_bits_num_pds_per_wf           (io_host_wg_new_bits_num_pds_per_wf),
    .io_host_wg_new_bits_num_thread_per_wf        (io_host_wg_new_bits_num_thread_per_wf),
    .io_host_wg_new_bits_gds_base                 (io_host_wg_new_bits_gds_base),
    .io_host_wg_new_bits_pds_base                 (io_host_wg_new_bits_pds_base),
    .io_host_wg_new_bits_start_pc                 (io_host_wg_new_bits_start_pc),
    .io_host_wg_new_bits_csr_kernel               (io_host_wg_new_bits_csr_kernel),
    .io_host_wg_new_bits_num_wg_x                 (io_host_wg_new_bits_num_wg_x),
    .io_host_wg_new_bits_num_wg_y                 (io_host_wg_new_bits_num_wg_y),
    .io_host_wg_new_bits_num_wg_z                 (io_host_wg_new_bits_num_wg_z),
    .io_host_wg_new_bits_wg_id                    (io_host_wg_new_bits_wg_id),
    .io_alloc_wg_new_ready
      (_allocator_inst_io_wgbuffer_wg_new_ready),	// ventus/src/cta/cta_scheduler.scala:119:30
    .io_alloc_wg_new_valid                        (_wg_buffer_inst_io_alloc_wg_new_valid),
    .io_alloc_wg_new_bits_num_wf
      (_wg_buffer_inst_io_alloc_wg_new_bits_num_wf),
    .io_alloc_wg_new_bits_num_sgpr
      (_wg_buffer_inst_io_alloc_wg_new_bits_num_sgpr),
    .io_alloc_wg_new_bits_num_vgpr
      (_wg_buffer_inst_io_alloc_wg_new_bits_num_vgpr),
    .io_alloc_wg_new_bits_num_lds
      (_wg_buffer_inst_io_alloc_wg_new_bits_num_lds),
    .io_alloc_wg_new_bits_wg_id
      (_wg_buffer_inst_io_alloc_wg_new_bits_wg_id),
    .io_alloc_wg_new_bits_wgram_addr
      (_wg_buffer_inst_io_alloc_wg_new_bits_wgram_addr),
    .io_alloc_result_ready                        (_wg_buffer_inst_io_alloc_result_ready),
    .io_alloc_result_valid
      (_allocator_inst_io_wgbuffer_result_valid),	// ventus/src/cta/cta_scheduler.scala:119:30
    .io_alloc_result_bits_accept
      (_allocator_inst_io_wgbuffer_result_bits_accept),	// ventus/src/cta/cta_scheduler.scala:119:30
    .io_alloc_result_bits_wgram_addr
      (_allocator_inst_io_wgbuffer_result_bits_wgram_addr),	// ventus/src/cta/cta_scheduler.scala:119:30
    .io_alloc_result_bits_wg_id
      (_allocator_inst_io_wgbuffer_result_bits_wg_id),	// ventus/src/cta/cta_scheduler.scala:119:30
    .io_cuinterface_wg_new_ready
      (_cu_interface_inst_io_wgbuffer_wg_new_ready),	// ventus/src/cta/cta_scheduler.scala:121:33
    .io_cuinterface_wg_new_valid
      (_wg_buffer_inst_io_cuinterface_wg_new_valid),
    .io_cuinterface_wg_new_bits_num_thread_per_wf
      (_wg_buffer_inst_io_cuinterface_wg_new_bits_num_thread_per_wf),
    .io_cuinterface_wg_new_bits_gds_base
      (_wg_buffer_inst_io_cuinterface_wg_new_bits_gds_base),
    .io_cuinterface_wg_new_bits_pds_base
      (_wg_buffer_inst_io_cuinterface_wg_new_bits_pds_base),
    .io_cuinterface_wg_new_bits_start_pc
      (_wg_buffer_inst_io_cuinterface_wg_new_bits_start_pc),
    .io_cuinterface_wg_new_bits_csr_kernel
      (_wg_buffer_inst_io_cuinterface_wg_new_bits_csr_kernel),
    .io_cuinterface_wg_new_bits_num_wg_x
      (_wg_buffer_inst_io_cuinterface_wg_new_bits_num_wg_x),
    .io_cuinterface_wg_new_bits_num_wg_y
      (_wg_buffer_inst_io_cuinterface_wg_new_bits_num_wg_y),
    .io_cuinterface_wg_new_bits_num_wg_z
      (_wg_buffer_inst_io_cuinterface_wg_new_bits_num_wg_z),
    .io_cuinterface_wg_new_bits_num_sgpr_per_wf
      (_wg_buffer_inst_io_cuinterface_wg_new_bits_num_sgpr_per_wf),
    .io_cuinterface_wg_new_bits_num_vgpr_per_wf
      (_wg_buffer_inst_io_cuinterface_wg_new_bits_num_vgpr_per_wf),
    .io_cuinterface_wg_new_bits_num_pds_per_wf
      (_wg_buffer_inst_io_cuinterface_wg_new_bits_num_pds_per_wf),
    .io_cuinterface_wg_new_bits_wg_id
      (_wg_buffer_inst_io_cuinterface_wg_new_bits_wg_id)
  );
  allocator allocator_inst (	// ventus/src/cta/cta_scheduler.scala:119:30
    .clock                                      (clock),
    .reset                                      (reset),
    .io_wgbuffer_wg_new_ready
      (_allocator_inst_io_wgbuffer_wg_new_ready),
    .io_wgbuffer_wg_new_valid                   (_wg_buffer_inst_io_alloc_wg_new_valid),	// ventus/src/cta/cta_scheduler.scala:118:30
    .io_wgbuffer_wg_new_bits_num_wf
      (_wg_buffer_inst_io_alloc_wg_new_bits_num_wf),	// ventus/src/cta/cta_scheduler.scala:118:30
    .io_wgbuffer_wg_new_bits_num_sgpr
      (_wg_buffer_inst_io_alloc_wg_new_bits_num_sgpr),	// ventus/src/cta/cta_scheduler.scala:118:30
    .io_wgbuffer_wg_new_bits_num_vgpr
      (_wg_buffer_inst_io_alloc_wg_new_bits_num_vgpr),	// ventus/src/cta/cta_scheduler.scala:118:30
    .io_wgbuffer_wg_new_bits_num_lds
      (_wg_buffer_inst_io_alloc_wg_new_bits_num_lds),	// ventus/src/cta/cta_scheduler.scala:118:30
    .io_wgbuffer_wg_new_bits_wg_id
      (_wg_buffer_inst_io_alloc_wg_new_bits_wg_id),	// ventus/src/cta/cta_scheduler.scala:118:30
    .io_wgbuffer_wg_new_bits_wgram_addr
      (_wg_buffer_inst_io_alloc_wg_new_bits_wgram_addr),	// ventus/src/cta/cta_scheduler.scala:118:30
    .io_wgbuffer_result_ready                   (_wg_buffer_inst_io_alloc_result_ready),	// ventus/src/cta/cta_scheduler.scala:118:30
    .io_wgbuffer_result_valid
      (_allocator_inst_io_wgbuffer_result_valid),
    .io_wgbuffer_result_bits_accept
      (_allocator_inst_io_wgbuffer_result_bits_accept),
    .io_wgbuffer_result_bits_wgram_addr
      (_allocator_inst_io_wgbuffer_result_bits_wgram_addr),
    .io_wgbuffer_result_bits_wg_id
      (_allocator_inst_io_wgbuffer_result_bits_wg_id),
    .io_cuinterface_wg_new_ready
      (_cu_interface_inst_io_alloc_wg_new_ready),	// ventus/src/cta/cta_scheduler.scala:121:33
    .io_cuinterface_wg_new_valid
      (_allocator_inst_io_cuinterface_wg_new_valid),
    .io_cuinterface_wg_new_bits_wg_slot_id
      (_allocator_inst_io_cuinterface_wg_new_bits_wg_slot_id),
    .io_cuinterface_wg_new_bits_num_wf
      (_allocator_inst_io_cuinterface_wg_new_bits_num_wf),
    .io_cuinterface_wg_new_bits_lds_dealloc_en
      (_allocator_inst_io_cuinterface_wg_new_bits_lds_dealloc_en),
    .io_cuinterface_wg_new_bits_sgpr_dealloc_en
      (_allocator_inst_io_cuinterface_wg_new_bits_sgpr_dealloc_en),
    .io_cuinterface_wg_new_bits_vgpr_dealloc_en
      (_allocator_inst_io_cuinterface_wg_new_bits_vgpr_dealloc_en),
    .io_cuinterface_wg_new_bits_wg_id
      (_allocator_inst_io_cuinterface_wg_new_bits_wg_id),
    .io_rt_alloc_ready                          (_resource_table_inst_io_alloc_ready),	// ventus/src/cta/cta_scheduler.scala:120:35
    .io_rt_alloc_valid                          (_allocator_inst_io_rt_alloc_valid),
    .io_rt_alloc_bits_wg_slot_id
      (_allocator_inst_io_rt_alloc_bits_wg_slot_id),
    .io_rt_alloc_bits_num_lds
      (_allocator_inst_io_rt_alloc_bits_num_lds),
    .io_rt_alloc_bits_num_sgpr
      (_allocator_inst_io_rt_alloc_bits_num_sgpr),
    .io_rt_alloc_bits_num_vgpr
      (_allocator_inst_io_rt_alloc_bits_num_vgpr),
    .io_rt_alloc_bits_wg_id                     (_allocator_inst_io_rt_alloc_bits_wg_id),
    .io_rt_dealloc_valid
      (_resource_table_inst_io_slot_dealloc_valid),	// ventus/src/cta/cta_scheduler.scala:120:35
    .io_rt_dealloc_bits_wg_slot_id
      (_resource_table_inst_io_slot_dealloc_bits_wg_slot_id),	// ventus/src/cta/cta_scheduler.scala:120:35
    .io_rt_dealloc_bits_num_wf
      (_resource_table_inst_io_slot_dealloc_bits_num_wf),	// ventus/src/cta/cta_scheduler.scala:120:35
    .io_rt_result_lds_ready                     (_allocator_inst_io_rt_result_lds_ready),
    .io_rt_result_lds_valid
      (_resource_table_inst_io_rtcache_lds_valid),	// ventus/src/cta/cta_scheduler.scala:120:35
    .io_rt_result_lds_bits_size_0
      (_resource_table_inst_io_rtcache_lds_bits_size_0),	// ventus/src/cta/cta_scheduler.scala:120:35
    .io_rt_result_lds_bits_size_1
      (_resource_table_inst_io_rtcache_lds_bits_size_1),	// ventus/src/cta/cta_scheduler.scala:120:35
    .io_rt_result_sgpr_ready                    (_allocator_inst_io_rt_result_sgpr_ready),
    .io_rt_result_sgpr_valid
      (_resource_table_inst_io_rtcache_sgpr_valid),	// ventus/src/cta/cta_scheduler.scala:120:35
    .io_rt_result_sgpr_bits_size_0
      (_resource_table_inst_io_rtcache_sgpr_bits_size_0),	// ventus/src/cta/cta_scheduler.scala:120:35
    .io_rt_result_sgpr_bits_size_1
      (_resource_table_inst_io_rtcache_sgpr_bits_size_1),	// ventus/src/cta/cta_scheduler.scala:120:35
    .io_rt_result_vgpr_ready                    (_allocator_inst_io_rt_result_vgpr_ready),
    .io_rt_result_vgpr_valid
      (_resource_table_inst_io_rtcache_vgpr_valid),	// ventus/src/cta/cta_scheduler.scala:120:35
    .io_rt_result_vgpr_bits_size_0
      (_resource_table_inst_io_rtcache_vgpr_bits_size_0),	// ventus/src/cta/cta_scheduler.scala:120:35
    .io_rt_result_vgpr_bits_size_1
      (_resource_table_inst_io_rtcache_vgpr_bits_size_1)	// ventus/src/cta/cta_scheduler.scala:120:35
  );
  resource_table_top resource_table_inst (	// ventus/src/cta/cta_scheduler.scala:120:35
    .clock                                (clock),
    .reset                                (reset),
    .io_alloc_ready                       (_resource_table_inst_io_alloc_ready),
    .io_alloc_valid                       (_allocator_inst_io_rt_alloc_valid),	// ventus/src/cta/cta_scheduler.scala:119:30
    .io_alloc_bits_wg_slot_id             (_allocator_inst_io_rt_alloc_bits_wg_slot_id),	// ventus/src/cta/cta_scheduler.scala:119:30
    .io_alloc_bits_num_lds                (_allocator_inst_io_rt_alloc_bits_num_lds),	// ventus/src/cta/cta_scheduler.scala:119:30
    .io_alloc_bits_num_sgpr               (_allocator_inst_io_rt_alloc_bits_num_sgpr),	// ventus/src/cta/cta_scheduler.scala:119:30
    .io_alloc_bits_num_vgpr               (_allocator_inst_io_rt_alloc_bits_num_vgpr),	// ventus/src/cta/cta_scheduler.scala:119:30
    .io_alloc_bits_wg_id                  (_allocator_inst_io_rt_alloc_bits_wg_id),	// ventus/src/cta/cta_scheduler.scala:119:30
    .io_dealloc_ready                     (_resource_table_inst_io_dealloc_ready),
    .io_dealloc_valid                     (_cu_interface_inst_io_rt_dealloc_valid),	// ventus/src/cta/cta_scheduler.scala:121:33
    .io_dealloc_bits_wg_slot_id
      (_cu_interface_inst_io_rt_dealloc_bits_wg_slot_id),	// ventus/src/cta/cta_scheduler.scala:121:33
    .io_dealloc_bits_num_wf               (_cu_interface_inst_io_rt_dealloc_bits_num_wf),	// ventus/src/cta/cta_scheduler.scala:121:33
    .io_dealloc_bits_lds_dealloc_en
      (_cu_interface_inst_io_rt_dealloc_bits_lds_dealloc_en),	// ventus/src/cta/cta_scheduler.scala:121:33
    .io_dealloc_bits_sgpr_dealloc_en
      (_cu_interface_inst_io_rt_dealloc_bits_sgpr_dealloc_en),	// ventus/src/cta/cta_scheduler.scala:121:33
    .io_dealloc_bits_vgpr_dealloc_en
      (_cu_interface_inst_io_rt_dealloc_bits_vgpr_dealloc_en),	// ventus/src/cta/cta_scheduler.scala:121:33
    .io_dealloc_bits_wg_id                (_cu_interface_inst_io_rt_dealloc_bits_wg_id),	// ventus/src/cta/cta_scheduler.scala:121:33
    .io_slot_dealloc_valid                (_resource_table_inst_io_slot_dealloc_valid),
    .io_slot_dealloc_bits_wg_slot_id
      (_resource_table_inst_io_slot_dealloc_bits_wg_slot_id),
    .io_slot_dealloc_bits_num_wf
      (_resource_table_inst_io_slot_dealloc_bits_num_wf),
    .io_rtcache_lds_ready                 (_allocator_inst_io_rt_result_lds_ready),	// ventus/src/cta/cta_scheduler.scala:119:30
    .io_rtcache_lds_valid                 (_resource_table_inst_io_rtcache_lds_valid),
    .io_rtcache_lds_bits_size_0
      (_resource_table_inst_io_rtcache_lds_bits_size_0),
    .io_rtcache_lds_bits_size_1
      (_resource_table_inst_io_rtcache_lds_bits_size_1),
    .io_rtcache_sgpr_ready                (_allocator_inst_io_rt_result_sgpr_ready),	// ventus/src/cta/cta_scheduler.scala:119:30
    .io_rtcache_sgpr_valid                (_resource_table_inst_io_rtcache_sgpr_valid),
    .io_rtcache_sgpr_bits_size_0
      (_resource_table_inst_io_rtcache_sgpr_bits_size_0),
    .io_rtcache_sgpr_bits_size_1
      (_resource_table_inst_io_rtcache_sgpr_bits_size_1),
    .io_rtcache_vgpr_ready                (_allocator_inst_io_rt_result_vgpr_ready),	// ventus/src/cta/cta_scheduler.scala:119:30
    .io_rtcache_vgpr_valid                (_resource_table_inst_io_rtcache_vgpr_valid),
    .io_rtcache_vgpr_bits_size_0
      (_resource_table_inst_io_rtcache_vgpr_bits_size_0),
    .io_rtcache_vgpr_bits_size_1
      (_resource_table_inst_io_rtcache_vgpr_bits_size_1),
    .io_cuinterface_wg_new_ready          (_cu_interface_inst_io_rt_wg_new_ready),	// ventus/src/cta/cta_scheduler.scala:121:33
    .io_cuinterface_wg_new_valid
      (_resource_table_inst_io_cuinterface_wg_new_valid),
    .io_cuinterface_wg_new_bits_sgpr_base
      (_resource_table_inst_io_cuinterface_wg_new_bits_sgpr_base),
    .io_cuinterface_wg_new_bits_vgpr_base
      (_resource_table_inst_io_cuinterface_wg_new_bits_vgpr_base),
    .io_cuinterface_wg_new_bits_lds_base
      (_resource_table_inst_io_cuinterface_wg_new_bits_lds_base),
    .io_cuinterface_wg_new_bits_wg_id
      (_resource_table_inst_io_cuinterface_wg_new_bits_wg_id)
  );
  cu_interface cu_interface_inst (	// ventus/src/cta/cta_scheduler.scala:121:33
    .clock                                     (clock),
    .reset                                     (reset),
    .io_init_ok                                (_cu_interface_inst_io_init_ok),
    .io_wgbuffer_wg_new_ready
      (_cu_interface_inst_io_wgbuffer_wg_new_ready),
    .io_wgbuffer_wg_new_valid
      (_wg_buffer_inst_io_cuinterface_wg_new_valid),	// ventus/src/cta/cta_scheduler.scala:118:30
    .io_wgbuffer_wg_new_bits_num_thread_per_wf
      (_wg_buffer_inst_io_cuinterface_wg_new_bits_num_thread_per_wf),	// ventus/src/cta/cta_scheduler.scala:118:30
    .io_wgbuffer_wg_new_bits_gds_base
      (_wg_buffer_inst_io_cuinterface_wg_new_bits_gds_base),	// ventus/src/cta/cta_scheduler.scala:118:30
    .io_wgbuffer_wg_new_bits_pds_base
      (_wg_buffer_inst_io_cuinterface_wg_new_bits_pds_base),	// ventus/src/cta/cta_scheduler.scala:118:30
    .io_wgbuffer_wg_new_bits_start_pc
      (_wg_buffer_inst_io_cuinterface_wg_new_bits_start_pc),	// ventus/src/cta/cta_scheduler.scala:118:30
    .io_wgbuffer_wg_new_bits_csr_kernel
      (_wg_buffer_inst_io_cuinterface_wg_new_bits_csr_kernel),	// ventus/src/cta/cta_scheduler.scala:118:30
    .io_wgbuffer_wg_new_bits_num_wg_x
      (_wg_buffer_inst_io_cuinterface_wg_new_bits_num_wg_x),	// ventus/src/cta/cta_scheduler.scala:118:30
    .io_wgbuffer_wg_new_bits_num_wg_y
      (_wg_buffer_inst_io_cuinterface_wg_new_bits_num_wg_y),	// ventus/src/cta/cta_scheduler.scala:118:30
    .io_wgbuffer_wg_new_bits_num_wg_z
      (_wg_buffer_inst_io_cuinterface_wg_new_bits_num_wg_z),	// ventus/src/cta/cta_scheduler.scala:118:30
    .io_wgbuffer_wg_new_bits_num_sgpr_per_wf
      (_wg_buffer_inst_io_cuinterface_wg_new_bits_num_sgpr_per_wf),	// ventus/src/cta/cta_scheduler.scala:118:30
    .io_wgbuffer_wg_new_bits_num_vgpr_per_wf
      (_wg_buffer_inst_io_cuinterface_wg_new_bits_num_vgpr_per_wf),	// ventus/src/cta/cta_scheduler.scala:118:30
    .io_wgbuffer_wg_new_bits_num_pds_per_wf
      (_wg_buffer_inst_io_cuinterface_wg_new_bits_num_pds_per_wf),	// ventus/src/cta/cta_scheduler.scala:118:30
    .io_wgbuffer_wg_new_bits_wg_id
      (_wg_buffer_inst_io_cuinterface_wg_new_bits_wg_id),	// ventus/src/cta/cta_scheduler.scala:118:30
    .io_alloc_wg_new_ready                     (_cu_interface_inst_io_alloc_wg_new_ready),
    .io_alloc_wg_new_valid
      (_allocator_inst_io_cuinterface_wg_new_valid),	// ventus/src/cta/cta_scheduler.scala:119:30
    .io_alloc_wg_new_bits_wg_slot_id
      (_allocator_inst_io_cuinterface_wg_new_bits_wg_slot_id),	// ventus/src/cta/cta_scheduler.scala:119:30
    .io_alloc_wg_new_bits_num_wf
      (_allocator_inst_io_cuinterface_wg_new_bits_num_wf),	// ventus/src/cta/cta_scheduler.scala:119:30
    .io_alloc_wg_new_bits_lds_dealloc_en
      (_allocator_inst_io_cuinterface_wg_new_bits_lds_dealloc_en),	// ventus/src/cta/cta_scheduler.scala:119:30
    .io_alloc_wg_new_bits_sgpr_dealloc_en
      (_allocator_inst_io_cuinterface_wg_new_bits_sgpr_dealloc_en),	// ventus/src/cta/cta_scheduler.scala:119:30
    .io_alloc_wg_new_bits_vgpr_dealloc_en
      (_allocator_inst_io_cuinterface_wg_new_bits_vgpr_dealloc_en),	// ventus/src/cta/cta_scheduler.scala:119:30
    .io_alloc_wg_new_bits_wg_id
      (_allocator_inst_io_cuinterface_wg_new_bits_wg_id),	// ventus/src/cta/cta_scheduler.scala:119:30
    .io_rt_wg_new_ready                        (_cu_interface_inst_io_rt_wg_new_ready),
    .io_rt_wg_new_valid
      (_resource_table_inst_io_cuinterface_wg_new_valid),	// ventus/src/cta/cta_scheduler.scala:120:35
    .io_rt_wg_new_bits_sgpr_base
      (_resource_table_inst_io_cuinterface_wg_new_bits_sgpr_base),	// ventus/src/cta/cta_scheduler.scala:120:35
    .io_rt_wg_new_bits_vgpr_base
      (_resource_table_inst_io_cuinterface_wg_new_bits_vgpr_base),	// ventus/src/cta/cta_scheduler.scala:120:35
    .io_rt_wg_new_bits_lds_base
      (_resource_table_inst_io_cuinterface_wg_new_bits_lds_base),	// ventus/src/cta/cta_scheduler.scala:120:35
    .io_rt_wg_new_bits_wg_id
      (_resource_table_inst_io_cuinterface_wg_new_bits_wg_id),	// ventus/src/cta/cta_scheduler.scala:120:35
    .io_cu_wf_new_0_ready                      (io_cu_wf_new_0_ready),
    .io_cu_wf_new_0_valid                      (io_cu_wf_new_0_valid),
    .io_cu_wf_new_0_bits_num_thread_per_wf     (io_cu_wf_new_0_bits_num_thread_per_wf),
    .io_cu_wf_new_0_bits_pds_base              (io_cu_wf_new_0_bits_pds_base),
    .io_cu_wf_new_0_bits_start_pc              (io_cu_wf_new_0_bits_start_pc),
    .io_cu_wf_new_0_bits_csr_kernel            (io_cu_wf_new_0_bits_csr_kernel),
    .io_cu_wf_new_0_bits_num_wg_x              (io_cu_wf_new_0_bits_num_wg_x),
    .io_cu_wf_new_0_bits_num_wg_y              (io_cu_wf_new_0_bits_num_wg_y),
    .io_cu_wf_new_0_bits_num_wg_z              (io_cu_wf_new_0_bits_num_wg_z),
    .io_cu_wf_new_0_bits_sgpr_base             (io_cu_wf_new_0_bits_sgpr_base),
    .io_cu_wf_new_0_bits_vgpr_base             (io_cu_wf_new_0_bits_vgpr_base),
    .io_cu_wf_new_0_bits_lds_base              (io_cu_wf_new_0_bits_lds_base),
    .io_cu_wf_new_0_bits_wg_id                 (io_cu_wf_new_0_bits_wg_id),
    .io_cu_wf_new_0_bits_wf_tag                (io_cu_wf_new_0_bits_wf_tag),
    .io_cu_wf_new_0_bits_num_wf                (io_cu_wf_new_0_bits_num_wf),
    .io_cu_wf_done_0_ready                     (io_cu_wf_done_0_ready),
    .io_cu_wf_done_0_valid                     (io_cu_wf_done_0_valid),
    .io_cu_wf_done_0_bits_wf_tag               (io_cu_wf_done_0_bits_wf_tag),
    .io_rt_dealloc_ready                       (_resource_table_inst_io_dealloc_ready),	// ventus/src/cta/cta_scheduler.scala:120:35
    .io_rt_dealloc_valid                       (_cu_interface_inst_io_rt_dealloc_valid),
    .io_rt_dealloc_bits_wg_slot_id
      (_cu_interface_inst_io_rt_dealloc_bits_wg_slot_id),
    .io_rt_dealloc_bits_num_wf
      (_cu_interface_inst_io_rt_dealloc_bits_num_wf),
    .io_rt_dealloc_bits_lds_dealloc_en
      (_cu_interface_inst_io_rt_dealloc_bits_lds_dealloc_en),
    .io_rt_dealloc_bits_sgpr_dealloc_en
      (_cu_interface_inst_io_rt_dealloc_bits_sgpr_dealloc_en),
    .io_rt_dealloc_bits_vgpr_dealloc_en
      (_cu_interface_inst_io_rt_dealloc_bits_vgpr_dealloc_en),
    .io_rt_dealloc_bits_wg_id
      (_cu_interface_inst_io_rt_dealloc_bits_wg_id),
    .io_host_wg_done_ready                     (io_host_wg_done_ready),
    .io_host_wg_done_valid                     (io_host_wg_done_valid),
    .io_host_wg_done_bits_wg_id                (io_host_wg_done_bits_wg_id)
  );
  assign io_host_wg_new_ready =
    _wg_buffer_inst_io_host_wg_new_ready & _cu_interface_inst_io_init_ok;	// ventus/src/cta/cta_scheduler.scala:106:7, :118:30, :121:33, :125:63
endmodule

