{
  "elements": {
    "M1": {"type": "mos", "role": "diff_pair_left",  "nets": ["vinp", "n1", "ntail"], "aliases": ["input pair left"]},
    "M2": {"type": "mos", "role": "diff_pair_right", "nets": ["vinn", "n2", "ntail"], "aliases": ["input pair right"]},
    "M3": {"type": "mos", "role": "nmos_cascode_left",  "nets": ["vb_ncasc", "n3", "n1"], "aliases": ["ncas left"]},
    "M4": {"type": "mos", "role": "nmos_cascode_right", "nets": ["vb_ncasc", "n4", "n2"], "aliases": ["ncas right"]},
    "M9": {"type": "mos", "role": "tail_source",       "nets": ["ntail", "0"], "aliases": ["tail"]},
    "M5": {"type": "mos", "role": "pmos_cascode_left",  "nets": ["vb_pcasc", "n5", "n3"], "aliases": ["pcas left"]},
    "M6": {"type": "mos", "role": "pmos_cascode_right", "nets": ["vb_pcasc", "vout", "n4"], "aliases": ["pcas right"]},
    "M7": {"type": "mos", "role": "pmos_mirror_ref",    "nets": ["n5", "n5", "VDD"], "aliases": ["mirror ref"]},
    "M8": {"type": "mos", "role": "pmos_mirror_out",    "nets": ["n5", "vout", "VDD"], "aliases": ["mirror out"]},
    "CL": {"type": "cap", "role": "load",                "nets": ["vout", "0"]}
  },
  "nets": ["vinp", "vinn", "n1", "n2", "n3", "n4", "n5", "ntail", "vout", "VDD", "vbias_n", "vb_ncasc", "vb_pcasc", "0"],
  "blocks": {}
}

