## Chapter 3

Section 3.4.1 - The R.S Latch

Falstad Circuit Simulator

| S | R | STATES |
|--|--|--|
| 0 | 0 | Inválido, Ambas as saídas viram 1. Viola a lógica do circuito. |
| 0 | 1 | Set, Força a saída Q para 1. |
| 1 | 0 | Reset, Força a saída Q para 0. |
| 1 | 1 | Repouso, Memória. Mantém o último estado (Set ou Reset) indefinidamente. |

https://www.falstad.com/circuit/circuitjs.html?ctz=CQAgjCAMB0l3BWc0BMYAcKAsBOAzDgGyQDskeWJeIWhISCk9ApgLRhgBQYCEKCdMMRB5C6cMKYp69brxD86KdONHjl4qTIScA7iLESma8DmmQ9B8WDMKBduhf0mNVh1Esv7i0+cs+baQCSR39vcKUSPwAZdzxILHAQkQSoNIAzAEMAGwBnZhkLWICsRLBksFK0piy8gqQLAFk3ISZS60kFaB1mlxUaLHV+qW7OAA9wBBxwFCksajAUakTsEHyAF3GaPGsdmntKiBXEgEUtypIFdD48PnRE45AAJ2YNrfn1Qjosb0JppVOnCAA
