# 组合逻辑电路

在Chisel当中一个电路被表示成一组节点的图。每个节点是一个有零到多个输入以及一个输出的硬件运算器（运算符）。一个标识符是一种退化的节点，也就是没有输入而只有一个常数输出的节点。创建以及连接节点的方法是使用表达式。比如，可以使用下列的方法来表达一个简单的组合逻辑电路：

```scala
(a & b) | (~c & d)
```

上式中的a ～ d表示一定位宽的线路。

任何一个简单的表达式都可以直接转化成一个电路树，命名了的线路组成叶结点，操作符组成内部节点。而最终的电路输出是表达式与根节点的运算符的运算结果，在上述例子中就是按位或操作。

简单的表达式可以使用树的形式来建造电路，但是构建电路是通过有向无环图来实现，且需要定义扇出。在Chisel当中，通过命名一个线路来表示一个经常用到的子表达式。在Chisel中，我们通过声明一个变量来命名一个线路。举例说明：

```scala
val sel = a | b
val out = (sel & in1) | (~sel & in0)
```

val关键字在Chisel当中被用作声明线路，sel，在上述例子中保存着a与b的按位或的结果。

## 线路连接

Chisel同样支持硬件节点类型的线路可以赋值或者连接其它节点：

```scala
val myNode = Wire(UInt(8.W))
when (isReady) {
    myNode := 255.U
} .otherwise {
    myNode := 0.U
}
val myNode = Wire(UInt(8.W))
when (input > 128.U) {
    myNode := 255.U
} .elsewhen (input > 64.U) {
    myNode := 1.U
} .otherwise {
    myNode := 0.U
}
```

注意到，只有最后一个赋值或者连接操作起作用，举例来说，下面两个Chisel电路是相同的：

```scala
val myNode = Wire(UInt(8.W))
myNode := 10.U
myNode := 0.U

val myNode = Wire(UInt(8.W))
myNode := 0.U
```
