Timing Analyzer report for 19_PD_VHDL
Tue Nov 28 20:36:17 2023
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Setup: 'simple_struct:u0|usart:usart_0|rx_dv'
 15. Slow 1200mV 85C Model Setup: 'simple_struct:u0|controller:controller_0|pgen:string_gen|Output'
 16. Slow 1200mV 85C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 17. Slow 1200mV 85C Model Hold: 'clk'
 18. Slow 1200mV 85C Model Hold: 'simple_struct:u0|controller:controller_0|pgen:string_gen|Output'
 19. Slow 1200mV 85C Model Hold: 'simple_struct:u0|usart:usart_0|rx_dv'
 20. Slow 1200mV 85C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 21. Slow 1200mV 85C Model Recovery: 'simple_struct:u0|controller:controller_0|pgen:string_gen|Output'
 22. Slow 1200mV 85C Model Recovery: 'clk'
 23. Slow 1200mV 85C Model Recovery: 'simple_struct:u0|usart:usart_0|rx_dv'
 24. Slow 1200mV 85C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 25. Slow 1200mV 85C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 26. Slow 1200mV 85C Model Removal: 'clk'
 27. Slow 1200mV 85C Model Removal: 'simple_struct:u0|usart:usart_0|rx_dv'
 28. Slow 1200mV 85C Model Removal: 'simple_struct:u0|controller:controller_0|pgen:string_gen|Output'
 29. Slow 1200mV 85C Model Metastability Summary
 30. Slow 1200mV 0C Model Fmax Summary
 31. Slow 1200mV 0C Model Setup Summary
 32. Slow 1200mV 0C Model Hold Summary
 33. Slow 1200mV 0C Model Recovery Summary
 34. Slow 1200mV 0C Model Removal Summary
 35. Slow 1200mV 0C Model Minimum Pulse Width Summary
 36. Slow 1200mV 0C Model Setup: 'clk'
 37. Slow 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|rx_dv'
 38. Slow 1200mV 0C Model Setup: 'simple_struct:u0|controller:controller_0|pgen:string_gen|Output'
 39. Slow 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 40. Slow 1200mV 0C Model Hold: 'clk'
 41. Slow 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 42. Slow 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|rx_dv'
 43. Slow 1200mV 0C Model Hold: 'simple_struct:u0|controller:controller_0|pgen:string_gen|Output'
 44. Slow 1200mV 0C Model Recovery: 'simple_struct:u0|controller:controller_0|pgen:string_gen|Output'
 45. Slow 1200mV 0C Model Recovery: 'clk'
 46. Slow 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|rx_dv'
 47. Slow 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 48. Slow 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 49. Slow 1200mV 0C Model Removal: 'clk'
 50. Slow 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|rx_dv'
 51. Slow 1200mV 0C Model Removal: 'simple_struct:u0|controller:controller_0|pgen:string_gen|Output'
 52. Slow 1200mV 0C Model Metastability Summary
 53. Fast 1200mV 0C Model Setup Summary
 54. Fast 1200mV 0C Model Hold Summary
 55. Fast 1200mV 0C Model Recovery Summary
 56. Fast 1200mV 0C Model Removal Summary
 57. Fast 1200mV 0C Model Minimum Pulse Width Summary
 58. Fast 1200mV 0C Model Setup: 'clk'
 59. Fast 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|rx_dv'
 60. Fast 1200mV 0C Model Setup: 'simple_struct:u0|controller:controller_0|pgen:string_gen|Output'
 61. Fast 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 62. Fast 1200mV 0C Model Hold: 'clk'
 63. Fast 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|rx_dv'
 64. Fast 1200mV 0C Model Hold: 'simple_struct:u0|controller:controller_0|pgen:string_gen|Output'
 65. Fast 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 66. Fast 1200mV 0C Model Recovery: 'simple_struct:u0|controller:controller_0|pgen:string_gen|Output'
 67. Fast 1200mV 0C Model Recovery: 'clk'
 68. Fast 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|rx_dv'
 69. Fast 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 70. Fast 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 71. Fast 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|rx_dv'
 72. Fast 1200mV 0C Model Removal: 'clk'
 73. Fast 1200mV 0C Model Removal: 'simple_struct:u0|controller:controller_0|pgen:string_gen|Output'
 74. Fast 1200mV 0C Model Metastability Summary
 75. Multicorner Timing Analysis Summary
 76. Board Trace Model Assignments
 77. Input Transition Times
 78. Signal Integrity Metrics (Slow 1200mv 0c Model)
 79. Signal Integrity Metrics (Slow 1200mv 85c Model)
 80. Signal Integrity Metrics (Fast 1200mv 0c Model)
 81. Setup Transfers
 82. Hold Transfers
 83. Recovery Transfers
 84. Removal Transfers
 85. Report TCCS
 86. Report RSKM
 87. Unconstrained Paths Summary
 88. Clock Status Summary
 89. Unconstrained Input Ports
 90. Unconstrained Output Ports
 91. Unconstrained Input Ports
 92. Unconstrained Output Ports
 93. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; 19_PD_VHDL                                          ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.9%      ;
;     Processors 3-6         ;   1.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------+
; SDC File List                                                                                                          ;
+------------------------------------------------------------------------------------+--------+--------------------------+
; SDC File Path                                                                      ; Status ; Read at                  ;
+------------------------------------------------------------------------------------+--------+--------------------------+
; d:/fpga_less/final_vhdl/db/ip/simple_struct/submodules/altera_reset_controller.sdc ; OK     ; Tue Nov 28 20:36:15 2023 ;
+------------------------------------------------------------------------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------+
; Clock Name                                                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                             ;
+-----------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------+
; clk                                                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                                             ;
; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { simple_struct:u0|controller:controller_0|pgen:string_gen|Output } ;
; simple_struct:u0|usart:usart_0|bit_clk                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { simple_struct:u0|usart:usart_0|bit_clk }                          ;
; simple_struct:u0|usart:usart_0|rx_dv                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { simple_struct:u0|usart:usart_0|rx_dv }                            ;
+-----------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                    ;
+------------+-----------------+-----------------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                                      ; Note ;
+------------+-----------------+-----------------------------------------------------------------+------+
; 54.4 MHz   ; 54.4 MHz        ; clk                                                             ;      ;
; 81.77 MHz  ; 81.77 MHz       ; simple_struct:u0|usart:usart_0|rx_dv                            ;      ;
; 223.06 MHz ; 223.06 MHz      ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ;      ;
; 307.41 MHz ; 307.41 MHz      ; simple_struct:u0|usart:usart_0|bit_clk                          ;      ;
+------------+-----------------+-----------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                       ;
+-----------------------------------------------------------------+---------+---------------+
; Clock                                                           ; Slack   ; End Point TNS ;
+-----------------------------------------------------------------+---------+---------------+
; clk                                                             ; -17.382 ; -1482.761     ;
; simple_struct:u0|usart:usart_0|rx_dv                            ; -11.230 ; -338.017      ;
; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; -4.037  ; -49.576       ;
; simple_struct:u0|usart:usart_0|bit_clk                          ; -2.253  ; -7.758        ;
+-----------------------------------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                      ;
+-----------------------------------------------------------------+-------+---------------+
; Clock                                                           ; Slack ; End Point TNS ;
+-----------------------------------------------------------------+-------+---------------+
; clk                                                             ; 0.191 ; 0.000         ;
; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.453 ; 0.000         ;
; simple_struct:u0|usart:usart_0|rx_dv                            ; 0.453 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk                          ; 0.454 ; 0.000         ;
+-----------------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                                   ;
+-----------------------------------------------------------------+--------+---------------+
; Clock                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------+--------+---------------+
; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; -2.328 ; -20.944       ;
; clk                                                             ; -2.103 ; -458.234      ;
; simple_struct:u0|usart:usart_0|rx_dv                            ; -1.708 ; -3.416        ;
; simple_struct:u0|usart:usart_0|bit_clk                          ; -1.361 ; -8.161        ;
+-----------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                                   ;
+-----------------------------------------------------------------+-------+---------------+
; Clock                                                           ; Slack ; End Point TNS ;
+-----------------------------------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk                          ; 1.669 ; 0.000         ;
; clk                                                             ; 2.001 ; 0.000         ;
; simple_struct:u0|usart:usart_0|rx_dv                            ; 2.030 ; 0.000         ;
; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 2.675 ; 0.000         ;
+-----------------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                        ;
+-----------------------------------------------------------------+--------+---------------+
; Clock                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------+--------+---------------+
; clk                                                             ; -3.000 ; -523.450      ;
; simple_struct:u0|usart:usart_0|rx_dv                            ; -1.487 ; -81.785       ;
; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; -1.487 ; -25.279       ;
; simple_struct:u0|usart:usart_0|bit_clk                          ; -1.487 ; -8.922        ;
+-----------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                        ;
+---------+-------------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                             ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.382 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|seg7_code[5] ; clk          ; clk         ; 1.000        ; 0.455      ; 18.838     ;
; -17.378 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|seg7_code[6] ; clk          ; clk         ; 1.000        ; 0.455      ; 18.834     ;
; -17.359 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|seg7_code[3] ; clk          ; clk         ; 1.000        ; 0.455      ; 18.815     ;
; -17.312 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|seg7_code[5] ; clk          ; clk         ; 1.000        ; 0.455      ; 18.768     ;
; -17.310 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|seg7_code[0] ; clk          ; clk         ; 1.000        ; 0.455      ; 18.766     ;
; -17.308 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|seg7_code[6] ; clk          ; clk         ; 1.000        ; 0.455      ; 18.764     ;
; -17.289 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|seg7_code[3] ; clk          ; clk         ; 1.000        ; 0.455      ; 18.745     ;
; -17.259 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|seg7_code[6] ; clk          ; clk         ; 1.000        ; 0.455      ; 18.715     ;
; -17.258 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|seg7_code[5] ; clk          ; clk         ; 1.000        ; 0.455      ; 18.714     ;
; -17.253 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|seg7_code[4] ; clk          ; clk         ; 1.000        ; 0.454      ; 18.708     ;
; -17.249 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|seg7_code[2] ; clk          ; clk         ; 1.000        ; 0.454      ; 18.704     ;
; -17.240 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|seg7_code[0] ; clk          ; clk         ; 1.000        ; 0.455      ; 18.696     ;
; -17.221 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|seg7_code[0] ; clk          ; clk         ; 1.000        ; 0.455      ; 18.677     ;
; -17.215 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|seg7_code[3] ; clk          ; clk         ; 1.000        ; 0.455      ; 18.671     ;
; -17.197 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|seg7_code[1] ; clk          ; clk         ; 1.000        ; 0.455      ; 18.653     ;
; -17.127 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|seg7_code[1] ; clk          ; clk         ; 1.000        ; 0.455      ; 18.583     ;
; -17.111 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|seg7_code[7] ; clk          ; clk         ; 1.000        ; 0.454      ; 18.566     ;
; -17.110 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|seg7_code[4] ; clk          ; clk         ; 1.000        ; 0.454      ; 18.565     ;
; -17.084 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|seg7_code[1] ; clk          ; clk         ; 1.000        ; 0.455      ; 18.540     ;
; -17.074 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|seg7_code[2] ; clk          ; clk         ; 1.000        ; 0.454      ; 18.529     ;
; -17.054 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|seg7_code[4] ; clk          ; clk         ; 1.000        ; 0.454      ; 18.509     ;
; -17.050 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|seg7_code[2] ; clk          ; clk         ; 1.000        ; 0.454      ; 18.505     ;
; -16.988 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|seg7_code[7] ; clk          ; clk         ; 1.000        ; 0.454      ; 18.443     ;
; -16.918 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|seg7_code[7] ; clk          ; clk         ; 1.000        ; 0.454      ; 18.373     ;
; -15.436 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|seg7_code[5] ; clk          ; clk         ; 1.000        ; 0.454      ; 16.891     ;
; -15.432 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|seg7_code[6] ; clk          ; clk         ; 1.000        ; 0.454      ; 16.887     ;
; -15.413 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|seg7_code[3] ; clk          ; clk         ; 1.000        ; 0.454      ; 16.868     ;
; -15.364 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|seg7_code[0] ; clk          ; clk         ; 1.000        ; 0.454      ; 16.819     ;
; -15.357 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|seg7_code[4] ; clk          ; clk         ; 1.000        ; 0.453      ; 16.811     ;
; -15.353 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|seg7_code[2] ; clk          ; clk         ; 1.000        ; 0.453      ; 16.807     ;
; -15.251 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|seg7_code[1] ; clk          ; clk         ; 1.000        ; 0.454      ; 16.706     ;
; -15.215 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|seg7_code[7] ; clk          ; clk         ; 1.000        ; 0.453      ; 16.669     ;
; -15.180 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|d1[1]        ; clk          ; clk         ; 1.000        ; -0.074     ; 16.107     ;
; -15.143 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|d2[4]        ; clk          ; clk         ; 1.000        ; -0.057     ; 16.087     ;
; -15.110 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|d1[1]        ; clk          ; clk         ; 1.000        ; -0.074     ; 16.037     ;
; -15.094 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|number2[3]   ; clk          ; clk         ; 1.000        ; 0.403      ; 16.498     ;
; -15.046 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|number2[1]   ; clk          ; clk         ; 1.000        ; 0.403      ; 16.450     ;
; -15.040 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|number2[4]   ; clk          ; clk         ; 1.000        ; 0.403      ; 16.444     ;
; -15.031 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|d1[1]        ; clk          ; clk         ; 1.000        ; -0.074     ; 15.958     ;
; -14.968 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|d2[4]        ; clk          ; clk         ; 1.000        ; -0.057     ; 15.912     ;
; -14.958 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|d2[2]        ; clk          ; clk         ; 1.000        ; -0.069     ; 15.890     ;
; -14.944 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|d2[4]        ; clk          ; clk         ; 1.000        ; -0.057     ; 15.888     ;
; -14.919 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|number2[3]   ; clk          ; clk         ; 1.000        ; 0.403      ; 16.323     ;
; -14.895 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|number2[3]   ; clk          ; clk         ; 1.000        ; 0.403      ; 16.299     ;
; -14.871 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|number2[1]   ; clk          ; clk         ; 1.000        ; 0.403      ; 16.275     ;
; -14.865 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|number2[4]   ; clk          ; clk         ; 1.000        ; 0.403      ; 16.269     ;
; -14.847 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|number2[1]   ; clk          ; clk         ; 1.000        ; 0.403      ; 16.251     ;
; -14.841 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|number2[4]   ; clk          ; clk         ; 1.000        ; 0.403      ; 16.245     ;
; -14.783 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|d2[2]        ; clk          ; clk         ; 1.000        ; -0.069     ; 15.715     ;
; -14.759 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|d2[2]        ; clk          ; clk         ; 1.000        ; -0.069     ; 15.691     ;
; -14.474 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|number2[2]   ; clk          ; clk         ; 1.000        ; 0.403      ; 15.878     ;
; -14.433 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|d1[4]        ; clk          ; clk         ; 1.000        ; -0.069     ; 15.365     ;
; -14.363 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|d1[4]        ; clk          ; clk         ; 1.000        ; -0.069     ; 15.295     ;
; -14.299 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|number2[2]   ; clk          ; clk         ; 1.000        ; 0.403      ; 15.703     ;
; -14.284 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|d1[4]        ; clk          ; clk         ; 1.000        ; -0.069     ; 15.216     ;
; -14.275 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|number2[2]   ; clk          ; clk         ; 1.000        ; 0.403      ; 15.679     ;
; -14.251 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|d2[1]        ; clk          ; clk         ; 1.000        ; -0.075     ; 15.177     ;
; -14.249 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|d2[3]        ; clk          ; clk         ; 1.000        ; -0.075     ; 15.175     ;
; -14.221 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|number1[3]   ; clk          ; clk         ; 1.000        ; -0.071     ; 15.151     ;
; -14.206 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|d1[2]        ; clk          ; clk         ; 1.000        ; -0.075     ; 15.132     ;
; -14.151 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|number1[3]   ; clk          ; clk         ; 1.000        ; -0.071     ; 15.081     ;
; -14.136 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|d1[2]        ; clk          ; clk         ; 1.000        ; -0.075     ; 15.062     ;
; -14.111 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|number1[0]   ; clk          ; clk         ; 1.000        ; 0.403      ; 15.515     ;
; -14.083 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|number1[4]   ; clk          ; clk         ; 1.000        ; 0.407      ; 15.491     ;
; -14.076 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|d2[1]        ; clk          ; clk         ; 1.000        ; -0.075     ; 15.002     ;
; -14.074 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|d2[3]        ; clk          ; clk         ; 1.000        ; -0.075     ; 15.000     ;
; -14.072 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|number1[3]   ; clk          ; clk         ; 1.000        ; -0.071     ; 15.002     ;
; -14.057 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|d1[2]        ; clk          ; clk         ; 1.000        ; -0.075     ; 14.983     ;
; -14.052 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|d2[1]        ; clk          ; clk         ; 1.000        ; -0.075     ; 14.978     ;
; -14.050 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|d2[3]        ; clk          ; clk         ; 1.000        ; -0.075     ; 14.976     ;
; -14.041 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|number1[0]   ; clk          ; clk         ; 1.000        ; 0.403      ; 15.445     ;
; -14.013 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|number1[4]   ; clk          ; clk         ; 1.000        ; 0.407      ; 15.421     ;
; -13.962 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|number1[0]   ; clk          ; clk         ; 1.000        ; 0.403      ; 15.366     ;
; -13.934 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|number1[4]   ; clk          ; clk         ; 1.000        ; 0.407      ; 15.342     ;
; -13.864 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|number1[1]   ; clk          ; clk         ; 1.000        ; 0.403      ; 15.268     ;
; -13.794 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|number1[1]   ; clk          ; clk         ; 1.000        ; 0.403      ; 15.198     ;
; -13.715 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|number1[1]   ; clk          ; clk         ; 1.000        ; 0.403      ; 15.119     ;
; -13.613 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|number1[2]   ; clk          ; clk         ; 1.000        ; -0.071     ; 14.543     ;
; -13.599 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|d1[0]        ; clk          ; clk         ; 1.000        ; 0.404      ; 15.004     ;
; -13.543 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|number1[2]   ; clk          ; clk         ; 1.000        ; -0.071     ; 14.473     ;
; -13.529 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|d1[0]        ; clk          ; clk         ; 1.000        ; 0.404      ; 14.934     ;
; -13.464 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|number1[2]   ; clk          ; clk         ; 1.000        ; -0.071     ; 14.394     ;
; -13.450 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|d1[0]        ; clk          ; clk         ; 1.000        ; 0.404      ; 14.855     ;
; -13.247 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|d2[4]        ; clk          ; clk         ; 1.000        ; -0.058     ; 14.190     ;
; -13.234 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|d1[1]        ; clk          ; clk         ; 1.000        ; -0.075     ; 14.160     ;
; -13.198 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|number2[3]   ; clk          ; clk         ; 1.000        ; 0.402      ; 14.601     ;
; -13.150 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|number2[1]   ; clk          ; clk         ; 1.000        ; 0.402      ; 14.553     ;
; -13.144 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|number2[4]   ; clk          ; clk         ; 1.000        ; 0.402      ; 14.547     ;
; -13.140 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|d1[3]        ; clk          ; clk         ; 1.000        ; -0.070     ; 14.071     ;
; -13.070 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|d1[3]        ; clk          ; clk         ; 1.000        ; -0.070     ; 14.001     ;
; -13.062 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|d2[2]        ; clk          ; clk         ; 1.000        ; -0.070     ; 13.993     ;
; -12.991 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|d1[3]        ; clk          ; clk         ; 1.000        ; -0.070     ; 13.922     ;
; -12.744 ; simple_struct:u0|controller:controller_0|data_7seg[3] ; simple_struct:u0|segment_7:display_0|seg7_code[5] ; clk          ; clk         ; 1.000        ; 0.454      ; 14.199     ;
; -12.740 ; simple_struct:u0|controller:controller_0|data_7seg[3] ; simple_struct:u0|segment_7:display_0|seg7_code[6] ; clk          ; clk         ; 1.000        ; 0.454      ; 14.195     ;
; -12.721 ; simple_struct:u0|controller:controller_0|data_7seg[3] ; simple_struct:u0|segment_7:display_0|seg7_code[3] ; clk          ; clk         ; 1.000        ; 0.454      ; 14.176     ;
; -12.672 ; simple_struct:u0|controller:controller_0|data_7seg[3] ; simple_struct:u0|segment_7:display_0|seg7_code[0] ; clk          ; clk         ; 1.000        ; 0.454      ; 14.127     ;
; -12.578 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|number2[2]   ; clk          ; clk         ; 1.000        ; 0.402      ; 13.981     ;
; -12.559 ; simple_struct:u0|controller:controller_0|data_7seg[3] ; simple_struct:u0|segment_7:display_0|seg7_code[1] ; clk          ; clk         ; 1.000        ; 0.454      ; 14.014     ;
; -12.487 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|d1[4]        ; clk          ; clk         ; 1.000        ; -0.070     ; 13.418     ;
; -12.472 ; simple_struct:u0|controller:controller_0|data_7seg[3] ; simple_struct:u0|segment_7:display_0|seg7_code[4] ; clk          ; clk         ; 1.000        ; 0.453      ; 13.926     ;
+---------+-------------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'simple_struct:u0|usart:usart_0|rx_dv'                                                                                                                                                                              ;
+---------+--------------------------------------------------------+--------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                              ; To Node                                                ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------+--------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -11.230 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.080     ; 12.151     ;
; -11.226 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.080     ; 12.147     ;
; -11.195 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 12.113     ;
; -11.195 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 12.113     ;
; -11.195 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 12.113     ;
; -11.195 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 12.113     ;
; -11.195 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 12.113     ;
; -11.191 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 12.109     ;
; -11.191 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 12.109     ;
; -11.191 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 12.109     ;
; -11.191 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 12.109     ;
; -11.191 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 12.109     ;
; -11.145 ; simple_struct:u0|controller:controller_0|rx_buf1[6]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.081     ; 12.065     ;
; -11.129 ; simple_struct:u0|controller:controller_0|rx_buf1[3]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.081     ; 12.049     ;
; -11.110 ; simple_struct:u0|controller:controller_0|rx_buf1[6]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 12.027     ;
; -11.110 ; simple_struct:u0|controller:controller_0|rx_buf1[6]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 12.027     ;
; -11.110 ; simple_struct:u0|controller:controller_0|rx_buf1[6]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 12.027     ;
; -11.110 ; simple_struct:u0|controller:controller_0|rx_buf1[6]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 12.027     ;
; -11.110 ; simple_struct:u0|controller:controller_0|rx_buf1[6]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 12.027     ;
; -11.109 ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.081     ; 12.029     ;
; -11.106 ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.081     ; 12.026     ;
; -11.105 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.082     ; 12.024     ;
; -11.103 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 12.021     ;
; -11.099 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 12.017     ;
; -11.094 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[0] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.080     ; 12.015     ;
; -11.094 ; simple_struct:u0|controller:controller_0|rx_buf1[3]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 12.011     ;
; -11.094 ; simple_struct:u0|controller:controller_0|rx_buf1[3]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 12.011     ;
; -11.094 ; simple_struct:u0|controller:controller_0|rx_buf1[3]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 12.011     ;
; -11.094 ; simple_struct:u0|controller:controller_0|rx_buf1[3]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 12.011     ;
; -11.094 ; simple_struct:u0|controller:controller_0|rx_buf1[3]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 12.011     ;
; -11.074 ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 11.991     ;
; -11.074 ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 11.991     ;
; -11.074 ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 11.991     ;
; -11.074 ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 11.991     ;
; -11.074 ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 11.991     ;
; -11.071 ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 11.988     ;
; -11.071 ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 11.988     ;
; -11.071 ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 11.988     ;
; -11.071 ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 11.988     ;
; -11.071 ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 11.988     ;
; -11.070 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.085     ; 11.986     ;
; -11.070 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.085     ; 11.986     ;
; -11.070 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.085     ; 11.986     ;
; -11.070 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.085     ; 11.986     ;
; -11.070 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.085     ; 11.986     ;
; -11.059 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[0] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 11.977     ;
; -11.059 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[0] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 11.977     ;
; -11.059 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[0] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 11.977     ;
; -11.059 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[0] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 11.977     ;
; -11.059 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[0] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 11.977     ;
; -11.041 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.082     ; 11.960     ;
; -11.031 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.082     ; 11.950     ;
; -11.018 ; simple_struct:u0|controller:controller_0|rx_buf1[6]    ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 11.935     ;
; -11.006 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.085     ; 11.922     ;
; -11.006 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.085     ; 11.922     ;
; -11.006 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.085     ; 11.922     ;
; -11.006 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.085     ; 11.922     ;
; -11.006 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.085     ; 11.922     ;
; -11.002 ; simple_struct:u0|controller:controller_0|rx_buf1[3]    ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 11.919     ;
; -10.996 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.085     ; 11.912     ;
; -10.996 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.085     ; 11.912     ;
; -10.996 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.085     ; 11.912     ;
; -10.996 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.085     ; 11.912     ;
; -10.996 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.085     ; 11.912     ;
; -10.978 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.085     ; 11.894     ;
; -10.969 ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 11.886     ;
; -10.969 ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 11.886     ;
; -10.967 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[0] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 11.885     ;
; -10.914 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.085     ; 11.830     ;
; -10.904 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.085     ; 11.820     ;
; -10.903 ; simple_struct:u0|controller:controller_0|rx_buf1[7]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.081     ; 11.823     ;
; -10.898 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 11.816     ;
; -10.898 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 11.816     ;
; -10.898 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[2] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 11.816     ;
; -10.898 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 11.816     ;
; -10.898 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[4] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 11.816     ;
; -10.898 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 11.816     ;
; -10.898 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 11.816     ;
; -10.894 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 11.812     ;
; -10.894 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 11.812     ;
; -10.894 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[2] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 11.812     ;
; -10.894 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 11.812     ;
; -10.894 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[4] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 11.812     ;
; -10.894 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 11.812     ;
; -10.894 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.083     ; 11.812     ;
; -10.868 ; simple_struct:u0|controller:controller_0|rx_buf1[7]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 11.785     ;
; -10.868 ; simple_struct:u0|controller:controller_0|rx_buf1[7]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 11.785     ;
; -10.868 ; simple_struct:u0|controller:controller_0|rx_buf1[7]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 11.785     ;
; -10.868 ; simple_struct:u0|controller:controller_0|rx_buf1[7]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 11.785     ;
; -10.868 ; simple_struct:u0|controller:controller_0|rx_buf1[7]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 11.785     ;
; -10.855 ; simple_struct:u0|controller:controller_0|rx_buf1[4]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.081     ; 11.775     ;
; -10.820 ; simple_struct:u0|controller:controller_0|rx_buf1[4]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 11.737     ;
; -10.820 ; simple_struct:u0|controller:controller_0|rx_buf1[4]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 11.737     ;
; -10.820 ; simple_struct:u0|controller:controller_0|rx_buf1[4]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 11.737     ;
; -10.820 ; simple_struct:u0|controller:controller_0|rx_buf1[4]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 11.737     ;
; -10.820 ; simple_struct:u0|controller:controller_0|rx_buf1[4]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 11.737     ;
; -10.813 ; simple_struct:u0|controller:controller_0|rx_buf1[6]    ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 11.730     ;
; -10.813 ; simple_struct:u0|controller:controller_0|rx_buf1[6]    ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 11.730     ;
; -10.813 ; simple_struct:u0|controller:controller_0|rx_buf1[6]    ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[2] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 11.730     ;
; -10.813 ; simple_struct:u0|controller:controller_0|rx_buf1[6]    ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.084     ; 11.730     ;
+---------+--------------------------------------------------------+--------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'simple_struct:u0|controller:controller_0|pgen:string_gen|Output'                                                                                                                                                                                                                                                                                              ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                  ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; -4.037 ; simple_struct:u0|segment_7:display_0|d2[4]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.331     ; 4.697      ;
; -4.011 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.315     ; 4.687      ;
; -3.987 ; simple_struct:u0|segment_7:display_0|d2[4]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.328     ; 4.650      ;
; -3.934 ; simple_struct:u0|segment_7:display_0|d2[1]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.313     ; 4.612      ;
; -3.912 ; simple_struct:u0|segment_7:display_0|d1[1]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.314     ; 4.589      ;
; -3.855 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.316     ; 4.530      ;
; -3.853 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.316     ; 4.528      ;
; -3.843 ; simple_struct:u0|controller:controller_0|ms_ptr[2]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.757     ; 4.077      ;
; -3.825 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.315     ; 4.501      ;
; -3.820 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.314     ; 4.497      ;
; -3.804 ; simple_struct:u0|controller:controller_0|ms_ptr[2]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.760     ; 4.035      ;
; -3.792 ; simple_struct:u0|segment_7:display_0|d1[3]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.315     ; 4.468      ;
; -3.785 ; simple_struct:u0|segment_7:display_0|d2[4]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.331     ; 4.445      ;
; -3.775 ; simple_struct:u0|controller:controller_0|ms_ptr[2]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.760     ; 4.006      ;
; -3.774 ; simple_struct:u0|segment_7:display_0|d1[3]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.318     ; 4.447      ;
; -3.769 ; simple_struct:u0|controller:controller_0|ms_ptr[0]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.304     ; 4.456      ;
; -3.730 ; simple_struct:u0|segment_7:display_0|d1[2]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.313     ; 4.408      ;
; -3.703 ; simple_struct:u0|segment_7:display_0|d2[2]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.319     ; 4.375      ;
; -3.699 ; simple_struct:u0|segment_7:display_0|d1[3]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.318     ; 4.372      ;
; -3.693 ; simple_struct:u0|segment_7:display_0|d2[3]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.311     ; 4.373      ;
; -3.682 ; simple_struct:u0|segment_7:display_0|d1[0]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.812     ; 3.861      ;
; -3.674 ; simple_struct:u0|controller:controller_0|ms_ptr[2]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.757     ; 3.908      ;
; -3.669 ; simple_struct:u0|segment_7:display_0|d2[3]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.313     ; 4.347      ;
; -3.667 ; simple_struct:u0|segment_7:display_0|d1[1]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.312     ; 4.346      ;
; -3.651 ; simple_struct:u0|segment_7:display_0|d2[3]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.313     ; 4.329      ;
; -3.645 ; simple_struct:u0|segment_7:display_0|d2[4]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.328     ; 4.308      ;
; -3.610 ; simple_struct:u0|segment_7:display_0|d2[3]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.310     ; 4.291      ;
; -3.588 ; simple_struct:u0|segment_7:display_0|d2[4]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.329     ; 4.250      ;
; -3.562 ; simple_struct:u0|segment_7:display_0|d1[2]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.313     ; 4.240      ;
; -3.554 ; simple_struct:u0|segment_7:display_0|d2[1]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.311     ; 4.234      ;
; -3.552 ; simple_struct:u0|segment_7:display_0|d1[2]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.311     ; 4.232      ;
; -3.534 ; simple_struct:u0|segment_7:display_0|d2[1]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.310     ; 4.215      ;
; -3.533 ; simple_struct:u0|controller:controller_0|ms_ptr[0]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.304     ; 4.220      ;
; -3.491 ; simple_struct:u0|segment_7:display_0|d1[3]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.316     ; 4.166      ;
; -3.488 ; simple_struct:u0|controller:controller_0|ms_ptr[2]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.758     ; 3.721      ;
; -3.483 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.082     ; 4.402      ;
; -3.467 ; simple_struct:u0|segment_7:display_0|d1[4]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.319     ; 4.139      ;
; -3.464 ; simple_struct:u0|segment_7:display_0|d1[4]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.317     ; 4.138      ;
; -3.446 ; simple_struct:u0|segment_7:display_0|d2[2]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.319     ; 4.118      ;
; -3.438 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.318     ; 4.111      ;
; -3.433 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.079     ; 4.355      ;
; -3.432 ; simple_struct:u0|segment_7:display_0|d2[2]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.317     ; 4.106      ;
; -3.429 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.318     ; 4.102      ;
; -3.425 ; simple_struct:u0|controller:controller_0|ms_ptr[0]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.302     ; 4.114      ;
; -3.402 ; simple_struct:u0|segment_7:display_0|d2[2]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.316     ; 4.077      ;
; -3.371 ; simple_struct:u0|segment_7:display_0|d2[1]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.310     ; 4.052      ;
; -3.368 ; simple_struct:u0|controller:controller_0|ms_ptr[0]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.302     ; 4.057      ;
; -3.354 ; simple_struct:u0|segment_7:display_0|d1[4]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.319     ; 4.026      ;
; -3.332 ; simple_struct:u0|segment_7:display_0|d1[3]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.315     ; 4.008      ;
; -3.292 ; simple_struct:u0|controller:controller_0|ms_ptr[0]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.300     ; 3.983      ;
; -3.270 ; simple_struct:u0|segment_7:display_0|d1[4]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.316     ; 3.945      ;
; -3.266 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.082     ; 4.185      ;
; -3.263 ; simple_struct:u0|controller:controller_0|ms_ptr[1]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.307     ; 3.947      ;
; -3.243 ; simple_struct:u0|segment_7:display_0|d1[2]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.310     ; 3.924      ;
; -3.240 ; simple_struct:u0|segment_7:display_0|d2[3]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.310     ; 3.921      ;
; -3.221 ; simple_struct:u0|controller:controller_0|ms_ptr[1]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.305     ; 3.907      ;
; -3.163 ; simple_struct:u0|controller:controller_0|ms_ptr[2]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.756     ; 3.398      ;
; -3.152 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.079     ; 4.074      ;
; -3.145 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.079     ; 4.067      ;
; -3.142 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.080     ; 4.063      ;
; -3.141 ; simple_struct:u0|segment_7:display_0|d2[0]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.319     ; 3.813      ;
; -3.111 ; simple_struct:u0|controller:controller_0|ms_ptr[2]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.758     ; 3.344      ;
; -3.110 ; simple_struct:u0|controller:controller_0|ms_ptr[1]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.305     ; 3.796      ;
; -3.097 ; simple_struct:u0|controller:controller_0|ms_ptr[1]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.304     ; 3.784      ;
; -3.096 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.080     ; 4.017      ;
; -3.088 ; simple_struct:u0|controller:controller_0|ms_ptr[1]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.303     ; 3.776      ;
; -3.083 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.080     ; 4.004      ;
; -3.068 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.078     ; 3.991      ;
; -3.036 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.080     ; 3.957      ;
; -2.990 ; simple_struct:u0|segment_7:display_0|d1[1]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.311     ; 3.670      ;
; -2.989 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.080     ; 3.910      ;
; -2.987 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.080     ; 3.908      ;
; -2.980 ; simple_struct:u0|controller:controller_0|ms_ptr[0]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.301     ; 3.670      ;
; -2.959 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.079     ; 3.881      ;
; -2.954 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.078     ; 3.877      ;
; -2.952 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.079     ; 3.874      ;
; -2.950 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.079     ; 3.872      ;
; -2.936 ; simple_struct:u0|controller:controller_0|ms_ptr[1]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.307     ; 3.620      ;
; -2.917 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.078     ; 3.840      ;
; -2.886 ; simple_struct:u0|segment_7:display_0|d1[1]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.311     ; 3.566      ;
; -2.877 ; simple_struct:u0|controller:controller_0|ms_ptr[1]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.304     ; 3.564      ;
; -2.876 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|reset_en_tx     ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.315     ; 3.552      ;
; -2.855 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.082     ; 3.774      ;
; -2.832 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.079     ; 3.754      ;
; -2.824 ; simple_struct:u0|segment_7:display_0|d1[4]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.316     ; 3.499      ;
; -2.800 ; simple_struct:u0|controller:controller_0|JK_uart_tx                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.304     ; 3.487      ;
; -2.796 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.080     ; 3.717      ;
; -2.796 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.079     ; 3.718      ;
; -2.794 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.080     ; 3.715      ;
; -2.769 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.079     ; 3.691      ;
; -2.766 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.079     ; 3.688      ;
; -2.761 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.078     ; 3.684      ;
; -2.679 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.082     ; 3.598      ;
; -2.678 ; simple_struct:u0|controller:controller_0|ms_ptr[0]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.301     ; 3.368      ;
; -2.677 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.082     ; 3.596      ;
; -2.648 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.078     ; 3.571      ;
; -2.644 ; simple_struct:u0|controller:controller_0|JK_uart_tx                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.305     ; 3.330      ;
; -2.642 ; simple_struct:u0|controller:controller_0|JK_uart_tx                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.305     ; 3.328      ;
; -2.638 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.079     ; 3.560      ;
; -2.636 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.080     ; 3.557      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                    ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -2.253 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 3.174      ;
; -1.996 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 2.917      ;
; -1.201 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.663      ; 2.855      ;
; -1.132 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 2.053      ;
; -1.122 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 2.043      ;
; -1.101 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 2.022      ;
; -1.101 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 2.022      ;
; -1.101 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 2.022      ;
; -1.101 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 2.022      ;
; -1.101 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 2.022      ;
; -1.080 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.663      ; 2.734      ;
; -1.006 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.663      ; 2.660      ;
; -0.940 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.663      ; 2.594      ;
; -0.868 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.663      ; 2.522      ;
; -0.808 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.663      ; 2.462      ;
; -0.715 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.663      ; 2.369      ;
; -0.607 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.528      ;
; -0.522 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.663      ; 2.176      ;
; -0.484 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.663      ; 2.138      ;
; -0.484 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.663      ; 2.138      ;
; -0.484 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.663      ; 2.138      ;
; -0.484 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.663      ; 2.138      ;
; -0.484 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.663      ; 2.138      ;
; -0.464 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.385      ;
; -0.421 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.342      ;
; -0.420 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.341      ;
; -0.378 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.299      ;
; -0.376 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.297      ;
; -0.342 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.263      ;
; -0.341 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.262      ;
; -0.340 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.261      ;
; -0.327 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.248      ;
; -0.203 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.124      ;
; -0.178 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.099      ;
; -0.068 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.989      ;
; -0.067 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.988      ;
; -0.027 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.948      ;
; -0.024 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.945      ;
; 0.063  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.858      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                   ; Launch Clock                                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.191 ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[7]                                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.585      ; 0.988      ;
; 0.433 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; clk                                                             ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; clk                                                             ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                            ; clk                                                             ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; simple_struct:u0|usart:usart_0|next_state.START                                                                                           ; simple_struct:u0|usart:usart_0|next_state.START                                                                                           ; clk                                                             ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; simple_struct:u0|usart:usart_0|next_state.STOP                                                                                            ; simple_struct:u0|usart:usart_0|next_state.STOP                                                                                            ; clk                                                             ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; clk                                                             ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; simple_struct:u0|controller:controller_0|clk_1kHz                                                                                         ; simple_struct:u0|controller:controller_0|clk_1kHz                                                                                         ; clk                                                             ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                            ; clk                                                             ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                            ; clk                                                             ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                            ; clk                                                             ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                            ; clk                                                             ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                            ; clk                                                             ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                            ; clk                                                             ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; simple_struct:u0|controller:controller_0|JK_debonce                                                                                       ; simple_struct:u0|controller:controller_0|JK_debonce                                                                                       ; clk                                                             ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.436 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.098      ; 0.746      ;
; 0.441 ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[2]                                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.141      ; 0.794      ;
; 0.441 ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[0]                                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.141      ; 0.794      ;
; 0.441 ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[3]                                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.141      ; 0.794      ;
; 0.442 ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[4]                                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.141      ; 0.795      ;
; 0.445 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; clk                                                             ; clk         ; 0.000        ; 0.101      ; 0.758      ;
; 0.447 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.099      ; 0.758      ;
; 0.453 ; simple_struct:u0|segment_7:display_0|pointer[2]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[2]                                                                                           ; clk                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                           ; clk                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|buzzer:beeper_0|clk_500                                                                                                  ; simple_struct:u0|buzzer:beeper_0|clk_500                                                                                                  ; clk                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; clk                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                    ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                    ; clk                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; clk                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                               ; clk                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; clk                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; clk                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                            ; clk                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; simple_struct:u0|buzzer:beeper_0|beeper                                                                                                   ; simple_struct:u0|buzzer:beeper_0|beeper                                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|buzzer:beeper_0|blink_clk                                                                                                ; simple_struct:u0|buzzer:beeper_0|blink_clk                                                                                                ; clk                                                             ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|buzzer:beeper_0|clk_1000                                                                                                 ; simple_struct:u0|buzzer:beeper_0|clk_1000                                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|JK_uart_tx                                                                                       ; simple_struct:u0|controller:controller_0|JK_uart_tx                                                                                       ; clk                                                             ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|clk_2Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_2Hz                                                                                          ; clk                                                             ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; clk                                                             ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; clk                                                             ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                        ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                        ; clk                                                             ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.492 ; simple_struct:u0|buzzer:beeper_0|blink_counter[25]                                                                                        ; simple_struct:u0|buzzer:beeper_0|blink_counter[25]                                                                                        ; clk                                                             ; clk         ; 0.000        ; 0.081      ; 0.785      ;
; 0.492 ; simple_struct:u0|buzzer:beeper_0|counter_500[16]                                                                                          ; simple_struct:u0|buzzer:beeper_0|counter_500[16]                                                                                          ; clk                                                             ; clk         ; 0.000        ; 0.081      ; 0.785      ;
; 0.493 ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                                                                    ; clk                                                             ; clk         ; 0.000        ; 0.080      ; 0.785      ;
; 0.503 ; simple_struct:u0|controller:controller_0|clk_2Hz                                                                                          ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|i1                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.080      ; 0.795      ;
; 0.505 ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|Output                                                                             ; simple_struct:u0|controller:controller_0|JK_uart_tx                                                                                       ; clk                                                             ; clk         ; 0.000        ; 0.080      ; 0.797      ;
; 0.510 ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_R|i1                                                                          ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_R|i2                                                                          ; clk                                                             ; clk         ; 0.000        ; 0.080      ; 0.802      ;
; 0.510 ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|i1                                                                                 ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|Output                                                                             ; clk                                                             ; clk         ; 0.000        ; 0.080      ; 0.802      ;
; 0.511 ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|i1                                                                                 ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|i2                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.080      ; 0.803      ;
; 0.518 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                  ; clk                                                             ; clk         ; 0.000        ; 0.081      ; 0.811      ;
; 0.524 ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                              ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                                                                         ; clk                                                             ; clk         ; 0.000        ; 0.081      ; 0.817      ;
; 0.525 ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                              ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                                                            ; clk                                                             ; clk         ; 0.000        ; 0.081      ; 0.818      ;
; 0.533 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk_prev                                                                                ; clk                                                             ; clk         ; 0.000        ; 0.099      ; 0.844      ;
; 0.536 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.099      ; 0.847      ;
; 0.544 ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                              ; simple_struct:u0|usart:usart_0|rx_dv                                                                                                      ; clk                                                             ; clk         ; 0.000        ; 0.081      ; 0.837      ;
; 0.545 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; clk                                                             ; clk         ; 0.000        ; 0.080      ; 0.837      ;
; 0.554 ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                        ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; clk                                                             ; clk         ; 0.000        ; 0.081      ; 0.847      ;
; 0.612 ; simple_struct:u0|buzzer:beeper_0|counter_500[10]                                                                                          ; simple_struct:u0|buzzer:beeper_0|counter_500[11]                                                                                          ; clk                                                             ; clk         ; 0.000        ; 0.577      ; 1.401      ;
; 0.621 ; simple_struct:u0|buzzer:beeper_0|counter_500[10]                                                                                          ; simple_struct:u0|buzzer:beeper_0|counter_500[12]                                                                                          ; clk                                                             ; clk         ; 0.000        ; 0.577      ; 1.410      ;
; 0.628 ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_F|i2                                                                          ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_F|Output                                                                      ; clk                                                             ; clk         ; 0.000        ; 0.080      ; 0.920      ;
; 0.628 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                            ; clk                                                             ; clk         ; 0.000        ; 0.081      ; 0.921      ;
; 0.631 ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|i2                                                                                 ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|Output                                                                             ; clk                                                             ; clk         ; 0.000        ; 0.080      ; 0.923      ;
; 0.640 ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[5]                                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.141      ; 0.993      ;
; 0.641 ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[1]                                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.141      ; 0.994      ;
; 0.642 ; simple_struct:u0|controller:controller_0|Temper2[7]                                                                                       ; simple_struct:u0|controller:controller_0|data_fractional[2]                                                                               ; clk                                                             ; clk         ; 0.000        ; 0.080      ; 0.934      ;
; 0.643 ; simple_struct:u0|controller:controller_0|Temper2[5]                                                                                       ; simple_struct:u0|controller:controller_0|data_fractional[0]                                                                               ; clk                                                             ; clk         ; 0.000        ; 0.080      ; 0.935      ;
; 0.643 ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_R|i2                                                                          ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_R|Output                                                                      ; clk                                                             ; clk         ; 0.000        ; 0.080      ; 0.935      ;
; 0.645 ; simple_struct:u0|controller:controller_0|Temper2[6]                                                                                       ; simple_struct:u0|controller:controller_0|data_fractional[1]                                                                               ; clk                                                             ; clk         ; 0.000        ; 0.080      ; 0.937      ;
; 0.651 ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_F|i1                                                                          ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_F|i2                                                                          ; clk                                                             ; clk         ; 0.000        ; 0.080      ; 0.943      ;
; 0.662 ; simple_struct:u0|segment_7:display_0|pointer[2]                                                                                           ; simple_struct:u0|segment_7:display_0|dig_sel[1]                                                                                           ; clk                                                             ; clk         ; 0.000        ; 0.081      ; 0.955      ;
; 0.674 ; simple_struct:u0|segment_7:display_0|pointer[2]                                                                                           ; simple_struct:u0|segment_7:display_0|dig_sel[3]                                                                                           ; clk                                                             ; clk         ; 0.000        ; 0.081      ; 0.967      ;
; 0.678 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; clk                                                             ; clk         ; 0.000        ; 0.100      ; 0.990      ;
; 0.692 ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[6]                                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.111      ; 1.015      ;
; 0.698 ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                                                                         ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                                                                                           ; clk                                                             ; clk         ; 0.000        ; 0.081      ; 0.991      ;
; 0.699 ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                                                            ; simple_struct:u0|usart:usart_0|pr_state.IDLE                                                                                              ; clk                                                             ; clk         ; 0.000        ; 0.081      ; 0.992      ;
; 0.704 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.081      ; 0.997      ;
; 0.705 ; simple_struct:u0|controller:controller_0|uart_tx_data[2]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[3]                                                                                               ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; clk         ; 0.000        ; 0.306      ; 1.253      ;
; 0.706 ; simple_struct:u0|controller:controller_0|reset_en_tx                                                                                      ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_F|i1                                                                          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; clk         ; 0.000        ; 0.304      ; 1.252      ;
; 0.707 ; simple_struct:u0|controller:controller_0|reset_en_tx                                                                                      ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_R|i1                                                                          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; clk         ; 0.000        ; 0.304      ; 1.253      ;
; 0.716 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; clk                                                             ; clk         ; 0.000        ; 0.101      ; 1.029      ;
; 0.717 ; simple_struct:u0|usart:usart_0|rx_counter[1]                                                                                              ; simple_struct:u0|usart:usart_0|rx_counter[1]                                                                                              ; clk                                                             ; clk         ; 0.000        ; 0.101      ; 1.030      ;
; 0.718 ; simple_struct:u0|controller:controller_0|count_2Hz[3]                                                                                     ; simple_struct:u0|controller:controller_0|count_2Hz[3]                                                                                     ; clk                                                             ; clk         ; 0.000        ; 0.101      ; 1.031      ;
; 0.718 ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                     ; clk                                                             ; clk         ; 0.000        ; 0.101      ; 1.031      ;
; 0.718 ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                     ; clk                                                             ; clk         ; 0.000        ; 0.101      ; 1.031      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'simple_struct:u0|controller:controller_0|pgen:string_gen|Output'                                                                                                                                                                                                            ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; 0.453 ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 0.746      ;
; 0.491 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 0.784      ;
; 0.747 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.041      ;
; 0.781 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.074      ;
; 0.782 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.075      ;
; 0.789 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.082      ;
; 0.814 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.107      ;
; 0.827 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.120      ;
; 0.994 ; simple_struct:u0|controller:controller_0|JK_uart_tx      ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; -0.091     ; 1.145      ;
; 1.075 ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.368      ;
; 1.101 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.394      ;
; 1.109 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.402      ;
; 1.133 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.426      ;
; 1.135 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.428      ;
; 1.142 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.435      ;
; 1.143 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.436      ;
; 1.152 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.445      ;
; 1.164 ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.080      ; 1.456      ;
; 1.175 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.468      ;
; 1.182 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.475      ;
; 1.183 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.476      ;
; 1.184 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.477      ;
; 1.232 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.525      ;
; 1.266 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.559      ;
; 1.273 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.566      ;
; 1.275 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.568      ;
; 1.282 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.575      ;
; 1.283 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.576      ;
; 1.313 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.606      ;
; 1.315 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.608      ;
; 1.322 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.615      ;
; 1.324 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.617      ;
; 1.345 ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.638      ;
; 1.358 ; simple_struct:u0|controller:controller_0|reset_en_tx     ; simple_struct:u0|controller:controller_0|reset_en_tx     ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.651      ;
; 1.406 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.699      ;
; 1.413 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.706      ;
; 1.422 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.715      ;
; 1.453 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.746      ;
; 1.455 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.748      ;
; 1.462 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.755      ;
; 1.547 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.840      ;
; 1.547 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.840      ;
; 1.547 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.840      ;
; 1.547 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.840      ;
; 1.547 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.840      ;
; 1.553 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.846      ;
; 1.593 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.886      ;
; 1.603 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|reset_en_tx     ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.083      ; 1.898      ;
; 1.606 ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.080      ; 1.898      ;
; 1.636 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.083      ; 1.931      ;
; 1.681 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.083      ; 1.976      ;
; 1.704 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.997      ;
; 1.704 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.997      ;
; 1.704 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.997      ;
; 1.704 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.997      ;
; 1.704 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.997      ;
; 1.704 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 1.997      ;
; 1.722 ; simple_struct:u0|controller:controller_0|JK_uart_tx      ; simple_struct:u0|controller:controller_0|reset_en_tx     ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; -0.091     ; 1.873      ;
; 1.813 ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.080      ; 2.105      ;
; 1.817 ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 2.110      ;
; 1.837 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.083      ; 2.132      ;
; 1.865 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 2.158      ;
; 1.865 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 2.158      ;
; 1.865 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 2.158      ;
; 1.865 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 2.158      ;
; 1.865 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 2.158      ;
; 1.865 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 2.158      ;
; 1.865 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.081      ; 2.158      ;
; 1.916 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.083      ; 2.211      ;
; 1.919 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.083      ; 2.214      ;
; 1.941 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|reset_en_tx     ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.083      ; 2.236      ;
; 1.955 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.080      ; 2.247      ;
; 1.963 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.080      ; 2.255      ;
; 1.968 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.083      ; 2.263      ;
; 1.980 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.083      ; 2.275      ;
; 2.072 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.080      ; 2.364      ;
; 2.117 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.080      ; 2.409      ;
; 2.135 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|reset_en_tx     ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.083      ; 2.430      ;
; 2.141 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.083      ; 2.436      ;
; 2.144 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|reset_en_tx     ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.083      ; 2.439      ;
; 2.205 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|reset_en_tx     ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.083      ; 2.500      ;
; 2.209 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.082      ; 2.503      ;
; 2.252 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|reset_en_tx     ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.083      ; 2.547      ;
; 2.290 ; simple_struct:u0|controller:controller_0|ms_ptr[0]       ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; -0.091     ; 2.441      ;
; 2.290 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.082      ; 2.584      ;
; 2.303 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|reset_en_tx     ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.083      ; 2.598      ;
; 2.323 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.083      ; 2.618      ;
; 2.337 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.083      ; 2.632      ;
; 2.345 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.082      ; 2.639      ;
; 2.384 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.082      ; 2.678      ;
; 2.385 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.080      ; 2.677      ;
; 2.386 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.082      ; 2.680      ;
; 2.398 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.082      ; 2.692      ;
; 2.400 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.082      ; 2.694      ;
; 2.408 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.082      ; 2.702      ;
; 2.416 ; simple_struct:u0|controller:controller_0|JK_uart_tx      ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; -0.093     ; 2.565      ;
; 2.416 ; simple_struct:u0|controller:controller_0|JK_uart_tx      ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; -0.093     ; 2.565      ;
; 2.416 ; simple_struct:u0|controller:controller_0|JK_uart_tx      ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; -0.093     ; 2.565      ;
; 2.416 ; simple_struct:u0|controller:controller_0|JK_uart_tx      ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; -0.093     ; 2.565      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'simple_struct:u0|usart:usart_0|rx_dv'                                                                                                                                                                                                                                                                 ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.453 ; simple_struct:u0|controller:controller_0|\RX:num1[3]                                                                                       ; simple_struct:u0|controller:controller_0|\RX:num1[3]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|\RX:num1[2]                                                                                       ; simple_struct:u0|controller:controller_0|\RX:num1[2]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|\RX:num1[1]                                                                                       ; simple_struct:u0|controller:controller_0|\RX:num1[1]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|\RX:num1[0]                                                                                       ; simple_struct:u0|controller:controller_0|\RX:num1[0]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 0.758      ;
; 0.708 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.079      ; 0.999      ;
; 0.724 ; simple_struct:u0|controller:controller_0|rx_buf1[4]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf3[4]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.017      ;
; 0.730 ; simple_struct:u0|controller:controller_0|rx_buf1[3]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf3[3]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.023      ;
; 0.731 ; simple_struct:u0|controller:controller_0|rx_buf1[6]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf3[6]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.024      ;
; 0.731 ; simple_struct:u0|controller:controller_0|rx_buf1[5]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf3[5]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.024      ;
; 0.738 ; simple_struct:u0|controller:controller_0|rx_buf1[1]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf3[1]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.031      ;
; 0.831 ; simple_struct:u0|controller:controller_0|rx_buf2[1]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[1]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.124      ;
; 0.847 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.140      ;
; 0.848 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.141      ;
; 0.849 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.142      ;
; 0.892 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.185      ;
; 0.921 ; simple_struct:u0|controller:controller_0|rx_buf1[2]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:flagHI    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.080      ; 1.213      ;
; 0.974 ; simple_struct:u0|controller:controller_0|rx_buf1[0]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf3[0]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.267      ;
; 1.018 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.079      ; 1.309      ;
; 1.106 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[7]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.399      ;
; 1.110 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[5]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.403      ;
; 1.141 ; simple_struct:u0|controller:controller_0|rx_buf1[7]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf3[7]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.434      ;
; 1.142 ; simple_struct:u0|controller:controller_0|rx_buf2[6]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[3]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.435      ;
; 1.143 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.436      ;
; 1.161 ; simple_struct:u0|controller:controller_0|\RX:flagHI                                                                                        ; simple_struct:u0|controller:controller_0|\RX:flagHI    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.080      ; 1.453      ;
; 1.197 ; simple_struct:u0|controller:controller_0|rx_buf1[2]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf3[2]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.490      ;
; 1.203 ; simple_struct:u0|controller:controller_0|rx_buf1[2]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:flagLO    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.080      ; 1.495      ;
; 1.320 ; simple_struct:u0|usart:usart_0|rx_data[2]                                                                                                  ; simple_struct:u0|controller:controller_0|rx_buf1[2]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.058      ; 1.620      ;
; 1.337 ; simple_struct:u0|controller:controller_0|rx_buf1[7]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf2[7]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.082      ; 1.631      ;
; 1.341 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[5]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.634      ;
; 1.354 ; simple_struct:u0|usart:usart_0|rx_data[0]                                                                                                  ; simple_struct:u0|controller:controller_0|rx_buf1[0]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.059      ; 1.655      ;
; 1.354 ; simple_struct:u0|usart:usart_0|rx_data[5]                                                                                                  ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.059      ; 1.655      ;
; 1.360 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[7]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.653      ;
; 1.362 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[7]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.655      ;
; 1.364 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[7]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.657      ;
; 1.366 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[5]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.659      ;
; 1.368 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[5]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.661      ;
; 1.372 ; simple_struct:u0|controller:controller_0|rx_buf2[5]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[3]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.665      ;
; 1.375 ; simple_struct:u0|controller:controller_0|rx_buf2[2]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[2]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.668      ;
; 1.376 ; simple_struct:u0|usart:usart_0|rx_data[7]                                                                                                  ; simple_struct:u0|controller:controller_0|rx_buf1[7]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.059      ; 1.677      ;
; 1.387 ; simple_struct:u0|usart:usart_0|rx_data[1]                                                                                                  ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.059      ; 1.688      ;
; 1.435 ; simple_struct:u0|controller:controller_0|rx_buf2[4]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[3]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.728      ;
; 1.439 ; simple_struct:u0|controller:controller_0|rx_buf2[3]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[2]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.732      ;
; 1.463 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.756      ;
; 1.464 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.757      ;
; 1.470 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|rx_buf1[2]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.548      ; 2.260      ;
; 1.470 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.548      ; 2.260      ;
; 1.470 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.548      ; 2.260      ;
; 1.470 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[0] ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.548      ; 2.260      ;
; 1.471 ; simple_struct:u0|controller:controller_0|rx_buf2[6]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[2]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.764      ;
; 1.479 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.772      ;
; 1.485 ; simple_struct:u0|controller:controller_0|\RX:flagLO                                                                                        ; simple_struct:u0|controller:controller_0|\RX:flagLO    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.080      ; 1.777      ;
; 1.504 ; simple_struct:u0|controller:controller_0|rx_buf2[7]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[3]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.797      ;
; 1.510 ; simple_struct:u0|controller:controller_0|rx_buf1[4]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf2[4]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.082      ; 1.804      ;
; 1.517 ; simple_struct:u0|controller:controller_0|rx_buf1[2]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf2[2]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.082      ; 1.811      ;
; 1.538 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.831      ;
; 1.560 ; simple_struct:u0|controller:controller_0|rx_buf2[6]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[1]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.853      ;
; 1.563 ; simple_struct:u0|controller:controller_0|rx_buf1[5]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf2[5]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.082      ; 1.857      ;
; 1.565 ; simple_struct:u0|usart:usart_0|rx_data[3]                                                                                                  ; simple_struct:u0|controller:controller_0|rx_buf1[3]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.059      ; 1.866      ;
; 1.577 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.550      ; 2.369      ;
; 1.577 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.550      ; 2.369      ;
; 1.577 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[5] ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.550      ; 2.369      ;
; 1.577 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4] ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.550      ; 2.369      ;
; 1.577 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[7] ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.550      ; 2.369      ;
; 1.577 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2] ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.550      ; 2.369      ;
; 1.591 ; simple_struct:u0|usart:usart_0|rx_data[4]                                                                                                  ; simple_struct:u0|controller:controller_0|rx_buf1[4]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.059      ; 1.892      ;
; 1.594 ; simple_struct:u0|controller:controller_0|rx_buf2[6]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[0]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.080      ; 1.886      ;
; 1.595 ; simple_struct:u0|controller:controller_0|rx_buf1[1]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf2[1]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.082      ; 1.889      ;
; 1.595 ; simple_struct:u0|controller:controller_0|rx_buf1[3]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf2[3]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.082      ; 1.889      ;
; 1.631 ; simple_struct:u0|controller:controller_0|rx_buf2[3]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[1]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.924      ;
; 1.638 ; simple_struct:u0|usart:usart_0|rx_data[6]                                                                                                  ; simple_struct:u0|controller:controller_0|rx_buf1[6]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.059      ; 1.939      ;
; 1.668 ; simple_struct:u0|controller:controller_0|rx_buf2[1]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[3]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.961      ;
; 1.672 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.965      ;
; 1.688 ; simple_struct:u0|controller:controller_0|rx_buf2[3]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[3]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.981      ;
; 1.691 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.984      ;
; 1.699 ; simple_struct:u0|controller:controller_0|rx_buf2[5]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[2]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 1.992      ;
; 1.707 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.549      ; 2.498      ;
; 1.707 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|rx_buf1[0]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.549      ; 2.498      ;
; 1.707 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|rx_buf1[3]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.549      ; 2.498      ;
; 1.707 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|rx_buf1[6]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.549      ; 2.498      ;
; 1.707 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.549      ; 2.498      ;
; 1.707 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|rx_buf1[4]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.549      ; 2.498      ;
; 1.707 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|rx_buf1[7]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.549      ; 2.498      ;
; 1.707 ; simple_struct:u0|controller:controller_0|rx_buf2[2]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[3]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 2.000      ;
; 1.717 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 2.010      ;
; 1.718 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 2.011      ;
; 1.720 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 2.013      ;
; 1.745 ; simple_struct:u0|controller:controller_0|rx_buf2[0]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[0]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.080      ; 2.037      ;
; 1.759 ; simple_struct:u0|controller:controller_0|rx_buf2[5]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[1]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 2.052      ;
; 1.764 ; simple_struct:u0|controller:controller_0|rx_buf2[4]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[2]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 2.057      ;
; 1.786 ; simple_struct:u0|controller:controller_0|rx_buf2[5]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[0]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.080      ; 2.078      ;
; 1.792 ; simple_struct:u0|controller:controller_0|rx_buf2[7]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[2]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 2.085      ;
; 1.837 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 2.130      ;
; 1.841 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:num1[3]   ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.550      ; 2.633      ;
; 1.841 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:num1[2]   ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.550      ; 2.633      ;
; 1.841 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:num1[1]   ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.550      ; 2.633      ;
; 1.852 ; simple_struct:u0|controller:controller_0|rx_buf2[7]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[1]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 2.145      ;
; 1.853 ; simple_struct:u0|controller:controller_0|rx_buf2[4]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[1]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.081      ; 2.146      ;
; 1.879 ; simple_struct:u0|controller:controller_0|rx_buf2[7]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[0]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.080      ; 2.171      ;
; 1.912 ; simple_struct:u0|controller:controller_0|rx_buf2[4]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[0]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.080      ; 2.204      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                    ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.454 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.758      ;
; 0.515 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.807      ;
; 0.518 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.810      ;
; 0.558 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.850      ;
; 0.559 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.851      ;
; 0.702 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.994      ;
; 0.742 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.034      ;
; 0.788 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.080      ;
; 0.799 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.091      ;
; 0.801 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.093      ;
; 0.808 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.100      ;
; 0.810 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.102      ;
; 0.817 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.109      ;
; 0.844 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.136      ;
; 0.846 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.138      ;
; 0.990 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.916      ; 2.148      ;
; 1.021 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.313      ;
; 1.044 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.916      ; 2.202      ;
; 1.044 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.916      ; 2.202      ;
; 1.044 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.916      ; 2.202      ;
; 1.044 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.916      ; 2.202      ;
; 1.044 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.916      ; 2.202      ;
; 1.072 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.916      ; 2.230      ;
; 1.074 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.917      ; 2.233      ;
; 1.128 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.916      ; 2.286      ;
; 1.137 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.430      ;
; 1.174 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.916      ; 2.332      ;
; 1.231 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.916      ; 2.389      ;
; 1.320 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.613      ;
; 1.343 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.916      ; 2.501      ;
; 1.413 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.706      ;
; 1.439 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.732      ;
; 1.535 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.916      ; 2.693      ;
; 1.775 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 2.067      ;
; 1.775 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 2.067      ;
; 1.775 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 2.067      ;
; 1.775 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 2.067      ;
; 1.775 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 2.067      ;
; 1.811 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.104      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'simple_struct:u0|controller:controller_0|pgen:string_gen|Output'                                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                ; Launch Clock ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------+-----------------------------------------------------------------+--------------+------------+------------+
; -2.328 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv    ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.315     ; 3.004      ;
; -2.327 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.317     ; 3.001      ;
; -2.327 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.317     ; 3.001      ;
; -2.327 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.317     ; 3.001      ;
; -2.327 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.317     ; 3.001      ;
; -2.327 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.317     ; 3.001      ;
; -2.327 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.317     ; 3.001      ;
; -2.327 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.317     ; 3.001      ;
; -2.327 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.317     ; 3.001      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------+-----------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                                                                                                                                            ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.103 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                               ; clk          ; clk         ; 1.000        ; -0.102     ; 3.002      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_dv                                 ; clk          ; clk         ; 1.000        ; -0.074     ; 3.029      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.IDLE                       ; clk          ; clk         ; 1.000        ; -0.074     ; 3.029      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                    ; clk          ; clk         ; 1.000        ; -0.074     ; 3.029      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.STOP                         ; clk          ; clk         ; 1.000        ; -0.074     ; 3.029      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[3]                            ; clk          ; clk         ; 1.000        ; -0.075     ; 3.028      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[2]                            ; clk          ; clk         ; 1.000        ; -0.075     ; 3.028      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[1]                            ; clk          ; clk         ; 1.000        ; -0.075     ; 3.028      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[0]                            ; clk          ; clk         ; 1.000        ; -0.075     ; 3.028      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                      ; clk          ; clk         ; 1.000        ; -0.074     ; 3.029      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.IDLE                         ; clk          ; clk         ; 1.000        ; -0.074     ; 3.029      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.START                        ; clk          ; clk         ; 1.000        ; -0.074     ; 3.029      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|d2[0]                           ; clk          ; clk         ; 1.000        ; -0.080     ; 3.022      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|d1[4]                           ; clk          ; clk         ; 1.000        ; -0.080     ; 3.022      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|d2[2]                           ; clk          ; clk         ; 1.000        ; -0.080     ; 3.022      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[2]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 3.023      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[5]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 3.023      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[0]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 3.023      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[1]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 3.023      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[3]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 3.023      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[4]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 3.023      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[6]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 3.023      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[7]                       ; clk          ; clk         ; 1.000        ; -0.075     ; 3.027      ;
; -2.100 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[3]                      ; clk          ; clk         ; 1.000        ; -0.086     ; 3.015      ;
; -2.100 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[1]                      ; clk          ; clk         ; 1.000        ; -0.086     ; 3.015      ;
; -2.100 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|d2[1]                           ; clk          ; clk         ; 1.000        ; -0.086     ; 3.015      ;
; -2.100 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|d1[1]                           ; clk          ; clk         ; 1.000        ; -0.085     ; 3.016      ;
; -2.100 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|d1[3]                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.020      ;
; -2.100 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|d1[2]                           ; clk          ; clk         ; 1.000        ; -0.086     ; 3.015      ;
; -2.100 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|d2[3]                           ; clk          ; clk         ; 1.000        ; -0.086     ; 3.015      ;
; -2.098 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[2]                      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.030      ;
; -2.098 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|d2[4]                           ; clk          ; clk         ; 1.000        ; -0.068     ; 3.031      ;
; -2.096 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]              ; clk          ; clk         ; 1.000        ; -0.089     ; 3.008      ;
; -2.096 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error               ; clk          ; clk         ; 1.000        ; -0.086     ; 3.011      ;
; -2.096 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                 ; clk          ; clk         ; 1.000        ; -0.086     ; 3.011      ;
; -2.096 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start             ; clk          ; clk         ; 1.000        ; -0.086     ; 3.011      ;
; -2.096 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop              ; clk          ; clk         ; 1.000        ; -0.086     ; 3.011      ;
; -2.096 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy                    ; clk          ; clk         ; 1.000        ; -0.086     ; 3.011      ;
; -2.096 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr                ; clk          ; clk         ; 1.000        ; -0.086     ; 3.011      ;
; -2.096 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd                ; clk          ; clk         ; 1.000        ; -0.086     ; 3.011      ;
; -2.096 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr          ; clk          ; clk         ; 1.000        ; -0.086     ; 3.011      ;
; -2.096 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready             ; clk          ; clk         ; 1.000        ; -0.086     ; 3.011      ;
; -2.096 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]                ; clk          ; clk         ; 1.000        ; -0.083     ; 3.014      ;
; -2.096 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]                ; clk          ; clk         ; 1.000        ; -0.083     ; 3.014      ;
; -2.096 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]                ; clk          ; clk         ; 1.000        ; -0.083     ; 3.014      ;
; -2.096 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]                ; clk          ; clk         ; 1.000        ; -0.083     ; 3.014      ;
; -2.096 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]                ; clk          ; clk         ; 1.000        ; -0.083     ; 3.014      ;
; -2.096 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]                ; clk          ; clk         ; 1.000        ; -0.083     ; 3.014      ;
; -2.096 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]                ; clk          ; clk         ; 1.000        ; -0.083     ; 3.014      ;
; -2.095 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int                 ; clk          ; clk         ; 1.000        ; -0.089     ; 3.007      ;
; -2.095 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]              ; clk          ; clk         ; 1.000        ; -0.089     ; 3.007      ;
; -2.095 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]              ; clk          ; clk         ; 1.000        ; -0.089     ; 3.007      ;
; -2.095 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]              ; clk          ; clk         ; 1.000        ; -0.089     ; 3.007      ;
; -2.095 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]              ; clk          ; clk         ; 1.000        ; -0.089     ; 3.007      ;
; -2.095 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]              ; clk          ; clk         ; 1.000        ; -0.089     ; 3.007      ;
; -2.095 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]              ; clk          ; clk         ; 1.000        ; -0.089     ; 3.007      ;
; -2.095 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]              ; clk          ; clk         ; 1.000        ; -0.089     ; 3.007      ;
; -2.095 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack          ; clk          ; clk         ; 1.000        ; -0.089     ; 3.007      ;
; -2.095 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1          ; clk          ; clk         ; 1.000        ; -0.089     ; 3.007      ;
; -2.095 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2          ; clk          ; clk         ; 1.000        ; -0.089     ; 3.007      ;
; -2.094 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                           ; clk          ; clk         ; 1.000        ; -0.093     ; 3.002      ;
; -2.094 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_F|Output ; clk          ; clk         ; 1.000        ; -0.091     ; 3.004      ;
; -2.094 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_F|i2     ; clk          ; clk         ; 1.000        ; -0.091     ; 3.004      ;
; -2.094 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_R|Output ; clk          ; clk         ; 1.000        ; -0.091     ; 3.004      ;
; -2.094 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_R|i2     ; clk          ; clk         ; 1.000        ; -0.091     ; 3.004      ;
; -2.094 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|Output        ; clk          ; clk         ; 1.000        ; -0.091     ; 3.004      ;
; -2.094 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|i2            ; clk          ; clk         ; 1.000        ; -0.091     ; 3.004      ;
; -2.094 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_2Hz                     ; clk          ; clk         ; 1.000        ; -0.091     ; 3.004      ;
; -2.094 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|i1            ; clk          ; clk         ; 1.000        ; -0.091     ; 3.004      ;
; -2.094 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|LO                          ; clk          ; clk         ; 1.000        ; -0.092     ; 3.003      ;
; -2.094 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|ms_ptr[1]                   ; clk          ; clk         ; 1.000        ; -0.092     ; 3.003      ;
; -2.094 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_R|i1     ; clk          ; clk         ; 1.000        ; -0.091     ; 3.004      ;
; -2.094 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_F|i1     ; clk          ; clk         ; 1.000        ; -0.091     ; 3.004      ;
; -2.093 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|beeper                              ; clk          ; clk         ; 1.000        ; -0.092     ; 3.002      ;
; -2.093 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|blink_clk                           ; clk          ; clk         ; 1.000        ; -0.092     ; 3.002      ;
; -2.093 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|clk_1000                            ; clk          ; clk         ; 1.000        ; -0.092     ; 3.002      ;
; -2.093 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|clk_500                             ; clk          ; clk         ; 1.000        ; -0.096     ; 2.998      ;
; -2.093 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[9]                      ; clk          ; clk         ; 1.000        ; -0.096     ; 2.998      ;
; -2.093 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[10]                     ; clk          ; clk         ; 1.000        ; -0.096     ; 2.998      ;
; -2.093 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[15]                     ; clk          ; clk         ; 1.000        ; -0.096     ; 2.998      ;
; -2.093 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[16]                     ; clk          ; clk         ; 1.000        ; -0.096     ; 2.998      ;
; -2.093 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[9]                     ; clk          ; clk         ; 1.000        ; -0.095     ; 2.999      ;
; -2.093 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[15]                    ; clk          ; clk         ; 1.000        ; -0.095     ; 2.999      ;
; -2.093 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[10]                    ; clk          ; clk         ; 1.000        ; -0.095     ; 2.999      ;
; -2.093 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[11]                    ; clk          ; clk         ; 1.000        ; -0.095     ; 2.999      ;
; -2.093 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[12]                    ; clk          ; clk         ; 1.000        ; -0.095     ; 2.999      ;
; -2.093 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[13]                    ; clk          ; clk         ; 1.000        ; -0.095     ; 2.999      ;
; -2.093 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[14]                    ; clk          ; clk         ; 1.000        ; -0.095     ; 2.999      ;
; -2.093 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|ms_ptr[0]                   ; clk          ; clk         ; 1.000        ; -0.094     ; 3.000      ;
; -2.093 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|HI                          ; clk          ; clk         ; 1.000        ; -0.092     ; 3.002      ;
; -2.093 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|leds[3]                     ; clk          ; clk         ; 1.000        ; -0.092     ; 3.002      ;
; -2.093 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|leds[0]                     ; clk          ; clk         ; 1.000        ; -0.092     ; 3.002      ;
; -2.093 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|leds[1]                     ; clk          ; clk         ; 1.000        ; -0.092     ; 3.002      ;
; -2.093 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]                   ; clk          ; clk         ; 1.000        ; -0.091     ; 3.003      ;
; -2.093 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]                   ; clk          ; clk         ; 1.000        ; -0.091     ; 3.003      ;
; -2.093 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]                   ; clk          ; clk         ; 1.000        ; -0.091     ; 3.003      ;
; -2.093 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]                   ; clk          ; clk         ; 1.000        ; -0.091     ; 3.003      ;
; -2.093 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]                   ; clk          ; clk         ; 1.000        ; -0.091     ; 3.003      ;
; -2.093 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]                   ; clk          ; clk         ; 1.000        ; -0.091     ; 3.003      ;
; -2.093 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]                   ; clk          ; clk         ; 1.000        ; -0.091     ; 3.003      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'simple_struct:u0|usart:usart_0|rx_dv'                                                                                                                                                                                                                                   ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                             ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; -1.708 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:flagHI ; clk          ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; 0.308      ; 3.007      ;
; -1.708 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:flagLO ; clk          ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; 0.308      ; 3.007      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -1.361 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.651      ; 3.003      ;
; -1.360 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.651      ; 3.002      ;
; -1.360 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.651      ; 3.002      ;
; -1.360 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.651      ; 3.002      ;
; -1.360 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.651      ; 3.002      ;
; -1.360 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.651      ; 3.002      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.669 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.905      ; 2.816      ;
; 1.669 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.904      ; 2.815      ;
; 1.669 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.904      ; 2.815      ;
; 1.669 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.904      ; 2.815      ;
; 1.669 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.904      ; 2.815      ;
; 1.669 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.904      ; 2.815      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                                                                                                                                  ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.001 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[0]          ; clk          ; clk         ; 0.000        ; 0.627      ; 2.840      ;
; 2.001 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[1]          ; clk          ; clk         ; 0.000        ; 0.627      ; 2.840      ;
; 2.001 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[2]          ; clk          ; clk         ; 0.000        ; 0.626      ; 2.839      ;
; 2.001 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[3]          ; clk          ; clk         ; 0.000        ; 0.627      ; 2.840      ;
; 2.001 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[4]          ; clk          ; clk         ; 0.000        ; 0.626      ; 2.839      ;
; 2.001 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[5]          ; clk          ; clk         ; 0.000        ; 0.627      ; 2.840      ;
; 2.001 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[6]          ; clk          ; clk         ; 0.000        ; 0.627      ; 2.840      ;
; 2.001 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[7]          ; clk          ; clk         ; 0.000        ; 0.626      ; 2.839      ;
; 2.001 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[0]            ; clk          ; clk         ; 0.000        ; 0.627      ; 2.840      ;
; 2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]      ; clk          ; clk         ; 0.000        ; 0.577      ; 2.825      ;
; 2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]             ; clk          ; clk         ; 0.000        ; 0.565      ; 2.813      ;
; 2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]             ; clk          ; clk         ; 0.000        ; 0.565      ; 2.813      ;
; 2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]             ; clk          ; clk         ; 0.000        ; 0.565      ; 2.813      ;
; 2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]             ; clk          ; clk         ; 0.000        ; 0.565      ; 2.813      ;
; 2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]             ; clk          ; clk         ; 0.000        ; 0.565      ; 2.813      ;
; 2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]             ; clk          ; clk         ; 0.000        ; 0.565      ; 2.813      ;
; 2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]             ; clk          ; clk         ; 0.000        ; 0.565      ; 2.813      ;
; 2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]             ; clk          ; clk         ; 0.000        ; 0.565      ; 2.813      ;
; 2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]             ; clk          ; clk         ; 0.000        ; 0.565      ; 2.813      ;
; 2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]            ; clk          ; clk         ; 0.000        ; 0.565      ; 2.813      ;
; 2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]            ; clk          ; clk         ; 0.000        ; 0.565      ; 2.813      ;
; 2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]             ; clk          ; clk         ; 0.000        ; 0.565      ; 2.813      ;
; 2.037 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[0]           ; clk          ; clk         ; 0.000        ; 0.564      ; 2.813      ;
; 2.037 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[5]           ; clk          ; clk         ; 0.000        ; 0.564      ; 2.813      ;
; 2.037 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[1]           ; clk          ; clk         ; 0.000        ; 0.564      ; 2.813      ;
; 2.037 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[2]           ; clk          ; clk         ; 0.000        ; 0.564      ; 2.813      ;
; 2.037 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[3]           ; clk          ; clk         ; 0.000        ; 0.564      ; 2.813      ;
; 2.037 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[4]           ; clk          ; clk         ; 0.000        ; 0.564      ; 2.813      ;
; 2.037 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[6]           ; clk          ; clk         ; 0.000        ; 0.564      ; 2.813      ;
; 2.037 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[8]           ; clk          ; clk         ; 0.000        ; 0.564      ; 2.813      ;
; 2.037 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[7]           ; clk          ; clk         ; 0.000        ; 0.564      ; 2.813      ;
; 2.038 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[11]           ; clk          ; clk         ; 0.000        ; 0.562      ; 2.812      ;
; 2.038 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[0]            ; clk          ; clk         ; 0.000        ; 0.562      ; 2.812      ;
; 2.038 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[1]            ; clk          ; clk         ; 0.000        ; 0.562      ; 2.812      ;
; 2.038 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[2]            ; clk          ; clk         ; 0.000        ; 0.562      ; 2.812      ;
; 2.038 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[3]            ; clk          ; clk         ; 0.000        ; 0.562      ; 2.812      ;
; 2.038 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[4]            ; clk          ; clk         ; 0.000        ; 0.562      ; 2.812      ;
; 2.038 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[5]            ; clk          ; clk         ; 0.000        ; 0.562      ; 2.812      ;
; 2.038 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[6]            ; clk          ; clk         ; 0.000        ; 0.562      ; 2.812      ;
; 2.038 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[7]            ; clk          ; clk         ; 0.000        ; 0.562      ; 2.812      ;
; 2.038 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[8]            ; clk          ; clk         ; 0.000        ; 0.562      ; 2.812      ;
; 2.038 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[12]           ; clk          ; clk         ; 0.000        ; 0.562      ; 2.812      ;
; 2.038 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[13]           ; clk          ; clk         ; 0.000        ; 0.562      ; 2.812      ;
; 2.038 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[14]           ; clk          ; clk         ; 0.000        ; 0.562      ; 2.812      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[22]     ; clk          ; clk         ; 0.000        ; 0.568      ; 2.819      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[15]     ; clk          ; clk         ; 0.000        ; 0.568      ; 2.819      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[0]      ; clk          ; clk         ; 0.000        ; 0.579      ; 2.830      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[1]      ; clk          ; clk         ; 0.000        ; 0.579      ; 2.830      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[2]      ; clk          ; clk         ; 0.000        ; 0.579      ; 2.830      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[3]      ; clk          ; clk         ; 0.000        ; 0.579      ; 2.830      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[4]      ; clk          ; clk         ; 0.000        ; 0.579      ; 2.830      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[5]      ; clk          ; clk         ; 0.000        ; 0.579      ; 2.830      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[6]      ; clk          ; clk         ; 0.000        ; 0.579      ; 2.830      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[7]      ; clk          ; clk         ; 0.000        ; 0.579      ; 2.830      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[8]      ; clk          ; clk         ; 0.000        ; 0.579      ; 2.830      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[9]      ; clk          ; clk         ; 0.000        ; 0.579      ; 2.830      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[10]     ; clk          ; clk         ; 0.000        ; 0.579      ; 2.830      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[11]     ; clk          ; clk         ; 0.000        ; 0.568      ; 2.819      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[12]     ; clk          ; clk         ; 0.000        ; 0.568      ; 2.819      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[13]     ; clk          ; clk         ; 0.000        ; 0.568      ; 2.819      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[14]     ; clk          ; clk         ; 0.000        ; 0.568      ; 2.819      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[20]     ; clk          ; clk         ; 0.000        ; 0.568      ; 2.819      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[16]     ; clk          ; clk         ; 0.000        ; 0.568      ; 2.819      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[17]     ; clk          ; clk         ; 0.000        ; 0.568      ; 2.819      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[18]     ; clk          ; clk         ; 0.000        ; 0.568      ; 2.819      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[19]     ; clk          ; clk         ; 0.000        ; 0.568      ; 2.819      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[21]     ; clk          ; clk         ; 0.000        ; 0.568      ; 2.819      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1 ; clk          ; clk         ; 0.000        ; 0.568      ; 2.819      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch       ; clk          ; clk         ; 0.000        ; 0.574      ; 2.825      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]      ; clk          ; clk         ; 0.000        ; 0.574      ; 2.825      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[9]               ; clk          ; clk         ; 0.000        ; 0.582      ; 2.833      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[6]               ; clk          ; clk         ; 0.000        ; 0.582      ; 2.833      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[0]               ; clk          ; clk         ; 0.000        ; 0.582      ; 2.833      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[1]               ; clk          ; clk         ; 0.000        ; 0.582      ; 2.833      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[2]               ; clk          ; clk         ; 0.000        ; 0.582      ; 2.833      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[3]               ; clk          ; clk         ; 0.000        ; 0.582      ; 2.833      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[4]               ; clk          ; clk         ; 0.000        ; 0.582      ; 2.833      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[5]               ; clk          ; clk         ; 0.000        ; 0.582      ; 2.833      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[7]               ; clk          ; clk         ; 0.000        ; 0.582      ; 2.833      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[8]               ; clk          ; clk         ; 0.000        ; 0.582      ; 2.833      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[12]              ; clk          ; clk         ; 0.000        ; 0.582      ; 2.833      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[10]              ; clk          ; clk         ; 0.000        ; 0.582      ; 2.833      ;
; 2.039 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[11]              ; clk          ; clk         ; 0.000        ; 0.582      ; 2.833      ;
; 2.040 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|d1[0]                 ; clk          ; clk         ; 0.000        ; 0.575      ; 2.827      ;
; 2.040 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[12]    ; clk          ; clk         ; 0.000        ; 0.574      ; 2.826      ;
; 2.040 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[6]     ; clk          ; clk         ; 0.000        ; 0.574      ; 2.826      ;
; 2.040 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[0]     ; clk          ; clk         ; 0.000        ; 0.574      ; 2.826      ;
; 2.040 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[1]     ; clk          ; clk         ; 0.000        ; 0.574      ; 2.826      ;
; 2.040 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[2]     ; clk          ; clk         ; 0.000        ; 0.574      ; 2.826      ;
; 2.040 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[3]     ; clk          ; clk         ; 0.000        ; 0.574      ; 2.826      ;
; 2.040 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[4]     ; clk          ; clk         ; 0.000        ; 0.574      ; 2.826      ;
; 2.040 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[5]     ; clk          ; clk         ; 0.000        ; 0.574      ; 2.826      ;
; 2.040 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[7]     ; clk          ; clk         ; 0.000        ; 0.574      ; 2.826      ;
; 2.040 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[9]     ; clk          ; clk         ; 0.000        ; 0.574      ; 2.826      ;
; 2.040 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[8]     ; clk          ; clk         ; 0.000        ; 0.574      ; 2.826      ;
; 2.040 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[10]    ; clk          ; clk         ; 0.000        ; 0.574      ; 2.826      ;
; 2.040 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[11]    ; clk          ; clk         ; 0.000        ; 0.574      ; 2.826      ;
; 2.040 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz           ; clk          ; clk         ; 0.000        ; 0.574      ; 2.826      ;
; 2.040 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]      ; clk          ; clk         ; 0.000        ; 0.574      ; 2.826      ;
; 2.040 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]      ; clk          ; clk         ; 0.000        ; 0.574      ; 2.826      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'simple_struct:u0|usart:usart_0|rx_dv'                                                                                                                                                                                                                                   ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                             ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; 2.030 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:flagHI ; clk          ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.548      ; 2.820      ;
; 2.030 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:flagLO ; clk          ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.548      ; 2.820      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'simple_struct:u0|controller:controller_0|pgen:string_gen|Output'                                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                ; Launch Clock ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------+-----------------------------------------------------------------+--------------+------------+------------+
; 2.675 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; -0.103     ; 2.814      ;
; 2.675 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; -0.103     ; 2.814      ;
; 2.675 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; -0.103     ; 2.814      ;
; 2.675 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; -0.103     ; 2.814      ;
; 2.675 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; -0.103     ; 2.814      ;
; 2.675 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; -0.103     ; 2.814      ;
; 2.675 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; -0.103     ; 2.814      ;
; 2.675 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; -0.103     ; 2.814      ;
; 2.675 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv    ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; -0.101     ; 2.816      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------+-----------------------------------------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                     ;
+------------+-----------------+-----------------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                                      ; Note ;
+------------+-----------------+-----------------------------------------------------------------+------+
; 59.26 MHz  ; 59.26 MHz       ; clk                                                             ;      ;
; 88.16 MHz  ; 88.16 MHz       ; simple_struct:u0|usart:usart_0|rx_dv                            ;      ;
; 234.52 MHz ; 234.52 MHz      ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ;      ;
; 329.27 MHz ; 329.27 MHz      ; simple_struct:u0|usart:usart_0|bit_clk                          ;      ;
+------------+-----------------+-----------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                        ;
+-----------------------------------------------------------------+---------+---------------+
; Clock                                                           ; Slack   ; End Point TNS ;
+-----------------------------------------------------------------+---------+---------------+
; clk                                                             ; -15.876 ; -1356.191     ;
; simple_struct:u0|usart:usart_0|rx_dv                            ; -10.343 ; -311.184      ;
; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; -3.807  ; -46.046       ;
; simple_struct:u0|usart:usart_0|bit_clk                          ; -2.037  ; -6.887        ;
+-----------------------------------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                       ;
+-----------------------------------------------------------------+-------+---------------+
; Clock                                                           ; Slack ; End Point TNS ;
+-----------------------------------------------------------------+-------+---------------+
; clk                                                             ; 0.146 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk                          ; 0.402 ; 0.000         ;
; simple_struct:u0|usart:usart_0|rx_dv                            ; 0.402 ; 0.000         ;
; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.403 ; 0.000         ;
+-----------------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                                    ;
+-----------------------------------------------------------------+--------+---------------+
; Clock                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------+--------+---------------+
; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; -2.021 ; -18.189       ;
; clk                                                             ; -1.787 ; -384.495      ;
; simple_struct:u0|usart:usart_0|rx_dv                            ; -1.419 ; -2.838        ;
; simple_struct:u0|usart:usart_0|bit_clk                          ; -1.094 ; -6.563        ;
+-----------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                                    ;
+-----------------------------------------------------------------+-------+---------------+
; Clock                                                           ; Slack ; End Point TNS ;
+-----------------------------------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk                          ; 1.482 ; 0.000         ;
; clk                                                             ; 1.792 ; 0.000         ;
; simple_struct:u0|usart:usart_0|rx_dv                            ; 1.822 ; 0.000         ;
; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 2.449 ; 0.000         ;
+-----------------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                         ;
+-----------------------------------------------------------------+--------+---------------+
; Clock                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------+--------+---------------+
; clk                                                             ; -3.000 ; -523.450      ;
; simple_struct:u0|usart:usart_0|rx_dv                            ; -1.487 ; -81.785       ;
; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; -1.487 ; -25.279       ;
; simple_struct:u0|usart:usart_0|bit_clk                          ; -1.487 ; -8.922        ;
+-----------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                         ;
+---------+-------------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                             ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -15.876 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|seg7_code[6] ; clk          ; clk         ; 1.000        ; 0.433      ; 17.311     ;
; -15.862 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|seg7_code[3] ; clk          ; clk         ; 1.000        ; 0.433      ; 17.297     ;
; -15.855 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|seg7_code[5] ; clk          ; clk         ; 1.000        ; 0.433      ; 17.290     ;
; -15.844 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|seg7_code[6] ; clk          ; clk         ; 1.000        ; 0.433      ; 17.279     ;
; -15.835 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|seg7_code[0] ; clk          ; clk         ; 1.000        ; 0.433      ; 17.270     ;
; -15.830 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|seg7_code[3] ; clk          ; clk         ; 1.000        ; 0.433      ; 17.265     ;
; -15.823 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|seg7_code[5] ; clk          ; clk         ; 1.000        ; 0.433      ; 17.258     ;
; -15.803 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|seg7_code[0] ; clk          ; clk         ; 1.000        ; 0.433      ; 17.238     ;
; -15.787 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|seg7_code[4] ; clk          ; clk         ; 1.000        ; 0.432      ; 17.221     ;
; -15.761 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|seg7_code[2] ; clk          ; clk         ; 1.000        ; 0.432      ; 17.195     ;
; -15.750 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|seg7_code[6] ; clk          ; clk         ; 1.000        ; 0.433      ; 17.185     ;
; -15.750 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|seg7_code[5] ; clk          ; clk         ; 1.000        ; 0.433      ; 17.185     ;
; -15.734 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|seg7_code[3] ; clk          ; clk         ; 1.000        ; 0.433      ; 17.169     ;
; -15.732 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|seg7_code[1] ; clk          ; clk         ; 1.000        ; 0.433      ; 17.167     ;
; -15.731 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|seg7_code[0] ; clk          ; clk         ; 1.000        ; 0.433      ; 17.166     ;
; -15.700 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|seg7_code[1] ; clk          ; clk         ; 1.000        ; 0.433      ; 17.135     ;
; -15.644 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|seg7_code[7] ; clk          ; clk         ; 1.000        ; 0.432      ; 17.078     ;
; -15.636 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|seg7_code[4] ; clk          ; clk         ; 1.000        ; 0.432      ; 17.070     ;
; -15.611 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|seg7_code[4] ; clk          ; clk         ; 1.000        ; 0.432      ; 17.045     ;
; -15.610 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|seg7_code[2] ; clk          ; clk         ; 1.000        ; 0.432      ; 17.044     ;
; -15.604 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|seg7_code[1] ; clk          ; clk         ; 1.000        ; 0.433      ; 17.039     ;
; -15.585 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|seg7_code[2] ; clk          ; clk         ; 1.000        ; 0.432      ; 17.019     ;
; -15.536 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|seg7_code[7] ; clk          ; clk         ; 1.000        ; 0.432      ; 16.970     ;
; -15.504 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|seg7_code[7] ; clk          ; clk         ; 1.000        ; 0.432      ; 16.938     ;
; -14.113 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|seg7_code[6] ; clk          ; clk         ; 1.000        ; 0.433      ; 15.548     ;
; -14.099 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|seg7_code[3] ; clk          ; clk         ; 1.000        ; 0.433      ; 15.534     ;
; -14.092 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|seg7_code[5] ; clk          ; clk         ; 1.000        ; 0.433      ; 15.527     ;
; -14.082 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|seg7_code[4] ; clk          ; clk         ; 1.000        ; 0.432      ; 15.516     ;
; -14.072 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|seg7_code[0] ; clk          ; clk         ; 1.000        ; 0.433      ; 15.507     ;
; -14.056 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|seg7_code[2] ; clk          ; clk         ; 1.000        ; 0.432      ; 15.490     ;
; -13.969 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|seg7_code[1] ; clk          ; clk         ; 1.000        ; 0.433      ; 15.404     ;
; -13.939 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|seg7_code[7] ; clk          ; clk         ; 1.000        ; 0.432      ; 15.373     ;
; -13.802 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|d1[1]        ; clk          ; clk         ; 1.000        ; -0.066     ; 14.738     ;
; -13.781 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|d2[4]        ; clk          ; clk         ; 1.000        ; -0.052     ; 14.731     ;
; -13.776 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|number2[3]   ; clk          ; clk         ; 1.000        ; 0.389      ; 15.167     ;
; -13.770 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|d1[1]        ; clk          ; clk         ; 1.000        ; -0.066     ; 14.706     ;
; -13.720 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|number2[1]   ; clk          ; clk         ; 1.000        ; 0.389      ; 15.111     ;
; -13.710 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|number2[4]   ; clk          ; clk         ; 1.000        ; 0.389      ; 15.101     ;
; -13.674 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|d1[1]        ; clk          ; clk         ; 1.000        ; -0.066     ; 14.610     ;
; -13.647 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|d2[2]        ; clk          ; clk         ; 1.000        ; -0.062     ; 14.587     ;
; -13.630 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|d2[4]        ; clk          ; clk         ; 1.000        ; -0.052     ; 14.580     ;
; -13.625 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|number2[3]   ; clk          ; clk         ; 1.000        ; 0.389      ; 15.016     ;
; -13.605 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|d2[4]        ; clk          ; clk         ; 1.000        ; -0.052     ; 14.555     ;
; -13.600 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|number2[3]   ; clk          ; clk         ; 1.000        ; 0.389      ; 14.991     ;
; -13.569 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|number2[1]   ; clk          ; clk         ; 1.000        ; 0.389      ; 14.960     ;
; -13.559 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|number2[4]   ; clk          ; clk         ; 1.000        ; 0.389      ; 14.950     ;
; -13.544 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|number2[1]   ; clk          ; clk         ; 1.000        ; 0.389      ; 14.935     ;
; -13.534 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|number2[4]   ; clk          ; clk         ; 1.000        ; 0.389      ; 14.925     ;
; -13.496 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|d2[2]        ; clk          ; clk         ; 1.000        ; -0.062     ; 14.436     ;
; -13.471 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|d2[2]        ; clk          ; clk         ; 1.000        ; -0.062     ; 14.411     ;
; -13.178 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|number2[2]   ; clk          ; clk         ; 1.000        ; 0.389      ; 14.569     ;
; -13.082 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|d1[4]        ; clk          ; clk         ; 1.000        ; -0.062     ; 14.022     ;
; -13.050 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|d1[4]        ; clk          ; clk         ; 1.000        ; -0.062     ; 13.990     ;
; -13.027 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|number2[2]   ; clk          ; clk         ; 1.000        ; 0.389      ; 14.418     ;
; -13.002 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|number2[2]   ; clk          ; clk         ; 1.000        ; 0.389      ; 14.393     ;
; -12.974 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|number1[3]   ; clk          ; clk         ; 1.000        ; -0.064     ; 13.912     ;
; -12.967 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|d1[2]        ; clk          ; clk         ; 1.000        ; -0.069     ; 13.900     ;
; -12.963 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|d2[1]        ; clk          ; clk         ; 1.000        ; -0.069     ; 13.896     ;
; -12.963 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|d2[3]        ; clk          ; clk         ; 1.000        ; -0.069     ; 13.896     ;
; -12.954 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|d1[4]        ; clk          ; clk         ; 1.000        ; -0.062     ; 13.894     ;
; -12.942 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|number1[3]   ; clk          ; clk         ; 1.000        ; -0.064     ; 13.880     ;
; -12.935 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|d1[2]        ; clk          ; clk         ; 1.000        ; -0.069     ; 13.868     ;
; -12.846 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|number1[3]   ; clk          ; clk         ; 1.000        ; -0.064     ; 13.784     ;
; -12.839 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|d1[2]        ; clk          ; clk         ; 1.000        ; -0.069     ; 13.772     ;
; -12.834 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|number1[0]   ; clk          ; clk         ; 1.000        ; 0.389      ; 14.225     ;
; -12.812 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|d2[1]        ; clk          ; clk         ; 1.000        ; -0.069     ; 13.745     ;
; -12.812 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|d2[3]        ; clk          ; clk         ; 1.000        ; -0.069     ; 13.745     ;
; -12.802 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|number1[0]   ; clk          ; clk         ; 1.000        ; 0.389      ; 14.193     ;
; -12.787 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|d2[1]        ; clk          ; clk         ; 1.000        ; -0.069     ; 13.720     ;
; -12.787 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|d2[3]        ; clk          ; clk         ; 1.000        ; -0.069     ; 13.720     ;
; -12.760 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|number1[4]   ; clk          ; clk         ; 1.000        ; 0.386      ; 14.148     ;
; -12.728 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|number1[4]   ; clk          ; clk         ; 1.000        ; 0.386      ; 14.116     ;
; -12.706 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|number1[0]   ; clk          ; clk         ; 1.000        ; 0.389      ; 14.097     ;
; -12.632 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|number1[4]   ; clk          ; clk         ; 1.000        ; 0.386      ; 14.020     ;
; -12.553 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|number1[1]   ; clk          ; clk         ; 1.000        ; 0.389      ; 13.944     ;
; -12.521 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|number1[1]   ; clk          ; clk         ; 1.000        ; 0.389      ; 13.912     ;
; -12.425 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|number1[1]   ; clk          ; clk         ; 1.000        ; 0.389      ; 13.816     ;
; -12.332 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|number1[2]   ; clk          ; clk         ; 1.000        ; -0.064     ; 13.270     ;
; -12.329 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|d1[0]        ; clk          ; clk         ; 1.000        ; 0.380      ; 13.711     ;
; -12.300 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|number1[2]   ; clk          ; clk         ; 1.000        ; -0.064     ; 13.238     ;
; -12.297 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|d1[0]        ; clk          ; clk         ; 1.000        ; 0.380      ; 13.679     ;
; -12.204 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|number1[2]   ; clk          ; clk         ; 1.000        ; -0.064     ; 13.142     ;
; -12.201 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|d1[0]        ; clk          ; clk         ; 1.000        ; 0.380      ; 13.583     ;
; -12.076 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|d2[4]        ; clk          ; clk         ; 1.000        ; -0.052     ; 13.026     ;
; -12.071 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|number2[3]   ; clk          ; clk         ; 1.000        ; 0.389      ; 13.462     ;
; -12.039 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|d1[1]        ; clk          ; clk         ; 1.000        ; -0.066     ; 12.975     ;
; -12.015 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|number2[1]   ; clk          ; clk         ; 1.000        ; 0.389      ; 13.406     ;
; -12.005 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|number2[4]   ; clk          ; clk         ; 1.000        ; 0.389      ; 13.396     ;
; -11.942 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|d2[2]        ; clk          ; clk         ; 1.000        ; -0.062     ; 12.882     ;
; -11.918 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|d1[3]        ; clk          ; clk         ; 1.000        ; -0.063     ; 12.857     ;
; -11.886 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|d1[3]        ; clk          ; clk         ; 1.000        ; -0.063     ; 12.825     ;
; -11.790 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|d1[3]        ; clk          ; clk         ; 1.000        ; -0.063     ; 12.729     ;
; -11.686 ; simple_struct:u0|controller:controller_0|data_7seg[3] ; simple_struct:u0|segment_7:display_0|seg7_code[6] ; clk          ; clk         ; 1.000        ; 0.433      ; 13.121     ;
; -11.672 ; simple_struct:u0|controller:controller_0|data_7seg[3] ; simple_struct:u0|segment_7:display_0|seg7_code[3] ; clk          ; clk         ; 1.000        ; 0.433      ; 13.107     ;
; -11.665 ; simple_struct:u0|controller:controller_0|data_7seg[3] ; simple_struct:u0|segment_7:display_0|seg7_code[5] ; clk          ; clk         ; 1.000        ; 0.433      ; 13.100     ;
; -11.645 ; simple_struct:u0|controller:controller_0|data_7seg[3] ; simple_struct:u0|segment_7:display_0|seg7_code[0] ; clk          ; clk         ; 1.000        ; 0.433      ; 13.080     ;
; -11.542 ; simple_struct:u0|controller:controller_0|data_7seg[3] ; simple_struct:u0|segment_7:display_0|seg7_code[1] ; clk          ; clk         ; 1.000        ; 0.433      ; 12.977     ;
; -11.473 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|number2[2]   ; clk          ; clk         ; 1.000        ; 0.389      ; 12.864     ;
; -11.441 ; simple_struct:u0|controller:controller_0|data_7seg[3] ; simple_struct:u0|segment_7:display_0|seg7_code[4] ; clk          ; clk         ; 1.000        ; 0.432      ; 12.875     ;
; -11.381 ; simple_struct:u0|controller:controller_0|data_7seg[3] ; simple_struct:u0|segment_7:display_0|seg7_code[2] ; clk          ; clk         ; 1.000        ; 0.432      ; 12.815     ;
+---------+-------------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|rx_dv'                                                                                                                                                                               ;
+---------+--------------------------------------------------------+--------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                              ; To Node                                                ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------+--------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -10.343 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.074     ; 11.271     ;
; -10.339 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.074     ; 11.267     ;
; -10.309 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.075     ; 11.236     ;
; -10.309 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.075     ; 11.236     ;
; -10.309 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.075     ; 11.236     ;
; -10.309 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.075     ; 11.236     ;
; -10.309 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.075     ; 11.236     ;
; -10.305 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.075     ; 11.232     ;
; -10.305 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.075     ; 11.232     ;
; -10.305 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.075     ; 11.232     ;
; -10.305 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.075     ; 11.232     ;
; -10.305 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.075     ; 11.232     ;
; -10.301 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.075     ; 11.228     ;
; -10.297 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.075     ; 11.224     ;
; -10.223 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.072     ; 11.153     ;
; -10.193 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[0] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.074     ; 11.121     ;
; -10.192 ; simple_struct:u0|controller:controller_0|rx_buf1[6]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.072     ; 11.122     ;
; -10.189 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.118     ;
; -10.189 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.118     ;
; -10.189 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.118     ;
; -10.189 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.118     ;
; -10.189 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.118     ;
; -10.181 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.110     ;
; -10.180 ; simple_struct:u0|controller:controller_0|rx_buf1[3]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.072     ; 11.110     ;
; -10.174 ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.072     ; 11.104     ;
; -10.172 ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.072     ; 11.102     ;
; -10.159 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[0] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.075     ; 11.086     ;
; -10.159 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[0] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.075     ; 11.086     ;
; -10.159 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[0] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.075     ; 11.086     ;
; -10.159 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[0] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.075     ; 11.086     ;
; -10.159 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[0] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.075     ; 11.086     ;
; -10.158 ; simple_struct:u0|controller:controller_0|rx_buf1[6]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.087     ;
; -10.158 ; simple_struct:u0|controller:controller_0|rx_buf1[6]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.087     ;
; -10.158 ; simple_struct:u0|controller:controller_0|rx_buf1[6]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.087     ;
; -10.158 ; simple_struct:u0|controller:controller_0|rx_buf1[6]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.087     ;
; -10.158 ; simple_struct:u0|controller:controller_0|rx_buf1[6]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.087     ;
; -10.152 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.072     ; 11.082     ;
; -10.151 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[0] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.075     ; 11.078     ;
; -10.150 ; simple_struct:u0|controller:controller_0|rx_buf1[6]    ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.079     ;
; -10.146 ; simple_struct:u0|controller:controller_0|rx_buf1[3]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.075     ;
; -10.146 ; simple_struct:u0|controller:controller_0|rx_buf1[3]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.075     ;
; -10.146 ; simple_struct:u0|controller:controller_0|rx_buf1[3]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.075     ;
; -10.146 ; simple_struct:u0|controller:controller_0|rx_buf1[3]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.075     ;
; -10.146 ; simple_struct:u0|controller:controller_0|rx_buf1[3]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.075     ;
; -10.145 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.072     ; 11.075     ;
; -10.140 ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.069     ;
; -10.140 ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.069     ;
; -10.140 ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.069     ;
; -10.140 ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.069     ;
; -10.140 ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.069     ;
; -10.138 ; simple_struct:u0|controller:controller_0|rx_buf1[3]    ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.067     ;
; -10.138 ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.067     ;
; -10.138 ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.067     ;
; -10.138 ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.067     ;
; -10.138 ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.067     ;
; -10.138 ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.067     ;
; -10.132 ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.061     ;
; -10.130 ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.059     ;
; -10.118 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.047     ;
; -10.118 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.047     ;
; -10.118 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.047     ;
; -10.118 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.047     ;
; -10.118 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.047     ;
; -10.111 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.040     ;
; -10.111 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.040     ;
; -10.111 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.040     ;
; -10.111 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.040     ;
; -10.111 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.040     ;
; -10.110 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.039     ;
; -10.103 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 11.032     ;
; -10.100 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.076     ; 11.026     ;
; -10.100 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.076     ; 11.026     ;
; -10.100 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[2] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.076     ; 11.026     ;
; -10.100 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.076     ; 11.026     ;
; -10.100 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[4] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.076     ; 11.026     ;
; -10.100 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.076     ; 11.026     ;
; -10.100 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.076     ; 11.026     ;
; -10.096 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.076     ; 11.022     ;
; -10.096 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.076     ; 11.022     ;
; -10.096 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[2] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.076     ; 11.022     ;
; -10.096 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.076     ; 11.022     ;
; -10.096 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[4] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.076     ; 11.022     ;
; -10.096 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.076     ; 11.022     ;
; -10.096 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.076     ; 11.022     ;
; -10.010 ; simple_struct:u0|controller:controller_0|rx_buf1[7]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.072     ; 10.940     ;
; -9.980  ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.074     ; 10.908     ;
; -9.980  ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.074     ; 10.908     ;
; -9.980  ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[2] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.074     ; 10.908     ;
; -9.980  ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.074     ; 10.908     ;
; -9.980  ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[4] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.074     ; 10.908     ;
; -9.980  ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.074     ; 10.908     ;
; -9.980  ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.074     ; 10.908     ;
; -9.976  ; simple_struct:u0|controller:controller_0|rx_buf1[7]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 10.905     ;
; -9.976  ; simple_struct:u0|controller:controller_0|rx_buf1[7]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 10.905     ;
; -9.976  ; simple_struct:u0|controller:controller_0|rx_buf1[7]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 10.905     ;
; -9.976  ; simple_struct:u0|controller:controller_0|rx_buf1[7]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 10.905     ;
; -9.976  ; simple_struct:u0|controller:controller_0|rx_buf1[7]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 10.905     ;
; -9.968  ; simple_struct:u0|controller:controller_0|rx_buf1[7]    ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.073     ; 10.897     ;
; -9.950  ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[0] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.076     ; 10.876     ;
; -9.950  ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[0] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.076     ; 10.876     ;
+---------+--------------------------------------------------------+--------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'simple_struct:u0|controller:controller_0|pgen:string_gen|Output'                                                                                                                                                                                                                                                                                               ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                  ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; -3.807 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.310     ; 4.489      ;
; -3.718 ; simple_struct:u0|segment_7:display_0|d2[4]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.326     ; 4.384      ;
; -3.678 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.310     ; 4.360      ;
; -3.677 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.310     ; 4.359      ;
; -3.651 ; simple_struct:u0|segment_7:display_0|d2[4]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.323     ; 4.320      ;
; -3.643 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.310     ; 4.325      ;
; -3.638 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.309     ; 4.321      ;
; -3.629 ; simple_struct:u0|segment_7:display_0|d2[1]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.309     ; 4.312      ;
; -3.603 ; simple_struct:u0|segment_7:display_0|d1[1]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.311     ; 4.284      ;
; -3.571 ; simple_struct:u0|controller:controller_0|ms_ptr[2]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.720     ; 3.843      ;
; -3.564 ; simple_struct:u0|segment_7:display_0|d1[3]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.311     ; 4.245      ;
; -3.491 ; simple_struct:u0|controller:controller_0|ms_ptr[2]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.723     ; 3.760      ;
; -3.486 ; simple_struct:u0|controller:controller_0|ms_ptr[2]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.723     ; 3.755      ;
; -3.474 ; simple_struct:u0|segment_7:display_0|d1[3]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.314     ; 4.152      ;
; -3.467 ; simple_struct:u0|segment_7:display_0|d2[3]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.306     ; 4.153      ;
; -3.465 ; simple_struct:u0|segment_7:display_0|d1[0]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.776     ; 3.681      ;
; -3.464 ; simple_struct:u0|segment_7:display_0|d2[4]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.326     ; 4.130      ;
; -3.451 ; simple_struct:u0|segment_7:display_0|d1[1]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.308     ; 4.135      ;
; -3.449 ; simple_struct:u0|segment_7:display_0|d1[2]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.309     ; 4.132      ;
; -3.430 ; simple_struct:u0|controller:controller_0|ms_ptr[2]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.720     ; 3.702      ;
; -3.423 ; simple_struct:u0|segment_7:display_0|d2[2]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.315     ; 4.100      ;
; -3.421 ; simple_struct:u0|controller:controller_0|ms_ptr[0]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.301     ; 4.112      ;
; -3.418 ; simple_struct:u0|segment_7:display_0|d1[3]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.314     ; 4.096      ;
; -3.381 ; simple_struct:u0|segment_7:display_0|d2[3]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.306     ; 4.067      ;
; -3.375 ; simple_struct:u0|segment_7:display_0|d2[3]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.309     ; 4.058      ;
; -3.374 ; simple_struct:u0|segment_7:display_0|d2[3]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.309     ; 4.057      ;
; -3.363 ; simple_struct:u0|segment_7:display_0|d1[2]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.309     ; 4.046      ;
; -3.360 ; simple_struct:u0|segment_7:display_0|d2[4]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.323     ; 4.029      ;
; -3.339 ; simple_struct:u0|segment_7:display_0|d2[1]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.306     ; 4.025      ;
; -3.334 ; simple_struct:u0|segment_7:display_0|d1[2]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.306     ; 4.020      ;
; -3.322 ; simple_struct:u0|segment_7:display_0|d2[4]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.323     ; 3.991      ;
; -3.289 ; simple_struct:u0|controller:controller_0|ms_ptr[0]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.301     ; 3.980      ;
; -3.287 ; simple_struct:u0|segment_7:display_0|d1[3]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.311     ; 3.968      ;
; -3.264 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.072     ; 4.194      ;
; -3.249 ; simple_struct:u0|segment_7:display_0|d1[4]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.312     ; 3.929      ;
; -3.241 ; simple_struct:u0|segment_7:display_0|d2[2]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.315     ; 3.918      ;
; -3.239 ; simple_struct:u0|segment_7:display_0|d2[1]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.306     ; 3.925      ;
; -3.230 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.313     ; 3.909      ;
; -3.227 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.313     ; 3.906      ;
; -3.208 ; simple_struct:u0|segment_7:display_0|d2[2]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.312     ; 3.888      ;
; -3.200 ; simple_struct:u0|segment_7:display_0|d1[4]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.315     ; 3.877      ;
; -3.197 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.069     ; 4.130      ;
; -3.172 ; simple_struct:u0|segment_7:display_0|d2[1]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.306     ; 3.858      ;
; -3.152 ; simple_struct:u0|controller:controller_0|ms_ptr[0]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.298     ; 3.846      ;
; -3.136 ; simple_struct:u0|controller:controller_0|ms_ptr[2]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.720     ; 3.408      ;
; -3.114 ; simple_struct:u0|segment_7:display_0|d2[2]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.312     ; 3.794      ;
; -3.089 ; simple_struct:u0|segment_7:display_0|d1[4]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.315     ; 3.766      ;
; -3.088 ; simple_struct:u0|controller:controller_0|ms_ptr[0]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.298     ; 3.782      ;
; -3.051 ; simple_struct:u0|segment_7:display_0|d1[3]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.311     ; 3.732      ;
; -3.039 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.072     ; 3.969      ;
; -3.020 ; simple_struct:u0|controller:controller_0|ms_ptr[1]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.304     ; 3.708      ;
; -3.009 ; simple_struct:u0|controller:controller_0|ms_ptr[0]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.297     ; 3.704      ;
; -2.988 ; simple_struct:u0|segment_7:display_0|d1[4]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.312     ; 3.668      ;
; -2.973 ; simple_struct:u0|segment_7:display_0|d1[2]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.306     ; 3.659      ;
; -2.959 ; simple_struct:u0|segment_7:display_0|d2[3]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.306     ; 3.645      ;
; -2.932 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.069     ; 3.865      ;
; -2.925 ; simple_struct:u0|segment_7:display_0|d2[0]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.315     ; 3.602      ;
; -2.917 ; simple_struct:u0|controller:controller_0|ms_ptr[2]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.720     ; 3.189      ;
; -2.897 ; simple_struct:u0|controller:controller_0|ms_ptr[2]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.719     ; 3.170      ;
; -2.871 ; simple_struct:u0|controller:controller_0|ms_ptr[1]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.301     ; 3.562      ;
; -2.861 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.069     ; 3.794      ;
; -2.845 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.069     ; 3.778      ;
; -2.843 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.069     ; 3.776      ;
; -2.824 ; simple_struct:u0|controller:controller_0|ms_ptr[1]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.300     ; 3.516      ;
; -2.816 ; simple_struct:u0|controller:controller_0|ms_ptr[1]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.301     ; 3.507      ;
; -2.808 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.069     ; 3.741      ;
; -2.794 ; simple_struct:u0|controller:controller_0|ms_ptr[1]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.301     ; 3.485      ;
; -2.789 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.068     ; 3.723      ;
; -2.781 ; simple_struct:u0|controller:controller_0|ms_ptr[0]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.298     ; 3.475      ;
; -2.741 ; simple_struct:u0|controller:controller_0|ms_ptr[1]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.304     ; 3.429      ;
; -2.731 ; simple_struct:u0|segment_7:display_0|d1[1]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.308     ; 3.415      ;
; -2.720 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.069     ; 3.653      ;
; -2.717 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|reset_en_tx     ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.309     ; 3.400      ;
; -2.715 ; simple_struct:u0|segment_7:display_0|d1[1]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.308     ; 3.399      ;
; -2.679 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.069     ; 3.612      ;
; -2.679 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.068     ; 3.613      ;
; -2.678 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.069     ; 3.611      ;
; -2.644 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.069     ; 3.577      ;
; -2.639 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.068     ; 3.573      ;
; -2.638 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.069     ; 3.571      ;
; -2.636 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.069     ; 3.569      ;
; -2.624 ; simple_struct:u0|controller:controller_0|JK_uart_tx                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.302     ; 3.314      ;
; -2.614 ; simple_struct:u0|controller:controller_0|ms_ptr[1]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.301     ; 3.305      ;
; -2.608 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.069     ; 3.541      ;
; -2.602 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.072     ; 3.532      ;
; -2.597 ; simple_struct:u0|segment_7:display_0|d1[4]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.312     ; 3.277      ;
; -2.568 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.069     ; 3.501      ;
; -2.530 ; simple_struct:u0|controller:controller_0|ms_ptr[0]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.298     ; 3.224      ;
; -2.507 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.069     ; 3.440      ;
; -2.506 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.069     ; 3.439      ;
; -2.495 ; simple_struct:u0|controller:controller_0|JK_uart_tx                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.302     ; 3.185      ;
; -2.494 ; simple_struct:u0|controller:controller_0|JK_uart_tx                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.302     ; 3.184      ;
; -2.472 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.069     ; 3.405      ;
; -2.467 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.069     ; 3.400      ;
; -2.467 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.068     ; 3.401      ;
; -2.460 ; simple_struct:u0|controller:controller_0|JK_uart_tx                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.302     ; 3.150      ;
; -2.459 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.068     ; 3.393      ;
; -2.456 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.069     ; 3.389      ;
; -2.455 ; simple_struct:u0|controller:controller_0|JK_uart_tx                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.301     ; 3.146      ;
; -2.447 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.072     ; 3.377      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -2.037 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 2.968      ;
; -1.847 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 2.778      ;
; -1.081 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.627      ; 2.700      ;
; -1.012 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 1.943      ;
; -1.004 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 1.935      ;
; -0.970 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.900      ;
; -0.970 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.900      ;
; -0.970 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.900      ;
; -0.970 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.900      ;
; -0.970 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.900      ;
; -0.928 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.627      ; 2.547      ;
; -0.925 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.627      ; 2.544      ;
; -0.821 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.627      ; 2.440      ;
; -0.785 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.627      ; 2.404      ;
; -0.728 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.627      ; 2.347      ;
; -0.609 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.627      ; 2.228      ;
; -0.495 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 1.426      ;
; -0.421 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.628      ; 2.041      ;
; -0.387 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.627      ; 2.006      ;
; -0.387 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.627      ; 2.006      ;
; -0.387 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.627      ; 2.006      ;
; -0.387 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.627      ; 2.006      ;
; -0.387 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.627      ; 2.006      ;
; -0.371 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.301      ;
; -0.280 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.210      ;
; -0.280 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.210      ;
; -0.240 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.170      ;
; -0.237 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.167      ;
; -0.209 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.139      ;
; -0.207 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.137      ;
; -0.204 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.134      ;
; -0.196 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.126      ;
; -0.096 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.026      ;
; -0.090 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.020      ;
; 0.035  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.895      ;
; 0.036  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.894      ;
; 0.071  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.859      ;
; 0.074  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.856      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                   ; Launch Clock                                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.146 ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[7]                                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.546      ; 0.887      ;
; 0.382 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; clk                                                             ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; simple_struct:u0|usart:usart_0|next_state.START                                                                                           ; simple_struct:u0|usart:usart_0|next_state.START                                                                                           ; clk                                                             ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; simple_struct:u0|usart:usart_0|next_state.STOP                                                                                            ; simple_struct:u0|usart:usart_0|next_state.STOP                                                                                            ; clk                                                             ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.383 ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; clk                                                             ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|controller:controller_0|clk_1kHz                                                                                         ; simple_struct:u0|controller:controller_0|clk_1kHz                                                                                         ; clk                                                             ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; clk                                                             ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                            ; clk                                                             ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                            ; clk                                                             ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                            ; clk                                                             ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                            ; clk                                                             ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                            ; clk                                                             ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                            ; clk                                                             ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                            ; clk                                                             ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|controller:controller_0|JK_debonce                                                                                       ; simple_struct:u0|controller:controller_0|JK_debonce                                                                                       ; clk                                                             ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.384 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.398 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; clk                                                             ; clk         ; 0.000        ; 0.091      ; 0.684      ;
; 0.399 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.090      ; 0.684      ;
; 0.401 ; simple_struct:u0|controller:controller_0|JK_uart_tx                                                                                       ; simple_struct:u0|controller:controller_0|JK_uart_tx                                                                                       ; clk                                                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|clk_2Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_2Hz                                                                                          ; clk                                                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                    ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                    ; clk                                                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; clk                                                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                               ; clk                                                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; clk                                                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                            ; clk                                                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; simple_struct:u0|segment_7:display_0|pointer[2]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[2]                                                                                           ; clk                                                             ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                           ; clk                                                             ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|buzzer:beeper_0|beeper                                                                                                   ; simple_struct:u0|buzzer:beeper_0|beeper                                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|buzzer:beeper_0|blink_clk                                                                                                ; simple_struct:u0|buzzer:beeper_0|blink_clk                                                                                                ; clk                                                             ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|buzzer:beeper_0|clk_1000                                                                                                 ; simple_struct:u0|buzzer:beeper_0|clk_1000                                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|buzzer:beeper_0|clk_500                                                                                                  ; simple_struct:u0|buzzer:beeper_0|clk_500                                                                                                  ; clk                                                             ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; clk                                                             ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; clk                                                             ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; clk                                                             ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; clk                                                             ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.410 ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[2]                                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.133      ; 0.738      ;
; 0.410 ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[0]                                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.133      ; 0.738      ;
; 0.410 ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[3]                                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.133      ; 0.738      ;
; 0.410 ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[4]                                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.133      ; 0.738      ;
; 0.417 ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                        ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                        ; clk                                                             ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.455 ; simple_struct:u0|buzzer:beeper_0|blink_counter[25]                                                                                        ; simple_struct:u0|buzzer:beeper_0|blink_counter[25]                                                                                        ; clk                                                             ; clk         ; 0.000        ; 0.072      ; 0.722      ;
; 0.456 ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                                                                    ; clk                                                             ; clk         ; 0.000        ; 0.072      ; 0.723      ;
; 0.457 ; simple_struct:u0|buzzer:beeper_0|counter_500[16]                                                                                          ; simple_struct:u0|buzzer:beeper_0|counter_500[16]                                                                                          ; clk                                                             ; clk         ; 0.000        ; 0.072      ; 0.724      ;
; 0.470 ; simple_struct:u0|controller:controller_0|clk_2Hz                                                                                          ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|i1                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.472 ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|Output                                                                             ; simple_struct:u0|controller:controller_0|JK_uart_tx                                                                                       ; clk                                                             ; clk         ; 0.000        ; 0.073      ; 0.740      ;
; 0.476 ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|i1                                                                                 ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|Output                                                                             ; clk                                                             ; clk         ; 0.000        ; 0.073      ; 0.744      ;
; 0.477 ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|i1                                                                                 ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|i2                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.073      ; 0.745      ;
; 0.477 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                  ; clk                                                             ; clk         ; 0.000        ; 0.073      ; 0.745      ;
; 0.478 ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_R|i1                                                                          ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_R|i2                                                                          ; clk                                                             ; clk         ; 0.000        ; 0.073      ; 0.746      ;
; 0.482 ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                              ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                                                            ; clk                                                             ; clk         ; 0.000        ; 0.072      ; 0.749      ;
; 0.482 ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                              ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                                                                         ; clk                                                             ; clk         ; 0.000        ; 0.072      ; 0.749      ;
; 0.499 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk_prev                                                                                ; clk                                                             ; clk         ; 0.000        ; 0.089      ; 0.783      ;
; 0.500 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; clk                                                             ; clk         ; 0.000        ; 0.072      ; 0.767      ;
; 0.503 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.090      ; 0.788      ;
; 0.507 ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                              ; simple_struct:u0|usart:usart_0|rx_dv                                                                                                      ; clk                                                             ; clk         ; 0.000        ; 0.072      ; 0.774      ;
; 0.517 ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                        ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; clk                                                             ; clk         ; 0.000        ; 0.072      ; 0.784      ;
; 0.548 ; simple_struct:u0|buzzer:beeper_0|counter_500[10]                                                                                          ; simple_struct:u0|buzzer:beeper_0|counter_500[11]                                                                                          ; clk                                                             ; clk         ; 0.000        ; 0.540      ; 1.283      ;
; 0.563 ; simple_struct:u0|buzzer:beeper_0|counter_500[10]                                                                                          ; simple_struct:u0|buzzer:beeper_0|counter_500[12]                                                                                          ; clk                                                             ; clk         ; 0.000        ; 0.540      ; 1.298      ;
; 0.580 ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_F|i2                                                                          ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_F|Output                                                                      ; clk                                                             ; clk         ; 0.000        ; 0.073      ; 0.848      ;
; 0.582 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                            ; clk                                                             ; clk         ; 0.000        ; 0.072      ; 0.849      ;
; 0.584 ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|i2                                                                                 ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|Output                                                                             ; clk                                                             ; clk         ; 0.000        ; 0.073      ; 0.852      ;
; 0.586 ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[5]                                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.133      ; 0.914      ;
; 0.587 ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[1]                                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.133      ; 0.915      ;
; 0.593 ; simple_struct:u0|controller:controller_0|uart_tx_data[2]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[3]                                                                                               ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; clk         ; 0.000        ; 0.303      ; 1.121      ;
; 0.598 ; simple_struct:u0|controller:controller_0|Temper2[7]                                                                                       ; simple_struct:u0|controller:controller_0|data_fractional[2]                                                                               ; clk                                                             ; clk         ; 0.000        ; 0.072      ; 0.865      ;
; 0.599 ; simple_struct:u0|controller:controller_0|Temper2[5]                                                                                       ; simple_struct:u0|controller:controller_0|data_fractional[0]                                                                               ; clk                                                             ; clk         ; 0.000        ; 0.072      ; 0.866      ;
; 0.599 ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_R|i2                                                                          ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_R|Output                                                                      ; clk                                                             ; clk         ; 0.000        ; 0.073      ; 0.867      ;
; 0.601 ; simple_struct:u0|controller:controller_0|Temper2[6]                                                                                       ; simple_struct:u0|controller:controller_0|data_fractional[1]                                                                               ; clk                                                             ; clk         ; 0.000        ; 0.072      ; 0.868      ;
; 0.607 ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_F|i1                                                                          ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_F|i2                                                                          ; clk                                                             ; clk         ; 0.000        ; 0.073      ; 0.875      ;
; 0.612 ; simple_struct:u0|segment_7:display_0|pointer[2]                                                                                           ; simple_struct:u0|segment_7:display_0|dig_sel[1]                                                                                           ; clk                                                             ; clk         ; 0.000        ; 0.072      ; 0.879      ;
; 0.615 ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[6]                                                                                                 ; clk                                                             ; clk         ; 0.000        ; 0.100      ; 0.910      ;
; 0.616 ; simple_struct:u0|controller:controller_0|reset_en_tx                                                                                      ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_F|i1                                                                          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; clk         ; 0.000        ; 0.301      ; 1.142      ;
; 0.616 ; simple_struct:u0|controller:controller_0|reset_en_tx                                                                                      ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_R|i1                                                                          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; clk         ; 0.000        ; 0.301      ; 1.142      ;
; 0.626 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; clk                                                             ; clk         ; 0.000        ; 0.091      ; 0.912      ;
; 0.627 ; simple_struct:u0|segment_7:display_0|pointer[2]                                                                                           ; simple_struct:u0|segment_7:display_0|dig_sel[3]                                                                                           ; clk                                                             ; clk         ; 0.000        ; 0.072      ; 0.894      ;
; 0.645 ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                                                                         ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                                                                                           ; clk                                                             ; clk         ; 0.000        ; 0.072      ; 0.912      ;
; 0.645 ; simple_struct:u0|buzzer:beeper_0|counter_500[9]                                                                                           ; simple_struct:u0|buzzer:beeper_0|counter_500[11]                                                                                          ; clk                                                             ; clk         ; 0.000        ; 0.540      ; 1.380      ;
; 0.646 ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                                                            ; simple_struct:u0|usart:usart_0|pr_state.IDLE                                                                                              ; clk                                                             ; clk         ; 0.000        ; 0.072      ; 0.913      ;
; 0.658 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                   ; clk                                                             ; clk         ; 0.000        ; 0.072      ; 0.925      ;
; 0.664 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; clk                                                             ; clk         ; 0.000        ; 0.092      ; 0.951      ;
; 0.667 ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                     ; clk                                                             ; clk         ; 0.000        ; 0.092      ; 0.954      ;
; 0.667 ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                     ; clk                                                             ; clk         ; 0.000        ; 0.092      ; 0.954      ;
; 0.667 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                     ; clk                                                             ; clk         ; 0.000        ; 0.092      ; 0.954      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.402 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.684      ;
; 0.477 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.744      ;
; 0.479 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.746      ;
; 0.515 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.782      ;
; 0.516 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.783      ;
; 0.651 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.918      ;
; 0.681 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.948      ;
; 0.734 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.001      ;
; 0.747 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.014      ;
; 0.748 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.015      ;
; 0.758 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.025      ;
; 0.760 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.027      ;
; 0.761 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.028      ;
; 0.784 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.051      ;
; 0.788 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.055      ;
; 0.846 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.857      ; 1.928      ;
; 0.911 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.857      ; 1.993      ;
; 0.915 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.182      ;
; 0.929 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.857      ; 2.011      ;
; 0.929 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.857      ; 2.011      ;
; 0.929 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.857      ; 2.011      ;
; 0.929 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.857      ; 2.011      ;
; 0.929 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.857      ; 2.011      ;
; 0.958 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.858      ; 2.041      ;
; 0.965 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.857      ; 2.047      ;
; 1.006 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.857      ; 2.088      ;
; 1.039 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 1.307      ;
; 1.045 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.857      ; 2.127      ;
; 1.223 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.857      ; 2.305      ;
; 1.240 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 1.508      ;
; 1.302 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 1.570      ;
; 1.312 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 1.580      ;
; 1.337 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.857      ; 2.419      ;
; 1.615 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.882      ;
; 1.615 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.882      ;
; 1.615 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.882      ;
; 1.615 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.882      ;
; 1.615 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.882      ;
; 1.644 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 1.912      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|rx_dv'                                                                                                                                                                                                                                                                  ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.402 ; simple_struct:u0|controller:controller_0|\RX:num1[3]                                                                                       ; simple_struct:u0|controller:controller_0|\RX:num1[3]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|\RX:num1[2]                                                                                       ; simple_struct:u0|controller:controller_0|\RX:num1[2]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|\RX:num1[1]                                                                                       ; simple_struct:u0|controller:controller_0|\RX:num1[1]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|\RX:num1[0]                                                                                       ; simple_struct:u0|controller:controller_0|\RX:num1[0]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 0.684      ;
; 0.654 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.074      ; 0.923      ;
; 0.667 ; simple_struct:u0|controller:controller_0|rx_buf1[4]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf3[4]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 0.934      ;
; 0.674 ; simple_struct:u0|controller:controller_0|rx_buf1[3]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf3[3]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 0.941      ;
; 0.675 ; simple_struct:u0|controller:controller_0|rx_buf1[6]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf3[6]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 0.942      ;
; 0.675 ; simple_struct:u0|controller:controller_0|rx_buf1[5]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf3[5]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 0.942      ;
; 0.683 ; simple_struct:u0|controller:controller_0|rx_buf1[1]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf3[1]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 0.950      ;
; 0.742 ; simple_struct:u0|controller:controller_0|rx_buf2[1]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[1]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.009      ;
; 0.792 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.059      ;
; 0.793 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.060      ;
; 0.794 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.061      ;
; 0.817 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.084      ;
; 0.840 ; simple_struct:u0|controller:controller_0|rx_buf1[2]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:flagHI    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.107      ;
; 0.895 ; simple_struct:u0|controller:controller_0|rx_buf1[0]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf3[0]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.162      ;
; 0.921 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.074      ; 1.190      ;
; 0.984 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[5]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.251      ;
; 0.999 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[7]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.266      ;
; 1.029 ; simple_struct:u0|controller:controller_0|rx_buf1[7]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf3[7]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.296      ;
; 1.050 ; simple_struct:u0|controller:controller_0|rx_buf2[6]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[3]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.317      ;
; 1.062 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.329      ;
; 1.080 ; simple_struct:u0|controller:controller_0|rx_buf1[2]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf3[2]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.070      ; 1.345      ;
; 1.080 ; simple_struct:u0|controller:controller_0|\RX:flagHI                                                                                        ; simple_struct:u0|controller:controller_0|\RX:flagHI    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.347      ;
; 1.123 ; simple_struct:u0|controller:controller_0|rx_buf1[2]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:flagLO    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.390      ;
; 1.184 ; simple_struct:u0|usart:usart_0|rx_data[2]                                                                                                  ; simple_struct:u0|controller:controller_0|rx_buf1[2]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.050      ; 1.459      ;
; 1.184 ; simple_struct:u0|controller:controller_0|rx_buf1[7]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf2[7]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.451      ;
; 1.210 ; simple_struct:u0|usart:usart_0|rx_data[0]                                                                                                  ; simple_struct:u0|controller:controller_0|rx_buf1[0]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.048      ; 1.483      ;
; 1.212 ; simple_struct:u0|usart:usart_0|rx_data[5]                                                                                                  ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.048      ; 1.485      ;
; 1.214 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[5]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.481      ;
; 1.215 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[5]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.482      ;
; 1.215 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[5]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.482      ;
; 1.226 ; simple_struct:u0|controller:controller_0|rx_buf2[2]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[2]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.493      ;
; 1.229 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[7]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.496      ;
; 1.230 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[7]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.497      ;
; 1.230 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[7]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.497      ;
; 1.233 ; simple_struct:u0|usart:usart_0|rx_data[7]                                                                                                  ; simple_struct:u0|controller:controller_0|rx_buf1[7]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.048      ; 1.506      ;
; 1.242 ; simple_struct:u0|usart:usart_0|rx_data[1]                                                                                                  ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.048      ; 1.515      ;
; 1.260 ; simple_struct:u0|controller:controller_0|rx_buf2[5]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[3]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.527      ;
; 1.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|rx_buf1[2]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.513      ; 2.050      ;
; 1.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.513      ; 2.050      ;
; 1.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.513      ; 2.050      ;
; 1.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[0] ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.513      ; 2.050      ;
; 1.325 ; simple_struct:u0|controller:controller_0|\RX:flagLO                                                                                        ; simple_struct:u0|controller:controller_0|\RX:flagLO    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.592      ;
; 1.335 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.602      ;
; 1.336 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.603      ;
; 1.343 ; simple_struct:u0|controller:controller_0|rx_buf2[4]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[3]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.610      ;
; 1.343 ; simple_struct:u0|controller:controller_0|rx_buf2[3]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[2]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.610      ;
; 1.345 ; simple_struct:u0|controller:controller_0|rx_buf1[4]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf2[4]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.612      ;
; 1.356 ; simple_struct:u0|controller:controller_0|rx_buf2[6]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[2]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.623      ;
; 1.366 ; simple_struct:u0|controller:controller_0|rx_buf1[2]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf2[2]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.070      ; 1.631      ;
; 1.372 ; simple_struct:u0|controller:controller_0|rx_buf2[7]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[3]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.639      ;
; 1.378 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.645      ;
; 1.402 ; simple_struct:u0|controller:controller_0|rx_buf2[6]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[1]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.669      ;
; 1.407 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.511      ; 2.143      ;
; 1.407 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.511      ; 2.143      ;
; 1.407 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[5] ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.511      ; 2.143      ;
; 1.407 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4] ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.511      ; 2.143      ;
; 1.407 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[7] ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.511      ; 2.143      ;
; 1.407 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2] ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.511      ; 2.143      ;
; 1.407 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.674      ;
; 1.411 ; simple_struct:u0|controller:controller_0|rx_buf1[5]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf2[5]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.678      ;
; 1.415 ; simple_struct:u0|controller:controller_0|rx_buf2[6]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[0]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.682      ;
; 1.421 ; simple_struct:u0|usart:usart_0|rx_data[3]                                                                                                  ; simple_struct:u0|controller:controller_0|rx_buf1[3]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.048      ; 1.694      ;
; 1.439 ; simple_struct:u0|usart:usart_0|rx_data[4]                                                                                                  ; simple_struct:u0|controller:controller_0|rx_buf1[4]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.048      ; 1.712      ;
; 1.440 ; simple_struct:u0|controller:controller_0|rx_buf1[3]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf2[3]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.707      ;
; 1.441 ; simple_struct:u0|controller:controller_0|rx_buf1[1]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf2[1]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.708      ;
; 1.475 ; simple_struct:u0|controller:controller_0|rx_buf2[3]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[1]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.742      ;
; 1.486 ; simple_struct:u0|usart:usart_0|rx_data[6]                                                                                                  ; simple_struct:u0|controller:controller_0|rx_buf1[6]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.048      ; 1.759      ;
; 1.515 ; simple_struct:u0|controller:controller_0|rx_buf2[1]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[3]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.782      ;
; 1.524 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.791      ;
; 1.526 ; simple_struct:u0|controller:controller_0|rx_buf2[5]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[2]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.793      ;
; 1.530 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.511      ; 2.266      ;
; 1.530 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|rx_buf1[0]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.511      ; 2.266      ;
; 1.530 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|rx_buf1[3]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.511      ; 2.266      ;
; 1.530 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|rx_buf1[6]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.511      ; 2.266      ;
; 1.530 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.511      ; 2.266      ;
; 1.530 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|rx_buf1[4]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.511      ; 2.266      ;
; 1.530 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|rx_buf1[7]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.511      ; 2.266      ;
; 1.534 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.801      ;
; 1.538 ; simple_struct:u0|controller:controller_0|rx_buf2[3]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[3]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.805      ;
; 1.544 ; simple_struct:u0|controller:controller_0|rx_buf2[0]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[0]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.811      ;
; 1.551 ; simple_struct:u0|controller:controller_0|rx_buf2[2]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[3]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.818      ;
; 1.565 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.832      ;
; 1.566 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.833      ;
; 1.567 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.834      ;
; 1.572 ; simple_struct:u0|controller:controller_0|rx_buf2[5]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[1]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.839      ;
; 1.585 ; simple_struct:u0|controller:controller_0|rx_buf2[5]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[0]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.852      ;
; 1.638 ; simple_struct:u0|controller:controller_0|rx_buf2[7]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[2]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.905      ;
; 1.643 ; simple_struct:u0|controller:controller_0|rx_buf2[4]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[2]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.910      ;
; 1.653 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:num1[3]   ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.511      ; 2.389      ;
; 1.653 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:num1[2]   ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.511      ; 2.389      ;
; 1.653 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:num1[1]   ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.511      ; 2.389      ;
; 1.668 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.935      ;
; 1.684 ; simple_struct:u0|controller:controller_0|rx_buf2[7]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[1]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.951      ;
; 1.689 ; simple_struct:u0|controller:controller_0|rx_buf2[4]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[1]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.956      ;
; 1.697 ; simple_struct:u0|controller:controller_0|rx_buf2[7]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[0]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.964      ;
; 1.702 ; simple_struct:u0|controller:controller_0|rx_buf2[4]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[0]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.072      ; 1.969      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'simple_struct:u0|controller:controller_0|pgen:string_gen|Output'                                                                                                                                                                                                             ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; 0.403 ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 0.669      ;
; 0.457 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 0.723      ;
; 0.697 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 0.963      ;
; 0.697 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 0.963      ;
; 0.725 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 0.991      ;
; 0.730 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 0.996      ;
; 0.740 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.006      ;
; 0.761 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.027      ;
; 0.776 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.042      ;
; 0.948 ; simple_struct:u0|controller:controller_0|JK_uart_tx      ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; -0.109     ; 1.064      ;
; 1.011 ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.277      ;
; 1.016 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.282      ;
; 1.021 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.287      ;
; 1.038 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.304      ;
; 1.049 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.315      ;
; 1.049 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.315      ;
; 1.053 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.319      ;
; 1.064 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.330      ;
; 1.078 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.344      ;
; 1.080 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.346      ;
; 1.084 ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.350      ;
; 1.095 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.361      ;
; 1.098 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.364      ;
; 1.118 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.384      ;
; 1.149 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.415      ;
; 1.160 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.426      ;
; 1.171 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.437      ;
; 1.171 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.437      ;
; 1.175 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.441      ;
; 1.202 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.468      ;
; 1.205 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.471      ;
; 1.213 ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.479      ;
; 1.217 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.483      ;
; 1.218 ; simple_struct:u0|controller:controller_0|reset_en_tx     ; simple_struct:u0|controller:controller_0|reset_en_tx     ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.484      ;
; 1.220 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.486      ;
; 1.271 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.537      ;
; 1.282 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.548      ;
; 1.297 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.563      ;
; 1.324 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.590      ;
; 1.327 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.593      ;
; 1.342 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.608      ;
; 1.404 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.670      ;
; 1.417 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.683      ;
; 1.417 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.683      ;
; 1.417 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.683      ;
; 1.417 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.683      ;
; 1.417 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.683      ;
; 1.427 ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.072      ; 1.694      ;
; 1.432 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|reset_en_tx     ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.074      ; 1.701      ;
; 1.449 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.715      ;
; 1.487 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.074      ; 1.756      ;
; 1.537 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.074      ; 1.806      ;
; 1.580 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.846      ;
; 1.580 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.846      ;
; 1.580 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.846      ;
; 1.580 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.846      ;
; 1.580 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.846      ;
; 1.580 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.846      ;
; 1.611 ; simple_struct:u0|controller:controller_0|JK_uart_tx      ; simple_struct:u0|controller:controller_0|reset_en_tx     ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; -0.109     ; 1.727      ;
; 1.615 ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.881      ;
; 1.631 ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.072      ; 1.898      ;
; 1.682 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.074      ; 1.951      ;
; 1.727 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.993      ;
; 1.727 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.993      ;
; 1.727 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.993      ;
; 1.727 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.993      ;
; 1.727 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.993      ;
; 1.727 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.993      ;
; 1.727 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.071      ; 1.993      ;
; 1.735 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.074      ; 2.004      ;
; 1.741 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|reset_en_tx     ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.074      ; 2.010      ;
; 1.757 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.074      ; 2.026      ;
; 1.794 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.070      ; 2.059      ;
; 1.801 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.070      ; 2.066      ;
; 1.808 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.074      ; 2.077      ;
; 1.812 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.074      ; 2.081      ;
; 1.857 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.070      ; 2.122      ;
; 1.892 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.070      ; 2.157      ;
; 1.938 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|reset_en_tx     ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.074      ; 2.207      ;
; 1.938 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|reset_en_tx     ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.074      ; 2.207      ;
; 1.957 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.074      ; 2.226      ;
; 1.973 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.074      ; 2.242      ;
; 1.996 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|reset_en_tx     ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.074      ; 2.265      ;
; 2.073 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|reset_en_tx     ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.074      ; 2.342      ;
; 2.084 ; simple_struct:u0|controller:controller_0|ms_ptr[0]       ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; -0.110     ; 2.199      ;
; 2.091 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.074      ; 2.360      ;
; 2.101 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|reset_en_tx     ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.074      ; 2.370      ;
; 2.111 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.074      ; 2.380      ;
; 2.144 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.074      ; 2.413      ;
; 2.149 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.074      ; 2.418      ;
; 2.152 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.073      ; 2.420      ;
; 2.162 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.073      ; 2.430      ;
; 2.182 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.070      ; 2.447      ;
; 2.184 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.073      ; 2.452      ;
; 2.185 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.073      ; 2.453      ;
; 2.189 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.070      ; 2.454      ;
; 2.192 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.074      ; 2.461      ;
; 2.204 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.070      ; 2.469      ;
; 2.216 ; simple_struct:u0|controller:controller_0|JK_uart_tx      ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; -0.112     ; 2.329      ;
; 2.216 ; simple_struct:u0|controller:controller_0|JK_uart_tx      ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; -0.112     ; 2.329      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'simple_struct:u0|controller:controller_0|pgen:string_gen|Output'                                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                ; Launch Clock ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------+-----------------------------------------------------------------+--------------+------------+------------+
; -2.021 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.312     ; 2.701      ;
; -2.021 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.312     ; 2.701      ;
; -2.021 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.312     ; 2.701      ;
; -2.021 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.312     ; 2.701      ;
; -2.021 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.312     ; 2.701      ;
; -2.021 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.312     ; 2.701      ;
; -2.021 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.312     ; 2.701      ;
; -2.021 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.312     ; 2.701      ;
; -2.021 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv    ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.309     ; 2.704      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------+-----------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                                                                             ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.787 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                               ; clk          ; clk         ; 1.000        ; -0.090     ; 2.699      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[2]                      ; clk          ; clk         ; 1.000        ; -0.061     ; 2.724      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|d2[1]                           ; clk          ; clk         ; 1.000        ; -0.077     ; 2.708      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|d2[0]                           ; clk          ; clk         ; 1.000        ; -0.070     ; 2.715      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|d1[1]                           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.711      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|d1[4]                           ; clk          ; clk         ; 1.000        ; -0.070     ; 2.715      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|d1[2]                           ; clk          ; clk         ; 1.000        ; -0.077     ; 2.708      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|d2[2]                           ; clk          ; clk         ; 1.000        ; -0.070     ; 2.715      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|d2[3]                           ; clk          ; clk         ; 1.000        ; -0.077     ; 2.708      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|d2[4]                           ; clk          ; clk         ; 1.000        ; -0.060     ; 2.725      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|clk_500                             ; clk          ; clk         ; 1.000        ; -0.087     ; 2.698      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int                 ; clk          ; clk         ; 1.000        ; -0.078     ; 2.707      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                           ; clk          ; clk         ; 1.000        ; -0.083     ; 2.702      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_F|Output ; clk          ; clk         ; 1.000        ; -0.081     ; 2.704      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_F|i2     ; clk          ; clk         ; 1.000        ; -0.081     ; 2.704      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_R|Output ; clk          ; clk         ; 1.000        ; -0.081     ; 2.704      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_R|i2     ; clk          ; clk         ; 1.000        ; -0.081     ; 2.704      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|Output        ; clk          ; clk         ; 1.000        ; -0.081     ; 2.704      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|i2            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.704      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_2Hz                     ; clk          ; clk         ; 1.000        ; -0.081     ; 2.704      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|i1            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.704      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.713      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:string_gen|i2          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.713      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:string_gen|i1          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.713      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[9]                      ; clk          ; clk         ; 1.000        ; -0.087     ; 2.698      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[10]                     ; clk          ; clk         ; 1.000        ; -0.087     ; 2.698      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[15]                     ; clk          ; clk         ; 1.000        ; -0.087     ; 2.698      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[16]                     ; clk          ; clk         ; 1.000        ; -0.087     ; 2.698      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|LO                          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.704      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|ms_ptr[1]                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.704      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.704      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.704      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.704      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.704      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.704      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]              ; clk          ; clk         ; 1.000        ; -0.077     ; 2.708      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.704      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.704      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.704      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error               ; clk          ; clk         ; 1.000        ; -0.074     ; 2.711      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE              ; clk          ; clk         ; 1.000        ; -0.079     ; 2.706      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER       ; clk          ; clk         ; 1.000        ; -0.079     ; 2.706      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                 ; clk          ; clk         ; 1.000        ; -0.074     ; 2.711      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.711      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop              ; clk          ; clk         ; 1.000        ; -0.074     ; 2.711      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy                    ; clk          ; clk         ; 1.000        ; -0.074     ; 2.711      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr                ; clk          ; clk         ; 1.000        ; -0.074     ; 2.711      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack          ; clk          ; clk         ; 1.000        ; -0.078     ; 2.707      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd                ; clk          ; clk         ; 1.000        ; -0.074     ; 2.711      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr          ; clk          ; clk         ; 1.000        ; -0.074     ; 2.711      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1          ; clk          ; clk         ; 1.000        ; -0.078     ; 2.707      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2          ; clk          ; clk         ; 1.000        ; -0.078     ; 2.707      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.711      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER       ; clk          ; clk         ; 1.000        ; -0.079     ; 2.706      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output       ; clk          ; clk         ; 1.000        ; -0.079     ; 2.706      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2           ; clk          ; clk         ; 1.000        ; -0.079     ; 2.706      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]                ; clk          ; clk         ; 1.000        ; -0.073     ; 2.712      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]               ; clk          ; clk         ; 1.000        ; -0.073     ; 2.712      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]               ; clk          ; clk         ; 1.000        ; -0.073     ; 2.712      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]                ; clk          ; clk         ; 1.000        ; -0.071     ; 2.714      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]                ; clk          ; clk         ; 1.000        ; -0.071     ; 2.714      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]                ; clk          ; clk         ; 1.000        ; -0.071     ; 2.714      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]                ; clk          ; clk         ; 1.000        ; -0.071     ; 2.714      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]                ; clk          ; clk         ; 1.000        ; -0.071     ; 2.714      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]                ; clk          ; clk         ; 1.000        ; -0.071     ; 2.714      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]                ; clk          ; clk         ; 1.000        ; -0.071     ; 2.714      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[7]                       ; clk          ; clk         ; 1.000        ; -0.064     ; 2.721      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_dv                                 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.723      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.IDLE                       ; clk          ; clk         ; 1.000        ; -0.062     ; 2.723      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.723      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.STOP                         ; clk          ; clk         ; 1.000        ; -0.062     ; 2.723      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[3]                            ; clk          ; clk         ; 1.000        ; -0.064     ; 2.721      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[2]                            ; clk          ; clk         ; 1.000        ; -0.064     ; 2.721      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[1]                            ; clk          ; clk         ; 1.000        ; -0.064     ; 2.721      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[0]                            ; clk          ; clk         ; 1.000        ; -0.064     ; 2.721      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.723      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.IDLE                         ; clk          ; clk         ; 1.000        ; -0.062     ; 2.723      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.START                        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.723      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_R|i1     ; clk          ; clk         ; 1.000        ; -0.081     ; 2.704      ;
; -1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_F|i1     ; clk          ; clk         ; 1.000        ; -0.081     ; 2.704      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[3]                      ; clk          ; clk         ; 1.000        ; -0.075     ; 2.709      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[1]                      ; clk          ; clk         ; 1.000        ; -0.075     ; 2.709      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|d1[3]                           ; clk          ; clk         ; 1.000        ; -0.071     ; 2.713      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|beeper                              ; clk          ; clk         ; 1.000        ; -0.081     ; 2.703      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|blink_clk                           ; clk          ; clk         ; 1.000        ; -0.081     ; 2.703      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|clk_1000                            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.703      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[2]                    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.715      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[5]                    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.715      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[0]                    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.715      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[1]                    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.715      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[3]                    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.715      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[4]                    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.715      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[6]                    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.715      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[9]                     ; clk          ; clk         ; 1.000        ; -0.084     ; 2.700      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[15]                    ; clk          ; clk         ; 1.000        ; -0.084     ; 2.700      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[10]                    ; clk          ; clk         ; 1.000        ; -0.084     ; 2.700      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[11]                    ; clk          ; clk         ; 1.000        ; -0.084     ; 2.700      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[12]                    ; clk          ; clk         ; 1.000        ; -0.084     ; 2.700      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[13]                    ; clk          ; clk         ; 1.000        ; -0.084     ; 2.700      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[14]                    ; clk          ; clk         ; 1.000        ; -0.084     ; 2.700      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|rx_dv'                                                                                                                                                                                                                                    ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                             ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; -1.419 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:flagHI ; clk          ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; 0.297      ; 2.708      ;
; -1.419 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:flagLO ; clk          ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; 0.297      ; 2.708      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -1.094 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.616      ; 2.702      ;
; -1.094 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.616      ; 2.702      ;
; -1.094 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.616      ; 2.702      ;
; -1.094 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.616      ; 2.702      ;
; -1.094 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.616      ; 2.702      ;
; -1.093 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.617      ; 2.702      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.482 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.847      ; 2.554      ;
; 1.483 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.846      ; 2.554      ;
; 1.483 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.846      ; 2.554      ;
; 1.483 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.846      ; 2.554      ;
; 1.483 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.846      ; 2.554      ;
; 1.483 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.846      ; 2.554      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                                                                   ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[0]          ; clk          ; clk         ; 0.000        ; 0.590      ; 2.577      ;
; 1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[1]          ; clk          ; clk         ; 0.000        ; 0.590      ; 2.577      ;
; 1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[2]          ; clk          ; clk         ; 0.000        ; 0.589      ; 2.576      ;
; 1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[3]          ; clk          ; clk         ; 0.000        ; 0.590      ; 2.577      ;
; 1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[4]          ; clk          ; clk         ; 0.000        ; 0.589      ; 2.576      ;
; 1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[5]          ; clk          ; clk         ; 0.000        ; 0.590      ; 2.577      ;
; 1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[6]          ; clk          ; clk         ; 0.000        ; 0.590      ; 2.577      ;
; 1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[7]          ; clk          ; clk         ; 0.000        ; 0.589      ; 2.576      ;
; 1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[0]            ; clk          ; clk         ; 0.000        ; 0.590      ; 2.577      ;
; 1.827 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[0]           ; clk          ; clk         ; 0.000        ; 0.529      ; 2.551      ;
; 1.827 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[5]           ; clk          ; clk         ; 0.000        ; 0.529      ; 2.551      ;
; 1.827 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[1]           ; clk          ; clk         ; 0.000        ; 0.529      ; 2.551      ;
; 1.827 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[2]           ; clk          ; clk         ; 0.000        ; 0.529      ; 2.551      ;
; 1.827 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[3]           ; clk          ; clk         ; 0.000        ; 0.529      ; 2.551      ;
; 1.827 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[4]           ; clk          ; clk         ; 0.000        ; 0.529      ; 2.551      ;
; 1.827 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[6]           ; clk          ; clk         ; 0.000        ; 0.529      ; 2.551      ;
; 1.827 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[8]           ; clk          ; clk         ; 0.000        ; 0.529      ; 2.551      ;
; 1.827 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[7]           ; clk          ; clk         ; 0.000        ; 0.529      ; 2.551      ;
; 1.829 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[22]     ; clk          ; clk         ; 0.000        ; 0.535      ; 2.559      ;
; 1.829 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[15]     ; clk          ; clk         ; 0.000        ; 0.535      ; 2.559      ;
; 1.829 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[11]     ; clk          ; clk         ; 0.000        ; 0.535      ; 2.559      ;
; 1.829 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[12]     ; clk          ; clk         ; 0.000        ; 0.535      ; 2.559      ;
; 1.829 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[13]     ; clk          ; clk         ; 0.000        ; 0.535      ; 2.559      ;
; 1.829 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[14]     ; clk          ; clk         ; 0.000        ; 0.535      ; 2.559      ;
; 1.829 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[20]     ; clk          ; clk         ; 0.000        ; 0.535      ; 2.559      ;
; 1.829 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[16]     ; clk          ; clk         ; 0.000        ; 0.535      ; 2.559      ;
; 1.829 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[17]     ; clk          ; clk         ; 0.000        ; 0.535      ; 2.559      ;
; 1.829 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[18]     ; clk          ; clk         ; 0.000        ; 0.535      ; 2.559      ;
; 1.829 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[19]     ; clk          ; clk         ; 0.000        ; 0.535      ; 2.559      ;
; 1.829 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[21]     ; clk          ; clk         ; 0.000        ; 0.535      ; 2.559      ;
; 1.829 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[0]            ; clk          ; clk         ; 0.000        ; 0.525      ; 2.549      ;
; 1.829 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[1]            ; clk          ; clk         ; 0.000        ; 0.525      ; 2.549      ;
; 1.829 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[2]            ; clk          ; clk         ; 0.000        ; 0.525      ; 2.549      ;
; 1.829 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[3]            ; clk          ; clk         ; 0.000        ; 0.525      ; 2.549      ;
; 1.829 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[4]            ; clk          ; clk         ; 0.000        ; 0.525      ; 2.549      ;
; 1.829 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[5]            ; clk          ; clk         ; 0.000        ; 0.525      ; 2.549      ;
; 1.829 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[6]            ; clk          ; clk         ; 0.000        ; 0.525      ; 2.549      ;
; 1.829 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[7]            ; clk          ; clk         ; 0.000        ; 0.525      ; 2.549      ;
; 1.829 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1 ; clk          ; clk         ; 0.000        ; 0.535      ; 2.559      ;
; 1.829 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]      ; clk          ; clk         ; 0.000        ; 0.542      ; 2.566      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1kHz          ; clk          ; clk         ; 0.000        ; 0.539      ; 2.564      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[12]    ; clk          ; clk         ; 0.000        ; 0.539      ; 2.564      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[6]     ; clk          ; clk         ; 0.000        ; 0.539      ; 2.564      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[0]     ; clk          ; clk         ; 0.000        ; 0.539      ; 2.564      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[1]     ; clk          ; clk         ; 0.000        ; 0.539      ; 2.564      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[2]     ; clk          ; clk         ; 0.000        ; 0.539      ; 2.564      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[3]     ; clk          ; clk         ; 0.000        ; 0.539      ; 2.564      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[4]     ; clk          ; clk         ; 0.000        ; 0.539      ; 2.564      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[5]     ; clk          ; clk         ; 0.000        ; 0.539      ; 2.564      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[7]     ; clk          ; clk         ; 0.000        ; 0.539      ; 2.564      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[9]     ; clk          ; clk         ; 0.000        ; 0.539      ; 2.564      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[8]     ; clk          ; clk         ; 0.000        ; 0.539      ; 2.564      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[10]    ; clk          ; clk         ; 0.000        ; 0.539      ; 2.564      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[11]    ; clk          ; clk         ; 0.000        ; 0.539      ; 2.564      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[11]           ; clk          ; clk         ; 0.000        ; 0.525      ; 2.550      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[8]            ; clk          ; clk         ; 0.000        ; 0.525      ; 2.550      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[12]           ; clk          ; clk         ; 0.000        ; 0.525      ; 2.550      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[13]           ; clk          ; clk         ; 0.000        ; 0.525      ; 2.550      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[14]           ; clk          ; clk         ; 0.000        ; 0.525      ; 2.550      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz           ; clk          ; clk         ; 0.000        ; 0.539      ; 2.564      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]      ; clk          ; clk         ; 0.000        ; 0.539      ; 2.564      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]      ; clk          ; clk         ; 0.000        ; 0.539      ; 2.564      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]      ; clk          ; clk         ; 0.000        ; 0.539      ; 2.564      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]      ; clk          ; clk         ; 0.000        ; 0.539      ; 2.564      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]      ; clk          ; clk         ; 0.000        ; 0.539      ; 2.564      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]      ; clk          ; clk         ; 0.000        ; 0.539      ; 2.564      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]      ; clk          ; clk         ; 0.000        ; 0.539      ; 2.564      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]      ; clk          ; clk         ; 0.000        ; 0.539      ; 2.564      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]      ; clk          ; clk         ; 0.000        ; 0.539      ; 2.564      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]             ; clk          ; clk         ; 0.000        ; 0.526      ; 2.551      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]             ; clk          ; clk         ; 0.000        ; 0.526      ; 2.551      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]             ; clk          ; clk         ; 0.000        ; 0.526      ; 2.551      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]             ; clk          ; clk         ; 0.000        ; 0.526      ; 2.551      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]             ; clk          ; clk         ; 0.000        ; 0.526      ; 2.551      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]             ; clk          ; clk         ; 0.000        ; 0.526      ; 2.551      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]             ; clk          ; clk         ; 0.000        ; 0.526      ; 2.551      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]             ; clk          ; clk         ; 0.000        ; 0.526      ; 2.551      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]             ; clk          ; clk         ; 0.000        ; 0.526      ; 2.551      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]            ; clk          ; clk         ; 0.000        ; 0.526      ; 2.551      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]            ; clk          ; clk         ; 0.000        ; 0.526      ; 2.551      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]             ; clk          ; clk         ; 0.000        ; 0.526      ; 2.551      ;
; 1.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[6]             ; clk          ; clk         ; 0.000        ; 0.545      ; 2.572      ;
; 1.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.START            ; clk          ; clk         ; 0.000        ; 0.547      ; 2.574      ;
; 1.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.STOP             ; clk          ; clk         ; 0.000        ; 0.547      ; 2.574      ;
; 1.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[9]               ; clk          ; clk         ; 0.000        ; 0.547      ; 2.574      ;
; 1.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[6]               ; clk          ; clk         ; 0.000        ; 0.547      ; 2.574      ;
; 1.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[0]               ; clk          ; clk         ; 0.000        ; 0.547      ; 2.574      ;
; 1.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[1]               ; clk          ; clk         ; 0.000        ; 0.547      ; 2.574      ;
; 1.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[2]               ; clk          ; clk         ; 0.000        ; 0.547      ; 2.574      ;
; 1.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[3]               ; clk          ; clk         ; 0.000        ; 0.547      ; 2.574      ;
; 1.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[4]               ; clk          ; clk         ; 0.000        ; 0.547      ; 2.574      ;
; 1.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[5]               ; clk          ; clk         ; 0.000        ; 0.547      ; 2.574      ;
; 1.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[7]               ; clk          ; clk         ; 0.000        ; 0.547      ; 2.574      ;
; 1.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[8]               ; clk          ; clk         ; 0.000        ; 0.547      ; 2.574      ;
; 1.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[12]              ; clk          ; clk         ; 0.000        ; 0.547      ; 2.574      ;
; 1.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[10]              ; clk          ; clk         ; 0.000        ; 0.547      ; 2.574      ;
; 1.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[11]              ; clk          ; clk         ; 0.000        ; 0.547      ; 2.574      ;
; 1.834 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[0]      ; clk          ; clk         ; 0.000        ; 0.540      ; 2.569      ;
; 1.834 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[1]      ; clk          ; clk         ; 0.000        ; 0.540      ; 2.569      ;
; 1.834 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[2]      ; clk          ; clk         ; 0.000        ; 0.540      ; 2.569      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|rx_dv'                                                                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                             ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; 1.822 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:flagHI ; clk          ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.513      ; 2.560      ;
; 1.822 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:flagLO ; clk          ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.513      ; 2.560      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'simple_struct:u0|controller:controller_0|pgen:string_gen|Output'                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                ; Launch Clock ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------+-----------------------------------------------------------------+--------------+------------+------------+
; 2.449 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; -0.121     ; 2.553      ;
; 2.449 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; -0.121     ; 2.553      ;
; 2.449 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; -0.121     ; 2.553      ;
; 2.449 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; -0.121     ; 2.553      ;
; 2.449 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; -0.121     ; 2.553      ;
; 2.449 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; -0.121     ; 2.553      ;
; 2.449 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; -0.121     ; 2.553      ;
; 2.449 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; -0.121     ; 2.553      ;
; 2.449 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv    ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; -0.118     ; 2.556      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------+-----------------------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                       ;
+-----------------------------------------------------------------+--------+---------------+
; Clock                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------+--------+---------------+
; clk                                                             ; -6.906 ; -444.239      ;
; simple_struct:u0|usart:usart_0|rx_dv                            ; -4.160 ; -111.796      ;
; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; -1.181 ; -11.574       ;
; simple_struct:u0|usart:usart_0|bit_clk                          ; -0.395 ; -0.395        ;
+-----------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                       ;
+-----------------------------------------------------------------+-------+---------------+
; Clock                                                           ; Slack ; End Point TNS ;
+-----------------------------------------------------------------+-------+---------------+
; clk                                                             ; 0.057 ; 0.000         ;
; simple_struct:u0|usart:usart_0|rx_dv                            ; 0.186 ; 0.000         ;
; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.187 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk                          ; 0.187 ; 0.000         ;
+-----------------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                                    ;
+-----------------------------------------------------------------+--------+---------------+
; Clock                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------+--------+---------------+
; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; -0.483 ; -4.339        ;
; clk                                                             ; -0.443 ; -84.919       ;
; simple_struct:u0|usart:usart_0|rx_dv                            ; -0.227 ; -0.454        ;
; simple_struct:u0|usart:usart_0|bit_clk                          ; -0.077 ; -0.462        ;
+-----------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                                    ;
+-----------------------------------------------------------------+-------+---------------+
; Clock                                                           ; Slack ; End Point TNS ;
+-----------------------------------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk                          ; 0.687 ; 0.000         ;
; simple_struct:u0|usart:usart_0|rx_dv                            ; 0.840 ; 0.000         ;
; clk                                                             ; 0.916 ; 0.000         ;
; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.108 ; 0.000         ;
+-----------------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                         ;
+-----------------------------------------------------------------+--------+---------------+
; Clock                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------+--------+---------------+
; clk                                                             ; -3.000 ; -463.070      ;
; simple_struct:u0|usart:usart_0|rx_dv                            ; -1.000 ; -55.000       ;
; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; -1.000 ; -17.000       ;
; simple_struct:u0|usart:usart_0|bit_clk                          ; -1.000 ; -6.000        ;
+-----------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                        ;
+--------+-------------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.906 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|seg7_code[5] ; clk          ; clk         ; 1.000        ; 0.178      ; 8.071      ;
; -6.904 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|seg7_code[6] ; clk          ; clk         ; 1.000        ; 0.178      ; 8.069      ;
; -6.891 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|seg7_code[3] ; clk          ; clk         ; 1.000        ; 0.178      ; 8.056      ;
; -6.852 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|seg7_code[0] ; clk          ; clk         ; 1.000        ; 0.178      ; 8.017      ;
; -6.828 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|seg7_code[5] ; clk          ; clk         ; 1.000        ; 0.178      ; 7.993      ;
; -6.827 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|seg7_code[1] ; clk          ; clk         ; 1.000        ; 0.178      ; 7.992      ;
; -6.826 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|seg7_code[6] ; clk          ; clk         ; 1.000        ; 0.178      ; 7.991      ;
; -6.816 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|seg7_code[5] ; clk          ; clk         ; 1.000        ; 0.178      ; 7.981      ;
; -6.814 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|seg7_code[6] ; clk          ; clk         ; 1.000        ; 0.178      ; 7.979      ;
; -6.813 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|seg7_code[3] ; clk          ; clk         ; 1.000        ; 0.178      ; 7.978      ;
; -6.801 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|seg7_code[3] ; clk          ; clk         ; 1.000        ; 0.178      ; 7.966      ;
; -6.774 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|seg7_code[0] ; clk          ; clk         ; 1.000        ; 0.178      ; 7.939      ;
; -6.769 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|seg7_code[2] ; clk          ; clk         ; 1.000        ; 0.177      ; 7.933      ;
; -6.765 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|seg7_code[4] ; clk          ; clk         ; 1.000        ; 0.177      ; 7.929      ;
; -6.762 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|seg7_code[0] ; clk          ; clk         ; 1.000        ; 0.178      ; 7.927      ;
; -6.749 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|seg7_code[1] ; clk          ; clk         ; 1.000        ; 0.178      ; 7.914      ;
; -6.747 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|seg7_code[4] ; clk          ; clk         ; 1.000        ; 0.177      ; 7.911      ;
; -6.737 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|seg7_code[1] ; clk          ; clk         ; 1.000        ; 0.178      ; 7.902      ;
; -6.715 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|seg7_code[7] ; clk          ; clk         ; 1.000        ; 0.177      ; 7.879      ;
; -6.710 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|seg7_code[2] ; clk          ; clk         ; 1.000        ; 0.177      ; 7.874      ;
; -6.698 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|seg7_code[7] ; clk          ; clk         ; 1.000        ; 0.177      ; 7.862      ;
; -6.687 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|seg7_code[2] ; clk          ; clk         ; 1.000        ; 0.177      ; 7.851      ;
; -6.683 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|seg7_code[4] ; clk          ; clk         ; 1.000        ; 0.177      ; 7.847      ;
; -6.637 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|seg7_code[7] ; clk          ; clk         ; 1.000        ; 0.177      ; 7.801      ;
; -6.062 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|seg7_code[5] ; clk          ; clk         ; 1.000        ; 0.176      ; 7.225      ;
; -6.060 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|seg7_code[6] ; clk          ; clk         ; 1.000        ; 0.176      ; 7.223      ;
; -6.047 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|seg7_code[3] ; clk          ; clk         ; 1.000        ; 0.176      ; 7.210      ;
; -6.008 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|seg7_code[0] ; clk          ; clk         ; 1.000        ; 0.176      ; 7.171      ;
; -5.983 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|seg7_code[1] ; clk          ; clk         ; 1.000        ; 0.176      ; 7.146      ;
; -5.967 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|seg7_code[2] ; clk          ; clk         ; 1.000        ; 0.175      ; 7.129      ;
; -5.963 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|seg7_code[4] ; clk          ; clk         ; 1.000        ; 0.175      ; 7.125      ;
; -5.896 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|seg7_code[7] ; clk          ; clk         ; 1.000        ; 0.175      ; 7.058      ;
; -5.864 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|d1[1]        ; clk          ; clk         ; 1.000        ; -0.035     ; 6.816      ;
; -5.846 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|number2[3]   ; clk          ; clk         ; 1.000        ; 0.156      ; 6.989      ;
; -5.830 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|number2[1]   ; clk          ; clk         ; 1.000        ; 0.156      ; 6.973      ;
; -5.820 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|d2[4]        ; clk          ; clk         ; 1.000        ; -0.027     ; 6.780      ;
; -5.812 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|number2[4]   ; clk          ; clk         ; 1.000        ; 0.156      ; 6.955      ;
; -5.786 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|d1[1]        ; clk          ; clk         ; 1.000        ; -0.035     ; 6.738      ;
; -5.774 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|d1[1]        ; clk          ; clk         ; 1.000        ; -0.035     ; 6.726      ;
; -5.773 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|d2[2]        ; clk          ; clk         ; 1.000        ; -0.031     ; 6.729      ;
; -5.764 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|number2[3]   ; clk          ; clk         ; 1.000        ; 0.156      ; 6.907      ;
; -5.764 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|number2[3]   ; clk          ; clk         ; 1.000        ; 0.156      ; 6.907      ;
; -5.748 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|number2[1]   ; clk          ; clk         ; 1.000        ; 0.156      ; 6.891      ;
; -5.748 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|number2[1]   ; clk          ; clk         ; 1.000        ; 0.156      ; 6.891      ;
; -5.738 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|d2[4]        ; clk          ; clk         ; 1.000        ; -0.027     ; 6.698      ;
; -5.738 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|d2[4]        ; clk          ; clk         ; 1.000        ; -0.027     ; 6.698      ;
; -5.730 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|number2[4]   ; clk          ; clk         ; 1.000        ; 0.156      ; 6.873      ;
; -5.730 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|number2[4]   ; clk          ; clk         ; 1.000        ; 0.156      ; 6.873      ;
; -5.691 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|d2[2]        ; clk          ; clk         ; 1.000        ; -0.031     ; 6.647      ;
; -5.691 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|d2[2]        ; clk          ; clk         ; 1.000        ; -0.031     ; 6.647      ;
; -5.554 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|d1[4]        ; clk          ; clk         ; 1.000        ; -0.031     ; 6.510      ;
; -5.524 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|number2[2]   ; clk          ; clk         ; 1.000        ; 0.156      ; 6.667      ;
; -5.476 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|d1[4]        ; clk          ; clk         ; 1.000        ; -0.031     ; 6.432      ;
; -5.464 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|d1[4]        ; clk          ; clk         ; 1.000        ; -0.031     ; 6.420      ;
; -5.460 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|d1[2]        ; clk          ; clk         ; 1.000        ; -0.037     ; 6.410      ;
; -5.447 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|number1[4]   ; clk          ; clk         ; 1.000        ; 0.161      ; 6.595      ;
; -5.442 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|number2[2]   ; clk          ; clk         ; 1.000        ; 0.156      ; 6.585      ;
; -5.442 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|number2[2]   ; clk          ; clk         ; 1.000        ; 0.156      ; 6.585      ;
; -5.434 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|number1[3]   ; clk          ; clk         ; 1.000        ; -0.033     ; 6.388      ;
; -5.430 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|d2[1]        ; clk          ; clk         ; 1.000        ; -0.037     ; 6.380      ;
; -5.430 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|d2[3]        ; clk          ; clk         ; 1.000        ; -0.037     ; 6.380      ;
; -5.429 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|number1[0]   ; clk          ; clk         ; 1.000        ; 0.156      ; 6.572      ;
; -5.382 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|d1[2]        ; clk          ; clk         ; 1.000        ; -0.037     ; 6.332      ;
; -5.370 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|d1[2]        ; clk          ; clk         ; 1.000        ; -0.037     ; 6.320      ;
; -5.369 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|number1[4]   ; clk          ; clk         ; 1.000        ; 0.161      ; 6.517      ;
; -5.357 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|number1[4]   ; clk          ; clk         ; 1.000        ; 0.161      ; 6.505      ;
; -5.356 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|number1[3]   ; clk          ; clk         ; 1.000        ; -0.033     ; 6.310      ;
; -5.353 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|number1[1]   ; clk          ; clk         ; 1.000        ; 0.156      ; 6.496      ;
; -5.351 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|number1[0]   ; clk          ; clk         ; 1.000        ; 0.156      ; 6.494      ;
; -5.348 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|d2[1]        ; clk          ; clk         ; 1.000        ; -0.037     ; 6.298      ;
; -5.348 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|d2[1]        ; clk          ; clk         ; 1.000        ; -0.037     ; 6.298      ;
; -5.348 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|d2[3]        ; clk          ; clk         ; 1.000        ; -0.037     ; 6.298      ;
; -5.348 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|d2[3]        ; clk          ; clk         ; 1.000        ; -0.037     ; 6.298      ;
; -5.344 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|number1[3]   ; clk          ; clk         ; 1.000        ; -0.033     ; 6.298      ;
; -5.339 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|number1[0]   ; clk          ; clk         ; 1.000        ; 0.156      ; 6.482      ;
; -5.275 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|number1[1]   ; clk          ; clk         ; 1.000        ; 0.156      ; 6.418      ;
; -5.263 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|number1[1]   ; clk          ; clk         ; 1.000        ; 0.156      ; 6.406      ;
; -5.221 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|d1[0]        ; clk          ; clk         ; 1.000        ; 0.159      ; 6.367      ;
; -5.210 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|number1[2]   ; clk          ; clk         ; 1.000        ; -0.033     ; 6.164      ;
; -5.143 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|d1[0]        ; clk          ; clk         ; 1.000        ; 0.159      ; 6.289      ;
; -5.132 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|number1[2]   ; clk          ; clk         ; 1.000        ; -0.033     ; 6.086      ;
; -5.131 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|d1[0]        ; clk          ; clk         ; 1.000        ; 0.159      ; 6.277      ;
; -5.120 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|number1[2]   ; clk          ; clk         ; 1.000        ; -0.033     ; 6.074      ;
; -5.044 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|number2[3]   ; clk          ; clk         ; 1.000        ; 0.154      ; 6.185      ;
; -5.028 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|number2[1]   ; clk          ; clk         ; 1.000        ; 0.154      ; 6.169      ;
; -5.020 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|d1[1]        ; clk          ; clk         ; 1.000        ; -0.037     ; 5.970      ;
; -5.018 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|d2[4]        ; clk          ; clk         ; 1.000        ; -0.029     ; 5.976      ;
; -5.010 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|number2[4]   ; clk          ; clk         ; 1.000        ; 0.154      ; 6.151      ;
; -4.982 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|d1[3]        ; clk          ; clk         ; 1.000        ; -0.032     ; 5.937      ;
; -4.971 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|d2[2]        ; clk          ; clk         ; 1.000        ; -0.033     ; 5.925      ;
; -4.941 ; simple_struct:u0|controller:controller_0|data_7seg[3] ; simple_struct:u0|segment_7:display_0|seg7_code[5] ; clk          ; clk         ; 1.000        ; 0.176      ; 6.104      ;
; -4.939 ; simple_struct:u0|controller:controller_0|data_7seg[3] ; simple_struct:u0|segment_7:display_0|seg7_code[6] ; clk          ; clk         ; 1.000        ; 0.176      ; 6.102      ;
; -4.926 ; simple_struct:u0|controller:controller_0|data_7seg[3] ; simple_struct:u0|segment_7:display_0|seg7_code[3] ; clk          ; clk         ; 1.000        ; 0.176      ; 6.089      ;
; -4.904 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|d1[3]        ; clk          ; clk         ; 1.000        ; -0.032     ; 5.859      ;
; -4.892 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|d1[3]        ; clk          ; clk         ; 1.000        ; -0.032     ; 5.847      ;
; -4.887 ; simple_struct:u0|controller:controller_0|data_7seg[3] ; simple_struct:u0|segment_7:display_0|seg7_code[0] ; clk          ; clk         ; 1.000        ; 0.176      ; 6.050      ;
; -4.862 ; simple_struct:u0|controller:controller_0|data_7seg[3] ; simple_struct:u0|segment_7:display_0|seg7_code[1] ; clk          ; clk         ; 1.000        ; 0.176      ; 6.025      ;
; -4.782 ; simple_struct:u0|controller:controller_0|data_7seg[3] ; simple_struct:u0|segment_7:display_0|seg7_code[4] ; clk          ; clk         ; 1.000        ; 0.175      ; 5.944      ;
; -4.750 ; simple_struct:u0|controller:controller_0|data_7seg[3] ; simple_struct:u0|segment_7:display_0|seg7_code[7] ; clk          ; clk         ; 1.000        ; 0.175      ; 5.912      ;
; -4.745 ; simple_struct:u0|controller:controller_0|data_7seg[3] ; simple_struct:u0|segment_7:display_0|seg7_code[2] ; clk          ; clk         ; 1.000        ; 0.175      ; 5.907      ;
+--------+-------------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|rx_dv'                                                                                                                                                                              ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -4.160 ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.036     ; 5.111      ;
; -4.158 ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.036     ; 5.109      ;
; -4.153 ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.103      ;
; -4.153 ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.103      ;
; -4.153 ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.103      ;
; -4.153 ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.103      ;
; -4.153 ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.103      ;
; -4.151 ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.101      ;
; -4.151 ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.101      ;
; -4.151 ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.101      ;
; -4.151 ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.101      ;
; -4.151 ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.101      ;
; -4.134 ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.084      ;
; -4.132 ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.082      ;
; -4.131 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 5.080      ;
; -4.130 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 5.079      ;
; -4.124 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.039     ; 5.072      ;
; -4.124 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.039     ; 5.072      ;
; -4.124 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.039     ; 5.072      ;
; -4.124 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.039     ; 5.072      ;
; -4.124 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.039     ; 5.072      ;
; -4.123 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.039     ; 5.071      ;
; -4.123 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.039     ; 5.071      ;
; -4.123 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.039     ; 5.071      ;
; -4.123 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.039     ; 5.071      ;
; -4.123 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.039     ; 5.071      ;
; -4.109 ; simple_struct:u0|controller:controller_0|rx_buf1[6]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.036     ; 5.060      ;
; -4.105 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.039     ; 5.053      ;
; -4.104 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.039     ; 5.052      ;
; -4.103 ; simple_struct:u0|controller:controller_0|rx_buf1[3]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.036     ; 5.054      ;
; -4.102 ; simple_struct:u0|controller:controller_0|rx_buf1[6]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.052      ;
; -4.102 ; simple_struct:u0|controller:controller_0|rx_buf1[6]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.052      ;
; -4.102 ; simple_struct:u0|controller:controller_0|rx_buf1[6]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.052      ;
; -4.102 ; simple_struct:u0|controller:controller_0|rx_buf1[6]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.052      ;
; -4.102 ; simple_struct:u0|controller:controller_0|rx_buf1[6]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.052      ;
; -4.096 ; simple_struct:u0|controller:controller_0|rx_buf1[3]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.046      ;
; -4.096 ; simple_struct:u0|controller:controller_0|rx_buf1[3]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.046      ;
; -4.096 ; simple_struct:u0|controller:controller_0|rx_buf1[3]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.046      ;
; -4.096 ; simple_struct:u0|controller:controller_0|rx_buf1[3]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.046      ;
; -4.096 ; simple_struct:u0|controller:controller_0|rx_buf1[3]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.046      ;
; -4.083 ; simple_struct:u0|controller:controller_0|rx_buf1[6]    ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.033      ;
; -4.080 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.030      ;
; -4.077 ; simple_struct:u0|controller:controller_0|rx_buf1[3]    ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.027      ;
; -4.073 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 5.022      ;
; -4.073 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 5.022      ;
; -4.073 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 5.022      ;
; -4.073 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 5.022      ;
; -4.073 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 5.022      ;
; -4.069 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[0] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 5.018      ;
; -4.067 ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 5.016      ;
; -4.067 ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 5.016      ;
; -4.067 ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[2] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 5.016      ;
; -4.067 ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 5.016      ;
; -4.067 ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[4] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 5.016      ;
; -4.067 ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 5.016      ;
; -4.067 ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 5.016      ;
; -4.065 ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 5.014      ;
; -4.065 ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 5.014      ;
; -4.065 ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[2] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 5.014      ;
; -4.065 ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 5.014      ;
; -4.065 ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[4] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 5.014      ;
; -4.065 ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 5.014      ;
; -4.065 ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 5.014      ;
; -4.062 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[0] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.039     ; 5.010      ;
; -4.062 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[0] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.039     ; 5.010      ;
; -4.062 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[0] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.039     ; 5.010      ;
; -4.062 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[0] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.039     ; 5.010      ;
; -4.062 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[0] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.039     ; 5.010      ;
; -4.061 ; simple_struct:u0|controller:controller_0|rx_buf1[7]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.036     ; 5.012      ;
; -4.055 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.005      ;
; -4.054 ; simple_struct:u0|controller:controller_0|rx_buf1[7]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.004      ;
; -4.054 ; simple_struct:u0|controller:controller_0|rx_buf1[7]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.004      ;
; -4.054 ; simple_struct:u0|controller:controller_0|rx_buf1[7]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.004      ;
; -4.054 ; simple_struct:u0|controller:controller_0|rx_buf1[7]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.004      ;
; -4.054 ; simple_struct:u0|controller:controller_0|rx_buf1[7]    ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.004      ;
; -4.054 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 5.003      ;
; -4.054 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.037     ; 5.004      ;
; -4.048 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 4.997      ;
; -4.048 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 4.997      ;
; -4.048 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 4.997      ;
; -4.048 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 4.997      ;
; -4.048 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 4.997      ;
; -4.047 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 4.996      ;
; -4.047 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 4.996      ;
; -4.047 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 4.996      ;
; -4.047 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 4.996      ;
; -4.047 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|controller:controller_0|SP_TEMP_LO[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.038     ; 4.996      ;
; -4.043 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[0] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.039     ; 4.991      ;
; -4.038 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.040     ; 4.985      ;
; -4.038 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.040     ; 4.985      ;
; -4.038 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[2] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.040     ; 4.985      ;
; -4.038 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.040     ; 4.985      ;
; -4.038 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[4] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.040     ; 4.985      ;
; -4.038 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.040     ; 4.985      ;
; -4.038 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.040     ; 4.985      ;
; -4.037 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.040     ; 4.984      ;
; -4.037 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.040     ; 4.984      ;
; -4.037 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[2] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.040     ; 4.984      ;
; -4.037 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[3] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.040     ; 4.984      ;
; -4.037 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|controller:controller_0|SP_TEMP_HI[4] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; -0.040     ; 4.984      ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'simple_struct:u0|controller:controller_0|pgen:string_gen|Output'                                                                                                                                                                                                                                                                                               ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                  ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; -1.181 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.079     ; 2.079      ;
; -1.138 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.080     ; 2.035      ;
; -1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.080     ; 2.034      ;
; -1.118 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.079     ; 2.016      ;
; -1.115 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.078     ; 2.014      ;
; -1.105 ; simple_struct:u0|segment_7:display_0|d2[4]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.084     ; 1.998      ;
; -1.071 ; simple_struct:u0|segment_7:display_0|d2[4]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.081     ; 1.967      ;
; -1.048 ; simple_struct:u0|controller:controller_0|ms_ptr[2]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.252     ; 1.773      ;
; -1.039 ; simple_struct:u0|segment_7:display_0|d2[1]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.074     ; 1.942      ;
; -1.030 ; simple_struct:u0|segment_7:display_0|d2[4]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.084     ; 1.923      ;
; -1.020 ; simple_struct:u0|segment_7:display_0|d1[1]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.075     ; 1.922      ;
; -1.000 ; simple_struct:u0|controller:controller_0|ms_ptr[0]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.070     ; 1.907      ;
; -0.998 ; simple_struct:u0|controller:controller_0|ms_ptr[2]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.252     ; 1.723      ;
; -0.992 ; simple_struct:u0|segment_7:display_0|d2[3]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.072     ; 1.897      ;
; -0.989 ; simple_struct:u0|segment_7:display_0|d1[3]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.076     ; 1.890      ;
; -0.985 ; simple_struct:u0|controller:controller_0|ms_ptr[2]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.255     ; 1.707      ;
; -0.974 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.037     ; 1.924      ;
; -0.966 ; simple_struct:u0|segment_7:display_0|d2[4]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.082     ; 1.861      ;
; -0.960 ; simple_struct:u0|controller:controller_0|ms_ptr[2]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.255     ; 1.682      ;
; -0.954 ; simple_struct:u0|segment_7:display_0|d1[2]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.074     ; 1.857      ;
; -0.947 ; simple_struct:u0|segment_7:display_0|d1[0]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.278     ; 1.646      ;
; -0.946 ; simple_struct:u0|segment_7:display_0|d1[3]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.079     ; 1.844      ;
; -0.942 ; simple_struct:u0|controller:controller_0|ms_ptr[0]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.070     ; 1.849      ;
; -0.936 ; simple_struct:u0|segment_7:display_0|d2[4]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.081     ; 1.832      ;
; -0.936 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.082     ; 1.831      ;
; -0.935 ; simple_struct:u0|segment_7:display_0|d1[3]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.079     ; 1.833      ;
; -0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.082     ; 1.824      ;
; -0.929 ; simple_struct:u0|segment_7:display_0|d1[1]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.073     ; 1.833      ;
; -0.926 ; simple_struct:u0|segment_7:display_0|d2[2]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.080     ; 1.823      ;
; -0.923 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.034     ; 1.876      ;
; -0.917 ; simple_struct:u0|segment_7:display_0|d2[3]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.074     ; 1.820      ;
; -0.915 ; simple_struct:u0|segment_7:display_0|d2[3]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.074     ; 1.818      ;
; -0.913 ; simple_struct:u0|segment_7:display_0|d1[2]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.074     ; 1.816      ;
; -0.911 ; simple_struct:u0|segment_7:display_0|d2[3]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.071     ; 1.817      ;
; -0.907 ; simple_struct:u0|segment_7:display_0|d2[1]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.072     ; 1.812      ;
; -0.904 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.037     ; 1.854      ;
; -0.883 ; simple_struct:u0|segment_7:display_0|d1[2]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.072     ; 1.788      ;
; -0.878 ; simple_struct:u0|segment_7:display_0|d2[2]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.080     ; 1.775      ;
; -0.877 ; simple_struct:u0|segment_7:display_0|d2[2]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.078     ; 1.776      ;
; -0.875 ; simple_struct:u0|controller:controller_0|ms_ptr[0]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.068     ; 1.784      ;
; -0.868 ; simple_struct:u0|segment_7:display_0|d1[4]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.078     ; 1.767      ;
; -0.863 ; simple_struct:u0|segment_7:display_0|d1[3]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.077     ; 1.763      ;
; -0.849 ; simple_struct:u0|controller:controller_0|ms_ptr[2]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.253     ; 1.573      ;
; -0.827 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.035     ; 1.779      ;
; -0.823 ; simple_struct:u0|segment_7:display_0|d2[1]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.071     ; 1.729      ;
; -0.815 ; simple_struct:u0|segment_7:display_0|d1[4]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.080     ; 1.712      ;
; -0.815 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.034     ; 1.768      ;
; -0.814 ; simple_struct:u0|controller:controller_0|ms_ptr[1]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.073     ; 1.718      ;
; -0.809 ; simple_struct:u0|segment_7:display_0|d2[1]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.071     ; 1.715      ;
; -0.806 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.035     ; 1.758      ;
; -0.805 ; simple_struct:u0|controller:controller_0|ms_ptr[0]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.068     ; 1.714      ;
; -0.787 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.033     ; 1.741      ;
; -0.774 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.035     ; 1.726      ;
; -0.773 ; simple_struct:u0|controller:controller_0|ms_ptr[0]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.066     ; 1.684      ;
; -0.771 ; simple_struct:u0|segment_7:display_0|d1[4]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.080     ; 1.668      ;
; -0.761 ; simple_struct:u0|segment_7:display_0|d2[2]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.077     ; 1.661      ;
; -0.756 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.034     ; 1.709      ;
; -0.754 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.035     ; 1.706      ;
; -0.750 ; simple_struct:u0|segment_7:display_0|d1[3]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.076     ; 1.651      ;
; -0.747 ; simple_struct:u0|controller:controller_0|ms_ptr[1]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.071     ; 1.653      ;
; -0.733 ; simple_struct:u0|segment_7:display_0|d2[0]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.080     ; 1.630      ;
; -0.724 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.033     ; 1.678      ;
; -0.720 ; simple_struct:u0|segment_7:display_0|d2[3]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.071     ; 1.626      ;
; -0.720 ; simple_struct:u0|controller:controller_0|ms_ptr[2]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.253     ; 1.444      ;
; -0.714 ; simple_struct:u0|segment_7:display_0|d1[4]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.077     ; 1.614      ;
; -0.702 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.035     ; 1.654      ;
; -0.701 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.035     ; 1.653      ;
; -0.698 ; simple_struct:u0|segment_7:display_0|d1[2]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.071     ; 1.604      ;
; -0.693 ; simple_struct:u0|controller:controller_0|ms_ptr[0]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.067     ; 1.603      ;
; -0.693 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.034     ; 1.646      ;
; -0.692 ; simple_struct:u0|controller:controller_0|ms_ptr[2]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.251     ; 1.418      ;
; -0.691 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.033     ; 1.645      ;
; -0.688 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|reset_en_tx     ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.079     ; 1.586      ;
; -0.685 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.034     ; 1.638      ;
; -0.680 ; simple_struct:u0|controller:controller_0|ms_ptr[1]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.070     ; 1.587      ;
; -0.677 ; simple_struct:u0|controller:controller_0|ms_ptr[1]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.071     ; 1.583      ;
; -0.673 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.034     ; 1.626      ;
; -0.672 ; simple_struct:u0|controller:controller_0|ms_ptr[1]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.069     ; 1.580      ;
; -0.670 ; simple_struct:u0|controller:controller_0|ms_ptr[1]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.073     ; 1.574      ;
; -0.669 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.034     ; 1.622      ;
; -0.663 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.034     ; 1.616      ;
; -0.622 ; simple_struct:u0|segment_7:display_0|d1[1]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.072     ; 1.527      ;
; -0.611 ; simple_struct:u0|controller:controller_0|ms_ptr[1]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.070     ; 1.518      ;
; -0.609 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.035     ; 1.561      ;
; -0.608 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.035     ; 1.560      ;
; -0.607 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.035     ; 1.559      ;
; -0.604 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.037     ; 1.554      ;
; -0.600 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.034     ; 1.553      ;
; -0.598 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.033     ; 1.552      ;
; -0.597 ; simple_struct:u0|segment_7:display_0|d1[1]                                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.072     ; 1.502      ;
; -0.595 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.033     ; 1.549      ;
; -0.591 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.034     ; 1.544      ;
; -0.589 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.034     ; 1.542      ;
; -0.585 ; simple_struct:u0|controller:controller_0|JK_uart_tx                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.071     ; 1.491      ;
; -0.574 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.037     ; 1.524      ;
; -0.557 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.037     ; 1.507      ;
; -0.556 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.037     ; 1.506      ;
; -0.555 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.037     ; 1.505      ;
; -0.552 ; simple_struct:u0|controller:controller_0|ms_ptr[0]                                                                                         ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.067     ; 1.462      ;
; -0.552 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]                                                                                     ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.034     ; 1.505      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -0.395 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.035     ; 1.347      ;
; -0.277 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.035     ; 1.229      ;
; 0.066  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.035     ; 0.886      ;
; 0.077  ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.335      ; 1.235      ;
; 0.079  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.035     ; 0.873      ;
; 0.094  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.857      ;
; 0.094  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.857      ;
; 0.094  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.857      ;
; 0.094  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.857      ;
; 0.094  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.857      ;
; 0.147  ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.335      ; 1.165      ;
; 0.209  ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.335      ; 1.103      ;
; 0.236  ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.335      ; 1.076      ;
; 0.249  ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.335      ; 1.063      ;
; 0.273  ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.335      ; 1.039      ;
; 0.298  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.035     ; 0.654      ;
; 0.340  ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.335      ; 0.972      ;
; 0.359  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.592      ;
; 0.371  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.580      ;
; 0.373  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.578      ;
; 0.386  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.336      ; 0.927      ;
; 0.391  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.560      ;
; 0.396  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.555      ;
; 0.401  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.335      ; 0.911      ;
; 0.401  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.335      ; 0.911      ;
; 0.401  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.335      ; 0.911      ;
; 0.401  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.335      ; 0.911      ;
; 0.401  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.335      ; 0.911      ;
; 0.407  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.544      ;
; 0.413  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.538      ;
; 0.414  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.537      ;
; 0.416  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.535      ;
; 0.485  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.466      ;
; 0.487  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.464      ;
; 0.535  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.416      ;
; 0.536  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.415      ;
; 0.555  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.396      ;
; 0.560  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.391      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.057 ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[7]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.241      ; 0.382      ;
; 0.170 ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.060      ; 0.314      ;
; 0.170 ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[3]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.060      ; 0.314      ;
; 0.170 ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[4]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.060      ; 0.314      ;
; 0.171 ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.060      ; 0.315      ;
; 0.178 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; simple_struct:u0|usart:usart_0|next_state.START                                                                                           ; simple_struct:u0|usart:usart_0|next_state.START                                                                                           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; simple_struct:u0|usart:usart_0|next_state.STOP                                                                                            ; simple_struct:u0|usart:usart_0|next_state.STOP                                                                                            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|controller:controller_0|clk_1kHz                                                                                         ; simple_struct:u0|controller:controller_0|clk_1kHz                                                                                         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|controller:controller_0|JK_debonce                                                                                       ; simple_struct:u0|controller:controller_0|JK_debonce                                                                                       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.185 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.314      ;
; 0.186 ; simple_struct:u0|controller:controller_0|JK_uart_tx                                                                                       ; simple_struct:u0|controller:controller_0|JK_uart_tx                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|clk_2Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_2Hz                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; simple_struct:u0|segment_7:display_0|pointer[2]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|buzzer:beeper_0|beeper                                                                                                   ; simple_struct:u0|buzzer:beeper_0|beeper                                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|buzzer:beeper_0|blink_clk                                                                                                ; simple_struct:u0|buzzer:beeper_0|blink_clk                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|buzzer:beeper_0|clk_1000                                                                                                 ; simple_struct:u0|buzzer:beeper_0|clk_1000                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|buzzer:beeper_0|clk_500                                                                                                  ; simple_struct:u0|buzzer:beeper_0|clk_500                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                    ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; simple_struct:u0|controller:controller_0|clk_2Hz                                                                                          ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|i1                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                        ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|i1                                                                                 ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|Output                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|Output                                                                             ; simple_struct:u0|controller:controller_0|JK_uart_tx                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.197 ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_R|i1                                                                          ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_R|i2                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|i1                                                                                 ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|i2                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; simple_struct:u0|buzzer:beeper_0|blink_counter[25]                                                                                        ; simple_struct:u0|buzzer:beeper_0|blink_counter[25]                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.198 ; simple_struct:u0|buzzer:beeper_0|counter_500[16]                                                                                          ; simple_struct:u0|buzzer:beeper_0|counter_500[16]                                                                                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.211 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk_prev                                                                                ; clk          ; clk         ; 0.000        ; 0.043      ; 0.338      ;
; 0.213 ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                              ; simple_struct:u0|usart:usart_0|rx_dv                                                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.334      ;
; 0.214 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.335      ;
; 0.215 ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                              ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.336      ;
; 0.215 ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                              ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.336      ;
; 0.224 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.352      ;
; 0.224 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.344      ;
; 0.237 ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                        ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.357      ;
; 0.244 ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[5]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.060      ; 0.388      ;
; 0.246 ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[1]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.060      ; 0.390      ;
; 0.252 ; simple_struct:u0|controller:controller_0|Temper2[7]                                                                                       ; simple_struct:u0|controller:controller_0|data_fractional[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.372      ;
; 0.253 ; simple_struct:u0|controller:controller_0|Temper2[5]                                                                                       ; simple_struct:u0|controller:controller_0|data_fractional[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_F|i2                                                                          ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_F|Output                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.374      ;
; 0.253 ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_R|i2                                                                          ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_R|Output                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.374      ;
; 0.253 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.255 ; simple_struct:u0|controller:controller_0|Temper2[6]                                                                                       ; simple_struct:u0|controller:controller_0|data_fractional[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|i2                                                                                 ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|Output                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.376      ;
; 0.258 ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_F|i1                                                                          ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_F|i2                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.379      ;
; 0.258 ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[6]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.392      ;
; 0.258 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.386      ;
; 0.259 ; simple_struct:u0|buzzer:beeper_0|counter_500[10]                                                                                          ; simple_struct:u0|buzzer:beeper_0|counter_500[11]                                                                                          ; clk          ; clk         ; 0.000        ; 0.235      ; 0.578      ;
; 0.262 ; simple_struct:u0|buzzer:beeper_0|counter_500[10]                                                                                          ; simple_struct:u0|buzzer:beeper_0|counter_500[12]                                                                                          ; clk          ; clk         ; 0.000        ; 0.235      ; 0.581      ;
; 0.266 ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                                                                         ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.387      ;
; 0.267 ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                                                            ; simple_struct:u0|usart:usart_0|pr_state.IDLE                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.388      ;
; 0.269 ; simple_struct:u0|segment_7:display_0|pointer[2]                                                                                           ; simple_struct:u0|segment_7:display_0|dig_sel[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.270 ; simple_struct:u0|segment_7:display_0|pointer[2]                                                                                           ; simple_struct:u0|segment_7:display_0|dig_sel[1]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.390      ;
; 0.284 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.404      ;
; 0.284 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.413      ;
; 0.285 ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.414      ;
; 0.285 ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.414      ;
; 0.285 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.414      ;
; 0.285 ; simple_struct:u0|usart:usart_0|rx_counter[1]                                                                                              ; simple_struct:u0|usart:usart_0|rx_counter[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.045      ; 0.414      ;
; 0.286 ; simple_struct:u0|controller:controller_0|count_2Hz[3]                                                                                     ; simple_struct:u0|controller:controller_0|count_2Hz[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.414      ;
; 0.286 ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.415      ;
; 0.287 ; simple_struct:u0|controller:controller_0|count_2Hz[2]                                                                                     ; simple_struct:u0|controller:controller_0|count_2Hz[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.415      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|rx_dv'                                                                                                                                                                                                                                                                  ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.186 ; simple_struct:u0|controller:controller_0|\RX:num1[3]                                                                                       ; simple_struct:u0|controller:controller_0|\RX:num1[3]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|\RX:num1[2]                                                                                       ; simple_struct:u0|controller:controller_0|\RX:num1[2]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|\RX:num1[1]                                                                                       ; simple_struct:u0|controller:controller_0|\RX:num1[1]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|\RX:num1[0]                                                                                       ; simple_struct:u0|controller:controller_0|\RX:num1[0]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.314      ;
; 0.273 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.394      ;
; 0.279 ; simple_struct:u0|controller:controller_0|rx_buf1[4]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf3[4]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.399      ;
; 0.282 ; simple_struct:u0|controller:controller_0|rx_buf1[3]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf3[3]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.402      ;
; 0.283 ; simple_struct:u0|controller:controller_0|rx_buf1[6]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf3[6]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.403      ;
; 0.283 ; simple_struct:u0|controller:controller_0|rx_buf1[5]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf3[5]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.403      ;
; 0.287 ; simple_struct:u0|controller:controller_0|rx_buf1[1]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf3[1]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.407      ;
; 0.338 ; simple_struct:u0|controller:controller_0|rx_buf2[1]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[1]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.459      ;
; 0.356 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.476      ;
; 0.357 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.477      ;
; 0.358 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.478      ;
; 0.360 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.480      ;
; 0.363 ; simple_struct:u0|controller:controller_0|rx_buf1[0]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf3[0]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.483      ;
; 0.390 ; simple_struct:u0|controller:controller_0|rx_buf1[2]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:flagHI    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.511      ;
; 0.400 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[0] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.521      ;
; 0.433 ; simple_struct:u0|controller:controller_0|rx_buf1[7]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf3[7]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.553      ;
; 0.448 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[5]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.568      ;
; 0.451 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.571      ;
; 0.457 ; simple_struct:u0|controller:controller_0|\RX:flagHI                                                                                        ; simple_struct:u0|controller:controller_0|\RX:flagHI    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.578      ;
; 0.460 ; simple_struct:u0|controller:controller_0|rx_buf1[2]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf3[2]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.035      ; 0.579      ;
; 0.467 ; simple_struct:u0|controller:controller_0|rx_buf2[6]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[3]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.588      ;
; 0.479 ; simple_struct:u0|usart:usart_0|rx_data[2]                                                                                                  ; simple_struct:u0|controller:controller_0|rx_buf1[2]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.091      ; 0.684      ;
; 0.479 ; simple_struct:u0|controller:controller_0|rx_buf1[2]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:flagLO    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.600      ;
; 0.482 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[7]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.602      ;
; 0.492 ; simple_struct:u0|usart:usart_0|rx_data[0]                                                                                                  ; simple_struct:u0|controller:controller_0|rx_buf1[0]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.089      ; 0.695      ;
; 0.492 ; simple_struct:u0|usart:usart_0|rx_data[5]                                                                                                  ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.089      ; 0.695      ;
; 0.496 ; simple_struct:u0|usart:usart_0|rx_data[7]                                                                                                  ; simple_struct:u0|controller:controller_0|rx_buf1[7]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.089      ; 0.699      ;
; 0.504 ; simple_struct:u0|usart:usart_0|rx_data[1]                                                                                                  ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.089      ; 0.707      ;
; 0.533 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[5]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.653      ;
; 0.533 ; simple_struct:u0|controller:controller_0|rx_buf2[5]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[3]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.654      ;
; 0.538 ; simple_struct:u0|controller:controller_0|rx_buf1[7]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf2[7]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.659      ;
; 0.543 ; simple_struct:u0|controller:controller_0|rx_buf2[2]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[2]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.664      ;
; 0.549 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|rx_buf1[2]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.291      ; 0.954      ;
; 0.549 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.291      ; 0.954      ;
; 0.549 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3] ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.291      ; 0.954      ;
; 0.549 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[0] ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.291      ; 0.954      ;
; 0.557 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[5]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.677      ;
; 0.558 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[5]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.678      ;
; 0.560 ; simple_struct:u0|usart:usart_0|rx_data[3]                                                                                                  ; simple_struct:u0|controller:controller_0|rx_buf1[3]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.089      ; 0.763      ;
; 0.568 ; simple_struct:u0|usart:usart_0|rx_data[4]                                                                                                  ; simple_struct:u0|controller:controller_0|rx_buf1[4]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.089      ; 0.771      ;
; 0.574 ; simple_struct:u0|controller:controller_0|rx_buf2[4]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[3]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.695      ;
; 0.577 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[7]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.697      ;
; 0.581 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.290      ; 0.985      ;
; 0.581 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.290      ; 0.985      ;
; 0.581 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[5] ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.290      ; 0.985      ;
; 0.581 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4] ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.290      ; 0.985      ;
; 0.581 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[7] ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.290      ; 0.985      ;
; 0.581 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2] ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.290      ; 0.985      ;
; 0.584 ; simple_struct:u0|controller:controller_0|\RX:flagLO                                                                                        ; simple_struct:u0|controller:controller_0|\RX:flagLO    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.705      ;
; 0.586 ; simple_struct:u0|usart:usart_0|rx_data[6]                                                                                                  ; simple_struct:u0|controller:controller_0|rx_buf1[6]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.089      ; 0.789      ;
; 0.590 ; simple_struct:u0|controller:controller_0|rx_buf2[3]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[2]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.711      ;
; 0.592 ; simple_struct:u0|controller:controller_0|rx_buf2[6]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[2]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.713      ;
; 0.593 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[7]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.713      ;
; 0.594 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[7]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.714      ;
; 0.601 ; simple_struct:u0|controller:controller_0|rx_buf1[2]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf2[2]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.721      ;
; 0.604 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[5] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.724      ;
; 0.614 ; simple_struct:u0|controller:controller_0|rx_buf1[5]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf2[5]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.735      ;
; 0.620 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.740      ;
; 0.620 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[7] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.740      ;
; 0.623 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.743      ;
; 0.626 ; simple_struct:u0|controller:controller_0|rx_buf2[6]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[1]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.747      ;
; 0.632 ; simple_struct:u0|controller:controller_0|rx_buf1[4]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf2[4]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.753      ;
; 0.633 ; simple_struct:u0|controller:controller_0|rx_buf1[3]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf2[3]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.754      ;
; 0.635 ; simple_struct:u0|controller:controller_0|rx_buf1[1]                                                                                        ; simple_struct:u0|controller:controller_0|rx_buf2[1]    ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.756      ;
; 0.636 ; simple_struct:u0|controller:controller_0|rx_buf2[6]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[0]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.756      ;
; 0.636 ; simple_struct:u0|controller:controller_0|rx_buf2[7]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[3]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.757      ;
; 0.653 ; simple_struct:u0|controller:controller_0|rx_buf2[3]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[1]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.774      ;
; 0.654 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|rx_buf1[1]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.289      ; 1.057      ;
; 0.654 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|rx_buf1[0]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.289      ; 1.057      ;
; 0.654 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|rx_buf1[3]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.289      ; 1.057      ;
; 0.654 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|rx_buf1[6]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.289      ; 1.057      ;
; 0.654 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|rx_buf1[5]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.289      ; 1.057      ;
; 0.654 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|rx_buf1[4]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.289      ; 1.057      ;
; 0.654 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|rx_buf1[7]    ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.289      ; 1.057      ;
; 0.658 ; simple_struct:u0|controller:controller_0|rx_buf2[5]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[2]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.779      ;
; 0.667 ; simple_struct:u0|controller:controller_0|rx_buf2[3]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[3]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.788      ;
; 0.687 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.807      ;
; 0.689 ; simple_struct:u0|controller:controller_0|rx_buf2[1]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[3]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.810      ;
; 0.689 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[2]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.809      ;
; 0.692 ; simple_struct:u0|controller:controller_0|rx_buf2[5]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[1]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.813      ;
; 0.699 ; simple_struct:u0|controller:controller_0|rx_buf2[4]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[2]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.820      ;
; 0.702 ; simple_struct:u0|controller:controller_0|rx_buf2[5]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[0]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.822      ;
; 0.710 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:num1[3]   ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.290      ; 1.114      ;
; 0.710 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:num1[2]   ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.290      ; 1.114      ;
; 0.710 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:num1[1]   ; clk                                  ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.290      ; 1.114      ;
; 0.711 ; simple_struct:u0|controller:controller_0|rx_buf2[2]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[3]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.832      ;
; 0.717 ; simple_struct:u0|controller:controller_0|rx_buf2[0]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[0]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.837      ;
; 0.719 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.839      ;
; 0.725 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.845      ;
; 0.731 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[8]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.851      ;
; 0.733 ; simple_struct:u0|controller:controller_0|rx_buf2[4]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[1]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.854      ;
; 0.743 ; simple_struct:u0|controller:controller_0|rx_buf2[4]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[0]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.863      ;
; 0.755 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[1] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.876      ;
; 0.755 ; simple_struct:u0|controller:controller_0|rx_buf2[7]                                                                                        ; simple_struct:u0|controller:controller_0|\RX:num1[2]   ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.037      ; 0.876      ;
; 0.756 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[6] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.876      ;
; 0.758 ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[3]                                                                                     ; simple_struct:u0|controller:controller_0|\RX:cnt_rx[4] ; simple_struct:u0|usart:usart_0|rx_dv ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.036      ; 0.878      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'simple_struct:u0|controller:controller_0|pgen:string_gen|Output'                                                                                                                                                                                                             ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; 0.187 ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.307      ;
; 0.198 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.318      ;
; 0.300 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.420      ;
; 0.314 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.434      ;
; 0.317 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.437      ;
; 0.320 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.440      ;
; 0.325 ; simple_struct:u0|controller:controller_0|JK_uart_tx      ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.027      ; 0.466      ;
; 0.333 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.453      ;
; 0.343 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.463      ;
; 0.426 ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.546      ;
; 0.449 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.569      ;
; 0.458 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.579      ;
; 0.463 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.584      ;
; 0.469 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.589      ;
; 0.472 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.592      ;
; 0.475 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.595      ;
; 0.478 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.598      ;
; 0.491 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.611      ;
; 0.492 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.612      ;
; 0.494 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.614      ;
; 0.512 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.632      ;
; 0.522 ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; simple_struct:u0|controller:controller_0|uart_tx_data[4] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.642      ;
; 0.526 ; simple_struct:u0|controller:controller_0|reset_en_tx     ; simple_struct:u0|controller:controller_0|reset_en_tx     ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.646      ;
; 0.526 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.646      ;
; 0.529 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.649      ;
; 0.535 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.655      ;
; 0.538 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.658      ;
; 0.541 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.661      ;
; 0.555 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.675      ;
; 0.557 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.677      ;
; 0.558 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.678      ;
; 0.560 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.680      ;
; 0.592 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.712      ;
; 0.599 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.719      ;
; 0.599 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.719      ;
; 0.599 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.719      ;
; 0.599 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.719      ;
; 0.599 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.719      ;
; 0.601 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.721      ;
; 0.604 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.724      ;
; 0.614 ; simple_struct:u0|controller:controller_0|JK_uart_tx      ; simple_struct:u0|controller:controller_0|reset_en_tx     ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.027      ; 0.755      ;
; 0.621 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.741      ;
; 0.623 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.743      ;
; 0.624 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.744      ;
; 0.635 ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.037      ; 0.756      ;
; 0.645 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|reset_en_tx     ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.038      ; 0.767      ;
; 0.658 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.778      ;
; 0.658 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.778      ;
; 0.658 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.778      ;
; 0.658 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.778      ;
; 0.658 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.778      ;
; 0.658 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.778      ;
; 0.667 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.787      ;
; 0.687 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.807      ;
; 0.692 ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.037      ; 0.813      ;
; 0.713 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.038      ; 0.835      ;
; 0.722 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.038      ; 0.844      ;
; 0.726 ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; simple_struct:u0|controller:controller_0|uart_tx_data[6] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.846      ;
; 0.729 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.849      ;
; 0.729 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.849      ;
; 0.729 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.849      ;
; 0.729 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.849      ;
; 0.729 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.849      ;
; 0.729 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.849      ;
; 0.729 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.036      ; 0.849      ;
; 0.772 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|reset_en_tx     ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.038      ; 0.894      ;
; 0.781 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.038      ; 0.903      ;
; 0.785 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.038      ; 0.907      ;
; 0.811 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.035      ; 0.930      ;
; 0.814 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.035      ; 0.933      ;
; 0.824 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.035      ; 0.943      ;
; 0.825 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.038      ; 0.947      ;
; 0.839 ; simple_struct:u0|controller:controller_0|ms_ptr[0]       ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.027      ; 0.980      ;
; 0.844 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.038      ; 0.966      ;
; 0.848 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|reset_en_tx     ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.038      ; 0.970      ;
; 0.851 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.035      ; 0.970      ;
; 0.854 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.038      ; 0.976      ;
; 0.871 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; simple_struct:u0|controller:controller_0|reset_en_tx     ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.038      ; 0.993      ;
; 0.876 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|reset_en_tx     ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.038      ; 0.998      ;
; 0.891 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.039      ; 1.014      ;
; 0.896 ; simple_struct:u0|controller:controller_0|JK_uart_tx      ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.025      ; 1.035      ;
; 0.896 ; simple_struct:u0|controller:controller_0|JK_uart_tx      ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3]   ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.025      ; 1.035      ;
; 0.896 ; simple_struct:u0|controller:controller_0|JK_uart_tx      ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5]   ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.025      ; 1.035      ;
; 0.896 ; simple_struct:u0|controller:controller_0|JK_uart_tx      ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0]   ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.025      ; 1.035      ;
; 0.896 ; simple_struct:u0|controller:controller_0|JK_uart_tx      ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2]   ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.025      ; 1.035      ;
; 0.896 ; simple_struct:u0|controller:controller_0|JK_uart_tx      ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.025      ; 1.035      ;
; 0.896 ; simple_struct:u0|controller:controller_0|JK_uart_tx      ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.025      ; 1.035      ;
; 0.896 ; simple_struct:u0|controller:controller_0|JK_uart_tx      ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.025      ; 1.035      ;
; 0.903 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|uart_tx_data[3] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.039      ; 1.026      ;
; 0.903 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|reset_en_tx     ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.038      ; 1.025      ;
; 0.915 ; simple_struct:u0|controller:controller_0|JK_uart_tx      ; simple_struct:u0|controller:controller_0|uart_tx_data[2] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.024      ; 1.053      ;
; 0.915 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7]   ; simple_struct:u0|controller:controller_0|uart_tx_dv      ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.038      ; 1.037      ;
; 0.920 ; simple_struct:u0|controller:controller_0|JK_uart_tx      ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.024      ; 1.058      ;
; 0.930 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6]   ; simple_struct:u0|controller:controller_0|reset_en_tx     ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.038      ; 1.052      ;
; 0.941 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1]   ; simple_struct:u0|controller:controller_0|uart_tx_data[0] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.035      ; 1.060      ;
; 0.954 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|uart_tx_data[1] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.039      ; 1.077      ;
; 0.956 ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4]   ; simple_struct:u0|controller:controller_0|uart_tx_data[5] ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.039      ; 1.079      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.187 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.212 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.332      ;
; 0.216 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.336      ;
; 0.230 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.350      ;
; 0.230 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.350      ;
; 0.289 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.409      ;
; 0.289 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.409      ;
; 0.306 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.448      ; 0.868      ;
; 0.319 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.448      ; 0.881      ;
; 0.319 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.439      ;
; 0.320 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.448      ; 0.882      ;
; 0.320 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.448      ; 0.882      ;
; 0.320 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.448      ; 0.882      ;
; 0.320 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.448      ; 0.882      ;
; 0.320 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.448      ; 0.882      ;
; 0.325 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.445      ;
; 0.327 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.447      ;
; 0.329 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.449      ;
; 0.330 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.449      ; 0.893      ;
; 0.331 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.451      ;
; 0.335 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.455      ;
; 0.344 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.464      ;
; 0.348 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.468      ;
; 0.367 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.448      ; 0.929      ;
; 0.382 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.448      ; 0.944      ;
; 0.397 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.517      ;
; 0.401 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.448      ; 0.963      ;
; 0.437 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.448      ; 0.999      ;
; 0.440 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.561      ;
; 0.490 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.448      ; 1.052      ;
; 0.521 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.642      ;
; 0.557 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.678      ;
; 0.568 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.689      ;
; 0.719 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.839      ;
; 0.719 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.839      ;
; 0.719 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.839      ;
; 0.719 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.839      ;
; 0.719 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.839      ;
; 0.729 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.850      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'simple_struct:u0|controller:controller_0|pgen:string_gen|Output'                                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                ; Launch Clock ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------+-----------------------------------------------------------------+--------------+------------+------------+
; -0.483 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv    ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.079     ; 1.381      ;
; -0.482 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.081     ; 1.378      ;
; -0.482 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.081     ; 1.378      ;
; -0.482 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.081     ; 1.378      ;
; -0.482 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.081     ; 1.378      ;
; -0.482 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.081     ; 1.378      ;
; -0.482 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.081     ; 1.378      ;
; -0.482 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.081     ; 1.378      ;
; -0.482 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 1.000        ; -0.081     ; 1.378      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------+-----------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                                                                             ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                               ; clk          ; clk         ; 1.000        ; -0.048     ; 1.382      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[2]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.391      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|d2[0]                           ; clk          ; clk         ; 1.000        ; -0.039     ; 1.388      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|d1[4]                           ; clk          ; clk         ; 1.000        ; -0.039     ; 1.388      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|d2[2]                           ; clk          ; clk         ; 1.000        ; -0.039     ; 1.388      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|d2[4]                           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.392      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|beeper                              ; clk          ; clk         ; 1.000        ; -0.046     ; 1.381      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|blink_clk                           ; clk          ; clk         ; 1.000        ; -0.046     ; 1.381      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|clk_1000                            ; clk          ; clk         ; 1.000        ; -0.046     ; 1.381      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.390      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:string_gen|i2          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.390      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:string_gen|i1          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.390      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|HI                          ; clk          ; clk         ; 1.000        ; -0.046     ; 1.381      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|leds[3]                     ; clk          ; clk         ; 1.000        ; -0.046     ; 1.381      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|leds[0]                     ; clk          ; clk         ; 1.000        ; -0.046     ; 1.381      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|leds[1]                     ; clk          ; clk         ; 1.000        ; -0.046     ; 1.381      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]                   ; clk          ; clk         ; 1.000        ; -0.045     ; 1.382      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]                   ; clk          ; clk         ; 1.000        ; -0.045     ; 1.382      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]                   ; clk          ; clk         ; 1.000        ; -0.045     ; 1.382      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]                   ; clk          ; clk         ; 1.000        ; -0.045     ; 1.382      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]                   ; clk          ; clk         ; 1.000        ; -0.045     ; 1.382      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]                   ; clk          ; clk         ; 1.000        ; -0.045     ; 1.382      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]                   ; clk          ; clk         ; 1.000        ; -0.045     ; 1.382      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]                   ; clk          ; clk         ; 1.000        ; -0.045     ; 1.382      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.390      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.390      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.390      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.390      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.390      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.390      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.390      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.390      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.390      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.390      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.390      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.390      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.390      ;
; -0.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[7]                       ; clk          ; clk         ; 1.000        ; -0.033     ; 1.394      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[3]                      ; clk          ; clk         ; 1.000        ; -0.044     ; 1.382      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[1]                      ; clk          ; clk         ; 1.000        ; -0.044     ; 1.382      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|d2[1]                           ; clk          ; clk         ; 1.000        ; -0.045     ; 1.381      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|d1[1]                           ; clk          ; clk         ; 1.000        ; -0.043     ; 1.383      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|d1[3]                           ; clk          ; clk         ; 1.000        ; -0.040     ; 1.386      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|d1[2]                           ; clk          ; clk         ; 1.000        ; -0.045     ; 1.381      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|d2[3]                           ; clk          ; clk         ; 1.000        ; -0.045     ; 1.381      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_F|Output ; clk          ; clk         ; 1.000        ; -0.045     ; 1.381      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_F|i2     ; clk          ; clk         ; 1.000        ; -0.045     ; 1.381      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_R|Output ; clk          ; clk         ; 1.000        ; -0.045     ; 1.381      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_R|i2     ; clk          ; clk         ; 1.000        ; -0.045     ; 1.381      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|Output        ; clk          ; clk         ; 1.000        ; -0.045     ; 1.381      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|i2            ; clk          ; clk         ; 1.000        ; -0.045     ; 1.381      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_2Hz                     ; clk          ; clk         ; 1.000        ; -0.045     ; 1.381      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:cikl_gen|i1            ; clk          ; clk         ; 1.000        ; -0.045     ; 1.381      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[2]                    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.389      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[5]                    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.389      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[0]                    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.389      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[1]                    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.389      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[3]                    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.389      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[4]                    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.389      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[6]                    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.389      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[9]                     ; clk          ; clk         ; 1.000        ; -0.049     ; 1.377      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[15]                    ; clk          ; clk         ; 1.000        ; -0.049     ; 1.377      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[10]                    ; clk          ; clk         ; 1.000        ; -0.049     ; 1.377      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[11]                    ; clk          ; clk         ; 1.000        ; -0.049     ; 1.377      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[12]                    ; clk          ; clk         ; 1.000        ; -0.049     ; 1.377      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[13]                    ; clk          ; clk         ; 1.000        ; -0.049     ; 1.377      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_1000[14]                    ; clk          ; clk         ; 1.000        ; -0.049     ; 1.377      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|LO                          ; clk          ; clk         ; 1.000        ; -0.045     ; 1.381      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|ms_ptr[1]                   ; clk          ; clk         ; 1.000        ; -0.045     ; 1.381      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE              ; clk          ; clk         ; 1.000        ; -0.042     ; 1.384      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER       ; clk          ; clk         ; 1.000        ; -0.042     ; 1.384      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER       ; clk          ; clk         ; 1.000        ; -0.042     ; 1.384      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output       ; clk          ; clk         ; 1.000        ; -0.042     ; 1.384      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2           ; clk          ; clk         ; 1.000        ; -0.042     ; 1.384      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.389      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.389      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.389      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_dv                                 ; clk          ; clk         ; 1.000        ; -0.031     ; 1.395      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.IDLE                       ; clk          ; clk         ; 1.000        ; -0.031     ; 1.395      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                    ; clk          ; clk         ; 1.000        ; -0.031     ; 1.395      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.STOP                         ; clk          ; clk         ; 1.000        ; -0.031     ; 1.395      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[3]                            ; clk          ; clk         ; 1.000        ; -0.032     ; 1.394      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[2]                            ; clk          ; clk         ; 1.000        ; -0.032     ; 1.394      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[1]                            ; clk          ; clk         ; 1.000        ; -0.032     ; 1.394      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[0]                            ; clk          ; clk         ; 1.000        ; -0.032     ; 1.394      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                      ; clk          ; clk         ; 1.000        ; -0.031     ; 1.395      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.IDLE                         ; clk          ; clk         ; 1.000        ; -0.031     ; 1.395      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.START                        ; clk          ; clk         ; 1.000        ; -0.031     ; 1.395      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_R|i1     ; clk          ; clk         ; 1.000        ; -0.045     ; 1.381      ;
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:rst_en_tx_gen_F|i1     ; clk          ; clk         ; 1.000        ; -0.045     ; 1.381      ;
; -0.438 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|clk_500                             ; clk          ; clk         ; 1.000        ; -0.050     ; 1.375      ;
; -0.438 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int                 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.384      ;
; -0.438 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                           ; clk          ; clk         ; 1.000        ; -0.046     ; 1.379      ;
; -0.438 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[9]                      ; clk          ; clk         ; 1.000        ; -0.050     ; 1.375      ;
; -0.438 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[10]                     ; clk          ; clk         ; 1.000        ; -0.050     ; 1.375      ;
; -0.438 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[15]                     ; clk          ; clk         ; 1.000        ; -0.050     ; 1.375      ;
; -0.438 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[16]                     ; clk          ; clk         ; 1.000        ; -0.050     ; 1.375      ;
; -0.438 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|ms_ptr[0]                   ; clk          ; clk         ; 1.000        ; -0.048     ; 1.377      ;
; -0.438 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]              ; clk          ; clk         ; 1.000        ; -0.042     ; 1.383      ;
; -0.438 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]              ; clk          ; clk         ; 1.000        ; -0.042     ; 1.383      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|rx_dv'                                                                                                                                                                                                                                    ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                             ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; -0.227 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:flagHI ; clk          ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; 0.181      ; 1.385      ;
; -0.227 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:flagLO ; clk          ; simple_struct:u0|usart:usart_0|rx_dv ; 1.000        ; 0.181      ; 1.385      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.077 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.326      ; 1.380      ;
; -0.077 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.325      ; 1.379      ;
; -0.077 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.325      ; 1.379      ;
; -0.077 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.325      ; 1.379      ;
; -0.077 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.325      ; 1.379      ;
; -0.077 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.325      ; 1.379      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.687 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.440      ; 1.241      ;
; 0.687 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.439      ; 1.240      ;
; 0.687 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.439      ; 1.240      ;
; 0.687 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.439      ; 1.240      ;
; 0.687 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.439      ; 1.240      ;
; 0.687 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.439      ; 1.240      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|rx_dv'                                                                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                             ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; 0.840 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:flagHI ; clk          ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.291      ; 1.245      ;
; 0.840 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\RX:flagLO ; clk          ; simple_struct:u0|usart:usart_0|rx_dv ; 0.000        ; 0.291      ; 1.245      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.916 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[0]       ; clk          ; clk         ; 0.000        ; 0.252      ; 1.252      ;
; 0.916 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[1]       ; clk          ; clk         ; 0.000        ; 0.252      ; 1.252      ;
; 0.916 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[2]       ; clk          ; clk         ; 0.000        ; 0.251      ; 1.251      ;
; 0.916 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[3]       ; clk          ; clk         ; 0.000        ; 0.252      ; 1.252      ;
; 0.916 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[4]       ; clk          ; clk         ; 0.000        ; 0.251      ; 1.251      ;
; 0.916 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[5]       ; clk          ; clk         ; 0.000        ; 0.252      ; 1.252      ;
; 0.916 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[6]       ; clk          ; clk         ; 0.000        ; 0.252      ; 1.252      ;
; 0.916 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[7]       ; clk          ; clk         ; 0.000        ; 0.251      ; 1.251      ;
; 0.916 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[0]         ; clk          ; clk         ; 0.000        ; 0.252      ; 1.252      ;
; 0.926 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]          ; clk          ; clk         ; 0.000        ; 0.231      ; 1.241      ;
; 0.926 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]          ; clk          ; clk         ; 0.000        ; 0.231      ; 1.241      ;
; 0.926 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]          ; clk          ; clk         ; 0.000        ; 0.231      ; 1.241      ;
; 0.926 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]          ; clk          ; clk         ; 0.000        ; 0.231      ; 1.241      ;
; 0.926 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]          ; clk          ; clk         ; 0.000        ; 0.231      ; 1.241      ;
; 0.926 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]          ; clk          ; clk         ; 0.000        ; 0.231      ; 1.241      ;
; 0.926 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]          ; clk          ; clk         ; 0.000        ; 0.231      ; 1.241      ;
; 0.926 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]          ; clk          ; clk         ; 0.000        ; 0.231      ; 1.241      ;
; 0.926 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]          ; clk          ; clk         ; 0.000        ; 0.231      ; 1.241      ;
; 0.926 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]         ; clk          ; clk         ; 0.000        ; 0.231      ; 1.241      ;
; 0.926 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]         ; clk          ; clk         ; 0.000        ; 0.231      ; 1.241      ;
; 0.926 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]          ; clk          ; clk         ; 0.000        ; 0.231      ; 1.241      ;
; 0.927 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]   ; clk          ; clk         ; 0.000        ; 0.240      ; 1.251      ;
; 0.928 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz        ; clk          ; clk         ; 0.000        ; 0.236      ; 1.248      ;
; 0.928 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]   ; clk          ; clk         ; 0.000        ; 0.236      ; 1.248      ;
; 0.928 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]   ; clk          ; clk         ; 0.000        ; 0.236      ; 1.248      ;
; 0.928 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]   ; clk          ; clk         ; 0.000        ; 0.236      ; 1.248      ;
; 0.928 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]   ; clk          ; clk         ; 0.000        ; 0.236      ; 1.248      ;
; 0.928 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]   ; clk          ; clk         ; 0.000        ; 0.236      ; 1.248      ;
; 0.928 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]   ; clk          ; clk         ; 0.000        ; 0.236      ; 1.248      ;
; 0.928 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]   ; clk          ; clk         ; 0.000        ; 0.236      ; 1.248      ;
; 0.928 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]   ; clk          ; clk         ; 0.000        ; 0.236      ; 1.248      ;
; 0.928 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]   ; clk          ; clk         ; 0.000        ; 0.236      ; 1.248      ;
; 0.928 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch    ; clk          ; clk         ; 0.000        ; 0.239      ; 1.251      ;
; 0.928 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]   ; clk          ; clk         ; 0.000        ; 0.239      ; 1.251      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|d1[0]              ; clk          ; clk         ; 0.000        ; 0.233      ; 1.246      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[0]   ; clk          ; clk         ; 0.000        ; 0.237      ; 1.250      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[1]   ; clk          ; clk         ; 0.000        ; 0.237      ; 1.250      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[2]   ; clk          ; clk         ; 0.000        ; 0.237      ; 1.250      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[3]   ; clk          ; clk         ; 0.000        ; 0.237      ; 1.250      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[4]   ; clk          ; clk         ; 0.000        ; 0.237      ; 1.250      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[5]   ; clk          ; clk         ; 0.000        ; 0.237      ; 1.250      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[6]   ; clk          ; clk         ; 0.000        ; 0.237      ; 1.250      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[7]   ; clk          ; clk         ; 0.000        ; 0.237      ; 1.250      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[8]   ; clk          ; clk         ; 0.000        ; 0.237      ; 1.250      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[9]   ; clk          ; clk         ; 0.000        ; 0.237      ; 1.250      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[10]  ; clk          ; clk         ; 0.000        ; 0.237      ; 1.250      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1kHz       ; clk          ; clk         ; 0.000        ; 0.236      ; 1.249      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[12] ; clk          ; clk         ; 0.000        ; 0.236      ; 1.249      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[6]  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.249      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[0]  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.249      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[1]  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.249      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[2]  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.249      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[3]  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.249      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[4]  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.249      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[5]  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.249      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[7]  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.249      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[9]  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.249      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[8]  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.249      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[10] ; clk          ; clk         ; 0.000        ; 0.236      ; 1.249      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1kHz[11] ; clk          ; clk         ; 0.000        ; 0.236      ; 1.249      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[0]         ; clk          ; clk         ; 0.000        ; 0.222      ; 1.235      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[1]         ; clk          ; clk         ; 0.000        ; 0.222      ; 1.235      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[2]         ; clk          ; clk         ; 0.000        ; 0.222      ; 1.235      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[3]         ; clk          ; clk         ; 0.000        ; 0.222      ; 1.235      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[4]         ; clk          ; clk         ; 0.000        ; 0.222      ; 1.235      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[5]         ; clk          ; clk         ; 0.000        ; 0.222      ; 1.235      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[6]         ; clk          ; clk         ; 0.000        ; 0.222      ; 1.235      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[7]         ; clk          ; clk         ; 0.000        ; 0.222      ; 1.235      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[6]          ; clk          ; clk         ; 0.000        ; 0.240      ; 1.253      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.START         ; clk          ; clk         ; 0.000        ; 0.242      ; 1.255      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.STOP          ; clk          ; clk         ; 0.000        ; 0.242      ; 1.255      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[9]            ; clk          ; clk         ; 0.000        ; 0.241      ; 1.254      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[6]            ; clk          ; clk         ; 0.000        ; 0.241      ; 1.254      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[0]            ; clk          ; clk         ; 0.000        ; 0.241      ; 1.254      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[1]            ; clk          ; clk         ; 0.000        ; 0.241      ; 1.254      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[2]            ; clk          ; clk         ; 0.000        ; 0.241      ; 1.254      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[3]            ; clk          ; clk         ; 0.000        ; 0.241      ; 1.254      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[4]            ; clk          ; clk         ; 0.000        ; 0.241      ; 1.254      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[5]            ; clk          ; clk         ; 0.000        ; 0.241      ; 1.254      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[7]            ; clk          ; clk         ; 0.000        ; 0.241      ; 1.254      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[8]            ; clk          ; clk         ; 0.000        ; 0.241      ; 1.254      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[12]           ; clk          ; clk         ; 0.000        ; 0.241      ; 1.254      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[10]           ; clk          ; clk         ; 0.000        ; 0.241      ; 1.254      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[11]           ; clk          ; clk         ; 0.000        ; 0.241      ; 1.254      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[22]  ; clk          ; clk         ; 0.000        ; 0.231      ; 1.245      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[15]  ; clk          ; clk         ; 0.000        ; 0.231      ; 1.245      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[11]  ; clk          ; clk         ; 0.000        ; 0.231      ; 1.245      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[12]  ; clk          ; clk         ; 0.000        ; 0.231      ; 1.245      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[13]  ; clk          ; clk         ; 0.000        ; 0.231      ; 1.245      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[14]  ; clk          ; clk         ; 0.000        ; 0.231      ; 1.245      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[20]  ; clk          ; clk         ; 0.000        ; 0.231      ; 1.245      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[16]  ; clk          ; clk         ; 0.000        ; 0.231      ; 1.245      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[17]  ; clk          ; clk         ; 0.000        ; 0.231      ; 1.245      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[18]  ; clk          ; clk         ; 0.000        ; 0.231      ; 1.245      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[19]  ; clk          ; clk         ; 0.000        ; 0.231      ; 1.245      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_2Hz[21]  ; clk          ; clk         ; 0.000        ; 0.231      ; 1.245      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[11]        ; clk          ; clk         ; 0.000        ; 0.222      ; 1.236      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[8]         ; clk          ; clk         ; 0.000        ; 0.222      ; 1.236      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[12]        ; clk          ; clk         ; 0.000        ; 0.222      ; 1.236      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|buzzer:beeper_0|counter_500[13]        ; clk          ; clk         ; 0.000        ; 0.222      ; 1.236      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'simple_struct:u0|controller:controller_0|pgen:string_gen|Output'                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                ; Launch Clock ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------+-----------------------------------------------------------------+--------------+------------+------------+
; 1.108 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[1] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.017      ; 1.239      ;
; 1.108 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[3] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.017      ; 1.239      ;
; 1.108 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[5] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.017      ; 1.239      ;
; 1.108 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[0] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.017      ; 1.239      ;
; 1.108 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[2] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.017      ; 1.239      ;
; 1.108 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[4] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.017      ; 1.239      ;
; 1.108 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[6] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.017      ; 1.239      ;
; 1.108 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\TX:tx_cnt[7] ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.017      ; 1.239      ;
; 1.108 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv    ; clk          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 0.000        ; 0.019      ; 1.241      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------+-----------------------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                             ;
+------------------------------------------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                                                            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                                                 ; -17.382   ; 0.057 ; -2.328   ; 0.687   ; -3.000              ;
;  clk                                                             ; -17.382   ; 0.057 ; -2.103   ; 0.916   ; -3.000              ;
;  simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; -4.037    ; 0.187 ; -2.328   ; 1.108   ; -1.487              ;
;  simple_struct:u0|usart:usart_0|bit_clk                          ; -2.253    ; 0.187 ; -1.361   ; 0.687   ; -1.487              ;
;  simple_struct:u0|usart:usart_0|rx_dv                            ; -11.230   ; 0.186 ; -1.708   ; 0.840   ; -1.487              ;
; Design-wide TNS                                                  ; -1878.112 ; 0.0   ; -490.755 ; 0.0     ; -639.436            ;
;  clk                                                             ; -1482.761 ; 0.000 ; -458.234 ; 0.000   ; -523.450            ;
;  simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; -49.576   ; 0.000 ; -20.944  ; 0.000   ; -25.279             ;
;  simple_struct:u0|usart:usart_0|bit_clk                          ; -7.758    ; 0.000 ; -8.161   ; 0.000   ; -8.922              ;
;  simple_struct:u0|usart:usart_0|rx_dv                            ; -338.017  ; 0.000 ; -3.416   ; 0.000   ; -81.785             ;
+------------------------------------------------------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                 ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; beep                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[0]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[1]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[2]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[3]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TXD                 ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel_seg_readdata[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel_seg_readdata[1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel_seg_readdata[2] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel_seg_readdata[3] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel_seg_readdata[4] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel_seg_readdata[5] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel_seg_readdata[6] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel_seg_readdata[7] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel_dig_digit[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel_dig_digit[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel_dig_digit[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel_dig_digit[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDA                 ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCL                 ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SDA                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SCL                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; en                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; key2                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; key1                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RXD                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; beep                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; leds_out[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; TXD                 ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sel_seg_readdata[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sel_seg_readdata[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sel_seg_readdata[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sel_seg_readdata[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sel_seg_readdata[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sel_seg_readdata[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sel_seg_readdata[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sel_seg_readdata[7] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sel_dig_digit[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sel_dig_digit[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sel_dig_digit[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; sel_dig_digit[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDA                 ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SCL                 ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; beep                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; leds_out[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; TXD                 ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sel_seg_readdata[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sel_seg_readdata[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sel_seg_readdata[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sel_seg_readdata[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sel_seg_readdata[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sel_seg_readdata[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sel_seg_readdata[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sel_seg_readdata[7] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sel_dig_digit[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sel_dig_digit[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sel_dig_digit[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; sel_dig_digit[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDA                 ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SCL                 ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; beep                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; leds_out[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; TXD                 ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sel_seg_readdata[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sel_seg_readdata[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sel_seg_readdata[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sel_seg_readdata[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sel_seg_readdata[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sel_seg_readdata[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sel_seg_readdata[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sel_seg_readdata[7] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sel_dig_digit[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sel_dig_digit[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sel_dig_digit[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; sel_dig_digit[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDA                 ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SCL                 ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                               ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                      ; To Clock                                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                             ; clk                                                             ; 31020282 ; 0        ; 0        ; 0        ;
; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; clk                                                             ; 17       ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                          ; clk                                                             ; 2        ; 1        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|rx_dv                            ; clk                                                             ; 89       ; 1        ; 0        ; 0        ;
; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 112      ; 0        ; 0        ; 0        ;
; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 213      ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 8        ; 0        ; 0        ; 0        ;
; clk                                                             ; simple_struct:u0|usart:usart_0|bit_clk                          ; 13       ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                          ; simple_struct:u0|usart:usart_0|bit_clk                          ; 37       ; 0        ; 0        ; 0        ;
; clk                                                             ; simple_struct:u0|usart:usart_0|rx_dv                            ; 61       ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|rx_dv                            ; simple_struct:u0|usart:usart_0|rx_dv                            ; 336728   ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                      ; To Clock                                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                             ; clk                                                             ; 31020282 ; 0        ; 0        ; 0        ;
; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; clk                                                             ; 17       ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                          ; clk                                                             ; 2        ; 1        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|rx_dv                            ; clk                                                             ; 89       ; 1        ; 0        ; 0        ;
; clk                                                             ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 112      ; 0        ; 0        ; 0        ;
; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 213      ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                          ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 8        ; 0        ; 0        ; 0        ;
; clk                                                             ; simple_struct:u0|usart:usart_0|bit_clk                          ; 13       ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                          ; simple_struct:u0|usart:usart_0|bit_clk                          ; 37       ; 0        ; 0        ; 0        ;
; clk                                                             ; simple_struct:u0|usart:usart_0|rx_dv                            ; 61       ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|rx_dv                            ; simple_struct:u0|usart:usart_0|rx_dv                            ; 336728   ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                       ;
+------------+-----------------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------------------------------------------------+----------+----------+----------+----------+
; clk        ; clk                                                             ; 246      ; 0        ; 0        ; 0        ;
; clk        ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 9        ; 0        ; 0        ; 0        ;
; clk        ; simple_struct:u0|usart:usart_0|bit_clk                          ; 6        ; 0        ; 0        ; 0        ;
; clk        ; simple_struct:u0|usart:usart_0|rx_dv                            ; 2        ; 0        ; 0        ; 0        ;
+------------+-----------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                        ;
+------------+-----------------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------------------------------------------------+----------+----------+----------+----------+
; clk        ; clk                                                             ; 246      ; 0        ; 0        ; 0        ;
; clk        ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; 9        ; 0        ; 0        ; 0        ;
; clk        ; simple_struct:u0|usart:usart_0|bit_clk                          ; 6        ; 0        ; 0        ; 0        ;
; clk        ; simple_struct:u0|usart:usart_0|rx_dv                            ; 2        ; 0        ; 0        ; 0        ;
+------------+-----------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 33    ; 33   ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 24    ; 24   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                                   ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+------+-------------+
; Target                                                          ; Clock                                                           ; Type ; Status      ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+------+-------------+
; clk                                                             ; clk                                                             ; Base ; Constrained ;
; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; simple_struct:u0|controller:controller_0|pgen:string_gen|Output ; Base ; Constrained ;
; simple_struct:u0|usart:usart_0|bit_clk                          ; simple_struct:u0|usart:usart_0|bit_clk                          ; Base ; Constrained ;
; simple_struct:u0|usart:usart_0|rx_dv                            ; simple_struct:u0|usart:usart_0|rx_dv                            ; Base ; Constrained ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RXD        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key1       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key2       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                  ;
+---------------------+---------------------------------------------------------------------------------------+
; Output Port         ; Comment                                                                               ;
+---------------------+---------------------------------------------------------------------------------------+
; SCL                 ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA                 ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TXD                 ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; beep                ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[0]         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[1]         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[2]         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[3]         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel_dig_digit[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel_dig_digit[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel_dig_digit[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel_dig_digit[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel_seg_readdata[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel_seg_readdata[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel_seg_readdata[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel_seg_readdata[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel_seg_readdata[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel_seg_readdata[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel_seg_readdata[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel_seg_readdata[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RXD        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key1       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key2       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                  ;
+---------------------+---------------------------------------------------------------------------------------+
; Output Port         ; Comment                                                                               ;
+---------------------+---------------------------------------------------------------------------------------+
; SCL                 ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA                 ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TXD                 ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; beep                ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[0]         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[1]         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[2]         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[3]         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel_dig_digit[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel_dig_digit[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel_dig_digit[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel_dig_digit[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel_seg_readdata[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel_seg_readdata[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel_seg_readdata[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel_seg_readdata[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel_seg_readdata[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel_seg_readdata[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel_seg_readdata[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel_seg_readdata[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition
    Info: Processing started: Tue Nov 28 20:36:15 2023
Info: Command: quartus_sta 19_PD_VHDL -c 19_PD_VHDL
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'd:/fpga_less/final_vhdl/db/ip/simple_struct/submodules/altera_reset_controller.sdc'
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name simple_struct:u0|usart:usart_0|rx_dv simple_struct:u0|usart:usart_0|rx_dv
    Info (332105): create_clock -period 1.000 -name simple_struct:u0|controller:controller_0|pgen:string_gen|Output simple_struct:u0|controller:controller_0|pgen:string_gen|Output
    Info (332105): create_clock -period 1.000 -name simple_struct:u0|usart:usart_0|bit_clk simple_struct:u0|usart:usart_0|bit_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -17.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -17.382           -1482.761 clk 
    Info (332119):   -11.230            -338.017 simple_struct:u0|usart:usart_0|rx_dv 
    Info (332119):    -4.037             -49.576 simple_struct:u0|controller:controller_0|pgen:string_gen|Output 
    Info (332119):    -2.253              -7.758 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case hold slack is 0.191
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.191               0.000 clk 
    Info (332119):     0.453               0.000 simple_struct:u0|controller:controller_0|pgen:string_gen|Output 
    Info (332119):     0.453               0.000 simple_struct:u0|usart:usart_0|rx_dv 
    Info (332119):     0.454               0.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case recovery slack is -2.328
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.328             -20.944 simple_struct:u0|controller:controller_0|pgen:string_gen|Output 
    Info (332119):    -2.103            -458.234 clk 
    Info (332119):    -1.708              -3.416 simple_struct:u0|usart:usart_0|rx_dv 
    Info (332119):    -1.361              -8.161 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 1.669
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.669               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     2.001               0.000 clk 
    Info (332119):     2.030               0.000 simple_struct:u0|usart:usart_0|rx_dv 
    Info (332119):     2.675               0.000 simple_struct:u0|controller:controller_0|pgen:string_gen|Output 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -523.450 clk 
    Info (332119):    -1.487             -81.785 simple_struct:u0|usart:usart_0|rx_dv 
    Info (332119):    -1.487             -25.279 simple_struct:u0|controller:controller_0|pgen:string_gen|Output 
    Info (332119):    -1.487              -8.922 simple_struct:u0|usart:usart_0|bit_clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -15.876
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -15.876           -1356.191 clk 
    Info (332119):   -10.343            -311.184 simple_struct:u0|usart:usart_0|rx_dv 
    Info (332119):    -3.807             -46.046 simple_struct:u0|controller:controller_0|pgen:string_gen|Output 
    Info (332119):    -2.037              -6.887 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case hold slack is 0.146
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.146               0.000 clk 
    Info (332119):     0.402               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.402               0.000 simple_struct:u0|usart:usart_0|rx_dv 
    Info (332119):     0.403               0.000 simple_struct:u0|controller:controller_0|pgen:string_gen|Output 
Info (332146): Worst-case recovery slack is -2.021
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.021             -18.189 simple_struct:u0|controller:controller_0|pgen:string_gen|Output 
    Info (332119):    -1.787            -384.495 clk 
    Info (332119):    -1.419              -2.838 simple_struct:u0|usart:usart_0|rx_dv 
    Info (332119):    -1.094              -6.563 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 1.482
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.482               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     1.792               0.000 clk 
    Info (332119):     1.822               0.000 simple_struct:u0|usart:usart_0|rx_dv 
    Info (332119):     2.449               0.000 simple_struct:u0|controller:controller_0|pgen:string_gen|Output 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -523.450 clk 
    Info (332119):    -1.487             -81.785 simple_struct:u0|usart:usart_0|rx_dv 
    Info (332119):    -1.487             -25.279 simple_struct:u0|controller:controller_0|pgen:string_gen|Output 
    Info (332119):    -1.487              -8.922 simple_struct:u0|usart:usart_0|bit_clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.906
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.906            -444.239 clk 
    Info (332119):    -4.160            -111.796 simple_struct:u0|usart:usart_0|rx_dv 
    Info (332119):    -1.181             -11.574 simple_struct:u0|controller:controller_0|pgen:string_gen|Output 
    Info (332119):    -0.395              -0.395 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case hold slack is 0.057
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.057               0.000 clk 
    Info (332119):     0.186               0.000 simple_struct:u0|usart:usart_0|rx_dv 
    Info (332119):     0.187               0.000 simple_struct:u0|controller:controller_0|pgen:string_gen|Output 
    Info (332119):     0.187               0.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case recovery slack is -0.483
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.483              -4.339 simple_struct:u0|controller:controller_0|pgen:string_gen|Output 
    Info (332119):    -0.443             -84.919 clk 
    Info (332119):    -0.227              -0.454 simple_struct:u0|usart:usart_0|rx_dv 
    Info (332119):    -0.077              -0.462 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 0.687
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.687               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.840               0.000 simple_struct:u0|usart:usart_0|rx_dv 
    Info (332119):     0.916               0.000 clk 
    Info (332119):     1.108               0.000 simple_struct:u0|controller:controller_0|pgen:string_gen|Output 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -463.070 clk 
    Info (332119):    -1.000             -55.000 simple_struct:u0|usart:usart_0|rx_dv 
    Info (332119):    -1.000             -17.000 simple_struct:u0|controller:controller_0|pgen:string_gen|Output 
    Info (332119):    -1.000              -6.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4794 megabytes
    Info: Processing ended: Tue Nov 28 20:36:17 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


