[
  {
    "name": "\n  劉俊麟　教師諮商時間(Office Hours) ",
    "email": "junlin@mail.ntut.edu.tw",
    "latestUpdate": "2022-06-07 02:02:17",
    "objective": "最佳化組合邏輯之演算法，可規劃邏輯元件，組合邏輯之 VLSI 設計，使用 MSI 與標準電路元件設計多層邏輯，使用閘陣列設計，循序邏輯之元件，循序邏輯之分析與合成，VLSI 之設計與測試技巧，各種 CALD 軟體工具介紹。\n1.Algorithms for Optimization of combirational logic\n2.VLSI realizations of combination logic\n3.Multilevel logic using complex parts and cells.\n4.Components of sequential systems\n5.Synthesis of clock-mode sequential circuits.",
    "schedule": "Week1 數目系統與數碼\nWeek2 交換代數\nWeek3 交換代數\nWeek4 數位積體電路\nWeek5 數位積體電路\nWeek6 數位積體電路\nWeek7 交換函數化簡\nWeek8 交換函數化簡\nWeek9 期中考\nWeek10 邏輯閘層次電路設計\nWeek11 邏輯閘層次電路設計\nWeek12 組合邏輯電路模組設計\nWeek13 組合邏輯電路模組設計\nWeek14 組合邏輯電路模組設計\nWeek15 同步循序邏輯電路\nWeek16 同步循序邏輯電路\nWeek17 計數器與暫存器\nWeek18 期末考",
    "scorePolicy": "出席: 10% (整學期將點名 5 次，1 次未到扣 2%)，\n作業: 30%，期中考: 30%，期末考：30%",
    "materials": "教科書：數位系統設計 - 原理、實務與應用，第 5 版，林銘波 編著\nReference: \nCharles Roth, Lizy Kurian John, and Byeong Kil Lee, Digital Systems Design Using Verilog, International Edition, 2016, Cengage Learning",
    "foreignLanguageTextbooks": false,
    "remarks": "email: junlin@ntut.edu.tw 聯繫以進行 email 方式課程諮詢或安排線上會議諮詢，或於教師面對面諮商時段 (待公佈) 進行課程諮商討論"
  }
]
