/* SPDX-License-Identifier: BSD-2-Clause */
//[File]            : wf_p1_wfdma_trinfo_top.h
//[Revision time]   : Fri Oct  4 17:52:27 2024
//[Description]     : This file is auto generated by CODA
//[Copyright]       : Copyright (C) 2024 Mediatek Incorportion. All rights reserved.
// remove HW description see https://wiki.mediatek.inc/display/WTKB/CODA+HW+description+separation


#ifndef __WF_P1_WFDMA_TRINFO_TOP_REGS_H__
#define __WF_P1_WFDMA_TRINFO_TOP_REGS_H__

#include "hal_common.h"

#ifdef __cplusplus
extern "C" {
#endif








#define WF_P1_WFDMA_TRINFO_TOP_BASE                            (0x18029800 + CONN_INFRA_ON_REMAPPING_OFFSET)

#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_CTRL_0_ADDR           (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x000u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_CTRL_1_ADDR           (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x004u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_CTRL_2_ADDR           (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x008u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_CTRL_ADDR         (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x010u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_WR_ADDR_31_00_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x014u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_WR_ADDR_63_32_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x018u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_WR_WDATA_ADDR     (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x01Cu) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_RD_ADDR_31_00_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x020u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_RD_ADDR_63_32_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x024u) 
#define WF_P1_WFDMA_TRINFO_TOP_AP_HW_DONE_FLAG_ADDR_31_00_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x028u) 
#define WF_P1_WFDMA_TRINFO_TOP_AP_HW_DONE_FLAG_ADDR_63_32_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x02Cu) 
#define WF_P1_WFDMA_TRINFO_TOP_AP_SW_DONE_FLAG_ADDR_31_00_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x030u) 
#define WF_P1_WFDMA_TRINFO_TOP_AP_SW_DONE_FLAG_ADDR_63_32_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x034u) 
#define WF_P1_WFDMA_TRINFO_TOP_AP_TRX_DIDX_ADDR_31_00_ADDR     (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x038u) 
#define WF_P1_WFDMA_TRINFO_TOP_AP_TRX_DIDX_ADDR_63_32_ADDR     (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x03Cu) 
#define WF_P1_WFDMA_TRINFO_TOP_MD_HW_DONE_FLAG_ADDR_31_00_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x040u) 
#define WF_P1_WFDMA_TRINFO_TOP_MD_HW_DONE_FLAG_ADDR_63_32_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x044u) 
#define WF_P1_WFDMA_TRINFO_TOP_MD_SW_DONE_FLAG_ADDR_31_00_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x048u) 
#define WF_P1_WFDMA_TRINFO_TOP_MD_SW_DONE_FLAG_ADDR_63_32_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x04Cu) 
#define WF_P1_WFDMA_TRINFO_TOP_MD_TRX_DIDX_ADDR_31_00_ADDR     (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x050u) 
#define WF_P1_WFDMA_TRINFO_TOP_MD_TRX_DIDX_ADDR_63_32_ADDR     (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x054u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_TX_EN_31_00_ADDR  (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x058u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_TX_EN_63_32_ADDR  (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x05Cu) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_RX_EN_31_00_ADDR  (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x060u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_RX_EN_63_32_ADDR  (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x064u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_TX_EN_31_00_SET_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x068u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_TX_EN_63_32_SET_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x06Cu) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_RX_EN_31_00_SET_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x070u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_RX_EN_63_32_SET_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x074u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_TX_EN_31_00_CLR_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x078u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_TX_EN_63_32_CLR_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x07Cu) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_RX_EN_31_00_CLR_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x080u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_RX_EN_63_32_CLR_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x084u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_CTRL_AP_ADDR  (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x088u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_CTRL_MD_ADDR  (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x08Cu) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_TX_EN_31_00_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x090u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_TX_EN_63_32_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x094u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_RX_EN_31_00_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x098u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_RX_EN_63_32_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x09Cu) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_TX_EN_31_00_SET_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x0A0u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_TX_EN_63_32_SET_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x0A4u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_RX_EN_31_00_SET_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x0A8u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_RX_EN_63_32_SET_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x0ACu) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_TX_EN_31_00_CLR_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x0B0u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_TX_EN_63_32_CLR_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x0B4u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_RX_EN_31_00_CLR_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x0B8u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_RX_EN_63_32_CLR_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x0BCu) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_CTRL_AP_ADDR  (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x0C0u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_CTRL_MD_ADDR  (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x0C4u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_TX_EN_31_00_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x0C8u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_TX_EN_63_32_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x0CCu) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_RX_EN_31_00_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x0D0u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_RX_EN_63_32_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x0D4u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_TX_EN_31_00_SET_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x0D8u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_TX_EN_63_32_SET_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x0DCu) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_RX_EN_31_00_SET_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x0E0u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_RX_EN_63_32_SET_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x0E4u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_TX_EN_31_00_CLR_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x0E8u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_TX_EN_63_32_CLR_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x0ECu) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_RX_EN_31_00_CLR_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x0F0u) 
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_RX_EN_63_32_CLR_ADDR (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x0F4u) 
#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_031_000_ADDR       (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x100u) 
#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_063_032_ADDR       (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x104u) 
#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_095_064_ADDR       (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x108u) 
#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_127_096_ADDR       (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x10Cu) 
#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_159_128_ADDR       (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x110u) 
#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_191_160_ADDR       (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x114u) 
#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_223_192_ADDR       (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x118u) 
#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_255_224_ADDR       (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x11Cu) 
#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_031_000_ADDR       (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x120u) 
#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_063_032_ADDR       (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x124u) 
#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_095_064_ADDR       (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x128u) 
#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_127_096_ADDR       (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x12Cu) 
#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_159_128_ADDR       (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x130u) 
#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_191_160_ADDR       (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x134u) 
#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_223_192_ADDR       (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x138u) 
#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_255_224_ADDR       (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x13Cu) 
#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_031_000_ADDR           (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x140u) 
#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_063_032_ADDR           (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x144u) 
#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_095_064_ADDR           (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x148u) 
#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_127_096_ADDR           (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x14Cu) 
#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_159_128_ADDR           (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x150u) 
#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_191_160_ADDR           (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x154u) 
#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_223_192_ADDR           (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x158u) 
#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_255_224_ADDR           (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x15Cu) 
#define WF_P1_WFDMA_TRINFO_TOP_CIDX_FET_CTRL_ADDR              (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x200u) 
#define WF_P1_WFDMA_TRINFO_TOP_TX_CFET_REQ_CNT_ADDR            (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x204u) 
#define WF_P1_WFDMA_TRINFO_TOP_DRV_CFET_REQ_CNT_ADDR           (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x208u) 
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_REQ_CNT_ADDR            (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x20Cu) 
#define WF_P1_WFDMA_TRINFO_TOP_AP_TRX_CIDX_ADDR_31_00_ADDR     (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x210u) 
#define WF_P1_WFDMA_TRINFO_TOP_AP_TRX_CIDX_ADDR_63_32_ADDR     (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x214u) 
#define WF_P1_WFDMA_TRINFO_TOP_MD_TRX_CIDX_ADDR_31_00_ADDR     (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x218u) 
#define WF_P1_WFDMA_TRINFO_TOP_MD_TRX_CIDX_ADDR_63_32_ADDR     (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x21Cu) 
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0001_ADDR            (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x220u) 
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0203_ADDR            (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x224u) 
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0405_ADDR            (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x228u) 
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0607_ADDR            (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x22Cu) 
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0809_ADDR            (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x230u) 
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_1011_ADDR            (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x234u) 
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_1213_ADDR            (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x238u) 
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_1415_ADDR            (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x23Cu) 
#define WF_P1_WFDMA_TRINFO_TOP_DEBUG_FLAG_CTRL_ADDR            (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x7F0u) 
#define WF_P1_WFDMA_TRINFO_TOP_DEBUG_FLAG_OUTPUT_ADDR          (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x7F4u) 
#define WF_P1_WFDMA_TRINFO_TOP_SW_RST_ADDR                     (WF_P1_WFDMA_TRINFO_TOP_BASE + 0x7F8u) 





#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_CTRL_0_AP_ONLY_ADDR   WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_CTRL_0_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_CTRL_0_AP_ONLY_MASK   0x00000002u                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_CTRL_0_AP_ONLY_SHFT   1u
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_CTRL_0_EN_ADDR        WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_CTRL_0_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_CTRL_0_EN_MASK        0x00000001u                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_CTRL_0_EN_SHFT        0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_CTRL_1_AP_PER_RD_TIME_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_CTRL_1_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_CTRL_1_AP_PER_RD_TIME_MASK 0x0000FFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_CTRL_1_AP_PER_RD_TIME_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_CTRL_2_MD_PER_RD_TIME_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_CTRL_2_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_CTRL_2_MD_PER_RD_TIME_MASK 0x0000FFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_CTRL_2_MD_PER_RD_TIME_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_CTRL_DMY_WR_ZERO_STROBE_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_CTRL_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_CTRL_DMY_WR_ZERO_STROBE_MASK 0x00000004u                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_CTRL_DMY_WR_ZERO_STROBE_SHFT 2u
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_CTRL_DMY_AXI_SEL_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_CTRL_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_CTRL_DMY_AXI_SEL_MASK 0x00000002u                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_CTRL_DMY_AXI_SEL_SHFT 1u
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_CTRL_DMY_AXI_EN_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_CTRL_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_CTRL_DMY_AXI_EN_MASK 0x00000001u                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_CTRL_DMY_AXI_EN_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_WR_ADDR_31_00_ADDR_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_WR_ADDR_31_00_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_WR_ADDR_31_00_ADDR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_WR_ADDR_31_00_ADDR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_WR_ADDR_63_32_ADDR_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_WR_ADDR_63_32_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_WR_ADDR_63_32_ADDR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_WR_ADDR_63_32_ADDR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_WR_WDATA_WDATA_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_WR_WDATA_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_WR_WDATA_WDATA_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_WR_WDATA_WDATA_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_RD_ADDR_31_00_ADDR_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_RD_ADDR_31_00_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_RD_ADDR_31_00_ADDR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_RD_ADDR_31_00_ADDR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_RD_ADDR_63_32_ADDR_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_RD_ADDR_63_32_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_RD_ADDR_63_32_ADDR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DMY_RD_ADDR_63_32_ADDR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_AP_HW_DONE_FLAG_ADDR_31_00_ADDR_ADDR WF_P1_WFDMA_TRINFO_TOP_AP_HW_DONE_FLAG_ADDR_31_00_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_AP_HW_DONE_FLAG_ADDR_31_00_ADDR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_AP_HW_DONE_FLAG_ADDR_31_00_ADDR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_AP_HW_DONE_FLAG_ADDR_63_32_ADDR_ADDR WF_P1_WFDMA_TRINFO_TOP_AP_HW_DONE_FLAG_ADDR_63_32_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_AP_HW_DONE_FLAG_ADDR_63_32_ADDR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_AP_HW_DONE_FLAG_ADDR_63_32_ADDR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_AP_SW_DONE_FLAG_ADDR_31_00_ADDR_ADDR WF_P1_WFDMA_TRINFO_TOP_AP_SW_DONE_FLAG_ADDR_31_00_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_AP_SW_DONE_FLAG_ADDR_31_00_ADDR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_AP_SW_DONE_FLAG_ADDR_31_00_ADDR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_AP_SW_DONE_FLAG_ADDR_63_32_ADDR_ADDR WF_P1_WFDMA_TRINFO_TOP_AP_SW_DONE_FLAG_ADDR_63_32_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_AP_SW_DONE_FLAG_ADDR_63_32_ADDR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_AP_SW_DONE_FLAG_ADDR_63_32_ADDR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_AP_TRX_DIDX_ADDR_31_00_ADDR_ADDR WF_P1_WFDMA_TRINFO_TOP_AP_TRX_DIDX_ADDR_31_00_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_AP_TRX_DIDX_ADDR_31_00_ADDR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_AP_TRX_DIDX_ADDR_31_00_ADDR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_AP_TRX_DIDX_ADDR_63_32_ADDR_ADDR WF_P1_WFDMA_TRINFO_TOP_AP_TRX_DIDX_ADDR_63_32_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_AP_TRX_DIDX_ADDR_63_32_ADDR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_AP_TRX_DIDX_ADDR_63_32_ADDR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_MD_HW_DONE_FLAG_ADDR_31_00_ADDR_ADDR WF_P1_WFDMA_TRINFO_TOP_MD_HW_DONE_FLAG_ADDR_31_00_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_MD_HW_DONE_FLAG_ADDR_31_00_ADDR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_MD_HW_DONE_FLAG_ADDR_31_00_ADDR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_MD_HW_DONE_FLAG_ADDR_63_32_ADDR_ADDR WF_P1_WFDMA_TRINFO_TOP_MD_HW_DONE_FLAG_ADDR_63_32_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_MD_HW_DONE_FLAG_ADDR_63_32_ADDR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_MD_HW_DONE_FLAG_ADDR_63_32_ADDR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_MD_SW_DONE_FLAG_ADDR_31_00_ADDR_ADDR WF_P1_WFDMA_TRINFO_TOP_MD_SW_DONE_FLAG_ADDR_31_00_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_MD_SW_DONE_FLAG_ADDR_31_00_ADDR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_MD_SW_DONE_FLAG_ADDR_31_00_ADDR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_MD_SW_DONE_FLAG_ADDR_63_32_ADDR_ADDR WF_P1_WFDMA_TRINFO_TOP_MD_SW_DONE_FLAG_ADDR_63_32_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_MD_SW_DONE_FLAG_ADDR_63_32_ADDR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_MD_SW_DONE_FLAG_ADDR_63_32_ADDR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_MD_TRX_DIDX_ADDR_31_00_ADDR_ADDR WF_P1_WFDMA_TRINFO_TOP_MD_TRX_DIDX_ADDR_31_00_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_MD_TRX_DIDX_ADDR_31_00_ADDR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_MD_TRX_DIDX_ADDR_31_00_ADDR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_MD_TRX_DIDX_ADDR_63_32_ADDR_ADDR WF_P1_WFDMA_TRINFO_TOP_MD_TRX_DIDX_ADDR_63_32_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_MD_TRX_DIDX_ADDR_63_32_ADDR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_MD_TRX_DIDX_ADDR_63_32_ADDR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_TX_EN_31_00_EN_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_TX_EN_31_00_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_TX_EN_31_00_EN_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_TX_EN_31_00_EN_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_TX_EN_63_32_EN_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_TX_EN_63_32_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_TX_EN_63_32_EN_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_TX_EN_63_32_EN_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_RX_EN_31_00_EN_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_RX_EN_31_00_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_RX_EN_31_00_EN_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_RX_EN_31_00_EN_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_RX_EN_63_32_EN_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_RX_EN_63_32_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_RX_EN_63_32_EN_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_RX_EN_63_32_EN_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_TX_EN_31_00_SET_EN_SET_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_TX_EN_31_00_SET_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_TX_EN_31_00_SET_EN_SET_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_TX_EN_31_00_SET_EN_SET_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_TX_EN_63_32_SET_EN_SET_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_TX_EN_63_32_SET_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_TX_EN_63_32_SET_EN_SET_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_TX_EN_63_32_SET_EN_SET_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_RX_EN_31_00_SET_EN_SET_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_RX_EN_31_00_SET_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_RX_EN_31_00_SET_EN_SET_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_RX_EN_31_00_SET_EN_SET_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_RX_EN_63_32_SET_EN_SET_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_RX_EN_63_32_SET_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_RX_EN_63_32_SET_EN_SET_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_RX_EN_63_32_SET_EN_SET_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_TX_EN_31_00_CLR_EN_CLR_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_TX_EN_31_00_CLR_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_TX_EN_31_00_CLR_EN_CLR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_TX_EN_31_00_CLR_EN_CLR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_TX_EN_63_32_CLR_EN_CLR_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_TX_EN_63_32_CLR_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_TX_EN_63_32_CLR_EN_CLR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_TX_EN_63_32_CLR_EN_CLR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_RX_EN_31_00_CLR_EN_CLR_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_RX_EN_31_00_CLR_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_RX_EN_31_00_CLR_EN_CLR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_RX_EN_31_00_CLR_EN_CLR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_RX_EN_63_32_CLR_EN_CLR_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_RX_EN_63_32_CLR_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_RX_EN_63_32_CLR_EN_CLR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_INT_RX_EN_63_32_CLR_EN_CLR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_CTRL_AP_DLY_CNT_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_CTRL_AP_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_CTRL_AP_DLY_CNT_MASK 0xFFFF0000u                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_CTRL_AP_DLY_CNT_SHFT 16u
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_CTRL_AP_DLY_TIME_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_CTRL_AP_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_CTRL_AP_DLY_TIME_MASK 0x0000FFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_CTRL_AP_DLY_TIME_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_CTRL_MD_DLY_CNT_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_CTRL_MD_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_CTRL_MD_DLY_CNT_MASK 0xFFFF0000u                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_CTRL_MD_DLY_CNT_SHFT 16u
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_CTRL_MD_DLY_TIME_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_CTRL_MD_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_CTRL_MD_DLY_TIME_MASK 0x0000FFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_CTRL_MD_DLY_TIME_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_TX_EN_31_00_EN_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_TX_EN_31_00_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_TX_EN_31_00_EN_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_TX_EN_31_00_EN_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_TX_EN_63_32_EN_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_TX_EN_63_32_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_TX_EN_63_32_EN_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_TX_EN_63_32_EN_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_RX_EN_31_00_EN_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_RX_EN_31_00_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_RX_EN_31_00_EN_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_RX_EN_31_00_EN_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_RX_EN_63_32_EN_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_RX_EN_63_32_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_RX_EN_63_32_EN_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_RX_EN_63_32_EN_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_TX_EN_31_00_SET_EN_SET_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_TX_EN_31_00_SET_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_TX_EN_31_00_SET_EN_SET_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_TX_EN_31_00_SET_EN_SET_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_TX_EN_63_32_SET_EN_SET_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_TX_EN_63_32_SET_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_TX_EN_63_32_SET_EN_SET_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_TX_EN_63_32_SET_EN_SET_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_RX_EN_31_00_SET_EN_SET_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_RX_EN_31_00_SET_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_RX_EN_31_00_SET_EN_SET_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_RX_EN_31_00_SET_EN_SET_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_RX_EN_63_32_SET_EN_SET_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_RX_EN_63_32_SET_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_RX_EN_63_32_SET_EN_SET_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_RX_EN_63_32_SET_EN_SET_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_TX_EN_31_00_CLR_EN_CLR_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_TX_EN_31_00_CLR_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_TX_EN_31_00_CLR_EN_CLR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_TX_EN_31_00_CLR_EN_CLR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_TX_EN_63_32_CLR_EN_CLR_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_TX_EN_63_32_CLR_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_TX_EN_63_32_CLR_EN_CLR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_TX_EN_63_32_CLR_EN_CLR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_RX_EN_31_00_CLR_EN_CLR_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_RX_EN_31_00_CLR_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_RX_EN_31_00_CLR_EN_CLR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_RX_EN_31_00_CLR_EN_CLR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_RX_EN_63_32_CLR_EN_CLR_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_RX_EN_63_32_CLR_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_RX_EN_63_32_CLR_EN_CLR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_DLY_INT_RX_EN_63_32_CLR_EN_CLR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_CTRL_AP_PER_TIME_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_CTRL_AP_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_CTRL_AP_PER_TIME_MASK 0x0000FFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_CTRL_AP_PER_TIME_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_CTRL_MD_PER_TIME_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_CTRL_MD_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_CTRL_MD_PER_TIME_MASK 0x0000FFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_CTRL_MD_PER_TIME_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_TX_EN_31_00_EN_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_TX_EN_31_00_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_TX_EN_31_00_EN_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_TX_EN_31_00_EN_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_TX_EN_63_32_EN_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_TX_EN_63_32_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_TX_EN_63_32_EN_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_TX_EN_63_32_EN_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_RX_EN_31_00_EN_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_RX_EN_31_00_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_RX_EN_31_00_EN_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_RX_EN_31_00_EN_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_RX_EN_63_32_EN_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_RX_EN_63_32_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_RX_EN_63_32_EN_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_RX_EN_63_32_EN_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_TX_EN_31_00_SET_EN_SET_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_TX_EN_31_00_SET_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_TX_EN_31_00_SET_EN_SET_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_TX_EN_31_00_SET_EN_SET_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_TX_EN_63_32_SET_EN_SET_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_TX_EN_63_32_SET_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_TX_EN_63_32_SET_EN_SET_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_TX_EN_63_32_SET_EN_SET_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_RX_EN_31_00_SET_EN_SET_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_RX_EN_31_00_SET_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_RX_EN_31_00_SET_EN_SET_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_RX_EN_31_00_SET_EN_SET_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_RX_EN_63_32_SET_EN_SET_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_RX_EN_63_32_SET_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_RX_EN_63_32_SET_EN_SET_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_RX_EN_63_32_SET_EN_SET_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_TX_EN_31_00_CLR_EN_CLR_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_TX_EN_31_00_CLR_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_TX_EN_31_00_CLR_EN_CLR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_TX_EN_31_00_CLR_EN_CLR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_TX_EN_63_32_CLR_EN_CLR_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_TX_EN_63_32_CLR_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_TX_EN_63_32_CLR_EN_CLR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_TX_EN_63_32_CLR_EN_CLR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_RX_EN_31_00_CLR_EN_CLR_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_RX_EN_31_00_CLR_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_RX_EN_31_00_CLR_EN_CLR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_RX_EN_31_00_CLR_EN_CLR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_RX_EN_63_32_CLR_EN_CLR_ADDR WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_RX_EN_63_32_CLR_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_RX_EN_63_32_CLR_EN_CLR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TRINFO_WB_PER_INT_RX_EN_63_32_CLR_EN_CLR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_031_000_DONE_FLAG_ADDR WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_031_000_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_031_000_DONE_FLAG_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_031_000_DONE_FLAG_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_063_032_DONE_FLAG_ADDR WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_063_032_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_063_032_DONE_FLAG_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_063_032_DONE_FLAG_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_095_064_DONE_FLAG_ADDR WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_095_064_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_095_064_DONE_FLAG_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_095_064_DONE_FLAG_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_127_096_DONE_FLAG_ADDR WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_127_096_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_127_096_DONE_FLAG_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_127_096_DONE_FLAG_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_159_128_DONE_FLAG_ADDR WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_159_128_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_159_128_DONE_FLAG_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_159_128_DONE_FLAG_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_191_160_DONE_FLAG_ADDR WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_191_160_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_191_160_DONE_FLAG_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_191_160_DONE_FLAG_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_223_192_DONE_FLAG_ADDR WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_223_192_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_223_192_DONE_FLAG_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_223_192_DONE_FLAG_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_255_224_DONE_FLAG_ADDR WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_255_224_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_255_224_DONE_FLAG_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_HW_DONE_FLAG_255_224_DONE_FLAG_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_031_000_DONE_FLAG_ADDR WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_031_000_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_031_000_DONE_FLAG_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_031_000_DONE_FLAG_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_063_032_DONE_FLAG_ADDR WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_063_032_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_063_032_DONE_FLAG_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_063_032_DONE_FLAG_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_095_064_DONE_FLAG_ADDR WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_095_064_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_095_064_DONE_FLAG_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_095_064_DONE_FLAG_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_127_096_DONE_FLAG_ADDR WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_127_096_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_127_096_DONE_FLAG_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_127_096_DONE_FLAG_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_159_128_DONE_FLAG_ADDR WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_159_128_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_159_128_DONE_FLAG_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_159_128_DONE_FLAG_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_191_160_DONE_FLAG_ADDR WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_191_160_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_191_160_DONE_FLAG_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_191_160_DONE_FLAG_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_223_192_DONE_FLAG_ADDR WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_223_192_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_223_192_DONE_FLAG_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_223_192_DONE_FLAG_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_255_224_DONE_FLAG_ADDR WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_255_224_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_255_224_DONE_FLAG_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_SW_DONE_FLAG_255_224_DONE_FLAG_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_031_000_INT_MASK_ADDR  WF_P1_WFDMA_TRINFO_TOP_INT_MASK_031_000_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_031_000_INT_MASK_MASK  0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_031_000_INT_MASK_SHFT  0u


#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_063_032_INT_MASK_ADDR  WF_P1_WFDMA_TRINFO_TOP_INT_MASK_063_032_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_063_032_INT_MASK_MASK  0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_063_032_INT_MASK_SHFT  0u


#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_095_064_INT_MASK_ADDR  WF_P1_WFDMA_TRINFO_TOP_INT_MASK_095_064_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_095_064_INT_MASK_MASK  0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_095_064_INT_MASK_SHFT  0u


#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_127_096_INT_MASK_ADDR  WF_P1_WFDMA_TRINFO_TOP_INT_MASK_127_096_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_127_096_INT_MASK_MASK  0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_127_096_INT_MASK_SHFT  0u


#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_159_128_INT_MASK_ADDR  WF_P1_WFDMA_TRINFO_TOP_INT_MASK_159_128_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_159_128_INT_MASK_MASK  0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_159_128_INT_MASK_SHFT  0u


#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_191_160_INT_MASK_ADDR  WF_P1_WFDMA_TRINFO_TOP_INT_MASK_191_160_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_191_160_INT_MASK_MASK  0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_191_160_INT_MASK_SHFT  0u


#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_223_192_INT_MASK_ADDR  WF_P1_WFDMA_TRINFO_TOP_INT_MASK_223_192_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_223_192_INT_MASK_MASK  0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_223_192_INT_MASK_SHFT  0u


#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_255_224_INT_MASK_ADDR  WF_P1_WFDMA_TRINFO_TOP_INT_MASK_255_224_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_255_224_INT_MASK_MASK  0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_INT_MASK_255_224_INT_MASK_SHFT  0u


#define WF_P1_WFDMA_TRINFO_TOP_CIDX_FET_CTRL_DLY_TIME_ADDR     WF_P1_WFDMA_TRINFO_TOP_CIDX_FET_CTRL_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_CIDX_FET_CTRL_DLY_TIME_MASK     0x00FF0000u                
#define WF_P1_WFDMA_TRINFO_TOP_CIDX_FET_CTRL_DLY_TIME_SHFT     16u
#define WF_P1_WFDMA_TRINFO_TOP_CIDX_FET_CTRL_RX_EN_ADDR        WF_P1_WFDMA_TRINFO_TOP_CIDX_FET_CTRL_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_CIDX_FET_CTRL_RX_EN_MASK        0x00000008u                
#define WF_P1_WFDMA_TRINFO_TOP_CIDX_FET_CTRL_RX_EN_SHFT        3u
#define WF_P1_WFDMA_TRINFO_TOP_CIDX_FET_CTRL_TX_EN_ADDR        WF_P1_WFDMA_TRINFO_TOP_CIDX_FET_CTRL_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_CIDX_FET_CTRL_TX_EN_MASK        0x00000004u                
#define WF_P1_WFDMA_TRINFO_TOP_CIDX_FET_CTRL_TX_EN_SHFT        2u
#define WF_P1_WFDMA_TRINFO_TOP_CIDX_FET_CTRL_MD_EN_ADDR        WF_P1_WFDMA_TRINFO_TOP_CIDX_FET_CTRL_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_CIDX_FET_CTRL_MD_EN_MASK        0x00000002u                
#define WF_P1_WFDMA_TRINFO_TOP_CIDX_FET_CTRL_MD_EN_SHFT        1u
#define WF_P1_WFDMA_TRINFO_TOP_CIDX_FET_CTRL_AP_EN_ADDR        WF_P1_WFDMA_TRINFO_TOP_CIDX_FET_CTRL_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_CIDX_FET_CTRL_AP_EN_MASK        0x00000001u                
#define WF_P1_WFDMA_TRINFO_TOP_CIDX_FET_CTRL_AP_EN_SHFT        0u


#define WF_P1_WFDMA_TRINFO_TOP_TX_CFET_REQ_CNT_ACK_CNT_ADDR    WF_P1_WFDMA_TRINFO_TOP_TX_CFET_REQ_CNT_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TX_CFET_REQ_CNT_ACK_CNT_MASK    0xFFFF0000u                
#define WF_P1_WFDMA_TRINFO_TOP_TX_CFET_REQ_CNT_ACK_CNT_SHFT    16u
#define WF_P1_WFDMA_TRINFO_TOP_TX_CFET_REQ_CNT_REQ_CNT_ADDR    WF_P1_WFDMA_TRINFO_TOP_TX_CFET_REQ_CNT_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_TX_CFET_REQ_CNT_REQ_CNT_MASK    0x0000FFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_TX_CFET_REQ_CNT_REQ_CNT_SHFT    0u


#define WF_P1_WFDMA_TRINFO_TOP_DRV_CFET_REQ_CNT_ACK_CNT_ADDR   WF_P1_WFDMA_TRINFO_TOP_DRV_CFET_REQ_CNT_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_DRV_CFET_REQ_CNT_ACK_CNT_MASK   0xFFFF0000u                
#define WF_P1_WFDMA_TRINFO_TOP_DRV_CFET_REQ_CNT_ACK_CNT_SHFT   16u
#define WF_P1_WFDMA_TRINFO_TOP_DRV_CFET_REQ_CNT_REQ_CNT_ADDR   WF_P1_WFDMA_TRINFO_TOP_DRV_CFET_REQ_CNT_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_DRV_CFET_REQ_CNT_REQ_CNT_MASK   0x0000FFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_DRV_CFET_REQ_CNT_REQ_CNT_SHFT   0u


#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_REQ_CNT_ACK_CNT_ADDR    WF_P1_WFDMA_TRINFO_TOP_RX_CFET_REQ_CNT_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_REQ_CNT_ACK_CNT_MASK    0xFFFF0000u                
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_REQ_CNT_ACK_CNT_SHFT    16u
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_REQ_CNT_REQ_CNT_ADDR    WF_P1_WFDMA_TRINFO_TOP_RX_CFET_REQ_CNT_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_REQ_CNT_REQ_CNT_MASK    0x0000FFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_REQ_CNT_REQ_CNT_SHFT    0u


#define WF_P1_WFDMA_TRINFO_TOP_AP_TRX_CIDX_ADDR_31_00_ADDR_ADDR WF_P1_WFDMA_TRINFO_TOP_AP_TRX_CIDX_ADDR_31_00_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_AP_TRX_CIDX_ADDR_31_00_ADDR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_AP_TRX_CIDX_ADDR_31_00_ADDR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_AP_TRX_CIDX_ADDR_63_32_ADDR_ADDR WF_P1_WFDMA_TRINFO_TOP_AP_TRX_CIDX_ADDR_63_32_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_AP_TRX_CIDX_ADDR_63_32_ADDR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_AP_TRX_CIDX_ADDR_63_32_ADDR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_MD_TRX_CIDX_ADDR_31_00_ADDR_ADDR WF_P1_WFDMA_TRINFO_TOP_MD_TRX_CIDX_ADDR_31_00_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_MD_TRX_CIDX_ADDR_31_00_ADDR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_MD_TRX_CIDX_ADDR_31_00_ADDR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_MD_TRX_CIDX_ADDR_63_32_ADDR_ADDR WF_P1_WFDMA_TRINFO_TOP_MD_TRX_CIDX_ADDR_63_32_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_MD_TRX_CIDX_ADDR_63_32_ADDR_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_MD_TRX_CIDX_ADDR_63_32_ADDR_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0001_TH_01_ADDR      WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0001_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0001_TH_01_MASK      0x0FFF0000u                
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0001_TH_01_SHFT      16u
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0001_TH_00_ADDR      WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0001_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0001_TH_00_MASK      0x00000FFFu                
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0001_TH_00_SHFT      0u


#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0203_TH_03_ADDR      WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0203_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0203_TH_03_MASK      0x0FFF0000u                
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0203_TH_03_SHFT      16u
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0203_TH_02_ADDR      WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0203_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0203_TH_02_MASK      0x00000FFFu                
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0203_TH_02_SHFT      0u


#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0405_TH_05_ADDR      WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0405_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0405_TH_05_MASK      0x0FFF0000u                
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0405_TH_05_SHFT      16u
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0405_TH_04_ADDR      WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0405_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0405_TH_04_MASK      0x00000FFFu                
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0405_TH_04_SHFT      0u


#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0607_TH_07_ADDR      WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0607_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0607_TH_07_MASK      0x0FFF0000u                
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0607_TH_07_SHFT      16u
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0607_TH_06_ADDR      WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0607_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0607_TH_06_MASK      0x00000FFFu                
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0607_TH_06_SHFT      0u


#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0809_TH_09_ADDR      WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0809_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0809_TH_09_MASK      0x0FFF0000u                
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0809_TH_09_SHFT      16u
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0809_TH_08_ADDR      WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0809_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0809_TH_08_MASK      0x00000FFFu                
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_0809_TH_08_SHFT      0u


#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_1011_TH_11_ADDR      WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_1011_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_1011_TH_11_MASK      0x0FFF0000u                
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_1011_TH_11_SHFT      16u
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_1011_TH_10_ADDR      WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_1011_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_1011_TH_10_MASK      0x00000FFFu                
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_1011_TH_10_SHFT      0u


#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_1213_TH_13_ADDR      WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_1213_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_1213_TH_13_MASK      0x0FFF0000u                
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_1213_TH_13_SHFT      16u
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_1213_TH_12_ADDR      WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_1213_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_1213_TH_12_MASK      0x00000FFFu                
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_1213_TH_12_SHFT      0u


#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_1415_TH_15_ADDR      WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_1415_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_1415_TH_15_MASK      0x0FFF0000u                
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_1415_TH_15_SHFT      16u
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_1415_TH_14_ADDR      WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_1415_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_1415_TH_14_MASK      0x00000FFFu                
#define WF_P1_WFDMA_TRINFO_TOP_RX_CFET_TH_1415_TH_14_SHFT      0u


#define WF_P1_WFDMA_TRINFO_TOP_DEBUG_FLAG_CTRL_SEL_ADDR        WF_P1_WFDMA_TRINFO_TOP_DEBUG_FLAG_CTRL_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_DEBUG_FLAG_CTRL_SEL_MASK        0x000000FFu                
#define WF_P1_WFDMA_TRINFO_TOP_DEBUG_FLAG_CTRL_SEL_SHFT        0u


#define WF_P1_WFDMA_TRINFO_TOP_DEBUG_FLAG_OUTPUT_DEBUG_FLAG_ADDR WF_P1_WFDMA_TRINFO_TOP_DEBUG_FLAG_OUTPUT_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_DEBUG_FLAG_OUTPUT_DEBUG_FLAG_MASK 0xFFFFFFFFu                
#define WF_P1_WFDMA_TRINFO_TOP_DEBUG_FLAG_OUTPUT_DEBUG_FLAG_SHFT 0u


#define WF_P1_WFDMA_TRINFO_TOP_SW_RST_SW_RST_ADDR              WF_P1_WFDMA_TRINFO_TOP_SW_RST_ADDR
#define WF_P1_WFDMA_TRINFO_TOP_SW_RST_SW_RST_MASK              0x00000001u                
#define WF_P1_WFDMA_TRINFO_TOP_SW_RST_SW_RST_SHFT              0u

#ifdef __cplusplus
}
#endif

#endif // __WF_P1_WFDMA_TRINFO_TOP_REGS_H__
