[返回主页面](../README.md)

## 特权体系结构

### 为什么需要分层
- 需要一些管理、保护共享资源和隔离实现细节的方法，于是将软件栈进行了清晰的分层。

|软件层级|与谁通信|通过什么通信|
|:-:|:-:|:-:|
|应用程序|AEE (**A**pplication **E**xecution **E**nvironment 应用程序执行环境)|ABI (**A**pplication **B**inary **I**nterface 应用程序二进制接口)|
|操作系统|SEE (**S**upervisor **E**xecution **E**nvironment 监管者执行环境)|SBI (**S**upervisor **B**inary **I**nterface 监管者二进制接口)|
|超级监管程序|HEE (**H**ypervisor **E**xecution **E**nvironment 超级监管者执行环境)|HBI (**H**ypervisor **B**inary **I**nterface 超级监管者二进制接口)|

> 以上名词翻译仅供参考。

- ABI 应用程序二进制接口，包含 user-level ISA 和一组用于与 AEE 互动的 ABI 调用 (ABI calls)。传统的操作系统中 AEE 是由 OS 提供的。
- SBI Supervisor 二进制接口，与 Supervisor 执行环境交互（SEE）。SBI 包括 user-level ISA 和 supervisor-level ISA，以及一组 SBI 功能调用（SBI function calls）。SEE 既可以是低端硬件平台上的简单 boot loader 和 BIOS-style IO 系统，也可以是高端服务器上由 hypervisor 提供的虚拟机，亦或者是架构模拟环境中主机操作系统上的轻型转换层（thin translation layer）。
- HBI Hypervisor 二进制接口，Hypervisor 上可以支持多个多程序OS。其中每个 OS 通过 SBI 与 hypervisor 通信，SEE 由 hypervisor 提供。hypervisor 通过 hypervisor 二进制接口（HBI）与 hypervisor 执行环境（HEE）通信，以对 hypervisor 隔离硬件平台的细节。

> RISC-V ISA的硬件实现通常还需要特权ISA之外的额外功能，以用于支持各种执行环境（AEE，SEE或HEE）。

### 特权级别
RISC-V 将
- RISC-V 硬件线程 hart（**har**dware **t**hread）由一或多个 CSRs（**C**ontrol and **s**tatus **r**egisters）编码决定了其运行的权级模式。目前已经定义了三个权级，如下表所示：

|级别|编码|名称|缩写|
|:-:|:-:|:-:|:-:|
|0|00|用户(**U**ser)/应用(Application)权级|U|
|1|01|监管者(**S**upervisor)|S|
|2|10|保留||
|3|11|机器权级(**M**achine)|M|

> 在具体的硬件实现中，至少需要实现 Machine 模式，其它两种模式根据硬件功能进行组合。
> |配置|实现模式|安全保障|内存保护|其它|
> |:-:|:-:|:-:|:-:|:-:|
> |无保护的嵌入式硬件|M|需要所有程序可信|无|
> |带保护的嵌入式硬件|M + U|需要应用程序可信|硬件内存保护|
> |可运行类 Unix 操作系统的硬件|M + S + U|需要操作系统可信|虚拟内存 + 读写运行保护|
> |可运行云端操作系统的硬件|M + [V](S + U)|需要超级监管程序可信|2 级虚拟内存 + 读写运行保护|

- machine-level（M-mode）权级最高，也是 RISC-V 硬件必须实现的一个权级。在 M-mode 下运行的代码对硬件有完全的控制权。M-mode 可用于管理 RISC-V 上的安全执行环境（secure execution environment）。user-mode（U-mode）和supervisor-mode（S-mode）则分别用于传统应用程序以及操作系统。

- 每个权级都各有一组特权 ISA 的核心扩展，以及相关可选扩展和变体。例如，由 machine-mode 支持的一个关于内存保护的可选标准扩展。同样，也可通过扩展 supervisor-mode 来支持 type-2 hypervisor。
  - 共有的指令
    - ECALL  产生当前模式的 ecall 异常
    - EBREAK  产生断点异常
    - FENCE[.I]  同步更新到内存
	- \<x>RET  从指定模式的 trap 中返回
      - MRET  M-mode 是必须实现的
      - SRET  实现了 S-mode 才提供此指令
	  - URET  实现了 U-mode 才提供此指令
  - S-mode (+ M-mode)
    - SFENCE.VMA  同步更新到隐式获取的内存
  - M-mode
    - WFI  暂停当前硬件线程直到有中断需要处理

- CSRs 有自己的地址空间。
	- 每一个 hart 都有自己独立的 4K CSRs 集（每种模式占 1K）。
	- CSRs 需要通过专门的操作才能访问。
	- CSRs 对模式敏感，只能在恰当的或更高特权模式才能获取，在更低特权模式下访问将会产生 trap。

- hart 通常在 U-mode 下运行应用程序代码，直到遇到某些 trap（如 supervisor call 或者 timer interrupt）而迫使其切换至 trap handler（trap handler 通常在更高权级运行）。然后 hart 将运行 trap handler，并最终在造成 trap 的原指令 上/后 以 U-mode 恢复执行（resume execution）。
会提高权级的 trap 被称之为 vertical trap（垂直陷阱），而保持相同权级的 trap 则称之为 horizontal trap（水平陷阱）。RISC-V 提供了能灵活路由到各个不同权级层的 trap。

> 也可以用 vertical trap来实现 horizontal trap，只要将控制返回给特权模式更低的 horizontal trap handler。

#### 调试模式
- 在特权级的具体实现中还可以包含一个 debug mode，以支持片外调试/测试。debug mode（D-mode）可被看作为一个额外的特权模式，它的权限甚至比 M-mode 还多。分离出的 debug specification 中描述了debug mode 下 RISC-V hart 的操作。debug mode 保留了一些 CSR 地址，这些地址只能在 D mode 下访问，此外也可以在平台上保留一些物理地址空间。


[下一条：机器模式、用户模式、监管者模式](20230406.md)
