 2
行政院國家科學委員會專題研究計畫成果報告 
高共面度雙層無鉛銅導柱凸塊之製造方法 
Fabrication on high coplanarity of double-layer plating-based  
lead-free copper pillar 
 
計畫編號：NSC 97-2221-E-027-053 
執行期限：97 年 08 月 01 日至 98 年 07 月 31 日 
主持人：施勝雄 國立台北科技大學機電整合研究所 
計畫參與人員：許后竣  趙本善 
 
一、中文摘要 
 
 本研究乃一種使用電鍍製程配合研磨技術製
作均勻多層的覆晶凸塊；利用半導體製程中的多層
微影技術，可於基材上定義出不同形狀與大小的覆
晶凸塊結構；再利用曝光對準的技術，即可沈積多
層次的光阻結構；電鍍製程可將特定的金屬材料沈
積在微影製程定義的範圍內；研磨製程可將受電鍍
參數影響高度不一的覆晶凸塊結構平坦化，研磨平
坦後的第一層覆晶凸塊結構上可再沈積另一層高
度材料不同的覆晶凸塊結構；並利用相同的研磨方
式再將覆晶凸塊表面均一化；經過回銲製程後，即
可於基材上得到一共面度良好的多層電鍍覆晶凸
塊；非常適用於高階三維多層次的電子封裝。 
 
關鍵詞：銅導柱凸塊、微電鑄、研磨 
 
Abstract 
 
This study is characteristic of combining an 
electroplating process with a polishing process to 
uniformly fabricate multi-layer flip chip solder bumps. 
All kinds of flip chip solder bumps with varied shapes 
and sizes are able to be defined by using multi-layer 
photolithography process commonly utilized in the 
semiconductor processes. After that, use both 
exposure and alignment procedures to accurately 
define multi-layer photoresist’s patterns on the 
substrate. Some designated metallic materials are then 
plated on those well-defined patterns completed 
during the last photolithography process by means of 
an electroplating process. A polishing follows the 
electroplating to level the rugged solder bumps, 
resulted from the impact on the certain changeable 
and inevitable plating parameters. The first layer of 
evenly polished flip chip solder bumps could be used 
as a base to continuously fabricate another separate 
flip chip solder bumps that may have different 
materials as well as heights from the first one. 
Similarly, the second upper layer of flip chip solder 
bumps is capable of being uniformly polished 
employing the same polishing mechanism as the first 
one. High planarity of multi-layer plating-based flip 
chip solder bumps suitable to be used in the high-end 
and advanced three-dimensional electronic packaging 
will be achieved after finishing the final reflow 
process.   
 
Keywords : Copper Pillar Bump, 
Micro-electroplating, Polishing 
 
二、緣由與目的 
台灣的電子封裝產業已有近 40 年的發展歷
史，目前 IC 封裝產能亦居世界第 1 位，近年來更
以平均 40%的複合成長率快速發展。隨著半導體產
業技術的發展，不僅將 IC 的面積日益縮小、單位
容量明顯增加，並且功能整合程度也大幅提高，以
致對 IC 封裝之高腳數、薄型化、低溫化等技術需
求也明顯提高，因而帶動國內覆晶封裝(FC)及晶圓
級封裝(CSP)等封裝技術的加速發展 [1]。 
Flip-Chip 技術應用的成長與普及化是因為其
具有高 I/O 密度、連接線短、低電感、高頻雜訊
 4
三、文獻回顧 
美國專利 US 5162257[11]，不同形狀凸塊的堆
疊(圖一)。在其 Pad 上，使用兩個步驟沈積了兩層
不同形狀與不同厚度的凸塊結構。這種雙層的凸塊
結構，雖然可以廣泛的應用在各種多層次的三維高
性能封裝。然而，這種使用微細電鍍的加工製程，
由於之前提過的一些電鍍參數的影響，因而使得凸
塊的共面度較一般使用網板印刷要來得差。而雙層
結構更會累積凸塊不均度的誤差，造成共面度要比
單層凸塊差。因而，本篇專利並未提出任何提高凸
塊共面度改善的方式，純粹只是製造雙層的凸塊結
構。可以預期的是，凸塊回銲後，整個平面 Solder 
Ball 的共面度勢必和電鍍完之後一樣的差。如此將
會造成有些 Pad 無法和 Solder Ball 準確的接觸，大
大的降低封裝的良率。 
 
圖一 不同形狀雙層凸塊堆疊示意圖[11] 
    美國專利 US 6348401 B1[12]，凸塊共面度改
善的製程方式(圖二、圖三)。其製作方式主要先在
Pad 上，沈積一層厚度較薄的導電 UBM 層。然後
再使用電鍍的方式沈積第一層凸塊金屬，但是沈積
金屬的高度不超過光阻的厚度，大約為光阻結構的
1/2。之後再用印刷的方式，沈積第二層相同的金
屬。利用印刷擠壓的方式，可以將整個結構填到與
光阻齊平的高度，再將多餘的金屬刮除。去除光阻
之後即可得到相同高度的凸塊結構，最後再進行回
銲的製程。此法，利用兩階段的的製程方式包含電
鍍與印刷的方式，增添了凸塊製作的成本。另外，
如何將凸塊金屬液態化，並均勻的刮除乾淨也是不
易。最重要的是，兩段式接合的接合方式，中間接
觸的介面層，亦受到污染以及空氣氣泡的影響，增
加凸塊內材料的缺陷，如氣孔與空隙，而影響其凸
塊回銲後的機械相關性質，進而影響封裝接合的可
靠度。 
 
圖二 第一層電鍍金屬沈積示意圖[12] 
 
圖三 第二層網印金屬沈積及回銲示意圖[12] 
    美國專利 US 6975016 B2[13]，改善凸塊共面
度的製程方式(圖四、圖五)。本篇專利利用一彈性
可充氣式的不鏽鋼容器，在此一不鏽鋼容器的上方
具有一高壓充氣氣體的入口，可將一些高壓的氣體
充入此一不鏽鋼的容器內。另外在不鏽鋼容器的底
部，鍍上一層具有高度彈性，可依照凸塊不同高低
形狀變形的薄膜。利用高壓氣體和此一彈性薄膜的
擠壓，可確保不同高度的凸塊和另外一塊基板可以
確實的接合。此法，由於使用高壓氣體，若高壓氣
體控制不當會造成基材以及晶片的破裂。而事先在
不鏽鋼薄膜上鍍上一層彈性的薄膜亦提高了製程
的困難度。因為要使用簡易的濺鍍或蒸鍍的製程要
鍍上彈性體的材料，實屬不易。況且此一彈性體的
彈性係數和薄膜的厚度，都會影響封裝施力的大
小。如果不鏽鋼容器和此一彈性體，若熱膨脹係數
相差太大，容易在接觸的介面處產生應力，而造成
接合面產生 Debonding 現象。針對每一批生產的凸
塊共面度都不同，若利用此種製程方式，必須時常
調整通入氣壓的力量大小，甚至是彈性體的厚度與
 6
    雙層銅導柱凸塊製造流程，主要包含 UBM 的
濺鍍、第一層厚膜光阻的塗佈、第一層曝光與顯
影、電鍍第一層銅凸塊、第一層銅凸塊研磨、第二
層厚膜光阻的塗佈、第二層曝光與顯影、電鍍第二
層 Solder 凸塊、第二層銅 Solder 凸塊研磨、光阻去
除、UBM 去除等步驟，如(圖八)所示。 
 
圖八 本計畫雙層銅導柱製作流程圖 
步驟一：在基材上濺鍍或蒸鍍 Cr 200 □ 及銅 Cu 
2000 □ 的兩層金屬作為晶種層(UBM 
Layers)。 
步驟二：旋塗第一層厚膜光阻。 
步驟三：利用軟烤、曝光顯影以及硬烤，定義出第
一層銅導柱欲電鑄的圖案。 
步驟四：電鑄第一層銅導柱。 
步驟五：利用研磨製程將電鑄後第一層銅導柱表面
平坦化。 
步驟六：再平坦化之第一層銅導柱上旋塗第二層厚 
        膜光阻。 
步驟七：利用軟烤、曝光顯影以及硬烤，定義出第
二層無鉛銲錫凸塊欲電鑄的圖案。 
步驟八：電鑄第二層無鉛銲錫凸塊。 
步驟九：利用研磨製程將電鑄後第二層無鉛銲錫凸
塊表面平坦化。 
步驟十：利用丙酮、去光阻劑將第一層厚膜光阻、
第二層厚膜光阻。 
步驟十一：蝕刻晶種層(UBM) ，將多餘的鉻(Cr)
及銅(Cu)晶種層(UBM)去除。 
步驟十二：利用迴銲製程將銅導柱凸塊上的第二層  
         無鉛銲錫凸塊迴銲成為球狀。 
 
五、結果與討論 
5.1 電鑄金屬沉積結果 
    本實驗採用掛鍍式鍍槽作為微結構之電鑄設
備。雖然湧泉式(Fountain Type)有較佳自動化生產
功能，但掛鍍式較利於電鑄過程中微結構生成之觀
察，故選用之。本次驗所採用的電鍍液為昇宏理化
公司所提供之 Sn60Pb40 的鍍液及硫酸銅鍍液，其
沉積率在 1ASD 100%陽極效率時分別為 0.5um/min
及 0.4um/min。 
5.2 研磨參數選擇 
   本實驗使用 SPEEDFAM 15BTW 型單面研磨
機，如(圖九)所示。其為目前所有的平面加工中，
可達到最佳精度表現的唯一加工方法，操作者可以
簡單的操作流程，搭配上加工的原理與實務經驗，
即可加工出絕佳的平坦度與面粗度品質。其參數選
擇如(表一)所示: 
 
圖九  15BTW 型研磨機 
表一  本實驗研磨使用相關參數表 
 
 8
六、結論與未來展望 
    本計劃研究成果顯示，在一 4 吋的晶圓上其
均勻度可控制在 2.17％以內。相對於各廠商的
wafer level 均勻度皆約在 10％左右。與其比較之結
果，在目前屬於大幅領先的地位，相信應擁有相當
良好的市場利基。為來將再製作出深寬比達 4：1，
WIU 小於 4 %的銅導柱凸塊。 
 
七、成果自評 
    目前本計劃執行至今，已申請中華民國、美國
與日本專利各 1 件。並已在國際發表刊 1 篇，論文
2 篇。此外，回顧相關廠商技術資料比較，本計劃
執行成果，目前技術已處於世界領先地位。相性對
於國內封測產業有極大助益。  
 
八、成果發表 
國際期刊 
1. Hou-Jun Hsu, Jung-Tang Huang, Pen-Shan Chao, 
Sheng-Hsiung Shin, “Surface Modification on 
Plating-Based Cu/Sn/0.7Cu Lead-Free Copper 
Pillars by Using Polishing”, Microelectronic 
Engineering, Volume: 85, Issue: 7, July, 2008, 
pp. 1595-1601, (SCI,EI 2007 Impact Factor: 
1.503*) 
國際論文 
1. Hou-Jun Hsu, Jung-Tang Huang, Pen-Shan Chao, 
Sheng-Hsiung Shih, “A Novel Process for 
Fabricating Ultra-High Coplanarity in 
Electroplating Copper Pillar Bump”, 
International Conference on Electronics 
Packaging 2008 (ICEP2008), pp.285-290, June 
10-12, 2008, Tokyo, Japan. 
2. Hou-Jun Hsu, Jung-Tang Huang, Kuo-Yu Lee, 
Rung-Gen Wu, Ting-Chiang Tsai, “A Novel 
High Coplanarity Lead Free Copper Pillar Bump 
Fabrication Process”, The 2009 IEEE 
International Interconnect Technology 
Conference (IITC 2009), pp.169-170, June 1-3, 
2009, Sapporo, Japan. 
專利 
1. 黃榮堂，趙本善，許后竣，“共平面均勻度之
多層電鍍覆晶凸塊於三維封裝中之控制製造
方法 /Controllable Method for Manufacturing 
Uniform Planarity of Plating-based Solder 
Bumps on Multi-Layer Flip Chip Used in the 
Three-Dimensional Packaging” ， 申 請 案
號:095104212，公告號:200731430，2006/02/08. 
2. Jung-Tang Huang, Pen-Shan Chao, Hou-Jun Hsu, 
“Method of Fabrication on High Coplanarity of 
Copper Pillar for Flip Chip Packaging 
Application”, Publication number: US 
20070184579 A1, August 9, 2007. 
3. 黃榮堂，趙本善，許后竣，“均ㄧな共平面性
を有する多層フリップチップバンプの高さ
を制御する方法及び關聯裝置 ”, 特開 : 
JP2007214571 (A), 2007/08/23. 
 
九、參考文獻 
1. Shen-Bao Tzeng, “ The development of 
Taiwan’s IC packaging and testing and the 
competition of their industry base ”, 
IMAPS-Taiwan 2005 International Symposium, 
pp.1-17, 2005 
2. Mu-Seob Shin, “ Microstucture 
Characaterization of Sn-Ag Solder Joints 
Between Stud Bumps and Metal Pads ”, Journal 
of Electronic Materials, pp.1448-1454, 2003. 
3. Guo-wei Xiao, Philip C.H. Chan, Annete Teng, 
Jian Cai, Matthew M.F. yuen, “ Stud on Failure 
Mode of Solder Bump Fabricated Using 
Eutectic Solder Electroplating Process ”, 2000 
Intl Symp on Electronic Materials & Packaging, 
pp. 18-26, 2000. 
4. S. Lee, Y. X., Guo, C. K. Ong, 
“Electromigration Effect on Cu-pillar(Sn) 
Bumps”, IEEE Electronics Packaging 
Technology Conference, pp. 135~139, 2005. 
5. P. A. Totta and R. P. Sopher, “SLT Device 
Metallurgy and its Monolithic Extension”, IBM 
J. Research Devel., pp. 226-237, 1969. 
6. P. Elenius, “Flex on Cap-Solder Paste 
Bumping”, 3rd International Symposium and 
Exhibition on Advanced Packaging Materials, 
Processes, Properties and Interfaces, 1997. 
7. T. D. Dudderar, et al., “AT&T Surface uMount 
Assembly: A New Technology for the Large 
Volume Fabrication of Cost Effective Flip Chip 
MCMs”, International Journal of Microcircuits 
and Electronic Packaging, Vol. 17, No. 4, pp. 
361-368, 1994. 
8. D. Patterson, P. Elenius and J. Leal, “Wafer 
Bumping Technologies-A Comparative 
Analysis of Solder deposition process and 
Considerations”, INTERPack’97, EEP-Vol. 
19-1, Advances in Electronic Packaging, pp. 
337-351, 1997. 
9. Jerry Jordan, “Gold Stud Bump in Flip-Chip 
Applications”, International Electronics 
Manufacturing Technology (IEMT) Symposium, 
p. 113, 2002. 
