module check_overflow(out_data, out_reg, in_data, in_reg, overflow, is_add_rtype, is_sub_rtype, is_add_i);
	output[31:0] out_data;
	output[4:0] out_reg;
	input[31:0] in_data;
	input[4:0] in_reg;
	input overflow, is_add_rtpe, is_sub_rtype, is_add_i;
	
	
	wire[31:0] w1, w2;
	
	mux_32bit m1 (w1, is_add_rtpe, in_data, 32'd1);
	mux_32bit m2 (w2, is_add_i, w1, 32'd2);
	mux_32bit m2 (out_data, is_sub_rtype, w2, 32'd3);
	
	wire w3, w4;
	
	or o1 (w3, is_add_rtpe, is_sub_rtype, is_add_i);
	and a1 (w4, w3, overflow);

	assign out_reg = w4 ? 5'd30 : in_reg;
	
	
endmodule 