0.7
2020.2
Oct 14 2022
05:20:55
E:/project/xilinx/ALU_registerheap/ALU_registerheap.sim/sim_1/behav/xsim/glbl.v,1665704903,verilog,,,,glbl,,,,,,,,
E:/project/xilinx/ALU_registerheap/ALU_registerheap.srcs/sim_1/new/test_arrayD.v,1746642606,verilog,,,,test_arrayD,,,,,,,,
E:/project/xilinx/ALU_registerheap/ALU_registerheap.srcs/sources_1/new/arrayD.v,1746642606,verilog,,E:/project/xilinx/ALU_registerheap/ALU_registerheap.srcs/sources_1/new/edge_D.v,,arrayD,,,,,,,,
E:/project/xilinx/ALU_registerheap/ALU_registerheap.srcs/sources_1/new/edge_D.v,1746641908,verilog,,E:/project/xilinx/ALU_registerheap/ALU_registerheap.srcs/sim_1/new/test_arrayD.v,,edge_D,,,,,,,,
