基础逻辑电路
==============

原力觉醒
***************

    :: 

        通路与断路。

    .. image:: ../_static/图灵完备/基础逻辑电路/原力觉醒.png
        :alt: 原力觉醒
        :align: center

与非门（NAND）
***************

    :: 

        与非门，相当于‘非’‘与门’，可以理解为与与门相反。

    .. image:: ../_static/图灵完备/基础逻辑电路/与非门（NAND）.png
        :alt: 与非门（NAND）
        :align: center

非门（NOT）
***************

    :: 

        与非门的两路信号相同，输入为真输出否，反之则为真，故为非门。

    .. image:: ../_static/图灵完备/基础逻辑电路/非门（NOT）.png
        :alt: 非门（NOT）
        :align: center

与门（AND）
***************

    :: 

        与非门，相当于‘非’‘与门’，再加上一个非门，‘非’‘非’相消得与门。

    .. image:: ../_static/图灵完备/基础逻辑电路/与门（AND）.png
        :alt: 与门（AND）
        :align: center

或非门（NOR）
***************

    :: 

        或非门，相当于‘非’‘或门’，可以理解为与或门相反。

        对于一个与非门，取反输入端，能够使原本全真为否，其它为真的局面变成全否为否，其它为真的局面。

        对与非门的输出取反，则得到所需的全否为真，其它为否的局面。

    .. image:: ../_static/图灵完备/基础逻辑电路/或非门（NOR）.png
        :alt: 或非门（NOR）
        :align: center

或门（OR）
***************

    :: 

        或非门，相当于‘非’‘或门’，去掉后面的取反即可。

    .. image:: ../_static/图灵完备/基础逻辑电路/或门（OR）.png
        :alt: 或门（OR）
        :align: center

高电平
***************

    .. image:: ../_static/图灵完备/基础逻辑电路/高电平.png
        :alt: 高电平
        :align: center

第二刻
***************

    ::

        使用与门让其满足条件。

    .. image:: ../_static/图灵完备/基础逻辑电路/第二刻.png
        :alt: 第二刻
        :align: center

异或门（XOR）
********************

    ::

        使用或门判断是否有真，使用与非门判断是否全真。
        与门整合结果即可。

    .. image:: ../_static/图灵完备/基础逻辑电路/异或门（XOR）.png
        :alt: 异或门（XOR）
        :align: center

三路或门
==========

    .. image:: ../_static/图灵完备/基础逻辑电路/三路或门.png
        :alt: 三路或门
        :align: center

三路与门
==========

    .. image:: ../_static/图灵完备/基础逻辑电路/三路与门.png
        :alt: 三路与门
        :align: center

同或门（XNOR）
=================

    ::

        异或门取反即可。

    .. image:: ../_static/图灵完备/基础逻辑电路/同或门（XNOR）.png
        :alt: 同或门（XNOR）
        :align: center