# Basys 3 FPGA Verilog Projects

Welcome to the Basys 3 FPGA Verilog Projects repository. This repository contains various Verilog projects for the Basys 3 FPGA board. Below is a list of project folders:

1. [sources](./sources): Verilog sources for the different projects.

2. [Ejemplo_0](./Ejemplo_0): Ejemplos hechos en clase.

3. [Ejemplo_1](./Ejemplo_1): Ejemplos hechos en clase.

4. [Ejemplo_2](./Ejemplo_2): Ejemplos hechos en clase.

5. [Ej_7Seg](./Ej_7Seg): Ejemplo of multiplexación of 4 displays 7-segmentos.

6. [Alu_test](./Alu_test): Pruebas para el trabajo práctico de la ALU.

Feel free to explore each folder for specific project details, source code, and documentation.
