# Computer-Organization-Experiments

计组试验一共包含了9次project（从P0到P8），本人完成了从P0到P7课下作业和课上实践的所有内容。

P0：熟悉工具Logisim，了解模块以及状态机

（课下作业：搭建CRC校验码计算电路，ALU, GRF，正则表达式匹配；课上实验：Logisim完成部件及FSM设计 ）

P1：初识Verilog，并能够在ISE上编写testbench和仿真测试

（课下作业：实现splitter, ALU,EXT，格雷码计数器，合法表达式识别；课上实验：Verilog-HDL完成部件及FSM设计）

P2：了解MIPS汇编语言，能够编写汇编程序

（课下作业：实现矩阵乘法、回文串判断、卷积运算；课上实验：编程题）

P3：用Logisim“画出”支持8条指令的单周期CPU设计；课上测试：新增指令

P4：用Verilog开发完成支持10条指令的单周期CPU设计；课上测试：新增指令

P5：用Verilog开发完成支持10条指令的流水线CPU设计 ；课上测试：新增指令

P6：用Verilog开发完成支持30条指令的流水线CPU设计；课上测试：新增指令

P7：用Verilog完成微型MIPS系统设计，开发简单I/O，验证中断
