<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:33:51.3351</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.12.16</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7020149</applicationNumber><claimCount>16</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>도메인 지향 마스킹을 사용하는 효율적이고 안전한 데이터 핸들링</inventionTitle><inventionTitleEng>EFFICIENT AND SECURE DATA HANDLING USING DOMAIN-ORIENTED MASKING</inventionTitleEng><openDate>2024.07.18</openDate><openNumber>10-2024-0112307</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.06.17</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.06.17</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H04L 9/06</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2022.01.01)</ipcDate><ipcNumber>H04L 9/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 문헌은 도메인 지향 마스킹(domain oriented masking)을 사용하는 효율적이고 안전한 데이터 핸들링을 위한 기법들, 장치들, 및 시스템들을 개시한다. 양태들에서, 도메인 지향 마스킹을 사용하는 효율적이고 안전한 데이터 핸들링은 집적 회로(integrated circuit, IC)의 부분들 사이에서 회로 자원들(예를 들어, 플립 플롭들, 데이터)이 공유될 수 있게 한다. 구체적으로, 갈르와 필드(Galois Field, GF) 승산기의 입력 레지스터와 고급 암호화 표준 치환 박스(Substitution Box)(S-박스)의 스테이지 내의 파이프라인 레지스터는 단일 플립 플롭을 공유하는 것으로서 구현될 수 있다. 일부 IC들은 입력이 업데이트될 때마다 랜덤성(randomness)이 제공되는 다수의 GF 승산기들을 포함하는 다수의 S-박스들을 이용할 수 있다. 이러한 경우에서, 엔트로피 생성 회로부에 대한 필요성을 제한하기 위해 제1 S-박스의 이전 스테이지로부터의 출력이 제2 S-박스의 후속 스테이지에 랜덤성으로서 제공될 수 있다. 이러한 방식으로, 도메인 지향 마스킹을 사용하는 효율적이고 안전한 데이터 핸들링은 보안에 영향을 미치지 않으면서 회로 비용 및 회로 면적을 감소시킬 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.06.22</internationOpenDate><internationOpenNumber>WO2023115022</internationOpenNumber><internationalApplicationDate>2022.12.16</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/081844</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 고급 암호화 표준(advanced encryption standard) 치환 박스(substitution box)를 포함하는 집적 회로로서,제1 스테이지를 포함하며, 상기 제1 스테이지는: 마스킹된 갈르와 필드 승산기(Galois field multiplier); 상기 마스킹된 갈르와 필드 승산기에 대한 적어도 두 개의 입력 레지스터들; 상기 고급 암호화 표준 치환 박스의 상기 제1 스테이지로부터 제2 스테이지로의 적어도 두 개의 파이프라인 레지스터들; 상기 마스킹된 갈르와 필드 승산기에 대한 상기 적어도 두 개의 입력 레지스터들 중 제1 입력 레지스터, 및 상기 제1 스테이지로부터 상기 제2 스테이지로의 상기 적어도 두 개의 파이프라인 레지스터들 중 제1 파이프라인 레지스터를 포함하는 레지스터들의 제1 쌍에 대해 동작하도록 구성된 제1 플립 플롭; 및 상기 적어도 두 개의 입력 레지스터들 중 제2 입력 레지스터 및 상기 적어도 두 개의 파이프라인 레지스터들 중 제2 파이프라인 레지스터를 포함하는 레지스터들의 제2 쌍에 대해 동작하도록 구성된 제2 플립 플롭을 포함하는, 집적 회로.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 마스킹된 갈르와 필드 승산기에 대한 적어도 두 개의 입력 레지스터들은 네 개의 입력 레지스터들을 포함하고; 그리고상기 고급 암호화 표준 치환 박스의 상기 제1 스테이지로부터 상기 제2 스테이지로의 상기 적어도 두 개의 파이프라인 레지스터들은 네 개의 파이프라인 레지스터들을 포함하는 것인, 집적 회로.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 제1 스테이지는:상기 마스킹된 갈르와 필드 승산기에 대한 상기 적어도 두 개의 입력 레지스터들 중 제3 입력 레지스터, 및 상기 제1 스테이지로부터 상기 제2 스테이지로의 상기 적어도 두 개의 파이프라인 레지스터들 중 제3 파이프라인 레지스터를 포함하는 제3 레지스터들의 쌍에 대해 동작하도록 구성된 제3 플립 플롭; 및상기 마스킹된 갈르와 필드 승산기에 대한 상기 적어도 두 개의 입력 레지스터들 중 제4 입력 레지스터, 및 상기 제1 스테이지로부터 상기 제2 스테이지로의 상기 적어도 두 개의 파이프라인 레지스터들 중 제4 파이프라인 레지스터를 포함하는 제4 레지스터들의 쌍에 대해 동작하도록 구성된 제4 플립 플롭을 더 포함하는 것인, 집적 회로.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 마스킹된 갈르와 필드 승산기는 제1 마스킹된 갈르와 필드 승산기이고; 그리고상기 고급 암호화 표준 치환 박스는: 상기 제2 스테이지를 더 포함하며, 상기 제2 스테이지는:  제2 마스킹된 갈르와 필드 승산기;  상기 제2 마스킹된 갈르와 필드 승산기에 대한 적어도 두 개의 입력 레지스터들;  상기 고급 암호화 표준 치환 박스의 상기 제2 스테이지로부터 제3 스테이지로의 적어도 두 개의 파이프라인 레지스터들;  상기 제2 마스킹된 갈르와 필드 승산기에 대한 상기 적어도 두 개의 입력 레지스터들 중 제3 입력 레지스터, 및 상기 제2 스테이지로부터 상기 제3 스테이지로의 상기 적어도 두 개의 파이프라인 레지스터들 중 제3 파이프라인 레지스터를 포함하는 제3 레지스터들의 쌍에 대해 동작하도록 구성된 제3 플립 플롭; 및  상기 제2 마스킹된 갈르와 필드 승산기에 대한 상기 적어도 두 개의 입력 레지스터들 중 제4 입력 레지스터, 및 상기 제2 스테이지로부터 상기 제3 스테이지로의 상기 적어도 두 개의 파이프라인 레지스터들 중 제4 파이프라인 레지스터를 포함하는 제4 레지스터들의 쌍에 대해 동작하도록 구성된 제4 플립 플롭을 포함하는 것인, 집적 회로.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 제2 마스킹된 갈르와 필드 승산기에 대한 적어도 두 개의 입력 레지스터들은 네 개의 입력 레지스터들을 포함하고; 그리고상기 고급 암호화 표준 치환 박스의 상기 제2 스테이지로부터 상기 제3 스테이지로의 상기 적어도 두 개의 파이프라인 레지스터들은 네 개의 파이프라인 레지스터들을 포함하는 것인, 집적 회로.</claim></claimInfo><claimInfo><claim>6. 제4항에 있어서, 상기 고급 암호화 표준 치환 박스는:상기 제2 스테이지를 더 포함하며, 상기 제2 스테이지는: 상기 제2 마스킹된 갈르와 필드 승산기에 대한 상기 적어도 두 개의 입력 레지스터들 중 제5 입력 레지스터, 및 상기 제2 스테이지로부터 상기 제3 스테이지로의 상기 적어도 두 개의 파이프라인 레지스터들 중 제5 파이프라인 레지스터를 포함하는 제5 레지스터들의 쌍에 대해 동작하도록 구성된 제5 플립 플롭; 및 상기 제2 마스킹된 갈르와 필드 승산기에 대한 상기 적어도 두 개의 입력 레지스터들 중 제6 입력 레지스터, 및 상기 제2 스테이지로부터 상기 제3 스테이지로의 상기 적어도 두 개의 파이프라인 레지스터들 중 제6 파이프라인 레지스터를 포함하는 제6 레지스터들의 쌍에 대해 동작하도록 구성된 제6 플립 플롭을 포함하는 것인, 집적 회로.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 레지스터들의 제1 쌍 및 상기 레지스터들의 제2 쌍은 마스크 또는 마스킹된 데이터를 저장하는 것인, 집적 회로.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서, 회로 합성 툴들이 상기 고급 암호화 표준 치환 박스의 적어도 일부에 대해 디스에이블되는 것인, 집적 회로.</claim></claimInfo><claimInfo><claim>9. 집적 회로로서,적어도 두 개의 고급 암호화 표준 치환 박스들을 포함하며, 제1 고급 암호화 표준 치환 박스가: 제1 갈르와 필드 승산기를 포함하는 이전 스테이지를 포함하며, 상기 제1 갈르와 필드 승산기의 출력이 상기 적어도 두 개의 고급 암호화 표준 치환 박스들의 추가적인 고급 암호화 표준 치환 박스의 후속 스테이지 내의 제2 갈르와 필드 승산기의 랜덤성(randomness) 입력에 결합되는, 집적 회로.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 상기 제1 갈르와 필드 승산기의 상기 출력은 또한:상기 추가적인 고급 암호화 표준 치환 박스의 상기 후속 스테이지 내의 제3 갈르와 필드 승산기의 랜덤성 입력; 또는상기 적어도 두 개의 고급 암호화 표준 치환 박스들의 상이한 고급 암호화 표준 치환 박스의 후속 스테이지 내의 제4 갈르와 필드 승산기의 랜덤성 입력에 결합되며, 상기 상이한 고급 암호화 표준 치환 박스는 상기 추가적인 고급 암호화 표준 치환 박스와 상이한 것인, 집적 회로.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 제1 갈르와 필드 승산기의 상기 출력의 제1 부분이 상기 제2 갈르와 필드 승산기의 랜덤성 입력에 결합되며, 상기 출력의 상기 제1 부분이 상기 출력보다 더 적은 수의 비트 수를 갖고; 그리고상기 제1 갈르와 필드 승산기의 상기 출력의 제2 부분이 상기 제3 갈르와 필드 승산기의 랜덤성 입력에 결합되며, 상기 출력의 상기 제2 부분이 상기 출력보다 더 적은 수의 비트 수를 갖는 것인, 집적 회로.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 제1 갈르와 필드 승산기의 상기 출력은 제1 출력이고;상기 제1 고급 암호화 표준 치환 박스의 상기 이전 스테이지는 제2 출력을 갖는 제5 갈르와 필드 승산기를 더 포함하고;상기 제5 갈르와 필드 승산기의 상기 제2 출력의 제3 부분이 상기 제2 갈르와 필드 승산기의 랜덤성 입력에 결합되며, 상기 제2 출력의 상기 제3 부분이 상기 제2 출력보다 더 적은 수의 비트 수를 가지며; 그리고상기 제5 갈르와 필드 승산기의 상기 제2 출력의 제4 부분이 상기 제3 갈르와 필드 승산기의 랜덤성 입력에 결합되며, 상기 제2 출력의 상기 제4 부분이 상기 제2 출력보다 더 적은 수의 비트 수를 갖는 것인, 집적 회로.</claim></claimInfo><claimInfo><claim>13. 제9항에 있어서, 상기 제1 갈르와 필드 승산기로부터의 상기 출력은 상기 제1 갈르와 필드 승산기의 부분적 결과들을 포함하며, 상기 부분적 결과들은: 마스크 또는 마스킹된 데이터의 적어도 일부를 포함하는 것인, 집적 회로.</claim></claimInfo><claimInfo><claim>14. 제9항에 있어서,상기 적어도 두 개의 고급 암호화 표준 치환 박스들은 고급 암호화 표준 치환 박스들의 제1 세트이고; 그리고상기 집적 회로는:적어도 두 개의 상이한 고급 암호화 표준 치환 박스들을 포함하는 고급 암호화 표준 치환 박스들의 제2 세트를 더 포함하며, 상기 적어도 두 개의 상이한 고급 암호화 표준 치환 박스들 중 제2 고급 암호화 표준 치환 박스들이: 제6 마스킹된 갈르와 필드 승산기를 포함하는 이전 스테이지를 포함하며, 상기 제6 갈르와 필드 승산기의 출력이 상기 적어도 두 개의 상이한 고급 암호화 표준 치환 박스들의 추가적인 고급 암호화 표준 치환 박스의 후속 스테이지 내의 제7 갈르와 필드 승산기의 랜덤성 입력에 결합되는 것인, 집적 회로.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상기 고급 암호화 표준 치환 박스들의 제1 세트와 상기 고급 암호화 표준 치환 박스들의 제2 세트는 상이한 수의 고급 암호화 표준 치환 박스들을 포함하는 것인, 집적 회로.</claim></claimInfo><claimInfo><claim>16. 제1항 내지 제15항 중 어느 한 항의 집적 회로를 사용하여 보안 크립토그래픽 동작들을 수행하는 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 캘리포니아 마운틴 뷰 엠피시어터 파크웨이 **** (우:*****)</address><code>520050013456</code><country>미국</country><engName>Google LLC</engName><name>구글 엘엘씨</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 캘리포니아 마운틴 뷰 엠...</address><code> </code><country> </country><engName>VOGEL, Pirmin Robert</engName><name>보겔 피르민 로버트</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 강남대로 *** (논현동) *-*F(박장원특허법률사무소)</address><code>919980002023</code><country>대한민국</country><engName>PARK, Jang Won</engName><name>박장원</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.12.17</priorityApplicationDate><priorityApplicationNumber>63/265,673</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.06.17</receiptDate><receiptNumber>1-1-2024-0650696-91</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.06.19</receiptDate><receiptNumber>1-5-2024-0100458-24</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247020149.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9302a02d0175b4ee9903bdac689133f484fc55369d7a691f03238c252ca5bddc6e37d5f35c773d67acd657b02ad8a2619e22b056729784846d</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfd05e72d5bf722ddd65339b61d1512e919295b0b5bd8eccfc03dd82fab4c5944410038acd259ebb7c6afe8032f13ca5056c7fc3f22105fd47</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>