# 14. 三态门（inout信号）

## 三态门的定义

​	三态门，简单来说，是一种具有三种输出状态的逻辑门电路，即逻辑“0”、逻辑“1”和高阻态（High Impedance，通常用字母“Z”表示）

​	在正常的逻辑电路中，输出只有“0”和“1”两种状态，但三态门增加了高阻态这一特殊状态，使得电路在某些情况下可以呈现出高阻态的特性，就好像电路被断开一样

​	这种特性使得三态门在总线通信、数据选择等场景中有着广泛的应用



## 三态门的工作原理

​	三态门通常有一个使能（Enable）信号，用于控制门的输出状态，如下图所示，其中C端口就是使能信号

<img src=fig14/三态门工作原理.png>

​	当使能信号C有效时，三态门直通，B端口等于A端口

​	当使能信号C无效时，三态门的输出则呈现高阻态



## 三态门的Verilog实现

### 实现方式1

```verilog
module tri_state_gate (
	output out,
    input in,
    input en
);
    assign out = en ? in : 1'bz;
endmodule
```

assign语句用于根据使能信号en的值来决定输出out的值

当en为高电平时，out等于输入in

当en为低电平时，out为高阻态“Z”

### inout信号端口

​	在verilog中以inout类型的端口来实现双向的三态门，这在总线通信等场景中非常有用

```verilog
module bi_directional_gate(
	inout wire data_io
)
    wire data_in;
    wire data_out;
    wire en;
    // 将双向信号拆分成输入、输出和使能信号
    assign data_io = en ? data_out : 1'bz;
    assign data_in = data_io;
endmodule
```

​	data_io是一个双向的inout类型端口

​	当en为高电平时，data_io作为输出端口，输出data_out的值

​	当en为低电平时，data_io作为输入端口，接收外部输入的值