
XC8Application2.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  000003ad  2**0
                  ALLOC, LOAD, DATA
  1 .text         0000011a  00000000  00000000  000000d4  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .comment      0000002f  00000000  00000000  000003ad  2**0
                  CONTENTS, READONLY
  3 .stack.descriptors.hdr 0000000e  00000000  00000000  000003dc  2**0
                  CONTENTS, READONLY
  4 .debug_aranges 00000028  00000000  00000000  000003ea  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   00000d48  00000000  00000000  00000412  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 00000989  00000000  00000000  0000115a  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   000003bd  00000000  00000000  00001ae3  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  0000006c  00000000  00000000  00001ea0  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    00000318  00000000  00000000  00001f0c  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    0000021b  00000000  00000000  00002224  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000018  00000000  00000000  0000243f  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .text         00000004  000002ba  000002ba  0000038e  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 13 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00002458  2**2
                  CONTENTS, READONLY, DEBUGGING
 14 .text.__vector_33 000000c6  0000011a  0000011a  000001ee  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 15 .text.main    000000c4  000001e0  000001e0  000002b4  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 16 .bss.be_removed 00000001  00800133  00800133  000003ad  2**0
                  ALLOC
 17 .bss.position 00000001  00800134  00800134  000003ad  2**0
                  ALLOC
 18 .bss.sum      00000002  00800131  00800131  000003ad  2**0
                  ALLOC
 19 .bss.input    00000001  00800135  00800135  000003ad  2**0
                  ALLOC
 20 .bss.hist     00000020  00800100  00800100  000003ad  2**0
                  ALLOC
 21 .data.DC_VALUE 00000011  00800120  000002c8  0000039c  2**0
                  CONTENTS, ALLOC, LOAD, DATA
 22 .text.__dummy_fini 00000002  000002c2  000002c2  00000396  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 23 .text.__dummy_funcs_on_exit 00000002  000002c4  000002c4  00000398  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 24 .text.__dummy_simulator_exit 00000002  000002c6  000002c6  0000039a  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 25 .text.exit    00000016  000002a4  000002a4  00000378  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 26 .text._Exit   00000004  000002be  000002be  00000392  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 63 00 	jmp	0xc6	; 0xc6 <__ctors_end>
   4:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
   8:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
   c:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  10:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  14:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  18:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  1c:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  20:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  24:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  28:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  2c:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  30:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  34:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  38:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  3c:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  40:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  44:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  48:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  4c:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  50:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  54:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  58:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  5c:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  60:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  64:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  68:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  6c:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  70:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  74:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  78:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  7c:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  80:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  84:	0c 94 8d 00 	jmp	0x11a	; 0x11a <_etext>
  88:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  8c:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  90:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  94:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  98:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  9c:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  a0:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  a4:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  a8:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  ac:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>
  b0:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__bad_interrupt>

000000b4 <.dinit>:
  b4:	01 00       	.word	0x0001	; ????
  b6:	01 20       	and	r0, r1
  b8:	80 01       	movw	r16, r0
  ba:	20 01       	movw	r4, r0
  bc:	31 00       	.word	0x0031	; ????
  be:	02 c8       	rjmp	.-4092   	; 0xfffff0c4 <__eeprom_end+0xff7ef0c4>
  c0:	01 31       	cpi	r16, 0x11	; 17
  c2:	01 36       	cpi	r16, 0x61	; 97
  c4:	80 00       	.word	0x0080	; ????

000000c6 <__ctors_end>:
  c6:	11 24       	eor	r1, r1
  c8:	1f be       	out	0x3f, r1	; 63
  ca:	cf ef       	ldi	r28, 0xFF	; 255
  cc:	d8 e0       	ldi	r29, 0x08	; 8
  ce:	de bf       	out	0x3e, r29	; 62
  d0:	cd bf       	out	0x3d, r28	; 61

000000d2 <__do_copy_data>:
  d2:	e4 eb       	ldi	r30, 0xB4	; 180
  d4:	f0 e0       	ldi	r31, 0x00	; 0
  d6:	40 e0       	ldi	r20, 0x00	; 0
  d8:	17 c0       	rjmp	.+46     	; 0x108 <__do_clear_bss+0x8>
  da:	b5 91       	lpm	r27, Z+
  dc:	a5 91       	lpm	r26, Z+
  de:	35 91       	lpm	r19, Z+
  e0:	25 91       	lpm	r18, Z+
  e2:	05 91       	lpm	r16, Z+
  e4:	07 fd       	sbrc	r16, 7
  e6:	0c c0       	rjmp	.+24     	; 0x100 <__do_clear_bss>
  e8:	95 91       	lpm	r25, Z+
  ea:	85 91       	lpm	r24, Z+
  ec:	ef 01       	movw	r28, r30
  ee:	f9 2f       	mov	r31, r25
  f0:	e8 2f       	mov	r30, r24
  f2:	05 90       	lpm	r0, Z+
  f4:	0d 92       	st	X+, r0
  f6:	a2 17       	cp	r26, r18
  f8:	b3 07       	cpc	r27, r19
  fa:	d9 f7       	brne	.-10     	; 0xf2 <__do_copy_data+0x20>
  fc:	fe 01       	movw	r30, r28
  fe:	04 c0       	rjmp	.+8      	; 0x108 <__do_clear_bss+0x8>

00000100 <__do_clear_bss>:
 100:	1d 92       	st	X+, r1
 102:	a2 17       	cp	r26, r18
 104:	b3 07       	cpc	r27, r19
 106:	e1 f7       	brne	.-8      	; 0x100 <__do_clear_bss>
 108:	e5 3c       	cpi	r30, 0xC5	; 197
 10a:	f4 07       	cpc	r31, r20
 10c:	31 f7       	brne	.-52     	; 0xda <__do_copy_data+0x8>
 10e:	0e 94 f0 00 	call	0x1e0	; 0x1e0 <main>
 112:	0c 94 52 01 	jmp	0x2a4	; 0x2a4 <exit>

00000116 <_exit>:
 116:	f8 94       	cli

00000118 <__stop_program>:
 118:	ff cf       	rjmp	.-2      	; 0x118 <__stop_program>

Disassembly of section .text:

000002ba <__bad_interrupt>:
 2ba:	0c 94 00 00 	jmp	0	; 0x0 <__TEXT_REGION_ORIGIN__>

Disassembly of section .text.__vector_33:

0000011a <__vector_33>:
uint16_t hist[16]={0};
uint8_t input = 0;
uint16_t sum = 0;
uint8_t position=0;
uint8_t be_removed=0;
ISR(TIMER3_COMPA_vect) {
 11a:	1f 92       	push	r1
 11c:	0f 92       	push	r0
 11e:	0f b6       	in	r0, 0x3f	; 63
 120:	0f 92       	push	r0
 122:	11 24       	eor	r1, r1
 124:	2f 93       	push	r18
 126:	4f 93       	push	r20
 128:	5f 93       	push	r21
 12a:	6f 93       	push	r22
 12c:	7f 93       	push	r23
 12e:	8f 93       	push	r24
 130:	9f 93       	push	r25
 132:	ef 93       	push	r30
 134:	ff 93       	push	r31
	ADCSRA |= (1<<ADSC);
 136:	ea e7       	ldi	r30, 0x7A	; 122
 138:	f0 e0       	ldi	r31, 0x00	; 0
 13a:	80 81       	ld	r24, Z
 13c:	80 64       	ori	r24, 0x40	; 64
 13e:	80 83       	st	Z, r24
	while ((ADCSRA & (1<<ADSC)) != 0);
 140:	80 91 7a 00 	lds	r24, 0x007A	; 0x80007a <__TEXT_REGION_LENGTH__+0x7f807a>
 144:	86 fd       	sbrc	r24, 6
 146:	fc cf       	rjmp	.-8      	; 0x140 <__vector_33+0x26>
	uint16_t curr = ADC;
 148:	40 91 78 00 	lds	r20, 0x0078	; 0x800078 <__TEXT_REGION_LENGTH__+0x7f8078>
 14c:	50 91 79 00 	lds	r21, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
	sum += curr;
 150:	80 91 31 01 	lds	r24, 0x0131	; 0x800131 <sum>
 154:	90 91 32 01 	lds	r25, 0x0132	; 0x800132 <sum+0x1>
 158:	84 0f       	add	r24, r20
 15a:	95 1f       	adc	r25, r21
	sum -= hist[be_removed]; //afairoume auto pou deixnei o deikths
 15c:	20 91 33 01 	lds	r18, 0x0133	; 0x800133 <be_removed>
 160:	e2 2f       	mov	r30, r18
 162:	f0 e0       	ldi	r31, 0x00	; 0
 164:	ee 0f       	add	r30, r30
 166:	ff 1f       	adc	r31, r31
 168:	e0 50       	subi	r30, 0x00	; 0
 16a:	ff 4f       	sbci	r31, 0xFF	; 255
 16c:	60 81       	ld	r22, Z
 16e:	71 81       	ldd	r23, Z+1	; 0x01
 170:	86 1b       	sub	r24, r22
 172:	97 0b       	sbc	r25, r23
 174:	90 93 32 01 	sts	0x0132, r25	; 0x800132 <sum+0x1>
 178:	80 93 31 01 	sts	0x0131, r24	; 0x800131 <sum>
	hist[be_removed++] = curr;
 17c:	2f 5f       	subi	r18, 0xFF	; 255
 17e:	51 83       	std	Z+1, r21	; 0x01
 180:	40 83       	st	Z, r20
	be_removed&=0x000f;	//0x10 && 0f
 182:	2f 70       	andi	r18, 0x0F	; 15
 184:	20 93 33 01 	sts	0x0133, r18	; 0x800133 <be_removed>
	
	curr = sum >>4;
 188:	92 95       	swap	r25
 18a:	82 95       	swap	r24
 18c:	8f 70       	andi	r24, 0x0F	; 15
 18e:	89 27       	eor	r24, r25
 190:	9f 70       	andi	r25, 0x0F	; 15
 192:	89 27       	eor	r24, r25
	
	uint8_t input;
	
	if (curr <= 200) {
 194:	89 3c       	cpi	r24, 0xC9	; 201
 196:	91 05       	cpc	r25, r1
 198:	68 f0       	brcs	.+26     	; 0x1b4 <__vector_33+0x9a>
		input = 0x01;
	}else
	if ( curr <= 400) {
 19a:	81 39       	cpi	r24, 0x91	; 145
 19c:	21 e0       	ldi	r18, 0x01	; 1
 19e:	92 07       	cpc	r25, r18
 1a0:	58 f0       	brcs	.+22     	; 0x1b8 <__vector_33+0x9e>
		input = 0x02;
	}else
	if (curr <= 600) {
 1a2:	89 35       	cpi	r24, 0x59	; 89
 1a4:	22 e0       	ldi	r18, 0x02	; 2
 1a6:	92 07       	cpc	r25, r18
 1a8:	48 f0       	brcs	.+18     	; 0x1bc <__vector_33+0xa2>
		input = 0x04;
	}else
	if ( curr <= 800) {
 1aa:	81 32       	cpi	r24, 0x21	; 33
 1ac:	93 40       	sbci	r25, 0x03	; 3
 1ae:	40 f4       	brcc	.+16     	; 0x1c0 <__vector_33+0xa6>
		input = 0x08;
 1b0:	88 e0       	ldi	r24, 0x08	; 8
 1b2:	07 c0       	rjmp	.+14     	; 0x1c2 <__vector_33+0xa8>
	curr = sum >>4;
	
	uint8_t input;
	
	if (curr <= 200) {
		input = 0x01;
 1b4:	81 e0       	ldi	r24, 0x01	; 1
 1b6:	05 c0       	rjmp	.+10     	; 0x1c2 <__vector_33+0xa8>
	}else
	if ( curr <= 400) {
		input = 0x02;
 1b8:	82 e0       	ldi	r24, 0x02	; 2
 1ba:	03 c0       	rjmp	.+6      	; 0x1c2 <__vector_33+0xa8>
	}else
	if (curr <= 600) {
		input = 0x04;
 1bc:	84 e0       	ldi	r24, 0x04	; 4
 1be:	01 c0       	rjmp	.+2      	; 0x1c2 <__vector_33+0xa8>
	}else
	if ( curr <= 800) {
		input = 0x08;
		}else{
		input=0x10;
 1c0:	80 e1       	ldi	r24, 0x10	; 16
	}
	//input&=0x1F;
	PORTD = input;
 1c2:	8b b9       	out	0x0b, r24	; 11
}
 1c4:	ff 91       	pop	r31
 1c6:	ef 91       	pop	r30
 1c8:	9f 91       	pop	r25
 1ca:	8f 91       	pop	r24
 1cc:	7f 91       	pop	r23
 1ce:	6f 91       	pop	r22
 1d0:	5f 91       	pop	r21
 1d2:	4f 91       	pop	r20
 1d4:	2f 91       	pop	r18
 1d6:	0f 90       	pop	r0
 1d8:	0f be       	out	0x3f, r0	; 63
 1da:	0f 90       	pop	r0
 1dc:	1f 90       	pop	r1
 1de:	18 95       	reti

Disassembly of section .text.main:

000001e0 <main>:
int main()
{
	DDRB = 0x02;
 1e0:	82 e0       	ldi	r24, 0x02	; 2
 1e2:	84 b9       	out	0x04, r24	; 4
	DDRD = 0xff;
 1e4:	9f ef       	ldi	r25, 0xFF	; 255
 1e6:	9a b9       	out	0x0a, r25	; 10
	DDRC = 0x00;
 1e8:	17 b8       	out	0x07, r1	; 7
	ADMUX = (1<<REFS0) | (1<<MUX0);    // ADLAR = 0 (right adjusted)
 1ea:	91 e4       	ldi	r25, 0x41	; 65
 1ec:	90 93 7c 00 	sts	0x007C, r25	; 0x80007c <__TEXT_REGION_LENGTH__+0x7f807c>
	ADCSRA = (1<<ADEN) | (1<<ADPS2) | (1<<ADPS1) | (1<<ADPS0);//
 1f0:	97 e8       	ldi	r25, 0x87	; 135
 1f2:	90 93 7a 00 	sts	0x007A, r25	; 0x80007a <__TEXT_REGION_LENGTH__+0x7f807a>
	TCCR1A = (1 << WGM10) |(1 << COM1A1);
 1f6:	91 e8       	ldi	r25, 0x81	; 129
 1f8:	90 93 80 00 	sts	0x0080, r25	; 0x800080 <__TEXT_REGION_LENGTH__+0x7f8080>
	TCCR1B = (1 << WGM12) | (1 << CS10);
 1fc:	99 e0       	ldi	r25, 0x09	; 9
 1fe:	90 93 81 00 	sts	0x0081, r25	; 0x800081 <__TEXT_REGION_LENGTH__+0x7f8081>
	position=8;
 202:	98 e0       	ldi	r25, 0x08	; 8
 204:	90 93 34 01 	sts	0x0134, r25	; 0x800134 <position>
	TCCR3A = 0x00;
 208:	10 92 90 00 	sts	0x0090, r1	; 0x800090 <__TEXT_REGION_LENGTH__+0x7f8090>
	TCCR3B = (0<<WGM33) | (1<<WGM32) | (0<<CS32) | (1<<CS31) | (1<<CS30);// WGM32==1 tote otan h sygkrish einai epityxhs me ton OCR3A mhdenizetai o timer 011 clk/64
 20c:	9b e0       	ldi	r25, 0x0B	; 11
 20e:	90 93 91 00 	sts	0x0091, r25	; 0x800091 <__TEXT_REGION_LENGTH__+0x7f8091>
	// 16MHz / (64 * 10Hz) - 1 sel 121 10hz=100msec
	OCR3A = 24999;
 212:	27 ea       	ldi	r18, 0xA7	; 167
 214:	31 e6       	ldi	r19, 0x61	; 97
 216:	30 93 99 00 	sts	0x0099, r19	; 0x800099 <__TEXT_REGION_LENGTH__+0x7f8099>
 21a:	20 93 98 00 	sts	0x0098, r18	; 0x800098 <__TEXT_REGION_LENGTH__+0x7f8098>
	TIMSK3 = (1<<OCIE3A);// ekteleitai alma sto dianysma diakophs tou timer3_compare
 21e:	80 93 71 00 	sts	0x0071, r24	; 0x800071 <__TEXT_REGION_LENGTH__+0x7f8071>
	OCR1AL = DC_VALUE[position];
 222:	e0 91 34 01 	lds	r30, 0x0134	; 0x800134 <position>
 226:	f0 e0       	ldi	r31, 0x00	; 0
 228:	e0 5e       	subi	r30, 0xE0	; 224
 22a:	fe 4f       	sbci	r31, 0xFE	; 254
 22c:	80 81       	ld	r24, Z
 22e:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
	sei();
 232:	78 94       	sei
	while(1) {
		input = PINB;
 234:	83 b1       	in	r24, 0x03	; 3
		input = ~input;
 236:	80 95       	com	r24
 238:	80 93 35 01 	sts	0x0135, r24	; 0x800135 <input>
		// complement of 1
		if((input & 0x10) == 0x10) {
 23c:	84 fd       	sbrc	r24, 4
 23e:	07 c0       	rjmp	.+14     	; 0x24e <main+0x6e>
 240:	13 c0       	rjmp	.+38     	; 0x268 <main+0x88>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 242:	8f e9       	ldi	r24, 0x9F	; 159
 244:	9f e0       	ldi	r25, 0x0F	; 15
 246:	01 97       	sbiw	r24, 0x01	; 1
 248:	f1 f7       	brne	.-4      	; 0x246 <main+0x66>
 24a:	00 c0       	rjmp	.+0      	; 0x24c <main+0x6c>
 24c:	00 00       	nop
			// an PB4 auxise to led
			while((~(input = PINB) & 0x10) == 0x10) { _delay_ms(1); }
 24e:	83 b1       	in	r24, 0x03	; 3
 250:	80 93 35 01 	sts	0x0135, r24	; 0x800135 <input>
 254:	84 ff       	sbrs	r24, 4
 256:	f5 cf       	rjmp	.-22     	; 0x242 <main+0x62>
			if(position != 0x10) { position++;}
 258:	80 91 34 01 	lds	r24, 0x0134	; 0x800134 <position>
 25c:	80 31       	cpi	r24, 0x10	; 16
 25e:	c9 f0       	breq	.+50     	; 0x292 <main+0xb2>
 260:	8f 5f       	subi	r24, 0xFF	; 255
 262:	80 93 34 01 	sts	0x0134, r24	; 0x800134 <position>
 266:	15 c0       	rjmp	.+42     	; 0x292 <main+0xb2>
		}
		else if((input & 0x08) == 0x08) {   // an PB3 meiose to LED
 268:	83 fd       	sbrc	r24, 3
 26a:	07 c0       	rjmp	.+14     	; 0x27a <main+0x9a>
 26c:	12 c0       	rjmp	.+36     	; 0x292 <main+0xb2>
 26e:	8f e9       	ldi	r24, 0x9F	; 159
 270:	9f e0       	ldi	r25, 0x0F	; 15
 272:	01 97       	sbiw	r24, 0x01	; 1
 274:	f1 f7       	brne	.-4      	; 0x272 <main+0x92>
 276:	00 c0       	rjmp	.+0      	; 0x278 <main+0x98>
 278:	00 00       	nop
			while((~(input = PINB) & 0x08) == 0x08) { _delay_ms(1) ;  }
 27a:	83 b1       	in	r24, 0x03	; 3
 27c:	80 93 35 01 	sts	0x0135, r24	; 0x800135 <input>
 280:	83 ff       	sbrs	r24, 3
 282:	f5 cf       	rjmp	.-22     	; 0x26e <main+0x8e>
			if((position != 0x00)) { position--;}
 284:	80 91 34 01 	lds	r24, 0x0134	; 0x800134 <position>
 288:	88 23       	and	r24, r24
 28a:	19 f0       	breq	.+6      	; 0x292 <main+0xb2>
 28c:	81 50       	subi	r24, 0x01	; 1
 28e:	80 93 34 01 	sts	0x0134, r24	; 0x800134 <position>
		}
		OCR1AL = DC_VALUE[position];
 292:	e0 91 34 01 	lds	r30, 0x0134	; 0x800134 <position>
 296:	f0 e0       	ldi	r31, 0x00	; 0
 298:	e0 5e       	subi	r30, 0xE0	; 224
 29a:	fe 4f       	sbci	r31, 0xFE	; 254
 29c:	80 81       	ld	r24, Z
 29e:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>

	}
 2a2:	c8 cf       	rjmp	.-112    	; 0x234 <main+0x54>

Disassembly of section .text.__dummy_fini:

000002c2 <_fini>:
 2c2:	08 95       	ret

Disassembly of section .text.__dummy_funcs_on_exit:

000002c4 <__funcs_on_exit>:
 2c4:	08 95       	ret

Disassembly of section .text.__dummy_simulator_exit:

000002c6 <__simulator_exit>:
 2c6:	08 95       	ret

Disassembly of section .text.exit:

000002a4 <exit>:
 2a4:	ec 01       	movw	r28, r24
 2a6:	0e 94 62 01 	call	0x2c4	; 0x2c4 <__funcs_on_exit>
 2aa:	0e 94 61 01 	call	0x2c2	; 0x2c2 <_fini>
 2ae:	ce 01       	movw	r24, r28
 2b0:	0e 94 63 01 	call	0x2c6	; 0x2c6 <__simulator_exit>
 2b4:	ce 01       	movw	r24, r28
 2b6:	0e 94 5f 01 	call	0x2be	; 0x2be <_Exit>

Disassembly of section .text._Exit:

000002be <_Exit>:
 2be:	0e 94 8b 00 	call	0x116	; 0x116 <_exit>
