Partition Merge report for DE4_DDR2
Thu Jan 19 11:54:23 2012
Quartus II 64-Bit Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Partition Merge Partition Statistics
  5. Partition Merge Partition Pin Processing
  6. Partition Merge Resource Usage Summary
  7. Partition Merge RAM Summary
  8. Partition Merge DSP Block Usage Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Partition Merge Summary                                                           ;
+-----------------------------------+-----------------------------------------------+
; Partition Merge Status            ; Successful - Thu Jan 19 11:54:23 2012         ;
; Quartus II 64-Bit Version         ; 9.1 Build 350 03/24/2010 SP 2 SJ Full Version ;
; Revision Name                     ; DE4_DDR2                                      ;
; Top-level Entity Name             ; DE4_DDR2                                      ;
; Family                            ; Stratix IV                                    ;
; Logic utilization                 ; N/A                                           ;
;     Combinational ALUTs           ; 14,329                                        ;
;     Memory ALUTs                  ; 272                                           ;
;     Dedicated logic registers     ; 14,260                                        ;
; Total registers                   ; 14628                                         ;
; Total pins                        ; 389                                           ;
; Total virtual pins                ; 1                                             ;
; Total block memory bits           ; 6,562,112                                     ;
; DSP block 18-bit elements         ; 4                                             ;
; Total GXB Receiver Channel PCS    ; 0                                             ;
; Total GXB Receiver Channel PMA    ; 0                                             ;
; Total GXB Transmitter Channel PCS ; 0                                             ;
; Total GXB Transmitter Channel PMA ; 0                                             ;
; Total PLLs                        ; 6                                             ;
; Total DLLs                        ; 1                                             ;
+-----------------------------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                  ;
+------------------+----------------+-------------------+------------------------+--------------------+
; Partition Name   ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents ;
+------------------+----------------+-------------------+------------------------+--------------------+
; Top              ; User-created   ; Source File       ; Post-Fit               ;                    ;
; pzdyqx:nabboc    ; Auto-generated ; Source File       ; Source File            ; pzdyqx:nabboc      ;
; sld_hub:auto_hub ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub   ;
+------------------+----------------+-------------------+------------------------+--------------------+


+--------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                       ;
+-----------------------------------------------+---------+---------------+------------------+
; Statistic                                     ; Top     ; pzdyqx:nabboc ; sld_hub:auto_hub ;
+-----------------------------------------------+---------+---------------+------------------+
; Estimated ALUTs Used                          ; 14395   ; 92            ; 114              ;
;     -- Combinational ALUTs                    ; 14123   ; 92            ; 114              ;
;     -- Memory ALUTs                           ; 272     ; 0             ; 0                ;
;     -- LUT_REGs                               ; 0       ; 0             ; 0                ;
; Dedicated logic registers                     ; 14100   ; 72            ; 88               ;
;                                               ;         ;               ;                  ;
; Estimated ALUTs Unavailable                   ; 362     ; 0             ; 1                ;
;     -- Due to unpartnered combinational logic ; 338     ; 0             ; 1                ;
;     -- Due to Memory ALUTs                    ; 24      ; 0             ; 0                ;
;                                               ;         ;               ;                  ;
; Total combinational functions                 ; 14123   ; 92            ; 114              ;
; Combinational ALUT usage by number of inputs  ;         ;               ;                  ;
;     -- 7 input functions                      ; 337     ; 0             ; 1                ;
;     -- 6 input functions                      ; 2398    ; 2             ; 12               ;
;     -- 5 input functions                      ; 2944    ; 18            ; 23               ;
;     -- 4 input functions                      ; 2379    ; 18            ; 26               ;
;     -- <=3 input functions                    ; 6065    ; 54            ; 52               ;
;                                               ;         ;               ;                  ;
; Combinational ALUTs by mode                   ;         ;               ;                  ;
;     -- normal mode                            ; 11458   ; 87            ; 107              ;
;     -- extended LUT mode                      ; 337     ; 0             ; 1                ;
;     -- arithmetic mode                        ; 2128    ; 5             ; 6                ;
;     -- shared arithmetic mode                 ; 200     ; 0             ; 0                ;
;                                               ;         ;               ;                  ;
; Estimated ALUT/register pairs used            ; 21456   ; 107           ; 124              ;
;                                               ;         ;               ;                  ;
; Total registers                               ; 14468   ; 72            ; 88               ;
;     -- Dedicated logic registers              ; 14100   ; 72            ; 88               ;
;     -- I/O registers                          ; 736     ; 0             ; 0                ;
;     -- LUT_REGs                               ; 0       ; 0             ; 0                ;
;                                               ;         ;               ;                  ;
; Estimated ALMs:  partially or completely used ; 10881   ; 54            ; 62               ;
;                                               ;         ;               ;                  ;
; Virtual pins                                  ; 1       ; 0             ; 0                ;
; I/O pins                                      ; 389     ; 0             ; 0                ;
; DSP block 9-bit elements                      ; 4       ; 0             ; 0                ;
; Total block memory bits                       ; 6562112 ; 0             ; 0                ;
; Total block memory implementation bits        ; 0       ; 0             ; 0                ;
; JTAG                                          ; 1       ; 0             ; 0                ;
; PLL                                           ; 6       ; 0             ; 0                ;
; SERDES receiver                               ; 1       ; 0             ; 0                ;
; SERDES transmitter                            ; 1       ; 0             ; 0                ;
; DLL                                           ; 1       ; 0             ; 0                ;
; Double data rate I/O input circuitry          ; 65      ; 0             ; 0                ;
; Double data rate I/O output circuitry         ; 433     ; 0             ; 0                ;
; Double data rate I/O output enable circuitry  ; 96      ; 0             ; 0                ;
; DQS pin delay chain                           ; 8       ; 0             ; 0                ;
; DQS pin enable                                ; 8       ; 0             ; 0                ;
; DQS pin enable control                        ; 8       ; 0             ; 0                ;
; I/O clock divider                             ; 16      ; 0             ; 0                ;
; Input phase alignment                         ; 128     ; 0             ; 0                ;
; Half-rate input                               ; 64      ; 0             ; 0                ;
; DQS pin configuration                         ; 16      ; 0             ; 0                ;
; Signal Splitter                               ; 10      ; 0             ; 0                ;
;                                               ;         ;               ;                  ;
; Connections                                   ;         ;               ;                  ;
;     -- Input Connections                      ; 499     ; 64            ; 138              ;
;     -- Registered Input Connections           ; 137     ; 50            ; 96               ;
;     -- Output Connections                     ; 438     ; 94            ; 169              ;
;     -- Registered Output Connections          ; 4       ; 93            ; 169              ;
;                                               ;         ;               ;                  ;
; Internal Connections                          ;         ;               ;                  ;
;     -- Total Connections                      ; 154823  ; 595           ; 900              ;
;     -- Registered Connections                 ; 76541   ; 426           ; 664              ;
;                                               ;         ;               ;                  ;
; External Connections                          ;         ;               ;                  ;
;     -- Top                                    ; 508     ; 141           ; 288              ;
;     -- pzdyqx:nabboc                          ; 141     ; 0             ; 17               ;
;     -- sld_hub:auto_hub                       ; 288     ; 17            ; 2                ;
;                                               ;         ;               ;                  ;
; Partition Interface                           ;         ;               ;                  ;
;     -- Input Ports                            ; 114     ; 10            ; 29               ;
;     -- Output Ports                           ; 165     ; 4             ; 45               ;
;     -- Bidir Ports                            ; 160     ; 0             ; 0                ;
;                                               ;         ;               ;                  ;
; Registered Ports                              ;         ;               ;                  ;
;     -- Registered Input Ports                 ; 0       ; 5             ; 3                ;
;     -- Registered Output Ports                ; 0       ; 3             ; 36               ;
;                                               ;         ;               ;                  ;
; Port Connectivity                             ;         ;               ;                  ;
;     -- Input Ports driven by GND              ; 0       ; 0             ; 13               ;
;     -- Output Ports driven by GND             ; 0       ; 0             ; 0                ;
;     -- Input Ports driven by VCC              ; 0       ; 0             ; 0                ;
;     -- Output Ports driven by VCC             ; 0       ; 0             ; 0                ;
;     -- Input Ports with no Source             ; 0       ; 0             ; 0                ;
;     -- Output Ports with no Source            ; 0       ; 0             ; 0                ;
;     -- Input Ports with no Fanout             ; 0       ; 2             ; 1                ;
;     -- Output Ports with no Fanout            ; 0       ; 0             ; 24               ;
+-----------------------------------------------+---------+---------------+------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                                                                                                                                                                                                                                                          ; Partition ; Type          ; Location ; Status                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; ADA_DCO                                                                                                                                                                                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADA_DCO                                                                                                                                                                                                                                                                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADA_DCO~input                                                                                                                                                                                                                                                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADA_D[0]                                                                                                                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADA_D[0]                                                                                                                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADA_D[0]~input                                                                                                                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADA_D[10]                                                                                                                                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADA_D[10]                                                                                                                                                                                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADA_D[10]~input                                                                                                                                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADA_D[11]                                                                                                                                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADA_D[11]                                                                                                                                                                                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADA_D[11]~input                                                                                                                                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADA_D[12]                                                                                                                                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADA_D[12]                                                                                                                                                                                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADA_D[12]~input                                                                                                                                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADA_D[13]                                                                                                                                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADA_D[13]                                                                                                                                                                                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADA_D[13]~input                                                                                                                                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADA_D[1]                                                                                                                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADA_D[1]                                                                                                                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADA_D[1]~input                                                                                                                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADA_D[2]                                                                                                                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADA_D[2]                                                                                                                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADA_D[2]~input                                                                                                                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADA_D[3]                                                                                                                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADA_D[3]                                                                                                                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADA_D[3]~input                                                                                                                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADA_D[4]                                                                                                                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADA_D[4]                                                                                                                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADA_D[4]~input                                                                                                                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADA_D[5]                                                                                                                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADA_D[5]                                                                                                                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADA_D[5]~input                                                                                                                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADA_D[6]                                                                                                                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADA_D[6]                                                                                                                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADA_D[6]~input                                                                                                                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADA_D[7]                                                                                                                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADA_D[7]                                                                                                                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADA_D[7]~input                                                                                                                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADA_D[8]                                                                                                                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADA_D[8]                                                                                                                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADA_D[8]~input                                                                                                                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADA_D[9]                                                                                                                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADA_D[9]                                                                                                                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADA_D[9]~input                                                                                                                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADA_OE                                                                                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ADA_OE                                                                                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADA_OE~output                                                                                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADA_OR                                                                                                                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADA_OR                                                                                                                                                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADA_OR~input                                                                                                                                                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADA_SPI_CS                                                                                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ADA_SPI_CS                                                                                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADA_SPI_CS~output                                                                                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADB_DCO                                                                                                                                                                                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADB_DCO                                                                                                                                                                                                                                                                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADB_DCO~input                                                                                                                                                                                                                                                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADB_D[0]                                                                                                                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADB_D[0]                                                                                                                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADB_D[0]~input                                                                                                                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADB_D[10]                                                                                                                                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADB_D[10]                                                                                                                                                                                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADB_D[10]~input                                                                                                                                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADB_D[11]                                                                                                                                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADB_D[11]                                                                                                                                                                                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADB_D[11]~input                                                                                                                                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADB_D[12]                                                                                                                                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADB_D[12]                                                                                                                                                                                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADB_D[12]~input                                                                                                                                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADB_D[13]                                                                                                                                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADB_D[13]                                                                                                                                                                                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADB_D[13]~input                                                                                                                                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADB_D[1]                                                                                                                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADB_D[1]                                                                                                                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADB_D[1]~input                                                                                                                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADB_D[2]                                                                                                                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADB_D[2]                                                                                                                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADB_D[2]~input                                                                                                                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADB_D[3]                                                                                                                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADB_D[3]                                                                                                                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADB_D[3]~input                                                                                                                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADB_D[4]                                                                                                                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADB_D[4]                                                                                                                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADB_D[4]~input                                                                                                                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADB_D[5]                                                                                                                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADB_D[5]                                                                                                                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADB_D[5]~input                                                                                                                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADB_D[6]                                                                                                                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADB_D[6]                                                                                                                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADB_D[6]~input                                                                                                                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADB_D[7]                                                                                                                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADB_D[7]                                                                                                                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADB_D[7]~input                                                                                                                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADB_D[8]                                                                                                                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADB_D[8]                                                                                                                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADB_D[8]~input                                                                                                                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADB_D[9]                                                                                                                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADB_D[9]                                                                                                                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADB_D[9]~input                                                                                                                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADB_OE                                                                                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ADB_OE                                                                                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADB_OE~output                                                                                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADB_OR                                                                                                                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADB_OR                                                                                                                                                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADB_OR~input                                                                                                                                                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ADB_SPI_CS                                                                                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ADB_SPI_CS                                                                                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADB_SPI_CS~output                                                                                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; AD_SCLK                                                                                                                                                                                                                                                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- AD_SCLK                                                                                                                                                                                                                                                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- AD_SCLK~output                                                                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; AD_SDIO                                                                                                                                                                                                                                                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- AD_SDIO                                                                                                                                                                                                                                                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- AD_SDIO~output                                                                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; AIC_BCLK                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- AIC_BCLK                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- AIC_BCLK~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; AIC_DIN                                                                                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AIC_DIN                                                                                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AIC_DIN~output                                                                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; AIC_DOUT                                                                                                                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- AIC_DOUT                                                                                                                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- AIC_DOUT~input                                                                                                                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; AIC_LRCIN                                                                                                                                                                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- AIC_LRCIN                                                                                                                                                                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- AIC_LRCIN~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; AIC_LRCOUT                                                                                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- AIC_LRCOUT                                                                                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- AIC_LRCOUT~output                                                                                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; AIC_SPI_CS                                                                                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AIC_SPI_CS                                                                                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AIC_SPI_CS~output                                                                                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; AIC_XCLK                                                                                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AIC_XCLK                                                                                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AIC_XCLK~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; BUTTON[0]                                                                                                                                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- BUTTON[0]                                                                                                                                                                                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- BUTTON[0]~input                                                                                                                                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; BUTTON[1]                                                                                                                                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- BUTTON[1]                                                                                                                                                                                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- BUTTON[1]~input                                                                                                                                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; BUTTON[2]                                                                                                                                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- BUTTON[2]                                                                                                                                                                                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- BUTTON[2]~input                                                                                                                                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; BUTTON[3]                                                                                                                                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- BUTTON[3]                                                                                                                                                                                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- BUTTON[3]~input                                                                                                                                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; CLKIN1                                                                                                                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLKIN1                                                                                                                                                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLKIN1~input                                                                                                                                                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; CLKOUT0                                                                                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- CLKOUT0                                                                                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- CLKOUT0~output                                                                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; CPU_RESET_n                                                                                                                                                                                                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CPU_RESET_n                                                                                                                                                                                                                                                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CPU_RESET_n~input                                                                                                                                                                                                                                                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; CSENSE_ADC_FO                                                                                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- CSENSE_ADC_FO                                                                                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- CSENSE_ADC_FO~output                                                                                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; CSENSE_CS_n[0]                                                                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- CSENSE_CS_n[0]                                                                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- CSENSE_CS_n[0]~output                                                                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; CSENSE_CS_n[1]                                                                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- CSENSE_CS_n[1]                                                                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- CSENSE_CS_n[1]~output                                                                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; CSENSE_SCK                                                                                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- CSENSE_SCK                                                                                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- CSENSE_SCK~output                                                                                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; CSENSE_SDI                                                                                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- CSENSE_SDI                                                                                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- CSENSE_SDI~output                                                                                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; CSENSE_SDO                                                                                                                                                                                                                                                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CSENSE_SDO                                                                                                                                                                                                                                                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CSENSE_SDO~input                                                                                                                                                                                                                                                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DA[0]                                                                                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DA[0]                                                                                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DA[0]~output                                                                                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DA[10]                                                                                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DA[10]                                                                                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DA[10]~output                                                                                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DA[11]                                                                                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DA[11]                                                                                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DA[11]~output                                                                                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DA[12]                                                                                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DA[12]                                                                                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DA[12]~output                                                                                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DA[13]                                                                                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DA[13]                                                                                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DA[13]~output                                                                                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DA[1]                                                                                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DA[1]                                                                                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DA[1]~output                                                                                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DA[2]                                                                                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DA[2]                                                                                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DA[2]~output                                                                                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DA[3]                                                                                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DA[3]                                                                                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DA[3]~output                                                                                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DA[4]                                                                                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DA[4]                                                                                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DA[4]~output                                                                                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DA[5]                                                                                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DA[5]                                                                                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DA[5]~output                                                                                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DA[6]                                                                                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DA[6]                                                                                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DA[6]~output                                                                                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DA[7]                                                                                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DA[7]                                                                                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DA[7]~output                                                                                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DA[8]                                                                                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DA[8]                                                                                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DA[8]~output                                                                                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DA[9]                                                                                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DA[9]                                                                                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DA[9]~output                                                                                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DB[0]                                                                                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DB[0]                                                                                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DB[0]~output                                                                                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DB[10]                                                                                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DB[10]                                                                                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DB[10]~output                                                                                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DB[11]                                                                                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DB[11]                                                                                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DB[11]~output                                                                                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DB[12]                                                                                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DB[12]                                                                                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DB[12]~output                                                                                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DB[13]                                                                                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DB[13]                                                                                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DB[13]~output                                                                                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DB[1]                                                                                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DB[1]                                                                                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DB[1]~output                                                                                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DB[2]                                                                                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DB[2]                                                                                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DB[2]~output                                                                                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DB[3]                                                                                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DB[3]                                                                                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DB[3]~output                                                                                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DB[4]                                                                                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DB[4]                                                                                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DB[4]~output                                                                                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DB[5]                                                                                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DB[5]                                                                                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DB[5]~output                                                                                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DB[6]                                                                                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DB[6]                                                                                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DB[6]~output                                                                                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DB[7]                                                                                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DB[7]                                                                                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DB[7]~output                                                                                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DB[8]                                                                                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DB[8]                                                                                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DB[8]~output                                                                                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DB[9]                                                                                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DB[9]                                                                                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DB[9]~output                                                                                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; EEP_SCL                                                                                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- EEP_SCL                                                                                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- EEP_SCL~output                                                                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; EEP_SDA                                                                                                                                                                                                                                                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- EEP_SDA                                                                                                                                                                                                                                                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- EEP_SDA~output                                                                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ETH_INT_n[0]                                                                                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ETH_INT_n[0]                                                                                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ETH_INT_n[0]~input                                                                                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ETH_INT_n[1]                                                                                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ETH_INT_n[1]                                                                                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ETH_INT_n[1]~input                                                                                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ETH_INT_n[2]                                                                                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ETH_INT_n[2]                                                                                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ETH_INT_n[2]~input                                                                                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ETH_INT_n[3]                                                                                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ETH_INT_n[3]                                                                                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ETH_INT_n[3]~input                                                                                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ETH_MDC[0]                                                                                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ETH_MDC[0]                                                                                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ETH_MDC[0]~output                                                                                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ETH_MDC[1]                                                                                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ETH_MDC[1]                                                                                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ETH_MDC[1]~output                                                                                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ETH_MDC[2]                                                                                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ETH_MDC[2]                                                                                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ETH_MDC[2]~output                                                                                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ETH_MDC[3]                                                                                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ETH_MDC[3]                                                                                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ETH_MDC[3]~output                                                                                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ETH_MDIO[0]                                                                                                                                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ETH_MDIO[0]                                                                                                                                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ETH_MDIO[0]~output                                                                                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ETH_MDIO[1]                                                                                                                                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ETH_MDIO[1]                                                                                                                                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ETH_MDIO[1]~output                                                                                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ETH_MDIO[2]                                                                                                                                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ETH_MDIO[2]                                                                                                                                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ETH_MDIO[2]~output                                                                                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ETH_MDIO[3]                                                                                                                                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ETH_MDIO[3]                                                                                                                                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ETH_MDIO[3]~output                                                                                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ETH_RST_n                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ETH_RST_n                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ETH_RST_n~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ETH_RX_p[0]                                                                                                                                                                                                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ETH_RX_p[0]                                                                                                                                                                                                                                                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ETH_RX_p[0]~input                                                                                                                                                                                                                                                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ETH_TX_p[0]                                                                                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ETH_TX_p[0]                                                                                                                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ETH_TX_p[0]~output                                                                                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; EXT_IO                                                                                                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- EXT_IO                                                                                                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- EXT_IO~output                                                                                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FAN_CTRL                                                                                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FAN_CTRL                                                                                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FAN_CTRL~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FLASH_ADV_n                                                                                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FLASH_ADV_n                                                                                                                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FLASH_ADV_n~output                                                                                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FLASH_CE_n                                                                                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FLASH_CE_n                                                                                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FLASH_CE_n~output                                                                                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FLASH_CLK                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FLASH_CLK                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FLASH_CLK~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FLASH_OE_n                                                                                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FLASH_OE_n                                                                                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FLASH_OE_n~output                                                                                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FLASH_RESET_n                                                                                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FLASH_RESET_n                                                                                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FLASH_RESET_n~output                                                                                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FLASH_RYBY_n                                                                                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- FLASH_RYBY_n                                                                                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- FLASH_RYBY_n~input                                                                                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FLASH_WE_n                                                                                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FLASH_WE_n                                                                                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FLASH_WE_n~output                                                                                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FPGA_CLK_A_N                                                                                                                                                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FPGA_CLK_A_N                                                                                                                                                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_CLK_A_N~output                                                                                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FPGA_CLK_A_P                                                                                                                                                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FPGA_CLK_A_P                                                                                                                                                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_CLK_A_P~output                                                                                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FPGA_CLK_B_N                                                                                                                                                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FPGA_CLK_B_N                                                                                                                                                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_CLK_B_N~output                                                                                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FPGA_CLK_B_P                                                                                                                                                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FPGA_CLK_B_P                                                                                                                                                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_CLK_B_P~output                                                                                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_A[0]                                                                                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FSM_A[0]                                                                                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FSM_A[0]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_A[10]                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FSM_A[10]                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FSM_A[10]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_A[11]                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FSM_A[11]                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FSM_A[11]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_A[12]                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FSM_A[12]                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FSM_A[12]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_A[13]                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FSM_A[13]                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FSM_A[13]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_A[14]                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FSM_A[14]                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FSM_A[14]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_A[15]                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FSM_A[15]                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FSM_A[15]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_A[16]                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FSM_A[16]                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FSM_A[16]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_A[17]                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FSM_A[17]                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FSM_A[17]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_A[18]                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FSM_A[18]                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FSM_A[18]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_A[19]                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FSM_A[19]                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FSM_A[19]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_A[1]                                                                                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FSM_A[1]                                                                                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FSM_A[1]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_A[20]                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FSM_A[20]                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FSM_A[20]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_A[21]                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FSM_A[21]                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FSM_A[21]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_A[22]                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FSM_A[22]                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FSM_A[22]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_A[23]                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FSM_A[23]                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FSM_A[23]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_A[24]                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FSM_A[24]                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FSM_A[24]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_A[25]                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FSM_A[25]                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FSM_A[25]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_A[2]                                                                                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FSM_A[2]                                                                                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FSM_A[2]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_A[3]                                                                                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FSM_A[3]                                                                                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FSM_A[3]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_A[4]                                                                                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FSM_A[4]                                                                                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FSM_A[4]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_A[5]                                                                                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FSM_A[5]                                                                                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FSM_A[5]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_A[6]                                                                                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FSM_A[6]                                                                                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FSM_A[6]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_A[7]                                                                                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FSM_A[7]                                                                                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FSM_A[7]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_A[8]                                                                                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FSM_A[8]                                                                                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FSM_A[8]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_A[9]                                                                                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FSM_A[9]                                                                                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FSM_A[9]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_D[0]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FSM_D[0]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FSM_D[0]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_D[10]                                                                                                                                                                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FSM_D[10]                                                                                                                                                                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FSM_D[10]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_D[11]                                                                                                                                                                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FSM_D[11]                                                                                                                                                                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FSM_D[11]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_D[12]                                                                                                                                                                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FSM_D[12]                                                                                                                                                                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FSM_D[12]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_D[13]                                                                                                                                                                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FSM_D[13]                                                                                                                                                                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FSM_D[13]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_D[14]                                                                                                                                                                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FSM_D[14]                                                                                                                                                                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FSM_D[14]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_D[15]                                                                                                                                                                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FSM_D[15]                                                                                                                                                                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FSM_D[15]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_D[1]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FSM_D[1]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FSM_D[1]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_D[2]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FSM_D[2]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FSM_D[2]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_D[3]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FSM_D[3]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FSM_D[3]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_D[4]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FSM_D[4]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FSM_D[4]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_D[5]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FSM_D[5]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FSM_D[5]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_D[6]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FSM_D[6]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FSM_D[6]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_D[7]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FSM_D[7]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FSM_D[7]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_D[8]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FSM_D[8]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FSM_D[8]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; FSM_D[9]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FSM_D[9]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FSM_D[9]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GCLKIN                                                                                                                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- GCLKIN                                                                                                                                                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- GCLKIN~input                                                                                                                                                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GCLKOUT_FPGA                                                                                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GCLKOUT_FPGA                                                                                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GCLKOUT_FPGA~output                                                                                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[0]                                                                                                                                                                                                                                                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[0]                                                                                                                                                                                                                                                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[0]~output                                                                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[10]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[10]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[10]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[11]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[11]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[11]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[12]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[12]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[12]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[13]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[13]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[13]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[14]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[14]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[14]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[15]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[15]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[15]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[16]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[16]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[16]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[17]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[17]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[17]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[18]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[18]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[18]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[19]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[19]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[19]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[1]                                                                                                                                                                                                                                                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[1]                                                                                                                                                                                                                                                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[1]~output                                                                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[20]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[20]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[20]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[21]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[21]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[21]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[22]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[22]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[22]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[23]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[23]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[23]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[24]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[24]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[24]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[25]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[25]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[25]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[26]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[26]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[26]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[27]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[27]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[27]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[28]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[28]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[28]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[29]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[29]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[29]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[2]                                                                                                                                                                                                                                                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[2]                                                                                                                                                                                                                                                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[2]~output                                                                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[30]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[30]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[30]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[31]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[31]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[31]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[32]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[32]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[32]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[33]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[33]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[33]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[34]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[34]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[34]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[35]                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[35]                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[35]~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[3]                                                                                                                                                                                                                                                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[3]                                                                                                                                                                                                                                                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[3]~output                                                                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[4]                                                                                                                                                                                                                                                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[4]                                                                                                                                                                                                                                                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[4]~output                                                                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[5]                                                                                                                                                                                                                                                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[5]                                                                                                                                                                                                                                                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[5]~output                                                                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[6]                                                                                                                                                                                                                                                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[6]                                                                                                                                                                                                                                                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[6]~output                                                                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[7]                                                                                                                                                                                                                                                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[7]                                                                                                                                                                                                                                                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[7]~output                                                                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[8]                                                                                                                                                                                                                                                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[8]                                                                                                                                                                                                                                                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[8]~output                                                                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; GPIO[9]                                                                                                                                                                                                                                                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[9]                                                                                                                                                                                                                                                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[9]~output                                                                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HSMC_SCL                                                                                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_SCL                                                                                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_SCL~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HSMC_SDA                                                                                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- HSMC_SDA                                                                                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_SDA~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; J1_152                                                                                                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- J1_152                                                                                                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- J1_152~output                                                                                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; LED[0]                                                                                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[0]                                                                                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[0]~output                                                                                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; LED[1]                                                                                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[1]                                                                                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[1]~output                                                                                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; LED[2]                                                                                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[2]                                                                                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[2]~output                                                                                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; LED[3]                                                                                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[3]                                                                                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[3]~output                                                                                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; LED[4]                                                                                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[4]                                                                                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[4]~output                                                                                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; LED[5]                                                                                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[5]                                                                                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[5]~output                                                                                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; LED[6]                                                                                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[6]                                                                                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[6]~output                                                                                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; LED[7]                                                                                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[7]                                                                                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[7]~output                                                                                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_SA[0]                                                                                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_SA[0]                                                                                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_SA[0]~output                                                                                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_SA[1]                                                                                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_SA[1]                                                                                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_SA[1]~output                                                                                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_SCL                                                                                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_SCL                                                                                                                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_SCL~output                                                                                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_SDA                                                                                                                                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_SDA                                                                                                                                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_SDA~output                                                                                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_addr[0]                                                                                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_addr[0]                                                                                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_addr[0]~output                                                                                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_addr[10]                                                                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_addr[10]                                                                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_addr[10]~output                                                                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_addr[11]                                                                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_addr[11]                                                                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_addr[11]~output                                                                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_addr[12]                                                                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_addr[12]                                                                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_addr[12]~output                                                                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_addr[13]                                                                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_addr[13]                                                                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_addr[13]~output                                                                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_addr[14]                                                                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_addr[14]                                                                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_addr[14]~output                                                                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_addr[15]                                                                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_addr[15]                                                                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_addr[15]~output                                                                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_addr[1]                                                                                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_addr[1]                                                                                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_addr[1]~output                                                                                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_addr[2]                                                                                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_addr[2]                                                                                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_addr[2]~output                                                                                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_addr[3]                                                                                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_addr[3]                                                                                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_addr[3]~output                                                                                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_addr[4]                                                                                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_addr[4]                                                                                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_addr[4]~output                                                                                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_addr[5]                                                                                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_addr[5]                                                                                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_addr[5]~output                                                                                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_addr[6]                                                                                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_addr[6]                                                                                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_addr[6]~output                                                                                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_addr[7]                                                                                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_addr[7]                                                                                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_addr[7]~output                                                                                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_addr[8]                                                                                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_addr[8]                                                                                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_addr[8]~output                                                                                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_addr[9]                                                                                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_addr[9]                                                                                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_addr[9]~output                                                                                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_ba[0]                                                                                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_ba[0]                                                                                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_ba[0]~output                                                                                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_ba[1]                                                                                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_ba[1]                                                                                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_ba[1]~output                                                                                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_ba[2]                                                                                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_ba[2]                                                                                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_ba[2]~output                                                                                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_cas_n                                                                                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_cas_n                                                                                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_cas_n~output                                                                                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_cke[0]                                                                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_cke[0]                                                                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_cke[0]~output                                                                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_cke[1]                                                                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_cke[1]                                                                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_cke[1]~output                                                                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_clk[0]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_clk[0]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|DDR_CLK_OUT[0].mem_clk_obuf                                                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_clk[1]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_clk[1]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|DDR_CLK_OUT[1].mem_clk_obuf                                                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_clk_n[0]                                                                                                                                                                                                                                                              ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_clk_n[0]                                                                                                                                                                                                                                                       ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|DDR_CLK_OUT[0].mem_clk_n_obuf                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_clk_n[1]                                                                                                                                                                                                                                                              ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_clk_n[1]                                                                                                                                                                                                                                                       ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|DDR_CLK_OUT[1].mem_clk_n_obuf                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_cs_n[0]                                                                                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_cs_n[0]                                                                                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_cs_n[0]~output                                                                                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_cs_n[1]                                                                                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_cs_n[1]                                                                                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_cs_n[1]~output                                                                                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dm[0]                                                                                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_dm[0]                                                                                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dm:dqs_group[0].dm_gen.dm_pad_gen[0].dm_pad|dq_obuf_inst  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dm[1]                                                                                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_dm[1]                                                                                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dm:dqs_group[1].dm_gen.dm_pad_gen[0].dm_pad|dq_obuf_inst  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dm[2]                                                                                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_dm[2]                                                                                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dm:dqs_group[2].dm_gen.dm_pad_gen[0].dm_pad|dq_obuf_inst  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dm[3]                                                                                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_dm[3]                                                                                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dm:dqs_group[3].dm_gen.dm_pad_gen[0].dm_pad|dq_obuf_inst  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dm[4]                                                                                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_dm[4]                                                                                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dm:dqs_group[4].dm_gen.dm_pad_gen[0].dm_pad|dq_obuf_inst  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dm[5]                                                                                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_dm[5]                                                                                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dm:dqs_group[5].dm_gen.dm_pad_gen[0].dm_pad|dq_obuf_inst  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dm[6]                                                                                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_dm[6]                                                                                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dm:dqs_group[6].dm_gen.dm_pad_gen[0].dm_pad|dq_obuf_inst  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dm[7]                                                                                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_dm[7]                                                                                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dm:dqs_group[7].dm_gen.dm_pad_gen[0].dm_pad|dq_obuf_inst  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[0]                                                                                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[0]                                                                                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[0].dq[0].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[10]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[10]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[1].dq[2].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[11]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[11]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[1].dq[3].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[12]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[12]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[1].dq[4].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[13]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[13]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[1].dq[5].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[14]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[14]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[1].dq[6].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[15]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[15]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[1].dq[7].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[16]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[16]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[2].dq[0].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[17]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[17]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[2].dq[1].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[18]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[18]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[2].dq[2].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[19]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[19]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[2].dq[3].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[1]                                                                                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[1]                                                                                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[0].dq[1].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[20]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[20]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[2].dq[4].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[21]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[21]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[2].dq[5].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[22]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[22]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[2].dq[6].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[23]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[23]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[2].dq[7].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[24]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[24]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[3].dq[0].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[25]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[25]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[3].dq[1].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[26]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[26]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[3].dq[2].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[27]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[27]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[3].dq[3].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[28]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[28]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[3].dq[4].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[29]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[29]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[3].dq[5].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[2]                                                                                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[2]                                                                                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[0].dq[2].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[30]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[30]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[3].dq[6].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[31]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[31]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[3].dq[7].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[32]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[32]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[4].dq[0].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[33]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[33]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[4].dq[1].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[34]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[34]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[4].dq[2].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[35]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[35]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[4].dq[3].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[36]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[36]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[4].dq[4].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[37]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[37]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[4].dq[5].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[38]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[38]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[4].dq[6].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[39]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[39]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[4].dq[7].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[3]                                                                                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[3]                                                                                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[0].dq[3].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[40]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[40]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[5].dq[0].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[41]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[41]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[5].dq[1].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[42]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[42]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[5].dq[2].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[43]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[43]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[5].dq[3].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[44]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[44]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[5].dq[4].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[45]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[45]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[5].dq[5].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[46]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[46]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[5].dq[6].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[47]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[47]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[5].dq[7].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[48]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[48]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[6].dq[0].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[49]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[49]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[6].dq[1].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[4]                                                                                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[4]                                                                                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[0].dq[4].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[50]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[50]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[6].dq[2].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[51]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[51]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[6].dq[3].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[52]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[52]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[6].dq[4].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[53]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[53]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[6].dq[5].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[54]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[54]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[6].dq[6].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[55]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[55]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[6].dq[7].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[56]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[56]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[7].dq[0].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[57]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[57]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[7].dq[1].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[58]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[58]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[7].dq[2].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[59]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[59]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[7].dq[3].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[5]                                                                                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[5]                                                                                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[0].dq[5].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[60]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[60]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[7].dq[4].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[61]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[61]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[7].dq[5].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[62]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[62]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[7].dq[6].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[63]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[63]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[7].dq[7].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[6]                                                                                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[6]                                                                                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[0].dq[6].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[7]                                                                                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[7]                                                                                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[0].dq[7].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[8]                                                                                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[8]                                                                                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[1].dq[0].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dq[9]                                                                                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dq[9]                                                                                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dq_io:dqs_group[1].dq[1].dq_pad|gen_ddr_obuf.dq_obuf_inst ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dqs[0]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dqs[0]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dqs_op:dqs_group[0].dqs_op_gen.dqs_op|obuf                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dqs[1]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dqs[1]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dqs_op:dqs_group[1].dqs_op_gen.dqs_op|obuf                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dqs[2]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dqs[2]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dqs_op:dqs_group[2].dqs_op_gen.dqs_op|obuf                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dqs[3]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dqs[3]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dqs_op:dqs_group[3].dqs_op_gen.dqs_op|obuf                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dqs[4]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dqs[4]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dqs_op:dqs_group[4].dqs_op_gen.dqs_op|obuf                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dqs[5]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dqs[5]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dqs_op:dqs_group[5].dqs_op_gen.dqs_op|obuf                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dqs[6]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dqs[6]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dqs_op:dqs_group[6].dqs_op_gen.dqs_op|obuf                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dqs[7]                                                                                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dqs[7]                                                                                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dqs_op:dqs_group[7].dqs_op_gen.dqs_op|obuf                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dqsn[0]                                                                                                                                                                                                                                                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dqsn[0]                                                                                                                                                                                                                                                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dqs_op:dqs_group[0].dqs_op_gen.dqsn_op_gen.dqsn_op|obuf   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dqsn[1]                                                                                                                                                                                                                                                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dqsn[1]                                                                                                                                                                                                                                                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dqs_op:dqs_group[1].dqs_op_gen.dqsn_op_gen.dqsn_op|obuf   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dqsn[2]                                                                                                                                                                                                                                                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dqsn[2]                                                                                                                                                                                                                                                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dqs_op:dqs_group[2].dqs_op_gen.dqsn_op_gen.dqsn_op|obuf   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dqsn[3]                                                                                                                                                                                                                                                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dqsn[3]                                                                                                                                                                                                                                                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dqs_op:dqs_group[3].dqs_op_gen.dqsn_op_gen.dqsn_op|obuf   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dqsn[4]                                                                                                                                                                                                                                                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dqsn[4]                                                                                                                                                                                                                                                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dqs_op:dqs_group[4].dqs_op_gen.dqsn_op_gen.dqsn_op|obuf   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dqsn[5]                                                                                                                                                                                                                                                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dqsn[5]                                                                                                                                                                                                                                                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dqs_op:dqs_group[5].dqs_op_gen.dqsn_op_gen.dqsn_op|obuf   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dqsn[6]                                                                                                                                                                                                                                                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dqsn[6]                                                                                                                                                                                                                                                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dqs_op:dqs_group[6].dqs_op_gen.dqsn_op_gen.dqsn_op|obuf   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_dqsn[7]                                                                                                                                                                                                                                                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- M1_DDR2_dqsn[7]                                                                                                                                                                                                                                                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|ddr2_phy_alt_mem_phy_dqs_op:dqs_group[7].dqs_op_gen.dqsn_op_gen.dqsn_op|obuf   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_odt[0]                                                                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_odt[0]                                                                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_odt[0]~output                                                                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_odt[1]                                                                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_odt[1]                                                                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_odt[1]~output                                                                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_ras_n                                                                                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_ras_n                                                                                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_ras_n~output                                                                                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; M1_DDR2_we_n                                                                                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- M1_DDR2_we_n                                                                                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- M1_DDR2_we_n~output                                                                                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; OSC_50_BANK2                                                                                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- OSC_50_BANK2                                                                                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- OSC_50_BANK2~input                                                                                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; OSC_50_BANK3                                                                                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- OSC_50_BANK3                                                                                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- OSC_50_BANK3~input                                                                                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; OSC_50_BANK4                                                                                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- OSC_50_BANK4                                                                                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- OSC_50_BANK4~input                                                                                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; OSC_50_BANK5                                                                                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- OSC_50_BANK5                                                                                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- OSC_50_BANK5~input                                                                                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; OSC_50_BANK6                                                                                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- OSC_50_BANK6                                                                                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- OSC_50_BANK6~input                                                                                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; OSC_50_BANK7                                                                                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- OSC_50_BANK7                                                                                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- OSC_50_BANK7~input                                                                                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; PLL_CLKIN_p                                                                                                                                                                                                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- PLL_CLKIN_p                                                                                                                                                                                                                                                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- PLL_CLKIN_p~input                                                                                                                                                                                                                                                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SD_CLK                                                                                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SD_CLK                                                                                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SD_CLK~output                                                                                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SD_CMD                                                                                                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SD_CMD                                                                                                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SD_CMD~output                                                                                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SD_DAT[0]                                                                                                                                                                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SD_DAT[0]                                                                                                                                                                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SD_DAT[0]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SD_DAT[1]                                                                                                                                                                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SD_DAT[1]                                                                                                                                                                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SD_DAT[1]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SD_DAT[2]                                                                                                                                                                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SD_DAT[2]                                                                                                                                                                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SD_DAT[2]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SD_DAT[3]                                                                                                                                                                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SD_DAT[3]                                                                                                                                                                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SD_DAT[3]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SD_WP_n                                                                                                                                                                                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SD_WP_n                                                                                                                                                                                                                                                                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SD_WP_n~input                                                                                                                                                                                                                                                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SEG0_DP                                                                                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SEG0_DP                                                                                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SEG0_DP~output                                                                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SEG0_D[0]                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SEG0_D[0]                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SEG0_D[0]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SEG0_D[1]                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SEG0_D[1]                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SEG0_D[1]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SEG0_D[2]                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SEG0_D[2]                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SEG0_D[2]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SEG0_D[3]                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SEG0_D[3]                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SEG0_D[3]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SEG0_D[4]                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SEG0_D[4]                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SEG0_D[4]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SEG0_D[5]                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SEG0_D[5]                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SEG0_D[5]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SEG0_D[6]                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SEG0_D[6]                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SEG0_D[6]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SEG1_DP                                                                                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SEG1_DP                                                                                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SEG1_DP~output                                                                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SEG1_D[0]                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SEG1_D[0]                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SEG1_D[0]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SEG1_D[1]                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SEG1_D[1]                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SEG1_D[1]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SEG1_D[2]                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SEG1_D[2]                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SEG1_D[2]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SEG1_D[3]                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SEG1_D[3]                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SEG1_D[3]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SEG1_D[4]                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SEG1_D[4]                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SEG1_D[4]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SEG1_D[5]                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SEG1_D[5]                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SEG1_D[5]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SEG1_D[6]                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SEG1_D[6]                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SEG1_D[6]~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SLIDE_SW[0]                                                                                                                                                                                                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SLIDE_SW[0]                                                                                                                                                                                                                                                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SLIDE_SW[0]~input                                                                                                                                                                                                                                                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SLIDE_SW[1]                                                                                                                                                                                                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SLIDE_SW[1]                                                                                                                                                                                                                                                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SLIDE_SW[1]~input                                                                                                                                                                                                                                                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SLIDE_SW[2]                                                                                                                                                                                                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SLIDE_SW[2]                                                                                                                                                                                                                                                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SLIDE_SW[2]~input                                                                                                                                                                                                                                                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SLIDE_SW[3]                                                                                                                                                                                                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SLIDE_SW[3]                                                                                                                                                                                                                                                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SLIDE_SW[3]~input                                                                                                                                                                                                                                                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SSRAM_ADV                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SSRAM_ADV                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SSRAM_ADV~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SSRAM_BWA_n                                                                                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SSRAM_BWA_n                                                                                                                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SSRAM_BWA_n~output                                                                                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SSRAM_BWB_n                                                                                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SSRAM_BWB_n                                                                                                                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SSRAM_BWB_n~output                                                                                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SSRAM_CE_n                                                                                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SSRAM_CE_n                                                                                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SSRAM_CE_n~output                                                                                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SSRAM_CKE_n                                                                                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SSRAM_CKE_n                                                                                                                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SSRAM_CKE_n~output                                                                                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SSRAM_CLK                                                                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SSRAM_CLK                                                                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SSRAM_CLK~output                                                                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SSRAM_OE_n                                                                                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SSRAM_OE_n                                                                                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SSRAM_OE_n~output                                                                                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SSRAM_WE_n                                                                                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SSRAM_WE_n                                                                                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SSRAM_WE_n~output                                                                                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SW[0]                                                                                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[0]                                                                                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[0]~input                                                                                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SW[1]                                                                                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[1]                                                                                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[1]~input                                                                                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SW[2]                                                                                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[2]                                                                                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[2]~input                                                                                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SW[3]                                                                                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[3]                                                                                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[3]~input                                                                                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SW[4]                                                                                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[4]                                                                                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[4]~input                                                                                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SW[5]                                                                                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[5]                                                                                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[5]~input                                                                                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SW[6]                                                                                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[6]                                                                                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[6]~input                                                                                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SW[7]                                                                                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[7]                                                                                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[7]~input                                                                                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; TEMP_INT_n                                                                                                                                                                                                                                                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TEMP_INT_n                                                                                                                                                                                                                                                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TEMP_INT_n~input                                                                                                                                                                                                                                                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; TEMP_SMCLK                                                                                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- TEMP_SMCLK                                                                                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- TEMP_SMCLK~output                                                                                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; TEMP_SMDAT                                                                                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- TEMP_SMDAT                                                                                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- TEMP_SMDAT~output                                                                                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; UART_CTS                                                                                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- UART_CTS                                                                                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- UART_CTS~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; UART_RTS                                                                                                                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- UART_RTS                                                                                                                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- UART_RTS~input                                                                                                                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; UART_RXD                                                                                                                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- UART_RXD                                                                                                                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- UART_RXD~input                                                                                                                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; UART_TXD                                                                                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- UART_TXD                                                                                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- UART_TXD~output                                                                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; XT_IN_N                                                                                                                                                                                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- XT_IN_N                                                                                                                                                                                                                                                                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- XT_IN_N~input                                                                                                                                                                                                                                                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; XT_IN_P                                                                                                                                                                                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- XT_IN_P                                                                                                                                                                                                                                                                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- XT_IN_P~input                                                                                                                                                                                                                                                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; altera_reserved_ntrst                                                                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_ntrst                                                                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_ntrst~input                                                                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; altera_reserved_tck                                                                                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                                                                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                                                                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; altera_reserved_tdi                                                                                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                                                                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                                                                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; altera_reserved_tdo                                                                                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                                                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; altera_reserved_tms                                                                                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                                                                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                                                                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_clr                                                                                                                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ena                                                                                                                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_in_0_                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_in_1_                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_out_0_                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_out_1_                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_cir                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_pir                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_rti                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sir                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_udr                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_uir                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_raw_tck                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_raw_tms                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_tdi                                                                                                                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_tdo                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_usr1                                                                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_clr                                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_ena                                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_ir_in_0_                                                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_ir_out_0_                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_irq                                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_jtag_state_cdr                                                                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_jtag_state_sdr                                                                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_jtag_state_udr                                                                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_raw_tck                                                                                                                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_rti                                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_shift                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_tck                                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_tdi                                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_tdo                                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_update                                                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.DE4_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_usr1                                                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; laejrgibqjgjcajif0v92jmfv                                                                                                                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                                                         ;
+-----------------------------------------------+----------------------------------------------------------------------------------------------------------------+
; Resource                                      ; Usage                                                                                                          ;
+-----------------------------------------------+----------------------------------------------------------------------------------------------------------------+
; Estimated ALUTs Used                          ; 14601                                                                                                          ;
;     -- Combinational ALUTs                    ; 14329                                                                                                          ;
;     -- Memory ALUTs                           ; 272                                                                                                            ;
;     -- LUT_REGs                               ; 0                                                                                                              ;
; Dedicated logic registers                     ; 14260                                                                                                          ;
;                                               ;                                                                                                                ;
; Estimated ALUTs Unavailable                   ; 363                                                                                                            ;
;     -- Due to unpartnered combinational logic ; 339                                                                                                            ;
;     -- Due to Memory ALUTs                    ; 24                                                                                                             ;
;                                               ;                                                                                                                ;
; Total combinational functions                 ; 14329                                                                                                          ;
; Combinational ALUT usage by number of inputs  ;                                                                                                                ;
;     -- 7 input functions                      ; 338                                                                                                            ;
;     -- 6 input functions                      ; 2412                                                                                                           ;
;     -- 5 input functions                      ; 2985                                                                                                           ;
;     -- 4 input functions                      ; 2423                                                                                                           ;
;     -- <=3 input functions                    ; 6171                                                                                                           ;
;                                               ;                                                                                                                ;
; Combinational ALUTs by mode                   ;                                                                                                                ;
;     -- normal mode                            ; 11652                                                                                                          ;
;     -- extended LUT mode                      ; 338                                                                                                            ;
;     -- arithmetic mode                        ; 2139                                                                                                           ;
;     -- shared arithmetic mode                 ; 200                                                                                                            ;
;                                               ;                                                                                                                ;
; Estimated ALUT/register pairs used            ; 19550                                                                                                          ;
;                                               ;                                                                                                                ;
; Total registers                               ; 14628                                                                                                          ;
;     -- Dedicated logic registers              ; 14260                                                                                                          ;
;     -- I/O registers                          ; 736                                                                                                            ;
;     -- LUT_REGs                               ; 0                                                                                                              ;
;                                               ;                                                                                                                ;
; Memory LAB cells by mode                      ;                                                                                                                ;
;     -- 64-address deep                        ; 16                                                                                                             ;
;     -- 32-address deep                        ; 256                                                                                                            ;
;                                               ;                                                                                                                ;
; Estimated ALMs:  partially or completely used ; 9,775                                                                                                          ;
;                                               ;                                                                                                                ;
; Virtual pins                                  ; 1                                                                                                              ;
; I/O pins                                      ; 389                                                                                                            ;
; Total MLAB memory bits                        ; 5120                                                                                                           ;
; Total block memory bits                       ; 6562112                                                                                                        ;
; DSP block 18-bit elements                     ; 4                                                                                                              ;
; Total PLLs                                    ; 6                                                                                                              ;
; Total DLLs                                    ; 1                                                                                                              ;
; SERDES transmitters                           ; 1                                                                                                              ;
; SERDES receivers                              ; 1                                                                                                              ;
; Maximum fan-out node                          ; DE4_SOPC:DE4_SOPC_inst|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_jpb2:auto_generated|clk[0] ;
; Maximum fan-out                               ; 6014                                                                                                           ;
; Total fan-out                                 ; 152127                                                                                                         ;
; Average fan-out                               ; 4.62                                                                                                           ;
+-----------------------------------------------+----------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+------------------+--------------+--------------+--------------+--------------+---------+---------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Type      ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size    ; MIF                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+------------------+--------------+--------------+--------------+--------------+---------+---------------------------------+
; DE4_SOPC:DE4_SOPC_inst|clock_crossing_0:the_clock_crossing_0|clock_crossing_0_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_ftf1:auto_generated|altsyncram_ij31:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                               ; AUTO      ; Simple Dual Port ; 32           ; 344          ; 32           ; 344          ; 11008   ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_saj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                         ; AUTO      ; Simple Dual Port ; 256          ; 2            ; 256          ; 2            ; 512     ; cpu_bht_ram.mif                 ;
; DE4_SOPC:DE4_SOPC_inst|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data|altsyncram:the_altsyncram|altsyncram_p8j1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                 ; AUTO      ; Simple Dual Port ; 16384        ; 32           ; 16384        ; 32           ; 524288  ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_o8j1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                   ; AUTO      ; Simple Dual Port ; 2048         ; 17           ; 2048         ; 17           ; 34816   ; cpu_dc_tag_ram.mif              ;
; DE4_SOPC:DE4_SOPC_inst|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_clg1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                             ; AUTO      ; Simple Dual Port ; 8            ; 32           ; 8            ; 32           ; 256     ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_39h1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                 ; AUTO      ; Simple Dual Port ; 16384        ; 32           ; 16384        ; 32           ; 524288  ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_1tj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                   ; AUTO      ; Simple Dual Port ; 2048         ; 23           ; 2048         ; 23           ; 47104   ; cpu_ic_tag_ram.mif              ;
; DE4_SOPC:DE4_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_0na2:auto_generated|ALTSYNCRAM                                                                                                                                                                                                               ; AUTO      ; True Dual Port   ; 256          ; 32           ; 256          ; 32           ; 8192    ; cpu_ociram_default_contents.mif ;
; DE4_SOPC:DE4_SOPC_inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_soi1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                 ; AUTO      ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024    ; cpu_rf_ram_a.mif                ;
; DE4_SOPC:DE4_SOPC_inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_toi1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                 ; AUTO      ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024    ; cpu_rf_ram_b.mif                ;
; DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_ddrx_controller_wrapper:ddr2_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_ka61:auto_generated|a_dpfifo_e131:dpfifo|altsyncram_l2e1:FIFOram|ALTSYNCRAM                                                                                        ; AUTO      ; Simple Dual Port ; 256          ; 288          ; 256          ; 288          ; 73728   ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_rdata_valid:rdv_pipe|altsyncram:altsyncram_component|altsyncram_kdm1:auto_generated|ALTSYNCRAM                                                                                                                                                                                           ; AUTO      ; Simple Dual Port ; 256          ; 2            ; 256          ; 2            ; 512     ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|descriptor_memory:the_descriptor_memory|altsyncram:the_altsyncram|altsyncram_9tf1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                    ; AUTO      ; Single Port      ; 512          ; 32           ; --           ; --           ; 16384   ; descriptor_memory.hex           ;
; DE4_SOPC:DE4_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_bo21:auto_generated|a_dpfifo_eu21:dpfifo|dpram_bi21:FIFOram|altsyncram_ful1:altsyncram1|ALTSYNCRAM                                                                                                                                                                                                                                                       ; AUTO      ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512     ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_bo21:auto_generated|a_dpfifo_eu21:dpfifo|dpram_bi21:FIFOram|altsyncram_ful1:altsyncram1|ALTSYNCRAM                                                                                                                                                                                                                                                       ; AUTO      ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512     ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|master_write:the_master_write|custom_master:master_write_inst|burst_write_master:a_burst_write_master|scfifo:the_user_to_master_fifo|scfifo_0p21:auto_generated|a_dpfifo_3qv:dpfifo|altsyncram_1e81:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                         ; AUTO      ; Simple Dual Port ; 32           ; 256          ; 32           ; 256          ; 8192    ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|onchip_memory:the_onchip_memory|altsyncram:the_altsyncram|altsyncram_oqc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                            ; M9K block ; Single Port      ; 128000       ; 32           ; --           ; --           ; 4096000 ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|peripheral_clock_crossing:the_peripheral_clock_crossing|peripheral_clock_crossing_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_bqf1:auto_generated|altsyncram_cg31:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                    ; AUTO      ; Simple Dual Port ; 16           ; 54           ; 16           ; 54           ; 864     ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|peripheral_clock_crossing:the_peripheral_clock_crossing|peripheral_clock_crossing_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_qtf1:auto_generated|altsyncram_8g31:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                          ; AUTO      ; Simple Dual Port ; 32           ; 33           ; 32           ; 33           ; 1056    ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|altshift_taps:desc_assembler_rtl_3|shift_taps_2jp:auto_generated|altsyncram_p261:altsyncram4|ALTSYNCRAM                                                                                                                                                                                ; AUTO      ; Simple Dual Port ; 4            ; 8            ; 4            ; 8            ; 32      ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_command_fifo:the_sgdma_rx_command_fifo|scfifo:sgdma_rx_command_fifo_command_fifo|scfifo_9731:auto_generated|a_dpfifo_cd31:dpfifo|altsyncram_nqd1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                             ; AUTO      ; Simple Dual Port ; 2            ; 104          ; 2            ; 104          ; 208     ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_status_token_fifo:the_sgdma_rx_status_token_fifo|scfifo:sgdma_rx_status_token_fifo_status_token_fifo|scfifo_q531:auto_generated|a_dpfifo_tb31:dpfifo|altsyncram_pnd1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                         ; AUTO      ; Simple Dual Port ; 2            ; 24           ; 2            ; 24           ; 48      ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|altshift_taps:desc_assembler_rtl_2|shift_taps_3jp:auto_generated|altsyncram_n561:altsyncram4|ALTSYNCRAM                                                                                                                                                                                ; AUTO      ; Simple Dual Port ; 4            ; 16           ; 4            ; 16           ; 64      ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|altshift_taps:desc_assembler_rtl_4|shift_taps_fkp:auto_generated|altsyncram_j561:altsyncram4|ALTSYNCRAM                                                                                                                                                                                ; AUTO      ; Simple Dual Port ; 4            ; 14           ; 4            ; 14           ; 56      ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_command_fifo:the_sgdma_tx_command_fifo|scfifo:sgdma_tx_command_fifo_command_fifo|scfifo_9731:auto_generated|a_dpfifo_cd31:dpfifo|altsyncram_nqd1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                             ; AUTO      ; Simple Dual Port ; 2            ; 104          ; 2            ; 104          ; 208     ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_3q31:auto_generated|a_dpfifo_6041:dpfifo|altsyncram_rrd1:FIFOram|ALTSYNCRAM                                                                                                                                                                        ; AUTO      ; Simple Dual Port ; 64           ; 37           ; 64           ; 37           ; 2368    ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_status_token_fifo:the_sgdma_tx_status_token_fifo|scfifo:sgdma_tx_status_token_fifo_status_token_fifo|scfifo_q531:auto_generated|a_dpfifo_tb31:dpfifo|altsyncram_pnd1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                         ; AUTO      ; Simple Dual Port ; 2            ; 24           ; 2            ; 24           ; 48      ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|tse_mac:the_tse_mac|altera_tse_mac_pcs_pma:altera_tse_mac_pcs_pma_inst|altera_tse_mac_pcs_pma_ena:altera_tse_mac_pcs_pma_ena_inst|altera_tse_top_1000_base_x:top_1000_base_x_inst|altera_tse_top_sgmii:U_SGMII|altera_tse_top_rx_converter:U_RXCV|altera_tse_a_fifo_24:U_DSW|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_hhh1:auto_generated|ALTSYNCRAM                                                        ; AUTO      ; Simple Dual Port ; 16           ; 10           ; 16           ; 10           ; 160     ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|tse_mac:the_tse_mac|altera_tse_mac_pcs_pma:altera_tse_mac_pcs_pma_inst|altera_tse_mac_pcs_pma_ena:altera_tse_mac_pcs_pma_ena_inst|altera_tse_top_1000_base_x:top_1000_base_x_inst|altera_tse_top_sgmii:U_SGMII|altera_tse_top_tx_converter:U_TXCV|altera_tse_a_fifo_24:U_DSW|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_hhh1:auto_generated|ALTSYNCRAM                                                        ; AUTO      ; Simple Dual Port ; 16           ; 10           ; 16           ; 10           ; 160     ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|tse_mac:the_tse_mac|altera_tse_mac_pcs_pma:altera_tse_mac_pcs_pma_inst|altera_tse_mac_pcs_pma_ena:altera_tse_mac_pcs_pma_ena_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_8nn1:auto_generated|ALTSYNCRAM                                                 ; AUTO      ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; 512     ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|tse_mac:the_tse_mac|altera_tse_mac_pcs_pma:altera_tse_mac_pcs_pma_inst|altera_tse_mac_pcs_pma_ena:altera_tse_mac_pcs_pma_ena_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_8nn1:auto_generated|ALTSYNCRAM                                                 ; AUTO      ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; 512     ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|tse_mac:the_tse_mac|altera_tse_mac_pcs_pma:altera_tse_mac_pcs_pma_inst|altera_tse_mac_pcs_pma_ena:altera_tse_mac_pcs_pma_ena_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_8kn1:auto_generated|ALTSYNCRAM                                                    ; AUTO      ; Simple Dual Port ; 8            ; 32           ; 8            ; 32           ; 256     ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|tse_mac:the_tse_mac|altera_tse_mac_pcs_pma:altera_tse_mac_pcs_pma_inst|altera_tse_mac_pcs_pma_ena:altera_tse_mac_pcs_pma_ena_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component|altsyncram_8kn1:auto_generated|ALTSYNCRAM                                                    ; AUTO      ; Simple Dual Port ; 8            ; 32           ; 8            ; 32           ; 256     ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|tse_mac:the_tse_mac|altera_tse_mac_pcs_pma:altera_tse_mac_pcs_pma_inst|altera_tse_mac_pcs_pma_ena:altera_tse_mac_pcs_pma_ena_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|altsyncram:mem_rtl_1|altsyncram_1ak1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO      ; Simple Dual Port ; 8            ; 41           ; 8            ; 41           ; 328     ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|tse_mac:the_tse_mac|altera_tse_mac_pcs_pma:altera_tse_mac_pcs_pma_inst|altera_tse_mac_pcs_pma_ena:altera_tse_mac_pcs_pma_ena_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_1qj1:auto_generated|ALTSYNCRAM                  ; AUTO      ; Simple Dual Port ; 512          ; 23           ; 512          ; 23           ; 11776   ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|tse_mac:the_tse_mac|altera_tse_mac_pcs_pma:altera_tse_mac_pcs_pma_inst|altera_tse_mac_pcs_pma_ena:altera_tse_mac_pcs_pma_ena_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_tvj1:auto_generated|ALTSYNCRAM              ; AUTO      ; Simple Dual Port ; 2048         ; 40           ; 2048         ; 40           ; 81920   ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|tse_mac:the_tse_mac|altera_tse_mac_pcs_pma:altera_tse_mac_pcs_pma_inst|altera_tse_mac_pcs_pma_ena:altera_tse_mac_pcs_pma_ena_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_5|shift_taps_j5p:auto_generated|altsyncram_5h31:altsyncram4|ALTSYNCRAM  ; AUTO      ; Simple Dual Port ; 16           ; 8            ; 16           ; 8            ; 128     ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|tse_mac:the_tse_mac|altera_tse_mac_pcs_pma:altera_tse_mac_pcs_pma_inst|altera_tse_mac_pcs_pma_ena:altera_tse_mac_pcs_pma_ena_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_hashing:U_HSH|altera_tse_altsyncram_dpm_fifo:U_LUT|altsyncram:altsyncram_component|altsyncram_njj1:auto_generated|ALTSYNCRAM ; AUTO      ; Simple Dual Port ; 64           ; 1            ; 64           ; 1            ; 64      ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|tse_mac:the_tse_mac|altera_tse_mac_pcs_pma:altera_tse_mac_pcs_pma_inst|altera_tse_mac_pcs_pma_ena:altera_tse_mac_pcs_pma_ena_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_9sj1:auto_generated|ALTSYNCRAM                  ; AUTO      ; Simple Dual Port ; 1024         ; 2            ; 1024         ; 2            ; 2048    ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|tse_mac:the_tse_mac|altera_tse_mac_pcs_pma:altera_tse_mac_pcs_pma_inst|altera_tse_mac_pcs_pma_ena:altera_tse_mac_pcs_pma_ena_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_j0k1:auto_generated|ALTSYNCRAM              ; AUTO      ; Simple Dual Port ; 4096         ; 36           ; 4096         ; 36           ; 147456  ; None                            ;
; DE4_SOPC:DE4_SOPC_inst|tse_mac:the_tse_mac|altera_tse_mac_pcs_pma:altera_tse_mac_pcs_pma_inst|altera_tse_mac_pcs_pma_ena:altera_tse_mac_pcs_pma_ena_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram:altsyncram_component|altsyncram_rpj1:auto_generated|ALTSYNCRAM                                                ; AUTO      ; Simple Dual Port ; 128          ; 10           ; 128          ; 10           ; 1280    ; None                            ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_k8n1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                                ; AUTO      ; Simple Dual Port ; 4096         ; 16           ; 256          ; 256          ; 65536   ; None                            ;
; sin400k_st:sin400k_st_inst|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_7pc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                         ; AUTO      ; ROM              ; 65536        ; 14           ; --           ; --           ; 917504  ; sin400k_sin.hex                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+------------------+--------------+--------------+--------------+--------------+---------+---------------------------------+


+---------------------------------------------------------------------+
; Partition Merge DSP Block Usage Summary                             ;
+-------------------------------------------------------+-------------+
; Statistic                                             ; Number Used ;
+-------------------------------------------------------+-------------+
; Simple Multipliers (9-bit)                            ; 0           ;
; Simple Multipliers (12-bit)                           ; 0           ;
; Simple Multipliers (18-bit)                           ; 0           ;
; Simple Multipliers (36-bit)                           ; 0           ;
; Multiply Accumulators (18-bit)                        ; 0           ;
; Multiply Accumulator with Chain-out Adders (18-bit)   ; 0           ;
; Two-Multipliers Adders (18-bit)                       ; 0           ;
; Loopback Multipliers (18-bit)                         ; 0           ;
; Four-Multipliers Adders (18-bit)                      ; 0           ;
; Four-Multipliers Adder with Chain-out Adders (18-bit) ; 0           ;
; Shift DSP Blocks (32-bit)                             ; 1           ;
; Double DSP Blocks                                     ; 0           ;
; DSP Blocks                                            ; --          ;
; DSP Block 18-bit Elements                             ; 4           ;
; Signed Multipliers                                    ; 0           ;
; Unsigned Multipliers                                  ; 0           ;
; Mixed Sign Multipliers                                ; 0           ;
; Variable Sign Multipliers                             ; 4           ;
; Dedicated Shift Register Chains                       ; 0           ;
; Dedicated Output Adder Chains                         ; 0           ;
+-------------------------------------------------------+-------------+
Note: number of DSP Blocks used is only available after a successful fit.


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Partition Merge
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version
    Info: Processing started: Thu Jan 19 11:54:10 2012
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off SS_OCT -c DE4_DDR2 --merge=on
Warning: Previously generated Fitter netlist for partition "Top" does not exist -- using previously generated Synthesis netlist instead
Info: Using synthesis netlist for partition "Top"
Info: Using synthesis netlist for partition "pzdyqx:nabboc"
Info: Using synthesis netlist for partition "sld_hub:auto_hub"
Info: Resolved and merged 3 partition(s)
Warning: PLL "DE4_SOPC:DE4_SOPC_inst|tse_mac:the_tse_mac|altera_tse_mac_pcs_pma:altera_tse_mac_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:altlvds_tx_component|lvds_tx_8c51:auto_generated|pll" has parameters clk2_multiply_by and clk2_divide_by specified but port CLK[2] is not connected
Warning: PLL "DE4_SOPC:DE4_SOPC_inst|ddr2:the_ddr2|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:half_rate.pll|altpll:altpll_component|altpll_c7r3:auto_generated|pll1" has parameters clk2_multiply_by and clk2_divide_by specified but port CLK[2] is not connected
Warning: PLL "DE4_SOPC:DE4_SOPC_inst|tse_mac:the_tse_mac|altera_tse_mac_pcs_pma:altera_tse_mac_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:altlvds_rx_component|lvds_rx_4lu1:auto_generated|pll" has parameters clk2_multiply_by and clk2_divide_by specified but port CLK[2] is not connected
Info: Design contains 1 virtual pins; timing numbers associated with paths containing virtual pins are estimates
    Info: Pin "FSM_A[0]" is virtual output pin
Warning: Design contains 41 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "OSC_50_BANK2"
    Warning (15610): No output dependent on input pin "OSC_50_BANK4"
    Warning (15610): No output dependent on input pin "OSC_50_BANK5"
    Warning (15610): No output dependent on input pin "OSC_50_BANK6"
    Warning (15610): No output dependent on input pin "OSC_50_BANK7"
    Warning (15610): No output dependent on input pin "PLL_CLKIN_p"
    Warning (15610): No output dependent on input pin "SLIDE_SW[0]"
    Warning (15610): No output dependent on input pin "SLIDE_SW[1]"
    Warning (15610): No output dependent on input pin "SLIDE_SW[2]"
    Warning (15610): No output dependent on input pin "SLIDE_SW[3]"
    Warning (15610): No output dependent on input pin "TEMP_INT_n"
    Warning (15610): No output dependent on input pin "CSENSE_SDO"
    Warning (15610): No output dependent on input pin "SD_WP_n"
    Warning (15610): No output dependent on input pin "UART_RTS"
    Warning (15610): No output dependent on input pin "UART_RXD"
    Warning (15610): No output dependent on input pin "ETH_INT_n[0]"
    Warning (15610): No output dependent on input pin "ETH_INT_n[1]"
    Warning (15610): No output dependent on input pin "ETH_INT_n[2]"
    Warning (15610): No output dependent on input pin "ETH_INT_n[3]"
    Warning (15610): No output dependent on input pin "FLASH_RYBY_n"
    Warning (15610): No output dependent on input pin "ADA_OR"
    Warning (15610): No output dependent on input pin "ADB_D[0]"
    Warning (15610): No output dependent on input pin "ADB_D[1]"
    Warning (15610): No output dependent on input pin "ADB_D[2]"
    Warning (15610): No output dependent on input pin "ADB_D[3]"
    Warning (15610): No output dependent on input pin "ADB_D[4]"
    Warning (15610): No output dependent on input pin "ADB_D[5]"
    Warning (15610): No output dependent on input pin "ADB_D[6]"
    Warning (15610): No output dependent on input pin "ADB_D[7]"
    Warning (15610): No output dependent on input pin "ADB_D[8]"
    Warning (15610): No output dependent on input pin "ADB_D[9]"
    Warning (15610): No output dependent on input pin "ADB_D[10]"
    Warning (15610): No output dependent on input pin "ADB_D[11]"
    Warning (15610): No output dependent on input pin "ADB_D[12]"
    Warning (15610): No output dependent on input pin "ADB_D[13]"
    Warning (15610): No output dependent on input pin "ADB_DCO"
    Warning (15610): No output dependent on input pin "ADB_OR"
    Warning (15610): No output dependent on input pin "AIC_DOUT"
    Warning (15610): No output dependent on input pin "CLKIN1"
    Warning (15610): No output dependent on input pin "XT_IN_N"
    Warning (15610): No output dependent on input pin "XT_IN_P"
Info: Implemented 25846 device resources after synthesis - the final resource count might be different
    Info: Implemented 76 input pins
    Info: Implemented 158 output pins
    Info: Implemented 160 bidirectional pins
    Info: Implemented 22062 logic cells
    Info: Implemented 2524 RAM segments
    Info: Implemented 6 PLLs
    Info: Implemented 1 delay-locked loops
    Info: Implemented 4 DSP elements
Info: Quartus II 64-Bit Partition Merge was successful. 0 errors, 46 warnings
    Info: Peak virtual memory: 554 megabytes
    Info: Processing ended: Thu Jan 19 11:54:30 2012
    Info: Elapsed time: 00:00:20
    Info: Total CPU time (on all processors): 00:00:18


