module mux2(d0, d1, s, y);		//2 input mux
	input d0, d1;	//input
	input [1:0] s;	//select signal
	output y;		//output
	reg y;			//reg
	
	always @(d0, d1, s)	
	begin
		case(s)	//case문
			2'b10		:	y <= d0;	//M0_grant 일때
			2'b01		:	y <= d1;	//M1_grant 일때
			default	:	y <= 1'bx;	//예외처리 unknown값 출력
		endcase
	end

endmodule
