
##  Simulador de Processador ARMv7 em C++

**Integrantes:**
* Victor Pedreira Santos Pepe
* Gabriel Silva Vilas
* Nicholas Sasaki Ogata

---

### üéØ Objetivo Principal

O projeto visa solidificar e aplicar na pr√°tica os conceitos estudados em aula sobre a arquitetura de processadores. Atrav√©s da cria√ß√£o de um simulador, poderemos entender em detalhes o ciclo de busca, decodifica√ß√£o e execu√ß√£o de instru√ß√µes, a manipula√ß√£o de registradores e o acesso √† mem√≥ria, que s√£o a base do funcionamento de um processador moderno.

### üìú Escopo e Funcionalidades (Vers√£o Inicial)

Para garantir a viabilidade do projeto, planejamos implementar, a princ√≠pio, uma vers√£o simplificada do processador, com as seguintes caracter√≠sticas:

* **Modelo de Execu√ß√£o:** Simula√ß√£o de ciclo √∫nico, **sem pipeline**, onde cada instru√ß√£o √© executada completamente antes da pr√≥xima ser buscada.
* **Mem√≥ria e Registradores:** O simulador contar√° com um banco de 16 registradores de 32 bits (`r0` a `r15`) e um espa√ßo de mem√≥ria RAM simulado.

#### Componentes e Instru√ß√µes a serem implementadas:
* **Flags de Condi√ß√£o (CPSR):** O simulador ir√° gerenciar os quatro flags de condi√ß√£o principais: **N** (Negative), **Z** (Zero), **C** (Carry) e **V** (oVerflow).

* **Instru√ß√µes de ULA:** Focaremos nas opera√ß√µes l√≥gicas e aritm√©ticas fundamentais:
    * `ADD` (Adi√ß√£o)
    * `SUB` (Subtra√ß√£o)
    * `AND` (E L√≥gico)
    * `ORR` (OU L√≥gico)
    * `EOR` (OU Exclusivo)
    * `MOV` (Movimenta√ß√£o de Dados)

* **Instru√ß√µes de Acesso √† Mem√≥ria:** Implementaremos as instru√ß√µes para carregar e salvar dados entre a mem√≥ria e os registradores.
    * `LDR` (Load - 32 bits)
    * `STR` (Store - 32 bits)
    * *OBS: Inicialmente, n√£o haver√° suporte para acesso a `byte` ou `half-word`, nem para extens√£o de sinal.*
* **Instru√ß√µes de Controle de Fluxo:** Implementaremos as instru√ß√µes de salto para permitir la√ßos e chamadas de fun√ß√£o.
    * `B` (Branch incondicional)
    * `B<cond>` (Branches condicionais como `BEQ`, `BNE`, `BGT`, etc., que ir√£o ler os flags do CPSR)
    * `BL` (Branch with Link, salvando no LR, para chamada de sub-rotinas)

* **Barrel Shifter:** O simulador incluir√° a funcionalidade do Barrel Shifter, permitindo que o segundo operando das instru√ß√µes de ULA seja deslocado (`LSL`, `LSR`, `ASR`) ou rotacionado (`ROR`) antes da opera√ß√£o.

### ‚öôÔ∏è Como vai funcionar?

Nosso simulador seguir√° o ciclo cl√°ssico de execu√ß√£o:
1.  **Carga:** Um programa em c√≥digo de m√°quina ARM ser√° carregado em nosso vetor de mem√≥ria simulada atrav√©s da leitura de um arquivo (ainda nao definimos se ser√° um arquivo .txt ou um bin√°rio).
2.  **Loop de Execu√ß√£o (Fetch-Decode-Execute):**
    * **Fetch:** A instru√ß√£o de 32 bits apontada pelo PC (`r15`) √© lida da mem√≥ria.
    * **Decode:** A instru√ß√£o √© decodificada, identificando o tipo de opera√ß√£o, os registradores de origem e destino, e o segundo operando.
    * **Execute:** A opera√ß√£o correspondente √© executada, alterando o estado dos registradores ou da mem√≥ria simulada.
3.  **Atualiza√ß√£o:** O PC √© incrementado e o ciclo se repete.

### üöÄ Poss√≠veis Extens√µes

Caso o desenvolvimento inicial progrida bem, planejamos estender o projeto com funcionalidades adicionais, como a implementa√ß√£o de mais instru√ß√µes.

