fsm lower_flow_control_5 {
  in  sync      bool i;
  out sync wire bool o;

  bool flop = false;

  void main() {
    flop = i.read();
    fence;
    o.write(flop);
    fence;
  }
}
// @fec/golden {{{
//  module lower_flow_control_5(
//    input  wire clk,
//    input  wire rst,
//    input  wire i,
//    input  wire i__valid,
//    output reg  o,
//    output reg  o__valid
//  );
//
//    reg state_q, state_d;
//    reg flop_q, flop_d;
//
//    always @(posedge clk) begin
//      if (rst) begin
//        state_q <= 1'd0;
//        flop_q <= 1'd0;
//      end else if (state_q == 1'd1 || i__valid) begin
//        state_q <= state_d;
//        flop_q <= flop_d;
//      end
//    end
//
//    always @* begin
//      state_d = state_q;
//      flop_d = flop_q;
//      o = 1'd0;
//      o__valid = 1'd0;
//      if (state_q == 1'd0) begin
//        flop_d = i;
//        state_d = 1'd1;
//      end else begin
//        o = flop_d;
//        o__valid = 1'd1;
//        state_d = 1'd0;
//      end
//    end
//
//  endmodule
// }}}
