<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üìÄ ‚ò∏Ô∏è üõÅ Intel Core i7-2600K l√©gendaire: test de Sandy Bridge en 2019 (partie 1) üí© üìª üòó</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Partie 1 >> Partie 2 >> Partie 3 



 L'un des processeurs les plus populaires de la derni√®re d√©cennie √©tait l'Intel Core i7-2600K. La conception √©tai...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Intel Core i7-2600K l√©gendaire: test de Sandy Bridge en 2019 (partie 1)</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/company/ua-hosting/blog/455610/">  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Partie 1</a> &gt;&gt; <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Partie 2</a> &gt;&gt; <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Partie 3</a> <br><br><img src="https://habrastorage.org/webt/en/sm/au/ensmaubp6bpmweoot2x1pamo4f0.png"><br><br>  L'un des processeurs les plus populaires de la derni√®re d√©cennie √©tait l'Intel Core i7-2600K.  La conception √©tait r√©volutionnaire, car elle offrait un bond significatif dans les performances et l'efficacit√© d'un processeur monoc≈ìur, et le processeur lui-m√™me r√©agissait √©galement bien √† l'overclocking.  Les prochaines g√©n√©rations de processeurs Intel ne semblaient plus si int√©ressantes et ne donnaient souvent pas aux utilisateurs une raison de mettre √† niveau, de sorte que l'expression "je resterai avec mon 2600K" est devenue omnipr√©sente dans les forums et les sons, m√™me aujourd'hui.  Dans cette revue, nous avons secou√© la poussi√®re de la bo√Æte avec les anciens processeurs et conduit le v√©t√©ran √† travers un ensemble de rep√®res en 2019, √† la fois sur les param√®tres d'usine et en overclocking, pour nous assurer qu'il est toujours le champion. <br><a name="habracut"></a><br><img src="https://habrastorage.org/webt/co/gh/s8/coghs8dyvvkacft2ydv7qxotzb8.png"><br>  <i>Photo de famille Core i7</i> <br><br><h3>  Pourquoi le 2600K est devenu crucial pour la g√©n√©ration </h3><br>  Asseyez-vous sur une chaise, asseyez-vous et imaginez-vous en 2010.  Cette ann√©e-l√†, vous avez examin√© votre ancien syst√®me Core 2 Duo ou Athlon II et vous avez r√©alis√© qu'il √©tait temps de proc√©der √† une mise √† niveau.  Vous connaissez d√©j√† l'architecture de Nehalem, et vous savez que le Core i7-920 acc√©l√®re bien et fait concurrence.  C'√©tait un bon moment, mais soudainement Intel a r√©√©quilibr√© l'industrie et a cr√©√© un produit vraiment r√©volutionnaire.  Les √©chos de la nostalgie dont on se fait encore entendre. <br><br><img src="https://habrastorage.org/webt/en/sm/au/ensmaubp6bpmweoot2x1pamo4f0.png"><br><br><img src="https://habrastorage.org/webt/lm/uk/zq/lmukzqoe07m4vfyacwexv-npcio.jpeg"><br>  <i>Core i7-2600K: le Sandy Bridge le plus rapide (jusqu'√† 2700K)</i> <br><br>  Ce nouveau produit √©tait Sandy Bridge.  AnandTech a publi√© une revue exclusive, et les r√©sultats √©taient presque impossibles √† croire, pour de nombreuses raisons.  Selon nos tests de l'√©poque, le processeur √©tait tout simplement incomparablement plus √©lev√© que tout ce que nous avons vu auparavant, en particulier compte tenu des monstres thermiques Pentium 4 qui √©taient sortis quelques ann√©es auparavant.  Une mise √† niveau de base bas√©e sur le processus 32 nm d'Intel a √©t√© le plus grand tournant dans les performances x86, et depuis lors, nous n'avons pas vu de telles perc√©es.  AMD aura encore besoin de 8 ans pour obtenir son moment de gloire avec la s√©rie Ryzen.  Intel a r√©ussi √† profiter du succ√®s de son meilleur produit et √† obtenir une place de champion. <br><br>  Dans cette conception de base, Intel n'a pas l√©sin√© sur l'innovation.  L'un des √©l√©ments cl√©s √©tait le cache de micro-op√©ration.  Cela signifiait que les instructions nouvellement d√©cod√©es, qui √©taient √† nouveau n√©cessaires, sont prises d√©j√† d√©cod√©es, au lieu de gaspiller de l'√©nergie lors du re-d√©codage.  Pour Intel avec Sandy Bridge, et bien plus tard pour AMD avec Ryzen, l'activation du cache micro-op√©rationnel √©tait un miracle pour les performances √† un seul thread.  Intel a √©galement commenc√© √† am√©liorer le multithreading simultan√© (appel√© depuis plusieurs g√©n√©rations HyperThreading), en travaillant progressivement sur l'allocation dynamique des threads de calcul. <br><br>  La conception quadric≈ìur du meilleur processeur au lancement, le Core i7-2600K, est devenue la base des produits des cinq prochaines g√©n√©rations d'architecture Intel, notamment Ivy Bridge, Haswell, Broadwell, Skylake et Kaby Lake.  Depuis Sandy Bridge, bien qu'Intel soit pass√© √† un processus plus petit et ait profit√© d'une consommation d'√©nergie plus faible, la soci√©t√© n'a pas √©t√© en mesure de recr√©er ce saut exceptionnel dans la bande passante nette des √©quipes.  Plus tard, la croissance pour l'ann√©e a √©t√© de 1 √† 7%, principalement en raison de l'augmentation des tampons op√©rationnels, des ports d'ex√©cution et du support des commandes. <br><br><img src="https://habrastorage.org/webt/c8/g9/do/c8g9do5tdz2yow2cxamtn-mapxw.png"><br><br>  √âtant donn√© qu'Intel n'a pas pu reproduire la perc√©e de Sandy Bridge et que la microarchitecture de base √©tait la cl√© des performances x86, les utilisateurs qui ont achet√© le Core i7-2600K (j'en ai achet√© deux) y sont rest√©s longtemps.  En grande partie √† cause de l'attente d'un autre grand bond des performances.  Et au fil des ans, leur frustration grandit: pourquoi investir dans un quad-core Kaby Lake Core i7-7700K cadenc√© √† 4,7 GHz alors que votre quad-core Sandy Bridge Core i7-2600K est toujours overclock√© √† 5,0 GHz? <br>  (Les r√©ponses d'Intel concernent g√©n√©ralement la consommation d'√©nergie et les nouvelles fonctionnalit√©s telles que les GPU et les disques via PCIe 3.0. Mais certains utilisateurs ne sont pas satisfaits de ces explications.) <br><br>  C'est pourquoi le Core i7-2600K a d√©fini une g√©n√©ration.  Il est rest√© valable, d'abord √† la joie d'Intel, puis √† la d√©ception lorsque les utilisateurs n'ont pas voulu mettre √† jour.  Maintenant, en 2019, nous comprenons qu'Intel a d√©j√† d√©pass√© les quatre c≈ìurs de ses principaux processeurs, et si l'utilisateur est trop cher pour la DDR4, il peut soit passer au nouveau syst√®me Intel, soit choisir le chemin AMD.  Mais voici la question de savoir comment le Core i7-2600K g√®re les charges de travail et les jeux de 2019;  ou, plus pr√©cis√©ment, comment fonctionne le Core i7-2600K overclock√©? <br><br><h3>  Trouvez les diff√©rences: Sandy Bridge, Kaby Lake, Coffee Lake </h3><br>  En v√©rit√©, le Core i7-2600K n'√©tait pas le processeur Sandy Bridge le plus rapide.  Quelques mois plus tard, Intel a lanc√© un 2700K l√©g√®rement plus ¬´haute fr√©quence¬ª sur le march√©.  Il fonctionnait presque de la m√™me mani√®re et acc√©l√©rait de fa√ßon similaire √† 2600K, mais cela co√ªtait un peu plus.  √Ä ce moment-l√†, les utilisateurs qui ont vu une am√©lioration des performances et une mise √† niveau √©taient d√©j√† √† 2600K, et sont rest√©s avec. <br><br>  Le Core i7-2600K √©tait un processeur quadric≈ìur de 32 nm dot√© de la technologie HyperThreading, avec une fr√©quence de base de 3,4 GHz, une fr√©quence turbo de 3,8 GHz et un TDP nominal de 95 watts.  Ensuite, le TDP d'Intel n'√©tait pas encore s√©par√© de la r√©alit√©: lors de nos tests pour cet article, nous avons constat√© une consommation √©lectrique maximale de 88 W sur un processeur non synchronis√©.  Le processeur est livr√© avec une carte graphique int√©gr√©e Intel HD 3000 et prend en charge la m√©moire DDR3-1333 par d√©faut.  Intel a fix√© un prix de 317 $ lors du lancement de la puce. <br><br>  Pour cet article, j'ai utilis√© le deuxi√®me i7-2600K, que j'ai achet√© lors de leur premi√®re apparition.  Il a √©t√© test√© √† la fr√©quence standard et overclock√© √† 4,7 GHz sur tous les c≈ìurs.  Il s'agit d'un overclocking moyen - le meilleur de ces puces fonctionne √† une fr√©quence de 5,0 GHz √† 5,1 GHz en mode quotidien.  En fait, je me souviens bien comment mon premier Core i7-2600K fonctionnait √† 5,1 GHz sur tous les c≈ìurs, et m√™me √† 5,3 GHz (√©galement sur tous les c≈ìurs), lors de comp√©titions d'overclocking en plein hiver, √† temp√©rature ambiante √† une temp√©rature d'environ 2 ¬∞ C, j'ai utilis√© un refroidisseur de liquide puissant et des radiateurs de 720 mm.  Malheureusement, au fil du temps, j'ai endommag√© cette puce, et maintenant elle ne se charge m√™me pas √† la fr√©quence et √† la tension nominales.  Ainsi, nous devrions utiliser ma deuxi√®me puce, qui n'√©tait pas si bonne, mais qui pouvait quand m√™me donner une id√©e du processeur overclock√©.  Lors de l'overclocking, nous avons √©galement utilis√© la m√©moire overclock√©e, DDR3-2400 C11. <br>  Il convient de noter que depuis le lancement du Core i7-2600K, nous sommes pass√©s de Windows 7 √† Windows 10. Le Core i7-2600K ne prend pas en charge les instructions AVX2 et n'a pas √©t√© cr√©√© pour Windows 10, il sera donc particuli√®rement int√©ressant de voir comment cela s'affiche sur les r√©sultats. <br><br><img src="https://habrastorage.org/webt/9i/pp/z-/9ippz-hyctuuyxru51odnusxyru.jpeg"><br><br><img src="https://habrastorage.org/webt/cl/uk/b8/clukb8jjuwaedzpvlkz9nixggu4.jpeg"><br>  <i>Core i7-7700K: dernier processeur quadric≈ìur Intel Core i7 avec technologie HyperThreading</i> <br><br>  Le processeur Quad-core le plus rapide et le plus r√©cent (et le plus r√©cent?) Avec HyperThreading, publi√© par Intel, √©tait le Core i7-7700K, un membre de la famille Kaby Lake.  Ce processeur est construit sur la technologie de processus am√©lior√©e de 14 nm d'Intel, fonctionne √† une fr√©quence de base de 4,2 GHz et une fr√©quence turbo de 4,5 GHz.  Son TDP avec une puissance nominale de 91 watts dans notre test a montr√© une consommation d'√©nergie de 95 watts.  Il est livr√© avec une carte graphique Intel Gen9 HD 630 et prend en charge la m√©moire DDR4-2400 standard.  Intel a sorti une puce au prix d√©clar√© de 339 dollars. <br>  Avec le 7700K, Intel a √©galement publi√© son premier processeur dual-core overclock√© avec hypertreading - Core i3-7350K.  Au cours de cet examen, nous avons overclock√© un tel Core i3 et l'avons compar√© avec le Core i7-2600K aux param√®tres d'usine, essayant de r√©pondre √† la question de savoir si Intel a r√©ussi √† obtenir des performances de processeur dual-core similaires √† leur ancien produit phare quad-core.  En cons√©quence, bien que i3 ait pr√©valu en termes de performances monothread et de travail avec la m√©moire, le manque de quelques c≈ìurs dans le compte a rendu la plupart des t√¢ches trop difficiles pour Core i3. <br><br><img src="https://habrastorage.org/webt/4m/pg/vf/4mpgvfvvbl3-ujcc2snlignwm5s.jpeg"><br><br><img src="https://habrastorage.org/webt/jr/u5/fz/jru5fzxq87c0d2imn8965k7vl8s.jpeg"><br>  <i>Core i7-9700K: le dernier sommet de l'Intel Core i7 (maintenant avec 8 c≈ìurs)</i> <br><br>  Notre dernier processeur pour les tests est le Core i7-9700K.  Dans la g√©n√©ration actuelle, ce n'est plus le fleuron de Coffee Lake (maintenant c'est le i9-9900K), mais il a huit c≈ìurs sans hypertreading.  La comparaison avec le 9900K, qui a deux fois plus de c≈ìurs et de threads, semble inutile, surtout lorsque le prix de l'i9 est de 488 $.  En revanche, le Core i7-9700K est vendu en vrac √† "seulement" 374 $, avec une fr√©quence de base de 3,6 GHz et une fr√©quence turbo de 4,9 GHz.  Son TDP est d√©fini par Intel √† 95 watts, mais sur la carte m√®re grand public, la puce consomme ~ 125 watts √† pleine charge.  La m√©moire DDR4-2666 est prise en charge en standard. <br><br><img src="https://habrastorage.org/webt/-w/_v/rt/-w_vrt_lgfaxn3na_6bidku77bw.png"><br><br>  Le Core i7-2600K est forc√© de fonctionner avec DDR3, prend en charge PCIe 2.0, pas PCIe 3.0, et n'est pas con√ßu pour fonctionner avec les disques NVMe (qui ne sont pas impliqu√©s dans ce test).  Il sera int√©ressant de voir √† quel point le v√©t√©ran overclock√© est proche du Core i7-7700K, et quel type de croissance nous verrons lorsque nous passerons √† quelque chose comme le Core i7-9700K. <br><br><h2>  Sandy Bridge: Core Architecture </h2><br>  En 2019, nous parlons de puces 100-200 mm2 avec jusqu'√† huit c≈ìurs haute performance, et cr√©√©es sur la derni√®re technologie de processus Intel ou AMD GlobalFoundries / TSMC.  Mais le Sandy Bridge de 32 nm √©tait une b√™te compl√®tement diff√©rente.  Le processus de production √©tait toujours ¬´plat¬ª, sans transistors FinFET.  Dans le nouveau processeur, la deuxi√®me g√©n√©ration de High-K a √©t√© mise en ≈ìuvre et une mise √† l'√©chelle de 0,7x a √©t√© obtenue par rapport √† la technologie de processus pr√©c√©dente de 45 nm plus grande.  Le Core i7-2600K √©tait la plus grande puce quadric≈ìur et contenait 1,16 milliard de transistors par 216 mm2.  √Ä titre de comparaison, le dernier processeur Coffee Lake √† 14 nm poss√®de huit c≈ìurs et plus de 2 milliards de transistors dans une zone d'environ 170 mm2. <br><br>  Le secret de l'√©norme saut de performance r√©side dans la microarchitecture du processeur.  Sandy Bridge a promis (et assur√©) des performances significatives √† des vitesses d'horloge √©gales par rapport aux processeurs Westmere de la g√©n√©ration pr√©c√©dente, et a √©galement constitu√© le circuit de base des puces Intel pour la prochaine d√©cennie.  De nombreuses innovations cl√©s sont apparues dans le commerce de d√©tail avec l'av√®nement de Sandy Bridge, puis de nombreuses it√©rations ont √©t√© r√©p√©t√©es et am√©lior√©es, atteignant progressivement les hautes performances que nous utilisons aujourd'hui. <br><br>  Dans la revue actuelle, je me suis largement appuy√© sur le rapport initial de microarchitecture 2600K d'Anandtech, publi√© en 2010.  Bien s√ªr, avec quelques ajouts bas√©s sur un look moderne de ce processeur. <br><br><h3>  Br√®ve revue: c≈ìur de processeur avec ex√©cution extraordinaire des instructions </h3><br>  Pour les d√©butants en conception de processeur, voici un bref aper√ßu du fonctionnement d'un processeur extra-processeur.  En bref, le noyau est divis√© en interfaces externes et internes (front-end et back-end), et les donn√©es vont d'abord √† l'interface externe. <br><br><img src="https://habrastorage.org/webt/e6/gw/tk/e6gwtkroeqgmktdrkoq5etiyu0o.png"><br><br>  Dans l'interface externe, nous avons des prefetchers et des pr√©dicteurs de branche qui pr√©diront et r√©cup√©reront les instructions de la m√©moire principale.  L'id√©e est que si vous pouvez pr√©dire quelles donn√©es et instructions seront n√©cessaires dans un avenir proche (avant qu'elles ne soient n√©cessaires), vous pouvez gagner du temps en pla√ßant ces donn√©es pr√®s du noyau.  Ensuite, les instructions sont plac√©es dans un d√©codeur, qui convertit l'instruction de bytecode en une s√©rie de "micro-op√©rations" que le noyau peut ensuite traiter. <br><br>  Il existe diff√©rents types de d√©codeurs pour les instructions simples et complexes - les instructions x86 simples sont facilement mapp√©es √† une seule micro-op√©ration, tandis que les instructions plus complexes peuvent √™tre d√©cod√©es pour plus d'op√©rations.  La situation id√©ale est le coefficient de d√©codage le plus bas possible, m√™me si parfois les instructions peuvent √™tre divis√©es en un plus grand nombre de micro-op√©rations si ces op√©rations peuvent √™tre effectu√©es en parall√®le (parall√©lisme au niveau commande ou ILP). <br><br>  Si le noyau a un cache de micro-op√©ration, c'est aussi un cache uOp, alors les r√©sultats de chaque instruction d√©cod√©e y sont stock√©s.  Avant que l'instruction ne soit d√©cod√©e, le noyau v√©rifie si cette instruction particuli√®re a √©t√© d√©cod√©e r√©cemment et, en cas de succ√®s, utilise le r√©sultat du cache au lieu de re-d√©coder, ce qui consomme de l'√©nergie. <br><br>  D√©sormais, les micro-op√©rations placent des ¬´files d‚Äôattribution¬ª - file d‚Äôattribution.  Le c≈ìur moderne peut d√©terminer si les instructions font partie d'un cycle simple ou si les uOps (micro-op√©rations) peuvent √™tre combin√©s pour acc√©l√©rer l'ensemble du processus.  Ensuite, les uOps sont introduits dans le tampon de r√©organisation, qui forme le ¬´back-end¬ª du noyau. <br><br>  Dans le backend, en commen√ßant par le tampon de r√©organisation, les uOps peuvent √™tre r√©organis√©s en fonction de l'emplacement des donn√©es n√©cessaires √† chaque micro-op√©ration.  Ce tampon peut renommer et distribuer des micro-op√©rations selon o√π elles doivent aller (op√©rations enti√®res ou FP), et, selon le noyau, il peut √©galement agir comme un m√©canisme de suppression des instructions termin√©es.  Apr√®s la r√©organisation, les tampons uOps sont envoy√©s au planificateur dans l'ordre n√©cessaire pour s'assurer que les donn√©es sont pr√™tes et maximiser le d√©bit de uOp. <br><br>  Le planificateur envoie des uOps aux ports d'ex√©cution (pour effectuer des calculs) selon les besoins.  Certains noyaux ont un planificateur unique pour tous les ports, mais dans certains cas, il est divis√© en un planificateur pour les op√©rations de type entier / vecteur.  La plupart des noyaux avec une ex√©cution extraordinaire ont de 4 √† 10 ports (certains de plus), et ces ports effectuent les calculs n√©cessaires pour que l'instruction ¬´passe¬ª √† travers le noyau.  Les ports d'ex√©cution peuvent prendre la forme d'un module de chargement (chargement √† partir d'un cache), d'un module de stockage (stockage dans un cache), d'un module d'op√©rations math√©matiques enti√®res, d'un module d'op√©rations math√©matiques √† virgule flottante, ainsi que d'op√©rations math√©matiques vectorielles, de modules de division sp√©ciaux et d'autres pour les op√©rations sp√©ciales .  Une fois que le port d'ex√©cution a fonctionn√©, les donn√©es peuvent √™tre stock√©es dans un cache pour r√©utilisation, plac√©es dans la m√©moire principale;  √† ce moment, l'instruction est envoy√©e √† la file d'attente de suppression et finalement supprim√©e. <br><br>  Cette vue d'ensemble ne couvre pas certains des m√©canismes que les noyaux modernes utilisent pour faciliter la mise en cache et la r√©cup√©ration des donn√©es, tels que les tampons de transaction, les tampons de flux, le balisage, etc. Certains m√©canismes s'am√©liorent de mani√®re it√©rative √† chaque g√©n√©ration, mais g√©n√©ralement lorsque nous parlons d '¬´instructions¬ª par horloge ¬ªcomme indicateur de performance, nous nous effor√ßons de¬´ sauter ¬ªautant d'instructions que possible √† travers le noyau (via le frontend et le backend).  Cet indicateur d√©pend de la vitesse de d√©codage sur le frontend du processeur, des instructions de pr√©lecture, du tampon de r√©organisation et de l'utilisation maximale des ports d'ex√©cution ainsi que de la suppression du nombre maximal d'instructions ex√©cut√©es pour chaque cycle d'horloge. <br><br>  Sur la base de ce qui pr√©c√®de, nous esp√©rons que le lecteur sera en mesure de mieux comprendre les r√©sultats des tests Anandtech obtenus lors du lancement de Sandy Bridge. <br><br><h3>  Pont de sable: extr√©mit√© avant </h3><br>  L'architecture du processeur Sandy Bridge semble √©volutive en un coup d'≈ìil, mais elle est r√©volutionnaire en termes de nombre de transistors qui ont chang√© depuis Nehalem / Westmere.  Le changement le plus important pour Sandy Bridge (et toutes les microarchitectures apr√®s) est le cache micro-op√©rationnel (cache uOp). <br><br><img src="https://habrastorage.org/webt/4s/co/j3/4scoj3ieif167l3jjfy3feh17w4.jpeg"><br><br>  Un cache micro-op√©rationnel est apparu dans Sandy Bridge, qui met en cache les instructions apr√®s les avoir d√©cod√©es.  Il n'y a pas d'algorithme compliqu√©, les instructions d√©cod√©es sont simplement enregistr√©es.  Lorsque le pr√©fet Sandy Bridge re√ßoit une nouvelle instruction, l'instruction est d'abord recherch√©e dans le cache de micro-op√©ration, et si elle est trouv√©e, le reste du pipeline fonctionne avec le cache et le frontend est d√©sactiv√©.  Le d√©codage du mat√©riel est une partie tr√®s complexe du pipeline x86, et sa d√©sactivation permet d'√©conomiser une quantit√© importante d'√©nergie. <br><br>  Il s'agit d'un cache de mappage direct et peut stocker environ 1,5 Ko de micro-op√©rations, ce qui √©quivaut en fait √† un cache d'instructions de 6 Ko.  Le cache de micro-op√©ration est inclus dans le cache d'instructions L1 et son taux de r√©ussite pour la plupart des applications atteint 80%.  Le cache de micro-op√©ration a une bande passante l√©g√®rement plus √©lev√©e et plus stable par rapport au cache d'instructions.  Les caches d'instructions et de donn√©es L1 r√©els n'ont pas chang√©; ils sont toujours de 32 Ko chacun (un total de 64 Ko L1). <br><br>  Toutes les instructions provenant du d√©codeur peuvent √™tre mises en cache par ce m√©canisme, et, comme je l'ai d√©j√† dit, il contient des algorithmes sp√©ciaux - simplement, toutes les instructions sont mises en cache.  Les donn√©es longtemps inutilis√©es sont supprim√©es lorsque le lieu est √©puis√©.  Le cache micro-op√©rationnel peut sembler similaire au cache de trace dans Pentium 4, mais avec une diff√©rence significative: il ne cache pas les traces.  Il s'agit simplement d'un cache d'instructions qui stocke des micro-op√©rations au lieu de macro-op√©rations (instructions x86). <br><br>  Parall√®lement au nouveau cache micro-op√©rationnel, Intel a √©galement introduit un module de pr√©diction de branche enti√®rement repens√©.  Le nouveau BPU est √† peu pr√®s le m√™me que son pr√©d√©cesseur, mais beaucoup plus pr√©cis.  Une pr√©cision accrue est le r√©sultat de trois innovations majeures. <br><br><img src="https://habrastorage.org/webt/kr/l3/_e/krl3_erfsc8f7rpk7wavzhtf2oc.jpeg"><br><br>  Le pr√©dicteur de branche standard est un pr√©dicteur 2 bits.  Chaque branche est marqu√©e dans le tableau comme accept√©e / non accept√©e avec une fiabilit√© appropri√©e (forte / faible).  Intel a constat√© que presque toutes les branches pr√©dites par ce pr√©dicteur bimodal ont une confiance ¬´√©lev√©e¬ª.  Par cons√©quent, dans le Sandy Bridge, un pr√©dicteur de branche bimodal utilise un bit de confiance pour plusieurs branches, plut√¥t qu'un bit de confiance pour chaque branche.  Par cons√©quent, votre table d'historique de branche aura le m√™me nombre de bits repr√©sentant beaucoup plus de branches, ce qui conduira √† des pr√©visions plus pr√©cises √† l'avenir. <br><br><h2>  Sandy Bridge: pr√®s du c≈ìur </h2><br>  Avec la croissance des processeurs multic≈ìurs, la gestion du flux de donn√©es entre les c≈ìurs et la m√©moire est devenue un sujet important.  Nous avons vu de nombreuses fa√ßons diff√©rentes de d√©placer des donn√©es autour du CPU, telles que la barre transversale, l'anneau, le maillage et, plus tard, des puces d'E / S compl√®tement s√©par√©es.  La bataille de la prochaine d√©cennie (2020+), comme mentionn√© pr√©c√©demment par AnandTech, sera une bataille de connexions internucl√©aires, et maintenant elle commence d√©j√†. <br>  Une caract√©ristique de Sandy Bridge est pr√©cis√©ment qu'il s'agissait du premier processeur grand public d'Intel, qui utilisait un bus en anneau reliant tous les c≈ìurs, la m√©moire, le cache de dernier niveau et les graphiques int√©gr√©s.  C'est toujours le m√™me design que nous voyons dans les processeurs Coffee Lake modernes. <br><br><h3>  Pneu anneau </h3><br>  Nehalem / Westmery Bridge ajoute un processeur graphique et un moteur de transcodage vid√©o √† la puce qui partage le cache L3.  Et au lieu de poser plus de fils au L3, Intel a introduit le bus en anneau. <br><br><img src="https://habrastorage.org/webt/tl/ra/q_/tlraq_e1owvpaajogkl-zlfajoi.jpeg"><br><br>  Sur le plan architectural, il s'agit du m√™me bus circulaire utilis√© dans Nehalem EX et Westmere EX.  Chaque c≈ìur, chaque fragment du cache L3 (LLC), le processeur graphique int√©gr√©, le moteur multim√©dia et l'agent syst√®me (un dr√¥le de nom pour le pont nord) sont connect√©s au bus en anneau.      :  , ,     .         32    .              . <br><br>             L3,      Westmere ‚Äî 96 /.    Sandy Bridge  4  ,    Westmere,       ,   384 /. <br><br>  ,   L3     36   Westmere  26 ‚Äî 31   Sandy Bridge (    ,    ,       ).  ,    Westmere, - L3       ‚Äî  un-Core   ,  Intel    ¬´ ¬ª,       - L3. ( ¬´un-Core¬ª       .) <br><br>  - L3,    ,       .   ,  L3     ,      .     L3,    ,  L3      ,      .         . <br><br>  L3   ,       .  Sandy Bridge     L3,      .       ,    .  Westmere      ,      ,   Sandy Bridge     .    ,            .   ,        ,      .      ,      ¬´¬ª,         . <br><br><h3>   </h3><br>  -  Intel    un-core  SB,   Sandy Bridge    ¬´ ¬ª. (-,    un-core     , -   ).       .   16  PCIe 2.0,       x8.      DDR3, , ,       Lynnfield (Clarkdale        ). <br><br><img src="https://habrastorage.org/webt/to/gl/n2/togln2ww-pg7dhvjpffzmplsica.jpeg"><br><br>      DMI,    PCU (  ).   SA ,     ,     . <br><br><h3>  Sandy Bridge </h3><br>      Sandy Bridge    Westmere   .           10-30%,   Sandy Bridge   ,    Intel  Westmere (Clarkdale / Arrandale).     45   32 ,        IPC. <br><br>   Sandy Bridge     32- ,    .            . GPU        .      ,   . <br><br><img src="https://habrastorage.org/webt/na/zv/bv/nazvbvut0ccyit4ads0eiv30ioy.jpeg"><br><br> GPU       Sandy Bridge,      - L3.   ,      L3,       ,    .       ,       ,        ,      .           . <br><br>  SNB (  Gen 6)       .  : ,       ,       .  ‚Äì ,     ,      . <br><br><img src="https://habrastorage.org/webt/wp/42/7r/wp427rlgu0jdxpuphbvk3bdfvko.jpeg"><br><br>        /  /   (execution units),  Intel  EU.  EU      .  ISA  --    API DirectX 10,   CISC- .   - API     IPC      EU. <br><br>  EU    .       EU,     . Intel  ,          ,     Westmere. <br>     Intel   ¬´ ¬ª.     ,       .   ,         ,    .      ,       . Intel        64  80, , ,  120  Sandy Bridge.   -    . <br><br><img src="https://habrastorage.org/webt/fg/l9/f7/fgl9f7ikpbbndljxnholfqcdb2y.png"><br><br>  ,           EU. <br><br>      GPU Sandy Bridge:   6 EU    12 EU.    ( )  12 EU,       SKU   6  12    . Sandy Bridge       Intel,          ,  Intel      ,   GPU.  (2019 .)      24 EU (Gen 9.5),      10-    ~ 64 EU (Gen11). <br><br><h3> Sandy Bridge Media Engine </h3><br>   GPU Sandy Bridge  -.    SNB     :     . <br><br>            :           .     Intel  SNB,          EU.   Intel ,     SNB     HD-. <br><br><img src="https://habrastorage.org/webt/xy/33/uu/xy33uu4dknu_ajpo5gzvede4tda.jpeg"><br><br>         Sandy Bridge. Intel  ~ 3-   1080p 30 /      iPhone 640 x 360.    14       400   . <br><br><img src="https://habrastorage.org/webt/xy/33/uu/xy33uu4dknu_ajpo5gzvede4tda.jpeg"><br><br>   /               .    Sandy Bridge    3 2      / . <br><br><h3> ,   </h3><br> Lynnfield    Intel,               .    ,      TDP 95    ,       ,         ,    -. <br><br>      ,     -    .  , ,     ‚Äî   ,           . <br><br><img src="https://habrastorage.org/webt/ic/0y/yh/ic0yyhuaanzminf-2nibxhtu4ti.jpeg"><br><br> Sandy Bridge   ,  PCU     TDP     ( 25 ). PCU          ,     .     ,   ,     TDP.  ,    ,       TDP,    ,   ,       TDP.  SNB      TDP, PCU      . <br><br><img src="https://habrastorage.org/webt/1a/sk/xr/1askxrht3_r_e8o19bfokxfubzg.jpeg"><br><br>  CPU,  GPU Turbo    .  ,       GPU,   SNB,      CPU,    GPU.   ,   CPU,    GPU    CPU. Sandy Bridge       ,  ,     . <br><br>  Merci de rester avec nous.  Aimez-vous nos articles?  Vous voulez voir des mat√©riaux plus int√©ressants?  Soutenez-nous en passant une commande ou en le recommandant √† vos amis, une <b>r√©duction de 30% pour les utilisateurs Habr sur un analogue unique de serveurs d'entr√©e de gamme que nous avons invent√©s pour vous:</b> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Toute la v√©rit√© sur VPS (KVM) E5-2650 v4 (6 c≈ìurs) 10 Go DDR4 240 Go SSD 1 Gbps √† partir de 20 $ ou comment diviser le serveur?</a>  (les options sont disponibles avec RAID1 et RAID10, jusqu'√† 24 c≈ìurs et jusqu'√† 40 Go de DDR4). <br><br>  <b>Dell R730xd 2 fois moins cher?</b>  Nous avons seulement <b><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">2 x Intel TetraDeca-Core Xeon 2x E5-2697v3 2.6GHz 14C 64GB DDR4 4x960GB SSD 1Gbps 100 TV √† partir de 199 $</a> aux Pays-Bas!</b>  <b><b>Dell R420 - 2x E5-2430 2.2Ghz 6C 128GB DDR3 2x960GB SSD 1Gbps 100TB - √† partir de 99 $!</b></b>  Pour en savoir plus sur la <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">cr√©ation d'un b√¢timent d'infrastructure.</a>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">classe utilisant des serveurs Dell R730xd E5-2650 v4 co√ªtant 9 000 euros pour un sou?</a> </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/fr455610/">https://habr.com/ru/post/fr455610/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../fr455600/index.html">La plateforme 3DEXPERIENCE aide √† cr√©er les transports publics du futur</a></li>
<li><a href="../fr455602/index.html">Provoquer un crash du navigateur avec fuzzing comportemental</a></li>
<li><a href="../fr455604/index.html">Possibilit√© de g√©rer la configuration de Windows. Histoire de r√©ussite</a></li>
<li><a href="../fr455606/index.html">Apprentissage automatique et analyse des donn√©es: programme de ma√Ætrise √† l'√âcole sup√©rieure d'√©conomie de Saint-P√©tersbourg</a></li>
<li><a href="../fr455608/index.html">Index bitmap dans Go: vitesse de recherche incroyable</a></li>
<li><a href="../fr455612/index.html">Nous r√©fl√©chissons aux personnages de jeux et dialogues sur les conseils d'√©crivains et sur l'exemple des partisans de la th√©orie d'une Terre plate</a></li>
<li><a href="../fr455614/index.html">FFI: √©crire en Rust dans un programme PHP</a></li>
<li><a href="../fr455616/index.html">Pourquoi aller √† "Programmation industrielle" au HSE de Saint-P√©tersbourg?</a></li>
<li><a href="../fr455618/index.html">DevOps LEGO: comment nous avons con√ßu un pipeline sur des cubes</a></li>
<li><a href="../fr455620/index.html">CAN ou pas CAN? Ou pourquoi ai-je besoin d'un r√©seau de microcontr√¥leurs?</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>