TimeQuest Timing Analyzer report for Doan
Sat Dec 07 16:03:40 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Setup: 'Control_Unit:CU|c_state.state0'
 13. Slow Model Hold: 'CLK'
 14. Slow Model Hold: 'Control_Unit:CU|c_state.state0'
 15. Slow Model Minimum Pulse Width: 'CLK'
 16. Slow Model Minimum Pulse Width: 'Control_Unit:CU|c_state.state0'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'CLK'
 29. Fast Model Setup: 'Control_Unit:CU|c_state.state0'
 30. Fast Model Hold: 'CLK'
 31. Fast Model Hold: 'Control_Unit:CU|c_state.state0'
 32. Fast Model Minimum Pulse Width: 'CLK'
 33. Fast Model Minimum Pulse Width: 'Control_Unit:CU|c_state.state0'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Doan                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock Name                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                            ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; CLK                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                            ;
; Control_Unit:CU|c_state.state0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Control_Unit:CU|c_state.state0 } ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 183.35 MHz ; 183.35 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLK                            ; -5.082 ; -72.669       ;
; Control_Unit:CU|c_state.state0 ; -2.157 ; -7.732        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLK                            ; -2.540 ; -13.784       ;
; Control_Unit:CU|c_state.state0 ; 1.181  ; 0.000         ;
+--------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLK                            ; -1.380 ; -21.380       ;
; Control_Unit:CU|c_state.state0 ; 0.500  ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                    ;
+--------+---------------------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -5.082 ; Control_Unit:CU|RAB[1]                      ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.100      ; 5.718      ;
; -4.942 ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.440     ; 5.038      ;
; -4.935 ; Control_Unit:CU|RAB[1]                      ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.095      ; 5.566      ;
; -4.909 ; Control_Unit:CU|RAB[1]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.100      ; 5.545      ;
; -4.878 ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.432     ; 4.982      ;
; -4.841 ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.437     ; 4.940      ;
; -4.758 ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.437     ; 4.857      ;
; -4.721 ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.440     ; 4.817      ;
; -4.705 ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.432     ; 4.809      ;
; -4.704 ; Control_Unit:CU|RAB[1]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.092      ; 5.332      ;
; -4.658 ; Control_Unit:CU|RAB[1]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.092      ; 5.286      ;
; -4.532 ; Control_Unit:CU|RAB[1]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.100      ; 5.168      ;
; -4.476 ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.440     ; 4.572      ;
; -4.467 ; Control_Unit:CU|RAB[1]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.092      ; 5.095      ;
; -4.454 ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; CLK                            ; CLK         ; 1.000        ; 0.003      ; 5.493      ;
; -4.393 ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.435     ; 4.494      ;
; -4.385 ; Control_Unit:CU|RAB[1]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.095      ; 5.016      ;
; -4.328 ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.432     ; 4.432      ;
; -4.307 ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; CLK                            ; CLK         ; 1.000        ; -0.002     ; 5.341      ;
; -4.292 ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; CLK                            ; CLK         ; 1.000        ; 0.005      ; 5.333      ;
; -4.291 ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.437     ; 4.390      ;
; -4.281 ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; CLK                            ; CLK         ; 1.000        ; 0.003      ; 5.320      ;
; -4.227 ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; CLK                            ; CLK         ; 1.000        ; 0.003      ; 5.266      ;
; -4.221 ; Control_Unit:CU|S_ALU1[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.327     ; 4.430      ;
; -4.214 ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.437     ; 4.313      ;
; -4.206 ; Control_Unit:CU|RAB[1]                      ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.095      ; 4.837      ;
; -4.145 ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 5.181      ;
; -4.119 ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; CLK                            ; CLK         ; 1.000        ; 0.005      ; 5.160      ;
; -4.114 ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ; CLK                            ; CLK         ; 1.000        ; -0.005     ; 5.145      ;
; -4.080 ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; CLK                            ; CLK         ; 1.000        ; -0.002     ; 5.114      ;
; -4.069 ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; CLK                            ; CLK         ; 1.000        ; 0.005      ; 5.110      ;
; -4.068 ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ; CLK                            ; CLK         ; 1.000        ; -0.005     ; 5.099      ;
; -4.066 ; Control_Unit:CU|RAB[1]                      ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.097      ; 4.699      ;
; -4.057 ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; CLK                            ; CLK         ; 1.000        ; 0.003      ; 5.096      ;
; -4.054 ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; CLK                            ; CLK         ; 1.000        ; 0.003      ; 5.093      ;
; -4.053 ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; CLK                            ; CLK         ; 1.000        ; -0.002     ; 5.087      ;
; -4.033 ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ; CLK                            ; CLK         ; 1.000        ; -0.008     ; 5.061      ;
; -4.020 ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ; CLK                            ; CLK         ; 1.000        ; -0.005     ; 5.051      ;
; -3.980 ; Data_Path:DP|RegisterFile:Reg|regfile[2][2] ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ; CLK                            ; CLK         ; 1.000        ; -0.005     ; 5.011      ;
; -3.974 ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ; CLK                            ; CLK         ; 1.000        ; -0.005     ; 5.005      ;
; -3.970 ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; CLK                            ; CLK         ; 1.000        ; -0.002     ; 5.004      ;
; -3.950 ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ; CLK                            ; CLK         ; 1.000        ; -0.005     ; 4.981      ;
; -3.946 ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; CLK                            ; CLK         ; 1.000        ; 0.003      ; 4.985      ;
; -3.938 ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; CLK                            ; CLK         ; 1.000        ; -0.002     ; 4.972      ;
; -3.934 ; Data_Path:DP|RegisterFile:Reg|regfile[2][2] ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ; CLK                            ; CLK         ; 1.000        ; -0.005     ; 4.965      ;
; -3.923 ; Data_Path:DP|RegisterFile:Reg|regfile[2][2] ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; CLK                            ; CLK         ; 1.000        ; 0.003      ; 4.962      ;
; -3.922 ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 4.958      ;
; -3.907 ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 4.943      ;
; -3.904 ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; CLK                            ; CLK         ; 1.000        ; 0.003      ; 4.943      ;
; -3.904 ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ; CLK                            ; CLK         ; 1.000        ; -0.005     ; 4.935      ;
; -3.896 ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; CLK                            ; CLK         ; 1.000        ; 0.005      ; 4.937      ;
; -3.884 ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; CLK                            ; CLK         ; 1.000        ; 0.003      ; 4.923      ;
; -3.882 ; Control_Unit:CU|S_ALU1[3]                   ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.311     ; 4.107      ;
; -3.873 ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ; CLK                            ; CLK         ; 1.000        ; -0.005     ; 4.904      ;
; -3.867 ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 4.903      ;
; -3.856 ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ; CLK                            ; CLK         ; 1.000        ; -0.003     ; 4.889      ;
; -3.839 ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ; CLK                            ; CLK         ; 1.000        ; -0.005     ; 4.870      ;
; -3.812 ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ; CLK                            ; CLK         ; 1.000        ; -0.008     ; 4.840      ;
; -3.810 ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ; CLK                            ; CLK         ; 1.000        ; -0.003     ; 4.843      ;
; -3.804 ; Data_Path:DP|RegisterFile:Reg|regfile[2][2] ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; CLK                            ; CLK         ; 1.000        ; -0.002     ; 4.838      ;
; -3.794 ; Control_Unit:CU|S_ALU1[2]                   ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.327     ; 4.003      ;
; -3.757 ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ; CLK                            ; CLK         ; 1.000        ; -0.002     ; 4.791      ;
; -3.750 ; Data_Path:DP|RegisterFile:Reg|regfile[2][2] ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; CLK                            ; CLK         ; 1.000        ; 0.003      ; 4.789      ;
; -3.742 ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; CLK                            ; CLK         ; 1.000        ; 0.005      ; 4.783      ;
; -3.734 ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 4.770      ;
; -3.709 ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ; CLK                            ; CLK         ; 1.000        ; -0.003     ; 4.742      ;
; -3.704 ; Control_Unit:CU|S_ALU1[2]                   ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.327     ; 3.913      ;
; -3.688 ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ; CLK                            ; CLK         ; 1.000        ; -0.005     ; 4.719      ;
; -3.684 ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; CLK                            ; CLK         ; 1.000        ; -0.002     ; 4.718      ;
; -3.677 ; Control_Unit:CU|S_ALU1[1]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.327     ; 3.886      ;
; -3.677 ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; CLK                            ; CLK         ; 1.000        ; 0.003      ; 4.716      ;
; -3.662 ; Control_Unit:CU|RAB[1]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.095      ; 4.293      ;
; -3.605 ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 4.641      ;
; -3.595 ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 4.631      ;
; -3.567 ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ; CLK                            ; CLK         ; 1.000        ; -0.008     ; 4.595      ;
; -3.565 ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ; CLK                            ; CLK         ; 1.000        ; -0.003     ; 4.598      ;
; -3.554 ; Data_Path:DP|RegisterFile:Reg|regfile[2][2] ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ; CLK                            ; CLK         ; 1.000        ; -0.005     ; 4.585      ;
; -3.530 ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ; CLK                            ; CLK         ; 1.000        ; -0.002     ; 4.564      ;
; -3.519 ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; CLK                            ; CLK         ; 1.000        ; 0.005      ; 4.560      ;
; -3.519 ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ; CLK                            ; CLK         ; 1.000        ; -0.003     ; 4.552      ;
; -3.507 ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; CLK                            ; CLK         ; 1.000        ; 0.003      ; 4.546      ;
; -3.503 ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ; CLK                            ; CLK         ; 1.000        ; -0.002     ; 4.537      ;
; -3.457 ; Control_Unit:CU|S_ALU1[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.322     ; 3.671      ;
; -3.454 ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ; CLK                            ; CLK         ; 1.000        ; -0.003     ; 4.487      ;
; -3.449 ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[0]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.440     ; 3.545      ;
; -3.426 ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ; CLK                            ; CLK         ; 1.000        ; -0.002     ; 4.460      ;
; -3.424 ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; CLK                            ; CLK         ; 1.000        ; 0.003      ; 4.463      ;
; -3.396 ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; CLK                            ; CLK         ; 1.000        ; 0.003      ; 4.435      ;
; -3.388 ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ; CLK                            ; CLK         ; 1.000        ; -0.002     ; 4.422      ;
; -3.373 ; Data_Path:DP|RegisterFile:Reg|regfile[2][2] ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; CLK                            ; CLK         ; 1.000        ; 0.003      ; 4.412      ;
; -3.372 ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 4.408      ;
; -3.359 ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; CLK                            ; CLK         ; 1.000        ; -0.002     ; 4.393      ;
; -3.357 ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 4.393      ;
; -3.338 ; Control_Unit:CU|S_ALU1[3]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.311     ; 3.563      ;
; -3.325 ; Control_Unit:CU|S_ALU1[3]                   ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.311     ; 3.550      ;
; -3.323 ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 4.359      ;
; -3.255 ; Control_Unit:CU|S_ALU1[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.327     ; 3.464      ;
; -3.254 ; Data_Path:DP|RegisterFile:Reg|regfile[2][2] ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ; CLK                            ; CLK         ; 1.000        ; -0.002     ; 4.288      ;
; -3.249 ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 4.285      ;
; -3.244 ; Control_Unit:CU|S_ALU1[2]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.327     ; 3.453      ;
+--------+---------------------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Control_Unit:CU|c_state.state0'                                                                                                           ;
+--------+--------------------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                   ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; -2.157 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|RAB[1]    ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; -0.092     ; 0.974      ;
; -1.853 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|RAA[0]    ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.440      ; 1.808      ;
; -1.575 ; Control_Unit:CU|c_state.state2 ; Control_Unit:CU|RAA[0]    ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.440      ; 1.530      ;
; -1.528 ; Control_Unit:CU|c_state.state2 ; Control_Unit:CU|S_ALU1[2] ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.330      ; 1.486      ;
; -1.310 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|S_ALU1[1] ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.330      ; 1.447      ;
; -0.884 ; Control_Unit:CU|c_state.state2 ; Control_Unit:CU|S_ALU1[3] ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.314      ; 0.995      ;
+--------+--------------------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                     ;
+--------+---------------------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -2.540 ; Control_Unit:CU|c_state.state0              ; Control_Unit:CU|c_state.state0              ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.681      ; 0.657      ;
; -2.157 ; Control_Unit:CU|c_state.state0              ; Control_Unit:CU|c_state.state1              ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 3.021      ; 1.380      ;
; -2.040 ; Control_Unit:CU|c_state.state0              ; Control_Unit:CU|c_state.state0              ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.681      ; 0.657      ;
; -1.657 ; Control_Unit:CU|c_state.state0              ; Control_Unit:CU|c_state.state1              ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 3.021      ; 1.380      ;
; -1.579 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.684      ; 1.621      ;
; -1.579 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.684      ; 1.621      ;
; -1.369 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.689      ; 1.836      ;
; -1.079 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.684      ; 1.621      ;
; -1.079 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.684      ; 1.621      ;
; -0.922 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.686      ; 2.280      ;
; -0.922 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.686      ; 2.280      ;
; -0.922 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[2][2] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.686      ; 2.280      ;
; -0.922 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.686      ; 2.280      ;
; -0.872 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.686      ; 2.330      ;
; -0.869 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.689      ; 1.836      ;
; -0.422 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.686      ; 2.280      ;
; -0.422 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.686      ; 2.280      ;
; -0.422 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[2][2] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.686      ; 2.280      ;
; -0.422 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.686      ; 2.280      ;
; -0.372 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.686      ; 2.330      ;
; 0.391  ; Control_Unit:CU|c_state.state2              ; Control_Unit:CU|c_state.state2              ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 1.049  ; Control_Unit:CU|c_state.state1              ; Control_Unit:CU|c_state.state3              ; CLK                            ; CLK         ; 0.000        ; -0.340     ; 0.975      ;
; 1.067  ; Control_Unit:CU|c_state.state2              ; Control_Unit:CU|c_state.state3              ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 1.333      ;
; 1.181  ; Control_Unit:CU|S_ALU1[3]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[0]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.314     ; 0.633      ;
; 1.227  ; Control_Unit:CU|c_state.state3              ; Control_Unit:CU|c_state.state0              ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 1.493      ;
; 1.353  ; Control_Unit:CU|c_state.state1              ; Control_Unit:CU|c_state.state2              ; CLK                            ; CLK         ; 0.000        ; -0.340     ; 1.279      ;
; 1.366  ; Control_Unit:CU|c_state.state3              ; Data_Path:DP|Register4Bit:Reg1|data_out[0]  ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 1.632      ;
; 1.366  ; Control_Unit:CU|c_state.state3              ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 1.632      ;
; 1.366  ; Control_Unit:CU|c_state.state3              ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 1.632      ;
; 1.366  ; Control_Unit:CU|c_state.state3              ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 1.632      ;
; 1.468  ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.437     ; 0.797      ;
; 1.474  ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.437     ; 0.803      ;
; 1.522  ; Control_Unit:CU|S_ALU1[3]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.314     ; 0.974      ;
; 1.523  ; Control_Unit:CU|S_ALU1[3]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.314     ; 0.975      ;
; 1.524  ; Control_Unit:CU|S_ALU1[3]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.314     ; 0.976      ;
; 1.532  ; Control_Unit:CU|S_ALU1[1]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.330     ; 0.968      ;
; 1.533  ; Control_Unit:CU|S_ALU1[1]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.330     ; 0.969      ;
; 1.534  ; Control_Unit:CU|S_ALU1[1]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.330     ; 0.970      ;
; 1.569  ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 1.835      ;
; 1.616  ; Control_Unit:CU|S_ALU1[2]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.322     ; 1.060      ;
; 1.623  ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 1.889      ;
; 1.690  ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 1.956      ;
; 1.809  ; Control_Unit:CU|S_ALU1[2]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.330     ; 1.245      ;
; 1.809  ; Control_Unit:CU|S_ALU1[2]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.330     ; 1.245      ;
; 1.810  ; Control_Unit:CU|S_ALU1[2]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.330     ; 1.246      ;
; 1.812  ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 2.078      ;
; 1.818  ; Control_Unit:CU|S_ALU1[3]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.306     ; 1.278      ;
; 1.949  ; Control_Unit:CU|S_ALU1[2]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[0]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.330     ; 1.385      ;
; 1.992  ; Control_Unit:CU|S_ALU1[3]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.306     ; 1.452      ;
; 2.012  ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.437     ; 1.341      ;
; 2.024  ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.437     ; 1.353      ;
; 2.027  ; Control_Unit:CU|c_state.state3              ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; CLK                            ; CLK         ; 0.000        ; 0.005      ; 2.298      ;
; 2.027  ; Control_Unit:CU|c_state.state3              ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; CLK                            ; CLK         ; 0.000        ; 0.005      ; 2.298      ;
; 2.027  ; Control_Unit:CU|c_state.state3              ; Data_Path:DP|RegisterFile:Reg|regfile[2][2] ; CLK                            ; CLK         ; 0.000        ; 0.005      ; 2.298      ;
; 2.027  ; Control_Unit:CU|c_state.state3              ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ; CLK                            ; CLK         ; 0.000        ; 0.005      ; 2.298      ;
; 2.047  ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 2.313      ;
; 2.057  ; Control_Unit:CU|c_state.state3              ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ; CLK                            ; CLK         ; 0.000        ; 0.003      ; 2.326      ;
; 2.057  ; Control_Unit:CU|c_state.state3              ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ; CLK                            ; CLK         ; 0.000        ; 0.003      ; 2.326      ;
; 2.119  ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 2.385      ;
; 2.125  ; Control_Unit:CU|S_ALU1[3]                   ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.309     ; 1.582      ;
; 2.146  ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; CLK                            ; CLK         ; 0.000        ; 0.003      ; 2.415      ;
; 2.150  ; Control_Unit:CU|S_ALU1[2]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.322     ; 1.594      ;
; 2.213  ; Control_Unit:CU|S_ALU1[1]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[0]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.330     ; 1.649      ;
; 2.213  ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ; CLK                            ; CLK         ; 0.000        ; -0.005     ; 2.474      ;
; 2.240  ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 2.506      ;
; 2.288  ; Control_Unit:CU|S_ALU1[3]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.311     ; 1.743      ;
; 2.290  ; Control_Unit:CU|c_state.state3              ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; CLK                            ; CLK         ; 0.000        ; 0.008      ; 2.564      ;
; 2.290  ; Control_Unit:CU|c_state.state3              ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; CLK                            ; CLK         ; 0.000        ; 0.008      ; 2.564      ;
; 2.342  ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; CLK                            ; CLK         ; 0.000        ; 0.005      ; 2.613      ;
; 2.356  ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 2.622      ;
; 2.366  ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Data_Path:DP|Register4Bit:Reg1|data_out[0]  ; CLK                            ; CLK         ; 0.000        ; -0.005     ; 2.627      ;
; 2.389  ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ; CLK                            ; CLK         ; 0.000        ; -0.005     ; 2.650      ;
; 2.417  ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ; CLK                            ; CLK         ; 0.000        ; -0.005     ; 2.678      ;
; 2.436  ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ; CLK                            ; CLK         ; 0.000        ; -0.005     ; 2.697      ;
; 2.461  ; Control_Unit:CU|S_ALU1[3]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.311     ; 1.916      ;
; 2.491  ; Control_Unit:CU|c_state.state1              ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; CLK                            ; CLK         ; 0.000        ; -0.335     ; 2.422      ;
; 2.494  ; Control_Unit:CU|S_ALU1[2]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.327     ; 1.933      ;
; 2.506  ; Control_Unit:CU|c_state.state1              ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; CLK                            ; CLK         ; 0.000        ; -0.335     ; 2.437      ;
; 2.531  ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; Data_Path:DP|Register4Bit:Reg1|data_out[0]  ; CLK                            ; CLK         ; 0.000        ; -0.005     ; 2.792      ;
; 2.532  ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.432     ; 1.866      ;
; 2.542  ; Control_Unit:CU|S_ALU1[3]                   ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.306     ; 2.002      ;
; 2.580  ; Control_Unit:CU|S_ALU1[1]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.327     ; 2.019      ;
; 2.591  ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 2.857      ;
; 2.626  ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 2.892      ;
; 2.631  ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 2.897      ;
; 2.635  ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.432     ; 1.969      ;
; 2.641  ; Control_Unit:CU|c_state.state1              ; Data_Path:DP|RegisterFile:Reg|regfile[2][2] ; CLK                            ; CLK         ; 0.000        ; -0.335     ; 2.572      ;
; 2.667  ; Control_Unit:CU|S_ALU1[2]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.327     ; 2.106      ;
; 2.700  ; Control_Unit:CU|S_ALU1[2]                   ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.322     ; 2.144      ;
; 2.730  ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; CLK                            ; CLK         ; 0.000        ; 0.003      ; 2.999      ;
; 2.735  ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; CLK                            ; CLK         ; 0.000        ; 0.003      ; 3.004      ;
; 2.737  ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Data_Path:DP|RegisterFile:Reg|regfile[2][2] ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 3.003      ;
; 2.753  ; Control_Unit:CU|S_ALU1[1]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.327     ; 2.192      ;
; 2.759  ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; CLK                            ; CLK         ; 0.000        ; 0.005      ; 3.030      ;
; 2.763  ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; CLK                            ; CLK         ; 0.000        ; -0.005     ; 3.024      ;
; 2.770  ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; CLK                            ; CLK         ; 0.000        ; 0.003      ; 3.039      ;
; 2.832  ; Control_Unit:CU|S_ALU1[3]                   ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.311     ; 2.287      ;
; 2.844  ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[0]  ; CLK                            ; CLK         ; 0.000        ; -0.005     ; 3.105      ;
; 2.858  ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ; Control_Unit:CU|c_state.state2              ; CLK                            ; CLK         ; 0.000        ; -0.005     ; 3.119      ;
; 2.866  ; Control_Unit:CU|c_state.state1              ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ; CLK                            ; CLK         ; 0.000        ; -0.335     ; 2.797      ;
+--------+---------------------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Control_Unit:CU|c_state.state0'                                                                                                           ;
+-------+--------------------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                   ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; 1.181 ; Control_Unit:CU|c_state.state2 ; Control_Unit:CU|S_ALU1[3] ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.314      ; 0.995      ;
; 1.566 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|RAB[1]    ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; -0.092     ; 0.974      ;
; 1.590 ; Control_Unit:CU|c_state.state2 ; Control_Unit:CU|RAA[0]    ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.440      ; 1.530      ;
; 1.617 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|S_ALU1[1] ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.330      ; 1.447      ;
; 1.656 ; Control_Unit:CU|c_state.state2 ; Control_Unit:CU|S_ALU1[2] ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.330      ; 1.486      ;
; 1.868 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|RAA[0]    ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.440      ; 1.808      ;
+-------+--------------------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state1              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state1              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state2              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state2              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state3              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state3              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[2][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[2][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CU|c_state.state0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CU|c_state.state0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CU|c_state.state1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CU|c_state.state1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CU|c_state.state2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CU|c_state.state2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CU|c_state.state3|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CU|c_state.state3|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg1|data_out[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg1|data_out[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg1|data_out[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg1|data_out[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg1|data_out[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg1|data_out[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg1|data_out[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg1|data_out[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg1|data_out[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg1|data_out[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg1|data_out[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg1|data_out[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg1|data_out[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg1|data_out[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg1|data_out[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg1|data_out[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg|regfile[1][0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg|regfile[1][0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg|regfile[1][1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg|regfile[1][1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg|regfile[1][2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg|regfile[1][2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg|regfile[1][3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg|regfile[1][3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg|regfile[2][0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg|regfile[2][0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg|regfile[2][1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg|regfile[2][1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg|regfile[2][2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg|regfile[2][2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg|regfile[2][3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg|regfile[2][3]|clk                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Control_Unit:CU|c_state.state0'                                                                            ;
+-------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|RAA[0]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|RAA[0]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAB[1]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAB[1]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAB~0|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAB~0|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|RAB~0|datab                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|RAB~0|datab                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|S_ALU1[1]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|S_ALU1[1]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|S_ALU1[2]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|S_ALU1[2]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|S_ALU1[3]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|S_ALU1[3]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAA[0]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAA[0]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAB[1]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAB[1]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[1]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[1]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[2]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[2]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[3]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[3]          ;
+-------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DataIn[*]   ; CLK        ; 7.124 ; 7.124 ; Rise       ; CLK             ;
;  DataIn[0]  ; CLK        ; 3.914 ; 3.914 ; Rise       ; CLK             ;
;  DataIn[1]  ; CLK        ; 3.366 ; 3.366 ; Rise       ; CLK             ;
;  DataIn[2]  ; CLK        ; 7.124 ; 7.124 ; Rise       ; CLK             ;
;  DataIn[3]  ; CLK        ; 7.011 ; 7.011 ; Rise       ; CLK             ;
;  DataIn[4]  ; CLK        ; 6.038 ; 6.038 ; Rise       ; CLK             ;
;  DataIn[5]  ; CLK        ; 6.234 ; 6.234 ; Rise       ; CLK             ;
;  DataIn[6]  ; CLK        ; 6.268 ; 6.268 ; Rise       ; CLK             ;
;  DataIn[7]  ; CLK        ; 6.231 ; 6.231 ; Rise       ; CLK             ;
;  DataIn[8]  ; CLK        ; 5.944 ; 5.944 ; Rise       ; CLK             ;
;  DataIn[9]  ; CLK        ; 6.149 ; 6.149 ; Rise       ; CLK             ;
;  DataIn[10] ; CLK        ; 5.965 ; 5.965 ; Rise       ; CLK             ;
;  DataIn[11] ; CLK        ; 6.001 ; 6.001 ; Rise       ; CLK             ;
;  DataIn[12] ; CLK        ; 5.925 ; 5.925 ; Rise       ; CLK             ;
;  DataIn[13] ; CLK        ; 5.878 ; 5.878 ; Rise       ; CLK             ;
;  DataIn[14] ; CLK        ; 5.852 ; 5.852 ; Rise       ; CLK             ;
;  DataIn[15] ; CLK        ; 6.203 ; 6.203 ; Rise       ; CLK             ;
; Start       ; CLK        ; 3.177 ; 3.177 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DataIn[*]   ; CLK        ; -0.644 ; -0.644 ; Rise       ; CLK             ;
;  DataIn[0]  ; CLK        ; -0.973 ; -0.973 ; Rise       ; CLK             ;
;  DataIn[1]  ; CLK        ; -0.644 ; -0.644 ; Rise       ; CLK             ;
;  DataIn[2]  ; CLK        ; -3.917 ; -3.917 ; Rise       ; CLK             ;
;  DataIn[3]  ; CLK        ; -4.452 ; -4.452 ; Rise       ; CLK             ;
;  DataIn[4]  ; CLK        ; -5.758 ; -5.758 ; Rise       ; CLK             ;
;  DataIn[5]  ; CLK        ; -5.954 ; -5.954 ; Rise       ; CLK             ;
;  DataIn[6]  ; CLK        ; -5.988 ; -5.988 ; Rise       ; CLK             ;
;  DataIn[7]  ; CLK        ; -5.951 ; -5.951 ; Rise       ; CLK             ;
;  DataIn[8]  ; CLK        ; -5.664 ; -5.664 ; Rise       ; CLK             ;
;  DataIn[9]  ; CLK        ; -5.869 ; -5.869 ; Rise       ; CLK             ;
;  DataIn[10] ; CLK        ; -5.685 ; -5.685 ; Rise       ; CLK             ;
;  DataIn[11] ; CLK        ; -5.721 ; -5.721 ; Rise       ; CLK             ;
;  DataIn[12] ; CLK        ; -5.645 ; -5.645 ; Rise       ; CLK             ;
;  DataIn[13] ; CLK        ; -5.598 ; -5.598 ; Rise       ; CLK             ;
;  DataIn[14] ; CLK        ; -5.572 ; -5.572 ; Rise       ; CLK             ;
;  DataIn[15] ; CLK        ; -5.923 ; -5.923 ; Rise       ; CLK             ;
; Start       ; CLK        ; -2.906 ; -2.906 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+---------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port     ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+---------------+--------------------------------+--------+--------+------------+--------------------------------+
; Datapath[*]   ; CLK                            ; 10.661 ; 10.661 ; Rise       ; CLK                            ;
;  Datapath[0]  ; CLK                            ; 8.145  ; 8.145  ; Rise       ; CLK                            ;
;  Datapath[1]  ; CLK                            ; 8.910  ; 8.910  ; Rise       ; CLK                            ;
;  Datapath[2]  ; CLK                            ; 8.154  ; 8.154  ; Rise       ; CLK                            ;
;  Datapath[3]  ; CLK                            ; 8.901  ; 8.901  ; Rise       ; CLK                            ;
;  Datapath[4]  ; CLK                            ; 10.654 ; 10.654 ; Rise       ; CLK                            ;
;  Datapath[5]  ; CLK                            ; 10.246 ; 10.246 ; Rise       ; CLK                            ;
;  Datapath[6]  ; CLK                            ; 10.247 ; 10.247 ; Rise       ; CLK                            ;
;  Datapath[7]  ; CLK                            ; 10.456 ; 10.456 ; Rise       ; CLK                            ;
;  Datapath[8]  ; CLK                            ; 10.651 ; 10.651 ; Rise       ; CLK                            ;
;  Datapath[9]  ; CLK                            ; 10.261 ; 10.261 ; Rise       ; CLK                            ;
;  Datapath[10] ; CLK                            ; 10.252 ; 10.252 ; Rise       ; CLK                            ;
;  Datapath[11] ; CLK                            ; 9.986  ; 9.986  ; Rise       ; CLK                            ;
;  Datapath[12] ; CLK                            ; 9.987  ; 9.987  ; Rise       ; CLK                            ;
;  Datapath[13] ; CLK                            ; 10.419 ; 10.419 ; Rise       ; CLK                            ;
;  Datapath[14] ; CLK                            ; 10.390 ; 10.390 ; Rise       ; CLK                            ;
;  Datapath[15] ; CLK                            ; 10.661 ; 10.661 ; Rise       ; CLK                            ;
; Done          ; CLK                            ; 7.540  ; 7.540  ; Rise       ; CLK                            ;
; Out[*]        ; CLK                            ; 6.389  ; 6.389  ; Rise       ; CLK                            ;
;  Out[0]       ; CLK                            ; 6.386  ; 6.386  ; Rise       ; CLK                            ;
;  Out[1]       ; CLK                            ; 6.359  ; 6.359  ; Rise       ; CLK                            ;
;  Out[2]       ; CLK                            ; 6.373  ; 6.373  ; Rise       ; CLK                            ;
;  Out[3]       ; CLK                            ; 6.389  ; 6.389  ; Rise       ; CLK                            ;
;  Out[4]       ; CLK                            ; 6.386  ; 6.386  ; Rise       ; CLK                            ;
;  Out[5]       ; CLK                            ; 6.360  ; 6.360  ; Rise       ; CLK                            ;
;  Out[6]       ; CLK                            ; 6.368  ; 6.368  ; Rise       ; CLK                            ;
;  Out[7]       ; CLK                            ; 6.380  ; 6.380  ; Rise       ; CLK                            ;
; Datapath[*]   ; Control_Unit:CU|c_state.state0 ; 9.038  ; 9.038  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[0]  ; Control_Unit:CU|c_state.state0 ; 8.138  ; 8.138  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[1]  ; Control_Unit:CU|c_state.state0 ; 9.038  ; 9.038  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[2]  ; Control_Unit:CU|c_state.state0 ; 8.353  ; 8.353  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[3]  ; Control_Unit:CU|c_state.state0 ; 8.545  ; 8.545  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[4]  ; Control_Unit:CU|c_state.state0 ; 8.272  ; 8.272  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[5]  ; Control_Unit:CU|c_state.state0 ; 8.180  ; 8.180  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[6]  ; Control_Unit:CU|c_state.state0 ; 8.190  ; 8.190  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[7]  ; Control_Unit:CU|c_state.state0 ; 8.401  ; 8.401  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[8]  ; Control_Unit:CU|c_state.state0 ; 8.281  ; 8.281  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[9]  ; Control_Unit:CU|c_state.state0 ; 8.194  ; 8.194  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[10] ; Control_Unit:CU|c_state.state0 ; 8.185  ; 8.185  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[11] ; Control_Unit:CU|c_state.state0 ; 7.920  ; 7.920  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[12] ; Control_Unit:CU|c_state.state0 ; 7.921  ; 7.921  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[13] ; Control_Unit:CU|c_state.state0 ; 8.179  ; 8.179  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[14] ; Control_Unit:CU|c_state.state0 ; 8.020  ; 8.020  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[15] ; Control_Unit:CU|c_state.state0 ; 8.427  ; 8.427  ; Fall       ; Control_Unit:CU|c_state.state0 ;
+---------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+---------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port     ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+---------------+--------------------------------+-------+-------+------------+--------------------------------+
; Datapath[*]   ; CLK                            ; 7.901 ; 7.901 ; Rise       ; CLK                            ;
;  Datapath[0]  ; CLK                            ; 8.025 ; 8.025 ; Rise       ; CLK                            ;
;  Datapath[1]  ; CLK                            ; 8.017 ; 8.017 ; Rise       ; CLK                            ;
;  Datapath[2]  ; CLK                            ; 7.901 ; 7.901 ; Rise       ; CLK                            ;
;  Datapath[3]  ; CLK                            ; 8.142 ; 8.142 ; Rise       ; CLK                            ;
;  Datapath[4]  ; CLK                            ; 8.940 ; 8.940 ; Rise       ; CLK                            ;
;  Datapath[5]  ; CLK                            ; 8.460 ; 8.460 ; Rise       ; CLK                            ;
;  Datapath[6]  ; CLK                            ; 8.460 ; 8.460 ; Rise       ; CLK                            ;
;  Datapath[7]  ; CLK                            ; 8.671 ; 8.671 ; Rise       ; CLK                            ;
;  Datapath[8]  ; CLK                            ; 8.937 ; 8.937 ; Rise       ; CLK                            ;
;  Datapath[9]  ; CLK                            ; 8.474 ; 8.474 ; Rise       ; CLK                            ;
;  Datapath[10] ; CLK                            ; 8.465 ; 8.465 ; Rise       ; CLK                            ;
;  Datapath[11] ; CLK                            ; 8.200 ; 8.200 ; Rise       ; CLK                            ;
;  Datapath[12] ; CLK                            ; 8.201 ; 8.201 ; Rise       ; CLK                            ;
;  Datapath[13] ; CLK                            ; 8.458 ; 8.458 ; Rise       ; CLK                            ;
;  Datapath[14] ; CLK                            ; 8.678 ; 8.678 ; Rise       ; CLK                            ;
;  Datapath[15] ; CLK                            ; 8.701 ; 8.701 ; Rise       ; CLK                            ;
; Done          ; CLK                            ; 7.540 ; 7.540 ; Rise       ; CLK                            ;
; Out[*]        ; CLK                            ; 6.359 ; 6.359 ; Rise       ; CLK                            ;
;  Out[0]       ; CLK                            ; 6.386 ; 6.386 ; Rise       ; CLK                            ;
;  Out[1]       ; CLK                            ; 6.359 ; 6.359 ; Rise       ; CLK                            ;
;  Out[2]       ; CLK                            ; 6.373 ; 6.373 ; Rise       ; CLK                            ;
;  Out[3]       ; CLK                            ; 6.389 ; 6.389 ; Rise       ; CLK                            ;
;  Out[4]       ; CLK                            ; 6.386 ; 6.386 ; Rise       ; CLK                            ;
;  Out[5]       ; CLK                            ; 6.360 ; 6.360 ; Rise       ; CLK                            ;
;  Out[6]       ; CLK                            ; 6.368 ; 6.368 ; Rise       ; CLK                            ;
;  Out[7]       ; CLK                            ; 6.380 ; 6.380 ; Rise       ; CLK                            ;
; Datapath[*]   ; Control_Unit:CU|c_state.state0 ; 7.920 ; 7.920 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[0]  ; Control_Unit:CU|c_state.state0 ; 8.138 ; 8.138 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[1]  ; Control_Unit:CU|c_state.state0 ; 8.067 ; 8.067 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[2]  ; Control_Unit:CU|c_state.state0 ; 8.353 ; 8.353 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[3]  ; Control_Unit:CU|c_state.state0 ; 8.410 ; 8.410 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[4]  ; Control_Unit:CU|c_state.state0 ; 8.272 ; 8.272 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[5]  ; Control_Unit:CU|c_state.state0 ; 8.180 ; 8.180 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[6]  ; Control_Unit:CU|c_state.state0 ; 8.190 ; 8.190 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[7]  ; Control_Unit:CU|c_state.state0 ; 8.401 ; 8.401 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[8]  ; Control_Unit:CU|c_state.state0 ; 8.281 ; 8.281 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[9]  ; Control_Unit:CU|c_state.state0 ; 8.194 ; 8.194 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[10] ; Control_Unit:CU|c_state.state0 ; 8.185 ; 8.185 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[11] ; Control_Unit:CU|c_state.state0 ; 7.920 ; 7.920 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[12] ; Control_Unit:CU|c_state.state0 ; 7.921 ; 7.921 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[13] ; Control_Unit:CU|c_state.state0 ; 8.179 ; 8.179 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[14] ; Control_Unit:CU|c_state.state0 ; 8.020 ; 8.020 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[15] ; Control_Unit:CU|c_state.state0 ; 8.427 ; 8.427 ; Fall       ; Control_Unit:CU|c_state.state0 ;
+---------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------+
; Propagation Delay                                     ;
+------------+--------------+--------+----+----+--------+
; Input Port ; Output Port  ; RR     ; RF ; FR ; FF     ;
+------------+--------------+--------+----+----+--------+
; DataIn[0]  ; Datapath[0]  ; 6.492  ;    ;    ; 6.492  ;
; DataIn[1]  ; Datapath[1]  ; 6.170  ;    ;    ; 6.170  ;
; DataIn[2]  ; Datapath[2]  ; 9.177  ;    ;    ; 9.177  ;
; DataIn[3]  ; Datapath[3]  ; 9.728  ;    ;    ; 9.728  ;
; DataIn[4]  ; Datapath[4]  ; 9.686  ;    ;    ; 9.686  ;
; DataIn[5]  ; Datapath[5]  ; 10.046 ;    ;    ; 10.046 ;
; DataIn[6]  ; Datapath[6]  ; 9.956  ;    ;    ; 9.956  ;
; DataIn[7]  ; Datapath[7]  ; 10.397 ;    ;    ; 10.397 ;
; DataIn[8]  ; Datapath[8]  ; 9.627  ;    ;    ; 9.627  ;
; DataIn[9]  ; Datapath[9]  ; 10.018 ;    ;    ; 10.018 ;
; DataIn[10] ; Datapath[10] ; 9.944  ;    ;    ; 9.944  ;
; DataIn[11] ; Datapath[11] ; 9.453  ;    ;    ; 9.453  ;
; DataIn[12] ; Datapath[12] ; 9.493  ;    ;    ; 9.493  ;
; DataIn[13] ; Datapath[13] ; 9.562  ;    ;    ; 9.562  ;
; DataIn[14] ; Datapath[14] ; 9.615  ;    ;    ; 9.615  ;
; DataIn[15] ; Datapath[15] ; 10.228 ;    ;    ; 10.228 ;
+------------+--------------+--------+----+----+--------+


+-------------------------------------------------------+
; Minimum Propagation Delay                             ;
+------------+--------------+--------+----+----+--------+
; Input Port ; Output Port  ; RR     ; RF ; FR ; FF     ;
+------------+--------------+--------+----+----+--------+
; DataIn[0]  ; Datapath[0]  ; 6.492  ;    ;    ; 6.492  ;
; DataIn[1]  ; Datapath[1]  ; 6.170  ;    ;    ; 6.170  ;
; DataIn[2]  ; Datapath[2]  ; 9.177  ;    ;    ; 9.177  ;
; DataIn[3]  ; Datapath[3]  ; 9.728  ;    ;    ; 9.728  ;
; DataIn[4]  ; Datapath[4]  ; 9.686  ;    ;    ; 9.686  ;
; DataIn[5]  ; Datapath[5]  ; 10.046 ;    ;    ; 10.046 ;
; DataIn[6]  ; Datapath[6]  ; 9.956  ;    ;    ; 9.956  ;
; DataIn[7]  ; Datapath[7]  ; 10.397 ;    ;    ; 10.397 ;
; DataIn[8]  ; Datapath[8]  ; 9.627  ;    ;    ; 9.627  ;
; DataIn[9]  ; Datapath[9]  ; 10.018 ;    ;    ; 10.018 ;
; DataIn[10] ; Datapath[10] ; 9.944  ;    ;    ; 9.944  ;
; DataIn[11] ; Datapath[11] ; 9.453  ;    ;    ; 9.453  ;
; DataIn[12] ; Datapath[12] ; 9.493  ;    ;    ; 9.493  ;
; DataIn[13] ; Datapath[13] ; 9.562  ;    ;    ; 9.562  ;
; DataIn[14] ; Datapath[14] ; 9.615  ;    ;    ; 9.615  ;
; DataIn[15] ; Datapath[15] ; 10.228 ;    ;    ; 10.228 ;
+------------+--------------+--------+----+----+--------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLK                            ; -1.683 ; -22.015       ;
; Control_Unit:CU|c_state.state0 ; -1.130 ; -2.955        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLK                            ; -1.580 ; -10.066       ;
; Control_Unit:CU|c_state.state0 ; 0.954  ; 0.000         ;
+--------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLK                            ; -1.380 ; -21.380       ;
; Control_Unit:CU|c_state.state0 ; 0.500  ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                    ;
+--------+---------------------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.683 ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.074     ; 2.141      ;
; -1.670 ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.066     ; 2.136      ;
; -1.668 ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.071     ; 2.129      ;
; -1.653 ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.071     ; 2.114      ;
; -1.575 ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.074     ; 2.033      ;
; -1.543 ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.066     ; 2.009      ;
; -1.509 ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.069     ; 1.972      ;
; -1.481 ; Control_Unit:CU|RAB[1]                      ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.478      ; 2.491      ;
; -1.464 ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.074     ; 1.922      ;
; -1.429 ; Control_Unit:CU|RAB[1]                      ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.473      ; 2.434      ;
; -1.409 ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.066     ; 1.875      ;
; -1.409 ; Control_Unit:CU|S_ALU1[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.033     ; 1.908      ;
; -1.408 ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.071     ; 1.869      ;
; -1.395 ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.071     ; 1.856      ;
; -1.373 ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; CLK                            ; CLK         ; 1.000        ; 0.003      ; 2.408      ;
; -1.354 ; Control_Unit:CU|RAB[1]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.478      ; 2.364      ;
; -1.321 ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; CLK                            ; CLK         ; 1.000        ; -0.002     ; 2.351      ;
; -1.303 ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; CLK                            ; CLK         ; 1.000        ; 0.005      ; 2.340      ;
; -1.298 ; Control_Unit:CU|RAB[1]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.470      ; 2.300      ;
; -1.296 ; Control_Unit:CU|S_ALU1[3]                   ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.022     ; 1.806      ;
; -1.280 ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; CLK                            ; CLK         ; 1.000        ; 0.003      ; 2.315      ;
; -1.273 ; Control_Unit:CU|S_ALU1[2]                   ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.033     ; 1.772      ;
; -1.266 ; Control_Unit:CU|RAB[1]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.470      ; 2.268      ;
; -1.251 ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 2.283      ;
; -1.246 ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; CLK                            ; CLK         ; 1.000        ; 0.003      ; 2.281      ;
; -1.233 ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; CLK                            ; CLK         ; 1.000        ; 0.005      ; 2.270      ;
; -1.220 ; Control_Unit:CU|RAB[1]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.478      ; 2.230      ;
; -1.217 ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; CLK                            ; CLK         ; 1.000        ; -0.002     ; 2.247      ;
; -1.203 ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; CLK                            ; CLK         ; 1.000        ; 0.003      ; 2.238      ;
; -1.201 ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ; CLK                            ; CLK         ; 1.000        ; -0.005     ; 2.228      ;
; -1.198 ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ; CLK                            ; CLK         ; 1.000        ; -0.008     ; 2.222      ;
; -1.192 ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; CLK                            ; CLK         ; 1.000        ; -0.002     ; 2.222      ;
; -1.188 ; Control_Unit:CU|RAB[1]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.470      ; 2.190      ;
; -1.183 ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 2.215      ;
; -1.181 ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 2.213      ;
; -1.178 ; Control_Unit:CU|S_ALU1[2]                   ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.033     ; 1.677      ;
; -1.177 ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; CLK                            ; CLK         ; 1.000        ; -0.002     ; 2.207      ;
; -1.176 ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; CLK                            ; CLK         ; 1.000        ; 0.005      ; 2.213      ;
; -1.170 ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; CLK                            ; CLK         ; 1.000        ; 0.003      ; 2.205      ;
; -1.169 ; Control_Unit:CU|RAB[1]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.473      ; 2.174      ;
; -1.169 ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ; CLK                            ; CLK         ; 1.000        ; -0.005     ; 2.196      ;
; -1.157 ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; CLK                            ; CLK         ; 1.000        ; -0.002     ; 2.187      ;
; -1.154 ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ; CLK                            ; CLK         ; 1.000        ; -0.005     ; 2.181      ;
; -1.153 ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; CLK                            ; CLK         ; 1.000        ; 0.003      ; 2.188      ;
; -1.151 ; Control_Unit:CU|S_ALU1[1]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.033     ; 1.650      ;
; -1.145 ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ; CLK                            ; CLK         ; 1.000        ; -0.005     ; 2.172      ;
; -1.137 ; Data_Path:DP|RegisterFile:Reg|regfile[2][2] ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; CLK                            ; CLK         ; 1.000        ; 0.003      ; 2.172      ;
; -1.137 ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 2.169      ;
; -1.135 ; Data_Path:DP|RegisterFile:Reg|regfile[2][2] ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ; CLK                            ; CLK         ; 1.000        ; -0.005     ; 2.162      ;
; -1.122 ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ; CLK                            ; CLK         ; 1.000        ; -0.005     ; 2.149      ;
; -1.113 ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ; CLK                            ; CLK         ; 1.000        ; -0.005     ; 2.140      ;
; -1.112 ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; CLK                            ; CLK         ; 1.000        ; 0.003      ; 2.147      ;
; -1.106 ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; CLK                            ; CLK         ; 1.000        ; 0.005      ; 2.143      ;
; -1.106 ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ; CLK                            ; CLK         ; 1.000        ; -0.003     ; 2.135      ;
; -1.104 ; Control_Unit:CU|S_ALU1[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.028     ; 1.608      ;
; -1.103 ; Data_Path:DP|RegisterFile:Reg|regfile[2][2] ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ; CLK                            ; CLK         ; 1.000        ; -0.005     ; 2.130      ;
; -1.091 ; Data_Path:DP|RegisterFile:Reg|regfile[2][2] ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; CLK                            ; CLK         ; 1.000        ; -0.002     ; 2.121      ;
; -1.090 ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ; CLK                            ; CLK         ; 1.000        ; -0.008     ; 2.114      ;
; -1.084 ; Control_Unit:CU|RAB[1]                      ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.473      ; 2.089      ;
; -1.081 ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; CLK                            ; CLK         ; 1.000        ; 0.003      ; 2.116      ;
; -1.080 ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[0]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.074     ; 1.538      ;
; -1.080 ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ; CLK                            ; CLK         ; 1.000        ; -0.005     ; 2.107      ;
; -1.076 ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ; CLK                            ; CLK         ; 1.000        ; -0.005     ; 2.103      ;
; -1.074 ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ; CLK                            ; CLK         ; 1.000        ; -0.003     ; 2.103      ;
; -1.061 ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ; CLK                            ; CLK         ; 1.000        ; -0.002     ; 2.091      ;
; -1.056 ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 2.088      ;
; -1.054 ; Control_Unit:CU|RAB[1]                      ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.475      ; 2.061      ;
; -1.043 ; Control_Unit:CU|S_ALU1[3]                   ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.022     ; 1.553      ;
; -1.042 ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; CLK                            ; CLK         ; 1.000        ; 0.005      ; 2.079      ;
; -1.038 ; Control_Unit:CU|S_ALU1[3]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.022     ; 1.548      ;
; -1.037 ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; CLK                            ; CLK         ; 1.000        ; -0.002     ; 2.067      ;
; -1.036 ; Data_Path:DP|RegisterFile:Reg|regfile[2][2] ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; CLK                            ; CLK         ; 1.000        ; 0.003      ; 2.071      ;
; -1.033 ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 2.065      ;
; -1.031 ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ; CLK                            ; CLK         ; 1.000        ; -0.005     ; 2.058      ;
; -1.028 ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ; CLK                            ; CLK         ; 1.000        ; -0.003     ; 2.057      ;
; -1.019 ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; CLK                            ; CLK         ; 1.000        ; 0.003      ; 2.054      ;
; -1.013 ; Control_Unit:CU|S_ALU1[2]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.033     ; 1.512      ;
; -1.009 ; Control_Unit:CU|S_ALU1[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.033     ; 1.508      ;
; -1.005 ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ; CLK                            ; CLK         ; 1.000        ; -0.003     ; 2.034      ;
; -0.991 ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 2.023      ;
; -0.979 ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ; CLK                            ; CLK         ; 1.000        ; -0.008     ; 2.003      ;
; -0.975 ; Data_Path:DP|RegisterFile:Reg|regfile[2][2] ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ; CLK                            ; CLK         ; 1.000        ; -0.005     ; 2.002      ;
; -0.973 ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ; CLK                            ; CLK         ; 1.000        ; -0.003     ; 2.002      ;
; -0.972 ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; CLK                            ; CLK         ; 1.000        ; 0.005      ; 2.009      ;
; -0.957 ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ; CLK                            ; CLK         ; 1.000        ; -0.002     ; 1.987      ;
; -0.948 ; Control_Unit:CU|S_ALU1[3]                   ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.017     ; 1.463      ;
; -0.942 ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; CLK                            ; CLK         ; 1.000        ; 0.003      ; 1.977      ;
; -0.940 ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ; CLK                            ; CLK         ; 1.000        ; -0.003     ; 1.969      ;
; -0.932 ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ; CLK                            ; CLK         ; 1.000        ; -0.002     ; 1.962      ;
; -0.924 ; Control_Unit:CU|S_ALU1[1]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.028     ; 1.428      ;
; -0.922 ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 1.954      ;
; -0.922 ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; CLK                            ; CLK         ; 1.000        ; -0.002     ; 1.952      ;
; -0.921 ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 1.953      ;
; -0.920 ; Control_Unit:CU|S_ALU1[2]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.033     ; 1.419      ;
; -0.919 ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ; CLK                            ; CLK         ; 1.000        ; -0.002     ; 1.949      ;
; -0.913 ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; CLK                            ; CLK         ; 1.000        ; 0.003      ; 1.948      ;
; -0.909 ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; CLK                            ; CLK         ; 1.000        ; 0.003      ; 1.944      ;
; -0.897 ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ; CLK                            ; CLK         ; 1.000        ; -0.002     ; 1.927      ;
; -0.882 ; Control_Unit:CU|S_ALU1[3]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.017     ; 1.397      ;
; -0.879 ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 1.911      ;
+--------+---------------------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Control_Unit:CU|c_state.state0'                                                                                                           ;
+--------+--------------------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                   ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; -1.130 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|RAB[1]    ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; -0.470     ; 0.479      ;
; -0.659 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|RAA[0]    ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.074      ; 0.823      ;
; -0.540 ; Control_Unit:CU|c_state.state2 ; Control_Unit:CU|RAA[0]    ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.074      ; 0.704      ;
; -0.510 ; Control_Unit:CU|c_state.state2 ; Control_Unit:CU|S_ALU1[2] ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.036      ; 0.687      ;
; -0.416 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|S_ALU1[1] ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.036      ; 0.675      ;
; -0.240 ; Control_Unit:CU|c_state.state2 ; Control_Unit:CU|S_ALU1[3] ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.025      ; 0.479      ;
+--------+--------------------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                     ;
+--------+---------------------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.580 ; Control_Unit:CU|c_state.state0              ; Control_Unit:CU|c_state.state0              ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.654      ; 0.367      ;
; -1.294 ; Control_Unit:CU|c_state.state0              ; Control_Unit:CU|c_state.state1              ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.657      ; 0.656      ;
; -1.098 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.657      ; 0.852      ;
; -1.098 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.657      ; 0.852      ;
; -1.080 ; Control_Unit:CU|c_state.state0              ; Control_Unit:CU|c_state.state0              ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.654      ; 0.367      ;
; -1.010 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.662      ; 0.945      ;
; -0.808 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.659      ; 1.144      ;
; -0.808 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.659      ; 1.144      ;
; -0.808 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[2][2] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.659      ; 1.144      ;
; -0.808 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.659      ; 1.144      ;
; -0.794 ; Control_Unit:CU|c_state.state0              ; Control_Unit:CU|c_state.state1              ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.657      ; 0.656      ;
; -0.754 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.659      ; 1.198      ;
; -0.598 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.657      ; 0.852      ;
; -0.598 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.657      ; 0.852      ;
; -0.510 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.662      ; 0.945      ;
; -0.308 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.659      ; 1.144      ;
; -0.308 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.659      ; 1.144      ;
; -0.308 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[2][2] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.659      ; 1.144      ;
; -0.308 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.659      ; 1.144      ;
; -0.254 ; Control_Unit:CU|c_state.state0              ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.659      ; 1.198      ;
; 0.215  ; Control_Unit:CU|c_state.state2              ; Control_Unit:CU|c_state.state2              ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.340  ; Control_Unit:CU|c_state.state1              ; Control_Unit:CU|c_state.state3              ; CLK                            ; CLK         ; 0.000        ; -0.003     ; 0.489      ;
; 0.475  ; Control_Unit:CU|c_state.state1              ; Control_Unit:CU|c_state.state2              ; CLK                            ; CLK         ; 0.000        ; -0.003     ; 0.624      ;
; 0.482  ; Control_Unit:CU|c_state.state2              ; Control_Unit:CU|c_state.state3              ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 0.634      ;
; 0.566  ; Control_Unit:CU|c_state.state3              ; Control_Unit:CU|c_state.state0              ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 0.718      ;
; 0.642  ; Control_Unit:CU|S_ALU1[3]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[0]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.025     ; 0.269      ;
; 0.702  ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 0.854      ;
; 0.704  ; Control_Unit:CU|c_state.state3              ; Data_Path:DP|Register4Bit:Reg1|data_out[0]  ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 0.856      ;
; 0.704  ; Control_Unit:CU|c_state.state3              ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 0.856      ;
; 0.704  ; Control_Unit:CU|c_state.state3              ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 0.856      ;
; 0.704  ; Control_Unit:CU|c_state.state3              ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 0.856      ;
; 0.723  ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 0.875      ;
; 0.757  ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 0.909      ;
; 0.764  ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.071     ; 0.345      ;
; 0.769  ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.071     ; 0.350      ;
; 0.815  ; Control_Unit:CU|S_ALU1[1]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.036     ; 0.431      ;
; 0.817  ; Control_Unit:CU|S_ALU1[1]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.036     ; 0.433      ;
; 0.817  ; Control_Unit:CU|S_ALU1[1]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.036     ; 0.433      ;
; 0.821  ; Control_Unit:CU|S_ALU1[3]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.025     ; 0.448      ;
; 0.822  ; Control_Unit:CU|S_ALU1[3]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.025     ; 0.449      ;
; 0.822  ; Control_Unit:CU|S_ALU1[3]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.025     ; 0.449      ;
; 0.826  ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 0.978      ;
; 0.840  ; Control_Unit:CU|S_ALU1[2]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.028     ; 0.464      ;
; 0.903  ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 1.055      ;
; 0.920  ; Control_Unit:CU|S_ALU1[3]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.017     ; 0.555      ;
; 0.943  ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; CLK                            ; CLK         ; 0.000        ; 0.003      ; 1.098      ;
; 0.948  ; Control_Unit:CU|S_ALU1[2]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.036     ; 0.564      ;
; 0.948  ; Control_Unit:CU|S_ALU1[2]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.036     ; 0.564      ;
; 0.950  ; Control_Unit:CU|S_ALU1[2]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.036     ; 0.566      ;
; 0.962  ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 1.114      ;
; 0.984  ; Control_Unit:CU|c_state.state1              ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; CLK                            ; CLK         ; 0.000        ; 0.002      ; 1.138      ;
; 0.990  ; Control_Unit:CU|S_ALU1[2]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[0]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.036     ; 0.606      ;
; 0.991  ; Control_Unit:CU|c_state.state1              ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; CLK                            ; CLK         ; 0.000        ; 0.002      ; 1.145      ;
; 0.995  ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ; CLK                            ; CLK         ; 0.000        ; -0.005     ; 1.142      ;
; 0.996  ; Control_Unit:CU|S_ALU1[3]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.017     ; 0.631      ;
; 1.006  ; Control_Unit:CU|c_state.state3              ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; CLK                            ; CLK         ; 0.000        ; 0.005      ; 1.163      ;
; 1.006  ; Control_Unit:CU|c_state.state3              ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; CLK                            ; CLK         ; 0.000        ; 0.005      ; 1.163      ;
; 1.006  ; Control_Unit:CU|c_state.state3              ; Data_Path:DP|RegisterFile:Reg|regfile[2][2] ; CLK                            ; CLK         ; 0.000        ; 0.005      ; 1.163      ;
; 1.006  ; Control_Unit:CU|c_state.state3              ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ; CLK                            ; CLK         ; 0.000        ; 0.005      ; 1.163      ;
; 1.009  ; Control_Unit:CU|c_state.state3              ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ; CLK                            ; CLK         ; 0.000        ; 0.003      ; 1.164      ;
; 1.009  ; Control_Unit:CU|c_state.state3              ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ; CLK                            ; CLK         ; 0.000        ; 0.003      ; 1.164      ;
; 1.018  ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 1.170      ;
; 1.022  ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.071     ; 0.603      ;
; 1.023  ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; CLK                            ; CLK         ; 0.000        ; 0.005      ; 1.180      ;
; 1.029  ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.071     ; 0.610      ;
; 1.038  ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Data_Path:DP|Register4Bit:Reg1|data_out[0]  ; CLK                            ; CLK         ; 0.000        ; -0.005     ; 1.185      ;
; 1.045  ; Control_Unit:CU|c_state.state1              ; Data_Path:DP|RegisterFile:Reg|regfile[2][2] ; CLK                            ; CLK         ; 0.000        ; 0.002      ; 1.199      ;
; 1.061  ; Control_Unit:CU|S_ALU1[2]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.028     ; 0.685      ;
; 1.071  ; Control_Unit:CU|S_ALU1[3]                   ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.020     ; 0.703      ;
; 1.079  ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ; CLK                            ; CLK         ; 0.000        ; -0.005     ; 1.226      ;
; 1.082  ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ; CLK                            ; CLK         ; 0.000        ; -0.005     ; 1.229      ;
; 1.084  ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 1.236      ;
; 1.084  ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ; CLK                            ; CLK         ; 0.000        ; -0.005     ; 1.231      ;
; 1.100  ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; Data_Path:DP|Register4Bit:Reg1|data_out[0]  ; CLK                            ; CLK         ; 0.000        ; -0.005     ; 1.247      ;
; 1.107  ; Control_Unit:CU|S_ALU1[1]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[0]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.036     ; 0.723      ;
; 1.109  ; Control_Unit:CU|c_state.state3              ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; CLK                            ; CLK         ; 0.000        ; 0.008      ; 1.269      ;
; 1.109  ; Control_Unit:CU|c_state.state3              ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; CLK                            ; CLK         ; 0.000        ; 0.008      ; 1.269      ;
; 1.111  ; Control_Unit:CU|RAB[1]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[0]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 0.470      ; 1.233      ;
; 1.138  ; Control_Unit:CU|c_state.state1              ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ; CLK                            ; CLK         ; 0.000        ; 0.002      ; 1.292      ;
; 1.145  ; Control_Unit:CU|S_ALU1[3]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.022     ; 0.775      ;
; 1.161  ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 1.313      ;
; 1.167  ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 1.319      ;
; 1.178  ; Control_Unit:CU|RAB[1]                      ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 0.475      ; 1.305      ;
; 1.182  ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; CLK                            ; CLK         ; 0.000        ; 0.003      ; 1.337      ;
; 1.183  ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; CLK                            ; CLK         ; 0.000        ; 0.003      ; 1.338      ;
; 1.185  ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 1.337      ;
; 1.187  ; Control_Unit:CU|RAB[1]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 0.470      ; 1.309      ;
; 1.190  ; Control_Unit:CU|RAB[1]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 0.470      ; 1.312      ;
; 1.192  ; Control_Unit:CU|RAB[1]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 0.470      ; 1.314      ;
; 1.201  ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; CLK                            ; CLK         ; 0.000        ; 0.003      ; 1.356      ;
; 1.208  ; Control_Unit:CU|RAA[0]                      ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.066     ; 0.794      ;
; 1.223  ; Control_Unit:CU|S_ALU1[3]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.022     ; 0.853      ;
; 1.225  ; Control_Unit:CU|RAB[1]                      ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 0.475      ; 1.352      ;
; 1.226  ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Data_Path:DP|RegisterFile:Reg|regfile[2][2] ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 1.378      ;
; 1.228  ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ; Data_Path:DP|Register4Bit:Reg1|data_out[0]  ; CLK                            ; CLK         ; 0.000        ; -0.005     ; 1.375      ;
; 1.234  ; Control_Unit:CU|S_ALU1[2]                   ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.033     ; 0.853      ;
; 1.234  ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ; CLK                            ; CLK         ; 0.000        ; 0.005      ; 1.391      ;
; 1.255  ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ; CLK                            ; CLK         ; 0.000        ; -0.005     ; 1.402      ;
; 1.257  ; Control_Unit:CU|RAB[1]                      ; Control_Unit:CU|c_state.state2              ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 0.470      ; 1.379      ;
; 1.257  ; Control_Unit:CU|S_ALU1[3]                   ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.017     ; 0.892      ;
+--------+---------------------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Control_Unit:CU|c_state.state0'                                                                                                           ;
+-------+--------------------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                   ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; 0.954 ; Control_Unit:CU|c_state.state2 ; Control_Unit:CU|S_ALU1[3] ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.025      ; 0.479      ;
; 1.130 ; Control_Unit:CU|c_state.state2 ; Control_Unit:CU|RAA[0]    ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.074      ; 0.704      ;
; 1.139 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|S_ALU1[1] ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.036      ; 0.675      ;
; 1.151 ; Control_Unit:CU|c_state.state2 ; Control_Unit:CU|S_ALU1[2] ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.036      ; 0.687      ;
; 1.249 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|RAA[0]    ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.074      ; 0.823      ;
; 1.449 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|RAB[1]    ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; -0.470     ; 0.479      ;
+-------+--------------------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state1              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state1              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state2              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state2              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state3              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state3              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[1][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[1][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[1][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[1][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[2][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[2][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[2][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[2][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile[2][3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CU|c_state.state0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CU|c_state.state0|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CU|c_state.state1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CU|c_state.state1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CU|c_state.state2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CU|c_state.state2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CU|c_state.state3|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CU|c_state.state3|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg1|data_out[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg1|data_out[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg1|data_out[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg1|data_out[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg1|data_out[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg1|data_out[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg1|data_out[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg1|data_out[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg1|data_out[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg1|data_out[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg1|data_out[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg1|data_out[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg1|data_out[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg1|data_out[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg1|data_out[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg1|data_out[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg|regfile[1][0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg|regfile[1][0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg|regfile[1][1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg|regfile[1][1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg|regfile[1][2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg|regfile[1][2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg|regfile[1][3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg|regfile[1][3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg|regfile[2][0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg|regfile[2][0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg|regfile[2][1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg|regfile[2][1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg|regfile[2][2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg|regfile[2][2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DP|Reg|regfile[2][3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DP|Reg|regfile[2][3]|clk                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Control_Unit:CU|c_state.state0'                                                                            ;
+-------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|RAA[0]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|RAA[0]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAB[1]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAB[1]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAB~0|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAB~0|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|RAB~0|datab                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|RAB~0|datab                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|S_ALU1[1]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|S_ALU1[1]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|S_ALU1[2]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|S_ALU1[2]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|S_ALU1[3]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|S_ALU1[3]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAA[0]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAA[0]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAB[1]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAB[1]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[1]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[1]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[2]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[2]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[3]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[3]          ;
+-------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DataIn[*]   ; CLK        ; 3.504 ; 3.504 ; Rise       ; CLK             ;
;  DataIn[0]  ; CLK        ; 1.461 ; 1.461 ; Rise       ; CLK             ;
;  DataIn[1]  ; CLK        ; 1.157 ; 1.157 ; Rise       ; CLK             ;
;  DataIn[2]  ; CLK        ; 3.504 ; 3.504 ; Rise       ; CLK             ;
;  DataIn[3]  ; CLK        ; 3.424 ; 3.424 ; Rise       ; CLK             ;
;  DataIn[4]  ; CLK        ; 3.038 ; 3.038 ; Rise       ; CLK             ;
;  DataIn[5]  ; CLK        ; 3.113 ; 3.113 ; Rise       ; CLK             ;
;  DataIn[6]  ; CLK        ; 3.109 ; 3.109 ; Rise       ; CLK             ;
;  DataIn[7]  ; CLK        ; 3.072 ; 3.072 ; Rise       ; CLK             ;
;  DataIn[8]  ; CLK        ; 2.957 ; 2.957 ; Rise       ; CLK             ;
;  DataIn[9]  ; CLK        ; 3.049 ; 3.049 ; Rise       ; CLK             ;
;  DataIn[10] ; CLK        ; 2.963 ; 2.963 ; Rise       ; CLK             ;
;  DataIn[11] ; CLK        ; 2.984 ; 2.984 ; Rise       ; CLK             ;
;  DataIn[12] ; CLK        ; 2.961 ; 2.961 ; Rise       ; CLK             ;
;  DataIn[13] ; CLK        ; 2.955 ; 2.955 ; Rise       ; CLK             ;
;  DataIn[14] ; CLK        ; 2.918 ; 2.918 ; Rise       ; CLK             ;
;  DataIn[15] ; CLK        ; 3.070 ; 3.070 ; Rise       ; CLK             ;
; Start       ; CLK        ; 1.851 ; 1.851 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DataIn[*]   ; CLK        ; 0.064  ; 0.064  ; Rise       ; CLK             ;
;  DataIn[0]  ; CLK        ; -0.121 ; -0.121 ; Rise       ; CLK             ;
;  DataIn[1]  ; CLK        ; 0.064  ; 0.064  ; Rise       ; CLK             ;
;  DataIn[2]  ; CLK        ; -2.042 ; -2.042 ; Rise       ; CLK             ;
;  DataIn[3]  ; CLK        ; -2.267 ; -2.267 ; Rise       ; CLK             ;
;  DataIn[4]  ; CLK        ; -2.902 ; -2.902 ; Rise       ; CLK             ;
;  DataIn[5]  ; CLK        ; -2.977 ; -2.977 ; Rise       ; CLK             ;
;  DataIn[6]  ; CLK        ; -2.973 ; -2.973 ; Rise       ; CLK             ;
;  DataIn[7]  ; CLK        ; -2.936 ; -2.936 ; Rise       ; CLK             ;
;  DataIn[8]  ; CLK        ; -2.821 ; -2.821 ; Rise       ; CLK             ;
;  DataIn[9]  ; CLK        ; -2.913 ; -2.913 ; Rise       ; CLK             ;
;  DataIn[10] ; CLK        ; -2.827 ; -2.827 ; Rise       ; CLK             ;
;  DataIn[11] ; CLK        ; -2.848 ; -2.848 ; Rise       ; CLK             ;
;  DataIn[12] ; CLK        ; -2.825 ; -2.825 ; Rise       ; CLK             ;
;  DataIn[13] ; CLK        ; -2.819 ; -2.819 ; Rise       ; CLK             ;
;  DataIn[14] ; CLK        ; -2.782 ; -2.782 ; Rise       ; CLK             ;
;  DataIn[15] ; CLK        ; -2.934 ; -2.934 ; Rise       ; CLK             ;
; Start       ; CLK        ; -1.604 ; -1.604 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+---------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port     ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+---------------+--------------------------------+-------+-------+------------+--------------------------------+
; Datapath[*]   ; CLK                            ; 5.610 ; 5.610 ; Rise       ; CLK                            ;
;  Datapath[0]  ; CLK                            ; 4.426 ; 4.426 ; Rise       ; CLK                            ;
;  Datapath[1]  ; CLK                            ; 4.759 ; 4.759 ; Rise       ; CLK                            ;
;  Datapath[2]  ; CLK                            ; 4.414 ; 4.414 ; Rise       ; CLK                            ;
;  Datapath[3]  ; CLK                            ; 4.764 ; 4.764 ; Rise       ; CLK                            ;
;  Datapath[4]  ; CLK                            ; 5.607 ; 5.607 ; Rise       ; CLK                            ;
;  Datapath[5]  ; CLK                            ; 5.418 ; 5.418 ; Rise       ; CLK                            ;
;  Datapath[6]  ; CLK                            ; 5.421 ; 5.421 ; Rise       ; CLK                            ;
;  Datapath[7]  ; CLK                            ; 5.506 ; 5.506 ; Rise       ; CLK                            ;
;  Datapath[8]  ; CLK                            ; 5.597 ; 5.597 ; Rise       ; CLK                            ;
;  Datapath[9]  ; CLK                            ; 5.418 ; 5.418 ; Rise       ; CLK                            ;
;  Datapath[10] ; CLK                            ; 5.422 ; 5.422 ; Rise       ; CLK                            ;
;  Datapath[11] ; CLK                            ; 5.281 ; 5.281 ; Rise       ; CLK                            ;
;  Datapath[12] ; CLK                            ; 5.282 ; 5.282 ; Rise       ; CLK                            ;
;  Datapath[13] ; CLK                            ; 5.498 ; 5.498 ; Rise       ; CLK                            ;
;  Datapath[14] ; CLK                            ; 5.469 ; 5.469 ; Rise       ; CLK                            ;
;  Datapath[15] ; CLK                            ; 5.610 ; 5.610 ; Rise       ; CLK                            ;
; Done          ; CLK                            ; 4.165 ; 4.165 ; Rise       ; CLK                            ;
; Out[*]        ; CLK                            ; 3.663 ; 3.663 ; Rise       ; CLK                            ;
;  Out[0]       ; CLK                            ; 3.659 ; 3.659 ; Rise       ; CLK                            ;
;  Out[1]       ; CLK                            ; 3.631 ; 3.631 ; Rise       ; CLK                            ;
;  Out[2]       ; CLK                            ; 3.638 ; 3.638 ; Rise       ; CLK                            ;
;  Out[3]       ; CLK                            ; 3.663 ; 3.663 ; Rise       ; CLK                            ;
;  Out[4]       ; CLK                            ; 3.662 ; 3.662 ; Rise       ; CLK                            ;
;  Out[5]       ; CLK                            ; 3.635 ; 3.635 ; Rise       ; CLK                            ;
;  Out[6]       ; CLK                            ; 3.644 ; 3.644 ; Rise       ; CLK                            ;
;  Out[7]       ; CLK                            ; 3.655 ; 3.655 ; Rise       ; CLK                            ;
; Datapath[*]   ; Control_Unit:CU|c_state.state0 ; 4.367 ; 4.367 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[0]  ; Control_Unit:CU|c_state.state0 ; 3.966 ; 3.966 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[1]  ; Control_Unit:CU|c_state.state0 ; 4.367 ; 4.367 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[2]  ; Control_Unit:CU|c_state.state0 ; 4.029 ; 4.029 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[3]  ; Control_Unit:CU|c_state.state0 ; 4.139 ; 4.139 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[4]  ; Control_Unit:CU|c_state.state0 ; 4.031 ; 4.031 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[5]  ; Control_Unit:CU|c_state.state0 ; 3.995 ; 3.995 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[6]  ; Control_Unit:CU|c_state.state0 ; 4.008 ; 4.008 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[7]  ; Control_Unit:CU|c_state.state0 ; 4.094 ; 4.094 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[8]  ; Control_Unit:CU|c_state.state0 ; 4.033 ; 4.033 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[9]  ; Control_Unit:CU|c_state.state0 ; 3.995 ; 3.995 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[10] ; Control_Unit:CU|c_state.state0 ; 3.999 ; 3.999 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[11] ; Control_Unit:CU|c_state.state0 ; 3.858 ; 3.858 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[12] ; Control_Unit:CU|c_state.state0 ; 3.859 ; 3.859 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[13] ; Control_Unit:CU|c_state.state0 ; 3.992 ; 3.992 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[14] ; Control_Unit:CU|c_state.state0 ; 3.905 ; 3.905 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[15] ; Control_Unit:CU|c_state.state0 ; 4.109 ; 4.109 ; Fall       ; Control_Unit:CU|c_state.state0 ;
+---------------+--------------------------------+-------+-------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+---------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port     ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+---------------+--------------------------------+-------+-------+------------+--------------------------------+
; Datapath[*]   ; CLK                            ; 4.147 ; 4.147 ; Rise       ; CLK                            ;
;  Datapath[0]  ; CLK                            ; 4.232 ; 4.232 ; Rise       ; CLK                            ;
;  Datapath[1]  ; CLK                            ; 4.223 ; 4.223 ; Rise       ; CLK                            ;
;  Datapath[2]  ; CLK                            ; 4.147 ; 4.147 ; Rise       ; CLK                            ;
;  Datapath[3]  ; CLK                            ; 4.273 ; 4.273 ; Rise       ; CLK                            ;
;  Datapath[4]  ; CLK                            ; 4.693 ; 4.693 ; Rise       ; CLK                            ;
;  Datapath[5]  ; CLK                            ; 4.468 ; 4.468 ; Rise       ; CLK                            ;
;  Datapath[6]  ; CLK                            ; 4.471 ; 4.471 ; Rise       ; CLK                            ;
;  Datapath[7]  ; CLK                            ; 4.557 ; 4.557 ; Rise       ; CLK                            ;
;  Datapath[8]  ; CLK                            ; 4.685 ; 4.685 ; Rise       ; CLK                            ;
;  Datapath[9]  ; CLK                            ; 4.467 ; 4.467 ; Rise       ; CLK                            ;
;  Datapath[10] ; CLK                            ; 4.471 ; 4.471 ; Rise       ; CLK                            ;
;  Datapath[11] ; CLK                            ; 4.331 ; 4.331 ; Rise       ; CLK                            ;
;  Datapath[12] ; CLK                            ; 4.332 ; 4.332 ; Rise       ; CLK                            ;
;  Datapath[13] ; CLK                            ; 4.467 ; 4.467 ; Rise       ; CLK                            ;
;  Datapath[14] ; CLK                            ; 4.557 ; 4.557 ; Rise       ; CLK                            ;
;  Datapath[15] ; CLK                            ; 4.580 ; 4.580 ; Rise       ; CLK                            ;
; Done          ; CLK                            ; 4.165 ; 4.165 ; Rise       ; CLK                            ;
; Out[*]        ; CLK                            ; 3.631 ; 3.631 ; Rise       ; CLK                            ;
;  Out[0]       ; CLK                            ; 3.659 ; 3.659 ; Rise       ; CLK                            ;
;  Out[1]       ; CLK                            ; 3.631 ; 3.631 ; Rise       ; CLK                            ;
;  Out[2]       ; CLK                            ; 3.638 ; 3.638 ; Rise       ; CLK                            ;
;  Out[3]       ; CLK                            ; 3.663 ; 3.663 ; Rise       ; CLK                            ;
;  Out[4]       ; CLK                            ; 3.662 ; 3.662 ; Rise       ; CLK                            ;
;  Out[5]       ; CLK                            ; 3.635 ; 3.635 ; Rise       ; CLK                            ;
;  Out[6]       ; CLK                            ; 3.644 ; 3.644 ; Rise       ; CLK                            ;
;  Out[7]       ; CLK                            ; 3.655 ; 3.655 ; Rise       ; CLK                            ;
; Datapath[*]   ; Control_Unit:CU|c_state.state0 ; 3.858 ; 3.858 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[0]  ; Control_Unit:CU|c_state.state0 ; 3.966 ; 3.966 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[1]  ; Control_Unit:CU|c_state.state0 ; 3.917 ; 3.917 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[2]  ; Control_Unit:CU|c_state.state0 ; 4.029 ; 4.029 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[3]  ; Control_Unit:CU|c_state.state0 ; 4.083 ; 4.083 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[4]  ; Control_Unit:CU|c_state.state0 ; 4.031 ; 4.031 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[5]  ; Control_Unit:CU|c_state.state0 ; 3.995 ; 3.995 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[6]  ; Control_Unit:CU|c_state.state0 ; 4.008 ; 4.008 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[7]  ; Control_Unit:CU|c_state.state0 ; 4.094 ; 4.094 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[8]  ; Control_Unit:CU|c_state.state0 ; 4.033 ; 4.033 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[9]  ; Control_Unit:CU|c_state.state0 ; 3.995 ; 3.995 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[10] ; Control_Unit:CU|c_state.state0 ; 3.999 ; 3.999 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[11] ; Control_Unit:CU|c_state.state0 ; 3.858 ; 3.858 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[12] ; Control_Unit:CU|c_state.state0 ; 3.859 ; 3.859 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[13] ; Control_Unit:CU|c_state.state0 ; 3.992 ; 3.992 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[14] ; Control_Unit:CU|c_state.state0 ; 3.905 ; 3.905 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[15] ; Control_Unit:CU|c_state.state0 ; 4.109 ; 4.109 ; Fall       ; Control_Unit:CU|c_state.state0 ;
+---------------+--------------------------------+-------+-------+------------+--------------------------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; DataIn[0]  ; Datapath[0]  ; 3.362 ;    ;    ; 3.362 ;
; DataIn[1]  ; Datapath[1]  ; 3.175 ;    ;    ; 3.175 ;
; DataIn[2]  ; Datapath[2]  ; 5.144 ;    ;    ; 5.144 ;
; DataIn[3]  ; Datapath[3]  ; 5.402 ;    ;    ; 5.402 ;
; DataIn[4]  ; Datapath[4]  ; 5.428 ;    ;    ; 5.428 ;
; DataIn[5]  ; Datapath[5]  ; 5.601 ;    ;    ; 5.601 ;
; DataIn[6]  ; Datapath[6]  ; 5.525 ;    ;    ; 5.525 ;
; DataIn[7]  ; Datapath[7]  ; 5.710 ;    ;    ; 5.710 ;
; DataIn[8]  ; Datapath[8]  ; 5.359 ;    ;    ; 5.359 ;
; DataIn[9]  ; Datapath[9]  ; 5.557 ;    ;    ; 5.557 ;
; DataIn[10] ; Datapath[10] ; 5.518 ;    ;    ; 5.518 ;
; DataIn[11] ; Datapath[11] ; 5.267 ;    ;    ; 5.267 ;
; DataIn[12] ; Datapath[12] ; 5.290 ;    ;    ; 5.290 ;
; DataIn[13] ; Datapath[13] ; 5.345 ;    ;    ; 5.345 ;
; DataIn[14] ; Datapath[14] ; 5.362 ;    ;    ; 5.362 ;
; DataIn[15] ; Datapath[15] ; 5.649 ;    ;    ; 5.649 ;
+------------+--------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; DataIn[0]  ; Datapath[0]  ; 3.362 ;    ;    ; 3.362 ;
; DataIn[1]  ; Datapath[1]  ; 3.175 ;    ;    ; 3.175 ;
; DataIn[2]  ; Datapath[2]  ; 5.144 ;    ;    ; 5.144 ;
; DataIn[3]  ; Datapath[3]  ; 5.402 ;    ;    ; 5.402 ;
; DataIn[4]  ; Datapath[4]  ; 5.428 ;    ;    ; 5.428 ;
; DataIn[5]  ; Datapath[5]  ; 5.601 ;    ;    ; 5.601 ;
; DataIn[6]  ; Datapath[6]  ; 5.525 ;    ;    ; 5.525 ;
; DataIn[7]  ; Datapath[7]  ; 5.710 ;    ;    ; 5.710 ;
; DataIn[8]  ; Datapath[8]  ; 5.359 ;    ;    ; 5.359 ;
; DataIn[9]  ; Datapath[9]  ; 5.557 ;    ;    ; 5.557 ;
; DataIn[10] ; Datapath[10] ; 5.518 ;    ;    ; 5.518 ;
; DataIn[11] ; Datapath[11] ; 5.267 ;    ;    ; 5.267 ;
; DataIn[12] ; Datapath[12] ; 5.290 ;    ;    ; 5.290 ;
; DataIn[13] ; Datapath[13] ; 5.345 ;    ;    ; 5.345 ;
; DataIn[14] ; Datapath[14] ; 5.362 ;    ;    ; 5.362 ;
; DataIn[15] ; Datapath[15] ; 5.649 ;    ;    ; 5.649 ;
+------------+--------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+---------------------------------+---------+---------+----------+---------+---------------------+
; Clock                           ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack                ; -5.082  ; -2.540  ; N/A      ; N/A     ; -1.380              ;
;  CLK                            ; -5.082  ; -2.540  ; N/A      ; N/A     ; -1.380              ;
;  Control_Unit:CU|c_state.state0 ; -2.157  ; 0.954   ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                 ; -80.401 ; -13.784 ; 0.0      ; 0.0     ; -21.38              ;
;  CLK                            ; -72.669 ; -13.784 ; N/A      ; N/A     ; -21.380             ;
;  Control_Unit:CU|c_state.state0 ; -7.732  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
+---------------------------------+---------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DataIn[*]   ; CLK        ; 7.124 ; 7.124 ; Rise       ; CLK             ;
;  DataIn[0]  ; CLK        ; 3.914 ; 3.914 ; Rise       ; CLK             ;
;  DataIn[1]  ; CLK        ; 3.366 ; 3.366 ; Rise       ; CLK             ;
;  DataIn[2]  ; CLK        ; 7.124 ; 7.124 ; Rise       ; CLK             ;
;  DataIn[3]  ; CLK        ; 7.011 ; 7.011 ; Rise       ; CLK             ;
;  DataIn[4]  ; CLK        ; 6.038 ; 6.038 ; Rise       ; CLK             ;
;  DataIn[5]  ; CLK        ; 6.234 ; 6.234 ; Rise       ; CLK             ;
;  DataIn[6]  ; CLK        ; 6.268 ; 6.268 ; Rise       ; CLK             ;
;  DataIn[7]  ; CLK        ; 6.231 ; 6.231 ; Rise       ; CLK             ;
;  DataIn[8]  ; CLK        ; 5.944 ; 5.944 ; Rise       ; CLK             ;
;  DataIn[9]  ; CLK        ; 6.149 ; 6.149 ; Rise       ; CLK             ;
;  DataIn[10] ; CLK        ; 5.965 ; 5.965 ; Rise       ; CLK             ;
;  DataIn[11] ; CLK        ; 6.001 ; 6.001 ; Rise       ; CLK             ;
;  DataIn[12] ; CLK        ; 5.925 ; 5.925 ; Rise       ; CLK             ;
;  DataIn[13] ; CLK        ; 5.878 ; 5.878 ; Rise       ; CLK             ;
;  DataIn[14] ; CLK        ; 5.852 ; 5.852 ; Rise       ; CLK             ;
;  DataIn[15] ; CLK        ; 6.203 ; 6.203 ; Rise       ; CLK             ;
; Start       ; CLK        ; 3.177 ; 3.177 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DataIn[*]   ; CLK        ; 0.064  ; 0.064  ; Rise       ; CLK             ;
;  DataIn[0]  ; CLK        ; -0.121 ; -0.121 ; Rise       ; CLK             ;
;  DataIn[1]  ; CLK        ; 0.064  ; 0.064  ; Rise       ; CLK             ;
;  DataIn[2]  ; CLK        ; -2.042 ; -2.042 ; Rise       ; CLK             ;
;  DataIn[3]  ; CLK        ; -2.267 ; -2.267 ; Rise       ; CLK             ;
;  DataIn[4]  ; CLK        ; -2.902 ; -2.902 ; Rise       ; CLK             ;
;  DataIn[5]  ; CLK        ; -2.977 ; -2.977 ; Rise       ; CLK             ;
;  DataIn[6]  ; CLK        ; -2.973 ; -2.973 ; Rise       ; CLK             ;
;  DataIn[7]  ; CLK        ; -2.936 ; -2.936 ; Rise       ; CLK             ;
;  DataIn[8]  ; CLK        ; -2.821 ; -2.821 ; Rise       ; CLK             ;
;  DataIn[9]  ; CLK        ; -2.913 ; -2.913 ; Rise       ; CLK             ;
;  DataIn[10] ; CLK        ; -2.827 ; -2.827 ; Rise       ; CLK             ;
;  DataIn[11] ; CLK        ; -2.848 ; -2.848 ; Rise       ; CLK             ;
;  DataIn[12] ; CLK        ; -2.825 ; -2.825 ; Rise       ; CLK             ;
;  DataIn[13] ; CLK        ; -2.819 ; -2.819 ; Rise       ; CLK             ;
;  DataIn[14] ; CLK        ; -2.782 ; -2.782 ; Rise       ; CLK             ;
;  DataIn[15] ; CLK        ; -2.934 ; -2.934 ; Rise       ; CLK             ;
; Start       ; CLK        ; -1.604 ; -1.604 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+---------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port     ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+---------------+--------------------------------+--------+--------+------------+--------------------------------+
; Datapath[*]   ; CLK                            ; 10.661 ; 10.661 ; Rise       ; CLK                            ;
;  Datapath[0]  ; CLK                            ; 8.145  ; 8.145  ; Rise       ; CLK                            ;
;  Datapath[1]  ; CLK                            ; 8.910  ; 8.910  ; Rise       ; CLK                            ;
;  Datapath[2]  ; CLK                            ; 8.154  ; 8.154  ; Rise       ; CLK                            ;
;  Datapath[3]  ; CLK                            ; 8.901  ; 8.901  ; Rise       ; CLK                            ;
;  Datapath[4]  ; CLK                            ; 10.654 ; 10.654 ; Rise       ; CLK                            ;
;  Datapath[5]  ; CLK                            ; 10.246 ; 10.246 ; Rise       ; CLK                            ;
;  Datapath[6]  ; CLK                            ; 10.247 ; 10.247 ; Rise       ; CLK                            ;
;  Datapath[7]  ; CLK                            ; 10.456 ; 10.456 ; Rise       ; CLK                            ;
;  Datapath[8]  ; CLK                            ; 10.651 ; 10.651 ; Rise       ; CLK                            ;
;  Datapath[9]  ; CLK                            ; 10.261 ; 10.261 ; Rise       ; CLK                            ;
;  Datapath[10] ; CLK                            ; 10.252 ; 10.252 ; Rise       ; CLK                            ;
;  Datapath[11] ; CLK                            ; 9.986  ; 9.986  ; Rise       ; CLK                            ;
;  Datapath[12] ; CLK                            ; 9.987  ; 9.987  ; Rise       ; CLK                            ;
;  Datapath[13] ; CLK                            ; 10.419 ; 10.419 ; Rise       ; CLK                            ;
;  Datapath[14] ; CLK                            ; 10.390 ; 10.390 ; Rise       ; CLK                            ;
;  Datapath[15] ; CLK                            ; 10.661 ; 10.661 ; Rise       ; CLK                            ;
; Done          ; CLK                            ; 7.540  ; 7.540  ; Rise       ; CLK                            ;
; Out[*]        ; CLK                            ; 6.389  ; 6.389  ; Rise       ; CLK                            ;
;  Out[0]       ; CLK                            ; 6.386  ; 6.386  ; Rise       ; CLK                            ;
;  Out[1]       ; CLK                            ; 6.359  ; 6.359  ; Rise       ; CLK                            ;
;  Out[2]       ; CLK                            ; 6.373  ; 6.373  ; Rise       ; CLK                            ;
;  Out[3]       ; CLK                            ; 6.389  ; 6.389  ; Rise       ; CLK                            ;
;  Out[4]       ; CLK                            ; 6.386  ; 6.386  ; Rise       ; CLK                            ;
;  Out[5]       ; CLK                            ; 6.360  ; 6.360  ; Rise       ; CLK                            ;
;  Out[6]       ; CLK                            ; 6.368  ; 6.368  ; Rise       ; CLK                            ;
;  Out[7]       ; CLK                            ; 6.380  ; 6.380  ; Rise       ; CLK                            ;
; Datapath[*]   ; Control_Unit:CU|c_state.state0 ; 9.038  ; 9.038  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[0]  ; Control_Unit:CU|c_state.state0 ; 8.138  ; 8.138  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[1]  ; Control_Unit:CU|c_state.state0 ; 9.038  ; 9.038  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[2]  ; Control_Unit:CU|c_state.state0 ; 8.353  ; 8.353  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[3]  ; Control_Unit:CU|c_state.state0 ; 8.545  ; 8.545  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[4]  ; Control_Unit:CU|c_state.state0 ; 8.272  ; 8.272  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[5]  ; Control_Unit:CU|c_state.state0 ; 8.180  ; 8.180  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[6]  ; Control_Unit:CU|c_state.state0 ; 8.190  ; 8.190  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[7]  ; Control_Unit:CU|c_state.state0 ; 8.401  ; 8.401  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[8]  ; Control_Unit:CU|c_state.state0 ; 8.281  ; 8.281  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[9]  ; Control_Unit:CU|c_state.state0 ; 8.194  ; 8.194  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[10] ; Control_Unit:CU|c_state.state0 ; 8.185  ; 8.185  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[11] ; Control_Unit:CU|c_state.state0 ; 7.920  ; 7.920  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[12] ; Control_Unit:CU|c_state.state0 ; 7.921  ; 7.921  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[13] ; Control_Unit:CU|c_state.state0 ; 8.179  ; 8.179  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[14] ; Control_Unit:CU|c_state.state0 ; 8.020  ; 8.020  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[15] ; Control_Unit:CU|c_state.state0 ; 8.427  ; 8.427  ; Fall       ; Control_Unit:CU|c_state.state0 ;
+---------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+---------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port     ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+---------------+--------------------------------+-------+-------+------------+--------------------------------+
; Datapath[*]   ; CLK                            ; 4.147 ; 4.147 ; Rise       ; CLK                            ;
;  Datapath[0]  ; CLK                            ; 4.232 ; 4.232 ; Rise       ; CLK                            ;
;  Datapath[1]  ; CLK                            ; 4.223 ; 4.223 ; Rise       ; CLK                            ;
;  Datapath[2]  ; CLK                            ; 4.147 ; 4.147 ; Rise       ; CLK                            ;
;  Datapath[3]  ; CLK                            ; 4.273 ; 4.273 ; Rise       ; CLK                            ;
;  Datapath[4]  ; CLK                            ; 4.693 ; 4.693 ; Rise       ; CLK                            ;
;  Datapath[5]  ; CLK                            ; 4.468 ; 4.468 ; Rise       ; CLK                            ;
;  Datapath[6]  ; CLK                            ; 4.471 ; 4.471 ; Rise       ; CLK                            ;
;  Datapath[7]  ; CLK                            ; 4.557 ; 4.557 ; Rise       ; CLK                            ;
;  Datapath[8]  ; CLK                            ; 4.685 ; 4.685 ; Rise       ; CLK                            ;
;  Datapath[9]  ; CLK                            ; 4.467 ; 4.467 ; Rise       ; CLK                            ;
;  Datapath[10] ; CLK                            ; 4.471 ; 4.471 ; Rise       ; CLK                            ;
;  Datapath[11] ; CLK                            ; 4.331 ; 4.331 ; Rise       ; CLK                            ;
;  Datapath[12] ; CLK                            ; 4.332 ; 4.332 ; Rise       ; CLK                            ;
;  Datapath[13] ; CLK                            ; 4.467 ; 4.467 ; Rise       ; CLK                            ;
;  Datapath[14] ; CLK                            ; 4.557 ; 4.557 ; Rise       ; CLK                            ;
;  Datapath[15] ; CLK                            ; 4.580 ; 4.580 ; Rise       ; CLK                            ;
; Done          ; CLK                            ; 4.165 ; 4.165 ; Rise       ; CLK                            ;
; Out[*]        ; CLK                            ; 3.631 ; 3.631 ; Rise       ; CLK                            ;
;  Out[0]       ; CLK                            ; 3.659 ; 3.659 ; Rise       ; CLK                            ;
;  Out[1]       ; CLK                            ; 3.631 ; 3.631 ; Rise       ; CLK                            ;
;  Out[2]       ; CLK                            ; 3.638 ; 3.638 ; Rise       ; CLK                            ;
;  Out[3]       ; CLK                            ; 3.663 ; 3.663 ; Rise       ; CLK                            ;
;  Out[4]       ; CLK                            ; 3.662 ; 3.662 ; Rise       ; CLK                            ;
;  Out[5]       ; CLK                            ; 3.635 ; 3.635 ; Rise       ; CLK                            ;
;  Out[6]       ; CLK                            ; 3.644 ; 3.644 ; Rise       ; CLK                            ;
;  Out[7]       ; CLK                            ; 3.655 ; 3.655 ; Rise       ; CLK                            ;
; Datapath[*]   ; Control_Unit:CU|c_state.state0 ; 3.858 ; 3.858 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[0]  ; Control_Unit:CU|c_state.state0 ; 3.966 ; 3.966 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[1]  ; Control_Unit:CU|c_state.state0 ; 3.917 ; 3.917 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[2]  ; Control_Unit:CU|c_state.state0 ; 4.029 ; 4.029 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[3]  ; Control_Unit:CU|c_state.state0 ; 4.083 ; 4.083 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[4]  ; Control_Unit:CU|c_state.state0 ; 4.031 ; 4.031 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[5]  ; Control_Unit:CU|c_state.state0 ; 3.995 ; 3.995 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[6]  ; Control_Unit:CU|c_state.state0 ; 4.008 ; 4.008 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[7]  ; Control_Unit:CU|c_state.state0 ; 4.094 ; 4.094 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[8]  ; Control_Unit:CU|c_state.state0 ; 4.033 ; 4.033 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[9]  ; Control_Unit:CU|c_state.state0 ; 3.995 ; 3.995 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[10] ; Control_Unit:CU|c_state.state0 ; 3.999 ; 3.999 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[11] ; Control_Unit:CU|c_state.state0 ; 3.858 ; 3.858 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[12] ; Control_Unit:CU|c_state.state0 ; 3.859 ; 3.859 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[13] ; Control_Unit:CU|c_state.state0 ; 3.992 ; 3.992 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[14] ; Control_Unit:CU|c_state.state0 ; 3.905 ; 3.905 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[15] ; Control_Unit:CU|c_state.state0 ; 4.109 ; 4.109 ; Fall       ; Control_Unit:CU|c_state.state0 ;
+---------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------+
; Progagation Delay                                     ;
+------------+--------------+--------+----+----+--------+
; Input Port ; Output Port  ; RR     ; RF ; FR ; FF     ;
+------------+--------------+--------+----+----+--------+
; DataIn[0]  ; Datapath[0]  ; 6.492  ;    ;    ; 6.492  ;
; DataIn[1]  ; Datapath[1]  ; 6.170  ;    ;    ; 6.170  ;
; DataIn[2]  ; Datapath[2]  ; 9.177  ;    ;    ; 9.177  ;
; DataIn[3]  ; Datapath[3]  ; 9.728  ;    ;    ; 9.728  ;
; DataIn[4]  ; Datapath[4]  ; 9.686  ;    ;    ; 9.686  ;
; DataIn[5]  ; Datapath[5]  ; 10.046 ;    ;    ; 10.046 ;
; DataIn[6]  ; Datapath[6]  ; 9.956  ;    ;    ; 9.956  ;
; DataIn[7]  ; Datapath[7]  ; 10.397 ;    ;    ; 10.397 ;
; DataIn[8]  ; Datapath[8]  ; 9.627  ;    ;    ; 9.627  ;
; DataIn[9]  ; Datapath[9]  ; 10.018 ;    ;    ; 10.018 ;
; DataIn[10] ; Datapath[10] ; 9.944  ;    ;    ; 9.944  ;
; DataIn[11] ; Datapath[11] ; 9.453  ;    ;    ; 9.453  ;
; DataIn[12] ; Datapath[12] ; 9.493  ;    ;    ; 9.493  ;
; DataIn[13] ; Datapath[13] ; 9.562  ;    ;    ; 9.562  ;
; DataIn[14] ; Datapath[14] ; 9.615  ;    ;    ; 9.615  ;
; DataIn[15] ; Datapath[15] ; 10.228 ;    ;    ; 10.228 ;
+------------+--------------+--------+----+----+--------+


+-----------------------------------------------------+
; Minimum Progagation Delay                           ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; DataIn[0]  ; Datapath[0]  ; 3.362 ;    ;    ; 3.362 ;
; DataIn[1]  ; Datapath[1]  ; 3.175 ;    ;    ; 3.175 ;
; DataIn[2]  ; Datapath[2]  ; 5.144 ;    ;    ; 5.144 ;
; DataIn[3]  ; Datapath[3]  ; 5.402 ;    ;    ; 5.402 ;
; DataIn[4]  ; Datapath[4]  ; 5.428 ;    ;    ; 5.428 ;
; DataIn[5]  ; Datapath[5]  ; 5.601 ;    ;    ; 5.601 ;
; DataIn[6]  ; Datapath[6]  ; 5.525 ;    ;    ; 5.525 ;
; DataIn[7]  ; Datapath[7]  ; 5.710 ;    ;    ; 5.710 ;
; DataIn[8]  ; Datapath[8]  ; 5.359 ;    ;    ; 5.359 ;
; DataIn[9]  ; Datapath[9]  ; 5.557 ;    ;    ; 5.557 ;
; DataIn[10] ; Datapath[10] ; 5.518 ;    ;    ; 5.518 ;
; DataIn[11] ; Datapath[11] ; 5.267 ;    ;    ; 5.267 ;
; DataIn[12] ; Datapath[12] ; 5.290 ;    ;    ; 5.290 ;
; DataIn[13] ; Datapath[13] ; 5.345 ;    ;    ; 5.345 ;
; DataIn[14] ; Datapath[14] ; 5.362 ;    ;    ; 5.362 ;
; DataIn[15] ; Datapath[15] ; 5.649 ;    ;    ; 5.649 ;
+------------+--------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; CLK                            ; CLK                            ; 801      ; 0        ; 0        ; 0        ;
; Control_Unit:CU|c_state.state0 ; CLK                            ; 10       ; 710      ; 0        ; 0        ;
; CLK                            ; Control_Unit:CU|c_state.state0 ; 0        ; 0        ; 6        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; CLK                            ; CLK                            ; 801      ; 0        ; 0        ; 0        ;
; Control_Unit:CU|c_state.state0 ; CLK                            ; 10       ; 710      ; 0        ; 0        ;
; CLK                            ; Control_Unit:CU|c_state.state0 ; 0        ; 0        ; 6        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 54    ; 54   ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 115   ; 115  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Dec 07 16:03:40 2024
Info: Command: quartus_sta Doan -c Doan
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 5 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Doan.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Control_Unit:CU|c_state.state0 Control_Unit:CU|c_state.state0
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.082
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.082       -72.669 CLK 
    Info (332119):    -2.157        -7.732 Control_Unit:CU|c_state.state0 
Info (332146): Worst-case hold slack is -2.540
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.540       -13.784 CLK 
    Info (332119):     1.181         0.000 Control_Unit:CU|c_state.state0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -21.380 CLK 
    Info (332119):     0.500         0.000 Control_Unit:CU|c_state.state0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.683
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.683       -22.015 CLK 
    Info (332119):    -1.130        -2.955 Control_Unit:CU|c_state.state0 
Info (332146): Worst-case hold slack is -1.580
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.580       -10.066 CLK 
    Info (332119):     0.954         0.000 Control_Unit:CU|c_state.state0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -21.380 CLK 
    Info (332119):     0.500         0.000 Control_Unit:CU|c_state.state0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4543 megabytes
    Info: Processing ended: Sat Dec 07 16:03:40 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


